(57)【要約】【課題】  サイドエッチングによる損傷部分の発生を抑制することによって、微細な三次元構造体を容易に作成する。【解決手段】  第１の基板１１の第１の主表面から第１の基板１１を選択的に除去して、深さが異なる複数の溝部を形成するパターニング工程と、第１の主表面を第２の基板１２の主表面に接合する基板接合工程と、第１の主表面に対向する第２の主表面１１ｂから第１の基板１１を一様に除去して、溝部間の凸部１４のみを残す裏面エッチング工程とを有し、裏面エッチング工程の前に、溝部の深さが他の溝部よりも浅い箇所にエッチングを行って、第２の主表面１１ｂに段差１１ｃ，１１ｄ，１１ｅを形成する段差形成工程を行う。【選択図】      図４
2006015439.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板の第１の主表面から前記第１の基板を選択的に除去して、深さが異なる複数の溝部を形成するパターニング工程と、
前記第１の主表面を第２の基板の主表面に接合する基板接合工程と、
前記第１の主表面に対向する第２の主表面から前記第１の基板を一様に除去して、前記溝部間の凸部のみを残す裏面エッチング工程とを有し、
前記裏面エッチング工程の前に、前記溝部の深さが他の溝部よりも浅い箇所に対向した前記第２の主表面をエッチングして段差を設け、前記溝部の深さが他の溝部よりも深い箇所に対向した前記第２の主表面での厚さを厚くする段差形成工程を行うことを特徴とする半導体構造の製造方法。
【請求項２】
前記段差形成工程は、前記溝部の深さに応じた段差の高さとなるようにエッチングを行うことを特徴とする請求項１に記載の半導体構造の製造方法。
【請求項３】
前記段差形成工程は、前記溝部の幅に応じた段差の高さとなるようにエッチングを行うことを特徴とする請求項１に記載の半導体構造の製造方法。
【請求項４】
前記段差形成工程は、前記第２の主表面にレジスト塗布工程と、エッチング工程とを繰り返して行って、前記段差の高さを調整することを特徴とする請求項１乃至請求項３の何れかに記載の半導体構造の製造方法。
【請求項５】
前記第１の基板は、シリコンからなり、
前記段差形成工程は、前記シリコンに対して酸化工程とエッチング工程とを繰り返して行って、前記段差の高さを調整することを特徴とする請求項１乃至請求項３の何れかに記載の半導体構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に微細な三次元構造体を形成する半導体構造の製造方法に関する。
【背景技術】
【０００２】
近年、微小電気機械システム（micro-electro-mechanical systems：ＭＥＭＳ）による静電マイクロアクチュエータを用いた光スイッチ或いは光シャッター等の光デバイスが実用化されている。
【０００３】
このような光デバイスを製造するに際して、以下の図６や図７に示す製造方法が考えられる。
【０００４】
図６に示すように、第１基板１００に凸部１０１を設け、当該凸部１０１のうち、所望の構造体（凸部）の表面のみ、例えば可動させたい部分のみを他の部分よりも数μｍ程度低くした構造体（凸部）１０１ａが形成される。
【０００５】
そして、第１基板１００の凸部１０１を形成した面と、第２基板２００の凸部２０１及び絶縁膜２０２を形成した面とを直接接合や、共晶接合などの接合手法を用いて互いの表面を接合した後、構造体（凸部）１０１を形成した第１基板１００の裏面側から研磨やエッチングなどの手法を用いて構造体１０１ａの形成面まで貫通させる。これにより、図７に示すように、第１基板１００の深い溝から形成された構造体１１１と、構造体１０１ａに対応して形成された可動部となる構造体１１２とを含む複雑な三次元可動構造体を形成することが可能となる。
【０００６】
このように複雑な微細三次元構造体を形成する必要があるＭＥＭＳプロセスは、下記の特許文献１に記載されたような微小可動機械機構を作成するために、ＤＲＩＥ法で半導体構造を形成することがある。この場合、構造体（凸部）の間隔が広い部分ではエッチングが早く進み、間隔が狭い部分ではエッチングが遅く進む。これにより、ＤＲＩＥ法で形成した構造体（凸部）の深さは面内で一様ではなく、その構造体（凸部）の間隔によって大きく異なることが知られている。
【特許文献１】特許２６８２１８１号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の半導体構造の製造方法において、第１基板１００の裏面からエッチングを行うために、異方性ドライエッチング法を採用した場合には、第１基板１００のうち深い溝部が形成された箇所では、他の浅い溝部が形成された構造体１０１ａのような箇所と比較して短時間で貫通することになり、当該構造体１０１ａが貫通するまでの間において深い溝部の壁面がエッチングされてしまうという問題が発生する。
【０００８】
このように深い溝部の壁面がエッチングされると、図７に示すようなサイドエッチングによる損傷部分１３０が発生し、例えば数μｍ以下の微細な幅の構造体を形成しようとした場合には消滅してしまうという問題がある。
【０００９】
そこで、本発明は、上述した実情に鑑みて提案されたものであり、サイドエッチングによる損傷部分の発生を抑制することによって、微細な三次元構造体を容易に作成することができる半導体構造の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体構造の製造方法は、第１の基板の第１の主表面から第１の基板を選択的に除去して、深さが異なる複数の溝部を形成するパターニング工程と、第１の主表面を第２の基板の主表面に接合する基板接合工程と、第１の主表面に対向する第２の主表面から第１の基板を一様に除去して、溝部間の凸部のみを残す裏面エッチング工程とを有し、上述の課題を解決するために、裏面エッチング工程の前に、溝部の深さが他の溝部よりも浅い箇所に対向した第２の主表面をエッチングして段差を設け、溝部の深さが他の溝部よりも深い箇所に対向した第２の主表面での厚さを厚くする段差形成工程を行う。
【発明の効果】
【００１１】
本発明に係る半導体構造の製造方法によれば、裏面エッチング工程の前に、溝部の深さが他の溝部よりも浅い箇所に対向した第２の主表面をエッチングして段差を設ける段差形成工程を行うので、溝部の深さによって第１の基板が貫通する時間が異なる場合であっても、貫通する時間を面内で略同一とすることができ、凸部のサイドエッチングによる損傷部分の発生を抑制することによって、微細な三次元構造体を容易に作成することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照して説明する。
【００１３】
本発明は、例えば図１に示すように、第２の基板１２と、第２の基板１２の上に配置された第１の基板１１とを有し、第１の基板１１内にパターン幅の異なる複数の凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅが形成されると共に、後述する可動部となる凸部１４ａ，１４ｂ，１４ｃが形成される３次元構造体を製造する製造方法に適用される。この３次元構造体の凸部１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅは、第２の基板１２の上に直接、接合されている。
【００１４】
以下、図１に示した３次元構造体の製造方法を図２，図３及び図４を参照して説明する。
【００１５】
（１）先ず図２（ａ）に示すように、単結晶シリコンからなる第１の基板１１を用意し、熱酸化法或いは化学的気相成長（Chemical vapor deposition：ＣＶＤ）法等を用いて第１の基板１１の第１の主表面１１ａ上に一様に酸化膜を形成する。その後、スピン塗布法及びフォトリソグラフィ法を用いて、酸化膜の上にレジストパターンを形成し、レジストパターンをエッチングマスクとして、選択的に酸化膜を除去する。残された酸化膜パターン２１は、図１の凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ及び凸部１４ａ，１４ｂ，１４ｃが形成される領域に選択的に形成される。
【００１６】
（２）次に、図２（ｂ）に示すように、酸化膜パターン２１をマスクとして、深堀り（高アスペクト）反応性イオンエッチング（ＤＲＩＥ）法などのドライエッチング方法を使って、第１の基板１１の第１の主表面１１ａから深さ１００μｍ程度、第１の基板１１を垂直方向に選択的に除去する。酸化膜パターン２１の下の第１の基板１１は除去されずに、溝部によって挟まれて構成される凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ、凸部１４ａ，１４ｂ，１４ｃを形成する。以後、この工程を「パターニング工程」と呼ぶ。なお、パターニング工程では、側壁にポリマーの保護膜を形成する段階とエッチングする段階とを交互に繰り返す方法が一般的に用いられる。また、エッチングの深さ（凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ、１４ａ，１４ｂ，１４ｃの深さ）は、溝幅の広い部分の方が溝幅の狭い部分よりも深くなる。その後、酸化膜パターン２１を弗化水素酸溶液で除去する。
【００１７】
（３）次に、図２（ｃ）に示すように、凹部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ、１４ａ，１４ｂ，１４ｃを形成した第１の主表面１１ａと対向する裏面である第２の主表面１１ｂであって、溝部の深さが他の溝部よりも浅い箇所に対向した第２の主表面１１ｂをエッチングすることにより、段差１１ｃ，１１ｄ，１１ｅを形成する。これにより、溝部の深さが他の溝部よりも深い箇所に対向した第２の主表面１１ｂでの厚さを厚くする段差形成工程を行う。換言すれば、本例において、凸部１３ａ〜１３ｂ，１３ｃ，１３ｄ〜１３ｅに対向した第２の主表面１１ｂ、及び、凸部１４ａ〜１４ｃに対向した第２の主表面１１ｂに対して、エッチングを施す。
【００１８】
ここで、シリコンからなる第１の基板１１に段差１１ｃ，１１ｄ，１１ｅを形成したのは、後述の裏面エッチング工程において、深い溝部に対向した第２の主表面１１ｂに対するエッチング量を多くするためである。
【００１９】
この段差形成工程では、図２（ｃ）に示すように、凸部１４ａと凸部１４ｂとの間の溝部及び凸部１４ｂと凸部１４ｃとの間の溝部の深さよりも、深い溝部に対向する第２の主表面１１ｂに段差１１ｃ，１１ｄ，１１ｅを形成している。このとき、段差形成工程では、凸部１３ｂと凸部１４ａによって形成される溝部及び凸部１３ｃと凸部１４ｃによって形成される溝部よりも、凸部１３ｃ及び凸部１３ｄによって形成される溝部の深さが深いので、段差１１ｃ，１１ｄよりも段差１１ｅを高く形成している。すなわち、段差形成工程では、他の溝部の深さよりも、溝部の深さが深いほど、後述の裏面エッチング工程において第２の主表面１１ｂから短時間で貫通するので、第２の主表面１１ｂに形成する段差の高さを高く形成する。
【００２０】
また、この段差形成工程では、図２（ｃ）に示したように凸部を形成する溝部が深いほど、段差を高く形成する場合のみならず、溝部の幅が大きい第２の主表面１１ｂに形成しても良く、更には、溝部の幅が大きいほど、段差を高く形成しても良い。すなわち、段差形成工程では、溝部の幅が大きいほど、後述の裏面エッチング工程において第２の主表面１１ｂから短時間で貫通するので、第２の主表面１１ｂに形成する段差を高く形成する。
【００２１】
このように、段差１１ｃ，１１ｄ，１１ｅの高さを調整するために、段差形成工程では、第１の基板１１がシリコンからなる場合には、第２の主表面１１ｂに対して、シリコンを酸化して薄い酸化膜をマスクとして形成する酸化工程と、酸化膜とシリコン表面をエッチングするエッチング工程とを繰り返して行って、高さを調整する。また、他の手法としては、第２の主表面１１ｂに、酸化膜の上にレジストパターンを形成し、レジストパターンをエッチングマスクとするレジスト塗布工程と、エッチングマスク上からエッチングを行うエッチング工程とを繰り返して行って、段差の高さを調整しても良い。
【００２２】
（４）また、上述の工程（１）〜（３）とは別に、第２の基板１２を製造する工程は、先ず図３（ａ）に示すように、第２の基板１２を用意し、第２の基板１２の主表面１２ａ及び裏面上に一様に酸化膜を形成し、酸化膜の上にレジストパターンを形成し、レジストパターンをエッチングマスクとして、選択的に酸化膜を除去する。残された酸化膜パターン３１は、図１の凹部が形成される領域に開口を有する。
【００２３】
（５）次に図３（ｂ）に示すように、酸化膜パターン３１をマスクとして、ＤＲＩＥ法等のエッチング方法を使って、第２の基板１２の主表面１２ａ及び裏面に深さ５〜１０μｍ程度、第２の基板１２を垂直方向に選択的に除去することによって、酸化膜パターン３１の開口部分に凹部が形成される。その後、酸化膜パターン３１を弗化水素酸溶液で除去する。
【００２４】
（６）次に図３（ｃ）に示すように、再び、第２の基板１２の主表面１２ａ上に一様に酸化膜等の絶縁膜１５を形成する。ここでは、第２の基板１２の主表面１２ａを熱酸化して絶縁膜１５を形成する。
【００２５】
（７）次に、上記（３）の段差形成工程を経て製造された図２（ｃ）に示す第１の基板１１の第１の主表面１１ａと、上記（６）の工程を経て製造された図３（ｃ）に示す第２の基板１２の主表面１２ａとを接合する基板接合工程を行う。この基板接合工程は、第１の基板１１の第１の主表面１１ａを第２の基板１２の主表面１２ａと重ね合わせた状態で、第１の基板１１と第２の基板１２とを接合する。したがって、基板接合工程によって総ての凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅが第２の基板１２に接合され、第２の基板１２の凹部に対応した位置の凸部１４ａ，１４ｂ，１４ｃが第２の基板１２から浮いた状態となる。
【００２６】
（８）最後に、第１の主表面１１ａに対向する第２の主表面１１ｂから第１の基板１１を一様に除去する裏面エッチング工程を行う。この裏面エッチング工程は、第２の基板１２ｂから異方性エッチングを行うことにより、段差１１ｃ，１１ｄ，１１ｅ及び第２の主表面１１ｂをエッチングすることによって、凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅに挟まれた溝部、凸部１４ａ，１４ｂ，１４ｃに挟まれた溝が表出するまで行い、第１の基板１１を貫通させる。つまり、図１の凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ、凸部１４ａ，１４ｂ，１４ｃのみが残される前に終了する。
【００２７】
このように、接合プロセス及びドライエッチングプロセスにより、３次元形状の溝を有する構造体を形成することができる。
【００２８】
この第２の基板１２上に複数の凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ、１４ａ，１４ｂ，１４ｃを形成するような工程により、この半導体構造の製造方法によれば、図５（ａ）に示すようなアクチュエータを製造する方法に適用される。
【００２９】
このアクチュエータは、可撓性の支持部材（板バネ）４６と、支持部材４６で懸吊された可動プレート４１と、可動プレート４１の両側に一体に連結された可動電極４２ａ（凸部１４ａ，１４ｂ，１４ｃに相当）、４２ｂと、可動電極４２ａに対向して配置された固定電極４３ａと、可動電極４２ｂに対向して配置された固定電極４３ｂと、支持部材４６に接続されたパッド４５ａ、４５ｂと、固定電極４３ａ、４３ｂにそれぞれ接続されたパッド４４ａ、４４ｂとを有する。支持部材４６の一端及び固定電極４３ａ、４３ｂは、アンカー部により基板に固定されている。可動プレート４１、支持部材４６、及び可動電極４２ａ、４２ｂが可動部を構成し、支持部材４６の一端と固定電極４３ａ、４３ｂが固定部を構成する。パッド４４ａ、４４ｂ、４５ａ、４５ｂは、例えば、アルミニウム合金からなる金属パッドである。
【００３０】
図５（ｂ）に示すように、図５（ａ）のアクチュエータは、第２の基板１２と、第２の基板１２の上に配置された第１の基板１１とを有し、第１の基板１１内にはパターン幅の異なる複数の凸部からなるアクチュエータの各構成要素が形成されている。第２の基板１２の主表面には一様に厚さ１．２μｍ程度の酸化膜４７が形成され、第１の基板１１は酸化膜４７を介して第２の基板１２に接合されている。複数の凸部のうち固定部を構成する固定電極４３ａ等は、第２の基板１２の酸化膜４７に直接、接合されている。一方、可動部を構成する可動電極４２ａ、支持部材４６、可動プレート４１は、酸化膜４７の上方に配置され、酸化膜４７に接合されていない。
【００３１】
図５（ａ）及び図５（ｂ）に示したアクチュエータの動作を説明する。パッド４５ａ、４５ｂ、支持部材４６、及び可動プレート４１を介して可動電極４２ａ、４２ｂに接地電位（ＧＮＤ）を印加し、左右の固定電極４３ａ、４３ｂに所定の電圧（例えば、１０Ｖ程度）を交互に荷電することで、可動部を左右に動かす。例えば、左の固定電極４３ｂに荷電すれば、支持部材４６が撓み可動部は左側へ引き寄せられ、支持部材４６のバネ反力と静電気の引力が釣り合う位置まで移動する。左の固定電極４３ｂを除電すると、静電気の引力が無くなり、可動部は支持部材４６のバネ反力により中央位置に戻る。右方向の移動も同様に行われる。
【００３２】
［実施形態の効果］
以上詳細に説明したように、本発明を適用した半導体構造の製造方法によれば、溝部が形成された第１の基板１１の裏面であって、溝部の深さが、他の溝部よりも浅い箇所に対向した第２の主表面１１ｂにエッチングを施して、段差１１ｃ，１１ｄ，１１ｅを形成した後に、第２の主表面１１ｂの全面にエッチングをする裏面エッチング工程を行うので、段差１１ｃ，１１ｄ，１１ｅが除去されるまでの期間において、当該段差を形成した以外の第２の主表面１１ｂから通常にエッチングが進むため、結果として溝部が深い部分と、溝部が浅い部分とで略同時に第１の基板１１を貫通させることができる。すなわち、図１において、裏面エッチング工程を行う前の溝部が最も浅い凸部１４ａ，１４ｂ，１４ｃまでエッチングが完了した時に、他の凸部１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅのエッチングを同時に完了させることができる。
【００３３】
したがって、この半導体構造の製造方法によれば、溝部が深い箇所から先に貫通することによって発生する凸部のサイドエッチングによる損傷部分の発生を抑制することによって、微細な三次元構造体を容易に作成することができる。
【００３４】
また、この半導体構造の製造方法によれば、溝部の深さに応じた高さの段差を形成するので、凸部の高さが様々に異なるような複雑な半導体構造を製造する場合であっても、エッチングによって貫通が完了する時刻を面内で略同一とすることが可能となる。
【００３５】
更に、この半導体構造の製造方法によれば、溝部の幅に応じた高さの段差を形成するので、凸部の幅が様々に異なるような複雑な半導体構造を製造する場合であっても、エッチングによって貫通が完了する時刻を面内で略同一とすることが可能となる。
【００３６】
更にまた、本発明を適用した半導体構造の製造方法によれば、段差形成工程において、第１の基板１１をシリコンで構成した場合に、第２の主表面１１ｂに酸化工程及びエッチング工程を繰り返して行って、段差の高さを調整するので、所望の形状、高さ精度の段差を作成することができる。また、レジスト塗布工程とエッチング工程とを繰り返して行っても、所望の形状、高さ精度の段差を作成することができる。
【００３７】
なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施形態に限定されることはなく、この実施の形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【００３８】
すなわち、上述した一例では、基板接合工程を行う前に段差１１ｃ，１１ｄ，１１ｅを形成したが、これに限らず、裏面エッチング工程を行う前であれば何時でも段差形成工程を行っても良い。
【図面の簡単な説明】
【００３９】
【図１】本発明を適用した半導体構造の製造方法により製造される半導体構造の一例を示す断面図である。
【図２】本発明を適用した半導体構造の製造方法により、第１の基板を製造する主な工程を示す図である。
【図３】本発明を適用した半導体構造の製造方法により、第２の基板を製造する主な工程を示す図である。
【図４】本発明を適用した半導体構造の製造方法により、第１の基板と第２の基板とを接合した様子を示す図である。
【図５】本発明を適用した半導体構造の製造方法により製造されるアクチュエータ、当該アクチュエータの断面図を示す図である。
【図６】従来の半導体構造の製造方法を説明するための断面図である。
【図７】従来の半導体構造の製造方法を説明するための断面図である。
【符号の説明】
【００４０】
１１  第１の基板
１１ａ  第１の主表面
１１ｂ  第２の主表面
１１ｃ，１１ｄ，１１ｅ  段差
１２  第２の基板
１２ａ  主表面
１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ、１４ａ，１４ｂ，１４ｃ  凸部
１５  絶縁膜
２１  酸化膜パターン
３１  酸化膜パターン
【図１】
2006015439.tif 000003
【図２】
2006015439.tif 000004
【図３】
2006015439.tif 000005
【図４】
2006015439.tif 000006
【図５】
2006015439.tif 000007
【図６】
2006015439.tif 000008
【図７】
2006015439.tif 000009