(57)【要約】【課題】  高品質な画像表示を行うと共に、自由度が大きく且つ安定した電気光学装置を製造する。【解決手段】  複数の走査線を夫々短絡させて形成する工程と、該走査線に電気的に接続される駆動素子を形成する工程と、データ線又は画素電極と、走査線及び駆動素子とを層間絶縁する第１層間絶縁膜を形成する工程と、第１層間絶縁膜に、データ線又は画素電極と、駆動素子とを電気的に接続するためのコンタクトホールを開孔する工程と、データ線を形成する工程と、画素電極を形成する工程と、コンタクトホールを開孔する工程と別に行われ、第１層間絶縁膜に切断用孔を開孔することで走査線の短絡部分を切断する工程とを含む。【選択図】  図１１
2006228921.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、複数のデータ線及び複数の走査線と、前記データ線及び前記走査線の交差に対応して画素毎に形成された駆動素子と、該駆動素子に対応して設けられた画素電極とを備える電気光学装置の製造方法であって、
前記複数の走査線を相互に短絡させて形成する工程と、
前記駆動素子を形成する工程と、
前記データ線又は前記画素電極と、前記走査線及び前記駆動素子とを層間絶縁する第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜に、前記データ線又は前記画素電極と、前記駆動素子とを電気的に接続するためのコンタクトホールを開孔する工程と、
前記データ線を形成する工程と、
前記画素電極を形成する工程と、
前記コンタクトホールを開孔する工程と別に行われ、前記第１層間絶縁膜に切断用孔を開孔し、該開孔された切断用孔を利用して前記複数の走査線が短絡された部分を切断する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記切断する工程を、前記データ線を形成する工程の後に行うこと
を特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記画素電極を形成する工程より前に、前記切断する工程を行うこと
を特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記画素電極を形成する工程の後に、前記切断する工程を行うことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項５】
前記第１層間絶縁膜を形成する工程において、前記第１層間絶縁膜を前記データ線より下層側に成膜した後、前記第１層間絶縁膜を加熱して流動化させることにより、前記第１層間絶縁膜の表面に対して平坦化処理を施して、前記第１層間絶縁膜を形成することを特徴とする請求項１から４のいずれか一項に記載の電気光学装置の製造方法。
【請求項６】
前記画素電極と、前記データ線又は前記駆動素子とを層間絶縁するための第２層間絶縁膜を形成する工程を更に含むこと
を特徴とする請求項１から５のいずれか一項に記載の電気光学装置の製造方法。
【請求項７】
前記第１層間絶縁膜を形成する工程又は前記第２層間絶縁膜を形成する工程において、前記第１又は第２層間絶縁膜を、ボロリンガラス膜により形成することを特徴とする請求項６に記載の電気光学装置の製造方法。
【請求項８】
前記切断する工程は、ドライエッチング法により行うことを特徴とする請求項１から７のいずれか一項に記載の電気光学装置の製造方法。
【請求項９】
前記データ線を形成する工程において、前記基板に対して垂直方向の前記データ線における段差を、３５０［ｎｍ］以上５００［ｎｍ］以下の値となるように、前記データ線を形成すること
を特徴とする請求項１から８のいずれか一項に記載の電気光学装置の製造方法。
【請求項１０】
前記データ線を形成する工程において、前記データ線の前駆膜を成膜し、該前駆膜をフォトリソグラフィ法及びエッチング法によりパターニングすることにより、前記データ線を形成すること
を特徴とする請求項１から９のいずれか一項に記載の電気光学装置の製造方法。
【請求項１１】
前記第１層間絶縁膜を形成する工程は、前記第１層間絶縁膜を、前記データ線の下地膜として形成すると共に、前記前駆膜より前記エッチング法におけるエッチングレートの小さい膜として形成すること
を特徴とする請求項１０に記載の電気光学装置の製造方法。
【請求項１２】
前記データ線の下地膜として、前記前駆膜より前記エッチング法におけるエッチングレートの小さいストッパー膜を形成する工程を更に備えることを特徴とする請求項１０に記載の電気光学装置の製造方法。
【請求項１３】
前記データ線を形成する工程において、前記エッチング法を、前記前駆膜のエッチングレートが前記第１層間絶縁膜より大きくなるように行うことを特徴とする請求項１０に記載の電気光学装置の製造方法。
【請求項１４】
基板上に、
相互に短絡された後、電気的に分離されて形成された複数の走査線と、
複数のデータ線と、
前記データ線及び前記走査線の交差に対応して画素毎に形成された駆動素子と、
該駆動素子に対応して設けられた画素電極と、
前記データ線又は前記画素電極と、前記走査線とを層間絶縁する第１層間絶縁膜と
を備えており、
前記駆動素子は、前記第１層間絶縁膜に開孔されたコンタクトホールを介して、前記データ線又は前記画素電極に電気的に接続されており、
前記複数の走査線は、前記第１層間絶縁膜に前記コンタクトホールとは別に開孔され、前記走査線の短絡部分を切断して形成された切断用孔によって分離されていることを特徴とする電気光学装置。
【請求項１５】
請求項１４に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びにそのような電気光学装置を備えた各種電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置を製造する際、絶縁性の基板上に、半導体層や各種導電膜を、ドライエッチング法やプラズマＣＶＤ法により形成することで、画素電極や、データ線、走査線、走査線及びデータ線と電気的に接続された画素スイッチング用の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下適宜、“ＴＦＴ”と称する）等が形成される。この際、プラズマＣＶＤ（Chemical Vapor Deposition）法による成膜等により基板表面に蓄積された電荷や、静電気に起因して、走査線等に突発的な過剰電流が発生することがある。このような過剰電流により、走査線の破損や、特に走査線に接続された又は走査線の一部からなるＴＦＴのゲートとソース・ドレインとの間において絶縁破壊が生じる恐れがある。
【０００３】
特許文献１又は２には、過剰電流の発生を防止するために、複数の走査線を予め相互に短絡させておき、これらの走査線を介して、電荷や静電気を基板外周側に拡散させる技術が開示されている。特許文献１又は２によれば、短絡させた走査線は、ＴＦＴやデータ線及び画素電極を形成した後、該走査線の短絡部分を切断して、各走査線を互いに電気的に分離させる。
【０００４】
例えば、ＴＦＴ及び走査線と、データ線とを層間絶縁する層間絶縁膜に、データ線とＴＦＴとを電気的に接続するためのコンタクトホールを開孔する際に、層間絶縁膜の表面から走査線の短絡部分に至る、該短絡部分切断用の孔も同時に開孔する。そして、データ線を形成する導電膜を成膜した後、フォトリソグラフィ法及びエッチング法を用いて、この導電膜をパターニングする際に、切断用孔を介して走査線の短絡部分を切断する。
【０００５】
尚、特許文献２によれば、画素電極とＴＦＴとを層間絶縁する層間絶縁膜に、画素電極とＴＦＴとを電気的に接続するためのコンタクトホールを開孔する際に、切断用孔を同時に開孔しておき、画素電極の形成後、走査線における短絡部分の切断が行われる。
【０００６】
【特許文献１】特公平８−１４６６７号公報
【特許文献２】特許第３３９５５９８公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述したように、切断用孔を開孔した後、導電膜をパターニングすることによりデータ線を形成すると、以下のような不具合が発生する。即ち、切断用孔に着目すれば、切断用孔には、データ線を形成する導電膜が、切断用孔の底部から層間絶縁膜の表面に連続的に形成される。更には、導電膜のパターニングの際、切断用孔内には、導電膜に積層してレジストが形成される。このレジストをフォトリソグラフィ法によりパターニングする際、切断用孔のアスペクト比が大きいことから、露光精度を高くしても、切断用孔内にレジストが残存する恐れがある。従って、切断用孔内の導電膜及びレジストを除去し、走査線の短絡部分を切断するには、オーバーエッチングを施す必要がある。
【０００８】
その結果、データ線の下地となる層間絶縁膜にオーバーエッチングが施されることで、データ線において大きい段差が生じる。このようにデータ線の段差が大きくなると、電気光学装置の一例である液晶装置では、例えば、データ線に沿って液晶のディスクリネーションが生じ、光漏れが発生する恐れがある。これにより、表示画像の品質が劣化するという問題点が生じる。
【０００９】
また、走査線の短絡部分を切断しなければならないために、オーバーエッチングによる削り量を調整してデータ線の段差を小さくすることは困難である。加えて、オーバーエッチングにより、データ線の端部が削れてサイドエッチが施され、データ線の寸法の制御性が低下する。その結果、データ線の形成に係る工程は、自由度が小さく且つ安定性が劣化したプロセスとなる問題点が生じる。
【００１０】
本発明は、上記問題点に鑑みなされたものであり、高品質な画像表示を行うと共に、自由度が大きく且つ安定した製造プロセスを実現することが可能な電気光学装置及びその製造方法、並びに各種電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に、複数のデータ線及び複数の走査線と、前記データ線及び前記走査線の交差に対応して画素毎に形成された駆動素子と、該駆動素子に対応して設けられた画素電極とを備える電気光学装置の製造方法であって、前記複数の走査線を相互に短絡させて形成する工程と、前記駆動素子を形成する工程と、前記データ線又は前記画素電極と、前記走査線及び前記駆動素子とを層間絶縁する第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜に、前記データ線又は前記画素電極と、前記駆動素子とを電気的に接続するためのコンタクトホールを開孔する工程と、前記データ線を形成する工程と、前記画素電極を形成する工程と、前記コンタクトホールを開孔する工程と別に行われ、前記第１層間絶縁膜に切断用孔を開孔し、該開孔された切断用孔を利用して前記複数の走査線が短絡された部分を切断する工程とを含む。
【００１２】
本発明の電気光学装置の製造方法によれば、絶縁性の基板上に、複数のデータ線及び複数の走査線、画素毎に画素電極を形成し、また、画素毎に、画素電極を駆動するための画素スイッチング用ＴＦＴや蓄積容量等の駆動素子を、データ線及び走査線に電気的に接続して形成する。この際、データ線や走査線、駆動素子、画素電極を形成する導電膜や半導体膜を、基板上に積層して形成する。導電膜や半導体膜の形成、又は画素スイッチング用ＴＦＴのソース領域及びドレイン領域の形成において、プラズマＣＶＤ法による成膜や不純物イオンのドープにより、基板表面に電荷が蓄積されることがある。このように蓄積された電荷や、静電気に起因して、走査線に突発的な過剰電流が発生すると、走査線や、例えば走査線に接続された又は走査線の一部からなるゲートを有するＴＦＴ等の駆動素子が破損する恐れがある。
【００１３】
本発明の電気光学装置の製造方法では、複数の走査線を形成する工程において、複数の走査線を夫々、相互に短絡させて形成する。例えば、複数の走査線を短絡させるための共通配線を、予め若しくは走査線と同時に、例えば走査線と同一膜により形成し、この共通配線に複数の走査線を電気的に接続させて、形成する。
【００１４】
そして、複数の走査線を短絡させた後、好ましくは、駆動素子を形成する工程を行い、駆動素子を形成する半導体膜や導電膜を成膜し、或いは、画素スイッチング用ＴＦＴの半導体膜に対する不純物イオンのドープにより、このＴＦＴのソース領域又はドレイン領域を形成する。また、複数の走査線を短絡させ、駆動素子を形成した後、後述するように、画素電極やデータ線を形成する。このようにすれば、走査線に蓄積された電荷や静電気を、走査線や共通配線を介して基板表面外に拡散させることで、いずれかの走査線或いは駆動素子のゲートにおける突発的な過剰電流の発生を防止することが可能となる。
【００１５】
また、第１層間絶縁膜を形成する工程を行い、走査線及び駆動素子と、データ線又は画素電極とを層間絶縁する第１層間絶縁膜を形成する。例えば、走査線及び駆動素子を形成した後、第１層間絶縁膜を形成する工程と、データ線を形成する工程とを連続して行って、第１層間絶縁膜をデータ線の下地膜とする。或いは、第１層間絶縁膜を、データ線より上層側に、画素電極と、データ線、駆動素子、及び走査線とを層間絶縁するように形成してもよい。更には、第１層間絶縁膜を、画素電極及びデータ線と、２種以上の駆動素子及び走査線とを層間絶縁するように、且つ２種以上の駆動素子を互いに層間絶縁するように形成してもよい。
【００１６】
第１層間絶縁膜を形成した後、コンタクトホールを開孔する工程を行い、第１層間絶縁膜に、データ線又は画素電極と、駆動素子とを電気的に接続するためのコンタクトホールを開孔する。より具体的には、例えば、データ線と、駆動素子である画素スイッチング用ＴＦＴとを電気的に接続するために、第１層間絶縁膜に、該第１層間絶縁膜を貫通して、画素スイッチング用ＴＦＴの半導体膜の表面に至るコンタクトホールを開孔する。或いは、データ線より上層側に形成され、データ線と画素電極とを層間絶縁する第１層間絶縁膜に、画素電極と駆動素子とを電気的に接続するためのコンタクトホールを、該第１層間絶縁膜を貫通するように開孔してもよい。或いは、画素電極及びデータ線と、２種以上の駆動素子及び走査線とを層間絶縁すると共に、２種以上の駆動素子を互いに層間絶縁する第１層間絶縁膜に、これら駆動素子同士を電気的に接続することで、データ線と画素電極とを電気的に接続するためのコンタクトホールを、該第１層間絶縁膜を貫通するように開孔してもよい。
【００１７】
また、本発明に係るデータ線を形成する工程を行って、データ線を形成する。より具体的には、例えば、先ず、データ線の前駆膜として、例えばアルミニウム（Ａｌ）を含む導電材料よりなる導電膜を形成する。その後、前駆膜をフォトリソグラフィ法及びエッチング法によりパターニングすることで、データ線を形成する。
【００１８】
ここで、本発明の電気光学装置の製造方法によれば、上述の如きコンタクトホールを開孔する工程と別に、走査線の短絡部分を切断する工程を行う。走査線の短絡部分を切断する工程は、例えばドライエッチング法により、第１層間絶縁膜に、第１層間絶縁膜を貫通して走査線の短絡部分を切断する切断用孔を開孔し、この開孔された切断用孔を利用して行う。例えば、切断用孔を介して、その底面付近において更なる開孔を行って走査線の短絡部分を切断してもよい。或いは、切断用孔をエッチング等により掘り進めることで、走査線の短絡部分を切断してもよい。
【００１９】
また、画素電極を形成する工程を行い、例えばＩＴＯ（Indium Tin Oxide）膜等の透明導電膜性膜を成膜して、この導電膜をパターニングして画素電極を形成する。画素電極を形成する工程は、データ線を形成する工程と同時に行って、データ線と同一層に形成してもよいし、データ線を形成する工程より後に行って、データ線より上層側に形成するようにしてもよい。
【００２０】
そして、走査線の短絡部分が切断され、データ線や画素電極等が形成された状態の基板上に、配向膜を形成する。その後、例えば、この基板と、配向膜が形成されている別の基板とを対向配置させて、これら一対の基板間に、電気光学物質として液晶を注入することで、電気光学装置を作製する。
【００２１】
尚、以上説明したような基板を多数含んでなるマザー基板上で、電気光学装置を作製し、このマザー基板を基板毎即ち各電気光学装置毎に切り分けるようにしてもよい。この場合、走査線以外の他の配線、例えばデータ線を、マザー基板を構成する個々の基板同士で電気的に短絡させておき、マザー基板を切断することで、このような短絡を分断するようにしてもよい。このようにすれば、走査線に加えてデータ線を介して、データ線に蓄積される電荷や静電気を、基板表面外に拡散させることが可能となる。
【００２２】
ここで、走査線の短絡部分を切断する工程は、例えば、データ線を形成する工程の後に行う。また、走査線の短絡部分を切断する工程は、データ線を形成する工程の後であって、画素電極を形成する工程より前か、それよりも後であってもよい。好ましくは、走査線の短絡部分を切断する工程より前であって、走査線を形成する工程より後に画素電極を駆動するための主要な構成要素である駆動素子等を形成する。このようにすれば、画素電極を駆動するための主要な構成要素である、走査線やデータ線、或いは画素スイッチング用ＴＦＴ等が、静電気等に起因して突発的に発生する過剰電流により、破損するのを防止することが可能となる。いずれにせよ、走査線の短絡部分を切断する工程は、上述の如き走査線を短絡することによる利益がなるべく長期に亘って得られるように、製造工程に不都合がない範囲で、なるべく最終工程近くに行われるとよい。
【００２３】
また、第１層間絶縁膜を形成する工程を行った後、連続してデータ線を形成する工程を行った場合、第１層間絶縁膜には、データ線と、画素スイッチング用ＴＦＴのソース領域とを電気的に接続するためのコンタクトホールが開孔される。そして、このコンタクトホール内から第１層間絶縁膜の表面に連続して、データ線の前駆膜が形成される。この前駆膜上には、パターニングの際、レジストが形成される。
【００２４】
この際、走査線の短絡部分に着目すれば、該短絡部分上には第１層間絶縁膜が積層され、この第１層間絶縁膜上に前駆膜及びレジストが形成された状態となっている。そして、前駆膜をパターニングしてデータ線を形成した後、即ち、レジスト及び前駆膜の除去が行われた状態で、画素電極が形成される前かそれよりも後に、第１層間絶縁膜に切断用孔が開孔されることで、走査線の短絡部分が切断される。
【００２５】
或いは、データ線、駆動素子、及び走査線と、画素電極とが層間絶縁されるように、データ線を形成する工程の後に、第１層間絶縁膜を形成する工程を行った場合、第１層間絶縁膜には、画素電極と駆動素子とを電気的に接続するためのコンタクトホールが開孔される。そして、このコンタクトホール内から第１層間絶縁膜の表面に連続して、画素電極を形成する、例えば透明導電性膜が形成される。この状態で、走査線の短絡部分に着目すれば、該短絡部分上には第１層間絶縁膜が積層され、この第１層間絶縁膜上に透明導電性膜が形成され、更にはこの透明導電性膜のパターニングの際には、レジストが形成される。そして、前述したデータ線と同様、画素電極の形成後に、レジスト等が除去された状態で、切断用孔が開孔されることで、走査線の短絡部分が切断される。
【００２６】
更には、走査線の短絡部分を切断する工程は、画素電極を形成する工程より前であって、データ線を形成する工程より前に行ってもよい。また、第１層間絶縁膜を、画素電極及びデータ線と、２種以上の駆動素子及び走査線とを層間絶縁すると共に、２種以上の駆動素子を互いに層間絶縁するように形成する場合は、第１層間絶縁膜には、２種以上の駆動素子を互いに電気的に接続するコンタクトホールが開孔され、このコンタクトホール内から第１層間絶縁膜の表面に連続して、駆動素子を形成する導電膜が形成される。この状態で、走査線の短絡部分に着目すれば、該短絡部分上には第１層間絶縁膜が積層され、この第１層間絶縁膜上に導電膜が形成され、更にはこの導電膜をパターニングする場合には、レジストが形成される。そして、前述したデータ線又は画素電極と同様、導電膜のパターニング後に、レジスト等が除去された状態で、切断用孔が開孔されることで、走査線の短絡部分が切断される。
【００２７】
よって、本発明の電気光学装置の製造方法によれば、以上説明したように、第１層間絶縁膜におけるコンタクトホールの開孔と、第１層間絶縁膜における切断用孔の開孔とを別々に行うことにより、レジストやデータ線の前駆膜、又は画素電極或いは駆動素子を形成するための導電膜が、切断用孔の内部に形成されるような事態は発生しない。また、データ線や画素電極等の形成と、走査線の短絡部分の切断とは別々に行われる。よって、データ線や画素電極等の形成時、第１層間絶縁膜に対する、切断用孔内のレジストやデータ線の前駆膜等を除去し、且つ走査線の短絡部分を切断するためのオーバーエッチングは不要となる。
【００２８】
従って、第１層間絶縁膜を下地として形成されるデータ線や、画素電極、又は駆動素子を形成する導電膜における、基板に対して垂直方向の段差が、オーバーエッチングにより大きくなる事態を防止することが可能となる。よって、データ線や、画素電極、又は駆動素子の段差に対応して、配向膜の表面に形成される段差が大きくなるのを防止することができる。
【００２９】
その結果、画像表示時、例えば、電気光学装置において、データ線や画素電極等の段差に起因して生じた配向膜の段差において、液晶のディスクリネーションが生じて、光漏れが発生するのを防止することが可能となる。よって、表示画像におけるコントラストを向上させることができる。
【００３０】
また、データ線や画素電極の段差に対応して配向膜の表面に大きい段差が生じることにより、この段差において、配向膜に対するラビング処理が粗くなり、このラビング処理により形成される溝がスジ状に、表示画像で視認されるような事態も防止することも可能となる。よって、電気光学装置において、高品質な画像表示を行うことが可能となる。
【００３１】
更に、データ線の前駆膜や、画素電極を形成する透明導電性膜、若しくは駆動素子を形成する導電膜に対するパターニングの際のエッチング時間を短縮することができる。その結果、データ線や画素電極にサイドエッチが施されるのを防止して、これらの寸法の制御性を向上させることが可能となる。また、データ線や画素電極の下地膜として、これらデータ線や画素電極のパターニングの際、エッチングにおいて削られ難い膜即ちエッチング速度が所定値となるような膜に限らず、多様な膜を下地とすることが可能となる。
【００３２】
加えて、上述したように、データ線の前駆膜等に対するパターニングの際に、切断用孔の内部にレジストは形成されない。よって、フォトリソグラフィ法における露光精度を高くしなくても、レジストを不要な部分に残存させないで、容易にパターニングすることができる、即ちレジストの抜け性を向上させることができる。
【００３３】
よって、電気光学装置の製造工程を、自由度が大きいプロセスとすると共に、このプロセスの安定性を向上させることが可能となる。
【００３４】
また、例えば、データ線の段差を小さくすることができるため、例えば、データ線の下地として形成された第１層間絶縁膜の表面に対してリフロー処理を施して平坦化しておけば、配向膜の表面における平坦性を向上させることが可能となる。よって、コストの要するＣＭＰ（化学的機械研磨）処理が不要となり、電気光学装置の製造工程に要するコストを削減することも可能となる。
【００３５】
尚、走査線の短絡部分を切断する工程の後に、データ線を形成する工程や画素電極を形成する工程を行う場合には、走査線の短絡部分を切断する工程より後に、画素電極等を、例えば高密度プラズマＣＶＤ装置のように、基板表面における電荷の蓄積を抑制する成膜装置を用いて形成するようにするとよい。ここで、高密度プラズマＣＶＤ装置とは、低真空中で、高い電子密度のプラズマを発生させ、基板上に導電膜等の各種膜を成膜させる装置である。
【００３６】
本発明の電気光学装置の製造方法の一態様では、前記切断する工程を、前記データ線を形成する工程の後に行う。
【００３７】
この態様によれば、データ線を形成する工程より前であって、走査線を形成する工程より後に画素電極を駆動するための主要な構成要素である駆動素子等を形成するのが好ましい。このようにすれば、画素電極を駆動するための主要な構成要素である、走査線やデータ線、或いは画素スイッチング用ＴＦＴ等が、静電気等に起因して突発的に発生する過剰電流により、破損するのを防止することが可能となる。
【００３８】
本発明の電気光学装置の製造方法の他の態様では、前記画素電極を形成する工程より前に、前記切断する工程を行う。
【００３９】
この態様によれば、走査線の短絡部分を切断する工程を、画素電極を形成する工程の後に行う場合と比較して、切断用孔の深さを小さくすることができ、その結果、切断用孔を容易に形成することが可能となる。
【００４０】
本発明の電気光学装置の製造方法の他の態様では、前記画素電極を形成する工程の後に、前記切断する工程を行う。
【００４１】
この態様によれば、より確実に、画素電極、及び画素電極を駆動するための主要な構成要素である、走査線やデータ線、或いは画素スイッチング用ＴＦＴ等が、静電気等に起因して突発的に発生する過剰電流により、破損するのを防止することが可能となる。
【００４２】
本発明の電気光学装置の製造方法の他の態様では、前記第１層間絶縁膜を形成する工程において、前記第１層間絶縁膜を前記データ線より下層側に成膜した後、前記第１層間絶縁膜を加熱して流動化させることにより、前記第１層間絶縁膜の表面に対して平坦化処理を施して、前記第１層間絶縁膜を形成する。
【００４３】
この態様によれば、リフロー処理により、走査線や駆動素子の存在に起因して生じる第１層間絶縁膜の表面における段差が緩和される、即ち該表面の凹凸が均される。ここで、「平坦化」及び「平坦化処理」はそれぞれ、第１層間絶縁膜の表面における段差の勾配を多少なりとも緩和すること、及び、そのような処理を意味し、第１層間絶縁膜の表面を完全な平坦面とする場合の他、第１層間絶縁膜の表面の段差が処理前に比べて緩やかになる場合を含んでいる。
【００４４】
尚、データ線は、既に説明したように、例えばアルミニウム（Ａｌ）を含む導電材料により、低抵抗な配線として形成される。リフロー処理は比較的高温で行われるため、データ線を形成する工程より前に行うことで、データ線が加熱されることにより損傷するのを防止することができる。
【００４５】
よって、第１層間絶縁膜の表面に対してリフロー処理を施して平坦化しておけば、配向膜の表面における平坦性を向上させることが可能となる。従って、電気光学装置の画像表示時、配向膜の表面に生じた段差において、光漏れやスジ斑が発生するのを、より確実に防止することが可能となる。
【００４６】
本発明の電気光学装置の製造方法の他の態様では、前記画素電極と、前記データ線又は前記駆動素子とを層間絶縁するための第２層間絶縁膜を形成する工程を更に含む。
【００４７】
この態様によれば、第２層間絶縁膜は、データ線又は駆動素子より上層側に形成される。ここで、データ線又は駆動素子を形成する導電膜の段差を小さくすることができるため、第２層間絶縁膜に対して、コストの要するＣＭＰ処理を施さなくても、配向膜において平坦な表面を得ることが可能となる。更に、データ線若しくは駆動素子を形成する導電膜の下地膜として形成された第１層間絶縁膜の表面に対してリフロー処理を施して平坦化しておけば、配向膜の表面における平坦性を向上させることができる。
【００４８】
この、第２層間絶縁膜を形成する態様では、前記第１層間絶縁膜を形成する工程又は前記第２層間絶縁膜を形成する工程において、前記第１又は第２層間絶縁膜を、ボロリンガラス膜により形成するように製造してもよい。
【００４９】
このように製造すれば、ボロンリンガラス（Borophosphosilicateglass：以下適宜“ＢＰＳＧ”と呼ぶ）膜は、比較的高温で流動化する性質を有しているため、第１層間絶縁膜に対してリフロー処理を行って、その表面を平坦化することが可能となる。また、データ線の前駆膜若しくは駆動素子を形成する導電膜のパターニングの際、第１層間絶縁膜に対する、切断用孔内のレジスト等を除去するためのオーバーエッチングは不要となる。よって、例えば、データ線の前駆膜のパターニングにおける、エッチング速度が比較的大きいＢＰＳＧ膜により第１層間絶縁膜を形成し、これをデータ線の下地膜としても、データ線の段差が大きくなるのを防止することができる。
【００５０】
或いは、第２層間絶縁膜をＢＰＳＧ膜とすることで、基板表面における電荷の蓄積を抑制する成膜装置を用いて第２層間絶縁膜を形成することが可能となる。よって、例えば、データ線を形成する工程より後に、走査線の短絡部分を切断する工程を行い、第２層間絶縁膜を形成する工程を行って、データ線と画素電極とを層間絶縁する第２層間絶縁膜を形成し、その後画素電極を形成する工程を行う場合にも、静電気等に起因して、突発的な過剰電流が発生するのを防止することが可能となる。
【００５１】
本発明の電気光学装置の製造方法の他の態様では、前記切断する工程は、ドライエッチング法により行う。
【００５２】
この態様によれば、走査線の短絡部分を切断する工程において、ウエットエッチング法により切断用孔を開孔すると、基板が反ることにより、基板上に形成された導電膜や半導体膜にクラックが生じる恐れがある。これに対して、この態様によれば、ドライエッチング法により切断用孔を開孔することにより、基板上に形成された導電膜や半導体膜にクラックが発生するのを防止することが可能となる。
【００５３】
本発明の電気光学装置の製造方法の他の態様では、前記データ線を形成する工程において、前記基板に対して垂直方向の前記データ線における段差を、３５０［ｎｍ］以上５００［ｎｍ］以下の値となるように、前記データ線を形成する。
【００５４】
この態様によれば、データ線の段差を３５０［ｎｍ］以上５００［ｎｍ］以下の値とすることで、このデータ線の段差に対応して配向膜の表面に生じる段差を実践的な意味で適切な形状にできる。これにより、光漏れやスジ斑が発生するのを防止しつつ、液晶を配向させ易くすることが可能となる。その結果、電気光学装置における表示不良をより確実に防止することができる。
【００５５】
本発明の電気光学装置の製造方法の他の態様では、前記データ線を形成する工程において、前記データ線の前駆膜を成膜し、該前駆膜をフォトリソグラフィ法及びエッチング法によりパターニングすることにより、前記データ線を形成する。
【００５６】
この態様によれば、データ線の前駆膜に対するパターニングの際に、走査線の短絡部分を切断するためのオーバーエッチングは不要となるため、エッチング時間を短縮することができる。或いは、データ線の前駆膜に対するパターニングの際に、切断用孔の内部にレジストは形成されないため、フォトリソグラフィ法における露光精度を高くしなくても、レジストのパターニングの際、レジストの抜け性を向上させることができる。
【００５７】
この、データ線の前駆膜をパターニングしてデータ線を形成する態様では、前記第１層間絶縁膜を形成する工程は、前記第１層間絶縁膜を、前記データ線の下地膜として形成すると共に、前記前駆膜より前記エッチング法におけるエッチングレートの小さい膜として形成するように製造してもよい。
【００５８】
このように製造すれば、データ線の前駆膜に対するパターニングの際に、第１層間絶縁膜は、データ線の前駆膜と比較してエッチングされ難いため、データ線の段差を、前駆膜の膜厚と同等の値として形成することができる。よって、データ線の前駆膜の膜厚を変化させることで、このデータ線の段差に対応して配向膜の表面に生じる段差を調整することが可能となる。尚、この態様において、第１層間絶縁膜は、例えばＨＴＯ（High Temperature Oxide）膜により形成する。
【００５９】
また、データ線の前駆膜をパターニングしてデータ線を形成する態様では、前記データ線の下地膜として、前記前駆膜より前記エッチング法におけるエッチングレートの小さいストッパー膜を形成する工程を更に備えるように製造してもよい。
【００６０】
このように製造すれば、データ線の前駆膜に対するパターニングの際に、ストッパー膜は、データ線の前駆膜と比較してエッチングされ難いため、データ線の段差を、前駆膜の膜厚と同等の値として形成することができる。尚、この態様において、ストッパー膜は、例えばＨＴＯ膜により形成する。
【００６１】
更には、データ線の前駆膜をパターニングしてデータ線を形成する態様では、前記データ線を形成する工程において、前記エッチング法を、前記前駆膜のエッチングレートが前記第１層間絶縁膜より大きくなるように行うように製造してもよい。
【００６２】
このように製造すれば、第１層間絶縁膜をデータ線の下地膜として形成した場合、データ線の前駆膜に対するパターニングの際に、第１層間絶縁膜は、データ線の前駆膜と比較してエッチングされ難いため、データ線の段差を、前駆膜の膜厚と同等の値として形成することができる。
【００６３】
本発明の電気光学装置は上記課題を解決するために、基板上に、相互に短絡された後、電気的に分離されて形成された複数の走査線と、複数のデータ線と、前記データ線及び前記走査線の交差に対応して画素毎に形成された駆動素子と、該駆動素子に対応して設けられた画素電極と、前記データ線又は前記画素電極と、前記走査線とを層間絶縁する第１層間絶縁膜とを備えており、前記駆動素子は、前記第１層間絶縁膜に開孔されたコンタクトホールを介して、前記データ線又は前記画素電極に電気的に接続されており、前記複数の走査線は、前記第１層間絶縁膜に前記コンタクトホールとは別に開孔され、前記走査線の短絡部分を切断して形成された切断用孔によって分離されている。
【００６４】
本発明の電気光学装置によれば、上述した本発明の電気光学装置の製造方法（但し、その各種態様を含む）によって製造される。よって、電気光学装置において、高品質な画像表示を行うことが可能となる。
【００６５】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備する。
【００６６】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてDLP（Digital  Light  Processing）等を実現することも可能である。
【００６７】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００６８】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００６９】
＜１：第１実施形態＞
先ず、本発明の電気光学装置に係る第１実施形態について、図１から図１５を参照して説明する。
【００７０】
＜１−１：電気光学装置の構成＞
まず、本発明の電気光学装置の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００７１】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００７２】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００７３】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。なお、本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００７４】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺のいずれかに沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。尚、走査線駆動回路１０４を、データ線駆動回路１０１及び外部回路接続端子１０２が設けられたＴＦＴアレイ基板１０の一辺に隣接する２辺に沿って設けるようにしてもよい。この場合、ＴＦＴアレイ基板１０の残る一辺に沿って設けられた複数の配線によって、二つの走査線駆動回路１０４は互いに接続されるようにする。
【００７５】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００７６】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００７７】
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００７８】
次に、図３を参照して、上述した電気光学装置の電気的な構成について説明する。図３は、電気光学装置の電気的な構成を示すブロック図である。
【００７９】
図３に示すように、電気光学装置には、外部回路として画像信号供給回路３００、タイミングジェネレータ４００が設けられる。タイミングジェネレータ４００は、各部で使用される各種タイミング信号を出力するように構成されている。タイミングジェネレータ４００の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ、Ｘクロック信号ＸＣＫ、反転Ｘクロック信号ＸＣＫＢ、ＹスタートパルスＹＳＰ及びＸスタートパルスＸＳＰが生成される。
【００８０】
画像信号処理回路３００は、画像表示領域１０ａにおいてカラー表示を行う場合、外部から入力画像データが入力されると、この入力画像データに基づいて、赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の各色に対応するＲ信号、Ｇ信号、Ｂ信号の各々の画像信号を生成する。尚、図では簡略化してあるが、例えば、係る入力画像データを複数相の画像信号にシリアル−パラレル変換して出力するように構成されてもよい。画像信号処理回路３００から出力されるＲ信号、Ｇ信号及びＢ信号の各々は、画像信号処理回路３００から３本の画像信号供給線Ｌ１、Ｌ２及びＬ３のいずれかを介して、データ線駆動回路１０１に順次供給される。
【００８１】
走査線駆動回路１０４には、Ｙクロック信号ＹＣＫ、反転Ｙクロック信号ＹＣＫＢ 、及びＹスタートパルスＹＳＰが供給される。走査線駆動回路１０４は、ＹスタートパルスＹＳＰが入力されると、Ｙクロック信号ＹＣＫ及び反転Ｙクロック信号ＹＣＫＢに基づくタイミングで、走査信号Ｙ１、Ｙ２，・・・、Ｙｍを順次生成して出力する。
【００８２】
データ線駆動回路１０１の主要部には、サンプリング信号供給回路１０１ａ、及びサンプリング回路１０１ｂが含まれる。サンプリング信号供給回路１０１ａは、ＸスタートパルスＸＳＰが入力されると、Ｘクロック信号ＸＣＫ及び反転Ｘクロック信号ＸＣＫＢに基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。サンプリング回路１０１ｂは、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ２０２を複数備える。
【００８３】
ＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａには、縦横にデータ線６ａ及び走査線３ａが配線されており、それらの交点に対応する各画素部Ｐに、マトリクス状に配列された液晶素子１１８の画素電極９ａ及び画素電極９ａをスイッチング制御する画素スイッチング素子としてＴＦＴ３０を備える。尚、本実施形態では特に、走査線３ａの総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線６ａの総本数をｎ本（但し、ｎは２以上の自然数）として説明する。
【００８４】
画像表示領域１０ａに配線された複数のデータ線６ａは夫々、Ｒ用、Ｇ用、及びＢ用の３種のうちのいずれかとして設けられている。また、サンプリング回路１０１ｂにおいて、サンプリングスイッチ２０２は、各データ線６ａに設けられている。各サンプリングスイッチ２０２は、サンプリング回路２００から出力されるサンプリング信号Ｓｉ（ｉ＝１、２、・・・、Ｓｎ）に応じて、対応するデータ線６ａに、Ｒ信号、Ｇ信号、及びＢ信号のうちのいずれか一つをサンプリングして供給する。
【００８５】
図４中、一つの画素部Ｐの構成に着目すれば、ＴＦＴ３０のソース電極には、Ｒ信号、Ｇ信号、及びＢ信号のうちのいずれか一つが供給されるデータ線６ａが電気的に接続されている一方、ＴＦＴ３０のゲート電極には、走査信号Ｙｊ（但し、ｊ＝１、２、・・・、ｍ）が供給される走査線３ａが電気的に接続されるとともに、ＴＦＴ３０のドレイン電極には、液晶素子１１８の画素電極９ａが接続されている。ここで、各画素部Ｐにおいて、液晶素子１１８は、画素電極９ａと対向電極２１との間に液晶を挟持してなる。従って、各画素部Ｐは、走査線３ａとデータ線６ａとの各交点に対応して、マトリクス状に配列されることになる。
【００８６】
液晶素子１１８の画素電極９ａには、ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号が所定のタイミングで供給される。これにより、液晶素子１１８には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として画像表示領域１０ａから画像信号に応じたコントラストをもつ光が出射する。
【００８７】
ここで、保持された画像信号がリークするのを防ぐために、蓄積容量７０が、液晶素子１１８と並列に付加されている。例えば、画素電極１１８の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００８８】
本実施形態では、各走査線３ａは、ＴＦＴアレイ基板１０上に、短絡されて形成された後、短絡部分が切断される。図４は、走査線３ａの短絡部分に係る構成の一例について概略的に示す図である。
【００８９】
ＴＦＴアレイ基板１０上に、複数の走査線３ａは、より詳細な構成については後述するが、複数のデータ線６ａより下層側に配置されて形成される。そして、ＴＦＴアレイ基板１０上の周辺領域において、走査線３ａと同一層には、走査線３ａを短絡させるための共通配線１３が、走査線３ａを形成する導電膜と同一膜により形成される。各走査線３ａは、共通配線１３に電気的に接続されることにより、短絡されて形成される。そして、各走査線３ａを形成した後、短絡部分Ｃが切断される。尚、各走査線３ａの形成や、走査線３ａの短絡部分Ｃの切断について、より詳細な説明は後述する。
【００９０】
次に、図５を参照して、画素部Ｐ、及び切断された状態の走査線３ａの短絡部分Ｃについて、ＴＦＴアレイ基板１０側における構成を説明する。図５（ａ）は、ＴＦＴアレイ基板１０側の画素部Ｐの構成を示す断面図であり、図５（ｂ）は、切断された状態の走査線３ａの短絡部分Ｃの構成を示す断面図である。
【００９１】
図５（ａ）及び図５（ｂ）において、ＴＦＴアレイ基板１０は、ガラス基板等の絶縁性の透明基板を用いて構成されている。ＴＦＴアレイ基板１０上に、例えば導電性ポリシリコン膜からなる走査線３ａが形成されると共に、走査線３ａと同一膜より形成されるゲート電極を含むＴＦＴ３０が設けられている。
【００９２】
走査線３ａは、図４を参照して説明したように、同一層の共通配線１３に電気的に接続されることにより短絡されて形成され、その後、短絡部分Ｃが切断される。
【００９３】
ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体膜１ａのチャネル領域１ａ´、ゲート電極３ａと半導体膜１ａとを絶縁するゲート絶縁膜２、半導体膜１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。尚、図５（ａ）中には、図示を省略してあるが、蓄積容量７０は、例えば、ＴＦＴ３０及び走査線３ａと同一層に形成される。
【００９４】
そして、走査線３ａ及びＴＦＴ３０を埋め込んで、本発明に係る「第１層間絶縁膜」の一例である第１層間絶縁膜５２１が形成されている。第１層間絶縁膜５２１には、第１層間絶縁膜５２１の表面から、第１層間絶縁膜５２１及びゲート絶縁膜２を貫通して、半導体膜１ａにおける高濃度ドレイン領域１ｅ及び高濃度ソース領域１ｄの表面に至るコンタクトホール５０１及び５０２が形成されている。そして、コンタクトホール５０１及び５０２の底部から側壁及び第１層間絶縁膜５２１の表面に連続的に、例えばアルミニウム（Ａｌ）を含む導電性材料からなる導電膜を形成して、第１層間絶縁膜５２１上にＴＦＴ３０のソースに電気的に接続するデータ線６ａが形成されていると共に、ドレイン電極５１０が形成されている。
【００９５】
本実施形態において、第１層間絶縁膜５２１は、例えばＢＰＳＧ膜からなり、リフロー処理が施されて、加熱による流動化状態を経ることによって上面が平坦化されている。その成膜時の上面には、下層側のＴＦＴ３０や走査線３ａ等の存在によって段差が生じているが、一旦流動化されることで、上面は段差による凹凸が均された状態となっている。この平坦化処理については、後述する。尚、第１層間絶縁膜５２１の表面は、必ずしもリフロー処理を施す必要は無く、例えばＴＥＯＳ（Tetraethoxysilane）膜により形成されてもよい。
【００９６】
また、走査線３ａの短絡部分Ｃは、第１層間絶縁膜５２１を貫通して形成された切断用孔５０７によって切断されている。この切断用孔５０７は、第１層間絶縁膜５２１を貫通して、走査線３ａの短絡部分Ｃを切断することによって形成される。
【００９７】
また、第１層間絶縁膜５２１上には、本発明に係る「第２層間絶縁膜」の一例として、例えばＢＰＳＧ膜からなる第２層間絶縁膜５２２が形成されている。そして、第２層間絶縁膜５２２の表面から、第２層間絶縁膜５２２を貫通してドレイン電極５１０の表面に至るコンタクトホール５０５が開孔されている。コンタクトホール５０５の底部から側壁及び第２層間絶縁膜５２２の表面に連続的に形成された、例えばＩＴＯ膜により、画素電極９ａが形成されている。
【００９８】
＜１−２：電気光学装置の製造方法＞
上述した電気光学装置の製造方法について、図６から図１２を参照して、以下に説明する。図６は、本実施形態に係る電気光学装置が、マザー基板上で一挙に複数形成されることを説明するための部分平面図である。また、図７から図１２は、製造プロセスの各工程におけるＴＦＴアレイ基板１０側の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程図である（前者は、図７から図１２における左方に位置する図に、後者は図７から図１２における右方に位置する図に示されている。）。
【００９９】
以下では、図５（ａ）及び図５（ｂ）に示すＴＦＴアレイ基板１０上の各構成要素に係る製造工程について特に詳しく説明し、図１から図３に示す他の構成要素に係る製造工程の説明に関しては省略する。
【０１００】
まず、図７から図１２を参照して詳細な製造工程の説明に入る前に、その前提として、本実施形態に係る電気光学装置は、図６に示すようなマザー基板Ｓの上において、一挙に複数形成される形態がとられるものとする。すなわち、マザー基板Ｓの上において、電気光学装置が縦横それぞれにマトリクス状に配列されるように形成され、各電気光学装置においては、それぞれ、図１から図５を参照して説明したような各種の構成要素（ＴＦＴ３０や走査線３ａ、データ線６ａ等、或いは走査線駆動回路１０４やデータ線駆動回路１０１等々）が形成されることになるのである。
【０１０１】
ちなみに、図６において示されるマザー基板Ｓは、図１及び図２に示されるＴＦＴアレイ基板１０を複数含んでなる。即ち、図６に示すマザー基板Ｓ上には、ＴＦＴアレイ基板１０の側における各種の構成要素が形成され、これとは別に、図６には図示しないガラス基板の上に、対向電極２１、配向膜２２等々が形成されて、対向基板２０が複数形成される。そして、マザー基板Ｓと、図６には図示しない別のガラス基板とを対向させて、各電気光学装置について、個別に、シール材５２によって貼り合わせ、ＴＦＴアレイ基板１０及び対向基板２０間に液晶を封入する。その後、マザー基板Ｓを裁断することによって、図１及び図２に示したような各個別の電気光学装置が製造されることになる。
【０１０２】
ここで、走査線３ａ以外の他の配線、例えばデータ線６ａを、マザー基板Ｓを構成する個々のＴＦＴアレイ基板１０同士で電気的に短絡させておき、マザー基板Ｓを切断することで、このような短絡を分断するようにしてもよい。このようにすれば、電気光学装置の製造時、走査線３ａに加えてデータ線６ａを介して、ＴＦＴアレイ基板１０表面に蓄積される電荷や静電気を、ＴＦＴアレイ基板１０表面外に拡散させることが可能となる。
【０１０３】
さて、以上の前提の下、本実施形態に係る電気光学装置の製造方法について、図７から図１２を参照して説明する。
【０１０４】
先ず、図７（ａ）の工程では、ＴＦＴアレイ基板１０上に、ＴＦＴ３０及び走査線３ａを形成する。より具体的には、所定パターンで、ＴＦＴ３０の半導体膜１ａを形成した後、ゲート絶縁膜２を形成する。その後、走査線３ａを形成すると共に、該走査線３ａと同一膜よりＴＦＴ３０のゲート電極並びに共通配線１３を形成する。この際、走査線３ａを、共通配線１３に電気的に接続することにより短絡して、形成する。その後、ＴＦＴ３０の半導体膜１ａに対し、低濃度及び高濃度の２段階で不純物イオンをドープすることにより、半導体膜１ａにおいて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。
【０１０５】
本実施形態では、走査線３ａを短絡させた後、ＴＦＴ３０の半導体膜１ａに対する不純物イオンのドープを行ったり、データ線６ａを形成する各種導電膜を成膜したり、パターニングしたりする。よって、プラズマＣＶＤ法による成膜や、不純物イオンのドープにより、ＴＦＴアレイ基板１０表面に蓄積された電荷や静電気を、走査線３ａを介してＴＦＴアレイ基板１０表面外に拡散させることで、突発的な過剰電流の発生を防止することが可能となる。
【０１０６】
その後、図７（ｂ）の工程では、例えば、常圧ＣＶＤ法により、第１層間絶縁膜５２１を成膜する。このようにして成膜された第１層間絶縁膜５２１の表面には、下層側の走査線３ａやＴＦＴ３０等の存在に起因した段差が生じている。
【０１０７】
第１層間絶縁膜５２１を、例えばＢＰＳＧ膜により形成する場合、ＢＰＳＧ膜は比較的高温で流動化する性質を有している。図８（ａ）の工程では、第１層間絶縁膜５２１を加熱により流動化させ、平坦化処理を施す。その結果、第１層間絶縁膜５２１の表面における段差が緩和される。その後、図８（ｂ）の工程では、第１層間絶縁膜５２１に、コンタクトホール５０１及び５０２を開孔する。
【０１０８】
続いて、図９（ａ）の工程では、第１層間絶縁膜５２１上に、例えば、スパッタリング法等によりＡｌを含む導電性材料を堆積して、データ線６ａの前駆膜６０を形成する。前駆膜６０は、コンタクトホール５０１及び５０２の底部から側壁及び第１層間絶縁膜５２１の表面に連続的に形成される。
【０１０９】
その後、前駆膜６０を、例えば、フォトリソグラフィ法及びエッチング法によりパターニングすることで、データ線６ａ及びドレイン電極５１０を形成する。より具体的には、図９（ｂ）の工程では、前駆膜６０上にレジスト６５を形成する。この際、走査線３ａの短絡部分Ｃ上には第１層間絶縁膜５２１が積層され、この第１層間絶縁膜５２１上に前駆膜６０及びレジスト６５が形成された状態となっている。
【０１１０】
そして、図１０（ａ）の工程では、フォトリソグラフィ法により、レジスト６５をパターニングする。この際、画素部Ｐにおいては、データ線６ａ及びドレイン電極５１０に対応するパターンで、レジスト６５をパターニングする。これにより、走査線３ａの短絡部分Ｃにおいては、前駆膜６０上よりレジスト６５が除去された状態となる。
【０１１１】
続いて、図１０（ｂ）の工程では、前駆膜６０に対して例えばドライエッチング法を施して、レジスト６５に対応するパターンとして、データ線６ａ及びドレイン電極５１０を夫々形成する。ここで、前駆膜６０に対するエッチングの際、ドライエッチング法におけるエッチャントによっては、前駆膜６０及びレジスト６５におけるエッチングレートが互いに近似することがある。その結果、データ線６ａが所定パターンで形成されない恐れがある。このような事態を防止するために、前述した図９（ｂ）の工程では、レジスト６５の膜厚を比較的厚く形成するとよい。また、ＴＦＴアレイ基板１０に対して垂直方向のデータ線６ａ及びドレイン電極５１０の膜厚が例えば３５０［ｎｍ］程度となるように形成する。更に、データ線６ａ及びドレイン電極５１０の表面と、これらデータ線６ａ及びドレイン電極５１０から露出する第１層間絶縁膜５２１の表面とによって規定される、データ線６ａ及びドレイン電極５１０における段差ｄ０は、３５０［ｎｍ］以上５００［ｎｍ］以下の値となるように、形成するとよい。尚、前駆膜６０に対して、ドライエッチングに加えて又は代えて、ウエットエッチング法を施してもよい。
【０１１２】
データ線６ａ及びドレイン電極５１０が形成された状態で、走査線３ａの短絡部分Ｃより上層側において、第１層間絶縁膜５２１上より前駆膜６０及びレジスト６５が除去されている。この状態で、図１１（ａ）の工程において、第１層間絶縁膜５２１上であって、データ線６ａ及びドレイン電極５１０より上層側に、新たにレジスト６６が、切断用孔５０７を規定するパターンとして形成される。そして、このレジスト６６を介して、例えばドライエッチング法により、第１層間絶縁膜５２１に、第１層間絶縁膜５２１を貫通させて、走査線の短絡部分Ｃを切断することで、切断用孔５０７を開孔する。この際、ウエットエッチング法により切断用孔５０７を開孔すると、ＴＦＴアレイ基板１０が反ることにより、ＴＦＴアレイ基板１０上に形成された、データ線６ａを形成する導電膜やＴＦＴ３０の半導体膜１ａにクラックが生じる恐れがある。これに対して、ドライエッチング法により切断用孔５０７を開孔することにより、データ線６ａを形成する導電膜等にクラックが発生するのを防止することが可能となる。
【０１１３】
その後、図１１（ｂ）の工程において、データ線６ａ及びドレイン電極５１０より上層側に第２層間絶縁膜５２２を、例えば常圧又は減圧ＣＶＤ法によりＢＰＳＧ膜として形成し、図１２の工程において、第２層間絶縁膜５２２に、コンタクトホール５０５を開孔する。その後、コンタクトホール５０５内から第２層間絶縁膜５２２の表面に連続的に、ＩＴＯ膜を成膜し、このＩＴＯ膜を、例えばデータ線６ａと同様の手順により、フォトリソグラフィ法及びエッチング法によりパターニングして、画素電極９ａを形成する。
【０１１４】
よって、本実施形態によれば、走査線３ａの形成より後であって、データ線６ａを形成するより前に、ＴＦＴ３０等の駆動素子を形成すると共に、データ線６ａを形成した後、走査線３ａの短絡部分Ｃを切断する。よって、これら画素電極９ａを駆動するための主要な構成要素であるデータ線６ａやＴＦＴ３０が、ＴＦＴアレイ基板１０表面における静電気等に起因して突発的に発生する過剰電流により、破損するのを防止することが可能となる。
【０１１５】
また、第２層間絶縁膜５２２をＢＰＳＧ膜とすることにより、走査線３ａの短絡部分Ｃを切断した後、ＴＦＴアレイ基板１０表面における電荷の蓄積を抑制する成膜装置を用いて、第２層間絶縁膜５２２を形成することが可能となる。或いは、第２層間絶縁膜５２２をＢＰＳＧ膜以外の絶縁膜により形成する場合には、第２層間絶縁膜５２２及び画素電極９ａ等の形成は、ＴＦＴアレイ基板１０表面における電荷の蓄積を抑制することが可能な成膜装置、例えば高密度プラズマＣＶＤ装置を用いて行うとよい。これにより、走査線３ａの短絡部分Ｃを切断した後、ＴＦＴアレイ基板１０表面に蓄積された電荷に起因して、突発的な過剰電流が発生するのを防止することが可能となる。
【０１１６】
ここで、本実施形態における電気光学装置の製造方法の比較例について、図１３及び図１４を参照して説明する。図１３及び図１４には、電気光学装置の製造方法の比較例について、製造プロセスの各工程におけるＴＦＴアレイ基板１０側の構成を、図７から図１２と同様に示してある。
【０１１７】
比較例では、ＴＦＴアレイ基板１０上に、ＴＦＴ３０及び走査線３ａ、共通配線１３等が形成され、第１層間絶縁膜５２１が形成された状態で、図１３（ａ）の工程において、第１層間絶縁膜５２１に、コンタクトホール５０１及び５０２を開孔する。また、これらコンタクトホール５０１及び５０２の開孔と同時に、第１層間絶縁膜５２１の表面から、第１層間絶縁膜５２１を貫通して、共通配線１３における走査線３ａの短絡部分Ｃの表面に至る切断用孔５０７ａを開孔する。
【０１１８】
その後、図１３（ｂ）の工程では、第１層間絶縁膜５２１上に、データ線６ａの前駆膜６０を形成する。この際、前駆膜６０は、コンタクトホール５０１及び５０２内に加えて切断用孔５０７ａ内にも、各々の底部から側壁及び第１層間絶縁膜５２１の表面に連続的に形成される。
【０１１９】
続いて、図１４（ａ）の工程では、前駆膜６０上にレジスト６５を形成し、フォトリソグラフィ法によりレジスト６５をパターニングする。この際、切断用孔５０７ａのアスペクト比が大きいと、露光精度を高くしても、切断用孔５０７ａ内にレジスト６５が残存する恐れがある。その結果、切断用孔５０７ａ内に露出した走査線３ａの短絡部分Ｃの表面上に、前駆膜６０及びレジスト６５が形成された状態となる。上述したように、前駆膜６０に対するパターニングの際、前駆膜６０及びレジスト６５におけるエッチングレートが互いに近似する場合には、レジスト６５を比較的膜厚とすることで、切断用孔５０７ａ内よりレジスト６５を除去するのが、より困難となる。
【０１２０】
その後、図１４（ｂ）の工程では、前駆膜６０に対して例えばドライエッチング法を施して、レジスト６５に対応するパターンとして、データ線６ａ及びドレイン電極５１０を夫々形成する。また、前駆膜６０のパターニングの際に、切断用孔５０７ａを介して走査線３ａの短絡部分Ｃを切断する。この際、切断用孔５０７ａ内に形成された前駆膜６０を除去し、更にレジスト６５が残存している場合には、これも除去するため、第１層間絶縁膜５２１に対してオーバーエッチングを施す必要がある。その結果、データ線６ａ又はドレイン電極５２１における段差が大きくなる恐れがある。
【０１２１】
例えば第１層間絶縁膜５２１をＴＥＯＳ膜により形成する場合、第１層間絶縁膜５２１がオーバーエッチングにより削られる膜厚は、ＴＦＴアレイ基板１０に対して垂直方向で１００［ｎｍ］〜１５０［ｎｍ］程度の値となることがある。この場合、３５０［ｎｍ］程度のデータ線６ａ及びドレイン電極５１０の膜厚に、オーバーエッチングによって生じた第１層間絶縁膜５２１の段差が付加されて、データ線６ａ及びドレイン電極５２１における段差ｄ１は、最大で５００［ｎｍ］程度となる。
【０１２２】
また、第１層間絶縁膜５２１をＢＰＳＧ膜により形成する場合、前駆膜６０のパターニングの際のエッチングレートがＴＥＯＳ膜より大きいため、オーバーエッチングにより、第１層間絶縁膜５２１は２００［ｎｍ］程度と更に大きい厚さで削られて、データ線６ａ及びドレイン電極５２１における段差ｄ１は、５００［ｎｍ］超える値となることもある。
【０１２３】
データ線６ａやドレイン電極５２１の段差は、第２層間絶縁膜５２２、更にはそれよりも上層側に形成される配向膜の表面形状に反映し、配向膜の表面にはデータ線６ａやドレイン電極５２１の段差に対応して大きい段差が形成されることとなる。この段差において、ラビング処理が粗くなったり、該処理により削られた配向膜の屑が溜まったりする恐れがある。或いは、配向膜の表面に、データ線６ａ等の段差に対応して生じた段差において液晶のディスクリネーションが生じる恐れがある。その結果、比較例の製造プロセスを経て製造された電気光学装置では、画像表示時、表示不良が発生することもある。
【０１２４】
例えば、第１層間絶縁膜５２１をＴＥＯＳ膜により形成する場合、データ線６ａ及びドレイン電極５２１における段差が５００［ｎｍ］程度で形成されると、コントラストは４００程度の値であるが、第１層間絶縁膜５２１をＢＰＳＧ膜により形成する場合、データ線６ａ及びドレイン電極５１０における段差が５００［ｎｍ］より大きくなることにより、コントラストは３５０程度まで低下する。
【０１２５】
更に、前駆膜６０をパターニングして、データ線６ａ及びドレイン電極５１０を形成する際、オーバーエッチングを施すと、データ線６ａやドレイン電極５１０の端部が削れてサイドエッチが施され、これらの寸法の制御性が低下する。
【０１２６】
これに対して、本実施形態では、第１層間絶縁膜５２１におけるコンタクトホール５０１及び５０２の開孔と、第１層間絶縁膜５２１における切断用孔５０７の開孔とを別々に行うことにより、レジスト６５やデータ線６ａの前駆膜６０が、切断用孔５０７の内部に形成されるような事態は発生しない。また、データ線６ａ及びドレイン電極５１０の形成と、走査線３ａの短絡部分Ｃの切断とは別々に行われる。よって、データ線６ａやドレイン電極５１０の形成時、第１層間絶縁膜５２１に対する、切断用孔５０７内のレジスト６５や前駆膜６０を除去し、走査線３ａの短絡部分Ｃを切断するためのオーバーエッチングは不要となる。
【０１２７】
従って、第１層間絶縁膜５２１を下地として形成されるデータ線６ａやドレイン電極５１０における、ＴＦＴアレイ基板１０に対して垂直方向の段差が、オーバーエッチングにより大きくなる事態を防止することが可能となる。よって、データ線６ａやドレイン電極５１０の段差に対応して、配向膜の表面に形成される段差が大きくなるのを防止することができる。
【０１２８】
加えて、第１層間絶縁膜５２１の表面に対してリフロー処理を施して平坦化しておけば、配向膜の表面における平坦性を向上させることが可能となる。尚、リフロー処理は比較的高温で行われるため、データ線６ａ及びドレイン電極５１０の形成前に行うことで、データ線６ａやドレイン電極５１０が加熱されることにより損傷するのを防止することができる。
【０１２９】
従って、画像表示時、電気光学装置において、データ線６ａ又はドレイン電極５１０の段差に起因して生じた配向膜の段差において、液晶のディスクリネーションが生じて、光漏れが発生するのを防止することが可能となる。よって、表示画像におけるコントラストを向上させることができる。
【０１３０】
また、データ線６ａ又はドレイン電極５１０の段差に対応して配向膜の表面に生じる段差において、ラビング処理の際、削られた配向膜の屑が溜まったり、配向膜に対するラビング処理が粗くなるのを防止して、スジ斑の発生等の表示不良を防止することができる。よって、電気光学装置において、高品質な画像表示を行うことが可能となる。
【０１３１】
ここで、図１０（ｂ）に示すように、データ線６ａ又はドレイン電極５１０の段差ｄ０を、３５０［ｎｍ］以上５００［ｎｍ］以下の値となるように形成することで、配向膜の表面に生じる段差を調整する。これにより、光漏れやスジ斑が発生するのを防止しつつ、液晶を配向させ易くすることが可能となる。その結果、電気光学装置における表示不良をより確実に防止することができる。
【０１３２】
更に、本実施形態では、前駆膜６０に対するパターニングの際、上述したようにオーバーエッチングが不要となるため、エッチング時間を短縮することができる。その結果、データ線６ａ又はドレイン電極５１０にサイドエッチが施されるのを防止して、これらの寸法の制御性を向上させることが可能となる。また、データ線６ａ及びドレイン電極５１０の下地となる第１層間絶縁膜５２１として、前駆膜６０のパターニングの際、エッチングにおいて削られ難い膜即ちエッチング速度が所定値となるような膜に限らず、多様な膜を形成することが可能となる。特に、前駆膜６０のパターニングにおける、エッチング速度が比較的大きいＢＰＳＧ膜により第１層間絶縁５２１膜を形成した場合にも、データ線６ａ及びドレイン電極５１０の段差が大きくなるのを防止することができる。
【０１３３】
加えて、前駆膜６０に対するパターニングの際に、切断用孔５０７の内部にレジスト６５が形成されるような事態は発生しないため、フォトリソグラフィ法における露光精度を高くしなくても、レジスト６５を不要な部分に残存させないで、容易にパターニングすることができる、即ちレジスト６５の抜け性を向上させることができる。
【０１３４】
よって、電気光学装置の製造工程を、自由度が大きいプロセスとすると共に、このプロセスの安定性を向上させることが可能となる。
【０１３５】
更に、データ線６ａ及びドレイン電極５１０の段差を小さくすることができるため、第２層間絶縁膜５２２に対して、コストの要するＣＭＰ処理を施さなくても、配向膜において平坦な表面を得ることが可能となる。従って、電気光学装置の製造工程に要するコストを削減することも可能となる。
【０１３６】
＜１−３：変形例＞
上述した本実施形態の変形例について説明する。先ず、図５（ａ）及び図５（ｂ）において、第１層間絶縁膜５２１は、データ線６ａ及びドレイン電極５１０の前駆膜６０のパターニングの際に、前駆膜６０よりエッチング法におけるエッチングレートの小さい、例えばＨＴＯ膜により形成されるようにしてもよい。
【０１３７】
この場合、図１０（ｂ）を参照して説明した工程において、前駆膜６０のパターニングの際に、第１層間絶縁膜５２１は、前駆膜６０と比較してエッチングされ難いため、データ線６ａ又はドレイン電極５１０の段差を、前駆膜６０の膜厚と同等の値として形成することができる。よって、前駆膜６０の膜厚を変化させることで、データ線６ａ及びドレイン電極５１０の段差に対応して配向膜の表面に生じる段差を調整することが可能となる。
【０１３８】
図１５には、本変形例における電気光学装置の製造プロセスにおけるＴＦＴアレイ基板１０側の構成を、図７から図１２と同様に示してある。本変形例では、図１５（ａ）の工程では、図８（ｂ）を参照して説明した工程と同様の手順により、第１層間絶縁膜５２１に、コンタクトホール５０１及び５０２を開孔する。その後、図１５（ｂ）の工程では、データ線６ａ及びドレイン電極５１０の下地膜として、前駆膜６０のパターニングの際に、前駆膜６０よりエッチング法におけるエッチングレートの小さい、例えばＨＴＯ膜からなるストッパー膜６１を形成する。その後、図９（ａ）を参照して説明した工程と同様の手順により、前駆膜６０を形成する。
【０１３９】
よって、前駆膜６０のパターニングの際に、ストッパー膜６１は、前駆膜６０と比較してエッチングされ難いため、データ線６ａ又はドレイン電極５１０の段差を、前駆膜６０の膜厚と同等の値として形成することができる。
【０１４０】
或いは、図１０（ｂ）の工程では、エッチング法を、前駆膜６０のエッチングレートが第１層間絶縁膜５２１より大きくなるように行うようにしてもよい。この場合も、前駆膜６０のパターニングの際に、第１層間絶縁膜５２１は、前駆膜６０と比較してエッチングされ難いため、データ線６ａ又はドレイン電極５１０の段差を、前駆膜６０の膜厚と同等の値として形成することができる。より具体的には、例えば、前駆膜６０に対するパターニングを、塩素（Ｃｌ２）ガスや臭化水素（ＨＢｒ）ガスに、フッ化炭素（ＣＦ４）ガスを添加して、ドライエッチング法により行う。または、前駆膜６０に対するパターニングをウエットエッチング法により行う。これにより、前駆膜６０のエッチングレートを第１層間絶縁膜５２１より大きくすることができる。
【０１４１】
＜２；第２実施形態＞
次に、本発明の電気光学装置に係る第２実施形態について説明する。第２実施形態では、第１実施形態と電気光学装置の製造方法が部分的に異なっている。よって、第２実施形態における電気光学装置の製造方法について、重複する説明を省略すると共に、第１実施形態との共通箇所には、同一符号を付して示し、異なる点についてのみ図１６を参照して説明する。図１６は、第２実施形態における電気光学装置の製造プロセスにおけるＴＦＴアレイ基板１０側の構成を、図７から図１２と同様に示してある。
【０１４２】
第２実施形態では、データ線６ａ及びドレイン電極５１０を形成した後、切断用孔５０７を開孔する一連の工程は行わないで、第２層間絶縁膜５２２を形成し、その後、画素電極９ａを形成する。よって、図１６（ａ）に示すように、ＴＦＴアレイ基板１０上に、画素電極９ａに加えて、画素電極９ａを駆動するための走査線３ａやＴＦＴ３０及びデータ線６ａ等が形成された状態で、走査線３ａは、短絡部分Ｃにおいて短絡されている。
【０１４３】
その後、図１６（ｂ）の工程において、第２層間絶縁膜５２２上であって、画素電極９ａより上層側に、切断用孔５０７を規定するパターンを有するレジスト６６’が形成される。そして、このレジスト６６’を介して、第１及び第２層間絶縁膜５２１及び５２２を貫通させて、走査線の短絡部分Ｃを切断することで、切断用孔５０７を開孔する。
【０１４４】
よって、第２実施形態では、より確実に、画素電極９ａ、及び画素電極９ａを駆動するための主要な構成要素である、走査線３ａやデータ線６ａ、或いは画素スイッチング用のＴＦＴ３０等が、ＴＦＴアレイ基板１０表面における静電気等に起因して突発的に発生する過剰電流により、破損するのを防止することが可能となる。
【０１４５】
尚、第２実施形態では、切断用孔５０７の深さは、第１実施形態と比較して深くなり、２［μｍ］より大きくなることもある。よって、第１実施形態によれば、走査線３ａの短絡部分Ｃの切断を、画素電極９ａを形成した後に行う第２実施形態と比較して、切断用孔５０７の深さを小さくすることができ、その結果、切断用孔５０７を容易に形成することが可能となる。
【０１４６】
＜３：第３実施形態＞
次に、本発明の電気光学装置に係る第３実施形態について説明する。第３実施形態では、第１又は第２実施形態の電気光学装置の製造方法を適用して、第１又は第２実施形態と異なる構成の画素部を有する電気光学装置を製造する。よって、第３実施形態における電気光学装置について、第１又は第２実施形態と重複する説明を省略し、異なる点についてのみ図１７及び図１８を参照して説明する。
【０１４７】
図１７は、第３実施形態の電気光学装置における、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【０１４８】
また、図１８は、図１７のＡ−Ａ´断面図である。なお、図１８においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【０１４９】
以下では、第３実施形態における電気光学装置の具体的な構成について、図１７及び図１８を参照して説明する。
【０１５０】
まず、図１７において、電気光学装置のＴＦＴアレイ基板１０上には、Ｘ方向及びＹ方向に対してマトリクス状に複数の透明な画素電極９ａ（点線部９ａ'により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。また、半導体層１ａのうち図４中右上がりの斜線領域で示したチャネル領域１ａ'に対向するように走査線３ａが配置されており、走査線３ａはゲート電極を含む。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ'に走査線３ａの一部がゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【０１５１】
次に、電気光学装置は、図１７のＡ−Ａ´線断面図たる図１８に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【０１５２】
ＴＦＴアレイ基板１０の側には、図１８に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。
【０１５３】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【０１５４】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図１８に示すように、下から順に、下側遮光膜１１ａを含む第１層、走査線３ａの一部をゲート電極として含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層前記の画素電極９ａ及び配向膜１６等を含む第５層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２及び４３には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。
【０１５５】
（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる下側遮光膜１１ａが設けられている。下側遮光膜１１ａは、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、画像表示領域１０ａからその周囲に延設して定電位源に接続するとよい。
【０１５６】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、走査線３ａの一部からなるゲート電極を含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１８に示すように、ＬＤＤ構造を有している。
【０１５７】
なお、上述のＴＦＴ３０は、好ましくは図１８に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【０１５８】
走査線３ａは、平面的にみて、図１７のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線３ａは、図１７のＸ方向に沿うように延びる本線部と、データ線６ａが延在する図１７のＹ方向に延びる突出部とを備えている。なお、隣接する走査線３ａから延びる突出部は相互に接続されることはなく、したがって、該走査線３ａは１本１本分断された形となっている。
【０１５９】
尚、走査線３ａは、図４を参照して説明したように、同一層の共通配線（図１７から図１９には図示せず）に電気的に接続されることにより短絡されて形成され、その後、短絡部分が切断される。
【０１６０】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線３ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【０１６１】
（積層構造・第３層の構成―蓄積容量等―）
さて、前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る蓄積容量７０は、図１７の平面図を見るとわかるように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
【０１６２】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。
【０１６３】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。
【０１６４】
誘電体膜７５は、図１８に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。
【０１６５】
なお、本実施形態では、誘電体膜７５は、単層構造となっているが、場合によっては、例えば酸化シリコン膜及び窒化シリコン膜等というような二層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。
【０１６６】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないし走査線３ａの上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【０１６７】
そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。
【０１６８】
（積層構造・第４層の構成―データ線等―）
さて、前述の第３層に続けて第４層には、データ線６ａが設けられている。このデータ線６ａは、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ（アルミニウム）含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。また、このデータ線６ａは、ＴＦＴ３０に対する遮光膜としても機能するようになっている。
【０１６９】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されている。
【０１７０】
（積層構造・第５層並びに第４層及び第５層間の構成―画素電極等―）
最後に、第５層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、画素電極９ａ及び下部電極７１間を電気的に接続するためのコンタクトホール８５が開孔されている。画素電極９ａとＴＦＴ３０との間は、このコンタクトホール８５及び下部電極７１並びに前述したコンタクトホール８３を介して、電気的に接続されることとなる。
【０１７１】
ここで、本発明に係る「第１層間絶縁膜」の他の例として、図１８中の第２層間絶縁膜４２が形成されてもよい。この場合、データ線６ａの形成時、第２層間絶縁膜４２には、コンタクトホール８１が開孔される。そして、これらコンタクトホール８１内から第２層間絶縁膜４２の表面に連続して、データ線６ａの前駆膜が形成される。この前駆膜上には、パターニングの際、レジストが形成される。
【０１７２】
この際、走査線３ａの短絡部分に着目すれば、該短絡部分上には第２層間絶縁膜４２が形成され、この第２層間絶縁膜４２上に、データ線６ａの前駆膜及びレジストが形成された状態となっている。そして、データ線６ａの前駆膜をパターニングしてデータ線６ａを形成した後、即ち、レジスト及びデータ線６ａの前駆膜の除去が行われた状態で、例えば画素電極９ａが形成されるより前かそれよりも後に、第２層間絶縁膜４２に切断用孔が開孔されることで、走査線３ａの短絡部分が切断される。尚、この場合、本発明に係る「第２層間絶縁膜」の一例として、第３層間絶縁膜４３を形成してもよい。
【０１７３】
或いは、本発明に係る「第１層間絶縁膜」の他の例として、図１８中の第３層間絶縁膜４３が形成されてもよい。この場合、第３層間絶縁膜４３には、画素電極９ａとＴＦＴ３０とを電気的に接続するためのコンタクトホール８５が開孔される。そして、このコンタクトホール８５内から第３層間絶縁膜４３の表面に連続して、画素電極９ａを形成するＩＴＯ膜が形成される。この状態で、走査線３ａの短絡部分に着目すれば、該短絡部分上には第３層間絶縁膜４３が形成され、この第３間絶縁膜４３上にＩＴＯ膜が形成され、更にはこのＩＴＯ膜のパターニングの際には、レジストが形成される。そして、前述したデータ線６ａと同様、画素電極９ａの形成後に、レジスト等が除去された状態で、切断用孔が開孔されることで、走査線３ａの短絡部分が切断される。
【０１７４】
更に、本発明に係る「第１層間絶縁膜」の他の例として、図１８中の第１層間絶縁膜４１が形成されてもよい。この場合、第１層間絶縁膜４１には、コンタクトホール８３が開孔され、これらコンタクトホール８３内から第１層間絶縁膜４１の表面に連続して、蓄積容量７０の下部電極７１を形成する導電膜が形成される。この状態で、走査線３ａの短絡部分に着目すれば、該短絡部分上には第１層間絶縁膜４１が形成され、この第１層間絶縁膜４１上に下部電極７１を形成する導電膜が形成され、更にはこの導電膜をパターニングする場合には、レジストが形成される。そして、前述したデータ線６ａ又は画素電極９ａと同様、導電膜のパターニング後に、レジスト等が除去された状態で、切断用孔が開孔されることで、走査線３ａの短絡部分が切断される。尚、この場合、本発明に係る「第２層間絶縁膜」の他の例として、第２又は第３層間絶縁膜４２又は４３を形成してもよい。
【０１７５】
よって、第３実施形態によれば、本発明に係る「第１層間絶縁膜」の一例として形成された層間絶縁膜４１或いは４２におけるコンタクトホールの開孔と、切断用孔の開孔とを別々に行うことにより、レジストやデータ線６ａの前駆膜、又は画素電極９ａ等を形成するための導電膜が、切断用孔の内部に形成されるような事態は発生しない。また、データ線６ａや画素電極９ａ等の形成と、走査線３ａの短絡部分の切断とは別々に行われる。よって、データ線６ａや画素電極９ａ等の形成時、層間絶縁膜４１或いは４２に対する、切断用孔内のレジストやデータ線６ａの前駆膜等を除去し、且つ走査線３ａの短絡部分を切断するためのオーバーエッチングは不要となる。
【０１７６】
従って、層間絶縁膜４１或いは４２を下地として形成されるデータ線６ａや画素電極９ａ等における、ＴＦＴアレイ基板１０に対して垂直方向の段差が、オーバーエッチングにより大きくなる事態を防止することが可能となる。よって、データ線６ａや画素電極９ａ等の段差に対応して、配向膜１６の表面に形成される段差が大きくなるのを防止することができる。
【０１７７】
＜４：電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１７８】
＜４−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１９は、プロジェクタの構成例を示す平面配置図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１７９】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１８０】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１８１】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１８２】
＜４−２：モバイル型コンピュータ＞
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２０は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１８３】
＜４−３；携帯電話＞
さらに、液晶装置を、携帯電話に適用した例について説明する。図２１は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１８４】
尚、図１９から図２１を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１８５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及びその製造方法、並びにこれを備えた電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１８６】
【図１】本実施形態における電気光学装置の全体構成を表す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】電気光学装置の電気的な構成を示すブロック図である。
【図４】走査線の短絡部分に係る構成の一例について概略的に示す図である。
【図５】図５（ａ）は、ＴＦＴアレイ基板側の画素部の構成を示す断面図であり、図５（ｂ）は、切断された状態の走査線の短絡部分の構成を示す断面図である。
【図６】本実施形態に係る電気光学装置が、マザー基板上で一挙に複数形成されることを説明するための部分平面図である。
【図７】製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程図（その１）である。
【図８】製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程図（その２）である。
【図９】製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程図（その３）である。
【図１０】製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程図（その４）である。
【図１１】製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程図（その５）である。
【図１２】製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を、図５（ａ）及び図５（ｂ）の断面図に関して、順を追って示す工程図（その６）である。
【図１３】電気光学装置の製造方法の比較例について、製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を示す図（その１）である。
【図１４】電気光学装置の製造方法の比較例について、製造プロセスの各工程におけるＴＦＴアレイ基板側の構成を示す図（その２）である。
【図１５】本変形例における電気光学装置の製造プロセスにおけるＴＦＴアレイ基板側の構成を示す図である。
【図１６】第２実施形態における電気光学装置の製造プロセスにおけるＴＦＴアレイ基板側の構成を示す図である。
【図１７】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図１８】図１７のＡ−Ａ’断面図である。
【図１９】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図２０】液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２１】液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１８７】
１０…ＴＦＴアレイ基板、３ａ…走査線、６ａ…データ線、９ａ…画素電極、３０…ＴＦＴ、５２１…第１層間絶縁膜、５０１、５０２…コンタクトホール、５０７…切断用孔、Ｃ…走査線の短絡部分
【図１】
2006228921.tif 000003
【図２】
2006228921.tif 000004
【図３】
2006228921.tif 000005
【図４】
2006228921.tif 000006
【図５】
2006228921.tif 000007
【図６】
2006228921.tif 000008
【図７】
2006228921.tif 000009
【図８】
2006228921.tif 000010
【図９】
2006228921.tif 000011
【図１０】
2006228921.tif 000012
【図１１】
2006228921.tif 000013
【図１２】
2006228921.tif 000014
【図１３】
2006228921.tif 000015
【図１４】
2006228921.tif 000016
【図１５】
2006228921.tif 000017
【図１６】
2006228921.tif 000018
【図１７】
2006228921.tif 000019
【図１８】
2006228921.tif 000020
【図１９】
2006228921.tif 000021
【図２０】
2006228921.tif 000022
【図２１】
2006228921.tif 000023