(57)【要約】【課題】１相２線符号化に基く完全二重非同期データ転送方式の提供【解決手段】（ａ）データが主モジュールＰＭから従モジュールＳＭに伝送され、同時に独立して、データが従モジュールＳＭから主モジュールＰＭに伝送されている。（ｂ）データとカラー（要求信号：ＯＤＤ又はＥＶＥＮ）とを重畳した符号ワードＡ及びＢが主モジュールＰＭ及び従モジュールＳＭから、それぞれ要求モード中に送られる。双方のカラーが一致したときにデータが送れる。伝送線上で、符号ワードＡとＢから符号ワードＣが作成され、主モジュールＰＭ及び従モジュールＳＭに対して、応答モード中に送られる。双方のモジュールで、符号ワードＣから、カラーが同じであったことを検出できるようにしている。そして、カラーが同じとき、符号ワードＣから、それぞれ送られたデータを復号する。これで、１サイクル中に完全２重非同期でデータ転送が行える。【選択図】図１
2006246394.tif 000002
【特許請求の範囲】
【請求項１】
２つのモジュール間で完全二重非同期通信を行う完全二重非同期通信システムであって、
要求のためのパリティ信号とデータ信号とを重畳して送る、前記モジュールそれぞれが有する送信手段と、
前記２つのモジュール間にあって、前記２つのモジュールからの要求のためのパリティ信号とデータ信号とを重畳した信号Ａ，Ｂから、信号Ｃを生成する信号生成手段と、
前記信号Ｃを受信し、受信した信号Ｃから、２つのモジュールからのパリティ信号が一致しているかを検出する、前記モジュールそれぞれが有する応答検出手段と、
前記応答検出手段でパリティ信号が一致している場合に、前記受信した信号Ｃから、送られたデータ信号を復号する、前記モジュールそれぞれが有する復号手段と
を備えることを特徴とする完全二重非同期通信システム。
【請求項２】
２つのモジュール間で完全二重非同期通信を行う完全二重非同期通信システムのモジュールであって、
要求のためのパリティ信号とデータ信号とを重畳して送る送信手段と、
前記２つのモジュール間にあって、前記２つのモジュールからの要求のためのパリティ信号とデータ信号とを重畳した信号Ａ，Ｂから、信号Ｃを生成する信号生成手段からの信号Ｃを受信し、受信した合成信号から、２つのモジュールからのパリティ信号が一致しているかを検出する応答検出手段と、
前記応答検出手段でパリティ信号が一致している場合に、前記受信した信号Ｃから、送られたデータ信号を復号する復号手段と
を備える完全二重非同期通信システムのモジュール。
【請求項３】
請求項１に記載の２つのモジュール間で完全二重非同期通信を行う完全二重非同期通信システム、又は、請求項２に記載の完全二重非同期通信システムのモジュールにおいて、
前記信号生成手段は、前記２つのモジュールからの要求のためのパリティ信号とデータ信号とを重畳した信号Ａ，Ｂの和を求めることで信号Ｃを生成し、
前記応答検出手段は、受信した信号Ｃを用いて、２つのしきい値以上か以下であることを検出することで応答検出を行い、
前記復号手段は、受信した信号Ｃから、自分が送信したデータを引き算することで復号する
ことを特徴とする完全二重非同期通信システム又はモジュール。
【請求項４】
請求項３記載の完全二重非同期通信システム又はモジュールであって、
前記送信手段，前記応答検出手段及び前記復号手段は多値電流モード論理回路で構成され、
前記信号生成手段は前記モジュール間を接続する配線である
ことを特徴とする完全二重非同期通信システム又はモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非同期通信システムに関し、特に、１相２線による完全二重通信に関するものである。
【背景技術】
【０００２】
半導体チップの急速な規模拡大により、回路動作を決定する要因は、デバイスから相互接続にどんどん移っている。グローバル相互接続の遅延は、クロック周波数の進歩を妨げている。このため、現在のアプローチとは異なった方向のアプローチが求められている。ローカルクロックなどで局所的に動くモジュール同士を非同期通信を用いて接続して全体を管理する、非同期に基く設計は、上述の深刻な相互接続問題を解決することが可能な１つのアプローチである。特に、ローカルクロック領域間の非同期２地点間（point-to-point)通信は、大規模な次世代のために、システムオンチップ（System-on-a-Chip）において柔軟な物理的構成を確立することができる。
【０００３】
４相２線符号化や２相２線符号化を含め、非同期データ伝送が可能な様々なデータ符号化がある。双方の場合において、データ中にタイミング情報を潜在的に含まなければならないから、コードのワード長は増大する。このような符号化スタイルは、大きい数の線が必要であり、そのため、通信チャンネルが増えるにつれて、相互接続の複雑性は益々深刻になる。その上、非同期ハンドシェイク動作のために必要な、大きい数のステップは、長いサイクル時間の原因となっている。これに対応して、余分な線資源が必要ない、非同期動作のための通信ステップの複雑性を減少することが、高いバンド幅の非同期通信系において最重要問題であると結論付けられる。
【０００４】
２色１相２線符号化で、非同期により１方向の通信を行うことは、本発明の発明者らにより、発表されている（非特許文献１参照）。しかしながら、完全二重非同期の２色１相２線符号化は、まだ実現されていない。
【非特許文献１】高橋知宏他「双方向同時制御に基づく非同期データ転送方式とそのＶＬＳＩ実現」電子情報通信学会論文誌Ｃ  Vol.J87-C No.5 pp.459-468(2004年5月）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明の目的は、１相２線符号化に基く完全二重非同期データ転送方式を提供することである。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、本発明は、２つのモジュール間で完全二重非同期通信を行う完全二重非同期通信システムであって、要求のためのパリティ信号とデータ信号とを重畳して送る、前記モジュールそれぞれが有する送信手段と、前記２つのモジュール間にあって、前記２つのモジュールからの要求のためのパリティ信号とデータ信号とを重畳した信号Ａ，Ｂから、信号Ｃを生成する信号生成手段と、前記信号Ｃを受信し、受信した信号Ｃから、２つのモジュールからのパリティ信号が一致しているかを検出する、前記モジュールそれぞれが有する応答検出手段と、前記応答検出手段でパリティ信号が一致している場合に、前記受信した信号Ｃから、送られたデータ信号を復号する、前記モジュールそれぞれが有する復号手段とを備えることを特徴とする。
【０００７】
２つのモジュール間で完全二重非同期通信を行う完全二重非同期通信システムのモジュールであって、  要求のためのパリティ信号とデータ信号とを重畳して送る送信手段と、前記２つのモジュール間にあって、前記２つのモジュールからの要求のためのパリティ信号とデータ信号とを重畳した信号Ａ，Ｂから、信号Ｃを生成する信号生成手段からの信号Ｃを受信し、受信した信号Ｃから、２つのモジュールからのパリティ信号が一致しているかを検出する応答検出手段と、前記応答検出手段でパリティ信号が一致している場合に、前記受信した信号Ｃから、送られたデータ信号を復号する復号手段とを備えるものも本発明である。
【０００８】
前記信号生成手段は、前記２つのモジュールからの要求のためのパリティ信号とデータ信号とを重畳した信号Ａ，Ｂの和を求めることで信号Ｃを生成し、前記応答検出手段は、受信した信号Ｃを用いて、２つのしきい値以上か以下であることを検出することで応答検出を行い、前記復号手段は、受信した信号Ｃから、自分が送信したデータを引き算することで復号すると、応答検出や復号を簡単に行うことができる。
前記送信手段，前記応答検出手段及び前記復号手段は多値電流モード論理回路で構成され、前記信号生成手段は前記モジュール間を接続する配線とすると、簡単な回路構成で、完全二重非同期通信システムやモジュールを実現できる。
【発明の効果】
【０００９】
上述した本発明の完全二重非同期通信システムの構成では、双方のモジュールがあたかも独立しているように動作することができ、双方からのデータ転送を１ステップで行うことができる。また、応答検出や復号が簡単に行え、多値電流モード論理回路を用いると簡単な回路構成で実現できる。
【発明を実施するための最良の形態】
【００１０】
本発明の完全二重非同期データ伝送方式のための１相２線符号化は、主のモジュール（ＰＭ）からと従のモジュール（ＳＭ）からのデータと共に、「ＯＤＤ」（奇数）と「ＥＶＥＮ」（偶数）のパリティ情報（カラー）が、同じ２線上に多重化されている。主のモジュールと従のモジュールの双方から、パリティ情報が要求信号として送られると、非同期通信が、相互のパリティ情報が同じかどうかを検出して実行される。このプロトコルは、相互の制御信号の重複を許している。この制御信号重複方式は、サイクルに対する通信ステップを減少し、その結果、高速で低消費電力の非同期データ伝送が実現できる。混合している２線符号から、当てはまる状態を検出することが重要である。対応するパリティ情報は、２線符号ワードの和を計算することで検出され、データは、２線符号ワードからのソースデータを引き算することで復号される。復号化のこの仕組みは、２線のみを用いて、完全二重非同期データ伝送を可能としており、この結果、通信線の大幅減を実現できる。
【００１１】
回路実装として、多値電流モード論理（multiple-valued current-mode logic:ＭＶＣＭＬ）回路を採用した。電流モードの線形和は、能動素子を用いずに、配線（wire）上で実現できるからであり、提案した非同期回路は簡単になっている。その上、多値電流信号の使用により、制御信号とデータとを同じ配線上に重畳して、完全二重通信を可能にしている。試験チップが作成され、提案した完全二重非同期通信方式が実行できることが分った。試験チップにより、提案した方式と従来の二重信号方式とが、通信ステップ，線の数，サイクル時間，消費電力，チップ領域及びスループットに関して比較された。
図面を用いて、本願発明の実施形態について詳しく説明する。
【００１２】
図１は、本発明の実施形態である、完全二重非同期データ伝送の１チャンネル分のモデルを示している。図１（ａ）では、データが主モジュール（Primary Module：ＰＭ）から従モジュール（Secondary Module：ＳＭ）に伝送され、同時に独立して、データが従モジュールＳＭから主モジュールＰＭに伝送されていることを示している。
遅延のばらつきに依存しない非同期２点間通信のために、配線遅延は有限である（いつかは必ず届く）が、その上限は未知（いつ届くかという正確な値はわからない）である、モジュール間の線上遅延を有するモデルについて考察する。図１（ｂ）に示すように、データとカラー（要求信号：ＯＤＤ又はＥＶＥＮ）を含む、符号ワードＡ及びＢが主モジュールＰＭ及び従モジュールＳＭから、それぞれ要求モード中に送られる。この要求モードでは、双方の要求信号であるカラーが同じであるときにデータが伝送できる。
【００１３】
その後、相互の要求への応答を含む符号ワードＣが、主モジュールＰＭ及び従モジュールＳＭに対して、応答モード中に送られる。応答モードでは、符号ワードＡ及びＢから符号ワードＣを作成し、この符号ワードＣから応答として要求信号（即ち、カラー）が同じであったことを検出できるようにしている。このプロトコルは、モジュール双方に、両方のモジュールが独立して動作することを許容している。
このような同時動作により、１ステップ通信が可能になり、図２に示すように、サイクル時間減少という結果をもたらす。従来の４相２線符号化では、要求応答を行ってデータを送るために、スペーサを含め４ステップ必要であるが、上述したように、本発明の方式ではデータ伝送と要求応答とを同時に行うために、１ステップでよい。
【００１４】
２重通信のための１相２線符号化において、２線論理値を規定する「データ（data）」及びパリティ情報を規定する「カラー（color）」は、別々に定義される。２線上のデータ（ｘＤ，ｘ’Ｄ）の符号ワード及びカラーの符号ワード（ｘＣ，ｘ’Ｃ）は、図３（ａ）に示すように定義される。ＰＭから送信された符号ワードＡ（ｘＰ，ｘ’Ｐ）及びＳＭから送信された符号ワードＢ（ｘＳ，ｘ’Ｓ）は、データ及びカラーの符号ワードの和として各線上に下のようにそれぞれ表される。
【数１】
2006246394.tif 000003
符号ワードＣ（ｘ，ｘ’）は符号ワードＡ及びＢの各成分の和として各線上に表される。
【数２】
2006246394.tif 000004
【００１５】
図３（ｂ）は、８個の有効状態として、相互のデータ及びカラーの組み合わせに対応する符号ワード（ｘ，ｘ’）を示している。有効状態とは、主モジュールと従モジュールが、同じカラー（ＯＤＤ又はＥＶＥＮ）で論理値（それぞれのデータ：”０”又は”１”）を伝送しようとしていることを意味しており、この状態で双方の要求が一致し伝送できる。図３（ｂ）に示すように、カラーが一致している場合（即ち、要求が一致している場合）、論理値に係らず、符号ワードの和（ｘ＋ｘ’）は、２又は６となっている。
図４（ａ）は、符号ワード（ｘ，ｘ’）の座標平面上の割り当てを示している。ここで、座標平面の水平軸はｘを、垂直軸はｘ’を表している。相互のカラー間の対応（非同期データ伝送に対する相互の要求間の調停を意味する）は、ｘ＋ｘ’の和を計算して、図４（ｂ）に示すように、２種類のしきい値（２．５及び５．５）を使用して検出することができる。ｘ＋ｘ’の和は、双方のカラーがＯＤＤのとき最小値２となり、双方のカラーがＥＶＥＮのとき最大値６となる。他の場合、ｘ＋ｘ’は２及び６の間の中間値となる。相互のカラーの遷移の間、符号ワードｘ，ｘ’の構成要素及びその加算結果ｘ＋ｘ’は単調増加又は減少する。これは、遅延の状態がどの様であろうとも、データ及び制御信号の多重にかかわらず、目標有効状態を他の有効状態と混乱することなく正確に検出できることを意味する。
【００１６】
主モジュールＰＭと従モジュールＳＭ内の１対の論理値が（”０”，”１”）又は（”１”，”０”）のとき、符号ワード（ｘ，ｘ’）は、ＯＤＤに対して（１，１）及びＥＶＥＮに対して（３，３）と、それぞれ同じ値になる。しかしながら、ＰＭでは、ＳＭからのデータは、符号ワード（ｘ，ｘ’）からソースデータ（ｘＰ，ｘ’Ｐ）の引き算を行うことで特定することができる。ＳＭでも同様に行うことができる。これらは図３（ｃ）の表に示されている。例えば、ＰＭが論理値”０”を送信し、ＳＭが論理値”１”を送った場合を取り上げる。この場合、符号ワード（ｘ，ｘ’）は（１，１）となる。ＰＭでは、ＳＭからのデータ”１”（即ち（１，０））は、符号ワード（１，１）からソースデータ（０，１）の引き算することで特定することができる。制御信号ばかりでなく、モジュールからのデータも２線符号中に多重化することができるので、二重非同期通信が２線のみを使用して行うことができる。
【００１７】
＜回路実装＞
本発明の非同期通信方式を実装するための実用的な方法の１つは、多値電流モード論理（multiple-valued current-mode logic：ＭＶＣＭＬ）を用いることである。これは、線形加算が、結線することでＭＶＣＭＬ回路中に実装することができ、調停機能がモジュール間の布線で実現できるからである。
図５（ａ）は、本発明の完全二重通信のインターフェースの回路図を示している。これは、対称的な構成で、主モジュールＰＭと従モジュールＳＭとは同じ構成要素を有している。構成要素としては、符号化回路ＥＣ，カラー検出回路ＣＤ，復号化回路ＤＣ，そしていくつかの制御回路である。
図５（ｂ）に示す符号化回路ＥＣにおいて、１ビット２進電圧入力ＰＩＮまたはＳＩＮは、トランジスタＭ１，Ｍ２により、定電流源１２，１３からの対応する相補電流信号（ｘＤ，ｘ’Ｄ）に変換される。要求信号ＰＲＥＱ又はＳＲＥＱは、トランジスタＭ３，Ｍ４により、定電流源１４，１５からのカラーに対応する相補電流信号（ｘＤ，ｘ’Ｄ）に変換される。電流（ｘＰ，ｘ’Ｐ）及び（ｘＳ，ｘ’Ｓ）は、（ｘＤ，ｘ’Ｄ）と（ｘＣ，ｘ’Ｃ）を線１７，１８で加算して生成される。ＰＭ，ＳＭからの相互の電流信号は、２つの伝送線上で重畳され、ここで加算動作が行われる。その結果、得られた信号の１／２づつの電流信号が主モジュールＰＭ，従モジュールＳＭに流れる。
【００１８】
主モジュールＰＭ，従モジュールＳＭでは、カラー検出器ＣＤ（図５（ｃ）参照）で、１／２づつに分割された電流（ｘ／２，ｘ’／２）が電流ミラー回路２１，２２で、（ｘ，ｘ’）に復元される。電流信号ｘ＋ｘ’が結線により得られ、Ｉ−Ｖ変換器２３，２４により電圧信号Ｖｘ＋ｘ’に変換される。しきい値検出は、比較器２５，２６で２つの比較電圧Ｖ２．５及びＶ５．５と比較することで行われる。比較器２５，２６の出力ＶＴＨ２５及びＶＴＨ５５は、マラーのＣ素子２７に入力される。マラーのＣ素子は、２つの入力が同じ場合は、その入力を出力し、２つの入力が異なる場合は、出力が変化しないように動作する論理回路である。このマラーのＣ素子の出力が調停結果（ＰＡＣＫ，ＳＡＣＫ）である。各Ｉ−Ｖ変換器２３，２４は、しきい値電圧Ｖ２．５，Ｖ５．５の近辺で広い電圧差を得るように設計されているので、しきい値検出の正確性は十分なものである。
復号器ＤＣ（図５（ｄ）参照）内では、１ビット電圧出力ＰＯＵＴ，ＳＯＵＴが、符号ワードの要素をＩ−Ｖ変換器３３，３４及び比較器３５を用いて比較することで、復号される。
なお、全ての制御信号では、低レベルがＯＤＤに割当てられており、高レベルがＥＶＥＮに割当てられている。
【００１９】
＜評価＞
図６は、作成されたチップにおける入力と出力の測定された波形図である。入力と出力の波形図において、全ての入力パターン信号は、図３に示した表の論理値に対応している。主モジュールＰＭ及び従モジュールＳＭからのデータは、それぞれ、従モジュールＳＭ，主モジュールＰＭで成功裏に復号されている。
図７は、要求（request）と応答（acknowledge）の測定された波形を示している。要求と応答の波形図において、双方の要求信号ＰＲＥＱ，ＳＲＥＱの遷移時間は、非同期動作を確認するために意図的にずらしている。しかしながら、ＰＲＥＱ，ＳＲＥＱの遷移時間の間で時間差があり、ＰＡＣＫとＳＡＣＫは、ＰＲＥＱ，ＳＲＥＱの双方が同じになったときに、変化している。
【００２０】
このように、本発明の完全二重非同期データ伝送を実装できることが立証されている。
図８に示した表は、本発明の方式と従来の４相２線符号化方式とを比較したものである。上述のプロトタイブで、スループットは、線長１ｍｍで２．０２Ｇｂｐｓに達しており、これは、ＣＭＯＳで実装された、同じ消費電力における４相２線一方向方式の４．５倍である。線の数、サイクル時間、消費電力は、４相２線二重方式と比較すると、それぞれ、３３％，４３％，５０％減少している。従来の一方向の方式と比較すると、本発明の方式のスループットは、チップ領域の１６％増大と消費電力の２１％増加の負担で、２倍となっている。
【００２１】
本発明の完全二重非同期通信方式のチャンネルは、２線のみで実現しており、そのスループットは２Ｇｂｐｓに達している。この方式は、モジュールが中間又は遠距離に位置しているＳｏＣアプリケーション内のチップ内通信に適している。これは、モジュール間の伝播時間が大きく減少するからである。
なお、上述のモデル等で、主モジュール，従モジュールという用語を用いて説明しているが、この「主」「従」は、単に２つのモジュールを区別するために用いており、通信を行っている２つのモジュール間では、どちらも主従の区別なく同じように通信動作を行っている。また、モジュールとは「構成単位」を意味し、この発明の場合、「通信を行う単位」を意味している。
【図面の簡単な説明】
【００２２】
【図１】本発明の完全二重非同期通信システムの概略図である。
【図２】従来の方式と本発明の方式との通信ステップの比較を示した図である。
【図３】本発明の方式をまとめた表である。
【図４】符号ワードを座標上に示した図である。
【図５】回路実装した例を示した図である。
【図６】回路実装した例において測定した入出力波形図である。
【図７】回路実装した例において測定した制御信号の波形図である。
【図８】回路実装した例を従来の方式と比較した表である。
【図１】
2006246394.tif 000005
【図２】
2006246394.tif 000006
【図３】
2006246394.tif 000007
【図４】
2006246394.tif 000008
【図５】
2006246394.tif 000009
【図６】
2006246394.tif 000010
【図７】
2006246394.tif 000011
【図８】
2006246394.tif 000012