(57)【要約】【課題】  複数ｂｉｔで複数諧調の画像データと１ｂｉｔで２諧調の画像データを画像合成するアルファブレンディング合成部を有し、回路規模の増大を抑制した画像合成装置を実現する。【解決手段】  画像合成装置１はマイクロプロセッサ２、ＬＣＤドライバ３、及び表示パネル３を有し、ＬＣＤドライバ３は、システムインターフェース１０、表示レジスタ１１、表示ＲＡＭ１２、ラッチ回路１３、アルファブレンディング合成部１４、ソースドライバ１５、発振器１６、タイミング発生回路１７、ゲート制御回路１８、及びゲートドライバから構成されている。アルファブレンディング合成部１４はラッチ回路１３とソースドライバ１５の間に設けられ、ラッチ回路１３から出力された信号を入力し、６４階調の背景画像データと２階調の重ね合わせ画像データをアルファブレンディング合成する。【選択図】  図１
2006031406.tif 000002
【特許請求の範囲】
【請求項１】
ｎｂｉｔ（ただし、ｎは２以上の正の整数）で２ｎ諧調の第１の画像データと、
１ｂｉｔで２階調の第２の画像データと、
前記第１及び第２の画像データを不透明度係数α（ただし、αは、α＝１／２ｍで表され、ｍは１以上の正の整数で、且つｎよりも小さい）に応じてアルファブレンディング合成を行う透過合成手段と、
前記透過合成手段により、ｍの値に応じて、最上位ｂｉｔからｍ番目のｂｉｔまでの画像データに前記第２の画像データがあてはめられ、（ｍ＋１）番目のｂｉｔから最下位のｂｉｔまでの画像データに前記第１の画像データの最上位ｂｉｔ以降の画像データが順次あてはめられた合成画像データと
を具備することを特徴とする画像合成装置。
【請求項２】
ｎｂｉｔ（ただし、ｎは２以上の正の整数）で２ｎ諧調の背景画像データと、
１ｂｉｔで２階調の重ね合わせ画像データと、
前記背景画像データ及び重ね合わせ画像データを不透明度係数α（ただし、αは、α＝１／２ｍで表され、ｍは１以上の正の整数で、且つｎよりも小さい）に応じてアルファブレンディング合成を行う透過合成手段と、
前記透過合成手段により、ｍの値に応じて、最上位ｂｉｔからｍ番目のｂｉｔまでの画像データに前記重ね合わせ画像データがあてはめられ、（ｍ＋１）番目のｂｉｔから最下位のｂｉｔまでの画像データに前記背景画像データの最上位ｂｉｔから（ｎ−ｍ）番目のｂｉｔの画像データが順次あてはめられたｎｂｉｔで２ｎ諧調の合成画像データと
を具備することを特徴とする画像合成装置。
【請求項３】
所定のソースチャネル数に達すると、ｎｂｉｔ（ただし、ｎは２以上の正の整数）で２ｎ諧調の背景画像データ及び１ｂｉｔで２階調の重ね合わせ画像データをラッチするラッチ回路と、
前記ラッチ回路から出力された前記背景画像データ及び前記重ね合わせ画像データを入力し、前記背景画像データ及び重ね合わせ画像データを不透明度係数α（ただし、αは、α＝１／２ｍで表され、ｍは１以上の正の整数で、且つｎよりも小さい）に応じて、最上位ｂｉｔからｍ番目のｂｉｔまでの画像データに前記重ね合わせ画像データをあてはめ、（ｍ＋１）番目のｂｉｔから最下位のｂｉｔまでの画像データに前記背景画像データの最上位ｂｉｔから（ｎ−ｍ）番目のｂｉｔの画像データを順次あてはめるアルファブレンディング合成を行い、前記背景画像データ及び前記重ね合わせ画像データをｎｂｉｔで２ｎ諧調の合成画像データとするアルファブレンディング合成部と、
前記アルファブレンディング合成部から出力された前記合成画像データを入力し、表示パネルを駆動するための信号を発生するソースドライバと
を具備することを特徴とする画像合成装置。
【請求項４】
前記表示はＬＣＤであり、前記ラッチ回路、前記アルファブレンディング合成部、及び前記ソースドライバはＬＣＤドライバ内に設けられていることを特徴とする請求項３に記載の画像合成装置。
【請求項５】
前記画像データは、赤、緑、及び青の３原色データを有することを特徴とする請求項１乃至４のいずれか１項に記載の画像合成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像合成に係り、特にＦＰＤ（Flat  Panel  Display）などに用いられるアルファブレンディングを行うアルファブレンディング合成機構を有する画像合成装置に関する。
【背景技術】
【０００２】
近年、ＬＣＤ（Liquid  crystal  display）などのＦＰＤ画面上の背景画像などを半透明化して、別の画像をアルファブレンディング合成（透過合成とも呼称される）する機構を有する画像合成装置が開発されている。アルファブレンディングは、透明度に応じて複数の画像を合成し、不透明度を表す値として不透明度係数α（アルファ）値が用いられる。α値に応じて画像を合成するアルファブレンディング合成回路には、一方の画像データにα値を乗算する第１の乗算器と、他方の画像データに（１−α）値を乗算する第２の乗算器と、第１の乗算器の出力と第２の乗算器の出力とを加算する加算器から構成されている（例えば、特許文献１参照。）。
【０００３】
ところが、画像データがカラー化され、画像データが高諧調（ｂｉｔ数大）で画素数（ピクセル数）が増大する場合、アルファブレンディング合成処理を行う画像データ数の増大により、アルファブレンディング合成回路を構成する乗算器、加算器などの回路数の増大や、画像処理の指示を行うマイクロプロセッサ（ＭＰＵ）等の機能が増大する。このため、アルファブレンディング合成回路を有する半導体集積回路やアルファブレンディング合成を行う画像合成装置のコストが上昇する問題点がある。
【特許文献１】特開２００３−３０９８６０号公報（頁９、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、回路規模の増大を抑制し、複数ｂｉｔで複数諧調の画像データと１ｂｉｔで２諧調の画像データを画像合成するアルファブレンディング合成部を有する画像合成装置を提供する。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様の半導体装置は、ｎｂｉｔ（ただし、ｎは２以上の正の整数）で２ｎ諧調の第１の画像データと、１ｂｉｔで２階調の第２の画像データと、前記第１及び第２の画像データを不透明度係数α（ただし、αは、α＝１／２ｍで表され、ｍは１以上の正の整数で、且つｎよりも小さい）に応じてアルファブレンディング合成を行う透過合成手段と、前記透過合成手段により、ｍの値に応じて、最上位ｂｉｔからｍ番目のｂｉｔまでの画像データに前記第２の画像データがあてはめられ、（ｍ＋１）番目のｂｉｔから最下位のｂｉｔまでの画像データに前記第１の画像データの最上位ｂｉｔ以降の画像データが順次あてはめられた合成画像データとを具備することを特徴とする。
【０００６】
更に、上記目的を達成するために、本発明の他態様の半導体装置は、所定のソースチャネル数に達すると、ｎｂｉｔ（ただし、ｎは２以上の正の整数）で２ｎ諧調の背景画像データ及び１ｂｉｔで２階調の重ね合わせ画像データをラッチするラッチ回路と、前記ラッチ回路から出力された前記背景画像データ及び前記重ね合わせ画像データを入力し、前記背景画像データ及び重ね合わせ画像データを不透明度係数α（ただし、αは、α＝１／２ｍで表され、ｍは１以上の正の整数で、且つｎよりも小さい）に応じて、最上位ｂｉｔからｍ番目のｂｉｔまでの画像データに前記重ね合わせ画像データをあてはめ、（ｍ＋１）番目のｂｉｔから最下位のｂｉｔまでの画像データに前記背景画像データの最上位ｂｉｔから（ｎ−ｍ）番目のｂｉｔの画像データを順次あてはめるアルファブレンディング合成を行い、前記背景画像データ及び前記重ね合わせ画像データをｎｂｉｔで２ｎ諧調の合成画像データとするアルファブレンディング合成部と、前記アルファブレンディング合成部から出力された前記合成画像データを入力し、表示パネルを駆動するための信号を発生するソースドライバとを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、回路規模の増大を抑制し、複数ｂｉｔで複数諧調の画像データと１ｂｉｔで２諧調の画像データを画像合成するアルファブレンディング合成部を有する画像合成装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る画像合成装置について、図面を参照して説明する。図１は画像合成装置を示すブロック図である。
【００１０】
図１に示すように、画像合成装置１は、マイクロプロセッサ（ＭＰＵ）２、ＬＣＤドライバ３、及び表示パネル（ＬＣＤパネル）３を有し、表示パネル３に２６万色のカラー表示を行う。マイクロプロセッサ（ＭＰＵ）２は、画像合成装置１の実行演算を行うため、例えば、画像データ処理制御用データなどの信号を１６ｂｉｔのパラレルデータとしてＬＣＤドライバ３に出力する。
【００１１】
ＬＣＤドライバ３は、システムインターフェース１０、表示レジスタ回路１１、表示ＲＡＭ１２、ラッチ回路１３、アルファブレンディング合成部１４、ソースドライバ１５、発振器１６、タイミング発生回路１７、ゲート制御回路１８、及びゲートドライバ１９から構成されている。
【００１２】
システムインターフェース１０は高速システムインターフェースを備え、マイクロプロセッサ２から出力された高速演算処理用データ信号を入力する。表示レジスタ回路１１はシステムインターフェース１０から出力された信号を入力し、例えば、６ｂｉｔの６４諧調データ特性の傾き調整、振幅調整、及び微調整などを行う。表示ＲＡＭ１２は表示レジスタ回路１１から出力された信号を入力し、例えば、１６ビット／画素構成でビットパターンデータを記憶する。ラッチ回路１３は、表示ＲＡＭ１２から出力された信号及びタイミング発生回路１７から出力されたビットパターンデータ信号を入力し、表示パネル３のソースチャネル、例えば、３９６チャネルのデータが入力されたところでこれをラッチする。
【００１３】
アルファブレンディング合成部１４は透過合成手段として機能し、ラッチ回路１３から出力された信号を入力し、６４階調の背景画像データと２階調の重ね合わせ画像データをアルファブレンディング合成する。ソースドライバ１５はレベルシフト回路２１、デコーダ回路２２、及びソース出力回路２３から構成され、アルファブレンディング合成部１４から出力された信号を入力し、表示パネル３を駆動するための信号を発生する。
【００１４】
発振器１６はマイクロプロセッサ２からの信号を入力し、ＣＲ発信を行う。ここで、発振周波数は外付け抵抗値を調整することで最適化している。タイミング発生回路１７は発振器１６からの信号を入力し、画像データを合成するための最適なタイミング信号を発生する。ゲート制御回路１８はタイミング発生回路１７から出力された信号を入力し、表示パネル３のゲートチャネル、例えば、１７６チャネルのデータを制御する信号を生成する。ゲートドライバ１９はシフトレジスタ回路２４、レベルシフト回路２５、及びゲート出力回路２６から構成され、ゲート制御回路１８から出力された信号を入力し、表示パネル３を駆動するための信号を発生する。
【００１５】
表示パネル３はソースドライバ１５から出力された３９６チャネルのソースデータ及びゲートドライバ１９から出力された１７６チャネルのゲートデータを入力する。ソースデータは表示パネル３を構成するＴＦＴ（Thin  film  transistor）のソースに供給され、ゲートデータはＴＦＴのゲートに入力され、ＴＦＴが動作して画像が表示される。ここで、アルファブレンディング合成されない画素（ピクセル）部分には背景画像データが表示され、アルファブレンディング合成された画素（ピクセル）部分には背景画像データと重ね合わせ画像データがアルファブレンディング合成された画像データが表示される。
【００１６】
次に、画像合成装置のアルファブレディング合成について図２を参照して説明する。図２は、画像合成装置のアルファブレディング合成を示すビット配置図、図２（ａ）は合成前のビット配置図、図２（ｂ）は合成後のビット配置図である。ここで、Ｒ（赤）、Ｇ（緑）、Ｂ（青）はそれぞれ光の３原色であり、不透明度係数αは０．５（１／２１）で、背景画像データが透過率５０％、重ね合わせデータの透過率が５０％の場合である。
【００１７】
図２（ａ）に示すように、背景画像データには６４階調（６ｂｉｔ）のデータがそれぞれＲ、Ｇ、Ｂに割り当てられている。一方、重ね合わせ画像データには、２階調（１ｂｉｔ）のデータがそれぞれＲ、Ｇ、Ｂに割り当てられている。そして、各ｂｉｔには “１”又は”０“の２階調のデータが割り当てられている。
【００１８】
図２（ｂ）に示すように、まず、背景画像データの最上位の５ｂｉｔから１ｂｉｔのデータをそれぞれ合成画像データの４ｂｉｔから０ｂｉｔのＲ、Ｇ、Ｂにあてはめる。この結果、背景画像データの値は１／２となる。次に、重ね合わせ画像データを合成画像データの最上位のｂｉｔ（５ｂｉｔ）のそれぞれＲ、Ｇ、Ｂにあてはめる。合成後の重ね合わせ画像データは１−αで表せるので値は１／２となる。
【００１９】
上述したように、本実施例の、画像合成装置では、ラッチ回路１３とソースドライバ１５の間にアルファブレンディング合成部１４が設けられ、ラッチ回路１３から出力された背景画像データと重ね合わせ画像データをアルファブレンディング合成部１４でアルファブレンディング合成している。このため、背景画像データと重ね合わせ画像データを表示ＲＡＭ或いは表示レジスタにデータを取り込むときにアルファブレンディング合成する場合やソースドライバの出力段にアルファブレンディング合成回路を設ける場合と比較して、ＬＣＤドライバ２の回路数の増大を大幅に抑制でき、ＬＣＤドライバ２のチップ面積を３／４以下に低減できる。更に、画像処理の指示を行うマイクロプロセッサ等の機能の増大を抑制することができる。したがって、画像合成装置のコストを抑制することができる。
【００２０】
なお、本実施例では、表示パネル３にＬＣＤを用いているが、ＬＣＤと同様にライン毎にＳＣＡＮをして表示を行うＦＥＤ（Field  Emission  Display）、ＥＬＤ（Electroluminescent  Display）、或いはＰＤＰ（Plasma  Display  Panel）などを用いてもよい。また、背景画像データは２６（６ｂｉｔ）の６４階調にしているが、６ｂｉｔ以外の２ｎ諧調（ｎは２以上）の場合に適用できる。
【実施例２】
【００２１】
次に、本発明の実施例２に係る、画像合成装置について、図面を参照して説明する。図３は画像合成装置のアルファブレンディング合成を示すビット配置図、図３（ａ）は合成前のビット配置図、図３（ｂ）は合成後のビット配置図である。本実施例では、実施例１で用いた画像合成装置を用い、不透明度係数αは０．２５（１／２２）で、背景画像データが透過率２５％、重ね合わせデータの透過率が７５％の場合である。
【００２２】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００２３】
図３に示すように、まず、背景画像データの最上位の５ｂｉｔから２ｂｉｔのデータをそれぞれ合成画像データの３ｂｉｔから０ｂｉｔのＲ、Ｇ、Ｂにあてはめる。この結果、背景画像データの値は１／４となる。次に、重ね合わせ画像データを合成画像データの最上位のｂｉｔ（５ｂｉｔ）及び４ｂｉｔのそれぞれＲ、Ｇ、Ｂにあてはめる。合成後の重ね合わせ画像データは１−αで表せるので値は０．７５（１−１／４）となる。
【００２４】
上述したように、本実施例の画像合成装置では、ラッチ回路１３とソースドライバ１５の間にアルファブレンディング合成部１４が設けられ、ラッチ回路１３から出力された背景画像データと重ね合わせ画像データをアルファブレンディング合成部１４でアルファブレンディング合成している。このため、不透明度係数αが０．２５の場合でも実施例１と同じ効果を有する。
【実施例３】
【００２５】
次に、本発明の実施例３に係る、画像合成装置について、図面を参照して説明する。図４は画像合成装置のアルファブレンディング合成を示すビット配置図、図４（ａ）は合成前のビット配置図、図４（ｂ）は合成後のビット配置図である。本実施例では、実施例１で用いた画像合成装置を用い、不透明度係数αは０．１２５（１／２３）で、背景画像データが透過率１２．５％、重ね合わせデータの透過率が８７．５％の場合である。
【００２６】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００２７】
図４に示すように、まず、背景画像データの最上位の５ｂｉｔから３ｂｉｔのデータをそれぞれ合成画像データの２ｂｉｔから０ｂｉｔのＲ、Ｇ、Ｂにあてはめる。この結果、背景画像データの値は１／８となる。次に、重ね合わせ画像データを合成画像データの最上位のｂｉｔ（５ｂｉｔ）、４ｂｉｔ、及び３ｂｉｔのそれぞれＲ、Ｇ、Ｂにあてはめる。合成後の重ね合わせ画像データは１−αで表せるので値は０．８７５（１−１／８）となる。
【００２８】
上述したように、本実施例の画像合成装置では、ラッチ回路１３とソースドライバ１５の間にアルファブレンディング合成部１４が設けられ、ラッチ回路１３から出力された背景画像データと重ね合わせ画像データをアルファブレンディング合成部１４でアルファブレンディング合成している。このため、不透明度係数αが０．１２５の場合でも実施例１と同じ効果を有する。
【００２９】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００３０】
例えば、実施例では、背景画像データを２６（６ｂｉｔ）の６４階調にし、合成画像データを２６（６ｂｉｔ）の６４階調にして、不透明度係数（１／２ｍ）をｍが１の場合（０．５）、ｍが２の場合（０．２５）、ｍが３の場合（０．１２５）に適用しているが（ここで、ｍ、ｎはそれぞれ正の整数で、ｍは１以上で、且つｎよりも小さい）、背景画像データをｎｂｉｔの２ｎ階調にし、合成画像データをｎｂｉｔの２ｎ階調にして不透明度係数（１／２ｍ）のｍを１からｎ−１の場合にも適用できる。更に、合成画像データをｎｂｉｔの２ｎ階調からｋｂｉｔの２ｋ階調（ここで、ｋは正の整数で（ｍ＋１）以上、且つ（ｎ＋ｍ）以下）に設定してもよい。この場合、背景画像データは少なくとも１ｂｉｔ以上の画像データが合成画像データに割り当てられる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例１に係る画像合成装置の構成を示すブロック図。
【図２】本発明の実施例１に係る画像合成装置のアルファブレンディング合成を示すビット配置図。
【図３】本発明の実施例２に係る画像合成装置のアルファブレンディング合成を示すビット配置図。
【図４】本発明の実施例３に係る画像合成装置のアルファブレンディング合成を示すビット配置図。
【符号の説明】
【００３２】
１  画像合成装置
２  マイクロプロセッサ（ＭＰＵ）
３  表示パネル
１０  システムインターフェース
１１  表示レジスタ
１２  表示ＲＡＭ
１３  ラッチ回路
１４  アルファブレンディング合成部
１５  ソースドライバ
１６  発振器
１７  タイミング発生回路
１８  ゲート制御回路
１９  ゲートドライバ
２１  レベルシフタ回路
２２  デコーダ回路
２３  ソース出力部
２４  シフトレジスタ回路
２５  レベルシフト回路
２６  ゲート出力回路
【図１】
2006031406.tif 000003
【図２】
2006031406.tif 000004
【図３】
2006031406.tif 000005
【図４】
2006031406.tif 000006