(57)【要約】【課題】      遊技機を遊技者に有利な特別遊技状態にする不正を防止することができる遊技機を提供する。【解決手段】  主制御基板１２０に、電源基板１１０の電源回路１１１から供給された１２Ｖ電源をパチンコ機１全体の動作を制御するＣＰＵ１２３ａおよび遊技時に変化する遊技情報を記憶するＲＡＭ１２３ｂに供給する５Ｖ制御電源に変換する電圧変換装置１２４と、電源回路１１１から供給される１２Ｖ電源の電圧値と閾値Ｖｓ（設定値）との比較結果に基づいて停電予告検出信号を出力する停電検出回路１２５が設けられている。【選択図】    図２
2006271685.tif 000002
【特許請求の範囲】
【請求項１】
主制御基板に電源を供給する電源回路が設けられた電源基板と、
前記電源回路から供給される電源の電圧値と設定値との比較結果に基づいて停電予告検出信号を出力する停電検出回路と、
制御電源が供給される、遊技機全体の動作を制御する主制御回路および遊技時に変化する遊技情報を記憶する主記憶回路が設けられた主制御基板を備え、
前記主制御回路は、前記停電検出回路から停電予告検出信号が出力されると、前記主記憶回路に記憶されている遊技情報を用いて判定情報を生成して前記主記憶回路に書き込む停電処理を行い、前記制御電源が復帰すると、前記主記憶回路に書き込まれている判定情報に基づいて、前記主記憶回路に記憶されている遊技情報が正常であるか否かを判定し、判定結果に基づいて前記主記憶回路に記憶されている遊技情報の処理方法を決定する停電復帰処理を行う遊技機であって、
前記電源回路から供給された電源の電圧値を前記制御電源の電圧値に変換する電圧変換回路を有するとともに、前記電圧変換回路及び前記停電検出回路が前記主制御基板に設けられている、
ことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関し、特に不正を防止することができる遊技機に関する。
【背景技術】
【０００２】
パチンコ機には、遊技状態に応じてパチンコ機を動作させるための制御回路が実装されている制御基板（全体の遊技動作を制御する主制御回路が配設されている主制御基板、遊技球の払い出し動作を制御する払出制御回路が配設されている払出制御基板等）が配設されている。
図７に示すように、主制御基板１２０の主制御回路には主制御回路部１２３が設けられている。主制御回路部１２３は、主制御回路の動作を制御するＣＰＵ１２３ａ、遊技時に変化する遊技情報（例えば、各種の判定用乱数、賞球数、大当たり遊技状態等）を一時記憶するＲＡＭ１２３ｂ等により構成されている。また、特に図示していないが、払出制御基板の払出制御回路には払出制御回路部が設けられている。払出制御回路部には、払出制御回路の動作を制御するＣＰＵ、遊技球の払い出し情報等の遊技情報を一時記憶するＲＡＭ等が設けられている。上記した主制御回路部１２３及び払出制御回路部は、主にＤＣ５Ｖ等の制御電源により動作する。
また、主制御基板１２０には、ＤＣ３４Ｖを用いて動作するＤＣ３４Ｖ使用回路１２１と、ＤＣ１２Ｖを用いて動作するＤＣ１２Ｖ使用回路部１２２が設けられている。ＤＣ３４Ｖ使用回路１２１としては、例えば、大入賞口や始動入賞口の開閉装置を作動させるためのソレノイド駆動回路等が設けられている。ＤＣ１２Ｖ使用回路１２１としては、例えば、入賞した遊技球を検出するセンサ等が設けられている。
また、払出制御基板には、ＤＣ３４Ｖを用いて動作するＤＣ３４Ｖ使用回路部と、ＤＣ１２Ｖを用いて動作するＤＣ１２Ｖ使用回路が設けられている（特に図示していない）。ＤＣ３４Ｖ使用回路部としては、例えば、遊技球を払い出すための払い出しモータの駆動回路等が設けられている。ＤＣ１２Ｖ使用回路としては、例えば、実際に払い出した遊技球をカウントするカウントスイッチ等が設けられている。
このように、各制御基板は、種々の電圧値の電源により動作する回路を有しているため、パチンコ機には、入力される外部電源（ＡＣ２４Ｖ電源が多用されている。）をＤＣ３４Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ等の種々の電圧値の電源（以降、ＤＣという記載は省略し、３４Ｖ電源、１２Ｖ電源、５Ｖ制御電源と称呼する。）に変換する電源回路１１１を有する電源基板１１０が設けられている（特許文献１参照）。そして、電源基板１１０で変換された３４Ｖ電源、１２Ｖ電源、５Ｖ制御電源は、それぞれ電源配線を介して各制御基板に供給される。
【０００３】
また、電源基板１１０には、停電検出回路１１２が設けられている。停電検出回路１１２は、電源回路１１１の１２Ｖ電源の電圧値に基づいて停電予告検出信号を出力する。すなわち、停電検出回路１１２は、停電等により１２Ｖ電源の電圧値が閾値（設定値）Ｖｓ（Ｖ）まで低下したことを検出すると（併せて、図８参照）、停電予告検出信号を出力する。停電予告検出信号は、信号配線を介して主制御基板１２０に出力される。なお、電源回路１１１は、停電検出回路１１２から停電予告検出信号が出力された時から所定期間は、電源基板１１０から供給される５Ｖ制御電源の電圧値が、主制御基板１２０に設けられているＣＰＵ１２３ａが動作可能な４．７５Ｖ以上の値を維持するように構成されている。
主制御基板１２０のＣＰＵ１２３ａは、停電予告検出信号が入力されると、上記した所定期間の間に停電処理を行う。具体的には、電源復帰時にＣＰＵ１２３ａが実行するＲＡＭ１２３ｂのサムチェックのサム値を算出して退避領域に記憶する。なお、ＲＡＭ１２３ｂは、ＲＡＭ１２３ｂに一時記憶されているデータが、停電後、設定期間中は保持されるようにバックアップ電源（コンデンサ等）によってバックアップされている。これにより、電源復帰時に停電復帰処理が行われ、サムチェックの結果がＯＫである場合（ＲＡＭ１２３ｂに記憶されているデータから算出したサム値が、ＲＡＭ１２３ｂの退避領域に記憶されているサム値と一致した場合）には、パチンコ機は、停電前の遊技状態を継続することが可能に構成されている。
【０００４】
また、電源基板１１０には、ＲＡＭクリアスイッチ１１３が設けられている。ＲＡＭクリアスイッチ１１３が操作されると、ＲＡＭクリア信号が、信号配線を介して主制御基板１２０に出力される。主制御基板１２０のＣＰＵ１２３ａは、ＲＡＭクリアスイッチ１１３が操作されている状態で、パチンコ機１に電源が投入されて５Ｖ電源が立ち上がって動作を開始すると、ＲＡＭ１２３ｂをクリアする。これにより、遊技場のスタッフは、現在ＲＡＭ１２３ｂに記憶されている遊技状態の情報を、パチンコ機１の電源投入時にクリアして初期化することができる。例えば、閉店時に高確率状態で終了したパチンコ機では、電源をオフにした際に前記した停電処理が行われる。また、主制御回路部１２３のＲＡＭ１２３ｂに高確率状態を示す遊技情報が設定期間バックアップされて記憶されている。そして、当該パチンコ機に翌日の開店時に電源が投入されると、停電復帰処理が行われてサムチェックの結果がＯＫであれば高確率状態で開始されるが、遊技場のスタッフは、ＲＡＭクリアスイッチ１１３を操作してパチンコ機１の電源を投入することによりこの状態を解消することができる。
【特許文献１】特開２００１−６２０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のパチンコ機では、停電検出回路１１２は電源基板１１０に設けられており、停電検出回路１１２から停電予告検出信号が出力されると、信号配線を介して主制御基板１２０に出力されていた。この信号配線が何らかの原因により断線あるいは短絡されていると、停電等により１２Ｖ電源の出力電圧が閾値（設定値）Ｖｓ（Ｖ）以下に低下した時に、主制御基板１２０には停電予告検出信号が入力されない。したがって、主制御基板１２０のＣＰＵ１２３ａは、停電処理を行わない。この場合、停電処理によるサム値が算出されて記憶されていないため、ＣＰＵ１２３ａによる電源復帰時の停電復帰処理において、ＲＡＭ１２３ｂのサムチェックの結果がＮＧとなり（ＲＡＭ１２３ｂに記憶されているデータから算出したサム値と、ＲＡＭ１２３ｂの退避領域に記憶されているサム値が不一致となり）、ＣＰＵ１２３ａはＲＡＭ１２３ｂのデータをクリアし初期化する。
また、従来のパチンコ機では、電源基板１１０で変換された５Ｖ制御電源が、主制御基板１２０や払出制御基板１３０に電源配線を介して供給されていた。この５Ｖ制御電源の電源配線が何らかの原因により断線あるいは短絡すると、図９に示すように、制御電源の電圧が、主制御基板１２０のＣＰＵ１２３ａが停電処理を行う時間もなく、動作電圧以下となってしまう。この場合も、停電処理によるサム値が算出されて記憶されていないため、ＣＰＵ１２３ａによる電源復帰時の停電復帰処理において、ＲＡＭ１２３ｂのサムチェックの結果がＮＧとなり（ＲＡＭ１２３ｂに記憶されているデータから算出したサム値と、ＲＡＭ１２３ｂの退避領域に記憶されているサム値が不一致となり）、ＣＰＵ１２３ａはＲＡＭ１２３ｂのデータをクリアし初期化する。
【０００６】
ところで、パチンコ機では、始動入賞口に遊技球が入賞することにより抽選が行われ、当該抽選の結果が当たりであれば、遊技者に有利な特別遊技状態（大当たり遊技状態）が開始される。この抽選は、主制御回路部１２３のＣＰＵ１２３ａが、始動入賞口に遊技球が入賞したタイミングで大当たり判定用乱数カウンタの値（ＲＡＭ１２３ｂの所定の領域に設けられている。）を大当たり判定用乱数として取得し、取得した大当たり判定用乱数が予め設定された当たり値であるか否かを判別することにより行われている。大当たり判定用乱数カウンタとしては、図１０に示す「初期値更新型」の乱数カウンタが多用されている。この乱数カウンタは、例えば、“０”から“２９９”までの数値を繰り返しカウントする。そして、ＣＰＵ１２３ａが取得した乱数が“１２０”の場合に当たりであるとすれば、当たりの確率は１／３００となる。
この乱数カウンタは、ＲＡＭ１２３ｂが初期化されると、“０”からスタートする。そして、“２９９”をカウントするまで（１サイクル）の所定のタイミングで、次のサイクルの初期値を取得する。図１０に示す例では、１サイクル目の所定のタイミングで２サイクル目の初期値“３０”が取得されている。そこで、１サイクル目で“２９９”までカウントしたら、２サイクル目は“３０”からスタートする。そして、“２９９”までカウントしたら、“０”に戻り“２９”までカウントして２サイクル目を終了する。また、２サイクル目の所定のタイミングで３サイクル目の初期値を取得し、３サイクル目は取得した初期値からスタートする。同様にして初期値を更新しながらカウントする。これによれば、乱数カウンタの値（大当たり判定用乱数）が当たり値“１２０”となるタイミングが等間隔になることがなく、大当たり判定用乱数カウンタの値が当たり値となるタイミングを予測することができない。
しかしながら、「初期値更新型」の乱数カウンタを大当たり判定用乱数カウンタとして用いても、上記したように、ＲＡＭ１２３ｂが初期化された１サイクル目においては、０からスタートするため、大当たり判定用乱数が当たり値“１２０”となるタイミングを予測することができる。そこで、電源基板１１０から主制御基板１２０に供給されている５Ｖ制御電源の電源配線を故意に短絡した後に復帰させたり、停電予告検出信号の信号配線を故意に断線あるいは短絡させた状態でパチンコ機１の入力電源を遮断した後に投入することにより、故意にＲＡＭ１２３ｂを初期化して、大当たり判定用乱数が当たり値となるタイミングであたかも入賞口に遊技球が入賞したかのような信号を入力し、パチンコ機１を大当たり遊技状態にする不正が行われる虞があった。
本発明が解決しようとする課題は、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる遊技機を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を達成するため、請求項１に記載の発明が構成される。
請求項１に記載の発明によれば、電源基板と、停電検出回路と、主制御基板を備える遊技機が構成される。
電源基板には、主制御基板に電源を供給する電源回路が設けられている。
停電検出回路は、電源回路から供給される電源の電圧値と設定値との比較結果に基づいて停電予告検出信号を出力する。
主制御基板には、制御電源が供給される、遊技機全体の動作を制御する主制御回路および遊技時に変化する遊技情報を記憶する主記憶回路が設けられている。
この主制御回路は、停電検出回路から停電予告検出信号が出力されると、主記憶回路に記憶されている遊技情報を用いて判定情報を生成して主記憶回路に書き込む停電処理を行い、制御電源が復帰すると、主記憶回路に書き込まれている判定情報に基づいて、主記憶回路に記憶されている遊技情報が正常であるか否かを判定し、判定結果に基づいて主記憶回路に記憶されている遊技情報の処理方法を決定する停電復帰処理を行う。
本発明の遊技機は、電源回路から供給された電源の電圧値を制御電源の電圧値に変換する電圧変換回路を有するとともに、電圧変換回路及び停電検出回路が主制御基板に設けられている。
「電源回路」は、例えば、ＡＣ２４Ｖの電源をＤＣ１２Ｖ等の電源に変換する。
「主制御回路」としては、典型的にはＣＰＵが用いられ、「主記憶回路」としては、典型的には、ＣＰＵによりデータを随時書き替えることができるＲＡＭが用いられる。なお、「主制御回路」と「主記憶回路」は、制御用ＩＣとして一体的に構成されている。
「遊技時に変化する遊技情報」は、少なくとも遊技時に変化する遊技情報を意味し、遊技によって変化する遊技情報や遊技とは無関係に変化する遊技情報を含む。「遊技時に変化する遊技情報」としては、例えば、大当たり判定用乱数を含む各種の乱数、大当たり遊技状態発生情報、出力したコマンド信号、払出装置から払い出した遊技媒体の数等の遊技情報を用いることができる。
「判定情報」としては、主記憶回路に書き込まれている遊技情報が、停電処理を行ってから電源が復帰するまでの間に変化したか否かを判定することが可能な情報が用いられる。例えば、主記憶回路に書き込まれている遊技情報に基づいて生成したパリティデータやサム値が用いられる。判定情報として、主記憶回路に書き込まれている遊技情報に基づいて生成したパリティデータを用いる場合には、例えば、電源復帰時の停電復帰処理で、主記憶回路に書き込まれているパリディデータが所定の値であるか否か、主記憶回路に書き込まれているパリティデータに基づいて生成したデータが所定のデータと一致しているか否か等によって、主記憶回路に書き込まれている遊技情報が正常であるか否かを判定して、遊技情報の処理方法を決定する。また、判定情報として、主記憶回路に書き込まれている遊技情報に基づいて生成したサム値を用いる場合には、例えば、電源復帰時の停電復帰処理で主記憶回路に書き込まれている遊技情報に基づいて生成したサム値が主記憶回路に書き込まれているサム値と一致するか否かによって、主記憶回路に書き込まれている遊技情報が正常であるか否かを判定して、遊技情報の処理方法を決定する。
「遊技情報の処理方法」としては、例えば、記憶回路に書き込まれている遊技情報が正常であることが判定されれば、制御回路は、現在記憶回路に記憶されている遊技情報を用いて遊技動作を実行する方法が用いられる。また、記憶回路に書き込まれている遊技情報が正常ではないことが判定されれば、制御回路は、現在記憶回路に記憶されている遊技情報をクリアして初期化する方法が用いられる。
電源基板の電源回路から供給された電源電圧の電圧値を制御電源の電圧値に変換する「電圧変換回路」としては、例えば、ＤＣ１２ＶをＤＣ５Ｖに変換する３端子レギュレータが用いられる。そして、停電検出回路が停電予告検出信号を出力するための「設定値」としては、停電等により電源回路から供給される電源の電圧値が「設定値」まで低下しても、主制御回路が停電処理を行う間は、「電圧変換回路」が、主制御回路の動作電圧以上の電圧値の制御電源を出力することができる値が設定される。
【０００８】
請求項１に記載の遊技機では、主制御基板に停電検出回路が設けられている。したがって、停電予告検出信号を出力する信号配線を、電源基板と主制御基板間に設ける必要がない。これにより、停電予告検出信号の信号配線を断線あるいは短絡して、主記憶回路を故意にクリアして初期化する不正を防止することができる。
また、主制御基板の主制御回路や主記憶回路の制御電源を、電源回路から供給された電源を、主制御基板に設けられている電圧変換回路により変換して得ている。したがって、制御電源を供給する電源配線を、電源基板と主制御基板間に設ける必要がない。これにより、制御電源を供給する電源配線を短絡して、主記憶回路を故意にクリアして初期化する不正を防止することができる。
主記憶回路が初期化されると、抽選結果が当たりとなるタイミングが予測可能となり、遊技機を故意に大当たり遊技状態にする不正が行われる虞があった。本発明の遊技機を用いれば、このように、遊技機を、遊技者に有利な特別遊技状態にする不正を防止することができる。
【発明の効果】
【０００９】
本発明によれば、遊技機を故意に遊技者に有利な特別遊技状態にする不正を防止することができる遊技機が提供されることとなった。
【発明を実施するための最良の形態】
【００１０】
（第１の実施の形態）
本発明の遊技機の第１の実施の形態を、図１、図２を参照して説明する。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態のパチンコ機では、制御回路が配設されている制御基板（全体の遊技動作を制御する主制御回路が配設されている主制御基板、賞球動作を制御する払出制御回路が配設されている払出制御基板等）に、電源基板から出力されたＤＣ１２Ｖの電源が供給される。各制御基板には電圧変換装置が配置されており、電圧変換装置はＤＣ１２Ｖの電源をＤＣ５Ｖの制御電源に変換する。各電圧変換装置で変換されたＤＣ５Ｖの制御電源は、各制御基板に設けられている制御回路部に配設されているＣＰＵやＲＡＭで用いられる。また、主制御基板には、停電状態を検出して停電予告検出信号を出力する停電検出回路とが設けられている。
図１は、パチンコ機を裏側から見た概略構成図である。図２には、電源基板と主制御基板の配線を示すブロック図を示す。
【００１１】
まず、図１を用いて、パチンコ機１の裏側の概略構成を説明する。パチンコ機１の裏側には、複数の制御基板が設けられている。図１に示すパチンコ機１では、ＡＣ２４Ｖの入力電源をＤＣ１２ＶおよびＤＣ３４Ｖの電源に変換する電源回路が設けられた電源基板１１０、パチンコ機１全体の遊技動作を制御する主制御回路が配設されている主制御基板１２０、遊技球の払い出し動作を制御する払出制御回路が配設されている払出制御基板１３０、表示動作を制御する表示制御回路が配設されている表示制御基板１４０、主制御基板１２０から入力された主コマンド信号に基いて副コマンド信号を表示制御基板１４０に出力する副制御基板１５０が設けられている。
【００１２】
各制御基板では、主として制御基板の表面側に電気部品が実装され、各電気部品は制御基板の配線パターンで接続されている。各制御基板は、それぞれ、収容された制御基板を外部から視認可能な基板ボックスに収容されている。なお、各制御基板において、他の制御基板等と電源配線や信号配線で接続されるコネクタ部は、基板ボックスの外周部に設けられている。
各制御基板が収容された基板ボックスは、パチンコ機１の裏側に、各制御基板の表面側が見える向きに配設される。（実際には、図１に示すように、電源基板１１０が収容された基板ボックスは払出制御基板１３０が収容された基板ボックスに隠れた状態で配設されるため、払出制御基板１３０が収容された基板ボックスを取り外した場合に、電源基板１１０の表面側が見えるように配設される。また、副制御基板１５０が収容された基板ボックスは主制御基板１２０が収容された基板ボックスに隠れた状態で配設されるため、主制御基板１２０が収容された基板ボックスを取り外した場合に、副制御基板１５０の表面側が見えるように配設される。）
図１に示すパチンコ機１では、電源基板１１０が収容された基板ボックスがパチンコ機１の裏側の鉛直方向下部に配設されている。そして、電源基板１１０の左側に設けられているコネクタ部がパチンコ機１の裏側に露出するように、払出制御基板１３０が収容された基板ボックスが、電源基板１１０が収容された基板ボックスに重なった状態で配設されている。
また、電源基板１１０が収容された基板ボックスの鉛直方向上部には副制御基板１５０が収容された基板ボックスが配設されている。そして、副制御基板１５０の左側に設けられているコネクタ部がパチンコ機１の裏側に露出するように、主制御基板１２０が収容された基板ボックスが、副制御基板１５０が収容された基板ボックスに重なった状態で配設されている。
副制御基板１５０が収容された基板ボックスおよび主制御基板１２０が収容された基板ボックスの鉛直方向上部には、パチンコ機１の裏カバー２００が設けられおり、裏カバー２００内に、表示制御基板１４０が収容された基板ボックスや液晶表示器が配設されている。
本実施の形態の「主制御基板１２０」は、本発明の「主制御基板」に対応する。また、本実施の形態の「電源基板１１０」は、本発明の「電源基板」に対応する。また、本実施の形態のＤＣ１２Ｖの電源は、本発明の「電源回路から供給される電源」に対応する。
【００１３】
次に、図２に示すブロック図を用いて、電源基板１１０と主制御基板１２０の構成について説明する。なお、主制御基板１２０以外の制御基板については、本発明の要旨とは関係ないので、説明を省略する。
電源基板１１０では、パチンコ機１の外部から供給されたＡＣ２４Ｖ電源が、電源回路１１１を用いてＤＣ１２ＶおよびＤＣ３４Ｖ（以降「ＤＣ」を省略し、１２Ｖ電源、３４Ｖ電源と称する。）に変換される。
そして、電源基板１１０で変換された３４Ｖ電源は、電源基板１１０の出力端子１１、電源配線Ｌ１、主制御基板１２０の入力端子２１を介して、主制御基板１２０の主制御回路に供給される。また、電源基板１１０で変換された１２Ｖの電源は、電源基板１１０の出力端子１２、電源配線Ｌ２、主制御基板１２０の入力端子２２を介して、主制御基板１２０の主制御回路に供給される。
【００１４】
また、電源基板１１０には、従来の技術と同様のＲＡＭクリアスイッチ(メモリクリアスイッチ)１１３が設けられている。
ＲＡＭクリアスイッチ１１３は、電源基板１１０が図１に示すようにパチンコ機１に配設されている状態で、パチンコ機１の裏側から操作可能な位置に配置されている。
ＲＡＭクリアスイッチ１１３が操作されると、ＲＡＭクリア信号（メモリクリア信号）が、電源基板１１０の出力端子１３、信号配線Ｌ３、主制御基板１２０の入力端子２３を介して主制御基板１２０に出力される。
【００１５】
主制御基板１２０では、電源基板１１０から供給された３４Ｖ電源が、主制御回路の３４Ｖ使用回路部１２１に供給される。３４Ｖ使用回路部１２１としては、大入賞口や始動口の開閉装置を作動させるためのソレノイド駆動回路等（特に図示していない。）が設けられている。
また、電源基板１１０から供給された１２Ｖ電源は、主制御回路の１２Ｖ使用回路部１２２、電圧変換装置１２４、停電検出回路１２５に供給される。
１２Ｖ使用回路部１２２としては、他の制御基板とコマンド信号の送受信を行うコマンド送受信回路、大入賞口や始動口にパチンコ球が入賞したことを検出する球近接スイッチ等（特に図示していない。）が設けられている。
電圧変換装置１２４は、供給された１２Ｖ電源を５Ｖの制御電源に変換する。電圧変換装置１２４で変換された制御電源は、ＣＰＵ１２３ａやＲＡＭ１２３ｂやバックアップ用コンデンサ１２３ｃ等を含む主制御回路部１２３に供給される。
停電検出回路１２５は、供給された１２Ｖ電源の電圧値が閾値（設定値）Ｖｓより低下した場合（停電等により徐々に下降する場合や、１２Ｖ電源の電源配線が断線や短絡等により急激に０Ｖとなる場合がある）に、停電予告検出信号を主制御回路部１２３に出力する。
なお、電源基板１１０から入力端子２３を介してＲＡＭクリア信号が入力された場合には、ＲＡＭクリア信号は、主制御回路部１２３に入力される。主制御基板１２０のＣＰＵ１２３ａは、ＲＡＭクリアスイッチ１１３が操作されている状態で、５Ｖ電源が立ち上がり（動作電圧値に達し）、動作が開始されると、各ＲＡＭ１２３ｂをクリアして初期化する。
また、電圧変換装置１２４は、停電検出回路１１２から停電予告検出信号が出力された時から７ｍｓの間は、電圧変換装置１２４から出力される５Ｖ制御電源の電圧値が、ＣＰＵ１２３ａが動作可能な４．７５Ｖ以上を保持するように構成されている。
【００１６】
この構成により、主制御基板１２０のＣＰＵ１２３ａは、停電予告検出信号が入力されると、上記した７ｍｓの間に停電処理を行う。具体的には、停電予告検出信号が入力された時点でＲＡＭ１２３ｂに記憶されているデータのサム値（チェックデータ）を算出して所定のエリア（退避領域）に記憶する。なお、ＲＡＭ１２３ｂに一時記憶されているデータは、停電後３時間以上は保持されるようにバックアップ用コンデンサ１２３ｃによりバックアップされている。そして、電源復帰時にサムチェック（チェックデータのチェック）の結果がＯＫである場合（ＲＡＭ１２３ｂに記憶されているデータから算出したサム値が、ＲＡＭ１２３ｂの退避領域に記憶されているサム値と一致した場合）には、パチンコ機１は、停電前の遊技状態から遊技を開始することが可能に構成されている。一方、停電処理が行われなかった場合や、ＲＡＭのデータのバックアップ時間が経過した場合等では、電源復帰時にサムチェックの結果がＮＧとなり（ＲＡＭ１２３ｂに記憶されているデータから算出したサム値と、ＲＡＭ１２３ｂの退避領域に記憶されているサム値が不一致となり）、ＣＰＵ１２３ａは、ＲＡＭ１２３ｂをクリアして初期化する。
本実施の形態の「主制御回路部１２３のＣＰＵ１２３ａ」は、本発明の「主制御回路」に対応する。また、本実施の形態の「主制御回路部１２３のＲＡＭ１２３ｂ」は、本発明の「記憶回路」に対応する。また、「閾値Ｖｓ」は、本実施の形態の「設定値」に対応する。
【００１７】
本実施の形態のパチンコ機１では、主制御基板１２０に停電検出回路１２５を設けている。したがって、停電予告検出信号を出力する信号配線を、電源基板１１０と主制御基板１２０間に設ける必要がない。これにより、停電予告検出信号の信号配線を断線あるいは短絡させた状態で、故意に、電源を遮断させた後に復帰させることによって、主記憶回路１２３ｂをクリアして初期化することを利用する不正を防止することができる。
また、主制御基板に設けた電圧変換装置１２４によって、電源基板１１０から供給された１２Ｖ電源を５Ｖ制御電源に変換している。これにより、５Ｖ制御電源の電源配線を、電源基板１１０と主制御基板１２０間に設ける必要がない。これにより、５Ｖ制御電源の電源配線を短絡させ、故意に、主制御回路部１２３のＲＡＭ１２３ｂを初期化することを利用する不正を防止することができる。
したがって、本実施の形態のパチンコ機１によれば、主制御基板１２０の主制御回路部１２３のＲＡＭ１２３ｂを故意に初期化し、これにより抽選結果が当たりとなるタイミングを予測してパチンコ機１を大当たり状態にする不正を防止することができる。
なお、１２Ｖ電源の電源配線が短絡されても、電圧変換装置１２４から供給される５Ｖ制御電源の電圧値は停電処理が可能な期間の間ＣＰＵ１２３ａの動作電圧値（４．７５Ｖ）以上に保持されるとともに、停電検出回路１２５から停電予告検出信号が主制御回路部１２３に出力される。このため、ＣＰＵ１２３ａは、正常に停電処理を行うことができる。したがって、１２Ｖ電源の電源配線が基板間に引き回されていても問題ない。
【００１８】
なお、第１の実施の形態では、ＲＡＭクリアスイッチ１１３が電源基板１１０に設けられている場合について説明したが、図３に示すように、ＲＡＭクリアスイッチは主制御基板１２０に設けられていてもよい。
この場合であっても、ＲＡＭクリアスイッチは、主制御基板１２０が図１に示すようにパチンコ機１に配設されている状態で、パチンコ機１の裏側から操作可能な位置に配置される。ＲＡＭクリアスイッチが主制御基板１２０に設けられることにより、ＲＡＭクリア信号用の信号配線を電源基板１１０と主制御基板１２０の間に設ける必要がない。これにより、ＲＡＭクリア信号用の信号配線に不正にＲＡＭクリア信号を入力した状態で、電源を遮断した後に投入することによって、故意に、主制御回路部１２３のＲＡＭ１２３ｂを初期化する不正を防止することができる。したがって、主制御基板１２０の主制御回路部１２３のＲＡＭ１２３ｂを故意に初期化し、これにより抽選結果が当たりとなるタイミングを予測してパチンコ機１を大当たり状態にする不正を一層効果的に防止することができる。
【００１９】
（第２の実施の形態）
次に、本発明の遊技機の第２の実施の形態を、図４〜図６に示すフローチャート図を参照して説明する。
本実施の形態では、第１の実施の形態のパチンコ機の構成に加え、停電検出回路１２５から停電予告検出信号が出力された場合に、ＣＰＵ１２３ａが実行する停電処理時に、ＣＰＵ１２３ａは、チェックデータ（サムチェックのサム値、あるいはパリティチェックのパリティデータ等）を算出してＲＡＭ１２３ｂの所定のエリア（退避領域）に記憶するとともに、停電処理を実行したことを示す停電処理情報をＲＡＭに書き込む構成を有している。そして、電源復帰時には、ＣＰＵ１２３ａは、ＲＡＭ１２３ｂに書き込まれている停電処理情報及びチェックデータに基づいて、ＲＡＭ１２３ｂに書き込まれている遊技情報の処理の態様を決定する構成を有している。
【００２０】
まず、ＣＰＵ１２３ａが、停電検出回路１２５から停電予告検出信号が出力された時に実行する停電処理を図５に示すフローチャート図により説明する。
ＣＰＵ１２３ａは、停電検出回路１２５から停電予告検出信号が出力されたことをポーリングによって判別すると、ステップＢ１で、割込禁止を設定する。本実施の形態では、ＣＰＵ１２３ａは、図６に示す大当たり判定用乱数の更新処理や賞球制御処理等をタイマ割込処理によって実行している。このため、停電処理を実行する場合には、タイマ割込によって停電処理が中断されるのを防止するために割込禁止を設定している。
次に、ステップＢ２で、電源投入時（電源復帰時）に、ＲＡＭ１２３ｂに書き込まれている遊技情報が正常であるか否かを判定するためチェックデータを生成（算出）し、ＲＡＭ１２３ｂの退避領域に書き込む。チェックデータとしては、例えば、パリティデータやサム値を用いることができる。
パリティデータを用いる場合には、例えば、以下の方法によりパリティデータを生成（算出）する。まず、ＲＡＭ１２３ｂに書き込まれている遊技情報をＲＡＭ１２３ｂの退避領域に書き込むとともに、初期データをＲＡＭ１２３ｂの退避領域に書き込む。そして、ＲＡＭ１２３ｂの退避領域に書き込まれている初期データと遊技情報を用いて、排他的論理和演算を順次行って演算データを算出する。例えば、退避領域に書き込まれている初期データと退避領域に書き込まれている1番目の遊技情報との排他的論理和演算を行って演算データを算出し、算出した演算データと退避領域に書き込まれている２番目の遊技情報との排他的論理和演算を行って演算データを算出する。そして、最後に算出した演算データをＲＡＭ１２３ｂのパリティデータ領域に書き込む。
サム値を用いる場合には、例えば、以下の方法によりサム値を生成（算出）する。すなわち、ＲＡＭに書き込まれている遊技情報をＲＡＭ１２３ｂの退避領域に書き込む。そして、ＲＡＭ１２３ｂの退避領域に書き込まれた遊技情報のサム値を算出し、算出したサム値をＲＡＭのサム値領域に書き込む。
次に、ステップＢ３で、チェックデータを生成してＲＡＭ１２３ｂの退避領域に書き込んだこと、すなわち、正常に停電処理が実行されたこと（正常停電処理が実行されたこと）を示す停電処理情報をＲＡＭ１２３ｂの停電処理情報領域に書き込んだ後、停電処理を終了する。
停電処理情報としては、停電時に正常停電処理が実行されたこと及び停電時に正常停電処理が実行されなかったことを判別可能な種々の情報を用いることができる。例えば、正常停電処理が実行されなかった場合には第１の値（例えば、「０」）、正常停電処理が実行された場合には第２の値（「０」以外の任意の値）に設定される停電処理データを用いることができる。あるいは、正常停電処理が実行されなかった場合にはリセット、正常停電処理が実行された場合にはセットされる停電処理フラグを用いることができる。
【００２１】
次に、ＣＰＵ１２３ａが、制御電源（５Ｖ直流電源）の電圧値がＣＰＵ１２３ａの動作電圧値に達した時に実行する電源投入処理(停電復帰処理)を図４のフローチャート図により説明する。
ＣＰＵ１２３ａの制御電源の電圧値がＣＰＵ１２３ａの動作電圧値に達すると、イニシャライズ処理を行った後、ステップＡ１でＲＡＭクリア信号を取得する。なお、イニシャライズ処理では、後述するタイマ割込みが禁止される。
本実施の形態では、処理を高速化するために、電源投入時には、ＣＰＵ１２３ａは、抽選結果を演出図柄等を用いて演出表示する演出表示装置（図示省略）を制御する表示制御回路（図示省略）が動作可能となるまで待機するループ処理（後述のステップＡ２〜Ａ４の処理）を実行するように構成されている。このループ処理の実行中にＲＡＭクリアスイッチの操作が解除されると、ＲＡＭクリアスイッチが操作されたことを判別することができない。そこで、本実施の形態では、ループ処理を実行する前にＲＡＭクリア信号を取得するように構成している。
次に、ステップＡ２で、ループカウンタ値を設定する。
次に、ステップＡ３で、［［ループカウンタ値］−１]を算出する。
そして、ステップＡ４で、ループカウンタ値が「０」であるか否かを判別する（ステップＡ４）。ループカウンタ値が「０」でない場合にはステップＡ３に戻り、ループカウンタ値が「０」となった場合にはステップＡ５に進む。
【００２２】
ステップＡ５では、ステップＡ１で取得したＲＡＭクリア信号がオンであるか否か（ＲＡＭクリアスイッチが操作されたか否か）を判別する。ＲＡＭクリア信号がオンである場合には、パチンコ店の係員等がＲＡＭクリアボタンを操作した状態で電源を投入したものと判断し、ステップＡ９に進む。一方、オンでない（オフである）場合にはステップＡ６に進む。
ステップＡ６では、ＲＡＭ１２３ｂの停電処理情報領域に書き込まれている停電処理情報が、前回の停電時に正常停電処理が行われたこと（前回の停電時にチェックデータがＲＡＭ１２３ｂの退避領域に書き込まれたこと）を示しているか否かを判別する。例えば、正常停電処理が実行されなかった場合には第１の値、正常停電処理が実行された場合には第２の値が設定される停電処理データが停電処理情報としてＲＡＭ１２３ｂの停電処理情報領域に書き込まれる場合には、ＲＡＭ１２３ｂの停電処理情報領域に書き込まれている停電処理情報が第２の値と一致しているか否かを判別する。また、正常停電処理が実行されなかった場合にはリセット、正常停電処理が実行された場合にはセットされる停電処理フラグが停電処理情報としてＲＡＭ１２３ｂの停電処理情報領域に書き込まれる場合には、ＲＡＭ１２３ｂの停電処理情報領域に書き込まれている停電処理情報がセットされているか否かを判別する。停電処理情報が正常停電処理が実行されたことを示している場合には、前回の停電時に正常に停電処理が行われたものと判断し、ステップＡ７に進む。一方、停電処理情報が正常停電処理が実行されなかったことを示している場合には、制御電源の電源配線パターン（図２に示す電圧変換装置１２４の出力配線パターン）が不正に短絡された後に復帰された虞、あるいは停電予告検出信号の配線パターン（図２に示す停電検出回路１２５の出力配線パターン）が不正に短絡された状態で制御電源が遮断された後に投入された虞があると判断し、ステップＡ１０に進む。
【００２３】
ステップＡ７では、停電処理情報をクリア（正常停電処理が実行されなかったことを示す停電処理情報を書き込む）した後、ステップＡ８に進む。
ステップＡ８では、ＲＡＭ１２３ｂに書き込まれているチェックデータが正常であるか否かを判別する。ＲＡＭ１２３ｂに書き込まれているチェクデータが正常である場合には、停電前の遊技状態から開始してもよいと判断してステップＡ１１に進み、正常でない（異常である）場合にはＲＡＭ１２３ｂに書き込まれている遊技情報が変化していると判断してステップＡ９に進む。
チェックデータとしてパリティデータが用いられている場合には、例えば、以下の方法でパリティデータが正常であるか否かを判別する。すなわち、ＲＡＭ１２３ｂのパリティデータ領域に書き込まれている演算データとＲＡＭ１２３ｂの退避領域に書き込まれている遊技情報を用いて、演算データを算出した順と逆の順に排他的論理演算を行って演算データを算出する。例えば、ＲＡＭ１２３ｂのパリティデータ領域に書き込まれている演算データとＲＡＭ１２３ｂの退避領域に書き込まれている２番目の遊技情報との排他的論理和演算を行って演算データを算出し、算出した演算データと退避領域に書き込まれている１番目の遊技情報との排他的論理和演算を行って演算データを算出する。そして、最後に算出した演算データが、ＲＡＭ１２３ｂの退避領域に書き込まれている初期データと一致しているか否かを判別する。最後に算出した演算データがＲＡＭ１２３ｂの退避領域に書き込まれている初期データと一致している場合にはチェックデータが正常であることを判別し、一致していない場合にはチェックデータが異常であることを判別する。
また、チェックデータとしてサム値が用いられている場合には、例えば、以下の方法でサム値が正常であるか否かを判別する。すなわち、ＲＡＭ１２３ｂの退避領域に書き込まれている遊技情報のサム値を算出する。そして、算出したサム値とＲＡＭ１２３ｂのサム値領域に書き込まれているサム値が一致するか否かを判別する。算出したサム値がＲＡＭ１２３ｂのサム値領域に書き込まれているサム値と一致する場合にはチェックデータが正常であることを判別し、一致していない場合にはチェックデータが異常であることを判別する。
【００２４】
ステップＡ９では、ＲＡＭ１２３ｂの全領域をクリア（ＲＡＭ１２３ｂに書き込まれている全ての遊技情報をクリア）した後、ステップＡ１１に進む。
ＲＡＭ１２３ｂの全領域のクリアによって、ＲＡＭ１２３ｂの所定の領域の大当たり判定用乱数カウンタのカウント値（大当たり判定用乱数）は“０”に設定される。このため、電源復帰処理後の１サイクル目では、大当たり判定用乱数カウンタは“０”からカウントを開始する（図１０参照）。
ステップＡ８からステップＡ９に進む場合には、停電処理情報が、正常停電処理が実行されたことを、すなわち、前回の停電時に正常に停電処理が実行されたことを示している。この場合には、前回の停電が電源配線パターンや停電予告検出信号の配線パターンを不正に短絡させたことに起因する虞はない。したがって、電源復帰処理後の１サイクル目で、大当たり判定用乱数カウンタのカウントを“０”から開始させても問題はない。
なお、閉店時に高確率状態で終了したパチンコ機では、電源をオフにした際に、前記した停電処理により、ＲＡＭ１２３ｂの退避領域に高確率状態を示す遊技情報が書き込まれる。この状態で、翌日の開店時に、当該パチンコ機に電源が投入されると、高確率状態で開始される。そこで、このような場合には、パチンコ店の係員等は、ＲＡＭクリアスイッチを操作した状態でパチンコ機の電源を投入する。これにより、前記ステップＡ９でＲＡＭ１２３ｂがクリアされ、高確率状態が解消される。
すなわち、ステップＡ５からステップＡ９に進む場合には、パチンコ店の係員等の意思によってＲＡＭ１２３ｂのクリアが処理されるため、電源復帰処理後の１サイクル目で、大当たり判定用乱数カウンタのカウントを“０”から開始させても問題はない。
【００２５】
ステップＡ１０では、ＲＡＭ１２３ｂの領域のうち、大当たり判定用乱数（大当たり判定用乱数カウンタのカウント値）が書き込まれる領域以外の領域をクリアした後、ステップＡ１１に進む。
この場合、停電処理情報が正常停電処理が実行されたことを示していないため、前回の停電が、主制御基板１２０の５Ｖ制御電源の電源配線パターンを不正に短絡及び復帰させたことや、停電予告検出信号の信号配線パターンを不正に短絡させたことに起因する虞がある。このため、大当たり判定用乱数ンタのカウンタ値をクリアして“０”に設定し、大当たり判定用乱数カウンタのカウントを“０”から開始させると、大当たり判定用乱数が当たり値となるタイミングを予測することができる。
したがって、この場合には、ＲＡＭ１２３ｂの領域のうち、大当たり判定用乱数（大当たり判定用乱数カウンタのカウント値）が書き込まれる領域以外の領域をクリアする。すなわち、ＲＡＭ１２３ｂに書き込まれている大当たり判定用乱数以外の遊技情報を“０”にクリアする。
これにより、電源復帰処理後の１サイクル目では、大当たり判定用乱数カウンタは任意の値（“０”の場合もあるが確率は非常に低い）からカウントを開始するため、大当たり判定用乱数が当たり値と一致するタイミングを予測するのが困難となる。
ステップＡ１１では、タイマ割込みの禁止を解除した後、ステップＡ１２の処理に進む。
【００２６】
ステップＡ１２では、停電検出回路１１から出力される停電予告検出信号がオンであるか否かを判別する。すなわち、電源の電圧値が閾値（停電電圧検出値）Ｖｓ以下に低下したか否かを判別する。停電予告検出信号がオンである場合には、前述した、図５に示す停電処理Ｂを実行する。一方、停電予告検出信号がオンでない（オフである）場合には、大当たり判定用乱数以外の乱数の更新処理Ｃを実行する。大当たり判定用の乱数以外の乱数としては、例えば、抽選結果の表示時間、抽選結果を演出表示する演出パターンを決定する演出パターン用乱数、演出図柄を決定する演出図柄用乱数等が用いられる。
ステップＡ１３では、タイマ割込が発生したか否かを判別する。タイマ割込が発生した場合には、図６に示すタイマ割込処理を実行した後にステップＡ１２に戻る。一方、タイマ割込が発生していない場合にはステップＡ１２に戻る。本実施の形態では、タイマ割込処理Ｄは４ｍｓ毎に実行される。
【００２７】
次に、タイマ割込処理Ｄの概要を図６のフローチャート図により説明する。
図６に示すタイマ割込処理Ｄでは、入力信号取得処理Ｄ１、タイマ減算処理Ｄ２、大当たり判定用乱数更新処理Ｄ３、賞球制御処理Ｄ４、賞球チェック処理Ｄ５、大入賞口制御処理Ｄ６、抽選結果出力制御処理Ｄ７等を実行する。
入力信号取得処理Ｄ１では、始動入賞検出信号、入賞検出信号等の入力信号を取得する処理を実行する。
タイマ減算処理Ｄ２では、抽選結果表示装置や演出表示装置に変動パターンを表示する場合等のように実行時間が設定されている場合に、実行時間の減算処理を実行する。
大当たり判定用乱数更新処理Ｄ３では、例えば、ＲＡＭの所定領域に書き込まれる大当たり判定用乱数カウンタの値を更新する処理を実行する。
賞球制御処理Ｄ４では、始動入賞検出信号や入賞検出信号等の入賞を示す検出信号の入力に応答して、払出装置３００から払い出す賞球数を指示する賞球コマンド信号を払出制御回路２１に出力する。
賞球チェック処理Ｄ５では、払出装置３００からの払い出しに関する異常状態（例えば、大当たり遊技状態でないにも関わらず、大入賞口入賞検出器から大入賞口入賞検出信号が出力されている状態）をチェックする処理を実行する。
大入賞口制御処理Ｄ６では、始動入賞検出信号の入力により行った抽選の結果が当たりであり、特別遊技状態を発生させる場合に大入賞口を開閉制御する開閉部材を駆動する開閉駆動装置に制御信号を出力する処理を実行する。
抽選結果出力制御処理では、始動入賞検出信号の入力により行った抽選の結果を抽選結果表示装置に表示させるための制御信号を抽選結果表示装置に出力する処理や、抽選結果を演出表示装置に表示する演出図柄、スピーカから発生する音、ＬＥＤ等のランプから発光する光等を用いた演出によって報知するための副コマンド信号を副制御回路に出力する処理を実行する。
【００２８】
以上のように、本実施の形態では、停電検出回路から停電予告検出信号が出力された場合には、チェックデータを生成してＲＡＭに書き込む停電処理を実行するとともに、停電処理を実行したことを示す停電処理情報をＲＡＭに書き込むように構成されている。
そして、電源投入時（電源復帰時）に制御電源の電圧値が制御回路の動作電圧値に達すると、ＲＡＭクリアスイッチの操作状態、ＲＡＭに書き込まれているチェックデータ及び停電処理情報に基づいてＲＡＭに書き込まれている遊技情報の処理の態様を決定する。
すなわち、ＲＡＭクリアスイッチが操作されている場合には、ＲＡＭの全領域をクリアする。これにより、遊技店の係員等によるＲＡＭクリアスイッチの操作によってＲＡＭの全領域をクリアすることができる。
また、ＲＡＭクリアスイッチは操作されていないが、停電処理情報が正常停電処理が実行されなかったことを示している場合には、ＲＡＭの領域のうち大当たり判定用乱数（大当たり判定用乱数カウンタの値）が書き込まれている領域以外の領域をクリアする。これにより、例えば、制御電源の電源配線パターンが不正に短絡された後に復帰された虞、あるいは停電予告検出信号の配線パターンが不正に短絡された状態で制御電源が遮断された後に投入された虞がある場合には、大当たり判定用乱数がクリアされないため、大当たり判定用乱数が当たり値となるタイミングを予測するのが困難となる。したがって、不正に特別遊技状態が発生するのを防止することができる。
また、ＲＡＭクリアスイッチが操作されておらず、停電処理情報も正常停電処理が実行されたことを示しているが、チェックデータが異常である場合には、ＲＡＭの全領域をクリアする。すなわち、前回の停電時には正常に停電処理が実行されたが、停電中に、何らかの原因でＲＡＭに書き込まれている遊技情報が変化した場合には、ＲＡＭの全領域がクリアされる。この場合には、前回の停電時に正常に停電処理が実行されているため、ＲＡＭの全領域をクリアしても特に問題はない。
また、ＲＡＭクリアスイッチが操作されておらず、正常停電処理が実行されたことを示し、チェックデータも正常な場合には、ＲＡＭはクリアされない。これにより、停電前の遊技状態から遊技を継続することができる。
【００２９】
本実施の形態のパチンコ機では、主制御基板１２０に停電検出回路１２５を設けている。したがって、停電予告検出信号を出力する信号配線を、電源基板１１０と主制御基板１２０間に設ける必要がない。これにより、停電予告検出信号の信号配線を断線あるいは短絡して、故意に、主記憶回路１２３ｂをクリアして初期化する不正を防止することができる。また、主制御基板の電圧変換装置１２４で、電源基板１１０から供給された１２Ｖ電源を５Ｖ制御電源に変換している。これにより、５Ｖ制御電源の電源配線を、電源基板１１０と主制御基板１２０間に設ける必要がない。したがって、５Ｖ制御電源の電源配線を短絡させ、故意に、主制御回路部１２３のＲＡＭ１２３ｂを初期化する不正を防止することができる。
さらに、主制御基板の制御電源の電源配線パターンを不正に短絡させて復帰させることや、停電予告検出信号の信号配線パターンを不正に短絡させることによりＣＰＵ１２３ａが停電処理を実行することができなかった場合には、判定情報がＲＡＭ１２３ｂに書き込まれたことを示す停電処理情報がＲＡＭ１２３ｂに書き込まれないため、電源復帰時に、遊技者に特典を付与するか否かを決定する際に用いられる遊技情報がクリアされない。これにより、遊技者に特典を付与するか否かを決定する際に用いられる遊技情報がクリアされる不正、すなわち、故意に、主制御回路部１２３のＲＡＭ１２３ｂを初期化する不正を、一層防止することができる。
ＲＡＭ１２３ｂが初期化されると、抽選結果が当たりとなるタイミングが予測可能となり、パチンコ機１を故意に大当たり遊技状態にする不正が行われる虞があった。本実施の形態のパチンコ機１を用いれば、このように、パチンコ機１を、遊技者に有利な特別遊技
状態にする不正を防止することができる。
【００３０】
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
本実施の形態では、説明の便宜上、主制御回路部１２３に設けられているＣＰＵとＲＡＭが別々に構成されているものとして説明したが、実際にはＣＰＵとＲＡＭは制御用ＩＣとして一体的に構成されている。
本実施の形態では、本発明をパチンコ機１に適用した場合について説明したが、スロット等他の遊技機に適用することもできる。
【００３１】
また、本発明は、以下のように構成することもできる。
例えば、「（態様１）請求項１に記載の遊技機であって、
前記主制御回路は、
前記停電検出回路から停電予告検出信号が出力されると、前記判定情報を前記主記憶回路に書き込むとともに、判定情報が前記主記憶回路に書き込まれたことを示す停電処理情報を前記主記憶回路に書き込み、
また、前記制御電源が復帰すると、前記主記憶回路に書き込まれている前記停電処理情報が判定情報が前記主記憶回路に書き込まれたことを示しているか否かを判定し、前記停電処理情報が判定情報が前記主記憶回路に書き込まれなかったことを示していることを判定した場合には、前記主記憶回路に書き込まれている遊技情報のうち、遊技者に特典を付与するか否かを決定する際に用いられる遊技情報以外の遊技情報をクリアし、前記停電処理情報が判定情報が前記主記憶回路に書き込まれたことを示し、且つ、前記主記憶回路に書き込まれている判定情報に基づいて前記主記憶回路に書き込まれている遊技情報が正常であるか否かを判定し、前記主記憶回路に書き込まれている遊技情報が異常であることを判定した場合には、前記主記憶回路に書き込まれている遊技情報をクリアする、
ことを特徴とする遊技機。」として構成することができる。
「遊技者に特典を付与するか否かを決定する際に用いられる遊技情報」としては、典型的には、遊技媒体が始動入賞口に入賞したことに起因して読み取る大当たり判定用乱数が用いられる。
「停電処理情報」としては種々の情報を用いることができる。例えば、判定情報が主記憶回路に書き込まれなかった場合には第１の値、判定情報が主記憶回路に書き込まれた場合には第２の値に設定される情報を用いることができる。この場合には、電源復帰時に、停電処理情報が第１の値であるか第２の値であるかを判定することによって、停電処理情報が判定情報が主記憶回路に書き込まれたことを示しているか否かを判定する。あるいは、判定情報が主記憶回路に書き込まれなかった場合にはリセット、判定情報が主記憶回路に書き込まれた場合にはセットされるフラグ情報を用いることができる。この場合には、電源復帰時に、停電処理情報がセットされているかリセットされているかを判定することによって、停電処理情報が判定情報が主記憶回路に書き込まれたことを示しているか否かを判定する。
「記憶回路に書き込まれている遊技情報のうち、遊技者に特典を付与するか否かを決定する際に用いられる遊技情報以外の遊技情報をクリアする」処理では、遊技者に特典を付与するか否かを決定する際に用いられる遊技情報は、そのままの値を用いてもよいし、ＲＡＭのクリア時に設定される値以外の任意の値に設定してもよい。
本態様の遊技機を用いれば、主制御基板の制御電源の電源配線パターンを不正に短絡させて復帰させることや、停電予告検出信号の信号配線パターンを不正に短絡させることにより主制御回路が停電処理を実行することができなかった場合には、判定情報が主記憶回路に書き込まれたことを示す停電処理情報が主記憶回路に書き込まれないため、電源復帰時に、遊技者に特典を付与するか否かを決定する際に用いられる遊技情報がクリアされない。
これにより、遊技者に特典を付与するか否かを決定する際に用いられる遊技情報が不正にクリアされるのを防止することができる。
【００３２】
また、「（態様２）態様１に記載の遊技機であって、
遊技媒体が入賞可能な始動入賞口と、
遊技媒体が前記始動入賞口に入賞したことを検出して始動入賞検出信号を出力する始動入賞検出回路を備え、
前記主記憶回路に書き込まれる遊技情報には大当たり判定用乱数が含まれており、
前記主制御回路は、前記始動入賞検出回路から始動入賞検出信号が出力されると、前記主記憶回路に書き込まれている大当たり判定用乱数に基づいて遊技者に特典を付与するか否かを判定し、
また、前記主制御回路は、前記停電処理情報が判定情報が前記主記憶回路に書き込まれなかったことを示していることを判定した場合には、前記主記憶回路に書き込まれている大当たり判定用乱数以外の遊技情報をクリアする、
ことを特徴とする遊技機。」
態様２の遊技機では、主記憶回路には、始動入賞検出信号が出力された場合に読み取り、遊技者に特典を付与するか否かを判定する際に用いられる大当たり判定用乱数を含む遊技情報が書き込まれている。そして、主制御回路は、停電処理情報が判定情報が主記憶回路に書き込まれなかったこと（前回の停電時に正常に停電処理が実行されたなったこと）を示している場合には、主記憶回路に書き込まれている大当たり判定用乱数以外の遊技情報をクリアする。
態様２の遊技機を用いれば、制御電源の電源配線パターンを故意に短絡させて復帰させる不正や、主制御回路に入力される停電予告検出信号の信号配線パターンを故意に短絡させる不正が行われた虞がある場合には、大当たり判定用乱数をクリアしないため、不正防止効果が高い。
【００３３】
また、「（態様３）請求項１、態様１、態様２のいずれかに記載の遊技機であって、
メモリクリアスイッチを備え、
前記主制御回路は、前記メモリクリアスイッチが操作されている状態で前記制御電源が復帰した場合には、前記主記憶回路に記憶されている遊技情報をクリアする、
ことを特徴とする遊技機。」として構成することができる。
メモリクリアスイッチの操作によって、主記憶回路に記憶されている遊技情報がクリアされるタイミングは、一般的には、メモリクリアスイッチが操作されている状態で、制御電源が主制御回路の動作電圧に立ち上がったタイミングが用いられる。
本態様の遊技機によれば、遊技場のスタッフ等による主記憶回路のクリア操作を許容しながら、不正防止効果を高めることができる。
【００３４】
また、「（態様４）態様３に記載の遊技機であって、
前記メモリクリアスイッチは、前記主制御基板に設けられている、
ことを特徴とする遊技機。」として構成することができる。
態様４の遊技機によれば、メモリクリア信号を出力する信号配線を、電源基板と主制御基板間に設ける必要がない。これにより、メモリクリア信号を出力する信号配線に不正なメモリクリア信号を入力した状態で、電源基板から主制御基板に供給する電源の配線を短絡して、主記憶回路を故意にクリアして初期化する不正を防止することができる。
【図面の簡単な説明】
【００３５】
【図１】パチンコ機１が遊技場に配置されている状態で、パチンコ機１を裏側から見た図である。
【図２】電源基板１１０と主制御基板１２０の構成を示すブロック図である。
【図３】主制御基板１２０にＲＡＭクリアスイッチが設けられている場合のブロック図である。
【図４】第２の実施の形態で、ＣＰＵ１２３ａが実行する処理を示すフローチャート図である。
【図５】第２の実施の形態で、ＣＰＵ１２３ａが実行する処理を示すフローチャート図である。
【図６】第２の実施の形態で、ＣＰＵ１２３ａが実行する処理を示すフローチャート図である。
【図７】従来の電源基板１１０と主制御基板１２０の構成を示すブロック図である。
【図８】停電の場合の５Ｖ制御電源の状態を示すタイミングチャート図を示す。
【図９】従来の遊技機で、５Ｖ制御電源の電源配線が短絡された場合の状態を説明する図である。
【図１０】初期値更新型乱数カウンタを説明する図である。
【符号の説明】
【００３６】
１  パチンコ機
１１０  電源基板
１１１  電源回路
１１３  ＲＡＭクリアスイッチ
１２０  主制御基板
１２３  主制御回路部
１２３ａ  ＣＰＵ
１２３ｂ  ＲＡＭ
１２４  電圧変換装置
１２５  停電検出回路
Ｌ１，Ｌ２  電源配線
Ｌ３  信号配線
Ｖｓ  閾値
【図１】
2006271685.tif 000003
【図２】
2006271685.tif 000004
【図３】
2006271685.tif 000005
【図４】
2006271685.tif 000006
【図５】
2006271685.tif 000007
【図６】
2006271685.tif 000008
【図７】
2006271685.tif 000009
【図８】
2006271685.tif 000010
【図９】
2006271685.tif 000011
【図１０】
2006271685.tif 000012