(57)【要約】【課題】パッシベーション層に亀裂が生じても機能が損なわれない、または、機能が損なわれることを小さく抑える半導体素子を提供する。【解決手段】半導体素子は、半導体基板（１）と上記半導体基板（１）の上側に配置されるとともに、側面に沿ってお互い隣接する複数の金属領域（８１，８２，８３）と絶縁体領域（１０）とを有し、上記金属領域（８１，８２，８３）が、上記半導体本体（１）に電流を供給する役目を果たしている金属／絶縁体構造（２）とを備えている。上記金属／絶縁体構造は、半導体基板（１）の上側に配置されており、複数の金属領域（８１，８２，８３）と側面に沿って相互に隣接する絶縁体領域（１０）とを有している。さらに、半導体素子は、金属／絶縁体構造（２）上に配置されたパッシベーション層（３）を備えている。パッシベーション層（３）は、金属または金属を含む化合物からなっている。【選択図】図４
2006179916.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）と、
上記半導体基板（１）の上側に配置されるとともに、側面に沿ってお互い隣接する複数の金属領域（８１、８２、８３）と絶縁体領域（１０）とを有し、上記金属領域（８１、８２、８３）が、上記半導体本体（１）に電流を供給する役目を果たしている金属／絶縁体構造（２）と、
上記金属／絶縁体構造（２）上に配置されたパッシベーション層（３）とを備え、
上記パッシベーション層（３）が、金属または金属を含む化合物からなっていることを特徴とする半導体素子。
【請求項２】
上記パッシベーション層（３）は、ＮｉＰ、ＮｉＢ、ＮｉＲｅ、ＮｉＭｏＰ、ＮｉＭｏ、ＣｏＷ、ＷもしくはＴｉＮ、またはこのような単体／化合物の組み合わせからなっていることを特徴とする請求項１に記載の半導体素子。
【請求項３】
上記パッシベーション層（３）上に、Ｐｄ、Ａｕまたはこのような単体の組み合わせでできている層が配置されていることを特徴とする請求項２に記載の半導体素子。
【請求項４】
上記パッシベーション層（３）の厚みは、５０ｎｍ〜５μｍであることを特徴とする請求項１〜３のいずれか１項に記載の半導体素子。
【請求項５】
少なくとも１つの金属領域（８２）は、複数の金属サブ領域（１９、２０、２１）に分割されていて、
上記複数の金属サブ領域（１９、２０、２１）は、相互に並んで配置されているとともに、相互に間隔が取られており、
上記金属サブ領域（１９、２０、２１）間に配置されている自由空間（２２）は、上記金属サブ領域（１９、２０、２１）が上記パッシベーション層（３）によってお互い電気的に接続されるように、少なくとも一部に上記パッシベーション層（３）が充填されていることを特徴とする請求項１〜４のいずれか１項に記載の半導体素子。
【請求項６】
少なくとも１つの金属領域（８２）は、上記パッシベーション層（３）によって少なくとも部分的に充填されている凹部（２２）を有していることを特徴とする請求項１〜５のいずれか１項に記載の半導体素子。
【請求項７】
上記パッシベーション層（３）は、上記金属／絶縁体構造（２）の一部だけを被覆していることを特徴とする請求項１〜６のいずれか１項に記載の半導体素子。
【請求項８】
上記パッシベーション層（３）の形状および寸法は、上記金属／絶縁体構造（２）にかかる外力を大きく低減するように選択されていることを特徴とする請求項７に記載の半導体素子。
【請求項９】
上記パッシベーション層（３）によって被覆されている上記金属／絶縁体構造（２）の該一部分は、少なくとも１つの金属領域（８）の外側の角の部分と外側の縁の部分とのうちの一方であることを特徴とする請求項７または８に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッシベーション層を有する半導体素子に関するものである。
【背景技術】
【０００２】
一般的に、半導体素子に対する周囲の影響（例えば、温度の変化または湿度）を最小限に抑えるため、半導体素子にはパッシベーション層が備えられている。上記パッシベーション層は、半導体素子の機械的な安定化のためにも用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
パッシベーション層を有する半導体素子を深刻な温度変化にさらすと、パッシベーション層とパッシベーション層に隣接する半導体素子の領域との熱膨張係数が異なっているため、パッシベーション層に亀裂の生じることがある。パッシベーション層に亀裂の生じることがあるのは、特に、パッシベーション層に隣接する成形材料によって半導体素子が外部と仕切られている場合である。理由としては、パッシベーション層と成形材料との熱膨張係数は、相互に大きく異なっていることがあるからである。亀裂が半導体素子の重大領域（例えば、２つの導電性の領域を相互に絶縁する領域）に生じれば、この亀裂によって半導体素子の機能が損なわれてしまうこともある。最悪の場合、上記亀裂によって、半導体素子が完全な欠陥品になってしまう。
【０００４】
問題となる領域について、図１〜図３を参照した以下の記載によって例示的に説明を行う。
【０００５】
図１に、典型的なパワー半導体素子の詳細な断面図を示す。半導体基板１は、ここではシリコンからなっており、この半導体基板１上に、金属／絶縁体構造２が配置されている。上記金属／絶縁体構造２は、パッシベーション層３によって被覆されている。また、パッシベーション層３上には、バッファ層４が設けられている。上記バッファ層４上に、最終的な囲いとして機能する成形材料層５が配置されている。ここでは、金属／絶縁体構造２は、第１〜第３の金属面６・７・８を有している。上記第１〜第３の金属面６・７・８は、導電性の接続部９によって相互に電気的に接続されている。上記金属面６・７・８は、絶縁構造１０によってお互い電気的に絶縁されている別々の金属面領域に分割されている（この実施形態では、第１金属面６は５つの金属面領域６１〜６５に分割されており、第２金属面７は３つの金属面領域７１〜７３に分割されており、第３金属面８は３つの金属面領域８１〜８３に分割されている）。
【０００６】
パッシベーション層３と成形材料層５との熱膨張係数は、一般的に大きく異なっていることが知られており、温度が変化する場合は、パッシベーション層３とバッファ層４との間の遷移部に、図２に矢印１１で示す横方向の大きな張力が生じる。引張り応力が特定の閾値を上回れば、パッシベーション層３に亀裂１２が生じる。亀裂１２は、特に、最上金属面（第３金属面８）の縁の部分１３に隣接するパッシベーション層３の領域に生じる。
【０００７】
図３Ａに、参照番号１５で示す図２の領域の顕微鏡写真を示す。金属領域８２の縁の部分１３のパッシベーション層３に、亀裂１２が生じているのがはっきりと見える。図３Ａに示す亀裂１２は、重大なものではない。なぜなら、湿気は該亀裂１２を介して半導体基板１または絶縁中間領域（絶縁構造１０）に入り込めないからである。
【０００８】
図３Ｂに示すような状況はより重大である。図３Ｂにメタライゼーション１６を有する半導体素子の平面図を示す。メタライゼーション１６は、全体に広がっているか、または絶縁体領域１７によって分断されている。パッシベーション層３（ここでは、透明）は、メタライゼーション１６および絶縁体領域１７の上側に設けられており、熱応力によって上記パッシベーション層３に亀裂１２が生じている。該亀裂１２は、絶縁体領域１７の上側に延びており、深刻に受け止めなければならない危険性のもとになっている。なぜなら、亀裂１２のために、メタライゼーション１６の個々の領域の間の適切な絶縁、またはメタライゼーションの下側に配置されている導電性の領域の間の適切な絶縁が、確実には行われなくなっているためである。
【０００９】
本発明の目的は、パッシベーション層に亀裂が生じても機能が損なわれない、または機能が損なわれることを小さく抑える半導体素子を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、請求項１に記載の半導体素子を提供する。また、従属請求項に、本発明の構想の有利な改良形態および発展形態を示す。
【００１１】
本発明の半導体素子は、半導体基板と、半導体基板の上側に配置される金属／絶縁体構造とを備え、側面に沿って相互に隣接する複数の金属領域および絶縁体領域を有している。また、上記金属領域は、半導体基板に電流を供給する役目を果たしている。さらに、上記半導体素子は、上記金属／絶縁体構造上に配置されるパッシベーション層を有している。上記パッシベーション層は、金属または金属を含む化合物からなっている。
【００１２】
上記パッシベーション層は、ＮｉＰ、ＮｉＢ、ＮｉＭｏＰ、ＮｉＭｏ、ＣｏＷ、ＮｉＲｅ、ＷもしくはＴｉＮ、またはこのような単体／化合物の組み合わせからなっていることが好ましい。もし、Ｗ、ＴｉもしくはＴｉＮ、またはこれらの金属の組み合わせを使用する場合は、相互接続部間の導電性接続を中断するために、例えばフォトパターニングを用い、スパッタリングプロセスを利用する必要がある。
【００１３】
このような材料を使用することには様々な利点がある。１つ目は、金属または金属を含む化合物からなるパッシベーション層は、引き裂く力に対して非常に高い耐性を有している点である。２つ目は、このような材料と上記絶縁体領域に通常使用される材料（例えば、酸化物、窒化物、ＳｉＣ、酸化窒化物、またはこれらの材料の組み合わせ）との間の接着が非常に弱い点である。このことは、上記パッシベーション層中の、上記絶縁体領域の上側に延びている亀裂は、上記絶縁体領域から非常に広がりにくいことを意味している。また、このことは、上記絶縁体領域の上側に広がっている亀裂のために半導体素子が完全な欠陥品になってしまう可能性が比較的低いことを意味している。
【００１４】
上記利点は、上記パッシベーション層がＮｉＰまたはＮｉＭｏＰからなっており、上記金属領域の材料がアルミニウムである場合に特に顕著である。
【００１５】
全てのパッシベーション層材料が、ボンディング接触領域としての利用に適しているわけではないので、上記パッシベーション層上にボンディングワイヤを、直接ボンディングしにくいこともある。したがって、好ましい一実施形態では、上記パッシベーション層の少なくとも部分的な領域が、ボンディング接触領域としての役目を果たすＰｄまたはＡｕでできている薄層によって被覆されている。その結果、上記ＰｄまたはＡｕ層と、上記パッシベーション層と、上記パッシベーション層に接続された上記金属／絶縁体構造とを介して、電流を上記半導体基板へ供給できる。
【００１６】
上記パッシベーション層の典型的な厚みは、５０ｎｍ〜５μｍである。しかしながら、本発明は、この厚みの範囲に制限されない。
【００１７】
上記パッシベーション層自体だけではなく、上記パッシベーション層の下側に配置されている金属領域も、上記パッシベーション層に対して横方向に働く上述の引き裂く力（張力）によって損傷を受けることがある。したがって、張力が大きい場合は上記金属領域に変形が生じ、極端な場合には特定の金属領域が折り曲げられる、または引き裂かれてしまうことがある。
【００１８】
この問題を解決するため、上記金属領域に安定化構造が設けられていてもよい。この目的のため、上記金属領域は、複数の金属サブ領域にそれぞれ分割されている。複数の金属サブ領域は相互に並んで配置されており、相互に間隔が開いている。また、金属サブ領域がパッシベーション層によってお互い電気的に接続されるように、金属サブ領域の間にある自由空間は、パッシベーション層によって（少なくとも部分的に）充填されている。したがって、上記金属領域の一部は、他の導電性の材料（上記パッシベーション層の導電性の材料）によって置換されている。このようにして、上記金属領域に導電性の安定化構造が設けられている。さらに、上記安定化構造は、上記パッシベーション層によって少なくとも部分的に充填された上記金属領域中の凹部によって形成されていてもよい。
【００１９】
上述の説明では、上記パッシベーション層が金属／絶縁体構造の全体を被覆しているものと仮定していたが、上記パッシベーション層が上記金属／絶縁体構造の一部だけを被覆していてもよい。この場合は、上記パッシベーション層によって被覆されていない上記金属／絶縁体構造の一部は、成形材料によって直接被覆される。発明者は、上記パッシベーション層が上記金属／絶縁体構造の一部だけを被覆している場合であっても、上記金属／絶縁体構造に対する外力を充分に低減できることを見出した。例えば、上記金属／絶縁体構造の一部、実質的には少なくとも上記金属領域の外側の角の部分と外側の縁の部分とのうちの一方だけが上記パッシベーション層によって被覆されていれば、上記金属／絶縁体構造に対する外力を充分に低減できるという良好な結果になり得る。
【発明の効果】
【００２０】
金属または金属を含む化合物からなるパッシベーション層は、引き裂く力に対して非常に高い耐性を有している点と、このような材料と上記絶縁体領域に通常使用される材料との間の接着が非常に弱い点とによって、上記パッシベーション層中の、上記絶縁体領域の上側に延びている亀裂は、上記絶縁体領域から非常に広がりにくくなるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
図を参照しながら本発明の実施例について以下により詳しく説明を行う。図１は、従来のパワー半導体素子を詳細に示す断面図である。図２は、横方向に引張り応力がかかっている場合の図１に示すパワー半導体素子を詳細に示す図である。図３Ａは、図２の詳細な顕微鏡写真を示す図である。図３Ｂは、従来の半導体素子の詳細な平面図である。図４は、本発明の半導体素子の好ましい第１実施形態を詳細に示す断面図である。図５は、本発明の半導体素子の好ましい第２実施形態を詳細に示す断面図である。図６は、本発明の半導体素子の金属領域の好ましい一実施形態を示す平面図である。図７は、本発明の半導体素子の金属領域のさらに好ましい一実施形態を示す平面図である。図８は、本発明の半導体素子の好ましい第３実施形態を詳細に示す断面図である。図９は、本発明の半導体素子の好ましい第３実施形態を詳細に示す平面図である。これらの図では、同じ構成要素もしくは互いに対応する構成要素、または構成要素のグループに同じ参照番号を付けている。
【００２２】
図４に、本発明の半導体素子の好ましい第１実施形態を示す。この実施形態と図２に示す実施形態との本質的な違いは、パッシベーション層３の材料が、金属または金属を含む化合物からなっていることである。また、パッシベーション層３の材料は、ＮｉＰまたはＮｉＭｏＰであることが好ましい。この材料を使用することによって、パッシベーション層３は、参照番号１８によって示される場所において、絶縁構造１０に接着しなくなる、または、接着が非常に弱くなる。亀裂が絶縁構造１０の上側のパッシベーション層３に生じるか、または、上記亀裂が絶縁構造１０の方向へ広がっても、上記亀裂の上記絶縁構造１０への「飛び移り」によって上記絶縁構造１０が破損する可能性は非常に低い。なぜなら、パッシベーション層３は領域１８上に接着していないからである。上述のように、このようなパッシベーション層３を使用する場合、パッシベーション層３の引き裂く力に対しての耐性が非常に高いという利点もある。
【００２３】
図５に、最上金属面８の金属領域（例えば、金属領域８２）が複数の金属サブ領域１９・２０・２１に分割されている一実施形態を示す。上記金属サブ領域１９・２０・２１は、パッシベーション層３によって充填された自由空間２２によってお互い分離されている。したがって、パッシベーション層３は、金属サブ領域１９・２０・２１を相互に電気的に接続している。パッシベーション層材料によって充填された自由空間２２は、金属領域８２に設けられている安定化構造の構成要素になる。このような構成によって、金属領域８２の変形を回避することができる。
【００２４】
図６および図７に、金属領域（例えば、金属領域８２）を水平に切った平面図を示す。金属領域８２には、垂直に延びる凹部（トレンチ、ホール）２２が設けられている。上記凹部２２は、図６に示すように、あらゆる所望の幾何学形状を有していてもよい。
【００２５】
図７に、凹部２２がつながったトレンチの形状に形成されていてもよいことを示す。この実施形態では、金属領域８２は４つの金属サブ領域２３・２４・２５・２６に分割されている。凹部２２は、安定化するための横方向の支えを形成し、横方向への張力が高い場合に、金属サブ領域２３・２４・２５・２６が変形、または、引き裂かれて破損するのを防ぐ。
【００２６】
ここまでで説明してきた実施形態では、金属／絶縁体構造２全体が、パッシベーション層３によって被覆されている。図８に、パッシベーション層３（ここでは、ＮｉＭｏＰ）が、金属／絶縁体構造２の一部だけを被覆している場合を示す。したがって、パッシベーション層３によって被覆されていない金属／絶縁体構造２の部分は、成形材料５によって直接被覆されていてもよい。この実施形態は、発明者が、外部から（成形材料５から）金属／絶縁体構造２に加えられる力を大きく低減させるには一部のパッシベーション層３で充分だということを見出したことに基づくものであって、例えば、図８に示す実施形態で良好な結果が得られる。図８に示す実施形態では、金属／絶縁体構造２の、パッシベーション層３によって被覆されている上記一部は、実質的に、金属領域８の外側の角の部分と外側の縁の部分とのうちの少なくとも一方だけである。図８および図９は、ゲートメタライゼーション（金属領域８の外部領域）とソースメタライゼーション（金属領域８の内部領域）とを有するシングルトランジスタを示している。図８および図９に示すソースパッド２７およびゲートパッド２８は、（パターン化された）パッシベーション層３の一部であって、機械的な安定化要素としての役目も果たす。
【００２７】
図８および図９に記載の実施形態は、アルミニウム領域全体をＮｉＭｏＰによって「封入する」必要はないことを示している。代わりに、アルミニウム領域の一部だけを被覆するだけでもよいことを示している。ＮｉＭｏＰはアルミニウムよりもかなり硬いので、アルミニウム線がずらされる／移動されるのを防ぐことができる。上記アルミニウム領域の角の部分は、外力によって損傷を受ける可能性が最も高い。ただし、必ずしも上記アルミニウム領域の側壁をパッシベーション材料（例えばＮｉＭｏＰ）によって被覆する必要はなく、上記アルミニウム領域の最上面（すなわち、側壁以外）の一部を強化要素であるパッシベーション材料によって被覆するだけで充分でる。このように、アルミニウム領域は、外力（成形材料によって加えられる力）に対して一部のみ強化されている。
【００２８】
図８に、外側にあるＮｉＭｏＰパッシベーション層３によって部分的に被覆されているアルミニウム領域を有するシングルトランジスタの一例を示す。ＮｉＭｏＰは非常に硬いので、導線全体の上記角の部分に加えられる力を低減できる。その結果、導線はシングルトランジスタの中央領域方向へ大きくずらされなくなる。ＮｉＭｏＰパッシベーション層３は、例えば対応するフォトマスクを用いて作成されてもよい。
【００２９】
図９に、図８のシングルトランジスタの平面図を示す。強化要素である上記ＮｉＭｏＰは、外部導線上（導線の外部表面上）に配置されている。図９に示すように、ソース面（内部アルミニウム領域８）が設けられているならば、「最小主義的な」方法を採用してもよい。つまり、ＮｉＭｏＰ（または、他の材料も）を使用してソース面の角の部分を強化するだけで充分になる。強化要素である上記ＮｉＭｏＰは、三角形の要素であってもよく、また、他の多角形の強化要素であってもよい。
【００３０】
本発明のさらに他の側面について以下の記載で説明する。
【００３１】
パワーＩＣ技術では、大パワーＤＭＯＳトランジスタは、一般的にチップの端の部分に配置されている。上記トランジスタは、大きな金属面を有している。これらの大きな金属面のサイズは、０．０１ｍｍ２〜数ｍｍ２であって差し支えなく、数百ｎｍの厚みのパッシベーション層３を有するプラスチックパッケージの成形材料に対して絶縁されている（図１）。上記チップ、上記チップが固定されているリードフレーム、および上記成形材料の膨張係数はそれぞれ異なっているので、パッシベーション層３に大きな張力がかかる。アルミニウムまたは銅からなる上記最上金属層は、多くの場合、上記張力を吸収することができない（文献１および２）。したがって、パッシベーション層亀裂が生じ、場合によっては作業中に上記チップの欠陥が生じる。上記チップの丈夫さは、一般的に複数の温度サイクルを通して決定されている。多くの場合、上記亀裂を最小限にするために、バッファ層（例えば、ポリイミドなど）がチップパッシベーション層と成形材料との間に設けられている。
【００３２】
従来までは、上記亀裂をかなり小さく維持することができた。しかし、機能部の小型化が進む結果、最近ではＣＭＰ（chemical mechanical polishing）などの平坦化技術が、メタライゼーションにおいて使用されるようになってきている。これらの技術によって、メタライゼーション表面は完全に平坦となる。その結果、成形材料の力が、平坦になったメタライゼーション表面の領域全体にかかり、多数の大きな亀裂を生じさせ得る（図２および図３）。もし、これらの亀裂が個々のメタライゼーション面の間の電気的な絶縁体（層間絶縁体（ＩＬＤ））にも広がった場合、湿気が上記チップに浸透してしまう可能性が生じる。最悪の場合（例えば、金属が上記亀裂に押し込まれたら）には漏電を起こしてしまう。
【００３３】
これらの影響は、小型化の結果、高い電流密度を利用するために最上金属層を厚くするほど、より顕著になる。その結果、アルミニウムの変形性（可塑性）が高くなり、金属線の傾きを引き起こす可能性が生じる。
【００３４】
原則的に、上記亀裂は最上金属層の縁の部分に生じ、最上金属層に沿ってＩＬＤの下側へ達する（図３）ので、上記亀裂そのものを防止するか、または上記亀裂がＩＬＤへ達するのを防止する必要がある。さらに、パッシベーション層は、成形材料によって誘発される剪断応力がかかるので、保護を受けて金属経路の形状を維持するようになっていることが望ましい。なぜなら、そうしない場合は、エレクトロマイグレーションの低減（金属経路の信頼性には電流不足からの保護が必要）を考慮する必要があるからである。これらの条件は、最上金属経路を金属によって被覆することにより達成できる（図２）。
【００３５】
引き裂き力に対する金属の耐性は、一般的に使用されるパッシベーション層材料（窒化物および酸化物）よりもかなり高い。よって、ＮｉＰまたはＮｉＭｏＰを使用することが好ましい。ＮｉＰまたはＮｉＭｏＰは、例えば電気化学的自己組織化の様式で堆積されていてもよく、好ましいパッシベーション層の厚みは、５０ｎｍ〜５μｍである。ＮｉＰまたはＮｉＭｏＰという材料は、酸化物または窒化物ほど裂け易くなく、アルミニウムには接着するが、下側に配置されているＩＬＤには接着しないという利点を有している。したがって、ＮｉＰまたはＮｉＭｏＰの亀裂がＩＬＤにも飛び移るという可能性は少ない。ＮｉＰまたはＮｉＭｏＰは非常に硬いので、アルミニウムも変形できない。
【００３６】
成形材料によって大きな力がかけられても大きなアルミニウム領域の形状を安定して維持するために、大きなアルミニウム領域（より一般的には、最上メタライゼーション）をより小さな領域にパターン化してもよい（図５参照）。しかしながら、より小さな領域の間に結果として生じる間隔は、パッシベーション層（ＮｉＰまたはＮｉＭｏＰ）の厚みの２倍未満となっているほうがよい。これは、より小さな領域を、ＮｉＰまたはＭｉＭｏＰを介してお互いを再び電気的に接続するためである。最上メタライゼーションのパターニングは、様々な方法で行うことができる。１つ目の方法は、一部または全体がＮｉＰまたはＮｉＭｏＰによって充填されている何らかの形状のホールを、最上金属層へ導入することが考えられる（図６参照）。ホール全体がＮｉＰまたはＭｉＭｏＰによって充填されている場合はシート抵抗が上昇するので望ましくない。他の方法としては、金属層を金属領域に分解し、パッシベーション層のＮｉＰまたはＮｉＭｏＰを介して、これらの領域を電気的に再び接続することがあげられる（図７参照）。
【００３７】
ＮｉＰまたはＮｉＭｏＰ上のボンディング信頼性はあまり高くないので、ＮｉＰ上にＰｄ、ＡｕまたはＰｄ／Ａｕをさらに堆積するほうが都合がよい。これらの層は、結果的に非常に薄くできる。また、これらの層は、ボンディングワイヤの接続用のパッドの領域において特に必要とされているものである。しかしながら、このような層は、ＮｉＰ（ＮｉＭｏＰ）の他の部分でも邪魔にならないであろう。それゆえ、これらの層は、ＮｉＰ（ＮｉＭｏＰ）の他の部分にも（すなわち、パッシベーション層の全領域に）堆積されていてもよい。このようにして保護された最上メタライゼーションと、バッファ層（好ましくはイミド）との間、またはバッファ層が使用されていない場合は成形材料との間に、化学的もしくは機械的な接着促進要素によって、接着が生じていてもよい（接着促進要因は、接着剤と同等のものである。例えば、イミドをチップパッシベーション層と成形材料との間の接着促進要素として使用できる）。さらに、貴金属およびＩＬＤ層に同時に接着するイミドおよび成形材料を使用することもできる。
【００３８】
したがって、本発明の本質的な側面は、、上記最上金属層の酸化物または窒化物パッシベーション層を、ＮｉＰ、ＮｉＢ、ＮｉＭｏ、ＮｉＭｏＰ、ＣｏＷ、ＣｏＷＰまたはＮｉＲｅなどの安定化金属によって置換することである。他の金属（ＷまたはＴｉＮなど）も同様に考えられる。これらの層は、選択的に堆積できないので、選択的な除去プロセスがさらに必要となる。ＮｉＰ、ＮｉＢ、ＮｉＭｏ、ＮｉＭｏＰ、ＣｏＷ、ＣｏＷＰまたはＮｉＲｅは、原則的にＩＬＤに接着しないという利点を有している。したがって、大きな剪断応力の存在によってＮｉＰ、ＮｉＢ、ＮｉＭｏ、ＮｉＭｏＰ、ＣｏＷ、ＣｏＷＰまたはＮｉＲｅに引き起こされる亀裂は、上記ＩＬＤへ広がることができない。
【００３９】
図５に、熱膨張係数の違いによって、基本的に張力は成形材料に生じるということを示す。成形材料は、一般的に、シリコンチップおよびメタライゼーションの８倍の膨張または収縮をする。張力は、バッファ層４（好ましくはイミド）によって多少低減され、上記チップの外部から内部へ向かう。なぜなら、成形材料は、チップの周囲に約１８０℃で注入されているからである。チップの使用温度は、一般的に１８０℃未満である。
【００４０】
ＮｉＰは、標準的なものとして使用されている金属（ＡｌおよびＣｕ）よりも導電性があるので、ＮｉＰによって導電性の横方向への支えを組み込むことができる。上記伝導性の横方向の支えは、成形材料からの剪断応力に対して、最上金属層を安定化させる。
【００４１】
図６に、側壁のパッシベーション層と、保護されている上記パターン化された金属層とが表されている大きな金属層の水平断面を示す。上記横方向の支えは、最上金属層内の領域であってもよく、これらの領域はつながっている必要はない。図７に、つながった横方向の支えも可能なことを示す。金属領域が大きい場合は、むしろつながった横方向の支えを使用するほうがよい。
［文献］
文献１：John Sauber著の「Modeling of die surfaces features of integrated circuits to improve device realiability」
文献２：M. Huang, Z. Sao著の「Thin film cracking by ratcheting caused by temperatur cycling」
【図面の簡単な説明】
【００４２】
【図１】従来のパワー半導体素子を詳細に示す断面図である。
【図２】横方向に引張り応力がかかっている場合の図１に示すパワー半導体素子を詳細に示す図である。
【図３Ａ】図２の詳細な顕微鏡写真を示す図である。
【図３Ｂ】従来の半導体素子の詳細な平面図である。
【図４】本発明の半導体素子の好ましい第１実施形態を詳細に示す断面図である。
【図５】本発明の半導体素子の好ましい第２実施形態を詳細に示す断面図である。
【図６】本発明の半導体素子の金属領域の好ましい一実施形態を示す平面図である。
【図７】本発明の半導体素子の金属領域のさらに好ましい一実施形態を示す平面図である。
【図８】本発明の半導体素子の好ましい第３実施形態を詳細に示す断面図である。
【図９】本発明の半導体素子の好ましい第３実施形態を詳細に示す平面図である。
【符号の説明】
【００４３】
１    半導体基板
２    金属／絶縁体構造
３    パッシベーション層
４    バッファ層
５    成形材料層
６    第１金属面
７    第２金属面
８    第３金属面
９    伝導性の接続部
１０    絶縁構造
１１    矢印
１２    亀裂
１３    縁の部分
１４    領域
１５    領域
１６    メタライゼーション
１７    絶縁体領域
１８    領域
１９    金属サブ領域
２０    金属サブ領域
２１    金属サブ領域
２２    自由空間
２３    金属サブ領域
２４    金属サブ領域
２５    金属サブ領域
２６    金属サブ領域
２７    ソースパッド
２８    ゲートパッド
【図１】
2006179916.tif 000003
【図２】
2006179916.tif 000004
【図３Ａ】
2006179916.tif 000005
【図３Ｂ】
2006179916.tif 000006
【図４】
2006179916.tif 000007
【図５】
2006179916.tif 000008
【図６】
2006179916.tif 000009
【図７】
2006179916.tif 000010
【図８】
2006179916.tif 000011
【図９】
2006179916.tif 000012
【外国語明細書】
2006179916000001.pdf