(57)【要約】【課題】  微細加工が可能な微細パターン形成方法を提供する。【解決手段】  パターニングされたマスク層７６の側壁にプラズマ反応生成物を堆積させてマスク層７６のパターン幅を広げる第１工程と，パターン幅が広げられたマスク層７６をマスクとして，第１の被エッチング層７４をエッチングする第２工程と，エッチングされた第１の被エッチング層７４に生じたスペース８０にマスク材８１を埋め込む第３工程と，スペース８０に埋め込まれたマスク材を残して，第１の被エッチング層７４をエッチングする第４工程と，残されたマスク材８１をマスクとして，第２の被エッチング層７２をエッチングする第５工程とを有することを特徴とする，微細パターン形成方法である。【選択図】  図３
2006253245.tif 000002
【特許請求の範囲】
【請求項１】
パターニングされたマスク層の側壁にプラズマ反応生成物を堆積させて前記マスク層のパターン幅を広げる第１工程と，
前記パターン幅が広げられたマスク層をマスクとして，第１の被エッチング層をエッチングする第２工程と，
前記エッチングされた第１の被エッチング層に生じたスペースにマスク材を埋め込む第３工程と，
前記スペースに埋め込まれたマスク材を残して，前記第１の被エッチング層をエッチングする第４工程と，
前記残されたマスク材をマスクとして，第２の被エッチング層をエッチングする第５工程と，
を有することを特徴とする，微細パターン形成方法。
【請求項２】
前記マスク層は，フォトレジスト材から成ることを特徴とする，請求項１に記載の微細パターン形成方法。
【請求項３】
前記第１工程において，処理ガスとして，ＣＦ系ガス，ＣＨＦ系ガス，またはＣＨ系ガスのいずれかを用いることを特徴とする，請求項１または２に記載の微細パターン形成方法。
【請求項４】
前記スペースの幅が，５０ｎｍ以下であることを特徴とする，請求項１〜３のいずれかに記載の微細パターン形成方法。
【請求項５】
前記第２工程は，マスク層の下に形成された反射防止層をエッチングした後，第１の被エッチング層をエッチングすることにより行われることを特徴とする，請求項１〜４のいずれかに記載の微細パターン形成方法。
【請求項６】
前記第３工程は，第１の被エッチング層を覆うように堆積物を堆積させた後，ＣＭＰ処理あるいはエッチバック処理によって，前記第１の被エッチング層を露出させることにより行われることを特徴とする，請求項１〜５のいずれかに記載の微細パターン形成方法。
【請求項７】
前記第３工程において，前記スペースに埋め込むマスク材は，前記第１の被エッチング層と異なる材質であることを特徴とする，請求項１〜６のいずれかに記載の微細パターン形成方法。
【請求項８】
前記第１の被エッチング層と前記第２の被エッチング層が同じ材質であり，前記第１の被エッチング層と前記第２の被エッチング層の間にエッチストップ層が形成されていることを特徴とする，請求項１〜７のいずれかに記載の微細パターン形成方法。
【請求項９】
前記第５工程は，第１の被エッチング層の下に形成されたエッチストップ層を除去した後，第２の被エッチング層をエッチングすることにより行われることを特徴とする，請求項８に記載の微細パターン形成方法。
【請求項１０】
前記第１の被エッチング層と前記第２の被エッチング層がポリシリコンであり，前記エッチストップ層がシリコン酸化膜あるいはシリコン窒化膜であることを特徴とする，請求項８または９に記載の微細パターン形成方法。
【請求項１１】
前記第１の被エッチング層が低誘電率膜材料であり，前記第２の被エッチング層がポリシリコンであり，前記マスク材がアモルファスカーボンであることを特徴とする，請求項１〜７のいずれかに記載の微細パターン形成方法。
【請求項１２】
前記第５工程の後，更にマスク材を除去する第６工程を有することを特徴とする，請求項１〜１１のいずれかに記載の微細パターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，微細パターン形成方法に関する。
【背景技術】
【０００２】
一般に，半導体デバイスを製造するためには，半導体ウェハ（以下，「ウェハ」という）の上に積層された薄膜に所望の微細パターンを形成するエッチング処理が行われる。このエッチング処理には，微細パターン回路を形成するためにフォト・リソグラフィ技術が用いられる。具体的には，まずエッチングの対象となる被エッチング層上にフォトレジスト材を均一に塗布し，乾燥後，このフォトレジスト膜に所定波長の光を照射する露光処理を実施して，微細回路等のパターンを転写する。
【０００３】
例えば，フォトレジスト材がポジ型の場合，フォトレジスト膜のうち光が照射された部分が現像処理によって除去され，パターニングされたマスク層が形成される。次に，このマスク層をマスクとして用いてプラズマエッチング処理等を施すことによって，被エッチング層が所望のパターンに削られる。
【０００４】
このようにフォト・リソグラフィ技術を用いて各種パターンを形成する半導体デバイスの製造分野においては，パターンの寸法の微細化・集積化がますます進行している。例えば，半導体装置については，その設計ルールの微細化に伴って，各パターンの寸法も小さくなってきている。ところが，微細化の程度はフォトリソグラフィー技術の解像度にかかっており，フォトリソグラフィー法による形成が可能な寸法が，微細加工の限界となっている。
【０００５】
また最近では，露光光源にＫｒＦエキシマレーザ（２４８ｎｍ）やＡｒＦエキシマレーザ（１９３ｎｍ）を用いた露光方法が提案されてきているが，その露光技術を用いても，これ迄の手法では，単独配線で６０ｎｍ幅程度の微小寸法(Critical Dimensions: CD)が限界である。また，変形照明や位相シフト法との併用が試みられているが，変形照明においては，光源の一部を遮るため，露光時間が長くなってスループットが低下する問題があり，また，位相シフト法によれば解像度が向上するものの，マスク製造方法が非常に煩雑になる問題がある。そこで特許文献１では，レジスト膜にイオン注入してから，所望のパターンにエッチングする方法が開示されている。
【０００６】
【特許文献１】特開平８−４５９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように半導体デバイスの製造分野において微細加工をするための種々の方策が採られているが，依然として通常の加工では，ＣＤ６０ｎｍ幅程度が限界である。例えば半導体デバイスであるＭＯＳＦＥＴの場合，ゲート長を短くすることにより性能向上が図れるが，現在の露光技術では，５０ｎｍ以下の短いゲートを作成するのは困難である。
【０００８】
本発明は，このような問題に鑑みてなされたもので，その目的は，微細加工が可能な微細パターン形成方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために，本発明によれば，パターニングされたマスク層の側壁にプラズマ反応生成物を堆積させて前記マスク層のパターン幅を広げる第１工程と，前記パターン幅が広げられたマスク層をマスクとして，第１の被エッチング層をエッチングする第２工程と，前記エッチングされた第１の被エッチング層に生じたスペースにマスク材を埋め込む第３工程と，前記スペースに埋め込まれたマスク材を残して，前記第１の被エッチング層をエッチングする第４工程と，前記残されたマスク材をマスクとして，第２の被エッチング層をエッチングする第５工程と，を有することを特徴とする微細パターン形成方法が提供される。
【００１０】
この方法によれば，パターン幅が広げられたマスク層をマスクとして第１の被エッチング層をエッチングすることにより，第１の被エッチング層に幅の狭いスペースを形成することができる。そして，このスペースに埋め込んだマスク材をマスクとすることにより，第２の被エッチング層を，第１の被エッチング層に形成したスペースと同程度の幅の狭いパターンを形成できるようになる。
【００１１】
この方法において，前記マスク層は，例えばフォトレジスト材から成る。このフォトレジスト材は，ＡｒＦ光に感光するタイプであっても良い。また，前記第１工程において，処理ガスとして，例えばＣＦ系ガス，ＣＨＦ系ガス，またはＣＨ系ガスのいずれかを用いても良い。例えば，ＣＨＦ３を処理ガスとして用いれば，第１工程において，マスク層のパターン幅は，効率よく拡張される。例えば前記スペースの幅を，５０ｎｍ以下とすることも可能である。また，前記第２工程は，マスク層の下に形成された反射防止層をエッチングした後，第１の被エッチング層をエッチングすることにより行うこともできる。この場合，有機系の反射防止膜を採用することが可能である。また，前記第３工程は，例えば第１の被エッチング層を覆うように堆積物を堆積させた後，ＣＭＰ処理あるいはエッチバック処理によって，前記第１の被エッチング層を露出させることにより行うこともできる。また，前記第３工程において，前記スペースに埋め込むマスク材は，前記第１の被エッチング層と異なる材質であっても良い。また，前記第１の被エッチング層と前記第２の被エッチング層が同じ材質であり，前記第１の被エッチング層と前記第２の被エッチング層の間にエッチストップ層が形成されていても良い。その場合，前記第５工程は，第１の被エッチング層の下に形成されたエッチストップ層を除去した後，第２の被エッチング層をエッチングすることにより行っても良い。また，前記第１の被エッチング層と前記第２の被エッチング層がポリシリコンであり，前記エッチストップ層がシリコン酸化膜あるいはシリコン窒化膜であってもよい。また，前記第１の被エッチング層が低誘電率膜材料であり，前記第２の被エッチング層がポリシリコンであり，前記マスク材がアモルファスカーボンであっても良い。また，前記第５工程の後，更にマスク材を除去する第６工程を有していても良い。
【発明の効果】
【００１２】
本発明によれば，幅の狭いスペースを利用して幅の狭いマスクを形成することにより，微細なパターン形成が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００１４】
本実施の形態にかかる微細パターン形成方法を行うプラズマ処理装置の一例として，平行平板型のプラズマ処理装置１の概略構成を図１に示す。
【００１５】
このプラズマ処理装置１は，例えば表面が陽極酸化処理（アルマイト処理）されたアルミニウムから成るチャンバ（処理容器）１０を有しており，このチャンバ１０は接地されている。チャンバ１０内の底部にはセラミックなどの絶縁板１１を介して，被処理体としての半導体ウェハ（以下，「ウェハ」という）Ｗを載置するためのサセプタ支持台１２が設けられている。このサセプタ支持台１２の上には，下部電極を構成するサセプタ１３が設けられている。このサセプタ１３にはハイパスフィルタ（ＨＰＦ）１４が接続されている。
【００１６】
サセプタ支持台１２の内部には，温度調節媒体室２０が設けられている。そして，導入管２１を介して温度調節媒体室２０に温度調節媒体が導入，循環され，排出管２２から排出される。このような温度調節媒体の循環により，サセプタ１３を所望の温度に調整できる。
【００１７】
サセプタ１３は，その上側中央部が凸状の円板状に成形され，その上にウェハＷと略同形の静電チャック２５が設けられている。静電チャック２５は，絶縁材の間に電極２６が介在された構成となっている。静電チャック２５は，電極２６に接続された直流電源２７から例えば２．５ｋＶの直流電圧が印加される。これによって，ウェハＷが静電チャック２５に静電吸着される。
【００１８】
そして，絶縁板１１，サセプタ支持台１２，サセプタ１３，および静電チャック２５には，被処理体であるウェハＷの裏面に伝熱媒体（例えばＨｅガスなどのバックサイドガス）を供給するためのガス通路２８が形成されている。この伝熱媒体を介してサセプタ１３とウェハＷとの間の熱伝達がなされ，ウェハＷが所定の温度に維持される。
【００１９】
サセプタ１３の上端周縁部には，静電チャック２５上に載置されたウェハＷを囲むように，環状のフォーカスリング３０が配置されている。このフォーカスリング３０は，セラミックスもしくは石英などの絶縁性材料，または導電性材料によって構成されている。フォーカスリング３０が配置されることによって，エッチングの均一性が向上する。
【００２０】
また，サセプタ１３の上方には，このサセプタ１３と平行に対向して上部電極３５が設けられている。この上部電極３５は，絶縁材３６を介して，チャンバ１０の内部に支持されている。上部電極３５は，サセプタ１３との対向面を構成し多数の吐出孔３７を有する電極板３８と，この電極板３８を支持する電極支持体３９とによって構成されている。電極板３８は例えば石英から成り，電極支持体３９は例えば表面がアルマイト処理されたアルミニウムなどの導電性材料から成る。なお，サセプタ１３と上部電極３５との間隔は，調節可能とされている。
【００２１】
上部電極３５における電極支持体３９の中央には，ガス導入口４０が設けられている。このガス導入口４０には，ガス供給管４１が接続されている。さらにこのガス供給管４１には，バルブ４２およびマスフローコントローラ４３を介して，処理ガス供給源４４が接続されている。
【００２２】
この処理ガス供給源４４から，プラズマエッチングのためのエッチングガスが供給されるようになっている。なお，図１には，ガス供給管４１，バルブ４２，マスフローコントローラ４３，および処理ガス供給源４４等から成る処理ガス供給系を１つのみ示しているが，プラズマ処理装置１は，複数の処理ガス供給系を備えている。例えば，ＣＦ４，ＣＨＦ３，Ｃ４Ｆ８，Ｎ２，Ｏ２，Ｃｌ２，ＨＢｒおよびＡｒ等の処理ガスが，それぞれ独立に流量制御され，チャンバ１０内に供給される。
【００２３】
チャンバ１０の底部には排気管５０が接続されており，この排気管５０には排気装置５１が接続されている。排気装置５１は，ターボ分子ポンプなどの真空ポンプを備えており，チャンバ１０内を所定の減圧雰囲気（例えば０．６７Ｐａ以下）に調整する。また，チャンバ１０の側壁にはゲートバルブ５２が設けられている。このゲートバルブ５２が開くことによって，チャンバ１０内へのウェハＷの搬入，および，チャンバ１０内からのウェハＷの搬出が可能となる。なお，ウェハＷの搬送には例えば，ウェハカセットが用いられる。
【００２４】
上部電極３５には，第１の高周波電源５５が接続されており，その給電線には第１の整合器５６が介挿されている。また，上部電極３５にはローパスフィルタ（ＬＰＦ）５７が接続されている。この第１の高周波電源５５は，５０〜１５０ＭＨｚの範囲の周波数を有する電力を出力することが可能である。このように高い周波数の電力を上部電極３５に印加することにより，チャンバ１０内に好ましい解離状態でかつ高密度のプラズマを形成することができ，従来と比べて低圧条件下のプラズマ処理が可能となる。第１の高周波電源５５の出力電力の周波数は，５０〜８０ＭＨｚが好ましく，典型的には図示した６０ＭＨｚまたはその近傍の周波数に調整される。
【００２５】
下部電極としてのサセプタ１３には，第２の高周波電源６０が接続されており，その給電線には第２の整合器６１が介挿されている。この第２の高周波電源６０は数百ｋＨｚ〜十数ＭＨｚの範囲の周波数を有する電力を出力することが可能である。このような範囲の周波数の電力をサセプタ１３に印加することにより，被処理体であるウェハＷに対してダメージを与えることなく適切なイオン作用を与えることができる。第２の高周波電源６０の出力電力の周波数は，典型的には図示した１３．５６ＭＨｚまたは２ＭＨｚ等に調整される。
【００２６】
次に，図１に示したプラズマ処理装置１によって，エッチング処理される被処理体の一例としてのウェハＷの膜構造について，図２を参照しながら説明する。
【００２７】
図２に示したように，この実施の形態に示す被処理体としてのウェハＷは，シリコン基板７０の上に，順次積層された絶縁層７１，第２の被エッチング層７２，エッチストップ層７３を備え，さらにエッチストップ層７３の上に順次積層された，第１の被エッチング層７４，反射防止膜７５，マスク層７６を備えている。
【００２８】
マスク層７６は，フォトレジスト材から成る。このマスク層７６を構成するフォトレジスト材は，例えば，ＡｒＦ光（波長１９３ｎｍ）に感光するタイプのもので，その厚さは例えば２００〜２６０ｎｍである。
【００２９】
反射防止膜(Bottom Anti-Reflecting Coating: ＢＡＲＣ)７５は，マスク層７６をＡｒＦ光等で露光する際に，露光光を吸収して下地層からの反射光を抑制するために，マスク層７６の下に配置される。この反射防止膜７５を設けることによって，より微細なパターニングが可能となる。なお，ここでの反射防止膜７５の膜厚は例えば４０〜９０ｎｍである。
【００３０】
第１の被エッチング層７４は，例えばポリシリコンから構成されており，その厚さは例えば５０〜１５０ｎｍである。
【００３１】
エッチストップ層７３は，例えばＴＥＯＳ(TetraEthyl OrthoSilicate)から構成されており，第１の被エッチング層７４をエッチングする際に，エッチングストップ層として働く。なお，ここでのエッチストップ層の厚さは例えば１０〜３０ｎｍである。
【００３２】
第２の被エッチング層７２は，例えばポリシリコンから構成されており，その厚さは例えば１００〜１５０ｎｍである。また，絶縁層７１は，例えばシリコン酸化膜から構成されており，その厚さは例えば１〜２ｎｍである。例えば，ウェハＷからトランジスタとしてのＭＯＳＦＥＴを製造する場合，第２の被エッチング層７２はゲート電極となり，絶縁層７１はゲート酸化膜となる。
【００３３】
以上のような膜構造を有するウェハＷは，プラズマ処理装置１によってエッチング処理される前に，予めフォト・リソグラフィ処理が施される。このフォト・リソグラフィ処理は，マスク層７６に対して実施されるものであり，マスク層７６には，例えばライン・アンド・スペース・パターンが形成される。
【００３４】
フォト・リソグラフィ処理が施された時点でのウェハＷの縦断面を図３（ａ）に示す。同図（ａ）に示したように，フォト・リソグラフィ処理によってパターニングされたマスク層７６には，所定の間隔Ｌをもったスペース８０が形成されてている。このスペース８０の間隔Ｌは，例えば１３０ｎｍ程度である。
【００３５】
そこで先ず第１工程では，予めフォト・リソグラフィ工程においてパターニングされたマスク層７６の側壁にプラズマ反応生成物を堆積させて，マスク層７６の各パターン幅を広げるようにプロセス条件を設定する。この場合，単にパターン幅を広げるだけでなく，マスク層７６の各パターン間に形成されたスペース８０の間隔Ｌが，第１工程終了時点で所望の長さとなるようにプロセス条件を設定する。第１工程における具体的なプロセス条件の例を以下に示す。なお，この第１工程においては，マスク層７６の下に配置された反射防止膜７５はほとんどエッチングされない。
【００３６】
処理ガス：ＣＨＦ３（流量２００ｓｃｃｍ）
チャンバ内圧力：１０ｍＴｏｒｒ
上部電極印加高周波電力：２００Ｗ
下部電極印加高周波電力：１００Ｗ
Ｈｅガス圧力（センター／エッジ）：３／３Ｔｏｒｒ
チャンバ内温度（トップ／ウォール／ボトム）：８０／６０／３０℃
処理（堆積）時間：１８５ｓｅｃ
【００３７】
上記のプロセス条件で第１工程を実施すると，マスク層７６の側壁にプラズマ反応生成物が堆積することにより，図３（ｂ）に示すように，マスク層７６のパターン幅が増加し，マスク層７６の各パターン間に形成されたスペース８０の間隔Ｌは，例えば５０ｎｍ程度まで狭められる。
【００３８】
なお，この第１工程の処理時間（１８５ｓｅｃ）については，例えば次の手法に基づいて決定される。即ち，予め同様の膜構造を有するウェハサンプルを用いて，マスク層のパターン幅（初期値）を測定しておく。次に，同一の条件下で第１工程を実施し，適当な時間で処理を止め，そのときのマスク層のパターン幅を測定する。ここで測定されたパターン幅と初期値との差を求める。そして，このパターン幅の差と処理時間から，第１工程におけるマスク層のパターン幅増加率（線分の傾き）を算出すれば，その増加率に従ってマスク層７６の各パターン間に形成されるスペース８０の間隔Ｌを調整できるようになる。なお，各種プロセスパラメータを変更することによって処理時間（第１工程の実施時間）を調整することができる。
【００３９】
ところで，フォト・リソグラフィ工程において，フォトレジスト材から成るマスク層７６にライン・アンド・スペース・パターンが形成されると，ライン端（側壁部）は，完全な直線には仕上がらず，ここに僅かな粗さ（うねり）が生じてしまい，ライン・エッジ・ラフネス（LER: Line Edge Roughness）の要因となる。ＬＥＲは，通常数ｎｍ程度と小さいが，パターンの微細化が進むとこのオーダでも無視できなくなる。より高性能であって超微細な半導体装置を製造するためには，ＬＥＲを軽減させる必要がある。この点，本実施の形態によれば，第１工程において，マスク層７６のパターン幅が拡大し，これに伴いライン端の平坦化も実現する。
【００４０】
このように，第１工程を終了した時点で，マスク層７６のパターン幅が拡大し，マスク層７６の各パターン間に形成されたスペース８０の間隔Ｌは，例えば５０ｎｍ程度まで狭められ，またＬＥＲも軽減する。そして，続く第２工程において，パターン幅が揃ったマスク層７６をマスクとして用いて，反射防止膜７５と第１の被エッチング層７４をエッチングする。
【００４１】
この第２工程では，前述の第１工程においてパターン幅が広げられたマスク層７６をマスクとして，先ず，図３（ｃ）に示すようにマスク層７６の下に形成された反射防止層７５をエッチングし，その後，図３（ｄ）に示すように第１の被エッチング層７４をエッチングする。反射防止層７５をエッチングする場合の具体的なプロセス条件の例を以下に示す。
【００４２】
処理ガス：ＣＦ４（流量４０ｓｃｃｍ）＋Ｏ２（流量４０ｓｃｃｍ）
チャンバ内圧力：２０ｍＴｏｒｒ
上部電極印加高周波電力：６００Ｗ
下部電極印加高周波電力：１００Ｗ
【００４３】
なお，第２工程では，反射防止層７５の下地層である第１の被エッチング層７４の露出を検出した後，続いて第１の被エッチング層７４をエッチングする。第１の被エッチング層７４をポリシリコンとした場合の具体的なエッチング条件の例を以下に示す。
【００４４】
処理ガス：ＨＢｒ（流量４００ｓｃｃｍ）＋Ｏ２（流量２ｓｃｃｍ）
チャンバ内圧力：３０ｍＴｏｒｒ
上部電極印加高周波電力：２００Ｗ
下部電極印加高周波電力：１５０Ｗ
【００４５】
上記のプロセス条件で第２工程を実施すると，図３（ｄ）に示すように，間隔Ｌを例えば５０ｎｍ程度まで狭められたスペース８０が，第１の被エッチング層７４にまで達して，第１の被エッチング層７４が同様の間隔Ｌでパターニングされる。
【００４６】
次に第３工程において，前記エッチングされることにより第１の被エッチング層７４にまで達したスペース８０に，マスク材を埋め込む。この第３工程では，予めアッシング処理を行うことにより，図３（ｅ）に示すようにマスク層７６と反射防止層７５を除去しておく。こうして第１の被エッチング層７４を露出させてから，図３（ｆ）に示すように第１の被エッチング層７４を覆うようにマスク材８１である堆積物をウェハＷ上に全体的に堆積させ，第１の被エッチング層７４の各パターン間に形成されたスペース８０にマスク材８１を埋め込む。その後，ＣＭＰ処理あるいはエッチバック処理を行い第１の被エッチング層７４の上面を覆っているマスク材８１を除去することにより，図４（ｇ）に示すように第１の被エッチング層７４を露出させる。この第３工程において，マスク材８１に用いられる堆積物は，例えばシリコン酸化膜があり，ＴＥＯＳ(TetraEthyl OrthoSilicate)と酸素によるプラズマＣＶＤ法，あるいはＴＥＯＳとオゾンを使用した常圧ＣＶＤ法により堆積させる。また，シリコン酸化膜の代りにシリコン窒化膜を堆積させても良い。
【００４７】
次に第４工程において，図４（ｈ）に示すように第１の被エッチング層７４に形成された各スペース８０に埋め込まれたマスク材８１を残して，第１の被エッチング層７４をエッチングする。こうして第１の被エッチング層７４をエッチング除去することにより，エッチストップ層７３の上には，幅Ｌを例えば５０ｎｍ程度まで狭められたマスク材８１のみが残された状態となる。なお，この第４工程において，第１の被エッチング層７４をポリシリコンとした場合の具体的なエッチング条件の例を以下に示す。
【００４８】
処理ガス：ＨＢｒ（流量４００ｓｃｃｍ）＋Ｏ２（流量２ｓｃｃｍ）
チャンバ内圧力：３０ｍＴｏｒｒ
上部電極印加高周波電力：２００Ｗ
下部電極印加高周波電力：１５０Ｗ
【００４９】
次に第５工程において，エッチストップ層７３の上に残されたマスク材８１をマスクとして，第２の被エッチング層７２をエッチングする。この場合，先ずエッチストップ層７３の上に残されたマスク材８１をマスクとして，図４（ｉ）に示すようにエッチストップ層７３をエッチング除去し，その後，図４（ｊ）に示すように第２の被エッチング層７２をエッチングする。エッチストップ層７３をシリコン酸化膜とした場合の具体的なエッチング条件の例を以下に示す。
【００５０】
処理ガス：Ｃ４Ｆ８（流量２０ｓｃｃｍ）＋Ａｒ（流量４００ｓｃｃｍ）
チャンバ内圧力：５０ｍＴｏｒｒ
上部電極印加高周波電力：６００Ｗ
下部電極印加高周波電力：５００Ｗ
【００５１】
なお，第５工程では，エッチストップ層７３の下地層である第２の被エッチング層７２の露出を検出した後，続いて第２の被エッチング層７２をエッチングする。第２の被エッチング層７２をポリシリコンとした場合の具体的なエッチング条件の例を以下に示す。
【００５２】
処理ガス：ＨＢｒ（流量４００ｓｃｃｍ）＋Ｏ２（流量２ｓｃｃｍ）
チャンバ内圧力：３０ｍＴｏｒｒ
上部電極印加高周波電力：２００Ｗ
下部電極印加高周波電力：１５０Ｗ
【００５３】
この第５工程では，幅Ｌを例えば５０ｎｍ程度まで狭められたマスク材８１をマスクとしてエッチングすることにより，エッチストップ層７３と第２の被エッチング層７２を，マスクと同様の例えば５０ｎｍ程度の幅Ｌにパターニングすることができる。
【００５４】
次に第６工程において，アッシング処理により，マスク材８１，エッチストップ層７３を除去する。これにより，絶縁層７１の上には，図４（ｋ）に示すように幅Ｌを例えば５０ｎｍ程度まで狭められてパターニングされた第２の被エッチング層７２のみが残された状態となる。
【００５５】
以上のように，この実施の形態にかかる微細パターン形成方法によれば，フォト・リソグラフィ処理によるパターニングでマスク層７６に形成されたスペース８０の間隔Ｌが，例えば１３０ｎｍ程度であった場合でも，第２の被エッチング層７２を，例えば５０ｎｍ程度まで狭めてパターニングすることができるようになる。このように，フォト・リソグラフィ処理の限界解像度を超えた微細パターンの形成が可能となる。この微細パターン形成方法を利用することにより，例えば半導体デバイスであるＭＯＳＦＥＴのゲートを形成する場合にも，ＣＤ２０ｎｍ幅程度の微細加工が実現できる可能性がある。
【００５６】
また，この微細パターン形成方法によれば，フォト・リソグラフィ技術を用いてパターニングされたマスク層７６のパターン幅にばらつきがあった場合でも，このばらつきをなくして，ウェハW全体にわたり均一な回路を形成することが可能となる。このため，ＭＯＳＦＥＴのゲートの他，細い配線回路の形成等にも好適である。
【００５７】
以上，添付図面を参照しながら本発明の好ましい実施の形態を例示したが，本発明はここで説明した形態に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５８】
例えば，図示の形態ではマスク層７６の下に反射防止膜７５を配置することにより，マスク層７６を露光する際の下地層からの反射光を抑制して微細なパターニングを可能ならしめているが，反射防止膜７５を省略することもできる。その場合は，前記第２工程において，反射防止層７５をエッチングする工程が省略される。また，第１の被エッチング層７４と第２の被エッチング層７２の間にエッチストップ層７３を介在させた例を示したが，第１の被エッチング層７４と第２の被エッチング層７２の材質を適当に選ぶことにより，エッチストップ層７３を省略することもできる。その場合は，前記第２工程において，エッチストップ層７３をエッチングする工程が省略される。例えば第１の被エッチング層７４を低誘電率膜材料（いわゆるＬｏｗ−ｋ膜材料）で構成し，第２の被エッチング層７２がポリシリコンで構成すれば，エッチストップ層７３を省略することも可能となる。低誘電率膜材料としては，ＳｉＯＦ（ＳＦＧ）系，ＳｉＯＣ（Ｃａｒｂｏｎ−ｄｅｐｅｄ  ＳｉＯ２）系，シロキサン系（Ｓｉ−Ｏ−Ｓｉ）のＨＳＱ(Hydrogen-SilsesQuioxane)やＭＳＱ(Methyl-hydrogen-SilsesQuioxane)等がある。また，このシロキサン系以外にも有機系の材料が採用される場合がある。なお，このように第１の被エッチング層７４を低誘電率膜材料とし，第２の被エッチング層７２をポリシリコンとした場合，スペース８０に埋め込む，マスク材として，例えばアモルファスカーボンを用いることができる。
【００５９】
また，前記第１工程においてＣＨＦ３ガスを処理ガスとして用いると記載したが，本発明はこれに限定されるものではなく，他のＣＨＦ系ガス，ＣＦ系ガス，ＣＨ系ガスなどを処理ガスとして用いてもよい。すなわち，マスク層７６の側壁に反応生成物を堆積させる他の処理ガスを選択するようにしてもよい。
【産業上の利用可能性】
【００６０】
本発明は，例えば処理ガスをプラズマ化して被処理体にエッチング処理を施す微細パターン形成方法に適用可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態にかかる微細パターン形成方法を実施するためのプラズマ処理装置の概略構成図である。
【図２】図１に示したプラズマ処理装置によってエッチング処理される被処理体の膜構造を示す概略断面図である。
【図３】本発明の実施の形態にかかる微細パターン形成方法の工程説明図である。
【図４】本発明の実施の形態にかかる微細パターン形成方法の工程説明図である。
【符号の説明】
【００６２】
Ｗ    ウェハ
１    プラズマ処理装置
１０  チャンバ
１３  サセプタ
３５  上部電極
４４  処理ガス供給源
７０  シリコン基板
７１  絶縁層
７２  第２の被エッチング層
７３  エッチストップ層
７４  第１の被エッチング層
７５  反射防止膜
７６  マスク層
８０  スペース
８１  マスク材
【図１】
2006253245.tif 000003
【図２】
2006253245.tif 000004
【図３】
2006253245.tif 000005
【図４】
2006253245.tif 000006