(57)【要約】【課題】  マイコンに供給される電源電圧の変動を抑制する速度の高速化と、低消費電力化とを両立させることができる電源回路を実現する。【解決手段】  マイコン１の動作モードが通常動作モードのときは、負荷電流モニタ４から出力される検出信号ＭＳがハイレベルとなり、オペアンプ２の定電流部１００ａのＮＭＯＳトランジスタ１０３がオンし、定電流ｉ１は抵抗１０１により決定された大きさとなり、増加するため、オペアンプ２の応答速度が速くなる。また、マイコン１の動作モードが低消費電力モードのときは、検出信号ＭＳはローレベルとなり、ＮＭＯＳトランジスタ１０３がオフとなり、定電流ｉ１が減少するため、オペアンプ２の消費電力が少なくなる。【選択図】  図１
2006164098.tif 000002
【特許請求の範囲】
【請求項１】
通常動作モードまたは低消費電力モードに切替わるマイクロコンピュータへ電源を供給する電源回路において、
前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイクロコンピュータへの電流供給量を制御することにより、前記電源の電圧変動を抑制する電圧抑制回路と、
前記マイクロコンピュータが前記通常動作モードになっているときは、前記電圧抑制回路の定電流値を、前記マイクロコンピュータが前記低消費電力モードのときの定電流値よりも増加させ、かつ、前記マイクロコンピュータが前記低消費電力モードになっているときは、前記定電流値を、前記マイクロコンピュータが前記通常動作モードのときの定電流値よりも減少させる電流制御回路と、
を備えたことを特徴とする電源回路。
【請求項２】
前記電圧抑制回路は、
前記電源を前記マイクロコンピュータへ供給する電源供給ラインに接続されており、前記マイクロコンピュータへの供給電流を制御可能な制御素子と、
前記電源の電圧変化を検出するとともに、その検出結果に対応した検出信号を前記制御素子へ出力することにより前記電源の電圧が一定となるように制御するオペアンプとを備えており、
前記定電流値は、前記オペアンプの定電流値であることを特徴とする請求項１に記載の電源回路。
【請求項３】
請求項１または請求項２に記載の電源回路を備えたことを特徴とするマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、動作モードを通常動作モードまたは低消費電力モードに変化させるマイクロコンピュータの電源回路に関する。
【背景技術】
【０００２】
従来、この種の電源回路として図５に示すものが知られている。図５は、その電源回路を備えたマイクロコンピュータ（以下、マイコンと略す）の回路図である。
マイコン２０には、ＣＰＵ、ＲＯＭおよびＲＡＭ等から構成される回路５へ電源Ｖｃｃ（例えば５Ｖ直流電源）を供給するための電源回路２１が備えられている。電源回路２１の電源供給ライン６には、電源Ｖｃｃからの供給電流を制御するためのＰチャネル型ＭＯＳ電界効果トランジスタ（以下、ＰＭＯＳトランジスタという）Ｐ２が接続されている。ＰＭＯＳトランジスタＰ２のゲートには、オペアンプ２の出力側が接続されている。オペアンプ２の反転入力端子には基準電圧源３の基準電圧が印加されており、非反転入力端子には、ＰＭＯＳトランジスタＰ２の出力電圧を抵抗Ｒ１，Ｒ２により分圧した分圧電圧が印加されている。回路５への電源出力ライン１０には、外付けコンデンサＣ１の一端が接続されている。
そして、電源Ｖｃｃの電圧が目標電圧から低下し、抵抗Ｒ１，Ｒ２による分圧電圧が基準電圧よりも低くなると、オペアンプ２からの出力電圧が低下し、ＰＭＯＳトランジスタＰ２のドレイン電流が増加するため、電源Ｖｃｃの電圧が目標電圧まで上昇する。また、電源Ｖｃｃの電圧が目標電圧から上昇し、抵抗Ｒ１，Ｒ２による分圧電圧が基準電圧よりも高くなると、オペアンプ２からの出力電圧が上昇し、ＰＭＯＳトランジスタＰ２のドレイン電流が減少するため、電源Ｖｃｃの電圧低下が目標電圧まで低下する。
また、外付けコンデンサＣ１は、マイコン２０が低消費電力モードから通常動作モードに変化するときの消費電流の急増を抑制する。
【０００３】
【特許文献１】特願２００４−４６５９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年、マイコンに対して高機能化および大規模化が要求されている。
しかし、マイコンの高機能化に応えるために電源電圧に敏感な回路を実装した場合、従来の電源回路の制御速度では、電源電圧の変動に追従できないという問題がある。また、ＣＰＵからＲＡＭへのアクセス時など、急峻な消費電流の変動にも対応できないという問題がある。さらに、低消費電力化のためにオペアンプの定電流値は極力小さくなるように設定されているので、上記各問題が起きやすい。
なお、電圧安定化用の外付けコンデンサの容量を大きくすることにより、消費電流の急増をある程度抑制することは可能であるが、外付けコンデンサの大型化がマイコンの小型化を阻害してしまう。
【０００５】
そこでこの発明は、マイコンに供給される電源電圧の変動を抑制する速度の高速化と、低消費電力化とを両立させることができる電源回路を実現することを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、上記目的を達成するため、請求項１に記載の発明では、通常動作モードまたは低消費電力モードに切替わるマイコンへ電源を供給する電源回路において、前記電源の電圧変化を検出するとともに、その検出結果に対応した信号に基づいて前記マイコンへの供給電流を制御することにより、前記電源の電圧変動を抑制する電圧抑制回路と、前記マイコンが前記通常動作モードになっているときは、前記電圧抑制回路の定電流値を、前記マイコンが前記低消費電力モードのときの定電流値よりも増加させ、かつ、前記マイコンが前記低消費電力モードになっているときは、前記定電流値を、前記マイコンが前記通常動作モードのときの定電流値よりも減少させる電流制御回路とを備えたという技術的手段を用いる。
なお、後述する実施形態におけるオペアンプ２、基準電圧源３、抵抗Ｒ１，Ｒ２およびＰＭＯＳトランジスタＰ２が請求項１の電圧抑制回路に対応する。また、負荷電流モニタ４が電流制御回路に対応する。
【０００７】
また、請求項２に記載の発明では、請求項１に記載の電源回路において、前記電圧抑制回路は、前記電源を前記マイコンへ供給する電源供給ラインに接続されており、前記マイコンへの供給電流を制御可能な制御素子と、前記電源の電圧変化を検出するとともに、その検出結果に対応した検出信号を前記制御素子へ出力することにより前記電源の電圧が一定となるように制御するオペアンプとを備えており、前記定電流値は、前記オペアンプの定電流値であるという技術的手段を用いる。
なお、後述する実施形態におけるＰＭＯＳトランジスタＰ１が電圧制御素子に対応する。
さらに、請求項３に記載の発明では、請求項１または請求項２に記載の電源回路を備えたことを特徴とするマイコンという技術的手段を用いる。
【発明の効果】
【０００８】
（請求項１に係る発明の効果）
請求項１に係る発明によれば、マイコンが通常動作モードになっているときは、電圧抑制回路の定電流値を、マイコンが低消費電力モードのときの定電流値よりも増加させることができるため、電圧抑制回路が電源の電圧変動を抑制する速度を速くすることができる。また、マイコンが低消費電力モードになっているときは、定電流値を、マイコンが通常動作モードのときの定電流値よりも減少させることができるため、低消費電力化することができる。
つまり、マイコンに供給される電源電圧の変動を抑制する速度の高速化と、低消費電力化とを両立させることができる。
【０００９】
（請求項２に係る発明の効果）
特に、請求項２に係る発明のように、オペアンプを用いて電源の電圧変動を制御する構成の電源回路の場合は、マイコンの消費電力を低減するため、オペアンプの定電流値が小さく設定されるため、オペアンプの応答速度が遅くなるおそれが大きい。
そこで、そのような構成の電源回路であっても、請求項１に係る発明を適用することにより、マイコンが通常動作モードになっているときは、オペアンプの定電流値を、マイコンが低消費電力モードのときの定電流値よりも増加させることができるため、電圧抑制回路が電源の電圧変動を抑制する速度を速くすることができる。また、マイコンが低消費電力モードになっているときは、定電流値を、マイコンが通常動作モードのときの定電流値よりも減少させることができるため、低消費電力化することができる。
（請求項３に係る発明の効果）
また、請求項３に係る発明のように、請求項１または請求項２に記載の電源回路を備えたマイコンを使用すれば、電源電圧の変動を抑制する速度の高速化と、低消費電力化とを両立させたマイコンを実現することができる。
【発明を実施するための最良の形態】
【００１０】
この発明を実施するための最良の形態について図を参照して説明する。図１は、この実施形態に係る電源回路を備えたマイコンの回路図であり、図２は図１に示す電源回路に備えられたオペアンプの回路図である。なお、図５に示した従来の回路図と同じ構成については説明を簡略化または省略し、同じ符号を用いるものとする。
マイコン１は、ＣＰＵ等から構成される回路５と、この回路５へ電源Ｖｃｃ（例えば５Ｖ直流電源）を供給する電源回路１１とを備える。電源回路１１の電源供給ライン６には、電源Ｖｃｃから回路５へ流れる負荷電流をモニタする負荷電流モニタ４が接続されており、負荷電流モニタ４の出力は、オペアンプ２の定電流部に接続されている。負荷電流モニタ４は、検出された負荷電流の大きさに対応する検出信号ＭＳをオペアンプ２の定電流回路へ出力する。この実施形態では、負荷電流モニタ４は、負荷電流が所定値以上になっているときは、マイコン１が通常動作モードになっていると判定し、検出信号ＭＳの電圧をハイレベルにする。また、負荷電流が上記所定値未満になっているときは、マイコン１が低消費電力モードになっていると判定し、検出信号ＭＳの電圧をローレベルにする。
電源出力ライン１０は、端子７を介してマイコン１の外部へ導出されており、その外部ライン９に接続された電源供給ライン１２が端子８を介してマイコン１の内部に引き込まれており、その引き込まれた電源入力ライン１３に回路５が接続されている。また、外部ライン９には、外付けコンデンサＣ１が接続されている。
【００１１】
図２に示すように、オペアンプ２は、定電流部１００ａ、差動部１００ｂおよび出力部１００ｃを備える。定電流部１００ａにおいて、電源線１１５とグランド線１１４との間には、ＰＭＯＳトランジスタ１０４、抵抗１０１，１０２が直列に接続されている。抵抗１０１，１０２の共通接続点には、Ｎチャンネル型ＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）１０３のドレインが接続されており、そのソースはグランド線１１４に接続されている。ＮＭＯＳトランジスタ１０３のゲートは、前述の負荷電流モニタ４（図１）の出力と接続されている。つまり、負荷電流モニタ４から出力される検出信号ＭＳがＬレベルのときはＮＭＯＳトランジスタ１０３はオフの状態となり、定電流ｉ１の大きさは、抵抗１０１，１０２により決定される。また、検出信号ＭＳがＨレベルに変化すると、ＮＭＯＳトランジスタ１０３がオンとなり、定電流ｉ１は、抵抗１０１により決定された大きさとなり、ＮＭＯＳトランジスタ１０３がオフのときよりも増加する。
【００１２】
差動部１００ｂにおいて、電源線１１５に接続された電源線１１６には、ＰＭＯＳトランジスタ１０６のドレインが接続されており、そのＰＭＯＳトランジスタ１０６のゲートは、定電流部１００ａのＰＭＯＳトランジスタ１０４のゲートと接続されている。つまり、ＰＭＯＳトランジスタ１０４，１０６はカレントミラー回路を構成しており、ＰＭＯＳトランジスタ１０４のドレイン・ソース間に流れる定電流ｉ１と同じ定電流ｉ１がＰＭＯＳトランジスタ１０６のドレイン・ソース間に流れる。
ＰＭＯＳトランジスタ１０６のドレインには、ＰＭＯＳトランジスタ１０７，１０９のドレインがそれぞれ並列に接続されており、ＰＭＯＳトランジスタ１０７，１０９のドレインはＮＭＯＳトランジスタ１０８，１１０のドレインにそれぞれ接続されている。ＮＭＯＳトランジスタ１０８，１１０のソースはそれぞれグランド線１１４に接続されている。ＰＭＯＳトランジスタ１０７のゲートには、基準電圧源３（図１）から供給される基準電圧が与えられる。ＰＭＯＳトランジスタ１０９のゲートには、抵抗Ｒ１，Ｒ２による分圧電圧が与えられる。
また、ＮＭＯＳトランジスタ１０８のゲートは出力部１００ｃのＮＭＯＳトランジスタ１０５のゲートと接続されている。つまり、ＮＭＯＳトランジスタ１０５，１０８はカレントミラー回路を構成しており、ＮＭＯＳトランジスタ１０５のドレイン・ソース間に流れる電流ｉ２と同じ電流ｉ２がＮＭＯＳトランジスタ１０８のドレイン・ソース間に流れる。
【００１３】
出力部１００ｃにおいて、電源線１１６とグランド線１１４との間には、ＰＭＯＳトランジスタ１１１のソースが接続されており、そのＰＭＯＳトランジスタ１１１のドレインはＮＭＯＳトランジスタ１０５のドレインと接続されており、ＮＭＯＳトランジスタ１０５のソースはグランド線１１４に接続されている。また、電源線１１６には、ＰＭＯＳトランジスタ１１２のソースが接続されており、そのゲートは、ＰＭＯＳトランジスタ１１１のゲートと接続されている。つまり、ＰＭＯＳトランジスタ１１１，１１２はカレントミラー回路を構成しており、ＰＭＯＳトランジスタ１１１のドレイン・ソース間に流れる電流と同じ電流がＰＭＯＳトランジスタ１１２のドレイン・ソース間に流れる。
また、ＰＭＯＳトランジスタ１１２のドレインには、ＮＭＯＳトランジスタ１１３のドレインが接続されており、そのＮＭＯＳトランジスタ１１３のゲートはＮＭＯＳトランジスタ１１０のゲートと接続されている。つまり、ＮＭＯＳトランジスタ１１０，１１３はカレントミラー回路を構成しており、ＮＭＯＳトランジスタ１１０のドレイン・ソース間に流れる電流ｉ３と同じ電流ｉ３がＮＭＯＳトランジスタ１１３のドレイン・ソース間に流れる。
そして、非反転入力端子および反転入力端子にそれぞれ与えられた電圧差は、ＰＭＯＳトランジスタ１０７およびＮＭＯＳトランジスタ１０８に流れる電流ｉ２と、ＰＭＯＳトランジスタ１０９およびＮＭＯＳトランジスタ１１０に流れる電流ｉ３との差（ｉ２−ｉ３）となって現れ、その差を有する電流がアンプ出力ＯＳとなってオペアンプ２から出力される。
【００１４】
今、マイコン１の動作モードは通常動作モードであるとすると、負荷電流モニタ４から出力される検出信号ＭＳはハイレベルとなるため、オペアンプ２の定電流部１００ａに設けられたＮＭＯＳトランジスタ１０３がオンし、定電流ｉ１は、抵抗１０１により決定された大きさとなり、ＮＭＯＳトランジスタ１０３がオフのときよりも増加する。
従って、オペアンプ２の応答速度が速くなるため、電源電圧Ｖｃｃの変動を検出してからＰＭＯＳトランジスタＰ２のゲート電圧を変化させるまでの動作速度が速くなるので、回路５に備えられたＣＰＵがＲＡＭへアクセスしたときなどにおける急峻な消費電流の変動にも即座に対応することができる。
また、マイコン１の動作モードが低消費電力モードに変化すると、負荷電流モニタ４から出力される検出信号ＭＳはローレベルとなるため、オペアンプ２の定電流部１００ａに設けられたＮＭＯＳトランジスタ１０３がオフとなり、定電流Ｉは、抵抗１０１，１０２により決定された大きさとなり、ＮＭＯＳトランジスタ１０３がオンのときよりも減少する。
従って、オペアンプ２の消費電力が減少するため、マイコン１の消費電力を低減することができる。
つまり、電源回路１１を使用すれば、回路５に供給される電源電圧Ｖｃｃの変動を抑制する速度の高速化と、低消費電力化とを両立させることができる。
【００１５】
［他の実施形態］
（１）図３は他の実施形態に係るマイコン１の回路図である。同図に示すように、回路５への電源入力ライン１３がマイコン１の内部において電源出力ライン１０と接続されている構成であっても良い。
（２）図４は負荷電流モニタ４の変更例を示す回路図である。同図に示すように、電源供給ライン６には、ＰＭＯＳトランジスタＰ１のソースが接続されており、ドレインがＰＭＯＳトランジスタＰ２のソースに接続されている。ＰＭＯＳトランジスタＰ１のドレインはゲートと接続されており、ゲートはオペアンプ２の定電流部と接続されている。オペアンプ２の定電流部は、ＰＭＯＳトランジスタＰ１のゲート電圧が所定値以上であるときは、定電流値を増加させ、所定値未満であるときは定電流値を減少させる。
つまり、マイコン１が通常動作モードになっており、ＰＭＯＳトランジスタＰ１のドレイン電流が所定値（Ｉｄ）以上であり、ゲート電圧が所定電圧（Ｖｇ）以上のときは、オペアンプ２の定電流が増加する。また、マイコン１が低消費電力モードになっており、ＰＭＯＳトランジスタＰ１のドレイン電流が上記所定値（Ｉｄ）未満であり、ゲート電圧が上記所定電圧（Ｖｇ）未満のときは、オペアンプ２の定電流値が減少する。
従って、回路５に供給される電源電圧Ｖｃｃの変動を抑制する速度の高速化と、低消費電力化とを両立させることができる。
【図面の簡単な説明】
【００１６】
【図１】この発明の実施形態に係る電源回路を備えたマイコンの回路図である。
【図２】図１に示す電源回路に備えられたオペアンプの回路図である。
【図３】他の実施形態に係るマイコン１の回路図である。
【図４】負荷電流モニタ４の変更例を示す回路図である。
【図５】従来の電源回路を備えたマイコンの回路図である。
【符号の説明】
【００１７】
１・・マイコン、２・・オペアンプ、３・・基準電圧源、４・・負荷電流モニタ、５・・回路、６・・電源供給ライン。
【図１】
2006164098.tif 000003
【図２】
2006164098.tif 000004
【図３】
2006164098.tif 000005
【図４】
2006164098.tif 000006
【図５】
2006164098.tif 000007