(57)【要約】【課題】  高耐圧ＭＯＳＦＥＴの駆動能力及び耐圧を向上させる。【解決手段】  Ｐ型半導体基板２に形成されたＮ型ウェル領域４に互いに間隔をもって形成されたＰ型高濃度ソース領域２０及びＰ型高濃度ドレイン領域１８と、高濃度ソース領域２０と高濃度ドレイン領域１８の間で高濃度ソース領域２０に形成されたチャネル領域２２及びＮ型低濃度ドレイン領域１０と、チャネル領域２２上及び低濃度ドレイン領域１０のソース側端部の上に形成されたゲート絶縁膜１４と、ゲート絶縁膜１４と高濃度ドレイン領域１８の間の低濃度ドレイン領域１０上に形成されたフィールド絶縁膜１２ａと、ゲート絶縁膜１４上からフィールド絶縁膜１２ａ上にわたって形成されたゲート電極１６とをもつ高耐圧ＭＯＳＦＥＴを備え、低濃度ドレイン領域１０はゲート絶縁膜１４の下の領域において半導体基板２の表面側が薄く深い側が濃い不純物濃度分布をもっている。【選択図】図１
2006253334.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された第１導電型のウェル領域に互いに間隔をもって形成された第２導電型の高濃度ソース領域及び高濃度ドレイン領域と、前記高濃度ソース領域と前記高濃度ドレイン領域の間で前記高濃度ソース領域に隣接して形成されたチャネル領域と、前記チャネル領域と前記高濃度ドレイン領域の間に形成された第２導電型の低濃度ドレイン領域と、前記チャネル領域上及び前記低濃度ドレイン領域のソース側端部の上にわたって形成されたゲート絶縁膜と、前記ゲート絶縁膜と前記高濃度ドレイン領域の間の前記低濃度ドレイン領域上に形成された、前記ゲート絶縁膜よりも厚い膜厚をもつフィールド絶縁膜と、前記ゲート絶縁膜上から前記フィールド絶縁膜上にわたって形成されたゲート電極とをもつ高耐圧ＭＯＳＦＥＴを備え、
前記低濃度ドレイン領域は前記ゲート絶縁膜の下の領域において半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもっていることを特徴とする半導体装置。
【請求項２】
前記低濃度ドレイン領域は前記高濃度ドレイン領域を覆っている請求項１に記載の半導体装置。
【請求項３】
前記低濃度ドレイン領域の前記ソース側の端部は前記ゲート絶縁膜とは間隔をもって形成されている請求項１又は２に記載の半導体装置。
【請求項４】
前記低濃度ドレイン領域の前記ゲート絶縁膜の下の領域における深さ方向の第２導電型不純物の濃度分布は２つのピークをもち、半導体基板表面側のピーク位置の不純物濃度は深い側のピーク位置の不純物濃度よりも低くなっている請求項１、２又は３に記載の半導体装置。
【請求項５】
前記低濃度ドレイン領域の下端は前記フィールド絶縁膜の下の領域が他の領域に比べて浅く形成されており、前記フィールド絶縁膜近傍の前記低濃度ドレイン領域の不純物が前記フィールド酸化膜に取り込まれていない請求項１から４のいずれかに記載の半導体装置。
【請求項６】
請求項１から４のいずれかに記載の半導体装置を形成するための半導体装置の製造方法であって、以下の工程（Ａ）から（Ｆ）を含むことを特徴とする半導体装置の製造方法。
（Ａ）半導体基板に第１導電型のウェル領域を形成する工程、
（Ｂ）イオン注入法により、前記ウェル領域の所定の領域に第２導電型の不純物を注入して、半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもつ低濃度ドレイン領域を形成する工程、
（Ｃ）少なくとも前記低濃度ドレイン領域表面の所定の領域にフィールド絶縁膜を形成する工程、
（Ｄ）少なくとも前記ウェル領域表面に前記フィールド酸化膜に隣接してゲート絶縁膜を形成する工程、
（Ｅ）前記ゲート絶縁膜上から前記フィールド絶縁膜上にわたってゲート電極を形成する工程、
（Ｆ）イオン注入法により、前記ゲート電極及び前記フィールド絶縁膜をマスクにして第２導電型の不純物の注入を行ない、前記ウェル領域に高濃度ソース領域を形成し、前記低濃度ドレイン領域に高濃度ドレイン領域を形成する工程。
【請求項７】
前記工程（Ｂ）において、イオン注入は、第２導電型不純物を注入する第１イオン注入工程と、前記第１イオン注入工程に比べて加速エネルギーが小さくかつ注入量が小さい条件で第２導電型不純物を注入する第２イオン注入工程を含む請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（Ｂ）において、イオン注入は第２導電型不純物の注入深さが０.２μｍ以上になるように行なう請求項６に記載の半導体装置の製造方法。
【請求項９】
請求項１から５のいずれかに記載の半導体装置を形成するための半導体装置の製造方法であって、以下の工程（Ａ）から（Ｆ）を含むことを特徴とする半導体装置の製造方法。
（Ａ）半導体基板に第１導電型のウェル領域を形成する工程、
（Ｂ）少なくともウェル領域表面の所定の領域にフィールド絶縁膜を形成する工程、
（Ｃ）イオン注入法により、前記フィールド絶縁膜の形成領域を含む前記ウェル領域の所定の領域に第２導電型の不純物を注入して、半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもつ低濃度ドレイン領域を形成する工程、
（Ｄ）少なくとも前記ウェル領域表面に前記フィールド酸化膜に隣接してゲート絶縁膜を形成する工程、
（Ｅ）前記ゲート絶縁膜上から前記フィールド絶縁膜上にわたってゲート電極を形成する工程、
（Ｆ）イオン注入法により、前記ゲート電極及び前記フィールド絶縁膜をマスクにして第２導電型の不純物の注入を行ない、前記ウェル領域に高濃度ソース領域を形成し、前記低濃度ドレイン領域に高濃度ドレイン領域を形成する工程。
【請求項１０】
前記工程（Ｃ）において、イオン注入は、第２導電型不純物を注入する第１イオン注入工程と、前記第１イオン注入工程に比べて加速エネルギーが小さくかつ注入量が小さい条件で第２導電型不純物を注入する第２イオン注入工程を含む請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記工程（Ｃ）において、イオン注入は第２導電型不純物の注入深さが０.２μｍ以上になるように行なう請求項９に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に高耐圧ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
例えば、携帯電話の充電制御機能をもつ半導体集積回路は、通常５〜６Ｖ（ボルト）の電圧で駆動し、定格は約８Ｖに設定されている。ところが、不良品の充電アダプターに接続されることで、内部回路に通常の定格以上の電圧、例えば１２Ｖ〜１８Ｖが印可される場合がある。半導体集積回路としては、上記のような問題が発生した場合であっても、発熱や故障などの不良を発生することなく、内部回路が正常に動作することが望ましい。
【０００３】
ＭＯＳＦＥＴの定格を上げる手段は様々であるが、その一つとして、ドレイン側のゲート酸化膜下に厚い酸化膜を形成し、その厚い酸化膜の下に低濃度ドレイン領域を形成する方法が知られている。厚い酸化膜を素子分離用のフィールド酸化膜で形成したＭＯＳＦＥＴはＬＯＣＯＳオフセットトランジスタと呼ばれている。
【０００４】
ＬＯＣＯＳオフセットトランジスタを形成する場合、定格を上げることと駆動能力を上げることは相反する関係になっている。その理由としては、低濃度ドレイン領域の濃度を高くすると、ゲート絶縁膜付近で電界の集中が著しくなり、ドレイン、半導体基板間の耐圧が低下する。また、低濃度ドレイン領域と半導体基板間の空乏層の延びが抑制されるので、半導体基板間の耐圧が低下する。逆に、低濃度ドレイン領域の濃度を低くすると、ドレインの寄生抵抗が高くなり駆動能力が低下する。したがって、両者をより高いレベルで実現するには低濃度ドレイン領域の構造が鍵を握っている。
【０００５】
第１の従来例として、図１１に示す構造をもつＭＯＳＦＥＴがある（例えば、特許文献１参照。）。このＭＯＳＦＥＴでは、高濃度の第１ドレイン領域８０のチャネル領域側に厚いフィールド酸化膜８２が形成され、フィールド酸化膜８２の真下に高濃度で浅い第２ドレイン領域８４が形成されている。さらに、第２ドレイン領域８４を囲う様に低濃度で深い第３ドレイン領域８６が形成されている。
このようなドレイン構造にすることにより、ドレイン、半導体基板間の耐圧を高くしながら、高駆動能力を実現することができる。
【０００６】
また、第２の従来例として、図１２に示す構造をもつＭＯＳＦＥＴがある（例えば、特許文献２参照。）。高濃度のドレインコンタクト拡散層８８のチャネル領域側に厚い酸化膜９０が形成され、厚い酸化膜９０の真下からドレインコンタクト拡散層８８を囲うようにＰ拡散層９２が形成されている。さらに、厚い酸化膜９０の真下には濃度が薄くて浅いＰ−拡散層９４が形成されている。
Ｐ−拡散層９４は、厚い酸化膜９０を形成する前にドレインコンタクト拡散層８８及びＰ拡散層９２とは逆導電型のＮ型不純物をＰ拡散層９２に浅く低濃度で導入することで形成されている。これにより、ドレイン端の空乏層の伸びを確保できるので、高耐圧を実現することができる。
【０００７】
さらに第３の従来例として、図１３（Ａ），（Ｂ）に示す構造をもつＭＯＳＦＥＴがある（例えば、特許文献３参照。）。図１３（Ａ）は断面図、（Ｂ）は（Ａ）のＮ−ドレインオフセット領域を示す平面図である。
Ｐ型シリコン基板９６の表面にＮ−ドレインオフセット領域９８とＮ＋ソース領域１００がチャネル領域を挟んで形成されている。Ｎ−ドレインオフセット領域９８の表面にゲート酸化膜１０２よりも厚いフィールド酸化膜１０４が形成されている。チャネル領域上のゲート酸化膜１０２はＮ−ドレインオフセット領域９８の表面に沿って伸び、フィールド酸化膜１０４につながっている。ゲート電極１０６はゲート酸化膜１０２上からフィールド酸化膜１０４にわたって形成されている。
【０００８】
図１３（Ｂ）の領域Ａ−Ｂにおいて、Ｎ−ドレインオフセット領域９８は櫛歯状に形成されている。したがって、Ｎ−ドレインオフセット領域９８のソース側突出部１０８における単位面積当たりの不純物濃度が、Ｎ−ドレインオフセット領域９８のソース側突出部１０８以外における単位面積当たりの不純物濃度よりも低くなるため、電界集中による耐圧低下を防ぎながら、オン抵抗の増大、すなわち駆動能力の低下を抑制できる。
【特許文献１】特許第２６６８７１３号公報
【特許文献２】特許第２７３００８８号公報
【特許文献３】特開２００３−２０４０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図１１（特許文献１）の構造では、フィールド酸化膜８２を形成する前に高濃度で浅い第２ドレイン領域８４用の不純物をフィールド酸化膜８２の直下に導入するため、フィールド酸化膜８２中へのイオンの吸出しや、酸化膜−半導体基板界面へのイオンの偏析などの影響を受けやすく、駆動能力がプロセス変動の影響を受け易いという問題があった。また、高濃度で浅い第２ドレイン領域８４がゲート酸化膜近くに形成されるので、ゲート−ドレイン間の電界が強くなり、ゲート絶縁膜の耐圧低下を招くという問題があった。したがって、ドレイン側のみに高耐圧が掛かるようなＭＯＳＦＥＴにおいても、ゲート絶縁膜を通常より厚く形成しなければならないという制約があった。
【００１０】
また、図１２（特許文献２）に示された構造では、高耐圧ＭＯＳＦＥＴの駆動能力のばらつきを抑制するためには、Ｐ−拡散層９４をゲート酸化膜下部領域へオーバーラップさせる必要がある。しかし、オーバーラップさせた場合には、比較的濃度の濃いＰ−拡散層９４が直接チャネル領域と接する形となる。そのような構造においては、空乏層の伸びを確保して耐圧を向上させるにはＰ−拡散層９４自体の濃度を低下させる必要があり、結果的に高耐圧ＭＯＳＦＥＴの駆動能力の低下を招くという問題があった。
【００１１】
また、図１３（特許文献３）に示された構造では、注入マスクの平面形状でＮ−ドレインオフセット領域９８の領域Ａ−Ｂを制御するので、Ａ−Ｂ間隔を狭くするのに限界があった。Ａ−Ｂの間隔が長いと、オン抵抗の抑制の妨げとなり、トランジスタサイズの微細化の妨げとなるという問題があった。また、マスク形状によって不純物濃度を変化させる方法によると、最終的に得られる濃度分布形状にも限界があった。
【００１２】
そこで本発明は、高耐圧ＭＯＳＦＥＴの駆動能力及び耐圧を向上させることができる半導体装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
本発明にかかる半導体装置は、半導体基板に形成された第１導電型のウェル領域に互いに間隔をもって形成された第２導電型の高濃度ソース領域及び高濃度ドレイン領域と、上記高濃度ソース領域と上記高濃度ドレイン領域の間で上記高濃度ソース領域に隣接して形成されたチャネル領域と、上記チャネル領域と上記高濃度ドレイン領域の間に形成された第２導電型の低濃度ドレイン領域と、上記チャネル領域上及び上記低濃度ドレイン領域のソース側端部の上にわたって形成されたゲート絶縁膜と、上記ゲート絶縁膜と上記高濃度ドレイン領域の間の上記低濃度ドレイン領域上に形成された、上記ゲート絶縁膜よりも厚い膜厚をもつフィールド絶縁膜と、上記ゲート絶縁膜上から上記フィールド絶縁膜上にわたって形成されたゲート電極とをもつ高耐圧ＭＯＳＦＥＴを備え、上記低濃度ドレイン領域は上記ゲート絶縁膜の下の領域において半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもっているものである。
ここで第１導電型とはＰ型又はＮ型を意味し、第２導電型とは第１導電型とは反対導電型のＮ型又はＰ型を意味する。
【００１４】
本発明の半導体装置において、上記低濃度ドレイン領域は上記高濃度ドレイン領域を覆っているようにしてもよい。
さらに、上記低濃度ドレイン領域の上記ソース側の端部は上記ゲート絶縁膜とは間隔をもって形成されているようにしてもよい。
【００１５】
さらに、上記低濃度ドレイン領域の上記ゲート絶縁膜の下の領域における深さ方向の第２導電型不純物の濃度分布は２つのピークをもち、半導体基板表面側のピーク位置の不純物濃度は深い側のピーク位置の不純物濃度よりも低くなっているようにしてもよい。このような不純物濃度分布は、第１イオン注入工程と、第１イオン注入工程に比べて加速エネルギーが小さくかつ注入量が小さい条件の第２イオン注入工程を含むイオン注入により形成することができる。
【００１６】
さらに、上記低濃度ドレイン領域の下端は上記フィールド絶縁膜の下の領域が他の領域に比べて浅く形成されており、上記フィールド絶縁膜近傍の上記低濃度ドレイン領域の不純物が上記フィールド酸化膜に取り込まれていないようにしてもよい。このような構造は、フィールド絶縁膜を形成した後、低濃度ドレイン領域を形成するためのイオン注入工程を行なうことによって形成することができる。
【００１７】
本発明にかかる半導体装置の製造方法の第１局面は、本発明の半導体装置を形成するための半導体装置の製造方法であって、以下の工程（Ａ）から（Ｆ）を含むことを特徴とする半導体装置の製造方法。
（Ａ）半導体基板に第１導電型のウェル領域を形成する工程、
（Ｂ）イオン注入法により、上記ウェル領域の所定の領域に第２導電型の不純物を注入して、半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもつ低濃度ドレイン領域を形成する工程、
（Ｃ）少なくとも上記低濃度ドレイン領域表面の所定の領域にフィールド絶縁膜を形成する工程、
（Ｄ）少なくとも上記ウェル領域表面に上記フィールド酸化膜に隣接してゲート絶縁膜を形成する工程、
（Ｅ）上記ゲート絶縁膜上から上記フィールド絶縁膜上にわたってゲート電極を形成する工程、
（Ｆ）イオン注入法により、上記ゲート電極及び上記フィールド絶縁膜をマスクにして第２導電型の不純物の注入を行ない、上記ウェル領域に高濃度ソース領域を形成し、上記低濃度ドレイン領域に高濃度ドレイン領域を形成する工程。
【００１８】
本発明にかかる半導体装置の製造方法の第２局面は、本発明の半導体装置を形成するための半導体装置の製造方法であって、以下の工程（Ａ）から（Ｆ）を含むことを特徴とする半導体装置の製造方法。
（Ａ）半導体基板に第１導電型のウェル領域を形成する工程、
（Ｂ）少なくともウェル領域表面の所定の領域にフィールド絶縁膜を形成する工程、
（Ｃ）イオン注入法により、上記フィールド絶縁膜の形成領域を含む上記ウェル領域の所定の領域に第２導電型の不純物を注入して、半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもつ低濃度ドレイン領域を形成する工程、
（Ｄ）少なくとも上記ウェル領域表面に上記フィールド酸化膜に隣接してゲート絶縁膜を形成する工程、
（Ｅ）上記ゲート絶縁膜上から上記フィールド絶縁膜上にわたってゲート電極を形成する工程、
（Ｆ）イオン注入法により、上記ゲート電極及び上記フィールド絶縁膜をマスクにして第２導電型の不純物の注入を行ない、上記ウェル領域に高濃度ソース領域を形成し、上記低濃度ドレイン領域に高濃度ドレイン領域を形成する工程。
【００１９】
製造方法の第１局面の上記工程（Ｂ）及び第２局面の上記工程（Ｃ）において、低濃度ドレイン領域を形成するためのイオン注入は、第２導電型不純物を注入する第１イオン注入工程と、上記第１イオン注入工程に比べて加速エネルギーが小さくかつ注入量が小さい条件で第２導電型不純物を注入する第２イオン注入工程を含む例を挙げることができる。ここで、第１イオン注入工程と第２イオン注入工程の順序はどちらが先であってもよい。
【００２０】
また、製造方法の第１局面の上記工程（Ｂ）及び第２局面の上記工程（Ｃ）において、イオン注入は第２導電型不純物の注入深さが０.２μｍ以上になるように行なうようにしてもよい。
【発明の効果】
【００２１】
本発明にかかる半導体装置では、高耐圧ＭＯＳＦＥＴの低濃度ドレイン領域はゲート絶縁膜の下の領域において半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもっているようにしたので、ゲート絶縁膜付近での電界集中を緩和することができ、動作耐圧を向上させることができる。さらに、低濃度ドレイン領域の不純物濃度分布は深い側で濃い濃度分布をもっているので、ドレイン領域の抵抗値を下げることができ、大電流を流すことができる。このように、高耐圧ＭＯＳＦＥＴの駆動能力及び耐圧を向上させることができる。
【００２２】
本発明の半導体装置において、低濃度ドレイン領域は高濃度ドレイン領域を覆っているようにすれば、高濃度ドレイン領域と半導体基板との間に低濃度ドレイン領域が形成されている状態となるので、高濃度ドレイン領域と半導体基板との接合耐圧を向上させることができる。
【００２３】
また、低濃度ドレイン領域のソース側の端部はゲート絶縁膜とは間隔をもって形成されているようにすれば、ゲート絶縁膜付近の電界の集中をより一層緩和することができるので、動作耐圧をさらに向上させることができる。
【００２４】
また、低濃度ドレイン領域の下端はフィールド絶縁膜の下の領域が他の領域に比べて浅く形成されており、フィールド絶縁膜近傍の低濃度ドレイン領域の不純物がフィールド酸化膜に取り込まれていない、すなわち、フィールド絶縁膜が形成された後に低濃度ドレイン領域形成のイオン注入が行なわれてフィールド絶縁膜形成に伴う不純物の吸出し（フィールド絶縁膜の形成過程で不純物がフィールド絶縁膜中に取り込まれる現象）が起こっていないようにすれば、低濃度ドレイン領域の不純物濃度の低下を防止することができ、駆動能力の低下を防止することができる。
【００２５】
本発明の製造方法の第１局面では、半導体基板に第１導電型のウェル領域を形成する工程、（Ａ）イオン注入法により半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもつ低濃度ドレイン領域をウェル領域の所定の領域に形成する工程（Ｂ）、低濃度ドレイン領域表面の所定の領域にフィールド絶縁膜を形成する工程（Ｃ）、ゲート絶縁膜を形成する工程（Ｄ）、ゲート電極を形成する工程（Ｅ）、及び、
ウェル領域に高濃度ソース領域を形成し、低濃度ドレイン領域に高濃度ドレイン領域を形成する工程（Ｆ）を含むようにしたので、本発明の半導体装置を構成する高耐圧ＭＯＳＦＥＴを形成することができる。
【００２６】
製造方法の第１局面の工程（Ｂ）において、イオン注入は、第２導電型不純物を注入する第１イオン注入工程と、第１イオン注入工程に比べて加速エネルギーが小さくかつ注入量が小さい条件で第２導電型不純物を注入する第２イオン注入工程を含むようにすれば、半導体基板表面側が薄く深い側が濃い不純物の濃度分布をもつ低濃度ドレイン領域を形成することができる。
【００２７】
また、製造方法の第１局面の工程（Ｂ）において、イオン注入は不純物の注入深さが０.２μｍ以上になるように行なうようにすれば、１回のイオン注入処理により、半導体基板表面側が薄く深い側が濃い不純物の濃度分布をもつ低濃度ドレイン領域を形成することができる。
【００２８】
本発明の製造方法の第２局面では、半導体基板に第１導電型のウェル領域を形成する工程（Ａ）、ウェル領域表面の所定の領域にフィールド絶縁膜を形成する工程（Ｂ）、イオン注入法によりフィールド絶縁膜の形成領域を含むウェル領域の所定の領域に第２導電型の不純物を注入して半導体基板表面側が薄く深い側が濃い第２導電型不純物の濃度分布をもつ低濃度ドレイン領域を形成する工程（Ｃ）、ゲート絶縁膜を形成する工程（Ｄ）、ゲート電極を形成する工程（Ｅ）、及び、ウェル領域に高濃度ソース領域を形成し、低濃度ドレイン領域に高濃度ドレイン領域を形成する工程（Ｆ）を含むようにしたので、本発明の半導体装置を構成する高耐圧ＭＯＳＦＥＴを形成することができる。
さらに、フィールド絶縁膜を形成した後（工程（Ｂ））、低濃度ドレイン領域を形成しているおり（工程（Ｃ））、フィールド絶縁膜形成に伴う低濃度ドレイン領域の不純物の吸出しが起こらないので、低濃度ドレイン領域の不純物濃度の低下を防止することができ、駆動能力の低下を防止することができる。
【００２９】
製造方法の第２局面の工程（Ｃ）において、イオン注入は、第２導電型不純物を注入する第１イオン注入工程と、第１イオン注入工程に比べて加速エネルギーが小さくかつ注入量が小さい条件で第２導電型不純物を注入する第２イオン注入工程を含むようにすれば、半導体基板表面側が薄く深い側が濃い不純物の濃度分布をもつ低濃度ドレイン領域を形成することができる。
【００３０】
また、工程（Ｃ）において、イオン注入は不純物の注入深さが０.２μｍ以上になるように行なうようにすれば、１回のイオン注入処理により、半導体基板表面側が薄く深い側が濃い不純物の濃度分布をもつ低濃度ドレイン領域を形成することができる。
【発明を実施するための最良の形態】
【００３１】
以下に本発明の半導体基板の実施例を本発明の製造方法における実施例とともに説明する。尚、以下に示す実施例は本発明を適用したものの一例であって、本発明はこれに限定されるものではない。
【００３２】
［実施例１］
図１は、製造方法の第１局面の一実施例を説明するための工程断面図であり、（Ｅ）は半導体装置の一実施例を示す断面図である。図２（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）は（Ａ）のＡ−Ａ位置での深さ方向の不純物濃度プロファイルを示す図である。まず、図（Ｅ）及び図２を参照して半導体装置の一実施例について説明する。
【００３３】
Ｐ型半導体基板２にＮ型ウェル領域４が形成されている。Ｎ型ウェル領域４にＰ型低濃度ドレイン領域１０が形成されている。Ｐ型低濃度ドレイン領域１０は不純物濃度が高い領域１０ａと、領域１０ａよりも不純物濃度が低い領域１０ｂをもっている。
【００３４】
Ｎ型ウェル領域４形成領域の周縁部近傍及びＰ型低濃度ドレイン領域１０形成領域の周縁部近傍のＰ型半導体基板２表面にフィールド酸化膜（フィールド絶縁膜）１２が形成されている。Ｐ型低濃度ドレイン領域１０の一端部近傍に形成されたフィールド酸化膜１２ａに連続してＮ型ウェル領域４の表面にゲート酸化膜（ゲート絶縁膜）１４が形成されている。ゲート酸化膜１４上からフィールド酸化膜１２ａ上にわたってゲート電極１６が形成されている。
【００３５】
Ｐ型低濃度ドレイン領域１０の表面近傍にゲート電極１６とは間隔をもってＰ型高濃度ドレイン領域１８が形成されている。Ｎ型ウェル領域４の表面近傍にゲート電極１６のＰ型高濃度ドレイン領域１８側とは反対側の側面に隣接又は重複してＰ型高濃度ソース領域２０が形成されている。Ｐ型高濃度ソース領域２０とＰ型低濃度ドレイン領域１０は間隔をもって配置されており、両領域１０，２０間のＮ型ウェル領域４の表面近傍領域はチャネル領域２２を構成する。
【００３６】
図２（Ｂ）に示すように、Ｐ型低濃度ドレイン領域１０はゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもっている。これにより、ゲート酸化膜１４付近での電界集中を緩和することができ、動作耐圧を向上させることができる。さらに、Ｐ型低濃度ドレイン領域１０の不純物濃度分布は深い側で濃い濃度分布をもっているので、Ｐ型低濃度ドレイン領域１０の抵抗値を下げることができ、大電流を流すことができる。したがって、高耐圧ＭＯＳＦＥＴの駆動能力及び耐圧を向上させることができる。
【００３７】
さらに、Ｐ型低濃度ドレイン領域１０はＰ型高濃度ドレイン領域１８を覆っており、Ｐ型高濃度ドレイン領域１８とＰ型半導体基板２との間にＰ型低濃度ドレイン領域１０が形成されている状態なっているので、Ｐ型高濃度ドレイン領域１８とＰ型半導体基板２との接合耐圧を向上させることができる。
さらに、Ｐ型低濃度ドレイン領域１０のＰ型高濃度ソース領域２０側の端部１０ｃはゲート酸化膜１４とは間隔をもって形成されているので、ゲート酸化膜１４付近の電界の集中をより一層緩和している。
【００３８】
図１を参照して製造方法の第１局面の一実施例を説明する。以下（Ａ）〜（Ｅ）の説明は図１における（Ａ）〜（Ｅ）に対応している。
（Ａ）：Ｐ型半導体基板２上にＮ型ウェル領域の形成領域を画定するために写真製版技術によりレジストパターン（図示は省略）を形成し、そのレジストパターンをマスクにして、例えば、Ｎ型不純物であるリンイオンを加速エネルギーは１６０ＫｅＶ、注入量は１×１０13ｃｍ-2の条件で注入する。レジストパターンを除去した後、例えば、温度１１５０℃、窒素雰囲気下の条件で２時間熱処理を行ない、注入したリンを拡散及び活性化させてＮ型ウェル領域４を形成する。
【００３９】
（Ｂ）：低濃度ドレイン領域の形成領域を画定するために、写真製版技術によりイオン注入用レジストパターン６をＰ型半導体基板２上に形成し、イオン注入用レジストパターン６をマスクにして１回目のイオン注入（第１イオン注入工程）を行なう。１回目のイオン注入では、例えば、Ｐ型不純物であるボロン８ａを加速エネルギーは１４０ＫｅＶ、注入量は５×１０13ｃｍ-2の条件で注入する。
【００４０】
（Ｃ）：イオン注入用レジストパターン６を残した状態で、２回目のイオン注入（第２イオン注入工程）を行なう。この２回目のイオン注入では、１回目のイオン注入よりも加速エネルギーが小さくかつ注入量が小さい条件、例えば加速エネルギーは５０ＫｅＶ、注入量は５×１０12ｃｍ-2の条件でボロン８ｂ注入する。
【００４１】
（Ｄ）：イオン注入用レジストパターン６を除去した後、Ｐ型半導体基板２上全面に耐酸化性膜としての窒化膜を形成し、写真製版技術及びエッチング技術を用いて窒化膜をパターニングしてフィールド酸化膜を画定するための窒化膜パターン（図示は省略）を形成する。例えば、温度１０００℃、酸化雰囲気中の条件で１時間熱処理を施し、フィールド酸化膜１２，１２ａを形成する。この熱処理により、上記工程（Ｂ）及び（Ｃ）で注入されたボロンイオン８ａ，８ｂが拡散及び活性化してＰ型低濃度ドレイン領域１０が形成される。ここではボロンイオン８ａ，８ｂが拡散及び活性化をフィールド酸化膜１２，１２ａの形成と同時に行なっているが、本発明はこれに限定されるものではなく、ボロンイオン８ａ，８ｂを拡散及び活性化させるための専用の熱処理工程を設けてもよい。
窒化膜パターンを除去し、さらにフィールド酸化膜１２，１２ａの形成領域以外のＰ型半導体基板２表面の酸化膜を除去した後、酸素雰囲気中で熱処理を施してゲート酸化膜１４を形成する。
【００４２】
（Ｅ）：Ｐ型半導体基板２上全面にポリシリコン膜を形成し、写真製版技術及びエッチング技術を用いてポリシリコン膜をパターニングして、ゲート酸化膜１４上からフィールド酸化膜１２ａ上にわたってポリシリコン膜からなるゲート電極１６を形成する。
フィールド酸化膜１２，１２ａ及びゲート電極１６をマスクにしてイオン注入を行なって、Ｐ型低濃度ドレイン領域１０にＰ型高濃度ドレイン領域１８を形成し、Ｎ型ウェル領域４にＰ型高濃度ソース領域２０を形成する。このイオン注入では、例えば、ＢＦ2（二フッ化ボロン）イオンを加速エネルギーが３０ＫｅＶ、注入量が５×１０15ｃｍ-2の条件で注入する。その後、注入したＢＦ2を拡散及び活性化させるための熱処理を施す。
【００４３】
この製造方法の実施例では、フィールド酸化膜１２を形成する前に２回のイオン注入を行ない、２回目のイオン注入を１回目のイオン注入よりも浅い領域に少ない量のイオンを注入するようにしたので、図２（Ａ）に示すように、Ｐ型低濃度ドレイン領域１０はゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもつ。
また、図２（Ｂ）に示すように、Ｐ型低濃度ドレイン領域１０のゲート酸化膜１４の下の領域における深さ方向の不純物濃度分布は２つのピークをもち、半導体基板２表面側のピーク位置の不純物濃度は深い側のピーク位置の不純物濃度よりも低くなっている。
【００４４】
［実施例２］
図３は、製造方法の第１局面の他の実施例を説明するための工程断面図であり、（Ｅ）は半導体装置の他の実施例を示す断面図である。図４（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）及び（Ｃ）は（Ａ）のＢ−Ｂ位置での深さ方向の不純物濃度プロファイルを示す図であり、（Ｂ）は注入直後の状態、（Ｃ）は熱拡散処理後の状態を示す。図３及び図４において図１及び図２と同じ機能を果たす部分には同じ符号を付す。
【００４５】
図３（Ｅ）及び図４を参照して半導体装置の実施例について説明する。図１（Ｅ）及び図２を参照して説明した半導体装置の上記実施例と同じ部分については説明を省略する。
【００４６】
この実施例では、Ｐ型低濃度ドレイン領域１０の不純物濃度分布が図１（Ｅ）及び図２を参照して説明した上記実施例とは異なっている。
この実施例でも、図４（Ｃ）に示すように、Ｐ型低濃度ドレイン領域１０はゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもっている。これにより、ゲート酸化膜１４付近での電界集中を緩和することができ、動作耐圧を向上させることができる。さらに、Ｐ型低濃度ドレイン領域１０の不純物濃度分布は深い側で濃い濃度分布をもっているので、Ｐ型低濃度ドレイン領域１０の抵抗値を下げることができ、大電流を流すことができる。
【００４７】
さらに、この実施例でも、Ｐ型低濃度ドレイン領域１０はＰ型高濃度ドレイン領域１８を覆っているので、Ｐ型高濃度ドレイン領域１８とＰ型半導体基板２との接合耐圧を向上させることができる。
さらに、Ｐ型低濃度ドレイン領域１０のＰ型高濃度ソース領域２０側の端部１０ｃはゲート酸化膜１４とは間隔をもって形成されているので、ゲート酸化膜１４付近の電界の集中をより一層緩和している。
【００４８】
図３を参照して製造方法の第１局面の他の実施例を説明する。以下（Ａ）〜（Ｅ）の説明は図３における（Ａ）〜（Ｅ）に対応している。
（Ａ）：図１（Ａ）を参照して説明した上記工程（Ａ）と同じ工程により、Ｐ型半導体基板２Ｎ型ウェル領域４を形成する。
【００４９】
（Ｂ）：低濃度ドレイン領域の形成領域を画定するために、写真製版技術によりイオン注入用レジストパターン６をＰ型半導体基板２上に形成する。イオン注入用レジストパターン６をマスクにして例えば、Ｐ型不純物であるボロン８を加速エネルギーは１４０ＫｅＶ、注入量は１×１０14ｃｍ-2の条件で注入する。ここで注入されたボロン８の注入深さは例えば０.４５μｍである。
【００５０】
（Ｃ）：イオン注入用レジストパターン６を除去した後、例えば、温度１０００℃、窒素雰囲気中の条件で１時間熱処理を施しボロンイオン８を拡散及び活性化させてＰ型低濃度ドレイン領域１０を形成する（図４（Ｃ）も参照。）。
【００５１】
（Ｄ）：図１（Ｄ）を参照して説明した上記工程（Ｄ）と同じ工程により、Ｐ型半導体基板２表面の所定の領域にフィールド酸化膜１２，１２ａを形成し、さらにゲート酸化膜１４を形成する。この熱処理でも、上記工程（Ｂ）で注入されたボロンイオン８は拡散及び活性化される。ボロンイオン８を拡散及び活性化させるための専用の熱処理工程（上記工程（Ｃ））を行なわずに、この工程でボロンイオン８拡散及び活性化させてもよい。
【００５２】
（Ｅ）：図１（Ｅ）を参照して説明した上記工程（Ｅ）と同じ工程により、ゲート電極１６、Ｐ型高濃度ドレイン領域１８及びＰ型高濃度ソース領域２０を形成する。
【００５３】
この製造方法の実施例では、上記工程（Ｂ）において、イオン注入は不純物の注入深さが０.２μｍ以上、ここでは０.４５μｍになるように行なっているので、Ｐ型低濃度ドレイン領域１０はＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもつ。この実施例では１回のイオン注入処理によりＰ型低濃度ドレイン領域１０を形成しているので、Ｐ型低濃度ドレイン領域１０のゲート酸化膜１４の下の領域における深さ方向の不純物濃度分布は１つだけピークをもつ（図４（Ｃ）参照。）。
【００５４】
［実施例３］
図５は、製造方法の第２局面の一実施例を説明するための工程断面図であり、（Ｅ）は半導体装置のさらに他の実施例を示す断面図である。図６（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での深さ方向の不純物濃度プロファイルを示す図である。図５及び図６において図１及び図２と同じ機能を果たす部分には同じ符号を付す。
【００５５】
図５（Ｅ）及び図６を参照して半導体装置の実施例について説明する。図１（Ｅ）及び図２を参照して説明した半導体装置の上記実施例と同じ部分については説明を省略する。
【００５６】
この実施例では、Ｐ型低濃度ドレイン領域１０の不純物濃度分布及び下端の形状が図１（Ｅ）及び図２を参照して説明した上記実施例とは異なっている。
この実施例でも、図６（Ｂ）に示すように、Ｐ型低濃度ドレイン領域１０はゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもっている。これにより、ゲート酸化膜１４付近での電界集中を緩和することができ、動作耐圧を向上させることができる。さらに、Ｐ型低濃度ドレイン領域１０の不純物濃度分布は深い側で濃い濃度分布をもっているので、Ｐ型低濃度ドレイン領域１０の抵抗値を下げることができ、大電流を流すことができる。
【００５７】
さらに、この実施例でも、Ｐ型低濃度ドレイン領域１０はＰ型高濃度ドレイン領域１８を覆っているので、Ｐ型高濃度ドレイン領域１８とＰ型半導体基板２との接合耐圧を向上させることができる。
さらに、Ｐ型低濃度ドレイン領域１０のＰ型高濃度ソース領域２０側の端部１０ｃはゲート酸化膜１４とは間隔をもって形成されているので、ゲート酸化膜１４付近の電界の集中をより一層緩和している。
【００５８】
また、この実施例では、図５（Ｅ）及び図６（Ａ）に示すように、Ｐ型低濃度ドレイン領域１０の下端はフィールド酸化膜１２ａの下の領域が他の領域に比べて浅く形成されており、フィールド絶縁膜１２ａ近傍のＰ型低濃度ドレイン領域１０の不純物がフィールド酸化膜１２ａに取り込まれていない。これにより、Ｐ型低濃度ドレイン領域１０の不純物濃度の低下を防止することができ、駆動能力の低下を防止することができる。
【００５９】
図５を参照して製造方法の第２局面の一実施例を説明する。以下（Ａ）〜（Ｅ）の説明は図５における（Ａ）〜（Ｅ）に対応している。
（Ａ）：図１（Ａ）を参照して説明した上記工程（Ａ）と同じ工程により、Ｐ型半導体基板２Ｎ型ウェル領域４を形成する。
【００６０】
（Ｂ）：図１（Ｄ）を参照して説明した上記工程（Ｄ）と同じ条件で、Ｐ型半導体基板２表面の所定の領域にフィールド酸化膜１２，１２ａを形成する。
【００６１】
（Ｃ）：低濃度ドレイン領域の形成領域を画定するために、写真製版技術によりイオン注入用レジストパターン６をフィールド酸化膜１２の形成領域を含むＰ型半導体基板２の所定の領域上に形成し、イオン注入用レジストパターン６をマスクにして１回目のイオン注入（第１イオン注入工程）を行なう。１回目のイオン注入では、例えば、Ｐ型不純物であるボロン８ａを加速エネルギーは１４０ＫｅＶ、注入量は５×１０13ｃｍ-2の条件で注入する。
イオン注入用レジストパターン６を残した状態で、２回目のイオン注入（第２イオン注入工程）を行なう。この２回目のイオン注入では、１回目のイオン注入よりも加速エネルギーが小さくかつ注入量が小さい条件、例えば加速エネルギーは５０ＫｅＶ、注入量は５×１０12ｃｍ-2の条件でボロン８ｂ注入する。
ここで、フィールド酸化膜１２，１２ａが形成されている領域においてはフィールド酸化膜１２，１２ａがボロンイオン８ａ，８ｂの注入マスクとして機能する。すなわち、フィールド酸化膜１２，１２ａの形成領域ではボロンイオン８ａ，８ｂの注入深さが浅くなる。
【００６２】
（Ｄ）：イオン注入用レジストパターン６を除去した後、例えば、温度１０００℃、窒素雰囲気中の条件で１時間熱処理を施しボロンイオン８ａ，８ｂを拡散及び活性化させてＰ型低濃度ドレイン領域１０を形成する。
ここで、Ｐ型低濃度ドレイン領域１０の下端において、上記工程（Ｃ）でフィールド酸化膜１２，１２ａの形成領域ではボロンイオン８ａ，８ｂの注入深さが浅くなっているので、Ｐ型低濃度ドレイン領域１０の下端はフィールド酸化膜１２ａの下の領域が他の領域に比べて浅く形成される。フィールド絶縁膜１２ａ近傍のＰ型低濃度ドレイン領域１０の不純物がフィールド酸化膜１２ａに取り込まれていない（図６（Ａ）参照。）。
その後、ゲート酸化膜１４を形成する。
【００６３】
（Ｅ）：図１（Ｅ）を参照して説明した上記工程（Ｅ）と同じ工程により、ゲート電極１６、Ｐ型高濃度ドレイン領域１８及びＰ型高濃度ソース領域２０を形成する。
【００６４】
この製造方法の実施例では、フィールド酸化膜１２を形成した後、に２回のイオン注入を行ない、２回目のイオン注入を１回目のイオン注入よりも浅い領域に少ない量のイオンを注入するようにしたので、図６（Ａ）に示すように、Ｐ型低濃度ドレイン領域１０はゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもつ。
また、図６（Ｂ）に示すように、Ｐ型低濃度ドレイン領域１０のゲート酸化膜１４の下の領域における深さ方向の不純物濃度分布は２つのピークをもち、半導体基板２表面側のピーク位置の不純物濃度は深い側のピーク位置の不純物濃度よりも低くなっている。
【００６５】
［実施例４］
図７は、製造方法の第２局面の他の実施例を説明するための工程断面図であり、（Ｅ）は半導体装置のさらに他の実施例を示す断面図である。図８（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での深さ方向の不純物濃度プロファイルを示す図である。図７及び図８において図１及び図２と同じ機能を果たす部分には同じ符号を付す。
【００６６】
図７（Ｅ）及び図８を参照して半導体装置の実施例について説明する。図１（Ｅ）及び図２を参照して説明した半導体装置の上記実施例と同じ部分については説明を省略する。
【００６７】
この実施例では、Ｐ型低濃度ドレイン領域１０の不純物濃度分布及び下端の形状が図１（Ｅ）及び図２を参照して説明した上記実施例とは異なっている。
この実施例でも、図８（Ｂ）に示すように、Ｐ型低濃度ドレイン領域１０はゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもっている。これにより、ゲート酸化膜１４付近での電界集中を緩和することができ、動作耐圧を向上させることができる。さらに、Ｐ型低濃度ドレイン領域１０の不純物濃度分布は深い側で濃い濃度分布をもっているので、Ｐ型低濃度ドレイン領域１０の抵抗値を下げることができ、大電流を流すことができる。
【００６８】
さらに、この実施例でも、Ｐ型低濃度ドレイン領域１０はＰ型高濃度ドレイン領域１８を覆っているので、Ｐ型高濃度ドレイン領域１８とＰ型半導体基板２との接合耐圧を向上させることができる。
さらに、Ｐ型低濃度ドレイン領域１０のＰ型高濃度ソース領域２０側の端部１０ｃはゲート酸化膜１４とは間隔をもって形成されているので、ゲート酸化膜１４付近の電界の集中をより一層緩和している。
【００６９】
また、この実施例では、図７（Ｅ）及び図８（Ａ）に示すように、Ｐ型低濃度ドレイン領域１０の下端はフィールド酸化膜１２ａの下の領域が他の領域に比べて浅く形成されており、フィールド絶縁膜１２ａ近傍のＰ型低濃度ドレイン領域１０の不純物がフィールド酸化膜１２ａに取り込まれていない。これにより、Ｐ型低濃度ドレイン領域１０の不純物濃度の低下を防止することができ、駆動能力の低下を防止することができる。
【００７０】
図７を参照して製造方法の第２局面の他の実施例を説明する。以下（Ａ）〜（Ｅ）の説明は図７における（Ａ）〜（Ｅ）に対応している。
（Ａ）：図１（Ａ）を参照して説明した上記工程（Ａ）と同じ工程により、Ｐ型半導体基板２Ｎ型ウェル領域４を形成する。
【００７１】
（Ｂ）：図１（Ｄ）を参照して説明した上記工程（Ｄ）と同じ条件で、Ｐ型半導体基板２表面の所定の領域にフィールド酸化膜１２，１２ａを形成する。
【００７２】
（Ｃ）：低濃度ドレイン領域の形成領域を画定するために、写真製版技術によりイオン注入用レジストパターン６をフィールド酸化膜１２の形成領域を含むＰ型半導体基板２の所定の領域上に形成する。イオン注入用レジストパターン６をマスクにして例えば、Ｐ型不純物であるボロン８を加速エネルギーは１４０ＫｅＶ、注入量は１×１０14ｃｍ-2の条件で注入する。ここで注入されたボロン８の注入深さは例えば０.３５μｍである。
ここで、フィールド酸化膜１２，１２ａが形成されている領域においてはフィールド酸化膜１２，１２ａがボロンイオン８ａ，８ｂの注入マスクとして機能する。すなわち、フィールド酸化膜１２，１２ａの形成領域ではボロンイオン８ａ，８ｂの注入深さが浅くなる。
【００７３】
（Ｄ）：イオン注入用レジストパターン６を除去した後、例えば、温度１０００℃、窒素雰囲気中の条件で１時間熱処理を施しボロンイオン８を拡散及び活性化させてＰ型低濃度ドレイン領域１０を形成する。
ここで、Ｐ型低濃度ドレイン領域１０の下端において、上記工程（Ｃ）でフィールド酸化膜１２，１２ａの形成領域ではボロンイオン８ａ，８ｂの注入深さが浅くなっているので、Ｐ型低濃度ドレイン領域１０の下端はフィールド酸化膜１２ａの下の領域が他の領域に比べて浅く形成される。フィールド絶縁膜１２ａ近傍のＰ型低濃度ドレイン領域１０の不純物がフィールド酸化膜１２ａに取り込まれていない（図８（Ａ）参照。）。
その後、ゲート酸化膜１４を形成する。
【００７４】
（Ｅ）：図１（Ｅ）を参照して説明した上記工程（Ｅ）と同じ工程により、ゲート電極１６、Ｐ型高濃度ドレイン領域１８及びＰ型高濃度ソース領域２０を形成する。
【００７５】
この製造方法の実施例では、上記工程（Ｃ）において、イオン注入は不純物の注入深さが０.２μｍ以上、ここでは０.３５μｍになるように行なっているので、Ｐ型低濃度ドレイン領域１０はＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもつ。この実施例では１回のイオン注入処理によりＰ型低濃度ドレイン領域１０を形成しているので、Ｐ型低濃度ドレイン領域１０のゲート酸化膜１４の下の領域における深さ方向の不純物濃度分布は１つだけピークをもつ（図８（Ｂ）参照。）。
【００７６】
上記の実施例では、Ｐ型低濃度ドレイン領域１０はＰ型高濃度ドレイン領域１８を覆って形成されているが、本発明の半導体装置はこれに限定されるものではない。
例えば、図９に示すように、チャネル領域２２と高濃度ドレイン領域１８の間にＰ型低濃度ドレイン領域１０が形成されているようにしてもよい。上記半導体装置の実施例のいずれにも適用できる。また、この構造は、上記製造方法の実施例において、Ｐ型低濃度ドレイン領域１０の形成領域を画定するためのイオン注入用レジストパターン６の形成領域を変更することにより形成することができる。これにより、Ｐ型低濃度ドレイン領域１０に関してゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもたせることができる。
【００７７】
また、上記の実施例では、Ｐ型低濃度ドレイン領域１０の表面部分に関し、ソース側端はゲート酸化膜１４とフィールド酸化膜１２ａの境界近傍に形成されているが、本発明はこれに限定されるものではない。
例えば、図１０に示すように、Ｐ型低濃度ドレイン領域１０の表面部分に関し、ソース側端がゲート絶縁膜１４下に配置されていてもよい。この構造も上記半導体装置の実施例のいずれにも適用できる。この構造も、上記製造方法の実施例においてイオン注入用レジストパターン６の形成領域を変更することにより形成することができる。これにより、Ｐ型低濃度ドレイン領域１０に関してゲート酸化膜１４の下の領域においてＰ型半導体基板２の表面側が薄く深い側が濃い不純物の濃度分布をもたせることができる。
【００７８】
また、上記実施例で示した半導体基板、ウェル領域、ドレイン領域、ソース領域の導電型は一例であって、本発明はこれに限定されるものではなく、これらを逆導電型に変更してもよい。
また、上記実施例のイオン注入における注入イオン種、イオン注入量及び注入エネルギーなどの注入条件は本発明の好ましい実施形態の一例を示したにすぎず、本発明はこれに限定されるものではない。
【図面の簡単な説明】
【００７９】
【図１】製造方法の第１局面の一実施例を説明するための工程断面図であり、（Ｅ）は半導体装置の一実施例を示す断面図である。
【図２】（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）は（Ａ）のＡ−Ａ位置での深さ方向の不純物濃度プロファイルを示す図である。
【図３】製造方法の第１局面の他の実施例を説明するための工程断面図であり、（Ｅ）は半導体装置の他の実施例を示す断面図である。
【図４】（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）及び（Ｃ）は（Ａ）のＢ−Ｂ位置での深さ方向の不純物濃度プロファイルを示す図であり、（Ｂ）は注入直後の状態、（Ｃ）は熱拡散処理後の状態を示す。
【図５】製造方法の第２局面の一実施例を説明するための工程断面図であり、（Ｅ）は半導体装置のさらに他の実施例を示す断面図である。
【図６】（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）は（Ａ）のＣ−Ｃ位置での深さ方向の不純物濃度プロファイルを示す図である。
【図７】製造方法の第２局面の他の実施例を説明するための工程断面図であり、（Ｅ）は半導体装置のさらに他の実施例を示す断面図である。
【図８】（Ａ）はこの実施例の不純物濃度分布のシミュレーション結果を示す断面図、（Ｂ）は（Ａ）のＤ−Ｄ位置での深さ方向の不純物濃度プロファイルを示す図である。
【図９】半導体装置のさらに他の実施例を示す断面図である。
【図１０】半導体装置のさらに他の実施例の不純物濃度分布のシミュレーション結果を示す断面図である。
【図１１】従来の半導体装置の一例を説明するための断面図である。
【図１２】従来の半導体装置の他の例を説明するための断面図である。
【図１３】従来の半導体装置のさらに他の例を説明するための図であり、（Ａ）は断面図、（Ｂ）は（Ａ）のドレインオフセット領域の拡大平面図である。
【符号の説明】
【００８０】
２  Ｐ型半導体基板
４  Ｎ型ウェル領域
６  イオン注入用レジストパターン
８，８ａ，８ｂ  ボロンイオン
１０  Ｐ型低濃度ドレイン領域
１０ｃ  Ｐ型低濃度ドレイン領域のソース領域側の端部
１２，１２ａ  フィールド酸化膜
１４  ゲート酸化膜
１６  ゲート電極
１８  高濃度ドレイン領域
２０  高濃度ソース領域
２２  チャネル領域
【図１】
2006253334.tif 000003
【図３】
2006253334.tif 000004
【図５】
2006253334.tif 000005
【図７】
2006253334.tif 000006
【図９】
2006253334.tif 000007
【図１１】
2006253334.tif 000008
【図１２】
2006253334.tif 000009
【図１３】
2006253334.tif 000010
【図２】
2006253334.tif 000011
【図４】
2006253334.tif 000012
【図６】
2006253334.tif 000013
【図８】
2006253334.tif 000014
【図１０】
2006253334.tif 000015