(57)【要約】【課題】電極界面との接触抵抗を低減した高効率な電界効果トランジスタ等を提供する。【課題手段】電界効果トランジスタは、窒化物半導体からなる第１の半導体層と、第１の半導体層上に形成され、第１の半導体層よりもバンドギャップエネルギーが大きく、且つ残留ドナー濃度が５×１０12／ｃｍ-2以上となる窒化物半導体からなる第２の半導体層と、第２の半導体層上に各々形成されるソース電極、ゲート電極及びドレイン電極とをそれぞれ備える電界効果トランジスタであって、ソース電極及び／又はドレイン電極は、少なくとも第２の半導体層の一部に形成された段差部分上に形成されている。この構造により、段差部分でチャネル形成部分と電極との接触面積を増やし、オーミック接触の接触抵抗を下げて効率を改善できる。【選択図】図７
2006253559.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなる第１の半導体層と、
前記第１の半導体層上に形成され、前記第１の半導体層よりもバンドギャップエネルギーが大きく、且つ残留ドナー濃度が５×１０19／ｃｍ-3以下となる窒化物半導体からなる第２の半導体層と、
前記第２の半導体層上に各々形成されるソース電極、ゲート電極及びドレイン電極とをそれぞれ備える電界効果トランジスタであって、
前記ソース電極及び／又はドレイン電極は、少なくとも前記第２の半導体層の一部に形成された段差部分上に形成されてなることを特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタであって、
前記段差部分は、前記ソース電極及びドレイン電極形成面側から見て、ストライプ構造、多角形形状、円形の少なくとも１種であることを特徴とする電界効果トランジスタ。
【請求項３】
請求項１に記載の電界効果トランジスタであって、
前記段差部分は、前記ソース電極及びドレイン電極形成面側から見て、略平板状に形成され、かつ平板状の段差部がソース電極を跨いで、端面をゲート電極またはドレイン電極の少なくとも一方に達するまで延長されてなることを特徴とする電界効果トランジスタ。
【請求項４】
複数の窒化ガリウム系半導体半導体層を積層してなる半導体層を備えており、
前記半導体層は、第１の面と、第１の面と対向する第２の面とを有するキャリア供給層と、
前記キャリア供給層の第２の面に面して形成され、前記キャリア供給層よりもバンドギャップエネルギーが小さく、該第２の面と接する部位にチャネルを形成可能なキャリア走行層とを含んでおり、
さらに前記キャリア供給層の第１の面上に形成されたソース電極、ゲート電極、ドレイン電極とを備える電界効果トランジスタであって、
前記半導体層が、第１の面の表面で少なくともチャネル形成部分が表出する深さまで窪んだ段差部分を複数形成しており、
前記半導体層上の段差部分にソース電極及びドレイン電極が形成され、かつ段差部分との界面でオーミック接触を形成していることを特徴とする電界効果トランジスタ。
【請求項５】
請求項４に記載の電界効果トランジスタであって、
前記段差部分が、前記半導体層上で前記チャネルにおけるキャリアの走行方向に沿った直線状に延長された複数の平行なストライプ構造であり、ストライプ構造の側面でチャネル形成部分が電極と接していることを特徴とする電界効果トランジスタ。
【請求項６】
請求項５に記載の電界効果トランジスタであって、
前記ストライプ構造が、ストライプの延長方向と垂直な方向にさらに突起を形成してなることを特徴とする電界効果トランジスタ。
【請求項７】
請求項４に記載の電界効果トランジスタであって、
前記段差部分が、前記半導体層の表面から多角形状に形成された複数の窪みであることを特徴とする電界効果トランジスタ。
【請求項８】
請求項４に記載の電界効果トランジスタであって、
前記段差部分が、前記半導体層の表面から円柱状に形成された複数の窪みであることを特徴とする電界効果トランジスタ。
【請求項９】
請求項４又は５に記載の電界効果トランジスタであって、
前記半導体層上で前記ゲート電極の形成面にも、段差部分が形成されてなることを特徴とする電界効果トランジスタ。
【請求項１０】
請求項４から９のいずれかに記載の電界効果トランジスタであって、
前記ソース電極及び／又はドレイン電極は前記第１の面上で層状に積層されてなることを特徴とする電界効果トランジスタ。
【請求項１１】
請求項４から１０のいずれかに記載の電界効果トランジスタであって、
前記キャリア供給層のキャリア濃度が１×１０19ｃｍ-3以下であることを特徴とする電界効果トランジスタ。
【請求項１２】
請求項４から１１のいずれかに記載の電界効果トランジスタであって、
前記電界効果トランジスタがＨＥＭＴであることを特徴とする電界効果トランジスタ。
【請求項１３】
キャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層よりバンドギャップエネルギーの大きいキャリア供給層を備える電界効果トランジスタの製造方法であって、
キャリア走行層上にキャリア供給層を積層した状態で、キャリア供給層の表面で少なくともチャネル形成部分が表出する深さまで窪んだ段差部分を複数形成する工程と、
前記段差部分にソース電極及びドレイン電極を層状に形成し、段差部分と電極層の界面でオーミック接触を得る工程と、
を有することを特徴とする電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム系半導体半導体を用いた電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
半導体層を積層して構成された電界効果トランジスタ（ＦＥＴ：Field effect Transistor）は、高周波かつ高耐圧で動作可能な高出力パワー半導体装置として期待され、ＭＥＳＦＥＴ（Metal Semiconductor FET）や高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等が提案されている。ＨＥＭＴは、高周波用等に普及している高速半導体デバイスであり、これまでＧａＡｓ／ＡｌＧａＡｓヘテロ接合を用いたものが実用化されており、その優れたマイクロ波・ミリ波特性により、自動車レーダや無線通信ネットワーク及び衛星放送用受信器等の低雑音かつ高速の電界効果トランジスタとして使用されはじめている。
【０００３】
そして近年は、窒化ガリウム系化合物を用いたＨＥＭＴ（以下、「ＧａＮ系ＨＥＭＴ」ともいう）が、次世代型の高速ＦＥＴとして注目されている。ＧａＮ系ＨＥＭＴはＳｉ系化合物やＧａＡｓ系化合物等に比べて、その材料特性から
１．バンドギャップが広く、電子有効質量から見積もられる電子の飽和電子移動度も高いこと、
２．破壊電界が大きいこと、
３．高温でも安定しているため、比較的内燃機関の近傍等の高温領域でも使用できる等応用分野が広いこと、
４．原材料となる窒化ガリウム系化合物半導体自身が基本的に無毒の材料であること
等の優れた利点があるため、より大出力で高耐圧かつ高温動作可能な高周波デバイスを実現できる可能性がある。
【０００４】
以下、本発明を理解を容易にするために、ＧａＮ系化合物を用いたＨＥＭＴ構造の一例を図１に示す。この図に示すＧａＮ系ＨＥＭＴは、サファイア基板１１上にＧａＮバッファ層１２を介して、キャリア走行層（電子の走行するチャネル層）となるアンドープＧａＮ層１３、チャネルの波動関数が染み出しても高い移動度を好適に確保するスペーサ層となるアンドープＡｌＧａＮ層１８、キャリア供給層（電子供給層）となるｎ型ＡｌＧａＮ層１４を順次積層している。スペーサ層は、電子を失った不純物イオンの電気的影響がチャネルに及ぶのを抑制して、チャネルにおける電子の走行に影響を与えないようにする。またｎ型ＡｌＧａＮ層１４の上面には、ソース電極１５、ゲート電極１６、ドレイン電極１７がそれぞれ形成される。この構造のＧａＮ系ＨＥＭＴは、キャリア供給層となるｎ型ＡｌＧａＮ層１４がキャリア走行層となるアンドープＧａＮ層１３に電子を供給し、供給された電子はＧａＮ層１３の最上層部でｎ型ＡｌＧａＮ層１４に接する領域１３ａにチャネルを形成する。ドレイン電圧を印加すると、ソース電極から電子をキャリア供給層に注入し、チャネルを高移動度で走行し、再びｎ型ＡｌＧａＮ層及びドレイン電極に流れる。ここで、ゲート電極に印加する電圧を制御することにより、ゲート電極に印加される電圧に応じてチャネル領域が制御されるため、ソース電極とドレイン電極間に流れる電流量が制御されることになる。
【特許文献１】特開平５−２１８０９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなＧａＮ系ＨＥＭＴをより高出力化するためには、抵抗成分を下げ更なる高効率化を図る必要がある。抵抗値を下げる要因としては、主にチャネル層内部での抵抗と、ソース電極及びドレイン電極と半導体層との接触抵抗がある。この内、電極と半導体層との接触抵抗は、主に図２に示すように、半導体層１上面に設けられた電極層５との接触界面で発生する。図２（ａ）は図１を上面から見た電極層５を示す平面図であり、図２（ｂ）は（ａ）のｂ−ｂ’線から見た断面図である。この図に示すように、半導体層１の表面全体を広く覆うように電極層５が配置されており、素子の電流はチャネルである領域１３ａからキャリア供給層であるＡｌＧａＮ層１４を通過して電極層５側に流れ込む。この構造では、ＡｌＧａＮ層１４の抵抗値が高くなると、電流が流れ難くなり電極との界面で接触抵抗が増加する。
【０００６】
特にＧａＮ系ＨＥＭＴにおいては、ＧａＡｓ系のＨＥＭＴと比較して、低オン抵抗を維持しつつ、耐圧が１桁ほど高くできるという優れた性質を有している。ＧａＮ系ＨＥＭＴの特有の耐圧をさらに高めて利用するには、キヤリア供給層として働くＡｌＧａＮ層のドープ量を減らしてアンドープに近付けることが望まれる。しかしながら、ＡｌＧａＮ層をアンドープに近づける程キャリア密度が低下し、導電率が低下して抵抗率が上がるという問題があり、これによって電極界面での接触抵抗が増加しオン抵抗が増大するという問題が生じていた。このようにキヤリア供給層として働く層と電極との接触抵抗が高ければ、窒化ガリウムの特性を十分に生かすことができない。そのため、特にＧａＮ系ＨＥＭＴでは高耐圧化と低低効率化とはトレードオフの関係にあった。
【０００７】
本発明は、このような問題点を解決するためになされたものである。本発明の主な目的は、電極界面との接触抵抗を低減した高効率な電界効果トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
以上の目的を達成するために、本発明の第１の側面に係る電界効果トランジスタは、窒化物半導体からなる第１の半導体層と、第１の半導体層上に形成され、第１の半導体層よりもバンドギャップエネルギーが大きく、且つ残留ドナー濃度が５×１０19／ｃｍ-3以下となる窒化物半導体からなる第２の半導体層と、第２の半導体層上に各々形成されるソース電極、ゲート電極及びドレイン電極とをそれぞれ備える電界効果トランジスタであって、ソース電極及び／又はドレイン電極は、少なくとも第２の半導体層の一部に形成された段差部分上に形成されている。この構造により、段差部分でチャネル形成部分と電極との接触面積を増やし、オーミック接触の接触抵抗を下げて効率を改善できる。
【０００９】
また、本発明の第２の側面に係る電界効果トランジスタは、段差部分が、ソース電極及びドレイン電極形成面側から見て、ストライプ構造、多角形形状、円形の少なくとも１種である。この構造により、段差部分で電極との界面の接触面積を増やし、オーミック接触の接触抵抗を下げて効率を改善できる。
【００１０】
さらにまた、本発明の第３の側面に係る電界効果トランジスタは、段差部分が、ソース電極及びドレイン電極形成面側から見て、略平板状に形成され、かつ平板状の段差部がソース電極を跨いで、端面をゲート電極またはドレイン電極の少なくとも一方に達するまで延長されている。この構造により、段差部分の端縁におけるキャリアの補足漏れを低減して、さらに界面の抵抗値を下げることができる。
【００１１】
さらにまた、本発明の第４の側面に係る電界効果トランジスタは、複数の窒化ガリウム系半導体半導体層を積層してなる半導体層を備えており、半導体層は、第１の面と、第１の面と対向する第２の面とを有するキャリア供給層と、キャリア供給層の第２の面に面して形成され、キャリア供給層よりもバンドギャップエネルギーが小さく、該第２の面と接する部位にチャネルを形成可能なキャリア走行層とを含んでおり、さらにキャリア供給層の第１の面上に形成されたソース電極、ゲート電極、ドレイン電極とを備える電界効果トランジスタであって、半導体層が、第１の面の表面で少なくともチャネル形成部分が表出する深さまで窪んだ段差部分を複数形成しており、半導体層上の段差部分にソース電極及びドレイン電極が形成され、かつ段差部分との界面でオーミック接触を形成している。この構造により、段差部分でチャネル形成部分と電極との接触面積を増やし、オーミック接触の接触抵抗を下げて効率を改善できる。
【００１２】
さらにまた、本発明の第５の側面に係る電界効果トランジスタは、段差部分が、半導体層上でチャネルにおけるキャリアの走行方向に沿った直線状に延長された複数の平行なストライプ構造であり、ストライプ構造の側面でチャネル形成部分が電極と接している。この構造により、ストライプ構造の側面でチャネル形成部分と電極との接触面積を増やし、オーミック接触の接触抵抗を下げて効率を改善できる。
【００１３】
さらにまた、本発明の第６の側面に係る電界効果トランジスタは、ストライプ構造が、ストライプの延長方向と垂直な方向にさらに突起を形成している。この構成により、さらに表面積を増やして側面での電極との接触面積を増やして低抵抗化を図ることが可能となる。
【００１４】
さらにまた、本発明の第７の側面に係る電界効果トランジスタは、段差部分が、半導体層の表面から多角形状に形成された複数の窪みである。この構成により、表面積を増やして電極との接触面積を増やして低抵抗化を図ることが可能となる。
【００１５】
さらにまた、本発明の第８の側面に係る電界効果トランジスタは、段差部分が、半導体層の表面から円柱状に形成された複数の窪みである。この構成により、表面積を増やして電極との接触面積を増やして低抵抗化を図ることが可能となる。
【００１６】
さらにまた、本発明の第９の側面に係る電界効果トランジスタは、半導体層上でゲート電極の形成面にも、段差部分が形成されている。この構成によって、段差部分の形成加工が容易となる。
【００１７】
さらにまた、本発明の第１０の側面に係る電界効果トランジスタは、ソース電極及び／又はドレイン電極は第１の面上で層状に積層されている。このようにソース電極及び／又はドレイン電極を電極層とすることで、段差部分への電極形成が容易となる。
【００１８】
さらにまた、本発明の第１１の側面に係る電界効果トランジスタは、キャリア供給層のキャリア濃度が１０19ｃｍ-3以下である。これにより、耐圧の高いＧａＮ系電界効果トランジスタを得ることができる。
【００１９】
さらにまた、本発明の第１２の側面に係る電界効果トランジスタは、ＨＥＭＴである。これにより、高耐圧のＧａＮ系ＨＥＭＴを得ることができる。
【００２０】
また、本発明の第１３の側面に係る電界効果トランジスタの製造方法は、キャリア走行層と、キャリア走行層上に形成され該キャリア走行層よりバンドギャップエネルギーの大きいキャリア供給層を備える電界効果トランジスタの製造方法であって、キャリア走行層上にキャリア供給層を積層した状態で、キャリア供給層の表面で少なくともチャネル形成部分が表出する深さまで窪んだ段差部分を複数形成する工程と、段差部分にソース電極及びドレイン電極を層状に形成し、段差部分と電極層の界面でオーミック接触を得る工程とを有する。これにより、段差部分でチャネル形成部分と電極との接触面積を増やし、オーミック接触の接触抵抗を下げて効率を改善できる。
【発明の効果】
【００２１】
本発明の電界効果トランジスタ及びその製造方法によれば、ストライプ構造又は任意形状の窪みのあるメサ構造とすることにより、メサの側面と電極との接触面積を増やして接触抵抗を低減でき、高効率な電界効果トランジスタを実現できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて説明する。ただし、以下に示す実施の形態は、本発明の技術思想を具体化するための電界効果トランジスタ及びその製造方法を例示するものであって、本発明は電界効果トランジスタ及びその製造方法を以下のものに特定しない。また、本明細書は特許請求の範囲に示される部材を、実施の形態の部材に特定するものでは決してない。特に実施の形態に記載されている構成部品の寸法、材質、形状、その相対的配置等は特に特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。さらに、本発明を構成する各要素は、複数の要素を同一の部材で構成して一の部材で複数の要素を兼用する態様としてもよいし、逆に一の部材の機能を複数の部材で分担して実現することもできる。
【００２３】
図３に、本発明の一実施の形態に係る電界効果トランジスタとして、ＧａＮ系ＨＥＭＴ１００を構成する一例を示す。この図に示すＨＥＭＴ１００は、キャリア走行層３３、キャリア供給層３４を順次積層し、またキャリア供給層３４の上面に、ソース電極３５、ゲート電極３６、ドレイン電極３７を形成している。この構造のＧａＮ系ＨＥＭＴ１００は、キャリア供給層３４がキャリア走行層３３に電子を供給し、供給された電子はキャリア走行層３３の上部でキャリア供給層３４との界面に形成されるチャネル３３ａを高移動度で走行する。チャネル３３ａのキャリア濃度は、ゲート電極３６に印加されるゲート電圧によって形成される空乏層により制御される。この例では、キャリア走行層３３としてアンドープのｉ型ＧａＮ層、キャリア供給層３４としてｎ型ＡｌＧａＮ層を採用している。このキャリア供給層はキャリア濃度を増すためにドーパントでドープしているが、ドープ量を下げたりアンドープにすることで耐圧を高めることもできる。ｎ型ＡｌＧａＮ層のドープ量は、１０18〜１０19程度としているが、耐圧を向上させるために１０18ｃｍ-3以下とすることが好ましく、アンドープとすることで残留電荷を１０16ｃｍ-3程度とすることができる。なお、本明細書においてアンドープとは、意図的にドーパントを添加しない場合に限られず、導電型を制御するドーパント濃度が１０17以下のものもアンドープと呼ぶ。
【００２４】
キャリア供給層３４の上面に形成される各電極の内、ソース電極とドレイン電極はキャリア供給層に電流を供給するためにオーミック性電極が好適に用いられ、ゲート電極はキャリア走行層に形成される空乏層を制御性よく形成しキャリア供給層から供給された電子を制御できるようにショットキー電極が用いられる。これらの電極は、図示しないがオーミック接合特性、ショットキー接合特性を得るためのコンタクト層を各々介在させることもできるし、複数の層からなる金属層や合金層及びそれらの組合せを適宜用いることができる。例えばソース電極とドレイン電極は、キャリア供給層上に形成されたオーミックコンタクト層との界面でオーミック性電極を構成し、一方ゲート電極は、キャリア供給層上に形成されたショットキーコンタクト層に接触する界面でショットキー接合特性を有することができる。
【００２５】
電界効果トランジスタにおいては、キャリア供給層中のドナーからキャリアとなる電子が放出されるが、このキャリア電子はキャリア供給層中に留まっているより、より電子親和力の大きいチャネル中に引き込まれ界面近傍に蓄積される。この蓄積された電子はドーパントによる散乱を受けないため、チャネル中を高速で走行することができる。一方、図４に示すように、ソース電極とドレイン電極との電極間にドレインソース間電圧ＶDSを印加すると、チャネルを介してソース電極とドレイン電極の間にドレイン電流ＩDが流れる。またゲート電極にゲート電圧ＶGを印加すると、その電圧に応じてゲート電極の下に発生する空乏層が延びるため、図５に示すようにゲート電圧ＶGでドレイン電流ＩDを制御することができる。また、ゲート電極直下のショットキーコンタクト層は、ゲート電極とチャネルの間を流れる電流（ゲートリーク電流）を抑えるためのバリア層として働き、一方オーミックコンタクト層はソース電極及びドレイン電極のオーミック電極としてのコンタクト抵抗を低減する作用を奏することができる。
【００２６】
さらに図３に示すように、キャリア走行層３３の下面には第２の電極３９を好適に形成している。これにより、衝突イオン化により発生したホールｈを、第２の電極３９を介して電界効果トランジスタの外部に引き抜くことが可能である。ホールの蓄積が回避される結果、素子破壊に繋がるアバランシェが回避され、素子の高耐圧化が実現される。第２の電極３９は、キャリア走行層３３の下面全面に形成する必要はなく、任意の位置に部分的に設けることでホールの除去が可能である。第２の電極３９の面積を小さくすればキャパシタンスを低減でき、また電極形成のための工程も簡素化できる利点が得られる。
【００２７】
第２の電極３９は、キャリア走行層３３とショットキー接触を形成するよう、材質、膜厚等が設定される。必要に応じて、第２の電極３９とキャリア走行層３３との界面にコンタクト層等を介在させてもよい。図３の構造における各層間のバンドギャップ図を図６に示す。この図に示すように、キャリア走行層３３と第２の電極３９との界面にショットキー接触を形成することで、衝突イオン化により発生したホールｈは、第２の電極３９を通って電界効果トランジスタから排出することが可能となる。
【００２８】
ＧａＮ系ＨＥＭＴは、窒化ガリウム系半導体半導体で構成される。窒化ガリウム系半導体半導体層は、基板上に必要に応じてバッファ層を形成し、さらにキャリア走行層３３、キャリア供給層３４を順にエピタキシャル成長し、さらに電極を積層して形成することができる。なおバッファ層は、ＧａＮ等のエピタキシャル層と格子整合する基板が得られれば必ずしも必要でない。結晶成長方法としては、例えば、有機金属気相成長法（ＭＯＣＶＤ：metal-organic chemical vapor deposition）、ハイドライド気相成長法（ＨＶＰＥ）、ハイドライドＣＶＤ法、ＭＢＥ（molecularbeam epitaxy）等の方法が利用できる。窒化ガリウム系半導体半導体は、一般式がＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ、０≦ｙ、ｘ＋ｙ≦１）であって、ＢやＰ、Ａｓを混晶してもよい。また、ｐ型窒化物半導体層は、単層、多層を特に限定しない。また、窒化物半導体層にはｎ型不純物、ｐ型不純物を適宜含有させる。ｎ型不純物としては、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ等のＩＶ族、若しくはＶＩ族元素を用いることができ、好ましくはＳｉ、Ｇｅ、Ｓｎを、最も好ましくはＳｉを用いる。また、ｐ型不純物としては、特に限定されないが、Ｂｅ、Ｚｎ、Ｍｎ、Ｃｒ、Ｍｇ、Ｃａ等が挙げられ、好ましくはＭｇが用いられる。これにより、各導電型の窒化物半導体を形成することができる。また基板はサファイア基板やＧａＮ基板等が利用でき、また熱伝導が高く放熱性に優れたＳｉＣ基板、ＣｕＷ基板等も利用できる。熱伝導性基板としては、その他Ａｌ、Ｃｕ、Ｗ等の金属、ＡｌＮ、ＳｉＣ、ダイヤモンド、銅ダイヤモンド、ＧａＮ、Ｓｉ等及びその混晶、合金、混合物等を用いることができるのであり、放熱を担える基体であれば、金属以外でも樹脂類やガラス類等材料組成、形状は限定されない。
【００２９】
ソース電極３５、ゲート電極３６、ドレイン電極３７等の電極は、典型的には素子を構成する半導体材料とは異なる組成から形成され、例えばＴｉ、Ａｌ、Ｃｕ、Ｗ、Ａｕ、Ａｇ、Ｍｏ、Ｎｉ、Ｐｔ、Ｉｎ、Ｒｈ、Ｉｒ、Ｃｒ等導電性に優れた材質で構成される。また金属材料に限定せず、導電性を有する導電性プラスチック等も利用できる。さらに電極は単一元素の材料のみならず、合金化、共晶化、混晶等、複数の元素で構成し、例えばＩＴＯや酸化亜鉛（ＺｎＯ）等が利用できる。さらにまた２層以上の層構造も採用できる。好ましくは、ＡｌＧａＮ系やＧａＮ系半導体層に対するオーミック電極として、Ｗ／Ａｌ、Ｔｉ／Ａｌ系電極、ショットキー電極としてＮｉ／Ａｕ系材料からなる電極が採用される。これによってＨＥＭＴ用電極として要求されるオーミック特性、ショットキー特性等において良好に機能する。例えばソース電極、ドレイン電極のオーミック接触を得るためにはＴｉ／Ｐｔ、Ｔｉ／Ａｕ、ＴｉＡｌ系金属が使用され、８００℃〜９５０℃で急速アニールが行われている。またゲート電極には、ＴｉＮ，Ｔｉ／Ｐｄ／Ａｕ，Ｗ／Ａｕ等が使用される。電極の形状は、Ｔ字型、Ｉ型等特に限定されないが、ゲート電極の断面がＴ字型のゲート電極とすると電極の断面積が増え電極抵抗を低減できるので、動作周波数の高周波の特性向上の上でさらに好ましい。またパッド電極の上には、外部電極等と接続させるためのメタライズ層（バンプ）を好適に形成する。メタライズ層は、Ａｇ、Ａｕ、Ｓｎ、Ｉｎ、Ｂｉ、Ｃｕ、Ｚｎ等の材料から成る。電界効果トランジスタの電極形成面側をサブマウント上に設けられた正負一対の外部電極と対向させ、バンプにて各々の電極を接合する。さらにサブマウントに対してワイヤ等が配線される。
【００３０】
またゲート電極は、バッファ層の一部又は全部を除去した部位に載置することもできる。これによりバッファ層の悪影響、すなわち典型的にはリーク電流やｏｆｆ電流等を低減することができるので、電界効果トランジスタの電気特性の向上を図ることができる。また、電極と半導体層との密着性の向上も図られる。またＨＥＭＴ表面であるソース・ゲート間とゲート・ドレイン間は、保護膜で被覆することもできる。このような保護膜として、窒化珪素、酸化アルミニウム、ニオブ酸化膜等が挙げられる。ＳｉＮをスパッタ等により積層させる保護膜とすると、ＨＥＭＴの物性上好ましい。さらに好ましくは、酸化アルミニウム膜（Ａｌ2Ｏ3）からなる絶縁膜を含有する膜が好ましい。酸化アルミニウム膜を用いた絶縁膜の電流リーク特性は、広範な電圧印加範囲にわたってＳｉＮ膜に比して良好な絶縁特性を有するので、窒化物系半導体（その中でもとりわけＡｌＧａＮ、さらに好ましくはＡｌ0.2Ｇａ0.8Ｎ）との関係においては、特に酸化アルミニウム膜が好ましい。
【００３１】
基板上及びバッファ層は、好ましくは除去される。バッファ層の存在によりリーク電流が生じてリークパスが形成されるため、バッファ層まで除去することでこれを防止することも可能となる。
（段差部分４０）
【００３２】
本実施の形態では、少なくともキャリア走行層３３及びキャリア供給層３４を含む半導体層１Ａと電極層５Ａとの間の接触抵抗を低減するために、半導体層１Ａ上面で電極を形成する部位に段差部分４０を形成している。段差部分４０は窪み状のパターンに成形されているが、底面を基準として凸部あるいは突出部と捉えることもできる。また、この上に電極を層状に形成している。このような電極形成の例を、図７〜図１３に基づいて説明する。図７（ａ）は、実施の形態１に係るＨＥＭＴ素子の電極の平面図を、図７（ｂ）は図７（ａ）のｂ−ｂ’線における断面図を、それぞれ示している。図７の例では、図７（ａ）の平面図に示すようにキャリア走行層３３の上面で、ソース電極３５及びドレイン電極３７と接触する表面を、段差部分４０として複数のストライプ条４０Ａに形成したメサ構造に形成している。さらにこのメサ構造の表面にソース電極３５及びドレイン電極３７を形成し、図７（ｂ）の断面図に示すように凹凸の表面を被覆している。これによって、電極層５Ａと半導体層１Ａとがオーミック接触する接触面積を増やし、接触抵抗を低減できる。この際、各メサの側面でキャリア走行層３３のチャネル３３ａ形成部分の端面が表出して電極と接触するようにする。特に、図２（ｂ）に示す本実施形態と比較のために示す構成では、キャリア供給層が低抵抗であれば、ＡｌＧａＮ層１４を介して上方に通電することができる。しかしながら、ＡｌＧａＮ層１４のドープ量が少なくなるとキャリア濃度が低くなり、上方への通電量は少なくなる。特に、ＧａＮ系ＨＥＭＴの特長の一つである高耐圧性をさらに改善するためには、ＡｌＧａＮ層をアンドープに近付けることが好ましい。しかし、これによって上述の通りＡｌＧａＮ層を介した通電量が極減する。この結果、通電は図２（ｂ）で示すチャネル１３ａの端面と電極層５との接合面が中心となり、チャネル１３ａが狭いため接触抵抗が大きくなり発熱等による損失が大きくなるという問題があった。そこで、図７（ｂ）に示すように半導体層１Ａを凹凸状にすることで半導体層１Ａと電極層５Ａとの接触面積を増し、特にチャネル３３ａと電極層５Ａとの接触面積を増やしてチャネル３３ａから側面に抜ける電流量を増やして全体の抵抗を低減している。
【００３３】
段差部分４０は、少なくともソース電極３５とドレイン電極３７の電極形成部分に形成される。段差部分４０は、キャリア走行層３３及びキャリア供給層３４の形成後にエッチング等により形成される。エッチングの方法は、例えば、レジストパターンの上からＲｌＥ（reactive ion etching）やイオンミリング（ion milling）等で行うことができる。同様に、段差構造のその他の形成方法としては、結晶の成長速度の違いを利用した再成長により段差構造を形成させることもできる。より具体的には、バッファ層とｉ型ＧａＮ層を成長した後、窪みにしておきたいところにＳｉＯ2を形成してからＧａＮ／ＡｌＧａＮ層を再成長することで段差構造とすることができる。
【００３４】
段差部分４０の底部は、少なくともキャリア供給層３４まで達し、かつチャネル３３ａ形成部分が段差部分４０の側面で表出するようにこれよりも深くすることが好ましい。段差部分４０はチャネル３３ａにおいてキャリアが走行する方向に沿って、すなわち図７の例では左右方向に延長して形成される。特に図７に示す例では、ゲート電極３６部分も含めて連続したストライプ条４０Ａに形成している。これによって、スリット同士の谷間で半導体層１Ａとの接触面積を増すことができる。さらに一本のストライプでソース電極３５及びドレイン電極３７部分の形成が行え、ソース電極及びドレイン電極部の段差部分を別々に形成するものと比較して、段差部分４０の形成工程が簡素化できる。
【００３５】
さらに段差部分にゲート電極を形成することで、段差部分の側面からゲート電極へのホールの引き抜きを行うこともでき、これによって更に耐圧を向上できる。すなわち、ゲート電極のショットキー接触は、ホールにとってはゲート側のポテンシャルエネルギーが低くなるようなバンド構造をとるため、チャネル中で発生したホールはよりポテンシャルエネルギーの低いゲート側に引き寄せられ、ゲートにより外部回路へ排出される。
【００３６】
また実施の形態２として、図８に示すようにソース・ドレイン間を除くソース電極４５及びドレイン電極４７の形成部分のみに段差部分４０Ｂを形成してもよい。これによって、図７と比べてソース・ドレイン間のキャリア走行領域が広くなるので、同じ大きさのサンプルで比較したとき図７の構造より低抵抗化できる。
【００３７】
さらに実施の形態３として、ソース電極４５Ｂ及びドレイン電極４７Ｂと半導体層４４Ｂとの接触面積をより広く確保するため、ストライプ条４０Ｃの側面から突起４０ａを形成することもできる。図９では、ストライプと垂直方向に突起４０ａを形成させている。この例ではゲート電極４６Ｂの部分は平坦面としている。これによって段差部分の加工は複雑になるものの、より抵抗を小さくした高効率のＨＥＭＴ素子を得ることができる。突起の大きさはエッチング等によって種々形成することができより細かい方が好ましいが、ＧａＮ系ＨＥＭＴの特性を維持しつつ耐圧と、接触抵抗の低減とを考慮すると、０．０１μｍ以上、１μｍ以下が好ましい。突起にさらに細かい突起を設けることもできる。
【００３８】
さらにまた、段差部分は連続したストライプ条に限られず、細切れにすることでさらに側面の面積を増やすことができる。実施の形態４として図１０に示す例では、半導体層４４Ｃに形成されたゲート電極４６Ｃ部分を含めたソース電極４５Ｃ及びドレイン電極４７Ｃの形成部分に重なるように、多数の矩形状４０Ｄを所定の間隔で形成している。この例では碁盤目状に矩形状４０Ｄを配置しているが、オフセット状に配置することも可能であることはいうまでもない。あるいは、矩形状に限られず様々な窪みパターンが採用できる。例えば実施の形態５として図１１に示す例では、半導体層５４に形成されたゲート電極５６部分を含めたソース電極５５及びドレイン電極５７の形成部分に重なるように、円柱状４０Ｅを複数形成している。段差部分を円柱状とすることで、量産性の高いフォトリソグラフィにより容易に作製することができる。キャリアがオーミック電極により引き抜かれる領域すなわち拡散長は通常２〜３μｍ程度であることから、窪みパターンの大きさは約１μｍ程度以下にするのが好ましい。また実施の形態６として図１２に示す例では、半導体層６４に形成されたゲート電極６６部分を含めたソース電極６５及びドレイン電極６７の形成部分に重なるように、三角柱状４０Ｆを複数形成している。特に、三角形は多角形の中で最も表面積を大きくできるため、接触抵抗低減の観点からは特に有利となる。三角形状のような細かな窪みパターンを形成するには電子線リソグラフィ等が好適に利用できる。また実施の形態７として図１３に示す例では、半導体層７４に形成されたゲート電極７６部分を含めたソース電極７５及びドレイン電極７７の形成部分に重なるように、六角柱状４０Ｇを複数形成している。これにより、フォトリソグラフィの精度を要求されず簡便に歩留よく形成することできる。
【００３９】
このように段差部分を多角形状や円形、楕円形等の種々のパターンで凹凸形状としたディンプル状に形成することができる。段差部分の形状及び寸法は、使用される電界効果トランジスタの大きさや電極の大きさ、加工精度等に依存するが、半導体層と電極層との界面、特に側面部分でチャネル形成部分を表出させて低抵抗なオーミック接触を得られるように、好適に設定される。さらにまた、柱状だけでなく、側面が傾斜した柱として上面が略フラットな錐状とすることもできる。さらに、このような凹凸パターンは電極が形成される領域に厳密に含まれるように形成せずとも、一部が電極形成領域からはみ出してもよい。凹凸パターンは、電極と半導体層との接触抵抗を十分に低減できる程度に形成すれば足りるので、凹凸パターンの形成に伴う電極形成時の位置合わせの精度をそれほど高める必要が無く、歩留まりの低下を生じさせずに製造コストの低減が図られる。
【００４０】
次に、ＧａＮ系ＨＥＭＴとして段差部分としてストライプ条を形成した実施例１と、ストライプを形成しない比較例１とを比較する。実施例１に係るＧａＮ系ＨＥＭＴは、キャリア走行層３３としてアンドープｉ型ＧａＮ層、キャリア供給層３４としてアンドープのｉ型ＡｌＧａＮ層を３００Å積層し、段差部分としてストライプ条（幅５μｍ、長さ１７０μｍ）を形成している。また比較例１は、ストライプを形成しない他は実施例１と同様とした。また比較例２として、スペーサ層としてｉ型ＡｌＧａＮを６０Å、キャリア供給層にＳｉを１×１０19ｃｍ-3ドープしたｎ型ＡｌＧａＮ層を１２０Å積層した以外は比較例１と同様にしてＧａＮ系ＨＥＭＴを作成する。これらのＨＥＭＴ素子の静特性を測定した結果を図１４に示す。この図において、実施例１は太線、比較例１は細線の実線、比較例２は波線でそれぞれ示す。この図に示すように、ストライプ条を形成した実施例１は、ストライプを形成しない比較例１に比べてドレイン電流Ｉｄの最大値が２倍以上に増加させることができる。また実施例１のＨＥＭＴは比較例２のＨＥＭＴと比べても、同程度のドレイン電流が得られることができる。このように、本実施例によれば、段差部分の形成によってより多くのドレイン電流を得ることができ、またアンドープのキャリア供給層を使用する場合であってもドープしたキャリア供給層を用いた場合と同程度のドレイン電流が得られることができる。これによってＨＥＭＴ素子のＯＮ抵抗が低減され、効率の改善と高耐圧化が図れるため、更なるＨＥＭＴ素子の高出力化にも対応できる。これらの点は高出力、高周波素子を目標とするＧａＮ系ＨＥＭＴ素子において重要な利点となる。
【００４１】
このように段差部分を形成することで半導体層とソース電極及びドレイン電極との接触面積を増やし、特に段差部分の側面でチャネル形成部分と電極との界面を多く設けることにより、金属−半導体接合を活用した低抵抗オーミック電極として動作電圧を下げ、消費電力や発熱量を抑えた損失の少ない電界効果トランジスタ素子を実現できる。さらに、段差部分によって表面積が増えるため放熱性も改善される。特に通電量の多いチャネル形成部分は発熱量も多いため、この部分と金属電極層との接触面積を増やすことで放熱性を向上でき、かつ金属電極層の表面積自体が大きくなるので放熱効率がよくなり、素子の信頼性向上にも寄与する。
（実施例２）
【００４２】
次に、実施例２として、図３においてスペーサ層としてアンドープＡｌＧａＮ層３８に代わり、アンドープＡｌＮ層を使用し、表面に図１２に示すような三角形状の段差部分を形成したＨＥＭＴを作製した。さらに比較例３として、同じくスペーサ層にアンドープＡｌＮ層を使用し、段差部分を形成しないＨＥＭＴ、及び比較例４としてスペーサ層にアンドープＡｌＧａＮ層、キャリア供給層にｎ型ＡｌＧａＮ層を用いたＨＥＭＴを作製し、これらのＨＥＭＴ素子の静特性を測定した。図１５に、静特性としてドレインソース間電圧ＶDSに対するドレイン電流ＩDを測定した結果を示す。図１５において、太線はスペーサ層にアンドープＡｌＮ層、キャリア供給層にアンドープＡｌＧａＮ層を用い、かつ段差部分を形成した実施例２に係るＨＥＭＴ、細線はスペーサ層にアンドープＡｌＮ層、キャリア供給層にアンドープＡｌＧａＮ層を用い、段差部分を形成しない比較例３に係るＨＥＭＴ、波線はスペーサ層にアンドープＡｌＧａＮ層、キャリア供給層にｎ型ＡｌＧａＮ層を用い、段差部分を形成しない比較例４に係るＨＥＭＴを、それぞれ示している。なおゲート電圧ＶＧは１Ｖ〜−６Ｖに１Ｖ刻みで変化させている。
【００４３】
図１５に示すように、スペーサ層をＡｌＮとするＨＥＭＴでは、段差部分を形成することでドレイン電流を飛躍的に増加できる。またキャリア供給層にアンドープＡｌＧａＮ層でなくｎ型ＡｌＧａＮ層を用いた、より多数のキャリアを有するＨＥＭＴと比較しても、より高いドレイン電流を達成している。当然ながら、キャリア供給層をｎ型ＡｌＧａＮ層とする比較例４に係るＨＥＭＴは耐圧が相対的に低くなる。また従来、スペーサ層をＡｌＧａＮからＡｌＮとするとキャリアの移動度が上昇するものの、障壁が高くなるため接触抵抗が増加するという問題があったが、これに対して本実施の形態に係る電極構造を適用することで接触抵抗を低減できるため、極めて効果的である。これらのことから、スペーサ層にアンドープＡｌＮ層を使用したＨＥＭＴにおいて本実施の形態を適用する優位性が確認できる。
（実施例３）
【００４４】
さらに、段差部分の端縁の位置を、ソース電極やドレイン電極の一部と重複する位置とする構成も採用できる。例えば、上述した図７（ａ）の平面図に示す例では、段差部分４０をゲート電極の左右から、ソース電極、ドレイン電極を貫通する位置まで延長しているが、図１６に示すように、段差部分４０Ｈをゲート電極８６の両側からソース電極８５、ドレイン電極８７の途中まで延長し、途中で寸断することもできる。図１６の例では、段差部分４０Ｈの端縁４０ｈは、ソース電極８５、ドレイン電極８７の直下で、電極端から所定の距離Ｌの位置まで延長されている。このＬを最適化することで、最小の抵抗値に制御できる。計算によると、段差部分が平板状の場合は、Ｌ＝０のとき最も接触抵抗を下げることができるため、望ましくはソース電極、ドレイン電極の端面と段差部分の端縁の位置を一致させるように作製する。さらに図１６の構成においては、段差部分４０Ｈをストライプ条や多角形状とせず、平板状に構成している。多角形状やストライプ条の段差部分では、キャリアを段差部分の端縁まで捕らえることができず、段差部分側壁の近傍で上方のキャリア供給層へ逃げてしまう成分が存在するが、上記のように段差部分を寸断する構造では、電極端縁からの距離Ｌ以上に拡散しようとするキャリアは、抵抗の低い段差部分端縁の側壁部で必ず補足されるので、界面での抵抗を下げることができる。またストライプ条を形成しない分、構造が簡単で、段差部分を形成する工程での歩留まりを改善できる。
【００４５】
また平板状の段差部分は、図１７に示すように端縁をジグザグ状等の非平坦パターンとすることもできる。この図に示す段差部分４０Ｉも、ゲート電極９６の両側からソース電極９５、ドレイン電極９７の途中まで端縁４０ｉを延長し、途中で寸断するとともに、端縁を一定の傾斜角で突出させたジグザグ状に形成している。この構成によって、表面積を図１６よりも大きくとれるので、更なる低抵抗化が可能となる。またジグザグの端縁にさらに細かい突起を設けることで、より表面積を増やして更に低抵抗化が図られる。加えて非平坦パターンは、ジグザグ状に限られず、波形や凹凸状などとすることもできる。この場合も、可能な限りソース電極、ドレイン電極の端面近傍に近付けて段差部分を形成すると、最も効果的に低抵抗化できる。
【００４６】
なお電極端からの距離Ｌ＝０とすることも可能である。また図１６の例では、段差部分を平板状に構成した例を示しているが、ストライプ条あるいは多角形状とすることも可能である。
【００４７】
このような段差部分としては、隣接する素子同士を電気的に絶縁分離する素子間分離のためのメサ構造を併用することもできる。すなわち、ＨＥＭＴの動作領域が島状を形成するように不要な部分をドライエッチング等により除去して素子間分離を図るメサ分離方法において、メサの形状を上述した段差部分とすることができる。なおメサ構造とは、側壁面で画成され平坦な頂面を有する凸構造を意味し、頂面の面積が基部よりも小さいいわゆる順メサ構造や、頂面の面積が基部よりも大きいいわゆる逆メサ構造のみならず、垂直な側壁面を有し、頂面と基部が実質的に同一面積を有する構造をも含むものとする。
（電界効果トランジスタの製造方法）
【００４８】
電界効果トランジスタは、以下のようにして製造される。ここでは結晶成長装置を用いて、ＭＯＣＶＤによりサファイア基板上にＧａＮ系ＨＥＭＴを作製する。まず、ＭＯＣＶＤ反応炉内にサファイア基板をセットし、サファイア基板のＣ面の基板表面を水素雰囲気中で、基板温度を１０５０℃まで上昇させて、水素を流しながら基板のクリーニングを行う。続いて、基板温度を５１０℃まで下げ、キャリアガスに水素、原料ガスにＴＭＧ（トリメチルガリウム）とアンモニアガスを用いて、基板上にＧａＮよりなるバッファ層を約２００Åの膜厚で成長させる。バッファ層を成長後、引き続いてＴＭＧ（トリメチルガリウム）のみ止めて、基板温度を１０５０℃まで上昇させる。基板温度が１０５０℃になると、同じく原料ガスにＴＭＧ、アンモニアガスを用い、アンドープＧａＮ層を３μｍの膜厚で成長させる。このアンドープＧａＮ層がキャリア走行層３３となる。
【００４９】
次に、基板温度１０５０℃で、キャリアガスとして水素を、原料ガスにＴＭＧ、ＴＭＡ（トリメチルアルミニウム）及びアンモニアガスを用い、ＡｌＮ混晶比０．２であるＡｌ0.2Ｇａ0.8ＮよりなるアンドープＡｌＧａＮ層３８を５０Åの膜厚で成長させる。なお、アンドープＡｌＧａＮ層を設けることにより、チャネルの移動度をより向上させることができる。続いて、基板温度を１０５０℃に維持しつつ、キャリアガスを水素で原料ガスにＴＭＧ、ＴＭＡ及びアンモニアガスを用い、不純物ガスにシランガスを用い、Ｓｉを２×１０18／ｃｍ3ドープした、Ａｌ混晶比が０．２であるＡｌ0.2Ｇａ0.8Ｎよりなるｎ型ＡｌＧａＮ層を約１００Åの膜厚で成長させる。このＳｉドープｎ型Ａｌ0.2Ｇａ0.8Ｎ層がキャリア供給層３４となると考えられる。反応終了後、温度を室温まで下げウェーハを反応容器から取り出す。
（フォトリソグラフィ工程）
【００５０】
次にフォトリソグラフィ工程として、まず素子形成領域以外の部分を絶縁するために、スピンコータを用いてレジストを塗布した後、パターン露光してレジストのパターンを形成する。その後レジストをマスクにして、プラズマＲＩＥ装置を用いて素子分離としてＡｌＧａＮ層とＧａＮ層すべてをエッチングするために、Ｃｌ2雰囲気にて圧力を５Ｐａに保ち、出力３５０Ｗで２０分間エッチングする。次にストライプ構造とするために、上記と同様にレジストマスクでプラズマＲＩＥを用いて、チャネル３３ａ形成部分が段差部分４０の側面で表出するようにチャネルよりも深くエッチングする。条件は、ＳｉＣｌ4雰囲気とする。この際、ＡｌＧａＮ層とＧａＮ層に段差部分４０としてストライプ条４０Ａを複数形成する。そして、ソース電極３５、ドレイン電極３７としてＴｉ／Ａｌをマグネトロンスパッタ装置を用いて、Ａｒ雰囲気中において、０．５Ｐａに設定し、３００ＷでＴｉを１００Å、５００ＷでＡｌを３０００Åスパッタし、電極を形成する。その後、リフトオフし、窒素ガス雰囲気中で６００℃にて１０分間アニールを実施する。
【００５１】
次いで、Ｎｉ／Ａｕをマグネトロンスパッタ装置を用いて、Ａｒ雰囲気中にて圧力０．１２Ｐａに保ち、出力３００ＷでＮｉを１０００Å成膜後、出力２００ＷでＡｕを１５００Å成膜する。続いて、アセトンに浸漬しレジスト剥離リフトオフした後、水洗する。そしてＮｉショットキー電極をゲート電極３６とする。
【００５２】
また、研磨やエッチング等により基板及びバッファ層を除去して、第２の電極３９としてＮｉショットキー電極を形成する。
（パッケージング）
【００５３】
デバイス工程が終了した後、チップをパッケージに実装する。ここで、ワイヤ線を張る場合はワイヤボンダを使用する。ワイヤボンディングにより電極からワイヤ線を通じて放熱させることができ、またワイヤ線の長さでインダクタンス成分を調整でき、整合をとることができるので好ましい。一方、ワイヤレスの場合はゲート側にも別途熱伝導性基板を設けることができ、放熱特性が向上すると共に、ワイヤボンディングのためのパッドが不要となり小型化に適する。またワイヤによるインダクタンス成分及びワイヤ間や半導体素子本体間とのキャパシタンス成分を低減できるメリットもある。
【００５４】
また、この例に限らずＨＥＭＴのキャリア供給層（典型的にはｎ型ＡｌＧａＮ）は、２．５ｎｍ程度以下と薄くすることにより、電子の走行距離を短くして電子の到達時間が早まりアスペクト比の増大や短チャネル効果の抑制、漏れ電流の抑制等高速動作により適した構造とすることも可能である。
【００５５】
また以上の例ではＧａＮ系ＨＥＭＴに本発明を適用した例について説明したが、ＧａＡｓ等他のＩＩＩ−Ｖ族半導体に本発明を適用することもできる。特に、ＧａＡｓ化合物半導体はバンドギャップが小さいナローギャップ（narrow gap）であるため、たとえキャリア供給層をアンドープにしても、比較的上部からのオーミック接合を得やすく、本特許のような構造は必ずしも劇的な改善をもたらすものではないものの、利用は実用上可能である。一方、本件構成をワイドギャップのＧａＮ系ＨＥＭＴに用いることでＧａＡｓよりも物性的に優れたＧａＮ特有の優位性をさらに発揮することができ、より高性能なデバイスが実現できる。
【産業上の利用可能性】
【００５６】
本発明の電界効果トランジスタ及びその製造方法は、キャリア走行層の電子移動度が高いＨＥＭＴ等に利用でき、特にフェイスダウン構造を持つフリップチップ型高移動度トランジスタに好適に利用できる。
【図面の簡単な説明】
【００５７】
【図１】本発明と比較のためのＧａＮ系化合物を用いたＨＥＭＴ構造の一例を示す概略断面図である。
【図２】本発明と比較のためのＧａＮ系化合物を用いたＨＥＭＴの電極構造の一例を示す概略平面図及び断面図である。
【図３】本発明の一実施の形態に係る電界効果トランジスタの一例を示す概略断面図である。
【図４】図３の電界効果トランジスタにドレインソース間電圧ＶDSを印加してドレイン電流ＩDが流れる様子を示す概略断面図である。
【図５】ドレインソース間電圧ＶDSに対するドレイン電流ＩDをゲート電圧ＶGで制御する様子を示すグラフである。
【図６】図３の構造における各層間のバンドギャップ図である。
【図７】本発明の実施の形態１に係る電界効果トランジスタの電極構造の一例を示す概略平面図及び断面図である。
【図８】本発明の実施の形態２に係る電界効果トランジスタの電極構造の一例を示す概略平面図である。
【図９】本発明の実施の形態３に係る電界効果トランジスタの電極構造の一例を示す概略平面図である。
【図１０】本発明の実施の形態４に係る電界効果トランジスタの電極構造の一例を示す概略平面図である。
【図１１】本発明の実施の形態５に係る電界効果トランジスタの電極構造の一例を示す概略平面図である。
【図１２】本発明の実施の形態６に係る電界効果トランジスタの電極構造の一例を示す概略平面図である。
【図１３】本発明の実施の形態７に係る電界効果トランジスタの電極構造の一例を示す概略平面図である。
【図１４】本発明の実施例１に係るストライプを形成したＨＥＭＴと比較例１に係るＨＥＭＴの静特性を示すグラフである。
【図１５】本発明の実施例２に係るＨＥＭＴと比較例３、４に係るＨＥＭＴの静特性を示すグラフである。
【図１６】本発明の実施例３に係る電界効果トランジスタの電極構造の一例を示す概略平面図である。
【図１７】本発明の実施例３に係る電界効果トランジスタの電極構造の他の例を示す概略平面図である。
【符号の説明】
【００５８】
１００…ＨＥＭＴ
１、１Ａ…半導体層；５、５Ａ…電極層
１１…サファイア基板
１２…バッファ層
１３…アンドープＧａＮ層；１３ａ…領域
１４…ｎ型ＡｌＧａＮ層
１５…ソース電極
１６…ゲート電極
１７…ドレイン電極
１８…アンドープＡｌＧａＮ層
３３…キャリア走行層；３３ａ…チャネル
３４…キャリア供給層
３５、４５、４５Ｂ、４５Ｃ、５５、６５、７５、８５、９５…ソース電極
３６、４６、４６Ｂ、４６Ｃ、５６、６６、７６、８６、９６…ゲート電極
３７、４７、４７Ｂ、４７Ｃ、５７、６７、７７、８７、９７…ドレイン電極
３８…アンドープＡｌＧａＮ層；３９…第２の電極
４０…段差部分；４０Ａ、４０Ｂ、４０Ｃ、４０Ｈ、４０Ｉ…ストライプ条
４０ａ…突起；４０Ｄ…矩形状；４０Ｅ…円柱状；４０Ｆ…三角柱状；４０Ｇ…六角柱状
４０ｈ、４０ｉ…端縁
４４Ｂ、４４Ｃ、５４、６４、７５…半導体層
【図１】
2006253559.tif 000003
【図２】
2006253559.tif 000004
【図３】
2006253559.tif 000005
【図４】
2006253559.tif 000006
【図５】
2006253559.tif 000007
【図６】
2006253559.tif 000008
【図７】
2006253559.tif 000009
【図８】
2006253559.tif 000010
【図９】
2006253559.tif 000011
【図１０】
2006253559.tif 000012
【図１１】
2006253559.tif 000013
【図１２】
2006253559.tif 000014
【図１３】
2006253559.tif 000015
【図１４】
2006253559.tif 000016
【図１５】
2006253559.tif 000017
【図１６】
2006253559.tif 000018
【図１７】
2006253559.tif 000019