(57)【要約】【課題】  ＬＳＩレイアウトパターンの平坦化処理に用いるダミーパターンによって生じる配線容量変動を低減すると共に、設計工程における寄生素子抽出精度を可能な限り落とすことがないようにすることを目的とする。【解決手段】  信号配線パターン５又は６に隣り合って配置されたダミーパターン１又は２は、電源又はグラウンド等の固定電位に接続され、これら、信号配線パターン５又は６に隣り合う電位固定されたダミーパターン１又は２以外のダミーパターン３はフローティングの状態で配置される。【選択図】    図１
2006253498.tif 000002
【特許請求の範囲】
【請求項１】
配線層内に回路及び素子を形成するための複数の配線パターンからなる実パターン群が配置され、前記配線層内の前記実パターン群が配置されない領域に回路及び素子を形成しない複数のダミーパターンが配置された半導体集積回路装置において、
前記複数のダミーパターンは、
固定電位に接続された電位固定ダミーパターンと、
前記複数の配線パターンの何れにも電気的に接続されない少なくとも１つのフローティングダミーパターンとを備え、
前記電位固定ダミーパターンのうち、少なくとも１つは、前記複数の配線パターンに含まれる信号配線パターンに対して隣り合って配置されている
ことを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記複数のダミーパターンにおいて、
前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターン数の５０％以上が、前記電位固定ダミーパターンである
ことを特徴とする半導体集積回路装置。
【請求項３】
請求項１記載の半導体集積回路装置において、
前記複数のダミーパターンにおいて、
前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターンの全てが、前記電位固定ダミーパターンであり、且つ、前記信号配線パターンと隣り合って配置されたダミーパターンを除く残りのダミーパターン数の５０％以上が、前記フローティングダミーパターンである
ことを特徴とする半導体集積回路装置。
【請求項４】
配線層内に回路及び素子を形成するための複数の配線パターンからなる実パターン群が配置され、前記配線層内の前記実パターン群が配置されない領域には回路及び素子を形成しない複数のダミーパターンが配置された半導体集積回路装置において、
前記複数のダミーパターンは、
前記複数の配線パターンの何れにも電気的に接続されないフローティングダミーパターンと、
固定電位に接続された電位固定ダミーパターンとを備え、
前記フローティングダミーパターンの少なくとも１つは、前記複数の配線パターンに含まれる信号配線パターンに対して隣り合って配置されており、
前記電位固定ダミーパターンの少なくとも１つは、前記フローティングダミーパターンに対して前記信号配線パターンと反対側で隣り合って配置されている
ことを特徴とする半導体集積回路装置。
【請求項５】
請求項４記載の半導体集積回路装置において、
前記複数のダミーパターンにおいて、
前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターン数の５０％以上が、前記フローティングダミーパターンである
ことを特徴とする半導体集積回路装置。
【請求項６】
請求項４記載の半導体集積回路装置において、
前記複数のダミーパターンにおいて、
前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターンの全てが、前記フローティングダミーパターンであり、
前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターンに対して前記信号配線パターンと反対側で隣り合って配置されたダミーパターンの全てが、前記電位固定ダミーパターンであり、
前記フローティングダミーパターンと、このフローティングダミーパターンに対して前記信号配線パターンと反対側で隣り合って配置された前記電位固定ダミーパターンとを除く残りのダミーパターン数の５０％以上は、前記フローティングダミーパターンである
ことを特徴とする半導体集積回路装置。
【請求項７】
請求項１〜６の何れか１項に記載の半導体集積回路装置において、
前記固定電位は、電源又はグラウンドの電位である
ことを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路設計における自動配置配線時に生じる寄生素子を抽出する寄生素子抽出に係わり、特にＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）において、回路がレイアウトされた半導体基板を完全に平坦化処理できるように、ＬＳＩレイアウト時にダミーパターンが配置された半導体集積回路装置に関するものである。
【背景技術】
【０００２】
近年の半導体装置の高密度化や高集積化の要望に伴い、製造工程において、より微細なパターンの形成が求められている。一般的に、高密度化や高集積化された半導体装置は、基板上に絶縁膜によって分離した配線層を複数設けた多層配線構造を有していることが多い。このような半導体装置を構成する配線層は上記製造工程における露光工程において各々が微細にパターニングされる必要がある。このとき、パターンマスクを設置する基板表面に凹凸があって平坦度が低いと、露光工程の解像度が落ちて微細なパターンが形成できないという不具合が生じる。ＣＭＰにおいても、ある配線層で配線混雑度に大きな差が生じると、完全に基板表面を平坦化処理することが困難である。即ち、ドライエッチングプロセスの際にウエハ上の各チップにおけるエッチング処理の状態を常に一定にするために、配線混雑度が低い配線領域にダミー配線と称するダミーパターン（又は、ダミーメタルと呼ぶ）を配置して各チップの面積率（開口率）を一定にしなければならない。
【０００３】
このように、配線間隔の広いところではダミーパターンを挿入することになるが、その一方で、ダミーパターンの存在によって周辺の配線に対して付加的な容量が発生し、結果として配線容量変動による動作不良やノイズ発生等の回路特性に影響を与えることがある。現在の高性能な半導体集積回路では、レイアウト設計時に配線間の容量を低減することは重要な課題となっている。また、ダミーパターン挿入によって付加的な容量が生じる場合でも可能な限り低減すること、又は付加容量を均一化することは、タイミング収束の観点における課題の１つである。
【０００４】
ところで、ダミーパターンを挿入する場合、単に任意の形状のパターンを置くのみで他の配線と接続しない場合とパターンを電気的に電源又はグラウンドに接続する場合との２通りが考えられる。特に前者をフローティング挿入のダミーパターン（又は、単に、フローティングダミー）と呼ぶ。
【０００５】
このフローティング挿入されたフローティングダミーパターンは、仮にレイアウト設計時の配線修正が生じた場合でも削除や挿入が容易で再現性が高いという利点がある。しかしながら、フローティング状態であるが故に、隣り合う配線との容量結合（容量カップリング）により、仮に元の隣り合う配線間の間隔が広い場合でもフローティングダミーパターンを介したことにより容量結合が生じることがあり得る。
【０００６】
一方、後者の電源やグラウンドに接続するダミーパターンの場合、電位固定されているので容量結合を伝播することはない。この場合の欠点は、全部のパターンを電位固定するための配線が必要となることである。例えば、レイアウト修正の必要が生じたために、ある配線を引き剥がして再配線する場合、それに伴って、ダミーパターンとそれぞれのダミーパターン同士を接続していた間の配線とを一旦全て引き剥がした後、修正後の配線に対して再度ダミーパターンを挿入し、それぞれのダミーパターン同士を固定電位に接続するために配線する必要がある。これは、一部のダミーパターンのみ引き剥がすことだけでは電位固定のための再配線が全て完了できる保証がなくなるからである。
【０００７】
図３（ａ）は、２つの導体３１と３２との間に電位固定のダミーパターン３３がある場合を示している。ここでは、３３はグラウンド電位に固定されているものとする。この場合、ある導体の容量値はその結合容量値の和として計算できる。ここで、Ｃ1は導体３１とグラウンドとの間の容量、Ｃ2’は導体３１と導体３２との間の結合容量、また、ＣGDは導体３１とダミーパターン３３との間の結合容量である。この図３（ａ）の導体３１についての容量値ＣTOTALは、数式１で示される。
【０００８】
〔数１〕  ＣTOTAL＝Ｃ1＋Ｃ2’＋ＣGD
【０００９】
一方、フローティングダミーパターンが導体３１と導体３２との間に存在すると、両導体間の容量直列接続となるために抽出モデルもやや複雑になる。図３（ｂ）に、２つの導体３１及び３２とそれらの間にフローティングダミーパターン３４が存在する場合を示している。Ｃ1は導体３１とグラウンドとの間の容量、Ｃ2”は導体３１と導体３２との間の結合容量、ＣFL1は導体３１とフローティングダミーパターン３４との間の結合容量、ＣFL2は導体３２とフローティングダミーパターン３４との間の結合容量、また、ＣFgはフローティングダミーパターン３４とグラウンドとの間の容量を示している。図３（ｂ）における導体３１についての容量値ＣTOTALは、数式２で示される。
【００１０】
〔数２〕
ＣTOTAL＝Ｃ1＋ＣFL1＋Ｃ2”−（ＣFL1×ＣFL1）／（ＣFL1＋ＣFg＋ＣFL2）
【００１１】
前者と比較すると明らかに複雑な計算が必要となる。フローティングのダミーパターンが１つであれば数式２に示した計算式によって計算が可能であるが、実際はダミーパターンが導体３１の周辺に多く存在するので、さらに計算複雑度は高くなり、結果として容量抽出誤差につながり易い。
【００１２】
従来のダミーパターン挿入技術としては、例えば、特許文献１及び特許文献４に記載されたものとして、通常信号配線とダミーパターンとの距離を少し離して、線状ダミーパターンを信号配線と並行又は直交方向に配置する技術がある。また、特許文献２及び特許文献３に記載されたものとして、ダミーパターンを電位固定する先行技術であり、全ダミーパターンを電源又はグラウンドに接続する又はどちらか一方に接続する技術がある。
【特許文献１】特開平１０−３３５３２６号公報（第４ページ、第１図）
【特許文献２】特開２００１−２７４２５５号公報（第５ページ、第１図）
【特許文献３】特開２００２−７６１１８号公報（第１０ページ、第１２図）
【特許文献４】特開２００２−３６８０８８号公報（第１１ページ、第４図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、前述した従来技術では、以下のような課題があった。
【００１４】
先ず、特許文献１では、線状ダミーパターンであり、且つ信号配線と並行に配置している。このようにフローティングダミーパターンを挿入すると、前述したように本来十分離れた信号配線であったとしても、容量結合が生じて回路の誤動作を引き起こす可能性がある。また、寄生素子抽出計算も複雑になって結果として誤差を生じ易い。なお、この課題は、特許文献４についても同様に当て嵌まる。
【００１５】
次に、特許文献２では、ダミーパターンを電源又はグラウンドに接続している。この場合、前述したように、レイアウト修正が発生したとき、ダミーパターンを全て引き剥がす必要があり、結果として再ダミーパターン生成に加えて全てのダミーパターン間配線を行なわなければならず、設計工数の増大につながる。この課題は、特許文献３についても同様に当て嵌まる。
【００１６】
上記課題を解決するため、本発明は、ダミーパターンによって生じる配線容量変動を低減すると共に、設計工程における寄生素子抽出精度を可能な限り落とすことがないようにすることを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明では、信号配線付近に配置するダミーパターンを、例えば、電源又はグラウンドといった固定電位に接続することにより、信号配線の容量変動を低減する。
【００１８】
すなわち、請求項１記載の発明の半導体集積回路装置は、配線層内に回路及び素子を形成するための複数の配線パターンからなる実パターン群が配置され、前記配線層内の前記実パターン群が配置されない領域に回路及び素子を形成しない複数のダミーパターンが配置された半導体集積回路装置において、前記複数のダミーパターンは、固定電位に接続された電位固定ダミーパターンと、前記複数の配線パターンの何れにも電気的に接続されない少なくとも１つのフローティングダミーパターンとを備え、前記電位固定ダミーパターンのうち、少なくとも１つは、前記複数の配線パターンに含まれる信号配線パターンに対して隣り合って配置されていることを特徴とする。
【００１９】
請求項２記載の発明は、請求項１記載の半導体集積回路装置において、前記複数のダミーパターンにおいて、前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターン数の５０％以上が、前記電位固定ダミーパターンであることを特徴とする。
【００２０】
請求項３記載の発明は、請求項１記載の半導体集積回路装置において、前記複数のダミーパターンにおいて、前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターンの全てが、前記電位固定ダミーパターンであり、且つ、前記信号配線パターンと隣り合って配置されたダミーパターンを除く残りのダミーパターン数の５０％以上が、前記フローティングダミーパターンであることを特徴とする。
【００２１】
請求項４記載の発明の半導体集積回路装置は、配線層内に回路及び素子を形成するための複数の配線パターンからなる実パターン群が配置され、前記配線層内の前記実パターン群が配置されない領域には回路及び素子を形成しない複数のダミーパターンが配置された半導体集積回路装置において、前記複数のダミーパターンは、前記複数の配線パターンの何れにも電気的に接続されないフローティングダミーパターンと、固定電位に接続された電位固定ダミーパターンとを備え、前記フローティングダミーパターンの少なくとも１つは、前記複数の配線パターンに含まれる信号配線パターンに対して隣り合って配置されており、前記電位固定ダミーパターンの少なくとも１つは、前記フローティングダミーパターンに対して前記信号配線パターンと反対側で隣り合って配置されていることを特徴とする。
【００２２】
請求項５記載の発明は、請求項４記載の半導体集積回路装置において、前記複数のダミーパターンにおいて、前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターン数の５０％以上が、前記フローティングダミーパターンであることを特徴とする。
【００２３】
請求項６記載の発明は、請求項４記載の半導体集積回路装置において、前記複数のダミーパターンにおいて、前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターンの全てが、前記フローティングダミーパターンであり、前記複数の配線パターンに含まれる信号配線パターンと隣り合って配置されたダミーパターンに対して前記信号配線パターンと反対側で隣り合って配置されたダミーパターンの全てが、前記電位固定ダミーパターンであり、前記フローティングダミーパターンと、このフローティングダミーパターンに対して前記信号配線パターンと反対側で隣り合って配置された前記電位固定ダミーパターンとを除く残りのダミーパターン数の５０％以上は、前記フローティングダミーパターンであることを特徴とする。
【００２４】
請求項７記載の発明は、請求項１〜６の何れか１項に記載の半導体集積回路装置において、前記固定電位は、電源又はグラウンドの電位であることを特徴とする。
【００２５】
以上により、請求項１〜３記載の発明では、信号配線パターンに隣り合って配置されたダミーパターンは電源又はグラウンド等の固定電位に接続されるので、信号配線パターンは所謂シールディング効果を得ることができ、信号配線パターンの寄生素子抽出も従来使われる抽出モデルと同等に高精度に計算できる。また、この電位が固定されたダミーパターン以外にフローティングのダミーパターンが配置されるので、少なくとも、前記フローティングダミーパターンが近傍に配置された配線パターンの修正については、レイアウト修正箇所の近傍のフローティングダミーパターンのみを引き剥がしてレイアウトの修正を行える。
【００２６】
請求項４〜７記載の発明では、信号配線パターンに隣合った位置には、少なくとも１つのダミーパターンがフローティングダミーパターンとして配置されるので、信号配線パターン周りのレイアウト修正が容易になり、また、固定電位に接続された電位固定ダミーパターンを信号配線パターンに隣り合うフローティングダミーパターン１列のみを挟んで配置するので、この信号配線パターンに隣り合うフローティングダミーパターン以外の複数のダミーパターンが信号配線パターンに対して与える容量結合の影響を低減すると共に、前記電位固定ダミーパターンは、信号配線パターンと隣合うフローティングダミーパターンを挟んだ分だけ信号配線パターンから距離が空けられるので、電位固定ダミーパターンによる付加容量を小さく抑えることができる。
【発明の効果】
【００２７】
以上説明したように、請求項１〜３記載の発明によれば、信号配線パターンの近くに電位固定のダミーパターンを配置するので容量結合は殆ど発生しない。また、他の信号配線パターンからの電気的な影響を抑える電位固定パターンを配置することにより、従来から使われている寄生素子抽出モデルと同等に扱うことができるので、寄生素子抽出精度も高精度に計算できる効果がある。また、信号配線パターンに隣り合った電位固定ダミーパターン以外にはフローティングダミーパターンを配置するので、レイアウト修正の際に引き剥がすダミーパターンを最小限に抑えられて再配線を容易にすることができる。
【００２８】
請求項４〜７記載の発明によれば、基本的に殆どがフローティングダミーパターンなので、再配線を行う場合にダミー間の再配線は殆ど必要がなく、また、フローティングダミーパターンが多く配置されていることから、全ダミーパターンの電位を固定化した場合の再配線時の容量変動量と比較して、変動量が減少するという効果も期待できる。
【発明を実施するための最良の形態】
【００２９】
（第１の実施の形態）
以下、本発明の第１の実施の形態について、半導体集積回路の一部の領域を示す図１を参照して説明する。本実施の形態の半導体集積回路は複数の配線層を有しており、そのうち少なくとも１層においてダミーパターンを有している。これら複数の配線層の中で、図１は所定の配線層を示した図である。
【００３０】
図１において、１、２及び３はダミーパターン、また、５及び６は信号配線パターンである。このうち、ダミーパターン１とダミーパターン２とは電源又はグラウンドに接続されたダミーパターン、ダミーパターン３は何処にも接続されていないダミーパターンであり、接続パターン４はダミーパターン１又はダミーパターン２同士をそれぞれ繋ぐ配線パターンである。信号配線パターン５と信号配線パターン６とは半導体集積回路を構成する各回路要素（フリップフロップ、インバータ等）へと信号を伝達する配線である。ここで、信号配線パターンのように、配線層内の素子又は回路を形成する複数の配線パターンを実パターン群とも呼ぶ。
【００３１】
信号配線パターン５に隣り合って配置されるダミーパターン１と、信号配線パターン６に隣り合って配置されるダミーパターン２とは、電源又はグラウンドの固定電位に接続されている。このように構成することにより、ダミーパターン１とダミーパターン２（電位固定ダミーパターン）とがそれぞれ信号配線パターン５と信号配線パターン６とに対するシールドパターンとなり、信号配線パターン５と信号配線パターン６との間の容量結合は殆どなくなる。このように、いわゆるシールディング効果が働くことにより、クロストーク現象を抑えることができる。
【００３２】
この状態は図３（ａ）の計算モデルを用いて考えることができる。即ち、信号配線パターン５を図３（ａ）の左側の注目導体３１、信号配線パターン６を同図（ａ）の右側の他導体３２、ダミーパターン１又はダミーパターン２は同図（ａ）の真ん中の導体３３に対応させて考えることができる。
【００３３】
一方、図１において、ダミーパターン１とダミーパターン２との間にあるダミーパターン３としては、何処にも電気的に接続されないフローティングダミーパターンが配置されている。しかしながら、このようなフローティングダミーパターン３があっても、ダミーパターン１やダミーパターン２がシールドパターンとして作用することによって、信号配線パターン５や信号配線パターン６への電気的な影響は殆どなくなる。即ち、図３（ｂ）のような計算モデルを考える必要がなくなる。また、ダミーパターン３がフローティングダミーパターンであり、それぞれを繋ぐ接続パターンが無いので、ＥＣＯによって再配線が必要になったとしても、簡単にダミーパターン３は引き剥がしができ、かつ再配線後のダミーパターン３の再現も容易であることは明らかである。
【００３４】
以上のように、信号配線パターンに隣合って配置される複数のダミーパターンのうち、少なくとも１つを電位固定することが重要である。これにより、電位固定されたダミーパターンに応じたシールディング効果を得ることができる。そして、信号配線パターンに隣り合う複数のダミーパターンのうち、電位固定ダミーパターンが信号配線パターンに実質的に対向している領域が、隣り合う領域の５０％以上であることが望ましい。例えば、ダミーパターンの形状及び大きさが統一されている本実施の形態に示したような場合には、信号配線パターンに隣接するダミーパターン数の５０％以上が電位固定ダミーパターンの数で占められていることが望ましい（図示せず）。本実施の形態では、信号配線パターン５（又は６）に隣り合うダミーパターン１（又は２）は、全てが電源又はグラウンドに接続された電位固定のダミーパターンである場合を示した。
【００３５】
また、信号配線パターンに隣り合って配置されるダミーパターン以外を全てフローティングにする必要はない。従って、信号配線パターンに隣合うダミーパターン以外のダミーパターンのうちに、少なくとも１つのフローティングダミーパターンを含んでいれば（図示せず）、再配線を容易なものとする本発明の効果を得ることはできる。しかし、図１におけるダミーパターン３は全てフローティングダミーパターンである必要はないものの、グラウンドや電源に接続されているダミーパターンが多いと、再配線を容易なものとする本発明の効果は得にくい。従って、ダミーパターン３の大半がフローティングダミーパターンであることが望ましい。例えば、図示していないが、ダミーパターン３の全数の５０％以上がフローティングダミーパターンとすると再配線も容易である。また、例えば、図示していないが、信号配線パターンに隣り合って配置されたダミーパターン以外の残りのダミーパターンは、全ダミーパターン数の５０％以上のフローティングダミーパターンを含む配置でもよい。
【００３６】
（第２の実施の形態）
以下、本発明の第２の実施の形態について、半導体集積回路の一部の領域を示す図２を参照して説明する。同図で、ダミーパターン１０は電源又はグラウンド等の固定電位に接続されているダミーパターンであり、ダミーパターン１１、ダミーパターン１２、ダミーパターン１３は何処にも電気的に接続されていないダミーパターンであり、接続パターン１６はダミーパターン１０同士をつなぐ配線パターンであり、また、信号配線パターン１４と信号配線パターン１５とは半導体集積回路を構成する各回路要素へと信号を伝達する配線である。
【００３７】
本発明は、信号配線パターン１４に対して電源又はグラウンドに接続されるダミーパターン１０（電位固定ダミーパターン）との間に何れの配線パターンにも電気的に接続されないフローティングのダミーパターン１１を１列挟んでいることを特徴としている。ここで、フローティングのダミーパターン１１は、信号配線パターン１４に隣り合って配置されており、信号配線パターン１５に対しても同様である。第１の実施の形態に対する第２の実施の形態の違いは、第２の実施の形態では、電源又はグラウンドに接続されたダミーパターン１０と信号配線パターン１４（又は１５）との間にフローティングのダミーパターン１１（又は１２）を１列挟んでいる点である。これにより、第２の実施の形態における図２の信号配線パターン１４又は信号配線パターン１５に付加される容量は、第１の実施の形態における図１の信号配線パターン５又は信号配線パターン６に付加される容量よりも少なく抑えることができる。何故なら、図３（ｂ）に示す、注目導体３１とグラウンドとみなされる他導体３２との位置関係を、図１における信号配線パターン５とダミーパターン１との位置関係、及び信号配線パターン１４とダミーパターン１０との位置関係にそれぞれあてはめて考えると、図２の信号配線パターン１４とダミーパターン１０との距離の方が図１の信号配線パターン５とダミーパターン１との距離よりも離れており、更に、キャパシタンスが直列接続されるからである。また、本実施の形態において容量計算モデルとして用いる図３（ｂ）の構成は、第１の実施の形態において容量計算モデルとして用いる図３（ａ）の構成と比較すると複雑ではあるものの、フローティングのダミーパターン３４が１つのみの比較的簡単なモデルであるので容量抽出精度の劣化も抑えることができる。即ち、信号配線パターン１４は図３（ｂ）の左側の注目導体３１、ダミーパターン１０は同図（ｂ）の右側の他導体３２、ダミーパターン１１は同図（ｂ）の真ん中の導体３４に対応させて考えることができるからである。
【００３８】
ここで、図示していないが、シールディング効果を有する電位固定されたダミーパターン１０は、少なくとも１つ配置すれば、信号配線パターン１４（又は１５）への容量変動を低減することができ、また、図示していないが、この電位固定されたダミーパターン１０と信号配線パターン１４（又は１５）との間に挟まれるフローティングのダミーパターン１１又は１２（第１のフローティングダミーパターン）は、少なくとも１つ配置すれば、信号配線パターン１４（又は１５）に対するダミーパターン１０による付加容量を低減するという本発明の効果を得ることができる。しかし、信号配線パターン１４（又は１５）と電位固定のダミーパターン１０との間に１列だけ挟まれるフローティングのダミーパターン１１（又は１２）が多いほど、当然に、より大きい効果が得られるため、信号配線パターンに対向するダミーパターン１１（又は１２）の５０％以上がフローティング状態であることが望ましい（図示せず）。本実施の形態では、ダミーパターン１１（又は１２）の全てがフローティングである場合を示した。
【００３９】
また、本実施の形態では、ダミーパターン１３（第２のフローティングダミーパターン）が全てフローティングのダミーパターンであるので第１の実施の形態と同様に、ＥＣＯ時の再配線とダミー再挿入も容易に実現できるメリットがある。
【００４０】
なお、図２に記載されているダミーパターン１３は、少なくとも１つのフローティングダミーパターンを含んでいれば、再配線を容易なものとする本発明の効果を得ることはできるので、全てフローティングダミーパターンである必要はないが、グラウンドや電源に接続されているダミーパターンが多いと、再配線を容易なものとする本発明の効果は得にくい。従って、ダミーパターン１３の大半がフローティングダミーパターンであることが望ましい。例えば、図示していないが、ダミーパターン１３の全数の５０％以上をフローティングダミーパターンとすると再配線も容易である。また、例えば、図示していないが、信号配線パターンに隣り合って配置されたフローティングのダミーパターン及びこのフローティングダミーパターンに対して信号配線パターンと反対側で隣り合った電位固定のダミーパターン以外の残りのダミーパターンは、全ダミーパターン数の５０％以上のフローティングダミーパターンを含む配置でもよい。
【産業上の利用可能性】
【００４１】
本発明にかかるダミーパターン配置では、信号配線パターンに対して隣り合った位置または近傍に配置され且つ電源又はグラウンドに接続されたダミーパターンにより、信号配線パターンはシールド効果を得ることができるので、クロストークの影響を抑えることができると共に、この電位固定されたダミーパターン以外の大半をフローティングダミーパターンとして配置することにより、ＥＣＯなどの再配線時にも容易に対応できるため、高い寄生素子抽出精度が要求される半導体集積回路装置にとって非常に有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施の形態におけるダミーパターン配置図である。
【図２】本発明の第２の実施の形態におけるダミーパターン配置図である。
【図３】容量計算モデルを説明した図であって、（ａ）は２つの導体と１つの電位固定ダミーパターンのモデル図であり、また、（ｂ）は２つの導体と１つのフローティングダミーパターンのモデル図である。
【符号の説明】
【００４３】
１、２、１０      電源又はグラウンド接続されたダミーパターン
（電位固定ダミーパターン）
３                何処にも電気的に接続されていないダミーパターン
（フローティングダミーパターン）
１１、１２        何処にも電気的に接続されていないダミーパターン
（第１のフローティングダミーパターン）
１３              何処にも電気的に接続されていないダミーパターン
（第２のフローティングダミーパターン）
５、６、１４
、１５            信号配線パターン（実ダミーパターン）
３１、３２        導体
３３              電位が固定されたダミーパターン
３４              フローティングのダミーパターン
【図１】
2006253498.tif 000003
【図２】
2006253498.tif 000004
【図３】
2006253498.tif 000005