(57)【要約】【課題】イオン注入マスクとして用いられるフォトレジスト内部のボイドの発生を防止し、イオン注入時に基板の非活性領域へのドーパントの侵入を遮断できる半導体素子の製造方法を提供すること。【解決手段】活性領域Ａと非活性領域Ｂとが画定され、導電パターン１１が形成された半導体基板１０を提供するステップと、緩衝膜１２を形成するステップと、緩衝膜１２上にフォトレジスト膜よりも流動性の高い有機物質を塗布するステップと、熱処理によって、有機物質を導電パターン１１間にフローさせ、導電パターン１１間を部分的に埋めるステップと、全体の上にフォトレジスト膜を塗布するステップと、露光及び現像処理によって活性領域Ａがオープンしたフォトレジストパターン１４Ａを形成するステップと、フォトレジストパターン１４Ａをマスクとしてイオン注入を実施して半導体基板１０の活性領域Ａに接合領域１５を形成するステップとを含む。【選択図】図２Ｅ
2006179866.tif 000002
【特許請求の範囲】
【請求項１】
活性領域と非活性領域とが画定され、複数の導電パターンが形成された半導体基板を提供するステップと、
前記導電パターンを含む構造全体の上に、緩衝膜を形成するステップと、
前記緩衝膜上にフォトレジスト膜よりも流動性の高い有機物質を塗布するステップと、
熱処理によって、前記有機物質を前記導電パターン間にフローさせ、前記導電パターン間を部分的に埋めるステップと、
前記有機物質を含む構造全体の上にフォトレジスト膜を塗布するステップと、
露光及び現像処理によって前記活性領域がオープンしたフォトレジストパターンを形成するステップと、
前記フォトレジストパターンをマスクとして用いてイオン注入を実施し、前記半導体基板の活性領域に接合領域を形成するステップと
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記熱処理が、１００℃以上３００℃以下の温度範囲内で１０秒以上１０００秒以下の間、実施されることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記熱処理によって前記有機物質が、前記導電パターン間で１００Å以上１５００Å以下の厚さに埋められることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項４】
前記有機物質を塗布するステップの後に、前記導電パターン間に露出された前記半導体基板上を除外した他の部分に塗布された前記有機物質を、Ｏ２またはＮ２プラズマを用いて除去するステップをさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記フォトレジストパターンを形成するステップの後に、生成された副産物をＯ２またはＮ２Ｏプラズマを用いて除去するステップをさらに含むことを特徴とする請求項１または請求項４に記載の半導体素子の製造方法。
【請求項６】
前記有機物質を塗布するステップにおいて、前記有機物質を、前記フォトレジスト膜よりも薄く塗布することを特徴とする請求項１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法、特に、半導体素子において導電層を形成した後、接合領域を形成する工程で用いられるイオン注入のマスク形成方法に関する。
【０００２】
半導体素子では、ゲート電極などの導電層を形成した後、素子の活性領域と非活性領域とを区分するために一連のイオン注入が実施される。このイオン注入時に、パターン幅の減少により縦横比が増大すると、図１に示したように、基板１０の上に種々の要素が形成された基板構造に塗布されたフォトレジスト１２内部には、空間、すなわちボイド（Ｖｏｉｄ）（図１の楕円部分）が発生する。ここで、符号１４は導電層を表し、符号１６は緩衝膜を表す。
【０００３】
このように、フォトレジスト１２内部にボイドが発生する場合、イオン注入工程時に用いられるドーパントは、ボイドを通じて半導体基板１０の非活性領域にも容易に侵入し、素子の不良を誘発させる原因になる。即ち、集合領域１５Ａ、１５Ｂが活性領域及び非活性領域の全てに形成される。ここで、符号１５Ａは活性領域に形成される接合領域を表し、符号１５Ｂは非活性領域に形成される接合領域を表す。このような半導体基板１０へのドーパント侵入による素子の不良を防止するためには、図１に示したフォトレジスト１２を、内部にボイドが形成されないようにして、少なくとも２０００Åの厚さに形成しなければならない。
【０００４】
特に、最近では、半導体素子の高集積化が加速されるにつれて、セル領域での縦横比が増大し、特定領域に対して選択的なイオン注入を行う時に、フォトレジストの内部にボイドが頻繁に発生し、これによって素子が不良となる現象が頻繁に発生しており、これに対する対応策が急務となっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明は、上述した従来の技術の問題を解決するためになされたものであって、その目的は、半導体素子のイオン注入時に、イオン注入マスクとして用いられるフォトレジスト内部にボイドが発生することを防止し、基板の非活性領域へのドーパント侵入を遮断して、素子不良の発生を最小化することができる半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、一側面に係る本発明は、活性領域と非活性領域とが画定され、複数の導電パターンが形成された半導体基板を提供するステップと、前記導電パターンを含む構造全体の上に、緩衝膜を形成するステップと、前記緩衝膜上にフォトレジスト膜よりも流動性の高い有機物質を塗布するステップと、熱処理によって前記有機物質を前記導電層間にフローさせ、前記導電パターン間を部分的に埋めるステップと、前記有機物質を含む構造全体の上にフォトレジスト膜を塗布するステップと、露光及び現像処理によって前記活性領域がオープンしたフォトレジストパターンを形成するステップと、前記フォトレジストパターンを用いてイオン注入を実施し、前記半導体基板の活性領域に接合領域を形成するステップとを含む半導体素子の製造方法を提供する。
【発明の効果】
【０００７】
本発明によれば、半導体素子のイオン注入工程時に、縦横比が増大し、イオン注入マスクとして用いられるフォトレジスト膜塗布が脆弱な部分に、予めフォトレジストよりも流動性の良い有機物質を塗布した後、その上にフォトレジストを塗布することによってフォトレジスト内部にボイドが発生することを防止し、基板の非活性領域へのドーパントの侵入を遮断して素子不良の発生を最小化することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明のもっとも好ましい実施の形態を添付する図面を参照して説明する。
【０００９】
図２Ａ〜図２Ｅは、本発明の好ましい実施の形態に係る半導体素子の製造方法を説明するために示した断面図である。ここで、「Ａ」は、イオン注入工程を通じて、ドーパントが注入される領域であり、「Ｂ」は、ドーパントが注入されない領域である。
【００１０】
図２Ａに示されてはいないが、半導体基板１０上に導電層を塗布した後、一連の製造工程を通じて導電パターン１１を形成する。ここで、導電パターン１１は、例えばＤＲＡＭ素子ではワードラインとして機能するゲート電極であり、ＦＬＡＳＨメモリ素子ではセルのゲート電極である。導電パターン１１は、ＤＲＡＭ素子の場合には、ゲート酸化膜、ポリシリコン膜、タングステン層（または、タングステンシリサイド層）及びハードマスクからなり、ＦＬＡＳＨメモリ素子の場合には、ゲート酸化膜、フローティングゲート、誘電体膜、コントロールゲート及びタングステンシリサイド層からなることができる。
【００１１】
次いで、図２Ａに示されているように、導電パターン１１を含む構造全体の上に、酸化膜または窒化膜の薄い緩衝膜１２を蒸着する。
【００１２】
次いで、緩衝膜１２を含む構造全体の上にフォトレジスト膜よりも流動性の高い有機物質を塗布して、フォトレジストボイド防止膜１３を形成する。この時使用する有機物質としては、反射膜物質として用いられる有機物であれば、全て用いることができ、後に形成するフォトレジスト膜１４（図２Ｃ参照）よりも薄く塗布する。この他にも、レジスト膜よりも流動性の高い物質であれば、全て用いることができる。
【００１３】
次いで、熱処理によって、図２Ｂに示されているように、防止膜１３を導電パターン１１間にフローさせる。この時、熱処理は、約１００℃以上約３００℃以下の温度範囲内で約１０秒以上約１０００秒以下の間実施し、導電パターン１１間に防止膜１３が約１００Å以上約１５００Å以下の厚さで形成されるようにする。
【００１４】
次いで、導電パターン１１間の半導体基板１０上を除いた不必要な部分、例えば、導電パターン１１上に重なる部位に蒸着されるフォトレジストボイド防止膜を、Ｏ２またはＮ２プラズマ、または複数の気体を用いて除去することができる。
【００１５】
次いで、図２Ｃに示されているように、防止膜１３を含む構造全体の上にフォトレジスト膜１４を塗布する。
【００１６】
次いで、フォトマスクを用いた露光及び現像処理を実施し、図２Ｄに示されているように、活性領域がオープンしたフォトレジストパターン１４Ａを形成する。
【００１７】
次いで、フォトレジストパターン１４Ａを形成した時、生成された副産物と不必要な部分に塗布された有機物質１３を、Ｏ２またはＮ２Ｏプラズマを用いて除去することができる。
【００１８】
次いで、図２Ｅに示されているように、フォトレジストパターン１４Ａを用いたイオン注入を実施し、露出された半導体基板１０の活性領域Ａに接合領域１５を形成する。
【００１９】
上述したように、本発明の好ましい実施の形態を適用することによって、フォトレジスト内部のボイドを顕著に減少させることができる。
【００２０】
尚、本発明は、上記した実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００２１】
【図１】従来の技術に係る半導体素子の製造方法によってフォトレジスト膜内部に形成されたボイドを示す図面である。
【図２Ａ】本発明の好ましい実施の形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｂ】本発明の好ましい実施の形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｃ】本発明の好ましい実施の形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｄ】本発明の好ましい実施の形態に係る半導体素子の製造方法を説明するための断面図である。
【図２Ｅ】本発明の好ましい実施の形態に係る半導体素子の製造方法を説明するための断面図である。
【符号の説明】
【００２２】
１０      半導体基板
１１      導電パターン
１２      緩衝膜
１３      フォトレジストボイド防止膜
１４      フォトレジスト
１４Ａ    フォトレジストパターン
１５      接合領域
【図１】
2006179866.tif 000003
【図２Ａ】
2006179866.tif 000004
【図２Ｂ】
2006179866.tif 000005
【図２Ｃ】
2006179866.tif 000006
【図２Ｄ】
2006179866.tif 000007
【図２Ｅ】
2006179866.tif 000008