(57)【要約】【課題】同調回路の同調周波数と、ＤＳＰ等のデータ処理回路の動作周波数とが干渉する場合に、データ処理回路の動作周波数を変更可能とする。【解決手段】同調回路とともに用いられるデータ処理回路であって、クロック信号を生成するクロック信号生成回路と、前記クロック信号の周波数を制御するクロック制御回路と、前記クロック信号によって動作する処理回路と、を備え、前記クロック制御回路は、前記クロック信号の周波数の変更を指示する周波数変更指示信号を受信すると、前記クロック信号生成回路によって生成される前記クロック信号の周波数を、前記同調回路の同調周波数と干渉しない周波数に変更する。【選択図】  図３
2006253780.tif 000002
【特許請求の範囲】
【請求項１】
同調回路とともに用いられるデータ処理回路であって、
クロック信号を生成するクロック信号生成回路と、
前記クロック信号の周波数を制御するクロック制御回路と、
前記クロック信号によって動作する処理回路と、
を備え、
前記クロック制御回路は、
前記クロック信号の周波数の変更を指示する周波数変更指示信号を受信すると、
前記クロック信号生成回路によって生成される前記クロック信号の周波数を、前記同調回路の同調周波数と干渉しない周波数に変更すること、
を特徴とするデータ処理回路。
【請求項２】
請求項１に記載のデータ処理回路であって、
タイマ回路を更に備え、
前記処理回路は、
前記同調周波数と、前記クロック信号の周波数とが干渉する場合に生成される前記処理回路の処理停止を指示する処理停止信号を受信すると、処理を停止し、前記クロック制御回路に前記クロック信号の周波数の変更開始を指示する変更開始信号を送信し、前記タイマ回路にカウント開始を指示するカウント開始信号を送信し、
前記クロック制御回路は、
前記変更開始信号に応じて前記クロック信号生成回路によって生成される前記クロック信号の周波数を変更し、
前記タイマ回路は、
前記カウント開始信号に応じてカウントを開始し、カウント値が、前記クロック信号の周波数が安定するために必要な所定の値になると、前記処理回路の処理再開を指示する処理再開信号を前記処理回路に送信すること、
を特徴とするデータ処理回路。
【請求項３】
請求項２に記載のデータ処理回路であって、
前記処理回路は、
前記処理再開信号に応じて処理を再開すると、前記クロック信号の周波数が変更されたことを示す周波数変更完了信号を出力すること、
を特徴とするデータ処理回路。
【請求項４】
請求項１〜３の何れか一項に記載のデータ処理回路であって、
前記クロック信号生成回路は、
前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、
前記クロック制御回路は、
前記周波数変更指示信号を受信すると、前記分周器に出力する分周比を変更すること、
を特徴とするデータ処理回路。
【請求項５】
請求項４に記載のデータ処理回路であって、
前記周波数変更指示信号には、前記分周器に設定する分周比が含まれており、
前記クロック制御回路は、
前記周波数変更指示信号を受信すると、前記周波数変更指示信号に含まれる分周比を前記分周器に出力すること、
を特徴とするデータ処理回路。
【請求項６】
請求項２または３に記載のデータ処理回路であって、
前記クロック信号生成回路は、
前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、
前記周波数変更指示信号には、前記分周器に設定する第１の分周比が含まれており、
前記クロック制御回路は、
前記第１の分周比を記憶する第１の記憶回路と、
前記分周器に出力する第２の分周比を記憶する第２の記憶回路と、を有し、
前記処理回路から前記変更開始信号を受信すると、前記第１の記憶回路に記憶されている前記第１の分周比を前記第２の記憶回路に前記第２の分周比として記憶することにより、前記分周器の分周比を前記第１の分周比に変更すること、
を特徴とするデータ処理回路。
【請求項７】
同調回路と、データ処理回路と、前記同調回路及び前記データ処理回路の動作を制御する制御回路と、を備えるデータ処理システムであって、
前記データ処理回路は、
クロック信号を生成するクロック信号生成回路と、
前記クロック信号の周波数を制御するクロック制御回路と、
前記クロック信号によって動作する処理回路と、
を備え、
前記制御回路は、
前記同調回路の同調周波数の変更要求を受信すると、変更後の同調周波数と、前記クロック信号の周波数とが干渉する場合は、前記クロック信号の周波数の変更を指示する周波数変更信号を前記クロック制御回路に送信し、
前記クロック制御回路は、
前記周波数変更指示信号を受信すると、前記クロック信号生成回路によって生成される前記クロック信号の周波数を、前記同調回路の同調周波数と干渉しない周波数に変更すること、
を特徴とするデータ処理システム。
【請求項８】
請求項７に記載のデータ処理システムであって、
前記制御回路は、
前記周波数変更信号を前記クロック制御回路に送信する際に、処理停止を指示する処理停止信号を前記処理回路に送信し、
前記データ処理回路は、タイマ回路を更に備え、
前記処理回路は、
前記処理停止信号を受信すると、処理を停止し、前記クロック制御回路に前記クロック信号の周波数の変更開始を指示する変更開始信号を送信し、前記タイマ回路にカウント開始を指示するカウント開始信号を送信し、
前記クロック制御回路は、
前記変更開始信号に応じて前記クロック信号生成回路によって生成される前記クロック信号の周波数を変更し、
前記タイマ回路は、
前記カウント開始信号に応じてカウントを開始し、カウント値が、前記クロック信号の周波数が安定するために必要な所定の値になると、前記処理回路の処理再開を指示する処理再開信号を前記処理回路に送信すること、
を特徴とするデータ処理システム。
【請求項９】
請求項８に記載のデータ処理システムであって、
前記処理回路は、
前記処理再開信号に応じて処理を再開すると、前記クロック信号の周波数が変更されたことを示す周波数変更完了信号を前記制御回路に送信し、
前記制御回路は、
前記周波数変更完了信号を受信すると、前記同調回路の同調周波数を前記変更要求に応じて変更すること、
を特徴とするデータ処理システム。
【請求項１０】
請求項７〜９の何れか一項に記載のデータ処理システムであって、
前記クロック信号生成回路は、
前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、
前記クロック制御回路は、
前記周波数変更指示信号を受信すると、前記分周器に出力する分周比を変更すること、
を特徴とするデータ処理システム。
【請求項１１】
請求項１０に記載のデータ処理システムであって、
前記周波数変更指示信号には、前記分周器に設定する分周比が含まれており、
前記クロック制御回路は、
前記周波数変更指示信号を受信すると、前記周波数変更指示信号に含まれる分周比を前記分周器に出力すること、
を特徴とするデータ処理システム。
【請求項１２】
請求項８または９に記載のデータ処理システムであって、
前記クロック信号生成回路は、
前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、
前記周波数変更指示信号には、前記分周器に設定する第１の分周比が含まれており、
前記クロック制御回路は、
前記第１の分周比を記憶する第１の記憶回路と、
前記分周器に出力する第２の分周比を記憶する第２の記憶回路と、を有し、
前記処理回路から前記変更開始信号を受信すると、前記第１の記憶回路に記憶されている前記第１の分周比を前記第２の記憶回路に前記第２の分周比として記憶することにより、前記分周器の分周比を前記第１の分周比に変更すること、
を特徴とするデータ処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同調回路とともに用いられるデータ処理回路、及び、同調回路を含んで構成されるデータ処理システムに関する。
【背景技術】
【０００２】
近年、オーディオシステムには、ラジオチューナーに加えて、デジタル信号処理を行うデジタルシグナルプロセッサ（以後、「ＤＳＰ」と称する。）が用いられることが多い（例えば、特許文献１）。
【０００３】
このラジオチューナーには同調回路が含まれており、利用者の操作に応じて同調周波数が変更され、所望の放送局の音声信号が抽出される。そして、当該音声信号はＤＳＰによって信号処理が行われた後に、音声として出力される。
【特許文献１】特開２００３−８６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このようなオーディオシステムでは、ラジオチューナーの同調周波数が変更されてＤＳＰの動作周波数の整数倍になると、電磁干渉（ＥＭＩ：Electro Magnetic Interference）が発生し、ラジオチューナーや他の回路に悪影響を与えることがある。
【０００５】
しかしながら、従来のオーディオシステムにおいては、ＤＳＰの動作周波数をマイコン等から変更することができず、このような干渉を回避することができなかった。
【０００６】
本発明は上記課題を鑑みてなされたものであり、同調回路の同調周波数と、ＤＳＰ等のデータ処理回路の動作周波数とが干渉する場合に、データ処理回路の動作周波数を変更可能とすることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明のデータ処理回路は、同調回路とともに用いられるデータ処理回路であって、クロック信号を生成するクロック信号生成回路と、前記クロック信号の周波数を制御するクロック制御回路と、前記クロック信号によって動作する処理回路と、を備え、前記クロック制御回路は、前記クロック信号の周波数の変更を指示する周波数変更指示信号を受信すると、前記クロック信号生成回路によって生成される前記クロック信号の周波数を、前記同調回路の同調周波数と干渉しない周波数に変更することとする。
【０００８】
また、前記データ処理回路はタイマ回路を更に備え、前記処理回路は、前記同調周波数と、前記クロック信号の周波数とが干渉する場合に生成される前記処理回路の処理停止を指示する処理停止信号を受信すると、処理を停止し、前記クロック制御回路に前記クロック信号の周波数の変更開始を指示する変更開始信号を送信し、前記タイマ回路にカウント開始を指示するカウント開始信号を送信し、前記クロック制御回路は、前記変更開始信号に応じて前記クロック信号生成回路によって生成される前記クロック信号の周波数を変更し、前記タイマ回路は、前記カウント開始信号に応じてカウントを開始し、カウント値が、前記クロック信号の周波数が安定するために必要な所定の値になると、前記処理回路の処理再開を指示する処理再開信号を前記処理回路に送信することとしてもよい。
【０００９】
さらに、前記処理回路は、前記処理再開信号に応じて処理を再開すると、前記クロック信号の周波数が変更されたことを示す周波数変更完了信号を出力することとしてもよい。
【００１０】
また、前記クロック信号生成回路は、前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、前記クロック制御回路は、前記周波数変更指示信号を受信すると、前記分周器に出力する分周比を変更することとしてもよい。
【００１１】
さらに、前記周波数変更指示信号には、前記分周器に設定する分周比が含まれており、前記クロック制御回路は、前記周波数変更指示信号を受信すると、前記周波数変更指示信号に含まれる分周比を前記分周器に出力することとしてもよい。
【００１２】
また、前記クロック信号生成回路は、前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、前記周波数変更指示信号には、前記分周器に設定する第１の分周比が含まれており、前記クロック制御回路は、前記第１の分周比を記憶する第１の記憶回路と、前記分周器に出力する第２の分周比を記憶する第２の記憶回路と、を有し、前記処理回路から前記変更開始信号を受信すると、前記第１の記憶回路に記憶されている前記第１の分周比を前記第２の記憶回路に前記第２の分周比として記憶することにより、前記分周器の分周比を前記第１の分周比に変更することとしてよい。
【００１３】
そして、本発明のデータ処理システムは、同調回路と、データ処理回路と、前記同調回路及び前記データ処理回路の動作を制御する制御回路と、を備えるデータ処理システムであって、前記データ処理回路は、クロック信号を生成するクロック信号生成回路と、前記クロック信号の周波数を制御するクロック制御回路と、前記クロック信号によって動作する処理回路と、を備え、前記制御回路は、前記同調回路の同調周波数の変更要求を受信すると、変更後の同調周波数と、前記クロック信号の周波数とが干渉する場合は、前記クロック信号の周波数の変更を指示する周波数変更信号を前記クロック制御回路に送信し、前記クロック制御回路は、前記周波数変更指示信号を受信すると、前記クロック信号生成回路によって生成される前記クロック信号の周波数を、前記同調回路の同調周波数と干渉しない周波数に変更することとする。
【００１４】
また、前記データ処理システムにおいて、前記制御回路は、前記周波数変更信号を前記クロック制御回路に送信する際に、処理停止を指示する処理停止信号を前記処理回路に送信し、前記データ処理回路は、タイマ回路を更に備え、前記処理回路は、前記処理停止信号を受信すると、処理を停止し、前記クロック制御回路に前記クロック信号の周波数の変更開始を指示する変更開始信号を送信し、前記タイマ回路にカウント開始を指示するカウント開始信号を送信し、前記クロック制御回路は、前記変更開始信号に応じて前記クロック信号生成回路によって生成される前記クロック信号の周波数を変更し、前記タイマ回路は、前記カウント開始信号に応じてカウントを開始し、カウント値が、前記クロック信号の周波数が安定するために必要な所定の値になると、前記処理回路の処理再開を指示する処理再開信号を前記処理回路に送信することとしてもよい。
【００１５】
さらに、前記処理回路は、前記処理再開信号に応じて処理を再開すると、前記クロック信号の周波数が変更されたことを示す周波数変更完了信号を前記制御回路に送信し、前記制御回路は、前記周波数変更完了信号を受信すると、前記同調回路の同調周波数を前記変更要求に応じて変更することとしてもよい。
【００１６】
また、前記データ処理システムにおいて、前記クロック信号生成回路は、前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、前記クロック制御回路は、前記周波数変更指示信号を受信すると、前記分周器に出力する分周比を変更することとしてもよい。
【００１７】
さらに、前記周波数変更指示信号には、前記分周器に設定する分周比が含まれており、前記クロック制御回路は、前記周波数変更指示信号を受信すると、前記周波数変更指示信号に含まれる分周比を前記分周器に出力することとしてもよい。
【００１８】
また、前記データ処理システムにおいて、前記クロック信号生成回路は、前記クロック制御回路から出力される分周比に基づいて分周を行う分周器を有するＰＬＬ回路であり、前記周波数変更指示信号には、前記分周器に設定する第１の分周比が含まれており、前記クロック制御回路は、前記第１の分周比を記憶する第１の記憶回路と、前記分周器に出力する第２の分周比を記憶する第２の記憶回路と、を有し、前記処理回路から前記変更開始信号を受信すると、前記第１の記憶回路に記憶されている前記第１の分周比を前記第２の記憶回路に前記第２の分周比として記憶することにより、前記分周器の分周比を前記第１の分周比に変更することとしてもよい。
【発明の効果】
【００１９】
同調回路の同調周波数と、ＤＳＰ等のデータ処理回路の動作周波数とが干渉する場合に、データ処理回路の動作周波数を変更し、電磁干渉を回避することができる。
【発明を実施するための最良の形態】
【００２０】
＝＝オーディオシステムの構成＝＝
図１は、本発明のデータ処理システムの一実施形態であるオーディオシステム１の構成を示す図である。オーディオシステム１は、マイコン１０（制御回路）、アンテナ１１、ラジオＩＣ１２、ＤＳＰ１３（データ処理回路）、パワーアンプ１４、及びスピーカ１５を含んで構成される。
【００２１】
マイコン１０は、オーディオシステム１の全体を制御する回路である。ラジオＩＣ１２は同調回路を含んでおり、その同調周波数はマイコン１０から設定することが可能である。ラジオＩＣ１２は、アンテナ１１を介して受信するラジオ放送の電波の中から、同調回路に設定された同調周波数に一致する電波を選択し、デジタル信号に変換して出力する。ＤＳＰ１３は、ラジオＩＣ１２等から出力されるオーディオ信号を受信し、当該オーディオ信号に対してサラウンド等の音響処理を行う回路である。パワーアンプ１４は、ＤＳＰ１３から出力されるデジタル信号またはアナログ信号をマイコン１０からの指示に応じて増幅し、スピーカ１５に出力する。
【００２２】
＝＝ＤＳＰの構成＝＝
図２は、ＤＳＰ１３の概略構成を示す図である。ＤＳＰ１３は、ＤＳＰコア２１（処理回路）、プログラムメモリ２２、データメモリ２３、ＰＬＬ回路２４（クロック信号生成回路）、ＰＬＬ制御回路２５（クロック制御回路）、マイコンインタフェース２６、及びタイマ回路２７を備えている。
【００２３】
ＤＳＰコア２１は、プログラムメモリ２２に記憶されているプログラムを実行する回路であり、例えば、ラジオＩＣ１２等から入力される信号に対する音響処理等を行う。プログラムメモリ２２は、ＲＯＭ（Read Only Memory）やＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等の不揮発性のメモリであり、サラウンドやイコライザ処理等の音響処理用のプログラムが記憶されている。データメモリ２３は、ＲＡＭ（Random Access Memory）等の書き換え可能なメモリであり、ＤＳＰコア２１が音響処理を行う際のワークメモリやデータ遅延用メモリとして用いられる。なお、ＤＳＰコア２１は、プログラムメモリ２２から読み込むプログラムのアドレスを記憶するレジスタとしてプログラムカウンタを備えている。
【００２４】
ＰＬＬ回路２４は、ＤＳＰコア２１等の動作に用いられるクロック信号を生成する回路である。ＰＬＬ制御回路２５は、ＰＬＬ回路２４によって生成されるクロック信号の周波数を制御する回路である。
【００２５】
マイコンインタフェース２６は、例えばシリアルバス等を用いてＤＳＰ１３とマイコン１０との間で命令やデータ等を送受信するためのインタフェースである。マイコンインタフェース２６は、マイコン１０から受信した命令やデータ等をＤＳＰコア２１やＰＬＬ制御回路２５に送信することが可能である。また、マイコンインタフェース２６は、処理結果を示すデータ等をＤＳＰコア２１から受信してマイコン１０に送信することも可能である。タイマ回路２７は、ＤＳＰコア２１からの指示によりカウントを開始し、カウント値が所定の値になると、ＤＳＰコア２１にその旨を通知する。
【００２６】
このようなＤＳＰ１３において、マイコン１０からの指示に応じて、ＤＳＰコア２１の動作に用いられるクロック信号の周波数を変更することが可能である。図３は、マイコン１０からの指示に応じて動作周波数を変更可能なＤＳＰ１３の回路構成を示す図である。図３に示すように、ＰＬＬ回路２４には、位相比較回路３１、電圧制御発振回路（以下、「ＶＣＯ」と称する。）３２、及び分周器３３が含まれている。
【００２７】
位相比較回路３１は、インバータ３４、抵抗３５、水晶振動子３６、及びコンデンサ３７，３８によって構成される発振回路から出力される所定周波数の発振信号と、ＶＣＯ３２から分周器３３を介してフィードバックされた信号の位相を比較し、位相差信号を出力する。ＶＣＯ３２は、位相比較回路３１から出力される位相差信号に応じて発振周波数を変化させて出力する。分周器３３は、分周比を外部から指定することが可能なプログラマブル分周器であり、本実施形態においては、ＰＬＬ制御回路２５から分周比を示す信号が入力されている。そして、分周器３３は、ＰＬＬ制御回路２５から入力される分周比を示す信号に従ってＶＣＯ３２から出力される信号を分周して出力する。
【００２８】
このようなＰＬＬ回路２４によって、発振回路から出力される所定周波数の逓倍された信号がＶＣＯ３２から出力される。そして、ＰＬＬ回路２４から出力されたクロック信号は、動作クロックとしてＤＳＰコア２１に入力される。
【００２９】
図４は、ＰＬＬ制御回路２５の詳細構成の一例を示す図である。ＰＬＬ制御回路２５は、設定レジスタ（第１の記憶回路）４１および動作レジスタ（第２の記憶回路）４２を用いて構成することができる。設定レジスタ４１には、マイコン１０からの命令により、分周器３３に設定すべき分周比が記憶される。また、動作レジスタ４２には、ＰＬＬ制御回路２５が分周器３３に出力する分周比が記憶される。つまり、分周器３３は、動作レジスタ４２に記憶されている分周比に従って分周を行っている。
【００３０】
そして、設定レジスタ４１は、ＤＳＰコア２１から分周器３３の分周比の変更を指示する信号を受信すると、設定レジスタ４１に記憶されている分周比を動作レジスタ４２に書き込む。これは、例えば、設定レジスタ４１のデータ出力端子を動作レジスタ４２のデータ入力端子に接続し、設定レジスタ４１のデータ出力指示端子（Output Enable端子等）と、動作レジスタ４２のデータ書込指示端子（Write Enable端子等）とに、ＤＳＰコア２１からの分周比の変更を指示する信号（分周比変更信号）を入力することにより実現することができる。
【００３１】
つまり、ＰＬＬ制御回路２５は、マイコン１０から変更後の分周比が書き込まれた後に、ＤＳＰコア２１から分周比の変更を指示する信号が入力されると、変更後の分周比を分周器３３に出力する。
【００３２】
また、マイコン１０は、分周器３３の分周比を変更する際に、ＤＳＰコア２１の動作の停止を指示する命令であるホールドモードコマンド（処理停止信号）をＤＳＰコア２１に送信する。ＤＳＰコア２１は、ホールドモードコマンドを受信すると、処理を停止するとともに、ＰＬＬ制御回路２５の設定レジスタ４１に対して分周比の変更を指示する信号を送信し、タイマ回路２７にカウントの開始を指示する信号（カウント開始信号）を送信する。
【００３３】
タイマ回路２７は、ＤＳＰコア２１からの指示に従ってカウントを開始し、カウント値が所定の値になると、ＤＳＰコア２１の動作の再開（ホールドモード解除）を指示する信号をＤＳＰコア２１に対して出力する。ＤＳＰコア２１は、タイマ回路２７から当該信号を受信すると処理を再開する。なお、タイマ回路２７に設定された所定の値は、ＰＬＬ回路２４から出力されるクロック信号の周波数が安定するのに必要な時間である。
【００３４】
図５は、分周器３３の分周比が変更された場合の、ＤＳＰコア２１の動作周波数の変化を示す図である。図５には、動作周波数が８０ＭＨｚから８５ＭＨｚに変更される場合が例示されている。時刻Ｔ１では、動作周波数が８０ＭＨｚとなるように分周器３３の分周比が設定されてＰＬＬ回路２４が動作している。そして、時刻Ｔ１に、動作周波数が８５ＭＨｚとなるような分周比がＰＬＬ制御回路２５の設定レジスタ４１に書き込まれる。そして、時刻Ｔ２に、ＤＳＰコア２１の処理が停止されるとともに、分周器３３は、マイコン１０から設定された変更後の分周比に従って動作を開始する。そして、本実施形態においては、時刻Ｔ２から約０．５ミリ秒経過した時刻Ｔ３に、ＰＬＬ回路２４の動作が安定し、ＤＳＰコア２１の動作周波数が８５ＭＨｚとなっている。したがって、本実施形態においては、タイマ回路２７の所定の値には、約０．５ミリ秒が設定されている。
【００３５】
＝＝周波数変更処理＝＝
図６は、オーディオシステム１において、ＤＳＰコア２１の動作周波数を制御する処理を示すフローチャートである。オーディオシステム１の利用者がラジオ周波数の変更操作を行うと、マイコン１０は、ラジオＩＣ１２の同調周波数の変更要求を受信する（Ｓ６０１）。マイコン１０は、変更後の同調周波数とＤＳＰコア２１の動作周波数とが等しいか、つまり、同調周波数を変更することにより同調周波数とＤＳＰコア２１の動作周波数との干渉が発生するかどうかを確認する（Ｓ６０２）。なお、同調周波数とＤＳＰコア２１の動作周波数とが整数倍の関係となっている場合にも電磁干渉が発生する可能性がある。したがって、マイコン１０は、同調周波数とＤＳＰコア２１の動作周波数とが等しいかどうかのみならず、整数倍の関係となっていないかどうかを確認することとしてもよい。
【００３６】
変更後の同調周波数とＤＳＰコア２１の動作周波数とが等しくない場合（Ｓ６０２：ＮＯ）、同調周波数を変更しても干渉が生じないため、マイコン１０は、変更要求に従って、ラジオＩＣ１２の同調周波数を変更する（Ｓ６０３）。
【００３７】
変更後の同調周波数とＤＳＰコア２１の動作周波数とが等しい場合（Ｓ６０２：ＹＥＳ）、マイコン１０は、ＤＳＰコア２１の動作周波数が変更後の同調周波数と異なるような分周比をＰＬＬ制御回路２５の設定レジスタ４１に書き込み（Ｓ６０４）、ＤＳＰコア２１にホールドモードコマンドを送信する（Ｓ６０５）。
【００３８】
ＤＳＰコア２１は、ホールドモードコマンドを受信すると、プログラムカウンタによって示されるＮ番地のホールドモード命令を実行して処理を停止し、プログラムカウンタの値をインクリメントしてＮ＋１番地に更新する（Ｓ６０６）。本実施形態において、ＤＳＰコア２１が処理を停止し、プログラムカウンタの値を保持している状態のことを、ホールドモード状態という。
【００３９】
そして、ＤＳＰコア２１がホールドモード状態に突入する際に、ＤＳＰコア２１からＰＬＬ制御回路２５の設定レジスタ４１に対して分周比の変更を指示する信号が送信され、変更後の分周比がＰＬＬ回路２４の分周器３３に出力される（Ｓ６０７）。すると、図５に例示したように、ＰＬＬ回路２４は周波数の変更動作を開始する（Ｓ６０８）。
【００４０】
これとともに、ＤＳＰコア２１からタイマ回路２７にカウントの開始を指示する信号が送信され、タイマ回路２７がカウント動作を開始する（Ｓ６０９）。そして、タイマ回路２７は、カウント値が０．５ミリ秒に達するまでカウントを続け（Ｓ６１０）、カウント値が０．５ミリ秒になると（Ｓ６１０：ＹＥＳ）、ホールドモード状態を解除する信号（ＤＳＰホールドモード解除信号＝“Ｌ”）をＤＳＰコア２１に送信する（Ｓ６１１）。なお、前述したように、本実施形態においては、ＰＬＬ回路２４から出力されるクロック信号の周波数は、約０．５ミリ秒で安定するものとする。
【００４１】
ＤＳＰコア２１は、ホールドモード状態を解除する信号を受信すると（Ｓ６１２：ＹＥＳ）、ＰＬＬ回路２４から出力される周波数変更後のクロック信号を用いて、プログラムカウンタによって示されるＮ＋１番地の命令をプログラムメモリ２２から取得し、処理を再開する（Ｓ６１３）。また、ＤＳＰコア２１は、動作周波数の変更が完了したことを示す信号（周波数変更完了信号）をマイコン１０に送信する（Ｓ６１４）。
【００４２】
そして、マイコン１０は、ＤＳＰコア２１から動作周波数の変更が完了したことを示す信号を受信すると（Ｓ６１５：ＹＥＳ）、ラジオＩＣ１２の同調周波数を、変更要求に従って変更する（Ｓ６０３）。
【００４３】
以上、本実施形態のＤＳＰ１３、および、ＤＳＰ１３を含んで構成されるオーディオシステム１について説明した。前述したように、オーディオシステム１においては、ラジオＩＣ１２の同調周波数を変更する際に、変更後の同調周波数と、ＤＳＰコア２１の動作周波数とが干渉する場合は、ＤＳＰコア２１の動作周波数を変更し、電磁干渉を回避することができる。
【００４４】
また、タイマ回路２７を用いることにより、ＰＬＬ回路２４から出力されるクロック信号の周波数が安定した後に、ＤＳＰコア２１の処理を再開することができる。したがって、動作周波数を変更する際に、ＤＳＰコア２１の動作が不安定となることを防ぐことができる。なお、ＰＬＬ回路２４から出力されるクロック信号の周波数の安定に必要な時間は０．５ミリ秒程度であり、その程度の音声の途切れは、一般的な利用者にとっては問題のないレベルである。
【００４５】
また、ＤＳＰコア２１の動作周波数の変更が完了したことをマイコン１０に通知し、その通知後にラジオＩＣ１２の同調周波数を変更することができる。これにより、ラジオＩＣ１２の同調周波数は、ＤＳＰコア２１の動作周波数が変更された後に変更されるため、電磁干渉を完全に回避することができる。
【００４６】
また、クロック信号生成回路は、本実施形態に示したように、分周器３３を備えるＰＬＬ回路２４によって実現することができる。そして、マイコン１０からの指示に応じて分周器３３の分周比を変更することにより、ＤＳＰコア２１の動作周波数を変更することができる。
【００４７】
さらに、本実施形態に示したように、マイコン１０からの周波数変更指示信号に分周器３３に設定する分周比が含まれていることとすることができる。そして、マイコン１０からの周波数変更指示信号に含まれている分周比を分周器３３に出力することにより、ＤＳＰコア２１の動作周波数を変更することができる。
【００４８】
なお、例えば、ＰＬＬ制御回路２５が予め所定の２つの分周比を記憶しており、マイコン１０からの周波数変更指示信号は、これら２つの分周比のいずれを分周器３３に出力するかを示す信号とすることも可能である。このような方法によっても、ＤＳＰコア２１の動作周波数を変更することが可能である。
【００４９】
また、本実施形態に示したように、ＰＬＬ制御回路２５は、分周器３３に出力する分周比を記憶する動作レジスタ４２と、マイコン１０から設定された分周比を記憶する設定レジスタ４１とを用いて構成することができる。そして、ＤＳＰコア２１からの指示（変更開始信号）によって設定レジスタ４１に記憶された分周比が動作レジスタ４２に書き込まれることにより、ＤＳＰコア２１がホールドモード状態となった後に、動作周波数の変更を開始することができる。このような構成によれば、周波数が安定していない状態のクロック信号がＤＳＰコア２１に入力されてもＤＳＰコア２１はホールドモード状態に入っているため、ＤＳＰコア２１の動作が不安定となることを防ぐことができる。
【００５０】
＝＝応用例＝＝
次に、ＤＳＰの動作周波数を変更する応用例について説明する。図７は、実行する処理に応じて動作周波数を変更可能なＤＳＰ５１の構成を示す図である。ＤＳＰ５１は、図２に示したＤＳＰ１３を構成する各部２１〜２７に加えて、音響処理コマンドデコード回路５２を備えている。
【００５１】
マイコン１０は、マイコンインタフェース２６を介して、ＤＳＰコア２１に対して音響処理コマンドを送信し、ＤＳＰコア２１は当該音響処理コマンドに応じて音響処理を実行する。ここで、音響処理とは、例えば、低音を強調する処理やサラウンド処理等である。そして、この音響処理コマンドは、マイコンインタフェース２６を介して音響処理コマンドデコード回路５２にも送信される。音響処理コマンドデコード回路５２は、受信する音響処理コマンドに応じた分周比を、ＰＬＬ制御回路２５の設定レジスタ４１に書き込む。つまり、ＤＳＰ５１においては、ＤＳＰコア２１において実行される音響処理に応じて、動作周波数が変更されることとなる。
【００５２】
図８は、ＤＳＰ５１が音響処理に応じて動作周波数を変更する処理のフローチャートである。音響処理コマンドデコード回路５２は、マイコン１０から音響処理コマンドを受信すると（Ｓ８０１）、その音響処理コマンドのデコード処理を行う（Ｓ８０２）。そして、音響処理コマンドデコード回路５２は、マイコン１０から指示された音響処理が、Ａ＋Ｂ＋Ｃ（Ａ，Ｂ，Ｃは何れも音響処理を示す）の場合（Ｓ８０３：Ａ＋Ｂ＋Ｃ）、ＤＳＰコア２１の動作周波数が７５ＭＨｚとなるような分周比をＰＬＬ制御回路２５の設定レジスタ４１に書き込む（Ｓ８０４）。また、音響処理コマンドデコード回路５２は、音響処理がＡ＋Ｂの場合（Ｓ８０３：Ａ＋Ｂ）、ＤＳＰコア２１の動作周波数が６３ＭＨｚとなるような分周比をＰＬＬ制御回路２５の設定レジスタ４１に書き込み（Ｓ８０５）、音響処理がＡのみである場合（Ｓ８０６）、ＤＳＰコア２１の動作周波数が５０ＭＨｚとなるような分周比をＰＬＬ制御回路２５の設定レジスタ４１に書き込む（Ｓ８０６）。
【００５３】
そして、ＤＳＰコア２１は、マイコン１０から送信されてくるホールドモードコマンドを受信すると（Ｓ８０７）、プログラムカウンタによって示されるＮ番地のホールドモード命令を実行して処理を停止し、プログラムカウンタの値をインクリメントしてＮ＋１番地に更新する（Ｓ８０８）。
【００５４】
そして、ＤＳＰコア２１がホールドモード状態に突入する際に、ＤＳＰコア２１からＰＬＬ制御回路２５の設定レジスタ４１に対して分周比の変更を指示する信号が送信され、変更後の分周比がＰＬＬ回路２４の分周器３３に出力される（Ｓ８０９）。すると、ＰＬＬ回路２４は周波数の変更動作を開始する（Ｓ８１０）。
【００５５】
これとともに、ＤＳＰコア２１からタイマ回路２７にカウントの開始を指示する信号が送信され、タイマ回路２７がカウント動作を開始する（Ｓ８１１）。そして、タイマ回路２７は、カウント値が０．５ミリ秒に達するまでカウントを続け（Ｓ８１２）、カウント値が０．５ミリ秒になると（Ｓ８１２：ＹＥＳ）、ホールドモード状態を解除する信号（ＤＳＰホールドモード解除信号＝“Ｌ”）をＤＳＰコア２１に送信する（Ｓ８１３）。
【００５６】
ＤＳＰコア２１は、ホールドモード状態を解除する信号を受信すると（Ｓ８１４：ＹＥＳ）、ＰＬＬ回路２４から出力される周波数変更後のクロック信号を用いて、プログラムカウンタによって示されるＮ＋１番地の命令をプログラムメモリ２２から取得し、処理を再開する（Ｓ８１５）。
【００５７】
このように、音響処理コマンドデコード回路５２を用いることにより、ＤＳＰコア２１において実行される音響処理に応じて、動作周波数を変更することができる。
【００５８】
図９は、ＤＳＰコア２１が実行する音響処理と消費電流との関係を示す図である。図に示すように、ＤＳＰコア２１の動作周波数が７５ＭＨｚに固定されている場合、音響処理Ａ＋Ｂ＋Ｃ実行時の消費電流は６４ｍＡ、音響処理Ａ＋Ｂ実行時の消費電流は６１ｍＡ、音響処理Ａのみ実行時の消費電流は５８ｍＡとなっている。そして、図８に示した処理によって、音響処理Ａ＋Ｂ実行時は動作周波数を６３ＭＨｚに変更し、音響処理Ａのみ実行時は動作周波数を５０ＭＨｚに変更した場合、消費電流はそれぞれ５４ｍＡ、４３ｍＡとなり、それぞれ７ｍＡ、１５ｍＡの消費電流が削減されることとなる。
【００５９】
つまり、ＤＳＰコア２１において実行される処理に応じて動作周波数を変更することにより、音響処理を実行するのに必要な動作周波数を保った上で、消費電流を削減することが可能となる。なお、本実施形態においては、音響処理として、Ａ，Ｂ，Ｃの３つを示したが、音響処理は３つに限られず、その組合せも本実施例に示したものに限られない。また、音響処理に限られず、ＤＳＰコア２１に対して送信されるあらゆる命令に基づいて、動作周波数を変更することが可能である。
【００６０】
以上、本発明の実施形態について説明したが、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００６１】
例えば、本実施形態においては、データ処理システムの一例としてオーディオシステム１を説明したが、データ処理システムはこれに限られず、例えば、カーナビゲーションシステム等、同調回路とデータ処理回路とを含んで構成されているものであればよい。
【００６２】
また、例えば、本実施形態においては、クロック信号生成回路の一例としてＰＬＬ回路２４を説明したが、クロック信号生成回路はこの構成に限られず、外部からの指示によって分周比を変更可能な分周器を含んで構成されるものであればよい。
【００６３】
また、本実施形態においては、同調周波数を変更する前、つまり、実際に電磁干渉が発生する前にＤＳＰの動作周波数を変更することとしたが、電磁干渉が発生した後に、ＤＳＰの動作周波数を変更することとしてもよい。
【図面の簡単な説明】
【００６４】
【図１】本発明のデータ処理システムの一実施形態であるオーディオシステムの構成を示す図である。
【図２】ＤＳＰの概略構成を示す図である。
【図３】マイコンからの指示に応じて動作周波数を変更可能なＤＳＰの回路構成を示す図である。
【図４】ＰＬＬ制御回路の詳細構成の一例を示す図である。
【図５】分周器の分周比が変更された場合の、ＤＳＰコアの動作周波数の変化を示す図である。
【図６】オーディオシステムにおいて、ＤＳＰコアの動作周波数を制御する処理を示すフローチャートである。
【図７】実行する処理に応じて動作周波数を変更可能なＤＳＰの構成を示す図である。
【図８】ＤＳＰが音響処理に応じて動作周波数を変更する処理のフローチャートである。
【図９】ＤＳＰが実行する音響処理と消費電流との関係を示す図である。
【符号の説明】
【００６５】
１  オーディオシステム                  １１  アンテナ
１２  ラジオＩＣ                        １３，５１  ＤＳＰ
１４  パワーアンプ                      １５  スピーカ
２１  ＤＳＰコア                        ２２  プログラムメモリ
２３  データメモリ                      ２４  ＰＬＬ回路
２５  ＰＬＬ制御回路                    ２６  マイコンインタフェース
２７  タイマ回路                        ３１  位相比較回路
３２  ＶＣＯ                            ３３  分周器
３４  インバータ                        ３５  抵抗
３６  水晶振動子                        ３７，３８  コンデンサ
５２  音響処理コマンドデコード回路
【図１】
2006253780.tif 000003
【図２】
2006253780.tif 000004
【図３】
2006253780.tif 000005
【図４】
2006253780.tif 000006
【図５】
2006253780.tif 000007
【図６】
2006253780.tif 000008
【図７】
2006253780.tif 000009
【図８】
2006253780.tif 000010
【図９】
2006253780.tif 000011