(57)【要約】      （修正有）【課題】  ２ＭＯＳの異なる領域で膜厚の異なるＮＳＧサイドウォール絶縁膜を有する半導体装置の製造方法を提供すること。【解決手段】  シリコン基板１の第１の活性領域１００と第２の活性領域１１０に、第１のゲート電極４−１と第２のゲート電極４−１を形成する。第１のシリコン酸化膜５を形成後、シリコン酸化膜５を介して不純物イオンを注入し、第１の活性領域１００と第２の活性領域１１０に、第１の低濃度領域６−１と第２の低濃度領域６−２を形成する。その後、第１の活性領域１００の第１のシリコン酸化膜５を除去し、第２の活性領域１１０では第１のシリコン酸化膜５を残存させる。オゾン及びテトラエトキシシランの熱分解ＣＶＤ法により、第１の活性領域１００に膜厚が第２の活性領域１１０より厚い膜厚ＮＳＧ絶縁膜８を形成し、第１の側壁絶縁膜９−１と第１の側壁絶縁膜９−１よりも薄い膜厚の第２の側壁絶縁膜９−２とを形成する。【選択図】      図４
2006253401.tif 000002
【特許請求の範囲】
【請求項１】
膜厚の異なるサイドウォール絶縁膜を含む半導体装置の製造方法において、
シリコン基板の第１の活性領域と第２の活性領域とに、それぞれ、第１のゲート電極構造と第２のゲート電極構造とを選択的に形成する行程と、
前記第１の活性領域と前記第２の活性領域とに第１のシリコン酸化膜を形成する行程と、
前記第１のシリコン酸化膜を介して不純物をイオン注入することで、前記第１の活性領域と前記第２の活性領域とに、それぞれ、第１の低濃度領域と第２の低濃度領域とを形成する行程と、
前記第１の活性領域において前記第１のシリコン酸化膜を除去する一方で、前記第２の活性領域において前記第１のシリコン酸化膜を残存させる行程と、
オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法により、前記第１の活性領域における前記シリコン基板上及び前記第２の活性領域における前記第１のシリコン酸化膜上に、前記第１の活性領域における膜厚が前記第２の活性領域における膜厚より厚い絶縁膜を形成する行程と、
前記絶縁膜をエッチングして、前記第１のゲート電極構造の側壁には第１のサイドウォール絶縁膜を形成し、前記第２のゲート電極構造の側壁には前記第１のサイドウォール絶縁膜より薄い膜厚を有する第２のサイドウォール絶縁膜を形成する行程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱分解ＣＶＤ法は、テトラエトキシシランに対するオゾンの流量比を５−１５の範囲で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１のシリコン酸化膜は、１００Å―５００Åの範囲の膜厚を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の低濃度領域と前記第２の低濃度領域とは、同一導電型の不純物を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
膜厚の異なるサイドウォール絶縁膜を含む半導体装置の製造方法において、
シリコン基板の第１の活性領域と第２の活性領域とに、それぞれ、第１のゲート電極構造と第２のゲート電極構造とを選択的に形成する行程と、
前記第１の活性領域と前記第２の活性領域とに、それぞれ、第１の低濃度領域と第２の低濃度領域とを形成する行程と、
前記第１の活性領域のみに水素イオンを注入する行程と、
オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法により、水素イオンが注入された前記第１の活性領域における前記シリコン基板上及び水素イオンが注入されていない前記第２の活性領域における前記第１のシリコン基板上に、前記第１の活性領域における膜厚が前記第２の活性領域における膜厚より厚い絶縁膜を形成する行程と、
前記絶縁膜をエッチングして、前記第１のゲート電極構造の側壁には第１のサイドウォール絶縁膜を形成し、前記第２のゲート電極構造の側壁には前記第１のサイドウォール絶縁膜より薄い膜厚を有する第２のサイドウォール絶縁膜を形成する行程とを含むことを特徴とする半導体装置の製造方法。
【請求項６】
前記熱分解ＣＶＤ法は、テトラエトキシシランに対するオゾンの流量比を１０−２０の範囲で行うことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の低濃度領域と前記第２の低濃度領域とは、同一導電型の不純物を含むことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法における絶縁膜の成膜速度の調整方法において、
テトラエトキシシランに対するオゾンの流量比を調整することで、シリコンからなる第１の領域上の前記絶縁膜の成膜速度に対する、酸化シリコンからなる第２の領域上の前記絶縁膜の成膜速度の比を調整することを特徴とする絶縁膜の成膜速度の調整方法。
【請求項９】
テトラエトキシシランに対するオゾンの流量比を５−１５の範囲で調整することを特徴とする請求項８に記載の成膜速度の調整方法。
【請求項１０】
オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法における絶縁膜の成膜速度の調整方法において、
テトラエトキシシランに対するオゾンの流量比を調整することで、水素イオンが注入されたシリコンからなる第１の活性領域上の前記絶縁膜の成膜速度に対する、水素イオンが注入されていないシリコンからなる第２の活性領域上の前記絶縁膜の成膜速度の比を調整することを特徴とする絶縁膜の成膜速度の調整方法。
【請求項１１】
テトラエトキシシランに対するオゾンの流量比を１０−２０の範囲で調整することを特徴とする請求項１０に記載の成膜速度の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、同一基板上に、膜厚の異なるサイドウォール絶縁膜の形成方法、並びに、該膜厚の異なるサイドウォール絶縁膜を有する複数のトランジスタを含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、同一基板内にＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとを有する半導体装置が広く用いられている。しかし、一般に、Ｐ型拡散層の形成に使われるＢ+ の拡散係数はＮ型拡散層の形成に使われるＡｓ+ の拡散係数に比べて大きい。このため、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタのゲート電極の側壁絶縁膜（以下、「サイドウォール絶縁膜」という。）を同一の厚さで形成した場合、自己整合工程により拡散層を形成するので、Ｐ型拡散層のＢ+ がゲート電極直下のチャネル領域へ拡散して、チャネル領域を狭めるためショートチャネル効果が生じてしまい、ひいては所要のトランジスタ特性が得られないという問題が生じた。
【０００３】
本願において、「サイドウォール絶縁膜の膜厚」は、サイドウォールを構成する絶縁膜の厚さを意味し、サイドウォールの水平方向の寸法である幅に相当する。このサイドウォールの幅が、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域の水平方向の寸法を規定する。「水平方向」とは、基板とゲート絶縁膜との界面に平行な方向を意味する。
【０００４】
上記問題点を解決するため、ＰチャネルＭＯＳトランジスタのサイドウォール絶縁膜を、ＮチャネルＭＯＳトランジスタのサイドウォール絶縁膜より厚く構成する従来技術が提案されている。その後、ゲート電極とサイドウォール絶縁膜とをマスクとしたイオン注入行程により、Ｎ型高濃度ソース／ドレイン領域及びＰ型高濃度ソース／ドレイン領域を自己整合的に形成する。結果、ＰチャネルＭＯＳトランジスタの厚いサイドウォール絶縁膜の直下には、幅の大きい低濃度領域が形成されるため、Ｐ型高濃度ソース／ドレイン領域とゲート電極との距離を、Ｎ型高濃度ソース／ドレイン領域とゲート電極との距離より大きくとることができる。よって、Ｐ型拡散層のＢ+ がゲート電極直下のチャネル領域へ拡散するのを防止することができる。
【０００５】
特許文献１は、膜厚の異なるサイドウォール絶縁膜を、製造工程の数を増加せずに、形成する従来技術を開示するものである。ここで、Ｎ型低濃度領域（Ｎ型ＬＤＤ領域）及びＰ型低濃度領域（Ｐ型ＬＤＤ領域）上に、Ｏ３―ＴＥＯＳ―ＮＳＧ（Ｏ３―Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ  Ｎｏｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で堆積した場合、不純物の種類の違いにより、Ｏ３―ＴＥＯＳ膜の堆積速度が異なる。この堆積速度の下地への依存性を利用し、Ｏ３―ＴＥＯＳ―ＮＳＧ膜を、Ｎ型低濃度領域（Ｎ型ＬＤＤ領域）では薄く、Ｐ型低濃度領域（Ｐ型ＬＤＤ領域）上では厚く形成する。その後、Ｏ３―ＴＥＯＳ膜を異方性エッチングによりエッチングして、ＮチャネルＭＯＳトランジスタのサイドウォール絶縁膜を薄く形成し、ＰチャネルＭＯＳトランジスタのサイドウォール絶縁膜を厚く形成する。
【特許文献１】特開２０００−３４９１６７号公報（段落番号００２１−００２３、段落番号００３７、第６図、第１３図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述の従来方法は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度が、その下地である低濃度領域の不純物の種類及び濃度に依存することを利用するものである。サイドウォール絶縁膜の膜厚の比は、堆積したＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の比に依存する。さらに、このＯ３―ＴＥＯＳ絶縁膜の膜厚比は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度比に依存する。さらに、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度比は、下地である低濃度領域の不純物の種類及び濃度の違いに依存する。よって、所望の膜厚比を有するサイドウォール絶縁膜を得るには、前述の従来方法では、低濃度領域（ＬＤＤ領域）の濃度を調整するか、或いは、低濃度領域の不純物の種類の適切な選択をする必要があった。しかし、所望の膜厚比を有するサイドウォール絶縁膜を得るため低濃度領域の濃度調整や不純物の種類の選択は、デバイスの設計上許容される範囲内で行う必要がある。このため、実際には、前述の従来方法の適用範囲は限定されていた。
【０００７】
更に、高耐圧ＭＯＳＦＥＴと高速用ＭＯＳＦＥＴとを同一基板に形成した半導体装置も広く使用されている。この場合、高耐圧ＭＯＳＦＥＴは、膜厚の厚いサイドウォール絶縁膜を必要とし、高速用ＭＯＳＦＥＴは、膜厚の薄いサイドウォール絶縁膜を必要とする。この特性の異なるＭＯＳＦＥＴのチャネルの導電型が同一の場合には、下地である低濃度領域の不純物の種類の違いを利用して、Ｏ３―ＴＥＯＳ―ＮＳＧ膜の堆積速度に差を生み出すことができない。このため、前述の従来技術は、チャネルの導電型が同一でありながら、その特性の異なる種類のことなるＭＯＳＦＥＴを同一基板に形成する半導体装置には適用することが困難であった。
【０００８】
そこで、本発明の目的は、シリコン基板上の低濃度領域の不純物の種類や濃度に依存することなく、異なる領域で膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜を成膜する方法を提供することである。
【０００９】
更に、本発明の目的は、シリコン基板上の低濃度領域の不純物の種類や濃度に依存することなく、異なる領域で膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧサイドウォール絶縁膜を有する半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、膜厚の異なるサイドウォール絶縁膜を含む半導体装置の製造方法において、シリコン基板の第１の活性領域と第２の活性領域とに、それぞれ、第１のゲート電極構造と第２のゲート電極構造とを選択的に形成する行程と、前記第１の活性領域と前記第２の活性領域とに第１のシリコン酸化膜を形成する行程と、前記第１のシリコン酸化膜を介して不純物をイオン注入することで、前記第１の活性領域と前記第２の活性領域とに、それぞれ、第１の低濃度領域と第２の低濃度領域とを形成する行程と、前記第１の活性領域において前記第１のシリコン酸化膜を除去する一方で、前記第２の活性領域において前記第１のシリコン酸化膜を残存させる行程と、オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法により、前記第１の活性領域における前記シリコン基板上及び前記第２の活性領域における前記第１のシリコン酸化膜上に、前記第１の活性領域における膜厚が前記第２の活性領域における膜厚より厚い絶縁膜を形成する行程と、前記絶縁膜をエッチングして、前記第１のゲート電極構造の側壁には第１のサイドウォール絶縁膜を形成し、前記第２のゲート電極構造の側壁には前記第１のサイドウォール絶縁膜より薄い膜厚を有する第２のサイドウォール絶縁膜を形成する行程とを含むことを特徴とする半導体装置の製造方法を提供する。
尚、ゲート電極構造とは、ゲート電極とゲート絶縁膜とを含む構造を意味する。
【発明の効果】
【００１１】
本発明によれば、オゾン及びテトラエトキシシランを原料とした熱分解ＣＶＤ法によりＯ３―ＴＥＯＳ―ＮＳＧ膜を、シリコンからなる第１の領域上と、酸化シリコンからなる第２の領域上とに亘り、成膜する。この場合、テトラエトキシシランに対するオゾンの流量比のみを調整することで、シリコンからなる第１の領域上の前記絶縁膜の成膜速度に対する、酸化シリコンからなる第２の領域上の前記絶縁膜の成膜速度の比を調整することが可能となる。シリコンと酸化シリコンとを下地領域として選択することは、第１の活性領域中の第１の低濃度領域及び第２の活性領域中の第２の低濃度領域の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域と第２の活性領域とでＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の差を非常に広範囲に亘り調整することを可能にする。
【発明を実施するための最良の形態】
【００１２】
（１）第１実施形態
（半導体装置の製造方法）
図１乃至図５は、本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。本実施形態によれば、高耐圧ＭＯＳＦＥＴと高速ＭＯＳＦＥＴとを同一基板上に形成する。高耐圧ＭＯＳＦＥＴは、ゲート電圧が高いため、膜厚の厚いサイドウォール絶縁膜を必要とする。一方、高速ＭＯＳＦＥＴは、ゲート電圧が低いため、膜厚の薄いサイドウォール絶縁膜を必要とする。
【００１３】
図１（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法により、Ｐ型シリコン基板１の素子分離領域に、フィールド酸化膜２を形成する。これにより、第１の活性領域１００と第２の活性領域１１０とを、フィールド酸化膜２により画定する。ここで、第１の活性領域１００は、高耐圧ＭＯＳＦＥＴを形成するための領域であり、第２の活性領域１１０は、高速ＭＯＳＦＥＴを形成するための領域である。
【００１４】
図１（ｂ）に示すように、Ｐ型シリコン基板１上であって、第１の活性領域１００と第２の活性領域１１０とに、膜厚３６５Åのシリコン酸化膜１２を既知の方法により形成する。
【００１５】
図１（ｃ）に示すように、既知のリソグラフィー技術により、第１の活性領域１００におけるシリコン酸化膜１２の上に、レジストパターン１３を形成する。その後、このレジストパターン１３をマスクとして使用してシリコン酸化膜１２をエッチングすることで、第２の活性領域１１０におけるシリコン酸化膜１２を選択的に除去し、第１の活性領域１００におけるシリコン酸化膜１２を残す。
【００１６】
図２（ａ）に示すように、レジストパターン１３を除去し、その後、第１の活性領域１００におけるシリコン酸化膜１２の上と、第２の活性領域１１０におけるＰ型シリコン基板１上とに、シリコン酸化膜を既知の方法により形成する。この結果、第１の活性領域１００のＰ型シリコン基板１上には、膜厚４００Åのシリコン酸化膜１４が形成され、一方、第２の活性領域１１０のＰ型シリコン基板１上には、膜厚７５Åのシリコン酸化膜１５が形成される。
【００１７】
図２（ｂ）に示すように、ポリシリコン膜をシリコン酸化膜１４、１５上及びフィールド酸化膜２上に亘り形成し、このポリシリコン膜に不純物をイオン注入する。その後、この不純物を含むポリシリコン膜及びシリコン酸化膜１４、１５を、既知のリソグラフィー技術及び既知のエッチング技術によりパターニングして、第１の活性領域１００に、第１のゲート酸化膜３−１と第１のゲート電極４−１を形成し、第２の活性領域１１０に、第２のゲート酸化膜３−２と第２のゲート電極４−２を形成する。
【００１８】
図２（ｃ）に示すように、Ｐ型シリコン基板１の第１の活性領域１００上と第２の活性領域１１０上、並びに、第１のゲート酸化膜３−１と第２のゲート酸化膜３−２の各々の上面及び側面に、膜厚１００Å―５００Åのシリコン酸化膜５を熱酸化法或いはＣＶＤ法で形成する。
【００１９】
図３（ａ）に示すように、第１のゲート電極４−１、第２のゲート電極４−２、及びフィールド酸化膜２をマスクとして、加速エネルギー２０ｋｅＶ及びドーズ量１．２×１０１４ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン酸化膜５を介し、シリコン基板１中に注入する。この結果、第１の活性領域１００におけるシリコン基板１中には、第１のゲート電極４−１に自己整合する第１の低濃度領域６−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のゲート電極４−２に自己整合する第２の低濃度領域６−２が形成される。
【００２０】
ここで、前述したシリコン酸化膜５の十分薄い膜厚は、加速されたイオンがシリコン酸化膜５を貫通してシリコン基板１中に注入されることを可能にする。また、シリコン基板１の表面にシリコン酸化膜５が存在することで、シリコン基板１の表面がイオン注入によるダメージを受けることを防止する。さらに、シリコン酸化膜５の存在により、シリコン基板１の表面が金属汚染されるのを防止する。
【００２１】
尚、同一条件下で、一回のイオン注入行程を行い、第１の低濃度領域６−１と第２の低濃度領域６−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の低濃度領域６−１と第２の低濃度領域６−２とを分けて形成してもよい。
【００２２】
図３（ｂ）に示すように、既知のリソグラフィー技術により、第２の活性領域１１０におけるシリコン酸化膜５の上に、レジストパターン７を形成する。
【００２３】
図３（ｃ）に示すように、レジストパターン７をマスクとして使用してシリコン酸化膜５をエッチングすることで、第１の活性領域１００におけるシリコン酸化膜５を選択的に除去し、第２の活性領域１１０におけるシリコン酸化膜５を残す。結果、第１の活性領域１００における第１の低濃度領域６−１の表面と第１のゲート電極４−１の表面とが露出する。
【００２４】
図４（ａ）に示すように、レジストパターン７を除去し、第２の活性領域１１０におけるシリコン酸化膜５の表面を露出させる。即ち、第２の活性領域１１０の第２の低濃度領域６−２と第２のゲート電極４−２とはシリコン酸化膜５で覆われ、一方、第１の活性領域１００の第１の低濃度領域６−１と第１のゲート電極４−１とは露出される。
【００２５】
図４（ｂ）に示すように、Ｏ３（オゾン）とＴＥＯＳ（テトラエトキシシラン）を原料とした熱分解ＣＶＤ法により、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を、第２の活性領域１１０におけるシリコン酸化膜５上、及び第１の活性領域１００における第１のゲート電極４−１の表面及び第２の低濃度領域６−２上、並びにフィールド酸化膜２上に堆積する。
【００２６】
熱分解ＣＶＤ法は、所望の条件下で行うことができるが、一典型例として、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を７．５、常圧かつ温度４００℃の条件の下で行い、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を形成した。成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００で膜厚５９６０Å、第２の活性領域１１０で膜厚４２３９Åであった。即ち、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を７．５にしたとき、第１の活性領域１００と第２の活性領域１１０とでのＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚差は、７１．１２％であった。堆積時の圧力は、典型的には、４００−７６０Ｔｏｒｒの範囲でよく、また、堆積温度は、４００−４５０℃の範囲でよい。堆積時の圧力及び堆積温度は、成膜速度には実質的な影響を与えない。シリコン露出面上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度は、シリコン酸化膜上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度より早いため、堆積したＯ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００と第２の活性領域１１０とでその膜厚が異なる。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００で厚く、第２の活性領域１１０で薄くなる。
【００２７】
図６は、熱分解ＣＶＤ法における、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比と、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。ここで、成膜時の圧力と温度は前述の値とした。シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に依存する。具体的には、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に概ね反比例する。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を上昇させると、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度と、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度との差が大きくなり、結果、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差が大きくなる。  
【００２８】
具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね６０％であった。よって、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差は、概ね４０％である。
【００２９】
ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１５のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね４０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１５のとき、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚は、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の僅か４０％まで減少し、大きな膜厚差が得られる。
【００３０】
更に、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね２０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚は、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の僅か２０％まで減少し、非常に大きな膜厚差が得られる。
【００３１】
シリコンからなる下地領域と、シリコン酸化膜からなる下地領域とを利用した場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比の変化に対し、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率が大きく変化することが確認できた。
【００３２】
従って、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を大きくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を大きくすればよいことがわかる。逆に、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を小さくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を小さくすればよいことがわかる。換言すると、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を調整することができる。即ち、第１の活性領域１００においては、第１の低濃度領域６−１上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜し、第２の活性領域１１０においては、シリコン酸化膜５上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することができる。
【００３３】
図４（ｃ）に示すように、既知の異方性エッチングによりＯ３―ＴＥＯＳ―ＮＳＧ膜８をエッチングし、第１のゲート電極４−１の側壁に第１のサイドウォール絶縁膜９−１を形成し、第２のゲート電極４−２の側壁に第２のサイドウォール絶縁膜９−２を形成する。ここで、既知の異方性エッチングとして既知の異方性ドライエッチングを使用することができる。このＯ３―ＴＥＯＳ―ＮＳＧ膜８の異方性エッチングは、第１のゲート電極４−１のトップに第１のサイドウォール絶縁膜９−１のトップが一致するように行う。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を、第１のゲート電極４−１のトップを基準にジャストエッチングする条件で、異方性エッチングを行う。この第１のゲート電極４−１のトップを基準にジャストエッチングすることは、第２のゲート電極４−２のトップに対し、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８がオーバーエッチングされることにつながる。換言すれば、第１のサイドウォール絶縁膜９−１及び第２のサイドウォール絶縁膜９−２は、それぞれ、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の第１の活性領域１００での膜厚と第２の活性領域１１０での膜厚とに依存する。よって、第１のサイドウォール絶縁膜９−１は第２のサイドウォール絶縁膜９−２より膜厚が大きくなる。
【００３４】
図５に示すように、第１のゲート電極４−１と第１のサイドウォール絶縁膜９−１とを第１のマスクとし、第２のゲート電極４−２と第２のサイドウォール絶縁膜９−２とを第２のマスクとして、加速エネルギー５０ｋｅＶ及びドーズ量６．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン基板１中に注入し、続いて、熱処理を９５０℃で１０秒行い、不純物を活性化する。この結果、第１の活性領域１００におけるシリコン基板１中には、第１のサイドウォール絶縁膜９−１に自己整合する第１の高濃度ソース／ドレイン領域１０−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のサイドウォール絶縁膜９−２に自己整合する第２の高濃度ソース／ドレイン領域１０−２が形成される。この結果、高耐圧ＭＯＳＦＥＴが第１の活性領域１００中に形成され、高速ＭＯＳＦＥＴが第２の活性領域１１０中に形成される。
【００３５】
ここで、高耐圧ＭＯＳＦＥＴの第１のゲート電極４−１には高いゲート電圧が印加され、高速ＭＯＳＦＥＴの第２のゲート電極４−２には低いゲート電圧が印加される。しかし、第１のサイドウォール絶縁膜９−１は、第２のサイドウォール絶縁膜９−２より膜厚が厚い。よって、第１のゲート電極４−１と第１の高濃度ソース／ドレイン領域１０−１との距離は、第２のゲート電極４−２と第２の高濃度ソース／ドレイン領域１０−２との距離より大きい。従って、高速ＭＯＳＦＥＴと比較して、高耐圧ＭＯＳＦＥＴは、より高いゲート電圧の印加を許容する構成となっている。
【００３６】
尚、同一条件下で、一回のイオン注入行程を行い、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを分けて形成してもよい。
【００３７】
（効果）
本実施形態によれば、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する方法が提供される。第１の活性領域１００においては、第１の低濃度領域６−１上、即ちシリコン領域上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。一方、第２の活性領域１１０においては、シリコン酸化膜５上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。これにより、シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度と、酸化シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度との差を利用し、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する。シリコンと酸化シリコンとを下地領域として選択することは、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することを可能にする。具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を５−１５の範囲で調整することで、シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度に対する、酸化シリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度の比を８０％―４０％の範囲で調整することができる。即ち、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を５−１５の広範囲で調整することで、シリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８に対する、酸化シリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚比を８０％―４０％の広範囲で調整することができる。
【００３８】
更に、第１の低濃度領域６−１及び第２の低濃度領域６−２を形成するためのイオン注入行程において、シリコン基板１の表面の保護を目的として既に使用した薄いシリコン酸化膜５を、再度利用してシリコン及びシリコン酸化膜からなる異なる下地を用意する。  即ち、シリコン酸化膜５を保護膜として使用して、第１の低濃度領域６−１及び第２の低濃度領域６−２を形成するためのイオン注入を行う。その後、このシリコン酸化膜５を、第１の活性領域１００において除去し、第２の活性領域１１０において残すことで、第１の活性領域１００においては、第１の低濃度領域６−１即ちシリコンからなる下地が得られ、第２の活性領域１１０においては、シリコン酸化膜５からなる下地が得られる。よって、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の成膜のため専用のシリコン酸化膜からなる下地を用意する新たな行程を必要としない。
【００３９】
更に、前述したように、シリコンと酸化シリコンとを下地領域として選択することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することが可能となる。換言すると、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差に影響を与えないため、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に対する高い自由度が確保される。
【００４０】
更に、膜厚に差のあるＯ３―ＴＥＯＳ―ＮＳＧ膜８を一回の成膜行程で成膜するため、半導体装置の製造工程数を削減できる。これにより、更なるコストの削減が可能となる。また、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を２回の成膜行程に分けて成膜する場合と異なり、マスクの合わせ誤差を考慮し、マージンをとる必要がない。よって、不要なチップサイズの増大を避けることができる。
【００４１】
（２）第２実施形態
（半導体装置の製造方法）
図７乃至図１１は、本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。本実施形態によれば、高耐圧ＭＯＳＦＥＴと高速ＭＯＳＦＥＴとを同一基板上に形成する。高耐圧ＭＯＳＦＥＴは、ゲート電圧が高いため、膜厚の厚いサイドウォール絶縁膜を必要とする。一方、高速ＭＯＳＦＥＴは、ゲート電圧が低いため、膜厚の薄いサイドウォール絶縁膜を必要とする。
【００４２】
図７（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法により、Ｐ型シリコン基板１の素子分離領域に、フィールド酸化膜２を形成する。これにより、第１の活性領域１００と第２の活性領域１１０とを、フィールド酸化膜２により画定する。ここで、第１の活性領域１００は、高耐圧ＭＯＳＦＥＴを形成するための領域であり、第２の活性領域１１０は、高速ＭＯＳＦＥＴを形成するための領域である。
【００４３】
図７（ｂ）に示すように、Ｐ型シリコン基板１上であって、第１の活性領域１００と第２の活性領域１１０とに、膜厚３６５Åのシリコン酸化膜１２を既知の方法により形成する。
【００４４】
図７（ｃ）に示すように、既知のリソグラフィー技術により、第１の活性領域１００におけるシリコン酸化膜１２の上に、レジストパターン１３を形成する。その後、このレジストパターン１３をマスクとして使用してシリコン酸化膜１２をエッチングすることで、第２の活性領域１１０におけるシリコン酸化膜１２を選択的に除去し、第１の活性領域１００におけるシリコン酸化膜１２を残す。
【００４５】
図８（ａ）に示すように、レジストパターン１３を除去し、その後、第１の活性領域１００におけるシリコン酸化膜１２の上と、第２の活性領域１１０におけるＰ型シリコン基板１上とに、シリコン酸化膜を既知の方法により形成する。結果、第１の活性領域１００のＰ型シリコン基板１上には、膜厚４００Åのシリコン酸化膜１４が形成され、一方、第２の活性領域１１０のＰ型シリコン基板１上には、膜厚７５Åのシリコン酸化膜１５が形成される。
【００４６】
図８（ｂ）に示すように、ポリシリコン膜をシリコン酸化膜１４、１５上及びフィールド酸化膜２上に亘り形成し、このポリシリコン膜に不純物をイオン注入する。その後、この不純物を含むポリシリコン膜及びシリコン酸化膜１４、１５を、既知のリソグラフィー技術及び既知のエッチング技術によりパターニングして、第１の活性領域１００に、第１のゲート酸化膜３−１と第１のゲート電極４−１とを形成し、一方、第２の活性領域１１０に、第２のゲート酸化膜３−２と第２のゲート電極４−２とを形成する。
【００４７】
図８（ｃ）に示すように、Ｐ型シリコン基板１の第１の活性領域１００上と第２の活性領域１１０上、並びに、第１のゲート酸化膜３−１と第２のゲート酸化膜３−２との上面及び側面に、膜厚１００Å―５００Åのシリコン酸化膜５を熱酸化法或いはＣＶＤ法で形成する。
【００４８】
図９（ａ）に示すように、第１のゲート電極４−１、第２のゲート電極４−２、及びフィールド酸化膜２をマスクとして、加速エネルギー２０ｋｅＶ及びドーズ量１．２×１０１４ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン酸化膜５を介し、シリコン基板１中に注入する。結果、第１の活性領域１００におけるシリコン基板１中には、第１のゲート電極４−１に自己整合する第１の低濃度領域６−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のゲート電極４−２に自己整合する第２の低濃度領域６−２が形成される。
【００４９】
ここで、前述したシリコン酸化膜５の十分薄い膜厚は、加速されたイオンがシリコン酸化膜５を貫通してシリコン基板１中に注入されることを可能にする。また、シリコン基板１の表面にシリコン酸化膜５が存在することで、シリコン基板１の表面がイオン注入によるダメージを受けることを防止する。さらに、シリコン酸化膜５の存在により、シリコン基板１の表面の金属汚染が防止される。
【００５０】
尚、同一条件下で、一回のイオン注入行程を行い、第１の低濃度領域６−１と第２の低濃度領域６−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の低濃度領域６−１と第２の低濃度領域６−２とを分けて形成してもよい。
【００５１】
図９（ｂ）に示すように、シリコン酸化膜５を既知の方法により除去する。
【００５２】
図９（ｃ）に示すように、既知のリソグラフィー技術により、第２の活性領域１１０における第２のゲート電極４−２及び第２の低濃度領域６−２の上に、レジストパターン７を形成する。
【００５３】
図１０（ａ）に示すように、レジストパターン７をマスクとして、第１の活性領域１００のみに選択的に水素イオン（Ｈ＋）の注入を行う。水素イオン（Ｈ＋）の注入は、加速エネルギー１０ｋｅＶ及びドーズ量１×１０１３−１×１０１５ｃｍ−２の条件下で行うことができる。
【００５４】
図１０（ｂ）に示すように、Ｏ３（オゾン）とＴＥＯＳ（テトラエトキシシラン）を原料とした熱分解ＣＶＤ法により、ＮＳＧ（ノンドープドシリケートガラス）膜８（以下「Ｏ３―ＴＥＯＳ―ＮＳＧ膜」という）を、水素イオン（Ｈ＋）が注入された第１の活性領域１００上及び水素イオン（Ｈ＋）が注入されていない第２の活性領域１１０上に、堆積する。
【００５５】
熱分解ＣＶＤ法は、所望の条件下で行うことができるが、一典型例として、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を１０−２０の範囲で変化させ、常圧かつ温度４００℃の条件の下で行い、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を形成した。第１の活性領域１００と第２の活性領域１１０とで、成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の比は、８０％―６０％であった。堆積時の圧力は、典型的には、４００−７６０Ｔｏｒｒの範囲でよく、また、堆積温度は、４００−４５０℃の範囲でよい。堆積時の圧力及び堆積温度は、成膜速度には大きな影響を与えない。水素イオン（Ｈ＋）が注入されたシリコン露出面上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度は、水素イオン（Ｈ＋）が注入されていないシリコン露出面上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の堆積速度より早いため、堆積したＯ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００と第２の活性領域１１０とでその膜厚が異なる。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８は、第１の活性領域１００で厚く、第２の活性領域１１０で薄くなる。
【００５６】
図１２は、熱分解ＣＶＤ法における、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比と、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。ここで、成膜時の圧力と温度は前述の値とした。水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に依存する。具体的には、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比に概ね反比例する。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を上昇させると、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度と、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度との差が大きくなり、結果、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差が大きくなる。  
【００５７】
具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね８０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が１０のとき、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚と、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚との差は、概ね２０％である。
【００５８】
ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率は、概ね６０％であった。換言すると、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比が２０のとき、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚は、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の膜厚の僅か６０％まで減少し、大きな膜厚差が得られる。
【００５９】
水素イオン（Ｈ＋）が注入されたシリコンからなる下地領域と、水素イオン（Ｈ＋）が注入されていないシリコンからなる下地領域とを利用した場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比の変化に対し、水素イオン（Ｈ＋）が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する、水素イオン（Ｈ＋）が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率が大きく変化することが確認できた。
【００６０】
従って、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を大きくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を大きくすればよいことがわかる。逆に、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を小さくしたい場合、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を小さくすればよいことがわかる。換言すると、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を調整することができる。即ち、第１の活性領域１００においては、水素イオン（Ｈ＋）が注入された第１の低濃度領域６−１上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜し、第２の活性領域１１０においては、水素イオン（Ｈ＋）が注入されていない第２の低濃度領域６−２上にＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することができる。
【００６１】
図１０（ｃ）に示すように、既知の異方性エッチングによりＯ３―ＴＥＯＳ―ＮＳＧ膜８をエッチングし、第１のゲート電極４−１の側壁に第１のサイドウォール絶縁膜９−１を形成し、第２のゲート電極４−２の側壁に第２のサイドウォール絶縁膜９−２を形成する。ここで、既知の異方性エッチングとして既知の異方性ドライエッチングを使用することができる。このＯ３―ＴＥＯＳ―ＮＳＧ膜８の異方性エッチングは、第１のゲート電極４−１のトップに第１のサイドウォール絶縁膜９−１のトップが一致するように行う。即ち、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を、第１のゲート電極４−１のトップを基準にジャストエッチングする条件で、異方性エッチングを行う。この第１のゲート電極４−１のトップを基準にジャストエッチングすることは、第２のゲート電極４−２のトップに対し、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８がオーバーエッチングされることにつながる。換言すれば、第１のサイドウォール絶縁膜９−１及び第２のサイドウォール絶縁膜９−２は、それぞれ、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の第１の活性領域１００での膜厚と第２の活性領域１１０での膜厚とに依存する。よって、第１のサイドウォール絶縁膜９−１は第２のサイドウォール絶縁膜９−２より膜厚が大きくなる。
【００６２】
図１１に示すように、第１のゲート電極４−１と第１のサイドウォール絶縁膜９−１とを第１のマスクとし、第２のゲート電極４−２と第２のサイドウォール絶縁膜９−２とを第２のマスクとして、加速エネルギー５０ｋｅＶ及びドーズ量６．０×１０１５ｃｍ−２の条件下で、Ｎ型不純物である砒素（Ａｓ）を、シリコン基板１中に注入し、続いて、熱処理を９５０℃で１０秒行い、不純物を活性化する。この結果、第１の活性領域１００におけるシリコン基板１中には、第１のサイドウォール絶縁膜９−１に自己整合する第１の高濃度ソース／ドレイン領域１０−１が形成される。一方、第２の活性領域１１０におけるシリコン基板１中には、第２のサイドウォール絶縁膜９−２に自己整合する第２の高濃度ソース／ドレイン領域１０−２が形成される。これにより、高耐圧ＭＯＳＦＥＴが第１の活性領域１００中に形成され、高速ＭＯＳＦＥＴが第２の活性領域１１０中に形成される。
【００６３】
ここで、高耐圧ＭＯＳＦＥＴの第１のゲート電極４−１には高いゲート電圧が印加され、高速ＭＯＳＦＥＴの第２のゲート電極４−２には低いゲート電圧が印加される。しかし、第１のサイドウォール絶縁膜９−１は、第２のサイドウォール絶縁膜９−２より膜厚が厚い。よって、第１のゲート電極４−１と第１の高濃度ソース／ドレイン領域１０−１との距離は、第２のゲート電極４−２と第２の高濃度ソース／ドレイン領域１０−２との距離より大きい。従って、高速ＭＯＳＦＥＴと比較して、高耐圧ＭＯＳＦＥＴは、より高いゲート電圧の印加を許容する構成となっている。
【００６４】
尚、同一条件下で、一回のイオン注入行程を行い、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを同時に形成したが、必ずしもこれに限られるわけではなく、異なる条件下で、それぞれ独立したイオン注入行程で、第１の高濃度ソース／ドレイン領域１０−１と第２の高濃度ソース／ドレイン領域１０−２とを分けて形成してもよい。
【００６５】
（効果）
本実施形態によれば、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する方法が提供される。第１の活性領域１００においては、水素イオン（Ｈ＋）が注入された第１の低濃度領域６−１上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。一方、第２の活性領域１１０においては、水素イオン（Ｈ＋）が注入されていない第２の低濃度領域６−２上にＯ３―ＴＥＯＳ―ＮＳＧ膜８が成膜される。これにより、水素イオン（Ｈ＋）が注入されたシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度と、水素イオン（Ｈ＋）が注入されていないシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度との差を利用し、第１の活性領域１００と第２の活性領域１１０とで膜厚の異なるＯ３―ＴＥＯＳ―ＮＳＧ膜８を成膜する。水素イオン（Ｈ＋）の選択的注入は、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することを可能にする。具体的には、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を１０−２０の範囲で調整することで、水素イオン（Ｈ＋）が注入されたシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度に対する、水素イオン（Ｈ＋）が注入されていないシリコン領域上のＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度の比を８０％―６０％の範囲で調整することができる。即ち、ＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比を１０−２０の広範囲で調整することで、水素イオン（Ｈ＋）が注入されたシリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８に対する、水素イオン（Ｈ＋）が注入されていないシリコン領域上に成膜されたＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚比を８０％―６０％の広範囲で調整することができる。
【００６６】
更に、第１の低濃度領域６−１の不純物の種類と異なり且つ最も原子量の小さな陽イオンである水素イオン（Ｈ＋）を選択することが重要である。陽イオンをシリコン中に注入することで、その上に成膜されるＯ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度が増加する。ここで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物である砒素（Ａｓ）に対し十分小さな原子量を有する水素イオン（Ｈ＋）を選択することで、第１の低濃度領域６−１が殆どダメージを受けなくすることができると共に、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の成膜速度を上昇させることができる。
【００６７】
更に、前述したように、水素イオン（Ｈ＋）が注入されたシリコンと水素イオン（Ｈ＋）が注入されていないシリコンとを下地領域として選択することで、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に依存することなく、熱分解ＣＶＤ法におけるＴＥＯＳ（テトラエトキシシラン）に対するＯ３（オゾン）の流量比のみを調整することで、第１の活性領域１００と第２の活性領域１１０とでＯ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差を非常に広範囲に亘り調整することが可能となる。換言すると、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の膜厚の差に実質的な影響を与えないため、第１の低濃度領域６−１及び第２の低濃度領域６−２の不純物の種類及びその濃度に対する高い自由度が確保される。
【００６８】
更に、膜厚に差のあるＯ３―ＴＥＯＳ―ＮＳＧ膜８を一回の成膜行程で成膜するため、半導体装置の製造工程数を削減できる。これにより、更なるコストの削減が可能となる。また、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８を２回の成膜行程に分けて成膜する場合と異なり、マスクの合わせ誤差を考慮し、マージンをとる必要がない。よって、不要なチップサイズの増大を避けることができる。
【００６９】
尚、前述の水素イオン（Ｈ＋）の注入行程は、Ｏ３―ＴＥＯＳ―ＮＳＧ膜８の成膜行程前であればよく、第１の低濃度領域６−１及び第２の低濃度領域６−２を形成する前であっても後であってもよい。
【００７０】
前述の第１及び第２の実施形態では、Ｐ型シリコン基板上に高耐圧ＮチャネルＭＯＳＦＥＴと高速ＮチャネルＭＯＳＦＥＴとを形成した。しかし、本発明は、Ｎ型シリコン基板上に高耐圧ＰチャネルＭＯＳＦＥＴと高速ＰチャネルＭＯＳＦＥＴとを形成する場合にも適用できる。また、本発明は、シリコン基板上にウェル領域を形成し、このウェル領域にチャネルの導電型が異なる高耐圧ＭＯＳＦＥＴと高速ＭＯＳＦＥＴとを形成する場合にも適用できる。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図２】本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図３】本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図４】本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図５】本発明の第１実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図６】熱分解ＣＶＤ法における、ＴＥＯＳに対するＯ３の流量比と、シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対する酸化シリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。
【図７】本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図８】本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図９】本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図１０】本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図１１】本発明の第２実施形態に係る半導体装置の製造方法を示す部分縦断面図である。
【図１２】熱分解ＣＶＤ法における、ＴＥＯＳに対するＯ３の流量比と、Ｈ＋が注入されたシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度に対するＨ＋が注入されていないシリコン上のＯ３―ＴＥＯＳ―ＮＳＧ膜の成膜速度の比率との関係を示す図である。
【符号の説明】
【００７２】
１  シリコン基板
２  フィールド酸化膜
３―１  第１のゲート酸化膜
３―２  第２のゲート酸化膜
４―１  第１のゲート電極
４―２  第２のゲート電極
５    シリコン酸化膜
６−１  第１の低濃度領域
６−２  第２の低濃度領域
７  レジストパターン
８  Ｏ３―ＴＥＯＳ―ＮＳＧ膜８
９−１  第１のサイドウォール絶縁膜
９−２  第２のサイドウォール絶縁膜
１０−１  第１の高濃度ソース／ドレイン領域
１０−２  第２の高濃度ソース／ドレイン領域
１２  シリコン酸化膜
１３  レジストパターン
１４  シリコン酸化膜
１５  シリコン酸化膜
１００  第１の活性領域
１１０  第２の活性領域
【図１】
2006253401.tif 000003
【図２】
2006253401.tif 000004
【図３】
2006253401.tif 000005
【図４】
2006253401.tif 000006
【図５】
2006253401.tif 000007
【図６】
2006253401.tif 000008
【図７】
2006253401.tif 000009
【図８】
2006253401.tif 000010
【図９】
2006253401.tif 000011
【図１０】
2006253401.tif 000012
【図１１】
2006253401.tif 000013
【図１２】
2006253401.tif 000014