(57)【要約】【課題】  伝送エラー回復時のＰＣＭ電流差動リレーのサンプリング同期を高速に精度よく行う。【解決手段】  送電線１１の保護対象区間を構成する複数の端子Ａ，Ｂ，Ｃに対応させて複数のＰＣＭ電流差動リレー１６Ａ〜Ｃを設け、各ＰＣＭ電流差動リレーは、自端子における送電線の電流をサンプリングしてＰＣＭ信号に変換し、伝送路を介して相互に伝送して比較することにより保護対象区間内の事故を検出するＰＣＭ電流差動リレー装置において、一の端子に対応させて設けられた一のＰＣＭ電流差動リレーにより、他の端子に設けられた他のＰＣＭ電流差動リレーとの間で、電流のサンプリング同期処理を実行することを特徴とする。【選択図】  図２
2006246680.tif 000002
【特許請求の範囲】
【請求項１】
送電線の保護対象区間を構成する複数の端子に対応させて複数のＰＣＭ電流差動リレーを設け、該各ＰＣＭ電流差動リレーは、自端子における前記送電線の電流をサンプリングしてＰＣＭ信号に変換し、伝送路を介して相互に伝送して比較することにより前記保護対象区間内の事故を検出するＰＣＭ電流差動リレー装置において、一の端子に対応させて設けられた一の前記ＰＣＭ電流差動リレーにより、他の端子に設けられた他の前記ＰＣＭ電流差動リレーとの間で、前記電流のサンプリング同期処理を実行することを特徴とするＰＣＭ電流差動リレー装置。
【請求項２】
前記送電線の保護対象区間が３端子以上であり、一のＰＣＭ電流差動リレーは、他のＰＣＭ電流差動リレーとの間で前記記電流のサンプリング同期処理を実行することを特徴とする請求項１に記載のＰＣＭ電流差動リレー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＣＭ電流差動保護リレー装置に係り、具体的には、保護対象区間の複数の端子間で相互に伝送するＰＣＭ信号の伝送エラー時のサンプリング同期合せを高速に実施する技術に関する。
【背景技術】
【０００２】
ＰＣＭ電流差動リレーは、例えば、送電線の所定区間の両端の端子に設置され、各端子における送電線電流を検出し、ＰＣＭ信号に変換して相互に伝送し、自端子のＰＣＭ信号と相手端子のＰＣＭ信号とを比較し、許容値範囲内で一致していれば当該区間の送電線は正常であると判定する。一方、許容値を超えて不一致の場合は、当該区間の送電線事故であると判定し、当該区間の両端に設けられた遮断器を開放して、事故区間の送電線を切り離すようにしている。このようなＰＣＭ電流作動リレーにおいては、各端子における送電線電流のサンプリングは、絶対時刻が一致した同期サンプリングにより行うことが必要である。
【０００３】
例えば、特許文献１に記載されたＰＣＭ電流作動リレーにおいては、同期サンプリングのために、情報伝送装置を介して自端子の基準信号を相手端子に相互に伝達するとともに、その送信時刻を記憶しておく。次に、相手端子から送信された基準信号の受信時刻を計時し、自端子が基準信号を送信してから相手端子の基準信号を受信するまでの時間差を求める。そして、その時間差を相互に伝送し、その時間差を同一にするように基準信号の送信タイミングを調整して、自端子と相手端子の絶対時刻が一致した同期サンプリングクロックを発生するようにしている。また、上記のような基準信号の送受信の時間差により、絶対時刻が一致した同期サンプリングクロックを発生する同期方式の場合、各端子間の伝送路の回線ルートが必ずしも同一になるとは限らない。そのため、伝送時間に相違が生じて同期をとれないことがあるから、送電線電流の位相に同期したサンプリングクロックで送電線電流をサンプリングするとともに、送電線電流の位相に同期したフレーム構成でＰＣＭ信号を送受信し、フレーム同期をとって比較することにより、自端子と相手端子間で絶対時刻が一致した同期をとることが提案されている。
【０００４】
【特許文献１】特開平１１−４１７９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、最近、情報伝送装置などの通信装置の設備投資の抑制などから、新規に信頼性の高い専用の光伝送路を構築することが困難な場合もあり、専用ではなく共用の一般的な低速伝送路（例えば、伝送容量：９.６ｋｂｐｓ）等の適用が検討されている。
【０００６】
しかしながら、低速伝送路等を用いると、伝送エラーの発生が専用の光伝送に比べて比較的に多いが、特許文献１では、伝送エラー発生時の同期回復について考慮されていない。なお、伝送エラー発生時の同期回復は、高速の伝送路（例えば、伝送容量：５４ｋｂｐｓ／１．５Ｍｂｐｓ）を用いた場合にも問題となる。
【０００７】
そこで、伝送エラー回復時のサンプリング同期を高速に精度よく演算することにより、ＰＣＭ電流差動リレーの稼働率を向上して、信頼性の高い保護装置の開発が望まれている。
【０００８】
本発明は、伝送エラー回復時のＰＣＭ電流差動リレーのサンプリング同期を高速に精度よく行うことを課題とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明は、送電線の保護対象区間を構成する複数の端子に対応させて複数のＰＣＭ電流差動リレーを設け、該各ＰＣＭ電流差動リレーは、自端子における前記送電線の電流をサンプリングしてＰＣＭ信号に変換し、伝送路を介して相互に伝送して比較することにより前記保護対象区間内の事故を検出するＰＣＭ電流差動リレー装置において、一の端子に対応させて設けられた一の前記ＰＣＭ電流差動リレーにより、他の端子に設けられた他の前記ＰＣＭ電流差動リレーとの間で、前記電流のサンプリング同期処理を実行することを特徴とする。
【００１０】
すなわち、本発明は、複数のＰＣＭ電流差動リレー間で相互にサンプリング同期処理を実行することなく、一のＰＣＭ電流差動リレーにより、他のＰＣＭ電流差動リレーとの間のサンプリング同期処理を実行するようにしたから、言い換えれば、各ＰＣＭ電流差動リレー装置に、端子の数よりも１つ少ないサンプリング同期制御回路を設けることにより、ＰＣＭ電流差動リレー装置間で、同時にサンプリング同期処理を実行するようにしたから、サンプリング同期を高速に精度よく行うことができる。
【００１１】
例えば、送電線の保護対象区間が３端子以上のものに適用した場合、一のＰＣＭ電流差動リレーにより、他の複数のＰＣＭ電流差動リレーとの間でサンプリング同期処理を実行するだけで済むから、３端子以上に設けられたＰＣＭ電流差動リレーのサンプリング同期を高速に精度よく行うことができる。
【００１２】
したがって、本発明によれば、低速伝送路等を適用した場合で伝送エラーが専用の光伝送路より多い、信頼性の低い伝送路でも、伝送エラー回復時に高速同期引き込みが可能であるから、送電線事故時に高速に精度良く保護可能である。また、光伝送路に適用した場合でも同様の効果を得ることが可能である。
【発明の効果】
【００１３】
本発明によれば、伝送エラー回復時のＰＣＭ電流差動リレーのサンプリング同期を高速に精度よく行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施形態に基づいて説明する。図１に、本発明の一実施形態のＰＣＭ電流差動リレー装置が適用された三相交流送電線を単線図で示す。図示のように、本実施形態は、３端子系統の送電線に本発明のＰＣＭ電流差動リレー装置を適用した例である。同図に示すように、３端子系統の送電線１１の各端子Ａ，Ｂ，Ｃは、それぞれ三相交流電源１２Ａ、１２Ｂ、１２Ｃに接続された電源端となっている。各端子Ａ，Ｂ，Ｃの送電線には、それぞれ遮断器１３Ａ，１３Ｂ，１３Ｃが設けられ、遮断器１３Ａ，１３Ｂ，１３Ｃが「入」の時に、電源系統に接続されることとなる。
【００１５】
また、遮断器１３Ａ，１３Ｂ，１３Ｃの電源側に、各端子Ａ，Ｂ，Ｃにおける送電線の電圧を検出する電圧変成器１４Ａ，１４Ｂ，１４Ｃと、送電線の電流を検出する電流変成器１５Ａ，１５Ｂ，１５Ｃが設けられ、これらにより検出された電圧及び電流はそれぞれ対応するＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃに入力されている。ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃは、ＰＣＭ電流差動リレーと通信装置を備えて構成されている。ＰＣＭ電流差動リレー装置１６Ａの通信装置は、ＰＣＭ電流差動リレー装置１６Ｂの通信装置と信号伝送路１７を介して、またＰＣＭ電流差動リレー装置１６Ｃの通信装置と信号伝送路１８を介して接続されている。また、ＰＣＭ電流差動リレー装置１６Ｂの通信装置は、信号伝送路１９を介してＰＣＭ電流差動リレー装置１６Ｃの通信装置と接続されている。
【００１６】
また、ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃは、図２に示すように、それぞれ、制御１、制御２及び制御３のブロックを備えて構成されている。ＰＣＭ電流差動リレー装置１６Ａの制御１は、信号伝送路１７を介してＰＣＭ電流差動リレー装置１６Ｂの制御１と接続され、A端子とB端子が同じくロックになるようにＴｍ＝Ｔｓ１の制御演算を実施している。ＰＣＭ電流差動リレー装置１６Ａの制御２は、信号伝送路１８を介してＰＣＭ電流差動リレー装置１６Ｃの制御１と接続され、Ｔｍ＝Ｔｓ２の制御演算を実施している。ＰＣＭ電流差動リレー装置１６Ａの制御３は、制御１と制御２の演算結果に基づき、自装置のアナログ入力のサンプリングクロックを制御している。ＰＣＭ電流差動リレー装置１６Ｂの制御２は、信号伝送路１９を介してＰＣＭ電流差動リレー装置１６Ｃの制御２と接続されている。ここで、Ｔｍは、Ａ端子（基準となる端子）のサンプリングタイミング（計測値）であり、Ｔｓ１、Ｔｓ２は、それぞれＢ端子、Ｃ端子のサンプリングタイミングを示す。したがって、Ｔｍ＝Ｔｓ１＝Ｔｓ２に制御することによって、ＰＣＭ電流差動リレー装置１６Ａ、１６Ｂ、１６Ｃの全端で、サンプリングクロックが一致する。
【００１７】
また、各ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃは、それぞれ、対応する電圧変成器１４Ａ，１４Ｂ，１４Ｃから送電線の電圧を取り込み、送電線１１の事故が短絡事故か地絡事故かを判別するための電圧演算を実施するように構成されている。そして、送電線内部で故障が発生した場合、電流変成器１５Ａ，１５Ｂ，１５Ｃから電流を取り込み、各端子Ａ，Ｂ，Ｃに流れる電流ＩＡ、ＩＢ、ＩＣのベクトル和を算出し、そのベクトル和ＩＡ−ＩＢ−ＩＣ＝０でなければ、送電線１１内（保護対象区間内）における故障と判断して、遮断器１３Ａ，１３Ｂ，１３Ｃを「切」にして、送電線系統を保護するようになっている。
【００１８】
本実施形態の特徴は、ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃに対して、図２に示すように、ＰＣＭ電流差動リレー装置１６Ａを代表端子とし、ＰＣＭ電流差動リレー装置１６Ｂ，１６Ｃとの間で、同時にサンプリング同期処理を実行するようにしたことにある。すなわち、ＰＣＭ電流差動リレー装置１６Ａと１６Ｂ間で、Ｔｍ＝Ｔｓ１となるように、同時に、ＰＣＭ電流差動リレー装置１６Ａと１６Ｃ間で、Ｔｍ＝Ｔｓ２となるように、サンプリング同期処理を実行する。また、これと同時に、ＰＣＭ電流差動リレー装置１６Ｂ、１６Ｃは、ＰＣＭ電流差動リレー装置１６Ｂを代表端子とし、ＰＣＭ電流差動リレー装置１６Ｃとの間で、サンプリング同期処理を実行するようにしたことにある。すなわち、ＰＣＭ電流差動リレー装置１６Ｂと１６Ｃ間で、Ｔｓ１＝Ｔｓ２となるように、サンプリング同期処理を実行する。
【００１９】
このように、本実施形態によれば、各ＰＣＭ電流差動リレー装置に、端子の数よりも１つ少ない制御１，２のサンプリング同期制御回路を設けることにより、ＰＣＭ電流差動リレー装置１６Ａ，１６Ｂ，１６Ｃの３者間で、同時にサンプリング同期処理を実行することができる。その結果、伝送エラーがあっても高速で同期引込することができ、伝送エラー復帰時の同期引込時間を最短とすることが可能であり、伝送エラーの発生の可能性が高い伝送路を適用しても差電流演算により送電線の事故を精度良く検出可能である。
【００２０】
図３に、サンプリング同期処理及び電流差動リレーの処理手順をフローチャートにして示す。図示フローチャートは、ＰＣＭ電流差動リレー装置１６Ａの処理を示している。先ず、ステップＳ１にて、端子Ａと端子ＢのＰＣＭ電流差動リレー装置のサンプリング同期制御を実施する。つまり、自端の制御クロック（Ｔｍ）とＢ端子の制御クロック（Ｔｓ１）を算出する。なお、Ｔｓ１は、伝送受信データより算出する。同時に、ステップＳ２にて、端子Ａと端子ＣのＰＣＭ電流差動リレー装置のサンプリング同期制御を実施する。つまり、自端の制御クロック（Ｔｍ）とＣ端子の制御クロック（Ｔｓ２）を算出する。なお、Ｔｓ２は、伝送受信データより算出する。次いで、ステップＳ３、Ｓ４で、制御したサンプリング同期が確立したかを、Ｔｍ、Ｔｓ１、Ｔｓ２の差が規定値以内であるか否かにより確認し、同期正常であれば、ステップＳ５にて８７リレーの演算を実施する。次いで、ステップＳ６で送電線１１内の事故か判別し、送電線１１内の事故であればステップＳ７において、遮断器１３Ａに遮断指令を出力する。なお、ステップＳ５〜Ｓ７の処理は、他のＰＣＭ電流差動リレー装置１６Ｂ，１６Ｃにおいても同様の処理を実行する。
【００２１】
なお、図示していないが、ＰＣＭ電流差動リレー装置１６Ｂにおいても、図２で説明したように、ＰＣＭ電流差動リレー装置１６Ｃとの間で、サンプリング同期制御を実施する。
【００２２】
以上説明したように、本実施形態によれば、低速伝送路や高速伝送路（５４ｋｂｐｓ、１.５４４Ｍｂｐｓ）においても、高速でサンプリング同期の確立が可能となる。その結果、ＰＣＭ電流差動リレーの稼働率が向上し、保護リレーの信頼性が向上する。
【００２３】
なお、図１、図２の実施形態では、３端子系統にて説明したが、本発明はこれに限らず、４端子以上の送電線系統でも、端子数よりも１つ少ないサンプリング同期制御回路を実装することにより、高速でサンプリング同期を引込むことが可能である。
【００２４】
以上説明したように、本実施形態によれば、低速伝送路など伝送エラー発生の可能性が高い伝送路においても、区間判定能力の高いＰＣＭ電流差動保護リレーが適用可能であり、その稼働率の向上に期待でき、安定した電力の供給が可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態のＰＣＭ電流差動リレー装置が適用された三相交流送電線の系統構成を示す図である。
【図２】本発明の一実施形態のＰＣＭ電流差動リレー装置の特徴部に係る機能ブロック構成を示す図である。
【図３】ＰＣＭ電流差動リレー装置の処理手順を示すフローチャートである。
【符号の説明】
【００２６】
１１  送電線
１２Ａ，１２Ｂ，１２Ｃ  三相交流電源
１３Ａ，１３Ｂ，１３Ｃ  遮断器
１４Ａ，１４Ｂ，１４Ｃ  電圧変成器
１５Ａ，１５Ｂ，１５Ｃ  電流変成器
１６Ａ，１６Ｂ，１６Ｃ  ＰＣＭ電流差動リレー装置
１７，１８，１９  信号伝送路
【図１】
2006246680.tif 000003
【図２】
2006246680.tif 000004
【図３】
2006246680.tif 000005