(57)【要約】【課題】  駆動方法又は画素数の異なる各種表示装置について、開発期間の短縮及び製造コストの低減をすることができる表示装置の駆動方法および表示駆動装置を提供する。【解決手段】  表示装置３３を駆動する表示駆動装置であって、画像信号を処理するデコーダ部１１と、デコーダ部１１の出力を記憶するメモリ部１２と、メモリ部１２の出力に従い表示装置３３の駆動方式に応じた信号を出力する信号出力部２０ａ，２０ｂと、前記信号に従い表示装置３３を駆動する駆動部３１ａ，３１ｂ，３２ａ，３２ｂとを備え、信号出力部２０ａ，２０ｂ及び駆動部３１ａ，３１ｂ，３２ａ，３２ｂは、複数の駆動方式に対応するものであることを特徴とする。【選択図】    図１
2006292855.tif 000002
【特許請求の範囲】
【請求項１】
表示装置を駆動する表示駆動装置であって、
画像信号を処理するデコーダ部と、
前記デコーダ部の出力を記憶するメモリ部と、
前記メモリ部の出力に従い表示装置の駆動方式に応じた信号を出力する信号出力部と、
前記信号に従い表示装置を駆動する駆動部とを備え、
前記信号出力部及び駆動部は、複数の駆動方式に対応するものであることを特徴とする表示駆動装置。
【請求項２】
前記信号出力部は、前記複数の駆動方式として、アナログ駆動方式とデジタル駆動方式とに対応するものであることを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記信号出力部は、前記複数の駆動方式として、順次駆動方式と非順次駆動方式とに対応するものであることを特徴とする請求項１に記載の表示駆動装置。
【請求項４】
前記信号出力部は、前記複数の駆動方式として、時分割階調方式と面積階調方式とに対応するものであることを特徴とする請求項１に記載の表示駆動装置。
【請求項５】
前記信号出力部は、前記複数の駆動方式として、電圧プログラム方式と電流プログラム方式とに対応するものであることを特徴とする請求項１に記載の表示駆動装置。
【請求項６】
前記駆動部は、前記複数の駆動方式として、電圧プログラム方式と電流プログラム方式とに対応するものであることを特徴とする請求項１に記載の表示駆動装置。
【請求項７】
前記信号出力部は、表示装置における表示領域の一部に前記信号を出力する一部表示と、該表示領域の全部に前記信号を出力する全部表示とに対応するものであることを特徴とする請求項１から６のいずれか一項に記載の表示駆動装置。
【請求項８】
前記信号出力部は、画素数が異なる複数の表示装置に対応するものであることを特徴とする請求項１から６のいずれか一項に記載の表示駆動装置。
【請求項９】
前記信号出力部は、相互に同一のハードウェア構成をしている複数枚のサブ基板からなるとともに、表示装置の全表示領域における駆動領域の大きさ又は位置と、表示装置の画素数とのいずれかに対応して、前記サブ基板の枚数が変更されるものであることを特徴とする請求項７又は８に記載の表示駆動装置。
【請求項１０】
前記信号出力部は、書換可能にプログラミングすることができるゲートアレイからなることを特徴とする請求項１から９のいずれか一項に記載の表示駆動装置。
【請求項１１】
画像信号を処理するデコードステップと、
前記デコーダ処理された信号を記憶する記憶ステップと、
前記記憶ステップで記憶された信号に従い表示装置の駆動方式に応じた駆動信号を出力する信号出力ステップと、
前記駆動信号に従い表示装置を駆動する駆動ステップとを有し、
前記信号出力ステップ及び駆動ステップは、複数の駆動方式に対応する処理であることを特徴とする表示装置の駆動方法。
【請求項１２】
前記駆動ステップは、表示駆動装置における一部の基板又はモジュールで実行されるものであって、表示装置の駆動方式に応じて該基板又はモジュールのプログラムを変更して実行されるものであることを特徴とする請求項１１に記載の表示装置の駆動方法。
【請求項１３】
前記駆動ステップは、相互に同一のハードウェア構成をしている複数枚のサブ基板を用いて実行されるものであり、表示装置の画素数に応じて、該サブ基板の枚数を変更して実行されるものであることを特徴とする請求項１１又は１２に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動方法および表示駆動装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置、有機ＥＬ（エレクトロルミネッセンス）表示装置、プラズマ表示装置、ＣＲＴ（Cathode Ray Tube）など各種表示装置が製造されている。また、これらの表示装置は表示画像の高品位化及び大画面化なども図られており、その用途もテレビジョン、携帯電話、デジタルカメラなど各種ある。したがって、近年においては、画素数（画素サイズ）及び駆動方式の異なる各種の表示装置が製造されている。表示装置の駆動方式としては、例えば特許文献１に記載されているものが考えられている。
【特許文献１】特開２００５−１７４２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来においては、新たに設計・開発する表示装置の駆動方法又は画素数が変わるごとに、その表示装置専用の表示駆動装置（駆動回路）を作成する必要があった。また、駆動方式が同一である場合でも、画素数が変わると、新たな表示駆動装置を作成する必要があった。これらの新たな表示駆動装置の設計・製作は、表示装置の開発期間の長期化及び製造コスト増大を招いてしまう。一方、表示装置の製造工程において、各画素が正常であるか等の検査をする必要があり、かかる検査の迅速化及び低コスト化を図ることも重要である。
【０００４】
本発明は、上記事情に鑑みてなされたもので、駆動方法又は画素数の異なる各種表示装置について、開発期間の短縮及び製造コストの低減をすることができる表示装置の駆動方法および表示駆動装置の提供を目的とする。
また、本発明は、駆動方法又は画素数の異なる各種表示装置について、容易に検査することができる表示装置の駆動方法および表示駆動装置の提供を目的とする。
また、本発明は、駆動方法又は画素数の異なる表示装置に対応することができる表示装置の駆動方法および表示駆動装置の提供を目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の表示駆動装置は、表示装置を駆動する表示駆動装置であって、画像信号を処理するデコーダ部と、前記デコーダ部の出力を記憶するメモリ部と、前記メモリ部の出力に従い表示装置の駆動方式に応じた信号を出力する信号出力部と、前記信号に従い表示装置を駆動する駆動部とを備え、前記信号出力部及び駆動部は、複数の駆動方式に対応するものであることを特徴とする。
本発明の表示駆動装置によれば、複数の駆動方式に対応できるので、駆動方式の異なる複数種類の表示装置をそれぞれ駆動することができる。したがって、本発明の表示駆動装置は、例えば、複数種類の表示装置に対して共通の構成要素となることができる。そこで本発明によれば、複数種類の表示装置を低コストで且つ迅速に製造することが可能となる。また、本発明の表示駆動装置は、例えば、複数種類の表示装置を設計・開発するときにおけるその複数種類の表示装置の表示検査に用いることもできる。これにより、更に、複数種類の表示装置を低コストで且つ迅速に製造することが可能となる。
【０００６】
また、本発明の表示駆動装置は、前記信号出力部が前記複数の駆動方式としてアナログ駆動方式とデジタル駆動方式とに対応するものであることが好ましい。
本発明によれば、アナログ駆動方式の表示装置とデジタル駆動方式の表示装置とのいずれに対しても、構成要素となり得る表示駆動装置を提供することができる。また、アナログ駆動方式の表示装置とデジタル駆動方式の表示装置とのいずれに対しても、表示検査することができる表示駆動装置を提供することができる。
【０００７】
また、本発明の表示駆動装置は、前記信号出力部が前記複数の駆動方式として順次駆動方式と非順次駆動方式とに対応するものであることが好ましい。
本発明によれば、順次駆動方式の表示装置と非順次駆動方式の表示装置とのいずれに対しても、構成要素となり得る表示駆動装置を提供することができる。また、順次駆動方式の表示装置と非順次駆動方式の表示装置とのいずれに対しても、表示検査することができる表示駆動装置を提供することができる。
【０００８】
また、本発明の表示駆動装置は、前記信号出力部が前記複数の駆動方式として時分割階調方式と面積階調方式とに対応するものであることが好ましい。
本発明によれば、時分割階調方式の表示装置と面積階調方式の表示装置とのいずれに対しても、構成要素となり得る表示駆動装置を提供することができる。また、時分割階調方式の表示装置と面積階調方式の表示装置とのいずれに対しても、表示検査することができる表示駆動装置を提供することができる。
【０００９】
また、本発明の表示駆動装置は、前記信号出力部が前記複数の駆動方式として電圧プログラム方式と電流プログラム方式とに対応するものであることが好ましい。
本発明によれば、電圧プログラム方式の表示装置と電流プログラム方式の表示装置とのいずれに対しても、構成要素となり得る表示駆動装置を提供することができる。また、電圧プログラム方式の表示装置と電流プログラム方式の表示装置とのいずれに対しても、表示検査することができる表示駆動装置を提供することができる。
【００１０】
また、本発明の表示駆動装置は、前記駆動部が前記複数の駆動方式として電圧プログラム方式と電流プログラム方式とに対応するものであることが好ましい。
本発明によれば、電圧プログラム方式の表示装置と電流プログラム方式の表示装置とのいずれに対しても、構成要素となり得る表示駆動装置を提供することができる。また、電圧プログラム方式の表示装置と電流プログラム方式の表示装置とのいずれに対しても、表示検査することができる表示駆動装置を提供することができる。
【００１１】
また、本発明の表示駆動装置は、前記信号出力部が、表示装置における表示領域の一部に前記信号を出力する一部表示と、該表示領域の全部に前記信号を出力する全部表示とに対応するものであることが好ましい。
本発明によれば、例えば、１台の表示駆動装置によって、表示装置における表示領域の一部を駆動表示させてその一部を検査でき、また、表示領域の全部を駆動表示させてその全部を検査することもできる。そこで、本発明によれば、表示装置についての製造コスト削減を図ることができる。
【００１２】
また、本発明の表示駆動装置は、前記信号出力部が画素数の異なる複数の表示装置に対応するものであることが好ましい。
本発明によれば、例えば、表示装置を設計変更して画素数を増加させる場合でも、表示駆動装置を設計変更する必要がない。そこで、本発明によれば、表示装置についての開発期間の短縮及び製造コスト削減を図ることができる。
【００１３】
また、本発明の表示駆動装置は、前記信号出力部が、相互に同一のハードウェア構成をしている複数枚のサブ基板からなるとともに、表示装置の全表示領域における駆動領域の大きさ又は位置と、表示装置の画素数とのいずれかに対応して、前記サブ基板の枚数が変更されるものであることが好ましい。
本発明によれば、例えば、サブ基板の枚数の増減又はサブ基板の取り替えなどすることで、表示装置の全表示領域における所望部分の領域についてのみ表示させることができる。そこで、本発明の表示駆動装置を用いて、表示装置の表示検査などを効果的に且つ迅速に行うことができ、表示装置についての開発期間の短縮及び製造コスト削減などを図ることができる。
【００１４】
また、本発明の表示駆動装置は、前記信号出力部が書換可能にプログラミングすることができるゲートアレイ（ＦＰＧＡ）からなることが好ましい。
本発明によれば、ＦＰＧＡ（Field Programmable Gate Array）によって信号出力部を構成することができる。したがって、ＦＰＧＡの中身であるプログラムを変更することのみで、ハードウェア構成を全く変更せずに、複数の駆動方式に対応した信号出力部となることができる。そこで、表示装置についての開発期間の短縮及びコスト削減についての効果を、いっそう高めることができる。ここで、ＦＰＧＡの代わりに書換可能な（Erasable Programmable Read Only Memory）などを用いることも可能であるが、所望動作速度の維持、設計の容易さ、ハードウエア変更の不要化などの点で、ＦＰＧＡを用いることが好ましい。すなわち、一般に、あらかじめＦＰＧＡ内部に用意されている種々の論理ゲート、論理関数、マクロなレジスタや論理ブロックなどを用いて所望回路を実現する方が、ＥＰＲＯＭにおいて全てプログラムで所望回路動作を実現することより、容易である。
【００１５】
上記目的を達成するために、本発明の表示装置の駆動方法は、画像信号を処理するデコードステップと、前記デコーダ処理された信号を記憶する記憶ステップと、前記記憶ステップで記憶された信号に従い表示装置の駆動方式に応じた駆動信号を出力する信号出力ステップと、前記駆動信号に従い表示装置を駆動する駆動ステップとを有し、前記信号出力ステップ及び駆動ステップは、複数の駆動方式に対応する処理であることを特徴とする。
本発明の表示装置の駆動方法によれば、複数の駆動方式に対応できるので、駆動方式の異なる複数種類の表示装置をそれぞれ駆動することができる。したがって、本発明の表示装置の駆動方法は、例えば、複数種類の表示装置に対して共通に適用することができる。そこで、本発明によれば、複数種類の表示装置を低コストで且つ迅速に製造することが可能となる。また、本発明の表示装置の駆動方法は、例えば、複数種類の表示装置を設計・開発するときにおけるその複数種類の表示装置の表示検査に用いることもできる。これにより、更に、複数種類の表示装置を低コストで且つ迅速に製造することが可能となる。
【００１６】
また、本発明の表示装置の駆動方法は、前記駆動ステップが、表示駆動装置における一部の基板又はモジュールで実行されるものであって、表示装置の駆動方式に応じて該基板又はモジュールのプログラムを変更して実行されるものであることが好ましい。
本発明によれば、ハードウェア構成を全く変更せずに、プログラムを変更することのみで、駆動方式の異なる複数種類の表示装置を駆動することができる。そこで、表示装置についての開発期間の短縮及びコスト削減などの効果をいっそう高めることができる。
【００１７】
また、本発明の表示装置の駆動方法は、前記駆動ステップが、相互に同一のハードウェア構成をしている複数枚のサブ基板を用いて実行されるものであり、表示装置の画素数に応じて、該サブ基板の枚数を変更して実行されるものであることが好ましい。
本発明によれば、ハードウェア構成を全く変更せずに、プログラムを変更することのみで、画素数の異なる複数種類の表示装置を駆動することができる。そこで、表示装置についての開発期間の短縮及びコスト削減などの効果をいっそう高めることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態に係る表示装置の駆動方法および表示駆動装置について、図面を参照して説明する。
【００１９】
（第１実施形態）
図１は、本発明の第１実施形態に係る表示駆動装置の一例を示すブロック図である。本実施形態の表示駆動装置は、第１基板１０と、第２基板２０と、第３基板３０とで構成されている。本表示駆動装置は、表示装置を駆動するものである。本実施形態では第３基板３０に表示装置３３を搭載しているが、表示装置３３を他の基板などに搭載して本表示駆動装置の構成要素ではないものとしてもよい。
【００２０】
第１基板１０は、画像信号を処理するデコーダ部１１と、デコーダ部１１の出力を記憶するメモリ部１２とを有して構成されている。ここで、デコーダ部１１で処理される画像信号は映像ソース１から出力される。その画像信号としては、例えばビデオ信号、ＲＧＢ信号、ＨＳ信号、ＶＳ信号、ＣＳ信号などが挙げられる。そして、デコーダ部１１は、画像信号からデジタルのデータ信号とそのデータ信号に同期した同期信号とを生成するものである。
【００２１】
メモリ部１２は、いわゆるフレームバッファとして構成することができる。すなわち、メモリ部１２は、デコーダ部１１から出力されたデータ信号を記憶することができる。そして、メモリ部１２は、例えばデータ領域として１フレームを単位として２フレーム分持っており、それぞれのフレームの読み書きを独立して行うことができるものとする。
【００２２】
このような構成例の第１基板１０は、表示装置３３の駆動方法又は画素数（画素サイズ）が変更されても、回路構成を変更する必要がない機能ブロックを集めたものである。換言すれば、表示装置３３をアナログ駆動方式のものからデジタル駆動方式のものに変更しても、第１基板１０はそのままの状態で表示駆動装置の構成要素となり得る。また、表示装置３３が画素数（２１６×３８４）のものから画素数（１０８０×１９２０）のものに変更されても、第１基板１０はそのままの状態で表示駆動装置の構成要素となり得る。
【００２３】
第２基板２０は、信号出力部２０ａ，２０ｂを有して構成されている。信号出力部２０ａ，２０ｂは、デコーダ部１１及びメモリ部１２の出力に従い表示装置３３の駆動方式に応じた信号を出力するものである。すなわち、信号出力部２０ａ，２０ｂは、メモリ部１２に対してのデータ信号の書き込み機能と、メモリ部１２から、走査線の選択方法に沿ってデータを読み出し機能と、その読み出したデータを第３基板３０の駆動部３１ａ，３１ｂ，３２ａ，３２ｂにセットする機能などを有する。また、第２基板２０は、１つ以上の信号出力部２０ａ，２０ｂからなり、各信号出力部２０ａ，２０ｂのハードウエア構成は同一のものとしている。
【００２４】
そして、信号出力部２０ａ，２０ｂは、複数の駆動方式に対応するものである。ここで、駆動方式とは、発光素子を用いた表示装置に多階調の画像を表示するときの画素への信号の入力方法である。そして、複数の駆動方式としては、アナログ駆動方式、デジタル駆動方式、順次駆動方式、非順次駆動方式、時分割階調方式、面積階調方式、電圧プログラム方式、電流プログラム方式などが挙げられる。
【００２５】
アナログ駆動方式（アナログ階調方式）とは、デジタル駆動方式（デジタル階調方式）に対応するものである。アナログ駆動方式とデジタル駆動方式との相違点は、発光素子の発光、非発光のそれぞれの状態において該発光素子を制御する方法にある。アナログ駆動方式は、発光素子について流れる電流又は電圧を制御して階調を得るという方式である。
【００２６】
また、アナログ駆動方式には電圧プログラム方式（電圧指定型）と電流プログラム方式（電流指定型）とがある。電圧プログラム方式は、例えば、各ピクセル回路（各画素回路）のコンデンサの端子電圧を電圧信号により設定する。電流プログラム方式は、前記コンデンサの端子電圧を電流信号により設定する。
【００２７】
一方、デジタル駆動方式は、発光素子がオン状態（輝度がほぼ１００％である状態）と、オフ状態（輝度がほぼ０％である状態）の２つの状態のみによって駆動するという方式である。しかし、デジタル駆動方式は、このままでは２階調しか表示できないため、他の方式、例えば時分割階調方式又は面積階調方式と組み合わせて多階調の画像を表示する駆動方法が提案されている。例えば時分割階調表示とは、１フレームをいくつかのサブフレームに分け、それぞれの発光時間に重みをつけ、その選択によって階調表示を行うものである。また面積階調方式とは、画素内にサブ画素を設け、その発光面積に重みを付けて、その選択により階調表示を行う方法である。
【００２８】
順次駆動方式及び非順次駆動方式は、走査線などの選択方法である。順次駆動方式は、例えば、表示領域の上端の走査線を選択駆動し、次いでその下の走査線を選択駆動し、次いでその下の走査線を選択駆動し、これを順次繰り返す方式である。非順次駆動方式は、例えば、ランダムにある走査線を選択して選択駆動することを繰り返すものであるが、一定期間でみると全ての走査線が均等の割合で選択駆動される方式である。信号出力部２０ａ，２０ｂの構成及び動作については、後で詳細に説明する。
【００２９】
第３基板３０は、駆動部３１ａ，３１ｂ，３２ａ，３２ｂと、表示装置３３とを有して構成されている。駆動部３１ａ，３１ｂ，３２ａ，３２ｂは、信号出力部２０ａ，２０ｂが出力した信号に従い表示装置３３を駆動するいわゆるドライバである。また、駆動部３１ａ，３１ｂ，３２ａ，３２ｂは、複数の駆動方式に対応するものである。例えば、駆動部３１ａ，３１ｂ，３２ａ，３２ｂは、Ｄ／Ａコンバータの機能を有する。そして、駆動部３１ａ，３１ｂ，３２ａ，３２ｂは、表示装置３３の画素の駆動方法に応じて、電圧プログラム駆動方式又は電流プログラム駆動方式の切り替えが可能なものである。また、駆動部３１ａ，３１ｂ，３２ａ，３２ｂは、デジタル駆動方式とアナログ駆動方式にも対応する機能を有する。換言すれば、表示装置３３がデジタル駆動方式である場合、駆動部３１ａ，３１ｂ，３２ａ，３２ｂはデジタル駆動方式のドライバとして機能し、表示装置３３がアナログ駆動方式である場合、駆動部３１ａ，３１ｂ，３２ａ，３２ｂはアナログ駆動方式のドライバとして機能する。
【００３０】
表示装置３３は、例えば、碁盤の目のように配置されたデータ線及び走査線と、データ線と走査線とで区切られた領域にそれぞれ配置された画素と、画素の明暗などをデータ線及び走査線の信号に応じて制御するトランジスタなどの駆動素子とで構成されるものである。表示装置３３としては、液晶表示装置、有機ＥＬ（エレクトロルミネッセンス）表示装置、プラズマ表示装置、ＣＲＴ（Cathode Ray Tube）など各種表示装置が適用できる。
【００３１】
これらにより、本実施形態の表示駆動装置は、信号出力部２０ａ，２０ｂ及び駆動部３１ａ，３１ｂ，３２ａ，３２ｂが複数の駆動方式に対応できるので、駆動方式の異なる複数種類の表示装置３３を駆動することができる。したがって、本表示駆動装置は、例えば、複数種類の表示装置３３に対して共通の構成要素となることができる。そこで、複数種類の表示装置３３を低コストで且つ迅速に製造することできる。また、本表示駆動装置は、例えば、複数種類の表示装置を設計・開発するときにおけるその複数種類の表示装置の表示検査に用いることもできる。
【００３２】
また、本実施形態の表示駆動装置において、信号出力部２０ａ，２０ｂは１つ以上の信号出力部２０ａ，２０ｂからなり、図１では２つの信号出力部２０ａ，２０ｂを示している。信号出力部２０ａは、駆動部３１ａ，３２ａに対して信号を出力し、表示装置３３における表示領域の一部３３Ａについての表示を駆動制御することができる。信号出力部２０ｂは、駆動部３１ｂ，３２ｂに対して信号を出力し、表示装置３３における表示領域の一部３３Ｂについての表示を駆動制御することができる。そこで、本表示駆動装置を用いることにより、表示装置３３における表示領域の一部を駆動表示させてその一部を検査でき、また、表示領域の全部を駆動表示させてその全部を検査することもできる。そこで、本表示駆動装置によれば、表示装置３３についての製造コストを削減することもできる。
【００３３】
図２及び図３は、図１に示す表示駆動装置についての各種の使用形態例を示すブロック図である。図２及び図３において、図１の構成要素と同一のものについては同一符号を付けている。
【００３４】
図２に示す使用形態では、第２基板２０に１つの信号出力部２０ａを搭載させている。その他の構成は、図１に示す表示駆動装置の構成と同一とすることができる。ただし、第３基板３０Ａに搭載されている表示装置３３ａは、図１の表示装置３３に比べて画素数（画素サイズ）の小さいもの（例えば画素数（２１６×３８４））とする。信号出力部２０ａは、駆動部３１ａ，３２ａに対して信号を出力して、表示装置３３ａを駆動制御することができる。
【００３５】
図３に示す使用形態では、第２基板２０に２つの信号出力部２０ａ，２０ｂを搭載させている。その他の構成は、図１に示す表示駆動装置の構成と同一とすることができる。ただし、第３基板３０Ｂに搭載されている表示装置３３ｂは、図２の表示装置３３に比べて画素数の大きいもの（例えば画素数（４３２×７６８））とする。信号出力部２０ａは駆動部３１ａ，３２ａに対して信号を出力し、信号出力部２０ｂは駆動部３１ｂ，３２ｂに対して信号を出力して、表示装置３３ｂを駆動制御することができる。
【００３６】
また、図２及び図３に示すように第２基板２０に搭載する信号出力部２０ａ，２０ｂの数を増減するかわりに、図１に示すように予め第２基板２０に複数の信号出力部２０ａ，２０ｂ搭載して表示装置３３の画素数に応じて、活性状態となる信号出力部２０ａ，２０ｂの数などを切り替えることとしてもよい。
【００３７】
これらにより、本実施形態の表示駆動装置によれば、信号出力部２０ａ，２０ｂが画素数の異なる複数の表示装置３０，３３ａ，３３ｂに対応することができる。したがって、本表示駆動装置は、表示装置３０を設計変更して画素数を増減させる場合でも、表示駆動装置を設計変更する必要がない。そこで、本表示駆動装置は、表示装置３０，３３ａ，３３ｂについて開発期間を短縮でき、製造コストを削減することができる。
【００３８】
（第２実施形態）
図４は、本発明の第２実施形態に係る表示駆動装置の一例を示す模式斜視図である。図４において図１の構成要素と同一のものには同一符号を付けている。本実施形態の表示駆動装置と第１実施形態の表示駆動装置との相違点は、まず、第１基板２０において、複数枚のサブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅが重ねて搭載されている点である。
【００３９】
各サブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅは、それぞれ信号出力部２０ａに相当するものであり、相互に同一のハードウェア構成をしている。各サブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅは、それぞれコネクタ２１と、ＦＰＧＡ２２とを有して構成されている。そして、各サブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅは、上下のサブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅに対してコネクタ２１を介して電気的及び機械的に接続されている。
【００４０】
サブ基板２０Ａの１枚の場合は、駆動部３１ａ，３２ａに対して信号を出力し、表示装置３３における表示領域ａ１についての表示を駆動制御することができる。サブ基板Ａの上にサブ基板２０Ｂを搭載した場合は、駆動部３１ａ，３２ａ，３１ｂ，３２ｂに対して信号を出力し、表示装置３３における表示領域ａ１，ｂ１，ｂ２，ｂ３についての表示を駆動制御することができる。さらにサブ基板Ｂの上にサブ基板２０Ｃを搭載した場合は、駆動部３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃに対して信号を出力し、表示装置３３における表示領域ａ１，ｂ１，ｂ２，ｂ３，ｃ１，ｃ２，ｃ３，ｃ４，ｃ５についての表示を駆動制御することができる。さらにサブ基板Ｃの上にサブ基板２０Ｄを搭載した場合は、駆動部３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃ，３１ｄ，３２ｄに対して信号を出力し、表示装置３３における表示領域ａ１，ｂ１，ｂ２，ｂ３，ｃ１，ｃ２，ｃ３，ｃ４，ｃ５，ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６，ｄ７についての表示を駆動制御することができる。さらにサブ基板Ｄの上にサブ基板２０Ｅを搭載した場合は、駆動部３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃ，３１ｄ，３２ｄ，３１ｅ，３２ｅに対して信号を出力し、表示装置３３における表示領域ａ１，ｂ１，ｂ２，ｂ３，ｃ１，ｃ２，ｃ３，ｃ４，ｃ５，ｄ１，ｄ２，ｄ３，ｄ４，ｄ５，ｄ６，ｄ７，ｅ１，ｅ２，ｅ３，ｅ４，ｅ５，ｅ６，ｅ７，ｅ８，ｅ９についての表示を駆動制御することができる。
【００４１】
これらにより、本実施形態によれば、第２基板２０に搭載するサブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅの数を可変することにより、表示装置３０の全表示領域における所望の駆動領域について駆動することができる。また、第２基板２０に搭載するサブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅの数を可変することにより、各種の画素数の表示装置３０に対応することができる。また、第２基板２０上に予め複数のサブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅを搭載しておき、そのサブ基板２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅの中から活性状態とするものをスイッチ又はジャンパ線などで選択することにより、上記効果を発揮させることとしてもよい。
【００４２】
したがって、本実施形態によれば、各種の表示装置３０の構成要素を共通化できることのみならず、各種の表示装置３０の表示検査などを効果的に且つ迅速に行うことができ、表示装置３０についての開発期間の短縮及び製造コスト削減などを図ることができる。
【００４３】
（信号出力部の具体例）
図５は上記実施形態で用いられる信号出力部２０ａの具体例を示すブロック図である。本信号出力部２０ａは、２つのＦＰＧＡ２０１，２０２で構成されている。
【００４４】
ＦＰＧＡ２０１は、デコーダ部１１から出力されたデータ信号及び同期信号を入力してメモリ部１２の所定アドレスに対してデータ信号を書き込む機能を有する。ＦＰＧＡ２０２は、デコーダ部１１から出力された同期信号を入力して、メモリ部１２の所定アドレスのデータ信号を読み出す機能を有する。また、ＦＰＧＡ２０２は、読み出したデータ信号を駆動部３１ａ，３２ａにセットする機能も有する。
【００４５】
そして、ＦＰＧＡ２０１は、データラッチ部２１、データ書き込み用タイミングジェネレータ部２２及びデータ書き込み用カウンタ部２３を有して構成されている。データラッチ部２１は、データ信号を一時的に記憶するものであり、データ信号の書き込み又は読み出しのタイミングを取る機能を有する。
【００４６】
データ書き込み用タイミングジェネレータ部２２は、同期信号を基に、データ書き込み信号、データ書き込み用カウンタ部２３のタイミング信号を生成する機能を有する。そして、データ書き込み用タイミングジェネレータ部２２は、メモリ部１２に対しの書き込み信号、データ書き込み用カウンタ部２３に対してのクロック信号、及びデータラッチ部２１に対してのクロック信号の生成を行う。
【００４７】
データ書き込み用カウンタ部２３は、メモリ部１２に対しての書き込みアドレス信号を生成する機能を有している。データ書き込み用カウンタ部２３は、映像ソース１から出力されたデータ信号をメモリ部１２の所定アドレスに順序良く書き込むためのブロックである。
【００４８】
ＦＰＧＡ２０２は、データ読み出し用タイミングジェネレータ部２４、データ読み出し用カウンタ部２５、走査線コントロール部２６及びデータラッチ部２７を有して構成されている。データ読み出し用タイミングジェネレータ部２４は、同期信号を基に、データ読み出し信号、データ読み出し用カウンタ部２５のタイミング信号を生成する機能を有する。そして、データ読み出し用タイミングジェネレータ部２４は、メモリ部１２に対しての読み出し信号、データ読み出し用カウンタ部２５に対してのクロック信号、データラッチ部２７に対してのクロック信号、及び走査線コントロール部２６に対してのクロック信号の生成を行う。
【００４９】
データ読み出し用カウンタ部２５は、メモリ部１２に対しての読み出しアドレス信号を生成する機能を有している。データ読み出し用カウンタ部２５における読み出しアドレス信号の生成は、順次選択方式又は非順次選択方式の違いにより異なる。
【００５０】
走査線コントロール部２６は、走査線信号を生成して駆動部３１ａに書き込む機能を有する。走査線コントロール部２６における走査線信号の生成は、順次選択方式と非順次選択方式とで異なる。ここで、順次選択方式の場合はカウンタ回路で構成する。非順次選択方式の場合は、演算回路又はＲＯＭ化で対応する。データラッチ部２７は、メモリ部１２から読み出されたデータ信号を一時的に記憶するものであり、駆動部３２ａに対してのデータ信号の書き込みのタイミングを取る機能を有する。
【００５１】
これらにより、本信号出力部２０ａは、簡便に、書換可能にプログラミングすることができるＦＰＧＡ２０１，２０２で構成しているので、ＦＰＧＡ２０１，２０２の中身であるプログラムを変更することのみで、ハードウェア構成を全く変更せずに、複数の駆動方式に対応した信号出力部となることができる。そこで、信号出力部２０ａは、表示装置についての開発期間の短縮及びコスト削減についての効果をいっそう高めることができる。すなわち、一般に、あらかじめＦＰＧＡ内部に用意されている種々の論理ゲート、論理関数、マクロなレジスタや論理ブロックなどを用いて、所望の表示駆動装置（信号出力部）を簡易且つ迅速に実現することができる。
【００５２】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な回路構成などはほんの一例に過ぎず、適宜変更が可能である。
【００５３】
例えば、上記実施形態で挙げた駆動方式は、本発明で適用される駆動方式の一例であり本発明は他の各種駆動方式に適用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１実施形態に係る表示駆動装置の一例を示すブロック図である。
【図２】同上の表示駆動装置の使用形態例を示すブロック図である。
【図３】同上の表示駆動装置の使用形態例を示すブロック図である。
【図４】本発明の第２実施形態に係る表示駆動装置の一例を示す模式斜視図である。
【図５】信号出力部の具体例を示すブロック図である。
【符号の説明】
【００５５】
１…映像ソース、１０…第１基板、１１…デコーダ部、１２…メモリ部、２０…第２基板、２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ…サブ基板、２０ａ，２０ｂ…信号出力部、２１…コネクタ、２２…ＦＰＧＡ、３０…第３基板、３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，３２ａ，３２ｂ，３２ｃ，３２ｄ，３２ｅ…駆動部、３３，３３ａ，３３ｂ…表示装置、２０１，２０２…ＦＰＧＡ
【図１】
2006292855.tif 000003
【図２】
2006292855.tif 000004
【図３】
2006292855.tif 000005
【図４】
2006292855.tif 000006
【図５】
2006292855.tif 000007