(57)【要約】【課題】  差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置、光ピックアップ装置および光ディスク装置を提供すること。【解決手段】抵抗素子ＲＡの一端はＶｃｃ電源電圧端子ピン４１へ接続され、また抵抗素子ＲＡの他端は抵抗素子ＲＢの一端とバッファ回路６１の入力へ接続されている。抵抗素子ＲＢの他端はＧＮＤグランド端子ピン４３へ接続されている。バッファ回路６１の出力は抵抗素子ＲＣの一端へ接続され、抵抗素子ＲＣの他端はＶｃ外部入力端子ピン４２と抵抗素子ＲＤの一端へ接続されている。抵抗素子ＲＤの他端はバッファ回路６２の入力へ接続され、バッファ回路６２から内部基準電圧Ｖｏｕｔが出力される。Ｖｃ外部入力端子ピン４２から外部入力Ｖｃが供給されると、内部基準電圧Ｖｏｕｔは外部入力Ｖｃに同期し、電源電圧Ｖｃｃの変動による内部基準電圧Ｖｏｕｔへの影響を排除できる。【選択図】      図２
2006179063.tif 000002
【特許請求の範囲】
【請求項１】
内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置であって、
前記基準電圧部回路は、
前記内部基準電圧を出力する出力バッファ回路と、
前記電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、
前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、
前記出力バッファ回路と前記第１のバッファ回路との間に構成され、前記外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路と、
を備えたことを特徴とするレーザパワーモニタ用半導体装置。
【請求項２】
前記外部入力は、外部分圧回路により他系統の電源電圧を分圧した外部分圧電圧であり、前記同期回路は前記外部分圧電圧に同期した内部基準電圧を前記出力バッファ回路から出力させることを特徴とする請求項1記載のレーザパワーモニタ用半導体装置。
【請求項３】
前記同期回路は、前記第１のバッファ回路の出力と前記出力バッファ回路の入力との間に接続された第1の抵抗素子と第２の抵抗素子の直列回路であり、前記第1の抵抗素子と前記第２の抵抗素子との間の接続点が前記外部入力端子ピンと接続されていることを特徴とする請求項1記載のレーザパワーモニタ用半導体装置。
【請求項４】
前記同期回路は、前記外部入力端子ピンと接地電位との間に第３の抵抗素子が接続されると、前記第１のバッファ回路の出力を、前記第1の抵抗素子と前記第３の抵抗素子の直列回路により構成される分圧回路により分圧し、その分圧電圧を前記内部基準電圧として前記出力バッファ回路から出力させることを特徴とする請求項３記載のレーザパワーモニタ用半導体装置。
【請求項５】
内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、接地電位を与えるためのグランド端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置であって、
前記基準電圧部回路は、
前記内部基準電圧を出力する出力バッファ回路と、
前記出力バッファ回路の入力に設けられた保護抵抗素子と、
前記電源電圧端子ピンと前記グランド端子ピンと前記外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された前記電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路と、
を備えたことを特徴とするレーザパワーモニタ用半導体装置。
【請求項６】
前記同期回路は、前記電源電圧端子ピンと前記グランド端子ピンとの間に直列接続された第４の抵抗素子と第５の抵抗素子とを備え、前記第４の抵抗素子と前記第５の抵抗素子との接続点が前記外部入力端子ピンと前記保護抵抗素子とへ接続されていることを特徴とする請求項５記載のレーザパワーモニタ用半導体装置。
【請求項７】
前記外部入力は、外部分圧回路により他系統の電源電圧を分圧した外部分圧電圧であり、前記同期回路は前記外部分圧電圧に同期した内部基準電圧を前記保護抵抗素子を介して前記出力バッファ回路から出力させることを特徴とする請求項６記載のレーザパワーモニタ用半導体装置。
【請求項８】
前記同期回路は、前記外部入力端子ピンと接地電位との間に第６の抵抗素子が接続されると、前記電源電圧端子ピンへ供給された前記電源電圧を、前記第４の抵抗素子と前記第５の抵抗素子と前記第６の抵抗素子の各抵抗値で決まる分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させることを特徴とする請求項６記載のレーザパワーモニタ用半導体装置。
【請求項９】
内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ピックアップ装置であって、
前記レーザパワーモニタ用半導体装置の基準電圧部回路は、
前記内部基準電圧を出力する出力バッファ回路と、
前記電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、
前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、
前記出力バッファ回路と前記第１のバッファ回路との間に構成され、前記外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路と、
を備えたことを特徴とする光ピックアップ装置。
【請求項１０】
内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ピックアップ装置であって、
前記レーザパワーモニタ用半導体装置の基準電圧部回路は、
前記内部基準電圧を出力する出力バッファ回路と、
前記出力バッファ回路の入力に設けられた保護抵抗素子と、
前記電源電圧端子ピンと前記グランド端子ピンと前記外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された前記電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路と、
を備えたことを特徴とする光ピックアップ装置。
【請求項１１】
内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ディスク装置であって、
前記レーザパワーモニタ用半導体装置の基準電圧部回路は、
前記内部基準電圧を出力する出力バッファ回路と、
前記電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、
前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、
前記出力バッファ回路と前記第１のバッファ回路との間に構成され、前記外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路と、
を備えたことを特徴とする光ディスク装置。
【請求項１２】
内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ディスク装置であって、
前記レーザパワーモニタ用半導体装置の基準電圧部回路は、
前記内部基準電圧を出力する出力バッファ回路と、
前記出力バッファ回路の入力に設けられた保護抵抗素子と、
前記電源電圧端子ピンと前記グランド端子ピンと前記外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された前記電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路と、
を備えたことを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置に関する。
【背景技術】
【０００２】
従来の光ディスク装置は、光学素子を用いた光ピックアップ装置により光記録媒体の記録・再生を行なっている。この光学素子として、記録または再生用の光ビームを出射する発光素子、信号検出用受光素子、前記発光素子の光ビーム出力をモニタするモニタ用受光素子が前記光ピックアップ装置には備えられている。そして、前記発光素子から出射される光ビームは、この発光素子の近傍に配置された前記モニタ用受光素子により受光され、このモニタ用受光素子から出力される電気信号を利用して前記発光素子の駆動電流を制御することにより、温度が変動しても前記発光素子の光ビーム出力が変化しないように構成されている。このため、前記モニタ用受光素子が前記発光素子からの光ビームを受光したときに流れる電流を出力端子からモニタ出力として取り出し、前記発光素子のビーム出力を制御するビーム出力制御部へ供給するように構成されている（特許文献１）。
なお、前記発光素子の光ビーム出力をモニタする前記モニタ用受光素子を含む光ビーム出力モニタ回路はレーザパワーモニタ用半導体装置（以下、Ｆ−ＰＤＩＣ“Ｆｒｏｎｔ  Ｐｈｏｔｏ  Ｄｉｏｄｅ  ＩＣ”という）としてＩＣ化されている。
図１０は、このＦ−ＰＤＩＣ１００のピン配置構成を示す概要図であり、Ｖｃｃ電源電圧端子ピン１０１、Ｖｃ外部入力端子ピン１０２およびＧＮＤグランド端子ピン１０３と、このＦ−ＰＤＩＣ１００の前記光ビーム出力モニタ回路のモニタ出力が差動出力として取り出されるＦＰＤ＋出力端子ピン１１１およびＦＰＤ−出力端子ピン１１２を備えている。
【０００３】
また、Ｆ−ＰＤＩＣ１００には、前記光ビーム出力モニタ回路への内部基準電圧を生成するための基準電圧部回路１２１が構成されている。図１１はこの基準電圧部回路１２１の構成を示す回路図である。この基準電圧部回路１２１は、抵抗Ｒｉｎ、Ｒ１、Ｒ２とバッファ回路１３１とを備えている。そして、抵抗Ｒｉｎは一端がＶｃ外部入力端子ピン１０２へ接続され、抵抗Ｒ１は一端がＶｃｃ電源電圧端子ピン１０１へ接続され、抵抗Ｒ２は一端がＧＮＤグランド端子ピン１０３へ接続されている。また、抵抗Ｒｉｎ、Ｒ１、Ｒ２の各他端は共通接続されてバッファ回路１３１の入力へ接続されている。そして、バッファ回路１３１からはＦ−ＰＤＩＣの内部基準電圧Ｖｏｕｔが出力される構成である。バッファ回路１３１は、一例としてエミッタフォロワのトランジスタ回路で構成され、入力インピーダンスが大きく、また出力インピーダンスの小さい周知の回路構成を有している。なお、図１１に示す基準電圧部回路１２１による内部基準電圧Ｖｏｕｔは、（Ｒ２・Ｒｉｎ・Ｖｃｃ＋Ｒ１・Ｒ２・Ｖｃ）／（Ｒ２・Ｒ１＋Ｒ１・Ｒ２＋Ｒｉｎ・Ｒ１）により示される。
【特許文献１】特開２００３−２５７０７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
かかる従来のＦ−ＰＤＩＣにおいては、Ｖｃ外部入力端子ピン１０２から外部入力Ｖｃを入力することが可能であり、この外部入力Ｖｃが無入力状態のときの内部基準電圧Ｖｏｕｔのレベルを変更することが可能であるが、Ｖｃｃ電源電圧端子ピン１０１へ供給される電源電圧Ｖｃｃに内部基準電圧Ｖｏｕｔが依存することになるため、電源電圧Ｖｃｃが変動すると内部基準電圧Ｖｏｕｔも変動し、Ｆ−ＰＤＩＣ１００の前記光ビーム出力モニタ回路へ供給される内部基準電圧が変化し、ＦＰＤ＋出力端子ピン１１１およびＦＰＤ−出力端子ピン１１２から出力されるモニタ出力にオフセットとして現われるなど悪影響を与える結果となる。このため、ＦＰＤ＋出力端子ピン１１１またはＦＰＤ−出力端子ピン１１２のいずれか一方からの出力を利用する使用形態であるシングルエンドによる使用はできないという課題があった。
【０００５】
本発明は、このような事情に鑑みてなされたものであり、差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明にかかるレーザパワーモニタ用半導体装置は、内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置であって、前記基準電圧部回路は、
前記内部基準電圧を出力する出力バッファ回路と、前記電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、前記出力バッファ回路と前記第１のバッファ回路との間に構成され、前記外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えたことを特徴とする。
【０００７】
また、上述の目的を達成するため、本発明にかかる光ピックアップ装置は、内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ピックアップ装置であって、前記レーザパワーモニタ用半導体装置の基準電圧部回路は、前記内部基準電圧を出力する出力バッファ回路と、前記電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、前記出力バッファ回路と前記第１のバッファ回路との間に構成され、前記外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えたことを特徴とする。
【０００８】
また、上述の目的を達成するため、本発明にかかる光ディスク装置は、内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ディスク装置であって、前記レーザパワーモニタ用半導体装置の基準電圧部回路は、前記内部基準電圧を出力する出力バッファ回路と、前記電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、前記出力バッファ回路と前記第１のバッファ回路との間に構成され、前記外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えたことを特徴とする。
【０００９】
上述の目的を達成するため、本発明にかかるレーザパワーモニタ用半導体装置は、内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、接地電位を与えるためのグランド端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置であって、前記基準電圧部回路は、前記内部基準電圧を出力する出力バッファ回路と、前記出力バッファ回路の入力に設けられた保護抵抗素子と、前記電源電圧端子ピンと前記グランド端子ピンと前記外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された前記電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えたことを特徴とする。
【００１０】
また、上述の目的を達成するため、本発明にかかる光ピックアップ装置は、内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ピックアップ装置であって、前記レーザパワーモニタ用半導体装置の基準電圧部回路は、前記内部基準電圧を出力する出力バッファ回路と、前記出力バッファ回路の入力に設けられた保護抵抗素子と、前記電源電圧端子ピンと前記グランド端子ピンと前記外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された前記電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えたことを特徴とする。
【００１１】
また、上述の目的を達成するため、本発明にかかる光ディスク装置は、内部基準電圧を発生する基準電圧部回路と、電源電圧を供給するための電源電圧端子ピンと、前記内部基準電圧を制御するための外部入力端子ピンとを備え、光記録媒体に対し記録や再生を行うための発光素子の光ビームの出力をモニタし、互いに逆相の前記光ビームのモニタ出力を取り出すレーザパワーモニタ用半導体装置が用いられている光ディスク装置であって、前記レーザパワーモニタ用半導体装置の基準電圧部回路は、前記内部基準電圧を出力する出力バッファ回路と、前記出力バッファ回路の入力に設けられた保護抵抗素子と、前記電源電圧端子ピンと前記グランド端子ピンと前記外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された前記電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、外部入力端子ピンから外部入力があるときには、出力バッファ回路が出力する内部基準電圧は電源電圧に依存しないため、電源電圧の変動による前記内部基準電圧Ｖｏｕｔへの影響を排除でき、差動出力対応でありながら、シングルエンド出力としても使用できるレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置を提供できる効果がある。
また、本発明によれば、外部入力端子ピンから外部入力があるときには電源電圧Ｖｃｃの変動による内部基準電圧Ｖｏｕｔへの影響を排除でき、さらに前記外部入力端子ピンへ、外部分圧回路により他系統の電源電圧を分圧した外部入力を供給することで、前記外部入力に前記内部基準電圧Ｖｏｕｔを完全に同期させることが出来、光ビームのモニタ出力についてダイナミックレンジに対する基準電圧の制御が外部入力、抵抗制御により可能になるレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置を提供できる効果がある。
また、本発明によれば、外部入力端子ピンと接地電位との間に抵抗素子を接続するなど外部入力端子ピンを操作することにより、内部基準電圧Ｖｏｕｔを制御でき、光ビームのモニタ出力についてダイナミックレンジに対する基準電圧の制御が可能になるレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置を提供できる効果がある。
【発明を実施するための最良の形態】
【００１３】
差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置を提供するという目的を、外部入力端子ピンへの外部入力がない場合には、第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた内部基準電圧を出力バッファ回路から出力させ、前記外部入力がある場合にはその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路を、前記第１のバッファ回路と、前記内部基準電圧を出力する前記出力バッファ回路との間に構成することで実現した。
【００１４】
また、差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置を用いた光ピックアップ装置を提供するという目的を、前記レーザパワーモニタ用半導体装置の基準電圧部回路が、電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、前記第１のバッファ回路と、内部基準電圧を出力する出力バッファ回路との間に構成され、外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えることで実現した。
【００１５】
また、差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置を用いた光ディスク装置を提供するという目的を、前記レーザパワーモニタ用半導体装置の基準電圧部回路が、電源電圧端子ピンに供給される電源電圧を分圧する内部分圧回路と、前記内部分圧回路により分圧された前記電源電圧の分圧電圧を安定化させて出力する第１のバッファ回路と、前記第１のバッファ回路と、内部基準電圧を出力する出力バッファ回路との間に構成され、外部入力端子ピンへの外部入力がないと前記第１のバッファ回路の出力と前記外部入力端子ピンの状態とに応じた前記内部基準電圧を前記出力バッファ回路から出力させ、前記外部入力があるとその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えることで実現した。
【００１６】
また、差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置を提供するという目的を、外部入力端子ピンからの外部入力がないと電源電圧端子ピンへ供給された電源電圧を所定の分圧比で分圧した分圧電圧を保護抵抗素子を介して内部基準電圧として出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路を、前記電源電圧端子ピンとグランド端子ピンと前記外部入力端子ピンと前記保護抵抗素子との間に構成することで実現した。
【００１７】
また、差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置を用いた光ピックアップ装置を提供するという目的を、前記レーザパワーモニタ用半導体装置の基準電圧部回路が、内部基準電圧を出力する出力バッファ回路と、前記出力バッファ回路の入力に設けられた保護抵抗素子と、電源電圧端子ピンとグランド端子ピンと外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えることで実現した。
【００１８】
また、差動出力およびシングルエンド出力の両方に対応可能なレーザパワーモニタ用半導体装置を用いた光ディスク装置を提供するという目的を、前記レーザパワーモニタ用半導体装置の基準電圧部回路が、内部基準電圧を出力する出力バッファ回路と、前記出力バッファ回路の入力に設けられた保護抵抗素子と、電源電圧端子ピンとグランド端子ピンと外部入力端子ピンと前記保護抵抗素子との間に構成され、前記外部入力端子ピンからの外部入力がないと前記電源電圧端子ピンへ供給された電源電圧を所定の分圧比で分圧した分圧電圧を前記保護抵抗素子を介して前記内部基準電圧として前記出力バッファ回路から出力させ、前記外部入力があると前記保護抵抗素子を介してその外部入力に同期した前記内部基準電圧を前記出力バッファ回路から出力させる同期回路とを備えることで実現した。
【実施例１】
【００１９】
図１は、この実施例１のレーザパワーモニタ用半導体装置（以下、Ｆ−ＰＤＩＣという）が用いられた光ピックアップ装置の光学系の構成を示す説明図である。図１に示すように、この光ピックアップ装置２０は、光ディスク３０に対し記録・再生を行うものであり、ＤＶＤ用のレーザダイオード１、ＣＤ用のレーザダイオード２、グレーティング＆カップリングレンズ３，４、光路合成手段５、光路分離手段６、λ／４波長板７、ミラー８、コリメータ９、対物レンズ１０およびマルチレンズ１１と、信号検出用受光素子（以下、ＰＤＩＣという）１２およびＦ−ＰＤＩＣ１３を備えている。
【００２０】
ＤＶＤ用のレーザダイオード１は、ＤＶＤ系の光記録媒体の再生および記録用の波長を有する光ビームを出射する半導体レーザから構成されている。
ＣＤ用のレーザダイオード２は、ＣＤ系の光記録媒体の再生および記録用の波長を有する光ビームを出射する半導体レーザから構成されている。
グレーティング＆カップリングレンズ３は、レーザダイオード１の光ビーム出射面と対向し、レーザダイオード１と光路合成手段５との間の光路上に配置されている。
グレーティング＆カップリングレンズ４は、レーザダイオード２の光ビーム出射面と対向し、レーザダイオード２と光路合成手段５との間の光路上に配置されている。
光路合成手段５は立方体状に形成されており、レーザダイオード１から出射された光ビームの方向を反射面により９０°反射させて光路分離手段６の方向へ変え、または、レーザダイオード２から出射された光ビームを反射させることなく透過させるものである。
光路分離手段６は、レーザダイオード１またはレーザダイオード２から出射され光路合成手段５を介して導かれる光ビームの一部を透過させＦ−ＰＤＩＣ１３のモニタ用受光素子の受光面へ照射させるとともに、前記光ビームの残りをλ／４波長板７、ミラー８の方向へ反射させるものである。また、光ディスク３０において反射されミラー８、λ／４波長板７を介して戻ってきた光をマルチレンズ１１の方向へ透過させるものである。
λ／４波長板７は光路分離手段６とミラー８との間の光路上に配置され、透過する光ビームの偏光方向を変化させるものである。
【００２１】
ミラー８は光ビームを反射させ、その進行方向を９０°変えるためのものである。
コリメータ９は、ミラー８により反射され導かれてきた光ビームを平行光にするとともに、光ディスク３０において反射され対物レンズ１０により平行光となって戻ってくる光ビームを集光するためのものである。
対物レンズ１０は、光ディスク３０上で光ビームを集光させるとともに、光ディスク３０において反射された光ビームを平行光にするためのものである。
マルチレンズ１１は、光ディスク３０において反射され、ミラー８によりその進行方向を９０°変えられ、λ／４波長板７、光路分離手段６を介して導かれ戻ってきた光ビームを、ＰＤＩＣ１２の受光面上に集光させるためのものである。
ＰＤＩＣ１２は、光ディスク３０において反射され、ミラー８によりその進行方向を９０°変えられ、λ／４波長板７、光路分離手段６を介して導かれ戻ってきた光ビームから信号を検出するためのものである。
Ｆ−ＰＤＩＣ１３は、レーザダイオード１やレーザダイオード２の光パワーをモニタするためのものであり、前記光パワーをモニタするモニタ用受光素子を含む光ビーム出力モニタ回路を備えている。さらに、前記光ビーム出力モニタ回路への内部基準電圧を生成するための基準電圧部回路が構成されている。前記光ビーム出力モニタ回路へは前記基準電圧部回路から前記内部基準電圧が与えられ、前記光ビーム出力モニタ回路では、前記モニタ用受光素子によりレーザダイオード１やレーザダイオード２から出射される光ビームの光パワーがモニタされ、モニタ出力が取り出される。
【００２２】
図２は、図１に示した光ピックアップ装置に用いられているこの実施例１のＦ−ＰＤＩＣ１３のピン配置構成と基準電圧部回路５１の構成を示す概要図であり、Ｖｃｃ電源電圧端子ピン４１、Ｖｃ外部入力端子ピン４２およびＧＮＤグランド端子ピン４３と、このＦ−ＰＤＩＣ１３の前記光ビーム出力モニタ回路のモニタ出力が差動出力（互いに逆相のモニタ出力）として取り出されるＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２を備えている。なお、図２においては、Ｆ−ＰＤＩＣ１３が備えている前記光ビーム出力モニタ回路については図示を省略している。
また、基準電圧部回路５１は図２において一点鎖線で囲った部分で示される回路構成を有しており、抵抗素子ＲＡ、ＲＢ（内部分圧回路）と、抵抗素子ＲＣ、ＲＤ（同期回路）とバッファ回路（第１のバッファ回路）６１、バッファ回路（出力バッファ回路）６２とを備えている。バッファ回路６１，６２は、一例としてエミッタフォロワのトランジスタ回路で構成され、入力インピーダンスが大きく、また出力インピーダンスの小さい周知の回路構成を有している。また、このバッファ回路６１，６２はＶｃｃ電源電圧端子ピン４１から供給される電源電圧ＶｃｃとＧＮＤグランド端子ピン４３が接続される接地電位との間で動作するように構成されている。そして、これらバッファ回路６１，６２においては、バッファ回路６１，６２に電源として供給される電源電圧Ｖｃｃが変動しても、出力にはその影響は現われない。抵抗素子ＲＡの一端はＶｃｃ電源電圧端子ピン４１へ接続されている。また抵抗素子ＲＡの他端は抵抗素子ＲＢの一端とバッファ回路６１の入力へ接続されている。抵抗素子ＲＢの他端はＧＮＤグランド端子ピン４３へ接続されている。
バッファ回路６１の出力は抵抗素子ＲＣの一端へ接続されている。抵抗素子ＲＣの他端はＶｃ外部入力端子ピン４２と抵抗素子ＲＤの一端とへ接続されている。抵抗素子ＲＤの他端はバッファ回路６２の入力へ接続されている。そして、バッファ回路６２からは前記光ビーム出力モニタ回路へ供給される内部基準電圧Ｖｏｕｔが出力される構成である。
【００２３】
次に、図２に示す基準電圧部回路５１の動作について説明する。
先ず、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給されていない場合について説明する。この場合、Ｖｃｃ電源電圧端子ピン４１から電源電圧Ｖｃｃが供給されており、抵抗素子ＲＡ、ＲＢは共に等しい抵抗値５０ＫΩ、抵抗素子ＲＣ、ＲＤは共に等しい抵抗値１０ＫΩとする。このためバッファ回路６１の入力には、Ｖｃｃ電源電圧端子ピン４１とＧＮＤグランド端子ピン４３との間に接続された抵抗素子ＲＡ、ＲＢの直列回路により分圧されたＶｃｃ／２の電圧が印加される。このＶｃｃ／２の電圧はバッファ回路６１の出力にそのままＶｃｃ／２の電圧として出力され、抵抗素子ＲＣ、ＲＤを介してバッファ回路６２に入力される。バッファ回路６２からは、前記入力されたＶｃｃ／２の電圧が内部基準電圧Ｖｏｕｔとして出力される。
【００２４】
次に、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給されている場合について説明する。この場合、抵抗素子ＲＣと抵抗素子ＲＤとの接続点Ｐの電圧値は、Ｖｃ外部入力端子ピン４２からＶｃ外部入力を供給するＶｃ外部入力供給源の出力インピーダンスが小さいものとすれば、Ｖｃｃ電源電圧端子ピン４１から電源電圧Ｖｃｃが供給されているか否かにかかわらず、供給されているＶｃ外部入力の電圧値により決まる値となる。この結果、Ｖｃｃ電源電圧端子ピン４１から供給されている電源電圧Ｖｃｃが変動した場合であっても、１０ＫΩの抵抗値を有する抵抗素子ＲＣにより、電源電圧Ｖｃｃの変動による影響は前記接続点Ｐの電圧値には現われず、Ｖｃ外部入力の電圧値により決まる前記接続点Ｐの電圧値がそのままバッファ回路６２から内部基準電圧Ｖｏｕｔとして出力される。
【００２５】
従って、図２に示す基準電圧部回路５１を備えたＦ−ＰＤＩＣ１３においては、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給されておらず、Ｖｃｃ電源電圧端子ピン４１から電源電圧Ｖｃｃが供給されており、内部基準電圧ＶｏｕｔがＶｃｃ／２であるとき、あるいはＶｃ外部入力端子ピン４２からＶｃ外部入力が供給され、内部基準電圧ＶｏｕｔがＶｃ外部入力で決まるとき、いずれの場合でも、ＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２から取り出されるモニタ出力を差動出力として使用することが可能である。
さらに、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給され、内部基準電圧ＶｏｕｔがＶｃ外部入力で決まる場合においては、電源電圧Ｖｃｃの変動は内部基準電圧Ｖｏｕｔに現われないため、ＦＰＤ＋出力端子ピン７１、ＦＰＤ−出力端子ピン７２から取り出されるモニタ出力にオフセットは発生せず、この結果、ＦＰＤ＋出力端子ピン７１あるいはＦＰＤ−出力端子ピン７２のいずれか一方からモニタ出力をシングルエンドとして取り出し使用することが可能になる。
【００２６】
次に図３から図７までの説明図を参照してＦ−ＰＤＩＣ１３の各種使用形態について説明する。
図３は、Ｖｃ外部入力端子ピン４２から供給されるＶｃ外部入力が無い状態であり、内部基準電圧Ｖｏｕｔが、Ｖｃｃ電源電圧端子ピン４１へ供給される電源電圧Ｖｃｃと、ＧＮＤグランド端子ピン４３へ供給される接地電位で決まる場合を示している。この場合の内部基準電圧ＶｏｕｔはＶｃｃ／２であり、ＲＦＩＣ８０では、ＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２の両方の差動出力を利用する。電源電圧Ｖｃｃが変動した場合には、ＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの出力はそれぞれ影響を受けることになるが、ＲＦＩＣ８０では、ＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２両出力の差分を利用することで前記影響を排除することが可能である。
【００２７】
図４は、ＲＦＩＣ８１が例えば３．３Ｖ用ＩＣであり、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの差動出力を利用する場合であり、Ｖｃ外部入力端子ピン４２のＶｃ外部入力により、内部基準電圧Ｖｏｕｔを３．３Ｖの他系統のＶｃｃと同期させる必要があるときの使用形態を示す。
この場合、Ｖｃｃ電源電圧端子ピン４１へ供給される電源電圧Ｖｃｃが５Ｖであるときには内部基準電圧Ｖｏｕｔが２．５Ｖとなって、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの出力を利用する場合に３．３Ｖ用ＩＣであるＲＦＩＣ８１に適応しなくなる。このため、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの出力が３．３Ｖ用ＩＣであるＲＦＩＣ８１に適応するように、Ｖｃ外部入力端子ピン４２のＶｃ外部入力により内部基準電圧Ｖｏｕｔを３．３Ｖの他系統のＶｃｃと同期させる。このため、抵抗素子ＲＥ（外部分圧回路）と抵抗素子ＲＧ（外部分圧回路）の一端を共通接続し、この共通接続した一端をＶｃ外部入力端子ピン４２へ接続する。さらに抵抗素子ＲＧの他端は光ピックアップ装置２０内の接地電位へ接続する。そして、抵抗素子ＲＥの他端から３．３Ｖの他系統のＶｃｃを供給する。この結果、抵抗素子ＲＥの他端から供給される３．３Ｖの他系統のＶｃｃは、抵抗素子ＲＥと抵抗素子ＲＧとにより分圧され、Ｆ−ＰＤＩＣ１３のＶｃ外部入力端子ピン４２には３．３Ｖの１／２の電圧が供給されることになる。この結果、３．３Ｖの他系統のＶｃｃと同期した内部基準電圧Ｖｏｕｔ（３．３Ｖの１／２の電圧）が得られ、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの出力が３．３Ｖ用ＩＣであるＲＦＩＣ８１に適応したものとなる。
なお、この場合、Ｖｃｃ電源電圧端子ピン４１へ供給される電源電圧Ｖｃｃが変動しても、内部基準電圧Ｖｏｕｔはその影響を受けることはなく、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの出力も前記電源電圧Ｖｃｃが変動によるオフセットの発生などの影響を受けることはない。
【００２８】
図５は、ＲＦＩＣ８１が例えば３．３Ｖ用ＩＣであり、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの差動出力を利用するような場合であり、Ｖｃｃ電源電圧端子ピン４１へ供給される電源電圧Ｖｃｃが５Ｖであるときの内部基準電圧Ｖｏｕｔを、２．５Ｖから、３．３Ｖ用ＩＣであるＲＦＩＣ８１に適応した内部基準電圧Ｖｏｕｔ（例えば、３．３Ｖの１／２の電圧）へ変える必要が生じるときの使用形態を示す。
この場合、Ｖｃｃ電源電圧端子ピン４１へ供給される電源電圧Ｖｃｃが５Ｖであるときには内部基準電圧Ｖｏｕｔが２．５Ｖとなって、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの出力を利用する場合には、３．３Ｖ用ＩＣであるＲＦＩＣ８１に適応しなくなる。このため、Ｆ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２からの出力が３．３Ｖ用ＩＣであるＲＦＩＣ８１に適応するように、Ｖｃｃ電源電圧端子ピン４１へ供給される電源電圧Ｖｃｃが５Ｖであるときの内部基準電圧Ｖｏｕｔを、２．５Ｖから、３．３Ｖ用ＩＣであるＲＦＩＣ８１に適応した内部基準電圧Ｖｏｕｔ（例えば、３．３Ｖの１／２の電圧）へ変える。このため、Ｖｃ外部入力端子ピン４２と光ピックアップ装置２０内の接地電位との間に抵抗素子ＲＨ（第３の抵抗素子、第６の抵抗素子）を接続する。
この結果、バッファ回路６１の出力電圧に対しＶｃ外部入力端子ピン４２の電圧値は、抵抗素子ＲＣと抵抗素子ＲＨの直列回路により分圧された分圧電圧となる。すなわちこの分圧電圧値は、バッファ回路６１の出力電圧が抵抗素子ＲＣと抵抗素子ＲＨの抵抗値の比に応じた分圧比で分圧された抵抗素子ＲＨの分圧電圧値となり、この電圧値がバッファ回路６２から内部基準電圧Ｖｏｕｔとして出力される。
【００２９】
図６は、ＲＦＩＣ８２がＦ−ＰＤＩＣ１３のＦＰＤ＋出力端子ピン７１の出力（正論理出力）のみをシングルエンドとして利用する場合の使用形態を示す。
この場合、Ｖｃ外部入力端子ピン４２へ供給されるＶｃ外部入力により内部基準電圧Ｖｏｕｔが決まる。また、前記Ｖｃ外部入力はＲＦＩＣ８２へも供給される。前述したように、Ｖｃ外部入力端子ピン４２へ供給されるＶｃ外部入力により内部基準電圧Ｖｏｕｔが決まるため、内部基準電圧ＶｏｕｔはＶｃｃ電源電圧端子ピン４１へ供給されている電源電圧Ｖｃｃの変動による影響は受けず、ＦＰＤ＋出力端子ピン７１の出力にはオフセットなどは発生しない。
【００３０】
図７は、ＲＦＩＣ８３がＦ−ＰＤＩＣ１３のＦＰＤ−出力端子ピン７２の出力（負論理出力）のみをシングルエンドとして利用する場合の使用形態を示す。
この場合、Ｖｃ外部入力端子ピン４２へ供給されるＶｃ外部入力により内部基準電圧Ｖｏｕｔが決まる。また、前記Ｖｃ外部入力はＲＦＩＣ８３へも供給される。前述したように、Ｖｃ外部入力端子ピン４２へ供給されるＶｃ外部入力により内部基準電圧Ｖｏｕｔが決まるため、内部基準電圧ＶｏｕｔはＶｃｃ電源電圧端子ピン４１へ供給されている電源電圧Ｖｃｃの変動による影響は受けず、ＦＰＤ−出力端子ピン７２の出力にはオフセットなどは発生しない。
【実施例２】
【００３１】
図８は、図１に示した光ピックアップ装置に用いられているこの実施例２のＦ−ＰＤＩＣ１４のピン配置構成と基準電圧部回路５２の構成を示す概要図である。なお、図８において図２および図３と同一または相当の部分については同一の符号を付し説明を省略する。この実施例２のＦ−ＰＤＩＣ１４に用いられている基準電圧部回路５２は、抵抗素子ＲＩ（第４の抵抗素子、同期回路）、ＲＪ（第５の抵抗素子、同期回路）、ＲＫ（保護抵抗素子）とバッファ回路（出力バッファ回路）６３とを備えている。バッファ回路６３は、一例としてエミッタフォロワのトランジスタ回路で構成され、入力インピーダンスが大きく、また出力インピーダンスの小さい周知の回路構成を有している。また、このバッファ回路６３はＶｃｃ電源電圧端子ピン４１から供給される電源電圧ＶｃｃとＧＮＤグランド端子ピン４３が接続される接地電位との間で動作するように構成されている。そして、これらバッファ回路６３においては、バッファ回路６３に電源として供給される電源電圧Ｖｃｃが変動しても、出力にはその影響は現われない。抵抗素子ＲＩの一端はＶｃｃ電源電圧端子ピン４１へ接続されている。また抵抗素子ＲＩの他端は抵抗素子ＲＪおよび抵抗素子ＲＫの各一端とＶｃ外部入力端子ピン４２へ接続されている。抵抗素子ＲＪの他端はＧＮＤグランド端子ピン４３へ接続されている。また、抵抗素子ＲＫの他端はバッファ回路６３の入力へ接続されている。そして、バッファ回路６３からは図示していない光ビーム出力モニタ回路へ供給される内部基準電圧Ｖｏｕｔが出力される構成である。
【００３２】
次に、図８に示す基準電圧部回路５２の動作について説明する。
先ず、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給されていない場合について説明する。この場合、Ｖｃｃ電源電圧端子ピン４１から電源電圧Ｖｃｃが供給されており、抵抗素子ＲＩ、ＲＪは共に等しい抵抗値５０ＫΩとする。また、抵抗素子ＲＫは、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が与えられたときにバッファ回路６３を保護するための保護抵抗であり１０ＫΩとする。このためバッファ回路６３の入力には、Ｖｃｃ電源電圧端子ピン４１とＧＮＤグランド端子ピン４３との間に接続された抵抗素子ＲＩ、ＲＪの直列回路により分圧されたＶｃｃ／２の電圧が抵抗素子ＲＫを介して印加される。このＶｃｃ／２の電圧はバッファ回路６３の出力にそのままＶｃｃ／２の電圧値の内部基準電圧Ｖｏｕｔとして出力される。
【００３３】
次に、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給されている場合について説明する。この場合、抵抗素子ＲＩ、抵抗素子ＲＪおよび抵抗素子ＲＫの接続点Ｐの電圧値は、Ｖｃ外部入力端子ピン４２からＶｃ外部入力を供給するＶｃ外部入力供給源の出力インピーダンスが抵抗素子ＲＩ、ＲＪの抵抗値５０ＫΩより充分小さいものとすれば、Ｖｃｃ電源電圧端子ピン４１から電源電圧Ｖｃｃが供給されているか否かにかかわらず、供給されているＶｃ外部入力の電圧値により決まる値となる。この結果、Ｖｃｃ電源電圧端子ピン４１から供給されている電源電圧Ｖｃｃが変動した場合であっても、５０ＫΩの抵抗値を有する抵抗素子ＲＩにより、電源電圧Ｖｃｃの変動による影響は前記接続点Ｐの電圧値には現われず、Ｖｃ外部入力の電圧値により決まる前記接続点Ｐの電圧値が抵抗素子ＲＫを介してそのままバッファ回路６３から内部基準電圧Ｖｏｕｔとして出力される。
【００３４】
従って、図８に示す基準電圧部回路５２を備えたＦ−ＰＤＩＣ１４においては、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給されておらず、Ｖｃｃ電源電圧端子ピン４１から電源電圧Ｖｃｃが供給されており、内部基準電圧ＶｏｕｔがＶｃｃ／２であるとき、あるいはＶｃ外部入力端子ピン４２からＶｃ外部入力が供給され、内部基準電圧ＶｏｕｔがＶｃ外部入力で決まるとき、いずれの場合でも、ＦＰＤ＋出力端子ピン７１およびＦＰＤ−出力端子ピン７２から取り出されるモニタ出力を差動出力として使用することが可能である。
さらに、Ｖｃ外部入力端子ピン４２からＶｃ外部入力が供給され、内部基準電圧ＶｏｕｔがＶｃ外部入力で決まる場合においては、電源電圧Ｖｃｃの変動は内部基準電圧Ｖｏｕｔに現われないため、ＦＰＤ＋出力端子ピン７１、ＦＰＤ−出力端子ピン７２から取り出されるモニタ出力にオフセットは発生せず、この結果、ＦＰＤ＋出力端子ピン７１あるいはＦＰＤ−出力端子ピン７２のいずれか一方からモニタ出力をシングルエンドとして取り出し使用することが可能になる。
【００３５】
なお、前記実施例１の図４、図５、図６、図７にそれぞれ示した使用形態、すなわち図４に示した抵抗素子ＲＥと抵抗素子ＲＧの直列回路により他系統のＶｃｃを分圧し、この分圧電圧をＶｃ外部入力としてＶｃ外部入力端子ピン４２へ供給する使用形態、図５に示した抵抗素子ＲＨをＶｃ外部入力端子ピン４２と接地電位との間に接続し、Ｐ点の電位Ｖｃｃ／２を変更する仕様形態、図６および図７に示したＦＰＤ＋出力端子ピン７１または
ＦＰＤ−出力端子ピン７２の何れか一方の出力のみをシングルエンドとして利用する場合の使用形態はこの実施例２のＦ−ＰＤＩＣ１３においても同様に適用可能である。
【００３６】
また、図５に示した抵抗素子ＲＨをＶｃ外部入力端子ピン４２と接地電位との間に接続し、Ｐ点の電位Ｖｃｃ／２を変更する仕様形態では、Ｖｃｃ電源電圧端子ピン４１へ供給された電源電圧Ｖｃｃを、抵抗素子ＲＩと抵抗素子ＲＪと抵抗素子ＲＨの各抵抗値で決まる分圧電圧を前記抵抗素子ＲＫを介して内部基準電圧Ｖｏｕｔとしてバッファ回路６３から出力させる。
【００３７】
図９は、図１に示す光ピックアップ装置２０が用いられている光ディスク装置２０１の構成を示すブロック図である。この光ディスク装置２０１は、光ディスク３０を回転駆動する駆動手段としてのスピンドルモータ２０３と、光ピックアップ装置２０と、その駆動手段としての送りモータ２０５とを備えている。ここでスピンドルモータ２０３は、システムコントローラ２０７およびサーボ制御回路２０９により駆動制御され、所定の回転数で回転される。信号変復調部およびＥＣＣブロック２０８は、信号の変調、復調およびＥＣＣ（エラー訂正符号）の付加を行う。光ピックアップ装置２０は、信号変調およびＥＣＣブロック２０８の指令に従って、回転する光ディスク３０の信号記録面に対しそれぞれ光照射を行う。このような光照射により光ディスク３０に対する記録、再生が行われる。また、光ピックアップ装置２０は、光ディスク３０の信号記録面から反射した光ビームに基づいて各種の光ビームを検出し、各光ビームに対応する信号をプリアンプ部２２０に供給する。また、レーザ制御部２２１は、光ディスク３０に照射される光ビームの光パワーを制御する。
【００３８】
プリアンプ部２２０は、各光ビームに対応する信号にもとづいてフォーカスエラー信号、トラッキングエラー信号、ＲＦ信号などを生成できるように構成されている。再生対象とされる記録媒体の種類に応じて、サーボ制御回路２０９、信号変調およびＥＣＣブロック２０８などにより、これらの信号にもとづく復調および誤り訂正処理等の所定の処理が行われる。これにより、復調された記録信号は、例えばコンピュータのデータストレージ用であれば、インタフェース２１１を介して外部コンピュータ２３０などへ送出される。これにより、外部コンピュータ２３０などは光ディスク３０に記録された信号を再生信号として受け取ることが出来るようになっている。
【００３９】
また、オーディオ・ビジュアル用であれば、Ｄ／Ａ、Ａ／Ｄ変換器２１２のＤ／Ａ変換部でディジタル／アナログ変換され、オーディオ・ビジュアル処理部２１３へ供給される。そして、オーディオ・ビジュアル処理部２１３でオーディオ・ビデオ信号処理が行われ、オーディオ・ビジュアル信号入出力部２１４を介して外部の撮像・映写機器に伝送される。光ピックアップ装置２０には、例えば光ディスク３０上の所定の記録トラックまで移動させるための送りモータ２０５が接続されている。スピンドルモータ２０３の制御と、送りモータ２０５の制御と光ピックアップ装置２０の対物レンズを保持する二軸アクチュエータのフォーカシング方向およびトラッキング方向の制御はそれぞれサーボ制御回路２０９により行われる。
【００４０】
以上のように、この実施例１によれば、Ｖｃ外部入力端子ピン４２から外部入力Ｖｃが供給されているときには、出力される内部基準電圧Ｖｏｕｔは電源電圧Ｖｃｃに依存しないため、電源電圧Ｖｃｃの変動による前記内部基準電圧Ｖｏｕｔへの影響を排除でき、
ＦＰＤ＋出力端子ピン７１、ＦＰＤ−出力端子ピン７２から取り出されるモニタ出力にオフセットは発生せず、差動出力対応でありながら、シングルエンド出力としても使用できるレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置を提供できる効果がある。
また、実施例１によれば、Ｖｃ外部入力端子ピン４２から外部入力Ｖｃが供給されているときには、電源電圧Ｖｃｃの変動による内部基準電圧Ｖｏｕｔへの影響を排除でき、さらにＶｃ外部入力端子ピン４２へ分圧回路を挿入し、前記分圧回路を介してＶｃ外部入力端子ピン４２から外部入力Ｖｃを供給することで、前記内部基準電圧Ｖｏｕｔを外部入力Ｖｃに完全に同期させることが出来、前記モニタ出力についてダイナッミクレンジに対する基準電圧の制御が外部入力、抵抗制御により可能になるレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置を提供できる効果がある。
また、実施例１によれば、Ｖｃ外部入力端子ピン４２を操作してＶｃ外部入力端子ピン４２へ抵抗を挿入することにより、Ｖｃｃ電源電圧端子ピン４１へ供給されている電源電圧Ｖｃｃによる内部基準電圧Ｖｏｕｔを制御でき、前記モニタ出力についてダイナッミクレンジに対する基準電圧の制御が抵抗制御により可能になるレーザパワーモニタ用半導体装置と、そのレーザパワーモニタ用半導体装置を用いた光ピックアップ装置および光ディスク装置を提供できる効果がある。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施例１のレーザパワーモニタ用半導体装置が用いられた光ピックアップ装置の光学系の構成を示す説明図である。
【図２】本発明の実施例１におけるＦ−ＰＤＩＣのピン配置構成と基準電圧部回路の構成を示す概要図である。
【図３】本発明の実施例１におけるＦ−ＰＤＩＣの各種使用形態についての説明図である。
【図４】本発明の実施例１におけるＦ−ＰＤＩＣの各種使用形態についての説明図である。
【図５】本発明の実施例１におけるＦ−ＰＤＩＣの各種使用形態についての説明図である。
【図６】本発明の実施例１におけるＦ−ＰＤＩＣの各種使用形態についての説明図である。
【図７】本発明の実施例１におけるＦ−ＰＤＩＣの各種使用形態についての説明図である。
【図８】本発明の実施例２における光ピックアップ装置に用いられたＦ−ＰＤＩＣのピン配置構成と基準電圧部回路の構成を示す概要図である。
【図９】本発明の実施例１における光ピックアップ装置が用いられている光ディスク装置の構成を示すブロック図である。
【図１０】従来のＦ−ＰＤＩＣのピン配置構成を示す概要図である。
【図１１】従来のＦ−ＰＤＩＣにおける基準電圧部回路の構成を示す回路図である。
【符号の説明】
【００４２】
１３，１４……Ｆ−ＰＤＩＣ（レーザパワーモニタ用半導体装置）、２０……光ピックアップ装置、３０……光ディスク（光記録媒体）、４１……Ｖｃｃ電源電圧端子ピン、４２……Ｖｃ外部入力端子ピン、５１，５２……基準電圧部回路、６１……バッファ回路（第1のバッファ回路）、６２，６３……バッファ回路（出力バッファ回路）、ＲＡ，ＲＢ……抵抗素子（内部分圧回路）、ＲＣ……抵抗素子（第1の抵抗素子、同期回路）、ＲＤ……抵抗素子（第２の抵抗素子、同期回路）、ＲＥ……抵抗素子（外部分圧回路）、ＲＧ……抵抗素子（外部分圧回路）、ＲＨ……抵抗素子（第３の抵抗素子）、ＲＩ……抵抗素子（第４の抵抗素子、同期回路）、ＲＪ……抵抗素子（第５の抵抗素子、同期回路）、ＲＫ……抵抗素子（保護抵抗素子）。
【図１】
2006179063.tif 000003
【図２】
2006179063.tif 000004
【図３】
2006179063.tif 000005
【図４】
2006179063.tif 000006
【図５】
2006179063.tif 000007
【図６】
2006179063.tif 000008
【図７】
2006179063.tif 000009
【図８】
2006179063.tif 000010
【図９】
2006179063.tif 000011
【図１０】
2006179063.tif 000012
【図１１】
2006179063.tif 000013