(57)【要約】【課題】  転送ゲートのイオン注入時の突き抜けによる特性バラツキを抑制しかつ微細化に好適な固体撮像素子を製造する。【解決手段】  Ｐ型ウエル１２上に絶縁膜１３が形成され絶縁膜１３上に転送ゲート電極１７が形成され更に転送ゲート電極１７上にマスク補助膜３１が形成された半導体基板１１を、用意する。空乏化防止領域１５が転送ゲート電極１７に対してセルフアライン的に形成されるように、転送ゲート電極１７及びマスク補助膜３１をマスクの少なくとも一部として、Ｐ型ウエル１２に第１導電型のイオンを注入する。その前又は後に、電荷蓄積領域１４が転送ゲート電極１７に対してセルフアライン的に形成されるように、転送ゲート電極１７及びマスク補助膜３１をマスクの少なくとも一部として、Ｐ型ウエル１２に第２導電型のイオンを注入する。その後、マスク補助膜３１を除去する。【選択図】  図４
2006179728.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体領域中に設けられた第２導電型の電荷蓄積領域と、前記電荷蓄積領域と前記半導体領域表面との間に設けられ前記半導体領域表面に現れる第１導電型の空乏化防止領域と、を有する埋め込みフォトダイオードと、
前記電荷蓄積領域に蓄積された電荷の前記電荷蓄積領域から所定領域への転送を制御する転送ゲート電極と、
を備え、
前記転送ゲート電極の厚さが１００ｎｍ以下であることを特徴とする固体撮像素子。
【請求項２】
第１導電型の半導体領域中に設けられた第２導電型の電荷蓄積領域、及び、前記電荷蓄積領域と前記半導体領域表面との間に設けられ前記半導体領域表面に現れる第１導電型の空乏化防止領域を有する埋め込みフォトダイオードと、前記電荷蓄積領域に蓄積された電荷の前記電荷蓄積領域から所定領域への転送を制御する転送ゲート電極とを備えた固体撮像素子の製造方法であって、
前記半導体領域上に絶縁膜が形成され前記絶縁膜上に前記転送ゲート電極を構成するべきパターニングされた導電膜が形成され更に前記導電膜上に１層以上からなるマスク補助膜が形成された半導体基板を用意する工程と、
前記空乏化防止領域が前記転送ゲート電極に対してセルフアライン的に形成されるように、前記導電膜及び前記マスク補助膜をマスクの少なくとも一部として、前記半導体領域に第１導電型のイオンを注入する第１のイオン注入工程と、
前記第１のイオン注入工程の前又は後に、前記電荷蓄積領域が前記転送ゲート電極に対してセルフアライン的に形成されるように、前記導電膜及び前記マスク補助膜をマスクの少なくとも一部として、前記半導体領域に第２導電型のイオンを注入する第２のイオン注入工程と、
前記第１及び第２のイオン注入工程の後に、前記マスク補助膜の全部を除去するか、あるいは、前記マスク補助膜が薄くなるように前記マスク補助膜の厚さ方向の一部を除去する除去工程と、
を備え、
前記マスク補助膜は、イオン注入に対する前記導電膜のマスク機能を補助して当該マスク機能を高める膜であることを特徴とする固体撮像素子の製造方法。
【請求項３】
前記導電膜の膜厚が１００ｎｍ以下であることを特徴とする請求項２記載の固体撮像素子の製造方法。
【請求項４】
前記マスク補助膜は、シリコン酸化物以外の材料からなる層を含むことを特徴とする請求項２又は３記載の固体撮像素子の製造方法。
【請求項５】
シリコン酸化物以外の材料からなる前記層は、前記導電膜のパターニングに用いたエッチングマスク用レジスト層であることを特徴とする請求項４記載の固体撮像素子の製造方法。
【請求項６】
シリコン酸化物以外の材料からなる前記層は、シリコン窒化膜であることを特徴とする請求項４記載の固体撮像素子の製造方法。
【請求項７】
前記マスク補助膜は２層以上からなり、
前記マスク補助膜の最も前記導電膜側の層は、シリコン酸化膜であり、
前記半導体基板を用意する前記工程は、前記導電膜上に前記シリコン酸化膜を形成するシリコン酸化膜形成工程を含み、
前記除去工程は、前記シリコン酸化膜の厚さ方向の少なくとも一部が残るように、前記マスク補助膜の他の層を除去する工程であることを特徴とする請求項２乃至６のいずれかに記載の固体撮像素子の製造方法。
【請求項８】
前記シリコン酸化膜形成工程で形成された前記シリコン酸化膜の膜厚が１ｎｍ以上であることを特徴とする請求項７記載の固体撮像素子の製造方法。
【請求項９】
前記シリコン酸化膜形成工程で形成された前記シリコン酸化膜の膜厚が１０ｎｍ以下であることを特徴とする請求項７又は８記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込みフォトダイオードを有する固体撮像素子及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子カメラが広く一般に普及している。これらのカメラには、ＣＣＤ型固体撮像素子やＣＭＯＳ型などの増幅型固体撮像素子が使用されている。このような固体撮像素子では、受光部を有する画素がマトリクス状に複数配置され、各画素に入射する光は、受光部にて光電変換され信号電荷を生成する。受光部としては、埋め込みフォトダイオードが用いられている（例えば、下記特許文献１，２）。受光部で生成された信号電荷、または、この信号電荷に応じて増幅された電気信号は、ＣＣＤや信号線を介して外部に出力される。そして、これらの固体撮像素子では、埋め込みフォトダイオードの電荷蓄積領域から所定領域（例えば、ＣＣＤ型固体撮像素子の場合はＣＣＤのチャネル領域、増幅型固体撮像素子の場合はトランジスタ等の信号増幅部の領域。）への電荷転送を制御する転送ゲート電極が設けられている（特許文献１，２）。ＣＣＤ型固体撮像素子の場合は、一般的に、前記転送ゲート電極が所定のＣＣＤ電極で兼用されている（特許文献１）。
【０００３】
このような固体撮像素子を製造する場合、素子特性のばらつきを低減するべく、転送ゲート電極に対する埋め込みフォトダイオードの電荷蓄積領域及び空乏化防止領域の位置のばらつきを低減するため、基板上にポリシリコン等からなる転送ゲート電極を形成し、これをマスクとしてイオン注入を行うことで、電荷蓄積領域及び空乏化防止領域を転送ゲート電極に対してセルフアライン的に形成する（特許文献２）。
【０００４】
このような従来の固体撮像素子の製造方法では、転送ゲート電極のみをマスクとして、電荷蓄積領域及び空乏化防止領域を形成するためのイオン注入を行っていた。一方、電荷蓄積部を形成するには、深くまでイオンを到達させるため高加速電圧を用いる。このため、転送ゲート電極を突き抜けてその下側領域等にイオンが注入されてしまうことにより素子特性が損なわれるを防止するため、転送ゲート電極がイオン注入に対してマスクとして十分に機能するように、転送ゲート電極の厚さは、比較的厚くされていた。例えば、転送ゲート電極の厚さは４００ｎｍ程度以上に設定されていた。
【特許文献１】特開平５−２０６４３４号公報
【特許文献２】特開平１１−１２６８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前述した従来技術では、転送ゲート電極が厚いことに起因して、以下に説明するような種々の不都合が生ずることが判明した。
【０００６】
第１に、同一面積当たりの画素数を増大させることが困難である。この点について以下に説明する。転送ゲート電極が厚いと、エッチングにより転送ゲート電極をパターニングする際に、転送ゲート電極自体の平面方向の寸法を狭めることが困難となる。したがって、この点から、画素の占有面積を小さくすることが困難である。また、転送ゲート電極上には一般的に層間絶縁膜が形成され、層間絶縁膜により平坦化され、層間絶縁層上に更に配線パターン等が形成されるが、転送ゲート電極が厚いと、平坦化のために層間絶縁膜も厚くせざるを得ない。よって、上側の配線パターンを転送ゲート電極等に接続するためのコンタクトホールを層間絶縁膜に形成する際に、コンタクトホールの深さが深くなる。エッチングにより深いコンタクトホールを形成するためには、コンタクトホールの平面方向の寸法を狭めることが困難であるため、コンタクトホールを小さくすることができない。このように、転送ゲート電極が厚いと、転送ゲート電極等を接続するためのコンタクトホールを小さくできないので、この点からも、画素の占有面積を小さくすることが困難である。以上の理由で、転送ゲート電極が厚いと、画素の占有面積を小さくすることができないので、同一面積当たりの画素数を増大させることが困難である。
【０００７】
第２に、転送ゲート電極が厚いと、受光部とマイクロレンズとの間の間隔が増大し、これにより、シェーディングやクロストークが増大する。一般的に、固体撮像素子では、集光率を向上させるために、受光部に入射光を集光させるマイクロレンズがオンチップに配置される。転送ゲート電極が厚いと、転送ゲート電極が厚い分だけ受光部とマイクロレンズとの間の間隔が増大するだけでなく、前述したように層間絶縁膜も厚くなるため、層間絶縁膜が厚くなる分によっても、マイクロレンズとの間の間隔が増大するのである。
【０００８】
第３に、転送ゲート電極が厚いと、画素領域以外の周辺回路領域の占有面積が増大し、これにより、固体撮像素子全体の占有面積が増大し、ひいては、１枚のウエハから得られる固体撮像素子の数が少なくなって、コストアップを招く。前述したように、転送ゲート電極が厚いと、層間絶縁膜が厚くなって層間絶縁膜に形成するコンタクトホールを小さくすることができない。周辺回路領域においても同様にコンタクトホールを小さくすることができないことにより、周辺回路領域の占有面積が増大するのである。
【０００９】
本発明は、このような事情に鑑みてなされたもので、同一面積当たりの画素数を増大させたり、受光部とマイクロレンズとの間の間隔を狭めてシェーディングやクロストークを低減させたり、固体撮像素子全体の占有面積を低減させてコストダウンを図ったりすることができる固体撮像素子、及び、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記課題を解決するため、本発明の第１の態様による固体撮像素子は、第１導電型の半導体領域中に設けられた第２導電型の電荷蓄積領域と、前記電荷蓄積領域と前記半導体領域表面との間に設けられ前記半導体領域表面に現れる第１導電型の空乏化防止領域と、を有する埋め込みフォトダイオードと、前記電荷蓄積領域に蓄積された電荷の前記電荷蓄積領域から所定領域への転送を制御する転送ゲート電極と、を備え、前記転送ゲート電極の厚さが１００ｎｍ以下であるものである。
【００１１】
同一面積当たりの画素数を増大させたり、受光部とマイクロレンズとの間の間隔を狭めてシェーディングやクロストークを低減させたり、固体撮像素子全体の占有面積を低減させてコストダウンを図ったりするためには、前記転送ゲート電極の厚さは薄ければ薄いほど好ましい。したがって、前記第１の態様において、前記転送ゲート電極の厚さは、８０ｎｍ以下であることがより好ましく、５０ｎｍ以下であることがより一層好ましい。この点は、後述する第３の態様についても同様である。
【００１２】
本発明の第２の態様による固体撮像素子の製造方法は、第１導電型の半導体領域中に設けられた第２導電型の電荷蓄積領域、及び、前記電荷蓄積領域と前記半導体領域表面との間に設けられ前記半導体領域表面に現れる第１導電型の空乏化防止領域を有する埋め込みフォトダイオードと、前記電荷蓄積領域に蓄積された電荷の前記電荷蓄積領域から所定領域への転送を制御する転送ゲート電極とを備えた固体撮像素子の製造方法であって、（i）前記半導体領域上に絶縁膜が形成され前記絶縁膜上に前記転送ゲート電極を構成するべきパターニングされた導電膜が形成され更に前記導電膜上に１層以上からなるマスク補助膜が形成された半導体基板を用意する工程と、（ii）前記空乏化防止領域が前記転送ゲート電極に対してセルフアライン的に形成されるように、前記導電膜及び前記マスク補助膜をマスクの少なくとも一部として、前記半導体領域に第１導電型のイオンを注入する第１のイオン注入工程と、（iii）前記第１のイオン注入工程の前又は後に、前記電荷蓄積領域が前記転送ゲート電極に対してセルフアライン的に形成されるように、前記導電膜及び前記マスク補助膜をマスクの少なくとも一部として、前記半導体領域に第２導電型のイオンを注入する第２のイオン注入工程と、（iv）前記第１及び第２のイオン注入工程の後に、前記マスク補助膜の全部を除去するか、あるいは、前記マスク補助膜が薄くなるように前記マスク補助膜の厚さ方向の一部を除去する除去工程と、を備え、前記マスク補助膜は、イオン注入に対する前記導電膜のマスク機能を補助して当該マスク機能を高める膜であるものである。
【００１３】
この第２の態様において、前記導電膜は、ポリシリコン層を含んでもよい。この場合、前記導電膜は、ポリシリコン層の１層のみで構成してもよいが、電気抵抗値を下げるため、前記導電膜を、例えば、ポリシリコン層とその上に形成したタングステンシリサイド膜とからなる２層膜で構成してもよい。
【００１４】
本発明の第３の態様による固体撮像素子の製造方法は、前記第２の態様において、前記導電膜の膜厚が１００ｎｍ以下であるものである。
【００１５】
本発明の第４の態様による固体撮像素子の製造方法は、前記第２又は第３の態様において、前記マスク補助膜は、シリコン酸化物以外の材料からなる層を含むものである。
【００１６】
本発明の第５の態様による固体撮像素子の製造方法は、前記第４の態様において、シリコン酸化物以外の材料からなる前記層は、前記導電膜のパターニングに用いたエッチングマスク用レジスト層であるものである。
【００１７】
本発明の第６の態様による固体撮像素子の製造方法は、前記第４の態様において、シリコン酸化物以外の材料からなる前記層は、シリコン窒化膜であるものである。
【００１８】
本発明の第７の態様による固体撮像素子の製造方法は、前記第２乃至第６のいずれかの態様において、前記マスク補助膜は２層以上からなり、前記マスク補助膜の最も前記導電膜側の層は、シリコン酸化膜であり、前記半導体基板を用意する前記工程は、前記導電膜上に前記シリコン酸化膜を形成するシリコン酸化膜形成工程を含み、前記除去工程は、前記シリコン酸化膜の厚さ方向の少なくとも一部が残るように、前記マスク補助膜の他の層を除去する工程であるものである。  前記第７の態様では、前記シリコン酸化膜形成工程では、前記導電膜上に前記シリコン酸化膜をＣＶＤ法により形成してもよい。
【００１９】
本発明の第８の態様による固体撮像素子の製造方法は、前記第７の態様において、前記シリコン酸化膜形成工程で形成された前記シリコン酸化膜の膜厚が１ｎｍ以上であるものである。
【００２０】
本発明の第９の態様による固体撮像素子の製造方法は、前記第７又は第８の態様において、前記シリコン酸化膜形成工程で形成された前記シリコン酸化膜の膜厚が１０ｎｍ以下であるものである。
【発明の効果】
【００２１】
本発明による固体撮像素子では、転送ゲート電極の厚さが１００ｎｍ以下と薄いので、同一面積当たりの画素数を増大させたり、受光部とマイクロレンズとの間の間隔を狭めてシェーディングやクロストークを低減させたり、固体撮像素子全体の占有面積を低減させてコストダウンを図ったりすることができる。
【００２２】
また、本発明による固体撮像素子の製造方法では、前記マスク補助膜を用いるので、埋め込みフォトダイオードの空乏化防止領域及び電荷蓄積領域を転送ゲート電極に対してセルフアライン的に形成するにも拘わらず、転送ゲート電極を突き抜けて下側領域等へイオンが注入されてしまう事態を防止しつつ、例えば転送ゲート電極単独であればイオン注入のマスクとしては十分に機能しないほど、転送ゲート電極を薄くすることができる。したがって、本発明による固体撮像素子の製造方法によれば、転送ゲート電極が薄くなり、これにより、同一面積当たりの画素数を増大させたり、受光部とマイクロレンズとの間の間隔を狭めてシェーディングやクロストークを低減させたり、固体撮像素子全体の占有面積を低減させてコストダウンを図ったりすることができる固体撮像素子を製造することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明による固体撮像素子及びその製造方法について、図面を参照して説明する。
【００２４】
［第１の実施の形態］
【００２５】
図１は、本発明の第１の実施の形態による固体撮像素子１を模式的に示す概略平面図である。図２は、図１中のＡ−Ａ’部の概略断面図である。図３は、図１中のＢ−Ｂ’部の概略断面図である。ただし、図２は大幅に簡略化して示し、図３は、埋め込みフォトダイオード２及び第１のポリシリコン電極１７の付近のみを示している。
【００２６】
本実施の形態による固体撮像素子１は、図１に示すように、ＣＣＤ型固体撮像素子として構成され、受光部としての埋め込みフォトダイオード２と、埋め込みフォトダイオード２で生成された信号電荷を転送する垂直ＣＣＤ３及び水平ＣＣＤ４と、出力アンプ５とを有する。画素６は、埋め込みフォトダイオード２と垂直ＣＣＤ３の一部とを有し、２次元状に複数配置されている。垂直ＣＣＤ３の電極（電荷転送を制御するための電極）は、一般的なＣＣＤ型固体撮像素子と同様に、第１のポリシリコン電極１７（図３参照）と、第２のポリシリコン電極（図示せず）とから構成されている。また、固体撮像素子１は、駆動パルス等を発生するための周辺回路等も有しているが、その図示は省略している。
【００２７】
図３に示すように、Ｎ型シリコン基板１１上に第１導電型の半導体領域であるＰ型ウエル１２が設けられている。Ｐ型ウエル１２の表面全体に渡って、絶縁膜として、１００ｎｍ以下の厚さのシリコン酸化膜１３が配置されている。埋め込みフォトダイオード２は、Ｐ型ウエル１２中に設けられた第２導電型であるＮ型の電荷蓄積領域１４と、電荷蓄積領域１４とＰ型ウエル１２の表面との間に設けられＰ型ウエル１２の表面に現れる第１導電型であるＰ型の空乏化防止領域１５とによって、構成されている。また、垂直ＣＣＤ３を構成するＮ型のチャネル領域１６が、Ｐ型ウエル１２中に設けられている。
【００２８】
本実施の形態では、第１のポリシリコン電極１７は、図３に示すように、埋め込みフォトダイオード２の電荷蓄積領域１４から垂直ＣＣＤ３のチャネル領域１６への電荷転送を制御する転送ゲート電極としても、兼用されている。すなわち、第１のポリシリコン電極１７が垂直ＣＣＤ３の電極としての機能を担い、また前記転送ゲート電極としての機能を担うようになっている。
【００２９】
第１のポリシリコン電極１７は、シリコン酸化膜１３上に形成されている。第１のポリシリコン電極１７は、シリコン酸化膜１８で覆われている。図面には示していないが、前記第２のポリシリコン電極は、主としてシリコン酸化膜１３上に形成され、部分的にシリコン酸化膜１８を介して第１のポリシリコン電極１７上に重なっている。シリコン酸化膜１８によって、第１のポリシリコン電極１７と前記第２のポリシリコン電極との間が電気的に絶縁されている。
【００３０】
なお、本実施の形態では、電極１７は、ポリシリコン層の一層のみで構成されているが、これに限定されるものではなく、例えば、電気抵抗値を下げるため、ポリシリコン層とその上に形成したタングステンシリサイド膜とからなる２層膜で構成してもよい。
【００３１】
埋め込みフォトダイオード２に入射する光は光電変換され、これにより生成された信号電荷が電荷蓄積領域１４に蓄積される。第１のポリシリコン電極１７に所定のパルス電圧が印加されると、電荷蓄積領域１４に蓄積されている電荷がチャネル領域１６に転送される。そして、第１のポリシリコン電極１７及び前記第２のポリシリコン電極に所定のパルス電圧が印加されて、電荷がチャネル領域１６内を転送される。
【００３２】
図３には示していないが、シリコン酸化膜１８上及びシリコン酸化膜１３上には、層間絶縁膜２０（図２参照）が形成されている。図２に示すように、層間絶縁膜２０上には、埋め込みフォトダイオード２に対応した開口部２１ａを有する遮光膜２１が設けられている。遮光膜２１は、層間絶縁膜２２で覆われている。図２には示していないが、層間絶縁膜２０には、所定箇所においてコンタクトホールが形成され、このコンタクトホールによって、配線パターンを兼用する遮光膜２１が、ＣＣＤ電極や周辺回路の所定部分に電気的に接続されている。
【００３３】
図２に示すように、各埋め込みフォトダイオード２上には、ＲＧＢのカラーフィルタ層２３Ｒ，２３Ｇ，２３Ｂのいずれかが層間絶縁膜２２を介してオンチップに配置されている。図２においては、緑のカラーフィルタ層２３Ｇ、青のカラーフィルタ層２３Ｂが示されている。なお、カラーフィルタ層２３Ｒ，２３Ｇ，２３Ｂの配列として、例えばベイヤー配列が採用されている。カラーフィルタ層２３Ｒ，２３Ｇ，２３Ｂ上に平坦化膜２４が積層され、更に平坦化膜２４上にマイクロレンズ２５が配置されている。マイクロレンズ２５は、埋め込みフォトダイオード２に対応してオンチップに配置され、入射光を埋め込みフォトダイオード２に集光させる。
【００３４】
そして、本実施の形態による固体撮像素子１では、第１のポリシリコン電極１７の厚さが、１００ｎｍ以下に設定されている。したがって、第１のポリシリコン電極１７の厚さは、前述した従来技術における４００ｎｍ程度の厚さに比べてかなり薄くなっている。このため、第１のポリシリコン電極１７自体の平面方向の寸法を狭めることができるとともに、層間絶縁膜２０も薄くすることができることから前記コンタクトホール（ここでは、画素６の領域に設けられるコンタクトホール）を小さくすることができ、これらによって、画素６の占有面積を小さくすることができる。よって、本実施の形態によれば、同一面積当たりの画素数を増大させることができる。
【００３５】
また、本実施の形態によれば、第１のポリシリコン電極１７が薄いので、第１のポリシリコン電極１７が薄い分と、層間絶縁膜２０も前述したように薄くなる分とに応じて、埋め込みフォトダイオード２とマイクロレンズ２５との間の間隔が狭まる。その結果、本実施の形態によれば、シェーディングやクロストークを低減することができる。
【００３６】
さらに、本実施の形態によれば、第１のポリシリコン電極１７が薄いので、層間絶縁膜２０も薄くすることができることから、前記コンタクトホール（ここでは、周辺回路領域に設けられるコンタクトホール）を小さくすることができる。したがって、本実施の形態によれば、画素領域以外の周辺回路領域の占有面積を小さくすることができ、ひいては、１枚のウエハから得られる固体撮像素子の数が多くなって、コストを低減させることができる。
【００３７】
これらの利点をより増大させるためには、第１のポリシリコン電極１７の厚さは薄ければ薄いほど好ましい。したがって、第１のポリシリコン電極１７の厚さは、８０ｎｍ以下であることがより好ましく、５０ｎｍ以下であることがより一層好ましい。
【００３８】
［第２の実施の形態］
【００３９】
図４は、本発明の第２の実施の形態による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図であり、図３に対応している。
本実施の形態による製造方法は、前記第１の実施の形態による固体撮像素子１を製造する方法である。以下の説明では、主に、図３に示されている部分の製造工程について説明する。
【００４０】
まず、Ｎ型シリコン基板１１上に、エピタキシャル成長によるＰ型ウエル１２を形成する。次いで、Ｐ型ウエル１２の表面全体に渡って、例えば厚さ８０ｎｍのシリコン酸化膜１３を形成する。
【００４１】
その後、チャネル領域１６及び周辺回路（図示せず）の各種拡散を行った後、導電膜であるポリシリコン膜を全面に成膜する。このポリシリコン膜は、後に第１のポリシリコン電極１７となるが、ここではその膜厚を例えば１００ｎｍとする。
【００４２】
次に、周知のフォトリソグラフィ技術を用いて第１のレジストパターン３１を形成し、これをエッチングマスクとして前記ポリシリコン膜をエッチングして、第１のポリシリコン電極１７を形成する。
【００４３】
次いで、マスク補助膜（イオン注入に対するポリシリコン電極１７のマスク機能を補助して当該マスク機能を高める膜）として第１のレジストパターン３１を第１のポリシリコン電極１７上にそのまま残し、第１のレジストパターン３１及び第１のポリシリコン電極１７をマスクとして第１のイオン注入を行う。ただし、この第１のイオン注入の前には、第１のイオン注入が不要な他の領域（例えば、前記第２のポリシリコン電極を形成する領域）には、イオン注入に対するマスク用の第２のレジストパターン（図示せず）を形成しておく。
【００４４】
ここでは、前記第１のイオン注入として、ボロンイオンを斜め方向から打ち込み、表面の空乏化防止領域１５を第１のポリシリコン電極１７に対してセルフアライン的に形成する。この状態を示したのが図４（ａ）である。このようにイオンを斜め方向からイオンを注入しているのは、電荷蓄積領域１４における第１のポリシリコン電極１７との隣接部分を、Ｐ型ウエル１２の表面に露出させるためである。ただし、斜めイオン注入によらなくても、例えばイオン注入後の熱処理時間の制御等によっても、同様な構造を形成することは可能である。
【００４５】
第１のイオン注入の条件は、ここでは、例えば、加速電圧を４０ＫｅＶ、ドーズ量を３×１０１２ｃｍ−２とする。第１のポリシリコン電極１７が薄いので、第１のポリシリコン電極１７のみでは、イオン注入が阻止されずに、イオンが突き抜けて第１のポリシリコン電極１７の下側領域等に注入されてしまうおそれがある。しかし、第１のポリシリコン電極１７の上に、マスク補助膜として第１のレジストパターン３１が配置されているので、イオンは第１のポリシリコン電極１７を突き抜けない。
【００４６】
次に、第１レジストパターン３１及び前記第２のレジストパターンをそのまま残して、埋め込みフォトダイオード２の一部が覆われるように第３のレジストパターン３３を形成する（図４（ｂ））。
【００４７】
そして、第１のポリシリコン電極１７、第１及び第３のレジストパターン３１，３３、並びに前記第２のレジストパターンをマスクとして、第２のイオン注入を行う。ここでは、第２のイオン注入として、リンイオンをおよそ垂直方向から打ち込み、電荷蓄積領域１４を第１のポリシリコン電極１７に対してセルフアライン的に形成する（図４（ｃ））。そのイオン注入の条件は、ここでは、例えば、加速電圧を３００ＫｅＶ、ドーズ量を３×１０１２ｃｍ−２とする。第２のイオン注入の場合も、第１のポリシリコン電極１７の上に、マスク補助膜として第１のレジストパターン３１が配置されているので、イオンは第１のポリシリコン電極１７を突き抜けない。
【００４８】
次に、第１及び第３のレジストパターン３１，３３並びに前記第２のレジストパターンを除去する（図４（ｄ））。
【００４９】
その後、熱酸化により第１のポリシリコン電極１７を覆うようにシリコン酸化膜１８（図３参照）を形成した後、更に、前記第２のポリシリコン電極、層間絶縁膜２０、遮光膜２１、層間絶縁膜２２、カラーフィルタ層２３Ｒ，２３Ｇ，２３Ｂ、平坦化膜２４及びマイクロレンズ２５等の形成工程などを経て、前記第１の実施の形態による固体撮像素子１が完成する。
【００５０】
本実施の形態によれば、前述したように、前記第１及び第２のイオン注入の際に、マスク補助膜として第１のレジストパターン３１が用いられているので、埋め込みフォトダイオード２の空乏化防止領域１５及び電荷蓄積領域１４を第１のポリシリコン電極１７（特に、転送ゲート電極に相当する部分１７ａ）に対してセルフアライン的に形成しながら、第１のポリシリコン電極１７を薄くしたにも拘わらず、イオンがポリシリコン電極１７を突き抜けるのを阻止することができる。したがって、本実施の形態によれば、このようなセルフアラインによる素子特性のばらつき低減効果と、イオン突き抜け防止による素子特性の低下防止効果とを併有しつつ、薄い第１のポリシリコン電極１７を持ちこれによる種々の利点を有する固体撮像素子１を、製造することができる。
【００５１】
また、本実施の形態では、前記マスク補助膜として、第１のポリシリコン電極１７のパターニングに用いた第１のレジストパターン３１が使用されているので、エッチングマスクとは別にマスク補助膜を形成する場合に比べて、製造が容易になるという利点も得られる。
【００５２】
［比較例］
【００５３】
ここで、前記第１の実施の形態による固体撮像素子１と比較される比較例による固体撮像素子１００を、図５に示す。図５は、この固体撮像素子１００の要部を模式的に示す概略断面図であり、図３に対応している。図５において、図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００５４】
この固体撮像素子１００が第１の実施の形態によるこの固体撮像素子１と異なる所は、第１のポリシリコン電極１７の厚さが４００ｎｍ程度と厚くされている点と、これに応じて図２中の層間絶縁膜２０に相当する層間絶縁膜（図示せず）の厚さも前記第１の実施の形態に比べて厚く形成されている点のみである。
【００５５】
先の説明からわかるように、この固体撮像素子１００では、固体撮像素子１に比べて、第１のポリシリコン電極１７が厚いので、（i）同一面積当たりの画素数を増大させることが困難であり、（ii）シェーディングやクロストークが大きく、（iii）画素領域以外の周辺回路領域の占有面積が増大して、コストアップを免れない。
【００５６】
次に、前記第２の実施の形態による固体撮像素子製造方法と比較される比較例による固体撮像素子製造方法について、図６を参照して説明する。図６は、この比較例による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図であり、図５に対応している。また、図６（ａ）〜（ｄ）は、図４（ａ）〜（ｄ）にそれぞれ対応している。図６において、図４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００５７】
図６に示す比較例による製造方法は、図５に示す固体撮像素子１００を製造する方法である。
【００５８】
図６に示す比較例による製造方法が図４に示す第２の実施の形態による製造方法と異なる所は、以下に説明する点である。この比較例では、前記第１のイオン注入の前に、第１のポリシリコン電極１７のパターニングに用いた第１のレジストパターン３１が除去され、第１のイオン注入に対するマスク（ここでは、空乏化防止領域１５を第１のポリシリコン電極１７に対してセルフアライン的に形成するためのマスク）として、第１のポリシリコン電極１７のみが用いられ、前記マスク補助膜が用いられていない。また、この比較例では、第２のイオン注入に対するマスク（ここでは、電荷蓄積領域１４を第１のポリシリコン電極１７に対してセルフアライン的に形成するためのマスク）として、第１のポリシリコン電極１７のみが用いられ、前記マスク補助膜が用いられていない。
【００５９】
したがって、この比較例では、第１のポリシリコン電極１７のみで第１及び第２のイオン注入に対してイオンの突き抜けを十分に阻止するために、第１のポリシリコン電極１７の厚さが４００ｎｍ程度と厚くされている。
【００６０】
このように、この比較例による製造方法によれば、前記第２の実施の形態による製造方法と異なり前記マスク補助膜が用いられていないので、第１のポリシリコン電極１７に対する空乏化防止領域１５及び電荷蓄積領域１４のセルフアラインによる素子特性のばらつき低減効果と、イオン突き抜け防止による素子特性の低下防止効果とを併有した固体撮像素子１００を製造しようとすると、第１のポリシリコン電極１７の厚さを厚くせざるを得ないのである。
【００６１】
［第３の実施形態］
【００６２】
図７は、本発明の第３の実施形態による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図であり、図３に対応している。
本実施の形態による製造方法も、前記第２の実施の形態と同様に、前記第１の実施の形態による固体撮像素子１を製造する方法である。
【００６３】
本実施の形態が前記第２の実施の形態と異なる所は、主に、前記マスク補助膜として、第１のレジストパターン３１に代えて、シリコン窒化膜４１を用いる点と、空乏化防止領域１５と電荷蓄積領域１４の形成順序が逆になっている点である。
【００６４】
本実施の形態においても、Ｐ型ウエル１２の表面全体にシリコン酸化膜１３を形成し、チャネル領域１６及び周辺回路（図示せず）の各種拡散を行までの工程は、前記第２の実施の形態と同様であるので、その説明は省略する。
【００６５】
本実施の形態では、次に、例えば厚さ８０ｎｍのポリシリコン膜、及び、例えば厚さ２００ｎｍのシリコン窒化膜を、全面に連続的に積層させて形成し、これらをパターニングして、第１のポリシリコン電極１７、及び、前記マスク補助膜としてのパターニングされたシリコン窒化膜４１を形成する。このパターニングに際に用いたエッチングマスク用の第１のレジストパターン（図示せず）は、除去する。
【００６６】
その後、埋め込みフォトダイオード２の一部が覆われるように、第２のレジストパターン４２を形成する（図７（ａ））。この第２のレジストパターン４２は、下記の第１のイオン注入が不要な他の領域（例えば、前記第２のポリシリコン電極を形成する領域）にも形成しておく。
【００６７】
引き続いて、第１のポリシリコン電極１７、マスク補助膜としてのシリコン窒化膜４１及び第２のレジストパターン４２をマスクとして、第１のイオン注入を行う。ここでは、第１のイオン注入として、リンイオンをおよそ垂直の方向から打ち込み、電荷蓄積領域１４を第１のポリシリコン電極１７に対してセルフアライン的に形成する。この状態を示したのが図７（ｂ）である。そのイオン注入の条件は、ここでは、例えば、加速電圧を３００ＫｅＶ、ドーズ量を３×１０１２ｃｍ−２とする。第１のポリシリコン電極１７が薄いので、第１のポリシリコン電極１７のみでは、イオン注入が阻止されずに、イオンが突き抜けて第１のポリシリコン電極１７の下側領域等に注入されてしまうおそれがある。しかし、第１のポリシリコン電極１７の上に、マスク補助膜としてシリコン窒化膜４１が配置されているので、イオンは第１のポリシリコン電極１７を突き抜けない。
【００６８】
次に、第２のレジストパターン４２を除去した後に、第１のポリシリコン電極１７及びマスク補助膜としてのシリコン窒化膜４１をマスクとして、第２のイオン注入を行う。ただし、この第２のイオン注入の前には、第２のイオン注入が不要な他の領域（例えば、前記第２のポリシリコン電極を形成する領域）には、イオン注入に対するマスク用の第３のレジストパターン（図示せず）を形成しておく。
【００６９】
ここでは、前記第２のイオン注入として、ボロンイオンを斜め方向から打ち込み、表面の空乏化防止領域１５を第１のポリシリコン電極１７に対してセルフアライン的に形成する。この状態を示したのが図７（ｃ）である。そのイオン注入の条件は、ここでは、例えば、加速電圧を４０ＫｅＶ、ドーズ量を３×１０１２ｃｍ−２とする。第２のイオン注入の場合も、第１のポリシリコン電極１７の上に、マスク補助膜としてシリコン窒化膜４１が配置されているので、イオンは第１のポリシリコン電極１７を突き抜けない。
【００７０】
さらに、前記第３のレジストパターンを除去した後に、シリコン窒化膜４１を除去する（図７（ｄ））。シリコン窒化膜４１の除去は、ドライエッチングでもリン酸によるウエットエッチングでも良い。ただし、ウエットエッチングの方が、フォトダイオード２上のシリコン酸化膜１３の表面にダメージが少ない点で好ましい。シリコン酸化膜は、シリコン窒化膜のウエットエッチングに対する選択比が高く、エッチングされる量が極めて少ない。したがって、シリコン窒化膜４１をウエットエッチングにより除去するならば、受光面上のシリコン酸化膜１３がエッチングされてダメージを受けるおそれが極めて小さく好適なのである。
【００７１】
その後、前記第２の実施の形態と同様に、熱酸化により第１のポリシリコン電極１７を覆うようにシリコン酸化膜１８（図３参照）を形成した後、更に、前記第２のポリシリコン電極、層間絶縁膜２０、遮光膜２１、層間絶縁膜２２、カラーフィルタ層２３Ｒ，２３Ｇ，２３Ｂ、平坦化膜２４及びマイクロレンズ２５等の形成工程などを経て、前記第１の実施の形態による固体撮像素子１が完成する。
【００７２】
本実施の形態によっても、マスク補助膜が用いられているので、前記第１の実施の形態と同様の利点が得られる。
【００７３】
なお、本実施の形態のようにマスク補助膜とシリコン窒化膜４１を用いた場合においても、空乏化防止領域１５と電荷蓄積領域１４の形成順序を前記第２の実施の形態と同様にしてもよい。
【００７４】
［第４の実施形態］
【００７５】
図８は、本発明の第４の実施形態による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図であり、図３に対応している。また、図８（ａ）〜（ｄ）は、図７（ａ）〜（ｄ）にそれぞれ対応している。図８において、図７中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。
【００７６】
本実施の形態が前記第３の実施の形態と異なる所は、第１のポリシリコン電極１７とシリコン窒化膜４１との間に、例えば厚さ１０ｎｍのシリコン酸化膜５１を設けた点である。すなわち、前記第３の実施の形態では、前記マスク補助膜がシリコン窒化膜４１の１層で構成されているのに対し、本実施の形態では、前記マスク補助膜がシリコン窒化膜４１とシリコン酸化膜５１の２層で構成されている。
【００７７】
前記第３の実施形態において、図７（ｃ）から図７（ｄ）に至る工程において、シリコン窒化膜４１をウエットエッチングにより除去する。このとき、わずかではあるが第１のポリシリコン電極１７の表面がダメージを受けるおそれがある。これに対し、本実施の形態では、第１のポリシリコン電極１７とシリコン酸化膜４１との間にシリコン酸化膜５１が形成されているので、ウエットエッチングによるシリコン窒化膜４１の除去の際に、シリコン酸化膜５１の厚さ方向の少なくとも一部が残るようにウエットエッチングすれば、第１のポリシリコン電極１７の表面がダメージを受けるおそれがなくなる。
【００７８】
前述した第１のポリシリコン電極１７の表面保護効果を比較的顕著に得るためには、シリコン酸化膜５１の形成時の厚さは１ｎｍ以上であることが好ましい。シリコン酸化膜５１の形成時の厚さがあまりに厚いと、ウエットエッチングによるシリコン窒化膜４１の除去後における、シリコン酸化膜５１の残存厚さが、厚くなってしまい、第１のポリシリコン電極１７を薄くしたことによる前述した利点が減殺されてしまうので、好ましくない。そこで、シリコン酸化膜５１の形成時の厚さは１０ｎｍ以下であることが好ましい。
【００７９】
なお、シリコン酸化膜５１は、第１のポリシリコン電極１７となるべきポリシリコン膜を形成した後に、このポリシリコン膜を熱酸化させて形成してもよいし、ＣＶＤ法などによって形成してもよい。
【００８０】
なお、本実施の形態における図８（ｄ）の後の工程は、前記第３の実施の形態における図７（ｄ）の後の工程と同一である。
【００８１】
本実施の形態によれば、前記第３の実施の形態と同様の利点が得られる他、前述したように、第１のポリシリコン電極１７の表面保護効果が得られる。
【００８２】
以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。
【００８３】
例えば、前述した各実施の形態は、本発明をＣＣＤ型固体撮像素子及びその製造方法に適用した例であるが、本発明は、これに限定されず、例えば、増幅型固体撮像素子及びその製造方法にも適用することができる。
【００８４】
ＣＭＯＳ型などの増幅型固体撮像素子においては、各画素に増幅部（画素アンプ）が配置され、ＣＣＤ３，４の代わりに垂直信号線、水平信号線が設けられる。受光部にて生成された信号電荷は、転送ゲート電極により増幅部に転送される。そして、信号電荷に対応して増幅された電気信号は、各画素から出力される。
【００８５】
例えば、特許文献２には、埋め込みフォトダイオードを受光部として有し、転送ゲート電極及び増幅部であるＪＦＥＴ（接合型電界効果トランジスタ）が画素に設けられた増幅型固体撮像素子が開示されている。この例においては、電荷蓄積領域、空乏化防止領域、及び、これらが設けられる半導体領域の導電型は、前述した各実施の形態によるＣＣＤ型固体撮像素子とは逆になっている。
【００８６】
本発明は、例えば、特許文献２に開示されているような増幅型固体撮像素子及びその製造方法にも適用することができる。この場合、Ｐ型ウエルはＮ型エピタキシャル層に、電荷蓄積領域はＰ型、空乏化防止領域はＮ型となる。本発明をこのような増幅型固体撮像素子の製造方法に適用する場合には、前記第２の実施の形態における前記第２のレジストパターンに相当するレジストパターンの形成や、前記第３の実施の形態における前記第３のレジストパターンに相当するレジストパターンの形成などは、必ずしも必要ではない。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施の形態による固体撮像素子を模式的に示す概略平面図である。
【図２】図１中のＡ−Ａ’部の概略断面図である。
【図３】図１中のＢ−Ｂ’部の概略断面図である。
【図４】本発明の第２の実施の形態による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図である。
【図５】比較例による固体撮像素子の要部を模式的に示す概略断面図である。
【図６】比較例による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図である。
【図７】本発明の第３の実施形態による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図である。
【図８】本発明の第４の実施形態による固体撮像素子製造方法の各工程をそれぞれ模式的に示す概略断面図である。
【符号の説明】
【００８８】
１  固体撮像素子
２  埋め込みフォトダイオード
３  垂直ＣＣＤ
４  水平ＣＣＤ
１１  Ｎ型シリコン基板
１２  Ｐ型ウエル
１３  シリコン酸化膜
１４  電荷蓄積領域
１５  空乏化防止領域
１６  チャネル領域
１７  第１のポリシリコン電極
１８，５１  シリコン酸化膜
１９  層間絶縁膜
２５  マイクロレンズ
【図１】
2006179728.tif 000003
【図２】
2006179728.tif 000004
【図３】
2006179728.tif 000005
【図４】
2006179728.tif 000006
【図５】
2006179728.tif 000007
【図６】
2006179728.tif 000008
【図７】
2006179728.tif 000009
【図８】
2006179728.tif 000010