(57)【要約】      （修正有）【課題】  製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。【解決手段】  有機強誘電体メモリの製造方法であって、（ａ）薄膜半導体層１１４、ゲート絶縁層１１６及びゲート電極１１８を有する薄膜トランジスタ１１０を形成すること、（ｂ）薄膜トランジスタ１１０の上方に第１の絶縁層１２０を形成すること、（ｃ）第１の絶縁層１２０に薄膜半導体層１１４と電気的に接続する第１のコンタクト層１２６、第２のコンタクト層１２８を形成すること、（ｄ）第１のコンタクト層１２６と電気的に接続する配線層１８０を形成すること、（ｅ）第２のコンタクト層１２８と電気的に接続し、かつ下部電極１３２、有機強誘電体層１３４及び上部電極１３６を有する強誘電体キャパシタ１３０を形成すること、（ｆ）強誘電体キャパシタ１３０の上方に第２の絶縁層１４０を形成すること、を含む。【選択図】      図１５
2006253295.tif 000002
【特許請求の範囲】
【請求項１】
有機強誘電体メモリの製造方法であって、
（ａ）薄膜半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成すること、
（ｂ）前記薄膜トランジスタの上方に第１の絶縁層を形成すること、
（ｃ）前記第１の絶縁層に前記薄膜半導体層と電気的に接続する第１のコンタクト層、及び前記第１の絶縁層に前記薄膜半導体層と電気的に接続する第２のコンタクト層を形成すること、
（ｄ）前記第１のコンタクト層と電気的に接続する配線層を形成すること、
（ｅ）前記第２のコンタクト層と電気的に接続し、かつ下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタを形成すること、
（ｆ）前記強誘電体キャパシタの上方に第２の絶縁層を形成すること、
を含む、有機強誘電体メモリの製造方法。
【請求項２】
請求項１記載の有機強誘電体メモリの製造方法において、
前記（ａ）工程で、前記薄膜トランジスタを液体シリコン材料を塗布することにより又は液滴吐出法により形成する、有機強誘電体メモリの製造方法
【請求項３】
請求項１又は請求項２記載の有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記有機強誘電体層を液滴吐出法により所定のパターンに形成する、有機強誘電体メモリの製造方法。
【請求項４】
請求項１又は請求項２記載の有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記上部電極を所定のパターンを有するように形成し、前記所定のパターンを有する前記上部電極をマスクとして前記有機強誘電体層をアッシングすることにより、前記有機強誘電体層をパターニングする、有機強誘電体メモリの製造方法。
【請求項５】
請求項１から請求項４のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を導電性有機材料により形成する、有機強誘電体メモリ。
【請求項６】
請求項１から請求項５のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を液滴吐出法により所定のパターンに形成する、有機強誘電体メモリの製造方法。
【請求項７】
請求項１から請求項５のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記下部電極及び上部電極の少なくともいずれか一方を蒸着法又はメッキ法により形成する、有機強誘電体メモリの製造方法。
【請求項８】
請求項１から請求項７のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｆ）工程における前記第２の絶縁層の成膜温度は、前記（ｂ）工程における前記第１の絶縁層の成膜温度よりも低い、有機強誘電体メモリの製造方法。
【請求項９】
請求項１から請求項８のいずれかに記載の有機強誘電体メモリの製造方法において、
少なくとも前記（ａ）工程を第１の基板に対して行い、前記第１の基板の上方に前記薄膜トランジスタを含む被転写層を形成し、
少なくとも１回の転写工程により、前記被転写層を第２の基板に転写させることをさらに含む、有機強誘電体メモリの製造方法。
【請求項１０】
請求項１から請求項９のいずれかに記載の有機強誘電体メモリの製造方法において、
前記第２の基板は、フレキシブル基板である、有機強誘電体メモリの製造方法。
【請求項１１】
請求項１から請求項１０のいずれかに記載の有機強誘電体メモリの製造方法において、
前記有機強誘電体層は、ポリ（フッ化ビニリデン／トリフルオロエチレン）共重合体、ポリフッ化ブニリデン、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマー及び奇数ナイロンのいずれかの有機強誘電体材料からなる、有機強誘電体メモリの製造方法。
【請求項１２】
請求項１から請求項１１のいずれかに記載の有機強誘電体メモリの製造方法において、
前記（ｄ）工程後に、前記配線層の上方に中間絶縁層を形成することをさらに含み、
前記（ｅ）工程で、前記強誘電体キャパシタを前記中間絶縁層の上方に形成する、有機強誘電体メモリの製造方法。
【請求項１３】
蓄積容量型の有機強誘電体メモリであって、
薄膜トランジスタと、
前記薄膜トランジスタの上方に形成された第１の絶縁層と、
前記第１の絶縁層を貫通する第１のコンタクト層と、
前記第１の絶縁層を貫通する第２のコンタクト層と、
前記第１のコンタクト層を介して前記薄膜トランジスタと電気的に接続された配線層と、
前記第２のコンタクト層を介して前記薄膜トランジスタと電気的に接続され、かつ下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタと、
前記強誘電体キャパシタの上方に形成された第２の絶縁層と、
を含む、有機強誘電体メモリ。
【請求項１４】
請求項１３記載の有機強誘電体メモリにおいて、
前記下部電極及び前記上部電極の少なくともいずれか一方は、導電性有機材料からなる、有機強誘電体メモリ。
【請求項１５】
請求項１３又は請求項１４記載の有機強誘電体メモリにおいて、
フレキシブル基板の上方に形成されている、有機強誘電体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機強誘電体メモリ及びその製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリとして、ＰＺＴ系又はＳＢＴ系などの無機強誘電体層を含む強誘電体キャパシタの構造が周知である。無機強誘電体層は成膜するときに６００℃以上の高温のアニール処理を必要とする。そのため、強誘電体キャパシタを形成するための基板は耐熱性を有するものに限られ、ガラス基板やフレキシブル基板を基板として使用することは不可能である。さらに、無機強誘電体層はＰｂ、Ｂｉなどの重金属を含むので環境に有害であり、その取り扱いが煩雑である。
【特許文献１】特開平５−８９６６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的の１つは、製造プロセスの容易化及び設計自由度の向上が実現できる、有機強誘電体メモリ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る有機強誘電体メモリの製造方法は、
有機強誘電体メモリの製造方法であって、
（ａ）薄膜半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成すること、
（ｂ）前記薄膜トランジスタの上方に第１の絶縁層を形成すること、
（ｃ）前記第１の絶縁層に前記薄膜半導体層と電気的に接続する第１のコンタクト層、及び前記第１の絶縁層に前記薄膜半導体層と電気的に接続する第２のコンタクト層を形成すること、
（ｄ）前記第１のコンタクト層と電気的に接続する配線層を形成すること、
（ｅ）前記第２のコンタクト層と電気的に接続し、かつ下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタを形成すること、
（ｆ）前記強誘電体キャパシタの上方に第２の絶縁層を形成すること、
を含む。本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば１５０℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は液相プロセスによる低エネルギー処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
（２）この有機強誘電体メモリの製造方法において、
前記（ａ）工程で、前記薄膜トランジスタを液体シリコン材料を塗布することにより又は液滴吐出法により形成してもよい。これによれば、液体シリコン材料を用いることにより、コストのかかるレーザーアニールプロセスを省くことができる。また液滴吐出法を用いると直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
（３）この有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記有機強誘電体層を液滴吐出法により所定のパターンに形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
（４）この有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記上部電極を所定のパターンを有するように形成し、前記所定のパターンを有する前記上部電極をマスクとして前記有機強誘電体層をアッシングすることにより、前記有機強誘電体層をパターニングしてもよい。これによれば、上部電極をマスクとして利用することにより、有機強誘電体層をパターニングするためのマスクを形成する必要がなくなり、製造プロセスの容易化を図ることができる。
（５）この有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を導電性有機材料により形成してもよい。これによれば、導電性有機材料は通常の金属よりも柔軟性を有するので、強誘電体キャパシタのヒステリシス特性が良好になる。
（６）この有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記下部電極及び前記上部電極の少なくともいずれか一方を液滴吐出法により所定のパターンに形成してもよい。これにより、直接的にパターンを形成することができるので、製造プロセスの容易化を図ることができる。
（７）この有機強誘電体メモリの製造方法において、
前記（ｅ）工程で、前記下部電極及び上部電極の少なくともいずれか一方を蒸着法又はメッキ法により形成してもよい。これによれば、比較的に低パワーにより形成することができ、下地となる層のダメージを低減することができる。
（８）この有機強誘電体メモリの製造方法において、
前記（ｆ）工程における前記第２の絶縁層の成膜温度は、前記（ｂ）工程における前記第１の絶縁層の成膜温度よりも低くてもよい。これによれば、強誘電体キャパシタの熱によるダメージを低減することができる。
（９）この有機強誘電体メモリの製造方法において、
少なくとも前記（ａ）工程を第１の基板に対して行い、前記第１の基板の上方に前記薄膜トランジスタを含む被転写層を形成し、
少なくとも１回の転写工程により、前記被転写層を第２の基板に転写させることをさらに含んでもよい。これによれば、製造プロセスに要求される条件（プロセス耐性など）及び完成品に要求される条件（フレキシブル性など）の両方を満たすととともに、基板の選択自由度の向上を図ることができる。
（１０）この有機強誘電体メモリの製造方法において、
前記第２の基板は、フレキシブル基板であってもよい。
（１１）この有機強誘電体メモリの製造方法において、
前記有機強誘電体層は、ポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体、ポリフッ化ビニリデン、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマー及び奇数ナイロンのいずれかの有機強誘電体材料からなるものであってもよい。
（１２）この有機強誘電体メモリの製造方法において、
前記（ｄ）工程後に、前記配線層の上方に中間絶縁層を形成することをさらに含み、
前記（ｅ）工程で、前記強誘電体キャパシタを前記中間絶縁層の上方に形成してもよい。これによれば、強誘電体キャパシタを配線層よりも後工程において形成することができる。強誘電体層が配線工程から受けるダメージを最小限に抑えることが可能になるとともに、強誘電体層に配慮したプロセスを採用する必要がなくなるため、配線として最も適切なプロセスを利用することができる。
（１３）本発明に係る有機強誘電体メモリは、
蓄積容量型の有機強誘電体メモリであって、
薄膜トランジスタと、
前記薄膜トランジスタの上方に形成された第１の絶縁層と、
前記第１の絶縁層を貫通する第１のコンタクト層と、
前記第１の絶縁層を貫通する第２のコンタクト層と、
前記第１のコンタクト層を介して前記薄膜トランジスタと電気的に接続された配線層と、
前記第２のコンタクト層を介して前記薄膜トランジスタと電気的に接続され、かつ下部電極、有機強誘電体層及び上部電極を有する強誘電体キャパシタと、
前記強誘電体キャパシタの上方に形成された第２の絶縁層と、
を含む。本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば１５０℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
（１４）この有機強誘電体メモリにおいて、
前記下部電極及び前記上部電極の少なくともいずれか一方は、導電性有機材料からなるものであってもよい。これによれば、導電性有機材料は通常の金属よりも柔軟性を有するので、強誘電体キャパシタのヒステリシス特性が良好になる。
（１５）この有機強誘電体メモリにおいて、
フレキシブル基板の上方に形成されていてもよい。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態について図面を参照して説明する。
【０００６】
図１〜図１５は本実施の形態に係る有機強誘電体メモリの製造方法を示す図であり、図１６及び図１７はそれぞれ本実施の形態に係る有機強誘電体メモリ及びその回路を示す図である。
【０００７】
（有機強誘電体メモリの製造方法）
本実施の形態では、蓄積容量型（例えばいわゆる１トランジスタ１キャパシタ型）の有機強誘電体メモリを製造する。
【０００８】
（１）図１に示すように、第１の基板１００を用意する。本実施の形態に示す例では、第１の基板１００は転写用基板であり、製造プロセスにおいてのみ使用する基板である。第１の基板１００には、後述の工程により、少なくとも薄膜トランジスタ１１０を含む被転写層１７０が形成される。第１の基板１００上の被転写層１７０は、最終的に第２の基板２００に転写される（図１４参照）。転写技術を適用することにより、製造プロセスに要求される条件（プロセス耐性など）及び完成品に要求される条件（フレキシブル性など）の両方を満たすことが可能になる。
【０００９】
第１の基板１００は、有機強誘電体メモリの製造プロセスに耐性（耐熱性）を有するものであればその材質は限定されない。例えば、第１の基板１００は、製造プロセスの最高温度（例えば４００℃〜６００℃程度）以上の歪点を有するものであってもよい。また、第１の基板１００は光透過性を有していてもよい。第１の基板１００は、ガラス基板（例えば石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２）、半導体基板（例えばシリコン基板）、金属基板、又は耐熱性を有していれば樹脂基板であってもよい。
【００１０】
必要があれば基板１００上に分離層１０２を形成する。分離層１０２は、後述の転写工程において、第１の基板１００の剥離を容易にするためのものである。分離層１０２は、光吸収により結合力を消失するものであってもよいし、その他の物理的・化学的作用により結合力を消失するものであってもよい。分離層１０２は熱又は光により接着力を消失する接着層であってもよい。分離層１０２の材質としては、例えばアモルファスシリコンなどの半導体、強誘電体、各種酸化物セラミックス、有機材料、低融点金属、ＵＶ硬化型接着材料などが挙げられる。
【００１１】
第１の基板１００（図１では分離層１０２）上に、絶縁層（例えばＳｉＯ２層）１０４を形成してもよい。絶縁層１０４は、例えば有機シリコン材料であるＴＥＯＳ（Tetra Ethyl Ortho Silicate（Ｓｉ（ＯＣ２Ｈ５）４））を原材料としたプラズマＣＶＤ法により形成することができる。絶縁層１０４は、薄膜トランジスタ１１０の保護、遮光、絶縁、マイグレーションの防止などの機能を有する。あるいは、絶縁層１０４を形成することなく、第１の基板１００（又は分離層１０２）上に直接的に薄膜トランジスタ１１０を形成してもよい。
【００１２】
（２）図２〜図６に示すように、薄膜トランジスタ１１０を形成する。薄膜トランジスタ１１０は、低温ポリシリコン（ＬＴＰＳ：Low Temperature Poly-Silicon）プロセスにより形成することができる。プロセス温度を例えば約６００℃以下（例えば約４００℃以下）にすることにより、例えば第１の基板１００としてガラス基板が使用可能になる。また、薄膜トランジスタ１１０を液体シリコン材料を塗布することにより又は液吐出法により形成してもよい。
【００１３】
まず、図２に示すように薄膜半導体層１１２を絶縁層１０４上に形成する。例えば、アモルファスシリコン層をＣＶＤ法により成膜し、必要に応じて脱水素アニールを行った後、アモルファスシリコン層をエキシマレーザ等でレーザアニールすることにより、多結晶化させる。こうして、薄膜半導体層１１２としてポリシリコン層を形成する。その後、図３に示すように、例えばドライエッチングによりパターニングして、所定のパターンを有する薄膜半導体層（ポリシリコン層）１１４を形成する。
【００１４】
次に、図４に示すように、少なくとも薄膜半導体層１１４上にゲート絶縁層（例えばＳｉＯ２層）１１６を形成する。ゲート絶縁層１１６は、例えばＴＥＯＳ−ＣＶＤ法により形成することができる。その後、図５に示すようにゲート電極１１８（例えばＡｌ，ＭｏＷ合金，Ｃｒ電極など）をパターニングして形成し、ゲート電極１１８をマスクとして薄膜半導体層１１４に所定の不純物をドーピングし、不純物活性化のためのアニールを行う。こうして、図６に示すように、薄膜半導体層１１４に不純物領域（ソース領域及びドレイン領域）１１４ａ，１１４ｂを形成する。なお、ゲート絶縁層とは、ゲート電極に重なる部分を少なくとも含み、例えばゲート電極に重なる部分及びその周囲の部分を指す。このことは、以下の説明においても同様である。
【００１５】
図６に示すように、薄膜トランジスタ１１０は、薄膜半導体層１１４と、ゲート絶縁層１１６、ゲート電極１１８と、を含む。薄膜トランジスタ１１０の構造は、上述したトップゲート型（コプラナー型）に限らず、例えばゲート電極１１８が第１の基板１００側に配置されるボトムゲート型であってもよい。また、薄膜トランジスタ１１０は、上述した低温ポリシリコン薄膜トランジスタに限らず、その他の形態を適用してもよい。
【００１６】
（３）図７に示すように、薄膜トランジスタ１１０上に第１の絶縁層１２０を形成する。
【００１７】
第１の絶縁層１２０は、例えばＴＥＯＳ−ＣＶＤ法により３００℃程度で形成することができる。第１の絶縁層１２０は、低温ポリシリコン薄膜トランジスタの形成工程において通常用いられる手法により形成することができる。第１の絶縁層１２０は、薄膜トランジスタ１１０を被覆して形成する。その後、第１の絶縁層１２０に第１及び第２のコンタクトホール１２２，１２４を形成する。第１のコンタクトホール１２２は、薄膜トランジスタ１１０と後述の配線層１８０（図８参照）を相互に接続するための貫通穴である。第２のコンタクトホール１２４は、薄膜トランジスタ１１０と後述の強誘電体キャパシタ１３０（図１０参照）を相互に接続するための貫通穴である。第１のコンタクトホール１２２からは薄膜半導体層１１４の一方の不純物領域１１４ｂを露出させ、第２のコンタクトホール１２４からは薄膜半導体層１１４の他方の不純物領域１１４ａを露出させる。第１及び第２のコンタクトホール１２２，１２４は、例えばドライエッチング法により形成することができる。
【００１８】
（４）図８〜図１０に示すように、第１及び第２のコンタクト層１２６，１２８、配線層１８０、強誘電体キャパシタ１３０を形成する。
【００１９】
（４−１）第１のコンタクト層１２６は、第１のコンタクトホール１２２を埋めるように形成し、第２のコンタクト層１２８は、第２のコンタクトホール１２４を埋めるように形成する。
【００２０】
第１のコンタクト層１２６は、例えば図８に示すように第１のコンタクトホール１２２の内部のみに形成してもよいし、第１のコンタクトホール１２２の内部のみならず、さらに第１の絶縁層１２０の上面に至るように形成してもよい。第１のコンタクト層１２６は、絶縁材料との境界面に形成される薄いバリア層（例えばＴｉ層、ＴｉＮ層など）と、バリア層よりも内側に形成される導電層（例えばＷ層、Ａｌ層など）と、を含む。ただし、バリア層は必須ではない。第１のコンタクト層１２６は、第１のコンタクトホール１２２の内部を含む第１の絶縁層１２０上の全面に成膜した後、ＣＭＰ法及びエッチング法等を適宜利用することにより形成することができる。これらの内容は、第２のコンタクト層１２８についても適用することができる。
【００２１】
なお、第１のコンタクト層１２６は、導電性を有していればその材質は限定されず、例えば後述の配線層１８０と同一材質により形成してもよい。また、第１のコンタクト層１２６を後述の配線層１８０と同一手法により（例えば一体的に）形成してもよい。
【００２２】
上述と同様に、第２のコンタクト層１２８は、導電性を有していればその材質は限定されず、例えば後述の強誘電体キャパシタ１３０の下部電極１３２（又は上部電極１３６）と同一材質により形成してもよい。また、第２のコンタクト層１２８を後述の下部電極１３２と同一手法により（例えば一体的に）形成してもよい。
【００２３】
（４−２）図８に示すように、配線層１８０を第１のコンタクト層１２６を含む領域上に形成する。配線層１８０は、例えばアルミニウムなどの金属材料から形成することができる。例えば、配線層１８０となる材料を全面にスパッタ法又はＣＶＤ法などにより成膜し、その後エッチングすることにより、所定のパターンを有する配線層１８０を形成する。配線層１８０は、第１のコンタクト層１２６を介して薄膜トランジスタ１１０に電気的に接続されている。
【００２４】
（４−３）図９に示すように、強誘電体キャパシタ１３０のうち、まず下部電極１３２を形成する。例えば下部電極１３２を、第２のコンタクト層１２８を含む領域上に形成する。下部電極１３２及び配線層１８０は、第１の絶縁層１２０上に形成することができる。すなわち、強誘電体キャパシタ１３０及び配線層１８０を同一レベル層に形成することができる。
【００２５】
下部電極１３２は、液滴吐出部（例えばプリンタヘッド）１８２からインク１８４を吐出する液滴吐出法により形成することができる。インク１８４は、導電性微粒子を含む分散液（例えば金属インク）であってもよい。導電性微粒子としては、例えば金、銀、銅、パラジウム、ニッケル、タンタル、アルミなどの金属微粒子、酸化物導電体の微粒子又は超電導体などのその他の微粒子が挙げられる。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、有機物などのコート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していてもよい。必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合（例えば焼結）させる処理（加熱）を行う。また吐出液として、導電性有機材料が溶解した溶液でもよい。
【００２６】
下部電極１３２が導電性有機材料であれば、導電性有機材料は通常の金属よりも柔軟性を有するので、有機強誘電体層１３４の下地として使用すると、強誘電体キャパシタ１３０のヒステリシス特性が良好になる。導電性有機材料としては、例えば、導電性高分子であるポリエチレンジオキサンチオフェン（ＰＥＤＯＴ）、ポリアニリンなどが挙げられる。
【００２７】
液滴吐出法としては、インクジェット法、ジェルジェット（登録商標）法又はディスペンサ法を適用することができる。例えばインクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインクを無駄なく経済的に設けることができる。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する下部電極１３２を直接形成することが可能になる。
【００２８】
あるいは、下部電極１３２をスパッタ法、蒸着法により形成してもよい。その場合、必要に応じてフォトリソグラフィ技術及びエッチング技術を組み合わせてパターニングすることができる。また、下部電極１３２をメッキ法（例えば電気メッキ法又は無電解メッキ法）により形成してもよい。メッキ法の場合、あらかじめレジストの開口領域を所定のパターンに形成することにより、所定のパターンを有する下部電極１３２を直接形成することができ、エッチング工程を省略することができる。
【００２９】
（４−４）次に、図１０に示すように、下部電極１３２上に有機強誘電体層１３４を形成する。有機強誘電体層１３４の有機強誘電体材料としては、例えばポリ（フッ化ビニリデン−トリフルオロエチレン）（Ｐ（ＶＤＦ−ＴｒＦＥ））共重合体、ポリフッ化ビニリデン（ＰＶＤＦ）、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマー及び奇数ナイロンなどが挙げられる。例えば、ＶＤＦ：ＴｒＦＥ比が７５：２５のポリ（フッ化ビニリデン−トリフルオロエチレン）共重合体を溶媒（例えばケトン系の溶媒）に溶かして所定の溶液にした後、下部電極１３２を含む領域上に成膜し、１４０℃〜１５０℃程度でアニールし、結晶化させる。有機強誘電体材料の場合、無機強誘電体材料と比較すると極めて低温でアニールすることができる。そのため、製造プロセスに使用する基板の選択自由度が高い。また、配線層１８０に熱によるダメージを与えることがないので、配線層１８０を強誘電体キャパシタ１３０よりも前工程に形成することが可能になり製造自由度も高い。また、低エネルギー処理により製造プロセスの容易化を図ることができる。さらに、有機強誘電体材料の配向性は、下地（下部電極１３２）にはあまり依存しないため、下部電極１３２の材料選択自由度の向上を図ることもできる。なお、有機強誘電体材料は重金属を含まないので、環境負荷の問題がなく、容易に廃棄可能である取り扱いが簡単である。
【００３０】
有機強誘電体層１３４の成膜方法は、真空蒸着法、スピンコート法、ＬＢ（Langmuir-Blodgett）法、上述した液滴吐出法、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法などが挙げられる。液滴吐出法によれば、所定のパターンを有する有機強誘電体層１３４を直接形成することができる。また、ＬＳＭＣＤ法の場合も選択成長技術を組み合わせることにより、同様に所定のパターンに直接形成することができる。また、その他の方法の場合、必要に応じて有機強誘電体層１３４をエッチングによりパターニングしてもよい。
【００３１】
（４−５）次に、図１０に示すように、有機強誘電体層１３４上に上部電極１３６を形成する。上部電極１３６の形成方法としては、上述した下部電極１３２の形成方法の内容を適用することができる。上部電極１３６の場合、下地となる有機強誘電体層１３４にダメージが与えられないように低パワーにより成膜することが好ましい。すなわち、上部電極１３６を蒸着法、メッキ法又は液滴吐出法により形成すると、成膜時のスパッタ法などにおける高エネルギー粒子による有機強誘電体層１３４のダメージを低減することができるので効果的である。
【００３２】
なお、強誘電体キャパシタ１３０の形成工程は、配線層１８０の形成後に行ってもよいし、配線層１８０の形成前に行ってもよい。本実施の形態によれば、強誘電体キャパシタ１３０を低温プロセスにより製造することができるので、配線層１８０に熱によるダメージを与えることがなく、製造自由度の向上を図ることができる。
【００３３】
こうして、下部電極１３２、有機強誘電体層１３４及び上部電極１３６を含む強誘電体キャパシタ１３０を形成することができる。この強誘電体キャパシタ１３０は、第２のコンタクト層１２８を介して薄膜トランジスタ１１０に電気的に接続されている。薄膜トランジスタ１１０は、強誘電体キャパシタ１３０への電荷蓄積のオン・オフを選択する選択トランジスタとして機能する。
【００３４】
（５）図１１に示すように、強誘電体キャパシタ１３０上に第２の絶縁層１４０を形成する。第２の絶縁層１４０は、その上にさらにデバイスを形成するための層間絶縁層であってもよいし、最上層のパッシベーション層であってもよい。第２の絶縁層１４０は、強誘電体キャパシタ１３０を被覆して形成する。第２の絶縁層１４０の成膜温度は、上述した第１の絶縁層１２０の成膜温度よりも低くてもよい。特に、第２の絶縁層１４０の成膜温度が、例えば有機強誘電体層１３４の成膜温度よりも低くければ、強誘電体キャパシタ１３０の熱によるダメージを低減することができる。第２の絶縁層１４０は、例えばテトラメチルシラン（ＴＭＳ）をＣＶＤ法により室温で成膜してもよい。あるいは、第２の絶縁層１４０として、ポリメタクリル酸メチル（ＰＭＭＡ）又は光硬化型樹脂（例えばＵＶ硬化型樹脂）を成膜してもよい。いずれも少なくとも有機強誘電体層１３４の成膜温度よりも低温（例えば約１５０℃以下）により形成することができる。第２の絶縁層１４０は、上述したＣＶＤ法以外に、例えばシリカ微粒子を含む分散液や樹脂材料をスピンコート法、液滴吐出法、ＬＳＭＣＤ法などにより成膜することができる。
【００３５】
なお、第２の絶縁層１４０の形成工程のみならず、強誘電体キャパシタ１３０の形成工程以降は、有機強誘電体層１３４の成膜温度（詳しくは結晶化時の温度）以上の高温のアニール処理を行わないほうが好ましい。こうすることにより、強誘電体キャパシタ１３０の熱によるダメージを低減することができる。
【００３６】
（６）転写技術を適用する場合には、図１２〜図１４に示すように、少なくとも１回（図では２回）の転写工程により被転写層１７０を完成品としての第２の基板２００に転写する。
【００３７】
例えば図１２に示すように、第１の基板１００（分離層１０２）上の被転写層１７０を他の基板（例えばガラス基板）１５０に転写する。その場合、基板１５０と被転写層１７０を図示しない接着層（例えば光硬化型接着層）により接着してもよい。その後、図１３及び図１４に示すように、分離層１０２の結合力を消失又は低減させ、第１の基板１００と分離層１０２を順次又は同時に剥離する。分離層１０２の結合力を消失又は低減させる方法は上述した通りである。そして、最終的には被転写層１７０の一部（例えば絶縁層１０４）を露出させ、被転写層１７０を第２の基板２００に転写する。被転写層１７０と第２の基板２００の結合手段は限定されるものではなく、すでに説明した方法を適用することができる。
【００３８】
こうして、第２の基板２００上に被転写層１７０（薄膜トランジスタ１１０及び強誘電体キャパシタ１３０を含む）を形成することができる。第２の基板２００は、第１の基板１００よりも耐熱性の低い（例えば歪点の低い）材料から構成されていてもよい。第２の基板２００は、ポリイミド樹脂などのフレキシブル基板であってもよいし、第１の基板１００よりも耐熱性の低いガラス基板であってもよい。あるいは、第２の基板２００は、液晶素子やＥＬ素子などの電気光学素子、その他の電子部品が搭載又は内蔵されているものであってもよい。その場合も、第２の基板２００の電気光学素子又は電子部品の耐熱性が低ければ、上述した転写工程を行うと効果的である。
【００３９】
なお、上述とは異なり、１回の転写により、第１の基板１００から第２の基板２００に直接的に被転写層１７０を転写してもよい。その場合には、第２の基板２００側から順に強誘電体キャパシタ１３０及び薄膜トランジスタ１１０が配置される。
【００４０】
（有機強誘電体メモリの構造）
こうして、図１５に示すように、有機強誘電体メモリ１０００を形成することができる。この有機強誘電体メモリ１０００は、薄膜トランジスタ１１０と、第１の絶縁層１２０と、第１及び第２のコンタクト層１２６，１２８と、配線層１８０と、強誘電体キャパシタ１３０と、第２の絶縁層１４０と、を含む。図１６の回路図を参照すると、ワード線（ＷＬ）が薄膜トランジスタ１１０のゲート電極１１８に電気的に接続され、ビット線（ＢＬ）が配線層１８０に電気的に接続され、プレート線（ＰＬ）が強誘電体キャパシタ１３０の上部電極１３６に電気的に接続されている。有機強誘電体メモリ１０００は、第２の基板（例えばフレキシブル基板）２００上に形成されていてもよい。
【００４１】
なお、本実施の形態に係る有機強誘電体メモリは、上述の製造方法から導くことができる内容を含む。
【００４２】
（第１の変形例）
図１７は、本実施の形態の第１の変形例を示す図であり、有機強誘電体メモリ及びその製造方法を説明する図である。
【００４３】
本変形例では、強誘電体キャパシタ２３０を配線層１８０よりも上層に形成する。すなわち、配線層１８０を形成した後、配線層１８０上に中間絶縁層１９０を形成し、中間絶縁層１９０上に強誘電体キャパシタ２３０（下部電極２３２、有機強誘電体層２３４、上部電極２３６を含む）を形成する。その場合、第１の絶縁層１２０及び中間絶縁層１９０を連続して貫通する第２のコンタクト層２２８により、薄膜トランジスタ１１０及び強誘電体キャパシタ２３０の電気的接続を図ることができる。中間絶縁層１９０の形成方法及び材料は、第１の絶縁層１２０の内容を適用することができる。なお、強誘電体キャパシタ２３０上に第２の絶縁層１４０を形成することは、すでに説明した通りである。
【００４４】
本変形例によれば、有機強誘電体層２３４を含む強誘電体キャパシタ２３０を形成するので、例えば１５０℃以下の低温プロセスが可能になり、必要な配線層１８０等の素子を形成した後に強誘電体キャパシタ２３０を形成しても、配線層１８０等の素子に熱によるダメージを与えることがない。また、薄膜トランジスタ１１０及びその他の導電部（配線層１８０など）の形成工程と、強誘電体キャパシタ２３０の形成工程とを分離して行うことができるので、いずれか一方の工程が他方により制約されることがなく、製造自由度の向上を図ることができる。
【００４５】
（第２の変形例）
図１８は、本実施の形態の第２の変形例を示す図であり、有機強誘電体メモリの回路図である。上述の内容では、１トランジスタ１キャパシタ型の例を説明したが、本発明はこれに限定されるものではなく、いわゆる２トランジスタ２キャパシタ型の有機強誘電体メモリについて適用することができる。このメモリ構造によれば、上述した効果に加え、動作余裕度が高く、製造工程等に起因する特性ばらつきに対して強いという特徴がある。あるいは、上述の１Ｔ１Ｃ型、２Ｔ２Ｃ型とは別の他の蓄積容量型について本発明の内容を適用してもよい。
【００４６】
（第３の変形例）
図１９〜図２２は、本実施の形態の第３の変形例を示す図であり、有機強誘電体メモリの製造方法を示す図である。本変形例では、強誘電体キャパシタ２３０のパターニング方法が上述と異なっている。
【００４７】
まず、図１９に示すように、所定のパターン及びその周囲を含む領域に、下部電極１３２ａ、有機強誘電体層１３４ａ、上部電極１３６ａを順に積層する。その後、図２０に示すように上部電極１３６をパターニングして形成する。例えばウエットエッチングによりパターニングすることができる。あるいは、所定のパターンを有する上部電極１３６を液滴吐出法により直接的に有機強誘電体層１３４ａに形成してもよい。
【００４８】
その後、図２０に示すように、所定のパターンを有する上部電極１３６をマスクとして有機強誘電体層１３４ａをアッシングする。すなわち、反応性ガス（例えばプラズマ酸素ガスなど）により、有機強誘電体層１３４ａのうちマスク（上部電極１３６）から露出する領域を揮発させて除去する。こうして、図２１に示すように、有機強誘電体層１３４を上部電極１３６と同一パターンに形成することができる。
【００４９】
あるいは、ドライエッチングにより上部電極１３６をパターニングすることにより、アッシングと同様の作用によって有機強誘電体層１３４を同時にパターニングしてもよい。
【００５０】
なお、図２２に示すように、下部電極１３２を所定の方法によりパターニングすることで、強誘電体キャパシタ１３０を形成することができる。
【００５１】
本変形例によれば、上部電極１３６をマスクとして利用することにより、有機強誘電体層１３４をパターニングするためのマスクを形成する必要がなくなり、製造プロセスの容易化を図ることができる。
【００５２】
（その他の変形例）
上述の製造方法では転写技術を適用した例を説明したが、完成品としての基板（第２の基板２００）上に対して薄膜トランジスタ１１０及び強誘電体キャパシタ１３０などを直接形成してもよい。その場合に、使用する基板は、薄膜トランジスタ１１０及び強誘電体キャパシタ１３０の形成工程に対して耐熱性を有することが好ましい。
【００５３】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図２】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図３】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図４】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図５】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図６】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図７】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図８】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図９】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１０】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１１】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１２】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１３】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１４】本発明の実施の形態に係る有機強誘電体メモリの製造方法を示す図である。
【図１５】本発明の実施の形態に係る有機強誘電体メモリを示す図である。
【図１６】本発明の実施の形態に係る有機強誘電体メモリの回路図である。
【図１７】本発明の実施の形態の変形例を示す図である。
【図１８】本発明の実施の形態の変形例を示す図である。
【図１９】本発明の実施の形態の変形例を示す図である。
【図２０】本発明の実施の形態の変形例を示す図である。
【図２１】本発明の実施の形態の変形例を示す図である。
【図２２】本発明の実施の形態の変形例を示す図である。
【符号の説明】
【００５５】
１００…第１の基板  １０２…分離層  １０４…絶縁層  １１０…薄膜トランジスタ
１１４…薄膜半導体層  １２０…第１の絶縁層  １２２…第１のコンタクトホール
１２４…第２のコンタクトホール  １２６…第１のコンタクト層
１２８…第２のコンタクト層  １３０…強誘電体キャパシタ  １３２…下部電極
１３４…有機強誘電体層  １３６…上部電極  １５０…第２の絶縁層
１７０…被転写層  １８０…配線層  １９０…中間絶縁層  ２００…第２の基板
２２８…第２のコンタクト層  ２３０…強誘電体キャパシタ  ２３４…有機強誘電体層
２３６…上部電極
【図１】
2006253295.tif 000003
【図２】
2006253295.tif 000004
【図３】
2006253295.tif 000005
【図４】
2006253295.tif 000006
【図５】
2006253295.tif 000007
【図６】
2006253295.tif 000008
【図７】
2006253295.tif 000009
【図８】
2006253295.tif 000010
【図９】
2006253295.tif 000011
【図１０】
2006253295.tif 000012
【図１１】
2006253295.tif 000013
【図１２】
2006253295.tif 000014
【図１３】
2006253295.tif 000015
【図１４】
2006253295.tif 000016
【図１５】
2006253295.tif 000017
【図１６】
2006253295.tif 000018
【図１７】
2006253295.tif 000019
【図１８】
2006253295.tif 000020
【図１９】
2006253295.tif 000021
【図２０】
2006253295.tif 000022
【図２１】
2006253295.tif 000023
【図２２】
2006253295.tif 000024