(57)【要約】【課題】  ＦＥＴを安定的に駆動してスピーカにより拡声する際のノイズを低減させることできるデジタル増幅装置を提供すること。【解決手段】  Ｄ級アンプ１００は、当該取得された音信号をパルス幅変調し、所定の波高値を有する変調信号を生成するモジュレータ１０３と、生成された変調信号の波高値を変化させ、当該変調信号の波高値を制御する駆動制御手段と、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２を有し、当該ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２を用いてパルス波形を維持しつつ当該変調信号を増幅する増幅回路２００と、駆動時におけるＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２の温度を検出する検出回路１０４と、を備え、駆動制御部３００が、検出された電圧駆動素子の温度に基づいて変調信号の波高値を制御し、当該波高値が制御された変調信号をＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２に供給する構成を有している。【選択図】  図１
2006014236.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号である音信号を増幅してスピーカに出力するＤ級増幅装置であって、
前記音信号を取得する取得手段と、
前記取得された音信号をパルス幅変調し、所定の波高値を有するパルス幅変調信号を生成する変調手段と、
前記生成されたパルス幅変調信号の波高値を変化させ、当該パルス幅変調信号の波高値を制御する制御手段と、
電圧制御型駆動素子を有し、当該電圧制御型駆動素子を用いてパルス波形を維持しつつ当該パルス幅変調信号を増幅する増幅手段と、
駆動時における前記電圧駆動素子の温度を検出する検出手段と、
を備え、
前記制御手段が、前記検出された電圧駆動素子の温度に基づいて前記パルス幅変調信号の波高値を制御し、当該波高値が制御されたパルス幅変調信号を前記電圧制御型駆動素子に供給することを特徴とするＤ級増幅装置。
【請求項２】
請求項１に記載のＤ級増幅装置において、
前記制御手段が、
前記検出手段によって検出された温度に基づいて前記パルス幅変調信号の波高値を制御するための制御電圧を生成する生成手段と、
前記生成された制御電圧に基づいてパルス幅変調信号の波高値を可変制御する可変制御手段と、
を有することを特徴するＤ級増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の変調信号として得られたデジタル信号である音信号を増幅するデジタル増幅装置の技術分野に属する。
【背景技術】
【０００２】
従来、Ａ級アンプ、Ｂ級アンプ又はＣ級アンプ等の各種のオーディオ製品用の増幅装置（以下、アンプともいう。）が知られており、最近では、アンプの小型化および効率化の観点からデジタル増幅装置（以下、Ｄ級アンプともいう。）が普及され始めている。
【０００３】
このＤ級アンプは、デジタル信号である音信号に対してＰＷＭ（Pulse Width Modulation）変調を施し、当該変調により得られる変調信号を矩形波のまま増幅し、その後ＬＰＦ（Low Pass Filter）を介してスピーカに出力するようになっている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、通常、Ｄ級アンプは、ＰＷＭ変調された信号を矩形波のまま増幅する際に、ＭＯＳ（Metal Oxide Semiconductor）型電界効果トランジスタ（以下、ＭＯＳＦＥＴという。）を用いているので、当該Ｄ級アンプの駆動中に温度特性によって当該ＭＯＳＦＥＴを駆動するための最適な駆動電圧を安定的に供給することができず、増幅された信号に付加されるノイズを低減させる対策が必要となっている。
【０００５】
本発明は、上記の各問題点に鑑みて為されたもので、その課題の一例としては、ＦＥＴの温度に基づいて当該ＦＥＴに供給するＰＷＭ変調された変調信号の波高値を変化させ、当該ＦＥＴを安定的に駆動してスピーカによって拡声される際の信号に負荷されるノイズを低減させることできるデジタル増幅装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、請求項１に記載の発明は、デジタル信号である音信号を増幅してスピーカに出力するＤ級増幅装置であって、前記音信号を取得する取得手段と、前記取得された音信号をパルス幅変調し、所定の波高値を有するパルス幅変調信号を生成する変調手段と、前記生成されたパルス幅変調信号の波高値を変化させ、当該パルス幅変調信号の波高値を制御する制御手段と、電圧制御型駆動素子を有し、当該電圧制御型駆動素子を用いてパルス波形を維持しつつ当該パルス幅変調信号を増幅する増幅手段と、駆動時における前記電圧駆動素子の温度を検出する検出手段と、を備え、前記制御手段が、前記検出された電圧駆動素子の温度に基づいて前記パルス幅変調信号の波高値を制御し、当該波高値が制御されたパルス幅変調信号を前記電圧制御型駆動素子に供給すること構成を有している。
【発明を実施するための最良の形態】
【０００７】
次に、本願に好適な実施の形態について、図面に基づいて説明する。
【０００８】
なお、以下に説明する実施形態は、デジタル信号である音信号をＰＷＭ方式により変調した後に増幅するＤ級アンプに対して本願のデジタル増幅装置を適用した場合の実施の形態である。また、当該Ｄ級アンプには、当該音信号自体の音量及び音色等を調整するプリアンプを含む。
【０００９】
まず、図１を用いて本実施形態におけるＤ級アンプの構成について説明する。なお、図１は、本実施形態のＤ級アンプの概要構成を示すブロック図である。
【００１０】
本実施形態のＤ級アンプ１００は、入力された音信号をＰＷＭ変調し、当該ＰＷＭ変調された音信号（以下、変調信号という。）を増幅するようになっており、増幅された変調信号を、ＬＰＦ（Low Pass Filter）１０５を介してスピーカ１０に出力するようになっている。
【００１１】
このＤ級アンプ１００は、図１に示すように、入力端子１０１に接続され、入力された音信号を所定の信号レベルに増幅するプリアンプ１０２と、入力された音信号をＰＷＭ変調するモジュレータ１０３と、変調された音信号である変調信号を増幅する増幅回路２００と、増幅回路２００の温度を検出する検出回路１０４と、増幅回路２００と連動して入力タイミングの制御を行うとともに、検出回路１０４によって検出された温度に基づいて当該増幅回路２００の駆動制御を行う駆動制御部３００と、ＬＰＦ１０５と、ユーザの操作指示を入力するための操作部１０６と、操作部１０６によって入力された操作指示に基づいて各部を制御する操作制御部１０７と、を有している。
【００１２】
なお、例えば、本実施形態のモジュレータ１０３は、本発明の取得手段および変調手段を構成し、増幅回路２００は、本発明の増幅手段を構成する。また、例えば、本実施形態の駆動制御部３００は、本発明の制御手段を構成し、検出回路１０４は、本発明の検出手段を構成する。
【００１３】
プリアンプ１０２には、入力端子１０１を介して外部より音信号が入力されるようになっており、このプリアンプ１０２は、操作制御部１０７の指示に基づいて、入力された音信号に対して所定の波形変形や音量調整等の信号処理を行い、当該信号処理された音信号を制御部およびモジュレータ１０３に出力するようになっている。
【００１４】
モジュレータ１０３には、所定の信号処理が為された音信号が入力されるようになっており、このモジュレータ１０３は、入力された音信号をＰＷＭ変調し、当該ＰＷＭ変調された音信号を変調信号（パルス幅変調信号ともいう。）として駆動制御部３００に出力するようになっている。
【００１５】
駆動制御部３００には、ＰＷＭ変調された変調信号が入力されるようになっており、この駆動制御部３００は、入力された変調信号の増幅回路２００における出力タイミングの制御、当該変調信号の波高値の制御、および、後述するように増幅回路２００に設けられた電界効果型トランジスタ（以下、ＦＥＴ：Field Effect Transistorという。）への変調信号の供給制御を行うようになっている。また、この駆動制御部３００は、出力タイミングおよび波高値が制御された変調信号を、増幅回路２００を駆動するための駆動信号として増幅回路２００に出力するようになっている。
【００１６】
なお、本実施形態における駆動制御部３００の構成およびその動作の詳細については、後述する。
【００１７】
増幅回路２００には、駆動制御部３００から出力された駆動信号が入力されるようになっており、この増幅回路２００は、入力された駆動信号を所定の信号レベルに増幅し、当該増幅された駆動信号をＬＰＦ１０５に出力するようになっている。
【００１８】
具体的には、この増幅回路２００は、ＭＯＳ（Metal Oxide Semiconductor）型のトランジスタであって、ｎ型の２つのＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２と、スピーカ１０を駆動するための駆動電圧ＶＤＤを印加するための直流電源ＶＬ（１）２０３および直流電源ＶＬ（２）２０４と、により構成され、入力された変調信号が各ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２に供給され、当該変調信号を増幅するようになっている。そして、この増幅回路２００は、増幅された駆動信号を増幅信号としてＬＰＦ１０５に出力するようになっている。
【００１９】
例えば、本実施形態の増幅回路２００では、ＦＥＴ（Ａ）２０１のドレイン端子が直流電源ＶＬ（１）２０３の正極に接続されており、直流電源ＶＬ（１）２０３の負極が直流電源ＶＬ（２）２０４の正極に接続されている。また、直流電源ＶＬ（２）２０４の負極がＦＥＴ（Ｂ）２０２のソース端子に接続されており、ＦＥＴ（Ｂ）２０２のドレイン端子がＦＥＴ（Ａ）２０１のソース端子に接続されている。そして、ＦＥＴ（Ａ）２０１とＦＥＴ（Ｂ）２０２との間および直流電源ＶＬ（１）２０３と直流電源ＶＬ（２）２０４との間に、それぞれＬＰＦ１０５に接続される接続点が設けられている。
【００２０】
また、各ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２には、駆動制御部３００の供給制御により、ＦＥＴ（Ａ）２０１とＦＥＴ（Ｂ）２０２の入力が切り換わる、すなわち、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２のオン／オフ動作を行うようになっており、この増幅回路２００は、後述するように、駆動制御部３００から出力された駆動信号が入力されると、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２のオン／オフ動作により、直流電源ＶＬ（１）２０３および直流電源ＶＬ（２）２０４を用いたＤ級増幅動作を実行するようになっている。
【００２１】
検出回路１０４は、増幅回路２００に設けられたＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２の双方に設けられ、当該各ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２の駆動時の温度を検出する検出素子１０４ａおよび１０４ｂを有し、当該検出素子１０４ａおよび１０４ｂによって温度を検出するようになっている。例えば、本実施形態では、検出回路１０４は、サーミスタなどの検出素子１０４ａおよび１０４ｂによって構成され、当該サーミスタの端子を駆動制御部３００に接続するようになっている。
【００２２】
操作部１０６は、各種確認ボタン、選択ボタン及び数字キー等の多数のキーを含むリモートコントロール装置または各種キーボタンにより構成されており、特に、本実施形態では、スピーカ１０から音信号を拡声する際の音量（出力レベル）を設定するために用いられるようになっている。
【００２３】
操作制御部１０７は、操作部１０６によって入力されたユーザの指示に基づいて各部を制御するようになっており、特に、本実施形態では、当該操作部１０６において設定された音量レベルに基づいてプリアンプ１０２を制御するようになっている。
【００２４】
ＬＰＦ１０５は、増幅回路２００およびスピーカ１０に接続されるようになっており、このＬＰＦ１０５は、入力された増幅信号に対して高域遮断処理が施され、当該高域遮断処理が為された信号がスピーカ１０に出力されるようになっている。
【００２５】
なお、スピーカ１０に当該ＬＰＦ１０５から出力された信号が入力されると、当該入力された信号に基づいて外部に拡声するようになっている。
【００２６】
次に、上述の図１の他に図２を用いて本実施形態の駆動制御部３００の構成およびその動作について説明する。なお、図２は、本実施形態における駆動制御部３００の構成を示すブロック図の一例である。
【００２７】
本実施形態の駆動制御部３００は、上述のように、入力された変調信号の増幅回路２００における出力タイミングの制御、当該変調信号の波高値の制御、および、増幅回路２００に設けられたＦＥＴの供給制御を行うようになっており、出力タイミングおよび波高値が制御された変調信号を、増幅回路２００を駆動するための駆動信号として増幅回路２００に出力するようになっている。
【００２８】
具体的には、この駆動制御部３００は、図１に示すように、入力された変調信号の増幅回路２００における入力タイミングの制御を行うＤＴＣ（Dead Time Controller）３１０と、増幅回路２００を構成するＦＥＴの温度に基づいて変調信号の波高値を制御するための電源電圧を生成するレギュレータ部３２０と、レギュレータ部３２０によって生成された電源電圧に基づいて変調信号の波高値を制御し、当該変調信号によって増幅回路２００を駆動する駆動回路３３０と、から構成される。
【００２９】
なお、例えば、本実施形態のレギュレータ部３２０は、本発明の生成手段を構成し、駆動回路３３０は、本発明の可変制御手段を構成する。
【００３０】
ＤＴＣ３１０には、モジュレータ１０３によってＰＷＭ変調された変調信号が入力されるようになっており、このＤＴＣ３１０は、入力された変調信号の増幅回路２００への出力タイミングの制御を行うようになっている。具体的には、ＤＴＣ３１０は、増幅回路２００に含まれているＦＥＴ（Ａ）２０１が必ずオンからオフに遷移し終わってからＦＥＴ（Ｂ）２０２をオフからオンに遷移させ、更にＦＥＴ（Ｂ）２０２が必ずオンからオフに遷移し終わってからＦＥＴ（Ａ）２０１をオフからオンに遷移させるように変調信号の増幅回路２００への出力タイミングの制御を行うようになっている。
【００３１】
なお、このＤＴＣ３１０は、２系統の出力を有しており、出力された変調信号をそれぞれ駆動回路３３０に入力するようになっている。また、このＤＴＣ３１０は、ＦＥＴ（Ａ）２０１とＦＥＴ（Ｂ）２０２とが同時にオンとなることによる大電流の発生を防止するために設けられている。
【００３２】
レギュレータ部３２０は、検出回路１０４にて検出された温度に基づいて電圧値制御部における変調信号の波高値を可変制御するための電源電圧ＶＤＲ1およびＶＤＲ2（以下、制御電圧ＶＤＲ1およびＶＤＲ2という。）を生成するようになっている。
【００３３】
例えば、このレギュレータ部３２０は、図２に示すように、入力された電圧ＶＩＮに基づいて各ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２に供給する変調信号を制御する際に、安定的な電源電圧Ｖｒｅｆを生成する４端子レギュレータ（Ａ）３２１および４端子レギュレータ（Ｂ）３２２と、各４端子レギュレータ（Ａ）３２１および３２２のそれぞれに接続され、変調信号の波高値を制御する制御電圧ＶＤＲ1およびＶＤＲ2を出力するための抵抗器Ｒ（１Ａ）３２３および抵抗器Ｒ（１Ｂ）３２４と、から構成されており、各４端子レギュレータ（Ａ）３２１および４端子レギュレータ（Ｂ）３２２のそれぞれに制御電圧ＶＤＲ1およびＶＤＲ2を可変にする検出素子１０４ａおよび１０４ｂとしての可変抵抗器Ｒ（２）が接続されるようになっている。
【００３４】
具体的には、４端子レギュレータ（Ａ）３２１は、直流電源Ｖｉｎ、抵抗器Ｒ（２）１０４ａ、出力端子（Ａ）３２５およびアースにそれぞれ接続されている。そして、抵抗器Ｒ（１）３２３は、４端子レギュレータ（Ａ）３２１における抵抗器Ｒ（２）１０４ａに接続された端子と当該４端子レギュレータ（Ａ）３２１における出力端子（Ａ）３２５に接続された端子に接続されるようになっている。
【００３５】
また、同様に、４端子レギュレータ（Ｂ）３２２は、直流電源Ｖｉｎ、抵抗器Ｒ（２）１０４ｂ、出力端子（Ａ）３２６および後述する駆動電圧（−ＶＤＤ）にそれぞれ接続されている。そして、抵抗器Ｒ（１Ｂ）３２４は、４端子レギュレータ（Ｂ）３２２における抵抗器Ｒ（２）１０４ｂに接続された端子と当該４端子レギュレータ（Ｂ）３２２における出力端子３２６に接続された端子に接続されるようになっている。
【００３６】
なお、検出回路１０４の抵抗器Ｒ（２Ａ）１０４ａにおける４端子レギュレータ（Ａ）３２１の端子と接続されていない一方の端子はアースに、同様に、検出回路１０４の抵抗器Ｒ（２Ｂ）１０４ｂにおける４端子レギュレータ（Ｂ）３２２の端子と接続されていない一方の端子は駆動電圧（−ＶＤＤ）にそれぞれ接続されている。また、図２において、レギュレータ部３２０は、（式１）によって制御電圧ＶＤＲ１およびＶＤＲ2を生成するようになっている。
【００３７】
(数１)
制御電圧ＶＤＲ１＝  基準電圧Ｖｒｅｆ1  ×  （１＋（Ｒ（１Ａ）／Ｒ（２Ａ）））      
制御電圧ＶＤＲ２
＝  −ＶＤＤ＋（基準電圧Ｖｒｅｆ２＋ＶＤＤ）×（１＋（Ｒ（１Ｂ）／Ｒ（２Ｂ）））  
・・・（式１）
ただし、本実施形態では、上述のように、抵抗器Ｒ（２）１０４ａおよび１０４ｂにおいて制御電圧ＶＤＲ１およびＶＤＲ２を制御するようになっており、抵抗器Ｒ（２）１０４ａおよび１０４ｂには温度上昇により抵抗値が下がる素子であるサーミスタを用いるようになっている。
【００３８】
駆動回路３３０には、増幅回路２００における入力タイミングが制御された変調信号と、レギュレータ部３２０から出力された制御電圧ＶＤＲ1およびＶＤＲ2が入力されるようになっており、この駆動回路３３０は、入力された制御電圧ＶＤＲ1およびＶＤＲ2に基づいて駆動回路２００における各ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ２０２）をそれぞれ駆動するための各変調信号の波高値を変化させるようになっている。そして、この駆動回路３３０は、波高値を変化させた各変調信号を増幅回路２００に供給するとともに、設けられた各ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２への入力切換を行うようになっている。
【００３９】
なお、本実施形態における駆動回路３３０の構成およびその動作の詳細については、後述する。
【００４０】
次に、図３〜図６を用いて本実施形態における駆動回路３３０の構成およびその動作について説明する。なお、図３〜図５は、本実施形態の駆動回路３３０において可変制御される変調信号を説明するための図であり、図６は、本実施形態の駆動回路３３０の構成を示すブロック図である。
【００４１】
通常、増幅回路２００は、上述のように、ＭＯＳ型のＦＥＴを使用しているため、当該ＦＥＴの駆動中に当該ＦＥＴの温度が変化すると、図３に示すように、当該ＦＥＴのゲート電圧におけるスイッチング動作を行う電圧（動作電圧ともいう。）の特性（以下、温度特性という。）が変化するようになる。すなわち、ＦＥＴは、駆動する際のＦＥＴ自体の温度が上昇すると、通常、ゲートが動作する電圧に比べて、小さい電圧でもゲートが動作し、ＦＥＴ自体の温度が下がると、ゲートを動作させるためには、温度が高いときに比べて大きい電圧を印可させる必要がある。したがって、増幅回路２００が適切に動作するためのＦＥＴのゲートに印可されるドライブ電圧（以下、最適値という。）は、当該ＦＥＴの温度によって異なる。
【００４２】
例えば、図３に示すように、最適な温度特性で駆動している際に、ＦＥＴの温度が上昇すると、最適値Ａ（１２Ｖ）は最適値Ｂ（１０Ｖ）に変化するようになっている。なお、この場合に、ＦＥＴが駆動し始める電圧（以下、ＯＮ電圧という。）まで変化温度特性によって変化するようになっている。
【００４３】
一方、ＰＷＭ変調されて生成された変調信号は、図４（ａ）に示すように、３．３Ｖ〜５Ｖ程度の電圧レベル（ロジックレベルともいう。）を有するパルス（以下、ＰＷＭパルスという。）であり、一般的には、駆動回路３３０は、図４（ｂ）に示すように、このＰＷＭパルスを１２Ｖ程度まで増幅して増幅回路２００に供給するようになっている。また、増幅回路２００は、図５（ａ）に示すように、入力された１２Ｖ程度のＰＷＭ信号を５０Ｖ程度の電圧を有するＰＷＭパルスに増幅するようになっている。
【００４４】
なお、図４（ｂ）において、図３に示すように、ＦＥＴの温度が上昇すると、この変調信号の電圧値における最適値の電圧は、１２Ｖから１０Ｖにする必要がある。
【００４５】
しかしながら、このような場合に、増幅回路２００には、１２Ｖなど常に一定の波高値を有するＰＷＭパルスが入力されるので、ＦＥＴ自体の温度が上昇すると、図５（ｂ）に示すような、リンギングと言われる増幅後の変調信号にノイズが発生するようになる。
【００４６】
すなわち、上述のように、ＦＥＴ自体の温度が上昇すると、ＦＥＴは温度が低い時に比べ、小さい電圧にてスイッチング動作を行うので、当該増幅回路２００に供給する変調信号の波高値を可変させない場合には、当該増幅回路２００の構成上、ＦＥＴには過大な動作電圧によって駆動することになるので、増幅された信号には、図５（ｂ）に示すような、リンギングと言われる増幅後の変調信号にノイズが発生するようになる。
【００４７】
そこで、本実施形態では、駆動回路３３０は、ＦＥＴの温度によって制御される制御電圧ＶＤＲ1およびＶＤＲ2に基づいて、ＰＷＭパルス、すなわち、変調信号の波高値を変化させるようになっており、当該波高値が変化された変調信号をＦＥＴに供給するようになっている。したがって、ＦＥＴの温度変化が生じた場合であっても、リンギングの発生を防止するようになっている。
【００４８】
具体的には、駆動回路３３０は、図６に示すように、ＤＴＣ３１０から出力された変調信号の信号レベルをシフトするレベルシフト部３３１ａおよび３３１ｂと、入力された制御電圧ＶＤＲ1およびＶＤＲ2とレベルシフトされた変調信号に基づいて変調信号の波高値を制御しつつ、増幅回路２００に設けられた各ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２のへの入力切換を行うハーフブリッジドライブ回路３３２と、から構成される。
【００４９】
レベルシフト部３３１aおよび３３１ｂには、ＤＴＣ３１０から出力されたモジュレータ１０３によってＰＷＭ変調された変調信号の一方の変調信号が入力されるようになっており、このレベルシフト部３３１aおよび３３１ｂは、入力された各変調信号の信号レベルをそれぞれ所定のレベルにレベルシフトし、当該レベルシフトされた各信号をハーフブリッジドライブ回路３３２に出力するようになっている。
【００５０】
なお、通常、駆動回路３３０の一方のＦＥＴ、具体的には、ＦＥＴ（Ａ）２０１は、動作基準が、グラウンドレベルでなく、所定の電圧、すなわち、増幅回路２００にて動作する駆動電圧ＶＤＤレベルであるので、グラウンドレベルを有するモジュレータ１０３から出力された変調信号の信号レベルの基準を当該グラウンドレベルから直流電源ＶＬの印加電圧ＶＤＤレベルまでシフトさせる必要がある。したがって、本実施形態では、レベルシフト部３３１ａは、モジュレータ１０３によってＰＷＭ変調された変調信号の一方の変調信号に対して所定の信号レベルにレベルシフトするようになっている。
【００５１】
また、同様に、ＦＥＴ（Ｂ）２０２は、動作基準が、グラウンドレベルでなく、所定の電圧、すなわち、増幅回路２００にて動作する駆動電圧（―ＶＤＤ）であるので、グラウンドレベルを有するモジュレータ１０３から出力された変調信号の信号レベルの基準を当該グラウンドレベルから直流電源ＶＬの印加電圧（−ＶＤＤ）レベルまでシフトさせる必要がある。したがって、本実施形態では、レベルシフト部３３１ｂは、モジュレータ１０３によってＰＷＭ変調された変調信号の一方の変調信号に対して所定の信号レベルにレベルシフトするようになっている。
【００５２】
ハーフブリッジドライブ回路３３２には、ＤＴＣ３１０から出力されたレベルシフト部３３１ａおよび３３１ｂによってレベルシフトされた変調信号が入力されるようになっており、このハーフブリッジドライブ回路３３２は、入力された変調信号に対して予め当該ハーフブリッジドライブ回路３３２として設定されている処理を施し、当該変調信号を駆動信号としてＦＥＴ（Ａ）２０１のゲート端子及びＦＥＴ（Ｂ）２０２のゲート端子に各々出力を切り換えて何れか一方に当該駆動信号を供給するようになっている。すなわち、このハーフブリッジドライブ回路３３２は、使用するＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２を切り換えて増幅回路２００に当該駆動信号を出力するようになっている。
【００５３】
例えば、ハーフブリッジドライブ回路３３２には、図６に示すように、ｐ型ＦＥＴ３３３とｎ型ＦＥＴ３３４の対になったＦＥＴ回路が、入力された変調信号毎に設けられている。この各ＦＥＴ回路は、ｐ型ＦＥＴ３３３のソース端子にはレギュレータ部３２０から出力された制御電圧ＶＤＲ1およびＶＤＲ2が印加されるようになっているとともに、ｐ型ＦＥＴ３３３のドレイン端子とｎ型ＦＥＴ３３４のドレイン端子とが接続され、ｐ型ＦＥＴ３３３のドレイン端子とｎ型ＦＥＴ３３４のドレイン端子を該当するＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２のゲート端子に接続されるようになっている。
【００５４】
また、この各ｐ型ＦＥＴ３３３とｎ型ＦＥＴ３３４のゲート端子には、レベルシフト部３３１ａおよび３３１ｂから出力された変調信号が印加されるようになっており、レベルシフト部３３１ａおよび３３１ｂから出力された変調信号が印可されるｎ型ＦＥＴ３３４のソース端子は、増幅回路２００における該当するＦＥＴ（Ａ）２０1およびＦＥＴ（Ｂ）２０２のソース端子に接続されるようになっている。
【００５５】
なお、レベルシフト部３３１から出力された変調信号が印可されるｐ型ＦＥＴ３３３ａとｎ型ＦＥＴ３３４ａの回路には、入力された制御電圧ＶＤＲ1の流入制御その他の制御を行うためのダイオードＤおよびコンデンサＣが設けられている。このダイオードＤとコンデンサＣによりＦＥＴ（Ａ）２０１を駆動するようになっており、ＦＥＴ（Ｂ）２０２が駆動している間に制御電圧ＶＤＲ１に基づいてダイオードＤを介してコンデンサ（Ｃ）が充電され、ＦＥＴ（Ｂ）２０２がＯＦＦされた後に、その当該コンデンサ（Ｃ）に充電された電荷によってＦＥＴ（Ａ）２０１を駆動させるようになっている。
【００５６】
以上のように、本実施形態では、駆動回路３３０は、上述のような構成を有しているので、レギュレータ部３２０から出力された制御電圧ＶＤＲ1および制御電圧ＶＤＲ2が変化すると、変調信号の波高値が変化するようになっている。
【００５７】
例えば、レギュレータ部３２０にて生成される制御電圧が制御電圧ＶＤＲ１とし、直流電源ＶＬ（１）における印加される電圧を印加電圧ＶＤＤとすると、ＦＥＴ（Ａ）２０１におけるドライブ電圧ＶＧＳＨは、（式２）のようになり、ＦＥＴ（Ｂ）２０２におけるドライブ電圧ＶＧＳＬは、レギュレータ部３２０にて生成される制御電圧が制御電圧ＶＤＲ２とすると（式３）のようになる。
【００５８】
(数２)
ドライブ電圧ＶＧＳＨ
＝  駆動電圧ＶＤＤ  ＋  制御電圧ＶＤＲ1  −  ダイオードロス電圧Ｖｆ  ・・・（式２）
ドライブ電圧ＶＧＳＬ＝  制御電圧ＶＤＲ2                              ・・・（式３）
したがって、本実施形態の駆動回路３３０は、ＦＥＴの温度が上昇した場合には、当該変調信号の波高値を低くし、また、ＦＥＴの温度が下がった場合には、当該変調信号の波高値を上昇させ、当該波高値が変化された変調信号を増幅回路２００に供給することができるようになっている。
【００５９】
なお、本実施形態では、駆動回路３３０は、温度２５度を基準に、０度〜１００度の範囲において、±１Ｖ程度の変調信号の波高値を変化させるようになっている。
【００６０】
以上本実施形態によれば、本実施形態のＤ級アンプ１００は、デジタル信号である音信号を増幅してスピーカ１０に出力するＤ級アンプ１００であって、音信号を取得するとともに、当該取得された音信号をパルス幅変調し、所定の波高値を有する変調信号（パルス幅変調信号）を生成するモジュレータ１０３と、生成された変調信号の波高値を変化させ、当該変調信号の波高値を制御する駆動制御手段と、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２を有し、当該ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２を用いてパルス波形を維持しつつ当該変調信号を増幅する増幅回路２００と、駆動時におけるＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２の温度を検出する検出回路１０４と、を備え、駆動制御部３００が、検出された電圧駆動素子の温度に基づいて変調信号の波高値を制御し、当該波高値が制御された変調信号をＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２に供給する構成を有している。
【００６１】
この構成により、本実施形態のＤ級アンプ１００は、検出された電圧駆動素子の温度に基づいて変調信号の波高値を制御し、当該波高値が制御された変調信号をＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２に供給する。そして、このＤ級アンプ１００は、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２を用いてパルス波形を維持しつつ当該変調信号を増幅する。
【００６２】
したがって、本実施形態のＤ級アンプ１００は、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２の駆動する際の温度変化に基づいて、当該ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２の変調信号を増幅する際の動作電圧の最適値が変化した場合であっても、当該変調信号の波高値を変化させることができるので、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）を安定的に駆動することができる。この結果、本実施形態のＤ級アンプ１００は、過大な動作電圧によって生ずるリンギングなどの雑音の基になる成分の発生を抑止することができるので、スピーカ１０により拡声する際のノイズを低減させることできる。
【００６３】
また、本実施形態のＤ級アンプ１００は、駆動制御部３００が、検出回路１０４によって検出された温度に基づいて変調信号の波高値を制御するための制御電圧ＶＤＲ1およびＶＤＲ2を生成するレギュレータ部３２０と、生成された制御電圧ＶＤＲ1およびＶＤＲ2に基づいて変調信号の波高値を可変制御する駆動回路３３０と、を有する構成をしている。
【００６４】
この構成により、本実施形態のＤ級アンプ１００は、変調信号の波高値を可変制御する際の制御電圧ＶＤＲ1,ＶＤＲ2を安定的に供給することができるので、ＦＥＴ（Ａ）２０１およびＦＥＴ（Ｂ）２０２の駆動する際の温度変化に基づいて変調信号を増幅する際の駆動電圧の最適値が変化したとしても、当該変調信号の波高値を変化させることができる。したがって、本実施形態のＤ級アンプ１００は、ＦＥＴを安定的に駆動することができるとともに、リンギングなどの雑音の基になる成分の発生を抑止することができる。
【００６５】
なお、本実施形態では、増幅回路２００において、電圧型駆動素子として電界効果型のトランジスタであるＦＥＴを用いているが、これに限らず、電圧駆動するトランジスタその他の素子であればよい。
【００６６】
また、本実施形態では、検出回路１０４にＦＥＴの温度検出用にサーミスタを用いているが、これに限らず、駆動時のＦＥＴの温度変化に基づいてレギュレータ部３２０に所定の信号を供給することができるものであればよい。
【００６７】
なお、本実施形態では、検出回路１０４の検出素子１０４ａおよび１０４ｂに温度上昇により抵抗値が下がる素子であるサーミスタを用いるようになっているが、勿論、温度上昇により抵抗値が上がる部品であるポジスタを用いるようにしてもよい。この場合に、検出回路１０４は、抵抗器Ｒ（２）に代えて抵抗器Ｒ（１）を検出素子１０４ａおよび１０４ｂとして設置するようになる。
【図面の簡単な説明】
【００６８】
【図１】本願に係る一実施形態のＤ級アンプの概要構成を示すブロック図である。
【図２】一実施形態におけるレギュレータ部の構成を示すブロック図の一例である。
【図３】一実施形態の駆動回路において可変制御される変調信号を説明するための図（Ｉ）である。
【図４】一実施形態の駆動回路において可変制御される変調信号を説明するための図（II）である。
【図５】一実施形態の駆動回路において可変制御される変調信号を説明するための図（III）である。
【図６】一実施形態の駆動回路における構成を示すブロック図の一例である。
【符号の説明】
【００６９】
１０  …  スピーカ
１００  …  Ｄ級アンプ
１０３  …  モジュレータ
１０４  …  検出回路
２００  …  増幅回路
２０１  …  ＦＥＴ（Ａ）
２０２  …  ＦＥＴ（Ｂ）
３００  …  駆動制御部
３１０  …  ＤＴＣ
３２０  …  レギュレータ部
３３０  …  駆動回路
【図１】
2006014236.tif 000003
【図２】
2006014236.tif 000004
【図３】
2006014236.tif 000005
【図４】
2006014236.tif 000006
【図５】
2006014236.tif 000007
【図６】
2006014236.tif 000008