(57)【要約】【課題】  半導体積層部と基板内で全反射を繰り返して減衰する光を有効に取り出し、外部量子効率を向上させた構造の窒化物半導体発光素子およびその製法を提供する。【解決手段】  たとえばサファイアなどからなる基板１の表面に窒化物半導体からなる第１導電形層および第２導電形層を含む半導体積層部６が設けられ、その半導体積層部６の表面側の第１導電形層（たとえばｐ形層５）に電気的に接続して第１電極（たとえばｐ側電極８）が設けられ、第２導電形層（たとえばｎ形層３）に電気的に接続して第２電極（たとえばｎ側電極９）が形成されている。そして、半導体積層部６の少なくともチップ周囲において、半導体積層部が柱状に林立した柱状部６ａが残存し、柱状部６ａの周囲はｎ形層３が露出するように、半導体積層部６の一部がエッチングにより除去されている。【選択図】        図１
2006253647.tif 000002
【特許請求の範囲】
【請求項１】
基板と、窒化物半導体からなり第１導電形層および第２導電形層を含み、前記基板上に設けられる半導体積層部と、該半導体積層部の表面側の前記第１導電形層に電気的に接続して設けられる第１電極と、前記第２導電形層に電気的に接続して設けられる第２電極とを有する半導体発光素子であって、少なくともチップ周囲において前記第２導電形層が露出するように前記半導体積層部の一部がエッチングされることにより、前記半導体積層部のメサ構造部が形成されると共に、該メサ構造部の周囲に前記半導体積層部が柱状に林立して残存する柱状部が形成されてなる半導体発光素子。
【請求項２】
前記メサ構造部の側壁と前記柱状部との間隔が少なくとも０.５μｍ以上設けられてなる請求項１記載の半導体発光素子。
【請求項３】
前記半導体積層部が前記第１導電形層と第２導電形層との間に活性層を有し、前記柱状部の高さが前記活性層の位置よりも低くなるように頂部がエッチングされてなる請求項１または２記載の半導体発光素子。
【請求項４】
前記基板が絶縁性基板からなり、前記半導体積層部の一部がエッチングにより除去されて前記第２導電形層を露出させ、該露出した第２導電形層の表面に前記第２電極が設けられ、該第２電極の周囲にも前記柱状部が林立するように形成されてなる請求項１ないし３のいずれか１項記載の半導体発光素子。
【請求項５】
前記基板が半導体基板からなり、前記第２電極が該半導体基板の裏面に形成されてなる請求項１ないし３のいずれか１項記載の半導体発光素子。
【請求項６】
ウェハ状基板表面に発光層を形成するように窒化物半導体層を積層して半導体積層部を形成し、該半導体積層部が形成されたウェハ状基板を分割してチップ化することにより発光素子チップを形成する半導体発光素子の製法であって、前記ウェハ状基板をチップに分割する部分の前記半導体積層部を、柱状の半導体積層部からなる柱状部が林立して残存するようにマスクを形成して、前記基板側の導電形の半導体層が露出するまでエッチングすることにより半導体積層部からなるメサ構造部の周囲に柱状部を形成し、その後に該柱状部の部分で前記基板を分割することを特徴とする窒化物半導体発光素子の製法。
【請求項７】
前記半導体積層部をｎ形層と活性層とｐ形層とのダブルへテロ構造で形成し、前記柱状部の高さが前記活性層の位置より低くなるように、前記柱状部の頂部をさらにエッチングする請求項６記載の窒化物半導体発光素子の製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板上に、窒化物半導体が積層される青色系（紫外線から黄色）の光を発生する半導体発光素子およびその製法に関する。さらに詳しくは、少なくともチップの周囲で積層される半導体積層部の下層の導電形層を露出させる領域に、積層される半導体積層部を林立状に残存させることにより、露出する下層半導体層に凸凹を形成し、基板側から反射してきた光を外部に取り出しやすくした構造の窒化物半導体を用いた半導体発光素子およびその製法に関する。
【背景技術】
【０００２】
従来、青色系の光を発光する半導体発光素子は、たとえば図７に示されるように、サファイア基板３１上に、ＧａＮなどからなる低温バッファ層３２、ＧａＮなどからなるｎ形層３３と、バンドギャップエネルギーがｎ形層３３のそれよりも小さく発光波長を定める材料、たとえばＩｎＧａＮ系（ＩｎとＧａの比率が種々変り得ることを意味する、以下同じ）化合物半導体からなる活性層（発光層）３４と、ＧａＮなどからなるｐ形層３５とが積層されて半導体積層部３６が形成され、その表面に透光性導電層３７を介して、ｐ側（上部）電極３８が設けられ、積層された半導体積層部３６の一部がエッチングされて露出したｎ形層３３の表面にｎ側（下部）電極３９が設けられることにより形成されている。なお、ｎ形層３３およびｐ形層３５はキャリアの閉じ込め効果を向上させるため、活性層側にＡｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを意味する、以下同じ）化合物などのさらにバンドギャップエネルギーの大きい半導体層が用いられることがある。
【０００３】
このｎ側電極３９を形成するため、半導体積層部３６の一部がエッチングされ、下層半導体層であるｎ形層３３を露出させるが、この際に、図７に示されるように、チップ周囲も幅Ａが同時にエッチングされる。このチップ周囲をエッチングするのは、窒化物半導体が硬くてダイシングまたはスクライブをしにくいため、発光層形成部にクラックなどを生じさせないようにドライエッチングにより発光層形成部を分離するためである。そのため、基板をダイシングする際の位置ずれなどの公差を考慮すると、チップ周囲の幅Ａは、チップの大きさＢが４００μｍ角程度に対して、２５〜４０μｍ程度となる。
【０００４】
一方、窒化物半導体も他の化合物半導体などと同様に、屈折率は２.５程度と空気の屈折率１よりはるかに大きい。そのため、窒化物半導体層の発光層で発光した光が、半導体積層部から空気中に出射する際に全反射を起こしやすく、半導体積層部から外に出ないで、半導体積層部内での反射を繰り返して減衰する光が多く、光の取出し効率が１０％のオーダとなり著しく低い。このような問題を解決するため、ＧａＰ系やＡｌＧａＩｎＰ系、ＡｌＧａＡｓ系などの化合物半導体では、たとえば図８に示されるように、チップの周囲に凸凹を形成し、半導体積層部から外部へ光を出やすくする工夫がなされている（たとえば特許文献１参照）。すなわち、図８において、ｎ形ＧａＰ基板４１上に、ｎ形ＧａＰ層４２とｐ形ＧａＰ層４３とがエピタキシャル成長されて半導体積層部４４が形成され、その表面にたとえば３層構造からなるｐ側電極４６、ＧａＰ基板４１の裏面にｎ側電極４７が形成され、ダイシングしてチップ化された後に、たとえば塩酸によるエッチングによりＬＥＤチップの表面に凸凹４４ａを形成する粗面化処理が行われている。
【特許文献１】特開２０００−２９９４９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述のように、発光層を形成するように半導体層を積層した半導体積層部で発光した光は、半導体積層部から外に放射されることにより利用することができるのであるが、半導体の屈折率は空気の屈折率より相当大きいため、全反射する確率が高く、外部に取り出しにくく、外部量子効率を上げられない。一方、ＬＥＤチップの外周面に凸凹を形成することにより、表面の凸凹により全反射しないで外部に取り出しやすくなるが、窒化物半導体は、非常に化学的に安定な材料でウェットエッチングにより表面を粗面化することはできない。なお、窒化物半導体発光素子は、窒化物半導体層、とくにｐ形窒化物半導体層のキャリア濃度を上げにくいため、前述の図７に示されるように、半導体積層部３６の表面に透光性導電層３７が設けられ、この透光性導電層３７は、薄いＡｕやＡｕ-Ｎｉ合金などで形成されているため、ウェットエッチングは可能であるが、この透光性導電層３７は元々電流を拡散させるために設けられているもので、エッチングをすると電流を拡散させる機能が落ち、エッチングを見込んで厚く形成すると光を透過させ難くなり、結局外部量子効率が低下するという問題がある。
【０００６】
本発明はこのような問題を解決し、半導体積層部と基板内で全反射を繰り返して減衰させることなく、光を有効に取り出し、外部量子効率を向上させることができる構造の窒化物半導体発光素子およびその製法を提供することを目的とする。
【０００７】
本発明の他の目的は、チップ中心部の半導体積層部（メサ構造部）から出射される側面方向の光を減衰、吸収させることなく、光を有効に取り出し、さらに外部量子効率を向上させることができる構造の窒化物半導体発光素子およびその製法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による半導体発光素子は、基板と、窒化物半導体からなり第１導電形層および第２導電形層を含み、前記基板上に設けられる半導体積層部と、該半導体積層部の表面側の前記第１導電形層に電気的に接続して設けられる第１電極と、前記第２導電形層に電気的に接続して設けられる第２電極とを有する半導体発光素子であって、少なくともチップ周囲において前記第２導電形層が露出するように前記半導体積層部の一部がエッチングされることにより、前記半導体積層部のメサ構造部が形成されると共に、該メサ構造部の周囲に前記半導体積層部が柱状に林立して残存する柱状部が形成されている。
【０００９】
ここに窒化物半導体とは、III族元素のＧａとＶ族元素のＮとの化合物またはIII族元素のＧａの一部または全部がＡｌ、Ｉｎなどの他のIII族元素と置換したものおよび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他のＶ族元素と置換した化合物（窒化物）からなる半導体をいう。
【００１０】
前記メサ構造部の側壁と前記柱状部との間隔が少なくとも０.５μｍ以上設けられることにより、メサ構造で発光した光の放射を遮り難くなるため好ましい。また、前記半導体積層部が前記第１導電形層と第２導電形層との間に活性層を有し、前記柱状部の高さが前記活性層の位置よりも低くなるように頂部がエッチングされていることにより、メサ構造の活性層で発光した光の放射をさらに遮り難くなるため好ましい。
【００１１】
前記基板が絶縁性基板からなり、前記半導体積層部の一部がエッチングにより除去されて前記第２導電形層を露出させ、該露出した第２導電形層の表面に前記第２電極が設けられ、該第２電極の周囲にも前記柱状の半導体積層部が林立するように形成されてもよいし、前記基板が半導体基板である場合には、チップの周囲のみに柱状の半導体積層部が林立するように残存させ、前記第２電極が該半導体基板の裏面に形成されてもよい。
【００１２】
本発明による半導体発光素子の製法は、ウェハ状基板表面に発光層を形成するように窒化物半導体層を積層して半導体積層部を形成し、該半導体積層部が形成されたウェハ状基板を分割してチップ化することにより発光素子チップを形成する半導体発光素子の製法であって、前記ウェハ状基板をチップに分割する部分の前記半導体積層部を、柱状の半導体積層部からなる柱状部が林立して残存するようにマスクを形成して、前記基板側の導電形の半導体層が露出するまでエッチングすることにより半導体積層部からなるメサ構造部の周囲に柱状部を形成し、その後に該柱状部の部分で前記基板を分割することを特徴とする。
【００１３】
前記半導体積層部をｎ形層と活性層とｐ形層とのダブルへテロ構造で形成し、前記柱状部の高さが前記活性層の位置より低くなるように、前記柱状部の頂部をさらにエッチングすることがより好ましい。
【発明の効果】
【００１４】
窒化物半導体を用いた発光素子では、窒化物半導体がウェットエッチングでは殆どエッチングされない非常に硬い材料であるため、歪みとりエッチングを含めたダイサーによる素子分離をすることができない。そのため、素子分離をする部分の半導体積層部にドライエッチングにより分離溝を形成し、基板をダイシングまたはスクライブしてチップ化を図っている。本発明では、分離溝部分を完全に溝として形成するのではなく、柱状の半導体積層部を林立して残存するようにエッチングしているため、基板側で反射した光はこの柱状部分に入ると狭い領域で入射角が変るため外部に光が出やすくなり、いわゆる光の取出し効率を向上させることができる。すなわち、基板や半導体積層部の四角い領域内で全反射を繰り返していると、入射角があまり変らず全反射を繰り返しやすく、しかも半導体層を通過する距離も長くなるため減衰しやすいが、狭い領域で反射を繰り返すと入射角も変りやすく、減衰しないうちに外部に出やすい。その結果、外部量子効率が大幅に向上する。
【００１５】
しかも、この柱状の半導体積層部（柱状部）は、従来の半導体積層部のチップ周囲をエッチングする工程で、柱状部分をエッチングしないようなマスクを形成しておくだけで、全く同じプロセスで形成することができるため、工数増にも繋がらず、コストアップになることなく外部量子効率を向上させることができる。
【００１６】
また、チップ中心部の半導体積層部（メサ構造部）で発生した光は、基板側や表面側だけでなく側面側にも放出されることになるが、前述のように柱状の半導体積層部をエッチングにより形成した場合、柱状の半導体積層部の高さがチップ中心部の半導体積層部の高さと同じとなるため、側面から出た光は、柱状の半導体積層部によって遮断され、減衰されることになったり、柱状の半導体積層部中に側面光が入射することにより光吸収を生じることになる。しかし、本発明のように、柱状部の設ける位置を離して設けたり、柱状部の高さを、メサ構造部の活性層の位置より低くなるようにさらに柱状部の頂部をエッチング除去したりすることにより、メサ構造部から横方向に出た光が柱状の半導体積層部によって遮断されたり、また柱状の半導体積層部に吸収されたりすることがなくなるため、光の取り出し効率をさらに向上させることができる。その結果、外部量子効率がさらに向上する。
【発明を実施するための最良の形態】
【００１７】
つぎに、図面を参照しながら本発明の半導体発光素子およびその製法について説明をする。図１には、青色系の発光に適した窒化物半導体層がサファイア基板上に積層される本発明による半導体発光素子の一実施形態の断面および平面の説明図が示されている。
【００１８】
本発明による半導体発光素子は、図１に示されるように、たとえばサファイア（Ａｌ2Ｏ3単結晶）などからなる基板１の表面に窒化物半導体からなる第１導電形層および第２導電形層を含む半導体積層部６が設けられ、その半導体積層部６の表面側の第１導電形層（たとえばｐ形層５）に電気的に接続して第１電極（たとえばｐ側電極８）が設けられ、第２導電形層（たとえばｎ形層３）に電気的に接続して第２電極（たとえばｎ側電極９）が形成されている。そして、半導体積層部６の少なくともチップ周囲において、ｎ形層３が露出するように半導体積層部６の一部がエッチングされることにより、半導体積層部６のメサ構造部１０が形成されると共に、メサ構造部１０の周囲に半導体積層部が柱状に林立した柱状の半導体積層部（以下、単に柱状部という）６ａが形成され、柱状部６ａの周囲はｎ形層３が露出している。
【００１９】
図１に示される例では、基板１に絶縁性基板であるサファイア基板が用いられている。そのため、半導体積層部６の一部がエッチングにより除去され、下層の導電形層であるｎ形層３を露出させ、その表面にｎ側電極９が形成されている。しかし、後述する図４に示されるように、基板１としては、ＳｉＣのような半導体基板を用いることもできる。この場合でも、ウェハから発光素子チップに分割する場合に、予め分割部分をドライエッチングにより分離しておくことが発光層にクラックなどの問題を引き起こすことなく内部量子効率の優れた発光素子を製造することができて好ましく、このようなエッチングをする際に、柱状に林立して半導体積層部６が残存するようなマスクを形成しておくだけで、簡単に柱状部６ａを形成することができる。
【００２０】
半導体積層部６は、たとえばつぎのような構造に形成される。たとえばＧａＮからなる低温バッファ層２が０.００５〜０.１μｍ程度、ＳｉをドープしたＧａＮまたはＡｌＧａＮ系化合物からなるｎ形層３が１〜１０μｍ程度、たとえば１〜３ｎｍのＩｎ0.13Ｇａ0.87Ｎからなるウェル層と１０〜２０ｎｍのＧａＮからなるバリア層とが３〜８ペア積層される多重量子井戸 （ＭＱＷ）構造の活性層４が０.０５〜０.３μｍ程度、ｐ形のＧａＮまたはＡｌＧａＮ系化合物半導体からなるｐ形層５が０.２〜１μｍ程度、それぞれ順次積層されることにより構成されている。なお、図１に示される例では、ｎ形層３およびｐ形層５を共に１層で構成する例で示されているが、たとえば活性層側にＡｌＧａＮ系化合物からなるキャリアを閉じ込めやすい障壁層（バンドギャップエネルギーの大きい層）と、活性層４と反対側にキャリア濃度を上げやすいＧａＮコンタクト層との複層にすることもでき、さらに低温バッファ層上にアンドープまたはｎ形などの高温バッファ層や、各層間の歪を緩和する超格子層などの他の層を介在させることができる。またこれらを他の窒化物半導体層で形成することもできる。
【００２１】
さらに、この例では、ｎ形層３とｐ形層５とで活性層４が挟持されたダブルヘテロ接合構造であるが、ｎ形層とｐ形層とが直接接合するｐｎ接合構造のものでもよい。また、活性層４も、前述のＭＱＷ構造に限らず、単一量子井戸構造（ＳＱＷ）またはバルク構造にすることもできる。
【００２２】
この半導体積層部６のチップ中心部にメサ構造部１０が形成されるように、チップ周囲およびｎ側電極の形成部分をエッチングして、ｎ形層３を露出させる。この際、ｎ側電極９の形成場所はその面積分完全にエッチングするが、チップ周囲およびｎ側電極９の周囲の半導体積層部６は、全面的にエッチングするのではなく、図１に示されるように、柱状部６ａが林立して残存するようにエッチングする。この柱状部６ａは、太さが数μｍ程度、たとえば直径が５μｍφで、その間隔が数μｍ程度、たとえば２μｍ（ピッチが７μｍ）の大きさで形成される。なお、図では、チップ周囲に２列で柱状部６ａが形成された図になっているが、実際には、柱状部６ａの隣接する列は半ピッチずらせて前述の大きさおよびピッチで形成され、チップ周囲の幅が２５〜４０μｍ程度はあるため、チップ周囲に４列以上は形成される。
【００２３】
しかし、柱状部６ａの大きさおよびその間隔、配列などはこの例に限定されるものではなく、自由にパターンを変えることができる。この場合、柱状部６ａのピッチは小さく、数を多くした方が、光を取り出しやすい。とくに、発光するチップ中心部（メサ構造部）にもっとも近い柱状部は、メサ構造部から０.５μｍ以下の距離とすると、距離が近すぎるため、後述するようにメサ構造部で発光して横方向に出る光を遮断し減衰させることになるため、０.５μｍ以上離間して配置することが好ましい。
【００２４】
この柱状部６ａの高さは、半導体積層部６の表面からｎ形層３が露出するまで行われるため、０.１〜１０μｍ程度、好ましくは０.５〜５μｍ程度、さらに好ましくは１〜２.５μｍ程度の高さに形成される。深いほど輝度の向上には好ましいが、あまり深くしても輝度の向上にはそれほど効果は上がらず、また、エッチングレートは０.１３μｍ／分程度であまり深くするとエッチングの時間がかかるため、１〜２.５μｍ程度の深さにするのが最も効果的である。
【００２５】
すなわち、本発明者らは、前述の半導体積層部６の構造で発光素子を形成し、前述のパターンで柱状部６ａの高さを種々変化させたときの輝度の変化を調べた。なお、この高さの変化は、ｎ形層３を１０μｍ程度の厚さ形成しておいて、そのｎ形層３へのエッチングの深さを変えることにより変化させた。この柱状部６ａの高さ、すなわちエッチングの深さを１μｍから２.５μｍの間で変化させた（横軸）ときのそれぞれの出力を、チップ周囲を完全にエッチングして柱状部６ａを形成しないでｎ形層３を周囲の全面で露出させたときの出力で割った値（縦軸）で図２に示されている。図２から明らかなように、柱状部６ａが高いほど輝度が向上する傾向にあるが、１〜１.５μｍ程度の高さにすると急激に輝度が向上し、柱状部６ａを形成しない場合に比べて１.２倍以上に向上するが、その後の輝度の上昇は緩やかになる。一方、この柱状部の高さをあまり高くすると、ｎ形層３が薄くなり、直流抵抗の増大につながり、ｐ形層などを厚くしてこの高さを高くすると、エピタキシャル成長の時間が多くなり、さらにエッチング時間も長くなるため、コストアップになるという問題がある。そのため、前述のように、１〜２.５μｍ程度の高さにすることが最も好ましい。
【００２６】
また、この柱状部６ａの平面形状は、図１に示されるような円形でなくても、三角形や四角形などの多角形状でも構わない。しかし、円形であれば常に入射角を小さくしやすいため、柱状部６ａから光を外に出しやすく好ましい。
【００２７】
このような柱状部６ａを形成するには、従来のチップ周囲およびｎ側電極９を形成するためのドライエッチングと同様にドライエッチングで行うことができるが、その際のＳｉＯ2などの絶縁膜またはホトレジストなどにより形成するマスクに、前述のような大きさおよびピッチの柱状部６ａのパターンを形成しておけば、ドライエッチングを行うことにより、所望のパターンで柱状部６ａを形成することができる。ドライエッチングは、たとえば塩素と四塩化珪素のガスをエッチャントとして、プラズマエッチングを行うことにより形成することができる。
【００２８】
この半導体積層部６上に、たとえばＧａをドープして比抵抗を５×１０-4Ω・ｃｍ程度としたＺｎＯからなる透光性導電層７が０.１〜１０μｍ程度、たとえば０.５μｍ程度設けられている。そして、積層された半導体積層部６の一部がエッチングにより除去されて露出するｎ形層３上に、オーミックコンタクト用のｎ側電極９が、０.０１μｍ程度の厚さのＴｉ膜と０.２５μｍ程度の厚さのＡｌ膜とを積層した後６００℃程度でシンターすることにより合金層として形成され、透光性導電層７の上の一部に、０.１μｍ程度厚のＴｉ膜と０.３μｍ程度厚のＡｕ膜との積層構造によりｐ側電極８が形成されている。そして、表面にｐ側電極８およびｎ側電極９の表面を除いて、全面に図示しないＳｉＯ2などのパシベーション膜を設けられている。透光性導電層７は、ＺｎＯに限定されるものではなく、ＩＴＯやＮｉとＡｕとの２〜１００ｎｍ程度の薄い合金層でも、光を透過させながら、電流をチップ全体に拡散することができる。
【００２９】
本発明によれば、図３に柱状部６ａの一部の拡大図が示されるように、活性層４で発光して基板側に進んだ光または表面側に進んで表面で全反射した光の一部は、窒化物半導体層と基板１との界面または基板裏面で全反射して表面側に戻るが、その光のうち柱状部６ａに向かった光Ｐは柱状部６ａ内に入り、柱状部６ａの側面で屈折して外に出る光（Ｐ１）や、柱状部６ａで全反射をしてその後表面に出る光（Ｐ２）が多くなるが、柱状部６ａがないと、露出したｎ形層３の表面で再度全反射をして（Ｒ）半導体層または基板１内で全反射を繰り返し、減衰するものが多くなる。すなわち、従来はｎ側電極９を形成する部分、およびチップ周囲のチップへの分割部分は、半導体積層部６の一部をドライエッチングによりエッチングしてｎ形層３を露出させているが、柱状部６ａがなくて平坦面であると、その部分に向かった光は図３のＲで示されるように全反射しやすい。しかし、柱状部６ａに入り込むと、細い領域であり、しかも露出面と柱状部６ａの側面とは９０°向きが変るため、外部に出やすくなる。
【００３０】
前述のように、従来のチップ周囲はウェハからの分割前にドライエッチングによりｎ形層３を露出させている。これは、ダイシングまたはスクライブをしようとすると、窒化物半導体は非常に硬い材料であるため、ダイシングなどの際にクラックが入りやすく、活性層にクラックが入ると非常に内部量子効率が低下するため、それを防止するためである。一方、本発明のように、ダイシング部分に柱状部６ａが林立していると、その柱状部６ａにクラックが入る可能性がある。しかし、柱状部６ａは上面に透光性導電層７は設けられておらず、発光には寄与しない部分であり、クラックが入っても問題がないと共に、柱状部６ａは林立して独立しているため、そのクラックが透光性導電層７の下側の活性層４側に延びる心配は全くない。そのため、何の支障もなく、柱状部６ａを林立状に残存させることができる。その結果、図２に示されるように、柱状部６ａを形成しない場合に比べて、その輝度が１.１３〜１.３倍に向上する。
【００３１】
前述の例では、チップ周囲およびｎ側電極９の周囲のみに柱状部６ａを形成する例であったが、発光面積を減少させてこの柱状部の面積を大きくすることもできる。この場合、発光面積は小さくなるが、その分入力も小さくなり、結局内部量子効率（入力に対する発光出力の割合）は変らず、その発光した光を柱状部からより多く取り出すことができ、発光した光の取り出し効率は大幅に向上する。その結果、トータルとしての輝度を向上させることができる。
【００３２】
つぎに、図１に示される半導体発光素子の製法について説明をする。たとえば有機金属化学気相成長法（ＭＯＣＶＤ法）により、キャリアガスのＨ2と共にトリメチリガリウム（ＴＭＧ）、アンモニア（ＮＨ3）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）などの反応ガスおよびｎ形にする場合のドーパントガスとしてのＳｉＨ4、ｐ形にする場合のドーパントガスとしてのシクロペンタジエチルマグネシウム（Ｃｐ2Ｍｇ）またはジメチル亜鉛（ＤＭＺｎ）などの必要なガスを供給して順次成長する。
【００３３】
まず、たとえばサファイアからなる絶縁基板１上に、たとえば４００〜６００℃程度の低温で、ＧａＮ層からなる低温バッファ層２を０.００５〜０.１μｍ程度成膜した後、温度を６００〜１２００℃程度の高温に上げて、ｎ形ＧａＮからなるｎ形層（障壁層）３を１〜１０μｍ程度成膜する。つぎに、成長温度を４００〜６００℃の低温に下げて、たとえば１〜３ｎｍのＩｎ0.13Ｇａ0.87Ｎからなるウェル層と１０〜２０ｎｍのＧａＮからなるバリア層とが３〜８ペア積層される多重量子井戸 （ＭＱＷ）構造の活性層４を０.０５〜０.３μｍ程度成膜する。ついで、成長装置内の温度を６００〜１２００℃程度に上げ、ＧａＮからなるｐ形層５を０.２〜１μｍ程度それぞれ積層する。
【００３４】
その後、表面にＳｉＮなどの保護膜を設けてｐ形ドーパントの活性化のため、４００〜８００℃程度で１０〜６０分程度のアニールを行い、ホトレジストを全面に塗布して、ホトリソグラフィ工程によりパターニングをして半導体積層部６のエッチングする部分（チップ周囲およびｎ側電極形成部分）を露出させる。この際、チップ周囲とｎ側電極形成場所の周囲は、柱状部６ａが形成されるようにホトレジスト膜をパターニングしてマスクを形成する。その後、誘導結合型プラズマエッチング装置に入れて、たとえば塩素ガスを５０ｓｃｃｍ、四塩化珪素ガスを５ｓｃｃｍ流し、エッチング中の装置内圧力を０.６Ｐａに固定して上部コイルへのＲＦパワーを１５０Ｗ程度、プラズマ引き込みのための下部電極のＲＦパワーを５０Ｗにした。その結果、マスクに覆われないで露出しているチップ周囲の柱状部６ａの周りおよびｎ側電極の形成場所の半導体積層部６がエッチングされ、ｎ形層３が露出する。このときのエッチングレートは０.１３μｍ／分程度で、２０分程度で２.５μｍのエッチング深さになった。前述のマスクのパターニングにより、柱状部６ａのパターンを自由に選定することができる。
【００３５】
その後、たとえばＧａドープのＺｎＯ層をＭＢＥ、スパッタ、真空蒸着、ＰＬＤ、イオンプレーティングなどの方法により０.５μｍ程度成膜することにより透光性導電層７を形成する。そして、リフトオフ法により、前述のエッチングにより露出したｎ形層３の表面に０.０１μｍ厚のＴｉ膜と０.２５μｍ厚のＡｌ膜を形成し、６００℃程度の熱処理をすることによりシンターして合金化し、ｎ側電極９とする。また、透光性導電層７上の一部に同様にリフトオフ法により、Ｔｉ膜を０.１μｍ厚、Ａｕ膜を０.３μｍ成膜してｐ側電極８を形成する。その結果、図１に示される構造のＬＥＤチップが形成される。
【００３６】
前述の例では、基板が絶縁性基板であるサファイア基板の例であったため、ｎ側電極９を形成するのに、半導体積層部６の一部をエッチングしてｎ形層３を露出させ、それと同時にチップ周囲およびｎ側電極の周囲に柱状部６ａを形成した。しかし、基板がＳｉＣのような半導体基板の場合でも、チップ周囲に柱状部を林立させることが、チップに分割する際の活性層の保護および外部量子効率向上の観点から好ましい。その例が、図６に示されている。この例では、基板が絶縁性基板ではなく、半導体であるため、半導体積層部の一部をエッチングにより除去して露出するｎ形層３に電極を形成するのではなく、半導体基板１の裏面にｎ側電極９が形成されているだけで、後は前述の例と同じである。
【００３７】
すなわち、ＳｉＣ基板１１上に、前述と同様に、低温バッファ層２、ｎ形層３、活性層４、ｐ形層５からなる半導体積層部６が形成され、そのチップ周囲がエッチングされることにより、柱状部６ａが林立して形成されている。この場合、ｐ側電極８はチップのほぼ中央部の透光性導電層７の表面に前述の材料で形成され、ｎ側電極９は、ＳｉＣ基板１裏面の全面に、たとえばＮｉ膜を成膜することにより形成される。
【００３８】
前述の各例では、柱状部の高さが、チップ中央部と同じ高さの例であるが、図４に示されるように、柱状部６ａの頂部がさらにエッチングにより除去されている方がより光の取出し効率が向上し、外部量子効率が向上する。具体的には、柱状部６ａを構成する第１導電形層（ｐ形層）５、活性層４をエッチングで除去してやることにより、第２導電形層（ｎ形層）３を露出させる。また、チップ中心部のメサ構造部１０で発光して側面１０ａから出る光を遮断し減衰させないためには、チップ中心部のメサ構造部１０に近接する柱状部６ａとメサ構造部１０の側面１０ａとを０.５μｍ以上離間して配置することがさらに好ましい。
【００３９】
すなわち、図５（ａ）にメサ構造部１０に近接する柱状部６ａの一部の拡大図が示されるように、活性層４で発光した光は、表面側に進む光（Ｑ１）や基板側に進む光（Ｑ２）など四方に進み、最終的に表面側、半導体積層部６と基板１の側面、柱状部６ａなどを通じて出射される。一方で、側面方向に進む光（Ｑ３）は側面１０ａから出射することになるが、側面１０ａの真横の近接する位置に柱状部６ａが存在すると、充分に光が広がる前に柱状部６ａにより遮られることになり減衰してしまう。具体的には、柱状部６ａがメサ構造部１０の側面１０ａから０.５μｍ以下の距離に配置するとその影響は大きいことが実験的に確かめられた。したがって、メサ構造部１０の側面１０ａから少なくとも０.５μｍ以上離間させて、柱状部６ａを配置することが好ましい。
【００４０】
また、柱状部６ａ内も、ｎ形層３、活性層４、ｐ形層４で構成されており、メサ構造部１０の側面１０ａから出射した光が柱状部６ａ内に入射すると、柱状部６ａ内の活性層４にも入射し、この柱状部６ａ内の活性層４において光吸収を生じてしまい、側面１０ａから出射した光（Ｑ３）は充分に外部へ放出されないことになり、外部量子効率が向上しない。そこで、柱状部６ａ内の活性層４での光吸収を防ぐためにも、また、メサ構造部１０の活性層４で発光して直接横に出る光が柱状部６ａに遮断されないようにするためにも、図５（ｂ）に示されるように、柱状部６ａの高さをメサ構造部１０の発光層（活性層４）の位置よりも低くし、柱状部６ａを、柱状部６ａのｎ形層３が露出するまでエッチングにより除去することが好ましい。これにより、側面１０ａから出射した光（Ｑ３）が柱状部６ａで遮られることも吸収されることもなくなり、さらに外部量子効率が向上する。
【００４１】
このような半導体発光素子を作製するには、柱状部６ａの形成以外の点は、前述の図１に示される半導体発光素子と同様である。すなわち、図１に示される半導体発光素子の製法と同様に、半導体層を積層し、アニール処理後、基板１側の導電形の半導体層が露出するまでエッチングし柱状部６ａを形成した後、さらに柱状部６ａのみが露出してメサ構造部１０などが被覆されるようにマスクを形成して、柱状部６ａの頂部をｎ形層３が露出するまでエッチングする。それ以降は図１に示される半導体発光素子と同様であるので、その説明を省略する。
【００４２】
より具体的には、ｎ形層３を露出させると共に柱状部６ａを形成するプロセスを経た後、さらに、ホトレジストを全面に塗布して、ホトリソグラフィ工程によりパターニングをして柱状部６ａのみを露出させ、メサ構造部１０を覆うマスク（図示せず）を形成する。その後、再度誘導結合型プラズマエッチング装置に入れて、たとえば塩素ガスを５０ｓｃｃｍ、四塩化珪素ガスを５ｓｃｃｍ流し、エッチング中の装置内圧力を０.６Ｐａに固定して上部コイルへのＲＦパワーを１５０Ｗ程度、プラズマ引き込みのための下部電極のＲＦパワーを５０Ｗにした。その結果、マスクに覆われないで露出しているチップ周囲の柱状部６ａ中のｐ形層５、活性層４がエッチングされて、ｎ形層３が露出する。これにより、図１の素子よりも柱状部６ａの高さを低く形成することができる。その後は図１の半導体発光素子と同様の処理を行うことにより図４に示される構造の半導体発光素子が得られる。
【００４３】
なお、メサ構造部１０のみを覆うようにマスクを形成してエッチングすると、柱状部６ａの周囲の露出したｎ形層３もさらにエッチングされることになるが、ｎ形層３は充分に厚いため問題はない。しかし、メサ構造部１０をマスクで覆う際に、柱状部６ａの周囲の露出したｎ形層３の表面も覆うようにマスクを形成することにより、柱状部６ａの頂部のみをエッチングすることができる。この場合には、露出したｎ形層がさらにエッチングされることがないため、ｎ形層の膜厚が薄くても問題はない。
【図面の簡単な説明】
【００４４】
【図１】本発明による半導体発光素子の一実施形態の断面および平面の説明図である。
【図２】図１の柱状部の高さを変えたときの輝度の変化を示す図である。
【図３】本発明による半導体発光素子の柱状部により光が取り出しやすくなることを説明する図である。
【図４】本発明による半導体発光素子の他の実施形態を示す断面説明図である。
【図５】図４に示される構造にすることにより光が取り出しやすくなることを説明する図である。
【図６】本発明による半導体発光素子の他の実施形態を示す断面説明図である。
【図７】従来の窒化物半導体を用いたＬＥＤの斜視説明図である。
【図８】従来のＧａＰを用いたＬＥＤで表面に凹凸を設けた例の断面説明図である。
【符号の説明】
【００４５】
１    基板
３    ｎ形層
４    活性層
５    ｐ形層
６    半導体積層部
６ａ  柱状半導体積層部（柱状部）
７    透光性導電層
８    ｐ側電極
９    ｎ側電極
１０  メサ構造部
【図１】
2006253647.tif 000003
【図２】
2006253647.tif 000004
【図３】
2006253647.tif 000005
【図４】
2006253647.tif 000006
【図５】
2006253647.tif 000007
【図６】
2006253647.tif 000008
【図７】
2006253647.tif 000009
【図８】
2006253647.tif 000010