(57)【要約】【課題】より高性能、高信頼性の記憶装置、及びその記憶装置を備えた半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。【解決手段】第１の導電層と、第１の導電層の側端部と接して設けられる第１の絶縁層と、第１の導電層及び第１の絶縁層上に設けられる第２の絶縁層と、第２の絶縁層上に設けられる第２の導電層とを有し、第２の絶縁層は、絶縁性材料によって形成されており、絶縁性材料が流動化したときの流動化物に対するぬれ性は、第１の導電層より第１の絶縁層の方が高い。【選択図】図１
2006253661.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と、前記第１の導電層の側端部と接する第１の絶縁層と、前記第１の導電層及び前記第１の絶縁層上に第２の絶縁層と、前記第２の絶縁層上に第２の導電層とを有し、
前記第２の絶縁層は、絶縁性材料によって形成されており、前記絶縁性材料が流動化したときの流動化物に対するぬれ性は、前記第１の導電層より前記第１の絶縁層の方が高いことを特徴とする半導体装置。
【請求項２】
請求項１において、前記第１の導電層と前記第２の絶縁層との間に、撥液層を有することを特徴とする半導体装置。
【請求項３】
請求項２において、前記撥液層は、フッ化炭素基を有する物質を含むことを特徴とする半導体装置。
【請求項４】
請求項２において、前記撥液層は、シランカップリング剤を含む物質を含むことを特徴とする半導体装置。
【請求項５】
請求項４において、前記シランカップリング剤はアルキル基を有することを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一項において、前記第２の絶縁層は有機材料を含むことを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか一項において、前記半導体装置の書きこみ後、前記第１の導電層と前記第２の導電層とは一部接することを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか一項において、前記半導体装置の書きこみ後、前記第２の絶縁層の膜厚が変化することを特徴とする半導体装置。
【請求項９】
第１の導電層を形成し、
前記第１の導電層の側端部に接して第１の絶縁層を形成し、
前記第１の導電層及び前記第１の絶縁層上に第２の絶縁層を形成し、
前記第２の絶縁層上に第２の導電層を形成し、
前記第２の絶縁層は、絶縁性材料によって形成されており、前記絶縁性材料が流動化したときの流動化物に対するぬれ性は、前記第１の導電層より前記第１の絶縁層の方が高いことを特徴とする半導体装置の作製方法。
【請求項１０】
撥液層を有する第１の導電層を形成し、
前記第１の導電層の側端部に接して第１の絶縁層を形成し、
前記第１の導電層及び前記第１の絶縁層上に第２の絶縁層を形成し、
前記第２の絶縁層上に第２の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、前記撥液層は、フッ化炭素基を有する物質を含んで形成することを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１０において、前記撥液層は、シランカップリング剤を含む物質を含んで形成することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１２において、前記シランカップリング剤はアルキル基を有して形成することを特徴とする半導体装置の作製方法。
【請求項１４】
請求項９乃至１３のいずれか一項において、前記第２の絶縁層は有機材料を含んで形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。
【０００３】
これらの半導体装置の多くは、シリコン（Ｓｉ）等の半導体基板を用いた回路（以下、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも記す）とアンテナとを有し、当該ＩＣチップは記憶回路（以下、メモリとも記す）や制御回路等から構成されている。また、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタ（以下、ＴＦＴとも記す）や有機メモリ等の開発が盛んに行われている（例えば特許文献１）。
【特許文献１】特開平７−２２６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、一対の電極間に有機化合物を設けて記憶素子を形成する有機化合物を用いた記憶回路において、有機化合物層の膜厚、記憶回路の大きさによっては、電流が流れにくくなり駆動電圧が上昇してしまうという問題がある。
【０００５】
よって、本発明は、より高性能、高信頼性の記憶装置、及び半導体装置を低コストで、歩留まりよく作製できる技術を提供することも目的とする。
【課題を解決するための手段】
【０００６】
絶縁性材料を含む物質は、その材料のガラス転移温度まで温度が上昇すると、流動性を有するようになる。よって絶縁性材料を含む物質からなる絶縁層は、ガラス転移温度以上では、一定の形状を保たない流動性を有する組成物となり、液体状態に近い挙動を示す。流動性を有するようになると、固体の状態では大きな影響を受けなかった被形成領域表面のぬれ性が、その形状に影響を与えるようになり、組成物の流動する方向や速度などに大きく関係する。
【０００７】
被形成物質である固体表面のぬれ性は、表面の化学的性質に影響をうける。流動性を有する組成物に対して、ぬれ性が低い物質であるとその表面は流動性を有する組成物に対してぬれ性の低い領域（以下、低ぬれ性領域ともいう）となり、逆に流動性を有する組成物に対して、ぬれ性の高い物質であるとその表面は、流動性を有する組成物に対してぬれ性の高い領域（以下、高ぬれ性領域ともいう）となる。本発明においては、絶縁層が、電圧印加後、ガラス転移温度以上になり流動性を有する組成物に変化した場合、異なるぬれ性を有する領域にわたって形成されるように、被形成領域表面のぬれ性を、材料や加工処理によって制御する。
【０００８】
ぬれ性の異なる領域とは、流動性を有する組成物に対して、ぬれ性に差を有する領域であり、流動性を有する組成物の接触角が異なることである。流動性を有する組成物の接触角が大きい領域はよりぬれ性が低い領域（以下、低ぬれ性領域ともいう）となり、接触角が小さい領域はぬれ性の高い領域（以下、高ぬれ性領域ともいう）となる。接触角が大きいと、流動性を有する組成物は、領域表面上で広がらず、組成物をはじくので、表面をぬらさないが、接触角が小さいと、表面上で流動性を有する組成物は広がり、よく表面をぬらすからである。よって、ぬれ性が異なる領域は、表面エネルギーも異なる。ぬれ性が低い領域における表面の、表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。
【０００９】
本発明では、記憶装置に含まれる記憶素子を構成する絶縁層（メモリ層ともいう）を、第１の導電層と、第１の導電層の端部を覆う、又は接して囲むように形成される隔壁（絶縁層）とに接して形成する。第１の導電層と第２の導電層との間に電圧を印加すると、共に絶縁層に電流が流れて熱が発生する。そして、絶縁層の温度が、ガラス転移温度まで上昇し、流動性を有する組成物となった時、その流動性を有する組成物に対するぬれ性が、第１の導電層表面より、隔壁（絶縁層）表面の方が高くなっているようにする。流動性を有する組成物は、よりぬれ性の高い方へ移動するので、流動性を有する組成物は固体状態の形状を維持せずに、ぬれ性の高い隔壁（絶縁層）へ流動する。よって、絶縁層の膜厚は不均一となり、絶縁層が変形し、第１の導電層と第２の導電層とが短絡する。また、絶縁層の膜厚の薄い領域に電界が集中し、絶縁破壊が生じて第１の導電層と第２の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
【００１０】
なお、本明細書中において、絶縁層とよんでいる記憶素子に含まれるメモリ層は、バルクの状態では絶縁性を示すが、薄膜の状態では微量の電流を流すものである。本明細書中においては、このような完全な絶縁物ではなく、形状によってはわずかな導電性を有するメモリ層を絶縁層とよぶものとする。
【００１１】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置を指す。本発明を用いてプロセッサ回路を有するチップ（以下、プロセッサチップともいう）などの半導体装置を作製することができる。
【００１２】
本発明の半導体装置の一は、第１の導電層と、第１の導電層の側端部と接する第１の絶縁層と、第１の導電層及び第１の絶縁層上に第２の絶縁層と、第２の絶縁層上に第２の導電層とを有し第２の絶縁層は、絶縁性材料によって形成されており、絶縁性材料が流動化したときの流動化物に対するぬれ性は、第１の導電層より第１の絶縁層の方が高い。
【００１３】
本発明の半導体装置の作製方法の一は、第１の導電層を形成し、第１の導電層の側端部に接して第１の絶縁層を形成し、第１の導電層及び第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に第２の導電層を形成し、第２の絶縁層は、絶縁性材料によって形成されており、絶縁性材料が流動化したときの流動化物に対するぬれ性は、第１の導電層より第１の絶縁層の方が高い。
【００１４】
本発明の半導体装置の作製方法の一は、撥液層を有する第１の導電層を形成し、第１の導電層の側端部に接して第１の絶縁層を形成し、第１の導電層及び第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上に第２の導電層を形成する。
【発明の効果】
【００１５】
本発明により、より高性能、高信頼性の半導体装置、及びその半導体装置を低コストで、歩留まりよく作製することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。より具体的には、記憶装置の構成がパッシブマトリクス型の場合に関して示す。
【００１８】
本発明の記憶素子とその動作機構を、図１を用いて説明する。図１において、第１の導電層５０の端部を覆うように隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂを有している。隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂは、他の記憶素子間を隔てる隔壁のような役目も果たす。隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂ、第１の導電層５０上に、絶縁層である絶縁層５２を形成し、絶縁層５２上に第２の導電層５３を形成する。
【００１９】
第１の導電層５０と第２の導電層５３の材料には導電性の高い元素や化合物等用いる。本実施の形態で絶縁層５２の材料には電気的作用や光学的作用により、結晶状態や導電性、形状が変化する物質を用いる。上記構成を有する記憶素子は電圧印加前後で導電性が変化するので、「初期状態」と「導電性変化後」とに対応した２つの値を記憶させることができる。電圧印加前後での記憶素子の導電性の変化について説明する。
【００２０】
絶縁層を形成する絶縁性材料を含む物質は、その材料のガラス転移温度まで温度が上昇すると、流動性を有するようになる。よって絶縁層は、ガラス転移温度以上では、一定の形状を保たない流動性を有する組成物となり、液体状態に近い挙動を示す。流動性を有するようになると、固体の状態では大きな影響を受けなかった被形成領域表面のぬれ性が、その形状に影響を与えるようになり、組成物の流動する方向や速度などに大きく関係する。
【００２１】
被形成物質である固体表面のぬれ性は、表面の化学的性質に影響をうける。流動性を有する組成物に対して、ぬれ性が低い物質であるとその表面は流動性を有する組成物に対して低ぬれ性領域となり、逆に流動性を有する組成物に対して、ぬれ性の高い物質であるとその表面は、流動性を有する組成物に対して高ぬれ性領域となる。本発明においては、絶縁層が、電圧印加後、ガラス転移温度以上になり流動性を有する組成物に変化した場合、異なるぬれ性を有する領域にわたって形成されるように、被形成領域表面のぬれ性を、材料や加工処理によって制御する。
【００２２】
ぬれ性の異なる領域とは、流動性を有する組成物に対して、ぬれ性に差を有する領域であり、流動性を有する組成物の接触角が異なることである。流動性を有する組成物の接触角が大きい領域はよりぬれ性が低い領域となり、接触角が小さい領域はぬれ性の高い領域となる。接触角が大きいと、流動性を有する組成物は、領域表面上で広がらず、組成物をはじくので、表面をぬらさないが、接触角が小さいと、表面上で流動性を有する組成物は広がり、よく表面をぬらすからである。よって、ぬれ性が異なる領域は、表面エネルギーも異なる。ぬれ性が低い領域における表面の、表面エネルギーは小さく、ぬれ性の高い領域表面における表面エネルギーは大きい。
【００２３】
本実施の形態では、絶縁層５２は、第１の導電層５０と、第１の導電層の端部を覆う隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂとに接して形成される。第１の導電層５０と第２の導電層５３との間に電圧を印加すると、共に絶縁層５２に電流が流れてジュール熱などの熱が発生する。そして、絶縁層５２の温度が、ガラス転移温度まで上昇し、流動性を有する組成物となった時、その流動性を有する組成物に対するぬれ性が、第１の導電層５０表面より、隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂ表面の方が高くなっているようにする。第１の導電層５０表面と、隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂ表面との絶縁層を形成する絶縁性材料が流動化した組成物に対する接触角の差が、３０度以上が好ましく、４０度以上であるとより好ましい。また、第１の導電層５０上で、絶縁層を形成する材料が移動し、第１の導電層５０上の絶縁層の膜厚が不均一となればよいので、隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂどちらか一方の表面のぬれ性が、第１の導電層５０表面よりも高ければよい。
【００２４】
流動性を有する組成物は、よりぬれ性の高い方へ移動するので、流動性を有する組成物は固体状態の形状を維持せずに、矢印５４ａ、矢印５４ｂの方向に示すように、ぬれ性の高い隔壁（絶縁層）５１ａ、隔壁（絶縁層）５１ｂへ流動する。よって、絶縁層５２の膜厚は不均一となり、絶縁層５２が変形し、図１（Ｂ）に示す領域５５のように第１の導電層５０と第２の導電層５３と一部接触し、結果、第１の導電層５０と第２の導電層５３とが短絡する。また、絶縁層５２の膜厚の薄い領域に電界が集中し、絶縁破壊が生じて第１の導電層と第２の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。
【００２５】
この結果、低消費電力で書き込みを行うことが可能である。
【００２６】
図３に示したのは本発明の記憶装置が有する一構成例であり、メモリセル７２１がマトリクス状に設けられたメモリセルアレイ７２２、読み出し回路及び書き込み回路を有する回路７２６、デコーダ７２４、デコーダ７２３を有している。なお、ここで示す記憶装置７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
【００２７】
メモリセル７２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の導電層と、絶縁層とを有する。絶縁層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【００２８】
メモリセルアレイ７２２の上面図を図２（Ａ）に、図２（Ａ）における線Ａ−Ｂの断面図を図２（Ｂ）、及び図２（Ｃ）に示す。また、図２（Ａ）には、絶縁層７５２及び絶縁層７５４は省略され図示されていないが、図２（Ｂ）で示すようにそれぞれ設けられている。
【００２９】
メモリセルアレイ７２２は、第１の方向に延びた第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃと、第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃを覆って設けられた絶縁層７５２と、第１の方向と垂直な第２の方向に延びた第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ｃとを有している（図２（Ａ）参照。）。第１の導電層７５１ａ、第１の導電層７５１ｂ、第１の導電層７５１ｃと第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ｃとの間に絶縁層７５２が設けられている。また、第２の導電層７５３ａ、第２の導電層７５３ｂ、第２の導電層７５３ｃを覆うように、保護膜として機能する絶縁層７５４を設けている（図２（Ｂ）参照。）。なお、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた絶縁層７５２を分離してもよい。
【００３０】
図２（Ｃ）は、図２（Ｂ）の変形例であり、基板７６０上に、第１の導電層７６１ａ、第１の導電層７６１ｂ、第１の導電層７６１ｃ、隔壁（絶縁層）７６５、絶縁層７６２、第２の導電層７６３ｂ、保護層である絶縁層７６４を有している。図２（Ｃ）の第１の導電層７６１ａ、第１の導電層７６１ｂ、第１の導電層７６１ｃのように、第１の導電層は、テーパーを有する形状でもよく、端部を覆う隔壁（絶縁層）７６５は、曲率半径が連続的に変化する形状でもよい。隔壁（絶縁層）７６５のような形状は、液滴吐出法などを用いて形成することができる。隔壁７６５がこのような曲率を有する曲面であると、積層する絶縁層や導電層のカバレッジがよい。
【００３１】
絶縁層を形成する絶縁性材料が流動化した組成物に対して、第１の導電層表面と、隔壁（絶縁層）表面とのぬれ性の差が大きいと、絶縁層の被形成物質である流動化した組成物はより移動しやすくなる。流動性を有する組成物は、低ぬれ性領域である第１の導電層表面にはじかれるためその表面に留まれず、よって高ぬれ性領域である隔壁（絶縁層）側へ引き寄せられる力が強く働くからである。
【００３２】
このようにぬれ性の差を大きくするために、第１の導電層表面がより低ぬれ性領域となるように処理をすることができる。ぬれ性が低い物質を第１の導電層上に形成し、より撥液化させた低ぬれ性領域とするのである。図１５（Ａ）にぬれ性が低い物質よりなる撥液層７７６ａ、撥液層７７６ｂ、撥液層７７６ｃを、第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃ上に形成した例を示す。本実施の形態では、隔壁となる隔壁（絶縁層）７７５を、絶縁性材料を含む液状の組成物を付着させて焼成、乾燥等によって固化させているため、第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃの端部を覆う構造ではなく、第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃの側端部に接して形成している。このような構造であると、図１５（Ａ）のように第１の導電層７７１ａ、第１の導電層７７１ｂ、第１の導電層７７１ｃ上に撥液層７７６ａ、撥液層７７６ｂ、撥液層７７６ｃを形成しても隔壁（絶縁層）と撥液層とは接しないので、隔壁（絶縁層）を安定して形成することができる。しかし、隔壁（絶縁層）を蒸着法などのドライプロセスを用いて形成する場合は、全面に撥液層を有する第１の導電層であっても、隔壁（絶縁層）は第１の導電層の端部を覆う形状であってもよい。撥液層７７６ａ、撥液層７７６ｂ、撥液層７７６ｃ上に蒸着法などのドライプロセスによって、絶縁層７７２、第２の導電層７７３ｂ、保護層（絶縁層）７７４を形成する。また撥液層は、膜厚が数ナノメートルのような薄膜でもよくその形成方法により膜としての連続性を有さなくてもよい。
【００３３】
ぬれ性が低い物質として、フッ化炭素基（フッ化炭素鎖）を含む物質、あるいはシランカップリング剤を含む物質を用いることができる。シランカップリング剤は単分子膜を形成することができるため、分解、改質を効率よく行え、短時間でぬれ性を変化させることができる。また、上記単分子膜は自己組織化膜とも言える。また、シランカップリング剤は、フッ化炭素基（フッ化炭素鎖）を有するもののみでなく、アルキル基を有するものも基板に配列させることで、低ぬれ性を示すため、用いることが可能である。またシランカップリング剤は含まれる官能基がフッ化炭素基かアルキル基によって、そのぬれ性を低める効果が異なるので、必要なぬれ性が得られるように材料によって適宜設定することができる。
【００３４】
ぬれ性が低い物質として、フッ化炭素基（フッ化炭素鎖）を含む物質、あるいはシランカップリング剤を含む物質を用いることができる。シランカップリング剤は、Ｒｎ−Ｓｉ−Ｘ（４−ｎ）（ｎ＝１、２、３）の化学式で表される。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
【００３５】
ぬれ性が低い物質として、シランカップリング剤のＲに、アルキル基を有する物質であるアルコキシシランも用いることができ、例えば有機シランとしてオクタデシルトリメトキシシラン等を用いることができる。アルコキシシランとしては、炭素数２〜３０のアルコキシシランが好ましい。代表的には、デシルトリメトキシシラン、エチルトリエトキシシラン、プロピルトリエトキシシラン、オクチルトリエトキシシラン、デシルトリエトキシシラン、ドデシルトリエトキシシラン、オクタデシルトリエトキシシラン（ＯＤＳ）、エイコシルトリエトキシシラン、トリアコンチルトリエトキシシランがあげられる。なお、長鎖アルキル基を有するシラン化合物は、特にぬれ性を低下させることが可能であり好ましい。また、デシルトリクロロシラン、テトラデシルトリクロロシラン、オクタデシルトリクロロシラン、エイコシルトリクロロシラン、ドコシルトリクロロシラン等も用いることができる。
【００３６】
また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、よりぬれ性を低めることができる。ＦＡＳのＲは、（ＣＦ３）（ＣＦ２）ｘ（ＣＨ２）ｙ（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン、トリデカフルオロオクチルトリメトキシシラン等のフルオロアルキルシランが挙げられる。また、トリデカフルオロオクチルトリクロロシラン等の加水分解基がハロゲンであるカップリング剤も用いることができる。もちろん例示の化合物に限定される物ではない。
【００３７】
また、ぬれ性が低い物質としてチタネートカップリング剤、アルミネートカップリング剤を用いてもよい。例えば、イソプロピルトリイソオクタノイルチタネート、イソプロピル（ジオクチルパイロホスフェート）チタネート、イソプロピルトリステアロイルチタネート、イソプロピルトリス（ジオクチルホスフェート）チタネート、イソプロピルジメタクリルイソステアロイルチタネート、アセトアルコキシアルミニウムジイソプロピレート等が挙げられる。
【００３８】
上記のようなぬれ性が低い物質を被形成領域に膜として形成するには、液状の物質を蒸発させ、被形成領域（例えば基板など）に形成する気相成膜法などを用いることができる。また、ぬれ性が低い物質はスピンコート法、ディップ法、液滴吐出法、印刷法（スクリーン印刷やオフセット印刷など）を用いて形成することもでき、溶媒に溶解した溶液としてもよい。
【００３９】
ぬれ性が低い物質を含む溶液の溶媒としては、水、アルコール、ケトン、炭化水素系溶媒（脂肪族炭化水素、芳香族炭化水素、ハロゲン化炭化水素など）、及びエーテル系化合物、及びこれらの混合物を用いることができる。例えば、メタノール、エタノール、プロパノール、アセトン、ブタノン、ｎ−ペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワラン、四塩化炭素、クロロホルム、塩化メチレン、トリクロロエタン、ジエチルエーテル、ジオキサン、ジメトキシエタン又はテトラヒドロフランなどを用いる。上記溶液の濃度は特に限定はないが、０．００１〜２０ｗｔ％の範囲とすればよい。
【００４０】
また、上記ぬれ性が低い物質に、ピリジン、トリエチルアミン、ジメチルアニリン等のアミンを混合してもよい。更に、ギ酸、酢酸等のカルボン酸を触媒として添加してもよい。
【００４１】
上記のようにぬれ性が低い物質を液状の状態で被形成領域に付着させるスピンコート法等を用いて単分子膜を形成する際の処理は、処理温度は室温（約２５℃）から２００℃、処理時間は数分から１２時間とすればよい。処理条件は、ぬれ性が低い物質の性質、溶液の濃度、処理温度、処理時間によって適宜設定すればよい。
【００４２】
また、形成する薄膜（形成方法問わず）を上記ぬれ性が低い物質を含む溶液を作成する際に用いることのできる溶媒で洗浄すると、未反応のぬれ性が低い物質を除去することができる。この場合、超音波洗浄器等を用いてもよい。
【００４３】
本発明で用いることのできるぬれ性が低い物質を含む膜は膜厚０．３ｎｍ以上１０ｎｍ以下という薄膜でもよい。なお、ぬれ性が低い物質を液状の状態で被形成領域に付着させるスピンコート法等を用いて形成するぬれ性が低い物質の薄膜は非常に薄く、膜厚が０．３ｎｍ以上１０ｎｍ以下の範囲の単分子膜となり得る。
【００４４】
また、ぬれ性を低めるように制御し、低ぬれ性領域を形成する組成物の一例として、フッ化炭素（フルオロカーボン）基（フッ化炭素鎖）を有する材料（フッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロペンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。
【００４５】
また、導電層にフッ素及び炭素を含むガス（例えばＣＨＦ３）雰囲気中でプラズマ処理を行うと、ぬれ性を低めることができる。図１５（Ｂ）で示すように、第１の導電層７８１ａ、第１の導電層７８１ｂ、第１の導電層７８１ｃ、にフッ素を含むガス雰囲気中でプラズマ処理を行い、その表面を撥液領域７８６ａ、撥液領域７８６ｂ、撥液領域７８６ｃとしている。この処理は、第１の導電層７８１ａ、第１の導電層７８１ｂ、第１の導電層７８１ｃの端部を覆うように隔壁（絶縁層）７８５を形成した後、行えばよい。撥液領域７８６ａ、撥液領域７８６ｂ、撥液領域７８６ｃ上に蒸着法などのドライプロセスによって、絶縁層７８２、第２の導電層７８３ｂ、絶縁層７８４を形成する。
【００４６】
第１の導電層上の撥液層を所望な形状に加工する方法として基板裏側から、第１の導電層をマスクとして裏面露光を行うことができる。基板６００上に第１の導電層６０１ａ、第１の導電層６０１ｂ、第１の導電層６０１ｃを形成し、スピンコート法などによって、ぬれ性が低い物質からなる撥液層６０２を形成する（図１６（Ａ）参照。）。光源６０３より照射された光６０６は、基板６００を通過し、第１の導電層６０１ａ、第１の導電層６０１ｂ、第１の導電層６０１ｃがマスクとなり遮断されない撥液層６０２の領域６０７ａ、６０７ｂ、６０７ｃに存在する撥液層を分解し、その領域６０７ａ、６０７ｂ、６０７ｃを改質処理する（図１６（Ｂ）参照。）。よって第１の導電層６０１ａ、第１の導電層６０１ｂ、第１の導電層６０１ｃ上に撥液層６０８ａ、撥液層６０８ｂ、撥液層６０８ｃが所望な形状に加工され形成される（図１６（Ｃ）参照。）。
【００４７】
光照射による処理効率を向上させるため、撥液層に、その光の波長領域に吸収域を有する光吸収体を混入してもよい。光の波長領域に吸収域を持つ光吸収体は、照射された光を吸収し、周囲に熱などのエネルギーを放射（輻射）する。その放射エネルギーは、周囲の物質に作用し、結果として物質の物性を変化させ、改質する。本発明を用いると、光の波長に合わせて、光吸収体を選択すればよいので光の選択の幅が広がる。よって、基板があまり吸収しない領域の波長を選択することができ、制御性の良い表面改質処理をするための光照射をすることができる。また光の照射効率も向上できるので、光自体が低エネルギーであっても十分に処理を行うことができる。よって、装置や工程が簡略化するので、コストや時間が軽減し、生産性も向上させることができる。
【００４８】
光吸収体としては、有機材料、無機材料、無機材料及び有機材料を含む物質などを用いることができ、用いる光の波長によって、その波長に吸収領域を持つものを選択すればよい。金属等の導電性材料でもよいし、有機樹脂などの絶縁性材料であってもよい。無機材料としては、鉄、金、銅、珪素やゲルマニウム、有機材料としては、ポリイミド、アクリルなどのプラスチックや色素などを用いることができ、例えば、光の波長が５３２ｎｍに対応する色素としては、ローダミンＢ、エオシンＹ、メチルオレンジ、ローズベンガルなど、光の波長が３００ｎｍから４００ｎｍに対応する色素としては、クマリン系（クマリン６Ｈ、クマリン３０、クマリン１０２、クマリン１５２、クマリン１５３、クマリン５４５Ｔなど）、Ｂｉｓ−ＭＳＢ（ｌ，４−ｂｉｓ（ｏ−ｍｅｔｈｙｌｓｔｙｒｙｌ）ｂｅｎｚｅｎｅの略称）をそれぞれ用いることができる。また、色素としては黒色のカーボンブラックなどや顔料系の黒色樹脂なども用いることができる。また、他の色素として、ローダミン６Ｇやジシアノメチレンピラン誘導体（ＤＣＭ）なども用いることができる。
【００４９】
また光吸収体として、光触媒機能を有する物質（以下、単に光触媒物質と表記する）を用いることができる。光触媒物質は光触媒活性を有しているので、光照射によって活性化し、そのエネルギーによって物質表面を改質することができる。
【００５０】
光吸収体として、光触媒物質を形成する例を図１７に示す。図１７において光触媒物質からなる光吸収体層６１４は、基板６１０上に設けられた、第１の導電層６１１ａ、第１の導電層６１１ｂ、第１の導電層６１１ｃと、撥液層６１２に接して形成されている。同様に光源６１３より照射された光６１６は、基板６１０を通過し、光吸収体層６１４に照射される。光の波長領域に吸収域を持つ光吸収体は、照射された光を吸収し、周囲に熱などのエネルギーを放射（輻射）する。その放射エネルギーは、撥液層６１２に作用し、結果として撥液層６１２を分解し、領域６１７ａ、領域６１７ｂ、領域６１７ｃを改質する（図１７（Ｂ）参照。）。よって第１の導電層６１１ａ、第１の導電層６１１ｂ、第１の導電層６１１ｃ上に撥液層６１８ａ、撥液層６１８ｂ、撥液層６１８ｃが所望な形状に加工され形成される（図１７（Ｃ）参照。）。光吸収体層６１４は撥液層の加工後除去してもよい。
【００５１】
光触媒物質は、酸化チタン（ＴｉＯＸ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、セレン化カドミウム（ＣｄＳｅ）、タンタル酸カリウム（ＫＴａＯ３）、硫化カドミウム（ＣｄＳ）、酸化ジルコニウム（ＺｒＯ２）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化亜鉛（ＺｎＯ）、酸化鉄（Ｆｅ２Ｏ３）、酸化タングステン（ＷＯ３）等が好ましい。これら光触媒物質に紫外光領域の光（波長４００ｎｍ以下、好ましくは３８０ｎｍ以下）を照射し、光触媒活性を生じさせてもよい。
【００５２】
改質処理に用いる光は、特に限定されず、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能である。例えば、紫外線ランプ、ブラックライト、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いてもよい。その場合、ランプ光源は、必要な時間点灯させて照射してもよいし、複数回照射してもよい。
【００５３】
また、レーザ光を用いてもよく、レーザ発振器としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波、第２高調波、第３高調波を適用するのが好ましい。レーザ発振器から射出されるレーザ光の形状やレーザ光の進路を調整するため、シャッター、ミラー又はハーフミラー等の反射体、シリンドリカルレンズや凸レンズなどによって構成される光学系が設置されていてもよい。
【００５４】
上記メモリセルの構成において、基板７５０、基板７６０、基板７７０、基板７８０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、フィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）などを用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイ７２２を設けることができる。
【００５５】
また、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７８１ａ〜７８１ｃ、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ｂ、第２の導電層７７３ｂ、第２の導電層７８３ｂには、導電性の高い元素や化合物等用いる。代表的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉを含んだ合金Ａｌ、ＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００５６】
第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７８１ａ〜７８１ｃ、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ｂ、第２の導電層７７３ｂ、第２の導電層７８３ｂは、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法を用いて形成することができる。
【００５７】
本実施の形態において、メモリセルへのデータの書き込みは電気的作用または光学的作用を加えることによって行うが、光学的作用によりデータの書き込みを行う場合、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７８１ａ〜７８１ｃ、第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ｂ、第２の導電層７７３ｂ、第２の導電層７８３ｂのうち、一方または両方は透光性を有するように設ける。透光性を有する導電層は、透明な導電性材料を用いて形成するか、または、透明な導電性材料でなくても光を透過する厚さで形成する。透明な導電性材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯと記す）や、酸化珪素を含んだ酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された酸化物導電性材料を用いても良い。
【００５８】
メモリ層である絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２は、有機絶縁物、電気的作用または光学的作用により導電性が変化する有機化合物、無機絶縁物、又は有機化合物と無機化合物とが混合してなる層で形成する。絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２は、単層で設けてもよいし、複数の層を積層させて設けてもよい。また、有機化合物と無機化合物との混合層及び他の電気的作用または光学的作用により導電性が変化する有機化合物からなる層とを積層させて設けてもよい。
【００５９】
なお、本明細書中において、絶縁層とよんでいる記憶素子に含まれるメモリ層は、バルクの状態では絶縁性を示すが、薄膜の状態では微量の電流を流すものである。本明細書中においては、このような完全な絶縁物ではなく、形状によってはわずかな導電性を有するメモリ層を絶縁層とよぶものとする。
【００６０】
絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２を構成することが可能な無機絶縁物としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素等を用いることができる。
【００６１】
絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２を構成することが可能な有機絶縁物としては、ポリイミド、アクリル、ポリアミド、ベンゾシクロブテン、エポキシ等に代表される有機樹脂を用いることができる。
【００６２】
また、絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２を構成することが可能な、電気的作用または光学的作用により導電性が変化する有機化合物としては、正孔輸送性が高い有機化合物材料又は電子輸送性が高い有機化合物材料を用いることができる。
【００６３】
正孔輸送性の高い有機化合物材料としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性が高い物質であれば、上記の物質以外のものを用いてもよい。
【００６４】
なお、有機化合物と無機化合物との混合層を設ける場合には、正孔輸送性の高い有機化合物材料と電子を受け取りやすい無機化合物材料とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性を示す。その結果、有機化合物層は優れた導電性を得ることが可能となる。
【００６５】
電子を受け取りやすい無機化合物材料として、周期表第４族乃至第１２族のいずれかの遷移金属の金属酸化物、金属窒化物または金属酸化窒化物を用いることができる。具体的には、チタン酸化物（ＴｉＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、バナジウム酸化物（ＶＯｘ）、モリブデン酸化物（ＭｏＯｘ）、タングステン酸化物（ＷＯｘ）、タンタル酸化物（ＴａＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、ニオブ酸化物（ＮｂＯｘ）、コバルト酸化物（Ｃｏｘ）、レニウム酸化物（ＲｅＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、亜鉛酸化物（ＺｎＯ）、ニッケル酸化物（ＮｉＯｘ）、銅酸化物（ＣｕＯｘ）等を用いることができる。また、ここでは具体例として酸化物を例に挙げたが、もちろんこれらの窒化物や酸化窒化物を用いてもよい。
【００６６】
電子輸送性の高い有機化合物材料としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。但し、正孔よりも電子の輸送性の高い物質であれば、上記の物質以外のものを用いてもよい。
【００６７】
なお、有機化合物と無機化合物との混合層を設ける場合には、電子輸送性の高い有機化合物材料と電子を与えやすい無機化合物材料とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性・輸送性を示す。その結果、有機化合物層は優れた導電性を得ることが可能となる。
【００６８】
電子を与えやすい無機化合物材料として、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物を用いることができる。具体的には、リチウム酸化物（ＬｉＯｘ）、ストロンチウム酸化物（ＳｒＯｘ）、バリウム酸化物（ＢａＯｘ）、エルビウム酸化物（ＥｒＯｘ）、ナトリウム酸化物（ＮａＯｘ）、リチウム窒化物（ＬｉＮｘ）、マグネシウム窒化物（ＭｇＮｘ）、カルシウム窒化物、イットリウム窒化物（ＹＮｘ）、ランタン窒化物（ＬａＮｘ）等を用いることができる。
【００６９】
さらには、無機化合物材料として、有機化合物から電子を受け取りやすい無機化合物材料または有機化合物に電子を与えやすい無機化合物材料であれば何でもよく、アルミニウム酸化物（ＡｌＯｘ）、ガリウム酸化物（ＧａＯｘ）、ケイ素酸化物（ＳｉＯｘ）、ゲルマニウム酸化物（ＧｅＯｘ）、インジウム錫酸化物（ＩＴＯ）等のほか、種々の金属酸化物、金属窒素化物または金属酸化窒化物を用いることができる。
【００７０】
また、絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２が金属酸化物または金属窒化物の中から選ばれた化合物と正孔輸送性の高い化合物とから形成される場合、さらに立体障害の大きな（平面構造とは異なり空間的な広がりを有する（３次元的な）構造をもつ）化合物を加えた構成としてもよい。立体障害の大きな化合物としては、５，６，１１，１２−テトラフェニルテトラセン（略称：ルブレン）が好ましい。但し、これ以外に、ヘキサフェニルベンゼン、ｔ−ブチルペリレン、９，１０−ジ（フェニル）アントラセン、クマリン５４５Ｔ等も用いることができる。この他、デンドリマー等も有効である。
【００７１】
さらには、電子輸送性の高い有機化合物材料で形成される層と、正孔輸送性の高い有機化合物材料層との間に、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス［２−（１０−メトキシ−１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等の発光物質を設けてもよい。
【００７２】
また、絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２には、光学的作用により、電気抵抗が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることができる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。
【００７３】
絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２は、蒸着法、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法等を用いて形成することができる。また、有機化合物と無機化合物とを含む混合層は、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
【００７４】
なお、絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２は、電気的作用又は光学的作用により記憶素子の導電性が変化する膜厚で形成する。
【００７５】
隔壁（絶縁層）７５５、隔壁（絶縁層）７６５、隔壁（絶縁層）７７５、隔壁（絶縁層）７８５としては、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン材料を用いてもよい。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法、ディスペンサ法、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。スピンコート法で得られる薄膜なども用いることができる。
【００７６】
また、液滴吐出法により、導電層、絶縁層などを、組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減したり、平坦な板状な物で表面を垂直にプレスしたりしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または溶解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。
【００７７】
また、本実施の形態では、上記構成において、第１の導電層７５１ａ〜７５１ｃ、第１の導電層７６１ａ〜７６１ｃ、第１の導電層７７１ａ〜７７１ｃ、第１の導電層７８１ａ〜７８１ｃと、絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオードである。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、整流性を有する素子は、絶縁層７５２、絶縁層７６２、絶縁層７７２、絶縁層７８２と第２の導電層７５３ａ〜７５３ｃ、第２の導電層７６３ｂ、第２の導電層７７３ｂ、第２の導電層７８３ｂとの間に設けてもよい。
【００７８】
本発明の記憶素子によって、データの書き込み時の駆動電圧を低下することが可能である。この結果、低消費電力の記憶装置及び半導体装置を低コストで、歩留まりよく提供することができる。
【００７９】
（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる構成を有する記憶装置について説明する。具体的には、記憶装置の構成がアクティブマトリクス型の場合に関して示す。
【００８０】
図５に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル２３１がマトリクス状に設けられたメモリセルアレイ２３２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２２３を有している。なお、ここで示す記憶装置２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００８１】
メモリセルアレイ２３２は、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線と、トランジスタ２１０ａと、記憶素子２１５ｂとを有する。記憶素子２１５ｂは、一対の導電層の間に、絶縁層が挟まれた構造を有する。
【００８２】
メモリセルアレイ２３２の上面図を図４（Ａ）に、図４（Ａ）における線Ｅ−Ｆの断面図を図４（Ｂ）に示す。また、図４（Ａ）には、絶縁層２１２及び絶縁層２１４は省略され図示されていないが、図４（Ｂ）で示すようにそれぞれ設けられている。
【００８３】
メモリセルアレイ２３２は、第１の方向に延びた第１の配線２０５ａ及び第１の配線２０５ｂと、第１の方向と垂直な第２の方向に延びた第２の配線２０２とがマトリクス状に設けられている。また、第１の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのソース電極又はドレイン電極に接続されており、第２の配線はトランジスタ２１０ａ及びトランジスタ２１０ｂのゲート電極に接続されている。さらに、第１の配線と接続されていないトランジスタ２１０ａ及びトランジスタ２１０ｂのソースまたはドレイン電極に、それぞれ第１の導電層２０６ａ及び第１の導電層２０６ｂが接続され、それぞれ第１の導電層２０６ａ及び第１の導電層２０６ｂと絶縁層２１２と第２の導電層２１３との積層構造によって記憶素子２１５ａ、記憶素子２１５ｂが設けられている。隣接する各々のメモリセル２３１の間に隔壁（絶縁層）２０７を設けて、第１の導電層と隔壁（絶縁層）２０７上に絶縁層２１２および第２の導電層２１３を積層して設けている。第２の導電層２１３上に保護層となる絶縁層２１４を有している。また、トランジスタ２１０ａ、トランジスタ２１０ｂとして、薄膜トランジスタを用いている（図４（Ｂ）参照。）。図４（Ｂ）の記憶装置は基板２００上に設けられており、絶縁層２０１ａ、絶縁層２０１ｂ、絶縁層２０８、絶縁層２０９、絶縁層２１１、トランジスタ２１０ａを構成する半導体層２０４ａ、ゲート電極層２０２ａ、ソース電極層又はドレイン電極層の兼ねる第１の配線２０５ａ、トランジスタ２１０ｂを構成する半導体層２０４ｂ、ゲート電極層２０２ｂ、ソース電極層又はドレイン電極層の兼ねる配線２０５ｂを有している。
【００８４】
本実施の形態では、絶縁層２１２は、第１の導電層２０６ａと、第１の導電層の端部を覆う隔壁（絶縁層）２０７とに接して形成される。第１の導電層２０６ａと第２の導電層２１３との間に電圧を印加すると、共に絶縁層２１２に電流が流れてジュール熱などの熱が発生する。本実施の形態でも、絶縁層２１２の温度が、ガラス転移温度まで上昇し、流動性を有する組成物となった時、その流動性を有する組成物に対するぬれ性が、第１の導電層２０６ａ表面より、隔壁（絶縁層）２０７表面の方が高くなっている。
【００８５】
流動性を有する組成物は、よりぬれ性の高い方へ移動するので、流動性を有する組成物は固体状態の形状を維持せずに、ぬれ性の高い隔壁（絶縁層）２０７へ流動する。よって、絶縁層の膜厚は不均一となり、絶縁層が変形し、第１の導電層２０６ａと第２の導電層２１３とが短絡する。また、絶縁層の膜厚の薄い領域に電界が集中し、絶縁破壊が生じて第１の導電層と第２の導電層とが短絡する場合もある。よって、電圧印加前後での記憶素子の導電性が変化する。第１の導電層２０６ｂ、隔壁（絶縁層）２０７、絶縁層２１２、第２の導電層２１３からなる記憶素子２１５ｂも記憶素子２１５ａと同様である。
【００８６】
この結果、低消費電力で書き込みを行うことが可能である。
【００８７】
また、図６に示すように、単結晶半導体基板２５０上に設けられた電界効果トランジスタ２６０ａ、電界効果トランジスタ２６０ｂに記憶素子２６５ａ、記憶素子２６５ｂが接続されていてもよい。ここでは、電界効果トランジスタ２６０ａ及び電界効果トランジスタ２６０ｂのソース電極層又はドレイン電極層２５５ａ〜２５５ｄを覆うように絶縁層２７０を設け、絶縁層２７０上に第１の導電層２５６ａ、第１の導電層２５６ｂ、隔壁（絶縁層）２６７、絶縁層２６２ａ、絶縁層２６２ｂ、第２の導電層２６３で記憶素子２６５ａ、記憶素子２６５ｂを構成する。絶縁層２６２ａ、絶縁層２６２ｂのように絶縁層は、各メモリセルのみに、マスク等を用いて選択的に設けてもよい。また、図６に示す記憶装置は、素子分離領域２６８、絶縁層２６９、絶縁層２６１、絶縁層２６４も有している。
【００８８】
記憶素子２６５ａ、２６５ｂにおいて、第１の導電層２５６ａ、第１の導電層２５６ｂ表面は、点線で示されるようにフッ素を含むガスによるプラズマ処理により、撥液領域に制御されているので隔壁（絶縁層）２６７表面より、絶縁層２６２ａ、２６２ｂを形成する材料の流動性を有する組成物に対してぬれ性が低い。よって、絶縁層２６２ａ、２６２ｂを形成する材料の流動性を有する組成物は隔壁（絶縁層）２６７の方へ移動し、記憶素子２６５ａ、２６５ｂは短絡する。
【００８９】
このように、絶縁層２７０を設けて記憶素子を形成することによって第１の導電層を自由に配置することができる。つまり、図４（Ｂ）の構成では、トランジスタ２１０ａ、トランジスタ２１０ｂのソース電極層又はドレイン電極層を避けた領域に記憶素子２１５ａ、記憶素子２１５ｂを設ける必要があったが、上記構成とすることによって、例えば、トランジスタ２１０ａ、トランジスタ２１０ｂの上方に記憶素子２１５ａ、記憶素子２１５ｂを形成することが可能となる。その結果、記憶装置２１６をより高集積化することが可能となる。
【００９０】
さらには、トランジスタ２１０ａ、トランジスタ２１０ｂはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。半導体層も非晶質半導体、結晶性半導体、多結晶半導体、微結晶半導体など様々な半導体を用いることができ、有機化合物を用いて有機トランジスタを形成してもよい。図４（Ａ）では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
【００９１】
図７に、逆スタガ型の構造の薄膜トランジスタを用いた例を示す。基板２８０上に、逆スタガ型の構造の薄膜トランジスタであるトランジスタ２９０ａ、トランジスタ２９０ｂが設けられている。トランジスタ２９０ａは、絶縁層２８８、ゲート電極層２８１、非晶質半導体層２８２、一導電型を有する半導体層２８３ａ、一導電型を有する半導体層２８３ｂ、ソース電極層又はドレイン電極層２８５を有し、ソース電極層又はドレイン電極層は記憶素子を構成する第１の導電層２８６ａである。第１の導電層２８６ａ、第１の導電層２８６ｂの端部を覆うように隔壁（絶縁層）２８７を積層し、第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７上に絶縁層２９２、第２の導電層２９３、保護層である絶縁層２９４が形成され、記憶素子２９５ａ、記憶素子２９５ｂを構成している。図７に示す記憶装置は、ゲート電極層２８１、ソース電極層又はドレイン電極層２８５、第１の導電層２８６ａ、第１の導電層２８６ｂ、隔壁（絶縁層）２８７を液滴吐出法を用いて形成する。液滴吐出法とは流動体である構成物形成材料を含む組成物を、液滴として吐出（噴出）し、所望なパターン形状に形成する方法である。構成物の被形成領域に、構成物形成材料を含む液滴を吐出し、焼成、乾燥等を行って固定化し所望なパターンの構成物を形成する。
【００９２】
また、トランジスタに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【００９３】
本実施の形態で示した第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂと第２の導電層２１３、２６３、２９３の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。
【００９４】
また、絶縁層２１２、２６２ａ、２６２ｂ、２９２は、上記実施の形態１で示した絶縁層７５２と同様の材料および形成方法を用いて設けることができる。
【００９５】
また、第１の導電層２０６ａ、２０６ｂ、２５６ａ、２５６ｂ、２８６ａ、２８６ｂと絶縁層２１２、２６２ａ、２６２ｂ、２９２との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。なお、整流性を有する素子は、絶縁層２１２、２６２ａ、２６２ｂ、２９２と第２の導電層２１３、２６３、２９３との間に設けてもよい。
【００９６】
本発明の記憶素子によって、データの書き込み時の駆動電圧を低下することが可能である。この結果、低消費電力の記憶装置及び半導体装置を低コストで、歩留まりよく提供することができる。
【００９７】
（実施の形態３）
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。
【００９８】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【００９９】
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を、図１０を用いて説明する。
【０１００】
図１０はアクティブマトリクス型で構成される記憶装置を有する半導体装置を示しており、基板３００上にトランジスタ３１０ａ、３１０ｂを有するトランジスタ部３３０、トランジスタ３２０ａ、トランジスタ３２０ｂを有するトランジスタ部３４０、絶縁層３０１ａ、３０１ｂ、３０８、３０９、３１１、３１６、３１４を含む素子形成層３３５が設けられ、素子形成層３３５の上方に記憶素子部３２５とアンテナとして機能する導電層３４３が設けられている。
【０１０１】
なお、ここでは素子形成層３３５の上方に記憶素子部３２５またはアンテナとして機能する導電層３４３を設けた場合を示しているが、この構成に限られず記憶素子部３２５またはアンテナとして機能する導電層３４３を、素子形成層３３５の下方や同一の層に設けることも可能である。
【０１０２】
記憶素子部３２５は、記憶素子３１５ａ、３１５ｂで構成され、記憶素子３１５ａは第１の導電層３０６ａ上に、隔壁（絶縁層）３０７ａ、隔壁（絶縁層）３０７ｂ、絶縁層３１２及び第２の導電層３１３が積層して構成され、記憶素子３１５ｂは、第１の導電層３０６ｂ上に、隔壁（絶縁層）３０７ｂ、隔壁（絶縁層）３０７ｃ、絶縁層３１２及び第２の導電層３１３が積層して設けられている。また、第２の導電層３１３を覆って保護膜として機能する絶縁層３１４が形成されている。また、複数の記憶素子３１５ａ、３１５ｂが形成される第１の導電層３０６ａ、第１の導電層３０６ｂは、トランジスタ３１０ａ、トランジスタ３１０ｂそれぞれのソース電極層又はドレイン電極層に、電気的に接続されている。すなわち、記憶素子はそれぞれひとつのトランジスタに電気的に接続されている。また、絶縁層３１２が第１の導電層３０６ａ、３０６ｂおよび隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃを覆うように全面に形成されているが、各メモリセルに選択的に形成されていてもよい。なお、記憶素子３１５ａ、３１５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１０３】
記憶素子３１５ａ、３１５ｂにおいて、第１の導電層３０６ａ、第１の導電層３０６ｂ表面は、隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃ表面より、絶縁層３１２を形成する材料の流動性を有する組成物に対してぬれ性が低い。よって、絶縁層３１２を形成する材料の流動性を有する組成物は隔壁（絶縁層）３０７ａ、３０７ｂ、３０７ｃの方へ移動し、記憶素子３１５ａ、３１５ｂは短絡する。
【０１０４】
また、記憶素子３１５ａにおいて、上記実施の形態で示したように、第１の導電層３０６ａと絶縁層３１２との間、または絶縁層３１２と第２の導電層３１３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述したものを用いることが可能である。なお、記憶素子３１５ｂにおいても同様である。
【０１０５】
ここでは、アンテナとして機能する導電層３４３は第１の導電層３０６ａ、３０６ｂと同一の層で形成された導電層３４１と、第２の導電層３１３と同一の層で形成された導電層３４２上に設けられている。なお、第２の導電層３１３と同一の層でアンテナとして機能する導電層を形成してもよい。また、導電層３４１はトランジスタ３２０ａのソース電極層又はドレイン電極層に接続されている。
【０１０６】
アンテナとして機能する導電層３４３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３４３の形成方法は、蒸着、スパッタ、ＣＶＤ法、ディスペンサ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
【０１０７】
素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３２０ａ、３２０ｂは、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ３１０ａ、３１０ｂ、３２０ａ、３２０ｂに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース、ドレイン領域とゲート電極の一方または両方にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１０８】
また、素子形成層３３５に含まれるトランジスタ３１０ａ、３１０ｂ、３２０ａ、３２０ｂは、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。この場合、基板３００としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３３５を形成することができる。印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
【０１０９】
また、素子形成層３３５、記憶素子３１５ａ、３１５ｂ、アンテナとして機能する導電層３４３は、上述したように蒸着、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタは基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層の上方にスイッチング素子として機能するトランジスタを印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
【０１１０】
なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。
【０１１１】
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図１１を用いて説明する。
【０１１２】
図１１はパッシブマトリクス型の記憶装置を有する半導体装置を示しており、基板３５０上に素子形成層３８５が設けられ、素子形成層３８５の上方に記憶素子部３７５が設けられ、基板３９６に設けられたアンテナとして機能する導電層３９３が素子形成層３８５と導電層３９１、３９２を通して電気的に接続するように設けられている。なお、ここでは素子形成層３８５の上方に記憶素子部３７５またはアンテナとして機能する導電層３９３を設けた場合を示しているが、この構成に限られず記憶素子部３７５を素子形成層３８５の下方や同一の層に、またはアンテナとして機能する導電層３９３を素子形成層３８５の下方に設けることも可能である。
【０１１３】
図１１において、基板３５０上にトランジスタ３６０ａ、３６０ｂを有するトランジスタ部３８０、トランジスタ３７０ａ、トランジスタ３７０ｂを有するトランジスタ部３９０、絶縁層３５１ａ、絶縁層３５１ｂ、絶縁層３５８、絶縁層３５９、絶縁層３６１、絶縁層３６６、絶縁層３６４を含む素子形成層３８５が設けられている。
【０１１４】
記憶素子部３７５は、記憶素子３６５ａ、３６５ｂで構成され、記憶素子３６５ａは第１の導電層３５６上に、隔壁（絶縁層）３５７ａ、３５７ｂ、絶縁層３６２ａ及び第２の導電層３６３ａが積層して構成され、記憶素子３６５ｂは、第１の導電層３５６上に、隔壁（絶縁層）３５７ｂ、３５７ｃ、絶縁層３６２ｂ及び第２の導電層３６３ｂが積層して設けられている。また、第２の導電層３６３ａ、３６３ｂを覆って保護膜として機能する絶縁層３６４が形成されている。また、複数の記憶素子３６５ａ、３６５ｂが形成される第１の導電層３５６は、トランジスタ３６０ｂひとつのソース電極層又はドレイン電極層に接続されている。すなわち、複数の記憶素子は同じひとつのトランジスタに接続されている。また、絶縁層３６２ａ、絶縁層３６２ｂはメモリセルごとに絶縁層を分離するための隔壁（絶縁層）３５７ａ、３５７ｂ、３５７ｃを設けているが、隣接するメモリセルにおいて横方向への電界の影響が懸念されない場合は、絶縁層を全面に形成してもよい。なお、記憶素子３６５ａ、３６５ｂは上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１１５】
記憶素子３６５ａ、３６５ｂにおいて、第１の導電層３５６表面は、隔壁（絶縁層）３５７ａ、３５７ｂ、３５７ｃ表面より、絶縁層３６２ａ、３６２ｂを形成する材料の流動性を有する組成物に対してぬれ性が低い。よって、絶縁層３６２ａ、３６２ｂを形成する材料の流動性を有する組成物は隔壁（絶縁層）３５７ａ、３５７ｂ、３５７ｃの方へ移動し、記憶素子３１５ａ、３１５ｂは短絡する。
【０１１６】
また、素子形成層３８５と記憶素子部３７５とを含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６は、接着性を有する樹脂３９５により貼り合わされている。導電層３９３は第１の導電層３５６と同一の層で形成された導電層３９１と、第２の導電層３６３ａ、３６３ｂと同一の層で形成された導電層３９２の上に設けられている。また、導電層３９１はトランジスタ３７０ａのソース電極層又はドレイン電極層に接続されている。そして、素子形成層３８５と導電層３９３とは樹脂３９５中に含まれる導電性微粒子３９４を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３８５と記憶素子部３７５を含む基板と、アンテナとして機能する導電層３９３が設けられた基板３９６とを貼り合わせてもよい。
【０１１７】
このように、記憶装置およびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、基板上に薄膜トランジスタを形成して素子形成層を設けることもできるし、基板としてＳｉ等の半導体基板を用いて、基板上に電界効果トランジスタを形成することによって素子形成層を設けてもよい。また、基板としてＳＯＩ基板を用いて、その上に素子形成層を設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。
【０１１８】
さらには、記憶素子部を、アンテナとして機能する導電層が設けられた基板に設けてもよい。またトランジスタに接続するセンサを設けてもよい。
【０１１９】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。また本実施の形態で作製した半導体装置を、基板より剥離工程により剥離し、フレキシブルな基板上に接着することで、フレキシブルな基体上に設けることができ、可撓性を有する半導体装置を得ることができる。フレキシブルな基体とは、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、基体に接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０１２０】
本発明の記憶素子によって、データの書き込み時の駆動電圧を低下することが可能である。この結果、低消費電力の記憶装置及び半導体装置を低コストで、歩留まりよく提供することができる。
【０１２１】
（実施の形態４）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。
【０１２２】
上記構成を有する半導体装置へのデータの書き込みは、光学的作用又は電気的作用を加えることにより行うことができるが、はじめに、電気的作用を加えることによりデータの書き込みを行う場合について説明する（図３参照。）。
【０１２３】
電気的作用を加えることによりデータの書き込みを行う場合、ロウデコーダ７２４ａ、カラムデコーダ７２６ａ、セレクタ７２６ｃにより、１つのメモリセル７２１を選択し、その後、書き込み回路を用いて、当該メモリセル７２１にデータを書き込む。具体的には、所望する部分の絶縁層７５２に選択的に大きい電圧を印加して大電流を流し、第１の導電層７５１ｂと第２の導電層７５３ｂの間をショート（短絡）させる。
【０１２４】
ショートした部分は他の部分と比較すると電気抵抗が大幅に小さくなる。このように、電気的作用を加えることにより、２つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない絶縁層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の絶縁層に選択的に大きい電圧を印加して大電流を流すことによって、ショートさせて電気抵抗を小さくする。
【０１２５】
次に、光学的作用を加えることによりデータの書き込みを行う場合について説明する（図８（Ａ）〜（Ｃ））。
【０１２６】
光学的作用を加えることによりデータの書き込みを行う場合、透光性を有する導電層側（ここでは第２の導電層７５３ａ、７５３ｂ、７５３ｃとする）から、絶縁層７５２にレーザ光を照射する。ここでは、所望の部分の絶縁層７５２に選択的にレーザ光を照射して絶縁層７５２を破壊する。破壊された絶縁層は、炭化して絶縁化するため、他の部分と比較すると電気抵抗が大幅に大きくなる。このように、レーザ光の照射により、絶縁層７５２の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない絶縁層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の絶縁層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。
【０１２７】
書き込みを行うには、記憶素子の抵抗値を書き込み前後で変化させればよいので、光学的作用、または電気的作用によってどのように記憶素子の抵抗値の変化を生じさせてもよい。例えば、光の照射によるエネルギー（熱など）で、記憶素子において第１の導電層又は第２の導電層の形状が変化し第１の導電層と第２の導電層とが接近し、その変化に伴い絶縁層が変形してもよい。
【０１２８】
レーザ光を照射する場合、絶縁層７５２の電気抵抗の変化は、メモリセル７２１の大きさによるが、レンズ等の光学系を用いてビームスポットの直径をμｍまたはｎｍに絞ったレーザ光の照射により実現する。例えば、径が１μｍのレーザビームが１０ｍ／ｓｅｃの線速度で通過するとき、１つのメモリセル７２１が含む絶縁層にレーザ光が照射される時間は１００ｎｓｅｃとなる。１００ｎｓｅｃという短い時間内で相を変化させるためには、レーザパワーは１０ｍＷ、パワー密度は１０ｋＷ／ｍｍ２とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行うことが好ましい。
【０１２９】
ここで、レーザ照射装置の一例に関して、図８（Ｃ）を用いて簡単に説明する。レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ（以下、ＰＣと示す。）１００２と、レーザ光を出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザ光を減衰させるための光学系（ＮＤフィルタ）１００５と、レーザ光の強度を変調するための音響光学変調器（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ  Ｍｏｄｕｌａｔｏｒ  ；  ＡＯＭ）１００６と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系１００７、Ｘ軸ステージ及びＹ軸ステージを有する移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３を備えている。
【０１３０】
レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第２高調波〜第５高調波を適用するのが好ましい。
【０１３１】
次に、レーザ照射装置を用いた照射方法について述べる。絶縁層７５２が設けられた基板７５０が移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、レーザ光を照射する絶縁層７５２の位置を検出する。次いで、ＰＣ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。
【０１３２】
この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路及びビームスポット形状を変化させ、レンズで集光した後、基板７５０上に該レーザ光を照射する。
【０１３３】
このとき、ＰＣ１００２が生成した移動データに従い、移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板７５０上に設けられた絶縁層に選択的にレーザ光を照射することができる。なお、ここでは移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。
【０１３４】
続いて、記憶装置からデータの読み出しを行う際の動作について説明する（図９参照。）。ここでは、読み出し回路７２６ｂは、抵抗素子７４６とセンスアンプ７４７を含む構成とする。但し、読み出し回路７２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。
【０１３５】
データの読み出しは、第１の導電層７５１ｂと第２の導電層７５３ａ、７５３ｂ、７５３ｃの間にそれぞれ電圧を印加して、絶縁層７５２の電気抵抗を読み取ることにより行う。例えば、上述したように、電気的作用を加えるによりデータの書き込みを行う場合、電気的作用を加えていないときの抵抗値Ｒａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｒｂ１は、Ｒａ１＞Ｒｂ１を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【０１３６】
また、上述したように、絶縁層にレーザ光を照射することによりデータの書き込みを行う場合、レーザ光を照射していないときの抵抗値Ｒａ２と、レーザ光を照射して絶縁層を破壊したときの抵抗値Ｒｂ２は、Ｒａ２＜Ｒｂ２を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
【０１３７】
例えば、メモリセルアレイ７２２が含む複数のメモリセル７２１から、ｘ列目ｙ行目に配置されたメモリセル７２１のデータの読み出しを行う場合、まず、ロウデコーダ７２４ａ、カラムデコーダ７２６ａ、セレクタ７２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、メモリセル７２１が含む絶縁層と、抵抗素子７４６とは、直列に接続された状態となる。このように、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードαの電位は、絶縁層７５２の抵抗値Ｒａ又はＲｂに従って、抵抗分割された電位となる。そして、ノードαの電位は、センスアンプ７４７に供給され、当該センスアンプ７４７において、「０」と「１」のどちらの情報を有しているかを判別される。その後、センスアンプ７４７において判別された「０」と「１」の情報を含む信号が外部に供給される。
【０１３８】
上記の方法によると、絶縁層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、絶縁層に電気的作用を加えていないときの電流値Ｉａ１と、電気的作用を加えて２つの導電膜間をショートしたときの抵抗値Ｉｂ１は、Ｉａ１＜Ｉｂ１を満たすことを利用するものである。また、絶縁層にレーザ光を照射することによりデータの書き込みを行う場合、レーザ光を照射していないときの電流値Ｉａ２と、レーザ光を照射して絶縁層を破壊したときの電流値Ｉｂ２は、Ｉａ２＞Ｉｂ２を満たす。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
【０１３９】
上記構成を有する記憶素子および当該記憶素子を備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を搭載しなくてもよい。小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を絶縁層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。
【０１４０】
なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の記憶素子および当該記憶素子を備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様にデータの書き込みまたは読み出しを行うことができる。
【０１４１】
ここで、アクティブマトリクス型の場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図１４に具体例を挙げて説明する。
【０１４２】
図１４は、記憶素子部に「０」のデータの書き込みを行った記憶素子部の電流電圧特性９５１と、「１」のデータの書き込みを行った記憶素子部電流電圧特性９５２と、抵抗素子２４６の電流電圧特性９５３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。また、データを読み出す際の動作電圧として、第１の導電層と第２の導電層の間に３Ｖを印加した場合について説明する。
【０１４３】
図１４において、「０」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５１とトランジスタの電流電圧特性９５３との交点９５４が動作点となり、このときのノードαの電位はＶ２（Ｖ）となる。ノードαの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「０」と判別される。
【０１４４】
一方、「１」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５２とトランジスタの電流電圧特性９５３との交点９５５が動作点となり、このときのノードαの電位はＶ１（Ｖ）（Ｖ１＜Ｖ２）となる。ノードαの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「１」と判別される。
【０１４５】
このように、記憶素子部２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
【０１４６】
なお、本実施の形態は、上記実施の形態に示した記憶素子および当該記憶素子を備えた半導体装置の構成と自由に組み合わせて行うことができる。
（実施の形態５）
【０１４７】
本実施形態の半導体装置の構成について、図１２を参照して説明する。図１２に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェイス回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８、センサ２１、センサ回路２２を有する。
【０１４８】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０１４９】
記憶回路１６は、一対の導電層間に絶縁層又は相変化層が挟まれた記憶素子を有することを特徴とする。なお、記憶回路１６は、一対の導電層間に絶縁層又は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有していてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マスクＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１つ又は複数に相当する。
【０１５０】
センサ２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。センサ回路２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１４に信号を出力する。
（実施の形態６）
【０１５１】
本発明によりプロセッサチップ（無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。
【０１５２】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し、プロセッサチップ９０を設けることができる（図１３（Ａ）参照）。証書類とは、運転免許証、住民票等を指し、プロセッサチップ９１を設けることができる（図１３（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサチップ９７を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指し、プロセッサチップ９３を設けることができる（図１３（Ｄ）参照）。書籍類とは、書物、本等を指し、プロセッサチップ９４を設けることができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指、プロセッサチップ９５を設けることができる（図１３（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指し、プロセッサチップ９６を設けることができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１５３】
本発明の半導体装置は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０１５４】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１２（Ｂ）参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０１５５】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０１５６】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
【０１５７】
また、本発明の半導体装置は、一対の導電層間に絶縁層が挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【０１５８】
また、本発明の半導体装置が有する記憶装置は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【０１５９】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【０１６０】
（実施の形態７）
本実施の形態では、上記構成を有する記憶装置において、データの読み込みまたは書き込みについて説明する。
【０１６１】
図１８に示したのは本発明の記憶装置が有する一構成例であり、メモリセル１７２１がマトリクス状に設けられたメモリセルアレイ１７２２、読み出し回路及び書き込み回路を有する回路７２６、デコーダ７２４、デコーダ７２３を有している。なお、ここで示す記憶装置１７１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
【０１６２】
メモリセル１７２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の導電層と、絶縁層とを有する。絶縁層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【０１６３】
まず、パッシブマトリクス型の記憶装置において記憶素子にデータの書き込みを行う際の動作について図１８を用いて説明する。データの書き込みは、光学的作用又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【０１６４】
メモリセル１７２１にデータ「１」を書き込む場合、まず、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択する。具体的には、デコーダ１７２４によって、メモリセル１７２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、デコーダ１７２３とセレクタ１７２５によって、メモリセル１７２１に接続されるビット線Ｂ３を回路１７２６に接続する。そして、回路１７２６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、メモリセル１７２１を構成する第１の導電層と第２の導電層の間には電位（電圧）Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１６５】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【０１６６】
一方、メモリセル１７２１にデータ「０」を書き込む場合は、メモリセル１７２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択するが、回路１７２６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル１７２１を構成する第１の導電層と第２の導電層の間に、メモリセル１７２１の電気特性を変化させない程度の電圧（例えばー５〜５Ｖ）を印加すればよい。
【０１６７】
次に、光学的作用によりデータの書き込みを行う場合について説明する。この場合、第２の導電層はレーザ光を透過させる必要がある。透光性を有する導電層側から、絶縁層にレーザ光を照射することにより行う。ここでは、所望の部分の絶縁層に選択的にレーザ光を照射して絶縁層を破壊する。破壊された絶縁層は、絶縁化するため、他の部分と比較すると電気抵抗が大幅に大きくなる。このように、レーザ光の照射により、絶縁層を挟んで設けられた２つの導電膜間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない絶縁層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の絶縁層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。
【０１６８】
また、絶縁層として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合、レーザ光を照射すると、照射された部分だけが導電性が増加し、未照射の部分は導電性を有しない。そのため、所望の部分の絶縁層に選択的にレーザ光を照射することにより、絶縁層の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない絶縁層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の絶縁層に選択的にレーザ光を照射して導電性を増加させる。
【０１６９】
レーザ光の照射によりデータの書き込みを行う本発明の構成は、記憶装置を簡単に大量に作製することができる。従って、安価な記憶装置及び半導体装置を提供することができる。
【０１７０】
続いて、パッシブマトリクス型の記憶装置において、記憶素子からデータの読み出しを行う際の動作について説明する（図１８参照）。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図１８（Ｂ）に示す抵抗素子１７４６と差動増幅器１７４７を用いた回路１７２６を考えることができる。抵抗素子１７４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１７４６の代わりにトランジスタ１７４８を用いても良いし、差動増幅器の代わりにクロックドインバータ１７４９を用いることも可能である（図１８（Ｃ））。クロックドインバータ１７４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図１８に限定されない。
【０１７１】
メモリセル１７２１からデータの読み出しを行う場合、まず、デコーダ１７２３、１７２４およびセレクタ１７２５によってメモリセル１７２１を選択する。具体的には、デコーダ１７２４によって、メモリセル１７２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、デコーダ１７２３とセレクタ１７２５によって、メモリセル１７２１に接続されるビット線Ｂｘを回路１７２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子１７４６（抵抗値Ｒｒ）とメモリセル１７２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル１７２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル１７２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１８（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１８（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１７２】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１７３】
上記の方法によると、絶縁層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１７４】
次に、アクティブマトリクス型の記憶装置において記憶素子にデータの書き込みを行うときの動作について説明する（図１９参照。）。
【０１７５】
図１９に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル１２３１がマトリクス状に設けられたメモリセルアレイ１２３２、回路１２２６、デコーダ１２２４、デコーダ１２２３を有している。回路１２２６は読み出し回路及び書き込み回路を有している。なお、ここで示す記憶装置１２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ、外部とのやりとりを行うインターフェイス等の他の回路を有していてもよい。
【０１７６】
メモリセルアレイ１２３２は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の配線と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の配線と、トランジスタ１２１０ａと、記憶素子１２１５ｂと、メモリセル１２３１とを有する。記憶素子１２１５ｂは、一対の導電層の間に、絶縁層が挟まれた構造を有する。トランジスタのゲート電極はワード線と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線と接続され、残る一方は記憶素子が有する２端子の一方と接続される。記憶素子の残る１端子は共通電極（電位Ｖｃｏｍ）と接続される。
【０１７７】
まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【０１７８】
ここでは、ｎ行ｍ列目のメモリセル１２３１にデータを書き込む場合について説明する。メモリセル１２３１にデータ「１」を書き込む場合、まず、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択する。具体的には、デコーダ１２２４によって、メモリセル１２３１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、デコーダ１２２３とセレクタ１２２５によって、メモリセル１２３１に接続されるビット線Ｂｍを読み出し回路及び書き込み回路を有する回路１２２６に接続する。そして、回路１２２６からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【０１７９】
こうして、メモリセルを構成するトランジスタ１２１０ａをオン状態とし、記憶素子１２１５ｂに、ビット線を電気的に接続し、おおむねＶｗ＝ＶｃｏｍーＶ２１の電圧を印加する。なお、記憶素子１２１５ｂの一方の電極は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた絶縁層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１８０】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０１８１】
一方、メモリセル１２３１にデータ「０」を書き込む場合は、メモリセル１２３１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択するが、回路１２２６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、記憶素子１２１５ｂには、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
【０１８２】
続いて、光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置により、透光性を有する導電層側から、絶縁層に対して、レーザ光を照射することにより行う。レーザ照射装置はパッシブマトリクス型の記憶装置において、図８を用いて説明したものと同様のものを用いればよい。
【０１８３】
絶縁層として、有機化合物材料を用いた場合、レーザ光の照射により、絶縁層が酸化又は炭化して絶縁化する。そうすると、レーザ光が照射された記憶素子の抵抗値は増加し、レーザ光が照射されない記憶素子の抵抗値は変化しない。また、光酸発生剤をドープした共役高分子材料を用いた場合、レーザ光の照射により、絶縁層に導電性が与えられる。つまり、レーザ光が照射された記憶素子には導電性が与えられ、レーザ光が照射されない記憶素子には導電性が与えられない。
【０１８４】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。ここでは、回路１２２６は、抵抗素子１２４６と差動増幅器１２４７を含む構成とする。但し、回路１２２６の構成は上記構成に制約されず、どのような構成を有していてもよい。
【０１８５】
次に、アクティブマトリクス型の記憶装置において電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子１２１５ｂの電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図１９（Ｂ）に示す抵抗素子１２４６と差動増幅器１２４７を用いた回路１２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子１２４６の代わりに、トランジスタ１２４９を用いても良いし、差動増幅器の代わりにクロックドインバータ１２４８を用いることも可能である（図１９（Ｃ））。勿論、回路構成は図１９に限定されない。
【０１８６】
ｘ行ｙ列目メモリセル１２３１からデータの読み出しを行う場合、まず、デコーダ１２２３、１２２４およびセレクタ１２２５によってメモリセル１２３１を選択する。具体的には、デコーダ１２２４によって、メモリセル１２３１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ１２１０ａをオン状態にする。また、デコーダ１２２３とセレクタ１２２５によって、メモリセル１２３１に接続されるビット線Ｂｘを回路１２２６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０の抵抗素子１２４６（抵抗値Ｒｒ）と記憶素子１２１５ｂ（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル１２３１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル１２３１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１９（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１９（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１８７】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ１２１０ａのオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１８８】
上記の方法によると、記憶素子１２１５ｂの抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１８９】
上記構成を有する記憶素子および当該記憶素子を備えた記憶装置及び半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態で用いる絶縁性材料を絶縁層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した記憶装置及び半導体装置を提供することができる。
【０１９０】
なお、本実施の形態は、上記実施の形態に示した記憶素子および当該記憶素子を備えた記憶装置及び半導体装置の構成と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０１９１】
【図１】本発明を説明する概念図。
【図２】本発明の記憶装置を説明する図。
【図３】本発明の記憶装置を説明する図。
【図４】本発明の記憶装置を説明する図。
【図５】本発明の記憶装置を説明する図。
【図６】本発明の記憶装置を説明する図。
【図７】本発明の記憶装置を説明する図。
【図８】本発明の記憶装置を説明する図。
【図９】本発明の記憶装置を説明する図。
【図１０】本発明の半導体装置を説明する図。
【図１１】本発明の半導体装置を説明する図。
【図１２】本発明の半導体装置の作製方法を説明する図。
【図１３】本発明の半導体装置を説明する図。
【図１４】本発明の記憶装置を説明する図。
【図１５】本発明の記憶装置を説明する図。
【図１６】本発明の記憶装置の作製方法を説明する図。
【図１７】本発明の記憶装置の作製方法を説明する図。
【図１８】本発明の記憶装置を説明する図。
【図１９】本発明の記憶装置を説明する図。
【図１】
2006253661.tif 000003
【図２】
2006253661.tif 000004
【図３】
2006253661.tif 000005
【図４】
2006253661.tif 000006
【図５】
2006253661.tif 000007
【図６】
2006253661.tif 000008
【図７】
2006253661.tif 000009
【図８】
2006253661.tif 000010
【図９】
2006253661.tif 000011
【図１０】
2006253661.tif 000012
【図１１】
2006253661.tif 000013
【図１２】
2006253661.tif 000014
【図１３】
2006253661.tif 000015
【図１４】
2006253661.tif 000016
【図１５】
2006253661.tif 000017
【図１６】
2006253661.tif 000018
【図１７】
2006253661.tif 000019
【図１８】
2006253661.tif 000020
【図１９】
2006253661.tif 000021