(57)【要約】【課題】  多層配線の層間絶縁膜としてｌｏｗ−ｋ材料を用いた半導体チップを樹脂封止した場合において、そのｌｏｗ−ｋ材料からなる層間絶縁膜の剥離を防止する。【解決手段】  半導体装置は、その主面の厚さ方向にローカル層、中間層、グローバル層が順に形成されている半導体チップ１Ｃと、半導体チップ１Ｃを被覆する封止樹脂８とを備えている。ローカル層は酸化シリコンを主成分とする層間絶縁膜３を有しており、中間層はｌｏｗ−ｋ材料からなる層間絶縁膜５を有しており、グローバル層は酸化シリコンを主成分とする層間絶縁膜６を有している。半導体チップ１Ｃのコーナ部において、層間絶縁膜３、層間絶縁膜５および層間絶縁膜６が除去されて、長溝９が形成されている。【選択図】  図２
2006179542.tif 000002
【特許請求の範囲】
【請求項１】
矩形状の半導体チップの主面上に、酸化シリコンを主成分とする層間絶縁膜と、ｌｏｗ−ｋ材料からなる層間絶縁膜と、を含む複数層の層間絶縁膜を介して複数層の金属配線が形成され、前記半導体チップの主面上が封止樹脂で被覆された半導体装置であって、
前記半導体チップの少なくともコーナ部では、前記複数層の層間絶縁膜を貫通し、少なくとも最下層の前記ｌｏｗ−ｋ材料からなる層間絶縁膜を貫通する長溝が形成され、
前記コーナ部における前記長溝の平面形状は、多角形または円弧状であることを特徴とする半導体装置。
【請求項２】
酸化シリコンを主成分とした絶縁膜が、前記長溝に埋め込まれ、
前記長溝には鬆が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
複数の前記半導体チップがマトリクス状に形成されている半導体ウエハのダイシングラインに、ＴＥＧが形成されていることを特徴とする請求項１記載の半導体装置。
【請求項４】
矩形状の半導体チップの主面上に、酸化シリコンを主成分とする層間絶縁膜と、ｌｏｗ−ｋ材料からなる層間絶縁膜と、を含む複数層の層間絶縁膜を介して複数層の金属配線が形成され、前記半導体チップの主面上が封止樹脂で被覆された半導体装置であって、
前記半導体チップの少なくともコーナ部では、前記複数層の層間絶縁膜の少なくとも最下層の前記ｌｏｗ−ｋ材料からなる層間絶縁膜が除去され、面取りされていることを特徴とする半導体装置。
【請求項５】
矩形状の半導体チップの主面上に、酸化シリコンを主成分とする層間絶縁膜と、ｌｏｗ−ｋ材料からなる層間絶縁膜と、を含む複数層の層間絶縁膜を介して複数層の金属配線が形成され、前記半導体チップの主面上が封止樹脂で被覆された半導体装置であって、
前記半導体チップの主面上の最上層には緩衝膜が形成され、
前記緩衝膜は、前記半導体チップの少なくともコーナ部において形成されており、前記半導体チップ上において応力に対して最も変形しやすいパターンであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ｌｏｗ−ｋ材料からなる層間絶縁膜を介して多層配線が形成された半導体チップを有する半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
種々の素子から構成される回路およびそれら素子間等を接続する多層配線が、半導体チップ（以下、単にチップと略する）内に形成される。このチップは、ダイシングにより半導体ウエハ（以下、単にウエハと略する）から平面形状が矩形状の数ｍｍ角のチップとして切り出される。このチップ上に形成されているパッドにワイヤボンディングを行い、チップ等を封止樹脂により被覆して、半導体装置が形成される。
【０００３】
このダイシングによりウエハから複数のチップを切り出す際に、多層配線間に形成された絶縁膜（誘電体膜）にクラックが生じる等の問題がある。この問題に対し、特許文献１は、チップの外周部にクラックを防止する溝の製造方法について記載している。
【０００４】
また、非特許文献１は、チップが封止樹脂により被覆された場合、封止樹脂によるせん断応力が、チップのコーナ部で最大となるため、多層配線の層間絶縁膜としてｌｏｗ−ｋ膜を用いたときに、そのｌｏｗ−ｋ膜がチップのコーナ部で剥離することに関して記載している。
【特許文献１】日本国特許第２７７６４５７号公報
【非特許文献１】S.Okikawa et al. "Stress Analysis of Passivation-Film Crack for Plastic Molded LSI Caused by Thermal Stress", ISTFA, 1983, p275
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明者が検討した半導体装置の一例を以下に示し、本発明が解決しようとする課題を説明する。図１４は金属配線Ｍ１〜Ｍ６が形成された多層配線を有する半導体基板（以下、単に基板と略する）１０１Ｓの概略断面図であり、図１５はその形成フロー図である。図１６は多層配線を有する半導体チップ（以下、単にチップと略する）１０１Ｃを封止樹脂１０８で被覆した状態の半導体装置の概略平面図である。図１７および図１８は図１６のＥ−Ｅ’線の概略断面図である。図１９は多層配線および長溝１０９を有するチップ１０１Ｃを封止樹脂１０８で被覆した状態の半導体装置の概略平面図である。図２０は図１９のＦ−Ｆ’線の概略断面図である。
【０００６】
図１４に示すように、半導体基板１０１Ｓ上には、金属配線Ｍ１〜Ｍ６からなる多層配線が形成されている。
【０００７】
詳説すると、この半導体基板１０１Ｓ上には、層間絶縁膜１０２ａが形成されており、層間絶縁膜１０２ａに形成された接続孔にはプラグＰ１が形成されている。この層間絶縁膜１０２ａ上には、層間絶縁膜１０３が形成されており、層間絶縁膜１０３に形成された配線溝には金属配線Ｍ１が形成されている。
【０００８】
この層間絶縁膜１０３上には、バリア膜１０４を介して層間絶縁膜１０５ａが形成されており、層間絶縁膜１０５ａに形成された接続孔にはビアホール（Via Hole）Ｖ１が形成されている。この層間絶縁膜１０５ａ上には、層間絶縁膜１０５ｂが形成されており、層間絶縁膜１０５ｂに形成された配線溝には金属配線Ｍ２が形成されている。同様に、ビアホールＶ１／金属配線Ｍ２上には、ビアホールＶ２／金属配線Ｍ３からビアホールＶ４／金属配線Ｍ５までが形成されている。
【０００９】
金属配線Ｍ５が形成されている層間絶縁膜１０５ｂ上には、バリア膜１０４を介して層間絶縁膜１０６ａが形成されており、層間絶縁膜１０６ａに形成された接続孔にはビアホールＶ５が形成されている。この層間絶縁膜１０６ａ上には、層間絶縁膜１０６ｂが形成されており、層間絶縁膜１０６ｂに形成された配線溝には金属配線Ｍ６が形成されている。
【００１０】
この層間絶縁膜１０６ｂ上には、層間絶縁膜１０２ｂが形成されており、層間絶縁膜１０２ｂに形成された接続孔にはプラグＰ２が形成されている。この層間絶縁膜１０２ｂ上には、最上配線１０７が形成されている。
【００１１】
この基板１０１Ｓ上には、金属配線Ｍ１〜Ｍ６のうち最下位の金属配線Ｍ１と、層間絶縁膜１０３とで１つの層（以下、ローカル層と称する）が形成されている。また、金属配線Ｍ１〜Ｍ６のうち最上位の金属配線Ｍ６と、層間絶縁膜１０６ｂと、ビアホールＶ５と、層間絶縁膜１０６ａとで１つの層（以下、グローバル層と称する）が形成されている。また、金属配線Ｍ１〜Ｍ６のうちローカル層とグローバル層との間の配線となる金属配線Ｍ２と、層間絶縁膜１０５ｂと、ビアホールＶ１と、層間絶縁膜１０５ａとで１つの層（以下、中間層と称する）が形成されている。同様に、金属配線Ｍ３、層間絶縁膜１０５ｂ、ビアホールＶ２および層間絶縁膜１０５ａで１つの中間層が形成されている。また、金属配線Ｍ４、層間絶縁膜１０５ｂ、ビアホールＶ３および層間絶縁膜１０５ａで１つの中間層が形成されている。また、金属配線Ｍ５、層間絶縁膜１０５ｂ、ビアホールＶ４および層間絶縁膜１０５ａで１つの中間層が形成されている。すなわち、金属配線Ｍ１〜Ｍ６が形成されている多層配線において、半導体基板１０１Ｓ上には、１つのローカル層と、４つの中間層と、１つのグローバル層とが形成されていることとなる。
【００１２】
ローカル層の層間絶縁膜１０３は、例えばＴＥＯＳ（tetraethylorthosilicate or tetraethoxysilane）を原料としたＣＶＤ法により形成された酸化シリコンを主成分とする絶縁膜（ＳｉＯ２）から形成されている。また、最小配線幅および配線間隔のファインピッチを有する中間層の層間絶縁膜１０５ａ、１０５ｂは、多層配線の配線間容量低減のための低誘電率膜（以下、ｌｏｗ−ｋ膜と称する）から形成され、例えばＳｉＯＣなどからなる。また、コースピッチを有するグローバル層の層間絶縁膜１０６ａ、１０６ｂは、例えばＴＥＯＳを原料としたＣＶＤ法により形成された酸化シリコンを主成分とする絶縁膜（ＳｉＯ２）から形成されている。
【００１３】
また、多層に形成された金属配線Ｍ１〜Ｍ６は、例えば銅（Ｃｕ）などからなり、ローカル層、中間層、グローバル層の各層の間に形成されているバリア膜１０４は、そのＣｕからなる金属配線Ｍ１〜Ｍ６を被覆するために形成されており、例えばＳｉＣＮなどからなる。また、グローバル層上には、プラグＰ２と電気的に接続され、ワイヤボンディングで配線端子を引き出すための最上配線１０７が形成されており、例えばアルミニウム（Ａｌ）を主成分とする金属膜から形成されている。
【００１４】
図１４および図１５を用いて、基板１０１Ｓ上の多層配線の構造およびその形成方法について説明する。まず、ステップＳ１では、周知の方法により、例えばシリコン（Ｓｉ）からなる基板１０１Ｓの主面上に、例えばＣＭＩＳ（Complementary Metal Insulator Semiconductor）トランジスタなど（図示せず）を形成する。
【００１５】
次いで、ステップＳ２では、ＣＭＩＳトランジスタのソース・ドレイン上およびゲート電極上にプラグＰ１を形成する。プラグＰ１は、例えばＣＶＤ法により酸化シリコンを主成分とした絶縁膜（ＳｉＯ２）からなる層間絶縁膜１０２ａを堆積して凹凸段差を平坦化し、ソース・ドレイン上およびゲート電極上に接続孔をフォトリソグラフィおよびエッチングにより開孔してから、例えばＣＶＤ法によりタングステン（Ｗ）膜からなる金属膜を埋め込まれてなる。
【００１６】
次いで、ステップＳ３では、シングルダマシン法により、ローカル層を１層形成する。これにより、多層配線の１つとなる金属配線Ｍ１を形成するための成膜および加工がおこなわれる。すなわち、この金属配線Ｍ１は、層間絶縁膜１０２ａ上に形成した、例えば酸化シリコンを主成分とした絶縁膜（ＳｉＯ２）からなる層間絶縁膜１０３に配線溝をフォトリソグラフィおよびエッチングにより開孔し、その配線溝に、例えばメッキ法によりＣｕからなる金属膜を埋め込んだ後、ＣＭＰ法を用いて平坦化することによって形成される。なお、層間絶縁膜１０３は、例えばＴＥＯＳを用いたＣＶＤ法により形成された酸化シリコンを主成分とする絶縁膜（ＳｉＯ２）から形成されている。
【００１７】
次いで、ステップＳ４では、例えばＣＶＤ法により、例えばＣｕからなる金属配線Ｍ１を被覆するする例えばＳｉＣＮなどからなるバリア膜１０４を形成する。
【００１８】
次いで、ステップＳ５では、デュアルダマシン法により、中間層を１層形成する。これにより、多層配線の１つである金属配線Ｍ２を形成するための成膜および加工を、ビアホールＶ１の形成とともに行う。すなわち、この金属配線Ｍ２およびビアホールＶ１は、バリア膜１０４上に形成した例えばＳｉＯＣからなるｌｏｗ−ｋ膜の層間絶縁膜１０５ａ、１０５ｂに配線溝および接続孔をフォトリソグラフィおよびエッチングにより開孔し、その配線溝および接続孔に、例えばメッキ法によりＣｕを埋め込んだ後、ＣＭＰ技術を用いて表面を平坦化することによって形成される。
【００１９】
次いで、ステップＳ６では、例えばＣＶＤ法により、例えばＣｕからなる金属配線Ｍ２を被覆するする例えばＳｉＣＮなどからなるバリア膜１０４を形成する。
【００２０】
このようなステップＳ５およびステップＳ６を繰り返すことにより、複数の中間層をバリア膜１０４を介して形成する。基板１０１Ｓ上には、中間層が４層形成される。すなわち、金属配線Ｍ２／ビアホールＶ１が形成されている中間層上には、金属配線Ｍ３／ビアホールＶ２、金属配線Ｍ４／ビアホールＶ３、金属配線Ｍ５／ビアホールＶ４のそれぞれの中間層が形成されることとなる。
【００２１】
次いで、ステップＳ７では、デュアルダマシン法により、グローバル層を１層形成する。これにより、多層配線の１つである金属配線Ｍ６を形成するための成膜および加工を、ビアホールＶ５の形成とともに行う。すなわち、この金属配線Ｍ６およびビアホールＶ５は、バリア膜１０４上に形成した、例えば酸化シリコンを主成分とした絶縁膜（ＳｉＯ２）からなる層間絶縁膜１０６ａ、１０６ｂに配線溝および接続孔をフォトリソグラフィおよびエッチングにより開孔し、メッキ法により、その配線溝および接続孔にＣｕを埋め込んだ後、ＣＭＰ技術を用いて表面を平坦化することによって形成される。
【００２２】
次いで、ステップＳ８では、グローバル層の金属配線Ｍ６上にプラグＰ２を形成する。プラグＰ２は、例えばＣＶＤ法により、酸化シリコンを主成分とした絶縁膜（ＳｉＯ２）からなる層間絶縁膜１０２ｂを堆積して凹凸段差を平坦化しグローバル層の金属配線Ｍ６上に接続孔をフォトリソグラフィおよびエッチングにより開孔してから、例えばＣＶＤ法によりタングステン（Ｗ）膜からなる金属膜を埋め込まれてなる。
【００２３】
次いで、ステップＳ９では、最上配線層を形成する。この最上配線層では、例えばアルミニウムなどからなる配線（最上配線１０７）またはパッドが形成されることとなる。以上により基板１０１Ｓ上に多層配線が形成されることとなる。
【００２４】
この多層配線が形成された基板１０１Ｓ、すなわちチップ１０１Ｃを例えばモールド樹脂からなる封止樹脂１０８で被覆した状態の半導体装置を、図１６および図１７に示す。このチップ１０１Ｃ上の多層配線は、図１４で示した多層配線の要部を示すものであり、チップ１０１Ｃ上にローカル層の層間絶縁膜１０３、中間層の層間絶縁膜１０５およびグローバル層の層間絶縁膜１０６の順で形成されている。
【００２５】
非特許文献１によると、チップを封止樹脂で被覆した場合、封止樹脂による応力は、垂直応力、せん断応力、および側面応力が発生することとなる。このことから図１６および図１７に示すように、垂直応力Ｓｔ４は、封止樹脂１０８からチップ１０１Ｃの主面に垂直な方向に発生すると考えられる。また、せん断応力Ｓｔ１、Ｓｔ２はチップ１０１Ｃの主面と平行な方向においてチップ１０１Ｃのチップ端からチップ中心への方向に発生すると考えられる。このせん断応力Ｓｔ１は、チップ１０１Ｃのコーナ部に集中したせん断応力であり、せん断応力Ｓｔ２より大きい。また、側面応力Ｓｔ３は、封止樹脂１０８からチップ１０１Ｃの側面に垂直な方向に発生すると考えられる。
【００２６】
ところで、本発明者が検討している半導体装置において多層配線間容量低減のために層間絶縁膜１０５としてｌｏｗ−ｋ材料を用いている。また、層間絶縁膜１０３および層間絶縁膜１０６の材料として例えばＳｉＯ２を用いている。この半導体装置に対し、例えばヒートサイクル試験、熱衝撃試験などの信頼性試験を行った場合、図１８に示すように、ｌｏｗ−ｋ材料からなる層間絶縁膜１０５が剥離する問題が生じた。特に、ｌｏｗ−ｋ材料からなる層間絶縁膜１０５の剥離は、チップ１０１Ｃのコーナ部から発生し、層間絶縁膜１０５の下層となる層間絶縁膜１０３との界面で発生していた。この剥離する原因として、層間絶縁膜１０５に用いられるｌｏｗ−ｋ材料が、従来の材料、例えばＳｉＯ２に比べて応力に対する耐性が低いため、封止樹脂からの応力により、層間絶縁膜１０５が剥離するものと考えられる。また、剥離は、チップ１０１Ｃの平面形状が矩形状であることから、コーナ部からチップ端から中心に向けてチップの主面上に発生するせん断応力Ｓｔ１が主要因と考えられる。また、せん断応力Ｓｔ１により、層間絶縁膜（ｌｏｗ−ｋ）１０５の上層の層間絶縁膜（ＳｉＯ２）１０６に引っ張られて層間絶縁膜（ｌｏｗ−ｋ）１０５が変形し、密着性の低い下層の層間絶縁膜（ＳｉＯ２）１０３との界面で剥離が発生するものと考えられる。
【００２７】
また、特許文献１によると、図１９に示すように、チップ１０１Ｃの外周部に長溝１０９を設けて層間絶縁膜を除去することで、ダイシングによりウエハから複数のチップ１０１Ｃを切り出す際に、チップ１０１Ｃに形成された層間絶縁膜にクラックが生じることを防止できる。
【００２８】
しかしながら、図１９で示した半導体装置に対し、例えばヒートサイクル試験、熱衝撃試験などの信頼性試験を行った場合でも、図２０に示すように、ｌｏｗ−ｋ材料からなる層間絶縁膜１０５が剥離する問題が生じた。この場合においても、チップ１０１Ｃの主面上においてせん断応力Ｓｔ１がチップ１０１Ｃのコーナ部からチップ中心に向けて発生しているため、層間絶縁膜１０５が剥離するものと考えられる。なお、層間絶縁膜１０５の剥離にせん断応力Ｓｔ１が主要因であると考えられるため、図１９および図２０では、せん断応力Ｓｔ１のみ図示している。
【００２９】
本発明の目的は、多層配線の層間絶縁膜としてｌｏｗ−ｋ材料を用いた半導体チップを樹脂封止した場合において、そのｌｏｗ−ｋ材料からなる層間絶縁膜の剥離を防止できる技術を提供することにある。
【００３０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００３１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００３２】
本発明による半導体装置は、矩形状の半導体チップの主面上に、酸化シリコンを主成分とする層間絶縁膜と、ｌｏｗ−ｋ材料からなる層間絶縁膜と、を含む複数層の層間絶縁膜を介して複数層の金属配線が形成され、前記半導体チップの主面上が封止樹脂で被覆されており、前記半導体チップの少なくともコーナ部では、前記複数層の層間絶縁膜を貫通する長溝が最下層のｌｏｗ−ｋ材料からなる層間絶縁膜を貫通するように形成され、前記コーナ部における前記長溝の平面形状は、多角形または円弧状である。
【発明の効果】
【００３３】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００３４】
半導体チップのコーナ部の層間絶縁膜を除去することにより、半導体チップのコーナ部のせん断応力を緩和してｌｏｗ−ｋ材料からなる層間絶縁膜の剥離を防止できる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００３６】
（実施の形態１）
本実施の形態１で示す半導体装置の一例を図１〜図８により説明する。図１は多層配線を有する半導体チップ（以下、単にチップと略する）１Ｃの概略平面図であり、図２は図１に示す半導体装置のＡ−Ａ’線の概略断面図である。図３は本実施の形態で示す半導体装置の他の一例を示した概略平面図である。図４は半導体ウエハ（以下、単にウエハと略する）からチップ１Ｃが切断される前の状態を示すウエハの概略平面図である。図５〜図８は本実施の形態で示す半導体装置の製造工程中の概略断面図であるとともに、図４のＢ−Ｂ’線の概略断面図である。
【００３７】
多層配線が形成されたチップ１Ｃを例えばモールド樹脂からなる封止樹脂８で被覆した状態の半導体装置が図１および図２に示されている。なお、図２に示す半導体基板（以下、単に基板と略する）１Ｓ上の多層配線は、図１４で示した多層配線の要部を示すものであり、基板１Ｓ上にローカル層の層間絶縁膜３、中間層の層間絶縁膜５およびグローバル層の層間絶縁膜６の順で形成されている。すなわち、本実施の形態で示す半導体装置は、その主面の厚さ方向に、ローカル層、中間層およびグローバル層が順に形成されているチップ１Ｃと、チップ１Ｃを被覆する封止樹脂８とを備えている。
【００３８】
このローカル層およびグローバル層は、酸化シリコンを主成分とする層間絶縁膜３、層間絶縁膜６を有しており、これら層間絶縁膜３、６の材料として、例えばＳｉＯ２を用いることができる。また、中間層は、ｌｏｗ−ｋ材料からなる層間絶縁膜５を有している。中間層の層間絶縁膜５としてｌｏｗ−ｋ材料を用いることで多層配線間容量を低減している。この層間絶縁膜３のｌｏｗ−ｋ材料の誘電率は、３．５以下であって、例えば市販されている米Applied Materials社の「Black Diamond」などのＳｉＯＣ系材料である。なお、ｌｏｗ−ｋ材料としてはＳｉＯＣ系材料に限らず、ＳｉＯＣＨ系材料、ＳｉＯｘＣｙＨｚ系材料、ＣＦ系材料およびポーラスｌｏｗ−ｋ材料であっても良い。
【００３９】
チップ主面に平行な面において矩形状をしているチップ１Ｃは、主面上に形成された長溝９によって囲まれている領域には、例えばＣＭＩＳトランジスタなどの素子が形成される。図１に示すようにチップ１Ｃのコーナ部において長溝９が多角形形状となるように、図２に示す層間絶縁膜３、層間絶縁膜５および層間絶縁膜６が除去されている。
【００４０】
前記発明が解決しようとする課題の欄において図１９および図２０を用いて説明したように、チップ１０１Ｃの外周部に長溝１０９を形成することで、ダイシングによりウエハから複数のチップ１０１Ｃを切り出す際に、チップ１０１Ｃに形成された層間絶縁膜にクラックが生じることを防止することはできる。
【００４１】
しかしながら、図１９で示した半導体装置に対し、例えばヒートサイクル試験、熱衝撃試験などの信頼性試験を行った場合、図２０に示すように、ｌｏｗ−ｋ材料からなる層間絶縁膜１０５が剥離する問題が生じてしまう。チップ１０１Ｃの平面形状が矩形状であることから、コーナ部（チップ端）からチップ中心に向けてチップ１０１Ｃの主面上に発生するせん断応力Ｓｔ１が剥離の主要因と考えた。
【００４２】
そこで、本実施の形態では、せん断応力Ｓｔ１を緩和するように、図１に示すようにチップ１Ｃのコーナ部において長溝９が多角形形状となるように、図２に示す層間絶縁膜３、層間絶縁膜５および層間絶縁膜６を除去している。
【００４３】
したがって、矩形状のチップ１０１Ｃのコーナ部に沿って形成した長溝１０９のコーナ角度を９０度（図１９参照）から、鈍角化することで（図１参照）、チップ１０１Ｃのコーナ部（チップ端）からチップ中心に向けてチップ１０１Ｃの主面上に発生するせん断応力Ｓｔ１から、チップ１Ｃのコーナ部（チップ端）からチップ中心に向けてチップ１Ｃの主面上に発生するせん断応力Ｓｔ５へ緩和（分散）している。本実施の形態で示す半導体装置に対し、例えばヒートサイクル試験、熱衝撃試験などの信頼性試験を行ったところ、半導体装置の信頼性として許容できる範囲まで、層間絶縁膜５の剥離が発生しなかった。すなわち、多層配線の層間絶縁膜５としてｌｏｗ−ｋ材料を用いたチップ１Ｃを封止樹脂８で被覆した場合において、そのｌｏｗ−ｋ材料からなる層間絶縁膜５の剥離を防止できる。
【００４４】
さらに、図１で示すようにチップ１Ｃのコーナ部における長溝の平面形状が、多角形状しているが、図３に示すように、チップ１Ｃのコーナ部において長溝９が円弧形状となるように、図２に示す層間絶縁膜３、層間絶縁膜５および層間絶縁膜６を除去しても良い。チップ１Ｃのコーナ部に沿って形成した長溝９のコーナを多角形状（図１参照）から、円弧形状することで（図３参照）、チップ１Ｃのコーナ部（チップ端）からチップ中心に向けてチップ１Ｃの主面上に発生するせん断応力Ｓｔ５から、せん断応力Ｓｔ６へより緩和することができる。したがって、多層配線の層間絶縁膜５としてｌｏｗ−ｋ材料を用いたチップ１Ｃを封止樹脂８で被覆した場合において、そのｌｏｗ−ｋ材料からなる層間絶縁膜５の剥離をより防止できる。
【００４５】
図４はウエハからチップ１Ｃが切断される前の状態を示すウエハの概略平面図である。図４に示すように、平面形状が矩形状のチップ１Ｃが、マトリクス状に配置されている。そのチップ１Ｃ間は、いわゆるダイシングライン（スクライブライン）であり、チップ面積を増加せずに、そのダイシングラインにＴＥＧ（Test Element Group）１０が形成されている。図４に示すようにＴＥＧ１０を形成することで、トランジスタ、多層配線などの電気的特性に対する、ｌｏｗ−ｋ材料の誘電率などの電気的特性、密度や空孔率などによる影響およびプロセス処理による影響を把握することができる。
【００４６】
次に、本実施の形態で示す半導体装置の製造方法について、特に多層配線を有するチップ１Ｃに長溝９を形成する方法について、図５〜図８により説明する。なお、基板１Ｓ上に、ローカル層、中間層、グローバル層などの形成方法に関しては、発明の解決しようとする課題で図１５を用いて説明した方法と同様であるので省略する。
【００４７】
まず、図５に示すように、基板１Ｓ上にローカル層の層間絶縁膜３、中間層の層間絶縁膜５およびグローバル層の層間絶縁膜６を順に形成する。この時、後に形成される長溝部分には、ローカル層、中間層およびグローバル層の金属配線およびビアホールの形成と同時に、金属膜４を形成しておく。また、グローバル層上には最上配線として、例えば配線または電極パッドが形成されるが、この形成と同時に、金属膜４上に金属膜７を形成しておく。
【００４８】
次いで、図６に示すように、基板１Ｓ上の全体をレジスト膜１２で覆い、長溝が形成される領域のレジスト膜１２をフォトリソグラフィおよびエッチングにより開孔する。
【００４９】
次いで、図７に示すように、エッチングにより開孔したレジスト膜１２から層間絶縁膜６、層間絶縁膜５および層間絶縁膜３を除去して、長溝９を形成する。なお、図４で示したＴＥＧ１０を領域１０ａに形成することもできる。
【００５０】
この長溝９が形成された基板１Ｓ、すなわち長溝９を有するチップ１Ｃを半導体ウエハから切り出し、封止樹脂８で被覆すると図１および図２で示した半導体装置として形成される。
【００５１】
さらに、図８に示すように、長溝９を例えばＴＥＯＳを原料としたＣＶＤ法により形成された酸化シリコンを主成分とする絶縁膜（ＳｉＯ２）を埋め込み、鬆１４を形成することもできる。このような場合であっても、長溝９に例えばＳｉＯ２からなる絶縁膜を埋め込まない場合と同様にせん断応力を緩和することができると考えられる。
【００５２】
（実施の形態２）
前記実施の形態１では、図１に示したように長溝９はチップ１Ｃの外周に沿って形成されているが、本実施の形態では、チップ１Ｃのコーナ部においてのみ長溝９ａが形成されている点で相違する。したがって、以下は相違する点を中心に説明する。
【００５３】
図９は多層配線を有する半導体チップ（以下、単にチップと略する）１Ｃを例えばモールド樹脂からなる封止樹脂８で被覆した状態の半導体装置の概略平面図である。
【００５４】
チップ主面に平行な面において矩形状をしているチップ１Ｃのコーナ部には、長溝９ａが形成されている。すなわち、図９に示すようにチップ１Ｃのコーナ部において長溝９ａが多角形形状となるように、多層配線の層間絶縁膜を除去している。なお、図９で示すようにチップ１Ｃのコーナ部における長溝の平面形状を、多角形形状としているが、図３に示すように、チップ１Ｃのコーナ部においてのみ長溝９が円弧形状となるように層間絶縁膜を除去しても良い。
【００５５】
したがって、図１９で示したように矩形状のチップ１０１Ｃのコーナ部に沿って形成した長溝１０９のコーナ角度を９０度から、図９に示すように鈍角化することで、チップ１０１Ｃのコーナ部（チップ端）からチップ中心に向けてチップ１０１Ｃの主面上に発生するせん断応力Ｓｔ１から、チップ１Ｃのコーナ部（チップ端）からチップ中心に向けてチップ１Ｃの主面上に発生するせん断応力Ｓｔ５へ緩和（分散）している。本実施の形態で示す半導体装置に対し、例えばヒートサイクル試験、熱衝撃試験などの信頼性試験を行ったところ、半導体装置の信頼性として許容できる範囲まで、ｌｏｗ−ｋ材料からなる層間絶縁膜の剥離が発生しなかった。すなわち、多層配線の層間絶縁膜としてｌｏｗ−ｋ材料を用いたチップ１Ｃを封止樹脂８で被覆した場合において、そのｌｏｗ−ｋ材料からなる層間絶縁膜の剥離を防止できる。
【００５６】
（実施の形態３）
前記実施の形態１では、図１に示したように長溝９はチップ１Ｃの外周に沿って形成されているが、本実施の形態では、チップ１Ｃの外周部の多層配線の層間絶縁膜を除去する点で相違する。したがって、以下は相違する点を中心に説明する。
【００５７】
図１０は多層配線を有する半導体チップ（以下、単にチップと略する）１Ｃを例えばモールド樹脂からなる封止樹脂８で被覆した状態の半導体装置の概略平面図である。図１１は図１０で示した半導体装置のＣ−Ｃ’線の概略断面図である。なお、図１１に示すチップ１Ｃ上の多層配線は、図１４で示した多層配線の要部を示すものであり、チップ１Ｃ上にローカル層の層間絶縁膜３、中間層の層間絶縁膜５およびグローバル層の層間絶縁膜６の順で形成されている。
【００５８】
チップ主面に平行な面において矩形状をしているチップ１Ｃの外周部では、多層配線の層間絶縁膜３、層間絶縁膜５および層間絶縁膜６が除去されている。すなわち、除去されずに残った多層配線および層間絶縁膜の平面形状が多角形形状を有するように、チップ１Ｃのコーナ部において多層配線の層間絶縁膜を除去している。なお、多層配線の層間絶縁膜の除去は、本実施の形態で示すように、チップ１Ｃの外周部全体ではなく、チップ１Ｃのコーナ部のみであっても良い。また、チップ１Ｃのコーナ部において除去されずに残った多層配線および層間絶縁膜の平面形状は、円弧形状であっても良い。
【００５９】
したがって、図１６に示したようにチップ１０１Ｃの多層配線および層間絶縁膜の平面形状が、そのコーナ部で９０度であるのに対し、図１０に示すようにチップ１Ｃのコーナ部において層間絶縁膜を除去することでコーナ部を鈍角化し、チップのコーナ部（チップ端）からチップ中心に向けて主面上に発生するせん断応力を、図１６に示すせん断応力Ｓｔ１から図１０に示すせん断応力Ｓｔ５へ緩和（分散）している。また、本実施の形態で示す半導体装置に対し、例えばヒートサイクル試験、熱衝撃試験などの信頼性試験を行ったところ、半導体装置の信頼性として許容できる範囲まで、層間絶縁膜５の剥離が発生しなかった。すなわち、多層配線の層間絶縁膜５としてｌｏｗ−ｋ材料を用いたチップ１Ｃを封止樹脂８で被覆した場合において、そのｌｏｗ−ｋ材料からなる層間絶縁膜５の剥離を防止できる。
【００６０】
（実施の形態４）
本実施の形態４で示す半導体装置の一例を図１２〜図１３により説明する。図１２は多層配線を有する半導体チップ（以下、単にチップと略する）１Ｃを例えばモールド樹脂からなる封止樹脂８で被覆した状態の半導体装置の概略平面図である。図１３は図１２で示した半導体装置のＤ−Ｄ’線の概略断面図である。
【００６１】
多層配線が形成されたチップ１Ｃを封止樹脂８で被覆した状態の半導体装置が図１２および図１３に示されている。
【００６２】
図１３に示すようにチップ１Ｃ上の多層配線は、図１４で示した多層配線の要部を示すものであり、チップ１Ｃ上にローカル層の層間絶縁膜３、中間層の層間絶縁膜５およびグローバル層の層間絶縁膜６の順で形成され、さらに緩衝層１６が形成されている。すなわち、本実施の形態で示す半導体装置は、その主面の厚さ方向に、ローカル層、中間層およびグローバル層が順に形成され、さらにグローバル層上に緩衝層１６が形成されているチップ１Ｃと、チップ１Ｃを被覆する封止樹脂８とを備えている。また、緩衝層１６は図１４で示したように最上配線１０７と同時に形成することができ、例えばアルミニウムを主成分とする金属膜からなる。
【００６３】
チップ主面に平行な面において矩形状をしているチップ１Ｃは、そのチップ１Ｃのコーナ部において幅広の緩衝層１６が形成されている。このように緩衝層１６を形成することことで、チップ１Ｃを封止樹脂８で被覆した場合にチップ１Ｃの主面上に発生するせん断応力は、緩衝層１６がスライドすることにより吸収（緩和）され、ｌｏｗ−ｋ材料からなる層間絶縁膜５の界面までせん断応力が伝搬しないこととなる。また、本実施の形態で示す半導体装置に対し、例えばヒートサイクル試験、熱衝撃試験などの信頼性試験を行ったところ、半導体装置の信頼性として許容できる範囲まで、層間絶縁膜５の剥離が発生しなかった。すなわち、多層配線の層間絶縁膜５としてｌｏｗ−ｋ材料を用いたチップ１Ｃを封止樹脂８で被覆した場合において、そのｌｏｗ−ｋ材料からなる層間絶縁膜５の剥離を防止できる。
【００６４】
なお、本実施の形態では、前記実施の形態１〜３で示したチップ１Ｃのコーナ部において多層配線の層間絶縁膜の除去は、行わなくても良い。また、チップ１Ｃのコーナ部において緩衝層１６が形成されていれば、緩衝層１６の平面形状はどのようなパターンであっても構わないが、チップ１Ｃ上において応力に対して最も変形（スライド）しやすいパターンであることが好ましい。
【００６５】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６６】
例えば、前記実施の形態では、封止樹脂にモールド樹脂を適用した場合について説明したが、封止樹脂としてポッテイング樹脂を適用しても良い。
【産業上の利用可能性】
【００６７】
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態１における半導体装置の一例を示した概略平面図である。
【図２】図１に示す半導体装置のＡ−Ａ’線の概略断面図である。
【図３】実施の形態１で示す半導体装置の他の一例を示した概略平面図である。
【図４】実施の形態１で示す半導体ウエハの概略平面図である。
【図５】実施の形態１で示す半導体装置の製造工程中の概略平面図である。
【図６】図５に続く半導体装置の製造工程中における概略断面図である。
【図７】図６に続く半導体装置の製造工程中における概略断面図である。
【図８】図７に続く半導体装置の製造工程中における概略断面図である。
【図９】本発明の実施の形態２における半導体装置の概略平面図である。
【図１０】本発明の実施の形態３における半導体装置の概略平面図である。
【図１１】図１０に示す半導体装置のＣ−Ｃ’線の概略断面図である。
【図１２】本発明の実施の形態４における半導体装置の概略平面図である。
【図１３】図１２に示す半導体装置のＤ−Ｄ’線の概略断面図である。
【図１４】本発明者が検討した半導体装置の一例を示した概略断面図である。
【図１５】図１４に示す半導体装置の製造方法のフロー図である。
【図１６】図１４に示す半導体装置の概略平面図である。
【図１７】図１６に示す半導体装置のＥ−Ｅ’線の概略断面図である。
【図１８】図１６に示す半導体装置のＥ−Ｅ’線の概略断面図である。
【図１９】本発明者が検討した半導体装置の他の一例を示した概略平面図である。
【図２０】図１９に示す半導体装置のＦ−Ｆ’線の概略断面図である。
【符号の説明】
【００６９】
１Ｃ  半導体チップ（チップ）
１Ｓ  半導体基板（基板）
３  層間絶縁膜
４  金属膜
５  層間絶縁膜
６  層間絶縁膜
７  金属膜
８  封止樹脂
９、９ａ  長溝
１０  ＴＥＧ
１２  レジスト膜
１３  絶縁膜
１４  鬆
１５  除去部
１６  緩衝層
１０１Ｃ  半導体チップ（チップ）
１０１Ｓ  半導体基板（基板）
１０２ａ  層間絶縁膜
１０３  層間絶縁膜
１０４  バリア膜
１０５、１０５ａ、１０５ｂ  層間絶縁膜
１０６、１０６ａ、１０６ｂ  層間絶縁膜
１０７  最上配線
１０８  封止樹脂
１０９  長溝
Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５、Ｍ６  金属配線
Ｐ１、Ｐ２  プラグ
Ｓｔ１、Ｓｔ２、Ｓｔ３、Ｓｔ４、Ｓｔ５、Ｓｔ６  応力
Ｖ１、Ｖ２、Ｖ３、Ｖ４、Ｖ５  ビアホール
【図１】
2006179542.tif 000003
【図２】
2006179542.tif 000004
【図３】
2006179542.tif 000005
【図４】
2006179542.tif 000006
【図５】
2006179542.tif 000007
【図６】
2006179542.tif 000008
【図７】
2006179542.tif 000009
【図８】
2006179542.tif 000010
【図９】
2006179542.tif 000011
【図１０】
2006179542.tif 000012
【図１１】
2006179542.tif 000013
【図１２】
2006179542.tif 000014
【図１３】
2006179542.tif 000015
【図１４】
2006179542.tif 000016
【図１５】
2006179542.tif 000017
【図１６】
2006179542.tif 000018
【図１７】
2006179542.tif 000019
【図１８】
2006179542.tif 000020
【図１９】
2006179542.tif 000021
【図２０】
2006179542.tif 000022