(57)【要約】【課題】  製造プロセスが容易な有機強誘電体メモリ及びその製造方法を提供する。【解決手段】    本発明にかかる有機強誘電体メモリ１００は、薄膜トランジスタ構造のメモリセル１１４および当該メモリセル１１４を制御する薄膜トランジスタ１１２を有し、前記メモリセル１１４は、前記薄膜トランジスタ１１２の上方に形成され、かつ、有機半導体層１４０と、有機強誘電体層１５０と、ゲート電極１６０と、ソース電極１２０と、ドレイン電極１２２とを含む。【選択図】      図１４
2006253381.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタ構造のメモリセルおよび当該メモリセルを制御する駆動回路部を有する有機強誘電体メモリであって、
前記メモリセルは、前記駆動回路部の上方に形成され、かつ、有機半導体層と、有機強誘電体層と、ゲート電極と、ソース電極と、ドレイン電極とを含む、有機強誘電体メモリ。
【請求項２】
請求項１において、
前記有機半導体層は、前記駆動回路部の上方に形成され、
前記有機強誘電体層は、前記有機半導体層の上方に形成され、
前記ゲート電極は、前記有機強誘電体層の上方に形成されている、有機強誘電体メモリ。
【請求項３】
請求項２において、
前記メモリセルは、前記駆動回路部と前記有機半導体層との間に形成されたソース電極およびドレイン電極をさらに含む、有機強誘電体メモリ。
【請求項４】
請求項１において、
前記ゲート電極は、前記駆動回路部の上方に形成され、
前記有機強誘電体層は、前記ゲート電極の上方に形成され、
前記有機半導体層は、前記有機強誘電体層の上方に形成されている、有機強誘電体メモリ。
【請求項５】
請求項４において、
前記有機半導体層の上方に形成されたソース電極およびドレイン電極をさらに含む、有機強誘電体メモリ。
【請求項６】
請求項１ないし５のいずれかにおいて、
前記駆動回路部は、前記メモリセルとオーバーラップして配置されている薄膜トランジスタを有する、有機強誘電体メモリ。
【請求項７】
請求項６において、
前記薄膜トランジスタは、基板の上方に形成された低温ポリシリコンからなる半導体層を有する、有機強誘電体メモリ。
【請求項８】
請求項６において、
前記薄膜トランジスタは、基板の上方に形成された有機半導体層を有する、有機強誘電体メモリ。
【請求項９】
薄膜トランジスタ構造のメモリセルおよび当該メモリセルを制御する駆動回路部を有する有機強誘電体メモリの製造方法であって、
（ａ）薄膜半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成する工程と、
（ｂ）前記薄膜トランジスタの上方に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通し、前記薄膜半導体層と電気的に接続するコンタクト層を形成する工程と、
（ｄ）前記コンタクト層と電気的に接続し、有機半導体層、有機強誘電体層、およびゲート電極を有する前記メモリセルを形成する工程と、
を含む、有機強誘電体メモリの製造方法。
【請求項１０】
請求項９において、
前記基板の上方に、前記工程（ａ）〜（ｄ）の工程により被転写層を形成する工程と、
前記工程（ｄ）の後に、前記被転写層を転写体に転写させる工程と、
をさらに含む、有機強誘電体メモリの製造方法。
【請求項１１】
請求項９または１０において、
前記工程（ｄ）は、
層間絶縁膜の上方の所定の領域に有機半導体材料を塗布することにより有機半導体層を形成する工程と、
前記有機半導体層の上方の所定の領域に有機強誘電体材料を塗布することにより有機強誘電体層を形成する工程と、
前記有機強誘電体層の上方にゲート電極を形成する工程と、
を有する、有機強誘電体メモリの製造方法。
【請求項１２】
請求項１１において、
前記工程（ｄ）において、前記有機半導体層を形成する前に、前記層間絶縁膜の上方の所定の領域に電極の原料を含む液体材料を塗布することによりソース電極またはドレイン電極を形成する、有機強誘電体メモリの製造方法。
【請求項１３】
請求項９または１０において、
前記工程（ｄ）は、
層間絶縁膜の上方にゲート電極を形成する工程と、
前記ゲート電極の上方の所定の領域に有機半導体材料を塗布することにより有機半導体層を形成する工程と、
前記有機半導体層の上方の所定の領域に有機強誘電体材料を塗布することにより有機強誘電体層を形成する工程と、
を含む、有機強誘電体メモリの製造方法。
【請求項１４】
請求項１１ないし１３のいずれかにおいて、
前記材料の塗布は、液滴吐出法により行われる、有機強誘電体メモリの製造方法。
【請求項１５】
請求項１０ないし１４のいずれかにおいて、
前記転写体は、ガラス基板またはフレキシブル基板である、有機強誘電体メモリの製造方法。
【請求項１６】
請求項９ないし１５のいずれかにおいて、
前記有機強誘電体層は、ポリ（フッ化ビニリデン／トリフルオロエチレン）、ポリフッ化ビニリデン、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマーおよび奇数ナイロンのいずれかの有機強誘電体材料を用いて形成される、有機強誘電体メモリの製造方法。
【請求項１７】
請求項９ないし１６のいずれかにおいて、
前記有機半導体層は、フルオレン−チオフェン共重合体を用いて形成される、有機強誘電体メモリの製造方法。
【請求項１８】
請求項９ないし１８のいずれかにおいて、
前記ゲート電極は、金属微粒子または導電性有機材料を含む液体材料を用いて形成される、有機強誘電体メモリの製造方法。
【請求項１９】
薄膜トランジスタ構造のメモリセルおよび当該メモリセルを制御する駆動回路部を有する有機強誘電体メモリの製造方法であって、
（ａ）基板の上方に、有機半導体層、有機強誘電体層、およびゲート電極を有する前記メモリセルを形成する工程と、
（ｂ）前記メモリセルの上方に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通し、前記メモリセルと電気的に接続するコンタクト層を形成する工程と、
（ａ）前記コンタクト層と電気的に接続し、薄膜半導体層、ゲート絶縁層、及びゲート電極を有する薄膜トランジスタを形成する工程と、
を含む、有機強誘電体メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機強誘電体メモリおよびその製造方法に関する。特に本発明は、有機強誘電体材料を用いた有機強誘電体メモリおよびその製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリとして、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３（ＰＺＴ）系、又はＳｒＢｉＴａＯ９（ＳＢＴ）系などの無機強誘電体層を含む強誘電体キャパシタの構造が周知である。無機強誘電体層は成膜するときに６００℃以上の高温のアニール処理を必要とする。そのため、強誘電体キャパシタを形成するための基板は耐熱性を有するものに限られ、ガラス基板やフレキシブル基板を基板として使用することは不可能である。さらに、無機強誘電体はＰｂ、Ｂｉなどの重金属を含むので環境に有害であり、その取り扱いが煩雑である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的の１つは、製造プロセスが容易な有機強誘電体メモリ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
本発明にかかる有機強誘電体メモリは、薄膜トランジスタ構造のメモリセルおよび当該メモリセルを制御する駆動回路部を有する有機強誘電体メモリであって、
前記メモリセルは、前記駆動回路部の上方に形成され、かつ、有機半導体層と、有機強誘電体層と、ゲート電極と、ソース電極と、ドレイン電極とを含む。
【０００５】
本発明によれば、有機強誘電体層を含む強誘電体キャパシタを形成するので、例えば１５０℃以下の低温プロセスが可能になる。そのため、基板の耐熱性の制約が緩和され、基板の選択自由度が向上する。また、有機強誘電体材料は低エネルギーによる処理が可能であるので、製造プロセスの容易化を図ることができる。さらに、重金属による環境負荷の問題がなく、容易に廃棄可能であり取り扱いが簡単である。
【０００６】
なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層上に直接Ｂ層が設けられている場合と、Ａ層上に他の層を介してＢ層が設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
【０００７】
本発明の有機強誘電体メモリにおいて、
前記有機半導体層は、前記駆動回路部の上方に形成され、
前記有機強誘電体層は、前記有機半導体層の上方に形成され、
前記ゲート電極は、前記有機強誘電体層の上方に形成されていることができる。
【０００８】
本発明の有機強誘電体メモリにおいて、
前記メモリセルは、前記駆動回路部と前記有機半導体層との間に形成されたソース電極およびドレイン電極をさらに含むことができる。
【０００９】
本発明の有機強誘電体メモリにおいて、
前記ゲート電極は、前記駆動回路部の上方に形成され、
前記有機強誘電体層は、前記ゲート電極の上方に形成され、
前記有機半導体層は、前記有機強誘電体層の上方に形成されていることができる。
【００１０】
本発明の有機強誘電体メモリにおいて、
前記有機半導体層の上方に形成されたソース電極およびドレイン電極をさらに含むことができる。
【００１１】
本発明の有機強誘電体メモリにおいて、
前記駆動回路部は、前記メモリセルとオーバーラップして配置されている薄膜トランジスタを有することができる。
【００１２】
本発明の有機強誘電体メモリにおいて、
前記薄膜トランジスタは、基板の上方に形成された低温ポリシリコンからなる半導体層を有することができる。
【００１３】
本発明の有機強誘電体メモリにおいて、
前記薄膜トランジスタは、基板の上方に形成された有機半導体層を有することができる。
【００１４】
本発明の有機強誘電体メモリの製造方法は、
薄膜トランジスタ構造のメモリセルおよび当該メモリセルを制御する駆動回路部を有する有機強誘電体メモリの製造方法であって、
（ａ）薄膜半導体層、ゲート絶縁層及びゲート電極を有する薄膜トランジスタを形成する工程と、
（ｂ）前記薄膜トランジスタの上方に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通し、前記薄膜半導体層と電気的に接続するコンタクト層を形成する工程と、
（ｄ）前記コンタクト層と電気的に接続し、有機半導体層、有機強誘電体層、およびゲート電極を有する前記メモリセルを形成する工程と、
を含む。
【００１５】
本発明の有機強誘電体メモリの製造方法において、
前記基板の上方に、前記工程（ａ）〜（ｄ）の工程により被転写層を形成する工程と、
前記工程（ｄ）の後に、前記被転写層を転写体に転写させる工程と、
をさらに含むことができる。
【００１６】
本発明の有機強誘電体メモリの製造方法において、
前記工程（ｄ）は、
層間絶縁膜の上方の所定の領域に有機半導体材料を塗布することにより有機半導体層を形成する工程と、
前記有機半導体層の上方の所定の領域に有機強誘電体材料を塗布することにより有機強誘電体層を形成する工程と、
前記有機強誘電体層の上方にゲート電極を形成する工程と、
を有することができる。
【００１７】
本発明の有機強誘電体メモリの製造方法において、
前記工程（ｄ）において、前記有機半導体層を形成する前に、前記層間絶縁膜の上方の所定の領域に電極の原料を含む液体材料を塗布することによりソース電極またはドレイン電極を形成することができる。
【００１８】
本発明の有機強誘電体メモリの製造方法において、
前記工程（ｄ）は、
層間絶縁膜の上方にゲート電極を形成する工程と、
前記ゲート電極の上方の所定の領域に有機半導体材料を塗布することにより有機半導体層を形成する工程と、
前記有機半導体層の上方の所定の領域に有機強誘電体材料を塗布することにより有機強誘電体層を形成する工程と、
を含むことができる。
【００１９】
本発明の有機強誘電体メモリの製造方法において、
前記材料の塗布は、液滴吐出法により行われることができる。
【００２０】
本発明の有機強誘電体メモリの製造方法において、
前記転写体は、ガラス基板またはフレキシブル基板であることができる。
【００２１】
本発明の有機強誘電体メモリの製造方法において、
前記有機強誘電体層は、ポリ（フッ化ビニリデン／トリフルオロエチレン）、ポリフッ化ビニリデン、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマーおよび奇数ナイロンのいずれかの有機強誘電体材料を用いて形成されることができる。
【００２２】
本発明の有機強誘電体メモリの製造方法において、
前記有機半導体層は、フルオレン−チオフェン共重合体を用いて形成されることができる。
【００２３】
本発明の有機強誘電体メモリの製造方法において、
前記ゲート電極は、金属微粒子または導電性有機材料を含む液体材料を用いて形成されることができる。
【００２４】
本発明の有機強誘電体メモリの製造方法は、
薄膜トランジスタ構造のメモリセルおよび当該メモリセルを制御する駆動回路部を有する有機強誘電体メモリの製造方法であって、
（ａ）基板の上方に、有機半導体層、有機強誘電体層、およびゲート電極を有する前記メモリセルを形成する工程と、
（ｂ）前記メモリセルの上方に層間絶縁膜を形成する工程と、
（ｃ）前記層間絶縁膜を貫通し、前記メモリセルと電気的に接続するコンタクト層を形成する工程と、
（ａ）前記コンタクト層と電気的に接続し、薄膜半導体層、ゲート絶縁層、及びゲート電極を有する薄膜トランジスタを形成する工程と、を含む。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００２６】
図１〜図１３は、本発明の実施の形態にかかる有機強誘電体メモリ１００の製造方法を模式的に示す断面図である。図１４は、有機強誘電体メモリ１００を模式的に示す断面図であり、図１５は、有機強誘電体メモリ１００の回路を示す図である。
【００２７】
１．有機強誘電体メモリの製造方法
（１）まず、図１に示すように第１の基板１０を用意する。本実施の形態において第１の基板１０は、転写用基板であり、製造工程においてのみ使用する基板である。第１の基板１０の上方には、後述する工程により、被転写層１１０（図１１参照）が形成される。最終的には被転写層１１０が第３の基板１４（転写体）に転写されることにより、有機強誘電体メモリ１００が形成される（図１４参照）。転写技術を適用することにより、製造プロセスに要求される条件（プロセス耐性など）および完成品に要求される条件（フレキシブル性など）の両方を満たすことが可能となる。
【００２８】
第１の基板１０は、有機強誘電体メモリ１００の製造工程において耐熱性を有するものであればその材質は特に限定されない。たとえば第１の基板１０は、製造工程の最高温度（たとえば４００℃程度）以上の歪点を有するものであることが好ましい。また、第１の基板１０は、光透過性を有していることが好ましく、具体的には、ガラス基板（たとえば石英ガラス、コーニング７０５９、日本電気ガラスＯＡ−２）、半導体基板（例えばシリコン基板）、金属基板、または耐熱性を有していれば樹脂基板であってもよい。
【００２９】
ついで、第１の基板１０上に分離層２０を形成する（図１参照）。分離層２０は、後述の転写工程において、第１の基板１０の剥離を容易にするためのものである。分離層２０は、光吸収により結合力を消失するものであってもよいし、その他の物理的・化学的作用により結合力を消失するものであってもよい。分離層２０は熱または光により接着力を消失する接着層であってもよい。分離層２０の材質としては、例えばアモルファスシリコンなどの半導体、強誘電体、各種酸化物セラミックス、有機高分子材料、高融点金属、ＵＶ硬化型接着材料などが挙げられる。
【００３０】
ついで、分離層２０上に絶縁層３０を形成する（図１参照）。絶縁層３０は、たとえば酸化シリコンからなり、有機シリコン材料であるＴＥＯＳ（Tetra Ethyl Ortho Silicate（Ｓｉ（ＯＣ２Ｈ５）４））を原材料としたプラズマＣＶＤ法により形成される。絶縁層３０は、被転写層１１０の保護層、被転写層１１０の遮光層、マイグレーションの防止層として機能する。あるいは、絶縁層３０を形成することなく、第１の基板１０（又は分離層２０）上に直接的に被転写層１１０を形成してもよい。
【００３１】
（２）次に、図２に示すように、絶縁層３０上にポリシリコン層４０が形成される。ポリシリコン層４０は、たとえば低温ポリシリコン（ＬＴＰＳ：Low Temperature Poly-Silicon）プロセスにより形成することができる。プロセス温度を例えば約６００℃以下（例えば約４００℃以下）にすることにより、例えば第１の基板１０としてガラス基板が使用可能になる。
【００３２】
ポリシリコン層４０の具体的な形成方法としては、例えば、アモルファスシリコン層をＣＶＤ法により成膜し、必要に応じて脱水素アニールを行った後、アモルファスシリコン層をエキシマレーザ等でレーザアニールすることにより、多結晶化させる。こうして、ポリシリコン層４０が形成される。その後、図３に示すように、例えばドライエッチングによりパターニングして、所定のパターンを有するポリシリコン層４０を形成する。
【００３３】
またポリシリコン層４０の成膜は、たとえばシラン化合物を溶媒に溶かした液体シリコン材料を絶縁層３０上に塗布することにより行われてもよい。この場合、所定の導電型の不純物を含む液体シリコン材料を用いて、後述するソース領域４２およびドレイン領域４４を形成してもよい。たとえばインクジェット法により、所定のパターンのソース領域４２およびドレイン領域４４を形成することが可能である。これにより、ポリシリコン層４０に不純物を導入する工程を省略することができため、製造工程を簡略化することができる。液体シリコン材料を塗布した後、必要に応じて熱処理または光処理を行うことによりポリシリコン層４０が得られる。
【００３４】
（３）次に、図４に示すように、ポリシリコン層４０上にゲート絶縁層５０が形成される。ゲート絶縁層５０は、例えばＴＥＯＳ−ＣＶＤ法により形成することができる。その後、図５に示すように第１のゲート電極６０（例えばＡｌ，ＭｏＷ合金，Ｃｒ、Ｔａ電極など）をパターニングして形成し、第１のゲート電極６０をマスクとしてポリシリコン層４０に所定の不純物をドーピングし、不純物活性化のためのアニールを行う。こうして、図６に示すように、ポリシリコン層４０に不純物領域であるソース領域４２およびドレイン領域４４が形成される。
【００３５】
図６に示すように、薄膜トランジスタ１１２は、ポリシリコン層４０と、ゲート絶縁層５０、第１のゲート電極６０と、を含む。薄膜トランジスタ１１２の構造は、上述したトップゲート型（コプラナー型）に限らず、例えば第１のゲート電極６０が第１の基板１０側に配置されるボトムゲート型であってもよい。また、薄膜トランジスタ１１２は、上述した低温ポリシリコン薄膜トランジスタに限らず、その他の形態を適用してもよい。
【００３６】
（４）次に、図７に示すように、薄膜トランジスタ１１２上に第２の層間絶縁膜７２が形成される。
【００３７】
第２の層間絶縁膜７２は、例えばＴＥＯＳ−ＣＶＤ法により３００℃程度で形成することができる。第２の層間絶縁膜７２は、低温ポリシリコン薄膜トランジスタの形成工程において通常用いられる手法により形成することができる。第２の層間絶縁膜７２は、薄膜トランジスタ１１２を被覆して形成する。その後、第２の層間絶縁膜７２にコンタクトホールを形成し、コンタクト層６２およびコンタクト層６４を形成する。コンタクト層６４は、薄膜トランジスタ１１２と後述のメモリセル１１４（図１０参照）を相互に接続するための導電層である。コンタクト層６２は、薄膜トランジスタ１１２と外部の配線とを電気的に接続するための導電層である。
【００３８】
次に、第２の層間絶縁膜７２およびコンタクト層６４上に第２のゲート電極１６０が形成される。まず、第２のゲート電極１６０の原料を含む液体の材料を所定の領域に塗布する。第２のゲート電極１６０のための液体の材料としては、たとえば導電性微粒子を含む分散液（例えば導電性高分子、金属微粒子）を用いることができる。導電性微粒子は、例えばアルミニウム、金、銀、銅、パラジウム、ニッケルなどの金属微粒子、酸化物導電体の微粒子又は超電導体などのその他の微粒子が挙げられる。微粒子とは、特に大きさを限定したものではなく、分散液とともに吐出できる粒子である。導電性微粒子は、反応を抑制するために、有機物などのコート材によって被覆されていてもよい。分散液は、乾燥しにくく再溶解性のあるものであってもよい。導電性微粒子は、分散液中に均一に分散していることが好ましい。また導電性有機材料の溶解した溶液を吐出液として用いてもよい。導電性有機材料としては、例えば導電性高分子であるポリエチレンジオキサンチオフェン（ＰＥＤＯＴ）とポリスチレンサルフォネートの混合物またはポリアニリンなどが挙げられる。
【００３９】
液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する第２のゲート電極１６０を直接形成することが可能となる。液滴吐出法としては、インクジェット法、ジェルジェット（登録商標）法又はディスペンサ法を適用することができる。例えばインクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインクを無駄なく経済的に設けることができる。
【００４０】
（５）次に、図８に示すように、第２のゲート電極１６０上に有機強誘電体層１５０が形成される。まず、有機強誘電体層１５０の原料を含む液体の材料を、第２のゲート電極１６０を覆うように塗布する。有機強誘電体層１５０のための液体の材料としては、たとえば、ポリ（フッ化ビニリデン／トリフルオロエチレン）、ポリフッ化ビニリデン、（フッ化ビニリデン／トリフルオロエチレン）コオリゴマー、フッ化ビニリデンオリゴマーまたは奇数ナイロンをたとえばケトン系の溶媒に溶かした液体を用いることができる。
【００４１】
液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する有機強誘電体層１５０を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。
【００４２】
このように有機強誘電体の成膜は、無機強誘電体の成膜と比べて低温でアニールが行われるため、成膜が容易であり、強誘電体層の周囲の素子に与えるダメージを低減することができる。なお、液体の塗布方法としては、液滴吐出法にかえて、スピンコート法、ＬＢ（Langmuir-Blodgett）法、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法等を用いてもよい。
【００４３】
（６）次に、図９に示すように、有機強誘電体層１５０上に有機半導体層１４０が形成される。まず、有機半導体層４０を、有機強誘電体層１５０を覆うように成膜する。有機半導体層４０のための材料としては、例えばフルオレン−チオフェン共重合体の一つであるＦ８Ｔ２が挙げられる。また、有機半導体層としては、この他にも、以下の高分子系有機半導体材料、低分子系有機半導体材料のいずれも使用することができる。
【００４４】
高分子系有機半導体材料としては、例えば、ポリ（３−アルキルチオフェン）（ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ポリ（３−オクチルチオフェン）、ポリ（２，５−チエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、フルオレン−チオフェン共重合体、ポリ（３，４−エチレンジオキシチオフェン／スチレンスルホン酸）（ＰＥＤＯＴ／ＰＳＳ）、ポリチオフェン、ポリ（チオフェンビニレン）、ポリ（２，２’−チエニルピロール）、ポリアニリン等が挙げられる。
【００４５】
低分子系有機半導体としては、例えば、Ｃ６０、或いは、金属フタロシアニン、或いは、それらの置換誘導体、或いは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、或いは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクチチオフェン（８Ｔ）、ジヘキシルクォーターチオフェン（ＤＨ４Ｔ）、ジヘキルセキシチオフェン（ＤＨ６Ｔ）、等が挙げられる。
【００４６】
また、溶媒に溶かして塗布できる材料、たとえばＦ８Ｔ２などは液相プロセスにて成膜できるためより望ましい。
【００４７】
液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有する有機半導体層４０を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。
【００４８】
液体を塗布した後、必要に応じて加熱処理を行う。半導体層の材料としてＦ８Ｔ２を用いることにより、低温プロセスが可能となり、シリコンを用いる場合と比べてきわめて簡便に半導体層を形成することができる。なお、液体の塗布方法としては、液滴吐出法にかえて、スピンコート法、ＬＢ（Langmuir-Blodgett）法、ＬＳＭＣＤ（Liquid Source Misted Chemical Deposition）法等を用いてもよい。
【００４９】
（７）次に、図１０に示すように、有機半導体層１４０上にソース電極１２０およびドレイン電極１２２が形成される。ソース電極１２０およびドレイン電極１２２の原料を含む液体の材料を有機半導体層１４０上に塗布する。ソース電極１２０およびドレイン電極１２２ための液体の材料としては、上述した第２のゲート電極１６０と同様の材料を用いることができる。
【００５０】
液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有するソース電極１２０およびドレイン電極１２２を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。
【００５１】
液体を塗布した後、必要に応じて、分散液を揮発させる処理や、導電性微粒子を相互に結合（例えば焼結）させる処理（加熱）を行う。なお、ソース電極１２０およびドレイン電極１２２の成膜方法としては、上述した液滴吐出法に限定されず、液体材料を用いた場合にはスピンコート法、あるいはスパッタ法、蒸着法、メッキ法等の方法を用いてもよい。
【００５２】
また、有機半導体層１４０の材質によっては、ソース電極１２０およびドレイン電極１２２を成膜する前に、ソース電極１２０およびドレイン電極１２２を形成するための領域以外の領域に受容層を形成してもよい。たとえば有機半導体層１４０が、撥水性の高い材質からなり、かつソース電極１２０およびドレイン電極１２２の液体材料が水溶性である場合、所望の形状にソース電極１２０およびドレイン電極１２２を塗布するのは困難である。そこで、ソース電極１２０およびドレイン電極１２２を形成するための領域以外の領域にポリビニルフェノール（ＰＶＰｈ）等からなる受容層を予め形成し、受容層の形成されていない溝の部分にソース電極１２０およびドレイン電極１２２の液体材料を流し込むことによって、より簡便に所望の形状のソース電極１２０およびドレイン電極１２２を形成することができる。
【００５３】
以上の工程により、第２のゲート電極１６０、有機強誘電体層１５０、有機半導体層１４０、ソース電極１２０、およびドレイン電極１２２を含むメモリセル１１４が形成される。
【００５４】
（８）次に、図１１に示すように、メモリセル１１４上に第１の層間絶縁膜７０が形成される。第１の層間絶縁膜７０の原料としては、有機強誘電体層１５０および有機半導体層１４０の耐熱温度より低い温度で成膜できるものであれば特に限定されない。具体的には、有機半導体層１４０がＦ８Ｔ２からなる場合には、アニール温度は約１００℃であるため、１００℃以下で成膜可能なものであることが好ましく、たとえば、テトラメチルシラン（ＴＭＳ）またはポリメタクリル酸メチル（ＰＭＭＡ）又は光硬化型樹脂（例えばＵＶ硬化型樹脂）等が挙げられる。これらを用いることにより、有機強誘電体層１５０および有機半導体層１４０の双方に与えるダメージを低減することができる。成膜方法としては、ＣＶＤ法、スピンコート法、液滴吐出法、ＬＳＭＣＤ法などが挙げられる。
【００５５】
なお、第１の層間絶縁膜７０の形成工程のみならず、有機半導体層１４０の形成工程以降は、有機半導体層１４０の成膜温度（詳しくは結晶化時の温度）以上の高温のアニール処理を行わないほうが好ましい。こうすることにより、有機強誘電体層１５０および有機半導体層１４０の熱によるダメージを低減することができる。
【００５６】
（９）次に、転写技術を適用する場合には、図１２〜図１５に示すように、少なくとも１回（図では２回）の転写工程により被転写層１１０を完成品としての第３の基板１４（転写体）に転写する。
【００５７】
例えば図１２に示すように、第１の基板１０（分離層２０）上の被転写層１１０を他の基板である第２の基板１２（例えばガラス基板）に転写する。その場合、第２の基板１２と被転写層１１０を図示しない接着層（例えば光硬化型接着層）により接着してもよい。その後、分離層２０の結合力を消失又は低減させ、第１の基板１０と分離層２０を順次又は同時に剥離する。分離層２０の結合力を消失又は低減させる方法は上述した通りである。そして、図１３に示すように、最終的には被転写層１１０の一部（例えば絶縁層３０）を露出させ、被転写層１１０を第３の基板１４に転写する。被転写層１１０と第３の基板１４の結合手段は限定されるものではなく、すでに説明した方法を適用することができる。
【００５８】
こうして、第３の基板１４上に被転写層１１０を形成することができる。第３の基板１４は、第１の基板１０よりも耐熱性の低い（例えば歪点の低い）材料から構成されていてもよい。第３の基板１４は、ポリイミド樹脂などのフレキシブル基板であってもよいし、第１の基板１０よりも耐熱性の低いガラス基板であってもよい。あるいは、第３の基板１４は、液晶素子やＥＬ素子などの電気光学素子、その他の電子部品が搭載又は内蔵されているものであってもよい。その場合も、第３の基板１４の電気光学素子又は電子部品の耐熱性が低ければ、上述した転写工程を行うと効果的である。なお、上述とは異なり、１回の転写により、第１の基板１０から第３の基板１４に直接的に被転写層１１０を転写してもよい。
【００５９】
以上の工程により、図１４に示す有機強誘電体メモリ１００が形成される。
【００６０】
本実施の形態にかかる有機強誘電体メモリ１００よれば、有機強誘電体層１５０の上方に有機半導体層１４０が形成されている。したがって有機強誘電体層１５０の形成後に有機半導体層１４０を形成することが可能となり、有機強誘電体層１５０の成膜時に有機半導体層１４０がダメージを受けるのを防ぐことができる。有機半導体層１４０の成膜温度が有機強誘電体層１５０の成膜温度より低い場合には、有機半導体層１４０が受けるダメージは顕著であるため特に有効である。
【００６１】
２．有機強誘電体メモリの構成
図１４は、有機強誘電体メモリ１００を模式的に示す断面図であり、図１５は、有機強誘電体メモリ１００の回路図である。本実施の形態にかかる有機強誘電体メモリ１００は、薄膜トランジスタ１１２およびメモリセル１１４を含む。薄膜トランジスタ１１２は、メモリセル１１４を駆動する駆動回路部の一部として機能し、かつ、絶縁層３０と、ポリシリコン層４０と、ゲート絶縁層５０、第１のゲート電極６０とを含む。メモリセル１１４は、薄膜トランジスタ構造を有し、薄膜トランジスタ１１２の上方にオーバーラップして配置され、かつ、有機半導体層１４０と、有機強誘電体層１５０と、第２のゲート電極１６０と、ソース電極１２０と、ドレイン電極１２２とを含む。
【００６２】
有機強誘電体メモリ１００のメモリセル１１４は、いわゆるボトムゲート型の１Ｔ型メモリセル構造を有し、図１５に示す回路方式に基づいて動作する。図１５に示すように、１Ｔ型メモリセルＴ１（メモリセル１１４）の第２のゲート電極１６０は、ワード線とノードＮ１で接続され、ソース電極１２０およびドレイン電極１２２のいずれか一方がビット線とノードＮ２で接続され、他方が反転ビット線とノードＮ３で接続されている。メモリセル１１４は、有機強誘電体層１５０の強誘電体の分極の向きにより、トランジスタの閾値を変化させることでデータを記録する。１Ｔ型は、非破壊読み出しが可能であるため再書き込みが不要である。また、１Ｔ型メモリセルは、１Ｔ１Ｃ型メモリセル等と比べてセルサイズが小さいため高集積化が可能である。さらにメモリセル１１４は、薄膜トランジスタ１１２の上方にオーバーラップして配置されるため、メモリサイズをより縮小することができ、さらなる大容量化が可能となる。
【００６３】
また有機強誘電体メモリ１００は、有機強誘電体材料を用いて形成されている。これにより有機強誘電体メモリ１００は、無機強誘電体材料として頻繁に用いられる鉛、ビスマス等の重金属を含まないため、環境を害する可能性を低減することができる。また有機強誘電体メモリ１００において、特にメモリセル１１４が低温工程で製造可能なため、薄膜トランジスタ１１２に与える熱によるダメージを低減することができる。また、有機強誘電体メモリ１００は、低温工程で製造可能なため、簡便な装置で製造することができ、コストを削減することもできる。また、本発明によれば、有機強誘電体材料は、フレキシブルな材料であるため、フレキシブルなメモリを提供することができる。特に、フレキシブル基板、導電性有機材料、絶縁性高分子等の他のフレキシブル材料と組み合わせることにより、より高性能なフレキシブルメモリを提供することができる。
【００６４】
３．変形例
本実施の形態の変形例にかかる有機強誘電体メモリについて説明する。
【００６５】
３．１．第１の変形例
図１６は、第１の変形例にかかる有機強誘電体メモリ２００を模式的に示す断面図である。有機強誘電体メモリ２００は、第２のゲート電極１６０が有機強誘電体層１５０の上に形成されている点で、図１４に示す有機強誘電体メモリ１００と異なる。有機強誘電体メモリ２００のメモリセル２１４は、第２の層間絶縁膜７２上に形成されたソース電極１２０およびドレイン電極１２２と、ソース電極１２０およびドレイン電極１２２上に形成された有機半導体層１４０と、有機半導体層１４０上に形成された有機強誘電体層１５０と、有機強誘電体層１５０上に形成された第２のゲート電極１６０とを含む。コンタクト層６４とドレイン電極１２２とが接続されている。メモリセル２１４は、いわゆるトップゲート型の１Ｔ型メモリセル構造を有し、有機強誘電体メモリ２００は、有機強誘電体メモリ１００と同様に図１５に示す回路方式に基づいて動作する。
【００６６】
有機強誘電体メモリ２００の製造工程において、有機半導体層１４０の成膜後に有機強誘電体層１５０が成膜される。有機強誘電体層１５０の成膜の際、液体材料を塗布した後、必要に応じて加熱処理、たとえば、窒素雰囲気中で１５０℃程度のアニール処理を行うことが好ましい。アニール処理を窒素雰囲気中で行うことにより、有機半導体層４０に含まれるＦ８Ｔ２が大気中で劣化するのを防止することができる。
【００６７】
有機強誘電体メモリ２００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。
【００６８】
３．２．第２の変形例
図１７は、第２の変形例にかかる有機強誘電体メモリ３００を模式的に示す断面図である。有機強誘電体メモリ３００は、プレーナ構造を有する点で、スタック構造を有する有機強誘電体メモリ１００と異なる。有機強誘電体メモリ３００のメモリセル３１４は、第２の層間絶縁膜７２上に形成されたコンタクト層６７、６６と、コンタクト層６７、６６上に形成されたソース電極１２０およびドレイン電極１２２と、ソース電極１２０およびドレイン電極１２２の上に形成された有機半導体層１４０と、有機半導体層１４０上に形成された有機強誘電体層１５０と、有機強誘電体層１５０上に形成された第２のゲート電極１６０とを含む。メモリセル３１４は、いわゆるトップゲート型の１Ｔ型メモリセル構造を有し、有機強誘電体メモリ３００は、有機強誘電体メモリ１００と同様に図１５に示す回路方式に基づいて動作する。
【００６９】
有機強誘電体メモリ３００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。
【００７０】
３．３．第３の変形例
図１８は、第３の変形例にかかる有機強誘電体メモリ４００を模式的に示す断面図である。有機強誘電体メモリ４００は、薄膜トランジスタが有機材料から形成されている点で、図１４に示す有機強誘電体メモリ１００と異なる。有機強誘電体メモリ４００の薄膜トランジスタ４１２は、第３の基板１４上に形成されたソース電極１４２およびドレイン電極１４４と、ソース電極１４２およびドレイン電極１４４上に形成された有機半導体層１４６と、有機半導体層１４６上に形成されたゲート絶縁層１５２と、ゲート絶縁層１５２上に形成された第１のゲート電極１６２とを含む。薄膜トランジスタ４１２は、いわゆるトップゲートボトムコンタクト構造を有する。
【００７１】
ソース電極１４２、ドレイン電極１４４、および第１のゲート電極１６２は、それぞれ上述したメモリセル１１４のソース電極１２０、ドレイン電極１２２、および第２のゲート電極１６０と同様の材料および成膜方法を用いて形成される。有機半導体層１４６は、上述したメモリセル１１４の有機半導体層１４０と同様の材料および成膜方法を用いて形成される。
【００７２】
ゲート絶縁層１５２は、以下のように形成される。まず、ゲート絶縁層１５２の原料を含む液体の材料を、有機半導体層１４６を覆うように塗布する。ゲート絶縁層１５２のための液体の材料としては、絶縁体材料であれば特に限定されないが、有機半導体層１４６の成膜温度より低い温度で成膜できる材料を用いることが好ましい。かかる材料としては、たとえばＰＭＭＡ等の樹脂材料を用いることができる。液体の材料の塗布方法としては、液滴吐出法を用いることが好ましい。液滴吐出法を適用することにより、高価かつ手間のかかるフォトリソグラフィ技術及びエッチング技術を使用することなく、所定のパターンを有するゲート絶縁層１５２を直接形成することが可能となる。液滴吐出法の具体例としては、上述したとおりである。液体を塗布した後、必要に応じて加熱処理を行うことにより、ゲート絶縁層１５２を成膜する。
【００７３】
有機強誘電体メモリ４００において、薄膜トランジスタ４１２は、コンタクト層６４を介してメモリセル１１４の第２のゲート電極１６０と接続する。このように有機強誘電体メモリ４００は、薄膜トランジスタ４１２の製造工程においても有機半導体や有機強誘電体等の有機材料を用いることによって、薄膜トランジスタ４１２の上層に形成されるメモリセル１１４と同様の形成方法を用いることが可能となる。したがって、簡便な装置で製造することができ、コストを削減することもできる。また、有機強誘電体材料は、フレキシブルな材料であるため、よりフレキシブルなメモリを提供することができる。
【００７４】
有機強誘電体メモリ４００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。
【００７５】
３．４．第４の変形例
図１９は、第４の変形例にかかる有機強誘電体メモリ５００を模式的に示す断面図である。有機強誘電体メモリ５００は、薄膜トランジスタが有機材料から形成されている点で、図１４に示す有機強誘電体メモリ１００と異なる。また有機強誘電体メモリ５００は、薄膜トランジスタがボトムゲートボトムコンタクト構造を有する点で有機強誘電体メモリ４００と異なる。有機強誘電体メモリ５００の薄膜トランジスタ５１２は、第３の基板１４上に形成された第１のゲート電極１６２と、第１のゲート電極１６２上に形成されたゲート絶縁層１５２と、ゲート絶縁層１５２上に形成されたソース電極１４２およびドレイン電極１４４と、ソース電極１４２およびドレイン電極１４４上に形成された有機半導体層１４６とを含む。
【００７６】
有機強誘電体メモリ５００の薄膜トランジスタ５１２が有する各層の材質および形成方法については、上述した有機強誘電体メモリ４００の薄膜トランジスタ４１２の材質および形成方法と同様であるので、説明を省略する。
【００７７】
有機強誘電体メモリ５００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。
【００７８】
３．５．第５の変形例
図２０は、第５の変形例にかかる有機強誘電体メモリ６００を模式的に示す断面図である。有機強誘電体メモリ６００は、薄膜トランジスタが有機材料から形成されている点で、図１４に示す有機強誘電体メモリ１００と異なる。また有機強誘電体メモリ６００は、薄膜トランジスタがボトムゲートトップコンタクト構造を有する点で有機強誘電体メモリ４００と異なる。有機強誘電体メモリ６００の薄膜トランジスタ６１２は、第３の基板１４上に形成された第１のゲート電極１６２と、第１のゲート電極１６２上に形成されたゲート絶縁層１５２と、ゲート絶縁層１５２上に形成された有機半導体層１４６と、有機半導体層１４６上に形成されたソース電極１４２およびドレイン電極１４４とを含む。
【００７９】
有機強誘電体メモリ６００の薄膜トランジスタ６１２が有する各層の材質および形成方法については、上述した有機強誘電体メモリ４００の薄膜トランジスタ４１２の材質および形成方法と同様であるので、説明を省略する。
【００８０】
このように薄膜トランジスタ６１２がボトムゲートボトムコンタクト構造を有することにより、第２のゲート電極１６０とドレイン電極１４４との距離を短くすることができることから、有機強誘電体メモリ６００の性能を向上することが可能となる。
【００８１】
有機強誘電体メモリ６００の他の構成については、有機強誘電体メモリ１００と同様であるので、説明を省略する。
【００８２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００８３】
【図１】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図２】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図３】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図４】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図５】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図６】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図７】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図８】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図９】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図１０】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図１１】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図１２】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図１３】実施の形態にかかる有機強誘電体メモリの製造方法を模式的に示す断面図。
【図１４】実施の形態にかかる有機強誘電体メモリを模式的に示す断面図。
【図１５】実施の形態にかかる有機強誘電体メモリを示す回路図。
【図１６】第１の変形例にかかる有機強誘電体メモリを模式的に示す断面図。
【図１７】第２の変形例にかかる有機強誘電体メモリを模式的に示す断面図。
【図１８】第３の変形例にかかる有機強誘電体メモリを模式的に示す断面図。
【図１９】第４の変形例にかかる有機強誘電体メモリを模式的に示す断面図。
【図２０】第５の変形例にかかる有機強誘電体メモリを模式的に示す断面図。
【符号の説明】
【００８４】
１０  第１の基板、１２  第２の基板、１４  第３の基板、２０  分離層、３０  絶縁層、４０  ポリシリコン層、４２  ソース領域、４４  ドレイン領域、４６  ボディ領域、５０、１５２  ゲート絶縁層、６０、１６２  第１のゲート電極、６２、６４、６６、６８  コンタクト層、７０  第１の層間絶縁膜、７２  第２の層間絶縁膜、１１０  被転写層、１１２、４１２、５１２、６１２  薄膜トランジスタ、１１４、２１４、３１４  メモリセル、１２０  ソース電極、１２２  ドレイン電極、１４０、１４６  有機半導体層、１５０  有機強誘電体層、１６０  第２のゲート電極、１００、２００、３００、４００、５００、６００  有機強誘電体メモリ
【図１】
2006253381.tif 000003
【図２】
2006253381.tif 000004
【図３】
2006253381.tif 000005
【図４】
2006253381.tif 000006
【図５】
2006253381.tif 000007
【図６】
2006253381.tif 000008
【図７】
2006253381.tif 000009
【図８】
2006253381.tif 000010
【図９】
2006253381.tif 000011
【図１０】
2006253381.tif 000012
【図１１】
2006253381.tif 000013
【図１２】
2006253381.tif 000014
【図１３】
2006253381.tif 000015
【図１４】
2006253381.tif 000016
【図１５】
2006253381.tif 000017
【図１６】
2006253381.tif 000018
【図１７】
2006253381.tif 000019
【図１８】
2006253381.tif 000020
【図１９】
2006253381.tif 000021
【図２０】
2006253381.tif 000022