(57)【要約】【課題】スキャナ処理、プリンタ処理の両方を実行可能な画像処理装置において、回路規模を縮小する為にスキャナ処理とプリンタ処理でマトリクス演算を行う回路を共有する。【解決手段】内部にインストラクションメモリ２１を内蔵しデータ転送のみに特化した命令セットを持つDMAプロセッサ２によりスキャナ処理、プリンタ処理を行う画像処理回路１６と、画像データのマトリクス演算を行うマスキング回路７とが接続される。ＤＭＡプロセッサ２には、各処理回路への転送が処理モードに応じて行われるプログラムが格納される。【選択図】図１
2006164072.tif 000002
【特許請求の範囲】
【請求項１】
命令メモリに記録された命令コードに従ってデータを転送するＤＭＡプロセッサと、
マトリクス演算で用いる係数を記憶する係数記憶手段と、
前記ＤＭＡプロセッサから転送される画像データに対して、前記係数記憶手段に記憶された係数を用いてマトリクス演算を行うマトリクス処理手段と、
前記ＤＭＡプロセッサから転送される画像データに対してマトリクス処理以外の画像処理を施す画像処理手段と、
前記マトリクス処理手段に対して、処理モードに応じた順序で画像データを転送し、該処理モードに応じた係数を前記係数記憶手段にロードする命令コードを前記命令メモリに記録する命令書き替え手段と
を備えることを特徴とする画像処理装置。
【請求項２】
前記画像処理手段としては、入力画像データに対して画像処理を施す入力画像処理手段と、出力画像データに対して画像処理を施す出力画像処理手段とが含まれ、
前記命令書き替え手段は、処理モードに応じて、前記入力画像処理手段または前記出力画像処理手段におけるマスキング処理のための係数を前記係数記憶手段にロードする命令コードを前記命令メモリに記録することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
画像入力部と画像出力部とを備えた画像処理装置であって、
命令メモリに記録された命令コードに従ってデータを転送するＤＭＡプロセッサと、
マトリクス演算で用いる係数を記憶する係数記憶部と、
前記ＤＭＡプロセッサから転送される画像データに対して、前記係数記憶部に記憶された係数を用いてマトリクス演算を行うマトリクス処理部と、
前記ＤＭＡプロセッサから転送される画像データに対して入力マトリクス演算を除く入力補正処理を施す入力補正処理部と、
前記ＤＭＡプロセッサから転送される画像データに対して出力マトリクス演算を除く出力補正処理を施す出力補正処理部と、
前記マトリクス処理部と前記入力補正処理部と前記出力補正処理部とに対して処理モードに応じた順序で画像データを転送する命令コードを前記命令メモリに記録するプロセッサとを備え、
前記プロセッサは、前記処理モードがコピーモードの場合、入力画像データに対して入力マトリクス演算に応じた係数を前記係数記憶手段にロードした後に画像データを前記マトリクス演算部に転送し、出力マトリクス演算に応じた係数を前記係数記憶手段にロードした後に画像データを前記マトリクス演算部に転送する命令コードを前記命令メモリに記録することを特徴とする画像処理装置。
【請求項４】
命令メモリに記録された命令コードに従ってデータを転送するＤＭＡプロセッサと、マトリクス演算で用いる係数を記憶する係数記憶手段と、前記ＤＭＡプロセッサから転送される画像データに対して、前記係数記憶手段に記憶された係数を用いてマトリクス演算を行うマトリクス処理手段と、前記ＤＭＡプロセッサから転送される画像データに対してマトリクス処理以外の画像処理を施す画像処理手段とを備える画像処理装置の制御方法であって、
処理モードを判定する判定工程と、
前記判定工程により判定された処理モードに応じた順序で、前記マトリクス処理手段に対して、処理モードに応じた順序で画像データを転送し、該処理モードに応じた係数を前記係数記憶手段にロードする命令コードを前記命令メモリに記録する命令書き替え工程と
を備えることを特徴とする画像処理装置の制御方法。
【請求項５】
命令メモリに記録された命令コードに従ってデータを転送するＤＭＡプロセッサと、マトリクス演算で用いる係数を記憶する係数記憶手段と、前記ＤＭＡプロセッサから転送される画像データに対して、前記係数記憶手段に記憶された係数を用いてマトリクス演算を行うマトリクス処理手段と、前記ＤＭＡプロセッサから転送される画像データに対してマトリクス処理以外の画像処理を施す画像処理手段とを備えるコンピュータにより実行されるプログラムであって、
処理モードを判定する判定工程と、
前記判定工程により判定された処理モードに応じた順序で、前記マトリクス処理手段に対して、処理モードに応じた順序で画像データを転送し、該処理モードに応じた係数を前記係数記憶手段にロードする命令コードを前記命令メモリに記録する命令書き替え工程と
を前記コンピュータにより実行させることを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば画像のマスキング処理、色変換を行うマトリクス演算処理回路を、スキャナ処理とプリンタ処理とで共有する画像処理装置に関する。
【背景技術】
【０００２】
従来、回路規模を削減する為に、プリントの画像処理を行うプリント処理ブロック、スキャナの画像処理を行うスキャナ処理ブロックでマトリクス処理演算を行う回路を共有した画像処理回路が提案されている（特許文献１等参照）。この場合に、スキャナ処理、プリント処理を実行するには、画像処理順序を処理に応じて切り替える必要がある。特許文献１には、スキャナ処理、プリント処理で画像処理順序を変更する為にセレクタ回路を配置している。また、マトリクス演算で用いる係数を記憶する係数記憶部を具備している。係数記憶部にはスキャナ処理時にスキャナ処理用の係数を設定し、プリント処理時にプリント処理用の係数を設定する。
【特許文献１】特開平０９−１３０６１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記従来の構成では、処理の最初にマトリクス演算で用いる係数を係数記憶部に設定して、処理の途中で係数の切り替えは行わない。その為、コピー処理時にスキャナ処理用のマトリクス演算とプリント処理用のマトリクス演算を行うには、スキャナ処理を終えた全てのデータを一時的に格納するメモリが必要である。つまり、スキャン入力された画像データに対してスキャナ処理用マトリクス演算を行い、その処理が終わった画像データをメモリへ転送していったん保存する。スキャナ処理（入力画像処理）終了後、係数記憶部に記憶した係数マトリクスをプリント処理用の係数マトリクスに書き替え、メモリに格納されているスキャン処理の済んだ画像データを読み取ってプリント用のマトリクス処理を行う。このことから、使用するメモリの容量は大きくなってしまう。また、スキャナ処理したデータをすぐにプリント処理せずに、メモリへの書き込みと読み込みを行うので、コピー処理の時間が大幅にかかり、処理性能が落ちる。
【０００４】
コピー処理時にスキャナ処理を終えてからメモリへ転送せずにプリント処理を行うには、処理中に係数の切り替えを行わなければならない。係数の切り替え手段として、ＣＰＵが処理中に係数を切り替えることが考えられる。しかし、その場合には処理の制御を頻繁に行わなければならず、ＣＰＵのソフト制御が複雑になる。また、別の係数の切り替え手段として、係数記憶部にあらかじめスキャナ処理用とプリント処理用のマトリクス演算の係数を置いておくことも考えられる。この手法では係数を選択する為のセレクタ回路と、セレクタ回路を制御するセレクタ制御回路、係数を記憶するためのレジスタが必要である。セレクタ制御回路は、処理中にスキャナ処理用係数とプリント処理用係数を切り替えるために、複雑な制御が必要である。マスキング処理や色変換など多数のマトリクス演算処理回路を共有したい場合には、共有するマトリクス演算処理回路の数だけ係数が必要である。その為、セレクタ制御回路はさらに複雑な制御をする必要がある。また、係数を記憶する為に用意するレジスタが増加する。
【０００５】
本発明は上記問題点を解決するためになされたもので、複雑なソフトウエア処理や複雑なハードウェア構成を用いずに、画像処理の順序やパラメータを柔軟に変更することの可能な画像処理装置を構成することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の画像処理装置は前記課題を解決するために、以下の構成を備える。
【０００７】
命令メモリに記録された命令コードに従ってデータを転送するＤＭＡプロセッサと、
マトリクス演算で用いる係数を記憶する係数記憶手段と、
前記ＤＭＡプロセッサから転送される画像データに対して、前記係数記憶手段に記憶された係数を用いてマトリクス演算を行うマトリクス処理手段と、
前記ＤＭＡプロセッサから転送される画像データに対してマトリクス処理以外の画像処理を施す画像処理手段と、
前記マトリクス処理手段に対して、処理モードに応じた順序で画像データを転送し、該処理モードに応じた係数を前記係数記憶手段にロードする命令コードを前記命令メモリに記録する命令書き替え手段とを備えることを特徴とする。
【０００８】
あるいは、画像入力部と画像出力部とを備えた画像処理装置であって、
命令メモリに記録された命令コードに従ってデータを転送するＤＭＡプロセッサと、
マトリクス演算で用いる係数を記憶する係数記憶部と、
前記ＤＭＡプロセッサから転送される画像データに対して、前記係数記憶部に記憶された係数を用いてマトリクス演算を行うマトリクス処理部と、
前記ＤＭＡプロセッサから転送される画像データに対して入力マトリクス演算を除く入力補正処理を施す入力補正処理部と、
前記ＤＭＡプロセッサから転送される画像データに対して出力マトリクス演算を除く出力補正処理を施す出力補正処理部と、
前記マトリクス処理部と前記入力補正処理部と前記出力補正処理部とに対して処理モードに応じた順序で画像データを転送する命令コードを前記命令メモリに記録するプロセッサとを備え、
前記プロセッサは、前記処理モードがコピーモードの場合、入力画像データに対して入力マトリクス演算に応じた係数を前記係数記憶手段にロードした後に画像データを前記マトリクス演算部に転送し、出力マトリクス演算に応じた係数を前記係数記憶手段にロードした後に画像データを前記マトリクス演算部に転送する命令コードを前記命令メモリに記録することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、複雑なソフトウエア処理や複雑なハードウェア構成を用いずに、画像処理の順序やパラメータを柔軟に変更することが可能となる。このため、特に、マトリクス処理回路を、係数マトリクスの異なる入力画像処理と出力画像処理とで共有することができ、回路規模の縮小が実現できる。
【発明を実施するための最良の形態】
【００１０】
＜画像処理装置の構成＞
本発明における一実施形態を図面を用いて説明する。図１３は、画像スキャナおよびプリンタを組み合わせて構成され、スキャン、プリント、コピーという３つの動作モード（処理モード）で動作可能なディジタル複合機の構成を示すブロック図である。図１２において、画像スキャナ１３０２は、ＣＣＤ等の画像センサにより原稿画像を光学的に走査して、スキャナＩＦ１３０２を介して、ディジタル画像データを制御部１３０１に入力する。プリンタ部１３０５は、制御部１３０１から出力されるディジタル画像データをプリンタＩＦ１３０４を介して受信し、画像データに基づいて、シート等の印刷媒体上に画像を形成する。操作部１３０６は利用者に対する画面やキーボード等のユーザインターフェースを提供し、利用者によりたとえばスキャン、プリント、コピーといった処理モードが入力される。なおこれらモードは、ネットワークインターフェース（不図示）を介して他の端末等から入力することもできる。制御部１３０１は、入力された処理モードに応じて画像スキャナ１３０１およびプリンタ１３０５を制御する。処理モードがスキャンモードであれば、画像スキャナ１３０２によって画像を読み取り、読み取った画像に対して一定の入力画像処理を施した後に、メモリの与えられたアドレスにその画像データを保存する。また、プリントモードであれば、入力された画像データに対して一定の出力画像処理を施した後、プリンタ１３０５によりその画像データに基づく画像を出力させる。コピーモードであれば、画像スキャナ１３０２によって画像を読み取り、読み取った画像に対して一定の入力画像処理を施した後に、さらにその画像データに対して一定の出力画像処理を施した後、プリンタ１３０５によりその画像データに基づく画像を、指定された部数出力させる。それら画像処理のために、制御部１３０１には画像処理部１６が内蔵されている。
【００１１】
図１は本発明に係る画像処理部１６の構成の一例を示した図である。図１（Ａ）で示しているように、画像処理部１６には、入力された画像データの補正処理等を行うためのスキャナシステム１４と、出力しようとする画像データの補正処理等を行うためのプリントシステム１５と、スキャナシステム１４とプリントシステム１６とにより共有されるマスキング処理回路７と、マスキング処理回路７によるマトリクス演算に使用される係数マトリクスを記憶する係数記憶部８とが含まれている。
【００１２】
図１で示しているように、スキャナシステム１４ではシェーディング回路９、ガンマ補正回路１０、ＭＴＦ回路１１の処理を行う。シェーディング回路９は、原稿を読み取るセンサのばらつき、および原稿照明用ランプの配光特性の補正を行う。ガンマ補正回路１０は、ＣＣＤ等の非線形性を補正する。ＭＴＦ回路１１は、読取速度や変倍率によって読取のＭＴＦ（変調伝達関数）が変るため、その変化を補正する。たとえばエッジ強調またはスムージングなどの処理が行われる。
【００１３】
プリントシステム１５では、γ補正回路１２、誤差拡散回路１３の処理を行う。γ補正回路１２は、画素値をそれが出力される濃度と線形になるよう補正する。誤差拡散回路１３は、多値画像データに面積階調処理を施して疑似階調化した二値データに変換する。
【００１４】
ここで、マスキング処理回路７は、スキャナシステム１４とプリントシステム１５で共有されている。係数記憶部８は、マスキング処理回路７で使用する係数マトリクスを記憶する。マスキング処理回路７は、入力画像処理（スキャン処理）においては、ＣＣＤ等の光電変換素子の分光特性及び光源および反射傘の分光特性を補正する処理を行う。またマスキング処理回路７は、出力画像処理（プリント処理）においては、ＹＭＣ表色系のカラー画像データを、プリントに用いるトナーやインク特性に応じて色変換する処理、たとえば下色除去（ＵＣＲ）処理などを行う。いずれにしても係数マトリクスと画像データとの行列演算を行うことで、それらの入力マスキング処理や出力マスキング処理を行うことができる。すなわちマスキング回路７は、マトリクス処理部に他ならない。
【００１５】
プロセッサ１は、ＤＭＡプロセッサインターフェース６を通してＤＭＡプロセッサ２が読み込むインストラクションメモリ２１を書き換えることができる。インストラクションメモリ２１は書き替え可能なメモリであり、ＤＭＡプロセッサ２が解釈実行可能なプログラムが格納される。
【００１６】
ＤＭＡプロセッサインターフェース６はＤＭＡプロセッサ２と接続されているとともに、アドレスバスおよびデータバス経由でプロセッサ１から読み書き可能なレジスタ６１を持っており、このレジスタ６１を書き換えることによってＤＭＡプロセッサ２のリセット状態の制御およびＤＭＡプロセッサ２内のインストラクションメモリ２１の書き換えを行うことができる。
【００１７】
ＤＭＡプロセッサ２は、アドレスバスおよびデータバスに接続されているローカルメモリ３と、メモリコントローラ４を介して接続されたメインメモリ５との間のデータ転送を行うとともに、内部のインストラクションメモリ２１に保持している命令列を読み込み、それを解釈及び実行する。インストラクションメモリ２１は３２ビットを１ワードとし、１２８ワードの命令列を格納することができる。個々のワードには０〜１２７のアドレスが割り振られており、基本的には０番地から順に命令列を実行する。
【００１８】
また、ＤＭＡプロセッサ２には出力ポート、入力ポートが複数あり、外部の回路へデータを出力したり、データを入力したりすることができる。図１（Ａ）の構成では、ＤＭＡプロセッサ２の入出力ポートは、シェーディング回路８、γ補正回路１０、ＭＴＦ回路１１、係数記憶部８、マスキング処理回路７、γ補正回路１２、誤差拡散回路１３と接続している。
【００１９】
具体的なＤＭＡプロセッサ２と画像処理回路１６との接続は図２のようになっている。メモリコントローラ４はアドレスバス及びデータバスからメインメモリ５にアクセスするための制御を行う。プロセッサ１、ＤＭＡプロセッサ２、ローカルメモリ３、メモリコントローラ４はそれぞれクロスバー接続されている。図１（Ｂ）にクロスバー接続された構成の一例を示す。プロセッサ１とＤＭＡプロセッサ２とはＤＭＡプロセッサインターフェース６を介して接続されており、ＤＭＡプロセッサ２には画像処理モジュール１８が図２のように接続されている。プロセッサ１およびＤＭＡプロセッサのデータバスおよびアドレスバスはクロスバースイッチ１００を介してローカルメモリ３と、メモリコントローラ４を介してメインメモリ５とに接続されている。この構成により、ＤＭＡプロセッサ２は、メインメモリ５またはローカルメモリ３に格納された画像データを画像処理モジュール１６に転送して各種の画像処理を施させ、処理後の画像データを再びメインメモリ５またはローカルメモリ３に保存することができる。またプロセッサ１もローカルメモリ３またはメインメモリ５にアクセスでき、画像処理に供する画像データをローカルメモリ３またはメインメモリ５に格納したり、あるいは画像処理後の画像データにアクセスすることができる。
【００２０】
図３はプロセッサ１及びＤＭＡプロセッサ２において有効なメモリのアドレスマップである。プロセッサ１及びＤＭＡプロセッサ２のアドレス空間には、ＲＯＭ領域３１、ＤＭＡプロセサインターフェース６のレジスタ６１、ローカルメモリ３，メインメモリ５がマッピングされている。ローカルメモリ３は、低レイテンシでアクセス可能であるが小容量のＳＲＡＭで構成されている。メインメモリ５は、アクセスには多くのレイテンシを必要とするが容量を大きくすることが可能なＤＲＡＭで構成されている。ＤＭＡプロセッサインターフェース６はプロセッサ１から読み書き可能なレジスタである。ＲＯＭ領域３１は、プロセッサ１のブート、及びプログラム格納用になっている。メインメモリ５には本実施形態で用いる入力画像処理用の係数マトリクスおよび出力画像処理用の係数マトリクスを含み、いずれかを選択的に読み出し可能に構成された係数記憶領域３０１が確保されている。なお、係数マトリクスが固定的に与えられる場合には、係数記憶領域３０１はＲＯＭ３１に設けても良い。
【００２１】
図４は、プロセッサ１からアクセス可能なＤＭＡプロセッサインターフェースのレジスタ６１のレジスタマップである。０ｘｅ０００００００番地（先頭の０ｘは１６進表記であることを意味する。以下同じ。）はリセットレジスタである。リセットレジスタに１を書き込むとＤＭＡプロセッサ２がリセット状態となり、０を書き込むとリセット解除状態となる。初期値は１である。０ｘｅ００００００４番地はトリガエミットレジスタである。トリガエミットレジスタに１を書き込むとＤＭＡプロセッサ２に対してトリガイベントを発生させることができる。ＤＭＡプロセッサ２はこのトリガイベントを専用の命令を実行することによって検知することができる。０ｘｅ００００００８番地はトリガステータスレジスタである。０ｘｅ００００００ｃ番地はモードレジスタである。モードレジスタに１を書き込むと、ＤＭＡプロセッサ２が停止状態となり、インストラクションメモリ２１を書き換え可能となる。０ｘｅ０００００１０番地はＩＭＥＭアドレスレジスタである。ＤＭＡプロセッサ２が停止状態にあってインストラクションメモリ２１を書き換え可能なときに、インストラクションメモリ２１の書き換え対象のアドレスをＩＭＥＭアドレスレジスタに書き込むことで、書き換え対象のアドレスが指定される。０ｘｅ０００００１４番地はＩＭＥＭデータレジスタである。ＤＭＡプロセッサ２が停止状態にあってインストラクションメモリ２１を書き換え可能なときに、ＩＭＥＭデータレジスタに値を書き込むことで、その値を、ＩＭＥＭアドレスレジスタで指定されたインストラクションメモリ２１の番地にＤＭＡプロセッサ２の命令として書き込むことができる。このようにして、プロセッサ１はこのＤＭＡプロセッサインターフェース６のレジスタの値を書き換えることにより、ＤＭＡプロセッサ２の命令を入れ替えることができる。この様な構成を備えることで、ＤＭＡプロセッサ２により実行される命令コードを格納したインストラクションメモリ２１の内容を、プロセッサ１により動的に書き替えることができる。
【００２２】
＜マスキング処理＞
カラー画像データのスキャナ時に行うマスキング処理（入力マスキング処理）の内容を図５（Ａ）に示す。図５（Ａ）において、Ｒ，Ｇ，Ｂは読み取ったカラー画像データを表し、Ｒ′，Ｇ′，Ｂ′はマスキング処理後のカラー画像データを示している。また、Ａ１１，Ａ１２，Ａ１３，Ａ２１，Ａ２２，Ａ２３，Ａ３１，Ａ３２，Ａ３３は３×３の係数マトリクスであり、読み取った画像データとの積和演算に用いられる。つまり、原稿のカラー画像データ（輝度データ）Ｒ，Ｇ，Ｂと前記３×３のマトリクス演算によってマスキング後のカラー画像データＲ′，Ｇ′，Ｂ′を得る。
【００２３】
また、カラー画像データのプリント時に行うマスキング処理（出力マスキング処理）の内容を図５（Ｂ）に示す。図５（Ｂ）において、Ｃ，Ｍ，Ｙは輝度濃度変換後のカラー画像データであり、Ｃ′，Ｍ′，Ｙ′はマスキング処理後のカラー画像データを示している。また、Ｂ１１，Ｂ１２，Ｂ１３，Ｂ２１，Ｂ２２，Ｂ２３，Ｂ３１，Ｂ３２，Ｂ３３は３×３の係数である。つまり、輝度濃度変換後のカラー画像データ（濃度データ）と前記３×３係数によるマトリクス演算によって、濃度のカラー画像データのインク特性を考慮したマスキング処理後のカラー画像データＣ′，Ｍ′，Ｙ′を得ることが出来る。
【００２４】
ここで、係数記憶部８には、スキャナ処理時（すなわちスキャン処理モードの場合）には、Ａ１１，Ａ１２，Ａ１３，Ａ２１，Ａ２２，Ａ２３，Ａ３１，Ａ３２，Ａ３３から成る係数マトリクス５０１が設定される。プリント処理時（すなわちプリント処理モードの場合）には、Ｂ１１，Ｂ１２，Ｂ１３，Ｂ２１，Ｂ２２，Ｂ２３，Ｂ３１，Ｂ３２，Ｂ３３から成る係数マトリクス５０２が設定される。コピー処理時（すなわちコピー処理モードの場合）には、スキャナ処理前にＡ１１，Ａ１２，Ａ１３，Ａ２１，Ａ２２，Ａ２３，Ａ３１，Ａ３２，Ａ３３の係数を設定する。スキャナ処理後にはＢ１１，Ｂ１２，Ｂ１３，Ｂ２１，Ｂ２２，Ｂ２３，Ｂ３１，Ｂ３２，Ｂ３３の係数を設定してプリント処理を行う。マスキング回路７は、係数記憶部８に記憶された係数マトリクスを用いて行列演算を実行する。
【００２５】
ここで、マスキング回路７は、スキャナシステム１４とプリントシステム１５で共有しているので、スキャナ処理が行われる時は係数記憶部８にスキャナ処理用の係数を設定してから、シェーディング回路９、マスキング処理回路７、γ補正回路１０、ＭＴＦ回路１１の順番で画像データの処理を行う。プリンタ処理を行う場合には、係数記憶部８にプリント処理用の係数を設定してから、マスキング処理回路７、γ補正回路１２、誤差拡散回路１３の順番に画像データの処理を行う。また、コピー処理時には、係数記憶部８にスキャナ処理用の係数を設定してから、シェーディング回路９、マスキング処理回路７、γ補正回路１０、ＭＴＦ回路１１の順番で画像データの処理を行う。それから、係数記憶部８にプリント処理用の係数を設定する。その後、マスキング処理回路８、γ補正回路１２、誤差拡散回路１３の順番に画像データの処理を行う。このように、処理モードに応じてデータパスの切り替えを行うことにより、マスキング処理回路７の共有を実現することができる。
【００２６】
＜画像処理全体の手順＞
図１４に図１３の画像処理装置における処理手順の概略を示す。操作部１３０６から、あるいは不図示のネットワークインターフェースから処理開始の指示が与えられると図１４の手順が制御部１３０１、具体的にはプロセッサ１により実行される。この手順はメインメモリ５などに格納されたプログラムの実行により実現される。
【００２７】
まず、処理内容がスキャン又はコピーか、それともそれらのいずれでもないか（すなわちプリントか）が判定される（ステップＳ１４０１）。プリントであれば、入力インターフェースからプリント対象の画像データが制御部１３０１に入力される（ステップＳ１４０３）。スキャン又はコピーであれば、画像スキャナ１３０２が駆動されて画像データが読み取られて制御部１３０１に入力される（ステップＳ１４０２）。
【００２８】
入力された画像データはメインメモリ５に保存されて（ステップＳ１４０４）、画像処理部１６によるデータ処理（画像処理）が実行される（ステップＳ１４０６）。
【００２９】
データ処理が終了すると、指定された処理内容がプリント又はコピーか、それともスキャンか判定される（ステップＳ１４０７）。スキャンであれば、出力インターフェース（不図示）から画像処理後の画像データを出力するか、あるいはメモリやハードディスク等に保存しておく。指定された処理がプリント又はコピーであれば、処理後の画像データをプリンタ１３０５に送信して印刷を行わせる（ステップＳ１４０８）。
【００３０】
図６に、ステップＳ１４０６の詳細を示す。ステップＳ１４０６におけるデータ処理は、処理モードに応じて行われる。処理モードには、スキャナ処理モード、プリント処理モード、コピー処理モードの３通りのモードが考えられる。それぞれの処理を実行する為に、プロセッサ１は図６のような処理順序のフローチャートになる。図６において、プロセッサ１は、処理モードがスキャナ処理か（ステップＳ６０１）、プリント処理か（ステップＳ６０２）、判定し、いずれでもなければコピー処理と判定する。こうして処理モードを判断して、ＤＭＡプロセッサ２が読み込むインストラクションメモリに、各処理モードにおいてＤＭＡプロセッサ２が実行すべき命令を書き込む（ステップＳ６０３〜Ｓ６０５）。このようにして、処理に応じて命令を切り替える。ＤＭＡプロセッサ２は設定されたインストラクションメモリから命令を読み込む。ＤＭＡプロセッサ２はスキャナ処理の場合には図７、プリント処理の場合には図８、コピー処理の場合には図９のような処理手順で動作する。なお、処理モードは、操作部１３０６やあるいは不図示のインターフェースから入力された処理モードを示す値に基づいて判定できる。
【００３１】
＜ＤＭＡプロセッサプログラムの書き替え＞
ＤＭＡプロセッサ２の命令をインストラクションメモリ２１に書き込む手順について説明する。まず、インストラクションメモリ内の書き込み先アドレスをＩＭＥＭアドレスレジスタに設定する。次に、ＤＭＡプロセッサ２の実行する命令が格納されているＲＯＭ（あるいはＲＡＭ）から命令を読み出し、ＩＭＥＭデータレジスタに書き込む。このことにより、ＩＭＥＭアドレスレジスタで指定したインストラクションメモリのアドレスに命令が書き込まれる。この操作を繰り返すことにより、インストラクションメモリには処理に必要なだけの命令を設定することができる。このように、プロセッサ１はＩＭＥＭアドレスレジスタとＩＭＥＭデータレジスタを利用することにより、ＤＭＡプロセッサ２の命令を入れ替えることができる。
【００３２】
さて、以下に図７〜図１２を参照して、各モードにおいてＤＭＡプロセッサ２のインストラクションメモリ２１に書き込まれるプログラムの例を説明する。なおプロセッサ１およびＤＭＡプロセッサ２とも１ワードが３２ビット（４バイト）であり、１画素のデータは１ワードに相当するものとする。またラスタライン方向に連続する画素は連続するアドレスに保存される。もちろんこれは一例であるので、１ラインの画素数は画像データのサイズにより相違し、固定的に与えられるわけではなく、パラメータとして与えられるのが望ましい。また、図１０〜図１２のプログラムは、たとえば画素値をカラープレーン毎に管理する形式など、画像データの形式に応じて変更されるべきである。
【００３３】
（スキャナ処理モード）
図７に、スキャナ処理モードの場合に画像処理部１６により実行される処理の手順を示す。最初に、係数記憶部８にスキャナ処理用の係数５０１を設定する（ステップＳ７０１）。この係数は係数記憶領域３０１から読み出される。そして、画像が格納されているメインメモリ５からデータを順次、シェーディング回路９へデータを転送する（ステップＳ７０２）。シェーディング回路９、マスキング処理回路７、γ補正回路１０、ＭＴＦ回路１１の順番に処理して（ステップＳ７０３〜Ｓ７０５）、最終的にメインメモリ５へデータを転送する（ステップＳ７０６）。
【００３４】
この処理時のＤＭＡプロセッサ２のプログラムの一例を図１０に示す。図中プログラムの「；」以降はコメント文である。ここで、プログラムにおけるｏｕｔは外部の画像処理回路と接続している出力ポートのレジスタ番号で、ｉｎは逆に外部の画像処理回路と接続している入力ポートのレジスタ番号である。具体的には図２のようにｏｕｔ０はシェーディング回路９、ｏｕｔ１はγ補正回路１０、ｏｕｔ２はＭＴＦ回路１１、ｏｕｔ３は係数記憶部８、ｏｕｔ４はマスキング処理回路７、ｏｕｔ５はγ補正回路１２、ｏｕｔ６は誤差拡散回路１３、ｉｎ０はシェーディング回路９、ｉｎ１はγ補正回路１０、ｉｎ２はＭＴＦ回路１１、ｉｎ３はマスキング処理回路７、ｉｎ４はγ補正回路１２、ｉｎ５は誤差拡散回路１３と接続されている。
【００３５】
図１０のプログラムにおいて、「ｃｌｒ  ａｒ０」命令では、レジスタａｒ０が全桁０にされる。なおプログラムにおける「ａｒ」は、ＤＭＡプロセッサ２のアドレスレジスタを表している。例えばａｒ０は、０番目のアドレスレジスタで、ａｒ１は１番目のアドレスレジスタである。
【００３６】
「ｍｏｖｅ  ｇｐｒ０  ｏｕｔ０」のような命令の場合には、ｏｕｔ０レジスタにｇｐｒ０レジスタの内容が書き込まれて、シェーディング回路９にｇｐｒ０レジスタの値が転送されることになる。
【００３７】
また、「ｍｏｖｅ  ｉｎ０  ｇｐｒ０」命令の場合には、シェーディング回路９から出力されたデータがｇｐｒ０へ転送されることになる。なおプログラムにおいてレジスタのバイト単位のインデックスを［  ］で示す。したがって「ｌｏａｄ   ０ｘ３０  ａｒ０［０］」という命令により、アドレスレジスタａｒ０［０］（すなわちアドレスレジスタａｒ０の最下位バイト）に０ｘ３０が代入され、それ以外の値が０であればａｒ０＝０ｘ００００００３０となる。ただし、アドレスはバイトアドレスで示してある。また「ｌｏａｄ  ０ｘ３０  ａｒ０［１］」という命令の場合は、ａｒ０［１］に０ｘ３０が代入されるので、ａｒ０＝０ｘ００００３０００となる。「ｌｏａｄ  ０ｘ３０  ａｒ０［２］」という命令の場合は、ａｒ０［２］に０ｘ３０が代入されるので、ａｒ０＝０ｘ００３０００００となる。「ｌｏａｄ  ０ｘ３０  ａｒ０［３］」という命令の場合は、ａｒ０［３］に０ｘ３０が代入されるので、ａｒ０＝０ｘ３０００００００となる。
【００３８】
以上から図７のプログラムは、次のような動作となる。まず、次の命令でアドレスレジスタであるａｒ０の値をクリアする。
（１）ｃｌｒ  ａｒ０  ；ａｒ０レジスタ←０、すなわちａｒ０の値をクリアする。
次の命令で、アドレスレジスタに画像が格納されているメインメモリのアドレス値を代入する。
（２）ｌｏａｄ  ０ｘ３０  ａｒ０［３］  ；ａｒ０レジスタ←０ｘ３０００００００とする。なお「←」はレジスタやメモリ等への値のロードを意味する。同じようにａｒ１、ａｒ２の値を設定していく。ａｒ０には処理対象となる画像データの格納されたアドレスが、ａｒ１には処理後の画像データの出力先のアドレスが、ａｒ２レジスタには、係数記憶領域における入力マスキング処理用の係数マトリクス５０１のアドレスがセットされる。
【００３９】
次に以下の命令で、プロセッサ１からのトリガイベントが来るのを待つ。
（３）ｗａｉｔ  ；プロセッサ１からトリガイベントが来るまで停止する。トリガイベントはプロセッサ１とＤＭＡプロセッサ２との同期を維持するためのイベントで、たとえばプロセッサ１がメインメモリ５に処理対象のデータを保存し終えたら、トリガイベントを発生させて画像処理を開始させる。
【００４０】
ここで、ａｒ２レジスタはスキャナ処理用のマスキング処理を行う係数が格納されているアドレス値である。下記の命令で、係数を係数記憶部８へ転送する。ここで、ｌｏｏｐはループ命令で、ｌｏｏｐ＿ｅｎｄというラベルまでの命令を３回行う。係数は１回で転送しきれないので、３回にわけて転送している。
（４）ｌｏｏｐ  ０  ３  ｌｏｏｐ＿ｅｎｄ  ；係数記憶部８にマトリクス処理で用いる係数５０１を設定する
（５）ｌｏａｄ  （ａｒ２，８）＋  ｇｐｒ０  ；ｇｐｒ０レジスタ←ａｒ２レジスタ値番地内容として、ａｒ２レジスタに８加算する。すなわち、係数５０２（の一部）をｇｐｒ０レジスタにロードして、アドレスレジスタａｒ２に８を加算する。なお係数マトリクス５０１のデータは、係数記憶領域３０１に、８ワードおきに係数の各行あるいは各列のデータが保存されている。
（６）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ３  ；ｏｕｔ３レジスタ←ｇｐｒ０レジスタとする、すなわち係数記憶部８へｇｐｒ０レジスタの係数データを転送する。
（７）ｌｏｏｐ＿ｅｎｄ：  ；ループのラベル。
【００４１】
ここまでのループ処理で、スキャン処理モードにおける入力マスキング処理用の係数マトリクスが係数記憶部８に設定される。もちろんこれは一例であって、たとえば係数の１つの要素が１ワードで、それが連続する９ワードの領域に保存されている場合には、ステップ（５）においてはａｒ２レジスタには１ずつ加算し、９回のループ（もちろんこれも一例でマトリクサイズに応じた回数）で係数マトリクスを転送することになる。
【００４２】
ａｒ０レジスタは、画像が格納されているメインメモリのアドレス値である。次の命令で、メインメモリ５からシェーディング回路９へデータを転送する。なお、処理対象の画像データは２８８×４６画素であるとして、ステップ（８）以下の処理は２８８×４６回繰り返される。これは他の処理モードについても同様である。
（８）ｌｏａｄ  （ａｒ０，１）＋  ｇｐｒ０  ；ｇｐｒ０レジスタ←ａｒ０レジスタ値番地内容として、ａｒ０レジスタに１加算にする。これにより、着目画素データがｇｐｒ０レジスタにロードされて、ａｒ０が次の着目画素に進められる。
（９）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ０  ；ｏｕｔ０レジスタ←ｇｐｒ０レジスとする、すなわち着目画素データをシェーディング回路９へデータ転送する。
【００４３】
次に以下の命令で、シェーディング回路９からデータを受け取り、マスキング処理回路７へデータを転送する。
（１０）ｍｏｖｅ  ｉｎ０  ｇｐｒ０  ；  ｇｐｒ０レジスタ←ｉｎ０レジスタとする、すなわちシェーディング回路９から処理後の着目画素データを受信する。
（１１）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ４  ；ｏｕｔ４レジスタ←ｇｐｒ０レジスタとする、すなわちマスキング処理回路７へ着目画素データを転送する。
【００４４】
以下の命令で、マスキング処理回路７からデータを受信し、γ補正回路１０へデータを転送する。
（１２）ｍｏｖｅ  ｉｎ３  ｇｐｒ０  ；  ｇｐｒ０レジスタ←ｉｎ３レジスタとする、すなわちマスキング処理回路７から処理後の着目画素データを受信する。
（１３）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ１  ；ｏｕｔ１レジスタ←ｇｐｒ０レジスタとする、すなわちγ補正回路１０へ着目画素データを転送する。
【００４５】
次の命令で、γ補正回路１０からデータを受信してから、ＭＴＦ回路１１へデータを転送する。
（１４）ｍｏｖｅ  ｉｎ１  ｇｐｒ０  ；  ｇｐｒ０レジスタ←ｉｎ１レジスタとする、すなわちγ補正回路１０から処理後の着目画素データを受信する。
（１５）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ２  ；ｏｕｔ２レジスタ＝ｇｐｒ０レジスタとする、すなわちＭＴＦ回路１１へ着目画素データを転送する。
【００４６】
次の命令で、ＭＴＦ回路１１からデータを受け取る。
（１６）ｍｏｖｅ  ｉｎ２  ｇｐｒ０  ；ｇｐｒ０レジスタ←ｉｎ２レジスタとする、すなわちＭＴＦ回路１１から処理後の着目画素データを受信する。
【００４７】
最終的に、次の命令でメインメモリ５へデータを転送する。
（１７）ｓｔｏｒｅ  ｇｐｒ０  （ａｒ１，１）＋  ；ａｒ１レジスタ値番地内容←ｇｐｒ０レジスタとして、ａｒ１レジスタに１加算する。すなわち着目画素データをａｒ１レジスタで指定されるアドレスに保存し、ａｒ１を１進める。ステップ（８）からステップ（１７）までの手順を画像データ全体について繰り返すことで処理が完了する。
【００４８】
（プリント処理モード）
図８に、プリント処理モードの場合に画像処理部１６により実行される処理の手順を示す。最初に、係数記憶部８にプリント処理用の係数を設定する（ステップＳ８０１）。次に、画像が格納されたメインメモリ５からデータを順次、マスキング処理回路７へデータを転送する（ステップＳ８０２）。マスキング処理回路７、γ補正回路１２、誤差拡散回路１３の順番に処理した後に、最終的にメインメモリ５へデータを転送する（ステップＳ８０３〜Ｓ８０４）。最後に処理済みの画像データをメモリに保存する（ステップＳ８０５）。
【００４９】
この処理時のＤＭＡプロセッサ２のプログラムの一例を図１１に示す。ａｒ２レジスタはプリント処理用のマスキング処理を行う係数５０２が格納されているアドレス値である。次の命令で、係数５０２を係数記憶部８へ転送する。
（１）ｌｏａｄ  （ａｒ２，８）＋  ｇｐｒ０  ；ｇｐｒ０レジスタ←ａｒ２レジスタ値番地内容として、ａｒ２レジスタに８加算する。すなわち、係数５０２（の一部）をｇｐｒ０レジスタにロードして、アドレスレジスタａｒ２に８を加算する。なお係数マトリクス５０２のデータは、係数記憶領域３０１に、８ワードおきに係数の各行あるいは各列のデータが保存されている。
（２）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ３  ；ｏｕｔ３レジスタ←ｇｐｒ０レジスタとする、すなわち係数記憶部８へデータ転送する。ステップ（１）（２）を３回ループさせて係数マトリクス５０２を係数記憶部８に設定する。
【００５０】
次の命令で、メインメモリ５からデータを、マスキング処理回路７へ転送し、γ補正回路１２、誤差拡散回路１３の順番に処理する。
（３）ｌｏａｄ  （ａｒ０，１）＋  ｇｐｒ０  ；ｇｐｒ０レジスタ←ａｒ０レジスタ値番地内容とする、すなわちａｒ０レジスタに１加算する。これにより、着目画素データがｇｐｒ０レジスタにロードされて、ａｒ０が次の着目画素に進められる。
（４）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ４  ；ｏｕｔ４レジスタ←ｇｐｒ０レジスタとする、すなわちマスキング処理回路７へ着目画素データを転送する。
（５）ｍｏｖｅ  ｉｎ３  ｇｐｒ０  ；ｇｐｒ０レジスタ←ｉｎ３レジスタとする、すなわちマスキング処理回路７から処理後の着目画素データを受信する。
（６）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ５  ；ｏｕｔ５レジスタ←ｇｐｒ０レジスタとする、すなわちγ補正回路１２へ着目画素データを転送する。
（７）ｍｏｖｅ  ｉｎ４  ｇｐｒ０  ；ｇｐｒ０レジスタ←ｉｎ４レジスタとする、すなわちγ補正回路１２から処理後の着目画素データを受信する。
（８）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ６  ；ｏｕｔ６レジスタ←ｇｐｒ０レジスタとする、すなわち誤差拡散回路１３へ着目画素データを転送する。
（９）ｍｏｖｅ  ｉｎ５  ｇｐｒ０  ；ｇｐｒ０レジスタ←ｉｎ５レジスタとする、すなわち誤差拡散回路１３から処理後の着目画素データを受信する。ここまでで必要な画像処理が行われた。最終的に誤差拡散回路１３からのデータをメインメモリ５へ転送する。
（１０）ｓｔｏｒｅ  ｇｐｒ０  （ａｒ１，１）＋  ；ａｒ１レジスタ値番地内容←ｇｐｒ０レジスタとして、ａｒ１レジスタに１加算する。すなわち、着目画素データをａｒ１レジスタで示されるアドレスに保存し、ａｒ１を１進める。
【００５１】
（コピー処理モード）
図９にコピー処理モードの場合に画像処理部１６により実行される処理の手順を示す。最初に、係数記憶部８にスキャナ処理用の係数５０１を設定する（ステップＳ９０１）。そして、画像が格納されているメインメモリ５からデータを順次、シェーディング回路９へデータを転送する（ステップＳ９０２）。シェーディング回路９、マスキング処理回路７、γ補正回路１０、ＭＴＦ回路１１の順番にスキャナ処理をする（ステップＳ９０３〜Ｓ９０５）。
【００５２】
次に、係数記憶部８にプリント処理用の係数５０２を設定する（ステップＳ９０６）。その後、マスキング処理回路７へデータを転送する（ステップＳ９０７）。マスキング処理回路７、γ補正回路１２、誤差拡散回路１３の順番に処理した後に（ステップＳ９０７〜Ｓ９０９）、最終的にメインメモリ５へデータを転送する（ステップＳ９１０）。
【００５３】
この処理時のＤＭＡプロセッサ２のプログラムの一例を図１２に示す。ａｒ２レジスタはスキャナ処理用のマスキング処理を行う係５０１数が格納されているアドレス値である。次の命令で、スキャナ処理用の係数を係数記憶部８へ転送し、係数を設定する。
（１）ｌｏａｄ  （ａｒ２，８）＋  ｇｐｒ０  ；ｇｐｒ０レジスタ←ａｒ２レジスタ値番地内容として、ａｒ２レジスタに８加算する。すなわち、係数５０１（の一部）をｇｐｒ０レジスタにロードして、アドレスレジスタａｒ２に８を加算する。
（２）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ３  ；ｏｕｔ３レジスタ←ｇｐｒ０レジスタとする、すなわち係数記憶部８へデータ転送する。ステップ（１）（２）を３回ループさせて係数マトリクス５０１を係数記憶部８に設定する。
【００５４】
その後、ステップ（３）〜（４）で、シェーディング回路９、マスキング処理回路７、γ補正回路１０、ＭＴＦ回路１１の順番にデータを送信、受信を行い、スキャナ処理を行う。
【００５５】
次に、プリント処理用の係数はａｒ３レジスタで示されるアドレスに格納されているので、次の命令でプリント処理用の係数を係数記憶部８へ転送し、プリント処理用の係数５０２を設定する。
（５）ｌｏａｄ  （ａｒ３，８）＋  ｇｐｒ０  ；ｇｐｒ１レジスタ←ａｒ３レジスタ値番地内容として、ａｒ３レジスタに８加算する。すなわち、係数５０２（の一部）をｇｐｒ０レジスタにロードして、アドレスレジスタａｒ３に８を加算する。
（６）ｍｏｖｅ  ｇｐｒ０  ｏｕｔ３  ；ｏｕｔ３レジスタ←ｇｐｒ０レジスタとする、すなわち係数記憶部８へデータ転送する。
【００５６】
その後、ステップ（７）〜（８）で、マスキング処理回路７へデータを転送し、γ補正回路１２、誤差拡散回路１３の順番に処理する。最終的には、ステップ（９）で誤差拡散回路１３からのデータをレジスタａｒ１で示されるメインメモリ５のアドレスへ転送する。
【００５７】
次の画素を処理する場合には、図１２のステップ（０）に戻って、スキャナ処理用の係数５０１を係数記憶部８に設定し、同じようにコピー処理を行っていく。
【００５８】
以上のように、本実施形態では、マスキング回路の共有について説明した。しかし、マスキング処理に限らずマトリクス演算を用いたその他の処理でも実施することができる。このためには、行列演算に用いる係数マトリクスを係数記憶領域３０１にあらかじめ用意しておき、その値をマトリクス演算の前に係数記憶部にロードしておく。その後、マスキング回路７に処理対象の画像データ（画素）を転送する。
【００５９】
このように、プロセッサ１はＤＭＡプロセッサインターフェース６、特にレジスタ６１を操作することで、プリンタ処理、スキャナ処理等の処理内容に応じて、ＤＭＡプロセッサ２が読み込んで実行する、インストラクションメモリ２１の命令列を切り替えることができる。このことにより、ＤＭＡプロセッサ２の処理内容を柔軟に変更することが可能となる。つまり、複雑な回路を構成することなく、処理内容に応じて係数を切り替えることができ、また、画像処理の順序を柔軟に変更することができる。
【００６０】
そして、ＤＭＡプロセッサ２により実行されるプログラムを、たとえば画像処理装置に接続されたホストコンピュータなどから供給できるように構成することもできる。この様に構成することで、ホストコンピュータにおいて作成されたプログラムを画像処理装置に供給し、各画像処理モジュールによる処理順序や、マスキング処理において用いられる係数マトリクスを、プログラマが変更することができる。
【００６１】
＜他の実施形態＞
なお、本発明は、複数の機器（例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体（または記録媒体）を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはCPUやMPU）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコード自体およびプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００６２】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているオペレーティングシステム(OS)などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張カードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張カードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれる。
【００６３】
以上に述べたように本発明によれば、セレクタ回路を用いた複雑な回路を構成せずにＤＭＡプロセッサ２のソフトを切り替えることにより、処理順序を変更することができる。このことから、マトリクス演算処理回路を共有でき、回路規模の削減が実現できる。
【図面の簡単な説明】
【００６４】
【図１】実施形態の画像処理装置の制御部の構成図である。
【図２】ＤＭＡプロセッサの出力ポート、入力ポートを示す図である。
【図３】メモリマップの一例を示す図である。
【図４】ＤＭＡプロセッサインターフェースレジスタマップの一例を示す図である。
【図５】スキャナ処理用マスキング処理の一例およびプリント処理用マスキング処理の一例を示す図である。
【図６】プロセッサ１の処理の一例を示す図である。
【図７】スキャナ処理時のＤＭＡプロセッサの処理の一例を示す図である。
【図８】プリント処理時のＤＭＡプロセッサの処理の一例を示す図である。
【図９】コピー処理時のＤＭＡプロセッサの処理の一例を示す図である。
【図１０】スキャナ処理画像縮小時のＤＭＡプロセッサのプログラムの一例を示す図である。
【図１１】プリント処理画像拡大時のＤＭＡプロセッサのプログラムの一例を示す図である。
【図１２】コピー処理画像縮小時のＤＭＡプロセッサのプログラムの一例を示す図である。
【図１３】画像処理装置全体の構成を示す図である。
【図１４】画像処理装置による処理手順を示す図である。
【図１】
2006164072.tif 000003
【図２】
2006164072.tif 000004
【図３】
2006164072.tif 000005
【図４】
2006164072.tif 000006
【図５】
2006164072.tif 000007
【図６】
2006164072.tif 000008
【図７】
2006164072.tif 000009
【図８】
2006164072.tif 000010
【図９】
2006164072.tif 000011
【図１０】
2006164072.tif 000012
【図１１】
2006164072.tif 000013
【図１２】
2006164072.tif 000014
【図１３】
2006164072.tif 000015
【図１４】
2006164072.tif 000016