(57)【要約】【課題】小型且つ低コスト化が可能なスイッチング電源装置。【解決手段】直流電圧が１次巻線２０を介して供給されるスイッチング素子４０と、２次巻線３０の電圧を整流平滑した電圧を検出し、検出電圧と基準電圧との誤差信号を生成する出力電圧検出回路１８０と、スイッチング素子と１次巻線との接続点に発生する電圧に基づき所定の電圧を生成するレギュレータ８０と、レギュレータの出力電圧を安定化するため電源端子に接続されたコンデンサ１００に並列に接続され誤差信号に応じた帰還電流信号が流れるフォトカプラ１１０と、帰還電流信号を検出する帰還電流検出回路１４０と、スイッチング素子がオフ期間は帰還電流検出回路から出カされる電流に応じた帰還電圧を生成し、オン期間はオフ期間に生成された帰還電圧を保持する帰還電圧生成回路１５０と、帰還電圧の増減に応じてスイッチング素子のオン／オフのデューティを制御する制御回路６０とを備える。【選択図】図１
2006246685.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流電圧がトランスの１次巻線を介して供給されるスイッチング素子と、
前記トランスの２次巻線の電圧を整流平滑した電圧を検出し、検出電圧と基準電圧との誤差信号を生成する出力電圧検出回路と、
前記スイッチング素子と前記トランスの１次巻線との接続点に発生する電圧に基づき所定の電圧を生成するレギュレータと、
前記レギュレータの出力電圧を安定化するために、電源端子に接続されたコンデンサと、
前記コンデンサに並列に接続され、前記出力電圧検出回路で生成された誤差信号に応じた帰還電流信号が流れるフォトカプラと、
前記フォトカプラを流れる帰還電流信号を所定の比率で検出する電流ミラー回路から構成された帰還電流検出回路と、
前記スイッチング素子がオフの期間には、前記帰還電流検出回路を構成する電流ミラー回路から出カされる電流に応じた帰還電圧を生成し、前記スイッチング素子がオンの期間には、オフの期間に生成された帰還電圧を保持する帰還電圧生成回路と、
前記帰還電圧生成回路から出力される帰還電圧の増減に応じて前記スイッチング素子のオン／オフのデューティを制御する制御回路と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記レギュレータは、前記トランスの１次巻線の直流電圧が入力される側に接続され、該トランスの１次巻線に入力される直流電圧に基づき所定の電圧を生成することを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記スイッチング素子がオンからオフに変化することによって前記コンデンサにピーク電流が流入する期間に、前記帰還電圧生成回路における帰還電圧の生成動作を抑止するデッドタイム生成回路を備えることを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に、スイッチング電源装置を小型化する技術に関する。
【背景技術】
【０００２】
従来、電源端子と帰還端子とを共通化することによって省端子化を図り、パッケージ外形の小型化と外付け部品の削減を実現したスイッチング電源用の半導体集積回路が開発されており、この半導体集積回路を用いて構成されたスイッチング電源装置が知られている（例えば、特許文献１参照）。図５は従来のスイッチング電源装置の構成を示すブロック図である。
【０００３】
このスイッチング電源装置は、トランス１０、このトランス１０の１次巻線２０に接続された制御回路２００、トランス１０のドライブ巻線（３次巻線）２１０に接続された整流平滑回路２７０、整流平滑回路２７０の出力側に接続されたフォトトランジスタ１１０ａ、トランス１０の２次巻線３０に接続された整流平滑回路１７０、この整流平滑回路１７０の出力側に接続されてフォトダイオード１１０ｂを含む出力電圧検出回路１８０及び負荷１９０、ならびに、制御回路２００の電源端子（帰還端子と共通に使用される）に接続された電源電圧安定用のコンデンサ１００から構成されている。
【０００４】
フォトトランジスタ１１０ａは、フォトダイオード１１０ｂと光結合されることによりフォトカプラ１１０が構成される。
【０００５】
制御回路２００は、半導体集積回路から構成されており、直流電圧が入力されるトランス１０の１次巻線２０に接続されている。この制御回路２００は、スイッチング素子２２０、起動回路２３０、ＰＷＭ制御回路２４０、検出抵抗２５０、検出抵抗２６０及びスタート回路２８０を備えている。
【０００６】
起動回路２３０は、電源投入直後に、一時的にＰＷＭ制御回路２４０に定電流のバイアスを供給する。なお、起動回路２３０によるバイアスの供給は、ドライブ巻線２１０に接続された整流平滑回路２７０から十分なエネルギーが電源端子に供給された後に遮断される。
【０００７】
起動回路２３０によるバイアスの供給により電源端子の電圧が上昇して所定値に達すると、スタート回路２８０は、ＰＷＭ制御回路２４０を起動する。これにより、ドライブ巻線２１０からパルス状の電圧が出力され、このパルス状の電圧は、整流平滑回路２７０において整流されて安定化される。整流平滑回路２７０の出力は、フォトトランジスタ１１０ａを介して電源安定用のコンデンサ１００に供給される。これにより、電源電圧Ｖ１００がＰＷＭ制御回路２４０に供給される。
【０００８】
電源電圧Ｖ１００には、２次側の出力電圧検出回路１８０からフォトカプラ１１０を介してフィードバックされる信号が重畳されており、軽負荷時には電圧が上昇し、重負荷時には下降するように制御される。この電源電圧Ｖ１００を検出抵抗２５０と検出抵抗２６０とによって抵抗分圧した電圧がＰＷＭ制御回路２４０に供給されることにより、ＰＷＭ制御回路２４０は、スイッチング素子２２０のオンデューティ幅の制御を行う。これにより、２次側の整流平滑回路１７０から、一定の電圧が出力される。
【０００９】
この制御回路２００を構成する半導体集積回路は、電源端子と帰還端子とを一体化することで、制御端子数が３端子と少なくできるために、パワートランジスタ用の小型パッケージに搭載することが可能となっている。このため、上記半導体集積回路は、特に携帯電話用のチャージャといった小型のスイッチング電源装置に使用されている。
【特許文献１】特開平５−１３７３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、近年の技術の進歩に伴って各種装置の小型化が進み、スイッチング電源装置も、更なる小型化と低コスト化が要求されている。
【００１１】
本発明は、小型化且つ低コスト化が可能なスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、請求項１記載の発明は、入力された直流電圧がトランスの１次巻線を介して供給されるスイッチング素子と、前記トランスの２次巻線の電圧を整流平滑した電圧を検出し、検出電圧と基準電圧との誤差信号を生成する出力電圧検出回路と、前記スイッチング素子と前記トランスの１次巻線との接続点に発生する電圧に基づき所定の電圧を生成するレギュレータと、前記レギュレータの出力電圧を安定化するために、電源端子に接続されたコンデンサと、前記コンデンサに並列に接続され、前記出力電圧検出回路で生成された誤差信号に応じた帰還電流信号が流れるフォトカプラと、前記フォトカプラを流れる帰還電流信号を所定の比率で検出する電流ミラー回路から構成された帰還電流検出回路と、前記スイッチング素子がオフの期間には、前記帰還電流検出回路を構成する電流ミラー回路から出カされる電流に応じた帰還電圧を生成し、前記スイッチング素子がオンの期間には、オフの期間に生成された帰還電圧を保持する帰還電圧生成回路と、前記帰還電圧生成回路から出力される帰還電圧の増減に応じて前記スイッチング素子のオン／オフのデューティを制御する制御回路とを備えることを特徴とする。
【００１３】
また、請求項２記載の発明は、請求項１記載の発明において、前記レギュレータは、前記トランスの１次巻線の直流電圧が入力される側に接続され、該トランスの１次巻線に入力される直流電圧に基づき所定の電圧を生成することを特徴とする。
【００１４】
また、請求項３記載の発明は、請求項１記載の発明において、前記スイッチング素子がオンからオフに変化することによって前記コンデンサにピーク電流が流入する期間に、前記帰還電圧生成回路における帰還電圧の生成動作を抑止するデッドタイム生成回路を備えることを特徴とする。
【発明の効果】
【００１５】
請求項１及び請求項２記載の発明によれば、フォトカプラへ供給する帰還電流を、レギュレータから直接に供給するように構成し、帰還電流検出回路１４０と帰還電圧生成回路１５０によって簡単に出力電圧を安定化できるので、従来のスイッチング電源装置で必要であったドライブ巻線及びそれに付随する整流平滑回路を必要としない。従って、スイッチング電源装置の更なる小型化且つ低コスト化が可能になっている。
【００１６】
また、請求項３の発明によれば、スイッチング素子がオンからオフに変化することによってコンデンサにピーク電流が流入する期間が発生するが、この期間はデッドタイム生成回路を用いて帰還電圧生成回路における帰還電圧の生成動作を抑止するように構成したので、本来の帰還電流に応じた帰還電圧を生成することができる。その結果、出力電圧を正確に所定値に制御できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００１８】
図１は本発明の実施例１に係るスイッチング電源装置の構成を示す図である。なお、以下では、背景技術の欄で説明した従来のスイッチング電源装置の構成部分と同一または相当する部分には、背景技術の欄で使用した符号と同一の符号を用いて説明する。
【００１９】
このスイッチング電源装置は、トランス１０ａの１次巻線２０に接続された１次側回路と、トランス１０ａの２次巻線３０に接続された２次側回路とから構成されている。トランス１０ａは、１次側回路のエネルギーを２次側回路に伝達する。
【００２０】
トランス１０ａの１次巻線２０の一方の端子には、直流電圧ＶＩＮが供給される。この１次巻線２０の他方の端子にはドレイン端子５０が設けられ、このドレイン端子５０を介して１次巻線２０を駆動するためのＮ型ＭＯＳＦＥＴからなるスイッチング素子４０のドレインが直列に接続されている。
【００２１】
また、ドレイン端子５０には、１次側回路の電源電圧Ｖ１を生成するためのレギュレータ８０が直接接続されている。レギュレータ８０は、図１に示すように、ジャンクションＦＥＴ（ＪＦＥＴ）８１、Ｎ型ＭＯＳＦＥＴ８２、ダイオード８３及びＮＰＮトランジスタ８４を有して構成されている。
【００２２】
ＪＦＥＴ８１のドレインはドレイン端子５０及びＮ型ＭＯＳＦＥＴ８２のドレインに接続され、ＪＦＥＴ８１のゲートは接地されている。Ｎ型ＭＯＳＦＥＴ８２のソースはダイオード８３のアノードに接続され、ダイオード８３のカソードは、帰還電流検出回路１４０とスタート回路１２０と基準電圧回路１３０とに接続されている。Ｎ型ＭＯＳＦＥＴ８２のゲートとＪＦＥＴ８１のソースとはＮＰＮトランジスタ８４のコレクタに接続され、ＮＰＮトランジスタ８４のエミッタは接地されている。
【００２３】
また、１次側回路には、帰還端子と兼用される電源端子７０が設けられている。この電源端子７０には、電源電圧Ｖ１を検出するための電源電圧検出回路９０、電源電圧Ｖ１を安定化するためのコンデンサ１００及び２次側回路からの帰還電圧を受信するためのフォトトランジスタ１１０ａが接続されている。電源電圧検出回路９０は、電源端子７０と接地間に直列に接続されたツェナーダイオード９１と抵抗９２とから構成されている。ツェナーダイオード９１と抵抗９２との接続点の信号は、レギュレータ８０内のＮＰＮトランジスタ８４のベースにフィードバックされ、レギュレータ８０の出力を制御する。
【００２４】
レギュレータ８０の出カ端子と電源端子７０との間には、レギュレータ８０からフォトトランジスタ１１０ａへ流れ込む帰還電流Ｉ１を検出するための帰還電流検出回路１４０が設けられている。帰還電流検出回路１４０は、帰還電流Ｉ１を所定の比率（１：ｎ）で検出するための電流ミラー回路から構成され、この電流ミラー回路は、Ｐ型ＭＯＳＦＥＴ１４１とＰ型ＭＯＳＦＥＴ１４２とから構成されている。Ｐ型ＭＯＳＦＥＴ１４１は、帰還電流Ｉ１を通過させ、Ｐ型ＭＯＳＦＥＴ１４２は、帰還電流Ｉ１に比例した電流信号Ｉ３を生成してデッドタイム生成回路１６０の入力端子１６１に送る。
【００２５】
また、レギュレータ８０の出カ端子と帰還電流検出回路１４０との間には、電源電圧Ｖ１が所定値以上になった時にスイッチング電源装置の動作を開始させためのスタート回路１２０が接続されている。レギュレータ８０の出カ端子と帰還電流検出回路１４０との間には、スタート回路１２０が起動することにより、１次側の各ブロックヘ電源を供給する基準電圧回路１３０が接続されている。
【００２６】
また、帰還電流検出回路１４０を構成するＰ型ＭＯＳＦＥＴ１４２は、デッドタイム生成回路１６０を介して帰還電圧検出回路１５０に接続されている。帰還電圧検出回路１５０は、帰還電流検出回路１４０から出力される電流信号Ｉ３に応じた帰還電圧信号Ｖ２を生成し、ＰＷＭ制御回路６０に供給する。
【００２７】
帰還電圧生成回路１５０は、フィードバックコンデンサ１５１、スイッチ１５２、抵抗１５３、ＮＰＮトランジスタ１５４、抵抗１５５、抵抗１５６、Ｎ型ＭＯＳＦＥＴ１５７、Ｎ型ＭＯＳＦＥＴ１５８及びＮＯＲ回路１５９から構成されている。スイッチ１５２の一端は、基準電源ＶＲＥＧに接続され、他端は抵抗１５３を介してＮ型ＭＯＳＦＥＴ１５８のドレインに接続されている。スイッチ１５２は、ＮＯＲ回路１５９の出力に応じてオン／オフする。
【００２８】
ＮＯＲ回路１５９は、ＰＷＭ制御回路６０からスイッチング素子４０のゲートに供給される電圧信号Ｖ５が低レベルで且つデッドタイム生成回路１６０の第２出力端子１６３から出力される電圧が低レベルの時に高レベルの信号を出力し、それ以外のときは低レベルの信号を出力する。従って、スイッチ１５２は、スイッチング素子４０がオフの期間であって、デッドタイム生成回路１６０からデッドタイムでないことを表す信号が出力されている間だけオンされる。
【００２９】
Ｎ型ＭＯＳＦＥＴ１５７とＮ型ＭＯＳＦＥＴ１５８とはミラー接続され、Ｎ型ＭＯＳＦＥＴ１５７に流れる電流に対して所定の比率（１：ｍ）を有する電流をＮ型ＭＯＳＦＥＴ１５８に流す。Ｎ型ＭＯＳＦＥＴ１５７のドレインはデッドタイム生成回路１６０の第１出力端子１６２に接続され、ソースは接地され、ゲートはドレイン及びＮ型ＭＯＳＦＥＴ１５８のゲートに接続されている。Ｎ型ＭＯＳＦＥＴ１５８のドレインは、抵抗１５３に接続され、ソースは接地され、ゲートはＮ型ＭＯＳＦＥＴ１５７のゲートに接続されている。
【００３０】
抵抗１５３とＮ型ＭＯＳＦＥＴ１５８のドレインとの接続点と接地との間に設けられたフィードバックコンデンサ１５１は、スイッチング素子４０がオンの期間中にＰＷＭ制御回路６０に供給する帰還電圧信号Ｖ２を保持するために使用される。
【００３１】
また、基準電源ＶＲＥＧと接地との間には、ＮＰＮトランジスタ１５４と抵抗１５５と抵抗１５６とからなる直列回路が設けられている。ＮＰＮトランジスタ１５４のベースは、抵抗１５３とＮ型ＭＯＳＦＥＴ１５８のドレインとの接続点に接続されている。この接続点の電圧Ｖ３が所定値以上になると、ＮＰＮトランジスタ１５４がオンし、抵抗１５５と抵抗１５６とにより抵抗分割された電圧が、帰還電圧信号Ｖ２としてＰＷＭ制御回路６０に供給される。
【００３２】
デッドタイム生成回路１６０は、スイッチング素子４０がオンからオフに切り替わった際に、コンデンサ１００を充電するようにピーク電流Ｉ２が流れている間、帰還電流検出回路１４０から帰還電圧生成回路１５０へ伝達される電流信号Ｉ３を阻止するデッドタイムを生成する。このデッドタイム生成回路１６０の詳細は後述する。
【００３３】
スイッチング素子４０のゲートには、スイッチング素子４０をオン／オフ制御するためのＰＷＭ制御回路６０が接続されている。ＰＷＭ制御回路６０は、比較器６１、抵抗６２、ローパスフィルタ６３、発振器６４、ＳＲラッチ６５、ＮＯＲ回路６６及びバッファ回路６７を有して構成されている。
【００３４】
ローパスフィルタ６３は、スイッチング素子４０から抵抗６２に流れる電流により生ずる電圧に含まれる低域周波数のみを取り出した電圧信号を出力する。比較器６１は、ローパスフィルタ６３からの電圧を非反転入力端子（＋）に入力し、抵抗１５５と抵抗１５６とにより抵抗分割された電圧を反転入力端子（−）に入力し、非反転入力端子（＋）の電圧が反転入力端子（−）の電圧より大きいときのみＨレベルを出力する。ＳＲラッチ６５は、セット端子Ｓに比較器６１の出力を入力し、リセット端子Ｒに発振器６４からのクロック信号を入力し、出力端子Ｑから出力される。ＮＯＲ回路６６は、発振器６４からのクロック信号とＳＲラッチ６５からの出力とのノアをとる。バッファ回路６７は、ＮＯＲ回路６６からの出力をスイッチング素子４０のゲートに出力する。
【００３５】
２次側回路では、トランス１０ａの２次巻線３０に、コンデンサ１７１とダイオード１７２とからなる整流平滑回路１７０が接続されている。整流平滑回路１７０は、トランス１０ａの２次巻線３０に発生するパルス状の電圧を整流平滑する。整流平滑回路１７０の出力側には、出力電圧検出回路１８０及び負荷１９０が接続されている。出力電圧検出回路１８０は、直列に接続された抵抗１８１及びツェナーダイオード１８２と、抵抗１８１に並列に設けられたフォトダイオード１１０ｂから構成されている。
【００３６】
出力電圧検出回路１８０は、整流平滑回路１７０から出力される出力電圧ＶＯを検出し、誤差信号を、フォトダイオード１１０ｂを介して１次側回路へ伝達する。なお、１次側回路のフォトトランジスタ１１０ａと２次回路側のフォトダイオード１１０ｂとによってフォトカプラ１１０が構成されている。
【００３７】
次に、デッドタイム生成回路１６０の詳細な構成を説明する。図２はデッドタイム生成回路１６０の第１の構成例を詳細に示す回路図である。このデッドタイム生成回路１６０は、帰還電流検出回路１４０からの電流信号Ｉ３を入力する入力端子１６１に一端が接続され、他端が第１出力端子１６２に接続された電流検出抵抗１６４ａを備える。この電流検出抵抗１６４ａの一端は、比較器１６７ａの非反転入力端子（＋）に接続され、他端はオフセット電圧生成用の抵抗１６５ａを介して比較器１６７ａの反転入力端子（−）に接続されている。また、比較器１６７ａの反転入力端子（−）には、オフセット電圧生成用の定電流源１６６ａが接続されている。
【００３８】
比較器１６７ａから出力される電圧Ｖ７は、第２出力端子１６３を介して帰還電圧生成回路１５０に供給される。また、比較器１６７ａの出力端にはＮ型ＭＯＳＦＥＴ１６８ａのゲートが接続され、ソースは接地され、ドレインは第１出力端子１６２に接続されている。Ｎ型ＭＯＳＦＥＴ１６８ａは、デッドタイム期間にオンすることにより第１出力端子１６２から帰還電圧生成回路１５０に送られる電流信号を遮断する。
【００３９】
このデッドタイム生成回路１６０では、定電流源１６６ａから抵抗１６５ａ及び第１出力端子１６２を介してグランドへ定電流１６ａが流れ、これにより、比較器１６７ａの反転入力端子（−）に所定の電圧が発生し、オフセット電圧の働きをする。
【００４０】
スイッチング素子４０がオンからオフに切り替わった時にコンデンサ１００を充電するために流れるピーク電流に比例した電流信号Ｉ３が、入力端子１６１から第１出力端子１６２に流れる。この電流信号Ｉ３によって抵抗１６４ａに発生する電圧がオフセット電圧より低い時には、比較器１６７ａの出力は、Ｌレベルであるが、抵抗１６４ａに発生する電圧がオフセット電圧を越えるとＨレベルになり、入力端子１６１から第１出力端子１６２に流れる電流が所定の電流を越えたことを検出する。これにより、Ｎ型ＭＯＳＦＥＴ１６８ａがオンされるので、ピーク電流が帰還電圧検出回路１５０に流れるのが防止される。
【００４１】
図３はデッドタイム生成回路１６０の第２の構成例を詳細に示す回路図である。このデッドタイム生成回路１６０では、基準電源ＶＲＥＧと接地との間に、スイッチ１６４ｂとデッドタイム生成用のコンデンサ１６６ｂとからなる直列回路が接続されている。
【００４２】
コンデンサ１６６ｂには並列に、スイッチ１６５ｂと電荷放電用の定電流源１６７ｂとからなる直列回路が接続されている。また、入力端子１６１にドレインが接続されたＮ型ＭＯＳＦＥＴ１６８ｂが設けられ、このＮ型ＭＯＳＦＥＴ１６８ｂのソースは接地され、ゲートは、スイッチ１６４ｂとコンデンサ１６６ｂとの接続点に接続されている。このＮ型ＭＯＳＦＥＴ１６８ｂは、デッドタイム期間にオンすることにより帰還電圧生成回路１５０へ供給される電流信号を遮断する。
【００４３】
スイッチ１６４ｂは、ＰＷＭ制御回路６０からスイッチング素子４０のゲートに供給される電圧信号Ｖ５によって開閉され、スイッチ１６５ｂは、電圧信号Ｖ５をインバータ回路１６９ｂで反転した信号によって開閉される。従って、スイッチ１６４ｂとスイッチ１６５ｂとは排他的に開閉され、スイッチ１６４ｂは、電圧信号Ｖ５がＨレベルでオンし、Ｌレベルでオフする。また、スイッチ１６４ｂとコンデンサ１６６ｂとの接続点の電圧Ｖ７が、第２出力端子１６３を介して帰還電圧生成回路１５０に供給される。
【００４４】
このデッドタイム生成回路１６０は、スイッチング素子４０がオン時に、スイッチ１６４ｂをオンすることによりコンデンサ１６６ｂを充電し、スイッチング素子４０がオフへ切り替わった際に、スイッチ１６５ｂをオンさせて、コンデンサ１６６ｂが定電流源１６７ｂにより放電し、Ｎ型ＭＯＳＦＥＴ１６８ｂがオフするまでの間をデッドタイムとする。これにより、ピーク電流が帰還電圧検出回路１５０へ流れるのが防止される。
【００４５】
次に、本発明の実施例１に係るスイッチング電源装置の動作を図４に示すタイミングチャートを参照しながら説明する。なお、図４において、スイッチング素子４０のオン／オフ期間の周期Ｔは一定値である。
【００４６】
まず、電源投入により入力電圧ＶＩＮが印加された後、レギュレータ８０からの電流供給によりコンデンサ１００の両端電圧Ｖ１が上昇する。そして、コンデンサ１００の両端電圧Ｖ１が、スタート回路１２０の内部で決められているしきい電圧に達すると、基準電圧回路１３０が各ブロックヘ電源を供給する。これにより、スイッチング素子４０はスイッチング動作を開始する。
【００４７】
スイッチング素子４０のオン期間には、ドレイン電流Ｉ４は直線的に増加し、ドレイン電圧Ｖ６は略ゼロボルトとなる。このため、レギュレータ８０は、動作しないため、フォトカプラ１１０に帰還電流が流れなくなる。このとき、デッドタイム生成回路１６０の入力端子１６１には帰還電流が入力されず、デッドタイム生成回路１６３の出力である電圧Ｖ７は、Ｌレベルとなり、ＮＯＲ回路１５９の出力は、Ｌレベルとなる。このとき、スイッチ１５２は、オフとなり、フィードバックコンデンサ１５１に蓄えられた電圧Ｖ３より生成されたフィードバック電圧Ｖ２が比較器６１の非反転入力端子（＋）に入力される電圧よりも高い時は、比較器６１からはＬレベルが出力される。ノア回路６６は、ＳＲラッチ６５からのＬレベルと発振器６４からのＬレベルとにより、Ｈレベルをバッファ回路６７を介してスイッチング素子４０のゲートに出力するので、スイッチング素子４０がオンし続ける。
【００４８】
なお、スイッチング素子４０のオン期間におけるドレイン電流Ｉ４のピーク値は、前の周期Ｔのオフ期間に、フィードバックコンデンサ１５１に蓄えられた電圧Ｖ３に基づいて生成され、比較器６１の反転入力端子（−）に供給される帰還電圧信号Ｖ２と、スイッチング素子４０のドレイン電流Ｉ４に比例し、比較器６１の非反転入力端子（＋）に供給される電圧Ｖ４によって決定される。ドレイン電流Ｉ４に比例した電圧は、抵抗６２及びローパスフィルタ６３を介して比較器６１の非反転入力端子（＋）に供給される。
【００４９】
また、スイッチング素子４０のオン期間には、レギュレータ８０からのバイアス供給は遮断されているため、コンデンサ１００に蓄えられた電荷は、帰還電流検出回路１４０の内部のＮ型ＭＯＳＦＥＴ１４１のボディーダイオードを通じて逆流し、スタート回路１２０と基準電圧回路１３０の電流消費によって徐々に放電される。
【００５０】
次に、スイッチング素子４０のオフ期間には、即ち、発振器６４からの信号がＨレベル、もしくはＳＲラッチ６５の出力がＨレベルになると、ＮＯＲ回路６６の出力は、Ｌレベルをスイッチング素子４０のゲートに出力するので、スイッチ素子４０がオフする。
【００５１】
スイッチング素子４０がオン期間からオフ期間に切り替わると、スイッチング素子４０のドレイン電圧Ｖ６が上昇し、このドレイン電圧Ｖ６によりレギュレータ８０は、動作し、フォトカプラ１１０及びコンデンサ１００に帰還電流Ｉ１が流れる。
【００５２】
このとき、帰還電流検出回路１４０は、帰還電流を検出し、デッドタイム生成回路１６０の入力端子１６１に帰還電流が入力される。このため、デッドタイム生成回路１６３の出力である電圧Ｖ７は、Ｈレベルとなり、ＮＯＲ回路１５９は、デッドタイム生成回路１６０からのＨレベルとＮＯＲ回路６６からのＬレベルとによりＬレベルを出力する。
【００５３】
また、電流ミラー回路１５７，１５８には電流が流れないため、フィードバックコンデンサ１５１に蓄えられた電圧Ｖ３を保持する。このため、電圧Ｖ３より生成されたフィードバック電圧Ｖ２が比較器６１の非反転入力端子（＋）に入力される電圧よりも高い時は、比較器６１からはＬレベルが出力される。ノア回路６６は、ＳＲラッチ６５からのＬレベルと発振器６４からのＨレベルとにより、Ｌレベルをバッファ回路６７を介してスイッチング素子４０のゲートに出力するので、スイッチング素子４０がオフし続ける。
【００５４】
即ち、上述した放電により低下したコンデンサ１００の電源電圧Ｖ１を、所定の電圧に達するまで急速充電する間、即ち、デッドタイム期間ＤＴには、帰還電流検出回路１４０に帰還電流が流れて、デッドタイム生成回路１６０が動作する。これにより、帰還電流検出回路１４０から出力される電流信号Ｉ３が、帰還電圧生成回路１５０へ伝達されるのが妨げられるため、前の周期においてフィードバックコンデンサ１５１に蓄えた電圧Ｖ３が保持される。
【００５５】
そして、コンデンサ１００の充電が完了し、即ち、デッドタイム期間ＤＴが終了すると、帰還電流検出回路１４０には帰還電流が小さくなるため、デッドタイム生成回路１６３の電圧Ｖ７はゼロとなり、ＮＯＲ回路１５９の出力は、Ｈレベルとなる。
【００５６】
このため、スイッチ１５２がオンし、帰還電流Ｉ１に比例した電流Ｉ５と抵抗１５３によって電圧降下を発生させて電圧Ｖ３が生成され、トランジスタ１５４と抵抗１５５及び抵抗１５６とにより、帰還電圧信号Ｖ２が発生する。この帰還電圧信号Ｖ２は、ＰＷＭ制御回路６０内の比較器６１の比較基準電圧となり、次の周期のスイッチング素子４０のドレイン電流Ｉ４のピーク値を決定する。
【００５７】
一方、スイッチング素子４０のオン期間にトランス１０ａに蓄えられたエネルギーは、スイッチング素子４０のオフ期間に２次巻線３０から出力され、整流平滑回路１７０により直流安定化されて出力電圧ＶＯが負荷１９０に供給される。そして、出力電圧検出回路１８０により出力電圧ＶＯが検出され、検出された出力電圧ＶＯと基準電圧との誤差電圧値は、フォトカプラ１１０を介してトランス１０ａの１次側ヘフィードバックされる。
【００５８】
以上説明したように、本発明の実施例１に係るスイッチング電源装置によれば、レギュレータ８０の電圧に基づいて帰還電流検出回路１４０と帰還電圧生成回路１５０により、出力電圧に応じた電圧を生成する。帰還電流検出回路１４０は、所定の比率で検出する電流ミラー回路から構成されているため、フォトカプラ１１０を流れる帰還電流を間接的に検出できる。レギュレータ８０からの電圧はスイッチング素子４０がオンの期間にはなくなるので、帰還電圧生成回路１５０はスイッチング素子４０がオフの期間には帰還電流検出回路１４０の出力信号に応じた帰還電圧を生成し、スイッチング素子４０がオンの期間にはその帰還電圧を保持する。この作用により出力電圧に応じた帰還電圧を安定して生成できる。ＰＷＭ制御回路６０は、この帰還電圧によってスイッチング素子４０のオン／オフのデューティを制御する。
【００５９】
即ち、フォトカプラ１１０へ供給する帰還電流を、レギュレータ８０から直接に供給するように構成し、帰還電流検出回路１４０と帰還電圧生成回路１５０によって簡単に出力電圧を安定化できるので、従来のスイッチング電源装置で必要であったドライブ巻線及びそれに付随する整流平滑回路を必要としない。また、スイッチング素子４０と周辺の制御回路を３端子のパッケージへ実装可能となった。従って、スイッチング電源装置の更なる小型化且つ低コスト化が可能になる。
【００６０】
また、スイッチング素子４０がオンからオフに変化したときには、コンデンサ１００に放電した分を補償するための充電電流がピーク電流となって流れる。即ち、コンデンサ１００にピーク電流が流入する期間が発生するが、この期間はデッドタイム生成回路１６０を用いて帰還電圧生成回路１５０における帰還電圧の生成動作を抑止するように構成したので、本来の帰還電流に応じた帰還電圧を生成することができる。その結果、出力電圧を正確に所定値に制御できる。
【００６１】
なお、レギュレータ８０は、トランス１０ａの１次巻線２０の直流電圧が入力される側に接続され、該トランス１０ａの１次巻線２０に入力される直流電圧に基づき所定の電圧を生成しても良い。
【００６２】
また、実施例１のスイッチング電源装置は、従来のスイッチング電源装置の制御回路２００と比較すると、帰還電流検出回路１４０と帰還電圧生成回路１５０とが追加されているが、これらは半導体集積回路で構成できるので、スイッチング電源装置の小型化及び低コスト化の阻害要因にはならず、ドライブ巻線及び整流平滑回路を不要にしたことがスイッチング電源装置の小型化及び低コスト化に大いに寄与する。
【産業上の利用可能性】
【００６３】
本発明は、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ等のスイッチング電源装置に適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係るスイッチング電源装置の構成を示す図である。
【図２】図１に示したデッドタイム生成回路の第１の構成例を詳細に示す回路図である。
【図３】図１に示したデッドタイム生成回路の第２の構成例を詳細に示す回路図である。
【図４】本発明の実施例１に係るスイッチング電源装置の動作を示すタイミングチャートである。
【図５】従来のスイッチング電源装置の構成を示す図である。
【符号の説明】
【００６５】
１０，１０ａ…トランス、２０…１次巻線、３０…２次巻線、４０…スイッチング素子、５０…ドレイン端子、６０…ＰＷＭ制御回路、７０…電源端子、８０…レギュレータ、８１…ＪＦＥＴ、８２…Ｎ型ＭＯＳＦＥＴ、８３…ダイオード、８４…ＮＰＮトランジスタ、９０…電圧検出回路、９１…ツェナーダイオード、９２…抵抗、１００…コンデンサ、１１０ａ、１１０ｂ…フオトカプラ、１２０…スタート回路、１３０…基準電圧回路、１４０…帰還電流検出回路、１４１、１４２…Ｐ型ＭＯＳＦＥＴ、１５０…帰還電圧生成回路、１５１…コンデンサ、１５２…スイッチ、１５３…抵抗、１５４…ＮＰＮトランジスタ、１５５、１５６…抵抗、１５７、１５８…Ｎ型ＭＯＳＦＥＴ、１５９…ＮＯＲ回路、１６０…デッドタイム生成回路、１６１…入カ端子、１６２…第１出力端子、１６３…第２出力端子、１６４ａ…抵抗、１６４ｂ…スイッチ、１６５ａ…抵抗、１６５ｂ…スイッチ、１６６ａ…定電流源、１６６ｂ…コンデンサ、１６７ａ…比較器、１６７ｂ…定電流源、１６８ａ、１６８ｂ…Ｎ型ＭＯＳＦＥＴ、１６９ｂ…インバータ回路、１７０…整流平滑回、１７１…コンデンサ、１７２…ダイオード、１８０…出力電圧検出回路、１８１…抵抗、１８２…ツェナーダイオード、１９０…負荷。
【図１】
2006246685.tif 000003
【図２】
2006246685.tif 000004
【図３】
2006246685.tif 000005
【図４】
2006246685.tif 000006
【図５】
2006246685.tif 000007