(57)【要約】【課題】  ダイシングによる切断箇所、特に半導体チップの四隅の角部における膜剥がれによる半導体装置の不具合の発生を抑止する。【解決手段】  本発明の半導体装置の製造方法は、第１の配線３が形成された複数の半導体チップ１を有する半導体ウエハ１ａ上に接着剤を介して支持体を接着する工程と、前記第１の配線３に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第２の配線を形成する工程と、前記第２の配線上に保護膜を形成する工程と、ダイシングライン（境界Ｓ）が交差する領域を残して前記半導体ウエハ１ａをエッチングする工程と、境界Ｓに沿って前記半導体ウエハ１ａをダイシングして個々の半導体チップ１に分断する工程とを有することを特徴とするものである。【選択図】  図９
2006179709.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線が形成された複数の半導体チップを有する半導体ウエハ上に接着剤を介して支持体を接着する工程と、
前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第２の配線を形成する工程と、
前記第２の配線上に保護膜を形成する工程と、
ダイシングラインが交差する領域を残して前記半導体ウエハをエッチングする工程と、
ダイシングラインに沿って前記半導体ウエハをダイシングして個々の半導体チップに分断する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
第１の配線が形成された複数の半導体チップを有する半導体ウエハ上に接着剤を介して支持体を接着する工程と、
前記半導体チップ裏面から前記第１の配線を露出するように開口部を形成し、当該開口部を介して当該第１の配線に接続される第２の配線を形成する工程と、
前記第２の配線上に保護膜を形成する工程と、
ダイシングラインが交差する領域を残して前記半導体ウエハをエッチングする工程と、
ダイシングラインに沿って前記半導体ウエハをダイシングして個々の半導体チップに分断する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体ウエハをエッチングする工程が、前記半導体チップの角部にシリコンが残るようにエッチングすることを特徴とする請求項１もしくは請求項２のいずれかに記載の半導体装置の製造方法。
【請求項４】
前記保護膜を形成する工程の後に、当該保護膜に形成した開口部を介して前記第２の配線に接続された導電端子を形成する工程を有することを特徴とする請求項１もしくは請求項２のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はボール状の導電端子を有するＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置の歩留まり及び信頼性を高めるために有用な技術に関する。
【背景技術】
【０００２】
近年、パッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、ＣＳＰの一種として、ＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体チップと電気的に接続したものである。
【０００３】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００４】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００５】
図１１は従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１１（ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１１（ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００６】
ＢＧＡ型の半導体装置１００は、第１及び第２のガラス基板１０４ａ、１０４ｂの間に半導体チップ１０１が樹脂１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０４ｂの一主面上、即ちＢＧＡ型の半導体装置１００の裏面上には、ボール状の端子（以下、導電端子１１１と称す）が格子状に複数配置されている。この導電端子１１１は、第２の配線１０９を介して半導体チップ１へと接続される。複数の第２の配線１０９には、それぞれ半導体チップ１０１の内部から引き出されたアルミニウム配線が接続されており、各導電端子１１１と半導体チップ１０１との電気的接続がなされている。
【０００７】
このＢＧＡ型の半導体装置１００の断面構造について、図１２を参照して更に詳しく説明する。図１２は境界（スクライブラインもしくはダイシングラインとも呼ばれる）に沿って、個々のチップに分断されたＢＧＡ型の半導体装置１００の断面図を示している。
【０００８】
図１２に示すように前記半導体チップ１０１の表面に配置された絶縁膜１０２上に第１の配線１０３が設けられている。この半導体チップ１０１は樹脂１０５ａによって第１のガラス基板１０４ａと接着されている。また、この半導体チップ１０１の裏面は、樹脂１０５ｂによって第２のガラス基板１０４ｂと接着されている。そして、第１の配線１０３の一端は第２の配線１０９と接続されている。この第２の配線１０９は、第１の配線１０３の一端から第２のガラス基板１０４ｂの表面に延在している。そして、第２のガラス基板１０４ｂ上に延在した第２の配線１０９上には、ボール状の導電端子１１１が形成されている。
【０００９】
上述した技術は、以下の特許文献１に記載されている。
【００１０】
また、半導体ウエハの裏面側の第２のガラス基板を使用しない技術は、本出願人が先に発明した以下の特許文献２に記載されている。
【特許文献１】特許公表２００２−５１２４３６号公報
【特許文献２】特開２００４−８０００６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、上述したような技術では、図１３に示すように半導体ウエハ１０１ａを境界Ｓに沿って個々の半導体チップ１０１に分断する前に、予め境界Ｓ部分に位置する半導体ウエハ１０１ａを構成するシリコンをエッチング除去していた。
【００１２】
そのため、境界Ｓが交差する箇所では、ダイシング時にＸ方向及びＹ方向から切断するため応力が発生し、図１３及び図１４に示すようにダイシングによる切断箇所、特に半導体チップ１０１の四隅の角部において、絶縁膜１０２やエポキシ樹脂１０５ａ等が剥がれ易くなり、絶縁膜１０２やエポキシ樹脂１０５ａ等の剥離２０４により半導体装置に不具合が発生するおそれがあった。
【００１３】
また、イメージセンサチップとして用いられる場合に、製造過程での処理温度に対する制約があり、より低温度での処理が望まれており、更に言えば処理後の冷却効率を上げたいという要望もあった。
【課題を解決するための手段】
【００１４】
そこで、本発明の半導体装置の製造方法は、第１の配線が形成された複数の半導体チップを有する半導体ウエハ上に接着剤を介して支持体を接着する工程と、前記第１の配線に接続され、絶縁膜を介して前記半導体チップ裏面にまで延在する第２の配線を形成する工程と、前記第２の配線上に保護膜を形成する工程と、境界（ダイシングライン）が交差する領域を残して前記半導体ウエハをエッチングする工程と、境界に沿って前記半導体ウエハをダイシングして個々の半導体チップに分断する工程とを有することを特徴とするものである。
【００１５】
また、他の製造方法は、第１の配線が形成された複数の半導体チップを有する半導体ウエハ上に接着剤を介して支持体を接着する工程と、前記半導体チップ裏面から前記第１の配線を露出するように開口部を形成し、当該開口部を介して当該第１の配線に接続される第２の配線を形成する工程と、前記第２の配線上に保護膜を形成する工程と、境界が交差する領域を残して前記半導体ウエハをエッチングする工程と、境界に沿って前記半導体ウエハをダイシングして個々の半導体チップに分断する工程とを有することを特徴とするものである。
【００１６】
そして、前記半導体ウエハをエッチングする工程が、前記半導体チップの角部にシリコンが残るようにエッチングすることを特徴とするものである。
【００１７】
更に、前記保護膜を形成する工程の後に、前記保護膜に形成した開口部を介して前記第２の配線に接続された導電端子を形成する工程を有することを特徴とするものである。
【発明の効果】
【００１８】
本発明によれば、半導体ウエハをエッチングする工程において、境界が交差する領域にシリコンが残るようにエッチングしておくことで、半導体ウエハをダイシングして個々の半導体チップに分断する工程時に、当該境界が交差する領域への応力集中が緩和されるため、絶縁膜やエポキシ樹脂等の膜剥がれが発生することを抑止できる。
【００１９】
また、少なくとも前記第２の配線を形成する工程までは、半導体ウエハは個々に分断されることが無く、ウエハ全体として冷却されるため冷却性が良いという利点がある。
【発明を実施するための最良の形態】
【００２０】
次に、本発明による半導体装置の製造方法について、図１乃至図１０を参照しながら説明する。
【００２１】
図１において、例えばシリコン等の半導体ウエハから成る半導体基板１ａを用意する。この半導体基板１ａは、例えばＣＣＤのイメージセンサや半導体メモリ等のデバイスを、半導体のプロセスにより形成したものである。そして、その表面上には第１の絶縁膜２を介して、後工程を経て、半導体チップ毎に分断するための境界Ｓ（ダイシングラインまたはスクライブラインと呼ばれる。）付近で、所定の間隙を有するように形成された第１の配線３を有している。ここで、第１の配線３は、アルミニウム、アルミニウム合金または銅等の金属膜から成り、半導体装置のボンディングパットを境界Ｓ付近まで拡張させたパッドである。即ち、第１の配線３は外部接続パッドであって、半導体装置の図示しない回路と電気的に接続されている。尚、本実施形態では、境界Ｓに所定間隔を有して一対の第１の配線３が形成されたものとして説明するが、本発明は境界Ｓを跨ぐように第１の配線となる金属膜が形成されたものを用いて、後工程で当該金属膜を分断して前述したような一対の第１の配線を構成するプロセスに適用しても良い。尚、第１の配線３は不図示の酸化膜等から成るパッシベーション膜により被覆されている。
【００２２】
続いて、第１の配線３が形成された半導体基板１ａ上に、支持体４を透明の接着剤を用いて接着する。尚、本実施形態では、前記支持体としてガラス基板、もしくはプラスチック等の樹脂製基板を用い、接着剤としてエポキシ樹脂５を用いているが、これらに制限されるものではない。
【００２３】
その後、前記半導体基板１ａについて、支持体４を接着した面と反対側の面である半導体基板１の裏面をバックグラインドして、基板の厚さがおよそ１５０μｍ程度となるように薄くする。
【００２４】
図２において、前記半導体基板１ａについて支持体４と反対側の面にある半導体基板１ａの裏面に対して、前記境界Ｓに沿って第１の配線３の一部上方に開口部を有した不図示のレジストパターンをマスクとして等方性もしくは異方性エッチングを行い、前記境界Ｓに沿って開口部Ｋ１を形成する。このとき、図９に示すように当該境界Ｓが交差する領域にシリコンを残して（シリコン残し部１ｂを形成して）、半導体ウエハ１ａを個々の半導体チップ１に分断する。これにより、境界Ｓが交差する領域以外では、境界Ｓに沿って逆Ｖ字型の溝が形成され、前記第１の絶縁膜２が露出した状態となる。
【００２５】
このように本発明では、境界Ｓが交差する領域ではシリコンが残るようにエッチングしているため、シリコンをドライエッチングする際に発生する熱を前記半導体ウエハ１ａの全体に分散させることができる。そのため、半導体ウエハ１ａの周辺部で高温となる領域における半導体ウエハ１ａの周辺部でのレジストパターンの焼き付けによるレジスト開口幅の広がりに起因するオーバーエッチングの発生を抑止することができる。
【００２６】
また、詳しくは後述するが、境界Ｓが交差する領域ではシリコンが一部残るようにエッチングしているため、最終的に半導体チップを分断するダイシング工程における前記第１の絶縁膜２、エポキシ樹脂５への応力集中により、それらの膜に膜剥がれが発生するといった問題の発生も抑止できる。
【００２７】
図３において、前記半導体チップ１を被覆するように、支持体４と反対側の面に対して、第２の絶縁膜６を形成する。本実施形態では、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシランベースの酸化膜を３μｍ程度成膜する。
【００２８】
図４において、前記半導体チップ１において、支持体４の反対側の面に不図示のレジストを塗布し、当該レジスト膜をマスクにして、第２の絶縁膜６、第１の絶縁膜２をエッチングして開口部Ｋ２を形成すると共に、前記第１の配線３の底面の一部を露出させる。
【００２９】
図５において、後工程を経て導電端子１１を形成する位置に対して垂直方向に見て重なる位置に柔軟性を有する緩衝部材７を形成する。尚、緩衝部材７は導電端子１１に加わる力を吸収し、導電端子１１の接合時のストレスを緩和する機能を持つものである。尚、本実施形態では、緩衝部材７の材質として有機系のレジスト膜を用いて、半導体チップ上に当該レジスト膜を形成し、当該レジスト膜をパターニング形成しているが、緩衝性を有する材料のものであれば良く、種々の材質のものが適用できる。更に言えば、本発明は緩衝部材７の不使用を制限するものではない。
【００３０】
次に、図６において、前記支持体４の反対側の面である半導体チップの裏面側に前記第２の絶縁膜６及び緩衝部材７を被覆するようにスパッタリング等のＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてアルミニウム、アルミニウム合金またはメッキ法を用いて銅等の金属膜を形成し、当該金属膜をパターニングして第２の配線８を形成する。これにより、図６に示すように第１の配線３と第２の配線８が電気的に接続される。
【００３１】
続いて、図７において、前記支持体４の反対側の面に対して無電解メッキ処理を行い、第２の配線８上にＮｉ−Ａｕメッキ膜（不図示）を形成した後に、全面に保護膜１０を形成する。保護膜１０を形成するためには、支持体４の反対側の面を上に向けて、熱硬化性の有機系樹脂を上方から滴下し、半導体基板自体を回転させることで、この回転により生じる遠心力を利用し、当該有機系樹脂を基板面上に広げる。これにより、第２の配線８の表面に保護膜１０を形成することができる。尚、保護膜１０の形成は、上述したスピン塗布法に限らず、スプレー塗布法を用いても良い。このスプレー塗布法によれば、より膜厚の均一な保護膜１０を形成することができる。
【００３２】
その後、導電端子１１を形成する部分の保護膜１０をレジストマスクを用いたエッチングにより除去して開口部を形成し、その部分に導電端子１１を形成する。前記導電端子１１は、半田バンプや金バンプで作成する。特に、金バンプを用いる場合、導電端子１１の厚さを、１６０μｍから数μｍ〜数十μｍに減少させることができる。尚、本発明は導電端子１１の不使用を制限するものではなく、この場合には、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置となる。
【００３３】
そして、図８において、境界Ｓに沿ってダイシングを行い、各々の半導体装置１３に分断する。このとき、図９に示すようにダイシング時の切断領域１５の切断幅は、前記開口部Ｋ１の開口幅よりも狭いものである。そして、図１０に示すように、半導体装置１３の四隅の角部には、シリコン残し部１ｂが存在した状態となる。
【００３４】
このとき、本発明では予め半導体基板１ａをエッチングにより個々の半導体チップ１に分断しておく際に、境界Ｓが交差する領域ではシリコンが一部残るようにエッチングしているため、最終的に半導体チップに分断工程において、従来ではダイシングブレードにより境界Ｓに沿って第１の絶縁膜２、エポキシ樹脂５及び支持体４を分断する際の応力が第１の絶縁膜２、エポキシ樹脂５に集中して、それらの膜に膜剥がれが発生していたものが、境界Ｓの交差する領域に残したシリコンを介してシリコン全体に分散されるため、第１の絶縁膜２、エポキシ樹脂５への応力集中が分散され、結果として、第１の絶縁膜２、エポキシ樹脂５の膜剥がれが抑止できる。
【００３５】
また、本発明によれば、最終工程であるダイシング工程まで半導体ウエハ１ａは個々に分断されることが無いため、例えばエッチング工程やＣＶＤ法を用いた絶縁膜や導電膜の形成工程やＰＶＤ法を用いた金属膜の形成工程等において、半導体ウエハが加熱されることになるが、その熱を冷却する上で有効である。即ち、個々の半導体チップ１になった後では、半導体チップ１毎に冷却されるのを待つ必要があるが、半導体ウエハ１ａ全体が繋がっていることで、ウエハ全体として冷却されるため、冷却性が良い。そのため、特に熱による影響を受けやすいＣＣＤのイメージセンサ等のデバイスが構成された半導体ウエハを扱うときには、より好適である。
【００３６】
尚、ダイシングの作業性を向上させるために、前記第２の配線８を形成した後に予めダイシングする領域に切り込みを入れておき、保護膜１０を形成し、ダイシングする工程を有するプロセスにおいては、少なくとも当該第２の配線８を形成する工程までは、同じく半導体ウエハ１ａは個々に分断されることが無くウエハ全体として冷却されるため、冷却性が良い。
【００３７】
また、本実施形態では、境界Ｓを境にして一対の第１の配線３を有する半導体基板１ａに対して各第１の配線３を跨ぐように開口部Ｋ１，Ｋ２を形成し、当該開口部Ｋ１，Ｋ２を介して第１の配線３に接続される第２の配線８を形成しているが、本発明は上記構成のものに制限されるものではなく、例えば各第１の配線３に対して直接コンタクトする開口部を半導体基板１ａの裏面から形成し、当該開口部を介して前記第１の配線３に接続される第２の配線８を形成する、いわゆる貫通電極を形成するプロセスに適用するものであってもよい。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の実施形態に係る半導体装置の製造方法を示す平面図である。
【図１０】本発明の実施形態に係る半導体装置を示す平面図である。
【図１１】従来の半導体装置を示す斜視図である。
【図１２】従来の半導体装置を示す断面図である。
【図１３】従来の半導体装置の製造方法の課題を説明するための平面図である。
【図１４】従来の半導体装置の課題を説明するための平面図である。
【符号の説明】
【００３９】
１    半導体チップ
１ａ  半導体基板
１ｂ  シリコン残し部
２    第１の絶縁膜
３    第１の配線
４    支持体
５    エポキシ樹脂
６    第２の絶縁膜
８    第２の配線
１０  保護膜
１１  導電端子
１３  半導体装置
【図１】
2006179709.tif 000003
【図２】
2006179709.tif 000004
【図３】
2006179709.tif 000005
【図４】
2006179709.tif 000006
【図５】
2006179709.tif 000007
【図６】
2006179709.tif 000008
【図７】
2006179709.tif 000009
【図８】
2006179709.tif 000010
【図９】
2006179709.tif 000011
【図１０】
2006179709.tif 000012
【図１１】
2006179709.tif 000013
【図１２】
2006179709.tif 000014
【図１３】
2006179709.tif 000015
【図１４】
2006179709.tif 000016