(57)【要約】【課題】  高価な記憶装置を準備する必要なく、限られた記憶容量の中で効率良くステップテーブルを生成できるモータ制御装置を提供する。【解決手段】  モータ評価装置本体Ｂと、それを制御するためのホストマシン（Ａとからなり、モータ評価装置本体Ｂは、モータ駆動用ＩＣ５と、このモータ駆動用ＩＣ５を制御する主制御部１と、モータ駆動用ＩＣ５を制御するための各種信号を生成するモータ制御部４と、各種ステップテーブルを生成する演算処理部７と、ステップテーブルを記憶部に格納する記憶装置部３と、ステップテーブルの実行時間の管理を行うタイマー部８を備えたことを特徴とする。【選択図】  図２
2006353035.tif 000002
【特許請求の範囲】
【請求項１】
モータ評価装置本体と、それを制御するためのホスト機器とからなり、前記モータ評価装置本体は、モータ駆動用ＩＣと、該モータ駆動用ＩＣを制御する主制御部と、前記モータ駆動用ＩＣを制御するための各種信号を生成するモータ制御部と、各種ステップテーブルを生成する演算処理部と、前記ステップテーブルを記憶部に格納する記憶装置部と、前記ステップテーブルの実行時間の管理を行うタイマー部を備えたことを特徴とするモータ制御装置。
【請求項２】
請求項１に記載のモータ制御装置において、前記演算処理部において、開始回転数、到達回転数、終了回転数、スローアップ時間、スローダウン時間を基に算出したステップテーブルの数が、前記ステップテーブルを格納する記憶容量を超えている場合に、前記記憶装置部の記憶部の容量を複数に分割して、前記ステップテーブルを前記記憶部に格納しておき、モータ駆動開始後、前記記憶部に分割して格納されたステップテーブルを順次実行し、第１の記憶部に格納されたステップテーブルを実行し終わった後、第２の記憶部に格納されているステップテーブルを実行中に不足しているステップテーブルを演算処理部にて計算し、第１または第３の記憶部にステップテーブルを格納し、第２の記憶部に格納されたステップテーブル実行後に、前記第１または第３の記憶部に格納したステップテーブルを実行することを特徴とするモータ制御装置。
【請求項３】
請求項２に記載のモータ制御装置において、前記記憶装置部の分割数及び各容量は任意に設定可能であることを特徴とするモータ制御装置。
【請求項４】
請求項２または請求項３に記載のモータ制御装置において、生成されたステップテーブルをホスト機器に転送して編集を行うことを特徴とするモータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステッピングモータを制御するモータ制御装置に関する。
【背景技術】
【０００２】
ステッピングモータを駆動するためには、起動開始から徐々にモータを加速していくスローアップステップ、停止するためには、定常回転から徐々に減速していくスローダウンステップが一般的に用いられている。スローアップステップでは、パルス周波数を徐々に早くしていくことにより加速していく。スローダウンステップでは、パルス周波数を徐々に遅くしていくことにより減速していく。
この加速していくためのパルス周波数の設定パラメータを格納しておくのがスローアップ用ステップテーブルで、減速していくためのパルス周波数の設定パラメータを格納しておくのがスローダウン用ステップテーブルとなっており、それぞれのステップテーブルは記憶装置にあらかじめ記憶しておき、それぞれの動作を行う時に対応するステップテーブルを記憶装置より読み出し、それに基づいて加速及び減速を行っている（例えば特許文献１参照）。
【特許文献１】登録実用新案３０６０４７３号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、装置に使用されるステッピングモータ駆動には、通常複数の加速・減速のステップテーブルを準備しておく必要があり、さらに振動・騒音等を考慮して、動作状況に応じて励磁モードを変更するような制御をしており、異なる励磁モード用のステップテーブルも記憶装置に記憶しておく必要がある。
また、マイクロステップ動作を行える２相のステッピングモータの励磁モードには、２相励磁、１−２相励磁、Ｗ１−２相励磁、２Ｗ１−２相励磁、４Ｗ１−２相励磁があり、２相励磁モード基準の到達回転数、スローアップ時間を基にそれぞれの励磁モードでスローアップを行うと、それにかかるステップ数は、１−２相励磁で２倍、Ｗ１−２相励磁で４倍、２Ｗ１−２相励磁で８倍、４Ｗ１−２相励磁で１６倍となり、非常に多くのステップ数を設定する必要があり、非常に多くの記憶容量を準備する必要があるか、または、記憶容量が不足する場合は、記憶容量に収まるようにステップテーブルを操作する必要があり、非常に手間が掛かっていた。
このステップテーブルを格納する記憶装置は通常のシステムにおいては、ＡＳＩＣと呼ばれる集積回路の中にあり、数十ｋＢの記憶容量を確保しており、設定可能なステップ数は数十ｋＢ／２ステップ程度となっている。そのような構成においては、記憶容量は固定されてしまい、記憶容量を容易に増やすことは困難となっている。また、この記憶装置は、外付けで構成するＤＲＡＭ（ダイナミックメモリ）やＳＲＡＭ（スタティックメモリ）を使用して構成することも可能であるがコストアップとなってしまう。
このようにステッピングモータのステップテーブルを格納するためには、高価な大容量の記憶装置を準備しなくてはならない。あるいはステップテーブルを少ない容量の記憶装置で済ますためにはステップテーブルを削減するために多大な手間が掛かっていた。
本発明は、高価な記憶装置を準備する必要なく、限られた記憶容量の中で効率良くステップテーブルを生成できるモータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、請求項１記載の発明は、モータ評価装置本体と、それを制御するためのホスト機器とからなり、前記モータ評価装置本体は、モータ駆動用ＩＣと、該モータ駆動用ＩＣを制御する主制御部と、前記モータ駆動用ＩＣを制御するための各種信号を生成するモータ制御部と、各種ステップテーブルを生成する演算処理部と、前記ステップテーブルを記憶部に格納する記憶装置部と、前記ステップテーブルの実行時間の管理を行うタイマー部を備えたことを特徴とする。
請求項２記載の発明は、請求項１に記載のモータ制御装置において、前記演算処理部において、開始回転数、到達回転数、終了回転数、スローアップ時間、スローダウン時間を基に算出したステップテーブルの数が、前記ステップテーブルを格納する記憶容量を超えている場合に、前記記憶装置部の記憶部の容量を複数に分割して、前記ステップテーブルを前記記憶部に格納しておき、モータ駆動開始後、前記記憶部に分割して格納されたステップテーブルを順次実行し、第１の記憶部に格納されたステップテーブルを実行し終わった後、第２の記憶部に格納されているステップテーブルを実行中に不足しているステップテーブルを演算処理部にて計算し、第１または第３の記憶部にステップテーブルを格納し、第２の記憶部に格納されたステップテーブル実行後に、前記第１または第３の記憶部に格納したステップテーブルを実行することを特徴とする。
請求項３記載の発明は、請求項２に記載のモータ制御装置において、前記記憶装置部の分割数及び各容量は任意に設定可能であることを特徴とする。
請求項４記載の発明は、請求項２に記載のモータ制御装置において、前記記憶装置部の分割数及び各容量は任意に設定可能であることを特徴とする。
【発明の効果】
【０００５】
本発明によれば、ステップテーブルを格納するための記憶装置部の記憶容量を意識することなく、ステップテーブルを設定することができる。
またステップテーブルが記憶装置部に収まるようにステップテーブルを操作する手間を省くことができる。
さらにステップテーブルを簡単に操作することができるので容易にステップテーブルを作成することができる。
さらに１度生成されたステップテーブルを編集することができるので、所望のステップテーブルに変更できるメリットがある。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照して、本発明の各実施例を詳細に説明する。
［実施例１］
図１は本発明のモータ制御装置のシステム構成の一例を示した図である。
ホストマシン（ホスト機器）Ａは、モータ評価装置本体Ｂと通信により各種制御を行いステッピングモータ（以下、単に「モータ」という）６を駆動する。ホストマシンＡは、表示機能部Ａ１、通信機能部Ａ２、記憶装置Ａ３、プログラム処理を行うことができる制御部Ａ４から構成される装置である。
図２はモータ評価装置本体の基本構成図である。
この図１において、主制御部１は、メモリ２、記憶装置部３、モータ制御部４、演算処理部７を制御し、メモリ２内に格納されているプログラムを基に、モータ制御部４を制御し、モータ駆動に必要な各種信号を入出力するための制御を行う。
メモリ２は、主制御部１が動作するためのプログラムやモータ駆動に必要なプログラムを格納しておく。記憶装置部３は、モータ６を駆動するためのスローアップ又はスローダウンを行うときに使用されるステップテーブルを格納しておき、主制御部１は記憶装置部３よりステップテーブルを読み出し、それに基づいてモータ駆動用クロックを生成し、モータ制御部４に送出すると共に各種設定をモータ制御部４に行う。
モータ制御部４は、ドライバ部のモータ駆動用ＩＣ５を制御するための各種信号を生成している。また、タイマー部８にてステップテーブルの実行時間の管理を行う。モータ駆動用ＩＣ５は、各種信号制御に従ってモータ６を駆動する。
図３は、一般的なステッピングモータの回転数（ＰＰＳ）遷移を示している。
開始回転数から到達回転数まで徐々に回転数を上げて行くのがスローアップ、同じ回転数で動作するのが定常回転、到達回転数から終了回転数まで徐々に回転数を下げて行くのがスローダウンである。このスローアップ、スローダウンを行うための各ステップの回転数を設定しておくのがステップテーブルであり、記憶装置部３に格納される。
【０００７】
図４は本発明のモータ制御装置の制御フロー図である。モータ駆動を開始する前に、ホストマシンＡは、モータ評価装置本体Ｂと通信を行い（Ｓ１）、通信状態を確認する（Ｓ２）。通信接続が確認されたら、モータ評価装置本体Ｂにモータ６の開始回転数、到達回転数、終了回転数、スローアップ時間、スローダウン時間を設定する（Ｓ３）。
その情報を基にモータ評価装置本体Ｂの主制御部１は、図５に示すように演算処理部７にて直線的になるような演算処理を行いスローアップ、スローダウンのステップ数を算出し（Ｓ４）、記憶装置部３に格納できるか判断を行う（Ｓ５）。
格納できる場合は、前記算出されたスローアップ、スローダウンのステップを記憶装置部３に格納した後（Ｓ６）、ホストマシンＡからのモータ駆動開始要求に従いモータ駆動を開始する（Ｓ７）。
ステップ数が多過ぎて記憶装置部３に格納することができない場合は、記憶装置部３を２つに分割し、第１の記憶部３−１、第２の記憶部３−２とする（Ｓ８）。第１の記憶部３−１から順次ステップテーブルを格納し、第２の記憶部３−２にも同様にステップテーブルを格納しておく。また第２の記憶部３−２に格納したステップテーブルの最終回転数をメモリ２に記憶しておく（Ｓ９）。
ホストマシンＡからのモータ駆動開始要求に従い、モータ駆動を開始（Ｓ１０）し、第１の記憶部３−１に格納されているステップテーブルを順次実行する（Ｓ１１）。第１の記憶部３−１に格納されたステップテーブルを全て実行したら、第２の記憶部３−２に格納されているステップテーブルを順次実行する（Ｓ１３）。
この時、演算処理部７にて前記メモリ２に記憶したステップテーブルの最終回転数と終了回転数からステップテーブルを作成し、第１の記憶部３−１に格納できる数のステップテーブルを格納する（Ｓ１３−１）。全てのステップテーブルを格納できない場合は、最終回転数をメモリに記憶しておく。第２の記憶部３−２に格納されたステップテーブルを全て実行したら第１の記憶部３−１に格納されたステップテーブルを順次実行する（Ｓ１１）。この様にして、全てのステップテーブルを実行する（Ｓ１２、１４）ことによりモータ６を駆動する。
図６は、ステップテーブルが分割されて第１、第２の記憶部３−１、３−２に格納されることを示したものである。
この実施例によれば、高価なメモリを大量に用意する必要が無い。またステップテーブルを格納するための記憶装置部３の記憶容量を意識することなく、ステップテーブルを設定することができる。またステップテーブルが記憶装置部３に収まるようにステップテーブルを操作する手間を省くことができる。
【０００８】
［実施例２］
実施例１の構成で、モータ駆動を開始する前に、ホストマシンＡはモータ評価装置本体Ｂと通信を行い通信状態を確認する。通信接続が確認されたら、モータ評価装置本体Ｂにモータ６の開始回転数、到達回転数、終了回転数を設定すると共に、スローアップ時間、スローダウン時間を設定する。
また、記憶装置部３の分割数及それぞれの容量を設定する。その情報を基にモータ評価装置本体Ｂの主制御部１は、図５に示すように、演算処理部７にて直線的になるような演算処理を行いスローアップ、スローダウンのステップ数を算出し（Ｓ４）、記憶装置部３を前記分割数（Ｎ）及び容量に従い記憶部３−１、３−２、・・・Ｎとし、それぞれにステップテーブルを格納しておく。
ステップテーブルが多過ぎて記憶装置部３に格納しきれない場合は、記憶装置部３に格納したステップテーブルの最終回転数をメモリ２に記憶しておく。ホストマシンＡからのモータ駆動開始要求に従い、第１の記憶部３−１に格納されているステップテーブルから順次実行する。第１の記憶部３−１に格納されたステップテーブルを全て実行したら、第２の記憶部３−２に格納されているステップテーブルを順次実行する。
この時、演算処理部７にて前記メモリ２に記憶したステップテーブルの最終回転数と終了回転数からステップテーブルを作成し、第１の記憶部３−１に格納できる数のステップテーブルを格納する。全てのステップテーブルを格納できない場合は、最終回転数をメモリ２に記憶しておく。第２の記憶部３−２に格納されたステップテーブルを全て実行したら第３の記憶部３−３に格納されたステップテーブルを順次実行する。
この時、演算処理部７にて前記メモリ２に記憶したステップテーブルの最終回転数と終了回転数からステップテーブルを作成し、記憶部２に格納できる数のステップテーブルを格納する。全てのステップテーブルを格納できない場合は、最終回転数をメモリ２に記憶しておく。
この様にして、全てのステップテーブルを実行することによりモータ６を駆動する。図７は、記憶装置部３の分割数が３の場合で、ステップテーブルが分割されて第１〜第３の記憶部３−１、３−２、３−３に格納されることを示したものである。
この実施例によれば、実施例１と同様の効果があると共に、より少ない記憶容量で、更に記憶装置部３を効率的に利用することができる。
【０００９】
［実施例３］
実施例１、２の構成で、モータ駆動を開始する前に、ホストマシンＡは、モータ評価装置本体Ｂと通信を行い、通信状態を確認する。通信接続が確認されたら、モータ評価装置本体Ｂに、設定するステップテーブルの数とそれぞれの記憶装置部３の記憶容量をどれ位使用するか指定する。
また各ステップテーブル毎にモータ６の開始回転数、到達回転数、終了回転数を設定すると共に、実施例１、２記載の制御により生成されたステップテーブルをホストマシンＡに転送し、転送されたステップテーブルを編集した後、モータ評価装置本体Ｂの記憶装置部３に格納する。その後は、実施例１、２で記載した制御を行い、モータ６を駆動する。
この実施例によれば、実施例１、２記載の効果があると共に、所望のステップテーブルに修正することができる利点がある。
【図面の簡単な説明】
【００１０】
【図１】本発明のモータ制御装置のシステム構成図である。
【図２】モータ評価装置本体の基本構成図である。
【図３】一般的なステッピングモータの回転数（ＰＰＳ）遷移を示す特性図である。
【図４】本発明のモータ制御装置の制御フロー図である。
【図５】スローアップ部分のステッピングモータの回転数（ＰＰＳ）遷移を示す特性図である。
【図６】本発明におけるステッピングモータのスローアップ部分の回転数（ＰＰＳ）遷移を示す特性図（その１）である。
【図７】本発明におけるステッピングモータのスローアップ部分の回転数（ＰＰＳ）遷移を示す特性図（その２）である。
【符号の説明】
【００１１】
Ａ  ホストマシン、Ｂ  モータ評価装置本体、１  主制御部、３  記憶装置部、４  モータ制御部、５  モータ駆動用ＩＣ、６  ステッピングモータ、７  演算処理部、８  タイマー部
【図１】
2006353035.tif 000003
【図２】
2006353035.tif 000004
【図３】
2006353035.tif 000005
【図４】
2006353035.tif 000006
【図５】
2006353035.tif 000007
【図６】
2006353035.tif 000008
【図７】
2006353035.tif 000009