(57)【要約】【課題】ダイヤフラムまたは中空室を僅かな厚さ誤差で形成することができるようにする。【解決手段】多数の孔を備えた構造化されたエッチングマスク２１０を半導体基板２００に被着し、凹部２２０を孔の下方にエッチングプロセスによって形成し、多孔質化された領域２７０を、半導体基板に設けられた少なくとも１つの凹部の下方に陽極化成によって形成し、格子状の構造部２８０を、多孔質化されていない基板材料から成る半導体基板の表面で凹部の間に陽極化成によって形成し、エッチングマスクを除去し、中空室を、多孔質化された少なくとも１つの領域から半導体基板の温度処理または電解研磨によって形成し、ダイヤフラムを中空室の上方に格子状の構造部から半導体基板の温度処理または電解研磨によって形成するようにした。【選択図】図２ｄ
2006075982.tif 000002
【特許請求の範囲】
【請求項１】
中空室（２７５，５００，５０５）とダイヤフラム（２８５，５８５）とを備えたマイクロマシニング型のセンサ素子を製作するための方法において、センサ素子を製作するために、方法ステップ：すなわち、
−多数の孔（２３０）を備えた構造化されたエッチングマスク（２１０）を半導体基板（２００）に被着し、
−凹部（２２０，３００，４４０，４４５）を孔の下方にエッチングプロセスによって形成し、
−多孔質化された領域（２７０）を、半導体基板に設けられた少なくとも１つの凹部の下方に陽極化成によって形成し、
−格子状の構造部（２８０，４３０）を、多孔質化されていない基板材料から成る半導体基板の表面で凹部の間に陽極化成によって形成し、
−エッチングマスクを除去し、
−中空室を、多孔質化された少なくとも１つの領域から半導体基板の温度処理または電解研磨によって形成し、
−ダイヤフラムを中空室の上方に格子状の構造部から半導体基板の温度処理または電解研磨によって形成する
が設けられていることを特徴とする、マイクロマシニング型のセンサ素子を製作するための方法。
【請求項２】
基板に設けられた各凹部の下方に、電解研磨された領域を形成し、この場合、中空室を、一貫した多数の電解研磨された領域によって形成する、請求項１記載の方法。
【請求項３】
凹部を等方性のまたは異方性のエッチングプロセスによって形成し、この場合、特に、−凹部を、ＫＯＨまたはＴＭＡＨによるエッチングプロセスまたはトレンチエッチングプロセスによって形成し、かつ／または
−エッチングプロセスを逆の角錐自体のエッチング後にストップする
ことが設けられている、請求項１記載の方法。
【請求項４】
−トレンチエッチングプロセスが、少なくとも１回のトレンチサイクルを有しており、
−該トレンチサイクルが、１回のトレンチエッチングステップと１回のパッシベーションプロセスとを有しており、
−凹部の深さひいてはダイヤフラムの厚さが、凹部の形成時の実施されるトレンチサイクルの回数に関連して設定可能である、請求項３記載の方法。
【請求項５】
半導体基板が、多孔質化された領域と格子状の構造部とに同じドーピング濃度を有しており、この場合、特に、
−凹部の下方への多孔質化された領域の形成と、
−格子状の構造部の形成と
がドーピングと無関係である
が設けられている、請求項１記載の方法。
【請求項６】
陽極化成のために、基板を導電性のエッチング液、特にフッ酸内に浸漬し、この場合、
−エッチング液が、電圧源の−極に接続された電極（２５０）を有しており、
−基板を電圧源の＋極に接続する、
請求項１記載の方法。
【請求項７】
半導体基板に設けられた多孔質化された領域の延在長さが、第１の陽極化成期間によって設定可能であり、この場合、特に、
−第１の陽極化成期間を、エッチングマスクに設けられた孔の幾何学的な分配に関連して設定し、
−中空室の形成を第１の陽極化成期間に関連して行う
ことが設けられている、請求項１記載の方法。
【請求項８】
−中空室の上方に単結晶のダイヤフラムを形成し、かつ／または
−エッチングマスクにおける孔ジオメトリが、単結晶の半導体基板の結晶構造に関連して設定可能であり、かつ／または
−半導体基板材料が弱くしかドーピングされておらず、かつ／または
−ダイヤフラムに、特に後続のエピタキシャル成長層（２９０）を被着する、
請求項１記載の方法。
【請求項９】
中空室を、完全に埋没した状態で半導体基板に形成し、少なくとも２つの貫通開口（５１０，５１５）をダイヤフラムを貫いて形成し、これによって、通路（５８５）を半導体基板に形成する、請求項１記載の方法。
【請求項１０】
請求項１から９までのいずれか１項記載の方法により製作されたマイクロマシニング型のセンサ素子において、
当該センサ素子が、
−半導体基板に埋没された中空室（２７５，５００，５０５）と、
−該中空室の上方に位置する、半導体基板材料から成る単結晶のダイヤフラム（２８５，５８５）と
を有しており、中空室が、ダイヤフラムを貫く少なくとも２つの接近開口（５１０，５１５）を備えた通路（５００，５０５）を有しており、該通路（５０５）が、メアンダ状の経過を半導体基板（２００）に有していることを特徴とする、マイクロマシニング型のセンサ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中空室とダイヤフラムとを備えたマイクロマシニング型のセンサ素子を製作するための方法に関する。
【０００２】
さらに、本発明は、このような方法により製作されたマイクロマシニング型のセンサ素子に関する。
【背景技術】
【０００３】
種々異なる物理的な量（圧力、温度、空気質量、加速度、ヨーレート）を検出するために、特に自動車分野では、マイクロマシニング型のセンサ素子を備えた構成エレメントがしばしば使用される。この場合、典型的には、空洞の上方に配置されたダイヤフラムに設けられた測定素子がしばしば使用される。ダイヤフラムもしくは空洞を製作するためには、犠牲・機能層から成る層スタックが析出され、構造化され、選択的に除去される、いわゆる「表面マイクロマシニング」のほかに、構造部が中実の材料から形成される、いわゆる「バルクマイクロマシニング」も知られている。
【０００４】
したがって、たとえば国際公開第０２／０２４５８号パンフレットもしくはドイツ連邦共和国特許出願公開第１００３２５７９号明細書に、中空室をダイヤフラムの下方に製作するために、種々異なる形式で多孔質の領域が基板に形成される方法が記載される。
【０００５】
ドイツ連邦共和国特許出願公開第１００３０３５２号明細書に基づき、ダイヤフラムを空洞の上方に安定化エレメントによって支持することが公知である。このような形式の安定化エレメントの形成は、たとえばエッチングプロセスによって可能となる。このエッチングプロセスは、公開されていないドイツ連邦共和国特許出願公開第１０２００４０３６０３５号明細書およびドイツ連邦共和国特許出願公開第１０３５８８５９号明細書にも記載されるように、選択的に種々異なる形式でドーピングされた領域を基板から溶かし出すかもしくは多孔質にエッチングする。
【０００６】
中空室を基板に形成するための別の可能性は、ドイツ連邦共和国特許出願公開第１０１１４０３６号明細書に示される。当該刊行物に記載された方法では、まず、開口が基板に形成される。これには、この基板の温度処理が続いている。この温度処理の温度と期間との選択によって、基板内に開口を閉鎖して中空室が形成される。相並んで位置する多数の開口の使用によって、この方法により、下方に位置する中空室を備えたダイヤフラムを形成することができる。
【０００７】
ヨーロッパ特許出願公開第１０４３７７０号明細書には、キャビティを形成するための方法が記載される。この方法では、まず、第１のエッチングステップによって、基板に少なくとも１つの溝が形成される。この溝の壁のパッシベーション後、第２の異方性のエッチングステップの枠内でキャビティが形成される。次いで、ダイヤフラムをキャビティの上方に形成するために、単結晶の層が基板に成長させられる。
【特許文献１】国際公開第０２／０２４５８号パンフレット
【特許文献２】ドイツ連邦共和国特許出願公開第１００３２５７９号明細書
【特許文献３】ドイツ連邦共和国特許出願公開第１００３０３５２号明細書
【特許文献４】ドイツ連邦共和国特許出願公開第１０２００４０３６０３５号明細書
【特許文献５】ドイツ連邦共和国特許出願公開第１０３５８８５９号明細書
【特許文献６】ドイツ連邦共和国特許出願公開第１０１１４０３６号明細書
【特許文献７】ヨーロッパ特許出願公開第１０４３７７０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の課題は、冒頭で述べた形式の、マイクロマシニング型のセンサ素子を製作するための方法を改良して、ダイヤフラムまたは中空室を僅かな厚さ誤差で形成することができるようにすることである。
【課題を解決するための手段】
【０００９】
この課題を解決するために本発明の方法では、センサ素子を製作するために、方法ステップ：すなわち、多数の孔を備えた構造化されたエッチングマスクを半導体基板に被着し、凹部を孔の下方にエッチングプロセスによって形成し、多孔質化された領域を、半導体基板に設けられた少なくとも１つの凹部の下方に陽極化成によって形成し、格子状の構造部を、多孔質化されていない基板材料から成る半導体基板の表面で凹部の間に陽極化成によって形成し、エッチングマスクを除去し、中空室を、多孔質化された少なくとも１つの領域から半導体基板の温度処理または電解研磨によって形成し、ダイヤフラムを中空室の上方に格子状の構造部から半導体基板の温度処理または電解研磨によって形成する：が設けられているようにした。
【００１０】
さらに、前記課題を解決するために本発明の構成では、当該センサ素子が、半導体基板に埋没された中空室と、該中空室の上方に位置する、半導体基板材料から成る単結晶のダイヤフラムとを有しており、中空室が、ダイヤフラムを貫く少なくとも２つの接近開口を備えた通路を有しており、該通路が、メアンダ状の経過を半導体基板に有しているようにした。
【発明の効果】
【００１１】
本発明は、物理的な量を検出するための中空室もしくは空洞とダイヤフラムとを有するマイクロマシニング型のセンサ素子を製作するための方法もしくはこのような方法によって製作されたマイクロマシニング型のセンサ素子から出発する。この場合、このセンサ素子を製作するためには、種々異なる方法ステップが実施されることが提案されている。この場合、特に多数の孔もしくは開口を備えた構造化されたエッチングマスクが半導体基板に被着される。さらに、エッチング過程によって、構造化されたエッチングマスクに設けられた孔の下方で半導体基板に凹部が形成されることが提案されている。次いで、半導体材料の陽極化成が実施される。この場合、この陽極化成は、有利には、半導体基板に形成された凹部から出発して行われる。この場合、この凹部の下方に多孔質の領域が形成される。この場合、この多孔質の領域もしくは凹部の間に、処理されていない、すなわち、陽極化成されていない基板材料から成る格子状の構造部が残される。このような格子状の構造部は、有利には半導体基板の表面から深く延びている。選択的に陽極化成の前後に、凹部を形成するためのエッチングマスクが除去され得る。中空室とダイヤフラムとを、センサ素子を形成する半導体基板に形成するためには、温度処理が実施される。この場合、中空室は、凹部の下方の少なくとも１つの多孔質化された領域から形成され、ダイヤフラムは中空室の上方に格子状の構造部から温度処理の間の半導体材料の位置変化によって形成される。
【００１２】
有利には、エッチングプロセスと陽極化成との組合せによって、ドーピングなしのもしくは弱くドーピングされた単結晶の格子部が多孔質の層の上方に形成され得る。この層は熱処理によってダイヤフラムもしくは中空室に変換され得る。半導体材料への凹部と、この凹部の進入深さとの適切な形成によって、本発明による方法により、ダイヤフラムまたは通路もしくは中空室を、たとえば圧力測定時または空気質量測定時に有利であり得る僅かな厚さ誤差で形成することができる。
【００１３】
本発明の１つの実施態様では、基板に設けられた各凹部の下方に、多孔質化された（部分）領域が正確に形成されることが提案されている。この場合、中空室は、一貫した多数の多孔質化された（部分）領域から形成される。
【００１４】
凹部の製作時には、たとえばＫＯＨエッチングまたはＴＭＡＨエッチングによる（結晶）異方性のエッチングプロセスまたは、たとえばトレンチエッチング法による（結晶）等方性のエッチングプロセスが使用され得る。この場合、トレンチエッチングプロセスが少なくとも１回のトレンチサイクルを有していることが提案されていてよい。この場合、このトレンチサイクルは少なくとも１回のトレンチエッチングステップと１回のパッシベーションステップとを有している。この場合、凹部の深さひいてはダイヤフラムの厚さは、凹部の形成時の１回のトレンチサイクルの繰返しの回数によって設定することができる。したがって、有利には、中空室の鉛直方向の延在長さだけでなく、中空室をカバーするダイヤフラムもほぼ任意の厚さで設定することができる。
【００１５】
本発明の改良形では、半導体基板が、少なくとも多孔質化された領域にかつ格子状の構造部に同じドーピング型および／または同じドーピング濃度を有していることが提案されている。この場合、半導体基板は極めて弱くしかドーピングされていなくてもよいし、極端な事例では、ドーピング濃度が０の量を有していてもよい。すなわち、半導体基板が全くドーピングされていなくてよい。本発明の特別な実施態様は、凹部の下方への多孔質の領域の形成と、格子状の構造部の形成とが、ドーピング型およびドーピング濃度と無関係であることを提案している。
【００１６】
陽極化成のためには、半導体基板が導電性のエッチング液内に浸漬される。この場合、このエッチング液は電極を有している。この電極は電圧源の極に接続されている。これに対して、半導体基板は電圧源の他方の極に接続される。この場合、有利には、電極は電圧源の−極に接続され、基板は電圧源の＋極に接続される。この場合、液体および基板の適宜な選択時には、逆の極性付けも可能である。
【００１７】
陽極化成によって形成される多孔質の領域の延在長さは、有利には、半導体基板が凹部から出発して陽極化成される第１の期間によって設定することができる。さらに、この場合、陽極化成のための第１の期間が、エッチングマスクに設けられた孔の幾何学的な分配もしくは基板に設けられた凹部に関連して設定されることが提案されていてよい。この場合、この関連性は、たとえば孔もしくは凹部の中間の間隔を介して規定され得る。さらに、中空室の横方向のかつ鉛直方向の延在長さの形成を第１の陽極化成期間に関連して設定することも可能である。
【００１８】
本発明の別の実施態様では、中空室の上方の格子状の構造部の温度処理によって、単結晶のダイヤフラムが形成されることが提案されていてよい。さらに、エッチングマスクにおける孔ジオメトリひいては半導体基板における凹部の分配が、単結晶の半導体基板の結晶構造に関連して設定されることが可能である。有利には、半導体基板材料は弱くしかドーピングされていないかまたは全くドーピングされていない。選択的には、温度処理によって形成されたダイヤフラムに別の層を、たとえばエピタキシャル成長により被着することができる。
【００１９】
さらに、提案されたダイヤフラム製作プロセスを半導体プロセス（ＣＭＯＳ信号または混合信号）に組み込むことができる。この半導体プロセスはエピタキシャル成長層を有していない。しかし、さらに、選択的なエピタキシャル成長層はダイヤフラム厚さをさらに増加させることができるかまたはダイヤフラムを機能的な別の層でカバーすることができる。特にドーピングなしの基板の使用によって、本発明による方法を、有利には、評価回路を形成するための回路プロセスに組み合わせることができる。したがって、マイクロマシニング型の構成エレメントを通路もしくは中空室またはダイヤフラムの領域に組み込むこともできる。単結晶の半導体ダイヤフラムもしくは半導体中空室構造の製作によって、高められた機械的な強度の形の別の利点を達成することができる。さらに、単結晶のダイヤフラムもしくは格子構造部または通路構造部に、これに加えられた応力の評価のために、高いＫファクタを備えた圧電抵抗を組み込むことができる。この圧電抵抗は高い測定信号を供給する。中空室の製作は電解研磨によっても可能である。これによって、熱的なプロセスによる多孔質の材料の位置変化が不要となる。この場合、陽極化成時に直接片持ち式の格子部が形成される。前述した方法によって、一般的には、任意の鉛直方向のかつ横方向の延在長さを備えた中空室を任意の深さで形成することができる。
【００２０】
トレンチエッチングプロセスの使用によって、より深い凹部を形成することができ、これによって、中空室をより大きな深さで形成することができる。これによって、ダイヤフラムの厚さを広範囲に自由に選択することができる。公知先行技術の場合のようなエピタキシャル成長ステップは省略することができる。これによって、エピタキシャル成長ステップを有していないプロセスを半導体回路プロセス、たとえばＣＭＯＳプロセスに組み込むことができる。
【００２１】
別の利点は、以下の発明を実施するための最良の形態もしくは従属請求項から明らかである。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明を実施するための最良の形態を図面につき詳しく説明する。
【００２３】
図示の実施例では、ダイヤフラムと中空室とを備えたセンサ素子の製作に基づく本発明による方法が明瞭になる。この本発明によるセンサ素子は、有利には圧力センサに使用することができる。この場合、さらに、空気質量センサ、温度センサ、加速度センサおよび／またはヨーレートセンサでの使用も可能である。
【００２４】
図１ａ〜図１ｃには、ダイヤフラムを空洞の上方に製作するための公知の方法が概略的に示してある。この場合、材料が、ドーピングされた、たとえば単結晶のシリコン基板１００の第１の領域１１０で、異なるドーピング型に変換されるかまたは異なるドーピング濃度を備える。次いで、相応の局所的な陽極化成プロセスによって、領域１１０が多孔質にエッチングされ得る。この場合、エッチングプロセスは、有利には、領域１１０に既存のドーピング型もしくはドーピング濃度を選択的にエッチングする。このように形成された、領域１１０における多孔質のシリコンに、後続の方法ステップでエピタキシャル成長層１３０が被着され得る。このエピタキシャル成長層１３０も同じく単結晶で成長し得る。エピタキシャル成長条件または基板１００の付加的な温度処理によって、領域１１０における多孔質のシリコン材料が位置変化させられ、これによって、中空室１２０がエピタキシャル成長層１３０の下方に形成される。この場合、同時にダイヤフラム１６０が形成される。次いで、後続の半導体プロセスが実施され得る。この半導体プロセスは、たとえば圧電抵抗１４０および／または評価回路１５０を、このように製作されたマイクロマシニング型のセンサ素子内にまたはセンサ素子上に形成する。
【００２５】
これに対して、図２ａ〜図２ｆに概略的に示した本発明による方法では、のちの中空室領域の固有のドーピングもしくはドーピング変換を省略することができる。さらに、当該方法は、弱くしかドーピングされていない基板でも使用可能である。まず、たとえばシリコンのような半導体材料から成る基板２００に適切な（エッチング）マスク２１０、たとえばラッカ層、酸化物層または窒化物層が、エッチングプロセスによる基板２００への凹部２２０の後続の製作のために準備されていて、構造化されている。マスク２１０の構造化時には、孔２３０が、たとえば規則的な間隔を置いて形成される。この場合、種々異なるパターン、たとえば方形、対角線、六角形、環状または縞状が可能である。さらに、孔の配置形式だけでなく、個々の孔の形状も可変である。したがって、孔を、たとえば正方形（特に図２ａの平面図参照）、円形（図４ｂ参照）または長方形（特に図４ｅ参照）に形成することができる。このように構造化されたエッチングマスク２１０によって、いま、エッチングプロセスにより相応の凹部２２０がシリコン基板２００に加工され得る。図２ａもしくは図２ｂには、たとえばＫＯＨ（水酸化カリウム）またはＴＭＡＨ（水酸化テトラメチルアンモニウム）による異方性のエッチングプロセスによって典型的な角錐形の構造部で基板にエッチングされた凹部２２０が示してある。この場合、この凹部２２０の角錐壁は、（単結晶の）シリコン基板２００における有利なエッチング方向を形成している。この場合、エッチングフロントは、角錐形の構造部がエッチングされた後にストップする。凹部２２０の形成後、このように前エッチングされた基板２００が、陽極化成のために、導電性のエッチング溶液２４０、たとえばフッ酸内に浸漬され得る。いま、シリコン基板２００が電圧源の一方の極に接続され、電圧源の他方の極に接続された電極２５０が、導電性の溶液２４０内に浸漬されると、陽極化成が開始され得る。なぜならば、シリコン基板２００の内部で力線２６０が凹部２２０の先端部から始まって形成されるからである。この場合、図２ｃに示したように、有利には、基板２００が正の電位に置かれ得る。これに対して、溶液２４０内の電極２５０はアース電位にある。このように実施された陽極化成によって、凹部２２０の下方の基板材料が多孔質にエッチングされ、これによって、図２ｄに示したように、相並んで位置する複数の多孔質の領域２７０が形成される。陽極化成プロセスが実施される期間が増加するにつれて、凹部の下方の多孔質の領域が横方向だけでなく鉛直方向にも増加し、これによって、相並んで位置する複数の多孔質の領域が互いに移行しかつ共通の大きな多孔質の領域を形成する。この場合、当然ながら、陽極化成時間は、凹部２２０および／またはエッチングマスク２１０に設けられた孔２３０の幾何学的な分配または中間の間隔に関連して設定することができ、これによって、多孔質の領域の適切な相互成長が可能となる。エッチング孔の間隔のほかに、基板の、場合により付与されるドーピングの存在もエッチング結果に影響を与える。凹部２２０の間には、陽極化成プロセスによって領域２８０が形成される。この領域２８０はエッチングされず、したがって、処理されない基板材料に相当している。したがって、エッチングされない領域の全体から、格子状の構造部２８０が形成される。この構造部２８０も基板２００と同様に単結晶で付与されていて、有利には弱くまたは僅かにドーピングされている。基板２００からエッチングマスク２１０を除去した後、温度処理を実施することが提案されている。この温度処理の枠内では、シリコン材料の位置変化が格子状の構造部２８０だけでなく、多孔質の領域２７０でも行われる。したがって、初期に角錐形の凹部２２０が閉鎖され、有利には単結晶のダイヤフラム２８５を形成するのに対して、多孔質の領域２７０におけるシリコン材料は、ダイヤフラムの下方で閉鎖された中空室２７５に位置変化させられる。図２ｄに示したように、個々の凹部の間の先端部も温度処理によって平滑化され、これによって、一貫して（単結晶の）ダイヤフラム２８５が形成される。選択的には、このように形成されたマイクロマシニング型のセンサ素子に、さらに、同じ材料または異なる材料からなる別の材料層２９０が、たとえばエピタキシャル成長法によって析出されてよい。
【００２６】
図２ａおよび図２ｂにつき凹部２２０を形成するために使用されるような異方性のエッチングプロセスの代わりに、凹部３００を形成するために、等方性のエッチング法もしくはトレンチエッチング法が使用されてもよい。この目的のためには、同じく、まず、凹部３００を形成するための孔２３０を有するエッチングマスク２１０が基板２００に被着される。エッチングマスクによって、いま、少なくとも１回のトレンチサイクルにより凹部３００が形成され得る。典型的には、有利なトレンチエッチング法、たとえばＲＩＥ（反応性イオンエッチング）法またはＤＲＩＥ（ディープ反応性イオンエッチング）法の場合、１回のトレンチサイクルにおいて、（たとえばＳＦ６による）トレンチエッチングステップと、溝掘りされた側壁の（たとえばＣ４Ｆ８による）後続のパッシベーションとが交互に実施される。この場合、側壁に典型的な湾入部が形成される。この湾入部がトレンチサイクルの繰返し時に、図３で凹部３００の縁部に示したような刻み目を生ぜしめる（領域３１０参照）。その都度１回のトレンチサイクルが実施される繰返しの選択によって、凹部３００の鉛直方向の延在長さが調整され、最終的に、ダイヤフラム２８５の厚さが調整され得る。引き続き、陽極化成が、前述した方法に相応して行われる（図２ｃも参照）。
【００２７】
トレンチエッチングプロセスの使用によって、より深い凹部を形成することができ、これによって、中空室をより大きな深さで形成することができる。これによって、ダイヤフラムの厚さを広範囲に自由に選択することができる。公知先行技術の場合のようなエピタキシャル成長ステップは省略することができる。これによって、エピタキシャル成長ステップを有していないプロセスを半導体プロセス、たとえばＣＭＯＳプロセスに組み込むことができる。
【００２８】
すでに述べたように、孔２３０をエッチングマスク２１０に配置するほかに、図２ａ、図４ｂ、図４ｃ、図４ｄ、図４ｅおよび図４ｆに示したように、凹部を形成するための異なる幾何学的な分配または構成が選択されてもよい。さらに、孔ジオメトリもしくは陽極化成プロセスの方向付けが、基板もしくはウェーハの規定された結晶構造に方向付けられてもよい。したがって、たとえば、図４ａに示したように、（１００）方位を備えた表面と、（１１０）方位を備えた側面とを有するウェーハが、本発明によるセンサ素子を製作するために使用されることが可能である。したがって、凹部の下方の多孔質の領域の最適な一体化を可能にするために、孔ジオメトリとエッチングプロセスとを適宜に調和させることができる。
【００２９】
図４ｃには、基板の平面図が示してある。この基板は、ダイヤフラム縁部４２０と、格子状の構造部４３０と、エッチング孔４４０とを有している。このエッチング孔４４０によって、たとえばＫＯＨまたはＴＭＡＨによる（結晶）異方性のサイドエッチングが行われ、これによって、隣り合った領域がオーバラップされる。サイドエッチングされた領域の間には、エッチングプロセスの相応の制御時に同じくサイドエッチングされる箇所４６０が形成される。図４ｅに示したような孔ジオメトリに対する変化形は図４ｆに示してある。この場合、付加的なエッチング開口４４５の使用によって、ダイヤフラム縁部におけるより均一なサイドエッチングひいてはより良好な縁緊定が可能となる。一般的には、図４ｃ〜図４ｆに示した格子状の構造部は、多孔質にエッチングされた領域だけでなく、ＫＯＨまたはＴＭＡＨでエッチングされた領域にも使用され得る。
【００３０】
提案された、図４ｂ〜図４ｆの孔ジオメトリは、本発明による方法のための使用のほかに、たとえばドイツ連邦共和国特許出願公開第１０２００４０３６０３５号明細書およびドイツ連邦共和国特許出願公開第１０３５８８５９号明細書に記載されたように、ドーピングされた基板材料による中空室もしくはダイヤフラムの製作時に使用されてもよい。この場合、エッチング開口は、後続の材料層による成長だけでなく、温度処理によっても閉鎖され得る。
【００３１】
別の実施例では、本発明による方法が、図５ａに示したように、ダイヤフラム５８５によって埋没された通路５００を形成するために使用される。このような通路５００は、たとえば、孔２３０が適宜に相並んで配置されており、これによって、サイドエッチングにより、一貫した縦長の中空室が形成されることによって形成することができる。通路５００は１つまたはそれ以上の接近開口５１０を有していてよい。この接近開口５１０は温度処理後ひいてはエッチング開口の閉鎖後およびダイヤフラム５８５の形成後に付加的にダイヤフラムひいては基板に加工され得る。特殊な構成として、図５ｂには、このように形成された、基板２００に設けられた埋没された通路５０５のメアンダ状の経過が示してある。この経過も同じく孔２３０の適切な配置によって形成することができる。この経過では、２つの接近開口５１５が設けられている。この場合、両接近開口によって、たとえば媒体を通路を通して案内することができる。
【図面の簡単な説明】
【００３２】
【図１ａ】公知先行技術に基づき公知であるような、上方に位置するダイヤフラムを備えた空洞を多孔質のシリコンによって製作するための第１のプロセスを概略的に示す図である。
【図１ｂ】公知先行技術に基づき公知であるような、上方に位置するダイヤフラムを備えた空洞を多孔質のシリコンによって製作するための第２のプロセスを概略的に示す図である。
【図１ｃ】公知先行技術に基づき公知であるような、上方に位置するダイヤフラムを備えた空洞を多孔質のシリコンによって製作するための第３のプロセスを概略的に示す図である。
【図２ａ】エッチングマスクの平面図である。
【図２ｂ】本発明による第１の方法ステップを示す図である。
【図２ｃ】本発明による第２の方法ステップを示す図である。
【図２ｄ】本発明による第３の方法ステップを示す図である。
【図２ｅ】本発明による第４の方法ステップを示す図である。
【図２ｆ】本発明による第５の方法ステップを示す図である。
【図３】凹部の択一的な製作ステップを示す図である。
【図４ａ】本発明によるセンサ素子を製作するために使用することができるウェーハを示す図である。
【図４ｂ】凹部の形成のために択一的に使用することができる、特に半導体基板の結晶ジオメトリに対する相対的な位置における第１の開口ジオメトリを示す図である。
【図４ｃ】凹部の形成のために択一的に使用することができる、特に半導体基板の結晶ジオメトリに対する相対的な位置における第２の開口ジオメトリを示す図である。
【図４ｄ】凹部の形成のために択一的に使用することができる、特に半導体基板の結晶ジオメトリに対する相対的な位置における第３の開口ジオメトリを示す図である。
【図４ｅ】凹部の形成のために択一的に使用することができる、特に半導体基板の結晶ジオメトリに対する相対的な位置における第４の開口ジオメトリを示す図である。
【図４ｆ】凹部の形成のために択一的に使用することができる、特に半導体基板の結晶ジオメトリに対する相対的な位置における第５の開口ジオメトリを示す図である。
【図５ａ】通路を形成するための本発明による方法の第１の別の使用事例を示す図である。
【図５ｂ】通路を形成するための本発明による方法の第２の別の使用事例を示す図である。
【符号の説明】
【００３３】
１００  シリコン基板、  １１０  領域、  １２０  中空室、  １３０  エピタキシャル成長層、  １４０  圧電抵抗、  １５０  評価回路、  １６０  ダイヤフラム、  ２００  シリコン基板、  ２１０  エッチングマスク、  ２２０  凹部、  ２３０  孔、  ２４０  エッチング溶液、  ２５０  電極、  ２６０  力線、  ２７０  領域、  ２７５  中空室、  ２８０  構造部、  ２８５  ダイヤフラム、  ２９０  材料層、  ３００  凹部、  ３１０  領域、  ４２０  ダイヤフラム縁部、  ４３０  構造部、  ４４０  エッチング孔、  ４４５  開口、  ４６０  箇所、  ５００  通路、  ５０５  通路、  ５１０  接近開口、  ５１５  接近開口、  ５８５  ダイヤフラム
【図１ａ】
2006075982.tif 000003
【図１ｂ】
2006075982.tif 000004
【図１ｃ】
2006075982.tif 000005
【図２ａ】
2006075982.tif 000006
【図２ｂ】
2006075982.tif 000007
【図２ｃ】
2006075982.tif 000008
【図２ｄ】
2006075982.tif 000009
【図２ｅ】
2006075982.tif 000010
【図２ｆ】
2006075982.tif 000011
【図３】
2006075982.tif 000012
【図４ａ】
2006075982.tif 000013
【図４ｂ】
2006075982.tif 000014
【図４ｃ】
2006075982.tif 000015
【図４ｄ】
2006075982.tif 000016
【図４ｅ】
2006075982.tif 000017
【図４ｆ】
2006075982.tif 000018
【図５ａ】
2006075982.tif 000019
【図５ｂ】
2006075982.tif 000020