(57)【要約】【課題】  リアルタイム処理が可能で、しかも、ダイナミックレンジの広い超音波センサ信号処理システムを提供すること。【解決手段】  超音波センサ素子からの入力信号を増幅させるプリアンプ２と、ＢＢＤ素子を多段接続し、プリアンプ２から入力した信号を、遅延加算演算を行う各角度毎に所要の時間遅延して出力するＢＢＤブロック３と、ＢＢＤブロック３から出力された各角度毎の信号を加算演算する加算器４と、加算器４から出力された信号のピーク値を検出するピークホールド回路５と、ピークホールド回路５から出力された信号と、基準電圧発生器６より供給される基準電圧の閾値とを比較する比較器７とで構成される超音波センサ信号処理システム１である。ＢＢＤブロック３の前に配置するプリアンプ２には、入力信号の受信音圧レベルに応じてゲインを変化可能なプリアンプを用いる。【選択図】        図１
2006242621.tif 000002
【特許請求の範囲】
【請求項１】
複数の超音波センサ素子からの入力信号を遅延加算することにより、対象物の位置を測定する超音波センサ信号処理システムであって、
前記超音波センサ素子からの入力信号を増幅させるプリアンプと、
ＭＯＳトランジスタとコンデンサからなるＢＢＤ素子を多段接続し、前記プリアンプから入力した信号を、遅延加算演算を行う各角度毎に所要の時間遅延して出力するＢＢＤブロックと、
前記ＢＢＤブロックから出力された各角度毎の信号を加算演算する加算器と、
前記加算器から出力された信号のピーク値を検出するピークホールド回路と、
前記ピークホールド回路から出力された信号と、基準電圧発生器より供給される閾値とを比較する比較器とで構成され、
前記ＢＢＤブロックの前に配置する前記プリアンプが、入力信号の受信音圧レベルに応じてゲインを変化可能なプリアンプであることを特徴とする超音波センサ信号処理システム。
【請求項２】
前記ＢＢＤブロックの前に、複数のプリアンプを多段接続したことを特徴とする請求項１記載の超音波センサ信号処理システム。
【請求項３】
前記ＢＢＤブロックの前に、対象物までの距離に応じてアンプゲインを変化させた複数のプリアンプを多段接続し、対象物の検知距離に応じて決められたプリアンプにより、ゲインを変化させることを特徴とする請求項２記載の超音波センサ信号処理システム。
【請求項４】
多段接続された前記複数のプリアンプの途中に、入力信号のうち高周波信号を通過させるハイパスフィルタを配置したことを特徴とする請求項２又は３記載の超音波センサ信号処理システム。
【請求項５】
前記加算器の後ろに、入力信号のうち低周波信号を通過させるローパスフィルタを配置したことを特徴とする請求項１〜４の何れかに記載の超音波センサ信号処理システム。
【請求項６】
入力信号の最大値を検出する最大値用回路と、入力信号の最小値を検出する最小値用回路と、これらの回路により検出された最大値と最小値の差を求める減算回路とで、前記ピークホールド回路を構成したことを特徴とする請求項１〜５の何れかに記載の超音波センサ信号処理システム。
【請求項７】
前記ピークホールド回路を、異なるホールドタイミングを持つ２つのピークホールド回路からなる二面構成としたことを特徴とする請求項１〜６の何れかに記載の超音波センサ信号処理システム。
【請求項８】
前記ＢＢＤブロックが正常に遅延動作するときのダイナミックレンジから、前記基準電圧発生器より供給される閾値の上下限値を決定するとともに、この上下限値の差を分割して、前記閾値を時間とともに変化させることを特徴とする請求項１〜７の何れかに記載の超音波センサ信号処理システム。
【請求項９】
入力信号の最大値を検出する最大値用回路と、この最大値用回路と同一の回路に反転させた入力信号を入力して、入力信号の最小値の絶対値を検出する回路と、これらの回路により検出された最大値と反転最小値の和を求める加算回路とで、前記ピークホールド回路を構成したことを特徴とする請求項１〜８の何れかに記載の超音波センサ信号処理システム。
【請求項１０】
入力信号の最小値を検出する最小値用回路と、この最小値用回路と同一の回路に反転させた入力信号を入力して、入力信号の最大値に−１を乗じた値を検出する回路と、これらの回路により検出された最小値と反転最大値の和を求める加算回路とで、前記ピークホールド回路を構成したことを特徴とする請求項１〜８の何れかに記載の超音波センサ信号処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波センサからの信号を解析して、対象物までの距離や方向を測定する超音波センサ信号処理システムに関する。
【背景技術】
【０００２】
超音波を発信し、対象物からの反射波を超音波センサで受信して、その信号を解析することにより、対象物までの距離や方向を測定することが一般に行われている。従来、このような超音波センサ信号を解析するシステムとしては、例えば、図１４のブロック図に示すような、データ蓄積部１０１とデータ演算部１０２を備えた超音波センサ信号処理システム１００が利用されている。
【０００３】
図１４において、データ蓄積部１０１は、外部からの開始信号１０３を受信して他の構成部の動作を制御する制御部１０１ａと、超音波センサ素子からの信号１０４を入力してデジタル信号に変換する複数のＡ／Ｄ変換部１０１ｂと、このＡ／Ｄ変換部１０１ｂからのデータを蓄積する記憶部１０１ｃにより構成されている。制御部１０１ａは、記憶部１０１ｃにあらかじめ決めておいた時間分のデータが蓄積されれば、完了信号１０５をデータ演算部１０２に通知し、データ蓄積部１０１の処理を終了する。
【０００４】
データ演算部１０２は、記憶部１０１ｃに蓄積されたデータを入力する入力Ｉ／Ｏ部１０２ａと、中央演算処理装置１０２ｂ（ＣＰＵ、ＭＰＵ、ＤＳＰなど）と、演算するデータを記憶する記憶部１０２ｃと、外部に処理結果信号１０６を出力する出力Ｉ／Ｏ部１０２ｄにより構成されている。データ演算部１０２は、制御部１０１ａから完了信号１０５を受けると、必要なデータが記憶部１０１ｃに蓄積されたことを認識し、入力Ｉ／Ｏ部１０２ａを通じてデータを記憶部１０２ｃに転送し、中央演算処理装置１０２ｂで計算処理を行った後、その結果を出力Ｉ／Ｏ部１０２ｄを通じて外部へ出力する処理を行う。
【０００５】
図１４に示すような従来の超音波センサ信号処理システムは、例えば下記特許文献において公知となっている。
【特許文献１】特開平７−１７４８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、超音波センサ素子が受信する音波の音圧レベルは、対象物までの距離が異なれば、吸収減衰、拡散減衰、反射減衰などによって大きく変化するため、超音波センサの走査距離を長くしようとすれば、ノイズに埋もれず、かつ、飽和しないで増幅等の処理ができる入力信号の範囲（以下、「ダイナミックレンジ」という。）の広い信号処理システムが必要となる。
【０００７】
ところが、図１４に示したような従来の超音波センサ信号処理システムは、Ａ／Ｄ変換部１０１ｂにより、入力された超音波センサ信号をデジタルデータに変換するため、ダイナミックレンジを広くすれば、データ量が膨大となり、その処理に時間がかかって、リアルタイム性が損なわれるという問題があった。
【０００８】
本発明では、以下に説明するような、遅延加算演算の方式を利用し、例えば幅１ｍｍ程度の小さなサイズの超音波センサ素子を数個並べたコンパクトな構成の超音波センサでも、正確に対象物の位置を測定できるシステムを構築する。
【０００９】
ここで、本発明の遅延加算演算の方式を、図２〜図３を用いて説明する。図２は、幅約１ｍｍ程度の受信用の超音波センサ素子Ａ１，Ａ２，Ａ３，Ａ４を、素子間距離ｄを４．０ｍｍとして４つ並べて構成される本発明の超音波センサを示している。
【００１０】
いま、図２では、超音波センサ素子Ａ１〜Ａ４が配置された面と垂直な方向から左寄りに角度θだけ移動した位置に対象物があり、その対象物から反射波Ｂ１，Ｂ２，Ｂ３，Ｂ４が入射している。対象物までの距離は、幅約１ｍｍ程度の素子Ａ１〜Ａ４を４つ並べた全長１２ｍｍ程度の超音波センサの長さと比較して十分遠くにあるので、図２において、反射波Ｂ１〜Ｂ４は、ほぼ平行に入射していると考えることができる。
【００１１】
反射波Ｂ１〜Ｂ４は、超音波センサ素子Ａ１〜Ａ４の配置面に対して入射角θをもって入射するため、例えば反射波Ｂ４が超音波センサ素子Ａ４に到達する時間は、反射波Ｂ３が超音波センサ素子Ａ３に到達する時間と比較すると、入射角θに依存した時間だけ遅れることとなる。
【００１２】
すなわち、図２の場合、対象物が角度θだけ左寄りの位置にあるため、対称物までの距離は、左側の超音波センサ素子程、近くなっている。その距離の差は、素子間の距離をｄとすると、ｄsin θの式で求めることができる。従って、音波速度をν（約３４０ｍ／ｓ）とすると、隣り合う素子間の超音波の到達時間の差τは、τ＝ｄsin θ／νの式で求めることができる。
【００１３】
例えば、図２の例のように、超音波センサ素子Ａ１，Ａ２，Ａ３，Ａ４の素子間距離ｄが４．０ｍｍであった場合、上記の計算式において角度θを５度間隔で変化させると、入射角度と遅延時間の関係は、以下のように変化する。例えば、入射角度が２５度であった場合の遅延時間は、４．９７μｓとなる。
【００１４】
５度    ：  １．０３μｓ
１０度  ：  ２．０４μｓ
１５度  ：  ３．０４μｓ
２０度  ：  ４．０２μｓ
２５度  ：  ４．９７μｓ
【００１５】
図３は、図２の超音波センサ素子Ａ１〜Ａ４が受信した反射波Ｂ１〜Ｂ４の波形Ｃ１，Ｃ２，Ｃ３，Ｃ４を示したものである。波形Ｃ１〜Ｃ４は、同じ時間軸上に表示すると、図３に示すように、一定の時間遅れを有するものとなり、各波形のピークは、Ｃ１からＣ４に向かうに従って一定時間分だけ遅延した位置に表れる。このピーク位置の時間差は、上記の計算式で求められるので、図２の例で角度θが２５度であれば、４．９７μｓとなる。
【００１６】
逆に、図３において、波形Ｃ４を４．９７μｓ×３だけ、波形Ｃ３を４．９７μｓ×２だけ、波形Ｃ２を４．９７μｓだけ遅延させると、遅延後の各波形は位相を揃えることができる。この位相の揃った遅延後の各波形はピークの位置が揃っているため、位相の揃った各波形を足し合わせて加算処理した場合の波形は、位相を揃えずに加算処理した場合と比較すると、ピーク値が最大のものとなる。従って、遅延時間を順次変化させて遅延加算演算を行い、その中からピーク値が最大となる遅延時間を求めれば、対象物の存在する角度を計算することができる。
【００１７】
このように、本発明は、図１４に示すような従来の超音波センサ信号処理システムの問題点に鑑みてなされたものであり、上記のような遅延加算演算の方式を、アナログ信号をバケツリレー式に転送して遅延させることができるバケットブリゲードデバイス（Bucket Brigade Device ：以下「ＢＢＤ」という。）を利用して実現することにより、超音波センサを小型化することが可能で、しかも、広いダイナミックレンジへの対応も可能な超音波センサ信号処理システムを提供することを目的としている。
【課題を解決するための手段】
【００１８】
上記の問題点を解決するため、本発明の超音波センサ信号処理システムは、
複数の超音波センサ素子からの入力信号を遅延加算することにより、対象物の位置を測定する超音波センサ信号処理システムであって、
前記超音波センサ素子からの入力信号を増幅させるプリアンプと、
ＭＯＳトランジスタとコンデンサからなるＢＢＤ素子を多段接続し、前記プリアンプから入力した信号を、遅延加算演算を行う各角度毎に所要の時間遅延して出力するＢＢＤブロックと、
前記ＢＢＤブロックから出力された各角度毎の信号を加算演算する加算器と、
前記加算器から出力された信号のピーク値を検出するピークホールド回路と、
前記ピークホールド回路から出力された信号と、基準電圧発生器より供給される閾値とを比較する比較器とで構成され、
前記ＢＢＤブロックの前に配置する前記プリアンプが、入力信号の受信音圧レベルに応じてゲインを変化可能なプリアンプであることを最も主要な特徴とする。
【発明の効果】
【００１９】
本発明によれば、ＢＢＤによる遅延加算演算の方式を利用したので、多数の超音波センサ素子を用いなくても、十分な精度で対象物の位置を検出できるとともに、アナログ信号のまま処理が行えるから、リアルタイム性が確保される。また、入力信号の受信音圧レベルに応じてゲインを変化可能なプリアンプをＢＢＤブロックの前に配置したので、ダイナミックレンジを広い高性能な超音波センサを提供できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態の一例について、図１及び図４〜図１３を用いて説明する。図１は、本実施例の超音波センサ信号処理システムの構成を説明するブロック図である。
【００２１】
１は、超音波センサ素子からの入力信号９１を増幅させるプリアンプ２と、アナログ信号を遅延させるＢＢＤ素子を多段接続し、プリアンプ２から入力した信号を、遅延加算演算を行う各角度毎に所要の時間遅延して出力するＢＢＤブロック３と、このＢＢＤブロック３から出力された各角度毎の信号を加算演算する加算器４と、この加算器４から出力された信号のピーク値を検出するピークホールド回路５と、このピークホールド回路５から出力された信号と、基準電圧発生器６より供給される基準電圧の閾値とを比較する比較器７とを備えた本実施例の超音波センサ信号処理システムである。なお、８は、ＢＢＤブロック３にクロックを入力するクロック発生器を、９２は、比較器７から出力される信号処理結果信号を示している。
【００２２】
プリアンプ２、ＢＢＤブロック３、クロック発生器８等の回路は、超音波センサ素子に比べて小さいことから、本実施例の超音波センサ信号処理システム１では、超音波センサ素子の近傍にこれらの回路を配置することができ、装置が大型化することはない。
【００２３】
本実施例のプリアンプ２は、入力信号の受信音圧レベルに応じてゲインを変化させることが可能な増幅器により構成されている。入力信号の受信音圧レベルに応じてゲインを変化させる手段としては、種々の構成が考えられるが、例えば、後述するように、対象物までの距離に応じてアンプゲインを変化させた複数のプリアンプを多段接続し、最適なプリアンプ２を選択して使用するように構成しても良い。また、プリアンプ２とは別に、ゲイン調整回路を設けて、プリアンプ２のゲインを調整するように構成しても良い。
【００２４】
ここで、本発明に用いるＢＢＤの基本構造と信号遅延動作の原理を説明する。図４は、ＮＭＯＳトランジスタにて構成したＢＢＤの基本構造を説明する回路図、図５は、クロック発生器８から入力されるクロックの波形を示す図である。
【００２５】
図４に示すように、ＢＢＤは、ＭＯＳトランジスタ３ａとコンデンサ３ｂからなる電荷転送要素（ＢＢＤ素子）を直列に多段接続した構造である。例えば、図４では、７２段のＢＢＤ素子を直列に接続して、電荷転送部３ｃを構成している。奇数番目のＭＯＳトランジスタと偶数番目のＭＯＳトランジスタには、同じ周波数で位相がほぼ反転した図５に示すようなクロックＣＰ１，ＣＰ２が入力される。
【００２６】
ＭＯＳトランジスタ３ａはスイッチとしての働きをし、クロックＣＰ１，ＣＰ２によってスイッチの開閉動作を行う。クロックＣＰ１，ＣＰ２のレベルが共にＬｏｗの場合、全てのＭＯＳトランジスタ３ａがＯＦＦとなり、コンデンサ３ｂに電荷が蓄積された状態（蓄積モード）となる。
【００２７】
クロックＣＰ１，ＣＰ２の内、何れか一方のレベルがＨｉｇｈの場合、対応するＭＯＳトランジスタ３ａのスイッチがＯＮとなり、隣接するコンデンサ３ｂから電荷が転送される状態（転送モード）となる。
【００２８】
このようにして、ＢＢＤブロック３では、蓄積モードにおいてコンデンサ３ｂに電荷が蓄積され、転送モードにおいて隣接するＢＢＤ素子に電荷が転送される。奇数番目のＭＯＳトランジスタ３ａと偶数番目のＭＯＳトランジスタ３ａにそれぞれ位相が反転したクロックＣＰ１，ＣＰ２を入力することによって、隣接するＢＢＤ素子間で電荷の転送と蓄積が繰返され、入力信号が順次転送されるのである。なお、図４において、３ｄは入力部を、３ｅは出力部を示している。
【００２９】
本実施例の超音波センサ信号処理システム１では、クロックＣＰ１，ＣＰ２の周期は、１μｓとしている。その場合、電荷転送部３ｃにおいて、ＢＢＤ素子の１段目から３段目に電荷が転送されるのに要する時間は、図５に示すように、１μｓとなる。
【００３０】
図１では、クロック発生器８は、例えば電圧制御発振器等から入力されたクロック周波数と同じ周波数で位相が反転したクロックを生成し、これら２つのクロックを１組としてＢＢＤブロック３に出力する。
【００３１】
図４〜図５における説明と同様に、ＢＢＤブロック３内のＭＯＳトランジスタ３ａは、クロック発生器８からの上記１組のクロックによりスイッチ動作を繰返し、プリアンプ２から入力した信号を遅延させる。
【００３２】
図６は、本実施例の超音波センサ信号処理システム１が対象とする走査範囲の一例を説明する図である。本実施例の超音波センサは、対象物の左右方向の位置と上下方向の位置を検出できる二次元アレイ化センサであり、何れの方向についても−４５度から４５度までの間で、５度単位で位置の検出が可能である。図７は、本実施例の超音波センサの走査範囲を立体的に表した模式図である。
【００３３】
本発明を用いて、図６〜図７に示すような二次元アレイ化センサを実現するには、超音波センサ素子を、例えば縦横にそれぞれ５個ずつ十字状に配列する方法が採用できる。図８では、簡単のため、例えば横方向に配置した５つの超音波センサ素子１〜５に接続されたＢＢＤブロック３の構成を説明する。
【００３４】
前述したように、クロックＣＰ１，ＣＰ２の周期を１μｓとする場合、ＢＢＤ素子の１段目から３段目に電荷が転送されるのに要する時間は１μｓとなる。例えば、図８の「センサ２」では、「２段ＢＢＤ」が横方向に計９段接続されているから、各「２段ＢＢＤ」の間でデータを取り出せば、１μｓずつ遅延した信号が取り出せる。同様に、「センサ３」では、「４段ＢＢＤ」が横方向に計９段接続されているから、各「４段ＢＢＤ」の間でデータを取り出せば、２μｓずつ遅延した信号が取り出せる。
【００３５】
例えば、０度の場合は、パルス発生器の正面に対象物が存在し、遅延処理をする必要がないから、図８の「Ｄｅｔｅｃｔ０°」の位置で信号を取り出し、加算器４で加算処理を行う。これに対して、例えば＋５度用の遅延処理を行う場合は、図８の「Ｄｅｔｅｃｔ＋５°」の位置で信号を取り出す。このようにすれば、「センサ２」〜「センサ５」に入力された信号を、それぞれ１μｓずつ遅延させて取り出し、加算器４で加算処理することができるからである。同様に＋１０度から＋４５度の場合は、図８の「Ｄｅｔｅｃｔ１０°」から「Ｄｅｔｅｃｔ＋４５°」の位置で信号を取り出す。
【００３６】
また、−５度から−４５度の場合は、上記とは逆に、「センサ１」の側ほど信号を遅延させる必要があるから、図８に示すように、「センサ１」側のＢＢＤ素子を「８段ＢＢＤ」としている。なお、１１は、後述するローパスフィルタを示している。
【００３７】
以上のような構成を有する本発明の超音波センサ信号処理システム１は、ＢＢＤブロック３を利用した遅延加算演算の方式を利用したので、Ａ／Ｄ変換を行わず、アナログ信号のまま処理が行えるから、リアルタイム性が確保される。また、入力信号の受信音圧レベルに応じてゲインを変化可能なプリアンプ２をＢＢＤブロック３の前に配置したので、広いダイナミックレンジに対応することも可能となる。
【００３８】
図９は、本実施例の超音波センサ信号処理システム１のより好ましい構成の一例を示す説明図である。なお、図９は、入力５チャンネル、方位１９分割の超音波センサ用のシステムであり、各構成部の括弧内の数字は回路の数を示している。また、図９中の丸付き数字は、後述する実施例の番号に一致している。
【００３９】
第２実施例は、ＢＢＤブロック３の前に、図９に示すように、複数のプリアンプ２ａ，２ｂ，２ｃ，２ｄを多段接続したことを特徴とする信号処理システムである。このように構成すれば、複数のプリアンプ２ａ〜２ｄで分担することができるから、例えば１つのプリアンプと別途設けたゲイン調整回路でゲインを変更する場合と比較すると、広いダイナミックレンジを得ることができる。
【００４０】
また、第３実施例は、ＢＢＤブロック３の前に、対象物までの距離に応じてアンプゲインを変化させた複数のプリアンプ２ａ，２ｂ，２ｃ，２ｄを多段接続し、対象物の検知距離に応じて決められたプリアンプ２ａ，２ｂ，２ｃ，２ｄの何れかにより、ゲインを変化させることを特徴とする超音波センサ信号処理システム１である。このようなプリアンプ２ａ〜２ｄのスペックの一例を、以下の表１及び表２に示す。
【００４１】
【表１】
2006242621.tif 000003
【００４２】
【表２】
2006242621.tif 000004
【００４３】
第３実施例の超音波センサは、表１に示すように、０．１ｍ〜５ｍまでの範囲にある対象物を対象とするが、このうち、０．１〜０．３ｍの範囲で検出された信号の増幅はアンプ１に、０．３〜０．９ｍの範囲で検出された信号の増幅はアンプ２に、０．９〜２．７ｍの範囲で検出された信号の増幅はアンプ３に、２．７〜５ｍの範囲で検出された信号の増幅はアンプ４に分担させるものである。なお、対象物までの距離は、例えば、反射波の受信時間を基に判断することができる。
【００４４】
そして、第３実施例では、各アンプのゲインを、例えば表２に示すように設計する。すなわち、０．１〜０．３ｍの範囲を分担するアンプ１のゲインは２１．１ｄＢ、０．３〜０．９ｍの範囲を分担するアンプ２のゲインは３１．０ｄＢ、０．９〜２．７ｍの範囲を分担するアンプ３のゲインは４１．９ｄＢ、２．７〜５ｍの範囲を分担するアンプ４のゲインは、４８．９ｄＢである。
【００４５】
このように、第３実施例では、広いダイナミックレンジを複数のプリアンプ２ａ〜２ｄで分担するとともに、対象物までの距離に応じてアンプゲインを変化させた複数のプリアンプ２ａ，２ｂ，２ｃ，２ｄを多段接続し、対象物の検知距離に応じてプリアンプ２ａ，２ｂ，２ｃ，２ｄの何れかを選択してゲインを変化させるように構成したので、安定した増幅をリアルタイムに行える上、広いダイナミックレンジの中でアンプゲインの変更を効果的に行えるという利点がある。
【００４６】
第４実施例は、多段接続された複数のプリアンプ２ａ〜２ｄの途中に、図９に示すように、入力信号のうち高周波信号を通過させるハイパスフィルタ１０を配置したことを特徴とする超音波センサ信号処理システム１である。
【００４７】
これは、図９において、１段目のプリアンプ２ａは、低周波ノイズもそのまま増幅するべきであるため、超音波センサ素子からの入力信号を直接入力して増幅するのに対し、２段目から４段目のプリアンプ２ｂ〜２ｄは、不要な低周波ノイズの周波数成分は除去することが望ましいため、多段接続された複数のプリアンプ２ａ〜２ｄの途中に、ハイパスフィルタ１０を配置したものである。なお、ハイパスフィルタ１０を配置する位置は、多段接続されたプリアンプ２ａ〜２ｄの途中であれば良いが、図９に示すように、第１段目のプリアンプ２ａの直後に配置すれば、第２段目のプリアンプ２ｂ以降は全て低周波ノイズが除去されているので、より望ましい。
【００４８】
第５実施例は、図８及び図９に示すように、加算器４の後ろに、入力信号のうち低周波信号を通過させるローパスフィルタ１１を配置したことを特徴とする超音波センサ信号処理システム１である。
【００４９】
これは、図１０（ｂ）に示すような超音波センサからの信号をＢＢＤブロック３で遅延させると、図１０（ａ）に示すように、ＢＢＤ遅延出力信号には、クロック発生器８から入力されるクロックＣＰ１，ＣＰ２のノイズ成分が含まれており、これを除去する必要があるからである。
【００５０】
従って、ＢＢＤブロックの後には、ローパスフィルタ１１を設ける必要があるが、実施例５では、特に、ローパスフィルタ１１を加算器４の後ろにのみ配置するように構成し、回路の個数を減らして、低コスト化を図っている。なお、図８及び図９の例では、ローパスフィルタ１１は計１９回路設けている。これは、−４５度〜４５度の範囲で５度単位で１９通りの遅延加算演算を行うからである。
【００５１】
第６実施例は、図１１（ａ）に示すように、入力信号の最大値を検出する最大値用回路５ａと、入力信号の最小値を検出する最小値用回路５ｂと、これらの回路により検出された最大値と最小値の差を求める減算回路５ｃとで、ピークホールド回路５を構成したことを特徴とする超音波センサ信号処理システム１である。
【００５２】
最大値用回路５ａは、図１１（ｂ）に示すように、加算器４で足し合わされた各角度毎の波形に対し、最大となるピーク値を検出する回路（ＭＡＸホールド回路）である。これに対して、最小値用回路５ｂは、図１１（ｃ）に示すように、加算器４で足しあわされた各角度毎の波形に対し、最小となるピーク値を検出する回路（ＭＩＮホールド回路）である。
【００５３】
このように構成した理由は、加算器４から出力される各角度毎の足し合わされた波形には、図１１（ｂ）及び（ｃ）に示すように、波形の後半部分に、ＢＢＤブロック３の処理に起因するオフセットが見られるため、波形の最初に表れる最大値と最小値に着目してその差を求めて比較すること（すなわち、各波形のpeak to peakの値を比較すること）が、オフセットの影響を受けず、望ましいからである。
【００５４】
第７実施例は、図１２（ａ）に示すように、ピークホールド回路５を、異なるホールドタイミングを持つ２つのピークホールド回路５１，５２からなる二面構成としたことを特徴とする超音波センサ信号処理システム１である。
【００５５】
ピークホールド５１は、図１２（ｂ）に示すように、２９４μｓ毎に１回、比較器７への出力とリセット処理を行っている。このリセット処理に要する時間５１ａは、数μｓ程度の短い時間であるが、この間に加算器４から足し合わされた遅延加算波形が入力されると、その信号を見落とす可能性がある。
【００５６】
そこで、第７実施例では、図１２（ａ）に示すように、ピークホールド回路５を、異なるホールドタイミングを持つ２つのピークホールド回路５１，５２からなる二面構成とした。すなわち、ピークホールド回路５２のリセット時間５２ａは、図１２（ｂ）に示すように、ピークホールド回路５１のリセット時間５１ａとは重ならないものである。このようにすれば、ピークホールド回路５１，５２の何れかで遅延加算波形を検出できるから、リセット時間５１ａ，５２ａによる不感帯を無くすことができ、上記の問題点を解消できる。なお、５３は、比較器７との接続を切り換える切換器を示している。
【００５７】
また、第８実施例は、ＢＢＤブロック３が正常に遅延動作するときのダイナミックレンジから、基準電圧発生器６の閾値の上下限値を決定するとともに、この上下限値の差を分割して、前記閾値を時間とともに変化させることを特徴とする超音波センサ信号処理システム１である。第８実施例は、比較器７に基準電圧を供給する基準電圧発生器６の閾値設定方法に関する実施例であり、好適な具体例の一例を示すと、以下の通りとなる。
【００５８】
例えば、ＢＢＤブロック３が、正常に動作する場合のＢＢＤレンジが５０ｍＶから５Ｖであった場合、ＢＢＤブロック３としては１００倍のダイナミックレンジがあることになる。一方、基準電圧発生器６の分解能は、装置の性能によってさまざまであるが、例えば６４分割の装置を使用する場合は、以下の計算を行う。
【００５９】
Ｇ64  ＝  １００
Ｇ    ＝  １．０７４６・・・
【００６０】
従って、この場合は、基準電圧発生器６の閾値は、初項が５０ｍＶ、公比１．０７４６の等比数列とする。このように、基準電圧を分割すれば、ＢＢＤブロック３のダイナミックレンジの中で、基準電圧発生器６の閾値をこのシステムに最適なように分割することができ、高い性能安定性を得ることができる。
【００６１】
最後に、第９実施例は、図１３（ａ）に示すように、入力信号の最大値を検出する最大値用回路５ａと、この最大値用回路と同一の回路５ａに、反転回路５ｄを通して反転させた入力信号を入力して、入力信号の最小値の絶対値を検出する回路５ａ及び５ｄと、これらの回路により検出された最大値と反転最小値の和を求める加算回路５ｅとで、ピークホールド回路５を構成したことを特徴とする超音波センサ信号処理システム１である。
【００６２】
第９実施例は、第６実施例のさらに望ましい実施形態である。すなわち、ピークホールド回路５には、最大値用と最小値用で性能に若干のばらつきがあるため、最大値を最大値用回路（ＭＡＸホールド回路）で、最小値を最小値用回路（ＭＩＮホールド回路）で検出して、その差を求める図１１の構成では、上記した回路の性能差に起因する誤差が生じる可能性がある。
【００６３】
そこで、第９実施例では、図１３のような構成を採用することにより、最大値用回路（ＭＡＸホールド回路）のみを用いて入力信号の最大値と反転最小値を把握するので、ホールド精度のばらつきによる誤差をなくすことができる。
【００６４】
なお、図示しないが、第９実施例は、最小値用回路のみで構成しても良い。すなわち、入力信号の最小値を検出する最小値用回路と、この最小値用回路と同一の回路に反転させた入力信号を入力して、入力信号の最大値に−１を乗じた値を検出する回路と、これらの回路により検出された最小値と反転最大値の和を求める加算回路とで、ピークホールド回路５を構成しても良い。何れの場合でも、同一の回路を使用するので、ホールド精度のばらつきによる誤差をなくすことができる。
【００６５】
以上説明したように、本発明の超音波センサ信号処理システム１は、ＢＢＤブロック３を利用した遅延加算演算を利用したので、多数の超音波センサ素子を用いなくても、十分な精度で対象物の位置を検出できる。また、Ａ／Ｄ変換を行わず、アナログ信号のまま処理が行えるから、リアルタイム性が確保される。また、入力信号の受信音圧レベルに応じてゲインを変化可能なプリアンプ２をＢＢＤブロック３の前に配置したので、広いダイナミックレンジに対応することも可能となる。
【００６６】
本発明は上記の例に限らず、各請求項に記載された技術的思想の範囲内で、適宜実施の形態を変更しても良いことはいうまでもない。例えば、角度分解能は実施例に示した５度単位のものに限らず、さらに細かく設定することも可能である。
【産業上の利用可能性】
【００６７】
本発明の超音波センサ信号処理システムは、１方向の走査に限らず、図６〜図７に示したように、左右及び上下の２方向の走査を行う超音波センサにも適用できる。
【図面の簡単な説明】
【００６８】
【図１】本発明の超音波センサ信号処理システムの構成を説明するブロック図である。
【図２】受信用の超音波センサ素子を４つ並べて構成される本発明の超音波センサに、角度θの方向から反射波が入射している状態を説明する図である。
【図３】図２の超音波センサ素子が受信した反射波の波形を、同じ時間軸上に表示した図である。
【図４】ＢＢＤの基本構造を説明する回路図である。
【図５】クロック発生器８から入力されるクロックの波形を示す図である。
【図６】本発明の超音波センサ信号処理システムが対象とする走査範囲の一例を説明する図である。
【図７】図６の走査範囲を立体的に表した模式図である。
【図８】本発明のＢＢＤブロックの構成の一例の詳細を説明する図である。
【図９】本発明の超音波センサ信号処理システムのより好ましい構成の一例を説明する図である。
【図１０】（ａ）は、ＢＢＤ遅延出力信号の波形を、（ｂ）は、超音波センサ素子からの入力信号の波形を示す図である。
【図１１】本発明の超音波センサ信号処理システムのより好ましいピークホールド回路の構成の一例を説明する図である。
【図１２】本発明の超音波センサ信号処理システムのより好ましいピークホールド回路の構成の他の例を説明する図である。
【図１３】本発明の超音波センサ信号処理システムのより好ましいピークホールド回路の構成の他の例を説明する図である。
【図１４】従来の超音波センサ信号処理システムを説明するブロック図である。
【符号の説明】
【００６９】
１  超音波センサ信号処理システム
２，２ａ，２ｂ，２ｃ，２ｄ  プリアンプ
３  ＢＢＤブロック
３ａ  ＭＯＳトランジスタ
３ｂ  コンデンサ
４  加算器
５，５１，５２  ピークホールド回路
５ａ  最大値用回路
５ｂ  最小値用回路
５ｃ  減算回路
５ｅ  加算回路
６  基準電圧発生器
７  比較器
１０  ハイパスフィルタ
１１  ローパスフィルタ
【図１】
2006242621.tif 000005
【図２】
2006242621.tif 000006
【図３】
2006242621.tif 000007
【図４】
2006242621.tif 000008
【図５】
2006242621.tif 000009
【図６】
2006242621.tif 000010
【図７】
2006242621.tif 000011
【図８】
2006242621.tif 000012
【図９】
2006242621.tif 000013
【図１０】
2006242621.tif 000014
【図１１】
2006242621.tif 000015
【図１２】
2006242621.tif 000016
【図１３】
2006242621.tif 000017
【図１４】
2006242621.tif 000018