(57)【要約】      （修正有）【課題】積層されたダイのダイボンディングが容易で、ワイヤボンディング作業が容易なパッケージを提供する。【解決手段】積層されたダイ２１，２９のパッケージは、上面の接触領域と該接触領域を取り囲む着陸パッド３３とを含むプリント基板２０を備えている。上記基板の反対側の面には、はんだボール３６が配置されている。これらのはんだボール３６は、基板内部の配線により着陸パッド３３に電気的に接続されている。プリント基板２０に実装されたダイ２１は、フレーム２３によって取り囲まれており、その上には第２のダイ２９が実装されている。ダイ２１のフレーム２３に設けたパッド２６と、ダイ２９のパッド３２はワイヤボンドによって、プリント基板２０の着陸パッドに電気的に接続される。【選択図】図２
2006287235.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
上記基板の上面の接触領域、および、該接触領域を取り囲む着陸パッドと、
基板内部の配線により上記着陸パッドに電気的に接続される、上記基板の上面とは反対側のはんだパッドと、
上記基板の上に実装されると共に、フレームによって取り囲まれたダイを含む、再構成されたダイと、
上記再構成されたダイの上に実装される上部のダイと、を含む積層されたダイのパッケージ。
【請求項２】
上記再構成されたダイと上記基板との間の接着部、および、上記再構成されたダイと上記上部のダイとの間の第２の接着部をさらに含む請求項１に記載の積層されたダイのパッケージ。
【請求項３】
上記再構成されたダイ上のボンドパッドと上記基板上の着陸パッドとの間のワイヤループ、および、上記上部のダイ上のボンドパッドと上記基板上の着陸パッドとの間のワイヤループとをさらに含む請求項１に記載の積層されたダイのパッケージ。
【請求項４】
上記フレームが高分子または金属材料を含む請求項１に記載の積層されたダイのパッケージ。
【請求項５】
上記再構成されたダイは、該再構成されたダイ上の中央で一列に並ぶボンドパッドから上記フレーム上のワイヤボンドパッドへと延びている再分配層（ＲＤＬ）を含む請求項１に記載の積層されたダイのパッケージ。
【請求項６】
上記再構成されたダイのフレーム上のワイヤボンドパッドと上記基板上の着陸パッドとの間の第１のワイヤループ、および、上記上部のダイ上のボンドパッドと上記基板上の着陸パッドとの間の第２のワイヤループをさらに含む請求項５に記載の積層されたダイのパッケージ。
【請求項７】
上記再構成されたダイと、上記上部のダイと、上記第１のワイヤループと、上記第２のワイヤループとは、モールドコンパウンドの中に埋設されている請求項６に記載の積層されたダイのパッケージ。
【請求項８】
上記基板は挿入プリント基板である請求項１に記載の積層されたダイのパッケージ。
【請求項９】
第２のフレームによって取り囲まれた第２のダイを含む、再構成された第２のダイをさらに含み、
上記再構成された第２のダイは、その大きさが上記再構成されたダイよりも小さく、かつ上記上部のダイよりも大きく、上記再構成されたダイの上に実装され、上記再構成された第２のダイの上に、上記上部のダイが実装される請求項１に記載の積層されたダイのパッケージ。
【請求項１０】
基板と、
上記基板の上面の接触領域と、
上記接触領域を取り囲む、上記基板の上面の着陸パッドと、
基板内部の配線により上記着陸パッドに電気的に接続される、上記基板の上面とは反対側のはんだパッドと、
上記基板の上記接触領域の上に実装された、再構成された第１のダイとを含むと共に、
上記再構成された第１のダイ上において、それぞれの上部に実装された、フレームを含む再構成された他のダイをさらに含み、
上記フレームの寸法は、上記再構成された第１のダイから、再構成された上部のダイまでの間に位置する、それぞれの再構成されたダイにおいて、上記第１のダイから上記上部のダイへと移るにしたがって短くなっている、積層されたダイのパッケージ。
【請求項１１】
キャリアプレートの表面に接着部を設ける工程と、
互いに隣接するダイ同士の間に隙間が形成されるように、上記接着部の上にダイを配置する工程と、
上記配置されたダイ同士の間に形成される上記隙間が成形封入物によって充填されるように、上記ダイのウェハを上記成形封入物によって成形する工程と、
上記キャリアプレートを剥離する工程と、
各ダイの活性面の上に再分配層を生成する工程と、
上記各ダイが個々のフレームによって取り囲まれるように、ダイシングによって上記ダイを分離することにより、再構成されたダイを形成する工程とを含む、再構成されたダイの製造方法。
【請求項１２】
上記ダイを分離する前に、上記ダイの裏面を研磨する工程をさらに含む請求項１１に記載の再構成されたダイの製造方法。
【請求項１３】
上記ダイを配置する工程は、初期段階の試験済みの優れたダイを配置する工程を含む請求項１１に記載の再構成されたダイの製造方法。
【請求項１４】
各ダイの裏面が、上記ウェハを成形している間に過度に成形される請求項１１に記載の再構成されたダイの製造方法。
【請求項１５】
互いに隣接する上記ダイ同士の間におけるそれぞれの隙間は、様々な大きさである請求項１１に記載の再構成されたダイの製造方法。
【請求項１６】
上記再構成されたダイのうちの１つを基板の上に実装する工程と、
上記再構成された１つのダイの上に、裸のダイを実装する工程と、
上記再構成された１つのダイを上記基板に電気的に接続する工程とをさらに含む請求１１に記載の再構成されたダイの製造方法。
【請求項１７】
上記裸のダイを上記基板と電気的に接続する工程をさらに含む請求項１６に記載の再構成されたダイの製造方法。
【請求項１８】
上記再構成されたダイを上記基板に電気的に接続する工程は、上記再構成されたダイ上のボンディングパッドから上記基板上の着陸パッドまでの間の、ワイヤボンディングを行う工程を含む請求項１６に記載の再構成されたダイの製造方法。
【請求項１９】
上記ボンディングパッドは、上記再構成されたダイのフレームの一部の上に配置され、
上記フレームの一部は、上記成形封入物を含む請求項１８に記載の再構成されたダイの製造方法。
【請求項２０】
上記接着部は、剥離可能な接着剤により構成されている請求項１１に記載の再構成されたダイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイスまたはコントローラといった集積回路を備えた、積層されたダイのパッケージに関するものである。
【背景技術】
【０００２】
集積回路が様々な用途に用いられることにより、より複雑な機能が実現されるようになったが、単一のチップ上で実現できる機能の数には限りがある。したがって、いくつもの機能を有する２つ以上のダイを積層する技術、および、上記のダイ同士、または、上記のダイと、ＰＣＢ（プリント基板）上に積層・実装する基部であるベース基板とを機械的・電気的に接続する方法が発展してきた。
【０００３】
様々なチップを接続する技術がいくつも知られている。従来の技術は、チップと、ダイ同士を電気的に接続するためのワイヤボンディングとを用いている。よく知られているパラメータを用いた、公知のプロセスがある。ダイを積層するこれらの技術（ＦＢＧＡ：上質の球体を格子状に整列させる）を用いて、チップを上下に配置し、ワイヤループをボンディングすることによって、ダイの接触部を基板上の接触パッドに接続する。
【０００４】
このワイヤボンディングについては、通常、ダイの中央部で一列に配置されているボンドパッドをダイの端部に移動することにより、ワイヤボンドループが長くならないようにする必要がある（電気性能）。このような移動（再分配層、ＲＤＬ）は、通常、銅（素地）と、ニッケル（被覆層）と、（接触に適した）金とからなる金属配線により行われる。この金属配線は、電気メッキまたは無電界メッキによって形成される。
【０００５】
図１（従来技術）によれば、第１のダイ１を、チップボンディングにより、基板または挿入プリント基板２に接着する。これは、第１のダイ１と挿入プリント基板２との間に接着部３を配置することにより行われる。なお、接着部３は、両側に接着剤を施したテープであってもよい。次に、第１のダイ１のボンドパッド４を、ワイヤループ６をワイヤボンディングすることにより、基板の接触パッド５に接続する。
【０００６】
次に、間隔素子またはスペーサ７を、第１のダイ１の上面に実装する必要がある。これは、接着部８または接着テープとのボンディングといった公知の技術によって行われる。スペーサ７は、第１のダイ１のボンドパッド４と基板２の接触パッド５との間のワイヤループ６を保護するために必要である。スペーサ７は、シリコンダイ、十分な厚さの接着テープ、または、他のあらゆる適した材料であってもよいが、スペーサ７の寸法（横幅）は、ダイ１の寸法（横幅）よりも小さくなければならない。
【０００７】
このステップの後、接着部１０または接着テープを用いて、スペーサ７に次のダイ９を実装する。次に、第１のダイ１と同じ接続工程、つまり、第２のダイ９のボンドパッド１１をワイヤループ１２によって基板２の接触パッド５に接続するという工程を行う必要がある。積層構造は、現在、成形封入物によって保護されている（裏面および端部の保護）。そして、基板２の接触パッド５に電気的に接続される（通常は、はんだ付けされている）はんだボール１４を、基板２における積層されたダイ１・９とは反対側の面に設ける。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記従来の技術では非常にコストがかかり（高精度での連続的な処理）、２つよりも多いダイが積層されている場合では、さらにコストがかかることがよく分かるだろう。
【０００９】
（スペーサが存在するために）接触面が複数形成されることにより、歩留りが低減される。さらに、上部のダイを突出させて接続しなければならず、この工程は、非常に薄いダイには危険度の高い工程である。これらのことは、スペーサを用いることによってパッケージの高さが確実に増すので必要ではあるが、それでもやはり、パッケージの高さ制限を満たさなければならない。さらに、ワイヤボンドされたパッケージにスペーサが用いられると、接触面が多く形成されるため、信頼性（例えば、耐湿性）が重要な問題となる。
【００１０】
ここで、半導体チップのパッケージの例が、ＵＳ特許出願公開番号２００３／００１５８０３  Ａ１に開示されている。上記半導体チップの寸法は同じであり、該半導体チップは、横方向の寸法が該半導体チップよりも小さいスペーサによって、間隙が設けられる。これにより、チップと、該チップに隣接するチップとが直接接触しないようにでき、積層されたチップのそれぞれをキャリア上のボンディングパッドとワイヤボンディングできる。
【００１１】
また、他の積層された複数のチップモジュールとその製造方法とが、ＥＰ  ０  ５７５０５１  Ｂ１に開示されている。この技術によれば、第１の素子（ダイ）は、接着剤によって基板に実装されている。第２の素子（ダイ）は、同様に接着剤によって第１の素子に実装されている。第３のダイは、第２のダイによって少なくとも部分的に支えられており、第２のダイは、第１のダイによって少なくとも部分的に支えられている。さらに、第２のダイは、電気的接触部が露出され、そこに正確にワイヤ接続できるように、位置決めされている。同様に、第３のダイが、第２のダイの電気的接触部が露出され、そこに正確にワイヤ接続できるように、位置決めされてもよい。なお、ダイの大きさは、上にいくにしたがって徐々に小さくなっている。
【００１２】
従来技術の課題は、非常に薄いダイを積層できるが、ダイの大きさは同じでなければならない点にある。
【課題を解決するための手段】
【００１３】
本発明の一例によれば、従来技術の限界を克服でき、アセンブリ技術を簡略化できる。
【００１４】
また、本発明の他の例によれば、パッケージ内の接触面の数を減らすことにより、積層されたダイのパッケージの信頼性が向上する。
【００１５】
さらに、本発明の更なる例によれば、パッケージの全長を短くするか、または、パッケージの全長を維持しながら、パッケージ内のチップの数を増やすことができる。
【００１６】
本発明の一形態では、シリコンの端部の周りに付加的な領域を設けて、ダイボンディングを行うために、下部のダイの構成を予め変更する。これにより、スペーサを用いなくてもよくなる。下部のダイは、成形（復元）によって高分子材料に埋設されることにより、ダイの周りにフレームが形成される。このフレームは四方に広がる領域（ファンアウト領域）であり、チップ領域は、今や、ダイにおける露出したシリコンよりも大きい。チップのパッドからパッケージの端部までの接続を分配するために用いられる再分配線を、フレームの端部まで延ばすことができる。ボンドワイヤ配線の位置を、同様に、フレームの端部に移す。これにより、基板上の下部のダイに、次のダイよりも広い領域を供給することができる。上記次のダイは、再構成された第１のダイの上面に接着部によって接着されたダイであってもよい。上部のダイにおける下部のダイへの投影領域外に位置する領域は、ワイヤボンディングによって第１のダイを基板または下部のダイに接続するために用いられる。
【００１７】
その結果、スペーサはもはや必要ではなく、全ての製造工程において、スペーサを取り付ける必要がなくなる。これにより、パッケージのコストが下がり、材料の接触面の数が低減するために信頼性が低減される。
【００１８】
本発明の他の特徴は、所定の全長でより多くのダイを積層できるか、または、２つの積層されたダイのパッケージの全長を短くすることができる点にある。
【００１９】
本発明の好ましい形態の１つの特徴は、高分子によって取り囲まれた再構成されたダイである。取り囲んでいる縁部は、シリコンダイの裏面および端部を保護し、このダイの活性面を被覆していない。また、ＲＤＩのシリコン領域（ファンアウト領域）の外側にボンドパッドを備えることができる。
【００２０】
再構成されたチップは、よく知られているウェハレベル技術によって製造される。ダイシング後の初期段階の試験済みの優れたダイを取り出し、互い（ファンアウト領域）の間隔をあけて表を下にして接着テープの上に取り付ける。次に、接着テープ上のダイを、上記高分子を用いてウェハごとに成形することにより再構成する。
【００２１】
ＲＤＬは、中央で一列に配置されるボンドパッドからウェハ上の再構成されたダイの端部までに形成されている（例えば、スパッタリング、および、メッキ）。高分子に埋設されたダイの端部では、このＲＤＬが、基板にワイヤボンドするための新たなボンドパッドとして用いられている。
【００２２】
ＲＤＬを備えた後、再構成されたウェハを、個々の再構成されたダイにダイスする。ボンドパッドの位置を変更することにより、（再構成された下部のダイとしての）より小さい基体（ファンアウト領域）を備えたダイを積層してもよいし、または、この再構成された下部のダイの上に標準的な初期段階のダイを積層してもよい。したがって、スペーサは必要ではなく、接着部のみが必要である。
【００２３】
また、下部のダイの寸法を大きくするフレームが設けられているために、本来は同じ寸法であるダイを積層することもできる。
【００２４】
〔図面の簡単な説明〕
本発明およびその利点をより完全に理解するために、図面を参照しながら、以下の記載を参照されたい。
図１は、従来技術に関する挿入プリント基板上の積層されたダイを示す図である。
図２は、挿入プリント基板上の再構成されたダイと、再構成されたダイ上に実装された第２のダイとを備えた本発明の好ましい実施形態における積層されたダイの一形態を示す図である。
図３ａ〜図３ｈは、再構成されたダイを実現するための製造工程を示す図である。
図４ａ〜図４ｆは、本発明の好ましい実施形態に関するダイを積層するための処理の流れを示す図である。
図５は、挿入プリント基板に積層され、該挿入プリント基板にそれぞれ電気的に接続された３つのダイを備えた一例を示す図である。
【発明を実施するための最良の形態】
【００２５】
図２は、挿入プリント基板２０の上に再構成されたダイ２１を実装した、本発明の一実施形態を示している。この再構成されたダイ２１は、液体接着部２２または接着テープ２２を用いて、挿入プリント基板２０に実装されている。上記の再構成されたダイ２１のダイ領域（四方に広がる領域（ファンアウト領域））を増やすために、再構成されたダイ２１にフレーム２３が設けられている。この再構成されたダイ２１の上面または活性面に、ＲＤＬ層２４が設けられている。このＲＤＬ層２４は、再構成されたダイ２１の中央で一列に配置されたボンドパッド２５を、フレーム２３上に配置されたワイヤボンドパッド２６に移動させるものである。このワイヤボンドパッド２６を、ワイヤループ２８を介して、挿入プリント基板２０上の着陸パッド２７に接続できる。この配線を、上端のダイを組み立てた後の工程において行ってもよい。
【００２６】
次に、第２のダイ２９は、接着剤または接着テープ３０を用いて、再構成されたダイ２１の上面に接着されたダイである。このダイ２９は、３つ以上のダイを積層する下部のダイよりもファンアウト領域が狭い、再構成されたダイであってもよいし、または、ファンアウト領域を有していないがＲＤＬを有した初期段階のチップであってもよい。第２のダイ２９（および、続く全てのダイ）にも、ＲＤＬを設ける。これにより、中央で一列に配置されたボンドパッド３１を、第２のダイ２９の縁部に位置するワイヤボンドパッド３２に移動させることができる。これらのワイヤボンドパッド３２は、挿入プリント基板２０の着陸パッド３３に接続されているか、または、ワイヤループ３４によって下部のチップのボンドパッドに接続されている。２つの積層されたダイを備えたこの構造は、ワイヤループ２８・３４を保護するために、封入物３５によって取り囲まれている。
【００２７】
挿入プリント基板２０の下面には、着陸パッド２７・３３に接続された、はんだボール３６が設けられている。
【００２８】
図３ａ〜図３ｈは、再構成されたダイ２１を実現するための製造工程を簡略化して示した図である。始めに、キャリアプレート４０（シリコンウェハであってもよい）または他の適切なプレートを設ける。このプレート４０は、一時的に用いられるだけである。プレート４０を図３ａに示す。図３ｂに示すように、キャリアプレート４０の上に、剥離できる接着テープ４１を実装する。
【００２９】
図３ｃを参照すると、接着部４１の上に、互いに十分な隙間（ファンアウト領域）を有すると共に、キャリアプレート４０の方向に活性面を有する、初期段階の試験済みの優れたダイ４２を配置する。配置されたダイの裏面および端部は、図３ｄに示すように、ウェハを成形することにより、再構成されたウェハ（成形封入物）４３に成形される。このように、各ダイ４２は、フレーム４４によって取り囲まれる。
【００３０】
この成形工程の後、図３ｅに示すように、キャリアプレート４０を除去できる。図３ｆは、上記チップと取り囲んでいる高分子フレーム４４との間の接触面を覆うダイ４２の活性面にＲＤＬ４５を備える簡略化された工程を示している。上記ダイ４２の活性面にＲＤＬ４５を備える方法は、スパッタリング法、リソグラフィー法およびメッキによる方法がある。このＲＤＬ４５は、あらゆる導電性材料に対して無電界メッキを施してもよいし、焼き付けを施してもよい。次に、図３ｇに示すように、ダイの裏面からモールドコンパウンド（型用化合物）を除去して、ダイ４２の厚さを薄くするためにダイ４２の裏面を研磨する。そして、図３ｈに示すように、再構成されたダイ２１は、各ダイ４２が個々のフレーム４９によって取り囲まれるように、ダイシングを行うことにより切り離される。
【００３１】
図４ａ〜図４ｆは、本発明の一実施形態に関する２つのダイを積層する、簡略化された処理工程を示す断面図である。始めに、図４ａに示すように、再構成されたダイ２１がダイボンドされる領域の挿入プリント基板２０の上面に、ダイ接着部または接着テープ２２を設ける。ダイボンディングの前の個々の工程において、この接着部を焼き付けしてもよいし、または、この接着テープをラミネートしてもよい。挿入プリント基板２０に沿って、着陸パッド２７・３３と、はんだボール３６（図４ｆに示す）を供給するためのはんだパッド４６とを設ける。再構成されたダイ２１（例えば、図３）は、挿入プリント基板２０にダイボンドされる。
【００３２】
他の接着層または接着テープ３０を、焼き付け、分配、または、他の全ての技術によって下部のダイの上に設ける。再構成された下部のダイ２１よりも外部寸法が小さい次のダイ２９は、ここでは、下部のダイにダイボンドされている。このダイ２９は、他の再構成されたダイであってもよいし、または、ファンアウト領域のない標準的な初期段階のシリコンダイであってもよい。ボンドパッド２６・３２は、それぞれ、ワイヤループ２８・３４によって着陸パッド２７・３３に接続されている。これらのダイを、図４ｄに示したように接続してもよいし、または、上端のダイ２９を、下部のダイに接続して、このダイをその後挿入プリント基板２０に接続してもよい。このボンディング技術はよく知られており、横寸法を短くすることができる。チップの選択的な接続によってのみ、ダイ同士が個々にボンディングされる必要がある。
【００３３】
図４ｅは、シリコンダイ２１・２９およびワイヤループ２８・３４を機械的に保護するための成形封入物４３によって成形した後の、図３の積層されたダイのアッセンブリを示している。図４ｆから分かるように、はんだボール３６が取り付けられている。
【００３４】
図５は、基板２０に積層された３つのダイ２１・２９・４７を有する一例を示している。ダイ２１・４７は、図３ｈの再構成されたダイであり、再構成されたダイ４７の寸法（横幅）は、再構成されたダイ２１の寸法（横幅）よりも小さい。再構成されたダイ４７のフレーム４９（ファンアウト領域）は、再構成されたダイ２１のフレーム２３よりも小さい。上端のダイ２９は、フレームのない裸のダイであるが、ＲＤＬ４５が設けられていてもよく、あるいは、同様に再構成されたダイであってもよい。これらのダイの横寸法は、下端から上端になるにつれて短くなっている必要がある。これにより、各レベル（ダイ）から挿入プリント基板上の着陸パッド２７・３３にワイヤボンディングを行うことができる。このように、図４ｄと同様、電気接続が行われる。
【００３５】
なお、積層されるダイの数を限定していないということに、留意されたい。
【００３６】
上記の実施形態では、それぞれ、ＲＤＬ４５は、中央のボンドパッドをチップの周辺部分に再分配するために備えられている。しかし、本発明の概念は、周辺に形成されたボンドパッドを含んだチップにも該当することを理解されたい。これらのチップは、ＲＤＬ４５を用いなくてもよく、または、ダイ上の周辺パッドをフレーム２３に再分配するためにのみＲＤＬを用いてもよい。したがって、本発明は、ＲＤＬを含んでいない実施形態にも同様に該当する。
【図面の簡単な説明】
【００３７】
【図１】従来技術に関する挿入プリント基板上の積層されたダイを示す図である。
【図２】挿入プリント基板上の再構成されたダイと、再構成されたダイ上に実装された第２のダイとを備えた本発明の好ましい実施形態における積層されたダイの一形態を示す図である。
【図３Ａ】再構成されたダイを実現するための製造工程を示す図である。
【図３Ｂ】再構成されたダイを実現するための製造工程を示す図である。
【図３Ｃ】再構成されたダイを実現するための製造工程を示す図である。
【図３Ｄ】再構成されたダイを実現するための製造工程を示す図である。
【図３Ｅ】再構成されたダイを実現するための製造工程を示す図である。
【図３Ｆ】再構成されたダイを実現するための製造工程を示す図である。
【図３Ｇ】再構成されたダイを実現するための製造工程を示す図である。
【図３Ｈ】再構成されたダイを実現するための製造工程を示す図である。
【図４Ａ】本発明の好ましい実施形態に関するダイを積層するための処理の流れを示す図である。
【図４Ｂ】本発明の好ましい実施形態に関するダイを積層するための処理の流れを示す図である。
【図４Ｃ】本発明の好ましい実施形態に関するダイを積層するための処理の流れを示す図である。
【図４Ｄ】本発明の好ましい実施形態に関するダイを積層するための処理の流れを示す図である。
【図４Ｅ】本発明の好ましい実施形態に関するダイを積層するための処理の流れを示す図である。
【図４Ｆ】本発明の好ましい実施形態に関するダイを積層するための処理の流れを示す図である。
【図５】挿入プリント基板に積層され、該挿入プリント基板にそれぞれ電気的に接続された３つのダイを備えた一例を示す図である。
【図１】
2006287235.tif 000003
【図２】
2006287235.tif 000004
【図３Ａ】
2006287235.tif 000005
【図３Ｂ】
2006287235.tif 000006
【図３Ｃ】
2006287235.tif 000007
【図３Ｄ】
2006287235.tif 000008
【図３Ｅ】
2006287235.tif 000009
【図３Ｆ】
2006287235.tif 000010
【図３Ｇ】
2006287235.tif 000011
【図３Ｈ】
2006287235.tif 000012
【図４Ａ】
2006287235.tif 000013
【図４Ｂ】
2006287235.tif 000014
【図４Ｃ】
2006287235.tif 000015
【図４Ｄ】
2006287235.tif 000016
【図４Ｅ】
2006287235.tif 000017
【図４Ｆ】
2006287235.tif 000018
【図５】
2006287235.tif 000019
【外国語明細書】
2006287235000001.pdf