(57)【要約】【課題】  複数の回路間でデータ転送するために必要な配線数を減らし、回路の端子数を減らしＬＳＩ面積を小型にすることや回路間の接続配線に必要な面積を少なくできる電子回路を提供する。【解決手段】  データ通信の主導権をもつマスター回路１０２と、１６ビットハンドシェーク回路１００，３２ビット非ハンドシェーク回路１０１のいずれか一方との間でデータ通信を行うが、回路１００のＤＫ信号線と、回路１００とデータ通信する場合に遊休となるデータ信号線とを兼用し、切替器１０３，１０４により信号を切り替える。切替には、回路１００がマスター回路１０２の通信相手であることを示すチップセレクト信号ＣＳ０を用いる。【選択図】  図１（ａ）
2006031457.tif 000002
【特許請求の範囲】
【請求項１】
複数本のデータ信号線と、通信を制御する制御信号線とを用いて複数の回路間でデータ通信を行う電子回路において、
ｍ本（ｍは１以上の整数）の第１のデータ信号線を使用してデータ通信を行う第１の回路と、
ｎ本（ｎはｎ≧ｍ＋１を満たす整数）の第２のデータ信号線を使用してデータ通信を行う第２の回路と、
データ通信の主導権を持ちｎ本の第３のデータ信号線を使用して前記第１または第２の回路との間のデータ通信を行うマスター回路と、
前記マスター回路が前記第１の回路とデータ通信を行う場合に、遊休状態となるデータ信号線を制御信号線として使用可能な兼用線とする信号線機能切替回路とを備えた、
ことを特徴とする電子回路。
【請求項２】
請求項１に記載の電子回路において、
前記信号線機能切替回路は、
前記マスター回路が前記第１の回路の制御信号線として前記遊休状態となるデータ信号線を用いるか否かを切替える第１の切替器を有し、
該第１の切替器は、前記マスター回路が前記第１の回路を通信相手として選択する期間は前記遊休状態となるデータ信号線を前記第１の回路の制御信号線として用い、
前記マスター回路が前記第１の回路を通信相手として選択しない期間は前記遊休状態となるデータ信号線を本来のデータ信号線として用いるように切替を行うことで、該遊休状態となるデータ信号線を前記兼用線とする、
ことを特徴とする電子回路。
【請求項３】
請求項２に記載の電子回路において、
前記信号線機能切替回路は、
前記兼用線に対し、前記第１の回路内において制御信号線として用いるか、何もドライブしないハイインピーダンス（以下、Ｈｉ−ｚと称す）状態にするかの切替を行う第２の切替器をさらに有し、
該第２の切替器は、前記マスター回路が前記第１の回路を通信相手として選択する期間は前記兼用線を前記制御信号線として用い、
前記マスター回路が前記第１の回路を通信相手として選択しない期間は前記兼用線を前記Ｈｉ−ｚ状態にするように切替を行う、
ことを特徴とする電子回路。
【請求項４】
請求項１に記載の電子回路において、
前記マスター回路のｎ本の第３のデータ信号線は該ｎ本の全ておよび該ｎ本中のｍ本と前記第２の回路のｎ本の第２のデータ信号線および前記第１の回路のｍ本の第１のデータ信号線とがそれぞれ接続されることで、該マスター回路と前記第１，第２の回路とが接続される、
ことを特徴とする電子回路。
【請求項５】
請求項１に記載の電子回路において、
前記遊休状態となるデータ信号線は、前記第３のデータ信号線中の（ｎ−ｍ）本の少なくとも一部であり、
前記信号線機能切替回路は、
前記遊休状態となるデータ信号線から分岐し前記第１の回路の制御信号ポートに接続される分岐線をさらに有し、
前記兼用線は前記遊休状態となるデータ信号線および前記分岐線からなる、
ことを特徴とする電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に関するものであり、特に、複数の回路間でデータ信号線とデータ信号の送受信を制御する制御信号線とを用いて相互にデータの受け渡しを行う回路の改良を図ったものに関する。
【背景技術】
【０００２】
従来の電子回路は、複数の回路とマスター回路とのデータ送受信に際し、データ信号線と制御信号線とを独立して設けている（例えば、非特許文献１参照。）。
【０００３】
図２は非特許文献１に記載のＬＳＩをマスター回路として用いた場合の回路構成例である。
【０００４】
図において、２００は、１６ビットのデータ信号線を用いるハンドシェーク型の回路である。
２０１は、３２ビットのデータ信号線を用いる非ハンドシェーク型の回路である。
２０２は、データ通信の主導権を持つマスター回路である。
【０００５】
１６ビットハンドシェーク回路２００のデータ信号線１６本は、マスター回路２０２のデータＤＡＴＡ［３１：１６］信号線に接続されている。なおこのデータＤＡＴＡ［３１：１６］信号線はデータＤＡＴＡ［３１］信号線ないしデータＤＡＴＡ［１６］信号線を意味する。
【０００６】
１６ビットハンドシェーク回路２００は、制御信号線として、ハンドシェークのアクナレッジ信号ＤＫ信号線２０７と、チップセレクト信号ＣＳ０信号線２０５とを有する。このチップセレクト信号ＣＳ０信号線２０５にチップセレクト信号としてＬレベルが入力される期間は１６ビットハンドシェーク回路２００自身が通信相手としてマスター回路２０２から指定されていることを示す。
【０００７】
３２ビット非ハンドシェーク回路２０１のデータ信号線３２本は、マスター回路２０２のデータＤＡＴＡ［３１：０］信号線に接続されている。
【０００８】
３２ビット非ハンドシェーク回路２０１は、制御信号線として、チップセレクト信号ＣＳ１信号線２０６を有する。このチップセレクト信号ＣＳ１信号線２０６にチップセレクト信号としてＬレベルが入力される期間は３２ビット非ハンドシェーク回路２０１自身が通信相手としてマスター回路２０２から指定されていることを示す。このＣＳ１信号線２０６および前述のＣＳ０信号線２０５はともにマスター回路２０２のチップセレクト信号発生部２１０と接続されている。
【０００９】
マスター回路２０２はデータ通信相手を指定するときに、チップセレクト信号線ＣＳ０およびＣＳ１のいずれか一方がＬレベルとなるように、チップセレクト信号発生部２１０がスケジューリングアルゴリズム等により適宜制御している。
【００１０】
また、マスター回路２０２および１６ビットハンドシェーク回路２００内で、ＤＫ信号送受信部２１１および２１２はそれぞれハンドシェーク通信を行う際のＤＫ信号発生源となっている。
【００１１】
次に動作について説明する。マスター回路２０２は１６ビットハンドシェーク回路２００，３２ビット非ハンドシェーク回路２０１のいずれか一方との間で１対１の通信を行う。即ち、マスター回路２０２内のチップセレクト信号発生部２１０は予め定められたスケジューリングアルゴリズム等により１６ビットハンドシェーク回路２００，３２ビット非ハンドシェーク回路２０１のいずれか一方を選択状態にする。
【００１２】
（ａ）  マスター回路２０２と１６ビットハンドシェーク回路２００との間でデータ通信を行う場合、
チップセレクト信号発生部２１０はＣＳ０信号線２０５をＬレベルに設定し、ＣＳ１信号線２０６をＨレベルに設定する。これにより、１６ビットハンドシェーク回路２００がマスター回路２０２の通信相手として選択され、両者は、データＤＡＴＡ［３１：０］信号線中のデータＤＡＴＡ［３１：１６］信号線を介してデータ信号を授受し、ＤＫ信号線２０７を介してＤＫ信号を授受することにより、ハンドシェーク通信によりデータを授受することができる。
【００１３】
（ｂ）  マスター回路２０２と３２ビット非ハンドシェーク回路２０１との間でデータ通信を行う場合、
チップセレクト信号発生部２１０はＣＳ０信号線２０５をＨレベルに設定し、ＣＳ１信号線２０６をＬレベルに設定する。これにより、３２ビット非ハンドシェーク回路２０１がマスター回路２０２の通信相手として選択され、両者は、データＤＡＴＡ［３１：０］信号線を介してデータを授受することができる。
【非特許文献１】“MN103E010H/040H LSI説明書”  松下電器産業株式会社、２００２年９月  [平成１６年３月３０日検索]、インターネット＜URL: https://www.semicon.panasonic.co.jp/cgi-bin/micom/manual/download/dwld_products.cgi?email=general&mode=general&lang=3&type=0&series=MN103E00＞
【発明の開示】
【発明が解決しようとする課題】
【００１４】
このように、従来技術では、マスター回路とそのデータ信号線に接続された複数の回路との間の通信を時分割で行うことにより、データ信号線の共通化を図っている。
【００１５】
しかしながら、この従来例の構成では、マスター回路と１６ビットハンドシェーク回路との間でデータ通信を行う場合に使うＤＫ信号線と、マスター回路と３２ビット非ハンドシェーク回路との間でデータ通信を行う場合に使うデータＤＡＴＡ［１５：０］信号線のように、同時には使用されない信号線であっても、信号の数だけ独立した配線が必要であり、マスター回路の端子数が多くなる。このため、マスター回路をＬＳＩで構成した場合に、その内部のロジック回路を縮小できたとしても、パッドの数で決まる最小の寸法よりも小さい半導体チップとして形成できない問題が発生する。また、配線基板上の配線に要する面積もしくは半導体回路上の配線に要する面積が大きくなるという課題があった。
【００１６】
本発明は上記のような従来のものの問題点を解決するためになされたもので、半導体集積回路化する際にパッドの数を減少でき、その分半導体チップや配線に要する面積を縮小できる電子回路を得ることを目的としている。
【課題を解決するための手段】
【００１７】
本発明は、上記のような従来のものの問題点を解決するためになされたもので、本発明の請求項１の電子回路は、複数本のデータ信号線と、通信を制御する制御信号線とを用いて複数の回路間でデータ通信を行う電子回路において、ｍ本（ｍは１以上の整数）の第１のデータ信号線を使用してデータ通信を行う第１の回路と、ｎ本（ｎはｎ≧ｍ＋１を満たす整数）の第２のデータ信号線を使用してデータ通信を行う第２の回路と、データ通信の主導権を持ちｎ本の第３のデータ信号線を使用して前記第１または第２の回路との間のデータ通信を行うマスター回路と、前記マスター回路が前記第１の回路とデータ通信を行う場合に、遊休状態となるデータ信号線を制御信号線として使用可能な兼用線とする信号線機能切替回路とを備えた、ことを特徴とするものである。
【００１８】
また、本発明の請求項２の電子回路は、請求項１に記載の電子回路において、前記信号線機能切替回路は、前記マスター回路が前記第１の回路の制御信号線として前記遊休状態となるデータ信号線を用いるか否かを切替える第１の切替器を有し、該第１の切替器は、前記マスター回路が前記第１の回路を通信相手として選択する期間は前記遊休状態となるデータ信号線を前記第１の回路の制御信号線として用い、前記マスター回路が前記第１の回路を通信相手として選択しない期間は前記遊休状態となるデータ信号線を本来のデータ信号線として用いるように切替を行うことで、該遊休状態となるデータ信号線を前記兼用線とする、ことを特徴とするものである。
【００１９】
また、本発明の請求項３の電子回路は、請求項２に記載の電子回路において、前記信号線機能切替回路は、前記兼用線に対し、前記第１の回路内において制御信号線として用いるか、何もドライブしないハイインピーダンス（以下、Ｈｉ−ｚと称す）状態にするかの切替を行う第２の切替器をさらに有し、該第２の切替器は、前記マスター回路が前記第１の回路を通信相手として選択する期間は前記兼用線を前記制御信号線として用い、前記マスター回路が前記第１の回路を通信相手として選択しない期間は前記兼用線を前記Ｈｉ−ｚ状態にするように切替を行う、ことを特徴とするものである。
【００２０】
また、本発明の請求項４の電子回路は、請求項１に記載の電子回路において、前記マスター回路のｎ本の第３のデータ信号線は該ｎ本の全ておよび該ｎ本中のｍ本と前記第２の回路のｎ本の第２のデータ信号線および前記第１の回路のｍ本の第１のデータ信号線とがそれぞれ接続されることで、該マスター回路と前記第１，第２の回路とが接続される、ことを特徴とするものである。
【００２１】
また、本発明の請求項５の電子回路は、請求項１に記載の電子回路において、前記遊休状態となるデータ信号線は、前記第３のデータ信号線中の（ｎ−ｍ）本の少なくとも一部であり、前記信号線機能切替回路は、前記遊休状態となるデータ信号線から分岐し前記第１の回路の制御信号ポートに接続される分岐線をさらに有し、前記兼用線は前記遊休状態となるデータ信号線および前記分岐線からなる、ことを特徴とするものである。
【発明の効果】
【００２２】
本発明は、共通の信号線を共有する複数の回路間で、時分割で信号線を使用している点を考慮し、全てのデータ信号線を使わない回路とのデータ通信時にはその使用されていない（遊休状態の）データ信号線を制御信号線として使用することにより、制御信号線を別に設ける必要がなくなり、総配線数を減らすことができる。
【００２３】
したがって、マスター回路の端子数が減り、マスター回路をＬＳＩ等の半導体回路で構成した場合に、端子数で半導体回路の面積が決まってしまうことを防ぐことができ、また、複数回路間を接続する配線基板もしくは半導体回路の面積を削減することができる。
【００２４】
即ち、本願の請求項１の発明によれば、複数本のデータ信号線と、通信を制御する制御信号線とを用いて複数の回路間でデータ通信を行う電子回路において、ｍ本（ｍは１以上の整数）の第１のデータ信号線を使用してデータ通信を行う第１の回路と、ｎ本（ｎはｎ≧ｍ＋１を満たす整数）の第２のデータ信号線を使用してデータ通信を行う第２の回路と、データ通信の主導権を持ちｎ本の第３のデータ信号線を使用して前記第１または第２の回路との間のデータ通信を行うマスター回路と、前記マスター回路が前記第１の回路とデータ通信を行う場合に、遊休状態となるデータ信号線を制御信号線として使用可能な兼用線とする信号線機能切替回路とを備えたので、遊休状態となる信号線を制御信号線として用いることができ、これにより、本来の制御信号線が省略でき、その分、マスター回路の端子数を削減でき、マスター回路をＬＳＩ等の半導体回路で構成した場合に、端子数で半導体回路の面積が決定されてしまうことを防ぐことができ、また、複数の回路間を接続する配線基板もしくは半導体回路の面積を削減することができる効果がある。
【００２５】
また、本願の請求項２の発明によれば、請求項１に記載の電子回路において、前記信号線機能切替回路は、前記マスター回路が前記第１の回路の制御信号線として前記遊休状態となるデータ信号線を用いるか否かを切替える第１の切替器を有し、該第１の切替器は、前記マスター回路が前記第１の回路を通信相手として選択する期間は前記遊休状態となるデータ信号線を前記第１の回路の制御信号線として用い、前記マスター回路が前記第１の回路を通信相手として選択しない期間は前記遊休状態となるデータ信号線を本来のデータ信号線として用いるように切替を行うことで、該遊休状態となるデータ信号線を前記兼用線とするようにしたので、遊休状態のデータ信号線を制御信号線あるいは本来のデータ信号として用いるように切替える第１の切替器を、マスター回路がデータ通信の相手としてどの回路を選択するかに応じて切替えるという簡単な制御で、遊休状態のデータ信号線を制御信号線あるいは本来のデータ信号として兼用することが可能となる効果がある。
【００２６】
また、本願の請求項３の発明によれば、請求項２に記載の電子回路において、前記信号線機能切替回路は、前記兼用線に対し、前記第１の回路内において制御信号線として用いるか、何もドライブしないハイインピーダンス（以下、Ｈｉ−ｚと称す）状態にするかの切替を行う第２の切替器をさらに有し、該第２の切替器は、前記マスター回路が前記第１の回路を通信相手として選択する期間は前記兼用線を前記制御信号線として用い、前記マスター回路が前記第１の回路を通信相手として選択しない期間は前記兼用線を前記Ｈｉ−ｚ状態にするように切替を行うようにしたので、マスター回路がデータ通信の相手としてどの回路を選択するかに応じて切替えるという簡単な制御で、マスター回路が第２の回路を選択する場合に、第１の回路に兼用線を介してデータ信号が進入するのを防止できる効果がある。
【００２７】
また、本願の請求項４の発明によれば、請求項１に記載の電子回路において、前記マスター回路のｎ本の第３のデータ信号線は該ｎ本の全ておよび該ｎ本中のｍ本と前記第２の回路のｎ本の第２のデータ信号線および前記第１の回路のｍ本の第１のデータ信号線とがそれぞれ接続されることで、該マスター回路と前記第１，第２の回路とが接続されるようにしたので、マスター回路からの第３のデータ信号線のｎ本の一部を使用して第１の回路が、全部を使用して第２の回路がそれぞれ接続されるバス構造を有する電子回路において、遊休状態のデータ信号線を制御信号線あるいは本来のデータ信号として兼用することが可能となる効果がある。
【００２８】
また、本願の請求項５の発明によれば、請求項１に記載の電子回路において、前記遊休状態となるデータ信号線は、前記第３のデータ信号線中の（ｎ−ｍ）本の少なくとも一部であり、前記信号線機能切替回路は、前記遊休状態となるデータ信号線から分岐し前記第１の回路の制御信号ポートに接続される分岐線をさらに有し、前記兼用線は前記遊休状態となるデータ信号線および前記分岐線からなるようにしたので、遊休状態のデータ信号線を制御信号線あるいは本来のデータ信号として兼用できるとともに、第１の回路に制御信号を導入することが可能となる効果がある。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について、図面を用いて説明する。
図１（ａ）は、本発明の実施の形態１による電子回路の構成図である。
【００３０】
図において、１００番台の符号は図２における２００番台の符号に相当するものである。即ち、１００は、１６ビットのデータ信号線を用いるハンドシェーク型の回路（第１の回路）である。この１６ビットハンドシェーク回路１００において、ＣＰは制御信号としてＤＫ信号が入出力される制御信号ポートである。
【００３１】
１０１は、３２ビットのデータ信号線を用いる非ハンドシェーク型の回路（第２の回路）である。
１０２は、データ通信の主導権を持つマスター回路である。
【００３２】
このマスター回路１０２において、１１０はチップセレクト信号発生部、１１１はＤＫ信号を送信あるいは受信するＤＫ信号送受信部、１０３はデータＤＡＴＡ［１５］信号線のデータとＤＫ信号とを切り替える第１の切替器である。
【００３３】
また、１６ビットハンドシェーク回路１００において、１１２はＤＫ信号を送信あるいは受信するＤＫ信号送受信部、１０４はＤＫ信号とハイインピーダンス状態とを切り替える第２の切替器である。
【００３４】
１６ビットハンドシェーク回路１００のデータ信号線１６本は、マスター回路１０２のデータＤＡＴＡ［３１：１６］信号線に接続されている。
【００３５】
１６ビットハンドシェーク回路１００は、制御信号線として、ハンドシェークのアクナレッジ信号ＤＫ線（以下、ＤＫ信号線とも称す）１０７と、チップセレクト信号ＣＳ０線（以下、ＣＳ０信号線とも称す）１０５とを有する。このＣＳ０信号線１０５にチップセレクト信号としてＬレベルが入力される期間は１６ビットハンドシェーク回路１００自身が通信相手としてマスター回路１０２から指定されていることを示す。この１６ビットハンドシェーク回路１００のＤＫ信号線１０７は、マスター回路１０２のデータＤＡＴＡ［１５］信号線１０８に接続されている。
【００３６】
１５０は、データＤＡＴＡ［１５］信号線１０８の機能を切替える信号線機能切替回路である。
【００３７】
この信号線機能切替回路１５０は前記切替器１０３，１０４、データＤＡＴＡ［１５］信号線（遊休状態となるデータ信号線）１０８、およびＤＫ信号線（分岐線）１０７とを有し、マスター回路１０２が１６ビットハンドシェーク回路１００とデータ通信を行う場合に遊休状態となるデータＤＡＴＡ［１５］信号線１０８およびこれから分岐する分岐線１０７の両者をＤＫ信号線（制御信号線）として使用可能な兼用線とするものである。
【００３８】
３２ビット非ハンドシェーク回路１０１のデータ信号線３２本は、マスター回路１０２のデータＤＡＴＡ［３１：０］信号線に接続されている。
【００３９】
３２ビット非ハンドシェーク回路１０１は、制御信号線として、チップセレクト信号ＣＳ１線（以下、ＣＳ１信号線とも称す）１０６を有する。このＣＳ１信号線１０６にチップセレクト信号としてＬレベルが入力される期間は３２ビット非ハンドシェーク回路１０１自身が通信相手としてマスター回路１０２から指定されていることを示す。このＣＳ１信号線１０６および前述のＣＳ０信号線１０５はともにマスター回路１０２のチップセレクト信号発生部１１０と接続されている。
【００４０】
マスター回路１０２はデータ通信相手を指定するときに、チップセレクト信号線ＣＳ０およびＣＳ１のいずれか一方がＬレベルとなるように、チップセレクト信号発生部１１０がスケジューリングアルゴリズムにより適宜制御している。
【００４１】
マスター回路１０２内で、データＤＡＴＡ［１５］信号線１０８は、切替器１０３により、マスター回路１０２内のデータＤＡＴＡ［１５］信号とＤＫ信号とに接続を切替できる。切替器１０３は、ＣＳ０信号線１０５のレベルを切替制御信号として受けており、ＣＳ０信号線１０５がＬレベルの期間、即ち１６ビットハンドシェーク回路１００が選択されている期間、データＤＡＴＡ［１５］信号線１０８を内部のＤＫ信号発生源としてのＤＫ信号送受信部１１１に接続し、Ｈレベルの期間、即ち、３２ビット非ハンドシェーク回路１０１が選択されている期間、データＤＡＴＡ［１５］信号線１０８を内部のデータＤＡＴＡ［１５］信号に接続する。
【００４２】
１６ビットハンドシェーク回路１００内で、ＤＫ信号線１０７は、切替器１０４により、１６ビットハンドシェーク回路１００内のＤＫ信号に接続するかＨｉ−ｚ状態とするかを切替できる。切替器１０４は、ＣＳ０信号線１０５のレベルを切替制御信号として受けており、ＣＳ０線１０５がＬレベルの期間、即ち１６ビットハンドシェーク回路１００が選択されている期間、ＤＫ信号線１０７を１６ビットハンドシェーク回路１００内部のＤＫ信号発生源であるＤＫ信号送受信部１１２と接続し、Ｈレベルの期間、即ち、３２ビット非ハンドシェーク回路１０１が選択されている期間、ＤＫ信号線１０７をＨｉ−ｚ状態とする。このＨｉ−ｚ状態は切替器１０４の非ＤＫ信号側の出力ポートをノーコネクションとすること等で実現できる。
【００４３】
次に、この電子回路の動作を説明する。マスター回路１０２が１６ビットハンドシェーク回路１００，３２ビット非ハンドシェーク回路１０１のいずれか一方との間で１対１の通信を行う点は従来例と同様である。
【００４４】
ａ）  マスター回路１０２と１６ビットハンドシェーク回路１００との間でデータ通信を行う場合、
チップセレクト信号発生部１１０はＣＳ０信号線１０５をＬレベルに設定し、ＣＳ１信号線１０６をＨレベルに設定する。これにより１６ビットハンドシェーク回路１００が選択状態となる。この時、ＣＳ０信号線１０５がＬレベルとなることで、切替器１０３はデータＤＡＴＡ［１５］信号線１０８をマスター回路１０２の内部のＤＫ信号送受信部１１１と接続し、１６ビットハンドシェーク回路１００内の切替器１０４はＤＫ信号線１０７を回路１００内部のＤＫ信号送受信部１１２と接続する。データＤＡＴＡ［１５］信号線１０８とＤＫ信号線１０７とは互いに接続されているので、マスター回路１０２内部のＤＫ信号はデータＤＡＴＡ［１５］信号線１０８及びＤＫ信号線１０７を経由して回路１００内のＤＫ信号と接続された状態となる。この状態で、マスター回路１０２と回路１００とは、データＤＡＴＡ［３１：１６］信号線でデータ信号を授受し、データＤＡＴＡ［１５］信号線１０８及びＤＫ信号線１０７を介してＤＫ信号を授受することにより、ハンドシェーク方式によりデータを授受することができる。
【００４５】
このように、マスター回路１０２と１６ビットハンドシェーク回路１００との間でデータ通信を行う場合、データＤＡＴＡ［１５］信号線１０８は３２ビット非ハンドシェーク回路１０１が非選択状態のため遊休状態となっており、この遊休状態となるデータＤＡＴＡ［１５］信号線１０８をＤＫ信号の通信用として使用することで、専用のＤＫ信号線を不要にできる。
【００４６】
ｂ）  マスター回路１０２と３２ビット非ハンドシェーク回路１０１との間でデータ通信を行う場合、
チップセレクト信号発生部１１０はＣＳ０信号線１０５をＨレベルに設定し、ＣＳ１信号線１０６をＬレベルに設定する。これにより３２ビット非ハンドシェーク回路１０１が選択状態となる。この時、ＣＳ０信号線１０５がＨレベルとなることで、切替器１０３はデータＤＡＴＡ［１５］信号線１０８をマスター回路１０２の内部のデータＤＡＴＡ［１５］信号と接続し、切替器１０４はＤＫ信号線１０７を回路１００からはＨｉ−ｚ状態にする。この状態で、データＤＡＴＡ［１５］信号線を含む３２ビット全てのデータＤＡＴＡ［３１：０］信号線を介してマスター回路１０２と３２ビット非ハンドシェーク回路１０１とはデータを授受することができる。また、選択されていない１６ビットハンドシェーク回路１００内では、データＤＡＴＡ［１５］信号線１０８から分岐しているＤＫ信号線１０７がＨｉ−ｚ状態で終端されるため、ＤＡＴＡ［１５］信号線１０８上で送受信されるデータが１６ビットハンドシェーク回路１００内のＤＫ信号送受信部１１２の出力によって誤った値になることを防止できる。
【００４７】
以上のように、本実施の形態１によれば、マスター回路以外の回路を択一的に選択しデータ信号線を時分割で使用することでマスター回路と１対１の通信を行うとともに、マスター回路とデータ信号線が少数の１６ビットハンドシェーク回路とのデータ送受信時には、遊休状態となるデータ信号線の一部をＤＫ信号線として用いることにより、データ信号線として用いるか制御信号線として用いるかを時分割で切り替えて一部のデータ信号線を兼用することができ、マスター回路に接続される１６ビットハンドシェーク回路用の制御信号線を独立して設けなくてもよくなり、マスター回路における端子数および配線数を従来より少なくすることができる。
【００４８】
即ち、マスター回路１０２と１６ビットハンドシェーク回路１００とのデータ転送をするために必要なＤＫ信号線を、マスター回路側では配線しなくてもデータ転送が可能となる。このため、マスター回路に設ける端子数を従来より１本減らすことができ、マスター回路をＬＳＩ等の半導体回路で構成した場合に、端子数で半導体回路の面積が決まってしまうことを防ぐことができ、また、複数回路間を接続する配線基板もしくは半導体回路の面積を削減することができる。
【００４９】
なお、マスター以外の回路が２つの場合で説明したが、図１（ｂ）や図１（ｃ）に示すように、３つ以上の場合についても容易に拡張して同様の効果を持たせることが可能である。
【００５０】
図１（ｂ）は２つの３２ビット非ハンドシェーク回路１０１ａ，１０１ｂと１つの１６ビットハンドシェーク回路１００を設ける場合を、図１（ｃ）は１つの３２ビット非ハンドシェーク回路１０１と２つの１６ビットハンドシェーク回路１００ａ，１００ｂを設ける場合を、それぞれ示している。これらの場合も、マスター回路とそれ以外の回路とが１対１で通信を行うように、チップセレクト信号発生部１１０がマスター回路と通信を行う回路をマスター回路以外の複数の回路の中から択一的に選択し、データ信号の通信の際に使用されないデータ信号線の一部をＤＫ信号線として兼用することで、制御信号線を削減できる。
【００５１】
図１（ｂ）の場合は、図１（ａ）と同様マスター回路１０２と１６ビットハンドシェーク回路１００とが通信を行う際に遊休状態となるデータＤＡＴＡ［１５］信号線をＤＫ信号線として使用できるものである。
【００５２】
図１（ｃ）の場合は、各１６ビットハンドシェーク回路１００ａ，１００ｂにマスター回路１０２と１６ビットハンドシェーク回路１００ａとが通信を行う際に遊休状態となるデータＤＡＴＡ［１５］信号線１０８ａをＤＫ信号線として使用でき、マスター回路１０２と１６ビットハンドシェーク回路１００ｂとが通信を行う際に遊休状態となるデータＤＡＴＡ［１４］信号線１０８ｂをＤＫ信号線として使用できるものである。なお、図１（ｃ）において、１５０ａ，１５０ｂは図１（ａ）の信号線機能切替回路１５０と同様に構成された信号線機能切替回路、１１１ａ，１１１ｂ，１１２ａ，１１２ｂはＤＫ信号送受信部、１０７ａ，１０７ｂはＤＫ信号線、ＣＰａ，ＣＰｂは制御信号ポートである。
【００５３】
さらに、遊休状態となるデータ信号線と兼用する制御信号線としてはＤＫ信号線に限るものではなく、ＤＫ信号線以外の制御信号線であってもよく、さらには図１（ｄ）に示すように、ＤＫ信号線および他の制御信号線についてもそれぞれ遊休状態となるデータ信号線と兼用する制御信号線としてもよい。
【００５４】
この場合、例えば、図１（ｄ）に示すように、他の制御信号の送，受信を行う制御信号送信部１１３，制御信号受信部１１４を設けるとともに、切替器１０３ｃ，１０４ｃを設け、ＣＳ０信号によりこれらの切替え制御を行うことにより、データＤＡＴＡ［０］信号線１０７ｃを制御信号線としても使用できる。なお、図１（ｄ）において、１５０ａ，１５０ｃは図１（ａ）の信号線機能切替回路１５０と同様に構成された信号線機能切替回路、１１１ａ，１１１ｃ，１１２ａ，１１２ｃはＤＫ信号送受信部、１０７ａ，１０７ｃはＤＫ信号線、ＣＰａ，ＣＰｃは制御信号ポートである。
【００５５】
また、ＣＳ０信号線およびＣＳ１信号線の極性は、ＬレベルではなくＨレベルの期間が自身の回路が指定されているとする構成であってもよく、同様の効果がある。
【００５６】
また、１６ビットハンドシェーク回路内に第２の切替器を設け、１６ビットハンドシェーク回路が非選択状態となる場合にＤＫ信号線をＨｉ−ｚ状態とするようにしたが、この場合、データＤＡＴＡ［１５］を出力する回路のドライブ能力と比べてＤＫ信号のドライブ能力が小さく、マスター回路１００と３２ビット非ハンドシェーク回路１０１間で送受信されるデータを間違った値にしない場合、誤動作することはないため、第２の切替器を省略してもよい。
【００５７】
また、ＤＫ信号線と兼用するデータ信号線はマスター回路と１６ビットハンドシェーク回路とのデータ転送時に使わない信号線であればよく、データＤＡＴＡ［１５：０］信号線のいずれを使用しても、同様の効果がある。
【００５８】
また、マスター回路以外の回路のデータ信号線の数をそれぞれ１６ビットと３２ビットの場合を例に挙げて説明したが、一方の回路の方が他方の回路より少ないビット数であれば、ビット数は上記の場合に限定されるものではなく、同様の効果が得られる。
【００５９】
なお、発明のポイントではないので説明を省略したが、アドレス信号、書き込み許可信号、読み出し許可信号など、通信相手とする回路によっては必要となるその他の制御信号も、必要に応じて配線する必要がある。
【産業上の利用可能性】
【００６０】
以上のように、本発明にかかる電子回路は、回路の端子数および複数回路間を接続する配線数を従来より少なくすることができるため、小さいＬＳＩおよび小さい回路基板を開発することができ、電子機器を小型化するのに用いて好適である。
【図面の簡単な説明】
【００６１】
【図１（ａ）】本発明の実施の形態１による電子回路の構成図
【図１（ｂ）】本発明の実施の形態１の変形例による電子回路の構成図
【図１（ｃ）】本発明の実施の形態１の他の変形例による電子回路の構成図
【図１（ｄ）】本発明の実施の形態１によるさらに他の変形例による電子回路の構成図
【図２】従来の電子回路の構成図
【符号の説明】
【００６２】
１００，１００ａ，１００ｂ  １６ビットハンドシェーク回路
１０１，１０１ａ，１０１ｂ  ３２ビット非ハンドシェーク回路
１０２  マスター回路
１０３，１０３ａ，１０３ｂ，１０３ｃ，１０４，１０４ａ，１０４ｂ，１０４ｃ  切替器
１０５，１０５ａ，１０５ｂ  チップセレクト信号ＣＳ０線
１０７，１０７ａ，１０７ｂ  アクナレッジ信号ＤＫ線
１０７ｃ  制御信号線
１０８，１０８ａ  データＤＡＴＡ［１５］信号線
１０８ｂ  データＤＡＴＡ［１４］信号線
１０８ｃ  データＤＡＴＡ［０］信号線
１１０  チップセレクト信号発生部
１１１，１１１ａ，１１１ｂ，１１１ｃ，１１２，１１２ａ，１１２ｂ，１１２ｃ  ＤＫ信号送受信部
１５０，１５０ａ，１５０ｂ，１５０ｃ  信号線機能切替回路
ＣＰ，ＣＰａ，ＣＰｂ，ＣＰｃ  制御信号ポート
【図１（ａ）】
2006031457.tif 000003
【図１（ｂ）】
2006031457.tif 000004
【図１（ｃ）】
2006031457.tif 000005
【図１（ｄ）】
2006031457.tif 000006
【図２】
2006031457.tif 000007