(57)【要約】      （修正有）【課題】  再生過程での抵抗変化を少なくすることができ、データ保持特性を向上させることができる不揮発性記憶素子の再生方法とメモリ回路の提供。【解決手段】電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体と、該可変抵抗体と直列に接続されたダイオードと、該ダイオードに並列に接続されたセンスアンプとを備え、該可変抵抗体に第１電圧パルスと第１電圧パルスとは符号の異なる第２電圧パルスからなる一組の再生電圧パルスを印加することで、該可変抵抗体の抵抗値の異なる状態を該センスアンプに流れる電流値により読み取る。【選択図】  図７
2006179560.tif 000002
【特許請求の範囲】
【請求項１】
電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体を用いた記憶素子の再生方法であって、
第１電圧パルスと第１電圧パルスとは符号の異なる第２電圧パルスからなる一組の再生電圧パルスを前記可変抵抗体に印加することで、前記可変抵抗体の抵抗値の異なる状態を読み取る、
ことを特徴とする記憶素子の再生方法。
【請求項２】
請求項１において、
前記可変抵抗体の抵抗値は、符号の異なる電圧パルスにより逆方向に変化する、
ことを特徴とする記憶素子の再生方法。
【請求項３】
請求項２において、
前記再生電圧パルスのパルス電圧の絶対値は、データの記録および消去時に前記可変抵抗体に印加されるパルスの絶対値より小さい、
ことを特徴とする記憶素子の再生方法。
【請求項４】
請求項２または３において、
前記第１電圧パルスと前記第２電圧パルスとの間の間隔は１ｎｓｅｃ．以上である、
ことを特徴とする記憶素子の再生方法。
【請求項５】
請求項２から４のいずれか１つにおいて、
前記第１電圧パルスと前記第２電圧パルスのパルス電圧の絶対値が異なる、
ことを特徴とする記憶素子の再生方法。
【請求項６】
請求項２から４のいずれか１つにおいて、
前記第１電圧パルスと前記第２電圧パルスのパルス幅は異なる、
ことを特徴とする記憶素子の再生方法。
【請求項７】
請求項１から６のいずれか１つにおいて、
前記可変抵抗体の抵抗値の異なる状態をセンスアンプに流れる電流値により読み取る、
ことを特徴とする記憶素子の再生方法。
【請求項８】
電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体と、
前記可変抵抗体と直列に接続されたダイオードと、
前記ダイオードと並列に接続されたセンスアンプとを備え、
第１電圧パルスと第１電圧パルスとは符号の異なる第２電圧パルスからなる一組の再生電圧パルスを前記可変抵抗体に印加することで、前記可変抵抗体の抵抗値の異なる状態を前記センスアンプに流れる電流値により読み取る、
ことを特徴とするメモリ回路。
【請求項９】
請求項８において、
前記可変抵抗体の抵抗値は、符号の異なる電圧パルスにより逆方向に変化する、
ことを特徴とするメモリ回路。
【請求項１０】
請求項８または９において、
前記再生電圧パルスのパルス電圧の絶対値は、データの記録および消去時に前記可変抵抗体に印加されるパルスの絶対値より小さい、
ことを特徴とするメモリ回路。
【請求項１１】
請求項９または１０において、
前記第１電圧パルスと前記第２電圧パルスとの間の間隔は１ｎｓｅｃ．以上である、
ことを特徴とするメモリ回路。
【請求項１２】
請求項９から１１のいずれか１つにおいて、
前記第１電圧パルスと前記第２電圧パルスのパルス電圧の絶対値が異なる、
ことを特徴とするメモリ回路。
【請求項１３】
請求項９から１１のいずれか１つにおいて、
前記第１電圧パルスと前記第２電圧パルスのパルス幅は異なる、
ことを特徴とする記憶素子の再生方法。
【請求項１４】
請求項８から１３のいずれか１つにおいて、
前記ダイオードは、前記第２電圧パルスによる電流が前記センスアンプに流れないような方向に接続されている、
ことを特徴とするメモリ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源を切っても記憶情報が消えない不揮発性記憶素子の再生方法およびメモリ回路に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために不揮発性記憶素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求がますます高まりつつある。現在、不揮発性メモリ素子としては半導体トランジスタのゲート部分に浮遊ゲートを設け、その浮遊ゲート内に電子を注入するメカニズムを用いて不揮発性を実現したフラッシュメモリが実用化され、デジタルカメラやパーソナルコンピュータの外部記憶素子として多く用いられている。
【特許文献１】米国特許第6,204,139号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、フラッシュメモリは書き込み電圧が高い、書き込み／消去時間が遅い、書き換え寿命が短い、大容量化（素子の微細化）が困難等の多くの課題を有している。そのため、現在これらフラッシュメモリの課題を解決すべく、強誘電体を用いた半導体メモリ（ＦｅＲＡＭ）、ＴＭＲ（トンネルＭＲ）材料を用いた半導体メモリ（ＭＲＡＭ）、相変化材料用いた半導体メモリ（ＯＵＭ）等の新規な不揮発性メモリ素子の開発が盛んに行われている。しかし、これらのメモリ素子もＦｅＲＡＭに関しては、素子の微細化が困難、ＭＲＡＭに関しては書き込み電圧が高い、ＯＵＭに関しては書き換え寿命が短い等の課題を有しており、不揮発性メモリ素子に対する全ての要望を満たす記憶素子がないのが現状である。したがって、それらを克服するための新しい記録方法をとしてヒューストン大学からパルス電圧によりペロブスカイト構造酸化物の抵抗値を変化させる手法が開発された（特許文献１）が、記憶素子としての動作時における再生の際に、記録された抵抗値が変化してしまい、データ保持特性に欠けるとういう大きな課題を有することがわかった。
【課題を解決するための手段】
【０００４】
本発明による記憶素子の再生方法は、電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体を用いた記憶素子の再生方法であって、前記可変抵抗体に第１電圧パルスと第１電圧パルスとは符号の異なる第２電圧パルスからなる一組の再生電圧パルスを印加することで、前記可変抵抗体の抵抗値の異なる状態を読み取ることを特徴とする。
【０００５】
また、本発明によるメモリ回路は、電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体と、前記可変抵抗体と直列に接続されたダイオードと、前記ダイオードと並列に接続されたセンスアンプとを備え、第１電圧パルスと第１電圧パルスとは符号の異なる第２電圧パルスからなる一組の再生電圧パルスを前記可変抵抗体に印加することで、前記可変抵抗体の抵抗値の異なる状態を前記センスアンプに流れる電流値により読み取る、ことを特徴とする。
【発明の効果】
【０００６】
本発明により、従来の不揮発性記憶素子で課題となっていた、書き込み電力が高い、書き込み時間が長い、書き換え寿命が短い、大容量化（素子の微細化）が困難等の多くの課題を全て解決することができる不揮発性記憶素子（ペロブスカイト構造酸化物の抵抗値をパルス電圧により変化させる原理を用いた）で大きな課題となっていた再生過程での抵抗変化を少なくすることができ、この結果、データ保持特性を飛躍的に向上させることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。なお、図面において同一または相当する部分には同一の参照符号を付してその説明は繰り返さない。
【０００８】
＜可変抵抗体の基本構成および基本特性＞
まず、本発明の実施形態において用いられる可変抵抗体の基本構成および基本特性について説明する。
【０００９】
本実施形態において用いられる可変抵抗体は、与えられる電気的パルスの符号に応じてその抵抗値を増加／減少させる特性を有するものである。その基本構成を図１に示す。この可変抵抗体では、基板４上に電極３を設け、電極３上に抵抗変化材料２を成膜し、抵抗変化材料２上に電極１を設けている。ここでは、抵抗変化材料２としてPr0.7Ca0.3MnO3(PCMO)からなるＣＭＲ材料を用いた。ＰＣＭＯ材料は、印加されるパルス電圧（ここでは電極１、３間に与えられるパルス電圧）の符号（ここでは電極１，３間に与えられるパルス電圧の極性）により、抵抗値が可逆的に変化（増加／減少）することが特許文献１に報告されている。我々が成膜したＰＣＭＯ膜の抵抗変化の実験結果を図２に示す。ここでは、ＰＣＭＯ膜の形成は基板温度を７００℃に加熱してスパッタ法で行った。膜厚は０．１μｍとした。また電極材料としては電極１、３ともにＰｔを用いた。本実験ではパルス電圧の極性を、便宜上ＰＣＭＯ材料２の膜表面（電極１）に与える電圧の極性として定義した。ここで、成膜直後のＰＣＭＯ材料の抵抗値は高く、またバラツキも大きいため、本実験では＋極性のパルス電圧（電圧値３Ｖ、パルス幅１０μｓｅｃ．）を複数回印加して抵抗値を減少させ、約１０００Ωになった時点を初期状態（リセット）とした。ＰＣＭＯ材料の抵抗値がパルス電圧の符号に応じて可逆的に変化した結果を図２に示す。本実施例では、印加したパルス電圧は５Ｖ、パルス幅は１０ｎｓｅｃ．、パルス数は１回としている。−極性のパルス電圧印加によりＰＣＭＯ膜２の抵抗値は１０００Ωから１００００Ω（高抵抗状態）へと約１桁増加し、更に＋極性のパルス電圧印加により、抵抗値が１００００Ωから初期の１０００Ω（低抵抗状態）へと減少し、この変化は繰り返し可逆的におこることが確認されている。本実験における各抵抗値の測定は、ＰＣＭＯ膜２に約５００ｍＶのＤＣ電圧を印加して、その時の電流を測定することで算出している。このように本実験でのＰＣＭＯ膜２は、膜表面に−極性のパルス電圧印加により抵抗値が増加し、＋極性のパルス電圧印加により抵抗値が減少する特性を有する。
【００１０】
本実験では、パルス電圧の極性を、便宜上ＰＣＭＯ材料２の膜表面（電極１）に与える電圧の極性と定義して説明したが、回路図で説明する場合は材料の表裏の定義は意味を持たないので、ここで使用した可変抵抗体を図３に示すような記号で表記することにする。すなわち、可変抵抗体を記号１１のように表し、記号１１の中で、矢印の先端に＋極性のパルス電圧が印加されると抵抗値が増加して高抵抗状態にセットされ、矢印の先端に−極性のパルス電圧が印加されると抵抗値が減少して低抵抗状態にリセットされる特性を有すると定義すると、図３（ａ）のように−５Ｖのパルス電圧１５ａが入力端子１３に印加されると可変抵抗体１１の抵抗値が高抵抗状態にセットされ、図３（ｂ）のように＋５Ｖのパルス電圧１５ｂが印加されると可変抵抗体１１の抵抗値が低抵抗状態にリセットされることになる。このようにして、データの記録、消去が可能となる。
【００１１】
図４は、記録（セット）状態、消去（リセット）状態を再生する方法を示す。再生時には、図４（ａ）に示すように、＋２Ｖのパルス電圧（パルス幅は１０ｎｓｅｃ．）１６ａを印加して、センスアンプ１４により電流値を読み取ることにより、可変抵抗体１１が記録状態（高抵抗状態）にあるのか、消去状態（低抵抗状態）にあるのかを識別することができる。また、再生時には、図４（ｂ）のように、逆極性のパルス電圧（−２Ｖ，１０ｎｓｅｃ．）１６ｂを印加しても同様に識別可能である。
【００１２】
図５（ａ）は、記録状態（高抵抗状態）を＋２Ｖのパルス電圧（パルス幅は１０ｎｓｅｃ．）で複数回読み出した場合の抵抗値の変化を示す。図５（ｂ）は、記録状態（高抵抗状態）を−２Ｖのパルス電圧（パルス幅は１０ｎｓｅｃ．）で複数回読み出した場合の抵抗値の変化を示す。このように可変抵抗体の抵抗値は、＋極性の電圧で読み出した場合は読み出し回数に従い徐々に減少していき（図５（ａ））、−極性の電圧で読み出した場合は読み出し回数に従い徐々に増加していくことがわかる（図５（ｂ））。図６は、同様に消去状態（低抵抗状態）の場合の読み出し回数による抵抗値の変化を示す。このように本実験では、可変抵抗体の抵抗値が読み出し後に変化してしまうという基本的な特性を有していることがわかった。したがって、本可変抵抗体を記憶素子として用いた場合には、データ保持特性に欠けるという大きな課題がある。
【００１３】
（第１の実施形態）
第１の実施形態による記憶素子の再生方法の概略を図７（ａ）に示す。本実施形態では記憶素子が記録状態（高抵抗状態）か消去状態（低抵抗状態）かを識別するための再生パルスが、＋２Ｖ（１０ｎｓｅｃ．）の第１電圧パルスと、第１電圧パルスとはパルス幅およびパルス電圧の絶対値が同じで符号が異なる−２Ｖ（１０ｎｓｅｃ．）の第２電圧パルスからなる一組の再生電圧パルス１７ａからなることを特徴としている。センスアンプ１４には＋電流と−電流が両方流れるが、最初の＋電流の値から、可変抵抗体１１が記録状態（高抵抗状態）にあるのか消去状態（低抵抗状態）にあるのかを識別することができ、さらに−極性のパルス電圧により可変抵抗体１１の抵抗値は再生前の状態に戻ることができる。図８に本実施形態の再生パルス電圧１７ａで読み出した後の抵抗値の読み出し回数による変化の様子を、（ａ）記録状態（高抵抗状態）及び（ｂ）消去状態（低抵抗状態）について示す。このように本実施形態による再生方法によれば、可変抵抗体１１の抵抗値が読み出しにより変化することなく、一定値を保持していることがわかり、データ保持特性に優れた記憶素子を実現することができる。
【００１４】
（第２の実施形態）
第２の実施形態による記憶素子の再生方法の概略を図７（ｂ）に示す。本実施形態では記憶素子が記録状態（高抵抗状態）か消去状態（低抵抗状態）かを識別するための再生パルスが、−２Ｖ（１０ｎｓｅｃ．）の第１電圧パルスと、第１電圧パルスとはパルス幅およびパルス電圧の絶対値が同じで符号が異なる＋２Ｖ（１０ｎｓｅｃ．）の第２電圧パルスからなる一組の再生電圧パルス１７ｂからなることを特徴としている。センスアンプ１４には−電流と＋電流が両方流れるが、最初の−電流の値から、可変抵抗体１１が記録状態（高抵抗状態）にあるのか消去状態（低抵抗状態）にあるのかを識別することができ、さらに＋極性のパルス電圧により可変抵抗体１１の抵抗値は再生前の状態に戻ることができる。図８に本実施形態の再生パルス電圧１７ｂで読み出した後の抵抗値の読み出し回数による変化の様子を、（ａ）記録状態（高抵抗状態）及び（ｂ）消去状態（低抵抗状態）について示す。このように本実施形態による再生方法においても、可変抵抗体１１の抵抗値が読み出しにより変化することなく、一定値を保持していることがわかり、データ保持特性に優れた記憶素子を実現することができる。
【００１５】
（第３の実施形態）
第３の実施形態による記憶素子（メモリ回路）の再生方法の概略を図９（ａ）に示す。本実施形態におけるメモリ回路は、電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体１１とダイオード１２とが直列に接続されてセルを構成しており、さらにダイオード１２と並列にセンスアンプ１４が設けられている。このような構成にすることにより、記憶素子が記録状態（高抵抗状態）か消去状態（低抵抗状態）を識別するための再生パルスが、＋２Ｖ（１０ｎｓｅｃ．）の第１電圧パルスと、第１電圧パルスとはパルス幅およびパルス電圧の絶対値が同じで符号が異なる−２Ｖ（１０ｎｓｅｃ．）の第２電圧パルスからなる一組の再生電圧パルス１７ａがメモリセルに印加されても、センスアンプ１４には＋電流のみが流れるので、センスアンプ１４に流れる電流値により、可変抵抗体１１が記録状態（高抵抗状態）にあるのか消去状態（低抵抗状態）にあるのかを識別することができ、さらに−極性のパルス電圧により、可変抵抗体１１の抵抗値は再生前の状態に戻すことができる。このとき、ダイオード１２があるためセンスアンプ１４には−電流は流れず、可変抵抗体１１の抵抗状態を容易に識別することができる。また、このように本実施形態によるメモリ回路においても第１の実施形態の再生方法により、可変抵抗体１１の抵抗値が読み出しにより変化することなく、一定値を保持していることがわかり、データ保持特性に優れた記憶素子を実現することができる。
【００１６】
（第４の実施形態）
第４の実施形態による記憶素子（メモリ回路）の再生方法の概略を図９（ｂ）に示す。本実施形態におけるメモリ回路は、電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体１１とダイオード１２とが直列に接続されてセルを構成しており、さらにダイオード１２と並列にセンスアンプ１４が設けられている。このような構成にすることにより、記憶素子が記録状態（高抵抗状態）か消去状態（低抵抗状態）を識別するための再生パルスが、−２Ｖ（１０ｎｓｅｃ．）の第１電圧パルスと、第１電圧パルスとはパルス幅およびパルス電圧の絶対値が同じで符号が異なる＋２Ｖ（１０ｎｓｅｃ．）の第２電圧パルスからなる一組の再生電圧パルス１７ｂがメモリセルに印加されても、センスアンプ１４には−電流のみが流れるので、センスアンプ１４に流れる電流値により、可変抵抗体１１が記録状態（高抵抗状態）にあるのか消去状態（低抵抗状態）にあるのかを識別することができ、さらに＋極性のパルス電圧により、可変抵抗体１１の抵抗値は再生前の状態に戻すことができる。このとき、ダイオード１２があるためセンスアンプ１４には＋電流は流れず、可変抵抗体１１の抵抗状態を容易に識別することができる。また、このように本実施形態によるメモリ回路においても第２の実施形態の再生方法により、可変抵抗体１１の抵抗値が読み出しにより変化することなく、一定値を保持していることがわかり、データ保持特性に優れた記憶素子を実現することができる。
【００１７】
なお、上述の実施形態においては記録および消去パルス電圧の絶対値を５Ｖ、再生パルス電圧の絶対値を２Ｖとしたが、これは一例であり、再生パルス電圧の絶対値が記録および消去パルスの絶対値以下であれば問題はない。
【００１８】
また、再生電圧パルスを構成する第１電圧パルスと第２電圧パルスの間の間隔は１ｎｓｅｃ．以上あることが好ましい。
【００１９】
また、再生電圧パルスを構成する第１電圧パルスと第１電圧パルスとは符号の異なる第２電圧パルスの絶対値は同じである必要はなく、可変抵抗体の抵抗値の読み出し前後で抵抗値の変化がないように、第１電圧パルスと第２電圧パルスの絶対値を調整することが好ましい。
【００２０】
また、再生電圧パルスを構成する第１電圧パルスのパルス幅と、第１電圧パルスとは符号の異なる第２電圧パルスのパルス幅とは同じである必要はなく、可変抵抗体の抵抗値の読み出し前後で抵抗値の変化がないように、第１電圧パルスと第２電圧パルスのパルス幅を調整することが好ましい。
【００２１】
さらに、上述の実施形態においては、記録状態と消去状態の１ビット情報の再生の例について述べたが、１ビット情報に限らず、例えば、可変抵抗体の抵抗値を記録パルス電圧あるいは記録パルス電圧印加回数を調整することで、多段階に変化させた多ビット情報の記憶素子についても適応可能である。
【産業上の利用可能性】
【００２２】
本発明による記憶素子の再生方法およびメモリ回路は、低電力、高速書き込み・消去、大容量化が可能である不揮発性メモリのデータ保持特性を飛躍的に向上させることができるという効果を有し、次世代不揮発性メモリとして有用である。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態において用いられる可変抵抗体の基本構成を示す図。
【図２】図１に示した可変抵抗体にパルス電圧を印加したときの抵抗値の変化を示す図。
【図３】図１に示した可変抵抗体の抵抗値をセット（高抵抗状態）及びリセット（低抵抗状態）する時の様子を示す図。
【図４】従来の記憶素子の抵抗値を識別（再生）する時の様子を示す図。
【図５】図１に示した可変抵抗体の高抵抗状態を従来の再生方法で再生したときの可変抵抗体の抵抗値の変化を示す図。
【図６】図１に示した可変抵抗体の低抵抗状態を従来の再生方法で再生したときの可変抵抗体の抵抗値の変化を示す図。
【図７】（ａ）第１の実施形態による記憶素子の再生方法の概略を示す図（ｂ）第２の実施形態による記憶素子の再生方法の概略を示す図。
【図８】可変抵抗体の各抵抗状態を本発明の実施形態による再生方法で再生したときの可変抵抗体の抵抗値の変化を示す図。
【図９】（ａ）第３の実施形態による記憶素子の再生方法の概略を示す図（ｂ）第４の実施形態による記憶素子の再生方法の概略を示す図。
【符号の説明】
【００２４】
１  電極
２  抵抗変化材料
３  電極
４  基板
１１  可変抵抗体
１２  ダイオード
１３  入力端子
１４  センスアンプ
１５ａ，１５ｂ  電圧パルス
１６ａ，１６ｂ  再生電圧パルス
１７ａ，１７ｂ  再生電圧パルス
【図１】
2006179560.tif 000003
【図２】
2006179560.tif 000004
【図３】
2006179560.tif 000005
【図４】
2006179560.tif 000006
【図５】
2006179560.tif 000007
【図６】
2006179560.tif 000008
【図７】
2006179560.tif 000009
【図８】
2006179560.tif 000010
【図９】
2006179560.tif 000011