(57)【要約】【課題】電気回路の電源供給端子に対してダイオード接続のトランジスタを多段接続した保護回路を提供する。【解決手段】電源供給端子から接地面へ順方向に直列接続された静電保護ダイオードのうち少なくとも一つ以上を、二つ以上の電源供給端子から共用する。電源電圧供給端子に静電気による電圧が印加されたとき、直近の少なくとも一つは静電保護ダイオードを共有せず、一部を共用化しても電源供給端子Ｖｂ１とＶｂ２の印加電圧が異なっていても効果を発揮することができ、チップ面積の低減によりチップコストを安価にすることができる。【選択図】図１
2006253549.tif 000002
【特許請求の範囲】
【請求項１】
二つ以上の電力増幅器トランジスタと、当該各トランジスタに繋がる二つ以上の電源電圧供給端子と、当該各電源電圧供給端子と接地面間に二つ以上直列接続された静電保護ダイオードとから構成される電気回路において、当該静電保護ダイオードのうち少なくとも一つ以上を、当該二つ以上の電源電圧供給端子から共用することを特徴とする静電保護回路。
【請求項２】
請求項１において、当該二つ以上の電源供給端子から直近の少なくとも一つは当該静電保護ダイオードを共有せず、当該各電源供給端子ごとに備えることを特徴とする静電保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は静電保護回路に関するものであり、特に、電気回路の静電破壊に対する保護回路に関するものである。
【背景技術】
【０００２】
ＩＣやＬＳＩ等の集積回路は静電気の影響を受け易く、特にパッケージの材質が表面をメタライズされていないプラスチック、セラミック等の絶縁物の場合には、このパッケージが他の絶縁物と接触、摩擦することで集積回路全体が数百〜数ｋＶに帯電し、この帯電した集積回路のリードピンを導体、あるいは人体に近づけると放電し、内部回路が破壊される。そのために、集積回路には内部回路の入・出力端子と外部端子の間に静電気保護回路が設けられている。
【０００３】
従来の構成では、図３に示すように、３１、３４、３７の保護回路、３２、３３１、３３ｎ、３５、３６１、３６ｎ、３８、３９１、３９ｎの静電保護ダイオード、３Ａ、３Ｂのバイアス回路、及び３Ｃの段間整合回路から構成されている。保護回路の３１、３４、３７はトランジスタをダイオード接続し、多段に直列に接続した静電保護回路である。
【０００４】
このような静電保護回路は（特許文献１）（特許文献２）に一例が開示されている。
同公報によればＩＣの高周波部に対してダイオード接続のドランジスタを多段接続した保護回路を設けている。
【特許文献１】国際公開第００／６７３２３号パンフレット
【特許文献２】特開平５−２６７５８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来技術においては、一般的に各端子に複数のダイオードを配置するためにチップ面積が広くなるという問題があった。
【０００６】
本発明は、このような従来技術の問題点を解決しようとするもので、チップ面積を低減した静電気保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記の目的を達成するため、図１に示す電気回路を静電気放電から保護する静電気保護回路において、電源供給端子から接地面へ順方向に直列接続された静電保護ダイオードのうち少なくとも一つ以上を、当該二つ以上の電源供給端子から共用することによりチップ面積の低減を最も主要な特徴とする。上記回路においては、電源電圧供給端子に静電気による電圧が印加されたとき、このダイオードを介して、静電気の電荷が流れることとなる。
【発明の効果】
【０００８】
以上述べたように、本発明によれば、電源供給端子と接地面間の直列接続した静電保護ダイオードを共用することにより、チップ面積の低減することができる。また、本発明によればチップ面積の低減によりチップコストを安価にすることができる。
【発明を実施するための最良の形態】
【０００９】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体集積回路の、特に保護回路について、図面を参照しながら説明する。
【００１０】
図１は、本発明の保護回路の一構成例である。１１が本発明を適用する保護回路である。Ｐｉｎは入力信号であり、バイポーラトランジスタＴｒ１、段間整合回路１Ｃ、バイポーラトランジスタＴｒ２を介してＰｏｕｔへと信号が出力される。保護回路は、電源供給端子にアノード電極を直列にダイオード接続された１３、１４、１５１、１５ｎ、１９１、１９ｎからなるバイポーラトランジスタ、電源供給端子にカソード電極を直列にダイオード接続された１２、１６、１８からなるバイポーラトランジスタからなる。また１Ａ、１Ｂの電力増幅用バイポーラトランジスタのベース電位を安定させるためのバイアス回路から構成されている。
【００１１】
従来回路では図３に示すように、電源供給端子Ｖｂ１はダイオード接続された３２のカソードとダイオード接続された３３１、３３ｎのアノードと接続されている。また電源供給端子Ｖｂ２はダイオード接続された３５のカソードとダイオード接続された３６１、３６ｎのアノードと接続されている。これらの電源供給端子Ｖｂ１、Ｖｂ２の静電保護ダイオードのうち、直近の少なくとも一つは静電保護ダイオードを共有せず、３３２、３３ｎの一部と３６２、３６ｎの一部を図１に示す電源供給端子Ｖｂ１、２のダイオード接続された１５１、１５ｎと共用化することができる。この場合、電源供給端子Ｖｂ１とＶｂ２の印加電圧が異なっていても効果を発揮することができる。
【００１２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体集積回路の、特に保護回路について、図面を参照しながら説明する。
【００１３】
図２は、本発明の保護回路の一構成例である。２１が本発明を適用する保護回路である。Ｐｉｎは入力信号であり、バイポーラトランジスタＴｒ１、段間整合回路２Ｃ、バイポーラトランジスタＴｒ２を介してＰｏｕｔへと信号が出力される。保護回路は、電源供給端子にアノード電極を直列にダイオード接続された２３、２４、２５１、２５ｎ、２８からなるバイポーラトランジスタ、電源供給端子にカソード電極を直列にダイオード接続された２２、２６、２９からなるバイポーラトランジスタからなる。また２Ａ、２Ｂの電力増幅用バイポーラトランジスタのベース電位を安定させるためのバイアス回路から構成されている。
【００１４】
従来回路は第１の実施形態に示した通りである。これらの電源供給端子Ｖｂ１、Ｖｂ２、Ｖｃ１の静電保護ダイオードのうち、直近の少なくとも一つの静電保護ダイオードを共有せず、３３２、３３ｎの一部と３６２、３６ｎの一部と３９２、３９ｎの一部を図２に示す電源供給端子Ｖｂ１、Ｖｂ２、Ｖｃ１のダイオード接続された２５１、２５ｎと共用化することができる。この場合、電源供給端子Ｖｂ１とＶｂ２とＶｃ１の印加電圧が異なっていても効果を発揮することができる。
【産業上の利用可能性】
【００１５】
以上説明したように、本発明は、電気回路の保護素子を形成する方法等に有用である。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係わる電気回路の保護回路を示す回路図
【図２】本発明の第２の実施形態に係わる電気回路の保護回路を示す回路図
【図３】本発明の電気回路の従来回路を示す回路図
【符号の説明】
【００１７】
１１、１７  保護回路
１２、１３、１４、１５１、１５ｎ、１６、１８、１９１、１９ｎ  ダイオード接続されたバイポーラトランジスタ
１Ａ、１Ｂ  バイアス回路
１Ｃ  段間整合回路
２１、２７  保護回路
２２、２３、２４、２５１、２５ｎ、２６、２８、２９  ダイオード接続されたバイポーラトランジスタ
２Ａ、２Ｂ  バイアス回路
２Ｃ  段間整合回路
３１、３４、３７  保護回路
３２、３３１、３３ｎ、３５、３６１、３６ｎ、３８、３９１、３９ｎ  ダイオード接続されたバイポーラトランジスタ
３Ａ、３Ｂ  バイアス回路
３Ｃ  段間整合回路
【図１】
2006253549.tif 000003
【図２】
2006253549.tif 000004
【図３】
2006253549.tif 000005