(57)【要約】【課題】  高精細化されておりながらも高開口率を達成し得るＣｓon Gate方式のアクティブマトリクス型液晶表示パネルを提供すること。【解決手段】  透光性基板上にマトリクス状に配置された複数の信号線Ｙｍ、Ｙｍ+1・・・及び走査線Ｘｎ、Ｘｎ+1・・・と、前記各信号線Ｙｍ、Ｙｍ+1・・・及び走査線Ｘｎ、Ｘｎ+1・・・の交点近傍に配置された画素トランジスタ１４と、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記画素トランジスタ１４に接続された画素電極１２と、前記画素電極１２の下部に設けられた補助容量電極１３とを備えたアクティブマトリクス型液晶表示パネル１０において、前記走査線Ｘｎ、Ｘｎ+1・・・を遮光性部材で形成するとともに前記信号線Ｙｍ、Ｙｍ+1・・・の下部に伸びた前記信号線より幅広の延長部２１を設け、前記補助容量電極１３を前記走査線の延長部２１に電気的に接続する。【選択図】        図１
2006276370.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された複数の信号線及び走査線と、前記各信号線及び走査線の交点近傍に配置された画素トランジスタと、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記画素トランジスタに接続された画素電極と、前記画素電極の下部に設けられた補助容量電極とを備えたアクティブマトリクス型液晶表示パネルにおいて、前記走査線は遮光性部材で形成されているとともに前記信号線に沿ってその下に配置された前記信号線より幅広の延長部を備えており、前記補助容量電極は前記走査線の延長部に電気的に接続されていることを特徴とするアクティブマトリクス型液晶表示パネル。
【請求項２】
前記走査線の延長部は前記画素電極の下にまで伸びていることを特徴とする請求項１に記載のアクティブマトリクス型液晶表示素子。
【請求項３】
前記信号線、走査線、補助容量電極及び画素トランジスタ上には層間膜が一定の高さに設けられており、前記各画素電極は前記層間膜上に設けられていることを特徴とする請求項１又は２に記載のアクティブマトリクス型液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルに関し、特に高精細化されていながらも高開口率を達成し得るＣｓon Gate方式のアクティブマトリクス型の液晶表示パネルに関する。
【背景技術】
【０００２】
まず、従来のアクティブマトリクス型液晶表示パネルの一般的な構成を、数画素部分の平面図である図５、その１画素部分の模式的な等価回路図である図６及び図５のＡ−Ａ断面図である図７を参照して簡単に説明する。従来の液晶表示パネル１０Ａは、第１の透光性基板１１上にマトリクス状に設けられた走査線Ｘｎ、Ｘｎ+1・・・と信号線Ｙｍ、Ｙｍ+1・・・で囲まれた領域毎に画素電極１２が設けられており、この画素電極１２は図６においては等価的に液晶容量ＣＬＣで表わされている。通常液晶容量ＣＬＣには補助容量電極１３により形成された補助容量Ｃｓが並列に接続されている。液晶容量ＣＬＣの一端は駆動用の画素トランジスタ１４に接続されているとともに、他端は第２の透光性基板１５にカラーフィルタ層ＣＦを介して設けられた対向電極１６に接続されて所定のコモン電位Ｖcが印加されている。
【０００３】
画素トランジスタ１４は絶縁ゲート電界効果型の薄膜トランジスタＴＦＴ（Thin Film Transistor）からなり、そのソース電極Ｓは信号線Ｙｍ、Ｙｍ+1・・・に接続されて画像信号Ｖsの供給を受け、また、ドレイン電極Ｄはコンタクトホール１７を経て液晶容量ＣＬＣの一端、すなわち画素電極１２に接続されている。さらに、画素トランジスタ１４のゲート電極Ｇは走査線Ｘｎ、Ｘｎ+1・・・に接続されて所定の電圧を有するゲートパルスＶgが印加されるようになされている。なお、ここに示した液晶表示パネル１０Ａにおいては、各画素トランジスタ１４、走査線Ｘｎ、Ｘｎ+1・・・及び信号線Ｙｍ、Ｙｍ+1・・・を覆うように、第１の透光性基板１１の表面全体に絶縁膜１８を介して層間膜１９が平坦に所定高さとなるように設けられており、画素電極は、層間膜１９の表面に設けられてセルギャップが一定に保たれているとともに、コンタクトホール１７を介して所定の画素トランジスタ１４のドレイン電極Ｄに接続されている。また、画素電極１２と対向電極１６との間には液晶２０が封入されている。
【０００４】
この液晶表示パネル１０Ａにおいては、液晶容量ＣＬＣとゲート電極Ｇとの間には結合容量ＣＧＤが形成される。この結合容量ＣＧＤは画素電極１２とゲートラインＸｎとの間の浮遊容量成分と画素トランジスタ１４内部のドレイン領域とゲート領域との間の寄生容量成分が合わさったものであり、後者の寄生容量成分が支配的であるとともにその値は個々の画素トランジスタ１４によってかなりのばらつきが存在している。
【０００５】
この一画素の各部分の電圧波形を図８を用いて説明する。この液晶表示パネル１０Ａにおいては、対向電極１６に印加されるコモン電位Ｖｃは周期的に反転されており、それに伴って信号線Ｙｍ、Ｙｍ+1・・・に印加される画像信号Ｖsも周期的に反転するバイアス電圧が重畳されている。まず、所定の画素の選択期間中にゲートパルスＶgがゲート電極Ｇに印加されると、この画素の画素トランジスタ１４はオン状態になる。この時、信号線Ｙｍから供給された画像信号Ｖsが画素トランジスタ１４を介して画素電極１２に書き込まれて、いわゆるサンプリングが行なわれる。次にこの画素が非選択期間になるとゲートパルスＶgの印加が停止されてローレベルゲート電圧が印加され、画素トランジスタ１４はオフ状態となるが、書き込まれた画像信号は液晶容量ＣＬＣに保持されている。
【０００６】
選択期間から非選択期間に移行するとき、矩形波ゲートパルスＶgはハイレベルからローレベルに急激に立ち下がるので、このとき前述した結合容量ＣＧＤを介してカップリングにより液晶容量ＣＬＣに蓄えられた電荷が瞬間的に放電する。このため、画素電極に書き込まれた画像信号Ｖsに電圧シフトΔＶ（図示せず）が生じてしまう。したがって、液晶表示パネルの個々の画素ごとに結合容量ＣＧＤの値にばらつきがあるため、前記電圧シフトΔＶにもばらつきが生じるので、結果として液晶パネルの表示画面を周期的に変化させ、いわゆるフリッカ及び残像を生じて表示品位を著しく劣化させる。
【０００７】
従来、電圧シフトΔＶの絶対量及びばらつきを抑制するため、液晶容量ＣＬＣに並列接続されている補助容量Ｃｓを大きめに形成するという対策が講じられていた。すなわち結合容量ＣＧＤを介して放電される電荷量を補うに足る電荷を予め補助容量Ｃｓに蓄えるものである。そして、この補助容量Ｃｓは、他の電極から独立した補助容量電極１３を画素電極１２に重畳して配置し、その補助容量電極１３に共通の電圧を与えるいわゆるＣｓon Common方式の蓄積容量型のものと、走査線Ｘｎ、Ｘｎ+1・・・の一部を延在形成して画素電極１２に重畳配置したいわゆるＣｓon Gate方式の付加容量型のものとが存在している。
【０００８】
上述の図５〜図７に示した液晶表示パネル１０ＡはＣｓon Common方式のものである。Ｃｓ on Gate方式の液晶表示パネルは、Ｃｓ on Common方式のものと比較すると、補助容量Ｃｓの一方の電極が画素トランジスタ１４のドレイン電極Ｄに接続されている点では前者と同じであるが、補助容量Ｃｓの他方の電極は走査線Ｘｎ、Ｘｎ+1・・・に接続されている点で前者とは異なっている。
【０００９】
しかしながら、従来の液晶表示パネルにおいては、Ｃｓon Common方式のものであれ、Ｃｓ on Gate方式のものであれ、補助容量Ｃｓは画素電極の領域に形成されており、この寸法を大きく設定すると画素の開口率（Aperture Ratio）が犠牲になるため、十分な表示コントラストを得ることができなくなる。特に、近年に至り携帯電話用用途の小型の液晶表示パネルは高精細化が進んできており、それに伴い電極／配線間の寄生容量によるクロストークが発生しやすいので、大きな補助容量Ｃｓが要求されるようになっているが、高精細化に伴い画素電極以外の信号線ないし走査線の占める割合も増えているため、補助容量Ｃｓの増大化に伴う画素の開口率低下の問題点は顕著に現れてくる。
【００１０】
加えて、液晶表示パネルにおいては、画素電極と信号線との間及び画素電極と走査線との間から光が漏れないようにする必要がある。図５〜図７に示したＣｓon Common方式の液晶表示パネル１０Ａにおいては、画素電極１２と信号線Ｙｍ、Ｙｍ+1・・・の境界から光が漏れないようにするため、信号線Ｙｍ、Ｙｍ+1・・・として遮光性材料を用いることにより画素電極１２と信号線との境界を信号線自体が遮光するようにしているが、このような構成を採用すると画素電極１２と信号線Ｙｍ、Ｙｍ+1・・・との間に従来の寄生容量ＣＳＤと並列に新たな容量が生じて寄生容量化するため、前述の電圧シフトΔＶの影響はより大きくなってしまう。
【００１１】
一方、このようなＣｓon Common方式の液晶表示パネルにおいて、画素電極と信号線との境界を遮光する際に、寄生容量ＣＳＤと並列に寄生容量が生じるのを減少させた構成が下記特許文献１に開示されている。この下記特許文献１に開示されている液晶表示パネル１０Ｂの動作原理を数画素分の平面図である図９、１画素部分の等価回路である図１０及び図９のＢ−Ｂ線断面図である図１１を用いて説明する。なお、下記特許文献１に開示されている液晶表示パネル１０Ｂにおいては、各画素は千鳥格子状に配置されているが、ここでは図５に示した液晶表示パネル１０Ａと同様に配置されているものとして記載し、かつ図５〜図７に示したものと同一の構成部分には同一の参照符号を付与してその詳細な説明は省略する。
【００１２】
図９〜図１１に示したＣｓon Common方式の液晶表示パネル１０Ｂが図５〜図７に示した液晶表示パネル１０Ａの構成と相違している点は、補助容量電極１３の一部を延長し、この延長部１３’によって信号線と画素電極との境界部を遮光するように被覆した点である。このような構成とすると、補助容量電極１３の延長部１３’と画素電極１２との間に新たな容量Ｃad1が生じるが、この新たな容量Ｃad1は、図１０に示したように、従来の補助容量Ｃｓと並列に接続された形になるので、実質的に補助容量として機能するというものである。すなわち、下記特許文献１に開示されているＣｓ on Common方式の液晶表示パネルは、開口率の低下を伴わずに、寄生容量ＣＳＤと並列に新たな寄生容量が生じるのを有効に減少させた上で信号線Ｙｍ、Ｙｍ+1・・・と画素電極１２との境界部を有効に遮光できるという効果を生じるものである。
【特許文献１】特開２００２−１５１６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本願の発明者等は、Ｃｓ on Common方式の液晶表示パネルとは別のＣｓ on Gate方式の液晶表示パネルにおいても、同様の効果を達成し得る構成を得るべく種々実験を重ねた結果、走査線で信号線と画素電極の境界を遮光すると共に、補助容量電極を走査線に接続すると、高精細化した際にも、開口率の低下を伴わずに、寄生容量化を防止した上で信号線と画素電極との境界部を有効に遮光できるようになることを見出し、本発明を完成するに至ったのである。
【００１４】
すなわち、本発明は、高精細化されておりながらも高開口率を達成し得るＣｓon Gate方式のアクティブマトリクス型液晶表示パネルを提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の上記目的は以下の構成により達成し得る。すなわち、請求項１に記載のアクティブマトリクス型液晶表示パネルの発明は、透光性基板上にマトリクス状に配置された複数の信号線及び走査線と、前記各信号線及び走査線の交点近傍に配置された画素トランジスタと、前記各信号線及び走査線で囲まれた位置にそれぞれ配置されているとともに前記画素トランジスタに接続された画素電極と、前記画素電極の下部に設けられた補助容量電極とを備えたアクティブマトリクス型液晶表示パネルにおいて、前記走査線は遮光性部材で形成されているとともに前記信号線に沿ってその下に配置された前記信号線より幅広の延長部を備えており、前記補助容量電極は前記走査線の延長部に電気的に接続されていることを特徴とする。
【００１６】
また、請求項２の発明は、請求項１に記載のアクティブマトリクス型液晶表示素子において、前記走査線の延長部は前記画素電極の下にまで伸びていることを特徴とする。
【００１７】
また、請求項３の発明は、請求項１又は２に記載のアクティブマトリクス型液晶表示素子において、前記信号線、走査線、補助容量電極及び画素トランジスタ上には層間膜が一定の高さに設けられており、前記各画素電極は前記層間膜上に設けられていることを特徴とする。
【発明の効果】
【００１８】
本発明は、上記のような構成を備えることにより以下に示すような優れた効果を奏する。すなわち、請求項１の発明によれば、走査線の延長部により信号線の下部を遮光できるとともに、画素電極と信号線との間も有効に遮光でき、しかも、走査線の延長部と画素電極間に生じた容量が補助容量として機能するため、高精細化した際にも、開口率の低下を伴わずに寄生容量化を防止した上で、補助容量を大きくすることができるため、フリッカ及び残像が生じ難い良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。
【００１９】
また、請求項２の発明によれば、画素電極と信号線との間の遮光を十分に行えるようになるとともに、補助容量をより大きくすることができるために、よりフリッカ及び残像が生じ難い良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。
【００２０】
また、請求項３の発明によれば、画素電極の表面が平らになるため、セルギャップが画素電極全面にわたって均一化されるため、画素毎に表示品質のバラツキが少ない良好な表示品質のアクティブマトリクス型液晶表示パネルが得られる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るアクティブマトリクス型液晶表示パネルの実施例を図面を参照して詳細に説明する。ただし、以下に示す実施例は、本発明の技術思想を具体化するためのアクティブマトリクス型液晶表示パネルを例示するものであって、本発明をこの実施例に特定することを意図するものではなく、本発明は特許請求の範囲に示した技術思想を逸脱することなく種々の変更を行ったものにも均しく適用し得るものである。なお、図１は、実施例のアクティブマトリクス型液晶表示パネルの数画素分の平面図であり、図２はその１画素部分の模式的な等価回路図であり、図３は図１のＸ−Ｘ断面図である。また、理解を容易にするため、図５〜図７に示した従来のＣｓ on common方式の液晶表示パネルと同一の構成部分には同一の参照符号を付与して説明することとする。
【実施例】
【００２２】
本実施例の液晶表示パネル１０は、第１の透光性基板１１上にマトリクス状に設けられた走査線Ｘｎ、Ｘｎ+1・・・と信号線Ｙｍ、Ｙｍ+1・・・で囲まれた領域毎に画素電極１２が設けられており、この画素電極１２の下部には補助容量電極１３及び画素トランジスタ１４が設けられている。また、第２の透光性基板１５にカラーフィルタ層ＣＦを介して設けられた対向電極１６が設けられている。そして、画素電極１２と対向電極１６との間には液晶２０が封入されている。
【００２３】
画素トランジスタ１４はＴＦＴからなり、そのソース電極Ｓは信号線Ｙｍ、Ｙｍ+1・・・に接続され、また、ドレイン電極Ｄはコンタクトホール１７を経て画素電極１２に接続されており、さらに、画素トランジスタ１４のゲート電極Ｇは走査線Ｘｎ、Ｘｎ+1・・・を兼ねている。この液晶表示パネル１０においては、各画素トランジスタ１４、走査線Ｘｎ、Ｘｎ+1・・・及び信号線Ｙｍ、Ｙｍ+1・・・を覆うように、第１の透光性基板１１の表面全体に絶縁膜１８を介して層間膜１９が平坦に所定高さとなるように設けられており、画素電極は、層間膜１９の表面に設けられてセルギャップが一定に保たれているとともに、コンタクトホール１７を介して所定の画素トランジスタ１４のドレイン電極Ｄに接続されている。
【００２４】
本実施例の液晶表示パネル１０においては、走査線Ｘｎ、Ｘｎ+1・・・は遮光性部材で形成されているとともに、信号線Ｙｍ、Ｙｍ+1・・・の下部に伸びた前記信号線より幅広の延長部２１を備えており、この延長部２１は画素電極１２との間を完全に遮光するように画素電極１２の端部に僅かに重畳するように設けられており、それとともに補助容量電極１３と電気的に接続されている。このような構成とすることにより、走査線の延長部２１と画素電極１２の間に新たな容量Ｃad2が形成されるが、この新たな容量Ｃad2は、図２に示したように、従来の補助容量Ｃｓと並列に接続された形になるので、実質的に補助容量として機能する。しかも、走査線の延長部２１と画素電極１２との重畳部分は僅かであるため、開口率の低下は少ない。
【００２５】
以下において、この液晶表示パネル１０の製造工程を図１及び図３を用いて説明する。まず、ガラス基板等からなる第１の透光性基板１１の表面に直接ないしは絶縁膜（図示せず）を介して、Ｍｏ／Ａｌからなる遮光性導電性材料を用いて所定のパターンに走査線Ｘｎ、Ｘｎ+1・・・及び補助容量電極１３を設ける。次いで、第１の透光性基板１１の表面全体をＳｉＯ２ないしＳｉＮからなる絶縁膜２２で被覆し、ゲート領域にアモルファス−Ｓｉ層２３を形成する。次いで、画素トランジスタ１４のドレイン電極Ｄ及びソース電極Ｓ、及び、信号線Ｙｍ、Ｙｍ+1・・・をＭｏ／Ａｌ／Ｍｏを用いて所定パターンに形成し、その表面に第１の透光性基板１１の全体にわたりＳｉＯ２ないしＳｉＮからなる絶縁膜２４で被覆し、さらにその表面にポリイミド等の有機材料からなる層間膜１９を所定厚さ（約３μｍ）となるように設け、コンタクトホール１７を形成した後に、透明導電性材料であるＩＴＯ（Indium Tin Oxide)を用いて所定のパターンに各画素電極１２を形成する。
【００２６】
そして、別途第２の透光性基板１５の表面にカラーフィルタ層ＣＦ及びＩＴＯからなる透明な対向電極１６を形成したものを対向させて、その間に液晶２０を封入することにより本実施例の液晶表示パネル１０が完成される。
【００２７】
本実施例の液晶表示パネル１０においては、図８に示した従来例のＣｓ on common方式の場合と同様に、対向電極１６に印加されるコモン電位Ｖｃが周期的に反転されており、それに伴って信号線Ｙｍ、Ｙｍ+1・・・に印加される画像信号Ｖsも周期的に反転するバイアス電圧が重畳されている。しかしながら、本実施例の液晶表示パネル１０においては、補助容量電極１３が走査線Ｘｎ、Ｘｎ+1・・・に接続されているため、図４に示したように、走査線Ｘｎ、Ｘｎ+1・・・に印加されるゲートパルスＶgは、対向電極１６に印加されるコモン電位Ｖｃが周期的に反転されているために、従来のゲートパルスにコモン電位Ｖｃを重畳した形のゲートパルスＶｇを印加する必要がある。
【００２８】
なお、本実施例では、走査線Ｘｎ、Ｘｎ+1・・・の延長部２１を画素電極１２の端部に僅かに重畳するように設けて画素電極１２と延長部２１との間を完全に遮光した例を示したが、必ずしもこの部分を完全に遮光する必要がなければ画素電極１２と延長部２１との間が極めて狭くなるように設ければよい。
【図面の簡単な説明】
【００２９】
【図１】実施例のアクティブマトリクス型液晶表示パネルの数画素分の平面図である。
【図２】図１のアクティブマトリクス型液晶表示パネルの１画素部分の模式的な等価回路図である。
【図３】図１のＸ−Ｘ断面図である。
【図４】図１のアクティブマトリクス型液晶表示パネルの１画素の各部分の電圧波形を示す図である。
【図５】従来のアクティブマトリクス型液晶表示パネルの一数画素部分の平面図である。
【図６】図５のアクティブマトリクス型液晶表示パネルの１画素部分の模式的な等価回路図である。
【図７】図５のＡ−Ａ断面図である。
【図８】図５のアクティブマトリクス型液晶表示パネルの１画素の各部分の電圧波形を示す図である。
【図９】別の従来のアクティブマトリクス型液晶表示パネルの一数画素部分の平面図である。
【図１０】図９のアクティブマトリクス型液晶表示パネルの１画素部分の模式的な等価回路図である。
【図１１】図９のＢ−Ｂ断面図である。
【符号の説明】
【００３０】
１０、１０Ａ、１０Ｂ    アクティブマトリクス型液晶表示パネル
１１    第１の透光性基板
１２    画素電極
１３    補助容量電極
１４    画素トランジスタ（ＴＦＴ）
１５    第２の透光異性基板
１６    共通電極
１７    コンタクトホール
１８、２２、２４    絶縁膜
１９    層間膜
２０    液晶
２１    走査線の延長部
２３    アモルファスシリコン層
ＣＦ    カラーフィルタ層
Ｘｎ、Ｘｎ+1・・・走査線
Ｙｍ、Ｙｍ+1・・・信号線
【図１】
2006276370.tif 000003
【図２】
2006276370.tif 000004
【図３】
2006276370.tif 000005
【図４】
2006276370.tif 000006
【図５】
2006276370.tif 000007
【図６】
2006276370.tif 000008
【図７】
2006276370.tif 000009
【図８】
2006276370.tif 000010
【図９】
2006276370.tif 000011
【図１０】
2006276370.tif 000012
【図１１】
2006276370.tif 000013