(57)【要約】【課題】多値の情報を記憶可能な電気ヒューズを最小回路で実現する。【解決手段】一端が外部電源電圧端子１０，１１に個別に接続され、他端が共通接続されたプログラム特性が異なる複数の電気ヒューズ１２，１３と、複数の電気ヒューズの共通接続ノードＪと接地端子間に並列に接続されたプログラム制御用のスイッチング素子１４および読み出し用のスイッチング素子１５と、共通接続ノードの電圧レベルを各リファレンス電圧１９，２０，２１によって検知する複数の差動増幅器１６，１７，１８とを備えている。プログラム特性が異なる第１あるいは第２の電気ヒューズをプログラムするタイミングを変更し、電気ヒューズとスイッチング素子の接続ノードの電圧レベルを複数実現し、多値を最小の回路規模で実現する。【選択図】図１
2006253353.tif 000002
【特許請求の範囲】
【請求項１】
一端が外部電源電圧端子に個別に接続され、他端が共通接続されたプログラム特性が異なる複数の電気ヒューズと、
前記複数の電気ヒューズの共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えた電気ヒューズモジュール。
【請求項２】
一端が外部電源電圧端子に共通に接続され、他端も共通接続されたプログラム特性が異なる複数の電気ヒューズと、
前記複数の電気ヒューズの共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えた電気ヒューズモジュール。
【請求項３】
前記複数の電気ヒューズは、電気ヒューズ形状の細線部の長さの相違により前記プログラム特性を異にしている請求項１または請求項２に記載の電気ヒューズモジュール。
【請求項４】
前記複数の電気ヒューズは、電気ヒューズ形状の細線部の太さの相違により前記プログラム特性を異にしている請求項１または請求項２に記載の電気ヒューズモジュール。
【請求項５】
前記複数の電気ヒューズは、電気ヒューズ形状の細線部の長さと太さの両方の相違により前記プログラム特性を異にしている請求項１または請求項２に記載の電気ヒューズモジュール。
【請求項６】
電気ヒューズと、電気ヒューズと抵抗素子を直列に接続してなる単数または複数の直列接続体とが、それぞれの一端が外部電源電圧端子に共通に接続され、他端は互いに共通接続され、
前記電気ヒューズおよび前記直列接続体の共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えた電気ヒューズモジュール。
【請求項７】
前記抵抗素子がＭＯＳトランジスタである請求項６に記載の電気ヒューズモジュール。
【請求項８】
一端が外部電源電圧端子に接続されたポリシリコンで形成された第１の電気ヒューズと、
一端が前記外部電源電圧端子に接続され、ポリシリコン上に金属材料をシリサイド化して形成された第２の電気ヒューズと、
前記２つの電気ヒューズの共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えた電気ヒューズモジュール。
【請求項９】
一端が外部電源電圧端子に接続され、ポリシリコン上に金属材料をシリサイド化して形成され電気ヒューズと、
前記電気ヒューズの他端と接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記電気ヒューズと前記スイッチング素子の接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えた電気ヒューズモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通電により電気ヒューズ素子を電気的に切断してプログラム（溶断やシリサイド化など）する電気ヒューズモジュールに関するものである。
【背景技術】
【０００２】
従来、電気ヒューズ装置（電気ヒューズモジュール）は、高周波のトリミング用プログラムデバイス等の半導体集積回路（ＬＳＩ）に広く使用されている。電気ヒューズ装置において、ポリシリコン等で形成された電気ヒューズ素子は、バイポーラトランジスタに直列に接続され、１アンペア程度の大電流を流してプログラム（溶断やシリサイド化など）することによりプログラムされる。
【０００３】
近年、半導体集積回路の分野において、ゲート材料としてポリシリコン上に金属材料をシリサイド化して形成し、ゲート材料を低抵抗化するプロセスが開発された。そこで、ゲート材料に電流を流すことにより、上面のシリサイド層を切断し、高抵抗化するような仕組みを利用した電気ヒューズ素子の技術が現れている。１３０ｎｍや９０ｎｍプロセス世代では、通電により電気ヒューズ素子をプログラムする際に必要な瞬時電流は、電気ヒューズ素子１個当たり１０〜３０ミリアンペアである。
【０００４】
図６は従来から半導体集積回路に使用されている電気ヒューズ装置の構成例を示す回路図である。図６において、６０は電気ヒューズ、６１は電気ヒューズ６０と直列に接続されたＰＭＯＳトランジスタ（スイッチング素子）、６２は出力をＰＭＯＳトランジスタ６１のゲートに接続されたＮＡＮＤ回路である。
【０００５】
選択された電気ヒューズ６０に対して、ＮＡＮＤ回路６２にプログラム信号が入力され、ＮＡＮＤ回路６２の導通によりＰＭＯＳトランジスタ６１がオンして電流が流される。電気ヒューズ６０は、シリサイドやポリシリコンもしくはメタルの微細パターンで形成され、所定の電流が流されると熱的にプログラムされ、断線や抵抗上昇が発生する。これにより、プログラムされない初期の電気ヒューズ素子抵抗と、プログラムされ高抵抗化された電気ヒューズの抵抗値を読み出すことで、信号状態の０／１を認識することができる。このようにして電気ヒューズ装置を実現することができる（例えば、特許文献１参照）。
【特許文献１】特表平１１−５１２８７９号公報（第１２−１３頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の構成では、次のような問題がある。
【０００７】
電気ヒューズは、プログラム前とプログラム後の状態で「０」「１」のデータを出力するように構成されており、１ビットの情報が記憶される。しかし、近年では集積度向上の要求が増えてきており、その要望に応えるため、１メモリセルに１ビット以上の記憶を行う多値メモリ構成が求められている。
【課題を解決するための手段】
【０００８】
本発明による電気ヒューズモジュールは、
一端が外部電源電圧端子に個別に接続され、他端が共通接続されたプログラム特性が異なる複数の電気ヒューズと、
前記複数の電気ヒューズの共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えている。
【０００９】
複数の電気ヒューズのうちの任意の単数または複数の電気ヒューズを選択してプログラム（溶断やシリサイド化など）するに際して、プログラム制御用のスイッチング素子を導通するが、各電気ヒューズは外部電源電圧端子に対して個別に接続されているから、プログラム対象の電気ヒューズに接続の外部電源電圧端子においてのみ電源電圧を印加する。非対象の電気ヒューズに接続の外部電源電圧端子には電源電圧の印加は行わず、オープンにしておく。このように電源電圧を印加した状態でプログラム制御用のスイッチング素子を導通させることにより、プログラム対象の電気ヒューズに限定して電流を流し、その電気ヒューズをプログラムする。この電気ヒューズのプログラムには、材料変質に伴う高抵抗化のほか溶断も含まれる。複数の電気ヒューズの並列接続体であるプログラム済みの抵抗体の抵抗値は、複数の電気ヒューズのいずれ（単数または複数）をプログラム対象としたかに応じて調整されることになる。半導体集積回路の実動作時には、読み出し用のスイッチング素子を導通し、プログラム済みの抵抗体と読み出し用のスイッチング素子の接続ノードに現れる電圧を複数の差動増幅器の各入力端子に接続する。この接続ノード電圧は、プログラム済み抵抗要素がもつプログラム後の抵抗値と読み出し用のスイッチング素子の抵抗値との抵抗比で電源電圧を抵抗分割したものに相当する。各差動増幅器からは、接続ノード電圧と各リファレンス電圧の差分に相当する電圧が出力され、多値化が行われる。これによれば、電気ヒューズモジュールを２つ並べて多値化を実現する場合に比べて、回路規模を削減することができる。
【００１０】
また、本発明による電気ヒューズモジュールは、
一端が外部電源電圧端子に共通に接続され、他端も共通接続されたプログラム特性が異なる複数の電気ヒューズと、
前記複数の電気ヒューズの共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えている。
【００１１】
複数の電気ヒューズのうちの任意の単数または複数の電気ヒューズを選択してプログラム（溶断やシリサイド化など）するに際して、プログラム制御用のスイッチング素子を導通するが、各電気ヒューズは外部電源電圧端子に対して共通に接続されているから、外部電源電圧端子にプログラム対象の電気ヒューズの特性に見合った電源電圧を印加する。このように電源電圧を印加した状態でプログラム制御用のスイッチング素子を導通させることにより、すべての電気ヒューズに電流が流れるが、印加した電源電圧が調整され、プログラム対象の電気ヒューズに見合った電流が流れることになるので（プログラム完了までの時間が調整されるので）、プログラム対象の電気ヒューズのみがプログラムされる。この電気ヒューズのプログラムには、材料変質に伴う高抵抗化のほか溶断も含まれる。複数の電気ヒューズの並列接続体であるプログラム済みの抵抗体の抵抗値は、複数の電気ヒューズのいずれ（単数または複数）をプログラム対象としたかに応じて、すなわち、印加電源電圧に応じて調整されることになる。実動作時の動作は上記と同様であり、各差動増幅器からは、接続ノード電圧と各リファレンス電圧の差分に相当する電圧が出力され、多値化が行われる。これによれば、電気ヒューズモジュールを２つ並べて多値化を実現する場合に比べて、回路規模を削減することができる。
【００１２】
上記の構成の複数の電気ヒューズにおいて互いにプログラム特性を異ならせるに、電気ヒューズ形状の細線部の長さの相違により異ならせてもよいし、あるいは、電気ヒューズ形状の細線部の太さの相違により異ならせてもよいし、あるいは、長さと太さの両方の相違により異ならせてもよい。
【００１３】
また、本発明による電気ヒューズモジュールは、
電気ヒューズと、電気ヒューズと抵抗素子を直列に接続してなる単数または複数の直列接続体とが、それぞれの一端が外部電源電圧端子に共通に接続され、他端は互いに共通接続され、
前記電気ヒューズおよび前記直列接続体の共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えている。
【００１４】
ここで、前記直列接続体においては、抵抗素子が外部電源電圧端子側にあってもよいし、共通接続ノード側にあってもよい。また、前記抵抗素子としては、ＭＯＳトランジスタで構成することができる。
【００１５】
単独の電気ヒューズと直列接続体における電気ヒューズとは、そのプログラム特性が同じものを作用しても、抵抗素子の有無や抵抗素子の抵抗値の相違により、単独の電気ヒューズと直列接続体とでは互いに抵抗値が相違する。すなわち、同時に電流を流しても、流れる電流値が相違し、プログラムに要する時間に差が生じる。結果として、単独の電気ヒューズと直列接続体とでは互いにプログラム特性が相違することになる。外部電源電圧端子に印加する電源電圧を調整することにより、プログラム対象を単独の電気ヒューズにするかあるいは直列接続体にするか（直列接続体が複数あるときはいずれの直列接続体にするか）を選択することができる。この電気ヒューズのプログラムには、材料変質に伴う高抵抗化のほか溶断も含まれる。単独の電気ヒューズと直列接続体との並列接続体であるプログラム済みの抵抗体の抵抗値は、いずれをプログラム対象としたかに応じて、すなわち、印加電源電圧に応じて調整されることになる。実動作時の動作は上記と同様であり、各差動増幅器からは、接続ノード電圧と各リファレンス電圧の差分に相当する電圧が出力され、多値化が行われる。これによれば、電気ヒューズモジュールを２つ並べて多値化を実現する場合に比べて、回路規模を削減することができる。
【００１６】
また、本発明による電気ヒューズモジュールは、
一端が外部電源電圧端子に接続されたポリシリコンで形成された第１の電気ヒューズと、
一端が前記外部電源電圧端子に接続され、ポリシリコン上に金属材料をシリサイド化して形成された第２の電気ヒューズと、
前記２つの電気ヒューズの共通接続ノードと接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記共通接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えている。
【００１７】
ポリシリコンの電気ヒューズとポリシリコン・シリサイド化の電気ヒューズとは、そのプログラム特性が相違する。外部電源電圧端子に印加する電源電圧を調整することにより、プログラム対象をポリシリコンの電気ヒューズとするかポリシリコン・シリサイド化の電気ヒューズにするかを選択することができる。この電気ヒューズのプログラムには、材料変質に伴う高抵抗化のほか溶断も含まれる。ポリシリコンの電気ヒューズとポリシリコン・シリサイド化の電気ヒューズとの並列接続体であるプログラム済みの抵抗体の抵抗値は、いずれをプログラム対象としたかに応じて、すなわち、印加電源電圧に応じて調整されることになる。実動作時の動作は上記と同様であり、各差動増幅器からは、接続ノード電圧と各リファレンス電圧の差分に相当する電圧が出力され、多値化が行われる。これによれば、電気ヒューズモジュールを２つ並べて多値化を実現する場合に比べて、回路規模を削減することができる。
【００１８】
また、本発明による電気ヒューズモジュールは、
一端が外部電源電圧端子に接続され、ポリシリコン上に金属材料をシリサイド化して形成され電気ヒューズと、
前記電気ヒューズの他端と接地端子間に並列に接続されたプログラム制御用のスイッチング素子および読み出し用のスイッチング素子と、
前記電気ヒューズと前記スイッチング素子の接続ノードの電圧レベルを各リファレンス電圧によって検知する複数の差動増幅器とを備えている。
【００１９】
外部電源電圧端子に印加する電源電圧を調整することにより、あるいは通電電流を調整することにより、ポリシリコン・シリサイド化の電気ヒューズに対するプログラムの度合いを調整する。電源電圧または通電電流を調整することにより、ポリシリコン・シリサイド化の電気ヒューズにおいて、シリサイドのみをプログラミングする状態としたり、シリサイドおよびポリシリコンをプログラミングする状態としたり調整することができる。この電気ヒューズのプログラムには、材料変質に伴う高抵抗化のほか溶断も含まれる。プログラム済みの抵抗体の抵抗値は、どのレベルまでプログラムしたかに応じて、すなわち、印加電源電圧に応じて調整されることになる。実動作時の動作は上記と同様であり、各差動増幅器からは、接続ノード電圧と各リファレンス電圧の差分に相当する電圧が出力され、多値化が行われる。これによれば、電気ヒューズモジュールを２つ並べて多値化を実現する場合に比べて、回路規模を削減することができる。
【発明の効果】
【００２０】
本発明によれば、回路規模の削減を図りながら多値化を実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明にかかわる電気ヒューズモジュールの実施の形態について、図面を参照しながら具体的に説明する。
【００２２】
（実施の形態１）
本発明の実施の形態１の電気ヒューズモジュールを説明する。
【００２３】
図１は本発明の実施の形態１における電気ヒューズモジュールの構成を示す回路図である。図１において、１０，１１は外部制御される電源端子、１２は一端が外部制御電源端子１０に接続された第１の電気ヒューズ、１３は一端が外部制御電源端子１１に接続され、第１の電気ヒューズ１２とプログラム特性が異なる第２の電気ヒューズである。ここで、第１の電気ヒューズ１２のプログラム前抵抗値Ｒ１1 は、第２の電気ヒューズ１３のプログラム前抵抗値Ｒ２1 と比較して高抵抗である（Ｒ２1  < Ｒ１1 ）。また、第１の電気ヒューズ１２のプログラム後抵抗値Ｒ１2は、第２の電気ヒューズ１３のプログラム後抵抗値Ｒ２2 と比較して高抵抗である。すなわち、次の関係が成り立っているものとする。
【００２４】
Ｒ２1  < Ｒ１1  << Ｒ２2  < Ｒ１2 
また、電気ヒューズのプログラムに必要な電圧については、第１の電気ヒューズ１２のプログラムに必要な電圧をＶＤＤ１とし、第２の電気ヒューズ１３のプログラムに必要な電圧をＶＤＤ２としたときに、
ＶＤＤ１＜ＶＤＤ２
の関係があるものとする。１４は第１および第２の電気ヒューズ１２，１３と直列に接続され、ソースが接地端子に接続されたプログラム制御用としてのＮＭＯＳトランジスタで構成されたスイッチング素子、１５はヒューズデータを読み出す際にオンするＮＭＯＳトランジスタで構成されたスイッチング素子、１６，１７，１８は第１および第２の電気ヒューズ１２，１３の並列接続体とプログラム制御用のスイッチング素子１４との接続ノードＪの電圧をそれぞれ入力とする差動増幅器であり、１９は差動増幅器１６のリファレンス電圧、２０は差動増幅器１７のリファレンス電圧、２１は差動増幅器１８のリファレンス電圧である。なお、読み出し用のスイッチング素子１５は、プログラムに使用するプログラム制御用のスイッチング素子１４よりもサイズが小さくなっている。読み出し時にはプログラム時ほど大きな電流を必要としないからである。
【００２５】
次に、上記構成の本実施の形態の電気ヒューズモジュールの動作について説明する。
【００２６】
まず、第１の電気ヒューズ１２をプログラムする動作について説明する。第１の電気ヒューズ１２に接続された外部制御電源端子１０に低い側の高電圧（ＶＤＤ１）を印加し、第２の電気ヒューズ１３に接続された外部制御電源端子１１はプログラム実行時間だけオープンに制御しておく。その状態で、外部信号を受けてプログラム制御用のスイッチング素子１４がオンする。スイッチング素子１４がオンすることにより、外部制御電源端子１０から接地端子へ第１の電気ヒューズ１２の並列抵抗を介して電流が流れ、第１の電気ヒューズ１２はプログラムされていく。このとき、第２の電気ヒューズ１３は、外部制御電源端子１１がオープンになっているため、プログラムがされることはない。
【００２７】
プログラム制御用のスイッチング素子１４がオンしてプログラムが実行される前は、第１の電気ヒューズ１２と第２の電気ヒューズ１３の抵抗値が低く、ノードＪは高電位であるが（状態１）、第１の電気ヒューズ１２がプログラムされた後は第１の電気ヒューズ１２が高抵抗化（Ｒ１1  << Ｒ１2 ）されることにより、ノードＪの電位は下がることになる（状態２）。
【００２８】
また、第２の電気ヒューズ１３をプログラムするときには、外部制御電源端子１０をプログラム制御時間だけオープンにして、外部制御電源端子１１に高い側の高電圧（ＶＤＤ２）を印加し、プログラム制御用のスイッチング素子１４をオンすることにより実現し、ノードＪの電位が同様に下がる（状態３）。
【００２９】
また、第１および第２の電気ヒューズ１２，１３を同時にプログラムするときは、外部制御電源端子１０，１１にそれぞれ高電圧（ＶＤＤ１、ＶＤＤ２）を印加し、プログラム制御用のスイッチング素子１４をオンすることにより実現し、第１の電気ヒューズ１２，１３の両方が高抵抗化するため、ノードＪの電位が最も低い状態になる（状態４）。
【００３０】
以上のようにプログラムされた電気ヒューズの状態を読み出す際には、読み出し用のスイッチング素子１５をオンし、第１の電気ヒューズ１２および第２の電気ヒューズ１３の並列抵抗と読み出し用のスイッチング素子１５の抵抗との抵抗比であるノードＪの電圧レベルを、それぞれリファレンス電圧を持つ３つの差動増幅器１６，１７，１８で判別し、出力を行う。よって、プログラムされた電気ヒューズの選択によって、ノードＪに４つの電位レベルが発生し、出力を行う。以上により、電気ヒューズの多値化を実現することができる。
【００３１】
（実施の形態２）
本発明の実施の形態２の電気ヒューズモジュールを説明する。
【００３２】
図２は本発明の実施の形態２における電気ヒューズモジュールの構成を示す回路図である。なお、図１と同一のものには同一の符号を付与している。図２において、２０は外部制御電源端子、２１は一端が外部制御電源端子２０に接続された第１の電気ヒューズ、２２は一端が外部制御電源端子２０に接続され、第１の電気ヒューズ２１とプログラム特性が異なる第２の電気ヒューズである。ここで、第１の電気ヒューズ２１のプログラム前抵抗値Ｒ１1 は、第２の電気ヒューズ２２のプログラム前抵抗値Ｒ２1 と比較して高抵抗である（Ｒ２1  < Ｒ１1 ）。また、第１の電気ヒューズ２１のプログラム後抵抗値Ｒ１2は、第２の電気ヒューズ２２のプログラム後抵抗値Ｒ２2 と比較して高抵抗である（Ｒ２1  < Ｒ１1  << Ｒ２2  < Ｒ１2 ）。
【００３３】
また、電気ヒューズのプログラムに必要な電圧については、第１の電気ヒューズ２１に必要な電圧をＶＤＤ１、第２の電気ヒューズ２２に必要な電圧をＶＤＤ２としたときに、ＶＤＤ１＜ＶＤＤ２の関係があるものとする。２３，２４は第１および第２の電気ヒューズ２１，２２の並列接続体とプログラム制御用のスイッチング素子１４との接続ノードＪの電圧をそれぞれ入力とする差動増幅器であり、２５は差動増幅器２３のリファレンス電圧、２６は差動増幅器２４のリファレンス電圧である。
【００３４】
次に、上記構成の本実施の形態の電気ヒューズモジュールの動作について説明する。
【００３５】
まず、第１の電気ヒューズ２１をプログラムする動作について説明する。外部制御電源端子２０に低い側の高電圧（ＶＤＤ１）を印加する。次に、外部信号を受けてプログラム制御用のスイッチング素子１４がオンする。スイッチング素子１４がオンすることにより、外部制御電源端子２０から接地端子へ第１の電気ヒューズ２１と第２の電気ヒューズ２２の並列抵抗を介して電流が流れる。このとき、第１の電気ヒューズ２１は加熱によってプログラムされていくが、第２の電気ヒューズ２２においてはプログラムに必要な電圧レベルに達していないため、プログラムに必要な電流が発生せず、プログラムされないままとなる。つまり、ＶＤＤ１を印加した場合には、第１の電気ヒューズ２１のみがプログラムされることとなる。第１の電気ヒューズ２１のプログラム後は、第１の電気ヒューズ２１が高抵抗化（Ｒ１1  < Ｒ１2 ）されることにより、ノードＪの電位は電気ヒューズがプログラムされていない初期状態の高電位（状態１）と比べて中電位程度まで下がる（状態２）。
【００３６】
同様に、ノードＪの電位を最も低い電位レベル（状態３）にするには、第１および第２の電気ヒューズ２１，２２の両方をプログラムすることによって実現される。それには、外部制御電源端子２０に高い側の高電圧（ＶＤＤ２）を印加する。ＶＤＤ２はＶＤＤ１よりも高電圧である。外部信号を受けてプログラム制御用のスイッチング素子１４がオンし、外部制御電源端子２０から接地端子へ第１の電気ヒューズ２１と第２の電気ヒューズ２２の並列抵抗を介して電流が流れ、第１の電気ヒューズ２１，２２はともにプログラムされる。
【００３７】
以上のように外部制御電源端子２０から印加する電圧レベルを変えることにより、プログラムする電気ヒューズを選択し、ノードＪの電位レベルを３つの状態に変えることが可能となる。また、その状態を読み出す際には、読み出し用のスイッチング素子１５をオンし、第１の電気ヒューズ２１と第２の電気ヒューズ２２の並列抵抗と読み出し用のスイッチング素子１５の抵抗との抵抗比であるノードＪの電圧レベルを、それぞれリファレンス電圧を持つ２つの差動増幅器２３，２４で判別し、出力を行う。以上により、電気ヒューズの多値化を実現することができる。
【００３８】
（実施の形態３）
本発明の実施の形態３の電気ヒューズモジュールを説明する。
【００３９】
図３は本発明の実施の形態３における電気ヒューズモジュールの構成を示す回路図である。なお、図１と同一のものには同一の符号を付与している。図３において、３０は外部制御電源端子、３１は一端が外部制御電源端子３０に接続された抵抗素子、３２は一端が外部制御電源端子３０に接続された第１の電気ヒューズ、３３は一端が抵抗素子３１に接続され、第１の電気ヒューズ３３と同じプログラム特性を持つ第２の電気ヒューズである。ここで、第１の電気ヒューズ３２と第２の電気ヒューズ３３のプログラム前抵抗値は同一であるが、抵抗素子３１が第２の電気ヒューズ３３と外部制御電源端子３０との間に直列に配置されている。電気ヒューズのプログラムに必要な電圧については、第１の電気ヒューズ３２に必要な電圧をＶＤＤ１、第２の電気ヒューズ３３に必要な電圧をＶＤＤ２としたときに、ＶＤＤ１＜ＶＤＤ２の関係があるものとする。３４，３５は第１および第２の電気ヒューズ３２，３３の並列接続体とプログラム制御用のスイッチング素子１４との接続ノードＪの電圧をそれぞれ入力とする差動増幅器であり、３６は差動増幅器３４のリファレンス電圧、３７は差動増幅器３５のリファレンス電圧である。
【００４０】
次に、上記構成の本実施の形態の電気ヒューズモジュールの動作について説明する。
【００４１】
まず、第１の電気ヒューズ３２をプログラムする動作について説明する。外部制御電源端子３０に低い側の高電圧（ＶＤＤ１）を印加する。次に、外部信号を受けてプログラム制御用のスイッチング素子１４がオンする。スイッチング素子１４がオンすることにより、外部制御電源端子３０から接地端子へ第１の電気ヒューズ３２、第２の電気ヒューズ３３と抵抗素子３１の並列抵抗を介して電流が流れ、第１の電気ヒューズ３２は加熱によってプログラムされていくが、第２の電気ヒューズ３３においては抵抗素子３１の分だけ電圧がドロップし、プログラムに必要な電圧レベルに達せず、プログラムに必要な電流が発生せず、プログラムされないままとなる。つまり、ＶＤＤ１を印加した場合には、第１の電気ヒューズ３２のみがプログラムされることとなる。第１の電気ヒューズ３２のプログラム後は、第１の電気ヒューズ３２が高抵抗化（Ｒ１1  < Ｒ１2 ）されることにより、ノードＪの電位は電気ヒューズがプログラムされていない初期状態の高電位（状態１）と比べて中電位程度まで下がる（状態２）。
【００４２】
同様に、ノードＪの電位を最も低い電位レベル（状態３）にするには、第１および第２の電気ヒューズ３２，３３の両方をプログラムすることによって実現される。それには、外部制御電源端子３０に高い側の高電圧（ＶＤＤ２）を印加することで実現する。ＶＤＤ２はＶＤＤ１よりも高電圧である。外部信号を受けてプログラム制御用のスイッチング素子１４がオンし、外部制御電源端子３０から接地端子へ第１の電気ヒューズ３２、第２の電気ヒューズ３３と抵抗素子３１の並列抵抗を介して電流が流れ、第１の電気ヒューズ３２，３３はプログラムされていく。
【００４３】
以上のように外部制御電源端子３０から印加する電圧レベルを変えることにより、プログラムする電気ヒューズを選択し、ノードＪの電位レベルを３つの状態に変えることが可能となる。また、その状態を読み出す際には、読み出し用のスイッチング素子１５をオンし、第１の電気ヒューズ３２と第２の電気ヒューズ３３の並列抵抗と読み出し用のスイッチング素子１５の抵抗との抵抗比であるノードＪの電圧レベルを、それぞれリファレンス電圧を持つ２つの差動増幅器３４，３５で判別し、出力を行う。以上により、電気ヒューズの多値化を実現することができる。
【００４４】
（実施の形態４）
本発明の実施の形態４の電気ヒューズモジュールを説明する。
【００４５】
図４は本発明の実施の形態４における電気ヒューズモジュールの構成を示す回路図である。なお、図１と同一のものには同一の符号を付与している。図４において、４０は外部制御電源端子、４１は一端が外部制御電源端子４０に接続されたポリシリコンのみで形成された第１の電気ヒューズ、４２は一端が外部制御電源端子４０に接続されたポリシリコン上に金属材料をシリサイド化して形成された第２の電気ヒューズであり、形状は同じであるが、形成している材料が異なっている。ここで、第１の電気ヒューズ４１のプログラム前抵抗値Ｒ１1 は第２の電気ヒューズ４２のプログラム前抵抗値Ｒ２1 と比較して高抵抗である（Ｒ２1  < Ｒ１1 ）。また、第１の電気ヒューズ４１のプログラム後抵抗値Ｒ１2は、第２の電気ヒューズ４２のプログラム後抵抗値Ｒ２2 と比較して高抵抗となっている（Ｒ２1  < Ｒ１1  << Ｒ２2  < Ｒ１2 ）。また、電気ヒューズのプログラムに必要な電圧については、第１の電気ヒューズ４１に必要な電圧をＶＤＤ１、第２の電気ヒューズ４２に必要な電圧をＶＤＤ２としたときに、ＶＤＤ１＜ＶＤＤ２の関係があるものとする。４３，４４は第１および第２の電気ヒューズ４１，４２の並列接続体とプログラム制御用のスイッチング素子１４との接続ノードＪの電圧をそれぞれ入力とする差動増幅器であり、４５は差動増幅器４３のリファレンス電圧、４６は差動増幅器４４のリファレンス電圧である。
【００４６】
次に、上記構成の本実施の形態の電気ヒューズモジュールの動作について説明する。
【００４７】
まず、第１の電気ヒューズ４１をプログラムする動作について説明する。外部制御電源端子４０に低い側の高電圧（ＶＤＤ１）を印加する。次に、外部信号を受けてプログラム制御用のスイッチング素子１４がオンする。スイッチング素子１４がオンすることにより、外部制御電源端子４０から接地端子へ第１の電気ヒューズ４１と第２の電気ヒューズ４２の並列抵抗を介して電流が流れ、第１の電気ヒューズ４１は加熱によってプログラムされていくが、第２の電気ヒューズ４２においてはプログラムに必要な電圧レベルに達していないため、プログラムに必要な電流が発生せず、プログラムされないままとなる。つまり、ＶＤＤ１を印加した場合には、第１の電気ヒューズ４１のみがプログラムされることとなる。第１の電気ヒューズ４１のプログラム後は、第１の電気ヒューズ４１が高抵抗化（Ｒ１1  < Ｒ１2 ）されることにより、ノードＪの電位は電気ヒューズがプログラムされていない初期状態の高電位（状態１）と比べて中電位程度まで下がる（状態２）。
【００４８】
同様に、ノードＪの電位を最も低い電位レベル（状態３）にするには、第１および第２の電気ヒューズ４１，４２の両方をプログラムすることによって実現される。それには、外部制御電源端子４０に高い側の高電圧（ＶＤＤ２）を印加する。ＶＤＤ２はＶＤＤ１よりも高電圧である。第１の電気ヒューズ４１，４２の一端に電圧を印加したときにプログラムに必要な電流が発生し、外部信号を受けてプログラム制御用のスイッチング素子１４がオンし、外部制御電源端子４０から接地端子へ第１の電気ヒューズ４１と第２の電気ヒューズ４２の並列抵抗を介して電流が流れ、第１の電気ヒューズ４１，４２はともにプログラムされる。
【００４９】
以上のように外部制御電源端子４０から印加する電圧レベルを変えることにより、プログラムする電気ヒューズのタイミングを変更し、ノードＪの電位レベルを３つの状態に変えることが可能となる。また、その状態を読み出す際には、読み出し用のスイッチング素子１５をオンし、第１の電気ヒューズ４１と第２の電気ヒューズ４２の並列抵抗と読み出し用のスイッチング素子１５の抵抗との抵抗比であるノードＪの電圧レベルを、それぞれリファレンス電圧を持つ２つの差動増幅器で判別し、出力を行う。以上により、電気ヒューズの多値化を実現することができる。
【００５０】
（実施の形態５）
本発明の実施の形態５の電気ヒューズモジュールを説明する。
【００５１】
図５は本発明の実施の形態５における電気ヒューズモジュールの構成を示す回路図である。なお、図１と同一のものには同一の符号を付与している。図５において、５０は外部制御電源端子、５１は一端が外部制御電源端子５０に接続されたポリシリコン上に金属材料をシリサイド化して形成された電気ヒューズである。ここで、電気ヒューズ５１はシリサイドのみをプログラムされた場合と、シリサイドとポリシリコンの両方をプログラムされた場合とで異なる抵抗値を持つことを特徴とする。また、シリサイドのみをプログラムした後の抵抗値をＲs、シリサイドとポリシリコンの両方をプログラムした後の抵抗値をＲspとすると、一般に以下の関係が成り立つものである。
【００５２】
Ｒ1  << Ｒs << Ｒsp
また、電気ヒューズ５１のプログラムに必要な電圧についても、シリサイドのみのプログラムに必要な電圧をＶＤＤ１、シリサイドとポリシリコンの両方のプログラムに必要な電圧をＶＤＤ２としたときに、ＶＤＤ１＜ＶＤＤ２の関係があるものとする。５３，５４は電気ヒューズ５１の並列接続体とプログラム制御用のスイッチング素子１４との接続ノードＪの電圧をそれぞれ入力とする差動増幅器であり、５５は差動増幅器５３のリファレンス電圧、５６は差動増幅器５４のリファレンス電圧である。
【００５３】
次に、上記構成の本実施の形態の電気ヒューズモジュールの動作について説明する。
【００５４】
まず、電気ヒューズ５１のシリサイドのみをプログラムする動作について説明する。外部制御電源端子５０に低い側の高電圧（ＶＤＤ１）を印加する。次に、外部信号を受けてプログラム制御用のスイッチング素子１４がオンする。スイッチング素子１４がオンすることにより、外部制御電源端子５０から接地端子へ電気ヒューズ５１の並列抵抗を介して電流が流れ、電気ヒューズ５１は加熱によってプログラムされていくが、ＶＤＤ１を印加した場合には、シリサイドを完全にプログラムする。しかし、ポリシリコンをもプログラムするのに必要な電流が発生せず、シリサイドのプログラムのみで終わるので、プログラム後の抵抗値はＲsとなって安定する。
【００５５】
次に、電気ヒューズ５１のシリサイドとポリシリコンの両方をプログラムする場合には、同様に外部制御電源端子５０に高い側の高電圧（ＶＤＤ２）を印加し、プログラム制御用のスイッチング素子１４をオンすることにより実現される。また、そのときのプログラム後の抵抗値はＲspとなって安定する。
【００５６】
電気ヒューズ５１がシリサイドのみプログラムされた後は、電気ヒューズ５１が高抵抗化（Ｒ1  << Ｒs）されることにより、ノードＪの電位は電気ヒューズがプログラムされていない初期状態の高電位（状態１）と比べて中電位程度まで下がる（状態２）。
【００５７】
さらに、電気ヒューズ５１のシリサイドとポリシリコンの両方をプログラムすることによって電気ヒューズ５１はさらに高抵抗化され（Ｒ1  << Ｒs << Ｒsp)、ノードＪの電位を最も低い電位レベルにすることになる（状態３）。
【００５８】
以上のように外部制御電源端子５０から印加する電圧レベルを変えることにより、プログラムする電気ヒューズにおいてシリサイドのみか、シリサイドとポリシリコンの両方かといった抵抗レベルを変更し、ノードＪの電位レベルを３つの状態に変えることが可能となる。また、その状態を読み出す際には、読み出し用のスイッチング素子１５をオンし、電気ヒューズ５１の並列抵抗と読み出し用のスイッチング素子１５の抵抗との抵抗比であるノードＪの電圧レベルを、それぞれリファレンス電圧を持つ２つの差動増幅器で判別し、出力を行う。以上により、電気ヒューズの多値化を実現することができる。
【００５９】
以上のように本発明によれば、いわゆる「０」「１」の１ビットのデータを出力する電気ヒューズを有する半導体記憶装置において、小面積で１ビット以上の情報が記憶可能な電気ヒューズを実現できる。
【産業上の利用可能性】
【００６０】
本発明の電気ヒューズモジュールは、例えばＲＡＭ冗長救済用などのように電気ヒューズ素子を多数必要とする場合でも、１モジュールに複数のデータを記憶できることから、搭載本数を減少させ、電気ヒューズの占める領域の省面積化ができるもので、ＤＲＡＭやＳＲＡＭ等のＲＡＭ冗長救済用等の電気ヒューズモジュールとして有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態１における電気ヒューズモジュールの構成を示す回路図
【図２】本発明の実施の形態２における電気ヒューズモジュールの構成を示す回路図
【図３】本発明の実施の形態３における電気ヒューズモジュールの構成を示す回路図
【図４】本発明の実施の形態４における電気ヒューズモジュールの構成を示す回路図
【図５】本発明の実施の形態５における電気ヒューズモジュールの構成を示す回路図
【図６】従来の電気ヒューズ装置の構成を示す回路図
【符号の説明】
【００６２】
１２，１３，２１，２２，３２，３３  電気ヒューズ素子
１４  プログラム制御用のスイッチング素子
１５  読み出し用のスイッチング素子
１０，２０，３０，４０，５０  外部制御電源端子
１６，１７，１８，２３，２４，３４，３５，４３，４４，５３，５４  差動増幅器
３１  抵抗素子
４１  ポリシリコンのみで形成された電気ヒューズ
４２  ポリシリコンとシリサイドとで形成された電気ヒューズ
５１  ポリシリコンとシリサイドとで形成された電気ヒューズ
【図１】
2006253353.tif 000003
【図２】
2006253353.tif 000004
【図３】
2006253353.tif 000005
【図４】
2006253353.tif 000006
【図５】
2006253353.tif 000007
【図６】
2006253353.tif 000008