(57)【要約】【課題】非接触ICチップによる処理の高速化を、リーダライタとの通信距離を確保しつつ実現することができるようにする。【解決手段】  リーダライタから送信されてきたパケットが取得されたとき、ロジック部５３によりカード処理が行われる。カード処理は複数の処理からなり、カード処理に含まれる各処理は、ある前の処理が終わってから後の処理が行われるといったように時系列順に開始されるのではなく、その前の処理が行われている間でも、それと時間的に並行して行うことが可能な後の処理については、前の処理が終わるのを待つことなく開始される。本発明は、リーダライタから送信されてきたパケットを処理するICチップに適用することができる。【選択図】図５
2006227935.tif 000002
【特許請求の範囲】
【請求項１】
リーダライタからの電磁波に基づいて生成された電力により駆動する非接触IC(Integrated Circuit)チップにおいて、
前記リーダライタから送信されてきたコマンドに応じて、記憶しているデータの読み書きを行う制御手段と、
前記リーダライタとの間で行われるデータの送受信を制御する処理、または、前記リーダライタに送信するデータの暗号化と、前記リーダライタから送信されてきたデータの復号とを制御する処理を行う処理手段と
を備え、
前記制御手段による処理と前記処理手段による処理の少なくとも一部が時間的に並行して行われる
ことを特徴とする非接触ICチップ。
【請求項２】
前記リーダライタからの電磁波の受信状況を監視する監視手段をさらに備え、
前記制御手段は、さらに、前記監視手段による監視結果に基づいて、自身の処理と、前記処理手段による処理のタイミングを制御する
ことを特徴とする請求項１に記載の非接触ICチップ。
【請求項３】
前記制御手段は、自身の処理と、前記処理手段による処理が時間的に並行して行われることによって消費される電力の量が、リーダライタからの電磁波に基づいて生成される電力の量に近い場合、自身の処理と、前記処理手段による処理が並行して行われないように、自身の処理と、前記処理手段による処理のタイミングを制御する
ことを特徴とする請求項２に記載の非接触ICチップ。
【請求項４】
リーダライタからの電磁波に基づいて生成された電力により駆動する非接触IC(Integrated Circuit)チップの処理方法において、
前記リーダライタから送信されてきたコマンドに応じて、記憶しているデータの読み書きを行う制御ステップと、
前記リーダライタとの間で行われるデータの送受信を制御する処理、または、前記リーダライタに送信するデータの暗号化と、前記リーダライタから送信されてきたデータの復号とを制御する処理を行う処理ステップと
を含み、
前記制御ステップによる処理と、前記処理ステップによる処理の少なくとも一部が時間的に並行して行われる
ことを特徴とする処理方法。
【請求項５】
リーダライタからの電磁波に基づいて生成された電力により駆動する非接触IC(Integrated Circuit)チップにおける処理をコンピュータに実行させるプログラムであって、
前記リーダライタから送信されてきたコマンドに応じて、記憶しているデータの読み書きを行う制御ステップと、
前記リーダライタとの間で行われるデータの送受信を制御する処理、または、前記リーダライタに送信するデータの暗号化と、前記リーダライタから送信されてきたデータの復号とを制御する処理を行う処理ステップと
を含み、
前記制御ステップによる処理と、前記処理ステップによる処理の少なくとも一部が時間的に並行して行われる
ことを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非接触IC(Integrated Circuit)チップ、処理方法、並びにプログラムに関し、特に、非接触ICチップによる処理の高速化を、リーダライタとの通信距離を確保しつつ実現することができるようにする非接触ICチップ、処理方法、並びにプログラムに関する。
【背景技術】
【０００２】
近年、例えば、自動改札機により鉄道の乗客を管理するため、リモート（非接触）ICカードシステムが用いられている。
【０００３】
リモートICカードシステムは、自動改札機に設けられるリーダライタと、FeliCa（登録商標）などのICチップが搭載された、乗客が有するリモートICカードからなる。リモートICカードシステムによる乗客の管理は、図１に示すように、リーダライタから送信されてきたパケットを受信したリモートICカードのICチップが、そのパケットに含まれるコマンドの内容に応じて、例えば、内部に設けられた不揮発性メモリに記憶されている乗車料金の残高や定期券のデータを読み書きするなどのカード処理を行い、その処理結果をリーダライタに返信することにより行われる。
【０００４】
リーダライタから送信されてきたパケットに基づいて処理を行うICチップは、基本的に、リーダライタが送信する電磁波を受信するアンテナ、アンテナで受信された電磁波からICチップ内で消費する電力を生成したり、リーダライタから送信されてきたデータを復調したりするアナログ部、アナログ部で復調された、リーダライタからのパケットに応じて処理を行うロジック部から構成される。
【０００５】
図２は、ICチップのアナログ部の構成例を示す図である。
【０００６】
アンテナ端子CPおよびCMには整流回路１が接続される。整流回路１は、アンテナにおいて電磁波が受信されることに応じて生じた信号を整流し、整流して得られた信号を出力する。整流回路１にはダイオード２が設けられており、そのアノードは接地され、カソードは、アンテナ端子CMとキャリア抽出回路１１の接続点に接続されている。
【０００７】
整流回路１の出力には、平滑用のコンデンサ３の一端、プロテクタ４、変調回路７、復調回路８、および定電圧レギュレータ９が接続される。コンデンサ３の他端は接地される。
【０００８】
プロテクタ４は、抵抗５と、Ｎ個のダイオードからなるダイオード群６から構成され、これにより、アナログ部等に過電圧が供給されるのが防止される。プロテクタ４を構成する抵抗５の一端は整流回路１の出力側に接続され、他端はダイオード６−１のアノードに接続される。ダイオード６−Ｎのカソードは接地される。
【０００９】
変調回路７は、外部のリーダライタにデータを送信するとき、ロジック部から供給されてきた信号rdに応じてアンテナのインピーダンスを変化させことによってアンテナで受信されているリーダライタからの電磁波を変調し、データを送信する（ロードスイッチング方式）。
【００１０】
復調回路８は、整流回路１から供給されてきた信号を復調し、リーダライタから送信されてきたデータを表す信号wdをロジック部に出力する。
【００１１】
定電圧レギュレータ９は、その入力端子に印可される電圧を一定の電圧VDDに安定化し、得られた電圧VDDを各部に供給する。定電圧レギュレータ９により得られた電圧VDDは、ロジック部の他、復調回路８、フラグ生成回路１０、キャリア抽出回路１１等のアナログ部にも供給される。
【００１２】
フラグ生成回路１０は、定電圧レギュレータ９により得られた電圧のレベルを監視し、電圧のレベルに応じて生成したフラグをロジック部に出力する。例えば、フラグ生成回路１０は、定電圧レギュレータ９により得られる電圧が所定の閾値より少なくなったとき、そのことを表すフラグrstを生成し、ロジック部に出力する。
【００１３】
キャリア抽出回路１１は、コンデンサ１２、ダイオード１３および１４、並びに増幅器１５から構成される。コンデンサ１２の一端はアンテナ端子CMに接続され、他端は増幅器１５の入力端子に接続される。コンデンサ１２と増幅器１５の接続点にはダイオード１３のアノードと、ダイオード１４のカソードが接続されている。このキャリア抽出回路１１は、アンテナにおいて受信された電磁波に基づいて、搬送波と同じ周波数の信号であるクロック信号clkを抽出し、抽出したクロック信号clkをロジック部に出力する。
【００１４】
図３は、ICチップのロジック部の構成例を示すブロック図である。
【００１５】
ロジック部は、CPU(Central Processing Unit)２１、SPU(Signal Processing Unit)２２、I/O(Input/Output)管理部２３、CRC(Cyclic Redundancy Check)演算部２４、ROM(Read Only Memory)２６、RAM(Random Access Memory)２７、EEPROM(Electrically Erasable and Programmable Read Only Memory)２８、および暗号／復号処理部２９がバス２５を介して接続されることによって構成される。CPU２１にはクロックギヤ３０も接続されている。
【００１６】
CPU２１は、アナログ部から電圧VDDが供給されてくることに応じて起動し、クロックギヤ３０から供給されてきたクロックを基準クロックとしてロジック部全体の動作を制御する。CPU２１による処理はROM２６に記憶されているプログラムに従って行われ、例えば、EEPROM２８に記憶されているデータの書き換えなどが行われる。
【００１７】
SPU２２は、アナログ部の復調回路８から供給されてきた信号wdに基づいて、リーダライタから送信されてきたデータ（パケット）を取得し、例えば、取得したパケットに含まれるパケットデータを、バス２５を介してCPU２１に出力する。SPU２２により取得されるパケットには、プリアンブル、シンク、パケットのデータ長を表すレングス、リーダライタからの指示を表すコマンドコード、パラメータ（ペイロード）、パケットのエラーを検出するためのCRCが含まれる。
【００１８】
また、SPU２２は、リーダライタにパケットを送信するとき、CPU２１による処理結果や、CRC演算部２４により生成されたCRCなどを含むパケットを生成し、生成したパケットを表す信号rdをアナログ部の変調回路７に出力する。
【００１９】
I/O管理部２３はCPU２１のインタフェースであり、例えば、クロック速度の変更がバス２１を介して指示されたとき、そのことを表す信号をクロックギヤ３０に出力し、クロック速度を変更させる。また、I/O管理部２３は、適宜、アナログ部から供給されてきた信号を、バス２５を介してCPU２１に出力する。
【００２０】
CRC演算部２４は、SPU２２により取得されたパケットに含まれるCRCを用いてパケットの正当性を検証する。また、CRC演算部２４は、リーダライタにパケットを送信するとき、それに含めるCRCを生成し、生成したCRCをSPU２２に出力する。
【００２１】
ROM２６はCPU２１により実行されるプログラムや、暗号／復号処理部２９において用いられる鍵などの各種のデータを記憶し、記憶しているデータを要求に応じて出力する。
【００２２】
RAM２７はCPU２１が各種の処理を実行する上において必要なデータなどを適宜記憶する。
【００２３】
EEPROM２８は不揮発性のメモリであり、電子マネーの残高、鉄道の運賃の残高を表すデータ、暗号／復号処理部２９において用いられる鍵などの各種のデータを記憶する。EEPROM２８に記憶されているデータが、リーダライタからの指示に応じて適宜書き換えられる。
【００２４】
暗号／復号処理部２９は、リーダライタから送信され、SPU２２により取得されたパケットに含まれるパラメータに暗号化が施されているとき、それを復号する。また、暗号／復号処理部２９は、リーダライタに送信するデータに暗号化を施す必要があるとき、送信するデータに暗号化を施し、処理結果をSPU２２に出力する。暗号／復号処理部２９によるデータの暗号化、復号は、ROM２６やEEPROM２８に予め記憶されている鍵を用いて行われる。
【００２５】
図４は、以上のような構成のアナログ部とロジック部を有するICチップにより行われる処理、すなわち、図１のカード処理の流れを示す図である。
【００２６】
図４に示すように、カード処理は、例えば、パケットの受信、コマンドの解釈、パケットの復号、カード内部処理、返信パケットの生成、パケットの暗号化、および返信パケットの送信の各処理からなる。各処理の内容については後述する。
【００２７】
従来のICチップによる一連のカード処理においては、各処理が時系列順に行われ、ある１つの処理が行われている間に、他の処理が行われることがない。
【００２８】
すなわち、図４の例においては、時刻ｔ0から時刻ｔ1までの間にコマンドパケットの受信が行われ、コマンドパケットの受信が終了した時刻である時刻ｔ1から時刻ｔ2までの間にコマンドの解釈が行われる。
【００２９】
また、コマンドの解釈が終了した時刻である時刻ｔ2から時刻ｔ3までの間にパケットの復号が行われ、復号が終了した時刻である時刻ｔ3から時刻ｔ4までの間に、所定のデータをEEPROM２８に書き込むなどの、コマンドに応じたカード内部処理が行われる。
【００３０】
カード内部処理が終了した時、次に、処理結果をリーダライタに返信することが行われるが、時刻ｔ4から時刻ｔ5までの間に、処理結果を含む返信パケットの生成が行われ、返信パケットの生成が終了した時刻である時刻ｔ5から時刻ｔ6までの間に、返信パケットの暗号化が行われる。返信パケットの暗号化が終了した時刻である時刻ｔ6から時刻ｔ7までの間に、返信パケットの送信が行われる。
【００３１】
このように、従来のICチップにおいては、各処理が時系列的に行われているため、各処理かかる時間を単純に合計した時間が、カード処理全体にかかる時間になる。
【００３２】
占有帯域幅を広げることなく、高いレートの通信を実現する技術については特許文献１に開示されている。
【特許文献１】特開平１０−１３３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
ところで、リモートICカードシステムにおいては、乗客はリモートICカードや、カード互換機能を搭載したPDA(Personal Digital Assistants)等を自動改札機に翳して入出場するが、ラッシュ時も含めてそれをスムーズに管理するためには、自動改札機（リーダライタ）からの指示に応じて行われるICチップ内での処理が高速に行われる必要がある。そのため、ICチップにおいては、リーダライタとの間で送受信されるデータの転送速度の高速化や、ロジック部の動作を規定するクロックの高速化が図られている。
【００３４】
しかしながら、データの転送速度を高速化させるためには、ICチップに設けられるアンテナの帯域をより広帯域のものにする必要があるが、むやみにその広帯域化を進めると電磁波の受信効率が低下し、通信距離が犠牲になってしまう。また、ICチップはリーダライタからの電磁波のエネルギで動作するものであるから、受信効率の低下は、動作に十分な電力を得ることができなくなることにもつながり、特に問題になる。
【００３５】
また、ロジック部のクロックの高速化は、ICチップがリーダライタからの電磁波のエネルギーで動作する関係上とCMOS(Complementary Metal Oxide Semiconductor)のプロセス上の制約もあって限界がある。
【００３６】
本発明はこのような状況に鑑みてなされたものであり、ICチップによる処理の高速化を、リーダライタとの通信距離を確保しつつ実現することができるようにするものである。
【課題を解決するための手段】
【００３７】
本発明の非接触ICチップは、リーダライタから送信されてきたコマンドに応じて、記憶しているデータの読み書きを行う制御手段と、リーダライタとの間で行われるデータの送受信を制御する処理、または、リーダライタに送信するデータの暗号化と、リーダライタから送信されてきたデータの復号とを制御する処理を行う処理手段とを備え、制御手段による処理と処理手段による処理の少なくとも一部が時間的に並行して行われることを特徴とする。
【００３８】
リーダライタからの電磁波の受信状況を監視する監視手段をさらに備え、制御手段は、さらに、監視手段による監視結果に基づいて、自身の処理と、処理手段による処理のタイミングを制御するようにすることができる。
【００３９】
制御手段は、自身の処理と、処理手段による処理が時間的に並行して行われることによって消費される電力の量が、リーダライタからの電磁波に基づいて生成される電力の量に近い場合、自身の処理と、処理手段による処理が並行して行われないように、自身の処理と、処理手段による処理のタイミングを制御するようにすることができる。
【００４０】
本発明の処理方法は、リーダライタから送信されてきたコマンドに応じて、記憶しているデータの読み書きを行う制御ステップと、リーダライタとの間で行われるデータの送受信を制御する処理、または、リーダライタに送信するデータの暗号化と、リーダライタから送信されてきたデータの復号とを制御する処理を行う処理ステップとを含み、制御ステップによる処理と、処理ステップによる処理の少なくとも一部が時間的に並行して行われることを特徴とする。
【００４１】
本発明のプログラムは、リーダライタから送信されてきたコマンドに応じて、記憶しているデータの読み書きを行う制御ステップと、リーダライタとの間で行われるデータの送受信を制御する処理、または、リーダライタに送信するデータの暗号化と、リーダライタから送信されてきたデータの復号とを制御する処理を行う処理ステップとを含み、制御ステップによる処理と、処理ステップによる処理の少なくとも一部が時間的に並行して行われる処理をコンピュータに実行させることを特徴とする。
【００４２】
本発明の非接触ICチップ、処理方法、並びにプログラムにおいては、制御手段（制御ステップ）による処理と処理手段（処理ステップ）による処理の少なくとも一部が時間的に並行して行われる。
【発明の効果】
【００４３】
本発明によれば、非接触ICチップにより行われる処理の時間を短縮することができる。また、それを、リーダライタとの通信距離を確保しつつ実現することができる。
【発明を実施するための最良の形態】
【００４４】
以下に本発明の実施の形態を説明するが、本明細書に記載の発明と、発明の実施の形態との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする実施の形態が本明細書に記載されていることを確認するためのものである。従って、発明の実施の形態中には記載されているが、発明に対応するものとして、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その発明に対応するものではないことを意味するものではない。逆に、実施の形態が発明に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その発明以外の発明には対応しないものであることを意味するものでもない。
【００４５】
さらに、この記載は、本明細書に記載されている発明の全てを意味するものではない。換言すれば、この記載は、本明細書に記載されている発明であって、この出願では請求されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。
【００４６】
請求項１に記載の非接触ICチップは、リーダライタからの電磁波に基づいて生成された電力により駆動する非接触ICチップ（例えば、図５のICチップ４１）であって、前記リーダライタから送信されてきたコマンドじて、記憶しているデータの読み書きを行う制御手段（例えば、図９のCPU７１）と、前記リーダライタとの間で行われるデータの送受信を制御する処理、または、前記リーダライタに送信するデータの暗号化と、前記リーダライタから送信されてきたデータの復号とを制御する処理を行う処理手段（例えば、図９の暗号処理制御部７３、送受信制御部７９）とを備え、前記制御手段による処理と前記処理手段による処理の少なくとも一部が時間的に並行して行われることを特徴とする。
【００４７】
請求項２に記載の非接触ICチップは、前記リーダライタからの電磁波の受信状況を監視する監視手段（例えば、図８のエネルギモニタ部６１）をさらに備え、前記制御手段が、さらに、前記監視手段による監視結果に基づいて、自身の処理と、前記処理手段による処理のタイミングを制御することを特徴とする。
【００４８】
請求項４に記載の処理方法は、リーダライタからの電磁波に基づいて生成された電力により駆動する非接触ICチップの処理方法であって、前記リーダライタから送信されてきたコマンドに応じて、記憶しているデータの読み書きを行う制御ステップ（例えば、図１０のステップＳ４）と、前記リーダライタとの間で行われるデータの送受信を制御する処理、または、前記リーダライタに送信するデータの暗号化と、前記リーダライタから送信されてきたデータの復号とを制御する処理を行う処理ステップ（例えば、図１１のステップＳ２２、または図１２のステップＳ４４）とを含み、前記制御ステップによる処理と、前記処理ステップによる処理の少なくとも一部が時間的に並行して行われることを特徴とする。
【００４９】
請求項５に記載のプログラムにおいても、各ステップが対応する実施の形態（但し一例）は、請求項４に記載の処理方法と同様である。
【００５０】
以下、本発明の実施の形態について図を参照して説明する。
【００５１】
図５は、本発明を適用したICチップ４１の構成例を示すブロック図である。
【００５２】
図５のICチップ４１は、例えば、リモートICカードに搭載され、外部のリーダライタとのやりとりを非接触で行うチップである。ICチップ４１は、アンテナ５１、アナログ部５２、およびロジック部５３から構成される。
【００５３】
アナログ部５２は、リーダライタから送信され、アンテナ５１により受信された電磁波に基づいてICチップ４１の電源となる電圧を生成し、生成した電圧を、ロジック部５３を含むICチップ４１の全体に供給する。これにより、電池交換などのメンテナンスが不要となる。また、アナログ部５２は、リーダライタから送信されてきたデータを復号し、取得したデータをロジック部５３に出力したり、ロジック部５３から供給されてきたデータを変調し、アンテナ５１からリーダライタに送信したりする。
【００５４】
ロジック部５３は、アナログ部５２から供給されてきたデータ（パケット）を受信し、カード処理を行う。ロジック部５３によるカード処理においては、図４に示したように、ある前の処理が終わってから後の処理が行われるといったように時系列順に各処理が行われるのではなく、前の処理が行われている間でも、それと時間的に並行して行うことが可能な後の処理については、前の処理が終わるのを待つことなく開始される。
【００５５】
図６は、図５のロジック部５３により行われるカード処理の流れの例を示す図である。
【００５６】
ロジック部５３により行われるカード処理は、開始タイミング、終了タイミングが異なるものの、図４に示した処理と同様の処理からなる。すなわち、一連のカード処理は、パケットの受信、コマンドの解釈、パケットの復号、カード内部処理、返信パケットの生成、パケットの暗号化、および返信パケットの送信からなる。
【００５７】
パケットの受信は、リーダライタから送信されてきたパケットに含まれるシンクを検出したり、CRCを用いてパケットの正当性を検証する処理であり、コマンドの解釈は、リーダライタから送信されてきたパケットに含まれるコマンドコードが、処理可能なコマンドコードとしてICチップ４１に予め登録されているコマンドコードと一致するか否かを確認する処理である。
【００５８】
パケットの復号は、リーダライタから送信されてきたパケットに含まれるデータに暗号化が施されている場合、それを復号する処理であり、カード内部処理は、リーダライタから送信されてきたパケットに含まれるコマンドコードとパラメータに従って行われる処理である。
【００５９】
返信パケットの生成は、プリアンブル、シンク、CRCや、カード内部処理の処理結果のデータなどを含む返信パケットを生成する処理であり、パケットの暗号化は、返信パケットに含まれる処理結果のデータに暗号化を施す場合、それを行う処理である。返信パケットの送信は、返信パケットをリーダライタに送信する処理である。
【００６０】
図６の例においては、時刻ｔ0にパケットの受信が開始され、パケットの受信が終了する時刻ｔ1より前の時刻である時刻ｔ11において、パケットの受信の後の処理であるコマンドの解釈が開始される。
【００６１】
リーダライタから送信されてくるパケットには、例えば、図７に示すように、プリアンブル、シンク、レングス、コマンドコード、パラメータ、およびCRCの各データが配置され、その順番でロジック部５３により受信されるが、コマンドコードが受信された時点でコマンドコードの解釈が開始される。
【００６２】
これにより、パケットの受信（コマンドコードより後に受信されるCRCを用いたパケットのチェックなどの処理）と、コマンドコードの解釈は、コマンドコードの解釈が開始された時刻ｔ11から、パケットの受信が終了する時刻ｔ1までの間、時間的に並行して行われることになる。コマンドコードの解釈は時刻ｔ13まで行われる。
【００６３】
同様に、並行して行うことが可能な後の処理については、前の処理が終わるのを待つことなく、開始することが可能になった時点で開始される。
【００６４】
図６の例においては、コマンドコードに続けてパケットに配置されるパラメータの復号が、コマンドの解釈が終了する時刻ｔ13より前の時刻である時刻ｔ12において開始され、コマンドの解釈と、パラメータの復号が並行して行われる（図６ではパケットの受信の一部も並行して行われている）。パラメータの復号は時刻ｔ15まで行われる。
【００６５】
また、復号されたパラメータと、解釈されたコマンドコードに基づくカード内部処理が、パラメータの復号が終了する時刻ｔ15より前の時刻である時刻14において開始され、パラメータの復号と、カード内部処理が並行して行われる。カード内部処理は時刻ｔ16まで行われる。
【００６６】
パケットに含まれるパラメータ全体のうち、復号が終わった一部のパラメータだけを用いることによって実行可能な処理もあることから、このような実行可能な処理については、全てのパラメータの復号が終わる前に開始される。例えば、EEPROMに書き込むパラメータとして、２つのパラメータが暗号化された状態でパケットに含まれている場合、１つ目のパラメータの復号が終わった時、２つ目のパラメータの復号と並行して、既に復号された１つ目のパラメータの書き込みが開始される。
【００６７】
図６の説明に戻り、カード内部処理が終了する時刻ｔ16において、返信パケットの生成（返信パケットに含まれるプリアンブル、シンク、CRCの生成）が開始される。返信パケットの生成は時刻ｔ18まで行われる。
【００６８】
また、返信パケットに含まれるパラメータの暗号化が、プリアンブルの生成などが終了する時刻ｔ18より前の時刻である時刻17において開始され、プリアンブルの生成などの処理と、パラメータの暗号化が時間的に並行して行われる。パラメータの暗号化は時刻ｔ19まで行われる。
【００６９】
暗号化されたパラメータが格納されることによって返信パケットが生成され、それを送信することが可能になった時刻ｔ19において返信パケットの送信が開始される。返信パケットの送信は時刻ｔ20まで行われる。
【００７０】
以上のように、カード内部処理の結果が必要になる返信パケットの生成や、返信パケットが生成されている必要がある返信パケットの送信のように、その処理を行うためには前の処理が完全に終わっている必要がある処理を除いて、複数の処理が並行して行われることにより、前の処理が終わってから後の処理を行うといったように時系列順に各処理が行われる場合に較べて、カード処理全体にかかる時間を短縮することができる。例えば、図６の時刻ｔ0からｔ20までの時間は、図４の時刻ｔ0からｔ7までの時間より短い。図６のカード処理に含まれる１つの処理にかかる時間は、図４の、同じ１つの処理にかかる時間と同じ時間である。
【００７１】
なお、カード内部処理の処理結果が得られた部分から、それを用いて返信パケットを生成したり、暗号化処理の処理結果が得られた部分から、それを送信したりすることにより、返信パケットの生成、および返信パケットの送信についても前の処理をオーバーラップさせる事も可能である。
【００７２】
以上のような、各処理のタイミングを制御するロジック部５３の処理についてはフローチャートを参照して後述する。
【００７３】
図８は、図５のアナログ部５２の構成例を示す図である。図２と同じ部分には同じ符号を付してある。重複する説明については適宜省略する。
【００７４】
アナログ部５２の構成は、エネルギモニタ部６１が設けられている点を除いて、図２に示したものと同様である。エネルギモニタ部６１は、定電圧レギュレータ９から供給されてきた電圧VDDにより駆動し、アンテナ５１により受信される、リーダライタからの電磁波のエネルギを監視する。エネルギモニタ部６１による監視結果はロジック部５３に通知される。
【００７５】
ロジック部５３においては、例えば、アンテナ５１により受信されるリーダライタからの電磁波のエネルギが比較的多い場合にだけ複数の処理が並行して行われるように、各処理のタイミングがエネルギモニタ部６１による監視結果に基づいて制御される。
【００７６】
複数の処理を並行して行う場合、当然、それに伴って消費電力が高くなるが、それを、アンテナ５１により受信される電磁波のエネルギが少ないときにも行うとすると、リーダライタからの電磁波に基づいて得られる電力によってICチップ４１の消費電力を賄うことができなり、リーダライタとの通信距離が短くなってしまうことから、そのような事態を回避すべく、アンテナ５１により受信される電磁波のエネルギが多い場合、すなわち、エネルギに余裕がある場合にだけ複数の処理が並行して行われるように、各処理のタイミングが制御される。
【００７７】
定電圧レギュレータ９は、入力端子に印可される電圧を一定の電圧VDDに安定化し、ロジック部５３のCPUによる制御（電源電圧制御）に従って各部に電力を供給する。
【００７８】
図９は、図５のロジック部５３の構成例を示すブロック図である。
【００７９】
図９の例においては、CPU７１、I/O管理部７２、暗号処理制御部７３、暗号／復号処理部７４、暗号処理用バッファ７５、ROM８２、RAM８３、EEPROM８４、暗号／復号処理部８５、およびCRC演算部８６がバス８１を介して接続されている。CPU７１にはクロックギヤ８０も接続される。また、暗号処理制御部７３、暗号／復号処理部７４、および暗号処理用バッファ７５はバス７６にも接続され、このバス７６には、送受信用バッファ７７が接続されている。送受信用バッファ７７にはSPU７８が各種のデータを書き込むことができるようになされている。バス７６とバス８１は接続されている。
【００８０】
CPU７１は、アナログ部５２から電圧VDDが供給され、リセットが解除されることに応じて起動し、ROM８２に記憶されているプログラムに従って、クロックギヤ８０から供給されてくるクロックを基準クロックとして各処理を行う。起動したとき、CPU７１は、リーダライタから送信されてくるパケットの処理を可能とするため、ハードウエアの初期化の他、ROM８２に記憶されている鍵を暗号／復号処理部７４に登録したり、暗号処理制御部７３（コマンドチェック部７３Ａ）に暗号化が必要なコマンドを登録したりする。
【００８１】
また、CPU７１は、起動したとき、送受信制御部７９に対して、受信モードの起動を指示するとともに、暗号処理制御部７３に対して、復号モードの起動を指示する。これらの指示はI/O管理部７２を介して行われる。受信モードで起動したとき、送受信制御部７９においては、SPU７８により取得されたパケットの解析が行われ、シンクの検出、CRCを用いたパケットの正当性の検証などが、CPU７１による制御によらずに独立して行われる。そのとき、復号モードが起動されている事により、暗号処理制御部７３においては、受信したパケットデータ内のコマンドコードが確認され、そのコマンドコードが、予め登録した、復号が必要なコマンドコードであった場合は、その復号が、CPU７１による制御によらずに独立して行われる。
【００８２】
CPU７１は、受信モードで起動した送受信制御部７９から、シンクを検出したことが通知されてきたとき、暗号処理用バッファ７５、または送受信用バッファ７７に転送されたパラメータを用いて、EEPROM８４に記憶されているデータの書き換えなどの、図６でいうカード内部処理を行う。また、パケットにエラーがあることが送受信制御部７９から通知されてきたとき、CPU７１は、ロジック部５３の全体の処理を終了させる。
【００８３】
CPU７１は、返信パケットをリーダライタに送信するとき、送受信制御部７９に対して、送信モードの起動を指示するとともに、暗号処理制御部７３に対して、暗号化モードの起動を指示する。これらの指示もI/O管理部７２を介して行われる。送信モードで起動したとき、送受信制御部７９においては、プリアンブル、シンク、CRCを生成したり、暗号化されたパラメータを格納したりする返信パケットの生成が、CPU７１による制御によらずに独立して行われる。一方、暗号化モードがさらに起動されていると、暗号処理制御部７３においては、送信するデータに暗号化を行うが、その暗号化が、CPU７１による制御によらずに独立して行われる。
【００８４】
さらに、CPU７１は、I/O管理部７２において受信される、エネルギモニタ部６１からの監視結果（受信エネルギ通知）に基づいて、アンテナ５１により受信される電磁波のエネルギに余裕がある場合にだけ複数の処理が並行して行われるように、定電圧レギュレータ９から各部（例えば、暗号処理制御部７３、送受信制御部７９、暗号／復号処理部８５）に対する電源の供給をI/O管理部７２を介して制御する。
【００８５】
I/O管理部７２はCPU７１のインタフェースである。I/O管理部７２にはアンテナ５１により受信される電磁波のエネルギの監視結果がエネルギモニタ部６１から通知されており、CPU７１は、それをバス８１を介して読み出す事ができる。また、I/O管理部７２は、各部に対する指示がバス８１を介してCPU７１から供給されてきたとき、それを各部に出力する。
【００８６】
暗号処理制御部７３は、CPU７１からの指示に応じて暗号化モード、復号モードを起動し、起動した後は、CPU７１からの制御によらずに独立して処理を行う。例えば、暗号処理制御部７３は、送受信用バッファ７７に記憶されているデータの復号、暗号処理用バッファ７５に記憶されているデータの暗号化を暗号／復号処理部７４に行わせる。
【００８７】
暗号処理制御部７３はコマンドチェック部７３Ａを有しており、このコマンドチェック部７３Ａは、送受信用バッファ７７にパケットデータが受信された事が送受信制御部７９から通知されてきたとき、その受信されたコマンドコードが、CPU７１の起動時に登録されたコマンドコードと一致するか否かを確認する。一致することを確認した場合、コマンドチェック部７３Ａは、その一致することを確認したコマンドコードを、ICカード４１において処理可能なコマンドコードとしてCPU７１に出力するとともに、暗号処理制御部７３は、送受信用バッファ７７に記憶されているデータの復号を行う。
【００８８】
暗号／復号処理部７４は、リーダライタから送信されてきたパケットに含まれるパケットデータに暗号化が施されている場合、SPU７８により受信され、送受信用バッファ７７に転送されたパラメータを暗号処理制御部７３による制御に従って復号し、復号して得られたパラメータを暗号処理用バッファ７５に転送する。
【００８９】
また、暗号／復号処理部７４は、リーダライタに送信する返信パケットに含まれるパケットデータに暗号化を施す必要がある場合、暗号処理用バッファ７５に記憶されているパラメータに暗号化を施し、暗号化されたパラメータを送受信用バッファ７７に転送する。パラメータの復号、暗号化は、CPU７１の起動時や、カード内部の処理過程で登録された鍵を用いて行われる。
【００９０】
暗号処理用バッファ７５はデュアルポートメモリであり、送受信用バッファ７７からバス７６を介して転送されてきたデータの記憶と、記憶しているデータの読み出しを並行して行うことが可能とされる。逆に、データの書き込みを行いながら、記憶されたデータを送受信バッファ側に送出する事も可能とされる。
【００９１】
送受信用バッファ７７もデュアルポートメモリであり、SPU７８から転送されてきたデータの記憶と、記憶しているデータの読み出しを並行して行うことが可能とされる。このバッファについても、逆に、データの書き込みを行いながら、SPU７８側に送出する事も可能とされる。
【００９２】
SPU７８は、送受信制御部７９による制御に従って、アナログ部５２の復調回路８から供給されてきた信号wdに基づいて、リーダライタから送信されてきたパケットを取得し、取得したパケットを送受信用バッファ７７に転送する。また、SPU７８は、リーダライタに返信パケットを送信するとき、送受信制御部７９による制御に従って、送受信制御部７９により生成された返信パケットを表す信号rdをアナログ部５２の変調回路７に出力する。
【００９３】
送受信制御部７９は、CPU７１からの指示に応じて、受信モード、送信モードを起動し、起動した後は、CPU７１からの制御によらずに独立して処理を行う。例えば、送受信制御部７９は、受信モードを起動しているとき、SPU７８により取得されたパケットに含まれるシンクの検出、CRCを用いたパケットの正当性の検証などを行い、シンクを検出したとき、或いは、パケットがエラーであることを検出したとき、そのことをCPU７１に通知する。また、送受信制御部７９は、SPU７８から送受信用バッファ７７にコマンドコードを転送させたとき、そのことを暗号処理制御部７３（コマンドチェック部７３Ａ）に通知する。
【００９４】
送受信制御部７９は、送信モードを起動しているとき、リーダライタに送信する返信パケットに含めるプリアンブル、シンク、CRCを生成し、それらを含む返信パケットを、SPU７８を制御することによってリーダライタに送信する。
【００９５】
ROM８２は、CPU７１により実行されるプログラム、処理可能なコマンドコードとして予め登録されているコマンドコード、暗号／復号処理部７４により用いられる鍵などの各種のデータを記憶する。
【００９６】
RAM８３はCPU７１が各種の処理を実行する上において必要なデータなどを適宜記憶する。
【００９７】
EEPROM８４は不揮発性のメモリであり、暗号／復号処理部７４により用いられる鍵などの各種のデータや運賃の残高を表すデータなどを記憶する。図９の例においては、EEPROM８４は４つのバンクからなる。
【００９８】
暗号／復号処理部８５は、EEPROM８４に記憶させるデータに暗号化を施す必要があるとき、その暗号化を行い、暗号化されたデータをEEPROM８４に記憶させる。また、暗号／復号処理部８５は、例えば、CPU７１が処理対象とするデータなどの、EEPROM８４に記憶されているデータに暗号化が施されている場合、それを復号する。暗号／復号処理部８５によるデータの暗号化、復号は、CPU７１による制御に従って、適宜、暗号処理制御部７３などによる処理と時間的に並行して行われる。
【００９９】
CRC演算部８６は、EEPROM８４に記憶させるデータにCRCを付加する必要があるとき、生成したCRCをデータに付加し、それをEEPROM８４に記憶させる。また、CRC演算部８６は、例えば、CPU７１が処理対象とするデータなどの、EEPROM８４に記憶されているデータにCRCが付加されている場合、CRCを用いてデータの正当性を検証する。
【０１００】
次に、ロジック部５３のCPU７１、送受信制御部７９、および暗号処理制御部７３のそれぞれの動作についてフローチャートを参照して説明する。
【０１０１】
始めに、図１０のフローチャートを参照して、CPU７１の処理について説明する。
【０１０２】
アナログ部５２から電圧VDDが供給され、リセットが解除されることによってステップＳ１において起動したとき、CPU７１は、ステップＳ２に進み、リーダライタから送信されてきたパケットを受信可能な状態にする準備を行う。
【０１０３】
例えば、CPU７１は、ハードウエアの初期化を行った後、ROM８２に記憶されているコマンドコードをコマンドチェック部７３Ａに、鍵を暗号／復号処理部７４にそれぞれ登録する。また、CPU７１は、受信モードの起動を送受信制御部７９に指示するとともに、復号モードの起動を暗号処理制御部７３に指示する。
【０１０４】
ステップＳ３において、CPU７１は、シンクを検出したことが送受信制御部７９から通知されてきたか否かを判定し、通知されてきたと判定するまで待機する。受信モードで起動した送受信制御部７９においては、SPU７８により取得されたパケットの解析が行われ、シンクが検出されたとき、そのことが送受信制御部７９から通知されてくる。
【０１０５】
ステップＳ３において、シンクを検出したことが通知されてきたと判定した場合、CPU７１は、ステップＳ４に進み、コマンドチェック部７３Ａから供給されてきたコマンドコードと、送受信用バッファ７７、または暗号処理用バッファ７５に記憶されているパラメータに基づいてカード内部処理を行う。さらに、受信したパケットデータ内のコマンドコードが、復号が必要なものとして予め登録したコマンドコードである場合、パケットデータは、SPU７８から送受信用バッファ７７に転送され、暗号／復号処理部７４により復号された後、暗号処理用バッファ７５に転送される。コマンドコードが、予め登録したコマンドコードと一致しない場合、SPU７８から送受信用バッファ７７に転送されるパケットデータは、そのまま保持される。
【０１０６】
CPU７１によるカード内部処理の結果は、それを暗号化して送信する必要がある場合、暗号処理用バッファ７５に転送される。
【０１０７】
ステップＳ５において、CPU７１は、カード内部処理が終了したか否かを判定し、終了していないと判定した場合、ステップＳ６に進み、パケットのエラーを検出したことが送受信制御部７９から通知されてきたか否かを判定する。送受信制御部７９においては、SPU７８により取得されたパケットに含まれるCRCを用いてパケットの正当性の検証が行われ、エラーであることが確認された場合、そのことが送受信制御部７９から通知されてくる。
【０１０８】
ステップＳ６において、CPU７１は、パケットのエラーを検出したことが通知されてきていないと判定した場合、ステップＳ４に戻り、それ以降の処理を繰り返し行う。また、CPU７１は、ステップＳ６において、パケットのエラーを検出したことが通知されてきたと判定した場合、処理を終了させる。
【０１０９】
一方、ステップＳ５において、CPU７１は、カード内部処理を終了したと判定した場合、ステップＳ７に進み、処理結果を表すデータなどを含む返信パケットをリーダライタに送信するための送信処理を行う。例えば、CPU７１は、送信モードの起動を送受信制御部７９に指示するとともに、暗号化モードの起動を暗号処理制御部７３に指示する。
【０１１０】
暗号化モードを起動した暗号処理制御部７３においては、暗号処理用バッファ７５に記憶されている、CPU７１によるカード内部処理の処理結果であるデータの暗号化が行われ、暗号化されたデータが送受信用バッファ７７に転送される。一方、受信モードを起動した送受信制御部７９においては、プリアンブル、シンク、CRCが生成され、生成されたそれらのデータと、送受信用バッファ７７に転送されたデータ（暗号化された処理結果のデータ）から生成された返信パケットがSPU７８から送信される。
【０１１１】
次に、図１１のフローチャートを参照して、送受信制御部７９の処理について説明する。
【０１１２】
ステップＳ２１において、CPU７１からの指示に応じて受信モードを起動したとき、送受信制御部７９は、ステップＳ２２に進み、SPU７８により取得されたパケットの解析を行う。SPU７８においては、アナログ部５２から供給されてきた信号wdに基づいて、リーダライタから送信されてきたパケットが取得される。
【０１１３】
ステップＳ２３において、送受信制御部７９は、パケットに含まれるシンクを検出したか否かを判定し、検出したと判定するまでパケットの解析を行う。送受信制御部７９は、ステップＳ２３において、シンクを検出したと判定した場合、ステップＳ２４に進み、そのことをCPU７１に通知する。
【０１１４】
シンクを検出したとき、送受信制御部７９は、パケットのシンク以降の位置に含まれるコマンドコード、パラメータなどのデータを、SPU７８から送受信用バッファ７７に転送させ、ステップＳ２５において、コマンドコードを転送したことをコマンドチェック部７３Ａに通知する。
【０１１５】
ステップＳ２６において、送受信制御部７９は、パケットに含まれるCRCを用いてパケットの正当性を検証し、パケットのエラーを検出したか否かを判定する。
【０１１６】
送受信制御部７９は、ステップＳ２６において、パケットのエラーを検出したと判定した場合、ステップＳ２７に進み、そのことをCPU７１に通知した後、処理を終了させる。CPU７１においても、その後の処理は終了される。
【０１１７】
一方、ステップＳ２６において、送受信制御部７９は、パケットのエラーを検出していないと判定した場合、ステップＳ２８に進み、送信モードの起動がCPU７１から指示されたか否かを判定する。カード内部処理がCPU７１により行われ、その処理結果を含む返信パケットをリーダライタに送信するとき、送信モードの起動がCPU７１から指示されてくる。
【０１１８】
ステップＳ２８において、送受信制御部７９は、送信モードの起動が指示されていないと判定した場合、ステップＳ２９に進み、まだ解析していないパケットがSPU７８により取得されたか否かを判定する。
【０１１９】
送受信制御部７９は、ステップＳ２９において、SPU７８によりパケットが取得されたと判定した場合、ステップＳ２２以降の処理を繰り返す。一方、送受信制御部７９は、ステップＳ２９において、SPU７８によりパケットが取得されていないと判定した場合、ステップＳ２８に戻り、送信モードの起動が指示されるまで待機する。
【０１２０】
ステップＳ２８において、送信モードの起動がCPU７１から指示されたと判定した場合、ステップＳ３０に進み、送受信制御部７９は、プリアンブル、シンク、CRCを生成し、生成したそれらのデータと、送受信用バッファ７７に記憶されているデータに基づいて返信パケットを生成する。送受信用バッファ７７には、例えば、暗号／復号処理部７４により暗号化された、カード内部処理の処理結果のデータが記憶されている。
【０１２１】
ステップＳ３１において、送受信制御部７９は、SPU７８を制御することによって、返信パケットをリーダライタに送信し、処理を終了させる。
【０１２２】
次に、図１２のフローチャートを参照して、暗号処理制御部７３の処理について説明する。
【０１２３】
ステップＳ４１において、CPU７１からの指示に応じて復号モードが起動されたとき、暗号処理制御部７３のコマンドチェック部７３Ａは、ステップＳ４２において、CPU７１によりROM８２から読み出され、バス８１を介して供給されてきたコマンドコードを復号が必要なコマンドコードとして登録する（内部に保持する）。
【０１２４】
コマンドチェック部７３Ａは、ステップＳ４３において、送受信用バッファ７７にコマンドコードを転送したことが送受信制御部７９から通知されてきたか否かを判定する。
【０１２５】
コマンドチェック部７３Ａは、ステップＳ４３において、コマンドコードを転送したことが通知されてきたと判定するまで待機し、通知されてきたと判定した場合、ステップＳ４４に進む。
【０１２６】
ステップＳ４４において、コマンドチェック部７３Ａは、送受信用バッファ７７に受信されているパケットデータからコマンドコードを読み出し、読み出したコマンドコードが、ステップＳ４２で登録したコマンドコードと一致するか否かを確認する。それらのコマンドコードが一致する場合、コマンドチェック部７３Ａは、送受信用バッファ７７から読み出したコマンドコードをCPU７１に出力するとともに、暗号処理制御部７３は、送受信用バッファ７７に記憶されているデータの復号を行う。
【０１２７】
ステップＳ４５において、暗号処理制御部７３は、送受信用バッファ７７に記憶されているパラメータに施されている暗号を暗号／復号処理部７４により復号させ、復号により得られたデータを暗号処理用バッファ７５に転送する。
【０１２８】
ステップＳ４６において、カード内部処理が行われる。
【０１２９】
ステップＳ４７において、暗号処理制御部７３は、暗号化モードの起動がCPU７１から指示されたか否かを判定し、指示されていないと判定した場合、ステップＳ４８に進む。
【０１３０】
ステップＳ４８において、カード内部処理により取得されたデータはそのまま送受信バッファ７７に転送される。送受信用バッファ７７に転送されたデータは、送受信制御部７９により返信パケットに含められてリーダライタに送信される。
【０１３１】
一方、ステップＳ４７において、暗号化モードの起動が指示された場合、暗号処理制御部７３は、ステップＳ４９に進み、暗号処理用バッファ７５に記憶されているデータ（CPU７１によるカード内部処理の処理結果のデータ）を暗号／復号処理部７４により暗号化させ、得られたデータを送受信用バッファ７７に転送させる。送受信用バッファ７７に転送されたデータは、送受信制御部７９により返信パケットに含められてリーダライタに送信される。
【０１３２】
以上のように、暗号処理制御部７３、および送受信制御部７９において、CPU７１による制御によらずにそれぞれ独立して処理が行われるようにすることにより、CPU７１による処理、暗号処理制御部７３による処理、送受信制御部７９による処理を時間的に並行して行わせることができ、カード処理全体にかかる時間を短縮することができる。
【０１３３】
次に、図１３のフローチャートを参照して、CPU７１の電源電圧制御処理について説明する。この処理は、例えば、所定の周期で割り込み的に行われる。
【０１３４】
ステップＳ６１において、CPU７１は、エネルギモニタ部６１から通知され、I/O管理部７２により取得された電磁波の受信状況の監視結果を受信し、ステップＳ６２に進み、受信した監視結果に基づいて、電磁波のエネルギから得られる電力に余裕があるか否かを判定する。
【０１３５】
ロジック部５３の各部において並列的に複数の処理が行われていることから、その消費電力の量が、電磁波から得られる電力の量に近く、ステップＳ６２において、電力に余裕がないと判定した場合、CPU７１は、ステップＳ６３に進み、並行して行われる処理の数を減らしたり、処理を行っている各部に定電圧レギュレータ９から供給される電圧を下げる等の制御を行うことによってロジック部５３の消費電力を減らす。
【０１３６】
消費電力が減らされた場合、または、ステップＳ６２において、アンテナ５１で受信される電磁波から得られる電力に余裕があると判定された場合、処理は終了される。
【０１３７】
これにより、複数の処理が並行して行われることによりICチップ４１の消費電力が多くなり、リーダライタとの通信距離が短くなることを防止することができる。また、図１０乃至図１２の処理により可能となる処理時間の短縮を、十分な通信距離を確保しつつ実現することができる。
【０１３８】
上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。
【０１３９】
一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【０１４０】
この記録媒体は、装置本体とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory)，DVD(Digital Versatile Disk)を含む）、光磁気ディスク（MD（登録商標）(Mini-Disk)を含む）、もしくは半導体メモリなどより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROMやハードディスクなどで構成される。
【０１４１】
なお、本明細書において、各ステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１４２】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表わすものである。
【図面の簡単な説明】
【０１４３】
【図１】リーダライタとリモートICカード間のやりとりについて示す図である。
【図２】従来のICチップに設けられるアナログ部の構成例を示す図である。
【図３】従来のICチップに設けられるロジック部の構成例を示す図である。
【図４】図１のカード処理の流れを示す図である。
【図５】本発明を適用したICチップの構成例を示すブロック図である。
【図６】図５のロジック部により行われるカード処理の流れの例を示す図である。
【図７】パケット構造の例を示す図である。
【図８】図５のアナログ部の構成例を示す図である。
【図９】図５のロジック部の構成例を示す図である。
【図１０】CPUの処理について説明するフローチャートである。
【図１１】送受信制御部の処理について説明するフローチャートである。
【図１２】暗号処理制御部の処理について説明するフローチャートである。
【図１３】CPUの電源電圧制御処理について説明するフローチャートである。
【符号の説明】
【０１４４】
４１  ICチップ，  ５１  アンテナ，  ５２  アナログ部，  ５３  ロジック部，  ６１  エネルギモニタ部，  ７１  CPU，  ７３  暗号処理制御部，  ７９  送受信制御部
【図１】
2006227935.tif 000003
【図２】
2006227935.tif 000004
【図３】
2006227935.tif 000005
【図４】
2006227935.tif 000006
【図５】
2006227935.tif 000007
【図６】
2006227935.tif 000008
【図７】
2006227935.tif 000009
【図８】
2006227935.tif 000010
【図９】
2006227935.tif 000011
【図１０】
2006227935.tif 000012
【図１１】
2006227935.tif 000013
【図１２】
2006227935.tif 000014
【図１３】
2006227935.tif 000015