(57)【要約】【課題】  撮像装置から信号処理部に伝送する画像信号の伝送時のノイズの混入を低減させる。【解決手段】  撮像装置１０は、画像信号生成ユニット１１、タイミングジェネレータ１２、及び第１、第２出力部１３、１４を有する。画像信号生成ユニット１１に、第１出力部１３及び第２出力部１４を並列に並べて接続する。画像信号生成ユニット１１は、撮像画像信号を出力する撮像画素２１Ｐ、黒色画像信号を出力する黒色画素２１Ｂ、及び基準信号を出力する基準画素２１Ｓを有する。撮像画素２１Ｐ及び黒色画素２１ＢをＣＤＳ／ＳＨ回路４０を介して第１出力部１３に接続する。基準画素２１Ｓを第２出力部１４に接続する。第１出力部１３は被写体画像信号と黒色画像信号を出力する。第２出力部１４は基準信号を出力する。【選択図】        図２
2006246423.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた電荷を発生させる光電変換手段から発生した前記電荷を受取り、受取った前記電荷に応じた第１信号を生成する第１信号生成手段と、
前記第１信号生成手段に受取られた前記電荷をリセットし、リセットされた状態におけるリセット信号を前記第１信号生成手段に生成させる第１リセット手段と、
前記第１信号と前記リセット信号とに基づいて画像信号を生成する画像信号生成手段と、
前記画像信号を出力するための第１出力手段と、
前記リセット信号と略同一である第２信号を生成する第２信号生成手段と
前記第１出力手段と同一の特性を有し、前記第２信号を出力するための第２出力手段とを備える
ことを特徴とする撮像装置。
【請求項２】
前記第２信号生成手段が、前記第１信号生成手段と同一の特性を有する第２信号生成部と前記第１リセット手段と同一の特性を有する第２リセット手段とを有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１リセット手段は前記電荷をリセットするために用いるリセット電圧の前記第１信号生成手段への印加のＯＮ・ＯＦＦの切替を行い、ＯＮであるときに前記リセット電圧に応じて前記リセット信号を前記第１信号生成手段に生成させ、
前記第２リセット手段は前記リセット電圧を前記第２信号生成部に印加し、
前記第２信号生成部は前記リセット電圧に応じて前記第２信号を生成する
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記画像信号生成手段には、
前記画像信号生成手段の入力端に接続されるリセット信号保持手段と、
前記リセット信号保持手段の出力端と、前記第２信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第１スイッチと、
前記リセット信号保持手段の出力端と、前記画像信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第２スイッチと、
前記画像信号生成手段の出力端と前記第２スイッチとの間に設けられ、前記画像信号を保持するための画像信号保持手段とが設けられる
ことを特徴とする請求項１〜請求項３のいずれか１項に記載の撮像装置。
【請求項５】
前記光電変換手段を備えることを特徴とする請求項１〜請求項４のいずれか１項に記載の撮像装置。
【請求項６】
前記光電変換手段、前記第１、第２信号生成手段、前記第１リセット手段、及び前記画像信号生成手段が単一のチップに集積されることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記第１信号生成手段と同一の特性を有し、前記リセット信号と略同一である第３信号を生成する第３信号生成手段と、
前記画像信号生成手段には、
前記画像信号生成手段の入力端に接続されるリセット信号保持手段と、
前記リセット信号保持手段の出力端と前記第３信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第１スイッチと、
前記リセット信号保持手段の出力端と前記画像信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第２スイッチと、
前記画像信号生成手段の出力端と前記第２スイッチとの間に設けられ、前記画像信号を保持するための画像信号保持手段とが設けられる
ことを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記第３信号生成手段が、前記第１信号生成手段と同一の特性を有する第３信号生成部と前記第１リセット手段と同一の特性を有する第３リセット手段とを有することを特徴とする請求項７に記載の撮像装置。
【請求項９】
前記第１リセット手段は、前記電荷をリセットするために用いるリセット電圧の前記第１信号生成手段への印加のＯＮ・ＯＦＦの切替を行い、ＯＮであるときに前記リセット電圧に応じて前記リセット信号を前記第１信号生成手段に生成させ、
前記第３リセット手段は、前記リセット電圧を前記第３信号生成部に印加し、
前記第３信号生成部は前記リセット電圧に応じて前記第３信号を生成する
ことを特徴とする請求項８に記載の撮像装置。
【請求項１０】
前記光電変換手段を備えることを特徴とする請求項７〜請求項９のいずれか１項に記載の撮像装置。
【請求項１１】
前記光電変換手段、前記第１〜第３信号生成手段、前記第１リセット手段、及び前記画像信号生成手段が単一のチップに集積されることを特徴とする請求項１０に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換により得られた撮像信号の利得を制御してからデジタル信号に変換する撮像装置に関する。
【背景技術】
【０００２】
近年撮像素子の高画素化が進む一方、フレームレートを確保するため撮像素子の読出しレートの高速化が進んでいる。また、撮像素子からの撮像信号を画像圧縮しながら大容量のメモリへの格納や液晶モニタへの映像出力など、多機能化しつつ小型化も進んでいる。さらには、電源投入から撮影開始までの時間を短くし使い勝手の向上も求められている。このように、撮像装置では処理速度の高速化と小型化が進んでおり、撮像素子で得られるアナログ信号をデジタル信号に変換する過程で混入するノイズを低減することが求められている。
【０００３】
これに対し、撮像素子を有する撮像装置から、基準信号をクランプさせた画像信号と、基準信号とをそれぞれ同一の特性を有する第１、第２ドライバにより信号処理部側に出力させ、信号処理部側で減算処理を行う撮像装置が提案されている（特許文献１）。
【０００４】
特許文献１の撮像装置は、増幅回路等の信号処理回路が撮像素子と離れた信号処理部側に設け、撮像素子及び撮像素子基板の小型化を実現するものであり、基準信号にクランプさせた画像信号と基準信号とをそれぞれ第１、第２ドライバから出力させ、信号処理部側で減算することにより伝送中の画像信号に混入するノイズの低減が図られている。
【０００５】
しかし、撮像素子からの画像信号を基準信号にクランプさせるためにクランプ回路を用いるため、クランプ回路において発生するノイズが画像信号に混入されることが問題であった。また、クランプ回路が安定するまでに要する過渡応答時間に関しては考慮されていなかった。
【特許文献１】特開２００１−８６４１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、本発明では、従来の問題点に鑑み、高画素の信号を高速で処理する撮像装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の撮像装置は、受光量に応じた電荷を発生させる光電変換手段から発生した電荷を受取り受取った電荷に応じた第１信号を生成する第１信号生成手段と、第１信号生成手段に受取られた電荷をリセットしリセットされた状態におけるリセット信号を第１信号生成手段に生成させる第１リセット手段と、第１信号とリセット信号とに基づいて画像信号を生成する画像信号生成手段と、画像信号を出力するための第１出力手段と、リセット信号と略同一である第２信号を生成する第２信号生成手段と第１出力手段と同一の特性を有し第２信号を出力するための第２出力手段とを備えることを特徴としている。
【０００８】
なお、第２信号生成手段が第１信号生成手段と同一の特性を有する第２信号生成部と第１リセット手段と同一の特性を有する第２リセット手段とを有することが好ましく、さらに、第１リセット手段は前記電荷をリセットするために用いるリセット電圧の第１信号生成手段への印加のＯＮ・ＯＦＦの切替を行い、ＯＮであるときにリセット電圧に応じてリセット信号を第１信号生成手段に生成させ、第２リセット手段はリセット電圧を第２信号生成部に印加し、第２信号生成部はリセット電圧に応じて第２信号を生成することが好ましい。
【０００９】
また、画像信号生成手段には、入力端に接続されるリセット信号保持手段と、リセット信号保持手段の出力端と第２信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第１スイッチと、リセット信号保持手段の出力端と画像信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第２スイッチと、画像信号生成手段の出力端と前記第２スイッチとの間に設けられ画像信号を保持するための画像信号保持手段とが設けられることが好ましい。
【００１０】
また、光電変換手段を備えることが好ましい。さらに、光電変換手段、第１、第２信号生成手段、第１リセット手段、及び画像信号生成手段が単一のチップに集積されることが好ましい。
【００１１】
また、第１信号生成手段と同一の特性を有しリセット信号と略同一である第３信号を生成する第３信号生成手段と、画像信号生成手段には画像信号生成手段の入力端に接続されるリセット信号保持手段と、リセット信号保持手段の出力端と第３信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第１スイッチと、リセット信号保持手段の出力端と画像信号生成手段の出力端との導通のＯＮ／ＯＦＦを切替える第２スイッチと、画像信号生成手段の出力端と第２スイッチとの間に設けられ画像信号を保持するための画像信号保持手段とが設けられることが好ましい。
【００１２】
また、第３信号生成手段が第１信号生成手段と同一の特性を有する第３信号生成部と第１リセット手段と同一の特性を有する第３リセット手段とを有することが好ましく、さらに、第１リセット手段は電荷をリセットするために用いるリセット電圧の第１信号生成手段への印加のＯＮ・ＯＦＦの切替を行い、ＯＮであるときにリセット電圧に応じてリセット信号を前記第１信号生成手段に生成させ、第３リセット手段はリセット電圧を第３信号生成部に印加し、第３信号生成部はリセット電圧に応じて第３信号を生成することがこのましい。
【００１３】
また、光電変換手段、第１〜第３信号生成手段、第１リセット手段、及び画像信号生成手段が単一のチップに集積されることが好ましい。
【発明の効果】
【００１４】
本発明によれば、高画素の信号を高速で処理した場合でも高精度の画像信号を得ることが可能となる。また、本発明によれば、クランプ回路を必要としないのでノイズが増加することなく、また、起動時の速度を早くすることが可能となる。また、画像信号の黒レベルと略等しい基準電位を作成できるので、後段で用いる増幅器の増幅率を幅広く設定することが出来るので高感度の設定が可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第１の実施形態を適用した撮像装置と撮像装置に接続される信号処理部の内部構成を概略的に示すブロック図である。
【００１６】
撮像装置１０と信号処理部５０とは、第１、第２線路Ｌ１、Ｌ２を介して接続される。撮像装置１０に受光された被写体像は画像信号として、第１、第２線路Ｌ１、Ｌ２を通じて信号処理部５０に出力される。信号処理部５０において、出力された画像信号に所定の信号処理が行われる。
【００１７】
撮像装置１０は、画像信号生成ユニット１１、タイミングジェネレータ（ＴＧ）１２、第１出力部１３（第１出力手段）、及び第２出力部１４（第２出力手段）によって構成される。画像信号生成ユニット１１は、第１出力部１３と、第２出力部１４とに並列に接続される。
【００１８】
画像信号生成ユニット１１によって、被写体像に相当する被写体画像信号及び基準となる黒色に相当する黒色画像信号が生成される。両画像信号は、第１出力部１３を介して撮像装置１０から出力される。また、撮像装置１０から信号処理部５０に画像信号を伝送する際に混入されるノイズを除去するための基準信号（第２信号）が、画像信号生成ユニット１１によって生成される。基準信号は、第２出力部１４を介して撮像装置１０から出力される。
【００１９】
信号処理部５０には、差分出力回路５１、増幅回路５２、及びクランプ回路５３が設けられる。撮像装置１０の第１、第２出力部１３、１４は、それぞれ第１、第２線路Ｌ１、Ｌ２を介して差分出力回路５１に接続される。差分出力回路５１において、第１出力部１３から伝送される画像信号から第２出力部１４から伝送される基準信号が減算される。
【００２０】
第１出力部１３と第２出力部１４は特性が同じものであり、撮像装置１０から信号処理部５０への画像信号の伝送中にノイズが発生した場合であっても、第１、第２出力部１３、１４から伝送されるそれぞれの画像信号及び基準信号には同じノイズ成分が混入する。従って、差分出力回路５１における減算により、ノイズ成分の除去された被写体画像信号及び黒色画像信号が得られる。
【００２１】
ノイズ成分の除去された被写体画像信号及び黒色画像信号が、増幅回路５２によって増幅される。増幅回路５２の出力端にはクランプ回路５３が設けられ、増幅回路５２から出力される信号にクランプ処理が行われる。クランプ処理が行われた信号は信号処理回路（図示せず）に出力され、ＡＤ変換、色補完処理等の所定の信号処理が行われた後に、ＬＣＤ（図示せず）に送られ、画像が表示される。
【００２２】
次に図２を用いて、画像信号生成ユニット１１の構成について説明する。図２は撮像装置１０の概略構成を示す図である。画像信号生成ユニット１１はＣＭＯＳ撮像素子であり、撮像部２０と相関２重サンプリング・サンプルホールド（ＣＤＳ／ＳＨ）回路４０（画像信号生成手段）が設けられる。撮像部２０は２次元状に配列された画素によって構成される。
【００２３】
撮像部２０は、撮像領域ＰＡ、黒色検出領域ＢＡ、及び基準領域ＳＡを有する。撮像領域ＰＡを構成する撮像画素２１Ｐから受光量に応じて信号電荷が発生する。一方、黒色検出領域ＢＡを構成する黒色画素２１Ｂの撮像面は遮光膜（図示せず）によって遮光されており、黒色画素２１Ｂからは黒色に相当する信号電荷が発生する。基準領域ＳＡを構成する基準画素２１Ｓ（第２信号生成手段）からは、基準信号が発生する。
【００２４】
なお、撮像画素２１Ｐにおいて発生する信号電荷に基づいて、被写体画像信号が生成される。黒色２１Ｂにおいて発生する信号電荷に基づいて、黒色画像信号が生成される。
【００２５】
図３、図４を用いて、撮像画素、黒色画素、及び基準画素の構成について説明する。図３は撮像画素２１ＰとＣＤＳ／ＳＨ回路４０の構成を示す図である。任意の撮像画素２１Ｐの構成について説明するが、他の撮像画素２１Ｐの構成も同様である。
【００２６】
撮像画素２１Ｐには、フォトダイオード（ＰＤ）２２（光電変換手段）、フローティングディフュージョン（ＦＤ）２３、転送トランジスタ２４、リセットトランジスタ２５（第１リセット手段）、増幅トランジスタ２６、及び選択トランジスタ２７が設けられる。
【００２７】
ＰＤ２２において、撮像画素２１Ｐにおける受光量に応じた電荷が発生し、発生した電荷が蓄積される。ＰＤ２２は、転送トランジスタ２４を介してＦＤ２３に接続される。転送トランジスタ２４にＯＮ信号が入力されるとき、ＰＤ２２に蓄積された電荷はＦＤ２３に転送される。ＦＤ２３の電位は、転送された電荷に応じた電位に変わる。
【００２８】
ＦＤ２３は、リセットトランジスタ２５を介して所定の電位（リセット電圧）に維持された電源線ＶDDに接続される。リセットトランジスタ２５にＯＮ信号が入力されるとき、ＦＤ２３に転送された電荷は電源線ＶDDに掃出されてリセットされる。またＦＤ２３の電位は、電源線ＶDDの電位にリセットされる。
【００２９】
また、ＦＤ２３は増幅トランジスタ２６の副電極に接続される。ＦＤ２３の電位に応じた信号電位が、画素信号として撮像画素２１Ｐから出力可能になる。従って、ＦＤ２３と増幅トランジスタ２６とが、ＰＤ２２から受取った電荷に応じた画素信号を生成する信号生成ユニット（第１信号生成手段）として機能する。
【００３０】
増幅トランジスタ２６の主電極は、選択トランジスタ２７を介して垂直読出し線２８に接続される。選択トランジスタ２７にＯＮ信号が出力されるとき、画素信号は垂直読出し線２８に出力される。
【００３１】
なお、転送トランジスタ２４、リセットトランジスタ２５、及び選択トランジスタ２７にはパルス状のＯＮ／ＯＦＦ信号であるΦT、ΦR、ΦSLが交互に出力される。トランジスタ２４、２５、２７それぞれに出力されるＯＮ／ＯＦＦ信号のタイミングは、ＴＧ１２により制御される。
【００３２】
後述するタイミングで転送トランジスタ２４、リセットトランジスタ２５、及び選択トランジスタ２７のＯＮ／ＯＦＦの切替を行うことにより、ＰＤ２２から電荷が転送されたときの画素信号である第1画素信号（第１信号）、或いはＦＤ２３の電位が所定の電位にリセットされたときの画素信号であるリセット信号が垂直読出し線２８に出力される。
【００３３】
なお、黒色画素２１Ｂの構成は、前述のように遮光膜（図示せず）によって遮光されるＰＤ（第２光電変換手段）である以外の構成は、撮像画素２１Ｐの構成と同じである。撮像部２０の製造プロセスにおいて撮像画素２１Ｐと黒色画素２１Ｂとは同時に一体的に形成され、撮像画素２１Ｐ及び黒色画素２１Ｂを構成するＰＤ２２、ＦＤ２３、転送トランジスタ２４、リセットトランジスタ２５、増幅トランジスタ２６、及び選択トランジスタ２７の特性は同じになる。
【００３４】
垂直読出し線２８の一端は、ＣＤＳ／ＳＨ回路４０に接続される。他端は電流源Ｉｓｓに接続される。ＣＤＳ／ＳＨ回路４０は、クランプキャパシタ４１（リセット信号保持手段）、サンプルホールド（ＳＨ）キャパシタ４２（画像信号保持手段）、クランプトランジスタ４３（第１スイッチ）、サンプルホールド（ＳＨ）トランジスタ４４（第２スイッチ）によって構成される。
【００３５】
クランプキャパシタ４１の一端は、ＣＤＳ／ＳＨ回路４０の入力端として垂直読出し線２８に接続される。クランプキャパシタ４１の他端は、クランプトランジスタ４３とＳＨトランジスタ４４とに並列に接続される。クランプトランジスタ４３にＯＮ信号が出力されるとき、リセット信号がクランプキャパシタ４１によって保持される。
【００３６】
ＳＨトランジスタ４４の出力端は、ＳＨキャパシタ４２とＣＤＳ／ＳＨ回路４０の出力端とに並列に接続される。すなわち、ＳＨキャパシタ４２は、ＳＨトランジスタ４４の出力側とＣＤＳ／ＳＨ回路４０との間に設けられる。ＳＨトランジスタ４４にＯＮ信号が出力されるとき、第１画素信号からリセット信号が減算された画像信号がＳＨキャパシタ４２にサンプルホールドされる。したがって、ＣＤＳ／ＳＨ回路４０において、画像信号が生成される。
【００３７】
ＣＤＳ／ＳＨ回路４０の出力端は列選択トランジスタ２９を介して、水平信号線３０に接続される。列選択トランジスタ２９にＯＮ信号が出力されるとき、ＳＨキャパシタ４２にサンプルホールドされた画像信号が画像信号生成ユニット１１から出力される。
【００３８】
なお、撮像画素２１Ｐから出力される第１画素信号とリセット信号に基づいて生成される画像信号が、被写体画像信号として後段の回路において処理される。また黒色画素２１Ｂから出力される第１画素信号とリセット信号とに基づいて生成される画像信号が、黒色画像信号として後段の回路において処理される。
【００３９】
なお、クランプトランジスタ４３、ＳＨトランジスタ４４、及び列選択トランジスタ２９にはパルス状のＯＮ／ＯＦＦ信号であるΦCL、ΦSH、ΦSが交互に出力される。トランジスタ４３、４４、２９それぞれに出力されるＯＮ／ＯＦＦ信号のタイミングは、ＴＧ１２により制御される。
【００４０】
図４は、基準画素の構成を示す図である。基準画素２１Ｓは、ＦＤ２３Ｓ、リセットトランジスタ２５Ｓ（第２リセット手段）、増幅トランジスタ２６Ｓ、選択トランジスタ２７Ｓ、電流源Ｉｓｓによって構成される。
【００４１】
増幅トランジスタ２６Ｓの主電極は、電源線ＶDDと第２出力部１４とに接続される。増幅トランジスタ２６Ｓと第２出力部１４との間が、選択トランジスタ２７Ｓ、電流源Ｉｓｓを介して接地される。リセットトランジスタ２５Ｓの主電極は、ＦＤ２３Ｓに接続され、ＦＤ２３Ｓは増幅トランジスタ２６Ｓの副電極に接続される。
【００４２】
ＦＤ２３Ｓの電位は、リセットトランジスタ２５Ｓを介した電源線ＶDDの電位となる。増幅トランジスタ２６Ｓにおいて、ＦＤ２３Ｓの電位に応じた信号電位が、基準信号として出力される。すなわち、ＦＤ２３Ｓと増幅トランジスタ２６Ｓとが基準信号を生成する信号生成ユニット（第２信号生成部）として機能する。
【００４３】
リセットトランジスタ２５Ｓの副電極と選択トランジスタ２７Ｓの副電極とが、電源線ＶDDに接続される。すなわち、基準画素２１Ｓは、ＰＤと転送トランジスタが省かれ、リセットトランジスタ２５Ｓの副電極と選択トランジスタの副電極とが電源線ＶDDに接続される点で撮像画素２１Ｐと異なっている。
【００４４】
なお、撮像部２０の製造プロセスにおいて撮像画素２１Ｐ、黒色画素２１Ｂ、基準画素２１Ｓは同時に形成される。基準画素２１Ｓを構成するＦＤ２３Ｓ、リセットトランジスタ２５Ｓ、増幅トランジスタ２６Ｓ、及び選択トランジスタ２７Ｓの特性は、撮像画素２１Ｐ或いは黒色画素２１Ｂを構成するＦＤ２３、リセットトランジスタ２５、増幅トランジスタ２６、及び選択トランジスタ２７の特性と同じである。
【００４５】
以上のような構成の基準画素２１Ｓから、リセットトランジスタ２５Ｓと増幅トランジスタ２６Ｓとを介した電源線ＶDDの電位である基準電位が基準信号として、第２出力部１４に出力される。
【００４６】
基準電位は、撮像画素２１Ｐまたは黒色画素２１Ｂから出力されるリセット信号に相当するリセット電位と略等しく、リセット電位からリセットトランジスタ２５をＯＦＦにしたときに生じるリセットノイズを除去した電位と同じ電位である。また、黒色画像信号に相当する電位も基準電位と略等しくなる。
【００４７】
次に、上述のような構成である撮像装置１０の動作について図５のタイミングチャートを用いて説明する。ｎ行ｊ〜ｊ＋ｍ列の画素の動作について説明するが、他の画素の動作も同様である。なお、ｊ＋ｍ列の画素は、黒色画素２１Ｂである。
【００４８】
まず、ｔ０のタイミングにおいてｎ行のすべての画素の選択トランジスタ２７にＯＮ信号が出力され、ｎ行の画素が選択される。すなわち、ｎ行の画素からｊ〜ｊ＋ｍ列垂直信号線２８ｊ〜２８ｊ＋ｍに画素信号が出力可能になる。
【００４９】
次に、ｔ１のタイミングでは、転送トランジスタ２４とリセットトランジスタ２５とにＯＮ信号が出力されることによりＰＤ２２とＦＤ２３とがリセットされ、ｊ〜ｊ＋ｍ列垂直信号線２８ｊ〜２８ｊ＋ｍにリセット信号が出力される。ｔ２のタイミングでは、クランプトランジスタ４３にＯＮ信号が出力され、ｊ〜ｊ＋ｍ列のＣＤＳ／ＳＨ回路４０において、リセット信号がクランプキャパシタ４１によってクランプされる。
【００５０】
ｔ３のタイミングで、転送トランジスタ２４にＯＮ信号が出力され、ＰＤ２２に蓄積された電荷がＦＤ２３に転送され、ｊ〜ｊ＋ｍ列垂直信号線２８ｊ〜２８ｊ＋ｍに第１画素信号が出力される。ｔ４のタイミングで、ＳＨトランジスタ４４にＯＮ信号が出力される。ＳＨトランジスタ４４がＯＮになると、第１画素信号からリセット信号が減算されることによりリセットノイズが除去された画像信号がＳＨキャパシタ４２にサンプルホールドされる。
【００５１】
ｔ５のタイミングで、ｊ列選択トランジスタ２９にＯＮ信号が出力される。ｊ列選択トランジスタ２９がＯＮになることにより、ｊ列のＳＨキャパシタ４２にサンプルホールドされた画像信号が水平信号線３０を介して画像信号生成ユニット１１から出力される。
【００５２】
ｔ６のタイミングで、ｊ＋１列選択トランジスタ２９にＯＮ信号が出力される。ｊ＋１列選択トランジスタ２９がＯＮになることにより、ｊ＋１列のＳＨキャパシタ４２にサンプルホールドされた画像信号が画像信号生成ユニット１１から出力される。同様にして、ｊ＋２列〜ｊ＋ｍ−１列のＳＨキャパシタ４２にサンプルホールドされた画像信号が出力される。
【００５３】
ｔ７のタイミングでは、ｊ＋ｍ列選択トランジスタ２９にＯＮ信号が出力され、黒色画像信号が出力される。ｔ５〜ｔ７のタイミングで画像信号生成ユニット１１から出力される画像信号は、第１出力部１３を介して撮像装置１０から出力される。
【００５４】
次にｔ８のタイミングでは、ｎ行の選択トランジスタ２７にＯＦＦ信号が出力され、ｎ行の画素の選択が解除される。また、ｔ８のタイミングでは、ｎ＋１行のすべての画素の選択トランジスタ２７にＯＮ信号が出力され、ｎ＋１行の画素が選択される。以後、ｎ＋１行の画素において、ｔ１〜ｔ８のタイミングの処理が行われる。さらに全行の画素について同様の動作が行われ、全画素の画像信号が撮像装置１０から出力される。
【００５５】
また、ｔ０〜ｔ８のタイミングを通して、基準信号が画像信号生成ユニット１１から第２出力部１４を介して撮像装置１０から出力される。
【００５６】
以上のような構成である本実施形態を適用した撮像装置によれば、画像信号の伝送中に発生するノイズ成分を除去するための基準信号に混入されるノイズ成分を、クランプ回路を用いて生成する場合に比べて低減させることが可能になる。撮像素子とは別に回路を設けることなく、基準信号を生成することが可能になるからである。
【００５７】
また、本実施形態によれば、撮像装置の製造誤差或いは撮像装置の温度変化に対して画像信号の精度を向上させることが可能になる。撮像画像信号の精度を向上させるためには黒色画像信号の精度が高いことが求められる。また、黒色画像信号の精度を向上させるためには、基準信号の電位と黒色画像信号の電位との差が低いことが好ましい。
【００５８】
黒色画像信号の電位は、撮像装置ごと或いは撮像装置の温度によって変化するため、一定の電位である信号を基準信号とすると黒色画像信号の精度が低減する。一方、本実施形態の撮像装置１０によれば、撮像画素２１Ｐ、黒色画素２１Ｂと同じ撮像部２０に設けられる基準画素２１Ｓから出力される基準信号の電位は、上述のように黒色画像信号の電位と略等しく、製造誤差により生じる画像信号の精度低下を軽減させることが可能である。また、基準画素２１Ｓは黒色画素２１Ｂと同様の温度特性を有するため、撮像装置１０の温度変化に対する画像信号の精度低下を軽減させることが可能になる。
【００５９】
次に本発明の第２の実施形態について図６を用いて説明する。図６は、本実施形態を適用した撮像装置１００の概略構成を示す図である。本実施形態においては、ＣＤＳ／ＳＨ回路のクランプキャパシタの基準となる電位が第１の実施形態と異なる。なお、第１の実施形態と同じ機能を有する部位は同じ符号をつけている。
【００６０】
撮像装置１００が、画像信号生成ユニット１１０、ＴＧ１２、及び第１、第２出力部１３、１４を有することは第１の実施形態と同じである。また、画像信号生成ユニット１１０に撮像部２００とＣＤＳ／ＳＨ回路４００とが設けられることは第１の実施形態と同じである。
【００６１】
撮像部２００の内部の構成及び機能も第１の実施形態と同じである。従って、撮像画素２１Ｐからは受光量に応じた信号電荷が、黒色画素２１Ｂからは黒色に相当する信号電荷が、基準画素２１０Ｓからは基準信号が発生する。
【００６２】
基準画素２１０Ｓの内部の構成及び機能は第１の実施形態と同じである。基準画素２１０ＳはＣＤＳ／ＳＨ回路４００と第２出力部１４とに接続される。すなわち、基準画素２１０Ｓが、ＣＤＳ／ＳＨ回路４００にも接続されている点が第１の実施形態と異なる。基準画素２１０Ｓ及びＣＤＳ／ＳＨ回路４００の構成について、図７を用いて説明する。
【００６３】
ＣＤＳ／ＳＨ回路４００内部の構成及び機能は、第１の実施形態と同じである。増幅トランジスタ２６Ｓと第２出力部１４とを接続する基準信号線３１は、クランプトランジスタ４３を介してクランプキャパシタ４１の一端に接続される。従って、クランプトランジスタ４３をＯＮにしたときのクランプキャパシタ４１の基準となる電位は基準電位となる。
【００６４】
以上のような構成である本実施形態の撮像装置によれば、第１の実施形態の撮像装置と同じ効果が得られる。また、クランプキャパシタ４１の基準となる電位が基準電位となるため、クランプキャパシタ４１によってリセット信号がクランプされるときにクランプキャパシタ４１の両端の電位差が小さく、動作開始時の過渡電流を低減させることが可能になる。
【００６５】
次に本発明の第３の実施形態について図８を用いて説明する。図８は、本実施形態を適用した撮像装置１０１の概略構成を示す図である。なお、第１或いは第２の実施形態と同じ機能を有する部位は同じ符号をつけている。
【００６６】
なお、第２の実施形態において単一の基準画素を用いて第２出力部１４への基準信号の出力及びクランプキャパシタ４１の基準となる電位の生成が行われているが、本実施形態においては異なる基準画素から別々に基準信号の出力及び電位の生成が行われる。
【００６７】
撮像装置１０１が、画像信号生成ユニット１１１、ＴＧ１２、及び第１、第２出力部１３、１４を有することは第１、第２の実施形態と同じである。また、画像信号生成ユニット１１に撮像部２０１とＣＤＳ／ＳＨ回路４００とが設けられることも第１、第２の実施形態と同じである。
【００６８】
撮像部２０１の撮像面に設けられる基準領域ＳＡには、第２出力部１４と接続される基準画素２１Ｓと、ＣＤＳ／ＳＨ回路４０と接続される基準画素２１１Ｓとが設けられる。基準画素２１Ｓの構成及び機能は第１の実施形態と同じである。
【００６９】
基準画素２１１Ｓには、基準画素２１Ｓが有するＦＤ、リセットトランジスタ、及び増幅トランジスタ（図示せず）と同一の特性を有するＦＤ、リセットトランジスタ（第３リセット手段）、及び増幅トランジスタ（図せず）が設けられる。第２の実施形態と同様に、基準画素２１１Ｓに設けられるＦＤと増幅トランジスタとが基準信号を生成する信号生成ユニット（第３信号生成手段）として機能する。
【００７０】
以上のような構成である撮像装置１０１のように異なる基準画素から基準信号の出力と、基準電位の生成を行っても第２の実施形態と同様の効果を得ることが可能である。
【００７１】
なお、第１〜第３の実施形態において画像信号生成ユニットがＣＭＯＳ撮像素子、すなわちＣＭＯＳ／ＬＳＩ製造プロセスを元に製造された撮像素子であるが、ＴＧも一体的に集積させたＣＭＯＳ撮像素子として製造することも可能である。このように一体的に単一のチップに集積させた撮像素子によれば、画像信号生成ユニット及びＴＧに混入するノイズ成分を低減させることが可能であり、更に撮像装置全体の小型化を可能にする。
【００７２】
次に、第１の実施形態の変形例について説明する。第１の実施形態においては画像信号生成ユニットをＣＭＯＳ撮像素子としたが、本変形例では画像信号生成ユニットにＣＣＤが用いられる点で異なっている。
【００７３】
図９は、本変形例における撮像装置１０２を示す図である。画像信号生成ユニット１１２は、撮像部２０２、ＣＤＳ／ＳＨ回路４０２によって構成される。撮像部２０２はＣＣＤイメージセンサである。なお、第１の実施形態と同じ機能を有する部位は同じ符号をつけている。
【００７４】
撮像部２０２の受光面には、撮像画素２１Ｐと黒色画素２１Ｂとがマトリックス状に配列される。画素が並ぶ列毎に垂直ＣＣＤ３２が設けられる。各垂直ＣＣＤ３２は、下端において水平ＣＣＤ３３に接続される。水平ＣＣＤ３３の出力端はＦＤ２３２に接続される。
【００７５】
撮像画素２１ＰにはＰＤ（図示せず）が設けられ、受光量に応じた電荷が発生し、発生した電荷が蓄積される。黒色画素２１Ｂには撮像画素２１ＰのＰＤと同じ特性を持ち、受光面が遮光されたＰＤが設けられる。撮像画素２１ＰのＰＤ及び黒色画素２１ＢのＰＤで蓄積された電荷は、垂直ＣＣＤ３２及び水平ＣＣＤ３３を介してＦＤ２３２に出力される。垂直ＣＣＤ３２及び水平ＣＣＤ３３はＴＧ１２２から発せられる駆動パルスによって各画素から電荷をＦＤ２３２まで転送するように駆動される。
【００７６】
ＦＤ２３２は、リセットトランジスタ２５２を介して電源線ＶDDに接続される。リセットトランジスタ２５２にＯＮ信号が入力されるとき、ＦＤ２３２に転送された電荷は電源線ＶDDに掃出されてリセットされる。またＦＤ２３２の電位は、電源線ＶDDの電位にリセットされる。
【００７７】
また、ＦＤ２３２は、増幅トランジスタ２６２の副電極に接続される。ＦＤ２３２の電位に応じた信号電圧が、画素信号としてＣＤＳ／ＳＨ回路４０２に出力される。ＦＤ２３２に電荷が転送されたときの画素信号である第１画素信号、或いはＦＤ２３２がリセットされたときの画素信号であるリセット信号がＣＤＳ／ＳＨ回路４０２に出力される。
【００７８】
また、撮像部２０２には、基準画素２１２Ｓが設けられる。基準画素２１２Ｓは、ＦＤ２３２Ｓ、リセットトランジスタ２５２Ｓ、及び増幅トランジスタ２６２Ｓによって構成される。増幅トランジスタ２６２Ｓの主電極は、電源線ＶDDと第２出力部１４とに接続される。リセットトランジスタ２５２Ｓの主電極は、電源線ＶDDとＦＤ２３２Ｓに接続され、ＦＤ２３２Ｓは増幅トランジスタ２６２Ｓの副電極とに接続される。
【００７９】
ＦＤ２３２Ｓの電位は、リセットトランジスタ２５２Ｓを介した電源線ＶDDの電位となる。増幅トランジスタ２６２Ｓにおいて、ＦＤ２３２Ｓの電位に応じた信号電位が、基準信号として出力される。
【００８０】
なお、撮像部２０２の製造プロセスにおいて、リセットトランジスタ２５２、ＦＤ２３２、増幅トランジスタ２６２、は基準画素２１２Ｓと同時に一体的に形成される。基準画素２１２Ｓを構成するＦＤ２３２Ｓ、リセットトランジスタ２５２Ｓ及び増幅トランジスタ２６２Ｓの特性はそれぞれ、水平ＣＣＤ３３に接続されるＦＤ２３２、ＦＤ２３２に接続されるリセットトランジスタ２５２、及び撮像部２０２の出力端に接続される増幅トランジスタ２６２の特性と同じである。
【００８１】
本変形例の撮像装置によって、第１の実施形態と同様に第１画素信号とリセット信号とに基づいて画像信号が生成され、出力される。第１、第２出力部１３、１４の構成及び機能は第１の実施形態と同じである。以上のように第１の実施形態においてＣＣＤを用いることも可能であり、同じ効果を得ることが可能である。
【００８２】
また、第２の実施形態も第１の実施形態の変形例と同様に変形させることが可能である。すなわち、基準画素を用いて第２出力部への基準信号の出力及びクランプキャパシタの基準となる電位の生成を行なわせる構成にすれば、第１の実施形態と同じ効果を得ることが可能になる。
【００８３】
また、第３の実施形態も第１の実施形態の変形例と同様に変形させることが可能である。すなわち、２以上の基準画素を設け、一方の基準画素とクランプトランジスタとを接続し、他方の基準画素と第２出力部を接続する構成にすれば、第１の実施形態と同じ効果を得ることが可能になる。
【００８４】
なお、第１、第２の実施形態においてＣＭＯＳ撮像素子、変形例においてＣＣＤを用いたがどのような撮像素子でもよく、被写体像を受光するための光電変換手段、光電変換手段から出力される電荷を信号として出力する出力手段、出力される電荷をリセットしてリセットした状態における信号を出力手段に出力させるリセット手段を備える撮像素子であれば、これらの実施形態或いは変形例と同じ効果が得られる。
【００８５】
また、第１〜第３の実施形態、及び変形例では、行毎に黒色画素を設ける構成であるが、単一の黒色画素を設け、黒色画像信号を出力させる構成であってもよい。
【００８６】
また、第１、第２の実施形態において、撮像面における画素の配列はマトリックス状であるが、２次元状のいかなる配列であってもよい。
【００８７】
また、変形例のＣＣＤのように、ＰＤとＦＤから後段の回路、すなわちＦＤ、リセットトランジスタ、増幅トランジスタ、ＣＤＳ／ＳＨ回路、第１、第２出力部、及び基準画素によって構成される回路とを別々に形成することも可能であり、ＦＤから後段の回路によって構成される回路のＦＤに、受光量に応じた信号電荷を転送する構成であれば、本変形例と同じ効果が得られる。
【図面の簡単な説明】
【００８８】
【図１】本発明の本発明の第１の実施形態を適用した撮像装置と撮像装置に接続される信号処理部の内部構成を概略的に示す図である。
【図２】第１の実施形態を適用した撮像装置の概略構成を示す図である。
【図３】撮像画素とＣＤＳ／ＳＨ回路の構成を示す図である。
【図４】基準画素の構成を示す図である。
【図５】撮像装置における動作を示すタイミングチャートである。
【図６】第２の実施形態を適用した撮像装置の概略構成を示す図である。
【図７】基準画素及びＣＤＳ／ＳＨ回路の構成を示す図である。
【図８】第３の実施形態を適用した撮像装置の概略構成を示す図である。
【図９】第１の実施形態の変形例を示す図である。
【符号の説明】
【００８９】
１０、１００、１０１、１０２  撮像装置
１１、１１０、１１１、１１２  画像信号生成ユニット
１２、１２２  タイミングジェネレータ（ＴＧ）
１３  第１出力部
１４  第２出力部
２１Ｐ  撮像画素
２１Ｂ  黒色画素
２１Ｓ、２１０Ｓ、２１１Ｓ、２１２Ｓ  基準画素
２２  フォトダイオード（ＰＤ）
２３、２３２、２３２Ｓ  フローティングディフュージョン（ＦＤ）
２５、２５２、２５２Ｓ  リセットトランジスタ
２６、２６２、２６２Ｓ  増幅トランジスタ
４０、４００、４０２  相関２重サンプリング・サンプルホールド（ＣＤＳ／ＳＨ）回路
４１  クランプキャパシタ
４２  サンプルホールド（ＳＨ）キャパシタ
４３  クランプトランジスタ
４４  サンプルホールド（ＳＨ）トランジスタ
５０  信号処理部
５１  差分出力回路
Ｌ１、Ｌ２  第１、第２線路
ＢＡ  黒色検出領域
ＳＡ  基準領域
ＰＡ  撮像領域
【図１】
2006246423.tif 000003
【図２】
2006246423.tif 000004
【図３】
2006246423.tif 000005
【図４】
2006246423.tif 000006
【図５】
2006246423.tif 000007
【図６】
2006246423.tif 000008
【図７】
2006246423.tif 000009
【図８】
2006246423.tif 000010
【図９】
2006246423.tif 000011