(57)【要約】  【課題】  できるだけ理想特性に近い出力特性を得ることができる基準電圧発生回路を提供することである。  【解決手段】  第一の電圧ライン（Ｖcc）と第二の電圧ライン（接地ライン）との間に直列的に接続された第一の抵抗素子Ｒ3、第二の抵抗素子Ｒ4及び制御端子に印加されるパルス信号Ｖsによりオン、オフ動作して前記第一の電圧ラインから前記第一の抵抗素子Ｒ3及び第二の抵抗素子Ｒ2を介して前記第二の電圧ラインに向けた電流の許容及び遮断を行なうスイッチング素子Ｑ1を備え、前記第一の抵抗素子Ｒ3と前記第二の抵抗素子Ｒ2との間に出現する電圧を平滑化した平滑化電圧に基づいた基準電圧を出力する基準電圧発生回路であって、前記第一の抵抗素子Ｒ3の下流において前記スイッチング素子Ｑ1と並列的に接続された調整用抵抗素子Ｒ4を有する構成となる。【選択図】  図１０
2006014408.tif 000002
【特許請求の範囲】
【請求項１】
第一の電圧ラインと第二の電圧ラインとの間に直列的に接続された第一の抵抗素子、第二の抵抗素子及び制御端子に印加されるパルス信号によりオン、オフ動作して前記第一の電圧ラインから前記第一の抵抗素子及び第二の抵抗素子を介して前記第二の電圧ラインに向けた電流の許容及び遮断を行なうスイッチング素子を備え、前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧を平滑化した平滑化電圧に基づいた基準電圧を出力する基準電圧発生回路であって、
前記第一の抵抗素子の下流において前記スイッチング素子と並列的に接続された調整用抵抗素子を有する基準電圧発生回路。
【請求項２】
前記第一の抵抗素子と前記第二の抵抗素子とが直接接続され、前記第一の抵抗素子と前記第二の抵抗素子との接続点と前記第二の電圧ラインとの間に前記調整用抵抗素子が接続された請求項１記載の基準電圧発生回路。
【請求項３】
前記スイッチング素子の端子間に前記調整用抵抗素子が接続された請求項１記載の基準電圧発生回路。
【請求項４】
前記調整用抵抗素子は、可変抵抗素子となる請求項１乃至３のいずれかに記載の基準電圧発生回路。
【請求項５】
前記調整用抵抗素子の前記スイッチング素子への並列的な接続及び非接続を切替えるスイッチ回路を有する請求項１乃至４のいずれかに記載の基準電圧発生回路。
【請求項６】
前記スイッチング素子は、前記制御端子をベースとしたトランジスタ素子となる請求項１乃至５のいずれかに記載の基準電圧発生回路。
【請求項７】
前記スイッチング素子は、前記制御端子をゲートとしたＦＥＴ素子となる請求項１乃至５のいずれかに記載の基準電圧発生回路。
【請求項８】
請求項１乃至７のいずれかに記載の基準電圧発生回路と、
前記基準電圧発生回路から出力される前記基準電圧に基づいた自励発振動作により電圧出力を発生するコンバータ回路とを備えた電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス信号のパルス幅制御により発生基準電圧を制御する基準電圧発生回路及び該基準電圧発生回路から発生される基準電圧に基づいて出力電圧を制御する電源装置に関する。
【背景技術】
【０００２】
従来、パルス信号のパルス幅制御により出力電圧を制御するスイッチング電源装置が種々提案されている（例えば、特許文献１、特許文献２及び特許文献３参照）。これら従来のスイッチング電源装置では、コンバータ回路に含まれるトランスの一次巻線に接続されたスイッチング素子（例えば、トランジスタ）をパルス信号にてオン、オフさせることにより二次巻線に交流電圧を誘起させ、その誘起された交流電圧を整流及び平滑して直流電圧（出力電圧）を発生させている。そして、前記パルス信号のパルス幅を制御することにより、具体的には、前記パルス信号のデューティ制御により、前記出力電圧が制御される。
【０００３】
また、コンバータ回路に含まれるトランスの一次巻線を電源用巻線と制御用巻線に分割し、制御用巻線に接続された制御トランジスタを自励的に発振させるタイプのスイッチング電源も提案されている。このタイプのスイッチング電源は、例えば、図１に示すように構成することができる。
【０００４】
図１において、このスイッチング電源装置は、基準電圧発生回路１０、制御回路１５及びコンバータ回路２０を有している。基準電圧発生回路１０は、パルス信号Ｖsのデューティ比に応じた基準電圧Ｖrを出力する。基準電圧発生回路１０の出力特性は、例えば、デューティ比（オンデューティ）が大きくなるに従って基準電圧Ｖrが小さくなるような特性となる。制御回路１５は、オペアンプ等などの比較回路で構成され、コンバータ回路２０の出力電圧Ｖoutを抵抗器ＲsとＲcとで分圧して得られる検出電圧と、前記基準電圧Ｖrとを比較し、その比較結果となる制御電圧をコンバータ回路２０に出力する。
【０００５】
コンバータ回路２０は、一次巻線が電源用巻線と制御用巻線に分割されたトランスＴと、制御用巻線に接続された制御トランジスタを含み、制御トランジスタに制御回路１５からの制御電圧が印加するようになっている。そして、一次巻線の制御用巻線に接続された前記制御トランジスタの制御電圧に応じた自励的な発振動作により、トランスＴの一次側の電源用巻線に交流電流が流れ、それに応じた交流電圧がトランスＴの二次巻線に誘起される。このトランスＴの二次巻線に誘起された交流電圧が整流及び平滑されて直流の出力電圧Ｖoutが得られる。
【０００６】
このようなスイッチング電源装置では、パルス信号Ｖsのデューティ比により制御される基準電圧Ｖrに応じた電圧がコンバータ回路２０から出力されるので、結果的に、当該スイッチング電源装置の出力電圧Ｖoutは、パルス信号Ｖsのデューティ比によって制御されることとなる。
【０００７】
前述したスイッチング電源装置における基準電圧発生回路１０は、例えば、図２に示すように構成することができる。
【０００８】
この基準電圧発生回路１０においては、スイッチング素子となるトランジスタＱ１のベースと入力端子との間に抵抗Ｒ1が接続されると共にそのベースと接地ラインとの間に２つのダイオードＤ1及びＤ2が直列接続され、抵抗Ｒ1の両端間にコンデンサＣ1が接続されている。トランジスタＱ１のエミッタが接地ラインに接続され、そのコレクタと電源ラインＶccとの間に抵抗Ｒ2、Ｒ3が直列接続されている。抵抗Ｒ2と抵抗Ｒ3との接続点には、平滑回路（Ｒ5、Ｃ2）が接続され、その平滑回路の出力が抵抗Ｒ6を介してオペアンプＯＰ1及び抵抗Ｒ7にて構成されるバッファ回路に接続されている。
【０００９】
このように構成される基準電圧発生回路１０の入力端子に図３（ａ）に示すようなパルス信号Ｖsが印加されると、そのパルス信号Ｖsに同期してトランジスタＱ1がオン、オフされ、抵抗Ｒ3とＲ2との接続点に、図３（ｂ）に示すように、前記パルス信号Ｖsに同期して変化する電圧Ｖaが発生する。また、トランジスタＱ1のコレクタ−エミッタ電圧ＶCEが図３（ｃ）に示すように変化する。前記電圧Ｖaは平滑回路（R5、Ｃ1）にて平滑化され、図３（ｄ）に示すような平滑化電圧Ｖbが得られる。そして、バッファ回路（ＯＰ1、Ｒ7）が前記平滑化電圧Ｖbに基づいた電圧を基準電圧Ｖrとして出力する。
【００１０】
このような基準電圧発生回路１０によれば、パルス信号Ｖsのオン幅が広くなると（オンデューティが大きくなると）、それに応じて電圧Ｖaのローレベル幅が広くなり、その結果、その平滑化電圧Ｖbに基づいた基準電圧Ｖrが低下する。その出力特性は、理論的には、パルス信号Ｖsのオンデューティが大きくなるに従って基準電圧Ｖrが直線的に低下するものとなる。
【特許文献１】特開平７−２０７２７号公報
【特許文献２】特開平９−８４３４１号公報
【特許文献３】特開２００３−３０４６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、前記パルス信号Ｖsによりオン、オフ制御されるスイッチング素子としてのトランジスタＱ1は、一般に、ターンオン時間ｔON、蓄積時間ｔstg、下降時間ｔr及びコレクタ飽和電圧ＶCE(sat)が存在する。これらにより、そのトランジスタＱ1のコレクタ側の抵抗Ｒ2、Ｒ3の接続点に出現する前記電圧Ｖaは、実際にはパルス信号Ｖsに正確に同期した矩形波にはならず、図４及び図５に示すように、立下り及び立ち上がりが鈍った波形となる。また、トランジスタＱ1がオン状態（導通状態）となった際の電圧Ｖa（ローレベル）は、理論的な電圧値（Ｖcc×｛Ｒ2／（Ｒ2＋Ｒ3）｝から前記コレクタ飽和電圧ＶCE(sat)分だけ上昇したものとなる。このため、通常、この電圧Ｖaの平滑化電圧Ｖbは、理論値より高くなり、それに伴って、基準電圧Ｖrも理論値より高くなる。
【００１２】
ターンオン時間ｔON、蓄積時間ｔstg、下降時間ｔrは、トランジスタＱ1のオン状態、オフ状態の幅に係わりなく一定である。このため、特にトランジスタＱ1のターンオン時間ｔONによる電圧Ｖaに対する影響は、図５に示すパルス信号Ｖsのオンデューティが大きい場合に比べて、図４に示すパルス信号Ｖsのオンデューティが小さい場合のほうが大きくなる。即ち、前記電圧Ｖaの平滑化電圧Ｖbは、パルス信号Ｖsのオンデューティが小さいほど理想値との差が大きくなる。
【００１３】
このようにパルス信号Ｖsのオンデューティが小さいほど平滑化電圧Ｖbの値とが理想値との差が大きくなるということは、図６に示すように、その平滑化電圧Ｖbに基づいた基準電圧Ｖrの特性（実線参照）は、パルス信号Ｖsのオンデューティが小さいほど理想特性（破線参照）との差が大きくなる。なお、パルス信号Ｖsのオンデューティが１００％の場合、即ち、トランジスタＱ1が導通状態では、ターンオン時間ｔONの電圧Ｖaに対する実質的な影響はないが、コレクタ飽和電圧ＶCE(sat)の電圧Ｖaに対する影響により、パルス信号Ｖsのオンデューティが１００％では、基準電圧Ｖrの実際の値は、理想特性上での値より僅かに大きくなる（図６における各特性線（実線及び破線）の右端での値）。
【００１４】
また、このような基準電圧Ｖrの実際の特性は、図２に示す基準電圧発生回路１０の各回路定数を調整することにより、例えば、図７に示すように、パルス信号Ｖsのオンデューティが８０％のときに、理想特性と一致させることができる。しかし、この場合であっても、パルス信号Ｖsのオンデューティが小さい領域では、基準電圧Ｖrの実際の値と理想値との差は大きくなる。
【００１５】
更に、前記基準電圧Ｖrの実際の特性を詳細にみると、その特性は、トランジスタＱ1の非線形性により、厳密には直線とはならず、図８に示すように、曲線となる傾向にある。このため、基準電圧Ｖrの出力特性は、更に、理想特性との差が大きくなる。
【００１６】
前述したように基準電圧発生回路１０からの出力特性が、特に、パルス信号Ｖsのオンデューティが小さい領域において理想特性から大きくずれることから、その基準電圧Ｖrに基づいて制御される電源装置の出力電圧Ｖoutの特性は、図９に示すように、パルス信号Ｖsのオンデューティが小さい領域において理想特性から大きくずれると共にその直線性も損なわれる（図９における一転鎖線で囲まれた部分参照）。
【００１７】
このため、従来の電源装置では、理想特性からのずれを考慮してパルス信号Ｖsのデューティ制御を行なわなければならず、その制御が複雑なものとなっていた。また、そのような複雑な制御を回避するためには、比較的理想特性に近い領域を利用した制御となるため、トランジスタＱ1やトランスＴ等の非線形素子の利用効率が低いものとなってしまう。
【００１８】
本発明は、このような従来の問題を解決するためになされたものであり、できるだけ理想特性に近い出力特性を得ることができる基準電圧発生回路及びそれを用いた電源装置を提供するものである。
【課題を解決するための手段】
【００１９】
本発明に係る基準電圧発生回路は、第一の電圧ラインと第二の電圧ラインとの間に直列的に接続された第一の抵抗素子、第二の抵抗素子及び制御端子に印加されるパルス信号によりオン、オフ動作して前記第一の電圧ラインから前記第一の抵抗素子及び第二の抵抗素子を介して前記第二の電圧ラインに向けた電流の許容及び遮断を行なうスイッチング素子を備え、前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧を平滑化した平滑化電圧に基づいた基準電圧を出力する基準電圧発生回路であって、前記第一の抵抗素子の下流において前記スイッチング素子と並列的に接続された調整用抵抗素子を有する構成となる。
【００２０】
このような構成により、スイッチング素子がオン状態にあるときには、前記第一の電圧ラインから第一の抵抗素子及び第二の抵抗素子を介して第二の電圧ラインに向けて電流が流れる。その結果、前記第一の抵抗素子と前記第二の抵抗素子との間に前記電流と前記第一の抵抗素子及び前記第二の抵抗素子の各抵抗値で決まる第一の電圧値が出現する。前記スイッチング素子がオフ状態にあるときには、第一の電圧ラインから少なくとも第一の抵抗素子を介した電流が調整用抵抗素子をして第二の電圧ラインに向けて流れる。その結果、前記第一の抵抗素子と前記第二の抵抗素子との間には前記電流と前記第一の抵抗素子及び前記調整用抵抗素子の各抵抗値に応じた第二の電圧値が出現する。そして、パルス信号のパルス幅を制御して前記スイッチング素子のオン、オフ動作を制御すると、前記パルス信号に同期すると共にそのパルス幅に応じた幅で前記第一の電圧値と前記第二の電圧値とを繰返す波形となる電圧が前記第一の抵抗素子と前記第二の抵抗素子との間に出現する。
【００２１】
従って、スイッチング素子のオフ動作時間が長いほど前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧に対する前記調整抵抗素子の影響が大きくなる。即ち、スイッチング素子のオフ動作時間が長いほど前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧を前記調整用抵抗素子にて有効に調整することができるようになる。
【００２２】
また、本発明に係る基準電圧発生回路は、前記第一の抵抗素子と前記第二の抵抗素子とが直接接続され、前記第一の抵抗素子と前記第二の抵抗素子との接続点と前記第二の電圧ラインとの間に前記調整用抵抗素子が接続された構成とすることができる。
【００２３】
このような構成により、スイッチング素子がオフ状態にあるときは、第一の電圧ラインから第一の抵抗素子及び前記調整用抵抗素子を介して第二の電圧ラインに向けて電流が流れる。その結果、前記第一の電圧ラインと第二の電圧ラインとの間の電圧差を前記第一の抵抗素子及び前記調整用抵抗素子による分圧電圧が前記第一の抵抗素子と第二の抵抗素子との接続点に出現する。
【００２４】
更に、本発明に係る基準電圧発生回路は、前記スイッチング素子の端子間に前記調整用抵抗素子が接続された構成とすることができる。
【００２５】
このような構成により、スイッチング素子がオフ状態にあるときは、第一の電圧ラインから第一の抵抗素子、第二の抵抗素子及び調整用抵抗素子を介して第二の電圧ラインに向けて電流が流れる。その結果、前記第一の電圧ラインと第二の電圧ラインとの間の電圧差を前記第一の抵抗素子、前記第二の抵抗素子及び前記調整用抵抗素子による分圧電圧が前記第一の抵抗素子との間に出現する。
【００２６】
また、本発明に係る基準電圧発生回路は、前記調整用抵抗素子が、可変抵抗素子となる構成とすることができる。
【００２７】
このような構成により、調整抵抗素子の抵抗値を任意に設定することができるので、スイッチ素子がオフ状態となるときに第一の抵抗素子と第二の抵抗素子との間に出現する電圧を任意に調整することができる。
【００２８】
また、本発明に係る基準電圧発生回路は、前記調整用抵抗素子の前記スイッチング素子への並列的な接続及び非接続を切替えるスイッチ回路を有する構成することができる。
【００２９】
このような構成により、調整用抵抗素子の接続と非接続をスイッチ回路にて切替えることにより、第一の抵抗素子と第二の抵抗素子との間に出現する電圧のパルス信号のパルス幅の特性に対する特性を切替えることができる。即ち、前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧に基づいた基準電圧の出力特性を切替えることができる。
【００３０】
更に、本発明に係る基準電圧発生回路は、前記スイッチング素子が、前記制御端子をベースとしたトランジスタ素子となる構成、あるいは、前記制御端子をゲートとしたＦＥＴ素子となる構成とすることができる。
【００３１】
本発明に係る電源装置は、前述したいずれかの基準電圧発生回路と、該基準電圧発生回路から出力される前記基準電圧に基づいた自励発振動作により電圧出力を発生するコンバータ回路とを備えた構成となる。
【００３２】
このような構成により、基準電圧発生回路における調整用抵抗素子により調整される第一の抵抗素子と第二の抵抗素子との間に出現する電圧に基づいた基準電圧に基づいた出力電圧がコンパレータ回路から発生することとなる。
【発明の効果】
【００３３】
本発明に係る基準電圧発生回路によれば、スイッチング素子のオフ動作時間が長いほど第一の抵抗素子と第二の抵抗素子との間に出現する電圧を調整用抵抗素子にて有効に調整することができるようになるので、スイッチング素子のオン、オフ動作に基づいた前記第一の抵抗素子と第二の抵抗素子との間に出現する電圧が正確な矩形波形にならなくても、スイッチング素子のオフ動作時間が長いほど、即ち、前記スイッチング素子のオン、オフ制御を行なうパルス信号のオンデューティが小さいほど前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧の平滑化電圧を調整用抵抗素子にて有効に調整することができるようになる。従って、当該基準電圧発生回路にて生成される基準電圧の前記パルス信号のパルス幅に対する出力特性を、前記第一の抵抗素子と前記第二の抵抗素子との間に出現する電圧が理想的な矩形波形とした場合における当該電圧の平滑電圧に基づいた理想的な基準電圧の出力特性に近づけるように調整することができるようになる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態に係る基準電圧発生回路及び電源装置について、図面を用いて説明する。
【００３５】
本発明の第一の実施の形態に係る基準電圧発生回路を含む電源装置は、図１０に示すように構成される。なお、この電源装置は、例えば、電子写真方式の複写機、プリンタなどの現像装置の現像バイアス用電源として用いることができる。
【００３６】
図１０において、この電源装置は、図１に示す電源装置とその基本的な構成は同じであり、基準電圧発生回路１００、制御回路１５及びコンバータ回路２０を有している。基準電圧発生回路１００は、図２に示す基準電圧発生回路１０と同様に、トランジスタＱ1（スイッチング素子）、コンデンサＣ1、抵抗Ｒ1、ダイオードＤ1、Ｄ2、抵抗Ｒ2、Ｒ3、平滑回路（Ｒ5、Ｃ2）、抵抗Ｒ6、及びバッファ回路（ペアンプＯＰ1、抵抗Ｒ7）を有しており、抵抗Ｒ3、Ｒ2と、パルス信号Ｖsがベースに入力するトランジスタＱ1とが電圧ラインＶccと接地ラインとの間に直列接続されている。更に、基準電圧発生回路１００は、図２に示す基準電圧発生回路１０と異なり、一端が前記電圧ラインＶccに接続された抵抗Ｒ3と抵抗Ｒ2との接続点と接地ラインとの間にトランジスタＱ1と並列的に接続された調整用抵抗Ｒ4を備えている。なお、調整用抵抗Ｒ4は、抵抗Ｒ2に比べて十分に大きい抵抗値を有する。
【００３７】
前記構成の基準電圧発生回路１００から出力される基準電圧Ｖrは、オペアンプＯＰ2等にて構成された制御回路１５の一方の入力端子（オペアンプＯＰ2の反転入力端子）に入力している。コンバータ回路２０の出力電圧と電圧ラインとＶccとの電圧差を抵抗ＲsとＲcとで分圧して得られる検出電圧が制御回路１５の他方の入力端子（オペアンプＯＰ2の非反転入力端子）に入力しており、制御回路１５は、前記検出電圧と前記基準電圧Ｖrとを比較し、その比較結果となる制御電圧をコンバータ回路２０に出力する。なお、制御回路１５の前記検出電圧が帰還される入力端子（オペアンプＯＰ2の非反転入力端子）と接地ラインとの間にはコンデンサＣ4が接続されている。
【００３８】
コンバータ回路２０は、電源用巻線Ｎ11と制御用巻線Ｎ12とに分割された一次側巻線と二次側巻線Ｎ2とを有するトランスＴを備えており、電源用巻線Ｎ11の一端が回路電源Ｖcに接続されると共にその他端がトランジスタＱ2のコレクタに接続されている。トランジスタＱ2のエミッタが接地ラインに接続されると共にそのベースが制御用巻線Ｎ12の一端に接続されている。制御用巻線Ｎ12の他端には、制御回路１５からの制御電圧が、抵抗Ｒ8、コンデンサＣ2及び抵抗Ｒ9にて構成される充放電回路を介して入力する。トランスＴの二次側巻線Ｎ12にはダイオードＤ3とコンデンサＣ5とが接続されている。前記基準電圧Ｖrに基づく制御電圧に応じた前記充放電回路（抵抗Ｒ8、コンデンサＣ2及び抵抗Ｒ9）の充放電動作によるトランジスタＱ1の自励的な発振動作により、一次側の電源用巻線Ｎ11に交流電流が流れ、それに応じた交流電圧が二次巻線Ｎ2に誘起される。このトランスＴの二次側巻線Ｎ２に誘起された交流電圧がダイオードＤ3にて整流され、コンデンサＣ5にて平滑化される。そして、前記コンデンサＣ5での平滑化にて得られた直流電圧が出力電圧Ｖoutとして得られる。
【００３９】
なお、回路電源Ｖcには、安定化電源回路ＲEGが接続されており、この安定化電源回路ＲＥＧの出力電圧が電圧ラインＶccに供給されている。
【００４０】
このような構成の電源装置では、基準電圧発生回路１００のトランジスタＱ1のベースにパルス信号Ｖsが供給され、トランジスタＱ1は、前記パルス信号Ｖsに応じたオン、オフ動作を行う。トランジスタＱ1がオン状態となるときには、電圧ラインＶccから抵抗Ｒ3、Ｒ2及びトランジスタＱ1を介して接地ラインに電流が流れると共に調整用抵抗Ｒ4に僅かに電流が流れる。その結果、抵抗Ｒ3とＲ2との接続点には、電圧Ｖa
Ｖa＝Ｖcc×（Ｒ4//Ｒ2）／｛（Ｒ4//Ｒ2）＋Ｒ3｝  （ただし、Ｖce(on)＝０Ｖ）
Ｒ4//R2：抵抗Ｒ4とＲ2の並列合成抵抗値
が出現する。
【００４１】
一方、トランジスタＱ1がオフ状態となるときには、電源ラインＶccから抵抗Ｒ3及び抵抗Ｒ4を介して接地ラインに電流が流れる。その結果、抵抗Ｒ3とＲ2との接続点には、電圧Ｖa´
Ｖa´＝Ｖcc×Ｒ4／（Ｒ4＋Ｒ3）  （ただし、Ｒ4は、Ｒ2に対して十分大きい）
が出現する。
【００４２】
従って、パルス信号Ｖsに応じてトランジスタＱ1がオン、オフ動作を繰返すと、抵抗Ｒ3とＲ2との接続点には、図１１の破線にて示すように、前記パルス信号Ｖsに同期して、前記電圧Ｖa（ローレベル）と電圧Ｖa´（ハイレベル）とを繰返すパルス電圧が発生する。図１１において、実線は、調整抵抗Ｒ4を接続しない状態（図２参照）にて抵抗Ｒ3と抵抗Ｒ2との接続点に出現する電圧波形を示している。図１１の破線で示す当該基準電圧発生回路１００での電圧波形では、トランジスタＱ1がオフ状態となるときの電圧レベルＶa´は、前記実線で示される電圧波形における対応する電圧レベルＶccに比べてΔＶだけ低い電圧値となる。また、図１１の破線で示す電圧波形では、トランジスタＱ1がオン状態となるときの電圧レベルＶaは、実線で示される電圧波形における対応する電圧レベルと略同じとなる。
【００４３】
抵抗Ｒ3と抵抗Ｒ2の接続点に出現する電圧波形が図１１の破線で示すようになることから、その電圧の平滑化電圧に基づいた基準電圧Ｖrに対する前記電圧レベルの低下量ΔＶの影響は、パルス信号Ｖsのオンデューティが小さくなるほど大きくなる。従って、トランジスタＱ1のターンオン時間ｔON、蓄積時間ｔstg、下降時間ｔrによって、前述したように（図６参照）基準電圧Ｖrの特性と理想特性との差がパルス信号Ｖsのオンデューティが小さいほど大きくなってしまうことが抑制される。即ち、図１２に示すように、調整用抵抗Ｒ4を設けていない場合の基準電圧Ｖrの特性（補正前の特性：実線）と理想特性(破線)との差がパルス信号Ｖsのオンデューティが小さいほど大きくなるものであっても、調整用抵抗Ｒ4を設けることによりその基準電圧Ｖr（補正後の特性：一点鎖線）が、パルス信号Ｖsのオンデューティが小さいほど低減されるので、調整用抵抗Ｒ4による補正後の基準電圧Ｖrの出力特性は理想特性に近づくようになる。
【００４４】
また、基準電圧発生回路１００の各回路定数を調整することにより、例えば、図１３に示すように、パルス信号Ｖsのオンデューティが８０％のときに、理想特性と一致するような基準電圧Ｖrの出力特性を得るようにした場合であっても、調整用抵抗Ｒ4を設けることにより、その基準電圧Ｖrの出力特性（一点鎖線）を理想特性（破線）に近づけることができるようになる。
【００４５】
更に、調整用抵抗Ｒ4を設けない場合の基準電圧Ｖrの出力特性を詳細にみると、トランジスタＱ1の非線形性等により、正確な直線とはならず、図１４に示すように湾曲した特性（補正前の特性：実線）となる。前述した基準電圧発生回路１００のように調整用抵抗Ｒ4を設けることにより、パルス信号Ｖsのオンデューティが小さいほど基準電圧Ｖrの低下量が大きくなるので、その基準電圧Ｖrの出力特性（補正後の特性：一点鎖線）を、直線に近づけると共に、理想特性（破線）に近づけることができるようになる。
【００４６】
前述したように、調整用抵抗Ｒ4を設けることにより、基準電圧発生回路１００から出力される基準電圧Ｖrのパルス信号Ｖsのデューティに対する特性が理想特性に近づくことから、その基準電圧Ｖrに基づいてコンバータ回路２０にて生成される出力電圧Ｖoutも、理想特性の基準電圧Ｖrに基づいて生成される出力電圧Ｖoutに近づくものとなる。出力電圧Ｖoutの実測値結果の一例を図１５に示す。図１５では、調整用抵抗Ｒ4を設けない場合に得られる基準電圧Ｖrに基づいて生成される出力電圧Ｖoutと理想特性の基準電圧Ｖrに基づいて生成される出力電圧Ｖout（理想）との差ΔＶのオンデューティに対する特性（○印）と、調整用抵抗Ｒ4を設けた場合に得られる基準電圧Ｖrに基づいて生成される出力電圧Ｖoutと理想特性の基準電圧Ｖrに基づいて生成される出力電圧Ｖout（理想）との差ΔＶのオンデューティに対する特性（×印）とが示される。
【００４７】
この実測値結果によれば、調整用抵抗Ｒ4を設けない場合、その出力電圧Ｖoutは、パルス信号Ｖsのオンデューティが小さい領域において、理想特性に従った出力電圧Ｖout（理想）との差が大きくなる。一方、調整用抵抗Ｒ4を設けた場合、その出力電圧Ｖoutは、パルス信号Ｖsのオンデューティの略全域にわたって、理想特性に従った出力電圧Ｖout（理想）との差は小さいものとなる。
【００４８】
次に、本発明の第二の実施の形態に係る基準電圧発生回路について説明する。この第二の実施の形態にかかる基準電圧発生回路は、図１６に示すように、調整用抵抗Ｒ41がトランジスタＱ1のコレクタとエミッタとの間に接続された構造となっている。
【００４９】
このような構造の基準電圧発生回路では、トランジスタＱ1がオン状態となるときには、電圧ラインＶccからの電流が抵抗Ｒ3、Ｒ2及びトランジスタＱ1を介して接地ラインに流れる。これにより、抵抗Ｒ3と抵抗Ｒ2との接続点には、電圧ラインＶccと接地ラインとの電圧差を抵抗Ｒ3と抵抗Ｒ2とにより分圧した電圧が出現する。一方、トランジスタＱ1がオフ状態となるときには、電圧ラインＶccからの電流が抵抗Ｒ3、Ｒ2及び調整用抵抗Ｒ41を介して接地ラインに流れる。これにより、抵抗Ｒ3と抵抗Ｒ2との接続点には、電源ラインＶccと接地ラインとの電圧差を抵抗Ｒ3と抵抗Ｒ2及び調整用抵抗Ｒ41の直列合成抵抗とにより分圧した電圧が出現する。
【００５０】
この場合も、前述した第一の実施の形態の場合と同様に、トランジスタＱ1がオフ状態となる場合に抵抗Ｒ3と抵抗Ｒ2との接続点に出現する電圧が、理想特性の場合の電圧（Ｖcc）より低下する（図１１の特性参照）。従って、当該基準電圧発生回路にて生成される基準電圧Ｖrは、パルス信号Ｖsのオンデューティが小さいほど低減されるので、基準電圧Ｖrの出力特性は理想特性に近づくようになる（図１２、図１３、図１４参照）。
【００５１】
本発明の第三の実施の形態に係る基準電圧発生回路は、図１７に示すように構成される。この基準電圧発生回路では、図１０に示すスイッチング素子としてのトランジスタＱ1に代えてＦＥＴ素子（ＦＥＴ）が設けられている。そして、パルス信号Ｖsが抵抗Ｒ10、ＴＬＬ回路及び抵抗Ｒ1を介してＦＥＴ素子のゲートに印加されるようになっている。このように、パルス信号ＶsがＴＬＬ回路を介してパルス信号ＶsがＦＥＴ素子のゲートに印加されるようになっているので、パルス信号Ｖsの電圧レベルが低くてもＦＥＴ素子を駆動することができるようになる。
【００５２】
また、本発明の第四の実施の形態に係る基準電圧発生回路は、図１８に示すように構成される。この基準電圧発生回路では、図１６に示すスイッチング素子としてのトランジスタＱ1に代えてＦＥＴ素子（ＦＥＴ）が設けられている。また、図１７に示す例と同様に、パルス信号Ｖsが抵抗Ｒ10及びＴＬＬ回路を介してＦＥＴ素子のゲートに印加されるようになっている。
【００５３】
前述した各実施の形態に係る基準電圧発生回路では、調整用抵抗Ｒ4（Ｒ41）の抵抗値は、得ようとすべき基準電圧Ｖrの出力特性に応じて設定される。種々の基準電圧発生回路における回路定数が僅かにことなっていても、調整用抵抗Ｒ4（Ｒ41）の抵抗値を適当に設定することにより、基準電圧Ｖrの出力特性が均一となる基準電圧発生装置を実現することができる。
【００５４】
抵抗値を調整するという観点、及び基準電圧Ｖrの出力特性を可変にできるという観点から、調整用抵抗Ｒ4（Ｒ41）は、可変抵抗であることが好ましい。
【００５５】
また、基準電圧Ｖrの出力特性を切替える（可変）という観点からは、基準電圧発生回路は、図１９（本発明の第五の実施の形態）及び図２０（本発明の第六の実施の形態）に示すように構成することができる。
【００５６】
図１９に示す基準電圧発生回路では、抵抗Ｒ3と抵抗Ｒ2との接続点と接地ラインとの間に、調整用抵抗Ｒ4とスイッチ回路としてのトランジスタＱ3とが直列接続されている。そして、制御電圧Ｖcontを抵抗Ｒ11及び抵抗Ｒ12にて分圧した電圧がトランジスタＱ3のベースに印加されており、前記制御電圧contによりトランジスタＱ3がオン、オフされる。
【００５７】
トランジスタＱ3がオン状態となると、抵抗Ｒ3と抵抗Ｒ2との接続点と接地ラインとの間に調整用抵抗Ｒ4が接続されたことになる。この場合、当該基準電圧発生回路の構成は、実質的に、図１０に示す基準電圧発生回路の構成と同じになる。従って、基準電圧Ｖrの出力特性が、図１０に示す基準電圧発生回路における出力特性と同様となる。一方、トランジスタＱ3がオフ状態となると、抵抗Ｒ3と抵抗Ｒ2との接続点に調整用抵抗Ｒ4が非接続となる。この場合、当該基準電圧発生回路の構成は、実質的に、図２に示す基準電圧発生回路と同様の構成となる。従って、基準電圧Ｖrの出力特性は、前述した、調整用抵抗Ｒ4が設けられていない場合の基準電圧発生回路における出力特性と同様となる。
【００５８】
即ち、図１９に示す基準電圧発生回路では、制御電圧ＶcontによりトランジスタＱ3をオン、オフさせることにより、基準電圧Ｖrの出力特性を切替えることができる。
【００５９】
図２０に示す基準電圧発生回路では、トランジスタＱ1のコレクタとエミッタ間に調整用抵抗Ｒ41とトランジスタＱ3とが直列接続されている。そして、制御電圧Ｖcontを抵抗Ｒ11及び抵抗Ｒ12にて分圧した電圧がトランジスタＱ3のベースに印加されており、前記制御電圧ＶcontによりトランジスタＱ3がオン、オフされる。
【００６０】
トランジスタＱ3がオン状態となると、トランジスタＱ1のコレクタとエミッタ間に調整用抵抗Ｒ41が接続されたことになる。この場合、当該基準電圧発生回路の構成は、実質的に、図１６に示す基準電圧発生回路の構成と同じになる。従って、基準電圧Ｖrの出力特性が、図１６に示す基準電圧発生回路における出力特性と同様となる。一方、トランジスタＱ3がオフ状態となると、トランジスタＱ1のコレクタとエミッタ間に調整用抵抗Ｒ4が非接続となり、基準電圧Ｖrの出力特性は、前述した、調整用抵抗Ｒ4が設けられていない場合の基準電圧発生回路における出力特性と同様となる。即ち、図２０に示す基準電圧発生回路にあっても、制御電圧ＶcontによりトランジスタＱ3をオン、オフさせることにより、基準電圧Ｖrの出力特性を切替えることができる。
【産業上の利用可能性】
【００６１】
以上、説明したように、本発明に係る基準電圧発生回路は、理想特性により近い出力特性を得ることができるという効果を有し、パルス信号のパルス幅制御により発生基準電圧を制御する基準電圧発生回路として有用であると共に、基準電圧に基づいて出力電圧を制御する電源装置に適用すべき基準電圧発生回路として有用である。
【図面の簡単な説明】
【００６２】
【図１】スイッチング電源装置の基本的な構成例を示すブロック図である。
【図２】図１に示すスイッチング電源装置における基準電圧発生回路の構成を示す回路図である。
【図３】図２に示す基準電圧発生回路における各部の信号波形を示すタイミングチャートである。
【図４】図２に示す基準電圧発生回路における抵抗Ｒ3と抵抗Ｒ2との接続点に出現する電圧波形（その１）を示す波形図である。
【図５】図２に示す基準電圧発生回路における抵抗Ｒ3と抵抗Ｒ2との接続点に出現する電圧波形（その２）を示す波形図である。
【図６】図２に示す基準電圧発生回路における基準電圧Ｖrの出力特性（その１）を示す特性図である。
【図７】図２に示す基準電圧発生回路における基準電圧Ｖrの出力特性（その２）を示す特性図である。
【図８】図２に示す基準電圧発生回路における基準電圧Ｖrの出力特性（その３）を示す特性図である。
【図９】図１に示す電源装置の出力電圧特性を示す特性図である。
【図１０】本発明の第一の実施の形態に係る基準電圧発生装置を含む電源装置の構成を示す回路図である。
【図１１】図１０に示す基準電圧発生回路における抵抗Ｒ3と抵抗Ｒ2との接続点に出現する電圧波形を示す波形図である。
【図１２】図１０に示す基準電圧発生回路における基準電圧Ｖrの出力特性（その１）を示す特性図である。
【図１３】図１０に示す基準電圧発生回路における基準電圧Ｖrの出力特性（その２）を示す特性図である。
【図１４】図１０に示す基準電圧発生回路における基準電圧Ｖrの出力特性（その３）を示す特性図である。
【図１５】図１０に示す電源装置の出力特性の実測値を示す図である。
【図１６】本発明の第二の実施の形態に係る基準電圧発生回路の構成を示す回路図である。
【図１７】本発明の第三の実施の形態に係る基準電圧発生回路の構成を示す回路図である。
【図１８】本発明の第四の実施の形態に係る基準電圧発生回路の構成を示す回路図である。
【図１９】本発明の第五の実施の形態に係る基準電圧発生回路の構成を示す回路図である。
【図２０】本発明の第六の実施の形態に係る基準電圧発生回路の構成を示す回路図である。
【符号の説明】
【００６３】
１０  基準電圧発生回路
１５  制御回路
２０  コンバータ回路
１００  基準電圧発生回路
【図１】
2006014408.tif 000003
【図２】
2006014408.tif 000004
【図３】
2006014408.tif 000005
【図４】
2006014408.tif 000006
【図５】
2006014408.tif 000007
【図６】
2006014408.tif 000008
【図７】
2006014408.tif 000009
【図８】
2006014408.tif 000010
【図９】
2006014408.tif 000011
【図１０】
2006014408.tif 000012
【図１１】
2006014408.tif 000013
【図１２】
2006014408.tif 000014
【図１３】
2006014408.tif 000015
【図１４】
2006014408.tif 000016
【図１５】
2006014408.tif 000017
【図１６】
2006014408.tif 000018
【図１７】
2006014408.tif 000019
【図１８】
2006014408.tif 000020
【図１９】
2006014408.tif 000021
【図２０】
2006014408.tif 000022