(57)【要約】      （修正有）【課題】重負荷から軽負荷まで高効率に、かつ、変動なく電圧を供給可能な電源装置及び電源制御装置を提供する。【解決手段】  パルス幅変調方式の第１の電圧変換手段（１２３、１２５、１２７、Ｍ１、Ｍ２、Ｒs1）と、パルス周波数変調方式の第２の電圧変換手段（１２４、１２５、１２７、Ｍ１、Ｍ２）と、レギュレータから構成され、第３の電圧変換手段（１２６、Ｍ３）と、重負荷時に第１の電圧変換手段（１２３、１２５、１２７、Ｍ１、Ｍ２、Ｒs1）が動作し、中負荷時に第２の電圧変換手段（１２４、１２５、１２７、Ｍ１、Ｍ２）が動作し、軽負荷時に第３の電圧変換手段（１２６、Ｍ３）が動作するように第１の電圧変換手段（１２３、１２５、１２７、Ｍ１、Ｍ２、Ｒs1）及び第２の電圧変換手段（１２４、１２５、１２７、Ｍ１、Ｍ２）並びに第３の電圧変換手段（１２６、Ｍ３）の動作切換制御を行う制御手段（Ｒs、１２１、１２２）とを有する。【選択図】図１
2006014506.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を所定の出力電圧に変換して負荷に印加する電源装置において、
パルス幅変調方式のコンバータから構成され、前記所定の出力電圧となるように前記入力電圧を電圧変換する第１の電圧変換手段と、
パルス周波数変調方式のコンバータから構成され、前記所定の出力電圧となるように前記入力電圧を電圧変換する第２の電圧変換手段と、
レギュレータから構成され、前記所定の出力電圧となるように前記入力電圧を電圧変換する第３の電圧変換手段と、
重負荷時に前記第１の電圧変換手段が動作し、中負荷時に前記第２の電圧変換手段が動作し、軽負荷時に前記第３の電圧変換手段が動作するように、前記第１の電圧変換手段及び前記第２の電圧変換手段並びに前記第３の電圧変換手段の動作切換制御を行う制御手段とを有することを特徴とする電源装置。
【請求項２】
前記制御手段は、前記負荷に供給される負荷電流を検出することにより前記重負荷、及び、中負荷、並びに、軽負荷を検出することを特徴とする請求項１記載の電源装置。
【請求項３】
前記制御手段は、前記第２の電圧変換手段と前記第３の電圧変換手段との間の切換動作にヒステリシスを持たせたことを特徴とする請求項１又は２記載の電源装置。
【請求項４】
入力電圧を、負荷に供給される電圧が所定の電圧となるように変換して出力する電源制御装置において、
パルス幅変調方式のコンバータから構成され、前記負荷への印加電圧が所定の電圧となるように前記入力電圧を電圧変換する第１の電圧変換手段と、
パルス周波数変調方式のコンバータから構成され、前記負荷への印加電圧が所定の電圧となるように前記入力電圧を電圧変換する第２の電圧変換手段と、
レギュレータから構成され、前記負荷への印加電圧が所定の電圧となるように前記入力電圧を電圧変換する第３の電圧変換手段と、
重負荷時に前記第１の電圧変換手段が動作し、中負荷時に前記第２の電圧変換手段が動作し、軽負荷時に前記第３の電圧変換手段が動作するように、前記第１の電圧変換手段及び前記第２の電圧変換手段並びに前記第３の電圧変換手段の動作切換制御を行う制御手段とを有することを特徴とする電源制御装置。
【請求項５】
前記制御手段は、前記負荷に供給される負荷電流を検出することにより前記重負荷、及び、中負荷、並びに、軽負荷を検出することを特徴とする請求項４記載の電源制御装置。
【請求項６】
前記制御手段は、前記第２の電圧変換手段と前記第３の電圧変換手段との間の切換動作にヒステリシスを持たせたことを特徴とする請求項４又は５記載の電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置に係り、特に、入力電圧を所定の電圧に変換して負荷に供給する電源装置に関する。
【背景技術】
【０００２】
図５は従来の一例のブロック構成図を示す。
【０００３】
従来の電源装置１は、電源制御装置１１、コイルＬ、キャパシタＣから構成され、入力電圧Ｖinを所定の電圧に変換して出力電圧Ｖoutとして負荷に印加する。
【０００４】
電源制御装置１１には、端子Ｔinに入力電圧Ｖinが供給され、端子Ｔs11に負荷に印加する出力電圧Ｖoutが供給されている。
【０００５】
電源制御装置１１は、エラーアンプ２１、ＰＷＭ（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）制御部２２、ドライバ２３、トランジスタＭ１、Ｍ２、負荷抵抗検出用抵抗Ｒs1から構成されている。
【０００６】
エラーアンプ２１は、端子Ｔs11に供給される電圧と基準電圧との差に応じた誤差信号を出力する。エラーアンプ２１で出力された誤差信号は、ＰＷＭ制御部２２に供給される。ＰＷＭ制御部２２は、誤差信号に応じたパルス幅のパルスを生成する。ＰＷＭ制御部２２で生成されたパルスは、ドライバ２３に供給される。ドライバ２３は、ＰＷＭ制御部２２で生成されたパルスに応じてトランジスタＭ１とトランジスタＭ２とを交互にスイッチングする。トランジスタＭ１とトランジスタＭ２とはドレイン−ソース間が直列に接続されており、一端が負荷電流検出用抵抗Ｒs1を介して端子Ｔinに接続され、他端が接地されている。
【０００７】
トランジスタＭ１とトランジスタＭ２との接続点は、端子Ｔoutに接続されている。トランジスタＭ１とトランジスタＭ２とが交互にスイッチングされることにより、端子Ｔoutから、ＰＷＭ制御部２２で生成されたパルスに同期して電流が出力されたり、引き込まれたりする。端子Ｔoutの出力電源は、コイルＬ、キャパシタＣにより平滑化されて負荷に供給される。なお、負荷電流検出用抵抗Ｒs1とトランジスタＭ１との接続点はＰＷＭ制御部２２に接続されている。負荷電流が大きくなると、負荷電流検出用抵抗Ｒs1とトランジスタＭ１との接続点の電位は、所定の電位より小さくなる。これにより、ＰＷＭ制御部２２は、過電流状態であると判断して、トランジスタＭ１、Ｍ２をオフするように、ドライバ２３を制御する。
【０００８】
このとき、上記電源装置１は、ＰＷＭ制御方式によるコンバータを構成している。ＰＷＭ制御方式によるコンバータは、一般的に重負荷時に変換効率がよく、軽負荷時には変換効率が低下する傾向にある。
【０００９】
図６は従来の電源装置の負荷電流Ｉoutに対する効率ηの特性を示す図である。
【００１０】
ＰＷＭ制御方式によるコンバータである電源装置１は、図６に示すように所定の負荷電流Ｉout0で変換効率が最大となり、負荷電流Ｉoutが小さい、すなわち、軽負荷になると変換効率ηが低下する特性を示す。
【００１１】
このため、電源装置として、変換効率を改善するように複数の電圧変換回路から一つの電圧変換回路を選択して動作させる電源装置が提案されていた（例えば、特許文献１参照）。
【００１２】
【特許文献１】特開平１１−３５３０４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかるに、従来の電源装置では、軽負荷時でもコンバータにより電圧変換を行うため、軽負荷時には図６に示すように変換効率が低下するなどの課題があった。
【００１４】
また、既に提案されている変換効率を改善するように複数の電圧変換回路から一つの電圧変換回路を選択して動作させようにした電源装置では、単に複数の電圧変換回路を切り換える構成であったため、切換のタイミングなどによっては出力電圧が変動するなどの課題があった。
【００１５】
本発明は上記の点に鑑みてなされたもので、重負荷から軽負荷まで高効率に、かつ、変動なく電圧を供給可能な電源装置及び電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、入力電圧（Ｖin）を所定の出力電圧（Ｖout）に変換して負荷に印加する電源装置において、パルス幅変調方式のコンバータから構成され、所定の出力電圧（Ｖout）となるように入力電圧（Ｖin）を電圧変換する第１の電圧変換手段（１２３、１２５、１２７、Ｍ１、Ｍ２、Ｒs1）と、パルス周波数変調方式のコンバータから構成され、所定の出力電圧（Ｖout）となるように入力電圧（Ｖin）を電圧変換する第２の電圧変換手段（１２４、１２５、１２７、Ｍ１、Ｍ２）と、レギュレータから構成され、所定の出力電圧（Ｖout）となるように入力電圧（Ｖin）を電圧変換する第３の電圧変換手段（１２６、Ｍ３）と、重負荷時に第１の電圧変換手段（１２３、１２５、１２７、Ｍ１、Ｍ２、Ｒs1）が動作し、中負荷時に第２の電圧変換手段（１２４、１２５、１２７、Ｍ１、Ｍ２）が動作し、軽負荷時に第３の電圧変換手段（１２６、Ｍ３）が動作するように第１の電圧変換手段（１２３、１２５、１２７、Ｍ１、Ｍ２、Ｒs1）及び第２の電圧変換手段（１２４、１２５、１２７、Ｍ１、Ｍ２）並びに第３の電圧変換手段（１２６、Ｍ３）の動作切換制御を行う制御手段（Ｒs、１２１、１２２）とを有することを特徴とする。
【００１７】
なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲が限定されるものではない。
【発明の効果】
【００１８】
本発明によれば、重負荷時にはパルス幅変調方式のコンバータにより負荷に電源を供給し、中負荷時にはパルス周波数変調方式のコンバータにより負荷に電源を供給し、軽負荷時にはレギュレータにより負荷に電源を供給することにより、重負荷から軽負荷まで効率よく負荷に電源を供給できるなどの特長を有する。
【発明を実施するための最良の形態】
【００１９】
［概略構成］
図１は本発明の一実施例のブロック構成図を示す。
【００２０】
本実施例の電源装置１００は、電源制御装置１１１、コイルＬ、キャパシタＣ、負荷電流検出用抵抗Ｒｓから構成され、入力電圧Ｖinを所定の電圧に変換して出力電圧Ｖoutとして負荷に印加する。
【００２１】
電源制御装置１１１は、例えば、１チップのＩＣ（integrated circuit）から構成されており、入力端子Ｔinに入力電圧Ｖinが印加される。電源制御装置１１１で生成された電圧は、出力端子Ｔoutから出力される。
【００２２】
コイルＬは、一端が電源制御装置１１１の出力端子Ｔoutに接続され、他端がキャパシタＣを介して接地されるとともに、負荷電流検出用抵抗Ｒｓを介して図示しない負荷に接続されている。
【００２３】
負荷電流検出用抵抗Ｒｓと負荷との接続点は、電源制御装置１１１の端子Ｔs2に接続されている。また、負荷電流検出用抵抗ＲｓとコイルＬとの接続点は、電源制御装置１１１の端子Ｔs3に接続されている。
【００２４】
電源制御装置１１１は、端子Ｔs2と端子Ｔs3との電位差、すなわち、負荷電流検出用抵抗Ｒsに発生する電圧に応じて電圧制御方法を制御する。
【００２５】
［電源制御装置１１１］
電源制御装置１１１は、差動増幅回路１２１、コントローラ１２２、ＰＷＭ制御部１２３、ＰＦＭ制御部１２４、エラーアンプ１２５、レギュレータ制御部１２６、ドライバ１２７、トランジスタＭ１〜Ｍ３が内蔵された構成とされている。
【００２６】
差動増幅回路１２１は、非反転端子が端子Ｔs2に接続され、反転端子が端子Ｔs3に接続されている。端子Ｔs2には、負荷電流検出用抵抗Ｒｓと負荷との接続点が接続され、端子Ｔs3には、コイルＬと負荷電流検出用抵抗Ｒｓとの接続点が接続される。負荷電流検出用抵抗Ｒｓの両端には、負荷に供給される負荷電流Ｉoutに応じた電圧が発生する。
【００２７】
差動増幅回路１２１は、負荷電流検出用抵抗Ｒｓに発生する電圧に応じた信号を出力する。差動増幅回路１２１の出力信号は、コントローラ１２２の端子Ｔc1に供給される。
【００２８】
図２はコントローラ１２２のブロック構成図を示す。
【００２９】
コントローラ１２２は、コンパレータ２１１、２１２、基準電圧源２１３、２１４、ＮＯＲゲート２１５から構成される。
【００３０】
端子Ｔc1に供給された差動増幅回路１２１の出力信号は、コンパレータ２１１の非反転入力端子及びコンパレータ２１２の反転入力端子に供給される。コンパレータ２１１の反転入力端子には、基準電圧源２１３から基準電圧Ｖ１が印加されている。コンパレータ２１１は、差動増幅回路１２１の出力信号が基準電圧Ｖ１より大きければ出力をハイレベルとし、差動増幅回路１２１の出力信号が基準電圧Ｖ１より小さければ出力をローレベルとする。コンパレータ２１１の出力は、端子Ｔc2及びＮＯＲゲート２１５に供給される。
【００３１】
コンパレータ２１２の非反転入力端子には、基準電圧源２１４から基準電圧Ｖ21が印加されている。なお、基準電圧Ｖ21は基準電圧Ｖ１より小さいレベルに設定されている。コンパレータ２１２は、出力にヒステリシスの特性が付与されており、差動増幅回路１２１の出力信号が基準電圧Ｖ21より小さくなると出力をハイレベルとし、差動増幅回路１２１の出力信号が基準電圧Ｖ22より大きくなると出力をローレベルとする。
【００３２】
コンパレータ２１２の出力は、端子Ｔc4及びＮＯＲゲート２１５に供給される。ＮＯＲゲート２１５は、コンパレータ２１１の出力とコンパレータ２１２の出力とのＮＯＲ論理を出力する。ＮＯＲゲート２１５の出力は、端子Ｔc3に供給される。
【００３３】
コントローラ１２２の端子Ｔc2は、ＰＷＭ（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏn）制御部１２３に接続される。コントローラ１２２の端子Ｔc3は、ＰＦＭ（ｐｕｌｓｅ  ｆｒｅｑｕｅｎｃｙ  ｍｏｄｕｌａｔｉｏｎ）制御部１２４に接続される。コントローラ１２２の端子Ｔc4は、レギュレータ制御部１２６に接続される。
【００３４】
エラーアンプ１２５には、端子Ｔs1を介して負荷に印加される出力電圧Ｖoutが印加されている。エラーアンプ１２５は、出力電圧Ｖoutと基準電圧との誤差に応じた誤差信号を出力する。
【００３５】
エラーアンプ１２５から出力された誤差信号は、ＰＷＭ制御部１２３及びＰＦＭ制御部１２４に供給される。
【００３６】
ＰＷＭ制御部１２３は、コントローラ１２２の端子Ｔc2がハイレベルのときに動作状態とされ、ローレベルのときに非動作状態とされ、動作状態でエラーアンプ１２５からの誤差信号に応じたパルス幅のパルスを発生する。ＰＷＭ制御部１２３で発生したパルスは、ドライバ１２７に供給される。
【００３７】
ＰＦＭ制御部１２４は、コントローラ１２２の端子Ｔc3がハイレベルのときに動作状態とされ、ローレベルのときに非動作状態とされ、動作状態でエラーアンプ１２５からの誤差信号に応じた周波数のパルスを発生する。ＰＦＭ制御部１２３で発生したパルスは、ドライバ１２７に供給される。
【００３８】
ドライバ１２７は、ＰＷＭ制御部１２３又はＰＦＭ制御部１２４からのパルスに応じてトランジスタＭ１とトランジスタＭ２とを交互にオン／オフする。トランジスタＭ１、Ｍ２は、ドレイン−ソースが直列に接続されており、一端が電流検出用抵抗Ｒs1を介して電源制御装置１１１の端子Ｔinに接続され、他端が接地されている。なお、負荷電流検出用抵抗Ｒs1とトランジスタＭ１との接続点はＰＷＭ制御部１２３接続されている。負荷電流が大きくなり、負荷電流検出用抵抗Ｒs1とトランジスタＭ１との接続点の電位が所定電位より小さくなると、過電流状態であると判断して、ＰＷＭ制御部１２３はトランジスタＭ１、Ｍ２をオフするようにドライバ１２７を制御する。また、トランジスタＭ１とトランジスタＭ２との接続点は、電源制御装置１１１の端子Ｔoutに接続されている。
【００３９】
レギュレータ制御部１２６は、トランジスタＭ３とともにシリーズレギュレータを構成しており、コントローラ１２２の端子Ｔc4がハイレベルのときに動作状態とされ、ローレベルのときに非動作状態とされる。レギュレータ制御部１２６は、動作状態で一定の電圧が出力されるようにトランジスタＭ３を制御する。動作時に、レギュレータ制御部１２６及びトランジスタＭ３から構成されるシリーズレギュレータで生成された電圧は、出力端子Ｔoutに供給される。
【００４０】
［動作］
図３は電源制御装置１１１の動作説明図を示す。図３（Ａ）は差動増幅回路１２１の出力、図３（Ｂ）はＰＷＭ制御部１２３の動作状態、図３（Ｃ）はＰＦＭ制御部１２４の動作状態、図３（Ｄ）はレギュレータ制御部１２６の動作状態を示す。
【００４１】
差動増幅回路１２１の出力が基準電圧Ｖ１より大きいとき、すなわち、負荷電流検出用抵抗Ｒｓに電流が多く流れる状態である重負荷時には、図３（Ｂ）に示すようにＰＷＭ制御部１２３が動作状態となり、図３（Ｃ）に示すようにＰＦＭ制御部１２４及び図３（Ｄ）に示すレギュレータ制御部１２６は非動作状態となる。
【００４２】
また、差動増幅回路１２１の出力が基準電圧Ｖ１より小さく、かつ、基準電圧Ｖ21より大きい状態である中負荷時には、図３（Ｂ）に示すようにＰＦＭ制御部１２４が動作状態となり、図３（Ｂ）に示すＰＷＭ制御部１２３及び図３（Ｄ）に示すレギュレータ制御部１２６は非動作状態となる。
【００４３】
さらに、差動増幅回路１２１の出力が基準電圧Ｖ21より小さい状態となる軽負荷時には、図３（Ｄ）に示すようにレギュレータ制御部１２６が動作状態となり、図３（Ｂ）に示すＰＷＭ制御部１２３及び図３（Ｃ）に示すＰＦＭ制御部１２４は非動作状態となる。
【００４４】
軽負荷状態から中負荷状態に戻るときには、差動増幅回路１２１の出力が基準電圧Ｖ１より小さく、かつ、基準電圧Ｖ21より大きい電圧Ｖ22になると、図３（Ｃ）に示すようにＰＦＭ制御部１２４が動作状態となり、図３（Ｄ）に示すレギュレータ制御部１２６が非動作状態となる。
【００４５】
このように、ＰＦＭ制御部１２４とレギュレータ制御部１２６との切換動作に、ヒステリシス特性を持たせ、切換による電圧変動などを抑制している。なお、ＰＷＭ制御部１２３及びＰＦＭ制御部１２４は共に、出力電圧に応じたパルスを発生しており、発生したパルスにより共通のドライバ１２７を介してトランジスタＭ１、Ｍ２を交互にスイッチングさせる構成であり、切換動作をスムーズに行える。よって、ＰＷＭ制御部１２３とＰＦＭ制御部１２４との動作の切換には、ヒステリシスを持たせることはしていない。
【００４６】
ＰＷＭ制御部１２３によるＰＷＭ動作時には、重負荷時に効率よく動作するが、中軽負荷時には効率が低下する。また、ＰＦＭ制御部１２４によるＰＦＭ動作時には、中負荷時に効率よく動作するが、重負荷、軽負荷時には効率が低下する。さらに、トランジスタＭ３、レギュレータ制御部１２６から構成されるシリーズレギュレータは、軽負荷時には効率よく動作するが、中負荷、重負荷時に効率が低下する。
【００４７】
よって、本実施例のように負荷電流によって負荷が重負荷か、中負荷か、軽負荷かを検出し、重負荷時にはＰＷＭ方式により負荷に電源を供給し、中負荷時にはＰＦＭ方式により負荷に電源を供給し、軽負荷時にはシリーズレギュレータにより負荷に電源を供給することにより重負荷、中負荷、軽負荷のいずれの状態においても効率を向上させることができる。
【００４８】
図４は負荷電流Ｉoutに対する効率ηの特性を示す図である。
【００４９】
本実施例によれば、図４に示すように負荷電流Ｉoutのいずれの状態においても電源装置１００の効率ηを高効率状態に保持できる。よって、本実施例の電源装置１００によれば、重負荷から軽負荷まで高効率に動作可能な装置を提供できる。
【００５０】
なお、本実施例では、トランジスタＭ１、Ｍ２、Ｍ３、負荷電流検出用抵抗Ｒs1を電源制御装置１１１に内蔵したが、これらは外付けとしてもよい。
【００５１】
また、本実施例では、負荷の状態を負荷電流検出用抵抗Ｒｓの両端にかかる電圧によって検出したが、エラーアンプ１２５の出力から検出するようにしてもよく、要は負荷の状態が検出できれば、これらの方法に限定されるものでははい。
【図面の簡単な説明】
【００５２】
【図１】本発明の一実施例のブロック構成図である。
【図２】コントローラ１２２のブロック構成図である。
【図３】電源制御装置１１１の動作説明図である。
【図４】負荷電流Ｉoutに対する効率ηの特性を示す図である。
【図５】従来の一例のブロック構成図である。
【図６】従来の電源装置の負荷電流Ｉoutに対する効率ηの特性を示す図である。
【符号の説明】
【００５３】
１００  電源装置
１１１  電源制御装置
Ｌ  コイル
Ｃ  キャパシタ
Ｒs  負荷電流検出用抵抗
１２１  差動増幅回路
１２２  コントローラ
１２３  ＰＷＭ制御部
１２４  ＰＦＭ制御部
１２５  エラーアンプ
１２６  レギュレータ制御部
１２７  ドライバ
Ｍ１〜Ｍ３  トランジスタ
Ｔin、Ｔout、Ｔs1〜Ｔs3  端子
Ｖin  入力電圧
Ｖout  出力電圧
Ｉout  負荷電流
【図１】
2006014506.tif 000003
【図２】
2006014506.tif 000004
【図３】
2006014506.tif 000005
【図４】
2006014506.tif 000006
【図５】
2006014506.tif 000007
【図６】
2006014506.tif 000008