(57)【要約】【課題】ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保する。【解決手段】１つの共通の半絶縁性基板１上に、ＨＢＴ２０とバラクタダイオード２１とを形成したマイクロ波モノリシック集積回路において、ＨＢＴとバラクタダイオード２１とに共通するコレクタ層を、コレクタコンタクト層４側に位置する第１のコレクタ層２２ａ、２２ｂと、反コレクタコンタクト層側に位置する第２のコレクタ層２３ａ、２３ｂとで構成し、さらに、第１のコレクタ層のキャリア濃度を第２のコレクタ層のキャリア濃度より高く設定している。そして、バラクタダイオード２１においては、第２のコレクタ層２３ｂ上にショットキー電極２４を形成する。【選択図】      図１
2006253503.tif 000002
【特許請求の範囲】
【請求項１】
１つの共通の半絶縁性基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層を積層したヘテロ構造バイポーラトランジスタと、バラクタダイオードとを形成したマイクロ波モノリシック集積回路において、
前記バラクタダイオードは、
前記ヘテロ構造バイポーラトランジスタのコレクタコンタクト層と同一層のコレクタコンタクト層と前記ヘテロ構造バイポーラトランジスタのコレクタ層と同一層のコレクタ層とを有し、
前記同一層のコレクタコンタクト層上にオーミック接続されるカソード電極が形成され、前記同一層のコレクタ層上にショットキー接続されるアノード電極が形成される
ことを特徴とするマイクロ波モノリシック集積回路。
【請求項２】
前記ヘテロ構造バイポーラトランジスタ及び前記バラクタダイオードに共通する同一層のコレクタ層におけるキャリア濃度は、コレクタコンタクト層側で高く、反コレクタコンタクト層側で低いことを特徴とする請求項１記載のマイクロ波モノリシック集積回路。
【請求項３】
前記ヘテロ構造バイポーラトランジスタ及び前記バラクタダイオードに共通する同一層のコレクタ層は、コレクタコンタクト層側に位置する第１のコレクタ層と、反コレクタコンタクト層側に位置する第２のコレクタ層とで構成され、
前記第１のコレクタ層のキャリア濃度は前記第２のコレクタ層のキャリア濃度より高い
ことを特徴とする請求項１記載のマイクロ波モノリシック集積回路。
【請求項４】
前記アノード電極とカソード電極間に電圧を印加していない状態において、前記コレクタ層内の前記アノード電極近傍に形成される空乏層の厚みが２００ｎｍ以下になるように、前記アノード電極に接する前記コレクタ層の厚みが、前記ヘテロ構造バイポーラトランジスタのベース層に接するコレクタ層の厚みに比較してエッチングにより薄く設定されていることを特徴とする請求項１記載のマイクロ波モノリシック集積回路。
【請求項５】
前記ヘテロ構造バイポーラトランジスタのコレクタ層は、コレクタコンタクト層側に位置する第１のコレクタ層と、反コレクタコンタクト層側に位置する第２のコレクタ層とで構成され、前記第１のコレクタ層と前記第２のコレクタ層とは互いに異なる種類の半導体材料で形成され、かつ前記第１のコレクタ層のバンドギャップエネルギは、前記第２のコレクタ層のバンドギャップエネルギより大きく、
前記バラクタダイオードのコレクタ層は、前記ヘテロ構造バイポーラトランジスタの第１のコレクタ層と同一層の第１のコレクタ層からなり、前記アノード電極は、当該第１のコレクタ層上に形成される
ことを特徴とする請求項４記載のマイクロ波モノリシック集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つの共通の半絶縁性基板上にヘテロ構造バイポーラトランジスタとバラクタダイオードとを形成したマイクロ波モノリシック集積回路に関する。
【背景技術】
【０００２】
例えば発振周波数が１０ＧHz〜１００ＧHz等の高周波であり、かつその発振周波数が広範囲で可変できる発振器（電圧制御発振器）を実現するためには、動作の高速性に優れたトランジスタと、印加電圧に応じて電極間容量が大きく変化するバラクタダイオード（varactor diode）の開発が必要である。
【０００３】
トランジスタとして、ヘテロ構造バイポーラトランジスタ（Heterojunction Bipolar Transistor；ＨＢＴ、以下ＨＢＴと略記する）を用いて、このヘテロ構造バイポーラトランジスタとバラクタダイオードとを１つの共通の半絶縁性基板上に形成したマイクロ波モノリシック集積回路（Microwave Monolithic Integrated Circuit ;ＭＭＩＣ）を用いた電圧制御発振器（VCO ;voltage controlled oscillator）が非特許文献１に報告されている。
【０００４】
このマイクロ波モノリシック集積回路においては、共通の半絶縁性基板上に形成されたヘテロ構造バイポーラトランジスタにおけるベース・コレクタ接合に対応するベース層とコレクタ層とで形成されるｐｎ接合（ｐｎダイオード）をバラクタダイオードとして使用している。
【０００５】
図６に共通の半絶縁性基板上にヘテロ構造バイポーラトランジスタ（ＨＢＴ）とｐｎ接合を利用したバラクタダイオードとが形成されたマイクロ波モノリシック集積回路の断面図を示す。図示するように、１つの共通の半絶縁性ＧａＡｓ基板１上の一方側にＨＢＴ２が形成され、他方側にバラクタダイオード３が形成されている。
【０００６】
ＨＢＴ２においては、半絶縁性ＧａＡｓ基板１上に、高濃度（５×１０18ｃｍ-3）のｎ型不純物を含むＧａＡｓからなる厚さ４００ｎｍのコレクタコンタクト層４が形成され、このコレクタコンタクト層４の上側に５×１０15ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ３００ｎｍのコレクタ層５ａが形成され、このコレクタ層５ａの上側に高濃度（６×１０19ｃｍ-3）のｐ型不純物を含むＧａＡｓからなる厚さ３５ｎｍのベース層６ａが形成され、このベース層６ａの上側に５×１０17ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ６０ｎｍのエミッタ層７が形成されている。
【０００７】
このエミッタ層７の上側に、５×１０18ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ１００ｎｍのキャリア濃度緩和層８が形成され、このキャリア濃度緩和層８の上側に、５×１０19ｃｍ-3濃度のｎ型不純物を含むＩｎＧａＡｓからなる厚さ５０ｎｍの組成緩和層９が形成され、この組成緩和層９の上側に、エミッタ層７に対してオーム性密着をとるための高濃度（５×１０19ｃｍ-3）のｎ型不純物を含むＩｎＧａＡｓからなる厚さ５０ｎｍのエミッタコンタクト層１０が形成されている。
【０００８】
なお、ベース層６ａの上方に位置するエミッタ層７、キャリア濃度緩和層８、組成緩和層９、エミッタコンタクト層１０はメサ型に形成されている。
【０００９】
そして、エミッタコンタクト層１０上面にエミッタ電極１１が形成され、コレクタコンタクト層４上面における両端近傍にコレクタ電極１２が取付けられ、ベース層６ａ上面における両端近傍にベース電極１３が取付けられている。
【００１０】
バラクタダイオード３においては、半絶縁性ＧａＡｓ基板１上に、ＨＢＴ２と共通のコレクタコンタクト層４が形成され、このコレクタコンタクト層４の上側に、ＨＢＴ２のコレクタ層５ａと同一層であるコレクタ層５ｂが形成されている。このコレクタ層５ｂの上側に、ＨＢＴ２のベース層６ａと同一層であるベース層６ｂが形成されている。コレクタコンタクト層４上面における両端近傍にカソード電極１４が取付けられ、ベース層６ｂ上面にアノード電極１５が取付けられている。
【００１１】
さらに、ＨＢＴ２の両側部分及びバラクタダイオード３の両側部分には、ＨＢＴ２及びバラクタダイオード３の各素子を互いに電気的に分離するためにイオン注入により高抵抗にした高抵抗領域１６が形成されている。
【００１２】
このように構成されたマイクロ波モノリシック集積回路では、バラクタダイオード３においては、高濃度（６×１０19ｃｍ-3）のｐ型のＧａＡｓからなるベース層６ａと低濃度（５×１０15ｃｍ-3）のｎ型のＧａＡｓからなるコレクタ層５ａとで、ｐｎダイオードを形成している。
【非特許文献１】Yoshiki Yamauchi, et al.,  “A 15GHz Monolithic Low-Phase-Noise VCO Using AlGaAs/GaAs HBT Technology,“ IEEE Journal of Solid State Circuits,Vol.27,pp.1444-1447,1992
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図６に示すマイクロ波モノリシック集積回路においてもまだ解消すべき次のような課題があった。
【００１４】
すなわち、バラクタダイオード３においては、ｐｎ接合におけるｎ型のコレクタ層５ｂ内の空乏層の厚み（空乏層量）が電極間に印加する印加電圧に応じて変化するので、印加電圧に応じてカソード電極１４とアノード電極１５との間の容量が変化する。
【００１５】
この場合、印加電圧ゼロ時におけるコレクタ層５ｂ内の空乏層の厚さが小さいほど、容量の電圧依存性は大きくなる。この印加電圧ゼロの時のコレクタ層５ｂ内の空乏層の厚みは、コレクタ層５ｂの厚み、キャリア濃度等で定まる。
【００１６】
したがって、バラクタダイオード３の容量可変幅を大きくするには、コレクタ層５ｂの厚みを小さくする、コレクタ層５ｂのキャリア濃度を小さくする等が考えられる。
【００１７】
マイクロ波モノリシック集積回路においては、ＨＢＴ２のベース層６ａとバラクタダイオード３のベース層６ｂとは同一層であり、ＨＢＴ２のコレクタ層５ａとバラクタダイオード３のコレクタ層５ｂとは同一層である。
【００１８】
したがって、バラクタダイオード３のコレクタ層５ｂの厚みを小さくすると、前述したＨＢＴ２におけるベース・コレクタ間の耐電圧特性が低下する。したがって、ＨＢＴ２の電圧特性が低下する。また、コレクタ層５ｂのキャリア濃度を小さくすると、ベース・コレクタ接合容量ＣBCが大きくなり、ＨＢＴ２の高速性能（周波数特性）が低下する。
【００１９】
このように、従来のＨＢＴ２とｐｎダイオードを利用したバラクタダイオード３とが形成されたマイクロ波モノリシック集積回路においては、ＨＢＴ２における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード３における広い容量可変幅を確保できなかった。容量可変幅が小さいことは、このマイクロ波モノリシック集積回路が組込まれた発振器の発振周波数の調整幅（チューニング幅）が小さいことを意味する。
【００２０】
本発明はこのような事情に鑑みてなされたものであり、ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できるマイクロ波モノリシック集積回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明は、１つの共通の半絶縁性基板上に、コレクタコンタクト層、コレクタ層、ベース層、エミッタ層を積層したヘテロ構造バイポーラトランジスタと、バラクタダイオードとを形成したマイクロ波モノリシック集積回路において、
バラクタダイオードは、ヘテロ構造バイポーラトランジスタのコレクタコンタクト層と同一層のコレクタコンタクト層とヘテロ構造バイポーラトランジスタのコレクタ層と同一層のコレクタ層とを有している。さらに、バラクタダイオードにおいては、同一層のコレクタコンタクト層上にオーミック接続されるカソード電極が形成され、同一層のコレクタ層上にショットキー接続されるアノード電極が形成されている。
【００２２】
このように構成されたマイクロ波モノリシック集積回路においては、バラクタダイオードは、例えばｎ型半導体であるコレクタ層と金属であるアノード電極とでショットキーダイオード（Schottky diode）を構成している。このようなショットキーダイオードにおいても、ショットキー電極に接するｎ型半導体であるコレクタ層における金属であるアノード電極（ショットキー電極）の近傍に空乏層が形成される。このアノード電極の近傍に形成される空乏層の大きさは、このコレクタ層がｐ型半導体であるベース層に接触している場合に比較して小さい。
【００２３】
その結果、カソード電極とアノード電極間に印加する電圧を変化させると、空乏層の大きさが大きく変化し、カソード電極とアノード電極間の容量の電圧依存性が上昇して、バラクタダイオードにおける広い容量可変幅を確保できる。
【００２４】
なお、コレクタ層自体の厚みやキャリア濃度は変更しないので、ＨＢＴにおける耐電圧特性と高速特性とは変化しない。
【００２５】
また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、ＨＢＴ及びバラクタダイオードに共通する同一層のコレクタ層におけるキャリア濃度を、コレクタコンタクト層側で高く、反コレクタコンタクト層側で低く設定している。
【００２６】
また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、ＨＢＴ及びバラクタダイオードに共通する同一層のコレクタ層を、コレクタコンタクト層側に位置する第１のコレクタ層と、反コレクタコンタクト層側に位置する第２のコレクタ層とで構成し、さらに、第１のコレクタ層のキャリア濃度を第２のコレクタ層のキャリア濃度より高く設定している。
【００２７】
このように構成されたマイクロ波モノリシック集積回路においては、バラクタダイオードにおけるショットキー電極に接するコレクタ層全体の厚みは変更せずに、コレクタ層の厚み方向にキャリア濃度が変化している。したがって、印加電圧がゼロの状態においては、ショットキー電極（アノード電極）側に形成される空乏層の厚み（空乏層量）を小さくできる。すなわち、印加電圧が低い時は電極間の容量を極く小さくて、印加電圧が上昇すると、空乏層の厚みが、キャリア濃度が高いコレクタコンタクト層側に達するので、電極間の容量は急激に増加する。よって、カソード電極とアノード電極間の容量の電圧依存性がより一層上昇して、バラクタダイオードにおけるより広い容量可変幅を確保できる。
【００２８】
一方、ＨＢＴにおいても、ベース層とコレクタコンタクト層との間に存在するコレクタ層全体の厚みは変更せずに、コレクタ層の厚み方向にキャリア濃度が変化している。このように、コレクタ層のベース層側のキャリア濃度を低く、コレクタコンタクト層側のキャリア濃度を高くすることによって、コレクタ層のベース層側に生じる空乏層の厚みが、全厚み方向に均一のキャリア濃度を有する従来のコレクタ層に比較して、薄くなるので、電子のコレクタ層内を走行するに要するコレクタ走行時間τCが短縮され、結果的に、トランジスタとしての動作速度が上昇する。
【００２９】
なお、コレクタ層全体の厚みは変化ないので、耐電圧性が低下することはない。
【００３０】
なお、ＨＢＴにおいて、第１のコレクタ層におけるエミッタ層に対向する領域の外側に位置する領域は、イオン注入により、ｎ型不純物の活性化率が下げられ空乏化しており、ベース・コレクタ接合容量ＣBCは必要に応じて低減できる。
【００３１】
このように、ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できる。
【００３２】
また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、バラクタダイオードのアノード電極とカソード電極間に電圧を印加していない状態において、コレクタ層内のアノード電極近傍に形成される空乏層の厚みが２００ｎｍ以下になるように、アノード電極に接するコレクタ層の厚みが、ヘテロ構造バイポーラトランジスタのベース層に接するコレクタ層の厚みに比較してエッチングにより薄く設定されている。
【００３３】
このように、空乏層の厚みが２００ｎｍ以下のとき、ＨＢＴにおける高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できることを実験的に確認できた。
【００３４】
また、別の発明は、上述した発明のマイクロ波モノリシック集積回路において、ヘテロ構造バイポーラトランジスタのコレクタ層を、コレクタコンタクト層側に位置する第１のコレクタ層と、反コレクタコンタクト層側に位置する第２のコレクタ層とで構成している。さらに、第１のコレクタ層と第２のコレクタ層とは互いに異なる種類の半導体材料で形成し、かつ第１のコレクタ層のバンドギャップエネルギは、第２のコレクタ層のバンドギャップエネルギより大きくしている。
【００３５】
一方、バラクタダイオードのコレクタ層を、ヘテロ構造バイポーラトランジスタの第１のコレクタ層と同一層の第１のコレクタ層のみで構成し、アノード電極をこの第１のコレクタ層上に形成している。
【００３６】
例えば、半絶縁性基板としてＩｎＰ基板を採用しているマイクロ波モノリシック集積回路においては、ヘテロ構造バイポーラトランジスタのベース層に接するコレクタ層はバンドギャップエネルギが比較的小さい半導体材料で形成されている。この状態でバラクタダイオードを形成すると、ショットキー電極（アノード電極）にバンドギャップエネルギが比較的小さい半導体材料のコレクタ層が直接に接する。ショットキー電極に対してバンドギャップエネルギが大きい半導体材料を接触させる方が好ましい。
【００３７】
したがって、ヘテロ構造バイポーラトランジスタのコレクタ層をバンドギャップエネルギが異なる２種類の半導体材料で構成し、バンドギャップエネルギが大きい方の半導体材料である第１のコレクタ層の上面にバラクタダイオードのショットキー電極（アノード電極）を形成している。
【発明の効果】
【００３８】
１つの共通の半絶縁性基板上にＨＢＴとバラクタダイオードとを形成したマイクロ波モノリシック集積回路において、バラクタダイオードを、コレクタコンタクト層とコレクタ層と、オーミック接続されるカソード電極とショットキー接続されるアノード電極とで構成している。
【００３９】
したがって、耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオードにおける広い容量可変幅を確保できる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の各実施形態を図面を用いて説明する。
【００４１】
（第１実施形態）
図１は、本発明の第１実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図である。図６に示した従来のマイクロ波モノリシック集積回路と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００４２】
この第１実施形態のマイクロ波モノリシック集積回路においては、１つの共通の半絶縁性ＧａＡｓ基板１上の一方側にＨＢＴ２０が形成され、他方側にバラクタダイオード２１が形成されている。
【００４３】
ＨＢＴ２０においては、半絶縁性ＧａＡｓ基板１上に、高濃度（５×１０18ｃｍ-3）のｎ型不純物を含むＧａＡｓからなる厚さ４００ｎｍのコレクタコンタクト層４が形成され、このコレクタコンタクト層４の上側に１．５×１０17ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ３００ｎｍの第１のコレクタ層２２ａが形成され、この第１のコレクタ層２２ａの上側に２．５×１０16ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ２００ｎｍの第２のコレクタ層２３ａが形成されている。
【００４４】
この第２のコレクタ層２３ａの上側に高濃度（６×１０19ｃｍ-3）のｐ型不純物を含むＧａＡｓからなる厚さ３５ｎｍのベース層６ａが形成され、このベース層６ａの上側に５×１０17ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ６０ｎｍのエミッタ層７が形成されている。
【００４５】
このエミッタ層７の上側に、５×１０18ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ１００ｎｍのキャリア濃度緩和層８が形成され、このキャリア濃度緩和層８の上側に、５×１０19ｃｍ-3濃度のｎ型不純物を含むＩｎＧａＡｓからなる厚さ５０ｎｍの組成緩和層９が形成され、この組成緩和層９の上側に、エミッタ層７に対してオーム性密着を得るための高濃度（５×１０19ｃｍ-3）のｎ型不純物を含むＩｎＧａＡｓからなる厚さ５０ｎｍのエミッタコンタクト層１０が形成されている。
【００４６】
そして、エミッタコンタクト層１０上面にエミッタ電極１１が形成され、コレクタコンタクト層４上面における両端近傍にコレクタ電極１２が取付けられ、ベース層６ａ上面における両端近傍にベース電極１３が取付けられている。
【００４７】
さらに、このＨＢＴ２０においては、第２のコレクタ層２３ａ及び第１のコレクタ層２２ａのエミッタ層７に対向しない部分は、ベース・コレクタ接合容量ＣBCを低減させるためにイオン注入により、空乏化され高抵抗化された高抵抗領域２５が形成されている。
【００４８】
バラクタダイオード２１においては、半絶縁性ＧａＡｓ基板１上に、ＨＢＴ２０と共通のコレクタコンタクト層４が形成され、このコレクタコンタクト層４の上側に、ＨＢＴ２０の第１のコレクタ層２２ａと同一層である１．５×１０17ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ３００ｎｍの第１のコレクタ層２２ｂが形成されている。このこの第１のコレクタ層２２ｂの上側に、２．５×１０16ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ１００ｎｍの第２のコレクタ層２３ｂが形成されている。
【００４９】
具体的には、半絶縁性ＧａＡｓ基板１上に、ＨＢＴ２０とバラクタダイオード２１と共に使用する４００ｎｍのコレクタコンタクト層、３００ｎｍの第１のコレクタ層、２００ｎｍの第２のコレクタ層を形成した後に、この２００ｎｍの第２のコレクタ層におけるバラクタダイオード２１に対応する部分を、上方から１００ｎｍだけエッチングして、厚さ１００ｎｍの第２のコレクタ層２３ｂを得る。
【００５０】
コレクタコンタクト層４上面における両端近傍にオーミック接続されるカソード電極１４が取付けられ、第２のコレクタ層２３ｂの上面にショットキー接続されるアノード電極（ショットキー電極）２４が取付けられている。
【００５１】
したがって、バラクタダイオード２１は、金属からなるアノード電極（ショットキー電極）２４と第２のコレクタ層２３ｂ、第１のコレクタ層２３ｂとでショットキーダイオードを形成している。
【００５２】
なお、２００ｎｍの第２のコレクタ層を上方からエッチングする量は、アノード電極（ショットキー電極）２４とカソード電極１４間に電圧を印加していない状態において、第２のコレクタ層２３ｂ、第１のコレクタ層２２ｂ内のアノード電極（ショットキー電極）２４近傍に形成される空乏層の厚みが２００ｎｍ以下になる値である。
【００５３】
さらに、ＨＢＴ２０の両側部分及びバラクタダイオード２１の両側部分には、ＨＢＴ２０及びバラクタダイオード２１の各素子を互いに電気的に分離するためにイオン注入により高抵抗にした高抵抗領域１６が形成されている。
【００５４】
このように構成された第１実施形態のマイクロ波モノリシック集積回路の特徴を説明する。
【００５５】
バラクタダイオード２１は、前述したように、ｎ型半導体である第２のコレクタ層２３ｂと金属であるアノード電極（ショットキー電極）２４とのショットキーダイオード（Schottky diode）で構成されている。アノード電極（ショットキー電極）２４に接する第２のコレクタ層２３ｂ内のアノード電極（ショットキー電極）２４の近傍に形成される空乏層の大きさは、このコレクタ層がｐ型半導体であるベース層に接触している場合に比較して小さい。
【００５６】
さらに、バラクタダイオード２１におけるアノード電極（ショットキー電極）２４に接するコレクタ層を第１、第２のコレクタ層２２ｂ、２３ｂに分割して、アノード電極（ショットキー電極）２４に接する第２のコレクタ層２３ｂのキャリア濃度を低くしている。したがって、印加電圧がゼロの状態においては、アノード電極（ショットキー電極）２４側に形成される空乏層の厚みを小さくできる。よって、前述したように、カソード電極１４とアノード電極２４間の容量の電圧依存性がより上昇して、バラクタダイオード２１におけるより広い容量可変幅を確保できる。
【００５７】
この場合、印加電圧がゼロの状態においてアノード電極（ショットキー電極）２４側に形成される空乏層の厚みは実験的に２００ｎｍ以下であることが実証されている。空乏層の厚みは、第２のコレクタ層２３ｂの厚みや、第１、第２のコレクタ層２２ｂ、２３ｂのキャリア濃度の比率の影響を受けるので、空乏層の厚みが２００ｎｍ以下になるように、バラクタダイオード２１側の第２のコレクタ層２３ｂの厚みを設定している。
【００５８】
また、アノード電極（ショットキー電極）２４に接する第２のコレクタ層２３ｂのキャリア濃度は低いので、逆方向漏れ電流は低く抑制されて、バラクタダイオード２１自体の耐電圧特性も確保できる。
【００５９】
一方、ＨＢＴ２０においても、ベース層６ａとコレクタコンタクト層４との間に存在する第１、第２のコレクタ層２２ａ、２３ａ全体の厚みは変更せずに、ベース層６ａ側の第２のコレクタ層２３ａのキャリア濃度を低く、コレクタコンタクト層２側の第１２のコレクタ層２２ａのキャリア濃度を高く設定している。よって、第２のコレクタ層２３ａのベース層６ａ側に生じる空乏層の厚みが薄くなるので、電子のコレクタ層内を走行するに要するコレクタ走行時間τCが短縮され、結果的に、トランジスタとしての動作速度が上昇する。
【００６０】
なお、コレクタ層全体の厚みは変化ないので、耐電圧性が低下することはない。
【００６１】
また、前述したように、このＨＢＴ２０においては、第２のコレクタ層２３ａ及び第１のコレクタ層２２ａのエミッタ層７に対向しない部分は、イオン注入により、空乏化され高抵抗化された高抵抗領域２５が形成されている。その結果、ベース・コレクタ接合容量ＣBCが低減する。
【００６２】
このように、ＨＢＴ２０における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード２１における広い容量可変幅を確保できる。
【００６３】
図４は、バラクタダイオードにおける電極間容量の印加電圧依存性の実験結果を示す図である。この実験結果からも理解できるように、第１実施形態のバラクタダイオード２１の容量の電圧依存性は、ｐｎダイオードを用いた従来のバラクタダイオード３の容量の電圧依存性に対して格段に大きい。
【００６４】
図５は、第１実施形態のＨＢＴ２０におけるコレクタ電流と、電流利得遮断周波数ｆT、最大発振周波数ｆmax、との関係の実験結果を示す図である。この実験結果からも理解できるように、第１実施形態のＨＢＴ２０は十分高い高速特性（周波数特性）を維持している。
【００６５】
（第２実施形態）
図２は、本発明の第２実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図である。図６に示した従来のマイクロ波モノリシック集積回路と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００６６】
この第２実施形態のマイクロ波モノリシック集積回路においては、１つの共通の半絶縁性ＧａＡｓ基板１上の一方側にＨＢＴ２６が形成され、他方側にバラクタダイオード２７が形成されている。
【００６７】
この第２実施形態におけるＨＢＴ２６においては、５×１０15ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ３００ｎｍのコレクタ層５ａのエミッタ層７に対向しない部分は、ベース・コレクタ接合容量ＣBCを低減させるためにイオン注入により、空乏化され高抵抗化された高抵抗領域２５が形成されている。その他は、図６の従来モノリシック集積回路のＨＢＴ２と同一構成である。
【００６８】
一方、バラクタダイオード２７においては、半絶縁性ＧａＡｓ基板１上に、ＨＢＴ２６と共通のコレクタコンタクト層４が形成され、このコレクタコンタクト層４の上側に、ＨＢＴ２６のコンタクト層５ａと同一層である５×１０15ｃｍ-3濃度のｎ型不純物を含むＧａＡｓからなる厚さ２００ｎｍのコレクタ層５ｃが形成されている。
【００６９】
具体的には、半絶縁性ＧａＡｓ基板１上に、ＨＢＴ２６とバラクタダイオード２７と共に使用する４００ｎｍのコレクタコンタクト層、３００ｎｍのコレクタ層を形成した後に、この３００ｎｍのコレクタ層におけるバラクタダイオード２７に対応する部分を、上方から１００ｎｍだけエッチングして、厚さ２００ｎｍのコレクタ層５ｂを得る。
【００７０】
コレクタコンタクト層４上面における両端近傍にオーミック接続されるカソード電極１４が取付けられ、コレクタ層５ｃの上面にショットキー接続されるアノード電極（ショットキー電極）２４が取付けられている。
【００７１】
したがって、バラクタダイオード２７は、金属からなるアノード電極（ショットキー電極）２４とコレクタ層５ｃとでショットキーダイオードを形成している。
【００７２】
なお、３００ｎｍのコレクタ層を上方からエッチングする量は、アノード電極（ショットキー電極）２４とカソード電極１４間に電圧を印加していない状態において、コレクタ層５ｃ内のアノード電極（ショットキー電極）２４近傍に形成される空乏層の厚みが２００ｎｍ以下になる値である。
【００７３】
このように構成された第２実施形態のマイクロ波モノリシック集積回路においては、バラクタダイオード２７は、図１に示す第１実施形態のモノリシック集積回路のバラクタダイオード２１と同様に、ｎ型半導体であるコレクタ層５ｃと金属であるアノード電極（ショットキー電極）２４とのショットキーダイオードで構成されている。アノード電極（ショットキー電極）２４に接するコレクタ層５ｃ内のアノード電極（ショットキー電極）２４の近傍に形成される空乏層の大きさは、このコレクタ層がｐ型半導体であるベース層に接触している場合に比較して小さい。さらに、電極間に電圧を印加していない状態の空乏層の厚みを２００ｎｍ以下にしている。したがって、カソード電極１４とアノード電極２４間の容量の電圧依存性が上昇して、バラクタダイオード２７における広い容量可変幅を確保できる。
【００７４】
一方、ＨＢＴ２６においては、コレクタ層５ａ自体の厚みやキャリア濃度は変更しないので、ＨＢＴ２６における耐電圧特性は変化しない。さらに、コレクタ層５ａのエミッタ層７に対向しない部分は高抵抗領域２５が形成されている。よって、ベース・コレクタ接合容量ＣBCが低減するので高速特性は向上する。
【００７５】
したがって、この第２実施形態のマイクロ波モノリシック集積回路においても、前述した第１実施形態のマイクロ波モノリシック集積回路と同様に、ＨＢＴ２６における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード２７における広い容量可変幅を確保できる。
【００７６】
図４に、この第２実施形態のバラクタダイオード２７における印加電圧と電極間の容量との関係の実験結果を示す。この実験結果からも理解できるように、第２実施形態のバラクタダイオード２７の容量の電圧依存性は、ｐｎダイオードを用いた従来のバラクタダイオード３の容量の電圧依存性に対して大きい。
【００７７】
（第３実施形態）
図３は、本発明の第３実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図である。図１に示した第１実施形態のマイクロ波モノリシック集積回路と同一部分には同一符号を付して重複する部分の詳細説明を省略する。
【００７８】
この第３実施形態のマイクロ波モノリシック集積回路においては、１つの共通の半絶縁性ＩｎＰ基板３１上の一方側にＨＢＴ２８が形成され、他方側にバラクタダイオード２９が形成されている。
【００７９】
ＨＢＴ２８においては、半絶縁性ＩｎＰ基板３１上に、高濃度（２×１０19ｃｍ-3）のｎ型不純物を含むＩｎＰからなる厚さ３００ｎｍのコレクタコンタクト層３２が形成され、このコレクタコンタクト層３２の上側に１．５×１０17ｃｍ-3濃度のｎ型不純物を含むＩｎＰからなる厚さ２００ｎｍの第１のコレクタ層３３ａが形成され、この第１のコレクタ層３３ａの上側にｎ型不純物を含むＩｎＧａＡｌＡｓからなる厚さ３０ｎｍの組成傾斜層３４が形成され、この組成傾斜層３４の上側に、アンドープのＩｎＧａＡｓからなる厚さ１５０ｎｍの第２のコレクタ層３５が形成されている。
【００８０】
この第２のコレクタ層３５の上側に高濃度（４×１０19ｃｍ-3）のｐ型不純物を含むＩｎＧａＡｓからなる厚さ５０ｎｍのベース層３６が形成され、このベース層３６の上側に３×１０17ｃｍ-3濃度のｎ型不純物を含むＩｎＰからなる厚さ５０ｎｍのエミッタ層３７が形成されている。
【００８１】
このエミッタ層３７の上側に、２×１０19ｃｍ-3濃度のｎ型不純物を含むＩｎＰからなる厚さ２０ｎｍのキャリア濃度緩和層３８が形成され、このキャリア濃度緩和層３８の上側に、エミッタ層３７に対してオーム性密着をとるための高濃度（３×１０19ｃｍ-3）のｎ型不純物を含むＩｎＧａＡｓからなる厚さ７０ｎｍのエミッタコンタクト層３９が形成されている。
【００８２】
そして、エミッタコンタクト層３９上面にエミッタ電極１１が形成され、コレクタコンタクト層３２上面における両端近傍にコレクタ電極１２が取付けられ、ベース層３６の上面における両端近傍にベース電極１３が取付けられている。
【００８３】
バラクタダイオード２９においては、半絶縁性ＩｎＰ基板３１上に、ＨＢＴ２８と共通のコレクタコンタクト層３２が形成され、このコレクタコンタクト層３２の上側に、ＨＢＴ２８の第１のコレクタ層３３ａと同一層である１．５×１０17ｃｍ-3濃度のｎ型不純物を含むＩｎＰからなる厚さ１８０ｎｍの第１のコレクタ層３３ｂが形成されている。
【００８４】
具体的には、半絶縁性ＩｎＰ基板３１上に、ＨＢＴ２８とバラクタダイオード２９と共に使用する４００ｎｍのコレクタコンタクト層、２００ｎｍの第１のコレクタ層を形成した後に、この２００ｎｍの第１のコレクタ層におけるバラクタダイオード２９に対応する部分を、上方から２０ｎｍだけエッチングして、厚さ１８０ｎｍの第１のコレクタ層３３ｂを得る。
【００８５】
コレクタコンタクト層３２の上面における両端近傍にオーミック接続されるカソード電極１４が取付けられ、第１のコレクタ層３３ｂの上面にショットキー接続されるアノード電極（ショットキー電極）２４が取付けられている。
【００８６】
したがって、バラクタダイオード２９は、金属からなるアノード電極（ショットキー電極）２４と第１のコレクタ層３３ｂとでショットキーダイオードを形成している。
【００８７】
このように構成されたこの第３実施形態のマイクロ波モノリシック集積回路においては、バラクタダイオード２９において、印加電圧がゼロの状態においてアノード電極（ショットキー電極）２４側に形成される空乏層の厚みが２００ｎｍ以下になるように、アノード電極（ショットキー電極）２４に接する第１のコレクタ層３３ｂのキャリア濃度と厚みを設定している。したがって、ＨＢＴ２８における高い耐電圧特性と優れた高速特性を維持した状態で、バラクタダイオード２９における広い容量可変幅を確保できる。
【００８８】
さらに、アノード電極（ショットキー電極）２４に接する第１のコレクタ層３３ｂの半導体材料は、ＨＢＴ２８の第１のコレクタ層３３ａと同一層である１．５×１０17ｃｍ-3濃度のｎ型不純物を含むＩｎＰである。このＩｎＰのバンドギャップエネルギは、ＨＢＴ２８のベース層３６に接するの第２のコレクタ層３５の半導体材料であるＩｎＰＧａＡｓのバンドギャップエネルギに比較して大きい。したがって、このバラクタダイオード２９における逆方向の漏れ電流が低く抑制されるので、十分な耐電圧特性が確保できる。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図
【図２】本発明の第２実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図
【図３】本発明の第３実施形態に係わるマイクロ波モノリシック集積回路の概略構成を示す断面図
【図４】本発明の各実施形態のマイクロ波モノリシック集積回路に組込まれたバラクタダイオードにおける容量の電圧依存特性を示す図
【図５】本発明の第１実施形態のマイクロ波モノリシック集積回路に組込まれたＨＢＴにおける周波数特性を示す図
【図６】従来のマイクロ波モノリシック集積回路の概略構成を示す断面図
【符号の説明】
【００９０】
１…半絶縁性ＧａＡｓ基板、２，２０，２６，２８…ＨＢＴ、３，２１，２７，２９…バラクタダイオード、４，３２…コレクタコンタクト層、５ａ，５ｂ，５ｃ…コレクタ層、６ａ，６ｂ，３６…ベース層、７，３７…エミッタ層、８，３８…キャリア濃度緩和層、９…組成緩和層、１０，３９…エミッタコンタクト層、１１…エミッタ電極、１２…コレクタ電極、１３…ベース電極、１４…カソード電極、１５，２４…アノード電極（ショットキー電極）、１６，２５…高抵抗領域、２２ａ，２２ｂ，３３ａ，３３ｂ…第１のコレクタ層、２３ａ，２３ｂ…第２のコレクタ層、３１…半絶縁性ＩｎＰ基板
【図１】
2006253503.tif 000003
【図２】
2006253503.tif 000004
【図３】
2006253503.tif 000005
【図４】
2006253503.tif 000006
【図５】
2006253503.tif 000007
【図６】
2006253503.tif 000008