(57)【要約】【課題】  画像表示信号に処理を施す事により、輪郭がボケる事なく擬似輪郭やノイズを低減し、ゴーストの発生を抑えて表示画像の高画質化を行う。【解決手段】  減算回路９〜１７では、遅延回路１〜８から出力される画素の信号値から注目画素の信号値（遅延回路４の出力値）を減算する事により、信号値の差を計算する。比較回路１８〜２６では、しきい値発生回路３０のしきい値と減算回路から入力された信号値の差とを比較し、信号値の差がしきい値以下の場合にのみ、加算回路２７へそれぞれの画素の信号値（遅延回路１〜８の出力）を出力し、それ以外の場合は何もしない。加算回路２７では、比較回路１８〜２６からの信号を加算する。除算回路２９では、加算回路２７から入力された信号値の合計を、カウンタ２８から入力された、差がしきい値以下の画素の数で除算し、画像処理装置の出力とする。【選択図】  図１
2006014024.tif 000002
【特許請求の範囲】
【請求項１】
各画素に入力されるビット列で表される画像信号において、所定の範囲内の画素に対し、それぞれの画素の信号値と注目画素の信号値との差を計算する減算手段と、
その差と所定のしきい値とを比較する比較手段と、
該信号値の差が該しきい値以下の画素のみで平滑化処理を行う平滑化手段とを含むことを特徴とする画像処理装置。
【請求項２】
前記所定の範囲は、注目画素の周囲ｍ×ｎドットの範囲であることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記平滑化手段は、コアリング方式によって平滑化を行うことを特徴とする請求項１に記載の画像処理装置。
【請求項４】
請求項１乃至３の画像処理装置のいずれかを備えた画像表示装置。
【請求項５】
各画素に入力されるビット列で表される画像信号において、所定の範囲内の画素に対し、それぞれの画素の信号値と注目画素の信号値との差を計算する減算ステップと、
その差と所定のしきい値とを比較する比較ステップと、
該信号値の差が該しきい値以下の画素のみで平滑化処理を行う平滑化ステップとを含むことを特徴とする画像処理方法。
【請求項６】
前記所定の範囲は、注目画素の周囲ｍ×ｎドットの範囲であることを特徴とする請求項５に記載の画像処理方法。
【請求項７】
前記平滑化ステップは、コアリング方式によって平滑化を行うことを特徴とする請求項５に記載の画像処理方法。
【請求項８】
コンピュータに、請求項５乃至７のいずれかの画像処理方法を実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示信号に処理を施す事により擬似輪郭やノイズを低減し、表示画像の高画質化を行う画像処理装置及びこれを用いた画像表示装置、並びに画像処理方法及びこれをコンピュータに実行させるためのプログラムに関する。
【背景技術】
【０００２】
画像の擬似輪郭やノイズを低減する技術として、単純に周囲の画素の信号値の平均をとる技術（平均化フィルタ方式）が知られているが、この技術では原画像の有意なレベル差、つまり輪郭の部分も平滑化してしまい、画像の鮮鋭度が失われてしまう。
【０００３】
この欠点を補う技術として、ε−フィルタ方式（例えば、非特許文献１）がある。これは非線形のフィルタを利用して、輪郭等信号値の差が大きな場合にはフィルタを通さない様にしたものである。しかし、この技術ではフィルタを構成する画素の数だけ非線形要素が必要となるため、回路規模が大きくなり、実現は困難である。
【０００４】
この構成を改良し、非線形要素の数が１つで実現する技術として、例えば特許文献１等がある。
【特許文献１】特開２０００−２９５４９７号公報
【非特許文献１】原島博、小田島薫、鹿喰善明、宮川洋：“ε−分離非線形ディジタルフィルタとその応用”、信学論（Ａ）、  Ｖｏｌ．Ｊ６５−Ａ、  Ｎｏ．４、  ｐｐ．２９７−３０４、  Ａｐｒ  １９８２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の技術を用いて信号の平滑化を行うと、画像のエッジから少し離れた位置にエッジの影が薄く表示される、いわゆるゴースト（二重映り）現象が原理的に現れるという問題がある。この現象は画像の表示品位を低下させる原因となっている。
【０００６】
以下、この現象を説明する。尚、簡単のため信号系列は１次元としているが、２次元の場合でも同様である。
入力信号系列ｘ（ｎ）を特許文献１の技術により平滑化する。出力をｙ（ｎ）とすると、ａ（ｉ）を総和が１の係数、ｇ（ｘ）を非線形関数とすると、次のような式となる。
【０００７】
【数１】
2006014024.tif 000003
【０００８】
ｇ（ｘ）の例としては、図１８〜図２１が挙げられる。ここで、図１８〜図２０においては、特許文献１の技術によるものであり、非線形関数となっている。図２１においてはｇ（ｘ）が線形関数になっており、これは平均化フィルタ方式の場合に相当する。
【０００９】
今、入力信号ｘ（ｎ）が画像エッジ部分を含む図２２で示される信号であり、係数ａ（ｉ）が全て等しいとすると、ｇ（ｘ）が図１８〜図２１の場合、それぞれの出力信号ｙ（ｎ）は、（１）式から図２３〜図２６となる。図から明らかな様に、特許文献１の技術では、図２３〜図２５では入力信号の輪郭の位置から少し離れた位置に周囲と少し輝度の異なる部分が現れる。これがいわゆるゴーストである。また、図２６は平均化フィルタ方式の場合で、入力信号の輪郭がなくなってしまっている。
【００１０】
本発明は、上記課題を解決するため、画像表示信号に処理を施す事により、輪郭がボケる事なく擬似輪郭やノイズを低減し、ゴーストの発生を抑えて表示画像の高画質化を行う画像処理装置及びこれを用いた画像表示装置、並びに画像処理技術及びこれをコンピュータに実行させるためのプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、各画素に入力されるビット列で表される画像信号において、所定の範囲内の画素に対し、それぞれの画素の信号値と注目画素の信号値との差を計算する減算手段と、その差と所定のしきい値とを比較する比較手段と、該信号値の差が該しきい値以下の画素のみで平滑化処理を行う平滑化手段とを含むことを特徴とする画像処理装置である。
【００１２】
また、本発明は、各画素に入力されるビット列で表される画像信号において、所定の範囲内の画素に対し、それぞれの画素の信号値と注目画素の信号値との差を計算する減算ステップと、その差と所定のしきい値とを比較する比較ステップと、該信号値の差が該しきい値以下の画素のみで平滑化処理を行う平滑化ステップとを含むことを特徴とする画像処理方法である。
【００１３】
前記所定の範囲は、注目画素の周囲ｍ×ｎドットの範囲であることを特徴とするものである。また、前記平滑化手段は、コアリング方式によって平滑化を行うことを特徴とするものである。
なお、前記画像処理装置のいずれかを備えた画像表示装置も考えられ、また、前記画像処理方法をコンピュータに実行させるためのプログラムも考えられる。
【発明の効果】
【００１４】
以上の様に、本発明の方式を用いて適切に信号を制御する事によって、有意な輪郭の付近においても、単純な平均化フィルタ方式の様に輪郭がボケる事なく、入力信号の輪郭を保存したまま、擬似輪郭やノイズを低減することが可能となり、高品位な画像表示を行う事が出来る。またその際、従来の方式では発生していたゴースト現象を抑える事が出来る。また、非線形回路を用いない簡単な回路構成によって信号処理を行うため、従来のε−フィルタ方式に比べて非常に安価に処理回路を構成する事が可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照しながら説明する。
本実施形態では、本発明を画像処理装置に適用し、表示画像の擬似輪郭およびノイズを低減する場合について説明する。
【００１６】
図１は、本発明を適用した画像処理装置の第１の実施形態の構成を表したブロック図である。この画像処理装置は、遅延回路１〜８、減算回路９〜１７、比較回路１８〜２６、加算回路２７、カウンタ２８、除算回路２９、およびしきい値発生回路３０を有している。
【００１７】
入力画像信号は、遅延回路１〜８によって１画素毎に遅延させられ、水平画素ごとの信号値が抽出されて、減算回路９〜１７に入力される。減算回路９〜１７では、それぞれの画素の信号値から注目画素の信号値（遅延回路４の出力値）を減算する事により、信号値の差を計算する。しきい値発生回路３０では、あらかじめしきい値を設定しておき、比較回路１８〜２６へ出力する。この場合、しきい値発生回路はＲＯＭなどで構成される。比較回路１８〜２６では、あらかじめ設定されたしきい値と入力された信号値の差とを比較し、信号値の差がしきい値以下の場合にのみ、加算回路２７へそれぞれの画素の信号値（遅延回路１〜８の出力）を出力し、それ以外の場合は何もしない。加算回路２７では、比較回路１８〜２６からの信号を加算する。カウンタ２８では、比較回路１８〜２６において信号値の差がしきい値以下の場合に出力されるパルスのみカウントアップする。除算回路２９では、加算回路２７から入力された信号値の合計を、カウンタ２８から入力された、差がしきい値以下の画素の数で除算し、画像処理装置の出力とする。つまり、注目画素の信号値との差がしきい値より大きい画素は有意な輪郭と判断され、いわゆる低域通過フィルタ（ＬＰＦ）処理されず、それ以外の注目画素の信号値との差がしきい値より小さい画素のみにＬＰＦ処理を施した信号を画像処理装置からの出力とする。以上により所望の出力を得る事ができる。
【００１８】
また、第１の実施形態では、比較回路の判断の基準として注目画素を中心として左右４画素分の合計９画素の信号値と注目画素の信号値との差を利用しているが、比較を行う範囲として、注目画素を中心として左右ｍ画素、上下ｎ画素の範囲とする事も可能である。このｍ、ｎの数値は任意に変更することが可能であり、これを第２の実施形態とする。
【００１９】
図２は、本発明を適用した画像処理装置の第２の実施形態の構成を表したブロック図である。この画像処理装置は、上述のようにｍ＝３、ｎ＝３としたものであり、減算回路３９〜４７、比較回路４８〜５６、加算回路５７、カウンタ５８、除算回路５９、およびしきい値発生回路６０は、図１に示した第１の実施形態の画像処理装置と同様の機能を有している。第１の実施形態と異なるのは、遅延回路３１〜３８であり、この部分を説明する。
【００２０】
遅延回路３１〜３６は、画像信号を１画素分だけ遅延させる。遅延回路３７、３８は、（１ライン−２画素）分を遅延させる。遅延回路３２と遅延回路３３の間に遅延回路３７を挿入し、遅延回路３４と遅延回路３５の間に遅延回路３８を挿入する。従って、各遅延回路から出力される信号値は、上下に隣接する水平ラインの３本のそれぞれに並ぶ３画素であり、上述したｍ＝３、ｎ＝３の条件を満たす合計９画素の信号値である。そして、注目画素の信号値を遅延回路３３の出力値として、第１の実施形態と同様の動作を行う。
【００２１】
また、第１の実施形態では、注目画素の周囲の画素の信号値と注目画素の信号値との差を一定のしきい値と比較して平滑化処理の制御を行っているが、例えば注目画素の信号値が小さい場合にはしきい値も小さく、逆に大きい場合にはしきい値も大きくするなど、しきい値を可変にする方法も可能であり、これを第３の実施形態とする。
【００２２】
図３は、本発明を適用した画像処理装置の第３の実施形態の構成を表したブロック図である。この画像処理装置における遅延回路６１〜６８、減算回路６９〜７７、比較回路７８〜８６、加算回路８７、カウンタ８８、および除算回路８９は、図１に示した第１の実施形態の画像処理装置と同様の機能を有している。第１の実施形態と異なるのは、しきい値発生回路９０であり、この部分を説明する。
【００２３】
しきい値発生回路９０は、注目画素の信号値、すなわち遅延回路６４の出力値が入力されて、その値に応じてしきい値を可変する。上述したように、例えば、注目画素の信号値が小さい場合にはしきい値も小さく、逆に大きい場合にはしきい値も大きくする。この場合、しきい値発生回路９０は、あらかじめ注目画素の信号値としきい値との対応表（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）を格納しておき、入力された注目画素の信号値に応じてしきい値を決定する。これ以外の処理は第１の実施形態と同じである。
【００２４】
また、第１の実施形態では、平滑化の方法として平均化フィルタ方式を用いているが、コアリング方式を併用するなどし、他の平滑化方式を用いる事も可能であり、これを第４の実施形態とする。
【００２５】
図４は、本発明を適用した画像処理装置の第４の実施形態の構成を表したブロック図である。この画像処理装置における遅延回路９１〜９８、減算回路９９〜１０７、比較回路１０８〜１１６、加算回路１１７、カウンタ１１８、除算回路１１９、および平滑用しきい値発生回路１２４は、図１に示した第１の実施形態の画像処理装置と同様の機能を有している。第１の実施形態と異なるのは、コアリング用しきい値発生回路１２５、減算回路１２０、コアリング処理回路１２１、セレクタ１２２、および加算回路１２３であり、この部分を説明する。
【００２６】
第１の実施形態で説明したように、除算回路１１９は、加算回路１１７から入力された信号値の合計を、カウンタ１１８から入力された、差が平滑用しきい値以下の画素の数で除算し出力する。減算回路１２０では、除算回路１１９の出力値と注目画素の信号値（遅延回路９４の出力値）の差分をとり、コアリング処理回路１２１に出力する。コアリング処理回路１２１では、入力された信号値が所定値より小さい場合にはノイズとして遮断するコアリング処理を行う。次にセレクタ１２２は、コアリング用しきい値発生回路１２５のしきい値に基づいて、減算回路１２０の出力値がコアリング用しきい値以上の場合は、減算回路１２０の出力値を選択し、減算回路１２０の出力値がコアリング用しきい値より小さい場合は、コアリング処理回路１２１の出力値を選択する。次に、加算回路１２３において、セレクタ１２２で選択した信号に、除算回路１１９の出力値を加え、画像処理装置の出力とする。
これは、減算回路１２０の出力値が大きい場合には有意な輪郭として判断し、ＬＰＦ処理を行わずに入力画像信号をそのまま画像処理装置の出力とするためであり、また、減算回路１２０の出力値が小さい場合にはノイズとして判断し、コアリング処理を行う事により、ＬＰＦ処理された信号を画像処理装置の出力とするためである。
【００２７】
本発明の効果を示すため、表計算ソフトを用いて行ったシミュレーションの結果を示す。この例では、第１の実施形態で説明したように、注目画素を中心として注目画素の左右９画素の範囲で平滑化を行った。尚、以下では特許文献１の方式を従来の方式と呼ぶ事にする。
【００２８】
図５は、原画像の信号であり、８ビット信号値で６４から１９２に変化する有意な輪郭および４毎に変化する擬似輪郭またはノイズを含む信号である。従来の方式、本発明の方式とも平滑化の方法は単純な平均化フィルタ方式とし、従来の方式の非線形関数ｇ（ｘ）は、しきい値をεとして、次の式を適用する。
【００２９】
【数２】
2006014024.tif 000004
【００３０】
これは図２０に一致する。以上の条件で輪郭付近がどの様に変化するかを検証した。
図６、図７、図８はそれぞれしきい値を３２、６４、９６としたときの従来の方式のシミュレーション結果である。まずこれらの図の説明を行う。ｎは画像信号の入力される順番であり、入力された画像信号が表示される画素位置である。ｘ（ｎ）は画素位置ｎでの原画像の入力画像信号値である。Ｌ（ｎ）は平滑化を行った後の信号値である。ｄ（ｎ）は入力画像信号値から平滑化後の信号値を引いた差である。ｇ（ｄ（ｎ））は信号値の差ｄ（ｎ）を非線形関数ｇ（ｘ）により変換した値である。ｙ（ｎ）は入力画像信号ｘ（ｎ）から非線形関数の出力ｇ（ｄ（ｎ））を引いた値である。この様にして従来の方式の出力信号ｙ（ｎ）が計算される。
【００３１】
また図９、図１０、図１１はそれぞれしきい値を３２、６４、９６としたときの本発明の方式のシミュレーション結果である。次にこれらの図の説明を行う。ｎは画像信号の入力される順番であり、入力された画像信号が表示される画素位置である。ｘ（ｎ）は画素位置ｎでの原画像の入力画像信号値である。Ｎｕｍ（ｎ）は、注目画素の左右９画素のうち、注目画素との画素値の差がしきい値以下である画素の数である。Ｓ（ｎ）は、注目画素との画素値の差がしきい値以下である画素の画素値の合計である。ｙ（ｎ）は画素値の合計値Ｓ（ｎ）を画素数Ｎｕｍ（ｎ）で割った値である。この様にして本発明の方式の出力信号ｙ（ｎ）が計算される。
【００３２】
図１２、図１３はしきい値を３２とした場合の従来の方式および本発明の方式の入力画像信号ｘ（ｎ）および出力画像信号ｙ（ｎ）のグラフである。同様に、図１４、図１５はしきい値を６４とした場合の、図１６、図１７はしきい値を９６とした場合の従来の方式および本発明の方式の入力画像信号ｘ（ｎ）および出力画像信号ｙ（ｎ）のグラフである。
【００３３】
これらの図からわかる様に、しきい値がいずれの場合でも、従来の方式では輪郭の付近にゴーストが発生し、本発明の方式ではゴーストは発生しない。また、しきい値がいずれの場合でも、従来の方式、本発明の方式とも、原画像の有意な輪郭は保存され、擬似輪郭またはノイズは低減されている。
【００３４】
なお、これら画像処理装置の各回路の機能を、ＣＰＵに実行させるプログラムを作成し、同様の処理をさせることも可能である。また、上記の画像処理装置を備えて、画質向上を行うテレビ受像機等の画像表示装置も考えられる。
【図面の簡単な説明】
【００３５】
【図１】本発明を適用した画像処理装置の第１の実施形態の構成を表したブロック図である。
【図２】本発明を適用した画像処理装置の第２の実施形態の構成を表したブロック図である。
【図３】本発明を適用した画像処理装置の第３の実施形態の構成を表したブロック図である。
【図４】本発明を適用した画像処理装置の第４の実施形態の構成を表したブロック図である。
【図５】本発明の効果を説明するためシミュレーションを行う原画像の信号を示す図である。
【図６】従来の方式のシミュレーション結果（しきい値３２）を示す表である。
【図７】従来の方式のシミュレーション結果（しきい値６４）を示す表である。
【図８】従来の方式のシミュレーション結果（しきい値９６）を示す表である。
【図９】本発明の方式のシミュレーション結果（しきい値３２）を示す表である。
【図１０】本発明の方式のシミュレーション結果（しきい値６４）を示す表である。
【図１１】本発明の方式のシミュレーション結果（しきい値９６）を示す表である。
【図１２】従来の方式による信号処理結果を表す図（しきい値３２）である。
【図１３】本発明の方式による信号処理結果を表す図（しきい値３２）である。
【図１４】従来の方式による信号処理結果を表す図（しきい値６４）である。
【図１５】本発明の方式による信号処理結果を表す図（しきい値６４）である。
【図１６】従来の方式による信号処理結果を表す図（しきい値９６）である。
【図１７】本発明の方式による信号処理結果を表す図（しきい値９６）である。
【図１８】従来の方式の非線形関数の例を示す図である。
【図１９】従来の方式の非線形関数の例を示す図である。
【図２０】従来の方式の非線形関数の例を示す図である。
【図２１】平均化フィルタ方式の線形関数の例を示す図である。
【図２２】入力画像信号列ｘ（ｎ）の例を示す図である。
【図２３】入力画像信号列ｘ（ｎ）を従来の方式を用いて処理を行った場合の出力信号を示す図である。
【図２４】入力画像信号列ｘ（ｎ）を従来の方式を用いて処理を行った場合の出力信号を示す図である。
【図２５】入力画像信号列ｘ（ｎ）を従来の方式を用いて処理を行った場合の出力信号を示す図である。
【図２６】入力画像信号列ｘ（ｎ）を平均化フィルタ方式を用いて処理を行った場合の出力信号を示す図である。
【符号の説明】
【００３６】
１〜８  遅延回路
９〜１７  減算回路
１８〜２６  比較回路
２７  加算回路
２８  カウンタ
２９  除算回路
３０  しきい値発生回路
３１〜３６  遅延回路（１画素）
３７、３８  遅延回路（１ライン−２画素）
３９〜４７  減算回路
４８〜５６  比較回路
５７  加算回路
５８  カウンタ
５９  除算回路
６０  しきい値発生回路
６１〜６８  遅延回路
６９〜７７  減算回路
７８〜８６  比較回路
８７  加算回路
８８  カウンタ
８９  除算回路
９０  しきい値発生回路
９１〜９８  遅延回路
９９〜１０７  減算回路
１０８〜１１６  比較回路
１１７  加算回路
１１８  カウンタ
１１９  除算回路
１２０  減算回路
１２１  コアリング処理回路
１２２  選択回路
１２３  加算回路
１２４  平滑化用しきい値発生回路
１２５  コアリング用しきい値発生回路
【図１】
2006014024.tif 000005
【図２】
2006014024.tif 000006
【図３】
2006014024.tif 000007
【図４】
2006014024.tif 000008
【図５】
2006014024.tif 000009
【図６】
2006014024.tif 000010
【図７】
2006014024.tif 000011
【図８】
2006014024.tif 000012
【図９】
2006014024.tif 000013
【図１０】
2006014024.tif 000014
【図１１】
2006014024.tif 000015
【図１２】
2006014024.tif 000016
【図１３】
2006014024.tif 000017
【図１４】
2006014024.tif 000018
【図１５】
2006014024.tif 000019
【図１６】
2006014024.tif 000020
【図１７】
2006014024.tif 000021
【図１８】
2006014024.tif 000022
【図１９】
2006014024.tif 000023
【図２０】
2006014024.tif 000024
【図２１】
2006014024.tif 000025
【図２２】
2006014024.tif 000026
【図２３】
2006014024.tif 000027
【図２４】
2006014024.tif 000028
【図２５】
2006014024.tif 000029
【図２６】
2006014024.tif 000030