(57)【要約】【課題】検波回路のバイアス電圧の調整を不要にすることである。【解決手段】ＭＯＳトランジスタＴＲ１及びＴＲ２のゲートには、バイアス回路１４のＭＯＳトランジスタＴＲ８のゲート電圧が供給され、下側のＭＯＳトランジスタＴＲ３及びＴＲ４のゲートには、バイアス回路１４の下側のＭＯＳトランジスタＴＲ９のゲート電圧が供給される。これにより、検波回路１１の検波電流の直流オフセットが除去されるのでバイアス電圧の調整が不要となる。【選択図】      図１
2006253857.tif 000002
【特許請求の範囲】
【請求項１】
差動信号が入力する第１及び第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタに電流を供給する第１の電流源と、
前記第２のＭＯＳトランジスタに前記第１の電流源と同じ大きさの電流を供給する第２の電流源と、
前記第１のＭＯＳトランジスタと直列に接続された第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタと直列に接続された第４のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタのゲートと前記第３及び第４のＭＯＳトランジスタのゲートに、それぞれのＭＯＳトランジスタに同一の電流が流れるようなバイアス電圧を供給するバイアス回路とを備える検波回路。
【請求項２】
前記バイアス回路は、第３の電流源と、該第３の電流源と直列に接続された第５のＭＯＳトランジスタと、第４の電流源と、該第４の電流源と直列に接続され、前記第５のＭＯＳトランジスタとゲートどうしが接続された第６のＭＯＳトランジスタと、該第６のＭＯＳトランジスタと直列に接続され、該第６のＭＯＳトランジスタのドレインまたはソースにゲートが接続された第７のＭＯＳトランジスタとからなる請求項１記載の検波回路。
【請求項３】
前記バイアス回路の前記第７のＭＯＳトランジスタのゲートに前記第３及び第４のＭＯＳトランジスタのゲートが接続され、前記第７のＭＯＳトランジスタと前記第３及び第４のＭＯＳトランジスタはカレントミラー回路を構成し、前記第６のＭＯＳトランジスタのゲート電圧が前記第１及び第２のＭＯＳトランジスタのゲートに供給される請求項２記載の検波回路。
【請求項４】
前記第１のＭＯＳトランジスタと前記第１の電流源の接続点と、前記第２のＭＯＳトランジスタと前記第２の電流源の接続点とを接続し、該接続点に第８のＭＯＳトランジスタを接続して検波出力を得る請求項１または２記載の検波回路。
【請求項５】
前記第８のＭＯＳトランジスタに直列に第９のＭＯＳトランジスタを接続し、前記第８及び第９のＭＯＳトランジスタのチャネル幅及びチャネル長を、前記第１及び第３のＭＯＳトランジスタと前記第２及び第４のＭＯＳトランジスタと同一にした請求項４記載の検波回路。
【請求項６】
前記第１〜第４、第６及び第７のＭＯＳトランジスタを同一のチャネル幅及びチャネル長にした請求項１、２，３、４または５記載の検波回路。
【請求項７】
差動信号が入力する第１及び第２のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタに電流を供給する第１の電流源と、
前記第２のＭＯＳトランジスタに前記第１の電流源と同じ大きさの電流を供給する第２の電流源と、
前記第１のＭＯＳトランジスタと直列に接続された第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタと直列に接続された第４のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタのゲートと前記第３及び第４のＭＯＳトランジスタのゲートに、それぞれのＭＯＳトランジスタに同一の電流が流れるようなバイアス電圧を供給するバイアス回路とを備える検波回路を半導体集積回路基板上に形成した半導体装置。
【請求項８】
前記バイアス回路は、第３の電流源と、該第３の電流源と直列に接続された第５のＭＯＳトランジスタと、第４の電流源と、該第４の電流源と直列に接続され、前記第５のＭＯＳトランジスタとゲートどうしが接続された第６のＭＯＳトランジスタと、該第６のＭＯＳトランジスタと直列に接続され、該第６のＭＯＳトランジスタのドレインまたはソースにゲートが接続された第７のＭＯＳトランジスタとからなる請求項７記載の半導体装置。
【請求項９】
前記第１〜第４、第６及び第７のＭＯＳトランジスタのチャネル幅及びチャネル長を同一にした請求項７または８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線信号の受信機等の検波回路及びその半導体装置に関する。
【背景技術】
【０００２】
無線信号を差動増幅し、差動信号の検波出力を得る検波回路が知られている。図３は、従来の検波回路２１とそのバイアス回路２２を示す図である。
図３の検波回路２１は、差動入力信号を増幅して検波する回路であり、ＭＯＳトランジスタ等で構成されている。バイアス回路２２は、検波回路２１のＭＯＳトランジスタにバイアス電圧を供給する回路である。
【０００３】
検波回路２１のＭＯＳトランジスタは、ＭＯＳトランジスタ自体の特性のばらつき、バイアス回路のバイアス電圧のバラツキ等により、差動入力信号がゼロの状態でも検波出力電流が流れてしまう。そのため、従来の検波回路では差動入力信号がゼロのときに検波出力電流がゼロとなるようにバイアス電圧の調整を行う必要があった。
【０００４】
特許文献１には、ＦＭ受信機などの受信信号レベルを検出する複数の増幅器からなる信号レベル検出回路において、バイアス電圧を基準として受信信号の信号レベルを検出することで、受信信号レベルが大きいときに信号レベル検出回路の出力電圧が飽和するのを防止することが記載されている。
【０００５】
特許文献２には、入力信号を電流帰還型の差動増幅回路で両波検波する両波検波回路において、差動増幅回路の差電流成分を取り出す差電流回路と、検波出力回路を設け、無信号時に流れる検波電流を減らすことが記載されている。
【特許文献１】特開平７−３０７６７９号公報
【特許文献２】特開平７−１１５３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、検波回路のバイアス電圧の調整を不要にすることである。
【課題を解決するための手段】
【０００７】
本発明の検波回路は、差動信号が入力する第１及び第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタに電流を供給する第１の電流源と、前記第２のＭＯＳトランジスタに前記第１の電流源と同じ大きさの電流を供給する第２の電流源と、前記第１のＭＯＳトランジスタと直列に接続された第３のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタと直列に接続された第４のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタのゲートと前記第３及び第４のＭＯＳトランジスタのゲートに、それぞれのＭＯＳトランジスタに同一の電流が流れるようなバイアス電圧を供給するバイアス回路とを備える。
【０００８】
この発明によれば差動入力信号がゼロのときに検波回路に不要な検波電流が流れないのでバイアス電圧の調整が不要となる。
上記の発明の検波回路において、前記バイアス回路は、第３の電流源と、該第３の電流源と直列に接続された第５ＭＯＳトランジスタと、第４の電流源と、該第４の電流源と直列に接続され、前記第５のＭＯＳトランジスタとゲートどうしが接続された第６のＭＯＳトランジスタと、該第６のＭＯＳトランジスタと直列に接続され、該第６のＭＯＳトランジスタのドレインまたはソースにゲートが接続された第７のＭＯＳトランジスタとからなる。
【０００９】
このように構成することで、バイアス回路のＭＯＳトランジスタに流れる電流と同じ電流を第１及び第３のＭＯＳトランジスタと第２及び第４のＭＯＳトランジスタに流すことができるので、差動入力信号がゼロのときに検波回路に不要な電流が流れるのを改善できる。
【００１０】
上記の発明の検波回路において、前記バイアス回路の前記第７のＭＯＳトランジスタのゲートに前記第３及び第４のＭＯＳトランジスタのゲートが接続され、前記第７のＭＯＳトランジスタと前記第３及び第４のＭＯＳトランジスタはカレントミラー回路を構成し、前記第６のＭＯＳトランジスタのゲート電圧が前記第１及び第２のＭＯＳトランジスタのゲートに供給される。
【００１１】
このように構成することでバイアス回路の第７のＭＯＳトランジスタに流れる電流と同じ電流を第３及び第４のＭＯＳトランジスタに流すことができる。
上記の発明の検波回路において、前記第１のＭＯＳトランジスタと前記第１の電流源の接続点と、前記第２のＭＯＳトランジスタと前記第２の電流源の接続点とを接続し、該接続点に第８のＭＯＳトランジスタを接続して検波出力を得る。
【００１２】
さらに、前記第８のＭＯＳトランジスタに直列に第９のＭＯＳトランジスタを接続し、前記第８及び第９のＭＯＳトランジスタのチャネル幅及びチャネル長を前記第１及び第２のＭＯＳトランジスタと、前記第３及び第４のＭＯＳトランジスタと同一にする。
【００１３】
このように構成することで、差動入力信号がゼロのときに検波回路の出力側のＭＯＳトランジスタに不要な検波電流が流れるのを防止できる。
上記の発明の検波回路において、前記第１〜第４、第６及び第７のＭＯＳトランジスタを同一のチャネル幅及びチャネル長にする。
【００１４】
このように構成することで各ＭＯＳトランジスタの特性のばらつきをほぼそろえることができ、第１及び第３のＭＯＳトランジスタと、第２及び第４のＭＯＳトランジスタと、第６及び第７のＭＯＳトランジスタに流れる電流をほぼ同一にすることができる。これにより、差動入力信号がゼロのときに不要な検波電流が流れるのを防止できる。
【発明の効果】
【００１５】
本発明によれば検波回路のバイアス電圧の調整が不要となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照して説明する。図１は、実施の形態の検波回路１１の回路図である。実施の形態の検波回路１１は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを形成するＣＭＯＳプロセスにより半導体集積回路基板（半導体装置）上に形成される。検波回路１１は、例えば、ＦＭ受信回路の受信信号強度を検出する回路に用いられる。
【００１７】
図１において、電流Ｉ１を供給する電流源１２（第１の電流源に対応する）は一端が電源ＶＤＤに接続され、他端がｎチャネルＭＯＳトランジスタＴＲ１のドレインに接続されている。電流源１２は、例えば、ＭＯＳトランジスタにより構成できる。ｎチャネルＭＯＳトランジスタＴＲ１のソースは、ｎチャネルＭＯＳトランジスタＴＲ３のドレインに接続され、ｎチャネルＭＯＳトランジスタＴＲ３のソースは接地されている。ｎチャネルＭＯＳトランジスタＴＲ１のゲートにはキャパシタＣ１を介して差動入力信号の内の正相の信号が入力する。
【００１８】
電流源１２と同一の電流Ｉ１を供給する電流源１３（第２の電流源）は一端が電源電圧ＶＤＤに接続され、他端がｎチャネルＭＯＳトランジスタＴＲ２のドレインに接続されている。電流源１３は、例えば、ＭＯＳトランジスタにより構成できる。ｎチャネルＭＯＳトランジスタＴＲ２のソースはｎチャネルＭＯＳトランジスタＴＲ４のドレインと接続され、そのｎチャネルＭＯＳトランジスタＴＲ４のソースは接地されている。そして、ｎチャネルＭＯＳトランジスタＴＲ２のゲートにはキャパシタＣ２を介して差動入力信号の内の逆相の信号が入力する。
【００１９】
ｎチャネルＭＯＳトランジスタＴＲ１とＴＲ２のドレインは接続され、その接続点と接地間に縦続にｎチャネルＭＯＳトランジスタＴＲ５（第８のＭＯＳトランジスタに対応する）とＴＲ６（第９のＭＯＳトランジスタ）が接続されている。ｎチャネルＭＯＳトランジスタＴＲ５とＴＲ６のゲートはそれぞれのドレインと接続されている。
【００２０】
バイアス回路１４は、一定電流Ｉ１を出力する電流源１５（第３の電流源）と電流源１６（第４の電流源）と、３個のｎチャネルＭＯＳトランジスタＴＲ７、ＴＲ８及びＴＲ９とで構成されている。
【００２１】
電流源１５は、一端が電源電圧ＶＤＤに接続され、他端はｎチャネルＭＯＳトランジスタＴＲ７（第５のＭＯＳトランジスタ）のドレインに接続されている。ｎチャネルＭＯＳトランジスタＴＲ７のゲートはドレインと接続され、ソースは接地されている。
【００２２】
電流源１６の一端は電源電圧ＶＤＤに接続され、他端はｎチャネルＭＯＳトランジスタＴＲ８（第６のＭＯＳトランジスタ）のドレインとｎチャネルＭＯＳトランジスタＴＲ９（第７のＭＯＳトランジスタ）のゲートに接続されている。ｎチャネルＭＯＳトランジスタＴＲ８のゲートは、ｎチャネルＭＯＳトランジスタＴＲ７のゲートに接続されている。
【００２３】
バイアス回路１４のＭＯＳトランジスタＴＲ８のゲート電圧は、抵抗Ｒ１を介してｎチャネルＭＯＳトランジスタＴＲ１のゲートに供給され、同時に抵抗Ｒ２を介してｎチャネルＭＯＳトランジスタＴＲ２のゲートに供給されている。
【００２４】
また、バイアス回路１４のｎチャネルＭＯＳトランジスタＴＲ９のゲート電圧は、ｎチャネルＭＯＳトランジスタＴＲ３及びＴＲ４のゲートに供給されている。
次に、以上のような構成の検波回路の動作を、図１の回路図と図２の波形図を参照して説明する。
【００２５】
最初に、バイアス回路１４の動作を説明する。バイアス回路１４のｎチャネルＭＯＳトランジスタタＴＲ７とｎチャネルＭＯＳトランジスタＴＲ８とはカレントミラー回路を構成している。ｎチャネルＭＯＳトランジスタＴＲ７とＴＲ８のトランジスタサイズ（チャネル幅Ｗとチャネル長Ｌ）は異なる。ｎチャネルＭＯＳトランジスタＴＲ８には、ｎチャネルＭＯＳトランジスタＴＲ７に流れる電流Ｉ１と同じ電流Ｉ１が流れる。
【００２６】
また、ｎチャネルＭＯＳトランジスタＴＲ９のゲートにはドレイン電流がＩ１のときのｎチャネルＭＯＳトランジスタＴＲ８のドレイン電圧が印加されているので、ｎチャネルＭＯＳトランジスタＴＲ９にはｎチャネルＭＯＳトランジスタＴＲ８と同じ電流Ｉ１が流れる。ＭＯＳトランジスタＴＲ９は、ＭＯＳトランジスタＴＲ８と同じトランジスタサイズに設計されている。
【００２７】
以上のことを前提にして、検波回路１１の動作を説明する。最初に、差動入力信号がゼロの場合について説明する。
従来の検波回路でバイアス電圧を調整しない場合には、図２（Ｃ）に示すように、差動入力信号がゼロのときでも一定の電流が流れてしまうために検波電流Ｉ３は一定のオフセットを持った値となる。
【００２８】
実施の形態の検波回路１１のｎチャネルＭＯＳトランジスタＴＲ１とＴＲ２のゲートには、バイアス回路１４のｎチャネルＭＯＳトランジスタＴＲ８のゲート電圧と同じ電圧が抵抗Ｒ１，Ｒ２を介して印加されているので、ｎチャネルＭＯＳトランジスタＴＲ１とＴＲ２には、バイアス回路１４のｎチャネルＭＯＳトランジスタＴＲ８と同じ電流Ｉ１が流れる。
【００２９】
さらに、ｎチャネルＭＯＳトランジスタＴＲ９のゲートには、ｎチャネルＭＯＳトランジスタＴＲ８のドレイン電流がＩ１のときのドレイン電圧が印加されているので、ｎチャネルＭＯＳトランジスタＴＲ９には電流Ｉ１が流れる。
【００３０】
そして、下側のｎチャネルＭＯＳトランジスタＴＲ３及びＴＲ４のゲートには、ｎチャネルＭＯＳトランジスタＴＲ９のゲート電圧と同じ電圧が印加されているので、ｎチャネルＭＯＳトランジスタＴＲ３に流れる電流Ｉ２は、ｎチャネルＭＯＳトランジスタＴＲ９に流れる電流Ｉ１と等しくなる。同様に、ｎチャネルＭＯＳトランジスタＴＲ４に流れる電流Ｉ２’も電流Ｉ１と等しくなる。
【００３１】
この実施の形態では、ｎチャネルＭＯＳトランジスタＴＲ１〜ＴＲ６及びＴＲ８、ＴＲ９のチャネル幅及びチャネル長を同一に設計してあるので、製造条件によるＭＯＳトランジスタ間の特性値のばらつきは小さく、ばらつきが同じ方向になるので各トランジスタにはほぼ設計値通りの電流が流れる。なお、各ＭＯＳトランジスタのトランジスタサイズは必ずしも同一である必要はなく、異なるトランジスタサイズでも上下のＭＯＳトランジスタの電流値を同じにすれば良い。
【００３２】
よって、差動入力信号がゼロのときには、ｎチャネルＭＯＳトランジスタＴＲ１にはバイアス回路１４のｎチャネルＭＯＳトランジスタＴＲ８に流れる電流Ｉ１と同じ電流Ｉ１が流れ、その下側のｎチャネルＭＯＳトランジスタＴＲ３にも同じ電流Ｉ１が流れる。また、ｎチャネルＭＯＳトランジスタＴＲ２にもバイアス回路１４のｎチャネルＭＯＳトランジスタＴＲ８に流れる電流Ｉ１と同じ電流Ｉ１が流れ、その下側のｎチャネルＭＯＳトランジスタＴＲ４にも同じ電流Ｉ１が流れる。
【００３３】
従って、電流源１２の出力電流Ｉ１は全てｎチャネルＭＯＳトランジスタＴＲ１とＴＲ３を流れ、電流源１３の出力電流は全てｎチャネルＭＯＳトランジスタＴＲ２とＴＲ４を流れるので、このときｎチャネルＭＯＳトランジスタＴＲ５とＴＲ６を流れる検波出力電流Ｉ３はゼロとなる。
【００３４】
これにより、差動入力信号がゼロのときに検波回路１１の出力に不要な電流が流れるのを防止できる。
次に、差動入力信号がゼロでない場合の動作を説明する。ＭＯＳトランジスタＴＲ１のゲートに入力する正相の差動入力信号の信号電圧がバイアス電圧より小さくなると、ｎチャネルＭＯＳトランジスタＴＲ１及びＴＲ３に流れる電流は、差動入力信号の信号電圧に応じて減少する。
【００３５】
差動入力信号の信号電圧がバイアス電圧（ＭＯＳトランジスタＴＲ８のゲート電圧）と等しいとき、ｎチャネルＭＯＳトランジスタＴＲ１には電流Ｉ１が流れ、その下側のＭＯＳトランジスタＴＲ３にも同じ電流Ｉ１が流れる。そして、差動入力信号の信号電圧がバイアス電圧より小さくなると、ｎチャネルＭＯＳトランジスタＴＲ１に流れる電流が減少し、その結果、ｎチャネルＭＯＳトランジスタＴＲ３に流れる電流Ｉ２も減少する。そのときのＭＯＳトランジスタＴＲ３を流れる電流の電流波形は、図２（Ｂ）に実線で示す正弦波の下半分の波形となる。
【００３６】
ｎチャネルＭＯＳトランジスタＴＲ１及びＴＲ３に流れる電流が減少しても電流源１２の出力電流は変化しないので、ｎチャネルＭＯＳトランジスタＴＲ１とＴＲ３の減少分の電流が検波出力回路のｎチャネルＭＯＳトランジスタＴＲ５及びＴＲ６に流れ、その検波電流波形は、図２（Ｄ）に示すように、電流Ｉ２の波形を折り返した正弦波の正の半波の波形となる。
【００３７】
同様に、ｎチャネルＭＯＳトランジスタＴＲ２のゲートに入力する、逆相の差動入力信号の信号電圧がバイアス電圧より小さくなると、ｎチャネルＭＯＳトランジスタＴＲ２に流れる電流が減少し、ｎチャネルＭＯＳトランジスタＴＲ４に流れる電流Ｉ２’も減少する。そのときのｎチャネルＭＯＳトランジスタＴＲ４の電流波形は、図２（Ｂ）に破線で示す正弦波の下半分の波形となる。
【００３８】
その結果、検波出力回路のｎチャネルＭＯＳトランジスタＴＲ５及びＴＲ６には、ＭＯＳトランジスタＴＲ２及びＴＲ４の電流の減少分の電流が流れ、その検波電流波形は、図２（Ｄ）に示すように、電流Ｉ２’の波形を折り返した正弦波の正の半波の波形となる。
【００３９】
また、ｎチャネルＭＯＳトランジスタＴＲ１の差動入力信号の信号電圧がバイアス電圧より大きい場合も、ｎチャネルＭＯＳトランジスタＴＲ３の電流は一定電流Ｉ１となる為ｎチャネルＭＯＳトランジスタＴＲ５及びＴＲ６には電流は流れない。ｎチャネルＭＯＳトランジスタＴＲ２についても同様である。
【００４０】
上述した実施の形態によれば、バイアス回路１４の２個のＭＯＳトランジスタＴＲ８とＴＲ９のゲート電圧を、それぞれＭＯＳトランジスタＴＲ１及びＴＲ２とＭＯＳトランジスタＴＲ３及びＴＲ４のゲートに供給することで、差動入力信号がゼロのときの検波回路１１の検波電流をほぼゼロにすることができる。これにより、検波回路１１のｎチャネルＭＯＳトランジスタＴＲ１〜ＴＲ４のバイアス電圧の調整が不要となる。
【００４１】
本発明は上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）本発明は、ラジオ受信機の検波回路に限らず、他の増幅器の検波回路にも適用できる。
（２）バイアス回路１４を含む検波回路１１の回路構成は、実施の形態に示した回路に限らず、公知の他の回路を採用しても良い。ｎチャネルＭＯＳトランジスタに限らずｐチャネルＭＯＳトランジスタを使用した回路でも良い。
【図面の簡単な説明】
【００４２】
【図１】実施の形態の検波回路の回路図である。
【図２】検波回路の波形を示す図である。
【図３】従来の検波回路とバイアス回路を示す図である。
【符号の説明】
【００４３】
１１          検波回路
１２、１３    電流源
１４          バイアス回路
１５，１６    電流源
ＴＲ１〜ＴＲ９  ｎチャネルＭＯＳトランジスタ
【図１】
2006253857.tif 000003
【図２】
2006253857.tif 000004
【図３】
2006253857.tif 000005