(57)【要約】【課題】  ヘテロ接合型バイポーラトランジスタにおいて、ベース面積ないしはベース・コレクタメサ面積の縮小化を図って高速性を高めることができるようにする。【解決手段】  ベースメサないしはベース・コレクタメサ４の上面に、ベース電極とエミッタメサとが平面的に配置形成されて、エミッタメサ７上のエミッタ電極８の周縁部８ｅとベースメサないしはベース・コレクタメサ４の周縁部４ｅを自己整合する構成とする。【選択図】          図１
2006253594.tif 000002
【特許請求の範囲】
【請求項１】
ベースメサの上面に、ベース電極とエミッタメサとが平面的に配置形成され、
上記エミッタメサの上面にエミッタ電極が形成され、
上記ベースメサの周縁部の上記エミッタ電極の周縁部に沿う縁部が、上記エミッタ電極の上記周縁部と自己整合されて成ることを特徴とするヘテロ接合型バイポーラトランジスタ。
【請求項２】
基体上に、
コレクタ層と、ベース層と、エミッタ層を有する半導体層を積層する工程と、
該半導体層上に、所要のパターンのエミッタ電極を形成する工程と、
該エミッタ電極をマスクとして、該エミッタ電極の周縁部下にアンダーカット部が形成されたエミッタメサを形成するエッチング工程と、
上記アンダーカット部内とベースメサ形成部上を覆ってフォトレジストを塗布する工程と、
該フォトレジストを、上記エミッタ電極外の上記ベースメサ形成部を遮光してパターン露光する上記フォトレジストの露光工程と、
上記フォトレジストの上記パターン露光部以外の非露光部と、上記エミッタ電極下のアンダーカット部の非露光部とを残す現像処理工程と、
上記フォトレジストと上記エミッタ電極をマスクとして上記ベース層をエッチングしてベースメサを形成し、上記エミッタ電極の周縁部に沿う周縁部が、上記エミッタ電極の周縁部と自己整合するベースメサを形成するエッチング工程と
を有することを特徴とするヘテロ接合型バイポーラトランジスタの製造方法。
【請求項３】
上記ベースメサのエッチング工程に続いて上記コレクタ層をエッチングして、ベース・コレクタメサを形成することを特徴とする請求項２に記載のヘテロ接合型バイポーラトランジスタの製造方法。
【請求項４】
上記半導体層を積層する工程において上記エミッタ層上にエミッタキャップ層を形成し、
上記アンダーカット部の形成を、上記エミッタキャップ層と、上記エミッタ層の全厚さに渡って形成することを特徴とする請求項２に記載のヘテロ接合型バイポーラトランジスタの製造方法。
【請求項５】
上記アンダーカット部の形成を上記エミッタ層のみに形成することを特徴とする請求項４に記載のヘテロ接合型バイポーラトランジスタの製造方法。
【請求項６】
上記アンダーカット部の形成を等方性エッチングによって行うことを特徴とする請求項４または５に記載のヘテロ接合型バイポーラトランジスタの製造方法。
【請求項７】
上記アンダーカット部の形成を、結晶異方性エッチングによって行うことを特徴とする請求項４または５に記載のヘテロ接合型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合型バイポーラトランジスタ（ＨＢＴ：Hetero Bipolar Transistorとその製造方法に関する。
【背景技術】
【０００２】
ヘテロ接合型バイポーラトランジスタ（ＨＢＴ）において、サブコレクタ層上に形成されるコレクタ層およびベース層を、メサ状に形成してベース・コレクタ間接合容量の面積の縮小化を図ることによって高速性の改善を図る構造が、種々提案されている(例えば特許文献１参照)。
【０００３】
図８ＡおよびＢは、従来のベース・コレクタメサ構造をとるＨＢＴの一例の概略平面図およびそのＢ−Ｂ線上の断面図である。このＨＢＴは、例えば半絶縁性の半導体基体１００上に、サブコレクタ層１０１を有し、このサブコレクタ層１０１上にコレクタ層１０２とベース層１０３との積層によるベース・コレクタメサ１０４が、例えばその平面パターンが凸字状をなすパターンに形成され、この上に、例えばＵ字状パターンに、エミッタ層１０５とこの上にエミッタキャップ層１０６との積層によるエミッタメサ１０７が形成され、キャップ層１０６上にオーミックコンタクトするエミッタ電極１０８が形成される。
そして、エミッタメサ１０７のＵ字状パター内に露呈するベース層１０３上にベース電極１０９がオーミックコンタクトされる。このベース電極１０９の端部が、ベース層１０３の凸字状の凸部先端に延在されて、図示しないが、配線層がコンタクトされるパッド部１０９Ｐが形成される。
【０００４】
この構成によるＨＢＴは、ベースメサ(この例ではベース・コレクタメサ１０４)の周縁部１０４ｅが、エミッタ電極１０８の周縁部１０８ｅに沿う形状がとられる。
この構成による場合、通常、ベースメサすなわちベース・コレクタメサ１０４の形成工程とエミッタ電極１０８の形成工程のそれぞれにおけるパターン化のマスク合わせの誤差を見込んで、ベース・コレクタメサ１０４の周縁部１０４ｅは、エミッタ電極１０８ｅから所要の裕度を持たす幅Ｗだけ、その面積を広げる形状、寸法がとられている。
したがって、この場合、ベース・コレクタ接合面積の増加、ベース・コレクタメサの占有面積の増大の問題がある。
【特許文献１】特開平５−１３６１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上述したように、エミッタ電極の周縁部に沿ってベース周縁部が配置される部分を有するヘテロ接合型バイポーラトランジスタにおいて、上述した、ベース面積の増大化の問題を解決し、寄生容量の低減化をはかり、高速性を高めるようにした、ヘテロ接合型バイポーラトランジスタとその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明によるヘテロ接合型バイポーラトランジスタは、ベースメサの上面に、ベース電極とエミッタメサとが平面的に配置形成され、上記エミッタメサの上面にエミッタ電極が形成され、上記ベースメサの周縁部の上記エミッタ電極の周縁部に沿う縁部が、上記エミッタ電極の上記周縁部と自己整合されて成ることを特徴とする。
この本発明によるヘテロ接合型バイポーラトランジスタは、エミッタ電極の周縁部とベースメサのこれに沿う周縁部を自己整合構成としたことから、両者間に裕度を持たせるための両周縁部間に間隔が生じることがなく、ベースメサの面積の縮小化がなされる。
【０００７】
本発明によるヘテロ接合型バイポーラトランジスタの製造方法は、基体上に、コレクタ層と、ベース層と、エミッタ層を有する半導体層を積層する工程と、該半導体層上に、所要のパターンのエミッタ電極を形成する工程と、該エミッタ電極をマスクとして、該エミッタ電極の周縁部下にアンダーカット部が形成されたエミッタメサを形成するエッチング工程と、上記アンダーカット部内とベースメサ形成部上を覆ってフォトレジストを塗布する工程と、該フォトレジストを、上記エミッタ電極外の上記ベースメサ形成部を遮光してパターン露光する上記フォトレジストの露光工程と、上記フォトレジストの上記パターン露光部以外の非露光部と、上記エミッタ電極下のアンダーカット部の非露光部とを残す現像処理工程と、上記フォトレジストと上記エミッタ電極をマスクとして上記ベース層をエッチングしてベースメサを形成し、上記エミッタ電極の周縁部に沿う周縁部が、上記エミッタ電極の周縁部と自己整合するベースメサを形成するエッチング工程とを有することを特徴とする。
【０００８】
また、本発明は、上述のヘテロ接合型バイポーラトランジスタの製造方法において、上記ベースメサのエッチング工程に続いて上記コレクタ層をエッチングして、ベース・コレクタメサを形成することを特徴とする。
【０００９】
この本発明製造方法は、エミッタ電極の周縁部と自己整合して形成される方法がとられたことによって、両周縁部間に幅Ｗの裕度が存在しない構成とされたヘテロ接合型バイポーラトランジスタを得ることができ、ベースメサの面積が縮小される。
【発明の効果】
【００１０】
上述したように、本発明によるヘテロ接合型バイポーラトランジスタにおいては、ベースメサの面積の縮小化が図られることから、ベース・コレクタ接合の面積の縮小化によって寄生容量の低減化がはかられ、高速性および占有面積の縮小化がはかられる。
【００１１】
また、本発明製造方法によれば、エミッタ電極をマスクとして、ベースメサもしくはベース・コレクタメサの、エミッタ電極周縁部に沿う周縁部の形成のエッチングを行う自己整合方法を採ることから、確実に両周縁部の一致を図ることができて、ベースメサの面積を最小にとどめることができる。
また、ベースメサを形成するエッチングにおいて、エミッタ電極の周縁部下にアンダーカット部を形成し、このアンダーカット部にフォトレジスト層を残して、エミッタやエミッタキャップ層を覆うようにしたことから、ベースメサの形成や、ベース・コレクタメサを形成するエッチングに際してエミッタ電極下のエミッタ層や、エミッタキャップ層がエッチングされることを回避でき、安定して高速性および占有面積の縮小化を図り、目的とする特性を有するヘテロ接合型バイポーラトランジスタを形成することができる。
【発明を実施するための最良の形態】
【００１２】
図面を参照して本発明によるヘテロ接合型バイポーラトランジスタ(ＨＢＴの実施の形態を例示するが、本発明はこれに限られるものではないことはいうまでもない。
図１は、本発明によるＨＢＴの一実施形態の概略斜視図であり、図２ＡおよびＢは、その概略平面図および図２ＡのＢ−Ｂ線上の断面図である。
このＨＢＴは、例えばＩｎＰ基板による半絶縁性の半導体基体５０上に、ＩｎＧａＡｓまたはＩｎＰによる厚さ３００ｎｍのサブコレクタ層１を有し、このサブコレクタ層１上に第１導電型例えばｎ型のＩｎＰによる厚さ５００ｎｍのコレクタ層２と、第２導電型例えばｐ型のＩｎＧａＡｓによる厚さ５０ｎｍのベース層３との積層によるベース・コレクタメサ４が、例えばその平面パターンが凸字状をなすパターンに形成されて成る。
そして、更に、この上に、例えばＵ字状パターンに、第１導電型の例えばｎ型のＩｎＰによる厚さ５０ｎｍのエミッタ層５と、この上に第１導電型で高不純物濃度のＩｎＧａＡｓによる厚さ５０ｎｍのエミッタキャップ層６との積層によるエミッタメサ７が形成され、キャップ層６上にオーミックコンタクトするエミッタ電極８が形成されて成る。
【００１３】
そして、そのＵ字状パターンのエミッタメサ７間に露呈するベース層３上にベース電極９がオーミックコンタクトされる。このベース電極９の端部は、ベース層３の凸字状の凸部先端に延在されて、図示しないが、配線層がコンタクトされるパッド部９Ｐが形成される。
更に、ベース・コレクタメサ４の外側のサブコレクタ１上に、オーミックにコレクタ電極１０が形成される。
エミッタ電極８、ベース電極９およびコレクタ電極１０は、それぞれ例えばＴｉ／Ｐｔ／Ａｕが５０ｎｍ／５０ｎｍ／２００ｎｍ各厚さの積層構造を有する電極によって形成することができる。
【００１４】
この構成によるＨＢＴにおいて、ベースメサ(この例ではベース・コレクタメサ４)の周縁部４ｅの一部が、エミッタ電極８の周縁部８ｅの一部に沿う形状がとられるものであるが、この相互に沿う円周部８ｅおよび４ｅが自己整合された構成とされる。
【００１５】
次に本発明製造方法の実施の形態例を、図３〜図６の工程図を参照して説明する。
図３、図５、図６の各Ａ図は、本発明によるヘテロ接合型バイポーラトランジスタの各工程の概略平面図であり、各Ｂ図は各Ａ図のＢ−Ｂ線上の概略断面図であり、図４のＡ図は、一工程における概略平面図で、同Ｂ１図およびＢ２図は図ＡにおけるＢ１−Ｂ１線上およびＢ２−Ｂ２線上の変形例における概略断面図である。
【００１６】
先ず、図３に示すように、前述したように、基体３０上に、サブコレクタ層１と、コレクタ層２と、ベース層３と、エミッタ層５と、エミッタキャップ層６とを順次例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）等によってエピタキシャル成長して積層半導体層３１を形成する。
そして、この積層半導体層３１上、すなわち最上層のエミッタキャップ層６上に、エミッタ電極８を形成する。
このエミッタ電極８の形成は、上述した例えばＴｉ／Ｐｔ／Ａｕを全面的にスパッタリング、蒸着等によって成膜して後、これを所要のパターン、例えばＵ字状パターンに、フォトリソグラフィ技術を用いたパターンエッチングによって形成する。
【００１７】
次ぎに、図４に示すように、エミッタ電極８をエッチングマスクとして、エミッタ電極８の形成部以外のエミッタキャップ層６と、その下のエミッタ層５とをエッチング除去して、エミッタ電極８下に、エミッタメサ７を形成するエッチング工程を行う。
このとき、図４Ｂ１およびＢ２に示すように、エミッタ電極８の周縁部８ｅ下にアンダーカット部３３が発生するように、面方向エッチングがなされるようにする。
このアンダーカット部３３の形成は、図４Ｂ１に示すようにグエミッタキャップ層６とその下のエミッタ層５との全厚さに渡ってアンダーカット部３３が形成されるようにすることもできるし、図４Ｂ２に示すように、下層のエミッタ層３のみにアンダーカット部３３を形成することもできる。
【００１８】
このアンダーカット部３３の形成は、エミッタキャップ層６と、エミッタ層５とに対して選択性を示すエッチングによって行うことができる。例えばＩｎＧａＡｓによるエミッタキャップ層６に対するエッチングは、燐酸と過酸化水素水と水との混合液によるエッチング液によって行う。
そして、例えばＩｎＰによるエミッタ層５に対するエッチングは、例えば塩酸と燐酸との混合液によるエッチング液によってオーバーエッチングすることによって行うとか、結晶異方性エッチングによって行うことができる。すなわちこの場合アンダーカット部３３の幅方向(例えば図４Ｂ２において紙面と直交する方向)に＜０１０＞結晶軸方向を選定することによってアンダーカット部３３の形成を行うことができる。
【００１９】
次に、図５に示すように、スピンコートによってアンダーカット部３３内に充填されるように、更にベースメサの形成部上を覆って全面的に露光によって可溶性となるポジタイプのフォトレジスト３４を塗布する。
このフォトレジスト３４を、エミッタ電極８外の、ベースメサ形成部を遮光してパターン露光する露光工程と、このフォトレジスト３４の、パターン露光部以外の非露光部と、アンダーカット部３３内のエミッタ電極８によって遮光された非露光部とを残す現像処理工程を行う。
【００２０】
そして、このフォトレジスト３４と、エミッタ電極８とをマスクとして、外部に露呈したベース層３をエッチングすればベースメサの形成がなされるが、更にベース層３のエッチングによって外部に露呈したエッチングを行うことによってベース・コレクタメサ４を形成する。
このようにすれば、図１および図２で示したエミッタ電極８の周縁部８ｅとこれに沿って形成されるベース・コレクタメサ４の周縁部４ｅとが一致して形成された目的とするＨＢＴが形成される。
【００２１】
尚、このとき、図４Ｂ２に示したように、エミッタキャップ層６にアンダーカット部３３が形成されていない場合、この周面にはフォトレジスト３４の形成がなされていないが、ベース層３に対するエッチングは、このベース層３の厚さに比しエミッタキャップ層６の厚さは充分大であることから、このベース層３に対するエッチングによってエミッタキャップ層６がエッチングされる量は実際上問題にならないものである。
また、コレクタ層２に対するエッチングに際しては、コレクタ層２とエミッタキャップ層６とが異なる材料構成によることから、このコレクタ層２の例えばＩｎＰに対して選択性を有する上述した塩酸と燐酸のエッチング液よるエッチングを行うことによってエミッタキャップ層６の侵食も回避できるものである。
【００２２】
上述したように、本発明製造方法によれば、ベースメサ、上述した例ではベース・コレクタメサ４の形成を、エミッタ電極パターンを用いて形成するものであるから、ベースメサあるいはベース・コレクタメサ４の、エミッタ電極８の周縁部８ｅに沿って形成される周縁部４ｅは、エミッタ電極８の周縁部８ｅと実質的にほとんど一致して形成される。
したがって、このようにして形成された本発明によるＨＢＴは、図８で示した従来のＨＢＴにおけるように、裕度を形成するための幅Ｗを存在させることがないことから、ベースないしはベースおよびコレクタの面積お縮小化を図ることができ、寄生容量の低減化によって高速性の向上、ＨＢＴの占有面積の縮減を図ることができ例えば集積度の向上を図ることができる。
【００２３】
また、上述した例では、単一のＨＢＴについて説明したものであるが、複数個同時に形成して分離するとか、集積回路構成とするとか種々の例に適用することができるものであり、また、その構造、材料構成も種々選択することができる。
例えば、図８に平面図を示すように、共通のベース配線３５に対し、これを挟んでその両側に前述したＨＢＴを配置した構成とすることもできる。図８において、図１と対応する部分には同一符号を付して重複説明を省略する。
【図面の簡単な説明】
【００２４】
【図１】本発明によるヘテロ接合バイポーラトランジスタの一実施例の概略斜視図である。
【図２】ＡおよびＢは、本発明によるヘテロ接合型バイポーラトランジスタの一実施例の概略平面図および図２のＢ−Ｂ線上の断面図である。
【図３】ＡおよびＢは、本発明によるヘテロ接合型バイポーラトランジスタの製造方法の一実施例の一工程における概略平面図およびそのＢ−Ｂ線上の概略断面図である。
【図４】Ａは、本発明によるヘテロ接合型バイポーラトランジスタの製造方法の一工程における概略平面図で、Ｂ１およびＢ２はこれら一実施例と変形例の、図ＡにおけるＢ１−Ｂ１線上およびＢ２−Ｂ２線上の概略断面図である。
【図５】ＡおよびＢは、本発明によるヘテロ接合型バイポーラトランジスタの製造方法の一実施例の一工程における概略平面図およびそのＢ−Ｂ線上の概略断面図である。
【図６】ＡおよびＢは、本発明によるヘテロ接合型バイポーラトランジスタの製造方法の一実施例の一工程における概略平面図およびそのＢ−Ｂ線上の概略断面図である。
【図７】本発明によるヘテロ接合型バイポーラトランジスタの他の実施例の概略約平面図である。
【図８】ＡおよびＢは、従来のヘテロ接合型バイポーラトランジスタの概略平面図およびそのＢ−Ｂ線上の概略断面図である。
【符号の説明】
【００２５】
３０，１００……基体、１，１０１……サブコレクタ層、２，１０２……コレクタ層、３，１０３……ベース層、４，１０４……ベース・コレクタメサ、４ｅ，１０４ｅ……周縁部、５，１０５……エミッタ層、６，１０６……キャップ層、７，１０７……エミッタメサ、８，１０８……エミッタ電極、８ｅ，１０８ｅ……周縁部、９，１０９……ベース電極、９Ｐ，１０９Ｐ……パッド部、３１……積層半導体層、３３……アンダーカット部、３４……フォトレジスト、３５……配線
【図１】
2006253594.tif 000003
【図２】
2006253594.tif 000004
【図３】
2006253594.tif 000005
【図４】
2006253594.tif 000006
【図５】
2006253594.tif 000007
【図６】
2006253594.tif 000008
【図７】
2006253594.tif 000009
【図８】
2006253594.tif 000010