(57)【要約】【課題】段差パターン上に転写されるマスクパターンを、短時間で高精度に補正することが可能なパターン補正方法を提供する。【解決手段】  レイヤ抽出部により、補正情報データベースから、対象レイヤの設計マスクパターン、及び対象レイヤの下層に形成される段差パターンを抽出し、交点検出部により、設計マスクパターンの転写像と段差パターンとが交差する複数の交点を検出し、距離算出部により、複数の交点間の交点距離を算出し、領域設定部により、交点距離に基づいて、設計マスクパターンの配置面に、複数の交点のそれぞれで交点を含む第１の処理領域を設定し、形状算出部により、段差パターンに基づいて、第１の処理領域で転写される設計マスクパターンの第１の転写像を算出し、補正部により、第１の転写像に基づいて設計マスクパターンを補正する。【選択図】図１９
2006276491.tif 000002
【特許請求の範囲】
【請求項１】
レイヤ抽出部、交点検出部、距離算出部、領域設定部、形状算出部、補正部、補正情報データベースを備えるマスクパターン補正システムを用いたマスクパターン補正方法であって、
前記レイヤ抽出部が、前記補正情報データベースから、対象レイヤの設計マスクパターン、及び前記対象レイヤの下層に形成される段差パターンを抽出し、
前記交点検出部が、前記設計マスクパターンの転写像と前記段差パターンとが交差する複数の交点を検出し、
前記距離算出部が、前記複数の交点間の交点距離を算出し、
前記領域設定部が、前記交点距離に基づいて、前記設計マスクパターンの配置面に、前記複数の交点のそれぞれで前記交点を含む第１の処理領域を設定し、
前記形状算出部が、前記段差パターンに基づいて、前記第１の処理領域で転写される前記設計マスクパターンの第１の転写像を算出し、
前記補正部が、前記第１の転写像に基づいて前記設計マスクパターンを補正する
ことを含むことを特徴とするマスクパターン補正方法。
【請求項２】
前記領域設定部により、前記第１の処理領域を除いた第２の処理領域を設定し、
前記形状算出部により、前記対象設計マスクパターンの平面形状に基づいて、前記第２の処理領域で転写される前記設計マスクパターンの第２の転写像を算出し、
前記第１及び第２の転写像に基づいて前記設計マスクパターンを補正する
ことを含むことを特徴とする請求項１に記載のマスクパターン補正方法。
【請求項３】
前記第１の転写像が、レジストパターンであることを特徴とする請求項１又は２に記載のマスクパターン補正方法。
【請求項４】
前記第１の処理領域は、前記交点距離と、前記交点の周囲に発生する前記レジストパターンの裾引きとの関係に基づいて設定されることを特徴とする請求項３に記載のマスクパターン補正方法。
【請求項５】
試験マスクパターンを試験段差パターンに転写して、前記試験段差パターンと交差する前記試験マスクパターンの転写像の試験形状を取得し、
対象レイヤの設計マスクパターン、及び前記対象レイヤの下層に形成される段差パターンを抽出するステップ、前記設計マスクパターンの転写像と前記段差パターンとが交差する複数の交点を検出するステップ、前記複数の交点間の交点距離を算出するステップ、前記交点距離及び前記試験形状に基づいて、前記設計マスクパターンの配置面に、前記複数の交点のそれぞれで前記交点を含む第１の処理領域、及び前記第１の処理領域を除いた第２の処理領域を設定ステップ、前記段差パターンに基づいて、前記第１の処理領域で転写される前記設計マスクパターンの第１の転写像を算出するステップ、前記設計マスクパターンの平面形状に基づいて、前記第２の処理領域で転写される前記設計マスクパターンの第２の転写像を算出するステップ、前記第１及び第２の転写像に基づいて前記設計マスクパターンを補正するステップを含む処理をマスクパターン補正システムに実行させて、補正マスクパターンを作成し、
前記補正マスクパターンの描画データに基づいて、フォトマスクを作製する
ことを含むことを特徴とするフォトマスク作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトリソグラフィで用いるフォトマスクのマスクパターン補正方法、及びフォトマスク作製方法に関する。
【背景技術】
【０００２】
近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法が０．０９μｍサイズのパターンを有する大規模集積回路（ＬＳＩ）等の半導体装置が量産されている。ＬＳＩパターンの微細化は、マスクプロセス技術、光リソグラフィ技術、及びエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。半導体装置のパターンサイズが十分大きい世代では、ウェハ上に形成したいＬＳＩパターンの平面形状をそのまま設計パターンとして、設計パターンに忠実なマスクパターンを有するフォトマスクが作製される。フォトマスクのマスクパターンを投影光学系によりウェハ上に転写し、ウェハ上の下地層を加工することによってほぼ設計パターン通りのパターンがウェハ上に形成できる。しかし、ＬＳＩパターンの微細化が進むにつれて、各プロセスでパターンを忠実に形成することが困難になっている。そのため、ウェハ上のＬＳＩパターンの最終仕上り寸法が設計パターン通りにならない問題が生じている。このような問題を解決するために、各プロセスでの変換差を考慮して、最終仕上り寸法が設計パターン寸法と等しくなるように、設計パターンと異なる形状のマスクパターンのデータを作成する手段（以下、マスクデータ処理と言う）が非常に重要になっている。
【０００３】
マスクデータ処理には、図形演算処理やデザインルールチェッカ（ＤＲＣ）等を用いてマスクパターンを変化させるマスクデータプリパレーション（ＭＤＰ）処理や、光近接効果（ＯＰＥ）を補正するための光近接効果補正（ＯＰＣ）処理等がある。マスクデータ処理を行うことにより、所望の最終仕上り寸法になるようにマスクパターンを適切に補正する。パターンの微細化に伴い、光リソグラフィにおけるプロセス係数ｋ１値が低減する。その結果、ＯＰＥがより増大する傾向にあるため、ＯＰＣ処理の負荷が非常に大きくなっている。
【０００４】
ＯＰＣ技術として、これまで、ルールベース補正方法やモデルベース補正方法が提案されてきている。ルールベース補正方法では、予めテーブル化されたルールに基づいて、マスクパターン配置に対応する補正量が定められる。ルールベース補正は、補正手順は簡単であるが、実際の回路パターンのバリエーションを全てルールテーブル化するのが困難であり、十分な補正精度が得られない。モデルベース補正方法では、マスクパターン情報及びウェハプロセス条件を基にウェハ上に転写される形状を予測してマスクパターンを補正する。そのため、モデルベース補正では、ルールベース補正方法に比べ長時間を要するが、高精度で補正することができる。
【０００５】
ＯＰＣ処理の高精度化を達成するために、ＯＰＥを正確に予測できる光強度シミュレータを搭載して、マスクパターンごとに適切な補正値を計算できるモデルベースＯＰＣが主流となっている。
【０００６】
しかし、モデルベースＯＰＣでも完璧に補正を行えるわけではない。モデルベースＯＰＣでは、ターゲットとするパターンが存在するレイヤーだけを考慮して仕上がり形状を決定している。実際にウェハ上にパターンを形成する場合、処理ウェハの表面は平坦ではなく段差が生じている。即ち、仕上がり形状は処理ウェハ上の段差に影響される。現状のモデルベースＯＰＣでは、処理ウェハ上の段差の仕上がり形状に対する影響を考慮していない。このため、現状のモデルベースＯＰＣだけでは高精度化に限界がある。
【０００７】
処理ウェハ上の段差の影響を考慮したパターンの仕上がり形状を得るためには、立体構造を考慮したリソグラフィシミュレーションを実施してマスクパターンの補正を行う必要がある。しかし、立体構造を考慮したリソグラフィシミュレーションでは、処理に時間がかかり実際の半導体装置の製造に適用することは難しい。
【０００８】
ターゲットパターンと、下地層に形成された段差パターンとの重なり部分を抽出して、重なり部分に対してのみマスクパターンの補正を実施しているものがある（例えば、特許文献１参照。）。補正対象パターンを制限することにより、データ処理量を抑制して、効率良くマスクパターンの補正が可能となる。しかし、特許文献１の補正処理では、段差パターンの立体構造は考慮されていない。また、補正処理は、補正対象パターンを所定量で縮小拡大して行われているため、補正精度に問題がある。
【特許文献１】特開２００１−１３３９５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、段差パターン上に転写されるマスクパターンを、短時間で高精度に補正することが可能なマスクパターン補正方法及びフォトマスク作製方法を提供する。
【課題を解決するための手段】
【００１０】
本発明の第１の態様によれば、（イ）レイヤ抽出部により、補正情報データベースから、対象レイヤの設計マスクパターン、及び対象レイヤの下層に形成される段差パターンを抽出し、（ロ）交点検出部により、設計マスクパターンの転写像と段差パターンとが交差する複数の交点を検出し、（ハ）距離算出部により、複数の交点間の交点距離を算出し、（ニ）領域設定部により、交点距離に基づいて、設計マスクパターンの配置面に、複数の交点のそれぞれで交点を含む第１の処理領域を設定し、（ホ）形状算出部により、段差パターンに基づいて、第１の処理領域で転写される設計マスクパターンの第１の転写像を算出し、（ヘ）補正部により、第１の転写像に基づいて設計マスクパターンを補正することを含むマスクパターン補正方法が提供される。
【００１１】
本発明の第２の態様によれば、（イ）対象レイヤの設計マスクパターン、及び対象レイヤの下層に形成される段差パターンを抽出し、（ロ）設計マスクパターンの転写像と、段差パターンとが交差する複数の交点を検出し、（ハ）複数の交点間の交点距離を算出し、（ニ）交点距離に基づいて、設計マスクパターンの配置面に、複数の交点のそれぞれで交点を含む第１の処理領域、及び第１の処理領域を除いた第２の処理領域を設定し、（ホ）段差パターンに基づいて、第１の処理領域で転写される設計マスクパターンの第１の転写像を算出し、（ヘ）設計マスクパターンの平面形状に基づいて、第２の処理領域で転写される設計マスクパターンの第２の転写像を算出し、（ト）第１及び第２の転写像に基づいて設計マスクパターンを補正して補正マスクパターンを作成し、（チ）補正マスクパターンの描画データに基づいて、フォトマスクを作製することを含むフォトマスク作製方法が提供される。
【発明の効果】
【００１２】
本発明によれば、段差パターン上に転写されるマスクパターンを、短時間で高精度に補正することが可能なマスクパターン補正方法及びフォトマスク作製方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１４】
本発明の実施の形態に係るマスクパターン補正システムは、図１に示すように、補正処理ユニット１０と、補正処理ユニット１０に接続された補正情報データベース１２、描画データ記憶部１６、及びプログラム記憶部１８とを備える。補正処理ユニット１０には、入力装置４０及び出力装置４２が接続される。補正情報データベース１２には、製造管理システム４６が接続されている。描画データ記憶部１６には、描画システム４４が接続される。補正処理ユニット１０は、レイヤ抽出部２２、交点検出部２４、距離算出部２６、領域分割部２８、形状算出部３０、補正部３２、データ変換部３４、内部記憶部３８等を有する。
【００１５】
補正処理ユニット１０のレイヤ抽出部２２は、補正情報データベース１２から、対象レイヤの設計マスクパターン、及び対象レイヤの下層に形成される段差パターンを含む三次元形状を抽出する。交点検出部２４は、設計マスクパターンの転写像と、段差パターンとが交差する複数の交点を検出する。距離算出部２６は、複数の交点間の交点距離を算出する。領域設定部２８は、算出した交点距離に基づいて、設計マスクパターンの配置面に、複数の交点のそれぞれで交点を含む第１の処理領域、及び第１の処理領域を除いた第２の処理領域を設定する。形状算出部３０は、段差パターンに基づいて、第１の処理領域で転写される設計マスクパターンの第１の転写像を算出する。また、形状算出部３０は、設計マスクパターンの平面形状に基づいて、第２の処理領域で転写される設計マスクパターンの第２の転写像を算出する。補正部３２は、第１及び第２の転写像に基づいて設計マスクパターンを補正して補正マスクパターンを作成する。データ変換部３４は、補正マスクパターンを描画データに変換し、描画データ記憶部１６に格納する。
【００１６】
補正処理ユニット１０は、通常のコンピュータシステムの中央処理装置（ＣＰＵ）の一部として構成すればよい。レイヤ抽出部２２、交点検出部２４、距離算出部２６、領域分割部２８、形状算出部３０、補正部３２、及びデータ変換部３４等は、それぞれ専用のハードウェアで構成しても良く、通常のコンピュータシステムのＣＰＵを用いて、ソフトウェアで実質的に等価な機能を有する機能手段として構成しても構わない。
【００１７】
補正情報データベース１２には、補正処理ユニット１０により取得される補正情報が記憶されている。補正情報には、半導体装置の回路パターンの設計仕様、複数の製造工程による転写像の三次元形状等が含まれる。描画データ記憶部１６には、マスクパターンの描画データが記憶されている。プログラム記憶部１８には、補正処理ユニット１０で実行される各処理のプログラム命令が記憶されている。プログラム命令は必要に応じてＣＰＵに読み込まれ、ＣＰＵの内部の補正処理ユニット１０によって、演算処理が実行される。また同時に、一連の演算処理の各段階で発生した数値情報などのデータは、内部記憶部３８や描画データ記憶部１６に格納される。
【００１８】
設計情報データベース１２、描画データ記憶部１６、及びプログラム記憶部１８は、それぞれ、半導体ＲＯＭ、半導体ＲＡＭ等の半導体メモリ装置、磁気ディスク装置、磁気ドラム装置、磁気テープ装置などの外部記憶装置で構成してもよく、ＣＰＵの内部の主記憶装置で構成しても構わない。
【００１９】
また、入力装置４０は、キーボード、マウス等の機器を指す。入力装置４０から入力操作が行われると対応するキー情報が補正処理ユニット１０に伝達される。出力装置４２は、モニタなどの画面を指し、液晶表示装置（ＬＣＤ）、発光ダイオード（ＬＥＤ）パネル、エレクトロルミネセンス（ＥＬ）パネル等が使用可能である。出力装置４２は、補正処理ユニット１０により処理されるマスクパターンや得られる補正パターン等を表示する。
【００２０】
例えば、補正情報データベース１２に、金属・酸化膜・半導体（ＭＯＳ）トランジスタの製造工程のそれぞれに対応する複数のレイヤのフォトマスクの設計仕様が格納されている。第１レイヤの設計マスクパターン５０には、図２に示すように、素子領域パターン５１〜５３が配置されている。第２レイヤの設計マスクパターン５４には、図３に示すように、ゲートパターン５５〜５９が配置されている。なお、ゲートパターン５５は、互いに並行する細線部５５５ａ〜５５５ｃを有する。第３レイヤの設計マスクパターン６０には、図４に示すように、イオン注入領域パターン６１〜６３が配置されている。
【００２１】
図５に示すよう、素子領域パターン５１〜５３は、イオン注入領域パターン６１〜６３によりそれぞれ包含されるように重ねあわされる。ゲートパターン５５の細線部５５５ａ〜５５５ｃは、素子領域パターン５１及びイオン注入領域パターン６１のそれぞれの対向する辺を交差するように重ねあわされる。同様に、ゲートパターン５６、５７の細線部は、素子領域パターン５２及びイオン注入領域パターン６２のそれぞれの対向する辺を交差する。ゲートパターン５８、５９の細線部は、素子領域パターン５３及びイオン注入領域パターン６３のそれぞれの対向する辺を交差する。
【００２２】
設計マスクパターン５０、５４、６０を用いて実施されるＭＯＳトランジスタの製造工程を、例えば図５のA−A断面を例にとって、図６〜図９の工程断面図を用いて説明する。製造工程は、図１に示した製造管理システム４６に接続された製造装置（図示省略）を用いて実施される。
【００２３】
半導体基板１００の表面に設計マスクパターン５０を転写して、図６に示すように、素子分離１５０に囲まれた素子領域１５１が形成される。設計マスクパターン５４を転写して、図７に示すように、素子領域１５１を区分するゲート絶縁膜（図示省略）及び細線部２５５ａ〜２５５ｃを有するゲート電極１５５が形成される。設計マスクパターン６０を転写して、図８に示すように、素子分離１５０上に素子領域１５１を囲むようにレジストパターン１６０が形成される。
【００２４】
その後、レジストパターン１６０及び細線部２５５ａ〜２５５ｃをマスクとして、イオン注入により、不純物が細線部２５５ａ〜２５５ｃにより区分された素子領域１５１に注入される。レジストパターン１６０を除去して、図９に示すように、素子分離１５０及び細線部２５５ａ〜２５５ｃの間に不純物注入領域１６２ａ〜１６２ｊが形成される。
【００２５】
その結果、図１０に示すように、素子分離１５０で規定された素子領域１５１に、ゲート電極１５５の細線部２５５ａ〜２５５ｃで区分された不純物注入領域１６２ａ〜１６２ｊが形成される。素子領域１５２には、ゲート電極１５６、１５７で区分された不純物注入領域１６２ｅ〜１６２ｇが形成される。また、素子領域１５３には、ゲート電極１５８、１５９で区分された不純物注入領域１６２ｈ〜１６２ｊが形成される。
【００２６】
しかし、実際のフォトリソグラフィ工程においては、ＯＰＥや下層の段差パターンの影響等により、レジストパターン１６０の転写像に形状変化が生じる。例えば、図１１に示すように、設計マスクパターン６０のイオン注入領域パターン６１を転写したレジストパターン１６０の角部には、丸まり１６２が発生する。また、レジストパターン１６０と、ゲート電極１５５の細線部２５５ａ〜２５５ｃのそれぞれの端部とが交差する交点１７０ａ〜１７０ｆの角部には、裾引き１６４が発生する。図１２に示すように、丸まり１６２は、レジストパターン１６０の平面的な形状変化であり、裾引き１６４は立体的な形状変化である。即ち、「丸まり」は、露光過程においてマスクパターンの平面形状に起因する通常のＯＰＥによる形状変化である。「裾引き」とは、マスクパターンの平面形状及びゲート電極の三次元形状に起因する広義のＯＰＥによる形状変化である。以下、本発明の実施の形態では、「通常のＯＰＥ」を単に「ＯＰＥ」、「広義のＯＰＥ」を「三次元ＯＰＥ」と記載する。
【００２７】
レジストパターン１６０をマスクとして、丸まり１６２や裾引き１６４が発生した素子領域１５１の半導体基板１００の表面上にイオン注入する場合、丸まり１６２や裾引き１６４の部分に注入されるイオン濃度が減少する。その結果、素子領域１５１の半導体基板１００に設計された量のイオン注入がされず、半導体装置の設計性能を得ることができない。
【００２８】
ＯＰＥは、対象パターンの周囲数μｍの近接領域のパターン配置を考慮したリソグラフィシミュレーションから寸法変動を予測してマスクパターン寸法を補正するＯＰＣにより抑制することができる。しかし、現在のＯＰＣ技術では、レジストパターン１６０が形成される前の半導体基板１００上の段差パターン等の三次元形状については考慮されていない。したがって、平面形状に基づくリソグラフィシミュレーションからマスクパターンを補正するＯＰＣで、交点１７０ａ〜１７０ｆの角部に発生する裾引き１６４を補正することは困難である。
【００２９】
図１１に示した裾引き１６４の幅Ｗｘ、Ｗｙは、交点距離Ｄｐ、Ｄｓ、及び図１２に示したゲート電極１５５の段差Ｈｐ等に依存する。本発明の実施の形態では、予め、製造管理システム４６の制御により、試作製造、あるいはリソグラフィシミュレーション等の製造工程検証試験が実施される。製造管理システム４６は、製造工程検証試験から、幅Ｗｘ、Ｗｙと交点距離Ｄｐ、Ｄｓ及び段差Ｈｐとの関係を取得して、補正情報として補正情報データベース１２に格納する。
【００３０】
補正処理ユニット１０のレイヤ抽出部２２は、補正情報データベース１２から、例えば、対象レイヤとして図３に示した第３レイヤを抽出し、第３レイヤの下層に形成される第１及び第２レイヤの三次元形状を抽出する。
【００３１】
交点検出部２４は、第３レイヤの設計マスクパターン６０と、第３レイヤの下層の段差パターンとの交点を検出する。例えば、設計マスクパターン６０の配置面において、図１３に示すように、図１１に示した交点１７０ａ〜１７０ｃに対応する交点７０ａ〜７０ｆが検出される。
【００３２】
距離算出部２６は、交点７０ａ〜７０ｆのそれぞれで、交点間の交点距離を算出する。領域設定部２８は、交点７０ａ〜７０ｆの交点距離に対応する裾引きの幅Ｗｘ、Ｗｙを、補正情報データベース１２から取得して、交点７０ａ〜７０ｆのそれぞれに処理領域を設定する。処理領域は、裾引きが処理領域に包含されるように、例えば裾引きの幅Ｗｘ、Ｗｙのそれぞれの２倍の幅の矩形とする。なお、処理領域の寸法及び形状は限定されず、裾引きが処理領域に包含される任意の形状が適用可能である。交点７０ａ〜７０ｆに設定された処理領域の論理和の図形処理により、図１４に示すように、処理領域のうち重なる処理領域が結合されて、第１の処理領域７２ａ〜７２ｃが設定される。また、第２の処理領域７４が、第１の処理領域７２ａ〜７２ｃを除いて、設計マスクパターン６０の配置面に設定される。
【００３３】
形状算出部３０は、第１の処理領域７２ａ〜７２ｃにおいて、第３レイヤの下層の三次元形状及び設計マスクパターン６０の平面形状に基づいてリソグラフィシミュレーションを行い、設計マスクパターン６０が転写されたレジストパターン（第１の転写像）の形状を算出する。また、形状算出部３０は、第２の処理領域７４において、設計マスクパターン６０の平面形状に基づいてリソグラフィシミュレーションを行い、設計マスクパターン６０が転写されたレジストパターン（第２の転写像）の形状を算出する。
【００３４】
補正部３２は、第１及び第２の処理領域７２ａ〜７２ｃ、７４で算出されたレジストパターンの形状を合成して、ＯＰＣにより設計マスクパターン６０の補正を行う。例えば、補正マスクパターン６０ａのイオン注入領域パターン６１ａには、図１５に示すように、細線部５５５ａの交点７０ａ、７０ｂに対応する位置の周辺に第１の補正図形８０ａ、イオン注入領域パターン６１の角部に第２の補正図形８２がそれぞれ付加される。
【００３５】
なお、ＯＰＣにより補正マスクパターン６０ａに付加される図形は、限定されない。例えば、図１６に示すように、イオン注入領域パターン６１ａには、ゲートパターン５５の細線部５５５ａ〜５５５ｃのそれぞれの交差部に対応する領域に第１の補正図形８０ａが配置される。イオン注入領域パターン６２ａには、ゲートパターン５６、５７との交差部に対応する領域を含むように第１の補正図形８０ｂが配置される。イオン注入領域パターン６３ａには、ゲートパターン５８、５９との交差部に対応する領域の近傍に第１の補正図形８０ｃ、８０ｄが配置されている。第１の補正図形８０ｃ、８０ｄの短手方向の幅は、マスクパターンを転写する露光装置の解像限界以下であり、第１の補正図形８０ｃ、８０ｄは半導体基板上には転写されない。また、イオン注入領域パターン６１ａ〜６３ａのそれぞれの角部には、第２の補正図形８２が配置される。
【００３６】
データ変換部３４は、補正マスクパターン６０ａを描画データに変換して描画データ記憶部１６に格納する。描画システム４４は、描画データ記憶部１６から補正マスクパターン６０ａの描画データを取得して、描画システム４４に配置された描画装置によりマスクブランク上に補正マスクパターン６０ａを描画する。
【００３７】
本発明の実施の形態に係るマスクパターン補正方法によれば、対象設計マスクパターンの転写像と下層の段差パターンとの交点を検出し、交点距離に基づいて第１の処理領域が設定される。第１の処理領域で、下層の三次元形状に基づき転写像の形状が算出される。交点を含まない第２の処理領域では、対象設計パターンの平面形状に基づいて転写像の形状が算出される。したがって、段差パターン上に転写されるマスクパターンを、短時間で高精度に補正することが可能となる。
【００３８】
なお、上記の説明では、補正部３２は、第１及び第２の処理領域７２ａ〜７２ｃ、７４で算出されたレジストパターンの形状を合成して、ＯＰＣにより設計マスクパターン６０の補正を行っている。しかし、第１及び第２の処理領域７２ａ〜７２ｃ、７４で算出されたレジストパターンの形状のそれぞれに対して、ＯＰＣ補正を行っても良い。例えば、図１７に示すように、図１４に示した第１の処理領域７２ａにおいて、イオン注入領域パターン６１ｂには、交点７０ａ、７０ｂに対応する位置の周辺に第１の補正図形８０ａが付加される。第２の処理領域７４において、イオン注入領域パターン６１ｃの角部に第２の補正図形８２が付加される。図形処理により、イオン注入領域パターン６１ｂ及び６１ｃを合成して、図１５に示した補正マスクパターン６０ａが得られる。
【００３９】
次に、本発明の実施の形態に係るマスクパターン補正方法を用いたフォトマスク作製方法について、図１９のフローチャートを参照して説明する。図１に示した補正情報データベース１２に、複数のレイヤの設計マスクパターン、各レイヤの下層に形成される段差パターンを含む三次元形状等の補正情報が格納されている。また、製造管理システム４６において、試験マスクパターンを試験段差パターンに転写して、試験段差パターンと交差する試験マスクパターンの交点での転写像の試験形状を取得し、交点距離と裾引きとの関係が補正情報データベース１２に格納される。
【００４０】
（イ）ステップＳ１０１で、補正処理ユニット１０のレイヤ抽出部２２により、補正情報データベース１２から、対象レイヤの設計マスクパターンが抽出される。ステップＳ１０２で、対象レイヤの下層に形成される段差パターンが抽出される。例えば、対象レイヤとして第３レイヤが指定され、図４に示した設計マスクパターン６０が抽出される。また、段差パターンとして、図３に示したゲートパターン５５〜５９が抽出される。
【００４１】
（ロ）ステップＳ１０３で、交点検出部２４により、設計マスクパターン６０の転写像とゲートパターン５５〜５９の転写像とが交差する複数の交点が検出される。例えば、図１３に示したように、設計マスクパターン６０の配置面で、ゲートパターン５５に対して、交点７０ａ〜７０ｆが検出される。
【００４２】
（ハ）ステップＳ１０４で、距離算出部２６により、複数の交点７０ａ〜７０ｆ間の交点距離が算出される。
【００４３】
（ニ）ステップＳ１０５で、領域設定部２８により、交点距離に基づいて、図１４に示したように、設計マスクパターン６０の配置面に、複数の交点７０ａ〜７０ｆのそれぞれで交点７０ａ〜７０ｆを含む第１の処理領域７２ａ〜７２ｃが設定される。また、第１の処理領域７２ａ〜７２ｃを除いた第２の処理領域７４が設定される。
【００４４】
（ホ）ステップＳ１０６で、形状算出部３０により、ゲートパターン５５の三次元形状及び設計マスクパターン６０の平面形状に基づいて、第１の処理領域７２ａ〜７２ｃで転写される設計マスクパターン６０の第１の転写像が算出される。また、設計マスクパターン６０の平面形状に基づいて、第２の処理領域７４で転写される設計マスクパターン６０の第２の転写像が算出される。
【００４５】
（ヘ）ステップＳ１０７で、補正部３２により、図１６に示したように、第１及び第２の転写像に基づいて設計マスクパターン６０を補正して補正マスクパターン６０ａが作成される。
【００４６】
（チ）ステップＳ１０８で、データ変換部３４により、補正マスクパターン６０ａが描画データに変換され、描画データ記憶部１６に格納される。
【００４７】
（リ）ステップＳ１０９で、描画システム４４の描画装置により、補正マスクパターン６０ａの描画データに基づいて、フォトマスクが作製される。
【００４８】
本発明の実施の形態に係るフォトマスク作製方法によれば、段差パターン上に転写されるマスクパターンを短時間で高精度に補正して、フォトマスクを作製することが可能となる。
【００４９】
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
【００５０】
本発明の実施の形態においては、対象レイヤとしてイオン注入領域を用いて説明している。しかし対象レイヤは、イオン注入領域に限定されない。例えば、下層の段差パターンと転写像が交差するマスクパターンを含むレイヤであればよい。
【００５１】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に係るマスクパターン補正システムの一例を示す概略図である。
【図２】本発明の実施の形態の説明に用いるマスクパターンの一例を示す概略図である。
【図３】本発明の実施の形態に説明に用いるマスクパターンの一例を示す概略図である。
【図４】本発明の実施の形態に説明に用いるマスクパターンの一例を示す概略図である。
【図５】図２〜図４に示したマスクパターンの重ね合わせを示す概略図である。
【図６】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その１）である。
【図７】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その２）である。
【図８】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その３）である。
【図９】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる半導体装置の製造工程の一例を示す工程断面図（その４）である。
【図１０】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる半導体装置の一例を示す平面概略図である。
【図１１】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる転写像の一例を示す平面概略図である。
【図１２】図１１に示した転写像のＢ−Ｂ断面の一例を示す概略図である。
【図１３】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる交点の一例を示す平面概略図である。
【図１４】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる処理領域の一例を示す平面概略図である。
【図１５】本発明の実施の形態に係るマスクパターン補正方法の一例を示す平面概略図である。
【図１６】本発明の実施の形態に係るマスクパターン補正方法の説明に用いる補正マスクパターンの一例を示す平面概略図である。
【図１７】本発明の実施の形態に係るマスクパターン補正方法の他の例を示す平面概略図である。
【図１８】本発明の実施の形態に係るマスクパターン補正方法の他の例を示す平面概略図である。
【図１９】本発明の実施の形態に係るフォトマスク作製方法の一例を示すフローチャートである。
【符号の説明】
【００５３】
１０  補正処理ユニット
１２  補正情報データベース
１２  設計情報データベース
１６  描画データ記憶部
１８  プログラム記憶部
２２  レイヤ抽出部
２４  交点検出部
２６  距離算出部
２８  領域分割部
２８  領域設定部
３０  形状算出部
３２  補正部
３４  データ変換部
３８  内部記憶部
４０  入力装置
４２  出力装置
４４  描画システム
５０、５４、６０  設計マスクパターン
５１〜５３  素子領域パターン
５５〜５９  ゲートパターン
６０ａ  補正マスクパターン
６１〜６３、６１ａ〜６３ａ  イオン注入領域パターン
７０ａ〜７０ｆ、１７０ａ〜１７０ｆ  交点
７２ａ〜７２ｃ  第１の処理領域
７４  第２の処理領域
１００  半導体基板
１５０  素子分離
１５１〜１５３  素子領域
１５５〜１５９  ゲート電極
１６０  レジストパターン
１６２ａ〜１６２ｊ  不純物注入領域
２５５ａ〜２５５ｃ、５５５ａ〜５５５ｃ  細線部
【図１】
2006276491.tif 000003
【図２】
2006276491.tif 000004
【図３】
2006276491.tif 000005
【図４】
2006276491.tif 000006
【図５】
2006276491.tif 000007
【図６】
2006276491.tif 000008
【図７】
2006276491.tif 000009
【図８】
2006276491.tif 000010
【図９】
2006276491.tif 000011
【図１０】
2006276491.tif 000012
【図１１】
2006276491.tif 000013
【図１２】
2006276491.tif 000014
【図１３】
2006276491.tif 000015
【図１４】
2006276491.tif 000016
【図１５】
2006276491.tif 000017
【図１６】
2006276491.tif 000018
【図１７】
2006276491.tif 000019
【図１８】
2006276491.tif 000020
【図１９】
2006276491.tif 000021