(57)【要約】【課題】              準備状態となったバッファについて、ＣＰＵの書き換えによる、送信データの破壊や、受信データの上書きを防止すること。【解決手段】          マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、所定数のバッファに区切られるとともに、バッファごとにアドレスが付与され、かつ、バッファごとにメッセージを格納することが可能なメッセージバッファ３と、バッファごとに対応して所定数設けられるとともに、送信又は受信の準備ができたか否かを知らせるための準備情報を保持する準備情報保持部６と、バッファごとに対応して所定数設けられるとともに、準備情報が送信又は受信の準備ができていることを示しているときに、ＣＰＵからメッセージバッファ３へのライト信号の入力をマスクするマスク回路部７と、を備える。【選択図】            図２
2006252282.tif 000002
【特許請求の範囲】
【請求項１】
マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、
所定数のバッファに区切られるとともに、前記バッファごとにアドレスが付与され、かつ、前記バッファごとにメッセージを格納することが可能なメッセージバッファと、
前記バッファごとに対応して所定数設けられるとともに、送信又は受信の準備ができたか否かを知らせるための準備情報を保持する準備情報保持部と、
前記バッファごとに対応して所定数設けられるとともに、前記準備情報が送信又は受信の準備ができていることを示しているときに、ＣＰＵから前記メッセージバッファへのライト信号の入力をマスクするマスク回路部と、
を備え、
前記ライト信号は、前記ＣＰＵから発信された信号であって前記バッファ内にデータを書き込むための信号であることを特徴とするデータ処理モジュール。
【請求項２】
メッセージハンドリング部からのステート信号を受けているときに、前記ＣＰＵから各前記準備情報保持部への第２のライト信号の入力をマスクする第２のマスク回路部を備え、
前記ステート信号は、前記メッセージハンドリング部から発信された信号であって送信ロード又は受信格納を行うために前記メッセージバッファのいずれかの前記バッファにアクセスしている状態を示す信号であり、
前記第２のライト信号は、前記ＣＰＵから発信された信号であって所定アドレスに係る前記準備情報保持部内の準備情報を書き込むための信号であることを特徴とする請求項１記載のデータ処理モジュール。
【請求項３】
前記準備情報保持部ごとに対応して所定数設けられるとともに、メッセージハンドリング部からの対応するアドレスに係る第２のステート信号を受けているときに、前記ＣＰＵから対応するアドレスに係る前記準備情報保持部への第２のライト信号の入力をマスクする第３のマスク回路部を備え、
前記第２のステート信号は、前記メッセージハンドリング部から発信された信号であって送信ロード又は受信格納を行うために前記メッセージバッファの所定アドレスに係る前記バッファにアクセスしている状態を示す信号であり、
前記第２のライト信号は、前記ＣＰＵから発信された信号であって所定アドレスに係る前記準備情報保持部内の準備情報を書き込むための信号であることを特徴とする請求項１記載のデータ処理モジュール。
【請求項４】
マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、
所定数のバッファに区切られるとともに、前記バッファごとにアドレスが付与され、かつ、前記バッファごとにメッセージを格納することが可能なメッセージバッファと、
前記バッファごとに対応して所定数設けられるとともに、送信又は受信の準備ができたか否かを知らせるための準備情報を保持する準備情報保持部と、
メッセージハンドリング部からのステート信号を受けているときに、前記ＣＰＵから各前記準備情報保持部への第２のライト信号の入力をマスクする第２のマスク回路部と、
を備え、
前記ステート信号は、前記メッセージハンドリング部から発信された信号であって送信ロード又は受信格納を行うために前記メッセージバッファのいずれか又はすべての前記バッファにアクセスしている状態を示す信号であり、
前記第２のライト信号は、前記ＣＰＵから発信された信号であって所定アドレスに係る前記準備情報保持部内の準備情報を書き込むための信号であることを特徴とするデータ処理モジュール。
【請求項５】
マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、
所定数のバッファに区切られるとともに、前記バッファごとにアドレスが付与され、かつ、前記バッファごとにメッセージを格納することが可能なメッセージバッファと、
前記バッファごとに対応して所定数設けられるとともに、送信又は受信の準備ができたか否かを知らせるための準備情報を保持する準備情報保持部と、
前記準備情報保持部ごとに対応して所定数設けられるとともに、メッセージハンドリング部からの対応するアドレスに係る第２のステート信号を受けているときに、前記ＣＰＵから対応するアドレスに係る前記準備情報保持部への第２のライト信号の入力をマスクする第３のマスク回路部と、
を備え、
前記第２のステート信号は、前記メッセージハンドリング部から発信された信号であって送信ロード又は受信格納を行うために前記メッセージバッファの所定アドレスに係る前記バッファにアクセスしている状態を示す信号であり、
前記第２のライト信号は、前記ＣＰＵから発信された信号であって所定アドレスに係る前記準備情報保持部内の準備情報を書き込むための信号であることを特徴とするデータ処理モジュール。
【請求項６】
ＩＤが設定される領域と前記ＩＤに対応したメッセージデータが書き込まれる領域とを備えた複数のバッファからなるメッセージバッファと、
前記複数のバッファに対応して設けられ、前記複数のバッファのうちＩＤの設定が完了したバッファに対して準備完了を示す情報が書き込まれる準備情報保持回路と、
前記準備情報保持回路が準備完了を示している前記メッセージバッファに書き込まれたメッセージデータをバス上に送信するメッセージハンドリング部と、
前記メッセージバッファにＩＤを書き込むと共に前記準備完了情報を前記準備情報保持回路に書き込む前記ＣＰＵと、
前記準備情報保持回路が準備完了を示しているときには、前記ＣＰＵからのメッセージデータの書き込みを禁止する第１のゲート回路と、
を備えることを特徴とするデータ処理モジュール。
【請求項７】
前記複数のバッファのうち選択されたバッファから前記メッセージハンドリングがメッセージデータを前記バス上に出力するとき又は前記バス上のメッセージデータを前記複数のバッファのうち選択されたバッファに格納するときには、前記ＣＰＵによる前記選択されたバッファに対応する前記準備情報保持回路の準備完了クリアを禁止する第２のゲート回路を備えることを特徴とするデータ処理モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理モジュールに関する。
【背景技術】
【０００２】
近年、通信プロトコルとして、マルチマスタの通信プロトコルが注目されている。マルチマスタの通信プロトコルは、バスが解放されているときに、バスに接続されている複数の通信ノードのいずれもがデータをバス上に送信することができ、システムの柔軟性が高い等の特徴がある。このようなマルチマスタの通信プロトコルは、自動車内のＥＣＵ（電子制御ユニット）間のシリアル通信プロトコルとして用いられており、通信ノードの増減が簡単にできる等、システムの柔軟性が高いため、上記した自動車分野に止まらず、ＦＡ（Ｆａｃｔｏｒｙ  Ａｕｔｏｍａｔｉｏｎ）、船舶、医療機器といった分野の通信プロトコルとしても有望視されている。
【０００３】
図８は、従来のＣＡＮの構成を模式的に示したブロック図である。ＣＡＮモジュール１１、１ｎ、１６は、通信ノードであり、ＣＡＮトランシーバ６０を介してＣＡＮバスに接続することが可能である。ＣＡＮバスは、サブネットワークを構成する。各ＣＡＮモジュール１１、１ｎ、１６は、ＣＰＵ  Ｉ／Ｆ（インターフェース）４０を介してＣＰＵ５１との間で、メッセージを送受信することが可能である。また、ＣＡＮモジュール１９は、メッセージの受信のみを選択的に行うことが可能である。
【０００４】
ＣＡＮモジュール１１、１ｎ、１６は、メッセージハンドリング部２と、メッセージバッファ３と、ＣＡＮプロトコル送信層４と、マスクセット５と、を備える。メッセージハンドリング部２は、受信したメッセージをメッセージバッファ３（の所定アドレスのバッファ）にストアする処理や、メッセージバッファ３にストアされたメッセージから送信候補となるメッセージを選択する処理等を行う。メッセージバッファ３は、所定数のメッセージを格納することが可能なバッファであり、所定数のバッファに区切られており、バッファごとにアドレスが付与されている（図９参照）。メッセージは、識別子（ＩＤ）、コントロールフィールド（制御セグメント）、メッセージ本文の順に並べられた情報である（図９参照）。各バッファには、メッセージの他に、メッセージハンドリング部２に対し送信又は受信の準備ができたか否かを示す準備情報（ＲＤＹ）が格納されている（図９参照）。準備情報（ＲＤＹ）は、レベル「１」のときにメッセージハンドリング部２に対し送信又は受信の準備ができたことを示し、レベル「０」のときにメッセージハンドリング部２に対し送信又は受信の準備ができていないことを示す。メッセージバッファ３には、データや信号を同期させるためのクロック信号が反転して入力される（図９参照）。ＣＡＮプロトコル送信層４は、ＣＡＮプロトコルに従ってＣＡＮトランシーバとデータの送受信を行う。マスクセット５は、メッセージの所定部分（例えばＩＤの一部）をマスクする際に用いられる。
【０００５】
【特許文献１】特開昭６１−１９５４５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のＣＡＮモジュールでは、例えば、アドレス＃ｎのバッファ内の準備情報（ＲＤＹ＃ｎ）がレベル「１」のときでも、アドレス＃ｎのバッファに対して、ＣＰＵからの（データ用）ライト信号が入力される（ＣＰＵがアクセスする）ことにより、ＣＰＵによるデータ（メッセージ）の書き込みが可能であった（図１０参照）。そのため、誤ってＣＰＵがバッファに新たなデータを書き込んだとき（上書きしたとき）に、送信の際に書き込まれた新たなデータを送信してしまうおそれがあり、また、誤った受信データを基準に受信格納の誤判断を行うおそれがあった。すなわち、準備状態（準備完了）となりメッセージハンドリング部にて送信又は受信の制御可能な状態となったバッファでも、ＣＰＵによる自由な書き換えが可能であったため、メッセージハンドリング部が送信又は受信処理をしようとしているときにもＣＰＵによる書き換えが行われ、送信データが破壊されたり、受信データが上書きされてしまうなどの問題があった。
【０００７】
また、従来のＣＡＮモジュールでは、例えば、アドレス＃ｎのバッファ内の準備情報（ＲＤＹ＃ｎ）に対して、ＣＰＵからの（ＲＤＹ用）ライト信号が入力されることにより、ＣＰＵによる書き換えがいかなるタイミングでも可能であった（ＲＤＹが１→０に書き換わる例につき図１１参照）。そのため、メッセージハンドリング部による送信ロード又は受信格納動作とタイミングが競合した場合に、バッファ内の準備情報（ＲＤＹ）とデータ（メッセージ）の対応関係が保てなくなるおそれがあった。
【０００８】
以上のような問題が生ずるのは、メッセージバッファからＣＡＮバスへのメッセージの出力と、メッセージバッファへのＣＰＵからのメッセージの書き込みが非同期で行われていたからである。
【課題を解決するための手段】
【０００９】
本発明の第１の視点においては、マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、所定数のバッファに区切られるとともに、前記バッファごとにアドレスが付与され、かつ、前記バッファごとにメッセージを格納することが可能なメッセージバッファと、前記バッファごとに対応して所定数設けられるとともに、送信又は受信の準備ができたか否かを知らせるための準備情報を保持する準備情報保持部と、前記バッファごとに対応して所定数設けられるとともに、前記準備情報が送信又は受信の準備ができていることを示しているときに、ＣＰＵから前記メッセージバッファへのライト信号の入力をマスクするマスク回路部と、を備え、前記ライト信号は、前記ＣＰＵから発信された信号であって前記バッファ内にデータを書き込むための信号であることを特徴とする。
【００１０】
本発明の第２の視点においては、マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、所定数のバッファに区切られるとともに、前記バッファごとにアドレスが付与され、かつ、前記バッファごとにメッセージを格納することが可能なメッセージバッファと、前記バッファごとに対応して所定数設けられるとともに、送信又は受信の準備ができたか否かを知らせるための準備情報を保持する準備情報保持部と、メッセージハンドリング部からのステート信号を受けているときに、前記ＣＰＵから各前記準備情報保持部への第２のライト信号の入力をマスクする第２のマスク回路部と、を備え、前記ステート信号は、前記メッセージハンドリング部から発信された信号であって送信ロード又は受信格納を行うために前記メッセージバッファのいずれか又はすべての前記バッファにアクセスしている状態を示す信号であり、前記第２のライト信号は、前記ＣＰＵから発信された信号であって所定アドレスに係る前記準備情報保持部内の準備情報を書き込むための信号であることを特徴とする。
【００１１】
本発明の第３の視点においては、マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、所定数のバッファに区切られるとともに、前記バッファごとにアドレスが付与され、かつ、前記バッファごとにメッセージを格納することが可能なメッセージバッファと、前記バッファごとに対応して所定数設けられるとともに、送信又は受信の準備ができたか否かを知らせるための準備情報を保持する準備情報保持部と、前記準備情報保持部ごとに対応して所定数設けられるとともに、メッセージハンドリング部からの対応するアドレスに係る第２のステート信号を受けているときに、前記ＣＰＵから対応するアドレスに係る前記準備情報保持部への第２のライト信号の入力をマスクする第３のマスク回路部と、を備え、前記第２のステート信号は、前記メッセージハンドリング部から発信された信号であって送信ロード又は受信格納を行うために前記メッセージバッファの所定アドレスに係る前記バッファにアクセスしている状態を示す信号であり、前記第２のライト信号は、前記ＣＰＵから発信された信号であって所定アドレスに係る前記準備情報保持部内の準備情報を書き込むための信号であることを特徴とする。
【００１２】
本発明の第４の視点においては、マルチマスタ方式のネットワークに接続されるデータ処理モジュールにおいて、ＩＤが設定される領域と前記ＩＤに対応したメッセージデータが書き込まれる領域とを備えた複数のバッファからなるメッセージバッファと、前記複数のバッファに対応して設けられ、前記複数のバッファのうちＩＤの設定が完了したバッファに対して準備完了を示す情報が書き込まれる準備情報保持回路と、前記準備情報保持回路が準備完了を示している前記メッセージバッファに書き込まれたメッセージデータをバス上に送信するメッセージハンドリング部と、前記メッセージバッファにＩＤを書き込むと共に前記準備完了情報を前記準備情報保持回路に書き込む前記ＣＰＵと、前記準備情報保持回路が準備完了を示しているときには、前記ＣＰＵからのメッセージデータの書き込みを禁止する第１のゲート回路と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明（請求項１−３）によれば、送信又は受信の準備のできたメッセージバッファ中の所定アドレスのバッファに対して、ＣＰＵが誤ってデータを書き換えることがないので、ありえないデータを送信したり、誤った設定を前提に受信したりすることがない。
【００１４】
本発明（請求項２、４）によれば、メッセージハンドリング部の処理（送信ロード又は受信格納）開始から完了までの間において、メッセージハンドリング部は、準備情報（ＲＤＹ）が送信又は受信の準備ができていることを示しているとき（レベル「１」）に、対応するバッファに対して、安全にデータを読み書きできる。
【００１５】
本発明（請求項３、５）によれば、送信又は受信の対象となるアドレスの準備情報（ＲＤＹ）の書き込みを個別に禁止することができるので、送信又は受信の対象となるアドレスに係るデータ（メッセージ）についてメッセージハンドリング部が送信中又は受信中であっても、送信又は受信の対象とならないアドレスの準備情報（ＲＤＹ）の書き込みを実行することができ、適切なプロテクトが可能となる。
【００１６】
本発明（請求項６、７）によれば、ゲート回路を付加することによって、ＣＰＵによるメッセージバッファの上書きを防止することが可能となり、送信中又は受信中のデータが破壊されることを防止することができる。
【発明を実施するための最良の形態】
【００１７】
（実施形態１）
本発明の実施形態１に係るデータ処理モジュールについて図面を用いて説明する。図１は、本発明の実施形態１に係るＣＡＮモジュール（データ処理モジュール）を含むＣＡＮデバイスの構成を模式的に示したブロック図である。図２は、本発明の実施形態１に係るＣＡＮモジュール（データ処理モジュール）の細部の構成を模式的に示したブロック図である。
【００１８】
ＣＡＮデバイス１００は、ＣＡＮモジュール（データ処理モジュール）と、ＣＰＵ５１と、ＲＡＭ５２と、周辺回路５３と、を１チップで構成した装置である（図１参照）。
【００１９】
ＣＡＮモジュールは、データの処理を行うデータ処理モジュールであり、メッセージハンドリング部２と、メッセージバッファ３と、ＣＡＮプロトコル送信層４と、マスクセット５と、準備情報保持部６と、マスク回路部７と、を備える（図１及び図２参照）。
【００２０】
メッセージハンドリング部２は、受信したメッセージをメッセージバッファ３の所定のアドレスに係るバッファにストアする処理や、メッセージバッファ３にストアされたメッセージから送信候補となるメッセージを選択する処理等を行う（図１参照）。ここで、メッセージは、識別子（ＩＤ）、コントロールフィールド（制御セグメント）、メッセージ本文の順に並べられた情報である（図２参照）。識別子は、メッセージ優先度を表す識別子（ＩＤ）である。コントロールフィールド（制御セグメント）は、送信要求メッセージであるか否かやメッセージ本文長を指定するための情報である（図２参照）。
【００２１】
メッセージバッファ３は、所定数のメッセージを格納することが可能なバッファであり（図１参照）、所定数のバッファ（メールボックスに相当）に区切られており、バッファごとにアドレスが付与されている（図２参照）。なお、各バッファには、メッセージハンドリング部２に対し送信又は受信の準備ができたか否かを示す準備情報（ＲＤＹ）が格納されていない。メッセージバッファ３には、データや信号を同期させるためのクロック信号が反転して入力されている（図２参照）。
【００２２】
ＣＡＮプロトコル送信層４は、ＣＡＮプロトコルに従ってＣＡＮトランシーバとデータの送受信を行う（図１参照）。
【００２３】
マスクセット５は、メッセージの所定部分（例えばＩＤの一部）をマスクする際に用いられる（図１参照）。例えば、ＩＤが２進数４ビットのデータであるとして、アドレス＃０〜３１のバッファを有するメッセージバッファ３のアドレス＃ｎのバッファにＩＤが１１００のメッセージが割り振られていた場合において、上位２ビットにマスクをかけることによって１１００以外に００００、０１００、１０００のメッセージがアドレス＃ｎのバッファに格納されることになるよう用いられる。
【００２４】
準備情報保持部６は、準備情報（ＲＤＹ）を保持する部分であり、バッファごとに対応してアドレスが付与されている（図２参照）。ここで、準備情報（ＲＤＹ）は、メッセージハンドリング部２に対し送信又は受信の準備ができたか否かを知らせるための情報であり、レベル「１」のときにメッセージハンドリング部２に対し送信又は受信の準備ができたことを示し、レベル「０」のときにメッセージハンドリング部２に対し送信又は受信の準備ができていないことを示す。準備情報保持部６に保持された準備情報（ＲＤＹ）は、マスク回路部７に入力される。
【００２５】
マスク回路部７は、準備情報（ＲＤＹ）が送信又は受信の準備中のとき（レベル「１」のとき）に、ＣＰＵ５１からメッセージバッファ３への（データ用）ライト信号の入力をマスクする回路部である（図２参照）。ここで、ライト信号は、ＣＰＵ５１から発信された信号であって、メッセージバッファ３の所定アドレスのバッファ内にデータ（メッセージ）を書き込むためにアクセスするための信号である。なお、マスク回路部７は、準備情報（ＲＤＹ）が送信又は受信の準備中でないとき（レベル「０」のとき）に、ＣＰＵ５１からメッセージバッファ３への（データ用）ライト信号の入力を可能にする。
【００２６】
周辺回路５３は、例えば、Ｉ／Ｏ回路を含み、ＣＡＮデバイス１００の外部に設けられた各種センサ（図示せず）及び表示装置（図示せず）と接続され、外部と内部との間のインターフェースを行う。
【００２７】
ＣＰＵ５１は、各種センサ（図示せず）からのデータをＩ／Ｏを介して取り出すと共にＲＡＭ５２を利用して所望の処理を実行してメッセージバッファ３にデータを書き込む処理を行う（図１参照）。ＣＰＵ５１は、メッセージバッファ３にデータを書き込む処理を行う際、メッセージバッファ３に向けて（データ用）ライト信号を出力する（図２参照）。ＣＰＵ５１は、メッセージバッファ３に書き込まれたメッセージを取り出し所望の処理を実行した後、Ｉ／Ｏを介して外部に接続された表示装置（図示せず）にデータを送信する処理等を行う。
【００２８】
次に、本発明の実施形態１に係るデータ処理モジュールの動作について説明する。図３は、本発明の実施形態１に係るＣＡＮモジュール（データ処理モジュール）の動作を説明するためのタイミングチャートである。例えば、アドレス＃ｎのバッファに対応する準備情報保持部６の準備情報（ＲＤＹ＃ｎ）がレベル「１」のときに、そのバッファに対して、ＣＰＵから（データ用）ライト信号が出力されても、マスク回路部７の出力信号がレベル「０」であるため、ＣＰＵによるデータの書き込みが行われない（図３参照）。なお、ＣＰＵがアドレス＃ｎのバッファに対して書き込みを行う場合には、準備情報保持部６の準備情報（ＲＤＹ＃ｎ）のレベルを「０」に設定し、その後、ＣＰＵから（データ用）ライト信号が出力されると、マスク回路部７の出力信号がレベル「１」であるため、ＣＰＵによるデータの書き込みが行われることになる。
【００２９】
実施形態１によれば、準備情報（ＲＤＹ）がレベル「１」のときに、ＣＰＵから（データ用）ライト信号が出力されて、対応するバッファにＣＰＵ５１がデータを書き込もうとしても、書き込まれることがない。また、準備情報保持部６の準備情報（ＲＤＹ）と、対応するメッセージバッファ３のデータ（メッセージ）との一貫性が保証され、従来の構成よりも正常に送信ロード又は受信格納動作を行うことができる。さらに、プログラムの暴走などによってもメッセージバッファ３が不要に書き換えられる可能性が低減する。
【００３０】
（実施形態２）
次に、本発明の実施形態２に係るデータ処理モジュールについて図面を用いて説明する。図４は、本発明の実施形態２に係るＣＡＮモジュール（データ処理モジュール）の細部の構成を模式的に示したブロック図である。
【００３１】
上述の実施形態１では、準備情報保持部６の出力及びマスク回路部７によってＣＰＵからのライト信号をマスクし、ＣＰＵからのライト要求があった場合でも、メッセージバッファの書き換えを禁止するものについて説明したが、準備情報保持部６は、ＣＰＵによって書き換え可能である。そのため、ＣＰＵが準備情報保持部６に「０」を書き込んで、その後ライト信号を出力する場合には、メッセージハンドリング部２によるメッセージバッファ３へのＣＡＮバスから取り込まれたメッセージデータの書き込み又はメッセージバッファ３からＣＡＮバスへのメッセージデータの読み出し（出力）中にＣＰＵによってメッセージバッファ３のバッファの中身が上書きされてしまうという可能性がある。従って、本発明の実施形態２に係るデータ処理モジュールでは、メッセージハンドリング部２がメッセージバッファ３にメッセージデータを書き込み又はメッセージバッファ３からのメッセージデータの読み出しを行っているときに、ＣＰＵによるメッセージバッファ３に格納されたデータの上書きを防止する。
【００３２】
実施形態２に係るデータ処理モジュールは、実施形態１に係るデータ処理モジュールの構成に加えて、さらに、第２のマスク回路部２０を有する。第２のマスク回路部２０は、メッセージハンドリング部（図１の２）からのステート信号を受けているときに、ＣＰＵ５１から各準備情報保持部６への（ＲＤＹ用）ライト信号の入力をマスクする回路部である。第２のマスク回路部２０から出力された信号は、各準備情報保持部６に入力される。ここで、ライト信号は、ＣＰＵ５１から発信された信号であって、所定アドレスの準備情報保持部６内に準備情報（ＲＤＹ）を書き込むためにアクセスするための信号である。ステート信号は、メッセージハンドリング部（図１の２）から発信された信号であって、送信ロード又は受信格納を行うためにメッセージバッファ（図１の３）のいずれか又はすべてのバッファにアクセスしている状態を示す信号であり、ＯＲゲート７０にて送信ロード中であることを示す送信ロードステート信号、受信格納中であることを示す受信格納ステート信号の論理和となる信号である。
【００３３】
次に、本発明の実施形態２に係るデータ処理モジュールの動作について説明する。図５は、本発明の実施形態２に係るＣＡＮモジュール（データ処理モジュール）の動作を説明するためのタイミングチャートである。例えば、送信ロード中又は受信格納中において、アドレス＃ｎに係る準備情報保持部６の準備情報（ＲＤＹ）がレベル「１」のときであって、メッセージハンドリング部からのステート信号（レベル「１」）が出力されているときに、その準備情報（ＲＤＹ）に対して、ＣＰＵからアドレス＃ｎに係る準備情報保持部６の準備情報（ＲＤＹ）をクリア（レベル「０」）にするための（ＲＤＹ用）ライト信号が出力されても、第２のマスク回路部２０の出力信号がレベル「０」であるため、ＣＰＵによる準備情報（ＲＤＹ）の書き換えが行われない（図５参照）。準備情報保持部６の準備情報（ＲＤＹ＃ｎ）がレベル「０」のときであっても、同様である。つまり、各準備情報保持部６の準備情報（ＲＤＹ）がどのレベルであっても、メッセージハンドリング部からのステート信号が出力されているときは、ＣＰＵから所定のアドレスに係る準備情報保持部６の準備情報（ＲＤＹ）をクリア（レベル「０」）にするための（ＲＤＹ用）ライト信号が出力されても、第２のマスク回路部２０から出力される信号がレベル「０」であるため、当該所定のアドレスの準備情報（ＲＤＹ）もＣＰＵによる書き換えが行われない。なお、メッセージハンドリング部からのステート信号が出力されていないときに、各準備情報保持部６に対して、ＣＰＵから（ＲＤＹ用）ライト信号が出力されていれば、第２のマスク回路部２０から出力される信号がレベル「１」であるため、ＣＰＵによる準備情報のいずれかの書き換えが可能である。
【００３４】
実施形態２によれば、送信ロード中又は受信格納中においては、ＣＰＵによる各準備情報保持部６の準備情報（ＲＤＹ）をクリア（レベル「０」）にすることができないため、ＣＰＵは準備情報（ＲＤＹ）がレベル「１」であるバッファへのアクセスができず、ＣＰＵによる当該バッファのデータの書き換えがない。そのため、メッセージハンドリング部の処理（送信ロード又は受信格納）開始から完了までの間において、メッセージハンドリング部は、準備情報（ＲＤＹ）がレベル「１」であるメッセージバッファ中のバッファに対して、安全にデータを読み書きできる。
【００３５】
（実施形態３）
次に、本発明の実施形態３に係るデータ処理モジュールについて図面を用いて説明する。図６は、本発明の実施形態３に係るＣＡＮモジュール（データ処理モジュール）の細部の構成を模式的に示したブロック図である。
【００３６】
実施形態３に係るデータ処理モジュールは、実施形態１に係るデータ処理モジュールの構成に加えて、さらに、第３のマスク回路部３０を有する。実施形態３に係るデータ処理モジュールの第３のマスク回路部３０は、実施形態２に係るデータ処理モジュールの第２のマスク回路部（図４の２０）のように１つのマスク回路部ですべての準備情報保持部をマスクする構成ではなく、準備情報保持部６ごとに個別にマスクする。ＣＰＵ５１からの（ＲＤＹ用）ライト信号は、各第３のマスク回路部３０に入力される。アドレス＃０の準備情報保持部６に対応する第３のマスク回路部３０は、メッセージハンドリング部（図１の２）からのアドレス＃０に係るステート信号を受けているときに、ＣＰＵ５１から各準備情報保持部６への（ＲＤＹ用）ライト信号の入力をマスクする。同じく、アドレス＃ｎの準備情報保持部６に対応する第３のマスク回路部３０は、メッセージハンドリング部（図１の２）からのアドレス＃ｎに係るステート信号を受けているときに、ＣＰＵ５１から各準備情報保持部６への（ＲＤＹ用）ライト信号の入力をマスクする。なお、実施形態３でのメッセージハンドリング部からのステート信号は、送信ロードステート信号及び受信格納ステート信号の論理和となる信号ではなく、各アドレスに対応する個別の送信ロードステート信号又は受信格納ステート信号である。
【００３７】
次に、本発明の実施形態３に係るデータ処理モジュールの動作について説明する。図７は、本発明の実施形態３に係るＣＡＮモジュール（データ処理モジュール）の動作を説明するためのタイミングチャートである。例えば、送信ロード中又は受信格納中において、図７のように、最初にアドレス＃０、＃ｎに係る準備情報保持部６の準備情報（ＲＤＹ）がレベル「１」であり、メッセージハンドリング部からアドレス＃０のステート信号がレベル「１」を出力し、かつ、アドレス＃ｎのステート信号がレベル「０」を出力するときに、その準備情報（ＲＤＹ）に対して、ＣＰＵからアドレス＃０、＃ｎに係る準備情報保持部６の準備情報（ＲＤＹ）をレベル「０」にするための（ＲＤＹ用）ライト信号が出力されたとする。この場合、アドレス＃０に係る準備情報保持部６の準備情報（ＲＤＹ＃０）は、アドレス＃０に係る第３のマスク回路部３０の出力信号がレベル「０」であるため、書き換わらない（レベル「１」のまま）。一方、アドレス＃ｎに係る準備情報保持部６の準備情報（ＲＤＹ＃ｎ）は、アドレス＃ｎに係る第３のマスク回路部３０の出力信号がレベル「１」であるため、レベル「１」からレベル「０」に書き換わる。
【００３８】
実施形態３によれば、送信又は受信の対象となるアドレスの準備情報（ＲＤＹ）の書き込みを個別に禁止することができるので、送信又は受信の対象となるアドレスに係るデータ（メッセージ）についてメッセージハンドリング部が送信中又は受信中であっても、送信又は受信の対象とならないアドレスの準備情報（ＲＤＹ）の書き込みを実行することができ、適切なプロテクトが可能となる。
【００３９】
上述した実施形態１〜３にて説明したように、従来の準備情報保持部６を利用してゲート回路（マスク回路部７、マスク回路部７及び受信格納ステート信号、送信ロードステート信号を受けるゲート）を付加することによって、ＣＰＵによるメッセージバッファの上書きを防止することが可能となり、送信中又は受信中のデータが破壊されることを防止することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態１に係るＣＡＮモジュール（データ処理モジュール）を含むＣＡＮデバイスの構成を模式的に示したブロック図である。
【図２】本発明の実施形態１に係るＣＡＮモジュール（データ処理モジュール）の細部の構成を模式的に示したブロック図である。
【図３】本発明の実施形態１に係るＣＡＮモジュール（データ処理モジュール）の動作を説明するためのタイミングチャートである。
【図４】本発明の実施形態２に係るＣＡＮモジュール（データ処理モジュール）の細部の構成を模式的に示したブロック図である。
【図５】本発明の実施形態２に係るＣＡＮモジュール（データ処理モジュール）の動作を説明するためのタイミングチャートである。
【図６】本発明の実施形態３に係るＣＡＮモジュール（データ処理モジュール）の細部の構成を模式的に示したブロック図である。
【図７】本発明の実施形態３に係るＣＡＮモジュール（データ処理モジュール）の動作を説明するためのタイミングチャートである。
【図８】従来のＣＡＮの構成を模式的に示したブロック図である。
【図９】従来のＣＡＮモジュールの細部の構成を模式的に示したブロック図である。
【図１０】従来のＣＡＮモジュールの動作を説明するための第１のタイミングチャートである。
【図１１】従来のＣＡＮモジュールの動作を説明するための第２のタイミングチャートである。
【符号の説明】
【００４１】
２  メッセージハンドリング部
３  メッセージバッファ
４  ＣＡＮプロトコル送信層
５  マスクセット
６  準備情報（ＲＤＹ）保持部
７  マスク回路部
１１、１ｎ、１６、１９  ＣＡＮモジュール（ＣＡＮ  コントローラ）
２０  第２のマスク回路部
３０  第３のマスク回路部
４０  ＣＰＵ  Ｉ／Ｆ
５１  ＣＰＵ
５２  ＲＡＭ
５３  周辺回路
６０  ＣＡＮトランシーバ
７０  ＯＲゲート
１００  ＣＡＮデバイス
【図１】
2006252282.tif 000003
【図２】
2006252282.tif 000004
【図３】
2006252282.tif 000005
【図４】
2006252282.tif 000006
【図５】
2006252282.tif 000007
【図６】
2006252282.tif 000008
【図７】
2006252282.tif 000009
【図８】
2006252282.tif 000010
【図９】
2006252282.tif 000011
【図１０】
2006252282.tif 000012
【図１１】
2006252282.tif 000013