(57)【要約】 【課題】表示装置の開口率を減少させずに、充分な保持容量を得ることができる薄膜トランジスタ表示板を提供する。【解決手段】本発明による薄膜トランジスタ表示板は、基板と、基板上に形成され、第１導電性不純物でドーピングされている複数のソース領域及びドレイン領域、第２導電性不純物でドーピングされている高濃度ドーピング領域、不純物がドーピングされていない維持領域並びにチャネル領域を有する半導体と、半導体上に形成されているゲート絶縁膜と、ゲート絶縁膜上に形成され、チャネル領域と重畳するゲート線と、ゲート絶縁膜上に形成され、維持領域と重畳する維持電極を有する維持電極線と、ゲート絶縁膜上に形成され、ソース領域またはドレイン領域に接続されているデータ線と、ゲート絶縁膜上に形成され、ソース領域またはドレイン領域及び高濃度ドーピング領域に接続されているドレイン電極と、ドレイン電極に接続されている画素電極とを備える。【選択図】      図２
2006227610.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、第１導電性不純物でドーピングされている複数のソース領域及びドレイン領域、第２導電性不純物でドーピングされている高濃度ドーピング領域、不純物がドーピングされていない維持領域並びにチャネル領域を有する半導体と、
前記半導体上に形成されているゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、前記チャネル領域と重畳するゲート電極を有するゲート線と、
前記ゲート絶縁膜上に形成され、前記維持領域と重畳する維持電極を有する維持電極線と、
前記ゲート絶縁膜上に形成され、前記ソース領域または前記ドレイン領域に接続されているデータ線と、
前記ゲート絶縁膜上に形成され、前記ソース領域または前記ドレイン領域及び前記高濃度ドーピング領域に接続されているドレイン電極と、
前記ドレイン電極に接続されている画素電極とを備える薄膜トランジスタ表示板。
【請求項２】
前記第１導電性不純物は、Ｎ型またはＰ型導電性不純物であり、
前記第２導電性不純物は、前記Ｎ型及びＰ型導電性不純物のうちの前記第１導電性不純物以外の不純物である請求項１に記載の薄膜トランジスタ表示板。
【請求項３】
前記ドレイン電極は、前記維持電極と重畳する請求項１に記載の薄膜トランジスタ表示板。
【請求項４】
前記絶縁基板と前記半導体との間に形成されている遮断膜をさらに備える請求項１に記載の薄膜トランジスタ表示板。
【請求項５】
前記チャネル領域とソース領域及び前記ドレイン領域との間に形成されている低濃度ドーピング領域をさらに有する請求項１に記載の薄膜トランジスタ表示板。
【請求項６】
前記維持領域は、前記ソース領域または前記ドレイン領域及び前記高濃度ドーピング領域に接続されている請求項１に記載の薄膜トランジスタ表示板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ表示板に関し、特に、多結晶シリコンからなる半導体を有する薄膜トランジスタ表示板に関する。
【背景技術】
【０００２】
薄膜トランジスタ表示板は、薄膜トランジスタによって駆動される複数の画素を有する液晶表示装置または有機発光表示装置（ＯＬＥＤ）などの平板表示装置の一基板として用いられる。
【０００３】
液晶表示装置は、電場を生成する電界生成電極とその間の液晶層とを有する。この液晶表示装置は、二つの電界生成電極に電圧を印加して液晶層に電界を形成することによって液晶分子の配向を決定し、入射光の偏光を調節して画像を表示する。
【０００４】
有機発光表示装置は、発光性有機物質を励起発光させて画像を表示する自己発光型表示装置である。有機発光表示装置は、正孔注入電極（アノード）と電子注入電極（カソード）とこれらの間に入っている有機発光層とを有し、有機発光層に正孔と電子とを注入すれば、これらが対をなした後、消滅しながら発光する。
【０００５】
このような平板表示装置の各画素は、一定時間一定電圧を維持する必要があり、そのために、各画素は電荷を蓄積できるキャパシタ（ｃａｐａｃｉｔｏｒ）を有し、これによって非選択時間においても一定時間の間、画像の表示を可能とする。
【０００６】
多結晶シリコンからなる半導体を有する薄膜トランジスタ表示板のキャパシタは、半導体／絶縁膜／維持電極またはゲート電極／絶縁膜／データ線の積層によって形成される。
【０００７】
前者の場合、絶縁膜厚さを薄くして充分な容量を得ることはできるが、半導体を導電体とするために追加的なドーピング工程を必要とし、工程が複雑になる。後者の場合、絶縁膜が厚くて充分な容量を得るために、ゲート電極とデータ線との重畳面積を大きくする必要があり、画素の開口率が減少する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、表示装置の開口率を減少させずに、充分な保持容量を得ることができる薄膜トランジスタ表示板を提供することである。
【課題を解決するための手段】
【０００９】
前述した目的を達成するための本発明に係る薄膜トランジスタ表示板は、基板、基板上に形成され、第１導電性不純物でドーピングされている複数のソース領域及びドレイン領域、第２導電性不純物でドーピングされている高濃度ドーピング領域、不純物がドーピングされていない維持領域、並びにチャネル領域を有する半導体、半導体上に形成されているゲート絶縁膜、ゲート絶縁膜上に形成され、チャネル領域と重畳するゲート線、ゲート絶縁膜上に形成され、維持領域と重畳する維持電極を有する維持電極線、ゲート絶縁膜上に形成され、前記ソース領域または前記ドレイン領域に接続されているデータ線、並びにゲート絶縁膜上に形成され、前記ソース領域または前記ドレイン領域及び高濃度ドーピング領域に接続されているドレイン電極、ドレイン電極に接続されている画素電極を備える。
【００１０】
ここで、第１導電性不純物は、Ｎ型またはＰ型導電性不純物であり、第２導電性不純物は、Ｎ型及びＰ型導電性不純物以外の不純物であることが好ましい。
【００１１】
ドレイン電極は、維持電極と重畳していることが好ましい。
【００１２】
また、絶縁基板と半導体との間に形成されている遮断膜をさらに有していてもよい。
【００１３】
また、チャネル領域と前記ソース領域及び前記ドレイン領域との間に形成されている低濃度ドーピング領域をさらに有することができる。
【００１４】
また、維持領域は、前記ソースまたは前記ドレイン領域及び高濃度ドーピング領域に接続されることが好ましい。
【発明の効果】
【００１５】
本発明によれば、Ｎ型及びＰ型高濃度ドーピング領域を共に形成することによって、ドレイン電極に印加される電圧に関係なく、常に一定の保持容量を得ることができる。
【００１６】
また、維持領域に別のドーピング工程を行うことなしに、維持領域／ゲート絶縁膜／維持電極からなるストレージキャパシタを形成することができ、液晶表示装置の開口率が増加する。
【発明を実施するための最良の形態】
【００１７】
添付した図面を参照して、本発明の実施形態を、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施形態に限定されない。
【００１８】
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な参照符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
【００１９】
以下、添付した図面を参照して本発明の実施形態による薄膜トランジスタ表示板について説明する。
【００２０】
まず、図１及び図２を参照して本発明の一実施形態による表示装置について詳細に説明する。
【００２１】
図１は、本発明の一実施形態による表示装置のブロック図であり、図２は、本発明の一実施形態による表示装置の一例である液晶表示装置の一画素に対する等価回路図である。
【００２２】
図１に示すように、本発明の一実施形態による表示装置は、表示板部３００及びこれに接続されたゲート駆動部４００、データ駆動部５００、データ駆動部５００に接続された階調信号生成部８００、並びにこれらを制御する信号制御部６００を備える。
【００２３】
図２を参照すれば、表示板部３００は、等価回路的に複数の表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）と、これに接続され、略行列状に配列され、表示領域をなす複数の画素ＰＸとを有する。図１を参照すれば、液晶表示装置の表示板部３００は、下部表示板１００及び上部表示板２００と、その間の液晶層３とを有する。本発明の表示装置を有機発光表示装置に適用する場合、表示板部３００が一つの表示板のみを有するようになる。
【００２４】
表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）は、ゲート信号（走査信号とも言う。）を伝達する複数のゲート線（Ｇ１〜Ｇｎ）とデータ信号を伝達するデータ線（Ｄ１〜Ｄｍ）とを有する。ゲート線（Ｇ１〜Ｇｎ）は、略行方向に延びて互いに略平行であり、データ線（Ｄ１〜Ｄｍ）は、略列方向に延びて互いに略平行である。
【００２５】
各画素ＰＸは、薄膜トランジスタなど少なくとも一つのスイッチング素子Ｑと、少なくとも一つのキャパシタとを有する。
【００２６】
図１及び図２を参照すれば、液晶表示装置の各画素ＰＸは、表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）に接続されたスイッチング素子Ｑと、これに接続された液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔを有する。表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）は、下部表示板１００に配置されている。
【００２７】
多結晶シリコン薄膜トランジスタなどのスイッチング素子Ｑは、下部表示板１００に備えられ、各々ゲート線（Ｇ１〜Ｇｎ）に接続されている制御端子、データ線（Ｄ１〜Ｄｍ）に接続されている入力端子、並びに液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔに接続されている出力端子を有する三端子素子である。
【００２８】
液晶キャパシタＣｌｃは、下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０とを二つの端子とする。液晶キャパシタＣｌｃにおいては、二つの電極１９０及び２７０間の液晶層３が誘電体として機能する。画素電極１９０は、スイッチング素子Ｑに接続され、共通電極２７０は上部表示板２００の全面に形成され、共通電圧Ｖｃｏｍの印加を受ける。図２と異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、その場合、二つの電極１９０及び２７０が全て線形または棒形に形成されるようにしてもよい。
【００２９】
ストレージキャパシタＣｓｔは、液晶キャパシタＣｌｃを補助するキャパシタであって、下部表示板１００に備えられた半導体の維持領域（図示せず）と維持電極線及びデータ線とが絶縁膜を介在して上下に重畳して形成される。維持電極線には共通電圧Ｖｃｏｍなどの定められた電圧が印加される。
【００３０】
色表示を実現するために、各画素ＰＸが複数の原色のうちの一つの色を固有に表示したり（空間分割）、複数の原色を交互に表示したりすることにより（時間分割）、原色の空間的、時間的合計で所望の色相を表示する。原色の例には、赤色、緑色及び青色がある。図２は、各画素ＰＸが上部表示板２００において画素電極１９０と対向する対応する領域に原色のうちの一色を表示するカラーフィルタ２３０を備える空間分割の例を示す。これと異なって、カラーフィルタ２３０は、下部表示板１００の画素電極１９０上または下に形成してもよい。
【００３１】
表示板部３００の二つの表示板１００及び２００のうちの少なくとも一つの外側面には、光を偏光させる一つ以上の偏光子（図示せず）が設けられている。
【００３２】
有機発光表示装置の各画素ＰＸは、表示信号線（Ｇ１〜Ｇｎ、Ｄ１〜Ｄｍ）に接続されたスイッチングトランジスタ（図示せず）、これに接続された駆動トランジスタ（図示せず）及びストレージキャパシタ（図示せず）、並びに発光ダイオード（図示せず）を有するようにしてもよい。発光ダイオードは、画素電極（図示せず）と共通電極（図示せず）及びその間の発光部材（図示せず）を有する。
【００３３】
図１を参照する。階調信号生成部８００は画素ＰＸの透過率に関連する複数の階調信号を生成する。液晶表示装置用階調信号生成部８００の場合、共通電圧Ｖｃｏｍに対してプラスの値とマイナスとの値をそれぞれ有する２組の階調電圧を生成する。
【００３４】
ゲート駆動部４００は、表示板部３００のゲート線（Ｇ１〜Ｇｎ）に接続され、ゲートオン電圧（Ｖｏｎ）及びゲートオフ電圧（Ｖｏｆｆ）とそれぞれ同一である二つの値を有するゲート信号をゲート線（Ｇ１〜Ｇｎ）に印加する。ゲート駆動部４００は、表示板部３００に集積され、複数の駆動回路（図示せず）を有する。ゲート駆動部４００を構成する各々の駆動回路は、一つのゲート線（Ｇ１〜Ｇｎ）に接続され、複数のＮ型、Ｐ型、相補型多結晶シリコン薄膜トランジスタからなる。しかし、ゲート駆動部４００を集積回路（ＩＣ）チップの形態で表示板部３００上に装着したり、フレキシブルプリント回路（ＦＰＣ）フィルム上に装着したりしてもよい。後者の場合、フレキシブルプリント回路フィルムが表示板部３００上に設けられる。
【００３５】
データ駆動部５００は、表示板部３００のデータ線（Ｄ１〜Ｄｍ）に接続され、階調信号生成部８００からの階調電圧を選択してデータ電圧としてデータ線（Ｄ１〜Ｄｍ）に印加する。また、データ駆動部５００は、表示板部３００に集積されるようにしてもよく、一つ以上の集積回路チップの形態で表示板部３００上に装着されるようにしてもよく、また、表示板部３００上に設けられたフレキシブルプリント回路（ＦＰＣ）フィルム上に装着したりしてもよい。
【００３６】
駆動部４００、５００またはこれらが装着されているフレキシブルプリント回路フィルムは、表示板部３００における表示領域（ＤＡ）の外側に位置した周辺領域に配置される。
【００３７】
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。し、信号制御部６００は、プリント回路基板（ＰＣＢ）などに装着してもよい。
【００３８】
以下、図３乃至図６を参照して図１及び図２に示した液晶表示装置の下部表示板、つまり薄膜トランジスタ表示板の一例について詳細に説明する。
【００３９】
ここで、画素ＰＸの薄膜トランジスタはＮ型である場合を例示する。また、ゲート駆動部４００及びデータ駆動部５００の薄膜トランジスタには、Ｎ型とＰ型との両方またはいずれか一方を用いてもよいが、説明の便宜上、Ｐ型薄膜トランジスタのみ例示する。
【００４０】
図３は、本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の画素部分を示した配置図であり、図４は、図３に示した薄膜トランジスタ表示板のＩＶ−ＩＶ´−ＩＶ"線に沿って断面図である。図５は、本発明の一実施形態による液晶表示装置のゲート駆動部用薄膜トランジスタを概略的に示した配置図であり、図６は、図５に示した薄膜トランジスタのＶＩ−ＶＩ´線に沿った断面図である。
【００４１】
図３乃至図６に示すように、透明な絶縁基板１１０上に酸化ケイ素（ＳｉＯ２）または窒化ケイ素（ＳｉＮｘ）などからなる遮断膜１１１が形成されている。遮断膜１１１は複層構造を有するようにしてもよい。
【００４２】
遮断膜１１１上には、多結晶シリコンなどからなる複数の画素部島状半導体１５１ａ及び駆動部島状半導体１５１ｂが形成されている。
【００４３】
各々の半導体１５１ａ及び１５１ｂは、導電性不純物を含有する不純物領域と導電性不純物を殆ど含有しない真性領域を有し、不純物領域には不純物濃度が高い高濃度領域と不純物濃度が低い低濃度領域とがある。
【００４４】
画素部半導体１５１ａの真性領域は、互いに離れている二つのチャネル領域１５４ａ及び維持領域１５７を有する。そして、高濃度不純物領域１５３ａ、１５５ａ、１５８及び１５９は、Ｎ型不純物ドーピング領域１５３ａ、１５５ａ及び１５９とＰ型不純物ドーピング領域１５８とを有し、Ｎ型不純物ドーピング領域は、チャネル領域１５４ａを中心に互いに分離されている複数のソース領域及びドレイン領域１５３ａ、１５５ａ及び１５９を有する。ソース領域及びドレイン領域の数は、本発明の実施形態より少なくまたは多くてもよく、これにより、チャネル領域の数もより少なくまたは多く形成できる。
【００４５】
そして、ソース領域及びドレイン領域１５３ａ、１５５ａ及び１５９とチャネル領域１５４ａとの間に位置した低濃度不純物領域１５２を低濃度ドーピングドレイン領域（ＬＤＤ  ｒｅｇｉｏｎ）と言い、その幅は他の領域に比べて狭い。
【００４６】
駆動部半導体１５１ｂの真性領域は、チャネル領域１５４ｂを有し、高濃度不純物領域は、Ｐ型導電性不純物がドーピングされているソース領域及びドレイン領域１５３ｂ及び１５５ｂを有する。
【００４７】
ここで、Ｐ型導電性不純物としてホウ素（Ｂ）、ガリウム（Ｇａ）などがドーピングされており、Ｎ型導電性不純物としてはリン（Ｐ）、砒素（Ａｓ）などがドーピングされている。低濃度ドーピング領域１５２は、薄膜トランジスタのリーク電流やパンチスルー現象が発生することを防止し、低濃度ドーピング領域１５２は、不純物が含まれていないオフセット（ｏｆｆｓｅｔ）領域に代替することができる。
【００４８】
半導体１５１ａ及び１５１ｂ上には、窒化ケイ素または酸化ケイ素からなる数十ｎｍの厚さのゲート絶縁膜１４０が形成されている。
【００４９】
ゲート絶縁膜１４０上には、主に横方向に延びた複数のゲート線１２１及び複数の維持電極線１３１、並びに駆動部の制御電極１２４ｂが形成されている。
【００５０】
ゲート線１２１は、ゲート信号を伝達し、半導体１５１ａの一部分が上方に突出し、半導体１５１のチャネル領域１５４ａと重畳する複数の突出部を有する。このように、チャネル領域１５４ａと重畳するゲート線１２１の一部分が薄膜トランジスタのゲート電極１２４ａとして用いられる。ゲート電極１２４ａは、低濃度ドーピング領域１５２とも重畳しているようにしてもよい。
【００５１】
ゲート線１２１の一端部はゲート駆動回路に直接接続される。
【００５２】
制御電極１２４ｂは、駆動部半導体１５１ｂのチャネル領域１５４ｂと重畳し、制御信号を印加する他の信号線（図示せず）に接続されている。
【００５３】
維持電極線１３１は、共通電極（図示せず）に印加される共通電圧など所定電圧の印加を受け、半導体１５１ａの維持領域１５７と重畳する維持電極１３７を有する。
【００５４】
ゲート線１２１、制御電極１２４ｂ及び維持電極線１３１は、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属、銀（Ａｇ）や銀合金などの銀系金属、銅（Ｃｕ）や銅合金などの銅系金属、モリブデン（Ｍｏ）やモリブデン合金などのモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタニウム（Ｔｉ）などからなるようにしてもよい。しかし、ゲート線１２１は、物理的性質が異なる二つの導電膜（図示せず）を有する多重膜構造を有するようにしてもよい。このうちの一つの導電膜は、ゲート線１２１、維持電極線１３１及び制御電極１２４ｂの信号遅延や電圧降下を低減するために、低い比抵抗（ｒｅｓｉｓｔｉｖｉｔｙ）の金属、例えば、アルミニウム系金属、銀系金属、銅系金属からなる。もう一つの導電膜は、他の物質、特にＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）及びＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）との物理的、化学的、電気的接触特性が優れた物質、例えば、モリブデン系金属、クロム、タンタル、またはチタニウムなどからなるようにしてもよい。このような組み合わせの好適な例には、クロム下部膜とアルミニウム上部膜及びアルミニウム下部膜とモリブデン上部膜がある。
【００５５】
ゲート線１２１、制御電極１２４ｂ及び維持電極線１３１の側面は、その上に形成されている薄膜が端子によって切断されること防止し、かつ接着性を向上するために基板１１０表面に対して傾斜している。
【００５６】
ゲート線１２１、制御電極１２４ｂ、維持電極線１３１及びゲート絶縁膜１４０上には、層間絶縁膜１６０が形成されている。層間絶縁膜１６０は、平坦化特性が優れて、かつ感光性を有する有機物質、プラズマ化学気相蒸着で形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなどの低誘電率絶縁物質、または無機物質である窒化ケイ素などで形成するようにしてもよい。層間絶縁膜１６０及びゲート絶縁膜１４０には、ソース領域及びドレイン領域１５３ａ、１５３ｂ、１５５ａ及び１５５ｂ並びにＰ型ドーピング領域をそれぞれ露出させる複数のコンタクトホール（接触孔）１６３、１６５、１６６、１６７及び１６８が形成されている。
【００５７】
層間絶縁膜１６０上には、複数のデータ線１７１、複数のドレイン電極１７５ａ、複数の入力電極１７３ｂ及び複数の出力電極１７５ｂが形成されている。
【００５８】
データ信号を伝達するデータ線１７１は、主に縦方向に延びてゲート線１２１と交差し、コンタクトホール１６３を介してソース領域１５３ａに接続されているソース電極１７３ａを有する。データ線１７１の一端部は、他の層または外部の駆動回路と接続するために広い面積を有するようにしてもよく、データ信号を生成するデータ駆動回路（図示せず）が基板１１０上に集積される場合、データ線１７１がデータ駆動回路に直接接続される。
【００５９】
ドレイン電極１７５ａは、ソース電極１７３ａと離れており、コンタクトホール１６５を介してドレイン領域１５５ａに接続されている。そして、ドレイン電極１７５ａは、コンタクトホール１６８を介してＰ型不純物ドーピング領域１５８に接続され、維持電極１３７とも重畳してストレージキャパシタを形成する。
【００６０】
入力電極１７３ｂと出力電極１７５ｂとは、制御電極１２４ｂを中心に互いに離れており、他の信号線（図示せず）に接続される。
【００６１】
データ線１７１、ドレイン電極１７５ａ、入力電極１７３ｂ及び出力電極１７５ｂは、モリブデン、クロム、タンタル、チタニウムなどの耐火性金属またはこれらの合金からなることが好ましい。しかし、これらもゲート線１２１のように、抵抗の低い導電膜と接触特性が良い導電膜を含む多層膜構造を有するようにしてもよい。多層膜構造の例には、既に記載したクロム下部膜とアルミニウム上部膜またはアルミニウム下部膜とモリブデン上部膜の二重膜の他にモリブデン膜／アルミニウム膜／モリブデン膜の三重膜がある。
【００６２】
データ線１７１、ドレイン電極１７５ａ、入力電極１７３ｂ及び出力電極１７５ｂの側面も基板１１０面に対して傾斜していることが好ましい。
【００６３】
データ線１７１、ドレイン電極１７５ａ、入力電極１７３ｂ、出力電極１７５ｂ及び層間絶縁膜１６０上には、平坦化特性が優れた有機物などからなる保護膜１８０が形成されている。
【００６４】
保護膜１８０は、感光性を有する物質でフォト工程のみで形成するようにしてもよい。また、保護膜１８０は、プラズマ化学気相蒸着（ＰＥＣＶＤ）で形成されるａ−Ｓｉ:Ｃ:Ｏ、ａ−Ｓｉ:Ｏ:Ｆなど誘電率４．０以下の低誘電率絶縁物質または窒化ケイ素などの無機物からなるようにしてもよく、無機物からなる下部膜と有機物からなる上部膜を含むようにしてもよい。そして、保護膜１８０は、ドレイン電極１７５ａを露出させる複数のコンタクトホール１８５及びデータ線１７１の一端部を露出させる複数のコンタクトホール１８２を有する。
【００６５】
保護膜１８０上には、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）またはＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）のように透明な導電物質、またはアルミニウムや銀などの不透明な反射性導電物質からなる画素電極１９０及び接触補助部材８２が形成されている。
【００６６】
画素電極１９０は、コンタクトホール１８５を介してソース・ドレイン領域１５５ａに接続されているドレイン電極１７５ａに接続され、ドレイン電極１７５ａからデータ電圧の印加を受ける。
【００６７】
接触補助部材８２は、データ線１７１の端部と外部装置との接着性を補完し、これらを保護する役割を果たす。データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける共通電極と共に電場を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。
【００６８】
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける共通電極２７０と共に電場を生成することによって、二つの電極１９０及び２７０間の液晶層３の液晶分子の配列を変更する。
【００６９】
図２を参照すれば、画素電極１９０と共通電極２７０とは、薄膜トランジスタＱがターンオフされた後にも、印加された電圧を液晶キャパシタＣｌｃによって維持し、画素電極１９０及びドレイン電極１７５ａの一部及び維持領域１５７と維持電極１３７を始めとする維持電極線１３１が重畳してストレージキャパシタＣｓｔを形成することによって液晶キャパシタＣｌｃの電圧維持能力が向上する。
【００７０】
本発明の実施形態で、ストレージキャパシタは、画素電極１９０と維持電極線１３１との重畳、画素電極１９０とドレイン電極１７５ａとの重畳、ドレイン電極１７５ａと維持電極１３７との重畳、及び維持電極１３７と維持領域１５７との重畳で形成される。この時、ドレイン電極１７５ａは、Ｎ型及びＰ型高濃度不純物領域と接触している。
【００７１】
このように、ドレイン電極１７５ａがＮ型及びＰ型高濃度不純物領域に同時に接触するように形成すれば、液晶表示装置が反転駆動を行なっても常に一定のストレージキャパシタを形成することができる。
【００７２】
即ち、反転駆動を行う場合、ドレイン電極１７５ａに伝達される電圧は維持電極１３７に印加される電圧より高いか低くなる。この時、ソース電極１７３ａを介してドレイン電極１７５ａに伝達される電圧が維持電極１３７に印加される電圧より高い場合には、ｐ型高濃度不純物領域と維持電極１３７との間に順方向電界が形成され、この電界が維持領域１５７のしきい電圧（Ｖｔｈ）を超過すれば、維持領域１５７と維持電極１３７との間にキャパシタが形成される。そして、ドレイン電極１７５ａに伝達される電圧が維持電極１３７に印加される電圧より低い場合には、ｎ型高濃度不純物領域と維持電極１３７との間に順方向電界が形成され、この電界が維持領域１５７のしきい電圧（Ｖｔｈ）を超過すれば、維持領域１５７と維持電極１３７との間にキャパシタが形成される。
【００７３】
このように、ドレイン電極１７５ａに伝達される電圧に関係なく常に一定の電圧を維持することができ、維持電極１３７／ゲート絶縁膜１４０／維持領域１５７の重畳で誘電層の厚さが薄いため、小さい面積でも充分なストレージキャパシタを形成することができる。そして、維持領域１５７に別途のドーピング工程なしにストレージキャパシタを形成できるので、工程が簡素化される。
【００７４】
保護膜１８０を低誘電率の有機物質で形成する場合、画素電極１９０をデータ線１７１及びゲート線１２１と重畳させて形成できるので、開口率を向上させることができる。
【００７５】
次に、図３乃至図６に示す薄膜トランジスタ表示板の製造方法について、図７Ａ乃至図１２Ｃ、図３乃至図６を参照して詳細に説明する。
【００７６】
図７Ａ及び図７Ｂは、図３乃至図６に示す薄膜トランジスタ表示板を本発明の一実施形態により製造する方法の第１工程における配置図である。図７Ｃは、各々図７Ａ及び図７ＢのＶＩＩＣ−ＶＩＩＣ’、ＶＩＩＣ’’−ＶＩＩＣ’’’線に沿った断面図である。図８Ａ及び図８Ｂは、図７Ａ乃至図７Ｃに続く工程における配置図である。図８Ｃは、各々図８Ａ及び図８ＢのＶＩＩＩＣ−ＶＩＩＩＣ’、ＶＩＩＩＣ’’−ＶＩＩＩＣ’’’線に沿った断面図である。図９は、図８Ａ乃至図８Ｃに続く工程の断面図である。図１０Ａ及び図１０Ｂは、図９に続く工程の配置図である。図１０Ｃは、各々図１０Ａ及び図１０Ｂに示すＸＣ−ＸＣ’、ＸＣ’’−ＸＣ’’’線に沿った断面図である。図１１Ａ及び図１１Ｂは、図１０Ａ及び図１０Ｂに続く工程の配置図である。図１１Ｃは、各々図１０Ａ及び図１０Ｂに示すＸＩＣ−ＸＩＣ’、ＸＩＣ’’−ＸＩＣ’’’線に沿った断面図である。図１２Ａ及び図１２Ｂは、図１１Ａ及び図１１Ｂに続く工程の配置図である。図１２Ｃは、各々図１２Ａ及び図１２ＢのＸＩＩＣ−ＸＩＩＣ’、ＸＩＩＣ’’−ＸＩＩＣ’’’線に沿った断面図である。
【００７７】
まず、図７Ａ乃至図７Ｃに示すように、透明な絶縁基板１１０上に遮断膜１１１を形成した後、化学気相蒸着（ＣＶＤ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などの方法で非晶質シリコンからなる半導体膜を形成する。
【００７８】
その後、レーザー熱処理、炉熱処理または逐次的横方向結晶化（ＳＬＳ：Sequential Lateral Solidification）法で半導体膜を結晶化する。そして、半導体膜をパターニングして島状半導体１５１ａ及び１５１ｂを形成する。
【００７９】
次に、図８Ａ乃至図８Ｃに示すように、半導体１５１ａ及び１５１ｂ上に化学気相蒸着法でゲート絶縁膜１４０を形成する。
【００８０】
次に、ゲート絶縁膜１４０上にスパッタリングなどでゲート金属膜１２０及びマスク用金属膜を連続して積層する。マスク用金属膜は、ゲート金属膜１２０と比較してエッチング選択比が大きい金属で形成し、高耐熱性、高化学性を有する物質で形成する。例えば、ゲート金属膜１２０をアルミニウムで形成する場合、マスク用金属膜はクロムで形成するのが好ましい。
【００８１】
次に、マスク用金属膜上に第１感光膜（図示せず）を形成する。第１感光膜は、駆動部半導体１５１ｂを覆って保護し、画素部半導体１５１ａの所定領域１５１ａ上にも形成される。
【００８２】
第１感光膜をエッチングマスクとしてマスク用金属膜及びゲート金属膜をエッチングして、マスク用金属部材（ＭＰ）及びその下に位置しゲート電極１２４ａを有する複数のゲート線１２１と維持電極用パターン１３０ａ及びゲート電極用パターン１２０ａとを形成する。
【００８３】
この時、エッチング時間を充分長くしてゲート用金属膜１２０がマスク用金属部材（ＭＰ）よりオーバーエッチングされるようにすれば、ゲート線１２１及びゲート電極１２４ａの幅がマスク用金属部材（ＭＰ）より狭くなる。
【００８４】
次いで、第１感光膜を除去した後、マスク用金属部材（ＭＰ）をイオン注入マスクとしてＮ型不純物イオンを高濃度に注入すれば、画素部の半導体層１５１ａにＮ型ソース・ドレイン領域１５３ａ、１５５ａ及び１５９を有する複数の高濃度不純物領域が形成される。イオン注入後、感光膜を除去することができる。
【００８５】
その後、図９に示すように、マスク用金属部材（ＭＰ）を除去した後、画素部のゲート電極１２４ａをイオン注入マスクとして島状半導体１５１ａにＮ型不純物イオンを低濃度にドーピングして複数の低濃度不純物領域１５２を形成する。このようにして、ゲート電極１２４ａの下部領域がチャネル領域１５４ａとなる。
【００８６】
低濃度不純物領域１５２は、前述したマスク用金属部材（ＭＰ）の他にゲート電極１２４の側壁にスペーサなどを設けて形成するようにしてもよい。
【００８７】
次に、図１０Ａ乃至図１０Ｃに示すように、基板１１０上に感光膜（ＰＲ）を形成する。感光膜（ＰＲ）は、維持電極用パターン１３０の所定領域を除いて画素部を覆って保護し、駆動部の所定領域上に位置する。その後、感光膜（ＰＲ）をマスクとして駆動部及び画素部の所定領域に残ったゲート金属膜１２０及び維持電極用パターン１３０をエッチングして、駆動部の制御電極１２４ｂ及び画素部の維持電極１３７を有する維持電極線１３１を完成させる。
【００８８】
次いで、制御電極１２４ｂをマスクとしてＰ型不純物イオンを高濃度に注入して半導体１５１ｂにＰ型ソース領域１５３ｂ及びドレイン領域１５５ｂと画素部のＰ型高濃度不純物領域１５８とを形成する。維持電極１３７下のドーピングされていない領域は維持領域１５７となる。
【００８９】
次に、図１１Ａ乃至図１１Ｃに示すように、基板１１０全面に層間絶縁膜１６０を積層し、フォトエッチングしてソース領域及びドレイン領域１５３ａ、１５５ａ、１５３ｂ、１５５ｂ、及び１５８をそれぞれ露出させる複数のコンタクトホール１６３、１６５、１６６、１６７及び１６８を形成する。
【００９０】
その後、層間絶縁膜１６０上にコンタクトホール１６３を介してソース-ドレイン領域１５３ａに接続されるソース電極１７３ａを有する複数のデータ線１７１とコンタクトホール１６５及び１６８を介してソース領域またはドレイン領域１５５ａ及びＰ型高濃度不純物領域１５８に接続されるドレイン電極１７５ａとを形成する。そして、コンタクトホール１６６及び１６７を介してそれぞれソース領域１５３ｂ及びドレイン領域１５５ｂに接続される入力電極１７３ｂ及び出力電極１７５ｂを形成する。
【００９１】
図１２Ａ乃至図１２Ｃに示すように、保護膜１８０を積層し、フォトエッチングして画素部のドレイン電極１７５ａを露出させる複数のコンタクトホール１８５を形成する。
【００９２】
次に、図３及び図４に示すように、保護膜１８０上にＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などのような透明な導電物質でコンタクトホール１８５を介してドレイン電極１７５ａに接続される複数の画素電極１９０を形成する。そして、基板１００と上部基板２００（図１参照）との間に液晶層を設け、本実施形態に係る表示装置が完成する。なお、本実施形態に係る表示装置を有機発光表示装置に適用する場合は、基板１００上に有機発光層やカソード等を適宜形成する。
【００９３】
以上、本発明の好適な実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
【図面の簡単な説明】
【００９４】
【図１】本発明の一実施形態による表示装置のブロック図である。
【図２】本発明の一実施形態による表示装置の一例である液晶表示装置の一つの画素に対する等価回路図である。
【図３】本発明の一実施形態による液晶表示装置用薄膜トランジスタ表示板の画素部分を示した配置図である。
【図４】図３に示す薄膜トランジスタ表示板のＩＶ−ＩＶ’−ＩＶ’’線に沿った断面図である。
【図５】本発明の一実施形態による液晶表示装置のゲート駆動部用薄膜トランジスタを概略的に示した配置図である。
【図６】図５に示す薄膜トランジスタのＶＩ−ＶＩ’線に沿った断面図である。
【図７Ａ】図３乃至図６に示した薄膜トランジスタ表示板を本発明の一実施形態により製造する方法の第１工程における配置図である。
【図７Ｂ】図３乃至図６に示した薄膜トランジスタ表示板を本発明の一実施形態により製造する方法の第１工程における配置図である。
【図７Ｃ】各々図７Ａ及び図７Ｂに示すＶＩＩＣ−ＶＩＩＣ’、ＶＩＩＣ’’−ＶＩＩＣ’’’線に沿った断面図である。
【図８Ａ】図７Ａ乃至図７Ｃに続く工程における配置図である。
【図８Ｂ】図７Ａ乃至図７Ｃに続く工程における配置図である。
【図８Ｃ】各々図８Ａ及び図８Ｂに示すＶＩＩＩＣ−ＶＩＩＩＣ’、ＶＩＩＩＣ’’−ＶＩＩＩＣ’’’線に沿った断面図である。
【図９】図８Ａ乃至図８Ｃに続く工程における断面図である。
【図１０Ａ】図９に続く工程における配置図である。
【図１０Ｂ】図９に続く工程における配置図である。
【図１０Ｃ】各々図１０Ａ及び図１０Ｂに示すＸＣ−ＸＣ’、ＸＣ’’−ＸＣ’’’線に沿った断面図である。
【図１１Ａ】図１０Ａ及び図１０Ｂに続く工程における配置図である。
【図１１Ｃ】各々図１０Ａ及び図１０Ｂに示すＸＩＣ−ＸＩＣ’、ＸＩＣ’’−ＸＩＣ’’’線に沿った断面図である。
【図１１Ｂ】図１０Ａ及び図１０Ｂに続く工程における配置図である。
【図１２Ａ】図１１Ａ及び図１１Ｂに続く工程における配置図である。
【図１２Ｂ】図１１Ａ及び図１１Ｂに続く工程における配置図である。
【図１２Ｃ】各々図１２Ａ及び図１２Ｂに示すＸＩＩＣ−ＸＩＩＣ’、ＸＩＩＣ’’−ＸＩＩＣ’’’線に沿った断面図である。
【符号の説明】
【００９５】
１１０  基板
１２４ａ、１２４ｂ  ゲート電極
１３７  維持電極
１５１ａ、１５１ｂ  半導体
１９０  画素電極
【図１】
2006227610.tif 000003
【図２】
2006227610.tif 000004
【図３】
2006227610.tif 000005
【図４】
2006227610.tif 000006
【図５】
2006227610.tif 000007
【図６】
2006227610.tif 000008
【図７Ａ】
2006227610.tif 000009
【図７Ｂ】
2006227610.tif 000010
【図７Ｃ】
2006227610.tif 000011
【図８Ａ】
2006227610.tif 000012
【図８Ｂ】
2006227610.tif 000013
【図８Ｃ】
2006227610.tif 000014
【図９】
2006227610.tif 000015
【図１０Ａ】
2006227610.tif 000016
【図１０Ｂ】
2006227610.tif 000017
【図１０Ｃ】
2006227610.tif 000018
【図１１Ａ】
2006227610.tif 000019
【図１１Ｂ】
2006227610.tif 000020
【図１１Ｃ】
2006227610.tif 000021
【図１２Ａ】
2006227610.tif 000022
【図１２Ｂ】
2006227610.tif 000023
【図１２Ｃ】
2006227610.tif 000024