(57)【要約】      （修正有）【課題】高効率な演算増幅器および振幅変調器ならびに広帯域で高効率なＥＥＲ法の送信装置を提供する。【解決手段】信号源１００から入力される信号振幅情報に従って、ドライバ回路１０８からスイッチ回路１０７を切り替える信号を出力し、演算増幅器１１３の出力にある電力増幅回路１０４の複数の電源電圧１０６を切り替える。これにより、出力すべき電圧振幅に対して線形増幅に必要な必要最小限の直流電力を与えることができ、演算増幅器１１３の高効率化が可能となる。【選択図】図１Ｂ
2006287770.tif 000002
【特許請求の範囲】
【請求項１】
信号電力を入力する差動増幅器と、
前記差動増幅器の出力電力を増幅する電力増幅回路と、
前記信号電力の電圧振幅値に応じて前記電力増幅器に加える直流電源電圧および前記電力増幅器に供給する直流電流の何れか少なくとも一方を段階的に切り替える電源制御手段とを備えた演算増幅器。
【請求項２】
前記差動増幅器の出力端と前記電力増幅回路の出力端との間に位置し、前記信号電力に対する前記電力増幅回路の出力電力の位相進み量を調整する位相補償回路をさらに備えた請求項１記載の演算増幅器。
【請求項３】
前記電源制御手段は、段階的に異なる電圧値を有し前記電力増幅回路に直流電力を供給する複数の電源回路と、前記複数の電源回路と前記電力増幅回路の間に位置し、前記複数の電源回路を選択するスイッチ回路と、前記信号電力の電圧振幅情報を元に、前記スイッチ回路を制御する制御回路とを有する請求項１または２記載の演算増幅器。
【請求項４】
前記電力増幅回路が複数設けられ、複数の電力増幅回路の出力端が共通接続され、
前記電源制御手段は、前記複数の電力増幅回路と対をなし、段階的に異なる電圧値を有し前記複数の電力増幅回路に直流電力を供給する複数の電源回路と、前記差動増幅器の出力端と前記複数の電力増幅回路の入力端との間に位置し、前記差動増幅器と前記複数の電力増幅回路との接続を選択するスイッチ回路と、前記信号電力の電圧振幅情報を元に、前記スイッチ回路を制御する制御回路とを有する請求項１または２記載の演算増幅器。
【請求項５】
前記電源制御手段は、段階的に異なる電流値を有し前記電力増幅回路に直流電流を供給する複数の電流源回路と、前記複数の電流源回路を選択するスイッチ回路と、前記信号電力の電圧振幅情報を元に、前記スイッチ回路を制御する制御回路とを有する請求項１または２記載の演算増幅器。
【請求項６】
前記電源制御手段は、段階的に異なる電圧値を有し前記電力増幅回路に直流電力を供給する複数の電源回路と、前記複数の電源回路と前記電力増幅回路の間に位置し、前記複数の電源回路を選択する第１のスイッチ回路と、段階的に異なる電流値を有し前記電力増幅回路に直流電流を供給する複数の電流源回路と、前記複数の電流源回路を選択する第２のスイッチ回路と、前記信号電力の電圧振幅情報を元に、前記第１および第２のスイッチ回路を制御する制御回路とを有する請求項１または２記載の演算増幅器。
【請求項７】
前記電力増幅回路が複数設けられ、複数の電力増幅回路の出力端が共通接続され、
前記電源制御手段は、前記複数の電力増幅回路と対をなし、段階的に異なる電圧値を有し前記複数の電力増幅回路に直流電力を供給する複数の電源回路と、前記差動増幅器の出力端と前記複数の電力増幅回路の入力端との間に位置し、前記差動増幅器と前記複数の電力増幅回路の接続を選択する第１のスイッチ回路と、段階的に異なる電流値を有し前記電力増幅回路に直流電流を供給する複数の電流源回路と、前記複数の電流源回路を選択する第２のスイッチ回路と、前記信号電力の電圧振幅情報を元に、前記第１および第２のスイッチ回路を制御する制御回路とを有する請求項１または２記載の演算増幅器。
【請求項８】
請求項１−７のいずれかに記載の演算増幅器と、
前記演算増幅器の出力を直流変換する直流直流変換器と、
前記直流直流変換器の出力を前記演算増幅器の帰還端子に帰還する帰還回路とを備えた振幅変調器。
【請求項９】
前記直流直流変換器に直流電力を供給する複数の変換器用電源回路と、前記複数の電源回路と前記直流直流変換器との間に位置し、前記複数の電源回路を選択する変換器用スイッチ回路と、前記信号電力の電圧振幅情報を元に、前記変換器用スイッチ回路を制御する変換器用制御回路とをさらに備えた請求項８記載の振幅変調器。
【請求項１０】
前記直流直流変換器が複数設けられ、複数の直流直流変換器の出力端が共通接続され、
前記演算増幅器からの出力を直流変換し、共通の出力を有する複数の直流直流変換器と、前記複数の直流直流変換器と対をなし、前記複数の直流直流変換器に直流電力を供給する複数の変換器用電源回路と、前記演算増幅器と前記複数の直流直流変換器との間に位置し、前記演算増幅器と前記複数の直流直流変換器の接続を選択する変換器用スイッチ回路と、前記信号電力の電圧振幅情報を元に、前記変換器用スイッチ回路を制御する変換器用制御回路とをさらに備えた請求項８記載の振幅変調器。
【請求項１１】
前記制御回路が複数の比較回路で構成され、
前記複数の比較回路の伝搬遅延をｔ１、前記比較回路から前記スイッチ回路への伝搬遅延をｔ２、前記スイッチ回路の伝搬遅延をｔ３、前記複数の比較回路の参照電圧を前記電力増幅回路の利得で利得倍した電圧が、前記信号電力の電圧振幅値に等しくなる時間をｔｘとし、時間ｔｘ−（ｔ１＋ｔ２＋ｔ３）での前記信号電力の電圧振幅値をＶｙとすると、前記複数の電源回路の出力電圧がＶｙより大きくなるよう前記複数の比較回路の参照電圧を選択する請求項１−７のいずれかに記載の演算増幅器。
【請求項１２】
前記制御回路が複数の比較回路で構成され、
前記複数の比較回路の伝搬遅延をｔ１、前記比較回路から前記スイッチ回路への伝搬遅延をｔ２、前記スイッチ回路の伝搬遅延をｔ３、前記複数の比較回路の参照電圧を前記電力増幅回路の利得で利得倍した電圧が、前記信号電力の電圧振幅値に等しくなる時間をｔｘとし、時間ｔｘ−（ｔ１＋ｔ２＋ｔ３）での前記信号電力の電圧振幅値をＶｙとすると、前記複数の電源回路の出力電圧がＶｙより大きくなるよう前記複数の比較回路の参照電圧を選択する請求項９または１０記載の振幅変調器。
【請求項１３】
変調信号発生装置と、
前記変調信号発生装置で生成された変調信号の振幅成分を検出する振幅検出装置と、前記変調信号発生装置で生成された変調信号の位相成分を検出する位相検出装置とで構成された位相振幅検出装置と、
前記位相振幅検出装置で検出された振幅成分が入力される請求項８−１０，１２のいずれかに記載の振幅変調器と、
前記位相振幅検出装置で検出された位相成分を搬送波周波数に変換する周波数変換装置と、
前記振幅変調器の出力と、前記周波数変換装置の出力とを入力し、変調波を生成する高周波電力増幅器とを備えた送信装置。
【請求項１４】
変調信号発生装置と、
前記変調信号発生装置で生成された変調信号の振幅成分を検出する振幅検出装置と、
前記振幅検出装置で検出された振幅成分を入力する請求項８−１０，１２のいずれかに記載の振幅変調器と、
前記変調信号発生装置で生成された変調信号を搬送波周波数に変換する周波数変換装置と、
前記振幅変調器の出力と、前記周波数変換装置の出力とを入力し、変調波を生成する高周波電力増幅器とを備えた送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＯＦＤＭ（Orthogonal Frequency Division Multiplex；直交周波数分割多重）などマルチキャリアを用いる通信方式に用いられる演算増幅器と、それを用いた振幅変調器および送信装置に関するものである。
【背景技術】
【０００２】
一般に、振幅変調を伴う変調信号、特にＱＡＭ（直交振幅変調）などの多値変調を伴う変調信号においては、アンテナへ電力を送信するための高周波電力増幅器に線形動作が必要となる。そのため、高周波電力増幅器の動作級としてはＡ級あるいはＡＢ級などが用いられてきた。
【０００３】
しかしながら、通信のブロードバンド化に伴い、ＯＦＤＭ（Orthogonal Frequency Division Multiplex；直交周波数分割多重）などマルチキャリアを用いる通信方式が利用され始めている。しかし、このような通信方式で従来のＡ級、またはＡＢ級の高周波電力増幅器を使用する場合には、高効率化が期待できない。すなわち、ＯＦＤＭでは、サブキャリアの重ね合わせによって、瞬間的に、全くランダムに大きな電力が発生する。つまり、平均電力とその瞬間最大電力との比、ＰＡＰＲ（Peak to Average Power Ratio）が大きい。そのため、瞬間最大電力も線形に増幅できるよう、常に大きな直流電力を保持している必要がある。Ａ級動作では電源効率が最大でも５０％しかなく、特にＯＦＤＭの場合は、ＰＡＰＲが大きいため電源効率は１０％程度となってしまう。
【０００４】
一方、飽和型アンプを用いることができる場合、ドレイン電流とドレイン電圧とが同時に発生する期間をできるだけ小さくしているので、消費電力を抑制することができる。飽和型アンプとは、ドレイン電圧波形が矩形になるよう高調波制御されたＦ級アンプや、ドレイン電圧波形とドレイン電流波形とが重ならないよう負荷条件を最適化したＥ級アンプやＤ級アンプをさす。
【０００５】
例えば、２００ｍＡ、３Ｖ（：Ｖｄｄ）のＤＣ電力を供給したとすると、直流電力は６００ｍＷとなる。トランジスタからなる飽和型アンプでは、トランジスタのＯＦＦ時には電流が流れず、電圧Ｖｄｄのみが印加されるため、直流消費電力は０である。一方、トランジスタのＯＮ時には２００ｍＡの電流が流れるが、トランジスタは完全に導通しているため、ドレイン−ソース間電圧ＶＤＳは飽和電圧のせいぜい０．３Ｖ程度と仮定できる。この場合、０．３×０．２＝０．０６  つまり６０ｍＷの直流電力がトランジスタの中で消費されたことになる。電源効率は実に（６００−６０）／６００＝９０％に達する。Ａ級アンプでは最大でも電源効率は５０％にしか達しないため、この効果は大きい。
【０００６】
すなわち、飽和型アンプを用いることにより、高い電源効率が実現される。しかしながら、飽和型アンプは非線形アンプであるため、ＱＡＭ信号のように変調波の振幅レベルが変化する信号では、著しく変調精度が劣化し、用いることはできない。
【０００７】
このような課題を解決すべく、カーンの方法として知られる従来のＥＥＲ法（Envelope Elimination and Restoration）が提案されている（例えば、特許文献１参照）。
【０００８】
図１６はＥＥＲ法の概略を表すブロック図である。図１６に示された送信機においては、変調信号発生手段５０によって生成された、例えばＱＡＭ信号は、振幅位相分離手段５１によって位相成分と振幅成分とに分離される。位相成分は直交信号として直交変調器５２に入力され、それによって周波数変換され、飽和型アンプ５３へ出力される。一方、振幅成分はオペアンプ５５によって、所望の振幅レベルに増幅され、直流変換器５４に入力される。直流変換器５４は、飽和型アンプ５３で必要とされる電流を、振幅成分とともに飽和型アンプ５３に出力する。飽和型アンプ５３では、高周波入力された位相成分と電源から入力された振幅成分とが掛け合わされ、ＱＡＭ変調波が復元される。
【０００９】
このような構成をとることにより、飽和型アンプなどの非線形ではあるが高効率なアンプを用いることができるため、高効率化が可能となる。
【特許文献１】米国特許第６２５６４８２Ｂ１（図面３ページ、図６）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
一般に、変調信号を振幅成分と位相成分とに分離した場合、その帯域は約５倍に広がる。例えば、無線ＬＡＮの規格である、ＩＥＥＥ８０２．１１ａ規格のＯＦＤＭ信号の場合は、ベースバンドの信号帯域が８ＭＨｚ程度であるので、４０ＭＨｚの帯域に広がることになる。しかしながら、振幅成分を変調する直流変換器５４、例えばスイッチングレギュレータの帯域がせいぜい１ＭＨｚであることから、従来の構成では、このような信号のＥＥＲ法を実現することはできない。
【００１１】
帯域を広げるには、直流変換器（スイッチングレギュレータ）５４のスイッチング素子を高速化する必要がある。ところが、スイッチング素子の高速化は低耐圧化を伴うため、これ以上の高速化は不可能と考えられる。
【００１２】
また直流変換器５４としてシリーズレギュレータを用いた場合、その直流変換量（電源電圧と振幅成分電圧の差）と高周波電力増幅器のドレイン電流の積が消費電力となる。ＯＦＤＭでは振幅成分の電圧の平均値は電源電圧の半分以下であるため、この場合も高効率化が望めない。
【００１３】
さらに、オペアンプ５５においても振幅成分を歪なく増幅するには、ピーク振幅成分以上の電源電圧を保持する必要があり、ピーク電圧と平均電圧の差が大きいＯＦＤＭでは、電源効率の低下を招く。
【００１４】
したがって、本発明の目的は、ピーク電力と平均電力の差が大きい信号電力が入力された場合、効率を大きく改善できる演算増幅器と、それを用いた振幅変調器および送信装置を提供することである。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、第１の発明の演算増幅器は、信号電力を入力する差動増幅器と、差動増幅器の出力電力を増幅する電力増幅回路と、信号電力の電圧振幅値に応じて電力増幅器に加える直流電源電圧および電力増幅器に供給する直流電流の何れか少なくとも一方を段階的に切り替える電源制御手段とを備えている。
【００１６】
この構成によれば、信号電力の電圧振幅値に応じて電力増幅器に加える直流電源電圧および電力増幅器に供給する直流電流の何れか少なくとも一方を段階的に切り替えるため、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップを、出力電力にひずみが生じない範囲で小さく抑えることができ、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間に流れる電流と上記電圧ドロップの積で決まる電力損失を小さく抑えることができる。したがって、特にピーク電力と平均電力の差が大きい信号電力が入力された場合、演算増幅器の効率を大きく改善できる。
【００１７】
第２の発明の演算増幅器は、第１の発明の演算増幅器において、差動増幅器の出力端と電力増幅回路の出力端との間に位置し、信号電力に対する電力増幅回路の出力電力の位相進み量を調整する位相補償回路をさらに備える。
【００１８】
この構成によれば、差動増幅器に正帰還がかかるのを防止することができ、安定な負帰還動作を実現することができる。
【００１９】
第３の発明の演算増幅器は、第１または第２の発明の演算増幅器において、電源制御手段が、段階的に異なる電圧値を有し電力増幅回路に直流電力を供給する複数の電源回路と、複数の電源回路と電力増幅回路の間に位置し、複数の電源回路を選択するスイッチ回路と、信号電力の電圧振幅情報を元に、スイッチ回路を制御する制御回路とを有する。
【００２０】
この構成によれば、段階的に異なる電圧値を有する複数の電源回路を設け、信号電力の電圧振幅情報に応じて電源回路を選択し、選択された電源回路の出力電圧を電源電圧として、電力増幅回路が差動増幅器から出力される電力を増幅する構成を採用している。そのため、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップを、出力電力にひずみが生じない範囲で小さく抑えることができ、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間に流れる電流と上記電圧ドロップの積で決まる電力損失を小さく抑えることができる。したがって、特にピーク電力と平均電力の差が大きい信号電力が入力された場合、演算増幅器の効率を大きく改善できる。
【００２１】
第４の発明の演算増幅器は、第１または第２の発明の演算増幅器において、電力増幅回路が複数設けられている。そして、複数の電力増幅回路の出力端が共通接続され、電源制御手段が、複数の電力増幅回路と対をなし、段階的に異なる電圧値を有し複数の電力増幅回路に直流電力を供給する複数の電源回路と、差動増幅器の出力端と複数の電力増幅回路の入力端との間に位置し、差動増幅器と複数の電力増幅回路との接続を選択するスイッチ回路と、信号電力の電圧振幅情報を元に、スイッチ回路を制御する制御回路とを有する。
【００２２】
この構成によれば、段階的に電圧値を有する複数の電源回路を設け、信号電力の電圧振幅情報に応じて電源回路を選択し、選択された電源回路の出力電圧を電源電圧として、電力増幅回路が差動増幅器から出力される電力を増幅する構成を採用している。そのため、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップを、出力電力にひずみが生じない範囲で小さく抑えることができ、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間に流れる電流と上記電圧ドロップの積で決まる電力損失を小さく抑えることができる。したがって、特にピーク電力と平均電力の差が大きい信号電力が入力された場合、演算増幅器の効率を大きく改善できる。
【００２３】
また、第３の発明と異なり、電源回路と電力増幅回路の間にスイッチ回路がなく、スイッチ回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップと、スイッチ回路を流れる電流との積で決まる消費電力が削減できる。したがって、第３の発明の構成に比べて、さらに電力損失を低減する演算増幅器を提供できる。
【００２４】
第５の発明の演算増幅器は、第１または第２の発明の演算増幅器において、電源制御手段が、段階的に異なる電流値を有し電力増幅回路に直流電流を供給する複数の電流源回路と、複数の電流源回路を選択するスイッチ回路と、信号電力の電圧振幅情報を元に、スイッチ回路を制御する制御回路とを有する。
【００２５】
この構成によれば、段階的に異なる電流値を有する複数の電流源回路を設け、信号電力の電圧振幅情報に応じて電流源回路を選択し、選択された電流源回路のバイアス電流によって、電力増幅回路が差動増幅器から出力される電力を増幅する構成を採用している。そのため、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電流を、出力電力にひずみが生じない範囲で小さく抑えることができ、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップと前記電流との積で決まる電力損失を小さく抑えることができる。したがって、特にピーク電力と平均電力の差が大きい信号電力が入力された場合、演算増幅器の効率を大きく改善できる。
【００２６】
また、電源回路が複数必要ないため、電源回路に付随する受動素子を削減でき、実装面積の削減と部品点数の削減による低コスト化が可能となる。
【００２７】
第６の発明の演算増幅器は、第１または第２の発明の演算増幅器において、電源制御手段が、段階的に異なる電圧値を有し電力増幅回路に直流電力を供給する複数の電源回路と、複数の電源回路と電力増幅回路の間に位置し、複数の電源回路を選択する第１のスイッチ回路と、段階的に異なる電流値を有し電力増幅回路に直流電流を供給する複数の電流源回路と、複数の電流源回路を選択する第２のスイッチ回路と、信号電力の電圧振幅情報を元に、第１および第２のスイッチ回路を制御する制御回路とを有する。
【００２８】
この構成によれば、段階的に異なる電圧値を有する複数の電源回路と、段階的に異なる電流値を有する複数の電流源回路とを両方設け、信号電力の電圧振幅情報に応じて電源回路と電流源回路とを選択し、選択された電源回路の出力電圧を電源電圧として、また選択された電流源回路のバイアス電流によって、電力増幅回路が差動増幅器から出力される電力を増幅する構成を採用している。そのため、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップを、出力電力にひずみが生じない範囲で小さく抑えることができ、また、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電流を、出力電力にひずみが生じない範囲で小さく抑えることができ、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間に流れる電流と電圧ドロップの積で決まる電力損失を第３−５の発明よりさらに小さく抑えることができる。したがって、特にピーク電力と平均電力の差が大きい信号電力が入力された場合、演算増幅器の効率を大きく改善できる。
【００２９】
第７の発明の演算増幅器は、第１または第２の発明の演算増幅器において、電力増幅回路が複数設けられ、複数の電力増幅回路の出力端が共通接続されている。そして、電源制御手段が、複数の電力増幅回路と対をなし、段階的に異なる電圧値を有し複数の電力増幅回路に直流電力を供給する複数の電源回路と、差動増幅器の出力端と複数の電力増幅回路の入力端との間に位置し、差動増幅器と複数の電力増幅回路の接続を選択する第１のスイッチ回路と、段階的に異なる電流値を有し電力増幅回路に直流電流を供給する複数の電流源回路と、複数の電流源回路を選択する第２のスイッチ回路と、信号電力の電圧振幅情報を元に、第１および第２のスイッチ回路を制御する制御回路とを有する。
【００３０】
この構成によれば、段階的に異なる電圧値を有する複数の電源回路と、段階的に異なる電流値を有する複数の電流源回路とを両方設け、信号電力の電圧振幅情報に応じて電源回路と電流源回路とを選択し、選択された電源回路の出力電圧を電源電圧として、また選択された電流源回路のバイアス電流によって、電力増幅回路が差動増幅器から出力される電力を増幅する構成を採用している。そのため、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップを、出力電力にひずみが生じない範囲で小さく抑えることができ、また、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間の電流を、出力電力にひずみが生じない範囲で小さく抑えることができ、電力増幅回路を構成するトランジスタのコレクタ−エミッタ間に流れる電流と電圧ドロップの積で決まる電力損失を第３−５の発明よりさらに小さく抑えることができる。したがって、特にピーク電力と平均電力の差が大きい信号電力が入力された場合、演算増幅器の効率を大きく改善できる。
【００３１】
また、第６の発明と異なり、電源回路と電力増幅回路の間にスイッチ回路がなく、スイッチ回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップと、スイッチ回路を流れる電流との積で決まる消費電力が削減できる。したがって、第６の発明の構成に比べて、さらに電力損失を低減する演算増幅器を提供できる。
【００３２】
第８の発明の振幅変調器は、第１−７のいずれかの発明の演算増幅器と、演算増幅器の出力を直流変換する直流直流変換器と、直流直流変換器の出力を演算増幅器の帰還端子に帰還する帰還回路とを備えている。
【００３３】
この構成によれば、第１−７の発明よりなる高効率化な演算増幅器を用いることができるため、振幅変調器の消費電流を小さく抑えることができる。
【００３４】
第９の発明の振幅変調器は、第８の発明の振幅変調器において、直流直流変換器に直流電力を供給する複数の変換器用電源回路と、複数の電源回路と直流直流変換器との間に位置し、複数の電源回路を選択する変換器用スイッチ回路と、信号電力の電圧振幅情報を元に、変換器用スイッチ回路を制御する変換器用制御回路とをさらに備えている。
【００３５】
この構成によれば、第１−７の発明よりなる高効率化な演算増幅器を用いることができるため、振幅変調器を構成する演算増幅器の消費電流を小さく抑えることができる。また、段階的に異なる電圧値を有する複数の変換器用電源回路を設け、信号電力の電圧振幅情報に応じて変換器用電源回路を選択し、選択された変換器用電源回路の出力電圧を電源電圧として、直流直流変換器が演算増幅器から出力される電力を直流変換する構成を採用している。そのため、直流直流変換器を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップを、出力電力にひずみが生じない範囲で小さく抑えることができ、直流直流変換器を構成するトランジスタのコレクタ−エミッタ間に流れる電流と上記電圧ドロップの積で決まる電力損失を小さく抑えることができる。したがって、第８の発明の振幅変調器に比べさらに消費電流を小さく抑えることができる。
【００３６】
第１０の発明の振幅変調器は、第８の発明の振幅変調器において、直流直流変換器が複数設けられ、複数の直流直流変換器の出力端が共通接続されている。そして、演算増幅器からの出力を直流変換し、共通の出力を有する複数の直流直流変換器と、複数の直流直流変換器と対をなし、複数の直流直流変換器に直流電力を供給する複数の変換器用電源回路と、演算増幅器と複数の直流直流変換器との間に位置し、演算増幅器と複数の直流直流変換器の接続を選択する変換器用スイッチ回路と、信号電力の電圧振幅情報を元に、変換器用スイッチ回路を制御する変換器用制御回路とをさらに備えている。
【００３７】
この構成によれば、第１−７の発明よりなる高効率化な演算増幅器を用いることができるため、振幅変調器を構成する演算増幅器の消費電流を小さく抑えることができる。また、段階的に異なる電圧値を有する複数の電源回路を設け、信号電力の電圧振幅情報に応じて電源回路を選択し、選択された電源回路の出力電圧を電源電圧として、直流直流変換器が演算増幅器から出力される電力を直流変換する構成を採用している。そのため、直流直流変換器を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップを、出力電力にひずみが生じない範囲で小さく抑えることができ、直流直流変換器を構成するトランジスタのコレクタ−エミッタ間に流れる電流と上記電圧ドロップの積で決まる電力損失を小さく抑えることができる。
【００３８】
また、第９の発明と異なり、電源回路と電力増幅回路の間にスイッチ回路がなく、スイッチ回路を構成するトランジスタのコレクタ−エミッタ間の電圧ドロップと、スイッチ回路を流れる電流との積で決まる消費電力が削減できる。したがって、第９の発明の構成に比べて、さらに電力損失を低減する振幅変調器を提供できる。
【００３９】
第１１の発明の演算増幅器は、第１−７のいずれかの発明の演算増幅器において、制御回路が複数の比較回路で構成されている。そして、複数の比較回路の伝搬遅延をｔ１、比較回路からスイッチ回路への伝搬遅延をｔ２、スイッチ回路の伝搬遅延をｔ３、複数の比較回路の参照電圧を電力増幅回路の利得で利得倍した電圧が、信号電力の電圧振幅値に等しくなる時間をｔｘとし、時間ｔｘ−（ｔ１＋ｔ２＋ｔ３）での信号電力の電圧振幅値をＶｙとすると、複数の電源回路の出力電圧がＶｙより大きくなるよう複数の比較回路の参照電圧を選択する。
【００４０】
この構成によれば、制御回路からスイッチ回路に至る伝搬遅延によって生じる、電力増幅器を構成するトランジスタのコレクタ−エミッタ間電圧の逆転現象を防ぐことができ、逆転現象によって生じる出力電圧振幅のひずみを防ぐことができる。
【００４１】
第１２の発明の振幅変調器は、第９または第１０の振幅変調器において、制御回路が複数の比較回路で構成されている。そして、複数の比較回路の伝搬遅延をｔ１、比較回路からスイッチ回路への伝搬遅延をｔ２、スイッチ回路の伝搬遅延をｔ３、複数の比較回路の参照電圧を電力増幅回路の利得で利得倍した電圧が、信号電力の電圧振幅値に等しくなる時間をｔｘとし、時間ｔｘ−（ｔ１＋ｔ２＋ｔ３）での信号電力の電圧振幅値をＶｙとすると、複数の電源回路の出力電圧がＶｙより大きくなるよう複数の比較回路の参照電圧を選択する。
【００４２】
この構成によれば、制御回路からスイッチ回路に至る伝搬遅延によって生じる、電力増幅器および直流直流変換器を構成するトランジスタのコレクタ−エミッタ間電圧の逆転現象を防ぐことができ、逆転現象によって生じる出力電圧振幅のひずみを防ぐことができる。
【００４３】
第１３の発明の送信装置は、変調信号発生装置と、変調信号発生装置で生成された変調信号の振幅成分を検出する振幅検出装置と、変調信号発生装置で生成された変調信号の位相成分を検出する位相検出装置とで構成された位相振幅検出装置と、位相振幅検出装置で検出された振幅成分が入力される第８−１０，１２のいずれかの発明の振幅変調器と、位相振幅検出装置で検出された位相成分を搬送波周波数に変換する周波数変換装置と、振幅変調器の出力と、周波数変換装置の出力とを入力し、変調波を生成する高周波電力増幅器とを備えている。
【００４４】
この構成によれば、第９−１１の発明からなる高効率化な振幅変調器を用い、さらに高周波電力増幅器を高効率動作が可能な飽和動作をさせることができるため、送信装置の消費電流を小さく抑えることができる。
【００４５】
第１４の発明の送信装置は、変調信号発生装置と、変調信号発生装置で生成された変調信号の振幅成分を検出する振幅検出装置と、振幅検出装置で検出された振幅成分を入力する第８−１０，１２のいずれかの発明の記載の振幅変調器と、変調信号発生装置で生成された変調信号を搬送波周波数に変換する周波数変換装置と、振幅変調器の出力と、周波数変換装置の出力とを入力し、変調波を生成する高周波電力増幅器とを備えている。
【００４６】
この構成によれば、第８−１１の発明からなる高効率化な振幅変調器を用い、さらに高周波電力増幅器を高効率動作が可能な飽和動作をさせることができるため、送信装置の消費電流を小さく抑えることができる。また、位相成分の代わりにＩＱ直交変調波を高周波電力増幅器で飽和させた擬似位相成分を用いるため、高周波電力増幅器に至る信号経路において位相成分が帯域制限を受けることによって生じる変調精度の劣化を生じない。
【発明の効果】
【００４７】
以上、詳細に説明したように、本発明によれば、高効率な演算増幅器、並びに振幅変調器および送信装置を提供できるとともに、高周波電力増幅器を飽和型として動作させることができるＥＥＲ法において広帯域でかつ高効率な動作を可能とする。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４９】
（実施の形態１）
以下、図面を参照して本発明の実施の形態１について説明する。
【００５０】
図１Ａ、１Ｂは本発明の実施の形態１による演算増幅器の回路図を示している。
【００５１】
この演算増幅器１１３は、図１Ａ、１Ｂに示すように、信号源１００と、差動増幅器１０３と、電力増幅器回路１０４と、位相補償回路１０５と、複数の電源回路１０６と、スイッチ回路１０７と、ドライバ回路１０８で構成されている。ここで、複数の電源回路１０６と、スイッチ回路１０７と、ドライバ回路１０８で電源制御手段が構成されている。
【００５２】
差動増幅器１０３は、例えば、ＮＰＮトランジスタで構成された差動対１０１と、例えば、ＰＮＰトランジスタで構成されたカレントミラー回路１０２とで構成されている。電力増幅器回路１０４は、例えば、ＰＮＰトランジスタで構成されている。位相補償回路１０５は、例えば、容量と抵抗の直列接続で構成されている。複数の電源回路１０６は、それぞれ例えば、ＤＣ−ＤＣコンバータで構成されている。
【００５３】
スイッチ回路１０７は、例えば、複数のＮＰＮトランジスタ１０７１と、複数のＮＰＮトランジスタ１０７１と対をなし、複数のＮＰＮトランジスタ１０７１のベース電流をＯＮ／ＯＦＦ制御する複数のＮＭＯＳトランジスタ１０７２と、複数のＮＰＮトランジスタ１０７１と対をなし、複数のＮＰＮトランジスタ１０７１に直流バイアスを供給する複数の電流源１０７３と複数の抵抗１０７４の直列接続回路とで構成されている。ドライバ回路１０８は、複数の比較器で構成されている。符号１１２は出力端子である。
【００５４】
本実施の形態では、演算増幅器１１３を正帰還型増幅器として使用する例について述べる。したがって、帰還回路１０９は負帰還端子１１１に出力信号を帰還する構成となっている。
【００５５】
また、本実施の形態では、端子１１４に与えられる電圧と電流源となるＮＰＮトランジスタ１１５の面積比とによって、差動増幅器１０３と電力増幅回路１０４に与えられるバイアス電流が決定される。
【００５６】
次に動作について説明する。信号源１００で生成された電圧信号は、演算増幅器１１３の正帰還端子１１０に入力され、差動対１０１に入力される。差動対１０１では差動対１０１を構成するトランジスタの動作点に依存するトランスコンダクタンスｇｍ１によって、信号源１００から入力された信号の電圧振幅Ｖｉｎ１を次式で表される電流Ｉ１に変換
する。
【００５７】
【数１】
2006287770.tif 000003
上記電流Ｉ1はカレントミラー回路１０２によって差動対１０１の負帰還端子１１１につながるトランジスタ側に、同じ大きさの電流を生じさせる。また、演算増幅器１１３の負帰還端子１１１につながるトランジスタには正帰還端子１１０で生じた電流がエミッタを介して、エミッタからコレクタの方向に電流Ｉ１が流入するため、差動増幅器１０３の出力ではキルヒホッフの法則より合計２×Ｉ１の電流が出力される。
【００５８】
出力電流は、カレントミラー回路１０２の出力コンダクタンスと、差動対１０１の出力コンダクタンスおよび電力増幅回路１０４の入力インピーダンスの並列インピーダンスによって電圧変換され、電力増幅回路１０４の入力電圧振幅Ｖｉｎ２を生じる。電力増幅回路１０４に入力された電圧振幅Ｖｉｎ２は電力増幅回路１０４のトランスコンダクタンスｇｍ２によって電流変換され、次式で表される出力電流Ｉ２を生じる。
【００５９】
【数２】
2006287770.tif 000004
上記電流Ｉ２は電力増幅回路１０４の出力コンダクタンスと電力増幅回路１０４の電流源の出力コンダクタンスと帰還回路１０９のインピーダンスの並列インピーダンスで電圧変換される。
【００６０】
この出力電圧は、帰還回路１０８によって分圧され、演算増幅器１１３の負帰還端子１１１に出力振幅のＲ１２／（Ｒ１１＋Ｒ１２）の電圧振幅がフィードバックされる。
【００６１】
ここで、負帰還端子１１１にフィードバックされる電圧振幅と正帰還端子１１０に入力される電圧振幅の大きさに差がある場合、差動増幅器１０３は大きな出力電流を生じるため、出力電圧の利得は増加する。したがって、最終的には、入力電圧とフィードバック電圧の振幅は同じ大きさになり、収束する。
【００６２】
しかしながら、負帰還端子１１１に帰還される電圧の位相が入力の電圧振幅に対し１８０°反転した電圧振幅になると、差動増幅器１０３に正帰還がかかり、差動対１０１の２つの入力端子が同相で動作する。したがって、利得は増加し続け差動増幅器１０３の出力振幅限界で振幅は飽和する、いわゆる発振状態となってしまう。
【００６３】
位相補償回路１０５はこのような発振を抑制するため、電力増幅回路１０４の出力電圧振幅と差動対１０１に入力される入力電圧振幅の位相差を演算増幅器１１３が利得を有する範囲で１８０°を超えないよう、一般には１３５°以下になるように出力電圧の位相を調整する。
【００６４】
上述のような演算増幅器の基本的な動作に加えて、本実施の形態における演算増幅器１１３は以下のような機能を有する。すなわち、電力増幅回路１０４のエミッタ端子には複数の電源回路１０６が接続されており、ドライバ回路１０８によってドライブされたスイッチ回路１０７で、上記複数の電源回路１０６が切り替わり、電力増幅回路１０４の電力増幅回路１０４を構成するトランジスタのエミッタ−コレクタ間電圧を小さくするように動作する。したがって、演算増幅器１１３は高効率な動作が可能となる。
【００６５】
ここで、ドライバ回路１０８の構成とドライブ方法について説明する。図２Ａはドライバ回路１０８の詳細を示す回路図であり、図２Ｂは信号電圧振幅に対する出力論理信号を示す波形図である。図２Ａにおいて、符号２００はコンパレータを示し、符号２０１はインバータを示し、符号２０２は参照電圧端子を示し、符号２０３は入力端子を示し、符号２０４は端子Ａを示し、符号２０５は端子Ｂを示している。図２Ｂにおいて、符号２０６は電力増幅回路１０４から出力される電圧振幅を示し、符号２０７は参照電圧を演算増幅器の利得倍した電圧を示し、符号２０８は端子Ａの論理振幅を示し、符号２０９は端子Ｂの論理振幅を示す。
【００６６】
ドライバ回路１０８はコンパレータ２００と、インバータ２０１とよりなる比較回路によって構成される。参照電圧端子２０２には例えば電源電圧を抵抗分圧した参照電圧が与えられる。入力端子２０３に入力された電圧振幅は参照電圧と比較され、本実施の形態では参照電圧より大きな電圧の場合、コンパレータ２００の出力はＨｉｇｈとなり、逆に小さい場合はＬｏｗとなる。端子Ａ２０５にはコンパレータ２００と同じ論理が出力され、端子Ｂ２０４にはインバータ２０１によって端子Ａ２０５とは逆の論理が出力される。
【００６７】
図３Ａはコンパレータ２００の代わりにヒステリシスコンパレータ３００を用いた時のドライバ回路１０８の回路図であり、図３Ｂは信号電圧振幅に対する出力論理信号を示す波形図である。図３Ａにおいて、符号Ｒ１，Ｒ２は抵抗を示す。図３Ｂにおいて、符号３０１は（数３）で表される閾値電圧ＶｔｈＨを示し、符号３０２は（数４）で表される閾値電圧ＶｔｈＬを示す。
【００６８】
【数３】
2006287770.tif 000005
【００６９】
【数４】
2006287770.tif 000006
ヒステリシスコンパレータを用いることにより、入力信号の雑音に対して耐性が向上する。
【００７０】
次に参照電圧の決め方について説明する。図４（Ａ）、（Ｂ）はドライバ回路１０８から出力されたコントロール信号によって最終的に電力増幅回路１０４のエミッタ端子に出力される電源電圧４００と、電力増幅回路１０４のコレクタ端子に出力される出力電圧振幅４０１との関係を表したものである。図４（Ａ）は信号遅延を考慮しない場合を示し、図４（Ｂ）は信号遅延を考慮した場合を示している。
【００７１】
図１Ａ，１Ｂから明らかなように、複数の電源回路１０６を選択する信号経路と入力電圧振幅が電力増幅回路１０４に出力されるまでの信号経路との伝搬遅延は異なるため、一般には図４（Ａ）に示すように二つの信号（電力増幅回路１０４のエミッタ電圧４００，電力増幅回路１０４のコレクタ電圧４０１）には遅延が生じる。本実施の形態では電源回路１０６を選択する信号経路の方が遅いと仮定する。
【００７２】
このような遅延は図４（Ａ）に示すように電力増幅回路１０４のエミッタ電圧Ｖｅとコレクタ電圧Ｖｃの逆転現象を生じるため、逆転が生じるタイミングで電流が逆流したり、あるいは阻止されたりすることによって、致命的な信号伝搬エラーを生じる。
【００７３】
そこで、図４（Ｂ）に示すように、参照電圧を選ぶ際、遅延分だけ先にコントロール信号を出力する必要がある。
【００７４】
本実施の形態では、参照電圧を遅延が存在しない場合の参照電圧より低く設定することにより、コントロール信号のタイミングを早める方法について説明する。
【００７５】
遅延を考慮しない参照電圧は次のように選ばれる。演算増幅器１１３の電圧利得（閉ループ利得）をＡ、複数の電源回路１０６の低電圧選択時出力電圧をＶＬ、スイッチ回路１０７のＮＰＮトランジスタ１７０１の動作時ドロップ電圧Ｖｄ、電力増幅回路１０４のコレクタ−エミッタ間飽和電圧Ｖｓａｔとすると、参照電圧Ｖｒｅｆは
【００７６】
【数５】
2006287770.tif 000007
となる。
【００７７】
次に遅延を考慮した参照電圧は次のように決定する。ドライブ回路１０８の伝搬遅延、ドライブ回路１０８からスイッチ回路１０７に至る伝搬遅延、スイッチ回路１０７の伝搬遅延をそれぞれｔ１、ｔ２、ｔ３とする。入力信号の参照電圧Ｖｒｅｆ付近のスルーレートＳｌがあらかじめわかっているとすると、遅延による電圧差ΔＶは
【００７８】
【数６】
2006287770.tif 000008
となる。
【００７９】
したがって、遅延を考慮した参照電圧はＶｒｅｆ―ΔＶで求められる。遅延考慮後は図４（Ｂ）のように、電力増幅回路１０４のコレクタ電圧とエミッタ電圧の逆転現象は生じない。
【００８０】
次に本実施例によって達成される効率について説明する。差動増幅器１０３の消費電力は、電力増幅回路１０４の消費電力に比べれば一般に無視できるため、演算増幅器１１３の消費電流は電力増幅回路１０４によって決定されると仮定する。演算増幅器１１３は線形増幅を前提とするため、動作点は電圧、電流振幅範囲の中点であると考えられる。
【００８１】
ここで、考える信号の最大振幅が３Ｖｐｐで平均振幅が０．３Ｖｐｐであるとし、０．３Ｖｐｐ以上の現れる確率が１０%であるとする。
【００８２】
電力増幅回路１０４の動作点は定電流源をなすＮＰＮトランジスタ１１５によって決定されるため、最大振幅時も平均振幅時も同じ電流がバイアス電流として流れている。この電流を１０ｍＡとすると、従来の一電源の演算増幅器の消費電力は、
１０ｍＡ＊３Ｖ＝３０ｍＷ
となる。
【００８３】
一方、本実施の形態による演算増幅器１１３においては、平均電圧時には電源回路１０６を選択することにより、低い電源を選択することができる。低い電源の電圧を１．５Ｖ＋０．３＝１．８Ｖとすれば、平均振幅時の電圧も線形に増幅できる。したがって、本実施の形態による消費電力は、
１．８Ｖ＊１０ｍＡ＊０．９＋３Ｖ＊１０ｍＡ＊０．１＝１９．２ｍＷ
となり、従来の演算増幅器に比べて本実施の形態の演算増幅器１１３は１．６倍の高効率化が達成できたことになる。
【００８４】
以上本実施の形態の構成によれば、演算増幅器１１３の入力電圧振幅に応じて、演算増幅器１１３の電力増幅回路１０４の電源電圧を選択することにより演算増幅器の高効率化が図れる。
【００８５】
また、ドライブ回路１０８の参照電圧を、遅延を考慮して設計することにより、電力増幅回路１０４のコレクタ電圧とエミッタ電圧の逆転を防ぐことができ、出力信号電圧にひずみを生じない。
【００８６】
なお、本実施の形態ではドライブ回路１０８は演算増幅器１１３の中に含まれていたが、演算増幅器１１３の外にあって、例えば入力信号電圧を生成するデジタル信号処理ＬＳＩの中にあってもよい。この場合は、信号処理ＬＳＩはドライブ回路１０８の参照電圧の設定方法と同じ考え方でスライス電圧を設定し、その電圧との比較でスイッチ回路１０７をドライブする信号を出力する。
【００８７】
（実施の形態２）
以下、図面を参照して本発明の実施の形態２について説明する。
【００８８】
図５Ａ、５Ｂは本発明の実施の形態２による演算増幅器５０３の回路図を示している。
【００８９】
本実施の形態は、複数のＮＭＯＳトランジスタ５０２１で構成されるスイッチ回路５０２を差動増幅器１０３と複数の電力増幅回路５０１の間に配したところが実施の形態１と異なる。実施の形態１と同じ機能を有する部分は簡単のため同じ符号を付し、説明は省略する。ここで、複数の電源回路１０６と、スイッチ回路５０２と、ドライバ回路１０８で電源制御手段が構成されている。
【００９０】
スイッチ回路５０２の動作について説明する。スイッチ回路５０２は差動増幅器１０３が出力する電流をＯＮ／ＯＦＦする。またスイッチ回路５０２と対をなす複数の電力増幅回路５０１はスイッチ回路５０２でＯＮ／ＯＦＦされる差動増幅器の出力電流によってＯＮ／ＯＦＦされる。複数の電力増幅回路５０１にはそれぞれ複数の電源回路１０６が接続され、それぞれ、出力できる電力が異なる。たとえば、平均電圧付近の電圧振幅では低い電圧を給する電源回路につながる電力増幅回路を選択し、最大電圧付近の電圧振幅では高い電圧を給する電源回路につながる電力増幅回路を選択する。
【００９１】
次にドライブ回路１０８の参照電圧の設定方法について説明する。各電力増幅回路が選択された際、コレクタ電圧と電源回路の出力電圧が、電力増幅器のエミッタコレクタ間飽和電圧以下にならないように、ドライブ回路１０８の参照電圧を選択する。すなわち、演算増幅器５０３の電圧利得（閉ループ利得）をＡ、複数の電源回路１０６の低電圧選択時出力電圧をＶＬ、複数の電力増幅回路５０１のコレクタ−エミッタ間飽和電圧Ｖｓａｔ、とすると参照電圧Ｖｒｅｆは
【００９２】
【数７】
2006287770.tif 000009
となる。
【００９３】
さらに実施の形態１と同様、遅延を考慮してドライブ回路１０８の伝搬遅延、ドライブ回路１０８からスイッチ回路５０２に至る伝搬遅延、スイッチ回路５０２の伝搬遅延、それぞれｔ１、ｔ２、ｔ３とする。信号の参照電圧Ｖｒｅｆ付近のスルーレートＳｌがあらかじめわかっているとすると、遅延による電圧差ΔVは
【００９４】
【数８】
2006287770.tif 000010
となる。
【００９５】
したがって、遅延を考慮した参照電圧はＶｒｅｆ―ΔVで求められる。
【００９６】
本実施の形態の構成により、複数の電源回路１０６と電力増幅器１０４の間のスイッチ回路１０７が存在しないため、ＮＰＮトランジスタ１０７１の電圧ドロップの影響がなくなり、電力増幅回路１０４を流れる電流と、電圧ドロップの積で決まる消費電力の削減が可能となり、実施の形態１に比べて高効率化が期待できる。
【００９７】
また実施の形態１では、激しく変化する電圧信号の場合、図４（Ａ）、（Ｂ）に示すように、切替が少なくなり、高効率化に不利であるが、本実施の形態ではスイッチ回路５０２が簡単化できるためスイッチ回路の伝搬遅延が小さくなり、参照電圧を高く設定できる。そのため、実施の形態１に比べて電圧の切替をより多くできるようになり、その結果、高効率化が可能となる。
【００９８】
（実施の形態３）
以下、図面を参照して本発明の実施の形態３について説明する。
【００９９】
図６Ａ、６Ｂは本発明の実施の形態３による演算増幅器６０３の回路図を示している。本実施の形態は、実施の形態１、２が複数の電源回路１０６で電力増幅回路１０４、５０１に与える直流電力を変えていたのに対し、本実施の形態では、電力増幅回路１０４のエミッタ端子は固定電源に接続し、複数の電流源回路６０２を用いて電力増幅回路１０４に供給するバイアス電流を切り替えるところが異なる。実施の形態１、２と同じ機能を有する部分は簡単のため同じ符号を付し、説明は省略する。ここで、複数の電流源回路６０２１０６と、スイッチ回路６０１と、ドライバ回路１０８で電源制御手段が構成されている。
【０１００】
スイッチ回路６０１の動作について説明する。スイッチ回路６０１は複数の電流源６０１３と電力増幅回路１０４のバイアス電流を供給する複数の電流源回路６０２とカレントミラーをなすダイオード接続ＮＰＮトランジスタ６０１１と上記ダイオード接続ＮＰＮトランジスタ６０１１をバイパスするＮＭＯＳトランジスタ６０１２で構成される。そして、ドライブ回路１０８のコントロール信号によって、ＮＭＯＳトランジスタ６０１２がＯＮ／ＯＦＦすることにより電流源回路６０２のベース電圧が動作電圧とＧＮＤに切り替えられ、それによって電流源回路６０２の切替を行う。
【０１０１】
本実施の形態における参照電圧の設定の方法について説明する。実施の形態１，２では一定電流がバイアス電流として、電力増幅回路１０４、５０１に供給されていたため、動作点７０２は変化しないが、本実施の形態では、電流源回路６０２が切り替えられることにより、動作点７１１から７１２、７１２から７１１と変化する。
【０１０２】
図７Ａ，７Ｂは実施の形態１，２と本実施の形態３において、スイッチ回路を切り替えることによる電力増幅回路の電流電圧特性とその直流動作点、負荷線及び出力される電圧振幅の様子を表した特性図である。図７Ａ，７Ｂにおいて、符号７０１は実施の形態１，２の電流源電流を示し、符号７０２は実施の形態１，２の動作点を示し、符号７０３は実施の形態１，２，３の負荷線を示し、符号７０４は電流源となるＮＰＮトランジスタ１１５のコレクタ電圧を示し、符号７０５は複数の電源回路１０６の高い電圧を示し、符号７０６は複数の電源回路１０６の低い電圧を示し、符号７０７は電力増幅回路を構成するＰＮＰトランジスタの飽和電圧を示し、符号７０８は出力電圧振幅を示し、符号７０９は複数の電流源回路６０２の低い電流を示し、符号７１０は複数の電流源回路６０２の高い電流を示し、符号７１１は低い電流出力時の動作点を示し、符号７１２は高い電流出力時の動作点を示し、符号７１３は複数の電流源回路６０２のコレクタ電圧を示し、符号７１４は実施の形態３のＰＮＰトランジスタのエミッタ固定電圧を示す。
【０１０３】
図７Ａのように実施の形態１，２では電流源となるＮＰＮトランジスタ１１５で電力増幅回路１０４および５０１に一定のバイアス電流を与えているため、スイッチ回路１０７および５０２で電源回路１０６を選択しても、バイアス電流７０１は変化しない。
【０１０４】
電源回路１０６を切り替えることによって、電力増幅回路１０４および５０１の電流電圧特性が負荷線７０３に対してシフトする。したがって、スイッチ回路１０７の電圧ドロップを考慮しない場合、参照電圧は（ＶＬ−Ｖｓａｔ）／Ａで与えられた。
【０１０５】
このような電源切替を行うことによって、実施の形態１で説明したとおり、参照電圧より低い出力電圧範囲での消費電力を改善でき、演算増幅器としての効率は例としてあげた信号では１．６倍に上がることを説明した。
【０１０６】
一方、本実施の形態３では、電力増幅回路１０４の電源を一定にして、バイアス電流をスイッチ回路６０１によって切り替えるため、図７Ｂのように電力増幅回路１０４の電流電圧特性はシフトせず、電力増幅回路１０４の動作点が７１１から７１２、７１２から７１１へとシフトする。したがって、遅延を考慮しない参照電圧は、電流源回路６０２の低い電流７０９の動作点７１１において、線形増幅が可能な電圧範囲で決定される。
【０１０７】
電流源１の電流７０９をＩｏｐ１、電流源２の電流７１０をＩｏｐ２、電流源の飽和電圧７１３をＶｓａｔ１、電力増幅回路の飽和電圧７０７をＶｓａｔ２、固定電圧７１４をＶｄｄとすると、負荷インピーダンスが動作電流を変えても一定であるので、参照電圧Ｖｒｅｆは、
【０１０８】
【数９】
2006287770.tif 000011
で与えられる。なお、遅延を考慮する場合のΔＶは実施の形態１，２と同じであるので説明は省略する。
【０１０９】
本実施の形態の構成により、複数の電源回路を用いないため、実施の形態１，２に比べて、回路を簡素化でき、また電源回路に付随する受動素子も必要なくなり、実装面積の削減と低コスト化に有利となる。
【０１１０】
（実施の形態４）
以下、図面を参照して本発明の実施の形態４について説明する。
【０１１１】
図８Ａ、８Ｂは本発明の実施の形態４による演算増幅器８０３の回路図を示している。本実施の形態は実施の形態１と実施の形態３を組み合わせたものである。実施の形態１、３と同じ機能を有する部分は簡単のため同じ符号を付し、説明は省略する。符号８０１はドライバ回路１０８と同様の構成を有するドライバ回路である。ここで、複数の電源回路１０６と、複数の電流源回路６０２と、スイッチ回路１０７，６０１と、ドライバ回路１０８，８０１で電源制御手段が構成されている。
【０１１２】
図９は本実施の形態の動作を説明する特性図である。
【０１１３】
本実施の形態では、実施の形態３で説明した電源電圧の切替による電力増幅回路１０４の電流電圧特性のシフトと、電流源回路６０２の切替による動作点のシフトを同時に行うことになる。
【０１１４】
実施の形態３では電源電圧が一定であったが、本実施の形態では、電源電圧を低電流７０９での線形動作が可能な最低の電圧に設定することにより、実施の形態３に比べてさらに低消費電力化を可能とする。
【０１１５】
なお、本実施の形態における参照電圧の設定は、実施の形態３と同じであるため省略する。
【０１１６】
（実施の形態５）
以下、図面を参照して本発明の実施の形態５について説明する。
【０１１７】
図１０Ａ、１０Ｂは本発明の実施の形態５による演算増幅器の回路図を示している。
【０１１８】
本実施の形態は実施の形態２と実施の形態３を組み合わせたものである。実施の形態２、３と同じ機能を有する部分は簡単のため同じ符号を付し、説明は省略する。本実施の形態の動作は実施の形態４と同じであるため、説明は省略する。ここで、複数の電源回路１０６と、複数の電流源回路６０２と、スイッチ回路５０２，６０１と、ドライバ回路１０８，８０１で電源制御手段が構成されている。
【０１１９】
本実施の形態５の構成により、複数の電源回路１０６と電力増幅器１０４の間のスイッチ回路１０７が存在しないため、ＮＰＮトランジスタ１０７１の電圧ドロップの影響がなくなり、電力増幅回路１０４を流れる電流と、電圧ドロップの積で決まる消費電力の削減が可能となり、実施の形態４に比べて高効率化が期待できる。
【０１２０】
また実施の形態５では、激しく変化する電圧信号の場合、図４（Ａ）、（Ｂ）に示すように、切替が少なくなり、高効率化に不利であるが、本実施の形態ではスイッチ回路５０２が簡単化できるためスイッチ回路の伝搬遅延が小さくなり、参照電圧を高く設定できる。そのため、実施の形態４に比べて電圧の切替をより多くできるようになり、その結果、高効率化が可能となる。
【０１２１】
実施の形態３では電源電圧が一定であったが、本実施の形態では、電源電圧を低電流７０９での線形動作が可能な最低の電圧に設定することにより、実施の形態３に比べてさらに低消費電力化を可能とする。
【０１２２】
なお、本実施の形態における参照電圧の設定は、実施の形態３と同じであるため省略する。
【０１２３】
（実施の形態６）
以下、図面を参照して本発明の実施の形態５について説明する。
【０１２４】
図１１は本発明の実施の形態６による振幅変調器１１０２の回路図を示している。本実施の形態による振幅変調器１１０２は、信号源１００と、演算増幅器１１０３と、直流直流変換器に相当するエミッタフォロワ１１００と、帰還回路１０９とで構成される。符号１１０１は振幅変調出力端子を示す。なお、実施の形態１−５と同じ機能を有するものは同じ記号を付し説明は省略する。
【０１２５】
上記演算増幅器１１０３は実施の形態１−５で説明したものであり、重複を避けるため、動作の説明は省略する。
【０１２６】
信号源１００から出力された振幅変調信号は演算増幅器１１０３によって正転増幅され、直流直流変換器１１００を構成するエミッタフォロワのベース端子に入力される。直流直流変換器１１００を構成するエミッタフォロワの電圧利得は１であるため、直流直流変換器１１００の出力には演算増幅器１１０３によって正転増幅された振幅変調信号が出力される。また、電流利得は、直流直流変換器１１００を構成するエミッタフォロワのＨｆｅによって決定され、たとえば１００程度のＨｆｅがある場合、１０ｍＡのベース電流によって１Ａの出力電流が得られる。
【０１２７】
さらに出力された振幅変調信号は帰還回路１０９によって演算増幅器１１０３の負帰還端子１１１に帰還され正帰還端子１１０に入力された振幅変調信号と負帰還端子１１１に帰還される振幅変調信号の差が０になるように帰還がかかり、振幅変調器１１０２として帰還回路１０９の帰還率にしたがった電圧利得と、演算増幅器１１０３の出力電流能力と直流直流変換器１１００を構成するエミッタフォロワの電流利得との掛け算の出力電流能力を実現する。
【０１２８】
本実施の形態によれば演算増幅器１１０３が実施の形態１−５記載の高効率演算増幅器で構成されるため、高効率な振幅変調器を実現できる。
【０１２９】
（実施の形態７）
以下、図面を参照して本発明の実施の形態７について説明する。
【０１３０】
図１２は本発明の実施の形態７による振幅変調器の回路図を示している。本実施の形態による振幅変調器１２００は、信号源１００と、演算増幅器１１０３と、直流直流変換器に相当するエミッタフォロワ１１００と、帰還回路１０９と、複数の電源回路１０６と、スイッチ回路１０７と、ドライブ回路１０８とで構成される。符号１１０１は振幅変調出力端子を示す。
【０１３１】
なお、実施の形態１−５と同じ機能を有するものは同じ記号を付し説明は省略する。
【０１３２】
本実施の形態では、実施の形態１で説明した電源切替方法と同じ方法で、直流直流変換器１１００に相当するエミッタフォロワのコレクタ電圧を切り替える。
【０１３３】
ドライバ回路１０８の参照電圧は以下のようにして決定される。遅延を考慮しない参照電圧は次のように選ばれる。振幅変調器１２００の電圧利得（閉ループ利得）をＡ、複数の電源回路１０６の低電圧選択時出力電圧をＶＬ、スイッチ回路１０７のＮＰＮトランジスタ１０７１の動作時ドロップ電圧Ｖｄ、直流直流変換器に相当するエミッタフォロワ１１００のコレクタ−エミッタ間飽和電圧Ｖｓａｔとすると、参照電圧Ｖｒｅｆは
【０１３４】
【数１０】
2006287770.tif 000012
となる。
【０１３５】
次に遅延を考慮した参照電圧は次のように決定する。ドライブ回路１０８の伝搬遅延、ドライブ回路１０８からスイッチ回路１０７に至る伝搬遅延、スイッチ回路１０７の伝搬遅延をそれぞれｔ１、ｔ２、ｔ３とする。入力信号の参照電圧Ｖｒｅｆ付近のスルーレートＳｌがあらかじめわかっているとすると、遅延による電圧差ΔＶは
【０１３６】
【数１１】
2006287770.tif 000013
となる。
【０１３７】
したがって、遅延を考慮した参照電圧はＶｒｅｆ−ΔＶで求められる。
【０１３８】
本実施の形態の振幅変調器１２００は振幅変調器に入力される振幅変調信号の電圧と参照電圧とを比較して、直流直流変換器１１００に相当するエミッタフォロワのエミッタ−コレクタ間にかかる電圧が小さくなるように動作する。また振幅変調にかかる部分は実施の形態６と同じであるためここでは省略する。
【０１３９】
以上本実施の形態によれば、実施の形態１−５記載の高効率演算増幅器を用い、さらに直流直流変換器１１００のエミッタコレクタ間電圧が小さくなるように電源電圧を選択することによって直流直流変換器での消費電力を小さくすることができ、実施の形態６に比べてさらに高効率な振幅変調器を実現できる。
【０１４０】
（実施の形態８）
以下、図面を参照して本発明の実施の形態８について説明する。
【０１４１】
図１３は本発明の実施の形態８による振幅変調器の回路図を示している。本実施の形態による振幅変調器１３０１は、信号源１００と、演算増幅器１１０３と、複数の直流直流変換器に相当するエミッタフォロワ群１３００と、帰還回路１０９と、複数の電源回路１０６と、スイッチ回路５０２と、ドライブ回路１０８とで構成される。符号１１０１は振幅変調出力端子を示す。
【０１４２】
なお、実施の形態１−５と同じ機能を有するものは同じ記号を付し説明は省略する。
【０１４３】
本実施の形態では、実施の形態２で説明した電源切替方法と同じ方法で、演算増幅器１１０３から出力と複数の直流直流変換器１３００に相当するエミッタフォロワ群の信号経路を選択する。
【０１４４】
ドライバ回路１０８の参照電圧は以下のようにして決定される。振幅変調器１３０１の電圧利得をＡ、複数の電源回路１０６の低電圧出力電圧ＶＬ、複数の直流直流変換器に相当するエミッタフォロワ群１３００のコレクタエミッタ間飽和電圧Ｖｓａｔとすると、参照電圧Ｖｒｅｆは
【０１４５】
【数１２】
2006287770.tif 000014
となる。
【０１４６】
次に遅延を考慮した参照電圧は次のように決定する。ドライブ回路１０８の伝搬遅延、ドライブ回路１０８からスイッチ回路５０２に至る伝搬遅延、スイッチ回路５０２の伝搬遅延をそれぞれｔ１、ｔ２、ｔ３とする。信号の参照電圧Ｖｒｅｆ付近のスルーレートＳｌがあらかじめわかっているとすると、遅延による電圧差ΔＶは
【０１４７】
【数１３】
2006287770.tif 000015
となる。
【０１４８】
したがって、遅延を考慮した参照電圧はＶｒｅｆ−ΔＶで求められる。
【０１４９】
振幅変調器１３０１に入力される振幅変調信号の電圧と参照電圧を比較して、複数の電源回路１０５につながる複数の直流直流変換器１３００を選択することにより直流直流変換器１３００に相当するエミッタフォロワのエミッタコレクタ間にかかる電圧が小さくなるように動作する。
【０１５０】
また振幅変調にかかる部分の説明は実施の形態６と同じであるためここでは省略する。
【０１５１】
以上本実施の形態によれば、実施の形態１−５記載の高効率演算増幅器を用い、さらに複数の電源回路１０６と対をなす、複数の直流直流変換器１３００を選択することにより、直流直流変換器１３００のエミッタ−コレクタ間電圧を小さくし消費電力を小さくすることができる。さらに実施の形態７に比べて、スイッチ回路１０７が複数の電源回路１０６と複数の直流直流変換器１３００の間に存在しないため、スイッチ回路１０７の電圧ドロップによる消費電力の削減が可能となり、実施の形態７に比べてさらに高効率な振幅変調器を実現できる。
【０１５２】
（実施の形態９）
以下、図面を参照して本発明の実施の形態９について説明する。
【０１５３】
図１４は本発明の実施の形態９による送信装置の回路図を示している。本実施の形態による送信装置は、変調信号生成回路１４００と、振幅検出回路１４０２と位相検出回路１４０３とで構成される振幅位相検出回路１４０１と、直交変調器１４０４と、振幅変調器１４０５と、高周波電力増幅器１４０６とで構成される。
【０１５４】
振幅変調器１４０５は実施の形態６−８で説明した振幅変調器であり、高効率動作が可能である。
【０１５５】
以下動作について説明する。
【０１５６】
本実施の形態における送信装置は、ＥＥＲ法を行う送信装置であり、変調信号生成回路で生成された振幅を伴う変調信号Ｉ＋ｊＱは、次の式により振幅成分と位相成分に分けられる。
【０１５７】
振幅成分＝√（Ｉ2＋Ｑ2）
位相成分＝tan-1（Ｑ／Ｉ）
ここで上式の演算を行うのは振幅位相検出回路１４０１の振幅検出回路１４０２と位相検出回路１４０３である。振幅と位相に分離された信号はそれぞれ、振幅変調器１４０５と直交変調器１４０４に送られる。
【０１５８】
振幅変調器１４０５では、振幅成分が振幅変調器の有する利得だけ利得倍され、高周波電力増幅器１４０６の電源端子に入力される。一方、位相成分は直交変調器１４０４で搬送波周波数に周波数変換され、高周波電力増幅器１４０６のRF入力端子に入力される。
【０１５９】
高周波電力増幅器１４０６は、飽和型であって、直交変調器１４０４から入力される高周波信号（位相成分を周波数変換したもの）を高周波入力端子に入力し、振幅変調器によって直流変換された振幅成分を電源端子に入力し、結果として位相および振幅がともに変調された、つまり振幅と位相とが掛け合わされた変調波を出力する。
【０１６０】
ＥＥＲ法では高周波電力増幅器を飽和型でドライブすることができるため一般に高効率な送信装置を実現できる。
【０１６１】
以上本実施の形態によるＥＥＲ法によれば、ＥＥＲ法による高周波電力増幅器の高効率動作に加えて、高効率な振幅変調器を用いることにより、ＥＥＲ法としての高効率化が可能となる。
【０１６２】
（実施の形態１０）
以下、図面を参照して本発明の実施の形態１０について説明する。
【０１６３】
図１５は本発明の実施の形態１０による送信装置の回路図を示している。本実施の形態による送信装置は、変調信号生成回路１４００と、振幅検出回路１４０２と、直交変調器１４０４と、振幅変調器１４０５と、高周波電力増幅器１４０６とで構成される。実施の形態９と同じ機能を有するものは同じ記号を付し、説明は省略する。
【０１６４】
位相成分を直交変調器１４０４に入力するのではなく、変調信号をそのまま直交変調器１４０４に入力するところが実施の形態９と異なる。
【０１６５】
実施の形態１０で期待される付加的な効果は、位相成分ではなく、変調信号をそのまま直交変調器１４０４経由で高周波電力増幅器１４０６に与えているため、振幅と位相成分に分離して行うＥＥＲ法では避けられなかった、変調精度（Error Vector Magnitude：ＥＶＭ）の劣化が回避できる。すなわち、位相成分を用いた場合、位相成分をデジタルアナログ変換器の帯域が許す範囲で、またＥＶＭに影響を与えない程度にフィルタリングを行うが、フィルタリングによって生じる位相成分の部分的な振幅低下は、高周波増幅器の出力で位相成分が振幅成分と合成されたときにＥＶＭの顕著な劣化を生じさせていた。また、変調信号から分離された位相成分に比べて、変調信号は必要帯域幅が１／６ほど小さいため、デジタルアナログ変換器や、デジタルアナログ変換によって生じるスプリアス成分を抑圧するアンチエイリアスフィルタの帯域幅を狭くすることができる。そのため、デジタルアナログ変換器の低消費電力化や、それ以降の回路の低コスト化に有利である。
【０１６６】
また、従来のＥＥＲ法では、ピーク電力が入力されたときでも高周波電力増幅器が十分飽和できるだけの入力レベルを注入していたため、高周波電力増幅器がＯＦＦ（振幅成分０）のときのアイソレーション特性が良くない場合、振幅成分と掛け合わせが正確に行われず、元の変調波を復元できなかった（ＥＶＭ性能の劣化を招いていた）。本構成では、高周波電力増幅器がＯＦＦ（振幅成分０）のとき、高周波電力増幅器に入力される電力も０であるため、アイソレーション特性に依存せず、正しい変調波が復元できる。
【産業上の利用可能性】
【０１６７】
本発明にかかる演算増幅器、振幅変調器並びに送信装置は、演算増幅器、振幅変調器を高効率に動作させることができ、高周波電力増幅器を飽和型として動作させることができるＥＥＲ法においてこれを用いることにより、広帯域でかつ高効率な動作を可能とする効果を有し、ＯＦＤＭ（Orthogonal Frequency Division Multiplex；直交周波数分割多重）などマルチキャリアを用いる通信方式の送信機等として有用である。
【図面の簡単な説明】
【０１６８】
【図１Ａ】本発明の実施の形態１の演算増幅器の構成を示す概略回路図である。
【図１Ｂ】本発明の実施の形態１の演算増幅器の構成を示す具体回路図である。
【図２Ａ】本発明の実施の形態１のドライブ回路の一例の構成を示す回路図である。
【図２Ｂ】本発明の実施の形態１のドライブ回路の一例の動作を示す波形図である。
【図３Ａ】本発明の実施の形態１のドライブ回路の他の例の構成を示す回路図である。
【図３Ｂ】本発明の実施の形態１のドライブ回路の他の例の動作を示す波形図である。
【図４】本発明の実施の形態１の遅延を考慮しない参照電圧の決定方法を説明する波形図である。
【図５Ａ】本発明の実施の形態２の演算増幅器の構成を示す概略回路図である。
【図５Ｂ】本発明の実施の形態２の演算増幅器の構成を示す具体回路図である。
【図６Ａ】本発明の実施の形態３の演算増幅器の構成を示す概略回路図である。
【図６Ｂ】本発明の実施の形態３の演算増幅器の構成を示す具体回路図である。
【図７Ａ】本発明の実施の形態１，２の動作を説明する特性図である。
【図７Ｂ】本発明の実施の形態３の動作を説明する特性図である。
【図８Ａ】本発明の実施の形態４の演算増幅器の構成を示す概略回路図である。
【図８Ｂ】本発明の実施の形態４の演算増幅器の構成を示す具体回路図である。
【図９】本発明の実施の形態４の動作を説明する特性図である。
【図１０Ａ】本発明の実施の形態５の演算増幅器の構成を示す概略回路図である。
【図１０Ｂ】本発明の実施の形態５の演算増幅器の構成を示す具体回路図である。
【図１１】本発明の実施の形態６の振幅変調器の構成を示す回路図である。
【図１２】本発明の実施の形態７の振幅変調器の構成を示す回路図である。
【図１３】本発明の実施の形態８の振幅変調器の構成を示す回路図である。
【図１４】本発明の実施の形態９の送信装置の構成を示す回路図である。
【図１５】本発明の実施の形態１０の送信装置の構成を示す回路図である。
【図１６】ＥＥＲ法の概略を表すブロック図である。
【符号の説明】
【０１６９】
１００  信号源
１０１  差動対
１０２  カレントミラー回路
１０３  差動増幅器
１０４  電力増幅回路
１０５  位相補償回路
１０６  複数の電源回路
１０７  スイッチ回路
１０７１  複数のＮＰＮトランジスタ
１０７２  複数のＮＭＯＳトランジスタ
１０７３  複数の電流源
１０７４  複数の抵抗
１０８  ドライバ回路
１０９  帰還回路
１１０  正帰還端子
１１１  負帰還端子
１１２  出力端子
１１３  演算増幅器
１１４  端子
１１５  電流源となるＮＰＮトランジスタ
２００  コンパレータ
２０１  インバータ
２０２  参照電圧端子
２０３  入力端子
２０４  端子A
２０５  端子B
２０６  電力増幅回路１０４から出力される電圧振幅
２０７  参照電圧を演算増幅器の利得倍した電圧
２０８  端子Aの論理振幅
２０９  端子Bの論理振幅
１０８  ドライバ回路（比較回路）
３００  ヒステリシスコンパレータ
３０１  数３で表される閾値電圧
３０２  数４で表される閾値電圧
４００  電力増幅回路１０４のエミッタ電圧
４０１  電力増幅回路１０４のコレクタ電圧
４０２  参照電圧から遅延を考慮した時の差電圧を引いた電圧を演算増幅器の利得倍した電圧
５０１  複数の電力増幅回路
５０２  スイッチ回路
５０２１  複数のＮＭＯＳトランジスタ
５０３  演算増幅器
６０１  スイッチ回路
６０１１  複数のＮＰＮトランジスタ
６０１２  複数のＮＭＯＳトランジスタ
６０１３  複数の電流源
６０２  複数の電流源回路
６０３  演算増幅器
７０１  実施の形態１，２の電流源電流
７０２  実施の形態１，２の動作点
７０３  実施の形態１，２負荷線
７０４  電流源となるＮＰＮトランジスタ１１５のコレクタ電圧
７０５  複数の電源回路１０６の高い電圧
７０６  複数の電源回路１０６の低い電圧
７０７  電力増幅回路を構成するＰＮＰトランジスタの飽和電圧
７０８  出力電圧振幅
７０９  複数の電流源回路６０２の低い電流
７１０  複数の電流源回路６０２の高い電流
７１１  低い電流出力時の動作点
７１２  高い電流出力時の動作点
７１３  複数の電流源回路６０２のコレクタ電圧
７１４  実施の形態３のＰＮＰトランジスタのエミッタ固定電圧
８０１  ドライバ回路
８０３  演算増幅器
１１００  直流直流変換器
１１０１  振幅変調出力端子
１１０２  振幅変調器
１１０３  演算増幅器
１２００  振幅変調器
１３００  複数の直流直流変換器
１３０１  振幅変調器
１４００  変調信号生成回路
１４０１  振幅位相検出回路
１４０２  振幅検出回路
１４０３  位相検出回路
１４０４  直交変調器
１４０５  振幅変調器
１４０６  高周波電力増幅器
【図１Ａ】
2006287770.tif 000016
【図１Ｂ】
2006287770.tif 000017
【図２Ａ】
2006287770.tif 000018
【図２Ｂ】
2006287770.tif 000019
【図３Ａ】
2006287770.tif 000020
【図３Ｂ】
2006287770.tif 000021
【図４】
2006287770.tif 000022
【図５Ａ】
2006287770.tif 000023
【図５Ｂ】
2006287770.tif 000024
【図６Ａ】
2006287770.tif 000025
【図６Ｂ】
2006287770.tif 000026
【図７Ａ】
2006287770.tif 000027
【図７Ｂ】
2006287770.tif 000028
【図８Ａ】
2006287770.tif 000029
【図８Ｂ】
2006287770.tif 000030
【図９】
2006287770.tif 000031
【図１０Ａ】
2006287770.tif 000032
【図１０Ｂ】
2006287770.tif 000033
【図１１】
2006287770.tif 000034
【図１２】
2006287770.tif 000035
【図１３】
2006287770.tif 000036
【図１４】
2006287770.tif 000037
【図１５】
2006287770.tif 000038
【図１６】
2006287770.tif 000039