(57)【要約】【課題】  入力映像信号および出力映像信号が増加した場合に、内部回路規模の増大や外部出力信号数の増加を引き起こすことがなく、デバイスの大型化を回避でき、データ転送速度が低下することを防止できるデータ転送制御装置及びデータ転送制御方法を提供する。【解決手段】  本発明に係るデータ転送制御装置は、データ転送命令を出力するＣＰＵが接続されるＣＰＵインターフェース部と、同期信号を処理する入出力手段が接続される同期信号インターフェース部と、非同期信号を処理する入出力手段が接続される非同期信号インターフェース部と、外部へメモリアクセス要求を送信する送信手段と、外部からのメモリアクセス要求を受信する受信手段と、ＣＰＵインターフェース部と、同期信号インターフェース部と、非同期信号インターフェース部以外の外部からの入力も調停する調停手段と、メモリとのアクセスを制御するメモリ制御インターフェース部とを備える。【選択図】  図１
2006164015.tif 000002
【特許請求の範囲】
【請求項１】
データ転送命令を出力するＣＰＵが接続されるＣＰＵインターフェース部と、
同期信号を処理する入出力手段が接続される同期信号インターフェース部と、
非同期信号を処理する入出力手段が接続される非同期信号インターフェース部と、
外部へメモリアクセス要求を送信するデータ送信手段と、
外部からのメモリアクセス要求を受信するデータ受信手段と、
前記ＣＰＵインターフェース部と、前記同期信号インターフェース部と、前記非同期信号インターフェース部と、前記データ受信手段からの入力を調停する調停手段と、
メモリに接続され、前記調停手段による調停結果に従って前記メモリとのアクセスを制御するメモリ制御インターフェース部とを備えるデータ転送制御装置。
【請求項２】
請求項１に記載のデータ転送制御装置であって、前記調停手段が、他のデータ転送制御装置に接続されたメモリへアクセスするための中継機能を備えるデータ転送制御装置。
【請求項３】
請求項１又は２に記載のデータ転送制御装置であって、前記調停手段が、前記データ転送制御装置に備えられた入出力手段のうち指定した入出力手段のみを調停するデータ転送制御装置。
【請求項４】
請求項１から３のうちいずれか１つに記載のデータ転送制御装置であって、前記調停手段が、前記データ転送制御装置に備えられたメモリのアドレス範囲に対するメモリアクセス要求のみを調停するデータ転送制御装置。
【請求項５】
同期信号と非同期信号との相互間においてデータ転送を行うデータ転送制御方法であって、
ＣＰＵから出力されたデータ転送命令をＣＰＵインターフェース部に入力するステップと、
同期信号を入出力手段で処理して同期信号インターフェース部に入力するステップと、
非同期信号を入出力手段で処理して非同期信号インターフェース部に入力するステップと、
外部からメモリアクセス要求をデータ受信手段を介して受信するステップと、
前記ＣＰＵインターフェース部と、前記同期信号インターフェース部と、前記非同期信号インターフェース部と、前記データ受信手段からの入力信号とを調停手段によって調停し、その後、メモリへのアクセスを制御するステップと、
を有するデータ転送制御方法。
【請求項６】
請求項５に記載のデータ転送制御方法であって、前記調停手段が、他のデータ転送制御装置に備えられたメモリへアクセスするように中継を行うデータ転送制御方法。
【請求項７】
請求項５又は６に記載のデータ転送制御方法であって、前記調停手段が、前記入出力手段のうち特定の入出力手段のみを調停するデータ転送制御方法。
【請求項８】
請求項５から７のうちいずれか１つに記載のデータ転送制御方法であって、前記調停手段が、メモリのアドレス範囲に対するメモリアクセス要求のみを調停するデータ転送制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号を処理するデバイスと非同期信号を処理するデバイスとの間のデータ転送を制御するデータ転送制御装置及びデータ転送制御方法に関する。
【背景技術】
【０００２】
従来、複数のカメラからの入力映像信号をハードディスクドライブ(以下、ＨＤＤ)に記録したり、またそのＨＤＤに蓄積された映像信号を複数のモニタに出力する場合に、映像信号のような決められた時間で連続して送受信する必要のある同期信号と、ＨＤＤのようにデータをブロック単位で扱い不定期にアクセスする非同期信号との間をメモリによって仲介してデータ転送を行っていた。その際に、信号が途切れないように連続性を保証しながら所望のデータ転送速度を実現する装置としてデータ転送制御装置が用いられていた(例えば、特許文献１参照)。
【０００３】
図５は従来のデータ転送制御装置の構成を示すブロック図である。
図５において、複数のカメラ３０，３１，３２で撮り込まれた映像信号はそれぞれ、ＣＰＵ３の制御に従って入力切替手段１０によって選択されてデータ転送制御装置１へ入力される。ここで入力切替手段１０では信号の圧縮処理が行われることもある。データ転送制御装置１へ入力された信号はメモリ４に一時記録されたのち、ＣＰＵ３の制御に従ってデータ転送制御装置１を介してメモリ４からＨＤＤ２に転送される。以上によってカメラからの映像信号がＨＤＤに転送される。
【０００４】
また、複数のモニタ４０，４１，４２に映像を出力する場合は、ＣＰＵ３の制御に従ってＨＤＤ２からデータ転送制御装置１を介してメモリ４へ信号を読み出し、メモリ４からデータ転送制御装置１を介して出力切替手段２０に出力される。ここで、出力切替手段２０では信号の伸張処理が行われることもある。以上によって、ＨＤＤに格納された信号がモニタに転送される。
【０００５】
【特許文献１】特開平１１−６５７７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように複数の映像信号を制御する場合に、全体のシステムが大きくなり入力映像信号および出力映像信号が増加するとデータ転送制御装置における入出力ポート数も多数必要になってくる。そのような場合にこのデータ転送制御装置を１つのデバイスによって作成すると内部回路規模の増大や外部出力信号数の増加に伴い、高価で大型のデバイスを使用する必要があった。また、データ転送制御装置として用いられるデバイスが、パッケージサイズの上限により制限を受け、一定数以上の入出力ポートが得られない点で改善の余地があった。
【０００７】
本発明は、上記事情に鑑みてなされたもので、その目的は、入力映像信号および出力映像信号が増加した場合に、内部回路規模の増大や外部出力信号数の増加を引き起こすことがなく、デバイスの大型化を回避でき、データ転送速度が低下することを防止できるデータ転送制御装置及びデータ転送制御方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のデータ転送制御装置は、データ転送命令を出力するＣＰＵが接続されるＣＰＵインターフェース部と、同期信号を処理する入出力手段が接続される同期信号インターフェース部と、非同期信号を処理する入出力手段が接続される非同期信号インターフェース部と、外部へメモリアクセス要求を送信するデータ送信手段と、外部からのメモリアクセス要求を受信するデータ受信手段と、前記ＣＰＵインターフェース部と、前記同期信号インターフェース部と、前記データ受信手段からの入力を調停する調停手段と、メモリに接続され、前記調停手段による調停結果に従って前記メモリとのアクセスを制御するメモリ制御インターフェース部とを備える。
【０００９】
本発明のデータ転送制御方法は、同期信号と非同期信号との相互間においてデータ転送を行うデータ転送制御方法であって、ＣＰＵから出力されたデータ転送命令をＣＰＵインターフェース部に入力するステップと、同期信号を入出力手段で処理して同期信号インターフェース部に入力するステップと、非同期信号を入出力手段で処理して非同期信号インターフェース部に入力するステップと、外部からメモリアクセス要求をデータ受信手段を介して受信するステップと、前記ＣＰＵインターフェース部と、前記同期信号インターフェース部と、前記非同期信号インターフェース部と、前記データ受信手段からの入力信号とを調停手段によって調停し、その後、メモリへのアクセスを制御するステップと、を有する
【００１０】
本発明によれば、複数のデータ転送制御装置を相互に接続した際に、データ転送制御装置同士の信号を調停することができ、メモリとのアクセスを制御することができる。このため、入力映像信号および出力映像信号が増加しても、データ転送制御装置を１つのデバイスによって作成する必要がなく、内部回路規模の増大や外部出力信号数の増加を引き起こすことがない。したがって、本発明のデータ転送制御装置は、他のデータ転送制御装置と接続することで、複数の入出力手段を確保でき、データ転送制御装置が１つのデバイスから作成される場合と同等の転送効率を実現することができる。
【００１１】
また、本発明におけるデータ転送制御装置は、調停手段が他のデータ転送制御装置に接続されたメモリへアクセスするための中継機能を備えることができる。
【００１２】
この構成によれば、複数のデータ転送制御装置を複数接続できるようになる。
【００１３】
本発明におけるデータ転送制御装置は、調停手段がデータ転送制御装置に備えられた入出力手段のうち指定した入出力手段のみを調停できるようにしてもよい。
【００１４】
本発明におけるデータ転送制御装置は、調停手段がデータ転送制御装置に備えられたメモリのアドレス範囲に対するメモリアクセス要求のみを調停するようにしてもよい。
【００１５】
上記本発明におけるデータ転送制御方法は、調停手段が、他のデータ転送制御装置に備えられたメモリへアクセスするように中継を行うことが好ましい。
【００１６】
こうすれば、複数のデータ転送制御装置を複数接続できるようになる。
【００１７】
上記本発明におけるデータ転送制御方法は、調停手段が、入出力手段のうち特定の入出力手段のみを調停してもよい。
【００１８】
上記本発明におけるデータ転送制御方法は、調停手段が、メモリのアドレス範囲に対するメモリアクセス要求のみを調停してもよい。
【発明の効果】
【００１９】
本発明によれば、メモリへのアクセス要求を送信できるデータ送信手段とメモリへのアクセス要求を受信できるデータ受信手段と予め登録された入出力ポートに対してメモリアクセスの調停をする調停手段とを有することによって複数のデータ転送制御装置を複数接続し、データ転送制御装置が１つのデバイスから作成された場合と同等の転送効率を実現しつつ複数の入出力ポートを確保することができる。したがって、本発明は、拡張性のあるデータ転送制御装置及びデータ転送制御方法を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係るデータ転送制御装置及びデータ転送制御装置について、図面を用いて説明する。
【００２１】
最初に、本発明に係るデータ転送制御装置及びデータ転送制御装置の第１実施形態を説明する。
図１は、本実施形態のデータ転送制御装置を示すブロック図である。
図１において複数のカメラ３０，３１，３２，３３，３４，３５はそれぞれ、映像を取り込み、信号として出力する手段である。入力切替手段１０，１１は、カメラ３０，３１，３２，３３，３４，３５の映像信号をＣＰＵ３の制御に従って選択し、場合によっては信号を圧縮を行ったうえでデータ転送制御装置１００又はデータ転送制御装置２００に入力する。
【００２２】
出力切替手段２０，２１は、データ転送制御装置１００又はデータ転送制御装置２００から出力される信号をＣＰＵ３の制御に従って選択される出力先に出力する手段であり、圧縮された信号を扱う場合にはここで伸張を行う。
【００２３】
複数のモニタ４０，４１，４２，４３，４４，４５はそれぞれ、送られてきた映像信号を映し出す手段である。ＨＤＤ２は映像信号を格納する手段である。
【００２４】
なお、本実施形態では、６つのカメラ３０，３１，３２，３３，３４，３５と６つのモニタ４０，４１，４２，４３，４４，４５が接続された構成としたが、カメラ及びモニタの数についてはこれに限定されず、５個以下としてもよく、また７個以上としてもよい。
【００２５】
ＣＰＵ３は、入力切替手段１０，１１と、出力切替手段２０，２１と、データ転送制御装置１００，２００とを制御する手段である。
【００２６】
メモリ４はデータ転送制御装置１００，２００に対して入出力される信号を一時記憶させる手段である。
【００２７】
これらのうちデータ転送制御装置１００，２００は同一であり、メモリへのアクセスを複数のデータ転送制御装置の入出力ポートを調停できる調停手段１０１，２０１と、調停手段１０１、１０２による調停結果に従ってメモリ４とのアクセスを制御するメモリ制御インターフェース部（以下、メモリ制御ＩＦ部とする。）１０２，２０２と、ＣＰＵ３と接続されるＣＰＵインターフェース部（以下、ＣＰＵＩＦ部とする。）１０５，２０５と、入力切替手段１０，１１と接続される映像入力インターフェース部（以下、映像入力ＩＦ部とする。）１０３，２０３と、出力切替手段２０，２１と接続される映像出力インターフェース部（以下、映像出力ＩＦ部とする。）１０４，２０４と、ＨＤＤと接続されるディスクインターフェース部（以下、ディスクＩＦ部とする。）１０６，２０６と、他方のデータ転送制御装置のメモリに向かってライト命令によりデータを書く場合にはデータを送信し、リード命令によりデータを読む場合にはデータを受信する手段、言い換えると、他方のデータ転送制御装置のポートから調停手段に向かってメモリアクセス要求を送信するデータ送信手段１０７，２０７と、他方のデータ転送制御装置からメモリに向かってライト命令によりデータを書く場合にはデータを受信し、リード命令によりデータを読む場合にはデータを送信する手段、言い換えると、他方のデータ転送制御装置のポートから調停手段に向かってメモリアクセス要求を受信するデータ受信手段１０８，２０８とを有する。
【００２８】
ここで、調停手段による調停とは、複数の入出力ポートからメモリにアクセス要求があった時に、各ポートの処理優先度などの処理規定に従って、メモリへのアクセス順番を制御することである。
【００２９】
本実施形態において、ディスクＩＦ部１０６，２０６は、非同期信号インターフェイス部として機能する。また、映像入力ＩＦ部１０３，２０３及び映像出力ＩＦ部１０４，２０４は、同期信号インターフェース部として機能する。
【００３０】
ここで、本実施の形態においては、メモリ制御ＩＦ部２０２に接続するメモリや、ディスクＩＦ部２０６に接続するＨＤＤや、データ送信手段１０７から出力する信号や、データ受信手段２０８へ入力される信号はないものとする。
【００３１】
以上のように構成されたデータ転送制御装置について、その動作を図２のフローチャートを用いて説明する。
【００３２】
まず、データ転送に先立って、メモリが接続されるデータ転送制御装置１００をメイン装置とし、また、メモリが接続されないデータ転送制御装置２００をサブ装置として、ＣＰＵ３よりレジスタにて設定する。ここでメイン装置の調停手段１０１では各ポートがメモリ４へのアクセスするための調停する手段として動作し、サブ装置の調停手段２０１では、サブ装置側のポートからのメモリアクセスがあった場合にメイン装置側に中継するＨＵＢとして動作する(ステップＳ１０)。
【００３３】
次に、データ転送処理を行うポートに対して、ＣＰＵ３からレジスタのアクセスにより、調停フラグをＯＮにする。図１においては映像入力ＩＦ部１０３，２０３と、映像出力ＩＦ部１０４，２０４と、ＣＰＵＩＦ部１０５と、ディスクＩＦ部１０６とについて、調停フラグをＯＮにする処理を行う(ステップＳ１１)。
【００３４】
次に、メイン側の調停手段１０１に対して調停の対象ポートを登録する。接続されるすべてのデータ転送制御装置の全ポートを対象として、調停手段１０１は調停対象とする必要があるか否かを順に調停フラグを確認し、調停フラグがＯＮのポートについては調停する対象ポートとして登録する（ステップＳ１２，Ｓ１３，Ｓ１４，Ｓ１５，Ｓ１６，Ｓ１７）。
【００３５】
次に、これらの処理を完了した上でデータ転送処理を開始する。調停手段１０１はすでに登録されたポートに対してのみ巡回しメモリアクセス要求の有無を確認していく。メモリアクセス要求の有るポートについては順次メモリへのアクセスを行い、メモリアクセス要求の無いポートについては次の登録されたポートの確認に移るように動作することで、全登録ポートに対して平等にメモリアクセスができるようにする。
【００３６】
ここで、サブ装置側のポートからのアクセスがある場合は、調停手段２０１を経由しデータ送信手段２０７からメモリアクセス要求を送信後、データ受信手段１０８で受信し、調停手段１０１、メモリ制御ＩＦ部１０２の経路でメモリ４へアクセスされる。また、メモリ４自体へのアクセスは十分短い時間で処理ができるよう設計されており、全ポートから同時にメモリアクセスの要求があった場合でも確実に処理され、各登録ポートに対して所望の転送速度が得られるだけの能力があるものとする(ステップＳ１８、Ｓ１９、Ｓ２０、Ｓ２１、Ｓ２２、Ｓ２３)。
【００３７】
最後にシステムが終了し、データ転送処理が全くなくなった場合は終了する(ステップＳ２４)。
【００３８】
以上、メモリ４と各ポートとの間のデータ転送を説明した。１つのあるポートから別のポートへのデータ転送は、２種類の登録ポートとメモリとのデータ転送の処理が組み合わされて成立する。例えば映像信号が入力切替手段１１から入力されＨＤＤ２に格納される場合には、映像入力ＩＦ部２０３とメモリ４とのデータ転送のあと、メモリ４とディスクＩＦ部１０６とのデータ転送の処理が組み合わされて成立する。
【００３９】
したがって、このように２つのデータ転送制御装置を複数接続し複数のポートを確保し、その上で１つのデータ転送制御装置とした場合と変わらない転送効率を実現することができる。
【００４０】
なお、ここでは２つのデータ転送制御装置の場合について説明したが、データ転送制御装置を２つ以上接続してもよい。その場合、１つをメイン装置とし、それ以外をサブ装置とする。
【００４１】
また、メイン装置とサブ装置の設定はデバイスの外部入出力ピンの終端設定によって物理的に行ってもよい。
【００４２】
また、調停の対象とするポートの登録についてはデータ転送制御装置に最大ポート数分のレジスタを持ち、そのレジスタ設定により調停するポートの設定を切り替えるようにしてもよい。
【００４３】
また、外部のメモリ４はデータ転送制御装置１００，２００に内蔵されていてもよい。
【００４４】
また、本実施の形態では映像信号を入出力する同期信号としたが、マイクやスピーカにより入出力する音声信号としてもよい。
【００４５】
次に、本発明に係るデータ転送制御装置及びデータ転送制御方法の第２実施形態を説明する。図３は、本実施形態のデータ転送制御装置の構成を示すブロック図である。
【００４６】
本実施形態のデータ転送制御装置は、第１実施形態のデータ転送制御装置と基本的な構成は同じであるが、図１及び図３に示すように、両者のデータ転送制御装置にメモリを備える点と、互いにデータ送信手段とデータ受信手段が繋がれている点とにおいて第１実施形態とは相違する。
【００４７】
メモリ５は、メモリ４と同じくデータ転送制御装置１００，２００に対して入出力される信号を一時記憶させる手段である。ただし、メモリ４とメモリ５とでは異なるアドレス空間が割り当てられる。
【００４８】
以上のように構成されたデータ転送制御装置について、その動作を図４のフローチャートを用いて説明する。
【００４９】
まず、データ転送に先立って、メモリ４、５のアドレスを割り当てる。ここでメモリ４とメモリ５では重ならない異なるアドレスとする。
【００５０】
調停手段１０１は、各ポートのメモリ４へのアクセスを調停する手段として動作し、調停手段２０１では、各ポートのメモリ５へのアクセスを調停する手段として動作する。また調停手段１０１，２０１はそれぞれ他方のデータ転送制御装置のポートからメモリアクセス要求があった場合には中継するＨＵＢとして動作する(ステップＳ３０)。
【００５１】
次に、データ転送処理を行うポートに対して、ＣＰＵ３からレジスタのアクセスによって、調停フラグをＯＮにする。図３においては映像入力ＩＦ部１０３，２０３と、映像出力ＩＦ部１０４，２０４と、ＣＰＵＩＦ部１０５と、ディスクＩＦ部１０６とについて行う(ステップＳ３１)。
【００５２】
次に、調停の対象ポートを登録する。調停手段１０１，２０１は、接続されるすべてのデータ転送制御装置の全ポートを対象として、調停対象とする必要があるか否かを順に確認する。調停フラグがＯＮのポートについては調停する対象ポートとして登録する（ステップＳ３２，Ｓ３３，Ｓ３４，Ｓ３５，Ｓ３６，Ｓ３７）。
【００５３】
次に、これらの処理を完了した上でデータ転送処理を開始する（ステップＳ３８）。
【００５４】
調停手段１０１は、登録されたポートに対してのみ巡回し、メモリ４のメモリアドレス空間へのメモリアクセス要求の有無を確認していく。メモリ４へのメモリアクセス要求の有るポートについては順次にメモリへのアクセスを行い、メモリアクセス要求の無いポート及びメモリ５のメモリアドレス空間へのメモリアクセスについては処理を行わず、次の登録されたポートの確認に移るように動作することで、全登録ポートに対して平等にメモリアクセスができるようにする。
【００５５】
データ転送制御装置２００側のポートからのメモリ４へのアクセスは、データ送信手段２０７とデータ受信手段１０８を経由し、調停手段１０１、メモリ制御ＩＦ部１０２を通って行われる(ステップＳ３９，Ｓ４０，Ｓ４１，Ｓ４２，Ｓ４３)。
【００５６】
調停手段２０１は、登録されたポートに対してのみ巡回し、メモリ５のメモリアドレス空間へのメモリアクセス要求の有無を確認していく。メモリ５へのメモリアクセス要求の有るポートについては順次にメモリへのアクセスを行い、メモリアクセス要求の無いポート及びメモリ４のメモリアドレス空間へのメモリアクセスについては処理を行わず、次の登録されたポートの確認に移るように動作することで、全登録ポートに対して平等にメモリアクセスができるようにする。
【００５７】
データ転送制御装置１００側のポートからのメモリ５へのアクセスは、データ送信手段１０７とデータ受信手段２０８を経由し、調停手段２０１、メモリ制御ＩＦ部２０２を通って行われる(ステップＳ４４，Ｓ４５，Ｓ４６，Ｓ４７，Ｓ４８)。
【００５８】
メモリ４，５自体へのアクセスは十分短い時間で処理ができるよう設計されており、全ポートから同時にメモリアクセスの要求があった場合でも確実に処理され、各登録ポートに対して所望の転送速度が得られるだけの能力があるものとする。
【００５９】
最後にシステムが終了し、データ転送処理が全くなくなった場合は終了する（ステップＳ４９）。
【００６０】
ここまでにおいてメモリ４、５と各ポートとの間のデータ転送を説明した。１つのあるポートから別のポートへのデータ転送は、第１実施形態と同様に、２種類の登録ポートとメモリとのデータ転送の処理が組み合わされて成立する。
【００６１】
したがって、このように２つのデータ転送制御装置を複数接続し複数ポートを確保し、且つ、メモリＩＦの拡張を行うことで、データ転送制御装置を１つのデバイスで作成した場合と同等の転送効率を実現できるとともに、最大メモリ容量の増加を実現することができる。
【００６２】
なお、本実施形態において、調停手段１０１と調停手段２０１とが調停の対象とする登録ポートの設定を同等にしたが、各ポートがアクセスするメモリアドレス領域が限定される場合には調停の対象とする登録ポートの設定を異なるようにしてもよい。
【００６３】
また、データ送信手段とデータ受信手段とは、転送効率を確保する上で妨げとならなければ統合してデータ送受信手段としてもよい。
【図面の簡単な説明】
【００６４】
【図１】第１実施形態のデータ転送制御装置を示すブロック図である。
【図２】第１実施形態のデータ転送制御装置の動作を示すフローチャートである。
【図３】第２実施形態のデータ転送制御装置を示すブロック図である。
【図４】第２実施形態のデータ転送制御装置の動作を示すフローチャートである。
【図５】従来のデータ転送制御装置の構成を示すブロック図である。
【符号の説明】
【００６５】
２    ＨＤＤ
３    ＣＰＵ
４    メモリ
１００，２００    データ転送制御装置
１０１，２０１    調停手段
１０２，２０２    メモリ制御インターフェース部
１０３，２０３    映像入力インターフェース部
１０４，２０４    映像出力インターフェース部
１０５，２０５    ＣＰＵインターフェース部
１０６，２０６    ディスクインターフェース部
１０７，２０７    データ送信手段
１０８，２０８    データ受信手段
【図１】
2006164015.tif 000003
【図２】
2006164015.tif 000004
【図３】
2006164015.tif 000005
【図４】
2006164015.tif 000006
【図５】
2006164015.tif 000007