(57)【要約】【課題】  プリアンブル長を短くしたフレームによるバースト伝送でも、高精度なクロックタイミング同期を実現する復調回路を提供する。【解決手段】  Ｎシンボルのプリアンブルと、Ｍシンボルのデータから構成されるフレームのうち、シンボルが１〜Ｎ１（Ｎ１＜Ｎ）である間は直交復調出力の同相及び直交信号に基づくクロックタイミング位相の推定値によりクロックタイミングの補正処理を行い、Ｎ１より大きい間は、キャリア再生処理後と識別処理後の同相又は直交信号と、ステップサイズ制御手段から通知されるステップサイズとに基づくクロックタイミング修正情報によりクロックタイミングの補正処理を行い、ステップサイズ制御手段は、複数のステップサイズを有し、ステップサイズをシンボル数に応じて切り替える。【選択図】  図１
2006246003.tif 000002
【特許請求の範囲】
【請求項１】
Ｎシンボルのプリアンブルと、Ｍシンボルのデータから構成されるフレームを入力とする復調回路であって、
クロックタイミング位相の推定値及びクロックタイミング修正情報に基づき、直交復調出力の同相及び直交信号のクロックタイミングの補正処理を行う補正処理手段と、
補正処理後の同相及び直交信号のキャリア再生処理を行うキャリア再生手段と、
キャリア再生処理後の同相及び直交信号の識別処理を行う識別手段と、
直交復調出力の同相又は直交信号を入力とし、フレーム先頭からのシンボル数を引込処理手段と、追従処理手段と、ステップサイズ制御手段とに通知するシンボルカウント手段と、
複数のステップサイズを有し、通知されるシンボル数に応じて第１のステップサイズから順次ステップサイズの情報を追従処理手段に通知するステップサイズ制御手段と、
通知されるシンボル数がＮ未満の数Ｎ１である間は、直交復調出力の同相及び直交信号に基づきクロックタイミング位相の推定値を生成して補正処理手段に通知する引込処理手段と、
通知されるシンボル数がＮ１＋１以上である間は、キャリア再生処理後と識別処理後の同相又は直交信号に基づき位相誤差を判定し、判定した位相誤差と、ステップサイズ制御手段から通知されるステップサイズとに基づきクロックタイミング修正情報を生成して補正処理手段に通知する追従処理手段と、
を有することを特徴とする復調回路。
【請求項２】
ステップサイズ制御手段は、通知されるシンボル数がＮ以下である場合は第１のステップサイズを、Ｎより大きい場合は第２のステップサイズを追従処理手段に通知することを特徴とする請求項１に記載の復調回路。
【請求項３】
第１のステップサイズは、クロックタイミング位相の推定値による補正処理の終了時点でのクロックタイミング誤差に基づき決定したものであることを特徴とする請求項２に記載の復調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バースト信号の復調回路に関し、より詳しくは、バースト信号復調時のタイミング同期に関する。
【背景技術】
【０００２】
非特許文献１には、バースト伝送に対応したタイミング同期回路について記載がされている。図４は、非特許文献１に記載のタイミング同期回路のブロック図であり、図５は、入力信号フレームを示す図である。引込処理部４２は、波形整形フィルタ通過後の直交復調出力の同相信号（以下、Ｉ信号という。）及び直交信号（以下、Ｑ信号という。）を入力とし、入力信号のプリアンブル部分のシンボルを用いて引込処理を行い、結果を補正処理部１に通知する。
【０００３】
補正処理部１は、プリアンブル部分を受信している間は、引込処理部４２からの通知に基づき、主信号のタイミング補正処理を行い、データ部分を受信している間は、後述する追従処理部５２からの通知に基づき主信号のタイミング補正処理を行う。
【０００４】
キャリア再生部２は、補正処理部１から受信する補正後の信号からキャリア再生処理を行い、識別部３は、シンボルの識別処理を行う。非特許文献１においては、キャリア再生処理として、ＡＦＣ（Ａｕｔｏｍａｔｉｃ  Ｆｒｅｑｕｅｎｃｙ  Ｃｏｎｔｒｏｌ）と、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｈａｓｅ  Ｃｏｎｔｒｏｌ）を行っている。
【０００５】
また、入力信号フレームのデータ部分を用いて、タイミングの追従処理を行うため、キャリア再生部２と、識別部３の出力信号のＩ信号又はＱ信号を追従処理部５２に入力する。追従処理部５２は、シンボルごとにタイミング位相の進み又は遅れを判定し、結果を補正処理部１に通知することによって、タイミング補正を随時行い、結果、所望の出力信号を得ることができる。
【０００６】
尚、図４において直交復調信号は、４倍サンプリングされており、補正処理部１は、４倍サンプリングされた信号を２倍サンプリングに変換を行っている。
【０００７】
図６は、図４の引込処理部４２のブロック図である。４倍サンプリングされた直交復調信号のＩ信号及びＱ信号は、それぞれ、乗算回路で２乗され、加算回路で加算される。続いて、加算回路の出力を２系統に分岐して、それぞれ、乗算回路の入力とし、一方の乗算回路においては、Ｃｏｓ（ωｔｋ）を乗算し、他方の乗算回路においてはＳｉｎ（ωｔｋ）を乗算する。それぞれの乗算回路の出力は積算処理され、両積算回路の相関を検出することによりタイミング位相成分の推定を行っている。尚、ω＝２π／Ｔ（Ｔ：シンボル周期）であり、ｔｋ＝ｋＴｓ（ｋ：自然数、Ｔｓ：サンプリング周期）である。
【０００８】
続いて、追従処理部５２での追従処理について説明を行う。２倍サンプリングされた信号を入力とし、アイパターンが開いている時点の前後における識別器３の出力の平均値を求め、これを基準信号振幅とする。アイパターンが閉じている時点の信号を基準信号振幅だけ移動させ、移動後の信号が前の送信シンボルと同符号なら位相進み、異符号なら位相遅れと判断する。続いて、この位相誤差と、予め設定された一定のステップサイズにより、シンボルごとにクロックタイミング位相誤差を修正する。以上の方法は、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）のみならず、多値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）に対しても良好な追従特性が得られることが確認されている。
【０００９】
【非特許文献１】白戸裕史、渡邊和二、“バースト伝送に対応した多値ＱＡＭ用タイミング同期回路の検討”、信学技報ＲＣＳ２００４−３０、２００４年４月
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図４のキャリア再生部２での処理の一つであるＡＰＣは、２０シンボル程度の既知シンボルによって、十分な精度をもって引込可能であり、ＡＦＣは、数フレームで所望の周波数オフセットが得られることが過去の検討において報告されている。従って、伝送効率の向上を目的とし、プリアンブル長を短くするためには、十分な精度を持ったクロックタイミングの引込及び追従処理を、２０シンボル程度で行うことが必要となる。
【００１１】
しかしながら、図４の引込処理部４２での、従来技術による引込処理は、プリアンブル長が比較的長い場合には良好な引込特性が得られるが、プリアンブル長が短くなると共に引込特性が劣化してしまうため、プリアンブル長を短くしたフレームのバースト伝送には対応できない。一例として、プリアンブル部分が終了した時点でのＲＭＳ誤差を５ｄｅｇ以下に抑えるためには、５０シンボル程度のプリアンブル長が必要であるという結果が得られている。
【００１２】
従って、本発明は、プリアンブル長を短くしたフレームによるバースト伝送でも、高精度なクロックタイミング同期を実現する復調回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明における復調回路によれば、
Ｎシンボルのプリアンブルと、Ｍシンボルのデータから構成されるフレームを入力とする復調回路であって、クロックタイミング位相の推定値及びクロックタイミング修正情報に基づき、直交復調出力の同相及び直交信号のクロックタイミングの補正処理を行う補正処理手段と、補正処理後の同相及び直交信号のキャリア再生処理を行うキャリア再生手段と、キャリア再生処理後の同相及び直交信号の識別処理を行う識別手段と、直交復調出力の同相又は直交信号を入力とし、フレーム先頭からのシンボル数を引込処理手段と、追従処理手段と、ステップサイズ制御手段とに通知するシンボルカウント手段と、複数のステップサイズを有し、通知されるシンボル数に応じて第１のステップサイズから順次ステップサイズの情報を追従処理手段に通知するステップサイズ制御手段と、通知されるシンボル数がＮ未満の数Ｎ１である間は、直交復調出力の同相及び直交信号に基づきクロックタイミング位相の推定値を生成して補正処理手段に通知する引込処理手段と、通知されるシンボル数がＮ１＋１以上である間は、キャリア再生処理後と識別処理後の同相又は直交信号に基づき位相誤差を判定し、判定した位相誤差と、ステップサイズ制御手段から通知されるステップサイズとに基づきクロックタイミング修正情報を生成して補正処理手段に通知する追従処理手段とを有することを特徴とする。
【００１４】
本発明の復調回路における他の実施形態によれば、
ステップサイズ制御手段は、通知されるシンボル数がＮ以下である場合は第１のステップサイズを、Ｎより大きい場合は第２のステップサイズを追従処理手段に通知することも好ましい。
【００１５】
また、本発明の復調回路における他の実施形態によれば、
第１のステップサイズは、クロックタイミング位相の推定値による補正処理の終了時点でのクロックタイミング誤差に基づき決定したものであることも好ましい。
【発明の効果】
【００１６】
プリアンブル部から追従処理を行い、更に追従処理に用いるステップサイズを、シンボル数に応じて異なる値とすることで高速なクロックタイミングの引込を可能とする。また、プリアンブル部での追従処理で使用するステップサイズを、引込処理終了時の残留タイミング誤差を元に決定することで、従来技術と比較して優れた引込特性を得ることが可能となる。
【００１７】
従って、本発明により、バースト伝送において伝送効率の向上のためプリアンブル長を短くした場合にも高精度なクロックタイミング同期を実現することが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明を実施するための最良の実施形態について、以下では図面を用いて詳細に説明する。
【００１９】
図２は、本発明の復調回路の動作を説明する図である。本発明の復調回路は、Ｎシンボル（Ｎ：自然数）のプリアンブル部分のうち、前半Ｎ１（Ｎ１：Ｎ未満の自然数）シンボル部分を用いて引込処理を行い、後半Ｎ２＝Ｎ−Ｎ１シンボル部分及びＭ（Ｍ：自然数）シンボルのデータ部分を用いて追従処理を行う。ただし、追従処理で使用するステップサイズを２段階用意して、追従処理の途中で切替えを行う。以下では、切替をフレームのデータ部分の開始時点で行うものとして説明を行う。
【００２０】
図１は、本発明による復調回路のブロック図である。図１によると、復調回路は、補正処理部１と、キャリア再生部２と、識別部３と、引込処理部４１と、追従処理部５１と、シンボルカウント部６と、ステップサイズ制御部７とを有する。
【００２１】
補正処理部１は、波形整形フィルタにより波形整形後の直交復調出力のＩ及びＱ信号を入力とし、引込処理部４１から通知されるクロックタイミング位相の推定値と、追従処理部５１から通知されるクロックタイミング修正情報に基づき、入力信号であるＩ及びＱ信号のクロックタイミング補正処理を行いキャリア再生部２に出力する。
【００２２】
キャリア再生部２は、クロックタイミング補正処理後のＩ及びＱ信号を入力とし、ＡＦＣ及びＡＰＣ等によりキャリア再生処理を行い、キャリア再生後の信号を識別部３に出力すると共に、Ｉ信号については、追従処理部５１にも出力する。
【００２３】
識別部３は、キャリア再生後の信号からシンボルの識別を行い、復調回路の出力とすると共に、Ｉ信号については、追従処理部５１にも出力する。
【００２４】
尚、追従処理部５１への入力は、キャリア再生部２の出力Ｑ信号及び識別部３の出力Ｑ信号とすることも可能である。
【００２５】
シンボルカウント部６は、波形整形後の直交復調信号のＱ信号又はＩ信号を入力とし、フレームのプリアンブル部の先頭からのシンボル数を計数し、結果を随時、引込処理部４１と、ステップサイズ制御部７と、追従処理部５１に通知する。
【００２６】
引込処理部４１は、シンボルカウント部６からの計数値が１〜Ｎ１の間、入力される直交復調信号に基づき、クロックタイミングの引込処理を行い、処理結果であるクロックタイミング位相の推定値を補正処理部１に通知する。引込処理は、図６に記載の構成により既に説明したのと同じ方法で行う。
【００２７】
ステップサイズ制御部７は、追従処理部５１がフレームのプリアンブル部で使用するステップサイズと、データ部で使用するステップサイズの値を有しており、シンボルカウント部６からの計数値がＮ以下である間は、プリアンブル部で使用するステップサイズを追従処理部５１に通知し、計数値がＮ＋１以上である間は、データ部で使用するステップサイズを追従処理部５１に通知する。尚、プリアンブル部で使用するステップサイズは、計算機シミュレーションを用い、引込処理部４１での引込処理をＮ１シンボルで実施した場合の、Ｎ１シンボル時点での残留位相誤差に基づき決定する。
【００２８】
追従処理部５１は、シンボルカウント部６からの計数値がＮ１＋１〜Ｎ＋Ｍの間、追従処理を行って、クロックタイミング修正情報を、シンボルごとに補正処理部１に通知する。クロックタイミング修正情報は、入力されるキャリア再生部２の出力Ｉ信号と、識別部３の出力Ｉ信号とに基づき、位相進み又は位相遅れを、既に説明したのと同じ方法で判定し、判定した位相誤差と、ステップサイズ制御部７から通知されるステップサイズに基づき生成される。
【００２９】
図３は、本発明による復調回路で、フレームのプリアンブル部が終了した時点でのＲＭＳ（Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）誤差の計算機シミュレーション結果を示す図である。横軸はプリアンブル長Ｎを、縦軸はＲＭＳ誤差を表し、補正処理部１でのクロックタイミング位相の推定値に基づくクロックタイミング補正処理をＮ／２シンボルの間行い、クロックタイミング修正情報に基づくクロックタイミング補正処理をＮ／２シンボルの間行った場合の結果、すなわち、図２のフレーム構成で、Ｎ１＝Ｎ２＝Ｎ／２とした場合の結果を示している。
【００３０】
比較のため、プリアンブル部で追従処理を行わず、引込処理のみ行う従来の方法での結果を、“従来技術”として表示している。また、ＥＲＭＳは、プリアンブル部前半の引込処理終了時点でのＲＭＳ誤差を表し、ＥＲＭＳ／５、ＥＲＭＳ／１０及びＥＲＭＳ／２０は、それぞれ、プリアンブル部での追従処理に使用するステップサイズをＥＲＭＳの１／５、１／１０及び１／２０としたときの結果を示している。
【００３１】
図３の結果から明らかなように、プリアンブル部後半区間における追従処理で用いるステップサイズは、ＥＲＭＳの１／１０程度で最適値をとり、従来技術と比較してプリアンブル長１０シンボル〜５０シンボルの総ての範囲において、ＲＭＳ誤差が十分に抑圧されている。また、２０シンボル程度のプリアンブル長で、約５ｄｅｇのＲＭＳ誤差を達成している。以上の、計算機シミュレーション結果より、本発明は、従来技術と比較して優れた特性を有することが確認できる。
【００３２】
尚、ステップサイズを、フレームのプリアンブル部と、データ部で切り替える場合を例にして説明を行ったが、ステップサイズ制御部７が複数のステップサイズを保持し、シンボルカウント部６からの計数値に基づき、追従処理部５１に通知するステップサイズを順次切り替えていく構成とすることも可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明による復調回路のブロック図である。
【図２】フレーム構成及び本発明の復調回路の動作を説明する図である。
【図３】本発明による復調回路で、フレームのプリアンブル部が終了した時点でのＲＭＳ誤差の計算機シミュレーション結果を示す図である。
【図４】従来のタイミング同期技術に基づく復調回路のブロック図である。
【図５】入力信号フレームを示す図である。
【図６】引込処理部のブロック図である。
【符号の説明】
【００３４】
１  補正処理部
２  キャリア再生部
３  識別部
４１、４２  引込処理部
５１、５２  追従処理部
６  シンボルカウント部
７  ステップサイズ制御部
【図１】
2006246003.tif 000003
【図２】
2006246003.tif 000004
【図３】
2006246003.tif 000005
【図４】
2006246003.tif 000006
【図５】
2006246003.tif 000007
【図６】
2006246003.tif 000008