(57)【要約】【課題】  簡易な構成で、且つ、差動信号を伝送する伝送路の特性かかわらず、差動出力素子から出力された差動信号を受信端側で正確に受信できるようにする。【解決手段】  差動信号を一対の出力端子（Ｐ１２及びＰ１３）からそれぞれ送信信号として出力する差動出力素子１１１と、前記出力端子毎に、送信信号の強調度を差動出力素子１１１の外部から制御する制御手段（Ｐ１０及びＰ１１）とを備えるようにする。【選択図】  図１
2006287543.tif 000002
【特許請求の範囲】
【請求項１】
差動信号を一対の出力端子からそれぞれ送信信号として出力する差動出力素子と、
前記出力端子毎に、前記送信信号の強調度を前記差動出力素子の外部から制御する制御手段と
を有することを特徴とする差動伝送装置。
【請求項２】
前記制御手段は、前記差動出力素子との間に、前記一対の出力端子から送信される各送信信号をそれぞれ入力信号として受信する一対の入力端子と、前記入力端子毎に、前記入力信号の周波数成分の強度を制御するイコライザ制御端子とを備えることを特徴とする請求項１に記載の差動伝送装置。
【請求項３】
前記制御手段は、前記差動出力素子との間に、前記入力端子毎に、前記入力信号の振幅の不足情報をフィードバックするフィードバック端子を更に備えることを特徴とする請求項２に記載の差動伝送装置。
【請求項４】
前記差動出力素子の前記一対の出力端子から出力された前記送信信号を、前記制御手段における一対の入力端子で受信し、当該制御手段において、前記各送信信号の強調度を制御することを特徴とする請求項１に記載の差動伝送装置。
【請求項５】
前記差動出力素子の前記一対の出力端子から出力された前記送信信号を、前記制御手段における前記一対の入力端子及び前記各イコライザ制御端子で受信し、前記入力信号の振幅の不足情報を前記フィードバック端子から前記差動出力素子のエンファシス制御端子へ出力することを特徴とする請求項３に記載の差動伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速デジタル信号の信号平衡度を保つために機能する差動伝送装置に関するものである。
【背景技術】
【０００２】
信号周波数がＧＨｚを超えるような信号の伝送は、より高速に信号を伝送するために、同じ立ち上がり／立ち下がりのスルーレートでも、低振幅化を図ることにより、実効的に立ち上がり／立ち下がり時間を速くしている。しかし、低振幅化することで耐ノイズ性能が低下してしまう。そこで、低電圧化した素子がノイズの影響を受けにくいように、差動伝送方式を用いている。しかし、プリント基板、ケーブル、コネクタなどの伝送路では、高周波成分が減衰してしまうため、信号波形が鈍り、高速性能とノイズマージンの低下を引き起こす原因となっている。
【０００３】
ここで、以下の特許文献１に示されているような高速な信号伝送では、高周波成分の多く含まれる立ち上がり／立ち下がり直後の振幅を増幅するエンファシス技術を伝送距離に応じて制御し、信号の減衰の補正を行っている。一方、受信側でも線路の伝送特性による高域の減衰を補正して、総合的な周波数特性を平坦にするイコライザという機能も使用されている。図７に、従来の差動伝送方法を示す。
【０００４】
また、以下の特許文献２のように、差動信号が不平衡な場合は、外部に回路を設けて、電圧振幅をシフトさせ、差動伝送装置における差動信号のバランスを保っている。その他の差動伝送装置では、一般的に線路にコモンモードチョークコイルを挿入し、コモンモードノイズを除去するとともに、線路のスキュー調整を行っている。
【０００５】
【特許文献１】特開２００２−１５２１６３号公報
【特許文献２】特開２００１−６０８５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前述に示すような部品を追加する技術では、送受信回路以外にも部品が必要となり、回路占有面積が大きくなってしまうことや、差動伝送装置におけるコストが高くなってしまう。また、差動信号を出力する通常の差動出力素子では、平衡した信号を送信できるように、差動のＰｏｓｉｔｉｖｅ（以降、この「Ｐｏｓｉｔｉｖｅ」を単に「Ｐ」とする）側、Ｎｅｇａｔｉｖｅ（以降、この「Ｎｅｇａｔｉｖｅ」を単に「Ｎ」とする）側で振幅（あるいは位相）が反転している以外は、出力特性が同じになるように設計されている。
【０００７】
同様に、通常の差動出力素子では、エンファシスもＰ側及びＮ側の強度が同じとなるように設定されている。そのため、差動出力素子のＰ側及びＮ側の特性が同じであっても、差動信号を伝送する伝送路は必ずしも対称な特性ではないので、伝送路の特性に差がある場合は、差動出力素子の差動信号が到着した受信端では信号特性がずれてしまい、差動信号の受信端では差動信号を正確に受けられず、差動伝送装置の誤動作を招いてしまうという問題がある。また、イコライザ機能も同様に、Ｐ側とＮ側が同じ特性の場合は、差動信号の受信端で高周波成分を増幅したとしても、受信される差動信号そのものの特性に差があると、差動伝送装置の誤動作を招いてしまうという問題がある。
【０００８】
本発明は前述の問題点にかんがみてなされたものであり、簡易な構成で、且つ、差動信号を伝送する伝送路の特性かかわらず、差動出力素子から出力された差動信号を受信端側で正確に受信することを可能とする差動伝送装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前述した目的を達成するために本発明は、差動信号を一対の出力端子からそれぞれ送信信号として出力する差動出力素子と、前記出力端子毎に、前記送信信号の強調度を前記差動出力素子の外部から制御する制御手段とを有することを特徴とする差動伝送装置等を提供する。
【発明の効果】
【００１０】
本発明によれば、簡易な構成で、且つ、差動信号を伝送する伝送路の特性かかわらず、差動出力素子から出力された差動信号を受信端側で正確に受信することができる。
【００１１】
具体的に、本発明では、伝送路の伝送特性に差があるときに、差動出力素子における一対の出力端子（Ｐ側及びＮ側）の強調度（例えば、エンファシス強度）を調整することにより、伝送路の伝送特性の差を相殺し、受信端での特性を揃えることができる。
【００１２】
また、伝送路の伝送特性に差があり、エンファシスの強度差を調整するだけでは伝送路の伝送特性の差を相殺できないときに、一対の出力端子からの送信信号の周波数成分の強度を個別に調整（イコライザ）することにより、この場合でも送信信号の差を相殺することができ、受信端での特性を揃えることができる。
【００１３】
さらに、伝送路の伝送特性の差が大きく、イコライザによる調整だけでは伝送路における伝送特性の差の相殺が十分できないときに、受信端で正常に動作するために必要な振幅に対して、一対の出力端子から出力された送信信号の振幅に不足がある場合、当該不足分の振幅に係る情報を差動出力素子へフィードバックすることにより、エンファシス強度を制御できるようになり、自動的にエンファシス強度を調整する。そして、結果として回路が安定動作するエンファシス及びイコライザの条件を自動調整できる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら、本発明の諸実施形態について説明する。
【００１５】
（第１の実施形態）
図１は、第１の実施形態に係る差動伝送装置１０１を示す概略図である。ここで、図１（ａ）に差動伝送装置１０１の構成図を示し、図１（ｂ）に差動伝送装置１０１における差動伝送波形を示す。
【００１６】
図１（ａ）に示すように、差動伝送装置１０１の内部には、差動出力素子１１１が設けられている。また、差動出力素子１１１には、Ｐ側エンファシス制御端子Ｐ１０と、Ｎ側エンファシス制御端子Ｐ１１と、Ｐ側出力端子Ｐ１２と、Ｎ側出力端子Ｐ１３とが接続されている。
【００１７】
Ｐ側エンファシス制御端子Ｐ１０は、Ｐ側出力端子Ｐ１２のエンファシス強度を制御する端子である。Ｎ側エンファシス制御端子Ｐ１１は、Ｎ側出力端子Ｐ１３のエンファシス強度を制御する端子である。図１（ａ）では、差動伝送装置１０１をＳＯＰとして示したが、ＱＦＰやＢＧＡ、あるいはベアチップなどでも良く、パッケージ形態は規定しない。図１（ｂ）は、エンファシス強度を個別に制御した差動伝送波形の例を示したものであり、２１１はＰ側出力端子の波形、２１２はＮ側出力端子の波形ある。
【００１８】
（第２の実施形態）
図２は、第２の実施形態に係る差動伝送装置１０２を示す概略図である。ここで、図２（ａ）に差動伝送装置１０２の構成図を示し、図２（ｂ）に差動伝送装置１０２における差動伝送波形を示す。
【００１９】
図２（ａ）に示すように、差動伝送装置１０２の内部には、差動入力素子１１２が設けられている。また、差動入力素子１１２には、Ｐ側入力端子Ｐ１４と、Ｎ側入力端子Ｐ１５と、Ｐ側イコライザ制御端子Ｐ１６と、Ｎ側イコライザ制御端子Ｐ１７とが接続されている。
【００２０】
Ｐ側イコライザ制御端子Ｐ１６は、Ｐ側入力端子Ｐ１４のイコライザ制御端子である。Ｎ側イコライザ制御端子Ｐ１７は、Ｎ側入力端子Ｐ１５のイコライザ制御端子である。図２（ａ）では、差動伝送装置１０２をＳＯＰとして示したが、ＱＦＰやＢＧＡ、あるいはベアチップなどでも良く、パッケージ形態は規定しない。図２（ｂ）は、イコライザを個別に制御した時のＰ側受信前波形２２１、Ｎ側受信前波形２２２、Ｐ側受信後波形２２３、Ｎ側受信後波形２２４である。
【００２１】
（第３の実施形態）
図３は、第３の実施形態に係る差動伝送装置１０３を示す概略図である。
図３に示すように、差動伝送装置１０３の内部に、差動入力素子１１３が設けられている。また、差動入力素子１１３には、Ｐ側入力端子Ｐ２４と、Ｎ側入力端子Ｐ２５と、Ｐ側イコライザ制御端子Ｐ２６と、Ｎ側イコライザ制御端子Ｐ２７と、Ｐ側フィードバック信号出力端子Ｐ２８と、Ｎ側フィードバック信号出力端子Ｐ２９とが接続されている。
【００２２】
Ｐ側イコライザ制御端子Ｐ２６は、Ｐ側入力端子Ｐ２４のイコライザ制御端子である。Ｎ側イコライザ制御端子Ｐ２７は、Ｎ側入力端子Ｐ２５のイコライザ制御端子である。Ｐ側フィードバック信号出力端子Ｐ２８は、差動入力素子１１３が正常に動作するために必要な振幅に対し、Ｐ側入力端子Ｐ２４で受信した信号の不足分を情報として出力する。Ｎ側フィードバック信号出力端子Ｐ２９は、差動入力素子１１３が正常に動作するために必要な振幅に対し、Ｎ側入力端子Ｐ２５で受信した信号の不足分を情報として出力する。図３では、差動伝送装置１０３をＳＯＰとして示したが、ＱＦＰやＢＧＡ、あるいはベアチップなどでも良く、パッケージ形態は規定しない。
【００２３】
また、第１〜第３の実施形態においては、図１（ａ）、図２（ｂ）及び図３に、差動入力素子１１１、１１２及び１１３をそれぞれ別の差動伝送装置の内部に構成したものを示したが、本発明においてはこれに限定されるわけではなく、例えば、図４に示すように、差動入力素子１１１、１１２及び１１３を混載して差動伝送装置１０４を形成することや、３つの差動入力素子１１１〜１１３のうち、２つを組み合わせて差動伝送装置を形成するようにしても良い。
【００２４】
（第４の実施形態）
図５は、第４の実施形態に係る差動伝送装置１０５を示す概略図である。
図５に示すように、差動伝送装置１０５は、差動入力素子１１１のＰ側出力端子Ｐ１２が配線３０を経由して差動入力素子１１２のＰ側入力端子Ｐ１４と接続されている。また、差動入力素子１１１のＮ側出力端子Ｐ１３が配線３１を経由して差動入力素子１１２のＮ側入力端子Ｐ１５と接続されている。
【００２５】
Ｐ側エンファシス制御端子Ｐ１０は、Ｐ側出力端子Ｐ１２のエンファシス強度を制御する端子である。Ｎ側エンファシス制御端子Ｐ１１は、Ｎ側出力端子Ｐ１３のエンファシス強度を制御する端子である。Ｐ側イコライザ制御端子Ｐ１６は、Ｐ側入力端子Ｐ１４のイコライザ制御端子である。Ｎ側イコライザ制御端子Ｐ１７は、Ｎ側入力端子Ｐ１５のイコライザ制御端子である。
【００２６】
以下に、本実施形態における差動伝送装置１０５の動作について説明する。
出力端子対であるＰ側出力端子Ｐ１２及びＮ側出力端子Ｐ１３からは、差動信号が出力される。配線３０及び配線３１を伝播する差動信号が平衡でない場合に、Ｐ側エンファシス制御端子Ｐ１０によりＰ側出力端子Ｐ１２を、Ｎ側エンファシス制御端子Ｐ１１によりＮ側出力端子Ｐ１３のエンファシス強度をそれぞれ別々に制御し、入力端子対であるＰ側入力端子Ｐ１４及びＮ側入力端子Ｐ１５で信号が平衡になるように調整する。また、送信側で受信端での平衡調整ができない場合には、受信側のＰ側入力端子Ｐ１４によりＰ側イコライザ制御端子Ｐ１６を、Ｎ側入力端子Ｐ１５によりＮ側イコライザ制御端子Ｐ１７のイコライザをそれぞれ別々に制御する。
【００２７】
（第５の実施形態）
図６は、第５の実施形態に係る差動伝送装置１０６を示す概略図である。
図６に示すように、差動伝送装置１０６は、差動入力素子１１１のＰ側出力端子Ｐ１２が配線３２を経由して差動入力素子１１３のＰ側入力端子Ｐ２４及びＰ側イコライザ制御端子Ｐ２６に接続されている。差動入力素子１１１のＮ側出力端子Ｐ１３は、配線３３を経由してＮ側入力端子Ｐ２５及びＮ側イコライザ制御端子Ｐ２７に接続されている。差動入力素子１１１のＰ側エンファシス制御端子Ｐ１０は、配線３４を経由して差動入力素子１１３のＰ側フィードバック信号出力端子Ｐ２８と接続されている。差動入力素子１１１のＮ側エンファシス制御端子Ｐ１１は、配線３５を経由して差動入力素子１１３のＮ側フィードバック信号出力端子Ｐ２９と接続されている。
【００２８】
Ｐ側エンファシス制御端子Ｐ１０は、Ｐ側出力端子Ｐ１２のエンファシス強度を制御する端子である。Ｎ側エンファシス制御端子Ｐ１１は、Ｎ側出力端子Ｐ１３のエンファシス強度を制御する端子である。Ｐ側イコライザ制御端子Ｐ２６は、Ｐ側入力端子Ｐ２４のイコライザ制御端子である。Ｎ側イコライザ制御端子Ｐ２７は、Ｎ側入力端子Ｐ２５のイコライザ制御端子である。Ｐ側フィードバック信号出力端子Ｐ２８は、差動入力素子１１３ が正常に動作するために必要な振幅に対し、Ｐ側入力端子Ｐ２４で受信した信号の不足分を情報として出力する。Ｎ側フィードバック信号出力端子Ｐ２９は、差動入力素子１１３が正常に動作するために必要な振幅に対し、Ｎ側入力端子Ｐ２５で受信した信号の不足分を情報として出力する。
【００２９】
以下に、本実施形態における差動伝送装置１０６の動作について説明する。
出力端子対であるＰ側出力端子Ｐ１２及びＮ側出力端子Ｐ１３からは、差動信号が出力される。送信信号を個別受信しているＰ側イコライザ制御端子Ｐ２６及びＮ側イコライザ制御端子Ｐ２７は、イコライザ強度を自動的に個別調整でき、Ｐ側入力端子Ｐ２４及びＮ側入力端子Ｐ２５で受信した信号の特性を揃えるよう動作する。Ｐ側フィードバック信号出力端子Ｐ２８は、差動入力素子１１３が正常に動作するために必要な振幅に対し、Ｐ側入力端子Ｐ２４で受信した信号の不足分を情報として出力し、配線３４を経由してフィードバック信号をＰ側エンファシス制御端子Ｐ１０へ送信する。Ｎ側フィードバック信号出力端子Ｐ２９は、差動入力素子１１３が正常に動作するために必要な振幅に対し、Ｎ側入力端子Ｐ２５で受信した信号の不足分を情報として出力し、配線３５を経由してフィードバック信号をＮ側エンファシス制御端子Ｐ１１へ送信する。フィードバック信号を受信したことによりＰ側出力端子Ｐ１２及びＮ側出力端子Ｐ１３は、自動的にエンファシス強度を個別調整し、信号を出力することができる。そして、この動作手順を繰す。
【図面の簡単な説明】
【００３０】
【図１】第１の実施形態に係る差動伝送装置を示す概略図である。
【図２】第２の実施形態に係る差動伝送装置を示す概略図である。
【図３】第３の実施形態に係る差動伝送装置を示す概略図である。
【図４】第１〜第３の実施形態における差動入力素子を混載して形成した差動伝送装置を示す概略図である。
【図５】第４の実施形態に係る差動伝送装置を示す概略図である。
【図６】第５の実施形態に係る差動伝送装置を示す概略図である。
【図７】従来の差動伝送方法を示す概略図である。
【符号の説明】
【００３１】
１０１〜１０６  差動伝送装置
１１１〜１１３  差動出力素子
Ｐ１０  Ｐ側エンファシス制御端子
Ｐ１１  Ｎ側エンファシス制御端子
Ｐ１２  Ｐ側出力端子
Ｐ１３  Ｎ側出力端子
Ｐ１４、Ｐ２４  Ｐ側入力端子
Ｐ１５、Ｐ２５  Ｎ側入力端子
Ｐ１６、Ｐ２６  Ｐ側イコライザ制御端子
Ｐ１７、Ｐ２７  Ｎ側イコライザ制御端子
Ｐ２８  Ｐ側フィードバック信号出力端子
Ｐ２９  Ｎ側フィードバック信号端子
【図１】
2006287543.tif 000003
【図２】
2006287543.tif 000004
【図３】
2006287543.tif 000005
【図４】
2006287543.tif 000006
【図５】
2006287543.tif 000007
【図６】
2006287543.tif 000008
【図７】
2006287543.tif 000009