(57)【要約】【課題】有効走査期間において最初に選択する行の画素で、良好な表示ができるようにする。【解決手段】映像信号線ＤＬと、映像信号を出力する電流源ＣＳと、リセット信号を出力する電圧源ＶＳと、映像信号線ＤＬに沿って配列し、電源端子ＮＤ１に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と電源端子ＮＤ２に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子ＯＬＥＤとを各々が含んだ複数の画素ＰＸとを具備し、ブランキング期間において、電圧源ＶＳと映像信号線ＤＬとを接続して映像信号線ＤＬにリセット信号を書き込むリセット動作を行い、各選択期間において、映像信号線ＤＬを介して電流源ＣＳと駆動回路とを接続して駆動回路に入力信号として映像信号を書き込む書込動作を行い、各非選択期間において、駆動回路と画素電極とを接続して駆動電流を表示素子ＯＬＥＤに流す表示動作を行う。【選択図】      図３
2006276707.tif 000002
【特許請求の範囲】
【請求項１】
映像信号線と、
映像信号を出力する電流源と、
リセット信号を出力する電圧源と、
前記映像信号線に沿って配列し、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素とを具備し、
ブランキング期間において、前記電圧源と前記映像信号線とを接続して前記映像信号線に前記リセット信号を書き込むリセット動作を行い、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする表示装置。
【請求項２】
前記リセット信号は、前記映像信号が最低階調である場合に前記書込動作によって設定されるべき前記映像信号線の電圧と等しいことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記映像信号線とこれよりも高電位に設定される高電位端子との間に接続されると共に前記映像信号線から前記高電位端子へと順方向電流を流す第１ダイオードと、前記映像信号線とこれよりも低電位に設定される低電位端子との間に接続されると共に前記低電位端子から前記映像信号線へと順方向電流を流す第２ダイオードとを含んだ保護回路をさらに具備したことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記駆動回路は、制御端子と前記第１電源端子に接続された第１端子とそれらの間の電圧に対応した大きさの電流を出力する第２端子とを備えた駆動制御素子と、定電位端子と前記制御端子との間に接続されたキャパシタと、前記第２端子と前記制御端子と前記映像信号線との接続をそれらが互いに接続された第１状態とそれらが互いから切断された第２状態との間で切り替えるスイッチ群とを含んだことを特徴とする請求項１に記載の表示装置。
【請求項５】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項６】
映像信号線と、映像信号を出力する電流源と、リセット信号を出力する電圧源と、前記映像信号線に沿って配列し、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素とを具備した表示装置の駆動方法であって、
ブランキング期間において、前記電圧源と前記映像信号線とを接続して前記映像信号線に前記リセット信号を書き込むリセット動作を行い、
各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、
各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動方法に係り、特には、画素に映像信号として電流信号を供給するアクティブマトリクス型表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機ＥＬ表示装置が記載されている。この表示装置では、各画素に映像信号として電流信号を供給し、有機ＥＬ素子を映像信号の大きさに対応した輝度で発光させる。
【０００３】
ところで、この表示装置を駆動する場合、通常、有効走査期間とブランキング期間（垂直ブランキング期間）を交互に繰り返す。有効走査期間では、例えば、画素を行毎に順次選択し、選択した画素に映像信号を書き込む。各画素の有機ＥＬ素子は、有効走査期間のうち選択されていない期間とブランキング期間とにおいて、先の映像信号の大きさに対応した輝度で発光する筈である。
【０００４】
しかしながら、本発明者は、本発明を為すに際し、以下の事実を見い出している。すなわち、画素に映像信号として電流信号を書き込む表示装置は、有効走査期間において最初に選択する行の書き込み電位が所定外の電位である場合、１水平走査期間内に所定の電位書き込みができず、１行目の画素で所望の輝度での表示が困難となることがあった。さらに、この影響で、最初の数行の画素で、低階調域内の各階調を高い再現性で表示できないことがある。これは、特に、映像信号線ドライバ内の回路や画素内の回路の静電破壊（electrostatic damage）を防止するための保護回路を映像信号線に接続した場合に顕著である。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、画素に映像信号として電流信号を書き込む表示装置が、有効走査期間において最初に選択する行の画素で、良好な表示ができるようにすることにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、映像信号線と、映像信号を出力する電流源と、リセット信号を出力する電圧源と、前記映像信号線に沿って配列し、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素とを具備し、ブランキング期間において、前記電圧源と前記映像信号線とを接続して前記映像信号線に前記リセット信号を書き込むリセット動作を行い、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする表示装置が提供される。
【０００７】
本発明の第２側面によると、映像信号線と、映像信号を出力する電流源と、リセット信号を出力する電圧源と、前記映像信号線に沿って配列し、第１電源端子に接続されると共に入力信号に対応した大きさの駆動電流を出力する駆動回路と、画素電極と第２電源端子に接続された対向電極とそれらの間に介在した活性層とを備えた表示素子とを各々が含んだ複数の画素とを具備した表示装置の駆動方法であって、ブランキング期間において、前記電圧源と前記映像信号線とを接続して前記映像信号線に前記リセット信号を書き込むリセット動作を行い、各選択期間において、前記映像信号線を介して前記電流源と前記駆動回路とを接続して前記駆動回路に前記入力信号として前記映像信号を書き込む書込動作を行い、各非選択期間において、前記駆動回路と前記画素電極とを接続して前記駆動電流を前記表示素子に流す表示動作を行うことを特徴とする駆動方法が提供される。
【発明の効果】
【０００８】
本発明によると、画素に映像信号として電流信号を書き込む表示装置が、有効走査期間において最初に選択する行の画素で、良好な表示ができるようになる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本発明の第１態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置の一部を示す等価回路図である。なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００１１】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。
【００１２】
表示パネルＤＰは、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１３】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタ及びｎチャネル薄膜トランジスタである。ｐチャネル薄膜トランジスタは、図１及び図３に示す駆動制御素子ＤＲ、スイッチＳＷａ乃至ＳＷｃ、及びダイオードＤ１ａとして利用している。ｎチャネル薄膜トランジスタは、図１及び図３に示すダイオードＤ１ｂとして利用している。
【００１４】
ゲート絶縁膜ＧＩ上には、図１及び図３に示すキャパシタＣの一方の電極と走査信号線ＳＬ１及びＳＬ２とがさらに配置されている。これらは、ゲートＧと同一の工程で形成可能である。
【００１５】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００１６】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びにキャパシタＣの一方の電極は、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩの一部は、キャパシタＣの誘電体層として利用する。
【００１７】
層間絶縁膜ＩＩ上には、図１及び図３に示すキャパシタＣの他方の電極、図２に示すソース電極ＳＥ及びドレイン電極ＤＥ、並びに、図１と図３とに示す映像信号線ＤＬ及び電源線ＰＳＬが配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００１８】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００１９】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。  
電源線ＰＳＬは、この例では、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２０】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及びキャパシタＣの他方の電極は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２１】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷａのドレイン電極ＤＥに接続されている。
【００２２】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。
【００２３】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００２４】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００２５】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔注入層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００２６】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、第１電極に対向して配置された第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された共通電極であり、この例では背面電極として設けられた光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００２７】
絶縁基板ＳＵＢ上では、複数の画素ＰＸがマトリクス状に配列している。これら画素ＰＸは、映像信号線ＤＬと走査信号線ＳＬ１との交差部近傍に配置されている。
【００２８】
各画素ＰＸは、表示素子である有機ＥＬ素子ＯＬＥＤと、駆動回路と、出力制御スイッチＳＷａとを含んでいる。この例では、駆動回路は、図１及び図３に示すように、駆動制御素子ＤＲと、映像信号供給制御スイッチＳＷｂと、ダイオード接続スイッチＳＷｃと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃは、ｐチャネル薄膜トランジスタである。スイッチＳＷｂ及びＳＷｃは、駆動制御素子ＤＲのドレインとゲートと映像信号線ＤＬとの接続を、それらが互いに接続された第１状態と、それらが互いから切断された第２状態との間で切り替えるスイッチ群を構成している。
【００２９】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は電源線ＰＳＬ１に接続された高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００３０】
出力制御スイッチＳＷａのゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷｂは映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷｃは駆動制御素子ＤＲのドレインとゲートとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。
【００３１】
キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、第１電源端子ＮＤ１と駆動制御素子ＤＲのゲートとの間に接続されている。
【００３２】
各映像信号線ＤＬには、保護回路ＰＣ１が接続されている。保護回路ＰＣ１は、ダイオードＤ１ａ及びＤ１ｂを含んでいる。ダイオードＤ１ａは、映像信号線ＤＬとこれよりも高電位に設定される高電位端子ＮＤＨとの間に、映像信号線ＤＬから高電位端子ＮＤＨへと順方向電流を流すように接続されている。ダイオードＤ１ｂは、映像信号線ＤＬとこれよりも低電位に設定される低電位端子ＮＤＬとの間に、低電位端子ＮＤＬから映像信号線ＤＬへと順方向電流を流すように接続されている。この例では、ダイオードＤ１ａは、ゲートが高電位端子ＮＤＨに接続されたｐチャネル薄膜トランジスタである。また、この例では、ダイオードＤ１ｂは、ゲートが低電位端子ＮＤＬに接続されたｎチャネル薄膜トランジスタである。
【００３３】
表示パネルＤＰ上には、映像信号線ドライバＸＤＲが配置されている。映像信号線ドライバＸＤＲは、図３に示すように、映像信号線ＤＬ毎に、電流源ＣＳとスイッチＳＷvsと保護回路ＰＣ２とを含んでいる。さらに、映像信号線ドライバＸＤＲは、マルチプレクサＭＬＴと電圧源ＶＳと基準トランジスタＴＲrefと制御線ＣＬとを含んでいる。
【００３４】
マルチプレクサＭＬＴは、クロック信号ＣＬＫ、スタート信号ＤＡＴＡ、シリアル信号としての映像信号ＤＡＴＡが入力される入力端子を含んでいる。さらに、マルチプレクサＭＬＴは、電流源ＣＳ毎に複数の出力端子を含んでいる。マルチプレクサＭＬＴは、クロック信号ＣＬＫとスタート信号ＤＡＴＡとに基づいて、シリアル信号としての映像信号ＤＡＴＡをパラレル信号に変換し、これを各電流源ＣＳへと出力する。この例では、マルチプレクサＭＬＴは、映像信号を６ビットのディジタル信号として、各電流源ＣＳに出力する。
【００３５】
基準トランジスタＴＲrefは、この例ではｐチャネル電界効果トランジスタである。基準トランジスタＴＲrefのソースは抵抗素子Ｒを介して定電位端子ＮＤ１’に接続されており、そのドレインは接地線に接続されている。この表示装置の駆動時には、基準トランジスタＴＲrefのソース−ドレイン間に基準電流Ｉrefを流す。
【００３６】
電流源ＣＳは、映像信号線ドライバＸＤＲの出力端子，すなわち映像信号線ＤＬに接続された端子，と接地線との間に接続されている。電流源ＣＳは、マルチプレクサＭＬＴがパラレル信号として出力するディジタル信号をアナログ信号へと変換する。この例では、電流源ＣＳは、マルチプレクサＭＬＴが出力する６ビットのディジタル映像信号から、電流信号としてのアナログ映像信号を生成する。
【００３７】
電流源ＣＳは、複数の定電流源ＴＲdgtと複数のスイッチＳＷdgtとを含んでいる。定電流源ＴＲdgtとスイッチＳＷdgtとは、それぞれ、映像信号線ドライバＸＤＲの出力端子と接地線との間で直列に接続されている。この例では、電流源ＣＳは、６つの定電流源ＴＲdgtと６つのスイッチＳＷdgtとを含んでいる。また、この例では、定電流源ＴＲdgt及びスイッチＳＷdgtは、ｐチャネル電界効果トランジスタである。
【００３８】
定電流源ＴＲdgtのゲートは、それぞれ、基準トランジスタＴＲrefのゲートに接続されている。スイッチＳＷdgtのゲートは、それぞれ、マルチプレクサＭＬＴの出力端子に接続されている。
【００３９】
定電流源ＴＲdgtは、例えば、それらの１つが基準トランジスタＴＲrefと同一の構造を有しており、残りの５つがチャネル幅が異なること以外は基準トランジスタＴＲrefと同一の構造を有している。６つの定電流源ＴＲdgtは、それらに接続されているスイッチＳＷdgtが閉じている間、例えば、基準電流Ｉrefの１倍、２倍、４倍、８倍、１６倍、３２倍の大きさの定電流をそれぞれ出力する。
【００４０】
スイッチＳＷvsと電圧源ＶＳとは、映像信号線ドライバＸＤＲの出力端子と接地線との間で、この順に直列に接続されている。
【００４１】
電圧源ＶＳは、リセット信号として定電圧を出力する。例えば、電圧源ＶＳは、映像信号が最低階調である場合に書込動作によって設定されるべき映像信号線ＤＬの電圧とほぼ等しい定電圧である。
【００４２】
スイッチＳＷvsは、この例では、ｐチャネル電界効果トランジスタである。スイッチＳＷvsのゲートは、制御線ＣＬに接続されている。制御線ＣＬには、ブランキング期間と有効走査期間との切り替わりにほぼ対応して信号レベルが変化する制御信号ＢＬＫが入力される。
【００４３】
保護回路ＰＣ２は、映像信号線ドライバＸＤＲの出力端子に接続されている。保護回路ＰＣ２は、ダイオードＤ２ａ及びＤ２ｂを含んでいる。ダイオードＤ２ａは、映像信号線ドライバＸＤＲの出力端子とこれよりも高電位に設定される高電位端子ＮＤＨ’との間に、映像信号線ドライバＸＤＲの出力端子から高電位端子ＮＤＨ’へと順方向電流を流すように接続されている。ダイオードＤ２ｂは、映像信号線ドライバＸＤＲの出力端子と接地線との間に、接地線から映像信号線ドライバＸＤＲの出力端子へと順方向電流を流すように接続されている。この例では、ダイオードＤ２ａは、ゲートが高電位端子ＮＤＨ’に接続されたｐチャネル電界効果トランジスタである。また、この例では、ダイオードＤ２ｂは、ゲートが接地線に接続されたｎチャネル電界効果トランジスタである。
【００４４】
表示パネルＤＰ上には、走査信号線ドライバＹＤＲがさらに配置されている。上記の通り、走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２が接続されている。
【００４５】
この有機ＥＬ表示装置は、例えば、以下の方法により駆動する。  
図４は、図１乃至図３に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。図４には、画素ＰＸがＭ個の行を形成している場合の駆動方法を描いており、横軸は時間を示し、縦軸は電位を示している。
【００４６】
図４において、「ＸＤＲ出力」のうち、「Ｉsigｍ」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬに映像信号Ｉsigｍを出力する期間を示し、「Ｖrst」と表記した期間は映像信号線ドライバＸＤＲが映像信号線ＤＬにリセット信号Ｖrstを出力する期間を示している。また、図４において、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＣＬ電位」で示す波形は制御線ＣＬの電位を示している。
【００４７】
この駆動方法では、有効走査期間とブランキング期間とを交互に繰り返す。有効走査期間では、スイッチＳＷvsは開いたままにしておき、画素ＰＸを行毎に選択する。各画素ＰＸの選択期間では書込動作を行い、非選択期間では表示動作を行う。
【００４８】
例えば、ｍ行目の画素を選択している期間（以下、ｍ行目選択期間という）では、まず、ｍ行目の画素ＰＸのスイッチＳＷａを開く。次いで、マルチプレクサＭＬＴから各電流源ＣＳに６ビットのディジタル映像信号を出力すると共に、ｍ行目の画素ＰＸのスイッチＳＷｂ及びＳＷｃを閉じる。
【００４９】
電流源ＣＳは、ディジタル映像信号をアナログ映像信号としての書込電流Ｉsigｍに変換する。この書込電流Ｉsigｍは、第１電源端子ＮＤ１から電流源ＣＳへと流れる。これにより、駆動制御素子ＤＲのゲート電位を、駆動制御素子ＤＲのソース−ドレイン間に書込電流Ｉsigｍが流れるときの値に設定する。
【００５０】
その後、スイッチＳＷｂ及びＳＷｃを開く。さらに、スイッチＳＷａを閉じることにより、ｍ行目選択期間を終了する。
【００５１】
スイッチＳＷａを閉じると、有機ＥＬ素子ＯＬＥＤには、書込電流Ｉsigｍに対応した大きさの駆動電流Ｉdrvｍが流れる。非選択期間では、スイッチＳＷａは閉じたままとする。したがって、各画素ＰＸの有機ＥＬ素子ＯＬＥＤは、その画素ＰＸが次に選択されるまで、駆動電流Ｉdrvｍの大きさに対応した輝度で発光し続ける。
【００５２】
ブランキング期間では、リセット動作を行う。すなわち、まず、全てのスイッチＳＷdgtを開く。次いで、スイッチＳＷvsを閉じて、電圧源ＶＳから映像信号線ＤＬにリセット信号を出力する。すなわち、映像信号線ＤＬの電位をリセット電位に設定する。その後、スイッチＳＷvsを開く。なお、ブランキング期間では、全ての画素ＰＸで、スイッチＳＷｂ及びＳＷｃは開いたままとしておく。
【００５３】
ところで、この表示装置の映像信号線ドライバＸＤＲが電圧源ＶＳ及びスイッチＳＷvsを含んでいないとすると、ブランキング期間において、映像信号線ＤＬは浮動状態にあると考えることができる。しかしながら、実際には、ダイオードＤ１ａ、Ｄ１ｂ、Ｄ２ａ及びＤ２ｂに小さな逆方向電流，すなわちリーク電流，が流れる。ダイオードＤ１ａ及びＤ２ａに流れるリーク電流の大きさの和と、ダイオードＤ１ｂ及びＤ２ｂに流れるリーク電流の大きさの和とは、必ずしも一致しない。
【００５４】
そのため、ブランキング期間を開始してから終了するまでの間に、映像信号線ＤＬの電位が変動することがある。例えば、ブランキング期間を終了した時点における映像信号線ＤＬの電位が、書込動作によって設定されるべき映像信号線ＤＬの電位の最低値よりもさらに低くなることがある。
【００５５】
この場合、１行目の画素ＰＸで低階調域内の階調を表示するには、１行目選択期間の書込動作により、映像信号線ＤＬの電位を大幅に高めなければならない。しかしながら、低階調域内の階調を表示するときの書込電流Ｉsig１は小さいため、１行目選択期間内に映像信号線ＤＬの電位を十分に変化させることは難しい。そのため、１行目の画素ＰＸでは、駆動制御素子ＤＲのゲート電位を書込電流Ｉsig１に対応した値に正確に設定できず、低階調域内の各階調を高い再現性で表示することが難しい。
【００５６】
ブランキング期間における映像信号線ＤＬの電位変動が大きい場合には、同様の現象が、有効走査期間を開始してから最初の数行の画素ＰＸで生じる。そのため、有効走査期間において最初に選択する数行の画素ＰＸでは、低階調域内の各階調を高い再現性で表示することが難しかった。
【００５７】
これに対し、ブランキング期間において図１乃至図４を参照しながら説明したリセット動作を行うと、１行目の画素ＰＸへの書込動作を開始する直前における映像信号線ＤＬの電位をリセット電位とほぼ等しくすることができる。したがって、例えば、映像信号Ｉsigｍが最低階調である場合に書込動作によって設定されるべき映像信号線ＤＬの電位とリセット信号とをほぼ等しくすると、１行目の画素ＰＸで低階調域内の階調を表示するために必要な映像信号線ＤＬの電位変動量を著しく小さくすることができる。それゆえ、有効走査期間において最初に選択する数行の画素ＰＸで、低階調域内の各階調を高い再現性で表示することが可能となる。
【００５８】
次に、本発明の第２態様について説明する。  
図５は、本発明の第２態様に係る表示装置の一部を示す等価回路図である。この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、以下の構成を採用したこと以外は、図１乃至図３に示した有機ＥＬ表示装置と同様の構造を有している。
【００５９】
すなわち、この表示装置では、映像信号線ドライバＸＤＲの代わりに、表示パネルＤＰがスイッチＳＷvs及び制御線ＣＬを内蔵している。また、この表示装置では、表示パネルＤＰは、レベルシフタＬＳをさらに含んでいる。スイッチＳＷvsと定電圧源ＶＳとは、映像信号線ＤＬと接地線との間で、この順に直列に接続されている。レベルシフタＬＳの入力端子は制御線ＣＬに接続されており、出力端子はスイッチＳＷvsのゲートに接続されている。
【００６０】
この表示装置は、図４を参照しながら説明したのとほぼ同様の方法で駆動することができる。したがって、本態様でも、第１態様で説明したのとほぼ同様の効果を得ることができる。
【００６１】
第１及び第２本態様では、画素ＰＸに図１、図３及び図５の構造を採用したが、画素ＰＸには他の構造を採用することも可能である。例えば、ダイオード接続スイッチＳＷｃは、駆動制御素子ＤＲのドレインとゲートとの間に接続する代わりに、駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続してもよい。或いは、映像信号供給制御スイッチＳＷｂは、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続する代わりに、駆動制御素子ＤＲのゲートと映像信号線ＤＬとの間に接続してもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置の一部を示す等価回路図。
【図４】図１乃至図３に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図５】本発明の第２態様に係る表示装置の一部を示す等価回路図。
【符号の説明】
【００６３】
Ｃ…キャパシタ、ＣＥ…対向電極、ＣＬ…制御線、ＣＳ…電流源、Ｄ１ａ…ダイオード、Ｄ１ｂ…ダイオード、Ｄ２ａ…ダイオード、Ｄ２ｂ…ダイオード、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＬＳ…レベルシフタ、ＭＬＴ…マルチプレクサ、ＮＤ１…第１電源端子、ＮＤ１’…定電位端子、ＮＤ２…第２電源端子、ＮＤＨ…高電位端子、ＮＤＨ’…高電位端子、ＮＤＬ…低電位端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＣ１…保護回路、ＰＣ２…保護回路、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、Ｒ…抵抗素子、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＳＷdgt…スイッチ、ＳＷvs…スイッチ、ＴＲdgt…定電流源、ＴＲref…基準トランジスタ、ＵＣ…アンダーコート層、ＶＳ…電圧源、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2006276707.tif 000003
【図２】
2006276707.tif 000004
【図３】
2006276707.tif 000005
【図４】
2006276707.tif 000006
【図５】
2006276707.tif 000007