(57)【要約】  【課題】フリッカ雑音を発生させることなく、ローカル信号の２倍の周波数付近から受信帯域周波数に変換される雑音を低減すること。  【解決手段】  第１の入力端子対１１の一方にベースが電気的に接続された第１のトランジスタ１０１と、第１の入力端子対１１の他方にベースが電気的に接続された第２のトランジスタ１０２と、第１のトランジスタ１０１のコレクタにエミッタが電気的に接続された第３及び第４のトランジスタ１０３、１０４と、第２のトランジスタ１０２のコレクタにエミッタが電気的に接続された第５及び第６のトランジスタ１０５、１０６と、第１のトランジスタ１０１のコレクタと第２のトランジスタ１０２のコレクタとの間に設けられ、少なくとも一つの容量を有し、容量の充放電を少なくともローカル信号周波数で繰り返すことなくローカル信号周波数の２倍の周波数の差動雑音成分を抑圧する差動雑音抑圧回路Ｃ１０１、Ｃ１０２とを備える。【選択図】図１
2006014293.tif 000002
【特許請求の範囲】
【請求項１】
入力信号とローカル信号とを混合して変調する周波数変換回路であって、
前記入力信号が入力される第１の入力端子対と、
前記ローカル信号が入力される第２の入力端子対と、
出力信号が出力される出力端子対と、
前記第１の入力端子対の一方にベースが電気的に接続された第１のトランジスタと、
前記第１の入力端子対の他方にベースが電気的に接続された第２のトランジスタと、
前記第１のトランジスタのコレクタにエミッタが電気的に接続された第３及び第４のトランジスタと、
前記第２のトランジスタのコレクタにエミッタが電気的に接続された第５及び第６のトランジスタと、
前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとの間に設けられ、少なくとも一つの容量を有し、前記容量の充放電を少なくともローカル信号周波数で繰り返すことなく前記ローカル信号周波数の２倍の周波数の差動雑音成分を抑圧する差動雑音抑圧回路とを備え、
前記第２の入力端子対の一方は、前記第３及び第６のトランジスタのベースに電気的に接続されており、
前記第２の入力端子対の他方は、前記第４及び第５のトランジスタのベースに電気的に接続されており、
前記出力端子対の一方は、前記第３及び第５のトランジスタのコレクタに電気的に接続されており、
前記出力端子対の他方は、前記第４及び第６のトランジスタのコレクタに電気的に接続されている、周波数変換回路。
【請求項２】
前記出力端子対に電気的に接続され、前記ローカル信号周波数の２倍の周波数の同相雑音成分を抑圧する同相雑音抑圧回路を備えた、請求項１記載の周波数変換回路。
【請求項３】
前記差動雑音抑圧回路は、電気的に並列接続された第１の容量及び第２の容量を有し、
前記第１の容量及び前記第２の容量の合成容量は、前記ローカル信号周波数の２倍の周波数付近に自己共振周波数を有している、請求項１記載の周波数変換回路。
【請求項４】
前記第１の容量及び第２の容量は、半導体基板上に形成されたＭＩＭ容量またＭＯＳ容量であり、
前記第１の容量の上部電極は、前記第２の容量の下部電極に電気的に接続するように配置されており、
前記第１の容量の下部電極は、前記第２の容量の上部電極に電気的に接続するように配置されている、請求項３記載の周波数変換回路。
【請求項５】
前記差動雑音抑圧回路は、電気的に直列に接続された容量及びインダクタを有し、
前記作動圧音抑圧回路は、前記ローカル信号周波数の２倍の周波数付近に共振周波数を有する共振器である、請求項１記載の周波数変換回路。
【請求項６】
前記差動雑音抑圧回路は、電気的に直列に接続された第１及び第２の容量と、前記第１の容量と前記第２の容量との接続点に一方が電気的に接続され他方が接地された、前記ローカル周波数の信号を阻止するインピーダンス素子とを有する、請求項１記載の周波数変換回路。
【請求項７】
前記インピーダンス素子は、インダクタである、請求項６記載の周波数変換回路。
【請求項８】
前記インピーダンス素子は、抵抗である、請求項６記載の周波数変換回路。
【請求項９】
前記インピーダンス素子は、容量である、請求項６記載の周波数変換回路。
【請求項１０】
前記同相雑音抑圧回路は、バランである、請求項１記載の周波数変換回路。
【請求項１１】
前記同相雑音抑圧回路は、前記ローカル信号周波数の２倍の周波数の同相信号がショートになる回路である、請求項２記載の周波数変換回路。
【請求項１２】
前記第３乃至第６のトランジスタは、ｐウェルとｎウェルと半導体基板とを有するトリプルウェル構造のＭＯＳＦＥＴであって、
前記ｐウェルは、第１の抵抗を介して接地端子と電気的に接続され、
前記ｎウェルは、第２の抵抗を介して電源端子と電気的に接続されている、請求項１記載の周波数変換回路。
【請求項１３】
第１の周波数変換回路と、
第２の周波数変換回路と、
前記第１の周波数変換回路及び前記第２の周波数変換回路に接続される９０度移相器とを備え、
前記第１の周波数変換回路には、請求項１記載の周波数変換回路が用いられており、
前記第２の周波数変換回路には、請求項１記載の周波数変換回路が用いられている、変調回路。
【請求項１４】
変調回路と、
前記変調回路の前記９０度移相器にローカル信号を入力する発振器と、
前記変調回路で変調された信号を増幅する電力増幅器と、
前記電力増幅器で増幅された信号が入力されるアイソレータと、
前記アイソレータからの信号をアンテナに導く共用器を備え、
前記変調回路には、請求項１３記載の変調回路が用いられている、直交変調送信回路。
【請求項１５】
位相変調部と、
前記位相変調部に接続された振幅変調部と、
前記振幅変調部からの出力信号をアンテナに導く共用器とを備え、
前記位相変調部には、請求項１３記載の変調回路が用いられている、ポーラー変調送信回路。
【請求項１６】
送信信号を出力する送信回路と、
受信信号を入力する受信回路とを備え、
前記送信回路には、請求項１４記載の直交変調送信回路が用いられており、
前記直交変調送信回路の前記共用器は、前記アンテナで受信された受信信号を前記受信回路に導く、通信機。
【請求項１７】
送信信号を出力する送信回路と、
受信信号を入力する受信回路とを備え、
前記送信回路には、請求項１５記載のポーラー変調送信回路が用いられており、
前記ポーラー変調送信回路の前記共用器は、前記アンテナで受信された前記受信信号を前記受信回路に導く、通信機。
【請求項１８】
入力信号が入力される第１の入力端子対と、
ローカル信号が入力される第２の入力端子対と、
出力信号が出力される出力端子対と、
前記第１の入力端子対の一方にベースが電気的に接続された第１のトランジスタと、
前記第１の入力端子対の他方にベースが電気的に接続された第２のトランジスタと、
前記第１のトランジスタのコレクタにエミッタが電気的に接続された第３及び第４のトランジスタと、
前記第２のトランジスタのコレクタにエミッタが電気的に接続された第５及び第６のトランジスタとを備え、
前記第２の入力端子対の一方は、前記第３及び第６のトランジスタのベースに電気的に接続されており、
前記第２の入力端子対の他方は、前記第４及び第５のトランジスタのベースに電気的に接続されており、
前記出力端子対の一方は、前記第３及び第５のトランジスタのコレクタに電気的に接続されており、
前記出力端子対の他方は、前記第４及び第６のトランジスタのコレクタに電気的に接続されており、前記入力信号と前記ローカル信号とを混合して変調する周波数変換回路を用いて周波数変換を行う周波数変換方法であって、
前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとの間で、少なくとも一つの容量を有し、前記容量の充放電を少なくともローカル信号周波数で繰り返すことなく前記ローカル信号周波数の２倍の周波数の差動雑音成分を抑圧する差動雑音抑圧ステップを備えた、周波数変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数変換回路、変調回路、ポーラー変調送信回路、直交変調送信回路、及び通信機、及び周波数変換方法に関するものである。例えば、携帯電話や無線ＬＡＮなどの移動体通信機に使用される、ダイレクトコンバージョン方式の周波数変換回路、変調回路、ポーラー変調送信回路、直交変調送信回路、及び周波数変換方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話や無線ＬＡＮが爆発的に普及してきている。このように普及してきている携帯電話や無線ＬＡＮの送信部は、ベースバンド信号（以下、ＢＢ信号と記す）をローカル信号（以下、ＬＯ信号と記す）と掛け合わせることによって、直接、高周波信号（以下、ＲＦ信号と記す）に周波数変換するダイレクトコンバージョン方式が用いられている。ここで、周波数変換を行う回路はアップコンバータと言われ、その機能の中心となる回路が周波数変換回路である。
【０００３】
図８に、従来の周波数変換回路の構成を示す（例えば非特許文献１を参照）。図８において、従来の周波数変換回路はＢＢ信号入力端子対１１と、ＢＢ信号入力端子対１１の一方にベースが接続されたトランジスタ１０１と、ＢＢ信号入力端子対１１の他方にベースが接続されたトランジスタ１０２と、トランジスタ１０１のコレクタにエミッタが接続されたトランジスタ１０３、１０４と、トランジスタ１０２のコレクタにエミッタが接続されたトランジスタ１０５、１０６と、ＬＯ信号入力端子対１２と、ＲＦ信号出力端子対１３と、電流源Ｉ１０１と、グランドＧ１０１とから構成されている。
【０００４】
さらに、ＬＯ信号入力端子対１２の一方は、トランジスタ１０３、１０６のベースに接続され、ＬＯ信号入力端子対１２の他方は、トランジスタ１０４、１０５のベースに接続され、ＲＦ信号出力端子対１３の一方はトランジスタ１０３、１０５のコレクタに接続され、ＲＦ出力端子対１３の他方はトランジスタ１０４、１０６のコレクタに接続され、一端がグランドＧ１０１に接続された電流源Ｉ１０１の他端はトランジスタ１０１、１０２のエミッタに接続されている。
【０００５】
次に、このような従来の周波数変換回路の動作について、図８と各入力端子における信号の周波数関係を示した図９を併用して説明する。
【０００６】
ＢＢ信号入力端子対１１から入力されるＢＢ信号Ｂ１とＬＯ信号入力端子対１２から入力されるＬＯ信号Ｌ１の乗算を行った結果がＲＦ信号出力端子対１３からＲＦ信号Ｒ１として出力される。ＲＦ信号Ｒ１は、ＬＯ信号Ｌ１とＢＢ信号Ｂ１の和の周波数と差の周波数の信号として出力される。アップコンバーターでは、このＲＦ信号のうちの和の周波数を選択して、以降のパワーアンプに送られる。
【０００７】
また、同様の動作原理により、ＢＢ信号入力端子対１１から入力されるＢＢ信号周波数付近の雑音Ｎ１と２倍のＬＯ周波数付近の雑音Ｎ２は、ＬＯ信号入力端子対１２から入力されるＬＯ信号Ｌ１と乗算されることにより、ＲＦ信号出力端子対１３の受信帯域周波数Ｒ１に出力される。この雑音が大きいまま放射されると、他の携帯電話の妨害となったり、同時送受信時に同じ端末内の受信回路の妨害となるため、一般的に周波数変換回路の前段に低域通過フィルタ（ＬＰＦ）などを接続して、ＢＢ信号入力端子対１１に入力される雑音を抑圧する。しかし、このＬＰＦはカットオフ周波数を低く設計しているために、ＢＢ信号周波数付近の雑音Ｎ１は抑圧できるが、高い周波数であるＬＯ信号の２倍の周波数付近の雑音Ｎ２は、寄生成分により抑圧が出来ないために、別途抑圧する手段が必要となる。
【０００８】
これに対して、２倍のＬＯ信号周波数付近の雑音を抑圧する周波数変換回路の例の１つとして、「周波数変換回路」が開示されている（例えば、特許文献１参照）。この特許文献１に開示されている周波数変換回路の構成例を図１０に示す。
【０００９】
図１０に示す従来の周波数変換回路では、トランジスタ１０１、１０２のコレクタとグランドＧ１０２との間に、容量Ｃ１０４、Ｃ１０５を付加している。このような構成にすることで、ＢＢ入力端子対１１から入力される２倍のＬＯ周波数付近の雑音の差動成分及び同相成分は共に、容量Ｃ１０４、Ｃ１０５を介してグランドＧ１０２に落とすことが可能となる。
【非特許文献１】ＲＦ−ＣＭＯＳミキサーにおけるノイズ：簡単な物理モデル（Noise in RF-CMOS Mixers:A Simple Physical Model）, フーマン  ダラビ  及びア  サド  ア．ダビ（Hooman Darabi and A sad A.abidi）, アイトリプルイートランザクションオンソリッドステートサーキュット（IEEE TRANSACTIONS ON SOLID STATE CIRCUITS）, 第３５巻,１号,２０００年１月
【特許文献１】特開２０００−２９５０４３号公報（第５−８頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来の周波数変換回路では、トランジスタ１０３、１０４、１０５、１０６のエミッタに容量が接続する形となるため、ミキシング時のスイッチング速度が遅れる。
【００１１】
図１１に、図１０におけるノードＶＮＤ１の電圧の時間変化特性７０１と、容量Ｃ１０４に流れる電流ｉｃｐの時間変化特性７０２を示す。なお、図１０において、点線で、ＬＯ信号として理想的な矩形波を参考のために示した。ＬＯ信号として理想的な矩形波を入力しても、スイッチが切り替わる毎に容量Ｃ１０４、Ｃ１０５では電子の充放電が繰り返される。すると、ノードＶＮＤ１の電圧の時間変化特性７０１は立ち上がり立ち下がりに時間がかかるために、瞬時にスイッチングが出来なくなり、例えば対になっているトランジスタ１０３、１０４が同時にＯＮとなるため、フリッカ雑音の発生原因になるという課題がある。このフリッカ雑音が、ＬＯ信号とミキシングすることにより、受信帯域にアップコンバートされ、受信帯域雑音劣化の一因となる。
【００１２】
すなわち、従来の周波数変換回路では、ミキシング時のスイッチング速度が遅れるためにフリッカ雑音が発生するという課題がある。
【００１３】
本発明は、上記従来の課題を解決するもので、フリッカ雑音を発生させることなく、ローカル信号の２倍の周波数の雑音を抑圧できる周波数変換回路、変調回路、ポーラー変調送信回路、直交変調送信回路、通信機、及び周波数変換方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決するために、第１の本発明は、
入力信号とローカル信号とを混合して変調する周波数変換回路であって、
前記入力信号が入力される第１の入力端子対と、
前記ローカル信号が入力される第２の入力端子対と、
出力信号が出力される出力端子対と、
前記第１の入力端子対の一方にベースが電気的に接続された第１のトランジスタと、
前記第１の入力端子対の他方にベースが電気的に接続された第２のトランジスタと、
前記第１のトランジスタのコレクタにエミッタが電気的に接続された第３及び第４のトランジスタと、
前記第２のトランジスタのコレクタにエミッタが電気的に接続された第５及び第６のトランジスタと、
前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとの間に設けられ、少なくとも一つの容量を有し、前記容量の充放電を少なくともローカル信号周波数で繰り返すことなく前記ローカル信号周波数の２倍の周波数の差動雑音成分を抑圧する差動雑音抑圧回路とを備え、
前記第２の入力端子対の一方は、前記第３及び第６のトランジスタのベースに電気的に接続されており、
前記第２の入力端子対の他方は、前記第４及び第５のトランジスタのベースに電気的に接続されており、
前記出力端子対の一方は、前記第３及び第５のトランジスタのコレクタに電気的に接続されており、
前記出力端子対の他方は、前記第４及び第６のトランジスタのコレクタに電気的に接続されている、周波数変換回路である。
【００１５】
また、第２の本発明は、
前記出力端子対に電気的に接続され、前記ローカル信号周波数の２倍の周波数の同相雑音成分を抑圧する同相雑音抑圧回路を備えた、第１の本発明の周波数変換回路である。
【００１６】
また、第３の本発明は、
前記差動雑音抑圧回路は、電気的に並列接続された第１の容量及び第２の容量を有し、
前記第１の容量及び前記第２の容量の合成容量は、前記ローカル信号周波数の２倍の周波数付近に自己共振周波数を有している、第１の本発明の周波数変換回路である。
【００１７】
また、第４の本発明は、
前記第１の容量及び第２の容量は、半導体基板上に形成されたＭＩＭ容量またＭＯＳ容量であり、
前記第１の容量の上部電極は、前記第２の容量の下部電極に電気的に接続するように配置されており、
前記第１の容量の下部電極は、前記第２の容量の上部電極に電気的に接続するように配置されている、第３の本発明の周波数変換回路である。
【００１８】
また、第５の本発明は、
前記差動雑音抑圧回路は、電気的に直列に接続された容量及びインダクタを有し、
前記作動圧音抑圧回路は、前記ローカル信号周波数の２倍の周波数付近に共振周波数を有する共振器である、第１の本発明の周波数変換回路である。
【００１９】
また、第６の本発明は、
前記差動雑音抑圧回路は、電気的に直列に接続された第１及び第２の容量と、前記第１の容量と前記第２の容量との接続点に一方が電気的に接続され他方が接地された、前記ローカル周波数の信号を阻止するインピーダンス素子とを有する、第１の本発明の周波数変換回路である。
【００２０】
また、第７の本発明は、
前記インピーダンス素子は、インダクタである、第６の本発明の周波数変換回路である。
【００２１】
また、第８の本発明は、
前記インピーダンス素子は、抵抗である、第６の本発明の周波数変換回路である。
【００２２】
また、第９の本発明は、
前記インピーダンス素子は、容量である、第６の本発明の周波数変換回路である。
【００２３】
また、第１０の本発明は、
前記同相雑音抑圧回路は、バランである、第１の本発明の周波数変換回路である。
【００２４】
また、第１１の本発明は、
前記同相雑音抑圧回路は、前記ローカル信号周波数の２倍の周波数の同相信号がショートになる回路である、第２の本発明の周波数変換回路である。
【００２５】
また、第１２の本発明は、
前記第３乃至第６のトランジスタは、ｐウェルとｎウェルと半導体基板とを有するトリプルウェル構造のＭＯＳＦＥＴであって、
前記ｐウェルは、第１の抵抗を介して接地端子と電気的に接続され、
前記ｎウェルは、第２の抵抗を介して電源端子と電気的に接続されている、第１の本発明の周波数変換回路である。
【００２６】
また、第１３の本発明は、
第１の周波数変換回路と、
第２の周波数変換回路と、
前記第１の周波数変換回路及び前記第２の周波数変換回路に接続される９０度移相器とを備え、
前記第１の周波数変換回路には、第１の本発明の周波数変換回路が用いられており、
前記第２の周波数変換回路には、第１の本発明の周波数変換回路が用いられている、変調回路である。
【００２７】
また、第１４の本発明は、
変調回路と、
前記変調回路の前記９０度移相器にローカル信号を入力する発振器と、
前記変調回路で変調された信号を増幅する電力増幅器と、
前記電力増幅器で増幅された信号が入力されるアイソレータと、
前記アイソレータからの信号をアンテナに導く共用器を備え、
前記変調回路には、第１３の本発明の変調回路が用いられている、直交変調送信回路である。
【００２８】
また、第１５の本発明は、
位相変調部と、
前記位相変調部に接続された振幅変調部と、
前記振幅変調部からの出力信号をアンテナに導く共用器とを備え、
前記位相変調部には、第１３の本発明の変調回路が用いられている、ポーラー変調送信回路である。
【００２９】
また、第１６の本発明は、
送信信号を出力する送信回路と、
受信信号を入力する受信回路とを備え、
前記送信回路には、第１４の本発明の直交変調送信回路が用いられており、
前記直交変調送信回路の前記共用器は、前記アンテナで受信された受信信号を前記受信回路に導く、通信機である。
【００３０】
また、第１７の本発明は、
送信信号を出力する送信回路と、
受信信号を入力する受信回路とを備え、
前記送信回路には、第１５の本発明のポーラー変調送信回路が用いられており、
前記ポーラー変調送信回路の前記共用器は、前記アンテナで受信された前記受信信号を前記受信回路に導く、通信機である。
【００３１】
また、第１８の本発明は、
入力信号が入力される第１の入力端子対と、
ローカル信号が入力される第２の入力端子対と、
出力信号が出力される出力端子対と、
前記第１の入力端子対の一方にベースが電気的に接続された第１のトランジスタと、
前記第１の入力端子対の他方にベースが電気的に接続された第２のトランジスタと、
前記第１のトランジスタのコレクタにエミッタが電気的に接続された第３及び第４のトランジスタと、
前記第２のトランジスタのコレクタにエミッタが電気的に接続された第５及び第６のトランジスタとを備え、
前記第２の入力端子対の一方は、前記第３及び第６のトランジスタのベースに電気的に接続されており、
前記第２の入力端子対の他方は、前記第４及び第５のトランジスタのベースに電気的に接続されており、
前記出力端子対の一方は、前記第３及び第５のトランジスタのコレクタに電気的に接続されており、
前記出力端子対の他方は、前記第４及び第６のトランジスタのコレクタに電気的に接続されており、前記入力信号と前記ローカル信号とを混合して変調する周波数変換回路を用いて周波数変換を行う周波数変換方法であって、
前記第１のトランジスタのコレクタと前記第２のトランジスタのコレクタとの間で、少なくとも一つの容量を有し、前記容量の充放電を少なくともローカル信号周波数で繰り返すことなく前記ローカル信号周波数の２倍の周波数の差動雑音成分を抑圧する差動雑音抑圧ステップを備えた、周波数変換方法である。
【発明の効果】
【００３２】
本発明により、フリッカ雑音を発生させることなく、ローカル信号の２倍の周波数の雑音を抑圧できる、周波数変換回路、変調回路、ポーラー変調送信回路、直交変調送信回路、通信機、及び周波数変換方法を提供することができる。
【発明を実施するための最良の形態】
【００３３】
以下に本発明の実施の形態を図面を参照して説明する。
【００３４】
（実施の形態１）
図１は、本発明の実施の形態１における周波数変換回路の構成を示す図である。
【００３５】
図１において、ミキサ回路は、ＢＢ信号入力端子対１１と、ＢＢ信号入力端子対１１の一方にベースが接続されたトランジスタ１０１と、ＢＢ信号入力端子対１１の他方にベースが接続されたトランジスタ１０２と、トランジスタ１０１のコレクタにエミッタが接続されたトランジスタ１０３、１０４と、トランジスタ１０２のコレクタにエミッタが接続されたトランジスタ１０５、１０６と、ＬＯ信号入力端子対１２と、ＲＦ信号出力端子対１３と、電流源Ｉ１０１と、グランドＧ１０１と、容量Ｃ１０１、Ｃ１０２とから構成されている。
【００３６】
さらに、ＬＯ信号入力端子対１２の一方は、トランジスタ１０３、１０６のベースに接続されており、ＬＯ信号入力端子対１２の他方は、トランジスタ１０４、１０５のベースに接続されている。また、ＲＦ信号出力端子対１３の一方は、トランジスタ１０３、１０５のコレクタに接続されており、ＲＦ出力端子対１３の他方はトランジスタ１０４、１０６のコレクタに接続されている。そして、トランジスタ１０１、１０２のコレクタ間に、並列接続した容量Ｃ１０１、Ｃ１０２が接続されている。
【００３７】
この、並列接続した容量Ｃ１０１、Ｃ１０２は、差動雑音抑圧回路の一例であり、容量Ｃ１０１とＣ１０２の合成容量は、ＬＯ信号の２倍の周波数付近に自己共振周波数を有している。
【００３８】
さらに、ＲＦ信号出力端子対１３には、それぞれグランドＧ１０３、Ｇ１０４との間に、容量Ｃ１０７、Ｃ１０８が接続され、ＲＦ信号出力端子対１３の端子間にインダクタＬ１０３が接続されている。
【００３９】
図１の周波数変換回路は、上述したような回路素子から構成されており、これらの回路素子は、上述したように電気的に接続されている。
【００４０】
この、容量Ｃ１０７、Ｃ１０８、インダクタＬ１０３、グランドＧ１０３、Ｇ１０４は、同相雑音抑圧回路の一例であり、容量Ｃ１０７、Ｃ１０８はそれぞれＬＯ信号の２倍の周波数付近に自己共振周波数を有する。
【００４１】
なお、本実施の形態１のＢＢ信号入力端子対１１は本発明の第１の入力端子対の例である。また、本実施の形態１のＬＯ信号入力端子対１２は本発明の第２の入力端子対の例である。また、本実施の形態１のＲＦ出力端子対１３は本発明の出力端子対の例である。また、本実施の形態１のトランジスタ１０１は本発明の第１のトランジスタの例である。また、本実施の形態１のトランジスタ１０２は本発明の第２のトランジスタの例である。また、本実施の形態１のトランジスタ１０３、１０４はそれぞれ本発明の第３、及び第４のトランジスタの例である。また、本実施の形態１のトランジスタ１０５、１０６はそれぞれ本発明の第５、及び第６のトランジスタの例である。また、本実施の形態１の容量Ｃ１０１は本発明の第１の容量の例である。また、本実施の形態１の容量Ｃ１０２は本発明の第２の容量の例である。
【００４２】
次に、図１を参照しながら、本実施の形態１の周波数変換回路の動作について説明する。
【００４３】
ＢＢ信号入力端子対１１から入力されるバランス型のＢＢ信号は、トランジスタ１０１、１０２に入力され、増幅される。このとき、２倍のＬＯ周波数付近の雑音も同様に増幅される。ここで、トランジスタ１０１、１０２のコレクタ間に接続された容量Ｃ１０１、Ｃ１０２は、ＬＯ信号の２倍の周波数付近に自己共振周波数を有するため、２倍のＬＯ周波数付近でインピーダンスが非常に低くなる。したがって、ＬＯ信号の２倍の周波数付近の雑音は、容量Ｃ１０１、Ｃ１０２において短絡され、雑音の差動成分が相殺される。そして、２倍のＬＯ周波数付近の雑音が低減されたＢＢ信号は、ＬＯ信号入力端子対１２から入力されるバランス型のＬＯ信号とミキシングされることにより、ＲＦ信号出力端子対１３には、ＬＯ信号とＢＢ信号の和の周波数と差の周波数であるＲＦ信号が出力される。また、ＲＦ信号出力端子対１３の後段に接続される同相雑音抑圧回路においては、ＬＯ信号の２倍の周波数付近の同相雑音成分に対しては、インダクタＬ１０３はオープンとなり、容量Ｃ１０７、Ｃ１０８しか見えなくなるため、同相雑音抑圧回路は、同相雑音成分のみをグランドに落とす役割を果たしている。
【００４４】
すなわち、ＢＢ信号入力端子対１１から入力される信号のうち、ＬＯ信号の２倍の周波数の雑音の差動成分は、差動雑音抑圧回路によって相殺され、ＬＯ信号の２倍の周波数の雑音の同相成分は、同相雑音抑圧回路によってグランドに落とされる。従って、ＢＢ信号入力端子対１１から入力される信号の、ＬＯ信号の２倍の周波数の雑音の差動成分と同相成分が共に、出力端子対１０５の受信帯域周波数に変換されることは低減される。
【００４５】
一方、ノードＶＮＤ１、ＶＮＤ２の電圧は、ＬＯ信号に対しては同相であり、ノードＶＮＤ１、ＶＮＤ２間でＬＯ信号についてのインピーダンスは低くならないため、容量Ｃ１０１、Ｃ１０２に電流は流れず、容量Ｃ１０１、Ｃ１０２がＬＯ信号の周波数で充放電を繰り返すことはない。従って、トランジスタ１０３とトランジスタ１０４とのスイッチング速度、及びトランジスタ１０５とトランジスタ１０６とのスイッチング速度は低下せず、フリッカ雑音は発生しない。
【００４６】
また、ダイレクトコンバージョン方式においては、ＬＯ信号の２倍の周波数は十分に大きくなるため、その周波数を自己共振周波数とする図１中の容量Ｃ１０１、Ｃ１０２は十分に小さな容量となるので、ＩＣ化なども比較的容易である。したがって、無線部を大きくすること無く、受信周波数帯域雑音を低減した周波数変換回路を実現することができる。
【００４７】
同様に、ダイレクトコンバージョン方式においては、ＬＯ信号の２倍の周波数は十分に大きくなるため、その周波数を自己共振周波数とする図１中の容量Ｃ１０７、Ｃ１０８は十分に小さな容量となり、ＬＯ信号の２倍の周波数付近の同相雑音成分に対してオープンとなるインダクタＬ１０３も十分に小さなインダクタとなるので、同相雑音抑圧回路をＩＣ化することも比較的容易である。したがって、無線部を大きくすること無く、受信周波数帯域雑音を低減した周波数変換回路を実現することができる。
【００４８】
また、容量Ｃ１０１、Ｃ１０２として、半導体基板上に形成されたＭＩＭ容量またはＭＯＳ容量を使用し、容量Ｃ１０１の上部電極は容量Ｃ１０２の下部電極に接続するように配置させ、容量Ｃ１０１の下部電極は容量Ｃ１０２の上部電極に接続するように配置させることによって、容量Ｃ１０１、Ｃ１０２は、トランジスタ１０１に接続される側から見た場合と、トランジスタ１０２に接続される側から見た場合とで、対称な構成を有するようになる。従って、ダブルバランスミキサのバランス特性は崩れない。
【００４９】
すなわち、図１２に、容量Ｃ１０１と容量Ｃ１０２との接続の模式図を示す。図１２において、半導体基板１１１上に容量Ｃ１０１と容量Ｃ１０２が形成されている。そして、容量Ｃ１０１は、半導体基板１１１から遠い方に配置された上部電極１１２と、半導体基板１１１に近い方に配置された下部電極１１３とから構成されている。また、容量Ｃ１０２は、半導体基板１１１から遠い方に配置された上部電極１１４と、半導体基板１１１に近い方に配置された下部電極１１５とから構成されている。そして、容量Ｃ１０１の上部電極１１２は、容量Ｃ１０２の下部電極１１５と電気的に接続されており、容量Ｃ１０１の下部電極１１３は、容量Ｃ１０２の上部電極１１４と電気的に接続されている。容量Ｃ１０１、Ｃ１０２として、図１２の模式図に示すように接続することによって、上述したようにダブルバランスミキサをバランス特性を崩れないようにすることが出来る。
【００５０】
上述したように、容量の高周波領域でインピーダンスが低くなる基本特性により、簡易に高周波領域の差動雑音成分を相殺できる。
【００５１】
図２（ａ）〜（ｄ）は、図１の容量Ｃ１０１、Ｃ１０２の他の構成例を示しており、同様の効果が得られる。
【００５２】
図２（ａ）は、インダクタＬ１０１と、容量Ｃ１０３を直列に接続することによって、ＬＯ信号の２倍の周波数付近に共振周波数を持つ共振器を構成している。
【００５３】
図２（ａ）の共振器の回路構成を用いることにより、急峻な通過特性を持たせることができるため、ＬＯ信号の２倍の周波数付近の雑音を狭い帯域で短絡させ、差動雑音成分を相殺させることができる。
【００５４】
また、容量Ｃ１０３とインダクタＬ１０１は、ＬＯ信号の２倍の周波数付近の雑音を狭い帯域で短絡させるので、ＬＯ信号についてのインピーダンスは低くならない。従って、容量Ｃ１０３にＬＯ信号の周波数の電流は流れず、容量Ｃ１０３がＬＯ信号の周波数で充放電を繰り返すことはない。従って、フリッカ雑音の発生を防ぐことが出来る。  図２（ｂ）は、容量Ｃ１０４、Ｃ１０５を直列に接続し、容量Ｃ１０４とＣ１０５の接続点とグランドＧ１０２の間に、インダクタＬ１０２を接続した構成であり、Ｃ１０４とＣ１０５の合成容量が、ＬＯ信号の２倍の周波数付近に自己共振周波数を持っている。また、Ｌ１０２は、ＬＯ信号の周波数付近でインピーダンスが大きい。
【００５５】
図２（ｂ）の回路構成を用いることにより、ＬＯ信号の２倍の周波数付近の雑音を短絡させて差動雑音成分を抑圧し、またインダクタＬ１０２によってＬＯ信号の周波数付近ではグランドと切り離されることによってグランドに電流は流れず、容量Ｃ１０４、容量Ｃ１０５がＬＯ信号の周波数で充放電を繰り返すことはない。従って、フリッカ雑音の発生をより防ぐことができる。
【００５６】
図２（ｃ）は、容量Ｃ１０４、Ｃ１０５を直列に接続し、容量Ｃ１０４とＣ１０５の接続点とグランドＧ１０２の間に、抵抗Ｒ１０１を接続した構成であり、Ｃ１０４とＣ１０５の合成容量が、ＬＯ信号の２倍の周波数付近に自己共振周波数を持っている。また、Ｒ１０１の抵抗値は、十分大きい。
【００５７】
図２（ｃ）の回路構成を用いることにより、ＬＯ信号の２倍の周波数付近の雑音を短絡させて差動雑音成分を抑圧し、また抵抗Ｒ１０１によって全帯域でグランドと切り離されるためにグランドに電流は流れず、容量Ｃ１０4、容量Ｃ１０５はＬＯ信号の周波数を含む前帯域で充放電を繰り返すことはない。従って、より確実にフリッカ雑音の発生を防ぐことができる。また、抵抗Ｒ１０１として、具体的には１キロオーム以上の抵抗で十分フリッカ雑音の発生を防ぐことが出来る。
【００５８】
図２（ｄ）は、容量Ｃ１０４、Ｃ１０５を直列に接続し、容量Ｃ１０４とＣ１０５の接続点とグランドＧ１０２の間に、容量Ｃ１０６を接続した構成であり、Ｃ１０４とＣ１０５の合成容量が、ＬＯ信号の２倍の周波数付近に自己共振周波数を持っている。また、Ｃ１０６は、ＬＯ信号の周波数付近から十分離れた自己共振周波数を持っている。
【００５９】
図２（ｄ）の回路構成を用いることにより、ＬＯ信号の２倍の周波数付近の雑音を短絡させて差動雑音成分を抑圧し、また容量Ｃ１０６によってＬＯ信号の周波数付近でグランドと切り離すことによって、グランドに電流は流れず、容量Ｃ１０４、容量Ｃ１０５が充放電を繰り返すことはない。従って、フリッカ雑音の発生を防ぐことができる。
【００６０】
なお、図１の容量Ｃ１０１、Ｃ１０２の他の構成例として、上記図２（ａ）〜図２（ｄ）について説明したが、図１の容量Ｃ１０１、Ｃ１０２の他の構成例として、上記図２（ａ）〜図２（ｄ）以外の構成であっても構わない。要するに図１の容量Ｃ１０１、Ｃ１０２は、トランジスタ１０１のコレクタとトランジスタ１０２のコレクタとの間に設けられ、少なくとも一つの容量を有し、その容量の充放電を少なくともローカル信号周波数で繰り返すことなく前記ローカル信号周波数の２倍の周波数の差動雑音成分を抑圧する差動雑音抑圧回路でありさえすればよい。
【００６１】
また、図３（ａ）〜（ｄ）は、図１のＲＦ信号出力端子対１３の後段に接続する、２倍のＬＯ信号周波数の同相雑音抑圧回路の他の構成例を示しており、同様の効果が得られる。
【００６２】
図３（ａ）は、ＲＦ信号出力端子間にＬＯ信号の２倍の周波数に対して半波長となる、λ／２移相回路Ｐ１０１を接続している。
【００６３】
図３（ａ）のλ／２移相回路Ｐ１０１を用いることにより、ＬＯ信号の２倍の周波数付近の同相雑音成分のみが、インピーダンスが非常に小さくなるため低減される。
【００６４】
図３（ｂ）〜（ｄ）は、バランの構成例を示している。バランは同相成分をグランドＧ１０５に落とし、差動成分のみを出力する動作を行うため、ＬＯ信号の２倍の周波数付近の同相雑音成分は抑圧される。
【００６５】
なお、図１ではトランジスタとしてバイポーラトランジスタを用いているが、ＭＯＳＦＥＴでも同様の回路を構成できることは言うまでもない。
【００６６】
また、トランジスタ１０３、１０４、１０５、１０６として、図４に示すトリプルウェル構造のＭＯＳＦＥＴを用いることにより、フリッカ雑音の発生を低減可能である。
【００６７】
図４において、トリプルウェル構造のＭＯＳＦＥＴは、シリコンなどの半導体基板２０７上にｎウェル２０６が形成されている。ｎウェル２０６上にｐウェル２０５が形成されている。ｐウェル２０５上にドレイン電極２０２、ソース電極２０３、ゲート酸化膜２０４が形成されている。ゲート酸化膜２０４上にゲート電極２０１が形成されている。
【００６８】
また、ゲート端子２１１はゲート電極２０１に接続されている。ドレイン端子２１２はドレイン電極２０２に接続されている。ソース端子２１３はソース電極２０３に接続されている。ｎウェル２０６と電源端子２１４の間には、抵抗Ｒ２０１が接続されている。ｐウェル２０５とグランドＧ２０２の間には、抵抗Ｒ２０２が接続されている。
【００６９】
トリプルウェルのＭＯＳＦＥＴは、ｐウェル２０５の中でもｎウェル２０６に接している部分と、基板２０７の中でもｎウェル２０６に接している部分に、空乏層が形成される。したがって、グランドＧ２０１との間の寄生容量の影響を低減することができ、フリッカ雑音の発生を抑圧できる。
【００７０】
以上説明したように、本実施の形態１の周波数変換回路は、フリッカ雑音を発生させることなく、ミキサ回路に入力されるＢＢ信号の、ＬＯ信号の２倍の周波数付近の差動雑音成分を抑圧する。したがって、出力の受信帯域周波数にダウンコンバートされる雑音を低減することができる。
【００７１】
このようにして、本実施の形態１における周波数変換回路は、受信周波数帯域雑音を低減した送信回路を実現することができる。
【００７２】
なお、本実施の形態１の周波数変換回路は、容量Ｃ１０７、Ｃ１０８、インダクタＬ１０３、グランドＧ１０３、Ｇ１０４から構成される同相雑音抑圧回路を備えているとして説明したが、これらに限らない。本実施の形態１の周波数変換回路は、同相雑音抑圧回路を備えていなくても構わない。
【００７３】
（実施の形態２）
図５は、本発明の実施の形態２における変調回路の回路構成を示す図である。
【００７４】
本実施の形態２の変調回路は、Ｉ系統の周波数変換回路３０１と、Ｑ系統の周波数変換回路３０２と、９０°移相器３０３と、Ｉ系統のＢＢ信号入力端子対３１と、Ｑ系統のＢＢ信号入力端子対３２と、ＬＯ信号入力端子対３３とから構成される。Ｉ系統の周波数変換回路３０１およびＱ系統の周波数変換回路３０２は、いずれも、実施の形態１と同じ構成からなる周波数変換回路である。
【００７５】
ＬＯ信号入力端子対３３は、９０°移相器３０３を介して、Ｉ系統の周波数変換回路３０１及びＱ系統の周波数変換回路３０２に接続される。Ｉ系統のＢＢ信号入力端子対３１は、Ｉ系統の周波数変換回路３０１を介して、出力端子対３４に接続される。同様に、Ｑ系統のＢＢ信号入力端子対３２は、Ｑ系統の周波数変換回路３０２を介して、ＲＦ信号出力端子対３４に接続される。
【００７６】
次に、図５を参照しながら、本実施の形態２の変調回路の動作について説明する。
【００７７】
ＬＯ信号入力端子対３３から入力されるバランスのＬＯ信号は、９０°移相器３０３によって、Ｉ系統の周波数変換回路３０１に出力される信号と、Ｑ系統の周波数変換回路３０２に出力される信号が、９０°の位相差を持つように変換される。したがって、Ｉ系統のＢＢ信号入力端子対３１から入力されるＢＢ信号が、Ｉ系統の周波数変換回路３０１によってミキシングされて出力される信号と、Ｑ系統のＢＢ信号入力端子対３２から入力されるＢＢ信号が、Ｑ系統の周波数変換回路３０２によってミキシングされて出力される信号とが接続されてＲＦ信号出力端子対３４に出力される信号は、Ｉ、Ｑ信号が直交する信号となる。また、実施の形態１と同じ構成からなるＩ系統の周波数変換回路３０１および実施の形態１と同じ構成からなるＱ系統の周波数変換回路３０２を用いていることにより、ＲＦ信号出力端子対３４における受信周波数帯域雑音のレベルを低減させることができる。
【００７８】
このように、本実施の形態２における変調回路においては、実施の形態１と同じ構成からなるＩ系統の周波数変換回路３０１及びＱ系統の周波数変換回路３０２を用いることにより、受信周波数帯域雑音を低減させた変調回路を実現することができる。
【００７９】
なお、移相器３０３の替わりに分周器を用いてもよい。
【００８０】
（実施の形態３）
図６は、本発明の実施の形態３における送信回路の構成を示す図である。
【００８１】
本実施の形態３の送信回路は、図５に示した実施の形態２と同じ構成からなる変調回路５００と、発振器５０４と、電力増幅器５０５と、アイソレータ５０６と、共用器５０７と、アンテナ５０８と、Ｉ入力端子５１と、Ｑ入力端子５２とから構成される。
【００８２】
次に、図６を参照しながら、本実施の形態３の送信回路の動作について説明する。
【００８３】
Ｉ入力端子５１、Ｑ入力端子５２のそれぞれに、ベースバンドＩ、Ｑ信号が入力される。これらの入力信号は、発振器５０４および９０°移相器５０３を介して入力されるＬＯ信号と、周波数変換回路５０１、５０２によってミキシングされ、変調される。そして、変調された変調回路５００の出力は、電力増幅器５０５で増幅され、アイソレータ５０６と、共用器５０７を介して、アンテナ５０８から放射される。
【００８４】
このように、本実施の形態３における送信回路では、変調回路５００から出力される受信帯域雑音のレベルが低い送信回路を実現することができる。
【００８５】
なお、携帯電話、ＰＤＡ、通信用カードなどの通信機に、実施の形態３の送信回路を備えさせることにより、受信帯域雑音を低減させた信号を送信できる通信機を実現することができる。すなわち、このような通信機は、具体的には、送信信号を出力する、実施の形態３の送信回路と、受信信号を入力する受信回路とを備えており、共用器５０７は、アンテナ５０８で受信された受信信号を受信回路に導く通信機である。従って、共用器５０７は、アイソレータ５０６から出力された送信信号をアンテナ５０８に導く機能を有しているのみならず、アンテナ５０８で受信された受信信号を受信回路に導く機能をも有している。
【００８６】
（実施の形態４）
図７は、本発明の実施の形態４における送信回路の構成を示す図である。
【００８７】
図７では、実施の形態３で説明した図６に示す周波数変換回路と同じ構成部分については、同じ符号を用いている。
【００８８】
本実施の形態４では、実施の形態２の変調回路５００において位相変調を行い、また電力増幅器５０５をバイアス制御を行うことによって振幅変調を行うポーラ変調回路の構成である。
【００８９】
本実施の形態４の送信回路は、図５に示した実施の形態２と同じ構成からなる変調回路５００と、発振器５０４と、電力増幅器５０５と、共用器５０７と、アンテナ５０８と、
振幅・位相情報変換部５１１と、バイアス制御部５１２と、Ｉ入力端子５１と、Ｑ入力端子５２とから構成される。
【００９０】
次に、図７を参照しながら、本実施の形態４の送信回路の動作について説明する。
【００９１】
Ｉ入力端子５１、Ｑ入力端子５２から振幅・位相情報変換部５１１に、それぞれベースバンドＩ、Ｑ信号が入力され、振幅情報と位相情報に切り分けられる。切り分けられた位相情報は、実施の形態２の変調回路５００に入力され、発振器５０４および９０°移相器５０３を介して入力されるＬＯ信号と、周波数変換回路５０１、５０２によってミキシングされ、位相変調される。そして、位相変調された変調回路５００の出力は、電力増幅器５０５に入力される。また、振幅・位相情報変換部５１１から切り分けられた振幅情報によって、バイアス制御部５１２で電源電圧を制御することによって、振幅変調が行われる。そして、電力増幅器５０５の出力信号は、共用器５０７を介して、アンテナ５０８から放射される。
【００９２】
このように、本実施の形態４における送信回路では、変調回路５００から出力される受信帯域雑音のレベルが低いために、共用器５０７のみを用いて受信帯域雑音を十分に減衰させることができる。その結果、変調回路５００と電力増幅器５０５との間に、段間（帯域通過）フィルタを接続させることなく、送信回路を実現することができる。
【００９３】
なお、携帯電話、ＰＤＡ、通信用カードなどの通信機に、本発明の送信回路を備えさせることにより、受信帯域雑音を低減させた信号を送信できる通信機を実現することができる。すなわち、このような通信機は、具体的には、送信信号を出力する、実施の形態４の送信回路と、受信信号を入力する受信回路とを備えており、共用器５０７は、アンテナ５０８で受信された受信信号を受信回路に導く通信機である。従って、共用器５０７は、電力増幅器５０５から出力された送信信号をアンテナ５０８に導く機能を有しているとともに、アンテナ５０８で受信された受信信号を受信回路に導く機能をも有している。
【産業上の利用可能性】
【００９４】
本発明によれば、フリッカ雑音を発生させることなく、ローカル信号の２倍の周波数付近から受信帯域周波数に変換される雑音レベルを低減できるために、受信帯域周波数雑音レベルの低い周波数変換回路、変調回路、段間フィルタレスの送信回路、および送信機を提供することが可能である。
【図面の簡単な説明】
【００９５】
【図１】本発明の実施の形態１における周波数変換回路の構成を示す図
【図２】（ａ）本発明の実施の形態１における差動雑音抑圧回路の他の構成例を示す図  （ｂ）本発明の実施の形態１における差動雑音抑圧回路の他の構成例を示す図  （ｃ）本発明の実施の形態１における差動雑音抑圧回路の他の構成例を示す図  （ｄ）本発明の実施の形態１における差動雑音抑圧回路の他の構成例を示す図
【図３】（ａ）本発明の実施の形態１における同相雑音抑圧回路の他の構成例を示す図  （ｂ）本発明の実施の形態１における同相雑音抑圧回路の他の構成例を示す図  （ｃ）本発明の実施の形態１における同相雑音抑圧回路の他の構成例を示す図  （ｄ）本発明の実施の形態１における同相雑音抑圧回路の他の構成例を示す図
【図４】本発明の実施の形態１におけるトリプルウェル構造のＭＯＳＦＥＴの構成を示す図
【図５】本発明の実施の形態２における変調回路の構成を示す図
【図６】本発明の実施の形態３における送信回路の構成を示す図
【図７】本発明の実施の形態４における送信回路の構成を示す図
【図８】従来の第１の周波数変換回路を示す図
【図９】周波数変換回路において受信帯域周波数に変換される雑音を説明するための図
【図１０】従来の第２の周波数変換回路を示す図
【図１１】従来の第２の周波数変換回路におけるスイッチング速度の遅れを説明するための図
【図１２】二つの容量の接続関係を示す模式図
【符号の説明】
【００９６】
１１  ＢＢ信号入力端子対
１２  ＬＯ信号入力端子対
１３  ＲＦ信号出力端子対
３１  Ｉ系統のＢＢ信号入力端子対
３２  Ｑ系統のＢＢ信号入力端子対
３３  ＬＯ信号入力端子対
３４  ＲＦ信号出力端子対
５１  Ｉ入力端子
５２  Ｑ入力端子
１０１、１０２、１０３、１０４、１０５、１０６  トランジスタ
２０１  ゲート電極
２０２  ドレイン電極
２０３  ソース電極
２０４  ゲート酸化膜
２０５  ｐウェル
２０６  ｎウェル
２０７  基板
２１１  ゲート端子
２１２  ドレイン端子
２１３  ソース端子
２１４  電源端子
３０１、３０２  周波数変換回路
３０３  ９０°移相器
５００  変調回路
５０１、５０２  周波数変換回路
５０３  ９０°移相器
５０４  発振器
５０５  電力増幅器
５０６  アイソレータ
５０７  共用器
５０８  アンテナ
５１１  振幅・位相情報変換部
５１２  バイアス制御部
７０１  ノードＶＮＤ１の電圧の時間変化特性
７０２  電流ｉｃｐの時間変化特性
Ｂ１  ＢＢ信号
Ｌ１  ＬＯ信号
Ｒ１  ＲＦ信号
Ｎ１  ＢＢ信号周波数付近雑音
Ｎ２  ２倍のＬＯ信号周波数付近雑音
Ｒ１  受信帯域
Ｔ１  送信帯域
Ｃ１０１、Ｃ１０２、Ｃ１０３、Ｃ１０４、Ｃ１０５、Ｃ１０６、Ｃ１０７、Ｃ１０８  容量
Ｇ１０１、Ｇ１０２、Ｇ１０３、Ｇ１０４、Ｇ１０５、Ｇ２０１、Ｇ２０２  グランド
Ｉ１０１  電流源
Ｌ１０１、Ｌ１０２、Ｌ１０３  インダクタ
P１０１  λ/2移相回路
【図１】
2006014293.tif 000003
【図２】
2006014293.tif 000004
【図３】
2006014293.tif 000005
【図４】
2006014293.tif 000006
【図５】
2006014293.tif 000007
【図６】
2006014293.tif 000008
【図７】
2006014293.tif 000009
【図８】
2006014293.tif 000010
【図９】
2006014293.tif 000011
【図１０】
2006014293.tif 000012
【図１１】
2006014293.tif 000013
【図１２】
2006014293.tif 000014