(57)【要約】【課題】  回路のプロセス変更や初段増幅器における帰還抵抗の抵抗値変更を伴うことなく、受光アンプ素子において高速応答性を実現する。【解決手段】  受光アンプ素子が有する帰還回路の帰還抵抗１０が、電位がフローティング状態の島領域１１上に形成されており、この島領域１１は、上記帰還抵抗１０以外の素子が形成されている島領域とは電気的に分離される。【選択図】  図１
2006031833.tif 000002
【特許請求の範囲】
【請求項１】
帰還回路を有する受光アンプ素子において、
上記帰還回路の帰還抵抗が、電位がフローティング状態の島領域上に形成されており、
上記帰還抵抗が形成されている島領域は、上記帰還抵抗以外の素子が形成されている島領域とは電気的に分離されていることを特徴とする受光アンプ素子。
【請求項２】
上記帰還抵抗の微調整用抵抗が設けられており、
上記微調整用抵抗は、上記帰還抵抗が形成されている島領域とは別の電気的に分離され電位がフローティング状態の島領域上に形成されていることを特徴とする請求項１に記載の受光アンプ素子。
【請求項３】
上記帰還抵抗が複数の抵抗に分割されており、
複数の抵抗に分割された上記帰還抵抗は、上記帰還抵抗が形成されている島領域の面積が最小となるように配置されていることを特徴とする請求項１に記載の受光アンプ素子。
【請求項４】
上記帰還抵抗が形成された島領域の周囲に、定電位のダミー島領域を配置していることを特徴とする請求項１に記載の受光アンプ素子。
【請求項５】
上記帰還抵抗が複数の抵抗に分割されており、
分割されたそれぞれの抵抗が、電気的に分離された電位がフローティング状態の島領域上に形成されていることを特徴とする請求項１に記載の受光アンプ素子。
【請求項６】
上記帰還抵抗が形成された島領域上には、リファレンス回路の帰還抵抗と信号処理回路の帰還抵抗とが互い違いに配置されていることを特徴とする請求項１ないし５の何れかに記載の受光アンプ素子。
【請求項７】
上記帰還抵抗が形成された島領域は、シリコン基板上のＮ型エピタキシャル層によって形成されており、上記帰還抵抗は、上記Ｎ型エピタキシャル層上に誘電体膜を介して形成された抵抗体膜よりなることを特徴とする請求項１ないし６の何れかに記載の受光アンプ素子。
【請求項８】
上記帰還抵抗下の誘電体膜の膜厚を１ｕｍ以上としたことを特徴とする請求項７に記載の受光アンプ素子。
【請求項９】
上記帰還抵抗下の誘電体膜の比誘電率を３．９未満としたことを特徴とする請求項７に記載の受光アンプ素子。
【請求項１０】
上記シリコン基板の比抵抗を２０Ωｃｍ以上としたことを特徴とする請求項７に記載の受光アンプ素子。
【請求項１１】
上記シリコン基板としてＳＯＩ(Silicon On Insulator)基板を用いたことを特徴とする請求項７に記載の受光アンプ素子。
【請求項１２】
上記帰還抵抗を形成する抵抗体膜の膜厚を０．２ｕｍ以下としたことを特徴とする請求項７に記載の受光アンプ素子。
【請求項１３】
上記帰還抵抗を構成する抵抗体膜のシート抵抗を５ＫΩ／□以上としたことを特徴とする請求項７に記載の受光アンプ素子。
【請求項１４】
上記Ｎ型エピタキシャル層中にＰ型拡散層を設けたことを特徴とする請求項７に記載の受光アンプ素子。
【請求項１５】
上記帰還抵抗が形成された島領域は、シリコン基板上のＮ型エピタキシャル層によって形成されており、上記帰還抵抗は、上記Ｎ型エピタキシャル層中に形成された拡散抵抗よりなり、
上記Ｎ型エピタキシャル層の比抵抗を３Ωｃｍ以上としたことを特徴とする請求項１ないし６の何れかに記載の受光アンプ素子。
【請求項１６】
請求項１ないし１５の何れかに記載の受光アンプ素子を用いたことを特徴とする光ピックアップ装置。
【請求項１７】
請求項１６に記載の光ピックアップ装置を用いたことを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク記録媒体からの信号読出しに用いられる光ピックアップ装置および光ディスク装置に使用される受光アンプ素子に関するものである。
【背景技術】
【０００２】
従来から、音声、映像、文書データなどを記録する記録媒体として、光ディスクは広く使用されている。また、光ディスクの再生または記録を行うための光ディスク装置が各種開発されている。このような光ディスク装置において、光ディスクに対する信号の入出力を行う光ピックアップ装置は主要構成要素である。
【０００３】
図１０は、一般的な光ピックアップ装置の概略構成を示す側面図である。光ピックアップ装置１００は、大略的に、光源となる半導体レーザ１０１、半導体レーザ１０１から出射されるレーザ光を光ディスク３００上に集光するレンズ光学系１０２、および光ディスク３００からの反射光を受光する受光アンプ素子１０３から構成されている。
【０００４】
レンズ光学系１０２は、半導体レーザ１０１から光ディスク３００に至る光路において配置されるプリズム（あるいはハーフミラー）１０４および集光レンズ１０５から構成される。受光アンプ素子１０３は、半導体レーザ１０１から出射され光ディスク３００で反射された後、プリズム１０４で反射されたレーザ光を受光する。
【０００５】
受光アンプ素子１０３は、図１１に示すように、複数の受光領域に分割された受光部(フォトダイオード)を有する。図１１の形状例では、中心に配置されている４分割されたメイン受光部（領域Ａ〜Ｄ）２０１によってフォーカス調整及びデータ信号再生を行うことができ、左右に配置されたサブ受光部（領域Ｅ〜Ｈ）２０２によってトラッキング調整を行うことができるようになっている。これらの複数に分割された各受光部には、増幅回路が接続されている。
【０００６】
次に、受光アンプ素子１０３の増幅回路における等価回路ブロックを図１３に示す。図１３において、受光部３０１は、メイン受光部２０１における領域Ａ〜Ｄ、及びサブ受光部２０２における領域Ｅ〜Ｈの各々に対応する。受光部３０１では、受光したレーザ光信号を電流信号に変換し、その電流信号Ｉｓｃを出力する。この電流信号Ｉｓｃは、初段増幅器（帰還回路を含む）を構成する初段アンプＡ１１および抵抗Ｒ１１によって電流−電圧変換増幅され、後段アンプＡ１２および抵抗Ｒ１２〜Ｒ１４によって更に電圧増幅された後、出力端子３０２から信号出力される。
【特許文献１】特開２００２−２６１５４９号公報（公開日平成１４年９月１３日）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
光ディスク記録媒体には、音楽・文字データ記録などを主とする赤外レーザを使用したＣＤ、映像データ記録などに使用される赤色レーザを使用したＤＶＤ、更に今後のディジタル放送などのデータ大容量化に対応する青色レーザを使用したＢＤ（Blue-ray Disc）などがある。
【０００８】
上記各光ディスクの基本信号周波数は、ＣＤでは７２０ｋＨｚ、ＤＶＤでは４．５ＭＨｚ、ＢＤでは１６．５ＭＨｚとデータ大容量化(記録ピット微細化)に伴い高速となってくる。更に、光ディスク装置においても高速応答化(再生・書込み)が進んでおり、光ピックアップ装置内に用いられる受光アンプ素子においても高速応答特性が必要となる。受光アンプ素子に要望される応答周波数特性の概略は、ＤＶＤの１６倍速再生に対しては１５０ＭＨｚ、ＢＤの４倍速再生に対しては２００ＭＨｚ以上となる。
【０００９】
上述した図１３に示す受光アンプ素子において、その周波数応答特性は、初段アンプＡ１１および抵抗Ｒ１１で構成される初段増幅器の特性によってほぼ制限されるため、受光アンプ素子において高速応答特性を得るには、初段増幅器の高速化が必要となる。
【００１０】
初段増幅器を高速化する手法としては、集積回路の製造プロセス変更によって初段増幅器の各構成素子を高速化させ初段アンプＡ１１のオープンループ利得を上げる方法と、帰還抵抗であるＲ１１の抵抗値を小さくすることで初段増幅器の高速・広帯域化を図る方法とがある。これらの方法は、どちらもゲインと帯域幅との関係であるＧＢ積の考え方によるものである。
【００１１】
前者の各構成素子の高速化を図る方法は、集積回路の製造プロセス変更において膨大な開発期間と費用が必要となるといった問題がある。
【００１２】
一方、後者の帰還抵抗Ｒ１１の抵抗値を小さくする方法については、以下のような問題がある。すなわち、帰還抵抗Ｒ１１の抵抗値は、受光アンプ素子の感度(光−電気信号変換量)を決定する。このため、帰還抵抗Ｒ１１の抵抗値は、ピックアップ光学設計から設定されることとなり、応答周波数に合せて自由に設定することはできない。
【００１３】
これをより具体的に説明すれば、以下のとおりである。図１３における帰還抵抗Ｒ１１は、受光部３０１からの光電流を電圧信号に変換すると共に、受光アンプ素子の応答特性をＧＢ積の点から支配的に決定している。このような受光アンプ素子は、通常、半導体プロセスを用いて１つの基板上に構成されるため、トランジスタなどの能動素子と、抵抗および容量などとは、各々接合分離された島（エピタキシャル層）の中に素子生成される。すなわち、図１４に示すように、帰還抵抗とそれ以外の抵抗とが同一の島の中に形成されている。
【００１４】
集積回路においては、素子間分離のためのＰＮ接合が必ず存在するため、各素子には寄生抵抗／寄生容量が付加されることとなる。ここで、半導体プロセスによって形成される抵抗部分の構成例を図１５に示す。この例では、シリコン基板４０１上にＮエピタキシャル層４０２が形成され、さらにその上にＳｉＯ２膜４０３を介して、抵抗部分となるべくパターン化されたポリシリコン膜４０４が形成されている。さらに、ポリシリコン膜４０４の上にＳｉＯ２膜４０５が形成されている。この構成においては、ポリシリコン膜４０４とＮエピタキシャル層４０２との間にＳｉＯ２膜４０３を誘電体として容量Ｃ１が形成され、さらに、Ｎエピタキシャル層４０２とシリコン基板４０１との接合面において容量Ｃ２が形成される。このとき、上記抵抗に対する寄生容量Ｃｐは、Ｃ１およびＣ２の直列容量として形成される。
【００１５】
帰還抵抗Ｒ１１にこれらの寄生容量Ｃｐを分布定数回路として付加した場合、帰還抵抗Ｒ１１は等価的には図１６で表される。ここで帰還抵抗Ｒ１１は、寄生容量Ｃｐの影響により積分器の構成(特性)を持つことになり、この積分器の応答周波数は、１／（２π・Ｒ・Ｃｐ）で表される。このように、初段増幅器における帰還抵抗部は積分器(ローパス)の特性を有することとなり、これによって初段増幅器の応答周波数が制限されるため、高速化が困難であった。
【００１６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、回路のプロセス変更や初段増幅器における帰還抵抗の抵抗値変更を伴うことなく、受光アンプ素子において高速応答性を実現することにある。
【課題を解決するための手段】
【００１７】
本発明に係る受光アンプ素子は、上記課題を解決するために、帰還回路を有する受光アンプ素子において、上記帰還回路の帰還抵抗が、電位がフローティング状態の島領域上に形成されており、上記帰還抵抗が形成されている島領域は、上記帰還抵抗以外の素子が形成されている島領域とは電気的に分離されていることを特徴としている。
【００１８】
上記の構成によれば、上記帰還抵抗の形成される島領域が他の素子が形成されている島領域とは電気的に分離され、かつフローティング状態とされることにより、上記帰還抵抗において発生する寄生容量を低下させることができる。これにより、受光アンプ素子における応答特性を向上させることができる。
【００１９】
また、上記受光アンプ素子においては、上記帰還抵抗の微調整用抵抗が設けられており、上記微調整用抵抗は、上記帰還抵抗が形成されている島領域とは別の電気的に分離され電位がフローティング状態の島領域上に形成されている構成とすることができる。
【００２０】
上記の構成によれば、上記微調整用抵抗をさらに別の島領域上に形成することで、上記帰還抵抗の形成される島領域の面積低減を図ることができ、上記帰還抵抗の寄生容量をさらに低下させて、受光アンプ素子における応答特性を向上させることができる。
【００２１】
また、上記受光アンプ素子においては、上記帰還抵抗が複数の抵抗に分割されており、複数の抵抗に分割された上記帰還抵抗は、上記帰還抵抗が形成されている島領域の面積が最小となるように配置されている構成とすることができる。
【００２２】
上記の構成によれば、帰還抵抗を複数の領域に分割することで、帰還抵抗において所望の抵抗値を得る場合に、上記帰還抵抗が形成されている島領域が最小面積となるように最小デザインルールで帰還抵抗を配置することが可能となる。これにより、上記帰還抵抗の寄生容量をさらに低下させて、受光アンプ素子における応答特性を向上させることができる。
上記帰還抵抗において発生する寄生容量のうち、該受光アンプ素子が形成される基板（例えばシリコン基板）と上記島領域との接合部分面積に比例して発生する接合容量を、上記島領域の分割数に応じて低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができる。
【００２３】
また、上記受光アンプ素子においては、上記帰還抵抗が形成された島領域の周囲に、定電位のダミー島領域を配置している構成とすることができる。
【００２４】
受光アンプ素子中に、フローティング電位の島が存在すると、フォトダイオードへの光入射時に発生する光キャリアが、このフローティング電位の島に回りこむことによって誤動作が発生しやすくなる。これに対し、上記の構成によれば、フローティングの島の周囲に、定電位のダミー島領域を設けることで、フローティングの島に回り込んだ光キャリアは、ダミー島領域と基板との間で形成されるダミーフォトダイオードによって吸収され、上記誤動作を発生しにくくすることができる。
【００２５】
また、上記受光アンプ素子においては、上記帰還抵抗が複数の抵抗に分割されており、分割されたそれぞれの抵抗が、電気的に分離された電位がフローティング状態の島領域上に形成されている構成とすることができる。
【００２６】
上記の構成によれば、上記帰還抵抗において発生する寄生容量のうち、該受光アンプ素子が形成される基板（例えばシリコン基板）と上記島領域との接合部分面積に比例して発生する接合容量を、上記島領域の分割数に応じて低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができる。
【００２７】
また、上記受光アンプ素子においては、上記帰還抵抗が形成された島領域上には、リファレンス回路の帰還抵抗と信号処理回路の帰還抵抗とが互い違いに配置されている構成とすることができる。
【００２８】
受光アンプ素子がリファレンス回路を有する場合、このリファレンス回路の帰還抵抗と信号処理回路の帰還抵抗とを隣接して配置する必要があるが、上記の構成によれば、リファレンス回路を有する受光アンプ素子においても、帰還抵抗の寄生容量を低減し、受光アンプ素子における応答特性を向上させることができる。
【００２９】
また、上記受光アンプ素子においては、上記帰還抵抗が形成された島領域は、シリコン基板上のＮ型エピタキシャル層によって形成されており、上記帰還抵抗は、上記Ｎ型エピタキシャル層上に誘電体膜を介して形成された抵抗体膜よりなる構成とすることができる。
【００３０】
また、上記受光アンプ素子においては、上記帰還抵抗下の誘電体膜の膜厚を１ｕｍ以上とすることが好ましい。
【００３１】
上記の構成によれば、上記帰還抵抗において発生する寄生容量のうち、上記帰還抵抗を形成する抵抗体膜と上記島領域とを形成するＮ型エピタキシャル層との間で発生する絶縁膜容量を低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができる。
【００３２】
また、上記受光アンプ素子においては、上記帰還抵抗下の誘電体膜の比誘電率を３．９未満とすることが好ましい。
【００３３】
上記の構成によれば、上記帰還抵抗において発生する寄生容量のうち、上記帰還抵抗を形成する抵抗体膜と上記島領域とを形成するＮ型エピタキシャル層との間で発生する絶縁膜容量を低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができる。
【００３４】
また、上記受光アンプ素子においては、上記シリコン基板の比抵抗を２０Ωｃｍ以上とすることが好ましい。
【００３５】
上記の構成によれば、上記帰還抵抗において発生する寄生容量のうち、上記シリコン基板と上記Ｎ型エピタキシャル層との間で発生する接合容量を低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができる。
【００３６】
また、上記受光アンプ素子においては、上記シリコン基板としてＳＯＩ(Silicon On Insulator)基板を用いることが好ましい。
【００３７】
また、上記受光アンプ素子においては、上記帰還抵抗を形成する抵抗体膜の膜厚を０．２ｕｍ以下とすることが好ましい。
【００３８】
上記の構成によれば、上記帰還抵抗において発生する寄生容量のうち、上記抵抗体膜膜側面に付加される寄生容量を低減し、受光アンプ素子における応答特性を向上させることができる。
【００３９】
また、上記受光アンプ素子においては、上記帰還抵抗を構成する抵抗体膜のシート抵抗を５ＫΩ／□以上とすることが好ましい。
【００４０】
上記の構成によれば、上記帰還抵抗の面積を低減することができ、上記帰還抵抗において発生する寄生容量のうち、上記帰還抵抗を形成する抵抗体膜と上記島領域とを形成するＮ型エピタキシャル層との間で発生する絶縁膜容量を低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができる。
【００４１】
また、上記受光アンプ素子においては、上記Ｎ型エピタキシャル層中にＰ型拡散層を設ける構成とすることができる。
【００４２】
上記の構成によれば、Ｎエピタキシャル層内にさらにＰ型拡散層を設けることで、上記帰還抵抗において発生する寄生容量に、Ｎエピタキシャル層とＰ型拡散層との間で生じる接合容量をさらに直列に付加することになり、全体の寄生容量を低減することができるため、受光アンプ素子における応答特性を向上させることができる。
【００４３】
また、上記受光アンプ素子においては、上記帰還抵抗が形成された島領域は、シリコン基板上のＮ型エピタキシャル層によって形成されており、上記帰還抵抗は、上記Ｎ型エピタキシャル層中に形成された拡散抵抗よりなり、上記Ｎ型エピタキシャル層の比抵抗を３Ωｃｍ以上とする構成とすることができる。
【００４４】
上記の構成によれば、帰還抵抗を抵抗体膜ではなく拡散抵抗で形成し、かつ、Ｎエピタキシャル層の比抵抗を３Ωｃｍ以上に高比抵抗化することで、上記帰還抵抗において発生する寄生容量のうち、上記Ｎ型エピタキシャル層と上記拡散抵抗との間で発生する接合容量（ＰＮ接合）を低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができる。
【発明の効果】
【００４５】
本発明に係る受光アンプ素子、光ピックアップ装置および光ディスク装置では、上記帰還抵抗の形成される島領域が他の素子が形成されている島領域とは電気的に分離され、かつフローティング状態とされることにより、上記帰還抵抗において発生する寄生容量のうち、該受光アンプ素子が形成される基板（例えばシリコン基板）と上記島領域との接合部分面積に比例して発生する接合容量を低下させることができる。これにより、上記帰還抵抗の寄生容量が低下し、受光アンプ素子における応答特性を向上させることができるといった効果を奏する。
【発明を実施するための最良の形態】
【００４６】
本発明の一実施形態について図１ないし図９に基づいて説明すると以下の通りである。先ず、本実施の形態に係る受光アンプ素子において、その増幅回路構成は図１３に示すものと同じであるとする。すなわち、本発明は、従来の集積回路製造プロセスを変更するものではなく、初段増幅器の帰還抵抗において発生する寄生容量値を低減することで受光アンプ素子の高速応答化を達成しようとするものである。尚、図１３における回路構成は、受光アンプ素子の最も簡単な構成例を示したに過ぎず、本発明の受光アンプ素子における回路構成は図１３の例に限定されるものではない。すなわち、本発明に係る受光アンプ素子は、少なくとも帰還回路を含む初段増幅器を有していれば良い。
【００４７】
図１は、本実施の形態に係る受光アンプ素子における帰還抵抗部１０の構成例を示す平面図である。この受光アンプ素子は、初段増幅器の帰還抵抗１０下の島１１を、他の抵抗の下に存在する島とは分離して形成している。さらに、この帰還抵抗１０下の島１１は、電位を固定せずにフローティング電位とされている。尚、帰還抵抗１０下の島１１は、図１５の構成にて説明すれば、Ｎエピタキシャル層４０２にて形成されており、通常Ｐ型の分離拡散あるいはトレンチ酸化膜等によって他の島と分離される。
【００４８】
また、帰還抵抗１０は複数の領域に分割されたポリシリコン膜から構成され、これらのポリシリコン膜がコンタクト１９を介してメタル配線１２によって接続されることで、一つの抵抗として機能する。
【００４９】
このように、初段増幅器の帰還抵抗１０下の島１１を他の抵抗の下に存在する島とは分離して形成することにより、上記受光アンプ素子では、島１１部分に発生する接合容量Ｃ２が小さくなる。これはもちろん、島１１を形成するＮエピタキシャル層４０２とシリコン基板４０１との接合面積が減少することによる（図１５参照）。この結果、上記接合容量Ｃ２とシリコン酸化膜容量Ｃ１との直列容量で形成される容量、すなわち帰還抵抗に付加される寄生容量Ｃｐの値を小さくすることができる。また、帰還抵抗１０下の島１１をフローティング電位とすることは、寄生容量をＣ１およびＣ２の直列容量とし、全体の寄生容量を小さくすることに寄与している。
【００５０】
例えば、図１４に示すような従来の構成において、帰還抵抗の値としてＲ＝３０ＫΩを用いた場合、Ｃ１＝５０ｆＦ、Ｃ２＝１００ｆＦとすると、Ｃｐは３３．３ｆＦとなり、帰還抵抗Ｒと寄生容量Ｃｐで構成される積分器の応答周波数は、
１／（２π・Ｒ・Ｃｐ）≒１５９ＭＨｚ
となる。
【００５１】
これに対して、図１に示すような本構成において、ＲおよびＣ１の値は従来と等しく、Ｃ２のみ従来と異なり５０ｆＦになるとすると、Ｃｐは２５ｆＦとなり、同様に応答周波数は、
１／（２π・Ｒ・Ｃｐ）≒２１２ＭＨｚ
となり、ＢＤ４倍速再生にも対応できる周波数特性が得られる。
【００５２】
また、上述したように、上記受光アンプ素子では、島１１を形成するＮエピタキシャル層４０２とシリコン基板４０１との接合面積を減少させることで、接合容量Ｃ２を減少させ、該受光アンプ素子の応答周波数の向上を図っている。すなわち、上記受光アンプ素子において、島１１の面積減少は応答周波数の向上に繋がる。
【００５３】
そして、島１１の面積を減少するためには、上記図１に示すように、帰還抵抗１０を複数の領域に分割されたポリシリコン膜から構成することが有効である。すなわち、帰還抵抗１０下の島１１は、帰還抵抗１０の周囲に所定のマージン領域を持って形成されるが、帰還抵抗１０を複数の領域に分割することで、島１１におけるマージン領域を低減することができる。言い換えれば、帰還抵抗１０を複数の領域に分割することで、帰還抵抗１０において所望の抵抗値を得る場合に、島１１が最小面積となるように最小デザインルールで帰還抵抗１０を配置することが可能となる。
【００５４】
また、通常、帰還抵抗のように精度の要求される抵抗においては、ドライエッチングにおけるローディング効果の影響低減等の理由により、ダミーパターンを両端に配置する。このようにダミーパターンを配置する場合において、図２（ａ）に示すように帰還抵抗１０を５つに分割してその両端にダミーパターン１３を配置した構成と、図２（ｂ）に示すように帰還抵抗１０’を分割せずに両端にダミーパターン１３’を配置した構成とを比較する。この場合、帰還抵抗下の島面積については、帰還抵抗を分割しない場合にダミーバターンの占める面積が大きくなり、結果的に帰還抵抗下の島面積が大きくなる。
【００５５】
例えば、元の抵抗幅を５ｕｍ、抵抗長さを５００ｕｍとし、抵抗間隔を３ｕｍ、抵抗−分離間距離を１ｕｍとすると、図２（ａ）の配置における島面積は５５×１０２＝５６１０ｕｍ２、図２（ｂ）の配置における島面積は２３×５０２＝１１５４６ｕｍ２となり、図２（ｂ）の配置の方が図２（ａ）の配置よりも２倍近く島面積が大きくなることがわかる。すなわち、本発明においては、特にダミーパターンを配置する構成において、図２（ａ）の配置のように帰還抵抗を分割することで、寄生容量Ｃ２をさらに低減することができる。
【００５６】
さらに、図１に示す構成例では、帰還抵抗の本体部分（すなわち帰還抵抗１０）とは別に、ゲイン調整用抵抗１４を設けており、このゲイン調整用抵抗１４を帰還抵抗１０とは別の島１５上に形成している。このゲイン調整用抵抗１４は、受光アンプ素子の試作結果に応じて、帰還抵抗の値を最適化するために設置しておくものである。
【００５７】
図１４の従来のレイアウトにおいては、上記ゲイン調整は帰還抵抗本体のコンタクト位置を変更することにより実施されるため、帰還抵抗はゲイン調整用抵抗部分を含めて長めに形成されている。この構成では、実際には抵抗として使用されないゲイン調整用抵抗部分にも寄生容量が付加されるため、大きな寄生容量が発生する要因となっていた。
【００５８】
これに対し、図１に示す構成では、ゲイン調整用抵抗１４を帰還抵抗１０とは別の抵抗とし、さらにその下の島１５部分も帰還抵抗１０下の島１１とは分離して形成したため、図１４の従来構成に比べて大きな寄生容量低減効果が期待できる。尚、図１の構成においてゲイン調整が必要となる場合には、図３に示すように、帰還抵抗１０とゲイン調整用抵抗１４とをメタル配線１２で接続することによってゲイン調整が行われる。
【００５９】
さらに、本発明における変形例の幾つかを以下に説明する。図４に示す例では、帰還抵抗１０は複数に分割されており、さらに帰還抵抗１０下の島１１がそれぞれの抵抗毎に分割されている。このようなレイアウトパターンとすることにより、分割された各島の寄生容量Ｃ２の値は概略分割された値（図４の場合では１／５）となる。帰還抵抗１０下の島１１を分割しない場合と分割した場合とのそれぞれの等価回路は、図１２（ａ），（ｂ）に示すようなものとなり、帰還抵抗１０下の島１１をそれぞれの抵抗毎に分割することで帰還抵抗１０に生じる寄生容量をさらに低減することができる。
【００６０】
また、図５に示す例では、初段増幅器の帰還抵抗１０とリファレンス回路の帰還抵抗１６とを、それぞれ複数の抵抗に分割して互い違いに配置し、それらの抵抗全体を、分離した島１７の上に最小デザインルールで形成している。
【００６１】
ここで、受光アンプ素子は、初段増幅器以外の構成としてリファレンス回路を有する場合があり、そのリファレンス回路も帰還抵抗を有している。図１３に示す構成の受光アンプ素子にさらにリファレンス回路を追加すると、図６に示す構成となる。すなわち、受光アンプ素子では、抵抗Ｒ１５，Ｒ１６およびアンプａ１３によってリファレンス回路が構成されており、抵抗Ｒ１５がリファレンス回路の帰還抵抗１６（図５参照）となる。
【００６２】
受光アンプ素子がリファレンス回路を有する場合、このリファレンス回路の帰還抵抗１６は、帰還抵抗１０との整合性が要求されるため、帰還抵抗１０近傍に隣接して配置される必要がある。したがってこの場合、図５に示すようなレイアウトとすることで、リファレンス回路を有する受光アンプ素子においても、帰還抵抗の寄生容量を低減し、高速の受光アンプ素子を実現できる。尚、図５に示すようなレイアウトにおいて、帰還抵抗１０と帰還抵抗１６とを互い違いに配置することは、帰還抵抗１０と帰還抵抗１６との間の整合性を維持するための構成である。
【００６３】
また、図７に示す例では、帰還抵抗１０の下に形成した電気的に分離されたフローティングの島１１の周囲に、定電位（例えば、グラウンド電位）に固定されたダミー島領域１８を設けている。
【００６４】
受光アンプ素子中に、フローティング電位の島が存在すると、フォトダイオードへの光入射時に発生する光キャリアが、このフローティング電位の島に回りこむことによって誤動作が発生しやすくなる。これに対し、図７に示すように、フローティングの島１１の周囲に、定電位のダミー島領域１８を設ける構造とすることで、フローティングの島１１に回り込んだ光キャリアは、ダミー島領域９と基板との間で形成されるダミーフォトダイオードによって吸収され、上記誤動作を発生しにくくすることができる。
【００６５】
尚、上記図４ないし図７にて示した変形例の構成は、本発明に係る受光アンプ素子において、任意に組み合わせて実施することが可能である。
【００６６】
本実施の形態にかかる受光アンプ素子における、帰還抵抗１０部分の断面構造は、基本的に図１５に示す構造と同様の構造とすることができるが、寄生容量Ｃ１およびＣ２を低減するために、以下のような構造変更の任意の組み合わせを併せて実施すると、さらに大きな寄生容量低減効果が得られる。
(1) 帰還抵抗１０下のシリコン酸化膜４０３の膜厚（通常０．５〜０．７ｕｍ程度）を厚膜化する（好適には膜厚が１ｕｍ以上）ことでＣ１を低減することができる。
(2)帰還抵抗１０下の膜材料を、シリコン酸化膜に代えて、ポーラスシリカ材料等の低比誘電率材料（好適には比誘電率が３．９未満）を使用することでＣ１を低減することができる。
(3) 通常は１０Ωｃｍ程度であるシリコン基板４０１の比抵抗を上げる（好適には比抵抗が２０Ωｃｍ以上）ことにより、シリコン基板−エピタキシャル層間の接合容量を低減し、Ｃ２を低減することができる。
(4) 通常は０．３〜０．５ｕｍ程度である帰還抵抗１０を形成するポリシリコン膜４０４の膜厚を薄膜化する（好適には膜厚が０．２ｕｍ以下）ことで、ポリシリコン膜４０４側面に付加される寄生容量Ｃｆを低減し、Ｃ１を低減することができる。
(5) 通常は１〜３ｋΩ／□を使用する、帰還抵抗１０を形成するポリシリコン膜４０４のシート抵抗を高抵抗化する（好適にはシート抵抗が５ＫΩ／□以上）ことで、帰還抵抗１０の面積を低減し、Ｃ１を低減することができる。
(6)シリコン基板４０１としてＳＯＩ(Silicon On Insulator)基板を用いる。通常のＳＯＩ基板に用いられる酸化膜厚（０．５〜１．０ｕｍ）の条件では、付加される寄生酸化膜容量の値が、Ｎ型エピタキシャル層−Ｐ型シリコン基板間の接合容量値よりも小さくなると考えられ、Ｃ２を低減することができる。
【００６７】
また、図１５とは異なる構造を取ることで更なる寄生容量低減効果を得る手法として、以下のような構造変更が考えられる。
(1) 図８に示すように、Ｎエピタキシャル層４０２内にさらにＰ型拡散層４０６を設け、このＰ型拡散層４０６をフローティング電位とする。これにより、Ｎエピタキシャル層４０２とＰ型拡散層４０６との間で生じる接合容量Ｃ３をさらに直列に付加することになり、全体の寄生容量を低減することができる（１／Ｃｐ＝１／Ｃ１＋１／Ｃ２＋１／Ｃ３）。
(2) 帰還抵抗１０をポリシリコン膜４０４ではなく拡散抵抗４０７で形成し（図９参照）、かつ、通常は１Ωｃｍ程度が使用されるＮエピタキシャル層４０２の比抵抗を高比抵抗化する（好適には比抵抗が３Ωｃｍ以上）ことで、Ｃ１を低減することができる。
【００６８】
また、本発明に係る受光アンプ素子は、例えば図１１に示すように、複数の受光領域に分割された受光部(フォトダイオード)を有しており、分割された受光部のそれぞれにおいて、例えば図１３のような回路構成を有している（分割された受光部のそれぞれが受光部３０１となる）。したがって、本発明に係る受光アンプ素子は、分割された受光部のそれぞれに対応して複数の増幅回路を有していることになるが、その全ての増幅回路において上述した本発明の構成をとる必要はない。
【００６９】
すなわち、本発明の受光アンプ素子は、光ディスクのデータ大容量化に伴って基本信号周波数が高速となっていることに対応すべく考案されたものであるが、この目的によれば、少なくとも、データ信号検出を行うためのメイン受光部の増幅回路において、本発明が適用されていれば良い。
【００７０】
また、本発明に係る光ピックアップ装置は、例えば図１０に示す構成において、受光アンプ素子１０３に本発明の受光アンプ素子を用いる構成となり、本発明に係る光ディスク装置は本発明の光ピックアップ装置を用いる構成となる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施形態を示すものであり、受光アンプ素子における帰還抵抗部の構成例を示す平面図である。
【図２】受光アンプ素子において、ダミー抵抗を設けた場合の帰還抵抗部の構成例を示す平面図であり、図２（ａ）は帰還抵抗を分割して配置した構成の平面図、図２（ｂ）は帰還抵抗を分割せずに配置した構成の平面図である。
【図３】図１に示す帰還抵抗部において、ゲイン調整を行った場合の平面図である。
【図４】受光アンプ素子における帰還抵抗部の他の構成例を示す平面図である。
【図５】受光アンプ素子における帰還抵抗部のさらに他の構成例を示す平面図である。
【図６】リファレンス回路を備えた受光アンプ素子の構成例を示す回路図である。
【図７】受光アンプ素子におけるさらに帰還抵抗部の他の構成例を示す平面図である。
【図８】受光アンプ素子における抵抗部の構成例を示す断面図である。
【図９】受光アンプ素子における抵抗部の他の構成例を示す断面図である。
【図１０】光ピックアップ装置の概略構成を示す図である。
【図１１】受光アンプ素子における受光部の分割形態の一例を示す平面図である。
【図１２】図１２（ａ）は帰還抵抗下の島を分割しない場合の該帰還抵抗の等価回路であり、図１２（ｂ）は帰還抵抗下の島を分割した場合の該帰還抵抗の等価回路である。
【図１３】受光アンプ素子において、各受光部に接続される増幅回路の構成例を示す回路図である。
【図１４】従来の受光アンプ素子における帰還抵抗部の構成例を示す平面図である。
【図１５】受光アンプ素子における抵抗部の構成例を示す断面図である。
【図１６】受光アンプ素子の帰還抵抗に寄生容量を付加した場合の等価回路である。
【符号の説明】
【００７２】
１０          帰還抵抗
１１、１７    島（帰還抵抗が形成された島領域）
１４          ゲイン調整用抵抗（微調整用抵抗）
１６          リファレンス回路の帰還抵抗
１８          ダミー島領域
４０１        シリコン基板
４０２        Ｎ型エピタキシャル層
４０３        誘電体膜
４０４        抵抗体膜
４０６        Ｐ型拡散層
【図１】
2006031833.tif 000003
【図２】
2006031833.tif 000004
【図３】
2006031833.tif 000005
【図４】
2006031833.tif 000006
【図５】
2006031833.tif 000007
【図６】
2006031833.tif 000008
【図７】
2006031833.tif 000009
【図８】
2006031833.tif 000010
【図９】
2006031833.tif 000011
【図１０】
2006031833.tif 000012
【図１１】
2006031833.tif 000013
【図１２】
2006031833.tif 000014
【図１３】
2006031833.tif 000015
【図１４】
2006031833.tif 000016
【図１５】
2006031833.tif 000017
【図１６】
2006031833.tif 000018