(57)【要約】【課題】リードの特性インピーダンスを低減できるとともに、リードの特性インピーダンスの制御範囲を広くすることが可能な光半導体素子パッケージを提供する。【解決手段】円盤型のステム１と、ステム１を厚み方向に貫通して主面から突出するロッド状の金属製のリード３および１３と、ステム１の主面から垂直に延在するように設けられたマウント５とを備え、マウント５の平面部５１がリード３および１３に対向するように配設されている。平面部５１上には誘電体基板６が搭載され、その上に光半導体チップ９が搭載されている。そして、リード３および１３と対面する平面部５１上を覆うように、リード３および１３に並行して延在する平面視形状が矩形の２つのインピーダンス調整誘電体基板７が配設されている。【選択図】図１
2006253639.tif 000002
【特許請求の範囲】
【請求項１】
光半導体チップを収容する光半導体素子パッケージであって、
平板状のステムと、
前記ステムを厚み方向に貫通し、前記ステムの主面から間隔をあけて並行に突出し、前記光半導体チップに駆動電流を供給するロッド状の第１および第２のリードと、
前記ステムの前記主面から垂直に延在するように設けられ、前記第１および第２のリードに対向する平面部を有し、前記光半導体チップを搭載する載置台と、
前記載置台の前記平面部上の前記第１および第２のリードと対面する部分を少なくとも覆い、前記第１および第２のリードとは間隔を開けて配設され、導体層および誘電体層が少なくとも１層ずつ積層されたインピーダンス調整誘電体基板と、を備え、
前記載置台は、接地電位に固定可能に構成される、光半導体素子パッケージ。
【請求項２】
前記インピーダンス調整誘電体基板の前記導体層は、前記載置台と電気的に接続される、請求項１記載の光半導体素子パッケージ。
【請求項３】
前記インピーダンス調整誘電体基板の前記誘電体層は、
前記導体層の下部に配設される第１の誘電体層と、
前記導体層の上部に配設される第２の誘電体層とを含み、
前記導体層は、前記第１の誘電体層を厚み方向に貫通するように設けられたビアコンタクトによって前記載置台と電気的に接続される、請求項２記載の光半導体素子パッケージ。
【請求項４】
前記インピーダンス調整誘電体基板の前記誘電体層は、前記導体層の下部に配設され、
前記導体層は、前記誘電体層を厚み方向に貫通するように設けられたビアコンタクトによって前記載置台と電気的に接続される、請求項２記載の光半導体素子パッケージ。
【請求項５】
前記インピーダンス調整誘電体基板の前記誘電体層は、前記導体層の上部に配設され、
前記導体層は、前記載置台の前記平面部に接するように配設される、請求項２記載の光半導体素子パッケージ。
【請求項６】
前記インピーダンス調整誘電体基板は、前記誘電体層を誘電材として、前記第１および第２のリードと前記載置台との間にそれぞれ直列に接続された２つのキャパシタを形成する構成を有する、請求項１記載の光半導体素子パッケージ。
【請求項７】
前記インピーダンス調整誘電体基板の前記誘電体層は、第１〜第３の誘電体層を含み、
前記導体層は、第１および第２の導体層を含み、
前記第１の誘電体層は前記載置台の前記平面部に接するように配設され、
前記第１の誘電体層上に前記第１の導体層、前記第２の誘電体層、前記第２の導体層、および前記第３の誘電体層が順に積層され、
前記第１および第２の導体層は、前記第２の誘電体層を厚み方向に貫通するように設けられたビアコンタクトによって互いに電気的に接続される、請求項６記載の光半導体素子パッケージ。
【請求項８】
前記インピーダンス調整誘電体基板の前記誘電体層は、
前記導体層の下部に配設される第１の誘電体層と、
前記導体層の上部に配設される第２の誘電体層とを含み、
前記第１の誘電体層は前記載置台の前記平面部に接するように配設される、請求項６記載の光半導体素子パッケージ。
【請求項９】
前記インピーダンス調整誘電体基板は、
前記載置台の前記平面部上の前記第１および第２のリードと対面する領域に、前記第１および第２のリードと並行して延在するようにそれぞれ配設される、請求項１記載の光半導体素子パッケージ。
【請求項１０】
前記インピーダンス調整誘電体基板は、
前記載置台の前記平面部上の前記第１および第２のリードと対面する２つの領域と、該２つの領域に挟まれた前記光半導体チップの搭載領域とを覆うように配設され、前記光半導体チップは前記インピーダンス調整誘電体基板上に配設される、請求項１記載の光半導体素子パッケージ。
【請求項１１】
請求項１ないし請求項１０の何れかに記載の光半導体素子パッケージと、
前記光半導体素子パッケージに収容される前記光半導体チップを封止するように設けられたキャップ、とを備える光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光半導体チップを収容する光半導体素子パッケージおよび光半導体素子に関し、特に、リードの特性インピーダンスを低減した光半導体素子パッケージおよび光半導体素子に関する。
【背景技術】
【０００２】
近年、光通信においては伝送速度が高速化する傾向にあり、伝送速度が１０Ｇｂｐｓ以上となる場合もある。そのため、光半導体チップのみならず、これを収容した光半導体素子パッケージにおいても比較的安価で高周波特性に優れたものが要求されている。
【０００３】
このような要求を満たす構成としては、例えば特許文献１に同軸形状で構造が簡単なステム型の光半導体素子パッケージが開示されている。
【０００４】
ステム型とは、ステムと呼称される円盤型の基板と、ステムを厚み方向に貫通して主面から突出する複数のリードと、ステムの主面から垂直に延在するように設けられたマウントと呼称される接地電位の台座とを備え、当該マウント上に光半導体チップが搭載される構成を指す。
【０００５】
ステム型の光半導体素子パッケージにおいては、光半導体チップはマウント上に直接に搭載されるのではなく、マウントに直接に接するように設けられたサブマウントと呼称される基板上に搭載され、リードと光半導体チップとはワイヤにより電気的に接続される構成となっている。
【０００６】
ここで、リードはステム貫通部ではガラスによって被覆されているが、ステムの主面から突出する部分はワイヤの接続のために被覆されておらず、そのままの状態ではリードの特性インピーダンスが高くなり、特性インピーダンスの不整合による反射が増して反射特性が悪くなり、伝送速度を低下させることとなる。
【０００７】
そこで、特許文献１では、例えば図４において、リードに対向するマウントの表面に誘電体板を配設することでリードの特性インピーダンスを低下させる構成を開示している。
【０００８】
【特許文献１】特開２００４−３１１９２３号公報（図４）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
以上説明したように、従来のステム型の光半導体素子パッケージでは、リードとマウントとの間に誘電体板を挿入することでリードの特性インピーダンスの低下を図っていた。
しかし、この場合の特性インピーダンスは、リードとマウントとの間の距離と、誘電体板の誘電率とで規定されるが、距離は製造精度、誘電率は誘電体板の材質で決まるため、特性インピーダンスの制御の自由度が少なく、インピーダンスの制御範囲が制限されるという問題があった。
【００１０】
本発明は上記のような問題点を解消するためになされたもので、リードの特性インピーダンスを低減できるとともに、リードの特性インピーダンスの制御範囲を広くすることが可能な光半導体素子パッケージおよび光半導体素子を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る請求項１記載の光半導体素子パッケージは、光半導体チップを収容する光半導体素子パッケージであって、平板状のステムと、前記ステムを厚み方向に貫通し、前記ステムの主面から間隔をあけて並行に突出し、前記光半導体チップに駆動電流を供給するロッド状の第１および第２のリードと、前記ステムの前記主面から垂直に延在するように設けられ、前記第１および第２のリードに対向する平面部を有し、前記光半導体チップを搭載する載置台と、前記載置台の前記平面部上の前記第１および第２のリードと対面する部分を少なくとも覆い、前記第１および第２のリードとは間隔を開けて配設され、導体層および誘電体層が少なくとも１層ずつ積層されたインピーダンス調整誘電体基板とを備え、前記載置台は、接地電位に固定可能に構成されている。
【発明の効果】
【００１２】
本発明に係る請求項１記載の光半導体素子パッケージによれば、載置台の平面部上の第１および第２のリードと対面する部分を少なくとも覆うように配設され、導体層と誘電体層とが少なくとも１層ずつ積層されたインピーダンス調整誘電体基板を備えることで、第１および第２のリードと載置台との間の距離を実質的に短くした構成あるいは、これと等価な構成を得ることができ、第１および第２のリードのステム主面からの突出部分での特性インピーダンスを低減することができる。また、インピーダンス調整誘電体基板の構造を変更することで特性インピーダンスを変更することができるので、特性インピーダンスの制御の自由度が増し、特性インピーダンスの制御範囲を広げることができる。
【００１３】
本発明に係る請求項１１記載の光半導体素子によれば、第１および第２のリードのステム主面からの突出部分での特性インピーダンスを低減でき、また、インピーダンス調整誘電体基板の構造を変更することで特性インピーダンスを変更することができ、特性インピーダンスの制御の自由度が増し、特性インピーダンスの制御範囲を広げることができる。
【発明を実施するための最良の形態】
【００１４】
＜Ａ．実施の形態１＞
本発明に係る光半導体素子パッケージの実施の形態１について、図１〜図４を用いて説明する。
【００１５】
＜Ａ−１．装置全体構成＞
図１は実施の形態１に係る光半導体素子パッケージ１００の全体構成を示す斜視図である。
【００１６】
図１に示す光半導体素子パッケージ１００は、いわゆるステム型と呼称される光半導体素子パッケージであり、円盤型のステム１と、ステム１を厚み方向に貫通して主面から突出するロッド状の金属製のリード３および１３（第１および第２のリード）と、平面部５１がステム１の主面から垂直に延在するように設けられたマウント５とを備えている。
【００１７】
マウント５は光半導体チップ９の載置台であり、電気伝導性および熱伝導性に優れた金属で構成され、例えば半円柱状をなし、その平面部５１がリード３および１３に対向するように配設されている。そして、平面部５１上にはサブマウントとしての誘電体基板６が搭載され、その上に光半導体チップ９が搭載されている。
【００１８】
リード３および１３は間隔をあけて並行してステム１の主面から突出し、誘電体基板６はリード３とリード１３との間に位置するように配置されている。そして、リード３および１３はそれぞれ複数のワイヤ４および１２によって誘電体基板６の主面上に設けられた導体パターン８および１１に電気的に接続される構成となっている。なお、誘電体基板６はアルミナ等の誘電体材料で構成され、その表面に電気的に分離された導体パターン８および１１が形成されている。
【００１９】
光半導体チップ９は例えばレーザ素子であり、導体パターン８上に搭載され、その主電極の１つは（図示せず）、ワイヤ１０を介して導体パターン１１に電気的に接続されている。なお、光半導体チップ９の他の主電極は導体パターン８に対面する位置に設けられており、導体パターン８上にハンダ付け等で固定されることで電気的に接続されることになる。
【００２０】
ステム１は電気伝導性および熱伝導性に優れた金属で構成され、リード３および１３は、ステム１中ではガラス等の誘電材２によって被覆されている。なお、リード３および１３はマウント５が設けられた側とは反対側のステム１の主面（裏面）からも突出している。
【００２１】
リード３および１３は光半導体チップ９に駆動電流を供給するもので、接地電位に接続されるマウント５には接触しないように、マウント５の平面部５１との間に所定の距離を保つよう配設されている。そして、リード３および１３と対面する平面部５１上を覆うように、リード３および１３に並行して延在する平面視形状が矩形の２つのインピーダンス調整誘電体基板７が配設されている。インピーダンス調整誘電体基板７の構成については後に説明する。
【００２２】
図２に光半導体素子パッケージ１００を光半導体チップ９の上方から見た場合の平面図を示す。
【００２３】
図２に示すように、インピーダンス調整誘電体基板７の平面視の大きさは、リード３および１３よりも広く、リード３および１３がインピーダンス調整誘電体基板７上からはみ出さないように配設するのが望ましい。すなわち、インピーダンス調整誘電体基板７は、ステム１と接して設けることが望ましい。
【００２４】
しかし、実際にはインピーダンス調整誘電体基板７は、図２に示すようにステム１から所定の隙間を設けて配設している。これは、インピーダンス調整誘電体基板７をステム１から離すことでステム１に対する応力発生を防止するためである。また、これはマウント５にインピーダンス調整誘電体基板７をハンダ等で固定する場合に、ステム１とインピーダンス調整誘電体基板７とをショートさせない効果も有する。
【００２５】
なお、上記隙間は０．１ｍｍ以上あることが望ましく、許容範囲は０．１５ｍｍ以下であり、図２では０．１２ｍｍに設定している。この程度の隙間であれば、インピーダンス調整誘電体基板７は実質的にマウント５の平面部５１のリード３またはリード１３と対面する部分を少なくとも覆っているとみなすことができる。
【００２６】
また、図３は、ステム１のマウント５が設けられた側とは反対側の主面（裏面）から光半導体素子パッケージ１００を見た場合の平面図であり、当該主面においてはリード３および１３の他に、接地リード１８が突出していることを示している。接地リード１８はステム１を厚さ方向に貫通してマウント５に接続され、マウント５を接地電位に固定するためのリードであり、併せてステム１も接地電位に固定することができる。
【００２７】
＜Ａ−２．インピーダンス調整誘電体基板の構成および作用効果＞
次に、図１を参照しつつ、図２におけるＡ−Ａ線での矢視断面図である図４を用いて、インピーダンス調整誘電体基板７の構成および作用効果について説明する。
【００２８】
図４に示すように、インピーダンス調整誘電体基板７は、マウント５の平面部５１に接する誘電体層１５（第１の誘電体層）と、誘電体層１５上に配設された導体層１６と、導体層１６上に配設された誘電体層１７（第２の誘電体層）と、誘電体層１５を厚さ方向に貫通するように設けられ、導体層１６とマウント５とを電気的に接続する複数のビアコンタクト１４とを有している。
【００２９】
なお、インピーダンス調整誘電体基板７の上面、すなわち誘電体層１７のリード３および１３と対面する面がリード３および１３とは接触しないようにインピーダンス調整誘電体基板７の厚さが設定されている。
【００３０】
誘電体層１５は、アルミナ（比誘電率εｒ＝９．４）で構成され、焼結によりセラミックス化する前にビアコンタクト１４を形成する部分に貫通孔を開け、そこに金属材を充填しておくことで、アルミナの焼結の際の熱処理によりビアコンタクト１４を同時に形成することができる。また、導体層１６は、例えば金などの金属膜を真空蒸着法により誘電体層１５の表面に形成することで得ることができる。
【００３１】
なお、誘電体層１７はアルミナ（比誘電率εｒ＝９．４）で構成され、導体層１６がその表面に形成された誘電体層１５とは、接用溶加材（ロウ）を用いたロウ付け、あるいは導電性接着剤を用いて接着される。このようにしてインピーダンス調整誘電体基板７を作製することができる。
【００３２】
ここで、１０Ｇｂｐｓ以上の伝送速度で高周波信号（電流）を伝送することを考える。信号はリード１３から入力され、光半導体チップ９を経由してリード３に伝送されるが、１０ＧＨｚの高周波信号である場合、各部の特性インピーダンスは以下のようになる。
【００３３】
まず、リード１３のうち、誘電材２によって被覆された部分は同軸ケーブルと同様な構造をしており、同軸ケーブルの特性インピーダンスＺ0（単位Ω）は、以下の数式（１）で表される。
【００３４】
【数１】
2006253639.tif 000003
【００３５】
上記数式（１）において、ａは同軸ケーブルの内側導体の外径、ｂは外側導体の内径、εｒは内側導体と外側導体との間の比誘電率である。
【００３６】
一方、リード１３のうち、ステム１の主面から突出した部分は誘電材２で被覆されていないので、誘電材２で被覆された部分に比べて特性インピーダンスが高くなる。これはリード３においても同様である。特性インピーダンスが場所によって大きく異なると、インピーダンス不整合が発生し、特性インピーダンスが異なる部分の境界で高周波信号の反射が増えて、伝送効率が低下することになる。
【００３７】
そこで、リード３および１３とマウント５との間にインピーダンス調整誘電体基板７を配設することで、リード３および１３の突出部分での特性インピーダンスを低減することができる。
【００３８】
すなわち、高周波信号の信号ラインの特性インピーダンスは種々の要素によって変化するが、接地電位部分と信号ラインとの間隔もその要素の１つであり、接地電位部分と信号ラインとの間隔が小さくなると、特性インピーダンスが低下する傾向がある。
【００３９】
インピーダンス調整誘電体基板７では、導体層１６が複数のビアコンタクト１４によりマウント５に電気的に接続され、導体層１６が接地電位となるので、マウント５がリード３および１３実質的に近づき、リード３および１３とマウント５との間の距離が実質的に短くなった構成となり、リード３および１３の突出部分での特性インピーダンスを低減することができる。
【００４０】
ここで、高周波信号が１０ＧＨｚである場合の、インピーダンス調整誘電体基板７を配設した場合のリード３および１３突出部分での特性インピーダンスの計算結果の一例を示す。
【００４１】
リード３および１３の直径が０．３５ｍｍ、誘電材２はガラス（比誘電率εｒ＝５．６）で、その外径は０．７ｍｍ、リード３および１３の中心からマウント５の平面部５１までの最短距離は０．４ｍｍとし、これに関しては以降の説明で、特段の説明がなければこれに基づくものとする。そして、インピーダンス調整誘電体基板７における誘電体層１５の厚みは０．１３９ｍｍ、誘電体層１７の厚みは０．０６０ｍｍ、導体層１６の厚みは０．００１ｍｍ、ビアコンタクト１４の直径は０．３ｍｍ、高さは０．１３９ｍｍとした場合、リード３および１３の突出部分での特性インピーダンスは約４７Ωとなる。この値は数式を用いて求めたものではなくコンピュータシミュレーションにより解析的に求めた値である。
【００４２】
なお、リード３および１３のうち、誘電材２によって被覆された部分、すなわちステム貫通部の特性インピーダンスは、数式（１）から約１７Ωとなる。
【００４３】
ここで、比較のためにインピーダンス調整誘電体基板７の代わりに、インピーダンス調整誘電体基板７と同じ厚さの誘電体板（比誘電率εｒ＝９．４）を配設した場合のリード３および１３突出部分での特性インピーダンスは、高周波信号が１０ＧＨｚである場合は約６１Ωとなり、インピーダンス調整誘電体基板７を使用することで特性インピーダンスを低減できることが判る。
【００４４】
なお、インピーダンス調整誘電体基板７を使用する場合のリード３および１３の上述した特性インピーダンスの値は、各層の厚さが上記数値である場合の値であり、各層の厚さや材料を変更し、各種組み合わせることで、特性インピーダンスの値を変えることができる。
【００４５】
また、インピーダンス調整誘電体基板７の構造そのものを変えることで、リード３および１３の特性インピーダンスを変えることも可能であり、構造によってはさらに特性インピーダンスを低減することもできる。
【００４６】
このことは、光半導体チップ９を駆動するドライバ回路の種類変更に伴って、ドライバ回路の出力インピーダンスが変わったような場合に、インピーダンス調整誘電体基板７を取り替えるだけでリード３および１３の特性インピーダンスを変更可能なことを意味しており、当該特性インピーダンスをドライバ回路の出力インピーダンスに近い値に変更して、インピーダンス整合を取り易くすることができる。このため、ドライバ回路の種類が変わった場合でもステム１の設計は変更せずに済むので、コスト的に有利である。
【００４７】
また、マウント５の平面部５１上のリード３および１３と対面する領域にのみインピーダンス調整誘電体基板７を配設している構造なので、基本的に、取り替えるインピーダンス調整誘電体基板の外形寸法を変えないようにすれば、組み立て作業における工程（工数）変更の必要もないことからコスト的に有利であり、製造精度を変わらず容易に維持することが可能である。そのため、インピーダンス調整誘電体基板の外形寸法を積極的に統一することが望ましい。
【００４８】
以下、インピーダンス調整誘電体基板７の種々の変形例について説明する。
【００４９】
＜Ａ−３．インピーダンス調整誘電体基板の変形例１＞
以上説明した光半導体素子パッケージ１００では、図４に示したように、誘電体層１５、導体層１６および誘電体層１７が積層された３層構造を有するインピーダンス調整誘電体基板７を使用することでリード３および１３の突出部分での特性インピーダンスを低減したが、導体層１６上に誘電体層１７を設けない構成としても良い。
【００５０】
この場合も、リード３および１３の突出部分での特性インピーダンスを低減することができる。
【００５１】
図５に示す光半導体素子パッケージ１００Ａは、インピーダンス調整誘電体基板７Ａを使用してリード３および１３の突出部分での特性インピーダンスを低減する構成となっている。
【００５２】
すなわち、インピーダンス調整誘電体基板７Ａは、マウント５の平面部５１に接する誘電体層１５Ａ（比誘電率εｒ＝９．４）と、誘電体層１５Ａ上に配設された導体層１６と、誘電体層１５Ａを厚さ方向に貫通するように設けられ、導体層１６とマウント５とを電気的に接続する複数のビアコンタクト１４とを有している。なお、図４に示すインピーダンス調整誘電体基板７と同一の構成については同一の符号を付し、重複する説明は省略する。
【００５３】
ここで、誘電体層１５Ａの厚みは０．１９９ｍｍであり、誘電体層１７の厚み分だけ誘電体層１５よりも厚くすることで、全体の厚みがインピーダンス調整誘電体基板７と同じとなるように設定されている。なお導体層１６の厚みは０．００１ｍｍである。
【００５４】
この場合、リード３および１３の突出部分での特性インピーダンスは、高周波信号が１０ＧＨｚである場合は約３６Ωとなる。なお、この値はコンピュータシミュレーションにより求めた値である。
【００５５】
なお、インピーダンス調整誘電体基板７Ａでは導体層１６が最上層となるので、リード３および１３と接触しないよう全体の厚みを設定することは言うまでもないが、誘電体層１５Ａの厚みが薄くなると、特性インピーダンスの低減能力が低下するので、リード３および１３の突出部分での特性インピーダンスを可能な限り低くしたい場合は、誘電体層１５Ａの厚みはできるだけ厚くし、かつ、リード３および１３と接触しないように全体の厚みを設定することになる。
【００５６】
＜Ａ−４．インピーダンス調整誘電体基板の変形例２＞
実施の形態１および変形例１において説明したインピーダンス調整誘電体基板７および７Ａでは、複数のビアコンタクト１４により導体層１６とマウント５とを電気的に接続する構成としたが、より簡略化した構成としては、図６に示すような構成としても良い。
【００５７】
図６に示す光半導体素子パッケージ１００Ｂは、リード３および１３と対面する平面部５１上に配設されたインピーダンス調整誘電体基板７Ｂを有し、インピーダンス調整誘電体基板７Ｂは、マウント５の平面部５１に接する導体層１９と、導体層１９上に配設された誘電体層１７とを有している。なお、図４に示したインピーダンス調整誘電体基板７と同一の構成については同一の符号を付し、重複する説明は省略する。
【００５８】
ここで、導体層１９は例えば金属で構成され、その厚みは０．１４０ｍｍである。また、誘電体層１７の厚みは０．０６０ｍｍであり、リード３および１３の突出部分での特性インピーダンスは、高周波信号が１０ＧＨｚである場合は約４７Ωとなる。なお、この値はコンピュータシミュレーションにより求めた値である。
【００５９】
以上説明したように、インピーダンス調整誘電体基板７Ｂは、導体層１９と誘電体層１７だけの単純な構成でありながら、リード３および１３の突出部分での特性インピーダンスの低減効果は、インピーダンス調整誘電体基板７および７Ａと遜色のない効果を有している。
【００６０】
なお、実施の形態１および変形例１において説明したインピーダンス調整誘電体基板７および７Ａでは、導体層１６とマウント５とが電気的に接続され、変形例２において説明したインピーダンス調整誘電体基板７Ｂでは、マウント５上に導体層１９が直接に接する構成とすることで、マウント５を実質的にリード３および１３に近づけることとなり、突出部分での特性インピーダンスを低減する効果が得られた。
【００６１】
＜Ａ−５．インピーダンス調整誘電体基板の変形例３＞
図７に示す光半導体素子パッケージ１００Ｃは、リード３および１３と対面する平面部５１上に配設されたインピーダンス調整誘電体基板７Ｃを有し、インピーダンス調整誘電体基板７Ｃは、マウント５の平面部５１に接する誘電体層２４（第１の誘電体層）と、誘電体層２４上に配設された導体層２２（第１の導体層）と、導体層２２上に配設された誘電体層２１（第２の誘電体層）と、誘電体層２１上に配設された導体層２５（第２の導体層）と、導体層２５上に配設された誘電体層２６（第３の誘電体層）と、誘電体層２１を厚さ方向に貫通するように設けられ、導体層２５と導体層２２とを電気的に接続する複数のビアコンタクト２７とを有している。
【００６２】
なお、インピーダンス調整誘電体基板７Ｃの上面、すなわち誘電体層２６のリード３および１３と対面する面がリード３および１３とは接触しないようにインピーダンス調整誘電体基板７Ｃの厚さが設定されている。
【００６３】
誘電体層２１、２４および２６は、何れもアルミナ（比誘電率εｒ＝９．４）で構成され、誘電体層２１の形成においては、焼結によりセラミックス化する前にビアコンタクト２７を形成する部分に貫通孔を開け、そこに金属材を充填しておくことで、アルミナの焼結の際の熱処理によりビアコンタクト２７を同時に形成することができる。
【００６４】
上記のように構成されたインピーダンス調整誘電体基板７Ｃは、リード３および１３とマウント５との間に設けられた直列接続された２つのキャパシタとして機能することになる。
【００６５】
図８にインピーダンス調整誘電体基板７Ｃを設けた場合の等価回路を示す。
【００６６】
図８に示すように、リード１３（リード３に同じ）と導体層２５との間でキャパシタＣ１が形成され、導体層２２とマウント５との間でキャパシタＣ２が形成され、キャパシタＣ１およびＣ２がビアコンタクト２７によって直列に接続された構成となっている。
【００６７】
このような構成を採用した場合、キャパシタＣ１およびＣ２の容量を大きく設定することで、リード１３とマウント５との距離を実質的に短くした構成と等価な構成が得られ、特性インピーダンスを低減することができる。
【００６８】
すなわち、平行平板キャパシタの電荷容量Ｃ（単位Ｆ）は、以下の数式（２）によって求めることができる。
【００６９】
【数２】
2006253639.tif 000004
【００７０】
上記数式（２）において、Ｓは電極面積、ｄは電極間距離、ε0は真空の誘電率、εｒは電極間の比誘電率である。
【００７１】
数式（２）で示されるように、電極間距離ｄ、すなわち誘電体の厚みを薄くすることでキャパシタの電荷容量Ｃが増大し、特性インピーダンスを低減することができる。
【００７２】
なお、インピーダンス調整誘電体基板７Ｃを使用する場合、キャパシタＣ１およびＣ２の直列接続となり、総電荷容量はどちらか一方の場合よりも半減することになるが、誘電体層２４および２６を薄くすることによる容量の増加が、直列接続による容量の減少を上回るように誘電体層２４および２６の厚さを設定する。
【００７３】
具体例としては、誘電体層２４および２６の厚みは０．０７０ｍｍ、誘電体層２１の厚みは０．０５８ｍｍ、導体層２２および２５の厚みは０．００１ｍｍとし、ビアコンタクト２７の直径は０．３ｍｍ、高さは０．０５８ｍｍとし、誘電体層２１、２４および２６はアルミナ（比誘電率εｒ＝９．４）で構成し、ビアコンタクト２７、導体層２２および２５は金属で構成した場合、リード３および１３の突出部分での特性インピーダンスは高周波信号が１０ＧＨｚである場合は約４６Ωとなる。この値は数式を用いて求めたものではなくコンピュータシミュレーションにより解析的に求めた値である。
【００７４】
なお、誘電体層２４および２６の厚みをさらに薄くして電荷容量をさらに増やせば、リード３および１３の突出部分での特性インピーダンスをさらに低減できる。
【００７５】
例えば、誘電体層２４および２６の厚みは０．０１８ｍｍ、誘電体層２１の厚みは０．１６２ｍｍ、導体層２２および２５の厚みは０．００１ｍｍとした場合には、リード３および１３の突出部分での特性インピーダンスは高周波信号が１０ＧＨｚである場合は約３９Ωとなる。
【００７６】
このように、誘電体層２４および２６の厚みを変更することで、リード３および１３の突出部分での特性インピーダンスを変更することができるので、当該特性インピーダンスを光半導体チップ９のドライバ回路の出力インピーダンスに近い値に変更して、インピーダンス整合を行うのに適した構成であると言える。
【００７７】
なお、この発明における特性インピーダンス値の変更範囲については、インピーダンス調整誘電体基板を構成する導体層や誘電体層の厚みの設定範囲や、採用可能な誘電体材料などとの組み合わせ、すなわち、製造技術に基づく要因により決まるものと言える。
【００７８】
また、インピーダンス調整誘電体基板７Ｃでは、マウント５に直接に接する導体が存在しないので、インピーダンス調整誘電体基板７Ｃをマウント５上に固定する際に、非導電性の接着剤を使用することが可能となり、インピーダンス調整誘電体基板７Ｃの実装方法の選択範囲が広がり、柔軟な実装が可能となる。
【００７９】
＜Ａ−６．インピーダンス調整誘電体基板の変形例４＞
上述したインピーダンス調整誘電体基板７Ｃと同じ効果を奏する構成としては、図９に示すような構成としても良い。
【００８０】
図９に示す光半導体素子パッケージ１００Ｄは、リード３および１３と対面する平面部５１上に配設されたインピーダンス調整誘電体基板７Ｄを有し、インピーダンス調整誘電体基板７Ｄは、マウント５の平面部５１に接する誘電体層２４（第１の誘電体層）と、誘電体層２４上に配設された導体層２８と、導体層２８上に配設された誘電体層２６（第２の誘電体層）とを有している。
【００８１】
なお、図７に示したインピーダンス調整誘電体基板７Ｃと同一の構成については同一の符号を付し、重複する説明は省略する。
【００８２】
インピーダンス調整誘電体基板７Ｄにおいては、キャパシタＣ１（図８）に相当するキャパシタがリード１３（リード３に同じ）と導体層２８との間で形成され、キャパシタＣ２（図８）に相当するキャパシタが導体層２８とマウント５との間で形成される。
【００８３】
このような構成を採用した場合、キャパシタＣ１およびＣ２に相当するキャパシタの容量を大きく設定することで、リード１３（リード３に同じ）とマウント５との間の距離を実質的に短くした構成と等価な構成が得られ、特性インピーダンスを低減する効果が得られる。
【００８４】
なお、インピーダンス調整誘電体基板７Ｄを使用する場合、２つのキャパシタの直列接続となり、総電荷容量はどちらか一方の場合よりも半減することになるが、誘電体層２４および２６を薄くすることによる容量の増加が、直列接続による容量の減少を上回るように誘電体層２４および２６の厚さを設定する。
【００８５】
具体例としては、誘電体層２４および２６の厚みは０．０７０ｍｍ、導体層２８の厚みは０．０６０ｍｍとし、導体層２８は金属で構成した場合、リード３および１３の突出部分での特性インピーダンスは高周波信号が１０ＧＨｚである場合は約４６Ωとなる。この値は数式を用いて求めたものではなくコンピュータシミュレーションにより解析的に求めた値である。
【００８６】
なお、誘電体層２４および２６の厚みをさらに薄くして電荷容量をさらに増やせば、リード３および１３の突出部分での特性インピーダンスをさらに低減できる。
【００８７】
例えば、誘電体層２４および２６の厚みは０．０１８ｍｍ、導体層２８の厚みは０．１６４ｍｍとした場合には、リード３および１３の突出部分での特性インピーダンスは高周波信号が１０ＧＨｚである場合は約３９Ωとなる。
【００８８】
このように、インピーダンス調整誘電体基板７Ｄは、インピーダンス調整誘電体基板７Ｃと同様に特性インピーダンスを低減することができるだけでなく、インピーダンス調整誘電体基板７Ｃに比べて構成が簡単なので、コスト的に有利であると言うこともできる。
【００８９】
＜Ｂ．実施の形態２＞
本発明に係る実施の形態１において説明した光半導体素子パッケージ１００では、図２に示すようにリード３および１３と対面するマウント５の平面部５１上に、リード３および１３に並行して延在するようにそれぞれ平面視形状が矩形のインピーダンス調整誘電体基板７が配設された構成を示し、変形例１〜４におけるインピーダンス調整誘電体基板７Ａ〜７Ｄも、リード３および１３に並行して延在するものとして説明したが、インピーダンス調整誘電体基板の平面視形状としてはこれに限定されるものではない。
【００９０】
＜Ｂ−１．装置全体構成＞
以下、本発明に係る実施の形態２として、図１０および図１１を用いて光半導体素子パッケージ２００の構成について説明する。なお、図１に示す光半導体素子パッケージ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【００９１】
図１０に示す光半導体素子パッケージ２００においては、マウント５の平面部５１上のほぼ全体を覆うように、実施の形態１の誘電体基板６およびインピーダンス調整誘電体基板７の機能を兼ね備えたインピーダンス調整誘電体基板７０が搭載され、その上に光半導体チップ９が搭載されている。
【００９２】
そして、リード３および１３はそれぞれ複数のワイヤ４および１２によってインピーダンス調整誘電体基板７０の主面上に設けられた導体パターン８および１１に電気的に接続される構成となっている。
【００９３】
図１１に光半導体素子パッケージ２００を光半導体チップ９の上方から見た場合の平面図を示す。
【００９４】
図１１に示すように、インピーダンス調整誘電体基板７０の平面視形状は、マウント５の平面部５１の平面視形状と同様の形状をなし、インピーダンス調整誘電体基板７０の平面視での大きさは、マウント５の平面部５１の、少なくともリード３および１３に対面する２つの領域上および当該２つの領域で挟まれた光半導体チップ９の配設領域上を覆い、リード３および１３がインピーダンス調整誘電体基板７０上からはみ出さない大きさに設定されている。
【００９５】
＜Ｂ−２．インピーダンス調整誘電体基板の構成および作用効果＞
ここで、図１１におけるＢ−Ｂ線でのインピーダンス調整誘電体基板７０の断面構成は、例えば図４を用いて説明したインピーダンス調整誘電体基板７、また、図５〜図７、図９を用いてそれぞれ説明したインピーダンス調整誘電体基板７Ａ〜７Ｄの何れかと同じ断面構成を使用することが可能である。
【００９６】
すなわち、インピーダンス調整誘電体基板７および７Ｂの構成採用においては、誘電体層１７が最上層に設けられるので、当該誘電体層１７上に、電気的に分離された導体パターン８および１１を単純に形成するだけで良く、同様に、インピーダンス調整誘電体基板７Ｃおよび７Ｄの構成採用においても、誘電体層２６が最上層に設けられるので、当該誘電体層２６上に導体パターン８および１１を設けることになる。
【００９７】
また、インピーダンス調整誘電体基板７Ａの構成採用においては、例えば誘電体層１５Ａ上の導体層１６を形成する際に、これと電気的に分離させるように導体パターン８および１１を形成することで実現可能である。
【００９８】
そして、インピーダンス調整誘電体基板７０を設けることで、リード３および１３の突出部分での特性インピーダンスを変更できるという基本的な効果は、実施の形態１およびその変形例１〜４と同じであり、インピーダンス調整誘電体基板７および７Ａ〜７Ｄの何れの断面構成を採用するかによって、それぞれの固有の効果を得ることができる。
【００９９】
また、インピーダンス調整誘電体基板７および７Ａ〜７Ｄと比較しての特有の効果としては、部品点数を削減できるという効果を有している。
【０１００】
すなわち、インピーダンス調整誘電体基板７および７Ａ〜７Ｄを使用する場合、インピーダンス調整誘電体基板７および７Ａ〜７Ｄの何れかを２枚準備し、さらに光半導体チップ９をマウント５上に搭載するための誘電体基板６が１枚必要であるが、インピーダンス調整誘電体基板７０を使用する場合には、インピーダンス調整誘電体基板７０を１枚準備すれば済むので、部品点数が少なく光半導体素子パッケージ２００の組み立てが容易となる。
【０１０１】
以上説明した本発明に係る実施の形態１および２では、主として光半導体チップが搭載された光半導体素子パッケージについて述べているが、光半導体素子パッケージは、さらに、光半導体チップを保護し、封止するためのキャップを有しており、キャップとステムとを固着することで光半導体素子として完成する。なお、キャップは、ガラス等で構成される光透過窓（レンズを含む）を有していることは言うまでもなく、また、その他キャップについての構成は、当業者には周知であるので詳細な説明は省略する。
【０１０２】
また、以上の説明では、光半導体チップ９としてレーザ素子を使用することを限定したが、これに限定されるものではなく、光半導体チップ９としてフォトダイオードを有した構成や、レーザ素子およびフォトダイオードを有した構成に適用可能であることは言うまでもない。
【０１０３】
また、伝送線路（リード）と接地部とが対向する構成であって、伝送線路が誘電体で被覆されない構成に対しては本発明が有効である。
【０１０４】
また、各実施の形態における説明では、インピーダンス調整誘電体基板をリードとは接触しないような厚さに設定しているが、最上層が導体層でない構成（インピーダンス調整誘電体基板７および７Ｂ〜７Ｄ）においては、インピーダンス調整誘電体基板の厚さを、リードとマウントとの間隔と同じにすることで、インピーダンス調整誘電体基板とリードとが接触した構成であっても良い。
【図面の簡単な説明】
【０１０５】
【図１】本発明に係る光半導体素子パッケージの実施の形態１の構成を説明する斜視図である。
【図２】本発明に係る光半導体素子パッケージの実施の形態１の構成を説明する平面図である。
【図３】本発明に係る光半導体素子パッケージをステムの裏面から見た構成を説明する平面図である。
【図４】本発明に係る光半導体素子パッケージの実施の形態１の構成を説明する断面図である。
【図５】本発明に係る光半導体素子パッケージの実施の形態１の変形例１の構成を説明する断面図である。
【図６】本発明に係る光半導体素子パッケージの実施の形態１の変形例２の構成を説明する断面図である。
【図７】本発明に係る光半導体素子パッケージの実施の形態１の変形例３の構成を説明する断面図である。
【図８】リードとマウントとの間に直列接続されたキャパシタの等価回路を説明する図である。
【図９】本発明に係る光半導体素子パッケージの実施の形態１の変形例４の構成を説明する断面図である。
【図１０】本発明に係る光半導体素子パッケージの実施の形態２の構成を説明する斜視図である。
【図１１】本発明に係る光半導体素子パッケージの実施の形態２の構成を説明する平面図である。
【符号の説明】
【０１０６】
１  ステム、３，１３  リード、５  マウント、６  誘電体基板、７，７Ａ〜７Ｄ，７０  インピーダンス調整誘電体基板、９  光半導体チップ。
【図１】
2006253639.tif 000005
【図２】
2006253639.tif 000006
【図３】
2006253639.tif 000007
【図４】
2006253639.tif 000008
【図５】
2006253639.tif 000009
【図６】
2006253639.tif 000010
【図７】
2006253639.tif 000011
【図８】
2006253639.tif 000012
【図９】
2006253639.tif 000013
【図１０】
2006253639.tif 000014
【図１１】
2006253639.tif 000015