(57)【要約】【課題】  安定した回路動作を行うシフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備える表示駆動装置を提供すること。【解決手段】  シフトレジスタの各段のシフト回路が、入力端子ＩＮに前段のシフト回路から出力信号ｏｕｔ（ｋ−１）が入力された場合に、ノードＡをハイレベルにするＴＦＴ１１と、ノードＡの電位がハイレベルに設定された場合に、ハイレベルの出力信号ｏｕｔ（ｋ）を出力するＴＦＴ１７と、リセット端子ＲＳＴに次段から制御信号として出力信号ｏｕｔ（ｋ＋１）が入力された場合に、ノードＡの電位を下げるＴＦＴ１２と、ノードＡの電位低下に応じてノードＢの電位を上げるＴＦＴ１６と、出力信号ｏｕｔ（ｋ＋１）の入力に応じてノードＢの電位を迅速に上昇させるＴＦＴ１９と、ノードＢの電位がハイレベルに設定された場合に、出力信号ｏｕｔ（ｋ）をロウレベルにするＴＦＴ１８と、を備えることを特徴とする。【選択図】図３
2006164477.tif 000002
【特許請求の範囲】
【請求項１】
縦続接続された複数の段からなり、各段から出力信号を順次出力するシフトレジスタにおいて、
前記シフトレジスタの各段は、
前段からの前記出力信号が入力された場合に、第一配線に所定電圧を印加する第１のトランジスタと、
前記第一配線に前記所定電圧が印加された場合に、電流路の一端に供給された所定レベルの信号を電流路の他端に前記出力信号として出力する第２のトランジスタと、
制御端子に次段からの前記出力信号が入力された場合に、前記第一配線の電圧レベルを低下させる第３のトランジスタと、
前記第一配線の電圧レベルの変化に応じて第二配線に前記所定電圧を印加する第４のトランジスタと、
前記第二配線に前記所定電圧が印加された場合に、前記出力信号の電圧レベルを低下させる第５のトランジスタと、
前記制御端子に次段からの前記出力信号が入力された場合に、前記第二配線に前記所定電圧を印加する第６のトランジスタと、
を備えることを特徴とするシフトレジスタ。
【請求項２】
前記第１のトランジスタと前記第３のトランジスタは、
電流路が直列に接続されて、前記第１のトランジスタと前記第３のトランジスタの接続点が前記第一配線に接続され、
前記電流路の前記第１のトランジスタ側の一端に前記所定電圧が印加され、
前段からの前記出力信号が前記第１のトランジスタの制御端子に印加され、
次段からの前記出力信号が前記第３のトランジスタの制御端子に印加されることを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
前記第２のトランジスタと前記第５のトランジスタは、
電流路が直列に接続されて、前記第２のトランジスタと前記第５のトランジスタの接続点から前記出力信号が出力され、
前記第一配線が前記第２のトランジスタの制御端子に接続され、
前記第二配線が前記第５のトランジスタの制御端子に接続されていることを特徴とする請求項１に記載のシフトレジスタ。
【請求項４】
前記第４のトランジスタは、電流路の一端が前記第二配線に接続され、前記第一配線が制御端子に接続されることを特徴とする請求項１に記載のシフトレジスタ。
【請求項５】
前記第６のトランジスタは、電流路の一端に前記所定電圧が印加され、電流路の他端が前記第二配線に接続され、次段からの前記出力信号が制御端子に印加されることを特徴とする請求項１に記載のシフトレジスタ。
【請求項６】
前記第１乃至第６のトランジスタはアモルファスシリコン薄膜トランジスタによって構成されることを特徴とする請求項１に記載のシフトレジスタ。
【請求項７】
前記第１乃至第６のトランジスタはポリシリコン薄膜トランジスタによって構成されることを特徴とする請求項１に記載のシフトレジスタ。
【請求項８】
縦続接続された複数の段から出力信号を順次出力するシフトレジスタの駆動制御方法において、
前段からの前記出力信号の入力に応じて第一配線に所定電圧を印加するステップと、
前記第一配線への前記所定電圧の印加に応じて、外部より印加される所定レベルの信号を前記出力信号として出力するステップと、
次段からの前記出力信号の入力に応じて、前記第一配線の電圧レベルを低下させるステップと、
前記第一配線の電圧レベルの変化に応じて第二配線に前記所定電圧を印加するステップと、
前記第二配線への前記所定電圧の印加に応じて、前記出力信号の電圧レベルを低下させるステップと、
次段からの前記出力信号の入力に応じて前記第二配線に前記所定電圧を印加するステップと、
を含むことを特徴とするシフトレジスタの駆動制御方法。
【請求項９】
次段からの前記出力信号の入力に応じて前記第二配線に前記所定電圧を印加するステップは、電流路の一端に前記所定電圧が印加され、電流路の他端が前記第二配線に接続され、次段からの前記出力信号が制御端子に印加される、一つのトランジスタを介して行われることを特徴とする請求項８に記載のシフトレジスタの駆動制御方法。
【請求項１０】
複数の段からなるシフトレジスタを備え、前記シフトレジスタの各段から出力される出力信号によって表示パネルを駆動する表示駆動装置において、
前記シフトレジスタの各段は、前段からの前記出力信号が入力された場合に、第一配線に所定電圧を印加する第１のトランジスタと、
前記第一配線に前記所定電圧が印加された場合に、電流路の一端に供給された所定レベルの信号を電流路の他端に前記出力信号として出力する第２のトランジスタと、
制御端子に次段からの前記出力信号が入力された場合に、前記第一配線の電圧レベルを低下させる第３のトランジスタと、
前記第一配線の電圧レベルの変化に応じて第二配線に前記所定電圧を印加する第４のトランジスタと、
前記第二配線に前記所定電圧が印加された場合に、前記出力信号の電圧レベルを低下させる第５のトランジスタと、
前記制御端子に次段から前記出力信号が入力された場合に、前記第二配線に前記所定電圧を印加する第６のトランジスタと、
を備えることを特徴とする表示駆動装置。
【請求項１１】
前記第１のトランジスタと前記第３のトランジスタは、
電流路が直列に接続されて、前記第１のトランジスタと前記第３のトランジスタの接続点が前記第一配線に接続され、
前記電流路の前記第１のトランジスタ側の一端に前記所定電圧が印加され、
前段からの前記出力信号が前記第１のトランジスタの制御端子に印加され、
次段からの前記出力信号が前記第３のトランジスタの制御端子に印加されることを特徴とする請求項１０に記載の表示駆動装置。
【請求項１２】
前記第２のトランジスタと前記第５のトランジスタは、
電流路が直列に接続されて、前記第２のトランジスタと前記第５のトランジスタの接続点から前記出力信号が出力され、
前記第一配線が前記第２のトランジスタの制御端子に接続され、
前記第二配線が前記第５のトランジスタの制御端子に接続されていることを特徴とする請求項１０に記載の表示駆動装置。
【請求項１３】
前記第４のトランジスタは、電流路の一端が前記第二配線に接続され、前記第一配線が制御端子に接続されることを特徴とする請求項１０に記載の表示駆動装置。
【請求項１４】
前記第６のトランジスタは、電流路の一端に前記所定電圧が印加され、電流路の他端が前記第二配線に接続され、次段からの前記出力信号が制御端子に印加されることを特徴とする請求項１０に記載の表示駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各段から順次出力信号を出力するシフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置に関する。
【背景技術】
【０００２】
アモルファスシリコンＴＦＴ（薄膜トランジスタ：Thin Film Transistor）（以下「ａ−ＳｉＴＦＴ」と言う。）、ポリシリコンＴＦＴ（以下「ｐ−ＳｉＴＦＴ」と言う。）は、例えば、液晶表示パネルの各画素を構成する液晶素子として用いられる。また、液晶表示パネルは走査ドライバ及び信号ドライバによって制御され、所望の画像を表示する。具体的には、走査ドライバは液晶素子を構成するａ−ＳｉＴＦＴ又はｐ−ＳｉＴＦＴを順次選択駆動する。そして信号ドライバが同じく液晶素子を構成する液晶容量に対して表示データに応じた電圧を印加することにより、表示動作が行われ、液晶表示パネルに画像が表示される。
【０００３】
また、近年、ａ−ＳｉＴＦＴ、ｐ−ＳｉＴＦＴを用いて種々の回路を構成することが検討されており、例えば特許文献１に開示された発明のように、ａ−ＳｉＴＦＴ又はｐ−ＳｉＴＦＴによってシフトレジスタを構成し、これを表示駆動装置の走査ドライバあるいは信号ドライバに適用することにより、該表示駆動装置と液晶表示パネルとを一体化して、モジュールサイズの縮小化、コストの低下等を図る技術が開発・研究されている。
【特許文献１】特開２００２−１９７８８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ａ−ＳｉＴＦＴやｐ−ＳｉＴＦＴは単結晶Ｓｉによるトランジスタに対して動作特性が劣ることから、動作の安定した回路を構成することが困難であった。図９は、シフトレジスタの各段のシフト回路の回路図の一例である。このシフト回路がｎ段直列に接続されてシフトレジスタを構成する（ｎは１以上の整数。）。シフト回路はＮ型ａ−ＳｉＴＦＴ又はＮ型ｐ−ＳｉＴＦＴによって構成される。図９において、入力端子ＩＮに、前段のシフト回路から出力される出力信号が入力され、所定のタイミングで入力制御信号φが入力されると、ＴＦＴ１１１がオン動作して、入力信号の信号レベルに応じて接点ＮＡの電位が上昇し、これにより、ＴＦＴ１１２及びＴＦＴ１１３がオン動作し、ＴＦＴ１１４がオフ動作し、入力端子ＣＫに供給されるクロック信号の信号レベルがロウレベルからハイレベルに切り替わると、ハイレベルの出力信号が出力端子ＯＵＴから出力される。次いで、次段のシフト回路から出力される出力信号がリセット端子ＲＳＴにリセット信号として供給されると、ＴＦＴ１１５をオン動作させて、接点ＮＡに蓄積された電荷を低電位電源Ｖｓｓに放出して接点ＮＡの電位をロウレベルにし、これにより、ＴＦＴ１１２及びＴＦＴ１１３がオフ動作し、次いでＴＦＴ１１４がオン動作して、制御端子ＣＴＬに供給される信号レベル（ロウレベルＶｓｓ）に応じて出力信号がロウレベルとなる。
【０００５】
この場合、リセット端子ＲＳＴに次段のシフト回路から出力される出力信号がリセット信号として入力されてから、ＴＦＴ１１４がオン動作して出力信号がロウレベルとなるまでに、ＴＦＴ１１５がオン状態となって接点ＮＡの電位がロウレベルになり、次いで、ＴＦＴ１１２及びＴＦＴ１１３がオフ状態となるという２段階の回路動作を経ることになるが、ａ−ＳｉＴＦＴやｐ−ＳｉＴＦＴは、周知のように、単結晶Ｓｉによるトランジスタに対して特に移動度が小さく、各ＴＦＴの動作速度が比較的遅いため、リセット信号が入力されてから出力信号がロウレベルとなる間、つまり出力信号の立下りが遅くなるという問題があった。そのため、このようなシフト回路を複数用いたシフトレジスタにおいて、回路のクロック周波数をある程度高くした場合に、各シフト回路の出力信号の立下りの遅延によって回路動作が不安定となり、誤動作を生じる場合があるという問題があった。
【０００６】
本発明は以上の点を考慮してなされたものであり、その目的とするところは、安定した回路動作を行うシフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置を提供することである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、請求項１に記載の発明は、従属接続された複数の段からなり、各段から出力信号を順次出力するシフトレジスタにおいて、前記シフトレジスタの各段は、前段からの前記出力信号が入力された場合に、第一配線に所定電圧を印加する第１のトランジスタと、前記第一配線に前記所定電圧が印加された場合に、電流路の一端に供給された所定レベルの信号を電流路の他端に前記出力信号として出力する第２のトランジスタと、制御端子に次段からの前記出力信号が入力された場合に、前記第一配線の電圧レベルを低下させる第３のトランジスタと、前記第一配線の電圧レベルの変化に応じて第二配線に前記所定電圧を印加する第４のトランジスタと、前記第二配線に前記所定電圧が印加された場合に、前記出力信号の電圧レベルを低下させる第５のトランジスタと、前記制御端子に次段からの前記出力信号が入力された場合に、前記第二配線に前記所定電圧を印加する第６のトランジスタと、を備えることを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載のシフトレジスタであって、前記第１のトランジスタと前記第３のトランジスタは、電流路が直列に接続されて、前記第１のトランジスタと前記第３のトランジスタの接続点が前記第一配線に接続され、前記電流路の前記第１のトランジスタ側の一端に前記所定電圧が印加され、前段からの前記出力信号が前記第１のトランジスタの制御端子に印加され、次段からの前記出力信号が前記第３のトランジスタの制御端子に印加されることを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１に記載のシフトレジスタであって、前記第２のトランジスタと前記第５のトランジスタは、電流路が直列に接続されて、前記第２のトランジスタと前記第５のトランジスタの接続点から前記出力信号が出力され、前記第一配線が前記第２のトランジスタの制御端子に接続され、前記第二配線が前記第５のトランジスタの制御端子に接続されていることを特徴とする。
【００１０】
請求項４に記載の発明は、請求項１に記載のシフトレジスタであって、前記第４のトランジスタは、電流路の一端が前記第二配線に接続され、前記第一配線が制御端子に接続されることを特徴とする。
【００１１】
請求項５に記載の発明は、請求項１に記載のシフトレジスタであって、前記第６のトランジスタは、電流路の一端に前記所定電圧が印加され、電流路の他端が前記第二配線に接続され、次段からの前記出力信号が制御端子に印加されることを特徴とする。
【００１２】
請求項６に記載の発明は、請求項１に記載のシフトレジスタであって、前記第１乃至〜第６のトランジスタはアモルファスシリコン薄膜トランジスタによって構成されることを特徴とする。
【００１３】
請求項７に記載の発明は、請求項１に記載のシフトレジスタであって、前記第１〜第６のトランジスタはポリシリコン薄膜トランジスタによって構成されることを特徴とする。
【００１４】
請求項８に記載の発明は、縦続接続された複数の段から出力信号を順次出力するシフトレジスタの駆動制御方法において、前段からの前記出力信号の入力に応じて第一配線に所定電圧を印加するステップと、前記第一配線への前記所定電圧の印加に応じて、外部より印加される所定レベルの信号を前記出力信号として出力するステップと、次段からの前記出力信号の入力に応じて、前記第一配線の電圧レベルを低下させるステップと、前記第一配線の電圧レベルの変化に応じて第二配線に前記所定電圧を印加するステップと、前記第二配線への前記所定電圧の印加に応じて、前記出力信号の電圧レベルを低下させるステップと、次段からの前記出力信号の入力に応じて前記第二配線に前記所定電圧を印加するステップと、を含むことを特徴とする。
【００１５】
請求項９に記載の発明は、請求項８に記載のシフトレジスタの駆動制御方法において、次段からの前記出力信号の入力に応じて前記第二配線に前記所定電圧を印加するステップは、電流路の一端に前記所定電圧が印加され、電流路の他端が前記第二配線に接続され、次段からの前記出力信号が制御端子に印加される、一つのトランジスタを介して行われることを特徴とする。
【００１６】
請求項１０に記載の発明は、複数の段からなるシフトレジスタを備え、前記シフトレジスタの各段から出力される出力信号によって表示パネルを駆動する表示駆動装置において、前記シフトレジスタの各段は、前段からの前記出力信号が入力された場合に、第一配線に所定電圧を印加する第１のトランジスタと、前記第一配線に前記所定電圧が印加された場合に、電流路の一端に供給された所定レベルの信号を電流路の他端に前記出力信号として出力する第２のトランジスタと、制御端子に次段からの前記出力信号が入力された場合に、前記第一配線の電圧レベルを低下させる第３のトランジスタと、前記第一配線の電圧レベルの変化に応じて第二配線に前記所定電圧を印加する第４のトランジスタと、前記第二配線に前記所定電圧が印加された場合に、前記出力信号の電圧レベルを低下させる第５のトランジスタと、前記制御端子に次段から前記出力信号が入力された場合に、前記第二配線に前記所定電圧を印加する第６のトランジスタと、を備えることを特徴とすることを特徴とする。
【００１７】
請求項１１に記載の発明は、請求項１０に記載の表示駆動装置であって、前記第１のトランジスタと前記第３のトランジスタは、電流路が直列に接続されて、前記第１のトランジスタと前記第３のトランジスタの接続点が前記第一配線に接続され、前記電流路の前記第１のトランジスタ側の一端に前記所定電圧が印加され、前段からの前記出力信号が前記第１のトランジスタの制御端子に印加され、次段からの前記出力信号が前記第３のトランジスタの制御端子に印加されることを特徴とする。
【００１８】
請求項１２に記載の発明は、請求項１０に記載の表示駆動装置であって、前記第２のトランジスタと前記第５のトランジスタは、電流路が直列に接続されて、前記第２のトランジスタと前記第５のトランジスタの接続点から前記出力信号が出力され、前記第一配線が前記第２のトランジスタの制御端子に接続され、前記第二配線が前記第５のトランジスタの制御端子に接続されていることを特徴とする。
【００１９】
請求項１３に記載の発明は、請求項１０に記載の表示駆動装置であって、前記第４のトランジスタは、電流路の一端が前記第二配線に接続され、前記第一配線が制御端子に接続されることを特徴とする。
請求項１４に記載の発明は、請求項１０に記載の表示駆動装置であって、前記第６のトランジスタは、電流路の一端に前記所定電圧が印加され、電流路の他端が前記第二配線に接続され、次段からの前記出力信号が制御端子に印加されることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、シフトレジスタの各段において、制御端子に次段から出力信号が入力された場合に第二配線に所定電圧を印加する第６のトランジスタと、該第二配線に所定電圧が印加された場合に出力信号の電圧レベルを低下させる第５のトランジスタと、を備えることにより、制御端子への次段の出力信号の入力に対して、第６のトランジスタによって迅速に第二配線の電位を上昇させて所定電圧を印加し、出力信号の電圧レベルを迅速に低下させることができる。これにより、出力信号の立ち下がり特性が良くなり、シフトレジスタの回路誤動作を抑制し、動作安定性を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係わるシフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備える表示駆動装置について説明する。尚、本実施の形態では、表示駆動装置として、液晶表示装置の走査ドライバに該シフトレジスタを適用した場合を例に説明するが、これに限るものではないことは言うまでもない。
【００２２】
図１は、液晶表示装置の要部構成図である。液晶表示装置は表示パネル１０と、信号ドライバ２０と、走査ドライバ３０等を備えて構成される。表示パネル１０は、列方向に配設された複数の信号ラインＬｄ及び行方向に配設された複数の走査ラインＬｇと、信号ラインＬｄと走査ラインＬｇの各交点近傍に配置された複数の画素電極と、各画素電極に対向して配置された共通電極（対向電極）と、画素電極と共通電極の間に充填、保持された液晶からなる液晶容量Ｃｌｃと、該液晶容量Ｃｌｃに並列に接続され、他端が補助容量配線Ｌｃを介して所定電圧Ｖｃｓの入力端子に接続され、液晶容量Ｃｌｃに印加された信号電圧を保持するための補助容量Ｃｓと、走査ラインＬｇにゲート端子が接続され、上記画素電極にソース端子が接続され、信号ラインＬｄにドレイン端子が接続されたＴＦＴとを備える。
【００２３】
このような構成を有する表示パネル１０を備える液晶表示装置においては、走査ドライバ３０によって各行（走査ラインＬｇ）に走査信号が順次印加されて選択状態となると、対応するＴＦＴがオン状態となる。そして信号ドライバ２０によって信号ラインＬｄに出力された表示信号電圧がＴＦＴを介して各画素電極に印加されることにより、表示信号電圧と共通電極に印加されたコモン信号電圧Ｖｃｏｍとの電位差が各表示画素の液晶容量Ｃｌｃに充電されて、該電位差に応じて各表示画素における液晶分子の配向状態が制御される。これにより、所望の画像情報が表示パネル１０に表示される。
【００２４】
図２は走査ドライバを構成するシフトレジスタの回路構成図である。シフトレジスタは、走査ラインＬｇの本数をｎ本（ｎは１以上の整数）とすると、縦続接続されたｎ個のシフト回路（段）ＲＳ（１）〜ＲＳ（ｎ）によって構成される。
【００２５】
各シフト回路ＲＳ（ｋ）は、入力端子ＩＮ、出力端子ＯＵＴ、クロック端子ＣＫ、リセット端子（制御端子）ＲＳＴを有する。シフト回路ＲＳ（１）の入力端子ＩＮには、コントローラ回路等（不図示）の外部回路から信号ｓｔａｒｔが入力される。シフト回路ＲＳ（２）〜ＲＳ（ｎ）の入力端子ＩＮには、前段のシフト回路ＲＳ（ｋ−１）（ｋは２〜ｎの整数）の出力端子ＯＵＴから出力される前段の出力信号ｏｕｔ（ｋ−１）がそれぞれ入力される。更に出力信号ｏｕｔ（ｋ）は対応する走査ラインＬｇに出力される。
【００２６】
クロック端子ＣＫには、奇数のシフト回路ＲＳ（ｋ）にはクロック信号ｃｋ１、偶数のシフト回路ＲＳ（ｋ）にはクロック信号ｃｋ２が外部回路から入力される。ここで、クロック信号ｃｋ１及びｃｋ２は互いに反転されたパルス信号である。最終段ＲＳ（ｎ）以外のシフト回路ＲＳ（ｋ）のリセット端子ＲＳＴには次段のシフト回路ＲＳ（ｋ＋１）（ｋは１〜ｎ−１の整数）から出力される出力信号ｏｕｔ（ｋ＋１）がそれぞれ入力される。最終段のシフト回路ＲＳ（ｎ）のリセット端子ＲＳＴには外部回路から信号ｓｉｇが入力される。
【００２７】
図３は本実施の形態におけるシフト回路の回路図である。図３において、このシフト回路をｋ段目のシフト回路ＲＳ（ｋ）として、ＴＦＴ１１（第１のトランジスタ）のゲート端子（制御端子）は入力端子ＩＮに接続されて出力信号ｏｕｔ（ｋ−１）が入力され、ドレイン端子には電圧Ｖｄｄが印加され、ソース端子はノードＡ（第一配線）に接続される。ＴＦＴ１２（第３のトランジスタ）のゲート端子（制御端子）はリセット端子ＲＳＴに接続されて次段の出力信号ｏｕｔ（ｋ＋１）が入力され、ドレイン端子はノードＡに接続され、ソース端子には電圧Ｖｓｓが印加される。
【００２８】
ＴＦＴ１３のゲート端子は入力端子ＩＮに接続され、ドレイン端子はノードＢに接続され、ソース端子には電圧Ｖｓｓが印加される。ＴＦＴ１４のゲート端子はノードＢに接続され、ドレイン端子はノードＡに接続され、ソース端子には電圧Ｖｓｓが印加される。ＴＦＴ１５のゲート端子及びドレイン端子には電圧Ｖｄｄが印加され、ソース端子はノードＢに接続される。ＴＦＴ１６（第４のトランジスタ）のゲート端子（制御端子）はノードＡに接続され、ドレイン端子はノードＢ（第二配線）に接続され、ソース端子には電圧Ｖｓｓが印加される。
【００２９】
ＴＦＴ１７（第２のトランジスタ）のゲート端子（制御端子）はノードＡに接続され、ドレイン端子はクロック端子ＣＫに接続されてクロック信号ｃｋ１又はｃｋ２が入力され、ソース端子は出力端子ＯＵＴに接続される。ＴＦＴ１８（第５のトランジスタ）のゲート端子（制御端子）はノードＢに接続され、ドレイン端子は出力端子ＯＵＴに接続され、ソース端子には電圧Ｖｓｓが印加される。ＴＦＴ１９（第６のトランジスタ）のゲート端子（制御端子）はリセット端子ＲＳＴに接続され、ドレイン端子には電圧Ｖｄｄが印加され、ソース端子はノードＢに接続される。
【００３０】
図４は本実施の形態におけるシフト回路の各部の信号波形図であり、図５は本実施の形態におけるシフトレジスタの信号波形図である。図４において、上からクロック端子ＣＫに入力されるクロック信号ｃｋ、入力端子ＩＮに入力される前段の出力信号ｏｕｔ（ｋ−１）、出力端子ＯＵＴから出力される出力信号ｏｕｔ（ｋ）、リセット端子ＲＳＴに入力される次段の出力信号ｏｕｔ（ｋ＋１）、ノードＡ（第一配線）の電位、ノードＢ（第二配線）の電位を示す。ここでクロック信号ｃｋとは、クロック信号ｃｋ１又はｃｋ２の何れかの信号である。まず時間ｔ１１において入力端子ＩＮに入力される前段の出力信号ｏｕｔ（ｋ−１）がハイレベルになると、ＴＦＴ１１がオン状態となり、ノードＡの電位が上昇する。またＴＦＴ１３もオン状態となり、ノードＢの電位を電圧Ｖｓｓに下げる。
【００３１】
ノードＡが所定電圧に達するとＴＦＴ１６及びＴＦＴ１７がオン状態となり、ＴＦＴ１６のドレイン端子−ソース端子間に電流が流れて、ノードＢの電位が低下する。ノードＢの電位が低電位レベルになるとＴＦＴ１８がオフ状態となる。従って、時間ｔ１２においてクロック信号ｃｋがハイレベルになると、ＴＦＴ１７のドレイン端子−ソース端子間に電流が流れて、出力信号ｏｕｔ（ｋ）がハイレベルとなる。また、ＴＦＴ１７を介してクロック信号ｃｋの電圧が出力端子ＯＵＴに印加されることにより、ノードＡの電位が更に上昇する。
【００３２】
出力信号ｏｕｔ（ｋ）は、次段（ｋ＋１段目）のシフト回路ＲＳ（ｋ＋１）の入力端子ＩＮに入力され、時間ｔ１３で次段（ｋ＋１段目）のシフト回路ＲＳ（ｋ＋１）から出力信号ｏｕｔ（ｋ＋１）が出力される。この出力信号ｏｕｔ（ｋ＋１）が当段のシフト回路ＲＳ（ｋ）のリセット端子ＲＳＴに入力されると、ＴＦＴ１２がオン状態となってノードＡの電位が低下する。ノードＡの電位低下によってＴＦＴ１６がオフ状態となり、ＴＦＴ１５を介してノードＢに電流が流れ、ノードＢの電位が上昇する。また、このとき、ＴＦＴ１９がオン状態となることによってノードＢの電位が迅速に上昇する。
【００３３】
ノードＢが所定電圧に達すると、ＴＦＴ１４がオン状態となってノードＡの電位が低下し、ＴＦＴ１７はオフ状態となる。また、ＴＦＴ１８はオン状態となってＴＦＴ１８のドレイン端子−ソース端子間に電流が流れ、出力信号ｏｕｔ（ｋ）はロウレベルになる。
【００３４】
ここで、本発明のシフトレジスタの構成における作用効果について説明する。図４におけるノードＢ（第二配線）の電位変化を示す波形において、一点鎖線で示した波形は、図３における本発明のシフト回路において、仮にＴＦＴ１９（第６のトランジスタ）を備えない場合の、ノードＢの電位変化を示すものである。この場合、時間ｔ１３で次段の出力信号ｏｕｔ（ｋ＋１）が当段のリセット端子ＲＳＴにリセット信号として入力されると、ＴＦＴ１２がオン状態となり、ノードＡ（第一配線）の電位が低下する。ノードＡの電位低下によってＴＦＴ１７がオフ状態となると共にＴＦＴ１６がオフ状態となり、ＴＦＴ１５を介してノードＢ（第二配線）に電流が流れ、ノードＢの電位が上昇する。ノードＢが所定電圧に達すると、ＴＦＴ１４がオン状態となると共に、ＴＦＴ１８がオン状態となり、出力端子ＯＵＴから出力される出力信号ｏｕｔ（ｋ）がロウレベルになる。
【００３５】
すなわち、この場合には、リセット端子ＲＳＴにリセット信号が入力されてノードＢの電位が上昇してＴＦＴ１８がオン状態となって出力信号ｏｕｔ（ｋ）がロウレベルになるまでに、ＴＦＴ８２がオン状態となってノードＡの電位が低下し、次いで、ＴＦＴ８６がオフ状態となることによりノードＢの電位が上昇する２段階の回路動作を経ることになり、各ＴＦＴの動作速度に影響されて、図４の一点鎖線に示すように、ノードＢの電位の上昇スピードが遅くなり、これによって出力信号の立下りが遅くなる。これにより、シフトレジスタにおいて、クロック周波数高くした場合に、各シフト回路の出力信号の立下りの遅延によって回路動作が不安定となり、誤動作を生じる場合がある。
【００３６】
具体的な誤動作の一例について説明する。図６及び図７は、ノードＢの電位上昇のスピードが遅い場合の影響を説明するための信号波形図である。図６及び図７において、上から奇数段のシフト回路に入力されるクロック信号ｃｋ１、偶数段のシフト回路に入力されるクロック信号ｃｋ２、ノードＡの電位、ノードＢの電位、入力端子ＩＮに入力される前段の出力信号ｏｕｔ（ｋ−１）、出力端子ＯＵＴから出力される出力信号ｏｕｔ（ｋ）、リセット端子ＲＳＴに入力される次段の出力信号ｏｕｔ（ｋ＋１）を示す。
【００３７】
図６において、時間ｔ２１にてクロック信号ｃｋ２がハイレベルになると、ｋ＋１段目のシフト回路の出力端子ＯＵＴからハイレベルの出力信号ｏｕｔ（ｋ＋１）が当段のリセット端子ＲＳＴに入力されると、ＴＦＴ１２がオン状態となってノードＡの電位が下がり、ＴＦＴ１６がオフ状態となってノードＢの電位が上昇を始め、ノードＢの電位が上昇することによってＴＦＴ１８がオン状態となり、出力信号ｏｕｔ（ｋ）をロウレベルに下げるのだが、ノードＢの電位の上昇スピードが遅いと、ＴＦＴ１８が完全にオン状態になるまでに時間がかかる。即ち、出力信号ｏｕｔの立ち下がりに時間がかかって立ち下がり波形に鈍りが生じ、シフト回路を複数縦続接続したシフトレジスタにおいて、クロック信号ｃｋ１及びｃｋ２の周波数を上げると波形の鈍りの影響が次第に増幅されて回路の動作が不安定になる。
【００３８】
また、クロック信号ｃｋ１及びｃｋ２の周波数を上げて、次のクロック信号ｃｋ１又はｃｋ２の入力までにノードＢの電位が上がりきらない場合に、疑似クロック信号が発生して誤動作を生じる場合がある。図７は、このような疑似クロックの発生を説明したものである。図７において、時間ｔ３１でリセット端子ＲＳＴに次段の出力信号ｏｕｔ（ｋ＋１）が入力されることによってノードＢの電位が上昇を始めるが、出力信号ｏｕｔ（ｋ＋１）の入力からノードＢの電位が高電位レベルになるまでに時間がかかり、次のクロック信号ｃｋ１の立ち上がり（時間ｔ３２）までにＴＦＴ１８が完全にオン状態にならない場合、時間ｔ３２において出力端子ＯＵＴの電位を十分にロウレベルにすることができず、ハイレベルとなったクロック信号ｃｋ１の影響を受けて、出力信号ｏｕｔ（ｋ）の電位が３９のよう変化してしまう。この電位変化部分を漏れ信号と呼ぶ。シフトレジスタにおいては、このような漏れ信号が後段のシフト回路によって次第に増幅され、やがて本来のクロック信号と同程度の大きさになってしまうことがある。これを疑似クロック信号と呼ぶ。このような疑似クロック信号が生じた場合、この疑似クロック信号は本来のクロック信号と同様に作用してしまい、回路の誤動作を引き起こしてしまう。このように、リセット端子ＲＳＴにリセット信号が入力された後のノードＢの電位の上昇スピードが遅く、出力信号の立下りが遅い場合、クロック周波数を上げると回路の誤動作を招き、クロック周波数を上げることができなかった。
【００３９】
これに対し、本発明の構成においては、シフト回路においてはＴＦＴ１９（第６のトランジスタ）を備え、ＴＦＴ１９のゲート端子はリセット端子ＲＳＴに接続され、ドレイン端子に電圧Ｖｄｄが印加され、ソース端子がノードＢに接続されて、リセット信号が入力されたときにＴＦＴ１９がオン状態となることによって、図４の実線に示すように、ノードＢの電位が迅速に上昇するように構成されているものである。これにより、当該シフト回路を複数用いたシフトレジスタにおいて、回路のクロック周波数をある程度高くした場合においても、回路動作が不安定となったり、擬似クロック信号が発生したりすることを抑制して、安定した回路動作を得ることができる。これにより、クロック周波数を上げることができる。
【００４０】
尚、図３において示したシフト回路において、各電圧値は、例えば、電圧Ｖｄｄ＝１５［Ｖ］、電圧Ｖｓｓ＝−１５［Ｖ］程度である。また各ＴＦＴのサイズは、例えば、ＴＦＴ１３、１４、１５及び１９はＷ＝１００［ｕｍ］、ＴＦＴ１２及び１７はＷ＝２００［ｕｍ］、ＴＦＴ１１及び１６はＷ＝３００［ｕｍ］、ＴＦＴ１８はＷ＝４００［ｕｍ］、そして全てのＴＦＴにおいてＬ＝９［ｕｍ］程度である。また、フレーム周波数６０［Ｈｚ］、走査ライン数２３０本の表示パネルを駆動するための走査ドライバに上述したシフトレジスタを適用する場合、クロック信号ｃｋ１及びｃｋ２の必要な周波数は約１６［ｋＨｚ］であり、デューティ比は８０〜９０％、パルス幅は６０［ｕｓｅｃ］程度である。シフトレジスタをこのような回路仕様にすることにより、上述したような回路動作をさせることが可能である。なお、上記諸元はあくまで一例であり、上記以外の回路仕様であっても実現可能であることはいうまでもない。
【００４１】
＜変形例＞
図８は本実施の形態におけるシフト回路の変形例を示す回路図である。図８は図３の回路に対してＴＦＴ１５を削除し、ゲート端子及びドレイン端子に電圧Ｖｄｄが印加され、ソース端子がＴＦＴ２２のゲート端子とＴＦＴ２３のドレイン端子に接続されるＴＦＴ２１と、ゲート端子がＴＦＴ２１のソース端子とＴＦＴ２３のドレイン端子に接続され、ドレイン端子に電圧Ｖｄｄが印加され、ソース端子がノードＢに接続されるＴＦＴ２２と、ゲート端子がノードＡに接続され、ドレイン端子がＴＦＴ２１のドレイン端子とＴＦＴ２２のゲート端子に接続され、ソース端子に電圧Ｖｓｓが印加されるＴＦＴ２３とが追加された回路である。回路動作は図４を用いて説明したものとほぼ同一であり、この回路を用いても図３と同様の動作安定性、周波数特性を向上させたシフトレジスタを実現できる。
【図面の簡単な説明】
【００４２】
【図１】液晶表示装置の要部構成図。
【図２】シフトレジスタの回路構成図。
【図３】本実施の形態におけるシフト回路の回路図。
【図４】本実施の形態におけるシフト回路の各部の信号波形図。
【図５】本実施の形態におけるシフトレジスタの信号波形図。
【図６】本実施の形態におけるシフト回路の効果を説明するための信号波形図。
【図７】本実施の形態におけるシフト回路の効果を説明するための信号波形図。
【図８】本実施の形態におけるシフト回路の変形例を示す回路図。
【図９】従来技術におけるシフト回路の回路図。
【符号の説明】
【００４３】
１０        表示パネル
２０        信号ドライバ
ＲＳ（１）〜ＲＳ（ｎ）    シフト回路
３０        走査ドライバ
【図１】
2006164477.tif 000003
【図２】
2006164477.tif 000004
【図３】
2006164477.tif 000005
【図４】
2006164477.tif 000006
【図５】
2006164477.tif 000007
【図６】
2006164477.tif 000008
【図７】
2006164477.tif 000009
【図８】
2006164477.tif 000010
【図９】
2006164477.tif 000011