(57)【要約】【課題】  ビスマス層状ペロブスカイト構造強誘電体薄膜素子としてヒロックの発生が抑制されて安定した性能が得られることを目的とする。【解決手段】  強誘電体薄膜素子の強誘電体キャパシタとして電極上に複合酸化物の強誘電体薄膜をＭＯＣＶＤ法により成膜する際に、成膜開始時の所定時間に、該強誘電体の構成元素の一つの前駆体を単独で成膜雰囲気に供給して電極１２表面に電極のヒロック発生を抑制するヒロック抑制層１３を形成した後、前記強誘電体の構成元素の前駆体を成膜雰囲気に供給して強誘電体膜１４を形成する。電極でのヒロック発生が回避され、ヒロックによるリークが起きず、素子の動作の安定性が向上する。【選択図】    図２
2006287161.tif 000002
【特許請求の範囲】
【請求項１】
基板上に強誘電体の構成元素の一つの前駆体に由来するヒロック抑制層が形成され、その上層に複合酸化物の強誘電体薄膜が形成されていることを特徴とする強誘電体薄膜素子。
【請求項２】
強誘電体薄膜素子の強誘電体キャパシタとして電極上に複合酸化物の強誘電体薄膜をＭＯＣＶＤ法により成膜する際に、成膜開始時の所定時間に、該強誘電体の構成元素の一つの前駆体を単独で成膜雰囲気に供給して、電極表面に電極のヒロック発生を抑制するヒロック抑制層を形成した後、前記強誘電体の構成元素の前駆体を成膜雰囲気に供給して強誘電体膜を形成することを特徴とする強誘電体薄膜素子の製造方法。
【請求項３】
前記強誘電体がビスマス層状ペロブスカイト系の結晶構造を持ち、成膜開始時に単独供給する前記前駆体がＢｉ元素の前駆体であることを特徴とする請求項２記載の強誘電体薄膜素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は強誘電体薄膜素子の製造方法に関し、特に情報蓄積用容量素子が少なくとも電極膜と強誘電体膜とからなる強誘電体薄膜素子およびその製造方法に関する。
【背景技術】
【０００２】
強誘電体薄膜素子において、強誘電体膜はキャパシタの絶縁層として上下を導電体の電極層で挟まれて配置される。このため強誘電体層の形成は下部（又は上部）電極層に積層することになる。
一方、強誘電体薄膜素子に用いられるＳＢＴ、ＰＺＴ等の強誘電体酸化物の分極保持特性は、その結晶構造に由来するので、強誘電体層は、成膜中あるいは後の工程において数１００℃以上の高温、かつ酸化雰囲気下で結晶化させる。代表的な強誘電体材料であるビスマス層状ペロブスカイトのＳＢＴを例に挙げるとその結晶化にはプロセスにもよるが、最低でも結晶化には６００℃程度以上の高温が必要になる。したがって、強誘電体層の基体となる下部電極には、高温においても酸化されにくい材料を用いる必要がある。例えば、特許文献１では、下部電極材料としては、白金、金、銅、等の金属材料や、タングステンやモリブデンのシリサイドを挙げている。
【０００３】
一方で、誘電体酸化物の配向は下地基板の影響を大きく受けることが経験的に知られている。つまり、下部電極材料には強誘電体層の方位を制御する機能も要求されるため、結晶構造の点から下部電極材料は限定される。
以上のような背景から実際に使用される下部電極材料としては白金（Ｐｔ）が一般的である。標準的な白金電極の作製は、図３に示すように、デバイス全体の基体となる単結晶Ｓｉ基板１０に、白金とシリコンの反応（シリサイド化）抑止と白金膜の密着性の向上を目的にＴｉ、ＴｉＯｘ等のバッファ層１１を形成した上にスパッタ等で白金を積層して白金電極１２を形成する。
【特許文献１】特開平３−２５６３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記強誘電体薄膜素子を作成する際に、下部電極であるＰｔは、酸化雰囲気下で６００℃程度以上の高温にすると、積層構造に由来する熱応力と酸素の拡散によるマイグレーションが起こり、表面にヒロック１２ａが発生してしまうことがある。その上に強誘電体薄膜１４を成膜すると、ヒロック１２ａが強誘電体薄膜１４を突き破り、強誘電体薄膜１４の上部に形成した上部電極１５と電気的に接続したり、リーク電流が増大する恐れがある。
【０００５】
本発明は、上記事情を背景としてなされたものであり、ヒロックの発生が有効に防止され、リーク電流のない良質の薄膜が形成された強誘電体薄膜素子および強誘電体薄膜の成膜に際し、電極によるヒロック発生を防止して良好な強誘電体の成膜を可能にする強誘電体薄膜素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
すなわち、本発明の強誘電体薄膜素子は、基板上に強誘電体の構成元素の一つの前駆体に由来するヒロック抑制層が形成され、その上層に複合酸化物の強誘電体薄膜が形成されていることを特徴とする
【０００７】
また、本発明の強誘電体薄膜素子の製造方法のうち、請求項２記載の発明は、強誘電体薄膜素子の強誘電体キャパシタとして電極上に複合酸化物の強誘電体薄膜をＭＯＣＶＤ法により成膜する際に、成膜開始時の所定時間に、該強誘電体の構成元素の一つの前駆体を単独で成膜雰囲気に供給して、電極表面に電極のヒロック発生を抑制する抑制層を形成した後、前記強誘電体の構成元素の前駆体を成膜雰囲気に供給して強誘電体膜を形成することを特徴とする。
【０００８】
請求項３記載の強誘電体薄膜素子の製造方法の発明は、請求項２記載の発明において、前記強誘電体がビスマス層状ペロブスカイト系の結晶構造を持ち、成膜開始時に単独供給する前記前駆体がＢｉ元素の前駆体であることを特徴とする。
【０００９】
本発明の強誘電体薄膜素子によれば、該製造方法により得られる強誘電体薄膜素子は、上記のようにヒロックの発生が抑制されており、またリーク電流の発生もなく、異相と見なせる相も存在しておらず強誘電体薄膜素子として良好な性能を発揮することができる。
【００１０】
また、本発明の強誘電体薄膜素子の製造方法によれば、電極上への強誘電体膜の形成に際し、開始後、先ず強誘電体膜の構成元素の一つの前駆体によって、電極の表面上に前記構成元素による抑制層が形成される。該抑制層は、電極の表面の活性を抑えて、電極のヒロック発生を効果的に抑制、防止し、その後、全ての構成元素の前駆体が供給されて良好な成膜がなされる。なお、前記抑制層は、強誘電体膜の構成元素の一つの前駆体から形成されており、電極上に異相とみなせる相を存在させることなくヒロックの発生を抑制することができる。
【００１１】
なお、強誘電体としては、ビスマス層状ペロブスカイト系の結晶構造を持つものを代表的に例示することができ、その際に、ヒロック発生を抑制する抑制層を形成するために、成膜開始時にＢｉ元素の前駆体を単独供給することができる。
上記強誘電体薄膜素子は、少なくとも電極と強誘電体薄膜とを有するものであり、該電極は、Ｓｉなどからなる基板上にスパッタ等により形成される。また、基板と電極との間にはバッファ層を形成することができる。電極としては、高温において酸化しにくく、強誘電体の結晶制御が容易な白金が好適である。
また、ＭＯＣＶＤに際しては、構成元素の前駆体の供給を調整している以外は、本発明としては成膜条件等について限定されるものではなく、薄膜の組成や前駆体の組成などに基づいて適宜定めることができる。
【発明の効果】
【００１２】
以上説明したように、本発明の強誘電体薄膜素子によれば、基板上に強誘電体の構成元素の一つの前駆体に由来するヒロック抑制層が形成され、その上層に複合酸化物の強誘電体薄膜が形成されているので、ヒロックの発生がなく、強誘電体薄膜素子として優れた性能を発揮する。
【００１３】
また、本発明の強誘電体薄膜素子の製造方法によれば、強誘電体薄膜素子の強誘電体キャパシタとして電極上に複合酸化物の強誘電体薄膜をＭＯＣＶＤ法により成膜する際に、成膜開始時の所定時間に、該強誘電体の構成元素の一つの前駆体を単独で成膜雰囲気に供給して、電極表面に電極のヒロック発生を抑制する抑制層を形成した後、前記強誘電体の構成元素の前駆体を成膜雰囲気に供給して強誘電体膜を形成するので、電極のヒロックが回避され、ヒロックによるリークが起きず、素子の動作の安定性向上が期待できる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の一実施形態を説明する。
図１は、本発明のビスマス層状ペロブスカイト構造強誘電体薄膜素子を示す断面図である。基板１０は、Ｓｉなどの適宜の公知材料で構成することができ、該基板１０の上層にバッファ層１１と白金電極層１２が形成されている。該白金電極層１２の上層には、後述する強誘電体薄膜素子の構成元素の一つであるＢｉの前駆体に由来するヒロック抑制層１３が形成されており、その上層に強誘電体薄膜１４が形成され、さらにその上層に上部電極１５が形成されている。
上記白金電極層１２は、ヒロック抑制層１３によってヒロックの発生はなく、強誘電体薄膜１４が均等に形成されており、また、ヒロック抑制層１３と強誘電体薄膜１４とは異相となる作用を示さず、素子として用いた場合の動作も安定している。
【００１５】
次に、上記ビスマス層状ペロブスカイト構造強誘電体薄膜素子の製造法の一実施形態を説明する。
常法により基板１０上にバッファ層１１を介して、白金電極層１２が形成された素子を用意し、ＭＯＣＶＤ装置内に該素子を配置する。バッファ層１１の材質としては、チタン、チタンオキサイド、タンタルオキサイド等を用いることができる。
次いで、該装置内に原料として、Ｂｉと酸素のみをＢｉ前駆体として所定時間供給し、白金電極１２の表面の活性を減ずるヒロック抑制層１３を形成する。次いで、原料としてＢｉ以外の強誘電体構成元素の前駆体を追加し、所定時間成膜を行って強誘電体薄膜１４を形成する。該強誘電体薄膜１４上には、上部電極１５を形成して、該上部電極１５と下部の白金電極１１との間に強誘電体薄膜１４を挟むことによって強誘電体薄膜素子が構成される。
【実施例１】
【００１６】
以下に、本発明の実施例を比較例と対比しつつ説明する。
成膜には同一のＭＯＣＶＤ際膜装置を使用しＳｒ、Ｂｉ、Ｔａの前駆体としてそれぞれＳｒ（ＤＰＭ）２（以下Ｓｒ原料）、Ｂｉ（ｏ−Ｔｏｌ）３（以下Ｂｉ原料）、Ｔａ（ＯＥｔ）４（ＤＰＭ）（以下Ｔａ原料）をＴＨＦ（テトラヒドロフラン）に溶解した液化原料を気化させ、酸素ガス４０００ｓｃｃｍとともにＳｉ単結晶基板上にスパッタ成膜したＰｔ導電膜上に供給した。基板温度、成膜圧力はそれぞれ６００℃、４００Ｐａとしてある。
【００１７】
なお、各原料の供給量は、本発明法では３つの原料を、成膜開始直後の２分間、Ｓｒ原料：０ｎｍｏｌｍｉｎ、Ｂｉ原料：１０ｎｍｏｌ／ｍｉｎ、Ｔａ原料：０ｎｍｏｌ／ｍｉｎ、とした後、Ｓｒ原料：９．５ｎｍｏｌ／ｍｉｎ、Ｂｉ原料：１０ｎｍｏｌ／ｍｉｎ、Ｔａ原料：１１．５ｎｍｏｌ／ｍｉｎ、に切り替えて以後３７分間そのままの原料供給比で成膜した。一方、比較例では原料供給比を固定し、最初からＳｒ原料：９．５ｎｍｏｌ／ｍｉｎ、Ｂｉ原料：１０ｎｍｏｌ／ｍｉｎ、Ｔａ原料：１１．５ｎｍｏｌ／ｍｉｎで４０分間供給して成膜した。
【００１８】
強誘電体層を形成後にスパッタ法により上部電極１５をメタルスルーで形成し、キャパシターを構成したところ、本発明法を用いた試料は良好なヒステリシスが得られたが、比較例では下部電極のヒロックの発生により凹凸が生じ、上部電極と下部異電極間の絶縁が不充分で電荷の保持ができず、キャパシタとして機能しなかった。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態の強誘電体薄膜素子を示す断面図である。
【図２】同じく、製造方法の工程を示すフロー図である。
【図３】従来の製造方法により得られる強誘電体薄膜素子を示す断面図である。
【符号の説明】
【００２０】
１０  基板
１１  バッファ層
１２  白金電極
１３  ヒロック抑制層
１４  強誘電体薄膜素子
１５  上部電極
【図１】
2006287161.tif 000003
【図２】
2006287161.tif 000004
【図３】
2006287161.tif 000005