(57)【要約】【課題】  比較的大きな膜厚のマスクを必要とせず、また、エッチング対象となる層の下に形成された層の大幅なリセスを防止しつつ、配線材料を良好に埋め込むことが可能なコンタクトホールを形成する。【解決手段】  基板１０上に形成されたキャパシタ１ａがカバー膜１４と層間絶縁膜１５とで覆われた強誘電体キャパシタ１の構成に対し、まず、層間絶縁膜１５をエッチングすることでこれを貫通するコンタクトホール１６ａを形成する。次に、コンタクトホール１６ａにより露出されたカバー膜１４をウェットエッチングすることで上部電極１３までのコンタクトホール２６ｂを形成する。その後、再度、層間絶縁膜１５をエッチングすることで、コンタクトホール２６ｂの開口径よりも広い開口径を有するコンタクトホール２６ａを形成してもよい。【選択図】          図８
2006253532.tif 000002
【特許請求の範囲】
【請求項１】
第１の層と、当該第１の層上に形成された第２の層とを有する基板を準備する工程と、
前記第２の層をエッチングすることで当該第２の層を貫通する第１開口部を形成する工程と、
前記第１開口部により露出された前記第１の層をウェットエッチングすることで当該第１の層を貫通する第２開口部を形成する工程と、
前記第１開口部の開口径を前記第１の層に形成された第２開口部の開口径よりも広げるように前記第２の層をエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
下部電極と容量絶縁膜と上部電極とからなるキャパシタを有する基板を準備する工程と、
前記キャパシタ上に第１の層を形成する工程と、
前記第１の層上に第２の層を形成する工程と、
前記第２の層をエッチングすることで当該第２の層を貫通する第１開口部を形成する工程と、
前記第１開口部により露出された前記第１の層をウェットエッチングすることで当該第１の層を貫通する第２開口部を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
下部電極と容量絶縁膜と上部電極とからなるキャパシタを有する基板を準備する工程と、
前記キャパシタ上に第１の層を形成する工程と、
前記第１の層上に第２の層を形成する工程と、
前記第２の層をエッチングすることで当該第２の層を貫通する第１開口部を形成する工程と、
前記第１開口部により露出された前記第１の層をウェットエッチングすることで当該第１の層を貫通する第２開口部を形成する工程と、
前記第１開口部の開口径を前記第１の層に形成された第２開口部の開口径よりも広げるように前記第２の層をエッチングする工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記第１開口部により露出された前記第１の層をウェットエッチングすることで当該第１の層を貫通する第２開口部を形成する前記工程は、硝酸とフッ化水素酸と氷酢酸とが混合されたエッチング液によるウェットエッチングを用いることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第２の層に形成された第１開口部の開口径を前記第１の層に形成された第２開口部の開口径よりも広げるように前記第２の層をエッチングする前記工程は、ウェットエッチングを用いることを特徴とする請求項１または３記載の半導体装置の製造方法。
【請求項６】
前記第２の層に形成された第１開口部の開口径を前記第１の層に形成された第２開口部の開口径よりも広げるように前記第２の層をエッチングする前記工程は、希フッ酸によるウェットエッチングを用いることを特徴とする請求項１または３記載の半導体装置の製造方法。
【請求項７】
前記第２の層をエッチングすることで当該第２の層を貫通する第１開口部を形成する前記工程は、フッ素系ガスとアルゴンとの混合ガスによるドライエッチングを用いることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記第２の層をエッチングすることで当該第２の層を貫通する第１開口部を形成する前記工程は、希フッ酸によるウェットエッチングを用いることを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第１の層は、当該第１の層より下に形成された１または複数の層をプロセスダメージから保護するためのカバー膜であることを特徴とする請求項１から８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記第１の層は、Ａｌ2Ｏ3、ＳＴＯ、ＴｉＡｌＮ、ＴｉＡｌＯのいずれかよりなることを特徴とする請求項１から８のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第２の層は、酸化膜であることを特徴とする請求項１から８のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記容量絶縁膜は、強誘電体よりなることを特徴とする請求項２または３記載の半導体装置の製造方法。
【請求項１３】
前記容量絶縁膜は、ＰＺＴ、ＳＢＴのいずれかよりなることを特徴とする請求項２または３記載の半導体装置の製造方法。
【請求項１４】
前記第２の層上および前記第１および第２の層に形成された前記第１および第２開口部内に配線層を形成する工程をさらに有することを特徴とする請求項１から１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記第２の層上および前記第１および第２の層に形成された前記第１および第２開口部内に配線層を形成する前記工程は、スパッタ法を用いて前記配線層を形成することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１６】
前記配線層は、ＴｉＮ、Ａｌ、Ｐｔのいずれかよりなることを特徴とする請求項１４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に強誘電体を容量絶縁膜に用いたキャパシタを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、強誘電体を用いた半導体装置として、例えばキャパシタ（以下、強誘電体キャパシタと言う）が存在する。強誘電体とは、ＰＺＴ，ＳＢＴに代表されるような、自発分極を有する材料である。強誘電体キャパシタは、このような強誘電体を容量絶縁膜として用いることにより、自発分極によるデータ記憶を実現している。例えばＦｅＲＡＭ（Ferroelectric Random Access Memory）などは、強誘電体を容量絶縁膜として用いることにより、不揮発性素子の機能を実現している。
【０００３】
しかしながら、強誘電体材料は一般的に半導体工程におけるプロセスダメージを受けやすい。特に水素に対して還元されやすいため、強誘電体材料を用いた半導体装置は、これによる特性劣化が深刻な問題となる。
【０００４】
水素によるダメージを回避するためには、水素のキャパシタへの進入を防止することが必要となる。例えばキャパシタへの水素の拡散を防止するためのカバー膜を設ける方法は有効な手法の一つである。
【０００５】
以上のようなカバー膜は、層間絶縁膜と強誘電体を含む層構造（例えば下部電極と容量絶縁膜と上部電極とからなるキャパシタ部分）と間に、層構造を覆うように形成される。以下において、カバー膜を第１の層とし、層間絶縁膜を第２の層とする。
【０００６】
キャパシタ上に形成された第１および第２の層は、後工程においてエッチングされ、コンタクトホールが開口される。例えば強誘電体キャパシタでは、上部電極上に形成されたカバー膜およびキャパシタ上絶縁膜（層間絶縁膜）がエッチングされ、上部電極までのコンタクトホールが開口される。開口されたコンタクトホールには、例えばＣＶＤ法やスパッタ法を用いて配線材料が埋め込まれ、上部電極までの導通が形成される。
【０００７】
ただし、コンタクトホールに配線材料を埋め込む場合、コンタクトホールの形状によっては、配線層が断線した状態で形成されてしまうという問題がある。特に異なる材料よりなる２つの層にコンタクトホールを開口する場合、下層である第１の層に形成したコンタクトホールの開口径が上層である第２の層に形成したコンタクトホールの開口径よりも広くなることがある。このため、例えばスパッタ法を用いて配線層を形成する場合、配線材料がうまくコンタクトホール内に堆積せず、断線した状態で配線層が形成されてしまうという問題を発生させることがある。
【０００８】
このような問題を解決する技術としては、例えば以下に示す特許文献１が開示するところの技術が存在する。この従来技術では、異なる径のレジストを用いて単層をドライエッチングする。ドライエッチングは１回または２回行われる。これにより、上部の径が底部の径よりも広いコンタクトホールが単層に形成されるため、コンタクトホール内に確実に配線材料を堆積させることが可能となる。
【０００９】
また、同様の従来技術が例えば以下に示す特許文献２に開示されている。この技術では、開口を有するレジストを絶縁層（第２の層に相当）上に形成し、この上からＢＨＦ（ＨＦ：ＮＨ4＝１：６）を用いて絶縁層をエッチングする。この際、レジストの開口部よりも径が大きくなるように絶縁層をオーバエッチングする。その後、レジストの上からＲＩＥ（Reaction Ion Etching）法を用いて絶縁層下の層（第１の層に相当）をドライエッチングする。この際、レジストがマスクとして機能するため、絶縁層に開口されたコンタクトホールの径よりも小さな径を持つコンタクトホールが第１の層に開口される。
【００１０】
これら従来技術のように、コンタクトホールの上部を底部よりも幅広とすることで、コンタクトホールに形成する配線層の断線を防止することができる。
【００１１】
また、参考として、例えば以下に示す特許文献３には、異なる深さのコンタクトホールを形成する際、一方のエッチング領域にエッチングレートの異なる膜を形成してエッチングスピードを制御することで、異なる深さのコンタクトホールを同時にエッチングするための技術が開示されている。
【特許文献１】特開平６−２１２４０号公報
【特許文献２】特開平２−１２２６５２号公報
【特許文献３】特開平５−３２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記従来のように第１および第２の層が積層された構成では、一般的に、第２の層をエッチングする第１ステップと、第２の層をエッチングする第１ステップとの２つのステップを経てコンタクトホールが開口される。
【００１３】
ここで、第２の層を例えば酸化膜とした場合、第１ステップでは酸化膜をエッチングする一般的な方法を用いることが可能となる。すなわち、第１ステップでは既知のドライエッチングを用いて容易にコンタクトホールを形成することができる。
【００１４】
一方、第１の層を例えばカバー膜とした場合、第２ステップでは既知のドライエッチングを用いることが困難である。これは、ドライエッチングを用いた場合のカバー膜のエッチングレートが、他の層（例えば酸化膜や上部電極など）のエッチングレートよりも小さいためである。例えばカバー膜の材料として用いられるＳＴＯのドライエッチングによる加工レートは、３０ｎｍ（ナノ・メートル）／分と極めて遅い。このため、カバー膜のエッチング時に、他の層を保護するための比較的大きな膜厚のマスクが必要となるという問題が生じる。
【００１５】
また、ＳＴＯのドライエッチングによる加工レートは、例えばキャパシタの上部電極として使用される電極材料、特にプラチナ（Ｐt）のドライエッチングによる加工レートと比較して３分の１程度と遅い。このため、カバー膜をエッチングする際に必要となるオーバエッチングにより、無視できない程度、例えば貫通する程度に上部電極をエッチングしてしまうという問題が発生する可能性が高い。このようなリセスはキャパシタ特性の劣化につながる恐れがある。
【００１６】
これらの問題は、上述した特許文献に記載された技術では解決できないものである。すなわち、例えば特許文献１に記載された技術は単層をエッチングするための方法であるため、上記のような異なる材料からなる２つの層をエッチングする際に生じる問題を解決することができない。また、特許文献２に記載された技術では、第１の層をエッチングする際にドライエッチングを用いているため、上述したように第１の層をカバー膜とした場合、この方法を使用することができない。さらに、特許文献３に記載された技術は、１回のエッチングにより異なる深さのコンタクトホールを形成するための技術であるため、上述したような問題を解決していない。
【００１７】
そこで本発明は、比較的大きな膜厚のマスクを必要とせず、また、エッチング対象となる層の下に形成された層の大幅なリセスを防止しつつコンタクトホールを形成することのできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
かかる目的を達成するために、本発明は、第１の層と、第１の層上に形成された第２の層とを有する基板を準備する工程と、第２の層をエッチングすることで第２の層を貫通する第１開口部を形成する工程と、第１開口部により露出された第１の層をウェットエッチングすることで第１の層を貫通する第２開口部を形成する工程と、第２の層に形成された第１開口部の開口径を第１の層に形成された第２開口部の開口径よりも広げるように第２の層をエッチングする工程とを有して構成される。
【００１９】
第１の層のエッチングをウェットエッチングとすることで、第１の層を選択的にエッチングすることが可能なエッチング液を用いることが可能となるため、比較的大きな膜厚のマスクを必要とせずにコンタクトホールを形成することが可能となる。また、第１の層下に形成された層に対して安定なエッチング液を用いて第１の層をエッチングすることが可能となるため、第１の層のエッチングの際に第１の層下に形成された層が無視できない程度、例えば貫通する程度にエッチングされてしまうという不具合の発生を回避することができる。この結果、半導体装置の歩留りを向上させることが可能となる。さらに、本発明はオーバエッチングする程度に第１の層をエッチングすることができる構成であるため、第１の層下に形成された層を露出させるコンタクトホールを確実に形成することが可能となる。さらにまた、上層である第２の層に形成したコンタクトホールの開口径が下層である第１の層に形成したコンタクトホールの開口径よりも広くなるように、再度、第２の層を加工しているため、より良好に配線材料を埋め込むことが可能なコンタクトホールを形成することが可能となる。すなわち、配線材料がより良好に埋め込まれた半導体装置を製造することが可能となる。特に、第１の層をウェットエッチングで加工する場合、第１の層が等方的にエッチングされる。このため、第１の層の膜厚が比較的厚いと、第２の層下に空隙が形成されやすい。そこで発明のように、再度、第２の層をエッチングしてコンタクトホールの開口径を広げるように構成することで、より良好に配線材料を埋め込むことが可能なコンタクトホールを形成することができる。
【００２０】
また、本発明は、下部電極と強誘電体膜と上部電極とからなるキャパシタを有する基板を準備する工程と、キャパシタ上に第１の層を形成する工程と、第１の層上に第２の層を形成する工程と、第２の層をエッチングすることで第２の層を貫通する第１開口部を形成する工程と、第２の層に形成された第１開口部により露出された第１の層をウェットエッチングすることで第１の層を貫通する第２開口部を形成する工程とを有して構成される。
【００２１】
第１の層のエッチングをウェットエッチングとすることで、第１の層を選択的にエッチングすることが可能なエッチング液を用いることが可能となるため、比較的大きな膜厚のマスクを必要とせずにコンタクトホールを形成することが可能となる。また、第１の層下に形成された層に対して安定なエッチング液を用いて第１の層をエッチングすることが可能となるため、第１の層のエッチングの際に第１の層下に形成された層が無視できない程度、例えば貫通する程度にエッチングされてしまうという不具合の発生を回避することができる。この結果、半導体装置の歩留りを向上させることが可能となる。特に強誘電体膜を容量絶縁膜に使用した場合、これをプロセスダメージから保護するためのカバー膜（第１の層）を設けることが好ましい。しかしながら、一般的に使用されるカバー膜（第１の層）のエッチングレートは比較的小さい。そこで本発明のように、第１の層を選択的にエッチングすることが可能なエッチング液を用いることが可能な構成とすることで、カバー膜（第１の層）下の層、例えば上部電極が無視できない程度にエッチングされてしまうことを防止し、良好な特性の半導体装置（強誘電体キャパシタ）を歩留り良く製造することが可能となる。
【発明の効果】
【００２２】
本発明によれば、比較的大きな膜厚のマスクを必要とせず、また、エッチング対象となる層の下に形成された層の大幅なリセスを防止しつつ、配線材料を良好に埋め込むことが可能なコンタクトホールを形成することのできる半導体装置の製造方法を実現することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を実施するための最良の形態を図面と共に詳細に説明する。
【実施例１】
【００２４】
まず、本発明による実施例１について図面を用いて詳細に説明する。本実施例では、半導体装置として強誘電体キャパシタを例に挙げる。
【００２５】
〔構造〕
図１は、本実施例による強誘電体キャパシタ１の構成を示す断面図である。なお、図１では基板１０と垂直な面で強誘電体キャパシタ１を切断した際の断面構造を示す。
【００２６】
図１に示すように、強誘電体キャパシタ１は、キャパシタ１ａとカバー膜（第１の層）１４と層間絶縁膜（第２の層）１５と配線層１７とが基板１０上に形成された構成を有する。キャパシタ１ａ上のカバー膜１４および層間絶縁膜１５にはコンタクトホール１６が形成されている。層間絶縁膜１５上およびコンタクトホール１６内部には配線層１７が形成されている。
【００２７】
基板１０は、例えばシリコン基板等の半導体基板上にシリコン酸化膜が形成された構成を有する。また、図１に示すように、基板１０にはあらかじめコンタクト１８が設けられており、これと下部電極１１とが電気的に接続されている。
【００２８】
キャパシタ１ａは、図１に示すように、基板１０上に下部電極１１と容量絶縁膜１２と上部電極１３とが順次積層された構成を有する。下部電極１１および上部電極１３は例えばプラチナ（Ｐt）、ルテニウム（Ｒu）、Ｒｕ酸化物、イリジウム（Ｉr）、Ｉｒ酸化物などの電極材料により構成される。その膜厚は例えば１００ｎｍとする。容量絶縁膜１２は例えばタンタル酸ビスマスストロンチウム（ＳＢＴ）やチタン酸ジルコン酸鉛（ＰＺＴ）やチタン酸ビスマスランタン（ＢＬＴ）などの強誘電体材料により構成される。その膜厚は例えば１００ｎｍとする。
【００２９】
カバー膜１４は、図１に示すように、基板１０上に形成されたキャパシタ１ａを覆うように基板１０上に形成されている。このカバー膜１４は例えばＳＴＯ（Strontium Tantalum oxide）で構成される。その膜厚は例えば５０ｎｍとする。なお、カバー膜１４は、特に配線層１７を形成する際に生じる還元材料（例えば水素）に対してバリア性を有する材料であれば、いかなるものを用いて形成してもよい。このような材料には、上述したＳＴＯのほかに、例えばＡl2Ｏ3（alumina）、ＳＴＯ、ＴiＡlＮ（Titanium Alminumnitride）、ＴiＡlＯ（Titanium Alminum oxide）などが存在する。また、図１に示すように、カバー膜１４をキャパシタ１ａの上部電極１３から下部電極１１にわたって形成する場合、カバー膜１４は絶縁体であることが好ましい。例えばＡl2Ｏ3、ＳＴＯなどは絶縁体で且つ水素に対してバリア性を有するため、カバー膜の材料としては有効である。
【００３０】
層間絶縁膜１５は、図１に示すように、カバー膜１４で覆われたキャパシタ１ａを埋没させる程度に形成されている。この層間絶縁膜１５は例えばシリコン酸化物（ＳiＯ2）などの絶縁材料で構成される。その膜厚は、例えば基板１０上に形成されたカバー膜１４上面から５００ｎｍとする。したがって、キャパシタ１ａ上に形成されたカバー膜１４上面からの膜厚は２００ｎｍとなる。なお、絶縁材料には、層間絶縁膜として一般的に使用される絶縁材料（酸化物など）のほかに、例えばテオス（テトラエトキシシラン）やＨＭＤＳＯ（ヘキサメトキシジシロキサン）などの有機シラン系の絶縁材料を適用することも可能である。本実施例では、テオスを用いた場合を例に挙げる。
【００３１】
キャパシタ１ａ上のカバー膜１４および層間絶縁膜１５には、上述したようにコンタクトホール１６が形成されている（図１参照）。このコンタクトホール１６は、層間絶縁膜１５に形成されたコンタクトホール１６ａとカバー膜１４に形成されたコンタクトホール１６ｂとの２つのコンタクトホールよりなり、キャパシタ１ａの上部電極１３まで貫通している。
【００３２】
層間絶縁膜１５上およびコンタクトホール１６内部には、上述したように配線層１７が形成されている（図１参照）。この配線層１７は例えば窒化チタニウム（ＴiＮや）アルミニウム（Ａl）などの金属材料または合金で構成される。その膜厚は例えば１００ｎｍとする。なお、金属材料には、このほか、例えばタングステン（Ｗ）なども適用することが可能である。
【００３３】
以上で説明した強誘電体キャパシタ１では、下部電極１１と上部電極１３との間に電位差を与えることによって、容量絶縁膜１２内で自発分極が生じる。この自発分極は、電位差を解消した後も持続しているため、強誘電体を容量絶縁膜１２に用いた強誘電体キャパシタ１は不揮発性記憶素子として機能することができる。
【００３４】
〔製造方法〕
次に、本実施例による強誘電体キャパシタ１の製造方法を図面と共に詳細に説明する。図２から図７は、強誘電体キャパシタ１の製造方法を示すプロセス図である。なお、最終的なプロセスの説明は図１を用いる。
【００３５】
まず、図２に示すように、下部電極１１となるＰt膜１１ａと容量絶縁膜１２となるＳＢＴ膜１２ａと上部電極１３となるＰt膜１３ａとをそれぞれ１００ｎｍの膜厚で形成する。具体的には、まず、スパッタ法を用いて下部電極１１となるＰt膜１１ａを１００ｎｍの膜厚で形成する。Ｐt膜１１ａの形成では、例えば、スパッタリングターゲットにＰtを使用し、スパッタリングガスにアルゴン（Ａr）を使用する。この際の成膜条件は、例えば、ＲＦパワー１ｋＷ、スパッタ雰囲気の圧力１０ｍＴｏｒｒ、成膜温度を２００℃とする。続いて、容量絶縁膜１２となるＳＢＴ膜１２ａを１００ｎｍの膜厚で形成する。ＳＢＴ膜１２ａの形成では、例えば、ＳＢＴが溶解された前駆体溶液をスピン塗布し、次に１５０〜２００℃に保たれたホットプレート上で５分間乾燥させて溶液を揮発除去した後、８００℃の酸素雰囲気中で３０分間程度の熱処理を行う。これにより、ＳＢＴが結晶化し、ＳＢＴ膜１２ａが形成される。続いて、上部電極１３となるＰt膜１３ａを１００ｎｍの膜厚で形成する。スパッタ法を用いて上部電極１３となるＰt膜１３ａを１００ｎｍの膜厚で形成する。Ｐt膜１３ａの形成では、例えば、スパッタリングターゲットにＰtを使用し、スパッタリングガスにＡrを使用する。この際の成膜条件は、例えば、ＲＦパワー１ｋＷ、スパッタ雰囲気の圧力１０ｍＴｏｒｒ、成膜温度を２００℃とする。以上の工程を経ることで、図２に示すように、Ｐt膜１１ａ、ＳＢＴ膜１２ａおよびＰt膜１３ａからなるキャパシタの積層構造が形成される。
【００３６】
次に、図３に示すように、キャパシタ１ａ上面にホトリソグラフィ法を用いてレジスト１３Ａを形成し、これに基づいて、Ｐt膜１３ａ、ＳＢＴ膜１２ａおよびＰt膜１１ａを、順次エッチングする。これにより、図３に示すような下部電極１１、容量絶縁膜１２および上部電極１３よりなるキャパシタ１ａが形成される。Ｐt膜１３ａのエッチングには、例えば塩素（Ｃl2）とＡrとの混合ガスを使用する。エッチングの条件は、例えば、ガス流量Ｃl2／Ａｒ＝１０／１０ｓｃｃｍ、ＲＦパワー１２０〜５００Ｗ、チャンバー内圧力５ｍＴｏｒｒとする。ＳＢＴ膜１２ａのエッチングには、例えばＣｌ２とＡｒと臭化水素（ＨＢr）と酸素（Ｏ2）との混合ガスを使用する。エッチングの条件は、例えば、ガス流量Ｃl2／Ａr／ＨＢr／Ｏ2＝５／１２／３／３ｓｃｃｍ、ＲＦパワー１００〜８００Ｗ、チャンバー内圧力２ｍＴｏｒｒとする。Ｐt膜１１ａのエッチングには、例えばＣl2とＡrとの混合ガスを使用する。エッチングの条件は、例えば、ガス流量Ｃl2／Ａr＝１０／１０ｓｃｃｍ、ＲＦパワー１２０〜５００Ｗ、チャンバー内圧力５ｍＴｏｒｒとする。なお、基板１０にはあらかじめコンタクト１８が形成されており、これに合わせてキャパシタ１ａが形成される。また、キャパシタ１ａ形成後、レジスト１３Ａは除去される。
【００３７】
以上のようにキャパシタ１ａを形成すると、次に、図４に示すように、ＳＴＯからなるカバー膜１４を例えば５０ｎｍの膜厚で基板１０上にキャパシタ１ａを覆うように形成する。カバー膜１４の形成には、例えば、ＳＴ（Strontium Tantalum）を使用した酸化反応性スパッタ法や、常圧プラズマを利用したテオスＣＶＤ法や、高濃度オゾンを利用した常圧熱テオスＣＶＤ法などを用いることができる。
【００３８】
次に、図５に示すように、ＳiＯ2などの酸化物からなる層間絶縁膜１５をキャパシタ１ａ上のカバー膜１４が埋没する程度にＣＶＤ（Chemical Vapor Deposition）法を用いて形成する。本実施例では、例えば基板１０上のカバー膜１４上面からの膜厚が５００ｎｍであり、キャパシタ１ａのカバー膜１４上面からの膜厚が２００ｎｍとなるような層間絶縁膜１５を形成する。層間絶縁膜１５の形成は、まず、ＣＶＤ法によりＢＰＳＧ（Boron Phosphorous Silicate Glass）膜を堆積し、Ｎ2雰囲気中で８５０℃、２０分の熱処理でリフローして平坦化する。続いて、ＢＰＳＧ膜上にＳＯＧ（Spin On Glass）を４７０ｎｍの膜厚で塗布し、全面をエッチバックする。エッチバックには、例えば、Ｃ4Ｆ8（オクタフルオロシクロブテン）とＡr（アルゴン）とＯ2とＣＯとの混合ガスを使用する。エッチバックの条件は、例えば、ガス流量Ｃ4Ｆ8／Ａr／Ｏ2／ＣＯ＝１４／１００／１５０／５ｓｃｃｍ、ＲＦパワー１．５ｋＷ、チャンバー内圧力５０ｍＴｏｒｒとする。
【００３９】
以上のようにキャパシタ１ａおよびカバー膜１４を層間絶縁膜１５で覆い尽くすと、次に、図６に示すように、コンタクトホール１６ａを形成する領域が開口されたレジスト１６Ａをホトリソグラフィ法を用いて層間絶縁膜１５上に形成し、これをマスクとして層間絶縁膜１５をエッチングする。これにより、カバー膜１４までのコンタクトホール１６ａが形成される。この工程では、例えばドライエッチングを用いる。ドライエッチングには、フッ素系ガスとアルゴンとの混合ガス、例えばＣＨＦ3とＣＦ4とＡrとの混合ガスを使用する。エッチングの条件は、例えば、ガス流量ＣＨＦ3／ＣＦ4／Ａr＝８０／１５／４００ｓｃｃｍ、ＲＦパワー８００Ｗ、チャンバー内圧力５００ｍＴｏｒｒとする。また、コンタクトホール１６ａの形成後は、容量絶縁膜１２（強誘電体）の特性を回復するために、６００〜７５０℃の酸素雰囲気中で１時間程度の熱処理を行う。なお、コンタクトホール１６ａ形成後、レジスト１６Ａは除去される。  
【００４０】
以上のようにコンタクトホール１６ａを形成すると、次に、図７に示すように、層間絶縁膜１５をハードマスクとして用いてカバー膜１４をエッチングする。すなわち、コンタクトホール１６ａの開口を介してカバー膜１４をエッチングする。これにより、上部電極１３までのコンタクトホール１６ｂが形成される。この工程では、ウェットエッチングを用いる。ウェットエッチングには、例えば６０％濃度の硝酸（ＨＮＯ3）と５０％濃度のフッ化水素酸（ＨＦ）と氷酢酸（Ｃ2Ｈ4Ｏ2）とが９６：１：３の割合で混合されたエッチング液を用いる。このエッチング液を用いたウェットエッチングでは、ＳＴＯ（カバー膜１４）を約１００ｎｍ／分のレートでエッチングするのに対し、Ｐt（上部電極１３）や酸化物（層間絶縁膜１５）のエッチングは無視できる程度である。すなわち、上部電極１３（Ｐt）や層間絶縁膜１５（酸化物）に対しては安定であり、カバー膜１４（ＳＴＯ）のみを選択的にエッチングすることが可能となる。また、エッチング時間を、カバー膜１４の膜厚（本実施例では５０ｎｍ）が丁度エッチングされる程度の時間（本実施例では例えば３０秒間）とすることで、良好な形状、すなわちコンタクトホール１６ａの開口形状と略等しい開口形状を持つコンタクトホール１６ｂを形成することが可能となる。
【００４１】
以上のようにコンタクトホール１６（１６ａおよび１６ｂ）を形成すると、次に、層間絶縁膜１５上およびコンタクトホール１６内にＴiＮからなる配線層１７を例えばスパッタ法を用いて形成することで、図１に示す構成を得る。ＴｉＮからなる配線層１７の形成では、例えば、スパッタリングターゲットにチタン（Ｔi）を使用し、スパッタリングガスに窒素（Ｎ2）を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。スパッタ法は、ＣＶＤ法のように還元雰囲気での処理を用いないため、強誘電体（容量絶縁膜１２）が還元されることを回避できる。
【００４２】
〔作用効果〕
以上のように構成することで、本実施例では、比較的大きな膜厚のマスクを必要とせず、また、エッチング対象となる層の下に形成された層の大幅なリセスを防止しつつ、配線材料を良好に埋め込むことが可能なコンタクトホールを形成することのできる半導体装置の製造方法、例えば強誘電体キャパシタの製造方法を実現することができる。すなわち、本実施例では、カバー膜１４（第１の層）をエッチングする際、これを選択的にエッチングすることが可能なウェットエッチングを用いているため、比較的大きな膜厚のマスクを必要とせずにコンタクトホール１６ｂを形成することができる。また、本実施例では、上部電極１３（第１の層下に形成された層）に対して安定なエッチング液を用いてカバー膜１４（第１の層）をエッチングしているため、カバー膜１４（第１の層）のエッチングの際に上部電極１３（第１の層下に形成された層）が無視できない程度、例えば貫通する程度にエッチングされてしまうという不具合の発生を回避することができる。この結果、配線材料を良好に埋め込むことのできるコンタクトホールが形成された半導体装置を形成することが可能となり、半導体装置の歩留りを向上させることが可能となる。
【００４３】
なお、本実施例では、半導体装置として強誘電体キャパシタ２を例に挙げたが、本発明はこれに限定されず、所定の基板上に異なる材料よりなる２つの層が形成された半導体装置であれば如何なるものも適用することが可能である。
【００４４】
また、上記説明では、カバー膜１４のウェットエッチング（図７参照）に、６０％濃度の硝酸（ＨＮＯ3）と５０％濃度のフッ化水素酸（ＨＦ）と氷酢酸（Ｃ2Ｈ4Ｏ2）とが９６：１：３の割合で混合されたエッチング液を用いたが、本発明はこれに限定されず、カバー膜１４に使用した材料を選択的にエッチングすることが可能なエッチング液であれば如何なるものも適用することができる。
【実施例２】
【００４５】
次に、本発明の実施例２について図面を用いて詳細に説明する。尚、以下の説明において、実施例１と同様の構成については、同一の符号を付す。また、特記しない構成に関しては実施例１と同様である。
【００４６】
〔構造〕
図８は、本実施例による強誘電体キャパシタ２の構成を示す断面図である。なお、図８では基板１０と垂直な面で強誘電体キャパシタ２を切断した際の断面構造を示す。
【００４７】
図８に示すように、強誘電体キャパシタ２は、実施例１による強誘電体キャパシタ１と同様の構成（図１参照）において、層間絶縁膜１５に形成されたコンタクトホール２６ａの開口径がカバー膜１４に形成されたコンタクトホール２６ｂの開口径よりも広げられた構成を有する。そのほかの構成は、実施例１において図１で示した構成と同様であるため、ここでは詳細な説明を省略する。
【００４８】
〔製造方法〕
次に、本実施例による強誘電体キャパシタ２の製造方法を図面と共に説明する。図９および図１０は、強誘電体キャパシタ２の製造方法を示すプロセス図である。なお、強誘電体キャパシタ２の製造方法において実施例１で示すプロセスと同様のプロセスは、これを引用することで詳細な説明を省略する。
【００４９】
強誘電体キャパシタ２は、実施例１において図２から図６を用いて説明したように、まず、下部電極１１となるＰt膜１１ａと容量絶縁膜１２となるＳＢＴ膜１２ａと上部電極１３となるＰt膜１３ａとをそれぞれ例えば１００ｎｍの膜厚で形成し（図２参照）、続いて、Ｐt膜１３ａ、ＳＢＴ膜１２ａおよびＰt膜１１ａを順次エッチングすることで下部電極１１、容量絶縁膜１２および上部電極１３よりなるキャパシタ１ａを形成し（図３参照）、続いて、ＳＴＯからなるカバー膜１４を例えば５０ｎｍの膜厚で基板１０上にキャパシタ１ａを覆うように形成し（図４参照）、続いて、絶縁体からなる層間絶縁膜１５をキャパシタ１ａ上のカバー膜１４が埋没する程度にＣＶＤ法を用いて形成し（図５参照）、その後、ホトリソグラフィ法を用いて層間絶縁膜１５上に形成したレジスト１６Ａに基づいてエッチングすることでコンタクトホール１６ａを形成する（図６参照）なお、コンタクトホール１６ａ形成後、レジスト１６Ａは除去される。  
【００５０】
以上のようにして、基板１０上にキャパシタ１ａとカバー膜１４と層間絶縁膜１５とを形成し、層間絶縁膜１５にコンタクトホール１６ａを形成すると、次に、図９に示すように、層間絶縁膜１５をハードマスクとして用いてカバー膜１４をエッチングする。すなわち、コンタクトホール１６ａの開口を介してカバー膜１４をエッチングする。これにより、上部電極１３までのコンタクトホール２６ｂが形成される。この工程では、ウェットエッチングを用いる。ウェットエッチングには、例えば６０％濃度の硝酸（ＨＮＯ3）と５０％濃度のフッ化水素酸（ＨＦ）と氷酢酸（Ｃ2Ｈ4Ｏ2）とが９６：１：３の割合で混合されたエッチング液を用いることで、カバー膜１４（ＳＴＯ）のみを選択的にエッチングする。この際、本実施例では、エッチング時間を例えば１分間（オーバエッチング時間約３０秒間を含む）とすることで、オーバエッチングする程度にカバー膜１４をエッチングする。これにより、上部電極１３を確実に露出させるコンタクトホール２６ｂが形成される。また、オーバエッチングすることで、図９に示すように、コンタクトホール２６ｂが層間絶縁膜１５下まで延在する。換言すれば、コンタクトホール２６ｂの開口径がコンタクトホール１６ａの開口径よりも広く、その差分だけ、層間絶縁膜１５下に空隙２６ｃができる。
【００５１】
以上のようにコンタクトホール２６ｂを形成すると、次に、図１０に示すように、層間絶縁膜１５を再度エッチングすることで、コンタクトホール１６ａの開口径を広げる。これにより、コンタクトホール２６ｂの開口径よりも広い開口径を持つコンタクトホール２６ａが形成され、層間絶縁膜１５下の空隙２６ｃが解消される。この工程では、ウェットエッチングを用いる。ウェットエッチングには、例えば２％程度の希フッ酸（希フッ化水素酸：ＨＦ）をエッチング液として用いる。このエッチング液を用いたウェットエッチングでは、酸化膜（層間絶縁膜１５）を約０．１ｎｍ／秒のレートでエッチングするのに対し、Ｐt（上部電極１３）やＳＴＯ（カバー膜１４）のエッチングは無視できる程度である。すなわち、上部電極１３（Ｐt）およびカバー膜１４（ＳＴＯ）に対しては安定であり、層間絶縁膜１５（酸化膜）を選択的にエッチングすることが可能となる。なお、エッチング時間は、コンタクトホール２６ａの開口径がコンタクトホール２６ｂの開口径よりも広くなる程度、例えば５００秒とする。
【００５２】
以上のようにコンタクトホール２６（２６ａおよび２６ｂ）を形成すると、次に、層間絶縁膜１５上およびコンタクトホール２６内にＴiＮからなる配線層１７を例えばスパッタ法を用いて形成することで、図８に示す構成を得る。ＴｉＮからなる配線層１７の形成では、例えば、スパッタリングターゲットにチタン（Ｔi）を使用し、スパッタリングガスに窒素（Ｎ2）を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。スパッタ法は、ＣＶＤ法のように還元雰囲気での処理を用いないため、強誘電体（容量絶縁膜１２）が還元されることを回避できる。
【００５３】
〔作用効果〕
以上のように構成することで、本実施例では、実施例１と同様に、比較的大きな膜厚のマスクを必要とせず、また、エッチング対象となる層の下に形成された層の大幅なリセスを防止しつつ、配線材料を良好に埋め込むことが可能なコンタクトホールを形成することのできる半導体装置の製造方法、例えば強誘電体キャパシタの製造方法を実現することができる。すなわち、本実施例では、カバー膜１４（第１の層）をエッチングする際、これを選択的にエッチングすることが可能なウェットエッチングを用いているため、比較的大きな膜厚のマスクを必要とせずにコンタクトホール２６ｂを形成することができる。また、本実施例では、上部電極１３（第１の層下に形成された層）に対して安定なエッチング液を用いてカバー膜１４（第１の層）をエッチングしているため、カバー膜１４（第１の層）のエッチングの際に上部電極１３（第１の層下に形成された層）が無視できない程度、例えば貫通する程度にエッチングされてしまうという不具合の発生を回避することができる。この結果、半導体装置の歩留りを向上させることが可能となる。
【００５４】
さらに、本実施例では、オーバエッチングする程度にカバー膜１４（第１の層）をエッチングすることができる構成であるため、上部電極１３（第１の層下に形成された層）を露出させるコンタクトホール２６ｂを確実に形成することが可能となる。さらにまた、本実施例では、上層である層間絶縁膜１５（第２の層）に形成したコンタクトホール２６ａの開口径が下層であるカバー膜１４（第１の層）に形成したコンタクトホール２６ｂの開口径よりも広くなるように、再度、層間絶縁膜１５（第２の層）を加工しているため、より良好に配線材料を埋め込むことが可能なコンタクトホール２６を形成することが可能となる。すなわち、配線材料がより良好に埋め込まれた半導体装置を製造することが可能となる。特に、カバー膜１４（第１の層）をウェットエッチングで加工する場合、カバー膜１４（第１の層）が等方的にエッチングされる。このため、カバー膜１４（第１の層）の膜厚が比較的厚いと、層間絶縁膜１５（第２の層）下に空隙２６ｃが形成されやすい。そこで本実施例のように、再度、層間絶縁膜１５（第２の層）をエッチングしてコンタクトホール１６ａの開口径を広げるように構成することで、より良好に配線材料を埋め込むことが可能なコンタクトホール２６を形成することができる。
【００５５】
なお、本実施例では、半導体装置として強誘電体キャパシタ２を例に挙げたが、本発明はこれに限定されず、所定の基板上に異なる材料よりなる２つの層が形成された半導体装置であれば如何なるものも適用することが可能である。
【００５６】
また、上記説明では、カバー膜１４のウェットエッチング（図９参照）に、６０％濃度の硝酸（ＨＮＯ3）と５０％濃度のフッ化水素酸（ＨＦ）と氷酢酸（Ｃ2Ｈ4Ｏ2）とが９６：１：３の割合で混合されたエッチング液を用いたが、本発明はこれに限定されず、カバー膜１４に使用した材料を選択的にエッチングすることが可能なエッチング液であれば如何なるものも適用することができる。また、層間絶縁膜１５の再度のエッチング（図１０参照）では、２％程度の希フッ酸（希フッ化水素酸：ＨＦ）をエッチング液として用いたが、本発明はこれに限定されず、層間絶縁膜１５に使用した材料を選択的にエッチングすることが可能なエッチング液であれば如何なるものも適用することができる。
【実施例３】
【００５７】
次に、本発明の実施例３について図面を用いて詳細に説明する。尚、以下の説明において、実施例１または実施例２と同様の構成については、同一の符号を付す。また、特記しない構成に関しては実施例１または実施例２と同様である。
【００５８】
本実施例では、実施例１または実施例２で例示した強誘電体キャパシタ１または２の他の製造方法を例に挙げる。なお、以下の説明では、実施例２で説明した強誘電体キャパシタ２の別形態（強誘電体キャパシタ３）を例に挙げるが、これに限定されず、実施例１で説明した強誘電体キャパシタ１に本実施例を適用することも可能であることは言うまでもない。
【００５９】
〔構造〕
図１１は、本実施例による強誘電体キャパシタ３の構成を示す断面図である。なお、図１１では基板１０と垂直な面で強誘電体キャパシタ３を切断した際の断面構造を示す。
【００６０】
図１１に示すように、強誘電体キャパシタ３は、実施例２による強誘電体キャパシタ２と同様の構成（図８参照）において、層間絶縁膜１５に形成されたコンタクトホール３６ｃの形状が、下部よりも上部で幅広となっている。そのほかの構成は、実施例２において図８で示した構成と同様であるため、ここでは詳細な説明を省略する。
【００６１】
〔製造方法〕
次に、本実施例による強誘電体キャパシタ３の製造方法を図面と共に説明する。本実施例では、実施例１または実施例２でドライエッチングを用いて層間絶縁膜１５をエッチングしていた工程（図６参照）が、ウェットエッチングを用いて層間絶縁膜１５をエッチングする工程に置き換えられたものである。図１２から図１４は、強誘電体キャパシタ３の製造方法を示すプロセス図である。なお、強誘電体キャパシタ３の製造方法において実施例１または実施例２で示すプロセスと同様のプロセスは、これを引用することで詳細な説明を省略する。
【００６２】
強誘電体キャパシタ３は、実施例１において図２から図５を用いて説明したように、まず、下部電極１１となるＰt膜１１ａと容量絶縁膜１２となるＳＢＴ膜１２ａと上部電極１３となるＰt膜１３ａとをそれぞれ例えば１００ｎｍの膜厚で形成し（図２参照）、続いて、Ｐt膜１３ａ、ＳＢＴ膜１２ａおよびＰt膜１１ａを順次エッチングすることで下部電極１１、容量絶縁膜１２および上部電極１３よりなるキャパシタ１ａを形成し（図３参照）、続いて、ＳＴＯからなるカバー膜１４を例えば５０ｎｍの膜厚で基板１０上にキャパシタ１ａを覆うように形成し（図４参照）、その後、絶縁体からなる層間絶縁膜１５をキャパシタ１ａ上のカバー膜１４が埋没する程度にＣＶＤ法を用いて形成する（図５参照）。  
【００６３】
以上のようにして、基板１０上にキャパシタ１ａとカバー膜１４と層間絶縁膜１５とを形成すると、次に、図１２に示すように、エッチングするための開口が形成されたレジスト３６Ａをホトリソグラフィ法を用いて層間絶縁膜１５上に形成し、これをマスクとして層間絶縁膜１５をエッチングする。これにより、カバー膜１４までのコンタクトホール３６ａが形成される。この工程では、例えばウェットエッチングを用いる。すなわち、本実施例では実施例１または実施例２でドライエッチングが用いられていた工程（図６参照）が、ウェットエッチングを用いた工程に置き換えられている。このウェットエッチングには、例えば２％程度の希フッ酸（希フッ化水素酸：ＨＦ）をエッチング液として用いる。このエッチング液を用いたウェットエッチングでは、酸化膜（層間絶縁膜１５）を約０．１ｎｍ／秒のレートでエッチングするのに対し、ＳＴＯ（カバー膜１４）のエッチングは無視できる程度である。すなわち、カバー膜１４（ＳＴＯ）に対しては安定であり、層間絶縁膜１５（酸化膜）を選択的にエッチングすることが可能となる。ただし、ウェットエッチングは等方的に層間絶縁膜１５をエッチングするため、図１２に示すように、コンタクトホール３６ａの形状は下部よりも上部で幅広となる。そこで、本実施例では、レジスト３６Ａに形成する開口径を、コンタクトホール３６ａの所望する開口径よりも小さくする。これにより、コンタクトホール３６ａ下部で所望する開口径となるようにエッチング形状が制御される。また、コンタクトホール３６ａ形成後、レジスト３６Ａは除去される。
【００６４】
以上のようにコンタクトホール３６ａを形成すると、次に、図１３に示すように、層間絶縁膜１５をハードマスクとして用いてカバー膜１４をエッチングする。すなわち、コンタクトホール３６ａの開口を介してカバー膜１４をエッチングする。これにより、上部電極１３までのコンタクトホール２６ｂが形成される。この工程では、ウェットエッチングを用いる。ウェットエッチングには、例えば６０％濃度の硝酸（ＨＮＯ3）と５０％濃度のフッ化水素酸（ＨＦ）と氷酢酸（Ｃ2Ｈ4Ｏ2）とが９６：１：３の割合で混合されたエッチング液を用いることで、カバー膜１４（ＳＴＯ）のみを選択的にエッチングする。この際、本実施例では、エッチング時間を例えば１分間（オーバエッチング時間を約３０秒間含む）とすることで、オーバエッチングする程度にカバー膜１４をエッチングする。これにより、上部電極１３を確実に露出させるコンタクトホール２６ｂが形成される。また、オーバエッチングすることで、図１３に示すように、コンタクトホール２６ｂが層間絶縁膜１５下まで延在する。換言すれば、コンタクトホール２６ｂの開口径がコンタクトホール３６ａの下部開口径よりも広く、その差分だけ、層間絶縁膜１５下に空隙２６ｃができる。
【００６５】
以上のようにコンタクトホール２６ｂを形成すると、次に、図１４に示すように、層間絶縁膜１５を再度エッチングすることで、コンタクトホール３６ａの開口径を広げる。これにより、コンタクトホール２６ｂの開口径よりも広い下部開口径を持つコンタクトホール３６ｃが形成され、層間絶縁膜１５下の空隙２６ｃが解消される。この工程では、ウェットエッチングを用いる。ウェットエッチングには、例えば２％程度の希フッ酸（希フッ化水素酸：ＨＦ）をエッチング液として用いる。このエッチング液を用いたウェットエッチングでは、酸化膜（層間絶縁膜１５）を約０．１ｎｍ／秒のレートでエッチングするのに対し、Ｐt（上部電極１３）やＳＴＯ（カバー膜１４）のエッチングは無視できる程度である。すなわち、上部電極１３（Ｐt）およびカバー膜１４（ＳＴＯ）に対しては安定であり、層間絶縁膜１５（酸化膜）を選択的にエッチングすることが可能となる。なお、エッチング時間は、コンタクトホール３６ｃの下部開口径がコンタクトホール２６ｂの開口径よりも広くなる程度、例えば５００秒とする。
【００６６】
以上のようにコンタクトホール３６（３６ｃおよび２６ｂ）を形成すると、次に、層間絶縁膜１５上およびコンタクトホール３６内にＴiＮからなる配線層１７を例えばスパッタ法を用いて形成することで、図１１に示す構成を得る。ＴｉＮからなる配線層１７の形成では、例えば、スパッタリングターゲットにチタン（Ｔi）を使用し、スパッタリングガスに窒素（Ｎ2）を使用する。成膜条件は、例えば、ＤＣパワー５ｋＷ、スパッタ雰囲気の圧力７ｍＴｏｒｒ、成膜温度を１００℃とする。スパッタ法は、ＣＶＤ法のように還元雰囲気での処理を用いないため、強誘電体（容量絶縁膜１２）が還元されることを回避できる。
【００６７】
〔作用効果〕
以上のように構成することで、本実施例では、実施例１と同様に、比較的大きな膜厚のマスクを必要とせず、また、エッチング対象となる層の下に形成された層の大幅なリセスを防止しつつ、配線材料を良好に埋め込むことが可能なコンタクトホールを形成することのできる半導体装置の製造方法、例えば強誘電体キャパシタの製造方法を実現することができる。すなわち、本実施例では、カバー膜１４（第１の層）をエッチングする際、これを選択的にエッチングすることが可能なウェットエッチングを用いているため、比較的大きな膜厚のマスクを必要とせずにコンタクトホール２６ｂを形成することができる。また、本実施例では、上部電極１３（第１の層下に形成された層）に対して安定なエッチング液を用いてカバー膜１４（第１の層）をエッチングしているため、カバー膜１４（第１の層）のエッチングの際に上部電極１３（第１の層下に形成された層）が無視できない程度、例えば貫通する程度にエッチングされてしまうという不具合の発生を回避することができる。この結果、半導体装置の歩留りを向上させることが可能となる。
【００６８】
さらに、本実施例では、オーバエッチングする程度にカバー膜１４（第１の層）をエッチングすることができる構成であるため、上部電極１３（第１の層下に形成された層）を露出させるコンタクトホール２６ｂを確実に形成することが可能となる。さらにまた、本実施例では、上層である層間絶縁膜１５（第２の層）に形成したコンタクトホール３６ｃの開口径が下層であるカバー膜１４（第１の層）に形成したコンタクトホール２６ｂの開口径よりも広くなるように、再度、層間絶縁膜１５（第２の層）を加工しているため、より良好に配線材料を埋め込むことが可能なコンタクトホール３６を形成することが可能となる。すなわち、配線材料がより良好に埋め込まれた半導体装置を製造することが可能となる。特に、カバー膜１４（第１の層）をウェットエッチングで加工する場合、カバー膜１４（第１の層）が等方的にエッチングされる。このため、カバー膜１４（第１の層）の膜厚が比較的厚いと、層間絶縁膜１５（第２の層）下に空隙２６ｃが形成されやすい。そこで本実施例のように、再度、層間絶縁膜１５（第２の層）をエッチングしてコンタクトホール３６ａの開口径を広げるように構成することで、より良好に配線材料を埋め込むことが可能なコンタクトホール３６を形成することができる。
【００６９】
なお、本実施例では、半導体装置として強誘電体キャパシタ３を例に挙げたが、本発明はこれに限定されず、所定の基板上に異なる材料よりなる２つの層が形成された半導体装置であれば如何なるものも適用することが可能である。
【００７０】
また、上記説明では、カバー膜１４のウェットエッチング（図１３参照）に、６０％濃度の硝酸（ＨＮＯ3）と５０％濃度のフッ化水素酸（ＨＦ）と氷酢酸（Ｃ2Ｈ4Ｏ2）とが９６：１：３の割合で混合されたエッチング液を用いたが、本発明はこれに限定されず、カバー膜１４に使用した材料を選択的にエッチングすることが可能なエッチング液であれば如何なるものも適用することができる。また、層間絶縁膜１５のエッチング（図１２および図１４参照）では、２％程度の希フッ酸（希フッ化水素酸：ＨＦ）をエッチング液として用いたが、本発明はこれに限定されず、層間絶縁膜１５に使用した材料を選択的にエッチングすることが可能なエッチング液であれば如何なるものも適用することができる。
【００７１】
また、上記した実施例１から実施例３は本発明を実施するための例にすぎず、本発明はこれらに限定されるものではなく、これらの実施例を種々変形することは本発明の範囲内であり、更に本発明の範囲内において、他の様々な実施例が可能であることは上記記載から自明である。
【図面の簡単な説明】
【００７２】
【図１】本発明の実施例１による強誘電体キャパシタ１の構成を示す断面図である。
【図２】本発明の実施例１、実施例２または実施例３による強誘電体キャパシタ１の製造方法を示すプロセス図である（１）。
【図３】本発明の実施例１、実施例２または実施例３による強誘電体キャパシタ１の製造方法を示すプロセス図である（２）。
【図４】本発明の実施例１、実施例２または実施例３による強誘電体キャパシタ１の製造方法を示すプロセス図である（３）。
【図５】本発明の実施例１、実施例２または実施例３による強誘電体キャパシタ１の製造方法を示すプロセス図である（４）。
【図６】本発明の実施例１または実施例２による強誘電体キャパシタ１の製造方法を示すプロセス図である（５）。
【図７】本発明の実施例１による強誘電体キャパシタ１の製造方法を示すプロセス図である（６）。
【図８】本発明の実施例２による強誘電体キャパシタ２の構成を示す断面図である。
【図９】本発明の実施例２による強誘電体キャパシタ２の製造方法を示すプロセス図である（６）。
【図１０】本発明の実施例２による強誘電体キャパシタ２の製造方法を示すプロセス図である（７）。
【図１１】本発明の実施例３による強誘電体キャパシタ３の構成を示す断面図である。
【図１２】本発明の実施例３による強誘電体キャパシタ３の製造方法を示すプロセス図である（５）。
【図１３】本発明の実施例３による強誘電体キャパシタ３の製造方法を示すプロセス図である（６）。
【図１４】本発明の実施例３による強誘電体キャパシタ３の製造方法を示すプロセス図である（７）。
【符号の説明】
【００７３】
１、２、３  強誘電体キャパシタ
１ａ  キャパシタ
１０  基板
１１  下部電極
１１ａ、１３ａ  Ｐt膜
１２  容量絶縁膜
１２ａ  ＳＢＴ膜
１３  上部電極
１３Ａ、１６Ａ、３６Ａ  レジスト
１４  カバー膜
１５  層間絶縁膜
１６、１６ａ、１６ｂ、２６、２６ａ、２６ｂ、３６、３６ａ、３６ｃ  コンタクトホール
１７  配線層
１８  コンタクト
２６ｃ  空隙
【図１】
2006253532.tif 000003
【図２】
2006253532.tif 000004
【図３】
2006253532.tif 000005
【図４】
2006253532.tif 000006
【図５】
2006253532.tif 000007
【図６】
2006253532.tif 000008
【図７】
2006253532.tif 000009
【図８】
2006253532.tif 000010
【図９】
2006253532.tif 000011
【図１０】
2006253532.tif 000012
【図１１】
2006253532.tif 000013
【図１２】
2006253532.tif 000014
【図１３】
2006253532.tif 000015
【図１４】
2006253532.tif 000016