(57)【要約】【課題】  十分なオン・オフ特性を示し、低電圧で高効率な電子放出が可能な電界放出型の電子放出素子の製造法提供する。【解決手段】  各々の表面の少なくとも一部が１０ｎｍ以下の膜厚の絶縁層で覆われた複数の導電性粒子を用意する工程と、前記複数の導電性粒子の各々を被覆する前記絶縁層の表面にダイポール層を形成する工程とを、有することを特徴とする電子放出素子の製造方法。【選択図】  図１７
2006164896.tif 000002
【特許請求の範囲】
【請求項１】
電子放出素子の製造方法であって
各々の表面の少なくとも一部が１０ｎｍ以下の膜厚の絶縁層で覆われた複数の導電性粒子を用意する工程と、
前記複数の導電性粒子の各々を被覆する前記絶縁層の表面にダイポール層を形成する工程とを、有することを特徴とする電子放出素子の製造方法。
【請求項２】
前記絶縁層がカーボンを主体とする層であることを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
前記絶縁層を構成する材料の抵抗率が、１×１０８Ω・ｃｍ以上であることを特徴とする請求項１または２に記載の電子放出素子の製造方法。
【請求項４】
前記絶縁層を構成する材料の抵抗率が、１×１０１４Ω・ｃｍ以下であることを特徴とする請求項３に記載の電子放出素子の製造方法。
【請求項５】
前記導電性粒子が金属粒子であることを特徴とする請求項１乃至４のいずれかに記載の電子放出素子の製造方法。
【請求項６】
前記複数の導電性粒子の密度が１０４個／ｍｍ２以上であることを特徴とする請求項１乃至５のいずれかに記載の電子放出素子の製造方法。
【請求項７】
前記複数の導電性粒子の密度が１０６個／ｍｍ２以上であることを特徴とする請求項１乃至５のいずれかに記載の電子放出素子の製造方法。
【請求項８】
前記絶縁層で被覆された複数の導電性粒子を用意する工程は、
導電性材料を含む樹脂層を用意する工程と、
該導電性材料を含む樹脂層を、導電性粒子を含む絶縁層にせしめる工程と、
を有することを特徴とする請求項１乃至７のいずれかに記載の電子放出素子の製造方法。
【請求項９】
前記ダイポール層は、前記絶縁層の表面に水素終端処理を行うことにより形成されることを特徴とする請求項１乃至８のいずれかに記載の電子放出素子の製造方法。
【請求項１０】
複数の電子放出素子を有する電子源の製造方法であって、前記複数の電子放出素子の各々が請求項１乃至９のいずれかに記載の製造方法により製造されることを特徴とする電子源の製造方法。
【請求項１１】
電子源と該電子源から放出された電子の照射により発光する発光体とを具備する画像表示装置の製造方法であって、前記電子源が請求項１０に記載の製造方法により製造されることを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出型の電子放出素子の製造方法、該電子放出素子を多数配置してなる電子源の製造方法、該電子源を用いて構成したテレビジョンなどの画像表示装置の製造方法に関する。
【背景技術】
【０００２】
電子放出素子には、電界放出型（以下、「ＦＥ型」と称する）や、表面伝導型等がある。
【０００３】
ＦＥ型電子放出素子は、カソード電極（及びその上に配置された電子放出膜）と、ゲート電極との間に電圧を印加し、該電圧（電界）によってカソード電極側から電子を真空中に引き出すタイプの電子放出素子である。そのため、用いるカソード電極（電子放出膜）の仕事関数やその形状などによって動作電界が大きく左右され、一般には仕事関数の小さいカソード電極（電子放出膜）を選ぶことが必要といわれている。
【０００４】
例えば特許文献１には、カソード電極としての金属体と、その金属体と接合された半導体（ダイアモンド、ＡｌＮ、ＢＮ等）とを備えた電子放出装置が開示されている。上記文献には、膜厚が１０ｎｍ程度以下のダイアモンドからなる半導体膜表面を水素終端することが開示されている。図１３に特許文献１に開示された電子放出素子の電子放出原理を示すバンドダイヤグラムを示す。図中、１はカソード電極、１４１は半導体膜、３は引き出し電極（ゲート電極またはアノード電極）、４は真空障壁、６は電子である。
【０００５】
ダイアモンドは負性電子親和力を持つ材料として代表的なものであり、負性電子親和力（ＮＥＡ）を持つダイアモンド表面を電子放出面として利用する電子放出素子としては特許文献２、３、非特許文献１に開示されている。また、特許文献４には、導電性粒子が無機電気絶縁材料の層に埋設されるかあるいは導電性粒子が絶縁材料の層によって被覆されている電子放出素子が開示されている。
【特許文献１】特開平９−１９９００１号公報
【特許文献２】米国特許第５２８３５０１号明細書
【特許文献３】米国特許第５１８０９５１号明細書
【特許文献４】特表平１１−５１０３０７号公報
【非特許文献１】Ｖ．Ｖ．ジノフ（Ｚｈｉｎｏｖ），Ｊ．リュー（Ｌｉｕ）等著、「エンヴァイロメンタル  エフェクト  オン  ジ  エレクトロン  エミッション  フロム  ダイアモンド  サーフェイセズ（Ｅｎｖｉｒｏｎｍｅｎｔａｌ  ｅｆｆｅｃｔ  ｏｎ  ｔｈｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｄｉａｍｏｎｄ  ｓｕｒｆａｃｅｓ）」，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ１６（３），１９９８年５／６月，ｐｐ．１１８８−１１９３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記した、従来のダイアモンドなどを用いた電子放出素子においては、低い閾値電界での電子放出及び大きな放出電流を可能とする。一方で、負の電子親和力を有する半導体ないしは非常に小さな正の電子親和力を有する半導体を電子放出素子に用いた場合、一旦電子が半導体に注入されると、その電子は必ずと言って良いほど、放出されてしまうことになる。そのため、この容易に電子を放出する特性は、ディスプレイや電子源などに適用する場合において、各電子放出素子からの電子の放出量の制御（特にはオンとオフとの切り替え）が非常に困難になる場合がある。
【０００７】
一般に、ＦＥ型の電子放出素子をマトリクス状に配置した電子源や、このマトリクス状に配置した電子源を用いたディスプレイ（ＦＥＤ）においては、各々の電子放出素子は、複数のＸ方向配線（走査信号が印加される走査配線）の中の１本、及び、複数のＹ方向配線（変調信号が印加される信号配線）の１本に接続される。１ライン毎にいわゆる「線順次駆動」を行う場合には、複数のＸ方向配線の中から所望のＸ方向配線を１本選択して走査信号を印加すると同時に、該走査信号に同期して該選択されたＸ方向配線に接続する複数の電子放出素子のうちの所望の電子放出素子に接続するＹ方向配線に変調信号を印加する。この操作を順次、他のＸ方向配線に対して行うことで、１ライン毎の「線順次駆動」が行われる。尚、「線順次駆動」においては、１ライン毎の駆動に限らず、複数ラインを同時に駆動する場合もある。
【０００８】
この「線順次駆動」においては、非選択の電子放出素子（非選択の走査配線（Ｘ方向配線）に接続された電子放出素子）においては、０Ｖではない電圧（典型的には選択されている電子放出素子に印加されている駆動電圧の半分の電圧）が印加される電子放出素子が存在してしまう場合がある。これは、非選択の走査配線（Ｘ方向配線）に接続された電子放出素子の中には、上記変調信号が印加される信号配線（Ｙ方向配線）に接続された電子放出素子が存在するためである。このような非選択の電子放出素子に印加される、選択時の駆動電圧よりも低い電圧であって、且つ、０Ｖではない電圧が印加された状態を「半選択」状態と呼ぶ。そして、この「半選択」状態の電子放出素子に印加される電圧を「半選択電圧」と呼ぶ。また、「半選択」状態の電子放出素子から放出される電流、及び／または、「半選択」状態の電子放出素子を流れる電流、を「半選択電流」と呼ぶ。そして、選択された電子放出素子から放出される電流、及び／または、選択状態の電子放出素子を流れる電流、を「選択電流」と呼び、上述した「半選択電流」と「選択電流」の比率を「半選択電流比」と呼ぶ。
【０００９】
上述した負の電子親和力を有する半導体ないしは非常に小さな正の電子親和力を有する半導体を用いた電子放出素子を、上述したマトリクス状に配列し、線順次駆動することで、マトリクス型の電子源やテレビ等の画像表示装置に適用しようとすると、上述した「半選択電流」が生じ易い。そのため、テレビ等の画像表示装置に適用した場合には、意図しない画素（発光体）が意図しない強度で発光してしまい、その結果、表示画像のコントラストが下がってしまう。
【００１０】
次に、コントラストに関わる「半選択電流」について説明する。ＦＥ型の電子放出素子からの電界放出電流Ｊは、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍモデルに従い、
【００１１】
【数１】
2006164896.tif 000003
【００１２】
で表される。ここで、Ａ、Ｂは定数、φは障壁の高さ（電子親和力に相当）、Ｖは印加電圧、βは電界増強因子である。ゆえに半選択電流Ｊｈａｌｆは
【００１３】
【数２】
2006164896.tif 000004
【００１４】
となり、半選択電流比は
【００１５】
【数３】
2006164896.tif 000005
【００１６】
と表される。
【００１７】
上述した「半選択電流比」は、表示を行う場合の表示部（発光部）と非表示部（非発光部）とのコントラストに対応するものである。例えばディスプレイにおいては少なくともコントラスト比＝１／１０００をとることが重要となるが、このコントラスト比＝１／１０００を実現する場合において、カソード電極（または電子放出膜）から電界放出された電子の全てが発光体の発光に寄与すると仮定すると、「半選択電流比」は
【００１８】
【数４】
2006164896.tif 000006
【００１９】
となる。
【００２０】
（５）式から明らかなように、コントラスト比＝１／１０００を少なくとも得るためにはＶ、βは小さく、φは大きいほうが良い。また負性電子親和力をもった材料を用いた場合、（５）式を満足することができず、このような電子放出素子を用いた画像表示装置では、充分なコントラストを実現できない。図１４に各φでのＶβとφ１．５／Ｖβの関係を示した。
【００２１】
尚、ここでは、カソード電極（または電子放出膜）から放出された電子が全て放出電流になる場合について述べた。しかし、上記した「半選択」状態において、放出された電子の一部（或いは全て）がゲート電極などに流れてしまう場合においても、装置自体の消費電力が大きくなるだけでなく、いわゆる「線順次駆動」が実質的に行えない状態になってしまうなどの問題が生じる。
【００２２】
また、ここでは、電子放出素子をマトリクス駆動したときの問題を述べたが、上記した負の電子親和力を有する半導体ないしは非常に小さな正の電子親和力を有する半導体を用いた電子放出素子においては、他の問題もある。即ち、上記したような電子放出素子は、非常に低い閾値電界を有するため、画像表示装置などのように、アノード電極と電子放出素子とを対向させて配置する場合には、常に、アノード電極の電位に起因する高電界に晒されることとなる。そのため、単純に、アノード電極と電子放出素子を対向配置してしまうと、例え、カソードとゲート間の印加電圧が０Ｖの非選択の電子放出素子であっても、アノード電極の電位に起因する電界により容易に電子が放出されてしまう場合もある。その結果、上述した線順次駆動時の問題と同様に、オンとオフのコントラストに問題が生じ、結果、画像表示装置として機能できなくなる場合がある。
【００２３】
本発明の課題は、上記問題を解決し、十分なオン・オフ特性を示し、低電圧で高効率な電子放出が可能な電子放出素子の簡易な製造方法を提供することにある。そして、該電子放出素子の製造方法を用いた、電子源および高いコントラストを示す画像表示装置（特にはフラットパネル型のテレビジョン）の製造方法を提供することにある。
【課題を解決するための手段】
【００２４】
本発明は、上記課題を解決するものであり、即ち、電子放出素子の製造方法であって、
各々の表面の少なくとも一部が１０ｎｍ以下の膜厚の絶縁層で覆われた複数の導電性粒子を用意する工程と、
前記複数の導電性粒子の各々を被覆する前記絶縁層の表面にダイポール層を形成する工程とを、有することを特徴とする。
【００２５】
また、上記本発明は、前記絶縁層がカーボンを主体とする層であることをも特徴とする。
【００２６】
また、上記本発明は、前記絶縁層を構成する材料の抵抗率が、１×１０８Ω・ｃｍ以上であることをも特徴とする。
【００２７】
また、上記本発明は、前記絶縁層を構成する材料の抵抗率が、１×１０１４Ω・ｃｍ以下であることをも特徴とする。
【００２８】
また、上記本発明は、前記導電性粒子が金属粒子であることをも特徴とする。
【００２９】
また、上記本発明は、前記複数の導電性粒子の密度が１０４個／ｍｍ２以上であることをも特徴とする。
【００３０】
また、上記本発明は、前記複数の導電性粒子の密度が１０６個／ｍｍ２以上であることをも特徴とする。
【００３１】
また、上記本発明は、前記絶縁層で覆われた複数の導電性粒子を用意する工程が、導電性材料を含む樹脂層を用意する工程と、該導電性材料を含む樹脂層を導電性材料を含む樹脂層を、導電性粒子を含む絶縁層にせしめる工程とを含むことをもその特徴とする。
【００３２】
また、上記本発明は、前記ダイポール層が、前記絶縁層の表面に水素終端処理を行うことにより形成されることをもその特徴とする。
【００３３】
また、本発明は、上記製造方法により製造される電子放出素子を複数有する電子源の製造方法並びに該電子源の製造方法を用いた画像表示装置の製造方法をもその特徴とする。
【発明の効果】
【００３４】
本発明の電子放出素子の製造方法は、充分なオン・オフ特性と低電圧で高効率な電子放出が可能な電界放出型の電子放出素子を、比較的安価でかつ再現性よく簡易に作製するができる。また、本発明の電子放出素子の製造方法を適用することにより、輝度が高く、コントラストの高いディスプレイ（典型的にはフラットパネル型のテレビジョン）を実現することができる。
【発明を実施するための最良の形態】
【００３５】
本発明は、閾値電界（電子を放出し始めるのに必要とする電界強度）が低い電子放出素子を、前述したマトリクス駆動などのように、基板上に複数配列形成して選択的に駆動するに当り、その優れた電子放出特性を生かしつつ、その制御性を向上することができるものである。具体的には、絶縁層中のキャリアの量子学的トンネル現象と、電子放出材料を水素で終端することで低減した真空障壁のトンネル現象とを用いて、電子放出材料から真空中に電子を取り出す電子放出素子の製造方法を提供するものである。
【００３６】
本発明が適用可能な電子放出素子は、基本構成として、（Ａ）カソード電極と、（Ｂ）カソード電極と電気的に接続された複数の導電性粒子と、（Ｃ）導電性粒子の表面の少なくとも一部を覆い、表面にダイポール層を有する絶縁層と、（ｄ）引き出し電極（ゲート電極及び／或いはアノード電極）とを有している。
【００３７】
以下に図面を参照して、本発明が適用可能な電子放出素子の実施の形態を例示的に詳しく説明する。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００３８】
本発明が適用可能な電子放出素子における電子放出原理を単純化して、図１を用いて、説明する。図中、１はカソード電極、２は絶縁層、３は引き出し電極、４は真空障壁、５はダイポール層がその表面に形成された絶縁層２と真空との界面、６は電子である。
【００３９】
尚、カソード電極１から電子６を真空中に引き出すための駆動電圧は、カソード電極１の電位に対して高い電位を引き出し電極３に印加した状態におけるカソード電極１と引き出し電極３との間の電圧である。
【００４０】
図１（ａ）は本発明が適用される電子放出素子における駆動電圧が０［Ｖ］の時のバンドダイヤグラムであり、図１（ｂ）は駆動電圧Ｖ［Ｖ］を印加した時のバンドダイヤグラムである。図１（ａ）において絶縁層２は表面に形成されたダイポール層により分極されδ分電圧が印加された状態になっている。この状態にさらに電圧Ｖ［Ｖ］を印加すると上記絶縁層２のバンドはより急峻にベンディングし、同時に真空障壁４のベンディングもより急峻となる。この状態では絶縁層２の表面における伝導帯よりも、ダイポール層に接する真空障壁４が高い状態になっている〔図１（ｂ）参照。〕。当該状態になると、カソード電極１から注入された電子６は絶縁層２および真空障壁４をトンネリングして真空へ電子放出することができる。尚、本発明が適用される電子放出素子における駆動電圧（カソード電極とゲート電極間の電圧）は好ましくは５０［Ｖ］以下であり、さらに好ましくは５［Ｖ］以上、５０［Ｖ］以下である。
【００４１】
次に、図２を用いて、本発明の電子放出素子の基本構成に照らして、図１（ａ）の状態を説明する。図２においては、図１におけるカソード電極１に電気的に接続する複数の導電性粒子７を設けた場合を示している。図１においては説明を単純化するために複数の導電性粒子７を省いた。図２中、１はカソード電極、７は導電性粒子、２０はダイポール層、２１は炭素原子、２２は水素原子である。導電性粒子７は、カソード電極１と電気的に接続されている。従って、図１（ａ）のバンドダイヤグラムにおいて符号１で示される部材は導電性粒子７と実質的に等価と考えることができる。ここでは各導電性粒子７が直接カソード電極１と接続した例を示しているが、後述するように、導電性粒子７とカソード電極１との間に抵抗層が設けられる場合もある。また、電気的に接続されれば良いので必ずしもカソード電極１と導電性粒子とが直接接触する必要はない。
【００４２】
図２において、導電性粒子７の表面の少なくとも一部は、１０ｎｍ以下の厚みの絶縁層２に覆われている。図２に示す場合においては、各導電性粒子７は完全に絶縁層２によって覆われた形態（絶縁層２に導電性粒子が埋め込まれた形態）を示している。この形態においては、導電性粒子７上の絶縁層２の膜厚の最も薄い部分が１０ｎｍ以下に設定される。尚、本発明においては、絶縁層による導電性粒子の被覆形態は図２に示されるように導電性粒子７が絶縁層２に埋め込まれた形態に限定されるものではない。即ち、図１９や図２０などに示す様に、導電性粒子の各々は少なくともその一部が１０ｎｍ以下の厚みの絶縁層で覆われていれば良い。尚、本発明においては、図２に示した形態および詳しくは後述する図１７や図１９や図２０に示す形態において、導電性粒子７と絶縁層２とをまとめて、「導電性粒子７を含む絶縁層」と呼ぶこともできる。ダイポール層２０は、絶縁層２の表面に形成される。導電性粒子７とダイポール層２０の間の空間的な距離（膜厚）が１０ｎｍ以下の部分が、図１（ａ）の絶縁層２に相当すると解釈できる。
【００４３】
尚、ここでは、ダイポール層２０が、水素２２で絶縁層２の表面（真空との界面）を終端することで構成される場合を示すが、本発明におけるダイポール層２０は、水素２２によって終端されるものに限定されるものではない。また、ここでは、絶縁層２として、カーボン層を用いた例を示しているが、絶縁層２の材料もカーボンに限定されるものではない。しかし、電子放出特性や製造容易性の観点からはカーボン層であることが好ましい。絶縁層２の表面を終端する材料は、絶縁層２に対し、カソード電極１と引き出し電極３との間に電圧を印加していない状態下において、絶縁層２の表面準位を下げるものであればよいが、好ましくは水素が用いられる。また、絶縁層２の表面を終端する材料は、絶縁層２の表面準位を、カソード電極１と引出し電極３との間に電圧を印加していない状態下において、０．５ｅＶ以上好ましくは１ｅＶ以上引き下げるものであることが好ましい。
【００４４】
但し、本発明の適用可能な電子放出素子においては、カソード電極１と引出し電極３との間に駆動電圧を印加している時及び駆動電圧を印加していない時の両方において、絶縁層２の表面の準位は正の電子親和力を示す必要がある。
【００４５】
また、アノード電極に印加される電圧は，一般に５ｋＶ以上３０ｋＶ以下（好ましくは１０ｋＶ以上２５ｋＶ以下）である。そのため、アノード電極と電子放出素子との間に形成される電界強度は、一般に、１×１０５Ｖ／ｃｍ以下と考えられる。従って、この電界強度によって電子放出素子から電子が放出しないようにすることが好ましい。
【００４６】
そのため、ダイポール層が形成された絶縁層２の表面の電子親和力は、絶縁層２の膜厚も考慮して、２．５ｅＶ以上、好ましくは３ｅＶ以上とすることが実用上好ましい。
【００４７】
また、導電性粒子７とダイポール層２０の間に配する絶縁層２の膜厚は、駆動電圧によって決めることができるが、前述した駆動電圧の範囲（５０Ｖ以下）を考慮すると、１０ｎｍ以下に好ましく設定される。また、導電性粒子７とダイポール層２０の間に配する絶縁層２の膜厚の下限としては、駆動時に、カソード電極１から供給された電子６が、トンネルすべき障壁（絶縁層２と真空バリア）を形成していれば良いが、成膜再現性などの観点から好ましくは１ｎｍ以上に設定される。
【００４８】
このように、本発明の適用可能な電子放出素子においては、絶縁層２が常に正の電子親和力を示すことで、従来課題としていた選択時と非選択時での明確な電子放出量のオン・オフの比を確保することができる。
【００４９】
また、図１に示すバンドダイヤグラムを形成するには、理想的には、図２に示す導電性粒子７を用いずに、極めて平坦な表面を備えるカソード電極１の表面上に例えば膜厚１０ｎｍで均一に絶縁層２を形成すれば良い。しかしながら、電子放出点密度（ＥＳＤ：Ｅｍｉｓｓｉｏｎ  Ｓｉｔｅ  Ｄｅｎｓｉｔｙ）を十分に確保し、電子放出量のゆらぎを低減するためには、絶縁層２の膜厚を極めて均一性高く形成する必要があり、また、カソード電極１の表面も極めて平坦であることが要求される。しかしながら、そのような電子放出素子を再現性良く形成するためには、製造工程が複雑になるか、もしくは、製造工程の管理がシビアになり、製造上のコストの増加を招く場合がある。
【００５０】
そこで、図２に示すように、カソード電極１上に、カソード電極と電気的に接続された導電性粒子７を多数配置し、この複数の粒子７に例えば絶縁層２を構成する材料を斜方蒸着するなどすれば、自己整合的に、各導電性粒子７上に１０ｎｍ以下の膜厚の絶縁層２を簡易に形成することができる。
【００５１】
図２の例では、ダイポール層２０は、絶縁層２の表面を水素２２で終端された例を示している。一般に水素原子２２は僅かながら正に分極（δ＋）する。これにより絶縁層２の表面の原子（この場合は炭素原子２１）は僅かながら負に分極（δ−）され、ダイポール層（「電気二重層」と言い換えることもできる）２０が形成されている。
【００５２】
よって図１（ａ）に示すように、本発明が適用可能な電子放出素子においては、カソード電極１と引き出し電極３との間に駆動電圧が印加されていない状態であっても、前記絶縁層２の表面には、電気二重層の電位δ［Ｖ］が印加されているのと等価の状態が形成される。また、図１（ｂ）に示すように、駆動電圧Ｖ［Ｖ］の印加により、絶縁層２の表面の準位降下は進行し、これと連動して、真空障壁４も引き下げられる。本発明においては、絶縁層２の膜厚は駆動電圧Ｖ［Ｖ］によって電子が絶縁層２をトンネルできる膜厚に適宜設定されるが、駆動回路の負担などを考慮して前述のように１０ｎｍ以下に設定される。膜厚が１０ｎｍ以下になると、駆動電圧Ｖ［Ｖ］の印加により、カソード電極１から供給された電子６の、絶縁層２を通りぬける空間的な距離も十分に縮めることができ、結果、トンネル可能な状態となる。
【００５３】
上記したように、駆動電圧Ｖ［Ｖ］の印加に連動して真空障壁４も下げられ、且つその空間的距離も絶縁層２と同様に縮められるため、真空障壁４もトンネル可能な状態となるため、真空への電子放出が実現される。
【００５４】
本発明が適用可能な電子放出素子では、前述のように、電子６は導電性粒子７上の絶縁層２をトンネルすると考えられるので、電子放出点は離散的に存在することとなる。
【００５５】
一般に電子放出素子の電子放出点数が高いほど、揺らぎを低減することができることから、できるだけ電子放出点密度を高めることが望まれる。本発明が適用可能な電子放出素子に求められる電子放出点密度は、テレビジョンなどのディスプレイへの応用を考慮して、少なくとも、１０４個／ｍｍ２以上であり、望ましくは、１０６個／ｍｍ２以上である。
【００５６】
本発明が適用可能な電子放出素子では、導電性粒子７が潜在的な電子放出点となり得ることから、導電性粒子７の数は、少なくとも１０４個／ｍｍ２以上であり、望ましくは、１０６個／ｍｍ２以上である。そして、さらに、１０ｎｍ以下の膜厚の絶縁層２で覆われている導電性粒子７が１０４個／ｍｍ２以上であり、望ましくは、１０６個／ｍｍ２以上である。
【００５７】
本発明が適用可能な電子放出素子においては、様々な形態を採用することができる。図３〜図６にその形態の一例を示す。図中、３１は基板、３２はカソード電極１側から電子を引き出すための引き出し電極として機能するゲート電極、３３はアノード電極である。
【００５８】
図３〜図６に示す例においては、基板３１の表面に、ゲート電極３２とカソード電極１とが間隔をおいて配置されている。そして、カソード電極１が配置された基板３１と対向するように、アノード電極３３を配置することでいわゆる３端子構造の電子放出装置を形成することができる。尚、図３〜６では、説明の簡略化のため、カソード電極１の表面に絶縁層２（およびダイポール層２０）のみが配置されているように図示されているが、実際には、カソード電極１の表面上には、図２や図１７、図１９、図２０などで示した形態と同様に、複数の導電性粒子７（不図示）と該複数の導電性粒子７の各々の表面の少なくとも一部を１０ｎｍ以下の膜厚で覆う絶縁層２とが配置されている。そして、さらに、導電性粒子７の表面を１０ｎｍ以下の厚みで覆う絶縁層２の表面にダイポール層２０が形成されている。
【００５９】
図３〜図６において、Ｖｇはゲート電極３２とカソード電極１との間に印加される電圧である。電子を放出させる際には、カソード電極１の電位はゲート電極３２の電位よりも低く設定される。また、ＶａはＶｇよりも高い電圧であり、カソード電極１とアノード電極３３との間に印加される電圧である。Ｖａは、電子放出装置の駆動時には常にアノード電極３３に印加されていることが好ましい。
【００６０】
図３〜図６の構成において、電子放出素子を駆動させるために、Ｖｇ［Ｖ］、Ｖａ［Ｖ］を印加すると、カソード電極１上の導電性粒子７を含む絶縁層２に強い電界が形成される。その際の等電位面の形状は、Ｖｇ［Ｖ］や絶縁層２の厚さ、形状、絶縁層２の誘電率等により定められる。
【００６１】
導電性粒子７を含む絶縁層２（「電子放出膜」と呼ぶこともできる）に印加される電界がある閾値を超えるとカソード電極１側から電子が放出される。放出された電子はアノード電極３３に向かって加速される。アノード電極３３に蛍光体（不図示）などの電子の衝突によって発光する発光体を設けておけば、発光体を発光させることができる。
【００６２】
尚、図３は、上記した導電性粒子７を含む絶縁層２がカソード電極１表面を実質的に全て覆い、その上に、ダイポール層２０が形成された形態である。また、図４はカソード電極１のゲート電極３２に対向する端部（側面）において、導電性粒子７を含む絶縁層２が基板３１に接しておらず、カソード電極１の下部が一部露出している形態である。図５は導電性粒子７を含む絶縁層２がカソード電極１の上面（アノード電極３３との対向面或いは基板１に対して実質的に平行な表面）のみに配置された形態である。また、図６は、図５の導電性粒子７を含む絶縁層２の端部を、カソード電極１のゲート電極３２と対向する端部（エッジ）から後退させて、カソード電極１のエッジが露出した形態である。電子放出効率（カソード電極１側から放出された電子の総量に対するアノード電極３３に到達した電子の割合）の観点においては、図３の形態＜図４の形態＜図５の形態＜図６の形態のように優れる傾向にある。また、図６の形態においては、導電性粒子７を含む絶縁層２に印加される電界強度の均一性が図３〜図５の形態に比べて高いので、放出電流分布の均一性の観点でも、図３〜図５の形態より優れるので特に好ましい。
【００６３】
尚、上記した例においては、３端子構造としたが、図３〜図６に示した構成からゲート電極３２を省き、いわゆる２端子構造とすることもできる。この場合には、アノード電極が引き出し電極としての機能を担う。また、図３〜図６においては、ゲート電極３２をカソード電極１と同一基板上に配置したが、いわゆるスピント型のように、ゲート電極３２をカソード電極１とアノード電極３３との間で、且つ、カソード電極１の上方に配置する形態を採用することもできる。このような形態においては、ゲート電極３２に、カソード電極１側から放出された電子が通過できる開口部（いわゆる「ゲートホール」）を形成しておく。このような開口部を有するゲート電極を用いる場合には、例えば以下のような形態を採用することができる。即ち、カソード電極１上に、カソード電極の少なくとも一部（導電性粒子７を含む絶縁層２の少なくとも一部）が露出する開口を備える絶縁層を設け、この絶縁層の開口と連通するように、開口を備えるゲート電極を絶縁層の上に配置させる形態を採用することができる。
【００６４】
また、図３〜図６などにおいて示した形態などの３端子構造においては、ゲート電極３２およびアノード電極３３の双方により作り出される複合電界によって、カソード電極１側から電子を放出させることもできる。このような場合においては、ゲート電極３２とアノード電極３３とが、引き出し電極の機能を有することになる。尚、本発明の電子放出素子は、典型的には、絶縁層２の表面と引き出し電極との間（絶縁層２は非常に薄いので実効的には「カソード電極１と引き出し電極との間」と見なすことができる）に、１×１０６Ｖ／ｃｍ未満の低い電界を印加することで電子を放出し得る。
【００６５】
尚、本発明が適用可能な電子放出素子においては、カソード電極１の表面は、平坦であることが好ましいが、多少の凹凸を備えていても良い。また、同様に、導電性粒子７を含む絶縁層２の最表面の形状は、平坦であっても導電性粒子７の直径以下の凹凸を有していてもよい。しかしながら、絶縁層２の最表面は平坦である方が放出された電子の拡散を抑えることができる。そのため、複数の導電性粒子７の各々は絶縁層中に完全に埋め込まれていることが好ましく、そして、実用上、絶縁層の最表面の表面粗さが導電性粒子７の平均粒径よりも小さい値の表面粗さに収まっていることが電子ビームの集束性の観点から好ましい。
【００６６】
次に、上述した電子放出素子の製造方法の一例を図７を用いて説明する。尚、図７では、説明の簡略化のため、カソード電極１の表面に絶縁層２（およびダイポール層２０）のみが配置されているように図示している（図７（ｅ））。しかしながら、実際には、カソード電極１の表面上には、図２や図１７、図１９、図２０などで示した形態と同様に、複数の導電性粒子７（不図示）と該複数の導電性粒子７の各々の表面の少なくとも一部を１０ｎｍ以下の膜厚で覆う絶縁層２とが配置されている。そして、導電性粒子７の表面を１０ｎｍ以下の厚みで覆う絶縁層２の表面にダイポール層２０が形成される。
【００６７】
（工程１）
予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、基板表面にＳｉＯ２を積層した積層体、セラミックスなどから構成される絶縁性基板のうち、いずれか一つを基板３１として用い、基板３１上に電極層７１を積層する。
【００６８】
電極層７１は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。電極層７１の材料は、例えば、金属または合金材料から選択することができる。そして上記金属としては、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄを用いることができる。電極層７１の厚さとしては、１０ｎｍ以上１００μｍ以下の範囲で設定され、好ましくは１００ｎｍ以上１０μｍ以下の範囲で選択される。
【００６９】
（工程２）
図７（ａ）に示すように電極層７１上に導電性粒子７を含む絶縁層２を形成する。
【００７０】
導電性粒子を含む絶縁層２を形成する工程としては、
（工程２−Ａ）導電性粒子７と絶縁層２とを別々に形成する方法、
（工程２−Ｂ）絶縁層２中に導電性粒子７を配置する方法、
（工程２−Ｃ）導電性粒子７と絶縁層３とを同時に形成する方法
のいずれかを採用することができる。
【００７１】
導電性粒子７の材料は、電極層７１を構成する材料と同じであっても、異なってもよい。導電性粒子７の材料としては、金属または合金を選択することができる。上記金属としては、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄの中から採用することができる。
【００７２】
導電性粒子７の形状は、真球状であっても、そうでなくとも良い。図２０に示すような、導電性粒子７の表面が角張っている形状でもよい。用いる導電性粒子７の大きさは、その平均粒径（平均直径）が、１ｎｍ以上１μｍ以下の範囲で設定され、好ましくは３ｎｍ以上１００ｎｍ以下の範囲で設定される。上記平均粒径は、各粒子の断面における最大の長さの平均とすることができる。
【００７３】
絶縁層２は、導電性粒子７の全体を覆っていてもよいが、少なくともその一部を覆っている。導電性粒子７を覆う絶縁層２は、電子がトンネルする程度の膜厚を備える。具体的には前述したように導電性粒子７上において１０ｎｍ以下の膜厚の部分を備えており、好ましくは１ｎｍ以上１０ｎｍ以下の範囲の膜厚の部分を導電性粒子７上に設ける。
【００７４】
絶縁層２の材料は、基本的にはどのような材料でも良いが、電界集中だけを考えると誘電率が小さい材料ほど好ましい。絶縁層２の材料の抵抗率の実用的な範囲としては１×１０８Ωｃｍ以上が好ましく、さらには１×１０１４Ωｃｍ以下が好ましい。具体的な材料としては、好ましくは、炭素が用いられる。但し、前述したように、絶縁層２の抵抗は高く、実質的に絶縁体として機能することは重要である。そのため、上記絶縁層２の主体が、例えばダイアモンドライクカーボン（ＤＬＣ）、アモルファスカーボン、金属の窒化物、金属の酸化物、金属の炭化物などを用いることができる。絶縁層２の材料として炭素を用いる場合は、ｓｐ３結合を含む炭素膜や水素結合を有する炭素膜を用いると絶縁層２の絶縁性が向上するので好ましい。特にｓｐ３炭素を主成分とすることが好ましい。但し、ｓｐ３結合を含む結晶性ダイアモンド（典型的には単結晶ダイアモンド）の中にはＮＥＡを示す結晶面を備える場合があるので、そのような結晶性のダイアモンドからなる炭素膜を上記絶縁層２に用いることは好ましくない。そのため、ダイアモンドを上記絶縁層２に用いる場合には、上記したＮＥＡを示す表面を備えていないあるいは実質的にＮＥＡを示す表面を備えていないダイアモンドライクカーボン膜やアモルファスカーボン膜などのアモルファス性を有するカーボン膜を用いることが好ましい。
【００７５】
上記した（工程２−Ａ）の方法においては、複数の導電性粒子７を電極層７１上に配置し、その上に絶縁層２を成膜する手法を採用することができる。例えば、以下のような手法により上記した（工程２−Ａ）の方法を実現することができる。
【００７６】
（工程２−Ａ−１）
まず、電極層７１上に、一般的な蒸着法やスパッタ法を用いて導電性粒子７を形成する。尚、導電性粒子７を構成する材料を膜状に形成した後に、この膜を粒状化させてもよい。粒状化は、例えば、導電性粒子７を構成する材料の膜をアニールやプラズマ照射することで行うことができる。
【００７７】
（工程２−Ａ−２）
そして、続いて、絶縁層２を、蒸着法、スパッタ法、プラズマＣＶＤ法、ＨＦ−ＣＶＤ（ホットフィラメントＣＶＤ）法を用いて成膜する。また、導電性粒子７上の絶縁層２に膜厚分布を積極的に形成する目的で、斜方蒸着法を利用することもできる。このように絶縁層２の成膜を行うことで、導電性粒子７の形状を利用して、その表面に堆積する絶縁層２の膜厚に分布を与えることができる。その結果、各導電性粒子７の表面に自己整合的に膜厚が１０ｎｍ以下の絶縁層を形成することができる。
【００７８】
また、上記した（工程２−Ｂ）の方法においては、予め形成した絶縁層中に、金属イオンを注入し、その後に、絶縁層ごと加熱するなどして、注入した金属イオンを導電性粒子７にせしめる方法を採用することができる。
【００７９】
また、上記した（工程２−Ｃ）の方法においては、絶縁層２を構成する材料を含む溶液に導電性粒子７を分散させて導電性粒子７の分散液を用意し、この分散液を塗布、乾燥（焼成）する方法を採用することができる。
【００８０】
分散液の塗布方法としては、各種印刷法（スクリーン印刷、オフセット印刷、フレキソ印刷）、スピンナー法、ディッピング法、スプレー法、スタンプ法、ローリング法、スリットコーター法、インクジェット法を採用することができる。
【００８１】
また、上記した（工程２−Ｃ）の方法に分類される別の方法としては、絶縁層の前駆体としての樹脂層を形成し、この樹脂層に導電性粒子７を構成する材料を含む液体（典型的には金属溶液）を接触させて樹脂層に上記材料を吸収させた後、樹脂層を乾燥（焼成）させる方法を採用することができる。
【００８２】
樹脂層は感光性樹脂層であることが好ましく、樹脂構造中に感光基を有するタイプや、樹脂に感光剤が混合されたタイプを用いることができる。また、樹脂層に導電性粒子７を構成する材料を含ませる（吸収させる）ためには、樹脂層としてイオン交換可能な樹脂を用いることが好ましい。そして、導電性粒子７を構成する材料を含む液体としては、イオン交換可能な金属を有した溶液であることが好ましい、また、特には、金属の錯化合物の溶液であることが好ましい。
【００８３】
導電性粒子７を構成する材料を樹脂に含ませる（吸収させる）方法としては、導電性粒子７を構成する材料を含む溶液に樹脂層を浸漬させる方法（ディッピング法）や、導電性粒子７を構成する材料を含む溶液を樹脂層に付与する方法（スプレー法やスピンコート法）などを用いることができる。
【００８４】
樹脂層は、導電性粒子７を構成する材料を含ませた後、焼成することによって、樹脂中の有機成分が分解されて樹脂が無機化（カーボン化（アモルファスカーボンに変化））することで絶縁層２が形成されると共に、樹脂層中に含まれた導電性粒子７を構成する材料を粒子化させることができる。
【００８５】
導電性粒子７を覆う絶縁層２の膜厚を１０ｎｍ以下に制御する方法としては、絶縁層の成膜時の条件（例えば堆積レート）で制御する方法や、絶縁層２を形成した後に絶縁層を所望の厚みまでエッチングする方法や、絶縁層中に含まれる導電性粒子を構成する材料の濃度で制御する方法や、絶縁層中の導電性粒子の粒径で制御する方法などがある。
【００８６】
（工程３）
電極層７１をカソード電極１とゲート電極３２に分離するため、フォトレジスト７２のパターニングを行う〔図７（ｂ）〕。
【００８７】
（工程４）
エッチング処理を行い、図７（ｃ）に示すように、電極層７１を２つの電極（ゲート電極３２とカソード電極１）に分離する。電極層７１及び絶縁層２のエッチング工程では、平滑且つ垂直、或いは平滑且つテーパー形状であるようなエッチング面を形成することが望ましい。エッチング方法はそれぞれの材料に応じて選択すれば良い。エッチングは、ドライエッチングでもウエットエッチングでも構わない。通常、開口部（凹部）７３の幅Ｗは電子放出素子を構成する材料や抵抗値、電子放出素子の材料の仕事関数と駆動電圧、必要とする電子放出ビームの形状により適宜設定される。また、ゲート電極３２とカソード電極１との間隔Ｗは１００ｎｍ以上１００μｍ以下に好ましくは設定される。
【００８８】
尚、カソード電極１とゲート電極３２間に露出する基板３１の表面は、図７（ｃ）に示すように、掘り込むことが好ましい。このように、カソード電極１とゲート電極３２間の基板１表面を凹状にする（凹部）ことで、電子放出素子として駆動した際のカソード電極１とゲート電極３２との間の沿面距離を実効的に長くすることができ、また、カソード電極１とゲート電極３２間のリーク電流を低減することができる。
【００８９】
（工程５）
図７（ｄ）に示すように、レジスト７２を除去する。
【００９０】
（工程６）
最後に絶縁層２の表面にダイポール層２０を形成する。
【００９１】
ダイポール層２０は、例えば絶縁層２の表面を水素で終端することで行うことができる。図７（ｅ）では、その一例として水素と炭化水素ガスとを含む雰囲気７４中で加熱することによって行う場合を示している。また、炭化水素ガスとしては、特にアセチレンガス、エチレンガス、メタンガス等、鎖状炭化水素が好ましい。
【００９２】
尚、ここで説明した形態においては、カソード電極１及びゲート電極３２の双方の表面にダイポール層２０を有する絶縁層２を形成する例を示しているが、好ましくは、カソード電極１上だけにダイポール層２０を有する絶縁層２を形成する。
【００９３】
また、本発明が適用可能な電子放出素子においては、図１５（ｅ）または図１６（ｈ）の示す様に、カソード電極１と絶縁層２との間に抵抗層１６１を配置することもできる。上記抵抗層１６１を加えることで、電子放出時の放出電流量の時間的変化が軽減される効果がある。詳細な作製方法などは後述する実施例において説明する。
【００９４】
抵抗層１６１の膜厚は、１０ｎｍ以上１μｍ以下であり、好ましくは、１０ｎｍ以上５００ｎｍ以下である。上記厚みの範囲における抵抗層１６１の抵抗値は、１×１０５Ω以上１×１０８Ω以下の範囲から選択され、実用的には、１×１０６Ω以上１×１０７Ω以下の範囲が選択される。抵抗層の材料としては、ＤＬＣ（ダイアモンドライクカーボン）、アモルファスカーボン、ドーピングされたアモルファスシリコンなどを用いることができるが、これらの材料に限定されるものではない。
【００９５】
次に本発明の適用可能な電子放出素子の応用例について以下に述べる。本発明の電子放出素子の複数個を基体上に配列し、例えば電子源、さらには画像表示装置が構成できる。
【００９６】
電子放出素子の配列については、種々のものを採用することができる。一例としては、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子を構成するカソード電極或いはゲート電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子を構成するカソード電極或いはゲート電極の他方を、Ｙ方向の配線に共通に接続するいわゆるマトリクス配置がある。
【００９７】
以下、本発明を適用可能な電子放出素子を複数配して得られるマトリクス配置の電子源について、図８を用いて説明する。図８において、８１は電子源基体、８２はＸ方向配線、８３はＹ方向配線である。８４は本発明の電子放出素子、８５は開口部である。ここで説明する本発明の電子放出素子においては、電子放出膜を有するカソード電極１上に、開口部８５を有するゲート電極３２を配置した形態の例である。
【００９８】
ｍ本のＸ方向配線８２は、Ｄｘ１、Ｄｘ２…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線８３は、Ｄｙ１、Ｄｙ２…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線８２と同様に形成される。これらｍ本のＸ方向配線８２とｎ本のＹ方向配線８３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ、ｎは共に正の整数）。
【００９９】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ２等で構成される。Ｘ方向配線８２とＹ方向配線８３のそれぞれの端部は、外部回路との接続端子として用いられる。
【０１００】
各々の電子放出素子８４を構成する電極（即ち、カソード電極１、ゲート電極３２）は、ｍ本のＸ方向配線８２のうちの１本と、ｎ本のＹ方向配線８３のうちの１本とに電気的に接続されている。
【０１０１】
Ｘ方向配線８２とＹ方向配線８３を構成する材料、及びカソード電極１、ゲート電極３２を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。カソード電極１、ゲート電極３２を構成する材料と配線材料が同一である場合には、配線８２及び８３はそれぞれ、カソード電極１またはゲート電極３２ということもできる。
【０１０２】
Ｘ方向配線８２には、Ｘ方向に配列した電子放出素子８４の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線８３には、Ｙ方向に配列した電子放出素子８４の各列を入力信号に応じて変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。尚、ここではゲート電極３２に走査信号を印加し、カソード電極１に変調信号を印加した例を示したが、ゲート電極３２に変調信号を印加し、カソード電極１に走査信号を印加する形態であってもよい。
【０１０３】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図９を用いて説明する。図９は、画像表示装置の表示パネルの一例を示す模式図である。図９において用いた符号のうち、図８で用いた符合と同じ符号で示した部材は、図８で説明した部材と同じである。
【０１０４】
図９において、８１は本発明の電子放出素子８４を複数配した電子源基体、９１は電子源基体８１を固定したリアプレート、９６はガラスなどの透明な基体９３の内面に、蛍光膜９４とメタルバック９５等からなる画像形成部材が形成されたフェースプレートである。９２は支持枠であり、支持枠９２には、リアプレート９１、フェースプレート９６がフリットガラス等を用いて接続されている。９７は外囲器（パネル）である。
【０１０５】
外囲器９７は、上述の如く、フェースプレート９６、支持枠９２、リアプレート９１で構成される。リアプレート９１は主に基体８１の強度を補強する目的で設けられるため、基体８１自体で十分な強度を持つ場合は別体のリアプレート９１は不要とすることができる。即ち、基体８１に直接支持枠９２を封着し、フェースプレート９６、支持枠９２及び基体８１で外囲器９７を構成しても良い。一方、フェースプレート９６、リアプレート９１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器９７を構成することもできる。
【０１０６】
次に、封着工程を施した外囲器を封止する。封止工程は、外囲器９７を加熱しながら、排気装置により排気管（不図示）を通じて外囲器９７内部を排気した後、排気管を封じきることによって行われる。外囲器９７の封止後の圧力を維持するために、ゲッター処理を行うこともできる。ゲッターとしてはＢａ等の蒸発型や、非蒸発型を用いることができる。また、ここでは、封着後に排気管を封止する方法を示したが、真空チャンバー中で上記封着工程を行えば、上記封止工程を封着工程後に設ける必要はなく、さらには排気管自体が必要なくなる。
【０１０７】
以上の工程によって製造されたマトリクス配置の電子源を用いて構成した画像表示装置は、各電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することにより、所望の電子放出素子から電子を放出させることができる。また、高圧端子９８を介してメタルバック９５、或いは透明電極（不図示）に高圧Ｖａ（好ましくは１０ｋＶ以上２５ｋＶ以下）を印加して、電子ビームを加速する。加速された電子は、蛍光膜９４に衝突し、発光が生じて画像が形成される。
【０１０８】
また、図９を用いて説明した本発明のディスプレイパネル（画像表示装置）９７を用いて、情報表示再生装置を構成することができる。
【０１０９】
情報表示再生装置は、具体的には、テレビジョン放送などの放送信号を受信する受信装置と、受信した信号を選曲するチューナーとを備え、選曲した信号に含まれる映像情報、文字情報および音声情報の少なくとも１つを、ディスプレイパネルに出力してディスプレイパネルのスクリーンに表示および／あるいは再生させる。この構成によりテレビジョンなどの情報表示再生装置を構成することができる。勿論、放送信号がエンコードされている場合には、本発明の情報表示再生装置はデコーダーも含むことができる。また、音声信号については、別途設けたスピーカーなどの音声再生手段に出力して、ディスプレイパネルに表示される映像情報や文字情報と同期させて再生する。
【０１１０】
ここで述べた情報表示再生装置の構成は、一例であり、本発明の技術思想に基づいて種々の変形が可能である。また、本発明の情報表示再生装置は、テレビ会議システムやコンピュータ等のシステムと接続することで、様々な情報表示再生装置を構成することができる。
【実施例】
【０１１１】
以下、本発明の実施例を詳細に説明する。
【０１１２】
［実施例１］
図１７に示す製造方法に従って、電子放出膜を作製した。
【０１１３】
基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＴｉＮを成膜した〔図１７（ａ）〕。成膜条件は、
Ｒｆ電源：１３．５６ＭＨｚ
Ｒｆパワー：７．７Ｗ／ｃｍ２
ガス圧：０．６Ｐａ
雰囲気ガス：Ｎ２／Ａｒ（Ｎ２：１０％）
基板温度：室温
ターゲット：Ｔｉ
である。
【０１１４】
次いで、図１７（ｂ）に示すように、前記カソード電極１上に、以下の条件のスパッタ法にて、Ｐｔの導電性粒子７を形成した。
Ｒｆ電源：１３．５６Ｈｚ
Ｒｆパワー：３００Ｗ
雰囲気ガス：Ａｒ
基板温度：１５０℃
ターゲット：Ｐｔ
この後、カソード電極１の表面を電子顕微鏡にて観察すると、平均粒径が１０ｎｍのＰｔ微粒子が８×１０５個／ｍｍ２の密度でカソード電極１上に形成されていた。
【０１１５】
次いでスパッタ法により炭素膜をカソード電極１および導電性粒子７上に４ｎｍ堆積し、絶縁層２を形成した〔図１８（ｃ）〕。ターゲットとしてグラファイトターゲットを用い、アルゴンと水素雰囲気中で成膜を行った。
【０１１６】
この後、カソード電極１上を電子顕微鏡にて観察すると、絶縁層２である炭素膜が導電性粒子７上およびカソード電極１上を被覆していた。
【０１１７】
次に、上記絶縁層２を、メタンと水素の混合ガス雰囲気中で熱処理し、表面にダイポール層２０を形成した〔図１７（ｄ）。熱処理条件を以下に示す。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０ｍｉｎ
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：６．６５ＫＰａ
【０１１８】
上記製造方法で得られた、ダイポール層２０を備えた絶縁層２の二次電子エネルギー分光スペクトラム（以下、「ＳＥＳ」と略記する）を図１０（ａ）に模式的に示す。
【０１１９】
ＳＥＳは試料に電子線を照射し、その際放出される二次電子のエネルギー分布を測定するもので、ＳＥＳの切片から測定試料の仕事関数を見積もることができる。
【０１２０】
また、図１０（ｂ）に、リファレンスとしてのダイアモンドライクカーボン（ＤＬＣ）膜のＳＥＳを模式的に示す。尚、図１０（ｂ）のＡは、ＤＬＣ膜のＳＥＳで、図１０（ｂ）のＢはＤＬＣ膜に２Ｖをバイアス印加した状態で測定したＳＥＳである。図１０（ｂ）に示されるように、ＤＬＣ膜の表面に電位が印加されると、その見かけ上の仕事関数は与えられた電位分だけ減少していることがわかる。
【０１２１】
本発明の電子放出素子においては、絶縁層表面に形成されたダイポール層によりバンドがベンディングし、電子が放出されやすくなるわけであり、そのようなことが実際におきていれば、試料のＳＥＳは、図１０（ｂ）のように、あたかも表面に電位を印加しているような測定結果が得られるはずである。
【０１２２】
図１０（ａ）のＤは本実施例で作製した、ダイポール層を備えた絶縁層のＳＥＳであり、図１０（ａ）のＣは本実施例において、絶縁層表面の熱処理だけを行わなかった、ダイポール層を有していない絶縁層のＳＥＳである。図１０（ａ）において、そのＳＥＳから見積もられる仕事関数は、上記熱処理で約２ｅＶ減少している。図１０（ｂ）の結果とあわせて考察すると、熱処理により図２で説明したように絶縁層表面が水素により化学修飾され、ダイポール層が形成されたため、仕事関数が減少していると考えることができる。
【０１２３】
次に、本実施例で作製した絶縁層の電子放出特性を測定した。本実施例で作製した絶縁層から離れて、アノード電極（面積は１ｍｍ２）を対向して配置し、アノード電極とカソード電極との間に駆動電圧を印加した。この時の電圧電流特性を図１１に示す。尚、横軸は電界強度、縦軸は放出電流密度である。図１１においてＡは本実施例で作製した、ダイポール層を備えた絶縁層の電圧電流特性であり、Ｂはメタンと水素との雰囲気下での熱処理を行わなかった、ダイポール層を持たない絶縁層の電圧電流特性である。
【０１２４】
本実施例で作製された、導電性粒子７上にダイポール層２０を備えた絶縁層２を有した電子放出素子は明確な閾値電界を有し、低い電界強度で電子を放出する、良好な電子放出特性を示すことが確認できた。また、電子放出密度も多く、ゆらぎの小さな電子放出膜となっていた。
【０１２５】
［実施例２］
図１７に示した製造方法に沿って、本発明にかかるダイポール層２０を備えた導電性粒子７を含む絶縁層２を作製した。
【０１２６】
基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＷを成膜した〔図１８（ａ）〕。
【０１２７】
次いで、図１７（ｂ）に示すように、前記カソード電極１上に、以下の条件のスパッタ法にて、Ｃｏの導電性粒子７を形成した。
Ｒｆ電源：１３．５６Ｈｚ
Ｒｆパワー：３００Ｗ
雰囲気ガス：Ａｒ
基板温度：１５０℃
ターゲット：Ｃｏ
【０１２８】
この後、カソード電極１の表面を、電子顕微鏡にて観察すると、平均粒径が６ｎｍのＣｏ微粒子が１×１０６個／ｍｍ２観察された。
【０１２９】
次いでスパッタ法によりＳｉＯ２をカソード電極１上に５ｎｍ堆積して絶縁層２を形成した〔図１７（ｃ）〕。雰囲気ガスはＡｒとＯ２ガスの１／１の混合ガスを用いた。条件を以下に示す。
Ｒｆ電源：１３．５６ＭＨｚ
Ｒｆパワー：１１０Ｗ／ｃｍ２
基板温度：３００℃
ターゲット：ＳｉＯ２
【０１３０】
次に、メタンと水素の混合ガス雰囲気中で基板の加熱処理を行い、絶縁層２表面にダイポール層２０を形成した〔図１７（ｄ）〕。熱処理条件を以下に示す。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０ｍｉｎ
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：７ＫＰａ
【０１３１】
このようにして作製した電子放出特性を測定した。上記ダイポール層を備えた絶縁層から離れて、アノード電極を対向して配置し、アノード電極とカソード電極との間に駆動電圧を印加した。その結果、実施例１と同様に、明確な閾値を持ち、低い電界強度で電子を放出する、良好な電子放出特性を得ることができた。
【０１３２】
［実施例３］
実施例１と同様に、基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＴｉＮを成膜した。
【０１３３】
次いで、前記カソード電極１上に、下記条件のスパッタ法にて、厚さ１５ｎｍのＰｔ薄膜を形成した。
Ｒｆ電源：１３．５６Ｈｚ
Ｒｆパワー：３００Ｗ
雰囲気ガス：Ａｒ
基板温度：室温
ターゲット：Ｐｔ
【０１３４】
その後Ｐｔ膜を水素雰囲気で加熱して、粒子化させた。カソード電極１の表面を観察すると、平均粒径が２０ｎｍのＰｔ粒子７が４×１０７個／ｍｍ２の密度でカソード電極１上に形成されていた。
【０１３５】
次いで斜方蒸着法により炭素膜をカソード電極１上およびＰｔ粒子７上に成膜し、炭素膜からなる絶縁層２を形成した。炭素膜は導電性粒子７上およびカソード電極１上に被覆されたが、図１９に示すように、Ｐｔの導電性粒子の影になった領域にはほとんど成膜されず、Ｐｔからなる導電性粒子７上に１０ｎｍ以下の膜厚の絶縁層２が形成できた。
【０１３６】
次に、上記Ｐｔの導電性粒子上に形成された絶縁層２を、実施例１と同様にメタンと水素の混合ガス雰囲気中で熱処理することで、絶縁層２の表面を水素で終端することで構成されたダイポール層２０を形成した。
【０１３７】
本実施例の示す製造方法で作製された電子放出膜は、良好な電子放出特性を示すことが確認できた。また、実施例１より電子放出点密度も多くすることができた。
【０１３８】
［実施例４］
実施例１と同様に、基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＴｉＮを成膜した。
【０１３９】
次いで、前記カソード電極１上に、予め用意してあったＰｄ−Ｃｏ合金の導電性粒子７の分散液を塗布した。その後、溶媒を加熱除去し、カソード電極１上にＰｄ−Ｃｏ合金の導電性粒子７を形成した。上記工程により形成されたＰｄ−Ｃｏ合金の導電性粒子７は、短軸５ｎｍ、長軸１５ｎｍの異方性のある導電性粒子であった（図２０参照）。
【０１４０】
次いで下記条件のホットフィラメント−ＣＶＤ法により、絶縁層２としてのＤＬＣ膜をカソード電極１および導電性粒子７上に形成した。
ガス：ＣＨ４
ガス圧：２６７ｍＰａ
基板温度：室温
基板バイアス：−５０Ｖ
フィラメント温度：２１００℃
【０１４１】
ＤＬＣ膜は導電性粒子７上およびカソード電極１上に被覆されたが、図２０に示すように、ＰｄとＣｏとの合金からなる導電性粒子７上に最大で６ｎｍである膜厚の絶縁層２が形成できた。
【０１４２】
次に、実施例１と同様にメタンと水素の混合ガス雰囲気中で熱処理し、絶縁層２の表面を水素で終端することで構成されたダイポール層２０を形成した。本実施例の示す製造方法で作製された電子放出膜は、３×１０５個／ｍｍ２の高い電子放出点密度の良好な電子放出特性を示すことが確認できた。
【０１４３】
［実施例５］
実施例１と同様に、基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＴｉＮを成膜した。
【０１４４】
ついで、カソード電極１上に、以下の条件のＨＦ−ＣＶＤ法で、絶縁層２としてＤＬＣ膜を４０ｎｍ堆積した。
ガス：ＣＨ４
基板温度：室温
基板バイアス：−５０Ｖ
フィラメント温度：２１００℃
【０１４５】
ついでイオン注入法でＤＬＣ膜にコバルトを２５ｋｅＶ、ドーズ量５×１０１６個／ｃｍ２で注入した。
【０１４６】
ついで、このコバルトを注入したＤＬＣ膜を、水素雰囲気で６５０℃でアニールすることで、注入したコバルトを導電性粒子化し、Ｃｏからなる導電性粒子を多数含む絶縁層を形成した。
【０１４７】
この膜を、透過型電子顕微鏡で観察したところ、４０ｎｍの膜厚のうち、表面から１５ｎｍの深さの箇所よりも下の箇所（カソード電極側）に粒径が４ｎｍであるコバルトの粒子を観察された。これは、イオン注入の分布が注入時のエネルギーに依存して、金属濃度の分布ができることによるものである。
【０１４８】
ついで、上記ＤＬＣ膜を、その表面から、ドライエッチングで、１０ｎｍの深さまで除去した。
【０１４９】
その後、上記エッチング処理したＤＬＣ膜を、実施例１と同様にメタンと水素の混合ガス雰囲気中で熱処理し、絶縁層（ＤＬＣ膜）の表面を水素で終端することで構成されたダイポール層２０を形成した。
【０１５０】
本実施例で形成した電子放出膜は、実施例１と同様に、良好な電子放出特性を示した。
【０１５１】
また、ドライエッチング量を調整することにより、より低電圧で電子を放出させることも、また、ＥＳＤをより多くすることも可能であることがわかった。
【０１５２】
［実施例６］
実施例１と同様に、基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＴｉＮを成膜した。図１８（ａ）
次いで、図１８（ｂ）に示すように、感光性樹脂膜２０１をカソード電極上に成膜し、ホットプレートで加熱することで乾燥した。
【０１５３】
次いで、ネガフォトマスクを用い、露光した。次に、現像し、所望形状の樹脂パターンを得た（図１８（ｃ））。
【０１５４】
次いで、この樹脂パターンを形成した基板３１を、Ｐｔ錯体溶液に浸漬した。その後、基板３１を引き上げ、洗浄し、乾燥した（図１８（ｄ））。
【０１５５】
次いで、６００℃で、真空中で、加熱処理を施した。得られた膜は、膜中に４ｎｍのＰｔ粒子を多数含むカーボン膜２０４であった。膜中のＰｔ濃度は、１２ａｔｍ％で、膜厚は１５ｎｍであった（図１８（ｅ））。
【０１５６】
本構成では、加熱処理時には感光性樹脂膜を絶縁性のカーボン膜に変質させており、また、Ｐｔ錯体溶液に樹脂膜を浸漬させたことで樹脂膜中に含まれたＰｔは、上記加熱処理によって、カーボン膜内でＰｔ導電性粒子になった。
【０１５７】
ついで、図１８（ｆ）に示すようにメタンと水素の混合ガス雰囲気中で熱処理することで、絶縁層（カーボン膜）の表面を水素で終端することで構成されたダイポール層２０を形成した。
【０１５８】
本実施例で作製された膜では、実施例１と同様に良好な電子放出特性を示した。
【０１５９】
［実施例７］
図７に示した製造工程に沿って電子放出素子を作製した。
【０１６０】
（工程１）
基板３１に石英を用い、十分洗浄を行った後スパッタ法により電極層７１として厚さ５００ｎｍのＴｉＮを形成した。
【０１６１】
（工程２）実施例６で示した方法で、Ｐｔ導電性粒子７を多数含むカーボン層２を形成した。図７（ａ）
【０１６２】
（工程３）
次に、図７（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２）を形成した。
【０１６３】
（工程４）
図７（ｃ）に示すように、マスクパターンをマスクとしてＰｔ導電性粒子７を多数含むカーボン膜とＴｉＮ電極を連続してドライエッチングした。尚、ゲート電極−カソード電極の熱処理時にごく僅かながら生成されるカーボンによるリークを低減させるためにエッチングは石英も多少エッチングされる程度の多少オーバーエッチングぎみで行った。
【０１６４】
（工程５）
図７（ｄ）に示すように、マスクパターンを完全に除去した。
【０１６５】
（工程６）
最後に図７（ｅ）に示すように、メタンと水素の混合ガス雰囲気中で基板加熱処理を行い、カーボン膜からなる絶縁層２表面にダイポール層２０を形成し、電子放出素子を完成させた。熱処理条件を以下に示す。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０ｍｉｎ
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：６ＫＰａ
【０１６６】
以上のようにして作製した電子放出素子の上方に、図３のようにアノード電極３３を配置して、カソード電極１とゲート電極３２との間、及びアノード電極３３に電圧を印加し駆動した。図１２は電子放出素子の電圧電流特性のグラフである。本実施例の電子放出素子では、低電圧で電子を放出することができ、且つ、明確な閾値をもつことができた。実際の駆動電圧としては、Ｖｇ（カソード電極１とゲート電極３２間に印加する電圧）＝２０［Ｖ］、Ｖａ（アノード電極３３とカソード電極１との間に印加する電圧）＝１０ｋＶであった。
【０１６７】
［実施例８］
実施例７で作製した電子放出素子を用いて画像表示装置を作製した。
【０１６８】
実施例７で形成した電子放出素子を１００×１００のマトリクス状に配置して電子源を構成した。配線の構造は、図８のようにＸ側の配線８２をカソード電極１に、Ｙ側の配線８３をゲート電極３２に接続した。尚、図８においては、電子放出素子８４は、カソード電極１上に開口部８５を有するゲート電極３２を配置した模式図で示しているが、本例の画像表示装置の電子放出素子はこれには該当しない。本実施例は、電子放出素子の構造（実施例３で示した構造）を除いて図８に模式的に示した構成と同じである。本例の電子放出素子は、横３００μｍ、縦３００μｍのピッチで配置した。各電子放出素子の上方に、赤、青、緑に発光する蛍光体の中のいずれかの蛍光体を配置した。
【０１６９】
そして、上記電子源を線順次駆動することによって、画像を表示したところ、コントラストに優れた、高輝度・高精細な画像表示装置を行うことができた。
【０１７０】
［実施例９］
（工程１）
先ず、図１５（ａ）に示すように、基板３１に石英を用い、十分洗浄を行った後スパッタ法により電極層７１として厚さ５００ｎｍのＴｉＮを形成した。
【０１７１】
（工程２）
次に、抵抗層１６１として、厚さ５０ｎｍのカーボンをスパッタ法により成膜した。このときのカーボンは、抵抗値として、１×１０６Ωとなるように調整した。
ターゲット：グラファイト
ガス：Ａｒ
ｒ．ｆ．パワー：５００Ｗ
【０１７２】
（工程３）
実施例６と同様の方法で、導電性粒子を含むカーボン層２を形成した（図１５（ａ））。
【０１７３】
（工程４）
次に、図１５（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２）を形成した。
【０１７４】
（工程５）
図１５（ｃ）に示すように、マスクパターンをマスクとして、導電性粒子７を含む絶縁層２と抵抗層１６１と電極層７１を連続してドライエッチングした。尚、エッチングは石英も多少エッチングされる程度の多少オーバーエッチングぎみで行った。尚、本実施例では、開口部７３の幅Ｗは２μｍに設定した。
【０１７５】
（工程６）
図１５（ｄ）に示すように、マスクパターンを完全に除去した。尚、膜応力は少なく、膜はがれやその他のプロセス上の問題は起きなかった。
【０１７６】
（工程７）
最後に図１５（ｅ）に示すように、メタンと水素を含む雰囲気で基板を６００℃、６０分間ランプ加熱で熱処理を行い、ダイポール層２０を形成し、本実施例の電子放出素子を完成させた。
【０１７７】
以上のようにして作製した電子放出素子の上方にアノード電極を配置して、実施例８と同様にして駆動した。その結果、本実施例の電子放出素子では、実施例８の電子放出素子に比べ、電子放出時の放出電流量の時間的変化が軽減されていた。
【０１７８】
［実施例１０］
（工程１）
先ず、図１６（ａ）に示すように、基板３１に石英を用い、十分洗浄を行った後スパッタ法により電極層７１として厚さ５００ｎｍのＴｉＮを形成した。
【０１７９】
（工程２）
次に、図１６（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２）を形成した。
【０１８０】
（工程３）
図１６（ｃ）に示すように、マスクパターンをマスクとして、電極層７１をドライエッチングした。尚、エッチングは石英も多少エッチングされる程度の多少オーバーエッチングぎみで行った。その後図１６（ｄ）に示すようにマスクを除去した。
【０１８１】
（工程４）
次に、抵抗層１６１として、厚さ５０ｎｍのカーボンを以下の条件でスパッタ法により成膜した。このときのカーボンは、抵抗値として、１×１０７Ωとなるように調整した。
ターゲット：グラファイト
ガス：Ａｒ
ｒ．ｆ．パワー：５００Ｗ
【０１８２】
（工程５）
次いで、実施例６で示す方法と同様の方法で、Ｐｔ導電性粒子を多数含むカーボン層（絶縁層）２を形成した。図１６（ｅ）
【０１８３】
（工程６）
次に、図１６（ｆ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２’）を形成した。
【０１８４】
（工程７）
図１６（ｇ）に示すように、マスクパターンをマスクとして、Ｐｔ導電性粒子を含むカーボン層２と抵抗層１６１とを連続してドライエッチングした後、マスクパターンを完全に除去した。尚、本実施例では、開口部７３の幅Ｗは１μｍに設定した。尚、膜応力は少なく、膜はがれその他のプロセス上の問題は起きなかった。
【０１８５】
（工程８）
最後に図１６（ｈ）に示すように、メタンと水素を含む雰囲気で基板を、６００℃、６０分間ランプ加熱で熱処理を行い、ダイポール層２０を形成し、本実施例の電子放出素子を完成させた。
【０１８６】
以上のようにして作製した電子放出素子の上方にアノード電極を配置して、実施例９と同様にして駆動した。その結果、本実施例の電子放出素子では、実施例９の電子放出素子に比べ、さらに電子放出時の放出電流量の時間的変化が軽減されていた。
【０１８７】
［実施例１１］
本実施例では、実施例９及び実施例１０でそれぞれ作製した電子放出素子を多数配列した電子源をそれぞれ形成し、それぞれの電子源を用いた画像表示装置を作製した。
【０１８８】
それぞれの電子源において、電子放出素子の構造以外は実施例８と同様にして電子源を作製した。そして、上記電子源を線順次駆動することによって、画像を表示させたところ、コントラストに優れた、高輝度・高精細な画像を長期に渡って安定に表示することができた。
【図面の簡単な説明】
【０１８９】
【図１】本発明の電子放出素子の電子放出原理を説明するバンドダイヤグラムである。
【図２】本発明の電子放出素子の部分拡大模式図である。
【図３】本発明の電子放出素子の構成例を示す断面模式図である。
【図４】本発明の電子放出素子の構成例を示す断面模式図である。
【図５】本発明の電子放出素子の構成例を示す断面模式図である。
【図６】本発明の電子放出素子の構成例を示す断面模式図である。
【図７】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【図８】本発明の電子源の一例を示す概略構成図である。
【図９】本発明の画像表示装置の一例を示す概略構成図である。
【図１０】本発明の実施例１の絶縁層のＳＥＳスペクトルである。
【図１１】本発明の実施例１の絶縁層の電子放出時の電流電圧特性を示す図である。
【図１２】本発明の実施例３の電子放出素子の電圧電流特性を示す図である。
【図１３】従来の電子放出素子の電子放出原理を説明するバンドダイヤグラムである。
【図１４】本発明にかかる電子放出素子においてコントラスト比＝１／１０００が得られる範囲を示した図である。
【図１５】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【図１６】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【図１７】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【図１８】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【図１９】本発明の電子放出素子の製造方法で形成することのできる電子放出素子の断面の一部を示す図。
【図２０】本発明の電子放出素子の製造方法で形成することのできる電子放出素子の断面の一部を示す図。
【符号の説明】
【０１９０】
１  カソード電極
２  絶縁層
３  引き出し電極
４  真空障壁
５  界面
６  電子
７  導電性粒子
２０  ダイポール層
２１  炭素原子
２２  水素原子
３１  基板
３２  ゲート電極
３３  アノード電極
７１  電極層
７２，７２’  フォトレジスト
７３  開口部（凹部）
７４  雰囲気
８１  電子源基体
８２  Ｘ方向配線
８３  Ｙ方向配線
８４  電子放出素子
８５  開口部
９１  リアプレート
９２  支持枠
９３  ガラス基体
９４  蛍光膜
９５  メタルバック
９６  フェースプレート
９７  外囲器
９８  高圧端子
１４１  半導体膜
１６１  抵抗層
２０１  感光性樹脂
２０２  樹脂層
２０３  金属を吸収した樹脂層
２０４  導電性粒子を含むカーボン層
【図１】
2006164896.tif 000007
【図２】
2006164896.tif 000008
【図３】
2006164896.tif 000009
【図４】
2006164896.tif 000010
【図５】
2006164896.tif 000011
【図６】
2006164896.tif 000012
【図７】
2006164896.tif 000013
【図８】
2006164896.tif 000014
【図９】
2006164896.tif 000015
【図１０】
2006164896.tif 000016
【図１１】
2006164896.tif 000017
【図１２】
2006164896.tif 000018
【図１３】
2006164896.tif 000019
【図１４】
2006164896.tif 000020
【図１５】
2006164896.tif 000021
【図１６】
2006164896.tif 000022
【図１７】
2006164896.tif 000023
【図１８】
2006164896.tif 000024
【図１９】
2006164896.tif 000025
【図２０】
2006164896.tif 000026