(57)【要約】【課題】  ツェナーダイオードにおける動作抵抗を低減化させることのできるツェナー電圧の製造方法を実現する。【解決手段】  ガードリング３が形成された半導体基板１の表面に、開口された絶縁膜４およびポリシリコン膜５を形成し、さらに、ポリシリコン膜５の表面にポリボロンフィルム６を塗布して熱処理（熱拡散）を行うことにより、拡散領域７を形成する。上記半導体基板１には、従来よりも大きい比抵抗（１４〜１５ｍΩ・ｃｍ）のウェハを用い、拡散領域７を形成する際の熱処理における拡散温度は、従来よりも低い温度（８８０℃〜９２０℃）とする。【選択図】  図１
2006179518.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表層部の選択箇所に拡散領域が設けられたツェナーダイオードの製造方法であって、
上記半導体基板上に不純物を含む層を形成する第１の工程と、
熱処理によって上記不純物を含む層から上記不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、
上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられると共に、
上記拡散領域を形成するための熱処理においては、その拡散温度が８８０℃〜９２０℃の範囲内とされることを特徴とするツェナーダイオードの製造方法。
【請求項２】
上記第１の工程では、上記半導体基板の表面に上記不純物がドープされたポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に上記不純物を含む層を形成することを特徴とする請求項１に記載のツェナーダイオードの製造方法。
【請求項３】
半導体基板の表層部の選択箇所に拡散領域が設けられたツェナーダイオードの製造方法であって、
上記半導体基板の表面にノンドープのポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に不純物を含む層を形成する第１の工程と、
熱処理によって上記不純物を含む層から上記不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、
上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられることを特徴とするツェナーダイオードの製造方法。
【請求項４】
半導体基板の表層部の選択箇所に拡散領域が設けられたツェナーダイオードの製造方法であって、
上記半導体基板の表面にノンドープのポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に不純物を含む層を形成する第１の工程と、
熱処理によって上記不純物を含む層から上記不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、
上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられると共に、
上記拡散領域を形成するための熱処理においては、その拡散温度が９００℃〜９４０℃の範囲内とされることを特徴とするツェナーダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ツェナーダイオードの製造方法に関し、特に、動作抵抗が低減化されるツェナーダイオードの製造方法に関するものである。
【背景技術】
【０００２】
ツェナーダイオードは、ＰＮ接合に逆バイアスを印加することで生じる降伏現象（ツェナー降伏）を利用したダイオードである。ツェナーダイオードにおいて、ツェナー降伏を生じている範囲では、負荷電圧に変動が生じてもその出力電圧は一定値に保持される。このような特性により、ツェナーダイオードは定電圧素子として利用されている。
【０００３】
一般に、ツェナーダイオードの構成は、図６に示すように、高濃度の例えばＮ＋型の半導体基板１０１の表層部の選択箇所にＰ＋型の拡散領域１０２を設けると共に、拡散領域１０２の周辺にＰ型のガードリング１０３を設けている。そして、拡散領域１０２上にはＡｌ，Ａｇ等のアノード用の電極１０４が形成されており、半導体基板１０１の裏面にはカソード用の電極１０５が形成されている。なお、半導体基板１０１の表面は、拡散領域１０２上に形成された電極１０４の部分を除き、絶縁膜１０６で覆われている。
【０００４】
また、特許文献１には、ツェナー電圧が低いツェナーダイオードを製造するための方法として、ポリシリコン膜を用いたツェナーダイオードの製造方法の開示がある。
【０００５】
上述の構造を有するツェナーダイオードのツェナー電圧は、Ｎ＋型半導体基板１０１に形成される拡散領域１０２の深さと、Ｎ＋型半導体基板１０１の不純物濃度によって所定の値に決定される、その値は、拡散領域１０２の深さを浅くし、かつ、Ｎ＋型半導体基板１０１の不純物濃度を高くするほど低く（低電圧化）することができ、現在では、ツェナー電圧が３〜５０Ｖのものが一般に量産されている。
【０００６】
また、ツェナーダイオードにおける重要な特性には、上記ツェナー電圧以外に動作抵抗がある。この動作抵抗について図７を参照して説明すると以下の通りである。図７は、ツェナーダイオードにおける動作特性を示すグラフである。
【０００７】
通常のツェナーダイオードにおいては、ツェナー電圧の値はほぼ一定の値ではあるが、完全に一定ではない。すなわち、ツェナーダイオードにおいて、ツェナー降伏を生じている範囲（ツェナーダイオードの動作範囲）であっても、負荷電流が増加すればそれに対する出力電圧も僅かながら増加するため、図７に示すように、動作範囲でのＶ−Ｉ線図はＶ＝const.（定数）ではなく、ΔＶ／ΔI＝ｋ＝const.となる。ツェナーダイオードにおいては、この傾きｋが動作抵抗であり、動作抵抗が小さいほどツェナーダイオードの定電圧素子としての性能が高いといえる。また、特にツェナーダイオードの立ち上がり部分（低電流域）では、動作抵抗が大きくなる傾向があり、立ち上がり時の動作抵抗を低減することが求められる。
【特許文献１】特開平８−６４８４３号公報（公開日１９９６年３月８日）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ツェナーダイオードにおける従来の製造工程においては、ツェナー電圧を所望の値に合わせこむことを主な目的としており、その他の特性項目については副次的なものとして認識されていた。すなわち、ツェナーダイオードの動作抵抗については、製造されたツェナーダイオードの中から基準値を満たすものを選別することで対応しており、ツェナー電圧は目的のものができたとしても動作抵抗が基準値を満たさずに不合格となるものが発生するといった問題があった。
【０００９】
あるいは、動作抵抗の基準を満足するために、ツェナー電圧の規格上限付近で製造する手法を取ることになり、ツェナー電圧が規格中心値からずれているものしか製造できないといった問題があった。
【００１０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ツェナーダイオードにおける動作抵抗を低減化させることのできるツェナー電圧の製造方法を実現することにある。
【課題を解決するための手段】
【００１１】
本発明に係るツェナーダイオードの製造方法は、上記課題を解決するために、半導体基板の表層部の選択箇所に拡散領域が設けられたツェナーダイオードの製造方法であって、上記半導体基板上に不純物を含む層を形成する第１の工程と、熱処理によって上記不純物を含む層から上記不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられると共に、上記拡散領域を形成するための熱処理においては、その拡散温度が８８０℃〜９２０℃の範囲内とされることを特徴としている。
【００１２】
また、上記のツェナーダイオードの製造方法では、上記半導体基板の表面に上記不純物がドープされたポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に上記不純物を含む層を形成してもよい。
【００１３】
また、本発明に係る他のツェナーダイオードの製造方法は、上記課題を解決するために、半導体基板の表層部の選択箇所に拡散領域が設けられたツェナーダイオードの製造方法であって、上記半導体基板の表面にノンドープのポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に不純物を含む層を形成する第１の工程と、熱処理によって上記不純物を含む層から上記不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられることを特徴としている。
【００１４】
また、本発明に係る他のツェナーダイオードの製造方法は、上記課題を解決するために、半導体基板の表層部の選択箇所に拡散領域が設けられたツェナーダイオードの製造方法であって、上記半導体基板の表面にノンドープのポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に不純物を含む層を形成する第１の工程と、熱処理によって上記不純物を含む層から上記不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられると共に、上記拡散領域を形成するための熱処理においては、その拡散温度が９００℃〜９４０℃の範囲内とされることを特徴としている。
【００１５】
ツェナーダイオードにおいては、ウェハの比抵抗を大きくすると、動作抵抗が減少し、ツェナー電圧が増加する。また、拡散温度を高くするとツェナー電圧が増加する。
【００１６】
上記の各構成によれば、半導体基板として、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられる。この比抵抗は、従来の製造方法において用いられるウェハの比抵抗よりも大きいものとなっている（従来では、９〜１１ｍΩ・ｃｍ）。そして、ウェハの比抵抗を従来よりも大きいものを用いることによって、製造されるツェナーダイオードにおいて、その動作抵抗（立ち上がり時での動作抵抗ＺＺｋおよび動作電流域での動作抵抗ＺＺｔ）を従来よりも低減させることができる。
【００１７】
また、ウェハの比抵抗を従来よりも大きいものとした場合、これによって動作抵抗は低減されるが、ツェナー電圧は増加する。このため、ウェハの比抵抗を上げることと同時に、上記拡散領域を形成するための熱処理において、その拡散温度を従来の製造方法における拡散温度よりも低下させる（従来では、９５０℃〜１０００℃）ことで、ツェナー電圧の増加を抑制することができる。これにより、所望のツェナー電圧を有するツェナーダイオードを製造するにあたって、従来の製造方法よりも、動作抵抗の低減化を図ることができる。
【００１８】
また、上記拡散領域を形成するための熱処理時においては、上記半導体基板の表面に不純物がドープされたポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に不純物を含む層を形成する構成とすれば、低電圧のツェナー電圧を有するツェナーダイオードの製造に適した方法となる。
【００１９】
この場合、上記ポリシリコン膜は、不純物を含むポリシリコン膜とすれば、ポリシリコン膜を低抵抗化し、オーミックコンタクトを確実にすることができる。
【００２０】
また、上記ポリシリコン膜にノンドープのポリシリコン膜を用いればツェナー電圧の増加を抑制することができる。このため、ウェハの比抵抗を上げることと同時に、ノンドープのポリシリコン膜を用いることによっても、所望のツェナー電圧を有するツェナーダイオードを製造するにあたって、従来の製造方法よりも、動作抵抗の低減化を図ることができる。
【発明の効果】
【００２１】
本発明に係るツェナーダイオードの製造方法は、以上のように、上記半導体基板の表面に不純物を含む層を形成する第１の工程と、熱処理によって上記不純物を含む層から不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられると共に、上記拡散領域を形成するための熱処理においては、その拡散温度が８８０℃〜９２０℃の範囲内とされる。
【００２２】
あるいは、本発明に係るツェナーダイオードの製造方法は、上記半導体基板の表面にノンドープのポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に不純物を含む層を形成する第１の工程と、熱処理によって上記不純物を含む層から不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられる。
【００２３】
あるいは、本発明に係るツェナーダイオードの製造方法は、上記半導体基板の表面にノンドープのポリシリコン膜を形成し、さらに上記ポリシリコン膜の上に不純物を含む層を形成する第１の工程と、熱処理によって上記不純物を含む層から不純物を上記半導体基板に拡散させて上記拡散領域を形成する第２の工程とを含み、上記半導体基板としては、比抵抗が１４〜１５ｍΩ・ｃｍのウェハが用いられると共に、上記拡散領域を形成するための熱処理においては、その拡散温度が９００℃〜９４０℃の範囲内とされる。
【００２４】
上記の何れの方法によっても、ウェハの比抵抗を従来よりも大きいものとすることで、ツェナーダイオードの動作抵抗を低減することができる。同時に、ウェハの比抵抗を大きくすることによるツェナー電圧の増加をも抑制でき、所望のツェナー電圧を有するツェナーダイオードを製造するにあたって、従来の製造方法よりも、動作抵抗の低減化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２５】
本発明の一実施形態について図１ないし図５に基づいて説明すると以下の通りである。本実施の形態に係るツェナーダイオードの製造方法における、概略的な製造工程を図１（ａ）〜（ｆ）に示す。
【００２６】
先ず、図１（ａ）に示すように、Ｎ型の半導体基板１の表面に、熱酸化によりフィールド酸化膜２を形成する。半導体基板１には、サブウェハまたはエピタキシャルウェハの何れを用いても良い。尚、ツェナーダイオードにおいては、一般的にヒ素またはリンまたはアンチモンドープのサブウェハまたはエピタキシャルウェハが用いられる。
【００２７】
次に、図１（ｂ）に示すように、フィールド酸化膜２を部分的に開口し、その開口部分にＰ型不純物を拡散してガードリング３を形成する。このガードリング３は、ツェナー降伏をできるだけ半導体基板１の内部で起こさせるために設けられている。
【００２８】
次に、図１（ｃ）に示すように、フィールド酸化膜２を除去した後、半導体基板１の表面に絶縁膜４を設けてフォトレジストプロセスにて該絶縁膜４を開口し、さらにその上にポリシリコン膜５を厚さ約１μｍ程度に堆積する。ポリシリコン膜５を用いるツェナーダイオードでは、通常、ポリシリコン膜５には、Ｐ型不純物、例えばボロンをドープする。但し、本発明においては、ポリシリコン膜５にボロンをドープしないこともある（詳細については後述する）。
【００２９】
図１（ｄ）では、ポリシリコン膜５の表面にポリボロンフィルム（例えば、東京応化製PBF（ポリボロンフィルム）6MK-37等を用いる）６を塗布している。ポリボロンフィルム６の塗布には、ＳＯＧ（Spin On Glass）法を用いることができる。または、ポリボロンフィルムを用いず、ポリシリコン膜５にイオンインプランテーション法を用いてイオン注入することができる。そして、この状態において、所定の拡散温度にてＮ２雰囲気中で熱処理（熱拡散）することにより、ポリシリコン膜５のＰ型不純物（あるいはポリボロンフィルム中のＰ型不純物）が半導体基板１中に拡散し、図１（ｅ）に示すように、深さ０．２〜０．３μｍの拡散領域７が形成される。
【００３０】
ここで、拡散領域７に拡散されるＰ型不純物は、ポリシリコン膜５から拡散させているので、非常に浅い拡散領域７を形成することができると共に、ポリシリコン膜５は電極を形成する際に発生するアロイスパイクに対するバッファ層としても利用できる。
【００３１】
最後に、図１（ｆ）に示すように、不要箇所のポリシリコン膜５をエッチング除去した後、蒸着等によりポリシリコン膜５上にＡｇまたはＡｌ等の金属を被膜し、バンプ用またはワイヤボンディング用の電極８を形成する。さらに、半導体基板１の裏面には電極９を形成する。
【００３２】
尚、上記図１（ａ）〜（ｆ）に示す製造方法は、ツェナー電圧が比較的低い（ツェナー電圧が８．２Ｖ以下のタイプの）ツェナーダイオードの製造に適した方法であるが、ツェナー電圧が７．５Ｖ以上のツェナーダイオードの製造するにあたっては、拡散領域７を形成するために熱拡散法のみを用いても良い。すなわち、熱拡散法のみを用いて拡散領域７を形成する方法では、ポリシリコン膜５を形成せずに、半導体基板１の表面に直接ポリボロンフィルム６を塗布した状態で、またはイオンインプランテーション法によるイオン注入後、熱拡散処理を行えばよい。尚、図６は、上記ポリシリコン膜を形成せずに製造されたツェナーダイオードの構成を示している。
【００３３】
また、上記説明では、ＰＮ接合を得るために、半導体基板をＮ型、拡散領域をＰ型としているが、これはあくまで例示であり、これとは逆に、半導体基板をＰ型、拡散領域をＮ型としたものであってもよい。
【００３４】
さらに、以下の実施例１ないし３において、本実施の形態に係るツェナーダイオードの製造方法をより詳細に説明する。
【００３５】
〔実施例１〕
本実施例１に係るツェナーダイオードの製造方法では、上記図１（ｄ）から図１（ｅ）にかけての拡散領域７を形成するための熱処理において、その拡散温度を従来よりも低くすると共に、半導体基板１として、従来よりも比抵抗の大きいウェハを用いることを特徴とする。また、本実施例１では、図１（ｃ）の工程におけるポリシリコン膜５を形成する場合には、ポリシリコン膜５にＰ型不純物であるボロンをドープする。
【００３６】
拡散領域７を形成するための拡散温度は、従来では、ツェナー電圧の制御が行いやすい拡散温度が用いられており、その温度は９５０℃〜１０００℃であった。これに対し、本実施例１の方法では、上記拡散温度を８８０℃〜９２０℃、より好ましくは８９０℃〜９１０℃とする。
【００３７】
また、半導体基板１として用いられるウェハの比抵抗は、ツェナー電圧Ｖｚ＝５．１Ｖ（ツェナー電流Ｉｚ＝２０ｍＡ）のツェナーダイオードを例に取ると、従来では９〜１１ｍΩ・ｃｍ程度であるが、本実施例１の方法では１４〜１５ｍΩ・ｃｍ程度とする。
【００３８】
ここで、ツェナー電圧とウェハの比抵抗との関係を図２のグラフに示す。図２では、拡散温度をパラメータとしており、従来方法に相当する拡散温度９７５℃の場合と、本実施例の方法に相当する拡散温度９００℃の場合とで、ツェナー電圧とウェハの比抵抗との関係を示している。
【００３９】
図２より明らかなように、拡散温度が９７５℃の場合と９００℃の場合との何れにおいても、ウェハの比抵抗を大きくするとツェナー電圧が増加することがわかる。また、拡散温度が９７５℃の場合と９００℃の場合との比較により、拡散温度を高くするとツェナー電圧が増加することがわかる。
【００４０】
さらに、動作抵抗とウェハの比抵抗との関係を図３のグラフに示す。図３より明らかなように、ウェハの比抵抗を大きくすると動作抵抗が減少する。尚、図３では、立ち上がり時の動作抵抗ＺＺｋを示しているが、動作範囲の動作抵抗ＺＺｔにおいても同様の傾向を示す。
【００４１】
以上より、本実施例１の方法では、ツェナーダイオードの動作抵抗を低減するためにウェハの比抵抗を大きくしており、ウェハの比抵抗を大きくするとツェナー電圧が従来よりも増加するため、このツェナー電圧の増加を拡散温度を低くすることで抑制する、といった手法を用いている。
【００４２】
これにより、本実施例１の方法では、ツェナーダイオードの動作抵抗（立ち上がり時での動作抵抗ＺＺｋおよび動作電流域での動作抵抗ＺＺｔ）を低減することができ、その結果として電流変動による出力電圧の変動が抑制される。そして、出力電圧の変動が抑制されることで、定電圧素子としてのローノイズ化が期待できる。
【００４３】
また、本実施例１の方法を適用してツェナーダイオードを製造することにより、ツェナー電圧を、従来よりも規格中心値に近い値に製造することができる。これを図４を参照して説明すると以下の通りである。図４は、従来方法（比抵抗の小さいウェハを用い、拡散温度を高くする）と本実施例１の方法（比抵抗の大きいウェハを用い、拡散温度を低くする）とにおける、動作抵抗とツェナー電圧との関係を示すグラフである。
【００４４】
先ず、従来方法の場合に着目すると、ツェナー電圧Ｖｚの値が高いほど動作抵抗ＺＺｋの値が低くなっていることが分かる。また、ツェナー電圧の規格中心である５．１Ｖでは、動作抵抗ＺＺｋがその規格上限を超えている。このため、従来方法では、動作抵抗ＺＺｋをその規格範囲内の値とするために、ツェナー電圧Ｖｚの値は規格上限に近い領域（図４に示す領域Ａ）を狙って製造される必要があり、その結果、ツェナー電圧が規格中心値からずれているものが製造される。
【００４５】
これに対し、本実施例１の方法では、ツェナー電圧Ｖｚの値が高いほど動作抵抗ＺＺｋの値が低くなることは従来方法と同様であるが、動作抵抗ＺＺｋ自身が従来方法に比べて全体的に低くなっている。このため、ツェナー電圧Ｖｚおよび動作抵抗ＺＺｋが共に規格範囲内となる領域（図４に示す領域Ｂ）の範囲が広くなり、その結果、ツェナー電圧が規格中心値により近い値を有するツェナーダイオードが製造可能となる。
【００４６】
尚、本実施例１の製造方法は、特にツェナー電圧が４．３Ｖ〜５．６Ｖタイプ（動作電流Ｉｚ＝５ｍＡでは４．３Ｖ〜４．７Ｖ、動作電流Ｉｚ＝２０ｍＡでは４．７Ｖ〜５．６Ｖ）のツェナーダイオードを製造する場合に、その効果が大となる。但し、本実施例１の製造方法は、ツェナー電圧が４．３Ｖを下回るツェナーダイオードや５．６Ｖを上回るツェナーダイオードの製造にも適用可能である。
【００４７】
また、本実施例１に係る製造方法にて製造されるツェナーダイオードでは、図１に示すポリシリコン膜５の形成は省略可能であり、従来に比べ、半導体基板１の比抵抗を大きくし、拡散温度を低くすることで、動作抵抗の低減化を図ることができる。
【００４８】
〔実施例２〕
本実施例２に係るツェナーダイオードの製造方法では、上記図１（ｃ）におけるポリシリコン膜５を形成することが必要である。ポリシリコン膜５には、ボロンをドープせず、ドープ無しのポリシリコン膜５を用いる。さらに、半導体基板１として、従来よりも比抵抗の大きいウェハを用いる。
【００４９】
すなわち、半導体基板１として用いられるウェハの比抵抗は、ツェナー電圧Ｖｚ＝５．１Ｖ（ツェナー電流Ｉｚ＝２０ｍＡ）のツェナーダイオードを例に取ると、従来では９〜１１ｍΩ・ｃｍ程度であるが、本実施例２の方法では１４〜１５ｍΩ・ｃｍ程度とする。
【００５０】
本実施例２の方法では、上記実施例１と同様に、ツェナーダイオードの動作抵抗を低減するためにウェハの比抵抗を大きくしている。そして、ウェハの比抵抗を大きくするとツェナー電圧が従来よりも増加するため、このツェナー電圧の増加をドープ無しのポリシリコン膜５を用いることで抑制する、といった手法を用いている。
【００５１】
ここで、ポリシリコン膜を用いたツェナーダイオードを製造する場合、このポリシリコン膜をボロンドープしていたのは、ポリシリコン膜を低抵抗化し、オーミックコンタクトを確実にすることが目的であった。一方、ツェナー電圧の調整には、ポリシリコン膜に塗布されたポリボロンフィルムからのボロンの拡散で浅い接合を作ること、すなわち拡散領域の深さが主に影響する。
【００５２】
本実施例２の手法では、ポリシリコン膜５におけるボロンドープを無しとすることで、図１（ｄ）から図１（ｅ）にかけての拡散領域７を形成するための熱処理において、ボロンドープ有りのポリシリコン膜５を用いる場合に比べ、拡散領域７の深さを浅くすることができる。これにより、ツェナー電圧の増加をドープ無しのポリシリコン膜５を用いることで抑制可能となる。
【００５３】
これにより、本実施例２の方法においても、実施例１と同様に、ツェナーダイオードの動作抵抗（立ち上がり時での動作抵抗ＺＺｋおよび動作電流域での動作抵抗ＺＺｔ）を低減することができ、その結果として電流変動による出力電圧の変動が抑制される。そして、出力電圧の変動が抑制されることで、定電圧素子としてのローノイズ化が期待できる。また、本実施例２の方法を適用してツェナーダイオードを製造することにより、ツェナー電圧を従来よりも規格中心値に近い値に製造可能となることも、実施例１と同様である。
【００５４】
尚、本実施例２の製造方法は、特にツェナー電圧が４．３Ｖ〜５．１Ｖタイプのツェナーダイオードを製造する場合に、その効果が大となる。但し、本実施例２の製造方法は、ポリシリコン膜を用いるツェナーダイオード（ツェナー電圧４．３Ｖ〜８．２Ｖ）において一般的に適用可能である。
【００５５】
〔実施例３〕
本実施例３に係るツェナーダイオードの製造方法では、上記図１（ｃ）におけるポリシリコン膜５を形成することが必要である。ポリシリコン膜５には、ボロンをドープせず、ドープ無しのポリシリコン膜５を用いる。さらに、上記図１（ｄ）から図１（ｅ）にかけての拡散領域７を形成するための熱処理において、その拡散温度を従来よりも低くすると共に、半導体基板１として、従来よりも比抵抗の大きいウェハを用いる。
【００５６】
拡散領域７を形成するための拡散温度は、従来では、ツェナー電圧の制御が行いやすい拡散温度が用いられており、その温度は９５０℃〜１０００℃であった。これに対し、本実施例３の方法では、上記拡散温度を９００℃〜９４０℃、より好ましくは９１０℃〜９３０℃とする。
【００５７】
また、半導体基板１として用いられるウェハの比抵抗は、ツェナー電圧Ｖｚ＝５．１Ｖ（ツェナー電流Ｉｚ＝２０ｍＡ）のツェナーダイオードを例に取ると、従来では９〜１１ｍΩ・ｃｍ程度であるが、本実施例３の方法では１４〜１５ｍΩ・ｃｍ程度とする。
【００５８】
本実施例３の方法では、上記実施例１および２と同様に、ツェナーダイオードの動作抵抗を低減するためにウェハの比抵抗を大きくしている。そして、ウェハの比抵抗を大きくするとツェナー電圧が従来よりも増加するため、このツェナー電圧の増加をドープ無しのポリシリコン膜５を用いること、および拡散温度を低くすることで抑制する、といった手法を用いている。
【００５９】
これにより、本実施例３の方法においても、実施例１および２と同様に、ツェナーダイオードの動作抵抗（立ち上がり時での動作抵抗ＺＺｋおよび動作電流域での動作抵抗ＺＺｔ）を低減することができ、その結果として電流変動による出力電圧の変動が抑制される。そして、出力電圧の変動が抑制されることで、定電圧素子としてのローノイズ化が期待できる。また、本実施例３の方法を適用してツェナーダイオードを製造することにより、ツェナー電圧を従来よりも規格中心値に近い値に製造可能となることも、実施例１および２と同様である。
【００６０】
尚、本実施例３の製造方法は、特にツェナー電圧が４．７Ｖ〜５．１Ｖタイプのツェナーダイオードを製造する場合に、その効果が大となる。但し、本実施例３の製造方法は、ポリシリコン膜を用いるツェナーダイオード（ツェナー電圧４．７Ｖ〜８．２Ｖ）において一般的に適用可能である。
【００６１】
以上のように、上記実施例１ないし３に係るツェナーダイオードの製造方法では、動作抵抗を低減させるために、半導体基板に従来よりも比抵抗の大きいウェハを用いている。また、比抵抗の大きいウェハを用いると、ツェナー電圧が増加するため、拡散温度を従来よりも低下させる、あるいは、ポリシリコン膜を用いた構成において該ポリシリコン膜をノンドープとすることによって、ツェナー電圧の増加を抑制している。
【００６２】
これにより、所望のツェナー電圧を有するツェナーダイオードの製造方法において、従来方法で製造されるツェナーダイオードに比べ、動作抵抗（立ち上がり時での動作抵抗ＺＺｋおよび動作電流域での動作抵抗ＺＺｔ）を低減することができる。
【００６３】
また、上記実施例１ないし３に係るツェナーダイオードの製造方法を適用することで、同一のツェナー電圧を有するツェナーダイオードにおいて、動作抵抗自身が従来方法に比べて全体的に低くなる。このため、ツェナー電圧および動作抵抗が共に規格範囲内となる領域の範囲が広くなり、その結果、ツェナー電圧が規格中心値となる（あるいはツェナー電圧が規格中心値に近くなる）ツェナーダイオードが製造可能となる。
【００６４】
尚、本発明において、拡散温度や比抵抗の好適範囲は、目標とするツェナー電圧によって異なるものであり、上記実施例１ないし３で説明した好適範囲は、ツェナー電圧が５．１Ｖタイプのツェナーダイオードを製造する場合に適した条件である。また、ポリシリコン膜のドープ／ノンドープについてもツェナー電圧によって、その好適性が異なる。以下の表１に、目標とするツェナー電圧における拡散温度、比抵抗、およびポリシリコン膜のドープ／ノンドープの好適条件を示す。
【００６５】
【表１】
2006179518.tif 000003
【００６６】
上記表１から分かるように、ツェナー電圧が４．３〜８．２Ｖのタイプでは、ポリシリコン膜をノンドープとすることが好ましく（動作抵抗等の関係による）、上記実施例２の方法を適用することが好ましい。ツェナー電圧が２．７〜５．１Ｖのタイプでは、ポリシリコン膜をドープありとすることが好ましく、上記実施例１の方法を適用することが好ましい。
【００６７】
尚、従来では、６〜１１ｍΩ・ｃｍのウェハにてツェナー電圧が２．７〜３．９Ｖのツェナーダイオードを製造していたが、本発明の方法では、１１〜１４ｍΩ・ｃｍのウェハにてツェナー電圧が４．３〜４．７Ｖのツェナーダイオードを、１４〜１５ｍΩ・ｃｍのウェハにてツェナー電圧が５．１Ｖのツェナーダイオードを製造することになる（Ｉｚ＝２０ｍＡの場合）。
【００６８】
また、ツェナー電圧が２．７Ｖ以下のタイプでは、ポリシリコン膜をノンドープとするとリーク電流が増大する恐れがあるため、ポリシリコン膜はドープドポリシリコンのままとするとよい。
【００６９】
また、上記実施例３の方法は、動作抵抗の規格が特に厳しいものにおいて実施することが好適である。
【００７０】
尚、上記実施例１および３の製造方法では、熱処理によってＰ型不純物の拡散領域を形成する際の拡散温度を、従来の製造方法よりも低くしている。ここで、従来の製造方法では、ツェナー電圧の制御が行いやすい拡散温度が用いられるといった事情があり、実施例１および３の方法では、拡散温度を低くすることでツェナー電圧の制御が行いにくくなるといった面がある。
【００７１】
このため、上記実施例１および３の製造方法を適用する場合、製造されるツェナーダイオードにおけるツェナー電圧を正確に合わせこむためには、以下のツェナーダイオードのパイロット方式（ツェナー電圧を目的のものとするための電圧コントロール方法）を併せて実施することが好ましい。もちろん、実施例２においても、以下のツェナーダイオードのパイロット方式を併せて実施することで、ツェナー電圧の合わせこみが正確に行えるため好ましい。
【００７２】
〔ツェナーダイオードのパイロット方式〕
ツェナーダイオードの製造では、ツェナー電圧は、Ｐ型不純物の拡散領域を形成するための熱拡散処理時において、そのドライブ時間を制御することによって調節される。しかしながら、実際の製造にあたっては、ウェハ材料特性のばらつき等の要因により、同一のドライブ時間にて拡散処理を行ったとしても、ロット単位でツェナー電圧のばらつきが生じる。このため、ツェナー電圧の正確な合わせこみを行うため、通常は、熱拡散処理前のロット内から数枚のウェハを抜き取って、それぞれのウェハに対して異なるドライブ時間にて先行的に熱拡散処理を行い、その結果に基づいてロット全体に対する熱拡散処理のドライブ時間が決定される。
【００７３】
ここで、ツェナーダイオードの通常の製造プロセスを図５のフローチャートを参照して説明する。
【００７４】
まず、Ｓ１において、Ｎ型の半導体基板の表面に熱酸化によりフィールド酸化膜を形成する（図１（ａ）の工程に対応）。さらにＳ２において、Ｐ型不純物の拡散によってガードリングを形成する（図１（ｂ）の工程に対応）。
【００７５】
Ｓ３〜Ｓ６は、ツェナー電圧が低いツェナーダイオードを製造する場合の工程であり、Ｓ３においては、ポリシリコンコンタクトエッチングが行われる。すなわち、半導体基板上に絶縁膜を形成し、該絶縁膜に、半導体基板と次工程にて形成されるポリシリコン膜とのコンタクトを取るための開口をエッチングにて形成する。Ｓ４では、半導体基板の表面にポリシリコン膜が形成される。このＳ３およびＳ４の工程は、図１（ｃ）の工程に対応する。
【００７６】
Ｓ５においては、Ｐ型不純物の拡散領域を形成するための熱拡散処理が行われる。すなわち、ポリシリコン膜の表面にポリボロンフィルムを塗布し、所定の拡散温度にてＮ２雰囲気中で熱処理（熱拡散）することにより、ポリシリコン膜のＰ型不純物（あるいはポリボロンフィルム中のＰ型不純物）を半導体基板中に拡散させ、浅い接合の拡散領域を形成する。このＳ５の工程は、図１（ｄ）〜（ｅ）の工程に対応する。
【００７７】
その後、Ｓ６において、不要な領域のポリシリコン膜をエッチング除去し、さらに、Ｓ９およびＳ１０において、ポリシリコン膜上および半導体基板の裏面にメタル電極を形成する。このＳ６、Ｓ９およびＳ１０の工程は、図１（ｆ）の工程に対応する。
【００７８】
また、ツェナー電圧が高いツェナーダイオードを製造する場合には、上記Ｓ３〜Ｓ６の工程に代えてＳ７〜Ｓ８の工程が行われる。Ｓ７においては、Ｐ型不純物の拡散領域を形成するための熱拡散処理が行われる。この時、半導体基板の表面にはポリシリコン膜が形成されていないため、半導体基板の表面にポリボロンフィルムを直接塗布し、所定の拡散温度にて熱処理（熱拡散）することにより、ポリボロンフィルム中のＰ型不純物を半導体基板中に拡散させる。Ｓ８においては、半導体基板上に形成されている絶縁膜（この絶縁膜はＳ２（ツェナー電圧が低い場合）またはＳ７（ツェナー電圧が高い場合）の工程後に形成されている）に対し、半導体基板と次工程にて形成されるメタル電極とのコンタクトを取るための開口をエッチングにて形成する。
【００７９】
また、Ｓ１１におけるプローブ工程は、Ｓ１０の工程によって完成したツェナーダイオードに対し、その特性が基準値を満たすか否かを検査するための検査工程である。
【００８０】
上述したように、ツェナー電圧の正確な合わせこみを行うためには、熱拡散処理前のロット内から数枚のウェハを抜き取って、それぞれのウェハに対して異なるドライブ時間にて先行的に熱拡散処理を行い。そして、その先行ウェハにおけるツェナー電圧の測定を行い、その結果に基づいてロット全体に対する熱拡散処理のドライブ時間が決定される。
【００８１】
ここで、先行的な熱拡散処理のために抜き取られるウェハは、ツェナー電圧が低いツェナーダイオードを製造する場合では、Ｓ４の工程後にロット内から抜き取られる。また、ツェナー電圧が高いツェナーダイオードを製造する場合では、Ｓ２の工程後にロット内から抜き取られる。
【００８２】
そして、この先行ウェハにおけるツェナー電圧の測定を行う工程であるが、従来では、この先行ウェハに対して、Ｓ６の工程（ツェナー電圧が低いツェナーダイオードを製造する場合）またはＳ８の工程（ツェナー電圧が高いツェナーダイオードを製造する場合）までを行ってからツェナー電圧の測定を行っていた。
【００８３】
このように従来方法では、先行ウェハに対してコンタクトホールエッチング後であって、メタル電極のパターニング前にツェナー電圧の測定を行っていたため、プローブ針でのポイントコンタクトによる測定となる。この場合、大電流（例えば２０ｍＡ）を流しての測定を行おうとすると、ウェハとプローブ針との接触点における電流集中が発生し、素子破壊を起こすことになる。したがって、従来方法では、熱拡散処理が行われる先行ウェハに対して微小電流（例えば５０μＡ）を流しながらツェナー電圧の測定を行い、その測定データを統計的に処理した結果からロット本体の拡散条件（熱拡散処理におけるドライブ時間）を決定していた。
【００８４】
しかしながら、上記微小電流を用いての測定結果では、実際の使用電流域でのツェナー電圧は推測的に求められることとなるため、実際の使用電流域では製造上のばらつき等により誤差が生じる。その結果、目的とするツェナー電圧とずれたツェナーダイオードが製造されて、歩留まりを悪化させるといった問題がある。
【００８５】
これに対し、本実施の形態に係るパイロット方式では、熱拡散処理が行われた先行ウェハに対してさらに表面のメタル電極の形成、すなわち、図５のＳ９までの工程を行う。こうしてメタル電極までが形成された先行ウェハに対して、ウェハ面内複数点（５点以上が望ましい）で、実際の製品の使用電流域でのツェナー電圧を測定する。そして、その測定データを統計的に処理した結果からロット本体の拡散条件（熱拡散処理におけるドライブ時間）を決定する。
【００８６】
このように、本実施の形態に係るパイロット方式では、使用電流域でのツェナー電圧の測定が可能となり、実際の使用電流域での特性が確認できる。このため、ツェナー電圧のコントロール精度が向上し、目的のツェナー電圧を有するツェナーダイオードを高い歩留まりにて製造することができる。さらには、ツェナー電圧以外の他の特性項目である動作抵抗（立ち上がり時での動作抵抗ＺＺｋおよび動作電流域での動作抵抗ＺＺｔ）等についても、実際の使用電流域において保証可能とすることができるため、規格外の製品の発生を防ぎ、歩留まりを向上させることができる。
【００８７】
尚、上記パイロット方式を適用するにあたっては、同一ロット内でのウェハの比抵抗のばらつきを抑えておく必要がある。このため、エピタキシャルウェハを使用する場合には、エピタキシャル成長が同一バッチのものが望ましく、サブウェハを使用する場合には、比抵抗値が揃っているものが望ましい。ウェハにおける比抵抗値の幅としては、３％以内に収めておくことが好ましい。
【００８８】
また、上記パイロット方式を適用する場合、ロット内から先行ウェハとして抜き取られるウェハの枚数は好ましくは複数枚であるが、先行ウェハは１枚であっても良い。抜き取られる先行ウェハが１枚である場合、先行ウェハに対して行う熱拡散処理の拡散条件は一つしか設定できない。すなわち、この場合は、ある一つの拡散条件による結果しか得られないため、先行ウェハにおける測定値と目標値との差に基づいて拡散条件を修正し、本ロットに対する拡散条件を決定する。この場合、拡散条件の修正は予め経験的に得られているデータに基づいて修正される。
【００８９】
さらに、上記説明では、先行ウェハに対して表面のメタル電極の形成までを行い、ウェハ面内複数点でのツェナー電圧測定を行っているが、先行ウェハに対して最終的な状態までの製造（すなわち、図１におけるＳ１０の裏面メタルまでの形成）を行い、プローブ工程を用いての測定を行っても良い。このように、プローブ工程にて先行ウェハに対するツェナー電圧の測定を行うようにすれば、ウェハ面内から数百個以上のチップを偏り無く抜き取ってプローブすることになるため、面内複数点の測定を行う場合よりも、ツェナー電圧コントロールのための拡散条件設定の精度が向上する。
【図面の簡単な説明】
【００９０】
【図１】図１（ａ）〜（ｆ）は、本発明の実施形態を示すものであり、ツェナーダイオードの製造工程を示す断面図である。
【図２】ツェナーダイオードにおけるウェハの比抵抗とツェナー電圧との関係を示すグラフである。
【図３】ツェナーダイオードにおけるウェハの比抵抗と動作抵抗との関係を示すグラフである。
【図４】ツェナーダイオードにおけるツェナー電圧と動作抵抗との関係を示すグラフである。
【図５】ツェナーダイオードの製造工程を示すフローチャートである。
【図６】ツェナーダイオードの一般的構成を示す断面図である。
【図７】ツェナーダイオードの動作特性を示すグラフである。
【符号の説明】
【００９１】
１      半導体基板
２      フィールド酸化膜
３      ガードリング
４      絶縁膜
５      ポリシリコン膜
６      ポリボロンフィルム（Ｐ型不純物を含む層）
７      拡散領域
８，９  電極
【図１】
2006179518.tif 000004
【図２】
2006179518.tif 000005
【図３】
2006179518.tif 000006
【図４】
2006179518.tif 000007
【図５】
2006179518.tif 000008
【図６】
2006179518.tif 000009
【図７】
2006179518.tif 000010