(57)【要約】      （修正有）【課題】ＳＯＩウエハ製造方法における半導体単結晶膜厚の正確な制御を可能とし、ＳＯＩウエハの研磨レートや当初の単結晶半導体基板の膜厚がばらついても、その影響を抑制でき、その結果、従来よりも高歩留まりかつ高品質とすることができるＳＯＩウエハの製造方法の提供。【解決手段】半導体単結晶層を研磨して平坦な表面とする研磨工程が、研磨前後の半導体単結晶層厚みの比が１０／１以上を満たす条件で行われ、前記研磨工程における前記ストッパー膜への研磨到達点を、研磨状態の変化を示す信号の変化として検出し、この信号変化の検出時点から研磨終了時点までの測定時間を前記研磨工程とは別の研磨工程にフィードバックして、別の研磨工程における信号変化検出時点から研磨終了時点までの時間を決めることを含むＳＯＩウエハの製造方法とする。【選択図】図２
2006253584.tif 000002
【特許請求の範囲】
【請求項１】
表面に絶縁層を被覆した半導体基板上に、該半導体基板より硬度の高い絶縁材料からなる凸状のストッパー膜を１０〜１００μｍの間隔で形成する工程と前記ストッパー膜で挟まれた前記絶縁層内に前記半導体基板を露出させる開口部を形成する工程とを行い、前記開口部内の前記半導体基板表面から半導体エピタキシャル単結晶層を前記ストッパー膜厚さ以上に成長させた後、前記ストッパー膜の厚さ以下に前記半導体エピタキシャル単結晶層を研磨装置により研磨して表面を平坦化する研磨工程が、研磨前の前記半導体エピタキシャル単結晶層厚みと研磨後の半導体エピタキシャル単結晶層厚みの比が１０／１以上である条件を満足すように行われ、前記研磨工程における前記ストッパー膜への研磨到達点を、研磨状態の変化を示す信号の変化として検出すると共に、さらに前記信号変化の検出時点から研磨終了時点までの時間を測定し、得られた時間を前記研磨工程とは別の研磨工程にフィードバックして、前記別の研磨工程における信号変化検出時点から研磨終了時点までの時間を決めることを含むことを特徴とするＳＯＩウエハの製造方法。
【請求項２】
研磨状態の変化を信号の変化として検出する方法が、研磨装置のトルク計測法またはウエハ温度計測法であることを特徴とする請求項１記載のＳＯＩウエハの製造方法。
【請求項３】
研磨前の半導体エピタキシャル単結晶層厚みが数〜数１０μｍで、研磨後の半導体エピタキシャル単結晶層厚みが０．１〜数μｍであることを特徴とする請求項１または２記載のＳＯＩウエハの製造方法。
【請求項４】
半導体基板表面に形成される絶縁膜がシリコン酸化膜であり、前記ストッパー膜がシリコン窒化膜である請求項１乃至３のいずれか一項に記載のＳＯＩウエハの製造方法。
【請求項５】
前記エピタキシャル半導体単結晶層がクロルシランガスを主ガスとして含む成膜ガスにより成長するエピタキシャルシリコン単結晶層であることを特徴とする請求項１乃至４のいずれか一項に記載のＳＯＩウエハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜上にシリコン等の半導体層が設けられた構造を有する、全面あるいは部分ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウエハの製造方法に関する。
【背景技術】
【０００２】
ＳＯＩウエハは高集積、多機能化デバイスにおいて重要な技術である。ＳＯＩウエハの製造方法として、従来、図３−１〜図３−８に示すようなプロセス工程により製造する方法が知られている。図３−１に示すように、シリコン基板１１の表面にシリコン酸化膜１２を形成したウエハ１０を用いる。このウエハ１０上にシリコンより高硬度の絶縁膜、たとえば、シリコン窒化膜を所定厚さに形成し、図３−２に示すようにフォトリソグラフィ技術などを用いてパターン化する。このパターン化により形成されたシリコン窒化膜ストッパー１３は、このシリコン窒化膜ストッパー１３間に後工程で成長させるエピタキシャルシリコン単結晶層を研磨して平坦化する際の研磨終点のためのストッパーとして用いられる。ストッパーとして目的のために前記シリコン単結晶膜より硬度の大きいシリコン窒化膜などが好ましいのである。前記シリコン窒化膜ストッパー１３間の酸化膜１２の中央付近を選択的にシリコン基板１１が露出するまでエッチングすることにより、開口部１４を形成する。図３−３では開口部１４は一つだけであるが、実際にはシリコン基板１１上には前記窒化膜ストッパー１３を含むパターンユニットが複数繰り返し形成されているので、開口部１４も複数形成される。その後、図３−４に示すように、エピタキシャルシリコン単結晶層１５の堆積成長が開口部１４内のシリコン基板上から始まる。ここで、エピタキシャル成長は、まず、酸化膜１２の開口部１４内のシリコン基板１１上に酸化膜１２上に突出するまでは面に垂直な縦方向に行われ、酸化膜１２の厚さを超えると、酸化膜１２の面方向、すなわち横方向にも成長するようになる。エピタキシャル成長は、その後、図３−５に示すように酸化膜１２がエピタキシャルシリコン単結晶層１５でほぼ完全に覆われるまで行われる。図３−６に示すようにエピタキシャルシリコン単結晶層１５をシリコン窒化膜１３の厚さを基準（すなわち、ストッパー膜）にして、シリコン窒化膜１３の上にエピタキシャルシリコン単結晶層１５の研磨残が無いように研磨することが必須条件である。なお、エピタキシャルシリコン単結晶層１５の表面を研磨して平坦化した後、必要に応じて、さらに前記開口部１４に対応する位置の前記エピタキシャルシリコン単結晶層１５の表面から、マスク１７を用いてシリコン基板１１が露出するまで選択的にエッチングして形成された開口１６に（図３−７）、新たにシリコン酸化膜１８を埋め込んでもよい（図３−８）。このようにすることにより、エピタキシャルシリコン単結晶層１５をシリコン基板１１から電気的に絶縁された完全ＳＯＩ構造とすることができる。さらに前記開口１６へのシリコン酸化膜の埋め込み時に、同時形成された埋め込み部酸化膜およびそれ以外の不要な酸化膜をフッ酸緩衝液（Ｂｕｆｆｅｒｅｄ  ＨＦ）等によりウェットエッチングした後、エピタキシャルシリコン単結晶層１５の表面をＣＭＰ（化学的機械的研磨装置）などにより研磨して平坦化することにより、ＳＯＩウエハが完成する。以上説明したＳＯＩウエハの製造方法はよく知られている方法である（特許文献１）。
【０００３】
前述のＳＯＩウエハ製造工程で表面の平坦化方法として、エピタキシャル成長後にその表面の研磨を行う具体的なＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｓｈｉｎｇ）研磨方法などは既によく知られた方法（特許文献２を参照）でもあるので、ここではこれ以上詳細に説明しない。
また、ＳＯＩウエハにおいて、さまざまなパターンを有するウエハの表面を研磨して平坦化する場合は、パターンの位置によって表面の高さが異なるので、研磨後の残膜厚および研磨終点の検出を正確に評価することは一般的には容易ではない。このような残膜厚の評価方法としては既に公知の方法がある。この方法は、プローブ光として複数波長の白色光を用い、反射光の測定から得られた分光スペクトルと予め保有するシミュレーション計算による分光スペクトルとを比較し（フィッティング）、最も類似性の高いところの膜厚を特定の位置の膜厚と決定するものである（特許文献３）。
【０００４】
研磨終点を検出する方法としては、トルク電流の変化をモニターして検出する発明が知られている（特許文献４）。また、ＣＭＰ加工による平坦化処理後に、微細パターン領域を複数のブロックに分け、ウエハへの白色光照射による反射光スペクトルに基づいて、位置決めすることなしに光学フィッティングにより膜厚分布を求め、次の平坦化処理条件にフィードバックすることにより次のウエハの平坦化処理条件を最適化する方法に係る発明の開示がある（特許文献５−０００９〜００１４段落）。
ウェハ上の絶縁膜または金属膜面にプローブ光を照射し、前記膜面からの反射光または透過光の信号光強度分布を測定し、前記プローブ光の可干渉長と、前記照射された測定対象面のパターンの微細度とを比較し、前記比較した結果に基づいて光学モデルを決定し、前記光学モデルに基づいて信号光強度分布を理論計算し、前記実測された信号光強度分布と前記理論計算された信号光強度分布とを比較することによって絶縁膜または金属膜厚またはその研磨工程終了点を検知する方法に関する発明がある（特許文献６）。
【特許文献１】特開平３−２９２７２３号公報
【特許文献２】特開平５−１１４５６３号公報
【特許文献３】特開２００１−２１３１７号公報
【特許文献４】特開２００２−９０３１号公報
【特許文献５】特開２００４−１２３０２号公報
【特許文献６】特開２０００−２４１１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＳＯＩウエハの製造方法における研磨では、シリコン基板およびその上に絶縁膜を介して形成されたエピタキシャル層などの厚さのバラツキ等を考慮すると、ＳＯＩウエハ内のすべてのストッパー膜上にエピタキシャル層の研磨残が発生しないように研磨を行うには、必ず、ストッパー膜厚さより、過剰に研磨することが必要となるが、この過剰な研磨量をいかに適正にして研磨終点とするかについては、必ずしも充分に明確とは言えなかった。以下、前記過剰研磨について説明する。図１の（ｂ）に示すように、ウエハ内のすべてのストッパ膜１３上にシリコン単結晶層１５の研磨残がまったく無い状態にするために必要な過剰な研磨を行うと、過剰研磨となったストッパー膜１３間の前記シリコン単結晶１５層の表面にディッシングといわれる凹部の発生することが避けられない。図１（ｂ）ではディッシングの凹み量を矢印１７で示した。
【０００６】
しかし、過剰研磨がさらに過度になると、配線抵抗の上昇等を引き起こし易いため、過剰な研磨量には十分な注意が必要であり、過剰研磨は必要最小限に抑制することが望ましい。過剰研磨を必要とさせる原因は、ＣＭＰ研磨をする際の対象とする基板上における各積層の厚さのウエハ面内におけるバラツキであるため、面内バラツキを低減させることによって、過剰研磨量をできるかぎり抑制するようにできれば、ディッシングを低減することができる。
このようなディッシングの発生はＳＯＩウエハ内の主要なパターン部分の寸法が以下のような（１）〜（３）の構成を共に満たす場合に、特に起こりやすいことが分かった。
（１）（ストッパー膜間）エピタキシャルシリコン単結晶層領域の面方向サイズが１０〜１００μｍ、
（２）研磨前のエピタキシャルシリコン単結晶層厚みが数〜数１０μｍ、
（３）研磨後のエピタキシャルシリコン単結晶層厚みが０．１〜数μｍ、
すなわち、（１）の記載のようにストッパー膜で挟まれたシリコン単結晶領域のサイズが１０μｍ以上のように、ストッパー膜の０．１〜数μｍ前後の厚さに比べて非常に広いことが第一因となる。上限を１００μｍとしたのは、これ以上では目的の高集積度が得られ難いからである。さらに、（２）（３）に示した単結晶シリコン層の研磨前後の膜厚比が１０：１程度と非常に大きいことが第二の原因となる。
【０００７】
ストッパー膜を基準として用いてシリコン単結晶層を研磨する場合、最適な研磨終点を得るための研磨時間の決定方法に関しては、一般的に定時間研磨と終点信号を用いる方法の二種類が考えられる。
前者の方法では、ちょうどストッパー膜の位置まで削り込む時間を目安とし、当初のシリコン基板の厚さのウエハ間バラツキや同一ウエハ面内における前記単結晶シリコン層の厚さのバラツキを考慮して、通常１．１〜１．３程度の係数を掛けた時間が、ウエハ内のすべてのストッパー膜について研磨終点となる研磨時間として設定される。従って、ウエハ内の最も早くストッパー膜に到達した部分については、過剰研磨となる。この過剰研磨は、ウエハ内のすべてのストッパー膜について、ストッパー膜上に研磨残が無いように確実に研磨するためには必ず必要であり避けられない。しかしながら、前記前者の方法（定時間研磨）の場合、前記（１）〜（３）の構成を備えるＳＯＩウエハでは、ストッパー膜までの研磨時間は検出値ではなく目安であり、過剰研磨分もおおよその係数を追加する方式のため、結果的に研磨量の５〜１０％程度のディッシングが過剰研磨される部分のシリコン単結晶層に生じることとなる。この結果、過剰研磨により発生するディッシング量は少なくとも確実に除去すべきストッパー上の残膜厚と同程度以上になってしまうことは避けられず、ディッシング量の少ない良好な研磨を行うことは極めて困難であることが分かった。
【０００８】
後者の終点信号を用いる方法としては、ＣＭＰ装置の研磨ヘッドやテーブルのモータートルクに対応する負荷電流の変化点を終点信号として用いるのが最も一般的である。この場合は、単結晶シリコン層の研磨がちょうどストッパー膜に達する時に生じる負荷電流変化を検出信号とする。通常は、面内における前記単結晶シリコン層の厚さのバラツキを考慮して、前記信号検出からさらに一定時間追加研磨することにより、シリコン基板内のすべての単結晶シリコン層について、ストッパー膜位置に達するまでの確実に研磨が行われる。この場合は、前者の一定時間研磨に比べると、研磨がちょうどストッパー膜に達したことに対する検出精度が高いので、ディッシングは改善される。しかしながら、研磨コンディション変化（パッド使用時間、スラリー濃度等）により研磨レートや研磨レート分布が変化した場合、ディッシング量の増加やストッパー膜上の研磨残りが発生してしまうことが避けられず、やはり問題となる。このような理由で、従来は、ディッシングを抑えて安定した研磨を行うことは極めて困難であった。
【０００９】
本発明は、以上述べた問題点に鑑みてなされたものであり、その目的は、前記（１）〜（３）に示す構成を有するＳＯＩウエハ製造方法における半導体エピタキシャル単結晶膜厚の正確な制御を可能とし、さらに、前記ＳＯＩウエハの研磨レートや当初の単結晶半導体基板の膜厚がばらついても、その影響を抑制でき、その結果、従来よりも高歩留まりかつ高品質とすることができるＳＯＩウエハ製造方法を提供することである。
【課題を解決するための手段】
【００１０】
特許請求の範囲の請求項１記載の本発明によれば、表面に絶縁層を被覆した半導体基板上に、半導体基板より硬度の高い絶縁材料からなる凸状のストッパー膜を１０〜１００μｍの間隔で形成する工程と前記ストッパー膜で挟まれた前記絶縁層内に前記半導体基板を露出させる開口部を形成する工程とを行い、前記開口部内の前記半導体基板表面からエピタキシャル半導体単結晶層を前記ストッパー膜厚さ以上に成長させた後、前記ストッパー膜の厚さ以下に前記エピタキシャル半導体単結晶層を研磨装置により研磨して表面を平坦化する研磨工程が、研磨前の前記エピタキシャル半導体単結晶層厚みと研磨後のエピタキシャル半導体単結晶層厚みの比が１０／１以上を満たす条件で行われ、前記研磨工程における前記ストッパー膜への研磨到達点を、研磨状態の変化を示す信号の変化として検出すると共に、さらにこの信号変化の検出時点から研磨終了時点までの時間を測定し、得られた時間を前記研磨工程とは別の研磨工程にフィードバックして、別の研磨工程における信号変化検出時点から研磨終了時点までの時間を決めることを含むＳＯＩウエハの製造方法とすることにより、前記目的は達成される。
【００１１】
特許請求の範囲の請求項２記載の本発明によれば、研磨状態の変化を信号の変化として検出する方法が、研磨装置のトルク計測法またはウエハ温度計測法である特許請求の範囲の請求項１のＳＯＩウエハの製造方法とすることが、ウエハ間の研磨レートのバラツキの影響、研磨前のウエハごとのシリコン単結晶層の膜厚バラツキの影響を抑制でき、より安定した研磨が可能になるので、好ましい。
特許請求の範囲の請求項３記載の本発明によれば、研磨前のエピタキシャル半導体単結晶層厚みが数〜数１０μｍで、研磨後のエピタキシャル半導体単結晶層厚みが０．１〜数μｍである請求項１または２記載のＳＯＩウエハの製造方法。
特許請求の範囲の請求項４記載の本発明によれば、前記半導体基板表面に形成される絶縁膜がシリコン酸化膜であり、前記ストッパー膜がシリコン窒化膜である特許請求の範囲の請求項１乃至３のいずれか一項に記載のＳＯＩウエハの製造方法とすることが好ましい。
【００１２】
特許請求の範囲の請求項５記載の本発明によれば、前記エピタキシャル半導体単結晶層がクロルシランガスを主ガスとして含む成膜ガスにより成長するエピタキシャルシリコン単結晶層である特許請求の範囲の請求項１乃至４のいずれか一項に記載のＳＯＩウエハの製造方法とすることが好ましい。
【発明の効果】
【００１３】
本発明によれば、前記（１）〜（３）に示す構成を有するＳＯＩウエハ製造の研磨工程において、ＳＯＩウエハ製造方法における半導体エピタキシャル単結晶膜厚の正確な制御を可能とし、さらに、ＳＯＩウエハの研磨レートや当初の単結晶半導体基板の膜厚がばらついても、その影響を抑制でき、その結果、従来よりも高歩留まりかつ高品質とするＳＯＩウエハの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明にかかる実施例について説明する。図１（ａ）は、本発明のＳＯＩウエハの製造方法にかかり、シリコン酸化膜２を備えたシリコン基板１上に、シリコンエピタキシャル単結晶層５を成長させるために、シリコン基１上のシリコン酸化膜２に開口部４と前記エピタキシャルシリコン単結晶層５の厚さの基準になるストッパー膜３と、このストッパー膜３より厚く形成された前記エピタキシャルシリコン単結晶層５とを積層させたウエハ０の断面図であり、同図（ｂ）はエピタキシャルシリコン単結晶層５の厚さの基準となるストッパー膜３に対してエピタキシャルシリコン単結晶層５を過剰研磨し、前記ストッパー３間のエピタキシャルシリコン単結晶層５表面に凹み６を有するディッシングが形成されたことを示すウエハ０の断面図である。
前記図１に示すようにシリコン酸化膜２上に形成されたストッパー膜３としてシリコン窒化膜を用い、エピタキシャルシリコン単結晶層５の成長とその後の研磨を行い、平坦な表面をもった本発明にかかるＳＯＩウエハの製造方法について以下説明する。本発明は、その要旨を超えない限り、以下説明する実施例の記載に限定されるものではない。
【００１５】
前述した図３のＳＯＩウエハのプロセスフローと同じプロセスについては、図３を用い、本発明にかかるＳＯＩウエハの製造方法について説明する。図３−１から図３−５までは、前述した従来のＳＯＩウエハの製造方法と同じであるので、説明を省略する。図３−５に示すシリコン単結晶層のエピタキシャル成長まで完了したウエハをカセット単位で図示しないＣＭＰ装置に搬入して研磨処理が施される。同ＣＭＰ装置内では、研磨、洗浄、乾燥、光学反射スペクトル計測が連続して行われる。さらに、前記計測により導出された光学反射スペクトルの評価結果を後に処理する別のウエハの研磨工程の時間にフィードバックすることで安定した研磨を可能にする。以下、さらに、その詳細について述べる。
まず、膜厚１０〜２０μｍのエピタキシャルシリコン単結晶層の成長まで完了した６インチサイズのＳＯＩウエハをＣＭＰ装置（ＥＰＯ−１１３Ｄ  （株）荏原製作所製）に搬入し、シリコン研磨用のスラリーにより研磨処理を行った。前記シリコン研磨用のスラリーとして高純度コロイダルシリカスラリー（ｐｌａｎｅｒｌｉｔｅ−６１０３  （株）フジミインコーポレーテッド社製）を用いた。代表的な研磨条件はトップリング圧力３００〜６００ｈＰａ、テーブル回転数５０〜１００ｒｐｍとした。この条件でのポリシリコンの研磨レートは１〜２μｍ／分、酸化膜の研磨レートは１０〜２０ｎｍ／分であり、選択比（シリコン研磨レート／酸化膜研磨レート）は約１００倍と非常に大きい。この研磨レートと研磨膜厚（研磨前後の膜厚差）が分かれば、研磨時間が導出できる。ただし、前述の図３のようにシリコン窒化膜をストッパー膜にする場合、研磨時間に１．１〜１．２の係数を掛けて追加研磨する必要がある。
【００１６】
図１は、所定の時間、研磨した後のＳＯＩウエハの断面図を示す。（ａ）はシリコン基板１上に開口部４を有するシリコン酸化膜２とストッパー膜３を備え、その上に成長させたエピタキシャルシリコン単結晶層５に対する研磨量がストッパー膜３に達していない状態を示す断面図であり、（ｂ）は、前記ストッパー膜３より過剰にエピタキシャルシリコン単結晶層５が研磨され、前記単結晶層５にディッシングが形成されたことを示す図である。図示しないＣＭＰ装置内で乾燥後のＳＯＩウエハ０に白色光を照射して反射光スペクトルを計測する。このときの、白色光のスポットサイズは、ＳＯＩウエハ内の一チップ内における周期的なパターン構造をもった最小単位よりも、少なくとも大きな面積に設定される必要がある。図１に示すように、間隔がおおよそ１０〜１００μｍのストッパー膜３とシリコン酸化膜２からなる絶縁膜を１ユニットとするパターンが周期的に並ぶ場合は、前記白色光のスポットサイズはその数倍以上に設定される。
【００１７】
一方で、既知の光学モデルに基づいた反射光スペクトルのシミュレーション計算が別途行われる。本光学モデルでは研磨領域を図１に示すように３領域（Ａ、Ｂ、Ｃ）に分けて考える。研磨不足のときは、（ａ）のように領域Ａ上に単結晶シリコンの残膜が存在し、研磨過剰のときは、（ｂ）のように領域ＢからＣにかけて湾曲をもったディッシングを生じる。ディッシングを生じる場合は光学的に複雑な構造になるが、計算を簡素化するため、３領域について、それぞれ、膜厚一定と近似して取り扱うことにする。各領域の層構造と光学モデル上の層構造を表１に示す。表１では、領域Ａ、Ｂ、Ｃの層構造および光学モデル上の層数を示す。層構造を表では、シリコン基板を基板、シリコン酸化膜を第１層、シリコン窒化膜（ストッパー膜）を第２層、シリコン単結晶層を第３層とした。
【００１８】
【表１】
2006253584.tif 000003
【００１９】
領域Ａでは、シリコン単結晶層（第３層）がストッパー膜（第２層）上に存在する場合であり、４層構造として取り扱う。また、領域Ｃにおける基板と第１層とは同一材質であるため、光学モデル上では１層として取り扱う。各領域の各層膜厚をフィッティングパラメータとし、あらかじめ導出された各層の光学定数と領域Ａ、Ｂ、Ｃの面積比率から反射光スペクトルが計算される。反射光スペクトルの実測値と計算値のフィッティングにより、各層の膜厚が導出される。導出された各層の膜厚をもとに、後に処理されるウエハの研磨時間を補正する。残膜厚が過剰な場合は研磨時間を長くし、ディッシングが過剰な場合は研磨時間を短くする。このとき、あらかじめ研磨時間を振って求めた残膜厚の研磨時間依存性をもとに補正を行うことが望ましい。以上の操作を、各ウエハ研磨処理バッチごとに逐次行うことでディッシング量が制御された安定した研磨が可能となる。
【００２０】
（比較例）
本発明の効果を調べるため、研磨時間をフィードバックする従来の第１方法と、研磨時間を固定する方法にかかる従来の第２方法の２種類の研磨方法でそれぞれ５０枚のＳＯＩウエハを連続処理し歩留りを比較した。なお、良品としての合格基準は研磨後のエピタキシャルシリコン単結晶層の膜厚が目標値（１．５μｍ）に対して、±０．１μｍの範囲内にあることとした。双方の研磨方法で処理を行ったところ、従来の研磨時間を固定する方法にかかる第２の方法の歩留りは４６％に対し、従来の研磨時間をフィードバックする第１方法でも一応８６％に改善はされた。
【実施例１】
【００２１】
次に、本発明にかかる実施例１について述べる。反射スペクトルの計測および計算は上記の手順と同様とし、同時に、ＣＭＰ装置の研磨ヘッドあるいはテーブルのトルクに対応した負荷電流を計測する。本発明にかかる研磨時間とＣＭＰ装置の回転駆動モーターの負荷電流との関係図を図２に示す。研磨時間が経過してシリコン単結晶層より硬度の高いシリコン窒化膜からなるストッパー膜に到達すると、摩擦係数が変化して負荷電流が変化する。この負荷電流変化が観測された時刻と最終の研磨終了時刻との差を追加研磨時間とし、導出された膜厚と合わせて後に処理されるウエハの追加研磨時間にフィードバックするようにした。本発明の対象となるＳＯＩウエハ研磨では、研磨膜厚が残膜厚に対して大きいため、ウエハごとの研磨レートバラツキや研磨レート分布が残膜厚に影響する。本実施例では、フィードバックする時間が実施例１に比べて１桁程度短くなるので、前述のバラツキの影響を受けにくく、より再現性の良い膜厚制御が可能となる。本発明にかかる実施例１の効果を確認するため、前述の比較例実験と同様に５０枚のウエハの連続研磨実験を行った。その結果、歩留りは９６％となり、本発明にかかる実施例の有効性が確認できた。
【図面の簡単な説明】
【００２２】
【図１】（ａ）は本発明にかかるＳＯＩウエハの表面平坦化処理中の断面図、（ｂ）は本発明にかかるＳＯＩウエハ表面平坦化処理後の断面図である。
【図２】本発明にかかる研磨時間とＣＭＰ装置の回転駆動モーターの負荷電流との関係図である。
【図３−１】従来のＳＯＩウエハの製造プロセス工程図（その１）、
【図３−２】従来のＳＯＩウエハの製造プロセス工程図（その２）、
【図３−３】従来のＳＯＩウエハの製造プロセス工程図（その３）、
【図３−４】従来のＳＯＩウエハの製造プロセス工程図（その４）、
【図３−５】従来のＳＯＩウエハの製造プロセス工程図（その５）、
【図３−６】従来のＳＯＩウエハの製造プロセス工程図（その６）、
【図３−７】従来のＳＯＩウエハの製造プロセス工程図（その７）、
【図３−８】従来のＳＯＩウエハの製造プロセス工程図（その８）、
【符号の説明】
【００２３】
０、１０…      ＳＯＩシリコンウエハ
１、１１…      シリコン基板、
２、１２、１８…シリコン酸化膜、
３、１３、１７…シリコン窒化膜、ストッパー膜
４、１４、１６…開口部、
５、１５…      エピタキシャルシリコン単結晶層。
【図１】
2006253584.tif 000004
【図２】
2006253584.tif 000005
【図３−１】
2006253584.tif 000006
【図３−２】
2006253584.tif 000007
【図３−３】
2006253584.tif 000008
【図３−４】
2006253584.tif 000009
【図３−５】
2006253584.tif 000010
【図３−６】
2006253584.tif 000011
【図３−７】
2006253584.tif 000012
【図３−８】
2006253584.tif 000013