(57)【要約】【課題】  ブレイクダウン電圧の低下を防止する絶縁体層の密着強度を高めて信頼性を向上させた薄膜キャパシタ素子と、その製造方法を提供すること。【解決手段】  本発明の薄膜キャパシタ素子は、基板１上に形成された下部電極２と、下部電極２上に形成された誘電体層３と、これら下部電極２および誘電体層３の傾斜側面２ａ，３ａを含む側縁部を覆う領域に形成された絶縁体層４と、誘電体層３上に形成され絶縁体層４上を経由して基板１上へと導出された上部電極５とを備え、誘電体層３および絶縁体層４がＳiＯ2等の無機物からなる。この薄膜キャパシタ素子の製造過程で、下部電極２と誘電体層３用のレジストマスク６や絶縁体層４用のレジストマスク７は、その側面６ａ，７ａをベーク処理にて傾斜させてから異方性エッチングを行うため、傾斜側面２ａ，３ａや傾斜側面４ａ，４ｂが形成される。【選択図】  図１
2006179818.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されて該基板の法線方向に対し傾斜した側面を有する下部電極と、この下部電極上に形成されて前記側面に連続する同等に傾斜した側面を有する誘電体層と、これら下部電極および誘電体層の前記各側面を含む側縁部を覆う領域に形成されて前記基板の法線方向に対し傾斜した側面を有する絶縁体層と、前記誘電体層上に形成され前記絶縁体層上を経由して前記基板上へと導出された上部電極とを備え、前記誘電体層および前記絶縁体層が無機物からなることを特徴とする薄膜キャパシタ素子。
【請求項２】
請求項１の記載において、前記無機物がＳiＯ2であることを特徴とする薄膜キャパシタ素子。
【請求項３】
基板上に下部電極材料を成膜した後、この下部電極材料の膜上に無機物からなる誘電体層材料を成膜する誘電体層成膜工程と、
前記誘電体層材料の膜上に第１のレジストマスクを形成する第１のマスク形成工程と、
前記第１のレジストマスクをベーク処理して該レジストマスクの側面を傾斜させる第１のベーク処理工程と、
前記第１のベーク処理工程後に、前記第１のレジストマスクに覆われていない前記誘電体層材料および前記下部電極材料を異方性エッチングにより除去して、該レジストマスクの前記側面と同等に傾斜した傾斜側面を有する誘電体層および下部電極を形成する第１のエッチング工程と、
前記第１のエッチング工程後に、前記第１のレジストマスクを剥離してから、前記下部電極および前記誘電体層の前記傾斜側面を含む側縁部を覆う無機物からなる絶縁体層材料を成膜する絶縁体層成膜工程と、
前記絶縁体層材料の膜上に第２のレジストマスクを形成する第２のマスク形成工程と、
前記第２のレジストマスクをベーク処理して該レジストマスクの側面を傾斜させる第２のベーク処理工程と、
前記第２のベーク処理工程後に、前記第２のレジストマスクに覆われていない前記絶縁体層材料を異方性エッチングにより除去して、該レジストマスクの前記側面と同等に傾斜した傾斜側面を有する絶縁体層を形成する第２のエッチング工程と、
前記誘電体層上から前記絶縁体層上を経由して前記基板上へと導出される上部電極を形成する上部電極形成工程と、
を含むことを特徴とする薄膜キャパシタ素子の製造方法。
【請求項４】
請求項３の記載において、前記誘電体層と前記絶縁体層がいずれもＳiＯ2であることを特徴とする薄膜キャパシタ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、小型電子回路に用いられる薄膜キャパシタ素子と、その製造方法とに関する。
【背景技術】
【０００２】
一般的に薄膜キャパシタ素子は、アルミナ等からなる基板上に下部電極と誘電体層と上部電極を順次積層して概略構成されている。この種の薄膜キャパシタ素子では、スパッタ法等によって形成される誘電体層の膜厚が下部電極の側面近傍で極端に薄くなってしまうため、カバレッジ不良によって下部電極と上部電極間のブレイクダウン電圧が不所望に低下してしまう虞がある。そこで従来、誘電体層のカバレッジ不良部分をレジスト等の有機物材料からなる絶縁体層で覆うことにより、ブレイクダウン電圧の低下が防止できるようにした薄膜キャパシタ素子が提案されている（例えば、特許文献１参照）。
【０００３】
図１１はかかる従来の薄膜キャパシタ素子を示す断面図である。同図に示す薄膜キャパシタ素子は、アルミナ等からなる基板２１上に形成された下部電極２２と、この下部電極２２上に形成されて該下部電極２２の側面２２ａを経由して基板２１上へと延設された誘電体層２３と、この誘電体層２３を介して下部電極２２の側面２２ａを覆う絶縁体層２４と、誘電体層２３上に形成され絶縁体層２４上を経由して基板２１上へと導出された上部電極２５とによって主に構成されている。
【０００４】
かかる従来の薄膜キャパシタ素子において、誘電体層２３は下部電極２２上や基板２１上にスパッタ法により形成されたＳiＯ2膜からなるが、下部電極２２上から基板２１上に至る段差部分では誘電体層２３のカバレッジは悪くなる。しかし、誘電体層２３の膜厚が極端に薄い下部電極２２の側面２２ａ近傍は絶縁体層２４に覆われているため、誘電体層２３のカバレッジ不良に起因するブレイクダウン電圧の低下を防止することができる。また、有機物からなる絶縁体層２４はベーク処理によって丸みを帯びた形状にすることができるため、この絶縁体層２４の表面に上部電極２５をスパッタ法等によって形成することは容易である。
【特許文献１】特開２００２−２５８５４（第３−４頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前述した従来の薄膜キャパシタ素子では、誘電体層２３のカバレッジ不良に起因するブレイクダウン電圧の低下を防止するために絶縁体層２４を設けているが、この絶縁体層２４は有機物からなるため、無機物からなる誘電体層２３や上部電極２５等との密着強度が十分に高くなく、それゆえ絶縁体層２４の剥離によって製品の信頼性が損なわれる虞があった。そこで、絶縁体層を無機材料にて形成することが考えられるが、誘電体層２３のカバレッジ不良部分は基板２１の法線方向に起立した部分なので、そこにスパッタ法等によって無機物からなる絶縁体層を効率よく成膜することは困難である。また、仮に多大な時間を要して無機物からなる所定厚の絶縁体層を成膜したとしても、該絶縁体層の側面が基板２１の法線方向に起立してしまうため、そこに上部電極２５をスパッタ法等によって効率よく成膜することは困難となる。
【０００６】
本発明は、このような従来技術の実情に鑑みてなされたもので、その第１の目的は、ブレイクダウン電圧の低下を防止する絶縁体層の密着強度を高めて信頼性を向上させた薄膜キャパシタ素子を提供することにある。また、本発明の第２の目的は、かかる高信頼性の薄膜キャパシタ素子が効率よく製造できる製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の第１の目的を達成するため、本発明の薄膜キャパシタ素子では、基板上に形成されて該基板の法線方向に対し傾斜した側面を有する下部電極と、この下部電極上に形成されて前記側面に連続する同等に傾斜した側面を有する誘電体層と、これら下部電極および誘電体層の前記各側面を含む側縁部を覆う領域に形成されて前記基板の法線方向に対し傾斜した側面を有する絶縁体層と、前記誘電体層上に形成され前記絶縁体層上を経由して前記基板上へと導出された上部電極とを備え、前記誘電体層および前記絶縁体層が無機物からなる構成にした。
【０００８】
このように構成された薄膜キャパシタ素子は、誘電体層のカバレッジ不良部分となる下部電極の側面を覆う絶縁体層が無機物からなるため、この絶縁体層と誘電体層や上部電極および下部電極等との密着強度が大幅に高まる。それゆえ、ブレイクダウン電圧が高く絶縁体層の剥離も起こりにくい高信頼性の薄膜キャパシタ素子が得られる。なお、この絶縁体層によって覆われる下部電極と誘電体層の側面は基板の法線方向に対し傾斜しているので、これら側面を含む前記側縁部にスパッタ法等によって無機物からなる絶縁体層を効率よく成膜することは可能である。また、この絶縁体層の側面も基板の法線方向に対し傾斜しているので、この側面を覆う領域に上部電極をスパッタ法等によって効率よく成膜することも可能である。
【０００９】
上記構成の薄膜キャパシタ素子において、前記無機物がＳiＯ2であると、誘電体層に要求される誘電率が確保しやすいだけでなく、誘電体層と絶縁体層が同じ材料からなり熱膨張や熱収縮の相違に起因する剥離が回避でき、信頼性が一層向上して好ましい。
【００１０】
また、上記の第２の目的を達成するため、本発明の薄膜キャパシタ素子の製造方法では、基板上に下部電極材料を成膜した後、この下部電極材料の膜上に無機物からなる誘電体層材料を成膜する誘電体層成膜工程と、前記誘電体層材料の膜上に第１のレジストマスクを形成する第１のマスク形成工程と、前記第１のレジストマスクをベーク処理して該レジストマスクの側面を傾斜させる第１のベーク処理工程と、前記第１のベーク処理工程後に、前記第１のレジストマスクに覆われていない前記誘電体層材料および前記下部電極材料を異方性エッチング（反応性イオンエッチング）により除去して、該レジストマスクの前記側面と同等に傾斜した傾斜側面を有する誘電体層および下部電極を形成する第１のエッチング工程と、前記第１のエッチング工程後に、前記第１のレジストマスクを剥離してから、前記下部電極および前記誘電体層の前記傾斜側面を含む側縁部を覆う無機物からなる絶縁体層材料を成膜する絶縁体層成膜工程と、前記絶縁体層材料の膜上に第２のレジストマスクを形成する第２のマスク形成工程と、前記第２のレジストマスクをベーク処理して該レジストマスクの側面を傾斜させる第２のベーク処理工程と、前記第２のベーク処理工程後に、前記第２のレジストマスクに覆われていない前記絶縁体層材料を異方性エッチングにより除去して、該レジストマスクの前記側面と同等に傾斜した傾斜側面を有する絶縁体層を形成する第２のエッチング工程と、前記誘電体層上から前記絶縁体層上を経由して前記基板上へと導出される上部電極を形成する上部電極形成工程と、を含むように構成した。
【００１１】
このような薄膜キャパシタ素子の製造過程において、基板上に順次成膜された下部電極材料と誘電体層材料をエッチングして所定形状の下部電極および誘電体層を形成する際に、第１のレジストマスクの側面をベーク処理にて傾斜させてから異方性エッチングを行うと、誘電体層と下部電極の側面を該レジストマスクの側面と同等に傾斜させることができる。このとき、第１のレジストマスクの側面の傾斜角度は、第１のベーク処理工程でベーク温度とベーク時間を適宜選択することにより制御可能である。そのため、前記絶縁体層成膜工程で、下部電極と誘電体層の傾斜側面を覆う領域に無機物からなる絶縁体層材料をスパッタ法等によって効率よく成膜することは容易であり、この絶縁体層材料の膜の表面には下部電極と誘電体層の傾斜側面に対応して傾いた側面が形成される。また、この絶縁体層材料の膜をエッチングして所定形状の絶縁体層を形成する際に、第２のレジストマスクの側面をベーク処理にて傾斜させてから異方性エッチングを行うと、絶縁体層の表面に該レジストマスクの側面と同等に傾いた傾斜側面を形成することもできる。そのため、絶縁体層の表面に上部電極をスパッタ法等によって効率よく成膜することは容易である。
【００１２】
上記の製造方法において、前記誘電体層と前記絶縁体層がいずれもＳiＯ2であると、誘電体層に要求される誘電率が確保しやすいだけでなく、誘電体層と絶縁体層が同じ材料からなり熱膨張や熱収縮の相違に起因する剥離が回避でき、信頼性が一層向上して好ましい。
【発明の効果】
【００１３】
本発明の薄膜キャパシタ素子は、誘電体層のカバレッジ不良部分となる下部電極の側面を覆う絶縁体層が無機物からなるため、この絶縁体層と誘電体層や上部電極および下部電極等との密着強度が大幅に高まる。それゆえ、ブレイクダウン電圧が高く絶縁体層の剥離も起こりにくい高信頼性の薄膜キャパシタ素子が得られる。
【００１４】
また、本発明の薄膜キャパシタ素子の製造方法によれば、レジストマスクの側面をベーク処理にて傾斜させてから異方性エッチングを行うことにより、下部電極と誘電体層の側面を傾斜させて該側面を覆う領域に無機物からなる絶縁体層材料をスパッタ法等によって効率よく成膜できると共に、絶縁体層の側面を傾斜させて該側面を覆う領域に上部電極をスパッタ法等によって効率よく成膜できる。それゆえ、ブレイクダウン電圧の低下を防止するための絶縁体層が無機物からなる高信頼性の薄膜キャパシタ素子を効率よく製造することができる。
【発明を実施するための最良の形態】
【００１５】
発明の実施の形態を図面を参照して説明すると、図１は本発明の実施形態例に係る薄膜キャパシタ素子の断面図、図２は該薄膜キャパシタ素子の平面図、図３〜図６は該薄膜キャパシタ素子の製造工程を示す断面図、図７〜図１０は該薄膜キャパシタ素子の製造工程を示す平面図である。なお、図１は図２のＩ−Ｉ線に沿う断面図、図３は図７のIII−III線に沿う断面図、図４は図８のIV−IV線に沿う断面図、図５は図９のＶ−Ｖ線に沿う断面図、図６は図１０のVI−VI線に沿う断面図である。
【００１６】
図１および図２に示す薄膜キャパシタ素子は、基板１上に形成されて傾斜側面２ａを有する下部電極２と、下部電極２上に積層されて傾斜側面２ａに連続する傾斜側面３ａを有する誘電体層３と、傾斜側面２ａ，３ａを含む下部電極２および誘電体層３の側縁部を覆う領域に形成された絶縁体層４と、誘電体層３上に形成され絶縁体層４上を経由して基板１上へと導出された上部電極５とによって主に構成されている。
【００１７】
基板１はアルミナ基板からなる。下部電極２は基板１上に成膜された下部電極材料（Ｔａ膜）を所望のパターン形状にエッチングしたものであり、基板１の法線方向に対して所定角度傾いた傾斜側面２ａを有する。誘電体層３は下部電極材料の膜上に成膜された誘電体層材料（ＳiＯ2膜）を所望のパターン形状にエッチングしたものであり、下部電極２の傾斜側面２ａと同等に傾いた傾斜側面３ａを有する。後述するように、これら下部電極と誘電体層３は異方性エッチングにより一括してパターニングされる。絶縁体層４は基板１上から誘電体層３上にかけて成膜された絶縁体層材料（ＳiＯ2膜）を所望のパターン形状にエッチングしたものであり、その表面には傾斜側面４ａや傾斜側面４ｂが形成されている。上部電極５は基板１上と絶縁体層４上および誘電体層３上の所定領域に成膜された上部電極材料（Ｔａ膜）を所望のパターン形状にエッチングしたものである。
【００１８】
このように構成される薄膜キャパシタ素子は、誘電体層３を挟んで下部電極２と上部電極５とが対向している部分（図１のＣ部）がキャパシタとして動作する部位となる。そして、この薄膜キャパシタ素子は、誘電体層３のカバレッジ不良部分となる傾斜側面２ａを覆う絶縁体層４が無機物（ＳiＯ2）からなるため、この絶縁体層４と誘電体層（ＳiＯ2膜）３や上部電極５および下部電極２等との密着強度が極めて高い。したがって、ブレイクダウン電圧の向上に不可欠な絶縁体層４が剥離を起こしにくい高信頼性の薄膜キャパシタ素子となっている。しかも、この薄膜キャパシタ素子は、誘電体層３と絶縁体層４が共にＳiＯ2からなるため、両者３，４が熱膨張や熱収縮の相違に起因する剥離を起こす虞がなく、かつ、誘電体層３に要求される誘電率も確保しやすくなっている。
【００１９】
なお、この薄膜キャパシタ素子において、絶縁体層４は下部電極２と誘電体層３の連続する傾斜側面２ａ，３ａを覆う領域に形成されているが、これらの傾斜側面２ａ，３ａは異方性エッチングにより基板１の法線方向に対して傾けてあるので、スパッタ法によって絶縁体層４を効率よく成膜することが可能である。また、この絶縁体層４の傾斜側面４ａ，４ｂも基板１の法線方向に対して傾けてあるので、スパッタ法によって上部電極５を絶縁体層４の表面に効率よく成膜することが可能である。
【００２０】
次に、本実施形態例に係る薄膜キャパシタ素子の製造方法を、図３〜図６の断面図と図７〜図１０の平面図に基づいて説明する。ここで、図３と図７は基板投入から誘電体層材料を成膜するまでの製造過程を示し、図４と図８は第１のレジストマスクを形成してから剥離するまでの製造過程を示し、図５と図９は絶縁体層材料を成膜してから第２のレジストマスクを剥離するまでの製造過程を示し、図６と図１０は上部電極材料を成膜してからエッチングするまでの製造過程を示している。
【００２１】
まず、図３（ａ）と図７（ａ）に示すように、アルミナ基板である基板１を投入した後、図３（ｂ）と図７（ｂ）に示すように、この基板１上に下部電極材料（Ｔａ）１２をＲＦスパッタ法にて成膜する（下部電極成膜工程）。次に、図３（ｃ）と図７（ｃ）に示すように、下部電極材料１２の膜上に、誘電体層材料（ＳiＯ2）１３をＲＦスパッタ法にて成膜する（誘電体層成膜工程）。
【００２２】
この後、誘電体層材料１３の膜上にフォトレジストをスピンコートし、これをマスキング状態で露光して現像することにより、図４（ａ）と図８（ａ）に示すように、所望形状の第１のレジストマスク６を形成する（第１のマスク形成工程）。次に、第１のレジストマスク６をベーク処理することにより、図４（ｂ）と図８（ｂ）に示すように、第１のレジストマスク６の側面６ａを傾斜させる（第１のベーク処理工程）。このとき、側面６ａの傾斜角度はベーク温度とベーク時間を適宜選択することによって高精度に制御することができる。次に、第１のレジストマスク６に覆われていない誘電体層材料１３と下部電極材料１２を異方性エッチングによって除去することにより、図４（ｃ）と図８（ｃ）に示すように、傾斜側面２ａ，３ａを有する所望のパターン形状の下部電極２と誘電体層３を形成する（第１のエッチング工程）。この異方性エッチングは、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ；ＲＩＥ）とも称されるドライエッチングによって行い、真空チャンバー内に導入する反応性ガスとしてはＣＦ４を用いる。これにより、第１のレジストマスク６に覆われていない下部電極材料（Ｔａ）１２や誘電体層材料（ＳiＯ2）１３を高速のイオンや活性種によって効率よく除去することができ、下部電極２と誘電体層３にはそれぞれ第１のレジストマスク６の側面６ａと同等に傾斜した傾斜側面２ａ，３ａが形成される。こうして下部電極２および誘電体層３を形成した後、図４（ｄ）と図８（ｄ）に示すように第１のレジストマスク６を剥離する。
【００２３】
次に、図５（ａ）と図９（ａ）に示すように、基板１上から誘電体層３上にかけて絶縁体層材料（ＳiＯ2）１４をＲＦスパッタ法にて成膜し、下部電極２と誘電体層３の傾斜側面２ａ，３ａを絶縁体層材料１４にて覆う（絶縁体層成膜工程）。なお、これらの傾斜側面２ａ，３ａは基板１の法線方向に対して所定角度傾けてあるので、無機物からなる絶縁体層材料１４はスパッタ法によって効率よく成膜することができる。この後、絶縁体層材料１４の膜上にフォトレジストをスピンコートし、これをマスキング状態で露光して現像することにより、図５（ｂ）と図９（ｂ）に示すように、所望形状の第２のレジストマスク７を形成する（第２のマスク形成工程）。次に、第２のレジストマスク７をベーク処理することにより、図５（ｃ）と図９（ｃ）に示すように、第２のレジストマスク７の側面７ａを傾斜させる（第２のベーク処理工程）。このとき、側面７ａの傾斜角度はベーク温度とベーク時間を適宜選択することによって高精度に制御することができる。次に、第２のレジストマスク７に覆われていない絶縁体層材料１４を異方性エッチングによって除去することにより、図５（ｄ）と図９（ｄ）に示すように、傾斜側面２ａ，３ａを含む下部電極２と誘電体層３の側縁部を覆う絶縁体層４を形成する（第２のエッチング工程）。この絶縁体層４の表面には、成膜時に傾斜側面２ａ，３ａに対応して傾いた傾斜側面４ａや、異方性エッチング時に第２のレジストマスク７の側面７ａに対応して傾いた傾斜側面４ｂが形成されている。こうして絶縁体層４を形成した後、図５（ｅ）と図９（ｅ）に示すように第２のレジストマスク７を剥離する。
【００２４】
しかる後、図６（ａ）と図１０（ａ）に示すように、基板１上から絶縁体層４上と誘電体層３上にかけて上部電極材料（Ｔａ）１５をＲＦスパッタ法にて成膜する（上部電極成膜工程）。なお、絶縁体層４の表面には基板１の法線方向に対して傾いた傾斜側面４ａ，４ｂが形成されているので、上部電極材料１５はスパッタ法によって効率よく成膜することができる。次に、上部電極材料１５の膜上にフォトレジストをスピンコートし、これをマスキング状態で露光して現像することにより、図６（ｂ）と図１０（ｂ）に示すように、所望形状の第３のレジストマスク８を形成する（第３のマスク形成工程）。次に、第３のレジストマスク８をベーク処理することにより、図６（ｃ）と図１０（ｃ）に示すように、第３のレジストマスク８の側面８ａを傾斜させる（第３のベーク処理工程）。次に、第３のレジストマスク８に覆われていない上部電極材料１５を異方性エッチングによって除去することにより、図６（ｄ）と図１０（ｄ）に示すように、所望のパターン形状の上部電極５を形成する（第３のエッチング工程）。こうして上部電極５を形成した後、第３のレジストマスク８を剥離することによって、図１と図２に示す薄膜キャパシタ素子が得られる。
【００２５】
このように本実施形態例に係る薄膜キャパシタ素子の製造方法においては、基板１上に順次成膜された下部電極材料１２と誘電体層材料１３をエッチングして所定形状の下部電極２と誘電体層３を形成する際に、第１のレジストマスク６の側面６ａをベーク処理にて傾斜させてから異方性エッチングを行うため、該側面６ａと同等に傾けた傾斜側面２ａ，３ａを下部電極２と誘電体層３に形成することができる。そのため、これらの傾斜側面２ａ，３ａを覆う領域に無機物からなる絶縁体層材料１４をスパッタ法によって効率よく成膜することができる。また、絶縁体層材料１４の膜をエッチングして所定形状の絶縁体層４を形成する際には、第２のレジストマスク７の側面７ａをベーク処理にて傾斜させてから異方性エッチングを行うため、この絶縁体層４の表面には、成膜時に傾斜側面２ａ，３ａに対応して傾いた傾斜側面４ａや、異方性エッチング時に第２のレジストマスク７の側面７ａに対応して傾いた傾斜側面４ｂが形成されることになり、よって絶縁体層４の表面に上部電極５をスパッタ法によって効率よく成膜することができる。したがって、ブレイクダウン電圧の低下を防止するための絶縁体層４が無機物からなる高信頼性の薄膜キャパシタ素子を効率よく製造することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態例に係る薄膜キャパシタ素子の断面図である。
【図２】該薄膜キャパシタ素子の平面図である。
【図３】該薄膜キャパシタ素子の製造工程を示す断面図である。
【図４】該薄膜キャパシタ素子の製造工程を示す断面図である。
【図５】該薄膜キャパシタ素子の製造工程を示す断面図である。
【図６】該薄膜キャパシタ素子の製造工程を示す断面図である。
【図７】該薄膜キャパシタ素子の製造工程を示す平面図である。
【図８】該薄膜キャパシタ素子の製造工程を示す平面図である。
【図９】該薄膜キャパシタ素子の製造工程を示す平面図である。
【図１０】該薄膜キャパシタ素子の製造工程を示す平面図である。
【図１１】従来例に係る薄膜キャパシタ素子の断面図である。
【符号の説明】
【００２７】
１  基板
２  下部電極
２ａ，３ａ，４ａ，４ｂ  傾斜側面
３  誘電体層
４  絶縁体層
５  上部電極
６  第１のレジストマスク
６ａ，７ａ，８ａ  側面
７  第２のレジストマスク
８  第３のレジストマスク
１２  下部電極材料
１３  誘電体層材料
１４  絶縁体層材料
【図１】
2006179818.tif 000003
【図２】
2006179818.tif 000004
【図３】
2006179818.tif 000005
【図４】
2006179818.tif 000006
【図５】
2006179818.tif 000007
【図６】
2006179818.tif 000008
【図７】
2006179818.tif 000009
【図８】
2006179818.tif 000010
【図９】
2006179818.tif 000011
【図１０】
2006179818.tif 000012
【図１１】
2006179818.tif 000013