(57)【要約】【課題】スイッチング損失を低減可能で、しかも広範囲な入出力電圧の変動に対応でき、またリップル電圧が容易に低減可能なＤＣ−ＤＣコンバータを提供する。【解決手段】本発明に係るＤＣ−ＤＣコンバータ１０は、主スイッチング素子Ｑ１、チョークコイルＬ１、出力コンデンサＣ５、フライホイールダイオードＤ３、共振用コイルＴ１、補助スイッチング素子Ｑ２、および共振用コンデンサＣ４を備え、共振用コイルＴ１は、主スイッチング素子Ｑ１の一端とフライホイールダイオードＤ３の一端との間に接続された第１の巻線Ｔ１Ａと、チョークコイルＬ１の一端とフライホイールダイオードＤ３の一端との間に接続された第２の巻線Ｔ１Ｂとを有している。【選択図】図１
2006014454.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子、フライホイールダイオード、チョークコイル、出力コンデンサ、および共振用コイルを含むＤＣ−ＤＣコンバータであって、
前記共振用コイルは第１の巻線と第２の巻線を有し、
前記主スイッチング素子は、その一端が直流電源の一端に接続され、他端が前記第１の巻線の一端に接続されており、
前記チョークコイルは、その一端が前記第２の巻線の一端に接続され、他端が前記出力コンデンサの一端に接続されており、
前記フライホイールダイオードは、その一端が前記第１の巻線および前記第２の巻線の接続点に接続され、他端が前記出力コンデンサの他端と共に前記直流電源の他端に接続されており、
前記主スイッチング素子および前記第１の巻線の接続点と前記直流電源の他端との間に、共振用コンデンサおよび補助スイッチング素子からなる直列回路を備えて、降圧動作を行うことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
主スイッチング素子、フライホイールダイオード、チョークコイル、出力コンデンサ、および共振用コイルを含むＤＣ−ＤＣコンバータであって、
前記共振用コイルは第１の巻線と第２の巻線を有し、
前記チョークコイルは、その一端が直流電源の一端に接続され、他端が前記第２の巻線の一端に接続されており、
前記フライホイールダイオードは、その一端が前記第１の巻線の一端に接続され、他端が前記出力コンデンサの一端に接続されており、
前記主スイッチング素子は、その一端が前記第１の巻線および前記第２の巻線の接続点に接続され、他端が前記出力コンデンサの他端と共に前記直流電源の他端に接続されており、
前記主スイッチング素子および前記第１の巻線の接続点と前記出力コンデンサの一端との間に、共振用コンデンサおよび補助スイッチング素子からなる直列回路を備えて、昇圧動作を行うことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
前記共振用コンデンサに並列に接続された第１のダイオードを含むことを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記共振用コイルの第１の巻線および前記フライホイールダイオードの接続点と、前記直流電源との間に第２のダイオードを備えることを特徴とする請求項１から３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記主スイッチング素子に並列にコンデンサが接続されていることを特徴とする請求項１から４のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記チョークコイルに並列にコンデンサが接続されていることを特徴とする請求項１から５のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、詳しくは、スイッチング損失および出力リップル電圧を低減可能なＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
半導体デバイスのスイッチング制御によって、入力直流電圧を安定化された所望の直流電圧に変換するＤＣ−ＤＣコンバータは、効率が高くかつ小型・軽量化が容易である等の利点を有するため、現在、様々な電子機器の電源、あるいはインバータ技術に基づく電動機制御や種々の放電管の点灯回路等に応用されて、それらの不可欠の構成要素となっている。
【０００３】
例えば、従来の降圧型ＤＣ−ＤＣコンバータの回路構成を、図１２に示す。図１２において、ＤＣ−ＤＣコンバータ１００は、主スイッチング素子である電界効果型トランジスタＱ１、フライホイールダイオードＤ３、チョークコイルＬ１、出力コンデンサＣ５、および制御回路１０２を有しており、電圧Ｖｉは直流電源を、抵抗Ｒ１は負荷をそれぞれ示している。また、コンデンサＣ１は電界効果型トランジスタＱ１のドレイン・ソース間接合容量である。
【０００４】
直流電源Ｖｉは、その正極側端子が電界効果型トランジスタＱ１の一端であるドレインに接続され、負極側端子は接地されている。電界効果型トランジスタＱ１の一端であるソースは、フライホイールダイオードＤ３のカソードとチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端は、出力コンデンサＣ５の一端に接続されている。出力コンデンサＣ５の他端およびフライホイールダイオードＤ３のアノードは接地されている。制御回路１０２は、その検出用端子がチョークコイルＬ１の負荷Ｒ１側に接続され、出力端子が電界効果型トランジスタＱ１のゲートに接続されている。
【０００５】
このＤＣ−ＤＣコンバータ１００の動作について説明する。まず、電界効果型トランジスタＱ１がオフ状態で定常状態にあるものとする。このような定常状態において電界効果型トランジスタＱ１がオンすると、電界効果型トランジスタＱ１を介して直流電源ＶｉからチョークコイルＬ１へと電流が流れ、チョークコイルＬ１の負荷Ｒ１側の電圧は、出力コンデンサＣ５によって平滑化されて負荷Ｒ１に印加される。この際、電界効果型トランジスタＱ１のオン期間には、チョークコイルＬ１に、その電流に応じたエネルギーが蓄積されている。その後、電界効果型トランジスタＱ１がオフすると、チョークコイルＬ１の両端に起電力が発生し、この起電力によって維持される電流がフライホイールダイオードＤ３を通じて転流して、オン期間に蓄積されたエネルギーが負荷Ｒ１に供給される。
【０００６】
以上の動作を繰り返すことにより、負荷Ｒ１の両端には電界効果型トランジスタＱ１のデューティー比（「オン期間／（オン期間＋オフ期間）」）に応じた電圧が出力される。ここで、制御回路１０２は、入力電圧Ｖｉおよび負荷Ｒ１の変動によらずに一定の出力電圧を維持するため、検出した出力電圧に基づいて電界効果型トランジスタＱ１のデューティー比を変化させるＰＷＭ（Pulse Width Modulation）制御を行う。
【０００７】
このようなＤＣ−ＤＣコンバータ１００では、ドレイン・ソース間の接合容量Ｃ１や配線による寄生インダクタにより、電界効果型トランジスタＱ１のオンする瞬間やオフする瞬間に、ゼロではないドレイン・ソース間電圧とドレイン電流とが同時に存在する遷移期間が生じ、これによってスイッチング損失が発生する。このスイッチング損失は、オンオフ制御の高周波化によって増大するため、高周波化によってチョークコイルのインダクタンスや出力コンデンサの容量を小さくし、装置の小型化・軽量化を図る上で大きな問題となる。また電界効果型トランジスタＱ１がオフすることによって、フライホイールダイオードＤ３に対して逆バイアスがかかると、その逆回復時間にカソードからアノードへ大きなリカバリ電流が流れ、大きな損失が発生するという問題もある。
【０００８】
これらの問題に対して、従来、共振を利用することによりスイッチング損失やリカバリ電流による損失を低減するいわゆるソフトスイッチング技術が知られており、広範囲な入出力電圧変動に対応するため、例えば、図１３に示すようにスイッチング素子や整流素子の接合容量を利用した共振回路の構成が提案されている（例えば、特許文献１参照）。
【０００９】
図１３に示すＤＣ−ＤＣコンバータ２００では、電界効果型トランジスタＱ１のソースが共振用コイルＬ２を介してフライホイールダイオードＤ３およびチョークコイルＬ１の接続点に接続され、共振用コイルＬ２とフライホイールダイオードＤ３からなる直列回路が共振用コンデンサＣ４と電界効果型トランジスタＱ２からなる直列回路に並列に接続され、電界効果型トランジスタＱ２のドレイン・ソース間にはダイオードＤ２とコンデンサＣ６がそれぞれ並列に接続され、電界効果型トランジスタＱ１のドレイン・ソース間にはダイオードＤ１とコンデンサＣ１がそれぞれ並列に接続され、電界効果型トランジスタＱ１と共振用コイルＬ２からなる直列回路にはダイオードＤ５が並列に接続されている。この構成によって、電界効果型トランジスタＱ１およびＱ２がそれぞれ端子間に有する並列容量と共振用コイルＬ２との共振によるゼロ電圧スイッチングが実現でき、損失とノイズの低減を図ることができる。
【特許文献１】特開２００３−１８９６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載されたような構成のＤＣ−ＤＣコンバータでは、デューティー比を小さくした場合、共振用コイルに十分なエネルギーを蓄えることができなくなり、これに伴って共振用コンデンサの電圧が減少し、この状態が継続すると最終的に共振用コンデンサの電圧が逆方向となり、共振用コイルのリセットができなくなってしまうという問題がある。また、図１２に示した従来のＤＣ−ＤＣコンバータ１００と比較して出力リップル電圧が増大するため、出力コンデンサの容量の増大やローパスフィルタの追加が必要となり、コストの増大を招くという問題がある。
【００１１】
本発明は、上記課題に鑑みて、スイッチング損失を低減可能で、しかも広範囲な入出力電圧の変動に対応でき、またリップル電圧が容易に低減可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明に係るＤＣ−ＤＣコンバータは、主スイッチング素子、フライホイールダイオード、チョークコイル、出力コンデンサ、および共振用コイルを含むＤＣ−ＤＣコンバータであって、前記共振用コイルは第１の巻線と第２の巻線を有し、前記主スイッチング素子は、その一端が直流電源の一端に接続され、他端が前記第１の巻線の一端に接続されており、前記チョークコイルは、その一端が前記第２の巻線の一端に接続され、他端が前記出力コンデンサの一端に接続されており、前記フライホイールダイオードは、その一端が前記第１の巻線および前記第２の巻線の接続点に接続され、他端が前記出力コンデンサの他端と共に前記直流電源の他端に接続されており、前記主スイッチング素子および前記第１の巻線の接続点と前記直流電源の他端との間に、共振用コンデンサおよび補助スイッチング素子からなる直列回路を備えて、降圧動作を行うことを特徴とする。
【００１３】
別の態様では、本発明に係るＤＣ−ＤＣコンバータは、主スイッチング素子、フライホイールダイオード、チョークコイル、出力コンデンサ、および共振用コイルを含むＤＣ−ＤＣコンバータであって、前記共振用コイルは第１の巻線と第２の巻線を有し、前記チョークコイルは、その一端が直流電源の一端に接続され、他端が前記第２の巻線の一端に接続されており、前記フライホイールダイオードは、その一端が前記第１の巻線の一端に接続され、他端が前記出力コンデンサの一端に接続されており、前記主スイッチング素子は、その一端が前記第１の巻線および前記第２の巻線の接続点に接続され、他端が前記出力コンデンサの他端と共に前記直流電源の他端に接続されており、前記主スイッチング素子および前記第１の巻線の接続点と前記出力コンデンサの一端との間に、共振用コンデンサおよび補助スイッチング素子からなる直列回路を備えて、昇圧動作を行うことを特徴とする。
【００１４】
さらに、本発明に係るＤＣ−ＤＣコンバータは、前記共振用コンデンサに並列に接続された第１のダイオードを含むことを特徴とする。
【００１５】
さらに、本発明に係るＤＣ−ＤＣコンバータは、前記共振用コイルの第１の巻線および前記フライホイールダイオードの接続点と、前記直流電源との間に第２のダイオードを備えることを特徴とする。
【００１６】
さらに、本発明に係るＤＣ−ＤＣコンバータは、前記主スイッチング素子に並列にコンデンサが接続されていることを特徴とする。
【００１７】
さらに、本発明に係るＤＣ−ＤＣコンバータは、前記チョークコイルに並列にコンデンサが接続されていることを特徴とする。
【発明の効果】
【００１８】
本発明に係るＤＣ−ＤＣコンバータによれば、共振用コイルが第１の巻線と第２の巻線を有し、第１の巻線と、共振用コンデンサおよび補助スイッチング素子からなる直列回路によりゼロ電圧スイッチングを実現することによって、主スイッチング素子および補助スイッチング素子のスイッチング損失およびフライホイールダイオードのリカバリ電流を低減すると共に、広い入出力電圧範囲におけるＰＷＭ制御が可能となる。また、本発明に係るＤＣ−ＤＣコンバータは、共振用コイルの第２の巻線に発生する誘導起電力によりチョークコイルの端子間電圧を制御することによって、ローパスフィルタの追加やコンデンサ容量の増加を実施することなくリップル電圧を低減することができ、コストの削減や小型化が可能となる。
【００１９】
さらに、本発明に係るＤＣ−ＤＣコンバータによれば、共振用コンデンサに並列に第１のダイオードを接続することによって、共振用コンデンサの電圧が逆方向になることが防止されるため、主スイッチング素子のデューティー比が非常に小さい場合であっても、ＤＣ−ＤＣコンバータを正常に動作させることができる。また、フライホイールダイオードおよび共振用コイルの接続点と直流電源との間に第２のダイオードを接続することによって、リンギングの発生を抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係るＤＣ−ＤＣコンバータを、添付図面を参照して詳細に説明する。図１は、本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。図１において、ＤＣ−ＤＣコンバータ１０は、主スイッチング素子Ｑ１、チョークコイルＬ１、出力コンデンサＣ５、フライホイールダイオードＤ３、共振用コイルＴ１、補助スイッチング素子Ｑ２、共振用コンデンサＣ４、および制御回路１２を備え、電圧Ｖｉは直流電源を、抵抗Ｒ１は負荷をそれぞれ示している。
【００２１】
ここで、主スイッチング素子Ｑ１は、好ましくは電界効果型トランジスタからなり、この主スイッチング素子Ｑ１に並列に接続されたダイオードＤ１およびコンデンサＣ１は、それぞれ電界効果型トランジスタに内蔵されているボディーダイオードおよびドレイン・ソース間接合容量を示し、同様に、補助スイッチング素子Ｑ２も、好ましくは電界効果型トランジスタからなり、この補助スイッチング素子Ｑ２に接続されたダイオードＤ２は、電界効果型トランジスタに内蔵されたボディーダイオードを示している。また、フライホイールダイオードＤ３に並列に接続されたコンデンサＣ３は、フライホイールダイオードＤ３の接合容量を示している。ただし、本発明は、使用する素子の種類に限定されるものではなく、例えばスイッチング素子Ｑ１、Ｑ２として、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他のスイッチング素子を使用することもできる。また、使用する素子の特性に応じて、上述したコンデンサＣ１、Ｃ３、およびダイオードＤ１、Ｄ２を、それぞれ対応する外付けの部品により構成することもできる。
【００２２】
このＤＣ−ＤＣコンバータ１０は、降圧型のＤＣ−ＤＣコンバータであり、主スイッチング素子Ｑ１の一端であるドレインが直流電源Ｖｉの正極側端子に接続され、主スイッチング素子Ｑ１の他端であるソースが共振用コイルＴ１の第１の巻線Ｔ１Ａの一端に接続され、共振用コイルＴ１の第１の巻線Ｔ１Ａの他端がフライホイールダイオードＤ３のカソードおよび共振用コイルＴ１の第２の巻線Ｔ１Ｂの一端に接続され、共振用コイルＴ１の第２の巻線Ｔ１Ｂの他端がチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端が出力コンデンサＣ５の一端に接続され、直流電源Ｖｉの負極側端子と出力コンデンサＣ５の他端は接地され、主スイッチング素子Ｑ１および共振用コイルＴ１の第１の巻線Ｔ１Ａの接続点と、直流電源Ｖｉの負極側端子との間には、共振用コンデンサＣ４および補助スイッチング素子Ｑ２からなる直列回路が接続されている。制御回路１２は、その検出用端子がチョークコイルＬ１の負荷Ｒ１側に接続され、出力端子が主スイッチング素子Ｑ１、および補助スイッチング素子Ｑ２のゲートに接続されている。さらに、本実施形態におけるＤＣ−ＤＣコンバータ１０では、共振用コンデンサＣ４に並列に第１のダイオードＤ４が接続され、共振用コイルＴ１およびフライホイールダイオードＤ３の接続点と、直流電源Ｖｉの正極側端子との間に、第２のダイオードＤ５が接続されている。また、共振用コイルＴ１の第１の巻線Ｔ１Ａと第２の巻線Ｔ１Ｂとは磁気的に結合されており、巻数比ＮAB（＝Ｔ１Ｂの巻数／Ｔ１Ａの巻数）をもって、第１の巻線Ｔ１Ａ側の電圧と第２の巻線Ｔ１Ｂ側の電圧とが逆極性となるように巻回されている。
【００２３】
次に、ＤＣ−ＤＣコンバータ１０の動作を説明するが、その基本動作を分かりやすくするため、ここでは、チョークコイルＬ１は十分に大きく、実質的に定電流源Ｉｏとして動作するものとする。さらに、共振用コンデンサＣ４は補助スイッチング素子Ｑ２の接合容量よりも十分に大きく、実質的にほぼ一定の電圧ＶＣ４を供給する定電圧源として動作し、主スイッチング素子Ｑ１および補助スイッチング素子Ｑ２のオン抵抗はほぼゼロ、各ダイオードの順方向電圧はほぼゼロと仮定する。また、フライホイールダイオードＤ３は接合容量を持たない理想的な素子とみなし、ＤＣ−ＤＣコンバータ１０は、第１のダイオードＤ４および第２のダイオードＤ５を有さずに構成されているものとする。以上の前提の下に、図１に示す回路図は、図２に示す回路図のように単純化することができる。尚、図２で省略された共振用コイルＴ１の第２の巻線Ｔ１Ｂの作用、フライホイールダイオードＤ３の接合容量Ｃ３の影響、および、第１のダイオードＤ４および第２のダイオードＤ５の作用については後述する。
【００２４】
図２において、Ｖｉは直流電源から供給される一定の直流電圧、Ｉｏは定電流源によって維持される一定の電流である（以下、必要に応じて，直流電源自体および定電流源自体もそれぞれ同じ符号ＶｉおよびＩｏで参照する）。また、ＶＱ１は主スイッチング素子Ｑ１の両端に印加される電圧、ＶＱ２は補助スイッチング素子Ｑ２の両端に印加される電圧、ＶＤ３はフライホイールダイオードＤ３の両端に印加される電圧、ＶＴ１は共振用コイルＴ１の第１の巻線Ｔ１Ａの両端に印加される電圧であって、それぞれ図中に示す−から＋への方向を正方向として定義する。また、ＩＱ１は主スイッチング素子Ｑ１に流れる電流、ＩＱ２は補助スイッチング素子Ｑ２に流れる電流、ＩＤ３はフライホイールダイオードＤ３に流れる電流、ＩＴ１は共振用コイルＴ１の第１の巻線Ｔ１Ａに流れる電流であって、それぞれ図中に示す矢印の方向を正方向として定義する。なお、ＩＱ１にはスイッチング素子Ｑ１の接合容量Ｃ１やボディーダイオードＤ１を通じて流れる電流も含まれ、ＩＱ２にはスイッチング素子Ｑ２のボディーダイオードＤ２を通じて流れる電流も含まれる。
【００２５】
ＤＣ−ＤＣコンバータ１０において、制御回路１２は、主スイッチング素子Ｑ１と補助スイッチング素子Ｑ２とを、共にオフする期間を挟んで交互にオンするようにＰＷＭ制御で駆動するものである。以下、主スイッチング素子Ｑ１がオン状態にあって定常動作している段階から、主スイッチング素子Ｑ１がオフし、その後再びオンするまでの動作について、図３に示すタイミングチャート、および図４〜図６に示す電流状態図を参照して詳細に説明する。
【００２６】
期間ｔ０〜ｔ１において、主スイッチング素子Ｑ１はオン状態、補助スイッチング素子Ｑ２はオフ状態であり、図４（ａ）に示すように、直流電源Ｖｉから主スイッチング素子Ｑ１を介して一定の電流Ｉｏが流れている。この期間中、ＶＱ２の電圧は「Ｖｉ＋ＶＣ４」である。
【００２７】
時刻ｔ１において主スイッチング素子Ｑ１がオフすると、図４（ｂ）に示すように、期間ｔ１〜ｔ２の間に定電流源ＩｏによってコンデンサＣ１が充電され、時刻ｔ２において、ＶＱ１の電圧はＶｉに達し、ＶＱ２の電圧はＶＣ４に減少する。
【００２８】
期間ｔ２〜ｔ３において、図４（ｃ）に示すように、フライホイールダイオードＤ３が導通して電流ＩＤ３が流れ始める。さらに、コンデンサＣ１は、電流「Ｉｏ−ＩＤ３」によって充電され、時刻ｔ３において、ＶＱ１の電圧は「Ｖｉ＋ＶＣ４」に達し、ＶＱ２はゼロ、ＶＴ１は−ＶＣ４に達する。
【００２９】
期間ｔ３〜ｔ４において、図４（ｄ）に示すように、ダイオードＤ２が導通して共振用コンデンサＣ４が充電される。このとき、共振用コイルＴ１の第１の巻線Ｔ１Ａの作用によって、図３に示すように、ＩＴ１は直線的に減少し、「Ｉｏ−ＩＴ１」である電流ＩＤ３は直線的に増加する。これ以後、時刻ｔ６において補助スイッチング素子Ｑ２がオフするまで、「ＩＱ２＝−ＩＴ１」である。
【００３０】
時刻ｔ４において補助スイッチング素子Ｑ２がオンすると、期間ｔ４〜ｔ５において、図５（ａ）に示すように、ダイオードＤ２に流れていた電流ＩＱ２は、補助スイッチング素子Ｑ２を流れるようになる。この期間中も、共振用コイルＴ１の第１の巻線Ｔ１Ａの作用によって、ＩＴ１は直線的に減少し、「Ｉｏ−ＩＴ１」である電流ＩＤ３は直線的に増加する。時刻ｔ５において、ＩＱ２はゼロになり、ＩＤ３はＩｏに達する。尚、補助スイッチング素子Ｑ２をオンにする時刻ｔ４は、時刻ｔ３と時刻ｔ５の間であればいつでもよいが、補助スイッチング素子Ｑ２の導通損失を小さくするためには、時刻ｔ３に近い方が良い。
【００３１】
期間ｔ５〜ｔ６において、図５（ｂ）に示すように、共振用コイルＴ１の第１の巻線Ｔ１Ａの作用によってＩＴ１はその大きさを直線的に増大させながら負方向に流れ始め、−ＩＴ１であるＩＱ２は正方向に流れ始める。これによって、補助スイッチング素子Ｑ２を介してコンデンサＣ４は放電される。この時、「Ｉｏ−ＩＴ１」である電流ＩＤ３は直線的に増大し、Ｉｏよりも大きくなる。時刻ｔ６において、ＩＴ１は−Ｉｏ、ＩＱ２はＩｏに達し、ＩＤ３は２×Ｉｏに達する。
【００３２】
時刻ｔ６において補助スイッチング素子Ｑ２がオフすると、期間ｔ６〜ｔ７において、図５（ｃ）に示すように、共振用コイルＴ１の第１の巻線Ｔ１Ａに流れていた電流ＩＴ１がコンデンサＣ１を放電する方向に流れ始める。共振用コイルＴ１の第１の巻線Ｔ１Ａの作用によってＩＴ１は直線的に増大し、「Ｉｏ−ＩＴ１」である電流ＩＤ３は直線的に減少し始める。また、Ｃ１の放電によりＶＱ１が減少し始め、ＶＱ２は増大し始める。これ以後、次のサイクルの時刻ｔ０で再び主スイッチング素子Ｑ１がオフになるまで、「ＩＱ１＝ＩＴ１」である。時刻ｔ６では、ＩＴ１およびＩＱ１は「−Ｉｏ」であるため、ＩＤ３は２×Ｉｏである。時刻ｔ７において、コンデンサＣ１の放電は終了し、ＶＱ１はゼロになる。この時、ＶＱ２は「Ｖｉ＋ＶＣ４」に達し、ＶＴ１はＶｉに達する。
【００３３】
期間ｔ７〜ｔ８において、図５（ｄ）に示すように、ダイオードＤ１が導通してＩＱ１が負方向に流れ始める。共振用コイルＴ１の第１の巻線Ｔ１Ａの作用によってＩＴ１は直線的に増大し、「Ｉｏ−ＩＴ１」である電流ＩＤ３は直線的に減少する。
【００３４】
時刻ｔ８において、主スイッチング素子Ｑ１がオンすると、図６（ａ）に示すように、ダイオードＤ１に流れていた電流が主スイッチング素子Ｑ１に流れるようになる。共振用コイルＴ１の第１の巻線Ｔ１Ａの作用により、ＩＴ１は直線的に増大し、「Ｉｏ−ＩＴ１」である電流ＩＤ３は直線的に減少する。尚、主スイッチング素子Ｑ１をオンにする時刻ｔ８は、時刻ｔ７と時刻ｔ９の間であればいつでもよいが、主スイッチング素子Ｑ１の導通損失を小さくするには、時刻ｔ７に近い方が良い。時刻ｔ９においてＩＴ１およびＩＱ１がゼロになると、ＩＤ３はＩｏになる。
【００３５】
図６（ｂ）にその電流状態を示す期間ｔ９〜ｔ１０において、共振用コイルＴ１の第１の巻線Ｔ１Ａの作用によって、図３に示すように、ＩＴ１はその大きさを直線的に増大させながら正方向に流れ始め、「Ｉｏ−ＩＴ１」である電流ＩＤ３は直線的に減少する。時刻ｔ１０において、ＩＴ１およびＩＱ１がＩｏに達するとＩＤ３はゼロに達する。この時、ＶＴ１はゼロとなり、ＶＤ３はＶｉになる。この後は、再び時刻ｔ０に戻り、このサイクルが繰返される。
【００３６】
以上のように、本実施形態におけるＤＣ−ＤＣコンバータ１０では、主スイッチング素子Ｑ１のターンオン時（時刻ｔ８）においてＶＱ１はゼロであり、同様に、補助スイッチング素子Ｑ２のターンオン時（時刻ｔ４）においてＶＱ２はゼロであるため、これらのスイッチング素子Ｑ１、Ｑ２におけるゼロ電圧スイッチングが実現され、スイッチング損失は大幅に低減される。また、ＩＤ３は緩やかに減少する（ｔ６〜ｔ１０）ため、フライホイールダイオードＤ３の逆回復時間におけるリカバリ電流を大幅に低減することができる。
【００３７】
次に、フライホイールダイオードＤ３の接合容量Ｃ３の影響について説明する。ここまでの説明では、図３のタイミングチャートに示すように、時刻ｔ６において補助スイッチＱ２をオフした後ＩＤ３は直線的に減少し、時刻ｔ１０以後、フライホイールダイオードＤ３を流れる電流ＩＤ３がゼロである定常状態（図４（ａ）参照）にそのまま移行するものとして説明した。しかし、図２に示す回路構成に対して、フライホイールダイオードＤ３の接合容量Ｃ３が無視できない場合、図７（ａ）の電流状態図に示すように、この接合容量Ｃ３への充放電を繰返して時刻ｔ１０以後も電流ＩＤ３が流れ続け、接合容量Ｃ３と共振用コイルＴ１との共振によって、図７（ｂ）のタイミングチャートに示すようなリンギングが発生する。
【００３８】
しかし、本実施形態におけるＤＣ−ＤＣコンバータ１０は、図１に示すように、第２のダイオードＤ５を備えることによって、このようなリンギングの発生を抑制することができる。すなわち、本実施形態におけるＤＣ−ＤＣコンバータ１０では、図８（ａ）に示すように、共振のエネルギーはこのダイオードＤ５を介して直流電源Ｖｉに環流される。したがって、図８（ｃ）のタイミングチャートに示すように、期間ｔ１０〜ｔ１１において、フライホイールダイオードＤ３の電圧ＶＤ３はＶｉに上昇してその値にクランプされ、時刻ｔ１１以後は、図８（ｂ）に示すように、接合容量Ｃ３に対する充放電は発生しない。尚、フライホイールダイオードＤ３が十分な耐圧を有し、かつこのようなリンギングによるノイズの発生を考慮する必要がない場合には、第２のダイオードＤ５は使用しなくてもよい。
【００３９】
次に、図１に示す第１のダイオードＤ４の作用について説明する。そのため、まず、ＤＣ−ＤＣコンバータ１０が第１のダイオードＤ４を有さない場合に、例えば０％に近いような低いデューディー比を使用して非常に低い出力電圧を得ることを考える。このような設定では、図３のタイミングチャートにおける期間ｔ７〜ｔ１０（図５（ｄ）、図６（ａ）、図６（ｂ））が非常に短くなり、共振用コイルＴ１に十分なエネルギーが蓄積できなくなるため、期間ｔ１〜ｔ３（図４（ｂ）、図４（ｃ））において、コンデンサＣ１を「Ｖｉ＋ＶＣ４」の電圧まで充電できなくなる。これによって、期間ｔ３〜ｔ５（図４（ｄ）、図５（ａ））中に共振用コンデンサＣ４の充電が十分にできなくなり、期間ｔ５〜ｔ６（図５（ｂ））における共振用コンデンサＣ４の放電によって、共振用コンデンサＣ４の電圧ＶＣ４は徐々に減少することになる。このようなサイクルを繰返すことによって、最終的に共振用コンデンサＣ４の電圧ＶＣ４は逆方向となり、共振用コイルＴ１をリセットできなくなる結果、図３に示したような動作を正常に実施できなくなる。しかし、本実施形態におけるＤＣ−ＤＣコンバータ１０は、共振用コンデンサＣ４に並列に接続された第１のダイオードＤ４を備えることによって、共振用コンデンサＣ４の電圧ＶＣ４が逆方向になることを防止するものであり、これによって、０％に近いような極端に低いディーティー比においても、ＤＣ−ＤＣコンバータ１０を正常に動作させることができる。尚、ＤＣ−ＤＣコンバータ１０をこのように低いディーティー比で使用しない場合には、ダイオードＤ４は使用しなくてもよい。
【００４０】
ここまでの説明では、チョークコイルＬ１は十分大きく、実質的に定電流源として動作するものとした。しかし、通常、実際の回路では小型化やコスト低減のために十分大きなチョークコイルＬ１を使用できないため、チョークコイルＬ１を流れる電流にはリップル電流が重畳され、それに伴って出力コンデンサにも充放電が繰返されて出力リップル電圧が発生する。ここでは、本実施形態におけるＤＣ−ＤＣコンバータ１０の共振用コイルＴ１の第２の巻線Ｔ１Ｂの作用によって、そのような出力リップル電圧を低減することについて、図１２に示した従来のＤＣ−ＤＣコンバータ１００、および、図１３に示した特許文献１に記載のＤＣ−ＤＣコンバータ２００の動作と比較して説明する（尚、図９、図１０、および以下の説明において、各ダイオードの順方向電圧はほぼゼロと仮定する）。
【００４１】
図９（ａ）は、図１２に示すＤＣ−ＤＣコンバータ１００において、スイッチング素子のオン／オフ動作に伴う出力リップル電圧を示すタイミングチャートであり、図９（ｂ）は図１３に示すＤＣ−ＤＣコンバータ２００における同様のタイミングチャートである。両図において、ＶＬ１はチョークコイルＬ１の両端に印加される電圧、ＩＬ１はチョークコイルＬ１に流れる電流、ＶO rippleは出力コンデンサＣ５に印加される出力電圧Ｖｏの交流成分（リップル電圧）である。図９（ａ）および図９（ｂ）に示すように、ＤＣ−ＤＣコンバータ１００およびＤＣ−ＤＣコンバータ２００のいずれの場合においても、Ｔon期間においてスイッチング素子Ｑ１がオンになり、スイッチング素子Ｑ１を介して直流電源Ｖｉの正極側端子とチョークコイルＬ１とが導通すると、チョークコイルＬ１とフライホイールダイオードＤ３の接続点の電位はＶｉに達するため、チョークコイルＬ１の端子間には「Ｖｉ−Ｖｏ」の電圧が印加されることになり、電流ＩＬ１は、傾き「（Ｖｉ−Ｖｏ）／Ｌ１」をもって直線的に増大する。また、Ｔoff期間において、スイッチング素子Ｑ１がオフになり、フライホイールダイオードＤ３が導通して電流ＩＬ１の転流が開始すると、チョークコイルＬ１とフライホイールダイオードＤ３の接続点の電位はゼロに達するため、チョークコイルＬ１の端子間には−Ｖｏの電圧が印加されることになり、電流ＩＬ１は、傾き「−Ｖｏ／Ｌ１」をもって直線的に減少する。
【００４２】
ただし、図９（ａ）では、Ｔon期間の開始時において電圧ＶＬ１は緩やかに立ち上がるために、電流ＩＬ１もそれに応じて緩やかに増大し始めるのに対して、図９（ｂ）では、電圧ＶＬ１は、スイッチＱ１の実際のターンオンの後、時刻ｔ１０において急峻に立ち上がるため、図９（ｂ）のＴon期間におけるＩＬ１の変化は、図９（ａ）のＴon期間におけるＩＬ１の変化に比べて大きくなる。したがって、図１２に示すＤＣ−ＤＣコンバータ２００では、共振の作用によってスイッチング素子のゼロ電圧スイッチングは実現されるものの、図１１に示すＤＣ−ＤＣコンバータ１００に比べて、出力コンデンサＣ５のリップル電圧Ｖo rippleは増大する。
【００４３】
図１０は、本実施形態におけるＤＣ−ＤＣコンバータ１０に対する図９（ａ）および図９（ｂ）と同様のタイミングチャートである。尚、上述したＤＣ−ＤＣコンバータ１００、２００との比較のため、図１０は、チョークコイルＬ１に並列に接続されたコンデンサＣ２を有さない場合の動作特性を示すものとである。
【００４４】
上述したように、ＤＣ−ＤＣコンバータ１０は、その共振用コイルＴ１に、磁気的に結合された第１の巻線Ｔ１Ａと第２の巻線Ｔ１Ｂとを有し、これらの巻線は、巻数比ＮAB（＝Ｔ１Ｂの巻数／Ｔ１Ａの巻数）をもって、第１の巻線Ｔ１Ａ側の電圧と第２の巻線Ｔ１Ｂ側の電圧とが逆極性となるように巻回されている。したがって、図１０のＴon期間の動作は図９（ｂ）のＴon期間と同様なものであるが、図１０のＴoff1期間の開始時刻ｔ１において、主スイッチング素子Ｑ１がオフになり、第１の巻線Ｔ１Ａの端子間の電圧が−ＶＣ４に達して第１の巻線Ｔ１Ａを流れる電流ＩＴ１が減少し始めると、第２の巻線Ｔ１ＢとチョークコイルＬ１との接続点には「ＶＣ４×ＮAB」の電圧が発生し、チョークコイルＬ１の端子間の電圧は「−（Ｖｏ−ＶＣ４×ＮAB）」となる。この結果、Ｔoff1期間においてチョークコイルＬ１を流れる電流ＩＬ１は、上述した図９（ａ）および図９（ｂ）におけるＴoff期間における傾き「−Ｖｏ／Ｌ１」よりも小さな「−（Ｖｏ−ＶＣ４×ＮAB）／Ｌ１」の傾きをもって直線的に減少する。
【００４５】
また、図１０に示すＴoff2期間において、補助スイッチング素子Ｑ２がオフになり、第１の巻線Ｔ１Ａの端子間の電圧がＶｉに達して第１の巻線Ｔ１Ａを流れる電流ＩＴ１が増大し始めると、第２の巻線Ｔ１ＢとチョークコイルＬ１との接続点には「−Ｖｉ×ＮAB」の電圧が発生し、チョークコイルＬ１の端子間の電圧は「−（Ｖｏ＋Ｖｉ×ＮAB）」となる。この結果、Ｔoff2期間における電流ＩＬ１の傾きは、「−（Ｖｏ＋Ｖｉ×ＮAB）／Ｌ１」となって、上述した図９（ａ）および図９（ｂ）におけるＴoff期間における傾き「−Ｖｏ／Ｌ１」よりも大きくなる。しかし、通常、Ｔoff2期間はＴoff1期間に比べて短く、出力リップル電圧Ｖo rippleの大きさはＴoff1における電流ＩＬ１の挙動に支配されるため、全体として、電流ＩＬ１のリップル電流は、図９（ａ）および図９（ｂ）に示した場合よりも小さくなり、出力リップル電圧Ｖo rippleも低減される。
【００４６】
以上のことより、本実施形態におけるＤＣ−ＤＣコンバータ１０では、図１２に示すＤＣ−ＤＣコンバータ１００、および図１３に示すＤＣ−ＤＣコンバータ２００と比較して、出力コンデンサＣ５のリップル電圧を小さくすることができ、出力コンデンサＣ５の容量の増大やローパスフィルタの追加等を実施することなく、安定した出力電圧を得ることができる。尚、共振用コイルＴ１の巻数比ＮABを大きくすることによりＴoff1期間の電流ＩＬ１の傾きは小さくなるが、同時にＴoff2の期間の電流ＩＬ１の傾きは大きくなるため、巻数比ＮABは、Ｔoff1およびＴoff2の時間比を考慮して、Ｔoff2期間におけるＩＬ１の挙動が支配的にならない程度に設定する必要がある。
【００４７】
さらに、本実施形態におけるＤＣ−ＤＣコンバータ１０では、チョークコイルＬ１にコンデンサＣ２を並列に接続することによって、図１０の時刻ｔ１０における電圧ＶＬ１の急峻な立ち上がりを緩和することができ、出力コンデンサＣ５のリップル電圧をさらに低減することができる。
【００４８】
上述した実施形態においては、本発明に係るＤＣ−ＤＣコンバータを降圧型の回路構成において実現する場合を説明したが、本発明は、このような回路構成に限定されるものではなく、他の回路構成においても、同様の作用・効果を得ることができる。以下、本発明の他の実施形態として、本発明に係る昇圧型ＤＣ−ＤＣコンバータを実現する実施形態を説明するが、動作の詳細は、図３および図４〜図１０を参照して上述した第１の実施形態の動作と同様のものであるため、その説明は省略し、以下では、本実施形態に特有の構成を説明する。
【００４９】
図１１は、本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。図１１において、ＤＣ−ＤＣコンバータ２０は、昇圧型のＤＣ−ＤＣコンバータであり、チョークコイルＬ１の一端が直流電源Ｖｉの一端である正極側端子に接続され、チョークコイルＬ１の他端が共振用コイルの第２の巻線Ｔ１Ｂの一端に接続され、共振用コイルの第２の巻線Ｔ１Ｂの他端が主スイッチング素子Ｑ１の一端であるドレイン及び共振用コイルの第１の巻線Ｔ１Ａの一端に接続され、共振用コイルの第１の巻線Ｔ１Ａの他端がフライホイールダイオードＤ３のアノードに接続され、フライホイールダイオードＤ３のカソードが出力コンデンサＣ５の一端に接続され、主スイッチング素子Ｑ１の他端であるソースおよび出力コンデンサＣ５の他端が直流電源Ｖｉの負極側端子に接続され、主スイッチング素子Ｑ１および共振用コイルＴ１の第１の巻線Ｔ１Ａの接続点と、出力コンデンサＣ５の一端との間には、共振用コンデンサＣ４および補助スイッチング素子Ｑ２からなる直列回路が接続されている。
【００５０】
さらに、本実施形態におけるＤＣ−ＤＣコンバータ２０では、共振用コンデンサＣ４に並列に第１のダイオードＤ４が接続され、共振用コイルＴ１およびフライホイールダイオードＤ３の接続点と、直流電源Ｖｉの負極側端子との間に、第２のダイオードＤ５が接続されている。また、共振用コイルＴ１の第１の巻線Ｔ１Ａと第２の巻線Ｔ１Ｂとは磁気的に結合されており、巻数比ＮAB（＝Ｔ１Ｂの巻数／Ｔ１Ａの巻数）をもって、第１の巻線Ｔ１Ａ側の電圧と第２の巻線Ｔ１Ｂ側の電圧とが逆極性となるように巻回されている。このような構成によって、本実施形態における昇圧型ＤＣ−ＤＣコンバータ２０は、上述した第１の実施形態におけるＤＣ−ＤＣコンバータ１０と同様なゼロ電圧スイッチングを実現すると共に、チョークコイルＬ１に流れる電流に重畳されるリップル電流を低減し、直流電源Ｖｉの出力リップル電圧を低減するものである。
【図面の簡単な説明】
【００５１】
【図１】本発明に係るＤＣ−ＤＣコンバータの第１の実施形態として、降圧型のＤＣ−ＤＣコンバータを示す回路図である。
【図２】図１の回路図を、説明のために単純化して示す回路図である。
【図３】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示すタイミングチャートである。
【図４】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示す電流状態図であり、（ａ）は、図４のタイミングチャートに示す期間ｔ０〜ｔ１、（ｂ）は、同様に期間ｔ１〜ｔ２、（ｃ）は、同様に期間ｔ２〜ｔ３、（ｄ）は、同様に期間ｔ３〜ｔ４の電流状態をそれぞれ示すものである。
【図５】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示す電流状態図であり、（ａ）は、図４のタイミングチャートに示す期間ｔ４〜ｔ５、（ｂ）は、同様に期間ｔ５〜ｔ６、（ｃ）は、同様に期間ｔ６〜ｔ７、（ｄ）は、同様に期間ｔ７〜ｔ８の電流状態をそれぞれ示すものである。
【図６】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示す電流状態図であり、（ａ）は、図４のタイミングチャートに示す期間ｔ８〜ｔ９、（ｂ）は、同様に期間ｔ９〜ｔ１０の電流状態をそれぞれ示すものである。
【図７】（ａ）は、本発明の第１の実施形態において、フライホイールダイオードの接合容量を考慮した場合の電流状態図であり、（ｂ）はそのタイミングチャートである。
【図８】（ａ）および（ｂ）は、本発明の第１の実施形態において、図１に示す第２のダイオードの作用を示す電流状態図であり、（ｃ）は、そのタイミングチャートである。
【図９】（ａ）は、図１２に示す従来のＤＣ−ＤＣコンバータの出力リップル電圧を示すタイミングチャート、（ｂ）は、図１３に示す従来のＤＣ−ＤＣコンバータの出力リップル電圧を示すタイミングチャートである。
【図１０】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの出力リップル電圧を示すタイミングチャートである。
【図１１】本発明に係るＤＣ−ＤＣコンバータの第２の実施形態として、昇圧型のＤＣ−ＤＣコンバータを示す回路図である。
【図１２】従来のＤＣ−ＤＣコンバータの一例を示す回路図である。
【図１３】従来のＤＣ−ＤＣコンバータの別の一例を示す回路図である。
【符号の説明】
【００５２】
１０  ＤＣ−ＤＣコンバータ（降圧型）
２０  ＤＣ−ＤＣコンバータ（昇圧型）
Ｑ１  主スイッチング素子
Ｑ２  補助スイッチング素子
Ｌ１  チョークコイル
Ｔ１  共振用コイル
Ｔ１Ａ  第１の巻線
Ｔ１Ｂ  第２の巻線
Ｃ２  コンデンサ
Ｃ４  共振用コンデンサ
Ｃ５  出力コンデンサ
Ｄ３  フライホイールダイオード
Ｄ４  第１のダイオード
Ｄ５  第２のダイオード
Ｖｉ  直流電源
【図１】
2006014454.tif 000003
【図２】
2006014454.tif 000004
【図３】
2006014454.tif 000005
【図４】
2006014454.tif 000006
【図５】
2006014454.tif 000007
【図６】
2006014454.tif 000008
【図７】
2006014454.tif 000009
【図８】
2006014454.tif 000010
【図９】
2006014454.tif 000011
【図１０】
2006014454.tif 000012
【図１１】
2006014454.tif 000013
【図１２】
2006014454.tif 000014
【図１３】
2006014454.tif 000015