(57)【要約】【課題】  半導体集積化回路基板の他の半導体集積回路基板と対向する面に光素子を備えて光通信する。【解決手段】  第１のチップ３６の第２のチップ３４に対向する面に備えられた光素子４６、４８は、第２のチップ３４内に形成された貫通穴５０，５２内に配置された貫通管４６ＡＢ、４８ＡＢ、により、他の光素子と光通信する。第２のチップ３４のプリント基板３２に対向する面に備えられた光素子４２、４４は、プリント基板３２内に形成された貫通穴内に配置された貫通管４２ＡＢ、４４ＡＢにより、他の光素子と光通信する。【選択図】        図４
2006084766.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体集積回路基板と第２の半導体集積回路基板とを少なくとも重ねて構成された複数半導体集積回路体であって、
前記第１の半導体集積回路基板における前記第２の半導体集積回路基板に対向する面に、発光又は受光する光素子を設け、
前記第第２の半導体集積回路基板における前記光素子に対応する位置に貫通孔を形成した、
ことを特徴とする複数半導体集積回路体。
【請求項２】
前記第１の半導体集積回路基板と前記第２の半導体集積回路基板との間に、冷却流体が流入するための隙間を有することを特徴とする請求項１記載の複数半導体集積回路体。
【請求項３】
前記隙間は、前記第１の半導体集積回路基板と前記第２の半導体集積回路基板との間を貫通することを特徴とする請求項２記載の複数半導体集積回路体。
【請求項４】
前記第１の半導体集積回路基板と前記第２の半導体集積回路基板との間に挟まる隙間形成部材を備え、
前記隙間は、前記第１の半導体集積回路基板と、前記第２の半導体集積回路基板と、前記隙間形成部材と、の間に形成されることを特徴とする請求項２又は請求項３記載の複数半導体集積回路体。
【請求項５】
前記第１の半導体集積回路基板と前記第２の半導体集積回路基板との各々の対向する面の少なくとも一方には溝が形成され、
前記隙間は、前記第１の半導体集積回路基板と、前記第２の半導体集積回路基板と、前記溝と、の間に形成されることを特徴とする請求項２又は請求項３記載の複数半導体集積回路体。
【請求項６】
前記第１の半導体集積回路基板と前記第２の半導体集積回路基板との各々の対向する面の少なくとも一方には凸部が形成され、
前記隙間は、前記第１の半導体集積回路基板と、前記第２の半導体集積回路基板と、前記凸部と、の間に形成されることを特徴とする請求項２又は請求項３記載の複数半導体集積回路体。
【請求項７】
前記第１の半導体集積回路基板は、前記第２の半導体集積回路基板上に位置すると共に、前記第２の半導体集積回路基板に対向する面の反対の面に複数のボンディングパッドを備え、
前記隙間は、２つのボンディングパッド間に対応する位置に形成されることを特徴とする請求項２乃至請求項６の何れか１項に記載の複数半導体集積回路体。
【請求項８】
請求項１乃至請求項７の何れか１項に記載の複数半導体集積回路体と、
前記複数半導体集積回路体が配置されると共に、前記第２の半導体集積回路基板の前記貫通孔に対応する位置に一端が位置しかつ光を導く導光孔を備えた基板と、
を備えた半導体集積回路装置。
【請求項９】
前記貫通孔及び前記導光孔内に位置しかつ光を導く導光管を更に備えたことを特徴とする請求項８記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数半導体集積回路体及び半導体集積回路装置にかかり、特に、第１の半導体集積回路基板と第２の半導体集積回路基板とを重ねて構成された複数半導体集積回路体、及び、該複数半導体集積回路体を備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、複数の半導体集積回路基板を積層して構成されたマルチチップモジュールにおいて、各半導体集積回路基板に光素子を備え、他の半導体集積回路基板上の光素子と光通信することが行われている（特許文献１参照）。このマルチチップモジュールにおける、半導体集積回路基板の光素子と、他の半導体集積回路基板の光素子とを結ぶ導波路は、光発光素子から基板面に沿った方向に発光された光を導く又は基板面に沿った方向から光を光受光素子に導くための、各々の基板面に沿った第１の導波路と、半導体集積回路基板間を結ぶ第２の導波路と、により構成し、半導体集積回路基板の光素子と他の半導体集積回路基板上の光素子との間で光通信可能としている。
【０００３】
しかし、このように、光発光素子から基板面に沿った方向に発光しているので、この光を導く上記第１の導波路を備える必要があり、導波路が長くなる。
【０００４】
また、上記マルチチップモジュールでは、複数の半導体集積回路基板が積層されているので、リード線や封止剤からの熱の発散、放出のみでは、マルチチップモジュールの発熱による温度上昇を十分に抑えることができない。
【０００５】
この場合、マルチチップモジュールの表面にヒートシンクを備えること（特許文献２参照）や、マルチチップモジュールの真上に冷却流路を設けること（特許文献３参照）も考えられているが、これらでは、マルチチップモジュールの内部の温度上昇を抑えることができないという問題もある。
【特許文献１】特開2003-337310号公報
【特許文献２】特開2002-289750号公報
【特許文献３】特開2001-53206号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事実に鑑みなされたもので、半導体集積化回路基板の他の半導体集積回路基板と対向する面に光素子を備えて光通信する際の導波路を短くすることの可能な複数半導体集積回路体を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的達成のため請求項１記載の発明は、第１の半導体集積回路基板と第２の半導体集積回路基板とを少なくとも重ねて構成された複数半導体集積回路体であって、前記第１の半導体集積回路基板における前記第２の半導体集積回路基板に対向する面に、発光又は受光する光素子を設け、前記第第２の半導体集積回路基板における前記光素子に対応する位置に貫通孔を形成したことを特徴とする。
【０００８】
すなわち、本発明に係る複数半導体集積回路体は、第１の半導体集積回路基板と第２の半導体集積回路基板とを少なくとも重ねて構成されている。
【０００９】
第１の半導体集積回路基板における第２の半導体集積回路基板に対向する面には、発光又は受光する光素子を設けている。
【００１０】
ここで、光素子が設けられている第１の半導体集積回路基板の面は、第２の半導体集積回路基板に対向する。この場合、第１の半導体集積回路基板の面に設けられた光素子と第２の半導体集積回路基板に設けられた光素子とは光通信することはできるが、他の半導体集積回路基板や、複数半導体集積回路体が配置される基板に配置された他の複数半導体集積回路体の半導体集積回路基板とは光通信できない。
【００１１】
そこで、本発明では、第２の半導体集積回路基板における光素子に対応する位置には貫通孔が形成されている。よって、第１の半導体集積回路基板における第２の半導体集積回路基板に対向する面に設けられた光素子は、この貫通孔を介して、他の半導体集積回路基板や、複数半導体集積回路体が配置される基板に配置された他の複数半導体集積回路体の半導体集積回路基板と光通信することが可能となる。
【００１２】
このように、第１の半導体集積回路基板における第２の半導体集積回路基板に対向する面に光素子を設け、第２の半導体集積回路基板における光素子に対応する位置に貫通孔を設けているので、この光素子は、この貫通孔に向けて発光乃至この貫通孔を介して受光することができ、光発光素子から基板面に沿った方向の光を導く導波路を備える必要がないので、導波路を短くすることができる。
【００１３】
ところで、上記のように、第１の半導体集積回路基板における第２の半導体集積回路基板に対向する面に光素子を設けて光通信をすると、内部の温度が上昇し、これを抑える必要がある。
【００１４】
そこで、第１の半導体集積回路基板と第２の半導体集積回路基板との間に、冷却流体が流入するための隙間を形成し、内部から冷却するようにしてもよい。この隙間は、第１の半導体集積回路基板と第２の半導体集積回路基板との間を貫通することが好ましい。
【００１５】
ここで、第１の半導体集積回路基板と第２の半導体集積回路基板との間に挟まる隙間形成部材を備えるようにしてもよい。この場合、上記隙間は、前記第１の半導体集積回路基板と、前記第２の半導体集積回路基板と、前記隙間形成部材と、の間に形成される。
【００１６】
また、第１の半導体集積回路基板と第２の半導体集積回路基板との各々の対向する面の少なくとも一方に溝を形成するようにしてもよい。この場合、上記隙間は、第１の半導体集積回路基板と、第２の半導体集積回路基板と、溝と、の間に形成される。
【００１７】
更に、第１の半導体集積回路基板と第２の半導体集積回路基板との各々の対向する面の少なくとも一方に凸部を形成するようにしてもよい。この場合、上記隙間は、第１の半導体集積回路基板と、第２の半導体集積回路基板と、凸部と、の間に形成される。
【００１８】
以上説明したように、第１の半導体集積回路基板と第２の半導体集積回路基板とを少なくとも重ねて構成された複数半導体集積回路体において、第１の半導体集積回路基板と第２の半導体集積回路基板との間に、冷却流体が流入するための隙間を有するので、この隙間に冷却流体を流入して、複数半導体集積回路体の内部から冷却することができ、内部の温度上昇を抑えることができる。
【００１９】
請求項８記載の発明にかかる半導体集積回路装置は、請求項１乃至請求項７の何れか１項に記載の複数半導体集積回路体と、前記複数半導体集積回路体が配置されると共に、前記第２の半導体集積回路基板の前記貫通孔に対応する位置に一端が位置しかつ光を導く導光孔を備えた基板と、を備えている。
【００２０】
このように、複数半導体集積回路体が配置される基板に、第２の半導体集積回路基板の貫通孔に対応する位置に一端が位置する導光孔を有するので、複数半導体集積回路体が複数、基板に配置された場合、各複数半導体集積回路体内の光素子は、第２の半導体集積回路基板の貫通孔、及び貫通孔に対応する位置に一端が位置する導光孔を介して、光通信することができる。
【００２１】
なお、貫通孔及び導光孔内に位置しかつ光を導く導光管を更に備えるようにしてもよい。
【発明の効果】
【００２２】
以上説明したように本発明によれば、第１の半導体集積回路基板における第２の半導体集積回路基板に対向する面に光素子を設け、第２の半導体集積回路基板における光素子に対応する位置に貫通孔を設けているので、この光素子は、この貫通孔に向けて発光乃至この貫通孔を介して受光することができ、光発光素子からの基板面に沿った方向の光を導く導波路を備える必要がないので、導波路を短くすることができる、という効果がある。
【００２３】
更に、複数半導体集積回路体が配置される基板に、第２の半導体集積回路基板の貫通孔に対応する位置に一端が位置する導光孔を有するので、複数半導体集積回路体が複数、基板に配置された場合、各複数半導体集積回路体内の光素子は、第２の半導体集積回路基板の貫通孔、及び貫通孔に対応する位置に一端が位置する導光孔を介して、光通信することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施の形態を説明する。
【００２５】
図４に示すように、本実施の形態に係る複数半導体集積回路体としてのマルチチップモジュール１００は、第１の半導体集積回路基板としての第１のチップ３６と、第２の半導体集積回路基板としての第２のチップ３４と、最上層チップ３８とを備えている。このマルチチップモジュール１００は、プリント基板３２に配置される。
【００２６】
第１のチップ３６は、第２のチップ３４に対向する面(内面)に、複数、本実施の形態では２つの光素子４６、４８を備えている。第２のチップ３４には、第１のチップ３６の光素子４６、４８それぞれに対応する位置に貫通孔５０、５２が形成されている。
【００２７】
第２のチップ３４のプリント基板３２に対向する面(内面)に光素子４２、４４を備えている。プリント基板３２には、光素子４２、４４それぞれに対応する位置に貫通管が形成されている。
【００２８】
最上層チップ３８と第１のチップ３６との間、第１のチップ３６と第２のチップ３４との間、及び、第２のチップ３４とプリント基板３２との間には、空冷チャネル形成部材４０が設けられている。
【００２９】
本実施の形態では、光素子４２、４４、４６、４８各々に対応するように貫通管４２ＡＢ、４４ＡＢ、４６ＡＢ、及び４８ＡＢが設けられている。貫通管４２ＡＢは、図１に示すように、プリント基板３２内に形成された貫通管内に設けられた第１の貫通管４２Ａと、光素子４０に接続された第２の貫通管４２Ｂと、を接続することにより構成されている。貫通管４４ＡＢは、図１に示すように、プリント基板３２内に形成された貫通孔内に設けられた第１の貫通管４４Ａと、光素子４４に接続された第２の貫通管４４Ｂと、を接続することにより構成される。
【００３０】
貫通管４６AＢは、図２に示すように、プリント基板３２内に形成された貫通孔内に設けられた第１の貫通管４６Ａと、光素子４６に接続され、貫通管５０内に設けられた第２の貫通管４６Ｂと、を接続することにより構成される。また、貫通管４８ＡＢは、図２に示すように、プリント基板３２内に形成された貫通孔内に設けられた第１の貫通管４８Ａと、光素子４８に接続され、貫通孔５２内に設けられた第２の貫通管４８Ｂと、を接続することにより構成される。
【００３１】
次に、本実施の形態に係るマルチチップモジュール１００の製造方法を、図１から図４を参照して説明する。
【００３２】
図１に示すように、最初に、プリント基板３２が配置される。このプリント基板３２の上に、配置装置(マウンター)６０により第２のチップ３４を配置する。図１に示すように、第２のチップ３４をプリント基板３２に配置する際には、第２のチップ３４に、空冷チャネル形成部材４０を接着した状態で、配置する。また、第２のチップ３４をプリント基板３２に配置する際には、光素子４０に接続された第２の貫通管４２Ｂと、プリント基板３２内に設けられた貫通管４２Ａとが接続され、光素子４４に接続された第２の貫通管４４Ｂと、プリント基板内に設けられた第１の貫通管４４Ａとが接続され、プリント基板３２内に設けられた第１の貫通管４６Ａの先端が、貫通孔５０の位置に対応するように、プリント基板３２に設けられた第１の貫通管４８Ａの先端が、貫通孔５２に位置するように、それぞれ配置する。
【００３３】
このように、第２のチップ３４をプリント基板３２に配置すると、第１の貫通管４２Ａと第２の貫通管４２Ｂとが接続されて、貫通管４２ＡＢが構成され、第１の貫通管４４Ａと第２の貫通管４４Ｂとが接続されて、貫通管４４ＡＢが構成される。
【００３４】
次に、図２に示すように、第２のチップ３４の上に、配置装置６０を介して、第１のチップ３６を配置する。第１のチップ３６を第２のチップ３４に配置する際には、第１のチップ３６に、図２に示すように、空冷チャネル形成部材４０を接着した状態で、配置する。また、第１のチップ３６を第２のチップ３４に配置する際は、光素子４６に接続された第２の貫通管４６Ｂが、貫通孔５０を介し、第１の貫通管４６Ａに接続され、光素子４８に接続された第２の貫通管４８Ｂが、貫通孔５２を介し、第１の貫通管４８Ａに接続されるように配置する。これにより、第１の貫通管４６Ａと第２の貫通管４６Ｂとが接続されて貫通管４６ＡＢが構成され、第１の貫通管４８Ａと第２の貫通管４８Ｂとが接続されて、貫通管４８ＡＢが構成される。
【００３５】
次に、図３に示すように、配置装置６０を介して、最上層チップ３８を第１のチップ３６の上に配置する。なお、最上層チップ３８を、第１のチップ３６に位置する際には、最上層チップ３８は既に空冷チャネル形成部材４０が設けられている。
【００３６】
次に、図４に示すように、プリント基板３２上のリード電極と第２のチップ３４上の
ボンディングパッドとをリード線６２で接続し、第２のチップ３４上のボンディングパッドと第１のチップ３０上のボンディングパッドとをリード線６２で接続し、第１のチップ３０上のボンディングパッドと最上層チップ３８上のボンディングパッドとをリード線６２で接続する。
【００３７】
そして、図５に示すように、プリント基板３２に配置されたマルチチップモジュール
１００を、箱７４で覆う。箱７４の側面には、複数の窓７２が設けられ、上部にはファン７６が設けられている。このようにファン７６が設けられているので、ファン７６により箱７４外部の空気が箱７４内に流入される。このようにファン７６により箱７４外部の空気が流入すると、プリント基板３２、第２のチップ３４、第１のチップ３６、及び最上層チップ３８の各々の間に空冷チャネル形成部材４０により形成された隙間に空気が流入し、マルチチップモジュールを内部から空冷することができる。
【００３８】
また、第１のチップ３６の第２のチップ３４に対向する面に備えられた光素子４６、４８は、第２のチップ３４内に形成された貫通孔５０，５２内に配置された貫通管４６ＡＢ、４８ＡＢ、により、他の光素子と光通信することができる。第２のチップ３４のプリント基板３２に対向する面に備えられた光素子４２、４４は、プリント基板３２内に形成された貫通孔内に配置された貫通管４２ＡＢ、４４ＡＢにより、他の光素子と光通信することができる。そして、光素子からの基板面に沿った方向の光を導く導波路を備える必要がないので、導波路を短くすることができる。
【００３９】
次に、種々の変形例を説明する。
【００４０】
図６に示すように、第１の変形例は、最上層チップ３８の第１のチップ３６に対向する面に光素子４６を備えている。また、第１のチップ３６及び第２のチップ３４は、最上層チップ３８に設けられた光素子４６に対応する位置に貫通孔５０が設けられている。そして、本変形例では、光素子４６に貫通孔５０を介して、プリント基板内３２に伸びる貫通管４６ＡＢを備えている。
【００４１】
次に、第２の変形例は、図７に示すように、最上層チップ３８の第２のチップ３４に対向する面に光素子４６を備え、第２のチップ３４の第１のチップ３６に対向する面に光素子４６Ｂを備えている。第１のチップ３６は、光素子４６及び光素子４６Ｐに対応する位置に貫通孔５０が形成され、この貫通孔５０内には、光素子４６と光素子４６Ｂとを接続する貫通管４６ＡＢが設けられている。
【００４２】
更に、空冷チャネルの種々の変形例を説明する。上述した実施の形態では、最上層チップ３８と第１のチップ３６との間、第１のチップ３６と第２のチップ３４との間、及び、第２のチップ３４とプリント基板３２との間に、空冷チャネル形成部材４０を設けられているが、以下の変形例では、説明の簡単のため、第１のチップ３６と第２のチップ３４との間に空冷チャネル形成部材４０を設ける例を説明するが、最上層チップ３８と第１のチップ３６との間、及び、第２のチップ３４とプリント基板３２との間にも、空冷チャネル形成部材４０が設けられている。
【００４３】
ここで、以下では、主として空冷チャネルの種々の変形例を説明するので、光素子や貫通孔等については省略している。
【００４４】
上述した実施の形態では、図２に示すように、第１のチップ３６を第２のチップ３４に配置する際には、第１のチップ３６に、図２に示すように、空冷チャネル形成部材４０を接着した状態で、配置するようにしているが、第１の変形例は、図８に示すように、第２のチップ３４に空冷チャネル形成部材４０を接着した状態で、第１のチップ３６を第２のチップ３４に配置する。
【００４５】
このように、第１のチップ３６と第２のチップ３４との間に空冷チャネル形成部材４０を設け、第１のチップ３６と第２のチップ３４との間に隙間を形成しているので、この隙間に空気が流入し、上述した実施の形態と同様にマルチチップモジュールを内部から空冷することができる。
【００４６】
なお、第１のチップ３６は、第２のチップ３４に対向する面と反対の面(表面)に複数のボンディングパッド１８を周辺に備えている。第２のチップ３４は、第１のチップ３６に対向する面(表面)に複数のボンディングパッド２０を備えている。本実施の形態では、複数の空冷チャネル形成部材１６をそれぞれ離間して、第１のチップ１２のボンディングパッド１８に対応する位置に備えている。
【００４７】
次に、空冷チャネルの第２の変形例を説明する。図９に示すように、第１のチップ３６と第２のチップ３４との少なくとも一方、本変形例では、第１のチップ３６の第２のチップ３４に対向する面に、一端から他端にかけて断面が三角形の複数の溝２４が形成されている。本変形例でも第１の変形例の形態のように、第１のチップ３６上には複数のボンディングパッド１８が設けられているが、溝２４は、ボンディングパッド１８間の位置に対応する位置に形成されている。ボンディングパッド１８を、第１のパッド１２の最大厚さの部分で支えることにより、ボンディングプロセス時に、最大強度を与えるためである。
【００４８】
本変形例でも、第１のチップと第２のチップとの間に、第１のチップに溝を形成することにより隙間を形成しているので、この隙間に空気が流入し、マルチチップモジュールを内部から空冷することができる。
【００４９】
次に、第３の変形例を説明する。図１０に示すように、第１のチップ３６と第２のチップ３４との少なくとも一方、本変形例では、第２のチップ３４に凸部２６を複数設けている。図１０には図示しないが、第１のチップ３６には、複数のボンディングパッドが配置され、凸部２６は、第１のチップ３６に設けられたボンディングパッドに対応する位置に形成されている。本実施の形態でも、ボンディングパッドを、第１のパッド１２と凸部２６とにより支えて、ボンディングプロセス時に、最大強度を与えるためである。
【００５０】
第１のチップ３６を第２のチップ３４上に積層すると、第２のチップ３４に形成された凸部２６と第１のチップ３６と第２のチップ３４との間に隙間が形成される。本変形例でも、第１のチップと第２のチップとの間に隙間が形成されているので、この隙間に空気が流入し、マルチチップモジュールを内部から空冷することができる。
【００５１】
図１１には、第４の変形例が示されている。第２の変形例(図９参照)では、第１のチップ３６に、ボンディングパッド間の位置に対応する位置に溝２４を形成しているが、本発明は、これに限定されるものでなく、図１１に示すように、第２のチップ３４に一端から他端にかけて溝２４を形成するようにしてもよい。他の構成は第２の変形例と同様である。即ち、例えば、溝２４は、第１のチップ３６のボンディングパッド間の位置に対応する位置に形成される。
【００５２】
本変形例でも、第２のチップに溝を形成することにより、第１のチップ３６と第２のチップ３４との間に隙間を設けて、この隙間（溝２４）に空気が流入し、マルチチップモジュールを内部から空冷することができる。
【００５３】
なお、第１のチップ及び第２のチップ各々に溝を、各々が対応する位置に形成するようにしてもよい。溝の断面積をより大きくして、より空冷効果を大きくすることができる。
【００５４】
図１２には、第５の変形例が示されている。第３の変形例（図１０参照）では、凸部２６を第２のチップ３４上に設けているが、本発明はこれに限定されるものでなく、図１２に示すように、凸部２６を第１のチップ３６の第２のチップに対向する面（内面）に設けるようにしてもよい。
【００５５】
なお、本変形例でも、第１のチップに設けられた凸部２６と第１のチップ３６と第２のチップ３４とにより隙間を形成することができ、この隙間に空気が流入し、マルチチップモジュールを内部から空冷することができる。
【００５６】
なお、凸部２６は、第１のチップ及び第２のチップ各々に設けるようにしてもよい。なお、この場合、第１のチップの凸部と第２のチップの凸部とが接するように、第１のチップと第２のチップを積層する。
【図面の簡単な説明】
【００５７】
【図１】本実施の形態に係るマルチチップモジュールの製造方法の一部を示す図である。
【図２】本実施の形態に係るマルチチップモジュールの製造方法を示す他の一部を示す図である。
【図３】本実施の形態に係るマルチチップモジュールの製造方法を示す更に他の一部を示す図である
【図４】本実施の形態に係るマルチチップモジュールの製造方法を示す更に他の一部を示す図である。
【図５】本実施の形態に係るマルチチップモジュールを、ファンを備えた箱内に収容し、ファンにより空気が流入されたときの様子を示す図である。
【図６】本実施の形態の第１の変形例に係るマルチチップモジュールの断面図である。
【図７】本実施の形態の第２の変形例に係るマルチチップモジュールの断面図である。
【図８】空冷チャネルの第１の変形例の分解斜視図である。
【図９】空冷チャネルの第２の変形例の断面図である。
【図１０】空冷チャネルの第３の変形例の分解断面図である。
【図１１】空冷チャネルの第４の変形例の断面図である
【図１２】空冷チャネルの第５の変形例の分解断面図である。
【符号の説明】
【００５８】
１８、２０  ボンディングパッド
２４  溝
２６  凸部
３２  プリント基板
３４  第２のチップ
３６  第１のチップ
３８  最上層チップ
４０  空冷チャネル形成部材
４２〜４８  光素子
５０、５２  貫通孔
４２ＡＢ〜４８ＡＢ  貫通管
６０  配置装置（マウンタ）
６２  リード線
【図１】
2006084766.tif 000003
【図２】
2006084766.tif 000004
【図３】
2006084766.tif 000005
【図４】
2006084766.tif 000006
【図５】
2006084766.tif 000007
【図６】
2006084766.tif 000008
【図７】
2006084766.tif 000009
【図８】
2006084766.tif 000010
【図９】
2006084766.tif 000011
【図１０】
2006084766.tif 000012
【図１１】
2006084766.tif 000013
【図１２】
2006084766.tif 000014