(57)【要約】【課題】  信号出力部のトランジスタのコレクタ−ベース間のアイソレーションを確保して、出力レベルおよび周波数負荷安定度を高めた発振回路モジュールを構成する。【解決手段】  第１の電圧制御発振回路ＶＣＯ１のバッファ用トランジスタＱ１２のベースに接続したベースバイアス回路（Ｒ１１，Ｒ１２，Ｒ１３）がスイッチＳＷ１を介して接続される外部電源端子ＶＢ２と、トランジスタＱ１２のコレクタが接続される外部電源端子ＶＢ１とを異ならせる。【選択図】  図１
2006253835.tif 000002
【特許請求の範囲】
【請求項１】
共振回路と該共振回路の共振信号を増幅するとともに増幅信号を外部へ出力する増幅回路とを備えた発振回路を、それぞれの発振回路へ電源電圧を印加する個別の外部電源端子とともに複数組設けた発振回路モジュールにおいて、
前記複数の発振回路のうち、少なくとも１つの発振回路は、電流被制御端子を電源に接続したトランジスタと、該トランジスタの制御端子に接続した制御端子バイアス回路とを備え、前記制御端子バイアス回路が接続される外部電源端子と、前記電流被制御端子が接続される外部電源端子とを異ならせたことを特徴とする発振回路モジュール。
【請求項２】
前記増幅回路は、前記共振回路の共振信号を増幅する増幅段回路と該増幅段回路の出力部と前記外部への出力部との間に設けたバッファ段回路とを備え、前記トランジスタは前記バッファ段回路のトランジスタである請求項１に記載の発振回路モジュール。
【請求項３】
前記増幅段回路と前記バッファ段回路とをカスケード接続し、それぞれの電流被制御端子と制御端子の電圧または電流を別の外部電源端子から供給するようにした請求項２に記載の発振回路モジュール。
【請求項４】
前記増幅段回路のトランジスタと前記バッファ段回路のトランジスタとを電源に対して並列に配置し、それぞれの電流被制御端子と制御端子の電圧または電流を別の外部電源端子から供給するようにした請求項２に記載の発振回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は複数の発振回路を備えて、そのいずれかの発振信号を出力する発振回路モジュールに関するものである。
【背景技術】
【０００２】
特許文献１に示されているようなコレクタ接地のコルピッツ型電圧制御発振器が従来利用されている。この電圧制御発振器の回路構成の例を図５に示す。
【０００３】
この電圧制御発振器は、共振回路ＲＳと増幅回路ＡＳとを備えている。増幅回路ＡＳは増幅段回路ＧＳとバッファ段回路ＢＳとで構成している。共振回路ＲＳは、キャパシタＣａ，Ｃｂ，Ｃｃ，Ｃｄ、インダクタＬａ，Ｌｂおよび可変容量ダイオードＶＤで構成している。増幅段回路ＧＳは、トランジスタＱ１、キャパシタＣ４，Ｃ６，Ｃ７，Ｃ８、抵抗Ｒ２，Ｒ３，Ｒ４を備えていて、共振回路ＲＳの共振信号を増幅する。バッファ段回路ＢＳは、トランジスタＱ２、インダクタＬ１、抵抗Ｒ１を備えていて、増幅段回路ＧＳで増幅された信号を、キャパシタＣ６を介して入力し、Ｑ２のコレクタからキャパシタＣ２を介して出力端子Ｐより発振信号を出力するように構成している。
【０００４】
上記抵抗Ｒ１，Ｒ２，Ｒ３はトランジスタＱ１，Ｑ２のベースバイアス回路を構成している。なお、外部電源端子ＶＢには高周波バイパス用コンデンサＣ１を、Ｑ２のコレクタには整合用のキャパシタＣ３をそれぞれ接続している。
【０００５】
なお、特許文献１には明確な記述が無いが、発振器を１つのモジュールとして構成した場合には、電源端子や出力端子はモジュール自身が備える外部端子として機能する。
【０００６】
従来、上記構成の電圧制御発振器を用いて、異なる２つの周波数帯域（ＧＳＭ／ＤＣＳのデュアル端末用の周波数帯域）に対応するために、単一のモジュール（パッケージ）内に２つの電圧制御発振器を配置し、それぞれにスイッチを設けて切り替え可能にした所謂デュアルＶＣＯも用いられている。その例を図６に示す。
ここで、第１の電圧制御発振回路ＶＣＯ１と第２の電圧制御発振回路ＶＣＯ２は回路図上同一構成であるが、所望の発振周波数を得るために回路定数をそれぞれ設定している。外部電源端子ＶＢ１，ＶＢ２、出力端子Ｐ１，Ｐ２、スイッチＳＷ１，ＳＷ２はそれぞれの電圧制御発振回路ＶＣＯ１，ＶＣＯ２に設けていて、スイッチＳＷ１，ＳＷ２の切り替えによって２つの電圧制御発振回路ＶＣＯ１，ＶＣＯ２のいずれか一方を動作させるように構成している。なお、図６に示した例では、第１の電圧制御発振回路ＶＣＯ１の共振回路ＲＳ１に対する制御電圧と、第２の電圧制御発振回路ＶＣＯ２の共振回路ＲＳ２に対する制御電圧を共通のコントロール端子ＶＣから供給するように構成している。
【０００７】
このように２つの電圧制御発振回路ＶＣＯ１とＶＣＯ２のオン／オフを外部電源端子ＶＢ１，ＶＢ２からの電源電圧供給を切り替えずに、増幅用トランジスタＱ１１，Ｑ２１とバッファ用のトランジスタＱ１２，Ｑ２２に対するベースバイアス回路の切り替えで行っているのは、切り替えの高速化を図るためである。
【特許文献１】特開２００１−１８５９５１公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図５に示した回路において、バッファ段回路のトランジスタＱ２は、入力信号がベース端子、出力がコレクタ端子であるので、コレクタ−ベース間のアイソレーションが良好であることが望まれる。しかしながら、実際には充分なアイソレーションを確保できない。これは、信号経路としてトランジスタのコレクタ−ベース以外に、抵抗Ｒ１→インダクタＬ１の経路で信号が漏れる経路が存在するためである。インダクタＬ１はチョークラインで構成されるが、そのレイアウト上の問題から、そのインピーダンスを充分に高くできないことと、抵抗Ｒ１も数十〜数百Ωと比較的低抵抗に設定されることが多いためである。
【０００９】
これらのトランジスタの外部に付加する素子の影響のために、コレクタ−ベース間のアイソレーションは充分に確保できず、発振回路の特性としては、出力レベルの低下や周波数負荷安定度（外部負荷インピーダンスの変動に対する発振回路の出力信号がどの程度変動するかの度合い）が劣化するという問題があった。このことは、図６に示したように、複数の発振回路を単一のモジュール内に設けて発振回路を選択的に動作させるようにしたものでも同様に生じる問題である。
【００１０】
そこで、この発明の目的は、前記アイソレーションの問題を解消して、出力レベルの低下や周波数負荷安定度の劣化を改善した発振回路モジュールを提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、この発明の発振回路モジュールは次のように構成する。
【００１２】
（１）共振回路と該共振回路の共振信号を増幅するとともに増幅信号を外部へ出力する増幅回路とを備えた発振回路を、それぞれの発振回路へ電源電圧を印加する個別の外部電源端子とともに複数組設けた発振回路モジュールにおいて、前記複数の発振回路のうち、少なくとも１つの発振回路の前記増幅段回路は、電流被制御端子を電源に接続したトランジスタと、該トランジスタの制御端子に接続した制御端子バイアス回路とを備え、前記制御端子バイアス回路が接続される外部電源端子と、前記電流被制御端子が接続される外部電源端子とを異ならせる。
【００１３】
（２）前記増幅段回路は、たとえば前記共振回路の共振信号を増幅する増幅段回路と該増幅段回路の出力部と前記外部への出力部との間に設けたバッファ段回路とを備え、前記トランジスタは前記バッファ段回路のトランジスタとする。
【００１４】
（３）前記増幅段回路と前記バッファ段回路とはたとえばカスケード接続し、それぞれの電流被制御端子と制御端子の電圧または電流を別の外部電源端子から供給するように構成する。
【００１５】
（４）前記増幅段回路のトランジスタと前記バッファ段回路のトランジスタとを電源に対して並列に配置し、それぞれの電流被制御端子と制御端子の電圧または電流を別の外部電源端子から供給するように構成する。
【発明の効果】
【００１６】
（１）複数の発振回路のうち少なくとも１つの発振回路の増幅段回路におけるトランジスタのベースバイアス回路が接続される外部電源端子と、トランジスタの電流被制御端子が接続される外部電源端子とを異なるものとしたことにより、そのトランジスタの電流被制御端子と制御端子の電圧または電流とが別の外部電源端子から供給されることになり、仮に信号が回りこもうとする場合には、一方の増幅回路におけるトランジスタの電流被制御端子が接続された外部電源端子から一旦モジュールの外部へ出て、実装基板の配線を介して別の外部電源端子から再度モジュールに入ってベースバイアス回路を介して回りこむことになる。このように回りこみの経路が長くなるので、回りこみにくくなり、トランジスタの電流被制御端子−制御端子間のアイソレーションが充分に確保できるようになる。その結果、従来の課題であった出力レベルの低下や周波数負荷安定度の劣化が改善できる。
【００１７】
（２）共振回路の共振信号を増幅する増幅段回路と、その増幅段回路の出力部と外部への出力部との間にバッファ段回路を設けた発振回路において、（たとえば発振回路のトランジスタをコレクタ接地（エミッタ出力またはベース出力）の構成とし、バッファ段回路をトランジスタのコレクタから出力信号を取り出す構成とした場合、）そのバッファ段回路のトランジスタに対して前述の構成を適用したことにより、前記回りこみの経路が長くなるので、バッファ段回路のトランジスタの電流被制御端子−制御端子間のアイソレーションが充分に確保できる。その結果、出力レベルの低下や周波数負荷安定度の劣化が改善できる。
【００１８】
（３）前記増幅段回路のトランジスタと前記バッファ段回路のトランジスタとの接続関係は、カスケード接続であっても、電源に対して並列配置関係であっても、それぞれのトランジスタの電流被制御端子と制御端子の電圧または電流を別の外部電源端子から供給するように構成することによって、前述のトランジスタのコレクタ−ベース間のアイソレーションが充分に確保でき、出力レベルの低下や周波数負荷安定度の劣化が改善できる。
【発明を実施するための最良の形態】
【００１９】
第１の実施形態に係る発振回路モジュールについて図１を参照して説明する。
図１は発振回路モジュール１００の回路図である。この発振回路モジュール１００は大きく分けて第１の電圧制御発振回路ＶＣＯ１と第２の電圧制御発振回路ＶＣＯ２とで構成している。それぞれの電圧制御発振回路ＶＣＯ１，ＶＣＯ２の構成は図５に示したものとほぼ同様である。ただし第１の電圧制御発振回路ＶＣＯ１の抵抗Ｒ１１，Ｒ１２，Ｒ１３からなるベースバイアス回路と、第２の電圧制御発振回路ＶＣＯ２の外部電源端子ＶＢ２との間にスイッチＳＷ１を設けている。また、第２の電圧制御発振回路ＶＣＯ２の抵抗Ｒ２１，Ｒ２２，Ｒ２３からなるベースバイアス回路と、第１の電圧制御発振回路ＶＣＯ１の外部電源端子ＶＢ１との間にスイッチＳＷ２を設けている。そして、第１の電圧制御発振回路ＶＣＯ１のトランジスタＱ１２のコレクタを外部電源端子ＶＢ１に接続し、第１の電圧制御発振回路ＶＣＯ１のベースバイアス回路を外部電源端子ＶＢ２に接続し、第２の電圧制御発振回路ＶＣＯ２のトランジスタＱ２２のコレクタを外部電源端子ＶＢ２に接続し、第２の電圧制御発振回路ＶＣＯ２のベースバイアス回路を外部電源端子ＶＢ１に接続している。
【００２０】
ここで、トランジスタＱ１２，Ｑ２２のベースがこの発明に係る「制御端子」、コレクタがこの発明に係る「電流被制御端子」に相当する。また、上記ベースバイアス回路が、この発明に係る「制御端子バイアス回路」に相当する。
【００２１】
このようにベースバイアス回路が接続される外部電源端子とバッファ段回路のトランジスタＱ１２，Ｑ２２のコレクタが接続される外部電源端子とを互いに異なったものとしている。なお、外部電源端子ＶＢ１，ＶＢ２は実装基板との接続のために発振回路モジュールに設けられた接続用外部端子のことである。また、図１では、スイッチＳＷ１，ＳＷ２をスイッチ記号で表しているが、これらのスイッチＳＷ１，ＳＷ２は、実際には能動素子を用いたスイッチ回路で構成している。
【００２２】
図１に示した回路の動作は次の通りである。
図１においてスイッチＳＷ１をオン状態、スイッチＳＷ２をオフ状態とすれば、第１の電圧制御発振回路ＶＣＯ１のトランジスタＱ１１，Ｑ１２に対して適正なベースバイアス電流が供給され、共振回路ＲＳ１による共振信号がトランジスタＱ１１により増幅され、トランジスタＱ１２によるバッファ段回路を介して出力端子Ｐ１より出力される。この第１の電圧制御発振回路ＶＣＯ１の発振周波数はコントロール端子ＶＣへの印加電圧によって制御される。
【００２３】
この状態で、たとえばトランジスタＱ１２のコレクタ−ベース間に信号が回りこもうとする場合には、トランジスタＱ１２のコレクタからの信号がインダクタＬ１および外部電源端子ＶＢ１を介して一旦モジュールの外部へ出て、実装基板の配線を介して別の外部電源端子ＶＢ２から再度モジュールに入ってスイッチＳＷ１および抵抗Ｒ１１を介して回りこむことになるが、この回りこみ経路は長く、トランジスタＱ１２のコレクタ−ベース間は充分なアイソレーションが確保できる。
【００２４】
逆にスイッチＳＷ２をオン状態、ＳＷ１をオフ状態とすれば、第２の電圧制御発振回路ＶＣＯ２のトランジスタＱ２１，Ｑ２２に対して適正なベースバイアス電流が供給され、共振回路ＲＳ２による共振信号がトランジスタＱ２１により増幅され、トランジスタＱ２２によるバッファ段回路を介して出力端子Ｐ２より出力される。この第２の電圧制御発振回路ＶＣＯ２の発振周波数はコントロール端子ＶＣへの印加電圧によって制御される。
【００２５】
この状態で、トランジスタＱ２２のコレクタ−ベース間に信号が回りこもうとする場合には、トランジスタＱ２２のコレクタからの信号がインダクタＬ２および外部電源端子ＶＢ２を介して一旦モジュールの外部へ出て、実装基板の配線を介して別の外部電源端子ＶＢ１から再度モジュールに入ってスイッチＳＷ２および抵抗Ｒ２１を介して回りこむことになるが、この回りこみ経路は長く、トランジスタＱ２２のコレクタ−ベース間は充分なアイソレーションが確保できる。
【００２６】
なお、各外部電源端子ＶＢ１，ＶＢ２には高周波バイパス用のコンデンサＣ１１，Ｃ２１を設けているため、上記回りこみ経路にこの２つのバイパスコンデンサが存在することになり、信号の回りこみが更に抑制される。
【００２７】
このような構成により、図６に示したような、Ｌ１→Ｒ１１の経路およびＬ２→Ｒ２１の経路での信号の漏れが無くなり、バッファ用トランジスタＱ１２，Ｑ２２のコレクタ−ベース間のアイソレーションが良好となる。その結果、外部負荷の変動に対して発振周波数がどの程度変化するかという周波数負荷安定度が向上し、出力レベルの低下も改善される。
【００２８】
次に、第２の実施形態に係る発振回路モジュールについて図２を参照して説明する。
図２は、発振回路モジュール１０１の回路図である。図１に示した発振回路モジュール１００と異なるのは、第１の電圧制御発振回路ＶＣＯ１のベースバイアス電流を第２の電圧制御発振回路ＶＣＯ２のチョーク用のインダクタＬ２を介して流れるようにし、同様に第２の電圧制御発振回路のベースバイアス電流を第１の電圧制御発振回路ＶＣＯ１のチョーク用のインダクタＬ１を介して流れるように構成している点である。
【００２９】
このような構成により、ベースバイアス回路の抵抗Ｒ１１，Ｒ２１に、チョークラインとしてのインダクタＬ２またはＬ１を介してベース電流が流れることになるので、トランジスタ側から外部電源端子を見たインピーダンスが図１に示した構成より高くなる。その結果、バッファ用トランジスタＱ１２，Ｑ２２のコレクタ−ベース間のアイソレーションをより一層高めることができる。
【００３０】
次に、第３の実施形態に係る発振回路モジュールについて図３を参照して説明する。
第１・第２の実施形態では、増幅段回路のトランジスタとバッファ段回路のトランジスタとをカスケードに接続したが、この第３の実施形態では、増幅段回路のトランジスタとバッファ段回路のトランジスタとを電源に対して並列に配置し、それぞれのコレクタ電流とベース電流を別の外部電源端子から供給するように構成したものである。
【００３１】
この発振回路モジュール１０３は第１の電圧制御発振回路ＶＣＯ１と第２の電圧制御発振回路ＶＣＯ２とで構成している。この第１・第２の電圧制御発振回路ＶＣＯ１，ＶＣＯ２は回路図上同一構成であるが、所望の発振周波数を得るために回路定数をそれぞれ設定している。
【００３２】
第１の電圧制御発振回路ＶＣＯ１を代表して説明すると、トランジスタＱ１３は増幅段回路のトランジスタであり、そのベースに抵抗Ｒ１５，Ｒ１６からなるベースバイアス回路を接続して、外部電源端子ＶＢ２からスイッチＳＷ１を介してベースバイアス電流を供給するようにしている。外部電源端子ＶＢ１とトランジスタＱ１３のコレクタとの間にはチョークラインであるインダクタＬ１３を接続し、エミッタと接地との間に抵抗Ｒ１７を挿入している。
【００３３】
トランジスタＱ１３のベースには第１の共振回路ＲＳ１を接続している。共振回路ＲＳ１の共振周波数はコントロール端子ＶＣに対する制御電圧の印加によって制御するようにしている。
【００３４】
バッファ段回路のトランジスタ（バッファ用トランジスタ）Ｑ１４のベースには抵抗Ｒ１８・Ｒ１９からなるベースバイアス回路を接続し、外部電源端子ＶＢ２からスイッチＳＷ１を介してベースバイアス電流を供給するようにしている。また、このバッファ用トランジスタＱ１４のコレクタと外部電源端子ＶＢ１との間にはチョークラインとしてのインダクタＬ１４を接続している。さらにそのエミッタと接地との間に抵抗Ｒ１０を挿入している。増幅用トランジスタＱ１３のエミッタとバッファ用トランジスタＱ１４との間はキャパシタＣ１９を介して接続している。バッファ用トランジスタＱ１４のコレクタと出力端子Ｐ１との間にはキャパシタＣ１２を接続して、このキャパシタＣ１２を介して出力端子Ｐ１から出力信号を取り出すようにしている。なお、トランジスタＱ１４のコレクタと接地との間には整合用のキャパシタＣ１３を接続している。
【００３５】
図３に示した発振回路モジュールの動作は次の通りである。
スイッチＳＷ１がオン状態、スイッチＳＷ２がオフ状態の時、外部電源端子ＶＢ２からトランジスタＱ１３，Ｑ１４にそれぞれベースバイアス電流が供給されることにより、第１の電圧制御発振回路ＶＣＯ１が動作する。第２の電圧制御発振回路ＶＣＯ２はそのトランジスタＱ２３，Ｑ２４に所定のベースバイアス電流が供給されないので発振しない。
【００３６】
この状態で、バッファ用トランジスタＱ１４のコレクタからベースまでの信号の漏れ経路はモジュールの外を通ることになるので、トランジスタＱ１４のコレクタ−ベース間のアイソレーションは充分に確保できる。その結果、周波数負荷安定度が向上し、出力レベルの低下も改善される。
【００３７】
また、スイッチＳＷ２がオン状態、スイッチＳＷ１がオフ状態の時、外部電源端子ＶＢ１からトランジスタＱ２３，Ｑ２４にそれぞれベースバイアス電流が供給されることにより、第２の電圧制御発振回路ＶＣＯ２が動作する。第１の電圧制御発振回路ＶＣＯ１はそのトランジスタＱ１３，Ｑ１４に所定のベースバイアス電流が供給されないので発振しない。
【００３８】
この状態で、バッファ用トランジスタＱ２４のコレクタからベースまでの信号の漏れ経路はモジュールの外を通ることになるので、トランジスタＱ２４のコレクタ−ベース間のアイソレーションは充分に確保できる。
【００３９】
次に、第４の実施形態に係る発振回路モジュールについて図４を参照して説明する。
図３に示した発振回路モジュールと異なるのは、増幅用トランジスタＱ１３，Ｑ２３のコレクタ電流を、同じ電圧制御発振回路ＶＣＯ１，ＶＣＯ２の外部電源端子ＶＢ１，ＶＢ２からそれぞれ供給するようにしているのに対し、この図４に示す発振回路モジュール１０４は、第１の電圧制御発振回路ＶＣＯ１のトランジスタＱ１３のコレクタ電流を外部電源端子ＶＢ２から供給し、第２の電圧制御発振回路ＶＣＯ２のトランジスタＱ２３のコレクタ電流を第１の外部電源端子ＶＢ１から供給するようにしている。
【００４０】
このような構成の場合も、第３の実施形態の場合と同様に、トランジスタＱ１４，Ｑ２４のコレクタ−ベース間のアイソレーションは充分に確保でき、周波数負荷安定度が向上し、出力レベルの低下も改善される。
【００４１】
なお、以上の各実施形態では、いずれも発振回路に備えるトランジスタとして、制御端子を「ベース」、電流被制御端子を「コレクタ」とするバイポーラトランジスタを用いたが、これに代えて、制御端子を「ゲート」、電流被制御端子を「ドレイン」とするユニポーラトランジスタ（ＦＥＴ）を用いてもよい。この場合、制御端子バイアス回路は、ゲートに対して所定のバイアス電圧を印加するように構成すればよい。
【図面の簡単な説明】
【００４２】
【図１】第１の実施形態に係る発振回路モジュールの構成を示す回路図である。
【図２】第２の実施形態に係る発振回路モジュールの構成を示す回路図である。
【図３】第３の実施形態に係る発振回路モジュールの構成を示す回路図である。
【図４】第４の実施形態に係る発振回路モジュールの構成を示す回路図である。
【図５】従来の電圧制御発振器の構成を示す回路図である。
【図６】従来の発振回路モジュールの構成例を示す回路図である。
【符号の説明】
【００４３】
ＲＳ−共振回路
ＡＳ−増幅回路
ＧＳ−増幅段回路
ＢＳ−バッファ段回路
ＶＣＯ−電圧制御発振回路
１００，１０１，１０３，１０４−発振回路モジュール
【図１】
2006253835.tif 000003
【図２】
2006253835.tif 000004
【図３】
2006253835.tif 000005
【図４】
2006253835.tif 000006
【図５】
2006253835.tif 000007
【図６】
2006253835.tif 000008