(57)【要約】【課題】入力刺激を制御することなく、又は安定した出力状態を必要としないで、適切な強制電流負荷を素子の出力端に確実に供給する。【解決手段】被試験素子１０の出力電圧ＶＯＵＴがしきい値ＶTHRESHよりも大きいときに、比較器１４はマルチプレクサ１２を制御して電流源ＩＯＨを被試験素子に結合し、被試験素子の出力電圧がしきい値ＶTHRESHよりも小さいときに、比較器はマルチプレクサを制御して電流源ＩＯＬを被試験素子に結合する。これらのときの被試験素子の出力電圧を測定して、ダイナミック・ロジック信号の出力電圧特性を測定する。【選択図】図１
2006276013.tif 000002
【特許請求の範囲】
【請求項１】
被試験素子の出力端におけるダイナミック・ロジック信号の出力電圧特性を測定する装置であって、
上記出力端に結合し、「高」状態電圧レベル及び「低」状態電圧レベルの間であるしきい値電圧と上記出力電圧とを比較して、制御信号を発生する手段と、
上記制御信号に応答して上記出力端に負荷を与えて、上記「高」状態電圧レベル及び上記「低」状態電圧レベルを測定して上記出力電圧特性を求める手段と
を具えたダイナミック・ロジック信号の出力電圧特性測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ロジック回路である被試験素子の特性測定に関し、特に、ダイナミック・ロジック信号の出力電圧特性を測定することに関する。
【背景技術】
【０００２】
ロジック素子は、典型的には、負荷電流の関数として出力電圧特性が決まる。例えば、出力「高」の規格（ＶOH）は、一般的に、最小の出力電圧レベルでは例えば２．４Ｖとなり、そのロジック素子が８ｍＡの如き特定の電流レベルを送り出す。同様な規格が出力「低」状態（ＶOL）にも典型的に定められている。この場合、最大の出力電圧レベルでは例えば０．５Ｖが特定され、ロジック素子が８ｍＡの如き特定の電流レベルを引き込む。これら２つの規格を考慮することにより、設計者は、どの様な種類の負荷が素子の出力端に取り付けられるかを計算できる一方、適切なロジック「高」及び「低」電圧レベルを確実に維持できる。
【０００３】
テクトロニクス・インク、アジレント・テクノロジーズ、エル・ティ・エックス・コーポレーション及びクリーデンス・システム・コーポレーションが製造しているパラメータ試験システムを通常用いて、個別の半導体チップでＶOH及びＶOLの試験を行う。その入力端に適切な刺激（信号）を与えて、その半導体チップの出力信号を望ましいロジック・レベル（「高」又は「低」）に設定する。そして、プログラマブル電流源は、出力端の電流レベルを強制的に制御して、その結果得られた電圧レベルを測定する。しばしば、電流源を種々の値に設定して、出力電圧対出力電流の特性曲線を求める。しかし、保証された規格は、一般的に２つの値、即ち、定格「高」の電流ＩOHにおける最小のＶOHと、定格「低」の電流ＩOLにおける最大のＶOLとを挙げるだけである。
【０００４】
【特許文献１】特開平７−１９８７９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これら半導体チップが設計アプリケーションに適用される場合、いくつかの問題がある。第１の問題は、出力ロジック状態を直接的に設定し維持するのが困難なため、強制出力電流が供給され、その出力電圧が測定されるので、出力端を所望状態に固定する刺激を供給する方法がないことである。第２の問題は、出力端がダイナミックに変化し、「高」状態及び「低」状態の間で動くことである。強制出力電流は、ＶOHの場合（素子の外に流れる電流）とＶOLの場合（素子に流れ込む電流）の間の差であるので、ダイナミックな場合は、間違った負荷が時には供給される。これにより、出力端がその定格電圧限界の上及び下に駆動される。
【０００６】
そこで、入力刺激を制御することなく、又は安定した出力状態を必要としないで、適切な強制電流負荷を素子の出力端に確実に供給できることが望まれている。
【課題を解決するための手段】
【０００７】
本発明は、被試験素子の出力端におけるダイナミック・ロジック信号の出力電圧特性を測定する装置であって；出力端に結合し、「高」状態電圧レベル及び「低」状態電圧レベルの間であるしきい値電圧と出力電圧とを比較して、制御信号を発生する手段と；制御信号に応答して出力端に負荷を与えて、「高」状態電圧レベル及び「低」状態電圧レベルを測定して出力電圧特性を求める手段とを具えている。
【発明の効果】
【０００８】
よって、本発明は、入力刺激を制御することなく、又は安定した出力状態を必要としないで、ダイナミック・ロジック信号の出力電圧特性を測定できる。
【０００９】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
【実施例】
【００１０】
図１は、本発明によりダイナミック・ロジック信号の出力電圧特性を測定する回路のブロック図である。被測定ロジック素子（ＤＵＴ）１０は、出力電圧ＶOUT及び対応する電流ＩOUTを発生する。出力電流ＩOUTは、マルチプレクサ（ＭＵＸ）１２により制御される。このマルチプレクサ１２は、入力として正電圧＋Ｖと負電圧−Ｖとを受ける。この正電圧＋Ｖは、定格「低」電流に対応する電流ＩOLを供給し、負電圧−Ｖは、定格「高」電流に対応する電流ＩOHを供給する。出力電圧ＶOUTは、電圧比較器（ＣＯＭＰ）１４にも供給され、この電圧比較器１４は、基準しきい値電圧ＶTHRESHも受ける。しきい値電圧ＶTHRESHが「高」ロジック状態用の最小の出力電圧レベルＶOHと「低」ロジック状態用の最大の電圧レベルＶOLとの間の遷移領域内になるように、このしきい値電圧ＶTHRESHを選択する。電圧比較器１４からの出力信号がマルチプレクサ１２の状態を制御する。図２は、本発明による図１の回路の電圧／電流の特性を示すグラフである。この図２の波形図に示すように、ＤＵＴ１０の出力電圧ＶOUTがしきい値ＶTHRESHよりも正のとき、ＩOHがＤＵＴ１０の出力電流ＩOUTとなる。ＤＵＴ１０の出力電圧ＶOUTがしきい値ＶTHRESHよりも負のとき、ＩOLがＤＵＴ１０の出力電流ＩOUTとなる。この方法において、入力刺激により出力状態を制御する必要がなく、又は、静的なＤＵＴ出力ロジック状態を有する必要がなく、適切な負荷をＤＵＴ１０の「高」又は「低」ロジック状態のいずれかに結合する。ゲート電圧計（ゲートが開いたときの電圧を測定する電圧計）、ピーク検出器、オシロスコープなどの電圧が測定できる測定機器により、ＶOUTにおけるＶOH及びＶOLレベルを測定する。
【００１１】
上述の実施における潜在的な問題は、ＶTHRESH点付近での瞬間的な発振である。例えば、ＤＵＴ出力電圧ＶOUTの「高」から「低」への遷移は、負荷ＩOHがオフになり負荷ＩOLがオンになったときに、遷移速度が変化するか、又は、滑らかな傾斜が反転する。しかし、ＤＵＴは、ＩOLが供給された状態で安定状態ＶOLになって、ＶOL及びＶTHRESHが互いに近づきすぎない限り、発振が一時的となる。ヒステリシスを比較器の切り換え点付近に付加して、この問題を解決してもよい。
【００１２】
上述の回路の実際的な実施例を図３に示す。エミッタ結合トランジスタ対Ｑ１、Ｑ３及びＱ２、Ｑ４の組み合わせを相互接続して、マルチプレクサ１２及び比較器１４の機能を達成する。トランジスタＱ１、Ｑ３のエミッタをＩOL電流源に結合し、トランジスタＱ２、Ｑ４のエミッタをＩOH電流源に結合する。しきい値ＶTHRESHをトランジスタＱ３、Ｑ４のベースに供給する一方、これらトランジスタのコレクタに電圧−Ｖ及び＋Ｖを夫々供給する。トランジスタＱ１、Ｑ２のベース及びコレクタがＤＵＴ１０の出力ＶOUTを受ける。なお、トランジスタＱ１、Ｑ３がＰＮＰ型であり、トランジスタＱ２、Ｑ４がＮＰＮ型である点に留意されたい。この回路の動作は上述の通りである。すなわち、ＶOUT＜ＶTHRESHのとき、ＩOUT＝ＩOLであり、ＶOUT＞ＶTHRESHのとき、ＩOUT＝ＩOHである。換言すれば、ＶOUTがＶTHRESHよりも大きいときに、トランジスタＱ２、Ｑ３がオンとなる一方トランジスタＱ１、Ｑ４がオフとなり、ＩOL電流源を−Ｖに結合し、ＩOH電流源をＩOUTに結合する。また、ＶOUTがＶTHRESHよりも小さいときに、トランジスタＱ１、Ｑ４がオンとなる一方トランジスタＱ２、Ｑ３がオフとなり、ＩOH電流源を＋Ｖに結合し、ＩOL電流源をＩOUTに結合する。
【産業上の利用可能性】
【００１３】
よって、本発明は、ＤＵＴへの入力刺激を制御する必要がなく、ダイナミック信号条件下で素子の出力電圧をしきい値電圧と比較することにより、被試験ロジック素子の出力に適切な電流負荷を与える。この出力電圧を測定して、「高」及び「低」ロジック状態の電圧を決定できる。
【図面の簡単な説明】
【００１４】
【図１】本発明によりダイナミック・ロジック信号の出力電圧特性を測定する回路のブロック図である。
【図２】本発明による図１の回路の電圧／電流の特性を示すグラフである。
【図３】本発明による図１の回路の回路図である。
【符号の説明】
【００１５】
１０  被測定ロジック素子
１２  マルチプレクサ
１４  比較器
【図１】
2006276013.tif 000003
【図２】
2006276013.tif 000004
【図３】
2006276013.tif 000005