(57)【要約】【課題】本発明は部品点数を少なくして小型化するとともに、損失の少ない入力回路を提供する。【解決手段】機器電源２に接続されたスイッチ３と、前記スイッチ３のもう一端が接続された第１のダイオード４と、前記第１のダイオード４のカソードが接続され、入力された信号をプルダウンする第１の抵抗６と、前記第１のダイオード４のカソードと前記抵抗６との接合部分が接続された第２のダイオード５と、制御電源８と接続された第２の抵抗７とからなり、前記第２のダイオード５のアノードと前記第２の抵抗７の接合部分が前記電子機器９の入力部に接続する。  【選択図】図１
2006164629.tif 000002
【特許請求の範囲】
【請求項１】
スイッチを用いて機器電源が汎用ＩＣに入力される非絶縁型入力回路において、
前記機器電源に接続された前記スイッチと、前記スイッチのもう一端が接続された第１のダイオードと、前記第１のダイオードとカソードコモンで接続された第２のダイオードと、前記カソードコモンに接続された第１の抵抗と、前記第２のダイオードのアノードと前記汎用ＩＣとに接続された第２の抵抗と、前記第２の抵抗のもう一端に接続された制御電源とから構成されることを特徴とする入力回路。
【請求項２】
スイッチを用いて機器電源がメモリ機能を有する汎用ＩＣに入力される非絶縁型入力回路において、
前記機器電源に接続された前記スイッチと、前記スイッチのもう一端が接続された第１のダイオードと、前記第１のダイオードとカソードコモンで接続された第２のダイオードと、前記カソードコモンに接続された第１の抵抗と、前記第２のダイオードのアノードと前記汎用ＩＣとに接続された第２の抵抗と、前記第２の抵抗のもう一端に接続された制御電源と、前記汎用ＩＣと第１の抵抗間に配置されたバッファー回路とから構成されることを特徴とする入力回路。
【請求項３】
前記汎用ＩＣに入力されるサンプリング信号が発生している間に、前記第１の抵抗によりプルダウンされたパルス信号の立下りがラッチされることを特徴とする請求項２に記載の入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＡ機器やロボット等に用いられるコントローラの非絶縁型入力回路に関する。
【背景技術】
【０００２】
従来のＦＡ機器の接点情報は、操作パネルのＳＷやリレー、リミットスイッチ等、数百点となり、機器の小型化の為に非絶縁型で、電磁盤に用いられている２４Ｖの機器電源が、接点を通して入力回路で読み込まれている。
従来の入力回路としてはラインレシーバーを用いるものである。この入力回路は図４に示すように接点に動作電流が流れるように設定された抵抗２４と、この時の電圧が読み込まれるラインレシーバー２４とから構成されている。スイッチ２３が閉じると接点に動作電流が流れ、この時の電圧をラインレシーバー２５で読み込んでいる。
このように、従来の入力回路は、スイッチの入力を判断してＯＮまたはＯＦＦを認識するのである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが、従来の入力回路は、ラインレシーバーを用いると、部品点数が増えるために機器の小型化ができないことや、コストが高くなるために安価にできないという問題が生じていた。また、入力部にサージ電圧がかかると、レシーバーが破損するという問題が生じていた。さらに、抵抗には、ラインレシーバーの駆動電流が大きいために放熱パターンを取り付けなければならなくなり、基板の小型化ができないことや、数百個の抵抗を用いるために数十Ｗの損失が発生するという問題が生じていた。
本発明はこのような問題点に鑑みてなされたものであり、部品点数を少なくすることで小型化するとともに、損失の少ない入力回路を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載の発明は、スイッチを用いて機器電源が汎用ＩＣに入力される非絶縁型入力回路において、前記機器電源に接続された前記スイッチと、前記スイッチのもう一端が接続された第１のダイオードと、前記第１のダイオードとカソードコモンで接続された第２のダイオードと、前記カソードコモンに接続された第１の抵抗と、前記第２のダイオードのアノードと前記汎用ＩＣとに接続された第２の抵抗と、前記第２の抵抗のもう一端に接続された制御電源とから構成されるものである。
また、請求項２に記載の発明は、スイッチを用いて機器電源がメモリ機能を有する汎用ＩＣに入力される非絶縁型入力回路において、前記機器電源に接続された前記スイッチと、前記スイッチのもう一端が接続された第１のダイオードと、前記第１のダイオードとカソードコモンで接続された第２のダイオードと、前記カソードコモンに接続された第１の抵抗と、前記第２のダイオードのアノードと前記汎用ＩＣとに接続された第２の抵抗と、前記第２の抵抗のもう一端に接続された制御電源と、前記汎用ＩＣと第１の抵抗間に配置されたバッファー回路とから構成されるものである。
また、請求項３に記載の発明は、前記汎用ＩＣに入力されるサンプリング信号が発生している間に、前記第１の抵抗によりプルダウンされたパルス信号の立下りがラッチされるものである。
【発明の効果】
【０００５】
請求項１に記載の発明によると、機器電源に接続された抵抗からの電流を流し込んだ場合、第１のダイオードと前記抵抗との接合部分の電圧が高いと、電流の流れ込みは行われず、電子機器はＨｉを読み込み、接合部分の電圧が低いと、電子機器に電流の流れ込みが生じ、Ｌｏｗを読み込む。このようにラインレシーバー等のレベル変換回路を必要としないので部品点数が削減され、サージによるレシーバーの破損が防止される。また、駆動電流が低減されることにより、機器の小型化が可能である。
また、請求項２および３に記載の発明によると、間欠的なパルス信号の立下りがラッチされるので、抵抗の発熱は間欠的になり、機器の発熱は低減される。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００７】
図１は本発明の入力回路である。１は入力回路、２は機器電源、３はスイッチ、４は第１のダイオード、５は第２のダイオード、６は第１の抵抗、７は第２の抵抗、８は制御電源、９は汎用ＣＭＯＳ−ＩＣである。入力回路１は、以下に述べるように接続されている。機器電源２はスイッチ３の一方に接続され、スイッチ３の多端は第１のダイオード４のアノードに接続されている。第１のダイオード４のカソードと第２のダイオード５のカソードと第１の抵抗６の一端は接合し、第１の抵抗１のもう一端が設置されている。この接地点は機器電源２と制御電源８は共通設置されている。第２のダイオード５のアノードは、第２の抵抗７の一方と接続され、汎用ＣＭＯＳ−ＩＣ９に接続されている。また、第２の抵抗７のもう一方は、制御電源８と接続されている。
スイッチ３がＯＮされると、第１の抵抗６に機器電源からの電圧が印加されるので、制御電源８からの第２の抵抗７を通じて電流の流れ込みは生じないために、汎用ＣＭＯＳ−ＩＣ９は、機器電圧が入力され、Ｈｉレベルとなる。
スイッチ３がＯＦＦされると、第１の抵抗６に機器電源からの電圧が印加されないので、制御電源８からの第２の抵抗７を通じて電流の流れ込みが生じ、汎用ＣＭＯＳ−ＩＣ９は、制御電圧が入力され、Ｌｏｗレベルとなる。
ここで、汎用ＣＭＯＳ−ＩＣ９に型式ＶＨＣ２４４(フェアチャイルド社製)が用いられた場合、汎用ＣＭＯＳ−ＩＣ９は、３．５Ｖ以上でＨｉレベルとなり、１．５Ｖ以下でＬｏｗレベルになる。これらの条件を満足する抵抗６，７を求めると、第１の抵抗６は４．７ｋΩを、第２の抵抗７は１０ｋΩ以上を用いられれば良い。
本発明が特許文献１と異なる部分は、ダイオード４，５がカソードコモンで接続され、第２の抵抗７の抵抗値が、第１の抵抗６の２倍以上に設定された構成にすることで、部品点数が削減された点である。
このように、ラインレシーバーのようなレベル変換回路が設けることなく、スイッチの情報が読み込まれることにより、機器の小型化が可能である。また、レベル変換が行われないので、機器電圧は広い範囲で使用可能である。また、ダイオードがカソードコモンで接続されており、制御回路側は、電流の流れ出しを検出するのでノイズ、サージに強い回路構成が得られる。
【実施例２】
【０００８】
次に、本発明の第２の実施例について説明する。図２は、第２の実施例の入力回路である。第２の実施例が第１の実施例と異なる点は、メモリ機能を有する汎用ＣＭＯＳ−ＩＣ９にＶＨＣ５７４（フェアチャイルド社製）が用いられ、バッファー回路１０が組み込まれた点である。
ここで、／はＬｏｗアクティブを意味し、Ｃは、／ＳＡＭＰ０信号が、汎用ＣＭＯＳ−ＩＣ９の各入力に共通接続されていることを意味している。
本実施例では、図３に示すように、第１の抵抗６のサンプリングを時分割で行い、汎用ＣＭＯＳ−ＩＣ９でラッチするものである。／ＳＡＭＰ０信号に対して、１／４のデューティーで第１の抵抗６はＯＮされる。第１の抵抗６がＯＦＦにする際に、／ＳＡＭＰ１信号は、汎用ＣＭＯＳ−ＩＣ９でラッチされ、ラッチされた信号は、図示しないＣＰＵに／ＲＤとして読み込まれる。
このような構成にすることで、第１の抵抗６の発熱は１／４になり、第１の抵抗６の放熱パターンが必要にならないことから機器の小型化ができる。ここで、接点に流れる電流のピーク値は変わらないので、接点皮膜を破る能力は十分ある。
【産業上の利用可能性】
【０００９】
発熱を低減することによって小型化することができるので、多数点の入力回路を必要とするロボット関連機器の小型化の用途にも適用できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施例を示す入力回路の回路図
【図２】第２実施例を示す入力回路の回路図
【図３】第２実施例の信号のタイミングチャート
【図４】従来のラインレシーバーを用いた入力回路の回路図
【符号の説明】
【００１１】
１  入力回路
２  機器電源
３  スイッチ
４  第１のダイオード
５  第２のダイオード
６  第１の抵抗
７  第２の抵抗
８  制御電源
９  汎用ＣＭＯＳ−ＩＣ
１０  バッファー回路
１１  第１スイッチ
１２  第２スイッチ
１３，１４  第１のダイオード
１５，１６  第２のダイオード
１７  マイコン
１７ａ  Ａ／Ｄ変換ポート
１８，１９  プルアップ制御ポート
２０，２１  トランジスタ
２２  電源
２３  スイッチ
２４  抵抗
２５  ラインレシーバー
【図１】
2006164629.tif 000003
【図２】
2006164629.tif 000004
【図３】
2006164629.tif 000005
【図４】
2006164629.tif 000006