(57)【要約】【課題】オンチップの簡単な回路構成を付加することにより、３原色信号や輝度信号と色差信号とに分離された信号を出力する。【解決手段】垂直走査回路１２により画素配列部１１が行単位で順次選択され、選択された行の画素信号が垂直バスラインＶＢ１〜ＶＢ６に取り出されるカラーイメージセンサにおいて、垂直バスラインの各々について、画素信号入力端が該垂直バスラインに接続されたサンプルホールド回路を２つ有し、各サンプルホールド回路についてその出力端と水平バスＨＢの１つの信号線との間に接続された出力スイッチ素子を有する２行保持回路１３と、垂直走査回路１２の選択に応じて２行保持回路１３のサンプルホールド回路に対し行単位で垂直バスライン上の画素信号をサンプリングさせるサンプリング制御回路１４と、２行保持回路１３の出力スイッチ素子に対し列単位で順次選択する水平走査回路１５とを備えている。【選択図】図１
2006246525.tif 000002
【特許請求の範囲】
【請求項１】
垂直走査回路により画素配列部が行単位で順次選択され、選択された行の画素信号が垂直バスラインに取り出されるカラーイメージセンサにおいて、
該垂直バスラインの各々について、画素信号入力端が該垂直バスラインに接続されたサンプルホールド回路を２つ有し、各サンプルホールド回路についてその出力端と水平バスの１つの信号線との間に接続された出力スイッチ素子を有する２行保持回路と、
該垂直走査回路の選択に応じて該２行保持回路の該サンプルホールド回路に対し行単位で該垂直バスライン上の画素信号をサンプリングさせるサンプリング制御回路と、
該２行保持回路の該出力スイッチ素子に対し列単位で順次選択する水平走査回路と、
を有することを特徴とするカラーイメージセンサ。
【請求項２】
上記垂直走査回路は１行ずつ線順次に上記画素配列部を選択し、１行の選択を１水平ブランキング期間において行い、
上記サンプリング制御回路は、該１水平ブランキング期間毎に第１サンプリング信号と第２サンプリング信号との一方をアクティブにし、該一方を交互に切り換え、
上記２行保持回路は、該第１サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第１行保持回路部と、該第２サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第２行保持回路部とを有する、
ことを特徴とする請求項１記載のカラーイメージセンサ。
【請求項３】
上記垂直走査回路は、１水平ブランキング期間で上記画素配列部の２行を線順次に選択し、
上記サンプリング制御回路は、該２行の一方及び他方の選択に応じてそれぞれ第１サンプリング信号及び第２サンプリング信号をアクティブにし、
上記２行保持回路は、該第１サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第１行保持回路部と、該第２サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第２行保持回路部とを有する、
ことを特徴とする請求項１記載のカラーイメージセンサ。
【請求項４】
上記垂直バスには第１負荷素子が接続され、
上記画素配列部の各画素は、
第１電源供給線と第２電源供給線との間に直列接続されたホトダイオード及びリセットスイッチ素子と、
該ホトダイオードと該リセットスイッチ素子との接続点の電位に応じた電位を上記垂直バスラインに出力するために、該第１負荷素子と直列接続されてソースホロワ回路を構成する第１ＭＯＳトランジスタと、
上記垂直走査回路で選択された時に該ソースホロワ回路の出力を該垂直バスラインへ伝達させる転送ゲートと、
を有することを特徴とする請求項１乃至３のいずれか１つに記載のカラーイメージセンサ。
【請求項５】
上記水平バスの各信号線には第２負荷素子が接続され、
上記２行保持回路の上記サンプルホールド回路は、
ホールドキャパシタと、
該ホールドキャパシタの一端と上記垂直バスラインとの間に接続されたサンプリングスイッチ素子と、
該ホールドキャパシタの他端の電位に応じた電位を該水平バスの１つの信号線に出力するために、該第２負荷素子と直列接続されてソースホロワ回路を構成する第２ＭＯＳトランジスタと、
を有することを特徴とする請求項１乃至４のいずれか１つに記載のカラーイメージセンサ。
【請求項６】
上記第２ＭＯＳトランジスタのドレインと上記ホールドキャパシタの上記他端との間に接続されたクランプスイッチ素子を有することを特徴とする請求項５記載のカラーイメージセンサ。
【請求項７】
上記垂直走査回路は、上記１水平ブランキング期間において、第１段階で、上記リセットスイッチをオフにした状態で上記第１ＭＯＳトランジスタ及び上記転送ゲートをオンにし、次の第２段階で、該リセットスイッチをオンにし該第１ＭＯＳトランジスタ及び該転送ゲートをオンにし、
上記サンプリング制御回路は、該第１段階で、上記サンプリングスイッチ素子及び上記クランプスイッチ素子をオンにし、該第２段階で、該クランプスイッチ素子をオフにした状態で該サンプリングスイッチ素子をオンにする、
ことを特徴とする請求項６記載のカラーイメージセンサ。
【請求項８】
上記画素配列部の各画素について、上記ホトダイオードはｎ形ウェル内にｐ形領域が形成されて成り、上記第１ＭＯＳトランジスタ、上記リセットスイッチ素子及び上記転送ゲートはいずれも該ｎ形ウェル内に形成されたｐＭＯＳトランジスタであることを特徴とする請求項１乃至７のいずれか１つに記載のカラーイメージセンサ。
【請求項９】
上記２行保持回路は、ｎＭＯＳトランジスタで構成されていることを特徴とする請求項８記載のカラーイメージセンサ。
【請求項１０】
上記画素配列部は、ホトダイオードアレイに対応したベイヤー配列の色フィルタを有することを特徴とする請求項１乃至９のいずれか１つに記載のカラーイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元カラーイメージセンサ、特にＭＯＳイメージセンサに関する。
【背景技術】
【０００２】
パーソナルコンピュータの高性能化、通信容量の増大及び画像圧縮技術の進展等に伴い、静止画や動画をカメラで撮像してパーソナルコンピュータに取り込むことが一般的に行われつつあり、カラーイメージセンサの低価格化が要求されている。
【０００３】
図６は、カラーイメージセンサ１の出力信号をＲＧＢ信号に分離する従来の色分離回路２を示す。
【０００４】
カラーイメージセンサ１は、画素配列部にベイヤー配列の色フィルタを備えており、その出力信号は、バッファ回路３を介してサンプルホールド回路４及び５に供給され、また、バッファ回路３の出力信号が１Ｈ遅延回路６を介してサンプルホールド回路４及び７に供給される。サンプルホールド回路４には７．１６ＭＨＺのサンプリング用クロックφ１が供給され、サンプルホールド回路５及び７には３．５８ＭＨＺのサンプリング用クロックφ２が供給される。これにより、サンプルホールド回路４からＧ信号が取り出され、サンプルホールド回路５及び７から（Ｒ，Ｂ）信号と信号（Ｂ，Ｒ）信号とが交互に取り出される。サンプルホールド回路５及び７の出力は、切換回路８で（Ｒ，Ｂ）信号にされる。
【０００５】
Ｇ信号の替わりに輝度信号を用い、Ｒ信号及びＢ信号の替わりに第１及び第２の色差信号を用いる場合についても、色分離回路２は同様に構成される。
【０００６】
カラーイメージセンサ１は半導体チップで構成され、色分離回路２はこのチップの外部に構成される。
【特許文献１】特開平１１−３２９９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このため、部品点数が増えてカメラが高価になる原因となっていた。
【０００８】
本発明の目的は、このような問題点に鑑み、オンチップの簡単な回路構成を付加することにより、３原色信号や輝度信号と色差信号とに分離された信号を出力することが可能なカラーイメージセンサを提供することにある。
【課題を解決するための手段】
【０００９】
請求項１では、垂直走査回路により画素配列部が行単位で順次選択され、選択された行の画素信号が垂直バスラインに取り出されるカラーイメージセンサにおいて、
該垂直バスラインの各々について、画素信号入力端が該垂直バスラインに接続されたサンプルホールド回路を２つ有し、各サンプルホールド回路についてその出力端と水平バスの１つの信号線との間に接続された出力スイッチ素子を有する２行保持回路と、
該垂直走査回路の選択に応じて該２行保持回路の該サンプルホールド回路に対し行単位で該垂直バスライン上の画素信号をサンプリングさせるサンプリング制御回路と、
該２行保持回路の該出力スイッチ素子に対し列単位で順次選択する水平走査回路とを有する。
【００１０】
このカラーイメージセンサによれば、オンチップの簡単な２行保持回路及びサンプリング制御回路を付加することにより、３原色信号や輝度信号と色差信号とに分離された信号を出力することができるという効果を奏し、カメラの安価化に寄与するところが大きい。
【００１１】
請求項２のカラーイメージセンサでは、請求項１において、上記垂直走査回路は１行ずつ線順次に上記画素配列部を選択し、１行の選択を１水平ブランキング期間において行い、
上記サンプリング制御回路は、該１水平ブランキング期間毎に第１サンプリング信号と第２サンプリング信号との一方をアクティブにし、該一方を交互に切り換え、
上記２行保持回路は、該第１サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第１行保持回路部と、該第２サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第２行保持回路部とを有する。
【００１２】
このカラーイメージセンサによれば、プログレッシブ（ノンインタレース）走査が行われる。
【００１３】
請求項３のカラーイメージセンサでは、請求項１において、上記垂直走査回路は、１水平ブランキング期間で上記画素配列部の２行を線順次に選択し、
上記サンプリング制御回路は、該２行の一方及び他方の選択に応じてそれぞれ第１サンプリング信号及び第２サンプリング信号をアクティブにし、
上記２行保持回路は、該第１サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第１行保持回路部と、該第２サンプリング信号がアクティブの時に１行分の画素信号をサンプリングする第２行保持回路部とを有する。
【００１４】
このカラーイメージセンサによれば、インタレース走査が行われる。
【００１５】
請求項４のカラーイメージセンサでは、請求項１乃至３のいずれか１つにおいて、上記垂直バスには第１負荷素子が接続され、
上記画素配列部の各画素は、
第１電源供給線と第２電源供給線との間に直列接続されたホトダイオード及びリセットスイッチ素子と、
該ホトダイオードと該リセットスイッチ素子との接続点の電位に応じた電位を上記垂直バスラインに出力するために、該第１負荷素子と直列接続されてソースホロワ回路を構成する第１ＭＯＳトランジスタと、
上記垂直走査回路で選択された時に該ソースホロワ回路の出力を該垂直バスラインへ伝達させる転送ゲートとを有する。
【００１６】
このカラーイメージセンサによれば、ソースホロワ回路の高インピーダンス入力／低インピーダンス出力により、垂直バスライン上の信号のＳＮ比が向上する。
【００１７】
請求項５のカラーイメージセンサでは、請求項１乃至４のいずれか１つにおいて、上記水平バスの各信号線には第２負荷素子が接続され、
上記２行保持回路の上記サンプルホールド回路は、
ホールドキャパシタと、
該ホールドキャパシタの一端と上記垂直バスラインとの間に接続されたサンプリングスイッチ素子と、
該ホールドキャパシタの他端の電位に応じた電位を該水平バスの１つの信号線に出力するために、該第２負荷素子と直列接続されてソースホロワ回路を構成する第２ＭＯＳトランジスタとを有する。
【００１８】
このカラーイメージセンサによれば、ソースホロワ回路の高インピーダンス入力／低インピーダンス出力により、水平バス上の信号のＳＮ比が向上する。
【００１９】
請求項６のカラーイメージセンサでは、請求項５において、上記第２ＭＯＳトランジスタのドレインと上記ホールドキャパシタの上記他端との間に接続されたクランプスイッチ素子を有する。
【００２０】
請求項７のカラーイメージセンサでは、請求項６において、上記垂直走査回路は、上記１水平ブランキング期間において、第１段階で、上記リセットスイッチをオフにした状態で上記第１ＭＯＳトランジスタ及び上記転送ゲートをオンにし、次の第２段階で、該リセットスイッチをオンにし該第１ＭＯＳトランジスタ及び該転送ゲートをオンにし、
上記サンプリング制御回路は、該第１段階で、上記サンプリングスイッチ素子及び上記クランプスイッチ素子をオンにし、該第２段階で、該クランプスイッチ素子をオフにした状態で該サンプリングスイッチ素子をオンにする。
【００２１】
このカラーイメージセンサによれば、画素のトランジスタのしきい値電圧やフィールドスル−電圧のばらつきが補正されるので、画質が向上するという効果を奏する。
【００２２】
請求項８では、請求項１乃至７のいずれか１つにおいて、上記画素配列部の各画素について、上記ホトダイオードはｎ形ウェル内にｐ形領域が形成されて成り、上記第１ＭＯＳトランジスタ、上記リセットスイッチ素子及び上記転送ゲートはいずれも該ｎ形ウェル内に形成されたｐＭＯＳトランジスタである。
【００２３】
このカラーイメージセンサによれば、画素配列部の小面積化が達成される。
【００２４】
請求項９のカラーイメージセンサでは、請求項８において、上記２行保持回路は、ｎＭＯＳトランジスタで構成されている。
【００２５】
請求項１０のカラーイメージセンサでは、請求項１乃至７のいずれか１つにおいて、上記画素配列部は、ホトダイオードアレイに対応したベイヤー配列の色フィルタを有する。
【実施例１】
【００２６】
以下、図面に基づいて本発明の一実施例を説明する。
【００２７】
図１は、本発明の一実施例に係るカラーイメージセンサ１０の概略構成を示す。図１では簡単化のために、画素配列部１１が６行６列である場合を示している。図２は、図１中の一部の構成例を示す回路図である。以下の説明において、図２中の画素Ｒ１１の構成要素に付した符号は、他の画素の対応する構成要素にも用いる。図２中のサンプルホールド回路ＲＳＨ１１についても同様である。
【００２８】
図１の画素配列部１１の画素識別符号において、Ｒ、Ｇ及びＢはそれぞれ画素が赤色フィルタ、緑色フィルタ及び青色フィルタを備えていることを示している。また、第ｉ行第ｊ列の画素を、Ｒ、Ｇ又はＢに付した数字ｉｊで識別している。各画素の回路構成は、互いに同一である。
【００２９】
図２において、例えば画素Ｒ１１は、ホトダイオード２０のカソードが電位ＶＤＤの電源供給線に接続され、ホトダイオード２０のアノードがリセットスイッチ素子２１を介してグランド線に接続されており、リセットスイッチ素子２１がオンになると、ホトダイオード２０のアノードがグランド電位ＶＳＳにリセットされる。この後、ホトダイオード２０のアノード電位はその受光量に応じて電位ＶＤＤ側へ上昇する。ホトダイオード２０のアノードは、駆動トランジスタ２２のゲートに接続されている。駆動トランジスタ２２は、そのドレインがグランド線に接続され、ソースが転送ゲート２３を介して垂直バスラインＢＶ１に接続されている。垂直バスラインＶＢ１には、第１列の画素に共通の負荷素子３１（図１では図示省略）が接続されている。駆動トランジスタ２２と負荷素子３１とで高入力インピーダンス／低出力インピーダンスのソースホロア回路が構成されており、転送ゲート２３をオンにすると、ホトダイオード２０のアノード電位に応じた電位が垂直バスラインＶＢ１に取り出される。負荷素子は、他の垂直バスラインにも接続されている。
【００３０】
画素Ｒ１１は、例えば、１つのｎ形ウェル内に形成されて小面積化が図られている。すなわち、このｎ形ウェルとこれに形成されたｐ形領域とでホトダイオード２０が構成され、リセットスイッチ素子２１、駆動トランジスタ２２及び転送ゲート２３のソース及びドレインはこのｎ形ウェル内のｐ形領域で形成されている。
【００３１】
図１及び図２において、第ｉ行画素のリセットスイッチ素子２１のゲートには、垂直走査回路１２からのリセット信号線ＲＳｉが接続され、その信号がアクティブになると、第ｉ行画素のリセットスイッチ素子２１がオンになり、第ｉ行画素のホトダイオード２０のアノード電位がＶＳＳにリセットされる。第ｉ行画素の転送ゲート２３の制御入力端には、垂直走査回路１２からの垂直選択線ＶＬＳｉが接続され、その信号がアクティブになると、第ｉ行画素の転送ゲート２３がオンになり、第ｉ行画素信号が垂直バスラインＶＢ１〜ＶＢ６から取り出される。
【００３２】
図１において、２行保持回路１３は２行のサンプルホールド回路を備え、２行保持回路１３の列数は画素配列部１１の画素列数に等しい。２行保持回路１３の識別符号において、Ｒ、Ｇ及びＢはそれぞれ赤信号保持用、緑信号保持用及び青信号保持用であることを示している。また、第ｉ行第ｊ列のサンプルホールド回路を、ＲＳＨ、ＧＳＨ又はＢＳＨに付した数字ｉｊで識別している。各サンプルホールド回路の構成は、互いに同一である。
【００３３】
図２において、例えばサンプルホールド回路ＲＳＨ１１は、ホールドキャパシタ４０の一端と垂直バスラインＶＢ１との間にサンプリングスイッチ素子４１が接続されており、サンプリングスイッチ素子４１がオンになると、垂直バスラインＶＢ１の電位がホールドキャパシタ４０の一端に印加される。ホールドキャパシタ４０の他端はクランピングスイッチ素子４２を介して電位ＶＤＤの電源供給線に接続されており、クランピングスイッチ素子４２がオンになると、電位ＶＤＤがホールドキャパシタ４０の他端に印加される。ホールドキャパシタ４０の他端は駆動トランジスタ４３のゲートにも接続されている。駆動トランジスタ４３のドレインは電位ＶＤＤの電源供給線に接続され、駆動トランジスタ４３のソースは、出力スイッチ素子４４を介して水平バスＨＢの赤信号線Ｒに接続されている。赤信号線Ｒには、負荷素子５１（図１では図示省略）が接続されている。駆動トランジスタ４３と負荷素子５１とで高入力インピーダンス／低出力インピーダンスのソースホロア回路が構成されており、出力スイッチ素子４４をオンにすると、駆動トランジスタ４３のゲート電位に応じた電位が水平バスＨＢの赤信号線Ｒに取り出される。負荷素子５１に対応して、水平バスＨＢの緑信号線Ｇ及び青信号線Ｂにもそれぞれ負荷素子５２及び５３が接続されている。
【００３４】
サンプルホールド回路ＲＳＨ１１、ＧＳＨ１２、ＧＳＨ２１及びＢＳＨ２２の駆動トランジスタ４３のゲート電位をそれぞれ図示のように、ＲＳＨ、ＧＳＨ１、ＧＳＨ２及びＢＳＨで表す。
【００３５】
２行保持回路１３は、動作の高速化のため、ｎＭＯＳで構成されている。例えば、サンプルホールド回路ＲＳＨ１１のサンプリングスイッチ素子４１〜４４は１つのｐ形ウェル内に形成されて、小面積化が図られている。
【００３６】
図１及び図２において、垂直バスラインＶＢ１〜ＶＢ６はいずれも、２行保持回路１３の同一列の２つのサンプルホールド回路の信号入力端に接続されている。２行保持回路１３の第１行は画素配列部１１の奇数行画素信号保持用であり、第２行は画素配列部１１の偶数行画素信号保持用である。２行保持回路１３の第１行のサンプルホールド回路のサンプリングスイッチ素子４１のゲートには、サンプリング制御回路１４からのサンプリング信号線ＳＰ１が接続されており、その信号が高レベルになると、垂直バスラインＶＢ１〜ＶＢ６の電位が第１行のサンプルホールド回路にサンプリングされる。同様に、２行保持回路１３の第２行のサンプルホールド回路のサンプリングスイッチ素子４１のゲートには、サンプリング制御回路１４からのサンプリング信号線ＳＰ２が接続されており、その信号が高レベルになると、垂直バスラインＶＢ１〜ＶＢ６の電位が第２行のサンプルホールド回路にサンプリングされる。
【００３７】
２行保持回路１３の第１行のサンプリングホールド回路のクランピングスイッチ素子４２のゲートには、サンプリング制御回路１４からのクランピング信号線ＣＬ１が接続され、その信号が高レベルになると、第１行のホールドキャパシタ４０の他端電位がＶＤＤにクランプされる。同様に、２行保持回路１３の第２行のサンプリングホールド回路のクランピングスイッチ素子４２のゲートには、サンプリング制御回路１４からのクランピング信号線ＣＬ２が接続され、その信号が高レベルになると、第２行のホールドキャパシタ４０の他端電位がＶＤＤにクランプされる。
【００３８】
サンプリングホールド回路の識別符号にＲ、Ｇ又はＢが付されたものの信号出力端はそれぞれ赤信号線Ｒ、緑信号線Ｇ又は青信号線Ｂに接続されている。２行保持回路１３の第ｊ列の２つのサンプリングホールド回路の出力スイッチ素子４４のゲートには、水平走査回路１５からの水平選択信号線ＨＳＬｊが接続され、その信号が高レベルになると、出力スイッチ素子４４がオンになって第ｊ列のサンプリングホールド回路の出力が水平バスＨＢに取り出される。すなわち、２行保持回路１３の出力は、水平走査回路１５により列単位で選択されて、水平バスＨＢの対応する色信号線に取り出される。
【００３９】
水平バスＨＢの赤信号線Ｒ、緑信号線Ｇ及び青信号線Ｂの出力側にはそれぞれ、バッファ回路としてサンプルホールド回路６１〜６３（図１では図示省略）が接続され、これらの制御入力端にそれぞれサンプリング信号ＳＰＲ、ＳＰＧ及びＳＰＢが供給される。回路６１〜６３からＲＧＢ出力信号（ＲＯ，ＧＯ，ＢＯ）が取り出される。
【００４０】
次に図３〜５を参照して、上記の如く構成されたカラーイメージセンサの動作を説明する。図３は、プログレッシブ（ノンインタレース）走査の場合の動作を示すタイムチャートであり、図４はこの場合の水平走査と赤信号線Ｒ、緑信号線Ｇ及び青信号線Ｂ上の信号とサンプリング信号ＳＰＲ、ＳＰＧ及びＳＰＢとを示すタイムチャートであり、図５はインタレース走査の場合の動作を示すタイムチャートである。
【００４１】
１．プログレッシブ走査の場合
この場合、図１において垂直走査回路１２は、画素配列部１１を１行ずつ線順次に選択し、１行の選択を１水平ブランキング期間において行う。サンプリング制御回路１４は、垂直走査回路１２の奇数行選択に応じてサンプリング信号線ＳＰ１をアクティブにし、垂直走査回路１２の偶数行選択に応じてサンプリング信号線ＳＰ２をアクティブにする。
【００４２】
これにより、２行保持回路１３には画素信号が２Ｈの期間保持される。そして、垂直走査回路１２の奇数行選択に対し２行保持回路１３の第２行が従来の１Ｈ遅延回路として機能し、垂直走査回路１２の偶数行選択に対し２行保持回路１３の第１行が従来の１Ｈ遅延回路として機能することになる。
【００４３】
詳説すれば、図３に示す如く、１Ｈ中の水平ブランキング期間ＨＢＬ１で垂直選択信号線ＶＳＬ１が低レベルになり、これにより画素配列部１１の第１行の画素信号が垂直バスラインＶＢ１〜ＶＢ６に取り出される。この期間においては、次のような動作が行われる。簡単化のために、主に図２の構成に基づいて説明する。
【００４４】
（ｔ１）サンプリング信号線ＳＰ１及びクランピング信号線ＣＬ１が高レベル（ＶＤＤ）になって、電位ＲＳＨ及びＧＳＨ１が共にＶＤＤになる。サンプルホールド回路ＲＳＨ１１及びＧＳＨ１２のホールドキャパシタ４０の一端の電位はそれぞれ垂直バスラインＶＢ１及びＶＢ２の電位になる。
【００４５】
例えば、ホトダイオード２０のアノード電位がＶｘ、駆動トランジスタ２２のしきい値が−Ｖｔｈ（Ｖｔｈ＜０）、転送ゲート２３がオンの時のその端子間電圧がΔＶであるとすると、ＶＢ１＝Ｖｘ−Ｖｔｈ−ΔＶとなる。
【００４６】
（ｔ２）サンプリング信号線ＳＰ１及びクランピング信号線ＣＬ１が低レベル（０Ｖ）に戻って、サンプリングスイッチ素子４１及びクランピングスイッチ素子４２がオフになる。他方、リセット信号線ＲＳ１が低レベルになって、画素Ｒ１１及びＧ１２のリセットスイッチ素子２１がオンになり、ホトダイオード２０のアノード電位がグランド電位にリセットされる。これにより、垂直バスラインＶＢ１及びＶＢ２の電位が低下する。上記の例では、ＶＢ１＝−Ｖｔｈ−ΔＶとなる。すなわち、垂直バスラインＶＢ１の電位がＶｘだけ低下する。
【００４７】
（ｔ３）リセット信号線ＲＳ１が高レベルに戻って、リセットスイッチ素子２１がオフになる。他方、サンプリング信号線ＳＰ１が高レベルになって、サンプルホールド回路ＲＳＨ１１及びＧＳＨ１１２のサンプリングスイッチ素子４１がオンになり、このときの垂直バスラインＶＢ１及びＶＢ２の電位がホールドキャパシタ４０の一端に印加され、電位ＲＳＨ及びＧＳＨ１が低下する。上記の例では、電位ＲＳＨがＶＤＤからＶｘ低下し、ＶＤＤ−Ｖｘになる。
【００４８】
この電位ＲＳＨには、画素Ｒ１１の駆動トランジスタ２２のしきい値電圧Ｖｔｈや転送ゲート２３の端子間電圧ΔＶが含まれないので、ＶｔｈやΔＶのばらつきが電位ＲＳＨから除去されて補正される。駆動トランジスタ２２及び転送ゲート２３のオフ時にソース電位がフィールドスル−で低下し、フィールドスル−低下電圧にばらつきがあるが、このような補正動作により、該ばらつきも同様に補正される。
【００４９】
（ｔ４）垂直選択信号線ＶＳＬ１が高レベルに戻って、画素Ｒ１１及びＧ１２の転送ゲート２３がオフになり、また、サンプリング信号線ＳＰ１が低レベルに戻って、サンプリングスイッチ素子４１がオフになる。
【００５０】
時点ｔ４からｔ５の間においては、図１の水平走査回路１５により、２行保持回路１３が１列ずつ線順次に選択される。すなわち、図４に示す如く、水平選択信号線ＨＳＬ１が高レベルになってサンプルホールド回路ＲＳＨ１１及びＧＳＨ２１の出力がそれぞれ赤信号線Ｒ及び緑信号線Ｇに取り出され、次に水平選択信号線ＨＳＬ２が高レベルになってサンプルホールド回路ＧＳＨ１２及びＢＳＨ２２の出力がそれぞれ緑信号線Ｇ及び青信号線Ｂに取り出され、以下同様の処理が順次行われる。これにより、色分離された信号がカラーイメージセンサ１０の水平バスラインＨＢから取り出される。
【００５１】
次の１Ｈの水平ブランキング期間ＨＢＬ２においては、垂直選択信号線ＶＳＬ２が低レベルになって、画素配列部１１の第２行が選択され、その画素信号について上記同様の動作が行われる。
【００５２】
２．インタレース走査の場合
（１）奇数フィールド
垂直走査回路１２は、最初の水平ブランキング期間において、画素配列部１１の第１行及び第２行を時分割で選択し、サンプリング制御回路１４は、この時分割選択に応じて、サンプリング信号線ＳＰ１及びＳＰ２を時分割でアクティブにする。垂直走査回路１２は、次の水平ブランキング期間において、画素配列部１１の第３行及び第４行を時分割で選択し、サンプリング制御回路１４は、この時分割選択に応じて、サンプリング信号線ＳＰ１及びＳＰ２を時分割でアクティブにする。以下同様の処理が順次行われる。
【００５３】
詳説すれば、図５に示す如く、１Ｈ中の水平ブランキング期間ＨＢＬ１において、最初に垂直選択信号線ＶＳＬ１が低レベルになり、これにより画素配列部１１の第１行の画素信号が垂直バスラインＶＢ１〜ＶＢ６に取り出され、図３の水平ブランキング期間ＨＢＬ１での動作と同じ動作が行われる。次に垂直選択信号線ＶＳＬ２が低レベルになり、これにより画素配列部１１の第２行の画素信号が垂直バスラインＶＢ１〜ＶＢ６に取り出され、図３の水平ブランキング期間ＨＢＬ２での動作と同じ動作が行われる。
【００５４】
次の１Ｈの水平ブランキング期間ＨＢＬ２においては、画素配列部１１の第３行及び第４行について上記同様の動作が行われる。
【００５５】
（２）偶数フィールド
垂直走査回路１２は、最初の水平ブランキング期間において、画素配列部１１の第２行及び第３行を時分割で選択し、サンプリング制御回路１４は、この時分割選択に応じて、サンプリング信号線ＳＰ２及びＳＰ１を時分割でアクティブにする。垂直走査回路１２は、次の水平ブランキング期間において、画素配列部１１の第４行及び第５行を時分割で選択し、サンプリング制御回路１４は、この時分割選択に応じて、サンプリング信号線ＳＰ２及びＳＰ１を時分割でアクティブにする。以下同様の処理が順次行われる。
【００５６】
本実施例のカラーイメージセンサ１０によれば、オンチップの簡単な回路１３及び１４を付加することにより、カラーイメージセンサ１０からＲＧＢ信号を出力することができ、チップ外に色分離回路を備える必要が無く、カメラの安価化に寄与するところが大きい。
【００５７】
なお、本発明には外にも種々の変形例が含まれる。
【００５８】
例えば本発明は、画素配列部１１に備えられる色フィルタを変えることにより、他の３原色信号を出力したり、緑信号の替わりに輝度信号を用い、赤信号及び青信号の替わりに第１及び第２の色差信号を用いる構成であってもよい。また、色フィルタはベイヤ配列に限定されず、色分解能より空間分解能を重視した１：３配列（２×２画素中、赤画素と緑画素とが１：３又は青画素と緑画素とが１：３）であってもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の一実施例のカラーイメージセンサ概略構成図である。
【図２】図１中の一部の構成例を示す回路図である。
【図３】インタレース走査の場合の動作を示すタイムチャートである。
【図４】水平走査と水平バスＨＢ上の信号と出力段のサンプリング信号とを示すタイムチャートである。
【図５】インタレース走査の場合の動作を示すタイムチャートである。
【図６】従来の色分離回路を示すブロック図である。
【符号の説明】
【００６０】
１０  カラーイメージセンサ
１１  画素配列部
１２  垂直走査回路
１３  ２行保持回路
１４  サンプリング制御回路
１５  水平走査回路
２０  ホトダイオード
２１  リセットスイッチ素子
２２  駆動トランジスタ
２３  転送ゲート
３１、３２、５１〜５３  負荷素子
４０  ホールドキャパシタ
４１  サンプリングスイッチ素子
４２  クランピングスイッチ素子
４３  駆動トランジスタ
４４  出力スイッチ素子
Ｒ１１、Ｇ１２、Ｇ２１、Ｂ２２  画素
ＲＳＨ１１、ＧＳＨ１２、ＧＳＨ２１、ＢＳＨ２２  サンプルホールド回路
ＲＳ１〜ＲＳ６  リセット信号線
ＶＳＬ１〜ＶＳＬ６  垂直選択信号線
ＶＢ１〜ＶＢ６  垂直バスライン
ＳＰ１、ＳＰ２  サンプリング信号線
ＣＬ１、ＣＬ２  クランピング信号線
ＨＳＬ１〜ＨＳＬ６  水平選択信号線
ＨＢ  水平バス
Ｒ  赤信号線
Ｇ  緑信号線
Ｂ  青信号線
【図１】
2006246525.tif 000003
【図２】
2006246525.tif 000004
【図３】
2006246525.tif 000005
【図４】
2006246525.tif 000006
【図５】
2006246525.tif 000007
【図６】
2006246525.tif 000008