(57)【要約】【課題】  ゲート絶縁膜用の高誘電率膜の新材料としてハフニウム酸化物を用いた高誘電率膜を用いつつ、シリコン酸化膜換算膜厚の増大を招くことなく、結合欠陥による絶縁耐性の低下という問題を解消する半導体装置の製造方法を提供する。【解決手段】  ハフニウム酸化物系の高誘電率膜からなるゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理することにより膜質を改質する改質処理工程を備える。水蒸気アニール処理により、ゲート絶縁膜中の未結合手を有する酸素原子を活性化して正常結合を促進し、結合欠陥を有する部分に水蒸気を起因とする酸素を導入して正常な結合を促進し、ゲート絶縁膜中のダングリングボンドを有する部分に水蒸気を起因とする水素を導入して結合終端を促進する。ゲート絶縁膜中に存在する結合欠陥が是正されてリーク電流が低減し、ゲート絶縁膜の比誘電率が向上する。【選択図】図８
2006253440.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成したハフニウム酸化物からなるゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、前記ゲート絶縁膜の比誘電率を向上させて膜質を改質する改質処理工程を備えた半導体装置の製造方法。
【請求項２】
基板上に形成したハフニウム酸化物からなるゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、リーク電流を低減させることにより前記ゲート絶縁膜の膜質を改質する改質処理工程を備えた半導体装置の製造方法。
【請求項３】
前記改質処理工程における前記水蒸気アニール処理が、前記水蒸気を起因とする酸素を前記ゲート絶縁膜中の結合欠陥を有する部分に導入することにより当該部分における正常な結合を促進する処理を含む前記請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記改質処理工程における前記水蒸気アニール処理が、前記ゲート絶縁膜中の結合欠陥を有する部分に存在している酸素原子を活性化して正常な結合を促進する処理を含む前記請求項１又は２に記載の半導体装置の製造方法。
【請求項５】
前記改質処理工程における前記水蒸気アニール処理が、前記水蒸気を起因とする水素を前記ゲート絶縁膜中のダングリングボンドを有する部分に導入することにより当該部分における結合終端を促進する処理を含む前記請求項１又は２に記載の半導体装置の製造方法。
【請求項６】
前記改質処理工程における前記水蒸気アニール処理が、前記ゲート絶縁膜中の電荷トラップを減少させることによりＰＦ（Poole-Frenkel）型電流伝導機構を減少させる処理を含む前記請求項１又は２に記載の半導体装置の製造方法。
【請求項７】
前記改質処理工程における前記水蒸気アニール処理の温度を１５０度から６００度の範囲とし、気圧を２気圧から２００気圧の範囲とした前記請求項１乃至６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記水蒸気を起因とする水酸化イオンによる前記ゲート絶縁膜のフラットバンドの正方向へのシフトを促進する現象の影響が小さい範囲とした前記請求項１乃至７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記基板と前記ゲート絶縁膜との界面においてインターレイヤーの成長によりシリコン酸化膜換算膜厚（ＥＯＴ）の増大の影響が小さい範囲とした前記請求項１乃至７のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記改質処理工程における前記水蒸気アニール処理の時間を１０分から２０分間とした前記請求項１乃至９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記ハフニウム酸化物がハフニウムシリケート（ＨｆＳｉＯ）である前記請求項１乃至１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
前記ハフニウム酸化物がハフニウムアルミネート（ＨｆＡｌＯ）である前記請求項１乃至１０のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記基板がシリコン基板であり、前記半導体装置をＭＯＳ型半導体装置とした前記請求項１乃至１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記基板が絶縁基板であり、前記半導体装置を薄膜半導体装置とした前記請求項１乃至１２のいずれかに記載の半導体装置の製造方法。
【請求項１５】
ハフニウム酸化物からなるゲート絶縁膜を備え、
前記ゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、前記ゲート絶縁膜の比誘電率を向上させることにより前記ゲート絶縁膜の膜質を改質する改質処理工程により改質せしめた半導体装置。
【請求項１６】
ハフニウム酸化物からなるゲート絶縁膜を備え、
前記ゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施して前記ゲート絶縁膜中に存在する結合欠陥を是正し、リーク電流を低減させることにより前記ゲート絶縁膜の膜質を改質する改質処理工程により改質せしめた半導体装置。
【請求項１７】
前記改質処理工程における前記水蒸気アニール処理の温度を１５０度から６００度の範囲とし、気圧を２気圧から２００気圧の範囲とした前記請求項１５又は１６に記載の半導体装置。
【請求項１８】
前記改質処理工程における前記水蒸気アニール処理の時間を１０分から２０分間とした前記請求項１５乃至１７のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高誘電率のゲート絶縁膜、特に、ハフニウム酸化物により形成したゲート絶縁膜を備えた半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路の高性能化は、主に半導体素子の微細化によって推進されてきた。半導体素子寸法を小さくしていくと、集積度、デバイス性能、消費電力ともに改善されていくが、実際には微細化に伴って様々な問題が発生する。その中でも最も大きな問題が「短チャネル効果」である。ここで、短チャネル効果とは、素子寸法を小さくすることによりチャネル領域における電界や電位に及ぼすソース及びドレインの影響が顕著になり、デバイスのしきい値電圧の低下、ソース‐ドレイン間耐圧の低下等が起こってしまう効果のことを言う。当該短チャネル効果を抑制するための対策として、ソース及びドレイン拡散層を浅く形成することや、チャネル領域の不純物濃度を増加させることがあげられるが、これらと並んで効果的な手段として挙げられるのがゲート絶縁膜の薄膜化である。ゲート絶縁膜を薄膜化することによって、上記の短チャネル効果を抑制するだけでなく、デバイスの駆動電流も増やすことができるからである。
【０００３】
しかし、ゲート絶縁膜の薄膜化という従来手法のアプローチによる半導体素子の微細化には限界が見え始めている。ゲート酸化膜として広くシリコン酸化膜が用いられているが、シリコン酸化膜の膜厚が３ｎｍ以下となるあたりから、直接トンネルリーク電流による絶縁耐性の低下の影響が無視できなくなってきている。また、シリコン酸化膜とシリコン基板の界面にできる構造遷移層に起因する絶縁耐性の低下の影響も無視できなくなる。
これらゲート酸化膜の薄膜化における絶縁耐性低下の問題解決への効果的な対策の一つして、ゲート絶縁膜材料としてシリコン酸化物の代わりに高誘電率の新材料を導入することが挙げられる。下記数式１にチャネル容量の導出式を示す。
【０００４】
【数１】
2006253440.tif 000003
【０００５】
上記数式１において、半導体素子の微細化、薄膜化によりゲート面積Ｓ及びゲート絶縁膜の膜厚ｄは小さくなっていく。そのため、チャネル容量Ｃを保つためには、シリコン酸化膜の比誘電率（ε＝３.９）より高い比誘電率の絶縁膜（高誘電率膜：Ｈｉｇｈ−Ｋ膜）が必要となる。
ここで、高誘電率膜としては数種類の材料が知られているが、半導体装置のゲート絶縁膜として用いるためには耐熱性と非晶質性が重要である。新材料は製造工程において所定の熱処理が加えられるので当該熱処理を施しても構造や組成が安定しているという耐熱性を持っていることが必要である。また、ゲート絶縁膜は結晶化してしまうとその結晶粒界がリークパスとなり絶縁耐性が低下してしまうので、新材料は製造工程において所定温度での熱処理を行なっても非晶質であることが好ましい。
【０００６】
【特許文献１】特許第３２２５２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ゲート絶縁膜用の高誘電率膜の新材料として候補に挙がっているものは、殆ど結晶化温度が低く、例えば、二酸化ハフニウム（ＨｆＯ２）は５００度前後で結晶化してしまう。ここで、ハフニウムシリケート(ＨｆＳｉＯ)膜はシリコンと接しても高温で結晶化せず比較的安定しており、比較的少ないＨｆ濃度でも比誘電率が大きい。さらに、ハフニウムシリケート(ＨｆＳｉＯ)膜は６００度程度の熱処理を加えても非晶質状態であるという利点があり、現在のＬＳＩ製造工程を活かすという点を鑑みれば、もっとも実用化に近いゲート絶縁膜の新材料であるといえる。
【０００８】
しかし、ハフニウムシリケート(ＨｆＳｉＯ)などＨｆを用いた高誘電率膜を、半導体装置のゲート絶縁膜の新材料として用いるには以下に示す大きな問題がある。Ｈｆを用いた高誘電率膜は多原子層化学気層成長法（ＰＬＣＶＤ法）により製膜するが、製膜の過程において酸素欠損を原因とするフェルミレベルピニングなどの現象が起こってしまい、結晶粒界に沿って多くの結合欠陥が生じるという問題が発生してしまう。このように、結晶粒界に沿って多くの結合欠陥が生じると、３ｎｍ程度以下の薄膜ではリーク電流が急増するという問題を引き起こしてしまう。
【０００９】
ここで、上記の問題となる酸素欠損を補い、結晶粒界に沿って生じる結合欠陥を解消するための方策として、後処理工程において高温高圧での酸素処理を施すことが考えられるが、この酸素処理の過程において、基板であるシリコンとゲート絶縁膜との間にインターレイヤー（ＳｉＯ２層）の成長が起こり、ゲート絶縁膜が実質的には厚くなってしまい、シリコン酸化膜換算膜厚（ＥＯＴ）の増大（劣化）を招く問題が生じてしまう。
【００１０】
このように、ゲート絶縁膜用の高誘電率膜の新材料として、ハフニウムシリケート(ＨｆＳｉＯ)などＨｆを用いた高誘電率膜を用いると、シリコン酸化膜換算膜厚（ＥＯＴ）を小さくして半導体装置のより一層の微細化の可能性を見い出せるものの、結晶粒界に沿って多く発生してしまう結合欠陥による絶縁耐性の低下という問題の発生、または、結合欠陥の解消のための後工程の酸素処理によるシリコン酸化膜換算膜厚（ＥＯＴ）の増大（劣化）という問題が生じる。
【００１１】
本発明は、上記課題に鑑み、ゲート絶縁膜用の高誘電率膜の新材料として、ハフニウムシリケート(ＨｆＳｉＯ)などＨｆを用いた高誘電率膜を用いつつ、シリコン酸化膜換算膜厚（ＥＯＴ）の増大（劣化）を招くことなく、膜内の結合欠陥による絶縁耐性の低下という問題を解消する半導体装置の製造方法および半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の半導体装置の製造方法は、基板上に形成したハフニウム酸化物からなるゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理を施し、前記ゲート絶縁膜中に存在する結合欠陥を是正してリーク電流を低減させることにより膜質を改質する改質処理工程を備えたものである。
【００１３】
前記改質処理工程における前記水蒸気アニール処理が以下の処理のいずれかまたはそれらの組み合わせを含むことが好ましい。
【００１４】
第１の処理は、前記水蒸気を起因とする酸素を前記ゲート絶縁膜中の結合欠陥を有する部分に導入することにより当該部分における正常な結合を促進する処理である。当該処理により、ゲート絶縁膜中の酸素原子が欠損している部分に酸素原子が正常に導入され、電荷トラップが減少して膜質が改質される。
【００１５】
第２の処理は、前記ゲート絶縁膜中に包含されている未結合手を有する酸素原子を活性化して正常な結合を促進する処理である。当該処理により、ゲート絶縁膜中の酸素原子の正常な結合が促進され、電荷トラップが減少して膜質が改質される。
【００１６】
第３の処理は、前記水蒸気を起因とする水素を前記ゲート絶縁膜中のダングリングボンドを有する部分に導入することにより当該部分における結合終端を促進する処理である。当該処理により、ゲート絶縁膜中のダングリングボンドが減少して膜質が改質される。
【００１７】
第４の処理は、前記ゲート絶縁膜中の電荷トラップを減少させることによりＰＦ（Poole-Frenkel）型電流伝導機構を減少させる処理である。当該処理により、ゲート絶縁膜のリーク電流を増加させる原因とされるＰＦ型電流伝導機構が減少するのでリーク電流の低減が図られ、膜質が改質される。
【００１８】
水蒸気アニール処理の条件は、好ましくは、前記改質処理工程における前記水蒸気アニール処理の温度を１５０度から６００度の範囲とし、気圧を２気圧から２００気圧の範囲とする。
【００１９】
一方、水蒸気アニール処理によるデメリットを抑える工夫を行なうことが好ましい。
第１の工夫は、前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記水蒸気を起因とする水酸化イオンによる前記ゲート絶縁膜のフラットバンドの正方向へのシフトを促進する現象の影響が小さい範囲に抑える。
第２の工夫は、前記改質処理工程における前記水蒸気アニール処理の処理時間を、前記基板と前記ゲート絶縁膜との界面においてインターレイヤーの成長によりシリコン酸化膜換算膜厚（ＥＯＴ）の増大の影響が小さい範囲に抑える。
前記水蒸気アニール処理の時間の好ましい数値範囲は１０分から２０分間である。
【００２０】
なお、高誘電率膜とするハフニウム酸化物の材料としては、限定されないが、例えば、ハフニウムシリケート（ＨｆＳｉＯ）、または、ハフニウムアルミネート（ＨｆＡｌＯ）が挙げられる。これらを一例として、実際にサンプルを製作して確認したところ、ゲート絶縁膜が高誘電率膜となり、さらに、水蒸気アニール処理を施すことによりさらに比誘電率が高くなり、ゲート電流が低減されて絶縁耐性が向上することが確認されている。
【００２１】
上記の半導体装置の製造方法は、前記基板をシリコン基板としたＭＯＳ型半導体装置の製造に用いることができる。
また、上記の半導体装置の製造方法は、前記基板を絶縁基板とした薄膜半導体装置の製造に用いることができる。
なお、上記の半導体装置の製造方法を用いて半導体装置を製造すれば、良質な膜質を持つ半導体装置を得ることができる。
【発明の効果】
【００２２】
ハフニウムシリケート(ＨｆＳｉＯ)などハフニウム酸化物を用いた高誘電率膜からなるゲート絶縁膜を備えた半導体装置の製造において、水蒸気アニール処理により、ゲート絶縁膜内の結合欠陥を解消してリーク電流を低減させて絶縁耐性を大きくすることができ、ゲート絶縁膜の比誘電率が向上し、良質な高誘電率膜からなるゲート絶縁膜を備えた半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２３】
本発明の半導体装置の製造方法は、ハフニウム酸化物を材料として形成した高誘電率膜であるゲート絶縁膜を水蒸気アニールにより改質する方法である。
【実施例１】
【００２４】
本発明の理解を容易とするため、下記の順番で説明を展開してゆく。
まず、（１）従来手法によってハフニウム酸化物を材料として高誘電率膜からなるゲート絶縁膜を基板上に形成した場合に、結晶粒界に沿って生じる結合欠陥によってリーク電流が急増する現象を理論的に説明し、次いで、（２）本発明の半導体装置の製造方法による水蒸気アニール処理によってこの結晶粒界の結合欠陥の低減、高誘電率膜の比誘電率の向上を実現し、ゲート絶縁膜の膜質が改質される現象を理論的に説明する。次に、（３）実際にハフニウム酸化物を材料とする高誘電率膜からなるゲート絶縁膜を備えたサンプルを製作した上で水蒸気アニール処理を施す実験を行い、ゲート絶縁膜の膜質改善の効果が得られたことを示す。
【００２５】
なお、水蒸気アニールという概念自体は、酸素アニールや水素アニールなどと同様、気体を用いてアニールするというものであり、例えば、シリコン酸化物からなるゲート絶縁膜に対して水蒸気アニール処理を行う技術（特許第３２２５２６８号）も提案されており、当該技術も優れた技術であるが、本発明の水蒸気アニール処理は、従来の水蒸気アニール処理とは異なる現象、異なる効果によってゲート絶縁膜を改質するものである。下記の説明において、本願発明が従来技術の水蒸気アニール処理に対して明らかな新規性および進歩性を有する点にも言及する。
【００２６】
（１）まず、従来手法によって製作したハフニウム酸化物を材料とする高誘電率膜からなるゲート絶縁膜では、その結晶粒界に沿って生じる結合欠陥によりリーク電流が急増してしまう現象を理論的に説明する。
【００２７】
図１は、品質が良く、結合欠陥のないゲート絶縁膜の結晶粒界の様子を模式的に示す図である。例えば、ゲート絶縁膜をシリコン酸化物（注：シリコン酸化物は高誘電率膜ではない）とし、ゲート絶縁膜の結晶粒界に結合欠陥がない例とした。
図１のように、結晶粒界に結合欠陥がないゲート絶縁膜であっても、ゲート絶縁膜を微細化して行くとリーク電流が発生することが分かっている。この場合のリーク電流の電流伝導機構としてＦＮ（Fowler-Nordheim）トンネル電流の電流伝導機構が知られている。ＦＮトンネル電流伝導機構とは、ゲート絶縁膜に電圧を印加することによりゲーム絶縁膜中にかかる電界によって、電極と界面に形成される三角ポテンシャルを通じてトンネル効果によりキャリアが伝導する電流伝導機構である。
【００２８】
図２は、Ｐ型ＭＯＳ構造におけるＦＮトンネル電流発生時のバンド図である。ＦＮトンネル電流は理論上、下記数式２の関係で表される。ゲート絶縁膜中にＦＮトンネル電流伝導機構が形成されていると、電流と電圧の関係が下記数式２を満たし、ｌｏｇ（ＪＦＮ／ＥＦＮ２）と１／Ｅが直線関係を持つこととなる。
【００２９】
【数２】
2006253440.tif 000004
【００３０】
図３は、ハフニウム酸化物を材料とした高誘電率膜からなるゲート絶縁膜の結晶粒界の様子を模式的に示す図であり、結晶粒界に結合欠陥を有するものとなっている。例えば、形成されているゲート絶縁膜はＨｆＳｉＯ膜である。高誘電率膜の製膜にはＣＶＤ法、特にＰＬＣＶＤ法が適していると考えられている。しかし、当該方法で製膜した高誘電率膜は不純物混入などが起こりやすく、図３に示したように結晶粒界に沿ってフェルミレベルピニングなどにより結晶中の酸素欠損が生じたり、結晶中の酸素原子の結合が不完全で未結合部分が生じたりする現象が発生する。この酸素欠損や酸素未結合により電荷トラップが多くなり、ゲート絶縁膜の絶縁耐性が低くなってしまう。
この現象はゲート絶縁膜にＰＦ（Poole-Frenkel）電流伝導機構が形成されたために発生すると考えられている。ＰＦ電流とは、絶縁膜中に存在する電荷トラップ準位を介してキャリアが伝導する電流伝導機構である。
【００３１】
図４は、Ｐ型ＭＯＳ構造のＰＦ電流発生時のバンド図を示す図である。ＰＦ電流は理論上、下記数式３の関係で表される。ゲート絶縁膜中にＰＦ電流伝導機構が形成されていると、電流と電圧の関係が下記数式３を満たし、ｌｏｇ（ＪＰＦ／ＥＰＦ）とＥＰＦ１／２が直線関係を持つこととなる。
【００３２】
【数３】
2006253440.tif 000005
【００３３】
いま、従来手法によりハフニウム酸化物を材料とする高誘電率膜からなるゲート絶縁膜のサンプルを実際に製作した上で、電圧を印加してそのリーク電流を計測し、電流伝導機構を確認した。膜厚９ｎｍのハフニウム酸化物を材料とするゲート絶縁膜をシリコン基板上に製作した。なお、当該サンプル製作に用いたゲート絶縁膜の詳しい製造方法は後述する。
【００３４】
図５は、製作したサンプルのゲート絶縁膜の電圧・電流の測定結果から、縦軸にｌｏｇ（Ｊ／Ｅ２）をとり、横軸に１／Ｅをとってプロットした図である。図５に見るように、絶縁破壊電圧に至るまでの低電圧領域においてある程度の直線関係が見い出すことができるので、基板上にハフニウム酸化物を材料とする高誘電率膜をゲート絶縁膜として形成した場合、電流伝導機構としてＦＮトンネル電流伝導機構が含まれていると判断できる。
【００３５】
図６は、製作したサンプルのゲート絶縁膜の電圧・電流の測定結果から、縦軸にｌｏｇ（Ｊ／Ｅ）をとり、横軸にＥ１／２をとってプロットした図である。図６に見るように、絶縁破壊電圧に至るまでの低電圧領域において直線関係が見い出すことができるので、基板上に高誘電率膜をゲート絶縁膜として形成した場合、電流伝導機構としてＰＦ電流伝導機構が含まれていると判断できる。
このように、基板上に高誘電率膜をゲート絶縁膜として形成した場合において、トンネル効果によるＦＮトンネル電流伝導機構、および、酸素欠損や酸素未結合などの結合欠陥に起因するＰＦ電流伝導機構の両者が形成されていることが分かる。
【００３６】
（２）次に、本発明の半導体装置の製造方法による水蒸気アニール処理によって、従来手法で製作されたハフニウム酸化物を材料とするゲート絶縁膜において、結晶粒界の結合欠陥の低減、高誘電率膜の比誘電率の向上が図られ、膜質が改質される現象を理論的に説明する。
【００３７】
図７は、水蒸気アニール処理を行う小規模装置を模式的に示した図である。なお、図７では小規模なチャンバー（１００）の断面を模式的に示したものとなっているが、本発明の水蒸気アニール処理は大規模な量産化設備を用いて行うことができることは言うまでもない。
図７（ａ）に示すようにサンプル台（１０１）の上に、基板上にＨｆＳｉＯ膜をゲート絶縁膜として形成したサンプル（１１０）を載せ置く。周囲には純水（１２０）を入れる蓄水槽が配されている。図７（ｂ）のようにチャンバー（１００）を密閉し、ヒーター（１０２）を通電過熱することでチャンバー（１００）内の純水を水蒸気化する。チャンバー（１００）内の圧力は、加圧器等は使用せず、チャンバー（１００）内に発生する水蒸気のみで加圧される。この装置では圧力はチャンバー内に入れる純水（１２０）の量で調節される。
ヒーター（１０１）で加熱することによりチャンバー（１００）内の純水を水蒸気化し、水蒸気に起因する酸素イオンや水素イオンにより種々の改質処理が促進される。
【００３８】
図８は、本発明の水蒸気アニール処理によるゲート絶縁膜の膜質の改質処理の原理および得られる効果を模式的に説明する図である。
【００３９】
本発明の水蒸気アニール処理の第１の処理は、水蒸気を起因とする酸素をゲート絶縁膜中の結合欠陥を有する部分に導入することにより当該部分における正常な結合を促進する処理である。ゲート絶縁膜中に包含されている酸素が欠損している部分に活性化された酸素原子を供給して結合欠陥の低減を促進する。図８（ｂ）に示すように、酸素原子が欠損していた部分に活性化された酸素原子が供給されて正常な結合が促進され、結晶粒界における結合欠陥が低減される。このように酸素原子が欠損している部分に酸素原子が供給されることにより結合欠陥が無くなりリーク電流の増加が抑えられる効果が得られることとなる。
【００４０】
本発明の水蒸気アニール処理の第２の処理は、ゲート絶縁膜中に包含されている結合欠陥を有する酸素原子を活性化して正常な結合を促進する処理である。ゲート絶縁膜中に包含されている未結合による結合欠陥を有する酸素原子を活性化して正常な結合を促進する処理である。図８（ｂ）に示すように、未結合による結合欠陥を有する酸素原子（図中左中の酸素原子）が活性化されて隣接するハフニウム原子との間で正常な結合が促進され、結晶粒界における結合欠陥が低減される。このように未結合手を有する酸素原子の正常な結合が促進されることにより結合欠陥が無くなりリーク電流の増加が抑えられる効果が得られることとなる。
【００４１】
本発明の水蒸気アニール処理の第３の処理は、水蒸気を起因とする水素をゲート絶縁膜中のダングリングボンドを有する部分に導入することにより当該部分における結合終端を促進する処理である。ゲート絶縁膜中の終端に結合欠陥がある場合、当該部分に活性化された水素原子を供給することにより当該部分における結合終端を促進する。図８（ｂ）に示すように、結合欠陥を有する終端部分に活性化された水素原子が供給されて正常な終端結合が促進され、結晶粒界における結合欠陥が低減される。このように終端に存在する結合欠陥が無くなりリーク電流の増加が抑えられる効果が得られることとなる。
【００４２】
上記が、本発明の水蒸気アニール処理によってハフニウム材料を用いた高誘電率膜からなるゲート絶縁膜中の結晶粒界の結合欠陥の低減が図られ、ゲート絶縁膜の膜質が改質される現象の理論的説明である。
なお、後述する実験において、本発明の水蒸気アニール処理により、ゲート絶縁膜中の電荷トラップを減少させてＰＦ（Poole-Frenkel）型電流伝導機構を減少させる処理が含まれていることが確認された。このように本発明の水蒸気アニール処理は、第４の処理としてこのゲート絶縁膜中のＰＦ（Poole-Frenkel）型電流伝導機構を減少させる処理を含んでいる。
【００４３】
（３）次に、本発明の半導体装置の製造方法の水蒸気アニール処理によって、高誘電率膜の改質が行われる現象とその効果を、実際のサンプルを試作することにより確認した。
サンプル製作は２つの工程から行った。第１の工程は基板上にハフニウム酸化物からなる高誘電率膜のゲート絶縁膜を形成するゲート絶縁膜形成工程である。第２の工程がゲート絶縁膜を水蒸気の雰囲気にて水蒸気アニール処理することによりゲート絶縁膜を改質する改質処理工程である。水蒸気アニール処理の圧力を２から２００気圧、温度を１５０度から６００度の範囲で行う。
【００４４】
まず、第１の工程である高誘電率膜からなるゲート絶縁膜形成工程について述べる。
本発明の半導体装置の製造方法におけるゲート絶縁膜形成工程は、ハフニウム酸化物からなるゲート絶縁膜が薄膜成型できる方法であれば良く、特別に限定するものではない。一例としてＰＬＣＶＤ法によってＨｆＳｉＯ膜を製作した。
製膜原料として、Ｈｆ(ＭＭＰ)4ガス（化学式：Ｈｆ[Ｏ(ＣＨ3)2ＣＨ2ＯＣＨ3]4）及びＳｉ(ＭＭＰ)4ガス（化学式：Ｓｉ[Ｏ(ＣＨ3)2ＣＨ2ＯＣＨ3]4）を用いた。反応促進処理として、ＲＰＯ(Remote Plasma Oxidation)法を用いた。具体的な製膜方法を図９を参照しつつ以下に述べる。
【００４５】
まず、第１のステップとし、ＨｆＳｉＯ膜を１〜数層製膜させるために、希釈窒素ガス（Ｎ2）とともにＨｆ(ＭＭＰ)ガスとＳｉ(ＭＭＰ)ガスを同時に反応室へ導入する（図９（ａ））。このとき、シリコンウェハは、原料ガスの反応が起こる３００〜５００度程度の温度帯域で保持されている。Ｈｆ(ＭＭＰ)ガスとＳｉ(ＭＭＰ)ガスは、以下に示す化学式１の反応を起こし、シリコン基板表面には、ＨｆＳｉＯが製膜される（図９（ｂ））。原料ガスの導入時間により、製膜される膜厚は増加する。
【００４６】
【化１】
2006253440.tif 000006
【００４７】
この状態では、完全に酸化されていないＨｆ(ＯＨ)4やＨ(ＭＭＰ)およびOlefinといったアルコールが基板表面に吸着している。
【００４８】
次に、第２のステップとし、吸着物や反応炉内雰囲気に残っている原料ガスを排気するため、原料ガスの導入を止め、引き続き流れている希釈窒素ガスにより、反応炉内をパージする（図９（ｃ））。このパージにより、炉内の原料ガスは完全に排気され、吸着物もある程度排気される。しかし、依然、製膜された膜表面に残っている可能性がある。
そこで、第３のステップとして、反応促進を図るためにＲＰＯを行う（図９（ｄ））。この時点で、膜表面に完全に酸化されないで残っているＨｆ(ＯＨ)4を完全に酸化し、また、基板表面に吸着しているアルコール類を分解する。この分解により、炭素化合物や、水分が発生する。  
【００４９】
最後に、第４のステップとして、リモートプラズマ酸素の導入を止め、希釈窒素ガスによるパージを行う。このステップにより、アルコール類の分解により生成された炭素化合物や水分の排気を行う。
これらの第１〜第４のステップを1サイクルとして、目的の膜厚に達するまでこのサイクルを繰り返してハフニウム酸化物によるゲート絶縁膜を製膜する。
一例として、ＨｆＳｉＯ膜を９ｎｍ堆積し、Ｈｆ/（Ｈｆ＋Ｓｉ）＝０．６５となるものを作成した。作成したゲート絶縁膜の比誘電率は７．２であった。
【００５０】
次に、水蒸気アニール処理によるゲート絶縁膜の改質処理工程について述べる。
【００５１】
図７に示す小規模な水蒸気アニール処理を行うチャンバー（１００）を用いた。
上記のゲート絶縁膜形成工程においてＰＬＣＶＤ法によりゲート絶縁膜を製膜した基板のサンプル（１１０）をステンレス製のチャンバー（１００）内のサンプル台（１０１）に固定し、チャンバー（１００）の蓄水槽内に純水（１２０）を入れる。チャンバー（１００）を密閉し、ヒーター（１０２）を通電加熱することでチャンバー（１００）内の純水（１２０）を水蒸気化する。チャンバー（１００）内の圧力は、加圧器等は使用せず、チャンバー（１００）内に発生する水蒸気のみで加圧される。圧力はチャンバー（１００）内に入れる純水（１２０）の量で調節される。なお、加熱前のチャンバー（１００）内は窒素置換、真空引き等は行わずに水蒸気アニール処理を行った。
【００５２】
水蒸気アニール処理の条件として以下のものを用いた。
・温度：２６０度
・チャンバー内圧力：１．３ＭＰａ
上記条件にて水蒸気アニール処理を行い、処理時間０分、１０分、６０分、１２０分としたサンプルをそれぞれ作成した。
なお、実験結果の比較に供するため、さらにゲート絶縁膜上にアルミニウム電極を設けたものも製作し、水蒸気アニール処理を行った。
【００５３】
作製したそれぞれのサンプルの比誘電率の測定結果をプロットしたものを図に示す。図中、実線Ａで示したものが実験結果（アルミニウム電極を設けなかったサンプルの実験結果）であり、縦軸は比誘電率、横軸は水蒸気アニール処理時間である。図１０に示したように、水蒸気アニール処理を行うことによりゲート絶縁膜の比誘電率が大きくなり、膜質が改質されていることが確認できる。このように、高誘電率膜をゲート絶縁膜とする半導体装置において、水蒸気アニール処理を行うことにより、比誘電率の向上を図ることができ、その膜質が改質される効果が明らかに確認できた。
【００５４】
ここで、水蒸気アニールの処理時間が１０分前後で比誘電率が最大となり、その後に徐々に低下していることが分かる。水蒸気アニール処理を行うことにより比誘電率を高める効果が得られることが確認されているが、その処理時間について工夫すれば、膜質の改質効果を最大化できることが示唆されている。その処理時間は５分から６０分間の範囲であることが好ましく、さらに、好ましくは１０分から２０分間の範囲である。
【００５５】
一方、図中、点線Ｂで示したものは比較実験のために製作したゲート絶縁膜上にアルミニウム電極を設けたサンプルの比誘電率の測定結果をプロットしたものである。実線Ａのものと比べて点線Ｂ（アルミニウム電極を設けたサンプルのもの）が全体的に比誘電率が低いことがわかった。これはゲート電極をつけた状態で水蒸気アニール処理を行ったため、水蒸気アニール処理による効果がＨｆＳｉＯ膜に対して十分に与えられなかったためと考えられる。この比較実験から水蒸気アニール処理が高誘電率膜の膜質の改質には有効であることが確認できる。
【００５６】
次に、製作した高誘電率膜からなるゲート絶縁膜の結晶粒界の結合欠陥が低減され、膜質の改質が図られ、リーク電流の低減効果が得られることを確認する。
高誘電率膜のゲート絶縁膜の結晶粒界の結合欠陥が低減されたことを実証するため、以下の測定と解析を行った。
第１の測定として、詳細な各成分の化学シフト量を調べ、ゲート絶縁膜中のシリコン、酸素及びハフニウムの化学結合状態の解析を行った。
第２の測定として、フーリエ変換赤外吸収スペクトル分析法（ＦＴ−ＩＲ：Fourier transform infrared spectroscopy）を用いて測定を行ない、測定対象の分子結合状態の解析を行った。
【００５７】
まず、水蒸気アニール処理によるゲート絶縁膜中の成分の変化を詳細に調べるために、化学シフト量を調べた。
原子の中で、電子は原子核に静電力によって束縛されている。内殻電子は化学的な結合には直接関与しないが、化学結合に関与している電子が原子核と内殻電子に影響を与え、その結果として内殻電子の結合エネルギーにも反映される。ＸＰＳではこの化学結合状態の変化に起因する内殻電子の結合エネルギーをピークシフトとして観測することができる。この結合エネルギーの変化を化学シフト（chemical shift）という。水蒸気アニール処理を施したサンプルのＳｉ２ｐ、０１ｓ、Ｈｆ４ｆスペクトルに注目し、化学シフト量から水蒸気アニール処理によりゲート絶縁膜中に導入された酸素量について検討を行う。
【００５８】
図１１にＳｉ２ｐのピーク分離の結果を示す。
基板であるＳｉに起因するピークは、どの条件によるサンプルからもチャージアップによるピークシフトは無く、約９９.２ｅＶ付近に観測されている。
ゲート絶縁膜中のＳｉ−Ｏ結合に起因する化学シフト量は、Ｓｉに起因するピーク（約９９.２ｅＶ）から約１.５ｅＶ高結合エネルギー側にシフトすることが分かっており、約１００.７ｅＶに現れているピークはＳｉ−Ｏに起因したピークであることが分かる。
【００５９】
次に、ハフニウムシリケート（ＨｆＳｉＸＯＹ）に起因するピークについて調べる。一般にＨｆＳｉＸＯＹのようなハフニウムシリケートに起因するＳｉ２ｐの結合エネルギーの化学シフト量は、基板に起因するＳｉのピークに対して約２.８〜３.７ｅＶ高結合エネルギー側に現れることが分かっており、図１１に見られる約１０２.２ｅＶのピークはハフニウムシリケートに起因するピークであることが分かる。ここで、Ｓｉの結合手４本全てがＯ原子と結合している場合の化学シフト量は、約４.１ｅＶ高エネルギー側に現れることが分かっており、図１１に見られる１０３.３ｅＶ付近に現れるピークは、ＳｉＯ２に起因するピークであることが分かる。
【００６０】
次に、水蒸気アニール処理でゲート絶縁膜中のＳｉ、Ｏ、Ｈｆそれぞれの化学結合状態がどの程度変化したかを知るためにフーリエ変換赤外吸収スペクトル分析法（ＦＴ−ＩＲ：Fourier transform infrared spectroscopy）を用いて測定を行った。
フーリエ変換赤外吸収スペクトル分析法は以下の原理により測定対象の分子結合状態の解析を行う。分子中の原子または原子団は絶えず、その位置や距離を変え運動している。その運動は主に振動と回転であり、分子の組成によって特有な振動数（固有振動基準振動）を持っている。この振動周期と同じ振動数の赤外光を照射したとき、それぞれの原子、原子団はそのエネルギーを吸収し励起状態になる。吸収された振動周期と吸収されずに透過した振動周期を比較することにより原子団の固有振動数を知ることができ、これを横軸に波数（または波長） 縦軸に透過率（または吸光度）で表示したものが赤外スペクトルである。これを解析することで測定対象の分子結合状態を知ることができる。
【００６１】
図１２に、水蒸気アニール処理（９０分間）を行なったサンプルと、水蒸気アニール処理を行わなかったサンプルについて、そのＨｆＳｉＯ膜のＦＴ−ＩＲ−ＡＴＲ測定結果を示す。図１２に示したＨｆＳｉＯ膜のＦＴ−ＩＲ−ＡＴＲ測定結果を解析する。
【００６２】
図１２において１２３０ｃｍ−１付近に現れるＳｉ−Ｏ結合に起因するピーク部分を詳細に示したものを図１３に示す。図１３に示すように水蒸気アニール処理を行ったサンプルのピーク強度が上がっていることがわかる。この結果から水蒸気アニール処理によりゲート絶縁膜中でのＳｉ−Ｏ結合が増加したことが分かる。
【００６３】
次に、図１２においてに７００ｃｍ−１付近に現れるＨｆ−Ｏ結合に起因するピーク部分を詳細に示したものを図１４に示す。図１４に示すように水蒸気アニール処理を行ったサンプルのピーク強度が上がっていることが分かる。この結果から水蒸気アニール処理によりゲート絶縁膜中でのＨｆ−Ｏ結合が増加したことが分かる。
【００６４】
次に、図１２において１１９０ｃｍ−１付近に現れるＨｆ−Ｏ−Ｓｉ結合に起因するピーク部分を詳細に示したものを図１５に示す。図１５に示すように水蒸気アニール処理を行ったサンプルのピーク強度が低下していることが分かる。この結果から水蒸気アニール処理によりゲート絶縁膜中でのＨｆ−Ｏ−Ｓｉ結合が低減したことが分かる。
【００６５】
上記のように、Ｓｉ−Ｏ結合およびＨｆ−Ｏ結合が増加したという解析結果と、Ｈｆ−Ｏ−Ｓｉ結合が減少したという解析結果から、水蒸気アニール処理が高誘電率膜中のＳｉおよびＨｆの酸化作用効果を持ち、酸素欠損が見られる個所に酸素を供給して結合欠陥を低減し（第１の処理）、未結合手がある酸素原子が活性化され再結合を促進して結合欠陥を低減し（第２の処理）、高誘電率膜中の結合欠陥を減少させる効果があるという結論が得られた。
【００６６】
次に、図１２において７００ｃｍ−１付近に現れるＳｉ−Ｈ結合に起因するピーク部分を詳細に示したものを図１６に示す。水蒸気アニール処理を行ったサンプルのピーク強度が上がっていることが分かる。Ｓｉ−Ｈ結合が増加しているという結果から、水蒸気アニール処理によりゲート絶縁膜中のＳｉの終端における終端欠陥に対して水素が結合し、結合欠陥を低減したと考えられる。
上記のように、Ｓｉ−Ｈ結合の増加という解析結果から、水蒸気アニール処理がＳｉの終端における終端効果を持ち（第３の処理）、高誘電率膜中の終端欠陥を減少させる効果があるという結論が得られた。
【００６７】
次に、上記のように高誘電率膜中の結合欠陥が低減された結果、リーク電流の低減が図られ、ゲート絶縁膜の絶縁耐性が改質されたことを確認する。
図１７は、上記作製したそれぞれのサンプルの電流−電圧特性を示した図である。横軸に電界強度（電圧/膜厚）をとり、縦軸に電流密度をとり、測定結果をプロットしたものとなっている。なお、図１８は比較実験に用いたゲート絶縁膜上にアルミニウム電極を形成したサンプルの電流−電圧特性を示したものである。つまり、図１７は水蒸気アニール処理を施した場合の電流−電圧特性、図１８は水蒸気アニール処理を施さなかった場合の電流−電圧特性を示していると見ることができる。
【００６８】
図１７および図１８より、水蒸気アニール処理を行うことでそれぞれ高電界側（６ＭＶ／ｃｍ以上）で１〜２桁のゲートリーク電流の低減が図られたことが確認できる。また、絶縁破壊電界も２ＭＶ／ｃｍ程度向上していることが確認できる。このように水蒸気アニール処理を行えば、ゲートリーク電流の低減が図られ、絶縁破壊電界も向上することが分かった。
しかし、水蒸気アニール処理時間が長時間になった場合、却ってゲートリーク電流が増加している。これは水蒸気アニール処理によるデメリットが顕著となったためと考えられる。この水蒸気アニール処理時間が長時間になった場合のデメリットは後で考察する。
【００６９】
次に、上記のゲートリーク電流の低減効果を、高誘電率膜中の電荷輸送メカニズムの変化という面から検討してみる。
図６に示したように高誘電率膜中にはＰＦ電流伝導機構が形成されていることが確認されているが、水蒸気アニール処理により、ＰＦ電流伝導機構に増減の変化を調べるべく、上記図１７および図１８の電流−電圧特性を示す図から、縦軸にｌｏｇ（Ｊ／Ｅ）をとり横軸にＥ１／２をとってプロットし、図１９および図２０を作成した。
【００７０】
図１９、図２０を解析すると、水蒸気アニール処理を行っていないサンプルのみに絶縁破壊に至るまで直線関係が見出せる。つまり、水蒸気アニール処理を行っていないサンプルは、ＰＦ型の電流伝導機構であると結論付けられる。これは水蒸気アニール処理によって高誘電率膜からなるゲート絶縁膜中の結合欠陥の低減により電荷トラップが減少したためと考えられる。この図１９および図２０のプロットの傾きから求めた高誘電率膜の比誘電率は、図１９中の水蒸気アニール処理時間を１０分としたもの以外は、低電界（５ＭＶ／ｃｍ以下）の範囲において直線関係が見い出すことができ、それらはほぼ近い傾きを持ち、一定範囲内にあることが分かる。これらの傾きから求めた高誘電率膜の比誘電率は、水蒸気アニール処理時間が６０分、１２０分のものでそれぞれ１１.５、９.３、水蒸気アニール処理時間が１０分、６０分、１２０分でそれぞれ８.２、７.０、６.３であった。一方、図１９中の水蒸気アニール処理時間を１０分としたものは傾きが他のものと違い、ＰＦ型の電流伝導機構が減少した（第４の処理）と結論付けられる。
【００７１】
なお、水蒸気アニール処理を施していないもの（処理時間０分）のものは、高電界（５ＭＶ／ｃｍを超えるもの）においても直線関係が見出すことができ、高電界の範囲でもＰＦ電流伝導機構によるリーク電流が見られるが、水蒸気アニール処理を施したもの（処理時間０分）のものは、高電界において直線関係が見られない。この現象は、これは水蒸気アニール処理によりＨｆＳｉＯ膜中の電荷トラップが減少したためと考えられる。
以上、実際の実験においても、水蒸気アニール処理によって高誘電率膜の比誘電率が向上し、高誘電率膜中の結合欠陥が低減してリーク電流の低減が図られ、膜質が改質される現象が確認できた。
【００７２】
次に、高誘電率膜のゲート絶縁膜に対する水蒸気アニール処理によるデメリットについて考察してみる。
水蒸気アニール処理により想定される第１のデメリットは、水蒸気アニール処理によりゲート絶縁膜とシリコン基板との界面においてＳｉＯ２膜の成長が起こりＳｉＯ２膜厚が増加することである。
水蒸気アニール処理により想定される第２のデメリットは、水蒸気アニール処理の処理時間が長くなり過ぎるとＣ−Ｖ特性においてフラットバンドの正方向へのシフトが起こり、ゲートリーク電流が増加することである。この事実は後述するように比較実験において確認した。その原因としては、例えば、ＯＨ−イオンがゲート絶縁膜中に導入され、Ｓｉ−ＯＨが電荷トラップとして作用した可能性がある。
【００７３】
まず、第１のデメリットについて検討する。
ゲート絶縁膜とシリコン基板との界面におけるＳｉＯ２膜の成長については、上記のＸＰＳを用いた、水蒸気アニール処理の前後において高誘電率膜の酸素濃度の変化が見られなかったという解析結果から、ゲート絶縁膜とシリコン基板との界面においてＳｉＯ２膜の成長は生じなかったという結論を得ているが、実際にゲート絶縁膜とシリコン基板との界面を観察することにより確認した。水蒸気アニール処理を行ったＨｆＳｉＯ膜の断面を透過型電子顕微鏡（ＴＥＭ:Transmission Electron Microscope）を用いて観測した。
【００７４】
図２１に水蒸気アニール処理（処理時間２０分）を施したサンプルのＨｆＳｉＯ膜の断面ＴＥＭ画像と、水蒸気アニール処理を行っていないサンプルのＨｆＳｉＯ膜の断面ＴＥＭ画像を示す。
まず、ＨｆＳｉＯ膜の膜厚を調べた。水蒸気アニール処理を行う前のサンプル、水蒸気アニール処理を行った後のサンプルのいずれについても、ＨｆＳｉＯ膜の膜厚は９.１ｎｍであった。つまり、水蒸気アニール処理の前後において膜厚の変化は見られなかった。
【００７５】
次に、ＳｉＯ２の形成について調べた。水蒸気アニール処理を行う前のサンプル、水蒸気アニール処理を行った後のサンプルのいずれについてもＳｉ基板とゲート絶縁膜の間にＳｉＯ２の界面層ができていることが確認できる。ＳｉＯ２膜の膜圧は１.８３ｎｍであった。水蒸気アニール処理前のサンプルにも見られることから当初からＳｉＯ２膜が形成されていたものと思われる。ここで、Ｈｆ系の高誘電率材料に限らず、薄膜の高誘電率材料（Ｚｒ、Ｌａ等）が酸素を透過することは一般的に良く知られている。したがって、ＨｆＳｉＯ膜の場合も、ゲート絶縁膜としてＰＬＣＶＤ法により形成した時点においてＨｆＳｉＯ膜からなるゲート絶縁膜を酸素が透過してシリコン基板との界面においてシリコンと反応し、ＳｉＯ２膜が当初から形成されていたものと思われる。
【００７６】
上記のとおり、水蒸気アニール処理時間が数十分程度の範囲であればシリコン基板とゲート絶縁膜との界面に酸素が供給されても界面層においてシリコン酸化膜の成長が起こることはないと確認された。しかし、水蒸気アニール処理時間が長時間になればシリコン基板とゲート絶縁膜との界面にＳｉＯ２膜が形成されてしまう可能性がある。
そこで、水蒸気アニール処理時間を適切な範囲に制限することが有効となる。例えば、水蒸気アニール処理時間を５分〜６０分とすることが好ましい。さらに好ましくは、１０分〜２０分とすることが好ましい。
【００７７】
次に、第２のデメリットについて検討する。
それぞれのサンプルにおいて、ゲート絶縁耐性の変化を調べた。縦軸に容量Ｃ、横軸をゲート電圧Ｖとして測定結果をプロットした。
図２２はアルミニウム電極を設けなかったサンプルの実験結果である。水蒸気アニール処理時間を増やすほどＣ−Ｖ特性においてフラットバンドの正方向へのシフトが起こり、ゲートリーク電流が増加する現象が確認できた。この原因としては、例えば、水蒸気アニール処理によってＯＨ−イオンがゲート絶縁膜中に入り込み、Ｓｉ−ＯＨが電子トラップとして作用した可能性がある。
【００７８】
なお、上記に示したように、図１９に示した電荷輸送メカニズムの解析においても水蒸気アニール処理時間が長時間（処理時間１２０分）になった場合、水蒸気アニール処理を行っていないもの（処理時間０分）より却ってゲートリーク電流が増加している。この実験結果においても、水蒸気アニール処理時間が長くなり過ぎるとゲートリーク電流が増加するという第２のデメリットの現象が確認されている。
【００７９】
以上、実験から得られる結果として、半導体製造方法の高誘電率膜のゲート絶縁膜の改質処理工程において水蒸気アニール処理が、水蒸気を起因とする水酸化イオンによるゲート絶縁膜のフラットバンドの正方向へのシフトを促進する処理を含まないものとすることが好ましいことが結論付けられる。つまり、水蒸気アニール処理の処理時間を、図１０に示す比誘電率の向上効果というメリットを得つつ、図２２に示す水酸化イオンによるゲート絶縁膜のフラットバンドの正方向へのシフトというデメリットの影響が小さい範囲にすれば良いこととなる。図９において水蒸気アニールの処理時間が１０分前後で比誘電率が最大となり、その後に徐々に低下していること、図２２において水蒸気アニールの処理時間が１０分程度から６０分程度では正方向のシフト量があまり大きく変化していないことを考え併せれば、水蒸気アニールの処理時間は、概ね１０分から２０分間であれば良好な結果が得られると考えられる。
【００８０】
一方、図２３は比較実験のためにアルミニウム電極を設けたサンプルの実験結果である。図２２の場合に比べ、フラットバンドの正方向へのシフトがあまり見られない。これは高圧水蒸気処理を行う前にアルミ電極を絶縁膜上に蒸着していたため、電極がマスクの役割を果たし、水蒸気アニール処理時間が長くなり過ぎることによる上記の第２のデメリットの影響が少なかったためと考えられる。このことからも水蒸気アニール処理時間を長くし過ぎないように制御した方が良いことが理解されよう。
【００８１】
以上、高誘電率膜からなるゲート絶縁膜に対して、水蒸気アニール処理を施すことによるデメリットについて、水蒸気アニール処理時間を制御することにより、その影響を小さく抑えることができる。
【００８２】
上記の実施例１では、高誘電率膜であるハフニウム酸化物としてハフニウムシリケート（ＨｆＳｉＯ）膜を用いた例としたが、他のハフニウム酸化物を用いたものであっても良い。例えば、ハフニウム酸化物としてハフニウムアルミネート（ＨｆＡｌＯ）を高誘電率膜として用いてゲート絶縁膜とし、実施例１に示したように、本発明の半導体装置の製造方法を適用することができる。
【００８３】
また、上記の実施例１の半導体装置の製造方法の説明では、製造する半導体装置をＭＯＳ型半導体装置とし、半導体の基板をシリコン基板とした例であったが、例えば、半導体の基板をガラス基板としても良い。また、製造する半導体装置を薄膜半導体装置としても良い。
【００８４】
本発明の半導体装置の製造方法を用いれば、膜質を改質させた半導体装置を得ることができる。例えば、本発明の半導体装置は、ハフニウム酸化物からなるゲート絶縁膜を備え、実施例１または実施例２で説明したゲート絶縁膜の水蒸気アニール処理による改質処理工程により膜質を改質せしめた半導体装置とする。
【００８５】
最後に、本発明の水蒸気アニール処理によるゲート絶縁膜の改質処理が、従来技術に対して明らかな新規性および進歩性を有している点に言及しておく。
本発明の水蒸気アニール処理の原理は、従来の特許第３２２５２６８号などに示されている水蒸気アニール処理とは異なる現象、異なる効果によってゲート絶縁膜を改質するものであり、当該従来技術において、本願発明の水蒸気アニール処理の原理や効果について何らの開示も示唆もなく、当業者に知見がない。当業者にとって、一般に、シリコンなどの基板上のゲート絶縁膜に対して酸化処理を行なう場合、シリコン基板とゲート絶縁膜との界面におけるインターレイヤーの成長によるゲート絶縁膜厚の増加を招くと考えてしまうであろう。本発明の水蒸気アニール処理の現象や効果は、従来の知見からは導き出せないものであり従来の特許第３２２５２６８号に開示された技術の単なる転用によっても本発明には容易に想到し得ない。出願人が開示する理論的説明に基づいて行なう実際の実験、測定結果の解析により初めて確認されうる現象と効果である。このように本発明は、従来技術に対して明らかに新規性および進歩性を有するものである。
【産業上の利用可能性】
【００８６】
本発明は、ＬＳＩ半導体装置の分野およびＬＳＩ半導体装置の製造分野に用いることができる。
【図面の簡単な説明】
【００８７】
【図１】結合欠陥のないゲート絶縁膜の結晶粒界の様子を模式的に示す図
【図２】Ｐ型ＭＯＳ構造におけるＦＮトンネル電流発生時のバンド図
【図３】高誘電率膜からなるゲート絶縁膜の結晶粒界の様子を模式的に示す図
【図４】Ｐ型ＭＯＳ構造のＰＦ電流発生時のバンド図
【図５】サンプルの高誘電率膜からなるゲート絶縁膜の電圧・電流測定結果から、縦軸にｌｏｇ（Ｊ／Ｅ２）をとり、横軸に１／Ｅをとってプロットした図
【図６】サンプルの高誘電率膜からなるゲート絶縁膜の電圧・電流測定結果から、縦軸にｌｏｇ（Ｊ／Ｅ）をとり、横軸にＥ１／２をとってプロットした図
【図７】水蒸気アニール処理を行う小規模な装置を模式的に示した図
【図８】水蒸気アニールによる改質処理および得られる効果を模式的に説明する図
【図９】ＰＬＣＶＤ法によるＨｆＳｉＯ膜の形成工程を説明する図
【図１０】水蒸気アニール処理を行うことによる高誘電率膜からなるゲート絶縁膜の比誘電率の向上効果を示す図
【図１１】Ｓｉ２ｐのピーク分離の結果を示す図
【図１２】水蒸気アニール処理（９０分間）を行なったサンプルと水蒸気アニール処理を行わなかったサンプルのＨｆＳｉＯ膜のＦＴ−ＩＲ−ＡＴＲ測定結果を示す図
【図１３】Ｓｉ−Ｏ結合に起因するピーク部分を詳細に示した図
【図１４】Ｈｆ−Ｏ結合に起因するピーク部分を詳細に示した図
【図１５】Ｈｆ−Ｏ−Ｓｉ結合に起因するピーク部分を詳細に示した図
【図１６】Ｓｉ−Ｈ結合に起因するピーク部分を詳細に示した図
【図１７】水蒸気アニール処理したそれぞれのサンプルの電流−電圧特性を示した図
【図１８】比較実験に用いたゲート絶縁膜上にアルミニウム電極を形成したサンプルの電流−電圧特性を示した図
【図１９】図１７の電流−電圧特性図から、縦軸にｌｏｇ（Ｊ／Ｅ）をとり横軸にＥ１／２をとってプロットした図
【図２０】図１８の電流−電圧特性図から、縦軸にｌｏｇ（Ｊ／Ｅ）をとり横軸にＥ１／２をとってプロットした図
【図２１】水蒸気アニール処理（処理時間２０分）を施したサンプルと水蒸気アニール処理を行っていないサンプルのＨｆＳｉＯ膜の断面ＴＥＭ画像を示す図
【図２２】水蒸気アニール処理したサンプルのゲート絶縁耐性を示す図
【図２３】比較実験のためにアルミニウム電極を設けたサンプルにおけるゲート絶縁耐性を示す図
【符号の説明】
【００８８】
１００  チャンバー
１０１  サンプル台
１０２  ヒーター
１１０  サンプル
１２０  純水
【図１】
2006253440.tif 000007
【図２】
2006253440.tif 000008
【図３】
2006253440.tif 000009
【図４】
2006253440.tif 000010
【図５】
2006253440.tif 000011
【図６】
2006253440.tif 000012
【図７】
2006253440.tif 000013
【図８】
2006253440.tif 000014
【図９】
2006253440.tif 000015
【図１０】
2006253440.tif 000016
【図１１】
2006253440.tif 000017
【図１２】
2006253440.tif 000018
【図１３】
2006253440.tif 000019
【図１４】
2006253440.tif 000020
【図１５】
2006253440.tif 000021
【図１６】
2006253440.tif 000022
【図１７】
2006253440.tif 000023
【図１８】
2006253440.tif 000024
【図１９】
2006253440.tif 000025
【図２０】
2006253440.tif 000026
【図２１】
2006253440.tif 000027
【図２２】
2006253440.tif 000028
【図２３】
2006253440.tif 000029