(57)【要約】【課題】  複数の半導体（ＩＣパッケージ等）を試験中一括して取り扱えるようにした試験用の半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法を提供する。【解決手段】  半導体搬送トレイ４０をバーンインボード２２のハウジング２５の収納部２７に装着して蓋体を閉じることにより、前記バーンインボード２２上に多数の半導体１０を設置することができる。この状態のバーンインボード２２をバーンイン試験装置に入れることにより、複数の前記半導体１０を一括して試験することができるようになる。よって従来のように、半導体１０とこれを保持するソケットが一対一である必要がなくなり、従来よりも多くの半導体１０を一度に検査することが可能となる。【選択図】図２
2006292727.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１個以上のベアチップを有する半導体を載置し保持する受容部が、平面マトリックス状に多数配置されており、前記半導体は前記受容部に保持された状態で検査されることを特徴とする半導体搬送トレイ。
【請求項２】
前記受容部が凹状に形成されていることを特徴とする請求項１記載の半導体搬送トレイ。
【請求項３】
前記受容部の底部に、半導体に設けられた凸状接触電極部を位置決めする保持穴が設けられていることを特徴とする請求項１または２記載の半導体搬送トレイ。
【請求項４】
前記受容部の底部に開口部が設けられると共に、この開口部の縁に半導体保持部が突設され、前記保持穴は、前記半導体保持部に設けられていることを特徴とする請求項３記載の半導体搬送トレイ。
【請求項５】
前記半導体保持部は前記開口部の縁のうち、少なくとも２以上の隅部に設けられていることを特徴とする請求項４記載の半導体搬送トレイ。
【請求項６】
前記請求項１ないし５のいずれか一項に記載の半導体搬送トレイと、表面に多数の弾性接点が配置されたベース基板と、前記ベース基板に対向して配置された蓋体とを有し、
前記半導体搬送トレイが、前記ベース基板と蓋体との間に着脱自在に設けられていることを特徴とするバーンインボード。
【請求項７】
前記請求項１ないし５のいずれか一項に記載の半導体搬送トレイと、表面に多数の弾性接点が配置されたベース基板と、表裏面のうち少なくとも表面に多数の弾性接点を備えるとともに、前記ベース基板上に配置された中継基板と、前記ベース基板に対向して配置された蓋体とを有し、
前記半導体搬送トレイが、前記中継基板と蓋体との間に着脱自在に設けられていることを特徴とするバーンインボード。
【請求項８】
前記中継基板と前記半導体搬送トレイの一方又は双方を収納する収納部を備えたハウジングが、前記ベース基板上に設けられていることを特徴とする請求項６又は７記載のバーンインボード。
【請求項９】
前記中継基板と前記半導体搬送トレイの一方又は双方を、前記ベース基板上に位置決めする位置決め機構が設けられていることを特徴とする請求項６ないし８のいずれか一項に記載のバーンインボード。
【請求項１０】
前記蓋体が、前記ハウジングに対し回動自在に支持されていることを特徴とする請求項６ないし９のいずれか一項に記載のバーンインボード。
【請求項１１】
前記蓋体を固定するロック手段が設けられていることを特徴とする請求項６ないし１０のいずれか一項に記載のバーンインボード。
【請求項１２】
前記弾性接点が、前記半導体搬送トレイに設けられた前記保持穴に対向配置されていることを特徴とする請求項６ないし１１のいずれか一項に記載のバーンインボード。
【請求項１３】
前記弾性接点が、弾性変形可能な状態で前記保持穴に挿入されていることを特徴とする請求項１２記載のバーンインボード。
【請求項１４】
前記弾性接点が渦巻き状の変形部を有するスパイラル接触子であることを特徴とする請求項６ないし１３のいずれか一項に記載のバーンインボード。
【請求項１５】
前記弾性接点が、前記中継基板の表裏両面に対称に設けられていることを特徴とする請求項７ないし１４のいずれか一項に記載のバーンインボード。
【請求項１６】
前記中継基板が、着脱自在に設けられていることを特徴とする請求項７ないし１５のいずれか一項に記載のバーンインボード。
【請求項１７】
小片化された小型の中継基板が、ブロック単位で前記ベース基板上に設けられていることを特徴とする請求項７ないし１６のいずれか一項に記載のバーンインボード。
【請求項１８】
前記請求項６ないし１７のいずれか一項に記載のバーンインボードを用いたバーンイン試験用の検査装置であって、
前記蓋体の下面には前記個々の半導体に対向して配置された複数の押圧部が設けられ、前記蓋体を閉じて前記押圧部により前記半導体を押圧した状態で前記半導体の検査を行うようにしたことを特徴とするバーンイン試験用の検査装置。
【請求項１９】
前記請求項１ないし５のいずれか一項に記載の半導体搬送トレイと、表面に多数の電極が配置されたベース基板と、表裏両面に多数の弾性接点を備えるとともに前記ベース基板上に配置された中継基板と、前記中継基板に対向して配置された蓋体とを有するとともに、前記半導体搬送トレイが、前記中継基板と蓋体との間に着脱自在に設けられており、
複数の半導体が前記半導体搬送トレイに設けられた複数の受容部にそれぞれ収納されるとともに前記半導体の凸状接触電極が前記弾性接点に弾圧させられた状態で、前記複数の半導体が一括して検査されることを特徴とするバーンイン試験方法。
【請求項２０】
ウェハから切り出したベアチップをパッケージ化して半導体とする工程と、前記半導体を試験する工程と、前記試験で合格した半導体のみを出荷する工程とを有し、前記試験する工程に前記請求項１９記載のバーンイン試験を含むことを特徴とする半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＣＰＵやメモリなどの半導体のバーンイン試験に用いられる半導体搬送トレイ及びこれを用いたバーンインボード、バーンイン試験方法並びに半導体の製造方法に係わる。特に複数の半導体を一括して取り扱えるようにした半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法に関する。
【背景技術】
【０００２】
ウェハから切り出されたベアチップが搭載されたＩＣパッケージ（半導体）は、個々のＩＣパッケージごとにバーンイン試験が行われる。バーンイン試験は、所定の高温加速条件下でもＩＣパッケージ内部の配線に切断等が無いか否か、すなわち規格どおりの配線パターンが形成されているか否かについて行う導通検査である。バーンイン試験に合格したＩＣパッケージだけが、最終的な動作試験に送られることになる。
【０００３】
従来、バーンイン試験では、バーンインボード１に設けられた多数のＩＣソケット２に、個々の前記ＩＣパッケージ３を収納して試験を行っていた。例えば前記ＩＣソケット２は図１５に示すように、前記ＩＣパッケージ３を収納する収納部４と、前記ＩＣパッケージ３を前記収納部４内に収納した後、前記ＩＣパッケージ３を前記収納部４内に保持するための前記収納部４の内方向に付勢力が作用する蓋体５等で構成されている。図１５に示すように、前記収納部４の底面には、前記ＩＣパッケージ３のＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等の接続端子３ａと当接して導通接続されるコンタクトピン６が多数設けられている。
従来のＩＣソケットに関する公知文献を以下に示す。
【特許文献１】特開平９−２３２０５７号公報
【特許文献２】特開２００２−３５７６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したように従来のバーンインボード１には、個々のＩＣパッケージ３ごとにＩＣソケット２が設けられていた。ＩＣソケット２は、前記ＩＣパッケージ３を収納・保持する構造上の制約から小型化するのに限界があった。またＩＣソケット２の専有面積が大きいことから所定の大きさのバーンインボード１に設置可能なＩＣソケット２の数を従来以上に増やすことが困難であるいう問題があった。したがって、従来よりも、より多くのＩＣパッケージ３を一度にバーンイン試験するためには、従来のバーンイン検査装置自体を大型化する以外になかった。
【０００５】
しかも従来のバーンイン試験方法では、試験前の準備段階においては個々のＩＣパッケージ３を一つづつ、ＩＣソケット２内に装着するとともに、前記蓋体５を個々のＩＣソケット２ごとに閉じる操作が必要であった。また試験後の後処理段階においては、前記蓋体５を個々のＩＣソケット２ごとに開くとともに、個々のＩＣパッケージ３を一つづつ取り出す必要があった。このため、試験に手間と時間がかかるという問題を有していた。
【０００６】
さらに個々のＩＣパッケージ３に対し高価なＩＣソケット２がそれぞれ必要であるため、バーンインボード１自体のコストを安価にしにくい構成であった。
【０００７】
また従来のＩＣソケット２に設けられるコンタクトピン６は、前記ＩＣパッケージ３の個々の接続端子３ａに掛かる接圧が高い構成であった。このため、ＩＣパッケージ３をＩＣソケット２内に確実に保持する必要性から、前記ＩＣソケット２自体が大掛り且つ大型な構造となりやすかった。また、全ての接続端子３ａに均一な接圧をかけることが難しいという問題も有していた。
【０００８】
また従来のいわゆるポゴピン（ｐｏｇｏ−ｐｉｎ）方式のＩＣソケットでは、１ピン当たりの荷重（弾圧力）が０．２９４Ｎ（３０ｇｆ）程度と大きいため、ＩＣソケット２が有する数百のピンを均一に接続させるためには、上記のように大掛かりなＩＣソケットを用いて大きな力で押さえ込む必要があった。このため前記バーンインボード１の半田付け部には大きなストレスが生じており、このような状態にあるバーンインボード１をバーンイン試験中の高温環境下におくと、前記バーンインボード１自体に非常に大きな反りが発生するという問題があった。
【０００９】
本発明は上記従来の課題を解決するためのものであり、特に複数の半導体（ＩＣパッケージ等）を試験の前後において一括して取り扱えるようにした半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の半導体搬送トレイは、少なくとも１個以上のベアチップを有する半導体を載置し保持する受容部が、平面マトリックス状に多数配置されており、前記半導体は前記受容部に保持された状態で検査されることを特徴とするものである。
【００１１】
本発明では、多数の半導体（ＩＣパッケージ等）を、その購入時、試験時および出荷時などにおいて一括して取り扱うことが可能となる。
また、前記受容部が凹状に形成されていることを特徴とするものである。
【００１２】
さらには、前記受容部の底部に、半導体に設けられた凸状接触電極部を位置決めする保持穴が設けられていることを特徴とするものである。
【００１３】
上記において、前記受容部の底部に開口部が設けられると共に、この開口部の縁に半導体保持部が突設され、前記保持穴は、前記半導体保持部に設けられていることが好ましい。
【００１４】
さらには、前記半導体保持部は前記開口部の縁のうち、少なくとも２以上の隅部に設けられていることが好ましい。
【００１５】
上記手段では、個々の半導体を所定の位置に高精度に位置決めすることができるとともに、半導体の底面に設けられている凸状接触電極を外部の接触子に向けて露出させることができるため、前記外部の接触子と電気的な接触が可能となる。
【００１６】
また本発明のバーンインボードは、前記いずれか記載の半導体搬送トレイと、表面に多数の弾性接点が配置されたベース基板と、前記ベース基板に対向して配置された蓋体とを有し、
前記半導体搬送トレイが、前記ベース基板と蓋体との間に着脱自在に設けられていることを特徴とするものである。
【００１７】
または前記いずれかに記載の半導体搬送トレイと、表面に多数の弾性接点が配置されたベース基板と、表裏面のうち少なくとも表面に多数の弾性接点を備えるとともに、前記ベース基板上に配置された中継基板と、前記ベース基板に対向して配置された蓋体とを有し、
前記半導体搬送トレイが、前記中継基板と蓋体との間に着脱自在に設けられていることを特徴とするものである。
【００１８】
本発明では、多数の半導体をバーンインボード上にまとめて装着することができ、前記多数の半導体を一括してバーンイン装置に組み込むことができる。
【００１９】
例えば、前記中継基板と前記半導体搬送トレイの一方又は双方を収納する収納部を備えたハウジングが、前記ベース基板上に設けられているものとして構成することができる。
【００２０】
上記において、前記中継基板と前記半導体搬送トレイの一方又は双方を、前記ベース基板上に位置決めする位置決め機構が設けられていることが好ましい。
【００２１】
上記手段では、中継基板と多数の半導体を保持した半導体搬送トレイの一方又は双方を、バーンインボード上の所定の位置に正確に設置することができる。
【００２２】
また例えば、前記蓋体が、前記ハウジングに対し回動自在に支持されている構成とすることも可能である。
【００２３】
上記手段では、蓋体とハウジングとを一体化することができるため、取扱いを容易にすることができる。
そして、前記蓋体を固定するロック手段が設けられていることが好ましい。
【００２４】
上記手段では、多数の半導体を保持した半導体搬送トレイをバーンインボード上に確実に固定することができる。
【００２５】
前記弾性接点が、前記半導体搬送トレイに設けられた保持穴に対向配置されていることが好ましい。
【００２６】
さらには、前記弾性接点が、弾性変形可能な状態で前記保持穴に挿入されていることが好ましい。
【００２７】
上記手段では、前記中継基板側の弾性接点と半導体側の凸状接触電極とを接続させることができる。
【００２８】
例えば、前記弾性接点が渦巻き状の変形部を有するスパイラル接触子である構成とすることができる。
【００２９】
上記手段では、個々のスパイラル接触子は弾圧力が小さいため、多数のスパイラル接触子を有する半導体を従来よりも小さな力で保持することができる。このため、バーンインボードに大きなストレスが生じるのを回避することができる。このため、前記バーンインボードに大きな反りが発生することを避けることができる。
【００３０】
また、前記弾性接点が、前記中継基板の表裏両面に対称に設けられていることが好ましい。より具体的には、前記弾性接点は、シート部材の上下面にそれぞれ設けられ、前記シート部材の上面に形成された上側の弾性接点は、各電子機能素子の凸状接触電極と当接され、前記シート部材の下面に形成された下側の弾性接点は、前記バーンインバードの表面に設けられた接点電極に当接され、少なくとも前記上側の弾性接点には、前記凸状接触電極方向に向けて突出する弾性変形部が設けられていることが好ましい。これによって前記凸状接触電極に対する接圧を小さく出来る。この結果、多数の半導体を前記バーンインボード上に設置したときに、各半導体の凸状接触電極に対して均一な接圧をかけることが容易になり、一括して多数の半導体を適切且つ確実に検査することが可能となる。
また前記中継基板が、着脱自在に設けられていることが好ましい。
【００３１】
上記手段では、メンテナンス時には前記中継基板だけを取り替えることが出来るため、メンテナンスを容易化することができる。
【００３２】
さらには、小片化された小型の中継基板が、ブロック単位で前記ベース基板上に設けられている構成が好ましい。
【００３３】
上記手段では、不具合が発生している前記中継基板だけを取り替えることが出来るため、無駄を防止することができる。
【００３４】
また本発明は、前記いずれか記載のバーンインボードを用いたバーンイン試験用の検査装置であって、
前記蓋体の下面には前記個々の半導体に対向して配置された複数の押圧部が設けられ、前記蓋体を閉じて前記押圧部により前記半導体を押圧した状態で前記半導体の検査を行うようにしたことを特徴とするものである。
【００３５】
本発明では、個々の半導体とベース基板側の接点電極との間の個々の接続を確実にした状態でバーンイン試験を行うことができる。
【００３６】
さらに本発明のバーンイン試験方法は、前記いずれか記載の半導体搬送トレイと、表面に多数の電極が配置されたベース基板と、表裏両面に多数の弾性接点を備えるとともに前記ベース基板上に配置された中継基板と、前記中継基板に対向して配置された蓋体とを有するとともに、前記半導体搬送トレイが、前記中継基板と蓋体との間に着脱自在に設けられており、
複数の半導体が前記半導体搬送トレイに設けられた複数の受容部にそれぞれ収納されるとともに前記半導体の凸状接触電極が前記弾性接点に弾圧させられた状態で、前記複数の半導体が一括して検査されることを特徴とするものである。
【００３７】
上記本発明では、半導体搬送トレイに載置されている多数の半導体を一括して検査することができるため、従来のように、個々の半導体に対してソケットが必要でなく、従来よりも多くの半導体を一度に検査することができる。
【００３８】
また本発明の半導体の製造方法は、ウェハから切り出したベアチップをパッケージ化して半導体とする工程と、前記半導体を試験する工程と、前記試験で合格した半導体のみを出荷する工程とを有し、前記試験する工程に前記のバーンイン試験を含むことを特徴とするものである。
【００３９】
上記発明では、試験で合格した半導体のみを出荷することができるため、一連の製造方法で製造される半導体の歩留りを高めることが可能となる。
【発明の効果】
【００４０】
本発明では、一つの半導体搬送トレイに多数の半導体（ＩＣパッケージ）を保持した状態でまとめて取り扱うことができる。しかもこの状態で一括的に試験することもできる。このため、試験前の準備段階や試験後の後処理段階に要する手間を容易化することができ、多数の半導体を効率良く試験することができる。
【００４１】
またＩＣパッケージの製造メーカー、ＩＣパッケージの試験業者およびパソコン製造メーカーとの三者の間で共通の半導体搬送トレイとして、サイクル的な利用を図ることが可能となる。特に、ＩＣパッケージの試験業者は、試験の前後において個々の半導体ごとにソケット内へ着脱する作業が不要となるため、作業効率も大幅に改善することが可能となる。
【００４２】
また本発明におけるバーンインボードでは、多数の半導体を保持した状態の半導体搬送トレイをバーンインボード上の保持手段（トレイホルダ）内にそのまま設置することができる。このため、バーンインボード上に載置可能な単位面積当たりの半導体の数を増やすことが可能となり、一度のバーンイン試験で扱う半導体の数を大幅に増大させることができる。すなわち、バーンイン試験を効率よく行うことが可能となる。
【発明を実施するための最良の形態】
【００４３】
図１はバーンイン試験装置の斜視図、図２はバーンイン試験装置内に組み込まれるバーンインボードと半導体搬送トレイの第１の実施の形態を示す分解斜視図、図３はバーンインボードに組み込まれる中継基板を示す分解斜視図、図４は弾性接点の実施の形態としてスパイラル接触子の全体構造を示す拡大側面図、図５は図３に示す中継基板の部分断面図、図６は図２のａ−ｂ−ｃ線で切断した状態を示す半導体搬送トレイの部分斜視図、図７はバーンインボードを構成するハウジングと蓋体とからなる保持機構（トレイホルダ）の一例を示す断面図、図８Ａは半導体を収納する前の状態を示すバーンインボードの部分断面図、図８Ｂは図８Ａを部分的に拡大して示す断面図、図９は半導体を収納した後の状態を示すバーンインボードの部分断面図である。
【００４４】
図１に示すバーンイン試験装置２０は、正面に扉２１を有し、前記扉２１を開けると加熱炉２０Ａが設けられている。前記加熱炉２０Ａ内には図２に示す多数のバーンインボード２２が積層された状態で収納されている。前記バーンイン試験装置２０の正面には、温度計やタイマーなどの計器類および各種釦等を有する操作部２３が設けられている。
【００４５】
なお、バーンイン試験装置２０の前記加熱炉２０Ａ内のＸ方向の左右両側面には、対を成すとともに奥部方向（Ｙ２方向）に延びる案内溝２０ａ，２０ａが高さ（Ｚ）方向に所定の間隔で複数形成されている。そして、この前記案内溝２０ａ，２０ａに各バーンインボード２２の両側部２２ａ，２２ａを挿入することが可能とされている。
【００４６】
前記バーンイン試験装置２０内に取り付けられた前記バーンインボード２２は、図１に示す図示手前側に引き出せるようになっている。前記バーンインボード２２上には、多数のＩＣパッケージなどの半導体１０を保持させることができるようになっている。各半導体１０は、例えばＣＰＵ、各種のメモリ、あるいはＣＣＤやＣＭＯＳイメージセンサなどの撮像素子、さらにはプリンタ用のサーマルヘッドなどである。そして、少なくともウェハから切り出された１個以上のベアチップ（電子機能素子）を搭載した状態でパッケージ化されたものであり、その底面には外部に設けられた接触子と接続するための凸状接触電極１１を有している（図６等参照）。なお、以下の説明においては、前記半導体１０がＣＰＵの場合について説明するが、その他の半導体でも同様である。
【００４７】
前記バーンインボード２２は、例えば多層構造のプリント配線基板（ＰＷＢ）などで形成されたベース基板２２Ａを有している。図２に示すように、ベース基板２２Ａの表面にはマトリックス状に点在する多数の接点電極２６が形成されている。またベース基板２２Ａの奥側（Ｙ２側）には挿入凸部２２Ｂが形成されており、この挿入凸部２２Ｂの表裏両面には図示Ｙ方向に延びる複数の接続電極２２ｂがパターン形成されている。前記接続電極２２ｂと前記接点電極２６とはベース基板２２Ａの表裏両面に形成された配線パターンによって接続されている。
【００４８】
なお、前記バーンイン試験装置２０内の奥部の面（加熱炉２０Ａ内のＹ２側の内壁）には、前記ベース基板２２Ａの挿入凸部２２Ｂを上下方向から挟持するソケット（図示せず）が設けられている。前記ベース基板２２Ａの両側部２２ａ，２２ａを前記案内溝２０ａ，２０ａに挿入し奥部に押し込み、前記挿入凸部２２Ｂを前記ソケットに装着（スロットイン）させると、前記ソケット内に設けられた挟持電極（図示せず）と前記ベース基板２２Ａの接続電極２２ｂとを電気的に接続させることが可能とされている。このため、外部から前記ソケットの挟持電極、接続電極２２ｂを介して前記接点電極２６に電気信号を送信し、受信することが可能とされている。
【００４９】
図２に示すように、前記ベース基板２２Ａ上には保持機構（トレイホルダ）として機能するハウジング２５、中継基板２９および半導体搬送トレイ４０Ａなどを有している。
【００５０】
前記ハウジング２５は、天面（Ｚ１側の面）および底面（Ｚ２側の面）を有しない枠状の部材であり、前記ハウジング２５の内部が収納部２７とされている。前記ハウジング２５は前記ベース基板２２Ａ上の所定の位置に正確に位置決めされた状態で固定されている。
【００５１】
前記中継基板２９は前記収納部２７内に設けられている。図３に示すように中継基板２９は、上側接点シート３０と、下側接点シート３１と、これらの間に設けられた基材３２とを有して構成される。前記上側接点シート３０は、多数の弾性接点３３と、前記弾性接点３３を固定保持するための樹脂シート３５とを有して構成される。同じく前記下側接点シート３１も多数の弾性接点３３と、前記弾性接点３３を固定する樹脂シート３５とを有して構成される。
【００５２】
弾性接点３３としては、例えば図４に示すようなスパイラル接触子３３Ａを用いることができる。この実施の形態に示すスパイラル接触子３３Ａは外周側に設けられた基部３３ａと、この基部３３ａから中心側に螺旋状に延びる弾性変形部３３ｂとを有している。前記弾性変形部３３ｂの先端（先端部３３ｃ）は、渦巻きの中心に向かうにしたがって凸状又は山型状に突出する立体的な形状で形成されている。前記樹脂シート３５は、例えばポリイミドなどの絶縁性の樹脂フィルムで形成されており、前記樹脂シート３５にはマトリックス状に点在する多数の貫通孔３５ａが形成されている。各スパイラル接触子３３Ａは、基部３３ａの上面がこの樹脂シート３５の一方の面側で且つ前記貫通孔３５ａの縁部に固定されており、前記弾性変形部３３ｂ及び前記先端部３３ｃは前記貫通孔３５ａを通じて他方の面上に突出させられている。
【００５３】
図５に示すように前記基材３２には、その上下に位置する前記スパイラル接触子３３Ａ，３３Ａと膜厚方向（図示Ｚ方向）にて対向する位置に貫通孔３２ａが形成されている。前記貫通孔３２ａの周囲には導通層３７がスパッタ等で形成されており、前記導通層３７は前記基材３２の上面の一部及び下面の一部にも延出して形成される。なお、隣り合う導通層３７どうしは導通していない。
【００５４】
図５に示すように、前記基材３２の上面側に前記上側接点シート３０が接着剤等により貼り付けられる。同様に前記基材３２の下面側に前記下側接点シート３１が接着剤等により貼り付けられる。図５に示すように、基材３２を介して上下で対向する一方のスパイラル接触子３３Ａと他方のスパイラル接触子３３Ａとは、各スパイラル接触子３３Ａの前記基部３３ａと前記基材３２内部に設けられた前記導通層３７とが導電性接着剤等を介して導通接続されている。
【００５５】
図２に示すように前記中継基板２９の四隅には、前記ハウジング２５の内側に立設された位置決ピン２８を差し込むための差込孔３９が設けられている。そして、中継基板２９は、各差込孔３９に各位置決ピン２８が挿入されることにより、位置決めされた状態で前記ハウジング２５の収納部２７に収納されている。
【００５６】
図２に示すように、前記中継基板２９は、１枚からなる大型の中継基板２９がそのまま前記ハウジング２５内に収納される構成であってもよいし、小片化された小型の中継基板２９Ａがブロック単位で前記ハウジング２５内にそれぞれ収納することが可能とされ、前記小型の中継基板２９Ａを複数個組み合わせることにより大型の中継基板２９が形成される構成であってもよい。以下においては、特に断わらない限り前記中継基板２９には小型の中継基板２９Ａが含まれるものとして説明する。
【００５７】
なお、この状態では前記中継基板２９の下側接点シート３１に設けられたスパイラル接触子３３Ａの先端部３３ｃが、前記ベース基板２２Ａの表面に露出形成されている接点電極２６に当接し、前記スパイラル接触子３３Ａと前記接点電極２６とが導通接続される（図８Ａ、図９参照）。
【００５８】
また後述する蓋部５０を閉じることにより、半導体１０を図示Ｚ２方向に押し付けると、半導体１０の底面に設けられたコーン状接触子（ＣＧＡ）又は球状接触子（ＢＧＡ）などからなる複数の凸状接触電極１１を前記中継基板２９の上側接点シート３０に設けられた前記スパイラル接触子３３Ａに弾圧させることができる。同時に、前記中継基板２９の下側接点シート３１に設けられた前記スパイラル接触子３３Ａとベース基板２２Ａの接点電極２６に弾圧させることができる。このため、各端子どうしの接触不良等の不具合の発生を防止することが可能である。
【００５９】
なお、前記スパイラル接触子３３Ａの１ヶ当りの荷重は０．０９８Ｎ（１０ｇｆ）以下であり、従来と比較して小さい。このため、蓋体５０が半導体１０を押さえ込む力を小さくしても、個々のスパイラル接触子３３Ａと個々の凸状接触電極１１との間の導通を確保することが可能である。
【００６０】
また前記中継基板２９は、前記収納部２７内を各位置決ピン２８に沿って上下方向に移動することができ、前記収納部２７内において着脱が自在となっている。このため、必要に応じて容易に前記中継基板２９を取り替えることが可能である。
【００６１】
なお、大型の中継基板２９を採用した場合において一部に不具合が生じたときには、未だ多数の有効な部分を有するにも拘わらず、大型の中継基板２９全体を交換しなければならない。これに対し、上記小型の中継基板２９Ａを採用した場合にあっては、一部に不具合が生じたときであっても、対応する小型の中継基板２９Ａだけをブロック単位で交換することが可能であり、大型の中継基板２９の場合に比較して無駄を防止することができるとともに、メンテナンスに要するコストを削減することができる点で有利である。
【００６２】
なお、前記ブロック単位とは、１つの半導体１０に対応するものを１ブロックとするものであってもよいし、また例えば半導体１０が２×２、３×３のようにマトリックス状に集合した単位のものを１ブロックとするものであってもよい。
【００６３】
次に本発明を構成する半導体搬送トレイについて説明する。
図２に示すように、第１の実施の形態として示す前記半導体搬送トレイ４０Ａは前記収納部２７内の前記中継基板２９の上部に設けられる。
【００６４】
前記半導体搬送トレイ４０Ａは温度によって変形し難い樹脂、または金属などで形成されており、その表面には断面凹状の受容部４１が平面マトリックス状に多数配列されている。
【００６５】
図６などに示すように、各受容部４１の四方は半導体搬送トレイ４０Ａの表面から受容部４１の底面（半導体保持部）４１ａの方向（図示Ｚ２方向）に向かって徐々に狭まる傾斜面４１ｂと、この傾斜面４１ｂの途中から前記底面（半導体保持部）４１ａの方向（Ｚ２方向）に垂直に下がる側面４１ｃとで囲まれている。そして、前記底面（半導体保持部）４１ａには、図示Ｚ方向に貫通する複数の保持穴４１ｄが前記半導体１０の底面に設けられた全ての凸状接触電極１１に対応してマトリックス状に配置形成されている。
【００６６】
図８Ｂに示すように、個々の保持穴４１ｄの図示上方（Ｚ１方向）の上端側には、保持穴４１ｄの板厚方向の中間当たりから図示上方に徐々に広がる傾斜面４１ｅが形成されている。図８Ａおよび図８Ｂに示すように、前記複数の保持穴４１ｄを有する前記底面（半導体保持部）４１ａと対向する下方の位置には、前記中継基板２９の表面に設けられたスパイラル接触子（弾性接点）３３Ａが配置されている。前記中継基板２９の上下に設けられた個々のスパイラル接触子３３Ａ，３３Ａおよびバーンインボード２２の前記接点電極２６は、前記半導体搬送トレイ４０Ａの前記底面（半導体保持部）４１ａに形成された個々の保持穴４１ｄに対向するようにマトリックス状に密集配置されている。
【００６７】
図２に示すように、前記半導体搬送トレイ４０Ａの表面の四隅には、前記ハウジング２５内の四隅に設けられた４本の位置決ピン２８ａを挿入するための位置決め孔４２が形成されている。このため、前記半導体搬送トレイ４０Ａを前記ハウジング２５内に装着したときに、各位置決ピン２８ａが各位置決め孔４２にそれぞれ挿入されるようにすることにより、前記半導体搬送トレイ４０Ａを前記ハウジング２５の収納部２７内に正確に位置決めすることが可能とされている。この点で、前記位置決め孔４２と前記位置決ピン２８ａは前記半導体搬送トレイ４０Ａを前記ハウジング２５の収納部２７内に位置決めする位置決め機構を形成している。
【００６８】
なお、バーンイン試験中においては、半導体搬送トレイ４０Ａはベース基板２２Ａ上の前記ハウジング２５の収納部２７内に固定されていることが好ましい。この場合の固定方法としては、例えば前記位置決ピン２８ａの先端に雌ねじ部を形成し、前記位置決め孔４２を位置決ピン２８ａに挿入した上から、前記雌ねじ部の先端にナットなどの螺着部材を取り付けて締め付けることにより行うことが可能である。
【００６９】
図８Ａおよび図９に示すように、前記半導体搬送トレイ４０Ａの受容部４１内で対向する両側面４１ｃ間の対向寸法Ｗ１は、前記半導体１０の幅寸法Ｗ２よりも大きな寸法で形成されている。このため、半導体１０を前記両側面４１ｃ間（受容部４１内）に装着することができる。ただし、個々の半導体１０の幅寸法Ｗ２は誤差が大きいため、前記側面４１ｃを基準面として半導体１０を前記受容部４１内に装着しても、前記半導体１０を前記受容部４１内に正確に位置決めすることは困難である。
【００７０】
そこで、本願発明では、図９に示すように前記半導体１０の凸状接触電極１１と前記底面（半導体保持部）４１ａに形成された個々の保持穴４１ｄとを利用することにより、前記半導体１０を前記受容部４１内に正確に位置決めすることが可能とされている。すなわち、前記保持穴４１ｄは、前記半導体１０の凸状接触電極１１を前記受容部４１内の適正な位置に正確に位置決めするための電極保持部として機能している。
【００７１】
そして、前記半導体１０を半導体搬送トレイ４０Ａの前記受容部４１に装着すると、前記半導体１０の底面に形成された全ての凸状接触電極１１が、前記底面（半導体保持部）４１ａに形成された複数の保持穴４１ｄにそれぞれ対応して入り込ませることができ、前記凸状接触電極１１自体を基準として個々の半導体１０を個々の受容部４１内に高い精度で位置決めすることが可能とされている。
【００７２】
また例えば、図７に示すものでは、前記ハウジング２５にヒンジ部２５Ａが設けられ、このヒンジ部２５Ａを介して蓋体５０が回動自在に支持されている。前記蓋体５０の下面には、図示Ｚ２方向に突出する多数の押圧部５１が前記受容部４１に対向してマトリックス状に配置されている。ただし、前記押圧部５１は必須のものではない。すなわち、受容部４１内に装着直後の半導体１０の上面が、前記半導体搬送トレイの表面（上縁部）よりも高い場合には、蓋体５０を閉じたときに、前記蓋体５０の下面が半導体１０の上面を直接押圧することが可能であるため、前記押圧部５１を有しない構成であっても特に支障はない。
【００７３】
この場合のハウジング２５は、図７に示すようにハウジング２５の外側の側面で、且つ前記ヒンジ部２５Ａと反対側の位置に係止凹部２５Ｂが設けられ、これに対応する前記蓋体５０側の位置には掛止凸部５２が設けられている構成が好ましい。前記係止凹部２５Ｂと掛止凸部５２とはロック手段を構成している。そして、前記ヒンジ部２５Ａを中心として図７にてα方向に前記蓋体５０を回動させると、前記係止凹部２５Ｂと掛止凸部５２とが係止し合うことにより、前記蓋体５０がハウジング２５の上部に固定される。このとき、ハウジング２５の収納部２７が前記蓋体５０によって覆われる。
【００７４】
次に、バーンインボードと半導体搬送トレイの第２の実施の形態について説明する。
図１０Ａはバーンイン試験装置内に組み込まれるバーンインボードと半導体搬送トレイの第２の実施の形態を示す分解斜視図、図１０Ｂは図１０Ａに示すバーンインボードの部分断面図である。なお、第２の実施の形態は１枚のベース基板に、半導体搬送トレイおよび蓋体が２枚づつ前後に分かれて装着されるタイプのバーンインボードである。
【００７５】
図１０Ａおよび図１０Ｂの第２の実施の形態に示すバーンインボード６０では、図示Ｚ２方向の最下部にベース基板６１が設けられ、その上部は順に大型の中継基板２９、第２の実施の形態として示す２枚の半導体搬送トレイ４０Ｂ，４０Ｂ、複数の半導体１０および２枚の蓋体７０，７０を有する構成である。すなわち、第２の実施の形態に示す構成が、上記第１の実施の形態に示す構成と大きく異なる点は、第２の実施の形態ではハウジングを有しない点、および蓋体７０が回動自在に設けられるのではなく別個独立に設けられている点である。
【００７６】
図１０Ａおよび図１０Ｂに示すように、この実施の形態に示すベース基板６１は、図示Ｙ１側の第１の領域６１Ａと図示Ｙ２側の第２の領域６１Ｂの２つの領域に分割されている。なお、図１０Ａでは、前記第１の領域６１Ａ側が各部材を分解した状態を示しており、前記第２の領域６１Ｂ側が各部材を積層した状態を示している。また前記図１０Ａおよび図１０Ｂには示されていないが、前記第１の領域６１Ａと第２の領域６１Ｂの表面には、上記ベース基板２２Ａ同様に多数の接点電極がマトリックス状に点在している。
【００７７】
前記ベース基板６１の図示Ｙ２側には前記バーンイン試験装置２０内に設けられたソケットに装着（スロットイン）させるための挿入凸部６２が、上記第１の実施の形態同様に設けられている。またベース基板６１の前記第１の領域６１Ａと前記第２の領域６１Ｂの各四隅には、それぞれ図示Ｚ２方向に突出する位置決ピン６８ａが立設されている。
【００７８】
前記中継基板２９の構成は、上記第１の実施の形態において説明したものと同様である。すなわち、複数の小型の中継基板２９Ａが、ブロック単位で前記第１の領域６１Ａと第２の領域６１Ｂ上にマトリックス状に配置されることにより、大型の中継基板２９が構成されている。半導体搬送トレイ４０Ｂの四隅には位置決め孔４２が設けられており、この位置決め孔４２に前記位置決ピン６８ａがそれぞれ挿通される。これにより、２枚の半導体搬送トレイ４０Ｂ，４０Ｂは前記ベース基板６１上の前記第１の領域６１Ａおよび第２の領域６１Ｂに位置決めされた状態でそれぞれ設けられている。
【００７９】
図１０Ｂに示すように、第２の実施の形態においても、各半導体１０は、半導体搬送トレイ４０Ｂに形成された受容部４１にそれぞれ保持されている。ただし、第２の実施の形態では、半導体搬送トレイ４０Ｂに設けられた受容部４１内の板厚方向の中間には段差部４４が周設されており、この段差部４４には前記受容部４１の底面４１ａとして、すなわち半導体保持部として機能するガイド板４５が位置決めされた状態で設けられている。前記ガイド板４５には複数の保持穴４５ａがマトリックス状に配置形成されている。
【００８０】
前記ガイド板（半導体保持部）４５に形成された複数の保持穴４５ａの構成およびその役割は、上記第１の実施の形態の前記受容部４１の底面４１ａに形成された複数の保持穴４１ｄと同じ電極保持部としての機能である。すなわち、前記保持穴４５ａの上端に半導体１０の底面に形成された凸状接触電極１１が嵌合させられ、且つ保持穴４５ａの下端には前記中継基板２９に形成された弾性接点３３の先端部がそれぞれ挿入されており、前記保持穴４５ａ内において前記弾性接点３３と凸状接触電極１１との弾性的な接触（弾圧）を確実ならしめるものである。
【００８１】
１枚のバーンインボード６０には、前記第１の領域６１Ａおよび第２の領域６１Ｂに対応する蓋体７０，７０が設けられている。前記蓋体７０の長手方向（Ｘ方向）の両端には、図示Ｚ２方向に延びる略Ｌ字形状からなるロックアーム７１，７１が設けられており、前記ベース基板６１の幅方向（Ｘ方向）の両端に設けられた被ロック部６６，６６に対し掛止可能とされている。
【００８２】
また前記蓋体７０の上面には、ベース基板６１の長手方向（Ｙ方向）に対し直角に交差する方向（Ｘ方向）に沿って延びる複数の凸状リブ７４が、前記バーンインボード６０の長手方向（Ｙ方向）に所定の間隔を置いて一体に形成されている。
【００８３】
上記のようなベース基板６１をそのまま過熱すると、一般的に前記ベース基板６１には、幅（Ｘ）方向の中心部に対してその両端部（図示Ｘ１およびＸ２方向の両端部）が持ち上がる（又は下がる）ような反りが生じやすい。
【００８４】
しかし、本願では蓋体７０の長手方向（Ｘ方向）が、前記ベース基板６１の長手方向（Ｙ方向）と直角に交差する関係を有しているため、前記ベース基板６１に前記幅（Ｘ）方向に反り返るような力が発生すると、前記蓋体７０がこの力を押さえ込むため、上記のような反りがベース基板６１に発生し難くすることができる。しかも、前記蓋体７０の表面には、前記蓋体７０の長手方向（Ｘ方向）に延びる複数の凸状リブ７４が前記ベース基板６１の長手方向（Ｙ方向）の所定の間隔を置いて配置されており、前記凸状リブ７４が前記蓋体７０自体の変形を阻止する補強部材として機能するため、さらに上記ような反りがベース基板６１に発生するのを防止することができる。
【００８５】
なお、前記凸状リブ７４を前記蓋体７０の表面にマトリックス状に配置すると、ベース基板６１の幅方向（Ｘ方向）の反りだけでなく、長手方向（Ｙ方向）の反りも抑制することができる点で好ましい。
【００８６】
なお、この実施の形態においても、蓋体７０の下面には図示Ｚ２方向に突出する多数の押圧部７３が前記受容部４１に対向してマトリックス状に配置されている。ただし、前記押圧部５１は上記同様必須のものではない。また蓋体７０の四隅には位置決め孔７５が形成されている。前記位置決め孔７５には前記ベース基板６１に立設された各位置決ピン６８ａが挿入されることにより、前記蓋体７０が前記第１の領域６１Ａおよび第２の領域６１Ｂに位置決めされた状態で載置されるようになっている。
【００８７】
また前記ベース基板６１上の前記第１の領域６１Ａおよび第２の領域６１Ｂに対する蓋体７０の固定は、例えばクイックファスナー７６などを用いることにより行うことが可能である。
【００８８】
次に、半導体搬送トレイの第３の実施の形態について説明する。
図１１は第３の実施の形態としての半導体搬送トレイを示す図６同様の部分斜視図、図１２Ａおよび図１２Ｂは第３の実施の形態としての半導体搬送トレイの部分拡大断面図であり、図１２Ａは半導体を装着する前の状態、図１２Ｂは半導体を装着した後の状態を示している。
【００８９】
図１１に第３の実施の形態として示す半導体搬送トレイ４０Ｃが、前記第１の実施の形態として示す半導体搬送トレイ４０Ｂ（図６参照）および前記第２の実施の形態として示す半導体搬送トレイ４０Ａ（図１０Ｂ参照）と比較して構成上最も相違する点は、受容部４１の底面４１ａに相当する部分に板厚（Ｚ）方向に貫通する開口部４６が形成されている点にあり、その他の構成は前記第１，第２の実施形態同様である。
【００９０】
半導体搬送トレイ４０Ｃの前記開口部４６の縁の四隅にはその中心方向に向かって水平に突出する支持片（半導体保持部）４７が突設されており、この支持片４７の中心には保持穴４７ａが穿設されている。前記保持穴４７ａの形成位置は、半導体１０の下面に形成された多数の凸状接触電極１１のうち、隅部に形成された位置決め用の凸状接触電極１１ａに対応する位置に形成されている。
【００９１】
前記半導体１０を高精度に位置決めするためには、上記のように保持穴４７ａを前記開口部４６の縁の四つの隅部（四隅）の位置に形成する構成が最も好ましい。ただし、前記位置決め用の凸状接触電極１１ａに対応する保持穴４７ａの形成位置はこれに限られるものではなく、三つの隅部に形成される構成であってもよい。さらには位置決め精度としては前者よりも多少劣ることになるが、少なくとも二つの隅部に設けた構成であってもよく、この場合においては対角関係となる位置に形成する構成が好ましい。
【００９２】
図１２Ａに示すように、半導体１０を半導体搬送トレイ４０Ｃの受容部４１に装着すると、図１２Ｂに示すように隅部に設けられた前記位置決め用の凸状接触電極１１ａが保持穴４７ａに挿入される。このとき、前記半導体１０は前記隅部に設けられた支持片（半導体保持部）４７によって支持される。また前記保持穴４７ａに挿入された前記位置決め用の凸状接触電極１１ａを基準として、前記半導体１０が受容部４１内に正確に位置決めされる。
【００９３】
一方、前記隅部以外に形成されている残りの多数の凸状接触電極１１は、前記開口部４６内に配置される。図１２Ａ，図１２Ｂに示すように、前記半導体搬送トレイ４０Ｃの下部には、中継基板２９が設けられている。この中継基板２９に形成されている複数の弾性接点３３としてのスパイラル接触子３３Ａが前記開口部４６内に対向配置されている。前記スパイラル接触子３３Ａは凸状に立体成形されており、板厚（Ｚ）方向に弾性変形可能な状態にある。このため、蓋体５０又は蓋体７０を閉めてロックし、図１２Ｂに示すように前記半導体１０を前記受容部４１の前記支持片（半導体保持部）４７に押し付けると、個々の凸状接触電極１１と個々のスパイラル接触子３３Ａとを弾性的に接触させることができる。
【００９４】
なお、この場合にも前記スパイラル接触子３３Ａの１ヶ当りの荷重が小さいため、蓋体が半導体１０を押さえ込む力を小さくしても、個々の凸状接触電極１１と個々のスパイラル接触子３３Ａとの間の導通を確実に確保することが可能である。
【００９５】
なお、第３の実施の形態に示す半導体搬送トレイ４０Ｃでは、中継基板２９上に設けられている全ての弾性接点３３を、上記第１及び第２の実施の形態に示す多数の保持穴４１ｄ（又は４５ａ）にそれぞれ挿通させる必要がなく、基準となる位置決め用の凸状接触電極１１ａのみを前記保持穴４７ａに挿入させるだけでよい。このため、中継基板２９の設置作業やその後の交換作業を容易且つ迅速に行うことができる。
【００９６】
以下には、上記半導体搬送トレイおよびバーンイン試験装置を用いたバーンイン試験並びに半導体の製造方法について説明する。なお、以下においては、主として第１の実施の形態で説明したバーンインボード２２を中心に説明するが、上記第２の実施の形態で説明したバーンインボード６０でも同様である。また半導体搬送トレイ４０についても、第１ないし第３の実施の形態に示す半導体搬送トレイ４０Ａ，４０Ｂ，４０Ｃのいずれを用いてもよい。
【００９７】
図１３は一つの半導体を拡大して示す部分拡大断面図、図１４は半導体搬送トレイの再利用のサイクルを説明するための図である。
【００９８】
まず、多数の半導体１０を各受容部４１に装填した半導体搬送トレイ４０が、前記バーンインボート２２内のハウジング２５の収納部２７内（又は前記バーンインボート６０上）に装着され、前記蓋体５０が閉じられる。このとき、個々の半導体１０が前記蓋体５０に設けられた各押圧部５１に押圧されるため、各半導体１０の多数の凸状接触電極１１と前記ハウジング２５内の中継基板２９の上部側に設けられた多数のスパイラル接触子３３Ａとがそれぞれ弾圧させられる（図９参照）。同時に、中継基板２９の下部側に設けられた多数のスパイラル接触子３３Ａとベース基板２２Ａの表面に形成されている各接点電極２６とが弾圧させられる（図９参照）。このため、半導体１０の個々の凸状接触電極１１と個々の接点電極２６とが電気的に導通接続させられる。このため、外部から前記ソケットの挟持電極、ベース基板２２Ａの接続電極２２ｂ、配線パターンおよび接点電極２６、さらには中継基板２９の上下のスパイラル接触子３３Ａ，３３Ａを介して複数の半導体１０の各凸状接触電極１１に電気信号を与えることにより、複数の半導体１０内の配線の状態を一括して検査することが可能となる。
【００９９】
次に、図１に示すように、各バーンインボード２２が前記バーンイン試験装置２０の加熱炉２０Ａ内に設置され、バーンイン試験が行なわれる。
【０１００】
ここで、バーンイン試験は、いわゆる予備試験（プリ・バーンイン試験）と、本試験（本バーンイン試験）とに大別することができる。前記予備試験は、例えば半導体１０を約９０℃の温度環境下に数十秒間設置することにより行われ、本試験は例えば約１２５℃〜１５０℃の高温環境下におおよそ４８時間設置することにより行われる。
【０１０１】
例えば、内部配線の一部に異常な抵抗値を有する半導体１０を予備試験せずにそのまま本試験に送ると、本試験中に前記異常な部分が発熱して、最悪の場合には前記バーンインボード２２が発火する虞がある。
【０１０２】
そこで、前記内部配線に異常が生じているような半導体１０については、前記予備試験において前記異常な抵抗値の部分を焼き切ることにより、本試験中での発火を防止するようにしている。
【０１０３】
この予備試験では、ベース基板２２Ａ上のハウジング２５と蓋体５０とからなる保持手段（トレイホルダ）の内部に（又はバーンインボード６０と蓋体７０との間に）、多数の半導体１０を保持した半導体搬送トレイ４０を設置することにより、前記多数の半導体１０を一括して予備試験することが可能である。
【０１０４】
次に、本試験では、外部から前記バーンインボード２２上の各半導体１０に電気信号を与えることにより、半導体１０の良否の判定が行われる。
【０１０５】
例えば図１３に示すように、ベアチップ１３の配線１３ａが切断等されたりして使用不能となった半導体１０と、切断されずに使用することが可能な良品の半導体１０とに区別される。
【０１０６】
この本試験においても、バーンインボード２２上のハウジング２５と蓋体５０とからなる保持手段（トレイホルダ）の内部に（又はバーンインボード６０と蓋体７０との間に）、多数の半導体１０を保持した半導体搬送トレイ４０を設置することにより、多数の半導体１０を一括してバーンイン試験することができる。このため本発明では、従来に比べてより多くの半導体１０を一度にバーンイン試験することが出来る。
【０１０７】
なお、前記予備試験と前記本試験に用いられるバーンインボードとが異なる種類のバーンインボードである場合には、前記予備試験用のバーンインボードから前記本試験用のバーンインボードに前記半導体搬送トレイ４０のみを移すだけで、一度の作業で多数の半導体１０を一括して移動させることが可能であり、この点では作業効率を高めることが可能である。
【０１０８】
また、従来は複数の半導体を、バーンインボードにセットするため、前記バーンインボードには前記半導体１０ごとにＩＣソケットが必要で、前記半導体１０を収納・保持する構造上の制約から、前記ＩＣソケットを小型化するにも限界があった。すなわち、１つのＩＣソケットが必要とする専有面積が大きく、１枚のバーンインボードに載せることができる半導体の数量が少なかったため、一度のバーンイン試験で試験できる半導体の数量を増やすことが困難であった。
【０１０９】
これに対し本発明では、あらかじめ多数の半導体１０を収納した半導体搬送トレイ４０全体を一度に前記ベース基板２２Ａ上に設置するようにしたことにより、個々の半導体ごとに保持するＩＣソケットが不要となり、バーンインボードに載置可能な半導体１０の数を大幅に増やすことが可能となる。
【０１１０】
このため、一度のバーンイン試験においては、従来に比べて実質的に多くの半導体１０を一括してバーンイン試験することが出来る。これによってバーンイン試験効率を上げることが可能となる。
【０１１１】
また半導体１０の半導体搬送トレイ４０への装着は、バーンイン試験の前工程である半導体１０の製造段階において、例えば図示しない装着機などを用いて自動的に装着することが可能である。このような作業は半導体１０の製造メーカーが行う。
【０１１２】
したがって、バーンイン試験においては、多数の半導体を一つ一つバーンインボード上の半導体搬送トレイ４０の受容部４１に装着する作業を行う必要がない。このため、特にバーンイン試験だけを行う専門の試験業者は、あらかじめ受容部４１に半導体１０が装着された状態にある半導体搬送トレイ４０を半導体の製造メーカーから購入するだけで、即座にバーンイン試験を行うことが可能である。
【０１１３】
しかも、試験終了後は前記バーンイン試験において不良品と判定された半導体１０だけを前記半導体搬送トレイ４０の受容部４１から排除するだけでよく、良品の半導体１０については試験中一度も前記半導体搬送トレイ４０から取り出さずに、そのまま最終動作確認試験（ファイナルテスト）に送り込むことができる。
【０１１４】
すなわち、従来のバーンイン試験方法では、個々の半導体１０を一つづつＩＣソケット内に実装したり、排除したりする必要があったため、準備段階や後処理段階において手間と時間がかかっていたが、本発明では半導体１０を保持した半導体搬送トレイ４０を前記ハウジング２５の収納部２７に収納するだけ、またはバーンインボード６０上に設置するだけでよく、さらには半導体搬送トレイ４０から不良の半導体１０だけを取り除くだけでよいため、バーンイン試験に要する手間と時間を短縮することできる。
【０１１５】
なお、本発明における検査装置および検査方法は、バーンイン試験に限られるものではない。例えばバーンイン試験終了後に行なわれる最終動作試験（ファイナルテスト）に適用することもできる。すなわち、各半導体１０を半導体搬送トレイ４０に収納した状態で最終動作確認試験を行うようにすれば、この試験に合格した半導体１０だけを前記半導体搬送トレイ４０に収納した状態でそのままパソコン製造メーカーなどに向けて出荷することが可能となる。
【０１１６】
このため、専門の試験業者（バーンイン試験の試験業者）は、半導体製造メーカーから購入した半導体を半導体搬送トレイから一度も取り出すことなくパソコン製造メーカーに向けて出荷することが可能となるため、半導体の装填作業など手間と時間がかかる煩雑な作業を行う必要がなくなり、極めて高い効率でバーンイン試験やその後の最終動作試験を行うことができる。
【０１１７】
しかも図１４に示すように、本願発明の半導体搬送トレイ４０は半導体の製造メーカー→半導体の試験業者→パソコン製造メーカー→半導体の製造メーカーのサイクルで連続的に利用することが可能である。
【０１１８】
すなわち、パソコン製造メーカーで使用済みのとなった前記半導体搬送トレイ４０は、再び半導体の製造メーカーに戻すことが可能となるため、半導体搬送トレイ４０を効率良く再利用することができる。
【０１１９】
またウェハから切り出したベアチップをパッケージ化して半導体とした後、上記バーンイン試験を経て不良の半導体を排除し、良品の半導体のみを出荷させるようにすることにより、試験で合格した半導体のみを出荷することができるため、このような一連の製造方法で製造される半導体の歩留りを高めることが可能となる。
【０１２０】
なお、上記実施の形態では、半導体としてベアチップが搭載されたＩＣパッケージの場合について説明したが、本発明はこれに限られるものではなく、ベアチップ自体を前記半導体搬送トレイに収納して検査するようにしたものであってもよい。
【０１２１】
また、上記実施の形態では、中継基板２９は着脱自在であることを前提として、弾性接点３３を有する上側接点シート３０と、同じく弾性接点３３を有する下側接点シート３１と、これらの間に設けられた基材３２とで構成されるものとして説明したが、前記中継基板２９を着脱自在としなくてもよい場合には、弾性接点３３を前記ベース基板２２Ａの多数の接点電極２６にそれぞれ設ける構成とすることができる。この場合には、前記中継基板２９を不要とすることができる。
【０１２２】
また中継基板２９を用いる場合であっても、前記下側接点シート３１においては前記弾性接点３３の代わりに凸状のバンプ電極を設け、ベース基板２２Ａ上の接点電極２６と前記バンプ電極とがそれぞれ半田付けされる構成とすることも可能である。ただし、この場合であっても、表面側となる上側接点シート３０は弾性接点３３を有し、半導体１０側の凸状接触電極１１とは弾性的に接続される構成が好ましい。
【図面の簡単な説明】
【０１２３】
【図１】バーンイン試験装置の斜視図、
【図２】バーンイン試験装置内に組み込まれるバーンインボードと半導体搬送トレイの第１の実施の形態を示す分解斜視図、
【図３】バーンインボードに組み込まれる中継基板を示す分解斜視図、
【図４】弾性接点の実施の形態としてスパイラル接触子の全体構造を示す拡大側面図、
【図５】図３に示す中継基板の部分断面図、
【図６】図２のａ−ｂ−ｃ線で切断した状態を示す半導体搬送トレイの部分斜視図、
【図７】バーンインボードを構成するハウジングと蓋体とからなる保持機構（トレイホルダ）の一例を示す断面図、
【図８Ａ】半導体を収納する前の状態を示すバーンインボードの部分断面図、
【図８Ｂ】図８Ａを部分的に拡大して示す断面図、
【図９】半導体を収納した後の状態を示すバーンインボードの部分断面図、
【図１０Ａ】バーンイン試験装置内に組み込まれるバーンインボードと半導体搬送トレイの第２の実施の形態を示す分解斜視図、
【図１０Ｂ】図１０Ａに示すバーンインボードの部分断面図、
【図１１】第３の実施の形態としての半導体搬送トレイを示す図６同様の部分斜視図、
【図１２Ａ】第３の実施の形態としての半導体搬送トレイの部分拡大断面図であり、半導体を装着する前の状態、
【図１２Ｂ】第３の実施の形態としての半導体搬送トレイの部分拡大断面図であり、半導体を装着した後の状態、
【図１３】一つの半導体を拡大して示す部分拡大断面図、
【図１４】半導体搬送トレイの再利用のサイクルを説明するための図、
【図１５】従来におけるバーンインボードの部分断面図、
【符号の説明】
【０１２４】
１０  半導体（ＩＣパッケージ）
１１  凸状接触電極
１１ａ  位置決め用の凸状接触電極
２０  バーンイン試験装置
２２  バーンインボード
２２Ａ  ベース基板
２２Ｂ  挿入凸部
２５  ハウジング（保持手段、トレイホルダ）
２６  接点電極
２７  収納部
２８  位置決ピン
２９  中継基板
２９Ａ  小型の中継基板
３０  上側接点シート
３１  下側接点シート
３２  基材
３３  弾性接点
３３Ａ  スパイラル接触子
３３ａ  基部
３３ｂ  弾性変形部
３３ｃ  先端部
３５  樹脂シート
４０，４０Ａ，４０Ｂ，４０Ｃ  半導体搬送トレイ
４１  受容部
４１ａ  底面（半導体保持部）
４１ｄ  保持穴
４５  ガイド板（半導体保持部）
４５ａ  保持穴
４６  開口部
４７  支持片（半導体保持部）
４７ａ  保持穴
５０  蓋体（保持手段、トレイホルダ）
５１  押圧部
６０  バーンインボード
６１  ベース基板
６１Ａ  第１の領域
６１Ｂ  第２の領域
６２  挿入凸部
７０  蓋体
７３  押圧部
７４  凸状リブ
【図１】
2006292727.tif 000003
【図２】
2006292727.tif 000004
【図３】
2006292727.tif 000005
【図４】
2006292727.tif 000006
【図５】
2006292727.tif 000007
【図６】
2006292727.tif 000008
【図７】
2006292727.tif 000009
【図８Ａ】
2006292727.tif 000010
【図８Ｂ】
2006292727.tif 000011
【図９】
2006292727.tif 000012
【図１０Ａ】
2006292727.tif 000013
【図１０Ｂ】
2006292727.tif 000014
【図１１】
2006292727.tif 000015
【図１２Ａ】
2006292727.tif 000016
【図１２Ｂ】
2006292727.tif 000017
【図１３】
2006292727.tif 000018
【図１４】
2006292727.tif 000019
【図１５】
2006292727.tif 000020