(57)【要約】【課題】回路内の信号伝播経路の遅延故障を適切に検出する試験装置を提供する。【解決手段】信号伝播経路上に接続された論理素子のしきい値電圧を設定するしきい値電圧設定部と、しきい値電圧設定部により第１のしきい値電圧が設定された状態および第２のしきい値電圧が設定された状態のそれぞれにおいて、信号伝播経路上の論理素子を動作させる試験信号を被試験デバイスに供給する試験信号供給部と、第１のしきい値電圧が設定された状態で論理素子を動作させた場合における被試験デバイスの消費電流である第１の動作電流と、第２のしきい値電圧が設定された状態で論理素子を動作させた場合における被試験デバイスの消費電流である第２の動作電流とをそれぞれ測定する電流測定部と、第１の動作電流および第２の動作電流に基づいて、信号伝播経路の良否を判定する良否判定部とを備える試験装置を提供する。【選択図】図１
2006292571.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイス内の信号伝播経路の遅延故障の有無を試験する試験装置であって、
前記信号伝播経路上に接続された論理素子のしきい値電圧を設定するしきい値電圧設定部と、
前記しきい値電圧設定部により第１の前記しきい値電圧が設定された状態および第２の前記しきい値電圧が設定された状態のそれぞれにおいて、前記信号伝播経路上の前記論理素子を動作させる試験信号を前記被試験デバイスに供給する試験信号供給部と、
前記第１のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第１の動作電流と、前記第２のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第２の動作電流とをそれぞれ測定する電流測定部と、
前記第１の動作電流および前記第２の動作電流に基づいて、前記信号伝播経路の良否を判定する良否判定部と
を備える試験装置。
【請求項２】
前記しきい値電圧設定部は、前記論理素子に含まれるＦＥＴ（電界効果トランジスタ）のサブストレート電圧を異なる値に設定することにより、前記論理素子のしきい値電圧を異なる値に設定する請求項１に記載の試験装置。
【請求項３】
前記しきい値電圧設定部は、前記論理素子に入力される信号のレベル電圧および前記しきい値電圧の差の絶対値がより大きい前記第１のしきい値電圧およびより小さい前記第２のしきい値電圧を設定し、
前記良否判定部は、前記第２の動作電流から前記第１の動作電流を減じた差が予め定められた基準値を超える場合に、前記信号伝播経路が不良であると判定する
請求項１に記載の試験装置。
【請求項４】
前記しきい値電圧設定部は、前記被試験デバイスの通常動作時における前記第１のしきい値電圧と、前記論理素子に入力される信号のレベル電圧および前記しきい値電圧の差の絶対値が通常動作時より大きい前記第２のしきい値電圧を設定する請求項３に記載の試験装置。
【請求項５】
前記電流測定部は、前記第１のしきい値電圧が設定された状態で前記論理素子を動作させない場合における前記被試験デバイスの消費電流である第１の静止電流と、前記第２のしきい値電圧が設定された状態で前記論理素子を動作させない場合における前記被試験デバイスの消費電流である第２の静止電流とを更に測定し、
前記良否判定部は、前記第１の動作電流から前記第１の静止電流を減じた第１の差分電流と、前記第２の動作電流から前記第２の静止電流を減じた第２の差分電流との差に基づいて、前記信号伝播経路の良否を判定する
請求項１に記載の試験装置。
【請求項６】
前記しきい値電圧設定部は、前記論理素子に入力される信号のレベル電圧および前記しきい値電圧の差の絶対値がより大きい前記第１のしきい値電圧およびより小さい前記第２のしきい値電圧を設定し、
前記良否判定部は、前記第２の差分電流から前記第１の差分電流を減じた差が予め定められた基準値を超える場合に、前記信号伝播経路が不良であると判定する
請求項５に記載の試験装置。
【請求項７】
前記試験信号供給部は、第１の周波数で前記論理素子を動作させる前記試験信号を前記被試験デバイスに供給し、
前記しきい値電圧設定部は、第２の周波数で前記しきい値電圧を変動させ、
前記良否判定部は、前記被試験デバイスの消費電流の変動における第２の周波数に基づく周波数成分の振幅に基づいて、前記信号伝播経路の良否を判定する
請求項１に記載の試験装置。
【請求項８】
前記良否判定部は、前記被試験デバイスの消費電流の変動における、第１の周波数に第２の周波数を加えた周波数成分の振幅、および第１の周波数から第２の周波数を減じた周波数成分の振幅の少なくとも１つに基づいて、前記信号伝播経路の良否を判定する
請求項７に記載の試験装置。
【請求項９】
前記しきい値電圧設定部は、前記被試験デバイス内の複数の前記信号伝播経路に対応して設けられた複数の前記論理素子のそれぞれの前記しきい値電圧を、互いに異なる前記第２の周波数で変動させ、
前記良否判定部は、前記被試験デバイスの消費電流の変動の周波数スペクトラムにおける一の周波数成分が予め定められた基準値より大きい場合に、前記複数の信号伝播経路のうち、前記第１の周波数と当該信号伝播経路に対応する前記論理素子のしきい値電圧を変動させた前記第２の周波数との和、または、前記第１の周波数から当該第２の周波数を減じた差の周波数が当該周波数成分の周波数となる前記信号伝播経路が不良であると判定する
請求項７に記載の試験装置。
【請求項１０】
被試験デバイス内の信号伝播経路の遅延故障の有無を試験する試験方法であって、
前記信号伝播経路上に接続された論理素子のしきい値電圧を設定するしきい値電圧設定段階と、
前記しきい値電圧設定段階により第１の前記しきい値電圧が設定された状態および第２の前記しきい値電圧が設定された状態のそれぞれにおいて、前記信号伝播経路上の前記論理素子を動作させる試験信号を前記被試験デバイスに供給する試験信号供給段階と、
前記第１のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第１の動作電流と、前記第２のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第２の動作電流とをそれぞれ測定する電流測定段階と、
前記第１の動作電流および前記第２の動作電流に基づいて、前記信号伝播経路の良否を判定する良否判定段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置及び試験方法に関する。特に本発明は、回路の遅延故障を検出するための試験装置及び試験方法に関する。
【背景技術】
【０００２】
近年ＬＳＩの微細化に伴い、ＬＳＩ内の論理素子の小型化が進んでいる。これに伴い論理素子の駆動能力が減少する結果、論理素子の遅延故障が大きな故障要因となってきている。
非特許文献１から４は、このような遅延故障の有無をスキャン試験により試験するために、あるサイクルと次のサイクルのテストパターンを高速に切り替えるスキャン方式を開示する。非特許文献１から４によれば、隣接するクロック（ダブルクロック）のクロック間隔を制御して正しく回路が動作するか否かを試験することにより、回路が規定の遅延時間内で動作するか否かを検出することができる。
【非特許文献１】J.P.Hurst, N.Kanopoulos、"Flip-Flop Sharing in Standard Scan Path to Enhance Delay Fault Testing of Sequential Circuits"、Asian Test Symposium 1995、IEEE、１９９５年１１月２３日、p.346-352
【非特許文献２】K.Hatayama,M.Ikeda,M.Takakura,S.Uchiyama,Y.Sakamoto、"Application of a Design for Delay Testability Approach to High Speed Logic LSIs"、Asian Test Symposium 1997、IEEE、１９９７年１１月１７日、p.112-115
【非特許文献３】N.A.Touba,E.J.McCluskey、"Applying Two-Pattern Tests Using Scan-Mapping"、IEEE VLSI Test Symposium 1996、IEEE、１９９６年４月２８日、p.393-397
【非特許文献４】Eric MacDonald, N.A. Touba、"Delay Testing of SOI Circuits: Challenges with the History Effect"、International Test Conference 1999、IEEE、１９９９年９月２７日、p.269-275
【非特許文献５】水野弘之、「ＣＭＯＳ  ＬＳＩの低電圧・高速化に伴うリーク電流増加とその削減技術」、電子情報通信学会論文誌、電子情報通信学会、２０００年１０月、Ｖｏｌ．Ｊ８３−Ｃ、Ｎｏ．１０、ｐｐ．９２６−９３５
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のダブルクロックを用いた試験においては、クロック間隔を制御することにより遅延故障を検出するが、クロック間隔の設定精度に限界がある。このため、微少な遅延故障の検出は困難である。
【０００４】
また、上記のダブルクロックを用いた試験においては、回路の遅延時間の絶対値を測定し、この絶対値に基づいてＬＳＩの良否を判定する。したがって、測定した遅延の要因が、プロセスのばらつき又は論理素子自体の遅延故障のいずれかを判断することができない。
【０００５】
そこで本発明は、上記の課題を解決することのできる試験装置及び試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００６】
本発明の第１の形態によると、被試験デバイス内の信号伝播経路の遅延故障の有無を試験する試験装置であって、前記信号伝播経路上に接続された論理素子のしきい値電圧を設定するしきい値電圧設定部と、前記しきい値電圧設定部により第１の前記しきい値電圧が設定された状態および第２の前記しきい値電圧が設定された状態のそれぞれにおいて、前記信号伝播経路上の前記論理素子を動作させる試験信号を前記被試験デバイスに供給する試験信号供給部と、前記第１のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第１の動作電流と、前記第２のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第２の動作電流とをそれぞれ測定する電流測定部と、前記第１の動作電流および前記第２の動作電流に基づいて、前記信号伝播経路の良否を判定する良否判定部とを備える試験装置を提供する。
【０００７】
前記しきい値電圧設定部は、前記論理素子に含まれるＦＥＴ（電界効果トランジスタ）のサブストレート電圧を異なる値に設定することにより、前記論理素子のしきい値電圧を異なる値に設定してもよい。
【０００８】
前記しきい値電圧設定部は、前記論理素子に入力される信号のレベル電圧および前記しきい値電圧の差の絶対値がより大きい前記第１のしきい値電圧およびより小さい前記第２のしきい値電圧を設定し、前記良否判定部は、前記第２の動作電流から前記第１の動作電流を減じた差が予め定められた基準値を超える場合に、前記信号伝播経路が不良であると判定してもよい。
【０００９】
前記しきい値電圧設定部は、前記被試験デバイスの通常動作時における前記第１のしきい値電圧と、前記論理素子に入力される信号のレベル電圧および前記しきい値電圧の差の絶対値が通常動作時より大きい前記第２のしきい値電圧を設定してもよい。これに代えて、前記しきい値電圧設定部は、前記被試験デバイスの通常動作時における前記第２のしきい値電圧と、前記論理素子に入力される信号のレベル電圧および前記しきい値電圧の差の絶対値が通常動作時より大きい前記第１のしきい値電圧を設定してもよい。
【００１０】
前記電流測定部は、前記第１のしきい値電圧が設定された状態で前記論理素子を動作させない場合における前記被試験デバイスの消費電流である第１の静止電流と、前記第２のしきい値電圧が設定された状態で前記論理素子を動作させない場合における前記被試験デバイスの消費電流である第２の静止電流とを更に測定し、前記良否判定部は、前記第１の動作電流から前記第１の静止電流を減じた第１の差分電流と、前記第２の動作電流から前記第２の静止電流を減じた第２の差分電流との差に基づいて、前記信号伝播経路の良否を判定してもよい。
【００１１】
前記しきい値電圧設定部は、前記論理素子に入力される信号のレベル電圧および前記しきい値電圧の差の絶対値がより大きい前記第１のしきい値電圧およびより小さい前記第２のしきい値電圧を設定し、前記良否判定部は、前記第２の差分電流から前記第１の差分電流を減じた差が予め定められた基準値を超える場合に、前記信号伝播経路が不良であると判定してもよい。
【００１２】
前記試験信号供給部は、第１の周波数で前記論理素子を動作させる前記試験信号を前記被試験デバイスに供給し、前記しきい値電圧設定部は、第２の周波数で前記しきい値電圧を変動させ、前記良否判定部は、前記被試験デバイスの消費電流の変動における第２の周波数に基づく周波数成分の振幅に基づいて、前記信号伝播経路の良否を判定してもよい。
【００１３】
前記良否判定部は、前記被試験デバイスの消費電流の変動における、第１の周波数に第２の周波数を加えた周波数成分の振幅、および第１の周波数から第２の周波数を減じた周波数成分の振幅の少なくとも１つに基づいて、前記信号伝播経路の良否を判定してもよい。
【００１４】
前記しきい値電圧設定部は、前記被試験デバイス内の複数の前記信号伝播経路に対応して設けられた複数の前記論理素子のそれぞれの前記しきい値電圧を、互いに異なる前記第２の周波数で変動させ、前記良否判定部は、前記被試験デバイスの消費電流の変動の周波数スペクトラムにおける一の周波数成分が予め定められた基準値より大きい場合に、前記複数の信号伝播経路のうち、前記第１の周波数と当該信号伝播経路に対応する前記論理素子のしきい値電圧を変動させた前記第２の周波数との和、または、前記第１の周波数から当該第２の周波数を減じた差の周波数が当該周波数成分の周波数となる前記信号伝播経路が不良であると判定してもよい。
【００１５】
本発明の第２の形態によると、被試験デバイス内の信号伝播経路の遅延故障の有無を試験する試験方法であって、前記信号伝播経路上に接続された論理素子のしきい値電圧を設定するしきい値電圧設定段階と、前記しきい値電圧設定段階により第１の前記しきい値電圧が設定された状態および第２の前記しきい値電圧が設定された状態のそれぞれにおいて、前記信号伝播経路上の前記論理素子を動作させる試験信号を前記被試験デバイスに供給する試験信号供給段階と、前記第１のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第１の動作電流と、前記第２のしきい値電圧が設定された状態で前記論理素子を動作させた場合における前記被試験デバイスの消費電流である第２の動作電流とをそれぞれ測定する電流測定段階と、前記第１の動作電流および前記第２の動作電流に基づいて、前記信号伝播経路の良否を判定する良否判定段階とを備える試験方法を提供する。
【００１６】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１７】
本発明によれば、回路内の信号伝播経路の遅延故障を適切に検出することができる。
【発明を実施するための最良の形態】
【００１８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１９】
図１は、本発明の実施形態に係る試験装置１０の構成をＤＵＴ１００と共に示す。ＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：被試験デバイス）１００は、一例としてＩＣまたはＬＳＩ等であり、内部に複数の論理素子と、論理素子または入出力端子間を接続する複数の信号伝送経路とを有する。試験装置１０は、ＤＵＴ１００内の信号伝播経路の遅延故障の有無を試験し不良を検出する。本実施形態に係る試験装置１０は、信号伝送経路上の論理素子のしきい値電圧を変動させた場合におけるＤＵＴ１００の動作電流の変動に基づいて、当該信号伝送経路の遅延故障の有無を試験する。試験装置１０は、電源１１０と、しきい値電圧設定部１２０と、試験信号供給部１２５と、電流測定部１５０と、良否判定部１６０とを備える。
【００２０】
電源１１０は、ＤＵＴ１００に供給する電源電圧Ｖｄｄを出力する。しきい値電圧設定部１２０は、ＤＵＴ１００内部の信号伝送経路上に接続された論理素子のしきい値電圧を設定する。本実施形態において、しきい値電圧設定部１２０は、ＤＵＴ１００内の論理素子に含まれるＦＥＴ（電界効果トランジスタ）の基板電圧、すなわちサブストレート電圧を異なる設定することにより、論理素子のしきい値電圧を異なる値に設定する。
【００２１】
本実施形態に係るしきい値電圧設定部１２０は、論理素子に含まれるＦＥＴのサブストレート電圧を第１のサブストレート電圧に設定することにより、論理素子内のＦＥＴに第１のしきい値電圧を設定する。また、しきい値電圧設定部１２０は、論理素子に含まれるＦＥＴのサブストレート電圧を第２のサブストレート電圧に設定することにより、論理素子内のＦＥＴに第２のしきい値電圧を設定する。
【００２２】
本実施形態に係るしきい値電圧設定部１２０は、ＦＥＴのサブストレート電圧を、回路の通常動作時に用いる第１のサブストレート電圧に設定することにより、ＦＥＴの通常動作時と同一の第１のしきい値電圧を設定する。またしきい値電圧設定部１２０は、ＦＥＴのサブストレート電圧を、回路の通常動作時における当該サブストレート電圧と異なる第２のサブストレート電圧に設定することにより、ＦＥＴに通常動作時と異なる第２のしきい値電圧を設定する。
【００２３】
以上に代えて、しきい値電圧設定部１２０は、ＦＥＴのサブストレート電圧を、回路の通常動作時における当該サブストレート電圧と異なる第１のサブストレート電圧に設定することにより、ＦＥＴに通常動作時と異なる第１のしきい値電圧を設定してもよい。そして、ＦＥＴのサブストレート電圧を、回路の通常動作時に用いる第２のサブストレート電圧に設定することにより、ＦＥＴに通常動作時と同一の第２のしきい値電圧を設定してもよい。
また、第１のサブストレート電圧及び第２のサブストレート電圧は、回路の通常動作時に用いる電圧と異なっていてもよい。
【００２４】
試験信号供給部１２５は、ＤＵＴ１００の内部状態を設定し、または、ＤＵＴ１００を動作させるための試験信号をＤＵＴ１００の信号端子へ供給する。試験信号供給部１２５は、試験パターン発生部１３０と、スキャンパターン発生部１４０とを備える。試験パターン発生部１３０は、ＤＵＴ１００内の各パスのうち試験対象となる被試験パスを試験するための試験パターンである設定ベクトルを発生し、試験信号としてＤＵＴ１００の信号端子に供給する。これにより試験パターン発生部１３０は、当該被試験パスの試験が可能な状態にＤＵＴ１００を設定する。また、試験パターン発生部１３０は、しきい値電圧設定部１２０により第１のしきい値電圧が設定された状態および第２のしきい値電圧が設定された状態のそれぞれにおいて、被試験パスに含まれる信号伝送経路上の論理素子を動作させる試験信号をＤＵＴ１００に供給する。
【００２５】
スキャンパターン発生部１４０は、遅延故障の試験に用いるスキャンパターンを発生し、ＤＵＴ１００のスキャン端子に供給する。これによりスキャンパターン発生部１４０は、試験パターン発生部１３０による設定ベクトルの供給と併せ、被試験パスの試験が可能な状態にＤＵＴ１００を設定する。
【００２６】
電流測定部１５０は、電源１１０からＤＵＴ１００へ供給された電流を測定することにより、ＤＵＴ１００の消費電流を測定する。本実施形態に係る電流測定部１５０は、第１のしきい値電圧が設定された状態で信号伝播経路上の論理素子を動作させた場合におけるＤＵＴ１００の消費電流である第１の動作電流と、第２のしきい値電圧が設定された状態で信号伝播経路上の論理素子を動作させた場合におけるＤＵＴ１００の消費電流である第２の動作電流とをそれぞれ測定する。
【００２７】
良否判定部１６０は、第１の動作電流および第２の動作電流に基づいて、試験対象の信号伝送経路の良否を判定する。
【００２８】
図２は、本発明の実施形態に係るＤＵＴ１００の構成の一例を示す。ＤＵＴ１００は、複数のフリップフロップ（ＦＦ２００、ＦＦ２１０等）と、前段のＦＦと後段のＦＦとの間に設けられた複数の組み合わせ回路とを有する。本実施形態においては、ＤＵＴ１００内の複数の論理パスを代表して、ＦＦ２００と、ＦＦ２１０と、ＦＦ２００及びＦＦ２１０の間に設けられた回路２２０とを有する論理パスについて試験する場合について示す。特に、当該論理パスにおいて、縦続接続された前段論理素子２３０および後段論理素子２４０の間の信号伝播経路２３５を試験する場合について説明する。
【００２９】
ＦＦ２００は、入力Ｄｉのレベル電圧をクロック信号ＣＬＫ１の立ち上がりタイミングで取り込み、出力Ｄｏとして出力する。ＦＦ２１０は、入力Ｄｉのレベル電圧をクロック信号ＣＬＫ２の立ち上がりタイミングで取り込み、出力Ｄｏとして出力する。
【００３０】
回路２２０は、ＦＦ２００から入力された信号Ｄｏに基づくレベル電圧をＦＦ２１０の端子Ｄｉに入力する組み合わせ回路である。より具体的には、ＦＦ２００から入力された信号に基づいて、所望の論理演算等を行い、論理演算等の結果の論理値を示すレベル電圧をＦＦ２１０へ出力する。
【００３１】
回路２２０は、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＥＸＯＲ、及びＮＯＴ等の論理素子が縦続接続された構造をとる。本図の例においては、回路２２０は、ＦＦ２００からＦＦ２１０に至る論理パス上に、第１のレベル電圧（例えば論理値Ｈを示す電圧）又は第２のレベル電圧（例えば論理値Ｌを示す電圧）を出力する前段論理素子２３０と、信号伝播経路２３５を介して前段論理素子２３０の後段に接続され、前段論理素子２３０の出力信号を入力する後段論理素子２４０とを含む。
【００３２】
前段論理素子２３０は、前段Ｐチャネル型ＦＥＴ２５０と、前段Ｎチャネル型ＦＥＴ２６０とを含む。前段Ｐチャネル型ＦＥＴ２５０は、ソースが出力信号に対して電圧源側に接続され、ドレインがソースに対して出力信号側に接続されるＭＯＳ型ＦＥＴである。前段Ｎチャネル型ＦＥＴ２６０は、ソースが出力信号に対してグランド側に接続され、ドレインがソースに対して出力信号側に接続されるＭＯＳ型ＦＥＴである。本実施形態に係る前段論理素子２３０は、インバータとして機能する。なお、前段論理素子２３０は、前段Ｐチャネル型ＦＥＴ２５０と電圧源との間又は前段Ｐチャネル型ＦＥＴ２５０と出力信号との間に直列に接続された１又は複数のＰチャネル型ＦＥＴを更に含んでもよく、前段Ｎチャネル型ＦＥＴ２６０とグランドとの間又は前段Ｎチャネル型ＦＥＴ２６０と出力信号との間に直列に接続された１又は複数のＮチャネル型ＦＥＴを更に含んでもよい。この場合、前段論理素子２３０は、例えばＡＮＤ、ＮＡＮＤ、ＮＯＲ、ＯＲ、又はＥＸＯＲ等の論理素子として機能する。
【００３３】
後段論理素子２４０は、前段論理素子２３０の出力信号をゲート端子に入力し、当該出力信号の電圧がしきい値電圧より大きい場合及び小さい場合で異なるレベル電圧を出力する後段Ｐチャネル型ＦＥＴ２７０及び後段Ｎチャネル型ＦＥＴ２８０を有する。後段論理素子２４０は、前段論理素子２３０と同様の構成を有し、前段Ｐチャネル型ＦＥＴ２５０は後段Ｐチャネル型ＦＥＴ２７０に、前段Ｎチャネル型ＦＥＴ２６０は後段Ｎチャネル型ＦＥＴ２８０にそれぞれ対応するため、以下相違点を除き説明を省略する。
【００３４】
図３は、本発明の実施形態に係るＤＵＴ１００の動作を示す。図３（ａ）は、信号伝播経路２３５が正常な場合において後段論理素子２４０が受け取る信号の電圧Ｖｂを示す。
【００３５】
まず、後段Ｐチャネル型ＦＥＴ２７０のしきい値電圧を第１のポジ側しきい値電圧Ｖｔｈ１（Ｈ）とし、後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧を第１のネガ側しきい値電圧Ｖｔｈ１（Ｌ）とした場合において、電圧ＶｂがＨレベルを示す電圧ＶＨからＬレベルを示す電圧ＶＬへと立ち下がる場合の動作を示す。ここで、前段論理素子２３０に入力される電圧ＶａがＬレベルからＨレベルに変化した場合に、前段論理素子２３０の出力信号の電圧ＶｂはＨレベルからＬレベルへと立ち下がる。
【００３６】
この過程において、電圧Ｖｂが後段Ｐチャネル型ＦＥＴ２７０のしきい値電圧Ｖｔｈ１（Ｈ）より小さくなると、後段Ｐチャネル型ＦＥＴ２７０はＯＦＦからＯＮに切り替わる（時刻Ｔ２）。この結果、後段論理素子２４０の出力の電圧ＶｃはＶＬからＶＨへ変化し始める。そして、電圧Ｖｂが後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧Ｖｔｈ１（Ｌ）より小さくなると、後段Ｎチャネル型ＦＥＴ２８０はＯＮからＯＦＦに切り替わり、電圧ＶｃはＶＨとなる（時刻Ｔ３）。したがって、時刻Ｔ２から時刻Ｔ３までの間は後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０が共にＯＮとなり、電源ＶｄｄからグランドＶｓｓへと貫通電流が流れる。
【００３７】
次に、電圧ＶｂがＬレベルを示す電圧ＶＬからＨレベルを示す電圧ＶＨへと立ち上がる場合の動作を示す。前段論理素子２３０に入力される電圧ＶａがＨレベルからＬレベルに変化した場合に、前段論理素子２３０の出力信号の電圧ＶｂはＬレベルからＨレベルへと立ち上がる。
【００３８】
この過程において、電圧Ｖｂが後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧Ｖｔｈ１（Ｌ）より大きくなると、後段Ｎチャネル型ＦＥＴ２８０はＯＦＦからＯＮに切り替わる（時刻Ｔ２）。この結果、後段論理素子２４０の出力の電圧ＶｃはＶＨからＶＬへ変化し始める。そして、電圧Ｖｂが後段Ｐチャネル型ＦＥＴ２７０のしきい値電圧Ｖｔｈ１（Ｈ）より大きくなると、後段Ｐチャネル型ＦＥＴ２７０はＯＮからＯＦＦに切り替わり、電圧ＶｃはＶＬとなる（時刻Ｔ３）。したがって、電圧Ｖｂが立ち下がる場合と同様に、時刻Ｔ２から時刻Ｔ３までの時間ｔ２の間は後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０が共にＯＮとなり、電源ＶｄｄからグランドＶＳＳへと貫通電流が流れる。
【００３９】
以上において、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧を、第１のポジ側しきい値電圧Ｖｔｈ１（Ｈ）および第１のネガ側しきい値電圧Ｖｔｈ１（Ｌ）より低い第２のポジ側しきい値電圧Ｖｔｈ２（Ｈ）および第２のネガ側しきい値電圧Ｖｔｈ２（Ｌ）に設定すると、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０は、時刻Ｔ１からＴ４までの時間ｔ１（＞ｔ２）の間共にＯＮとなる。ここで、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧をより低い値に設定するとは、後段論理素子２４０に入力される信号のレベル電圧ＶＨおよびしきい値電圧の差の絶対値が第１のポジ側しきい値電圧Ｖｔｈ１（Ｈ）より小さい第２のポジ側しきい値電圧Ｖｔｈ２（Ｈ）を後段Ｐチャネル型ＦＥＴ２７０に設定し、後段論理素子２４０に入力される信号のレベル電圧ＶＬおよびしきい値電圧の差の絶対値が第１のネガ側しきい値電圧Ｖｔｈ１（Ｌ）より小さい第２のネガ側しきい値電圧Ｖｔｈ２（Ｌ）を後段Ｎチャネル型ＦＥＴ２８０に設定することをいう。
【００４０】
このように、しきい値電圧をＨレベルおよびＬレベルにより近い値に設定すると、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０に貫通電流が流れる時間がやや長くなる。しかし、通常時に後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０に貫通電流が流れる時間は一例として数十ｐｓ程度であり、しきい値電圧の変化に伴う貫通電流が流れる時間の変化量は小さい。したがって、第１のしきい値電圧Ｖｔｈ１（Ｈ）およびＶｔｈ１（Ｌ）が設定された状態において電流測定部１５０により測定される第１の動作電流と、第２のしきい値電圧Ｖｔｈ２（Ｈ）およびＶｔｈ２（Ｌ）が設定された状態において電流測定部１５０により測定される第２の動作電流との差は比較的小さい。
【００４１】
図３（ｂ）は、信号伝播経路２３５に遅延故障が存在する場合において後段論理素子２４０が受け取る信号の電圧Ｖｂを示す。信号伝播経路２３５に遅延故障が存在する場合、後段論理素子２４０が受け取る電圧Ｖｂの立ち上がりおよび立ち下がり波形は、正常時より緩やかとなる。この結果、第１のポジ側しきい値電圧Ｖｔｈ１（Ｈ）および第１のネガ側しきい値電圧Ｖｔｈ１（Ｌ）を設定した場合において後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０に貫通電流が流れる時間ｔ１’は、正常時の時間ｔ１と比較し長くなる。同様に、第２のポジ側しきい値電圧Ｖｔｈ２（Ｈ）および第２のネガ側しきい値電圧Ｖｔｈ２（Ｌ）を設定した場合において後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０に貫通電流が流れる時間ｔ２’も、正常時の時間ｔ２と比較し長くなる。
【００４２】
遅延故障が存在する場合、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０に貫通電流が流れる時間は、一例として数ｎｓ以上となるから、しきい値電圧の変化に伴い貫通電流が流れる時間が正常時と比較し非常に大きく変化する。したがって、電流測定部１５０により測定される第１の動作電流および第２の動作電流の差が正常時と比較し大きくなる。
【００４３】
以上に示した遅延故障の特徴を利用して、良否判定部１６０は、第２の動作電流から第１の動作電流を減じた差が予め定められた基準値を超える場合に、試験対象の信号伝送経路が不良であると判定する。これにより試験装置１０は、ダブルクロック等により遅延時間を測定するのに代えて、ＤＵＴ１００の消費電流を測定することにより、遅延故障を適切に検出することができる。
【００４４】
図４は、本発明の実施形態に係る試験装置１０の動作フローを示す。
まず、試験装置１０は、良否判定の精度を高めることを目的として、第１および第２のしきい値電圧を設定した場合について、試験対象の信号伝播経路２３５上に接続された後段論理素子２４０が動作していない場合におけるＤＵＴ１００の消費電流を、第１および第２の静止電流としてそれぞれ測定する。より具体的には、試験信号供給部１２５は、ＤＵＴ１００を静止電流を測定するための内部状態に遷移させる試験パターン及び／又はスキャンパターンに基づく試験信号をＤＵＴ１００に印加する（Ｓ４００）。これにより、ＤＵＴ１００は、後段論理素子２４０を動作させない状態に遷移する。
【００４５】
次に、しきい値電圧設定部１２０は、ＤＵＴ１００に供給するＰチャネル側のサブストレート電圧ＶＢＢｐおよびＮチャネル側のサブストレート電圧ＶＢＢｎを、第１のＰチャネル側のサブストレート電圧ＶＢＢｐ１および第１のＮチャネル側のサブストレート電圧ＶＢＢｎ１に設定する（Ｓ４０５）。これにより、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧は、第１のポジ側しきい値電圧Ｖｔｈ１（Ｈ）および第１のネガ側しきい値電圧Ｖｔｈ１（Ｌ）に設定される。ここでしきい値電圧設定部１２０は、第１のしきい値電圧として、ＤＵＴ１００の通常動作時におけるしきい値電圧を設定してよい。これに代えて、しきい値電圧設定部１２０は、第１のしきい値電圧として、後段論理素子２４０に入力される信号のレベル電圧およびしきい値電圧の差の絶対値が通常動作時より小さいしきい値電圧を設定してもよい。そして、電流測定部１５０は、しきい値電圧設定部１２０により第１のしきい値電圧が設定された状態で、後段論理素子２４０を動作させない場合におけるＤＵＴ１００の消費電流である第１の静止電流Ｉｄｄｑ１を測定する（Ｓ４１０）。
【００４６】
次に、しきい値電圧設定部１２０は、ＤＵＴ１００に供給するＰチャネル側のサブストレート電圧ＶＢＢｐおよびＮチャネル側のサブストレート電圧ＶＢＢｎを、第２のＰチャネル側のサブストレート電圧ＶＢＢｐ２および第２のＮチャネル側のサブストレート電圧ＶＢＢｎ２に設定する（Ｓ４１５）。これにより、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧は、第２のポジ側しきい値電圧Ｖｔｈ２（Ｈ）および第２のネガ側しきい値電圧Ｖｔｈ２（Ｌ）に設定される。ここでしきい値電圧設定部１２０は、第２のしきい値電圧として、後段論理素子２４０に入力される信号のレベル電圧およびしきい値電圧の差の絶対値が通常動作時より小さい第２のしきい値電圧を設定してよい。これに代えて、しきい値電圧設定部１２０は、第２のしきい値電圧として、ＤＵＴ１００の通常動作時におけるしきい値電圧を設定してもよい。そして、電流測定部１５０は、しきい値電圧設定部１２０により第２のしきい値電圧が設定された状態で、後段論理素子２４０を動作させない場合におけるＤＵＴ１００の消費電流である第２の静止電流Ｉｄｄｑ２を測定する（Ｓ４１０）。
【００４７】
次に、試験装置１０は、第１および第２のしきい値電圧を設定した場合のそれぞれについて、試験対象の信号伝播経路２３５上に接続された後段論理素子２４０を動作させた場合におけるＤＵＴ１００の消費電流を、第１および第２の動作電流としてそれぞれ測定する。より具体的には、試験信号供給部１２５は、ＤＵＴ１００を動作電流を測定するための内部状態に遷移させる試験パターン及び／又はスキャンパターンに基づく試験信号をＤＵＴ１００に印加する（Ｓ４２５）。そして、試験信号供給部１２５は、ＤＵＴ１００の動作を開始させ、当該後段論理素子２４０への入力電圧Ｖｂを繰り返しスイッチングさせる試験信号をＤＵＴ１００に供給し続ける。
【００４８】
次に、しきい値電圧設定部１２０は、Ｓ４０５と同様にして、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧を、第１のポジ側しきい値電圧Ｖｔｈ１（Ｈ）および第１のネガ側しきい値電圧Ｖｔｈ１（Ｌ）に設定する（Ｓ４３０）。次に、電流測定部１５０は、第１のしきい値電圧Ｖｔｈ１（Ｈ）およびＶｔｈ１（Ｌ）が設定された状態で、信号伝播経路２３５上の後段論理素子２４０を動作させた場合におけるＤＵＴ１００の消費電流である第１の動作電流Ｉｄｄ１を測定する（Ｓ４３５）。
【００４９】
次に、しきい値電圧設定部１２０は、Ｓ４１５と同様にして、後段Ｐチャネル型ＦＥＴ２７０および後段Ｎチャネル型ＦＥＴ２８０のしきい値電圧を、第２のポジ側しきい値電圧Ｖｔｈ２（Ｈ）および第２のネガ側しきい値電圧Ｖｔｈ２（Ｌ）に設定する（Ｓ４４０）。次に、電流測定部１５０は、第２のしきい値電圧Ｖｔｈ２（Ｈ）およびＶｔｈ２（Ｌ）が設定された状態で、信号伝播経路２３５上の後段論理素子２４０を動作させた場合におけるＤＵＴ１００の消費電流である第２の動作電流Ｉｄｄ２を測定する（Ｓ４４５）。
【００５０】
次に、良否判定部１６０は、電流測定部１５０により測定された第１の静止電流Ｉｄｄｑ１、第２の静止電流Ｉｄｄｑ２、第１の動作電流Ｉｄｄ１、および、第２の動作電流Ｉｄｄ２に基づいて、信号伝播経路２３５の遅延故障の有無を判定する（Ｓ４５０）。より具体的には、良否判定部１６０は、まず、第１の動作電流Ｉｄｄ１から第１の静止電流Ｉｄｄｑ１を減じた第１の差分電流（Ｉｄｄ１−Ｉｄｄｑ１）と、第２の動作電流Ｉｄｄ２から第２の静止電流Ｉｄｄｑ２を減じた第２の差分電流（Ｉｄｄ２−Ｉｄｄｑ２）を求める。次に、良否判定部１６０は、第１の差分電流および第２の差分電流に基づいて、信号伝播経路２３５の良否を判定する。一例として信号伝播経路２３５は、以下の式（１）に示した第１の差分電流および第２の差分電流の差Ｉｐｔ、すなわち第２の差分電流から第１の差分電流を減じた差Ｉｐｔが予め定められた基準値を超える場合に、信号伝播経路２３５が不良であると判定する。
【００５１】
（式１）  Ｉｐｔ＝｜（Ｖｄｄ２−Ｖｄｄｑ２）―（Ｖｄｄ１−Ｖｄｄｑ１）｜
【００５２】
以上に示したように、良否判定部１６０は、第１のしきい値電圧を設定した場合および第２のしきい値電圧を設定した場合のそれぞれについて、動作電流Ｉｄｄから静止電流Ｉｄｄｑを減じた差分電流を求める。これにより良否判定部１６０は、信号伝播経路２３５上に接続された後段論理素子２４０に流れる貫通電流以外の要因を相殺し、貫通電流に依存した差分電流を得ることができる。そして、良否判定部１６０は、しきい値電圧を変化させた場合における差分電流の差Ｉｐｔを求めることで、しきい値電圧を変化させた場合における貫通電流の差分を得ることができる。したがって良否判定部１６０は、図３に関連して説明したように、Ｉｐｔの大きさに応じて信号伝播経路２３５の遅延故障の有無を判定することができる。
【００５３】
なお、動作電流Ｉｄｄおよび静止電流Ｉｄｄｑの差分電流には、信号伝播経路２３５上の容量に対する充放電電流ｆ・Ｃ・Ｖｄｄも含まれる。ここで、この充放電電流は、信号伝播経路２３５上の容量をＣ、動作周波数をｆとすると、ｆ・Ｃ・Ｖｄｄに略等しくなり、しきい値電圧Ｖｔｈには依存しない。したがって、信号伝播経路２３５上の信号を同一周波数ｆで動作させた結果得られる第１の差分電流および第２の差分電流の差Ｉｐｔを求めることにより、当該容量に対する充放電電流も相殺することができる。
【００５４】
以上において、しきい値電圧設定部１２０は、ＤＵＴ１００が有する複数の信号伝播経路２３５に対応する後段論理素子２４０のしきい値電圧を同時に設定してもよい。これにより試験装置１０は、上記の試験動作により、複数の信号伝播経路２３５の少なくとも１つに遅延故障が存在するか否かを判定することができる。
【００５５】
図５は、本発明の実施形態の変形例に係る試験装置１０の構成の一部を示す。本変形例に係る試験装置１０において、不図示の電源１１０、試験信号供給部１２５、および良否判定部１６０は図１とほぼ同一の機能および構成をとるため、以下相違点を除き説明を省略する。
【００５６】
本変形例に係る試験信号供給部１２５は、本発明に係る第１の周波数の一例である周波数ｆで後段論理素子２４０を動作させる試験信号をＤＵＴ１００に供給する。これにより前段論理素子２３０は、周波数ｆでスイッチングする信号を信号伝播経路２３５を介して後段論理素子２４０へ出力する。
【００５７】
一方、本変形例に係るしきい値電圧設定部１２０は、信号伝播経路２３５上の後段論理素子２４０のしきい値電圧を、本発明に係る第２の周波数の一例である周波数ｆｖで変動させる。この周波数ｆｖは、周波数ｆより低い周波数であってよい。しきい値電圧設定部１２０は、ＶＢＢｐ変調回路５００と、ＶＢＢｎ変調回路５１０とを有する。ＶＢＢｐ変調回路５００は、電圧変調部５０５を含み、後段論理素子２４０のＰチャネル側のサブストレート電圧を周波数ｆｖで変動させる。ＶＢＢｎ変調回路５１０は、電圧変調部５１５を含み、後段論理素子２４０のＮチャネル側のサブストレート電圧を周波数ｆｖで変動させる。ここで、ＶＢＢｐ変調回路５００およびＶＢＢｎ変調回路５１０は、Ｐチャネル側のサブストレート電圧およびＮチャネル側のサブストレート電圧を、逆位相で変動させることが望ましい。
【００５８】
良否判定部１６０は、ＤＵＴ１００の消費電流の変動における周波数ｆｖに基づく周波数成分の振幅に基づいて、信号伝播経路２３５の良否を判定する。図３に示した通り、信号伝播経路２３５上の後段論理素子２４０の貫通電流はしきい値電圧の変動に依存して変動する。このため試験装置１０は、しきい値電圧を周波数ｆｖで変動させながらＤＵＴ１００の消費電流を測定することにより、周波数ｆｖで変動する貫通電流に応じた消費電流を観測することができる。したがって良否判定部１６０は、消費電流における周波数ｆｖに基づく周波数成分の振幅に基づいて、信号伝播経路２３５の良否を判定することができる。
【００５９】
図６は、本発明の実施形態の変形例に係る試験装置１０の動作により取得される周波数スペクトルの一例を示す。本変形例に係る良否判定部１６０は、電流測定部１５０により測定された、ＤＵＴ１００の消費電流の周波数スペクトラムを生成する。ここで、試験装置１０は、周波数ｆｖで後段論理素子２４０のしきい値電圧を変化させながら周波数ｆの入力信号に応じて後段論理素子２４０をスイッチングさせるので、良否判定部１６０は、しきい値電圧の変動に伴う貫通電流の変動の大きさが周波数ｆ±ｆｖの周波数成分に変調された周波数スペクトラムを得ることができる。図６は、周波数ｆを２００ＭＨｚとし、周波数ｆｖを約１１ＭＨｚとした場合において、信号伝播経路２３５の遅延故障が存在する場合および存在しない場合のそれぞれについて得られる周波数スペクトラムの一例である。
【００６０】
図６に示した通り、信号伝播経路２３５の遅延故障は、ＤＵＴ１００の消費電流の変動における、周波数ｆに周波数ｆｖを加えた周波数成分の振幅Ａα、および、周波数ｆから周波数ｆｖを減じた周波数成分の振幅Ａβに現れる。そこで、良否判定部１６０は、周波数ｆｖに基づく周波数成分の振幅の一例として、周波数スペクトラムにおける、周波数ｆ＋ｆｖの振幅Ａα、および、周波数ｆ−ｆｖの振幅Ａβの少なくとも１つに基づいて、信号伝送経路の良否を判定する。一例として良否判定部１６０は、振幅ＡαまたはＡβが予め設定した基準値より大きい場合に、信号伝播経路２３５が遅延不良であると判定する。
【００６１】
以上において、しきい値電圧設定部１２０は、ＤＵＴ１００内の複数の信号伝播経路２３５に対応して設けられた複数の後段論理素子２４０のそれぞれのしきい値電圧を、互いに異なる周波数ｆｖ（ｋ）（ｋ＝１，２，…）で変動させてもよい。これにより良否判定部１６０は、複数の後段論理素子２４０の貫通電流の変動の大きさを、周波数スペクトラムにおける異なる周波数に応じた周波数成分の振幅として得ることができる。したがって、良否判定部１６０は、各周波数成分の振幅に基づいて、遅延故障が存在する後段論理素子２４０を特定することができる。
【００６２】
より具体的には、良否判定部１６０は、ＤＵＴ１００の消費電流の変動の周波数スペクトラムにおける一の周波数成分が予め定められた基準値より大きい場合に、複数の信号伝播経路２３５のうち、周波数ｆと当該信号伝播経路２３５に対応する後段論理素子２４０のしきい値電圧を変動させた周波数ｆｖ（ｋ）との和、または、周波数ｆから当該周波数ｆｖ（ｋ）を減じた差の周波数が、当該周波数成分の周波数と一致する信号伝播経路２３５が不良であると判定する。これにより良否判定部１６０は、複数の信号伝播経路２３５の遅延故障を１回の試験により検出することができ、試験を高速に行うことができる。
【００６３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６４】
例えば、試験装置１０は、ＤＵＴ１００全体、または、ＤＵＴ１００を分割した各領域毎にしきい値電圧を変更してＤＵＴ１００の消費電流を測定することにより、しきい値を変更した部分に存在する信号伝送経路の遅延故障を検出してもよい。
【００６５】
また、試験装置１０は、ＤＵＴ１００の内部にＢＩＳＴ（Ｂｕｉｌｔ  Ｉｎ  Ｓｅｌｆ  Ｔｅｓｔ）用に設けられた回路であってもよい。この場合、試験装置１０は、ＤＵＴ１００内の各部の論理素子のしきい値電圧を変更してＤＵＴ１００の消費電流を測定し、ＤＵＴ１００自体の良否を判定することができる。
【００６６】
また、図６に示した変形例に係る良否判定部１６０は、ＤＵＴ１００の消費電流の変動における周波数ｆｖの周波数成分の振幅に基づいて、信号伝播経路２３５の良否を判定してもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態に係る試験装置１０の構成を示す。
【図２】本発明の実施形態に係るＤＵＴ１００の構成の一例を示す。
【図３】本発明の実施形態に係るＤＵＴ１００の動作を示す。
【図４】本発明の実施形態に係る試験装置１０の動作フローを示す。
【図５】本発明の実施形態の変形例に係る試験装置１０の構成の一部を示す。
【図６】本発明の実施形態の変形例に係る試験装置１０が取得する周波数スペクトルの一例を示す。
【符号の説明】
【００６８】
１０  試験装置
１００  ＤＵＴ
１１０  電源
１２０  しきい値電圧設定部
１２５  試験信号供給部
１３０  試験パターン発生部
１４０  スキャンパターン発生部
１５０  電流測定部
１６０  良否判定部
２００  ＦＦ
２１０  ＦＦ
２２０  回路
２３０  前段論理素子
２３５  信号伝播経路
２４０  後段論理素子
２５０  前段Ｐチャネル型ＦＥＴ
２６０  前段Ｎチャネル型ＦＥＴ
２７０  後段Ｐチャネル型ＦＥＴ
２８０  後段Ｎチャネル型ＦＥＴ
５００  ＶＢＢｐ変調回路
５０５  電圧変調部
５１０  ＶＢＢｎ変調回路
５１５  電圧変調部
【図１】
2006292571.tif 000003
【図２】
2006292571.tif 000004
【図３】
2006292571.tif 000005
【図４】
2006292571.tif 000006
【図５】
2006292571.tif 000007
【図６】
2006292571.tif 000008