(57)【要約】【課題】  研磨速度（生産効率）、特に、研磨開始の初期段階における研磨速度（生産効率）を高める技術を提供することである。【解決手段】  バリア膜層、及び該バリア膜層の上に設けられた導体配線膜層を有する基板を研磨することにより所定パターンの配線膜を形成する半導体素子の製造方法であって、  所定の研磨剤が供給されて前記導体配線膜層が研磨されることにより所定パターンの配線膜が形成される研磨ステップを具備し、  前記研磨ステップにおいて、前記導体配線膜層を構成する素材と同一の構成素材の塊の研磨粉を供給する。【選択図】  図１
2006253206.tif 000002
【特許請求の範囲】
【請求項１】
導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される方法であって、
所定の研磨剤が供給されて前記導体配線膜層が研磨されることにより所定パターンの配線膜が形成される研磨ステップを具備し、
前記研磨ステップにおいて、前記導体配線膜層を構成する素材の粉末が実質的に前記研磨の開始時から供給される
ことを特徴とする半導体素子の製造方法。
【請求項２】
バリア膜層、及び該バリア膜層の上に設けられた導体配線膜層を有する基板を研磨することにより所定パターンの配線膜を形成する半導体素子の製造方法であって、
所定の研磨剤が供給されて前記導体配線膜層が研磨されることにより所定パターンの配線膜が形成される研磨ステップを具備し、
前記研磨ステップにおいて、前記導体配線膜層を構成する素材の粉末が実質的に前記研磨の開始時から供給される
ことを特徴とする半導体素子の製造方法。
【請求項３】
導体配線膜層を構成する素材の粉末の供給は、導体配線膜層を構成する素材と同一の構成素材の塊が研磨されて得られる粉末の供給により行われることを特徴とする請求項１又は請求項２の半導体素子の製造方法。
【請求項４】
導体配線膜が銅または銅合金で構成されてなることを特徴とする請求項１〜請求項３いずれかの半導体素子の製造方法。
【請求項５】
研磨テーブルと、
導体配線膜層を有する基板を前記研磨テーブル上に支持する基板支持手段と、
前記導体配線膜層を構成する素材と同一の構成素材の塊を前記研磨テーブル上に支持する塊支持手段と、
前記研磨テーブル上に研磨剤を供給する研磨剤供給手段
とを具備することを特徴とする半導体素子の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ等の半導体素子の製造方法および製造装置に関する。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）の高集積化や高性能化に伴って、化学機械研磨法（ＣＭＰ）等の研磨技術が層間絶縁膜の平坦化、多層配線の上下配線間の金属接続部形成や埋込み配線形成などのＬＳＩ製造工程において頻繁に利用されている。
【０００３】
そして、ＬＳＩの高速性能化を達成する為、配線材料を従来のアルミニウム又はアルミニウム合金（Ａｌ）から低抵抗の銅又は銅合金（Ｃｕ）に代えることが提案されている。このＣｕ配線膜形成にはダマシン法と呼ばれる製造方法が主に用いられている。
【０００４】
ダマシン法を用いた配線の製造方法では、層間接属用の孔もしくは配線用溝（以下、纏めて、溝）を形成した酸化珪素（ＳｉＯ２）と窒化珪素（ＳｉＮ）などの積層膜からなる絶縁膜上に、接着力強化とＣｕの拡散防止とを目的としてバリア膜層、そしてバリア膜層上にＣｕ配線膜層を設ける。ここで、ＳｉＮ層は、エッチングのストッパとして用いられ、下層配線との接続などが必要な部分は選択的に除去される。バリア膜層としては、１０〜５０ｎｍ程度の厚さのＴｉ，Ｗ，Ｔａや、前記金属の窒素化合物もしくは窒素珪素化合物などが主に用いられている。又、絶縁膜としては、ＳｉＯ２やＳｉＮに代えて、前記の材料よりも比誘電率が低い絶縁膜（ｌｏｗ−ｋ膜）材料がＬＳＩに用いられ始めている。これは、配線間の静電容量を低減することによって、配線を通る信号の遅延を低減し、引いてはＬＳＩの性能向上を図る為である。ｌｏｗ−ｋ膜としては、フッ素含有酸化珪素や炭化珪素（ＳｉＣ）が用いられている。フッ素含有酸化珪素は、その機械的性質がＳｉＯ２と余り変わらず、従来と同じＬＳＩ製造技術を適用できるという利点を有する。ＳｉＣは、ＳｉＮの代わりに用いられる。
【０００５】
ところで、Ｃｕ配線膜のような金属膜の研磨に用いられる研磨剤（研磨液）は、一般的には、研磨砥粒と酸化剤とを主成分とする。そして、研磨機構は、酸化剤によって金属膜表面を酸化しながら、砥粒によって酸化生成物を機械的に削り取るものであると言われている。尚、Ｃｕのように腐食し易い金属の研磨に用いる研磨液には防食剤が添加されている場合もある。砥粒としては、数１０〜数１００ｎｍの粒子径を持つアルミナ粉末やシリカ粉末が用いられる。酸化剤としては、過酸化水素水（市販品は一般に３０重量％濃度）、硝酸第二鉄、過ヨウ素酸カリウム等が用いられる。中でも、過酸化水素水は金属イオンを含まない為に広く用いられている。
【０００６】
さて、ＣＭＰ等の研磨に用いられる研磨液として数多くの研磨液が提案（特開２００４−６６２８号公報）され、又、市販されている。
【０００７】
そして、配線用溝が形成された絶縁膜上にバリア膜層が、そしてバリア膜層上にＣｕ配線膜層が設けられた半導体素子基板を、所定の研磨装置に装着し、研磨液を供給しながら研磨を行うことによって半導体素子が得られている。
【特許文献１】特開２００４−６６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、所定の研磨剤を用いて研磨することにより配線膜を構成するに際して、生産効率の観点から更なる研磨速度の向上が求められるようになった。
【０００９】
斯かる観点からの検討が鋭意押し進められて行く中に、研磨開始の初期段階における研磨速度が遅く、この立上り時における研磨速度を高めれば、研磨が早く終了し、生産性が高くなるであろうと考えるに至った。
【００１０】
そこで、研磨開始の初期段階にあっても研磨速度が速い研磨剤の検討を行った。勿論、研磨剤の種類によって研磨速度に違いがあるものの、一般的に言えることは、やはり、研磨開始の初期段階では研磨速度が小さいと言うことであった。
【００１１】
従って、本発明が解決しようとする課題は、研磨速度を速める（即ち、生産効率を高める）技術を提供することである。特に、研磨開始の初期段階における研磨速度を速める（即ち、生産効率を高める）技術を提供することである。
【課題を解決するための手段】
【００１２】
前記の課題は、導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される方法であって、
所定の研磨剤が供給されて前記導体配線膜層が研磨されることにより所定パターンの配線膜が形成される研磨ステップを具備し、
前記研磨ステップにおいて、前記導体配線膜層を構成する素材の粉末が実質的に前記研磨の開始時から供給される
ことを特徴とする半導体素子の製造方法によって解決される。
【００１３】
特に、バリア膜層、及び該バリア膜層の上に設けられた導体配線膜層を有する基板を研磨することにより所定パターンの配線膜を形成する半導体素子の製造方法であって、
所定の研磨剤が供給されて前記導体配線膜層が研磨されることにより所定パターンの配線膜が形成される研磨ステップを具備し、
前記研磨ステップにおいて、前記導体配線膜層を構成する素材の粉末が実質的に前記研磨の開始時から供給される
ことを特徴とする半導体素子の製造方法によって解決される。
【００１４】
本発明において、導体配線膜層を構成する素材の粉末の供給開始は、実質的に、研磨の開始時であるが、供給終了は、実質的に、研磨の終了である。勿論、早目に終了させても良いが、遅くまで供給する方が好ましいことになる。
【００１５】
研磨ステップにおいて導体配線膜層を構成する素材の粉末の供給は、幾つかの手法が考えられる。例えば、配線膜がＣｕである場合、Ｃｕ粉末を研磨剤と共にあるいは別個に供給することが考えられる。又、Ｃｕ配線膜層の研磨と共にＣｕ板を研磨することによって、Ｃｕ粉を供給することが考えられる。
【００１６】
又、前記の課題は、研磨テーブルと、
導体配線膜層を有する基板を前記研磨テーブル上に支持する基板支持手段と、
前記導体配線膜層を構成する素材と同一の構成素材の塊を前記研磨テーブル上に支持する塊支持手段と、
前記研磨テーブル上に研磨剤を供給する研磨剤供給手段
とを具備することを特徴とする半導体素子の製造装置によって解決される。
【発明の効果】
【００１７】
本発明は、導体配線膜層（例えば、Ｃｕ層）が研磨されることにより所定パターンの配線膜（Ｃｕ膜）が形成される研磨ステップにおいて、研磨ステップの初期からＣｕ板を研磨して研磨液中にＣｕ粉を供給するようにしたので、研磨の初期段階から研磨速度が速まり、半導体素子の生産効率が高まる。
【００１８】
尚、特開２００４−６６２８号公報には、「炭素もしくは珪素を少なくとも含む絶縁膜上に形成された金属膜の少なくとも一部を除去する半導体装置の製造方法において、銅もしくは銅を主体とした合金からなる金属膜と、高分子樹脂からなる研磨パッドと、研磨中の動摩擦係数が０．５未満となる研磨液を用いて、当該金属膜を当該研磨パッドによって研磨する事を特徴とする半導体装置の製造方法（請求項１）」「比誘電率が３以下の絶縁膜上に形成された銅もしくは銅を主体とした合金を高分子樹脂からなる研磨パッドとを用いて、当該研磨パッドによって摩擦して研磨する半導体装置の製造方法において、研磨液として金属酸化性物質、金属酸化物を溶解する物質、ベンゾトアゾール、イミダゾールを含む研磨液にて研磨することを特徴とする半導体装置の製造方法（請求項２）」「比誘電率が３以下の絶縁膜上に形成された銅もしくは銅を主体とした合金を表面に有する８インチ以上の半導体基板を高分子樹脂からなる研磨パッド体を用いて、当該研磨パッドによって摩擦して研磨する半導体装置の製造方法において、研磨液として金属酸化性物質、金属酸化物を溶解する物質、ベンゾトアゾール、イミダゾールを含む研磨液にて研磨することを特徴とする半導体装置の製造方法（請求項３）」「請求項１から６のいずれか１項において、研磨開始時には銅もしくは銅を主体とした合金の錯塩を研磨液に混合して研磨を行い、その後銅もしくは銅を主体とした合金の錯塩の混合をしないで研磨を引き続き行うことを特徴とする半導体装置の製造方法（請求項９）」の記載が有り、又、段落番号［００２８］には「ＣＭＰ中の摩擦を低減する方法としては、これらの研磨液に加えて銅もしくは銅を主体とした合金の錯塩を含む研磨液を用いて研磨する。」の記載が有る。
【００１９】
しかしながら、特開２００４−６６２８号公報に記載の技術は、「研磨開始時には銅もしくは銅を主体とした合金の錯塩を研磨液に混合して研磨を行う」目的がＣＭＰ中の摩擦を低減することであり、このことは研磨速度が低くなることを意味している。従って、本発明の如く、「銅粉」を用いるのか、それとも特開２００４−６６２８号公報の如く、「銅もしくは銅を主体とした合金の錯塩」を用いるのかの違い、かつ、互いの技術が奏する特長が異なることを鑑みると、本発明と特開２００４−６６２８号公報に記載の技術とは、全く異なっているものと考えている。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明の半導体素子製造装置（配線膜形成装置（配線膜層研磨装置））の要部の概略図である。
【００２１】
図１中、１は研磨定盤、２は研磨定盤１の上に配設された研磨パッド、３は研磨定盤１（研磨パッド２）の回転駆動軸である。尚、研磨定盤１及び研磨パッド２は、半導体素子基板（例えば、ＬＳＩ基板。配線膜層はＣｕで構成され、バリア膜層はＴａで構成されている。）とＣｕ板とが載置できる大きさのものである。４は、ノズル（研磨液（研磨剤）供給手段の一部）である。そして、研磨液が研磨液タンク（図示せず）からノズル４を介して研磨パッド２上に供給される。５ａ，５ｂは加圧手段（支持手段）である。すなわち、半導体素子基板６ａは、加圧手段５ａによって研磨パッド２上に支持される。Ｃｕ板６ｂは、加圧手段５ｂによって研磨パッド２上に支持される。
【００２２】
次に、上記のように構成させた研磨装置を用いて配線膜を形成する研磨工程について説明する。
先ず、絶縁膜層とＴａバリア膜層とＣｕ配線膜層とが積層されている半導体素子基板６ａを、加圧手段５ａに対して取り付ける。そして、加圧手段５ａを動作せしめ、半導体素子基板６ａのＣｕ配線膜層を研磨パッド２に対して押圧支持（圧着）する。又、Ｃｕ板６ｂを加圧手段５ｂに対して取り付ける。そして、加圧手段５ｂを動作せしめ、Ｃｕ板６ｂを研磨パッド２に対して押圧支持（圧着）する。
【００２３】
そして、ノズル４から研磨液を供給しながら、研磨定盤１を回転駆動させ、研磨作業を開始する。これによって、図２（ａ）に示される如く、半導体素子基板６ａのＣｕ配線膜層１１が化学機械研磨され始める。又、Ｃｕ板６ｂも化学機械研磨され始める。これによって、Ｃｕ板からのＣｕ粉が研磨液中に混じって行く。
【００２４】
そして、更に研磨を続行していると、図２（ｃ）、更には図２（ｄ）に示すようなものとなり、Ｃｕ配線膜が綺麗に形成される。尚、Ｃｕ板に対する研磨開始・終了は、半導体素子基板６ａに対する研磨開始・終了と実質的に同じである。
【００２５】
さて、図２（ａ）〜（ｄ）の段階における研磨速度を調べた。尚、比較の為に、Ｃｕ板６ｂを研磨しない場合を同様に行い、この場合（比較例）の研磨速度も調べた。その結果を図３に示した。尚、図３中、実線で示す研磨速度は本実施例のもので、点線で示す研磨速度は比較例のもである。これによれば、研磨開始の初期段階における研磨速度が、本発明の場合には、急速に高まっていることが判る。
【００２６】
又、Ｃｕ粉の供給が実質的に最後まで行われていると、図２（ｄ）及び図４に示される如く、Ｃｕ配線膜が綺麗に形成されている。これに対して、Ｃｕ粉の供給行われなかった場合には、図５に示される如く、Ｃｕ配線膜が綺麗に形成されていなかった。
【図面の簡単な説明】
【００２７】
【図１】本発明の半導体素子製造装置の要部概略図
【図２】本発明の研磨工程の概略図
【図３】研磨速度を示すグラフ
【図４】本発明を実施した場合のＬＳＩの断面写真
【図５】本発明を実施しなかった場合のＬＳＩの断面写真
【符号の説明】
【００２８】
１          研磨定盤
２          研磨パッド
４          ノズル
５ａ，５ｂ  加圧手段（支持手段）
６ａ        半導体素子基板
６ｂ        Ｃｕ板
特許出願人  次世代半導体材料技術研究組合
代  理  人  宇      高        克      己
【図１】
2006253206.tif 000003
【図２】
2006253206.tif 000004
【図３】
2006253206.tif 000005
【図４】
2006253206.tif 000006
【図５】
2006253206.tif 000007