(57)【要約】      （修正有）【課題】簡易な構成でありながら、容易かつ適切に、昇降圧動作の切換を行うことが可能な昇降圧レギュレータ回路を提供する。【解決手段】昇降圧レギュレータ回路は、一端が入力電圧Ｖinの印加端に接続されるスイッチＮ１と；一端がスイッチＮ１の他端に接続されるインダクタＬ１と；一端がインダクタＬ１の他端に接続され、他端が接地され、制御端がスイッチＮ１の他端に接続されるスイッチＮ２と；カソードがスイッチＮ１の他端に接続され、アノードが接地されるダイオードＤ１と；アノードがインダクタＬ１の他端に接続され、カソードが出力電圧印加端に接続されるダイオードＤ２と；一端が出力電圧印加端に接続され、他端が接地されるコンデンサＣ１と；出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂと参照電圧Ｖｒｅｆとの誤差増幅器ＥＲＲの出力が小さくなるようにスイッチＮ１の開閉制御を行うスイッチ制御手段ＣＴＲＬと；を有し、所望の出力電圧を生成する。【選択図】図２
2006271182.tif 000002
【特許請求の範囲】
【請求項１】
一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；カソードが第１スイッチ手段の他端に接続され、アノードが前記基準電圧印加端に接続される第１ダイオードと；アノードが前記インダクタの他端に接続され、カソードが出力電圧印加端に接続される第２ダイオードと；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成することを特徴とする昇降圧レギュレータ回路。
【請求項２】
第１、第２スイッチ手段は、電界効果トランジスタであることを特徴とする請求項１に記載の昇降圧レギュレータ回路。
【請求項３】
第１スイッチ手段、前記誤差増幅手段、及び、前記スイッチ制御手段は、半導体集積回路装置にパッケージングされており、その他の回路構成要素は、前記半導体集積回路装置に外付けされていることを特徴とする請求項１または請求項２に記載の昇降圧レギュレータ回路。
【請求項４】
一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；一端が第１スイッチ手段の他端に接続され、他端が前記基準電圧印加端に接続されるスイッチ手段であって、その電流許容量が第１スイッチ手段のそれよりも小さく設計されている第３スイッチ手段と；カソードが第１スイッチ手段の他端に接続され、アノードが前記基準電圧印加端に接続される第１ダイオードと；アノードが前記インダクタの他端に接続され、カソードが出力電圧印加端に接続される第２ダイオードと；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行う一方、これとは相補的に第３スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成することを特徴とする昇降圧レギュレータ回路。
【請求項５】
一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；一端が第１スイッチ手段の他端に接続され、他端が前記基準電圧印加端に接続される第３スイッチ手段と；アノードが前記インダクタの他端に接続され、カソードが出力電圧印加端に接続されるダイオードと；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行う一方、これとは相補的に第３スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成することを特徴とする昇降圧レギュレータ回路。
【請求項６】
一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；一端が第１スイッチ手段の他端に接続され、他端が前記基準電圧印加端に接続される第３スイッチ手段と；一端が前記インダクタの他端に接続され、他端が出力電圧印加端に接続される第４スイッチ手段と；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行う一方、これとは相補的に第３スイッチ手段並びに第４スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成することを特徴とする昇降圧レギュレータ回路。
【請求項７】
直流電源と、前記直流電源の出力変換手段であるＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータの出力電圧によって駆動される液晶表示パネルと、を有して成る液晶表示装置であって、前記ＤＣ／ＤＣコンバータとして、請求項１〜請求項６のいずれかに記載の昇降圧レギュレータ回路を備えて成ることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する昇降圧レギュレータ回路及びこれを用いた液晶表示装置に関するものである。
【背景技術】
【０００２】
従来より、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する昇降圧レギュレータ回路が種々開示・提案されている（例えば、特許文献１を参照）。
【０００３】
図６は、昇降圧レギュレータ回路の一従来例を示す回路図である。本図に示すように、従来の昇降圧レギュレータ回路は、スイッチ制御回路ａ１と、降圧用スイッチａ２と、インダクタａ３と、ダイオードａ４、ａ５と、平滑コンデンサａ６と、昇圧用スイッチａ７と、を有して成り、直流電源ａ８からの入力電圧Ｖｉｎを昇圧或いは降圧して所望の出力電圧Ｖｏｕｔを生成し、該出力電圧Ｖｏｕｔを負荷ａ９に供給する構成とされていた。
【０００４】
より具体的に述べると、上記構成から成る昇降圧レギュレータ回路において、スイッチ制御回路ａ１は、出力電圧Ｖｏｕｔを検出し、昇圧動作が必要なときは、昇圧用スイッチａ７をオン／オフ制御し、出力電圧Ｖｏｕｔを所望値まで昇圧する。当該昇圧動作時において、降圧用スイッチａ２は常時オンとされている。一方、降圧動作が必要なときは、降圧用スイッチａ２をオン／オフ制御し、出力電圧Ｖｏｕｔを所望値まで降圧する。当該降圧動作時において、昇圧用スイッチａ７は常時オフとされている。
【０００５】
なお、上記構成から成る昇降圧レギュレータ回路以外にも、従来より、チュック回路やゼータ回路、或いは、セピック回路といった昇降圧レギュレータ回路が知られている（図７（ａ）〜（ｃ）を参照）。
【０００６】
【特許文献１】特開２００３−１８００７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
確かに、上記構成から成る昇降圧レギュレータ回路であれば、別個に設けられた昇圧レギュレータ回路と降圧レギュレータ回路を適宜切り換えて昇降圧動作を行う従来構成と異なり、回路切換時の過渡現象に起因する出力電圧Ｖｏｕｔの低下やアンダーシュート、オーバーシュート、或いは、発振を招くことなく、容易に昇降圧動作の切換が可能であり、過渡応答の向上、消費電流の低下、効率の向上を実現することが可能である。
【０００８】
しかしながら、上記構成から成る昇降圧レギュレータ回路では、その昇降圧動作の切換を実現するに際して、降圧用スイッチａ２と昇圧用スイッチａ７の双方をスイッチ制御回路ａ１で開閉制御せねばならず、該スイッチ制御回路ａ１の構成及び動作が複雑になる、という課題があった。
【０００９】
また、上記構成から成る昇降圧レギュレータ回路において、インダクタａ３の一端に現れるスイッチ電圧Ｖｓｗの波形は、図８（ａ）に示す通り、矩形波形状が連続して現れる状態（いわゆる連続モード）が理想的であるところ、軽負荷時や無負荷時には、その出力電流が低下してコイル電流ＩＬが全体的に引き下げられ、図８（ｂ）に示すように、リンギングという波形の乱れが生じる状態（いわゆる不連続モード）に陥るおそれがあった。このような不連続モードに陥ると、本来であればスイッチをオフすべき期間に不要なリンギングノイズが重畳するため、そのスイッチング制御に誤動作を生じ、出力電圧が不安定になるおそれがあった。
【００１０】
また、図７（ａ）〜（ｃ）に示した従来の昇降圧レギュレータ回路は、いずれも、平滑コンデンサＣａに加えて、エネルギ蓄積素子としてのコンデンサＣｂを必要とする構成であるため、その集積化に際して回路規模が不要に大きくなる、という課題を有していた。
【００１１】
本発明は、上記の問題点に鑑み、簡易な構成でありながら、容易かつ適切に、昇降圧動作の切換を行うことが可能な昇降圧レギュレータ回路及びこれを用いた液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係る昇降圧レギュレータ回路は、一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；カソードが第１スイッチ手段の他端に接続され、アノードが前記基準電圧印加端に接続される第１ダイオードと；アノードが前記インダクタの他端に接続され、カソードが出力電圧印加端に接続される第２ダイオードと；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する構成（第１の構成）としている。このような構成とすることにより、簡易な構成でありながら、容易かつ適切に、昇降圧動作の切換を行うことが可能となる。
【００１３】
なお、上記第１の構成から成る昇降圧レギュレータ回路では、第１、第２スイッチ手段として電界効果トランジスタを用いる構成（第２の構成）にするとよい。このような構成とすることにより、第１、第２スイッチ手段として、バイポーラトランジスタ等を用いる構成と比べ、その電圧変換効率を高めることが可能となる。
【００１４】
また、上記第１または第２の構成から成る昇降圧レギュレータ回路において、第１スイッチ手段、前記誤差増幅手段、及び、前記スイッチ制御手段は、半導体集積回路装置にパッケージングされており、その他の回路構成要素は、前記半導体集積回路装置に外付けされている構成（第３の構成）にするとよい。このような構成とすることにより、半導体集積回路装置として、一般的な降圧レギュレータ回路の電源制御ＩＣをそのまま用いることが可能となる。
【００１５】
また、本発明に係る昇降圧レギュレータ回路は、一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；一端が第１スイッチ手段の他端に接続され、他端が前記基準電圧印加端に接続されるスイッチ手段であって、その電流許容量が第１スイッチ手段のそれよりも小さく設計されている第３スイッチ手段と；カソードが第１スイッチ手段の他端に接続され、アノードが前記基準電圧印加端に接続される第１ダイオードと；アノードが前記インダクタの他端に接続され、カソードが出力電圧印加端に接続される第２ダイオードと；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行う一方、これとは相補的に第３スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する構成（第４の構成）としてもよい。
【００１６】
また、本発明に係る昇降圧レギュレータ回路は、一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；一端が第１スイッチ手段の他端に接続され、他端が前記基準電圧印加端に接続される第３スイッチ手段と；アノードが前記インダクタの他端に接続され、カソードが出力電圧印加端に接続されるダイオードと；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行う一方、これとは相補的に第３スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する構成（第５の構成）としてもよい。
【００１７】
また、本発明に係る昇降圧レギュレータ回路は、一端が入力電圧印加端に接続される第１スイッチ手段と；一端が第１スイッチ手段の他端に接続されるインダクタと；一端が前記インダクタの他端に接続され、他端が基準電圧印加端に接続され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段と；一端が第１スイッチ手段の他端に接続され、他端が前記基準電圧印加端に接続される第３スイッチ手段と；一端が前記インダクタの他端に接続され、他端が出力電圧印加端に接続される第４スイッチ手段と；一端が前記出力電圧印加端に接続され、他端が前記基準電圧印加端に接続されるコンデンサと；出力電圧に応じた帰還電圧を生成する帰還電圧生成手段と；前記帰還電圧と所定の参照電圧との差分を増幅して出力する誤差増幅手段と；前記誤差増幅手段の出力が小さくなるように第１スイッチ手段の開閉制御を行う一方、これとは相補的に第３スイッチ手段並びに第４スイッチ手段の開閉制御を行うスイッチ制御手段と；を有して成り、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する構成（第６の構成）としてもよい。
【００１８】
上記第４〜第６の構成とすることにより、簡易な構成でありながら、容易かつ適切に、昇降圧動作の切換を行うことが可能となるほか、軽負荷時におけるリンギングを適切に防止し、より安定した昇降圧動作を実現することが可能となる。
【００１９】
また、本発明に係る液晶表示装置は、直流電源と、前記直流電源の出力変換手段であるＤＣ／ＤＣコンバータと、前記ＤＣ／ＤＣコンバータの出力電圧によって駆動される液晶表示パネルと、を有して成る液晶表示装置であって、前記ＤＣ／ＤＣコンバータとして、上記第１〜第６いずれかの構成から成る昇降圧レギュレータ回路を備えて成る構成（第７の構成）としている。このような構成とすることにより、ＤＣ／ＤＣコンバータでは、直流電源からの入力電圧が所望の出力電圧よりも高いか低いかに依ることなく、常に所望の出力電圧を得ることができるので、液晶表示パネルにおける表示動作の安定化を図ることが可能となる。
【発明の効果】
【００２０】
上記したように、本発明に係る昇降圧レギュレータ回路及びこれを用いた液晶表示装置であれば、簡易な構成でありながら、複数のスイッチ手段をタイミング調整しながら用いる方法と異なり、１つのスイッチ手段の開閉動作のみで、容易かつ適切に、昇降圧動作の切換を行うことができ、入力電圧が所望の出力電圧より高いか低いかに依ることなく、常に所望の出力電圧を得ることが可能となる。
【００２１】
また、軽負荷時のリンギングを適切に防止し、より安定した昇降圧動作を実現することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下では、液晶表示装置に搭載され、直流電源の出力電圧を変換して装置各部（特に、ＴＦＴ［Thin Film Transistor］液晶パネル）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。
【００２３】
図１は、本発明に係る液晶表示装置の一構成例を示すブロック図（特に、ＴＦＴ液晶パネルへの電源系部分）である。本図に示すように、本実施形態の液晶表示装置は、装置電源となる直流電源１と、直流電源１の出力変換手段であるＤＣ／ＤＣコンバータ２と、液晶表示装置の表示手段であるＴＦＴ液晶パネル３と、を有して成る。
【００２４】
ＤＣ／ＤＣコンバータ２は、直流電源１から印加される入力電圧Ｖｉｎから所望の出力電圧Ｖｏｕｔを生成し、該出力電圧ＶｏｕｔをＴＦＴ液晶パネル３に供給する。
【００２５】
図２は、ＤＣ／ＤＣコンバータ２の第１実施形態を示す回路図（一部にブロック図を含む）である。本図に示す通り、本実施形態のＤＣ／ＤＣコンバータ２は、ＮチャネルＭＯＳ［Metal-Oxide-Silicon］電界効果トランジスタＮ１、Ｎ２と、インダクタ（コイル）Ｌ１と、ダイオードＤ１、Ｄ２と、平滑コンデンサＣ１と、抵抗Ｒ１、Ｒ２と、誤差増幅器ＥＲＲと、直流電圧源Ｅ１と、スイッチ制御回路ＣＴＲＬと、を有して成る。
【００２６】
本図に示す通り、本実施形態のＤＣ／ＤＣコンバータ２において、トランジスタＮ１、誤差増幅器ＥＲＲ、直流電圧源Ｅ１、及び、スイッチ制御回路ＣＴＲＬは、いずれもシリコンモノシリックの半導体集積回路装置ＩＣ１にパッケージングされており、その他の回路構成要素は、半導体集積回路装置ＩＣ１に外付けされている。このような構成とすることにより、本実施形態のＤＣ／ＤＣコンバータ２では、半導体集積回路装置ＩＣ１として一般的な降圧レギュレータ回路の電源制御ＩＣをそのまま用いることが可能となる。
【００２７】
なお、半導体集積回路装置ＩＣ１には、上記の回路構成要素のほか、各種保護回路（低入力誤動作防止回路、熱保護回路、過電流保護回路、短絡保護回路など）も組み込まれているが、これらの回路は、いずれも本発明と直接関係がないため、その図示並びに詳細な説明は省略する。また、本発明の構成はこれに限定されるものではなく、本図で外付けされた回路構成要素を半導体集積回路装置ＩＣ１内に適宜集積化しても構わない。
【００２８】
トランジスタＮ１のドレインは、半導体集積回路装置ＩＣ１の入力端子Ｔ１を介して、入力電圧印加端（直流電源１の電源出力端）に接続されており、該ドレインには、入力電圧Ｖｉｎが印加されている。トランジスタＮ１のソースは、半導体集積回路装置ＩＣ１の出力端子Ｔ２を介して、インダクタＬ１の一端、トランジスタＮ２のゲート、及び、ダイオードＤ１のカソードに各々接続されている。ダイオードＤ１のアノードは接地されている。トランジスタＮ２のドレインは、インダクタＬ１の他端及びダイオードＤ２のアノードに各々接続されている。トランジスタＮ２のソースは接地されている。ダイオードＤ２のカソードは、出力電圧印加端（ＴＦＴ液晶パネル３の電源入力端）に接続される一方、平滑コンデンサＣ１を介して接地され、また、抵抗Ｒ１、Ｒ２から成る直列接続回路（出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを生成する帰還電圧生成回路）を介しても接地されている。帰還電圧Ｖｆｂの出力端となる抵抗Ｒ１、Ｒ２の接続ノードは、半導体集積回路装置ＩＣ１の帰還端子Ｔ３を介して、誤差増幅器ＥＲＲの反転入力端（−）に接続されている。誤差増幅器ＥＲＲの非反転入力端（＋）は、直流電圧源Ｅ１（バンドギャップ電源回路など）の正極端に接続されており、該非反転入力端（＋）には、出力電圧Ｖｏｕｔの目標値を設定するための参照電圧Ｖｒｅｆが印加されている。直流電圧源Ｅ１の負極端は接地されている。誤差増幅器ＥＲＲの出力端は、スイッチ制御回路ＣＴＲＬの誤差信号入力端に接続されている。スイッチ制御回路ＣＴＲＬの制御信号出力端は、トランジスタＮ１のゲートに接続されている。
【００２９】
上記構成から成るＤＣ／ＤＣコンバータ２において、誤差増幅器ＥＲＲは、帰還電圧Ｖｆｂと参照電圧Ｖｒｅｆとの差分を増幅して出力し、所定の電圧に達するように、スイッチ制御回路ＣＴＲＬは、誤差増幅器ＥＲＲの出力が小さくなるようにトランジスタＮ１の開閉制御を行う。
【００３０】
ここで、トランジスタＮ１がオン状態（閉結状態）にされると、トランジスタＮ２のゲート電位がほぼ入力電圧Ｖｉｎまで上昇するため、トランジスタＮ２もオン状態（閉結状態）となる。従って、インダクタＬ１には、経路ｉ１を通って電流が流れ、その電気エネルギが蓄えられる。また、当該トランジスタＮ１、Ｎ２のオン期間において、平滑コンデンサＣ１に電荷が蓄積されていた場合、出力電圧印加端には、平滑コンデンサＣ１からの電流が流れることになる。なお、このとき、インダクタＬ１の他端電位は、トランジスタＮ２を介して、ほぼ接地電位まで低下しているため、ダイオードＤ２は逆バイアス状態となり、平滑コンデンサＣ１からトランジスタＮ２に向けて電流が流れ込むことはない。
【００３１】
次に、トランジスタがオフ状態（開放状態）にされると、インダクタＬ１に生じた逆起電圧によって、そこに蓄積された電気エネルギが経路ｉ２を通って放電され、トランジスタＮ２のゲート電位が負電位となる。従って、トランジスタＮ１に続いてトランジスタＮ２もオフ状態（開放状態）となり、経路ｉ２を通って流れる電流は、出力電圧印加端からＴＦＴ液晶パネル３に流れ込むとともに、平滑コンデンサＣ１を介して接地端にも流れ込み、平滑コンデンサＣ１を充電することになる。
【００３２】
上記した通り、本実施形態のＤＣ／ＤＣコンバータ２は、一端が入力電圧印加端に接続される第１スイッチ手段（トランジスタＮ１）と；一端が第１スイッチ手段の他端に接続されるインダクタＬ１と；一端がインダクタＬ１の他端に接続され、他端が接地され、制御端が第１スイッチ手段の他端に接続される第２スイッチ手段（トランジスタＮ２）と；カソードが第１スイッチ手段Ｎ１の他端に接続され、アノードが接地されるダイオードＤ１と；アノードがインダクタＬ１の他端に接続され、カソードが出力電圧印加端に接続されるダイオードＤ２と；一端が出力電圧印加端に接続され、他端が接地されるコンデンサＣ１と；出力電圧Ｖｏｕｔに応じた帰還電圧Ｖｆｂを生成する帰還電圧生成手段（抵抗Ｒ１、Ｒ２）と；帰還電圧Ｖｆｂと所定の参照電圧Ｖｒｅｆとの差分を増幅して出力する誤差増幅器ＥＲＲと；誤差増幅器ＥＲＲの出力が小さくなるように第１スイッチ手段の開閉制御を行うスイッチ制御手段ＣＴＲＬと；を有して成り、入力電圧Ｖｉｎを昇圧或いは降圧して所望の出力電圧Ｖｏｕｔを生成する構成としている。
【００３３】
このような構成とすることにより、第１スイッチ手段であるトランジスタＮ１の開閉制御を行うことで、間接的に第２スイッチ手段であるとトランジスタＮ２の開閉制御をも行うことが可能となる。
【００３４】
従って、本実施形態のＤＣ／ＤＣコンバータ２であれば、スイッチ制御手段ＣＴＲＬで第１スイッチ手段であるトランジスタＮ１の駆動デューティ比（＝オン期間／オフ期間）を適宜制御することにより、さらに具体的に述べれば、降圧動作時には、駆動デューティ比を１より小さい値にまで低下させ、逆に、昇圧動作時には、駆動デューティ比を１より大きい値にまで上昇させることにより、簡易な構成でありながら、容易かつ適切に、その昇降圧動作を切り換えることが可能となる。また、延いては、当該ＤＣ／ＤＣコンバータ２を搭載する液晶表示装置において、直流電源１からの入力電圧Ｖｉｎが所望の出力電圧Ｖｏｕｔよりも高いか低いかに依ることなく、常に所望の出力電圧Ｖｏｕｔを得ることができるようになる。従って、例えば、出力電圧Ｖｏｕｔの所望値が１６［Ｖ］であるのに対して、入力電圧Ｖｉｎが６〜１８［Ｖ］の範囲で変動する場合であっても、所望の出力電圧を得ることができるので、液晶表示パネル３における表示動作の安定化を図ることが可能となる。
【００３５】
また、図２でも示したように、本実施形態のＤＣ／ＤＣコンバータ２は、第１、第２スイッチ手段として電界効果トランジスタＮ１、Ｎ２を用いる構成とされている。このような構成とすることにより、第１、第２スイッチ手段としてバイポーラトランジスタ等を用いる構成と比べ、その電圧変換効率を高めることが可能となる。ただし、本発明の構成はこれに限定されるものではなく、第１、第２スイッチ手段として、バイポーラトランジスタ等を用いても構わない。
【００３６】
次に、本発明に係るＤＣ／ＤＣコンバータ２の第２実施形態について、図３を参照しながら説明する。図３は、ＤＣ／ＤＣコンバータ２の第２実施形態を示す回路図（一部にブロック図を含む）である。本図に示す通り、本実施形態のＤＣ／ＤＣコンバータ２は、先述の第１実施形態とほぼ同様の構成から成る。そこで、第１実施形態と同様の部分については、図２と同一符号を付すことで説明を省略し、以下では、本実施形態の特徴部分（リンギング防止手段の追設）について重点的な説明を行うことにする。
【００３７】
本実施形態のＤＣ／ＤＣコンバータ２は、軽負荷時或いは無負荷時におけるリンギング防止手段として、ＮチャネルＭＯＳ電界効果トランジスタＮ３ａ（第３スイッチ手段）を半導体集積回路装置ＩＣ１にパッケージングして成る。
【００３８】
トランジスタＮ３ａのドレインは、トランジスタＮ１のソースに接続されている。トランジスタＮ３ａのソースは接地されている。トランジスタＮ３ａのゲートは、スイッチ制御回路ＣＴＲＬの制御信号出力端に接続されている。
【００３９】
なお、トランジスタＮ３ａの電流許容量は、不要なチップ面積の増大や変換効率の低下を招かぬように、リンギングノイズという微小電流を引き抜き得る必要最小限に設計すべきである。すなわち、本実施形態のＤＣ／ＤＣコンバータ２において、トランジスタＮ３ａの電流許容量は、大電流を流す必要のあるトランジスタＮ１のそれよりも小さく設計されている。より具体的に述べると、トランジスタＮ３ａのゲート面積は、トランジスタＮ１の有するゲート面積の１／Ｎ（本実施形態では１／１０）に設計されている。
【００４０】
スイッチ制御回路ＣＴＲＬは、先述したように、誤差増幅器ＥＲＲの出力が小さくなるようにトランジスタＮ１の開閉制御を行う一方、これとは相補的にトランジスタＮ３ａの開閉制御を行う。
【００４１】
このような構成とすることにより、軽負荷時や無負荷時に、その出力電流が低下してコイル電流が全体的に引き下げられ、先出の図８（ｂ）に示すように、リンギングという波形の乱れが生じる状態（いわゆる不連続モード）に陥った場合であっても、そのリンギングノイズをトランジスタＮ３ａを介して接地ラインに逃がすことが可能となる。従って、トランジスタＮ２のスイッチング制御に誤動作が生じることを未然に回避し、より安定した昇降圧動作を実現することが可能となる。
【００４２】
次に、本発明に係るＤＣ／ＤＣコンバータ２の第３実施形態について、図４を参照しながら説明する。図４は、ＤＣ／ＤＣコンバータ２の第３実施形態を示す回路図（一部にブロック図を含む）である。本図に示す通り、本実施形態のＤＣ／ＤＣコンバータ２は、第１、第２実施形態とほぼ同様の構成から成る。そこで、第１、第２実施形態と同様の部分については、図２、図３と同一符号を付すことで説明を省略し、以下では、本実施形態の特徴部分（ダイオードＤ１の同期整流化）について重点的な説明を行うことにする。
【００４３】
本実施形態のＤＣ／ＤＣコンバータ２は、ダイオードＤ１に代替する同期整流手段として、また、軽負荷時或いは無負荷時におけるリンギング防止手段として、ＮチャネルＭＯＳ電界効果トランジスタＮ３ｂ（第３スイッチ手段）を半導体集積回路装置ＩＣ１にパッケージングして成る。
【００４４】
トランジスタＮ３ｂのドレインは、トランジスタＮ１のソースに接続されている。トランジスタＮ３ｂのソースは接地されている。トランジスタＮ３ｂのゲートは、スイッチ制御回路ＣＴＲＬの制御信号出力端に接続されている。
【００４５】
なお、トランジスタＮ３ｂの電流許容量は、トランジスタＮ１のそれと同等に設計されている。より具体的に述べると、トランジスタＮ３ｂのゲート面積は、トランジスタＮ１の有するゲート面積と同等に設計されている。
【００４６】
スイッチ制御回路ＣＴＲＬは、先述したように、誤差増幅器ＥＲＲの出力が小さくなるようにトランジスタＮ１の開閉制御を行う一方、これとは相補的にトランジスタＮ３ｂの開閉制御を行う。
【００４７】
このような構成とすることにより、先述の第２実施形態と同様に、軽負荷時や無負荷時に、その出力電流が低下してコイル電流が全体的に引き下げられ、先出の図８（ｂ）に示すように、リンギングという波形の乱れが生じる状態（いわゆる不連続モード）に陥った場合であっても、そのリンギングノイズをトランジスタＮ３ｂを介して接地ラインに逃がすことが可能となる。従って、トランジスタＮ２のスイッチング制御に誤動作が生じることを未然に回避し、より安定した昇降圧動作を実現することが可能となる。また、ダイオードＤ１をよりオン抵抗の小さいトランジスタＮ３ｂに置き換えた本構成であれば、先述の第２実施形態に比べて、ダイオードＤ１で生じていた電力損失を抑制することができるので、装置の変換効率向上に貢献することが可能となる。また、先述の第２実施形態に比べて、外付けのダイオードＤ１を１つ削減することができるので、装置規模の縮小にも貢献することが可能となる。
【００４８】
最後に、本発明に係るＤＣ／ＤＣコンバータ２の第４実施形態について、図５を参照しながら説明する。図５は、ＤＣ／ＤＣコンバータ２の第４実施形態を示す回路図（一部にブロック図を含む）である。本図に示す通り、本実施形態のＤＣ／ＤＣコンバータ２は、先述した第３実施形態とほぼ同様の構成から成る。そこで、第３実施形態と同様の部分については、図４と同一符号を付すことで説明を省略し、以下では、本実施形態の特徴部分（ダイオードＤ２の同期整流化）について重点的な説明を行うことにする。
【００４９】
本実施形態のＤＣ／ＤＣコンバータ２は、ダイオードＤ２に代替する同期整流手段として、ＮチャネルＭＯＳ電界効果トランジスタＮ４（第４スイッチ手段）を半導体集積回路装置ＩＣ１に外付けして成る。
【００５０】
トランジスタＮ４のドレインは、インダクタＬ１の他端に接続されている。トランジスタＮ４のソースは、出力電圧印加端に接続されている。トランジスタＮ４のゲートは、半導体集積回路装置ＩＣ１の制御端子Ｔ４を介して、スイッチ制御回路ＣＴＲＬの制御信号出力端に接続されている。
【００５１】
スイッチ制御回路ＣＴＲＬは、先述したように、誤差増幅器ＥＲＲの出力が小さくなるようにトランジスタＮ１の開閉制御を行う一方、これとは相補的にトランジスタＮ３ｂ、並びに、トランジスタＮ４の開閉制御を行う。
【００５２】
このように、逆流防止用のダイオードＤ２をよりオン抵抗の小さいトランジスタＮ４に置き換えた構成であれば、先述の第３実施形態に比べて、ダイオードＤ２で生じていた電力損失を抑制することができるので、装置の変換効率向上に貢献することが可能となる。
【００５３】
なお、上記第２〜第４実施形態の説明中で用いた「相補的」という文言は、トランジスタＮ１とトランジスタＮ３ａ、Ｎ３ｂ、Ｎ４のオン／オフが完全に逆転している場合のほか、貫通電流防止等の観点から、トランジスタＮ１とトランジスタＮ３ａ、Ｎ３ｂ、Ｎ４のオン／オフ遷移タイミングに所定の遅延が与えられている場合をも含むものとする。
【００５４】
また、上記では、液晶表示装置に搭載され、直流電源１から印加される入力電圧Ｖｉｎを変換してＴＦＴ液晶パネル３の駆動電圧Ｖｏｕｔを生成するＤＣ／ＤＣコンバータ２に本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、本発明は、入力電圧を昇圧或いは降圧して所望の出力電圧を生成する昇降圧レギュレータ回路全般に広く適用することが可能である。
【００５５】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００５６】
本発明は、昇降圧レギュレータ回路の簡略化を図る上で有用な技術である。
【図面の簡単な説明】
【００５７】
【図１】は、本発明に係る液晶表示装置の一構成例を示すブロック図である。
【図２】は、ＤＣ／ＤＣコンバータ２の第１実施形態を示す回路図である。
【図３】は、ＤＣ／ＤＣコンバータ２の第２実施形態を示す回路図である。
【図４】は、ＤＣ／ＤＣコンバータ２の第３実施形態を示す回路図である。
【図５】は、ＤＣ／ＤＣコンバータ２の第４実施形態を示す回路図である。
【図６】は、昇降圧レギュレータ回路の一従来例を示す回路図である。
【図７】は、昇降圧レギュレータ回路の別従来例を示す回路図である。
【図８】は、軽負荷時におけるリンギング発生を説明するための図である。
【符号の説明】
【００５８】
１    直流電源
２    ＤＣ／ＤＣコンバータ（昇降圧レギュレータ回路）
３    ＴＦＴ液晶パネル
ＩＣ１    半導体集積回路装置
ＣＴＲＬ    スイッチ制御回路
Ｎ１    ＮチャネルＭＯＳ電界効果トランジスタ（第１スイッチ手段）
Ｎ２    ＮチャネルＭＯＳ電界効果トランジスタ（第２スイッチ手段）
Ｎ３ａ、Ｎ３ｂ    ＮチャネルＭＯＳ電界効果トランジスタ（第３スイッチ手段）
Ｎ４    ＮチャネルＭＯＳ電界効果トランジスタ（第４スイッチ手段）
ＥＲＲ    誤差増幅器
Ｅ１    直流電圧源（バンドギャップ電源回路）
Ｔ１    入力端子
Ｔ２    出力端子
Ｔ３    帰還端子
Ｔ４    制御端子
Ｌ１    インダクタ（コイル）
Ｄ１、Ｄ２    ダイオード
Ｃ１    平滑コンデンサ
Ｒ１、Ｒ２    抵抗
【図１】
2006271182.tif 000003
【図２】
2006271182.tif 000004
【図３】
2006271182.tif 000005
【図４】
2006271182.tif 000006
【図５】
2006271182.tif 000007
【図６】
2006271182.tif 000008
【図７】
2006271182.tif 000009
【図８】
2006271182.tif 000010