(57)【要約】【課題】トランジスタの特性のバラツキによる表示ムラの発生を抑制することが可能なＥＬ表示装置を提供する。【解決手段】  アレイ基板３０と、アレイ基板３０と接続されたプログラム電流を出力する第１のソースドライバ回路１４ｍと第２のソースドライバ回路１４ｓと、ソースドライバ回路１４内に構成されたコントロール回路と、第１のソースドライバ回路１４ｍと第２のソースドライバ回路１４ｓのうち、いずれかをマスターあるいはスレーブ動作させる制御端子とを具備することを特徴とするＥＬ表示装置である。【選択図】  図１２５
2006276718.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板と、
前記アレイ基板と接続されたプログラム電流を出力する第１のソースドライバ回路と第２のソースドライバ回路と、
前記ソースドライバ回路内に構成されたコントロール回路と、
前記第１のソースドライバ回路と第２のソースドライバ回路のうち、いずれかをマスターあるいはスレーブ動作させる制御端子とを具備することを特徴とするＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いたＥＬ表示パネル（表示装置）などの自発光表示パネルに関するものである。また、これらの表示パネルなどの駆動回路（ＩＣなど）および駆動方法などに関するものである。
【背景技術】
【０００２】
電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料を用いたアクティブマトリクス型の画像表示装置は画素に書き込まれる電流に応じて発光輝度が変化する。有機ＥＬ表示パネルは各画素に発光素子を有する自発光型である。有機ＥＬ表示パネルは、液晶表示パネルに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。
【０００３】
有機ＥＬ表示パネルも単純マトリクス方式とアクティブマトリクス方式の構成が可能である。前者は構造が単純であるものの大型かつ高精細の表示パネルの実現が困難である。しかし、安価である。後者は大型、高精細表示パネルを実現できる。しかし、制御方法が技術的に難しい、比較的高価であるという課題がある。現在では、アクティブマトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各画素に設けた発光素子に流れる電流を画素内部に設けた薄膜トランジスタ（トランジスタ）によって制御する。
【０００４】
アクティブマトリクス方式の有機ＥＬ表示パネルは、例えば、特許文献１に開示されている。この表示パネルの一画素の等価回路を図２に示す。画素１６は発光素子であるＥＬ素子１５、第１のトランジスタ（駆動用トランジスタ）１１ａ、第２のトランジスタ（スイッチング用トランジスタ）１１ｂおよび蓄積容量（コンデンサ）１９からなる。発光素子１５は有機エレクトロルミネッセンス（ＥＬ）素子である。本明細書では、ＥＬ素子１５に電流を供給（制御）するトランジスタ１１ａを駆動用トランジスタ１１と呼ぶ。また、図２のトランジスタ１１ｂのように、スイッチとして動作するトランジスタをスイッチ用トランジスタ１１と呼ぶ。
【０００５】
有機ＥＬ素子１５は多くの場合、整流性があるため、ＯＬＥＤ（有機発光ダイオード）と呼ばれることがある。図１、図２などでは発光素子１５としてダイオードの記号を用いている。
【０００６】
本発明における発光素子１５はＯＬＥＤに限るものではなく、素子１５に流れる電流量によって輝度が制御されるものであればよい。たとえば、無機ＥＬ素子が例示される。その他、半導体で構成される白色発光ダイオードが例示される。また、発光トランジスタでもよい。また、発光素子１５は必ずしも整流性が要求されるものではない。双方向性素子であってもよい。
【０００７】
図２の動作について説明する。ゲート信号線１７を選択状態とし、ソース信号線１８に輝度情報を表す電圧の映像信号を印加する。トランジスタ１１ａが導通し、映像信号が蓄積容量１９に充電される。ゲート信号線１７を非選択状態とすると、トランジスタ１１ａがオフになる。トランジスタ１１ｂは電気的にソース信号線１８から切り離される。しかし、トランジスタ１１ａのゲート端子電位は蓄積容量（コンデンサ）１９によって安定に保持される。トランジスタ１１ａを介して発光素子１５に流れる電流は、トランジスタ１１ａのゲート／ドレイン端子間電圧Ｖｇｄに応じた値となる。発光素子１５はトランジスタ１１ａを通って供給される電流量に応じた輝度で発光し続ける。
【特許文献１】特開平８−２３４６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
有機ＥＬ表示パネルは、低温ポリシリコントランジスタアレイを用いてパネルを構成する。しかし、有機ＥＬ素子は、ポリシリコントランジスタアレイのトランジスタ特性にバラツキがあると、表示ムラが発生する。
【０００９】
図２は電圧プログラム方式の画素構成である。図２に図示する画素構成では、電圧の映像信号をトランジスタ１１ａで電流信号に変換する。したがって、トランジスタ１１ａに特性バラツキがあると、変換される電流信号にもバラツキが発生する。通常、トランジスタ１１ａは５０％以上の特性バラツキが発生している。したがって、図２の構成では表示ムラが発生する。
【００１０】
表示ムラは、電流プログラム方式の構成を採用することにより低減することが可能である。電流プログラムを実施するためには、電流駆動方式のドライバ回路が必要である。しかし、電流駆動方式のドライバ回路にも電流出力段を構成するトランジスタ素子にバラツキが発生する。そのため、各出力端子からの階調出力電流にバラツキが発生し、良好な画像表示ができないという課題があった。また、電流プログラム方式は、低階調領域では、駆動電流が小さい。そのため、ソース信号線１８の寄生容量により良好に駆動できないという課題があった。
【課題を解決するための手段】
【００１１】
ＥＬ表示パネルには、アレイ基板３０にマスターのソースドライバ回路（ＩＣ）１４ｍとスレーブのソースドライバ回路（ＩＣ）１４ｓが実装されている。ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓは同一の構成である。マスターとなるかスレーブになるかは、ソースドライバ回路（ＩＣ）１４に入力されたｍ／ｓ信号により指定される。ＭＳＥＬ信号は、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓとを選択する信号である。ＭＳＥＬ＝１（ロジックＨ）のときは、ソースドライバ回路（ＩＣ）１４ｍが選択され、映像信号（ＤＡＴＡ）などがソースドライバ回路（ＩＣ）１４ｍに入力（ラッチ）される。逆に、ＭＳＥＬ＝０（ロジックＬ）のときは、ソースドライバ回路（ＩＣ）１４ｓが選択され、ソースドライバ回路（ＩＣ）１４ｓに映像信号（ＤＡＴＡ）などが入力（ラッチ）される。ソースドライバ回路（ＩＣ）１４ｍに内蔵されたコントローラ７２２ｍが映像信号のＳＵＭ演算などを実施し、ｄｕｔｙ比を求め、ｄｕｔｙ比にもとづくゲートドライバ回路１２ｂのスタート信号（ＳＴ２）、クロック（ＣＬＫ２）、イネーブル信号（ＥＮＢ２）などを発生させる。また、必要に応じて、基準電流の制御を実施する。また、ゲートドライバ回路１２ａのスタート信号（ＳＴ１）、クロック（ＣＬＫ１）、イネーブル信号（ＥＮＢ１）などを発生させる。
【発明の効果】
【００１２】
本発明のソースドライバ回路は、基準電流の発生回路を有し、また、ゲートドライバ回路を制御することにより、電流制御、輝度制御を実現する。また、画素は、複数あるいは単独の駆動用トランジスタを有し、ＥＬ素子１５に流れる電流バラツキが発生しないように駆動する。また、各端子に接続する単位トランジスタ群を変化させる。したがって、トランジスタのしきい値ばらつきによる表示むらの発生を抑制することが可能となる。駆動用トランジスタ素子の温度依存性も補償する。また、ｄｕｔｙ比制御などによりダイナミックレンジが広い画像表示を実現できる。
【００１３】
本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【００１４】
本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいことになる。
【発明を実施するための最良の形態】
【００１５】
本明細書において、各図面は理解を容易するために、また作図を容易にするため、省略および拡大あるいは縮小した箇所がある。たとえば、図４に図示する表示パネルの断面図では薄膜封止膜４１などを十分厚く図示している。一方、図３において、封止フタ４０は薄く図示している。また、省略した箇所もある。たとえば、本発明の表示パネルなどでは、反射防止のために円偏光板などの位相フィルム（３８、３９）が必要である。しかし、本明細書の各図面では円偏光板などを省略している。以上のことは以下の図面に対しても同様である。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態もしくは材料あるいは機能もしくは動作を有する。
【００１６】
本明細書では、駆動用トランジスタ１１、スイッチング用トランジスタ１１は薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード（ＴＦＤ）、リングダイオードなどでも構成することができる。また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもよい。もちろん、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。つまり、本発明のトランジスタ１１、ゲートドライバ回路１２、ソースドライバ回路（ＩＣ）１４などは、これらのいずれでも使用することができる。
【００１７】
ソースドライバ回路（ＩＣ）１４は、単なるドライバ機能だけでなく、電源回路、バッファ回路（シフトレジスタなどの回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。
【００１８】
基板３０はガラス基板として説明をするが、シリコンウエハで形成してもよい。また、基板３０は、金属基板、セラミック基板、プラスティックシート（板）などを使用してよい。また、本発明の表示パネルなどを構成するトランジスタ１１、ゲートドライバ回路１２、ソースドライバ回路（ＩＣ）１４などは、ガラス基板などに形成し、転写技術により他の基板（プラスチックシート）に移し変えて構成または形成したものでもよいことは言うまでもない。フタ４０の材料あるいは構成に関しても基板３０と同様である。また、フタ４０、基板３０は放熱性を良好にするため、サファイアガラスなどを用いてもよいことは言うまでもない。
【００１９】
以下、本発明のＥＬ表示パネルについて図面を参照しながら説明をする。有機ＥＬ表示パネルは、図３に示すように、画素電極としての透明電極３５が形成されたガラス板３０（アレイ基板３０）上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも１層の有機機能層（ＥＬ層）２９、及び金属電極（反射膜）（カソード）３６が積層されたものである。透明電極（画素電極）３５である陽極（アノード）にプラス、金属電極（反射電極）３６の陰極（カソード）にマイナスあるいはグランド電圧を加え、透明電極３５及び金属電極３６間に直流を印加することにより、有機機能層（ＥＬ膜）２９が発光する。
【００２０】
なお、封止フタ４０とアレイ基板３０との空間には乾燥剤あるいは吸湿材料からなるシートあるいは薄膜（厚膜）３７を配置する。これは、有機ＥＬ膜２９は湿度に弱いためである。乾燥剤３７によりシール剤を浸透する水分を吸収し有機ＥＬ膜２９の劣化を防止する。また、封止フタ４０とアレイ基板３０とは、周辺部を封止樹脂２５１１で封止する。乾燥剤３７などの水分吸収手段は、封止フタ４０などに直接塗布または蒸着することにより形成してもよい。
【００２１】
封止フタ４０とは、外部からの水分の浸入を防止あるいは抑制する手段であって、フタの形状に限定されるものではない。たとえば、ガラス板あるいはプラスティック板あるいはフィルムなどでもよい。また、融着ガラス、ステンレスなどの金属などでもよい。また、樹脂あるいは無機材料などの構成体であってもよい。また、蒸着技術などを用いて薄膜状の形成（図４を参照のこと）したものであってもよい。乾燥剤３７の表面からＥＬ膜までの距離は、０．２ｍｍ以上開けることが好ましい。
【００２２】
図３の本発明の有機ＥＬ表示パネルは、ガラスのフタ４０を用いて封止する構成である。しかし、本発明はこれに限定するものではない。たとえば、図４に図示するようにフィルム４１（薄膜でもよい。つまり、薄膜封止膜４１である）４１を用いた封止構造であってもよい。
【００２３】
封止フィルム（薄膜封止膜）４１としては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド  ライク  カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿性能が高い）。このフィルムを封止膜４１として用いる。また、ＤＬＣ（ダイヤモンド  ライク  カーボン）膜などを電極３６の表面に直接蒸着する構成ものよいことは言うまでもない。その他、樹脂薄膜と金属薄膜を多層に積層して、薄膜封止膜を構成してもよい。
【００２４】
薄膜４１あるいは封止構造を形成する膜の厚みは、上記干渉領域の膜厚には限定されない。５〜１０μｍ以上あるいは、１００μｍ以上の厚みを有するように構成あるいは形成してもよいことは言うまでもない。また、封止構成の薄膜４１などが透過性を有する場合は、図４のＡ側が光出射側となり、不透過性あるいは光反射性の機能あるいは構造を有する場合は、Ｂ側が光出射側となる。
【００２５】
Ａ側とＢ側との両方から光が出射されるように構成してもよい。この構成を採用する場合は、Ａ側からＥＬ表示パネルの画像を見る場合と、Ｂ側からＥＬ表示パネルの画像を見る場合とでは画像が左右反転する。したがって、Ａ側からＥＬ表示パネルの画像を見る場合と、Ｂ側からＥＬ表示パネルの画像を見る場合では、手動であるいはオートマチックに画像の左右を反転させる機能を付加する。この機能の実現は、映像信号の１画素行あるいは複数画素行分をラインメモリに蓄積し、ラインメモリの読み出し方向を反転させればよい。
【００２６】
図４のように封止フタ４０を用いず、封止膜４１で封止する構成を薄膜封止と呼ぶ。基板３０側から光を取り出す「下取り出し（図３を参照のこと。光取り出し方向は図３のＢ矢印方向である）」の場合の薄膜封止４１は、ＥＬ膜を形成後、ＥＬ膜上にカソードとなるアルミ電極を形成する。次にこのアルミ膜上に緩衝層としての樹脂層を形成する。緩衝層としては、アクリル、エポキシなどの有機材料が例示される。また、膜厚は１μｍ以上１０μｍ以下の厚みが適する。さらに好ましくは、膜厚は２μｍ以上６μｍ以下の厚みが適する。この緩衝膜上の封止膜７４を形成する。
【００２７】
緩衝膜がないと、応力によりＥＬ膜の構造が崩れ、筋状に欠陥が発生する。封止膜４１は前述したように、ＤＬＣ（ダイヤモンド  ライク  カーボン）、あるいは電界コンデンサの層構造（誘電体薄膜とアルミ薄膜とを交互に多層蒸着した構造）が例示される。
【００２８】
図３などにおいて、有機ＥＬ膜２９から発生した光の半分は、反射膜（カソード電極）３６で反射され、アレイ基板３０と透過して出射される。しかし、反射膜（カソード電極）３６には外光を反射し写り込みが発生して表示コントラストを低下させる。この対策のために、アレイ基板３０にλ／４板（位相フィルム）３８および偏光板（偏光フィルム）３９を配置している。偏光板３９と位相フィルム３８を一体したものは円偏光板（円偏光シート）と呼ばれる。
【００２９】
なお、位相フィルム３８、円偏光板１６５４は、有機樹脂フィルム、有機樹脂板に限定するものではなく、無機材料（水晶結晶、光学薄膜）などで構成してもよいことは言うまでもない。
【００３０】
反射型画素１６は、画素電極３５を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極３５の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ膜２９との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。なお、カソード３６（アノード３５）となる反射膜を透明電極に形成する、あるいは反射率を３０％以下に低減できる場合は、円偏光板は不要である。写り込みが大幅に減少するからである。また、光の干渉も低減し望ましい。
【００３１】
有機ＥＬは、有機材料であるため、一般的に紫外線により劣化しやすい。この課題に対して、本発明は、図５に図示するように、アレイ基板３０または封止基板に紫外線をカットするフィルムあるいは樹脂からなる膜（紫外線カット膜）２９７１を形成あるいは配置している。紫外線カット膜２９７１は、画素行あるいは画素列位置に一致するように、ストライプ状あるいはドット状に形成また配置している。もちろん、アレイ基板３０また封止基板（フタ）４０のうち、少なくとも一方の基板の全面に（シート状に）紫外線カット膜２９７１を形成または配置してもよい。
【００３２】
紫外線カット膜２９７１は、RGBのEL材料で紫外線に対する耐性が異なる。したがって、紫外線カット膜は画素１６のRGBのEL材料に一致するように、ストライプ状などに形成することが好ましい。また、画素１６に対応させてストライプ状、ドット状に形成することにより、RGBのEL素子１５からの発生しパネルから出射する波長の帯域を制限するあるいは制御することができる。したがって、色純度を向上させることができる。たとえば、紫外線カット膜２９７１にカラーフィルタなどの機能を持たせる。
【００３３】
紫外線カット膜２９７１としては、エポキシ系樹脂、ウレタン系樹脂またはアクリル系樹脂等を用いることができる。また、その他、ポリエステル樹脂、ＰＶＡ樹脂、ポリサルホン樹脂、塩化ビニール樹脂、ゼオネックス樹脂、アクリル樹脂、ポリスチレン樹脂等の有機樹脂板あるいは有機樹脂フィルムなどを用いてもよい。また、紫外線カット膜２９７１の一部もしくは全体を着色したりしてもよいことは言うまでもない。また、紫外線カット膜２９７１はITO、酸化アルミニウム（Ａｌ２Ｏ３）、ジルコニウム（ＺｒＯ２）、フッ化マグネシウム（ＭｇＦ２）、一酸化シリコン（ＳｉＯ）、酸化イットリウム（Ｙ２Ｏ３）などの無機材料からなる薄膜、厚膜を用いて形成あるは配置してもよい。特にITOは導電性があるので、静電気防止にもなり好ましい。
【００３４】
図３の構成では、封止基板（フタ）４０とアレイ基板３０との間隔（図６の空間３００２）が狭いほど、ＥＬパネルの厚みは薄くすることができる。しかし、封止フタ４０とアレイ基板３０との間隔が近いと、封止フタ４側などから押圧した場合に、封止フタ４０などがひずみ、封止フタ４０の裏面が、ＥＬ膜２９、カソード膜３６などと接触する場合がある。接触するとカソード膜３６などが破壊される。
【００３５】
この課題を解決するため、本発明は、図６に図示するように、アレイ基板３０と封止フタ（基板）４０間に、スペーサ柱３００１を形成している。スペーサ柱３００１は開口率を低減しないように、ソース信号線１８またはゲート信号線１７と垂直方向に重ねるように形成または配置されている。
【００３６】
スペーサ柱３００の形成材料としては、エポキシ系樹脂、ウレタン系樹脂またはアクリル系樹脂等を用いることができる。スペーサ柱３００１は透明樹脂に限定されるものでなく、酸化アルミニウム、酸化マグネシウム、オパールガラスなどの光拡散物でもよい。
【００３７】
好ましくは、スペーサ柱３００１は光吸収材で形成することが好ましい。ハレーションを防止し、コントラストを向上できるからである。光吸収材としては六価クロムなどの黒色の金属薄膜、アクリルにカーボン等を添加した樹脂、複数あるいは単色の色素もしくは染料を添加したカラーフィルタが例示される。これらはアレイ基板３０などで発生するハレーションを抑制する。また、カラーフィルタを構成する材料で形成してもよい。
【００３８】
スペーサ柱３００１の形成方法としては、アレイ基板３０または封止基板４０のうち少なくとも一方に、樹脂材料を塗布し、ドライエッチング技術またはウエットエッチング技術を用いて形成する。また、インクジェット印刷などの技術を用いて染料、色素などを塗布して形成する。また、グラビア印刷技術、オフセット印刷技術、スピンナーで膜を塗布し、現像する半導体パターン形成技術などで形成する。また、基板（３０、４０）に樹脂板加工技術（インジェクション加工、コンプレクション加工など）を応用すればよい。
【００３９】
図７は図６に加えて、パターニングされた乾燥剤３０１１を形成した構成図である。乾燥剤３０１１は、封止基板（フタ）４０に乾燥剤材料からなる膜を一面に形成し、パターニングして形成する。または、スペーサ柱３００１を形成する材料に乾燥剤材料からなる膜を一面に形成し、パターニングする。もちろん、スペーサ柱３００１を形成する前にアレイ基板３０上に形成または配置してもよい。
【００４０】
ＥＬ表示装置のカラー化は、マスク蒸着により行うが、本発明はこれに限定するものではない。たとえば、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層（ＣＣＭ：カラーチェンジミディアムズ）でＲ、Ｇ、Ｂ光に変換してもよい。たとえば、図４において、薄膜封止膜４１上あるいは下にカラーフィルタを配置する。もちろん、プレシジェンシャドーマスクを利用したＲＧＢ有機材料（ＥＬ材料）の打ち分け方式を採用してもよい。本発明のカラーＥＬ表示パネルはこれらのいずれの方式を用いても良い。
【００４１】
本発明のＥＬ表示パネル（ＥＬ表示装置）の画素１６の構造は、図１などに示すように、１つの画素１６が４つのトランジスタ１１ならびにＥＬ素子１５により形成される。画素電極３５はソース信号線１８と重なるように構成する。ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平坦化膜３２を形成して絶縁し、平坦化膜３２上に画素電極３５を形成する。このようにソース信号線１８上の少なくとも１部に画素電極３５を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態が期待できる。当然のことながら、画素電極３５は反射電極に構成してもよい。
【００４２】
有機ＥＬ表示パネルに用いられるアクティブマトリックス方式は、特定の画素を選択し、必要な表示情報を与えられること。１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満足させなければならない。
【００４３】
この２つの条件を満足させるため、図２に図示する従来の有機ＥＬの画素構成では、第１のトランジスタ１１ｂは画素を選択するためのスイッチング用トランジスタとして機能させる。また、第２のトランジスタ１１ａはＥＬ素子１５に電流を供給するための駆動用トランジスタとして機能させている。
【００４４】
この構成を用いて階調を表示させる場合、駆動用トランジスタ１１ａのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用トランジスタ１１ａのオン電流のばらつきがそのまま表示に現れる。
【００４５】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が４５０度以下の低温ポリシリ技術で形成した低温多結晶トタンジスタでは、そのしきい値のばらつきが±０．２Ｖ〜±０．５Ｖの範囲でばらつきがある。そのため、駆動用トランジスタ１１ａを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、トランジスタの移動度、ゲート絶縁膜の厚みなどでも発生する。また、トランジスタ１１の劣化によっても特性は変化する。
【００４６】
この現象は、低温ポリシリコン技術に限定されるものではなく、プロセス温度が４５０度（摂氏）以上の高温ポリシリコン技術でも、固相（ＣＧＳ）成長させた半導体膜を用いてトランジスタなどを形成したものでも発生する。その他、主として有機材料で形成した有機トランジスタでも発生する。アモルファスシリコントランジスタでも発生する。したがって、本発明は、以上のすべての構成に適用できる方式である。
【００４７】
図２のように、電圧を書き込むことにより、階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要がある。しかし、現状の低温多結晶ポリシリコントランジスタなどではこのバラツキを所定範囲以内の抑えることができない。
【００４８】
本発明の表示パネルの画素１６を構成するトランジスタ１１は、ｐ−チャンネルポリシリコン薄膜トランジスタに構成される。また、トランジスタ１１ｂは、デュアルゲート以上であるマルチゲート構造としている。
【００４９】
本発明の表示パネルの画素１６を構成するトランジスタ１１ｂは、トランジスタ１１ａのソース−ドレイン間のスイッチとして作用する。したがって、トランジスタ１１ｂは、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。トランジスタ１１ｂのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりＯＮ／ＯＦＦ比の高い特性を実現できる。
【００５０】
図１の画素回路は、１画素内に４つのトランジスタ１１を有している。駆動用トランジスタ１１ａのゲート端子はトランジスタ１１ｂのソース端子に接続されている。トランジスタ１１ｂおよびトランジスタ１１ｃのゲート端子はゲート信号線１７ａに接続されている。トランジスタ１１ｂのドレイン端子はトランジスタ１１ｃのソース端子ならびにトランジスタ１１ｄのソース端子に接続され、トランジスタ１１ｃのドレイン端子はソース信号線１８に接続されている。トランジスタ１１ｄのゲート端子はゲート信号線１７ｂに接続され、トランジスタ１１ｄのドレイン端子はＥＬ素子１５のアノード電極に接続されている。
【００５１】
図１ではすべてのトランジスタはＰチャンネルで構成している。Ｐチャンネルは多少Ｎチャンネルのトランジスタに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明はＥＬ素子構成をＰチャンネルで構成することのみに限定するものではない。Ｎチャンネルのみで構成してもよい。また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【００５２】
パネルを低コストで作製するためには、画素を構成するトランジスタ１１をすべてＰチャンネルで形成し、内蔵ゲートドライバ回路１２もＰチャンネルで形成することが好ましい。このようにアレイをＰチャンネルのみのトランジスタで形成することにより、マスク枚数が５枚となり、低コスト化、高歩留まり化を実現できる。
【００５３】
ゲート信号線１７ｂに印加するトランジスタ１１ｄのオン電圧は、ゲート信号線１７ａに印加するトランジスタ１１ｂのオン電圧よりも低くする。具体的にはゲート信号線１７ａに印加するオン電圧は−９Ｖであるが、ゲート信号線１７ｂに印加するオン電圧は、−２〜０Ｖである。ゲート信号線１７ｂに印加するトランジスタ１１ｄのオン電圧を、ゲート信号線１７ａに印加するトランジスタ１１ｂのオン電圧よりも低くすることにより、トランジスタ１１ｄのリークが減少し良好な黒表示を実現できる。ゲート信号線１７ａと１７ｂに印加するオフ電圧は同一にする。オフ電圧は８Ｖである。ゲート信号線１７ａと１７ｂに印加するオフ電圧は同一にすることにより電源回路の構成が簡略化させる。
【００５４】
図１のように画素１６の駆動用トランジスタ１１ａ、選択トランジスタ（１１ｂ、１１ｃ）がＰチャンネルトランジスタの場合は、突き抜け電圧が発生する。これは、ゲート信号線１７ａの電位変動が、選択トランジスタ（１１ｂ、１１ｃ）のＧ−Ｓ容量（寄生容量）を介して、コンデンサ１９の端子に突き抜けるためである。Ｐチャンネルトランジスタ１１ｂがオフするときにはＶｇｈ電圧となる。そのため、コンデンサ１９の端子電圧がＶｄｄ側に少しシフトする。そのため、トランジスタ１１ａのゲート（Ｇ）端子電圧は上昇し、より黒表示となる。したがって、良好な黒表示を実現できる。
【００５５】
以上の実施例は、トランジスタ１１ｂのＧ−Ｓ容量（寄生容量）を介して、コンデンサ１９の電位を変動させ、コンデンサ１９の電位変動により、黒表示を良好にする構成である。しかし、本発明はこれに限定するものではない。たとえば、コンデンサ１９ｂを素子で形成してもよいことは言うまでもない。コンデンサ１９ｂはトランジスタ１１のゲート信号線１７を構成する電極層と、ソース信号線１８を構成（形成）する電極層を２つの電極として形成することが好ましい。コンデンサ１９ｂの容量はコンデンサ１９ａの容量の１／４以上１／１以下とすることが好ましい。
【００５６】
コンデンサ１９ｂなどによる突き抜け電圧のシフト量は一定であり、また、Ｖｇｈ電圧、Ｖｇｌ電圧が一定値であるからである。電流駆動方式（電流プログラム方式）では、低階調ではプログラム電流が小さくなり、ソース信号線１８の寄生容量の充放電が困難である。しかし、コンデンサ１９ｂになどよる突き抜け電圧を利用することにより、ソース信号線１８に印加するプログラム電流を比較的大きくでき、駆動用トランジスタ１１ａがＥＬ素子１５に流す電流はプログラム電流よりも小さくすることができる。つまり、微小なプログラム電流を画素１６に書き込むことができる。
【００５７】
逆に、突き抜け電圧を可変するには、Ｖｇｈ電圧またはＶｇｌ電圧もしくはＶｇｈ電圧とＶｇｌ電圧の電位差を変化すればよい。たとえば、点灯率（後に説明する）に応じて、Ｖｇｈ電圧、Ｖｇｌ電圧を変化あるいは操作する駆動方法が例示される。また、コンデンサ１９ｂの容量を変化すればよい。また、アノード電圧Ｖｄｄを変化させればよい。たとえば、点灯率（後に説明する）に応じて、アノード電圧（Ｖｄｄ）を変化あるいは操作する駆動方法が例示される。これらを変化あるいは変更することにより突き抜け電圧の大きさを制御でき、駆動用トランジスタ１１ａが流す電流量を制御でき、良好な黒表示を実現できる。
【００５８】
突き抜け電圧の大きさは階調番号によらず、一定値であるため、低階調領域では、相対的に減少するプログラム電流量の割合が大きくなる。したがって、低階調領域になるほど、良好な黒表示を実現できる。
【００５９】
以下、さらに本発明の理解を容易にするために、本発明のＥＬ素子構成について図８を用いて説明する。本発明のＥＬ素子構成は２つのタイミングにより制御される。図８は図１の画素構成における動作の説明図である。第１のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでトランジスタ１１ｂならびにトランジスタ１１ｃがＯＮすることにより、等価回路として図８（ａ）となる。ここで、信号線より所定の電流Ｉｗが書き込まれる。これによりトランジスタ１１ａはゲートとドレインが接続された状態となり、このトランジスタ１１ａとトランジスタ１１ｃを通じて電流Ｉｗが流れる。したがって、トランジスタ１１ａのゲート−ソースの電圧はＩ１が流れるような電圧となる。
【００６０】
第２のタイミングはトランジスタ１１ａとトランジスタ１１ｃが閉じ、トランジスタ１１ｄが開くタイミングであり、そのときの等価回路は図８（ｂ）となる。トランジスタ１１ａのソース−ゲート間の電圧は保持されたままとなる。この場合、トランジスタ１１ａは常に飽和領域で動作するため、Ｉｗの電流は一定となる。
【００６１】
以上の動作を図示すると、図９に図示するようになる。図９（ａ）の６１は、表示画面６４における、ある時刻での電流プログラムされている画素（行）（書き込み画素行）を示している。画素（行）６１は、非点灯（非表示画素（行））とする。また、スイッチング用トランジスタ１１ｄがクローズし、ＥＬ素子１５に電流が流れている（ただし、黒表示は流れない）領域は、表示領域６３となる。また、スイッチング用トランジスタ１１ｄがオープンの領域は、非表示領域６２となる。
【００６２】
図１の画素構成の場合は、図８（ａ）に示すように、電流プログラム時は、プログラム電流Ｉｗがソース信号線１８に流れる。この電流Ｉｗが駆動用トランジスタ１１ａを流れ、プログラム電流Ｉｗを流す電流が保持されるように、コンデンサ１９に電圧設定（プログラム）される。または、駆動用トランジスタ１１ａのゲート端子にプログラム電流Ｉｗを流す電流が流れるように電圧が保持される。このとき、トランジスタ１１ｄはオープン状態（オフ状態）である。
【００６３】
次に、ＥＬ素子１５に電流を流す期間は図８（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフし、トランジスタ１１ｄが動作する。つまり、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジスタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄがオンする。
【００６４】
図９の駆動方法のタイミングチャートを図１０に図示する。図１０でわかるように、各選択された画素行（選択期間は、１Ｈとしている）において、ゲート信号線１７ａにオン電圧（Ｖｇｌ）が印加されている時（図１０（ａ）を参照）には、ゲート信号線１７ｂにはオフ電圧（Ｖｇｈ）が印加されている（図１０（ｂ）を参照）。この期間は、ＥＬ素子１５には電流が流れていない（非点灯状態）。
【００６５】
選択されていない画素行において、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加されている。また、この期間は、ＥＬ素子１５に電流が流れている（点灯状態）。また、点灯状態では、ＥＬ素子１５は所定のＮ倍の輝度（Ｎ・Ｂ）で点灯し、その点灯期間は１Ｆ／Ｎである。したがって、１Ｆを平均した表示パネルの表示輝度は、（Ｎ・Ｂ）×（１／Ｎ）＝Ｂ（所定輝度）となる。なお、Ｎは１以上であればいずれの値でもよい。もちろん、Ｎ＝１とし、書き込み画素行６１以外を表示（点灯）領域６３としてもよいことは言うまでもない。
【００６６】
つぎに、図１１を用いて、本発明のＥＬ表示パネルで使用する電源（電圧）について説明をする。ゲートドライバ回路１２は、バッファ回路８２とシフトレジスタ回路８１で構成される。バッファ回路８２はオフ電圧（Ｖｇｈ）とオン電圧（Ｖｇｌ）を電源電圧として使用する。一方、シフトレジスタ回路８１はシフトレジスタの電源ＶＧＤＤとグラント（ＧＮＤ）電圧を使用し、また、入力信号（ＣＬＫ、ＵＤ、ＳＴ）の反転信号を発生させるためのＶＲＥＦ電圧を使用する。また、ソースドライバ回路（ＩＣ）１４は、電源電圧Ｖｓとグランド（ＧＮＤ）電圧を使用する。
【００６７】
ゲートドライバ回路１２ａは、シフトレジスタ回路８１ａとバッファ回路８２を具備している。したがって、ゲートドライバ回路１２ａはゲート信号線１７ａをオンオフ制御する。ゲート信号線１７ｂは、用のシフトレジスタ回路８１ｂ（図示せず）とバッファ回路８２（図示せず）を内蔵する。なお、説明を容易にするため、画素構成は図１を例にあげて説明をする。
【００６８】
各シフトレジスタ回路８１は正相と負相のクロック信号ＣＬＫｘ（ＣＬＫｘＰ、ＣＬＫｘＮ）、スタートパルス（ＳＴｘ）で制御される。なお、ｘは添え字である。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＢＬ）信号、シフト方向を上下逆転するアップダウン（ＵＤ）信号を付加することが好ましい。他に、スタートパルスがシフトレジスタ回路８１にシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。
【００６９】
シフトレジスタ回路８１のシフトタイミングはコントロールＩＣ７２２（後述する）からの制御信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路８１を内蔵する。なお、クロック信号は正相のみとしてもよい。正相のみのクロック信号とすることにより信号線数が削減でき、狭額縁化を実現できる。
【００７０】
シフトレジスタ回路８１のバッファ容量は小さいため、直接にはゲート信号線１７を駆動することができない。そのため、シフトレジスタ回路８１の出力とゲート信号線１７を駆動する出力ゲート間には少なくとも２つ以上のインバータ回路が形成されている。
【００７１】
ここで理解を容易にするため、電圧値を規定する。まず、アノード電圧Ｖｄｄを６（Ｖ）とし、カソード電圧Ｖｓｓを−９（Ｖ）とする（図１などを参照のこと）。ＧＮＤ電圧は０（Ｖ）とし、ソースドライバ回路のＶｓ電圧はＶｄｄ電圧と同一の６（Ｖ）とする。Ｖｇｈ１とＶｇｈ２電圧はＶｄｄより０．５（Ｖ）以上３．０（Ｖ）以下とすることが好ましい。ここでは、Ｖｇｈ１＝Ｖｇｈ２＝８（Ｖ）とする。
【００７２】
ゲートドライバ回路１２のＶｇｌ１は、図１のトランジスタ１１ｃのオン抵抗を十分に小さくするため、低くする必要がある。ここでは、回路構成を容易にするため、Ｖｇｈ１と絶対値が逆であるＶｇｌ１＝−８（Ｖ）にする。ＶＧＤＤ電圧は、Ｖｇｈよりも低く、ＧＮＤ電圧よりも高くする必要がある。ここでは、発生電圧回路を容易にし、回路コストを低減するため、Ｖｇｈ電圧の１／２の４（Ｖ）にする。一方で、Ｖｇｌ２電圧は、余り低くすると、トランジスタ１１ｂのリークを発生する危険性があるため、したがって、ＶＧＤＤ電圧とＶｇｌ１電圧の中間電圧にすることが好ましい。ここでは、電圧回路を容易にし、回路コストを低減するため、ＶＧＤＤ電圧と絶対値が等しく、また反対極性である−４（Ｖ）にする。
【００７３】
以上の実施例は、主としてシリコンチップからなるＩＣでソースドライバ回路（ＩＣ）１４を構成するものであった。しかし、本発明はこれに限定するものではなく、アレイ基板３０に直接にポリシリコン技術（ＣＧＳ技術、低温ポリシリコン技術、高温ポリシリコン技術など）を用いて出力段回路９１など（ポリリシコン電流保持回路９２）を形成または構成してもよい。
【００７４】
図１２はその実施例である。Ｒ、Ｇ、Ｂの出力段回路９１（Ｒ用は９１Ｒ、Ｇ用は９１Ｇ、Ｂ用は９１Ｂ）と、ＲＧＢの出力段回路９１を選択するスイッチＳがポリシリコン技術で形成（構成）されている。スイッチＳは１Ｈ期間を時分割して動作する。基本的には、スイッチＳは、１Ｈの１／３期間がＲの出力段回路９１Ｒに接続され、１Ｈの１／３期間がＧの出力段回路９１Ｇに接続され、残りの１Ｈの１／３期間がＢの出力段回路９１Ｂに接続される。
【００７５】
図１２に図示するように、シフトレジスタ回路、サンプリング回路などを有するソースドライバ（回路）１４は、出力端子９３でソース信号線１８と接続される。ポリシリコンからなるスイッチＳが時分割で切り換えられ、出力段回路９１ＲＧＢに接続される。出力段回路９１ＲＧＢはＲＧＢの映像データからなる電流が保持される。なお、図１２ではポリリシコン電流保持回路９２は１段分しか図示していないが、実際には２段構成されていることは言うまでもない。
【００７６】
図１２では、スイッチＳは、１Ｈの１／３期間がＲの出力段回路９１Ｒに接続され、１Ｈの１／３期間がＧの出力段回路９１Ｇに接続され、残りの１Ｈの１／３期間がＢの出力段回路９１Ｂに接続されると説明したが本発明はこれに限定するものではない。Ｒ、Ｇ、Ｂを選択する期間は異なっていてもよい。これは、Ｒ、Ｇ、Ｂのプログラム電流Ｉｗの大きさが異なっているためである。Ｒ、Ｇ、ＢでＥＬ素子１５の効率が異なるため、Ｒ、Ｇ、Ｂでプログラム電流の大きさが異なる。プログラム電流の大きさが小さいと、ソース信号線１８の寄生容量の影響を受けやすいため、プログラム電流の印加期間を長くし、十分にソース信号線１８の寄生容量の充放電期間を確保する必要がある。一方で、ソース信号線１８の寄生容量の大きさは、Ｒ、Ｇ、Ｂで同一であることが多い。
【００７７】
以上の実施例では、ＲＧＢそれぞれに対応する画素１６を同時に走査する構成であった。本発明はこの構成に限定するものではない。フレーム（フィールド）ないで、ＲＧＢを個別に選択して画像表示を行っても良い。図１２はその実施例である。
【００７８】
図１２（ａ）は１フレーム（１フィールド）期間にＲ表示領域６３Ｒ、Ｇ表示領域６３Ｇ、Ｂ表示領域６３Ｂを画面の上から下方向（下方向から上方向でもよい）に走査する。ＲＧＢの表示領域以外の領域は非表示領域６２とする。つまり、間欠駆動を実施する。Ｒ、Ｇ、Ｂの表示領域６３は個別に間欠表示が実施される。
【００７９】
図１２（ｂ）は１フィールド（１フレーム）期間にＲ、Ｇ、Ｂ表示領域６３を複数発生するように実施した実施例である。図１２（ｂ）に示すように表示領域６３を複数に分割することにより、フリッカの発生は、低フレームレートでも発生しない。
【００８０】
図１４（ａ）は、各ＲＧＢの表示領域６３の面積を異ならせたものである。なお、表示領域６３の面積は点灯期間に比例することは言うまでもない。図１４（ａ）では、Ｒ表示領域６３ＲとＧ表示領域６３Ｇと面積を同一にしている。Ｇ表示領域６３ＧよりＢ表示領域６３Ｂの面積を大きくしている。
【００８１】
有機ＥＬ表示パネルでは、Ｂの発光効率が悪い場合が多い。図１４（ａ）のようにＢ表示領域６３Ｂを他の色の表示領域６３よりも大きくすることにより、効率よくホワイトバランスをとることができるようになる。また、Ｒ、Ｇ、Ｂ表示領域６３の面積を変化させることにより、ホワイトバランス調整、色温度調整を容易に実現できる。
【００８２】
図１４（ｂ）は、１フィールド（フレーム）期間で、Ｂ表示期間６３Ｂが複数（６３Ｂ１、６３Ｂ２）となるようにした実施例である。図１４（ａ）は１つのＢ表示領域６３Ｂを変化させる方法であった。変化させることによりホワイトバランスを良好に調整できるようにする。図１４（ｂ）は、同一面積のＢ表示領域６３Ｂを複数表示させることにより、ホワイトバランス調整（補正）を良好にする。また、色温度補正（調整）を良好にする。たとえば、屋外と屋内で色温度を変化させることは有効である。たとえば、屋内では、色温度を低下させ、屋外では色温度を高くする。
【００８３】
図１４（ａ）と図１４（ｂ）とは組み合わせてもよいことはいうまでもない。たとえば、図１４（ａ）のＲＧＢの表示面積６３を変化し、かつ図１４（ｂ）のＲＧＢの表示領域６３を複数発生させる駆動方法の実施である。
【００８４】
図９では表示領域６３を１つにした方式である。しかし、本発明はこれに限定するものではない。たとえば、図１５に図示するように、表示領域６３と非表示領域６２とを複数に分散させてもよい。  
【００８５】
また、図１５に図示するように、間欠する間隔（非表示領域６２／表示領域６３）は等間隔に限定するものではない。たとえば、ランダムでもよい（全体として、表示期間もしくは非表示期間が所定値（一定割合）となればよい）。また、ＲＧＢで異なっていてもよい。つまり、白（ホワイト）バランスが最適になるように、Ｒ、Ｇ、Ｂ表示期間もしくは非表示期間が所定値（一定割合）となるように調整（設定）すればよい。
【００８６】
非表示領域６２とは、ある時刻において非点灯ＥＬ素子１５の画素１６領域である。表示領域６３とは、ある時刻において点灯ＥＬ素子１５の画素１６領域である。非表示領域６２、表示領域６３は、水平同期信号に同期して、１画素行ずつ位置がシフトしていく。
【００８７】
本発明の駆動方法の説明を容易にするため、１／Ｎとは、１Ｆ（１フィールドまたは１フレーム）を基準にしてこの１Ｆを１／Ｎにするとして説明する。しかし、１画素行が選択され、電流値がプログラムされる時間（通常、１水平走査期間（１Ｈ））があるし、また、走査状態によっては誤差も生じることは言うまでもない。もちろん、ゲート信号線１７ａからの突き抜け電圧によっても、理想状態から変化する。ここでは説明を容易にするため、理想状態として説明をする。
【００８８】
液晶表示パネルは、１Ｆ（１フィールドあるいは１フレーム）の期間の間は、画素に書き込んだ電流（電圧）を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が発生する。
【００８９】
有機（無機）ＥＬ表示パネル（表示装置）も１Ｆ（１フィールドあるいは１フレーム）の期間の間は、画素に書き込んだ電流（電圧）を保持する。したがって、液晶表示パネルと同様の課題が発生する。一方、ＣＲＴのように電子銃で線表示の集合として画像を表示するディスプレイは、人間の眼の残像特性を用いて画像表示を行うため、動画表示画像の輪郭ぼけは発生しない。
【００９０】
本発明の駆動方法では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。本発明の駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に間欠表示状態となる。動画データ表示を、間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができる。
【００９１】
本発明の駆動方法では、図６、図１４に図示するように間欠表示実施することができる。しかし、間欠表示を実施するにあたり、トランジスタ１１ｄは最大でも１Ｈ周期でオンオフ制御するだけでよい。したがって、回路のメインクロックは従来と変わらないため、回路の消費電力が増加することもない。液晶表示パネルでは、間欠表示を実現するために画像メモリが必要である。本発明は、画像データは各画素１６に保持されている。そのため、本発明の駆動方法において、間欠表示を実施するための画像メモリは不要である。
【００９２】
本発明の駆動方法はスイッチングのトランジスタ１１ｄ（図１などを参照のこと）などをオンオフさせるだけでＥＬ素子１５に流す電流を制御する。つまり、ＥＬ素子１５に流れる電流Ｉｗをオフしても、画像データはそのまま画素１６のコンデンサ１９の保持されている。したがって、次のタイミングでスイッチング素子１１ｄなどをオンさせ、ＥＬ素子１５に電流を流せば、その流れる電流は前に流れていた電流値と同一である。
【００９３】
本発明では黒挿入（黒表示などの間欠表示）を実現する際においても、回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないための画像メモリも不要である。また、有機ＥＬ素子１５は電流を印加してから発光するまでの時間が短く、高速に応答する。そのため、動画表示に適し、さらに間欠表示を実施することのより従来のデータ保持型の表示パネル（液晶表示パネル、ＥＬ表示パネルなど）の問題である動画表示の問題を解決できる。
【００９４】
さらに、大型の表示装置でソース信号線１８の配線長が長くなり、ソース信号線１８の寄生容量が大きくなる場合は、Ｎ値を大きくすることのより対応できる。ソース信号線１８に印加するプログラム電流値をＮ倍にした場合、ゲート信号線１７ｂ（トランジスタ１１ｄ）の導通期間を１Ｆ／Ｎとすればよい。これによりテレビ、モニターなどの大型表示装置などにも適用が可能である。
【００９５】
電流駆動では特に黒レベルの画像表示では２０ｎＡ以下の微小電流で画素のコンデンサ１９をプログラムする必要がある。したがって、寄生容量が所定値以上の大きさで発生すると、１画素行にプログラムする時間（基本的には１Ｈ以内である。ただし、本発明は２画素行などの複数画素を同時に書き込む場合もあるので１Ｈ以内に限定されるものではない。）内に寄生容量を充放電することができない。１Ｈ期間で充放電できなれば、画素への書き込み不足となり、解像度がでない。
【００９６】
図１の画素構成の場合、図５（ａ）に示すように、電流プログラム時は、プログラム電流Ｉｗがソース信号線１８に流れる。この電流Ｉｗがトランジスタ１１ａを流れ、Ｉｗを流す電流が保持されるように、コンデンサ１９に電圧設定（プログラム）される。このとき、トランジスタ１１ｄはオープン状態（オフ状態）である。
【００９７】
次に、ＥＬ素子１５に電流を流す期間は図５（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフし、トランジスタ１１ｄが動作する。つまり、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジスタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄがオンする。
【００９８】
なお、本発明は、画素構成が電流プログラム方式のみに限定されない。たとえば、図２のような電圧プログラム方式の画素構成にも適用できる。１フレーム（フィールド）の所定期間を高い輝度で表示し、他の期間を非点灯状態にすることが、電圧駆動方式においても、動画表示性能の向上などに有効だからである。また、電圧駆動方式においても、ソース信号線１８の寄生容量の影響は無視できない。特に大型ＥＬ表示パネルにおいて、寄生容量が大きいため、本発明の駆動方法を実施することは効果がある。以上の事項は、本発明の他の実施例においても同様である。
【００９９】
図６（ｂ）に図示するように、書き込み画素行６１ａを含む画素行が非点灯領域６２とし、書き込み画素行６１ａよりも上画面のＳ／Ｎ（時間的には１Ｆ／Ｎ）の範囲を表示領域６３とする（書き込み走査が画面の上から下方向の場合、画面を下から上に走査する場合は、その逆となる）。画像表示状態は、表示領域６３が帯状になって、画面の上から下に移動する。
【０１００】
図６の表示では、１つの表示領域６３が画面の上から下方向に移動する。フレームレートが低いと、表示領域６３が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０１０１】
この課題に対しては、図１５に図示するように、表示領域６３を複数に分割するとよい。この分割された総和がＳ（Ｎ−１）／Ｎの面積となれば、図６の明るさと同等になる。なお、分割された表示領域６３は等しく（等分に）する必要はない。また、分割された非表示領域６２も等しくする必要はない。
【０１０２】
以上のように、表示領域６３を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。
【０１０３】
図６のように、非表示領域６２を一括で挿入する方式では、外光との干渉によるフリッカが発生しやすい。たとえば、外光の蛍光灯の周波数が６０Ｈｚで、表示パネルの１フレームが６０Ｈｚのように、一致あるいは近似するときに、干渉が発生する。また、カソード電極３６での外光反射による干渉も問題となる。この課題は、以下に説明するように、表示パネルの非表示領域６２もしくは表示領域６３の１サイクルが、外光（蛍光灯）の点滅サイクルに一致しないようにすることで解決する。表示パネルの非表示領域の１サイクルが、外光（蛍光灯）の点滅サイクルに一致しないようにすることで解決する。
【０１０４】
本発明は、非表示または表示領域制御を、画素行に映像データを書き込む書きこみ周期と独立制御することにより実現できる。つまり、画素行に映像データを書き込むゲートドライバ１２ａと、非表示または表示領域制御するゲートドライバ１２ｂとを具備することにより実現できる。もしくは、ＥＬ素子１５と駆動用トランジスタ１１ａ間に供給電流をオンオフ制御できるスイッチ用トランジスタ１１ｄなどを具備することにより実現できる。
【０１０５】
したがって、電流プログラム方式の１つであるカレントミラー方式であっても、図１６に図示するように、駆動用トランジスタ１１ｂとＥＬ素子１５間にスイッチング素子としてのトランジスタ１１ｅを形成または配置することにより、ＥＬ素子１５に流れる電流をオンオフすることができる。したがって、前述の駆動方式を実現できる。また、図１７（ａ）（ｂ）（ｃ）にも適用できることは言うまでもない。図１７（ａ）ではスイッチング用トランジスタ１１ｄをオンオフ制御する。図１７（ｂ）ではスイッチング用トランジスタ１１ｅ、１１ｆのうち少なくとも一方をオンオフ制御する。図１７（ｃ）ではインバータ回路６０６１をオンオフ制御（Ｈレベル、Ｌレベル制御）する。また、図１の画素構成の変形である図１８にも適用できることはいうまでもない。スイッチング用トランジスタ１１ｄをオンオフ制御する。
【０１０６】
図１などで説明した画素構成では、駆動用トランジスタ１１ａは各画素１６に１つの構成である。しかし、本発明において、駆動用トランジスタ１１ａは１つに限定されるものでなない。たとえば、図１９の画素構成が例示される。
【０１０７】
図１９は画素１６を構成するトランジスタ数を６個とし、プログラム用トランジスタ１１ａｎはトランジスタ１１ｂ２とトランジスタ１１ｃの２個のトランジスタを経由してソース信号線１８に接続されるように構成し、駆動用トランジスタ１１ａ１はトランジスタ１１ｂ１とトランジスタ１１ｃの２個のトランジスタを経由してソース信号線１８に接続されるように構成した実施例である。
【０１０８】
図１９において、駆動用トランジスタ１１ａ１のゲート端子とプログラム用トランジスタ１１ａｎのゲート端子とを共通にしている。トランジスタ１１ｂ１は電流プログラム時に駆動用トランジスタ１１ａ１のドレイン端子とゲート端子とを短絡するように動作する。トランジスタ１１ｂ２は電流プログラム時にプログラム用トランジスタ１１ａｎのドレイン端子とゲート端子とを短絡するように動作する。
【０１０９】
なお、図１９において、駆動用トランジスタ１１ａ１、トランジスタ１１ａｎと各１個のように図示しているが、本発明はこれに限定するものではない。たとえば、駆動用トランジスタ１１ａ１を２個以上に形成してもよい。また、トランジスタ１１ａｎを２個以上形成してもよい。また、トランジスタ１１ａ１、１１ａｎの双方を複数個で形成してもよいことはいうまでもない。以上の事項は図１、図１６、図１７、図１８、図２１などの画素構成に対しても適用できることは言うまでもない。
【０１１０】
トランジスタ１１ｃは駆動用トランジスタ１１ａ１のゲート端子に接続されており、トランジスタ１１ｄは駆動用トランジスタ１１ａ１とＥＬ素子１５間に形成または配置され、ＥＬ素子１５に流れる電流を制御する。また、駆動用トランジスタ１１ａ１のゲート端子とアノード（Ｖｄｄ）端子間には付加コンデンサ１９が形成または配置されており、駆動用トランジスタ１１ａ１とプログラム用トランジスタ１１ａｎのソース端子はアノード（Ｖｄｄ）端子に接続されている。
【０１１１】
以上のように、駆動用トランジスタ１１ａ１とプログラム用トランジスタ１１ａｎが同一数のトランジスタを通過するように構成することにより、精度を向上させることができる。つまり、駆動用トランジスタ１１ａ１を流れる電流は、トランジスタ１１ｂ１、トランジスタ１１ｃを通じてソース信号線１８に流れる。また、プログラム用トランジスタ１１ａｎを流れる電流は、トランジスタ１１ｂ２、トランジスタ１１ｃを通じてソース信号線１８に流れる。したがって、駆動用トランジスタ１１ａ１の電流と、プログラム用トランジスタ１１ａｎの電流は、同数の２つのトランジスタを通過してソース信号線１８に流れるように構成されている。
【０１１２】
図１９では、駆動用トランジスタ１１ａｎを１つのトランジスタとして図示しているが、これに限定するものではない。駆動用トランジスタ１１ａｎは、同一チャンネル幅Ｗ、同一チャンネル長Ｌあるいは同一ＷＬ比の複数のトランジスタから構成してもよい。また、駆動用トランジスタ１１ａ１の駆動用トランジスタ１１ａｎと、同一チャンネル幅Ｗ、同一チャンネル長Ｌあるいは同一ＷＬ比にすることが好ましい。同一ＷＬあるいはＷＬ比のトランジスタを複数形成する方が、各トランジスタ１１ａの出力バラツキが小さくなり、また画素１６間のばらつきも少なくなり好ましい。
【０１１３】
ゲート信号線１７ａに選択電圧（オン電圧）が印加されると、トランジスタ１１ａｎとトランジスタ１１ａ１からの電流が合成されたものがプログラム電流Ｉｗとなる。このプログラム電流Ｉｗを、駆動用トランジスタ１１ａ１からＥＬ素子１５に流れる電流Ｉｅの所定倍率にする。
【０１１４】
Ｉｗ＝ｎ・Ｉｅ（ｎは１以上の整数、ただし、トランジスタ１１ａｎのサイズが均等でないときは１．２５などの小数点を有する数値となることは言うまでもない）。
【０１１５】
上式において、表示パネルの最大白ラスターでの表示輝度Ｂ（ｎｔ）、表示パネルの画素面積Ｓ（平方ミリメートル）（画素面積は、ＲＧＢを１単位として取り扱う。したがって、各Ｒ、Ｇ、Ｂの絵素が縦０．１ｍｍ、横０．０５ｍｍであれば、Ｓ＝０．１×（０．０５×３）（平方ミリメートル）である）、表示パネルの１画素行選択期間（１水平走査（１Ｈ）期間）をＨ（ミリ秒）としたとき、以下の条件を満足するようにする。なお、表示輝度Ｂは、パネル仕様に規定する表示できる最大輝度である。なお、以下に示す２２２、１００などの数値は、多くの実験を実施し、見つけ出した値である。
【０１１６】
５  ≦  （Ｂ・Ｓ）／（ｎ・Ｈ）  ≦  ２２２
さらに好ましくは、以下の条件と満足するようにする。
【０１１７】
１０  ≦  （Ｂ・Ｓ）／（ｎ・Ｈ）  ≦  １００
Ｉｗはソースドライバ回路（ＩＣ）１４が出力するプログラム電流であり、このプログラム電流に対応する電圧が、画素１６のコンデンサ１９にホールドされる。また、Ｉｅは駆動用トランジスタ１１ａ１がＥＬ素子１５に流す電流である。
【０１１８】
トランジスタ１１ａ１、トランジスタ１１ａｎの出力ばらつきに関しては、トランジスタ１１ａｎと駆動用トランジスタ１１ａ１を近接させて形成または配置することにより改善できる。また、トランジスタ１１ａｎ、トランジスタ１１ａ１の特性は形成方向によっても特性が異なる場合がある。したがって、同一方向に形成することが好ましい。
【０１１９】
ゲート信号線１７ａが選択されると、駆動用トランジスタ１１ａ１およびプログラム用トランジスタ１１ａｎの両方がオンする。駆動用トランジスタ１１ａ１が流す電流Ｉｗ１と、プログラム用トランジスタ１１ａ１が流す電流Ｉｗ２とは、略一致させることが好ましい。最もこのましくは、プログラム用トランジスタ１１ａｎと駆動用トランジスタ１１ａ１のサイズ（Ｗ、Ｌ）を一致させることである。つまり、Ｉｗ１＝Ｉｗ２、Ｉｗ＝２Ｉｅの関係を満足させることが好ましい。もちろん、Ｉｗ１＝Ｉｗ２の関係を満足させるには、トランジスタサイズ（Ｗ、Ｌ）を一致させることに限定されるものではなく、サイズを変化することにより一致させてもよい。これは、トランジスタのＷＬを調整することにより容易に実現できる。略Ｉｗ２／Ｉｗ１＝１であれば、トランジスタ１１ｂ１とトランジスタ１１ｂ１のサイズは略一致して構成あるいは形成することができる。
【０１２０】
なお、Ｉｗ２／Ｉｗ１は、１以上１０以下の関係を満足させておくことが好ましい。Ｉｗ２／Ｉｗ１は、１以上１０以下の関係を満足させておくことが好ましい。さらに好ましくは、１．５以上５以下の関係を満足させておくことが好ましい
Ｉｗ２／Ｉｗ１が１以下では、ほとんど、ソース信号線１８の寄生容量の影響を改善する効果は見込めない。一方Ｉｗ２／Ｉｗが１０以上となると、Ｉｗに対するＩｅの関係に画素ごとにばらつきが発生し、均一な画像表示が実現できない。また、トランジスタ１１ｂのオン抵抗の影響を大きく受けるようになり、画素設計も困難になる。
【０１２１】
プログラム用トランジスタ１１ａｎが流す電流Ｉｗ２が、駆動用トランジスタ１１ａ１が流す電流Ｉｗ１に比較して一定以上大きい場合は（Ｉｗ２  ＞  Ｉｗ１）、スイッチング用トランジスタ１１ｂ２のオン抵抗を、スイッチング用トランジスタ１１ｂ１のオン抵抗よりも小さくする必要がある。スイッチング用トランジスタ１１ｂ２は、トランジスタ１１ｂ１よりも大きな電流を、同一のゲート信号線１７ａの電圧にたいして流すように構成する必要があるからである。
【０１２２】
つまり、駆動用トランジスタ１１ａ１の出力電流の大きさに対するトランジスタ１１ｂ１の大きさと、プログラム用トランジスタ１１ａｎの出力電流の大きさに対するトランジスタ１１ｂ２の大きさをマッチングさせる必要がある。
【０１２３】
言い換えれば、プログラム電流Ｉｗ２、プログラム電流Ｉｗ１に対して、トランジスタ１１ｂのオン抵抗を変化させる必要がある。また、プログラム電流Ｉｗ２、プログラム電流Ｉｗ１に対して、トランジスタ１１ｂ１と１１ｂ２のサイズを変化させる必要がある。      
【０１２４】
プログラム電流Ｉｗ２がプログラム電流Ｉｗ１よりも大きければ、トランジスタ１１ｂ２のオン抵抗はトランジスタ１１ｂ１のオン抵抗よりも小さくする必要がある（トランジスタ１１ｂ１とトランジスタ１１ｂ２のゲート端子電圧が同一の場合である）。プログラム電流Ｉｗ２がプログラム電流Ｉｗ１よりも大きければ、トランジスタ１１ｂ２のオン電流（Ｉｗ２）はトランジスタ１１ｂ１のオン電流（Ｉｗ１）よりも大きくする必要がある（トランジスタ１１ｂ１とトランジスタ１１ｂ２のゲート端子電圧が同一の場合である）。
【０１２５】
Ｉｗ２：Ｉｗ１＝ｎ：１とし、ゲート信号線１７ａにオン電圧が印加され、トランジスタ１１ｂ１とトランジスタ１１ｂ２がオンしたときのトランジスタ１１ｂ２のオン抵抗をＲ２、トランジスタ１１ｂ１のオン抵抗をＲ１とする。この時、Ｒ２は、Ｒ１／（ｎ＋５）以上、Ｒ１／（ｎ）以下の関係を満足するように構成する。構成するとは、トランジスタ１１ｂの所定のサイズに形成するあるいは配置するもしくは動作させる意味である。ただし、ｎは１よりも大きな値である。
【０１２６】
上記事項は、トランジスタ１１ｂ１とトランジスタ１１ｂ２のオン抵抗Ｒあるいは、プログラム電流Ｉｗの説明である。したがって、上記条件を満足するように画素構成を実現すればいずれの構成でもよい。たとえば、トランジスタ１１ｂ１のゲート端子に接続されたゲート信号線１７と、トランジスタ１１ｂ２のゲート端子に接続されたゲート信号線１７とが異なる信号線の場合は、各ゲート信号線に印加する電圧を変化させれば、オン抵抗などを変化でき、本発明の条件を満足させることできる。
【０１２７】
図２０は図１９の画素構成の動作の説明図である。図２０（ａ）は電流プログラム状態であり、図１９（ｂ）はＥＬ素子１５に電流を供給している状態である。なお、図２０（ｂ）の状態で、トランジスタ１１ｄをオンオフさせて間欠表示を実施してもよいことは言うまでもない。
【０１２８】
図２０（ａ）では、ゲート信号線１７ａにオン電圧が印加され、トランジスタ１１ｂ１、１１ｂ２、１１ｃがオンする。トランジスタ１１ａ１は電流Ｉｅを供給し、トランジスタ１１ａｎは電流Ｉｗ−Ｉｅを供給し、合成した電流ＩｗがソースドライバＩｃにプログラム電流となる。以上の動作により、プログラム電流Ｉｗに対応する電圧がコンデンサ１９に保持される。電流プログラム時にはトランジスタ１１ｄはオフ状態に保持される（ゲート信号線１７ｂにはオフ電圧が印加されている）。
【０１２９】
ＥＬ素子１５に電流を流す場合が、図２０（ｂ）の動作状態にされる。ゲート信号線１７ａにオフ電圧が印加され、ゲート信号線１７ｂにオン電圧が印加される。この状態では、トランジスタ１１ｂ１、１１ｂ２、１１ｃがオフ状態になり、トランジスタ１１ｄがオン状態になる。ＥＬ素子１５にＩｅ電流が供給される。
【０１３０】
以上の実施例は、主として図１の変形例の実施例であった。本発明はこれに限定するものではなく、図１６などのカレントミラーの画素構成にも適用することができる。また、図１７（ａ）（ｂ）（ｃ）にも適用できることは言うまでもない。
【０１３１】
また、図１などの画素構成は、トランジスタ１１ｄによりＥＬ素子１５に流す電流をトランジスタ１１ｄにより制御するものであったが、本発明はこれに限定するものではない。たとえば、図２０に図示するように、トランジスタ１１ｄがなくともＥＬ素子１５に印加する電流をオンオフ制御することができる。
【０１３２】
図２０では、ゲートドライバ回路１２ｂは、ゲート信号線１７ｂを制御し、ゲート信号線１７ｂの電位は、Ｖｄｄ電圧と、それより低い電圧であるＥＬ素子１５に電流が流れない電圧Ｖｇで駆動される。つまり、ゲート信号線１７ｂには、Ｖｄｄ電圧とＶｇ電圧が出力される。ゲート信号線１７ｂにＶｄｄ電圧が印加されたときは、ＥＬ素子１５に電流が流れ、ゲート信号線１７ｂにＶｇ電圧が印加されたときには、ＥＬ素子１５には電流が流れない。図２０の画素構成では、トランジスタ１１ｄがなくとも、ゲートドライバ１１ｂの制御によりＤｕｔｙ比制御、基準電流比制御、点灯率制御が実現できる。
【０１３３】
理解を容易にするため、映像データとプログラム電流は比例の関係で変換されるとして説明する。実際はさらに容易に、映像データとプログラム電流とを変換できる。図２２に図示するように本発明は単位トランジスタ２２４の単位電流が、映像データの１に該当するからである。さらに、単位電流は基準電流回路を調整することにより、容易に任意の値に調整できるからである。また、基準電流はＲ、Ｇ、Ｂ回路ごとに設けられており、ＲＧＢ回路に基準電流回路を調整することにより全階調範囲にわたりホワイトバランスをとることができるからである。このことは電流プログラム方式で、かつ本発明のソースドライバ回路（ＩＣ）１４、表示パネル構成の相乗効果である。以下、本発明のソースドライバ回路（ＩＣ）１４について説明をする。
【０１３４】
なお、以下の実施例では、単位トランジスタ群２５１ｃなどはソースドライバ回路（ＩＣ）１４に形成あるいは構成するとして説明するが、本発明はこれに限定するものではない。たとえば、図１２では、単位トランジスタ群２５１ｃなどはアレイ基板３０に形成している。つまり、画素１６と単位トランジスタ群２５１ｃ、ゲートドライバ回路１２をアレイ基板３０に形成し、他の部分をソースドライバ回路（ＩＣ）１４に形成した実施例である。
【０１３５】
ＥＬ表示パネルでは、プログラム電流とＥＬ素子１５の発光輝度が線形の関係にあるという特徴がある。このことは電流プログラム方式の大きな特徴である。つまり、プログラム電流の大きさを制御すれば、リニアにＥＬ素子１５の発光輝度を調整できる。
【０１３６】
駆動用トランジスタ１１ａはゲート端子に印加した電圧と、駆動用トランジスタ１１ａが流す電流とは非線形である（２乗カーブになることが多い）。したがって、電圧プログラム方式では、プログラム電圧と発光輝度とは非線形の関係にあり、きわめて発光制御が困難である。電圧プログラムに比較して電流プログラム方式では極めて発光制御が容易である。
【０１３７】
以下、図２２、図２３などを参照しながら、本発明のソースドライバ回路（ＩＣ）１４について説明をする。ソースドライバ回路（ＩＣ）１４は、出力端子数に対応する出力段（トランジスタ群）２５１ｃが形成または配置されている。各出力段２５１ｃには、映像信号のビット数に対応するトランジスタ（電流源（１単位）電流）２２４が形成または配置されている。たとえば、基本的には映像信号が６ビット（Ｄ０〜Ｄ５）の場合は、２の６乗−１＝６３個のトランジスタ２２４が形成される。映像信号が８ビット（Ｄ０〜Ｄ７）の場合は、２の８乗−１＝２５５個のトランジスタ２２４が形成される。図２４は、この基本を変形した実施例である。図２４に関しては後に説明をする。
【０１３８】
以下、説明を容易にするため、ソースドライバ回路（ＩＣ）１４は６ビットであるとして説明をする。図２２において、各トランジスタ２２４は、映像データビット（Ｄ０〜Ｄ５）ごとに配置される。Ｄ０ビットには１つのトランジスタ２２４が配置される。Ｄ１ビットには２つのトランジスタ２２４が配置される。Ｄ２ビットには４つのトランジスタ２２４が配置され、Ｄ３ビットには８つのトランジスタ２２４が配置され、Ｄ４ビットには１６つのトランジスタ２２４が配置される。同様に、Ｄ５ビットには３２つのトランジスタ２２４が配置されている。
【０１３９】
各ビットのトランジスタ２２４の出力電流が出力端子９３に出力されるか否かは、アナログスイッチ２２１（２２１ａ〜２２１ｆ）によるオンオフ制御で実現される。アナログスイッチ２２１ａ〜２２１ｆは映像信号の各ビット（一例として６ビット）に対応する。Ｄ０ビットに対応するスイッチ２２１ａが閉じると、１単位電流が出力端子９３から出力（入力）される。出力端子９３には、ソース信号線１８が接続されている。同様に、Ｄ１ビットに対応するスイッチ２２１ｂが閉じると、２単位電流が出力端子９３から出力（入力）される。以下、Ｄ２ビットに対応するスイッチ２２１ｃが閉じると、４単位電流が出力端子９３から出力（入力）され、Ｄ３ビットに対応するスイッチ２２１ｃが閉じると、８単位電流が出力端子９３から出力（入力）され、Ｄ４ビットに対応するスイッチ２２１ｄが閉じると、１６単位電流が出力端子９３から出力（入力）され、Ｄ５ビットに対応するスイッチ２２１ｃが閉じると、３２単位電流が出力端子９３から出力（入力）される。以上のように、映像信号のビットに対応して、デジタル的にスイッチ２２１がクローズまたはオープンし、映像信号に応じて電流（プログラム電流）が出力端子９３から出力される。
【０１４０】
また、プログラム電流は内部配線２２２を流れる。内部配線２２２の電位Ｖｗは、ソース信号線１８の電位となる。ソース信号線１８の電位は、電流プログラム時は、画素１６の駆動用トランジスタ１１ａのゲート電圧である。
【０１４１】
単位トランジスタ２２４はトランジスタ２２８ｂとカレントミラー回路を構成している。なお、図２２、図２３では、トランジスタ２２８ｂを１つと図示しているが、実際は、複数のトランジスタ（トランジスタ群）で構成（形成）される。トランジスタ２２８ｂとトランジスタ群２５１ｃとは所定のカレントミラー比でカレントミラー回路を構成する。つまり、トランジスタ２２８ｂも多数の単位トランジスタを有する群として構成されている。ただし、トランジスタ群２５１ｃを構成する単位トランジスタ２２４とトランジスタ２２８ｂを構成する単位トランジスタのサイズ、特定は異ならせてもよいことはいうまでもない。また、トランジスタ２２８ａも複数のトランジスタで形成あるいは構成してもよいことは言うまでもない。以上のように、１つの動作を行うトランジスタを複数の同一特性のトランジスタからなるトランジスタ群で形成することにより、特性バラツキが少なくなり、良好な動作を実現できる。
【０１４２】
トランジスタ２２８ｂには基準電流Ｉｃが流れ、この基準電流Ｉｃのカレントミラー比に応じた電流が単位トランジスタ２２４に流れる。図２２の６３個の単位トランジスタ２２４はすべて同一の単位電流を出力する。単位電流が流れるためには、該当のスイッチ２２１が閉じ、電流経路を構成する必要がある。
【０１４３】
基準電流Ｉｃはオペアンプ２３１ａと抵抗Ｒ１からなる定電流回路で発生する。基準電流Ｉｃは基準電圧Ｖｓを安定化かつ高精度化することにより一定化する。基準電流Ｉｃを設定する電圧ＶｉとＶｓが抵抗Ｒ１の両端に印加される。したがって、基準電流Ｉｃ＝（Ｖｓ−Ｖｉ）／Ｒ１となる。基準電流ＩｃはＲＧＢごとに設定することができる。つまり、ＲＧＢごとにトランジスタ群２５１ｃが構成（形成）されている。前記トランジスタ群２５１ｃのトランジスタ２２８ｂに流れる電流Ｉｃを設定（調整）できる。抵抗Ｒ１は、ソースドライバ回路（ＩＣ）１４外に配置されており、抵抗Ｒ１の値をＲＧＢで調整することにより、良好にホワイトバランスを調整あるいは設定できる。
【０１４４】
図２３（ａ）は基準電流Ｉｃを、Ｖｓ電圧を用いて発生する回路構成である。図２３（ｂ）はＧＮＤとオペアンプ２３１ａの−端子間に配置（挿入）された抵抗Ｒ１を用いて基本的な電流を発生させ、トランジスタ２３２ｂとトランジスタ２２８ａからなるカレントミラー回路で折り返し、トランジスタ２２８ｂに基準電流Ｉｃを流す構成である。図２３（ｂ）の方が、基準電流のＩｃの大きさを調整しやすい。しかし、トランジスタ２３２ｂとトランジスタ２２８ａからなるカレントミラー回路で折り返すために、バラツキが発生しやすい。
【０１４５】
本発明は図２４（ａ）に図示するように、各ビットに１つまたは複数の単位トランジスタ２２４を形成または配置するとした。しかし、本発明はこれに限定するものではない。たとえば、各ビットに、各ビットに応じた電流を出力する１つのトランジスタ２２４を形成または配置してもよいことは言うまでもない。たとえば、１ビット目のトランジスタは、０ビット目のトランジスタの２倍の電流を出力するトランジスタを１個形成または配置する。２ビット目のトランジスタは、０ビット目のトランジスタの４倍の電流を出力するトランジスタを１個形成または０ビット目のトランジスタの４２の電流を出力するトランジスタを２個形成または配置する。
【０１４６】
図２４（ａ）に図示するように、６４階調（ＲＧＢ各６ビット）の場合は、６３個の単位トランジスタ２２４を形成するとした。したがって、２５６階調（ＲＧＢ各８ビット）の場合、２５５個の単位トランジスタ２２４が必要になることになる。
【０１４７】
電流駆動方式では、電流の加算ができるという特徴ある効果がある。また、単位トランジスタ２２４において、チャンネル長Ｌを一定にし、チャンネル幅Ｗを１／２にすれば、単位トランジスタ２２４が流す電流がおよそ１／２になるという特徴ある性質がある。同様に、チャンネル長Ｌを一定にし、チャンネル幅Ｗを１／４にすれば、単位トランジスタ２２４が流す電流がおよそ１／４になるという特徴ある性質がある。
【０１４８】
図２４（ａ）は、各ビットに対して同一のサイズの単位トランジスタ２２４を配置したトランジスタ群２５１ｃの構成である。説明を容易にするため、図２４（ａ）は６３個の単位トランジスタ２２４が構成され、６ビットのトランジスタ群２５１ｃを構成（形成）しているとする。また、図２４（ｂ）は８ビットであるとする。
【０１４９】
図２４（ｂ）では、下位２ビット（Ａで示す）は、単位トランジスタ２２４よりも小さいサイズのトランジスタで構成している。最小ビット目の第０ビット目は、単位トランジスタ２２４のチャンネル幅Ｗの１／４で形成している（単位トランジスタ２２４ｂで示す）。また、第１ビット目は、単位トランジスタ２２４のチャンネル幅Ｗの１／２で形成している（単位トランジスタ２２４ａで示す）。なお、単位トランジスタ２２４ａは、単位トランジスタ２２４のチャンネル幅Ｗの１／４である単位トランジスタ２２４ｂを２個で形成してもよい。
【０１５０】
以上の実施例では、単位トランジスタ２２４ｂのＷは、単位トランジスタ２２４のＷの１／４であるとした。たとえば、単位トランジスタ２２４のＷが６μｍであれば、単位トランジスタ２２４ｂのＷは１／４の１．５μｍとなる。しかし、これは理想的な特性を示す場合である。本発明では、１．５μｍより大きくしている。つまり、２．０μｍなど大きくしている。大きくすることにより、単位トランジスタ２２４ｂの４倍の電流が単位トランジスタ２２４の電流と一致するように構成することができる。以上の事項は後にさらに詳しく説明をする。
【０１５１】
単位トランジスタ２２４ａ、２２４ｂ、２２４のゲート端子は同一のゲート配線２２２に接続される。ゲート配線２２３はトランジスタ２２８ｂのゲート端子と接続されている。
【０１５２】
以上のように、下位２ビットは上位の単位トランジスタ２２４よりも小さいサイズの単位トランジスタ（２２４ａ、２２４ｂ）で形成している。また、正規の単位トランジスタ２２４の個数は６３個で変化がない。したがって、６ビットから８ビットに変更しても、トランジスタ群２５１ｃの形成面積は図２４（ａ）と図２４（ｂ）で大差はない。
【０１５３】
図２４（ｂ）に図示するように、６ビットから８ビット仕様に変化させても出力段のトランジスタ群２５１ｃのサイズが大きくならないのは、電流の加算ができるという点、単位トランジスタ２２４において、チャンネル長Ｌを一定にし、チャンネル幅Ｗを１／ｎにすれば、単位トランジスタ２２４が流す電流がおよそ１／ｎになるという点をうまく利用しているからである。
【０１５４】
また、図２４（ｂ）に図示するように、単位トランジスタ２２４ａ、２２４ｂのようにトランジスタサイズが小さくなると、出力電流バラツキも大きくなる。しかし、いかにバラツキが大きくとも、単位トランジスタ２２４ａまたは２２４ｂの出力電流は加算される。したがって、図２４（ａ）の６ビット仕様より、図２４（ｂ）の８ビット仕様のほうが高階調出力を実現できる。
【０１５５】
実際にはチャンネル幅Ｗを１／２にしても出力電流は正確には１／２にはならない。多少の補正が必要である。本発明に説明する。チャンネル幅Ｗ１／２にすることに大きな意味を持つものではなく、トランジスタ２４ａの出力電流を単位トランジスタ２２４の出力電流を１／２にすることに技術的意味がある。したがって、チャンネル幅Ｗだけでなく、チャンネル長Ｌを変化させて出力電流を１／２あるいは１／４のように、略整数分の１に構成すれはよい。また、図２４（ｂ）で図示した単位トランジスタ２２４、２２４ａ、２２４ｂは同一ゲート電圧で動作させる。これは図２２に図示するように、ゲート配線２２３にすべての単位トランジスタのゲート端子を接続することにより容易に実現できる。また、すべての単位トランジスタ（２２４、２２４ａ、２２４ｂ）はトランジスタ２２８ｂとカレントミラー回路を構成させればよい。
【０１５６】
チャンネル幅Ｗを１／２にすると、トランジスタのゲート端子電圧を同一とした場合、出力電流は、１／２以下となる。そのため、本発明は、下位ビットを構成するトランジスタと、上位ビットを構成するトランジスタのサイズと変化させる場合、以下のようにトランジスタサイズを設定している。
【０１５７】
まず、ソースドライバ回路（ＩＣ）１４の単位トランジスタ２２４を２種類のサイズのように、少ない形状で構成する。複数の単位トランジスタ２２４のチャンネル長Ｌは同一にする。つまり、チャンネル幅Ｗのみを変化させる。第１の単位トランジスタの第１の単位出力電流と、第２の単位トランジスタの第２の単位出力電流の比をｎ（第１の単位出力電流：第２の単位出力電流＝１：ｎ、ただし、ｎは１より小さい値）とするとき、第１の単位トランジスタのチャンネル幅Ｗ１  ＜  第２の単位トランジスタのチャンネル幅Ｗ２×ｎ×ａの関係となるように構成する。
【０１５８】
Ｗ１×ｎ×ａ＝Ｗ２とした場合、１．０５＜  ａ  ＜１．３の関係が成り立つようにすることが好ましい。補正ａは、テストトランジスタを形成し、測定することにより補正係数を容易に把握することができる。
【０１５９】
本発明は、下位のビットを作製（構成）するために、上位のビットの単位トランジスタ２２４に比較して小さい小単位トランジスタを形成または配置するものである。この小さいという概念は、上位ビットを構成する単位トランジスタ２２４の出力電流よりも小さいという意味である。したがって、単位トランジスタ２２４に比較してチャンネル幅Ｗが小さいだけでなく、同時にチャンネル長Ｌも小さい場合も含まれる。また、他の形状も含まれる。また、たとえば、単位トランジスタ２２４ａの出力電流が単位トランジスタ２２４の１／２とは精度が要求されるものではない。したがって、各ビットでの出力電流が反転しないように、６０％〜１４０％の範囲で設定できればよい。つまり、略１／２、略１／４であればよい。
【０１６０】
図２４（ｂ）はトランジスタ群２５１ｃを構成する単位トランジスタ２２４のサイズを複数種類とするものであった。図２４（ｂ）では３種類（２２４、２２４ａ、２２４ｂ）としている。この理由は、先に説明したように、単位トランジスタ２２４のサイズが異なると出力電流の大きさが形状に比例しないため、設計が難しくなるからである。したがって、トランジスタ２５１ｃを構成する単位トランジスタ２２４のサイズは低階調用と高階調用の２種類とすることが好ましい。たとえば、図２４（ｂ）において、低階調の単位トランジスタである０ビット目の単位トランジスタ２２４ｂを２個用いて、１ビット目を構成すればよい。つまり、高階調用の単位トランジスタ２２４で２ビット目から７ビット目を形成し、低階調の単位トランジスタ２２４ｂを用いて０ビット目と１ビット目を形成する。しかし、本発明はこれに限定するものではない。３種類以上であってもよいことは言うまでもない。
【０１６１】
図２６でも図示しているように、トランジスタ群２５１ｃを構成する単位トランジスタ２２４のゲート端子は、１つのゲート配線２２３で接続されている。ゲート配線２２３に印加された電圧により単位トランジスタ２２４の出力電流が決定される。したがって、トランジスタ群２５１ｃ内の単位トランジスタ２２４の形状が同一であれば、各単位トランジスタ２２４は同一の単位電流を出力する。
【０１６２】
本発明は、トランジスタ群２５１ｃを構成する単位トランジスタ２２４のゲート配線２２３を共通にすることには限定されない。たとえば、図２５（ａ）のように構成してもよい。なお、トランジスタ群２５１ｂとはトランジスタ２２８ｂが対応する。つまり、トランジスタ群２５１ｃによりトランジスタ２２８ｂが構成されている。図２５（ａ）において、トランジスタ群２５１ｂ１とカレントミラー回路を構成する単位トランジスタ２２４と、トランジスタ群２５１ｂ２とカレントミラー回路を構成する単位トランジスタ２２４とが配置されている。
【０１６３】
トランジスタ群２５１ｂ１はゲート配線２２３ａで接続されている。トランジスタ群２５１ｂ２はゲート配線２２３ｂで接続されている。図２５（ａ）の一番上の１個の単位トランジスタ２２４はＬＳＢ（０ビット目）であり、２段目の２個の単位トランジスタ２２４は１ビット目、３段目の４個の単位トランジスタ２２４は２ビット目である。また、４段目の組の８個の単位トランジスタ２２４は３ビット目である。
【０１６４】
図２５（ａ）において、ゲート配線２２３ａとゲート配線２２３ｂの印加電圧を変化させることにより、各単位トランジスタ２２４のサイズ、形状が同一であっても、各単位トランジスタ２２４の出力電流をゲート配線２２３の印加電圧により変化（変更）することができる。
【０１６５】
図２５（ａ）において、単位トランジスタ２２４のサイズなどを同一にして、ゲート配線２２３ａ、２２３ｂの電圧を異ならせるとしたが、本発明はこれに限定するものではない。単位トランジスタ２２４のサイズなどを異ならせ、印加するゲート配線２２３ａ、２２３ｂの電圧を調整することにより、異なる形状の単位トランジスタ２２４の出力電流を同一となるようにしてもよい。
【０１６６】
図２４では、低階調のビットを構成する単位トランジスタ２２４サイズは、高階調を構成する単位トランジスタ２２４よりも小さくした。単位トランジスタ２２４のサイズが小さくなると、出力バラツキが大きくなる。この課題を解決するため、実際には、低階調の単位トランジスタ２２４はチャンネル長Ｌを高階調よりも大きくし、単位トランジスタ２２４の面積を小さくならないようにしてバラツキを抑制している。たとえば、単位トランジスタ２２４ａのチャンネル幅Ｗｂは単位トランジスタ２２４のチャンネル幅Ｗと同一に、単位トランジスタ２２４ａのチャンネル長Ｌｂは単位トランジスタ２２４のチャンネル長Ｌの２倍に形成する。
【０１６７】
ソースドライバ回路（ＩＣ）１４の単位トランジスタ２２４の最小出力電流は０．５ｎＡ以上１０ｎＡにしている。特に単位トランジスタ２２４の最小出力電流は２ｎＡ以上２０ｎＡにすることがよい。ドライバＩＣ１４内の単位トランジスタ群２５１ｃを構成する単位トランジスタ２２４の精度を確保するためである。
【０１６８】
以上のように構成することにより、各出力端子９３の出力バラツキを低減することができる。特に、各端子間の隣接バラツキを低減することができる。さらに、出力バラツキを低減するためには、図２７のように構成する。
【０１６９】
図２７と、図２６との差異は、出力段２５１ｃの出力側に、出力選択回路１５３１を有する構成である。出力選択回路は１５３１、主として選択回路とアナログスイッチから構成される。出力選択回路１５３１は、任意の出力段２５１ｃの出力電流を、任意の出力端子９３から出力させることができる。つまり、シャッフル回路である。
【０１７０】
たとえば、出力段２５１ｃ１の出力電流は、出力端子９３ａに出力することができるし、出力端子９３ｃ、９３ｎにも出力することができる。つまり、出力段２５１ｃ１のプログラム電流をどの出力端子９３にでも出力させることができる。出力選択回路１５３１の切り換えタイミング（動作タイミング）は、コントローラ７２２により制御される。たとえば、出力選択回路１５３１の制御により、出力段２５１ａの出力信号を、１水平走査期間の前半に出力端子９３ａに出力し、後半に出力端子９３ｂに出力することができる。また、出力選択回路１５３１は、出力段２５１ｃに設定される階調番号により動作を変化させることができる。
【０１７１】
出力選択回路１５３１は、１つまたは複数の出力段２５１ｃからの出力信号（電圧または電流）を１つまたは複数の出力端子９３から出力されるように動作させることができることは言うまでもない。たとえば、出力段２５１ｃ１、２５１ｃ３、２５１ｃ５の出力電流を合成して、出力端子９３ａに出力することができる。また、出力段２５１ｃ１、２５１ｃ３、２５１ｃ５の出力電流を合成して、出力端子９３ａと出力端子９３ｂの両方に出力することができる。また、出力段２５１ｃ１の出力電流を合成して、出力端子９３ａと出力端子９３ｂの両方に出力することができる。
【０１７２】
本発明の出力選択回路１５３１の説明は、出力段２５１ｃが電流出力であるとして説明するが、これに限定するものではない。たとえば、出力段２５１ｃが電圧出力であってもよい。つまり、ソースドライバ回路（ＩＣ）１４が液晶表示パネルのように、電圧駆動を実施する場合が例示される。なお、ＥＬ表示パネルが電圧駆動である場合も同様に適用される。また、出力選択回路１５３１は、ソースドライバ回路（ＩＣ）１４がシリコンチップとして構成され、前記チップ１４に内蔵されているとして説明するが、これに限定するものではない。たとえば、出力選択回路１５３１を、ポリシリコン技術などでガラス基板３０に直接形成してもよい。また、別チップに形成または構成してもよい。
【０１７３】
出力段２５１ｃは単位トランジスタ２２４で構成されるため、各出力段２５１の出力電流バラツキは小さい。しかし、ソースドライバ回路（ＩＣ）のチップには、穏やかなモビリティ特性、Ｖｔ特性のうねりがある。このうねりにより出力段２５１ｃから出力電流は変化する。
【０１７４】
このうねりの影響がない様にするには、１つの出力段２５１ｃを構成する単位トランジスタ２２４の形成領域をうねりの周期にまたがる大きさ（範囲あるいは面積）に形成すればよい。しかし、この場合は、単位トランジスタ２２４の形成面積が大きく、巨大なチップサイズとなってしまう。本発明はこの課題に対して、１つに出力端子９３に出力する電流を、チップ１４内の比較的広い領域から選択肢、選択する領域を一定条件で変化させることにより形成（発生）させる。たとえば、出力端子９３ａに、３８階調目のプログラム電流を出力させ、ある画素１６に３２階調目のプログラム電流を書き込む場合を例示する。１フィールド（フレーム）目では、出力選択回路１５３１は、出力段２５１ｃ１から、３８階調目のプログラム電流を出力されるように制御し、この出力段２５１ｃ１からプログラム電流を出力端子９３ａから出力する。
【０１７５】
次のフィールド（フレーム）では、出力段２５１ｃ２から、３８階調目のプログラム電流を出力されるように制御し、この出力段２５１ｃ２からプログラム電流を出力端子９３ａから出力する。さらに次のフィールド（フレーム）では、出力選択回路１５３１は、出力段２５１ｃ３から、３８階調目のプログラム電流を出力されるように制御し、この出力段２５１ｃ３からプログラム電流を出力端子９３ａから出力する。以降、この動作を順次繰り返す。また、各出力端子９３からは、対応する（書き込む）画素に応じて各出力段２５１ｃの階調設定がなされ、プログラム電流がソース信号線１８に出力される。
【０１７６】
図２８は以上の動作を表にまとめたものである。図２８は、出力端子９３と、水平走査期間（Ｈ）の関係を示している。ただし、理解を容易にするため、階調に関する記載は省略している。つまり、単に出力端子９３には、各Ｈにどの出力段２５１ｃからのプログラム電流が出力されているかを示している。
【０１７７】
図２８において、出力端子９３ａには、出力選択回路１５３１により、１Ｈ目に出力段２５１ｃ１が選択される。なお、表では出力段２５１ｃ１の１を図示している。２Ｈ目に出力段２５１ｃ２が選択され（表では２と図示している）、３Ｈ目に出力段２５１ｃ３（図２８の表では３と図示している）が選択される。さらに、次の４Ｈ目では出力段２５１ｃ４が選択され（図２８の表では４を図示している）、５Ｈ目では、出力段２５１ｃ５が選択される。
【０１７８】
同様に、出力端子９３ｂには、出力選択回路１５３１により、１Ｈ目に出力段２５１ｃｎ（最終段の出力段）が選択される。なお、表では出力段２５１ｃｎのｎを図示している。２Ｈ目に出力段２５１ｃ１が選択され（表では１と図示している）、３Ｈ目に出力段２５１ｃ２（図２８の表では２と図示している）が選択される。さらに、次の４Ｈ目では出力段２５１ｃ３が選択され（図２８の表では３を図示している）、５Ｈ目では、出力段２５１ｃ４が選択される。以下、同様である。
【０１７９】
同様に出力端子９３ｃには、出力選択回路１５３１により、１Ｈ目に出力段２５１ｃｎ−１が選択される。なお、表ではｎ−１と図示している。２Ｈ目に出力段２５１ｃｎが選択され（表ではｎと図示している）、３Ｈ目に出力段２５１ｃ１（図２８の表では１と図示している）が選択される。さらに、次の４Ｈ目では出力段２５１ｃ２が選択され（図２８の表では２を図示している）、５Ｈ目では、出力段２５１ｃ３が選択される。以下同様である。
【０１８０】
以上のように、たとえば、出力端子９３ａには、Ｈごとに異なる出力段２５１ｃからのプログラム電流が出力され、ソース信号線１８を介して画素に順次印加される。
【０１８１】
さらに理解を容易にするため、出力端子９３ａを例示して説明する。１Ｈ目ではソース信号線１８ａ（出力端子９３ａに接続されたソース信号線）に印加される（出力される）出力段は２５１ｃ１である。１Ｈ目では、第１画素行目で、かつソース信号線１８ａに接続された画素に出力段２５１ｃ１からの信号が印加される。２Ｈ目ではソース信号線１８ａ（出力端子９３ａに接続されたソース信号線）に印加される（出力される）出力段は２５１ｃ２である。２Ｈ目では、第２画素行目で、かつソース信号線１８ａに接続された画素に出力段２５１ｃ２からの信号が印加される。同様に、３Ｈ目ではソース信号線１８ａ（出力端子９３ａに接続されたソース信号線）に印加される（出力される）出力段は２５１ｃ３である。３Ｈ目では、第３画素行目で、かつソース信号線１８ａに接続された画素に出力段２５１ｃ３からの信号が印加される。以上の動作を順次最終のｍ画素行（ｍは最終の画素行番号）の画素に実施していく。画素の選択はゲートドライバ回路１７ａにより選択される。
【０１８２】
最終画素行まで以上の動作を実施すると、また、第１画素行に対して以上の動作を行う。ただし、第１画素行の画素には、出力段２５１ｃ１以外の出力信号が印加される。たとえば、出力段２５１ｃ２の出力信号が印加される。つまり、フィールド（フレーム）ごとに異なる出力段２５１ｃの出力信号が印加されるようにし、各画素１６に書き込まれる信号を平均化し出力段２５１ｃの出力ムラ分布が反映されないようにしている。各画素１６に書き込まれる出力段２５１ｃからの信号はランダム化することが好ましいが、これが不可能な場合は、少なくとも２つの出力段２５１ｃの出力が書き込まれて平均化されるように制御する。以上の事項は、第２画素行の画素以降にも同様に適用される。また、出力端子９３ａ以外（９３ｂ〜９３ｎ）に対しても同様の動作が実施される。
【０１８３】
以上のように、基本的には１つの出力段２５１ｃの出力と１つの出力端子とが、出力選択回路１５３１により選択され、各出力段２５１ｃの出力がソース信号線１８に印加される。ソース信号線１８から出力される信号は、正規の（正常な）画像表示となるように、ラッチ回路３５１にラッチ保持される。
【０１８４】
１画面あるいは一定の表示周期が終了すると、出力端子９３から出力される出力段５２１ｃの順番を入れ替えることが好ましい。たとえば、図２８の表の状態が、１フレーム目とする。次の２フレーム目では、図２８の表の出力端子９３ａの出力段２５１ｃの選択状態（２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）を、出力端子９３ｂの出力段２５１ｃの選択状態（２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）とする。図２８の表の出力端子９３ｂの出力段２５１ｃの選択状態（２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）を、出力端子９３ｃの出力段２５１ｃの選択状態（２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）とする。図２８の表の出力端子９３ｃの出力段２５１ｃの選択状態（２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）を、出力端子９３ｄの出力段２５１ｃの選択状態（２５１ｃｎ−２、２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）とする。以後同様にシフトさせる。
【０１８５】
次の３フレーム目では、出力端子９３ａの出力段２５１ｃの選択状態（２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）を、出力端子９３ｂの出力段２５１ｃの選択状態（２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）とする。出力端子９３ｂの出力段２５１ｃの選択状態（２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）を、出力端子９３ｃの出力段２５１ｃの選択状態（２５１ｃｎ−１、２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）とする。出力端子９３ｃの出力段２５１ｃの選択状態（２５１ｃｎ−２、２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）を、出力端子９３ｄの出力段２５１ｃの選択状態（２５１ｃ−３、２５１ｃｎ−２、２５１ｃｎ−１、２５１ｃｎ、２５１ｃ１、２５１ｃ２、２５１ｃ３、２５１ｃ４・・・・・・）とする。以後同様にシフトさせる。
【０１８６】
なお、本発明では説明を容易にするため、１フレームまたは１フィールドで出力端子９３から出力される状態を入れ替えるとして説明するが、これに限定するものではない。複数フレームまたはフィールドで入れ替えてもよい。また、複数画素行（複数水平走査期間）ごとに入れ替えてもよい。また、フレームまたは画素行（水平走査期間）に限定されるものではなく、一定周期もしくはランダム周期で入れ替えてもよい。以上の事項は本発明の他の実施例にも適用されることは言うまでもない。
【０１８７】
シフトさせることにより、画面９４の表示状態は、出力段２５１ｃの特性の影響を受けず、均一な表示を実現できる。シフトの方式には他の方法も例示される。
【０１８８】
たとえば、フレームごとに、出力端子９３ａと出力端子９３ｎの状態を入れ替える。出力端子９３ｂと出力端子９３ｎ−１の状態を入れ替える。出力端子９３ｃと出力端子９３ｎ−２の状態を入れ替える。以下同様で入れ替える。つまり、画面の左右を入れ替える。
【０１８９】
また、他の方法も例示される。たとえば、フレームごとに、奇数番目の出力端子９３と偶数番目の出力端子９３の状態とを入れ替える。もちろん、ランダムに入れ替えてもよい。
【０１９０】
また、第１のフレームでは、出力端子９３ａと出力端子９３ｂの状態とを入れ替える。次の第２のフレームでは、出力端子９３ａと出力端子９３ｃの状態とを入れ替える。次の第３のフレームでは、出力端子９３ａと出力端子９３ｄの状態とを入れ替える。次の第４のフレームでは、出力端子９３ａと出力端子９３ｃｅ状態とを入れ替える。以下、他の出力端子も同様に入れ替える方法が例示される。
【０１９１】
また、第１、第３のフレームなどの奇数番目のフレームでは、奇数番目の出力端子９３間で入れ替え、偶数番目の出力端子９３間で入れ替える。第２、第４のフレームなどの偶数番目のフレームでは、隣接した奇数番目と偶数番目の出力端子９３間で入れ替える方式が例示される。
【０１９２】
また、ソースドライバ回路（ＩＣ）１４では、４ｍｍ〜８ｍｍの周期で特性周期が分布する。これは、ＩＣ製造時の拡散工程により発生する。したがって、出力端子９３の入れ替え範囲は、４ｍｍ以上の範囲で実施する。たとえば、出力段２５１ａ〜２５１ｎの形成長さが２０ｍｍあり、４ｍｍ周期で特性分布が発生する恐れがある場合は、少なくとも２０／５＝５ブロック以下の範囲内で出力端子９３と出力段２５１ｃとの接続を出力選択回路１３５１により入れ替えることが好ましい。
【０１９３】
また、先の説明では、最終画素行まで以上の動作を実施すると、また、第１画素行に対して同一の動作を行うとしたが、これに限定されるものではない。たとえば、最終画素行−１画素行までに１周期を完了させ、最終画素行から次の周期を開始してもよい。つまり、出力端子９３ａを例示すれば、１画素行目の画素には、出力段２５１ｃ１からの信号が印加される。２画素行目の画素には、出力段２５１ｃ２からの信号が印加され、３画素行目の画素には、出力段２５１ｃ３からの信号が印加され、４画素行目の画素には、出力段２５１ｃ４からの信号が印加される。以上の動作を順次行い、最終の画素行から１つ前の画素行に、たとえば、出力段２５１ｎの信号が印加されたとすると、最終の画素行には、出力段２５１ｃ１の信号が印加される。したがって、次のフレームである１画素行目の画素には、出力段２５１ｃ２からの信号が印加される。２画素行目の画素には、出力段２５１ｃ３からの信号が印加され、３画素行目の画素には、出力段２５１ｃ４からの信号が印加される。このように駆動することにより、フレーム（フィールド）周期では、１画素行あるいはそれ以上がずれて、出力段２５１ｃ選択が行われることになり、各画素に印加する出力段２５１ｃが長期間で変化させることができる。したがって、各画素１６は多数の出力段２５１ｃからの信号で駆動されることになり、画像表示は均一化される。なお、他の出力端子９３においても同様の制御が実施される。
【０１９４】
また、画面の第１画素行から最終画素行まで選択された後、今度は、最終画素行から第１画素行の方向に選択される出力段２５１ｃを変化させてもよい。つまり、出力端子９３ａを例示すれば、１画素行目の画素には、出力段２５１ｃ１からの信号が印加される。２画素行目の画素には、出力段２５１ｃ２からの信号が印加され、３画素行目の画素には、出力段２５１ｃ３からの信号が印加され、４画素行目の画素には、出力段２５１ｃ４からの信号が印加される。以上の動作を順次行い、最終の画素行に、たとえば、出力段２５１ｎの信号が印加されたとすると、次のフレームである１画素行目の画素には、出力段２５１ｃｎからの信号が印加される。２画素行目の画素には、出力段２５１ｃｎ−１からの信号が印加され、３画素行目の画素には、出力段２５１ｃｎ−３からの信号が印加される。このように駆動することにより、フレーム（フィールド）周期で、各画素に印加する出力段２５１ｃが長期間で変化させることができる。したがって、各画素１６は多数の出力段２５１ｃからの信号で駆動されることになり、画像表示は均一化される。なお、他の出力端子９３においても同様の制御が実施される。
【０１９５】
出力端子９３を順次選択する出力段２５１ｃの順番をランダム化してもよい。また、２とばしや、３以上とばしで出力段２５１ｃを選択してもよい。
【０１９６】
以上の事項あるいは方法は、図３１の方式においても適用できることは言うまでもない。
【０１９７】
なお、出力段２５１の個数は、行方向のドット数（ソース信号線１８の本数）以上の個数を形成または構成しておき、そのうち、必要な個数（基本的にはソース信号線１８の本数）を選択して各ソース信号線１８に出力段２５１ｃからの出力信号を印加してもよい。
【０１９８】
以上の実施例では、Ｒ、Ｇ、Ｂの各出力段２５１については、説明していないが、Ｒ、Ｇ、Ｂの各出力段２５１ｃの出力にも出力選択回路１５３１が形成または構成されている。Ｒ、Ｇ、Ｂの各出力選択回路１５３１の制御により、各出力端子９３から出力される信号が、出力段２５１ｃを選択して出力される。本発明はこれに限定するものではなく、Ｒ、Ｇ、Ｂで共通の出力選択回路１５３１を形成または構成し、出力段２５１ｃがＲＧＢの区別なく選択されて各出力端子９３から出力されるように構成しても良いことは言うまでもない。
【０１９９】
以上の実施例では、選択する出力段２５１ｃを変化させることにより、出力段２５１ｃの特性バラツキを平均化し、均一な画像表示を実現するという駆動方式であった。しかし、本発明はこれに限定されるものではない。
【０２００】
均一の方式として、基準電流を変化させるという方法がある。図２７などに図示する基準電流Ｉｃにより出力段２５１ｃの特性が変化するからである。複数の基準電流Ｉｃにより、出力段２５１ｃの信号（出力電流または出力電圧）を変化させることにより、より均一が画像表示を実現できる。なお、この方式では、出力選択回路１５３１は必要ないが、出力選択回路１５３１により、選択する出力段２５１ｃを変化させることにより、より均一な画像表示を実現できることは言うまでもない。
【０２０１】
基準電流Ｉｃの大きさと出力段２５１ｃから出力されるプログラム電流は基本的には比例する。しかし、選択される単位トランジスタ数などによりプログラム電流Ｉｃは変化する。以上のことから、基準電流を変化させ、画素１６に書き込まれるプログラム電流が平均的に目標値となるように駆動することにより、均一は画像表示を実現できる。
【０２０２】
図２９はその実施例である。図２９の実施例では、一例として基準電流Ｉｃ１とＩｃ２で駆動する場合を例示している。また、図２９では、水平走査期間ごとに基準電流Ｉｃ１とＩｃ２とを変化させている。なお、目標の基準電流ＩｃとＩｃ１、Ｉｃ２とは、Ｉｃ＝（Ｉｃ１＋Ｉｃ２）／２の関係に調整されている。
【０２０３】
なお、以下の実施例では、基準電流を一定の周期で変化させるとして説明している。基準電流の変化させるのは、図３０などの電子ボリウム２９１を変化させる方法がある。他にも、カスケード接続を行う場合に、マスターチップ（ソースドライバ回路（ＩＣ）１４）からスレーブチップ（ソースドライバ回路（ＩＣ）１４）に基準電流（この場合はカスケード電流）を受け渡す構成がある。基準電流（カスケード電流）はトランジスタ群２５１ｂに印加され、このカスケード電流に対応して出力段２５１ｃからプログラム電流が出力される。したがって、基準電流を変化することは、カスケード電流が変化することと同義である。
【０２０４】
１つの表示領域９４を構成するのに、３つ以上のソースドライバ回路（ＩＣ）１４を用いる場合は、カスケード接続において、スレーブチップが複数のマスターチップから基準電流（カスケード電流）を受け取る構成が実施される。この場合は、基準電流（カスケード電流）を発生するマスターチップが複数存在することになる。したがって、スレーブチップは、複数のマスターチップからの基準電流（カスケード電流）が入力されることになる。つまり、基準電流は複数になる。スレーブチップでは、入力される複数の基準電流を平均化することにより、良好なカスケード接続を実現する。つまり、スレーブチップは、画像表示に基準電流を切り換えるという動作を行う。この動作は以下に説明する基準電流を変化させる実施例で実現する。
【０２０５】
図２９において、第１Ｆ（フレームまたはフィールド）では、最初の１Ｈ（第１画素行目）は、基準電流Ｉｃ１（第１のマスターチップからのカスケード電流と考えてもよい）を印加し、出力端子９３から基準電流Ｉｃ１に対応するプログラム電流が各ソース信号線１８に出力される。次の２Ｈ（第２画素行目）は、基準電流Ｉｃ２（第２のマスターチップからのカスケード電流と考えてもよい）を印加し、出力端子９３から基準電流Ｉｃ２に対応するプログラム電流が各ソース信号線１８に出力される。以下同様に、３Ｈ（第３画素行目）は、基準電流Ｉｃ１を印加し、出力端子９３から基準電流Ｉｃ１に対応するプログラム電流が各ソース信号線１８に出力される。第４画素行目）は、基準電流Ｉｃ２を印加し、出力端子９３から基準電流Ｉｃ２に対応するプログラム電流が各ソース信号線１８に出力される。
【０２０６】
第１Ｆ（フレームまたはフィールド）の次の第２Ｆは、基準電流が平均化されて目標の基準電流Ｉｃとなるように、最初の１Ｈ（第１画素行目）は、基準電流Ｉｃ２を印加し、出力端子９３から基準電流Ｉｃ２に対応するプログラム電流が各ソース信号線１８に出力される。次の２Ｈ（第２画素行目）は、基準電流Ｉｃ１を印加し、出力端子９３から基準電流Ｉｃ１に対応するプログラム電流が各ソース信号線１８に出力される。以下同様に、３Ｈ（第３画素行目）は、基準電流Ｉｃ２を印加し、出力端子９３から基準電流Ｉｃ２に対応するプログラム電流が各ソース信号線１８に出力される。第４画素行目）は、基準電流Ｉｃ１を印加し、出力端子９３から基準電流Ｉｃ１に対応するプログラム電流が各ソース信号線１８に出力される。
【０２０７】
なお、基準電流の変化は２つに限定するものではなく、３以上としてもよいことは言うまでもない。また、基準電流は１Ｈごとに限定するものではなく、複数Ｈ（複数水平走査期間）ごとに変化させてもよい。また、水平走査期間に限定するものではなく、Ｆ（フレームまたはフィールド）周期で基準電流を変化させてもよい。また、１Ｈあるいは１Ｆ単位の変化に限定するものではない。１．５Ｈや１．５Ｆなどで、基準電流を変化させてもよい。
【０２０８】
以上の実施例は、図２７に図示するトランジスタ２２８ｂを構成するトランジスタ群２５１ｂに印加される基準電流Ｉｃを変化させるものであった。本発明はこれに限定するものでない。たとえば、図２６に図示するように、トランジスタ群２５１ｃ（出力段２５１ｃ）の両側にトランジスタ群２５１ｂ（チップの左端にトランジスタ２２８ｂ１を構成するトランジスタ群２５１ｂ１、チップの右端にトランジスタ２２８ｂ２を構成するトランジスタ群２５１ｂ２）を配置または形成し、トランジスタ群２５１ｂ１に基準電流Ｉｃ１を印加し、トランジスタ群２５１ｂ２に基準電流Ｉｃ２を印加する構成としてもよい。
【０２０９】
図３１の実施例で示すように基準電流Ｉｃ１を選択するか、基準電流Ｉｃ２を選択するかは、基準電流を伝送する配線途中に形成されたスイッチＳ１とスイッチＳ２を制御することにより実現する。スイッチＳ１をクローズし、スイッチＳ２をオープンすれば、出力段２５１ｃからは、基準電流Ｉｃ１に対応するプログラム電流が出力される。スイッチＳ２をクローズし、スイッチＳ１をオープンすれば、出力段２５１ｃからは、基準電流Ｉｃ２に対応するプログラム電流が出力される。
【０２１０】
図２９の実施例のように、第１Ｆ（フレームまたはフィールド）の次の第２Ｆは、基準電流が平均化されて目標の基準電流Ｉｃとなるように、最初の１Ｈ（第１画素行目）は、基準電流Ｉｃ２を印加し、出力端子９３から基準電流Ｉｃ２に対応するプログラム電流が各ソース信号線１８に出力される。次の２Ｈ（第２画素行目）は、基準電流Ｉｃ１を印加し、出力端子９３から基準電流Ｉｃ１に対応するプログラム電流が各ソース信号線１８に出力される。以下同様に、３Ｈ（第３画素行目）は、基準電流Ｉｃ２を印加し、出力端子９３から基準電流Ｉｃ２に対応するプログラム電流が各ソース信号線１８に出力される。第４画素行目）は、基準電流Ｉｃ１を印加し、出力端子９３から基準電流Ｉｃ１に対応するプログラム電流が各ソース信号線１８に出力される。
【０２１１】
なお、基準電流の変化は２つに限定するものではなく、３以上としてもよいことは言うまでもない。この場合は、トランジスタ２５１ｂの個数を増加させればよい。基準電流は１Ｈごとに限定するものではなく、複数Ｈ（複数水平走査期間）ごとに変化させてもよい。また、水平走査期間に限定するものではなく、Ｆ（フレームまたはフィールド）周期で基準電流を変化させてもよい。
【０２１２】
ソースドライバ回路（ＩＣ）１４は、ソース信号線１８の電荷を強制的に放出または充電するプリチャージ回路を内蔵する。ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路の電圧（電流）出力値は、Ｒ、Ｇ、Ｂで独立に設定できるように構成することが好ましい。ＥＬ素子１５の閾値がＲＧＢで異なるからである。
【０２１３】
図３２はプリチャージ部の構成図である。Ｖｐはプリチャージ電圧である。プリチャージ電圧は映像データＤ０〜Ｄ５により出力期間範囲が決定される。プリチャージ電圧は、クロックＣＬＫに同期して出力される。プリチャージ電圧を出力する時間は、水平同期信号ＨＤを基点としてカウンタ３３２の設定値で決定される。カウンタ３３２はクロックＣＬＫ信号に同期してカウントアップされる。プリチャージ電圧出力期間は、ＨＤの最初から開始される。カウンタ３３２はカウントしたカウント値と設定値が一致すると、プリチャージ電圧の出力期間が終了する。カウンタ回路３３２の出力はアンド（ＡＮＤ）回路３３３のａ端子入力となる。なお、説明を容易にするため、映像データは６ビットであるとして説明をする。
【０２１４】
図３３の構成では、どの電圧範囲までプリチャージするかは、一致回路３３１で決定される。一致回路３３１には、映像データＤ０〜Ｄ５が印加される。一致回路はプリチャージ範囲がメモリされている。メモリされた値よりも、映像データＤ０〜Ｄ５が小さい時、プリチャージ電圧が出力される。一致回路３３１はクロックＣＬＫで同期して動作する。また、イネーブル信号ＥＮがＨの時、プリチャージ電圧は出力され、Ｌの時は映像データの値によらず、プリチャージ電圧は出力されない。一致回路３３１の出力はアンド回路３３３のｂ端子入力となる。
【０２１５】
アンド回路３３３のａ端子入力がＨで、ｂ端子入力がＨの時、スイッチ２２１ａが閉じ、プリチャージ電圧Ｖｐが内部配線２２２に印加され、かつＨＩ信号がＨの時、スイッチ２２１ｂが閉じて出力端子９３からプリチャージ電圧が出力される。
【０２１６】
電流出力回路３３４は、映像データＤ０〜Ｄ５に基づく、プログラム電流を出力する。本発明では、プリチャージ電圧とプログラム電流を同時に出力する。ただし、プリチャージ電圧はＨＤの最初から一定の期間である。
【０２１７】
プリチャージ電圧は、駆動用トランジスタ１１ａのゲート（Ｇ）端子に立ち上がり電圧あるいは立ち上がり電圧以下の電圧を印加する方法とも考えることができる。つまり、駆動用トランジスタ１１ａをオフ状態にすることによりプログラム電流Ｉｗが０になる状態を発生させ、ＥＬ素子１５に電流が流れないようにする。
【０２１８】
プリチャージ電圧（電流）の設定あるいは調整は、図３３のようにして行う。まず、プリチャージ電圧を印加しない状態で、階調０番目の電圧Ｖ０を表示領域６４の各画素に印加し、図３３（ａ）に図示するように、カソード端子に流れる電流Ｉ１を測定する。次に、図３３（ｂ）に図示するように、各プリチャージ電圧（電流）を印加し、各プリチャージ電圧（電流）を印加した時のカソード電流Ｉ２を測定して、各プリチャージ電圧（電流）に対するカソード電流が規定値あるいは規定の範囲となるように調整してする。プリチャージ電圧が階調に対応して、複数ある場合は複数のプリチャージ電圧（電流）に対応して実施する。
【０２１９】
図３４は、ソースドライバ回路（ＩＣ）１４のプリチャージ回路（プリチャージ電圧を出力する回路構成部）３５３を中心とするブロック図である。プリチャージ回路３５３とは、プリチャージ制御回路によりプリチャージ制御信号ＰＣ信号（赤（ＲＰＣ）、緑（ＧＰＣ）、青（ＢＰＣ））が出力される。なお、プリチャージ電圧を印加するとは、電圧プログラムを実施すると同義あるいは類似の技術である。
【０２２０】
セレクタ回路３５２は、メインクロックに同期して出力段に対応するラッチ回路３５１に順次ラッチしていく。ラッチ回路３５１はラッチ回路３５１ａとラッチ回路３５１ｂの２段構成である。ラッチ回路３５１ｂは水平走査クロック（１Ｈ）に同期してプリチャージ回路３５３にデータを送出する。つまり、セレクタは、１画素行分の画像データおよびＰＣデータを順次ラッチしていき、水平走査クロック（１Ｈ）に同期して、ラッチ回路３５１ｂでデータをストアする。
【０２２１】
なお、図３４では、ラッチ回路３５１のＲ、Ｇ、ＢはＲＧＢの画像データ６ビットのラッチ回路であり、Ｐはプリチャージ信号（ＲＰＣ、ＧＰＣ、ＢＰＣ）の３ビットをラッチするラッチ回路である。
【０２２２】
プリチャージ回路３５３は、ラッチ回路３５１ｂの出力がＨレベルの時、スイッチ２２１ａをオンさせ、ソース信号線１８にプリチャージ電圧を出力する。電流出力回路３３４は画像データに応じて、プログラム電流をソース信号線１８に出力する。
【０２２３】
図３４の構成では、各ＲＧＢ画像データに対応して、プリチャージコントロール（ＰＣ）信号を発生させている。プリチャージの印加は、以上のようにＲＧＢごとに行うことが好ましい。しかし、動画表示、自然画表示では、ＲＧＢごとにプリチャージするかしないかを判断する必要がない場合が多い。つまり、ＲＧＢを輝度信号に変換し（換算し）、輝度によりプリチャージをするかしないかを判断してもよい。
【０２２４】
以上の本発明の構成は、コントローラ回路（ＩＣ）が画像データに基づいてＰＣ信号（プリチャージ制御信号）を発生する点、ソースドライバＩＣ１４がＰＣ信号をラッチし１Ｈの同期信号に同期してソース信号線１８に印加する点に特徴がある。プリチャージモード（ＰＭＯＤＥ）信号により、プリチャージ信号の発生を容易に変更することができる。
【０２２５】
たとえば、ＰＭＯＤＥとは、階調０のみをプリチャージするモード、階調０−７など一定の階調範囲をプリチャージするモード、画像データが明るい画像データから暗い画像データに変化する時にプリチャージするモード、一定のフレームで連続して低階調表示となる時に、プリチャージするモードなどが例示される。
【０２２６】
１画素のデータについてプリチャージするかしないかを判断することに限定するものではない。たとえば、複数画素行の画像データにもとづいてプリチャージ判断をおこなってもよい。また、プリチャージを行う周辺画素の画像データを勘案して（たとえば、重み付け処理など）プリチャージ判断を行っても良い。また、動画と静止画でプリチャージ判断を変化する方法も例示される。以上事項は、画像データに基づき、コントローラがプリチャージ信号を発生することにより、良好な汎用性が発揮される点が重要である。以降、このプリチャージ判断とプリチャージモードを中心に説明をする。
【０２２７】
プリチャージをするかしないかの判定は、１画素行前の画像データ（あるいは、直前にソース信号線に印加された画像データ）にもとづいて行っても良い。たとえば、あるソース信号線１８に印加される画像データが白→黒→黒であれば、白から黒になる時は、プリチャージ電圧を印加する。黒階調は書込みにくいからである。黒から黒の場合は、プリチャージ電圧を印加しない。先に黒表示でソース信号線１８の電位が次に書き込む黒表示の電位となっているからである。以上の動作は、コントローラ８１に１画素行分（ＦＩＦＯのため２ラインのメモリが必要）のラインメモリを形成（配置）することのより容易に実現できる。
【０２２８】
なお、ソースドライバ回路（ＩＣ）１４を１パネルに複数個使用するときは、図３５に図示するように配線接続する。
【０２２９】
本発明において、プリチャージ駆動では、プリチャージ電圧を出力するとして説明をするが、これに限定するものではない。１水平走査期間よりも短く、プログラム電流よりも大きい電流をソース信号線１８に書き込む方式でもよい。つまり、プリチャージ電流をソース信号線１８に書込み、その後にプログラム電流をソース信号線１８に書き込む方式でもよい。プリチャージ電流も物理的には電圧変化を引き起こしていることには差異はない。プリチャージをプリチャージ電流で行う方式も本発明のプリチャージ駆動の技術的範疇である（本発明の範囲内である）。
【０２３０】
本発明のプリチャージ駆動では所定電圧をソース信号線１８に印加する。また、ソースドライバＩＣはプログラム電流を出力するとした。しかし、本発明は、プリチャージ駆動を階調に応じて出力電圧を変化させてもよい。つまり、ソース信号線１８に出力するプリチャージ電圧はプログラム電圧をなる。ソースドライバＩＣ内にこのプリチャージ電圧のプログラム電圧回路３７１を導入した回路構成が図３６である。
【０２３１】
図３６は主として１つのソース信号線１８に対応する１出力回路ブロック図である。階調に応じてプログラム電流を出力する電流階調回路３３４と、階調に応じたプリチャージ電圧を出力する電圧階調回路３７１で構成される。電流階調回路３３４と電圧階調回路３７１には映像データが印加される。電圧階調回路３７１の出力はスイッチ２２１ａ、２２１ｂがオンすることによりソース信号線１８に印加される。スイッチ２２１ａはプリチャージイネーブル（プリチャージＥＮＢＬ）信号と、プリチャージ信号（プリチャージＳＩＧ）で制御される。
【０２３２】
電圧階調回路３７１は、サンプルホールド回路、ＤＡ回路などで構成される（図３５を参照のこと）。デジタルの映像データに基づいて、ＤＡ回路によりプリチャージ電圧に変換される。この変換されたプリチャージ電圧は、サンプルホールド回路３８１によりサンプルホールドされ、オペアンプを介してスイッチ２２１ａの一端子に印加される。なお、ＤＡ回路は電圧階調回路３７１ごとに構成または形成する必要がなく、ソースドライバ回路（ＩＣ）１４の外部にＤＡ回路を構成し、このＤＡ回路の出力を電圧階調回路３７１内でサンプルホールドしてもよい。また、ポリシリコン技術で形成してもよい。
【０２３３】
図３７に図示するように、８ビットの映像ＤＡＴＡに対応する電圧（プログラム電圧）が、映像クロックに同期して電子ボリウム２９１から出力される。プログラム電圧は、駆動用トランジスタ１１ａにプリチャージ電圧として印加される電圧である。また、プログラム電圧は、この電圧を印加することにより、階調にほぼ対応した電流がＥＬ素子１５に印加されるように駆動用トランジスタ１１ａのゲート端子に保持される電圧である。
【０２３４】
プログラム電圧はＣｃ容量に一時的に保持され、バッファアンプ２３１ａから出力される。出力だれた電圧は、サンプルホールド回路（この実施例では切り換え回路のように図示している）３８１により、各出力端子９３に順次振り分けられる（出力端子９３ａ、９３ｂ、９３ｃ、９３ｄ・・・・・、９３ｎ、９３ａ、９３ｂ、９３ｃ、・・・・・・・９３ｎ・・・・・・）。振り分けはクロックＣＬＫに同期して実施される。なお、本発明では、８ビットのアドレス信号ＰＡＤＲＳにより、任意の端子にプログラム電圧を振り分けできるように構成されている。このように、アドレス信号ＰＡＤＲＳにより任意の出力端子９３に振り分け（８ビットであるから２５６本の端子のいずれかに振り分け可能である）できるように構成することにより、プログラム電圧を書き換えが必要な端子のみ新規のプログラム電圧を印加することができる。また、プログラム電圧の振り分けをランダム化することができる。プログラム電圧は容量Ｃに保持され（サンプリングされ）、バッファ回路２３１ｂの出力は、スイッチＳｐの制御により出力端子９３に印加されたり、遮断されたりする。スイッチＳｐは図３６では、スイッチ２２１ａが該当する。
【０２３５】
電流階調回路３３４は、具体的には図２２の回路構成が該当する。電流階調回路３３４のプログラム電流出力はスイッチＳｉにより制御される。以上のように、電流階調回路３３４と電圧階調回路３７１の出力はスイッチＳｉ、Ｓｐにより制御され、プリチャージ駆動（電圧プログラム）＋電流プログラミングが実現される。以上の信号は、出力端子９３からソース信号線端子３８２に印加される。プログラム電圧はソース信号線１８の寄生容量Ｃａを短期間で充放電させる。
【０２３６】
電圧階調回路３７１の出力は、図３８に図示するように、１Ｈの最初に印加される（記号Ａで示す）。その後、電流出力回路３３４によりソース信号線にプログラム電流が供給される（記号Ｂで示す）。つまり、プリチャージ電圧により概略のソース信号線電位まで電圧設定される。したがって、駆動用トランジスタ１１ａは目的電流に近い値まで、高速に設定される。その後、電流階調回路３３４が出力するプログラム電流により駆動用トランジスタ１１ａの特性バラツキを補償する目的電流（＝プログラム電流）まで設定される。
【０２３７】
プリチャージ電圧信号が印加されるＡ期間は、１Ｈの１／１００以上１／５以下の期間が好ましい。または、０．２μｓｅｃ以上１０μｓｅｃ以下の期間に設定することが好ましい。したがって、Ａ期間以外がＢ期間のプログラム電流の印加期間である。Ａ期間が短いとソース信号線１８の電荷の充放電が十分に行われないため、書き込み不足が発生する。一方、長すぎると電流印加期間（Ｂ）が短くなり十分にプログラム電流を印加することができない。したがって、駆動用トランジスタ１１ａの電流補正不足となる。
【０２３８】
電圧印加期間（Ａ期間）は、１Ｈの最初から実施することが好ましいが、これに限定されない。たとえば、１Ｈの終わりのブランキング期間から開始してもよい。また、１Ｈ（水平走査期間）の途中にＡ期間を実施してもよい。つまり、１Ｈのいずれかの期間に電圧印加期間を実施すれはよい。しかし、好ましくは、電圧印加期間は、１Ｈの最初から１／４Ｈ（０．２５Ｈ）の期間内に実施することが好ましい。
【０２３９】
図３８の実施例では、電圧プリチャージ（Ａ）の期間後、電流を印加（Ｂ期間）するとしたがこれに限定するものではない。たとえば、図３９（ａ）に図示するように、１Ｈの期間のすべてを（あるいは大半を、あるいは過半数を）電圧プリチャージ（＊Ａ）期間としてもよい。
【０２４０】
図３９（ａ）でも理解できるように、ソース信号線１８の電位がアノード電位（Ｖｄｄ）に近い場合に、１Ｈの期間のすべてに（大半に）電圧が印加される。ソース信号線１８の電位が０（Ｖ）に近くなると、電圧プログラム（Ａ期間）と電流プログラム（Ｂ）が１Ｈの期間内に実施される。なお、ソース信号線１８の電位が０（Ｖ）に近い場合（高階調領域）では、１Ｈの期間中のすべての期間にわたり、電流プログラムを実施してもよい。
【０２４１】
図３９（ａ）の＊Ａ以外の期間は、１Ｈの一定期間（Ａで示す）に電圧プログラムによる電圧をソース信号線１８に印加し、その後、Ｂの期間に電流プログラムによる電流を印加している。以上のようにＡ期間の電圧の印加により画素１６のＴＦＴ１１ａのゲート電位に所定電圧を印加し、概略ＥＬ素子１５に流す電流が所望値になるようにしている。その後、Ｂ期間のプログラム電流により、ＥＬ素子１５に流れる電流が所定値となるようにしている。＊Ａ期間は、１Ｈ期間の全般にわたり電圧プログラムが実施されている（電圧が印加されている）。
【０２４２】
図３９（ａ）は、画素１６のＴＦＴ１１ａ（駆動用トランジスタ）がＰチャンネルの場合のソース信号線１８への印加信号波形である。しかし、本発明はこれに限定するものではない。画素１６のＴＦＴ１１ａがＮチャンネルであってもよい。この場合は、図３９（ｂ）に図示するように、ソース信号線１８の電位が０（Ｖ）に近い場合に、１Ｈの期間のすべてに（大半に）電圧が印加される。ソース信号線１８の電位がアノード電圧（Ｖｄｄ）に近くなると、電圧プログラム（Ａ期間）と電流プログラム（Ｂ）が１Ｈの期間に実施される。
【０２４３】
なお、ソース信号線１８の電位がＶｄｄに近い場合（高階調領域）では、１Ｈの期間中のすべての期間にわたり、電流プログラムを実施してもよい。
【０２４４】
本発明では、駆動用トランジスタ１１ａはＰチャンネルとして説明するがこれに限定するものではなく、駆動用トランジスタ１１ａはＮチャンネルであってもよいことはいうまでもない。説明を容易にするために、駆動用トランジスタ１１ａがＰチャンネルトランジスタであるとして説明を行うだけである。
【０２４５】
図４２などの本発明の実施例では、主として低階調領域は電圧プログラムが主で画素に書き込みがされる。中高階調領域は、電流プログラムが主で書き込みが行われる。つまり、電流と電圧駆動の両方のよいところの融合を実現できる。なぜなら、低階調領域は、電圧により所定階調表示される。これは、電流駆動では書き込み電流が微小のため、１Ｈ最初に印加した電圧（電圧駆動あるいはプリチャージ駆動による。プリチャージ駆動と電圧駆動は概念的には同一である。大きく差別化するならば、プリチャージ駆動は印加する電圧に種類が比較的少なく、電圧駆動は印加する電圧の種類が多いと言うべきである）が支配的となるからである。
【０２４６】
中階調領域は、電圧により書き込んだ後、電圧のずれ量を、プログラム電流で補償する。つまり、プログラム電流が支配的となる（電流駆動が支配的である）。高階調領域は、プログラム電流で書き込む。プログラム電圧印加は不要である。印加した電圧がプログラム電流で書き換えられるからである。つまり、電流駆動が圧倒的に支配的である。もちろん、電圧を印加してもよいことは言うまでもない。
【０２４７】
電圧階調回路の出力と電流階調回路（プリチャージ回路も含む）の出力とを出力端子９３でショートして構成することができるのは、電流階調回路は高インピーダンスであることによる。つまり、電流階調回路は高インピーダンスのため、電圧階調回路からの電圧が電流階調回路に印加されても、回路に問題点（短絡で過電流が流れるなど）が発生することがない。
【０２４８】
したがって、本発明で電圧出力と電流出力状態とを切り換えるとしたがこれに限定するものではない。電流階調回路３３４からプログラム電流の出力した状態で、スイッチ２２１（図３６を参照のこと）をオンして、電圧階調回路３７１の電圧を出力端子９３に印加してもよいことは言うまでもない。
【０２４９】
スイッチ２２１を閉じて出力端子９３に電圧と印加した状態で、電流階調回路３３４からプログラム電流を出力してもよい。電流階調回路３３４は高インピーダンスであるので回路的には問題がない。以上の状態も本発明は電圧駆動状態と電流駆動状態とを切り換えているという動作の範疇である。本発明は電流回路と電圧回路の性質をうまく利用している。このことは、他のドライバ回路にない特徴ある構成である。
【０２５０】
図４０に図示するように、１Ｈ期間に印加するプログラムを電圧または電流の一方にしてもよいことは言うまでもない。図４０において、Ａの期間は電圧プログラムが実施された１Ｈ期間であり、Ｂの期間は電流プログラムが実施されている１Ｈ期間である。主として低階調領域では電圧プログラムが実施され（Ａで示す）、中間調以上の領域では電流プログラムが実施される（Ｂで示す）。以上のように、階調あるいはプログラム電流の大きさに応じて、電圧駆動を選択するか電流駆動を選択するかを切り換えても良い。
【０２５１】
図３６の本発明の実施例では、電圧階調回路３７１と電流階調回路３３４には、同一の映像ＤＡＴＡが入力されている。したがって、映像ＤＡＴＡのラッチ回路は電圧階調回路３７１と電流階調回路３３４と共通でよい。つまり、映像ＤＡＴＡのラッチ回路は電圧階調回路３７１と電流階調回路３３４とに独立に設ける必要はない。共通の映像ＤＡＴＡのラッチ回路からのデータに基づき、電流階調回路３３４または（および）電圧階調回路３７１がデータを出力端子９３に出力される。
【０２５２】
図４２は本発明の駆動方法のタイミングチャートである。図４２において、（ａ）のＤＡＴＡは画像データである。（ｂ）のＣＬＫは回路クロックである。（ｃ）のＰｃｎｔｌは、プリチャージのコントロール信号である。Ｐｃｎｔｌ信号がＨレベルの時は、電圧駆動のみモード状態になり、Ｌレベルの時、電圧＋電流駆動モードになる。（ｄ）のＰｔｃはプリチャージ電圧あるいは電圧階調回路３７１からの出力の切り換え信号である。Ｐｔｃ信号がＨレベルの時は、プリチャージ電圧などの電圧出力がソース信号線１８に印加される。Ｐｔｃ信号がＬレベルの時は、電流階調回路３３４からのプログラム電流がソース信号線に出力される。
【０２５３】
たとえば、データＤ（２）、Ｄ（３）、Ｄ（８）の時は、Ｐｃｎｔｌ信号がＨレベルであるから、ソース信号線１８に電圧階調回路３７１から電圧が出力される（Ａ期間）。ＰｃｎｔｌがＬレベルの時は、ソース信号線１８にはまず、電圧が出力され、その後、プログラム電流が出力される。電圧が出力される期間をＡで示し、電流が出力される期間をＢで示す。電圧を出力する期間Ａは、Ｐｔｃ信号で制御される。Ｐｔｃ信号は、図３６のスイッチ２２１のオンオフを制御する信号である。
【０２５４】
Ｐｃｎｔｌ信号がＨレベルの時は、電圧駆動のみモード状態になり、Ｌレベルの時、電圧＋電流駆動モードになると説明した。電圧を印加する期間は、点灯率あるいは階調に応じて変化させることが好ましい。低階調の時は、電流駆動では画素にプログラム電流を完全に書き込むことができない。したがって、電圧駆動を実施することが好ましい。電圧を印加する期間を長くすることによって、電圧＋電流駆動モードであっても、電圧駆動モードが支配的になり、良好に画素に低階調状態を書き込むことができる。低点灯率の場合は、低階調状態の画素が多い。したがって、低階調状態（低点灯率）の場合も、電圧を印加する期間を長くすることによって、電圧＋電流駆動モードであっても、電圧駆動モードが支配的になり、良好に画素に低階調状態を書き込むことができる。
【０２５５】
以上のように、電圧＋電流駆動モードであっても、点灯率あるいは画素に書き込む階調データ（映像データ）に応じて、電圧駆動状態の期間を変化させることが好ましい。つまり、ＥＬ素子１５に流す電流を小さくするときは（本発明では低点灯率範囲）、電圧駆動モード期間を長くし、ＥＬ素子１５に流す電流を大きくするときは（本発明では高点灯率範囲）、電圧駆動モード期間を短くするか、もしくは’なし’にするように制御あるいは調整もしくは装置を構成する。なお、点灯率の意味あるいは点灯率状態に関しては、本明細書内で詳細に説明しているので省略する。また、電圧＋電流駆動モードにおいて電圧駆動モードに印加（動作）期間を、ｄｕｔｙ比、基準電流比などを制御あるいは調整もしくは装置を構成してもよいことは言うまでもない。以上の事項は本発明の他の実施例においても適用できることは言うまでもない。
【０２５６】
図４２において、電圧出力期間Ａと電流出力期間Ｂとを切り換えるとしたが、これに限定するものではない。プログラム電流の出力した状態で、スイッチ２２１（図３６を参照）をオンして、電圧階調回路３７１の電圧を出力端子９３に印加してもよいことは言うまでもない。また、スイッチ２２１を閉じて出力端子９３に電圧と印加した状態で、電流階調回路３３４からプログラム電流を出力してもよい。Ａ期間後にスイッチ２２１をオープンにする。以上のように電流階調回路３３４は高インピーダンスであるので電圧回路と短絡状態にしても回路的には問題がない。
【０２５７】
図４３は、図３６などの電流階調回路３３４と電圧階調回路３７１の構成部分をさらに詳細に記載したブロック図である。シフトレジスタ回路（セレクタ回路）３５２はスタート信号（ＳＴ１）、クロック（ＣＬＫ１）により順次シフト動作する。シフト動作により、第１のラッチ回路（保持回路）３５１ａに、ＤＡＴＡ９ビットの保持位置を指定する。ＤＡＴＡ９ビットとは、映像信号８ビットとプリチャージ信号１ビットの計９ビットである。ラッチ回路３５１ａは１水平期間に順次ＤＡＴＡを保持していく。
【０２５８】
第１のラッチ回路に保持されたＤＡＴＡは、ロード信号（ＬＤ）により２段目の第２のラッチ回路３５１ｂにロードされる。ラッチ回路３５１ｂに保持されたＤＡＴＡは、電圧階調回路３７１の入力と、電流階調回路３３４の入力となる。プリチャージ信号の１ビットは、電圧階調回路３７１のプログラム電圧と、電流階調回路３３４のプログラム電流の切り換え信号である。プリチャージ信号は、切り換え回路（図３６のスイッチ２２１などが該当する）３９１を時間的に制御し、出力端子９３からプリチャージ信号がオンのときはまずプリチャージ電圧を出力し、その後プログラム電流を出力する。
【０２５９】
なお、電圧階調回路のサンプルホールド回路は比較的低速でしか動作しないため、電圧階調回路のサンプルホールド用として１段のラッチ回路を追加し、３段のラッチ回路で構成してもよいことは言うまでもない。また、切り換え回路３９１は基板３０にポリシリコン技術で形成してもよい。
【０２６０】
図４４はプリチャージ電圧発生回路からの出力（一例としてＶｐａ、Ｖｐｂ、Ｖｐｃ）をＩＣチップ１５の配線で伝達した構成である。配線は、ＩＣチップの長手方向に形成される（各出力段２５１と垂直）。プリチャージ電圧（プログラム電圧と同義あるいは類似）Ｖｐ（Ｖｐａ、Ｖｐｂ、Ｖｐｃ、ｏｐｅｎ）を伝達するプリチャージ電圧（プログラム電圧と同義あるいは類似）配線ＰＳ（ＰＳａ、ＰＳｂ、ＰＳｃ、ＰＳｄ）がソース信号線１８に直交するように配線される。プリチャージ電圧（プログラム電圧と同義あるいは類似）配線ＰＳと内部配線２２２とは直交し、各交点にスイッチＳｐが配置されている。スイッチＳｐはＳＥＬ信号（プリチャージ電圧の選択信号、ｏｐｅｎを含む）で切り換えられる。ｏｐｅｎがスイッチＳｐ０ａで選択された場合は、プリチャージ電圧は出力されない。スイッチＳｐは出力端子９３ごとに自由に設定できる。スイッチＳｐは映像信号の大きさ、変化などにより適切なものが選択され制御される。
【０２６１】
図４３と図４４との差異は、図４３が映像信号ごとに対応するプリチャージ電圧をサンプルホールドして発生させる構成である。サンプルホールドしたプリチャージ電圧は、出力端子ごとに、プリチャージビット（プリチャージ電圧を印加するか否かの判断ビット）により判断され印加される。図４４は複数のプリチャージ電圧を発生させておき、１つのプリチャージ電圧を選択する構成である。選択するプリチャージ電圧は、プリチャージビット（ＳＥＬ信号：どのプリチャージ電圧を印加するかの指定ビット。ただし、プリチャージ電圧を印加しない（ｏｐｅｎ）場合もある）により判断され、ソース信号線１８に印加される。
【０２６２】
なお、プリチャージ電圧（プログラム電圧と同義あるいは類似）は１Ｈの最初の期間に全ソース信号線１８に一斉に印加される。したがって、ＳＥＬ信号もラッチして保持しておく必要がある。
【０２６３】
以上の実施例は、ソースドライバＩＣ１４を介して、プリチャージ電圧（プログラム電圧と同義あるいは類似）を印加するものであったが、本発明はこれに限定するものではない。たとえば、アレイ３０基板に形成したプリチャージ電圧（プログラム電圧と同義あるいは類似）用トランジスタ素子を形成し、このトランジスタ素子をオンオフ制御することにより、プリチャージ電圧（プログラム電圧と同義あるいは類似）線に印加されたプリチャージ電圧（プログラム電圧と同義あるいは類似）をソース信号線１８に印加するように構成してもよいことは言うまでもない。
【０２６４】
図４４などで、オープン機能（ｏｐｅｎの選択、つまりプリチャージを実施しない）を設けている。しかし、これは説明を容易にするためであって、必ずしも構成あるいは形成することに限定するものではない。
【０２６５】
以上の実施例では、プリチャージ電圧（プログラム電圧と同義あるいは類似）はアノード電圧に近い電圧であるとして説明をした、しかし、画素構成によっては、プリチャージ電圧（プログラム電圧と同義あるいは類似）がカソード電圧に近い場合がある。たとえば、駆動用トランジスタ１１ａがＮチャンネルトランジスタで形成している場合、駆動用トランジスタ１１ａが、Ｐチャンネルトランジスタで吐き出し電流（図１の画素構成は吸い込み（シンク）電流）で電流プログラムが実施される場合である。この場合は、プリチャージ電圧（プログラム電圧と同義あるいは類似）はカソード電圧に近い電圧とする必要がある。
【０２６６】
図４５では、プリチャージ電圧Ｖｐｃを電子ボリウム２９１で発生させている。プリチャージ電圧ＶｐｃはＶＤＡＴＡによりスイッチＳｘ（ｘ＝１〜７）が選択されて出力される。また、電圧Ｖ１は８ビットのＳＤＡＴＡがＤＡ変換回路５１１でＤＡ変換されて印加される。各プリチャージ電圧Ｖｐｃは、Ｖ０電圧、Ｖ１電圧を外付け抵抗Ｒｘ（ｘ＝１〜６）で発生される。
【０２６７】
スイッチＳ（図４２ではＳ１〜Ｓ７）はＶＤＡＴＡをデコードすることにより指定される。なお、選択できるＶｐｃの電圧の個数は、表示装置が６インチ以上の場合は、表示装置の階調数の１／８以上にすることが好ましい（２５６階調の場合は、３２階調以上）。特に、１／４以上とすることが好ましい（２５６階調の場合は、６４階調以上）。比較的高階調領域までプログラム電流の書き込み不足が発生するからである。６インチ以下の比較的小型の表示パネル（表示装置）では、選択できるＶｐｃの電圧の個数は、２以上にすることが好ましい。ＶｐｃがＶ０の１つであっても良好な黒表示を実現できるが、低階調領域で階調表示することが困難な場合があるからである。Ｖｐｃが２以上であれば、ＦＲＣ制御により複数の階調を発生することができ、良好な画像表示を実現できる。
【０２６８】
図４６の実施例のように、Ｖ２電圧、Ｖ８電圧、Ｖ３２電圧、Ｖ１２８電圧と、４倍の階調に対応するように電圧端子を構成すると、折れ線ガンマのプリチャージ電圧回路を構成することができる。Ｖ２電圧とＶ８電圧との電位差、Ｖ８電圧とＶ３２電圧との電位差、Ｖ３２電圧とＶ１２８電圧との電位差、Ｖ１２８電圧とＶ２５５電圧との電位差はほぼ等しくなる。折れ線ガンマは駆動用トランジスタ１１ａのＶ−Ｉ特性と一致させる。
【０２６９】
図４６の構成は、電圧端子はＶ０、Ｖ１、Ｖ２、Ｖ８、Ｖ３２、Ｖ１２８、Ｖ２５５の７端子の実施例である。しかし、本発明はこれに限定されるものではない。たとえば、端子位置を０、８、３２、１２８、５１２としてもよい。つまり、Ｖ０電圧端子、Ｖ８電圧端子、Ｖ３２電圧端子、Ｖ１２８電圧端子、Ｖ５１２電圧端子を形成した実施例である。また、端子位置を０、１、２、８、３２、１２８としてもよい。つまり、Ｖ０電圧端子、Ｖ１電圧端子、Ｖ２電圧端子、Ｖ８電圧端子、Ｖ３２電圧端子、Ｖ１２８電圧端子を形成してもよい。もちろん、近傍であればよく、たとえば、Ｖ０電圧端子、Ｖ１電圧端子、Ｖ３電圧端子、Ｖ７電圧端子、Ｖ３１電圧端子、Ｖ１２７電圧端子などであってもよい。
【０２７０】
以上のように、本発明は、少なくとも電圧端子の１組が４の倍数あるいはその近傍にしたものが本発明である。なお、４倍といっても、０階調から開始されるか、１階調から開始されるかにより異なる。たとえば、Ｖ０、Ｖ１、Ｖ２、Ｖ８、Ｖ３２、Ｖ１２８としても、Ｖ１、Ｖ２、Ｖ７、Ｖ３１、Ｖ１２７などであってもよい。つまり、Ｖｎ／Ｖｎ−１が４近傍になればよい。たとえば、Ｖ１２７／Ｖ３１も４近傍であるので本発明の技術的範疇である。Ｖ１、Ｖ３、Ｖ１２、Ｖ３１、Ｖ２５５などであっても１つの組み合わせであるＶ１２とＶ３の関係、つまりＶ１２／Ｖ３が４であるから本発明の技術的範疇である。
【０２７１】
電流駆動方式では、低階調領域においてプログラム電流が小さくなり、書き込み不足が発生することが課題である。この課題の対策のために本発明では、プリチャージ駆動、電圧＋電流駆動、基準電流比制御などを実施する。
【０２７２】
電流駆動で書き込み不足が発生する原因は、図４７に図示するようにソース信号線１８の寄生容量Ｃｓによる影響が大きい。寄生容量Ｃｓはゲート信号線１７とソース信号線１８との交差部などで発生する。
【０２７３】
以下の説明は説明を容易にするために、画素１６の駆動用トランジスタ１１ａがＰチャンネルトランジスタで、かつ吸い込み電流（ソースドライバ回路（ＩＣ）１４に吸い込む電流）で電流プログラムを実施する場合であるとして説明をする。画素１６の駆動用トランジスタ１１ａがＮチャンネルトランジスタの場合あるいは駆動用トランジスタ１１ａを吐き出し電流（ソースドライバＩＣ１４から吐き出す電流）で電流プログラムを実施する場合は逆の関係にする。逆の関係に変更あるいは読み変えることは当業者であれば容易であるので説明を省略する。
【０２７４】
以下の説明は画素１６の駆動用トランジスタ１１ａがＰチャンネルに限定されるものではない。また、画素構成は図１の画素構成を例示して説明をするが、これに限定するものではなく、他の電流駆動の画素構成であればいずれでもよいことも言うまでもない。なお、以上の事項は、以前あるいはこれ以降に記載する本発明に適用されることはいうまでもない。
【０２７５】
図４７（ａ）に図示するように、黒表示（低階調表示）から白表示（高階調表示）に変化する時は、ソースドライバ回路（ＩＣ）１４がシンク電流で駆動することが主体である。ソースドライバ回路（ＩＣ）１４がプログラム電流Ｉｄ１（Ｉｗ）で寄生容量Ｃｓの電荷を吸い込む。電流を吸い込むことにより、寄生容量Ｃｓの電荷を放電し、ソース信号線１８の電位が低下する。したがって、画素１６の駆動用トランジスタ１１ａのゲート端子電位が低下し、プログラム電流Ｉｗを流すように電流プログラムが行われる。
【０２７６】
白表示（高階調表示）から黒表示（低階調表示）に変化する時は、画素１６の駆動用トランジスタ１１ａの動作が主体である。ソースドライバ回路（ＩＣ）１４は黒表示の電流を出力するが、微小であるため実効的に動作しない。駆動用トランジスタ１１ａが動作し、プログラム電流Ｉｄ２（Ｉｗ）の電位に一致するように寄生容量Ｃｓを充電する。寄生容量Ｃｓに電荷を充電することにより、ソース信号線１８の電位が上昇する。したがって、画素１６の駆動用トランジスタ１１ａのゲート端子電位が上昇し、プログラム電流Ｉｗを流すように電流プログラムが行われる。
【０２７７】
しかし、図４７（ａ）の駆動は低階調領域では電流Ｉｄ１が小さく、また、定電流動作のため、寄生容量Ｃｓの電荷の放電に非常に長時間を必要とする。特に白輝度に到達するまでの時間が長いため白ウインドウ表示で上辺の輝度が所定輝度より低い。そのため、視覚的にめだつ。図４７（ｂ）は駆動用トランジスタ１１ａが非線形動作するため、比較的電流Ｉｄ２が大きい。そのため、Ｃｓの受電時間が比較的はやい。また、特に黒輝度に到達するまでの時間が短いため白ウインドウ表示で下辺の輝度が低下しやすく、視覚的にめだたない。
【０２７８】
プログラム電流の書き込み不足の課題を解決するために、電圧＋電流駆動、突き抜け電圧駆動、ｄｕｔｙ駆動、プリチャージ駆動を実施する。しかし、この方法だけでは、パネルが大型になれば、図４７（ａ）の黒から白表示の実現が困難になる場合がある。この対策として、本発明では、１Ｈの前半にソースドライバ回路（ＩＣ）１４からのプログラム電流を増加させる。なお、後半は正規のプログラム電流Ｉｗを出力する。つまり、所定条件の時は、１Ｈの最初に所定のプログラム電流よりも大きな電流をソース信号線１８に流し、後半に正規のプログラム電流をソース信号線１８に流す。以下この実施例について説明をする。
【０２７９】
以下に説明する駆動方法（駆動装置あるいは駆動方式）を過電流（プリチャージ電流もしくはディスチャージ電流）駆動と呼ぶ。また、過電流（プリチャージ電流もしくはディスチャージ電流）駆動は本発明の他の駆動方式あるいは駆動装置（電圧＋電流駆動、突き抜け電圧駆動、ｄｕｔｙ駆動、プリチャージ駆動など）と組み合すことができることは言うまでもない。
【０２８０】
図４８は本発明の過電流（プリチャージ電流もしくはディスチャージ電流）駆動方式を実施したソースドライバ回路（ＩＣ）１４の説明図である。図示を容易とするため、単位トランジスタ２２４が１個の電流回路はトランジスタ群８４１ａとし、’１’で図示している。以下同様に、単位トランジスタ２２４が２個の電流回路はトランジスタ群８４１ｂとし、’２’で図示している。また、単位トランジスタ２２４が４個の電流回路はトランジスタ群８４１ｃとし、’４’で図示している。単位トランジスタ２２４が８個の電流回路はトランジスタ群８４１ｄとし、’８’で図示している。また、これらのトランジスタ群８４１の１出力段が電流出力回路２５１ｃである。なお、作図を容易にするため、ＲＧＢは各６ビットとしている。
【０２８１】
図４８の構成は、過電流（プリチャージ電流もしくはディスチャージ電流）のプログラム電流を流すトランジスタ群はトランジスタ群８４１ｆとしている。つまり、階調データの最上位ビットのスイッチＤ５をオンオフ制御することにより、過電流（プリチャージ電流もしくはディスチャージ電流）をソース信号線１８に流す。過電流（プリチャージ電流もしくはディスチャージ電流）を流すことにより寄生容量Ｃｓの電荷を短時間で放電させることができる。
【０２８２】
最上位ビットを過電流（プリチャージ電流もしくはディスチャージ電流）制御に使用するのは、以下の理由による。まず、説明を容易にするため、１階調から４階調に変化させるとする。また、階調数は２５６階調（ＲＧＢ各８ビット）とする。
【０２８３】
１階調から白階調に変化させる場合であっても、１階調から中間調以上（１２８階調以上）に変化させる場合は、プログラム電流の書き込み不足は発生しない。プログラム電流が比較的大きく、寄生容量Ｃｓの充放電が比較的早いからである。
【０２８４】
しかし、１階調から中間調以下に変化する場合は、プログラム電流が小さく、１Ｈ期間に寄生容量Ｃｓを十分に充放電させることができない。したがって、１階調から４階調などのように、中間調以下に階調変化させることを改善させる必要がある。この場合に、本発明の過電流（プリチャージ電流もしくはディスチャージ電流）駆動を実施する。
【０２８５】
以上のように変化する階調が中間調以下であるから、プログラム電流の指定に最上位ビットは使用しない。つまり、１階調から変化させる場合、目標の階調は、’０１１１１１’以下である（最上位ビットのスイッチＤ５は絶えずオフ状態である。本発明はたえず、オフ状態の最上位ビットを制御して過電流（プリチャージ電流もしくはディスチャージ電流）駆動を実施する。
【０２８６】
最初の階調（変化前の階調）が１であれば、スイッチＤ０がオンで単位トランジスタ２２４が１個動作する。目標の階調が４であれば、スイッチＤ２が動作し、単位トランジスタ２２４が４個動作する。しかし、単位トランジスタ２２４が４個では十分に寄生容量Ｃｓの電荷を目標値まで放電させることができない。そこで、スイッチＤ５を閉じトランジスタ群８４１ｆを動作させる。なお、Ｄ５スイッチの動作は、Ｄ２スイッチの動作に加えて実施してもよいし（１Ｈの前半をＤ５とＤ２スイッチをオンさせ、後半はＤ２スイッチのみをオンさせる）、１Ｈの前半はスイッチＤ５のみをオンさせ、後半はスイッチＤ２のみをオンさせてもよい。
【０２８７】
スイッチＤ５がオンすれば、単位トランジスタ２２４が３２個動作する。したがって、Ｄ２スイッチのみの動作に比較して３２／４＝８であるから８倍の速度で寄生容量Ｃｓの電荷を放電させることができる。したがって、プログラム電流の書き込み改善が可能である。
【０２８８】
スイッチＤ５をオンさせるか否かは、ＲＧＢの映像データごとにコントローラ回路（ＩＣ）で判断する。コントローラ回路（ＩＣ）からは判断ビットＫＤＡＴＡがソースドライバ回路（ＩＣ）１４に印加される。ＫＤＡＴＡは一例として４ビットである。ＫＤＡＴＡ＝０の時は、過電流（プリチャージ電流もしくはディスチャージ電流）駆動は実施しない。ＫＤＡＴＡ＝１の時はプリチャージ駆動（電圧＋電流駆動）を実施する。ＫＤＡＴＡ＝２〜１５が過電流（プリチャージ電流もしくはディスチャージ電流）駆動を実施し、ＫＤＡＴＡの大きさは、Ｄ５ビットをオンさせる時間を示す。
【０２８９】
ＫＤＡＴＡはラッチ回路３３１で１Ｈ期間保持される。カウンタ回路３３２はＨＤ（１Ｈの同期信号）でリセットされ、クロックＣＬＫでカウントされる。カウンタ回路３３２とラッチ回路３３１のデータが比較され、カウンタ回路３３２のカウント値が、ラッチ回路３３１のデータ値（ＫＤＡＴＡ）よりも小さいとき、ＡＮＤ回路３３３は内部配線２２２ｂにオン電圧を出力しつづけ、スイッチＤ５のオン状態が維持される。したがって、トランジスタ群８４１ｆの単位トランジスタ２２４の電流が内部配線２２２ａおよびソース信号線１８に流れる。なお、電流プログラム時はスイッチ２２２ｂが閉じ、プリチャージ駆動時は、スイッチ２２１ａが閉じ、スイッチ２２１ｂがオープン状態となる。
【０２９０】
図４９はコントローラＩＣ（回路）の動作の説明図である。ただし、１画素列（ＲＧＢの組）の処理の説明図である。映像データＤＡＴＡ（８ビット×ＲＧＢ）は内部クロックに同期してラッチ回路３５１ａと３５１ｂに２段ラッチされる。したがって、ラッチ回路３５１ｂには、１Ｈ前の映像データが保持され、ラッチ回路３５１ａには現在の映像データが保持される。
【０２９１】
比較回路９１１は１Ｈ前の映像データと現在の映像データを比較し、ＫＤＡＴＡの値を導出する。また、映像データＤＡＴＡはソースドライバ回路（ＩＣ）１４に転送される。また、コントローラＩＣ（回路）はカウンタ３３２の上限カウント値ＣＮＴをソースドライバ回路（ＩＣ）１４に転送する。
【０２９２】
ＫＤＡＴＡは比較回路９１１で決定される。決定は、変化前の映像データ（１Ｈ前のデータ）と変化後の映像データ（現在のデータ）から決定される。１Ｈ前のデータとは、現在のソース信号線１８の電位を示す。現在のデータとは、変化させるソース信号線１８の目標電位を示す。
【０２９３】
図４７に図示して説明したように、プログラム電流の書き込みは、ソース信号線１８の電位を考慮して行うことが重要である。書き込み時間ｔは、Ｔ＝ＡＣＶ／Ｉ（Ａ：比例定数、Ｃ：寄生容量の大きさ、Ｖ：変化する電位差、Ｉ：プログラム電流）で表すことができる。したがって、変化する電位差Ｖが大きければ書き込み時間が長くなる。一方、プログラム電流Ｉ＝Ｉｗが大きくすれば書き込み時間は短くなる。
【０２９４】
本発明では、過電流（プリチャージ電流もしくはディスチャージ電流）駆動でＩを大きくする。しかし、いずれの場合でもＩを大きくすると、目標のソース信号線１８電位を越える場合が発生する。したがって、過電流（プリチャージ電流もしくはディスチャージ電流）駆動を実施する場合には、電位差Ｖを考慮する必要がある。現在のソース信号線１８の電位と、次の映像データ（現在の映像データ（次に印加する映像データ＝（変化後：図５０の縦方向））から決定される目標のソース信号線１８電位から、ＫＤＡＴＡを求める。
【０２９５】
ＫＤＡＴＡはＤ５スイッチをオンさせる時間の場合もあるが、過電流（プリチャージ電流もしくはディスチャージ電流）駆動での電流の大きさでもよい。また、Ｄ５スイッチのオン時間（時間が長いほどソース信号線１８に印加する過電流（プリチャージ電流もしくはディスチャージ電流）印加時間が長くなり、過電流（プリチャージ電流もしくはディスチャージ電流）の実効値が大きくなる）と、過電流（プリチャージ電流もしくはディスチャージ電流）の大きさ（大きさが大きいほどソース信号線１８に印加する過電流（プリチャージ電流もしくはディスチャージ電流）の実効値が大きくなる）の両方を組み合わせてもよい。説明を容易にするため、最初、ＫＤＡＴＡはＤ５スイッチのオン時間であるとして説明をする。
【０２９６】
比較回路９１１は１Ｈ前と変化後（図５０を参照のこと）の映像データを比較してＫＤＡＴＡの大きさを決定する。ＫＤＡＴＡに０以上のデータが設定される場合は以下の条件に合致する場合である。
【０２９７】
１Ｈ前の映像データが低階調領域である場合（０階調以上全階調の１／８以下の領域であることが好ましい。たとえば、６４階調の場合は、０階調以上８階調以下である。）で、かつ、変化後の映像データが中間調領域以下である場合（１階調以上全階調の１／２以下の領域であることが好ましい。
【０２９８】
たとえば、６４階調の場合は、１階調以上３２階調以下の領域である。）にＫＤＡＴＡを設定する。設定するデータは、駆動用トランジスタ１１ａのＶＩ特性カーブを考慮して決定する。ソース信号線１８のＶｄｄ電圧から、０階調目の電圧であるＶ０（完全黒表示）までの電位差は大きい。また、Ｖ０電圧から、１階調目のＶ１までの電位差は大きい。次の２階調目であるＶ２電圧とＶ１電圧までの電位差は、Ｖ０電圧からＶ１電圧までの電位差よりもかなり小さい。以降、Ｖ３とＶ２、Ｖ４とＶ３になるにつれて電位差は小さくなる。以上のように高階調側になるにしたがって、電位差が小さくなるのは、駆動用トランジスタ１１ａのＶＩ特性が非線形であることにほかならない。
【０２９９】
階調間の電位差は、寄生容量Ｃｓの電荷の放電量に比例する。したがって、プログラム電流の印加時間つまり、過電流（プリチャージ電流もしくはディスチャージ電流）駆動では過電流（プリチャージ電流もしくはディスチャージ電流）Ｉｄの印加時間と大きさに連動する。たとえば、１Ｈ前のＶ０（階調０）と変化後のＶ１（階調１）の階調差が小さいからといって、過電流（プリチャージ電流もしくはディスチャージ電流）Ｉｄの印加時間を短くすることはできない。電位差が大きいからである。
【０３００】
逆に、階調差が大きくとも過電流（プリチャージ電流もしくはディスチャージ電流）を大きくする必要がない場合もある。たとえば、階調１０と階調３２では、階調１０の電位Ｖ１０と階調３２の電位３２の電位差も小さく、階調３２のプログラム電流Ｉｗも大きいため、寄生容量Ｃｓを短時間で充放電できるからである。
【０３０１】
図５０は横軸に１Ｈ前（変化前、つまり現在のソース信号線１８電位を示す）の映像データの階調番号を示している。また、縦軸に現在の映像データの階調番号（変化後、つまり変化させる目標のソース信号線１８電位を示す）を示している。
【０３０２】
０階調目（１Ｈ前）から０階調目（変化後）に変化させるのは、電位変化がないため、ＫＤＡＴＡは０でよい。ソース信号線１８の電位変化がないからである。０階調目（１Ｈ前）から１階調目（変化後）に変化させるのは、Ｖ０電位からＶ１電位に変化させる必要がある。Ｖ１−Ｖ０電圧は大きいから、ＫＤＡＴＡは最高値の１５（例である）に設定する。ソース信号線１８の電位変化が大きいからである。１階調目（１Ｈ前）から２階調目（変化後）に変化させるのは、Ｖ１電位からＶ２電位に変化させる必要があり、Ｖ２−Ｖ１電圧は比較的大きいから、ＫＤＡＴＡは最高値近傍の１２（一例である）に設定する。ソース信号線１８の電位変化が大きいからである。３階調目（１Ｈ前）から４階調目（変化後）に変化させるのは、Ｖ３電位からＶ４電位に変化させる必要がある。しかし、Ｖ４−Ｖ３電圧は比較的小さいため、ＫＤＡＴＡは小さい値の２に設定する。ソース信号線１８の電位変化が小さくてすみ、寄生容量Ｃｓの充放電が短時間で実施でき、目標のプログラム電流を画素１６に書き込むことができるからである。
【０３０３】
変化前が低階調領域であっても、変化後の階調が中間調以上の場合は、ＫＤＡＴＡの値は０である。変化後の階調に対応するプログラム電流が大きく、１Ｈ期間内にソース信号線１８の電位を目標電位または近傍の電位まで変化させることができるからである。たとえば、２階調から３８階調目に変化させる場合は、ＫＤＡＴＡ＝０である。
【０３０４】
変化後が変化前より低階調の場合において、過電流（プリチャージ電流もしくはディスチャージ電流）駆動は実施しない。３８階調から２階調目に変化させる場合は、ＫＤＡＴＡ＝０である。この場合は、図４７（ｂ）が該当し、主として画素１６の駆動用トランジスタからプログラム電流Ｉｄが寄生容量Ｃｓに供給されるからである。図４７（ｂ）の場合は、過電流（プリチャージ電流もしくはディスチャージ電流）駆動方式は実施せず、電圧＋電流駆動方式あるいはプリチャージ電圧駆動を実施することが好ましい。
【０３０５】
本発明の過電流（プリチャージ電流もしくはディスチャージ電流）駆動方式において、基準電流を増加させる駆動方式あるいは基準電流比とｄｕｔｙを制御する駆動方式と組み合わせることは効果がある。基準電流の増加により、図４８の構成では過電流（プリチャージ電流もしくはディスチャージ電流）も増加させることができるからである。したがって、寄生容量Ｃｓの充放電時間も短くなる。基準電流の大きさあるいは基準電流比の制御により、過電流（プリチャージ電流もしくはディスチャージ電流）駆動方式の過電流（プリチャージ電流もしくはディスチャージ電流）の大きさを制御することができる点も本発明の特徴ある構成である。
【０３０６】
以上のように、ＫＤＡＴＡがコントロールＩＣ（回路）で決定され、ＫＤＡＴＡがソースドライバ回路（ＩＣ）１４に差動信号で伝送される。伝送されたＫＤＡＴＡは図４８のラッチ回路３３１で保持され、Ｄ５スイッチが制御される。
【０３０７】
図５０の表の関係は、マトリックスＲＯＭテーブルを用いてＫＤＡＴＡを設定してもよいが、計算式を用いてコントローラＩＣ（回路）の乗算器を用いてＫＤＡＴＡの算出（導出）を行ってもよい。その他、コントローラＩＣ（回路）の外部電圧の変化によりＫＤＡＴＡを定めてもよい。また、コントローラＩＣ（回路）で実施することに限定されるものではなく、ソースドライバ回路（ＩＣ）１４で実施してもよいことは言うまでもない。
【０３０８】
本発明は、基準電流の大きさによりプログラム電流Ｉｗの大きさが基準電流に比例して変化する。したがって、図４８などの過電流（プリチャージ電流もしくはディスチャージ電流）駆動の過電流（プリチャージ電流もしくはディスチャージ電流）の大きさも基準電流の大きさに比例して変化する。図５０で説明したＫＤＡＴＡの大きさも基準電流の大きさの変化に連動させる必要があることは言うまでもない。つまり、ＫＤＡＴＡの大きさは、基準電流の大きさに連動させるあるいは基準電流の大きさを考慮することが好ましい。
【０３０９】
本発明の過電流（プリチャージ電流もしくはディスチャージ電流）駆動方式の技術的思想は、プログラム電流の大きさ、駆動用トランジスタ１１ａからの出力電流などに対応して過電流（プリチャージ電流もしくはディスチャージ電流）の大きさ、印加時間、実効値を設定するものである。
【０３１０】
比較回路９１１または比較手段などではＲＧＢの映像データごとに比較を実施するが、ＲＧＢデータから輝度（Ｙ値）を求めて、ＫＤＡＴＡを算出してもよいことは言うまでもない。つまり、単に、各ＲＧＢで比較するのではなく、色度変化、輝度変化を考慮し、また、階調データの連続性、周期性、変化割合を考慮してＫＤＡＴＡを算出あるいは決定もしくは演算する。また、１画素単位でなく、周辺の画素の映像データもしくは映像データに類するデータを考慮してＫＤＡＴＡを導出してもよいことは言うまでもない。たとえば、画面６４を複数のブロックに分割し、各ブロック内の映像データなどを考慮してＫＤＡＴＡを決定する方式が例示される。
【０３１１】
図４８などにおいて、Ｄ５スイッチが選択される時間は、１Ｈ（１水平走査期間）の３／４期間以下１／３２期間以上に設定することが好ましい。さらに好ましくは１Ｈ（１水平走査期間）の１／２期間以下１／１６期間以上に設定することが好ましい。過電流（プリチャージ電流もしくはディスチャージ電流）を印加する期間が長いと、正規のプログラム電流を印加する期間が短くなり、電流補償が良好にならない場合がある。
【０３１２】
過電流（プリチャージ電流もしくはディスチャージ電流）を印加する期間が短いと、目標のソース信号線１８の電位まで到達することができない。過電流（プリチャージ電流もしくはディスチャージ電流）駆動では、目標の階調のソース信号線１８電位まで行うことが好ましいのは言うまでもない。しかし、過電流（プリチャージ電流もしくはディスチャージ電流）駆動ののみで完全に目標のソース信号線電位にする必要はない。１Ｈの前半の過電流（プリチャージ電流もしくはディスチャージ電流）駆動後に、正規の電流駆動を実施し、過電流（プリチャージ電流もしくはディスチャージ電流）駆動により生じた誤差は、正規の電流駆動によるプログラム電流で補償されるからである。
【０３１３】
図５１は、過電流（プリチャージ電流もしくはディスチャージ電流）駆動方式を実施した場合の、ソース信号線１８の電位変化を図示している。図５１（ａ）はＤ５スイッチを１／（２Ｈ）期間オン状態にした場合である。１水平走査期間（１Ｈ）の最初であるｔ１よりＤ５スイッチをオンし、３２個分の単位トランジスタ２２４の単位電流が出力端子９３から吸い込まれる。Ｄ５スイッチは１／（２Ｈ）のｔ２期間までの間、オン状態が維持され、過電流（プリチャージ電流もしくはディスチャージ電流）Ｉｄ２がソース信号線１８に流れる。したがって、ソース信号線１８の電位は目標電位のＶｎ電位近傍のＶｍ電位まで低下する。その後（ｔ２後）、Ｄ５スイッチはオフ状態となり、正規のプログラム電流Ｉｗが１Ｈの終了（ｔ３）まで、ソース信号線１８に流れて、ソース信号線１８電位は目標のＶｎ電位となる。
【０３１４】
ソースドライバ回路（ＩＣ）１４は定電流動作する。したがって、ｔ２〜ｔ３期間には定電流のプログラム電流Ｉｗが流れる。このプログラム電流Ｉｗにより、寄生容量Ｃｓが目標電位になるまで充放電されると、画素１６の駆動用トランジスタ１１ａから電流Ｉが流れ、ソース信号線１８の電位は目標プログラム電流Ｉｗが流れるように保持される。したがって、駆動用トランジスタ１１ａは所定プログラム電流Ｉｗが流れるように保持される。以上のように、過電流（プリチャージ電流もしくはディスチャージ電流）駆動の過電流（プリチャージ電流もしくはディスチャージ電流）の精度は必要ない。精度がなくとも、画素１６の駆動用トランジスタ１１ａにより補正される。
【０３１５】
図５１（ｂ）はＤ５スイッチを１／（４Ｈ）期間オン状態にした場合である。１水平走査期間（１Ｈ）の最初であるｔ１よりＤ５スイッチをオンし、３２個分の単位トランジスタ２２４の単位電流が出力端子９３から吸い込まれる。Ｄ５スイッチは１／（４Ｈ）のｔ４期間までの間、オン状態が維持され、過電流（プリチャージ電流もしくはディスチャージ電流）Ｉｄ２がソース信号線１８に流れる。したがって、ソース信号線１８の電位は目標電位のＶｎ電位近傍のＶｍ電位まで低下する。その後（ｔ４後）、Ｄ５スイッチはオフ状態となり、正規のプログラム電流Ｉｗが１Ｈの終了（ｔ３）まで、ソース信号線１８に流れて、ソース信号線１８電位は目標のＶｎ電位となる。
【０３１６】
ソースドライバ回路（ＩＣ）１４は定電流動作する。したがって、ｔ４〜ｔ３期間には定電流のプログラム電流Ｉｗが流れる。このプログラム電流Ｉｗにより、寄生容量Ｃｓが目標電位になるまで充放電されると、画素１６の駆動用トランジスタ１１ａから電流Ｉが流れ、ソース信号線１８の電位は目標プログラム電流Ｉｗが流れるように保持される。したがって、駆動用トランジスタ１１ａは所定プログラム電流Ｉｗが流れるように保持される。以上のように、過電流（プリチャージ電流もしくはディスチャージ電流）駆動の過電流（プリチャージ電流もしくはディスチャージ電流）の精度は必要ない。精度がなくとも、画素１６の駆動用トランジスタ１１ａにより補正される。
【０３１７】
図５１（ｃ）はＤ５スイッチを１／（８Ｈ）期間オン状態にした場合である。１水平走査期間（１Ｈ）の最初であるｔ１よりＤ５スイッチをオンし、３２個分の単位トランジスタ２２４の単位電流が出力端子９３から吸い込まれる。Ｄ５スイッチは１／（８Ｈ）のｔ５期間までの間、オン状態が維持され、過電流（プリチャージ電流もしくはディスチャージ電流）Ｉｄ２がソース信号線１８に流れる。したがって、ソース信号線１８の電位は目標電位のＶｎ電位近傍のＶｍ電位まで低下する。その後（ｔ５後）、Ｄ５スイッチはオフ状態となり、正規のプログラム電流Ｉｗが１Ｈの終了（ｔ３）まで、ソース信号線１８に流れて、ソース信号線１８電位は目標のＶｎ電位となる。
【０３１８】
以上のように、単位トランジスタ２２４の動作個数と、１つの単位トランジスタ２２４の単位電流の大きさが固定値である。したがって、Ｄ５スイッチのオン時間により、比例して寄生容量Ｃｓの充放電時間を操作することができ、ソース信号線１８の電位を操作することができる。なお、説明を容易にするため、寄生容量Ｃｓを過電流（プリチャージ電流もしくはディスチャージ電流）により充放電させるとしているが、画素１６のスイッチトランジスタなどのリークもあるから、Ｃｓの充放電に限定されるものではない。
【０３１９】
以上のように、過電流（プリチャージ電流もしくはディスチャージ電流）の大きさが単位トランジスタ２２４の動作個数により把握できる点が本発明の特徴ある構成である。書き込み時間ｔは、Ｔ＝ＡＣＶ／Ｉ（Ａ：比例定数、Ｃ：寄生容量の大きさ、Ｖ：変化する電位差、Ｉ：プログラム電流）で表すことができるから、ＫＤＡＴＡも値も、寄生容量（アレイ設計時に把握できる）、駆動用トランジスタ１１ａのＶＩ特性（アレイ設計時に把握できる）などから理論値にＫＤＡＴＡの値を決定できる。
【０３２０】
図４８の実施例は、最上位ビットＤ５スイッチを操作することにより、過電流（プリチャージ電流もしくはディスチャージ電流）駆動の過電流（プリチャージ電流もしくはディスチャージ電流）Ｉｄの大きさ、印加時間を制御するものであった。本発明はこれに限定するものではない。最上位ビット以外のスイッチを操作あるいは制御してもよいことは言うまでもない。
【０３２１】
図５２は、ソースドライバ回路（ＩＣ）１４が各ＲＧＢ８ビット構成である場合において、最上位ビットのスイッチＤ７と最上位ビットから２番目のスイッチＤ６をＫＤＡＴＡにより制御した構成である。なお、説明を容易にするため、Ｄ７ビットには１２８個の単位トランジスタ２２４が形成または配置されているとし、Ｄ６ビットには６４個の単位トランジスタ２２４が形成または配置されているとする。
【０３２２】
図５２（ａ１）はＤ７スイッチの動作を示している。図５２（ａ２）はＤ６スイッチの動作を示している。図５２（ａ３）はソース信号線１８の電位変化を示している。図５２（ａ）ではＤ７、Ｄ６のスイッチを同時に動作するため、単位トランジスタ２２４は１２８＋６４個が同時に動作し、出力端子９３からソースドライバ回路（ＩＣ）１４に流れ込む。したがって、階調０のＶ０電圧から階調３のＶ３電圧まで高速にソース信号線１８電位を変化させることができる。なお、ｔ２後は、正規のスイッチＤが閉じ、正規のプログラム電流Ｉｗが出力端子９３からソースドライバ回路（ＩＣ）１４に吸い込まれる。
【０３２３】
同様に、図５２（ｂ１）はＤ７スイッチの動作を示している。図５２（ｂ２）はＤ６スイッチの動作を示している。図５２（ｂ３）はソース信号線１８の電位変化を示している。図５２（ｂ）ではＤ７スイッチのみが動作するため、単位トランジスタ２２４は１２８個が同時に動作し、出力端子９３からソースドライバ回路（ＩＣ）１４に流れ込む。したがって、階調０のＶ０電圧から階調２のＶ２電圧まで高速にソース信号線１８電位を変化させることができる。図５２（ａ）より変化速度は小さい。しかし、変化する電位がＶ０からＶ２であるから、適正である。なお、ｔ２後は、正規のスイッチＤが閉じ、正規のプログラム電流Ｉｗが出力端子９３からソースドライバ回路（ＩＣ）１４に吸い込まれる。
【０３２４】
同様に、図５２（ｃ１）はＤ７スイッチの動作を示している。図５２（ｃ２）はＤ６スイッチの動作を示している。図５２（ｃ３）はソース信号線１８の電位変化を示している。図５２（ｃ）ではＤ６スイッチのみが動作するため、単位トランジスタ２２４は６４個が同時に動作し、出力端子９３からソースドライバ回路（ＩＣ）１４に流れ込む。したがって、階調０のＶ０電圧から階調１のＶ１電圧まで高速にソース信号線１８電位を変化させることができる。図５２（ｂ）より変化速度は小さい。しかし、変化する電位がＶ０からＶ１であるから、適正である。なお、ｔ２後は、正規のスイッチＤが閉じ、正規のプログラム電流Ｉｗが出力端子９３からソースドライバ回路（ＩＣ）１４に吸い込まれる。
【０３２５】
以上のようにＫＤＡＴＡにより、スイッチのオン期間だけでなく、複数のスイッチを操作あるいは動作させ、動作させる単位トランジスタ２２４個数を変化させることにより、適正なソース信号線電位を達成できる。
【０３２６】
図５２では、過電流（プリチャージ電流もしくはディスチャージ電流）駆動によるスイッチＤ（Ｄ６、Ｄ７）をｔ１からｔ２の期間に動作させるとしたが、これに限定するものではなく、図４２に図示あるいは説明したように、ｔ２、ｔ３、ｔ４などのようにＫＤＡＴＡの値によって変化あるいは変更してもよいことは言うまでもない。また、過電流（プリチャージ電流もしくはディスチャージ電流）を印加している期間に基準電流あるいは基準電流の大きさを制御あるいは変更し、過電流（プリチャージ電流もしくはディスチャージ電流）の大きさを調整してもよい。なお、正規のプログラム電流を印加している期間は基準電流あるいは基準電流の大きさは正規の値にする。
【０３２７】
操作するスイッチはＤ７、Ｄ６に限定するものではなく、Ｄ５など他のスイッチも同時にあるいは選択して動作あるいは制御してもよいことは言うまでもない。たとえば、図１１８が実施例である。ａ期間の例では、過電流（プリチャージ電流もしくはディスチャージ電流）駆動として１／（２Ｈ）の期間Ｄ７スイッチをオン状態にして、１２８個の単位電流からなる過電流（プリチャージ電流もしくはディスチャージ電流）をソース信号線１８に印加している。
【０３２８】
ｂ期間の例では、過電流（プリチャージ電流もしくはディスチャージ電流）駆動として１／（２Ｈ）の期間Ｄ７、Ｄ６スイッチをオン状態にして、１２８＋６４個の単位電流からなる過電流（プリチャージ電流もしくはディスチャージ電流）をソース信号線１８に印加している。
【０３２９】
ｃ期間の例では、過電流（プリチャージ電流もしくはディスチャージ電流）駆動として１／（２Ｈ）の期間Ｄ７、Ｄ６、Ｄ５スイッチをオン状態にして、１２８＋６４＋３２個の単位電流からなる過電流（プリチャージ電流もしくはディスチャージ電流）をソース信号線１８に印加している。
【０３３０】
ｄ期間の例では、過電流（プリチャージ電流もしくはディスチャージ電流）駆動として１／（２Ｈ）の期間Ｄ７、Ｄ６、Ｄ５スイッチと前記スイッチに該当しない映像データのスイッチ（たとえば、映像データが４であれいば、Ｄ２スイッチ）をオン状態にして、１２８＋６４＋３２＋α個の単位電流からなる過電流（プリチャージ電流もしくはディスチャージ電流）をソース信号線１８に印加している。
【０３３１】
図６５は本発明の駆動回路のブロック図である。以下、本発明の駆動回路について説明をする。図６５では、外部からＹ／ＵＶ（輝度／色度）映像信号と、コンポジット（ＣＯＭＰ）映像信号が入力できるように構成されている。どちらに映像信号を入力するかは、スイッチ回路１１２１により選択される。
【０３３２】
スイッチ回路１１２１で選択された映像信号は、デコーダおよびＡ／Ｄ回路によりデコードおよびＡＤ変換され、デジタルのＲＧＢ画像データに変換される。ＲＧＢ画像データは各８ビットである。また、ＲＧＢ画像データはガンマ回路１１２４でガンマ処理される。同時に輝度（Ｙ）信号が求められる。ガンマ処理により、ＲＧＢ画像データは各１０ビットの画像データに変換される。
【０３３３】
ガンマ処理後、画像データはＦＲＣ（フレームレートコントロール）処理または誤差拡散処理が処理回路１１２９で行われる。ＦＲＣ処理または誤差拡散処理によりＲＧＢ画像データは６ビットに変換される。この画像データはＡＩ処理回路１１２６でＡＩ処理あるいはピーク電流処理が実施される。また、動画検出回路１１２７で動画検出が行われる。同時に、カラーマネージメント回路１１２８でカラーマネージメント処理が行われる。なお、６ビットに変換するに限定されるものではなく、８ビットに変換してもよい。また、誤差拡散処理またはＦＲＣ（フレームレートコントロール）処理を実施せず、１０ビットデータをソースドライバ回路(ＩＣ)１４に伝送してもよいことは言うまでもない。
【０３３４】
ＡＩ処理回路１１２６、動画検出回路１１２７、カラーマネージメント回路１１２８の処理結果は演算回路１１２９に送られ、演算処理回路１１２９で制御演算され、フレーム間制御変換、映像データ変換、ｄｕｔｙ比制御、基準電流比制御データに変換され、変換された結果が、ソースドライバ回路（ＩＣ）１４およびゲートドライバ回路１２に制御データとして送出される。
【０３３５】
なお、コントローラ７２２の機能は、ソースドライバ回路（ＩＣ）１４に組み込んで一体としてもよいことは言うまでもない（図１２７などを参照のこと）。
【０３３６】
また、コントローラ７２２はソースドライバ回路（ＩＣ）１４などにコマンドを転送する。転送したコマンドは、ソースドライバ回路（ＩＣ）１４の電源が印加されているときは、保持される。しかし、電源がオフされると消去される。この課題に対しては、図６７に図示するように、ソースドライバ回路（ＩＣ）１４内にＲＯＭ３１１１を形成し、コマンドなどをＲＯＭ３１１１に設定しておいてもよい。ＲＯＭ３１１１はヒューズＲＯＭで形成してもよい。また、フラッシュＲＡＭであってもよい。
【０３３７】
ｄｕｔｙ比制御、基準電流比制御、ピーク電流制御などは、ＯＳＤ（オンスクリーンディスプレイまたはオンスクリーンデマンド）には適用しないことが好ましい。ＯＳＤでは、ビデオカメラなどにおいて、メニュー画面表示などを行うものである。ＯＳＤにおいても、ピーク電流制御などを行うと、メニューの表示状態によって画面が暗くなったり明るくなったりし、視覚的に不具合が発生する。
【０３３８】
この課題に対しては、ＯＳＤのデータ（ＯＳＤＤＡＴＡ）と映像データ（動画データ）とを別のコントロール回路１１２６で処理をする。基本的には、ＯＳＤデータは輝度変調を実施しない。また、ＯＳＤ表示部あるいはＯＳＤにより表示される文字、記号、画像などに関しては、図８４、図８５、図１２４に図示するように表示位置移動処理を実施することが好ましい。ＯＳＤによる表示部等は、高階調表示であり、焼きつきやすい。したがって、位置移動処理を実施することにより焼き付けを抑制できる。したがって、表示領域６４において、ＯＳＤの表示部等と、映像表示部との表示開始位置を別処理する。
【０３３９】
なお、コントローラ回路（ＩＣ）７２２に関しても、１チップ化することに限定するものではない。たとえば、ゲートドライバ回路１２を制御するコントローラ回路（ＩＣ）７２２Ｇと、ソースドライバ回路（ＩＣ）１４を制御するコントローラ回路（ＩＣ）７２２Ｓに分離してもよい。分離により処理内容が明確になり、コントローラＩＣを小サイズ化することが可能である。
【０３４０】
ｄｕｔｙ比制御データはゲートドライバ回路１２ｂに送られ、ｄｕｔｙ比制御が実施される。一方、基準電流比制御データはソースドライバ回路（ＩＣ）１４に送られ、基準電流比制御が実施される。ガンマ補正され、ＦＲＣまたは誤差拡散処理された画像データもソースドライバ回路（ＩＣ）１４に送られる。
【０３４１】
画像データ変換は、ガンマ回路１１２４のガンマ処理により行う必要がある。ガンマ回路１１２４は、多点折れガンマカーブにより階調変換を行う。２５６階調の画像データは、多点折れガンマカーブにより１０２４階調に変換される。ガンマ回路１１２４により多点折れガンマカーブでガンマ変換するとしたが、これに限定するものではない。
【０３４２】
以上の説明ではｄｕｔｙ比で制御するとして説明したが、ｄｕｔｙ比は、所定期間（通常は１フィールドまたは１フレームである。つまり、一般的には任意の画素の画像データが書き換えられる周期もしくは時間である）におけるＥＬ素子１５の点灯期間である。つまり、ｄｕｔｙ比１／８とは、１フレーム（１フィールド）の１／８の期間（１Ｆ／８）の間、ＥＬ素子１５が点灯していることを意味する。したがって、ｄｕｔｙ比は、画素１６が書き変えられる周期時間をＴｆとし、画素の点灯期間Ｔａとした時、ｄｕｔｙ比＝Ｔａ／Ｔｆと読み替えることができる。
【０３４３】
なお、画素１６が書き変えられる周期時間をＴｆとし、Ｔｆを基準とするとしたがこれに限定されるものではない。本発明のｄｕｔｙ比制御駆動は、１フレームあるいは１フィールドで動作を完結させる必要はない。つまり、数フィールドあるいは数フレーム期間を１周期としてｄｕｔｙ比制御を実施してもよい。したがって、Ｔｆは画素を書き換える周期だけに限定されるものではなく、１フレームあるいは１フィールド以上であってもよい。たとえば、１フィールドあるいは１フレームごとに点灯期間Ｔａが異なる場合は、繰り返し周期（期間）をＴｆとし、この期間の総点灯期間Ｔａを採用すればよい。つまり、数フィールドあるいは数フレーム期間の平均点灯時間をＴａとしてもよい。ｄｕｔｙ比についても同様である。ｄｕｔｙ比がフレーム（フィールド）ごとに異なる場合は、複数フレーム（フィールド）の平均ｄｕｔｙ比を算出して用いればよい。
【０３４４】
したがって、白ラスター表示でのプログラム電流の総和をＳｗとし、任意の自然画像でのプログラム電流の総和をＳｓとし、最小の点灯期間をＴａｓ、最大の点灯期間をＴａｍ（通常はＴａｍ＝ＴｆであるからＴａｍ／Ｔｆ＝１）とした時、Ｓｗ×（Ｔａｓ／Ｔｆ）  ≧  Ｓｓ×（Ｔａｍ／Ｔｆ）の関係が維持されるようにする駆動方法およびそれを実現する表示装置である。
【０３４５】
本発明のソースドライバ回路（ＩＣ）１４および表示パネルの駆動方法では、基準電流の制御により、プログラム電流をリニアに調整することができる。１つあたりの単位トランジスタ２２４の出力電流が変化するからである。単位トランジスタ２２４の出力電流を変化させるとプログラム電流Ｉｗも変化する。画素のコンデンサ１９にプログラムされる電流（実際はプログラム電流に相当する電圧である）が大きいほど、ＥＬ素子１５に流れる電流も大きくなる。ＥＬ素子１５に流れる電流と発光輝度はリニアに比例する。したがって、基準電流を変化することによりＥＬ素子１５の発光輝度をリニアに変化させることができる。
【０３４６】
本発明のソースドライバ回路（ＩＣ）１４は、出力端子９３に接続される単位トランジスタ２２４の個数を制御することによりプログラム電流Ｉｗを変化させるものであった。また、プログラム電流Ｉｗは、基準電流Ｉｃを変化させることにより実現した。
【０３４７】
しかし、本発明の基準電流比制御などは限定するものではない、一定の基準となるもの（電圧、電流、設定データなど）を変化し、この変化により出力端子９３から出力される電流Ｉｗを変更できるものであればいずれでもよい。ただし、基準となるものの変化により、各出力端子９３のプログラム電流Ｉｗが同一割合で変化させることが重要である。なお、プログラム電流Ｉｗの変化に限定するものではない。プログラム電圧であってもよい。各出力端子９３のプログラム電圧が同一割合で変化させることにより、表示画面６４の輝度を調整することができるからである。また、ＲＧＢ端子で変化させることによりホワイトバランスを調整することができるからである。
【０３４８】
本発明は、説明した基準電流比制御方式と、ｄｕｔｙ比制御方式のうち、少なくとも一方の方式を用いて画面の明るさなどの制御を行うものである。好ましくは、基準電流比制御方式とｄｕｔｙ比制御方式を組み合わせて実施することが好ましい。
【０３４９】
さらに、本発明の駆動方式について説明をする。本発明の駆動方法は、ＥＬ表示パネルに消費される消費電流の上限にリミットすることが１つの目的である。ＥＬ表示パネルはＥＬ素子１５に流れる電流を輝度が比例関係にある。したがって、ＥＬ素子１５に流れる電流を増大させれば、ＥＬ表示パネルの輝度もどんどん明るくすることができる。輝度に比例して消費される電流（＝消費電力）も増大する。
【０３５０】
携帯装置などのモバイル機器に用いる場合は、電池などの容量に制限がある。また、電源回路も消費される電流が大きくなると規模が大きくなる。したがって、消費する電流にはリミット（最大値）を設ける必要がある。このリミットを設けること（ピーク電流抑制）が本発明の１つの目的である。
【０３５１】
画像がコントラストを大きくすることにより、表示が良好になる。めりはりのあるように画像（ダイナックレンジが広い、コントラスト比が高い、階調表現力が大きいなど）変換して画像を表示することにより表示が良好になる。以上のように画像表示を良好にすることが本発明の２つめの目的である。以上の目的を実現する本発明をＡＩ駆動と呼ぶことにする。
【０３５２】
説明を容易にするために、本発明のＩＣチップ１４は６４階調表示であるとする。ＡＩ駆動を実現するためには、階調表現範囲を拡大することが望ましい。説明を容易にするために、本発明のソースドライバ回路（ＩＣ）１４は６４階調表示とし、画像データは２５６階調とする。この画像データをＥＬ表示装置のガンマ特性に適合するように、ガンマ変換を行う。ガンマ変換は入力２５６階調（８ビット）を１０２４階調（１０ビット）に拡大することによって実施する。ガンマ変換された画像データは、ソースドライバＩＣ１４の６４階調に適合するように、誤差拡散処理あるいはフレームレートコントロール（ＦＲＣ）処理が行われ、ソースドライバＩＣ１４に印加される。
【０３５３】
１画面の画像データが全体的に大きいときは画像データの総和は大きくなる。たとえば、白ラスターは６４階調表示の場合は画像データとしては６３であるから、表示画面６４の画素数×６３が画像データの総和である。１／１００の白ウインドウ表示で、白表示部が最大輝度の白表示では、表示画面６４の画素数×（１／１００）×６３が画像データの総和である。
【０３５４】
本発明では画像データの総和あるいは画面の消費電流量を予測できる値を求め、この総和あるいは予測できる値により、ｄｕｔｙ比制御あるいは基準電流比制御を行う。なお、画像データの総和（ＳＵＭ）とは、表示領域６４のすべての各画素に印加されるデータの総和を意味するものだけではなく、画素間引きをした後の残存する画素に印加されるデータの総和であってもよい。また、総和の予測値であってもよい。
【０３５５】
なお、画像データの総和を求めるとしたが、これに限定するものではない。たとえば、画像データの１フレームの平均レベルを求めてこれを用いてもよい。アナログ信号であれば、アナログ画像信号をコンデンサによりフィルタリングすることにより映像信号の平均レベルを得ることができる。アナログの映像信号に対しフィルタを介して直流レベルを抽出し、この直流レベルをＡＤ変換して画像データの総和としてもよい。この場合は、画像データはＡＰＬレベルとも言うことができる。
【０３５６】
３０フレームから３００フレーム期間の画像データの総和あるいは総和を推定できるデータを求め、このデータの大きさに基づいて、ｄｕｔｙ比制御を行うこと好ましい。総和データは画像変化に応じてゆっくりと変化する。総和データを求めるフレーム期間が長いほど画像の明るさ変化はゆっくりとなる。
【０３５７】
表示画面６４を構成する画像のすべてのデータを加算する必要はなく、表示画面６４の１／Ｗ（Ｗは１より大きい値）をピックアップして抽出し、ピックアップしたデータの総和を求めてもよい。たとえば、１画素とばし（奇数または偶数列画素、奇数または偶数行画素）で映像データをサンプリングし、サンプリングされた映像データから総和を求めるなどの方法が例示される。また、１画素行ごとに１または複数の画素の映像データをサンプリングし、サンプリングされた映像データから総和を求める方法が例示される。
【０３５８】
説明を容易にするため、以上の場合も画像データの総和を求めるとして説明をする。画像データの総和は、画像のＡＰＬレベルをもとめる事に一致する場合が多い。また、画像データの総和とは、デジタル的に加算する手段もあるが、以上のデジタルおよびアナログによる画像データの総和を求める方法を、以後、説明を容易にするためＡＰＬレベルと呼ぶ。
【０３５９】
白ラスターの時にＡＰＬレベルは画像がＲＧＢ各６ビットであるから６３（６３階調目であるからデータの表現としては６３で示されている）×画素数（ＱＣＩＦパネルの場合は１７６×ＲＧＢ×２２０）となる。したがって、ＡＰＬレベルは最大となる。ただし、ＲＧＢのＥＬ素子１５で消費する電流は異なるから、ＲＧＢで分離して画像データを算出することが好ましい。
【０３６０】
この課題に対して、図６６に図示する演算回路を使用する。図６６において、１１３１、１１３２は乗算器である。１１３１は発光輝度を重み付けする乗算器である。Ｒ、Ｇ、Ｂでは視感度が異なる。ＮＴＳＣでの視感度は、Ｒ：Ｇ：Ｂ＝３：６：１である。したがって、Ｒの乗算器１１３１Ｒでは、Ｒ画像データ（Ｒｄａｔａ）に対して３倍の乗算を行う。また、Ｇの乗算器１１３１Ｇでは、Ｇ画像データ（Ｇｄａｔａ）に対して６倍の乗算を行う。また、Ｂの乗算器１１３１Ｂでは、Ｂ画像データ（Ｂｄａｔａ）に対して１倍の乗算を行う。ただし、この記述は概念的である。ＥＬ素子はＲＧＢで効率が異なっているからである。
【０３６１】
ＥＬ素子１５はＲＧＢで発光効率が異なる。通常、Ｂの発光効率が最も悪い。次にＧが悪い。Ｒが最も発光効率が良好である。そこで、乗算器１１３２で発光効率の重み付けを行う。Ｒの乗算器１１３２Ｒでは、Ｒ画像データ（Ｒｄａｔａ）に対してＲの発光効率の乗算を行う。また、Ｇの乗算器１１３２Ｇでは、Ｇ画像データ（Ｇｄａｔａ）に対してＧの発光効率の乗算を行う。また、Ｂの乗算器１１３２Ｂでは、Ｂ画像データ（Ｂｄａｔａ）に対してＢの発光効率の乗算を行う。
【０３６２】
乗算器１１３１および１１３２の結果は、加算器１１３３で加算され、総和回路１１３４に蓄積される。この総和回路１１３４の結果にもとづき、ｄｕｔｙ比制御、基準電流比制御を実施する。
【０３６３】
以上の実施例では、映像データに、ＥＬ素子１５などの効率を考慮し、所定値を乗算することによりデータを求める。本発明は、映像データから表示パネルのアノードまたはカソード端子に流れる電流を求めるものである。
【０３６４】
通常、ＲＧＢのＥＬ素子１５は、ＥＬ材料ごとに発光効率が既知であり、電流と輝度の関係がわかっている。また、ＥＬ表示パネルは生産する時の目標色温度が決定されている。したがって、ＥＬ表示パネルの表示サイズと目標輝度が決定されれば、目標色温度にするための、ＥＬ表示パネルに流すＲＧＢ電流の比率と大きさがわかる。このことから、ＥＬ表示パネルのアノード端子あるいはカソード端子に流す電流を所定値にすることにより、目標とする輝度と色度（色温度）を得ることができる。
【０３６５】
アノード端子あるいはカソード端子に流れる電流は映像データの総和に比例する。以上のことから、映像データの総和からアノード電流（カソード電流）を求めることができる。アノード電流とは表示領域に接続されたアノード端子に流れ込む電流である。カソード電流とは表示領域に接続されたカソード端子から流れ出す電流である。アノード電圧またはカソード電圧は固定値であるから、映像データからＥＬ表示パネルの消費電力を制御することができる。
【０３６６】
つまり、映像データ（の総和）の大きさあるいは大きさの変化をリアルタイムでモニタ（演算）することにより、ＥＬ表示パネルが必要とするカソード（アノード）電流を得ることができる。この電流の大きさをどの大きさに抑制すべきであるかがわかっていれば、基準電流比制御、ｄｕｔｙ比制御により電流の大きさを制御することができる。
【０３６７】
アノード電流あるいはカソード電流の大きさをＡＤ（アナログデジタル）変換することにより、変換されたデジタルデータから基準電流比制御、ｄｕｔｙ比制御により電流の大きさを制御することができる。また、アナログデータを直接用いてオペアンプなどにより増幅率のフィードバック制御を実施することにより、基準電流比制御、ｄｕｔｙ比制御により電流の大きさを制御することができる。つまり、制御方式としてはデジタル、アナログ方式を問わない。
【０３６８】
入力データはＲＧＢデータ（赤はＲＤＡＴＡ、緑はＧＤＡＴＡ、青はＢＤＡＴＡ）としているがこれに限定するものではない。ＹＵＶ（輝度データと色度データ）であってもよい。ＹＵＶの場合は、Ｙ（輝度）データあるいはＹデータとＵＶ（色度）データに直接にあるいは、色度に対する発光効率を考慮して輝度データなどに変換して重みづけ処理を行う。
【０３６９】
なお、この動作を実施する場合も現動作状態のｄｕｔｙ比を考慮することは言うまでもない。ｄｕｔｙ比が小さければ、重みづけを行ったデータが大きくともパネルに流れ込む電流は小さく、パネルが過熱状態とはならないからである。
【０３７０】
ＲＤＡＴＡには、定数Ｒａが乗算される。ＧＤＡＴＡには、定数Ｇａが乗算される。ＢＤＡＴＡには、定数Ｂａが乗算される。乗算されたデータは総和回路（ＳＵＭ回路）１１３４で１画面分の電流データ（もしくは類似するデータ）が求められる。なお、以下の説明を容易にするため、Ｒｙ、Ｇｙ、Ｂｙは１とする。総和回路１１３４は比較回路（図示せず）に送る。比較回路はあらかじめ設定された比較データ（所定の電流データ以上では過熱状態であることを示すために設定された値またはデータ）と比較し、電流データが比較データ以上の場合、カウンタ回路（図示せず）を制御し、カウンタ回路のカウンタ値を１つアップする。また、電流データが比較データよりも小さい時、カウンタ回路のカウンタ値を１つダウンする。
【０３７１】
以上の動作を継続し、カウンタ回路のカウンタ値が所定以上に到達した場合、コントローラ回路(ＩＣ)７２２は、ゲートドライバ１２ｂを制御して、ｄｕｔｙ比を小さくし、パネルに流れる電流を抑制する。したがって、パネルが過熱状態になり劣化することがなくなる。
【０３７２】
定数Ｒａ、Ｇａ、Ｂａは、コントローラ回路(ＩＣ)７２２によりコマンドで書き換えできるように構成することが好ましいことは言うまでもない。もちろん、ユーザーが手動で書き変えできるように構成してもよいことは言うまでもない。比較回路の比較データも書き換えできるように構成することが好ましいことは言うまでもない。また、ＥＬ素子１５は温度依存性があるため、パネルの温度により定数を書き換えるように構成することが好ましい。また、点灯率によっても（ＥＬ素子１５に流れる電流の大きさによっても）発光効率が変化する。したがって、点灯率によっても定数を書き換えるように構成することが好ましい。以上の事項は、Ｒｙ、Ｇｙ、Ｂｙについても同様である。
【０３７３】
以上のように、本発明は、映像データ（もしくはこれに比例するデータ）の大きさ（もしくは推定できるデータ）から、ＥＬ表示パネルで消費する電力（電流）を算出あるいは制御し、ｄｕｔｙ比制御、基準電流比制御を実施するものである。
【０３７４】
映像データ（もしくはこれに比例するデータ）の大きさ（もしくは推定できるデータ）から、ＥＬ表示パネルで消費する電力（電流）の算出は、１フレーム（１フィールド）ごとに実施することに限定されるものではなく、複数フレーム（フィールド）ごとに行ってもよく、また、１フレーム（１フィールド）で複数回行っても良いことは言うまでもない。また、基準電流比制御、ｄｕｔｙ比制御はリアルタイムで実施することに限定されるものではなく、遅延させたり、ヒステリシスで実施したり、間欠的で実施してもよいことは言うまでもない。
【０３７５】
基準電流比制御、ｄｕｔｙ比制御によりＥＬ表示パネルのアノード電流またはカソード電流の大きさを制御するとしたが、これに限定するものではなく、アノード電圧またはカソード電圧を制御することによっても、ＥＬ表示パネルの消費電力を制御することとができることは言うまでもない。
【０３７６】
図６６のように制御すると、輝度信号（Ｙ信号）に対するｄｕｔｙ比制御、基準電流比制御を実施することができる。しかし、輝度信号（Ｙ信号）を求めて、ｄｕｔｙ比制御などを行うと課題が発生する場合がある。たとえば、ブルーバック表示である。ブルーバック表示ではＥＬ表示パネルで消費する電流は比較的大きい。しかし、表示輝度は低い。ブルー（Ｂ）の視感度が低いためである。そのため、輝度信号（Ｙ信号）の総和（ＡＰＬレベル）は小さく算出されるため、ｄｕｔｙ比制御が高ｄｕｔｙ比になる。したがって、フリッカの発生などが生じる。
【０３７７】
この課題に対しては、乗算器１１３１をスルーにして用いるとよい。消費電流に対する総和（ＡＰＬレベル）が求められるからである。輝度信号（Ｙ信号）による総和（ＡＰＬレベル）と消費電流による総和（ＡＰＬレベル）は、両方を求めて加味して総合ＡＰＬレベルを求めることが望ましい。総合ＡＰＬレベルによりｄｕｔｙ比制御、基準電流比制御またプリチャージ制御などを実施する。
【０３７８】
黒ラスターは６４階調表示の場合は０階調目であるから、ＡＰＬレベルは０で最小値となる。電流駆動方式では、消費電力（消費電流）は画像データに比例する。なお、画像データは、表示画面６４を構成するデータの全ビットをカウントする必要はなく、たとえば、画像が６ビットで表現される場合、上位ビット（ＭＳＢ）のみをカウントしてもよい。この場合は、階調数が３２以上で、１カウントされる。したがって、表示画面６４を構成する画像データによりＡＰＬレベルは変化する。つまり、映像データの総和とは、完全な総和ではなく、総和を推定できる方式であればいずれでもよい。
【０３７９】
アナログ的な概念から映像データの総和あるいは総和に類似する指標としてＡＰＬレベルという語を用いる。しかし、後半では、点灯率という語を用いて本発明の駆動方式の説明を行う。なお、点灯率は後に説明をする。
【０３８０】
理解を容易にするため、具体的に数値を例示して説明する。ただし、これは仮想的であり、実際には実験、画像評価により制御データ、制御方法を決定する必要がある。
【０３８１】
ＥＬ表示パネルで最大に流せる電流を１００（ｍＡ）とする。白ラスター表示ととき、総和（ＡＰＬレベル）は２００（単位なし）になるとする。このＡＰＬレベルが２００の時、そのままパネルに印加するとＥＬ表示パネルに２００（ｍＡ）が流れるとする。なお、ＡＰＬレベルが０の時、ＥＬ表示パネルに流れる電流は０（ｍＡ）である。また、ＡＰＬレベルが１００の時、ｄｕｔｙ比は１／２で駆動するものとする。
【０３８２】
したがって、ＡＰＬが１００以上の場合は、制限である１００（ｍＡ）以下となるようにする必要がある。最も簡単には、ＡＰＬレベルが２００の時、ｄｕｔｙ比を（１／２）×（１／２）＝１／４にし、ＡＰＬレベルが１００の時、ｄｕｔｙ比を１／２とする。ＡＰＬレベルが１００以上２００以下の時は、ｄｕｔｙ比が１／４〜１／２の間をとるように制御する。ｄｕｔｙ比１／４〜１／２は、ＥＬ選択側のゲートドライバ回路１２ｂが、同時に選択するゲート信号線１７ｂの本数を制御することにより実現できる。また、１Ｈ（１水平走査期間）の一部の期間を点灯制御することにより制御できる。
【０３８３】
ただし、ＡＰＬレベルのみを考慮し、ｄｕｔｙ比制御を実施すれば、画像に応じて表示画面６４の平均輝度（ＡＰＬ）に応じで表示画面６４の輝度が変化し、フリッカが発生する。
【０３８４】
この課題に対して、もとめるＡＰＬレベルは、少なくとも２フレーム、このましくは、１０フレームさらに好ましくは６０フレーム以上の期間保持し、この期間で演算して、ＡＰＬレベルによりｄｕｔｙ比制御によるｄｕｔｙ比を算出する。また、表示画面６４の最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）などの画像の特徴抽出を行ってｄｕｔｙ比制御を行うことが好ましい。以上の事項は、基準電流比制御にも適用されることは言うまでもない。
【０３８５】
画像の特徴抽出により、黒伸張、白伸張を実施することも重要である。これは、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）、シーンの変化状態を考慮して行うとよい。つまり、総和（ＡＰＬレベルあるいは点灯率）は、映像データの加算だけでなく、画像表示の分布状態などを考慮して補正などを行うことが好ましい。回路構成としては、図６６の加算器１１３３ｃの補正回路（図示せず）の補正量を加算する構成などが例示される。
【０３８６】
図６９は横軸を点灯率としている。最大値は１００％である。縦軸はｄｕｔｙ比である。点灯率＝１００％は、全画素行が最大の白表示状態である。点灯率が小さい時は、暗い画面あるいは表示（点灯）領域が少ない画面である。この時は、ｄｕｔｙ比を大きくしている。したがって、画像を表示している画素の輝度は高い。そのため、画像のダイナミックレンジが拡大されて高画質表示される。点灯率が大きい時（最大値は１００％）は、明るい画面あるいは表示（点灯）領域が広い画面である。この時は、ｄｕｔｙ比を小さくしている。したがって、画像を表示している画素の輝度は低い。そのため、低消費電力化が可能である。画面から放射される光量は大きいため、画像が暗く感じることはない。
【０３８７】
図６９では、点灯率が１００％の時に、到達するｄｕｔｙ比値を変化させている。たとえば、ｄｕｔｙ比＝１／２は画面の１／２が画像表示状態になる。したがって、画像は明るい。ｄｕｔｙ比＝１／８は画面の１／８が画像表示状態になる。したがって、ｄｕｔｙ比＝１／２に比較して１／４の明るさである。
【０３８８】
図６８は、各Ｒ、Ｇ、Ｂの画素で、ｄｕｔｙ比カーブを異ならせた実施例である。図６８では、ＧとＢではｄｕｔｙ比カーブを一致させているがこれに限定されるものではない。ＲＧＢのすべてが異なっていてもよい。ただし、ＥＬ材料の発光特性は、すべてが大きく異なることはない。一般的にＲのＥＬ材料だけが、他のＥＬ材料と異なっている。したがって、ＲのＥＬ材料のみを図６８に図示するようにｄｕｔｙ比（基準電流を変化させてもよい。また、ｄｕｔｙ比と基準電流の両方を変化させてもよい）を変化させる。また、Ｒ材料の寿命は、ＧＢに対して長寿命である。
【０３８９】
図６８の実施例では、ＲのＥＬ画素１６は点灯率が５０％以下でもｄｕｔｙ比３／４としている。したがって、ＥＬ材料に対する負荷がＧＢより大きい。そのため、ＲのＥＬ材料は基本的には長寿命であるが、ｄｕｔｙ比が小さいため寿命が短くなる。結果、ＲＧＢのＥＬ画素１６の寿命は一致する。つまり、ＲＧＢのホワイトバランスが保たれ、ＥＬ表示パネル使用に対する表示品位は保たれる。
【０３９０】
以上のように、本発明は、ＲＧＢのＥＬ画素において、ｄｕｔｙ比、基準電流などを異ならせることを特徴としている。また、ｄｕｔｙ比を異ならせる場合は、ｄｕｔｙ比１／１の範囲をＲＧＢで変化させることを特徴としている。図６８の実施例では、Ｇ、Ｂのｄｕｔｙ比１／１の範囲は、点灯率０以上２５％以下の範囲であり、Ｒのｄｕｔｙ比１／１の範囲は、点灯率０以上５０％以下の範囲である。
【０３９１】
本発明の駆動方式では、点灯率、ｄｕｔｙ比、基準電流、データ和などにより画像輝度を制御し、また、ダイナミックレンジを拡大する。また、高コントラスト表示を実現する。
【０３９２】
液晶表示パネルでは、白表示および黒表示はバックライトからの透過率で決定される。本発明の駆動方法のように画面に非表示領域を発生させても、黒表示における透過率は一定である。逆に非表示領域を発生させることにより、１フレーム期間における白表示輝度が低下するから表示コントラストは低下する。
【０３９３】
ＥＬ表示パネルは、黒表示は、ＥＬ素子に流れる電流が０の状態である。したがって、本発明の駆動方法のように画面に非表示領域を発生させても、黒表示の輝度は０である。非表示領域の面積を大きくすると白表示輝度は低下する。しかし、黒表示の輝度が０であるから、コントラストは無限大である。したがって、良好な画像表示を実現できる。
【０３９４】
本発明の駆動方法では、全階調範囲で階調数が保持され、また、全階調範囲でホワイトバランスが維持される。また、ｄｕｔｙ比制御により画面の輝度変化は１０倍近く変化させることができる。また、変化はｄｕｔｙ比に線形の関係になるから制御も容易である。また、Ｒ、Ｇ、Ｂを同一比率で変化させることできる。したがって、どのｄｕｔｙ比においてもホワイトバランスは維持される。
【０３９５】
点灯率とｄｕｔｙ比の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。また、ユーザーが自由に設定あるいは調整できるように構成することが好ましい。
【０３９６】
以上の切り換え動作は、携帯電話、モニターなどの電源をオンしたときに、表示画面を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。表示輝度を低下させるため、ｄｕｔｙ比を小さくし、または基準電流を小さくする。もしくは、ｄｕｔｙ比をまたは基準電流のいずれか一方を小さくする。基準電流またはｄｕｔｙ比を小さくすることによりＥＬ表示パネルの消費電力を低下させることができる。
【０３９７】
以上の制御はユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。つまり、屋外では、図６９のａのカーブを選択する。しかし、高い輝度で表示し続けるとＥＬ素子は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。たとえば、通常では、ｃのカーブを選択する。さらに、高輝度で表示させる場合は、ユーザーがボタンと押すことにより表示輝度を高くできるようの構成しておく。
【０３９８】
したがって、ユーザーがボタンで切り換えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り換えできるように構成しておくことが好ましい。また、表示輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。また、外部のマイコンなどにより、ｄｕｔｙ比カーブ、傾きなどを書き換えるように構成することが好ましい。また、メモリされた複数のｄｕｔｙ比カーブから１つを選択できるように構成することが好ましい。
【０３９９】
なお、ｄｕｔｙ比カーブなどの選択は、ＡＰＬレベル、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）の１つあるいは複数を加味して行うことが好ましいことは言うまでもない。
【０４００】
以上のように、たとえば、ａは屋外用のカーブである。ｃは屋内用のカーブである。ｂは屋内と屋外との中間状態用のカーブである。カーブａ、ｂ、ｃとの切り換えは、ユーザーがスイッチを操作することにより切り換えるようにする。また、外光の明るさをホトセンサで検出し、自動的に切り換えるようにしてもよい。なお、ガンマカーブを切り換えるとしたが、これに限定するものではない。計算によりガンマカーブを発生させてもよいことは言うまでもない。
【０４０１】
図６９のｄｕｔｙ比は直線であったが、これに限定するものではない。図７０に図示するように、一点折れカーブとしてもよい。つまり、点灯率に応じてｄｕｔｙ比の傾きを変化させる。もちろん、ｄｕｔｙ比カーブは曲線としてもよいし、多点折れカーブとしてもよい。また、外光あるいは画像の種類、映像データの表示内容、ＯＳＤ表示などによりリアルタイムでｄｕｔｙ比カーブを変化させてもよい。以上の事項は、基準電流の変化制御においても同様である。
【０４０２】
表示パネルの消費電力低減が必要な場合は、図７０のｃカーブを選択する。消費電力が低減する効果が発揮される。表示輝度は低下するが、階調数などの画像表示の低下はない。高い表示輝度が必要な場合は、図７０のａカーブを選択する。画像の表示が明るくなり、また、フリッカの発生が少なくなる。消費電力は増大するが、階調数などの画像表示の低下はない。
【０４０３】
本発明の他の実施例において、ｄｕｔｙ比の変化は、点灯率が１／１０以上の範囲で実施する。点灯率が１に近い画像の発生は少なく、図６９のように点灯率が１００まで、ｄｕｔｙ比が変化するように駆動すると、画像表示が暗く感じられるからである。さらに好ましくは、ｄｕｔｙ比の変化は点灯率が８／１０以上の範囲で実施する。
【０４０４】
自然画では、点灯率が２０％から４０％の画像が多い。したがって、この範囲ではｄｕｔｙ比が大きい方が好ましい。一方で点灯率が高い（６０％以上）では消費電力が大きくＥＬ表示パネルが発熱し劣化する傾向になる。したがって、点灯率が２０％から４０％の範囲あるいは近傍ではｄｕｔｙ比１／１あるいはその近傍とし、点灯率が６０％あるいはその近傍以上では、ｄｕｔｙ比を１／１よりも小さくするように制御することが好ましい。
【０４０５】
図７１では点灯率が０．９以下ではｄｕｔｙ比を１／１から１／５まで変化させている。したがって、５倍のダイナミックレンジが実現されていることになる。図７１において、点灯率が０．９以上ではｄｕｔｙ比が１／５である。したがって、表示輝度は最大値輝度の１／５になっている。点灯率１００％は白ラスター表示である。つまり、白ラスター表示では表示輝度が最大輝度の１／５に低下している。
【０４０６】
点灯率が１０％以下では、ｄｕｔｙ比は１／１である。画面の１／１０が表示領域（白ウインドウなどの場合）である。もちろん、自然画では、暗い部分が多い画像である。ｄｕｔｙ比が１／１では、非点灯領域６２がないため、ＥＬ素子の発光輝度がそのまま画素の表示輝度となる。
【０４０７】
点灯率１０％とはイメージ的には画像表示はほとんどが黒表示であり、一部に画像が表示されている状態である。たとえば、点灯率が１０％以下の画像表示とは、真っ暗な夜空に月がでている画像である（説明のための参考イメージ画像例である。白ウインドウでは、１／１０白ウインドウ表示である）。この画像でｄｕｔｙ比を１／１にするということは、月の部分は、白ラスターの輝度（図７１で点灯率１００％での輝度）の５倍の輝度で表示されることになる。したがって、ダイナミックレンジの広い画像表示を実現できる。画像表示されているのは１／１０の領域であるから、１／１０の領域の輝度を５倍にしたとしても消費電力の増加はわずかである。
【０４０８】
以上のように、本発明では点灯率が低い画像では、ｄｕｔｙ比を１／１あるいは比較的大きくしている。ｄｕｔｙ比１／１では発光している画素は常時電流が流れている。したがって、１つの画素からみれば消費電流が大きい。しかし、ＥＬ表示パネルにおいて、発光している画素が少ないため、ＥＬ表示パネル全体からみれば、消費電力の増加はほとんどない。ＥＬ表示パネルでは黒部分は完全黒（非発光）である。したがって、ｄｕｔｙ比１／１で最高輝度が表示できればダイナミックレンジを拡大でき、メリハリのある良好な画像表示を実現できる。
【０４０９】
一方、本発明では点灯率が高い画像では、ｄｕｔｙ比を１／５など比較的小さくしている。また、点灯率に応じて、ｄｕｔｙ比が小さくなるように制御を行う。ｄｕｔｙ比が小さい時は発光している画素は間欠電流が流れている。したがって、１つの画素の消費電流は小さい。ＥＬ表示パネルにおいて、発光している画素は多いが、１画素あたりの消費電流が少ないため、ＥＬ表示パネル全体からみれば、消費電力の増加は少ない。
【０４１０】
以上のように点灯率に対してｄｕｔｙ比を制御する本発明の駆動方法はＥＬ表示パネルなどの自己発光表示パネルに最適な駆動方法である。ｄｕｔｙ比が小さくなれば画像輝度は小さくなるが、画面全体として発生光束が多いため、暗くなったという印象は感じられない。
【０４１１】
以上のように、ｄｕｔｙ比制御と、基準電流比制御の一方または両方を実施することにより、画像のコントラスト比を拡大でき、ダイナミックレンジを拡大され、低消費電力化を実現できる。
【０４１２】
以上の制御は点灯率を用いて行う。点灯率は先にも説明したが、通常の駆動（ｄｕｔｙ比１／１）では、アノードまたはカソードに流れ込む（流れ出す）電流の大きさである。点灯率が増加すると比例してアノードまたはカソード端子の電流は増加する。前記電流は基準電流の大きさに比例して増減し、また、ｄｕｔｙ比に比例して増減する。なお、本発明はｄｕｔｙ比、基準電流は点灯率により、変化させることに特徴ある。つまり、ｄｕｔｙ比、基準電流は固定ではない。画像の表示状態に応じて少なくとも複数の状態に変化させる。
【０４１３】
点灯率が０に近い画像は、ほとんどの画素が低階調表示である。ヒストグラムで表現すれば、ヒストグラムの低階調領域に大多数のデータが分布している。この画像表示では、画像が黒つぶれ状態でありメリハリ感がない。そのため、ガンマカーブを制御して黒表示部のダイナミックレンジを広くする。
【０４１４】
以上の実施例では、点灯率が０では、ｄｕｔｙ比を１／１にするとしたが、本発明はこれに限定するものではない。ｄｕｔｙ比を１より小さい値となるようにしてもよいことは言うまでもない。ｄｕｔｙ比のカーブは曲線となるようにしてもよい。なお、曲線とは、サインカーブ状、円弧状、三角形状などが例示される。
【０４１５】
ｄｕｔｙ比に最大値を設ける場合は、少なくとも点灯率２０％以上５０％以下の範囲でいずれかの位置で最大値となるようにすることが好ましい。この範囲は、画像表示でよく出現する。したがって、ｄｕｔｙ比を１／１など、他の点灯率の範囲よりも大きくすることにより、画像が高輝度表示しているように認識されるからである。たとえば、点灯率３５％でｄｕｔｙ比を１／１とし、点灯率２０％、６０％ではｄｕｔｙ比を１／２とする制御方式が例示される。
【０４１６】
点灯率に応じて階段状に制御してもよい。階段状とは、たとえば、点灯率０％以上２０％以下の場合は、ｄｕｔｙ比を１／１とし、点灯率２０％より大きく６０％以下の場合は、ｄｕｔｙ比を１／２とし、点灯率６０％より大きく１００％以下の場合は、ｄｕｔｙ比を１／４とする制御方法を言う。
【０４１７】
図７２に図示するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素で、ｄｕｔｙ比カーブを変化させてもよい。図７２では、青（Ｂ）のｄｕｔｙ比の変化の傾きを最も大きくし、緑（Ｇ）のｄｕｔｙ比の変化の傾きを次に大きくし、赤（Ｒ）のｄｕｔｙ比の変化の傾きを最も小さくしている。以上のように駆動すれば、ＲＧＢのホワイトバランス調整を最適にすることができる。もちろん、１色を一定（点灯率が変化しても変化させない）とし、他の２色を点灯率に応じて変化するように制御してもよい。
【０４１８】
点灯率とｄｕｔｙ比の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。また、ユーザーが自由に設定あるいは調整できるように構成することが好ましい。また、ホトセンサあるいは温度センサから出力により自動で、ｄｕｔｙ比、基準電流比などを調整できるように構成することが好ましい。たとえば、周囲温度（パネル温度）が高い場合は、ｄｕｔｙ比を低下（１／４など）させることにより、パネルに流れ込む消費電流を抑制することができ、パネルの自己発熱が低下し、結果としてパネル温度を低下させることができる。したがって、パネルが熱劣化することを防止できる。
【０４１９】
温度変化は温度変化を積分し、その積分値が所定値を超えた時、ｄｕｔｙ比制御などの電流抑制手段を動作させるように制御してもよい。なお、積分時には、パネルからの放熱によるパネル温度の低下を考慮することが好ましい。したがって、単純に積分値で制御するのではなく、放熱量分を減算して制御する。放熱量は実験などにより容易に導出できる。
【０４２０】
以上のことから、映像データの総和を求め、総和を積分し、また、積分値から放熱量を減算することにより、パネル温度を推定あるいは予測することができる。予測の結果、パネル温度が規定以上の上昇する場合あるいは可能性があるとき、ｄｕｔｙ比制御、基準電流比制御などを実施して、パネルの消費電力を抑制する。また、抑制によりパネルが規定温度以下に低下したと予測される時は、通常のｄｕｔｙ比制御、基準電流比制御などを実施する。
【０４２１】
早いスピードで明るい画面と暗い画面とは交互に繰り返す時、変化に応じてｄｕｔｙ比、基準電流などを変化させるとのフリッカが発生する。したがって、あるｄｕｔｙ比から他のｄｕｔｙ比などに変化する時は、ヒステリシス（時間遅延）を設けて変化させることが好ましい。たとえば、ヒステリシス期間を１ｓｅｃとすると、１ｓｅｃ期間内に、画面輝度が明るい暗いが複数回繰り返しても、以前のｄｕｔｙ比が維持される。つまり、ｄｕｔｙ比は変化しない。以上の事項は、基準電流比制御などにも適用できることは言うまでもない。なお、変化は、Ｒ、Ｇ、Ｂで異ならせても良い。
【０４２２】
このヒステリシス（時間遅延）時間をＷａｉｔ時間と呼ぶ。また、変化前のｄｕｔｙ比を変化前ｄｕｔｙ比と呼び、変化後のｄｕｔｙ比を変化後ｄｕｔｙ比と呼ぶ。なお、ヒステリシス（時間遅延）と呼ぶが、ヒステリシスには、変化をゆっくりと行う意味も含まれる。たとえば、ｄｕｔｙ比１／１から１／２に変化させる時、２秒の時間をかけてゆっくりと変化させる例が例示される（ほとんど、制御はこの方式である）。
【０４２３】
変化前ｄｕｔｙ比が小さい状態から、他のｄｕｔｙ比に変化する時は、変化によるフリッカの発生が起こりやすい。変化前ｄｕｔｙ比が小さい状態は、画面のデータ和が小さい状態あるいは画面に黒表示部が多い状態である。
【０４２４】
特に中間調あるいは点灯率が中央値付近では変化はゆっくりと行う。画面が中間調の表示で視感度が高いためと思われる。また、ｄｕｔｙ比が小さい領域では、変化ｄｕｔｙ比との差が大きくなる傾向がある。もちろん、ｄｕｔｙ比の差が大きくなる時は、ＯＥＶを用いて制御する。しかし、ＯＥＶ制御にも限界がある。以上のことから、変化前ｄｕｔｙ比が小さい時は、ｗａｉｔ時間を長くする必要がある。
【０４２５】
以上のように、本発明のｄｕｔｙ比制御はｄｕｔｙ比に応じてＷａｉｔ時間を変化させる。ｄｕｔｙ比が小さい時はＷａｉｔ時間を長くし、ｄｕｔｙ比が大きい時はＷａｉｔ時間を短くする。つまり、少なくともｄｕｔｙ比を可変する駆動方法にあって、第１の変化前のｄｕｔｙ比が第２の変化前のｄｕｔｙ比よりも小さく、第１の変化前ｄｕｔｙ比のＷａｉｔ時間が、第２の変化前ｄｕｔｙ比のＷａｉｔ時間よりも長く設定することを特徴とするものである。
【０４２６】
以上の実施例では、変化前ｄｕｔｙ比を基準にしてＷａｉｔ時間を制御あるいは規定するとした。しかし、変化前ｄｕｔｙ比と変化後ｄｕｔｙ比との差はわずかである。したがって、前述の実施例において変化前ｄｕｔｙ比を変化後ｄｕｔｙ比と読み替えても良い。
【０４２７】
以上の実施例において、変化前ｄｕｔｙ比と変化後ｄｕｔｙ比を基準にして説明した。変化前ｄｕｔｙ比と変化後ｄｕｔｙ比との差が大きい時はＷａｉｔ時間を長くとる必要があることはいうまでもない。また、ｄｕｔｙ比の差が大きい時は、中間状態のｄｕｔｙ比を経由して変化後ｄｕｔｙ比に変化させることが良好であることは言うまでもない。
【０４２８】
本発明のｄｕｔｙ比制御方法は、変化前ｄｕｔｙ比と変化後ｄｕｔｙ比との差が大きい時はＷａｉｔ時間を長くとる駆動方法である。つまり、ｄｕｔｙ比の差に応じてＷａｉｔ時間を変化させる駆動方法である。また、ｄｕｔｙ比の差が大きい時にＷａｉｔ時間を長くとる駆動方法である。なお、先にも説明したようにＷａｉｔ時間あるいはヒステリシスとは、ゆっくりと変化させる意味である。もちろん、広義には、変化を開始するのを遅延させるという意味もあることは言うまでもない。
【０４２９】
本発明のｄｕｔｙ比の方法は、ｄｕｔｙ比の差が大きい時は、中間状態のｄｕｔｙ比を経由して変化後ｄｕｔｙ比に変化させることを特徴とする駆動方法である。
【０４３０】
以上の実施例では、ｄｕｔｙ比に対するＷａｉｔ時間を、Ｒ（赤）Ｇ（緑）Ｂ（青）で異ならせるとして説明した。しかし、本発明は、Ｒ、Ｇ、ＢでＷａｉｔ時間を変化させてもよいことは言うまでもない。ＲＧＢで視感度が異なるからである。視感度にあわせてＷａｉｔ時間を設定することにより、より良好な画像表示を実現できる。
【０４３１】
以上の実施例は、ｄｕｔｙ比制御に関する実施例であった。基準電流比制御についてもＷａｉｔ時間を設定することが好ましい。
【０４３２】
以上のように、本発明の駆動方法では、ｄｕｔｙ比、基準電流は急激に変化させない。急激に変化させると変化状態がフリッカとして認識されてしまうからである。通常、０．２秒以上１０秒以下の遅延時間で変化させる。以上の事項は、後に説明するアノード電圧の変化制御、プリチャージ電圧の変化制御、周囲温度による変化制御（パネル温度により、ｄｕｔｙ比、基準電流を変化させる）などにも適用できることは言うまでもない。
【０４３３】
基準電流が小さい時は表示画面６４が暗く、基準電流が大きい時は表示画面６４が明るい。つまり、基準電流倍率が小さい時は、中間調表示状態と言い換えることができる。基準電流倍率が高いときは、高輝度の画像表示状態である。したがって、基準電流倍率が低い時は、変化に対する視感度が高いため、Ｗａｉｔ時間を長くする必要がある。一方、基準電流倍率が高いときは、変化に対する視感度が低いため、Ｗａｉｔ時間が短くても良い。
【０４３４】
以上のような、ｄｕｔｙ比制御は、１フレームあるいは１フィールドで完結する必要はない。数フィールド（数フレーム）の期間でｄｕｔｙ比制御を行っても良い。この場合のｄｕｔｙ比は数フィールド（数フレーム）の平均値をｄｕｔｙ比とする。なお、数フィールド（数フレーム）でｄｕｔｙ比制御を行う場合であっても、数フィールド（数フレーム）期間は、６フィールド（６フレーム）以下にすることが好ましい。これ以上であるとフリッカが発生する場合があるからである。また、数フィールド（数フレーム）とは整数ではなく、２．５フレーム（２．５フィールド）などでもよい。つまり、フィールド（フレーム）単位には限定されない。
【０４３５】
以上のように、ＥＬ表示パネル（表示装置）は、有機ＥＬは電流駆動素子である。また、自発光表示パネルであるから、点灯率に比例してパネル消費電流が増加する。また、本発明の電流プログラム方式では、映像データの大きさと発光輝度は比例の関係になる。発光輝度と消費電流（消費電力）も比例の関係にある。したがって、映像データをロジック処理によりパネルの消費電流（電力）制御を実現できる。最大電力抑制と画面輝度制御を容易に行うことができる。
【０４３６】
コントロールＩＣはソースドライバ回路（ＩＣ）１４に印加する映像データを加算する。１フィールド（フレーム）を加算した映像データは、ＥＬ表示装置で消費されている電力（電流）に比例する。電源回路１２８１は、電力（電流）に必要な出力を発生する。映像データの加算値から点灯率が一義に求まり、点灯率から一定の電力を維持するためのｄｕｔｙ比が求まる。リアルタイムで加算値を求め、加算値によりｄｕｔｙ比を制御し、電力制御すれば、所定の最大電力を超えないように制御することができる。
【０４３７】
図１１７は以上の実施例である。図１１７で横軸を単位加算値とし、最大値を１００としている。１００とは、表示で映像信号が最大の白ラスター表示である。つまり、映像データが８ビットの場合は、最大値２５５のデータ×画素数である。この場合と１００とし、その１／２を５０としている。単位加算値が０の場合は、黒ラスター表示である。この場合は、ｄｕｔｙ比を最大の１．０とする。つまり、全画面６４が表示領域６３である。コントローラは、映像データを加算する。画面が２４０画素行ある場合は、１画素行目から２４０行目まで順次加算する。次のフィールド（フレーム）の１画素行目を加算するときは、前フィールド（フレーム）の１画素行目の映像データを加算値から削除する。以上のように、加算データは映像データあるいは映像データと相関するデータから求められる（映像データに限定されるものではない。たとえば、映像データを加工したデータから求めてもよい）。また、本発明の加算値とは、ＥＬ表示パネルで現に流れる電流値に一致あるいは相関あるいは比例するものを意味する。
【０４３８】
コントローラ７２２は加算値から対応するｄｕｔｙ比を算出する。この算出したｄｕｔｙ比になるように、ゲートドライバ回路１２ｂのスタートパルス印加を制御する。スタートパルスにより表示領域６４のｄｕｔｙ比が決定される。したがって、映像データに基づいてリアルタイムにｄｕｔｙ比が可変される。図１１７の点線は、加算値の最大で、ｄｕｔｙ比を０．５とした実施例である。図１１７の実線は、加算値の最大で、ｄｕｔｙ比を０．２５とした実施例である。
【０４３９】
なお、図１１７の実施例では、表示領域６４の全映像データを加算して加算値を求めるとしたが、これに限定するものでない。たとえば、１画素行置きに映像データを加算し、２倍しても全表示領域６４の加算値を推定あるいは求めることができる。また、全画面６４の一部の映像データの加算値によっても全表示領域の加算値を推定することができる。また、映像データをランダムに加算したデータからも全表示領域の加算値を推定することができる。また、先のフィールド（フレーム）から次の表示領域の加算値を推定することができる。いずれもこの加算値を用いてリアルタイムにｄｕｔｙ比を制御あるいは可変もしくは調整もしくは設定することができる。
【０４４０】
また、コントローラ７２２は加算値から対応するｄｕｔｙ比を求めて、ゲートドライバ回路１２ｂなどを制御するとした。しかし、本発明はこれに限定するものではない。たとえば、加算値から対応する基準電流比を求め、ソースドライバ回路（ＩＣ）１４を制御してもよい（基準電流比を可変あるじは制御してもよい）。
【０４４１】
図１１などのゲートドライバ回路１２ｂにはＯＥＶ端子を有している。ＯＥＶ端子をＬレベルにすると、全ゲート信号線１７ｂに非選択状態となる。したがって、画素１６のトランジスタ１１ｄにオフ電圧が印加され、表示領域６４は非点灯状態となる。ＯＥＶ端子をＨレベルにすると、選択されているゲート信号線１７ｂにはオン電圧が出力され、非選択のゲート信号線１７ｂはオフ電圧が出力される（通常駆動状態）。したがって、表示領域６４は所定のｄｕｔｙ比駆動の状態となる。１水平走査期間あるいは１フィールド（フレーム）期間において、ＯＥＶ端子をＬレベルにする期間を変化させることはをｄｕｔｙ比を変化させていることになる。ｄｕｔｙ比の変化はＥＬ表示パネルの消費電力を調整あるいは可変することになる。
【０４４２】
以上の制御により、ＯＥＶ端子の制御により、ｄｕｔｙ比を制御できる。なお、図１１８の駆動方式では、ゲートドライバ１２ｂには絶えずスタートパルスが入力され、ゲートドライバ１２ｂとしてはｄｕｔｙ比１／１となっている。図１１８のｄｕｔｙ比制御とは、ＯＥＶ端子で全画面６４が同一タイミングで点灯あるいは非点灯状態となり、ｄｕｔｙ比が可変されることをいう。また、加算値によりＯＥＶ端子を制御することは、ｄｕｔｙ比を変化させ、電力調整することになる。したがって、所定の最大電力を超えないように制御することができる。なお
図１１８は、点灯率（％）によりＯＥＶ端子をＨレベルにする期間を制御する本発明の駆動方式の説明図である。縦軸は１水平走査期間において、ＯＥＶ端子をＨレベルにする期間を示している。なお、１水平走査期間は６０μｓｅｃとする。
【０４４３】
点灯率２５％以下では、ＯＥＶ端子をＨレベルにする期間は最大の６０μｓｅｃである。したがって、ゲートドライバ回路１２ｂは通常状態で駆動あるいは制御される。なお、この状態は、図１１７ではｄｕｔｙ比＝１．０である。点灯率が１００％のときは、ＯＥＶ端子がＨレベルに維持される期間は１５μｓｅｃである。つまり、１Ｈ期間である６０μｓｅｃの１５μｓｅｃが表示画面６４は点灯状態であり、４５μｓｅｃが非点灯状態である。つまり、ｄｕｔｙ比０．２５を実現していることになる。点灯率１００％と２５％間はＯＥＶ端子をＨレベルにする期間は比例して増減する。図１１８の駆動方式は、図１１７の実線と同一の駆動状態を実現している。
【０４４４】
点灯率を（単位）加算値は相関する。したがって、図１１８の実線は、図１１９の実線に置き換えることができる。したがって、図１１７の点線は図１１９の点線に置き換えることができることは言うまでもない。
【０４４５】
以上の事項は、電流駆動方式だけでなく、電圧駆動方式にも適用できる。また、一般的な自己発光表示装置に適用できることは言うまでもない。
【０４４６】
動画と静止画とでは、ｄｕｔｙ比パターンを変化させる。ｄｕｔｙ比パターンを急激に変化させると画像変化が認識されてしまうことがある。また、フリッカが発生する場合がある。この課題は動画のｄｕｔｙ比と静止画のｄｕｔｙ比との差異によって発生する。動画では非表示領域６２を一括して挿入するｄｕｔｙ比パターンを用いる。静止画では非表示領域６２を分散して挿入するｄｕｔｙ比パターンを用いる。非表示領域６２の面積／画面面積６４の比率がｄｕｔｙ比となる。または、それと比例したｄｕｔｙ比となる。しかし、同一ｄｕｔｙ比であっても、非表示領域６２の分散状態で人間の視感度は異なる。これは人間の動画応答性に依存するためと考えられる。
【０４４７】
中間動画は、非表示領域６２の分散状態が、動画の分散状態と静止画の分散状態との中間の分散状態である。なお、中間動画は複数の状態を準備し、変化前の動画状態あるいは静止画状態に対応させて複数の中間動画から選択してもよい。複数の中間動画状態とは、非表示領域の分散状態が動画表示に近く、たとえば、非表示領域６２が３分割された構成が一例として例示される。また、逆に非表示領域が静止画のように多数に分散された状態が例示される。
【０４４８】
静止画でも明るい画像もあれば暗い画像もある。動画も同様である。したがって、変化前の状態に応じてどの中間動画の状態に移行するかを決定すればよい。また、場合によっては、中間動画を経由せずに動画から静止画に移行してもよい。中間動画を経由せずに静止画から動画に移行してもよい。たとえば、表示画面６４が低輝度の画像は動画表示と静止画表示とが直接移動しても違和感はない。また、複数の中間動画表示を経由して表示状態を移行させてもよい。たとえば、動画表示のｄｕｔｙ比状態から、中間動画表示１のｄｕｔｙ比状態に移行し、さらに中間動画表示２のｄｕｔｙ比状態に移行してから静止画表示のｄｕｔｙ比状態に移行させてもよい。
【０４４９】
動画表示から静止画表示に移動する時に、中間動画状態を経由させる。また、静止画表示から中間動画表示を経由して動画表示に移行させる。各状態の移行時間はＷａｉｔ時間をおくことが好ましい。また、静止画から動画あるいは中間動画に移行する時は、非表示領域６２の変化がゆっくりとなるようにする。
【０４５０】
ＦＲＣ（フレームレートコントロール）と動画表示とは関係する。ＦＲＣで用いるフレーム数（たとえば、４ＦＲＣでは、４フレームを用いて、２ビット分の階調表示（階調数を４倍）にする。１６ＦＲＣでは、１６フレームを用いて、４ビット分の階調表示（階調数を１６倍）にする。しかし、ｎＦＲＣ（ｎは２以上の整数）のｎ（フレーム数）が増加すると、静止画では問題がないが、動画では、動画性能が低下する。したがって、動画表示では、ｎＦＲＣのｎは小さい方が望ましい。また、動画表示では、一定以上の階調数は必要でない。ほとんどの場合が、２５６階調以下で十分である。一方、静止画では、多くの階調数が必要である。
【０４５１】
たとえば、第１フレームと次の第２フレーム間で、同一位置の画素データの差分を求め、差分の値が一定以上ある場合に動画画素と判定する。１パネルの画素数が１０万画素とすれば、前記差分演算により動画画素と判定された画素の割合が２．５万画素であれば、動画画素の割合は２５％である。
【０４５２】
動画画素の割合が０％〜２５％以下で、完全静止画あるいはそれに近いと判断し、１６ＦＲＣ（ｎ＝１６）としている。また、動画画素の割合が２５％〜５０％以下で、動画に近い中間画像と判断し、１２ＦＲＣ（ｎ＝１２）としている。また、動画画素の割合が５０％〜７５％以下で、静止画に近い中間画像と判断し、８ＦＲＣ（ｎ＝８）としている。動画画素の割合が７５％以上で、完全動画あるいはそれに近いと判断し、１ＦＲＣ（ｎ＝１つまりＦＲＣ制御しない）としている。
【０４５３】
以上のように、表示画像の内容にもとづいて、ＦＲＣを変化させることのより最適な画像表示を実現できる。ＦＲＣの変更はコントローラ回路（ＩＣ）７２２により行う。
【０４５４】
ＦＲＣの変更は、画像のシーンが急変する時に実施することが好ましい。画像シーンが急変する状態とは、画面がコマーシャルに変化したとき、チャンネルを切り換えた時、ドラマのシーンが変化したときなどが例示される。なお、シーンの急変時は、本発明のピーク電流抑制、ｄｕｔｙ比制御でも説明をしている。
【０４５５】
したがって、動画画像の割合が変化した場合にリアルタイムでｎＦＲＣのＦＲＣ数を変化させると画面がフリッカ的な表示状態になる。したがって、シーンの急変時にＦＲＣ数を変化させることが好ましい。
【０４５６】
プリチャージ電圧の印加は点灯率あるいはｄｕｔｙ比と連動させることが好ましい。プリチャージ電圧の印加は必要がない箇所には印加しないことが好ましい。白表示の輝度低下などが発生する場合があるからである。したがって、プリチャージ電圧の印加は限定されることが好ましい。
【０４５７】
プリチャージ駆動は、特に電流駆動方式において、白表示部の下にクロストークする現象を解消するために実施する。したがって、このクロストークが目立つのは、画面に黒表示部が多く、一部に白表示がある画像である。点灯率で示せば、点灯率が小さい領域でプリチャージが必要である。表示画面６４全体が白表示であればクロストークが発生しても視覚的に認識されることはないからである。したがって、プリチャージ駆動は実施する必要がない。
【０４５８】
本発明は点灯率が高い（表示画面６４において全体的に白表示部分が多い）時に、ｄｕｔｙ比を小さくする。つまり、ｄｕｔｙ比１／ｎのｎを大きくする。点灯率が低い（表示画面６４の全体的に黒表示部分が多い）時に、ｄｕｔｙ比を大きくする。つまり、ｄｕｔｙ比１／１に近づく。したがって、ｄｕｔｙ比と点灯率とは相関関係がある。映像データから点灯率（点灯率）を求め、点灯率からｄｕｔｙ比制御を行うのであるから当然である。また、点灯率をプリチャージ制御とも関係がある。
【０４５９】
図７３（ａ）に図示するように、ｄｕｔｙ比と点灯率（％）の関係があるとする。図７３（ｂ）はプリチャージのオンオフ状態を示している。図７３（ｂ）では、ｄｕｔｙ比が２０％以下でプリチャージ駆動するように設定している。ただし、プリチャージ駆動するとしても、本発明のプリチャージ駆動には、ａｌｌプリチャージモード、適応型プリチャージモード、０階調プリチャージモード、選択階調プリチャージモードがある。したがって、図７３（ｂ）ではプリチャージ駆動が実施されるように設定するというポイントであり、どのプリチャージが行われるかにより駆動状態は異なる。重要なのは、ｄｕｔｙ比あるいは点灯率により、プリチャージ駆動をするかしないかを変化させることである。
【０４６０】
ｄｕｔｙ比あるいは点灯率（％）とガンマ制御も相関がある。図７４はその説明図である。点灯率が高い画像では、全体的に輝度が高い画像が多い。そのため、画像が白っぽくなる。そのため、ガンマ定数の係数（通常、係数は２．２とされている）を大きくして、黒階調領域の面積を多くすることが好ましい。黒階調領域の面積を多くすることにより画像のメリハリ感がつく。
【０４６１】
点灯率に対するｄｕｔｙ比を図７５であるとする。図７５の制御では、表示画像の点灯率が１００％に近いとｄｕｔｙ比はほぼ１／４にする。階調は輝度と比例する。点灯率が高い画像では、画像の階調表示がつぶれて解像度のない画像になっていまうので、ガンマカーブを変化させる必要がある。つまり、ガンマカーブの乗数である係数を大きくし、ガンマカーブを急峻にする必要がある。
【０４６２】
以上のことから、本発明では、点灯率あるいはｄｕｔｙ比に応じて、ガンマカーブの係数を変化させている。図７４はその説明図である。
【０４６３】
本発明は点灯率が高い（表示画面６４の全体的に白表示部分が多い）時に、ｄｕｔｙ比を小さくする。つまり、ｄｕｔｙ比１／ｎのｎを大きくする。点灯率が低い（表示画面６４の全体的に黒表示部分が多い）時に、ｄｕｔｙ比を大きくする。つまり、ｄｕｔｙ比１／１に近づく。したがって、ｄｕｔｙ比と点灯率とは相関関係がある。映像データから点灯率（点灯率）を求め、点灯率からｄｕｔｙ比制御を行うのであるから当然である。
【０４６４】
図７４（ａ）に図示するように、ｄｕｔｙ比と点灯率（％）の関係があるとする。図７４（ｂ）のグラフは縦軸をガンマカーブの係数を示している。図７４（ｂ）では、ｄｕｔｙ比が７０％以上でガンマカーブの係数が大きくなるように設定している。つまり、ガンマカーブが急峻になるように、高階調領域で階調表現が大きくなるようにしている。したがって、白つぶれ画像が改善される。
【０４６５】
ｄｕｔｙ比制御と電源容量には密接な関係がある。電源サイズは最大の電源容量が大きくなるにつれ、大きくなる。特に、表示装置がモバイルの場合、電源サイズが大きいと重大課題となる。また、ＥＬは電流と輝度が比例の関係である。黒表示では電流が流れない。白ラスター表示では最大電流が流れる。したがって、画像による電流の変化が大きい。電流の変化が大きいと電源サイズも大きくなり、消費電力も増加する。
【０４６６】
本発明では、点灯率が高いときに、ｄｕｔｙ比制御の１／ｎのｎを大きくし、消費電流（消費電力）を低減させている。逆に点灯率が低い時は、ｄｕｔｙ比を１／１＝１または１／１に近くし、最大輝度が表示されるようにしている。以下にこの制御方法について説明をする。
【０４６７】
まず、点灯率（点灯率）とｄｕｔｙ比の関係を図７５に図示する。なお、点灯率は、以前にも説明したようにパネルに流れる電流で換算されているものであるとする。なぜなら、ＥＬ表示パネルではＢの発光効率が悪いため、海の表示などが表示されると、消費電力が一気に増加するからである。したがって、最大値は、電源容量の最大値である。また、データ和とは単純な映像データの加算値ではなく、映像データを消費電流に換算したものとしている。したがって、点灯率も最大電流に対する各画像の使用電流から求められたものである。
【０４６８】
図７５は点灯率０％の時に、ｄｕｔｙ比を１／１とし、点灯率１００％の時に最低ｄｕｔｙ比を１／４とした例である。図７６は、電力と点灯率との掛算をした結果である。図７５で点灯率が０から１００％まで、絶えずｄｕｔｙ比１／１であれば、図７６のａで示すカーブとなる。なお、図７６において点灯率とは、ｄｕｔｙ比制御などを実施する前の値である。図７６の縦軸は、電源容量に対する使用電力の比（電力比）である。つまり、カーブａでは、点灯率と消費電力は比例関係にある。したがって、点灯率０％で消費電力は０（電力比０）であり、点灯率１００％では、消費電力１００（電力比１００％）となる。
【０４６９】
図７６のカーブｂは、図７５のｄｕｔｙ比カーブで電力制限を実施した実施例である。点灯率１００％の時のｄｕｔｙ比は１／４であるから、カーブａに比較して、電力比は１／４の２５％になる。カーブｂは電力１／３よりも小さい範囲で動作している。したがって、図７５のようにｄｕｔｙ比制御を実施すると、電源容量は、従来（カーブａ）に比較して１／３で十分であることになる。つまり、本発明では、電源サイズを従来に比較して小さくすることができる。
【０４７０】
従来（カーブａ）で点灯率が高い状態がつづくとパネルに流れる電流が大きく、発熱によるパネルの劣化が発生する。しかし、ｄｕｔｙ比制御を実施した本発明ではカーブｂでわかるように、点灯率に関わらず、平均した電流がパネルに流れる。したがって、発熱の発生が少なくパネルの劣化も発生しない。
【０４７１】
ｄｕｔｙ比と点灯率との積（ａ＝ｄｕｔｙ比×点灯率）は以下の条件に合致するように制御することが好ましい。
【０４７２】
０．２≦  ｄｕｔｙ比×点灯率    ≦  ０．６  ただし、点灯率は、１５％以上。
【０４７３】
たとえば、ｄｕｔｙ比が１／２で、点灯率が５０％であれば、ｄｕｔｙ比×点灯率＝０．２５で上記条件に合致する。点灯率は、１００％と１．０として計算している。また、ｄｕｔｙ比が１／４で、点灯率が１００％であれば、ｄｕｔｙ比×点灯率＝０．２５で上記条件に合致する。ｄｕｔｙ比が１／３で、点灯率が９０％であれば、ｄｕｔｙ比×点灯率＝０．３０で上記条件に合致する。しかし、ｄｕｔｙ比が１／１で、点灯率が１０％であれば、ｄｕｔｙ比×点灯率＝０．１０で上記条件に合致しない。なお、点灯率は、ｄｕｔｙ比制御などをピーク電流抑制処理がされない場合に表示パネルのアノードあるいはカソード端子に流れる電流より求めたものである。
【０４７４】
ａ＝ｄｕｔｙ比×点灯率が、０．２より小さい場合は、画像表示輝度が低く、実用的でない。一方、ａが０．６より大きい場合は、輝度変化が大きい画像が表示された場合、フリッカが発生しやすい。また、電源モジュールの電源容量が大きくなり実用的ではない。
【０４７５】
図７５のｄｕｔｙ比カーブにおいて、最低ｄｕｔｙ比を１／２にした実施例がカーブｃである。また、最低ｄｕｔｙ比を１／３にして実施例がカーブｄである。同様に最低ｄｕｔｙ比を１／８にして実施例がカーブｅである。
【０４７６】
図７５はｄｕｔｙ比カーブを直線にしたものあった。しかし、ｄｕｔｙ比カーブは、多種多様な直線あるいは曲線で発生させることができる。ｄｕｔｙ比カーブにより、図７６のｂ、ｃ、ｄ、ｅに示すように点灯率に対する電力比が変化する。以上のようにｄｕｔｙ比カーブあるいは基準電流比カーブは、マイコンなどのプログラミングあるいは外部制御により、可変できるように構成することが好ましい。
【０４７７】
ｄｕｔｙ比制御カーブは、ユーザーが外部環境に応じてボタンで自由にｄｕｔｙ比カーブを切り換えるようにする。明るい外部環境では、ｄｕｔｙ比の大きなカーブを選択し、外部環境が暗いときは、より電力を抑制するため、ｄｕｔｙ比の小さなカーブを選択するようにする。また、ｄｕｔｙ比制御カーブは自由に変更できるように構成しておくことが好ましい。
【０４７８】
図７７に図示するように、低点灯率領域（図７７では点灯率２０％以下）でｄｕｔｙ比を低下させ（図７７（ａ））、ｄｕｔｙ比の低下にあわせて、基準電流比を上昇させ（図７７（ｂ））てもよい。以上のようにｄｕｔｙ比制御と基準電流比制御を同時に行うことにより、図７７（ｃ）で図示するように輝度の変化はなくなる。低点灯率では低階調領域でのプログラム電流の書き込み不足が顕著に目立つ。しかし、図７７に実施するように低点灯率領域で基準電流を増加させることによりプログラム電流を基準電流に比例して増加させることができるので電流の書き込み不足がなくなる。かつ輝度も一定であるから良好な画像表示を実現できる。
【０４７９】
図７７において、点灯率が高い領域（図７７では４０％以上）では、ｄｕｔｙ比は低下させるが、基準電流比は１のまま一定とする。したがって、輝度はｄｕｔｙ比の低下にともなって低下するから、パネルの消費電力を制御（基本的には少なく）することができる。なお、ｄｕｔｙ比の最大を１／１とする駆動方法では、非表示領域６２は一括して挿入することが好ましい。
【０４８０】
基準電流比、ｄｕｔｙ比と点灯率との関係は以下に説明するように一定の関係を保つことが好ましい。フリッカの発生の増加またはパネルの自己発熱による劣化が加速されるからである。検討の結果によれば、点灯率が３０％以下の領域では、ｄｕｔｙ比×基準電流比（Ａ）が０．７以上１．４以下にすることが好ましい。さらに好ましくは０．８以上１．２以下にすることが好ましい。また、点灯率が８０％以下の領域では、ｄｕｔｙ比×基準電流比（Ａ）が０．１以上０．８以下になるように制御あるいは設定することが好ましい。また、さらに好ましくは０．２以上０．６以下なるように制御あるいは設定することが好ましい。
【０４８１】
あるいは、点灯率５０％の時のｄｕｔｙ比×基準電流比をＡとした時、点灯率が３０％以下の領域では、ｄｕｔｙ比×基準電流比×Ａが０．７以上１．４以下に設定あるいは制御することが好ましい。さらに好ましくは０．８以上１．２以下に設定あるいは制御することが好ましい。また、点灯率が８０％以下の領域では、ｄｕｔｙ比×基準電流比×Ａが０．１以上０．８以下に設定あるいは制御することが好ましい。さらに好ましくは０．２以上０．６以下に設定あるいは制御することが好ましい。
【０４８２】
本発明は第１の点灯率（アノード端子のアノード電流、データの総和に対する比率などでもよいことは以前に説明をした）もしくは点灯率範囲（アノード端子のアノード電流範囲、データの総和に対する比率の範囲などでもよいことは以前に説明をした）において、第１のＦＲＣあるいは点灯率あるいはアノード（カソード）端子に流れる電流あるいは基準電流あるいはｄｕｔｙ比あるいはパネル温度、基準電流比とｄｕｔｙ比との積などもしくはこれらの組合せとして変化させる。
【０４８３】
また、第２の点灯率（アノード端子のアノード電流などでもよい）もしくは点灯率範囲（アノード端子のアノード電流範囲などでもよい）において、第２のＦＲＣあるいは点灯率あるいはアノード（カソード）端子に流れる電流あるいは基準電流あるいはｄｕｔｙ比あるいはパネル温度、基準電流比とｄｕｔｙ比との積などもしくはこれらの組合せとして変化させる。もしくは、点灯率（アノード端子のアノード電流などでもよい）もしくは点灯率範囲（アノード端子のアノード電流範囲などでもよい）に応じて（適応して）、ＦＲＣあるいは点灯率あるいはアノード（カソード）端子に流れる電流あるいは基準電流あるいはｄｕｔｙ比あるいはパネル温度、基準電流比とｄｕｔｙ比との積など、もしくはこれらの組合せとして変化させるものである。また、変化させる時は、ヒステリシスをもたせて、あるいは遅延させて、あるいはゆっくりと変化させる。
【０４８４】
図７８は、一例としての点灯率とアノード電圧の関係を示したものである。なお、Ｖｄｄ＋２、Ｖｄｄ＋４は、絶対的な電圧を示しているものではなく、説明を容易にするため相対的に図示したものである。
【０４８５】
図７８において、点灯率が２５％以下で基準電流（プログラム電流）を増大させている。この状態ではアノード電圧を高くする必要があるので、基準電流の増大に伴って、アノード電圧も高くしている。なお、点灯率７５％以上で基準電流を大きくしている。また、基準電流の増大に伴い、アノード電圧も高くしている。
【０４８６】
図７８は、一例としての点灯率とアノード電圧の関係を示したものである。本発明はこれに限定するものではない。たとえば、点灯率などに応じて、アノード端子電圧とカソード端子電圧との電位差を変化させてもよいことはいうまでもない。たとえば、アノード端子電圧が６（Ｖ）、カソード端子電圧が−９（Ｖ）であれば、電位差は６−（−９）＝１５（Ｖ）である。つまり、アノード電圧をカソード電圧との絶対値を点灯率あるいは基準電流もしくはアノード端子に流れる電流などに応じて変化させる。
【０４８７】
図７９において、点灯率に応じて基準電流（プログラム電流）を段階的に変化させている。基準電流の変化に伴って、アノード電圧も変化させている。
【０４８８】
プログラム電流の大きさ（基準電流の大きさ）に対するアノード電圧は、図８０に図示するように変化させてもよい。図８０の実線ａは、プログラム電流（基準電流）に比例させてアノード電圧を変化させた例である。図８０の点線ｂは、所定のプログラム電流（基準電流）以上の時に、アノード電圧を変化させた実施例である。点線ｂでは、基準電流に対するアノード電圧の変化点は１点であるので回路構成が容易となる。
【０４８９】
以上の実施例では、基準電流あるいはプログラム電流の大きさによってアノード電圧を変化させる実施例であった。しかし、基準電流あるいはプログラム電流の大きさの変化は、ソース信号線１８の電位を変化させることと同義である。図１などの駆動用トランジスタ１１ａがＰチャンネルの場合は、プログラム電流Ｉｗあるいは基準電流を増加させることは、ソース信号線１８の電位を低くすることである（ＧＮＤ電位に近くなる）。逆に、プログラム電流Ｉｗあるいは基準電流を小さくすることは、ソース信号線１８の電位を高くすることである（アノードＶｄｄに近くなる）。
【０４９０】
以上のことから、図８１に図示するように、制御を行っても良い。つまり、ソース信号線１８の電位が０（ＧＮＤ）電位の時に、アノード電圧を最も高くする（基準電流およびプログラム電流が最大値）。ソース信号線１８の電位がＶｄｄ電位の時に、アノード電圧を最も低くする（基準電流およびプログラム電流が最小値）。以上のように構成あるいは制御することにより、ＥＬ素子１５に高電圧が印加される期間を短くすることができ、ＥＬ素子１５を長寿命化できる。
【０４９１】
パネルあるいはパネルの周囲温度に応じて、ｄｕｔｙ比などを変化させてもよい。図８２はその実施例である。図８２において実線は、パネル温度が４０℃以下の場合である。実線では、点灯率４０％以下で、ｄｕｔｙ比を１／１とし、４０％以上でｄｕｔｙ比を低下させている。点線では点灯率２０％以下でｄｕｔｙ比を１／２とし、点灯率２０％以上でｄｕｔｙ比を低下させる。４０℃から６０℃の間では、点線と実線の間のカーブを描く。
【０４９２】
ＥＬ表示装置は、ＥＬ画素１６に電流が流れることにより劣化する。特に、表示画面６４に固定パターンが表示されることにより、固定パターンが焼きつく。焼きつきは、高輝度点灯している画素の劣化が促進され、低輝度点灯している画素が劣化しないことの差から発生する。
【０４９３】
点灯しているため、EL材料の劣化が促進されることはしかたがない。本発明は、固定パターンの焼きつきが見えることを低減するため、画面６４の画像表示位置を移動させることによりこの課題を解決している。以下、対策の本発明の実施例について説明をする。
【０４９４】
コントローラ７２２は主として映像信号のSUM演算を実施し、実施結果に基づいてｄｕｔｙ比を求める。このｄｕｔｙ比により表示画面６４の非点灯領域６２の面積が決定される。したがって、図８３に図示するように、ｄｕｔｙ比は、時間ｔで逐次変化している。
【０４９５】
図８３において、１の箇所では、ｄｕｔｙ費が０．３（３／１０）程度からｄｕｔｙ比１．０（１／１）に急変している。１以前の時間では、ｄｕｔｙ比は０．２５〜０．５の範囲をゆっくりと変化している。したがって、この範囲ではｄｕｔｙ比に対応して非点灯領域６２は、点灯率に対応するように変化している。画像は白ラスター表示に近い範囲である。つまり、点灯率は高いが、ｄｕｔｙ比は小さく制御されているので、表示パネルに流れる電流は比較平均的に制御されている。したがって、特に問題は発生しない。
【０４９６】
また、図８３において、２の箇所では、ｄｕｔｙ比が１．０（１／１）程度からｄｕｔｙ比０．２５（１／４）に急変している。１位置から２位置の時間では、ｄｕｔｙ比は０．７５〜１．０の範囲をゆっくりと変化している。したがって、この範囲ではｄｕｔｙ比に対応して非点灯領域６２は、点灯率に対応するように変化している。画像は黒ラスター表示に近い範囲である。つまり、点灯率は低いが、ｄｕｔｙ比は高く制御されているので、表示パネルに流れる電流は比較平均的に制御されている。したがって、特に問題は発生しない。
【０４９７】
１の位置では、点灯率が急変し、それに伴いｄｕｔｙ比が急変する。画面６４は白表示状態（高輝度表示の画素１６が多い状態）から黒表示状態（低輝度表示の画素１６が多い状態）に変化する。つまり、画面６４の表示画像は急に暗くなる（ただし、ｄｕｔｙ比が制御され、明るさは調整される）。
【０４９８】
２の位置では、点灯率が急変し、それに伴いｄｕｔｙ比が急変する。画面６４は黒表示状態（低輝度表示の画素１６が多い状態）から白表示状態（高輝度表示の画素１６が多い状態）に変化する。つまり、画面６４の表示画像は急に明るくなる（ただし、ｄｕｔｙ比が制御され、明るさは調整される）。
【０４９９】
１位置と２位置では、画面６４の表示状態が急変する。本発明では、１位置と２位置のように点灯率が急変する箇所、あるいはｄｕｔｙ比が急変する箇所で画面６４の表示位置を変化させる。画面６４の表示位置を変化させるとは、１画素行あるいはそれ以上の複数画素行位置を上下に移動させること（図８４（ｂ）の１、２、３を参照のこと）、１画素列あるいはそれ以上の複数画素列位置を左右に移動させること（図８５（ｂ）の１、２，３を参照のこと）である。もちろん、画素行と画素列を同時に移動させてもよいことは言うまでもない。
【０５００】
なお、本発明は、ｄｕｔｙ比、点灯率が急変する箇所で画素行位置、画素列位置を移動させるとしたが、これに限定するものではない。本発明は、画面６４の表示状態が急変するときに、画素行位置、画素列位置を移動させるものである。画面６４の表示状態が急変する例として、チャンネルを切り替え、表示番組を選択するときが例示される。当然シーンが急激に変化するからである。また、変化時に黒画面表示などになっても問題ないからである。また、表示装置の電源をオンオフさせるときが例示される。電源をオフしたときの画面位置をフラッシュメモリに保持し、次に電源をオンさせ画像を表示させるときに、フラッシュメモリからデータを読み出し、画面位置の移動を行って画像を表示する。また、電源オン時に、乱数発生回路で乱数を発生させ、乱数により画面位置を設定してもよい。このことは、チャンネルを変更するときにも同様に適用できる。また、シーン急変時に画面移動させるときにも適用できることは言うまでもない。
【０５０１】
画面位置の移動は、水平同期信号に対するゲートドライバ回路１２のスタートパルス（ＳＴ１）タイミングを変化させることにより実現できる。また、メインクロックに対するソースドライバ回路（ＩＣ）１４のスタートパルスタイミングを変化させることにより容易に実現できる。
【０５０２】
画面６４が急変するしないの判断は、図８５（ａ）の表にしたがって行う。斜線内に変化するときに画面６４の表示位置を変化させる。図８５（ａ）の横軸は、変化前の点灯率である。または、変化前のｄｕｔｙ比である。図８５（ａ）の縦軸は、変化後の点灯率である。または、変化後のｄｕｔｙ比である。なお、ｄｕｔｙ比は基準電流比に置き換えることができる。一実施例としてｄｕｔｙ比１０／１０を基準電流比４とし、ｄｕｔｙ比２／１０を基準電流比１と置き換える。
【０５０３】
図８５において、変化前の点灯率２０％（ｄｕｔｙ比１０／１０）から、変化後のＡ点である点灯率８０％（ｄｕｔｙ比４／１０）に変化するときは、斜線の範囲内である。図８３では、２位置の状態である。このときには、図８５（ｂ）、図８５（ａ）のように画素行位置、画素列位置を移動させる。また、変化前の点灯率８０％（ｄｕｔｙ比４／１０）から、変化後のＢ点である点灯率２０％（ｄｕｔｙ比１０／１０）に変化するときは、斜線の範囲内である。図８３では、１位置の状態である。このときには、図８５（ｂ）、図８５（ａ）のように画素行位置、画素列位置を移動させる。以上のように本発明では、図８５の斜線範囲内に変化するとき、画面位置を移動させる。
【０５０４】
斜線の範囲は、図８４（ａ）に図示するように小面積に設定してもよい。以上のように、画面位置の変化条件（斜線範囲）は、コントローラＩＣ（回路）７２２のコマンド設定により変化あるいは変更できるようにすることが好ましい。図８４（ａ）のＢは、変化前の点灯率９０％（ｄｕｔｙ比３／１０）から、変化後のＢ点である点灯率２０％（ｄｕｔｙ比１０／１０）に変化するときは、図８３では、１位置の状態である。このときには、図８５（ｂ）、図８５（ａ）のように画素行位置、画素列位置を移動させる。以上のように本発明では、図８５の斜線範囲内に変化するとき、画面位置を移動させる。
【０５０５】
本発明は、プリチャージ電圧（駆動）あるいは過電流（駆動）を印加（実施）することにより良好な黒表示を実現する。しかし、垂直ブランキング期間などは、ソース信号線１８には映像信号は印加されない。また、いずれの画素行もゲート信号線１７ａにより選択されたい。そのため、垂直ブランキング期間はソース信号線１８がフローティング状態となる。
【０５０６】
フローティング状態となると、画素１６のＶｄｄ端子からソース信号線１８にリーク電流が供給され、垂直ブランキング期間には、ソース信号線１８の電位が低下する。そのため、画面６４の第１画素行目に黒表示を行う場合には、ソース信号線１８の電位が黒表示電位まで復帰しない。
【０５０７】
この課題を解決するため、本発明では、垂直ブランキング期間に、低階調のプログラム電流をソース信号線に供給し、ソース信号線１８の電位を保持する。この低階調とは、全階調の１／１０以下の階調範囲である。たとえば、２５６階調であれば、２５階調より低い階調（１階調（０階調目は電流０）以上２５階調以下）である。
【０５０８】
この方式を実現するために、図８６に図示するように、表示領域６４以外の範囲（画像表示として画像を表示しない部分あるいは表示されないように構成されている部分：無効領域）にダミーの画素１６ａからなる画素行を形成または配置する。図８７に図示するように画面６４の上下のうち、少なくとも一方にダミー画素１６ａを配置または形成する。画素１６ａにはＥＬ層２９は形成されていない。したがって、選択されても発光しない。
【０５０９】
垂直ブランキング期間において、ゲートドライバ回路１２ａは、ゲート信号線１７ａ１を選択する。ゲート信号線１７ａ１の選択により画素１６ａのトランジスタ１１ｃ１がオン状態となる。同時に、ソースドライバ回路（ＩＣ）１４は低階調のプログラム電流を供給する。このプログラム電流は、画素１６ａのＶｄｄ端子から、駆動用トランジスタ１１ａ１、スイッチ用トランジスタ１１ｃ１、ソース信号線１８を介してソースドライバ回路（ＩＣ）１４に流れ込む。
【０５１０】
以上の動作により、垂直ブランキング期間において、ソース信号線１８の電位が低階調時の電位に保持される。したがって、表示領域６４の１画素行目から良好な表示を実現できる。なお、表示領域６４の画像表示を上下反転する場合は、画素１６ａ１を画面の上下部に配置するか、表示反転を実施しても、垂直ブランキング期間にはゲート信号線１７ａ１を選択するようにゲートドライバ１２ａを制御するように構成する。なお、以上の動作を水平ブランキング期間に実施してもよいことは言うまでもない。
【０５１１】
以上の実施例は、ブランキングにダミー画素１６ａに低階調のプログラム電流を供給することにより、ソース信号線１８の電位を所定値あるいは所定範囲に保持する。しかし、本発明はこれに限定されるものではない。本発明は、ブランキング期間にソース信号線１８の電位を低階調の所定値に保持するものである。
【０５１２】
したがって、たとえば、図８８に図示するように、垂直ブランキング期間に図３２、図３６などのスイッチ２２１ａをクローズすることにより、ソース信号線１８にプリチャージ電圧Ｖｐｃを供給してもよい。プリチャージ電圧Ｖｐｃの供給によりソース信号線１８に電位は低階調の電位に保持することができる。なお、ブランキング期間のすべての期間において、プリチャージ電圧Ｖｐｃを印加する必要はない。１回以上短期間に印加してもよい。また、パルス状に断続的に印加してもよいことは言うまでもない。
【０５１３】
本発明は説明を容易にするため、画素１６の駆動用トランジスタ１１ａをＰチャンネルとして説明している。したがって、Ｖｄｄ電圧に近い場合が低階調領域（黒表示）であり、ＧＮＤ電位に近い方が高階調（白表示）である。
【０５１４】
本発明において、画素１６を黒表示から白表示に書き換える時、規定のプログラム電流を画素１６に供給しても１フィールド（１フレーム）では目標の輝度が得られない。この現象が発生するのは、１Ｈ単位でプログラム電流を変化させるとき、変化の間に一旦ソース信号線１８をフローティングにするためと推定される。
【０５１５】
任意の画素１６に着目して説明をする。従来の駆動方式を図８９（ａ）に示す。また、本発明の駆動方式を図８９（ｂ）に示す。なお、第０フィールド（フレーム）が書き換えまでのソース信号線１８の電位＝画素１６に書き込む電位とし、第１フィールド（フレーム）で白表示（高階調表示）の電位を書きこむとする。つまり、ソース信号線１８の電位は低下させる。第２フィールド（フレーム）以降は第１フィールド（フレーム）の階調を維持するものとする。
【０５１６】
図８９（ａ）に図示するように、第０フィールド（フレーム）が黒表示（低階調表示）とし、第１フィールド（フレーム）で白表示（高階調表示）を画素１６にプログラム電流を書き込むとする。従来の駆動方式では、図８９（ａ）に図示するように、第１フィールド（フレーム）で目標値の階調に対応するプログラム電流を画素１６に印加する。以降のフィールド（フレーム）で同一プログラム電流を画素１６に印加する。しかし、実際には、第１フィールド（フレーム）で到達する輝度（プログラム電流）は、目標値の７０％程度にしか到達しない。この原因は、ソース信号線１８を一定の期間、ソースドライバ回路（ＩＣ）１４から切り離し、フローティングにするために、ソース信号線１８の電位が急激に変化するためとＶｄｄ方向に電位移動するため推定される。この現象はあたかも応答性が遅れているように表示される。この表示状態を低応答性状態と呼ぶ。
【０５１７】
本発明の駆動方式を図８９（ｂ）に図示している。第１フィールド（フレーム）では、目標階調のプログラム電流よりも高階調のプログラム電流を画素１６に書き込む。もしくは、図４８などで説明したように本発明の過電流（プリチャージ電流もしくはディスチャージ電流）駆動を実施する。第２フィールド（フレーム）以降は、目標階調のプログラム電流を画素１６に書き込む。第１フィールド（フレーム）で書き込むプログラム電流は、本来の目標プログラム電流の１０％以上４０％以下とする。さらに好ましくは、２０％以上３５％以下とすることが好ましい。
【０５１８】
したがって、第０フィールド（フレーム）から第１フィールド（フレーム）に変化させるとき（書き込んでいる階調のプログラム電流を変化させるとき）、第１フィールド（フレーム）では、目標値よりも１０％以上４０％以下大きい、つまり、目標階調プログラム電流を１００％とすれば、１１０％以上１４０％以下のプログラム電流を画素１６に印加する。この駆動方式を図８９（ｂ）に示している。
【０５１９】
なお、以上の実施例では、プログラム電流を供給するとし、電流プログラムを実施することを前提に説明した。しかし、目標値の７０％程度にしか到達しないという現象は電圧プログラムでも発生する。したがって、電圧プログラムの場合は、第０フィールド（フレーム）から第１フィールド（フレーム）に変化させるとき（書き込んでいる階調のプログラム電圧を変化させるとき）、第１フィールド（フレーム）では、目標値よりも１０％以上４０％以下大きい、つまり、目標階調プログラム電圧を１００％とすれば、１１０％以上１４０％以下の電流がＥＬ素子１５に流れるように、プログラム電圧を画素１６に印加する。
【０５２０】
なお、電圧プログラムの場合は、ソース信号線１８をフローティングにする期間が発生しなければ、ソース信号線１８の電位が急激に変化することがないため、図８９（ｂ）の駆動を実施する必要はない。たえず、ソース信号線１８の電位が固定されているからである。電圧プログラム方式の場合は、Ｒ、Ｇ、Ｂのソース信号線１８を１Ｈ期間内に順次選択する３選択切り替え方式の場合などに本発明を実施する。Ｒ、Ｇ、Ｂのソース信号線１８をソースドライバ回路（ＩＣ）１４の端子と接続していない期間は各ソース信号線１８がフローティング状態となるからである。
【０５２１】
電流プログラム（電流駆動）の場合は、低階調領域ではプログラム電流は微小であるから、フローティング状態である。したがって、ブランク期間に故意にフローティング状態を実施せずとも、基本的にフローティング状態である。したがって、図８９（ａ）の駆動では、第１フィールド（フレーム）では目標輝度が得られない。そのため、図８９（ｂ）の本発明の駆動方式を実施する。
【０５２２】
なお、以上の実施例は、画素１６の駆動用トランジスタ１１ａがＰチャンネルトランジスタの場合である。画素１６の駆動用トランジスタ１１ａがＮチャンネルの場合は、第１フィールド（フレーム）では、Ｖｄｄ方向の電位に設定することは言うまでもない。つまり、本発明は、画素１６の階調が変化するとき、所定値より減少あるいは増強した電位にソース信号線１８を変化させるものである。また、第２フィールド（フレーム）では目標値を印加とするとしたが、実際には、この電位も５〜１０％程度目標に到達しない。したがって、目標値に到達するように調整あるいは制御してもよいことは言うまでもない。
【０５２３】
以上の事項は本発明の他の実施例においても同様である。また、本発明の他の実施例と本発明の駆動方法と組み合わせられることは言うまでもない。
【０５２４】
低応答性状態は、ソース信号線１８の電位が所定の電位とならないことから発生する。したがって、ソース信号線１８を制御すればよい。図９０はソース信号線１８の制御により、低応答性状態を改善する本発明の駆動方式の説明図である。
【０５２５】
図９０の本発明の駆動方法は、ソース信号線１８の寄生容量２７０１を利用している。図９０は画素１６に書き込む電流を変化させる場合の説明である。
【０５２６】
図９０（ａ）に図示するように、まず、画素１６のプログラム電流を書き換える際、画素１６のスイッチング用トランジスタ１１ｃをオフ（オープン）状態にし、ソース信号線１８からソースドライバ回路（ＩＣ）１４に目標のプログラム電流Ｉｗを引き込む。トランジスタ１１ｃはオフ状態であるから、プログラム電流Ｉｗは寄生容量２７０１から供給される。したがって、ソース信号線１８の電位はＧＮＤ側に低下する。つまり、図８９（ｂ）の第２フィールド（フレーム）の状態となる。
【０５２７】
次に、スイッチ用トランジスタ１１ｃをクローズする。すると、プログラム電流Ｉｗは駆動用トランジスタ１１ａから供給される（図９０（ｂ）。以上の駆動により、ソース信号線１８の電位は一旦目標値よりも低下するから、図９０（ｂ）の駆動で目標プログラム電流が画素１６に良好に書き込まれる。図９０（ｃ）はプログラム完了後の状態である。スイッチ用トランジスタ１１ｃがオープンさせている。
【０５２８】
図９１は、基準電流を変化させる実施例である。一例としてソースドライバ回路（ＩＣ）１４に外づけ抵抗Ｒ１、Ｒ２が取り付けられている。Ｒ２  ＞  Ｒ１なる関係とし、Ｒ１とＲ２のどちらの抵抗を利用するかは、ソースドライバ回路（ＩＣ）１４内に構成されたアナログスイッチＳｐで切り換えることができる。一例として、Ｒ２  ＝１０・Ｒ１なる関係とする。つまり、スイッチＳｐによりＲ２を選択した場合の基準電流Ｉｃ２は、Ｒ１を選択した場合の基準電流Ｉｃ１に対して１０倍（Ｉｃ２＝１０・Ｉｃ１）の関係となる。つまり、基準電流を通常より大きく設定することができる。
【０５２９】
なお、以下の実施例は、プリチャージ電圧あるいは過電流駆動に限定されるものではなく、基準電流、プログラム電流などの制御に広く適用されるものである。
【０５３０】
基準電流ＩｃはＲ２を選択したとき、Ｉｃ２となり、トランジスタ群２２８ｂに印加され、端子９３から出力される電流も通常の１０倍となる。基準電流ＩｃはＲ１を選択したとき、Ｉｃ１となり、トランジスタ群２２８ｂに印加され、端子９３から出力される電流は通常どおりとなる。
【０５３１】
端子９３から出力される電流はトランジスタ群２５１ｃを制御するスイッチＤの状態により異なる。Ｉｃ２がトランジスタ群２２８に印加されるときは、プログラム電流は１０倍となる。図９２に図示するように、プリチャージ期間にはスイッチＳｐはｂ端子を選択している。したがって、抵抗Ｒ２が選択され、一例として通常の１０倍の基準電流Ｉｃ２が流れる。プリチャージ期間以外は、スイッチＳｐはａ端子を選択している。したがって、抵抗Ｒ１が選択され、一例として通常の基準電流Ｉｃ１が流れる。なお、プリチャージ期間は、コントローラ７２２からの制御信号により可変することが可能である。プリチャージ期間が長ければ、ソース信号線１８への電流（電圧）印加期間が長くなる。プリチャージ期間が短ければ、ソース信号線１８への電流（電圧）印加期間が短くなる。
【０５３２】
したがって、図９１の実施例では、プリチャージ期間は、基準電流が大きくなるため、プリチャージによるソース信号線１８の電荷の充放電を短期間で実施できる。ただし、プリチャージビットが選択されていない場合は、プリチャージ期間にはプログラム電流を出力するスイッチＤ（２２１）（図２２を参照のこと）がすべてオープン状態となる。したがって、端子９３からは電流が出力されない。つまり、プリチャージ電流はソース信号線１８に印加されない。この期間は図９２のＡ期間である。プリチャージビットは０である。したがって、スイッチＳｐは選択されているが、スイッチＤ（２２１）がオープン状態のためプリチャージ電流（Ｐ電流）は出力されない。図９２のＢおよびＣ期間は、プリチャージビットは１である。したがって、スイッチＳｐはｂ端子を選択し、スイッチＤ（２２１）が制御信号に対応して制御され、プリチャージ電流（Ｐ電流）がプリチャージ期間にソース信号線１８に出力される。基準電流がＩｃ１の期間は、画素への電流プログラムが実施されている期間である。この期間は、映像データに対応するプログラム電流（映像電流）またはプログラム電圧が各画素１６に書き込まれる。以上の動作は、端子ごとに、また、映像データごとに実施されることが好ましい。また、プリチャージ期間も、端子ごとに、また、映像データごとに変化あるいは可変してもよいことは言うまでもない。もちろん、ソースドライバ回路（ＩＣ）１４全体で、プリチャージ期間の長さ、プリチャージ期間の基準電流Ｉｃ２の大きさなどを同一動作させてもよい。
【０５３３】
図９１は、外付け抵抗Ｒ（Ｒ１、Ｒ２）を選択して基準電流を可変するとした。しかし、本発明はこれに限定するものではない。図９３に記載するように、ソースドライバ回路（ＩＣ）１４に内蔵の抵抗Ｒ（Ｒａ、Ｒｂ）を形成し、この抵抗をスイッチＳｒで切り換えることにより基準電流Ｉｃの大きさを変化させてもよい。スイッチＳｒがクローズすることにより、内蔵抵抗はＲａとなり、スイッチＳｒをオープンさせれば内蔵抵抗はＲａ＋Ｒｂとなる。また、外付け抵抗は、図９１のように２つに限定するものではなく、図９３に図示するように３つ以上から選択してもよい。
【０５３４】
また、図９４に図示するように、ソースドライバ回路（ＩＣ）１４内に内蔵抵抗を複数直列または並列に接続して構成し、スイッチＳｐ（Ｓｐａ〜Ｓｐｎ）を選択することにより基準電流Ｉｃを多様に変化あるいは変更してもよい。
【０５３５】
図９１の外付け抵抗は、図９５に図示するように、ＲＧＢで変更できるように構成することが好ましい。ＥＬ表示パネルでは、ＲＧＢで発光効率が異なるため、ＲＧＢの基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）が異なるからである。したがって、ＲＧＢごとに、プリチャージ期間に印加するプリチャージ電流の大きさも異なる。図９５のように構成することにより、ＲＧＢで最適なプログラム電流、プリチャージ電流に設定できる。図９５の事項は、図９１のように、以上の事項は図９３などの内蔵抵抗にも適用される。つまり、ＲＧＢで内蔵抵抗の値を変化させたソースドライバ回路（ＩＣ）１４を形成すればよい。
【０５３６】
なお、ホワイトバランス（Ｗバランス）の調整は、図９６に図示するように、輝度計２９６１あるいは色彩輝度計を用いて、表示画面６４の輝度あるいは色度を測定し、定電流回路の抵抗Ｒ１（赤色用Ｒ１Ｒ、緑色用Ｒ１Ｇ、青色用Ｒ１Ｂ）の抵抗値を最適値に調整することにより行う。なお、図９６に図示するように、定電流回路のオペアンプ２３１ａの＋端子に印加する電圧は、ＲＧＢで共通である電子ボリウム２９１で調整あるいは設定する。つまり、定電流回路の抵抗Ｒ１（赤色用Ｒ１Ｒ、緑色用Ｒ１Ｇ、青色用Ｒ１Ｂ）の両端に印加される電圧は、ＲＧＢで共通である。
【０５３７】
以上の説明では、抵抗Ｒの値を変化させることにより、基準電流Ｉｃの大きさを変化するとして説明した。しかし、本発明は、プリチャージ期間の基準電流と、プログラム期間（通常期間）の基準電流とを変化させることを技術的思想としている。したがって、図９７に図示する構成も本発明の技術的範疇である。
【０５３８】
図９７はトランジスタ群２２８ｂを複数のトランジスタで構成している。各トランジスタには選択するスイッチＳ（Ｓ１〜Ｓ４）が形成されている。スイッチＳのクローズ数を変更することにより、基準電流Ｉｃを分流するトランジスタ２２８ｂ数を変更できる。変更により、トランジスタ２２８ｂとカレントミラー回路を構成するトランジスタ群２５１ｃとのミラー比を変更できる。ミラー比を変更することにより、端子９３から出力する電流を変更（可変）することができる。したがって、図９１と同様に、プリチャージ期間に出力電流（プリチャージ電流）を大きくし、通常期間に出力電流（プログラム電流）を映像データに最適な大きさにすることができる。
【０５３９】
図９８はトランジスタ群２２８ｂを複数のトランジスタ群（２２８ｂ１、２２８ｂ２）で構成している。トランジスタ群２２８ｂ１（一例として２個のトランジスタ２２８ｂ１で構成されている）には基準電流Ｉｃ１が印加され、トランジスタ群２２８ｂ２（一例として２個のトランジスタ２２８ｂ２で構成されている）には基準電流Ｉｃ２が印加される。それぞれの基準電流Ｉｃ１、Ｉｃ２の大きさを変化させることにより、また、それぞれの基準電流Ｉｃ１、Ｉｃ２をオンオフさせることにより、トランジスタ２２８ｂとカレントミラー回路を構成するトランジスタ群２５１ｃとのミラー比を変更できる。ミラー比を変更することにより、端子９３から出力する電流を変更（可変）することができる。したがって、図９１と同様に、プリチャージ期間に出力電流（プリチャージ電流）を大きくし、通常期間に出力電流（プログラム電流）を映像データに最適な大きさにすることができる。
【０５４０】
図９９はトランジスタ群２２８ａを複数のトランジスタで構成した実施例である。各トランジスタには選択するスイッチＳａ（Ｓａ１〜Ｓａ３）が形成されている。スイッチＳａのクローズ数を変更することにより、基準電流Ｉｃの大きさを変更できる。スイッチＳａの設定変更により、トランジスタ２２８ｂに流れる基準電流Ｉｃの大きさが変化し、端子９３から出力する電流を変更（可変）することができる。したがって、図９１と同様に、プリチャージ期間に出力電流（プリチャージ電流）を大きくし、通常期間に出力電流（プログラム電流）を映像データに最適な大きさにすることができる。
【０５４１】
図９７と同様の回路構成を応用展開し、図１００に図示するように、ＲＧＢの基準電流を変化できるように構成してもよい。トランジスタ群２２８ｂを複数のトランジスタで形成し、単位トランジスタ群２５１ｃとのミラー比を変化させる。ミラー比はスイッチＳ１〜Ｓ４によって切り替える。切り替え制御はコントローラ７２２からのコマンド設定で行う。また、設定値をフラッシュメモリに格納しておき、コントローラ７２２でフラッシュメモリから設定データを読み出し、ソースドライバ回路（ＩＣ）１４に設定する。
【０５４２】
図１００では、赤（Ｒ）回路では、スイッチＳ１、Ｓ２、Ｓ３をクローズさせる。ミラー比は３：Ｘとなる。なお、Ｘは接続されている単位トランジスタ群２５１ｃの数量で決定される。図１００では、緑（Ｇ）回路では、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４をクローズさせる。ミラー比は４：Ｘとなる。青（Ｂ）回路では、スイッチＳ１、Ｓ２をクローズさせる。ミラー比は２：Ｘとなる。スイッチＳ１〜Ｓ４の制御により、トランジスタ群２２８ｂと単位トランジスタ群２５１ｃとのミラー比が変化するから、ＲＧＢの単位トランジスタ群２５１ｃから端子９３を介して出力されるプログラム電流は可変される。つまり、ＲＧＢ回路でスイッチＳ１〜Ｓ４をオンオフ（オープン、クローズ）制御することにより、プログラム電流の大きさを、間欠的に変化あるいは変更設定することができる。特にＥＬ表示パネルでは、ＲＧＢの効率が異なるから、図１００の構成は都合がよい。単位トランジスタ群２５１ｃその他の構成を、ＲＧＢで全く同一に形成し、スイッチＳ１〜Ｓ４の制御でプログラム電流を可変できるからである。なお、スイッチＳの形成個数は、３以上１０以下とすることが好ましい。
【０５４３】
図１００は、白表示を行う単位トランジスタ群２５１ｃとミラー回路を構成するトランジスタ群２２８ｂなどを有している。つまり、図１００のソースドライバ回路（ＩＣ）１４は、赤、緑、青、白の４色表示である。ＲＧＢの３原色に加えて、Ｗ（白）を追加形成することにより、画像にピーク輝度を表示することができる。したがって、高輝度表示を実現でき、消費電力も低減できる。
【０５４４】
基準電流Ｉｃの大きさを設定する抵抗Ｒ１は、図１０１に図示するようにソースドライバ回路（ＩＣ）１４に内蔵させることが好ましい。抵抗Ｒ１は拡散抵抗で形成する。もちろんポリシリコンで形成してもよい。抵抗Ｒ１が規定値あるいは規定範囲からばらつく場合は、レーザートリミングにより所定範囲内に調整しておくことが好ましい。抵抗Ｒ１の値は、ＲＧＢで異ならせて作製してよい。しかし、表示パネルの画素配置はＲＧＢがどの順序になるかわからない。また、どの順序であっても、ソースドライバ回路（ＩＣ）１４が対応できるように構成しておくことが好ましい。したがって、ＲＧＢ（Ｗ）の内蔵抵抗Ｒ１の値は、同一にすることが好ましい。もちろん、同一に形成し、その後、レーザーなどで調整あるいは変更してもよい。
【０５４５】
また、図１０２に図示するように、電源Ｖｃを印加する端子を選択してもよい。図１０２では、Ｒ回路はａ端子にＶｃ電圧を接続している。したがって、Ｒ回路では４Ｒとなる。また、Ｇ回路はｃ端子にＶｃ電圧を接続している。したがって、Ｇ回路では２Ｒとなる。Ｂ回路はｂ端子にＶｃ電圧を接続している。したがって、Ｂ回路では２Ｒとなる。以上のように、Ｖｃ電圧を印加する端子を調整することにより、基準電流の大きさをＲＧＢで変化あるいは変更設定することができる。図１０２では、基準電流は、Ｒが最も大きく、次にＢの基準電流が大きく、Ｇが最も小さい。基準電流の大きさは、Ｒ：Ｇ：Ｂ＝４：２：３である。
【０５４６】
以上のように本発明のソースドライバ回路（ＩＣ）１４およびそれを用いた表示装置では、図１０１、図１０２のように、抵抗Ｒ１（Ｒで構成されている）を内蔵する。内蔵抵抗は値がばらつく、しかし、このばらつきは、電子ボリウム２９１の値設定により吸収することができる。また、図１００のようにミラー比をＲＧＢ（Ｗ）で設定できる。
【０５４７】
なお、以上の実施例は、外付け抵抗Ｒの一端子をＶｄｄ電圧など高電圧側に接続する実施例であった。しかし、本発明はこれに限定するものではない。図１０４に図示するように、外付け抵抗Ｒの一端子をＧＮＤ側に接続する構成であってもよい。つまり、基準電流の発生方式に制約はない。図１０４の他の構成は他の実施例と同様である。また、図９７から図１０４の実施例は相互に組み合わせできることも言うまでのない。
【０５４８】
図１０２はＲＧＢの基準電流をそれぞれ独立に調整あるいは可変できるように構成した実施例である。図１０３は図１０２に加えて、ＲＧＢの基準電流の比率を維持したまま（つまり、ホワイトバランスを維持したまま）、８ビットのＩＭＤＡＴＡのより電子ボリウム２９１Ｍを制御し、各ＲＧＢの基準電流の大きさを変化あるいは可変できるようにしたものである。
【０５４９】
図１０３において、電子ボリウム２９１Ｍの出力は電子ボリウム２９１Ｒ、２９１Ｇ、２９１Ｂの電位端子に接続されている。電子ボリウム２９１Ｍの出力電圧を変化させることにより、その変化に対応して電子ボリウム２９１（２９１Ｒ、２９１Ｇ、２９１Ｂ）の出力電圧を変化させることができる。
【０５５０】
したがって、図１０３の回路構成では、電子ボリウム２９１Ｒ、２９１Ｇ、２９１Ｂで表示パネルの表示画面６４のホワイトバランスを調整し、電子ボリウム２９１Ｍを制御するＩＭＤＡＴＡによりＲＧＢの基準電流の大きさは、先に調整したホワイトバランスを維持したまま、変更できる。つまり、画面６４へのプログラム電流の大きさを変化させることができるから、表示画面６４の輝度を変化できる。また、ｄｕｔｙ比制御との組み合わせも実施できることは言うまでもない。したがって、図７１の駆動方式などの実施が容易である。
【０５５１】
以上のことは、本発明のソースドライバ回路（ＩＣ）１４のすべてに適用できることは言うまでもない。また、端子９３から出力されるプリチャージ電流、プログラム電流の方向は、吐き出し電流方向、吸い込み（シンク）電流方向のいずれでもよいことは言うまでもない。
【０５５２】
以上のように、目標プログラム電流あるいはソース信号線１８電位から適切な大きさの過電流（プリチャージ電流もしくはディスチャージ電流）Ｉｄを制御に用い、過電流（プリチャージ電流もしくはディスチャージ電流）の印加時間あるいは大きさを調整することにより精度のよい電流プログラムを実現できる。また、ソース信号線１８の電位変化を理論的に予測あるいは推測することができるから、コントローラＩＣ（回路）７２２（図示せず）で制御あるいは設定することが容易である。そのため、良好で精度のよい電流プログラムを実施することができる。
【０５５３】
以上の実施例は、１Ｈ期間内の過電流（プリチャージ電流もしくはディスチャージ電流）駆動または／およびプリチャージ電圧駆動の実施例であった。しかし、過電流（プリチャージ電流もしくはディスチャージ電流）駆動または／およびプリチャージ電圧駆動は１Ｈ期間内だけではなく、１フレームあるいは複数水平走査期間のソース信号線１８の電位状態を考慮して行うことが好ましい。
【０５５４】
本発明では、図１０５で図示するようにプリチャージ電圧もＦＲＣ化している。たとえば、図１０５（ｂ）は４ＦＲＣの駆動方法である。図１０５（ｂ）において、○（白丸）はプリチャージ電圧（プログラム電圧と同義あるいは類似）が印加（出力）されたことを示しており、●（黒丸）はプリチャージ電圧（プログラム電圧と同義あるいは類似）が印加されていないことを示している。つまり、図１０５（ｂ）（１）では、４フレーム（フィールド）で１回しかプリチャージ電圧（プログラム電圧と同義あるいは類似）が印加されないことを示している。
【０５５５】
同様に図１０５（ｂ）（２）では、４フレーム（フィールド）で２回しかプリチャージ電圧（プログラム電圧と同義あるいは類似）が印加されないことを示しており、図１０５（ｂ）（３）では、４フレーム（フィールド）で３回プリチャージ電圧（プログラム電圧と同義あるいは類似）が印加されることを示している。図１０５（ｂ）（４）では、４フレーム（フィールド）ともプリチャージ電圧（プログラム電圧と同義あるいは類似）が印加されることを示している。
【０５５６】
以上の動作（方法）を実施することによりプリチャージ電圧（プログラム電圧と同義あるいは類似）で階調表示を増大することができる。したがって、階調数が増加しより良好な画像表示を実現できる。つまり、低階調領域では主としてプリチャージ電圧（プログラム電圧と同義あるいは類似）で階調表示を実現し、高階調領域ではプログラム電流により階調表示を実現する。
【０５５７】
ＦＲＣとプリチャージ駆動（プリチャージ電圧を印加する駆動方式）を組み合わせた場合、プリチャージ駆動を実施する階調と、プリチャージ駆動を実施しない階調で画像表示のみだれが発生する場合がある。
【０５５８】
たとえば、７階調目と８階調目の組み合わせで階調表示を行っている複数の第２の画素行の帯表示（横線）があるとする。前記画素の１画素行前の第１の画素行に、１階調目の階調表示が実施されているとする。１階調目から７階調目に変化する時はプリチャージ駆動を実施する。１階調目から８階調目に変化する時はプリチャージ駆動を実施しないとする。すると、第１の画素行の画素から、第２の画素行の画素に変化する時、第２の画素行の画素が、７階調目の時はプリチャージ駆動を実施され、比較的完全な階調に対応する輝度表示（高輝度）が実現される。第１の画素行の画素から、第２の画素行の画素に変化する時、第２の画素行の画素が、８階調目の時はプリチャージ駆動を実施されず、比較的低輝度表示となる。そのため、第２の画素行では、ＦＲＣ駆動に同期して、比較的高輝度と低輝度表示が入り混じり、また、次の画素行にお引きが発生し、ノイズっぽい表示となる。
【０５５９】
第２の画素行の帯表示が、８階調目と９階調目の組み合わせでＦＲＣ駆動による表示が行われている場合は、第１の画素行の画素から、第２の画素行の画素に変化する時であっても、前述の課題は発生しない。１画素行前の第１の画素行に１階調目の階調表示が実施されているとし、１階調目から８階調目に変化する時はプリチャージ駆動を実施しないし、１階調目から９階調目に変化する時はプリチャージ駆動を実施しないからである。つまり、第２の画素行の帯表示では、ＦＲＣは実施されていても、その表示部の画素には、プリチャージ駆動が実施されていないからである（プリチャージ駆動を実施する画素と、実施しない画素が入り混じっていない）。
【０５６０】
第２の画素行の帯表示が、６階調目と７階調目の組み合わせでＦＲＣ駆動による表示が行われている場合も、第１の画素行の画素から、第２の画素行の画素に変化する時であっても、前述の課題は発生しない。１階調目から６階調目に変化する時はプリチャージ駆動を実施するし、１階調目から７階調目に変化する時もプリチャージ駆動を実施するからである。つまり、第２の画素行の帯表示では、ＦＲＣは実施されていても、その表示部の画素はすべて、プリチャージ駆動は実施されているからである（プリチャージ駆動を実施する画素と、実施しない画素が入り混じっていない）。
【０５６１】
本発明は、上記の課題を解決するため、プリチャージ駆動を実施し、かつＦＲＣ駆動を実施する場合において、以下の条件でプリチャージ駆動を実施するかしないかを判定して、プリチャージ駆動を実施する。
【０５６２】
本発明では、プリチャージ駆動を実施する階調を、プリチャージ駆動を実施しない階調が入り混じるＦＲＣ階調（前述の実施例では、７階調目と８階調目によるＦＲＣ駆動の範囲）では、プリチャージ駆動は実施しない。
【０５６３】
たとえば、１階調目から７階調目に変化する時はプリチャージ駆動を実施し、第１階調目から８階調目に変化する時は、プリチャージ駆動を実施する場合、
・７階調目と８階調目でＦＲＣ駆動を実施している階調には、プリチャージ駆動を実施しない。
・６階調目と７階調目でＦＲＣ駆動を実施している階調には、プリチャージ駆動を実施する。
・８階調目と９階調目でＦＲＣ駆動を実施している階調には、プリチャージ駆動を実施しない。
つまり、プリチャージ駆動を実施する階調（階調差、階調変化あるいは変化量）と、プリチャージ駆動を実施する階調（階調差、階調変化あるいは変化量）の組み合わせによるＦＲＣ駆動の階調では、プリチャージ駆動を実施しない。
【０５６４】
判定は以下のロジックで行う。まず、プリチャージ駆動を行う階調は、あらかじめ設定されている、あるいは、条件判断で設定されるから既定値（たとえば、７階調目はプリチャージする）あるいは既定範囲（たとえば、１階調目から７階調目の変化ではプリチャージする）である。この階調が、どのＦＲＣの階調を構成しているかも既定値あるいは既定範囲である（たとえば、７階調目と８階調目において、４ＦＲＣ駆動で階調表示する）。以上のことから、たとえば、７階調目と８階調目のＦＲＣが、プリチャージしないと判断できればよい。
【０５６５】
ＦＲＣ駆動が４フレームで階調表示するＦＲＣ（４ＦＲＣ）をすると、映像データの下位２ビットを用いてＦＲＣ駆動を実施する。プリチャージ駆動を実施するかの判定は、ある映像データの階調データから変化する映像データの階調データ（次に印加する階調データ）において、プリチャージ駆動を実施すると判断される条件において、変化する映像データの階調データの下位ビット（４ＦＲＣの場合は下位２ビット、８ＦＲＣの場合は下位３ビット、つまり、ｎＦＲＣの場合は、２のｎでＦＲＣ数が表現されるから、下位ｎビット）を無視する（０とする）。なお、この場合、下位ｎビットは、階調の小数点以下を表現している。
【０５６６】
たとえば、７階調目と８階調目で、４ＦＲＣによる階調表示を行う場合は、７．２５、７．５０、７．７５、８．００と表現されるが、小数点以下は無視されるから、８．００以外は表現されない。８階調目はプリチャージ駆動を実施しないから、この階調（７階調目と８階調目によるＦＲＣ）において、プリチャージしないと判定される。したがって、プリチャージ駆動する階調と、プリチャージ駆動しない階調からなる階調範囲では、プリチャージ駆動は実施しないと判定される。
【０５６７】
一方、６階調目と７階調目で、４ＦＲＣによる階調表示を行う場合は、６．２５、６．５０、６．７５、７．００と表現されるが、小数点以下は無視されるから、７．００以外は表現されない。７階調目はプリチャージ駆動を実施するし、６階調目も実施するから、この階調（６階調目と７階調目によるＦＲＣ）において、プリチャージすると判定される。
【０５６８】
また、８階調目と９階調目で、４ＦＲＣによる階調表示を行う場合は、８．２５、８．５０、８．７５、９．００と表現されるが、小数点以下は無視されるから、９．００以外は表現されない。８階調目はプリチャージ駆動を実施しないし、９階調目も実施しないから、この階調（８階調目と９階調目によるＦＲＣ）において、プリチャージしないと判定される。
【０５６９】
プリチャージ駆動の実施範囲は、条件により多種多様な設定がある。たとえば、１階調目から７階調目の変化ではプリチャージするとし、２階調目から７階調目の変化ではプリチャージしないとする場合もある。１階調目から７階調目の変化ではプリチャージしないが、０階調目から７階調目の変化ではプリチャージするという場合もある。いずれの場合も、変化先の階調を含むＦＲＣ（たとえば、１階調目から７階調目の変化ではプリチャージするとし、８階調目ではプリチャージ駆動をしない場合の、７階調目と８階調目によるＦＲＣ駆動）の映像データの下位ｎビットで判定を行い、プリチャージを実施するしないを設定する。他の階範囲においても同様であり、他のｎＦＲＣ駆動との組み合わせにおいても同様である。
【０５７０】
なお、以上の駆動方式において、プリチャージを実施するか、しないかの判断は２画素行間に限定されるものではなく、３画素行以上の範囲で判断してもよいことは言うまでもない。
【０５７１】
本発明では、プリチャージ電流（過電流）あるいはプリチャージ電圧駆動を実施するとした。たとえば、８ビット（２５６階調）のソースドライバ回路（ＩＣ）１４で１０２４階調を実現するためには、図１０５で説明したように４ＦＲＣと組み合わせる。したがって、１０２４階調で、２階調目は、２５６階調のソースドライバ回路（ＩＣ）１４では、０階調目の出力と１階調目の出力とを組み合わせて表示する。したがって、ＦＲＣ駆動ではソース信号線１８には、１Ｈごとに０階調目の電圧（プリチャージ電圧と１階調目のプログラム電圧またはプログラム電流）が交互に印加される。この領域は低階調領域であるから、１階調目は必ずプリチャージ駆動が実施される。プリチャージ駆動はラスター表示でも実施される。プリチャージ駆動すると、電流駆動であっても電圧駆動状態となり表示の均一性が低下する。一方ラスター表示では、たとえ低階調領域であっても書き込み不足は発生しないため、プログラム電流のみで均一表示を実現できる。プリチャージ駆動を実施することにより均一性が低下することは好ましくない。
【０５７２】
この課題を解決するため、本発明は、ＦＲＣ駆動を実施する場合は、隣接した階調出力の場合（２５６階調のソースドライバ回路（ＩＣ）１４では、０階調目の出力と１階調目が隣接出力である。また、１階調目の出力と２階調目が隣接出力である）は、プリチャージ駆動は実施しない。つまり、ソース信号線１８に印加される出力が、１階調分しか差がないときはプリチャージ駆動（電圧プリチャージ、電流プリチャージなど）を実施しない。ＦＲＣによるラスター表示あるいは画像に変化が発生しないと判断し、電流駆動のみで均一表示を実現するためである。１階調差はＦＲＣを実施するため、プリチャージ駆動を実施すると、画面全体に電圧駆動が実施されることになり、各画素１６の駆動用トランジスタ１１ａの特性ばらつきが画面６４に表示される可能性が高いからである。
【０５７３】
なお、ＦＲＣとは、隣接した階調を組み合わせて間の階調表示を実現する技術である。たとえば、６ビット表示（６４階調）で４ＦＲＣを実施すると、約２５６階調表示を実現できる。この表示方法では、たとえば、１階調目と２階調目（隣接した階調）を組み合わせて、１階調目と２階調目間に７階調の表示を実現できる。同様に、２階調目と３階調目（隣接した階調）を組み合わせて、１階調目と２階調目間に７階調の表示を実現できる。
【０５７４】
２階調以上の差があるときは、プリチャージ駆動（電圧プリチャージ、電流プリチャージなど）を実施する（特に低階調領域では実施する）。たとえば、２５６階調のソースドライバ回路（ＩＣ）１４では、ソース信号線１８に印加する出力が０階調目から２階調目に変化する時である。また、１階調目の出力から３階調目に変化するときである。２階調以上変化する時は、ＦＲＣ以上の階調変化として判断し、書き込み不足をプリチャージ駆動で解決する。以上の判断は、コントローラ回路（ＩＣ）７２２で行う。つまり、２階調差以上では、ＦＲＣ駆動は実施されないからである。
【０５７５】
さらに実施例を記載すれば、１０２４階調の６階調目は、２５６階調のソースドライバ回路（ＩＣ）１４では、１階調目の出力と２階調目の出力で表示する。ソース信号線１８には２５６階調のソースドライバ回路（ＩＣ）１４から、１階調目の出力と２階調目の出力が交互にあるいは一定周期で印加される。
【０５７６】
このように、ソース信号線１８に印加する映像データが１階調分の時は、プリチャージ駆動は実施しない。つまり、ソース信号線１８に印加される出力が、ＦＲＣを考慮しない階調（本実施例では２５６階調）で１階調分しか差がないときはプリチャージ駆動（電圧プリチャージ、電流プリチャージなど）を実施しない。ＦＲＣによるラスター表示あるいは画像に変化が発生しないと判断し、電流駆動のみで均一表示を実現するためである。
【０５７７】
２階調以上の差があるときは、プリチャージ駆動（電圧プリチャージ、電流プリチャージなど）を実施する。特に低階調領域で実施する。たとえば、２５６階調のソースドライバ回路（ＩＣ）１４では、ソース信号線１８に印加する出力が１階調目から３階調目以上に変化する場合が例示される。なお、高階調領域ではプリチャージ駆動を実施する必要がない。書き込み電流が大きいためである。
【０５７８】
以上はＦＲＣを実施するときに、本階調（実施例では２５６階調）で、ソース信号線１８に印加する階調数が２階調以上変化する時に、必要に応じてプリチャージ駆動を実施するとした。しかし、本発明はこれに限定するものではない。ＦＲＣを実施しない場合においても、ソース信号線１８に印加する階調数が２階調以上変化する時に、必要に応じてプリチャージ駆動を実施するとしてもよいことは言うまでもない。
【０５７９】
ただし、隣接した画素行での変化（ソース信号線１８に印加する信号レベルの変化）が１階調差の場合であっても、プリチャージ駆動を実施してもよい。たとえば、自然画を表示する場合は、プリチャージ駆動を実施しても、各画素１６の駆動用トランジスタ１１ａの特性ばらつきはめだたない（白ラスターなどのパターン表示の場合は、駆動用トランジスタ１１ａの特性ばらつきがめだつ）。したがって、表示画像をコントローラ回路（ＩＣ）７２２で判断して、プリチャージ駆動の実施の有無を決定すればよい。
【０５８０】
また、ｎＦＲＣ後の階調で変化する階調数がＣとした場合に、Ｃ／ｎが１よりも大きい場合に必要に応じてプリチャージ駆動を実施するとしてもよいことは言うまでもない。たとえば、４ＦＲＣで、１０２４階調表示をする場合、１０２４階調で変化する階調数が４（Ｃ＝４）であれば、４／４＝１で、プリチャージ駆動は実施しない。１０２４階調で変化する階調数が５以上（Ｃ＝５以上）であれば、５／４＞１で、必要に応じてプリチャージ駆動を実施する。
【０５８１】
以上の実施例では、Ｃ／ｎが１よりも大きい場合に必要に応じてプリチャージ駆動を実施するとして説明したが、Ｃ／ｎがＫよりも大きい場合に必要に応じてプリチャージ駆動を実施するとしてもよい。Ｋの値は、点灯率により変化させる。たとえば、４ＦＲＣで、１０２４階調表示をする場合、点灯率が７０％以上の場合はＫ＝４とし、１０２４階調で変化する階調数が１６（Ｃ＝１６）以上であれば、プリチャージ駆動を実施するとしてもよい。Ｃ＝１６未満の場合はプリチャージ駆動を実施しない。また、４ＦＲＣで、１０２４階調表示をする場合、点灯率が２０％以上の場合はＫ＝２とし、１０２４階調で変化する階調数が８（Ｃ＝８）以上であれば、８／４＝２＝Ｋで、プリチャージ駆動を実施するとしてもよい。Ｃ＝８未満の場合はプリチャージ駆動を実施しない。
【０５８２】
プリチャージするか否かの判断は、１画素前のソース信号線１８の電位（１画素前に印加する映像データ）だけでなく、複数画素前のソース信号線１８の電位（複数画素前に印加する映像データ）も考慮して実施することが好ましい。この実施例を図１０６に図示している。
【０５８３】
図１０６の表の横方向には、画素列の番号（０、１、２、・・・・・、９、１０、・・・・・・）を示している。縦方向のｉ行はｉ画素行のプリチャージ条件に該当するか否かの判定である。０はプリチャージしない。１はプリチャージすることを示す。縦方向のｉ−１行はｉ−１画素行（ｉ行に対して１画素行前）のプリチャージ条件に該当するか否かの判定である。同様に０はプリチャージしない。１はプリチャージすることを示す。
【０５８４】
今回の本実施例では、ｉ画素行がプリチャージ条件に該当（１）で、かつ、ｉ−１画素行がプリチャージ条件に該当（１）の時に、プリチャージ電圧をソース信号線１８に印加する。つまり、２画素あるいはそれ以上の画素行に印加される映像データあるいはその変化から、プリチャージ電圧を印加するか否かを決定（判断）する。以上のように、実施するようにより、より良好なプリチャージ駆動を実現することができる。
【０５８５】
前述の実施例では、ソース信号線１８に印加する出力が１階調目から３階調目以上に変化する場合など、低階調から高階調に変化する時、３階調目から１階調目以下、１０階調目から８階調目以下などのように、高階調から低階調に変化する時に、プリチャージ駆動してもよいことは言うまでもない。なお、所定階調以上の高階調領域ではプリチャージ駆動を実施する必要がない。書き込み電流が大きいためである。
【０５８６】
プリチャージ駆動を実施する範囲は、点灯率によって可変することが望ましい。図１０７はその実施例である。点灯率が低い範囲では、画面全体が暗い場合が多い。したがって、プリチャージ電圧を印加する階調は低階調あるいは低階調の範囲だけでよい。逆にあまり広い階調でプリチャージ電圧を印加すると、プリチャージ電圧を印加した階調で色づきが発生したりする場合がある。しかし、一定以上の低階調の範囲では、プリチャージ電圧を印加する階調あるいは階調範囲を広くするほうがよい場合がある。プリチャージ電圧を印加しないと画像のお引きが発生し、視覚的に目立つからである。
【０５８７】
点灯率が高い場合は、比較的高い階調においてもプリチャージ電圧を印加してもよい。高階調あるいは高階調の範囲でプリチャージ電圧を印加することにより、画像の輪郭（階調変化が発生する箇所）がはっきりとし高精細の画像表示を実現できる。
【０５８８】
図１０７（ａ）では、点灯率７５％以上でプリチャージ電圧を印加する階調範囲（プリチャージ階調範囲）を大きくしている。点灯率７５％以下では、０階調から６階調の範囲でプリチャージ電圧を印加する。なお、この範囲であっても、前述のＦＲＣ駆動の組み合わせなどによりプリチャージ電圧を印加しない階調あるいは階調変化の範囲があることは言うまでもない。点灯率７５％以上では、点灯率が大きくなるにつれ、プリチャージ階調範囲を大きくしている。一例として点灯率１００％では、０−２４階調の範囲でプリチャージ電圧を印加する階調あるいは階調変化の範囲がある。
【０５８９】
図１０７（ｂ）は、図１０７（ａ）に加えて、点灯率２５％以下の範囲においても、プリチャージ階調範囲を増加させている。点灯率２５％以上の時は、０−６階調の範囲でプリチャージ電圧を印加する。点灯率０％近傍では、一例として０−２４階調の範囲でプリチャージ電圧を印加する。
【０５９０】
なお、図１０７の実施例では、点灯率に対応してプリチャージ電圧を印加する範囲を変化させるとしたが、本発明はこれに限定するものではない。たとえば、動画と静止画でプリチャージ電圧を印加する階調あるいは階調範囲を変化あるいは変更もしくは調整してもよい。また、１画面に表示されるあるいは連続した表示画像において、静止画像と動画像の割合に応じてプリチャージ電圧を印加する階調あるいは階調範囲を変化あるいは変更もしくは調整してもよいことは言うまでもない。
【０５９１】
また、一定の階調が連続する時と、非連続の状態で、各ソース信号線に階調に印加するプリチャージ電圧あるいはプログラム電圧を変化させてもよい。たとえば、図１０８（ａ）は、表示画面９４に白線に囲まれた黒格子が表示された画像を示している。図１０８（ａ）において、縦方向にソース信号線１８が形成されている。したがって、Ａの範囲に対応するソース信号線１８には、常時白表示に対応するプログラム電流が印加されている。Ｂの範囲に対応するソース信号線１８は、ほとんどの時間は、黒表示のプログラム電流が印加されているが、一定の周期で短い期間は、白表示のプログラム電流が印加される。
【０５９２】
図１０８（ａ）のａ−ａ’に対応するソース信号線１８には、図１０８（ｂ）に図示するように、黒表示のときは。ソース信号線１８には、黒表示のアノード電圧Ｖｄｄに近い電圧Ｖｄｄに維持される。白表示のときは、ソース信号線電位はＶｂ電圧となる。図１０８（ｂ）で図示されるように、白表示から黒表示、黒表示から白表示に変化するが、ソース信号線１８の電位は、Ｖａ電圧まで変化しない（Ｖｂ電圧までしか上昇しない）。また、変化は時定数により遅延するため、白表示輝度は低下する。
【０５９３】
一方、図１０８（ｃ）に図示するように、ｂ−ｂ’のような変化では、ソース信号線１８に印加されるプログラム電流に対するソース信号線１８の電位は一定である。したがって、ソース信号線１８の電位はほぼ理想てきな電位Ｖａとなる。
【０５９４】
以上のことから、図１０８（ａ）のａ−ａ’線におけるソース信号線１８の電位と、ｂ−ｂ’線の電位では白表示部での輝度が異なる。ａ−ａ’線の白表示での輝度は、ｂ−ｂ’線での白表示での輝度より低い。
【０５９５】
この課題を解決するため、本発明では、図１０８（ａ）のａ−ａ’線での白表示の階調に対して、図１０８（ａ）のｂ−ｂ’線の白表示の階調では、階調番号を低下させている。たとえば、図１０８（ａ）のａ−ａ’線での白表示の階調が階調２５５であれば、図１０８（ａ）のｂ−ｂ’線の白表示の階調は、２４０としている。
【０５９６】
以上のように、本発明は、同一階調であっても、階調が連続するか、変化するかに対応して階調番号を変化させている。図１０８（ａ）のように１つのソース信号線１８に印加するプログラム電流が変化するばあいは、白表示での階調番号と黒表示での階調番号は正規またはそれ以上とする。図１０８（ｂ）のように１つのソース信号線１８に印加するプログラム電流が連続するばあいは、白表示での階調番号の階調番号を正規より小さく（階調番号を小さく）する。
【０５９７】
画像の点灯率、表示状態が目ざまぐるしく変化し、その変化にリアルタイムに対応して分割数、黒挿入率を変化させると、電源回路で発生する電流（電圧）も急変するため負担が大きい。また画像表示状態も落ち着きのない画像表示となる。
【０５９８】
この課題に対策するため、本発明では、図１１０で図示するように駆動している。図１１０において、斜線を記載した表示画像６４は、点灯率が急変した画像を示している。また、図１１０で示す１〜８の表示６４は、フィールド（フレーム）ごとの変化を示している。２７４では５番目において点灯率が急変したことを示している。したがって、点灯率に対応してｄｕｔｙ比を変化させると５番目でｄｕｔｙ比を変化させる必要がある。しかし、５番目の前後の点灯率は一定している。この場合は、５番目のように点灯率にもとづいてｄｕｔｙ比を変化させないことが好ましい。
【０５９９】
図１１０では、１〜８のフレームの画像６４の点灯率をラッチ回路３５１に取り込み（記憶し）、ラッチ回路３５１にメモリされた点灯率に基づいてｄｕｔｙ比制御回路（コントローラＩＣ）２７４１はゲートドライバ回路１２ｂのスタートパルスを制御する。図１１０では、５番目だけの点灯率変化であるから、ｄｕｔｙ比制御回路（コントローラＩＣ）２７４１は５番目の点灯率変化は考慮せず、ゲートドライバ回路１２ｂのスタートパルスを制御する。つまり、分割数、ｄｕｔｙ比は４番目から変化させない。したがって、点灯率変化などによるフリッカなどは発生せず、良好な画像表示を実現できる。
【０６００】
以上の事項は、図１１１に図示するように、動画から静止画あるいは静止画から動画の切り替えにおいても同様である。ラッチ回路３５１は動画、静止画の変化も検出して記憶しているが、たとえば、５番目の表示画像６４が動画と判定され、その前後が静止画である場合は黒挿入６２を一括する動画モードには切り替えない。
【０６０１】
また、黒挿入部６２の分割数は、図１１２に図示するように、一定時間継続する時に変化させる。たとえば、一例として、分割数を１から２に変化させる場合は、２００ｍｓｅｃの間維持する。同様に、分割数を２から３に変化させる場合は、３００ｍｓｅｃの間維持する。分割数を３〜５では、４００ｍｓｅｃの間維持する。分割数を５〜８に変化させる場合は、５００ｍｓｅｃの間維持する。維持期間はコマンドで変更できるようにする。
【０６０２】
また、ｄｕｔｙ比によっても、変化時間を調整あるいは制御することが好ましい。たとえば、図１１３に示すように、ｄｕｔｙ比が０．２５以下の場合は、変化単位時間は１である。ｄｕｔｙ比が０．７５以上の場合は、変化単位時間は４である。つまり、ｄｕｔｙ比が０．２５以下の場合に比較して、４倍の変化時間とする。ｄｕｔｙ比が０．２５以上０．７５以下の場合は、ｄｕｔｙ比に比例して、あるいは対応して変化単位時間を変化させる。
【０６０３】
点灯率に対応してｄｕｔｙ比と分割数は一定の関係を維持させる。この関係を図１１４に図示している。点灯率は０％（０）から１００％（１．００）の値をとる。点灯率が高いと、消費する電流を抑制するため、ｄｕｔｙ比を低減する。また、ｄｕｔｙ比が小さい時は、１画面に占める表示領域６３が少ない。したがって、分割数を多くしないとフリッカが発生する。たとえば、点灯率１００％（１．０）の白ラスター表示では、ｄｕｔｙ比を１／４とする。したがって、表示領域６３は全画面の１／４である。３／４は黒表示である。したがって、１／４の白ラスター表示部を複数に分割し、フリッカを抑制する。たとえば、表示領域６３を、１／８×２として２分割とする。一例として、ｄｕｔｙ比と表示領域６３の分割数は図１１５の関係とする。
【０６０４】
以上のことから点灯率に対応してｄｕｔｙ比と分割数は一定の関係を維持させる。図１１４にその実施例を示す。図１１４の横軸は点灯率である。縦軸は、ｄｕｔｙ比×分割数である。点灯率０．５（５０％）以下の場合は、ｄｕｔｙ比×分割数は、０．９としている。ｄｕｔｙ比×分割数＝０．９とは、ｄｕｔｙ比が０．４５（４５％）の時の分割数は２である。また、ｄｕｔｙ比が０．３（３０％）の場合は、分割数は３である。ｄｕｔｙ比×分割数は、０．６≦ｄｕｔｙ比×分割数≦１．２の関係を維持するようにｄｕｔｙ比に対する分割数を決定する。
【０６０５】
点灯率に対応させて、ソースドライバ回路（ＩＣ）１４の基準電流比を可変する場合は、ｄｕｔｙ比×基準電流比の関係も図１１６の関係を維持することが好ましい。基準電流比が高くなると、パネルの消費電流が大きくなる。基準電流比が高く、点灯率も高いと、消費する電流を抑制するため、黒挿入領域を多くする。つまり、ｄｕｔｙ比を低減させる。したがって、ｄｕｔｙ比と点灯率とは所定の関係を維持しないと、パネルが発熱し劣化する。図１１６（ａ）は点灯率と基準電流比の関係を図示している。図１１６（ｂ）は点灯率に対するｄｕｔｙ比の変化を図示している。図１１６（ｃ）は図１１６（ａ）と（ｂ）を掛け合わせたグラフである。
【０６０６】
図１１６（ｃ）の点線は図１１６（ａ）の点線と図１１６（ｂ）のｄｕｔｙ比とを掛け合せたものである。図１１６（ｃ）の実線は図１１６（ａ）の実線と図１１６（ｂ）のｄｕｔｙ比とを掛け合せたものである。ｄｕｔｙ比×基準電流比の関係は、０．２≦ｄｕｔｙ比×基準電流比≦０．６とする。なお、この範囲は、点灯率は０．２５以上の範囲である。つまり、点灯率が０．２５以上の範囲において、０．２≦ｄｕｔｙ比×基準電流比≦０．６となるように、基準電流比またはｄｕｔｙ比を決定してゲートドライバ回路１２ｂなどを制御する。
【０６０７】
図１１６（ｃ）の実線では、点灯率０．２５〜０．３０の範囲において、０．６≦ｄｕｔｙ比×基準電流比となっているから、０．２≦ｄｕｔｙ比×基準電流比≦０．６の範囲外である。したがって、点線のようになるように、図１１６（ａ）の基準電流比は点線のようにする。点灯率が０．２５（２５％）以上の範囲で、０．２≦ｄｕｔｙ比×基準電流比≦０．６の関係を満足させている。なお、この範囲は、点灯率は０．２５以上０．７５以下の範囲で満足させることが好ましい。
【０６０８】
なお、表示領域６３と非表示領域６２の分割数を変化あるいは可変を開始するとき、１フレームあるいは１フィールド、場合によっては、数フレームあるいは数フィールドの期間は、表示領域６３と非表示領域６２の面積を略同一に保持できない場合がある。ゲートドライバ１２ｂへのスタートパルスの入力が順番であり、一時的に非表示領域６２あるいは表示領域６３の面積が維持されたまま画面６４を走査されていくからである。しかし、この期間は非常に短期間であること、また、面積のずれは大きくないことから、視覚的に認識されることはない。したがって、以上の場合も、本発明の範疇である。つまり、表示領域６３と非表示領域６２のうち、少なくとも一方の面積を略同一に保持して状態とみなす。
【０６０９】
図１２０は本発明のＥＬ表示装置にレターボックス表示を行う時の実施例である。本発明のＥＬ表示装置は、図１２０に図示するように、ゲートドライバ１２ａ、１２ｂを有している。ゲートドライ１２ａは書き込む画素行を選択する。ゲートドライバ１２ａは、スタートパルスＳＴ１、クロックＣＬＫ１、イネーブルＥＮＢ１によって制御される。ゲートドライ１２ｂは主としてｄｕｔｙ比を制御する。ゲートドライバ１２ｂは、スタートパルスＳＴ２、クロックＣＬＫ２、イネーブルＥＮＢ２によって制御される。
【０６１０】
レターボックス表示とは、図１２０に図示するように、画面６４の上下に黒表示部６４ｂ１、６４ｂ２を表示する表示方法である。つまり、４：３の表示画面６４に、１６：９の表示画面６４ａを表示する場合に用いる。
【０６１１】
図１２１は第１の実施例におけてレターボックス表示方法である。図１２１において、ｔ２が通常のゲートドライバ１２のシフトクロックである。ｔ１はｔ２よりも短いクロック期間であり、一例として、ｔ１はｔ２の１／４のクロック期間（周波数４倍）である。
【０６１２】
ゲートドライバ回路１２ａのＳＴ１が出力されている期間（Ｈレベルの期間）は、図１２１に図示するように、ゲートドライバ回路１２ｂのＳＴ２はＬレベルである。したがって、ゲートドライバ回路１２ａが選択している画素行に対応するゲート信号線１７ｂはゲートドライバ１２ｂによっては選択されない。画素のゲート信号線１７ａとゲート信号線１７ｂが同時に選択されると、表示不良が発生するからである。
【０６１３】
図１２１の駆動方式の特徴は黒表示領域６４ｂ１と黒表示領域６４ｂ２では、ＣＬＫ１、ＣＬＫ２が４倍速で動作する。したがって、通常の１Ｈの期間に４画素行が書き込まれる。黒表示領域６４ｂ（６４ｂ１、６４ｂ２）は映像信号のブランキング期間に書き込まれる。表示領域６４ａは１Ｈごとに１画素行が書き込まれる。したがって、良好な画像表示を実現できる。
【０６１４】
図１２２は、１フレームにおいて、ゲートドライバ回路１２ａに２つのＳＴ１を印加するものである。クロックＣＬＫ１、ＣＬＫ２は同一であり、一定周波数で駆動される。図１２２の駆動方法において、画面６４の最初にＳＴ１がゲートドライバ回路１２ｂに印加される。スタートパルスが表示領域６４ｂ２の上端までシフトされると次のスタートパルスが印加される。したがって、ゲートドライバ回路１２ｂ内において、１つのスタートパルスは表示領域６４ｂ１の範囲のゲート信号線１７ｂを選択し、他方のスタートパルスは表示領域６４ｂ２の範囲のゲート信号線１７ｂを選択する。
【０６１５】
表示領域６４ａでは、画素行間引きが実施される。画素行間引きは、図１２３に説明する駆動方式で容易に実現できる。図１２３において、ＳＩＧは映像信号である。ＣＬＫ２はゲートドライバ回路１２ｂのクロック信号、ＥＮＢ２はゲートドライバ回路１２ｂのイネーブル信号である。
【０６１６】
図１２３（ａ）は、４画素行を３画素行に間引く駆動方式である。つまり、４Ｈの映像信号から１Ｈ分を削除する。図１２３（ａ）で図示するように、４Ｈに１Ｈの期間、ＣＬＫ２が停止する。同時にＥＮＢ２もＬレベルとなる。以上のように駆動することにおり、４Ｈに１回（４画素行選択する期間に１画素行の期間）、画素行位置はシフトされない。同時にいずれの画素行も選択されない。ソースドライバ回路（ＩＣ）１４はこの期間もプログラム電流をソース信号線１８に供給する。しかし、いずれの画素行も選択されていないから、プログラム電流は流れない。したがって、４Ｈの期間に３Ｈが順次選択され、良好に電流プログラムが実施される。
【０６１７】
図１２３（ｂ）は、５画素行を４画素行に間引く駆動方式である。つまり、５Ｈの映像信号から１Ｈ分を削除する。図１２３（ｂ）で図示するように、５Ｈに１Ｈの期間、ＣＬＫ２が停止する。同時にＥＮＢ２もＬレベル（すべての表示領域６４のゲート信号線１７ｂが選択されていない状態）となる。以上のように駆動することにおり、５Ｈに１回（５画素行選択する期間に１画素行の期間）、画素行位置はシフトされない。同時にいずれの画素行も選択されない。ソースドライバ回路（ＩＣ）１４はこの期間もプログラム電流をソース信号線１８に供給する。しかし、いずれの画素行も選択されていないから、プログラム電流は流れない。したがって、５Ｈ（５画素行の選択）の期間に４Ｈ（４画素行）が順次選択され、良好に電流プログラムが実施される。
【０６１８】
図８５、図８４で説明したように、点灯率が急変するとき、あるいは一定の条件を満たすときに、画面位置を変化させるとした。以上の技術的思想は、図１２０などのレターボックスあるいは再度ボックス表示にも適用することができる。レターボックスの表示領域６４ａと表示領域６４ｂの境目が焼きつきやすいからである。
【０６１９】
図１２４はレターボックスで表示領域６４ａを位置変化させた実施例である。位置変化のタイミングは、図８５、図８４で説明したので説明を省略する。画面位置６４ａは図１２４（ａ）の中央位置、図１２４（ｂ）の上方位置、図１２４（ｃ）の下方位置の３位置を順次変化する。また、サイドボックス表示の場合は、左右に画面位置を変化させる。
【０６２０】
コントローラ回路（ＩＣ）７２２あるいはその機能は、ソースドライバ回路（ＩＣ）１４内に組み込んでもよい。たとえば、ソースドライバ回路（ＩＣ）１４とコントローラ回路（ＩＣ）７２２とを１チップの半導体ＩＣとして構成し、基板３０にＣＯＧ実装する構成が例示される。図１２５のように、１つのパネルに複数のソースドライバ回路（ＩＣ）１４あるいは１枚のアレイ基板３０に複数のソースドライバ回路（ＩＣ）１４を実装する場合は、選択されたソースドライバ回路（ＩＣ）１４内のコントローラ７２２機能を動作させ、他のコントローラ機能を停止させる。動作と停止はソースドライバ回路（ＩＣ）１４に印加するコマンドあるいはロジック信号により設定あるいは調整する。
【０６２１】
１つのパネルに複数のソースドライバ回路（ＩＣ）１４あるいは１枚のアレイ基板３０に複数のソースドライバ回路（ＩＣ）１４を実装する場合であっても、各ソースドライバ回路（ＩＣ）１４内のコントローラ７２２機能を動作させてもよい。例えば、ソースドライバ回路（ＩＣ）１４内に組み込まれた各コントローラ回路７２２は、図６５などで説明した動作を行う。たとえば、入力された映像信号を演算し、表示領域全域に渡り点灯率を求める演算、ｄｕｔｙ比あるいは／または基準電流比を求める演算を行う。
【０６２２】
この演算結果は、ソースドライバ回路（ＩＣ）１４ａとソースドライバ回路（ＩＣ）１４ｂでは同一の結果となる。ソースドライバ回路（ＩＣ）１４ａは、表示領域６４の１／２のソース信号線１８にプログラム電流などを出力し、ソースドライバ回路（ＩＣ）１４ｂは先の表示領域６４以外の１／２のソース信号線１８にプログラム電流などを出力する。また、ソースドライバ回路（ＩＣ）１４ａは、ゲートドライバ１２ａの制御信号を出力し、ゲートドライバ１２ｂの制御信号に出力は停止（出力はハイインピーダンス状態）する。ソースドライバ回路（ＩＣ）１４ｂは、ゲートドライバ１２ｂの制御信号を出力し、ゲートドライバ１２ａの制御信号に出力は停止（出力はハイインピーダンス状態）する。
【０６２３】
つまり、各ソースドライバ回路（ＩＣ）１４は、同一の映像データなどに基づき、同一の演算を行う。ソース信号線１８への出力は、担当するソース信号線１８に対して行う。ゲートドライバ１２の制御は担当するゲートドライバ１２がある場合に行う。なお、各ソースドライバ回路（ＩＣ）１４で演算した演算結果（制御も含む）は、複数のソースドライバ回路（ＩＣ）１４間に比較し、一方あるいは多数決により１つの演算結果としてもよい。また、フレームあるいは一定周期または不定期周期で、演算あるいは制御を担当するソースドライバ回路（ＩＣ）１４を切り換えてもよいことはいうまでもない。
【０６２４】
図１２５に図示するように、コントローラ７２２を内蔵するソースドライバ回路（ＩＣ）１４を複数個、アレイ基板３０に実装する場合には、以下のように構成する。
【０６２５】
図１２５では、アレイ基板３０にマスターのソースドライバ回路（ＩＣ）１４ｍとスレーブのソースドライバ回路（ＩＣ）１４ｓが実装されている。実際には、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓは同一の構成である。マスターとなるかスレーブになるかは、ソースドライバ回路（ＩＣ）１４に入力されたｍ／ｓ信号により指定される。ｍ／ｓ＝１（ロジックＨ）のときは、ソースドライバ回路（ＩＣ）１４ｍがマスターとなり、ソースドライバ回路（ＩＣ）１４ｓがスレーブとなる。逆に、ｍ／ｓ＝０（ロジックＬ）のときは、ソースドライバ回路（ＩＣ）１４ｓがマスターとなり、ソースドライバ回路（ＩＣ）１４ｍがスレーブとなる。なお、ソースドライバ回路（ＩＣ）１４ごとにｍ／ｓ端子をＨまたはＬの電圧を印加できるときは、ｍ／ｓ信号線は必要がない。
【０６２６】
ＭＳＥＬ信号は、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓとを選択する信号である。ＭＳＥＬ＝１（ロジックＨ）のときは、ソースドライバ回路（ＩＣ）１４ｍが選択され、映像信号（ＤＡＴＡ）などがソースドライバ回路（ＩＣ）１４ｍに入力（ラッチ）される。逆に、ＭＳＥＬ＝０（ロジックＬ）のときは、ソースドライバ回路（ＩＣ）１４ｓが選択され、ソースドライバ回路（ＩＣ）１４ｓに映像信号（ＤＡＴＡ）などが入力（ラッチ）される。
【０６２７】
図１２５の構成では、ソースドライバ回路（ＩＣ）１４ｍに内蔵されたコントローラ７２２ｍが映像信号のＳＵＭ演算などを実施し、ｄｕｔｙ比を求め、ｄｕｔｙ比にもとづくゲートドライバ回路１２ｂのスタート信号（ＳＴ２）、クロック（ＣＬＫ２）、イネーブル信号（ＥＮＢ２）などを発生させる。また、必要に応じて、基準電流の制御を実施する。また、ゲートドライバ回路１２ａのスタート信号（ＳＴ１）、クロック（ＣＬＫ１）、イネーブル信号（ＥＮＢ１）などを発生させる。
【０６２８】
図１２５では、ソースドライバ回路（ＩＣ）１４ｍ内のコントローラ７２２ｍが動作する。一方、ソースドライバ回路（ＩＣ）１４ｓ内のコントローラ７２２ｓはｍ／ｓ信号により動作を停止させられている。他の構成および動作などは、本発明の他の実施例で説明しているので説明を省略する。
【０６２９】
図１２６はソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの内部動作の説明図である。ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの回路構成は同一であるが、説明を容易にするため、動作の差異がある箇所のブロックを太線で示している。また、説明を容易にするため、特に説明が必要な箇所のみ説明をする。他の箇所は本明細書の他の箇所で説明した内容と同一または類似である。したがって、説明を省略する。たとえば、本発明のｄｕｔｙ比制御などが適用される。つまり、以上および以下に説明する内容は本発明の明細書で記載された事項が適用される。また、相互に組み合わされて実施される。また、類似の動作を行う。
【０６３０】
図１２６において、ソースドライバ回路（ＩＣ）１４ｍは、全データＳＵＭ回路で映像信号（ＤＡＴＡ）の加算を行う。あるいは、以前に説明したようにＳＵＭに対応する処理を実施する。一方、ソースドライバ回路（ＩＣ）１４ｓの全データＳＵＭ回路は、クロックが停止され、動作しない状態に制御される。したがって、ソースドライバ回路（ＩＣ）１４ｓの全ＳＵＭ回路では消費電力は発生しない。
【０６３１】
以前に説明したように、ＳＵＭデータよりｄｕｔｙ比演算回路でｄｕｔｙ比が求められる。また、ｄｕｔｙ比などから、ゲートドライバ回路１２ｂの制御信号が発生される。この制御信号（ＣＬＫ２、ＥＮＢ２、ＳＴ２）は、ゲートドライバ回路１２ｂに印加される。
【０６３２】
また、ソースドライバ回路（ＩＣ）１４ｍではＨＤ、ＶＤよりゲートドライバ１２ａの制御信号（ＣＬＫ１、ＥＮＢ１、ＳＴ１）が発生される。この制御信号は、ゲートドライバ回路１２ａに印加される。
【０６３３】
ソースドライバ回路（ＩＣ）１４ｍは、映像信号ＤＡＴＡの１〜１６０ＲＧＢ分をラッチする。なお、表示領域６４の画素数は横方向３２０とし、縦方向を３２０として説明する。また、ソースドライバ回路（ＩＣ）１４ｓは、映像信号ＤＡＴＡの１６１〜３２０ＲＧＢ分をラッチする。以下のガンマ処理などの動作あるい制御は、出力端子９３が１〜１６０と、端子１６１〜３２０と異なるだけでソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓとで同一である。ラッチした映像信号をＲＧＢデコード回路でデコードしてＲＧＢ各８ビットの映像データに変換する。デコードされた映像データは、ガンマ処理回路で通常２．０〜３．０乗のガンマ処理がなされる。また、コントラスト／ブライトネス処理が実施され、最後にＦＲＣ（フレーム  レート  コントロール）が実施されて端子９３より出力される。
【０６３４】
以上のように図１２６の実施例では、ソースドライバ回路（ＩＣ）１４ｍがメイン動作となり、ソースドライバ回路（ＩＣ）１４ｍがゲートドライバ回路１２ａ、１２ｂの制御信号を発生させる。ソースドライバ回路（ＩＣ）１４ｓは端子９３の１６１〜３２０の対応する映像信号処理のみを実施する。図１２６などでは、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓでは同一回路構成である。動作は、ｍ／ｓ端子とＭＳＥＬ端子のロジック入力で変更あるいは設定される。
【０６３５】
図１２７も図１２６と同様にソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの内部動作の説明図である。先の３１３の実施例と異なる点は、ソースドライバ回路（ＩＣ）１４ｓでゲートドライバ回路１２ａとゲートドライバ回路１２ｂの制御信号を発生する点である。他の点は先の実施例と同様である。
【０６３６】
ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの回路構成は同一であるが、説明を容易にするため、動作の差異がある箇所のブロックを太線で示している。図１２７において、ソースドライバ回路（ＩＣ）１４ｓは、全データＳＵＭ回路で映像信号（ＤＡＴＡ）の加算を行う。あるいは、以前に説明したようにＳＵＭに対応する処理を実施する。一方、ソースドライバ回路（ＩＣ）１４ｍの全データＳＵＭ回路は、クロックが停止され、動作しない状態に制御される。したがって、ソースドライバ回路（ＩＣ）１４ｍの全ＳＵＭ回路では消費電力は発生しない。もちろん、消費電力などが問題なければソースドライバ回路（ＩＣ）１４ｍの全データＳＵＭブロックなどを動作させてもよいことは言うまでもない。
【０６３７】
以前に説明したように、ＳＵＭデータよりｄｕｔｙ比演算回路でｄｕｔｙ比が求められる。また、ｄｕｔｙ比などから、ゲートドライバ回路１２ｂの制御信号が発生される。この制御信号（ＣＬＫ２、ＥＮＢ２、ＳＴ２）は、ゲートドライバ回路１２ｂに印加される。
【０６３８】
また、ソースドライバ回路（ＩＣ）１４ｓではＨＤ、ＶＤよりゲートドライバ１２ａの制御信号（ＣＬＫ１、ＥＮＢ１、ＳＴ１）が発生される。この制御信号は、ゲートドライバ回路１２ａに印加される。
【０６３９】
ソースドライバ回路（ＩＣ）１４ｓは、映像信号ＤＡＴＡの１６１〜３２０ＲＧＢ分をラッチする。なお、表示領域６４の画素数は横方向３２０とし、縦方向を３２０として説明する。また、ソースドライバ回路（ＩＣ）１４ｓは、映像信号ＤＡＴＡの１６１〜３２０ＲＧＢ分をラッチする。
【０６４０】
以上のように図１２７の実施例では、ソースドライバ回路（ＩＣ）１４ｓがメイン動作となり、ソースドライバ回路（ＩＣ）１４ｓがゲートドライバ回路１２ａ、１２ｂの制御信号を発生させる。ソースドライバ回路（ＩＣ）１４ｍは端子９３の１〜１６０の対応する映像信号処理のみを実施する。
【０６４１】
図１２８も図１２５と同様に、アレイ基板３０にマスターのソースドライバ回路（ＩＣ）１４ｍとスレーブのソースドライバ回路（ＩＣ）１４ｓが実装されている。図１２５と図１２８との差異は、図１２８では、ソースドライバ回路（ＩＣ）１４ｍがゲートドライバ１２ａの制御信号（ＳＴ１、ＥＮＢ１、ＣＬＫ１）を発生させる。また、ソースドライバ回路（ＩＣ）１４ｓがゲートドライバ１２ｂの制御信号（ＳＴ２、ＥＮＢ２、ＣＬＫ２）を発生させる点である。
【０６４２】
実際には、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓは同一の構成である。マスターとなるかスレーブになるかは、ソースドライバ回路（ＩＣ）１４に入力されたｍ／ｓ信号により指定される。ｍ／ｓ＝１（ロジックＨ）のときは、ソースドライバ回路（ＩＣ）１４ｍがマスターとなり、ソースドライバ回路（ＩＣ）１４ｓがスレーブとなる。逆に、ｍ／ｓ＝０（ロジックＬ）のときは、ソースドライバ回路（ＩＣ）１４ｓがマスターとなり、ソースドライバ回路（ＩＣ）１４ｍがスレーブとなる。なお、ソースドライバ回路（ＩＣ）１４ごとにｍ／ｓ端子をＨまたはＬの電圧を印加できるときは、ｍ／ｓ信号線は必要がない。図１２９のブロック図は、図１２８を図１２６と同様に回路ブロックで記載したものである。
【０６４３】
図１２９の構成でも図１２６などと同様に、ソースドライバ回路（ＩＣ）１４ｓに内蔵されたコントローラ７２２ｓが映像信号のＳＵＭ演算などを実施し、ｄｕｔｙ比を求め、ｄｕｔｙ比にもとづくゲートドライバ回路１２ｂのスタート信号（ＳＴ２）、クロック（ＣＬＫ２）、イネーブル信号（ＥＮＢ２）などを発生させる。また、必要に応じて、基準電流の制御を実施する。ソースドライバ回路（ＩＣ）１４ｍは、ゲートドライバ回路１２ａのスタート信号（ＳＴ１）、クロック（ＣＬＫ１）、イネーブル信号（ＥＮＢ１）などを発生させる。
【０６４４】
図１２９では、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓ内のコントローラ７２２ｍおよび７２２ｓが動作する。他の構成および動作などは、本発明の他の実施例で説明しているので説明を省略する。
【０６４５】
図１２９はソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの内部動作の説明図である。ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの回路構成は同一であるが、説明を容易にするため、動作の差異がある箇所のブロックを太線で示している。
【０６４６】
図１２９において、ソースドライバ回路（ＩＣ）１４ｓは、全データＳＵＭ回路で映像信号（ＤＡＴＡ）の加算を行う。あるいは、以前に説明したようにＳＵＭに対応する処理を実施する。以前に説明したように、ＳＵＭデータよりｄｕｔｙ比演算回路でｄｕｔｙ比が求められる。また、ｄｕｔｙ比などから、ゲートドライバ回路１２ｂの制御信号が発生される。この制御信号（ＣＬＫ２、ＥＮＢ２、ＳＴ２）は、ゲートドライバ回路１２ｂに印加される。
【０６４７】
また、ソースドライバ回路（ＩＣ）１４ｍではＨＤ、ＶＤよりゲートドライバ１２ａの制御信号（ＣＬＫ１、ＥＮＢ１、ＳＴ１）が発生される。この制御信号は、ゲートドライバ回路１２ａに印加される。
【０６４８】
ソースドライバ回路（ＩＣ）１４ｍは、映像信号ＤＡＴＡの１〜１６０ＲＧＢ分をラッチする。なお、表示領域６４の画素数は横方向３２０とし、縦方向を３２０として説明する。また、ソースドライバ回路（ＩＣ）１４ｓは、映像信号ＤＡＴＡの１６１〜３２０ＲＧＢ分をラッチする。以下のガンマ処理などの動作あるい制御は、出力端子９３が１〜１６０と、端子１６１〜３２０と異なるだけでソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓとで同一である。ラッチした映像信号をＲＧＢデコード回路でデコードしてＲＧＢ各８ビットの映像データに変換する。デコードされた映像データは、ガンマ処理回路で通常２．０〜３．０乗のガンマ処理がなされる。また、コントラスト／ブライトネス処理が実施され、最後にＦＲＣ（フレーム  レート  コントロール）が実施されて端子９３より出力される。
【０６４９】
以上のように図１２９の実施例では、ソースドライバ回路（ＩＣ）１４ｍがゲートドライバ回路１２ａの制御信号を発生させる。また、ソースドライバ回路（ＩＣ）１４ｓがゲートドライバ回路１２ｂの制御信号を発生させる。各ソースドライバ回路（ＩＣ）１４の動作は、ｍ／ｓ端子とＭＳＥＬ端子のロジック入力で変更あるいは設定される。
【０６５０】
図１２９の構成は、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓは同一構成のソースドライバ回路（ＩＣ）１４を使用した実施例であった。しかし、本発明はこれに限定されるものではない。図１３０はソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓで内部構成を異ならせた実施例である。図１３０の実施例では、ソースドライバ回路（ＩＣ）１４ｍに全データＳＵＭ回路、ｄｕｔｙ比演算回路などを削除している。また、ソースドライバ回路（ＩＣ）１４ｓからゲートドライバ回路１２ａのタイミング信号発生回路を削除している。
【０６５１】
ソースドライバ回路（ＩＣ）１４ｓは、内蔵されたコントローラ７２２ｓが映像信号のＳＵＭ演算などを実施し、ｄｕｔｙ比を求め、ｄｕｔｙ比にもとづくゲートドライバ回路１２ｂのスタート信号（ＳＴ２）、クロック（ＣＬＫ２）、イネーブル信号（ＥＮＢ２）などを発生させる。また、必要に応じて、基準電流の制御を実施する。ソースドライバ回路（ＩＣ）１４ｍは、ゲートドライバ回路１２ａのスタート信号（ＳＴ１）、クロック（ＣＬＫ１）、イネーブル信号（ＥＮＢ１）などを発生させる。他の構成および動作は以前に説明した構成あるいは方式と同様であるので説明を省略する。  図１２９の構成でも図１２６などと同様に、ソースドライバ回路（ＩＣ）１４ｓに内蔵されたコントローラ７２２ｓが映像信号のＳＵＭ演算などを実施し、ｄｕｔｙ比を求め、ｄｕｔｙ比にもとづくゲートドライバ回路１２ｂのスタート信号（ＳＴ２）、クロック（ＣＬＫ２）、イネーブル信号（ＥＮＢ２）などを発生させる。また、必要に応じて、基準電流の制御を実施する。ソースドライバ回路（ＩＣ）１４ｍは、ゲートドライバ回路１２ａのスタート信号（ＳＴ１）、クロック（ＣＬＫ１）、イネーブル信号（ＥＮＢ１）などを発生させる。
【０６５２】
図１２９では、ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓ内のコントローラ７２２ｍおよび７２２ｓが動作する。他の構成および動作などは、本発明の他の実施例で説明しているので説明を省略する。
【０６５３】
図１２９はソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの内部動作の説明図である。ソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓの回路構成は同一であるが、説明を容易にするため、動作の差異がある箇所のブロックを太線で示している。
【０６５４】
図１２９において、ソースドライバ回路（ＩＣ）１４ｓは、全データＳＵＭ回路で映像信号（ＤＡＴＡ）の加算を行う。あるいは、以前に説明したようにＳＵＭに対応する処理を実施する。以前に説明したように、ＳＵＭデータよりｄｕｔｙ比演算回路でｄｕｔｙ比が求められる。また、ｄｕｔｙ比などから、ゲートドライバ回路１２ｂの制御信号が発生される。この制御信号（ＣＬＫ２、ＥＮＢ２、ＳＴ２）は、ゲートドライバ回路１２ｂに印加される。
【０６５５】
また、ソースドライバ回路（ＩＣ）１４ｍではＨＤ、ＶＤよりゲートドライバ１２ａの制御信号（ＣＬＫ１、ＥＮＢ１、ＳＴ１）が発生される。この制御信号は、ゲートドライバ回路１２ａに印加される。
【０６５６】
ソースドライバ回路（ＩＣ）１４ｍは、映像信号ＤＡＴＡの１〜１６０ＲＧＢ分をラッチする。なお、表示領域６４の画素数は横方向３２０とし、縦方向を３２０として説明する。また、ソースドライバ回路（ＩＣ）１４ｓは、映像信号ＤＡＴＡの１６１〜３２０ＲＧＢ分をラッチする。以下のガンマ処理などの動作あるい制御は、出力端子９３が１〜１６０と、端子１６１〜３２０と異なるだけでソースドライバ回路（ＩＣ）１４ｍとソースドライバ回路（ＩＣ）１４ｓとで同一である。ラッチした映像信号をＲＧＢデコード回路でデコードしてＲＧＢ各８ビットの映像データに変換する。デコードされた映像データは、ガンマ処理回路で通常２．０〜３．０乗のガンマ処理がなされる。また、コントラスト／ブライトネス処理が実施され、最後にＦＲＣ（フレーム  レート  コントロール）が実施されて端子９３より出力される。
【０６５７】
以上のように図１２９の実施例では、ソースドライバ回路（ＩＣ）１４ｍがゲートドライバ回路１２ａの制御信号を発生させる。また、ソースドライバ回路（ＩＣ）１４ｓがゲートドライバ回路１２ｂの制御信号を発生させる。各ソースドライバ回路（ＩＣ）１４の動作は、ｍ／ｓ端子とＭＳＥＬ端子のロジック入力で変更あるいは設定される。
【０６５８】
以下、本発明のＥＬ表示パネルまたはＥＬ表示装置もしくはその駆動方法などを用いた装置などについて説明をする。以下の装置は、以前に説明した本発明の装置または方法を実施する。図５３は情報端末装置の一例としての携帯電話の平面図である。筐体１３３３にアンテナ１３３１、テンキー１３３２などが取り付けられている。１３３２などが表示色切換キーあるいは電源オンオフ、フレームレート切り換えキーである。
【０６５９】
キー１３３２を１度押さえると表示色は８色モードに、つづいて同一キー１３３２を押さえると表示色は４０９６色モード、さらにキー１３３２を押さえると表示色は２６万色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。
【０６６０】
図５４は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また一部拡大あるいは縮小した箇所が存在し、また、省略した箇所もある。たとえば、図５４において、接眼カバーを省略している。以上のことは他の図面においても該当する。
【０６６１】
ボデー１３３３の裏面は暗色あるいは黒色にされている。これは、ＥＬ表示パネル（表示装置）１３３４から出射した迷光がボデー１３３３の内面で乱反射し表示コントラストの低下を防止するためである。また、表示パネルの光出射側には位相板（λ／４板など）３８、偏光板３９などが配置されている。このことは図３、図４でも説明している。
【０６６２】
接眼リング１３４１には拡大レンズ１３４２が取り付けられている。観察者は接眼リング１３４１をボデー１３３３内での挿入位置を可変して、表示パネル１３３４の表示画面６４にピントがあうように調整する。
【０６６３】
また、必要に応じて表示パネル１３３４の光出射側に正レンズ１３４３を配置すれば、拡大レンズ１３４２に入射する主光線を収束させることができる。そのため、拡大レンズのレンズ径を小さくすることができ、ビューファインダを小型化することができる。
【０６６４】
図５５はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部１３５２とビデオかメラ本体１３３３と具備し、撮影レンズ部１３５２とビューファインダ部１３３３とは背中合わせとなっている。また、ビューファインダ（図５４も参照）１３３３には接眼カバーが取り付けられている。観察者（ユーザー）はこの接眼カバー部から表示パネル１３３４の表示画面６４を観察する。
【０６６５】
本発明のＥＬ表示パネルは表示モニターとしても使用されている。表示部６４は支点１３５１で角度を自由に調整できる。表示部６４を使用しない時は、格納部１３５３に格納される。
【０６６６】
本実施の形態のＥＬ表示装置などはビデオカメラだけでなく、図５６に示すような電子カメラ、スチルカメラなどにも適用することができる。表示装置はカメラ本体１３６１に付属されたモニター６４として用いる。カメラ本体１３６１にはシャッタ１３６３の他、スイッチ１３５４が取り付けられている。
【０６６７】
本発明のＥＬ表示パネルは、３Ｄ（立体）表示装置にも採用できる。図５８は本発明の３Ｄ表示装置の説明図である。図５８に図示するように、２枚のＥＬ表示パネル（ＥＬ表示アレイ）３０ａ、３０ｂは対面して配置されている。また、表示パネル３０ａの画素電極１５ａと、表示パネル３０ｂの画素電極１５ｂとは対面する位置に配置されている。２枚のＥＬ表示パネルの間隔は隔離柱１４１１で保持されている。隔離柱１４１１は表示領域６４の周囲に配置され、リング状の形状をしている。ガラスなどの無機材料で構成されている。隔離柱１４１１（高さ）は圧膜技術、塗布技術、印刷技術などで形成または構成してもよい。また、アレイ基板３０をエッチング技術あるいは研磨技術を用いて表示領域６４などを掘り下げることにより形成してもよい。
【０６６８】
隔離柱１４１１は１ｍｍ以上８ｍｍ以下の厚みである。特に、隔離柱１４１１は３ｍｍ以上７ｍｍ以下の厚みにすることが好ましい（図６０のｄが該当する）。隔離柱１４１１は封止樹脂６３３２でパネル３０ａ、３０ｂに貼り付けられている。空間６３３３には必要に応じて乾燥剤が配置あるいは形成または構成される。
【０６６９】
なお、図５８では、表示パネル３０ａと３０ｂは２枚の基板で一体化されているように図示したがこれに限定するものではない。表示パネル３０ａと３０ｂはそれぞれアレイ基板と対向基板（封止基板）を有するように構成してもよい。つまり、独立した表示パネル３０ａと３０ｂを隔離柱１４１１などの隔離手段（一定間隔を保持する手段）を用いて配置してもよい。  
【０６７０】
表示パネル３０ａの画素電極１５ａと、表示パネル３０ｂの画素電極１５ｂとは、異なる画像あるいは同一の画像を表示する。画像はＡ方向から観察する。したがって、ＥＬ表示パネル３０ａは透過型である必要がある。画素電極１５ａを介して表示パネル３０ｂの画素電極１５ｂに表示される画像を観察する必要があるからである。表示パネル３０ｂのＥＬ素子１５の両電極は透過性を有する必要がある。液晶表示装置では画像表示にバックライトが必要である。したがって、透過型に構成することはできない。ＥＬ表示パネルは自己発光パネルであるので、表示画像を両面から見えるように構成することができる。つまり、Ａ側から表示パネル３０ａの画像を観察することができる。かつ、表示パネルはＡ側から表示パネル３０ｂの画像を観察できるように構成する必要がある。表示パネル３０ｂは透過型であっても、反射型であってもよい。
【０６７１】
表示パネル３０ｂは液晶表示パネルで構成してもよい。その場合は、図５８に図示するようにバックライト１４１４を配置し、表示パネル３０ｂの画像がＡ側から観察できるように構成する。表示パネル３０ａと３０ｂの画面サイズは一致されることが好ましいが、これに限定するものではない。一方の表示パネル３０の画面サイズを大小させてもよい。
【０６７２】
表示パネル３０ａと３０ｂに映像信号を供給する映像処理回路は共通にすれば低コスト化が望める。また、表示パネル３０ａと３０ｂの表示画像の明るさうち、一方の明るさを他方の明るさに対して変化ありは変更できるように構成することが好ましい。
【０６７３】
表示パネル３０ａの表示画像６４ａは、表示パネル３０ｂの表示画層６４ｂよりも明るく（輝度を高く）表示させる。表示画像６４ａと表示画像６４ｂとの輝度差を発生させることにより、Ａ側から見た画像が立体的に見える。輝度差は、１０％以上８０％以下にするとよい。特に、２０％以上６０％以下にするとよい。
【０６７４】
図５９は、２つの表示パネル３０の画像表示状態の説明図である。コントローラＩＣ（回路）は表示パネル３０ａのソースドライバ回路（ＩＣ）１４ａなどと、表示パネル３０ｂのソースドライバ回路（ＩＣ）１４ｂなどを制御して画像を制御し、表示画像６４ａと６４ｂとで３Ｄ表示を実現する。
【０６７５】
図６０は、透過型の自発光型表示パネル３０ａと、非発光型の液晶表示パネル１６５３とを組み合わせた実施例である。液晶表示パネル１６５３の背面にはバックライト１６５１が配置されている。バックライト１６５１と液晶表示パネル１６５３間には偏光板（偏光フィルム）３９ａが配置されており、液晶表示パネル１６５３の光出射面側にも偏光板（偏光フィルム）３９ｂが配置されている。液晶表示パネル１６５３はノーマリホワイトモードであり、偏光板３９ａと偏光板３９ｂの偏光軸は直交している。液晶表示パネル１６５３、バックライト１６５１、ＥＬ表示パネル３０ａは保持具（筐体）１６５２に一体となるように取り付けられている。したがって、液晶表示パネル１６５３の画像表示位置と、ＥＬ表示パネル３０ａの画像表示位置間距離ｄは精度よく一定に保たれている。
【０６７６】
なお、ここでいう直交とは、液晶表示パネルの液晶層に電圧が印加されていない時、偏光板３９ａに入射した光が、液晶表示パネル１６５３を透過し、偏光板３９ｂに入射した際に、偏光板３９ｂで吸収されて、偏光板３９ｂから透過しない状態（最も光を透過しない状態）に構成または配置することを意味する。
【０６７７】
一方、ＥＬ表示パネル３０ａと液晶表示パネル１６５１間には、円偏光板１６５４ａが配置されている。円偏光板１６５４はλ／４板（λ／４フィルム）３８と偏光板（偏光フィルム）３９から構成される。ＥＬ表示パネル３０ａの光出射面にも、円偏光板１６５４ｂが配置されている。円偏光板１６５４ａの偏光板３９ｃの偏光軸と、円偏光板１６５４ｂの偏光板３９ｄの偏光軸とは、直交するように配置されている。
【０６７８】
なお、ここでいう直交とは、偏光板３９ｃに入射した直線偏光が、λ／４板（λ／４フィルム）３８ｃで円偏光に変換され、ＥＬ表示パネル３０ａを透過し、円偏光板３８ｄで先の直線偏光と９０度位相が異なる直線偏光に変換され、偏光板３９ｄを透過する状態（最も光を透過する状態）に構成または配置することを意味する。
【０６７９】
以上の関係を図６１に図示している。図６１の偏光板３９上に示す矢印は、偏光軸を示している。バックライト１６５１からの光は、偏光板３９ａに入射し、直線偏光に変換される。直線偏光は、液晶表示パネル１６５３に入射し、液晶表示パネル１６５３は直線偏光を印加される映像信号に応じて変調する。変調された直線偏光は、変調の割合に応じて偏光板３９ｂで吸収または透過する。偏光板３９ｂを透過する直線偏光は、偏光板３９ａを透過する直線偏光を９０度位相が回転している。
【０６８０】
偏光板３９ｂを透過した直線偏光は、そのまま、偏光板３９ｃを透過する（一部減衰する）。偏光板３９ｃに入射した直線偏光が、λ／４板（λ／４フィルム）３８ｃで円偏光に変換され、ＥＬ表示パネル３０ａ透過し、円偏光板３８ｄで先の直線偏光と９０度位相が異なる直線偏光に変換され、偏光板３９ｄを透過する。したがって、液晶表示パネル１６５３の表示画像は、ＥＬ表示パネル３０ａを透過して、観察することができる。もちろん、ＥＬ表示パネル３０ａは自己発光であるから、円偏光板１６５４ｂを介して、ＥＬ表示パネルの表示画像も観察することができる。以上の構成により、図４６で説明したように、Ａ側から見た画像が立体的に見える。
【０６８１】
図６２は、外光の抑制を説明する説明図である。外光ＢはＥＬ表示パネル３０ａ側から入射する。外光Ｂは  偏光板３９ｄに入射し、直線偏光となる。この直線偏光は、λ／４板（λ／４フィルム）３８ｄで円偏光に変換され、ＥＬ表示パネル３０ａに入射する。外光は、主としてカソード電極３０で反射される。反射された光Ｃは、再び、λ／４板（λ／４フィルム）３８ｄに入射する。入射した反射光Ｃは、λ／４板（λ／４フィルム）３８ｄで直線偏光に変換される。この直線偏光は、外光Ｂが偏光板３９ｄを透過した直線偏光と９０度位相が異なっている。したがって、光Ｃは偏光板３９ｄで吸収される。そのため、本発明は、外光Ｂの影響を受けず、良好なコントラスト表示を実現できる。
【０６８２】
図６０などにおいて、表示パネル３０ａはＥＬ表示パネルとして説明したが、表示パネル３０ａは、自己発光表示パネルであり、光透過性を有するものであればいずれの表示パネルであればよいことは言うまでもない。また、１６５３は、液晶表示パネルに限定するものではなく、画像を表示する表示パネル（有機および無機ＥＬ表示パネル、ＳＥＤ、ＦＥＤなど）であればいずれでもよい。
【０６８３】
なお、図６０、図６１、図６２などにおいて、液晶表示パネル１６５３とＥＬ表示パネル（自己発光パネル）３０ａとの位置関係は入れ替えてもよい。たとえば、図６０において、液晶表示パネル１６５３および偏光板３９などをＥＬ表示パネル（自己発光パネル）３０ａおよび円偏光板１６５４を入れ替えてもよい。また、自己発光パネル３０ａは本発明の駆動方式、構造、構成などを採用することにより、より良好な３Ｄ（立体）表示を実現できる。
【０６８４】
以上は表示パネルの表示領域が比較的小型の場合であるが、３０インチ以上と大型となると表示画面６４がたわみやすい。その対策のため、本発明では図５７に示すように表示パネルに外枠１３７１をつけ、外枠１３７１をつりさげられるように固定部材１３７４で取り付けている。この固定部材１３７４を用いて、壁などに取り付ける。
【０６８５】
しかし、表示パネルの画面サイズが大きくなると重量も重たくなる。そのため、表示パネルの下側に脚取り付け部１３７３を配置し、複数の脚１３７２で表示パネルの重量を保持できるようにしている。
【０６８６】
脚１３７２はＡに示すように左右に移動でき、また、脚１３７２はＢに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。
【０６８７】
図５７のテレビでは、画面の表面を保護フィルム（保護板でもよい）で被覆している。これは、表示パネルの表面に物体があたって破損することを防止することが１つの目的である。保護フィルムの表面にはＡＩＲコートが形成されており、また、表面をエンボス加工することにより表示パネルに外の状況（外光）が写り込むことを抑制している。
【０６８８】
保護フィルムと表示パネル間にビーズなどを散布することにより、一定の空間が配置されるように構成されている。また、保護フィルムの裏面に微細な凸部を形成し、この凸部で表示パネルと保護フィルム間に空間を保持させる。このように空間を保持することにより保護フィルムからの衝撃が表示パネルに伝達することを抑制する。
【０６８９】
また、保護フィルムと表示パネル間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。
【０６９０】
保護フィルムをしては、ポリカーボネートフィルム（板）、ポリプロピレンフィルム（板）、アクリルフィルム（板）、ポリエステルフィルム（板）、ＰＶＡフィルム（板）などが例示される。その他エンジニアリング樹脂フィルム（ＡＢＳなど）を用いることができることは言うまでもない。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面をエポキシ樹脂、フェノール樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。
【０６９１】
また、保護フィルムあるいはコーティング材料の表面をフッ素コートすることも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。
【０６９２】
以上の実施例は、本発明の表示パネルなどを表示装置として用いるものであった。しかし、本発明はこれに限定するものではない。図６４は、情報発生装置として用いるものである。図１１などで説明したように、ゲートドライバ回路１２に入力する信号（特にＳＴ信号）により、非点灯領域６２と点灯領域６３を発生することができる。点灯領域６３は該当画素１６のＥＬ素子１５が発光している領域である。つまり、ゲート信号線１７ｂにオン電圧が印加され、図１の画素構成では、トランジスタ１１ｄがオン状態となっている領域である。非点灯領域６２は該当画素１６のＥＬ素子１５に電流が流れていない領域である。つまり、ゲート信号線１７ｂにオフ電圧が印加され、図１の画素構成では、トランジスタ１１ｄがオフ状態となっている領域である。
【０６９３】
ソースドライバ回路（ＩＣ）１４から表示領域６４に白ラスター表示の信号が印加されているとする。ゲートドライバ１２ｂを制御することにより、表示領域６４にストライプ状（画素行単位で点灯、非点灯制御されるため）に点灯領域６３と非点灯領域６２を発生させることができる。図６４に図示するように、ゲートドライバ回路１２ｂの制御によりバーコード表示を実現できる。
【０６９４】
ゲートドライバ回路１２ａのＳＴ１端子には、１フレームに１回のスタートパルスが印加される。ゲートドライバ回路１２ｂのＳＴ２端子には、バーコード表示に対応させてスタートパルスが印加される。通常の印刷物のバーコードと異なる点は、表示領域６４の各バーコード表示位置が水平走査信号に同期して移動する点である。
【０６９５】
したがって、図６３に図示するように、ＥＬ表示パネルの表示領域６４に、１画素行の点灯状態を検出できるホトセンサ１３９１を配置または形成すれば、ホトセンサ１３９１を固定した状態で、１／（１秒間のフレーム数・画素行数）のレートでバーコードの表示状態を検出できる。ホトセンサ１３９１で検出したデータはデコーダ（バーコード解読器）１３９２により電気信号に変換され解読されて情報になる。ＥＬ表示パネルは応答性が速いため、高速の情報を表示することができる。
【０６９６】
本発明の実施例で説明した表示装置あるいは駆動方法あるいは制御方法あるいは方式などの技術的思想は、ビデオカメラ、プロジェクター、立体（３Ｄ）テレビ、プロジェクションテレビ、フィールドエミッションディスプレイ（ＦＥＤ）、ＳＥＤ（キャノンと東芝が開発したディスプレイ）、ＰＤＰ（プラズマディスプレイパネル）などに適用できる。
【０６９７】
また、ビューファインダ、携帯電話のメインモニターおよびサブモニターあるいは時計表示部、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラ、衛星テレビ、衛星モバイルテレビおよびそのモニターにも適用できる。
【０６９８】
また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、デジタルスチルカメラ、電子スチルカメラにも適用できる。
【０６９９】
また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およびその表示装置などにも適用できる。また、バーコードなどの情報の発生機器にも適用することができる。これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。
【０７００】
本発明は、炊飯器などの家庭電器機器の表示モニター、カーオーディオの表示部、車のスピードメーター、ひげそりの表示部、ポケットゲーム機器およびそのモニター、電話器の番号、工場の計測器のインジケーターなどの表示モニター、電車の行き先表示モニター、ネオン表示装置の置き換え、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置、天井灯、窓ガラス、車のヘッドライトなどの照明装置などにも適用あるいは応用展開できることは言うまでもない。照明装置は色温度を可変できるように構成することが好ましい。これは、ＲＧＢの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更できる。
【０７０１】
また、広告あるいはポスターなどの表示装置、ＲＧＢの信号器、警報表示灯などにも応用できる。これらの技術的思想などは、一部あるいは全部を問わず相互に組み合わせることができる。
【０７０２】
また、スキャナの光源としても本発明の自己発光素子もしくは表示装置あるいは有機ＥＬ表示パネルは有効である。ＲＧＢのドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、本発明の表示装置から出力される光を単一波長あるいは狭帯域の波長がでるように構成し、レーザー表示装置またはその応用として用いても良いことは言うまでもない。狭帯域化は、干渉効果あるいは光学フィルタなどを用いることにより実現できる。
【０７０３】
なお、本発明は上記各実施形態に限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で種々な変形・変更が可能である。また、各実施形態は可能な限り適宜組み合わせて実施されてもよく、その場合は、その組み合わせによる特徴ある効果が得られる。
【産業上の利用可能性】
【０７０４】
本発明のソースドライバ回路は、基準電流の発生回路を有し、また、ゲートドライバ回路を制御することにより、電流制御、輝度制御を実現する。また、画素は、複数あるいは単独の駆動用トランジスタを有し、ＥＬ素子１５に流れる電流バラツキが発生しないように駆動する。また、各端子に接続する単位トランジスタ群を変化させる。したがって、トランジスタのしきい値ばらつきによる表示むらの発生を抑制することが可能となる。駆動用トランジスタ素子の温度依存性も補償する。また、ｄｕｔｙ比制御などによりダイナミックレンジが広い画像表示を実現できる。
【０７０５】
本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【０７０６】
本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない。また、小型軽量化できるので、資源を消費しない。したがって、地球環境、宇宙環境に優しいことになる。
【０７０７】
本発明にかかるＥＬ表示装置は、上記効果を有し、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いたＥＬ表示パネル（表示装置）などの自発光表示パネル、また、これらの表示パネルなどの駆動回路（ＩＣなど）および駆動方法等として有用である。
【図面の簡単な説明】
【０７０８】
【図１】本発明の表示パネルの画素の構成図である。
【図２】従来の表示パネルの画素の構成図である。
【図３】本発明の表示パネルの構成図である。
【図４】本発明の表示パネルの構成図である。
【図５】本発明の表示パネルの構成図である。
【図６】本発明の表示パネルの構成図である。
【図７】本発明の表示パネルの構成図である。
【図８】本発明の表示パネルの駆動方法の説明図である。
【図９】本発明の表示パネルの駆動方法の説明図である。
【図１０】本発明の表示パネルの駆動方法の説明図である。
【図１１】本発明の表示パネルの構成図である。
【図１２】本発明の表示パネルの構成図である。
【図１３】本発明の表示パネルの駆動方法の説明図である。
【図１４】本発明の表示パネルの駆動方法の説明図である。
【図１５】本発明の表示パネルの駆動方法の説明図である。
【図１６】本発明の表示パネルの画素の構成図である。
【図１７】本発明の表示パネルの画素の構成図である。
【図１８】本発明の表示パネルの画素の構成図である。
【図１９】本発明の表示パネルの画素の構成図である。
【図２０】本発明の表示パネルの駆動方法の説明図である。
【図２１】本発明の表示パネルの駆動方法の説明図である。
【図２２】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図２３】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図２４】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図２５】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図２６】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図２７】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図２８】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図２９】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図３０】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図３１】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図３２】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図３３】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図３４】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図３５】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図３６】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図３７】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図３８】本発明の表示パネルの駆動方法の説明図である。
【図３９】本発明の表示パネルの駆動方法の説明図である。
【図４０】本発明の表示パネルの駆動方法の説明図である。
【図４１】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図４２】本発明の表示パネルの駆動方法の説明図である。
【図４３】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図４４】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図４５】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図４６】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図４７】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図４８】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図４９】本発明のソースドライバ回路（ＩＣ）の構成図である。
【図５０】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図５１】本発明の表示パネルの駆動方法の説明図である。
【図５２】本発明の表示パネルの駆動方法の説明図である。
【図５３】本発明の表示装置の構成図である。
【図５４】本発明の表示装置の構成図である。
【図５５】本発明の表示装置の構成図である。
【図５６】本発明の表示装置の構成図である。
【図５７】本発明の表示装置の構成図である。
【図５８】本発明の表示装置の構成図である。
【図５９】本発明の表示装置の構成図である。
【図６０】本発明の表示装置の構成図である。
【図６１】本発明の表示装置の構成図である。
【図６２】本発明の表示装置の構成図である。
【図６３】本発明の表示装置の構成図である。
【図６４】本発明の表示装置の説明図である。
【図６５】本発明の表示装置のブロック図である。
【図６６】本発明の表示装置のブロック図である。
【図６７】本発明のソースドライバ回路（ＩＣ）のブロック図である。
【図６８】本発明の表示パネルの駆動方法の説明図である。
【図６９】本発明の表示パネルの駆動方法の説明図である。
【図７０】本発明の表示パネルの駆動方法の説明図である。
【図７１】本発明の表示パネルの駆動方法の説明図である。
【図７２】本発明の表示パネルの駆動方法の説明図である。
【図７３】本発明の表示パネルの駆動方法の説明図である。
【図７４】本発明の表示パネルの駆動方法の説明図である。
【図７５】本発明の表示パネルの駆動方法の説明図である。
【図７６】本発明の表示パネルの駆動方法の説明図である。
【図７７】本発明の表示パネルの駆動方法の説明図である。
【図７８】本発明の表示パネルの駆動方法の説明図である。
【図７９】本発明の表示パネルの駆動方法の説明図である。
【図８０】本発明の表示パネルの駆動方法の説明図である。
【図８１】本発明の表示パネルの駆動方法の説明図である。
【図８２】本発明の表示パネルの駆動方法の説明図である。
【図８３】本発明の表示パネルの駆動方法の説明図である。
【図８４】本発明の表示パネルの駆動方法の説明図である。
【図８５】本発明の表示パネルの駆動方法の説明図である。
【図８６】本発明の表示パネルの説明図である。
【図８７】本発明の表示パネルの駆動方法の説明図である。
【図８８】本発明の表示パネルの駆動方法の説明図である。
【図８９】本発明の表示パネルの駆動方法の説明図である。
【図９０】本発明の表示パネルの駆動方法の説明図である。
【図９１】本発明の表示パネルの駆動方法の説明図である。
【図９２】本発明の表示パネルの駆動方法の説明図である。
【図９３】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図９４】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図９５】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図９６】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図９７】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図９８】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図９９】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図１００】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図１０１】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図１０２】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図１０３】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図１０４】本発明のソースドライバ回路（ＩＣ）の説明図である。
【図１０５】本発明の表示パネルの駆動方法の説明図である。
【図１０６】本発明の表示パネルの駆動方法の説明図である。
【図１０７】本発明の表示パネルの駆動方法の説明図である。
【図１０８】本発明の表示パネルの駆動方法の説明図である。
【図１０９】本発明の表示パネルの駆動方法の説明図である。
【図１１０】本発明の表示パネルの駆動方法の説明図である。
【図１１１】本発明の表示パネルの駆動方法の説明図である。
【図１１２】本発明の表示パネルの駆動方法の説明図である。
【図１１３】本発明の表示パネルの駆動方法の説明図である。
【図１１４】本発明の表示パネルの駆動方法の説明図である。
【図１１５】本発明の表示パネルの駆動方法の説明図である。
【図１１６】本発明の表示パネルの駆動方法の説明図である。
【図１１７】本発明の表示パネルの駆動方法の説明図である。
【図１１８】本発明の表示パネルの駆動方法の説明図である。
【図１１９】本発明の表示パネルの駆動方法の説明図である。
【図１２０】本発明の表示パネルの駆動方法の説明図である。
【図１２１】本発明の表示パネルの駆動方法の説明図である。
【図１２２】本発明の表示パネルの駆動方法の説明図である。
【図１２３】本発明の表示パネルの駆動方法の説明図である。
【図１２４】本発明の表示パネルの駆動方法の説明図である。
【図１２５】本発明の表示パネルの説明図である。
【図１２６】本発明の表示パネルの説明図である。
【図１２７】本発明の表示パネルの説明図である。
【図１２８】本発明の表示パネルの説明図である。
【図１２９】本発明の表示パネルの説明図である。
【図１３０】本発明の表示パネルの説明図である。
【符号の説明】
【０７０９】
１１  ＴＦＴ（薄膜トランジスタ）
１２  ゲートドライバＩＣ（回路）
１４  ソースドライバ回路（ＩＣ）
１５  ＥＬ（素子）（発光素子）
１６  画素
１７  ゲート信号線
１８  ソース信号線
１９  蓄積容量（付加コンデンサ、付加容量）
２９  ＥＬ膜
３０  アレイ基板（自発光表示パネル）
３１  土手（リブ）
３２  層間絶縁膜
３４  コンタクト
３５  画素電極
３６  カソード電極
３７  乾燥剤
３８  λ／４板（λ／４フィルム、位相板、位相フィルム）
３９  偏光板
４０  封止フタ
４１  薄膜封止膜
６１  書き込み行
６２  非表示領域（非点灯領域、黒表示領域）
６３  表示領域（点灯領域、画像表示領域）
８１  シフトレジスタ回路
８２  バッファ回路
９１  電流保持回路
９２  ポリシリコン電流保持回路（内蔵電流保持回路）
９３  出力端子
２２１  スイッチ（オンオフ手段）
２２２  内部配線（出力配線）
２２３  ゲート配線
２２４  単位トランジスタ
２２８  トランジスタ
２３２  トランジスタ
２３１  オペアンプ
２５１  トランジスタ群
２９１  電子ボリウム
３３１  一致回路
３３２  カウンタ
３３３  ＡＮＤ回路
３３４  電流出力回路
３５１  ラッチ回路
３５２  セレクタ回路
３５３  プリチャージ回路
３７１  電圧階調回路
３８１  サンプルホールド回路（電圧保持手段）
３８２  ソース信号線端子
３９１  切り換え回路
８４１  単位トランジスタ（単位電流出力回路）
９１１  比較回路
１１２１  スイッチ回路（切り換え手段）
１１２２  デコーダ回路
１１２６  ＡＩ処理回路（ピーク電流抑制、ダイナミックレンジ拡大処理など）
１１２７  動画検出処理（ＩＤ処理）
１１２８  カラーマネージメント処理回路（色補償／補正、色温度補正回路）
１１２９  演算回路（ＭＰＵ、ＣＰＵ）
１１３１、１１３２  乗算器
１１３３  加算器
１１３４  総和回路（ＳＵＭ回路、データ処理回路、総電流演算回路）
１２８１  昇圧回路
１３３１  アンテナ
１３３２  キー
１３３３  筐体
１３３４  表示パネル
１３４１  接眼リング
１３４２  拡大レンズ（正レンズ）
１３４３  凸レンズ（正レンズ）
１３５１  支点（回転部）
１３５２  撮影レンズ（撮影手段）
１３５３  格納部
１３５４  スイッチ
１３６１  本体
１３６２  撮影部
１３６３  シャッタスイッチ
１３７１  取り付け枠
１３７２  脚
１３７３  取り付け台
１３７４  固定部
１３９１  ホトセンサ
１３９２  デコーダ（バーコード解読器）
１３９３  ＥＬ表示パネル（自発光表示パネル（装置））
１４１１  隔離柱（隔離壁（リング））
１４１２  封止樹脂（封止手段）
１４１３  空間
１４１４  バックライト
１５３１  出力選択回路
１６５１  バックライト
１６５２  保持具（筐体）
１６５３  液晶表示パネル（非発光表示パネル）
１６５４  円偏光板
２７０１  寄生容量
２７４１  ｄｕｔｙ比制御回路
２９６１  輝度計（照度計、明るさ測定手段）
２９７１  紫外線カット膜
３００１  スペーサ柱
３００２  空間
３０１１  乾燥材
３１１１  ヒューズＲＯＭ（ＥＥＰＲＯＭ）
３１２１  インバータ回路  
【図１】
2006276718.tif 000003
【図２】
2006276718.tif 000004
【図３】
2006276718.tif 000005
【図４】
2006276718.tif 000006
【図５】
2006276718.tif 000007
【図６】
2006276718.tif 000008
【図７】
2006276718.tif 000009
【図８】
2006276718.tif 000010
【図９】
2006276718.tif 000011
【図１０】
2006276718.tif 000012
【図１１】
2006276718.tif 000013
【図１２】
2006276718.tif 000014
【図１３】
2006276718.tif 000015
【図１４】
2006276718.tif 000016
【図１５】
2006276718.tif 000017
【図１６】
2006276718.tif 000018
【図１７】
2006276718.tif 000019
【図１８】
2006276718.tif 000020
【図１９】
2006276718.tif 000021
【図２０】
2006276718.tif 000022
【図２１】
2006276718.tif 000023
【図２２】
2006276718.tif 000024
【図２３】
2006276718.tif 000025
【図２４】
2006276718.tif 000026
【図２５】
2006276718.tif 000027
【図２６】
2006276718.tif 000028
【図２７】
2006276718.tif 000029
【図２８】
2006276718.tif 000030
【図２９】
2006276718.tif 000031
【図３０】
2006276718.tif 000032
【図３１】
2006276718.tif 000033
【図３２】
2006276718.tif 000034
【図３３】
2006276718.tif 000035
【図３４】
2006276718.tif 000036
【図３５】
2006276718.tif 000037
【図３６】
2006276718.tif 000038
【図３７】
2006276718.tif 000039
【図３８】
2006276718.tif 000040
【図３９】
2006276718.tif 000041
【図４０】
2006276718.tif 000042
【図４１】
2006276718.tif 000043
【図４２】
2006276718.tif 000044
【図４３】
2006276718.tif 000045
【図４４】
2006276718.tif 000046
【図４５】
2006276718.tif 000047
【図４６】
2006276718.tif 000048
【図４７】
2006276718.tif 000049
【図４８】
2006276718.tif 000050
【図４９】
2006276718.tif 000051
【図５０】
2006276718.tif 000052
【図５１】
2006276718.tif 000053
【図５２】
2006276718.tif 000054
【図５３】
2006276718.tif 000055
【図５４】
2006276718.tif 000056
【図５５】
2006276718.tif 000057
【図５６】
2006276718.tif 000058
【図５７】
2006276718.tif 000059
【図５８】
2006276718.tif 000060
【図５９】
2006276718.tif 000061
【図６０】
2006276718.tif 000062
【図６１】
2006276718.tif 000063
【図６２】
2006276718.tif 000064
【図６３】
2006276718.tif 000065
【図６４】
2006276718.tif 000066
【図６５】
2006276718.tif 000067
【図６６】
2006276718.tif 000068
【図６７】
2006276718.tif 000069
【図６８】
2006276718.tif 000070
【図６９】
2006276718.tif 000071
【図７０】
2006276718.tif 000072
【図７１】
2006276718.tif 000073
【図７２】
2006276718.tif 000074
【図７３】
2006276718.tif 000075
【図７４】
2006276718.tif 000076
【図７５】
2006276718.tif 000077
【図７６】
2006276718.tif 000078
【図７７】
2006276718.tif 000079
【図７８】
2006276718.tif 000080
【図７９】
2006276718.tif 000081
【図８０】
2006276718.tif 000082
【図８１】
2006276718.tif 000083
【図８２】
2006276718.tif 000084
【図８３】
2006276718.tif 000085
【図８４】
2006276718.tif 000086
【図８５】
2006276718.tif 000087
【図８６】
2006276718.tif 000088
【図８７】
2006276718.tif 000089
【図８８】
2006276718.tif 000090
【図８９】
2006276718.tif 000091
【図９０】
2006276718.tif 000092
【図９１】
2006276718.tif 000093
【図９２】
2006276718.tif 000094
【図９３】
2006276718.tif 000095
【図９４】
2006276718.tif 000096
【図９５】
2006276718.tif 000097
【図９６】
2006276718.tif 000098
【図９７】
2006276718.tif 000099
【図９８】
2006276718.tif 000100
【図９９】
2006276718.tif 000101
【図１００】
2006276718.tif 000102
【図１０１】
2006276718.tif 000103
【図１０２】
2006276718.tif 000104
【図１０３】
2006276718.tif 000105
【図１０４】
2006276718.tif 000106
【図１０５】
2006276718.tif 000107
【図１０６】
2006276718.tif 000108
【図１０７】
2006276718.tif 000109
【図１０８】
2006276718.tif 000110
【図１０９】
2006276718.tif 000111
【図１１０】
2006276718.tif 000112
【図１１１】
2006276718.tif 000113
【図１１２】
2006276718.tif 000114
【図１１３】
2006276718.tif 000115
【図１１４】
2006276718.tif 000116
【図１１５】
2006276718.tif 000117
【図１１６】
2006276718.tif 000118
【図１１７】
2006276718.tif 000119
【図１１８】
2006276718.tif 000120
【図１１９】
2006276718.tif 000121
【図１２０】
2006276718.tif 000122
【図１２１】
2006276718.tif 000123
【図１２２】
2006276718.tif 000124
【図１２３】
2006276718.tif 000125
【図１２４】
2006276718.tif 000126
【図１２５】
2006276718.tif 000127
【図１２６】
2006276718.tif 000128
【図１２７】
2006276718.tif 000129
【図１２８】
2006276718.tif 000130
【図１２９】
2006276718.tif 000131
【図１３０】
2006276718.tif 000132