(57)【要約】【課題】電界集中及び物理的なストレスにより配線及びビアプラグが損傷することを防止して、寿命が長く且つ信頼性が高い半導体装置を実現できるようにする。【解決手段】半導体基板の上に、下層配線１３が形成され、下層配線１３の上には、絶縁膜１０が形成されている。絶縁膜１０の上部に設けられた配線溝の底面には絶縁膜１０を貫通し下層配線１３を露出するビアホールが設けられている。配線溝の底面及び側面並びにビアホール１７ａの底面及び側面にはタンタルからなるバリア膜１５が形成されている。ビアホールの底面は下層配線１３と絶縁膜１０との界面よりも下側に設けられており、バリア膜１５は、ビアホールの側面の下層配線１３と絶縁膜１０との界面における膜厚Ｔ5が、ビアホールの底面における膜厚Ｔ4よりも厚い。【選択図】  図２
2006287086.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された下層配線と、
前記下層配線の上に形成された絶縁膜と、
前記絶縁膜を貫通し且つ前記下層配線に到達するビアホールと、
前記ビアホールの底面及び側面を覆う第１のバリア膜と、
前記第１のバリア膜に覆われた前記ビアホールを埋める金属膜とを備え、
前記第１のバリア膜は、前記ビアホールの下端部において前記ビアホールの側面を覆う部分の膜厚が、前記ビアホールの底面を覆う部分の膜厚よりも厚いことを特徴とする半導体装置。
【請求項２】
前記第１のバリア膜は、前記絶縁膜と前記下層配線との界面よりも下側の領域において前記ビアホールの側面を覆う部分の膜厚が、前記ビアホールの底面を覆う部分の膜厚よりも厚いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜の上部に設けられ且つ前記ビアホールの開口端が底面に位置する配線溝と、
前記配線溝の底面及び側面を覆う第２のバリア膜と、
前記第２のバリア膜に覆われた前記配線溝を埋める第２の金属膜とをさらに備えていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２のバリア膜は、前記配線溝の側面を覆う部分の膜厚が、前記配線溝の底面を覆う部分の膜厚よりも厚いことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１のバリア膜と前記第２のバリア膜とは、同一材料により一体に形成されており、且つ、前記第１の金属膜と前記第２の金属膜とは同一材料により一体に形成されていることを特徴とする請求項３又は４に記載の半導体装置。
【請求項６】
前記絶縁膜は、前記下層配線の上に形成された拡散防止絶縁膜と、
前記拡散防止絶縁膜の上に形成された低誘電率膜とを含み、
前記第１のバリア膜は、前記拡散防止絶縁膜と前記低誘電率膜との界面よりも下側の領域において前記ビアホールの側面を覆う部分の膜厚が、前記ビアホールの底面を覆う部分の膜厚よりも厚いことを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
半導体基板の上に形成された絶縁膜と、
前記絶縁膜に形成された配線溝と、
前記配線溝の底面及び側面を覆うバリア膜と、
前記バリア膜に覆われた前記配線溝を埋める金属膜とを備え、
前記バリア膜は、前記配線溝の側面を覆う部分の膜厚が、前記配線溝の底面を覆う部分の膜厚よりも厚いことを特徴とする半導体装置。
【請求項８】
半導体基板の上に形成された下層配線と、
前記下層配線の上に形成された絶縁膜と、
前記絶縁膜を貫通し且つ前記下層配線に到達するビアホールと、
前記ビアホールの底面及び側面を覆うバリア膜と、
前記バリア膜に覆われた前記ビアホールを埋める金属膜とを備え、
前記ビアホールの底面は、前記下層配線と前記絶縁膜との界面よりも下側に位置し、
前記ビアホールの底面を覆う前記バリア膜の上面は、前記下層配線と前記絶縁膜との界面よりも上側に位置することを特徴とする半導体装置。
【請求項９】
前記バリア膜は、前記ビアホールの下端部において前記ビアホールの側面を覆う部分の膜厚が、前記ビアホールの底面を覆う部分の膜厚よりも厚いことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
半導体基板の上に下層配線を形成する工程(ａ)と、
前記下層配線の上に絶縁膜を形成する工程（ｂ）と、
前記絶縁膜を貫通し且つ前記下層配線に到達するビアホールを形成する工程（ｃ）と、
前記ビアホールの底面及び側面を覆う第１のバリア膜を形成する工程（ｄ）と、
前記工程（ｄ）の後に、前記ビアホールを埋める金属膜を形成する工程（ｅ）とを備え、
前記工程（ｄ）では、前記第１のバリア膜を、前記ビアホールの下端部において前記ビアホールの側面を覆う部分の膜厚が、前記ビアホールの底面を覆う部分の膜厚よりも厚くなるように形成することを特徴とする半導体装置の製造方法。
【請求項１１】
前記工程（ｄ）では、前記第１のバリア膜を、前記下層配線と前記絶縁膜との界面よりも下側部分において前記ビアホールの側面を覆う部分の膜厚が、前記ビアホールの底面を覆う部分の膜厚よりも厚くなるように形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｂ）よりも後で且つ前記工程（ｄ）よりも前に、前記ビアホールの開口端が底面に位置する配線溝を前記絶縁膜の上部に形成する工程（ｆ）をさらに備え、
前記工程（ｄ）では、前記配線溝の底面及び側面を覆い且つ前記第１のバリア膜と同一材料により一体に形成された第２のバリア膜を形成し、
前記工程（ｅ）では、前記配線溝を前記第１の金属膜と同一材料により一体に形成された第２の金属膜により埋めることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記工程（ｄ）では、前記第２のバリア膜を、前記配線溝の側面を覆う部分の膜厚が、前記配線溝の底面を覆う部分の膜厚よりも厚くなるように形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｂ）は、前記下層配線の上に拡散防止膜を形成する工程と、前記拡散防止膜の上に低誘電率膜を形成する工程とを含み、
前記工程（ｄ）では、前記第１のバリア膜は、前記拡散防止膜と前記低誘電率膜との界面よりも下側の領域において前記ビアホールの側面を覆う部分の膜厚が、前記ビアホールの底面を覆う部分の膜厚よりも厚くなるように形成することを特徴とする請求項１０から１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記工程（ｄ）は、リスパッタを用いることを特徴とする請求項１０から１４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バリア膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴い金属配線についても微細化が進められている。これにより、金属配線を形成する配線溝やビアホールのアスペクト比が高くなってきている。一般に、金属配線を形成する際には、金属が絶縁膜中に拡散することを防止するバリア膜を形成する。アスペクト比が高い配線溝及びビアホールの下部領域においても確実にバリア膜を形成する方法として、高指向性のスパッタ技術が用いられている。
【０００３】
以下に、従来のバリア膜を有する半導体装置について説明する（例えば、特許文献１を参照）。
【０００４】
図８は、従来のバリア膜を有する半導体装置の断面図である。図８に示すように、従来のバリア膜を有する半導体装置は、半導体基板（図示せず）上に形成された下層配線４０３の上に、絶縁膜４００が形成されている。絶縁膜４００は、下層配線４０３からの金属の拡散を防止する金属拡散防止膜４０２と、低誘電率膜４０１とを有する。絶縁膜４００には配線溝が設けられており、配線溝の底面には絶縁膜４００を貫通して下層配線４０３を露出させるビアホールが設けられている。配線溝の底面及び側面並びにビアホールの底面及び側面にはバリア膜４０５Ａが形成され、バリア膜４０５Ａに覆われた配線溝及びビアホールには金属膜４０５Ｂが充填されており、上層配線４０６及び上層配線４０６と下層配線４０３とを電気的に接続するビアプラグ４０７が一体に形成されている。バリア膜４０５Ａを形成する際には、高指向性のスパッタを用いる。これにより、アスペクト比が高いビアホールの下部領域にも十分な厚さのバリア膜４０５Ａを形成することが可能である。
【特許文献１】特開平７−２９２４７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のバリア膜を有する半導体装置には、以下のような問題がある。
【０００６】
従来例のように高指向性のスパッタを用いてバリア膜４０５Ａを形成する場合、バリア膜４０５Ａは、ビアホールの側面を覆う部分の膜厚Ｔ21が、ビアホールの底面を覆う部分の膜厚Ｔ22よりも薄くなる。下層配線４０３と絶縁膜４００とは熱膨張率が大きく異なるため、半導体装置の製造工程や実使用時に熱が加えられると、下層配線４０３と絶縁膜４００との界面には大きな物理的ストレスが加わる。そして、下層配線４０３と絶縁膜４００との界面に大きなストレスが加わると、ビアプラグ４０７の側面におけるバリア膜４０５Ａの膜厚は薄いため、バリア膜４０５Ａが損傷を受けるという問題が生じる。また、バリア膜４０５Ａの内側に充填された金属膜４０５Ｂにも大きなストレスが加わり、ストレスマイグレーション（ＳＭ）が発生し、ボイドが発生するという問題も生じる。
【０００７】
また、一般に、ビアプラグ４０７と下層配線４０３との間のコンタクト抵抗を小さくするために、ビアプラグ４０７の底面を下層配線４０３と絶縁膜４００との界面よりも５ｎｍ〜１００ｎｍ下側に形成し、ビアプラグ４０７と下層配線４０３との接触面積を大きくすることが行われている。この場合において、バリア膜４０５Ａのビアプラグ４０７の側面における膜厚が、ビアプラグ４０７の底面における膜厚よりも薄いと、バリア膜４０５Ａが薄く抵抗が小さなビアプラグ４０７の側面に電界が集中し、微小な領域に大きな電流が流れる。これにより、バリア膜４０５Ａが損傷を受けたり、金属膜４０５Ｂにエレクトロマイグレーション（ＥＭ）が生じてボイドが発生したりするという問題が生じる。
【０００８】
さらに、上層配線４０６おいても、上層配線４０６の側面におけるバリア膜４０５Ａの膜厚が上層配線４０６の底面におけるバリア膜４０５Ａの膜厚よりも薄くなる。このため、微細化により隣り合う配線間の間隔が非常に狭くなる場合には、抵抗が小な上層配線４０６の側面に電界が集中し、隣り合う上層配線間に異常な電流パスが発生する。これにより、上層配線４０６において金属膜４０５Ｂにエレクトロマイグレーションが発生し、半導体装置の寿命が短くなるという問題が生じる。
【０００９】
本発明は、前記従来の問題を解決し、電界集中及び物理的なストレスにより配線及びビアプラグが損傷することを防止して、寿命が長く且つ信頼性が高い半導体装置及びその製造方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明は金属配線のバリア膜を配線溝の側面における膜厚が配線溝の底面における膜厚よりも厚い構成とする。
【００１１】
具体的に本発明に係る第１の半導体装置は、半導体基板の上に形成された下層配線と、下層配線の上に形成された絶縁膜と、絶縁膜を貫通し且つ下層配線に到達するビアホールと、ビアホールの底面及び側面を覆う第１のバリア膜と、第１のバリア膜に覆われたビアホールを埋める金属膜とを備え、第１のバリア膜は、ビアホールの下端部においてビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚いことを特徴とする。
【００１２】
第１の半導体装置によれば、第１のバリア膜は、ビアホールの下端部においてビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚いため、電界がビアホールの底面に分散されるので、ビアホールの側面の下端部に電界が集中することを防止することができ、エレクトロマイグレーションによりビアプラグが劣化するのを防止することができる。
【００１３】
第１の半導体装置において、第１のバリア膜は、絶縁膜と下層配線との界面よりも下側の領域において、ビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚いことが好ましい。このような構成とすることにより、電界がビアホールの底面に分散されるため、絶縁膜と下層配線との界面よりも下側におけるビアホールの側面に電界が集中することを防止することができ、物理的ストレスによりビアプラグが損傷するのを防止することができる。
【００１４】
第１の半導体装置は、絶縁膜の上部に設けられ且つビアホールの開口端が底面に位置する配線溝と、配線溝の底面及び側面を覆う第２のバリア膜と、第２のバリア膜に覆われた配線溝を埋める第２の金属膜とをさらに備えていることが好ましい。この場合において第２のバリア膜は、配線溝の側面を覆う部分の膜厚が、配線溝の底面を覆う部分の膜厚よりも厚いことが好ましい。このような構成とすることにより、配線溝の側面における耐圧を高くすることができるので、配線溝の側面においてバリア膜が損傷を受けて金属の拡散が生じるのを防止することが可能となる。
【００１５】
第１の半導体装置において、第１のバリア膜と第２のバリア膜とは、同一材料により一体に形成されており、且つ、第１の金属膜と第２の金属膜とは同一材料により一体に形成されていることが好ましい。
【００１６】
第１の半導体装置において、絶縁膜は、下層配線の上に形成された拡散防止絶縁膜と、拡散防止絶縁膜の上に形成された低誘電率膜とを含み、第１のバリア膜は、拡散防止絶縁膜と低誘電率膜との界面よりも下側の領域において、ビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚いことが好ましい。このような構成とすることにより、拡散防止膜と低誘電率膜との間に生じるストレスにより第１のバリア膜が損傷を受けることを防止できる。また、ビアホールの底部において第１のバリア膜がテーパ状となるので、金属膜を成長させるシード層の形成が容易となる。
【００１７】
本発明に係る第２の半導体装置は、半導体基板の上に形成された絶縁膜と、絶縁膜に形成された配線溝と、配線溝の底面及び側面を覆うバリア膜と、バリア膜に覆われた配線溝を埋める金属膜とを備え、バリア膜は、配線溝の側面を覆う部分の膜厚が、配線溝の底面を覆う部分の膜厚よりも厚いことを特徴とする。
【００１８】
第２の半導体装置によれば、バリア膜は、配線溝の側面を覆う部分の膜厚が、配線溝の底面を覆う部分の膜厚よりも厚いため、配線溝の側面における耐圧が高くなるので、隣り合う配線を設ける場合に配線間にリークが発生することを防止できる。その結果、電界集中によるバリア膜の損傷及びこれに伴い金属材料が絶縁膜中に拡散することを防止できる
本発明に係る第３の半導体装置は、半導体基板の上に形成された下層配線と、下層配線の上に形成された絶縁膜と、絶縁膜を貫通し且つ前記下層配線に到達するビアホールと、ビアホールの底面及び側面を覆うバリア膜と、バリア膜に覆われたビアホールを埋める金属膜とを備え、ビアホールの底面は下層配線と絶縁膜との界面よりも下側に位置し、ビアホールの底面を覆うバリア膜の上面は下層配線と絶縁膜との界面よりも上側に位置することを特徴とする。
【００１９】
第３の半導体装置によれば、ビアホールの底面を覆うバリア膜の上面は、下層配線と絶縁膜との界面よりも上側に位置するため、ビアプラグが下層配線と接する領域には、バリア膜が薄い部分は存在していない。従って、ビアプラグの側面に電界が集中することはなく、電界集中によるビアプラグの劣化を防止できる。また、物理的ストレスに対する耐性も向上する。
【００２０】
第３の半導体装置において、バリア膜は、ビアホールの下端部においてビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚いことが好ましい。このような構成とすることにより、シード層の形成が容易になる。
【００２１】
本発明の半導体装置の製造方法は、半導体基板の上に下層配線を形成する工程(ａ)と、下層配線の上に絶縁膜を形成する工程（ｂ）と、絶縁膜を貫通し且つ前記下層配線に到達するビアホールを形成する工程（ｃ）と、ビアホールの底面及び側面を覆う第１のバリア膜を形成する工程（ｄ）と、工程（ｄ）の後に、ビアホールを埋める金属膜を形成する工程（ｅ）とを備え、工程（ｄ）では、第１のバリア膜を、ビアホールの下端部においてビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚くなるように形成することを特徴とする。
【００２２】
本発明の半導体装置の製造方法によれば、第１のバリア膜は、ビアホールの下端部においてビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚くなるように形成するため、ビアホールの側面の下端部に電界が集中することを防止できるので、エレクトロマイグレーションによるビアプラグの劣化が少ない半導体装置を得ることができる。
【００２３】
本発明の製造方法において、工程（ｄ）では、第１のバリア膜は、下層配線と絶縁膜との界面よりも下側部分において、ビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚くなるように形成することが好ましい。このような構成とすることにより、絶縁膜と下層配線との界面よりも下側において、ビアホールの側面に電界が集中することを防止できる。また、物理的なストレスに対する耐性も向上する。
【００２４】
本発明の半導体装置の製造方法において、工程（ｂ）よりも後で且つ工程（ｄ）よりも前に、ビアホールの開口端が底面に位置する配線溝を絶縁膜の上部に形成する工程（ｆ）をさらに備え、工程（ｄ）では、配線溝の底面及び側面を覆い且つ第１のバリア膜と同一材料により一体に形成された第２のバリア膜を形成し、工程（ｅ）では、配線溝を第１の金属膜と同一材料により一体に形成された第２の金属膜により埋めることが好ましい。
【００２５】
この場合において、工程（ｄ）では、第２のバリア膜は、配線溝の側面を覆う部分の膜厚が、配線溝の底面を覆う部分の膜厚よりも厚くなるように形成することが好ましい。このような構成とすることにより、配線溝の側面における耐圧が向上する。
【００２６】
本発明の半導体装置の製造方法において、工程（ｂ）は、下層配線の上に金属の拡散を防止する拡散防止膜を形成する工程と、拡散防止膜の上に低誘電率膜を形成する工程とを含み、工程（ｄ）では、第１のバリア膜は、拡散防止膜と低誘電率膜との界面よりも下側の領域において、ビアホールの側面を覆う部分の膜厚が、ビアホールの底面を覆う部分の膜厚よりも厚くなるように形成することが好ましい。このような構成とすることにより、拡散防止膜と低誘電率膜との間のストレスにより第１のバリア膜が損傷を受けることを防止できる。また、シード層の形成も容易となる。
【００２７】
本発明の半導体装置の製造方法において、工程（ｄ）は、リスパッタを用いることことが好ましい。このような構成とすることにより、ビアホールの下端部においてビアホールの側面を覆う部分の膜厚をビアホールの底面を覆う部分の膜厚よりも厚くすることが確実に可能となる。
【発明の効果】
【００２８】
本発明に係る半導体装置及びその製造方法によれば、電界集中及び物理的なストレスにより配線及びビアプラグが損傷することを防止して、寿命が長く且つ信頼性が高い半導体装置及びその製造方法を実現できる。
【発明を実施するための最良の形態】
【００２９】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図面を参照して説明する。図１は本実施形態に係るバリア膜を有する半導体装置の断面構造を示している。図１に示すように半導体基板（図示せず）の上に炭素含有酸化珪素（ＳｉＯＣ）からなる低誘電率膜１１が形成されている。低誘電率膜１１に設けられた配線溝の底面及び側面はタンタル（Ｔａ）からなるバリア膜１５Ａに覆われている。バリア膜１５Ａに覆われた配線溝には銅（Ｃｕ）からなる金属膜１５Ｂが充填されている。低誘電率膜１１中には複数の配線溝が設けられ、バリア膜１５Ａ及び金属膜１５Ｂからなる複数の金属配線１５が形成されている。
【００３０】
本実施形態においては、配線溝の底面を覆うバリア膜１５Ａの中央部分における膜厚Ｔ1は１０ｎｍであり、端部における膜厚Ｔ3よりも中央部における膜厚Ｔ1が厚くなっている。また、配線溝の側面を覆うバリア膜１５Ａの膜厚Ｔ2は２０ｎｍである。
【００３１】
このように、配線溝の側面を覆うバリア膜１５Ａの膜厚Ｔ2を、配線溝の底面を覆うバリア膜１５Ａの膜厚Ｔ1及びＴ3よりも厚くすることにより、金属配線１５に電流を流した際に生じる電界は、バリア膜１５Ａの膜厚が薄い金属配線１５の底面に分散される。これにより、隣り合う金属配線１５同士の間の耐圧が高くなるので、バリア膜１５Ａに損傷を生じ、低誘電率膜１１中にＣｕが拡散することを防止できる。
【００３２】
なお、本実施形態において、バリア膜１５ＡにＴａを用いたが、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）若しくは窒化チタンからなる膜又はＴａとＴａＮとの積層膜若しくはＴｉとＴｉＮとの積層膜等を用いてもよい。また、金属膜１５ＢにＣｕを用いたが、銀（Ａｇ）、タングステン（Ｗ）等を用いることも可能である。
【００３３】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照して説明する。図２は本実施形態に係るバリア膜を有する半導体装置の断面構造を示している。
【００３４】
図２に示すように半導体基板（図示せず）の上に形成されたＣｕからなる下層配線１３の上に絶縁膜１０が形成されている。絶縁膜１０は、下層配線１３からの金属の拡散を防止する窒化珪素（ＳｉＮ）からなる金属拡散防止膜１２と、ＳｉＯＣからなる低誘電率膜１１とを有する。
【００３５】
絶縁膜１０の上部には配線溝が設けられ、配線溝の底面には絶縁膜１０を貫通し、下層配線１３を露出させるビアホールが設けられている。配線溝の底面及び側面並びにビアホールの底面及び側面は、Ｔａからなるバリア膜１５Ａに覆われており、バリア膜１５Ａに覆われた配線溝及びビアホールにはＣｕからなる金属膜１５Ｂが充填されている。これにより、バリア膜１５Ａ及び金属膜１５Ｂからなる上層配線１６と、バリア膜１５Ａ及び金属膜１５Ｂからなり且つ上層配線１６と下層配線１３とを電気的に接続するビアプラグ１７とが一体に形成されている。
【００３６】
本実施形態においては、ビアホールの底面は下層配線１３と絶縁膜１０との界面よりも２０ｎｍ下側に設けられている。ビアプラグ１７の底面を覆うバリア膜１５Ａの膜厚は、中央部において端部よりも厚くなっており、中央部の膜厚Ｔ4は３ｎｍである。一方、ビアプラグ１７の側面を覆うバリア膜１５Ａの膜厚は、ビアプラグ１７の底面付近において開口端付近よりも厚くなっており、ビアプラグ１７の側面の開口端付近におけるバリア膜１５Ａの膜厚Ｔ６は１ｎｍであり、下層配線１３と絶縁膜１０との界面におけるバリア膜１５Ａの膜厚Ｔ５は６ｎｍである。また、バリア膜１５Ａにおけるビアプラグ１７の側面を覆う部分の膜厚は、少なくとも下層配線１３と絶縁膜１０との界面よりも下側の領域において、バリア膜１５におけるビアプラグ１７の底面を覆う部分の膜厚よりも厚くなっている。
【００３７】
これにより、ビアプラグ１７と下層配線１３との間に電流が流れる際に、ビアプラグ１７の側面におけるビアプラグ１７と下層配線１３とが接触する微小な領域に電界が集中せず、バリア膜１５Ａが損傷を受けたり、金属膜１５Ｂにエレクトロマイグレーション（ＥＭ）が生じてボイドが発生したりすることを防止することが可能となる。
【００３８】
また、下層配線１３と絶縁膜１０との界面付近におけるバリア膜１５Ａの機械的な強度も向上するので、下層配線１３と絶縁膜１０との熱膨張率の違いから下層配線１３と絶縁膜１０との界面に生じる物理的なストレスによって、バリア膜１５Ａが損傷を受けることを防止することも可能となる。さらに、ストレスマイグレーションの発生により、上層配線１６を含む金属膜１５Ｂ中にボイドが発生することも防止できる。
【００３９】
図３は本実施形態の半導体装置の信頼性を示している。図３において、横軸はビアチェーンを２００℃の温度条件で５００時間保管した際の配線抵抗の上昇率を示し、縦軸はその累積頻度を示している。図３に示すように、従来の半導体装置においては、配線抵抗の上昇率に急激な変化が認められる。これは、ストレスマイグレーションによりビアプラグ１７が劣化したためであると考えられる。一方、ビアプラグ１７の側面におけるバリア膜１５Ａの膜厚がビアプラグ１７の底面におけるバリア膜１５Ａの膜厚よりも厚くなっている本実施形態の半導体装置においては、配線抵抗の上昇率にほとんど変化が認められない。従って、ビアプラグ１７の劣化がほとんど生じていないと考えられる。
【００４０】
なお、本実施形態において、ビアプラグ１７の側面における金属拡散防止膜１２と低誘電率膜１１との界面におけるバリア膜１５Ａの膜厚Ｔ8についても、ビアプラグ１７の底面におけるバリア膜１５Ａの膜厚Ｔ4及びＴ7よりも厚くすることが好ましい。これにより、金属拡散防止膜１２と低誘電率膜１１との熱膨張率の違いから金属拡散防止膜１２と低誘電率膜１１との界面に生じる物理的ストレスによって、ビアプラグ１７が損傷を受けることを防止できる。
【００４１】
また、下層配線１３と金属拡散防止膜１２との界面におけるバリア膜１５Ａの膜厚Ｔ5を、金属拡散防止膜１２と低誘電率膜１１との界面におけるバリア膜１５Ａの膜厚Ｔ8より厚くすることが好ましい。これにより、金属膜１５Ｂを成長させるためのシード層（図示せず）をビアプラグ１７の側面に成膜することが容易となり、金属膜１５Ｂのビアホールへの埋め込みを容易に行うことが可能となる。
【００４２】
また、第１の実施形態と同様に、上層配線１６の側面におけるバリア膜１５Ａの膜厚Ｔ10が、上層配線１６の底面におけるバリア膜１５Ａの膜厚Ｔ9よりも厚くなるようにすれば、隣接する上層配線１６間の耐圧を向上させることができ、半導体装置の信頼性をさらに高めることが可能となる。
【００４３】
なお、本実施形態において、バリア膜１５ＡにＴａを用いたが、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）若しくは窒化チタンからなる膜又はＴａとＴａＮとの積層膜若しくはＴｉとＴｉＮとの積層膜等を用いてもよい。また、金属膜１５ＢにＣｕを用いたが、銀（Ａｇ）、タングステン（Ｗ）等を用いることも可能である。
【００４４】
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について説明する。図４〜図６は本実施形態に係る半導体装置の各製造工程における断面構造を工程順に示している。
【００４５】
まず、図４（ａ）に示すように半導体基板（図示せず）上に形成されたＣｕからなる下層配線１３の上に、厚さが６０ｎｍのＳｉＮからなる金属拡散防止膜１２及び厚さが４００ｎｍのＳｉＯＣからなる低誘電率膜１１により構成された絶縁膜１０を形成する。
【００４６】
次に、図４（ｂ）に示すように絶縁膜１０をエッチングしてアスペクト比２．５の配線溝１６ａを形成する。続いて、絶縁膜１０における配線溝１６ａの底部をエッチングしてアスペクト比４．６のビアホール１７ａを形成し、下層配線１３を露出させる。このとき、下層配線１３に対してもエッチングを行い、ビアホール１７の底面が下層配線１３と絶縁膜１０との界面よりも２０ｎｍ下側となるようにする。
【００４７】
次に、図５（ａ）に示すようにスパッタ法を用いて、配線溝１６ａ及びビアホール１７ａを含む絶縁膜１０の上にＴａからなるバリア膜１５Ａを形成する。ここで、Ｔａのスパッタリングは、スパッタガスとしてアルゴンガス（Ａｒ）を用い、ガス流量を２０ｍｌ／分（１atm、０℃）とし、温度を室温（２５℃）として、ターゲット電極に２０ｋＷの高周波電力を印加して行う。これにより、絶縁膜１０の上面、配線溝１６ａの底面、配線溝１６ａの側面、ビアホール１７ａの底面及びビアホール１７ａの側面における膜厚がそれぞれ３０ｎｍ、２０ｎｍ、１５ｎｍ、１５ｎｍ及び１ｎｍのバリア膜１５Ａを堆積する。
【００４８】
次に、図５（ｂ）に示すようにリスパッタを行い、配線溝１６ａの底面及びビアホール１７ａの底面に堆積されたバリア膜１５Ａを削り、配線溝１６ａの側面及びビアホール１７ａの側面に堆積されたバリア膜１５Ａの上に再付着させる。これにより、配線溝１６ａの底面を覆うバリア膜１５Ａの膜厚Ｔ9を配線溝１６ａの側面を覆うバリア膜１５Ａの膜厚Ｔ10よりも薄くする。また、ビアホール１７ａの底面の中央部におけるバリア膜１５Ａの膜厚Ｔ4を、ビアホール１７ａの側面の下層配線１３と絶縁膜１０との界面におけるバリア膜１５Ａの膜厚Ｔ5よりも薄くする。
【００４９】
本実施形態では、リスパッタは、ターゲットバイアスを５００Ｗ、基板バイアスを４００Ｗ、高周波コイル電力を１２００ｗとする条件で行った。これにより、配線溝１６ａの底面を覆うバリア膜１５Ａの膜厚Ｔ9を１０ｎｍとし、配線溝１６ａの側面を覆うバリア膜１５Ａの膜厚Ｔ10を２０ｎｍとした。また、ビアホール１７ａの底面を覆うバリア膜１５Ａの膜厚Ｔ4を３ｎｍとし、ビアホール１７ａの側面を覆うバリア膜１５Ａのうち下層配線１３と絶縁膜１０との界面における膜厚Ｔ5を６ｎｍとし、ビアホール１７ａの上端部における膜厚Ｔ6を１ｎｍとした。
【００５０】
次に、図６（ａ）に示すようにスパッタ法により、バリア膜１５Ａの上に厚さ８０ｎｍのＣｕからなるシード層１５Ｃを形成する。このとき、ビアホール１７ａの下部領域においてビアホール１７ａの側面を覆うバリア膜１５Ａの膜厚がビアホールの開口端付近における膜厚よりも厚くなっているため、バリア膜１５Ａの形状がテーパ状となっており、ビアホール１７ａの底部にシード層１５Ｃを容易に形成することが可能となる。
【００５１】
次に、図６（ｂ）に示すように電解メッキ法を用いて、ビアホール１７ａ及び配線溝１６ａにＣｕからなる金属膜１５Ｂを埋め込む。
【００５２】
次に、図６（ｃ）に示すように化学的機械的研磨（ＣＭＰ）法により、配線溝１６ａからはみ出した金属膜１５Ｂ及びバリア膜１５Ａを除去することにより、上層配線１６及び上層配線１６と下層配線１３とを電気的に接続するビアプラグ１７を一体に形成する。
【００５３】
なお、スパッタ及びリスパッタの条件は、配線溝１６ａ及びビアホール１７ａのアスペクト比、バリア膜１５Ａの材質及び形成するバリア膜１５Ａの膜厚等に応じて適宜変更することができる。また、本実施形態においては、スパッタとリスパッタとを１回ずつ行う例を示したが、リスパッタを行い、側面を覆うバリア膜の膜厚を厚くした後、再度スパッタを行い、底面を覆うバリア膜１５Ａの膜厚を調整してもよく、スパッタとリスパッタとを繰り返し行ってもよい。
【００５４】
また、配線溝１６ａ及びビアホール１７ａに形成されたバリア膜１５Ａに対してリスパッタを同時に行う例を示したが別々に行ってもよい。また、上層配線１６とビアプラグ１７とを一体に形成する例を示したが、ビアプラグ１７を形成せずに上層配線１６のみを形成してもよい。また、ビアプラグ１７を形成した後に上層配線１６を形成してもよい。
【００５５】
また、図６（ａ）に示したシード層１５Ｃの形成工程において、スパッタ法を用いたが、化学的気相堆積（ＣＶＤ）法を用いてもよい。また、図６（ｂ）に示した金属膜１５Ｂの埋め込み工程において、電解メッキ法を用いたが、無電解メッキ法を用いてもよい。
【００５６】
（第３の実施形態）
本発明の第３の実施形態に係る半導体装置について図面を参照して説明する。図７は本実施形態に係るバリア膜を有する半導体装置の断面構造を示している。
【００５７】
図７に示すように半導体基板（図示せず）上に形成されたＣｕからなる下層配線１３の上に絶縁膜１０が形成されている。絶縁膜１０は、下層配線１３からの金属拡散を防止するＳｉＮからなる金属拡散防止膜１２と、ＳｉＯＣからなる低誘電率膜１１とを有する。また、絶縁膜１０に設けられた配線溝の底面には絶縁膜１０を貫通し下層配線１３を露出させるビアホールが設けられている。
【００５８】
配線溝の底面及び側面並びにビアホールの底面及び側面はＴａからなるバリア膜１５Ａで覆われており、バリア膜１５Ａに覆われた配線溝及びビアホールにはＣｕからなる金属膜１５Ｂが充填されている。これにより、バリア膜１５Ａ及び金属膜１５Ｂからなる上層配線１６と、バリア膜１５Ａ及び金属膜１５Ｂからなり且つ上層配線１６と下層配線１３とを電気的に接続するビアプラグ１７とが一体に形成されている。
【００５９】
本実施形態においては、ビアホールの底面は下層配線１３と絶縁膜１０との界面よりも３ｎｍ下側に設けられている。また、ビアプラグ１７の底面におけるバリア膜１５Ａの膜厚Ｔ11はビアプラグ１７の底面の中央部において１２ｎｍであり、ビアプラグ１７の底面を覆うバリア膜１５Ａの上面は、下層配線１３と絶縁膜１０との界面よりも上側に位置している。
【００６０】
このように、ビアプラグ１７の底面におけるバリア膜１５Ａの膜厚が厚くなっているため、ビアプラグ１７と下層配線１３とが接している部分において、バリア膜１５Ａの膜厚が薄い領域は存在しない。これにより、ビアプラグ１７と下層配線１３との間に電流が流れる際に、ビアプラグ１７の側面の微小な領域に電界が集中することがないので、エレクトロマイグレーションによりビアプラグ１７が劣化することを防止できる。
【００６１】
また、下層配線１３と絶縁膜１０との界面は、完全にバリア膜１５Ａにより埋め込まれているため、下層配線１３と絶縁膜１０との熱膨張率の違いから下層配線１３と絶縁膜１０との界面に生じる物理的ストレスによって、ビアプラグ１７が損傷を受けることを防止できる。
【００６２】
なお、本実施形態においては、ビアプラグ１７の底面におけるバリア膜１５Ａの膜厚は、２０ｎｍ以下とすることが好ましい。ビアプラグ１７の底面におけるバリア膜１５Ａの膜厚が厚くなるとビアプラグ１７と下層配線１３との間の接触抵抗が増加するためである。
【００６３】
また、ビアプラグ１７の側面に形成されたバリア膜１５Ａの膜厚をビアプラグの下端部において上端部よりも厚くすることにより、バリア膜１５Ａがテーパ状となり、ビアホール１７ａの底部にシード層（図示せず）を容易に形成することが可能となる。
【００６４】
また、ビアプラグ１７の側面の金属拡散防止膜１２と低誘電率膜１１との界面におけるバリア膜１５Ａの膜厚Ｔ13をビアプラグ１７の底面におけるバリア膜１５Ａの膜厚Ｔ11よりも厚くすることが好ましい。これにより、金属拡散防止膜１２と低誘電率膜１１との熱膨張率の違いから金属拡散防止膜１２と低誘電率膜１１との界面に生じる物理的ストレスによって、ビアプラグ１７が損傷を受けるのを防止することができる。
【００６５】
また、下層配線１３と金属拡散防止膜１２との界面におけるバリア膜１５Ａの膜厚Ｔ12を金属拡散防止膜１２と低誘電率膜１１との界面におけるバリア膜１５Ａの膜厚Ｔ13より厚くすることが好ましい。これにより、シード層（図示せず）のビアプラグ１７の側面への成膜を容易にすることができ、金属膜１５Ｂのビアホールへの埋め込みを容易にすることができる。
【００６６】
さらに、本実施形態において、バリア膜１５ＡにＴａを用いたが、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）若しくは窒化チタンからなる膜又はＴａとＴａＮとの積層膜若しくはＴｉとＴｉＮとの積層膜等を用いてもよい。また、金属膜１５ＢにＣｕを用いたが、銀（Ａｇ）、タングステン（Ｗ）等を用いることも可能である。
【産業上の利用可能性】
【００６７】
本発明に係る半導体装置及びその製造方法は、電界集中及び物理的なストレスにより配線及びビアプラグが損傷することを防止して、寿命が長く且つ信頼性が高い半導体装置及びその製造方法を実現できるという効果を有し、バリア膜を有する半導体装置及びその製造方法等として有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の信頼性示すグラフである。
【図４】本発明の第２の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図５】本発明の第２の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図６】本発明の第２の実施形態に係る半導体装置の各製造工程を示す断面図である。
【図７】本発明の第３の実施形態に係る半導体装置を示す断面図である。
【図８】従来例に係る半導体装置を示す断面図である。
【符号の説明】
【００６９】
１０    絶縁膜
１１    低誘電率膜（ＳｉＯＣ）
１２    金属拡散防止膜（ＳｉＮ）
１３    下層配線
１５    配線
１５Ａ  バリア膜
１５Ｂ  金属膜
１５Ｃ  シード層
１６    上層配線
１６ａ  配線溝
１７    ビアプラグ
１７ａ  ビアホール
【図１】
2006287086.tif 000003
【図２】
2006287086.tif 000004
【図３】
2006287086.tif 000005
【図４】
2006287086.tif 000006
【図５】
2006287086.tif 000007
【図６】
2006287086.tif 000008
【図７】
2006287086.tif 000009
【図８】
2006287086.tif 000010