(57)【要約】【課題】抵抗値等の電気特性のばらつきの小さい、高精度のチップ型サーミスタを提供する。【解決手段】内部電極２を有するチップ状サーミスタ素体１の両端面の端子電極６が、内部電極２とは電気的接合を確保するものの、チップ状サーミスタ素体１との間には高抵抗層６Ａを形成する材料で形成されているチップ型サーミスタ１０。【選択図】図１
2006287268.tif 000002
【特許請求の範囲】
【請求項１】
セラミックス焼結体よりなる直方体形状のチップ状サーミスタ素体と、該チップ状サーミスタ素体の両端面に形成された第１及び第２の端子電極と、該チップ状サーミスタ素体の内部に形成された、第１の端子電極に導通した第１の内部電極及び第２の端子電極に導通した第２の内部電極とを有するチップ型サーミスタにおいて、
各端子電極と前記チップ状サーミスタ素体との間に高抵抗層が形成されていることを特徴とするチップ型サーミスタ。
【請求項２】
前記端子電極は、銅又は銅合金を主成分とする材料で形成されていることを特徴とする請求項１のチップ型サーミスタ。
【請求項３】
前記端子電極上にＮｉめっき層及びはんだめっき層が形成されていることを特徴とする請求項１又は２のチップ型サーミスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板等に表面実装されるチップ型サーミスタに係り、特に、温度の上昇により抵抗値が減少する負特性サーミスタであって、抵抗値のばらつきが少なく、高精度なチップ型サーミスタに関する。
【背景技術】
【０００２】
プリント回路基板等に表面実装されるチップ型サーミスタの代表的な製品として、図２に示す如く、２層或いは２層以上の内部電極２を有するチップ状サーミスタ素体１の両端面に外部電極として、はんだ耐熱性、はんだ付着性を向上させるために導電性金属層よりなる端子電極３，３とその表面を被覆するＮｉめっき層４及びはんだめっき層５を形成した構造のものが提供されている。
【０００３】
従来、このようなチップ型サーミスタ、例えば、図２（ａ）に示すチップ型サーミスタは、次のようにして製造されている。
【０００４】
即ち、まず、キャスティング法によりサーミスタ材料のセラミックスグリーンシートを作製し、その所定位置に内部電極を印刷する。そして、内部電極を印刷したセラミックスグリーンシートを複数枚積層して圧着させる（なお、内部電極を印刷したセラミックスグリーンシートと内部電極を印刷していないセラミックスグリーンシートとを所要枚数積層して圧着しても良い。）。
【０００５】
このようにして得られた積層体をチップ状に切断して焼成した後、バレル研磨することにより、図３に示すような、内部電極２を有するチップ状サーミスタ素体１を製造する。このチップ状サーミスタ素体１の両端面に、導電性ペーストを塗布して焼成することにより、導電性金属層よりなる端子電極３を焼き付け、更に、Ｎｉめっき層４及びはんだめっき層５を形成する。
【０００６】
従来のチップ状サーミスタでは、端子電極３としては、通常、サーミスタ素体１との電気的接合性の良好なＡｇ，Ａｇ／Ｐｄ，Ｐｄ等の導電性金属層が形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のチップ型サーミスタでは、チップ状サーミスタ素体と端子電極との電気的接合性が良好であるが故に、端子電極の形成精度、特に端子電極幅の形成精度が、得られるチップ型サーミスタの抵抗値等の電気特性に影響を及ぼすこととなる。一方で、端子電極の形成に当り、チップ状サーミスタ素体への導電性ペーストの塗布法としては、通常、ディップ法が採用されているが、ディップ法では、端子電極幅を精度良く形成することは非常に難しい。
【０００８】
従って、従来のチップ型サーミスタでは、端子電極の形成精度の悪さに起因する抵抗値等の電気特性のばらつきが発生し、特性の高精度化を実現する上での障害となっていた。
【０００９】
本発明は、上記従来の問題を解決して、電気特性のばらつきの小さい高精度のチップ型サーミスタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のチップ型サーミスタは、セラミックス焼結体よりなる直方体形状のチップ状サーミスタ素体と、該チップ状サーミスタ素体の両端面に形成された第１及び第２の端子電極と、該チップ状サーミスタ素体の内部に形成された、第１の端子電極に導通した第１の内部電極及び第２の端子電極に導通した第２の内部電極とを有するチップ型サーミスタにおいて、各端子電極と前記チップ状サーミスタ素体との間に高抵抗層が形成されていることを特徴とする。
【００１１】
本発明のチップ型サーミスタの端子電極は、内部電極とは電気的接合を確保するものの、チップ状サーミスタ素体との間には高抵抗層を介在させているため、抵抗値等の電気的特性は内部電極間のみで決定され、端子電極とチップ状サーミスタ素体との接合部は電気的特性に殆ど影響を与えない。これにより、端子電極幅の形成精度に起因する抵抗値等の電気的特性のばらつきが低減された高精度のチップ型サーミスタが提供される。
【００１２】
本発明において、端子電極は、銅又は銅合金を主成分とする材料で形成されていることが好ましい。
【００１３】
なお、Ａｇ／Ｐｄ等の導電性金属層よりなる端子電極を形成した従来のチップ型サーミスタでは、基板への実装に際して必要とされるはんだ濡れ性やはんだ耐熱性を確保するために、端子電極上にＮｉめっき層及びはんだめっき層を形成する必要があるが、銅又は銅合金系材料で形成した端子電極であれば、Ｎｉめっき層を形成しなくても、はんだ濡れ性及びはんだ耐熱性を満足することができる。このため、金属めっき層を省くことで、製品価格を廉価なものにすることができる。
【００１４】
勿論、本発明のチップ型サーミスタは、端子電極上にＮｉめっき層及びはんだめっき層が形成されたものであっても良いことは言うまでもない。
【発明の効果】
【００１５】
本発明のチップ型サーミスタによれば、抵抗値等の電気特性のばらつきが小さく、高精度なチップ型サーミスタが提供される。
【発明を実施するための最良の形態】
【００１６】
以下に図面を参照して本発明のチップ型サーミスタを詳細に説明する。
【００１７】
図１（ａ），（ｂ）は本発明のチップ型サーミスタの実施の形態を示す断面図であり、図１において、図２に示す部材と同一機能を奏する部材には同一符号を付してある。
【００１８】
図１（ａ）に示すチップ型サーミスタは、セラミックス焼結体よりなる直方体状のチップ状サーミスタ素体１と、このチップ状サーミスタ素体１の両端面に形成された端子電極６，６と、端子電極形成端面に表出するように、チップ状サーミスタ素体１の内部に２層に形成された内部電極２，２とを有する。この実施の形態では、図１の上側の内部電極２は左側の端子電極６にのみ導通し、下側の内部電極２は右側の端子電極６にのみ導通している。各端子電極６とサーミスタ素体１との間にそれぞれ高抵抗層６Ａが形成されている。
【００１９】
図１（ｂ）に示すチップ型サーミスタ１０Ａは、図１（ａ）に示すチップ型サーミスタ１０において、更に端子電極６上にＮｉめっき層４及びはんだめっき層５を形成したものである。
【００２０】
内部電極２の形成材料としては、通常のＡｇ，Ａｇ／Ｐｄ，Ｐｄ等のサーミスタ材料と電気的接合性の良好な材料を用いることができる。
【００２１】
端子電極６の形成材料としては、サーミスタ材料との界面に高抵抗層６Ａを形成し、かつ内部電極２との間には電気的接合性（良好な導電性）を維持するものであれば良く、Ｃｕ又はＣｕ合金を主成分とするものが好適であるが、これに限定されるものではなく、例えば、Ｎｉ，Ｃｏ，Ｓｎ及びこれらの合金等で還元性のある金属材料を主成分とするものでも良い。
【００２２】
このようなチップ型サーミスタ１０，１０Ａを製造するに当っては、まず、従来と同様にして、内部電極２を有するチップ状サーミスタ素体１を製造する。
【００２３】
即ち、まず、キャスティング法によりサーミスタ材料のセラミックスグリーンシートを作製し、その所定位置に導電性ペーストを印刷して内部電極を形成する。この内部電極は、Ａｇ，Ａｇ／Ｐｄ等の導電性金属粉末を有機溶剤でペースト化した導電性ペーストを印刷することにより形成することができる。そして、内部電極を印刷したセラミックスグリーンシート、或いは、内部電極を印刷したセラミックスグリーンシートと内部電極を印刷していないセラミックスグリーンシートと、を所要枚数積層して圧着し、得られた積層体を切断面に内部電極が表出するようにチップ状に切断して焼成する。この焼成により、内部電極も焼成されて導電性金属層を形成する。次いで、バレル研磨することにより、図３に示すような、内部電極２を有するチップ状サーミスタ素体１を製造する。
【００２４】
次に、このチップ状サーミスタ素体１の両端面に、端子電極６を形成してチップ型サーミスタ１０とする。また、更に端子電極６上にＮｉめっき層４及びはんだめっき層５を形成して、チップ型サーミスタ１０Ａとする。
【００２５】
端子電極６を形成するには、例えば、Ｃｕ又はＣｕ合金のペースト、具体的には、デュポン社製「６００１」、田中マッセー社製「ＴＲ８６０Ｃ」（Ｃｕ合金をペースト化したもの）をディップ法により、チップ状サーミスタ素体１の両端面に塗布し、窒素雰囲気中で、通常のＣｕ合金ペーストの焼成温度９００℃より若干低い温度、例えば６００〜９００℃に制御して焼き付ける。これにより、銅合金の周囲が還元雰囲気となりこれに接するチップ状サーミスタ素体と銅合金の界面に高抵抗層６Ａが形成される（この高抵抗層６は、酸化物（スピネル結晶構造）のサーミスタが還元されて構造が変化するために形成されるものと推定される。）。なお、内部電極２の露出部分の内部電極２と端子電極６との間は導通状態に保たれる。
【００２６】
このようにして形成される端子電極６の厚さは、例えば、最終製品のチップが１．６ｍｍ程度の長さである場合、１０〜２００μｍであることが好ましい。端子電極６の厚さが１０μｍ未満では、端子電極層としてのチップ状サーミスタ素体１との接合強度や導通が不足し、２００μｍを超えると寸法のばらつきの問題が起こる。なお、チップサイズが大きくなれば、上限値はこれに伴って大きくしても良い。
【００２７】
この端子電極６上に形成するＮｉめっき層４の厚さは１〜５μｍ、はんだめっき層５の厚さは２〜１０μｍとするのが好ましい。
【００２８】
なお、図１（ｂ）のチップ型サーミスタ１０Ａでは、Ｎｉめっき層４とはんだめっき層５とを有しており、このように、Ｎｉめっき層４とはんだめっき層５とを形成することが基板への実装時に必要なはんだ濡れ性、耐熱性の観点からより好ましいが、前述の如く、Ｃｕ又はＣｕ合金系端子電極を形成した場合には、これらのめっき層がなくとも端子電極６がはんだ喰われに充分耐えると共に、良好なはんだ濡れ性を示すため、図１（ａ）のチップ型サーミスタ１０の如く、めっき層を省いて製造コストを低減することもできる。
【００２９】
本発明のチップ型サーミスタでは、端子電極とチップ状サーミスタ素体との間に高抵抗層が形成されることから、端子電極とチップ状サーミスタ素体との接合部がチップ型サーミスタの抵抗値等の電気特性に影響を及ぼすことは殆どない。従って、端子電極の形成幅等によりチップ型サーミスタの電気特性が殆ど変動しないことから、端子電極の形成に当り、高度な注意力を要する高精度な塗布作業が要求されることはなく、端子電極を容易に形成して、電気特性のばらつきの小さいチップ型サーミスタを製造することができる。
【実施例】
【００３０】
以下に実施例及び比較例を挙げて本発明をより具体的に説明する。
【００３１】
実施例１
図１（ｂ）に示すチップ型サーミスタ１０Ａを製造した。
【００３２】
市販の炭酸マンガン、炭酸コバルト及び酸化鉄を出発原料とし、これらを金属原子比が所定の割合になるようにそれぞれ秤量し、ボールミルで１６時間均一に混合した後脱水乾燥した。次にこの混合物を大気圧下、９００℃で２時間仮焼し、この仮焼物を再びボールミルで粉砕して脱水乾燥した。得られた原料粉末に、有機溶剤、バインダー分、分散材等を加えスラリーを調製し、キャスティング法にて厚さ４０μｍのセラミックスグリーンシートを作製した。
【００３３】
このセラミックスグリーンシートの所定位置にＡｇ／Ｐｄペーストを印刷して内部電極を形成し、内部電極を形成したセラミックスグリーンシートと内部電極を形成していないセラミックスグリーンシートとを、所定の枚数重ねた後、静水圧プレス法にてシートの圧着を行った。その後、切断機を用いて圧着シートをチップ状に切断し、縦１．６ｍｍ、横０．８ｍｍ、厚さ０．８ｍｍのチップを得た。このチップを大気圧下、１２００℃で４時間焼成し、その後、バレル研磨処理を施しチップ状サーミスタ素体を作製した。
【００３４】
得られた素体の内部電極が表出した両端面に、Ｃｕ合金電極ペースト（デュポン社製「６００１」）をディップ法により塗布し、窒素雰囲気中で、通常のＣｕ合金電極ペーストの焼成温度９００℃より幾分温度を低めて７００℃に制御して焼き付けた。これにより、銅合金の周囲が還元雰囲気となり、これに接するサーミスタ素体の表面に高抵抗層が形成された。なお、形成された端子電極の厚みは５０μｍ程度であった。
【００３５】
次いで、この銅合金端子電極上に、電解バレルめっき法により、厚さ約２μｍのＮｉめっき層を形成し、その上に厚さ約５μｍのはんだめっき層を形成した。
【００３６】
このように作製されたチップ型サーミスタについて、抵抗値及びそのばらつきの測定を行い、結果を表１に示した。
【００３７】
なお、抵抗値は試料数１００個の平均値で示し、抵抗値のばらつきは、試料数１００個の平均値と標準偏差σとから、（σ÷平均値）×１００で求めた。
【００３８】
比較例１
実施例１において、端子電極の形成に当り、Ａｇ電極ペーストを用いたこと以外は同様にしてチップ型サーミスタを作製し、このチップ型サーミスタについて同様に抵抗値及びそのばらつきの測定を行い、結果を表１に示した。
【００３９】
なお、Ａｇペーストとしてはガラスフリットを含む市販のＡｇペーストを用い、端子電極は厚さ約５０μｍに形成した。
【００４０】
【表１】
2006287268.tif 000003
【００４１】
表１の結果から、本発明のチップ型サーミスタは、抵抗値のばらつきが従来のチップ型サーミスタに比較して格段に小さいものとなっていることがわかる。
【図面の簡単な説明】
【００４２】
【図１】本発明のチップ型サーミスタの実施の形態を示す断面図である。
【図２】従来のチップ型サーミスタを示す断面図である。
【図３】チップ状サーミスタ素体の断面図である。
【符号の説明】
【００４３】
１  チップ状サーミスタ素体
２  内部電極
３  端子電極
４  Ｎｉめっき層
５  はんだめっき層
６  端子電極
６Ａ  高抵抗層
１０，１０Ａ  チップ型サーミスタ
【図１】
2006287268.tif 000004
【図２】
2006287268.tif 000005
【図３】
2006287268.tif 000006