(57)【要約】【課題】  光送信部から光受信部へのクロストークによる受信信号への影響を低減できる光送受信装置を提供する。【解決手段】  光送受信装置１が備える増幅再生回路２は、受光素子３１からの受信信号ＲＸを増幅する増幅部２２ａ及び２２ｂと、増幅部２２ａまたは２２ｂからの受信信号ＲＸを選択するセレクタ回路２３及びセレクタ制御器２６と、選択された受信信号ＲＸの波形を再生する波形再生回路２４とを有する。増幅部２２ａは、主増幅器２９ａと、主増幅器２９ａの前段に接続されており受信信号ＲＸを所定時間だけ遅延させる遅延回路２８ａとを含む。増幅部２２ｂは、主増幅器２９ｂと、主増幅器２９ｂの後段に接続されており受信信号ＲＸを所定時間だけ遅延させる遅延回路２８ｂとを含む。セレクタ制御器２６は、受信クロックと送信クロックとの位相比較結果に基づいて、受信信号ＲＸを選択する。【選択図】  図１
2006253820.tif 000002
【特許請求の範囲】
【請求項１】
発光素子を含み、送信クロックに同期した電気的な送信信号を送信光信号に変換する光送信部と、
受光素子を含み、受信光信号を電気的な受信信号に再生する増幅再生回路を含む光受信部と
を備えた光送受信装置において、
前記増幅再生回路が、
前記受光素子に接続され、前記受光素子の出力を受ける複数の増幅部であって、該複数の増幅部それぞれが、前記受光素子の出力信号を増幅する増幅回路、及び前記増幅回路の前段及び後段の双方または少なくとも一方に接続された一または複数の遅延回路を含み、前記増幅回路の前段に接続された遅延回路の遅延時間は前記受光素子の出力信号が各増幅部毎に異なるタイミングで前記それぞれの増幅回路に達するように設定され、前期増幅回路の後段に接続された遅延回路の遅延時間は前記それぞれの増幅部の出力信号が互いに等しいタイミングで出力されるように設定され、
前記複数の増幅部の各出力に接続されており、前記複数の増幅部の何れかの出力信号を選択する選択回路と、
前記複数の増幅回路のいずれかの出力信号を受け、該出力信号に含まれる受信クロックと前記送信クロックの位相を比較し、位相比較信号を出力する位相比較回路と、
を有し、
前記選択回路が、前記位相比較信号に基づいて、前記複数の増幅部の出力信号を選択することを特徴とする、光送受信装置。
【請求項２】
前記光受信部は、前記受信光信号の強度に応じた強度信号を生成する強度信号生成回路をさらに備え、
前記選択回路が、前記強度信号生成回路からの信号に更に基づいて、前記複数の増幅部からの出力信号を選択することを特徴とする、請求項１に記載の光送受信装置。
【請求項３】
前記光送受信装置は、内部温度に応じた温度信号を生成する温度信号生成回路をさらに備え、
前記選択回路が、前記強度信号生成回路と前記温度信号生成回路からの信号に更に基づいて、前記複数の増幅部からの出力信号を選択することを特徴とする、請求項２に記載の光送受信装置。
【請求項４】
前記位相比較回路が、
前記送信クロックと同じ周期を持つパルス列を生成する第１パルス発生回路と、
前記受信クロックと同じ周期を持つパルス列を生成する第２パルス発生回路と、
前記第１及び第２パルス発生回路のうち一方の出力をセット端子に受け、前記第１及び第２パルス発生回路のうち他方の出力をリセット端子に受けるＲＳ型フリップフロップ回路と、
前記ＲＳ型フリップフロップ回路の出力信号を平滑化する平滑化回路と
を有することを特徴とする、請求項１〜３のいずれか一項に記載の光送受信装置。
【請求項５】
前記位相比較回路が、該位相比較回路に入力される前記一の増幅回路の出力信号にレベル変化が生じたときの前記送信クロックのレベルを判定するレベル判定回路を有することを特徴とする、請求項１〜３のいずれか一項に記載の光送受信装置。
【請求項６】
前記位相比較回路が、
前記送信クロックと同じ周期を持つパルス列を生成するパルス発生回路と、
該位相比較回路に入力される前記一の増幅部の出力信号にレベル変化が生じたときの前記パルス列のレベルを判定するレベル判定回路と
を有することを特徴とする、請求項１〜３のいずれか一項に記載の光送受信装置。
【請求項７】
前記位相比較回路が、
互いに直列に接続されたＮ（Ｎ≧２）個のパルス生成回路であって、該第１番目のパルス生成回路は前記送信信号の第１の方向のレベル変化に同期して前記送信クロックの周期より短い第１の時間のパルス幅を有する第１のパルス列を出力し、該Ｉ番目（Ｎ≧Ｉ≧２）のパルス生成回路は該Ｉ−１番目のパルス生成回路の第２の方向のレベル変化に同期して前記送信クロックの周期より短く該Ｉ−１番目のパルス生成回路に固有の所定時間のパルス幅を有する第Ｉ−１番のパルス列を出力し、
該位相比較回路に入力される前記一の増幅回路の出力信号にレベル変化が生じたときに該Ｎ個の出力パルス列それぞれのレベルを比較するレベル判定回路を有することを特徴とする、請求項１〜３のいずれか一項に記載の光送受信装置。
【請求項８】
前記Ｉ番目のパルス生成回路に固有の所定時間が可変であることを特徴とする、請求項７に記載の光送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向光通信に用いられる光送受信装置に関するものである。
【背景技術】
【０００２】
現在、双方向光通信分野において、電気的な送信信号を光信号に変換し、この光信号を光ファイバを介して送信する光送信部と、別の光ファイバから受信した光信号を受けて電気的な受信信号を生成する光受信部とを備える光送受信装置が用いられている。そして、このような光送受信装置においては、光送信部及び光受信部が一つのパッケージ内に収容されたものが実用化されている。
【０００３】
なお、特許文献１には、光送受信装置が備える光検出回路の一例が開示されている。
【０００４】
【特許文献１】特開２００２−３３５２１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したような光送受信装置においては、光送信部が発光素子を駆動するための比較的大きな電流を扱う一方、光受信部は受光素子から出力された小さな光電流を扱う。従って、光送信部から光受信部へのノイズの回り込み（クロストーク）が生じ易く、このクロストークによる受信信号への影響を低減することが求められる。
【０００６】
特許文献１に開示された回路では、光送信部から光受信部へのクロストークによる受信信号への影響を低減するために、光受信部への光入力の有無を判定するためのコンパレータの閾値を、光送信部の動作状態に応じて変化させている。しかしながら、この回路では閾値調整回路によってコンパレータの閾値を調整しているが、光送信部から光受信部へのクロストークは瞬時に発生する現象であるため、クロストークの発生に合わせて瞬時に閾値を調整することは困難である。従って、例えば受信信号を再生する回路等、高速動作が求められる回路には適用し難い。
【０００７】
本発明は、上記の問題点を鑑みてなされたものであり、光送信部から光受信部へのクロストークによる受信信号への影響を低減できる光送受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために、本発明による光送受信装置は、発光素子を含み、送信クロックに同期した電気的な送信信号を送信光信号に変換する光送信部と、受光素子を含み、受信光信号を電気的な受信信号に再生する増幅再生回路を含む光受信部とを備えた光送受信装置において、増幅再生回路が、受光素子に接続され、受光素子の出力を受ける複数の増幅部であって、該複数の増幅部それぞれが、受光素子の出力信号を増幅する増幅回路、及び増幅回路の前段及び後段の双方または少なくとも一方に接続された一または複数の遅延回路を含み、増幅回路の前段に接続された遅延回路の遅延時間は受光素子の出力信号が各増幅部毎に異なるタイミングでそれぞれの増幅回路に達するように設定され、前期増幅回路の後段に接続された遅延回路の遅延時間はそれぞれの増幅部の出力信号が互いに等しいタイミングで出力されるように設定され、複数の増幅部の各出力に接続されており、複数の増幅部の何れかの出力信号を選択する選択回路と、複数の増幅回路のいずれかの出力信号を受け、該出力信号に含まれる受信クロックと送信クロックの位相を比較し、位相比較信号を出力する位相比較回路と、を有し、選択回路が、位相比較信号に基づいて、複数の増幅部の出力信号を選択することを特徴とする。
【０００９】
上記した光送受信装置では、受光素子が受信光信号を受信すると、受光素子からの出力信号が増幅再生回路へ送られる。そして、受光素子からの出力信号は複数の増幅部それぞれに分岐され、各増幅部の増幅回路において増幅される。このとき、受光素子からの出力信号が各増幅部毎に異なるタイミングで各増幅部内の増幅回路に達するように増幅回路前段の遅延回路の遅延時間が設定されているので、この遅延回路によって、受光素子からの出力信号のタイミングが各増幅部において互いにずれることとなる。
【００１０】
他方、光送信部から回り込んだノイズは、受光素子からの出力信号に対し、各増幅部においてほぼ同時に畳重される。そして、各増幅部からの出力信号が互いに略等しいタイミングで出力されるように増幅回路後段の遅延回路の遅延時間が設定されているので、この遅延回路によって、各増幅部からの出力信号のタイミングが互いに揃うとともに、この出力信号に含まれるノイズのタイミングが互いにずれることとなる。
【００１１】
光送信部から光受信部へのクロストークにより生じるノイズは、主に光送信部における送信信号のレベル変化時（すなわちＨレベルとＬレベルとの間のレベル遷移（トランジェント）時）に生じる。従って、受信クロックの位相と送信クロックの位相とを比較することにより、受光素子からの出力信号の単位ビットに対するノイズ畳重タイミング（例えばビットの前半に畳重するか、或いは後半に畳重するか）を知ることができる。上記光送受信装置では、選択回路が、受信クロックの位相と送信クロックの位相との比較結果に基づいて、ノイズのタイミングが互いにずれている各出力信号から一の出力信号を選択している。従って、波形再生回路は、受光素子からの出力信号に畳重されたノイズ部分を避けて該出力信号の波形をサンプリングし、受信信号に再生することができる。以上のことから、上記光送受信装置によれば、光送信部から光受信部へのクロストークによる受信信号への影響を効果的に低減できる。
【００１２】
また、光送受信装置は、光受信部が、受信光信号の強度に応じた強度信号を生成する強度信号生成回路をさらに備え、選択回路が、強度信号生成回路からの信号に更に基づいて、複数の増幅部からの出力信号を選択することを特徴としてもよい。例えば遅延回路を積分回路によって構成するような場合には、受光素子からの出力信号の強度（波高）によって遅延時間に若干の誤差が生じる。上記光送受信装置によれば、選択回路が、受信クロックの位相と送信クロックの位相との比較結果に加え、受信光信号の強度に更に基づいて複数の増幅部からの出力信号を選択するので、ノイズが畳重された部分を更に精度よく避けて受信信号の波形を再生できる。従って、光送信部から光受信部へのクロストークによる受信信号への影響を更に効果的に低減できる。
【００１３】
また、光送受信装置は、内部温度に応じた温度信号を生成する温度信号生成回路をさらに備え、選択回路が、強度信号生成回路と温度信号生成回路からの信号に更に基づいて、複数の増幅部からの出力信号を選択することを特徴としてもよい。光送信部の発光素子を駆動する回路や光受信部の遅延回路等は、温度によって特性（遅延時間等）が変化する。上記光送受信装置によれば、選択回路が、受信クロックの位相と送信クロックの位相との比較結果に加え、光送受信装置の内部温度に更に基づいて複数の増幅部からの出力信号を選択するので、ノイズが畳重された部分を更に精度よく避けて受信信号の波形を再生できる。従って、光送信部から光受信部へのクロストークによる受信信号への影響を更に効果的に低減できる。
【００１４】
また、光送受信装置は、位相比較回路が、送信クロックと同じ周期を持つパルス列を生成する第１パルス発生回路と、受信クロックと同じ周期を持つパルス列を生成する第２パルス発生回路と、第１及び第２パルス発生回路のうち一方の出力をセット端子に受け、第１及び第２パルス発生回路のうち他方の出力をリセット端子に受けるＲＳ型フリップフロップ回路と、ＲＳ型フリップフロップ回路の出力信号を平滑化する平滑化回路とを有することを特徴としてもよい。これにより、受信クロックの位相と送信クロックの位相との比較結果に応じた位相比較信号を精度よく生成することができる。
【００１５】
また、光送受信装置は、位相比較回路が、該位相比較回路に入力される一の増幅回路の出力信号にレベル変化が生じたときの送信クロックのレベルを判定するレベル判定回路を有することを特徴としてもよい。これにより、受信クロックを抽出する必要がないので、位相比較信号を簡易な回路によって生成することができる。また、この光送受信装置において、位相比較回路は、送信クロックと同じ周期を持つパルス列を生成するパルス発生回路と、該位相比較回路に入力される一の増幅部の出力信号にレベル変化が生じたときのパルス列のレベルを判定するレベル判定回路とを有することが好ましい。
【００１６】
また、光送受信装置は、位相比較回路が、互いに直列に接続されたＮ（Ｎ≧２）個のパルス生成回路であって、該第１番目のパルス生成回路は送信信号の第１の方向のレベル変化に同期して送信クロックの周期より短い第１の時間のパルス幅を有する第１のパルス列を出力し、該Ｉ番目（Ｎ≧Ｉ≧２）のパルス生成回路は該Ｉ−１番目のパルス生成回路の第２の方向のレベル変化に同期して送信クロックの周期より短く該Ｉ−１番目のパルス生成回路に固有の所定時間のパルス幅を有する第Ｉ−１番のパルス列を出力し、該位相比較回路に入力される一の増幅回路の出力信号にレベル変化が生じたときに該Ｎ個の出力パルス列それぞれのレベルを比較するレベル判定回路を有することを特徴としてもよい。これにより、受信クロックを抽出する必要がなく、また、送信クロックを送信信号から抽出したり或いはクロック入力端子から送信クロックを入力する必要がないので、位相比較信号を更に簡易な回路によって生成することができる。また、この光送受信装置においては、Ｉ番目のパルス生成回路に固有の所定時間が可変であることが好ましい。これにより、通信クロック周波数が変化するような特殊な通信方式にも容易に対応できる。
【発明の効果】
【００１７】
本発明による光送受信装置によれば、光送信部から光受信部へのクロストークによる受信信号への影響を低減できる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しながら本発明による光送受信装置の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１９】
（実施の形態）
図１は、本発明による光送受信装置の一実施形態の構成を示すブロック図である。図１を参照すると、本実施形態の光送受信装置１は、光受信部１ａ、光送信部１ｂ、受信信号出力端子６、及び送信信号入力端子７を備える。また、光送受信装置１は、送信信号入力端子７へ入力される送信信号ＴＸの送信クロックを入力するためのクロック入力端子１０を更に備えてもよい。また、光送受信装置１は、光送受信装置１の内部温度に応じた温度信号を生成する温度モニタ回路１２を更に備えることが好ましい。
【００２０】
光受信部１ａは、受信用光ファイバを介して光送受信装置１の外部から受信した光信号Ｌ１（受信光信号）を電気的な受信信号ＲＸに変換するフォトダイオードといった受光素子３１と、この受信信号ＲＸを増幅、再生して受信信号出力端子６へ提供する増幅再生回路２とを含んで構成されている。なお、受光素子３１は、受信信号ＲＸを増幅するための前置増幅器３２とともに受光パッケージ３に収容されている。受光パッケージ３は導電性の容器（例えばＣＡＮパッケージ）によって構成されており、受光素子３１からの微小な受信信号ＲＸをノイズから保護する。また、増幅再生回路２は、１つのＩＣパッケージ内に収容されていることが好ましい。
【００２１】
光送信部１ｂは、送信信号入力端子７より入力された電気的な送信信号ＴＸを光信号Ｌ２（送信光信号）に変換するための手段である。具体的には、光送信部１ｂは、レーザダイオードといった発光素子５と、送信信号入力端子７へ入力された送信信号ＴＸを増幅して駆動回路８へ提供するための入力バッファ９と、入力バッファ９からの送信信号ＴＸに応じて駆動電流Ｉ１を生成し、この駆動電流Ｉ１を発光素子５へ供給する駆動回路８とを有する。発光素子５は、駆動回路８からの駆動電流Ｉ１を光信号Ｌ２に変換し、送信用光ファイバを介して光信号Ｌ２を光送受信装置１の外部へ出力する。
【００２２】
光受信部１ａの増幅再生回路２は、増幅器２１、複数の増幅部２２ａ及び２２ｂ、セレクタ回路２３、波形再生回路２４、位相比較器２５、セレクタ制御器２６、及びパワーモニタ回路２７を有する。
【００２３】
増幅器２１は、受光素子３１から出力された受信信号ＲＸを更に増幅するとともに、受信信号ＲＸを各増幅部２２ａ、２２ｂへ分岐するための回路である。増幅器２１は、前置増幅器３２の出力端と電気的に接続された１つの入力端と、増幅部２２ａ及び２２ｂのそれぞれと電気的に接続された２つの出力端を有する。
【００２４】
なお、前置増幅器３２が充分な駆動能力（増幅能力）を有する場合には、増幅器２１を設けずに、前置増幅器３２からの受信信号ＲＸを分岐して増幅部２２ａ及び２２ｂのそれぞれへ提供してもよい。しかしながら、この形態では前置増幅器３２の負荷が増大するため、前置増幅器３２の駆動能力を大きくする必要がある。従って、前置増幅器３２と増幅部２２ａ及び２２ｂとの間に増幅器２１を設けるか否かについては、増幅器２１を設けることと、前置増幅器３２の駆動能力を大きくすることとの兼ね合いに基づいて決定するとよい。
【００２５】
増幅部２２ａは、本実施形態における第１の増幅部である。また、増幅部２２ｂは、本実施形態における第２の増幅部である。すなわち、増幅部２２ａ及び２２ｂは、前置増幅器３２及び増幅器２１を介して受光素子３１から受信信号ＲＸを受け取り、この受信信号ＲＸを増幅する。増幅部２２ａ及び２２ｂは、増幅再生回路２の内部において互いに並列に接続されている。増幅部２２ａは、受信信号ＲＸを増幅する主増幅器２９ａといった第１の増幅回路と、主増幅器２９ａの前段に接続され、受信信号ＲＸを所定時間だけ遅延させる遅延回路２８ａ（第１の遅延回路）とを含んで構成されている。また、増幅部２２ｂは、受信信号ＲＸを増幅する主増幅器２９ｂといった第２の増幅回路と、主増幅器２９ｂの後段に接続され、受信信号ＲＸを所定時間だけ遅延させる遅延回路２８ｂ（第２の遅延回路）とを含んで構成されている。遅延回路２８ａ及び２８ｂは、互いに同じ時間（所定時間）だけ受信信号ＲＸを遅延させるように設定されている。従って、増幅部２２ａと増幅部２２ｂとでは、受信信号ＲＸのトータルの遅延時間が互いにほぼ同じとなっている。
【００２６】
位相比較器２５は、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相とを比較し、比較結果に応じた位相比較信号を生成するための位相比較回路である。位相比較器２５は、送信信号ＴＸを受ける入力端２５ａと、受信信号ＲＸを受ける入力端２５ｂと、位相差検出結果を出力する出力端２５ｃとを有する。本実施形態においては、入力端２５ａは、入力バッファ９の出力端と電気的に接続されている。入力端２５ｂは、増幅部２２ｂの主増幅器２９ｂの出力端と電気的に接続されている。出力端２５ｃは、セレクタ制御器２６に電気的に接続されている。なお、光送受信装置１がクロック入力端子１０を備える場合には、入力端２５ａは、入力バッファ９ではなくクロック入力端子１０に電気的に接続される。
【００２７】
ここで、図２は、本実施形態の位相比較器２５の構成例を示すブロック図である。図２を参照すると、位相比較器２５は、入力端２５ａに接続された入力端を有する第１クロック抽出回路２５ｄと、入力端２５ｂに接続された入力端を有する第２クロック抽出回路２５ｅと、第１クロック抽出回路２５ｄ及び第２クロック抽出回路２５ｅそれぞれの出力端に接続された２つの入力端を有する乗算回路２５ｆと、乗算回路２５ｆの出力端に接続された入力端、及び出力端２５ｃに接続された出力端を有する平滑化回路２５ｇとを含んで構成されている。
【００２８】
第１クロック抽出回路２５ｄは、入力バッファ９（図１参照）から入力端２５ａを介して入力された送信信号ＴＸから送信クロックを抽出する回路である。なお、光送受信装置１がクロック入力端子１０を備える場合には、第１クロック抽出回路２５ｄは省略され、クロック入力端子１０からの送信クロックが乗算回路２５ｆへ直接入力される。また、第２クロック抽出回路２５ｅは、増幅部２２ｂから入力端２５ｂを介して入力された受信信号ＲＸから受信クロックを抽出するための回路である。また、乗算回路２５ｆは、第１クロック抽出回路２５ｄからの（または、クロック入力端子１０からの）送信クロックと、第２クロック抽出回路２５ｅからの受信クロックとを互いに乗算する、すなわち論理積を演算する回路である。また、平滑化回路２５ｇは、乗算回路２５ｆからの出力信号を平滑化（積分）することにより、位相比較信号として、受信クロックと送信クロックとの間の位相差を示すアナログ信号である位相差信号を生成する。平滑化回路２５ｇは、例えばローパスフィルタ（ＬＰＦ）によって構成されることができる。
【００２９】
送信信号ＴＸの信号クロック周波数と受信信号ＲＸの信号クロック周波数とがほぼ同じであれば、これらの周波数同士の位相差は、これらの周波数よりも遅い周波数で揺らぐ（周期的に変化する）こととなる。従って、図２に示した回路のように、送信信号ＴＸの送信クロックと受信信号ＲＸの受信クロックとを乗算し、平滑化回路２５ｇによって離散的な信号を連続信号（ＤＣアナログ信号）に変換することにより、送信信号ＴＸの送信クロックと受信信号ＲＸの受信クロックとの位相差に応じてレベルが変化する位相差信号を生成できるので、位相比較結果に応じた位相比較信号を精度よく得られる。平滑化回路２５ｇは、生成した位相差信号を、出力端２５ｃを介してセレクタ制御器２６（図１参照）へ提供する。
【００３０】
再び図１を参照する。セレクタ回路２３及びセレクタ制御器２６は、増幅部２２ａ及び２２ｂのうち何れかの増幅部から出力された受信信号ＲＸを選択するための選択回路を構成している。具体的には、セレクタ回路２３は、増幅部２２ａの出力端（すなわち主増幅器２９ａの出力端）に電気的に接続された信号入力端２３ａと、増幅部２２ｂの出力端（すなわち遅延回路２８ｂの出力端）に電気的に接続された信号入力端２３ｂと、セレクタ制御器２６に電気的に接続された制御信号入力端２３ｃと、波形再生回路２４に電気的に接続された信号出力端２３ｄとを有する。セレクタ回路２３は、セレクタ制御器２６からの制御信号に応じて、増幅部２２ａまたは２２ｂからの受信信号ＲＸを選択的に波形再生回路２４へ出力する。
【００３１】
また、セレクタ制御器２６は、送信信号ＴＸの送信クロックの位相と受信信号ＲＸの受信クロックの位相との比較結果に応じた位相比較信号（本実施形態では位相差信号）に基づいて、セレクタ回路２３における受信信号ＲＸの選択を制御するための回路である。セレクタ制御器２６は、位相比較器２５の出力端２５ｃに電気的に接続された入力端２６ａと、セレクタ回路２３の制御信号入力端２３ｃに電気的に接続された出力端２６ｄとを有する。
【００３２】
ここで、位相比較器２５は、上述したように増幅部２２ｂの主増幅器２９ｂからの出力信号（受信信号ＲＸ）から抽出した受信クロックを用いて、送信信号ＴＸの送信クロックとの位相差を求めている。しかしながら、主増幅器２９ｂにおける遅延時間は、受光素子３１において生成された受信信号ＲＸの信号強度（すなわち受光量）によって変化する（例えば、信号強度が小さいほど遅延時間が長くなる等）場合がある。また、駆動回路８を含めた各回路の遅延時間は、光送受信装置１の内部温度によって変化する（例えば、内部温度が高いほど遅延時間が長くなる等）。従って、セレクタ制御器２６においては、受信信号ＲＸの信号強度や光送受信装置１の内部温度により位相差に含まれる誤差を補正することが好ましい。
【００３３】
本実施形態のセレクタ制御器２６は、受光素子３１によって生成された受信信号ＲＸの信号強度、及び光送受信装置１の内部温度に更に基づいて、セレクタ回路２３における受信信号ＲＸの選択を制御する。本実施形態のセレクタ制御器２６は、パワーモニタ回路２７に電気的に接続された入力端２６ｂと、温度モニタ回路１２に電気的に接続された入力端２６ｃとを更に有する。
【００３４】
パワーモニタ回路２７は、受信信号ＲＸの強度に応じた強度信号を生成するための強度信号生成回路である。パワーモニタ回路２７は、受光素子３１のカソードに接続された入力端２７ａと、セレクタ制御器２６の入力端２６ｂに接続された出力端２７ｂとを有する。パワーモニタ回路２７は、受光素子３１において発生した光電流の大きさに応じた電圧信号（強度信号）を生成し、この強度信号をセレクタ制御器２６へ送る。
【００３５】
温度モニタ回路１２は、光送受信装置１の内部温度に応じた温度信号を生成するための温度信号生成回路である。温度モニタ回路１２は、セレクタ制御器２６の入力端２６ｃに接続された出力端１２ａを有する。温度モニタ回路１２は、温度によって電気的特性が変化する素子（例えばダイオード）を含んで構成されており、光送受信装置１の内部温度に応じて電圧信号（温度信号）を生成し、この温度信号をセレクタ制御器２６へ送る。
【００３６】
ここで、セレクタ制御器２６の内部構成の一例について説明する。図３は、本実施形態におけるセレクタ制御器２６の内部構成例を示すブロック図である。図３を参照すると、セレクタ制御器２６は、変換回路２６ｅ及び２６ｆ、加算回路２６ｇ、及び比較器（コンパレータ）２６ｈを有する。
【００３７】
変換回路２６ｅは、入力端２６ｂを介してパワーモニタ回路２７に電気的に接続されており、強度信号をパワーモニタ回路２７から受け取る。変換回路２６ｅは、このパワーモニタ回路２７からの強度信号を、主増幅器２９ｂにおける遅延時間を示す信号に変換する。なお、受信信号ＲＸの信号強度と主増幅器２９ｂの遅延時間との相関は単調減少なので、変換回路２６ｅは、ダイオード、トランジスタ、及び抵抗素子によって容易に構成可能である。また、変換回路２６ｆは、入力端２６ｃを介して温度モニタ回路１２に電気的に接続されており、温度信号を温度モニタ回路１２から受け取る。変換回路２６ｆは、この温度モニタ回路１２からの温度信号を、駆動回路８を含めた各回路における遅延時間を示す信号に変換する。
【００３８】
加算回路２６ｇは、位相比較器２５から入力端２６ａを介して入力された位相差信号に、変換回路２６ｅ及び２６ｆによって生成された各信号の電圧値を加算することにより、位相差信号を補正するための回路である。また、比較器２６ｈは、加算回路２６ｇからの出力信号（補正後の位相差信号）と所定の閾値電圧との大小を比較することにより、受信信号ＲＸの受信クロックと送信信号ＴＸの送信クロックとの位相差が所定の値よりも大きいか否かを判定するための回路である。比較器２６ｈは、この判定結果を示す信号を、セレクタ回路２３を制御する制御信号として出力端２６ｄを介してセレクタ回路２３へ出力する。
【００３９】
再び図１を参照する。波形再生回路２４は、セレクタ回路２３からの受信信号ＲＸの信号波形を再生するための回路である。波形再生回路２４は、セレクタ回路２３の出力端２３ｄに電気的に接続された入力端２４ａと、受信信号出力端子６に電気的に接続された出力端２４ｂとを有する。波形再生回路２４は、セレクタ回路２３からの受信信号ＲＸに含まれる各ビットに対し、所定のタイミング（例えばビットの中心に相当するタイミング）でサンプリングを行う。そして、波形再生回路２４は、サンプリング時の受信信号ＲＸの電圧値が所定の閾値よりも高いか、或いは所定の閾値よりも低いかによって、当該ビットの論理値（ＨレベルまたはＬレベル）を判定し、この判定結果に応じて信号波形を再生する。波形再生回路２４は、再生した受信信号ＲＸを受信信号出力端子６へ出力する。
【００４０】
以上の構成を備える光送受信装置１の動作について説明する。光送受信装置１では、受光素子３１が光信号Ｌ１を受信すると、受光素子３１は光信号Ｌ１を受信信号ＲＸに変換し、受信信号ＲＸを出力する。受信信号ＲＸは、前置増幅器３２によって増幅された後、増幅再生回路２へ送られる。増幅再生回路２において、受信信号ＲＸは増幅器２１によって再び増幅された後、増幅部２２ａ及び２２ｂのそれぞれに分岐される。増幅部２２ａでは、受信信号ＲＸは遅延回路２８ａによって所定時間だけ遅延された後、主増幅器２９ａによって増幅される。また、増幅部２２ｂでは、受信信号ＲＸは主増幅器２９ｂによって増幅された後、遅延回路２８ｂによって所定時間だけ遅延される。こうして、増幅部２２ａ及び２２ｂのそれぞれにおいて増幅され且つ遅延された受信信号ＲＸが、セレクタ回路２３へ入力される。
【００４１】
セレクタ回路２３では、セレクタ制御器２６からの制御信号に基づいて、増幅部２２ａ及び２２ｂのうちいずれか一方の増幅部からの受信信号ＲＸが選択される。このとき、セレクタ制御器２６は、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相との比較結果に応じた位相比較信号（本実施形態では位相差信号）に基づいて、制御信号を生成する。セレクタ回路２３において選択された受信信号ＲＸは、波形再生回路２４において再生された後、受信信号出力端子６から光送受信装置１の外部へ提供される。
【００４２】
ここで、図４は、光送受信装置１における信号波形の一例を示す図である。図４において、グラフＡ１は、送信信号ＴＸの信号波形（正確には、駆動回路８から発光素子５へ供給される駆動電流の波形）を示すグラフである。また、グラフＡ２は、増幅部２２ｂの主増幅器２９ｂへ入力される時点での受信信号ＲＸの信号波形を示すグラフである。いま、この受信信号ＲＸの受信クロックは、送信信号ＴＸの送信クロックに対して或る位相差θを有しているものとする。また、グラフＡ３は、増幅部２２ｂの主増幅器２９ｂから出力された受信信号ＲＸの信号波形を示すグラフである。また、グラフＡ４は、主増幅器２９ｂから出力された受信信号ＲＸが、セレクタ回路２３において選択され、波形再生回路２４において再生された場合の信号波形を示すグラフである。
【００４３】
また、グラフＡ５は、増幅部２２ａの主増幅器２９ａへ入力される時点での受信信号ＲＸの信号波形を示すグラフである。また、グラフＡ６は、増幅部２２ａの主増幅器２９ａから出力された受信信号ＲＸの信号波形を示すグラフである。また、グラフＡ７は、主増幅器２９ａから出力された受信信号ＲＸが、セレクタ回路２３において選択され、波形再生回路２４において再生された場合の信号波形を示すグラフである。
【００４４】
図４を参照すると、増幅部２２ａ及び２２ｂのそれぞれにおいては、受信信号ＲＸが主増幅器２９ａまたは２９ｂに入力されるタイミングが互いに異なる。ここで、グラフＡ２、Ａ５中のノイズＮは、光送信部１ｂの送信信号ＴＸから光受信部１ａの受信信号ＲＸへ回り込んだノイズを示している。このノイズＮの回り込みは、主に送信信号ＴＸのレベル変化時（すなわち論理レベルＨ／Ｌ間の遷移（トランジェント）時）に生じ、増幅部２２ａ及び２２ｂそれぞれの各受信信号ＲＸに対してほぼ同時に畳重される。従って、受信信号ＲＸに含まれる各ビットを基準とした場合のノイズＮの畳重タイミングは、増幅部２２ａと増幅部２２ｂとで互いに異なる。具体的には、例えば増幅部２２ｂの受信信号ＲＸに対してビットの中心付近にノイズＮが畳重したとすると、増幅部２２ａにおける受信信号ＲＸは増幅部２２ｂにおける受信信号ＲＸよりも遅れて伝送されるので、増幅部２２ａの受信信号ＲＸに対しては、ビットの中心付近よりも前、例えばビットの前端付近にノイズＮが畳重することとなる。
【００４５】
そして、主増幅器２９ａ及び２９ｂにおいては、入力された受信信号ＲＸ（グラフＡ２、Ａ５）の電圧値が所定の閾値よりも大きい場合には論理Ｈが出力され、小さい場合には論理Ｌが出力される（グラフＡ３、Ａ６）。このとき、受信信号ＲＸに含まれる各ビットにおいては、主増幅器２９ａ及び２９ｂへの入力前にノイズＮによって本来の論理値とは逆側へ電圧値が部分的に変動してしまう場合がある（グラフＡ２、Ａ５中の部分Ｎａ）。そして、このようなビット部分においては、本来の論理値とは逆の論理値が主増幅器２９ａ及び２９ｂから出力されてしまうこととなる（グラフＡ３、Ａ６中の部分Ｎｂ）。
【００４６】
ここで、グラフＡ３、Ａ６に示されたタイミングＴは、波形再生回路２４における再生タイミング（すなわち、受信信号ＲＸの各ビットにおける論理値を参照するタイミング）である。再生タイミングＴは、受信信号ＲＸから抽出された受信クロックを基に生成され、受信信号ＲＸのクロック周波数とほぼ同じ周波数でもって繰り返される。なお、図４では、理解を容易にするため、増幅部２２ｂの遅延回路２８ｂによる遅延後の受信信号ＲＸの図示を省略している。従って、図４においては、グラフＡ３及びグラフＡ６それぞれにおける各ビットのタイミング及び再生タイミングＴの時刻がグラフＡ３とグラフＡ６とで互いにずれて表示されているが、実際には、これらのグラフの各ビットのタイミング及び再生タイミングＴは互いにほぼ等しい時刻となる。
【００４７】
主増幅器２９ａまたは２９ｂから出力された受信信号ＲＸが波形再生回路２４において再生される際、例えばグラフＡ３に示すように、ノイズＮによって本来の論理値とは逆の論理値となっているビット部分Ｎｂと再生タイミングＴとが重なると、当該ビットはグラフＡ４のように本来の論理値とは逆の論理値と認識され、再生されてしまう。これに対し、例えばグラフＡ６に示すように、ビット部分Ｎｂと再生タイミングＴとの重なりを避けることによって、受信信号ＲＸに含まれる各ビットをグラフＡ７のように本来の論理値のまま再生できる。
【００４８】
本実施形態の光送受信装置１においては、上述したように、受信信号ＲＸに含まれる各ビットを基準とした場合のノイズＮの畳重タイミングが増幅部２２ａと増幅部２２ｂとで互いに異なる。従って、増幅部２２ａ及び２２ｂのうち少なくとも一方の増幅部においては、ノイズＮと再生タイミングＴとの重なりを回避できる。また、ノイズＮは主に送信信号ＴＸのレベル遷移によって生じるため、受信信号ＲＸの各ビットを基準とした場合のノイズＮの畳重タイミング（例えばビットの前半または後半）を、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相との比較（例えば位相差）によって知ることができる。
【００４９】
光送受信装置１では、セレクタ回路２３及びセレクタ制御器２６が、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相との比較結果に応じた位相比較信号（例えば位相差信号）に基づいて、増幅部２２ａ及び２２ｂのうち一方の増幅部からの受信信号ＲＸを選択している。従って、波形再生回路２４は、受信信号ＲＸに畳重されたノイズ部分を避けて受信信号ＲＸの波形をサンプリングし、再生することができる。以上のことから、本実施形態の光送受信装置１によれば、光送信部１ｂから光受信部１ａへのクロストークによる受信信号ＲＸへの影響を効果的に低減できる。
【００５０】
なお、光送信部１ｂから光受信部１ａへのクロストークは、例えば増幅再生回路２と受光パッケージ３との間の伝送線路上にも発生する。増幅再生回路２及び受光パッケージ３がそれぞれ金属ケース等によってシールドされている場合には、特にこの伝送線路にノイズが回り込み易い。このような、遅延回路２８ａによる遅延作用より以前に受信信号ＲＸに対して回り込んだ光送信部１ｂからのノイズについては、遅延回路２８ａによって受信信号ＲＸと共にノイズも遅延されるので、受信信号ＲＸの各ビットを基準とするノイズの畳重タイミングが、上記形態とは異なり増幅部２２ａと増幅部２２ｂとでほぼ同じとなる。この場合には、波形再生回路２４において受信信号ＲＸの波形を再生する際の再生タイミングを、セレクタ回路２３における受信信号ＲＸの選択結果と連動して切り替えるとよい。
【００５１】
図５は、遅延回路２８ａによる遅延作用より以前に受信信号ＲＸに対してノイズが回り込んだ場合の、光送受信装置１における信号波形の一例を示す図である。図５において、グラフＢ１〜Ｂ４は、図４におけるグラフＡ１〜Ａ４と同様のグラフである。また、グラフＢ５は、増幅部２２ａの主増幅器２９ａへ入力される時点での受信信号ＲＸの信号波形の一例を示すグラフである。また、グラフＢ６は、増幅部２２ａの主増幅器２９ａから出力された受信信号ＲＸの信号波形を示すグラフである。また、グラフＢ７は、主増幅器２９ａから出力された受信信号ＲＸが、セレクタ回路２３において選択され、波形再生回路２４において再生された場合の信号波形を示すグラフである。
【００５２】
遅延回路２８ａによる遅延作用より以前に受信信号ＲＸに対してノイズが回り込んだ場合であっても、ノイズＮの回り込みは、主に送信信号ＴＸのレベル変化時に生じる。このとき、受信信号ＲＸはまだ遅延されていない（或いは、まだ分岐されていない）ので、増幅部２２ａと増幅部２２ｂとに分岐された後の受信信号ＲＸに含まれる各ビットを基準とした場合のノイズＮの畳重タイミングは、増幅部２２ａと増幅部２２ｂとで互いに同じとなる。具体的には、例えば増幅部２２ｂの受信信号ＲＸに対してビットの中心付近にノイズＮが畳重したとすると、増幅部２２ａにおける受信信号ＲＸに対してもビットの中心付近にノイズＮが畳重することとなる。
【００５３】
このように、受信信号ＲＸの各ビットを基準とするノイズＮの畳重タイミングは、増幅部２２ａと増幅部２２ｂとで互いに同じになる。従って、主増幅器２９ａ及び２９ｂのそれぞれによって増幅された信号波形（グラフＢ３及びグラフＢ６））においては、各ビットを基準としたビット部分Ｎｂのタイミングが、増幅部２２ａと増幅部２２ｂとで互いにほぼ同じになる。
【００５４】
ここで、図５のグラフＢ３及びグラフＢ６に示すように、増幅部２２ｂからの受信信号ＲＸに対する再生タイミングＴ１と、増幅部２２ａからの受信信号ＲＸに対する再生タイミングＴ２とを互いにずらす（図５では同じタイミングになっているように見えるが、実際には遅延回路２８ｂによってグラフＢ３もグラフＢ６と同等に遅延されるため、再生タイミングＴ１及びＴ２は互いにずれている）ことにより、増幅部２２ａ及び２２ｂのうち少なくとも一方の増幅部からの受信信号ＲＸにおけるビット部分Ｎｂと再生タイミングＴ１またはＴ２との重なりを避けることができ（例えばグラフＢ６）、受信信号ＲＸに含まれる各ビットを本来の論理値のまま再生できる（グラフＢ７）。
【００５５】
また、本実施形態の光送受信装置１では増幅再生回路２が２つの増幅部２２ａ及び２２ｂを有しているが、増幅再生回路は３つ以上の増幅部を有してもよい。この場合、各増幅部が、受信信号ＲＸを増幅する増幅回路、及び増幅回路の前段及び後段の双方または少なくとも一方に接続された一または複数の遅延回路を含むとよい。そして、受信信号ＲＸが各増幅部毎に異なるタイミングで増幅回路に達するように、増幅回路の前段に接続された遅延回路の遅延時間が設定されるとよい。また、各増幅部から出力された受信信号ＲＸが互いに略等しいタイミングで選択回路に達するように、増幅回路の後段に接続された遅延回路の遅延時間が設定されるとよい。
【００５６】
図６は、増幅再生回路が３つの増幅部を有する場合の構成例を示すブロック図である。図６を参照すると、増幅再生回路４は、増幅器４１、増幅部４２ａ〜４２ｃ、セレクタ回路４３、波形再生回路４４、位相比較器４５、及びセレクタ制御器４６を有する。なお、波形再生回路４４及び位相比較器４５の構成及び機能については、上述した波形再生回路２４及び位相比較器２５と同様なのでその説明を省略する。
【００５７】
増幅器４１は、受光素子からの受信信号ＲＸを増幅するとともに、増幅した受信信号ＲＸを各増幅部４２ａ〜４２ｃへ分岐する。また、増幅部４２ａ〜４２ｃは、増幅器４１を介して受光素子から受信信号ＲＸを受け取り、この受信信号ＲＸを増幅する。増幅部４２ａ〜４２ｃは、増幅再生回路４において互いに並列に接続されている。増幅部４２ａは、受信信号ＲＸを増幅する主増幅器４９ａといった増幅回路と、主増幅器４９ａの前段に接続され、受信信号ＲＸを時間２ｔ（ｔは任意）だけ遅延させる遅延回路４８ａとを含んで構成されている。また、増幅部４２ｂは、受信信号ＲＸを増幅する主増幅器４９ｂといった増幅回路と、主増幅器４９ｂの前段に接続され、受信信号ＲＸを時間ｔだけ遅延させる遅延回路４８１ｂと、主増幅器４９ｂの後段に接続され、受信信号ＲＸを時間ｔだけ遅延させる遅延回路４８２ｂとを含んで構成されている。また、増幅部４２ｃは、受信信号ＲＸを増幅する主増幅器４９ｃといった増幅回路と、主増幅器４９ｃの後段に接続され、受信信号ＲＸを時間２ｔ（ｔは任意）だけ遅延させる遅延回路４８ｃとを含んで構成されている。
【００５８】
このような増幅部４２ａ〜４２ｃの構成によれば、主増幅器４９ａ及び４９ｂの前段に接続された遅延回路４８ａ及び４８１ｂの作用により、増幅部４２ａにおいては受信信号ＲＸが遅延時間２ｔの後に主増幅器４９ａに達し、増幅部４２ｂにおいては受信信号ＲＸが遅延時間ｔの後に主増幅器４９ｂに達する。また、増幅部４２ｃにおいては受信信号ＲＸが遅延時間なしで主増幅器４９ｃに達する。従って、受信信号ＲＸが各増幅部４２ａ〜４２ｃ毎に異なるタイミングで主増幅器４９ａ〜４９ｃに達することとなる。
【００５９】
更に、主増幅器４９ｂ及び４９ｃの後段に接続された遅延回路４８２ｂ及び４８ｃの作用により、増幅部４２ｂ及び４２ｃそれぞれにおける遅延時間の合計が２ｔとなり、増幅部４２ａ〜４２ｃそれぞれの受信信号ＲＸは同じ遅延時間２ｔ後に、略等しいタイミングでセレクタ回路４３に達する。
【００６０】
セレクタ回路４３及びセレクタ制御器４６は、増幅部４２ａ〜４２ｃのうち何れかの増幅部からの受信信号ＲＸを選択するための選択回路を構成している。セレクタ回路４３は、セレクタ制御器４６からの制御信号に応じて、増幅部４２ａ〜４２ｃのうちいずれか一つの増幅部からの受信信号ＲＸを選択的に波形再生回路４４へ出力する。また、セレクタ制御器４６は、送信信号ＴＸ（図１参照）の送信クロックの位相と受信信号ＲＸの受信クロックの位相との比較結果に応じた位相比較信号（例えば位相差信号）に基づいて、セレクタ回路４３における受信信号ＲＸの選択を制御する。なお、セレクタ制御器４６においては、上述したセレクタ制御器２６と同様に、受信信号ＲＸの信号強度や光送受信装置の内部温度により位相比較結果に含まれる誤差を、パワーモニタ回路及び温度モニタ回路からの信号に基づいて補正することが好ましい。
【００６１】
光送受信装置の増幅再生回路は図６に示したような構成であってもよい。この構成により、波形再生回路４４が、受信信号ＲＸに畳重されたノイズ部分を避けて受信信号ＲＸの波形をサンプリングし、再生することができる。従って、光送信部から光受信部へのクロストークによる受信信号ＲＸへの影響を効果的に低減できる。特に、例えば１５５Ｍｂｐｓから２．５Ｇｂｐｓまで幅広い通信クロック周波数で通信できるマルチレート光送受信器においては、図１に示したような２つの増幅部２２ａ及び２２ｂでは足りないことが多く、図６に示したように３つの増幅部４２ａ〜４２ｃ或いはそれ以上の増幅部を増幅再生回路が有することが好ましい。
【００６２】
また、本実施形態のように、光送受信装置１が、受信信号ＲＸの強度に応じた強度信号を生成するパワーモニタ回路２７を更に備え、セレクタ制御器２６及びセレクタ回路２３が、強度信号に更に基づいて、受信信号ＲＸを選択することが好ましい。例えば遅延回路２８ａ及び２８ｂを積分回路によって構成するような場合には、受信信号ＲＸの強度（波高）によって遅延時間に若干の誤差が生じる。本実施形態の光送受信装置１によれば、セレクタ制御器２６及びセレクタ回路２３が、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相との比較結果（位相差）に加え、受信信号ＲＸの強度に更に基づいて受信信号ＲＸを選択するので、ノイズＮが畳重されたビット部分を更に精度よく避けて受信信号ＲＸの波形を再生できる。従って、光送信部１ｂから光受信部１ａへのクロストークによる受信信号ＲＸへの影響を更に効果的に低減できる。
【００６３】
また、本実施形態のように、光送受信装置１が、内部温度に応じた温度信号を生成する温度モニタ回路１２を更に備え、セレクタ制御器２６及びセレクタ回路２３が、温度信号に更に基づいて、受信信号ＲＸを選択することが好ましい。光送信部１ｂの駆動回路８や光受信部１ａの遅延回路２８ａ、２８ｂ等は、温度によって特性（遅延時間等）が変化する。本実施形態の光送受信装置１によれば、セレクタ制御器２６及びセレクタ回路２３が、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相との比較結果（位相差）に加え、光送受信装置１の内部温度に更に基づいて受信信号ＲＸを選択するので、ノイズＮが畳重されたビット部分を更に精度よく避けて受信信号ＲＸの波形を再生できる。従って、光送信部１ｂから光受信部１ａへのクロストークによる受信信号ＲＸへの影響を更に効果的に低減できる。
【００６４】
（変形例）
以下、位相比較回路の変形例について説明する。図７は、位相比較回路の他の例として、位相比較器２５１の構成を示すブロック図である。位相比較器２５１は、第１パルス発生回路２５１ａと、第２パルス発生回路２５１ｂと、ＲＳ型フリップフロップ回路２５１ｉと、平滑化回路２５１ｊとを有する。
【００６５】
第１パルス発生回路２５１ａは、送信信号ＴＸの送信クロックのレベル変化に同期したパルス列を送信信号ＴＸから生成するための回路である。また、第２パルス発生回路２５１ｂは、受信信号ＲＸの受信クロックのレベル変化に同期したパルス列を受信信号ＲＸから生成するための回路である。第１パルス発生回路２５１ａ及び第２パルス発生回路２５１ｂは、互いに同様の構成を有する。すなわち、第１パルス発生回路２５１ａ（第２パルス発生回路２５１ｂ）は、入力端２５１ｋ（２５１ｌ）から入力された送信信号ＴＸ（受信信号ＲＸ）から信号クロックを抽出するクロック抽出回路２５１ｃ（２５１ｄ）と、クロック抽出回路２５１ｃ（２５１ｄ）によって抽出された信号クロックを所定時間だけ遅延させる遅延回路２５１ｅ（２５１ｆ）と、クロック抽出回路２５１ｃ（２５１ｄ）からの信号クロックと遅延回路２５１ｅ（２５１ｆ）からの遅延された信号クロックとを入力し、これらの信号クロック同士の排他的論理和を演算する演算器２５１ｇ（２５１ｈ）とを含んで構成されている。なお、この構成例においては、入力端２５１ｋは、光送信部１ｂの入力バッファ９に接続される。これに対し、光送受信装置１がクロック入力端子１０（図１参照）を備えている場合には、第１パルス発生回路２５１ａにおけるクロック抽出回路２５１ｃは不要となり、遅延回路２５１ｅ及び演算器２５１ｇにはクロック入力端子１０からの送信クロックが直接入力される。
【００６６】
ＲＳ型フリップフロップ回路２５１ｉは、第１パルス発生回路２５１ａ及び第２パルス発生回路２５１ｂのうち一方（本変形例では第１パルス発生回路２５１ａ）からのパルス列をセット端子に受け、他方（本変形例では第２パルス発生回路２５１ｂ）からのパルス列をリセット端子に受ける。ＲＳ型フリップフロップ回路２５１ｉは、第１パルス発生回路２５１ａからのパルス列をトリガとして立ち上がり、第２パルス発生回路２５１ｂからのパルス列をトリガとして立ち下がる波形のパルス列を生成し、このパルス列を平滑化回路２５１ｊへ送る。平滑化回路２５１ｊは、ＲＳ型フリップフロップ回路２５１ｉからのパルス列を平滑化（積分）することにより、位相比較結果として、受信信号ＲＸの受信クロックと送信信号ＴＸの送信クロックとの間の位相差を示すアナログ信号である位相差信号を生成する。平滑化回路２５１ｊは、生成した位相差信号を出力端２５１ｍを介してセレクタ制御器２６（図１参照）へ提供する。平滑化回路２５１ｊは、例えばローパスフィルタ（ＬＰＦ）によって構成されることができる。
【００６７】
図８は、図７に示した位相比較器２５１の動作を説明するためのタイミングチャートである。まず、クロック抽出回路２５１ｃにおいて送信信号ＴＸの送信クロックが抽出されるか、或いはクロック入力端子１０から送信クロックが入力される（グラフＣ１）。その後、送信信号ＴＸの送信クロックが遅延回路２５１ｅによって所定時間だけ遅延される（グラフＣ２）。続いて、送信信号ＴＸの送信クロックと、遅延回路２５１ｅによって遅延された送信信号ＴＸの送信クロックとの排他的論理和が演算器２５１ｇにおいて演算され、送信信号ＴＸの送信クロックのレベル変化に同期したパルス列が生成される（グラフＣ３）。
【００６８】
また、クロック抽出回路２５１ｄにおいて受信信号ＲＸの受信クロックが抽出される（グラフＣ４）。その後、遅延回路２５１ｆによって所定時間だけ遅延された受信信号ＲＸの受信クロックと、クロック抽出回路２５１ｄからの受信信号ＲＸの受信クロックとの排他的論理和が演算器２５１ｈによって演算され、受信信号ＲＸの受信クロックのレベル変化に同期したパルス列が生成される（グラフＣ５）。
【００６９】
続いて、演算器２５１ｇからのパルス列（グラフＣ３）をトリガとして立ち上がり、演算器２５１ｈからのパルス列（グラフＣ５）をトリガとして立ち下がるパルス列がＲＳ型フリップフロップ回路２５１ｉによって生成される（グラフＣ６）。このパルス列に含まれる各パルスの幅は、送信信号ＴＸの送信クロックと受信信号ＲＸの受信クロックとの位相差を示している。従って、平滑化回路２５１ｊによってこのパルス列を平滑化（積分）することによって、送信信号ＴＸの送信クロックと受信信号ＲＸの受信クロックとの位相差を示す位相差信号が得られるので、位相比較結果に応じた信号を精度よく得ることができる。
【００７０】
図９は、位相比較回路の他の例として、位相比較器２５２の構成を示すブロック図である。位相比較器２５２は、パルス発生回路２５２ａ及び２５２ｂと、回路２５２ｃ及び２５２ｄと、平滑化回路２５２ｅ及び２５２ｆと、比較器（コンパレータ）２５２ｇとを有する。このうち、パルス発生回路２５２ａ及び２５２ｂは、送信信号ＴＸの送信クロックのレベル変化に同期したパルス列を生成するための回路である。また、回路２５２ｃ及び２５２ｄ、平滑化回路２５２ｅ及び２５２ｆ、並びに比較器２５２ｇは、パルス発生回路２５２ａ及び２５２ｂからパルス列を受け取り、受信信号ＲＸにレベル変化が生じたときの該パルス列のレベルを判定するレベル判定回路を構成している。
【００７１】
具体的には、パルス発生回路２５２ａ及び２５２ｂは、それぞれ光送信部１ｂの入力バッファ９（図１参照）から入力端２５２ｈ及び２５２ｉを介して送信信号ＴＸを入力する（光送受信装置１がクロック入力端子１０を備えている場合には送信クロックを入力する）。パルス発生回路２５２ａは、送信信号ＴＸの送信クロックのレベル変化に同期したパルス列Ｐ１を生成し、パルス列Ｐ１を回路２５２ｃの入力端Ｃへ提供する。また、パルス発生回路２５２ａは、上記パルス列Ｐ１を反転した反転パルス列Ｐ２を生成し、反転パルス列Ｐ２を回路２５２ｃの入力端Ｉｎｖ．Ｃへ提供する。パルス発生回路２５２ｂは、送信信号ＴＸの送信クロックのレベル変化に同期したパルス列Ｐ１を生成し、パルス列Ｐ１を回路２５２ｄの入力端Ｉｎｖ．Ｃへ提供する。また、パルス発生回路２５２ｂは、上記パルス列Ｐ１を反転した反転パルス列Ｐ２を生成し、反転パルス列Ｐ２を回路２５２ｄの入力端Ｃへ提供する。また、回路２５２ｃ及び２５２ｄの入力端Ｄはそれぞれ入力端２５２ｐ及び２５２ｑを介して増幅部２２ｂの主増幅器２９ｂ（図１参照）と接続されており、それぞれの入力端Ｄには受信信号ＲＸが入力される。
【００７２】
ここで、図１０は、回路２５２ｃ及び２５２ｄの内部構成を示すブロック図である。なお、回路２５２ｃ及び２５２ｄの内部構成は互いに同じ構成となっている。図１０を参照すると、回路２５２ｃ及び２５２ｄは、Ｄ型フリップフロップ回路２５２ｋ、２５２ｌ、２５２ｎ、及び排他的論理和を演算する演算器２５２ｍを含んで構成されている。
【００７３】
Ｄ型フリップフロップ回路２５２ｋ及び２５２ｌの一方の入力端は、それぞれ入力端Ｄと接続されている。Ｄ型フリップフロップ回路２５２ｋの他方の入力端は、入力端Ｃと接続されている。Ｄ型フリップフロップ回路２５２ｌの他方の入力端は、入力端Ｉｎｖ．Ｃと接続されている。演算器２５２ｍの一方の入力端は、Ｄ型フリップフロップ回路２５２ｋの出力端と接続されている。演算器２５２ｍの他方の入力端は、Ｄ型フリップフロップ回路２５２ｌの出力端と接続されている。Ｄ型フリップフロップ回路２５２ｎの一方の入力端は、演算器２５２ｍの出力端と接続されている。Ｄ型フリップフロップ回路２５２ｎの他方の入力端は、入力端Ｉｎｖ．Ｃと接続されている。
【００７４】
図１１は、図１０に示した回路２５２ｃ及び２５２ｄの動作を説明するためのタイミングチャートである。回路２５２ｃ及び２５２ｄの動作は互いに同様であるので、回路２５２ｃを例にとって説明する。まず、入力端Ｄを介してＤ型フリップフロップ回路２５２ｋ及び２５２ｌそれぞれの一方の入力端に受信信号ＲＸが入力される（グラフＤ１）。また、入力端Ｃを介してＤ型フリップフロップ回路２５２ｋの他方の入力端にパルス列Ｐ１が入力される（グラフＤ２）。また、入力端Ｉｎｖ．Ｃを介してＤ型フリップフロップ回路２５２ｌの他方の入力端に反転パルス列Ｐ２が入力される（グラフＤ３）。因みに、回路２５２ｄでは、Ｄ型フリップフロップ回路２５２ｋの他方の入力端に反転パルス列Ｐ２が入力され、Ｄ型フリップフロップ回路２５２ｌの他方の入力端にパルス列Ｐ１が入力される。
【００７５】
続いて、Ｄ型フリップフロップ回路２５２ｋから、パルス列Ｐ１によって受信信号ＲＸがリタイミングされた信号が出力される（グラフＤ４）。同様に、Ｄ型フリップフロップ回路２５２ｌから、反転パルス列Ｐ２によって受信信号ＲＸがリタイミングされた信号が出力される（グラフＤ５）。これらの信号は、それぞれ演算器２５２ｍの２つの入力端へ与えられる。そして、Ｄ型フリップフロップ回路２５２ｋの出力信号（グラフＤ４）とＤ型フリップフロップ回路２５２ｌの出力信号（グラフＤ５）とは、互いに位相がパルス列Ｐ１（グラフＤ２）のパルス幅だけずれたものとなる。なお、本変形例ではＤ型フリップフロップ回路２５２ｋ及び２５２ｌに入力されるパルス列Ｐ１（グラフＤ２）及び反転パルス列Ｐ２（グラフＤ３）のデューティ比を５０％としていないが、５０％でもよいことは勿論である。
【００７６】
続いて、Ｄ型フリップフロップ回路２５２ｋ及び２５２ｌそれぞれによってリタイミングされた各信号（グラフＤ４及びＤ５）の排他的論理和が、演算器２５２ｍによって演算される。すなわち、演算器２５２ｍにおいては、Ｄ型フリップフロップ回路２５２ｋによってリタイミングされた信号（グラフＤ４）のパルス立ち上がりをトリガとして、グラフＤ２に示されるパルス列Ｐ１のパルス幅と同じパルス幅を有するパルス列Ｐ３が生成される（グラフＤ６）。そして、Ｄ型フリップフロップ回路２５２ｎにこのパルス列Ｐ３と反転パルス列Ｐ２とが入力される。Ｄ型フリップフロップ回路２５２ｎにおいては、反転パルス列Ｐ２の立ち上がり直前におけるパルス列Ｐ３のレベルを単位ビット幅に展開した信号が生成される（グラフＤ７）。
【００７７】
他方、回路２５２ｄにおいては、回路２５２ｃと同様の演算により、パルス列Ｐ１の立ち上がり直前におけるパルス列Ｐ３のレベルを単位ビット幅に展開した信号が生成される（グラフＤ８）。しかしながら、図１１においては、パルス列Ｐ３に含まれる各パルスは全てパルス列Ｐ１のパルスと同期しているので、パルス列Ｐ１の立ち上がり直前におけるパルス列Ｐ３のレベルは全てＬレベルとなっている。従って、回路２５２ｄからの出力信号（グラフＤ８）はＬレベルが続くこととなる。
【００７８】
回路２５２ｃからの出力信号と回路２５２ｄからの出力信号との上述した相違は、受信信号ＲＸ（グラフＤ１）のレベル変化タイミングが、パルス列Ｐ１（グラフＤ２）のどの状態（ＨレベルまたはＬレベル）において生じたかによる。つまり、図１１に示した例ではパルス列Ｐ１がＬレベルの時に受信信号ＲＸのレベルが変化しているため、回路２５２ｃからの出力信号にレベル変化が生じる一方、回路２５２ｄからの出力信号はＬレベル（一定）となっている。これに対し、パルス列Ｐ１がＨレベルの時に受信信号ＲＸのレベルが変化する場合には、回路２５２ｄからの出力信号にレベル変化が生じ、回路２５２ｃからの出力信号はＬレベル（一定）となる。
【００７９】
再び図９を参照する。回路２５２ｃからの出力信号は、平滑化回路２５２ｅによって平滑化（積分）され、アナログ信号となる。同様に、回路２５２ｄからの出力信号は、平滑化回路２５２ｆによって平滑化（積分）され、アナログ信号となる。そして、比較器２５２ｇにおいて、これらの信号の大小が比較される。その結果、受信信号ＲＸのレベル変化タイミングが、パルス列Ｐ１のどの状態（ＨレベルまたはＬレベル）において生じたか、すなわち受信信号ＲＸの受信クロックと送信信号ＴＸの送信クロックとがパルス列Ｐ１のパルス幅以上にずれているか否かが判定される。そして、判定結果を示す信号が、位相比較結果として比較器２５２ｇから出力端２５２ｊを介してセレクタ制御器２６（図１参照）へ出力される。なお、平滑化回路２５２ｅ及び２５２ｆは、例えばローパスフィルタ（ＬＰＦ）によって構成されることができる。
【００８０】
以上の構成を有する位相比較器２５２によれば、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相とを比較することができる。すなわち、位相比較器２５２では正確な位相差を求めてはいないが、或る閾値（パルス列Ｐ１のパルス幅）を基準とした位相差の大小を知ることができる。例えば、図１に示した光送受信装置１においては、セレクタ回路２３が２つの増幅部２２ａ及び２２ｂのうち一方の増幅部からの受信信号ＲＸを選択すれば足りるため、或る閾値を基準とした位相差の大小に基づいて、受信信号ＲＸを的確に選択することができる。
【００８１】
また、以上の構成を有する位相比較器２５２によれば、受信信号ＲＸの受信クロックを受信信号ＲＸから抽出する必要がないので、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相とをより簡易な回路によって比較することができる。
【００８２】
図１２は、位相比較回路の他の例として、位相比較器２５３の構成を示すブロック図である。位相比較器２５３は、図９に示した位相比較器２５２を簡略化した構成を有する。
【００８３】
位相比較器２５３は、パルス発生回路２５３ａ、Ｄ型フリップフロップ回路２５３ｂ及び２５３ｃ、演算器２５３ｄ、Ｄ型フリップフロップ回路２５３ｅ及び２５３ｆ、平滑化回路２５３ｇ及び２５３ｈ、並びに比較器２５３ｉを含んで構成されている。パルス発生回路２５３ａは、送信信号ＴＸの送信クロックのレベル変化に同期したパルス列を生成するための回路である。また、Ｄ型フリップフロップ回路２５３ｂ及び２５３ｃ、演算器２５３ｄ、Ｄ型フリップフロップ回路２５３ｅ及び２５３ｆ、平滑化回路２５３ｇ及び２５３ｈ、並びに比較器２５３ｉは、パルス発生回路２５３ａからパルス列を受け取り、受信信号ＲＸにレベル変化が生じたときの該パルス列のレベルを判定するレベル判定回路を構成している。なお、パルス発生回路２５３ａの構成及び機能は、図９に示したパルス発生回路２５２ａ及び２５２ｂと同様である。また、Ｄ型フリップフロップ回路２５３ｂ及び２５３ｃの構成及び機能は、図１０に示したＤ型フリップフロップ回路２５２ｋ及び２５２ｌと同様である。また、演算器２５３ｄの構成及び機能は、図１０に示した演算器２５２ｍと同様である。
【００８４】
Ｄ型フリップフロップ回路２５３ｅ及び２５３ｆは、それぞれ図１０に示した回路２５２ｃにおけるＤ型フリップフロップ回路２５２ｎ、及び回路２５２ｄにおけるＤ型フリップフロップ回路２５２ｎと同様の構成及び機能を有する。すなわち、Ｄ型フリップフロップ回路２５３ｅ及び２５３ｆそれぞれの一方の入力端へは演算器２５３ｄからのパルス列Ｐ３が入力される。そして、Ｄ型フリップフロップ回路２５３ｅの他方の入力端へはパルス列Ｐ１が入力され、Ｄ型フリップフロップ回路２５３ｆの他方の入力端へは反転パルス列Ｐ２が入力される。
【００８５】
その後、Ｄ型フリップフロップ回路２５３ｅ及び２５３ｆのそれぞれから出力された各信号は、平滑化回路２５３ｇ及び２５３ｈによって平滑化され、アナログ信号となる。そして、比較器２５３ｉにおいてこれらの信号の大小が比較され、受信信号ＲＸのレベル変化タイミングが、パルス列Ｐ１のどの状態（ＨレベルまたはＬレベル）において生じたか（すなわち受信信号ＲＸの受信クロックと送信信号ＴＸの送信クロックとがパルス列Ｐ１のパルス幅以上にずれているか否か）が判定される。そして、判定結果を示す信号が、位相比較結果として比較器２５３ｉからセレクタ制御器２６（図１参照）へ出力される。
【００８６】
以上に説明した位相比較器２５３の構成によれば、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相とをより簡易な回路によって比較することができる。
【００８７】
図１３は、位相差検出回路の他の例として、位相比較器２５４の構成を示すブロック図である。位相比較器２５４は、パルス発生回路２５４ａ及びレベル判定回路２５４ｂを有する。このうち、パルス発生回路２５４ａは、送信信号ＴＸ（または受信信号ＲＸ）のレベル変化に同期した第１パルス列と、送信信号ＴＸ（受信信号ＲＸ）のレベル変化から第１パルス列のパルス幅だけ遅れた第２パルス列とを生成するための回路である。また、レベル判定回路２５４ｂは、受信信号ＲＸ（または送信信号ＴＸ）にレベル変化が生じたときの第１及び第２パルス列のレベルを判定するための回路である。
【００８８】
具体的には、パルス発生回路２５４ａは、遅延回路２５４ｃ及び２５４ｄ、並びに演算器２５４ｅ及び２５４ｆを含んで構成されている。遅延回路２５４ｃの入力端は位相比較器２５４の入力端２５４ｌと接続されており、遅延回路２５４ｄの入力端は遅延回路２５４ｃの出力端と接続されている。遅延回路２５４ｃは、入力端２５４ｌを介して送信信号ＴＸ（または受信信号ＲＸ）を受け、送信信号ＴＸ（受信信号ＲＸ）を時間Ｔ０／２（Ｔ０：ビット幅）だけ遅延させる。また、遅延回路２５４ｄは、遅延回路２５４ｃによって遅延された送信信号ＴＸ（受信信号ＲＸ）を更に時間Ｔ０／２（Ｔ０：ビット幅）だけ遅延させる。すなわち、遅延回路２５４ｄから出力される送信信号ＴＸ（受信信号ＲＸ）は、パルス発生回路２５４ａに入力される直前の送信信号ＴＸ（受信信号ＲＸ）に対して単位ビット幅だけ遅延することとなる。
【００８９】
演算器２５４ｅ及び２５４ｆは、それぞれ２つの入力端を有しており、この２つの入力端から入力された信号の排他的論理和を演算するための回路である。演算器２５４ｅの一方の入力端は入力端２５４ｌと接続されており、演算器２５４ｅの他方の入力端は遅延回路２５４ｃの出力端と接続されている。また、演算器２５４ｆの一方の入力端は遅延回路２５４ｃの出力端と接続されており、演算器２５４ｆの他方の入力端は遅延回路２５４ｄの出力端と接続されている。
【００９０】
レベル判定回路２５４ｂは、回路２５４ｇ及び２５４ｈ、平滑化回路２５４ｉ及び２５４ｊ、並びに比較器２５４ｋを含んで構成されている。回路２５４ｇ（２５４ｈ）は、２つの入力端２５４ｐ及び２５４ｑ（２５４ｓ及び２５４ｔ）と１つの出力端２５４ｒ（２５４ｕ）とを有する。このうち、入力端２５４ｑ（２５４ｔ）は、位相比較器２５４の入力端２５４ｍと接続されている。回路２５４ｇ（２５４ｈ）は、入力端２５４ｑ（２５４ｔ）を介して受信信号ＲＸ（入力端２５４ｌから受信信号ＲＸが入力される場合は、送信信号ＴＸ）を受ける。回路２５４ｇ（２５４ｈ）は、入力端２５４ｑ（２５４ｔ）に入力された受信信号ＲＸ（または送信信号ＴＸ）の論理値が、入力端２５４ｐ（２５４ｓ）に入力された信号の立ち下がり時とその直前での立ち下がり時とで異なる場合に、入力端２５４ｐ（２５４ｓ）に入力された信号の立ち下がりをトリガとして一定時間だけＨレベルの信号を出力端２５４ｒ（２５４ｕ）から出力する。
【００９１】
平滑化回路２５４ｉ及び２５４ｊは、それぞれ回路２５４ｇ及び２５４ｈからの出力信号を平滑化してアナログ値に変換するための回路である。平滑化回路２５４ｉ及び２５４ｊの入力端は、それぞれ回路２５４ｇ及び２５４ｈの出力端２５４ｒ及び２５４ｕと接続されている。また、比較器２５４ｋは、平滑化回路２５４ｉからの出力信号と平滑化回路２５４ｊからの出力信号との大小を比較する回路である。比較器２５４ｋの一方の入力端は平滑化回路２５４ｉの出力端と接続されており、比較器２５４ｋの他方の入力端は平滑化回路２５４ｊの出力端と接続されている。比較器２５４ｋの出力端は、位相比較器２５４の出力端２５４ｎを介してセレクタ制御器２６（図１参照）と接続されている。なお、平滑化回路２５４ｉ及び２５４ｊは、例えばローパスフィルタ（ＬＰＦ）によって構成されることができる。
【００９２】
ここで、図１４は、図１３に示した位相比較器２５４の動作を説明するためのタイミングチャートである。まず、入力端２５４ｌを介してパルス発生回路２５４ａに送信信号ＴＸ（または受信信号ＲＸ）が入力される（グラフＥ１）。送信信号ＴＸ（受信信号ＲＸ）は遅延回路２５４ｃに入力され、遅延回路２５４ｃによって時間Ｔ０／２だけ遅延される（グラフＥ２）。また、遅延された送信信号ＴＸ（受信信号ＲＸ）は遅延回路２５４ｄに入力され、遅延回路２５４ｄによって再び時間Ｔ０／２だけ遅延される（グラフＥ３）。
【００９３】
また、入力端２５４ｌからの送信信号ＴＸ（受信信号ＲＸ）と、遅延回路２５４ｃから出力されたＴ０／２遅延後の送信信号ＴＸ（受信信号ＲＸ）とが、演算器２５４ｅに入力される。そして、これらの信号の排他的論理和が演算されることにより、送信信号ＴＸ（受信信号ＲＸ）のレベル変化に同期した第１パルス列Ｐ４が生成される（グラフＥ４）。また、遅延回路２５４ｃから出力された時間Ｔ０／２遅延後の送信信号ＴＸ（受信信号ＲＸ）と、遅延回路２５４ｄから出力された時間Ｔ０遅延後の送信信号ＴＸ（受信信号ＲＸ）とが、演算器２５４ｆに入力される。そして、これらの信号の排他的論理和が演算されることにより、送信信号ＴＸ（受信信号ＲＸ）のレベル変化から第１パルス列Ｐ４のパルス幅（Ｔ０／２）だけ遅れた第２パルス列Ｐ５が生成される（グラフＥ５）。
【００９４】
続いて、入力端２５４ｍを介してレベル判定回路２５４ｂに受信信号ＲＸ（入力端２５４ｌに受信信号ＲＸが入力された場合には、送信信号ＴＸ）が入力される（グラフＥ１）。受信信号ＲＸ（送信信号ＴＸ）は、回路２５４ｇ及び２５４ｈに入力される。また、第１パルス列Ｐ４が演算器２５４ｅから回路２５４ｇへ入力され、第２パルス列Ｐ５が演算器２５４ｆから回路２５４ｈへ入力される。回路２５４ｇは、受信信号ＲＸ（送信信号ＴＸ）の論理値が、第１パルス列Ｐ４の立ち下がり時とその直前での立ち下がり時とで異なる場合に、第１パルス列Ｐ４の立ち下がりをトリガとして一定時間だけＨレベルの信号を出力する（グラフＥ７）。同様に、回路２５４ｈは、受信信号ＲＸ（送信信号ＴＸ）の論理値が、第２パルス列Ｐ５の立ち下がり時とその直前での立ち下がり時とで異なる場合に、第２パルス列Ｐ５の立ち下がりをトリガとして一定時間だけＨレベルの信号を出力する（グラフＥ８）。
【００９５】
図１４に示した例では、第１パルス列Ｐ４の立ち下がり時とその直前での立ち下がり時とでは受信信号ＲＸ（送信信号ＴＸ）の論理値が同じとなっているため、回路２５４ｇからは連続してＬレベルの信号が出力される。これに対し、第２パルス列Ｐ５の立ち下がり時とその直前での立ち下がり時とにおいて受信信号ＲＸ（送信信号ＴＸ）の論理値が異なる場合（図中の矢印Ａ）が生じているため、回路２５４ｈから出力される信号はＨレベルの部分を含むこととなる。
【００９６】
この後、平滑化回路２５４ｉ及び２５４ｊによって回路２５４ｇ及び２５４ｈからの出力信号がそれぞれ平滑化（積分）される。そして、比較器２５４ｋにおいて平滑化回路２５４ｉからの出力信号と平滑化回路２５４ｊからの出力信号との大小が比較され、受信信号ＲＸのレベル変化が、送信信号ＴＸのビット幅Ｔ０のうち前半或いは後半のいずれで多く発生しているかが判定される。換言すれば、受信信号ＲＸの受信クロックが送信信号ＴＸの送信クロックに対してビット幅の半分以上遅れているか否かが判定される。図１４に示した例では、平滑化回路２５４ｊからの出力信号のほうが平滑化回路２５４ｉからの出力信号よりもアナログ値が大きくなる。従って、受信信号ＲＸのレベル変化が、送信信号ＴＸのビット幅Ｔ０のうち後半において多く発生していることがわかる。最後に、判定結果を示す信号が、位相比較結果に応じた信号として比較器２５４ｋからセレクタ制御器２６（図１参照）へ出力される。
【００９７】
以上の構成を有する位相比較器２５４によれば、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相とを比較することができる。すなわち、位相比較器２５４では正確な位相差を求めてはいないが、或る閾値（本実施形態ではビット幅の半分）を基準とした位相差の大小を知ることができるので、受信信号ＲＸを的確に選択することができる。
【００９８】
また、以上の構成を有する位相比較器２５２によれば、受信信号ＲＸの受信クロックを受信信号ＲＸから抽出する必要がなく、また、送信信号ＴＸの送信クロックを送信信号ＴＸから抽出したり或いはクロック入力端子１０から入力する必要がないので、受信信号ＲＸの受信クロックの位相と送信信号ＴＸの送信クロックの位相との比較結果をより簡易な回路によって求めることができる。
【００９９】
なお、パルス発生回路は、図１３に示した遅延回路２５４ｃの前段に遅延時間を変化させ得る遅延回路を更に有してもよい。このような遅延回路により、第１パルス列Ｐ４及び第２パルス列Ｐ５のパルス幅（上記構成例ではＴ０／２）を任意に設定することができるので、通信クロック周波数が変化するような特殊な通信方式にも容易に対応できる。
【０１００】
本発明による光送受信装置は、上記した実施形態及び変形例に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態ではセレクタ回路２３及びセレクタ制御器２６といった２つの回路部分が選択回路を構成しているが、１つの回路部分によって選択回路が構成されてもよく、或いは３つ以上の回路部分によって選択回路が構成されてもよい。また、上記実施形態では選択回路へ入力される受信信号が第２の増幅部の増幅回路後段から取り込まれているが、受信信号を取り込む位置はこれに限らず、第１の増幅部や各増幅部に分岐される前など様々な箇所から取り込むことができる。
【図面の簡単な説明】
【０１０１】
【図１】図１は、本発明による光送受信装置の一実施形態の構成を示すブロック図である。
【図２】図２は、位相比較器の構成例を示すブロック図である。
【図３】図３は、セレクタ制御器の内部構成例を示すブロック図である。
【図４】図４は、光送受信装置における信号波形の一例を示す図である。
【図５】図５は、遅延回路による遅延作用より以前に受信信号に対してノイズが回り込んだ場合の、光送受信装置における信号波形の一例を示す図である。
【図６】図６は、増幅再生回路が３つの増幅部を有する場合の構成例を示すブロック図である。
【図７】図７は、位相比較回路の他の例の構成を示すブロック図である。
【図８】図８は、図７に示した位相比較器の動作を説明するためのタイミングチャートである。
【図９】図９は、位相比較回路の他の例の構成を示すブロック図である。
【図１０】図１０は、回路の内部構成を示すブロック図である。
【図１１】図１１は、図１０に示した回路の動作を説明するためのタイミングチャートである。
【図１２】図１２は、位相比較回路の他の例の構成を示すブロック図である。
【図１３】図１３は、位相比較回路の他の例の構成を示すブロック図である。
【図１４】図１４は、図１３に示した位相比較器の動作を説明するためのタイミングチャートである。
【符号の説明】
【０１０２】
１…光送受信装置、１ａ…光受信部、１ｂ…光送信部、２…増幅再生回路、３…受光パッケージ、５…発光素子、８…駆動回路、９…入力バッファ、１０…クロック入力端子、１２…温度モニタ回路、２１…増幅器、２２ａ，２２ｂ…増幅部、２３…セレクタ回路、２４…波形再生回路、２５…位相比較器、２５ｄ，２５ｅ…クロック抽出回路、２５ｆ…乗算回路、２５ｇ…平滑化回路、２６…セレクタ制御器、２６ｅ，２６ｆ…変換回路、２６ｇ…加算回路、２６ｈ…比較器、２７…パワーモニタ回路、２８ａ，２８ｂ…遅延回路、２９ａ，２９ｂ…主増幅器、３１…受光素子、３２…前置増幅器。
【図１】
2006253820.tif 000003
【図２】
2006253820.tif 000004
【図３】
2006253820.tif 000005
【図４】
2006253820.tif 000006
【図５】
2006253820.tif 000007
【図６】
2006253820.tif 000008
【図７】
2006253820.tif 000009
【図８】
2006253820.tif 000010
【図９】
2006253820.tif 000011
【図１０】
2006253820.tif 000012
【図１１】
2006253820.tif 000013
【図１２】
2006253820.tif 000014
【図１３】
2006253820.tif 000015
【図１４】
2006253820.tif 000016