(57)【要約】【課題】  ガードリングの周囲に位置する絶縁膜の側面の傾斜を、従来と比べて緩やかにした半導体装置を提供する。【解決手段】  本発明に係る半導体装置は、第１領域１ａに形成され、第１領域１ａと第２領域１ｂを分離するダイシングライン１ｃに隣接する第１のガードリング８ｂと、第１のガードリング８ｂ上に形成された第１の絶縁膜１１と、第１の絶縁膜１１上に形成され、該第１のガードリング８ｂより幅が狭い第２のガードリング１３ｂと、第２のガードリング１３ｂ上及び第１の絶縁膜１１上に形成された第２の絶縁膜１４とを具備する。第２の絶縁膜１４のダイシングライン１ｃに面する側面は、第１の絶縁膜１１のダイシングライン１ｃに面する側面より第１領域１ａ側に位置している。【選択図】      図１
2006228865.tif 000002
【特許請求の範囲】
【請求項１】
第１領域に形成され、前記第１領域と第２領域を分離するダイシングラインに隣接する第１のガードリングと、
前記第１のガードリング上及びその側面に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、該第１のガードリングより前記ダイシングラインに面する側面が、前記第１領域の内側に位置する第２のガードリングと、
前記第２のガードリング上及び側面、並びに前記第１の絶縁膜上に形成された第２の絶縁膜と、
を具備し、前記第２の絶縁膜の前記ダイシングラインに面する側面は、前記第１の絶縁膜の前記ダイシングラインに面する側面より前記第１領域の内側に位置している半導体装置。
【請求項２】
前記第２のガードリングは、側面に順テーパが形成されており、
前記第２の絶縁膜は、前記ダイシングラインに面する側面に順テーパが形成されている請求項１に記載の半導体装置。
【請求項３】
前記第２のガードリングは、前記第１のガードリングより幅が狭い請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の絶縁膜上に形成された第３の絶縁膜と、
前記第３の絶縁膜上から前記ダイシングラインまで引き回された配線と、
を更に具備する請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記第３の絶縁膜は、前記第２領域にも形成されており、
前記第３の絶縁膜に形成され、前記第１領域に位置する開口部と、
前記第２の絶縁膜上に形成され、前記開口部から露出している第１のパッドと、
前記第３の絶縁膜上に形成され、前記第２領域に位置する第２のパッドと、
を更に具備し、
前記配線は、前記第１領域上から前記ダイシングラインを経由して、前記第２領域に位置する前記第３の絶縁膜上まで引き回されることにより、前記第１のパッド及び前記第２のパッドを互いに接続している請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
前記配線は再配線であり、前記第２のパッドは、前記再配線に接続する再配置パッドである請求項５に記載の半導体装置。
【請求項７】
半導体基板の周辺部の上方に形成された第１のガードリングと、
前記第１のガードリング上及び側面に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、側面が、前記第１のガードリングの側面より前記半導体基板の内側に位置する第２のガードリングと、
前記第２のガードリング上及び側面に形成された第２の絶縁膜と、
を具備し、前記第２の絶縁膜の側面は、前記第１の絶縁膜側面より前記半導体基板の内側に位置している半導体装置。
【請求項８】
第１領域に形成され、前記第１領域と第２領域を分離するダイシングラインに面する側面を有する第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記ダイシングラインに面する側面を有する第２の絶縁膜と、
を具備し、前記第２の絶縁膜の前記側面は、前記第１の絶縁膜の前記側面より、前記第１領域の内側に位置している半導体装置。
【請求項９】
半導体基板の上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、側面が、前記第１の絶縁膜の側面より、前記半導体基盤の内側に位置する第２の絶縁膜と、
を具備する半導体装置。
【請求項１０】
第１領域に位置し、かつ前記第１領域と第２領域を分離するダイシングラインに隣接する下地膜上に、第１のガードリングを形成する工程と、
前記第１のガードリング上、前記ダイシングライン上、及び前記下地膜上に、第１の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第１の絶縁膜を除去する工程と、
前記第１の絶縁膜上に、前記第１のガードリングの上方に位置する第２のガードリングを形成する工程と、
前記第１の絶縁膜上、前記第２のガードリング上、及び前記ダイシングライン上に、第２の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第２の絶縁膜を除去する工程と、
を具備し、
前記第２のガードリングを形成する工程において、前記第２のガードリングの前記ダイシングラインに面する側面を、前記第１のガードリングの前記ダイシングラインに面する側面より、前記第１領域の内側に位置させ、
前記ダイシングライン上から前記第２の絶縁膜を除去する工程において、前記第２の絶縁膜の前記ダイシングライン側に位置する側面を、前記第１の絶縁膜の前記ダイシングライン側に位置する側面より、前記第１領域の内側に位置させる半導体装置の製造方法。
【請求項１１】
前記ダイシングライン上から前記第２の絶縁膜を除去する工程の後に、
前記第２の絶縁膜上及び前記ダイシングライン上に、第３の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第３の絶縁膜を除去する工程と、
前記第３の絶縁膜上から前記ダイシングライン上に引き回された配線を形成する工程と、
を具備する請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第２のガードリングを形成する工程において、前記第１の絶縁膜上に位置する第１のパッドを形成し、
前記第２の絶縁膜を形成する工程において、前記第２の絶縁膜を、前記第１のパッド上にも形成し、
前記ダイシングライン上から前記第２の絶縁膜を除去する工程において、前記第２の絶縁膜を、前記第１のパッド上から除去し、
前記第３の絶縁膜を形成する工程において、該第３の絶縁膜を、前記第１のパッド上、及び前記第２領域それぞれにも形成し、
前記第３の絶縁膜を除去する工程において、該第３の絶縁膜を前記第１のパッド上から除去し、
前記配線を形成する工程において、該配線を、前記第１領域上の前記第３の絶縁膜上から前記ダイシングライン上を経由し、前記第２領域に位置する前記第３の絶縁膜上まで引き回すとともに、該第３の絶縁膜上に、前記配線に接続する第２のパッドを形成する請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に本発明は、ガードリングの周囲に位置する絶縁膜の側面の傾斜を、従来と比べて緩やかにすることができる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図６は、従来の半導体装置の構造を説明する為の断面図である。本図に示す半導体装置には、ＷＬＣＳＰ（Wafer level ChipSize Package）が適用されている。本半導体装置は、シリコン基板１０１に形成されているが、ダイシングライン１００ｃによって、第１領域１００ａと第２領域１００ｂとが分離されている。
【０００３】
第１領域１００ａでは、シリコン基板１０１には素子分離膜１０２及びトランジスタ（図示せず）が形成されている。トランジスタ上及び素子分離膜１０２上には、第１の層間絶縁膜１０８が形成されている。第１の層間絶縁膜１０８上には、Ａｌ合金配線１１０ａ及び第１のガードリング１１０ｂが形成されている。
【０００４】
第１の層間絶縁膜１０８上、Ａｌ合金配線１１０ａ上、及び第１のガードリング１１０ｂ上には、第２の層間絶縁膜１１１が形成されている、第２の層間絶縁膜１１１には、第１のＡｌ合金配線１１０ａ上に位置する接続孔、及び第１のガードリング１１０ｂ上に位置する接続溝が形成されている。接続孔及び接続溝それぞれには、Ａｌ合金又はタングステンからなる導体１１２ａ，１１２ｂが埋め込まれている。
【０００５】
第２の層間絶縁膜１１１上には、Ａｌ合金パッド１１３ａ及び第２のガードリング１１３ｂが形成されている。Ａｌ合金パッド１１３ａは、導体１１２ａを介してＡｌ合金配線１１０ａに接続している。第２のガードリング１１３ｂは、第１のガードリング１１０ｂ上に、第１のガードリング１１０ｂと略同じ幅に形成されている。
【０００６】
第２の層間絶縁膜１１１上、Ａｌ合金パッド１１３ａ上、及び第２のガードリング１１３ｂ上には、パッシベーション膜１１４が形成されている。パッシベーション膜１１４には、Ａｌ合金パッド１１３ａ上に位置する開口部が形成されている。
【０００７】
パッシベーション膜１１４上には、ポリイミド樹脂層１１５及び再配線１１７がこの順に形成されている。ポリイミド樹脂層１１５には、Ａｌ合金パッド１１３ａ上に位置する開口部が形成されている。再配線１１７は、この開口部に一部が埋め込まれることにより、Ａｌ合金パッド１１３ａに接続している。再配線１１７は、ダイシングライン１００ｃを経由して、第１領域１００ａに隣接する第２領域１００ｂまで引き回されている。
【０００８】
また、第２領域１００ｂでは、シリコン基板１０１には素子分離膜１０２が形成されている。素子分離膜１０２上には、第１の層間絶縁膜１０８、第２の層間絶縁膜１１１、パッシベーション膜１１４、及びポリイミド樹脂層１１５が、この順に積層している。ポリイミド樹脂層１１５上には、再配置パッド１１６が形成されている。再配線１１７は、ポリイミド樹脂層１１５上において、再配置パッド１１６に接続している。
【０００９】
尚、再配線１１７は、例えば、以下のようにして形成される。まず、バリア膜（図示せず）及びメッキシード膜（図示せず）をＣＶＤ法やスパッタリング法により形成し、このメッキシード層をシードにしたメッキ法により金属膜を形成する。次いで、この金属膜、メッキシード膜、及びバリア膜をパターニングし、再配線１１７が形成される。
上記した内容に類似する技術が、特許文献１に記載されている。
【特許文献１】特許第３４２５３１号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
再配線は、層間絶縁膜等の絶縁膜の側面を経由することにより、Ａｌ合金パッドと再配置パッドを接続している。しかし、絶縁膜の側面の角度は急であるため、金属膜（例えばメッキシード膜）が形成されにくい。このため、絶縁膜の側面で、再配線が細線化して高抵抗化する場合や、断線する場合があった。
【００１１】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ガードリングの周囲に位置する絶縁膜の側面の傾斜を、従来と比べて緩やかにすることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明に係る半導体装置は、第１領域に形成され、前記第１領域と第２領域を分離するダイシングラインに隣接する第１のガードリングと、
前記第１のガードリング上及びその側面に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、該第１のガードリングより前記ダイシングラインに面する側面が、前記第１領域の内側に位置する第２のガードリングと、
前記第２のガードリング上及び側面、並びに前記第１の絶縁膜上に形成された第２の絶縁膜と、
を具備し、前記第２の絶縁膜の前記ダイシングラインに面する側面は、前記第１の絶縁膜の前記ダイシングラインに面する側面より前記第１領域の内側に位置している。
【００１３】
この半導体装置によれば、第２の絶縁膜のダイシングラインに面する側面は、第１の絶縁膜のダイシングラインに面する側面より第１領域側に位置している。従って、第１の絶縁膜及び第２の絶縁膜が積層された絶縁膜において、側面の傾斜を従来と比べて緩やかにすることができる。
【００１４】
また、第２のガードリングは、ダイシングラインに面する側面が、第１のガードリングより第１領域の内側に位置しているため、第２のガードリングが第２の絶縁膜から露出することを防止できる。
【００１５】
第２のガードリングは、側面に順テーパが形成されており、第２の絶縁膜は、ダイシングラインに面する側面に順テーパが形成されていてもよい。このようにすると、絶縁膜の側面の傾斜を、更に緩やかにすることができる。また、第２のガードリングは、第１のガードリングより幅が狭くてもよい。
【００１６】
第２の絶縁膜上に形成された第３の絶縁膜と、第３の絶縁膜上からダイシングラインまで引き回された配線とを更に具備してもよい。絶縁膜の側面の傾斜は従来と比べて緩やかであるため、この側面において、配線が細線化すること、及び断線することそれぞれが抑制される。
【００１７】
第３の絶縁膜は、第２領域にも形成されている場合、第３の絶縁膜に形成され、第１領域に位置する開口部と、第２の絶縁膜上に形成され、開口部から露出している第１のパッドと、第３の絶縁膜上に形成され、第２領域に位置する第２のパッドとを更に具備してもよい。そして、配線は、第１領域上からダイシングラインを経由して、第２領域に位置する第３の絶縁膜上まで引き回されることにより、第１のパッド及び第２のパッドを互いに接続していてもよい。
配線は例えば再配線であり、第２のパッドは、例えば再配線に接続する再配置パッドである。
【００１８】
本発明に係る他の半導体装置は、半導体基板の周辺部の上方に形成された第１のガードリングと、
前記第１のガードリング上及び側面に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、側面が、前記第１のガードリングの側面より前記半導体基板の内側に位置する第２のガードリングと、
前記第２のガードリング上及び側面に形成された第２の絶縁膜と、
を具備し、前記第２の絶縁膜の側面は、前記第１の絶縁膜側面より前記半導体基板の内側に位置している。
【００１９】
本発明に係る他の半導体装置は、第１領域に形成され、前記第１領域と第２領域を分離するダイシングラインに面する側面を有する第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記ダイシングラインに面する側面を有する第２の絶縁膜と、
を具備し、前記第２の絶縁膜の前記側面は、前記第１の絶縁膜の前記側面より、前記第１領域の内側に位置している。
【００２０】
本発明に係る他の半導体装置は、半導体基板の上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、側面が、前記第１の絶縁膜の側面より、前記半導体基盤の内側に位置する第２の絶縁膜とを具備する。
【００２１】
本発明に係る半導体装置の製造方法は、第１領域に位置し、かつ前記第１領域と第２領域を分離するダイシングラインに隣接する下地膜上に、第１のガードリングを形成する工程と、
前記第１のガードリング上、前記ダイシングライン上、及び前記下地膜上に、第１の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第１の絶縁膜を除去する工程と、
前記第１の絶縁膜上に、前記第１のガードリングの上方に位置する第２のガードリングを形成する工程と、
前記第１の絶縁膜上、前記第２のガードリング上、及び前記ダイシングライン上に、第２の絶縁膜を形成する工程と、
前記ダイシングライン上から前記第２の絶縁膜を除去する工程と、
を具備し、
前記第２のガードリングを形成する工程において、前記第２のガードリングの前記ダイシングラインに面する側面を、前記第１のガードリングの前記ダイシングラインに面する側面より、前記第１領域の内側に位置させ、
前記ダイシングライン上から前記第２の絶縁膜を除去する工程において、前記第２の絶縁膜の前記ダイシングライン側に位置する側面を、前記第１の絶縁膜の前記ダイシングライン側に位置する側面より、前記第１領域の内側に位置させる。
【００２２】
ダイシングライン上から第２の絶縁膜を除去する工程の後に、第２の絶縁膜上及びダイシングライン上に、第３の絶縁膜を形成する工程と、ダイシングライン上から第３の絶縁膜を除去する工程と、第３の絶縁膜上からダイシングライン上に引き回された配線を形成する工程とを具備してもよい。
【００２３】
第２のガードリングを形成する工程において、第１の絶縁膜上に位置する第１のパッドを形成し、第２の絶縁膜を形成する工程において、第２の絶縁膜を、第１のパッド上にも形成し、ダイシングライン上から第２の絶縁膜を除去する工程において、第２の絶縁膜を、第１のパッド上から除去し、第３の絶縁膜を形成する工程において、該第３の絶縁膜を、第１のパッド上、及び第２領域それぞれにも形成し、第３の絶縁膜を除去する工程において、該第３の絶縁膜を第１のパッド上から除去し、配線を形成する工程において、該配線を、第１領域上の第３の絶縁膜上からダイシングライン上を経由し、第２領域に位置する第３の絶縁膜上まで引き回すとともに、該第３の絶縁膜上に、配線に接続する第２のパッドを形成してもよい。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の要部を拡大した平面図である。図１の各図は、この半導体装置の製造方法を説明する為の断面図であり、図２は図１（Ｃ）の状態における半導体装置の平面図である。なお、図１の各図は、図２のＡ−Ａ断面図に相当する図である。
【００２５】
まず、図１（Ａ）に示すように、シリコン基板１に、ＬＯＣＯＳ法により素子分離膜２を形成する。これにより、第１のチップ領域１ａにおいて、トランジスタが形成される素子領域、及びガードリングを接地させる接地領域それぞれが、他の領域から分離される。また、ダイシングライン１ｃ、及びダイシングライン１ｃを介して第１のチップ領域１ａに対向する第２のチップ領域１ｂそれぞれにおいても、シリコン基板１に素子分離膜２が形成される。なお、素子分離膜２は、トレンチアイソレーション法により、シリコン基板１に埋め込まれてもよい。
【００２６】
次いで、シリコン基板１を熱酸化する。これにより、素子領域に位置するシリコン基板１には、ゲート酸化膜３が形成される。このとき、接地領域に位置するシリコン基板にも熱酸化膜（図示せず）が形成されるが、この熱酸化膜は、後述するサイドウォールを形成するためのエッチバック工程において、除去される。
【００２７】
次いで、ゲート酸化膜３上を含む全面上に、ポリシリコン膜をＣＶＤ法により形成し、このポリシリコン膜をパターニングする。これにより、ゲート酸化膜３上にはゲート電極４が形成される。その後、ゲート電極４及び素子分離膜２をマスクとして、シリコン基板１に不純物を注入する。これにより、素子領域に位置するシリコン基板１には、低濃度不純物領域６ａ，６ｂが形成される。また、接地領域に位置するシリコン基板１にも、不純物が注入される。
【００２８】
次いで、ゲート電極４上を含む全面上に、酸化シリコン膜又は窒化シリコン膜を形成し、この酸化シリコン膜又は窒化シリコン膜をエッチバックする。これにより、ゲート電極４の側壁にはサイドウォール５が形成される。次いで、素子分離膜２、ゲート電極４、及びサイドウォール５をマスクとして、シリコン基板１に不純物を注入する。これにより、素子領域に位置するシリコン基板１には、トランジスタのソース及びドレインとなる不純物領域７ａ，７ｂが形成され、接地領域に位置するシリコン基板１には、接地用の不純物領域７ｃが形成される。
【００２９】
次いで、第１のチップ領域１ａ、第２のチップ領域１ｂ、及びダイシングライン１ｃ上を含む全面上に、酸化シリコンを主成分とする第１の層間絶縁膜８を、ＣＶＤ法により形成する。次いで、第１の層間絶縁膜８全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第１の層間絶縁膜８上にはレジストパターンが形成される。
【００３０】
次いで、このレジストパターンをマスクとして、第１の層間絶縁膜８をエッチングする。これにより、第１の層間絶縁膜８には、ゲート電極４上に位置する接続孔８ａ、及び第１のチップ領域１ａの周辺部に位置する接続溝８ｂそれぞれが形成される。接続溝８ｂは、不純物領域７ｃ上を通る位置に配置されており、かつ、第１のチップ領域１ａを囲んでいる。また、このエッチングにより、ダイシングライン１ｃ上から第１の層間絶縁膜８が除去される。その後、レジストパターンを除去する。
【００３１】
次いで、接続孔８ａ、接続溝８ｂそれぞれの中、及び第１の層間絶縁膜８上に、Ａｌ合金膜を形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、Ａｌ合金膜をエッチングする。これにより、第１の層間絶縁膜８上には、Ａｌ合金配線１０ａ及び第１のガードリング１０ｂが、それぞれ第１のチップ領域１ａに形成される。
【００３２】
Ａｌ合金配線１０ａは、一部が接続孔８ａに埋め込まれることにより、ゲート電極４に接続する。第１のガードリング１０ｂは第１のチップ領域１ａの周辺部全周にわたって形成されており、一部が接続溝８ｂに埋め込まれることにより、第１の層間絶縁膜８において第１のチップ領域１ａ内に水分等が侵入することを抑制する。また、第１のガードリング１０ｂは、接続溝８ｂを介して不純物領域７ｃに接続する。
その後、レジストパターンを除去する。
【００３３】
次いで、図１（Ｂ）に示すように、第１の層間絶縁膜８上、Ａｌ合金配線１０ａ上及び側面、並びに第１のガードリング１０ｂ上及び側面を含む全面上に、酸化シリコンを主成分とする第２の層間絶縁膜１１を、ＣＶＤ法により形成する。次いで、第２の層間絶縁膜１１全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、第２の層間絶縁膜１１上にはレジストパターンが形成される。
【００３４】
次いで、このレジストパターンをマスクとして、第２の層間絶縁膜１１をエッチングする。これにより、第２の層間絶縁膜１１には、Ａｌ合金配線１０ａ上に位置する接続孔１１ａ、及び第１のガードリング１０ｂの全周上に位置する接続溝１１ｂが形成される。接続溝１１ｂは、接続溝８ｂと重ならない位置に配置される。
【００３５】
また、ダイシングライン１ｃ上からは、第２の層間絶縁膜１１が除去される。このとき、第１のチップ領域１ａ及び第２のチップ領域１ｂそれぞれにおいて、第２の層間絶縁膜１１のダイシングライン１ｃ側に位置する側面が、第１の層間絶縁膜１１のダイシングライン１ｃ側に位置する側面より、例えば第２の層間絶縁膜１１の厚さに略等しい距離ほど、チップ領域の内側に位置するようにする。
その後、レジストパターンを除去する。
【００３６】
次いで、接続孔１１ａ、接続溝１１ｂそれぞれの中、及び第２の層間絶縁膜１１上に、Ａｌ合金膜を形成する。次いで、Ａｌ合金膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、Ａｌ合金膜をエッチングする。これにより、第１のチップ領域１ａに位置する第２の層間絶縁膜１１上には、Ａｌ合金パッド１３ａ及び第２のガードリング１３ｂが形成される。
【００３７】
Ａｌ合金パッド１３ａは、一部が接続孔１１ａに埋め込まれることにより、Ａｌ合金配線１０ａに接続する。
【００３８】
第２のガードリング１３ｂは、第１のガードリング１０ｂの上方に位置しており、第１のチップ領域１ａの周辺部全周にわたって形成されている。第２のガードリング１３ｂは、一部が接続溝１１ｂに埋め込まれることにより、第１のガードリング１０ｂとともに、第２の層間絶縁膜１１において第１のチップ領域１ａ内に水分等が侵入することを抑制する。
【００３９】
また、第２のガードリング１３ｂは、第１のガードリング１０ｂより幅が狭く、かつ、ダイシングライン１ｃ側に位置する側面が、第１のガードリング１０ｂのダイシングライン１ｃ側に位置する側面よりも、例えば後述するパッシベーション膜の厚さに略等しい距離ほど、第１のチップ領域１ａの内側に位置している。
その後、レジストパターンを除去する。
【００４０】
次いで、第２の層間絶縁膜１１上、Ａｌ合金パッド１３ａ上及び側面、並びに第２のガードリング１３ｂ上及び側面を含む全面上に、酸化シリコン膜及び窒化シリコン膜をこの順に積層したパッシベーション膜１４を、ＣＶＤ法により形成する。次いで、パッシベーション膜１４上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１４上にはレジストパターンが形成される。
【００４１】
次いで、このレジストパターンをマスクとして、パッシベーション膜１４をエッチングする。これにより、パッシベーション膜１４には、Ａｌ合金パッド１３ａ上に位置する開口部１４ａが形成される。
【００４２】
また、このエッチングにより、パッシベーション膜１４は、ダイシングライン１ｃ上から除去される。このとき、第１のチップ領域１ａ及び第２のチップ領域１ｂそれぞれにおいて、パッシベーション膜１４のダイシングライン１ｃ側に位置する側面が、第２の層間絶縁膜１１のダイシングライン１ｃ側に位置する側面より、例えばパッシベーション膜１４の厚さに略等しい距離ほど、チップ領域の内側に位置するようにする。
【００４３】
このように、第１の層間絶縁膜８、第２の層間絶縁膜１１、及びパッシベーション膜１４それぞれの側面は、それぞれの下層の側面より、第１のチップ領域１ａの内側に位置している。このため、これら３つの膜によって形成される絶縁膜の側面は、従来と比べて傾斜が緩やかになる。
【００４４】
なお、上記したいずれかの工程において、第１のチップ領域には、ポリシリコン又はＡｌ合金からなるヒューズ（図示せず）が複数形成されている。
【００４５】
次いで、プローブ試験装置（図示せず）のプローブ針をＡｌ合金パッド１３ａに接続し、半導体装置の電気的特性の試験を行う。そして、一部のヒューズを溶断する。
【００４６】
次いで、図１（Ｃ）に示すように、スピンコート法を用いて、パッシベーション膜１４上及びＡｌ合金パッド１３ａ上を含む全面上に、ポリイミド樹脂層１５を形成する。次いで、ポリイミド樹脂層１５上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光および現像する。これにより、ポリイミド樹脂層１５上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、ポリイミド樹脂層１５をエッチングする。これにより、ポリイミド樹脂層１５には、Ａｌ合金パッド１３ａ上に位置する開口部１５ａが形成される。このとき、ダイシングライン１ｃ上に位置するポリイミド樹脂層１５も除去される。その後、レジストパターンを除去する。
【００４７】
尚、ポリイミド樹脂層１５のダイシングライン１ｃに面する側面は、パッシベーション膜１４のダイシングライン１ｃに面する側面より、第１のチップ領域１ｃの内側に位置するのが好ましい。また、ポリイミド樹脂層１５が感光性のポリイミド樹脂で形成されている場合、ポリイミド樹脂層１５上にレジストパターンを形成せずに、直接ポリイミド樹脂層１５を露光及び現像することにより、開口部１５ａを形成し、かつダイシングライン１ｃ上に位置するポリイミド樹脂層１５を除去してもよい。
【００４８】
次いで、開口部１５ａ内、ポリイミド樹脂層１５上、及びダイシングライン１ｃ上を含む全面上に、ＴｉＷ層をスパッタリング法により形成し、さらにその上に、Ｃｕシード層をスパッタリング法により形成する。第１の層間絶縁膜８、第２の層間絶縁膜１１、及びパッシベーション膜１４によって形成される絶縁膜のダイシングライン１ｃに面する側面は、従来と比べて傾斜が緩やかである。従って、この側面において、ＴｉＷ層及びＣｕシード層が形成されない領域が、従来と比べて生じにくい。
【００４９】
次いで、Ｃｕシード層上に、Ｃｕ層をメッキ法により形成する。ダイシングライン１ｃに面する絶縁膜の側面において、ＴｉＷ層及びＣｕシード層が形成されない領域の発生が、従来と比べて抑制されているため、Ｃｕ層が形成されない領域が発生しにくい。
【００５０】
次いで、Ｃｕ層上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像する。これにより、Ｃｕ層上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＣｕ層、Ｃｕシード層及びＴｉＷ層をエッチングする。これにより、ＴｉＷ層、Ｃｕシード層及びＣｕ層を積層した再配線１７、及び第２のチップ領域１ｂのポリイミド樹脂層１５上に位置する再配置パッド１６が形成される。
【００５１】
図１（Ｃ）及び図２に示すように、再配線１７の一端は、開口部１５ａ内に埋め込まれることにより、Ａｌ合金パッド１３ａに接続している。再配線１７の他端は、第１の層間絶縁膜８、第２の層間絶縁膜１１、及びパッシベーション膜１４を積層した絶縁膜の側面、及びダイシングライン１ｃ上を経由して、再配置パッド１６に接続している。上記したように、絶縁膜の側面において、Ｃｕ層が形成されない領域の発生が抑制されるため、再配線１７が絶縁膜の側面で細線化すること、及び断線することそれぞれが、従来と比べて抑制される。
【００５２】
その後、再配線１７上及びポリイミド樹脂層１５上を含む全面上に、ソルダーレジスト層（図示せず）を、例えばスピンコート法により形成する。次いで、ソルダーレジスト層を露光及び現像する。これにより、ソルダーレジスト層には、再配置パッド１６上に位置する開口部が形成され、かつ、ダイシングライン１ｃ上に位置するソルダーレジスト層が除去される。
【００５３】
次いで、ソルダーレジスト層の開口部内にハンダボール（図示せず）を配置し、このハンダボールをリフローする。これにより、ハンダボールは再配置パッド１６に接続し、半導体試験装置に接続するための端子として機能するようになる。その後、ハンダボールに半導体試験装置を接続し、上記したヒューズの溶断が正常に行われたか否かを検査する。
【００５４】
以上、第１の実施形態によれば、パッシベーション膜１４のダイシングライン１ｃ側に位置する側面が、第２の層間絶縁膜１１のダイシングライン１ｃ側に位置する側面より、第１のチップ領域１ａの内側に位置している。また、第２の層間絶縁膜１１のダイシングライン１ｃ側に位置する側面が、第１の層間絶縁膜８のダイシングライン１ｃ側に位置する側面より、第１のチップ領域１ａの内側に位置している。このため、第１の層間絶縁膜８、第２の層間絶縁膜１１、及びパッシベーション膜１４からなる絶縁膜の側面は、従来と比べて傾斜が緩やかになる。従って、再配線１７が絶縁膜の側面で細線化することや、断線することが、従来と比べて抑制される。
【００５５】
また、第２のガードリング１３ｂの側面は、第１のガードリング１０ｂの側面よりも第１のチップ領域１ａの内側に位置している。このため、パッシベーション膜１４の側面を、第２の層間絶縁膜１１の側面よりも第１のチップ領域１ａの内側に位置させても、第２のガードリング１３ｂは外部に露出しない。
【００５６】
図３は、第２の実施形態に係る半導体装置の要部を拡大した平面図である。本図は、第１の実施形態に係る図１に相当する図である。この半導体装置の構成は、第１のガードリング１０ｂ及び第２のガードリング１３ｂそれぞれの幅を除いて、第１の実施形態と同一である。また、この半導体装置の製造方法は、第１の実施形態に示した半導体装置の製造方法と同一である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００５７】
本実施形態において、第１のガードリング１０ｂ及び第２のガードリング１３ｂそれぞれは、再配線１７と重なる部分が、他の部分と比べて幅広になっている。この部分においても、第２のガードリング１３ｂは、第１のガードリング１０ｂより幅が狭い。
本実施形態によっても、第１の実施形態と同一の効果を得ることができる。
【００５８】
図４の各図は、第３の実施形態に係る半導体装置の製造方法を説明するための断面図である。この断面図は、第１の実施形態における図２のＡ−Ａ断面図に相当する図である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００５９】
まず、図４（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、さらに、ゲート酸化膜３、ゲート電極４、サイドウォール５、低濃度不純物領域６ａ，６ｂ、不純物領域７ａ，７ｂ、第１の層間絶縁膜８、接続孔８ａ、接続溝８ｂ、Ａｌ合金配線１０ａ、第１のガードリング１０ｂ、第２の層間絶縁膜１１、接続孔１１ａ、及び接続溝１１ｂを形成する。これらの形成方法及び形状は、第１の実施形態と同一である。
【００６０】
次いで、接続孔１１ａ，１１ｂそれぞれの中、及び第２の層間絶縁膜１１上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、このＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。
【００６１】
次いで、このレジストパターンをマスクとして、Ａｌ合金膜をエッチングする。このとき、エッチング後のＡｌ合金膜の側面に順テーパが形成されるように、エッチング条件を設定する。これにより、第２の層間絶縁膜１１上には、Ａｌ合金パッド１３ａ及び第２のガードリング１３ｂが形成される。Ａｌ合金パッド１３ａ及び第２のガードリング１３ｂそれぞれの側面には順テーパが形成される。その後、レジストパターンを除去する。
【００６２】
次いで、第２の層間絶縁膜１１上、Ａｌ合金パッド１３ａ上、及び第２のガードリング１３ｂ上を含む全面上に、パッシベーション膜１４をＣＶＤ法により形成する。次いで、パッシベーション膜１４上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、パッシベーション膜１４上にはレジストパターンが形成される。
【００６３】
次いで、このレジストパターンをマスクとして、パッシベーション膜１４をエッチングする。これにより、パッシベーション膜１４には開口部１４ａが形成され、また、パッシベーション膜１４は、ダイシングライン１ｃ上から除去される。
【００６４】
このエッチングにおいて、エッチング条件を、エッチング後のパッシベーション膜１４の側面に順テーパが形成されるように設定する。これにより、パッシベーション膜１４のダイシングライン１ｃ側に位置する側面には順テーパが形成される。第２のガードリング１３ｂの側面にも順テーパが形成されているため、パッシベーション膜１４の側面に順テーパが形成されても、第２のガードリング１３ｂは露出しない。
【００６５】
その後、ポリイミド樹脂層１５、開口部１５ａ、再配線１７、再配置パッド１６、ソルダーレジスト層（図示せず）、及びハンダボール（図示せず）を形成する。これらの形成方法及び形状は、第１の実施形態と同一である。
【００６６】
第３の実施形態によれば、パッシベーション膜１４の側面が傾斜しているため、パッシベーション膜１４の側面において、再配線１７の下地膜であるＴｉＷ層及びＣｕシード層が形成されない領域の発生が、さらに抑制される。従って、再配線１７がパッシベーション膜１４の側面で細線化すること、及び断線することそれぞれが、さらに抑制される。
【００６７】
なお、本実施形態において、第１の層間絶縁膜８のエッチング条件及び第２の層間絶縁膜１１のエッチング条件それぞれを調整することにより、第１の層間絶縁膜８及び第２の層間絶縁膜１１それぞれの側面に、順テーパを形成してもよい。この場合、第１のガードリング１０ｂを形成するときのエッチング条件を調整し、第１のガードリング１０ｂの側面にも順テーパを形成するのが望ましい。
【００６８】
図５は、第４の実施形態に係る半導体装置の製造方法を説明する為の断面図である。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００６９】
まず、図５（Ａ）に示すように、シリコン基板１に素子分離膜２を形成し、さらに、ゲート酸化膜３、ゲート電極４、サイドウォール５、低濃度不純物領域６ａ，６ｂ、不純物領域７ａ，７ｂ、第１の層間絶縁膜８、接続孔８ａ、接続溝８ｂ、Ａｌ合金配線１０ａ、第１のガードリング１０ｂ、第２の層間絶縁膜１１、接続孔１１ａ、及び接続溝１１ｂを形成する。これらの形成方法及び形状は、第１の実施形態と同一である。
【００７０】
次いで、接続孔１１ａ，１１ｂそれぞれの中、及び第２の層間絶縁膜１１上に、Ａｌ合金膜をスパッタリング法により形成する。次いで、このＡｌ合金膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像する。これにより、Ａｌ合金膜上にはレジストパターンが形成される。
【００７１】
次いで、このレジストパターンをマスクとして、Ａｌ合金膜をエッチングする。これにより、第２の層間絶縁膜１１上には、Ａｌ合金パッド１３ａ及び第２のガードリング１３ｂが形成される。第２のガードリング１３ｂは、第１のガードリング１０ｂと略同じ幅である。また、第２のガードリング１３ｂの水平面内における位置は、第１のガードリング１０ｂの水平面内における位置と略同一である。その後、レジストパターンを除去する。
【００７２】
その後、パッシベーション膜１４、開口部１４ａ、ポリイミド樹脂層１５、開口部１５ａ、再配線１７、再配置パッド１６、ソルダーレジスト層（図示せず）、及びハンダボール（図示せず）を形成する。これらの形成方法及び形状は、第１の実施形態と同一である。
【００７３】
本実施形態によっても、第１の層間絶縁膜８、第２の層間絶縁膜１１、及びパッシベーション膜１４からなる絶縁膜の側面は、従来と比べて傾斜が緩やかになる。従って、再配線１７が絶縁膜の側面で細線化することや、断線することが、従来と比べて抑制される。
【００７４】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００７５】
【図１】（Ａ）は第１の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図２】半導体装置の平面概略図。
【図３】第２の実施形態に係る半導体装置の平面概略図。
【図４】（Ａ）は第３の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図、（Ｃ）は（Ｂ）の次の工程を説明する為の断面図。
【図５】（Ａ）は第４の実施形態に係る半導体装置の製造方法を説明する為の断面図、（Ｂ）は（Ａ）の次の工程を説明する為の断面図。
【図６】従来の半導体装置の断面図。
【符号の説明】
【００７６】
１，１０１…シリコン基板、１ａ，１００ａ…第１のチップ領域、１ｂ，１００ｂ…第２のチップ領域、１ｃ，１００ｃ…ダイシングライン、２，１０２…素子分離膜、３…ゲート酸化膜、４…ゲート電極、５…サイドウォール、６ａ，６ｂ…低濃度不純物領域、７ａ，７ｂ，７ｃ…不純物領域、８，１０８…第１の層間絶縁膜、８ａ，１１ａ…接続孔、８ｂ，１１ｂ…接続溝、１０ａ，１１０ａ…Ａｌ合金配線、１０ｂ，１１０ｂ…第１のガードリング、１１，１１１…第２の層間絶縁膜、１３ａ，１１３ａ…Ａｌ合金パッド、１３ｂ，１１３ｂ…第２のガードリング、１４，１１４…パッシベーション膜、１５，１１５…ポリイミド樹脂層、１５ａ…開口部、１６，１１６…再配置パッド、１７，１１７…再配線、１１２ａ，１１２ｂ…導体
【図１】
2006228865.tif 000003
【図２】
2006228865.tif 000004
【図３】
2006228865.tif 000005
【図４】
2006228865.tif 000006
【図５】
2006228865.tif 000007
【図６】
2006228865.tif 000008