(57)【要約】  【課題】表裏に表示面を設けることにより高付加価値化を実現し、なおかつ小型化、薄型化、軽量化を実現した表示装置、電子機器を提供することを課題とする。  【解決手段】下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる構成、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる構成のどちらかの構成を有する表示装置、電子機器を提供する。発光素子が設けられた基板を２枚貼り合わせることで、表裏に表示面が設けられるため、高付加価値化が実現する。また、発光素子が設けられた２枚の基板のうち、一方の基板は、他方の封止基板を兼ねるため、小型化、薄型化、軽量化を実現する。また、表裏に設けられた画素部でコントローラ回路と電源回路を共有するため、小型化、軽量化、低価格化を実現する。  【選択図】  図１
2006179471.tif 000002
【特許請求の範囲】
【請求項１】
一方の面上に第１の発光素子が設けられた第１の基板と、
一方の面上に第２の発光素子が設けられた第２の基板と、
第３の基板と、を有し、
前記第１の基板の一方の面と前記第２の基板の他方の面は、対向するように設けられ、
前記第２の基板の一方の面と前記第３の基板の一方の面は、対向するように設けられ、
前記第１の発光素子は、前記第１の基板の他方の面側の第１の表示面の方向に発光し、
前記第２の発光素子は、前記第３の基板の他方の面側の第２の表示面の方向に発光することを特徴とする表示装置。
【請求項２】
一方の面上に第１の発光素子が設けられた第１の基板と、
一方の面上に第２の発光素子が設けられた第２の基板と、を有し、
前記第１の基板の一方の面と前記第２の基板の一方の面は、対向するように設けられ、
前記第１の発光素子は、前記第１の基板の他方の面側の第１の表示面の方向に発光し、
前記第２の発光素子は、前記第２の基板の他方の面側の第２の表示面の方向に発光することを特徴とする表示装置。
【請求項３】
一方の面上に第１の発光素子と第１の接続用導電層が設けられた第１の基板と、
一方の面上に第２の発光素子と第２の接続用導電層が設けられた第２の基板と、
前記第１の基板と前記第２の基板の間に設けられ、前記第１の接続用導電層と前記第２の接続用導電層とを電気的に接続する導電性スペーサと、を有し、
前記第１の基板の一方の面と前記第２の基板の一方の面は、対向するように設けられ、
前記第１の発光素子は、前記第１の基板の他方の面側の第１の表示面の方向に発光し、
前記第２の発光素子は、前記第２の基板の他方の面側の第２の表示面の方向に発光することを特徴とする表示装置。
【請求項４】
請求項１又は請求項２において、
前記第１の基板の一方の面上に設けられ、前記第１の画素部に電気的に接続された第１の接続フィルムと、
前記第２の基板の一方の面上に設けられ、前記第２の画素部に電気的に接続された第２の接続フィルムを有することを特徴とする表示装置。
【請求項５】
請求項２において、
前記第１の発光素子が含む前記一対の導電層の一方は、前記第２の発光素子が含む前記一対の導電層の一方と共有されていることを特徴とする表示装置。
【請求項６】
請求項３において、
前記第１の基板の一方の面上に設けられ、前記第１の発光素子と前記第２の発光素子に電気的に接続された接続フィルムを有することを特徴とする表示装置。
【請求項７】
請求項１乃至請求項３のいずれか一項において、
前記第１の基板の一方の面上に、前記第１の発光素子の発光を制御するトランジスタが設けられていることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項３のいずれか一項において、
前記第２の基板の一方の面上に、前記第２の発光素子の発光を制御するトランジスタが設けられていることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項３のいずれか一項において、
前記第１の基板の一方の面上に、前記第１の発光素子の発光を制御する第１の駆動回路が設けられていることを特徴とする表示装置。
【請求項１０】
請求項１乃至請求項３のいずれか一項において、
前記第２の基板の一方の面上に、前記第２の発光素子の発光を制御する第２の駆動回路が設けられていることを特徴とする表示装置。
【請求項１１】
請求項１乃至請求項３のいずれか一項において、
前記第１の発光素子と前記第２の発光素子に制御信号を供給するコントローラ回路を有することを特徴とする表示装置。
【請求項１２】
請求項１乃至請求項３のいずれか一項において、
前記第１の発光素子と前記第２の発光素子に電源電位を供給する電源回路を有することを特徴とする表示装置。
【請求項１３】
請求項１乃至請求項３のいずれか一項において、
前記第１の基板の一方の面上又は前記第２の基板の一方の面上に、前記第１の発光素子と前記第２の発光素子に制御信号を供給するコントローラ回路を有することを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項３のいずれか一項において、
前記第１の基板の一方の面上又は前記第２の基板の一方の面上に、前記第１の発光素子と前記第２の発光素子に電源電位を供給する電源回路を有することを特徴とする表示装置。
【請求項１５】
請求項１乃至請求項３のいずれか一項において、
切り換え回路と、
前記切り換え回路から出力される信号に基づき、前記第１の発光素子又は前記第２の発光素子に制御信号を供給するコントローラ回路を有することを特徴とする表示装置。
【請求項１６】
請求項１乃至請求項３のいずれか一項において、
切り換え回路と、
前記切り換え回路から出力される信号に基づき、前記第１の発光素子又は前記第２の発光素子に電源電位を供給する電源回路を有することを特徴とする表示装置。
【請求項１７】
請求項１乃至請求項３のいずれか一項において、
切り換え回路と、前記切り換え回路から出力される信号に基づき、前記第１の発光素子又は前記第２の発光素子に制御信号を供給するコントローラ回路を有し、
前記切り換え回路と前記コントローラ回路は、前記第１の基板の一方の面上又は前記第２の基板の一方の面上に設けられていることを特徴とする表示装置。
【請求項１８】
請求項１乃至請求項３のいずれか一項において、
切り換え回路と、前記切り換え回路から出力される信号に基づき、前記第１の発光素子又は前記第２の発光素子に電源電位を供給する電源回路を有し、
前記切り換え回路と前記電源回路は、前記第１の基板の一方の面上又は前記第２の基板の一方の面上に設けられていることを特徴とする表示装置。
【請求項１９】
請求項１において、
前記第１の基板、前記第２の基板及び前記第３の基板の各々は、透光性を有することを特徴とする表示装置。
【請求項２０】
請求項２又は請求項３において、
前記第１の基板と前記第２の基板はそれぞれ、透光性を有することを特徴とする表示装置。
【請求項２１】
請求項１乃至請求項１８のいずれか一項に記載の前記表示装置を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自発光型の発光素子を含む表示装置に関する。また、発光素子を含む表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子等を代表とする自発光型の素子を用いた表示装置の開発が進められている。自発光型の素子を用いた表示装置は、高画質、広視野角、バックライトが不要なことによる薄型、軽量の利点がある。また、近年普及が著しい携帯型の電子機器は、その使用目的の多角化によって高付加価値化が求められており、最近では、通常の表示面の裏側にサブ表示面を設けたものが提供されている（例えば特許文献１参照）。
【特許文献１】特開２００１−２８５４４５号公報
【０００３】
多くの場合において、自発光型の素子を用いた表示装置は、発光素子を含む画素部が設けられた素子基板と、素子基板と対向して設けられる封止基板の合計２枚の基板を有する。従って、通常の表示面の裏側にサブの表示面を設けた電子機器は、素子基板と封止基板を１組としたものを２組有することになり、合計４枚の基板を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
メインの表示面に加え、サブの表示面を設けた電子機器は、小型化、薄型化、軽量化が著しく、バックライトや、複数のＩＣチップを実装したプリント基板等が占める容積が無視できないものとなっている。そのため、表裏に表示面が設けられた電子機器では、小型化、薄型化、軽量化と、高付加価値化とがトレードオフの関係となっている。そこで本発明は、上記の実情を鑑み、表裏に表示面を設けることにより高付加価値化を実現し、なおかつ小型化、薄型化、軽量化を実現した表示装置、電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。
【０００６】
また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも２枚有しており、発光素子が設けられた２枚の素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、２つの画素部を有しており、２つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。
【０００７】
本発明の表示装置は、表裏に表示面が設けられていることを特徴としており、その構成は、大別して３つに分けられる。１つ目は、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合である。２つ目は、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合である。３つ目は、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の一方に接続フィルムを設ける場合である。
【０００８】
なお、下面出射を行う発光素子とは、素子基板の一方の面上に発光素子が設けられている場合に、素子基板の他方の面の方向に発光する発光素子を指す。また、上面出射を行う発光素子とは、素子基板と対向するように設けられた封止基板の方向に発光する発光素子を指す。
【０００９】
下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる本発明の表示装置は、第１の基板、第２の基板及び第３の基板を有する。第１の基板と第２の基板は、第１の基板の一方の面と、第２の基板の他方の面が対向するように設けられ、第２の基板と第３の基板は、第２の基板の一方の面と、第３の基板の一方の面が対向するように設けられる。第１の基板の一方の面上に第１の発光素子を含む第１の画素部が設けられ、第２の基板の一方の面上に第２の発光素子を含む第２の画素部が設けられる。第１の発光素子は第１の基板の他方の面の方向に発光し、第２の発光素子は第３の基板の他方の面の方向に発光する。また、第１の基板の他方の面（第１の基板の他方の面側）に第１の画素部を用いた第１の表示面が設けられ、第３の基板の他方の面（第３の基板の他方の面側）に第２の画素部を用いた第２の表示面が設けられている。また、上記構成を有する本発明の表示装置は、第１の基板の一方の面上に設けられた第１の接続フィルムと、第２の基板の一方の面上に設けられた第２の接続フィルムを有する。第１の接続フィルムは第１の画素部に接続し、第２の接続フィルムは第２の画素部に接続する。
【００１０】
下面出射を行う発光素子が設けられた基板を２枚貼り合わせる本発明の表示装置は、第１の基板と第２の基板を有する。第１の基板と第２の基板は、第１の基板の一方の面と、第２の基板の一方の面とが対向するように設けられ、第１の基板の一方の面上に第１の発光素子を含む第１の画素部が設けられ、第２の基板の一方の面上に第２の発光素子を含む第２の画素部が設けられる。第１の発光素子は第１の基板の他方の面の方向に発光し、第２の発光素子は第２の基板の他方の面の方向に発光する。また、第１の基板の他方の面（第１の基板の他方の面側）に第１の画素部を用いた第１の表示面が設けられ、第２の基板の他方の面（第２の基板の他方の面側）に第２の画素部を用いた第２の表示面が設けられる。また、上記構成を有する本発明の表示装置は、第１の基板の一方の面上に設けられた第１の接続フィルムと、第２の基板の一方の面上に設けられた第２の接続フィルムを有する。第１の接続フィルムは第１の画素部に接続し、第２の接続フィルムは第２の画素部に接続する。また、上記構成を有する本発明の表示装置は、第１の発光素子と第２の発光素子の各々は、一対の導電層と、一対の導電層間に挟まれた電界発光層を有し、第１の発光素子が含む一対の導電層の一方は、第２の発光素子が含む一対の導電層の一方と共有する。
【００１１】
下面出射を行う発光素子が設けられた基板を２枚貼り合わせる本発明の表示装置は、第１の基板と第２の基板を有する。第１の基板と第２の基板は、第１の基板の一方の面と、第２の基板の一方の面とが対向するように設けられ、第１の基板の一方の面上に第１の発光素子を含む第１の画素部と第１の接続用導電層が設けられ、第２の基板の一方の面上に第２の発光素子を含む第２の画素部と第２の接続用導電層が設けられている。第１の発光素子は第１の基板の他方の面の方向に発光し、第２の発光素子は第２の基板の他方の面の方向に発光する。そして、第１の基板の他方の面（第１の基板の他方の面側）に第１の画素部を用いた第１の表示面が設けられ、第２の基板の他方の面（第２の基板の他方の面側）に第２の画素部を用いた第２の表示面が設けられている。また、第１の接続用導電層と第２の接続用導電層は、導電性スペーサにより電気的に接続されている。上記構成を有する本発明の表示装置は、第１の基板の一方の面上に設けられた接続フィルムを有する。接続フィルムは第１の画素部と第２の画素部に接続する。なお、接続フィルムとは、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）や、フィルム状の印刷回路にＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｒｇｒａｔｉｏｎ）チップをのせたものに相当する。
【００１２】
第１の表示面と第２の表示面は、一方はメインの表示面であり、他方はサブの表示面である。また、第１の表示面と第２の表示面のうち、一方は画像を表示する表示面であり、他方は文字情報のみを表示する表示面である。
【００１３】
また、第１の画素部を駆動する第１の駆動回路と、第２の画素部を駆動する第２の駆動回路の一方又は両方を有し、第１の駆動回路は第１の基板の一方の面上に設けられており、第２の駆動回路は第２の基板の一方の面上に設けられている。
【００１４】
また、第１の画素部は、第１の発光素子の発光を制御するトランジスタを有する。第２の画素部は、第２の発光素子の発光を制御するトランジスタを有する。
【００１５】
また、本発明の表示装置は、第１の画素部と第２の画素部に制御信号を供給するコントローラ回路を有する。また、本発明の表示装置は、第１の画素部と第２の画素部に電源電位を供給する電源回路を有する。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき、第１の画素部又は第２の画素部に制御信号を供給するコントローラ回路を有する。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき、第１の画素部又は第２の画素部に電源電位を供給する電源回路を有する。本発明の表示装置は、表裏の各々に設けられた画素部で、コントローラ回路や電源回路を共有するため、ＩＣチップの個数を減らすことができ、小型化、薄型化、軽量化、低価格化を実現することができる。
【００１６】
また、本発明の表示装置は、第１の画素部と第２の画素部に制御信号を供給するコントローラ回路を有しており、前記コントローラ回路は、第１の基板の一方の面上又は第２の基板の一方の面上に設けられている。また、本発明の表示装置は、第１の画素部と第２の画素部に電源電位を供給する電源回路を有しており、前記電源回路は、第１の基板の一方の面上又は第２の基板の一方の面上に設けられている。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき、第１の画素部又は第２の画素部に制御信号を供給するコントローラ回路を有しており、切り換え回路とコントローラ回路が第１の基板の一方の面上又は第２の基板の一方の面上に設けられている。また、本発明の表示装置は、切り換え回路と、切り換え回路から出力される信号に基づき第１の画素部又は第２の画素部に電源電位を供給する電源回路を有し、切り換え回路と電源回路は、第１の基板の一方の面上又は第２の基板の一方の面上に設けられている。
【００１７】
また、本発明は、上記構成の表示装置を用いた電子機器を提供するものであり、例えば、携帯端末、携帯情報端末、デジタルカメラ、デジタルビデオカメラを提供する。
【００１８】
また、本発明は、発光素子を含む画素部が設けられた素子基板を複数枚用いるが、１枚の素子基板の画素部の面積と、別の１枚の素子基板の画素部の面積とは、互いに異なることを特徴とする。従って本発明は、１枚の素子基板の画素部を用いた表示面の面積と、別の１枚の素子基板の画素部を用いた表示面の面積とは、互いに異なることを特徴とする。このように、少なくとも２枚の素子基板において、表示面の面積が異なることを特徴とする一方で、１枚の素子基板は、別の１枚の素子基板の封止基板を兼ねることを特徴としており、１枚の素子基板の面積と別の素子基板の面積は同じである。従って、本発明は、画素部の面積が小さい素子基板を有効に利用するため、素子基板上に、発光素子を含む画素部だけではなく、複数のトランジスタを含む機能回路部を設けることを特徴とする。機能回路部は、中央処理回路（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ回路、バッファ回路、インターフェイス回路、タイミング信号生成回路、フォーマット変換回路、フレームメモリ回路、画像処理回路、音声処理回路、送受信回路、補正回路、時間検出回路、温度検出回路、照度検出回路、レジスタ回路、デコーダ回路、分周回路又はデジタル信号処理専用プロセッサ回路等から選択された１つ又は複数を構成する複数のトランジスタを含む。機能回路部を設けることにより、外部に設けるＩＣチップの個数を減らすことができるため、小型化、薄型化、軽量化を実現することができる。
【００１９】
下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる本発明の表示装置は、第１の基板、第２の基板及び第３の基板を有し、第１の基板と第２の基板は、第１の基板の一方の面と第２の基板の他方の面が対向するように設けられ、第２の基板と第３の基板は、第２の基板の一方の面と第３の基板の一方の面が対向するように設けられる。第１の基板の一方の面上に第１の発光素子を含む第１の画素部が設けられ、第２の基板の一方の面上に第２の発光素子を含む第２の画素部が設けられる。また、第１の発光素子は第１の基板の他方の面の方向に発光し、第２の発光素子は第３の基板の他方の面の方向に発光する。従って、第１の基板の他方の面に第１の画素部を用いた第１の表示面が設けられ、第３の基板の他方の面に第２の画素部を用いた第２の表示面が設けられ、第１の基板の一方の面上又は第２の基板の一方の面上に複数のトランジスタを含む機能回路部が設けられ、第１の表示面の面積と第２の表示面の面積は互いに異なる。
【００２０】
下面出射を行う発光素子が設けられた基板を２枚貼り合わる本発明の表示装置は、第１の基板と第２の基板を有し、第１の基板と第２の基板は、第１の基板の一方の面と第２の基板の一方の面とが対向するように設けられ、第１の基板の一方の面上に第１の発光素子を含む第１の画素部が設けられ、第２の基板の一方の面上に第２の発光素子を含む第２の画素部が設けられ、第１の発光素子は第１の基板の他方の面の方向に発光し、第２の発光素子は第２の基板の他方の面の方向に発光し、第１の基板の他方の面に第１の画素部を用いた第１の表示面が設けられ、第２の基板の他方の面に第２の画素部を用いた第２の表示面が設けられ、第１の基板の一方の面上又は第２の基板の一方の面上に複数のトランジスタを含む機能回路部が設けられ、第１の表示面の面積と第２の表示面の面積は互いに異なる。
【００２１】
下面出射を行う発光素子が設けられた基板を２枚貼り合わる本発明の表示装置は、第１の基板と第２の基板を有し、第１の基板と第２の基板は、第１の基板の一方の面と第２の基板の一方の面とが対向するように設けられ、第１の基板の一方の面上に第１の発光素子を含む第１の画素部と第１の接続用導電層が設けられ、第２の基板の一方の面上に第２の発光素子を含む第２の画素部と第２の接続用導電層が設けられ、第１の発光素子は第１の基板の他方の面の方向に発光し、第２の発光素子は第２の基板の他方の面の方向に発光し、第１の基板の他方の面に第１の画素部を用いた第１の表示面が設けられ、第２の基板の他方の面に第２の画素部を用いた第２の表示面が設けられ、第１の接続用導電層と第２の接続用導電層は、導電性スペーサ材により電気的に接続され、第１の基板の一方の面上又は第２の基板の一方の面上に複数のトランジスタを含む機能回路部が設けられ、第１の表示面の面積と第２の表示面の面積は互いに異なる。
【００２２】
上記構成を有する本発明の表示装置において、第１の基板の一方の面上に設けられた第１の接続フィルムと、第２の基板の一方の面上に設けられた第２の接続フィルムを有し、第１の接続フィルムは第１の画素部に接続し、第２の接続フィルムは第２の画素部に接続し、第１の接続フィルム又は第２の接続フィルムは機能回路部に接続する。
【００２３】
上記構成を有する本発明の表示装置において、第１の基板の一方の面上に設けられた接続フィルムを有し、接続フィルムは、第１の画素部、第２の画素部及び機能回路部に接続する。
【００２４】
本発明の表示装置は機能回路部を有し、この機能回路部が含む複数のトランジスタは、メモリ回路、中央処理回路、バッファ回路、インターフェイス回路、タイミング信号生成回路、フォーマット変換回路、フレームメモリ回路、画像処理回路、音声処理回路、送受信回路、補正回路、時間検出回路、温度検出回路、照度検出回路、レジスタ回路、デコーダ回路、分周回路又はデジタル信号処理専用プロセッサ回路を構成する。
【００２５】
上記構成を有する本発明の表示装置において、第１の画素部は、第１の発光素子の発光を制御するトランジスタを有する。第２の画素部は、第２の発光素子の発光を制御するトランジスタを有する。また、第１の画素部と第２の画素部に制御信号を供給するコントローラ回路を有する。また、切り換え回路と、切り換え回路から出力される信号に基づき第１の画素部又は第２の画素部に制御信号を供給するコントローラ回路を有する。また、第１の画素部と第２の画素部に電源電位を供給する電源回路を有する。また、切り換え回路と、切り換え回路から出力される信号に基づき第１の画素部又は第２の画素部に電源電位を供給する電源回路を有する。また、本発明の電子機器は、上記のいずれかの構成の表示装置が用いられている。
【００２６】
本発明の表示装置は複数の基板を有するが、そのうちの少なくとも一つは透光性を有する。
【発明の効果】
【００２７】
本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。
【００２８】
つまり、本発明は、複数枚の素子基板のうちの少なくとも１枚の素子基板は、別の１枚の素子基板の封止基板を兼ねることを特徴とする。本発明は、複数枚の素子基板の各々に対応して封止基板を設けるのではなく、複数枚の素子基板のうちの少なくとも１枚の素子基板は、別の１枚の素子基板の封止基板を兼ねるため、合計の基板の枚数を減らすことができる。従って、小型化、薄型化、軽量化を実現することができる。
【００２９】
また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも２枚有しており、発光素子が設けられた素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、２つの画素部を有しており、２つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。
【発明を実施するための最良の形態】
【００３０】
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
【００３１】
本発明の表示装置は、表裏に表示面が設けられていることを特徴としており、その構成は、大別して３つに分けられる。１つ目は、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合（図１参照）である。２つ目は、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合（図４参照）である。３つ目は、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の一方に接続フィルムを設ける場合（図８参照）である。
【００３２】
まず、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合について説明する（図１参照）。本発明の表示装置は、第１の基板１１、第２の基板１２及び第３の基板１３を有する。第１の基板１１と第２の基板１２は、第１の基板１１の一方の面と、第２の基板１２の他方の面とが対向するように設けられている。また、第２の基板１２と第３の基板１３は、第２の基板１２の一方の面と、第３の基板１３の一方の面とが対向するように設けられている。第１の基板１１と第２の基板１２、第２の基板１２と第３の基板１３の各々は、シール材１６により貼り合わせられている。
【００３３】
第１の基板１１の一方の面上には、第１の発光素子を含む第１の画素部１４が設けられている。第１の画素部１４が含む第１の発光素子は、第１の基板１１の他方の面の方向に発光する。第２の基板１２の一方の面上には、第２の発光素子を含む第２の画素部１５が設けられている。第２の画素部１５が含む第２の発光素子は、第３の基板１３の他方の面の方向に発光する。つまり、第１の画素部１４が含む第１の発光素子は下面出射を行い、第２の画素部１５が含む第２の発光素子は上面出射を行う。従って、第１の基板１１の他方の面には、第１の画素部を用いた第１の表示面が設けられ、第３の基板１３の他方の面には、第２の画素部を用いた第２の表示面が設けられている。
【００３４】
本発明の表示装置は、発光素子を含む画素部が設けられた基板を複数枚用いており、一つの基板は、別の一つの基板の封止基板を兼ねる。そのため、小型化、薄型化、軽量化を実現することができる。また、発光素子を含む画素部が設けられた少なくとも２枚の基板は対向するように設けられるため、画素部を用いた表示面は表裏に設けられており、高付加価値化を実現することができる。
【００３５】
第１の基板１１の一方の面上には、第１の接続フィルム１７と、異方性導電層９３と、接続用導電層９１が設けられている。第１の接続フィルム１７は、異方性導電層９３と接続用導電層９１を介して、第１の画素部１４に接続する。また、第２の基板１２の一方の面上には、第２の接続フィルム１８と、異方性導電層９４と、接続用導電層９２が設けられている。第２の接続フィルム１８は、異方性導電層９４と接続用導電層９２を介して、第２の画素部１５に接続する。
【００３６】
また、第１の接続フィルム１７と第２の接続フィルム１８は、互いに重ならないように設けられている。第１の基板１１、第２の基板１２及び第３の基板１３の各基板を重ねたとき、接続用導電層９１と異方性導電層９３の積層体と、接続用導電層９２と異方性導電層９４の積層体は、互いに重ならないように設けられている。
【００３７】
なお、図１（Ｂ）、図１（Ｃ）、図２、図３は、図１（Ａ）の斜視図の点Ａから点Ｂの断面図に相当する。そして、断面図（図１（Ｂ）、図１（Ｃ））では、説明をわかりやすくするため、第１の接続フィルム１７と第２の接続フィルム１８の両者を図示する。
【００３８】
第１の接続フィルム１７と第２の接続フィルム１８は、共に、プリント基板１９に接続する。プリント基板１９には複数のＩＣチップ２０が設けられている。複数のＩＣチップ２０の各々は、コントローラ回路、電源回路、中央処理回路（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）等から選択された１つ又は複数に相当する。ＩＣチップ２０は、第１の接続フィルム１７と第２の接続フィルム１８を介して、第１の画素部１４と第２の画素部１５に、信号や電源電位を供給する。
【００３９】
また、第１の基板１１の一方の面と第２の基板１２の他方の面との間には不活性気体７１が充填されており、第２の基板１２の一方の面と第３の基板１３の一方の面との間には不活性気体７２が充填されている（図１（Ｂ）参照）。不活性気体７１、７２とは、例えば希ガスや窒素ガス等を指す。
【００４０】
なお、基板間に充填するものとして、不活性気体ではなく、第１の基板１１の一方の面と第２の基板１２の他方の面との間に封止樹脂層７３を設けて、第２の基板１２の一方の面と第３の基板１３の一方の面との間に封止樹脂層７４を設けてもよい（図１（Ｃ）参照）。封止樹脂層７３、７４には、熱硬化性樹脂材料や紫外光硬化性樹脂材料を用いるとよく、また、封止樹脂層７３、７４を設ける場合、基板間の厚みを一定に保つために、封止樹脂層７３、７４と共にスペーサを設けるとよい。また、発光素子を覆うように、金属酸化物や窒化酸化物等のバリア性が高い材料を含む層（以下バリア層と略記することがある）を設けてもよい。このように、発光素子の劣化を防止する方法として、不活性気体を充填する方法、封止樹脂層を設ける方法、バリア層を設ける方法のいずれか１つを用いてもよいし、複数を組み合わせて用いてもよい。
【００４１】
また、第１の基板１１と第２の基板１２、第２の基板１２と第３の基板１３は、シール材１６により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第１の基板１１と第２の基板１２と第３の基板１３との端部にさらにシール材７６を設けてもよい（図１（Ｃ）参照）。
【００４２】
また、第１の基板１１の一方の面上と第２の基板１２の一方の面上にＣＯＧ方式によりＩＣチップを設けてもよい。ＩＣチップは、第１の画素部１４と第２の画素部１５の動作を制御する駆動回路として機能する。なお、ＩＣチップは、薄くしても約３０μｍの厚さがある一方、２枚の基板間の厚さは約１０μｍである。従って、第１の基板１１の一方の面上にＩＣチップを設ける場合、第１の基板１１と第２の基板１２の間の厚みを意図的に厚くするとよい。
【００４３】
次に、上記構成を有する表示装置（図１（Ａ）〜（Ｃ）参照）の断面構造について、図面を参照して説明する。第１の画素部１４と第２の画素部１５には、各画素に発光素子とトランジスタが設けられたアクティブマトリクス型と、各画素に発光素子のみが設けられたパッシブマトリクス型のどちらかが採用される。その組み合わせには４通りあり、１つ目は第１の画素部１４と第２の画素部１５が共にアクティブマトリクス型の場合、２つ目は第１の画素部１４がアクティブマトリクス型であり、第２の画素部１５がパッシブマトリクス型の場合、３つ目は第１の画素部１４がパッシブマトリクス型であり、第２の画素部１５がアクティブマトリクス型の場合、４つ目は第１の画素部１４と第２の画素部１５が共にパッシブマトリクス型の場合である。以下には、第１の画素部１４と第２の画素部１５が共にアクティブマトリクス型の場合（図２参照）と、第１の画素部１４がパッシブマトリクス型であり、第２の画素部１５がアクティブマトリクス型の場合（図３参照）の断面構造について説明する。
【００４４】
なお、図１（Ｂ）（Ｃ）と、図２、３において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。
【００４５】
まず、第１の画素部１４と第２の画素部１５が共にアクティブマトリクス型の場合の断面構造について説明する（図２参照）。第１の基板１１の一方の面上には、第１の画素部１４と駆動回路３５が設けられている。第１の画素部１４は、第１の発光素子３１と、駆動用トランジスタ３３と、容量素子３４とを有する。駆動回路３５は、直列に接続されたＮ型（Ｎチャネル型）トランジスタとＰ型（Ｐチャネル型）トランジスタを有する。第１の発光素子３１は、一対の導電層間に電界発光層が挟まれた構造を有する。第１の発光素子３１の一対の導電層のうちの一方は、駆動用トランジスタ３３のソース配線又はドレイン配線として機能する導電層に接続する。第１の基板１１と第２の基板１２の間には不活性気体７１が充填されている。
【００４６】
第２の基板１２の一方の面上には、第２の画素部１５と駆動回路３８が設けられている。第２の画素部１５は、第２の発光素子３２と、駆動用トランジスタ３６と、容量素子３７とを有する。駆動回路３８は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。第２の発光素子３２は、一対の導電層間に電界発光層が挟まれた構造を有する。第２の発光素子３２の一対の導電層のうちの一方は、駆動用トランジスタ３６のソース配線又はドレイン配線として機能する導電層に接続する。第２の基板１２と第３の基板１３の間には不活性気体７２が充填されている。駆動回路３５、３８は、ソースドライバ、ゲートドライバ、中央処理回路及び画像処理回路等の機能回路に相当する。
【００４７】
上記構成において、第１の画素部１４が含む第１の発光素子３１は下面出射を行い、第２の画素部１５が含む第２の発光素子３２は上面出射を行う。従って、第１の基板１１の他方の面には、第１の画素部１４を用いた第１の表示面が設けられ、第３の基板１３の他方の面には、第２の画素部１５を用いた第２の表示面が設けられる。
【００４８】
次に、第１の画素部１４がパッシブマトリクス型であり、第２の画素部１５がアクティブマトリクス型の場合の断面構造について説明する（図３参照）。第１の基板１１の一方の面上には、第１の画素部１４が設けられている。第１の画素部１４は、第１の発光素子４１を有する。第１の発光素子４１は、導電層４２と、電界発光層４３と、導電層４４の積層体に相当する。隣接する第１の発光素子４１の間には、絶縁層４５ａ、４５ｂが設けられている。第１の基板１１と第２の基板１２の間には不活性気体７１が充填されている。
【００４９】
第２の基板１２の一方の面上には、第２の画素部１５と駆動回路３８が設けられている。第２の画素部１５は、第２の発光素子３２と、駆動用トランジスタ３６と、容量素子３７とを有する。駆動回路３８は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。第２の基板１２と第３の基板１３の間には不活性気体７２が充填されている。
【００５０】
上記構成において、第１の画素部１４が含む第１の発光素子４１は下面出射を行い、第２の画素部１５が含む第２の発光素子３２は上面出射を行う。従って、第１の基板１１の他方の面には、第１の画素部１４を用いた第１の表示面が設けられ、第３の基板１３の他方の面には、第２の画素部１５を用いた第２の表示面が設けられる。
【００５１】
なお、上記構成（図２、３参照）では、第１の基板１１と第２の基板１２の間に不活性気体７１が充填され、第２の基板１２と第３の基板１３の間に不活性気体７２が充填された場合を示す。しかしながら、本発明はこの形態に制約されず、基板の間には樹脂を充填させてもよいし、第１の発光素子３１、４１、第２の発光素子３２を覆うようにバリア層を設けてもよい。
（実施の形態２）
【００５２】
続いて、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合について説明する（図１（Ａ）、図４（Ａ）（Ｂ）参照）。本発明の表示装置は、第１の基板３１１と第２の基板３１２を有する。第１の基板３１１と第２の基板３１２は、第１の基板３１１の一方の面と、第２の基板３１２の一方の面とが対向するように設けられている。第１の基板３１１と第２の基板３１２は、シール材３１６により貼りあわされている。
【００５３】
第１の基板３１１の一方の面上には、第１の発光素子を含む第１の画素部３１４が設けられている。第１の画素部３１４が含む第１の発光素子は、第１の基板３１１の他方の面の方向に発光する。第２の基板３１２の一方の面上には、第２の発光素子を含む第２の画素部３１５が設けられている。第２の画素部３１５が含む第２の発光素子は、第２の基板３１２の他方の面の方向に発光する。つまり、第１の画素部３１４が含む第１の発光素子と、第２の画素部３１５が含む第２の発光素子は、両方とも、下面出射を行う。従って、第１の基板３１１の他方の面には、第１の画素部３１４を用いた第１の表示面が設けられ、第２の基板３１２の他方の面には、第２の画素部３１５を用いた第２の表示面が設けられている。
【００５４】
本発明の表示装置は、発光素子を含む画素部が設けられた基板を複数枚用いており、一つの基板は、別の一つの基板の封止基板を兼ねる。そのため、小型化、薄型化、軽量化を実現することができる。また、発光素子を含む画素部が設けられた少なくとも２枚の基板は対向するように設けられるため、画素部を用いた表示面は表裏に設けられており、高付加価値化を実現することができる。
【００５５】
第１の基板３１１の一方の面上には、第１の接続フィルム３１７と、異方性導電層３９３と、接続用導電層３９１が設けられている。第２の基板３１２の一方の面上には、第２の接続フィルム３１８と、異方性導電層３９４と、接続用導電層３９２が設けられている。第１の接続フィルム３１７と第２の接続フィルム３１８は、共に、プリント基板３１９に接続されている。プリント基板３１９には複数のＩＣチップ３２０が設けられている。なお、第２の接続フィルム３１８として、両面（一方の面と他方の面）に接続端子が設けられたフィルムを用いるとよい。または、第２の接続フィルム３１８として、一方の面に接続端子が設けられた２枚のフィルムと、２枚のフィルムを電気的に接続させるコネクターを用いるとよい。
【００５６】
また、第１の基板３１１の一方の面と第２の基板３１２の一方の面との間には不活性気体３７０が充填されているが（図４（Ａ）参照）、不活性気体３７０に代わって、封止樹脂層３７５を設けてもよい（図４（Ｂ）参照）。封止樹脂層３７５を設ける場合には、基板間の厚みを一定に保つために、封止樹脂層３７５と共にスペーサ３７９を設けてもよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第１の基板３１１と第２の基板３１２は、シール材３１６により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第１の基板３１１と第２の基板３１２との端部にシール材３７６を設けてもよい（図４（Ｂ）参照）。また、第１の基板３１１の一方の面上と第２の基板３１２の一方の面上にＣＯＧ方式によりＩＣチップを設けてもよい。ＩＣチップは、第１の画素部３１４と第２の画素部３１５の動作を制御する駆動回路として用いるものである。但し、ＩＣチップの厚さは薄型化しても約３０μｍである一方、第１の基板３１１と第２の基板３１２の間の厚さは約１０μｍである。従って、第１の基板３１１の一方の面上と第２の基板３１２の一方の面上に設ける場合は、第１の基板３１１と第２の基板３１２の間の厚みを意図的に厚くするとよい。
【００５７】
次に、上記構成を有する表示装置（図４（Ａ）（Ｂ）参照）の詳しい断面構造について、図面を参照して説明する。第１の画素部３１４と第２の画素部３１５には、アクティブマトリクス型とパッシブマトリクス型の２つのタイプのどちらを採用してもよい。その組み合わせには上述したように４通りあり、以下には、第１の画素部３１４と第２の画素部３１５が共にアクティブマトリクス型の場合（図５参照）、第１の画素部３１４がアクティブマトリクス型であり、第２の画素部３１５がパッシブマトリクス型の場合（図６参照）、第１の画素部３１４と第２の画素部３１５が共にアクティブマトリクス型の場合（図７参照）の断面構造について説明する。
【００５８】
なお、図４（Ａ）（Ｂ）と、図５〜７において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。
【００５９】
まず、第１の画素部３１４と第２の画素部３１５が共にアクティブマトリクス型の場合の断面構造について説明する（図５参照）。第１の基板３１１の一方の面上には、第１の画素部３１４と駆動回路３３５が設けられている。第１の画素部３１４は、第１の発光素子３３１と、駆動用トランジスタ３３３と、容量素子３３４とを有する。駆動回路３３５は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。第２の基板３１２の一方の面上には、第２の画素部３１５と駆動回路３３８が設けられている。第２の画素部３１５は、第２の発光素子３３２と、駆動用トランジスタ３３６と、容量素子３３７とを有する。駆動回路３３８は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。
【００６０】
上記構成において、第１の画素部３１４が含む第１の発光素子３３１と、第２の画素部３１５が含む第２の発光素子３３２は、両方とも、下面出射を行う。従って、第１の基板３１１の他方の面には、第１の画素部３１４を用いた第１の表示面が設けられ、第２の基板３１２の他方の面には、第２の画素部３１５を用いた第２の表示面が設けられている。
【００６１】
また、上記構成では、第１の発光素子３３１を覆うようにバリア層３８３が設けられており、第２の発光素子３３２を覆うようにバリア層３８４が設けられている。また、第１の基板３１１と第２の基板３１２の間には、封止樹脂層３７５が設けられている。バリア層３８３、３８４や封止樹脂層３７５を設けることにより、第１の発光素子３３１と第２の発光素子３３２の劣化を防止することができる。また、第１の発光素子３３１と第２の発光素子３３２のショートを防止することができる。
【００６２】
また、上記構成では、第１の基板３１１と第２の基板３１２の間にスペーサ３７９が設けられている。スペーサ３７９を設けることにより、第１の基板３１１と第２の基板３１２の間の間隔を均一に保つことができる。なお、スペーサ３７９は、第１の基板３１１と第２の基板３１２の間に、特に制限なく設けてもよいが、好ましくは、土手（隔壁）として機能する絶縁層３９７、絶縁層３９８上にのみ設けるとよい。
【００６３】
次に、第１の画素部３１４がパッシブマトリクス型であり、第２の画素部３１５がアクティブマトリクス型の場合の断面構造について説明する（図６参照）。第１の基板３１１の一方の面上には、第１の画素部３１４が設けられている。第１の画素部３１４は、第１の発光素子３４１を有する。第１の発光素子３４１は、導電層３４２と、電界発光層３４３と、導電層３４４の積層体に相当する。隣接する第１の発光素子３４１の間には、絶縁層３４５ａ、３４５ｂが設けられている。第２の基板３１２の一方の面上には、第２の画素部３１５が設けられている。第２の画素部３１５は、第２の発光素子３３２と、駆動用トランジスタ３３６と、容量素子３３７とを有する。第１の基板３１１と第２の基板３１２の間には封止樹脂層３７５が充填されている。
【００６４】
上記構成において、第１の画素部３１４が含む第１の発光素子３４１と、第２の画素部３１５が含む第２の発光素子３３２は、両方とも、下面出射を行う。従って、第１の基板３１１の他方の面には、第１の画素部３１４を用いた第１の表示面が設けられ、第２の基板３１２の他方の面には、第２の画素部３１５を用いた第２の表示面が設けられている。
【００６５】
また、上記構成において、駆動用トランジスタ３３６上に絶縁層３９９が設けられ、絶縁層３９９上に絶縁層３００が設けられている。このように、絶縁層を積層した構成にすると、第２の発光素子３３２の画素電極を設ける領域のマージンを広げて、開口率を高くすることができる。高開口率を実現すると、光を発する面積の増加に伴い、駆動電圧を下げて、消費電力を削減することができる。
【００６６】
続いて、第１の画素部３１４と第２の画素部３１５が共にアクティブマトリクス型の場合の断面構造について説明する（図７参照）。第１の基板３１１の一方の面上には、第１の画素部３１４と駆動回路３３５が設けられている。第１の画素部３１４は、第１の発光素子３３１と、駆動用トランジスタ３３３と、容量素子３３４とを有する。駆動回路３３５は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。第２の基板３１２の一方の面上には、第２の画素部３１５と駆動回路３３８が設けられている。第２の画素部３１５は、第２の発光素子３３２と、駆動用トランジスタ３３６と、容量素子３３７とを有する。駆動回路３３８は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。
【００６７】
第１の発光素子３３１と第２の発光素子３３２の各々は、一対の導電層と、電界発光層を有しており、第１の発光素子３３１が含む一対の導電層の一方は、第２の発光素子３３２が含む一対の導電層の一方と共有する。つまり、第１の発光素子３３１は、導電層３２１、電界発光層３２２、導電層３２３が積層された構造を有する。また、第２の発光素子３３２は、導電層３２５、電界発光層３２４、導電層３２３が積層された構造を有する。そして、第１の発光素子３３１と第２の発光素子３３２は、導電層３２３を共有する。
【００６８】
上記構成において、第１の画素部３１４が含む第１の発光素子３３１と、第２の画素部３１５が含む第２の発光素子３３２は、両方とも、下面出射を行う。従って、第１の基板３１１の他方の面には、第１の画素部３１４を用いた第１の表示面が設けられ、第２の基板３１２の他方の面には、第２の画素部３１５を用いた第２の表示面が設けられている。
（実施の形態３）
【００６９】
次に、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の一方に接続フィルムを設ける場合について説明する（図８、９参照）。本発明の表示装置は、第１の基板４１１と第２の基板４１２を有する。第１の基板４１１と第２の基板４１２は、第１の基板４１１の一方の面と、第２の基板４１２の一方の面とが対向するように設けられている。第１の基板４１１と第２の基板４１２は、シール材４１６により貼りあわされている。
【００７０】
第１の基板４１１の一方の面上には、第１の発光素子を含む第１の画素部４１４が設けられている。第１の画素部４１４が含む第１の発光素子は、第１の基板４１１の他方の面の方向に発光する。第２の基板４１２の一方の面上には、第２の発光素子を含む第２の画素部４１５が設けられている。第２の画素部４１５が含む第２の発光素子は、第２の基板４１２の他方の面の方向に発光する。
【００７１】
上記構成において、第１の画素部４１４が含む第１の発光素子と、第２の画素部４１５が含む第２の発光素子は、両方とも、下面出射を行う。従って、第１の基板４１１の他方の面には、第１の画素部４１４を用いた第１の表示面が設けられ、第２の基板４１２の他方の面には、第２の画素部４１５を用いた第２の表示面が設けられている。
【００７２】
本発明の表示装置は、発光素子を含む画素部が設けられた基板を複数枚用いており、一つの基板は、別の一つの基板の封止基板を兼ねる。そのため、小型化、薄型化、軽量化を実現することができる。また、発光素子を含む画素部が設けられた少なくとも２枚の基板は対向するように設けられるため、画素部を用いた表示面は表裏に設けられており、高付加価値化を実現することができる。
【００７３】
第１の基板４１１の一方の面上には、接続フィルム４１７と、異方性導電層４９３と、接続用導電層４９１が設けられている。接続フィルム４１７は、プリント基板４１９に接続する。プリント基板４１９には複数のＩＣチップ４２０が設けられている。
【００７４】
また、第１の基板４１１の一方の面上には接続用導電層４４６が設けられており、第２の基板４１２の一方の面上には接続用導電層４４７が設けられている（図８（Ｂ）〜（Ｄ）参照）。接続用導電層４４６と接続用導電層４４７は、導電性スペーサを含む樹脂４４８により、電気的に接続する。
【００７５】
また、第１の基板４１１の一方の面上には、ＩＣチップ４８１が設けられている（図８（Ｄ）参照）。ＩＣチップ４８１は、ＣＯＧ方式により、第１の基板４１１上に貼り付けられたものであり、異方性導電層４８０を介して、第１の画素部４１４、第２の画素部４１５に接続する。
【００７６】
また、第１の基板４１１の一方の面と第２の基板４１２の一方の面との間には不活性気体４７０が充填されている（図８（Ｂ）参照）。また、不活性気体４７０に代わって、封止樹脂層４７５を設けてもよい（図８（Ｃ）参照）。封止樹脂層４７５を設ける場合には、基板間の厚みを一定に保つために、封止樹脂層４７５と共にスペーサ４７９を設けるとよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第１の基板４１１と第２の基板４１２は、シール材４１６により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第１の基板４１１と第２の基板４１２との端部にシール材４７６を設けてもよい（図８（Ｃ）（Ｄ）参照）。
【００７７】
次に、上記の図８（Ｄ）に示す構成の第１の基板４１１と第２の基板４１２の上面図について説明する（図９（Ａ）（Ｂ）参照）。第１の基板４１１上には、第１の画素部４１４と、シール材４１６と、接続用導電層４４６と、スペーサ４７９と、ＩＣチップ４８１と、駆動回路４３５、駆動回路４０２が設けられている。第２の基板４１２上には、第２の画素部４１５と、接続用導電層４４７と、駆動回路４３９が設けられている。ここでは、ＩＣチップ４８１は、第１の画素部４１４と第２の画素部４１５のソースドライバとして機能する。
【００７８】
第１の基板４１１と第２の基板４１２を貼り合わせる際には、接続用導電層４４６上に、導電性スペーサを含む樹脂を形成した後、当該樹脂を用いて、第１の基板４１１上の接続用導電層４４６と、第２の基板４１２上の接続用導電層４４７とが電気的に接続するように行う。また、第１の基板４１１上のスペーサ４７９は、第１の基板４１１と第２の基板４１２の間の厚さを一定に保つために設けられたものであり、第１の画素部４１４と、駆動回路４３５と、駆動回路４０２上に規則的に設けられている。なお、第１の画素部４１４上にスペーサ４７９を設ける場合、各画素４５４の開口部４０５以外の領域に規則的に設けるとよい（図９（Ｃ）参照）。開口部４０５とは、発光素子が設けられた領域である。また、開口部４０５を除いた領域とは、土手（隔壁）として機能する絶縁層が設けられた領域である。
【００７９】
次に、上記構成を有する表示装置（図８、９参照）の詳しい断面構造について、図面を参照して説明する。なお第１の画素部４１４と第２の画素部４１５には、アクティブマトリクス型とパッシブマトリクス型の２つのタイプのどちらを採用してもよい。その組み合わせには上述したように４通りあり、以下には、第１の画素部４１４と第２の画素部４１５が共にアクティブマトリクス型の場合（図１０参照）、第１の画素部４１４がパッシブマトリクス型であり、第２の画素部４１５がアクティブマトリクス型の場合（図１１参照）の断面構造について説明する。
【００８０】
なお、図８と、図９〜１１において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。
【００８１】
まず、第１の画素部４１４と第２の画素部４１５が共にアクティブマトリクス型の場合の断面構造について説明する（図１０参照）。第１の基板４１１の一方の面上には、第１の画素部４１４と駆動回路４３５が設けられている。第１の画素部４１４は、第１の発光素子４３１と、駆動用トランジスタ４３３と、容量素子４３４とを有する。駆動回路４３５は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。第２の基板４１２の一方の面上には、第２の画素部４１５と駆動回路４３８が設けられている。第２の画素部４１５は、第２の発光素子４３２と、駆動用トランジスタ４３６と、容量素子４３７とを有する。駆動回路４３８は、直列に接続されたＮ型トランジスタとＰ型トランジスタを有する。
【００８２】
上記構成において、第１の画素部４１４が含む第１の発光素子４３１と、第２の画素部４１５が含む第２の発光素子４３２は、両方とも、下面出射を行う。従って、第１の基板４１１の他方の面には、第１の画素部４１４を用いた第１の表示面が設けられ、第２の基板４１２の他方の面には、第２の画素部４１５を用いた第２の表示面が設けられている。
【００８３】
また、第１の基板４１１の一方の面上には接続用導電層４４６が設けられており、第２の基板４１２の一方の面上には接続用導電層４４７が設けられている。接続用導電層４４６と接続用導電層４４７は、導電性スペーサを含む樹脂４４８を介して電気的に接続する。第１の画素部４１４と駆動回路４３５には、接続フィルム４１７を介して、各種信号や電源電位が供給される。第２の画素部４１５と駆動回路４３８には、接続用導電層４４６、４４７と、導電性スペーサを含む樹脂４４８と、接続フィルム４１７を介して、各種信号や電源電位が供給される。
【００８４】
また、上記構成では、第１の基板４１１と第２の基板４１２の間に、封止樹脂層４７５が設けられている。封止樹脂層４７５を設けることにより、第１の発光素子４３１と第２の発光素子４３２の劣化を防止することができる。また、第１の発光素子４３１と第２の発光素子４３２のショートを防止することができる。
【００８５】
また、上記構成では、第１の基板４１１と第２の基板４１２の間にスペーサ４７９が設けられている。スペーサ４７９を設けることにより、第１の基板４１１と第２の基板４１２の間の間隔を均一に保つことができる。
【００８６】
次に、第１の画素部４１４がパッシブマトリクス型であり、第２の画素部４１５がアクティブマトリクス型の場合の断面構造について説明する（図１１参照）。第１の基板４１１の一方の面上には、第１の画素部４１４が設けられている。第１の画素部４１４は、第１の発光素子４４１を有する。第１の発光素子４４１は、導電層４４２と、電界発光層４４３と、導電層４４４の積層体に相当する。隣接する第１の発光素子４４１の間には、絶縁層４４５ａ、４４５ｂが設けられている。第２の基板４１２の一方の面上には、第２の画素部４１５が設けられている。第２の画素部４１５は、第２の発光素子４３２と、駆動用トランジスタ４３６と、容量素子４３７とを有する。
【００８７】
上記構成において、第１の画素部４１４が含む第１の発光素子４４１と、第２の画素部４１５が含む第２の発光素子４３２は、両方とも、下面出射を行う。従って、第１の基板４１１の他方の面には、第１の画素部４１４を用いた第１の表示面が設けられ、第２の基板４１２の他方の面には、第２の画素部４１５を用いた第２の表示面が設けられている。
【００８８】
本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。
【００８９】
また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも２枚有しており、発光素子が設けられた素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、２つの画素部を有しており、２つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。
（実施の形態４）
【００９０】
本発明の表示装置は、表裏に表示面が設けられていることを特徴としており、その構成は、大別して２つに分けられる。１つは、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合（図２０参照）であり、もう１つは、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合（図２３、２５参照）である。後者の下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合は、２枚の基板の各々に接続フィルムを設ける場合（図２３参照）と、２枚の基板の一方に接続フィルムを設ける場合（図２５参照）に分けられる。
【００９１】
まず、下面出射を行う発光素子が設けられた基板と上面出射を行う発光素子が設けられた基板を貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合について説明する（図２０参照）。
【００９２】
本発明の表示装置は、第１の基板２１１、第２の基板２１２及び第３の基板２１３を有する（図２０（Ａ）（Ｂ）参照）。第１の基板２１１と第２の基板２１２は、第１の基板２１１の一方の面と、第２の基板２１２の他方の面とが対向するように設けられている。第２の基板２１２と第３の基板２１３は、第２の基板２１２の一方の面と、第３の基板２１３の一方の面とが対向するように設けられている。第１の基板２１１と第２の基板２１２、第２の基板２１２と第３の基板２１３の各々は、シール材２１６により貼り合わせられている。
【００９３】
第１の基板２１１の一方の面上には、第１の発光素子を含む第１の画素部２１４が設けられている（図２０（Ｃ）参照）。第２の基板２１２の一方の面上には、第２の発光素子を含む第２の画素部２１５と、素子群を含む機能回路部２８５が設けられている（図２０（Ｄ）参照）。素子群は、少なくとも複数のトランジスタを含む。
【００９４】
第１の画素部２１４が含む第１の発光素子は、第１の基板２１１の他方の面の方向に発光する。第２の画素部２１５が含む第２の発光素子は、第３の基板２１３の他方の面の方向に発光する。つまり、第１の画素部２１４が含む第１の発光素子は下面出射を行い、第２の画素部２１５が含む第２の発光素子は上面出射を行う。そして、第１の基板２１１の他方の面には、第１の画素部を用いた第１の表示面が設けられ、第３の基板２１３の他方の面には、第２の画素部を用いた第２の表示面が設けられる。
【００９５】
本発明の表示装置は、第１の画素部２１４と面積と第２の画素部２１５の面積が互いに異なることを特徴とする。本発明の表示装置は、第１の画素部２１４を用いた第１の表示面の面積と、第２の画素部２１５を用いた第２の表示面の面積が互いに異なることを特徴とする。
【００９６】
このように、本発明は、第１の表示面の面積と第２の表示面の面積が互いに異なることを特徴とする一方、第２の基板２１２は第１の基板２１１の封止基板を兼ねることも特徴としており、第１の基板２１１の面積と第２の基板２１２の面積は同じである。そこで本発明は、第２の基板２１２を有効に利用するため、第２の基板２１２上に、第２の画素部２１５に加えて、複数のトランジスタを含む機能回路部２８５を設けることを特徴とする。
【００９７】
機能回路部２８５は、中央処理回路（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ回路、バッファ回路、インターフェイス回路、タイミング信号生成回路、フォーマット変換回路、フレームメモリ回路、画像処理回路、音声処理回路、送受信回路、補正回路、時間検出回路、温度検出回路、照度検出回路、レジスタ回路、デコーダ回路、分周回路又はデジタル信号処理専用プロセッサ回路等から選択された１つ又は複数を構成する複数のトランジスタを含む。機能回路部２８５を設けることにより、外部に設けるＩＣチップの個数を減らすことができるため、小型化、薄型化、軽量化を実現することができる。
【００９８】
機能回路部２８５が構成する回路のうち、照度検出回路は、光センサを含む回路である。従って、機能回路部２８５には、複数のトランジスタだけでなく、光センサとして、例えば、撮像素子が設けられる。撮像素子は、フォトダイオードとフォトトランジスタのいずれを用いてもよく、フォトダイオードとしては、ＰＮ型ダイオード、ＰＩＮ型ダイオード、ショットキ型ダイオード、アバランシュ型ダイオードのいずれを用いてもよい。ＰＩＮ型ダイオードは、接合容量が低いため、高速応答を得ることができるという利点がある。また、アバランシュ型ダイオードは、応答は極めて高速であり、倍増作用があるため、微弱光を検出することができるという利点がある。
【００９９】
なお、上記の構成では、第１の基板２１１上に第１の画素部２１４を設けて、第２の基板２１２上に第２の画素部２１５と機能回路部２８５を設けており、第１の画素部２１４を用いた第１の表示面の面積は、第２の画素部２１５を用いた第２の表示面の面積よりも大きい場合を示したが、本発明はこの形態に制約されない。機能回路部２８５は、第１の基板２１１上又は第２の基板２１２上に設けられるものであり、第１の基板２１１上に第１の画素部２１４と機能回路部２８５を設けて、第２の基板２１２上に第２の画素部２１５のみを設けてもよい。この場合は、第１の画素部２１４を用いた第１の表示面の面積は、第２の画素部２１５を用いた第２の表示面の面積よりも小さくなる。
【０１００】
また、上記の構成では、第２の基板２１２上に、第２の画素部２１５と機能回路部２８５を設けている。より具体的には、第２の画素部２１５の上下に、機能回路部２８５を設けている。しかしながら、第２の基板２１２上における第２の画素部２１５と機能回路部２８５の配置は特に制約されない。
【０１０１】
また、第１の基板２１１の一方の面上には、第１の接続フィルム２１７と、異方性導電層２９３と、接続用導電層２９１が設けられている。第１の接続フィルム２１７は、異方性導電層２９３と接続用導電層２９１を介して、第１の画素部２１４に接続する。第２の基板２１２の一方の面上には、第２の接続フィルム２１８と、異方性導電層２９４と、接続用導電層２９２が設けられている。第２の接続フィルム２１８は、異方性導電層２９４と接続用導電層２９２を介して、第２の画素部２１５と機能回路部２８５に接続する。第１の接続フィルム２１７と第２の接続フィルム２１８は、共に、プリント基板２１９に接続する。プリント基板２１９には複数のＩＣチップ２２０が設けられており、複数のＩＣチップ２２０の各々は、コントローラ回路、電源回路、中央処理回路等から選択された１つ又は複数に相当する。複数のＩＣチップ２２０は、第１の接続フィルム２１７又は第２の接続フィルム２１８を介して、第１の画素部２１４と第２の画素部２１５と機能回路部２８５に、信号や電源電位を供給する。
【０１０２】
第１の基板２１１の一方の面と第２の基板２１２の他方の面との間には、発光素子の劣化を防止するために、不活性気体２７１が充填されている。また、第２の基板２１２の一方の面と第３の基板２１３の一方の面との間にも、不活性気体２７２が充填されている（図２０（Ａ）参照）。不活性気体２７１、２７２は、例えば希ガスや窒素ガス等を指す。なお、基板間に充填するものとして、不活性気体ではなく、第１の基板２１１の一方の面と第２の基板２１２の他方の面との間に封止樹脂層２７３を設けて、第２の基板２１２の一方の面と第３の基板２１３の一方の面との間に封止樹脂層２７４を設けてもよい（図２０（Ｂ）参照）。封止樹脂層２７３、２７４には、熱硬化性樹脂材料や紫外光硬化性樹脂材料を用いるとよく、また、封止樹脂層２７３、２７４を設ける場合、基板間の厚みを一定に保つために、封止樹脂層２７３、２７４と共にスペーサ材を設けるとよい。また、発光素子を覆うように、金属酸化物や窒化酸化物等のバリア性が高い材料を含む層（以下バリア層と略記することがある）を設けてもよい。このように、発光素子の劣化を防止する方法として、不活性気体を充填する方法、封止樹脂層を設ける方法、バリア層を設ける方法のいずれか１つを用いてもよいし、複数を組み合わせて用いてもよい。
【０１０３】
また、第１の基板２１１と第２の基板２１２、第２の基板２１２と第３の基板２１３は、シール材２１６により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第１の基板２１１と第２の基板２１２と第３の基板２１３との端部にさらにシール材２７６を設けてもよい（図２０（Ｂ）参照）。
【０１０４】
また、第１の基板２１１の一方の面上と第２の基板２１２の一方の面上にＣＯＧ方式によりＩＣチップを設けてもよい。ＩＣチップは、第１の画素部２１４と第２の画素部２１５の動作を制御する駆動回路として機能する。なお、ＩＣチップは、薄くしても約２０〜４０μｍの厚さがある一方、２枚の基板間の厚さは約１０μｍである。従って、第１の基板２１１の一方の面上にＩＣチップを設ける場合、第１の基板２１１と第２の基板２１２の間の厚みを適宜調整するとよい。
【０１０５】
次に、上記構成を有する表示装置（図２０（Ａ）〜（Ｄ）参照）の断面構造について、図面を参照して説明する。第１の画素部２１４と第２の画素部２１５には、各画素に発光素子とトランジスタが設けられたアクティブマトリクス型と、各画素に発光素子のみが設けられたパッシブマトリクス型のどちらかが採用される。その組み合わせには、４通りあり、１つ目は第１の画素部２１４と第２の画素部２１５が共にアクティブマトリクス型の場合、２つ目は第１の画素部２１４がアクティブマトリクス型であり、第２の画素部２１５がパッシブマトリクス型の場合、３つ目は第１の画素部２１４がパッシブマトリクス型であり、第２の画素部２１５がアクティブマトリクス型の場合、４つ目は第１の画素部２１４と第２の画素部２１５が共にパッシブマトリクス型の場合である。以下には、第１の画素部２１４と第２の画素部２１５が共にアクティブマトリクス型の場合（図２１参照）と、第１の画素部２１４がパッシブマトリクス型であり、第２の画素部２１５がアクティブマトリクス型の場合（図２２参照）の断面構造について説明する。
【０１０６】
なお、図２０（Ａ）（Ｂ）と、図２１、２２において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。
【０１０７】
まず、第１の画素部２１４と第２の画素部２１５が共にアクティブマトリクス型の場合の断面構造について説明する（図２１参照）。第１の基板２１１の一方の面上には、第１の画素部２１４と駆動回路部２２５が設けられている。第１の画素部２１４は、第１の発光素子２２２と駆動用トランジスタ２２１を有する。第１の発光素子２２２は、一対の導電層間に電界発光層が挟まれた構造を有する。第１の発光素子２２２の一対の導電層のうちの一方は、駆動用トランジスタ２２１のソース配線又はドレイン配線として機能する導電層に接続する。また、駆動回路部２２５は、複数のトランジスタを含む素子群２２６を有する。駆動回路部２２５は、第１の画素部２１４の動作を制御する回路を構成するトランジスタを含み、必要に応じて設けるとよい。また、第１の基板２１１と第２の基板２１２の間には不活性気体２７１が充填されている。
【０１０８】
第２の基板２１２の一方の面上には、第２の画素部２１５と機能回路部２８５が設けられている。第２の画素部２１５は、第２の発光素子２２４と、駆動用トランジスタ２２３を有する。第２の発光素子２２４は、一対の導電層間に電界発光層が挟まれた構造を有する。第２の発光素子２２４の一対の導電層のうちの一方は、駆動用トランジスタ２２３のソース配線又はドレイン配線として機能する導電層に接続する。機能回路部２８５は、複数のトランジスタを含む素子群２２７と撮像素子２２８を有する。第２の基板２１２と第３の基板２１３の間には不活性気体２７２が充填されている。
【０１０９】
上記構成において、第１の画素部２１４が含む第１の発光素子２２２は下面出射を行い、第２の画素部２１５が含む第２の発光素子２２４は上面出射を行う。従って、第１の基板２１１の他方の面には、第１の画素部２１４を用いた第１の表示面が設けられ、第３の基板２１３の他方の面には、第２の画素部２１５を用いた第２の表示面が設けられる。第１の表示面の面積と第２の表示面の面積は互いに異なる。
【０１１０】
次に、第１の画素部２１４がパッシブマトリクス型であり、第２の画素部２１５がアクティブマトリクス型の場合の断面構造について説明する（図２２参照）。第１の基板２１１の一方の面上には、第１の画素部２１４が設けられている。第１の画素部２１４は、第１の発光素子２３１を有する。第１の発光素子２３１は、第１の導電層２３２と、電界発光層２３３と、第２の導電層２３４の積層体に相当する。隣接する第１の発光素子２３１の間には、絶縁層２３５、２３６が設けられている。第１の基板２１１と第２の基板２１２の間には封止樹脂層２７３が充填されている。
【０１１１】
第２の基板２１２の一方の面上には、第２の画素部２１５と機能回路部２８５が設けられている。第２の画素部２１５は、第２の発光素子２２４と、駆動用トランジスタ２２３を有する。機能回路部２８５は、複数のトランジスタを含む素子群２２７を有する。第２の基板２１２と第３の基板２１３の間には封止樹脂層２７４が充填されている。
【０１１２】
上記構成において、第１の画素部２１４が含む第１の発光素子２３１は下面出射を行い、第２の画素部２１５が含む第２の発光素子２２４は上面出射を行う。従って、第１の基板２１１の他方の面には、第１の画素部２１４を用いた第１の表示面が設けられ、第３の基板２１３の他方の面には、第２の画素部２１５を用いた第２の表示面が設けられる。第１の表示面の面積と第２の表示面の面積は互いに異なる。
（実施の形態５）
【０１１３】
続いて、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の各々に接続フィルムを設ける場合について説明する（図２３（Ａ）（Ｂ）参照）。本発明の表示装置は、第１の基板６１１と第２の基板６１２を有する。第１の基板６１１と第２の基板６１２は、第１の基板６１１の一方の面と、第２の基板６１２の一方の面とが対向するように設けられている。第１の基板６１１と第２の基板６１２は、シール材６１６により貼りあわされている。
【０１１４】
第１の基板６１１の一方の面上には、第１の発光素子を含む第１の画素部６１４が設けられている（図２０（Ｃ）参照）。第２の基板６１２の一方の面上には、第２の発光素子を含む第２の画素部６１５と、複数のトランジスタを含む機能回路部６８５が設けられている（図２０（Ｄ）参照）。
【０１１５】
第１の画素部６１４が含む第１の発光素子は、第１の基板６１１の他方の面の方向に発光する。第２の画素部６１５が含む第２の発光素子は、第２の基板６１２の他方の面の方向に発光する。つまり、第１の画素部６１４が含む第１の発光素子と、第２の画素部６１５が含む第２の発光素子は、両方とも、下面出射を行う。従って、第１の基板６１１の他方の面には、第１の画素部６１４を用いた第１の表示面が設けられ、第２の基板６１２の他方の面には、第２の画素部６１５を用いた第２の表示面が設けられる。
【０１１６】
第１の基板６１１の一方の面上には、第１の接続フィルム６１７と、異方性導電層６９３と、接続用導電層６９１が設けられている。第２の基板６１２の一方の面上には、第２の接続フィルム６１８と、異方性導電層６９４と、接続用導電層６９２が設けられている。第１の接続フィルム６１７と第２の接続フィルム６１８は、共に、プリント基板６１９に接続する。プリント基板６１９には複数のＩＣチップ６２０が設けられている。なお、第２の接続フィルム６１８として、両面（一方の面と他方の面）に接続端子が設けられたフィルムを用いるとよい。または、第２の接続フィルム６１８として、一方の面に接続端子が設けられた２枚のフィルムと、２枚のフィルムを電気的に接続させるコネクターを用いるとよい。
【０１１７】
第１の基板６１１の一方の面と第２の基板６１２の一方の面との間には、発光素子の劣化を防止するため、不活性気体６７０が充填されている（図２３（Ａ）参照）。なお、不活性気体６７０に代わって、封止樹脂層６７５を設けてもよい（図２３（Ｂ）参照）。封止樹脂層６７５を設ける場合、基板間の厚みを一定に保つために、封止樹脂層６７５と共にスペーサ材６７９を設けてもよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第１の基板６１１と第２の基板６１２は、シール材６１６により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第１の基板６１１と第２の基板６１２との端部にシール材６７６を設けてもよい（図２３（Ｂ）参照）。
【０１１８】
また、第１の基板６１１の一方の面上と第２の基板６１２の一方の面上にＣＯＧ方式によりＩＣチップを設けてもよい。ＩＣチップは、第１の画素部６１４と第２の画素部６１５の動作を制御する駆動回路として用いるものである。但し、ＩＣチップの厚さは薄型化しても約３０μｍである一方、第１の基板６１１と第２の基板６１２の間の厚さは約１０μｍである。従って、第１の基板６１１の一方の面上と第２の基板６１２の一方の面上に設ける場合は、第１の基板６１１と第２の基板６１２の間の厚みを適宜調整するとよい。
【０１１９】
次に、上記構成を有する表示装置（図２３（Ａ）（Ｂ）参照）の詳しい断面構造について、図面を参照して説明する。第１の画素部６１４と第２の画素部６１５には、アクティブマトリクス型とパッシブマトリクス型の２つのタイプのどちらを採用してもよい。その組み合わせには上述したように４通りあり、以下には、第１の画素部６１４と第２の画素部６１５が共にアクティブマトリクス型の場合（図２４参照）の断面構造について説明する。
【０１２０】
なお、図２３と、図２４において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。
【０１２１】
第１の基板６１１の一方の面上には、第１の発光素子を含む第１の画素部６１４と駆動回路部６２５が設けられている。第１の画素部６１４は、第１の発光素子６２２と駆動用トランジスタ６２１を有する。駆動回路部６２５は、素子群６２６を有する。第２の基板６１２の一方の面上には、第２の発光素子を含む第２の画素部６１５と、複数のトランジスタを含む機能回路部６８５が設けられている。第２の画素部は、第２の発光素子６２４と駆動用トランジスタ６２３を有する。機能回路部６８５は、素子群６２７を有する。
【０１２２】
上記構成において、第１の画素部６１４が含む第１の発光素子６２２と、第２の画素部６１５が含む第２の発光素子６２４は、両方とも、下面出射を行う。従って、第１の基板６１１の他方の面には、第１の画素部６１４を用いた第１の表示面が設けられ、第２の基板６１２の他方の面には、第２の画素部６１５を用いた第２の表示面が設けられている。
【０１２３】
また、上記構成では、第１の発光素子６２２を覆うようにバリア層６８３が設けられており、第２の発光素子６２４を覆うようにバリア層６８４が設けられている。また、第１の基板６１１と第２の基板６１２の間には、封止樹脂層６７５が設けられている。バリア層６８３、６８４や封止樹脂層６７５を設けることにより、第１の発光素子６２２と第２の発光素子６２４の劣化を防止することができる。また、第１の発光素子６２２と第２の発光素子６２４のショートを防止することができる。
【０１２４】
また、上記構成では、第１の基板６１１と第２の基板６１２の間にスペーサ材６７９が設けられている。スペーサ材６７９を設けることにより、第１の基板６１１と第２の基板６１２の間の間隔を均一に保つことができる。なお、スペーサ材６７９は、第１の基板６１１と第２の基板６１２の間に無制限に設けてもよいが、好ましくは、土手（隔壁）として機能する絶縁層６９７、６９８上にのみに設けるとよい。また、土手（隔壁）として機能する絶縁層６９７、６９８上のみに設ける場合は、フォトリソグラフィ法を用いてスペーサ材６７９を形成するとよい。
（実施の形態６）
【０１２５】
次に、下面出射を行う発光素子が設けられた基板を２枚貼り合わせる場合であって、２枚の基板の一方に接続フィルムを設ける場合について説明する（図２５参照）。本発明の表示装置は、第１の基板７１１と第２の基板７１２を有する。第１の基板７１１と第２の基板７１２は、第１の基板７１１の一方の面と、第２の基板７１２の一方の面とが対向するように設けられている。第１の基板７１１と第２の基板７１２は、シール材７１６により貼りあわされている。
【０１２６】
第１の基板７１１の一方の面上には、第１の発光素子を含む第１の画素部７１４が設けられている。第２の基板７１２の一方の面上には、第２の発光素子を含む第２の画素部７１５と、複数のトランジスタを含む機能回路部７８５が設けられている。
【０１２７】
第１の画素部７１４が含む第１の発光素子は、第１の基板７１１の他方の面の方向に発光する。第２の画素部７１５が含む第２の発光素子は、第２の基板７１２の他方の面の方向に発光する。上記構成において、第１の画素部７１４が含む第１の発光素子と、第２の画素部７１５が含む第２の発光素子は、両方とも、下面出射を行う。従って、第１の基板７１１の他方の面には、第１の画素部７１４を用いた第１の表示面が設けられ、第２の基板７１２の他方の面には、第２の画素部７１５を用いた第２の表示面が設けられている。
【０１２８】
第１の基板７１１の一方の面上には、接続フィルム７１７と、異方性導電層７９３と、接続用導電層７９１が設けられている。接続フィルム７１７は、プリント基板７１９に接続する。プリント基板７１９には複数のＩＣチップ７２０が設けられている。
【０１２９】
また、第１の基板７１１の一方の面上には接続用導電層７４６が設けられており、第２の基板７１２の一方の面上には接続用導電層７４７が設けられている。接続用導電層７４６と接続用導電層７４７は、導電性スペーサ材７４８により、電気的に接続する。導電性スペーサ材７４８とは、少なくとも、粒子状のスペーサ材の表面に導電性材料（例えば金）をコーティングしたものを含む材料であり、例えば、粒子状のスペーサ材の表面に導電性材料をコーティングした材料と樹脂材料を含む材料である。
【０１３０】
また、第１の基板７１１の一方の面上に、ＩＣチップ７８１を設けてもよい（図２５（Ｃ）参照）。ＩＣチップ７８１は、ＣＯＧ方式により、第１の基板７１１上に貼り付けられたものであり、異方性導電層７８０を介して、第１の画素部７１４、第２の画素部７１５及び機能回路部７８５に接続する。
【０１３１】
また、第１の基板７１１の一方の面と第２の基板７１２の一方の面との間には不活性気体７７０が充填されている（図２５（Ａ）参照）。しかしながら、不活性気体７７０に代わって、封止樹脂層７７５を設けてもよい（図２５（Ｂ）参照）。封止樹脂層７７５を設ける場合には、基板間の厚みを一定に保つために、封止樹脂層７７５と共にスペーサ材７７９を設けるとよい。また、発光素子を覆うように、バリア層を設けてもよい。また、第１の基板７１１と第２の基板７１２は、シール材７１６により貼り合わせられているが、基板同士の貼り合わせの強度をさらに高めるため、第１の基板７１１と第２の基板７１２との端部にシール材７７６を設けてもよい（図２５（Ｂ）（Ｃ）参照）。
【０１３２】
次に、上記の図２５（Ｃ）に示す構成の第１の基板７１１と第２の基板７１２の上面図について説明する（図２６（Ａ）（Ｂ）参照）。第１の基板７１１上には、第１の画素部７１４と、シール材７１６と、接続用導電層７４６と、スペーサ材７７９と、ＩＣチップ７８１と、駆動回路部７２５、７４１が設けられている。第２の基板７１２上には、第２の画素部７１５と、接続用導電層７４７が設けられている。ＩＣチップ７８１は、好ましくは、第１の画素部７１４と第２の画素部７１５のソースドライバとして機能する。
【０１３３】
第１の基板７１１と第２の基板７１２を貼り合わせる際には、接続用導電層７４６上に、導電性スペーサ材７４８を形成した後、導電性スペーサ材７４８を用いて、第１の基板７１１上の接続用導電層７４６と、第２の基板７１２上の接続用導電層７４７とが電気的に接続するように行う。また、第１の基板７１１上のスペーサ材７７９は、第１の基板７１１と第２の基板７１２の間の厚さを一定に保つために設けられたものであり、第１の画素部７１４と、駆動回路部７２５、７４１上に規則的に設けられている。なお、第１の画素部７１４上にスペーサ材７７９を設ける場合、各画素７５４の開口部７０５以外の領域に規則的に設けるとよい（図２６（Ｃ）参照）。なお、開口部７０５とは、発光素子が発光する領域であり、開口部７０５を除いた領域とは、土手（隔壁）として機能する絶縁層が設けられた領域である。
【０１３４】
次に、上記構成を有する表示装置（図２５、２６参照）の詳しい断面構造について、図面を参照して説明する。なお第１の画素部７１４と第２の画素部７１５には、アクティブマトリクス型とパッシブマトリクス型の２つのタイプのどちらを採用してもよい。その組み合わせには上述したように４通りあり、以下には、第１の画素部７１４と第２の画素部７１５が共にアクティブマトリクス型の場合（図２７参照）の断面構造について説明する。
【０１３５】
なお、図２５と、図２６、２７において、同じものを指す符号は、異なる図面間で共通して用いており、以下には、共通の符号を用いている部分の説明は省略する。
【０１３６】
まず、第１の画素部７１４と第２の画素部７１５が共にアクティブマトリクス型の場合の断面構造について説明する（図２７参照）。第１の基板７１１の一方の面上には、第１の画素部７１４と駆動回路部７２５が設けられている。第１の画素部７１４は、第１の発光素子７２２と、駆動用トランジスタ７２１を有する。駆動回路部７２５は、素子群７２６を有する。第２の基板７１２の一方の面上には、第２の画素部７１５と機能回路部７８５が設けられている。第２の画素部７１５は、第２の発光素子７２４と、駆動用トランジスタ７２３を有する。機能回路部７８５は、素子群７２７を有する。
【０１３７】
上記構成において、第１の画素部７１４が含む第１の発光素子７２２と、第２の画素部７１５が含む第２の発光素子７２４は、両方とも、下面出射を行う。第１の基板７１１の他方の面には、第１の画素部７１４を用いた第１の表示面が設けられ、第２の基板７１２の他方の面には、第２の画素部７１５を用いた第２の表示面が設けられている。
【０１３８】
また、上記構成では、第１の発光素子７２２を覆うようにバリア層６８３が設けられており、第２の発光素子６２４を覆うようにバリア層６８４が設けられている。
【０１３９】
また、第１の基板７１１の一方の面上には接続用導電層７４６が設けられており、第２の基板７１２の一方の面上には接続用導電層７４７が設けられている。接続用導電層７４６と接続用導電層７４７は、導電性スペーサ材７４８を介して電気的に接続する。第１の画素部７１４と駆動回路部７２５には、接続フィルム７１７を介して、各種信号や電源電位が供給される。第２の画素部７１５と機能回路部７８５には、接続用導電層７４６と、導電性スペーサ材７４８と、第２の接続用導電層７４７と、接続フィルム７１７を介して、各種信号や電源電位が供給される。
【０１４０】
また、上記構成では、第１の基板７１１と第２の基板７１２の間に、封止樹脂層７７５が設けられている。封止樹脂層７７５を設けることにより、第１の発光素子７２２と第２の発光素子７２４の劣化を防止することができる。また、第１の発光素子７２２と第２の発光素子７２４のショートを防止することができる。
【０１４１】
また、上記構成では、第１の基板７１１と第２の基板７１２の間にスペーサ材７７９が設けられている。スペーサ材７７９を設けることにより、第１の基板７１１と第２の基板７１２の間の間隔を均一に保つことができる。
（実施の形態７）
【０１４２】
本発明の表示装置は、機能回路部２８５を有することを特徴とする。以下には、機能回路部２８５の構成例について、図面を参照して説明する。
【０１４３】
第１の構成の機能回路部２８５は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）といった揮発性メモリにより構成されるメモリ回路１３１、１３３、中央処理回路１３２、信号の一時的な保存やフォーマット変換を行うインターフェイス回路１３４、システムバス１３５を有する（図２８参照）。外部装置から供給される各種の信号は、インターフェイス回路１３４やシステムバス１３５を介して、中央処理回路１３２に入力される。中央処理回路１３２は、画像データの処理を行ったり、ロジック回路の制御信号をメモリ回路１３１におくったりする。メモリ回路１３１は、中央処理回路１３２から供給されたデータを一時的に格納する。また、中央処理回路１３２は、処理が終了した画像データをメモリ回路１３３におくり、メモリ回路１３３は供給されたデータを格納する。メモリ回路１３３に格納された画像データは、駆動回路を介して、各画素部に供給される。
【０１４４】
第２の構成の機能回路部２８５は、各回路の動作タイミングを決定するクロック信号、クロックバック信号を生成するタイミング信号生成回路１３６、圧縮符号化された信号の変換や画像の補間等の画像処理を行うフォーマット変換回路１３７、フォーマット変換された画像データを格納するフレームメモリ回路１３８を有する（図２９参照）。フレームメモリ回路１３８に格納された画像データは、駆動回路を介して、各画素部に供給される。
【０１４５】
第３の構成の機能回路部２８５は、メモリ回路１３３、プログラムデータや画像データが格納されるメモリ回路１３９、画像処理回路１４０、メモリ回路１３１、中央処理回路１３２、インターフェイス回路１３４及びシステムバス１３５を有する（図３０参照）。メモリ回路１３９に格納されているデータは、中央処理回路１３２によって、メモリ回路１３１との間で随時読み出しと書き込みの処理が行われて処理される。画像処理回路１４０は、画像データにリサイズ等の変換を行い、変換された画像データはメモリ回路１３３に格納される。メモリ回路１３３に格納された画像データは、駆動回路を介して、各画素部に供給される。
【０１４６】
機能回路部２８５が含む各回路は、半導体層を活性層としたトランジスタにより構成される。各回路は、高速動作が要求されるため、好ましくは、結晶質半導体層を活性層としたトランジスタを用いるとよい。機能回路部２８５の構成は、上記に限定されず、レジスタ回路、デコーダ回路、カウンタ回路、分周回路、デジタル信号処理専用プロセッサ回路（ＤＳＰ、Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等から選択された一種又は複数種を含んでいてもよい。結晶質半導体層を活性層としたトランジスタを用いると、絶縁表面上に様々な回路群を作り込むモノリシック化が実現される。このようなパネルは、接続するＩＣ等の周辺回路を少なくすることができる。機能回路部２８５として、様々な回路を同一基板上に作り込んで作製されたシステムオンパネルは、小型化、軽量化、薄型化が実現される。
（実施の形態８）
【０１４７】
本発明の表示装置の構成について、図面を参照して説明する。本発明の表示装置は、第１の画素部５１４、第２の画素部５１５、コントローラ回路２６、電源回路２７、中央処理回路２８を有する（図１２（Ａ）参照）。
【０１４８】
中央処理回路２８は、クロック信号等の同期信号や映像信号をコントローラ回路２６に供給する。電源回路２７は、第１の画素部５１４と第２の画素部５１５に電源電位を供給する。コントローラ回路２６は、中央処理回路２８から供給される信号に基づき、クロック信号、クロック反転信号、スタートパルス信号及びラッチ信号の生成、映像信号の変換を行う。映像信号の変換とは、例えば、アナログの映像信号を、時間階調用の映像信号に変換することを指す。コントローラ回路２６は、第１の画素部５１４と第２の画素部５１５に、生成した各信号や変換した映像信号を供給する。なお、コントローラ回路２６が各画素部に対して供給する信号を総称して制御信号と呼ぶことがある。
【０１４９】
次に、第１の画素部５１４、第２の画素部５１５、コントローラ回路２６、電源回路２７、中央処理回路２８、切り換え回路２９を有する場合について説明する（図１２（Ｂ）〜（Ｄ）参照）。
【０１５０】
まず、２つの画素部のうち一方を選択する場合の動作について説明する。中央処理回路２８は、２つの画素部のうち一方を選択する画素部選択信号を切り換え回路２９に出力する。コントローラ回路２６は、切り換え回路２９に出力された画素部選択信号に基づき、第１の画素部５１４と第２の画素部５１５の一方に制御信号を出力し、他方には制御信号を出力しない。また、電源回路２７も、切り換え回路２９に出力された画素部選択信号に基づき、第１の画素部５１４と第２の画素部５１５の一方に電源電位を供給し、他方には電源電位を供給しない。つまり、第１の画素部５１４と第２の画素部５１５は、一方は、コントローラ回路２６から制御信号が供給され、なお且つ電源回路２７から電源電位が供給される状態（動作状態ともよぶ）となり、他方は、コントローラ回路２６から制御信号が供給されず、なお且つ電源回路２７から電源電位が供給されない状態（スタンバイ状態とよぶ）となる（図１２（Ｂ）（Ｃ）参照）。
【０１５１】
次に、２つの画素部の両方を選択する場合の動作について説明する。中央処理回路２８は、２つの画素部を選択する画素部選択信号を切り換え回路２９に出力する。そして、コントローラ回路２６は２つの画素部に制御信号を出力し、電源回路２７も２つの画素部に電源電位を供給する（図１２（Ｄ）参照）。つまり、２つの画素部は、動作状態となる。
【０１５２】
なお、コントローラ回路２６、電源回路２７、中央処理回路２８、切り換え回路２９の各回路は、プリント基板上にＩＣチップとして設けられるが、可能であれば、画素部が設けられた基板上の素子を用いて画素部と一体形成したり、画素部が設けられた基板上にＩＣチップとしてＣＯＧ方式により貼り付けたりするとよい。
【０１５３】
上記の構成によると、第１の画素部５１４と第２の画素部５１５とで、コントローラ回路２６、電源回路２７を共有するため、ＩＣチップの個数を減らすことができ、小型化、薄型化、軽量化、低価格化を実現することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態９）
【０１５４】
本発明の表示装置は、２つの画素部を有することを特徴とする。また、２つの画素部において、コントローラ回路と電源回路を共有することを特徴とする。以下には、画素部の構成例であって、代表的な４つの構成について、図面を参照して説明する。
【０１５５】
まず、１つの画素５４内に発光素子５７と２つのトランジスタを含むアクティブマトリクス型の構成（２つのＴＦＴを含む画素）について説明する（図１３参照）。
【０１５６】
画素部５３は、複数のソース線Ｓ１〜Ｓｘ（ｘは自然数）と、複数のゲート線Ｇ１〜Ｇｙ（ｙは自然数）と、複数の電源線Ｖ１〜Ｖｘと、複数の電源線Ｖａ１〜Ｖａｙと、複数の画素５４を有する。画素部５３の周囲には、コントローラ回路２６、電源回路２７、ソースドライバ５１、ゲートドライバ５２が設けられる。
【０１５７】
コントローラ回路２６は、ソースドライバ５１やゲートドライバ５２に各種の信号を供給する。電源回路２７は、複数の電源線Ｖ１〜Ｖｘと複数の電源線Ｖａ１〜Ｖａｙを介して、画素部５３に電源電位を供給する。ソースドライバ５１は、複数のソース線Ｓ１〜Ｓｘを介して、各画素５４にビデオ信号を供給する。ゲートドライバ５２は、複数のゲート線Ｇ１〜Ｇｙを介して、各画素５４にゲート選択信号を供給する。
【０１５８】
画素５４は、画素５４に対するビデオ信号の入力を制御するスイッチング用トランジスタ５５（第１のトランジスタとよぶことがある）、発光素子５７の両電極間に流れる電流値を制御する駆動用トランジスタ５６（第２のトランジスタとよぶことがある）、駆動用トランジスタ５６のゲート・ソース間電圧を保持する容量素子５８、発光素子５７を有する。なお、容量素子５８は、駆動用トランジスタ５６のゲート・ソース間電圧を保持するために設けられており、駆動用トランジスタ５６のゲート容量や寄生容量により保持することができる場合、容量素子５８は設けなくてもよい。
【０１５９】
次に、１つの画素５４内に発光素子５７と３つのトランジスタを含むアクティブマトリクス型の構成（３つのＴＦＴを含む画素）について説明する（図１４参照）。
【０１６０】
この構成は、上記の構成（図１３参照）における容量素子５８を削除し、複数のゲート線Ｒ１〜Ｒｙと、ゲートドライバ５９と、消去用トランジスタ６０を追加した構成である。コントローラ回路２６は、ゲートドライバ５９に接続する。また、ゲートドライバ５９は、複数のゲート線Ｒ１〜Ｒｙを介して、画素部５３にゲート選択信号を供給する。
【０１６１】
消去用トランジスタ６０（第３のトランジスタとよぶことがある）は、駆動用トランジスタ５６のオン状態とオフ状態を制御するトランジスタである。発光素子５７の発光は、駆動用トランジスタ５６のオン状態とオフ状態に依存することから、消去用トランジスタ６０の配置により、強制的に発光素子５７に電流が流れない状態を作ることができる。そのため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時または直後に点灯期間を開始することができる。従って、デューティ比が向上し、動画の表示を良好に行うことができる。なお、この構成では駆動用トランジスタ５６のゲート・ソース間電圧を保持する容量として、駆動用トランジスタ５６のゲート容量を用いているため、容量素子を明示していない。しかしながら、必要があれば、容量素子を明示的に設けてもよい。
【０１６２】
続いて、１つの画素５４内に発光素子５７と４つのトランジスタを含むアクティブマトリクス型の構成（４つのＴＦＴを含む画素）について説明する（図１５参照）。
【０１６３】
この構成は、上記の構成（図１４参照）における駆動用トランジスタ５６を削除し、複数の電源線Ｐ１〜Ｐｘと、駆動用トランジスタ６１と、電流制御用トランジスタ６２を追加した構成である。電源回路２７は、複数の電源線Ｐ１〜Ｐｘを介して、画素部５３に電源電位を供給する。
【０１６４】
駆動用トランジスタ６１は、そのゲート電極を一定の電位に保持した電源線Ｐｍ（１≦ｍ≦ｘ、ｍは自然数）に接続させることにより、当該ゲート電極の電位を固定にして、飽和領域で動作させる。また、駆動用トランジスタ６１と直列に接続し、線形領域で動作する電流制御用トランジスタ６２のゲート電極には、スイッチング用トランジスタ５５を介して、画素の点灯または非点灯の情報を伝えるビデオ信号が入力される。線形領域で動作する電流制御用トランジスタ６２のソースドレイン間電圧の値は小さいため、電流制御用トランジスタ６２のゲート・ソース間電圧のわずかな変動は、発光素子５７に流れる電流値には影響をおよぼさない。従って、発光素子５７に流れる電流値は、飽和領域で動作する駆動用トランジスタ６１により決定される。なお、この構成では駆動用トランジスタ５６のゲート・ソース間電圧を保持する容量として、駆動用トランジスタ５６のゲート容量を用いているため、容量素子を明示していない。しかしながら、必要があれば、容量素子を明示的に設けてもよい。
【０１６５】
なお、スイッチング用トランジスタ５５、駆動用トランジスタ５６、消去用トランジスタ６０、駆動用トランジスタ６１及び電流制御用トランジスタ６２の導電型は特に制約されない。Ｎチャネル型、Ｐチャネル型のどちらの導電型でもよい。
【０１６６】
次に、１つの画素５４内に発光素子５７を含むパッシブマトリクス型の構成について説明する（図１６参照）。
【０１６７】
画素部５３は、複数のソース線Ｓ１〜Ｓｘ（ｘは自然数）と、複数のゲート線Ｇ１〜Ｇｙ（ｙは自然数）と複数の画素５４を有する。複数の画素５４の各々は、発光素子５７を有する。発光素子５７が含む一対の導電層のうち、一方はソース線Ｓｍ（１≦ｍ≦ｘ）を構成する導電層であり、他方はゲート線Ｇｎ（１≦ｎ≦ｙ）を構成する導電層である。
【０１６８】
画素部５３の周囲には、コントローラ回路２６、電源回路２７、ソースドライバ５１、ゲートドライバ５２が設けられている。ソースドライバ５１は、複数の定電流源６３と複数のスイッチ６４を有する。ゲートドライバ５２は、複数のスイッチ６５を有する。発光素子５７の一方の電極は、スイッチ６４を介して定電流源６３に接続する。また、発光素子５７の他方の電極は、スイッチ６５を介して電源回路２７に接続する。
【０１６９】
なお、上記のいずれの構成においても、画素部５３は複数の画素５４を有しており、カラー表示を行う場合、複数の画素５４の各々は、赤に対応する画素、緑に対応する画素及び青に対応する画素のいずれかに相当する。画素の配置は、赤の画素、緑の画素、青の画素をストライプ状に配置したストライプ状、同一色の画素を斜めに配置したモザイク状、赤の画素、緑の画素、青の画素を三角形に配置したデルタ状のいずれかにするとよい。ストライプ状は、線、図形、文字等の情報データの表示に適しており、モザイク状やデルタ状は画像等の画像データの表示に適している。そこで、例えば、２つの画素部のうち、一方を情報データの表示、他方を画像データの表示というふうに、２つの画素部で表示するデータを使い分ける場合、情報データを表示する画素部は複数の画素をストライプ状に配置し、画像データを表示する画素部は複数の画素をモザイク状又はデルタ状に配置するとよい。
【０１７０】
また、カラー表示を行う際には、通常、赤の画素、青の画素、緑の画素の３つを１組としたものをマトリクス状に設けるが、本発明はこの構成に制約されない。赤の画素、青の画素、緑の画素、白の画素の４つを１組としたものをマトリクス状に設けてもよい。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態１０）
【０１７１】
本発明の表示装置は、２つの画素部を有し、表裏の各々に表示面を有することを特徴とする。第１の画素部と第２の画素部の各々に供給するビデオ信号に制約はなく、アナログのビデオ信号、デジタルのビデオ信号のどちらを供給してもよい。このビデオ信号の供給の組み合わせには４通りあり、１つ目は第１の画素部と第２の画素部に共にアナログのビデオ信号を供給する場合、２つ目は第１の画素部にアナログのビデオ信号を供給し、第２の画素部にデジタルのビデオ信号を供給する場合、３つ目は第１の画素部にデジタルのビデオ信号を供給し、第２の画素部にアナログのビデオ信号を供給する場合、４つ目は第１の画素部と第２の画素部に共にデジタルのビデオ信号を供給する場合である。
【０１７２】
上記の組み合わせのうち、例えば、動画や高精細な表示を主に行うメインの画素部にはデジタルのビデオ信号を供給してデジタル表示にし、文字情報や図形情報等の静止画の表示を主に行うサブの画素部にはアナログのビデオ信号を供給してアナログ表示にするとよい。アナログ表示を行う画素部は、信号の書き込み回数が少ないため、ソースドライバの消費電力を抑制することができる。また、書き込みの回数が少ないことから、ソースドライバの周波数に余裕をもたせて、ビデオ信号の書き込みを正確に行うことができる。
【０１７３】
また、ビデオ信号は、そのビデオ信号が電圧を用いているのか、電流を用いているのかで異なる。つまり、発光素子の発光時において、画素に入力されるビデオ信号は、定電圧のものと、定電流のものがある。ビデオ信号が定電圧のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。またビデオ信号が定電流のものには、発光素子に印加される電圧が一定のものと、発光素子に流れる電流が一定のものとがある。この発光素子に印加される電圧が一定のものは定電圧駆動と呼ばれ、発光素子に流れる電流が一定のものは定電流駆動と呼ばれる。定電流駆動は、発光素子の抵抗変化によらず、一定の電流が流れる。
【０１７４】
各画素部に供給するビデオ信号は、電圧のビデオ信号、電流のビデオ信号のどちらを用いてもよく、この組み合わせは４通りある。１つ目は第１の画素部と第２の画素部に共に電圧のビデオ信号を供給する場合、２つ目は第１の画素部に電圧のビデオ信号を供給し、第２の画素部に電流のビデオ信号を供給する場合、３つ目は第１の画素部に電流のビデオ信号を供給し、第２の画素部に電圧のビデオ信号を供給する場合、４つ目は第１の画素部と第２の画素部に共に電流のビデオ信号を供給する場合である。
【０１７５】
また、各画素部は、定電圧駆動、定電流駆動のどちらを用いてもよく、この組み合わせは４通りある。１つ目は第１の画素部と第２の画素部は共に定電圧駆動を行う場合、２つ目は第１の画素部は定電圧駆動を行い、第２の画素部は定電流駆動を行う場合、３つ目は第１の画素部は定電流駆動を行い、第２の画素部は定電圧駆動を行う場合、４つ目は第１の画素部と第２の画素部は共に定電流駆動を行う場合である。
【０１７６】
また、第１の画素部と第２の画素部の各々は、複数の画素を有しているが、各画素部が含む画素数は同じである必要はなく、各画素部で画素数を変えてもよい。また、各画素部が含む画素ピッチは同じである必要はなく、各画素部で画素ピッチを変えてもよい。また、各画素部の表示面積は同じである必要はなく、各画素部で表示面積を変えてもよい。また、各画素部が表示する映像の階調数は同じである必要はなく、各画素部で表示する階調数を変えてもよい。
【０１７７】
また、本発明の表示装置は、発光素子を有するが、発光素子が含む電界発光層に用いる材料、カラーフィルタの有無、色変換層の有無に従い、画素部は、カラー表示又はモノクロ表示を行う。
【０１７８】
まず、発光素子から発せられる光が、赤色、緑色又は青色の場合、画素部はカラー表示を行う。発光素子から発せられる光が白色であり、カラーフィルタが設けられている場合、画素部はカラー表示を行う。発光素子から発せられる光が白色であり、カラーフィルタが設けられていない場合、画素部はモノクロ表示を行う。発光素子から発せられる光が青色であり、色変換層が設けられている場合、画素部はカラー表示を行う。発光素子から発せられる光が青色であり、色変換層が設けられていない場合、画素部はモノクロ表示を行う。発光素子が赤色、緑色等のある１つの色の光を発する場合、画素部はモノクロ表示を行う。
【０１７９】
発光素子から発せられる光が、赤色、緑色又は青色の場合、光学フィルムを用いる必要がないため、光の利用効率の向上を実現する。また、発光素子から発せられる光が白色又は青色の場合、電界発光層を塗り分ける必要がないため、歩留まりの向上を実現する。また、カラーフィルタ又は色変換層を設ける場合、色純度やコントラストの向上を実現する。
【０１８０】
発光素子は、電界発光層が複数の層からなる積層型、電界発光層が一つの層からなる単層型、電界発光層が複数の層からなるがその境界が明確ではない混合型のいずれでもよい。また、発光素子の積層構造には、下から陽極に相当する第１の導電層、当該第１の導電層上に電界発光層、当該電界発光層上に陰極に相当する第２の導電層を積層する順積み構造、下から陰極に相当する第１の導電層、当該第１の導電層上に電界発光層、当該電界発光層上に陽極に相当する第２の導電層を積層する逆積み構造があるが、発光素子を駆動するトランジスタの導電型や、発光素子に流れる電流の向きに従って、適切な構造を選択するとよい。電界発光層は有機材料（低分子、高分子、中分子）、無機材料、シングレット材料、トリプレット材料、又は上記の４つの材料から選択された一つ又は複数を組み合わせた材料のいずれを用いてもよい。発光素子から発せられる光は、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれ、一方又は両方を用いる。発光素子は、広視野角、バックライトを必要としないことによる薄型化、軽量化を実現し、また応答速度が速いために動画の表示に適する。上記のような利点を有する発光素子を用いることにより、高機能化と高付加価値化を実現した表示装置を提供することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態１１）
【０１８１】
本発明の表示装置を用いた電子機器について、図面を参照して説明する。電子機器は、筐体８００、筐体８０５、筐体８０６、パネル８０１、操作ボタン８０２、プリント基板８０３、プリント基板８０７、バッテリー８０４、接続フィルム８０８、接続フィルム８０９を含む（図１７参照）。パネル８０１は、表裏に画素部を有しており、各画素部は、接続フィルム８０８又は接続フィルム８０９を介してプリント基板８０７に接続する。プリント基板８０７には複数のＩＣチップが実装されており、それらのＩＣチップは、コントローラ、中央処理回路、メモリ、電源回路、画像処理回路、音声処理回路、送受信回路、時間検出回路、補正回路、温度検出回路、照度検出回路等から選択された１つ又は複数に相当する。パネル８０１、操作ボタン８０２、プリント基板８０３、８０７、バッテリー８０４、接続フィルム８０８、８０９は、筐体８００、８０５、８０６の内部に収納され、パネル８０１が含む各画素部は、筐体８００、８０６に設けられた開口窓から視認できるように配置されている。
【０１８２】
なお、筐体８００、８０５、８０６は、携帯電話装置の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。従って、以下に、電子機器の態様の一例について、図１８、１９を参照して説明する。
【０１８３】
携帯電話装置は、パネル８０１、操作ボタン８０２、プリント基板８０３、８０７、バッテリー８０４、筐体８０６、表示面８１０、表示面８１１等を含む（図１８（Ａ）〜（Ｃ）参照）。開いた状態では表示面８１０を用いて（図１８（Ａ）参照）、折り畳んだ状態では表示面８１１を用いる（図１８（Ｃ）参照）。本発明は、表示面８１０、表示面８１１を含む表示装置に適用することができる。
【０１８４】
携帯情報端末は、表示面９１０１、表示面９１０２、ボタン９１０３及び回転軸９１０４等を含む（図１８（Ｄ）（Ｅ）参照）。携帯情報端末は、開いた状態では表示面９１０１を用いて、折り畳んだ状態では表示面９１０２を用いる。また、開いた状態と折り畳んだ状態の両方において、回転軸９１０４を用いて、筐体を回転させることで、表示面９１０１、表示面９１０２を兼用することができる。本発明は、表示面９１０１、表示面９１０２を含む表示装置に適用することができる。
【０１８５】
デジタルビデオカメラは、表示面９３０１、表示面９３０２、表示面９３０３等を含む（図１８（Ｆ）（Ｇ）参照）。本発明は、表示面９３０１、表示面９３０３を含む表示装置に適用することができる。
【０１８６】
デジタルカメラは、表示面９５０１、表示面９５０２及びレンズ９５０３等を含む（図１９参照）。本発明は、表示面９５０１、９５０２を含む表示装置に適用することができる。デジタルカメラは、閉じた状態では表示面９５０１を用いて（図１９（Ｂ）参照）、開いた状態では表示面９５０１、９５０２の一方又は両方を用いる（図１９（Ｃ）参照）。開いた状態で、表示面９５０１、９５０２において同じ画像を表示すれば、撮影する人と撮影されている人の双方が、撮影画像の確認を同時に行うことができる（図１９（Ｃ）参照）。また、表示面９５０１では水平反転表示を行って、表示面９５０２では通常表示を行ってもよい（図１９（Ｄ）参照）。このように、表示面９５０１で水平反転表示を行うということは、撮影される人が鏡像画像を確認するということを意味する。つまり、撮影される人は普段鏡を用いて確認する自分の鏡像を確認することができるため、安心感を覚えることができ、さらに、鏡像画像を用いることで、その身だしなみを簡単に整えることができる。
【０１８７】
本発明の表示装置が適用される電子機器は、上記に制約されず、一例として、テレビジョン装置（テレビ装置、テレビ受像装置、テレビ受像機、テレビジョンともよぶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機、携帯電話ともよぶ）、携帯情報端末（ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等）、携帯型ゲーム機、モニター、ノート型パソコン、タブレットＰＣ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。本発明の表示装置は、発光素子を含む画素部が設けられた素子基板を複数枚用いており、複数枚の素子基板のうち、一つの素子基板は、別の一つの素子基板の封止基板を兼ねることを特徴とする。複数枚の素子基板の各々に対応した封止基板を設けるのではなく、一つの素子基板は、別の一つの素子基板の封止基板を兼ねているため、小型化、薄型化、軽量化を実現する。また本発明の表示装置は、発光素子が設けられた素子基板を少なくとも２枚有しており、発光素子が設けられた素子基板は対向するように配置されるため、画素部を用いた表示面は表裏に設けられることを特徴とする。上記特徴により、高付加価値化を実現することができる。また本発明の表示装置は、２つの画素部を有しており、２つの画素部でコントローラ回路と電源回路を共有することを特徴とする。上記特徴により、小型化、軽量化、低価格化を実現することができる。また、電子機器のうち、携帯電話装置、携帯情報端末、デジタルビデオカメラ及びデジタルカメラ等の携帯型の電子機器は、持ち運ぶために筐体が小型であり、筐体の内部の容積に制約がある。したがって、本発明の表示装置がもたらす小型化、薄型化という効果は有用な効果である。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
【０１８８】
また、上記とは異なる携帯電話装置は、パネル８０１０、操作ボタン８０２０、プリント基板８０３０、８０７０、バッテリー８０４０、筐体８０６０、表示面８１００、表示面８１１０等を含む（図３１（Ａ）〜（Ｃ）参照）。表示面８１００と表示面８１１０の面積は互いに異なる。本発明は、表示面８１００と表示面８１１０を含む表示装置に適用することができる。
【０１８９】
また、上記とは異なる携帯情報端末は、表示面８１０１、表示面８１０２、ボタン８１０３及び回転軸８１０４等を含む（図３１（Ｄ）（Ｅ）参照）。表示面８１０１と表示面８１０２の面積は互いに異なる。本発明は、表示面８１０１と表示面８１０２を含む表示装置に適用することができる。
【０１９０】
また、上記とは異なるデジタルビデオカメラは、表示面８３０１、表示面８３０２、表示面８３０３等を含む（図３１（Ｆ）（Ｇ）参照）。表示面８３０１と表示面８３０３の面積は互いに異なる。本発明は、表示面８３０１と表示面８３０３を含む表示装置に適用することができる。
【図面の簡単な説明】
【０１９１】
【図１】本発明の表示装置を示す図。
【図２】本発明の表示装置を示す図。
【図３】本発明の表示装置を示す図。
【図４】本発明の表示装置を示す図。
【図５】本発明の表示装置を示す図。
【図６】本発明の表示装置を示す図。
【図７】本発明の表示装置を示す図。
【図８】本発明の表示装置を示す図。
【図９】本発明の表示装置を示す図。
【図１０】本発明の表示装置を示す図。
【図１１】本発明の表示装置を示す図。
【図１２】本発明の表示装置を示す図。
【図１３】アクティブマトリクス型の画素部の回路図を示す図。
【図１４】アクティブマトリクス型の画素部の回路図を示す図。
【図１５】アクティブマトリクス型の画素部の回路図を示す図。
【図１６】パッシブマトリクス型の画素部の回路図を示す図。
【図１７】本発明の表示装置を用いた電子機器を示す図。
【図１８】本発明の表示装置を用いた電子機器を示す図。
【図１９】本発明の表示装置を用いた電子機器を示す図。
【図２０】本発明の表示装置を示す図。
【図２１】本発明の表示装置を示す図。
【図２２】本発明の表示装置を示す図。
【図２３】本発明の表示装置を示す図。
【図２４】本発明の表示装置を示す図。
【図２５】本発明の表示装置を示す図。
【図２６】本発明の表示装置を示す図。
【図２７】本発明の表示装置を示す図。
【図２８】本発明の表示装置を示す図。
【図２９】本発明の表示装置を示す図。
【図３０】本発明の表示装置を示す図。
【図３１】本発明の表示装置を用いた電子機器を示す図。
【図１】
2006179471.tif 000003
【図２】
2006179471.tif 000004
【図３】
2006179471.tif 000005
【図４】
2006179471.tif 000006
【図５】
2006179471.tif 000007
【図６】
2006179471.tif 000008
【図７】
2006179471.tif 000009
【図８】
2006179471.tif 000010
【図９】
2006179471.tif 000011
【図１０】
2006179471.tif 000012
【図１１】
2006179471.tif 000013
【図１２】
2006179471.tif 000014
【図１３】
2006179471.tif 000015
【図１４】
2006179471.tif 000016
【図１５】
2006179471.tif 000017
【図１６】
2006179471.tif 000018
【図１７】
2006179471.tif 000019
【図１８】
2006179471.tif 000020
【図１９】
2006179471.tif 000021
【図２０】
2006179471.tif 000022
【図２１】
2006179471.tif 000023
【図２２】
2006179471.tif 000024
【図２３】
2006179471.tif 000025
【図２４】
2006179471.tif 000026
【図２５】
2006179471.tif 000027
【図２６】
2006179471.tif 000028
【図２７】
2006179471.tif 000029
【図２８】
2006179471.tif 000030
【図２９】
2006179471.tif 000031
【図３０】
2006179471.tif 000032
【図３１】
2006179471.tif 000033