(57)【要約】【課題】受信機におけるＤＣオフセットをキャンセルするだけでなく、差動信号のＤＣレベルを絶対値に固定すると共に、複数の差動信号のＤＣレベルも共通のものに設定可能とすることである。【解決手段】差動入力を受信し、この入力信号を調整して差動出力を送出すると共に、この差動出力の各成分の中点に対応する出力コモンモード電圧を出力し、出力コモンモード電圧をあらかじめ決められた設定コモンモード電圧に固定することにより、各成分のＤＣ電圧を固定ＤＣ電圧にする。  また、出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように補正機能付きバッファ回路４１を制御するオフセットキャンセル回路とを具備する。【選択図】図２
2006287819.tif 000002
【特許請求の範囲】
【請求項１】
差動出力と、この差動出力の各成分の中点電圧である出力コモンモード電圧とを出力し、前記出力コモンモード電圧をあらかじめ決められた設定コモンモード電圧に固定することにより、前記各成分のＤＣ電圧を固定ＤＣ電圧にする出力回路と、
前記出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように前記出力回路を制御するオフセットキャンセル回路とを具備することを特徴とするオフセット調整回路。
【請求項２】
前記出力回路は、差動入力を入力する第１の差動回路と、
ＤＣ電圧信号及び前記オフセットキャンセル回路の出力信号が入力する第２の差動回路と、
該第１の差動回路と該第２の差動回路の差動出力の各端子に接続され、その中央部より前記出力コモンモード電圧が取り出される抵抗と、
前記設定コモンモード電圧及び前記出力コモンモード電圧が入力され、前記出力コモンモード電圧を前記設定コモンモード電圧にあわせる第３の差動回路からなるコモンモードフィードバック回路からなることを特徴とする請求項１記載のオフセット調整回路。
【請求項３】
差動入力を受信し、Ｉ成分を抽出する第１のミキサと、
該ミキサに接続され差動出力をＡＤ変換器に送信するとともにこの差動出力の各成分の中点電圧に対応する出力コモンモード電圧を出力し、前記出力コモンモード電圧をあらかじめ決められた第１の設定コモンモード電圧に固定することにより、前記各成分のＤＣ電圧を固定ＤＣ電圧にする第１の出力回路と、
該出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように前記第１の出力回路を制御する第１のオフセットキャンセル回路と、
差動入力を受信し、Ｑ成分を抽出する第２のミキサと、
該ミキサに接続され差動出力をＡＤ変換器に送信するとともにこの差動出力の各成分の中点電圧に対応する出力コモンモード電圧を出力し、前記出力コモンモード電圧をあらかじめ決められた第２の設定コモンモード電圧に固定することにより、前記各成分のＤＣ電圧を固定ＤＣ電圧にする第２の出力回路と、
該出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように前記第２の出力回路を制御する第２のオフセットキャンセル回路と、
前記第１の設定コモンモード電圧及び第２の設定コモンモード電圧は同一の値に設定されているオフセット調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信機のＤＣオフセット調整回路に関する。
【背景技術】
【０００２】
従来のデータ無線受信回路は図３に示すようにＲＦまたはＩＦの受信信号を受信部１で受信しI成分をミキサ２で抽出し、ローパスフィルタ３、バッファ４を介して差動信号Ｖｏｕｔｎ、Ｖｏｕｔｐを、ＡＤ変換器に送信すると共に、オフセットキャンセル回路２１ａに入力する。オフセットキャンセル回路２１ａではＶｏｕｔｎ、Ｖｏｕｔｐが比較器５、ＩＳＡＲ（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ  Ｒｅｇｉｓｔｅｒ  逐次比較レジスタ）６、ＩＤＡＣ７を介してそのＭＳＢはローパスフィルタ３をＬＳＢはバッファ４を制御する。
【０００３】
差動信号Ｖｏｕｔｎ、Ｖｏｕｔｐとの差がＤＣオフセットとして表れるので、オフセットキャンセル回路２１ａを用いて、この差分をゼロにすることにより、ＤＣオフセットをキャンセルしていた。すなわち差動信号において一方の信号の電圧を他方の信号の電圧に一致するようにバッファ４のバイアス電流をコントロールしていた（特許文献１）。
【０００４】
そして、Ｑ成分についても、ミキサ１２、ローパスフィルタ１3、バッファ１４、比較器１５、ＱＳＡＲ１６、ＱＤＡＣ１７によって同様に制御される。なお１８はローカル発振器である。
【特許文献１】特開２０００−２９５３０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の方式は、差動信号の一方を他方に合わせる方式であるため、差動信号のＤＣレベルを一致させＤＣオフセットをキャンセルすることはできるが、差動信号の各成分のＤＣレベルを所望値にあわせることはできない。更に差動信号が複数ある場合、例えばクアドラチャ方式の構成の場合は、I信号のＤＣレベルとＱ信号のＤＣレベルを同一の所望値に合わせることができない。このためＤＣレベルを後段のＡＤ変換器の変換範囲の中心に合わせることが望ましいにも関らず、ＤＣレベルが変動してしまい、正確なＡＤ変換ができないという問題があった。
【０００６】
本発明の目的はＤＣオフセットをキャンセルするだけでなく、差動信号の各成分のＤＣレベルを所望値に固定することである。
【課題を解決するための手段】
【０００７】
上記課題を解決する手段として、本発明のオフセット調整回路は、差動出力と、この差動出力の各成分の中点電圧である出力コモンモード電圧とを出力し、前記出力コモンモード電圧をあらかじめ決められた設定コモンモード電圧に固定することにより、前記各成分のＤＣ電圧を固定ＤＣ電圧にする出力回路と、前記出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように前記出力回路を制御するオフセットキャンセル回路とを具備する。
【０００８】
これによりＤＣオフセットをキャンセルするだけでなく、差動出力の各成分のＤＣレベルを所望値に合わせることができる。
さらに、出力回路は、差動入力を入力する第１の差動回路と、ＤＣ電圧信号及びオフセットキャンセル回路の出力信号が入力する第２の差動回路と、第１の差動回路と第２の差動回路の差動出力の各端子に接続され、その中央部より出力コモンモード電圧が取り出される抵抗と、設定コモンモード電圧及び出力コモンモード電圧が入力される出力コモンモード電圧を設定コモンモード電圧にあわせる第３の差動回路からなるコモンモードフィードバック回路を具備する。
【０００９】
本発明の他のオフセット調整回路は、差動入力を受信し、Ｉ成分を抽出する第１のミキサと、該ミキサに接続され差動出力をＡＤ変換器に送信するとともにこの差動出力の各成分の中点電圧に対応する出力コモンモード電圧を出力し、前記出力コモンモード電圧をあらかじめ決められた第１の設定コモンモード電圧に固定することにより、前記各成分のＤＣ電圧を固定ＤＣ電圧にする第１の出力回路と、該出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように前記第１の出力回路を制御する第１のオフセットキャンセル回路と、差動入力を受信し、Ｑ成分を抽出する第２のミキサと、該ミキサに接続され差動出力をＡＤ変換器に送信するとともにこの差動出力の各成分の中点電圧に対応する出力コモンモード電圧を出力し、前記出力コモンモード電圧をあらかじめ決められた第２の設定コモンモード電圧に固定することにより、前記各成分のＤＣ電圧を固定ＤＣ電圧にする第２の出力回路と、該出力コモンモード電圧と、差動出力の一方を入力し、両者の差信号をキャンセルするように前記第２のＡＤＤＥＲ回路を制御する第２のオフセットキャンセル回路とを有し、前記第１の設定コモンモード電圧及び第２の設定コモンモード電圧は同一の値に設定されている。
【００１０】
これによりクアドラチャ方式においてＩ成分及びＱ成分の差動信号の各成分のＤＣレベルを１つの固定値に合わせることができる。
本発明のオフセット調整回路は、入力される差動入力が複数ある場合でも、設定コモンモード電圧を共通にすることにより、複数の差動信号の各成分のＤＣレベルを共通に合わせる。
【発明の効果】
【００１１】
本発明によれば、差動信号のＤＣオフセットをキャンセルするだけでなく、差動信号の各成分のＤＣレベルを固定値に合わせることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら、本発明の実施の形態について詳細に説明する。
図１は本発明の実施形態の受信装置を示す。入力ＲＦまたはＩＦ信号は受信部１を介して入力されておりこの出力はＩ分岐及びクアドラチャＱ分岐に出力されている。Ｉベースバンド分岐を介した信号処理とＱベースバンド分岐を介した信号処理は同じであるので、以下の説明はＩ分岐についてのみ行う。
【００１３】
Ｉ分岐において、受信信号はミキサ２の第１の入力ポートに入力される。このミキサ２の第２の入力ポートには局部発振器１８の出力が入力されている。ミキサ２の出力で生成されるダウン変換（ベースバンド）信号はローパスフィルタ３で濾波され、補正機能付きバッファ回路(出力回路)４１を介してＡＤ変換器へ出力される。ＤＣオフセットキャンセルは、電源投入時またはイニシャライズ時の受信が行われていないときに、受信部１にＤＣ入力が与えられて行われる。
【００１４】
一方の差動出力Ｖｏｕｔｎと、差動出力ＶｏｕｔｐとＶｏｕｔｎとの中点電圧である出力コモンモード電圧Ｖｃｍがオフセットキャンセル回路２１ｂに入力されている。オフセットキャンセル回路２１ｂにおいて、比較器２５、ＩＳＡＲ２６（逐次比較レジスタ）、ＩＤＡＣ２７を介してオフセット調整信号Ｖａを生成し、補正機能付きバッファ回路４１に加えることにより差動出力Ｖｏｕｔｎと出力コモンモード電圧Ｖｃｍとの信号の差分が０になるように制御される。差動信号の各成分に含まれるＤＣ出力は、補正機能付きバッファ回路４１及びオフセットキャンセル回路２１ｂによってＤＣオフセットがキャンセルされるだけでなく、差動信号の各成分のＤＣレベルも所望の固定値にそろえることができる。差動信号の各成分とは、Ｖｏｕｔｐ、Ｖｏｕｔｎに対応する。ＤＣレベルは、オフセットキャンセルした後も従来から存在するＤＣ信号の大きさである。本発明は補正機能付きバッファ回路４１を用いて、このＤＣレベルを固定ＤＣ値に設定するものである。
【００１５】
図２を参照して本発明をより詳細に説明する。図２は図１において補正機能付きバッファ回路４１とオフセットキャンセル回路２１ｂとを取り出して示したものである。
補正機能付きバッファ回路４１はバッファ部４２、オフセットキャンセル部４３、及びコモンモードフィードバック回路４４とから構成されている。
【００１６】
バッファ部４２は、差動入力Ｖｉｎ＋、Ｖｉｎ−がそれぞれのゲートに入力される第１及び第２のトランジスタ５１、５２と、第１及び第２のトランジスタ５１、５２のソースにそれぞれ接続された抵抗５３、５４とさらに抵抗５３、５４に共通接続された第１の電流源５５を有し、第１及び第２のトランジスタ５１、５２のドレインにはそれぞれトランジスタ５７、６７が接続されて構成されている。そして、第１及び第２のトランジスタ５１、５２のドレインからそれぞれ差動出力Ｖｏｕｔｎ、Ｖｏｕｔｐが出力される。
【００１７】
オフセットキャンセル部４３は,オフセット調整信号Ｖａ及び固定電圧Ｖｓがそれぞれのゲートに入力される第３及び第４のトランジスタ６１、６２と、第３及び第４のトランジスタ６１、６２のソースにそれぞれ一端が接続された第３及び第４の抵抗６３、６４と、第３及び第４の抵抗６３、６４の他端に接続されるとともに接地されている定電流源６５とを備えている。第３及び第４のトランジスタ６１、６２のドレインには前述したトランジスタ５７、６７のソースがそれぞれ接続されている。また、第１のトランジスタ５１のドレインとトランジスタ５７のソースとの接続点と、第４のトランジスタ６２のドレインとトランジスタ６７のソースとの接続点間には第１及び第２の抵抗７１、７２が接続される。第１及び第２の抵抗７１、７２の抵抗値は同じ値とする。そして第１及び第２の抵抗７１、７２との接続部、すなわち差動出力Ｖｏｕｔｐ、Ｖｏｕｔｎとの中点からは出力コモンモード電圧Ｖｃｍが出力される。
【００１８】
次に、コモンモードフィードバック回路４４について説明する。第５及び第６のトランジスタ８１、８２のソースは第７及び第８のトランジスタ８３、８４を介して接地されると共に、それぞれのドレインはトランジスタ８７、８８を介して電源に接続される。そしてトランジスタ８７、８８はダイオード接続されると共に、トランジスタ８７のゲートはトランジスタ５７及び６７のゲートに接続される。第６のトランジスタ８２のゲートは、第１及び第２の抵抗７１，７２の接続部に接続され、出力コモンモード電圧Ｖｃｍが入力される。第５のトランジスタ８１のゲートには、出力コモンモード電圧Ｖｃｍを所望の固定値に設定するための設定コモンモード電圧Ｖｃｍｓが入力される。
【００１９】
出力コモンモード電圧Ｖｃｍと差動電圧Ｖｏｕｔｎはオフセットキャンセル回路２１ｂの比較器２５に入力される。そして比較器２５はＳＡＲ（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ  Ｒｅｇｉｓｔｅｒ  逐次比較レジスタ）２６を介して８ビットの出力信号を出しＤＡＣ２７を介してオフセット調整信号Ｖａがオフセットキャンセル部４３の第３のトランジスタ６１のゲートに入力する。
【００２０】
次に上記補正機能付きバッファ回路４１及びオフセットキャンセル回路２１ｂの動作を説明する。ＤＣオフセットキャンセルは上述したように、受信部１にＤＣ入力が与えられて行われる。オフセットキャンセル回路２１ｂと補正機能付きバッファ回路４１によって、出力コモンモード電圧Ｖｃｍと一方の差動出力Ｖｏｕｔｎの差が０になるように制御される。このことは、以下の式から明らかな通り、差動出力Ｖｏｕｔｎ、ＶｏｕｔｐのＤＣオフセットが０になるように制御されることを意味している。
【００２１】
Ｖｏｕｔｎ−（Ｖｏｕｔｎ＋Ｖｏｕｔｐ）／２＝（Ｖｏｕｔｎ−Ｖｏｕｔｐ）／２
オフセットキャンセル回路２１ｂからオフセット調整信号Ｖａが第３のトランジスタ６１のゲートに入力されており、一方第４のトランジスタ６２のゲートには固定電圧Ｖｓが入力されている。定常状態では第３及び第４のトランジスタ６１、６２を流れる電流は等しく、第３のトランジスタのゲートに加えられるオフセット調整信号Ｖａによって、差動出力Ｖｏｕｔｎ、ＶｏｕｔｐのＤＣオフセットが０になるように制御される。
【００２２】
トランジスタ８７、５７、６７のゲートは共通に接続されており、トランジスタ８７はダイオード接続されているので、これらのトランジスタ８７、５７、６７はカラントミラー動作により、同じ電流が流れる。
【００２３】
上述したように、オフセットキャンセル回路２１ｂと補正機能付きバッファ回路４１でＤＣオフセットが０となるように制御されている。ＤＣオフセット０の場合に差動出力Ｖｏｕｔｎ、Ｖｏｕｔｐの各成分の信号の和は、例えば片方の信号の電圧をＡとし、他方の信号の電圧もＡとすればＡ＋Ａ＝２Ａとなる。従って、出力コモンモード電圧Ｖｃｍは２Ａの半分の電圧Ａである。出力コモンモード電圧Ｖｃｍがコモンモードフィードバック回路４４の第６のトランジスタ８２のゲートに加えられ、第５のトランジスタ８１のゲート入力されている設定コモンモード電圧Ｖｃｍｓと同じになるように制御される。コモンモードフィードバック回路４４はオペアンプであるので２つの入力が同じになるように制御される。従って、オペアンプの一方の入力電圧Ａが設定コモンモード電圧Ｖｃｍｓに合わされることになる。このように一方の差動信号Ｖｏｕｔｎと出力コモンモード電圧Ｖｃｍとの差がなくなるようにすることによって、ＤＣオフセットがキャンセルされ、例えば電源電圧が３ボルトのとき、設定コモンモード電圧Ｖｃｍｓは１．５ボルトに設定され、ＤＣレベルは１．５Ｖのこの所望値が固定値として出力される。
【００２４】
このようにオフセットキャンセル回路２１ｂの出力であるオフセット調整信号Ｖａにより、差動出力Ｖｏｕｔｎ及びＶｏｕｔｐは互いに等しくなるように制御され、差動出力Ｖｏｕｔｎ及びＶｏｕｔｐの中点電圧である出力コモンモード電圧Ｖｃｍはコモンモードフィードバック回路４４の作用により設定コモンモード電圧Ｖｃｍｓと等しくなるように制御される。
【００２５】
したがって本発明においては差動出力のＤＣオフセットがキャンセルされるだけでなく、ＤＣレベルも固定電圧に等しくなるように制御されるのでＤＣレベルが所望値に固定的に制御される。
【００２６】
上記実施例においてはI成分について、そのＤＣオフセット制御ができるだけでなく、差動出力の各成分のＤＣレベルが所望値に固定電圧に設定することができたが、Ｑ成分においても同様に補正機能付きバッファ回路１４１を用いることによって、その差動出力のＤＣオフセットをキャンセルできるだけでなく、そのＤＣレベルを所望値に設定できる。
【００２７】
I成分とQ成分ではそのＤＣレベルを設定すべき所望値を同じにすれば両成分のＤＣレベルを同じ値に制御できる。さらに複数の差動出力の各信号成分を受信処理する場合においても、それらのＤＣレベルを所定の設定コモンモード電圧に共通に合わせることができる。
【００２８】
したがって後段のＡＤ変換を行う際に、差動信号のＤＣオフセットをキャンセルするだけでなくＤＣレベルの所望値まで固定値に合わせることができるのでより正確なＡＤ変換を行うことができる。
【００２９】
なお、上記実施の形態では、補正機能付きバッファ回路４１において、一方の差動出力Ｖｏｕｔｎがオフセットキャンセル回路２１ｂに入力されていたが、他方の差動出力Ｖｏｕｔｐを入力してもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施形態の受信装置を示す図である。
【図２】本発明の主要部を示す回路図である。
【図３】従来の受信装置を示す図である。
【符号の説明】
【００３１】
１  受信部
２，１２  ミキサ
３，１３  ローパスフィルタ
４，１４  バッファ
５，１５，２５，３５  比較器
６，１６，２６，３６  ＩＳＡＲ
７，１７，２７，３７  ＩＤＡＣ
Ｉ        Ｉ成分
Ｑ        Ｑ成分
２１ａ  従来のオフセットキャンセル回路
２１ｂ  本発明のオフセットキャンセル回路
４１，１４１  補正機能付きバッファ回路
４２  バッファ部
４３  オフセットキャンセル部
４４  コモンモードフィードバック回路
【図１】
2006287819.tif 000003
【図２】
2006287819.tif 000004
【図３】
2006287819.tif 000005