(57)【要約】      （修正有）【課題】演算量を少なくし、広帯域なリアルタイム・デジタル・スペクトラム装置の提供。【解決手段】広帯域な被測定信号を複数のバンドパスフィルタ１１０により周波数軸で分割し、各バンドパスフィルタ１１０を通過した信号をそれぞれに対応した個別のアナログデジタル変換器１２０でサンプリングしデジタル信号化する。アナログデジタル変換器１２０は必要に応じてアンダーサンプリングを行い、各アナログデジタル変換器１２０の出力が複数のデジタルダウンコンバータ１３０に接続され、さらに周波数軸上で分割され、また、デジタルダウンコンバータ１３０の出力は一旦メモリ１４０に格納されるが、直接ＦＦＴ（高速フーリエ変換）演算回路１５０に入力され、各ＦＦＴ演算回路１５０の出力スペクトラムが、周波数軸上で連結整理され表示装置やデータ収録装置に格納される。【選択図】        図１
2006292710.tif 000002
【特許請求の範囲】
【請求項１】
広帯域な被測定信号を複数のバンドパスフィルタにより周波数軸で分割し、各バンドパスフィルタを通過した信号をそれぞれに対応した個別のアナログデジタル変換器でサンプリングしデジタル信号化することと、バンドパスフィルタの出力信号がそのナイキスト周波数を越える場合は、アナログデジタル変換器が必要に応じてアンダーサンプリングを行うことと、各アナログデジタル変換器の出力が複数のデジタルダウンコンバータに接続され、さらに周波数軸上で分割されることと、デジタルダウンコンバータの出力は一旦メモリに格納されるか、直接ＦＦＴ（高速フーリエ変換）演算回路に入力され、各ＦＦＴ演算回路の出力スペクトラムが、周波数軸上で連結整理され表示装置やデータ収録装置に格納されることを特徴とする広帯域リアルタイム・デジタル・スペクトラム装置。
【請求項２】
複数のアナログデジタル変換器と複数のデジタルダウンコバータの接続が、切り替え可能なことを特徴とする請求項１記載の広帯域リアルタイム・デジタル・スペクトラム装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、広帯域リアルタイム・デジタル・スペクトラム装置に関する。
【背景技術】
【０００２】  従来、周波数に関し一定の帯域を測定する装置としては、スペクトラムアナラザがある。スペクトラムアナライザは、比較的広帯域を測定する掃引式およびヘテロダイン方式と特定の狭帯域を測定するＦＦＴ（高速フーリエ変換）方式がある。【０００３】  また、無線技術の進歩、社会の要請により、利用電波帯の広域（高周波）化、過密化、利用技術の多様化がある。この傾向は今後も深層拡大志向と考えられる。【０００４】  現在、ＦＦＴ方式（ＩＦサンプリング・デジタル直交検波方式のＦＦＴアナライザ）のスペクトラムアナライザには以下の製品があり（非特許文献１参照。）、次の特徴を有する。
１．ＲＦダウンコンバータは、高周波信号を帯域制限されたＩＦ周波数の信号（ＩＦ信号）に変換する。
２．ＩＦ信号は高速のＡ／Ｄ変換器でデジタル信号に変換される。
３．デジタル化されたＩＦ信号は、直交検波処理される場合もある。
これは、デジタルダウンコンバータと呼ばれる専用チップで実現される場合もあるし、ＤＳＰなどの高速演算器によりメモリ上の演算処理によって行われる場合もある。その信号は、実数部と虚数部の複素信号となる。
４．３で処理された信号をＦＦＴ演算によりスペクトラムに変換される。
５．３の処理をへずして、２のデジタル化されたＩＦ信号（実数信号である）を直接ＦＦＴ演算をほどこしスペクトラムを求めることもありうる。【０００５】  また、現在、ＦＦＴ方式（アナログ直交検波方式のＦＦＴアナライザ）のスペクトラムアナライザには以下の製品があり（非特許文献２参照。）、次の特徴を有する。
１．ＲＦダウンコンバータは、高周波信号を帯域制限されたＩＦ周波数の信号（ＩＦ信号）に変換する。
２．アナログ回路により直交検波を行う。
ＩＦ周波数と同じ周波数のＣＷ信号で位相が９０度ずれたものをミキシングし、それぞれの差の周波数成分を実数部と虚数部とした複素信号とする。
３．アナログの実数部と虚数部の信号にそれぞれＡ／Ｄ変換器に入力させデジタル化する。
４．デジタル化した複素信号に対してＦＦＴ演算を行いスペクトラムを求める。【０００６】  また、アナログ信号においては、複数個のフィルタにより構成されるフィルタバンクという手段が知られている（非特許文献３参照。）。【０００７】
【非特許文献１】日本テクトロニクス株式会社（東京都港区港南２−１５−２）、ＲＳＡシリーズ、平成１７年３月１０日現在、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｔｅｋｔｒｏｎｉｘ．ｃｏ．ｊｐ／Ｐｒｏｄｕｃｔｓ／Ｍｅａｓｕｒｅｍｅｎｔ＿Ｐｒｏｄ／ＳＡ／＞
【非特許文献２】横河電機株式会社（東京都武蔵野市中町２−９−３２）、ＶＮ７１００、平成１７年３月１０日現在、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｙｏｋｏｇａｗａ．ｃｏ．ｊｐ／ｔｍ／Ｂｕ／ＶＮ７１００／ｗｅｌｃｏｍｅ．ｈｔｍ＞
【非特許文献３】貴家仁志著「マルチレート信号処理」昭晃堂出版（東京都新宿区矢来町４８）、１９９５年１０月６日、ｐ．８９−１４８
【発明の開示】
【発明が解決しようとする課題】
【０００８】    しかしながら、上述した従来のＩＦサンプリング・デジタル直交検波方式で得られるスペクトラムの最大帯域幅は、原理的にＡ／Ｄのサンプリング周波数の１／２以上はとれない。実際にはＩＦ  ＢＰＦの過渡特性により、１／４から１／３程度が普通である。【０００９】  同じく、アナログ直交検波方式では、Ａ／Ｄ変換器を２個使うことによりサンプリング周波数が２倍であることと等価であり、扱える帯域幅は２倍になる。【００１０】  上述のいづれの方式にしても、扱える帯域幅は、
１）    扱い可能帯域幅  ≦  Ａ／Ｄ変換のサンプリング周波数／２
または、
２）    扱い可能帯域幅  ≦  Ａ／Ｄ変換のサンプリング周波数
である。【００１１】  また、より高速なＡ／Ｄ変換器をもちいれば扱い可能帯域幅を大きく取れるが、高速になるほどＡ／Ｄは高価になる。
また、その時々でＡ／Ｄの速度は入手可能なデバイスにより限界がある。【００１２】  また、ＦＦＴ等の離散フーリエ変換で得られるスペクトラムの帯域幅（スパン）はＡ／Ｄ変換機のサンプリング周波数で決まってしまう。
これ以上広い帯域の信号を扱おうとすると、ＩＦサンプリング・デジタル直交検波方式、アナログ直交検波方式のシステムを複数同時に動作させるしかない。
しかしその場合、ダウンコンバータの周波数の一致、位相の同期−信号の同時性の確保が困難である。【００１３】また、ＩＦサンプリング・デジタル直交検波方式、アナログ直交検波方式を複数同時に動作させるシステムは、ＲＦダウンコンバータ部のような高周波アナログ回路部分が高価である。【００１４】  また、サンプリング周波数が高速になると、データサイズが膨大になってしまう。ＨＤＤにリアルタイムで記録すれば、記憶コストは各段に下げられるが、記録のための記憶素子の応答時間や書き込み時間がネックになり、信号の連続的記録ができなくなってしまう。【００１５】  また、「リアルタイム・ＦＦＴ・帯域幅」といって、入力する信号のスペクトラムを切れ目無く連続的に取得するには、演算器の演算速度がこれを決定する。一般にＦＦＴの演算量は
演算量∝（ｌｏｇ２Ｎ）×Ｎ
という関係にある。ＮはＦＦＴのサイズである。（Ｂｒｉｎｇｈａｍ  高速フーリエ変換）サンプリング周波数が同じであれば、Ｎが大きいほど、周波数軸で多数のスペクトラムデータを得ることができる（周波数分解能が向上する）。しかしサンプリング周波数が高いときは、Ｎはある値以下でないと計算が間に合わない。
結局、リアルタイム・ＦＦＴ・帯域幅は演算器の速度に比例する。但しこれはＡ／Ｄ変換機のサンプリング周波数とは無関係である。（金と物量をかければいくらでも速くなる）【００１６】  帯域幅と演算量の関係について考察すると、広い帯域幅のＦＦＴを得ようとすればサンプリング周波数を上げなければならないことがわかる。周波数軸で同じ分解能を得ようとすると、単位時間あたりに多数のデータをサンプリングすることになる。
リアルタイム・ＦＦＴ・帯域幅  ∝  演算速度／演算量
ＦＦＴ演算量＝（（ｌｏｇ２Ｎ）×Ｎ）
である、これを、何段階かのサイズで比較したのが下の表である。【００１７】
【表１】
2006292710.tif 000003
【００１８】  表１のように、小さいサイズのほうが計算効率がよい。
また、ＦＦＴサイズは小さければ小さいほど計算効率が良い。
また、ＤＳＰや高速プロセッサは内部キャッシュのヒット率が演算速度に大きく寄与するので、上記の表の数値以上に、小さなＦＦＴサイズは有利である。【００１９】  本発明は、このような課題に鑑みてなされたものであり、
広帯域な被測定信号を複数のバンドパスフィルタにより周波数軸で分割し、各バンドパスフィルタを通過した信号をそれぞれに対応した個別のアナログデジタル変換器でサンプリングしデジタル信号化することと、バンドパスフィルタの出力信号がそのナイキスト周波数を越える場合は、アナログデジタル変換器が必要に応じてアンダーサンプリングを行うことと、各アナログデジタル変換器の出力が複数のデジタルダウンコンバータに接続され、さらに周波数軸上で分割されることと、デジタルダウンコンバータの出力は一旦メモリに格納されるか、直接ＦＦＴ（高速フーリエ変換）演算回路に入力され、各ＦＦＴ演算回路の出力スペクトラムが、周波数軸上で連結整理され表示装置やデータ収録装置に格納されることを特徴とする広帯域リアルタイム・デジタル・スペクトラム装置を提供することを目的とする。【００２０】  また、本発明は、複数のアナログデジタル変換器と複数のデジタルダウンコバータの接続が、切り替え可能なことを特徴とする広帯域リアルタイム・デジタル・スペクトラム装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】  本発明の広帯域リアルタイム・デジタル・スペクトラム装置は、広帯域な被測定信号を複数のバンドパスフィルタにより周波数軸で分割し、各バンドパスフィルタを通過した信号をそれぞれに対応した個別のアナログデジタル変換器でサンプリングしデジタル信号化し、また、バンドパスフィルタの出力信号がそのナイキスト周波数を越える場合は、アナログデジタル変換器が必要に応じてアンダーサンプリングを行うものである。【００２２】  本発明の広帯域リアルタイム・デジタル・スペクトラム装置によれば、広帯域な被測定信号を複数のバンドパスフィルタにより周波数軸で分割し、各バンドパスフィルタを通過した信号をそれぞれに対応した個別のアナログデジタル変換器でサンプリングしデジタル信号化し、また、バンドパスフィルタの出力信号がそのナイキスト周波数を越える場合は、アナログデジタル変換器が必要に応じてアンダーサンプリングを行うことにより、アナログデジタル変換器のナイキスト周波数に制限されず、局部発振器を掃引発振することなしに広帯域なスペクトラムを観測することができる。【００２３】  また、本発明の広帯域リアルタイム・デジタル・スペクトラム装置は、各アナログデジタル変換器の出力が複数のデジタルダウンコンバータに接続され、さらに周波数軸上で分割され、また、デジタルダウンコンバータの出力は一旦メモリに格納されるか、直接ＦＦＴ（高速フーリエ変換）演算回路に入力され、各ＦＦＴ演算回路の出力スペクトラムが、周波数軸上で連結整理され表示装置やデータ収録装置に格納されるものである。【００２４】  本発明の広帯域リアルタイム・デジタル・スペクトラム装置によれば、広帯域な被測定信号を複数のバンドパスフィルタにより周波数軸で分割し、各アナログデジタル変換器の出力が複数のデジタルダウンコンバータに接続され、さらに周波数軸上で分割され、また、デジタルダウンコンバータの出力は一旦メモリに格納されるか、直接ＦＦＴ（高速フーリエ変換）演算回路に入力され、各ＦＦＴ演算回路の出力スペクトラムが、周波数軸上で連結整理され表示装置やデータ収録装置に格納されることにより、アナログデジタル変換器により変換されたデジタル信号を連結整理し、広帯域なスペクトラムとして観測することができる。【００２５】  本発明の広帯域リアルタイム・デジタル・スペクトラム装置によれば、一部の狭帯域を観測する場合は、複数のアナログデジタル変換器と複数のデジタルダウンコバータの接続が、切り替え可能なものである。【００２６】  複数のアナログデジタル変換器と複数のデジタルダウンコバータの接続が、切り替え可能なものにすることにより、広帯域のみならず一部の狭帯域を観測することができる。
【発明の効果】
【００２７】  本発明は、以下に記載されるような効果を奏する。
請求項１記載の発明広帯域リアルタイム・デジタル・スペクトラム装置によれば、アナログデジタル変換器のサンプリング周波数に依存することなく、広帯域の信号を同時性を維持しながら、サンプリングすることができる。これは、アナログの中間周波数さえ広帯域にできれば、複数のアナログデジタル変換器を用いれば無制限に帯域幅をとれることができる。
また、周波数分割するにも、アナログのダウンコンバータ（ミキサと局部発信機とバンドパスフィルタの組み合わせ）を最小限にし（ここでコストがかかる）、デジタルダウンコンバータを活用することにより、アナログに比べれば総合コストは安価、無調整、チップ化、量産によるコストダウンなどができる。
また、取得した信号を周波数軸上で分割することにより、時系列で扱い易い比較的低いサンプリングレートの信号に分割でき、記憶や計算のハードウェアを簡単に構成できる（高速レートの信号系を時分割するのは大規模、超高速ロジック回路になってしまう）。また、取得した信号は、末端では複数のチャンネルの狭帯域で低速レートの信号に分割される。そのためリアルタイムに安価で大容量なＨＤＤ等への記録が可能となる。【００２８】  また、請求項２記載の発明の広帯域リアルタイム・デジタル・スペクトラム装置によれば、取得した信号が末端では複数のチャンネルの狭帯域で低速レートの信号に分割が、それらは同時性と位相の連続性が保たれているため、各チャンネルの複素スペクトラムを逆フーリエして入力の広帯域信号の時間軸に復元することが可能である。
【発明を実施するための最良の形態】
【００２９】  以下、本発明の広帯域リアルタイム・デジタル・スペクトラム装置を実施するための最良の形態について説明する。
まず、広帯域リアルタイム・デジタル・スペクトラム装置にかかる第１の発明実施するための最良の形態について説明する【００３０】  図１の１０のアナログモジュールは、６０のアンプと１００のＲＦダウンコンバータと７０のスイッチとで構成され、５０の入力信号からの信号は、１０５のワイドバンドＩＦシグナルと１００のＲＦダウンコンバータを介して７０のスイッチにより切り替えられる構成を有する装置である。【００３１】  図１の２０の信号処理モジュールは、１０のアナログモジュールから出力された信号を受信し、以下の構成よりなる装置である。【００３２】  １１０のバンドパスフィルタは複数個から構成される。
１１０のバンドパスフィルタは１個につき１２０のアナログデジタルデバイス１個と接続する。従って、１２０のアナログデジタルデバイスは１１０のバンドパスフィルタの個数と同数となる。
１２０のアナログデジタルデバイス１個には、複数個の１３０のデジタルダウンコンバータが１９０のクロスバースイッチを介して接続する。図１では、１２０のアナログデジタルデバイス１個につき、４個の１３０のデジタルダウンコンバータが１９０のクロスバースイッチを介して接続している。
１４０のメモリは、１３０のデジタルダウンコンバータで獲得したデータを一旦格納する。
１５０のＦＦＴ演算装置は、ＦＦＴ演算を行うデバイスである。１５０のＦＦＴ演算装置はＤＳＰでも良いが、ＦＰＧＡで高速かつリアルタイム（入力信号をもれなく連続的に演算する）に演算可能な回路を組むとよい。本発明においては、ＤＳＰあるいはＦＰＧＡなどの専用回路のどちらでも良い。
尚、ＦＦＴ演算回路のＩＰは既存のものが多数存在する。
１３０のデジタルダウンコンバータと１４０のメモリと１５０のＦＦＴ演算装置は、各１個づつ対応し接続される。
１６０は連結演算装置である。
以上が２０の信号処理モジュールの構成である。【００３３】    また、図１の３０のデータ処理モジュールは、１７０の表示部と１８０のデータ収録装置から構成される。
１７０の表示部は、パンコン画面あるいはメモリをもった画像表示装置などで良い。
また、１８０のデータ収録装置は、市販のＨＤＤなどで良い。【００３４】  次に、図１の動作を説明する。
図１の１００のＲＦダウンコンバータは、一定の範囲内で任意の周波数をアナログデジタル変換可能な中間周波数信号（以下ＩＦ信号という）に変換するものである。
詳細は図の２と３で説明する。
１００のＲＦダウンコンバータの出力には、一般の場合、バンドパスフィルタ（ＢＰＦ）が装備されており、出力信号は帯域制限されている。
１００のＲＦダウンコンバータは広い帯域に応答するものとする。例えば２００ＭＨｚなど従来のＩＦサンプリング方式では対応できないような広い帯域でもよい。
本発明では１１０のバンドパスフィルタを複数設ける。それぞれの通過帯域は図５に示す。
各々の１１０のバンドパスフィルタの通過帯域は図５で説明するように、連結すれば１００のＲＦダウンコンバータの帯域をカバーするようにする。【００３５】  １２０のアナログデジタルデバイス群は、それぞれの入力は個々の１１０のバンドパスフィルタに対応する。
１２０のアナログデジタルデバイスは、一部の例外をのぞいてアンダーサンプリング法により、ナイキスト周波数以上の高いＩＦ周波数をサンプリングするものとする。
１２０のアナログデジタルデバイスのサンプリング周波数は一つではなく、二つ以上の複数が想定される。詳細は図５で説明する。【００３６】  １３０のデジタルダウンコンバータは、複数個であり、詳細は図４に示す。
１３０のデジタルダウンコンバータの場合、多くは１チップで４チャンネルあるいはさらに多数のチャンネルを実装している。関係各図では４チャンネルで説明する。
１２０のアナログデジタルデバイスに複数の１３０のデジタルダウンコンバータを対応させることにより、１２０のアナログデジタルデバイスの検出した信号を複数の帯域に分割して、ＦＦＴ処理することができる。これにより、個々のＦＦＴサイズを小さくすることが可能になり、演算効率があがる
また、ハードウェアによる演算回路の構成が容易になる。【００３７】  個々の１５０のＦＦＴ演算装置で得たスペクトラムは、１２０のアナログデジタルデバイス及び１３０のデジタルダウンコンバータの帯域に対応している。これを周波数軸上につなぎ合わせれば、広帯域のスペクトラムを得ることができる。
１６０は連結演算装置は、上述の周波数軸上につなぎ合わす演算を行う。
こうして得た広帯域スペクトラムを１７０の表示部（ＰＣ画面、あるいは、メモリを持った画像表示装置など）に広帯域スペクトラムとして表示する。
また、上述の広帯域スペクトラムのデータは必要があれば、１８０のデータ収録装置に記録する。【００３８】  １９０のクロスバースイッチは、１２０のアナログデジタルデバイスの出力と１３０のデジタルダウンコンバータの接続を随意に切り替える装置である。既存の論理回路技術で容易に実現できる。詳細は図８、図９とその説明による。【００３９】  次に図２を説明する。図２は図１の１００のＲＦダウンコンバータから１１０のバンドパスフィルタに渡される信号を周波数ドメインの変化として描いたものである。
２１０の１００のＲＦダウンコンバータの入力信号は、１００のＲＦダウンコンバータへの入力信号である。このうちから図２の装置が設定できる範囲で任意の２２０の中心周波数ｆ０を中心として、一定の帯域幅の部分、すなわち２１５の１００のＲＦダウンコンバータのバンドパスフィルタの特性により決定される部分、を適当に設定された中間周波数ｆｄの周波数軸上で平行に移動させる。（２１５の１００のＲＦダウンコンバータのバンドパスフィルタの特性により決定され、２４０の帯域制限された、Ａ／Ｄ可能な中間信号周波数に平行移動）。
１１０のバンドパスフィルタは、１００のＲＦダウンコンバータのバンドパスフィルタ信号で示す細い実線と破線の台形のように、２４０の帯域制限された、Ａ／Ｄ可能な中間信号周波数を細かく分割する。１１０のバンドパスフィルタの通過帯域はいくらかのオーバーレイを取るとよい。【００４０】  次に、図３を説明する。図３は１００のＲＦダウンコンバータの詳細を説明したものであり、既存の技術である。
ｆＩＮ：入力周波数（５０の入力信号の周波数）
ｆＬｏ：局部発信器周波数（３２０の局部発信器の発する周波数）
ｆＩＦ：中間周波数（３１０のミキサを介し、１００のＲＦダウンコンバータのバンドパスフィルタを介して、帯域制限された中間周波数信号）
ｆＩＦ＝ｆＩＮ±ｆＬｏ              （１）
５０の入力信号の周波数は、（１）式により中間周波数に変換する。
１００のＲＦダウンコンバータは、３３０の１００のＲＦダウンコンバータのバンドパスフィルタ有しており、中間信号は帯域制限される。【００４１】  次に、図４を説明する。図４は１３０のデジタルダウンコンバータの詳細を説明したものであり、既存の技術である。
４１０の１２０のアナログデジタル変換デバイスにより変換されたデジタル信号のデータストリームで、入力は該変換されたデジタル信号のデータストリームである。
４２０のデジタル信号発生デバイスは、デジタル信号を発生させる。
４２１の４２０のデジタル信号発生デバイスから出力された信号は、ｃｏｓ（２πｆＩＦｔ）のデジタル信号を発生する。
４２２の４２０のデジタル信号発生デバイスから出力された信号は、ｓｉｎ（２πｆＩＦｔ）のデジタル信号を発生する。
４３０のミキサおよび４４０のミキサは、４１０の１２０のアナログデジタル変換デバイスにより変換されたデジタル信号のデータストリームにより入力される信号と４２１の４２０のデジタル信号発生デバイスから出力されたｃｏｓ（２πｆＩＦｔ）のデジタル信号と、４２２の４２０のデジタル信号発生デバイスから出力されたｓｉｎ（２πｆＩＦｔ）のデジタル信号とを、それぞれ乗算を行う。乗算結果、すなわち４５０のローパスフィルタと４６０のローパスフィルタとへの出力は、図３と同様に、ｆＩＦとｃｏｓ（２πｆＩＦｔ）とｓｉｎ（２πｆＩＦｔ）の周波数の和と差の二つの成分となる。差のほうは、周波数が０の所謂ベースバンド信号となる。
４５０のローパスフィルタと４６０のローパスフィルタとは、ローパスフィルタで、上記信号のうち和の成分を除去し差のベースバンド信号だけを通過させる。
この結果の周波数のうち、入力とｃｏｓ（２πｆＩＦｔ）の乗算を経たほうを「Ｉ成分」（４７０の４５０のローパスフィルタより出力された信号）、同様にｓｉｎ（２πｆＩＦｔ）に対応するほうを「Ｑ成分」（４８０の４５０のローパスフィルタより出力された信号）と呼ぶのが一般的である。
以下、Ｉ成分、Ｑ成分と記す場合は、上述による。【００４２】  次に、図６を説明する。図６は、バンドパスフィルタ（以下ＢＰＦという）を通過した信号の処理を図解したものである。
また、併せて図５の説明をする。図５は、１２０のアナログデジタルデバイスのサンプリング周波数と信号処理可能な帯域の対応を示した例図である。
図６の信号は、１１０のバンドパスフィルタ群を通過し１２０のアナログデジタルデバイス群で観測される信号は、どの帯域をサンプリングした信号であっても、図６の（ａ）のように、ＯＨｚからナイキスト周波数（ｆｓ／２）の間の帯域の信号として観測される。
また、図５の５００の８０ＭＨｚ帯域における０ＭＨｚから５０ＭＨｚのローパスフィルタを経てサンプリングした信号、５５０の１２０ＭＨｚ帯域における０ＭＨｚから７０ＭＨｚのローパスフィルタを経てサンプリングした信号のように０Ｈｚよりのローパスフィルタ（以下ＬＰＦという）を経てサンプリングした信号は、ナイキスト周波数近くに、アリアジング帯域が存在する。
この信号をサンプリング周波数がｆｓのまま、ＦＦＴ演算を施せば、上記の帯域のスペクトラムを得ることができるが、表１のように演算効率が悪い。また、ｆｓが高速であればあるほど、電気回路の設計と製造の困難が大きくなってしまう。ことに最先端の高速なアナログデジタル変換器を使う場合はなおさらである。【００４３】  また、図６の６１０の信号処理帯域を、図６の（ｂ）の状態のように、複数の帯域に分割すれば、
１）  サンプリング周波数を分周して回路的困難さを軽減できる。
２）  同じ分解能を得るためのＦＦＴサンプル数を減らすこ七になり、演算効率がよい。
などの利点がある。
また、信号の帯域を分割するには、デジタルダウンコンバータ（ＤＤＣ）というＬＳＩがすでに市販されている。また、ＦＰＧＡのＩＰソースとても存在している。これらのＤＤＣは、１チップで複数のチャンネルを実装したものもあるので便利である。
また、帯域の分割と、サンプリング周波数のデシメーションは対応する。
分割数＝デシメーション数
つまり、４つに分割するならサンプリング周波数は１／４に出来る。
また、図５のように、異なるサンプリング周波数によってえられた信号を、その公約数のサンプリング周波数までデシメーションすれば、サンプリング周波数が相互に同じになり非常に扱い易くなる。
例えば、図５では、８０ＭＨｚ、１２０ＭＨｚの２つのサンプリング周波数があるが、これらの最大公約数は４０ＭＨｚである。
また、例えば、１１０のバンドパスフィルタを４つ装備し、それぞれの通過帯域を周波数の低いほうから図５の５６０の１２０ＭＨｚ帯域における５０ＭＨｚから１３０ＭＨｚのバンドパスフィルタを経てサンプリングした信号、５７０の１２０ＭＨｚ帯域における９０ＭＨｚから１９０ＭＨｚのバンドパスフィルタを経てサンプリングした信号に対応させる。図５の５６０の１２０ＭＨｚ帯域における５０ＭＨｚから１３０ＭＨｚのバンドパスフィルタを経てサンプリングした信号、５７０の１２０ＭＨｚ帯域における９０ＭＨｚから１９０ＭＨｚのバンドパスフィルタを経てサンプリングした信号は各々１／３にデシメーションすれば出力サンプリング周波数は４０ＭＨｚになる。
このようにして分割した帯域の信号から得られるスペクトラムを合成すると、帯域幅１４０ＭＨｚのスペクトラムを得ることが可能となる。【００４４】  次に、図７を説明する。図７は、スペクトラムの合成に関する帯域分割の具体例であって、図６をさらに詳しくしたものである。
７００の１０のアナログモジュールの出力バンドパスフィルタの帯域であって、５０ＭＨｚ〜１３０ＭＨＺまでの８０ＭＨｚに渡り、平坦な出力を持つものとする。
７１０のバンドパスフィルタの通過帯域と、７２０のバンドパスフィルタの通過帯域と、７３０のバンドパスフィルタの通過帯域の３つのバンドパスフィルタの通過帯域とする。
７１０のバンドパスフィルタの通過帯域は、サンプリング周波数８０ＭＨｚの１２０のアナログデジタル変換デバイスに接続し、７２０のバンドパスフィルタの通過帯域は、サンプリング周波数は１００ＭＨｚの１２０のアナログデジタル変換デバイスに接続し、７３０のバンドパスフィルタの通過帯域は、サンプリング周波数は１２０ＭＨｚの１２０のアナログデジタル変換デバイスに接続する。
７１０のバンドパスフィルタの通過帯域と、７２０のバンドパスフィルタの通過帯域と、７３０のバンドパスフィルタの通過帯域に対応する１２０のアナログデジタル変換デバイスの出力はそれぞれ別個の１３０のデジタルダウンコンバータに入力される。【００４５】  ７１０のバンドパスフィルタの通過帯域に対応した１３０のデジタルダウンコンバータは、Ｄｅｃｉｍａｔｉｏｎ＝８で、出力レートは１０ＭＨｚ、出力は４チャンネル（以下ＣＨという）で、１ＣＨの出力帯域幅は５ＭＨｚ強とする。各出力ＣＨの帯域は若干の重複を持たせる。
また、４ＣＨ繋ぎ合わせの帯域幅は２０ＭＨｚとし、５０ＭＨｚから７０ＭＨｚをカバーする。
また、７２０のバンドパスフィルタの通過帯域に対応した１３０のデジタルダウンコンバータは、Ｄｅｃｉｍａｔｉｏｎ＝１０で、出力レートは１０ＭＨｚ、出力は８ＣＨで、各出力ＣＨの帯域幅は５ＭＨｚで、７０ＭＨｚから１１０ＭＨｚの４０ＭＨｚをカバーする。
また、７３０のバンドパスフィルタの通過帯域に対応した１３０のデジタルダウンコンバータは、Ｄｅｃｉｍａｔｉｏｎ＝１２で、出力レートは１０ＭＨｚ、出力は４ＣＨで、各出力ＣＨの帯域幅は５ＭＨｚで、７０ＭＨｚから１１０ＭＨｚの４０ＭＨｚをカバーする
また、７３０のバンドパスフィルタの通過帯域に対応した１３０のデジタルダウンコンバータでは、７３４の７３０に対応した出力レートの帯域より上も処理できるが、７００の１０のアナログモジュールの出力バンドパスフィルタの帯域を越えてしまうので、それ以上の周波数を扱う意味がない。
また、各１３０のデジタルダウンコンバータの出力レートは３つの１２０のアナログデジタル変換デバイスのサンプリング周波数の公約数にすると、各１３０のデジタルダウンコンバータの出力レートを同じにすることができる。
また、各１１０のバンドパスフィルタと各１２０のアナログデジタル変換デバイスには、各１３０のデジタルダウンコンバータが対応し、各１３０のデジタルダウンコンバータは複数の出力ＣＨを持つものとする。
また、各１３０のデジタルダウンコンバータの各出力は多少のクロスオーバーを持ちながらすきまなく連続するようにする。
結果、７００の１０のアナログモジュールの出力バンドパスフィルタの帯域は、平坦な通過帯域幅５０ＭＨｚ−１３０ＭＨｚ＝８０ＭＨｚを周波数軸で分割したスペクトラムを得ることが可能になる。
さらに多数の各１１０のバンドパスフィルタと、１２０のアナログデジタル変換デバイスと、１３０のデジタルダウンコンバータを繋ぎ合わせれば無制限に広帯域なスペクトラムを得ることができる。【００４６】  次に、図１の１５０のＦＦＴ演算装置における計算速度について述べる。
１５０のＦＦＴ演算装置における計算最高速度は、ＦＰＧＡでは回路設計で決まる。ＤＳＰにおいてもコーディングの巧拙はあるが、一定以上の速度はでない。
そこで、リアルタイムＦＦＴを得るために必要とされる演算速度は、
所要時間：  ＦＦＴ窓関数
ＦＦＴ窓関数：  分解能に逆比例    ；  ｋ／Ｒｂｗ    ，ｋは比例定数２〜３
ＦＦＴサイズ：窓関数時間×サンプリング周波数
測定周波数スパン：  サンプリング周波数に比例  ；  実数Ｆｓ／２、複素数Ｆｓ
とすると、
演算量：    ＦＦＴサイズ×ｌｏｇ（ＦＦＴサイズ）
となり、
演算速度：  演算量／所要時間
＝ＦＦＴ１回の演算量／窓関数時間長
2006292710.tif 000004
つまり、演算速度は周波数スパンに大きく依存する。分解能にも若干依存する。
したがって、演算は間に合わないが大容量メモリに格納したあとに、演算すれば擬似的リアルタイムにはなる。
そのために必要なメモリサイズは、
データ取得時間×ＤＤＣ出力チャンネル数×ＤＤＣ出力周波数
となり、表２の結果が得られる。【００４７】
【表２】
2006292710.tif 000005
・Ｔｏｔａｌ  Ａ／Ｄ  Ｓａｍｐｌｉｎｇ  Ｆｒｅｑ＞＝ＤＤＣ出力周波数＊ＣＨ数【００４８】  以上のことから、本発明を実施するための第１の最良の形態によれば、広帯域な被測定信号を複数のバンドパスフィルタにより周波数軸で分割し、各バンドパスフィルタを通過した信号をそれぞれに対応した個別のアナログデジタル変換器でサンプリングしデジタル信号化し、また、バンドパスフィルタの出力信号がそのナイキスト周波数を越える場合は、アナログデジタル変換器が必要に応じてアンダーサンプリングを行うため、アナログデジタル変換器のナイキスト周波数に制限されず、局部発振器を掃引発振することなしに広帯域なスペクトラムを観測することができる。
また、各アナログデジタル変換器の出力が複数のデジタルダウンコンバータに接続され、さらに周波数軸上で分割され、また、デジタルダウンコンバータの出力は一旦メモリに格納されるか、直接ＦＦＴ（高速フーリエ変換）演算回路に入力され、各ＦＦＴ演算回路の出力スペクトラムが、周波数軸上で連結整理され表示装置やデータ収録装置に格納されるため、アナログデジタル変換器により変換されたデジタル信号を連結整理し、広帯域なスペクトラムとして観測することができる。【００４９】  なお、本発明は上述の発明を実施するための最良の形態に限らず本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。【００５０】  つぎに、広帯域リアルタイム・デジタル・スペクトラム装置にかかる第２の発明を実施するための最良の形態について説明する。【００５１】  図８、図９を説明する。図８、図９は、アナログデジタル変換デバイスとデジタルダウンコンバータの切替例図である。
スペクトラム測定をする場合、より狭い帯域を周波数分解能を高くして測定することも必要になる。そのような場合は、図１の１９０のクロスバースイッチを設け、アナログデジタル変換デバイスとデジタルダウンコンバータの接続の組み合わせを切りかえると便利である。
以下、図８、図９で用いている符号と簡略表記は次の通りである。
１２０のアナログデジタル変換デバイスはＡ／Ｄ１と表記する。
１２１のアナログデジタル変換デバイスはＡ／Ｄ２と表記する。
１２２のアナログデジタル変換デバイスはＡ／Ｄ３と表記する。
１２３のアナログデジタル変換デバイスはＡ／Ｄ４と表記する。
１２０のアナログデジタル変換デバイス及び１２１のアナログデジタル変換デバ        イス及び１２２のアナログデジタル変換デバイス及び１２３のアナログデジタル        変換デバイスを総称してＡ／Ｄと表記する。
１３０のデジタルダウンコンバータはＤＤＣ１と表記する。
１３１のデジタルダウンコンバータはＤＤＣ２と表記する。
１３２のデジタルダウンコンバータはＤＤＣ３と表記する。
１３３のデジタルダウンコンバータはＤＤＣ４と表記する。
１３０のデジタルダウンコンバータ及び１３１のデジタルダウンコンバータ及び        １３２のデジタルダウンコンバータ及び１３３のデジタルダウンコンバータを総        称してＡ／Ｄと表記する。
尚、図８、図９はアナログデジタル変換デバイス４個と、デジタルダウンコンバータ４個と、デジタルダウンコンバータは、４チャンネル（ＣＨと表記）の例である。
図８は、Ａ／ＤとＤＤＣが１対１対応している。最も広帯域ナスペクトラムを得るための接続である。図８の例では各ＤＤＣは４ＣＨのダウンコンバータを有しているとすると、全帯域を最大１６個の部分の帯域まで分割することが出来る。
図９は、Ａ／Ｄ２とＡ／Ｄ３をそれぞれＤＤＣ１、ＤＤＣ２と、ＤＤＣ３、ＤＤＣ４に接続している。Ａ／Ｄ１とＡ／Ｄ２の周波数範囲は当然ながら処理できないが、Ａ／Ｄ２とＡ／Ｄ３の帯域を１６個まで分割でき、また、Ａ／Ｄ１とＡ／Ｄ２に対応した帯域の処理が可能である。
同様にＡ／ＤとＤＤＣの切替の組み合わせにより、ＦＦＴ処理毎に切り替えれば広い帯域の高分解能スペクトラムを得ることができる。また、ＤＤＣのチャンネル数は必要に応じて増減させればよい。ただし、完全なリアルタイム性はなくなる。【００５２】  以上のことから、本発明を実施するための第２の最良の形態によれば、一部の狭帯域を観測する場合は、複数のアナログデジタル変換器と複数のデジタルダウンコバータの接続が、切り替え可能なものであるため、広帯域のみならず一部の狭帯域を観測することができる。【００５３】  なお、本発明は上述の発明を実施するための最良の形態に限らず本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。
【産業上の利用可能性】
【００５４】広帯域リアルタイム・デジタル・スペクトラム装置産業に関する。
【図面の簡単な説明】
【００５５】
【図１】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示すブロック図である。
【図２】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示す周波数（ＲＦ）ダウンコンバータ信号模式図である。
【図３】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示すＲＦダウンコンバータのブロック図である。
【図４】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示すデジタルダウンコンバータのブロック図である。
【図５】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示すＡ／Ｄ変換における周波数分配の例図である。
【図６】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示す最適なバンドパスフィルタを通過した信号の処理の図解図である。（ａ）帯域分割前（ｂ）帯域分割後
【図７】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示す最適なスペクトラムの合成に関する具体例図である。（ａ）一次分割（ｂ）７００と７３０の二次分割（ｃ）７２０の二次分割（ｄ）７１０の帯域分割表（ｅ）７２０の帯域分割表（ｆ）７３０の帯域分割表
【図８】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示すＡ／ＤとＤＤＣの切り替え例図である。
【図９】広帯域リアルタイム・デジタル・スペクトラム装置にかかる発明の実施の形態を示すＡ／ＤとＤＤＣの切り替え例図である。
【符号の説明】
【００５６】  １０  アナログモジュール
２０  信号処理モジュール
３０  データ処理モジュール
５０  入力信号
６０  アンプ
７０  スイッチ
１００  ＲＦダウンコンバータ
１０５  ワイドバンドＩＦシグナル
１１０  バンドパスフィルタ
１２０  アナログデジタル変換デバイス
１２１  アナログデジタル変換デバイス
１２２  アナログデジタル変換デバイス
１２３  アナログデジタル変換デバイス
１３０  デジタルダウンコンバータ
１３１  デジタルダウンコンバータ
１３２  デジタルダウンコンバータ
１３３  デジタルダウンコンバータ
１４０  メモリ
１５０  ＦＦＴ演算装置
１６０  連結演算装置
１７０  表示部
１８０  データ収録装置
１９０  クロスバースイッチ
２１０  １００のＲＦダウンコンバータの入力信号
２１５  １００のＲＦダウンコンバータのバンドパスフィルタの特性
２２０  任意の周波数
２３０  １００のＲＦダウンコンバータのバンドパスフィルタ信号
２４０  帯域制限されたＡ／Ｄ変換可能な中間周波数
３１０  ミキサー
３２０  局部発信器
３３０  １００のＲＦダウンコンバータのバンドパスフィルタ
４１０  １２０のアナログデジタル変換デバイスにより変換されたデジタル信号のデータストリーム
４２０  デジタル信号発生デバイス
４２１  ４２０のデジタル信号発生デバイスから出力された信号
４２２  ４２０のデジタル信号発生デバイスから出力された信号
４３０  ミキサ
４４０  ミキサ
４５０  ローパスフィルタ
４６０  ローパスフィルタ
４７０  ４５０のローパスフィルタより出力された信号
４８０  ４５０のローパスフィルタより出力された信号
５００  ８０ＭＨｚ帯域における０ＭＨｚから５０ＭＨｚのローパスフィルタを経てサンプリングした信号
５１０  ８０ＭＨｚ帯域における３０ＭＨｚから９０ＭＨｚのバンドパスフィルタを経てサンプリングした信号
５２０  ８０ＭＨｚ帯域における７０ＭＨｚから１３０ＭＨｚのバンドパスフィルタを経てサンプリングした信号
５３０  ８０ＭＨｚ帯域における１１０ＭＨｚから１７０ＭＨｚのバンドパスフィルタを経てサンプリングした信号
５４０  ８０ＭＨｚ帯域における１５０ＭＨｚから２１０ＭＨｚのバンドパスフィルタを経てサンプリングした信号
５５０  １２０ＭＨｚ帯域における０ＭＨｚから７０ＭＨｚのローパスフィルタを経てサンプリングした信号
５６０  １２０ＭＨｚ帯域における５０ＭＨｚから１３０ＭＨｚのバンドパスフィルタを経てサンプリングした信号
５７０  １２０ＭＨｚ帯域における９０ＭＨｚから１９０ＭＨｚのバンドパスフィルタを経てサンプリングした信号
５８０  １２０ＭＨｚ帯域における１７０ＭＨｚから２５０ＭＨｚのバンドパスフィルタを経てサンプリングした信号
６１０  信号処理帯域
７００  １０のアナログモジュールの出力バンドパスフィルタ出力
７１０  バンドパスフィルタの通過帯域
７１１  ７１０に対応した出力レート
７１２  ７１０に対応した出力レート
７１３  ７１０に対応した出力レート
７１４  ７１０に対応した出力レート
７２０  バンドパスフィルタの通過帯域
７２１  ７２０に対応した出力レート
７２２  ７２０に対応した出力レート
７２３  ７２０に対応した出力レート
７２４  ７２０に対応した出力レート
７２５  ７２０に対応した出力レート
７２６  ７２０に対応した出力レート
７２７  ７２０に対応した出力レート
７２８  ７２０に対応した出力レート
７３０  バンドパスフィルタの通過帯域
７３１  ７３０に対応した出力レート
７３２  ７３０に対応した出力レート
７３３  ７３０に対応した出力レート
７３４  ７３０に対応した出力レート
【図１】
2006292710.tif 000006
【図２】
2006292710.tif 000007
【図３】
2006292710.tif 000008
【図４】
2006292710.tif 000009
【図５】
2006292710.tif 000010
【図６】
2006292710.tif 000011
【図７】
2006292710.tif 000012
【図８】
2006292710.tif 000013
【図９】
2006292710.tif 000014