(57)【要約】  【課題】  印加電圧による容量変化が大きく、Ｑ値が高く、温度特性の良好な可変容量コンデンサを提供すること。  【解決手段】  直列に接続された第１の可変容量素子および第１の容量素子と、直列に接続された第２の可変容量素子および第２の容量素子とが、第１の可変容量素子の外側と第２の容量素子の外側とを第１接続点で接続し、第２の可変容量素子の外側と第１の容量素子の外側とを第２接続点で接続して並列に接続され、第１の可変容量素子および第１の容量素子の間と第２の可変容量素子および第２の容量素子の間とに第３の容量素子が接続され、第１接続点および第２接続点の間に第４の容量素子が接続されているとともに、第３の容量素子と第４の容量素子とが静電的に結合しており、第１の接続点および第２の接続点が端子に接続されていることを特徴とする可変容量コンデンサ。【選択図】  図１
2006179674.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された第１の可変容量素子および第１の容量素子と、直列に接続された第２の可変容量素子および第２の容量素子とが、前記第１の可変容量素子の外側と前記第２の容量素子の外側とを第１接続点で接続し、前記第２の可変容量素子の外側と前記第１の容量素子の外側とを第２接続点で接続して並列に接続され、前記第１の可変容量素子および前記第１の容量素子の間と前記第２の可変容量素子および前記第２の容量素子の間とに第３の容量素子が接続され、前記第１接続点および前記第２接続点の間に第４の容量素子が接続されているとともに、前記第３の容量素子と前記第４の容量素子とが静電的に結合しており、前記第１の接続点および前記第２の接続点にそれぞれ端子が接続されていることを特徴とする可変容量コンデンサ。
【請求項２】
前記第１および第２の可変容量素子は、印加電圧に応じて容量が変化する誘電体薄膜コンデンサであることを特徴とする請求項１記載の可変容量コンデンサ。
【請求項３】
前記第１および第２の可変容量素子は、印加電圧に応じて容量が変化するバラクタダイオードであることを特徴とする請求項１記載の可変容量コンデンサ。
【請求項４】
前記第１および第２の容量素子にそれぞれ抵抗またはインダクタが並列に接続されていることを特徴とする請求項１乃至請求項３のいずれかに記載の可変容量コンデンサ。
【請求項５】
前記第３および第４の容量素子は、下部電極と誘電体と上部電極とを有しており、それら下部電極同士および上部電極同士が隣接していることを特徴とする請求項１乃至請求項４のいずれかに記載の可変容量コンデンサ。
【請求項６】
前記第３の容量素子は、誘電体基板と該誘電体基板上に形成された２つの隣接した電極とからなり、前記第４の容量素子は、前記第３の容量素子上に形成された誘電体層と該誘電体層上に形成された２つの隣接した電極とからなることを特徴とする請求項１乃至請求項４のいずれかに記載の可変容量コンデンサ。
【請求項７】
前記第３および第４の容量素子は、誘電体基板と、該誘電体基板上に形成された４つの隣接した電極とからなることを特徴とする請求項１乃至請求項４のいずれかに記載の可変容量コンデンサ。
【請求項８】
前記第３および第４の容量素子の前記電極は、櫛型電極であることを特徴とする請求項５乃至請求項７のいずれかに記載の可変容量コンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧の印加により静電容量が変化する可変容量コンデンサに関するものであり、特に印加電圧による容量変化が大きく、Ｑ値が高く、温度特性の良好な可変容量コンデンサに関するものである。
【背景技術】
【０００２】
従来より使用されているコンデンサの中には、上下の電極層および誘電体層が薄膜で形成された薄膜コンデンサがある。これは通常、電気絶縁性の支持基板上に薄膜状の下部電極層、誘電体層および上部電極層がこの順に積層されて構成されている。
【０００３】
このような薄膜コンデンサでは、下部電極層および上部電極層がそれぞれスパッタリング法や真空蒸着法等で形成されており、誘電体層もスパッタリング法やゾルゲル法等で形成されている。また、このような薄膜コンデンサの製造には、通常、以下のようにフォトリソグラフィの手法が用いられる。
【０００４】
まず、絶縁性支持基板上の全面に下部電極層となる導体層を形成した後、必要部のみをフォトレジストで覆い、その後、ウエットエッチングまたはドライエッチングで不要部を除去して、所定形状の下部電極層を形成する。次に、支持基板上に薄膜誘電体層となる誘電体層を全面に形成し、下部電極層と同様に、不要部を除去して所定形状の薄膜誘電体層を形成する。最後に、上部電極層となる導体層を全面に形成し、不要部を除去して所定形状の上部電極層を形成する。また、保護層やハンダ端子部を形成することにより、表面実装が可能になる。
【０００５】
また、薄膜誘電体層の材料として、（ＢａｘＳｒ１−ｘ）ＴｉｙＯ３から成る誘電体材料を用いて、上部電極層と下部電極層との間に所定電位を与えて、薄膜誘電体層の誘電率を変化させて容量を変化させる可変容量コンデンサも同様な構造である。薄膜誘電体層への直流バイアス電圧の印加により容量を変化させる可変容量コンデンサとしては、例えば特許文献１に開示されている。
【０００６】
また、別の従来の可変容量コンデンサとして、２つの容量引出し用電極と２つの電圧印加電極との４つの電極を有しており、その内の少なくとも１つの電極が複数本の線状電極からなり、２つの電圧印加用電極に電圧を印加することにより２つの容量引出し用電極間の容量を変化することができるコンデンサが、特許文献２に開示されている。
【特許文献１】特開平11−260667号公報
【特許文献２】特開平７−335490号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に開示されたような従来の可変容量コンデンサでは、可変容量コンデンサの基本的な特性は使用する薄膜誘電体層の特性でほぼ決まってしまうため、印加電圧による容量変化が大きく、Ｑ値が高く、温度特性の良好な可変容量コンデンサを提供するためには、印加電圧による誘電率変化が大きく、Ｑ値が高く、温度特性の良好な薄膜誘電体層を用意する必要がある。
【０００８】
しかしながら、通常、薄膜誘電体層には、印加電圧による誘電率変化が大きければ、Ｑ値が低くなったり温度特性が悪くなったりし、また、温度特性が良好であれば、印加電圧による誘電率変化が小さくなったりＱ値が低くなったりするという問題点がある。
【０００９】
また、特許文献２に示されたような可変容量コンデンサでは、コンデンサに印加される信号の電圧と同位相で容量制御用電圧を変化させる必要があるため、容量制御用電圧として直流電圧を用いた場合には、容量の変化は直流電圧に対してのみ可能であり、交流電圧に対しては周期的に容量が変動してしまうため、可変容量コンデンサとしては機能しないという問題点がある。
【００１０】
本発明は以上のような従来の技術における問題点に鑑みて案出されたものであり、その目的は、薄膜誘電体層を用いなくとも実現可能な、印加電圧による容量変化が大きく、Ｑ値が高く、温度特性の良好な可変容量コンデンサを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の可変容量コンデンサは、１）直列に接続された第１の可変容量素子および第１の容量素子と、直列に接続された第２の可変容量素子および第２の容量素子とが、前記第１の可変容量素子の外側と前記第２の容量素子の外側と第１接続点で接続し、前記第２の可変容量素子の外側と前記第１の容量素子の外側とを第２接続点で接続して並列に接続され、前記第１の可変容量素子および前記第１の容量素子の間と前記第２の可変容量素子および前記第２の容量素子の間とに第３の容量素子が接続され、前記第１接続点および前記第２接続点の間に第４の容量素子が接続されているとともに、前記第３の容量素子と前記第４の容量素子とが静電的に結合しており、前記第１の接続点および前記第２の接続点にそれぞれ端子が接続されていることを特徴とするものである。
【００１２】
また、本発明の可変容量コンデンサは、２）上記１）の構成において、前記第１および第２の可変容量素子は、印加電圧に応じて容量が変化する誘電体薄膜コンデンサであることを特徴とするものである。
【００１３】
また、本発明の可変容量コンデンサは、３）上記１）の構成において、前記第１および第２の可変容量素子は、印加電圧に応じて容量が変化するバラクタダイオードであることを特徴とするものである。
【００１４】
また、本発明の可変容量コンデンサは、４）上記１）〜３）のいずれかの構成において、前記第１および第２の容量素子にそれぞれ抵抗またはインダクタが並列に接続されていることを特徴とするものである。
【００１５】
また、本発明の可変容量コンデンサは、５）上記１）〜４）のいずれかの構成において、前記第３および第４の容量素子は、下部電極と誘電体と上部電極とを有しており、それら下部電極同士および上部電極同士が隣接していることを特徴とするものである。
【００１６】
また、本発明の可変容量コンデンサは、６）上記１）〜４）のいずれかの構成において、前記第３の容量素子は、誘電体基板とこの誘電体基板上に形成された２つの隣接した電極とからなり、前記第４の容量素子は、前記第３の容量素子上に形成された誘電体層とこの誘電体層上に形成された２つの隣接した電極とからなることを特徴とするものである。
【００１７】
また、本発明の可変容量コンデンサは、７）上記１）〜４）のいずれかの構成において、前記第３および第４の容量素子は、誘電体基板と、この誘電体基板上に形成された４つの隣接した電極とからなることを特徴とするものである。
【００１８】
また、本発明の可変容量コンデンサは、８）上記５）〜７）のいずれかの構成において、前記第３および第４の容量素子の前記電極は、櫛型電極であることを特徴とするものである。
【発明の効果】
【００１９】
本発明の可変容量コンデンサによれば、１）直列に接続された第１の可変容量素子および第１の容量素子と、直列に接続された第２の可変容量素子および第２の容量素子とが、第１の可変容量素子の外側と第２の容量素子の外側と第１接続点で接続し、第２の可変容量素子の外側と第１の容量素子の外側とを第２接続点で接続して並列に接続され、第１の可変容量素子および第１の容量素子の間と第２の可変容量素子および第２の容量素子の間とに第３の容量素子が接続され、第１接続点および第２接続点の間に第４の容量素子が接続されているとともに、第３の容量素子と第４の容量素子とが静電的に結合しており、第１の接続点および第２の接続点にそれぞれ端子が接続されているものであり、第１の可変容量素子，第１の容量素子，第２の可変容量素子，第２の容量素子および第３の容量素子はブリッジ回路を形成している。これにより第１の可変容量素子および第２の可変容量素子の容量をそれぞれ変化させることによって、第３の容量素子に印加される電圧を０Ｖを含む任意の値とすることが可能になる。ここで、第３の容量素子と第４の容量素子とが静電的に結合しているため、第４の容量素子の電極上には印加された交流電圧に応じた電荷に加えて、静電誘導により第３の容量素子の電荷に応じた電荷が生じ、同様に第３の容量素子の電極上には印加された交流電圧に応じた電荷に加えて、静電誘導により第４の容量素子の電荷に応じた電荷が生じる。この静電誘導による電荷のため、第３の容量素子および第４の容量素子はともに形状および誘電体の誘電率で決定される静電容量よりも見かけの静電容量が増加することになる。そして、前述のように、ブリッジを構成する可変容量素子の容量を変化させることにより第３の容量素子に印加される交流電圧を変化させることができるので、静電誘導により第４の容量素子に生じる電荷が変化することになり、第４の容量素子の見かけの静電容量が変化し、その結果、全体の容量を変化させることができる可変容量コンデンサとなる。
【００２０】
また、本発明の可変容量コンデンサによれば、２）第１および第２の可変容量素子は印加電圧に応じて容量が変化する誘電体薄膜コンデンサであるときには、第１乃至第４のコンデンサを構成する誘電体には印加電圧によって誘電率が変化する誘電体を用いる必要がなく、Ｑ値の高い誘電体材料を用いることができる。また、全体の容量変化は可変容量素子としての誘電体薄膜コンデンサの容量変化とともに、静電的に結合している第３の容量素子と第４の容量素子との結合の度合いおよび容量比によっても調整することができるため、誘電体薄膜コンデンサの温度特性が良好であれば、印加電圧による容量変化が大きく、Ｑ値が高く、さらに温度特性が良好な可変容量コンデンサを得ることができる。
【００２１】
また、本発明の可変容量コンデンサによれば、３）第１および第２の可変容量素子は印加電圧に応じて容量が変化するバラクタダイオードであるときには、バラクタダイオードは印加電圧による容量変化が大きく、温度特性も良好であるが、Ｑ値が低いという特性があるのに対して、前述のように第１乃至第４の容量素子には印加電圧によって誘電率が変化する誘電体を用いる必要がなく、Ｑ値の高い誘電体材料を用いることができるので、第３の容量素子、第４の容量素子およびバラクタダイオードの容量比を調整することにより、印加電圧による容量変化が大きく、温度特性も良好で、さらにＱ値が高い可変容量コンデンサを得ることができる。
【００２２】
また、本発明の可変容量コンデンサによれば、４）第１および第２の容量素子にそれぞれ抵抗またはインダクタが並列に接続されているときには、抵抗またはインダクタのインピーダンスを可変容量素子の制御用に用いる直流電流は通すが交流電流は通さないように選ぶことにより、制御用の直流電圧は可変容量素子のみに印加されるようになり、低い電圧で可変容量素子の容量を変化できるようになり、低い電圧で全体の容量を変化させることができるようになる。
【００２３】
また、本発明の可変容量コンデンサによれば、５）第３および第４の容量素子は下部電極と誘電体と上部電極を有しており、それら下部電極同士および上部電極同士が隣接しているときには、下部電極同士および上部電極同士が隣接していることから第３のコンデンサと第４のコンデンサとが効率よく静電的に結合されることになり、以上のような本発明の可変容量コンデンサによる作用効果を確実に得ることができるものとなる。
【００２４】
また、本発明の可変容量コンデンサによれば、６）第３の容量素子は誘電体基板とこの誘電体基板上に形成された２つの隣接した電極からなり、第４の容量素子は第３の容量素子上に形成された誘電体層とこの誘電体層上に形成された２つの隣接した電極とからなるときには、第４の容量素子が第３の容量素子上に形成された誘電体層上に形成されていることから第３の容量素子と第４の容量素子とが効率よく静電的に結合されることになり、以上のような本発明の可変容量コンデンサによる作用効果を確実に得ることができるものとなる。
【００２５】
また、本発明の可変容量コンデンサによれば、７）第３および第４の容量素子は誘電体基板とこの誘電体基板上に形成された４つの隣接した電極とからなるときには、第３の容量素子および第４の容量素子が誘電体基板上に形成された４つの隣接した電極からなることから、第３の容量素子と第４の容量素子とが効率よく静電的に結合されることになり、以上のような本発明の可変容量コンデンサによる作用効果を確実に得ることができるものとなる。
【００２６】
また、本発明の可変容量コンデンサによれば、８）第３および第４の容量素子の電極は櫛型電極であるときには、電極形状を櫛型とすることで第３の容量素子および第４の容量素子を形成する各電極が隣接する距離を長くすることができるので、第３の容量素子と第４の容量素子との静電的な結合を強めることができ、以上のような本発明の可変容量コンデンサによる作用効果をさらに確実に得ることができるものとなる。
【００２７】
以上のように、本発明の可変容量コンデンサによれば、印加電圧による容量変化が大きく、Ｑ値が高く、温度特性の良好な可変容量コンデンサを提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の可変容量コンデンサについて図面を参照しつつ説明する。図１は本発明の可変容量コンデンサの実施の形態の一例の等価回路を示す回路図である。図１において、Ｃ１は第１の容量素子、Ｃ２は第２の容量素子、Ｃ３は第３の容量素子、Ｃ４は第４の容量素子であり、ＣＶ１は第１の可変容量素子、ＣＶ２は第２の可変容量素子であり、Ｎ１は第１接続点であり、Ｎ２は第２接続点である。前述のように本発明の可変容量コンデンサでは、第１の可変容量素子ＣＶ１と第１の容量素子Ｃ１とが直列に接続され、第２の可変容量素子ＣＶ２と第２の容量素子Ｃ２とが直列に接続され、第１の可変容量素子ＣＶ１の外側と第２の容量素子Ｃ２の外側とが第１接続点Ｎ１で接続され、第２の可変容量素子ＣＶ２の外側と第１の容量素子Ｃ１の外側とが第２接続点Ｎ２で接続されることにより、直列に接続された第１の可変容量素子ＣＶ１および第１の容量素子Ｃ１と、直列に接続された第２の可変容量素子ＣＶ２および第２の容量素子とが並列に接続されており、第１の可変容量素子ＣＶ１および第１の容量素子Ｃ１の間と第２の可変容量素子ＣＶ２および第２の容量素子Ｃ２の間とに第３の容量素子Ｃ３が接続され、第１接続点Ｎ１および第２接続点Ｎ２の間に第４の容量素子Ｃ４が接続されているとともに、第３の容量素子Ｃ３と第４の容量素子Ｃ４とが静電的に結合しており、第１接続点Ｎ１および第２接続点Ｎ２にそれぞれ端子が接続されている。図１に示す第３の容量素子Ｃ３と第４の容量素子Ｃ４とを取り囲む破線は、これら第３および第４の容量素子Ｃ３・Ｃ４が静電的に結合していることを示す。可変容量素子ＣＶ１・ＣＶ２としては印加電圧に応じて容量が変化する誘電体薄膜コンデンサ、あるいは印加電圧に応じて容量が変化するバラクタダイオードを始めとして、機械的に容量を変化できるコンデンサ等が利用できる。これらのうち、可変容量素子ＣＶ１・ＣＶ２として印加電圧に応じて容量が変化する誘電体薄膜コンデンサを利用するときには、全体の容量を電気的に制御できるものとなる。また、可変容量素子ＣＶ１・ＣＶ２として印加電圧に応じて容量が変化するバラクタダイオードを利用するときには、全体の容量を電気的に制御できるものとなる。さらに、バラクタダイオードは一般に温度特性に優れていることから、温度特性に優れた可変容量コンデンサを実現できるものとなる。
【００２９】
次に、図２は本発明の容量可変コンデンサの実施の形態の他の例の等価回路を示す回路図であり、第１の容量素子Ｃ１に抵抗Ｒ１が並列に接続されているとともに、第２の容量素子Ｃ２に抵抗Ｒ２が並列に接続されている場合の本発明の可変容量コンデンサの等価回路を示すものである。この例の本発明の可変容量コンデンサによれば、印加される直流に対しては、第１および第２の容量素子Ｃ１・Ｃ２はオープンであることから、可変容量素子ＣＶ１あるいはＣＶ２と抵抗Ｒ１あるいはＲ２とが直列に接続されたものと同等になる。ここで、可変容量素子ＣＶ１あるいはＣＶ２のインピーダンスに比べて抵抗Ｒ１あるいはＲ２の抵抗値が十分小さければ、可変容量コンデンサ全体に印加された直流電圧とほぼ同じ電圧が可変容量素子ＣＶ１あるいはＣＶ２に印加されることになる。また、印加される交流、特に高周波に対しては、第１および第２の容量素子Ｃ１・Ｃ２のインピーダンスは小さくなるので、抵抗Ｒ１あるいはＲ２の抵抗値が容量素子Ｃ１あるいはＣ２のインピーダンスに対して十分大きければ、抵抗Ｒ１およびＲ２はオープンになり図２の等価回路は図１の等価回路と同等になる。これにより、可変容量コンデンサ全体に印加された直流電圧とほぼ同じ電圧が第１および第２の可変容量素子ＣＶ１・ＣＶ２に印加されることになるので、低い電圧で第１および第２の可変容量素子ＣＶ１・ＣＶ２の容量を変化できるようになり、低い電圧で可変容量コンデンサ全体の容量を変化させることができるものとなる。
【００３０】
なお、図２に示した抵抗Ｒ１・Ｒ２は、以上のような適当なインピーダンスを持つインダクタであっても構わない。
【００３１】
次に、図３は、本発明の可変容量コンデンサにおける第３の容量素子および第４の容量素子の容量形成部の実施の形態の一例の断面構造を示す断面図である。図３において、１は支持基板であり、21は第３の容量素子の下部電極であり、22はそれに隣接して配置された第４の容量素子の下部電極である。31は第３の容量素子の薄膜誘電体層であり、32は第４の容量素子の薄膜誘電体層である。41は第３の容量素子の上部電極であり、42はそれに隣接して配置された第４の容量素子の上部電極である。なお、図３には示していないが、必要に応じてＢＣＢ樹脂やポリイミド樹脂等の有機物あるいはＳｉＮｘやＳｉＯｘ等の無機物から成る保護膜等が薄膜誘電体層31・32を大気に露出させないように設置されても構わない。
【００３２】
支持基板１はアルミナセラミックス等のセラミック基板，サファイア等の単結晶基板，ガラス基板，表面酸化されたＳｉ基板等である。そして、支持基板１の表面には、下部電極21・22が形成されている。下部電極21・22、薄膜誘電体層31・32、および上部電極41・42は、スパッタリング法等の成膜法によって支持基板１上の全面にそれぞれ同一バッチで形成され、全層のスパッタリング終了後に、上部電極41・42、薄膜誘電体層31・32、および下部電極21・22がそれぞれ所定形状のフォトレジスト層を用いて物理的または化学的にエッチングされて所定の形状に形成される。
【００３３】
下部電極21・22は、Ａｕ，Ｐｔ，Ａｇ，Ｃｕ，Ａｌ等の単体金属あるいは合金から成る電極層である。この下部電極21・22は、例えば、スパッタリング法等の成膜法によって基板温度が室温から400℃の範囲で形成されている。
【００３４】
この下部電極21・22の厚みは、これらに接続される端子部から容量形成部までの配線の抵抗成分、下部電極21・22の連続性（これらを良好にするには、いずれも下部電極21・22の厚みが厚い方が望ましい。）および支持基板１との密着性（これを良好にするには下部電極21・22の厚みが相対的に薄い方が望ましい。）を考慮して決定され、例えば、0.1〜10μｍとされる。下部電極21・22の厚みが0.1μｍよりも小さくなると、下部電極21・22自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣る傾向にある。一方、下部電極21・22の厚みが10μｍを超えると、支持基板１との密着信頼性が低下したり、支持基板１に反りが生じたりする傾向がある。
【００３５】
薄膜誘電体層31・32は、例えば、ＳｉＯｘ等の酸化物あるいはＳｉＮｘ等の窒化物から成る誘電体材料の層である。例えば、ターゲットとしてＳｉ３Ｎ４を用い、基板温度を400℃としてスパッタリング法によって成膜することにより、Ｑ値が500程度の薄膜誘電体層31・32を得ることができる。
【００３６】
上部電極41・42は、下部電極21・22と同じくＡｕ，Ｐｔ，Ａｇ，Ｃｕ，Ａｌ等の単体金属あるいは合金から成る電極層である。
【００３７】
このような第３および第４の容量素子に対し、図示していない可変インピーダンス素子は外付けとしてもよいし、通常の薄膜工程により同一の支持基板１上に誘電体薄膜コンデンサを形成して接続するようにしても構わない。
【００３８】
図３に示すような第３および第４の容量素子を用いた本発明の可変容量コンデンサによれば、下部電極21・22同士および上部電極41・42同士が隣接していることから第３の容量素子と第４の容量素子とが効率よく静電的に結合されることになるので、可変容量素子の容量変化に応じて容量を変化させることができ、また、薄膜誘電体層31・32にＱ値の高い誘電体を用いることができるので、可変容量コンデンサ全体のＱ値を高くすることができるものとなる。
【００３９】
次に、図４は、本発明の可変容量コンデンサにおける第３の容量素子および第４の容量素子の容量形成部の実施の形態の他の例の断面構造を示す断面図である。図４において、10は誘電体基板であり、51および52は誘電体基板10上に形成された、第３の容量素子を構成する２つの隣接した電極であり、61・62は誘電体基板10と２つの隣接した電極51・52とからなる第３の容量素子上に形成された誘電体層であり、71および72は誘電体層61・62上に形成された、第４の容量素子を構成する２つの隣接した電極である。なお、図４には示していないが、必要に応じてＢＣＢ樹脂やポリイミド樹脂等の有機物あるいはＳｉＮｘやＳｉＯｘ等の無機物から成る保護膜等が誘電体層61・62を大気に露出させないように設置されても構わない。
【００４０】
誘電体基板10は、アルミナセラミックス等のセラミック基板，サファイア等の単結晶基板，ガラス基板等である。そして、誘電体基板10の表面には、第３の容量素子および第４の容量素子を構成する２つの隣接した電極51および52が形成されている。
【００４１】
また、誘電体層61・62は、例えば、ＳｉＯｘ等の酸化物あるいはＳｉＮｘ等の窒化物から成る誘電体材料の層である。例えば、ターゲットとしてＳｉ３Ｎ４を用い、基板温度を400℃としてスパッタリング法によって成膜することにより、Ｑ値が500程度の誘電体層61・62を得ることができる。
【００４２】
２つの隣接した電極51・52および71・72は、前述の下部電極21・22および上部電極41・42と同様の電極層であり、前述の材料を用いて同じようにして形成される。第３の容量素子および第４の容量素子は、ともにギャップ型コンデンサと呼ばれるものであり、２つの電極間の距離と隣接している部分の長さおよび誘電体基板10，誘電体層61・62およびエアギャップの誘電率で容量が決まる。また、第４の容量素子は第３の容量素子上に誘電体層61・62を介して積層されているので、第３および第４の容量素子間の距離を短くすることができ、両者の静電的な結合を強くすることができる。
【００４３】
なお、図４に示す例では第３の容量素子上に形成された誘電体層61・62はそれぞれ隣接した２つの電極51・52の上に独立した層として形成した場合を示したが、これら誘電体層61・62は連続した１つの層として形成してもよい。その場合には、その層の上に形成される隣接した２つの電極71・72間の誘電率がエアギャップを介した場合よりも大きくなり、容量がより大きい第４の容量素子とすることができる。
【００４４】
このような第３および第４の容量素子に対し、図示していない第１および第２の容量素子ならびに第１および第２の可変容量素子は外付けとしてもよいし、通常の薄膜工程により同一の誘電体基板10上に誘電体薄膜コンデンサを形成して接続するようにしても構わない。
【００４５】
図４に示すような第３および第４の容量素子を用いた本発明の可変容量コンデンサによれば、第３の容量素子上に誘電体層61・62を介して第４の容量素子が積層されており、第３の容量素子と第４の容量素子とが効率よく静電的に結合されることになるので、可変容量素子の容量変化に応じて容量を変化でき、また、誘電体層61・62にＱ値の高い誘電体を用いることができるので、可変容量コンデンサ全体のＱ値を高くすることができるものとなる。
【００４６】
次に、図５は、本発明の可変容量コンデンサにおける第３の容量素子および第３の容量素子の容量形成部の実施の形態のさらに他の例の断面構造を示す断面図である。図５において、10は誘電体基板であり、211は第３の容量素子の第１の電極であり、212は第３の容量素子の第２の電極である。また、221は第４の容量素子の第１の電極であり、222は第４の容量素子の第２の電極である。
【００４７】
誘電体基板10はアルミナセラミックス等のセラミック基板，サファイア等の単結晶基板，ガラス基板等である。そして、誘電体基板10の上面には、４つの隣接した電極211・212・221・222が形成されて、誘電体基板10と２つの隣接した電極211・212とにより第３の容量素子が形成され、誘電体基板10と２つの隣接した電極221・222とにより第４の容量素子が形成されており、２つの電極212と221とが隣接していることによって第３の容量素子と第４の容量素子とが静電的に結合している。これら４つの隣接した電極211・212・221・222は、所定形状のフォトレジストを用いて物理的または化学的にエッチングされて形成される。
【００４８】
これら４つの隣接した電極211・212・221・222は、Ａｕ，Ｐｔ，Ａｇ，Ｃｕ，Ａｌ等の単体金属あるいは合金から成る電極層である。これら４つの隣接した電極211・212・221・222は、例えば、スパッタリング法により基板温度を室温から400℃の範囲として形成されている。
【００４９】
これら４つの隣接した電極211・212・221・222の厚みは、それぞれこれらに接続される端子部から容量形成部までの配線の抵抗成分、電極211・212・221・222の連続性（これらを良好にするには、いずれも電極211・212・221・222の厚みが厚い方が望ましい。）および誘電体基板10との密着性（これを良好にするには電極211・212・221・222の厚みが相対的に薄い方が望ましい。）を考慮して決定され、例えば、0.1〜10μｍとされる。これら４つの電極211・212・221・222の厚みが0.1μｍよりも小さくなると、電極211・212・221・222自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣る傾向にある。一方、電極211・212・221・222の厚みが10μｍを超えると、誘電体基板10との密着信頼性が低下したり、誘電体基板10に反りが生じたりする傾向がある。
【００５０】
次に、図６（ａ）は、本発明の可変容量コンデンサにおける第３の容量素子および第４の容量素子の容量形成部の実施の形態のさらに他の例の平面構造を示す平面図であり、図６（ｂ）は、図６（ａ）中のＡ−Ａ’線に沿った断面構造を示す断面図である。図６において、１は支持基板であり、21は第３の容量素子の下部電極であり、22はそれに隣接して配置された第４の容量素子の下部電極である。31は第３の容量素子の薄膜誘電体層であり、32は第４の容量素子の薄膜誘電体層である。41は第３の容量素子の上部電極であり、42はそれに隣接して配置された第４の容量素子の上部電極である。
【００５１】
そして、この例では、下部電極21・22および上部電極41・42をそれぞれ櫛型電極としている。このように下部電極21・22および上部電極41・42をそれぞれ櫛型電極とすることにより、第３の容量素子と第４の容量素子との隣接している部分が長くなるので、第３の容量素子と第４の容量素子とを効率よく静電的に結合させることができるものとなる。
【００５２】
このような櫛型電極としては、第３の容量素子と第４の容量素子の静電的な結合度を強くするために第３の容量素子と第４の容量素子との隣接している部分ができるだけ長くなるように、櫛歯の本数が多く、櫛歯部分の長さが長く、また、第３の容量素子と第４の容量素子との間隔が短く配置されているようにすることが望ましい。
【００５３】
なお、この例では図３に示した例に対して下部電極21・22および上部電極41・42を櫛型電極とした場合を示したが、図４および図５に示した例についてそれらの電極51・52・71・72あるいは211・212・221・222を櫛型電極とした場合にも、同様の作用効果が得られるものである。
【００５４】
次に、図７（ａ）は本発明の可変容量コンデンサの可変容量素子，容量素子，半田端子等を含んだ平面構造を示す平面図であり、図７（ｂ）は図７（ａ）中のＡ−Ａ’線に沿った断面構造を示す断面図である。図７において、701は支持基板、702は下部電極、703は薄膜誘電体層、704は上部電極、705は引き出し電極、706は半田バリア層、707は半田密着層、708は保護膜、709は半田端子である。このような構成の本発明の可変コンデンサは、通常の薄膜工程により作製が可能となる。
【００５５】
支持基板701は、アルミナセラミックス等のセラミック基板，サファイア等の単結晶基板，ガラス基板，表面酸化されたＳｉ基板等である。そして、支持基板701の表面には、下部電極702が形成されている。下部電極702，薄膜誘電体層703，上部電極704は、スパッタリング法等の成膜法によって支持基板701上の全面にそれぞれ同一バッチで形成され、全層のスパッタリング終了後に、上部電極704，薄膜誘電体層703，下部電極702がそれぞれ所定形状のフォトレジスト層を用いて物理的または化学的にエッチングされて所定の形状に形成される。
【００５６】
下部電極702は、Ａｕ，Ｐｔ，Ａｇ，Ｃｕ，Ａｌ等の単体金属あるいは合金から成る電極層である。この下部電極702は、例えば、スパッタリング法等の成膜法によって基板温度が室温から400℃の範囲で形成されている。
【００５７】
この下部電極702の厚みは、これらに接続される端子部から容量形成部までの配線の抵抗成分，下部電極702の連続性（これらを良好にするには、いずれも下部電極702の厚みが厚い方が望ましい。）および支持基板701との密着性（これを良好にするには下部電極702の厚みが相対的に薄い方が望ましい。）を考慮して決定され、例えば、0.1〜10μｍとされる。下部電極702の厚みが0.1μｍよりも小さくなると、下部電極702自身の抵抗が大きくなると同時に、電極の連続性がなくなり、信頼性が劣る傾向にある。一方、下部電極702の厚みが10μｍを超えると、支持基板701との密着信頼性が低下したり、支持基板701に反りが生じたりする傾向がある。
【００５８】
薄膜誘電体層703は、例えば、ＳｉＯｘ等の酸化物あるいはＳｉＮｘ等の窒化物から成る誘電体材料の層である。例えば、ターゲットとしてＳｉ３Ｎ４を用い、基板温度を400℃としてスパッタリング法によって成膜することにより、Ｑ値が500程度の薄膜誘電体層703を得ることができる。ここで、薄膜誘電体層703の内、ＣＶ１と示されたものは印加電圧に応じて容量が変化するコンデンサを形成する薄膜誘電体層であり、例えば、ターゲットとしてＢａ０．５Ｓｒ０．５ＴｉＯ３を用い、基板温度を600℃としてスパッタリング法によって成膜することにより、印加電圧による容量変化率が60％程度の薄膜誘電体層703を得ることができる。下部電極702，薄膜誘電体層703，上部電極704は、スパッタリング法等の成膜法によって支持基板701上の全面にそれぞれ同一バッチで形成され、全層のスパッタリング終了後に、上部電極704，薄膜誘電体層703，下部電極702がそれぞれ所定形状のフォトレジスト層を用いて物理的または化学的にエッチングされて所定の形状に形成されることから、まず、薄膜誘電体層がＢａ０．５Ｓｒ０．５ＴｉＯ３からなる所定形状の積層体を作製し、続けて薄膜誘電体層がＳｉ３Ｎ４からなる所定形状の積層体を作製することにより、ＣＶ１を含む薄膜誘電体層703を得ることができる。
【００５９】
上部電極704は、上部電極704は、下部電極702と同じくＡｕ，Ｐｔ，Ａｇ，Ｃｕ，Ａｌ等の単体金属あるいは合金から成る電極層である。
【００６０】
引き出し電極705は、第１〜第４の容量素子、あるいは第１および第２の可変容量素子と端子とを適宜接続するものである。引き出し電極705にはＡｇ，Ｃｕ，などの安価で低抵抗な金属を用いることができる。
【００６１】
半田バリア層706は、リフロー時の半田の電極への拡散を防止するために形成される。半田バリア層706にはＮｉ等の金属を用いることができる。
【００６２】
半田密着層707は、半田端子709と半田バリア層706とを密着させるために形成される。半田密着層707にはＡｕ等の半田との濡れ性の良い金属を用いることができる。
【００６３】
保護膜708は、半田端子709を露出するように形成されている。保護膜708にはＢＣＢ樹脂やポリイミド樹脂等の有機物あるいはＳｉＮｘやＳｉＯｘ等の無機物等を用いることができる。また、これらの材料の多層構造にしてもよい。
【００６４】
半田端子709は、半田ペーストを印刷した後、リフローを行なうことにより形成される。
【００６５】
これらにより、第１の容量素子は、下部電極が第２接続点側の端子，第２の可変容量素子の下部電極および第４の容量素子の上部電極に接続され、上部電極が第１の可変容量素子の上部電極および第３の容量素子の下部電極に接続される。
【００６６】
また、第２の容量素子は、下部電極が第１接続点側の端子，第１の可変容量素子の下部電極および第４の容量素子の下部電極に接続され、上部電極が第２の可変容量素子の上部電極および第３の容量素子の上部電極に接続される。
【００６７】
第１の可変容量素子は、下部電極が第１接続点側の端子，第２の容量素子の下部電極および第４の容量素子の下部電極に接続され、上部電極が第１の容量素子の上部電極および第３の容量素子の下部電極に接続される。
【００６８】
また、第２の可変容量素子は、下部電極が第２接続点側の端子、第１の容量素子の下部電極および第４の容量素子の上部電極に接続され、上部電極が第１の可変容量素子の上部電極および第３の容量素子の下部電極に接続される。
【００６９】
第３の容量素子は、下部電極が第１の可変容量素子の上部電極および第１の容量素子の上部電極に接続され、上部電極が第２の可変容量素子の上部電極および第２の容量素子の上部電極に接続される。
【００７０】
また、第４の容量素子は、下部電極が第１接続点側の端子，第１の可変容量素子の下部電極および第２の容量素子の下部電極に接続され、上部電極が第２接続点側の端子，第２の可変容量素子の下部電極および第１の容量素子の下部電極に接続される。
【００７１】
そして、第３の容量素子と第４の容量素子は、下部電極702同士および上部電極704同士が隣接していることによって、静電的に結合している。
【００７２】
このようにして、本発明の可変容量コンデンサが構成されており、端子間に直流電圧を印加することにより第１の可変容量素子および第２の可変容量素子の容量を変化させることによって、第３の容量素子に印加される電圧を制御し、その結果として第３の容量素子に生じる電荷を制御する。第３の容量素子と第４の容量素子は静電的に結合しているので、第３の容量素子に生じた電荷により第４の容量素子に生じる電荷が変化し、第４の容量素子の容量が変化することになるので、このような回路で構成される可変容量コンデンサ全体の容量が変化するものとなる。
【００７３】
以上より、本発明の可変容量コンデンサによれば、印加電圧による容量変化が大きく、Ｑ値が高く、温度特性の良好な可変容量コンデンサを提供することができる。
【００７４】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、櫛型電極の櫛歯の形状を直線状の代わりに十字状等としてもよく、その場合には第３の容量素子と第４の容量素子との隣接している部分がさらに長くなるので、両者の静電的な結合をさらに強くすることができる。
【実施例】
【００７５】
回路シミュレータを用いた等価回路によるインピーダンスの計算に基づいて、第１および第２の可変容量素子ＣＶ１およびＣＶ２として静電容量が１ｐＦであり、印加電圧による容量変化が67％であり、Ｑ値が50の誘電体薄膜コンデンサを用い、第１〜第３の容量素子Ｃ１〜Ｃ３として静電容量が１ｐＦでＱ値が500のコンデンサを用い、第４の容量素子Ｃ４として静電容量が0.1ｐＦでＱ値が500のコンデンサを用いて、図１に示す構成で本発明の可変容量コンデンサを構成した。この可変容量コンデンサについてその静電容量、Ｑ値および容量変化を測定したところ、全体の静電容量は1.7ｐＦとなり、Ｑ値は110であり、印加電圧による容量変化が51％であった。
【００７６】
この結果、第１および第２の可変容量素子ＣＶ１・ＣＶ２のＱ値が50であるにもかかわらず、可変容量コンデンサ全体のＱ値は110であることから、本発明の可変容量コンデンサによれば、Ｑ値が高く、印加電圧による容量変化が大きなものとできるものであることが確認できた。
【００７７】
また、図３〜図６に示した例の本発明の可変容量コンデンサについても同様に構成したところ、いずれも可変容量コンデンサ全体のＱ値が高く、印加電圧による容量変化が大きなものとすることができた。
【図面の簡単な説明】
【００７８】
【図１】本発明の可変容量コンデンサの実施の形態の一例の等価回路を示す回路図である。
【図２】本発明の可変容量コンデンサの実施の形態の他の例の等価回路を示す回路図である。
【図３】本発明の可変容量コンデンサにおける第３の容量素子および第４の容量素子の容量形成部の実施の形態の一例の断面構造を示す断面図である。
【図４】本発明の可変容量コンデンサにおける第３の容量素子および第４の容量素子の容量形成部の実施の形態の他の例の断面構造を示す断面図である。
【図５】本発明の可変容量コンデンサにおける第３の容量素子および第４の容量素子の容量形成部の実施の形態のさらに他の例の断面構造を示す断面図である。
【図６】（ａ）は本発明の可変容量コンデンサにおける第３の容量素子および第４の容量素子の容量形成部の実施の形態のさらに他の例の平面構造を示す平面図であり、（ｂ）は（ａ）中のＡ−Ａ’線に沿った断面構造を示す断面図である。
【図７】（ａ）は本発明の可変容量コンデンサの可変容量素子，容量素子，半田端子等を含んだ平面構造を示す平面図であり、（ｂ）は（ａ）中のＡ−Ａ’線に沿った断面構造を示す断面図である。
【符号の説明】
【００７９】
１・・・支持基板
10・・・誘電体基板
21，22・・・下部電極
31，32・・・薄膜誘電体層
41，42・・・上部電極
51，52・・・２つの隣接した電極
61，62・・・誘電体層
71，72・・・２つの隣接した電極
211，212，221，222・・・４つの隣接した電極
701・・・支持基板
702・・・下部電極
703・・・薄膜誘電体層
704・・・上部電極
705・・・引き出し電極
706・・・半田バリア層
707・・・半田密着層
708・・・保護膜
709・・・半田端子
Ｃ１，Ｃ２，Ｃ３，Ｃ４・・・容量素子
ＣＶ１，ＣＶ２・・・可変容量素子
Ｒ１，Ｒ２・・・抵抗
Ｎ１，Ｎ２・・・接続点
【図１】
2006179674.tif 000003
【図２】
2006179674.tif 000004
【図３】
2006179674.tif 000005
【図４】
2006179674.tif 000006
【図５】
2006179674.tif 000007
【図６】
2006179674.tif 000008
【図７】
2006179674.tif 000009