(57)【要約】【課題】個々のメモリの書換え回数を管理してシステムのコストパフォーマンスを最大限に発揮したメモリバンク書換えシステムを提供することを目的とする。【解決手段】メモリのバンク番号を格納する複数のバンクレジスタを有するメモリバンクレジスタ１１が、各バンクレジスタの累積書換え回数を格納する累積書換え回数レジスタ２３と、各バンクレジスタの最大書換え回数を格納する最大書換え回数レジスタ２４を有し、マイクロプロセッサからの制御信号に基づき、メモリをアクセスする毎に前記累積書換え回数レジスタ２３と最大書換え回数レジスタ２４を比較し、書換え不可能になればこれをマイクロプロセッサに通知する。これにより、個々のメモリの書換え回数を管理しシステムのコストパフォーマンスを最大限に発揮することができる。【選択図】図２
2006031318.tif 000002
【特許請求の範囲】
【請求項１】
マイクロプロセッサと、メモリのバンク番号を格納する複数のバンクレジスタを有するメモリバンクレジスタと、メモリ部とを備え、前記メモリバンクレジスタは、各バンクレジスタの累積書換え回数を格納する累積書換え回数レジスタと、各バンクレジスタの最大書換え回数を格納する最大書換え回数レジスタを有し、前記マイクロプロセッサからの制御信号に基づき、メモリをアクセスする毎に前記累積書換え回数レジスタと最大書換え回数レジスタを比較し、書換え不可能になればこれを通知するメモリバンク書換えシステム。
【請求項２】
累積書換え回数レジスタに代えてレジスタ値減算手段を有し、メモリをアクセスする毎に最大書換え回数レジスタの値を減じて、書換え不可能になればこれをマイクロプロセッサに通知する請求項１に記載のメモリバンク書換えシステム。
【請求項３】
メモリバンクレジスタをメモリ部の不揮発性メモリに格納した請求項１または２に記載のメモリバンク書換えシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、書換え回数が制限されたメモリを効率良くアクセスすることができるメモリバンク書換えシステムに関するものである。
【背景技術】
【０００２】
従来、半導体メモリ素子を用いたハードウェアシステムにおいて、そのシステムで使用されるマイクロプロセッサなどのアドレス空間の範囲を越えた大容量メモリをアクセスする場合、一般的にバンク切替えの手法が用いられる（例えば、特許文献１参照）。
【０００３】
これは、図４に示すように、マイクロプロセッサの最大アドレス空間の範囲内で、特定領域を１単位（これをバンクと呼ぶ）として大容量メモリを複数のバンクに分け、アドレッシングを行う際には、まずマイクロプロセッサ１より出力命令などを用いて特定のバンク番号をメモリバンクレジスタ２に設定しておき、それからメモリ部３の特定のアドレスをアクセスするというものである。バンク番号はマイクロプロセッサのアドレスを拡張したものと考えることもできる。
【特許文献１】特開平７−０５６８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来の構成では、ビット単価は安いが最大書換え回数が少ないメモリと、ビット単価は高いが最大書換え回数が大きいメモリとを混在して搭載するシステムでは、個々の書換え回数の管理が行えず最大書換え回数の少ないメモリがシステムの書換え回数を制限するという課題があった。
【０００５】
本発明は、前記従来の課題を解決するもので、個々のメモリの書換え回数を管理してシステムのコストパフォーマンスを最大限に発揮したメモリバンク書換えシステムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記従来の課題を解決するために、本発明のメモリバンク書換えシステムは、メモリのバンク番号を格納する複数のバンクレジスタを有するメモリバンクレジスタが、各バンクレジスタの累積書換え回数を格納する累積書換え回数レジスタと、各バンクレジスタの最大書換え回数を格納する最大書換え回数レジスタを有し、マイクロプロセッサからの制御信号に基づき、メモリをアクセスする毎に前記累積書換え回数レジスタと最大書換え回数レジスタを比較し、書換え不可能になればこれをマイクロプロセッサに通知するようにしたものである。
【０００７】
これにより、個々のメモリの書換え回数を管理しシステムのコストパフォーマンスを最大限に発揮したメモリバンク書換えシステムが提供できる。
【発明の効果】
【０００８】
本発明のメモリバンク書換えシステムは、個々のメモリの書換え回数を管理しシステムのコストパフォーマンスを最大限に発揮することができる。
【発明を実施するための最良の形態】
【０００９】
第１の発明は、マイクロプロセッサと、メモリのバンク番号を格納する複数のバンクレジスタを有するメモリバンクレジスタと、メモリ部とを備え、前記メモリバンクレジスタは、各バンクレジスタの累積書換え回数を格納する累積書換え回数レジスタと、各バンクレジスタの最大書換え回数を格納する最大書換え回数レジスタを有し、マイクロプロセッサからの制御信号に基づき、メモリをアクセスする毎に前記累積書換え回数レジスタと最大書換え回数レジスタを比較し、書換え不可能になればこれをマイクロプロセッサに通知するようにしたメモリバンク書換えシステムとしたことにより、個々のメモリの書換え回数を管理するものであり、ビット単価は安いが最大書換え回数が少ないメモリと、ビット単価は高いが最大書換え回数が大きいメモリとを混在して搭載するシステムにおいて、最大限のコストパフォーマンスを発揮することができる。
【００１０】
第２の発明は、特に、第１の発明において、累積書換え回数レジスタに代えてレジスタ値減算手段を有し、メモリをアクセスする毎に最大書換え回数レジスタの値を減じて、書換え不可能になればこれをマイクロプロセッサに通知するようにしたことにより、第１の発明と同等の効果を得ることができる。
【００１１】
第３の発明は、特に、第１または第２の発明において、メモリバンクレジスタをメモリ部の不揮発性メモリに格納したことにより、システム起動時および終了時の各バンクレジスタの設定、保存手順を省くことができる。
【００１２】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
【００１３】
（実施の形態１）
図１、図２は、本発明の実施の形態１におけるメモリバンク書換えシステムを示すものである。
【００１４】
図１に示すように、本実施の形態におけるメモリバンク書換えシステムは、マイクロプロセッサ１２と、メモリのバンク番号を格納する複数のバンクレジスタおよびメモリをアクセスする毎に前記バンクレジスタの出力に従って該当するメモリのバンク番号を選択供給する手段とを有するメモリバンクレジスタ１１と、メモリ部１３とを備えている。そして、マイクロプロセッサ１２とメモリ部１３はバスラインで接続され、メモリバンクレジスタ１１は、制御信号に基づいてバンク番号をメモリ部１３に出力するものである。
【００１５】
前記メモリバンクレジスタ１１は、図２に示すように、アドレスデコード手段２１と、該当するバンクレジスタが書き換えられたかどうかを判断する書換え判断手段２２と、書換え判断手段２２からの出力により各バンクレジスタの累積書換え回数を格納する累積書換え回数レジスタ２３と、各バンクレジスタの最大書換え回数を格納する最大書換え回数レジスタ２４と、累積書換え回数レジスタ２２と最大書換え回数レジスタ２４を比較する比較手段２５とを有し、マイクロプロセッサ１２からの制御信号に基づきメモリをアクセスする毎に前記累積書換え回数レジスタ２４と最大書換え回数レジスタ２４を比較し、書換え不可能になればこれをマイクロプロセッサ１２に通知するようにしている。
【００１６】
以上のように構成されたメモリバンク書換えシステムにおいて、以下その動作、作用を説明する。
【００１７】
まず、マイクロプロセッサ１２から該当するバンクレジスタに対する書き込みであるかどうかを書換え判断手段２２で判断し、その結果により累積書換え回数レジスタ２３の値をインクリメントする。比較手段２５は予め最大書換え回数レジスタ２４に設定された最大書換え回数と累積書換え回数レジスタ２３の値とを比較し、累積書換え回数と一致した場合にこれ以上書換え不可能であると判断し、書換え不可能通知信号をマイクロプロセッサ１２に送る。マイクロプロセッサ１２は書換え不可能通知信号を受信した際に書き込んでいたバンクレジスタにはこれ以上書換えできないことを認識するものである。
【００１８】
（実施の形態２）
図３は、本発明の実施の形態２におけるメモリバンク書換えシステムのメモリバンクレジスタを示すものである。
【００１９】
図に示すように、本実施の形態においては、実施の形態１の累積書換え回数レジスタ２３に代えてレジスタ値減算手段３１とし、比較手段２５を通知手段３２としたものであり、メモリをアクセスする毎に最大書換え回数レジスタ２４の値を減じて、書換え不可能になればこれを通知手段３２からマイクロプロセッサ１２に通知するようにしているものである。
【００２０】
以上のように構成されたメモリバンク書換えシステムにおいて、以下その動作、作用を説明する。
【００２１】
まず、マイクロプロセッサ１２から該当するバンクレジスタに対する書き込みであるかどうかを書換え判断手段２２で判断し、その結果によりレジスタ値減数手段３１により最大書換え回数レジスタ２４の値をデクリメントする。通知手段３２は最大書換え回数レジスタ２４の値がゼロとなった場合にこれ以上書換え不可能であると判断し、書換え不可能通知信号をマイクロプロセッサ１２に送る。
【００２２】
マイクロプロセッサ１２は書換え不可能通知信号を受信した際に書き込んでいたバンクレジスタにはこれ以上書換えできないことを認識するものである。
【００２３】
（実施の形態３）
次に、本発明の実施の形態３におけるメモリバンク書換えシステムについて説明する。
【００２４】
本実施の形態においては、メモリバンクレジスタ１１をメモリ部１３の不揮発性メモリに格納したものである。すなわち、実施の形態１における、累積書換え回数レジスタ２３および最大書換え回数レジスタ２４の両方または片方、あるいは実施の形態２における、レジスタ値減算手段３１および最大書換え回数レジスタ２４の両方または片方をメモリ部１３の内部の不揮発性メモリ部内に置くことによりシステムを簡素化しているものである。
【００２５】
これにより、システム起動時および終了時の各バンクレジスタの設定、保存手順を省くことができる。
【００２６】
なお、各実施の形態において、マイクロプロセッサ１２は書換え不可能通知により、書換え操作を途中で中断してもよいし、書換え操作を行わずに異常処理を行ってもよいものである。
【産業上の利用可能性】
【００２７】
以上のように、本発明におけるメモリバンク書換えシステムは、個々のメモリの書換え回数を管理しシステムのコストパフォーマンスを最大限に発揮することができるので、低価格を要求される民生用マイコン応用機器全般に適用することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１におけるメモリバンク書換えシステムのブロック図
【図２】同メモリバンク書換えシステムにおけるメモリバンクレジスタの内部構成を示すブロック図
【図３】本発明の実施の形態２におけるメモリバンク書換えシステムのメモリバンクレジスタの内部構成を示すブロック図
【図４】従来のメモリバンク書換えシステムのブロック図
【符号の説明】
【００２９】
１１  メモリバンクレジスタ
１２  マイクロプロセッサ
１３  メモリ部
２３  累積書換え回数レジスタ
２４  最大書換え回数レジスタ
２５  比較手段
３１  レジスタ値減数手段
３２  通知手段
【図１】
2006031318.tif 000003
【図２】
2006031318.tif 000004
【図３】
2006031318.tif 000005
【図４】
2006031318.tif 000006