(57)【要約】【課題】  データ保持特性を向上させる。【解決手段】  パルス幅の異なる同符号の電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体に第１電圧パルスと第１電圧パルスと同符号で且つ第1電圧パルスよりパルス幅の長い第２電圧パルスからなる一組の再生電圧パルスを印加することで可変抵抗体の抵抗値の異なる状態を読み取る。【選択図】  図７
2006179582.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅の異なる同符号の電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体を用いた記憶素子の再生方法であって、
第１電圧パルスと前記第１電圧パルスと同符号で且つ第1電圧パルスよりパルス幅の長い第２電圧パルスとからなる一組の再生電圧パルスを前記可変抵抗体に印加することで、前記可変抵抗体の抵抗値の異なる状態を読み取る、
ことを特徴とする記憶素子の再生方法。
【請求項２】
請求項１において、
前記再生電圧パルスのパルス電圧の絶対値は、データの記録および消去時に前記可変抵抗体に印加されるパルスの絶対値より小さい、
ことを特徴とする記憶素子の再生方法。
【請求項３】
請求項１または２において、
前記第２電圧パルスは複数個のパルスからなる、
ことを特徴とする記憶素子の再生方法。
【請求項４】
請求項１から３のいずれか１つにおいて、
前記第１電圧パルスと前記第２電圧パルスのパルス電圧の絶対値が異なる、
ことを特徴とする記憶素子の再生方法。
【請求項５】
請求項４において、
前記第２電圧パルスのパルス電圧の絶対値は前記第１電圧パルスの絶対値より小さい、
ことを特徴とする記憶素子の再生方法。
【請求項６】
請求項１から５のいずれか１つにおいて、
前記可変抵抗体の抵抗値の異なる状態をセンスアンプに流れる電流値により読み取る、
ことを特徴とする記憶素子の再生方法。
【請求項７】
パルス幅の異なる同符号の電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体と、
前記可変抵抗対と直列に接続されたローパスフィルタと、
前記ローパスフィルタと並列に接続されたセンスアンプとを備え、
前記可変抵抗体に第１電圧パルスと第１電圧パルスと同符号で且つ第１電圧パルスよりパルス幅の長い第２電圧パルスからなる一組の再生電圧パルスを印加することで、前記可変抵抗体の抵抗値の異なる状態を前記センスアンプに流れる電流値により読み取る、
ことを特徴とするメモリ回路。
【請求項８】
請求項７において、
前記再生電圧パルスのパルス電圧の絶対値は、データの記録および消去時に前記可変抵抗体に印加されるパルスの絶対値より小さい、
ことを特徴とするメモリ回路。
【請求項９】
請求項７または８において、
前記第２電圧パルスは複数個のパルスからなる、
ことを特徴とするメモリ回路。
【請求項１０】
請求項７から９のいずれか１つにおいて、
前記第１電圧パルスと前記第２電圧パルスのパルス電圧の絶対値が異なる、
ことを特徴とするメモリ回路。
【請求項１１】
請求項１０において、
前記第２電圧パルスのパルス電圧の絶対値は前記第１電圧パルスの絶対値より小さい、
ことを特徴とするメモリ回路。
【請求項１２】
請求項７から１１のいずれか１つにおいて、
前記可変抵抗体の抵抗値の異なる状態をセンスアンプに流れる電流値により読み取る、
ことを特徴とするメモリ回路。
【請求項１３】
請求項７から１２のいずれか１つにおいて、
前記ローパスフィルタは、パルス幅が１μｓｅｃ．以下のパルス電流をカットする特性を有する、
ことを特徴とするメモリ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源を切っても記憶情報が消えない不揮発記憶素子の再生方法及びメモリ回路に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために、不揮発性記憶素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求がますます高まりつつある。現在、不揮発性メモリ素子としては半導体トランジスタのゲート部分に浮遊ゲートを設け、その浮遊ゲート内に電子を注入するメカニズムを用いて不揮発性を実現したフラッシュメモリが実用化され、デジタルカメラやパーソナルコンピュータの外部記憶素子として多く用いられている。
【特許文献１】米国特許第6,204,139号公報
【特許文献２】米国特許第6,673,691号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、フラッシュメモリは書き込み電圧が高い、書き込み／消去時間が遅い、書き換え寿命が短い、大容量化（素子の微細化）が困難等の多くの課題を有している。そのため、現在これらフラッシュメモリの課題を解決すべく、強誘電体を用いた半導体メモリ（ＦｅＲＡＭ）、ＴＭＲ（トンネルＭＲ）材料を用いた半導体メモリ（ＭＲＡＭ）、相変化材料用いた半導体メモリ（ＯＵＭ）等の新規な不揮発性メモリ素子の開発が盛んに行われている。しかし、これらのメモリ素子もＦｅＲＡＭに関しては、素子の微細化が困難、ＭＲＡＭに関しては書き込み電圧が高い、ＯＵＭに関しては書き換え寿命が短い等の課題を有しており、不揮発性メモリ素子に対する全ての要望を満たす記憶素子がないのが現状である。したがって、それらを克服するための新しい記録方法をとしてヒューストン大学やSharp Laboratories of America. Inc.からパルス電圧によりペロブスカイト構造酸化物の抵抗値を変化させる手法が開発された（特許文献１、２）が、記憶素子としての動作時における再生の際に、記録された抵抗値が変化してしまい、データ保持特性に欠けるとういう大きな課題を有することがわかった。
【課題を解決するための手段】
【０００４】
本発明による記憶素子の再生方法は、パルス幅の異なる同符号の電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体を用いた記憶素子の再生方法であって、第１電圧パルスと前記第１電圧パルスと同符号で且つ第1電圧パルスよりパルス幅の長い第２電圧パルスとからなる一組の再生電圧パルスを前記可変抵抗体に印加することで、前記可変抵抗体の抵抗値の異なる状態を読み取る、ことを特徴とする。
【０００５】
また、本発明によるメモリ回路は、パルス幅の異なる同符号の電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗体と、前記可変抵抗対と直列に接続されたローパスフィルタと、前記ローパスフィルタと並列に接続されたセンスアンプとを備え、前記可変抵抗体に第１電圧パルスと第１電圧パルスと同符号で且つ第１電圧パルスよりパルス幅の長い第２電圧パルスからなる一組の再生電圧パルスを印加することで、前記可変抵抗体の抵抗値の異なる状態を前記センスアンプに流れる電流値により読み取る、ことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、従来の不揮発性記憶素子で課題となっていた、書き込み電力が高い、書き込み時間が長い、書き換え寿命が短い、大容量化（素子の微細化）が困難等の多くの課題を全て解決することができる不揮発性記憶素子（ペロブスカイト構造酸化物の抵抗値をパルス電圧により変化させる原理を用いた）で大きな課題となっていた再生過程での抵抗変化を低減することができ、この結果、データ保持特性を飛躍的に向上させることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について、図を参照して説明する。なお、図面において同一または相当する部分には同一の参照符号を付してその説明は繰り返さない。
【０００８】
＜可変抵抗体の基本構成及び基本特性＞
まず、本発明の実施形態において用いられる可変抵抗体の基本構成および基本特性について説明する。
【０００９】
本実施形態において用いられる可変抵抗体は、与えられる電気的パルスのパルス幅に応じてその抵抗値を増加／減少させる特性を有するものである。その基本構成を図１に示す。この可変抵抗体では、基板４上に電極３を設け、電極３上に抵抗変化材料２を成膜し、抵抗変化材料２上に電極１を設けている。ここでは、抵抗変化材料２としてPr0.7Ca0.3MnO3(PCMO)からなるＣＭＲ材料を用いた。ＰＣＭＯ材料は、印加されるパルス電圧（ここでは電極１、３間に与えられるパルス電圧）のパルス幅（ここでは電極１，３間に与えられる同極性のパルス電圧のパルス幅）により、抵抗値が可逆的に変化（増加／減少）することが特許文献２に報告されている。図２に我々が成膜したＰＣＭＯ膜の抵抗変化の実験結果を示す。ここでは、ＰＣＭＯ膜の形成は基板温度を７００℃に加熱してスパッタ法で行った。膜厚は０．１μｍとした。また電極材料としては電極１、３ともにＰｔを用いた。本実験ではパルス電圧の極性を、便宜上ＰＣＭＯ材料２の膜表面（電極１）に与える電圧の極性として定義した。ここで、成膜直後のＰＣＭＯ材料の抵抗値は高く、またバラツキも大きいため、本実験では＋極性のパルス電圧（電圧値３Ｖ、パルス幅１０μｓｅｃ．）を複数回印加して抵抗値を減少させ、約１０００Ωになった時点を初期状態（リセット）とした。抵抗値を１０００Ωに初期化したＰＣＭＯ材料の抵抗値が、印加したパルス電圧のパルス幅によりどのように変化したかを調べた実験結果を図２に示す。本実施例では印加したパルス電圧は＋５Ｖでパルス幅を１ｎｓｅｃ．から１ｍｓｅｃ．まで変化させてＰＣＭＯ膜の抵抗変化を調べた。ここでの印加パルス数は１回としている。図２（ａ）に示すように、パルス電圧のパルス幅が１０ｎｓｅｃ．以上２μｓｅｃ．以下において、ＰＣＭＯ膜の抵抗値は初期状態の１０００Ωから１００００Ω（高抵抗状態）へと約１桁増加した。また、パルス幅が１０ｎｓｅｃ．より短い場合、抵抗値は初期の１０００Ω（低抵抗状態）のままであった。さらに、パルス幅が１０μｓｅｃ．以上では、ＰＣＭＯ膜の抵抗値は初期状態の１０００Ωから大きく減少した。したがって、上記方法で初期化されたＰＣＭＯ膜の抵抗値を１０００Ω（低抵抗状態）から１００００Ω（高抵抗状態）に増加させるためには電圧パルスのパルス幅τが約１０ｎｓｅｃ．以上かつ約２μｓｅｃ．以下であることが必要であることがわかる。次に図２（ａ）に示した実験においてパルス幅が１００ｎｓｅｃ．の電圧パルス（＋５Ｖ）を印加して抵抗値が１００００Ω（高抵抗状態）になったＰＣＭＯ膜に、パルス幅を１ｎｓｅｃ．から１ｍｓｅｃ．まで変化させた同極性の電圧パルス（＋５Ｖ）を印加し、抵抗値がパルス幅によりどのように変化したかを調べた実験結果を図２（ｂ）に示す。ここでの印加パルス数は１回としている。パルス幅が１０μｓｅｃ．以上において抵抗値が１００００Ω（高抵抗状態）から１０００Ω（低抵抗状態）に減少する結果となった。したがって、上記方法で１００００Ω（高抵抗状態）になったＰＣＭＯ膜の抵抗値を１０００Ω（低抵抗状態）に減少させるためには電圧パルスのパルス幅τが、１０μｓｅｃ．以上であることが必要であることがわかる。以上の結果より、成膜直後には高い抵抗状態��ばらついていたＰＣＭＯ膜の初期抵抗値を、＋５Ｖでパルス幅τ＝１０μｓｅｃ．の電圧パルスを複数回印加して１０００Ωに初期化したＰＣＭＯ膜はその後、パルス幅τが１０ｎｓｅｃ．≦τ≦２μｓｅｃ．の電圧パルス（短パルス）印加により、抵抗値が１００００Ωに増加し、更にパルス幅τがτ≧１０μｓｅｃ．の電圧パルス（長パルス）印加により、再び１０００Ωに減少することがわかった。図３に本実施例のようにして初期化して低抵抗状態（１０００Ω）にしたＰＣＭＯ膜にパルス幅の異なる電圧パルスを繰り返し印加し、その抵抗値が可逆的に変化することを確認した結果を示す。本実施例では電圧パルスのパルス幅τが
１０ｎｓｅｃ．≦τ≦２μｓｅｃ．
であるパルスを短パルスと定義し、
τ≧１０μｓｅｃ．
であるパルスを長パルスと定義した。
【００１０】
このように、＋５Ｖの短パルス電圧印加により、ＰＣＭＯ膜の抵抗値が増加し、＋５Ｖの長パルス印加によりＰＣＭＯ膜の抵抗値が減少することがわかる。本実施例におけるＰＣＭＯ膜を用いた記憶素子では高抵抗状態をセットと呼び、低抵抗状態をリセットと呼ぶと、このように、パルス幅の異なる同一符号の電圧パルスにより、記憶素子をセットとリセットを可逆的に変化させることができ、不揮発性記憶素子が実現できた。なお本実施例における各抵抗値の測定は、ＰＣＭＯ膜に約５００ｍＶのＤＣ電圧を印加して、その時の電流を測定することで算出している。
【００１１】
本実施例では、パルス電圧の極性を、便宜上ＰＣＭＯ材料２の膜表面（電極１）に与える電圧の極性と定義して説明したが、回路図で説明する場合は材料の表裏の定義は意味を持たないので、ここで使用した可変抵抗体を図４に示すような記号で表記することにする。すなわち、可変抵抗体を記号１１のように表し、記号１１の中で、矢印の先端に＋極性の短パルス電圧が印加されると抵抗値が増加して高抵抗状態にセットされ、矢印の先端に＋極性の長パルス電圧が印加されると、抵抗値が減少して低抵抗状態にリセットされる特性を有すると定義すると、図４（ａ）のように＋５Ｖの短パルス電圧１５ａが入力端子に印加されると可変抵抗体１１の抵抗値が高抵抗状態にセットされ、図４（ｂ）のように＋５Ｖの長パルス電圧１５ｂが印加されると可変抵抗体１１の抵抗値が低抵抗状態にリセットされることになる。このようにして、データの記録、消去が可能となる。図５は記録（セット）状態、消去（リセット）状態を再生する方法を示す。再生時には図５に示すように＋２Ｖの短パルス電圧（パルス幅は１０ｎｓｅｃ．）１６を印加して、センスアンプ１４により電流値を読み取ることにより、可変抵抗体１１が記録状態（高抵抗状態）にあるのか消去状態（低抵抗状態）にあるのかを識別することができる。図６（ａ）は記録状態（高抵抗状態）を＋２Ｖの短パルス電圧（パルス幅は１０ｎｓｅｃ．）で複数回読み出した場合の抵抗値の変化、図６（ｂ）は記録状態（高抵抗状態）を＋２Ｖの短パルス電圧（パルス幅は１０ｎｓｅｃ．）で複数回読み出した場合の抵抗値の変化を示す。このように、可変抵抗体１１の抵抗値は短パルス電圧で読み出した場合は、読み出し回数に従い徐々に増加していくことがわかる。このように、本実験では可変抵抗体１１の抵抗値が読み出し後に変化してしまうという基本的な特性を有していることがわかった。したがって、本可変抵抗体１１を記憶素子として用いた場合には、データ保持特性に欠けるという大きな課題があった。
【００１２】
そこで我々は、低抵抗状態（リセット時）および高抵抗状態（セット時）のＰＣＭＯ材料の抵抗値が、印加した再生パルス電圧のパルス幅によりどのように変化したかを調べた。この実験に使用したＰＣＭＯ膜は上述の実験（図２）と同じものを使用した。その実験結果を図７に示す。ここでは、印加したパルス電圧は＋２Ｖでパルス幅を１ｎｓｅｃ．から１ｍｓｅｃ．まで変化させてＰＣＭＯ膜の抵抗変化を調べた。ここでの印加パルス数は１回としている。リセット時においては、図７（ａ）に示すように、パルス電圧のパルス幅が約１０ｎｓｅｃ．以上かつ約２μｓｅｃ．以下において、ＰＣＭＯ膜の抵抗値は初期状態の１０００Ωから約１１００Ωへと増加した。また、パルス幅が約１０ｎｓｅｃ．より短い場合、抵抗値は初期の１０００Ω（低抵抗状態）のままであった。さらに、パルス幅が約１０μｓｅｃ．以上では、ＰＣＭＯ膜の抵抗値は初期状態の１０００Ωから約９００Ωへと減少した。また、セット時においても、図７（ｂ）に示すように、パルス電圧のパルス幅が約１０ｎｓｅｃ．以上かつ約２μｓｅｃ．以下において、ＰＣＭＯ膜の抵抗値は初期状態の１００００Ωから約１１０００Ωへと増加した。また、パルス幅が約１０ｎｓｅｃ．より短い場合、抵抗値は初期の１００００Ω（高抵抗状態）のままであった。さらに、パルス幅が約１０μｓｅｃ．以上では、ＰＣＭＯ膜の抵抗値は初期状態の１００００Ωから約９０００Ωへと減少した。
【００１３】
（第１の実施形態）
本発明の第１の実施形態による記憶素子の再生方法の概要を図８に示す。本実施形態では記憶素子が記録状態（高抵抗状態）か消去状態（低抵抗状態）を識別するための再生パルスが、＋２Ｖ（１０ｎｓｅｃ．）の第１短パルス電圧と＋２Ｖ（１０μｓｅｃ．）の第２長パルス電圧からなる一組の再生電圧パルス１７からなることを特徴としており、センスアンプ１４には、短パルス電流と長パルス電流が両方流れるが、最初に印加される第１短パルス電流の値から、可変抵抗体１１が記録状態（高抵抗状態）にあるのか消去状態（低抵抗状態）にあるのかを識別することができ、さらに次に印加される第２長パルス電圧により、可変抵抗体１１の抵抗値は再生前の状態に戻ることができる。図９に本実施形態の再生パルス電圧で読み出した後の抵抗値の読み出し回数による変化の様子を、（ａ）記録状態（高抵抗状態）及び（ｂ）消去状態（低抵抗状態）について示す。このように本実施形態による再生方法により、可変抵抗体１１の抵抗値が読み出しにより変化することなく、一定値を保持していることがわかり、データ保持特性に優れた記憶素子を実現することができた。
【００１４】
なお、本実施例では、再生電圧パルスの符号が正の場合について説明したが、再生電圧パルスの符号が負の場合においても、センスアンプに流れるパルス電流の符号が異なるだけであり、可変抵抗体１１の記録状態を識別するのには何ら問題はない。
【００１５】
（第２の実施形態）
本発明の第２の実施形態によるメモリ回路の再生方法の概要を図１０に示す。このメモリ回路は、与えられる電気的パルスのパルス幅に応じてその抵抗値を増加／減少させる特性を有する可変抵抗体１１とローパスフィルタ１２とが直列に接続され、ローパスフィルタ１２と並列にセンスアンプ１４が接続された構成となっている。なお、本実施例で用いたローパスフィルタ１２はパルス幅τがτ≧１μｓｅｃ．のパルス電流のみを通す特性を有するものを用いた。このような構成にすることにより、記憶素子が記録状態（高抵抗状態）か消去状態（低抵抗状態）かを識別するための再生パルスとして＋２Ｖ（１０ｎｓｅｃ．）の第１電圧パルスと＋２Ｖ（１０μｓｅｃ．）の第２電圧パルスからなる一組の再生電圧パルス１７が第１電圧パルス、第２電圧パルスの順番でメモリセルに印加されても、センスアンプ１４には、パルス幅τがτ＜１μｓｅｃ．の第１パルス電流のみが流れるので、センスアンプ１４に流れる電流値により、可変抵抗体１１が記録状態（高抵抗状態）にあるのか消去状態（低抵抗状態）にあるのかを識別することができ、τ＞１０μｓｅｃ．の第２パルス電流はセンスアンプ１４には流れないが、第２電圧パルスにより可変抵抗体１１の抵抗値は再生前の状態に戻すことができる。また、このように本実施形態によるメモリ回路においても第１の実施形態の再生方法により、可変抵抗体１１の抵抗値が読み出しにより変化することなく、一定値を保持していることがわかり、データ保持特性に優れた記憶素子を実現することができた。
【００１６】
なお、第１及び第２の実施形態では、記録及び消去パルス電圧の絶対値を５Ｖ、再生パルス電圧の絶対値を２Ｖとしたが、これは一例であり、再生パルス電圧の絶対値が記録及び消去パルスの絶対値以下であれば問題はない。また、再生電圧パルスを構成する第１電圧パルスと第２電圧パルスの間の間隔が１ｎｓｅｃ．以上あることが好ましい。また、再生電圧パルスを構成する第１電圧パルスと第２電圧パルスの絶対値は同じである必要はなく、可変抵抗体１１の抵抗値の読み出し前後で抵抗値の変化がないように、第１電圧パルスと第２電圧パルスの絶対値を調整すること（多くは第２電圧パルスの絶対値の方が、第１電圧パルスの絶対値より小さくなる）が好ましい。また、可変抵抗体１１の抵抗値の読み出し前後で抵抗値の変化がないように第２電圧パルスの個数を複数個にして調整しても何ら差し支えない。さらに、第１及び第２の実施形態では、記録状態と消去状態の１ビット情報の再生の例について述べたが、１ビット情報に限らず、例えば、可変抵抗体１１の抵抗値を記録パルス電圧あるいは記録パルス電圧印加回数を調整することで、多段階に変化させた多ビット情報の記憶素子についても適応可能である。
【産業上の利用可能性】
【００１７】
本発明にかかる記憶素子の再生方法及びメモリ回路は、低電力、高速書き込み・消去、大容量化が可能である不揮発性メモリのデータ保持特性を飛躍的に向上させることができるという効果を有し、次世代不揮発性メモリとして有用である。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態において用いられる可変抵抗体の基本構成を示す図。
【図２】図１に示した可変抵抗体にパルス幅の異なるパルス電圧を印加したときの抵抗値の変化を示す図。
【図３】図１に示した可変抵抗体にパルス幅の異なるパルス電圧を印可したときの抵抗値の変化の可逆性を示す図。
【図４】本発明の記憶素子の抵抗値をセット（高抵抗状態）及びリセット（低抵抗状態）する時の様子を示した図。
【図５】従来の記憶素子の抵抗値を識別（再生）する方法を示す図。
【図６】（ａ）可変抵抗体の高抵抗状態を従来の再生方法で再生したときの可変抵抗体の抵抗値の変化を示す図（ｂ）可変抵抗体の低抵抗状態を従来の再生方法で再生したときの可変抵抗体の抵抗値の変化を示す図。
【図７】図１に示した可変抵抗体にパルス幅の異なる再生パルス電圧を印加したときの抵抗値の変化を示す図。
【図８】第１の実施形態による記憶素子の再生方法を示す図。
【図９】可変抵抗体の各抵抗状態を本発明の実施形態による再生方法で再生したときの可変抵抗体の抵抗値の変化を示す図。
【図１０】第２の実施形態による記憶素子（メモリ回路）の再生方法を示す図。
【符号の説明】
【００１９】
１・・・電極
２・・・抵抗変化材料
３・・・電極
４・・・基板
１１・・・可変抵抗体
１２・・・ローパスフィルタ
１３・・・入力端子
１４・・・センスアンプ
１５・・・記録電圧パルス
１６・・・従来の再生電圧パルス
１７・・・本発明の再生電圧パルス
【図１】
2006179582.tif 000003
【図２】
2006179582.tif 000004
【図３】
2006179582.tif 000005
【図４】
2006179582.tif 000006
【図５】
2006179582.tif 000007
【図６】
2006179582.tif 000008
【図７】
2006179582.tif 000009
【図８】
2006179582.tif 000010
【図９】
2006179582.tif 000011
【図１０】
2006179582.tif 000012