(57)【要約】【課題】プログラム可能なサブサーフェス集合メタライゼーション構造の提供【解決手段】メタライゼーション構造(100)は、金属イオンを含むカルコゲナイドガラスなどのイオン導電体(110)と、イオン導電体の対向する表面に配置される少なくとも２つの電極(120,130)とを備え、好適には一方はカソード、もう一方はアノードとして構成される。アノードとカソードとの間に電圧を印加すると、金属デンドライト(140)がイオン導電体を通過してカソードからアノードへ向かって成長する。電圧が十分な長さの間印加されると、連続的金属デンドライトは、イオン導電体を通過して成長し、両電極に接続してデバイスをショートさせる。連続的金属デンドライトは、別に電圧を印加することによって切断され得る。デンドライトの長さの変化または切断の存在が、プログラム可能なサブサーフェス集合メタライゼーション構造抵抗、キャパシタンスおよびインピーダンスに影響を及ぼす。【選択図】図１Ａ
2006253711.tif 000002
【特許請求の範囲】
【請求項１】
イオン導電体と、
該イオン導電体に接触可能な誘電体であって、バイアを含む誘電体と、
該イオン導電体上に配置された複数の電極であって、該複数の電極は、第１の電極と第２の電極とを含み、該第１の電極の少なくとも一部が該バイア内に形成されている、複数の電極と、
該イオン導電体内を該第１の電極から延びる、金属を含むデンドライトと
を備え、
該金属を含むデンドライトの長さは、該第１の電極と該第２の電極との間に印加される電圧に応じて変動する、デバイス。
【請求項２】
前記イオン導電体が、金属イオンを含むカルコゲニド材料から形成されている、請求項１に記載のデバイス。
【請求項３】
前記カルコゲニド材料が、硫黄、セレンおよびテルルからなる群から選択され、前記金属イオンが、銀、銅および亜鉛からなる群から選択された金属から形成されている、請求項２に記載のデバイス。
【請求項４】
前記イオン導電体が、三硫化二砒素−銀を含む、請求項３に記載のデバイス。
【請求項５】
前記第２の電極が、銀を含む導電材料から形成されている、請求項１に記載のデバイス。
【請求項６】
前記複数の電極のうちの１つが第１の導電材料層をさらに含み、該複数の電極のうちの他の１つが第２の導電材料層をさらに含み、前記イオン導電体が、該第１の導電材料層と該第２の導電材料層との間に配置されている、請求項１に記載のデバイス。
【請求項７】
イオン導電体と、
該イオン導電体に接触可能な誘電体層であって、バイアを含む誘電体層と、
上側の電極であって、該上側の電極の少なくとも一部が該バイア内に形成されている、上側の電極と、
下側の電極であって、該上側の電極と該下側の電極とは互いに向かい合うように該イオン導電体上に配置されている、下側の電極と、
金属を含むデンドライトと
を備え、
該金属を含むデンドライトの長さが該下側の電極と該上側の電極との間に印加される電圧に応じて変動するように、該金属を含むデンドライトは、該イオン導電体を通って該上側の電極から該下側の電極に向かって延びる、デバイス。
【請求項８】
前記下側の電極と前記上側の電極との間に電圧を印加しないことにより、前記金属を含むデンドライトの長さがそのまま残る、請求項７に記載のデバイス。
【請求項９】
前記金属を含むデンドライトの長さが、前記下側の電極と前記上側の電極との間に印加される前記電圧の極性に応じて増加し、もしくは、減少する、請求項８に記載のデバイス。
【請求項１０】
前記金属を含むデンドライトが、前記下側の電極に向かって延び、その結果、該下側の電極に接触するように構成されている、請求項７に記載のデバイス。
【請求項１１】
前記イオン導電体が、金属イオンを含むカルコゲニド材料をさらに備え、該カルコゲニド材料が、硫黄、セレンおよびテルルからなる群から選択され、該金属イオンが、銀、銅および亜鉛からなる群から選択された金属から形成されている、請求項７に記載のデバイス。
【請求項１２】
前記下側の電極が、銀を含む導電材料から形成されている、請求項７に記載のデバイス。
【請求項１３】
デバイスを形成する方法であって、
上側の電極と下側の電極との間に印加される第１の電圧により、イオン導電体材料を通って該上側の電極と該下側の電極との間に、金属を含むデンドライトが成長するように、該上側の電極と該下側の電極との間に配置されたイオン導電体材料を提供するステップと、
該イオン導電体材料に接触可能な誘電体層を提供するステップであって、該誘電体層は、バイアを含む、ステップと
を包含し、
該上側の電極の少なくとも一部が該バイア内に形成されている、方法。
【請求項１４】
前記イオン導電体材料を提供するステップが、硫黄、セレンおよびテルルからなる群から選択されたカルコゲニド材料と周期表のＩ族またはＩＩ族から選択された金属とからイオン導電体材料を形成するステップをさらに包含する、請求項１３に記載の方法。
【請求項１５】
前記デバイスを支持する基板を提供するステップをさらに包含する、請求項１３に記載の方法。
【請求項１６】
デバイスを使用する方法であって、
該デバイスは、
イオン導電体と、
該イオン導電体に接触可能な誘電材料であって、バイアを含む誘電材料と、
カソードと、
アノードであって、該カソードと該アノードとは互いに向かい合うように該イオン導電体上に配置されており、該カソードの少なくとも一部が該バイア内に形成されている、アノードと、
金属を含むデンドライトと
を備え、
該金属を含むデンドライトの長さが該デバイスの電気的な特性に影響を与えるように該アノードと該カソードとの間に印加される電圧に応じて変動するように、該金属を含むデンドライトは、該イオン導電体を通って、該カソードと該アノードとの間に延び、
該方法は、
該金属を含むデンドライトが該アノードに接触するまで該アノードと該カソードとの間に第１の電圧を印加することを包含する、方法。
【請求項１７】
前記アノードと前記カソードとの間に第２の電圧を印加することにより、前記金属を含むデンドライトの中にギャップを形成することをさらに包含する、請求項１６に記載の方法。
【請求項１８】
前記アノードと前記カソードとの間に第３の電圧を印加することにより、前記金属を含むデンドライトの中にある前記ギャップを再び閉じることをさらに包含する、請求項１７に記載の方法。
【請求項１９】
前記金属を含むデンドライトを保持するように前記アノードと前記カソードとの間に第４の電圧を印加することをさらに包含する、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（技術分野）
本発明は、一般に、プログラム可能なメタライゼーション構造に関する、更に
詳細には、イオン導電体と、複数の電極と、電極間のイオン導電体を通過して形
成される電圧制御金属構造体またはデンドライトとを備えたプログラム可能なサ
ブサーフェス集合メタライゼーション（ｐｒｏｇｒａｍｍａｂｌｅ  ｓｕｂ−ｓ
ｕｒｆａｃｅ  ａｇｇｒｅｇａｔｉｎｇ  ｍｅｔａｌｌｉｚａｔｉｏｎ）（ＰＳ
ＡＭ）構造に関する。
【０００２】
（関連技術の説明）
本発明は、１９９７年１２月４日に出願された米国仮出願第６０／０６／７５
０９号に基づく優先権を主張するものである。
【背景技術】
【０００３】
（メモリデバイス）
メモリデバイスは電子システムおよびコンピュータで使用され、情報をバイナ
リデータの形態で格納する。これらのメモリデバイスには様々なタイプに特徴付
けられ、各タイプは様々な長所および短所を有する。
【０００４】
例えば、パーソナルコンピュータに見い出され得るランダムアクセスメモリ（
「ＲＡＭ」）は揮発性半導体メモリである。つまり、電源を切断または取り外す
場合、格納されたデータは失われる。ダイナミックＲＡＭ（「ＤＲＡＭ」）は特
に揮発性であり、格納されたデータを維持するために２〜３マイクロ秒毎に「リ
フレッシュ」（すなわち、再充填）しなければならない。スタティックＲＡＭ（
「ＳＲＡＭ」）は、電源が維持されている限り１回の書込み後データを保持し得
る。しかし、電源が切断されると、データは失われる。従って、これらの揮発性
メモリ構成では、情報は、システムへの電力がオフにされない場合に限って保持
される。
【０００５】
ＣＤ−ＲＯＭは不揮発性メモリの１つの例である。ＣＤ−ＲＯＭは、長いオー
ディオおよびビデオセグメントを含むのに十分な長さである。しかし、このメモ
リからは情報を読み出すだけであって、これに書込むことはできない。従って、
製造中にＣＤ−ＲＯＭがプログラミングされると、新しい情報で再プログラミン
グすることはできない。
【０００６】
磁気格納装置（すなわち、フロッピー（登録商標）ディスク、ハードディスクおよび磁気テープ）などの他の格納装置、および光ディスクなどの他のシステムは不揮発性で
あり、極めて大きな容量を有し、何度も再書込みを行うことができる。残念なこ
とに、これらのメモリデバイスは物理的に大きく、衝撃／振動に敏感であり、高
価な機械的な駆動装置を必要とし、また比較的多量の電力を消費し得る。これら
の否定的な局面により、これらのメモリデバイスは、ラップトップおよび手のひ
らサイズのコンピュータならびにパーソナルデジタルアシスタント（「ＰＤＡ」
）などの低電力の携帯型アプリケーションに対して非理想的である。
【０００７】
格納された情報が規則的に変化する、小型で低電力の携帯型コンピュータシス
テムの数が急激に増大しているため、読出し／書込み半導体メモリが普及してい
る。更に、これらの携帯型システムは、電力がオフのときデータの格納を必要と
するため、不揮発性格納装置が必要である。これらのコンピュータにおける最も
簡単なプログラム可能な半導体不揮発性メモリデバイスは、プログラム可能な読
出し専用メモリ（「ＰＲＯＭ」）である。最も基本的なＰＲＯＭは可融性リンク
アレイを用いる。ＰＲＯＭは一度プログラミングされると、再プログラミングは
できない。これは、ライトワンスリードメニー（「ＷＯＲＭ」）メモリの１つの
例である。消去可能ＰＲＯＭ（「ＥＰＲＯＭ」）は変更可能であるが、各再書込
みの前に、紫外光への露光を含む消去ステップを行わなければならない。電気的
消去可能ＰＲＯＭ（「ＥＥＰＲＯＭ」または「Ｅ2ＰＲＯＭ」）は何度も書込み
が可能であるため、これが従来の不揮発性半導体メモリの中で恐らく最も理想的
なものである。別のタイプのＥＥＰＲＯＭであるフラッシュメモリは、低密度の
従来のＥＥＰＲＯＭより容量は高いが、耐久性に欠ける。ＥＥＰＲＯＭに伴う１
つの主要な問題は、これらが本質的に複雑であることである。これらのメモリデ
バイスで使用される浮遊ゲート格納要素は製造が困難で、比較的多量の半導体実
装可能面積を消費する。更に、回路設計は装置をプログラミングするのに必要な
高電圧に耐えなければならない。これは、記憶容量のビット当たりのＥＥＰＲＯ
Ｍのコストが、他のデータ格納手段に比べて極めて高いことを意味する。ＥＥＰ
ＲＯＭの別の欠点は、これらは電源に接続せずにデータを保持し得るが、プログ
ラミングするためには比較的多量の電力を必要とする。この電力ドレインは、バ
ッテリによって電力を得るコンパクトな携帯型システムでは相当なものとなり得
る。
【０００８】
従って、上述の従来のデータ格納装置に関連する様々な問題を考慮すると、本
来的に製造が簡単で安価である読出し／書込みメモリ技術およびデバイスを有す
ることが非常に望ましい。更に、このメモリ技術は、高い格納密度、不揮発性、
および低い製造コストを提供する一方で、低電圧下で動作することによって、新
世代の携帯型コンピュータ装置の諸要件を満たさなければならない。
【０００９】
（プログラム可能な受動および能動素子）
電子回路は、実際数百万個の素子を備え得る。これらの素子は概して２つの個
別のカテゴリー、すなわち受動素子および能動素子に分類される。抵抗器および
キャパシタなどの受動素子は、比較的一定である、これらに関連する電気値を有
する。一方、トランジスタなどの能動素子の電気的特性は、印加された電圧また
は電流に応答して変化するように設計される。
【００１０】
これら２つのタイプの素子は広範囲に使用されているため、受動素子および能
動素子の機能を両方を行い得る低コストのデバイスを有することが非常に望まし
い。例えば、抵抗およびキャパシタンスを変更することによって、印加信号に応
答する能動素子として作用し、また別の実施形態では、予めプログラミングされ
得る（すなわち、プログラミングが完了した後、変化がデバイスによって「記憶
」される）受動素子として作用するデバイスを持つことが非常に望ましい。この
ようなデバイスは、通信機器での同調回路からオーディオシステムのボリューム
コントロールまで、多くの多様な適用において用いられるであろう。
【００１１】
メモリデバイス、プログラム可能な抵抗器およびキャパシタ装置などの装置が
幅広く使用されているため、これらの様々な適用のすべてで実現され得る、低コ
ストで製造が簡単なデバイスを有することが特に非常に望ましい。
【発明の開示】
【課題を解決するための手段】
【００１２】
（発明の要旨）
本発明の例示的な実施態様によれば、プログラム可能なサブサーフェス集合メ
タライゼーション（「ＰＳＡＭ」）構造は、金属イオンを含むカルコゲナイドガ
ラスなどのイオン導電体と、イオン導電体の対向する表面に配置され、それぞれ
が導電材料を有する少なくとも２つの電極（例えば、アノードおよびカソード）
とを備える。本明細書で述べるカルコゲニド材料は、硫黄、セレンおよび／また
はテルルを包含するあらゆる化合物を含む。１つの例示的な実施形態では、イオ
ン導電体は、カルコゲニドおよび少なくとも１つのＩ族またはＩＩ族金属（最も
好ましくは、三硫化二砒素−銀）から形成される組成物である。アノードおよび
カソードはそれぞれ、あらゆる適切な導電材料から形成され、アノードは好まし
くは銀を幾分含む。
【００１３】
アノードとカソードとの間に電圧を印加すると、金属デンドライトがイオン導
電体を通過してカソードからアノードへ向かって成長する。デンドライトの成長
速度は、電圧を取り除くことによって停止され得、またはデンドライトは、アノ
ードおよびカソードで電圧の極性を反転させることによってカソードへ向かって
後退し得る。電圧が十分な長さの間印加されると、連続的金属デンドライトが、
イオン導電体を通過して成長し、両電極に接続することによって、デバイスをシ
ョートさせる。連続的金属デンドライトと、別に電圧を印加することによって切
断することができる。金属デンドライトにおける切断（ｂｒｅａｋ）は、また別
の電圧を印加することによって再び閉じ得る。デンドライトの長さの変化または
、デンドライトの切断の存在が、ＰＳＡＭの抵抗、キャパシタンスおよびインピ
ーダンスに影響を及ぼす。
【発明を実施するための最良の形態】
【００１４】
（実施態様の詳細な説明）
以下の説明は単なる例示的な実施態様であって、本発明の特許請求の範囲、利
用可能性または構成をあらゆる方法においても限定するものではない。むしろ、
以下の説明は本発明の例示的な実施態様を実施するために、簡便な実例を提供す
る。この点に関しては、添付の請求項に記載の本発明の精神および特許請求の範
囲を逸脱することなく、各種の変更が例示的な実施態様に記載の構成要素の機能
および構成においてなされ得る。
【００１５】
図１Ａおよび図１Ｂを参照すると、本発明の様々な局面においてプログラム可
能なサブサーフェス集合メタライゼーション（「ＰＳＡＭ」）構造１００が例示
されている。本発明の例示的実施形態において、ＰＳＡＭ構造１００は、好適に
はイオン導電体１１０および、イオン導電体１１０表面上に配置された複数の電
極１２０および１３０を含む。
【００１６】
ＰＳＡＭ構造１００のイオン導電体１１０は、固体電解質、金属イオン性ガラ
ス、金属イオン性非晶質の半導体、金属イオンを含むカルコゲナイドガラスまた
は同様のものを含む構成であっても良い。最も広義な意味において、本発明の様
々な局面において、カルコゲナイド材料は、硫黄、セレンおよび／またはテルル
を包含するあらゆる化合物を含み、それが３元、４元またはそれ以上の化合物で
あってもかまわない。１つの例示的な実施形態において、イオン導電体１１０は
、金属イオン組成を含むカルコゲナイドガラスから形成される。一方で、その金
属は各種のＩ族またはＩＩ族の金属（好適には、銀、銅、亜鉛またはそれらの混
合物）から選ばれ得る。
【００１７】
金属イオン組成を含むイオン導電体１１０は、あらゆる簡便な方法を用いて得
られ得る。例えば、本発明の１つの例示的な実施形態において、イオン導電体１
１０は、好適には光溶解を用いる三硫化二砒素−銀（「Ａｓ2Ｓ3−Ａｇ」）から
形成される。銀は、薄い銀の膜およびＡｓ2Ｓ3層を約５００ナノメートル（ｎｍ
）よりも短い波長等の適切な波長の光で照射することによりＡｓ2Ｓ3に適切に導
入される。銀および、Ａｓ2Ｓ3の二分子層は、適切な飽和レベル（Ａｓ2Ｓ3に対
して銀の原子百分率が約４５）に達するまで露光される。イオン導電体１１０の
厚みは、数ナノメートルから数百ナノメートルまで変化しても良い。
【００１８】
電極１２０および１３０は、イオン導電体１１０の表面上で、互いに離れて適
切に配置されている。電極１２０および１３０は、イオン導電体１１０における
金属イオンの輸送のための電界を生むであろうあらゆる導電材料から形成され得
る。１つの例示的な実施形態において、電極１２０および１３０は、銀を含む材
料から形成される。
【００１９】
適切な電圧が電極１２０と１３０との間に印加される時、金属デンドライト１
４０が電極１２０（すなわち、カソード、電源の負極に接続された電極）からイ
オン導電体１１０を通過して、電極１３０（すなわち、アノード）に向かって成
長する。電極１２０および１３０の極性を金属デンドライト１４０の成長以前に
反転させれば、金属デンドライト１４０を電極１３０（ここではカソード）から
電極１２０（ここではアノード）に向かって成長させることができることは理解
されるべきである。より詳細な説明は下記にて行われるが、金属デンドライト１
４０が電極１２０（カソード）から電極１３０（アノード）へ向かってすでに成
長し始めている場合、電極１２０および１３０の極性が反転すると、デンドライ
ト１４０は電極１２０へと後退する。
【００２０】
金属デンドライト１４０は、イオン導電体１１０を通過して電極１３０に当た
るまで完全に成長し得、これによって電気回路が完成する。また、金属デンドラ
イト１４０は、印加電圧を停止することによって電極１３０に届く前に、止めら
れ得る。金属デンドライト１４０が電極１３０に接していない限り、電極１２０
および１３０で印加電圧を反転することによって、その成長は容易に止められ得
、そして後退され得る。
【００２１】
加えて、金属デンドライト１４０の成長速度は、印加電圧、デバイスのジオメ
トリ、および時間の関数である。よって、低電圧は結果として比較的に遅い成長
に終わる一方で、それより高い電圧は、結果的に比較的速い成長をもたらす。上
記の金属デンドライト１４０の成長および長さの変化は、ＰＳＡＭ構造１００の
電気的特性（すなわち、抵抗、キャパシタンス等）に影響する。これは、あらゆ
る簡便な検知回路を用いて適切に検知され得る。金属デンドライト１４０は一旦
ある程度の長さに成長すると、電圧が電極１２０および１３０から取り除かれて
も、金属デンドライト１４０はそのままの状態で完全に残る。それゆえ、金属デ
ンドライト１４０の長さの変化によって生じるＰＳＡＭ構造１００の電気的特性
における変化も不揮発性である。
【００２２】
ここまでは可能な例示的な実施形態の１つの基本構造を説明したが、以下の説
明および関連する図においては、本発明の別の可能な実施形態の動作を更に詳細
に説明および図示する。図２Ａ〜２Ｄを参照すると、プログラム可能なサブサー
フェス集合メタライゼーション（「ＰＳＡＭ」）構造２００が、本発明の様々な
局面において図示される。１つの例示的な実施形態において、ＰＳＡＭ構造２０
０は電極２２０と２３０との間に配置されたイオン導電体２１０を好適に含む。
【００２３】
次に図２Ａを参照すると、本発明の１つの局面において、高電圧の設定点およ
び低電流制限を持つ調整パルス（ｃｏｎｄｉｔｉｏｎｉｎｇ  ｐｕｌｓｅ）が、
ＰＳＡＭ構造２００の電極２２０と２３０との間に印加される。１つの例示的な
実施形態において、電極２２０および２３０は、それぞれカソードおよびアノー
ドとして適切に構成される。よって、不揮発性金属デンドライト２４０は、電極
２２０（カソード）からイオン導電体２１０を通過して電極２３０（アノード）
に向かって成長する。
【００２４】
次に図２Ｂを参照すると、本発明の別の局面において、調整パルスをＰＳＡＭ
構造２００の電極２２０に十分に長い時間印加すると、不揮発性金属デンドライ
ト２４０は、イオン導電体２２０を通過して完全に成長し、電極２３０に接触す
る。必用な時間の長さは、部分的には調整パルスの電圧およびＰＳＡＭ構造２０
０のジオメトリに依存する。例えば、イオン導電体２１０の厚さｔ２が、約１０
ｎｍ〜５０ｎｍと薄く、調整パルスが約１Ｖであるなら、不揮発性金属デンドラ
イト２４０をイオン導電体２２０を通して完全に成長させるために約５０μ秒が
必要とされる。調整パルスが約５Ｖであるなら、不揮発性金属デンドライト２４
０をイオン導電体２２０を通して完全に成長させるために約２μ秒が必要とされ
る。電圧、大きさおよび、それによって必用とされる時間の長さが様々であり得
るということが分かるであろう。
【００２５】
次に図２Ｃを参照すると、本発明の更に別の局面において比較的に高い電流の
設定点および比較的に低い電圧制限を持つ消去パルス（ｅｒａｓｅ  ｐｕｌｓｅ
）は、ＰＳＡＭ構造２００の電極２２０と２３０との間に適切に印加される。消
去パルスは順方向にバイアスされ得る。これは電極２２０および２３０の極性を
反転する必要がないことを意味する。消去パルスは金属デンドライト２４０を壊
し、その結果金属デンドライト２４０内にギャップが生じる。金属デンドライト
２４０内のギャップの存在により、ＰＳＡＭ構造２００の電気的特性（例えば、
インピーダンス）が変更される。非常に低い電圧時（例えば、約２００ｍＶより
も低い）のパルスは、典型的にデンドライトの成長を促進しない。それゆえ、デ
ンドライトの状態は、短い低電圧パルスを用いて適切に検知（読み出し）され得
る。
【００２６】
次に図２Ｄを参照すると、本発明の更に別の局面において、比較的に高い電圧
の設定点および比較的に低い電流制限を持つ書込みパルス（ｗｒｉｔｅ  ｐｕｌ
ｓｅ）が、金属デンドライト２４０内のギャップを再度閉じるためにＰＳＡＭ構
造２００の電極２２０と２３０との間に適切に印加される。これによって、ＰＳ
ＡＭ構造２００は異なる単極の電圧パルスを適切に印加することによって消去、
読出しおよび書込みをされ得る。また、ＰＳＡＭ構造２００は様々な方向におい
て消去、読出しおよび書込みをされ得る。これによって、相当な動作的柔軟性が
提供される。例えば、ＰＳＡＭ構造２００は順方向バイアスパルスにより消去さ
れ得、逆バイアスパルスによって読み出され得るかまたは、順方向バイアスパル
スによって書込まれ得、またその他にも様々な組合せがある。
【００２７】
上記の説明では、高いまたは低い電圧設定点および、高いまたは低い電流制限
を持つパルスを説明した。電圧設定点および電流制限の具体的なハイレベルおよ
びローレベルは、ＰＳＡＭ構造の特定の構成および大きさに大きく依存して変動
し得る。一般的に、低い電圧設定点とは、金属デンドライトの成長を妨げるため
に十分に低い電圧設定点を指す。また、高い電圧設定点とは、金属デンドライト
の成長を促進する電圧設定点を指す。高い電圧制限とは、電極間に成長した金属
デンドライト内のギャップを形成するために十分に高い電流制限を指す。また、
低い電流制限とは金属デンドライトを維持するために十分に低い電流制限を指す
。金属デンドライト内のギャップが形成され得る特定の電流制限は、金属デンド
ライトの厚さに部分的に依存するであろう。例えば、薄い金属デンドライト内の
ギャップは、数ナノアンペアの電流制限を用いて形成され得、一方で厚い金属デ
ンドライト内のギャップは、数マイクロアンペアの電流制限を用いて形成され得
る。
【００２８】
本発明のこれまでの例示的な実施形態は、実質的に縦方向に構成されたものと
して説明および図示しているが、本発明の精神および特許請求の範囲を逸脱しな
いで様々な別の構成および配列が可能である。例えば、次に図３Ａ〜図３Ｆを参
照すると、本発明の様々な別の構成が示されている。更に詳細に、図３Ａを参照
すると、１つの別の構成において、ＰＳＡＭ構造３００はイオン導電体３０２と
、電極３０４および３０６とを好適に含む。この構成にしたがって、電極３０４
および３０６は、イオン導電体３０２よりも好適には小さい。図３Ｂを参照する
と、更に別の構成では、ＰＳＡＭ構造３１０はイオン導電体３１２と、電極３１
４および３１６とを好適に含む。この構成にしたがって、電極３１４および３１
６は好適には、実質的にイオン導電体３１２と同じサイズである。図３Ｃを参照
すると、本発明の更に別の構成において、ＰＳＡＭ構造３２０はイオン導電体３
２２および、複数組の電極３２４と、３２６と、３２８および３２９とを好適に
は含む。図３Ｄを参照すると、本発明のまた更に別の構成においては、ＰＳＡＭ
構造３３０はイオン導電体３３２と、電極３３４および３３６とを好適に含む。
この構成において、電極３３４および３３６は、イオン導電体３３２上に水平方
向に沿って適切に配置される。図３Ｅを参照すると、本発明の更に別の構成にお
いて、ＰＳＡＭ構造３４０は、イオン導電体３４２および、イオン導電体３４２
上の複数の面に適切な複数組の電極３４４と、３４６と、３４８および３４９と
を好適には含む。図３Ｆを参照すると、本発明のまた更に別の構成において、Ｐ
ＳＡＭ構造３５０は球状イオン導電体３５２と、電極３５４および３５６とを好
適に含む。この構成においては、イオン導電体３５２は球形をしているように図
示されているが、イオン導電体３５２は、様々な他の従来的とは異なるジオメト
リを有して構成され得る。加えて、上述の別の構成はすべて３次元構造に拡張さ
れ得ることは認識されるべきである。例えば、イオン導電体はいくつかの、また
はすべての面に取り付けられた複数の電極を持つブロックとして構成され得る。
【００２９】
次に図４Ａおよび４Ｂを参照すると、実験的ＰＳＡＭ構造における電圧と時間
の関係と、印加電圧とショートする時間の関係とがそれぞれ票によって示されて
いる。これらの結果を得るために用いられるＰＳＡＭ構造は、約１２０ｎｍの厚
さを持つイオン導電体を有し、図１Ａおよび１Ｂに示される実施形態と実質的に
同様の構成を有する。しかしながら、ここで述べられる特定の実施形態は単なる
例であって、本発明はある特定の構成のいずれにも限定されないということが注
意されるべきである。図４Ａを参照すると、曲線４１０はＰＳＡＭ構造における
電圧と時間の関係を表す。５Ｖの電圧が印加される時、ＰＳＡＭ構造は約２μ秒
縮まる。図４Ｂを参照すると、曲線４２０は印加電圧とＰＳＡＭ構造をショート
する時間との関係を表わす。結果的にＰＳＡＭ構造をショートさせる、イオン導
電体を通して完全にデンドライトを成長させ、電極に接触させるために必用な時
間の量は、印加電圧が下がるにつれて増える。次に図４Ｃを参照すると、曲線４
３０はショートしていないＰＳＡＭ構造の電流と電圧との間の関係を表わす。デ
バイスの小信号「バトラー−ボルマー（Ｂｕｔｌｅｒ−Ｖｏｌｍｅｒ）」特性は
、非常に小さなバイアスではファラデー電流はほとんど存在しないことを示す。
それゆえ、１０ｍＶより小さなバイアスでは、デンドライト成長はほとんど見ら
れない。ＰＳＡＭ構造のこの特性により、デンドライト状態は単極性パルスを用
いて、そのデンドライトの状態を損なわずに読み出すことが可能になる。
【００３０】
本発明の様々な局面におけるＰＳＡＭ構造は、プログラム可能な読出し専用メ
モリ（「ＰＲＯＭ」）デバイス、電気的消去可能ＰＲＯＭ（「ＥＥＰＲＯＭ」）
デバイス等のメモリデバイスに接続しての使用に特に適している。また、本発明
はプログラム可能な抵抗およびキャパシタンスに接続しての使用にも特に適して
いる。本発明の実施形態はその内容を考慮して下記に述べられている。しかしな
がら、その説明が本発明の使用または利用可能性を限定するものではなく、その
かわりに実施形態の十分に完全な説明を可能にするために提供されるものである
ということは理解されなければならない。
【００３１】
（金属デンドライトメモリ）
上述のとおり、ＰＳＡＭ構造はメモリデバイス等の様々な異なる技術を実行す
るために用いられ得る。したがって、図５Ａを参照すると、本発明の様々な局面
において金属デンドライトメモリ（「ＭＤＭ」）５００が示される。本発明の例
示的な実施形態において、ＭＤＭ５００はメモリセルまたはデバイスに対して物
理的サポートを提供する基板５１０を好適に含む。基板５１０が非絶縁であるか
または、ＭＤＭ５００で用いられる材料と相容れなければ、絶縁体５２０は、基
板５１０からＭＤＭ５００の活性部分（ａｃｔｉｖｅ  ｐｏｒｔｉｏｎ）を隔離
するように基板５１０上に適切に配置される。次に、下側の電極５３０は、基板
５１０（絶縁体使用時は、絶縁層５２０）上に適切に配置およびパターニングさ
れる。次に、イオン導電体５４０は下側の電極５３０および基板５１０（絶縁体
使用時は、絶縁層５２０）上に適切に配置およびパターニングされる。次に、誘
電体膜５５０はイオン導電体５４０上に好適に配置され、イオン導電体５４０の
一部および下側の電極５３０の層上に、バイアが開かれる。最後に、上側の電極
５６０はそのバイア上に適切に配置およびパターニングされる。下側の電極５３
０および上側の電極５６０への適切な配線は、例えば半導体集積回路産業では周
知である任意の簡便な方法を用いて提供される。
【００３２】
上側の電極５６０（カソード）と下側の電極５３０（アノード）との間に適切
な電圧が印加される時、不揮発性金属デンドライト５７０はイオン導電体５４０
を通過して下側の電極５３０（アノード）に向かって成長する。上述のＰＳＡＭ
構造と同様に、不揮発性金属デンドライト５７０の成長およびその長さの変化は
、ＭＤＭ５００の電気的特性（例えば、抵抗、キャパシタンス等）に影響する。
この方法で、詳細は後に述べられるが、ＭＤＭ５００は様々なメモリデバイスと
して活用され得る。
【００３３】
ＭＤＭ５００はまた、複数の隣接するＭＤＭデバイスから隔離するように適切
にパターニングされ得る。例えば図５Ｂを参照すると、ショットキーまたはｐ−
ｎ接合ダイオード等の適切なアモルファスシリコンダイオード５６２は、下側の
電極５６０とイオン導電体５４０との間に構成され得る。加えて、誘電体膜は上
側の電極５６０上に配置され得、この全体の構造は更に繰り返され得る。よって
、図５Ｃを参照すると、ＭＤＭデバイス５００のロウおよびカラムを、高密度に
構成して非常に大きな記憶密度を提供することができる。一般的に、記憶デバイ
スの最大記憶密度は、ロウおよびカラムのデコーダ回路のサイズおよび複雑さに
よって制限され得る。しかしながら、ＭＤＭ要素はシリコン実装可能面積を全く
とらないので、ＭＤＭ記憶スタックは、ロウ／カラムデコード、センス増幅器お
よびデータ管理回路機構（図示せず）専用の半導体チップ領域全体に集積回路を
重ねて適切に製造され得る。この様にすれば、数Ｇｂ／ｃｍ2の記憶密度がＭＤ
Ｍデバイスを用いて得られ得る。この様に活用されることで、ＭＤＭは本質的に
、既存のシリコン集積回路技術に可能性および機能性を付加する、付加技術であ
る。
【００３４】
本発明に関するＭＤＭデバイスを構築するための様々な別の構成または方法が
あることは認識されるべきである。例えば、図６にしたがって、本発明の様々な
局面に関する別の構成では、誘電体膜６５０が下側の電極６３０および基板６１
０（絶縁体使用時は、絶縁層６２０）上に好適に配置されるＭＤＭ６００が図示
される。バイアは、下側の電極６３０の一部の上に開かれ得る。イオン導電体６
４０は、バイア内で下側の電極６３０上に配置およびパターニングされ得る。次
に、上側の電極６６０は、バイア内に配置およびパターニングされ得る。
【００３５】
次に図７を参照すると、図示されたデバイスは、図５Ａおよび図６のメモリセ
ルまたは金属デンドライトメモリセルに類似しているが、追加電極が提供されて
いる。特に、ＭＤＭ７００は、イオン導電体７１０および、イオン導電体７１０
の表面に配置された電極７２０および７３０を含む。電極７２０（カソード）に
適切な電圧が印加された時、デンドライト７４０は、イオン導電体７１０を通過
して電極７３０（アノード）に向かって成長する。
【００３６】
本発明の１つの局面において、ＭＤＭ７００はまた、２つの追加電極７６０お
よび７７０を含む。電極７６０および７７０は、誘電体または抵抗材料のいずれ
かであり得る材料７５０によってイオン導電体７１０から切り離される。誘電体
材料の場合、ＭＤＭ７００は各種電極の間にプログラム可能なキャパシタを提供
する。抵抗材料の場合は、ＭＤＭ７００は各種電極の間にプログラム可能な抵抗
を提供する。各種電極の間にプログラム可能なキャパシタまたは抵抗は、金属デ
ンドライト７４０の成長の範囲により好適にプログラムされる。
【００３７】
ＭＤＭ７００は、図５Ａおよび６で示される２つの電極で構成されているＭＤ
Ｍ５００およびＭＤＭ６００に対していくつかの利点を持つ。例えば、その利点
の１つは、金属デンドライト７４０の長さを変えずに、またそれによりデバイス
のキャパシタおよび／または抵抗の長さを変えずに、電極７２０と７３０の組み
合わせ以外のいずれの電極の任意の組み合わせにも電圧が印加され得る。これは
、メモリ配列および他の電気回路アプリケーションでのＭＤＭ７００の使用につ
いて重要な意味を持つ。これらに共通する考察および利点は、４電極デバイスよ
りもむしろ、３電極デバイスにも当てはまる。特にこの例示的実施態様において
、金属デンドライト７４０が、他のいずれかの電極間ではなく、電極７２０と７
３０との間で成長するということは理解されるべきである。それゆえ、電極７２
０および７３０は、ＭＤＭ７００のプログラミング端末であり、その他の電極は
ＭＤＭ７００の出力端末である。
【００３８】
図５Ａと、図６および図７の例示的ＭＤＭは、従来のシリコンベースのマイク
ロエレクトロニクスからの意義深い発展を表す。実際に、同じチップ上に制御エ
レクトロニクスが組み込まれない限り、ＭＤＭの動作にはシリコンは必要とされ
ない。また、ＭＤＭの全体的な製造プロセスは、最も基本的な半導体処理技術と
比べてもかなり単純である。単純な処理技術で、なおかつ適度な材料コストであ
るため、ＭＤＭは、他のメモリデバイスよりも低い製造コストで製造され得るメ
モリデバイスを提供する。
【００３９】
１．ＰＲＯＭおよびアンチフューズ（Anti-fuse）アプリケーション
次に図５Ａを参照して、本発明の様々な局面においてＭＤＭデバイスは、ＰＲ
ＯＭタイプのメモリデバイスとして利用され得る。最も従来的なＰＲＯＭは、プ
ログラミングの最中に破壊または溶融（blown）される可融リンクを用いる。一
旦リンクが破壊されると、リンクを作り直すことはできない。本発明のＭＤＭデ
バイスは、その後に切断する能力と同様に、形成する能力を提供する。これは、
本発明がより多くの許容度および柔軟性を与えるため、より望ましい。例えば、
誤ったリンク（即ち、デンドライト）が形成されても、このリンクは常に従来の
フューズのように溶融され得る。また、ＭＤＭデバイスのデンドライトは、多く
の形成／切断サイクルに耐えることができ、従って、複数のリプログラミングサ
イクルが可能である。
【００４０】
本発明のＭＤＭデバイスはまた、プログラム可能な論理アレイ（「ＰＬＡ」）
において使用され得る。ＰＬＡでは、ゲートまたは加算器などの論理素子のブロ
ックが形成されるが、このブロックは接続されない。接続は、特定の低容量アプ
リケーション（例えば、カスタムチップ設計を正当化しないアプリケーション）
に適するように形成される。従来は、種々の論理素子間の最終的な接続は、製造
施設で形成されている。しかし、本発明のＭＤＭデバイスでは、金属のデンドラ
イトを有するチップ上の部分間の確実な接続（hard connection）を電気的に規
定することが比較的容易であるため、そのようなＰＬＡデバイスを「フィールド
プログラム可能な」にすることが可能となる。
【００４１】
アンチフューズはまた、重複技術を用いて、プロセスにより引き起こされた欠
陥および作業中の失敗に対処するために使用される集積回路において見られる。
例えば、６４メガバイトＤＲＡＭなどの複雑な高密度回路は、実際に使用される
よりも多くのメモリをチップ上に有する。チップの一部分が処理中に損傷を受け
るかまたは動作中に故障した場合、スペアメモリが作動され得、これを補償し得
る。典型的には、このプロセスは、メモリチップ上の論理ゲートによって制御さ
れ、絶えずセルフテストおよび電気的再構成を必要とする。本発明によるＭＤＭ
デバイスは、そのようなメモリチップに組み込まれ得、必要なときにチップ内部
に新しい接続を適切に形成し得る。
【００４２】
本発明の１つの局面において、データは、デンドライト成長を促進するための
ＭＤＭデバイスの電極に一定の調整バイアスまたはパルス化されたバイアスを与
えることによって、ＰＲＯＭにより構成されたＭＤＭ（「ＭＤＭ−ＰＲＯＭ」）
デバイスに書き込まれ得る。金属のデンドライトがアノードに達して低抵抗アン
チフューズ接続を形成することが可能となる。この接続は、メモリシステムの抵
抗およびキャパシタンスの両方を変化させる。ＭＤＭ−ＰＲＯＭデバイスは、そ
の後、デンドライト接続に小さい電流（即ち、デンドライトに損傷を与えない程
度に十分に小さい電流）を通過させることによって、容易に「読み出され」得る
。ＭＤＭ−ＰＲＯＭデバイスの「消去」は、デンドライトに十分に大きい電流を
通過させて、デンドライトを切断させ、その接続を破壊することによって達成さ
れる。別の一定の、またはパルスされたバイアスをＭＤＭデバイスの電極に印加
することにより、デンドライトにおける切断が閉じられ得る。
【００４３】
ＭＤＭ−ＰＲＯＭデバイスにおいて、２つのデンドライトにより接続された電
極間の電気的変化は、トランジスタがＭＤＭセルにおいて必要とされないほど十
分に大きくあり得る。よって、メモリ素子のサイズは、アノード／イオン導電体
／カソードジオメトリのみの関数となる。このジオメトリは、本発明のメモリが
、トランジスタが格納素子の一部であることを必要とするフローティングゲート
または強誘電体メモリよりもコンパクトであることを可能にする。更に、ＭＤＭ
デバイスは、実際、いずれの化学的および力学的に安定な基板材料上にも形成さ
れ得る。さらなる回路用にシリコンが必要である場合、ＭＤＭデバイスは単にシ
リコン基板上に形成され得る。
【００４４】
２．ＥＥＰＲＯＭアプリケーション
続けて図５を参照すると、抵抗またはキャパシタンスなどの電気的パラメータ
における不揮発性変化を生成および制御する能力により、本発明のＭＤＭは、そ
うでなければ従来のＥＥＰＲＯＭまたはＦＬＡＳＨ技術を利用され得る多くのア
プリケーションにおいて用いられることが可能である。本発明により提供される
、現行のＥＥＰＲＯＭおよびＦＬＡＳＨメモリに勝る利点は、特に、低製造コス
トと、様々なアプリケーションに容易に適合し得るフレキシブルな製造技術を用
いる能力とを含む。ＭＤＭは特に、スマートカードおよび電子在庫タグなどの、
コストが主要な懸念である適用分野において有利である。更に、プラスチックの
カード上に直接メモリを形成する能力は、これらの適用分野において主要な利点
である。なぜなら、このことは、他のすべての半導体メモリにおいて一般的には
可能ではないからである。
【００４５】
更に、本発明のＭＤＭデバイスによると、メモリ素子は数平方ミクロン未満の
サイズまで小型化され得、その場合デバイスの作動部は１ミクロン未満である。
このことは、各デバイスおよび関連する相互接続が数１０平方ミクロンを占め得
る従来の半導体技術に比較して、非常に有利である。
【００４６】
本発明の別の局面によると、ＥＥＰＲＯＭ構造ＭＤＭ（「ＭＤＭ−ＥＥＰＲＯ
Ｍ」）において、ＥＥＰＲＯＭデバイスにＤＲＡＭタイプの密度を提供するため
にパストランジスタが用いられ得る。あるいは、ＭＤＭデバイスまたは別個のダ
イオードまたは薄膜トランジスタ（「ＴＦＴ」）の材料が、複数のデバイスを有
するアレイ内のセル間の短絡を防止するために、シリコンパストランジスタの代
わりに用いられ得る。本発明の１つの局面によると、一定のまたはパルス型のバ
イアスをＭＤＭ−ＥＥＰＲＯＭデバイスの電極に印加してデンドライトの成長を
促進することにより、データがＭＤＭ−ＥＥＰＲＯＭデバイスに書き込まれ得る
。上述のとおり、デンドライトの成長は、デバイスの抵抗およびキャパシタンス
の両方を変化させる。デバイスの抵抗およびキャパシタンスは両方とも、あらゆ
る簡便な方法により検知され得る。
【００４７】
ＭＤＭ−ＥＥＰＲＯＭデバイスが非常に不揮発性の特性を示し、且つデンドラ
イトの位置（従って抵抗およびキャパシタンス）が部分的に印加電圧の大きさお
よび期間の関数であるため、マルチ状態すなわちｎ状態の論理格納もまた可能で
ある。この格納スキームにおいて、２（すなわちバイナリ）を越えるレベルが各
格納セル内に保持され得、従って、全体の格納密度を大幅に向上させる。例えば
、４状態格納（４つのデンドライト位置を用いることにより可能である）は、同
一の格納セルサイズに関して単位面積当たりのメモリ容量を倍にすることを可能
にする。従って本発明の様々な局面によると、ＭＤＭ−ＥＥＰＲＯＭデバイスは
、ディジタルではなくアナログ量の連続体を格納することが可能であり得る。従
来のメモリ技術におけるアナログ値の格納は、不可能でないにしても非常に困難
である。
【００４８】
本発明の別の局面により、ＭＤＭ−ＥＥＰＲＯＭデバイスは、適切に低い電流
制限を有する調整バイアスを適用することにより「調整」され得る。調整バイア
スは、ＭＤＭ−ＥＥＰＲＯＭデバイスの電極に接続するために不揮発性の金属デ
ンドライトの成長を可能にするための十分な長さの時間の間印加される。適切に
高い電流制限を有する短い消去バイアスは、金属デンドライトを切断させるため
に印加される。これによって、ＭＤＭ−ＥＥＰＲＯＭデバイスは「消去」される
。デンドライトの成長を妨げる十分に低い電圧を有する読出しバイアスは、ＭＤ
Ｍ−ＥＥＰＲＯＭを「読み出す」ために印加される。低い電流制限を有する書込
みバイアスは、デンドライトの切断を閉じるために印加される、これによってＭ
ＤＭ−ＥＥＰＲＯＭデバイスを「再書込み」する。
【００４９】
ＭＤＭ−ＥＥＰＲＯＭデバイスは、動作の必要条件に依存して同じまたは異な
る極性を有する異なるバイアスを印加することにより消去、読出しおよび書込み
され得る。例えば、ＭＤＭ−ＥＥＰＲＯＭデバイスは、順方向バイアスを用いて
消去され得、逆バイアスを用いて読み出され得、および順方向バイアスを用いて
書込みされ得、またはその他様々な組み合わせがあり得る。
【００５０】
３．軍事および航空アプリケーション
本発明は、他の潜在的使用分野に至る多くの属性を有する。一般的に、読出し
／書込み電子メモリは電荷保存の原理に基づく。例えば、ＤＲＡＭにおいて、電
荷は数マイクロ秒間保持され、ＥＥＰＲＯＭにおいて、電荷は何年間も保持され
得る。不運にも、電離放射などの、この電荷を変化させ得る多くのプロセスがあ
る。例えば、軍事および宇宙空間(ｓｐａｃｅ)でのアプリケーションにおいて、
アルファ粒子は、典型的な半導体デバイスを通過するときに、電荷を帯びたトレ
ールを残す。この電荷を帯びたトレールが半導体デバイス内の電荷を変化させる
。メモリ技術の場合、これは、ソフトウェアのエラーおよびデータの破壊につな
がる。他方、本発明は、電荷保存ではなく、材料の物理的変化に依存する。この
材料は、比較的大きな放射線線量に影響されない。換言すると、本発明は、放射
線ハードである。このことは、軍事およびスペースのシステム並びに、航空機お
よびナビゲーションシステムなどの多くの高度一体的商用システムに、重要な利
点を与える。
【００５１】
４．合成的ニューラルシステム
本発明の別のアプリケーションは、合成的ニューラルシステム（「ＳＮＳ］）
である。ＳＮＳデバイスは、ヒトの脳の働きに基づいており、次世代のコンピュ
ーティングおよび制御デバイスになる運命にある。ＳＮＳデバイスは、「学習」
プロセスの一部として素子間を接続する能力に依存する。接続は最も活性な回路
ノード（すなわち、ほとんどの時間に信号を有するノード）間に形成される。入
力を印加することによるシステムの「訓練」は、ハードワイヤード論理の一形態
という結果になる。しかし、このタイプのシステムは、従来のシリコンベースの
デバイスにより達成することは非常に困難である。他方、本発明によると、ＳＮ
Ｓシステムは、ＭＤＭデバイスで構成され得る。上述のとおり、ＭＤＭデバイス
では、デンドライトの形成が電圧信号の存在に依存するため、接続は必然的に最
も活性なノード間に形成される。なぜなら、デンドライトは電圧が印加されてい
る電極方向に成長するからである。更に、キャパシタンスによって決定される接
続の強度は、入力の強度に依存する。この指向可能アナログメモリ効果は、本発
明の別の重要な局面である。
ＩＩＩ．プログラム可能な抵抗／キャパシタンスデバイス
上述のとおり、ＰＳＡＭ構造は、プログラム可能な抵抗およびキャパシタンス
（「ＰＲ／Ｃ」）デバイス等の様々の異なる技術を実行するために用いられ得る
。したがって、図８を参照して、本発明の様々な局面によるＰＲ／Ｃデバイス８
００が示されている。１つの実施形態において、ＰＲ／Ｃデバイス８００は、Ｐ
Ｒ／Ｃデバイス８００のための動的サポートを提供する基板８００を含む。基板
８００が非絶縁であるかまたは、ＰＲ／Ｃデバイス８００で用いられる材料と相
容れない場合、絶縁体８２０は、基板８１０からＰＲ／Ｃデバイス８００の活性
部分を隔離するために基板８１０上に配置される。次に、下側の電極８３０は、
基板８１０（絶縁体使用時は、絶縁層８２０）上に配置およびパターニングされ
得る。次に、イオン導電体８４０は、下側の電極８３０および基板８１０（絶縁
体使用時は、絶縁層８２０）上に好適に配置およびパターニングされる。次に、
誘電体膜８５０は、イオン導電体８４０および下側の電極８３０層上に配置され
得、経路がイオン導電体８４０の一部に開かれる。最後に、上側の電極８６０は
その経路内に好適に配置およびパターニングされる。下側の電極８３０および上
側の電極８６０への適切な相互接続は、あらゆる簡便な方法を用いて提供される
。
【００５２】
適切な電圧が、上側の電極８６０（カソード）と下側の電極８３０（アノード
）との間に印加される時、不揮発性の金属デンドライト８７０は、イオン導電体
８４０を通過して下側の電極８３０（アノード）に向かって成長する。上記のＰ
ＳＡＭ構造と同様に、不揮発性金属デンドライト８７０の長さにおける成長およ
び変化は、ＰＲ／Ｃデバイス８００の電気的特性（例えば、抵抗、キャパシタン
ス等）に影響する。
【００５３】
ＰＲ／Ｃデバイス８００は、複数の隣接するＰＲ／Ｃデバイスから隔離を提供
するために適切にパターニングされ得る。加えて、誘電体膜は上側の電極８６０
上に配置され得、全体の構造は繰り返され得る。それゆえ、ＰＲ／Ｃデバイスの
ロウおよびカラムは、非常に大きな密度を提供するために高い密度の構成に作り
上げられ得る。
【００５４】
各種の可能な構成またはＰＲ／Ｃデバイスを作るための方法は本発明に関して
用いられ得ることは理解されるべきである。例えば、図９によると、ＰＲ／Ｃデ
バイス９００では、誘導体膜９５０は下側の電極９３０および基板９１０（絶縁
体使用時は、絶縁層９２０）上に好適に配置される。経路が下側の電極９３０の
一部に開かれ得る。イオン導電体９４０は、経路内の下側の電極９３０上に配置
およびパターニングされる。次に、上側の電極９６０は経路内に配置およびパタ
ーニングされる。
【００５５】
図７に関連して前述したとおり、本発明のいくつかの実施形態に関連するＭＤ
Ｍデバイスは、１つの電極または、デンドライトの成長をプログラムするために
利用される２つの電極に追加する複数の電極を含む。デバイスの「出力」に用い
られ得る。図７に示すものと同じ構造は、プログラム可能なキャパシタンスおよ
びメモリ素子以外の環境における抵抗素子を提供するためおよび、キャパシタン
スおよび抵抗素子が利用される適切な用途のために適用できる。
【００５６】
本発明のＰＲ／Ｃデバイスは、より大きなパラメトリック変化（ｐａｒａｍｅ
ｔｒｉｃ  ｖａｒｉａｂｉｌｉｔｙ）が得られるように、典型的には図５Ａ、図
６および図７のＭＤＭデバイスよりも物理的に大きくなるように作られる。本発
明のＰＲ／Ｃデバイスは、比較的に高い電流レベルのＤＣ電圧を用いて適切に「
プログラム」され得る。結果的に、小さな信号ＡＣ電圧または、比較的に低い電
流レベルのＤＣ電圧は、デンドライトの状態に影響しないであろう。よって、抵
抗またはキャパシタンスは変化しないであろう。これらのプログラム可能なデバ
イスは、一般的な同調回路（例えば、通信システムにおける周波数選択、オーデ
ィオシステムにおけるボリュームコントロール、電圧制御フィルタ回路）、電圧
制御発振器（「ＶＣＯ」）、信号レベル（例えば、ボリュームコントロール）、
自動利得制御（「ＡＧＣ」）等として用いられ得る。
【００５７】
続いて図８を参照すると、ＰＲ／Ｃの例は従来のシリコンをベースとしたマイ
クロエレクトロニクスからの重要な脱却を示す。事実、シリコンはＰＲ／Ｃの動
作に必要とすらされない。また、全体の製造プロセスは、最も基本的な半導体処
理技術よりもずっと単純でさえある。適当な材料費を伴う単純な処理技術は、低
い製造費でデバイスを提供する。
【産業上の利用可能性】
【００５８】
４．結論
このように、本発明によれば、メモリ素子、プログラム可能な抵抗素子および
キャパシタンス素子などの様々なアプリケーションにおいて用いられ得る、低コ
ストで製造性の高いデバイスが得られる。
【００５９】
本明細書において、本発明を付属の図面について説明したが、本発明は図示し
た特定の形態に限定されないことが理解される。例えば本明細書に説明したＰＳ
ＡＭ構造における設計と構成および実施態様における様々な他の改変、変形、お
よび改善を、付属の請求項に述べた本発明の精神および範囲から逸脱することな
くなされ得る。更に、当業者には、示した特定の実施例に加えて、ＰＳＡＭ構造
の様々な他のアプリケーションおよび用途が存在することが理解される。
【図面の簡単な説明】
【００６０】
【図１Ａ】図１Ａは、本発明の様々な局面により構成される１つの例示的プログラム可能なサブサーフェス集合メタライゼーションの透視図である。
【図１Ｂ】図１Ｂは、図１Ａを１−１で切り取った断面図である。
【図２Ａ】図２Ａは、本発明の様々な局面により構成される、別の例示的プログラム可能なサブサーフェス集合メタライゼーションの断面図である。
【図２Ｂ】図２Ｂは、本発明の様々な局面により構成される、別の例示的プログラム可能なサブサーフェス集合メタライゼーションの断面図である。
【図２Ｃ】図２Ｃは、本発明の様々な局面により構成される、別の例示的プログラム可能なサブサーフェス集合メタライゼーションの別の実施形態を示す断面図である。
【図２Ｄ】図２Ｄは、本発明の様々な局面により構成される、別の例示的プログラム可能なサブサーフェス集合メタライゼーションの別の実施形態を示す断面図である。
【図３Ａ】図３Ａは、本発明の様々な局面により構成されるプログラム可能なサブサーフェス集合メタライゼーションの様々な代替可能構成の断面図である。
【図３Ｂ】図３Ｂは、本発明の様々な局面により構成されるプログラム可能なサブサーフェス集合メタライゼーションの様々な代替可能構成の断面図である。
【図３Ｃ】図３Ｃは、本発明の様々な局面により構成されるプログラム可能なサブサーフェス集合メタライゼーションの様々な代替可能構成の断面図である。
【図３Ｄ】図３Ｄは、本発明の様々な局面により構成されるプログラム可能なサブサーフェス集合メタライゼーションの様々な代替可能構成の断面図である。
【図３Ｅ】図３Ｅは、本発明の様々な局面により構成されるプログラム可能なサブサーフェス集合メタライゼーションの様々な代替可能構成の断面図である。
【図３Ｆ】図３Ｆは、本発明の様々な局面により構成されるプログラム可能なサブサーフェス集合メタライゼーションの様々な代替可能構成の断面図である。
【図４Ａ】図４Ａは、本発明の１つの例示的実施態様における電流と時間との関係を示すグラフである。
【図４Ｂ】図４Ｂは、本発明の１つの例示的実施態様における印加された電圧とショートするまでの時間との関係を示すグラフである。
【図４Ｃ】図４Ｃは、本発明の１つの例示的実施態様における電流と電圧との関係を示すグラフである。
【図５Ａ】図５Ａは、本発明の様々な局面による例示的メモリデバイスの１つの断面図である。
【図５Ｂ】図５Ｂは、図５Ａに示される例示的メモリデバイスの代替可能構成の部分断面図である。
【図５Ｃ】図５Ｃは、本発明の様々な局面によるメモリデバイスのネットワークの概略図である。
【図６】図６は、本発明の様々な局面による別の例示的メモリデバイスの断面図である。
【図７】図７は、本発明の様々な局面による１つの例示的プログラム可能な抵抗／容量デバイスの断面図である。
【図８】図８は、本発明の様々な局面による別の例示的プログラム可能な抵抗／容量デバイスの断面図である。
【図９】図９は、本発明の様々な局面による別の例示的プログラム可能な抵抗／容量デバイスの断面図である。
【図１Ａ】
2006253711.tif 000003
【図１Ｂ】
2006253711.tif 000004
【図２Ａ】
2006253711.tif 000005
【図２Ｂ】
2006253711.tif 000006
【図２Ｃ】
2006253711.tif 000007
【図２Ｄ】
2006253711.tif 000008
【図３Ａ】
2006253711.tif 000009
【図３Ｂ】
2006253711.tif 000010
【図３Ｃ】
2006253711.tif 000011
【図３Ｄ】
2006253711.tif 000012
【図３Ｅ】
2006253711.tif 000013
【図３Ｆ】
2006253711.tif 000014
【図４Ａ】
2006253711.tif 000015
【図４Ｂ】
2006253711.tif 000016
【図４Ｃ】
2006253711.tif 000017
【図５Ａ】
2006253711.tif 000018
【図５Ｂ】
2006253711.tif 000019
【図５Ｃ】
2006253711.tif 000020
【図６】
2006253711.tif 000021
【図７】
2006253711.tif 000022
【図８】
2006253711.tif 000023
【図９】
2006253711.tif 000024