(57)【要約】【課題】  伝達制御回路を備えたクロックツリーネットワークの消費電力を低減し得る消費電力低減回路を提供する。【解決手段】  バッファ回路群１１ａへのクロック信号ＣＬＫの供給と遮断を制御する伝達制御回路ＧＣＢと、伝達制御回路ＧＣＢでクロック信号ＣＬＫを遮断するとき、バッファ回路群１１ａと電源ＶDD，Ｖssとの接続を遮断するスイッチ回路Ｔr3，Ｔr4とを備えた。【選択図】      図１
2006287552.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を伝達するバッファ回路群を備えたクロックネットワークであって、
前記バッファ回路群への前記クロック信号の供給と遮断を制御する伝達制御回路と、
前記伝達制御回路でクロック信号を遮断するとき、前記バッファ回路群と電源との接続を遮断するスイッチ回路と
を備えたことを特徴とするクロックネットワークの消費電力低減回路。
【請求項２】
前記伝達制御回路でクロック信号を遮断させる制御信号を前記スイッチ回路に供給し、該制御信号で前記バッファ回路群と電源との接続を遮断することを特徴とする請求項１記載のクロックネットワークの消費電力低減回路。
【請求項３】
前記スイッチ回路は、前記制御信号の入力に基づいてオフするしきい値の高いトランジスタで構成したことを特徴とする請求項２記載のクロックネットワークの消費電力低減回路。
【請求項４】
前記バッファ回路群の電源供給ノードに対し、複数の前記スイッチ回路を分散して接続したことを特徴とする請求項１乃至３のいずれか１項に記載のクロックネットワークの消費電力低減回路。
【請求項５】
前記電源供給ノードと前記電源との間に容量を介在させたことを特徴とする請求項４記載のクロックネットワークの消費電力低減回路。
【請求項６】
前記スイッチ回路及び容量は、前記バッファ回路群を構成するインバータ回路毎に設けたことを特徴とする請求項５記載のクロックネットワークの消費電力低減回路。
【請求項７】
前記バッファ回路群の出力ノードには、該バッファ回路群の不活性時に前記出力ノードを電源レベルにクランプするクランプ回路を接続したことを特徴とする請求項１乃至６のいずれか１項に記載のクロックネットワークの消費電力低減回路。
【請求項８】
前記伝達制御回路は、前記制御信号に基づいて、前記スイッチ回路が導通した後に前記クロック信号を前記バッファ回路群に供給することを特徴とする請求項２乃至７のいずれか１項に記載のクロックネットワークの消費電力低減回路。
【請求項９】
前記制御信号と、前記スイッチ回路に前記制御信号を供給する配線の末端の電位との論理和に基づいて、前記伝達制御回路からのクロック信号の供給を制御することを特徴とする請求項８記載のクロックネットワークの消費電力低減回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、消費電力低減機能を備えたクロックツリーネットワークに関するものである。
半導体集積回路装置に搭載されるフリップフロップ回路等の多数の同期回路にクロックツリーネットワークを介してクロック信号が供給されることがある。近年の半導体集積回路装置の高集積化に基づいてクロックツリーネットワークを構成するバッファ回路の数が増大している。そして、半導体集積回路装置の低消費電力化の要請に基づいて、クロックツリーネットワークでの消費電力の低減を図ることが必要となっている。
【背景技術】
【０００２】
図１２（ａ）は、クロック信号ＣＬＫを複数のフリップフロップ回路ＦＦ１〜ＦＦ４に並行して供給するクロックネットワークの従来例を示す。クロック信号ＣＬＫはバッファ回路群１ａを介してフリップフロップ回路ＦＦ１〜ＦＦ４に供給される。
【０００３】
図１２（ｂ）は、伝達制御回路としてＧＣＢ（Gaited Clock Buffer）を使用したクロックツリーネットワークを示す。フリップフロップ回路ＦＦ１〜ＦＦ２には、バッファ回路群１ａを介してクロック信号ＣＬＫが供給され、フリップフロップ回路ＦＦ３〜ＦＦ４には、バッファ回路群１ａの一部、ＧＣＢ及びバッファ回路群１ｂを介してクロック信号ＣＬＫが供給される。
【０００４】
ＧＣＢは、フリップフロップ回路ＦＦ３〜ＦＦ４へのクロック信号ＣＬＫの供給が不要であるとき、バッファ回路群１ｂへのクロック信号ＣＬＫの供給を停止して、バッファ回路群１ｂでの消費電力の低減を図るものである。
【０００５】
上記のようなクロックツリーネットワークの消費電力を低減するためには、バッファ回路の数の削減及びネット長の短縮化が有効である。このため、バッファ回路を構成するトランジスタとしてしきい値の低いトランジスタを使用して負荷駆動能力を向上させることが有用である。
【０００６】
一方、しきい値の低いトランジスタは、オフ動作時のリーク電流が増大するという問題点がある。
図１０は、クロックネットワークを構成するバッファ回路のリーク電流を低減するための従来の思想を示す。すなわち、バッファ回路群１ｃと電源ＶDD、電源Ｖssとの間にスイッチ回路２を介在させ、スタンバイ時にはそのスイッチ回路２を遮断状態とすることにより、スタンバイ時における電源ＶDDから電源Ｖssへのリーク電流を遮断するものである。
【０００７】
図１１は、前記スイッチ回路２をＰチャネルＭＯＳトランジスタＴr1及びＮチャネルＭＯＳトランジスタＴr2で具体化した場合を示す。そして、バッファ回路群１ｃのスタンバイ時には、トランジスタＴr1，トランジスタＴr2をオフさせて、電源ＶDDから電源Ｖssへのリーク電流を遮断しようとするものである。
【０００８】
近年の半導体集積回路装置の微細化により、トランジスタのゲート幅が狭くなると、オフ動作時のリーク電流が相対的に増加する傾向にある。そこで、トランジスタＴr1，トランジスタＴr2はしきい値の高いトランジスタを使用することにより、オフ動作時のリーク電流を低減している。
【０００９】
また、バッファ回路軍１ｃを構成するトランジスタはしきい値の低いトランジスタが使用され、負荷駆動能力を向上させることにより、バッファ回路の数の削減及びネット長の短縮化が図られている。
【００１０】
特許文献１には、待機時にオフされる電源スイッチを備えたＣＭＯＳ回路により、待機時のリーク電流を、電源スイッチを構成するトランジスタのリーク電流のみとする構成が開示されている。
【特許文献１】特開２０００−８２２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１２（ｂ）に示すように、ＧＣＢを使用したクロックツリーネットワークでは、ＧＣＢでクロック信号ＣＬＫの供給が遮断されたバッファ回路１ｂの動作を停止させることにより、バッファ回路１ｂでの消費電力を低減可能である。
【００１２】
しかし、バッファ回路１ｂでのリーク電流は遮断されていないので、そのリーク電流による消費電力を低減することはできない。特に、バッファ回路群１ｂにおいて、負荷駆動能力を確保するために、しきい値の低いトランジスタを使用すると、リーク電流が増大するという問題点がある。
【００１３】
また、特許文献１あるいは図１１に示すようにリーク電流を低減するためのスイッチ回路を備えたバッファ回路群１ｃでは、チップ全体が省電力モードとなったとき、制御信号の入力に基づいてバッファ回路群１ｃと電源ＶDD，Ｖssとの接続が遮断され、リーク電流の発生が抑制される。
【００１４】
しかし、クロックツリーネットワーク内の一部のバッファ回路群へのクロック信号ＣＬＫの供給がＧＣＢにより遮断される場合には、当該バッファ回路群で上記スイッチ回路がオフされず、結果としてリーク電流を十分に抑制することができないという問題点がある。
【００１５】
この発明の目的は、伝達制御回路を備えたクロックツリーネットワークの消費電力を低減し得る消費電力低減回路を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的は、バッファ回路群へのクロック信号の供給と遮断を制御する伝達制御回路と、前記伝達制御回路でクロック信号を遮断するとき、前記バッファ回路群と電源との接続を遮断するスイッチ回路とを備えたクロックネットワークの消費電力低減回路により達成される。
【発明の効果】
【００１７】
本発明によれば、伝達制御回路を備えたクロックツリーネットワークの消費電力を低減し得る消費電力低減回路を提供することができる。
【発明を実施するための最良の形態】
【００１８】
（第一の実施の形態）
図１は、クロックツリーネットワーク上において、伝達制御回路であるＧＣＢを介してクロック信号ＣＬＫが供給されるバッファ回路群１１ａを示す。バッファ回路群１１ａは、偶数段のインバータ回路が直列に接続されて、複数段のバッファ回路として構成される。
【００１９】
ＧＣＢにはクロック信号ＣＬＫと制御信号Ａが入力される。そして、ＧＣＢは制御信号ＡがＬレベルとなるとクロック信号ＣＬＫを出力信号Ｘとしてバッファ回路群１１ａに供給し、制御信号ＡがＨレベルとなると出力信号ＸをＬレベルに固定する。
【００２０】
前記バッファ回路群１１ａの出力端子には、複数のフリップフロップ回路ＦＦが並列に接続されている。
前記バッファ回路群１１ａには、スイッチ回路として動作するＰチャネルＭＯＳトランジスタＴr3を介して高電位側電源ＶDDが供給され、同じくスイッチ回路として動作するＮチャネルＭＯＳトランジスタＴr4を介して低電位側電源Ｖssが供給される。前記トランジスタＴr3，Ｔr4は、しきい値の高いトランジスタで構成され、前記バッファ回路群１１ａを構成するトランジスタは、しきい値の低いトランジスタで構成される。
【００２１】
前記トランジスタＴr3のゲートには、前記制御信号Ａが入力され、前記トランジスタＴr4のゲートには前記制御信号Ａがインバータ回路１２で反転されて入力される。従って、制御信号ＡがＬレベルとなるとき、すなわちクロック信号ＣＬＫがＧＣＢからバッファ回路群１１ａに供給されるとき、トランジスタＴr3，Ｔr4がオンされて、バッファ回路群１１ａが活性化され、クロック信号ＣＬＫが各フリップフロップ回路ＦＦに供給される。
【００２２】
また、制御信号ＡがＨレベルとなるとき、すなわちＧＣＢの出力信号がＬレベルに固定されるとき、トランジスタＴr3，Ｔr4はオフされ、バッファ回路群１１ａへの電源ＶDD，Ｖssの供給が遮断される。従って、バッファ回路群１１ａは不活性化されて、その出力信号は不定状態となる。
【００２３】
上記のように構成されたバッファ回路群１１ａでは、次に示す作用効果を得ることができる。
（１）制御信号Ａに基づいてＧＣＢが活性化されるとき、バッファ回路群１１ａが活性化されて、クロック信号ＣＬＫを複数のフリップフロップ回路ＦＦに並列に供給することができる。
（２）制御信号Ａに基づいてＧＣＢが不活性化されるとき、ＧＣＢの不活性化に同期してバッファ回路群１１ａへの電源ＶDD，Ｖssの供給を遮断して、バッファ回路群１１ａを不活性化することができる。
（３）トランジスタＴr3，Ｔr4をしきい値の高いトランジスタで構成したので、バッファ回路群１１ａの不活性時の電源ＶDDから電源Ｖssへのリーク電流を低減することができる。
（４）ＧＣＢの不活性化に同期して、トランジスタＴr3，Ｔr4をオフさせることができる。従って、バッファ回路群１１ａが不活性化されるときは、トランジスタＴr3，Ｔr4をオフさせて、リーク電流の低減を図ることができる。
（第二の実施の形態）
図２は、第二の実施の形態を示す。この実施の形態は、バッファ回路群１１ａを構成する多数段のインバータ回路と電源ＶDD，Ｖssとの間の配線抵抗のばらつきを抑制するものである。
【００２４】
すなわち、バッファ回路群１１ａが多数段のバッファ回路、すなわち多数段のインバータ回路で構成されるとき、各インバータ回路に電源ＶDD，Ｖssを供給するスイッチ回路が集中配置されていると、各インバータ回路と電源ＶDD，Ｖssとの間の抵抗のばらつきが大きくなる。
【００２５】
そこで、各インバータ回路と電源ＶDD，Ｖssとの間の抵抗のばらつきを低減するために、各インバータ回路の高電位側電源配線（電源供給ノード）Ｌ１と電源ＶDDとの間でトランジスタＴr3a〜Ｔr3cを分散して配置する。同様に、各インバータ回路の低電位側電源配線（電源供給ノード）Ｌ２と電源Ｖssとの間でトランジスタＴr4a〜Ｔr4cを分散して配置する。その他の構成は、前記第一の実施の形態と同様である。
【００２６】
このような構成により、ＧＣＢによりクロック信号ＣＬＫの供給が制御される多数段のバッファ回路群１１ａについて、前記第一の実施の形態で得られた作用効果に加えて、各バッファ回路の特性のばらつきを低減することができる。
（第三の実施の形態）
図３は、第三の実施の形態を示す。この実施の形態は、前記第二の実施の形態の高電位側電源配線Ｌ１と電源Ｖssとの間に容量Ｃ１を接続し、低電位側電源配線Ｌ２と電源ＶDDとの間に容量Ｃ２を接続したものである。その他の構成は第二の実施の形態と同様である。
【００２７】
このような構成では、トランジスタＴr3a〜Ｔr3cのスイッチング動作時に、各トランジスタＴr3a〜Ｔr3cのゲートと高電位側電源配線Ｌ１との間のゲートカップリングにより高電位側電源配線Ｌ１に発生するノイズが容量Ｃ１により吸収される。
【００２８】
また、トランジスタＴr4a〜Ｔr4cのスイッチング動作時に、各トランジスタＴr4a〜Ｔr4cのゲートと低電位側電源配線Ｌ２との間のゲートカップリングにより低電位側電源配線Ｌ２に発生するノイズが容量Ｃ２により吸収される。
【００２９】
このような動作により、前記第二の実施の形態の作用効果に加えて、バッファ回路群１１ａを構成する各インバータ回路の動作を安定化させることができる。
（第四の実施の形態）
図４は、第四の実施の形態を示す。この実施の形態は、前記第三の実施の形態のバッファ回路群１１ａを構成する各インバータ回路毎に、電源ＶDD，Ｖssを供給するスイッチ回路を備え、かつ各インバータ回路毎に電源供給ノードに容量を備えたものである。
【００３０】
すなわち、各インバータ回路と電源ＶDDとの間にそれぞれトランジスタＴr3a〜Ｔr3dが接続され、各インバータ回路と電源Ｖssとの間にそれぞれトランジスタＴr4a〜Ｔr4dが接続されている。
【００３１】
また、各トランジスタＴr3a〜Ｔr3dと各インバータ回路との間のノードと、電源Ｖssとの間にそれぞれ容量Ｃ１a〜Ｃ１dが接続され、トランジスタＴr4a〜Ｔr4dと各インバータ回路との間のノードと、電源ＶDDとの間にそれぞれ容量Ｃ２a〜Ｃ２dが接続されている。その他の構成は、前記第三の実施の形態と同様である。
【００３２】
このような構成では、各インバータ回路と電源ＶDD，Ｖssとの間の抵抗が均一化されるとともに、各インバータ回路の電源供給ノードにそれぞれ容量が接続されるので、各インバータ回路の電源供給ノードに発生するノイズを抑制し、かつ均一化することができる。
【００３３】
従って、前記第三の実施の形態に比して、バッファ回路群１１ａを構成する各インバータ回路の動作をさらに安定化させることができる。
（第五の実施の形態）
図５は、第五の実施の形態を示す。この実施の形態は、前記第四の実施の形態のバッファ回路群１１ａの不活性時に、その出力ノードを電源Ｖssレベルにクランプするクランプ回路を備えたものである。
【００３４】
すなわち、バッファ回路群１１ａの出力ノードはＮチャネルＭＯＳトランジスタＴr5を介して電源Ｖssに接続され、同トランジスタＴr5のゲートには、前記トランジスタＴr4a〜Ｔr4dのゲートに入力される信号がインバータ回路１３で反転されて入力される。従って、トランジスタＴr5のゲート信号は、前記ＧＣＢに入力される制御信号Ａと同相である。その他の構成は、前記第四の実施の形態と同様である。
【００３５】
このような構成により、制御信号ＡがＨレベルとなるとき、すなわち、各トランジスタＴr3a〜Ｔr3d，Ｔr4a〜Ｔr4dがオフされて、バッファ回路群１１ａが不活性化されるとき、トランジスタＴr5がオンされてバッファ回路群１１ａの出力ノードが電源Ｖssレベルにクランプされる。
【００３６】
バッファ回路群１１ａが不活性化されて、その出力ノードの電位が不定となると、近接する配線からのクロストークノイズ等の影響を受けやすいが、上記のように出力ノードが電源Ｖssレベルにクランプされるので、ノイズの影響を排除することができる。
【００３７】
従って、この実施の形態は、前記第四の実施の形態の作用効果に加えて、バッファ回路群１１ａの不活性時の動作を安定化させることができる。
（第六の実施の形態）
図６は、第六の実施の形態を示す。この実施の形態は、前記第五の実施の形態のバッファ回路群１１ａが不活性状態から活性状態に移行するとき、各トランジスタＴr3a〜Ｔr3d，Ｔr4a〜Ｔr4dがすべてオンされて、バッファ回路群１１ａを構成する各インバータ回路が活性化された後に、ＧＣＢからクロック信号ＣＬＫをバッファ回路群１１ａに供給するようにしたものである。
【００３８】
すなわち、制御信号ＡはＯＲ回路１４に入力される。また、制御信号Ａは各トランジスタＴr3a〜Ｔr3dのゲートを経て制御信号Ａ１としてＯＲ回路１４に入力される。また、制御信号Ａはインバータ回路１２、各Ｔr4a〜Ｔr4dのゲート及びインバータ回路１３を経て制御信号Ａ２としてＯＲ回路１４に入力される。制御信号Ａ１，Ａ２は同Ａに対し若干遅延する信号となる。そして、ＯＲ回路１４の出力信号ＢがＧＣＢに制御信号として入力される。
【００３９】
このよう構成により、図７に示すように、制御信号ＡがＬレベルからＨレベルに立ち上がるとき、制御信号Ａの立ち上がりに基づいてＯＲ回路１４の出力信号Ｂが直ちに立ち上がり、ＧＣＢが不活性化されてクロック信号ＣＬＫの出力が停止される。
【００４０】
一方、制御信号ＡがＨレベルからＬレベルに立ち下がるとき、ＯＲ回路１４の出力信号Ｂは制御信号Ａ，Ａ１，Ａ２がすべてＬレベルに立下がったときＬレベルとなる。従って、各トランジスタＴr3a〜Ｔr3d，Ｔr4a〜Ｔr4dがすべてオンされて、バッファ回路群１１ａが活性化された後に、ＧＣＢからバッファ回路群１１ａにクロック信号ＣＬＫが供給される。
【００４１】
このような動作により、バッファ回路群１１ａからフリップフロップ回路ＦＦに供給されるクロック信号ＣＬＫを安定化させることができる。すなわち、バッファ回路群１１ａが完全に活性化される前にクロック信号ＣＬＫが入力されると、バッファ回路群１１ａ中でのクロック信号ＣＬＫの伝播時間が不安定となり、結果として他のクロックツリーとの同期がとれなくなるが、この実施の形態では、上記のような構成により、このような不具合を解消することができる。
（第七の実施の形態）
図８は、第七の実施の形態を示す。この実施の形態は、前記第六の実施の形態のバッファ回路群１１ａを、共通のＧＣＢからクロック信号ＣＬＫが供給されるクロックツリーネットワーク上のバッファ回路群１１ｂ〜１１ｅに拡大した場合を示す。
【００４２】
すなわち、共通のＧＣＢからクロック信号ＣＬＫが供給されるすべてのバッファ回路群１１ｂ〜１１ｅについて、高電位側電源を供給するスイッチ回路として動作するトランジスタのゲートにＧＣＢの制御信号Ａが一本の配線Ｌ３で供給され、その配線Ｌ３の末端がＯＲ回路１４の入力端子に接続される。
【００４３】
また、バッファ回路群１１ｂ〜１１ｅに低電位側電源を供給するスイッチ回路として動作するトランジスタのゲートにも、制御信号Ａの反転信号が図示しない配線で供給され、その配線の末端はインバータ回路を介して前記ＯＲ回路１４の入力端子に接続される。その他の構成は前記第六の実施の形態と同様である。
【００４４】
従って、この実施の形態では、共通のＧＣＢからクロック信号ＣＬＫが供給されるクロックツリーネットワーク上のバッファ回路群１１ｂ〜１１ｅについて、前記第六の実施の形態と同様な作用効果を得ることができる。
（第八の実施の形態）
図９は、第八の実施の形態を示す。この実施の形態は、前記第七の実施の形態のクロックツリーネットワーク上のバッファ回路群１１ｂ〜１１ｅに対し、クロックツリー毎に分岐する配線で制御信号Ａを供給する構成としたものである。
【００４５】
すなわち、共通のＧＣＢからクロック信号ＣＬＫが供給されるすべてのバッファ回路群１１ｂ〜１１ｅについて、高電位側電源を供給するスイッチ回路として動作するトランジスタのゲートにＧＣＢの制御信号Ａがクロックツリー毎に分岐する配線Ｌ４〜Ｌ７で供給され、その各配線Ｌ４〜Ｌ７の末端がＯＲ回路１５の入力端子に接続される。そして、ＯＲ回路１５の出力信号がＯＲ回路１４に制御信号Ａ１として入力される。
【００４６】
また、バッファ回路群１１ｂ〜１１ｅに低電位側電源を供給するスイッチ回路として動作するトランジスタのゲートにも、制御信号Ａの反転信号がクロックツリー毎に分岐する配線（図示しない）で供給され、その各配線の末端がインバータ回路を介してＯＲ回路の入力端子に接続される。そして、そのＯＲ回路の出力信号がＯＲ回路１４に制御信号Ａ２として入力される。その他の構成は前記第七の実施の形態と同様である。
【００４７】
従って、この実施の形態では、共通のＧＣＢからクロック信号ＣＬＫが供給されるクロックツリーネットワーク上のバッファ回路群１１ｂ〜１１ｅについて、前記第六の実施の形態と同様な作用効果を得ることができる。
【００４８】
また、クロックツリー毎に分岐する配線Ｌ４〜Ｌ７で制御信号Ａを供給し、各配線Ｌ４〜Ｌ７の電圧レベルをＯＲ回路１５で判定して、ＯＲ回路１４に出力するので、バッファ回路群１１ｂ〜１１ｅに制御信号を供給するための配線長が短くなり、かつＯＲ回路１５が制御信号Ａ１をバッファとして動作する。
【００４９】
従って、前記第七の実施の形態に比して、制御信号Ａ１，Ａ２の伝播速度を向上させることができるので、制御信号Ａの立下りからＧＣＢが活性化されるまでの時間を短縮することができる。
【００５０】
上記実施の形態は、以下の態様で実施してもよい。
・伝達制御回路は、ＧＣＢ以外の回路としてもよい。
【図面の簡単な説明】
【００５１】
【図１】第一の実施の形態を示す回路図である。
【図２】第二の実施の形態を示す回路図である。
【図３】第三の実施の形態を示す回路図である。
【図４】第四の実施の形態を示す回路図である。
【図５】第五の実施の形態を示す回路図である。
【図６】第六の実施の形態を示す回路図である。
【図７】第六の実施の形態の動作を示すタイミング波形図である。
【図８】第七の実施の形態を示す回路図である。
【図９】第八の実施の形態を示す回路図である。
【図１０】従来例を示す回路図である。
【図１１】従来例を示す回路図である。
【図１２】（ａ）（ｂ）は従来例を示す回路図である。
【符号の説明】
【００５２】
１１ａ〜１１ｅ…バッファ回路群、ＧＣＢ…伝達制御回路、Ｔr3，Ｔr3a〜Ｔr3d，Ｔr4，Ｔr4a〜Ｔr4d…スイッチ回路、ＶDD，Ｖss…電源、ＣＬＫ…クロック信号。
【図１】
2006287552.tif 000003
【図２】
2006287552.tif 000004
【図３】
2006287552.tif 000005
【図４】
2006287552.tif 000006
【図５】
2006287552.tif 000007
【図６】
2006287552.tif 000008
【図７】
2006287552.tif 000009
【図８】
2006287552.tif 000010
【図９】
2006287552.tif 000011
【図１０】
2006287552.tif 000012
【図１１】
2006287552.tif 000013
【図１２】
2006287552.tif 000014