(57)【要約】【課題】  容量電圧変換回路に利用可能なコンパレータ回路の消費電流を低減する。【解決手段】  入力されるアナログの検出電圧Ｖｄｅｔと所定のしきい値電圧Ｖｔｈを比較するコンパレータ回路１０は、第１インバータ回路２０、第２インバータ回路２２を備える。第１インバータ回路２０は、検出電圧Ｖｄｅｔが入力される。第１インバータ回路２０は、第２抵抗Ｒ２は、電源電圧Ｖｄｄと接地電圧ＧＮＤ間に直列に接続された、第１抵抗Ｒ１と、ＰチャンネルＭＯＳトランジスタの第１トランジスタＭ１と、ＮチャンネルＭＯＳトランジスタの第２トランジスタＭ２と、第２抵抗Ｒ２を備える。第２インバータ回路２２は、第１インバータ回路２０の出力に接続され、第２インバータ回路２２のトランジスタサイズは、第１インバータ回路２０のトランジスタサイズより小さく設定される。【選択図】  図４
2006253763.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログ電圧と所定のしきい値電圧を比較するコンパレータ回路であって、
前記アナログ電圧が入力される第１インバータ回路と、
前記第１インバータ回路の出力に接続される第２インバータ回路と、を備え、
前記第１インバータ回路は、
電源電圧と接地電圧間に直列に接続された、第１抵抗と、ＰチャンネルＭＯＳトランジスタと、ＮチャンネルＭＯＳトランジスタと、第２抵抗と、
を含むことを特徴とするコンパレータ回路。
【請求項２】
前記第２インバータ回路のトランジスタサイズは、前記第１インバータ回路のトランジスタサイズより小さいことを特徴とする請求項１に記載のコンパレータ回路。
【請求項３】
可変容量素子の容量値を電圧に変換する容量電圧変換回路であって、
一端が固定電位に接続された前記可変容量素子の他端に周期電圧を印加する駆動回路と、
前記可変容量素子の他端に現れる電圧と所定のしきい値を比較する請求項１または２に記載のコンパレータ回路と、
前記コンパレータ回路の出力電圧を積分するローパスフィルタと、
を備えることを特徴とする容量電圧変換回路。
【請求項４】
前記駆動回路により印加される周期電圧は、ハイレベルとローレベルを繰り返すパルス信号であって、前記駆動回路は、前記コンパレータ回路のしきい値電圧の変動に応じて、前記パルス信号のデューティ比を調節することを特徴とする請求項３に記載の容量電圧変換回路。
【請求項５】
前記容量電圧変換回路は、ひとつの半導体集積回路に集積化されたことを特徴とする請求項３に記載の容量電圧変換回路。
【請求項６】
前記コンパレータ回路と前記ローパスフィルタの間に接続されたバッファ回路をさらに備えることを特徴とする請求項３に記載の容量電圧変換回路。
【請求項７】
対向して設けられた２つの電極を含み、外部からの加圧によって２つの電極間距離が変化することにより、容量値が変化する可変容量素子と、
前記２つの電極間の容量値を電圧に変換する請求項３から６のいずれかに記載の容量電圧変換回路と、
を備えることを特徴とする電子機器。
【請求項８】
前記可変容量素子は、複数個設けられることを特徴とする請求項７に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量電圧変換回路およびそれに用いるコンパレータ回路に関し、特にその低消費電流化に関する。
【背景技術】
【０００２】
近年のコンピュータや携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）などの電子機器は、指で圧力を加えることによって電子機器を操作するための入力装置を備えるものが主流となっている。こうした入力装置としては、ジョイスティック、タッチパッドなどが知られている。
【０００３】
こうした入力装置は、対向して設けられた２枚の電極が、押圧されることにより電極間距離が変化し、静電容量が変化することを利用して、ユーザからの入力を検知、解析する。たとえば、特許文献１にはこうした静電容量の変化を利用した入力装置が開示されている。
【０００４】
【特許文献１】特開２００１−３２５８５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の静電容量の変化を利用した入力装置は、静電容量を電圧に変換して検出するための容量電圧変換回路を備える。入力装置は、特に電池駆動される携帯型の電子機器に搭載される場合が多いため、その消費電流の低減は重要な課題となる。
本発明はこうした課題に鑑みてなされたものであり、その目的は、容量電圧変換回路の消費電流の低減にある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある態様のコンパレータ回路は、入力されるアナログ電圧と所定のしきい値電圧を比較するコンパレータ回路であって、アナログ電圧が入力される第１インバータ回路と、第１インバータ回路の出力に接続される第２インバータ回路と、を備える。第１インバータ回路は、電源電圧と接地電圧間に直列に接続された、第１抵抗と、ＰチャンネルＭＯＳトランジスタと、ＮチャンネルＭＯＳトランジスタと、第２抵抗と、を含む。
【０００７】
この態様によると、第１、第２インバータ回路のしきい値電圧より高いアナログ電圧が入力されたときには、ハイレベルが出力される。１段目に設けられた第１インバータ回路の電流経路上に抵抗を設けることにより、第１インバータ回路での消費電流を低減することができる。
【０００８】
第２インバータ回路のトランジスタサイズは、第１インバータ回路のトランジスタサイズより小さくてもよい。第２インバータ回路のトランジスタサイズを調節することにより、消費電流を好適に低減することができる。
【０００９】
本発明の別の態様は、容量電圧変換回路である。この容量電圧変換回路は、可変容量素子の容量値を電圧に変換する容量電圧変換回路であって、一端が固定電位に接続された可変容量素子の他端に周期電圧を印加する駆動回路と、可変容量素子の他端に現れる電圧と所定のしきい値を比較する上記コンパレータ回路と、コンパレータ回路の出力電圧を積分するローパスフィルタと、を備える。
【００１０】
この態様によると、駆動回路から出力される周期電圧が可変容量素子によってなまり、その容量値が大きいほど、可変容量素子の他端に現れる電圧の立ち上がりは遅くなる。その結果、コンパレータ回路に入力される電圧が、コンパレータ回路にしきい値電圧に達するまでの時間が変化し、コンパレータ回路から出力される電圧を積分することにより、可変容量素子の静電容量を検出することができる。このような容量電圧変換回路において、上述のコンパレータ回路を用いることにより、消費電流を低減することができる。
【００１１】
駆動回路により印加される周期電圧は、ハイレベルとローレベルを繰り返すパルス信号であって、駆動回路は、コンパレータ回路のしきい値電圧の変動に応じて、パルス信号のデューティ比を調節してもよい。
【００１２】
容量電圧変換回路は、ひとつの半導体集積回路に集積化されてもよい。
【００１３】
容量電圧変換回路は、コンパレータ回路とローパスフィルタの間に接続されたバッファ回路をさらに備えてもよい。バッファ回路を設けることにより、ローパスフィルタ内のキャパシタの充放電能力を向上させることができる。
【００１４】
本発明のさらに別の態様は、電子機器である。この電子機器は、対向して設けられた２つの電極を含み、外部からの加圧によって２つの電極間距離が変化することにより、容量値が変化する可変容量素子と、２つの電極間の容量値を電圧に変換する上述の容量電圧変換回路と、を備える。
【００１５】
この態様によると、電子機器の消費電流を低減することができる。
【００１６】
可変容量素子は、複数個設けられてもよい。複数の可変容量素子を配置することにより、いずれの可変容量素子の静電容量が変化したかを解析することにより、ポインティングデバイスなどとして利用することができる。
【００１７】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明に係るコンパレータ回路および容量電圧変換回路によれば、消費電流を低減することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、実施の形態に係る容量電圧変換回路が搭載される携帯電話端末を示す図である。携帯電話端末２００は、ディスプレイ２１０、ジョイスティック２２０、操作ボタン２３０を備える。
ディスプレイ２１０は、ユーザに対して必要なさまざまな情報を表示する。ジョイスティック２２０は、ユーザが指によって操作する入力装置であって、上、左、下、右の各方向に圧力を加えることにより、ディスプレイ２１０上に表示された項目、オブジェクトを選択し、あるいは文字入力を補助するために設けられる。
操作ボタン２３０は、通話時に電話番号を入力したり、文章を入力するために設けられた入力装置である。
【００２０】
図２は、図１のジョイスティック２２０のＡ−Ａ’線断面図を示す。ジョイスティック２２０は可変容量素子３０と総称される４つの可変容量素子３０ａ〜３０ｄ、容量電圧変換回路１００を備える。
可変容量素子３０ａ〜３０ｄは、それぞれジョイスティック２２０の左、右、上、下に対応する４箇所に設けられる。図２には左右に対応する２つの可変容量素子３０ａ、３０ｂが示される。可変容量素子３０の上面には、たとえばゴムやプラスチックなどの絶縁体のカバー５０が可変容量素子３０を覆うようにして設けられる。ユーザが指によりカバー５０を押圧すると、カバー５０の押圧された箇所の下に設置された可変容量素子３０に圧力が加えられる。
【００２１】
可変容量素子３０は、対向して設けられた２枚の電極を備え、２枚の電極は、キャパシタ構造を有する。この可変容量素子３０は、上方から押圧されることにより２枚の電極の間隙が変化し、静電容量の値が変化する。
【００２２】
容量電圧変換回路１００は、４つの可変容量素子３０の静電容量を検出することによって、いずれの可変容量素子３０が押圧されているかを判定する。容量電圧変換回路１００は、可変容量素子３０の各静電容量をデジタル値に変換し、ＤＳＰ１１０（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）に出力する。ＤＳＰ１１０は、携帯電話端末２００全体を統括的に制御するデジタル回路である。
【００２３】
図３は、本実施の形態に係る容量電圧変換回路１００の構成を示す回路図である。容量電圧変換回路１００は、入出力端子として駆動端子１０２、検出端子１０４、出力端子１０６を備える。容量電圧変換回路１００は、駆動端子１０２、検出端子１０４を介して可変容量素子３０と接続されており、検出した可変容量素子３０の静電容量を、デジタル値として出力端子１０６からＤＳＰ１１０へと出力する。図３では、１つの可変容量素子３０のみが示されているが、実際には４つの可変容量素子３０ａ〜３０ｄが並列に設けられており、各可変容量素子３０ごとの静電容量を検出可能に構成されている。
【００２４】
容量電圧変換回路１００は、コンパレータ回路１０、駆動回路１２、バッファ回路１４、ローパスフィルタ１６、Ａ／Ｄ変換器１８を含み、ひとつの半導体集積回路に集積化されている。
図３に示すように、可変容量素子３０は、一端が固定電位である接地電位に接続されている。駆動回路１２は、一端が接地電位に接続された可変容量素子３０の他端に周期電圧の駆動電圧Ｖｄｒｖを印加する。この駆動電圧Ｖｄｒｖは、所定のデューティ比を有するパルス信号であり、駆動端子１０２を介して可変容量素子３０に印加される。
【００２５】
駆動回路１２により駆動電圧Ｖｄｒｖが印加された結果、可変容量素子３０には、それ自身の静電容量によりなまった検出電圧Ｖｄｅｔが現れる。この検出電圧Ｖｄｅｔは、検出端子１０４を介してコンパレータ回路１０へと入力される。
コンパレータ回路１０は、可変容量素子３０の他端に現れる検出電圧Ｖｄｅｔと所定のしきい値Ｖｔｈを比較し、Ｖｄｅｔ＞Ｖｔｈのときハイレベルを、Ｖｄｅｔ＜Ｖｔｈのときローレベルを出力する。
【００２６】
バッファ回路１４は、インバータ回路が２段直列に接続され、後段のローパスフィルタ内のキャパシタの充放電能力を向上させるために設けられる。
ローパスフィルタ１６は、第３抵抗Ｒ３、第１キャパシタＣ１を含み、バッファ回路１４を介して入力されるコンパレータ回路１０の出力電圧Ｖｘ１の高周波成分を除去して積分した電圧Ｖｘ２を出力する。ローパスフィルタ１６から出力される電圧Ｖｘ２は、Ａ／Ｄ変換器１８に入力される。
Ａ／Ｄ変換器１８は、アナログの電圧Ｖｘ２をデジタル値Ｄｘ２にアナログ・デジタル変換する。デジタル値Ｄｘ２は、出力端子１０６からＤＳＰ１１０に出力される。
【００２７】
図４は、本実施の形態に係るコンパレータ回路１０の構成を示す回路図である。このコンパレータ回路１０は、可変容量素子３０に現れるアナログの検出電圧Ｖｄｅｔと所定のしきい値電圧Ｖｔｈを比較する。コンパレータ回路１０は、検出電圧Ｖｄｅｔが入力される第１インバータ回路２０と、第１インバータ回路２０の出力に接続される第２インバータ回路２２と、を備える。
第１インバータ回路２０は、電源電圧Ｖｄｄと接地電圧ＧＮＤ間に直列に接続された、第１抵抗Ｒ１と、ＰチャンネルＭＯＳトランジスタである第１トランジスタＭ１と、ＮチャンネルＭＯＳトランジスタである第２トランジスタＭ２と、第２抵抗Ｒ２と、を含む。
本実施の形態において、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値は、いずれも３０ｋΩ程度とする。
【００２８】
第２インバータ回路２２は、電源電圧Ｖｄｄと接地電圧ＧＮＤ間に直列に接続されたＰチャンネルＭＯＳトランジスタである第３トランジスタＭ３、ＮチャンネルＭＯＳトランジスタである第４トランジスタＭ４を含む。
本実施の形態において、第２インバータ回路２２の第３トランジスタＭ３、第４トランジスタＭ４のトランジスタサイズは、第１インバータ回路２０の第１トランジスタＭ１、第２トランジスタＭ２のトランジスタサイズより小さく設定する。
【００２９】
第１インバータ回路２０、第２インバータ回路２２は、ハイレベルまたはローレベルの２値をとるデジタル信号を反転する通常のインバータ回路としてではなく、入力されたアナログ電圧が、しきい値電圧より高いか低いかを判定するコンパレータ回路として機能する。
第１インバータ回路２０に入力されたアナログの検出電圧Ｖｄｅｔが、第１インバータ回路２０のしきい値電圧Ｖｔｈより高いとき、第１インバータ回路２０の出力電圧はローレベルとなる。逆に、検出電圧Ｖｄｅｔが、第１インバータ回路２０のしきい値電圧Ｖｔｈより低いとき、第１インバータ回路２０の出力電圧はハイレベルとなる。第１インバータ回路２０の出力電圧は、第２インバータ回路２２によりハイレベルとローレベルが反転して出力される。
【００３０】
このようにして構成されるコンパレータ回路１０からは、Ｖｄｅｔ＞Ｖｔｈのとき、ハイレベルが持続する信号が出力され、Ｖｄｅｔ＜Ｖｔｈのとき、ローレベルが持続する信号が出力される。
【００３１】
以上のように構成された容量電圧変換回路１００の動作について説明する。図５は、容量電圧変換回路１００の動作波形図である。駆動回路１２は、所定の周期でオンオフを繰り返すパルス信号の駆動電圧Ｖｄｒｖを出力している。
駆動回路１２から出力された駆動電圧Ｖｄｒｖは、可変容量素子３０に入力される。駆動電圧Ｖｄｒｖは、可変容量素子３０の有する静電容量によって波形なまりが発生する。その結果、検出電圧Ｖｄｅｔは、駆動電圧Ｖｄｒｖの立ち上がりから遅れて、静電容量に応じた時定数で立ち上がる。
【００３２】
検出電圧Ｖｄｅｔは、コンパレータ回路１０に入力され、しきい値電圧Ｖｔｈと比較される。コンパレータ回路１０は、Ｖｄｅｔ＞Ｖｔｈのときハイレベルを、Ｖｄｅｔ＜Ｖｔｈのときローレベルを出力するため、コンパレータ回路１０から出力される電圧Ｖｘ１は、駆動電圧Ｖｄｒｖの立ち上がりから時間ΔＴだけ遅れて立ち上がる。この遅延時間ΔＴは、検出電圧Ｖｄｅｔがしきい値電圧Ｖｔｈに達するまでの時間に応じて変化する。検出電圧Ｖｄｅｔの立ち上がりの時定数は、可変容量素子３０の静電容量に応じて変化し、容量値が大きければ時定数は大きくなり、遅延時間ΔＴは長くなる。逆に、可変容量素子３０の容量値が小さいとき、時定数は小さくなり、遅延時間ΔＴは短くなる。
【００３３】
その後、駆動電圧Ｖｄｒｖが立ち下がると、検出電圧Ｖｄｅｔも可変容量素子３０の静電容量に応じた時定数に従って下降する。検出電圧Ｖｄｅｔが、再びしきい値電圧Ｖｔｈよりも低くなると、コンパレータ回路１０の出力電圧Ｖｘ１はローレベルとなる。
したがって、コンパレータ回路１０の出力電圧Ｖｘ１がハイレベルとなる時間Ｔｈは、可変容量素子３０の静電容量の値に応じて変化することになり、容量値が大きいとき、時間Ｔｈは短く、容量値が小さいときには時間Ｔｈは長くなる。
【００３４】
コンパレータ回路１０の出力電圧Ｖｘ１は、バッファ回路１４を介してローパスフィルタ１６へと入力される。ローパスフィルタ１６は、コンパレータ回路１０の出力電圧Ｖｘ１を積分した電圧Ｖｘ２を出力する。ローパスフィルタ１６の出力電圧Ｖｘ２は、コンパレータ回路１０の出力電圧Ｖｘ１がハイレベルの時間Ｔｈが長いほど高くなり、短いほど低くなる。すなわち、ローパスフィルタ１６の出力電圧Ｖｘ２は、可変容量素子３０の静電容量の値に応じて変化することになる。
このようにして、容量電圧変換回路１００は、可変容量素子３０の静電容量の値を電圧に変換する。
【００３５】
Ａ／Ｄ変換器１８は、ローパスフィルタ１６の出力電圧Ｖｘ２をデジタル値Ｄｘ２に変換する。こうして得られたデジタル値Ｄｘ２は、可変容量素子３０の静電容量の値をデジタル値で表すことになる。
【００３６】
図６は、コンパレータ回路１０内部の電圧電流波形を示す時間波形図である。図６は、上から順に、コンパレータ回路１０に入力される検出電圧Ｖｄｅｔ、第１インバータ回路２０の出力電圧Ｖｍ１、コンパレータ回路１０の出力電圧Ｖｘ１、コンパレータ回路１０に流れる電流Ｉｃを表す。
【００３７】
図４に示したように、コンパレータ回路１０の初段に設けられた第１インバータ回路２０は、第１トランジスタＭ１、第２トランジスタＭ２のソース端子にそれぞれ第１抵抗Ｒ１、第２抵抗Ｒ２が接続される。そのため、第１インバータ回路２０から出力される電圧Ｖｍ１は、時間的に緩やかに変化する波形となる。
【００３８】
一方、第２インバータ回路２２は、抵抗を含まない通常のインバータ回路形式で構成されるため、第２インバータ回路２２から出力される電圧Ｖｘ１は、しきい値電圧Ｖｔｈ付近で急激に立ち上がる電圧波形となる。
【００３９】
コンパレータ回路１０に流れる電流Ｉｃは、第１インバータ回路２０および第２インバータ回路２２に流れる電流の合計となる。本実施の形態に係るコンパレータ回路１０では、初段の第１インバータ回路２０は、第１抵抗Ｒ１、第２抵抗Ｒ２を設けることにより消費電流を低く抑えている。
コンパレータ回路１０に入力される検出電圧Ｖｄｅｔは、アナログ電圧であるため、インバータ回路のしきい値電圧付近の値をとるとき、第１インバータ回路２０、第２インバータ回路２２の第１トランジスタＭ１〜第４トランジスタＭ４がオンした状態で動作する。その結果、もし、第１抵抗Ｒ１、第２抵抗Ｒ２を設けない場合、第１インバータ回路２０にはピーク値で数ｍＡの電流が流れてしまう。上述したように、第１抵抗Ｒ１、第２抵抗Ｒ２として３０ｋΩの抵抗を設けた場合、第１インバータ回路２０には、数十μＡ以下の電流しか流れないため、消費電流を大幅に低減することができる。
【００４０】
また、第２インバータ回路２２に流れる電流も、第２インバータ回路２２の第３トランジスタＭ３、第４トランジスタＭ４のトランジスタサイズを小さくすることによって抑えることができる。さらに、第１インバータ回路２０に抵抗を設けることに起因して生ずる電圧Ｖｍ１の波形なまりは、第２インバータ回路２２によって整形することができる。
【００４１】
このように、本実施の形態に係るコンパレータ回路１０によれば、消費電流を抑えつつ、しきい値付近でハイレベルとローレベルとが急峻に切り替わるコンパレータ回路を実現することができる。さらに、このコンパレータ回路１０を用いた容量電圧変換回路１００においても、消費電流を低減することができる。
【００４２】
また、本実施の形態に係るコンパレータ回路１０によれば、第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値、および第１トランジスタＭ１〜第４トランジスタＭ４のトランジスタサイズを調節することにより、消費電流と出力電圧波形を、高い自由度を持って制御することができる。
【００４３】
なお、本実施の形態に係るコンパレータ回路１０は、電源電圧Ｖｄｄや、周囲温度の変動によって、そのしきい値電圧Ｖｔｈが変動するという問題がある。このような変動によって、同一レベルのアナログ検出電圧Ｖｄｅｔが入力された状態における、出力電圧Ｖｘ１のハイレベルの期間Ｔｈが変化してしまうため、可変容量素子３０の静電容量の検出値が変化してしまう場合がある。
【００４４】
そこで、駆動回路１２は、電源電圧Ｖｄｄや周囲温度などの変動によって、コンパレータ回路１０のしきい値電圧Ｖｔｈが変動すると、それに応じて駆動電圧Ｖｄｒｖのデューティ比を調節する。たとえば、コンパレータ回路１０のしきい値電圧Ｖｔｈが上昇したときには、駆動電圧Ｖｄｒｖのデューティ比を大きく設定し、逆にしきい値電圧Ｖｔｈが下降したときには、駆動電圧Ｖｄｒｖのデューティ比を小さく設定する。このように、駆動電圧Ｖｄｒｖのデューティ比を調節することにより、電源電圧Ｖｄｄや温度が変動した場合においても、正確な静電容量の検出を行うことができる。
【００４５】
この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４６】
実施の形態においては、可変容量素子３０を４つ利用した入力装置について説明したが、本発明はこれに限定されるものではない。たとえば、可変容量素子３０をマトリクス状に配置し、タッチパッド式の入力装置としてもよい。
なお、可変容量素子３０の数が増加すると、それに伴って容量電圧変換回路１００の数も増加するため、本発明によるコンパレータ回路１０の低消費電流化の効果は、より顕著となる。
【００４７】
実施の形態においては、コンパレータ回路１０とローパスフィルタ１６の間にバッファ回路１４を設ける例について説明したが、コンパレータ回路１０の電流供給能力が十分高い場合などにおいては、バッファ回路１４を省略してもよい。
【００４８】
実施の形態においては、容量電圧変換回路１００はひとつの半導体集積回路上に一体集積化される場合について説明したがこれには限定されず、各回路ブロックをチップ部品やディスクリート素子を用いて構成してもよい。いずれのブロックを集積するかは、採用する半導体製造プロセスや要求されるコスト、特性などに応じて決定すればよい。
【００４９】
実施の形態に係る容量電圧変換回路１００が搭載される電子機器としては、実施の形態で説明した携帯電話端末の他、パーソナルコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｃｅ）、ＣＤプレイヤなどのリモコン、デジタルスチルカメラなど、さまざまな入力装置を備える電子機器に用いることができる。
【図面の簡単な説明】
【００５０】
【図１】実施の形態に係る容量電圧変換回路が搭載される携帯電話端末を示す図である。
【図２】図１のジョイスティックのＡ−Ａ’線断面図を示す図である。
【図３】本実施の形態に係る容量電圧変換回路の構成を示す回路図である。
【図４】本実施の形態に係るコンパレータ回路の構成を示す回路図である。
【図５】図３の容量電圧変換回路の動作波形図である。
【図６】図４のコンパレータ回路内部の電圧電流波形を示す時間波形図である。
【符号の説明】
【００５１】
１０  コンパレータ回路、  １２  駆動回路、  １４  バッファ回路、  １６  ローパスフィルタ、  １８  Ａ／Ｄ変換器、  Ｒ３  第３抵抗、  Ｃ１  第１キャパシタ、  ２０  第１インバータ回路、  ２２  第２インバータ回路、  ３０  可変容量素子、  １００  容量電圧変換回路、  １０２  駆動端子、  １０４  検出端子、  １０６  出力端子、  １１０  ＤＳＰ、  ２００  携帯電話端末、  ２１０  ディスプレイ、  ２２０  ジョイスティック、  ２３０  操作ボタン、  Ｍ１  第１トランジスタ、  Ｍ２  第２トランジスタ、  Ｍ３  第３トランジスタ、  Ｍ４  第４トランジスタ、  Ｒ１  第１抵抗、  Ｒ２  第２抵抗。
【図１】
2006253763.tif 000003
【図２】
2006253763.tif 000004
【図３】
2006253763.tif 000005
【図４】
2006253763.tif 000006
【図５】
2006253763.tif 000007
【図６】
2006253763.tif 000008