(57)【要約】【課題】  白傷欠陥のなどの欠陥を生じることなく、特性のすぐれた固体撮像素子を提供することのできる固体撮像素子形成用基板を提供する。【解決手段】  ｎ型シリコン基板と、前記ｎ型シリコン基板表面に形成されたｎ型エピタキシャル成長層とを備え、前記ｎ型エピタキシャル成長層内に、光電変換部と、前記光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子を形成するように構成されており、前記ｎ型シリコン基板は、比抵抗が１０／１０００Ωｃｍ以下である。【選択図】  図１
2006179592.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型シリコン基板と、
前記ｎ型シリコン基板表面に形成されたｎ型エピタキシャル成長層とを備え、
前記ｎ型エピタキシャル成長層内に、
光電変換部と、前記光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子を形成するように構成されており、
前記ｎ型シリコン基板は、比抵抗が１０／１０００Ωｃｍ以下である固体撮像素子用基板。
【請求項２】
請求項１に記載の固体撮像素子用基板であって、
前記ｎ型エピタキシャル成長層は、比抵抗が０．１Ωｃｍ以上である固体撮像素子用基板。
【請求項３】
請求項１または２に記載の固体撮像素子用基板であって、
前記ｎ型シリコン基板のｎ型不純物はリンである固体撮像素子用基板。
【請求項４】
請求項１または２に記載の固体撮像素子用基板であって、
前記ｎ型シリコン基板のｎ型不純物は砒素である固体撮像素子用基板。
【請求項５】
請求項１乃至４のいずれかに記載の固体撮像素子用基板であって、
前記ｎ型シリコン基板のｎ型不純物濃度は５×１０１８ｃｍ−３以上である固体撮像素子用基板。
【請求項６】
請求項３に記載の固体撮像素子用基板であって、
前記ｎ型シリコン基板は、比抵抗が３/１０００Ωｃｍ以下である固体撮像素子用基板。
【請求項７】
請求項４に記載の固体撮像素子用基板であって、
前記ｎ型シリコン基板は、比抵抗が５/１０００Ωｃｍ以下である固体撮像素子用基板。
【請求項８】
請求項１乃至７のいずれかに記載の固体撮像素子用基板であって、
電極取り出し端子のすべてが、前記ｎ型エピタキシャル成長層形成面側に形成される固体撮像素子用基板。
【請求項９】
請求項１乃至８のいずれかに記載の固体撮像素子用基板の前記ｎ型エピタキシャル成長層内に形成され、
光電変換部と、前記光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子を含む固体撮像素子。
【請求項１０】
請求項１乃至８のいずれかに記載の固体撮像素子用基板の前記ｎ型エピタキシャル成長層内に、
光電変換部と、前記光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部とを形成し、固体撮像素子を形成する工程を含む固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法にかかり、特に固体撮像素子の高性能化に関する。
【背景技術】
【０００２】
エリアセンサ等に用いられるＣＣＤを用いた固体撮像素子は、フォトダイオードなどからなる光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部と、これらに接続される配線部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、ＣＣＤの高画素化に伴い、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。
このような状況の中で高感度を確保するためには、受光エリアを縮小するのは困難であり、結果として、電荷転送電極の占有面積の縮小化を余儀なくされている。
【０００４】
このような状況の中で、固体撮像素子を形成するための半導体基板についても高性能化への要求が高まっている。
【０００５】
固体撮像素子などの半導体装置を形成するための半導体基板としては、チョクラルスキー（ＣＺ）法で成長させたＣＺ基板や、磁気チョクラルスキー（ＭＣＺ）法で成長させたＭＣＺ基板や、これらのＣＺ基板やＭＣＺ基板の表面にエピタキシャル層を形成したエピタキシャル基板等が従来から用いられている。
【０００６】
一方、半導体装置の形成工程は現在ではクリーン度の極めて高い超クリーンルーム内で行われているが、ガス、水や半導体製造装置等からの不純物による半導体基板の汚染を完全には避けることができない。しかも、半導体基板の表面にエピタキシャル層を形成する工程で半導体基板に導入される不純物の量は、半導体装置の形成工程で導入される不純物の量よりも更に多いといわれている。
【０００７】
不純物や結晶欠陥が半導体基板の素子活性領域に存在していると、半導体装置の品質及び特性が著しく劣化する。また、不純物や結晶欠陥が半導体基板に存在していると、α線等の放射線による照射損傷を半導体基板が受け易く、この損傷によって半導体装置の品質及び特性が更に劣化する。
【０００８】
そこで、これらの不純物や結晶欠陥を素子活性領域から除去するために、基板内部からの酸素析出によるイントリンシックゲッタリング（ＩＧ）や、酸素析出を伴わないエクストリンシックゲッタリング（ＥＧ）が従来から行われている（例えば特許文献１）。
【０００９】
イントリンシックゲッタリング処理は、例えば、エピタキシャル成長層を形成したシリコンウェハに対し、高温酸素雰囲気中で加熱する外方拡散熱処理と、低温の酸素析出核形成のための熱処理との２段階熱処理を実行することによってなされる。このようにイントリンシックゲッタリング処理は酸素析出欠陥を媒体とする処理であるため、基板のドーパント濃度が１０１８ｃｍ−３を超えるとＮ＋基板ではゲッタリング効果が抑制されるといわれている（例えば非特許文献１）。
【００１０】
【特許文献１】特開２００３−９２３０１号公報
【非特許文献１】シリコンの化学  ＵＣＳ半導体基盤技術研究会  編  Ｐ６０２〜Ｐ６０７
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このような状況の中で、固体撮像素子の微細化が進むにつれて特に、白傷欠陥の発生の問題が顕著になってきている。白傷欠陥は、不純物等に起因する暗電流に相当するため、ゲッタリングは必須である。しかしながら、高温工程を必要とする場合、特別の装置を必要としたり、あるいはかえって基板の反りや歪の問題を増大することもあった。
本発明は前記実情に鑑みてなされたもので、容易に、白傷欠陥のなどの欠陥を生じることなく、特性のすぐれた固体撮像素子を提供することのできる固体撮像素子形成用基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
そこで本発明の固体撮像素子用基板は、ｎ型シリコン基板と、前記ｎ型シリコン基板表面に形成されたｎ型エピタキシャル成長層とを備え、前記ｎ型エピタキシャル成長層内に、光電変換部と、前記光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子を形成するように構成されており、前記ｎ型シリコン基板は、比抵抗が１０／１０００Ωｃｍ以下であることを特徴とする。
【００１３】
この構成により、処理工程における熱工程で自然に、高濃度不純物領域であるｎ型シリコン基板内に重金属汚染が吸い込まれていき、素子形成領域であるエピタキシャル成長層は重金属汚染などの汚染のないクリーンな機能層を構成する。また、特別に高温工程を経ることなく形成できるため、特別な装置を必要とせず、安価な方法であるのみならず、最終製品までこのゲッタリング層が存在していることになり、極めてクリーンなエピタキシャル成長層を形成することができる。また、高温工程を必要としないため、処理工程における、歪などの欠陥の生成も皆無である。
【００１４】
さらにまた、このｎ型シリコン基板は低抵抗であるため、固体撮像素子としての使用時において、電子シャッター引き抜き電圧の低減にも有効である。
【００１５】
また、このｎ型シリコン基板は低抵抗であるため、キャリアの吸収が効率よく行なわれ、従って電子回路におけるトランジスタ領域などからのホットエレクトロン発光を良好に吸収し、画素部への影響を低減することができる。
なお、このように、比抵抗が１０／１０００Ωｃｍ以下のｎ型シリコン基板はＩＧ処理における効力がないとされており、従来適用を検討されることもなかった。
【００１６】
また本発明の固体撮像素子用基板は、前記ｎ型エピタキシャル成長層が、比抵抗が０．１Ωｃｍ以上であるものを含む。
この構成によれば、ｎ型シリコン基板との濃度勾配が十分であるため、ゲッタリング効果もさらに効率的である。
【００１７】
また本発明の固体撮像素子用基板は、前記ｎ型シリコン基板のｎ型不純物がリンであるものを含む。
この構成によれば、ｎ型不純物がリンであるとき、重金属の固溶限界が高くなり、よりゲッタリング効果が高くなる。
【００１８】
また本発明の固体撮像素子用基板は、前記ｎ型シリコン基板のｎ型不純物が砒素であるものを含む。
この構成によれば、ｎ型不純物が砒素であるとき、重金属の固溶限界が高くなり、よりゲッタリング効果が高くなる。
【００１９】
また本発明の固体撮像素子用基板は、前記ｎ型シリコン基板のｎ型不純物濃度が1×５０１８ｃｍ−３以上であるものを含む。
この構成によれば、ｎ型不純物の濃度が十分に大きいため、重金属の固溶限界が高くなり、よりゲッタリング効果が高くなる。
【００２０】
また本発明の固体撮像素子用基板は、前記ｎ型シリコン基板が、比抵抗が３/１０００Ωｃｍ以下であるものを含む。
ｎ型不純物がリンである場合は比抵抗が３/１０００Ωｃｍ以下であるのが望ましい。
【００２１】
また本発明の固体撮像素子用基板は、前記ｎ型シリコン基板が、比抵抗が５/１０００Ωｃｍ以下であるものを含む。
ｎ型不純物が砒素である場合は比抵抗が５/１０００Ωｃｍ以下であるのが望ましい。
【００２２】
また本発明の固体撮像素子用基板は、電極取り出し端子のすべてが、前記ｎ型エピタキシャル成長層形成面側に形成されるものを含む。
電極取り出し端子のすべてが、前記ｎ型エピタキシャル成長層形成面側に形成されるものにおいても、コンタクト用としてではなく、ゲッタリング用として高濃度基板を用いることにより、効率よくゲッタリングを行うことができ、信頼性の高い固体撮像素子を得ることができる。
【００２３】
また本発明の固体撮像素子、上記固体撮像素子用基板の前記ｎ型エピタキシャル成長層内に形成され、光電変換部と、前記光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部とを具備したことを特徴とする。
【００２４】
この構成により、処理工程における熱工程で自然に、高濃度不純物領域であるｎ型シリコン基板内に重金属汚染が吸い込まれていき、素子形成領域であるエピタキシャル成長層は重金属汚染などの汚染のないクリーンな機能層を構成することから信頼性の高い固体撮像素子を提供することができる。また、特別に高温工程を経ることなく形成できるため、特別な装置を必要とせず、安価な方法であるのみならず、最終製品までこのゲッタリング層が存在していることになり、極めてクリーンなエピタキシャル成長層を維持することができ、長寿命で信頼性の高い固体撮像素子を形成することができる。また、高温工程を必要としないため、処理工程における、歪などの欠陥の生成も皆無である。
【００２５】
さらにまた、この固体撮像素子を構成するｎ型シリコン基板は低抵抗であるため、固体撮像素子としての使用時において、電子シャッター引き抜き電圧の低減にも有効である。
【００２６】
また、この固体撮像素子を構成するｎ型シリコン基板は低抵抗であるため、キャリアの吸収が効率よく行なわれ、従って信号処理回路である電子回路におけるトランジスタ領域などからのホットエレクトロン発光を良好に吸収し、画素部への影響を低減することができる。
【００２７】
また本発明の固体撮像素子の製造方法は、上記固体撮像素子用基板の前記ｎ型エピタキシャル成長層内に、光電変換部と、前記光電変換部で生起された電荷を転送する電荷転送電極を備えた電荷転送部とを形成し、固体撮像素子を形成する工程を含む。
この方法によれば、不純物拡散工程などにおける熱工程で、ｎ型シリコン基板ゲッタリングサイトとして作用し、重金属や欠陥などを効率よく吸収することができ、信頼性の高い固体撮像素子を形成することができる。また特別の熱工程を必要とすることなく、濃度勾配により効率よくｎ型シリコン基板に吸収される。
このようにして、基板として高濃度基板を選択するのみで、ゲッタリング能力が強力で且つゲッタリング能力が長く持続する固体撮像素子に極めて有効な半導体基板を提供することができる。
【発明の効果】
【００２８】
本発明の固体撮像素子用基板によれば、処理工程における熱工程で自然に、高濃度不純物領域であるｎ型シリコン基板内に重金属汚染が吸い込まれていき、素子形成領域であるエピタキシャル成長層は重金属汚染などの汚染のないクリーンな機能層を構成することができ、特別な装置を必要とせず、安価な方法であるのみならず、最終製品までこのゲッタリング層が存在していることになり、信頼性の高い固体撮像素子を形成することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
本実施の形態では、図１に示すように、リンをドーパントとして用い、ｎ型不純物濃度が５×１０１９ｃｍ−３のｎ型シリコン基板１００表面に、膜厚１０μｍ、比抵抗１０Ωｃｍのｎ型エピタキシャル成長層１０１を堆積したシリコンウェーハ１を固体撮像素子形成用基板として用い、このｎ型エピタキシャル成長層１０１表面に固体撮像素子を形成したことを特徴とするものである。
このようにリン濃度の高い基板を用い、素子形成工程における熱処理によって重金属のゲッタリングが効率よく実行され、重金属汚染のないクリーンなｎ型エピタキシャル成長層２を得、信頼性の高い固体撮像素子を提供するものである。
【００３０】
まず、このシリコンウェーハの形成工程について説明する。
図２（ａ）に示すように、所望のリン濃度となるようにＰを添加したシリコン融液に種結晶を浸漬し、ＣＺ法により所望の速度で引き上げを行い、シリコンインゴットを形成したのち、スライシングを行い、ＣＺ基板１００を準備する。このＣＺ基板１００では、＜１００＞面をミラー表面としてあり、抵抗率が０．００２Ωｃｍであり、リン濃度が５×１０19原子ｃｍ-3である。そして、このＣＺ基板１００を、まずＮＨ4ＯＨ／Ｈ2Ｏ2水溶液で洗浄し、更にＨＣｌ／Ｈ2Ｏ2水溶液で洗浄する。
【００３１】
次に、図２（ｂ）に示すように、そして、ＰＨ３を含むＳｉＨＣｌ3ガスを用いて、１１５０℃程度の温度で、５．０×１０１４ｃｍ−３、抵抗率が１０Ωｃｍ程度のエピタキシャル層１０１を、ミラー表面上に１０μｍ程度の厚さに成長させて、エピタキシャル層１０１を形成したシリコン基板１００からなるシリコンウェーハ１を完成させる。
【００３２】
続いてこのシリコンウェーハ１を出発材料とし、このｎ型エピタキシャル成長層内に、固体撮像素子を形成する。
この固体撮像素子としては、いかなるものでも適用可能であるが、ここでは一例として単層電極構造の電荷転送電極を備えた固体撮像素子について説明する。
この固体撮像素子は、図３および図４に示すように、電荷転送電極が、第１層導電性膜３ａとしての多結晶シリコン層からなる第１の電極Ａと、第２層導電性膜３ｂとしての多結晶シリコン層からなる第２の電極Ｂとが交互に並置された単層電極構造をなすものである。ここでは、電極間絶縁膜がＣＶＤ法で形成されたＨＴＯ膜からなるサイドウォール絶縁膜で構成されている。
他の構造は通例の固体撮像素子と同様であり、光電変換部３０と、前記光電変換部３０で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部４０とを具備し、光電変換部に開口を持つように形成された遮光膜（図示せず）および表面がほぼ平坦となるように前記光電変換部に充填されたＢＰＳＧ（borophospho  silicate  glass）膜からなる平坦化膜等を含む中間層７０とを具備し、さらにこの中間層上に、フィルタ５０およびレンズ６０を形成してなることを特徴とするものである。
【００３３】
なおこのゲート酸化膜２は、酸化シリコン膜２ａと窒化シリコン膜２ｂと酸化シリコン膜２ｃとの３層構造膜で構成される。
【００３４】
なお、図３は断面概要図、図４は平面概要図である。シリコン基板１には、複数のフォトダイオード領域３０が形成され、フォトダイオード領域３０で検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード領域３０の間に形成される。
【００３５】
電荷転送電極によって転送される信号電荷が移動する電荷転送チャネルは、図４では図示していないが、電荷転送部４０が延在する方向と交差する方向に、形成される。
【００３６】
なお、図４においては、電極間絶縁膜の内、フォトダイオード領域３０と電荷転送部４０との境界近傍に形成されるものの記載を省略してある。
【００３７】
また図３に示すように、シリコン基板１内には、フォトダイオード３０、電荷転送チャネル（図示せず）、チャネルストップ領域（図示せず）、電荷読み出し領域（図示せず）が形成され、シリコン基板１のｎ型エピタキシャル成長層１０１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、電荷転送電極（第１層導電性膜３ａからなる第１の電極Ａ、第２層導電性膜３ｂからなる第２の電極Ｂ）と第１の電極Ａの側壁に形成されたＨＴＯ膜（酸化シリコン膜）からなるサイドウォール絶縁膜としての電極間絶縁膜６とが並置するように形成され、単層電極構造を構成している。
【００３８】
電荷転送部４０は、上述したとおりであるが、図３に示すように、電荷転送部４０の電荷転送電極上面には中間層７０が形成される。そしてフォトダイオード領域３０（光電変換部）部分を除いて図示しない遮光膜、窒化シリコン膜からなる反射防止層が設けられ、凹部にＢＰＳＧ膜からなる平坦化膜が形成される。そしてこの上層に透明樹脂膜からなるパッシベーション膜が設けられる。
【００３９】
そしてこの中間層７０の上方には、さらにカラーフィルタ５０、マイクロレンズ６０が設けられる。また、カラーフィルタ５０とマイクロレンズ６０との間には、必要に応じて絶縁性の透明樹脂等からなる平坦化層が充填されていてもよい。
また、この例では、いわゆるハニカム構造の固体撮像素子を示しているが、正方格子型の固体撮像素子にも適用可能であることはいうまでもない。
【００４０】
次にこの固体撮像素子の製造工程についても通例の方法がとられるが一例を示す。
まず、シリコン基板１の不純物濃度５．０×１０１４ｃｍ−３程度のｎ型エピタキシャル成長層１０１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート酸化膜２を形成する。
【００４１】
続いて、このゲート酸化膜２上に、減圧ＣＶＤ法により、膜厚５０〜３００nmの第１層導電性膜３ａとしての第１層多結晶シリコン膜を形成する。このときの基板温度は５００〜６００℃とする。そしてこの上層に基板温度８５０℃（７００〜８５０℃）でＣＶＤ法により膜厚５０〜３００nmのＨＴＯ膜５を順次積層する（図５）。
【００４２】
この後、フォトリソグラフィにより第１のレジストパターンＲ１を形成する（図６）。
【００４３】
そして、このＨＴＯ膜５をＣＨＦ３とＣ２Ｆ６とＯ２とＨｅとを用いた反応性イオンエッチングによりエッチングし（図７）、アッシングによりレジストパターンＲ１を除去しハードマスクを形成する（図８）。
【００４４】
このようにして得られたＨＴＯ膜５からなるハードマスクを用いて第１層導電性膜３ａをエッチングする（図９）。このエッチングに際してはＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングを行い、第１の電極および周辺回路の配線を形成する。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cycrotoron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。なお周辺回路の外側で配線密度の小さいところにはダミーパターン（図示せず）を形成する。
【００４５】
この後、この上層に減圧ＣＶＤ法により、膜厚５０〜４００ｎｍのＨＴＯ（酸化シリコン）膜６を形成する（図１０）。
【００４６】
そして反応性イオンエッチングにより水平部分に堆積された酸化シリコン膜６を除去し側壁に残留させサイドウォール（絶縁膜）を形成する（図１１）。このとき基板表面の反応性イオンエッチングによるダメージを低減するために、若干（２５〜５０ｎｍ程度）水平部分にも残留させるようにする。
【００４７】
続いて、ウエットエッチングにより水平部分に残留した酸化シリコン膜を除去する（図１２）。
【００４８】
この後さらに、減圧ＣＶＤ法によりＨＴＯ膜６Ｓを形成し、ウエットエッチングで除去されたＨＴＯ膜を補充するとともにＯＮＯ膜のトップ酸化膜として膜厚３〜１０ｎｍのＨＴＯ（酸化シリコン）膜６Ｓを形成する（図１３）。
【００４９】
続いて、この上層に、減圧ＣＶＤ法により、第１層導電性膜３ａの高さ以上となるように第２層導電性膜３ｂとして多結晶シリコン膜を形成する。このときの基板温度は５００〜６００℃とする（図１４）。
【００５０】
さらに、ＣＭＰ法により突出部の第２層導電性膜３ｂを除去し、表面の平坦化を行なう（図１５））。
【００５１】
さらに、減圧ＣＶＤ法により膜厚〜５０ｎｍのＨＴＯ膜７を形成する（図１６）。
【００５２】
そして第２の電極（第２層導電性膜）のパターニングを行い、光電変換部の窓開けを行なう。
まず第１の電極のパターニングの際と同様に、ハードマスク形成のための膜厚〜５０ｎｍの窒化シリコン膜９を減圧ＣＶＤ法により形成する。
この後フォトリソグラフィにより第２のレジストパターンＲ２を形成する（図１７）。
【００５３】
そして、この窒化シリコン膜９をＣＨＦ３とＣＦ４とＡｒとを用いた反応性イオンエッチングによりエッチングし（図１８）、アッシングによりレジストパターンＲ２を除去しハードマスクを形成する（図１９）。
【００５４】
そして窒化シリコン膜９をマスクとしてＣＨＦ３とＣＦ４とＡｒとを用いた反応性イオンエッチングによりＨＴＯ膜をパターニングし、このようにして得られたＨＴＯ膜７と窒化シリコン膜９とからなるハードマスクを用いて第２層導電性膜３ｂとしての多結晶シリコン膜をエッチングする（図２０）。このエッチングに際してはＨＢｒとＯ２またはＣｌ２とＯ２との混合ガスを用いた反応性イオンエッチングを行い、光電変換部の窓を形成する。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。
【００５５】
そして膜厚５００ｎｍのＨＴＯ（酸化シリコン）膜１０を形成する（図２１）。
【００５６】
そして反応性イオンエッチングにより水平部分に堆積されたＨＴＯ膜１９を除去し側壁に残留させサイドウォールを形成する（図２２）。このとき基板表面の反応性イオンエッチングによるダメージを低減するために、若干水平部分にも残留させるようにする。
【００５７】
続いて、ウエットエッチングにより水平部分に残留したＨＴＯ膜１０を除去する（図２３））。
【００５８】
このようにして、低抵抗の電荷転送電極が形成される。
【００５９】
そして反射防止膜および遮光層、平坦化膜等の中間層７０を形成し、カラーフィルタ５０、マイクロレンズ６０などを形成して、図３および図４に示したような固体撮像素子を得る。
【００６０】
この固体撮像素子によれば、不純物拡散工程などにおける熱工程で、高濃度の不純物領域であるｎ型シリコン基板がゲッタリングサイトとして作用し、重金属や欠陥などを効率よく吸収することができ、信頼性の高い固体撮像素子を形成することができる。また特別の熱工程を必要とすることなく、素子形成領域であるｎ型エピタキシャル成長層１０１とｎ型シリコン基板１００との濃度勾配により効率よくｎ型シリコン基板に吸収される。
【００６１】
このようにして、基板として高濃度基板を選択するのみで、ゲッタリング能力が強力で且つゲッタリング能力が長く持続し、長寿命で信頼性の高い固体撮像素子を提供することが可能となる。
【００６２】
またこの固体撮像素子は、電荷転送電極が、多結晶シリコン層で構成された第１層導電性膜３ａからなる第１の電極と、多結晶シリコンで構成された第２層導電性膜３ａからなる第２の電極とが減圧ＣＶＤ法で形成されたＨＴＯ膜６で構成されたサイドウォールを介して交互に並置されており、低温下で低抵抗の単層構造電極を構成しているため、拡散長の伸びもなく高精度で微細な固体撮像素子が形成され、高速化および微細化が可能となる。
【００６３】
この方法によれば、重金属汚染もなく、高精度の素子形成が可能となり、０．１μｍ程度の電極間距離をもつ微細化構造の形成が可能となる。
【００６４】
このように、本実施の形態では、高濃度のｎ型シリコン基板表面に形成されたｎ型エピタキシャル成長層を固体撮像素子形成用基板として用いているため、白傷欠陥の発生による寿命は通常のシリコン基板を用いた場合に比べて大幅に改善されている。つまり、高濃度のｎ型シリコン基板表面にｎ型エピタキシャル成長層を形成されたエピタキシャル基板では、固体撮像素子などの半導体装置を形成した後でもゲッタリング能力が有効に機能している。
【００６５】
また、前記実施の形態では、ＳｉＨＣｌ3を用いてエピタキシャル層を成長させているが、ＳｉＨＣｌ3に代えてＳｉＣｌ4 、ＳｉＨ2 Ｃｌ2、ＳｉＨ3ＣｌまたはＳｉＨ4を用いてもよく、特にＳｉＨ4を用いると半導体装置の特性が更に良くなることが判明している。
なお前記実施の形態では、ｎ型不純物としてリンを用いた場合について説明したが、砒素（Ａｓ）を用いた場合にも同様の効果を奏効する。
【産業上の利用可能性】
【００６６】
本発明の固体撮像素子基板によれば、不純物及び結晶欠陥を強力にゲッタリングすることができ且つゲッタリング能力が長く持続し、しかもエピタキシャル層の結晶性の劣化も少ないことから、品質及び特性の優れた微細な固体撮像素子の形成に有効である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態の固体撮像素子用基板を示す断面図
【図２】同固体撮像素子用基板の製造工程を示す図
【図３】本発明の実施の形態の固体撮像素子を示す断面図である。
【図４】本発明の実施の形態の固体撮像素子を示す上面図である。
【図５】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図６】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図７】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図８】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図９】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１０】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１１】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１２】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１３】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１４】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１５】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１６】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１７】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１８】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図１９】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図２０】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図２１】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図２２】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【図２３】本発明の実施の形態の固体撮像素子の製造工程を示す図である。
【符号の説明】
【００６８】
１００  ｎ型シリコン基板
１０１  ｎ型エピタキシャル層
１  ｎ型シリコン基板（シリコンウェーハ）
２  ゲート酸化膜
３ａ  第１層導電性膜
３ｂ  第２層導電性膜
５  ＨＴＯ膜
６  ＨＴＯ膜
７  ＨＴＯ膜
９  窒化シリコン膜
３０  フォトダイオード領域
４０  電荷転送部
５０  カラーフィルタ
６０  マイクロレンズ
７０  中間層
【図１】
2006179592.tif 000003
【図２】
2006179592.tif 000004
【図３】
2006179592.tif 000005
【図４】
2006179592.tif 000006
【図５】
2006179592.tif 000007
【図６】
2006179592.tif 000008
【図７】
2006179592.tif 000009
【図８】
2006179592.tif 000010
【図９】
2006179592.tif 000011
【図１０】
2006179592.tif 000012
【図１１】
2006179592.tif 000013
【図１２】
2006179592.tif 000014
【図１３】
2006179592.tif 000015
【図１４】
2006179592.tif 000016
【図１５】
2006179592.tif 000017
【図１６】
2006179592.tif 000018
【図１７】
2006179592.tif 000019
【図１８】
2006179592.tif 000020
【図１９】
2006179592.tif 000021
【図２０】
2006179592.tif 000022
【図２１】
2006179592.tif 000023
【図２２】
2006179592.tif 000024
【図２３】
2006179592.tif 000025