(57)【要約】【課題】調整機能を有するフィルタにおいて、高い調整精度をもち、かつ低消費電流化が容易なフィルタのバラツキ調整を可能にする。【解決手段】位相差検出器１０４により、基準フィルタ１０３における前後の位相差をカウンタ１０６にてカウントし、基準フィルタ１０３のバラツキを検出する。そのバラツキの検出を複数回行い、判定回路１１０にてカウント数を選択することにより、より精度の高いフィルタ調整を行う。検出結果から得られる主フィルタ１０９の制御信号１１６(１)〜１１６(ｎ)はレジスタ１０８に保持し、調整後はフィルタ調整に関する部材をすべて動作停止し、低消費電力化を図る。【選択図】図１
2006287329.tif 000002
【特許請求の範囲】
【請求項１】
フィルタの特性周波数を目標周波数に調整するためのフィルタ自動調整装置であって、
基準信号を発生する基準信号発生源と、
前記基準信号を分周して分周信号を出力する分周器と、
前記基準信号を入力信号とする基準フィルタと、
前記基準フィルタの出力信号と前記分周器からの分周信号とを入力信号として、前記基準フィルタによる位相差に対応してデューティ比を有する信号を出力する位相差検出器と、
前記位相差検出器の出力信号を入力信号として、方形波に変換して出力するコンパレータと、
前記位相差検出器の出力信号と前記基準信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比をカウントするカウンタと、
前記カウンタの出力から複数回出されるカウント信号から、カウント回数を選択する判定回路と、
前記判定回路の出力信号からバラツキ補正のための制御信号をデコードするデコーダと、
前記デコーダから出力された制御信号を保持かつ出力するレジスタと、
前記レジスタから出力された制御信号に応じて特性周波数を選択する信号処理を行う主フィルタとを備えたことを特徴とするフィルタ自動調整装置。
【請求項２】
前記主フィルタおよび基準フィルタは、オペアンプを用いたアクティブフィルタであることを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項３】
前記主フィルタおよび基準フィルタは、複数のトランスコンダクタンスアンプと複数のキャパシタとを有するｇｍ−Ｃフィルタであることを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項４】
前記基準フィルタは、位相特性上、特性周波数の信号が与えられたときに生じるべき位相差が９０度または−９０度になることを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項５】
前記判定回路にて複数回であるＮ回のカウント結果より、Ｎ／２回より多いカウント回数を選択することを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項６】
前記判定回路にて複数回であるＮ回のカウント結果より、最も頻度の高いカウント回数を選択することを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項７】
前記判定回路にて、同じカウント回数が複数回連続で続いた時に、前記カウント回数を選択することを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項８】
前記判定回路にて３回のカウント結果より２回以上同じであるカウント回数を選択することを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項９】
前記カウンタは、
前記コンパレータ出力を入力する端子と、
前記基準信号を入力する端子と、
前記判定回数と同じ回数のタイミング信号を出力する端子と、
前記判定回路をリセットするリセット端子と、
前記カウント回数に応じて、異なった信号を出力する手段とを備えたことを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項１０】
前記判定回路は、
データをリセットするための、リセット信号の入力端子と、
前記カウンタの出力であるカウント数を示す信号を入力する端子と、
複数回のカウント結果を保持するタイミングを提供するタイミング信号入力端子と、
前記カウント回数の頻度が、判定基準以上であるときに、その結果を出力する出力端子とを備えたことを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項１１】
前記コンパレータ出力をカウントする回数をＮ（Ｎは整数）回としたとき、１回目〜Ｎ回目のカウント回数をそれぞれメモリに格納し、そのカウント数の中で最も頻度の高いカウント数を選び、その最も頻度の高いカウント数がＮ／２回より多ければ、そのカウント数を選択し、前記最も頻度の高いカウント数がＮ／Ｎ回以下であれば、１回目から再度カウントし直すことを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項１２】
前記判定回路にて複数回であるＮ回のカウント結果が選択条件に合わない場合に、再調整を行うか、エラー表示の出力を行うか、以前の結果を用いることを特徴とする請求項１記載のフィルタ自動調整装置。
【請求項１３】
Ｎ回全てのカウント結果を待たずに、前記判定回路にてカウント回数を選択することを特徴とする請求項１〜１２のいずれか１項に記載のフィルタ自動調整装置。
【請求項１４】
前記基準フィルタを備えずに切り替え動作を行うことにより、前記主フィルタを前記基準フィルタに代えて用いることを特徴とする請求項１〜１３のいずれか１項に記載のフィルタ自動調整装置。
【請求項１５】
基準信号を発生する基準信号発生源と、
前記基準信号を分周して分周信号を出力する分周器と、
前記基準信号を入力信号とする基準フィルタと、
前記基準フィルタの出力信号と前記分周器からの分周信号とを入力信号として、前記基準フィルタによる位相差に対応してデューティ比を有する信号を出力する位相差検出器と、
前記位相差検出器の出力信号を入力信号として、方形波に変換して出力するコンパレータと、
前記位相差検出器の出力信号と前記基準信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比をカウントするカウンタと、
前記カウンタの出力から複数回出されるカウント信号から、カウント回数を選択する判定回路と、
前記判定回路の出力信号からバラツキ補正のための制御信号をデコードするデコーダと、
前記デコーダから出力された制御信号を保持かつ出力するレジスタと、
前記レジスタから出力された制御信号に応じて特性周波数を選択する信号処理を行う主フィルタとを備え、
前記主フィルタに信号を入力し、フィルタした信号を出力することを特徴とするフィルタ調整方法。
【請求項１６】
基準信号を発生する基準信号発生源と、
前記基準信号を分周して分周信号を出力する分周器と、
前記基準信号を入力信号とする基準フィルタと、
前記基準フィルタの出力信号と前記分周器からの分周信号とを入力信号として、前記基準フィルタによる位相差に対応してデューティ比を有する信号を出力する位相差検出器と、
前記位相差検出器の出力信号を入力信号として、方形波に変換して出力するコンパレータと、
前記位相差検出器の出力信号と前記基準信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比をカウントするカウンタと、
前記カウンタの出力から複数回出されるカウント信号から、カウント回数を選択する判定回路と、
前記判定回路の出力信号からバラツキ補正のための制御信号をデコードするデコーダと、
前記デコーダから出力された制御信号を保持かつ出力するレジスタと、
前記レジスタから出力された制御信号に応じて特性周波数を選択する信号処理を行う主フィルタとを備えたことを特徴とする携帯電話システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、調整機能を有するフィルタの特性周波数調整を目標周波数に調整するためのフィルタ自動調整装置およびフィルタ調整方法、ならびにフィルタ自動調整部を備えた携帯電話システムに関し、特に精度の良いフィルタ調整と、それに伴う低消費電力化に係る技術に関するものである。
【背景技術】
【０００２】
最近の通信機（例えば携帯電話）においては、低消費電力や小型化に力が注がれていて、多くの無線部品についても集積化される傾向にある。フィルタについても同様の傾向にあり、内蔵化されることが多い。
【０００３】
一般に集積回路の製造過程におけるバラツキは、抵抗で±１０数パーセント、容量で±１０数パーセントであり、抵抗と容量によって構成されるフィルタの特性周波数は、±２０パーセント以上のばらつきを生じる。このバラツキを補正することが、フィルタの内蔵化において重要な課題となっている。
【０００４】
特性周波数とは、バンドパスフィルタ（ＢＰＦ）については中心周波数ｆ０を、ハイパスフィルタ（ＨＰＦ）とローパスフィルタ（ＬＰＦ）については遮断周波数（−３ｄＢポイントにおける周波数）を意味する。
【０００５】
フィルタを内蔵する携帯電話において、フィルタの消費電力が大きければ、１回の電池充電で可能な、携帯電話の通話時間が短くなる。長い通話時間を確保するために電池を大きくすると、携帯電話の小型化が実現しない。そういう状況下では、できるだけ低消費電力のフィルタが必要である。
【０００６】
特許文献１に、基準フィルタの入力信号と基準フィルタの出力信号の位相を比較し、その位相比較結果を主フィルタにフィードバックさせることにより、主フィルタを調整するというフィルタ調整方法が開示されている。
【０００７】
特許文献１におけるフィルタ調整装置を図９と図１０を参照して説明する。
【０００８】
図９において、基準信号発生器１からは、基準フィルタ２のバラツキがないときの特性周波数である信号が出力される。基準フィルタ２の出力信号と、基準フィルタ２の入力信号は、位相差検出器３に入力される。位相差検出器３の出力は、位相差からフィルタの調整を行う制御電圧発生器４に入力され、制御電圧発生器４から出される出力を受け、主フィルタ５が調整される。
【０００９】
図１０は前記主フィルタ５の構造を示す図であり、１１，１２は抵抗、１３，１４はコンデンサ、１５はオペアンプである。
【００１０】
前記基準フィルタ２と主フィルタ５は同じような構成であることが多く、基準フィルタ２の特性周波数を調整すれば、主フィルタ５の特性周波数も調整されるという構成になっている。また、通常の動作時において、このフィルタ調整に関する図９における１〜４のブロックに示す部材は常時動作しており、例えば電源変動などの理由で、基準フィルタ２および主フィルタ５の特性周波数がずれた場合でも、すぐに主フィルタ５が調整されるようになっている。
【００１１】
特許文献２には、基準フィルタの入力信号と基準フィルタの出力信号の位相を比較し、その出力結果をデジタル処理し、内部ラッチに格納することにより、通常動作時はフィルタ調整に関するブロックの電源をオフすることができる方法が開示されている。
【００１２】
特許文献２に記載のフィルタ調整装置を図１１〜図１３を参照して説明する。
【００１３】
図１１において、基準信号発生器２１から出された信号が分周器２２にて分周される。この分周で、基準信号２１は、基準フィルタ２３のバラツキがないときの特性周波数である周波数に変換される。分周器２２の出力は、基準フィルタ２３に入力され、基準フィルタ２３の入力と出力が位相差検出器２４に入力される。位相差検出器２４の出力はコンパレータ２５によって方形波にされる。カウンタ２６にコンパレータ２５の出力と基準信号２１を入力し、カウントする。また、図１１において、２９は主フィルタであって、抵抗３１（１）〜３１（ｎ），３２（１）〜３２（ｎ）と、コンデンサ３３，３４と、オペアンプ３５から構成されている。
【００１４】
カウント時の動作の状態を図１２に示し、またカウント数とばらつきの関係の一例を図１３に示す。
【００１５】
図１２において、ＣＲバラツキがないときのコンパレータ２５の出力のあるＬ（ｌｏｗ）区間を基準周波数でカウントすると、８カウントとなる。一方、ＣＲ積が−２６％のときには、コンパレータ出力のあるＬ区間を基準周波数でカウントすると、１０カウントとなる。
【００１６】
図１３に示すように、コンパレータ２５の出力のある区間をカウントすることにより、ＣＲバラツキが分かる。カウント結果はデコーダ２７に入力され、デコード結果はレジスタ２８に入力される。レジスタ出力３６(１)〜３６(ｎ)は、主フィルタ２９の抵抗３１(１)〜(ｎ)および３２(１)〜(ｎ)の抵抗をスイッチで切り替える。この抵抗値は、図１３に示す抵抗上の補正値を基に設計されており、見た目上の抵抗バラツキを抑えることができる。
【００１７】
また、特許文献２のフィルタ調整方法では、調整結果はレジスタに格納されるため、一度調整すれば、フィルタの自動調整に関するブロックをオフすることができ、低消費電力の面で大きな優位性を有している。
【特許文献１】特開２００２−７６８４２号公報
【特許文献２】特開２００４−１７２９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
特許文献１のフィルタ自動調整では、常時フィルタ調整回路をオンしておき、フィードバックループをかけているため、電源変動や温度変動によっても、主フィルタの特性周波数がずれにくいという長所はあるものの、本来の無線通信に不要である図９に示す基準フィルタ２，位相差検出器３，制御電圧発生器４の消費電力が無駄に使われているため、低消費電力という点では問題がある。
【００１９】
特許文献２のフィルタ調整では、調整した結果を図１１に示すレジスタ２８に格納するため、一度調整を行えば、フィルタ調整に必要なブロックの電源をオフにして、低消費電力化を図れるという点で、特許文献１の調整よりも優れている。
【００２０】
しかしながら、主フィルタと同じ構成である基準フィルタが、ノイズ特性の悪いフィルタや入力ダイナミックレンジが小さいフィルタ、いわゆるＣ／Ｎ特性が悪いフィルタであった場合には、調整が失敗することがある。
【００２１】
調整を失敗する例について、図１４，図１５を参照して説明する。
【００２２】
図１４は良好に調整できる場合の例であり、コンパレータ出力のある区間Ｃを基準信号でカウントした回数を基にフィルタ調整される。
【００２３】
調整が良好に行われない場合が図１５に示す例である。図１５に示す例は、基準フィルタのＣ／Ｎ特性が悪く、Ａのポイントでフィルタ出力が欠けてしまった例である。この場合、位相差検出器出力はＢ部分のようになり、コンパレータ出力は図１５のＣ部分のようになる。図１４の例と比較して、図１５の例ではＣの区間が長いため、この区間を基準信号でカウントをするとＣＲバラツキを間違って認識してしまい、その結果、フィルタ調整を間違ってしまうという問題がある。
【００２４】
本発明の目的は、前記従来の技術の課題を解決し、調整機能を有するフィルタにおいて、高い調整精度をもち、かつ低消費電流化が容易にできるバラツキ補正可能なフィルタ自動調整装置およびフィルタ調整方法ならびに携帯電話システムを提供することにある。
【課題を解決するための手段】
【００２５】
前記課題を解決するため、請求項１に記載の発明は、フィルタの特性周波数を目標周波数に調整するためのフィルタ自動調整装置であって、基準信号を発生する基準信号発生源と、前記基準信号を分周して分周信号を出力する分周器と、前記基準信号を入力信号とする基準フィルタと、前記基準フィルタの出力信号と前記分周器からの分周信号とを入力信号として、前記基準フィルタによる位相差に対応してデューティ比を有する信号を出力する位相差検出器と、前記位相差検出器の出力信号と前記基準信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比をカウントするカウンタと、前記カウンタの出力から複数回出されるカウント信号から、最も確からしいカウント回数を選択する判定回路と、前記判定回路の出力信号からバラツキ補正のための制御信号をデコードするデコーダと、前記デコーダから出力された制御信号を保持かつ出力するレジスタと、前記レジスタから出力された制御信号に応じて特性周波数を選択する信号処理を行う主フィルタとを備えたことを特徴とする。
【００２６】
前記構成によって、カウンタから複数回出されるカウント信号より、最も確からしいカウント回数を判定する判定回路を設けることにより、例えば基準フィルタのノイズ特性が悪い場合や、入力ダイナミックレンジが小さい場合、すなわち基準フィルタのＣ／Ｎ特性が悪い場合でも、安定した調整結果を得ることができる。
【００２７】
請求項２に記載の発明は、請求項１記載のフィルタ自動調整装置において、主フィルタおよび基準フィルタは、オペアンプを用いたアクティブフィルタであることを特徴とし、オペアンプを用いたアクティブフィルタは、ほとんど抵抗と容量のみで特性周波数が決まるため、電源変動や温度変動に強く、一度だけ調整した結果を保持する本発明には大変都合がよい。
【００２８】
請求項３に記載の発明は、請求項１記載のフィルタ自動調整装置において、主フィルタおよび基準フィルタは、複数のトランスコンダクタンスアンプと複数のキャパシタとを有するｇｍ−Ｃフィルタであることを特徴とし、ｇｍ−Ｃフィルタは、電流可変や電圧可変制御によってフィルタの特性周波数を変えることができ、抵抗や容量が少なくて済み、小型化や内蔵化という面で大きいメリットがある。
【００２９】
請求項４に記載の発明は、請求項１記載のフィルタ自動調整装置において、基準フィルタは、位相特性上、特性周波数の信号が与えられたときに生じるべき位相差が９０度または−９０度になることを特徴とし、基準フィルタの位相差が９０度または−９０度になる場合、位相差検出器に掛け算回路を用いることができ、回路規模を小さくすることができる。
【００３０】
請求項５に記載の発明は、請求項１記載のフィルタ自動調整装置において、判定回路にて複数回であるＮ回のカウント結果より、Ｎ／２回より多いカウント回数を選択することを特徴とし、Ｎ／２回より多いカウント回数が得られないと調整が終了しないため、調整結果が信頼のおける結果となる。
【００３１】
請求項６に記載の発明は、請求項１記載のフィルタ自動調整装置において、判定回路にて複数回であるＮ回のカウント結果より、最も頻度の高いカウント回数を選択することを特徴とし、最も最頻の高いカウント数がＮ／２回より多くなくても、最も確からしい値をとることができる。Ｃ／Ｎ特性が悪いフィルタで、Ｎ／２回以上のカウント数を取れない場合に最適である
請求項７に記載の発明は、請求項１記載のフィルタ自動調整装置において、判定回路にて、同じカウント回数が複数回連続で続いたときに、カウント回数を選択することを特徴とし、この構成は高速調整に向いており、例えば、２回連続で同じカウント数が出た場合は判定回路の出力とすれば、基準フィルタやその他の回路が比較的安定している場合は、最も速く調整を終えることができる。
【００３２】
請求項８に記載の発明は、請求項１記載のフィルタ自動調整装置において、判定回路にて３回のカウント結果より２回以上同じであるカウント回数を選択することを特徴とし、ファイタのＣ／Ｎ特性が比較的良い場合において、通常は１回のカウントで調整できるが、万一の失敗したときに使用する場合に最適である。
【００３３】
請求項９に記載の発明は、請求項１記載のフィルタ自動調整装置において、カウンタは、コンパレータ出力を入力する端子と、基準信号を入力する端子と、判定回数と同じ回数のタイミング信号を出力する端子と、判定回路をリセットするリセット端子と、カウント数に応じて、異なった信号を出力する手段とを備えたことを特徴とする。
【００３４】
請求項１０に記載の発明は、請求項１記載のフィルタ自動調整装置において、判定回路は、データをリセットするための、リセット信号の入力端子と、カウンタの出力であるカウント数を示す信号を入力する端子と、複数回のカウント結果を保持するタイミングを提供するタイミング信号入力端子と、前記カウント回数の頻度が、判定基準以上であるときに、その結果を出力する出力端子とを備えたことを特徴とする。
【００３５】
請求項１１に記載の発明は、請求項１記載のフィルタ自動調整装置において、コンパレータ出力をカウントする回数をＮ回としたとき、１回目〜Ｎ回目のカウント回数をそれぞれメモリに格納し、そのカウント数の中で最も頻度の高いカウント数を選び、その最も頻度の高いカウント数がＮ／２回より多ければ、そのカウント数を選択し、前記最も頻度の高いカウント数がＮ／Ｎ回以下であれば、１回目から再度カウントし直すことを特徴とする。
【００３６】
請求項１２に記載の発明は、請求項１記載のフィルタ自動調整装置において、判定回路にて複数回であるＮ回のカウント結果が選択条件に合わない場合に、再調整やエラーの出力や以前の結果を使うことを特徴とし、この機能を有することにより、より信頼性が高いフィルタ調整を行うことができる。
【００３７】
請求項１３に記載の発明は、請求項１〜１２のいずれか１項に記載のフィルタ自動調整装置において、Ｎ回全てのカウント結果を待たずに、判定回路にてカウント回数を選択することを特徴とし、例えば３回のカウントで判定する場合、１回目のカウント結果と２回目のカウント結果が同じであれば、３回目のカウント結果を待たずに、１回目のカウント結果を最も確からしい値として調整を終了することができる。この機能を有することにより、より短い時間で低消費電力のフィルタ調整を行うことができる。
【００３８】
請求項１４に記載の発明は、請求項１〜１３のいずれか１項に記載のフィルタ自動調整装置において、基準フィルタを備えずに切り替え動作を行うことにより、主フィルタを前記基準フィルタに代えて用いることを特徴とし、主フィルタを用いてバラツキを見るため、基準フィルタが不要であるという小型化に関する優位性と、基準フィルタと主フィルタの相対バラツキをなくすことができるという優位性がある。
【００３９】
請求項１５に記載の発明は、基準信号を発生する基準信号発生源と、前記基準信号を分周して分周信号を出力する分周器と、前記基準信号を入力信号とする基準フィルタと、前記基準フィルタの出力信号と前記分周器からの分周信号とを入力信号として、前記基準フィルタによる位相差に対応してデューティ比を有する信号を出力する位相差検出器と、前記位相差検出器の出力信号を入力信号として、方形波に変換して出力するコンパレータと、前記位相差検出器の出力信号と前記基準信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比をカウントするカウンタと、前記カウンタ出力から複数回出されるカウント信号から、カウント回数を選択する判定回路と、前記判定回路の出力信号からバラツキ補正のための制御信号をデコードするデコーダと、前記デコーダから出力された制御信号を保持かつ出力するレジスタと、前記レジスタから出力された制御信号に応じて特性周波数を選択する信号処理を行う主フィルタとを備え、前記主フィルタに信号を入力し、フィルタした信号を出力することを特徴とするフィルタ調整方法である。
【００４０】
請求項１６に記載の発明は、基準信号を発生する基準信号発生源と、前記基準信号を分周して分周信号を出力する分周器と、前記基準信号を入力信号とする基準フィルタと、前記基準フィルタの出力信号と前記分周器からの分周信号とを入力信号として、前記基準フィルタによる位相差に対応してデューティ比を有する信号を出力する位相差検出器と、前記位相差検出器の出力信号を入力信号として、方形波に変換して出力するコンパレータと、前記位相差検出器の出力信号と前記基準信号とを入力信号として、前記基準フィルタによる位相差に対応したデューティ比をカウントするカウンタと、前記カウンタ出力から複数回出されるカウント信号から、カウント回数を選択する判定回路と、前記判定回路の出力信号からバラツキ補正のための制御信号をデコードするデコーダと、前記デコーダから出力された制御信号を保持かつ出力するレジスタと、前記レジスタから出力された制御信号に応じて特性周波数を選択する信号処理を行う主フィルタとを備えたことを特徴とする携帯電話システムである。
【発明の効果】
【００４１】
本発明によれば、基準フィルタの入力信号と出力信号の位相比較結果をカウントする際に、１回の判定ではなく複数回の判定を持って最も確からしいカウント数を選択するため、電源変動が大きい場合や、Ｃ／Ｎ特性の悪いフィルタであっても、精度が良く、低消費電流のフィルタ調整を行うことができる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００４３】
図１は本発明の実施形態を説明するためのフィルタ自動調整回路の構成図である。
【００４４】
図１において、１０１は基準信号発生源、１０２は分周器、１０３は基準フィルタである。１０３の基準フィルタは、実際に信号を処理するためのものでなく、集積回路のバラツキを検知するためのものであり、ここでいうバラツキとは、主に集積回路製造時の抵抗バラツキとコンデンサのバラツキを指す。
【００４５】
基準フィルタ１０３は、既述した図１０に示すようなＬＰＦで構成されており、基準フィルタ１０３に、基準フィルタ１０３の特性周波数である信号を入力すると、入力波形と出力波形の位相差は９０°になるように設計されていて、抵抗バラツキとコンデンサのバラツキがある場合は、位相差が９０°と違う値をとるようになっている。
【００４６】
基準信号発生源１０１から出された信号を、分周器１０２を通して、信号波形のデューティ５０％で、基準フィルタ１０３の特性周波数である信号を生成する。その信号を基準フィルタ１０３に入力し、基準フィルタ１０３の出力信号と入力信号の位相を、位相差検出器１０４に入力する。本実施形態では、位相差検出器１０４は掛け算回路で構成されている。位相差検出器１０４の出力波形をコンパレータ１０５で方形波に変換し、その方形波のデューティ比をカウンタ１０６でカウントする。
【００４７】
前記動作の一例を図１４を参照して説明すると、分周器１０２の出力は、Ｓｉｎ波となっていて、基準フィルタ１０３の出力は、分周器１０２の出力と比較して、位相が９０°遅れている。この分周器１０２の出力と基準フィルタ１０３の出力を位相比較器１０４に入れた出力が図９の位相差検出器出力の波形である。ちょうど、分周器１０２の出力の周波数を２倍にしたものとなっている。この分周器１０２の出力をコンパレータ１０５によって方形波に変換する。
【００４８】
コンパレータ１０５の出力から、バラツキを判断する方法を図１２，図１３を参照して説明する。図１２はコンパレータ１０５の出力をカウンタ１０６でカウントしている状態を示し、コンパレータ出力のＬの区間を基準信号でカウントしたとき、バラツキなし（ＣＲ積＝±０％）のときは８カウント、またバラツキあり（ＣＲ積＝−２６％）のときは、１０カウントとなっている。
【００４９】
図１３には、図１２でコンパレータ１０５の出力をカウントしたときの、ＣＲバラツキとカウント数の関係の一例を示しており、ＣＲ積がばらつくと、基準フィルタ１０３の出力の位相が、基準フィルタ１０３の入力の波形と比較して９０°からずれ、その結果、コンパレータ１０５の出力のデューティ比が図１２に示すように変わる。図１３を基にし、カウント数に応じた抵抗１１１(1)〜１１１(ｎ)と抵抗１１２(1)〜１１２(ｎ)とを選ぶことにより、主フィルタ１０９の見かけ上のバラツキを小さくすることができる。
【００５０】
なお、図１における主フィルタ１０９において、１１３，１１４はコンデンサ、１１５はオペアンプである。
【００５１】
例えば、カウント数が９回であったとき、図１３からＣＲ積のばらつきは−１３.１％から−２５％だと分かるため、その場合は、抵抗値を通常設計の１.２３５倍したものを選ぶことにより、見かけ上のＣＲバラツキを７.４〜−７.４にすることができる。このようにして、主フィルタ１０９を調整することができる。
【００５２】
なお、本実施形態では、基準フィルタ１０３は、バラツキがないときに位相が９０°ずれると説明したが、９０°以外でもＣＲバラツキと位相に関係があればよい。また、位相差検出器１０４は、掛け算回路を用いたが、基準フィルタ１０３出力と入力信号の位相差を判定できる回路であれば、他の回路でもよい。また、基準信号発生源１０１の信号を分周器１０２にて分周したが、もともと基準信号発生源１０１の出力が、基準フィルタ１０３のバラツキがないときの特性周波数であれば、特に設ける必要はない。
【００５３】
以上のフィルタ調整をより高精度に行うために、判定回路１１０をカウンタ１０６の後に設ける。今回のフィルタ調整において、コンパレータ１０５の出力のカウントは間違ってはいけない重要な位置付けであるが、図１５に示すように、基準フィルタ１０３の出力が欠けてしまった場合、図１４に示すコンパレータ１０５の出力が欠けなかった場合と比較して、コンパレータ出力がＬの区間が変わってしまい、カウント数を間違えてしまう。このようなミスジャッジが起きないように判定回路１１０を動作させる。
【００５４】
判定回路１１０の動作を図２に示す。図２では、コンパレータ１０５の出力がＬの区間を３回カウントしている。カウント数は、それぞれ１０回，８回，８回となっている。この結果から判定回路が動作して、最も確からしいカウント数を８回と判定し、カウント１０回については、何らかの影響によるミスジャッジであるという扱いとする。
【００５５】
前記判定のアルゴリズムを図３のフローチャートを参照して説明する。
【００５６】
まず、カウントスタートとなったら、１回目のカウントを行い、結果をメモリＭ[1]に格納する（Ｓ１）。同様に２回目，３回目のカウント数をメモリＭ[2]，Ｍ[3]に格納する（Ｓ２，Ｓ３）。ここで１〜３回目のカウント数に着目して、３回のカウントのうち、２回以上、同じカウント数があれば（Ｓ４のＹｅｓ）、そのカウント数を解としてメモリＭ[0]に格納し（Ｓ５）、３回とも違うカウント数であれば、再度１回目のカウントからやり直す（Ｓ４のＮｏ）。
【００５７】
前記のように３回のカウント回数で判定する場合の回路構成図を図４，図５に示し、その回路動作のタイミングを図６のタイミングチャートに示す。
【００５８】
図４において、１２１はカウント回路、１２２(１)〜(ｎ)は２回判定回路である。ｂｋ２回判定回路の回路構成は図５に示すようになっており、３回の入力のうち２回以上Ｈ（ｈｉｇｈ）なら、出力がＨになる回路となっている。図５において、１２３〜１２５はデータフィリップフロップ回路、１２６〜１２８はＡＮＤ回路、１２９はＯＲ回路である。
【００５９】
図６に示すように、コンパレータ１０５の出力と、基準信号１０１がカウント回路１２１に入力され、コンパレータ１０５の出力のＬのところで、カウント動作が始まる。例えば、カウント回数が１０回であったら、カウント１０回用の２回判定回路１２２(１０)にＨが入力され、タイミング１の信号を受けて、カウント１０回用の２回判定回路１２２(１０)にＨが蓄積される。後の２回の判定も同様に行い、２回目の判定もカウント数が１０回であれば、カウント１０回用の２回判定回路１２２(１０)に再度Ｈが入力され、タイミング２の信号を受けて再度Ｈを蓄積する。２回以上Ｈが入力されると、図５に示すＯＲ回路１２９の出力はＨとなり、その結果がデコーダ１０７に送られる。図５に示す回路を見て分かるように、３回の判定のうち、２回以上であれば、順番に関係なくＨが出力される。
【００６０】
デコーダ１０７では、送られてきたカウント数を元に、１１６(１)〜１１６(ｎ)の制御信号をデコードする。そして、その結果は、レジスタ１０８に格納され、一度、フィルタ調整をしてデータをレジスタ１０８に入力すれば、それ以降はフィルタ調整に関するブロックをオフして、低消費電力化を図る。
【００６１】
本実施形態では、基準フィルタ１０３の出力が比較的安定していたため、３回の判定で十分であり、３回とも違うカウント数が２回以上でることはなかった。しかし、基準フィルタ１０３の出力が安定しない場合は、３回とも違うカウント数が何回か続けばフィルタ調整をエラー終了したり、以前に調整した結果があれば、その結果を読み込むなどの工夫も考えられし、他にはＮ回のカウント回数(Ｎは４以上)で判定する方法もよい。
【００６２】
Ｎ回のカウント回数(Ｎは４以上)で判定する場合のアルゴリズムを図７のフローチャートを参照して説明する。
【００６３】
基本的には、図３に示すステップ（Ｓ１）〜（Ｓ３）における３回調整のときと同じことをＮ回で行っているが（Ｓ１１）、判定基準が多少違っており、前記３回の場合は２回以上同じカウント数があれば、その答えが選択されたが、本例のＮ回の場合は、Ｎ／２回より多い回数のカウント数があれば、その回数を選択し（Ｓ１２のＹｅｓ）、そのカウント数を解としてメモリＭ[0]に格納し（Ｓ１３）、Ｎ回とも違うカウント数であれば、再度１回目のカウントからやり直す（Ｓ１２のＮｏ）。
【００６４】
他のアルゴリズムとしては、Ｎ回のうち、最も回数の多いカウント数を選ぶ方法や、加算器を用いてカウント数の平均を取る方法、２回以上のある回数連続で同じカウント数だったときにそのカウント数を選ぶ方法なども考えられる。
【００６５】
判定回数Ｎ回のうち、最も回数の多いカウント数を選ぶ方法の場合は、明らかに調整が失敗しているような場合でも調整を完了してしまう。例えば、６カウント１回、７カウント１回、８カウント１回、１０カウント２回であったとすれば、１０カウントが選ばれてしまう。しかしながら、このようにカウント回数がバラバラの場合は、調整失敗とした方が良い時もあるので、最も回数の多いカウント数を選ぶが、最低何回以上でないといけないというような条件を追加するなど、注意が必要である。
【００６６】
加算器を用いてカウント数の平均を取る場合は、１回のカウント数が明らかに間違っている場合、例えば２カウント１回、８カウント２回であれば、平均をとって６カウントが解となってしまい、最も確からしい８カウントを選べなくなってしまうので、この判定基準を使う場合も注意が必要である。
【００６７】
２回以上のある回数連続で同じカウント数だったときにそのカウント数を選ぶ方法の場合も注意が必要である。例えばコンパレータ１０５の出力のＬの期間が、ちょうどカウント回数８回と９回の間、すなわち９回目のカウントが始まるか始まらないかのうちに、Ｌの期間が終了するような場合には、カウント数が８回，９回，８回，９回と、なかなか２回以上連続で同じ回数にならないおそれがある。この場合は、９回目のカウントが始まるか始まらないかのうちに、Ｌの期間が終了しているということを判定するアルゴリズムが必要である。
【００６８】
また、どのような判断基準を採用した場合でも、Ｎ回の判定のうち、Ｎ回目のカウント結果を待たずに答えが決まる場合がある。例えば３回のカウント回数で、はじめの２回のカウント数が同じであった場合、３回目のカウントを待たずに解が出る。このような場合は、最後までカウントせずに調整終了をする機能を持つことにより、より低消費電力でより高速なフィルタ調整を行うことができる。
【００６９】
既述した特許文献１の調整方法の場合、基準フィルタが常時動作していたため、信号処理を行う主フィルタとは別に基準フィルタが必要であった。しかしながら、本実施形態においては、基準フィルタ１０３はフィルタ調整時にしか使わないため、スイッチ切り替えをすることにより、フィルタ調整をするときには、主フィルタ１０９を使ってフィルタ調整をし、調整が終了するとスイッチを切り替えて主フィルタ１０９を、そのまま信号処理に使うことができる。このように、基準フィルタ１０３を備えないことにより、更なる小型化が図れ、また基準フィルタ１０３と主フィルタ１０９の相対バラツキがないという面でもメリットがある。
【００７０】
前記実施形態において、いくつかの判定基準を合わせることにより、より高速で調整精度をよくすることができる。例えば、はじめ３回の判定で、２回以上同じカウント数が出れば調整を終了し、３回とも違う結果の場合は、再度３回の判定をした後、それでも違えば、Ｎ回(例えば５回)でＮ／２回(この場合３回)以上同じカウント数であれば、調整を終了し、それでも違えばＮ回の判定で再頻のカウント数を解とするというように、複数個の判定基準を組み合わせることにより、同じアルゴリズムでも、自動調整装置の精度の良いときは高速で終了し、自動調整の精度がそれほど良くない場合は、調整時間をかけて、できるだけ精度良く調整することができる。
【００７１】
前記本実施形態のフィルタ自動調整の構成は携帯電話システムに使用することができる。本発明に係る携帯電話システムの実施形態の構成を図８に示す。なお、図１にて説明した部材に対応する部材には同一符号を付して説明は省略する。
【００７２】
図８において、アンテナ１３０から入力された信号を、既述したように調整された主フィルタ１０９によってフィルタリングし、目的周波数と異なる周波数の妨害波を除去する。妨害波を除去された信号は、主フィルタ１０９からベースバンド処理部１３１に入力され、ベースバンド処理部１３１にて、音声やデータに変換される。
【産業上の利用可能性】
【００７３】
本発明は、携帯電話システムなどに適用され、調整機能を有するフィルタの特性周波数調整を目標周波数に調整するためのフィルタ自動調整装置，方法として有用であり、特に精度の良いフィルタ調整と、それに伴う低消費電力化が要求されるフィルタ自動調整に実施して有効である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施形態を説明するためのフィルタ自動調整回路の構成図
【図２】本実施形態における判定回路の動作に係るタイミングチャート
【図３】本実施形態における判定のアルゴリズムに係るフローチャート
【図４】本実施形態におけるカウント回路と判定回路の回路構成図
【図５】本実施形態における２回判定回路の回路構成図
【図６】本実施形態における２回判定回路動作のタイミングチャート
【図７】本実施形態に係るＮ回のカウント回数で判定する場合のアルゴリズムのフローチャート
【図８】本発明に係る携帯電話システムの実施形態の構成図
【図９】従来のフィルタ調整装置の構成図
【図１０】フィルタ調整装置における主フィルタの一例を示す構成図
【図１１】従来の他のフィルタ調整装置の構成図
【図１２】フィルタ調整装置のフィルタ調整動作の説明図
【図１３】フィルタ調整装置のフィルタ調整動作における基準フィルタのＣＲバラツキとカウント数の関係を示す図
【図１４】フィルタ調整装置のフィルタ調整動作における各ブロックの出力信号の説明図
【図１５】フィルタ調整装置のフィルタ調整動作において調整がずれる可能性があることを説明するための各ブロックの出力信号の説明図
【符号の説明】
【００７５】
１０１  基準信号発生源
１０２  分周器
１０３  基準フィルタ
１０４  位相差検出器
１０５  コンパレータ
１０６  カウンタ
１０７  デコーダ
１０８  レジスタ
１０９  主フィルタ
１１０  判定回路
１１１(1)〜(ｎ)  抵抗
１１２(1)〜(ｎ)  抵抗
１１３，１１４  コンデンサ
１１５  オペアンプ
１２１  カウント回路
１２２(1)〜(ｎ)  ２回判定回路
１２３〜１２５  データフリップフロップ回路
１２６〜１２８  ＡＮＤ回路
１２９  ＯＲ回路
１３０  アンテナ
１３１  ベースバンド処理部
【図１】
2006287329.tif 000003
【図２】
2006287329.tif 000004
【図３】
2006287329.tif 000005
【図４】
2006287329.tif 000006
【図５】
2006287329.tif 000007
【図６】
2006287329.tif 000008
【図７】
2006287329.tif 000009
【図８】
2006287329.tif 000010
【図９】
2006287329.tif 000011
【図１０】
2006287329.tif 000012
【図１１】
2006287329.tif 000013
【図１２】
2006287329.tif 000014
【図１３】
2006287329.tif 000015
【図１４】
2006287329.tif 000016
【図１５】
2006287329.tif 000017