(57)【要約】【課題】  リセット入力端子に入力されるリセット信号がマイクロコンピュータ側の異常によるものか他の原因によるものかを判別可能とする。【解決手段】  遅延回路１２からの電源投入時に基く遅延リセット信号、電源の低電圧を検出する低電圧検出部１４からの低電圧検出リセット信号およびＰ−ＲＵＮ信号を監視するＷＤＴ異常検出回路部１６からのＷＤＴ異常検出リセット信号がマイクロコンピュータ１０のリセット入力端子Ｒに入力される。記憶回路部２０は低電圧検出部から記憶クリア信号を受けて、低電圧を検出していない間にリセット入力端子Ｒへのリセット信号があるときはＨｉレベルとなるＷＤＴリセット信号をマイクロコンピュータのＷＤＴリセット信号入力端子Ｗへ出力する。マイクロコンピュータ１０ではＷＤＴリセット信号参照により、リセット入力端子Ｒへのリセット信号が低電圧によるものかＷＤＴ異常によるものかを識別できる。【選択図】        図１
2006227742.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータに第１リセット信号入力端子を備え、マイクロコンピュータ内部および外部の状態に基くリセット信号が第１リセット信号入力端子に入力されて、当該マイクロコンピュータをリセットするリセット回路において、
マイクロコンピュータにさらに前記リセット信号の発生原因に基く参照信号を入力する第２リセット信号入力端子を備えて、
マイクロコンピュータは前記参照信号を参照することにより、前記第１リセット信号入力端子に入力されたリセット信号がマイクロコンピュータ内部の状態に基くものか外部の状態に基くものかを識別可能としたことを特徴とするマイクロコンピュータのリセット回路。
【請求項２】
マイクロコンピュータには、電源の低電圧を検出する低電圧検出部と、Ｐ−ＲＵＮ信号を監視するＷＤＴ異常検出回路部と、第１リセット信号入力端子に入力される前記リセット信号が入力される記憶回路部が付設され、
前記マイクロコンピュータ外部の状態に基くリセット信号が前記低電圧検出部からの低電圧検出リセット信号であり、
前記マイクロコンピュータ内部の状態に基くリセット信号が前記ＷＤＴ異常検出回路部からのＷＤＴ異常検出リセット信号であり、
前記低電圧検出部はさらに前記記憶回路部へ低電圧検出リセット信号と対応する記憶クリア信号を出力し、
前記記憶回路部は、前記記憶クリア信号と、第１リセット信号入力端子に入力されるリセット信号とに基いて、前記参照信号を出力することを特徴とする請求項１記載のマイクロコンピュータのリセット回路。
【請求項３】
前記参照信号は、電源が低電圧でないときに第１リセット信号入力端子に入力されるリセット信号があるとき変化し、
マイクロコンピュータはこの参照信号を受けて第１リセット信号入力端子に入力された前記リセット信号はＷＤＴ異常によるものと判断するものであることを特徴とする請求項２記載のマイクロコンピュータのリセット回路。
【請求項４】
マイクロコンピュータは、前記リセット信号が外部の状態に基くものであった場合にはリセット解除後に再起動するとともに、前記リセット信号が内部の状態に基くものであった場合にはリセット解除後に動作停止またはフェールモードへ移行することを特徴とする請求項１から３のいずれか１に記載のマイクロコンピュータのリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータが正常な作動を確保できないとき当該マイクロコンピュータをリセットさせるためのリセット回路に関する。
【背景技術】
【０００２】
ＣＰＵ（中央演算ユニット）を主要素とするマイクロコンピュータには、その正常な作動を確保できないときリセットして、あらためて再起動するなどのためリセット回路が付設されている。
例えば、マイクロコンピュータに電力を供給する電源の電圧が、マイクロコンピュータの正常動作を確保できない所定の低電圧になった場合には、低電圧検出部からの低電圧検出リセット信号がマイクロコンピュータに入力されてリセットする。また、ＷＤＴ（ウォッチドッグタイマ）異常検出回路部がＣＰＵからのＰ−ＲＵＮ信号を監視して、Ｐ−ＲＵＮ信号が途絶えたときには、ＣＰＵが暴走しているものとしてＷＤＴ異常検出リセット信号がマイクロコンピュータに入力されてリセットする。
【０００３】
なおこのほか、マイクロコンピュータへの電源投入時には、電圧が所定値に達するまではマイクロコンピュータの起動を抑えておくため、遅延回路からも遅延リセット信号がマイクロコンピュータへ入力されるようになっている。
従来のリセット回路では、上記の各リセット信号がいずれもマイクロコンピュータの共通のリセット入力端子に入力されている。
【特許文献１】実公平６−２４８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、リセット信号がマイクロコンピュータに入力されたときのリセット後の処置はリセット信号の種別によって異ならせるのが望ましい。
例えば、低電圧検出リセット信号の場合は電源電圧が低いだけであって、マイクロコンピュータ側に異常はないので、リセット解除後はマイクロコンピュータは再度通常動作を継続することができる。一方、ＷＤＴ異常検出リセット信号の場合はマイクロコンピュータの故障として、その動作停止、あるいは故障通知などのフェールモードに移行する必要がある。
【０００５】
しかしながら、マイクロコンピュータのリセット信号入力端子は１つであり、従来のリセット回路では、単に各リセット信号を共通のリセット入力端子に入力するだけの構成であるため、低電圧検出リセット信号であるのかＷＤＴ異常検出リセット信号であるのか、さらには遅延リセット信号であるのかマイクロコンピュータは判断できず、リセット解除後の処置を再動作継続か、動作停止かいずれかに固定せざるを得ないという問題があった。
【０００６】
したがって本発明は、上記従来の問題点に鑑み、リセット入力端子に入力されるリセット信号がマイクロコンピュータ側の異常によるものか他の原因によるものかをマイクロコンピュータで判別可能としたマイクロコンピュータのリセット回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
このため、本発明は、マイクロコンピュータに第１リセット信号入力端子を備え、マイクロコンピュータ内部および外部の状態に基くリセット信号が第１リセット信号入力端子に入力されて、当該マイクロコンピュータをリセットするリセット回路において、マイクロコンピュータにさらに上記リセット信号の発生状態に基く参照信号を入力する第２リセット信号入力端子を備えて、第１リセット信号入力端子に入力されたリセット信号がマイクロコンピュータ内部の状態に基くものか外部の状態に基くものかを識別可能とした。
【発明の効果】
【０００８】
第２リセット信号入力端子に入力された参照信号を参照することにより、第１リセット信号入力端子に入力されたリセット信号がマイクロコンピュータ内部の状態に基くものか外部の状態に基くものかを識別できるので、マイクロコンピュータではリセット解除後に通常の再動作継続か、動作停止か、適切な処置を選択することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について詳細に説明する。
図１は、実施の形態の構成を示すブロック図である。
マイクロコンピュータ１０用の電源Ｂには、マイクロコンピュータ１０とそれぞれ並列に、遅延回路１２、低電圧検出部１４およびＷＤＴ異常検出回路部１６が接続されている。
マイクロコンピュータ１０には、リセット信号入力端子ＲとＰ−ＲＵＮ信号出力端子Ｐ、ならびにＷＤＴリセット信号入力端子Ｗが設けられている。
遅延回路１２、低電圧検出部１４およびＷＤＴ異常検出回路部１６の各出力はＡＮＤ回路１８を経てマイクロコンピュータ１０のリセット信号入力端子Ｒに接続されている。
ＷＤＴ異常検出回路部１６にはＰ−ＲＵＮ信号出力端子ＰからＰ−ＲＵＮ信号が入力される。
マイクロコンピュータ１０のＷＤＴリセット信号入力端子Ｗには記憶回路部２０が接続されている。ＡＮＤ回路１８の出力側は記憶回路部２０にも接続されている。
【００１０】
遅延回路１２は、電源投入時に、電源電圧がマイクロコンピュータ１０が作動するに必要な電圧に達するまでの間、遅延リセット信号を出力する。
低電圧検出部１４は、電源電圧がマイクロコンピュータ１０の作動不安定となる所定の低電圧ＶＢ以下になった場合に、低電圧検出リセット信号を出力する。
ＷＤＴ異常検出回路部１６は、マイクロコンピュータ１０から入力されるＰ−ＲＵＮ信号が途絶えたとき（ＷＤＴ異常時）、ＷＤＴ異常検出リセット信号を出力する。
低電圧検出部１４はさらに、低電圧検出リセット信号と同じ記憶クリア信号を記憶回路部２０へ出力する。
記憶回路部２０は、記憶クリア信号に基づいて、ＡＮＤ回路１８を経た遅延回路１２、低電圧検出部１４およびＷＤＴ異常検出回路部１６からのリセット信号を選択的に記憶、クリアする。記憶回路部２０はマイクロコンピュータ１０のＷＤＴリセット信号入力端子ＷへＷＤＴリセット信号を出力する。
【００１１】
図２のタイミングチャートは上述した各信号の具体例を示す。
遅延リセット信号は電源電圧が電圧ＶＡに達したあと所定の時間経過（遅延）までＬｏｗレベルを示し、その後Ｈｉレベルとなる。電源電圧は電圧ＶＡに達したあとの遅延時間経過により、通常、電圧ＶＢより高くなる。
低電圧検出リセット信号と記憶クリア信号とは、電源電圧が電圧ＶＢより高い間はＨｉレベルで、電圧ＶＢ以下になるとＬｏｗレベルとなる。
ＷＤＴ異常検出リセット信号はＰ−ＲＵＮ信号が途絶えたときから所定時間の間だけＬｏｗレベルを示し、その後はＨｉレベルとなる。
遅延リセット信号、低電圧検出リセット信号およびＷＤＴ異常検出リセット信号はＡＮＤ回路１８を経ることによりＬｏｗレベルが優先され、いずれかがＬｏｗレベルになるとマイクロコンピュータ１０のリセット信号入力端子Ｒにはリセット信号としてＬｏｗレベルが入力される。
【００１２】
記憶回路部２０は、低電圧検出部１４からの記憶クリア信号がＬｏｗレベルである間はＷＤＴリセット信号をＬｏｗレベルとし、記憶クリア信号がＨｉレベルとなっている間は、ＡＮＤ回路１８からＬｏｗレベル（リセット信号）が入力すると、ＨｉレベルのＷＤＴリセット信号をマイクロコンピュータ１０のＷＤＴリセット信号入力端子Ｗへ出力し、この状態を保持する。
【００１３】
図２における時刻ｔ１は、電源投入後、遅延リセット信号がＬｏｗからＨｉレベルへ変化し、正常電圧状態で起動が開始した状態を示す。
低電圧検出リセット信号もＨｉレベル、Ｐ−ＲＵＮ信号も正常でＷＤＴ異常検出リセット信号もＨｉレベルであるから、ＡＮＤ回路１８からマイクロコンピュータ１０のリセット信号入力端子Ｒに入力するリセット信号はＨｉレベルである。
記憶クリア信号もＨｉレベルであるが、リセット信号がＬｏｗレベルでないので、記憶回路部２０からのＷＤＴリセット信号はＬｏｗレベルである。
【００１４】
時刻ｔ２からｔ３の間では、電源電圧が低電圧となったため、低電圧検出リセット信号がＬｏｗレベルに変化し、ＡＮＤ回路１８からマイクロコンピュータ１０のリセット信号入力端子Ｒに入力するリセット信号はＬｏｗレベルとなる。
このとき、記憶クリア信号もＬｏｗレベルとなるので、ＷＤＴリセット信号はＬｏｗレベルのままである。
【００１５】
時刻ｔ４は、電源電圧は正常であるが、マイクロコンピュータ１０からのＰ−ＲＵＮ信号が途絶えたため、ＷＤＴ異常検出リセット信号がＨｉからＬｏｗレベルへ変化したときである。これにより、マイクロコンピュータ１０のリセット信号入力端子Ｒに入力するリセット信号はＬｏｗレベルとなる。
電源電圧は低電圧ではないから、記憶回路部２０は、記憶クリア信号がＨｉレベルの状態でＬｏｗレベルのリセット信号が入力するので、ＨｉレベルのＷＤＴリセット信号を出力する。
このあと、ＷＤＴ異常検出リセット信号は所定時間経過後にＨｉレベルへ戻るが、ＨｉレベルのＷＤＴリセット信号は継続する。
【００１６】
時刻ｔ５は、ＨｉレベルのＷＤＴリセット信号が継続している状態で、Ｐ−ＲＵＮ信号が復旧し、その後電源電圧が低電圧となったときを示し、低電圧検出リセット信号がＬｏｗレベルに変化し、記憶クリア信号もＬｏｗレベルとなる。
これにより、マイクロコンピュータ１０のリセット信号入力端子Ｒに入力するリセット信号はＬｏｗレベルへ、ＷＤＴリセット信号はＨｉからＬｏｗレベルへ変化する。
以上の各信号の変化から、リセット信号が低電圧検出による場合はＷＤＴリセット信号はＬｏｗレベルとなり、ＷＤＴ異常検出のみによる場合はＷＤＴリセット信号がＨｉレベルとなる。
【００１７】
以上のように構成されたマイクロコンピュータのリセット回路では、リセット信号入力端子Ｒにリセット信号が入力されてマイクロコンピュータがリセットされ、そのリセット解除後にＷＤＴリセット信号の状態を参照することによって、リセット信号入力端子Ｒに入力したリセット信号がＷＤＴ異常のみによるものか、低電圧等によるものかを識別することができる。
したがって、マイクロコンピュータ１０はその原因の識別結果に基づいて、リセット解除後の適切な処置が可能となる。
図３はマイクロコンピュータ１０におけるリセット信号入力時の処理フローを示す。
リセット信号入力端子Ｒにリセット信号が入力されてマイクロコンピュータ１０がリセットされると、そのリセット解除後にまずステップ１０１において、ＷＤＴリセット信号入力端子Ｗの入力状態を読み込み、ステップ１０２で、ＷＤＴリセット信号がＨｉレベルであるか、Ｌｏｗレベルであるかをチェックする。
【００１８】
ＷＤＴリセット信号入力端子Ｗに入力しているＷＤＴリセット信号がＬｏｗレベルのときは、低電圧をふくむ原因によるものとして、ステップ１０３へ進み再起動して、今回のリセット信号入力に対する処理を終了する。これによりマイクロコンピュータ１０は通常の動作を継続する。
一方、ステップ１０２のチェックでＷＤＴリセット信号がＨｉレベルであったときは、ＷＤＴ異常によるものとして、ステップ１０５へ進み、マイクロコンピュータ１０の動作停止、またはフェールモードへの移行を行い、その後ステップ１０６で電源をリセットして終了する。
【００１９】
なお、電源電圧が低電圧になると同時にマイクロコンピュータ１０からのＰ−ＲＵＮ信号が途絶えて、低電圧検出リセット信号とＷＤＴ異常検出リセット信号が同時にＬｏｗレベルになった場合は、記憶クリア信号もＬｏｗレベルであるから、記憶回路部２０はＷＤＴリセット信号をＬｏｗレベルとする。したがってマイクロコンピュータ１０はステップ１０２からステップ１０３へ進み、通常のリセット処理を実行する。このリセット処理のあと再起動し低電圧状態が解消されても依然としてＰ−ＲＵＮ信号が発せられなければ、またＷＤＴ異常検出リセット信号がＬｏｗレベルとなり、今度はステップ１０２からステップ１０５へ進む。したがって、ＷＤＴ異常がある場合は最終的に動作停止など異常時処理が行われることになる。
【００２０】
本実施例は以上のように構成され、マイクロコンピュータ１０にリセット信号入力端子Ｒを備え、マイクロコンピュータ内部および外部の状態に基くリセット信号がリセット信号入力端子Ｒに入力されて、当該マイクロコンピュータをリセットするリセット回路において、マイクロコンピュータ１０にさらにリセット信号の発生状態に基く参照信号としてＷＤＴリセット信号を入力するＷＤＴリセット信号入力端子Ｗを備えて、リセット信号入力端子Ｒに入力されたリセット信号がマイクロコンピュータ内部の状態に基くものか外部の状態に基くものかを識別可能としたので、リセット解除後に通常の再動作継続か、動作停止か、適切な処置を選択することができる。
【００２１】
より具体的には、マイクロコンピュータ外部の状態に基くリセット信号は電源Ｂの低電圧を検出する低電圧検出部１４からの低電圧検出リセット信号であり、マイクロコンピュータ内部の状態に基くリセット信号はＰ−ＲＵＮ信号を監視するＷＤＴ異常検出回路部１６からのＷＤＴ異常検出リセット信号である。そして、ＷＤＴリセット信号は、低電圧検出部１４から低電圧検出リセット信号と対応して出力される記憶クリア信号に基いて記憶回路部２０から出力されるものであって、電源が低電圧でないときにリセット信号があると変化する。これにより、マイクロコンピュータ１０では、リセット信号が低電圧によるものか、マイクロコンピュータ自体の故障によるものかを識別できる。
すなわち、マイクロコンピュータは、リセット信号が低電圧など外部の状態に基くものであった場合にはリセット解除後に再起動し、リセット信号がＷＤＴ異常で内部の状態に基くものであった場合にはリセット解除後に動作停止またはフェールモードへ移行する。
【００２２】
なお、実施の形態では遅延回路１２、低電圧検出部１４およびＷＤＴ異常検出回路部１６から出力される各リセット信号は、リセットさせるべき状態をＬｏｗレベルで示し、記憶回路部２０からのＷＤＴリセット信号はＷＤＴ異常検出リセット信号発生時をＨｉレベルで示すものとしたが、信号レベルの設定はこれに限定されず、識別可能に設定される限り反転させたものでもよい。
低電圧検出部１４から記憶回路部２０へ出力される記憶クリア信号は、低電圧検出リセット信号自体を用いてもよい。
また、遅延回路１２の所定電圧ＶＡは、低電圧検出部１４の所定低電圧ＶＢよりもわずかに低く設定してあるが、同一値としてもよい。
【図面の簡単な説明】
【００２３】
【図１】実施の形態の構成を示すブロック図である。
【図２】実施の形態における信号状態を示すタイミングチャートである。
【図３】マイクロコンピュータにおける処理の流れを示すフローチャートである。
【符号の説明】
【００２４】
１０    マイクロコンピュータ
１２    遅延回路
１４    低電圧検出部
１６    ＷＤＴ異常検出回路部
１８    ＡＮＤ回路
２０    記憶回路部
Ｂ      電源
Ｐ      Ｐ−ＲＵＮ信号出力端子
Ｒ      リセット信号入力端子
Ｗ      ＷＤＴリセット信号入力端子
【図１】
2006227742.tif 000003
【図２】
2006227742.tif 000004
【図３】
2006227742.tif 000005