(57)【要約】【課題】アンダーフィル材の先塗り工法を採用した際に、アンダーフィル材が配線基板に設けたフリップチップ実装用のパッド電極まで拡散しない手段を提供することを目的とする。【解決手段】、配線基板７には、チップＩＣ用のパッド電極２が形成されている。そこで、アンダーフィル材がチップＩＣ用のパッド電極２の位置まで拡散しないように、チップＩＣ用のパッド電極２の配列の内側に沿ってアンダーフィル材を塗布する領域を囲むように溝８を形成する。溝８は、例えば、セラミック基板母材を個片の基板に分割する際に形成するブレイク溝のように、カッター、或いはレーザ加工により形成すれば良い。図１（ｂ）は、Ａ−Ａ’における断面図である。【選択図】    図１
2006179734.tif 000002
【特許請求の範囲】
【請求項１】
チップＩＣをフリップチップ実装する際に、チップＩＣの底面と基板との間にアンダーフィル材を塗布する構造の配線基板において、
チップＩＣに設けたバンプに対応して配列されたパッド電極の内側に沿って、アンダーフィル材を塗布する領域を囲むように溝を形成したことを特徴とする配線基板。
【請求項２】
チップＩＣをフリップチップ実装する際に、チップＩＣの底面と基板との間にアンダーフィル材を塗布する構造の多層基板からなる配線基板において、
チップＩＣをフリップチップ実装して搭載する第一の層に、チップＩＣに設けたバンプに対応して配列されたパッド電極の内側に沿って、貫通孔を形成したことを特徴とする配線基板。
【請求項３】
前記アンダーフィル材を前記配線基板の所定の位置に適量塗布後、バンプを設けたチップＩＣを前記配線基板のパッド電極にフリップチップ実装したことを特徴とするフリップチップ実装工法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板とそれを用いたフリップチップ実装工法に関し、特にフリップチップ実装を行う前にアンダーフィル材を塗布する際に、アンダーフィル材の塗布方法を改良して表面実装型ＩＣ（以降チップＩＣと称す）のフリップチップ実装の信頼性を向上させた配線基板とそれを用いたフリップチップ実装工法に関するものである。
【背景技術】
【０００２】
近年、電子装置の小型化、低背化が一段と進み、電子装置に使用される電気回路部品は表面実装型の集積回路が多く用いられ、それらは配線基板にフリップチップ実装される。フリップチップ実装とは、チップＩＣの裏面に設けた外部入出力用の電極上にハンダ等からなるボール電極（以降、バンプと称す）を設け、配線基板に設けた所定のパッド電極とバンプを介して固定し導通するものである。
【０００３】
通常、バンプは、その電気的接合部分断面がφ２５０μｍ以下と小さく、チップＩＣを配線基板にハンダ接合した際に、取り付け強度が不足することが多いため、機械的衝撃や熱衝撃によってバンプをパッド電極から剥離させる事態が発生する。そこで、接合強度を高め信頼性を向上させる目的で、チップＩＣと配線基板との隙間にエポキシ系等の樹脂を流し込むことによりチップＩＣと配線基板とを固定するアンダーフィル処理がなされる。
【０００４】
図６は、従来のフリップチップ実装において、チップＩＣにアンダーフィル処理を施した様子を示す。図６を説明すると、先ず、フリップチップ実装工法により、配線基板１の所定のパッド電極２にチップＩＣ３に設けたバンプ４を、例えば、導電性の接着剤、或いは超音波を用いた熱圧着等により固定して導通させる。その後、チップＩＣ３の脇から、チップＩＣ３と配線基板１との隙間に、ディスペンサのノズルを用いてエポキシ系等の樹脂からなるアンダーフィル剤５を注入してアンダーフィル処理を施す。
【０００５】
しかし、電子部品の小型化が進むことにより、チップＩＣをフリップチップ実装した際に、配線基板とチップＩＣとの隙間が狭くなってきており、従来のアンダーフィル処理方法を用いると、アンダーフィル材がチップＩＣの下面全体に付着するように確実に注入することが困難となってきた。そこで、アンダーフィル材を確実に注入しようとするとアンダーフィル材がチップＩＣの周辺に漏れ出すこともあるため、特開２００４−１７９５７６号公報に開示されているような溝をチップＩＣの周囲に掘りめぐらせる等が必要で煩雑であった。
【０００６】
一方、従来のアンダーフィル処理方法は、アンダーフィル材塗布用のディスペンサのノズルをチップＩＣと配線基板間の隙間に挿入するためのスペースを確保する必要があり、電子装置の小型化を進める上では不利であった。
【０００７】
そこで、最近では、特開平１０−１２５７２４号公報に開示されているように、アンダーフィル材を予め配線基板のチップＩＣを搭載する位置に塗布しておき、その後、チップＩＣをフリップチップ実装するというアンダーフィル材の先塗り工法が注目されている。この工法によれば、アンダーフィル材は、チップＩＣと配線基板との間に満遍なく拡がると共に、アンダーフィル剤を注入するためのノズルをチップＩＣと配線基板の隙間に挿入する必要がなく、アンダーフィル材を塗布するためのスペースが不要で電子装置の小型化を図る上で有利である。
【特許文献１】特開平１０−１２５７２４号公報
【特許文献２】特開２００３−２４３４４４号公報
【特許文献３】特開２００４−１７９５７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のアンダーフィル材の先塗り工法は、アンダーフィル材が流動性を有しているため、アンダーフィル材を配線基板の所定の位置に塗布した際に、アンダーフィル材が配線基板に拡散し、配線基板に設けたチップＩＣ搭載用のパッド電極の表面を覆い尽くす可能性がある。そこで、チップＩＣを自動機で搭載する際に、配線基板に設けたチップＩＣ搭載用のパッド電極を画像認識することが出来ず、チップＩＣの搭載が不可能となる場合があると共に、チップＩＣをフリップチップ実装する際に、チップＩＣに設けたバンプと配線基板に設けたチップＩＣ用のパッド電極間に非導電性のアンダーフィル材が挟み込まれた状態となるため、チップＩＣと配線基板に設けたチップＩＣ用のパッド電極間が導通不良となり、フリップチップ実装の品質が低下するという問題が生じていた。
【０００９】
図７は、従来のアンダーフィル材の先塗り工法の問題点を示す図である。図７（ａ）に示すように、配線基板１に設けたチップＩＣ搭載位置の中央部にディスペンサ６を用いてアンダーフィル材５を塗布する。次に、図７（ｂ）において、アンダーフィル材5は流動性を有しているため、配線基板１に塗布されたアンダーフィル材５は、配線基板１に設けたチップＩＣ用パッド電極２の表面を覆うように拡散される。
【００１０】
図７（ｃ）は、配線基板１のＡ−Ａ’における断面図である。従って、配線基板１に塗布されたアンダーフィル材５は、配線基板１に設けたチップＩＣ用のパッド電極２の表面を覆うように拡散しているため、配線基板に設けたチップＩＣ搭載用のパッド電極２を画像認識することが出来ず、チップＩＣ３を配線基板１に搭載することが困難となると共に、図７（ｄ）に示すように、搭載可能であっても、チップＩＣ３に設けたバンプ４と配線基板１に設けたチップＩＣ用のパッド電極２間に非導電性のアンダーフィル材５が挟み込まれた状態となり、チップＩＣ３と配線基板１に設けたチップＩＣ用のパッド電極２間が導通不良となる。
【００１１】
本発明は上述したような問題を解決するためになされたものであって、アンダーフィル材の先塗り工法を採用した際に、アンダーフィル材が配線基板に設けたフリップチップ実装用のパッド電極の位置まで拡散しない手段を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明に係わる配線基板とそれを用いたフリップチップ実装工法は、以下の構成をとる。
請求項１に記載の配線基板は、チップＩＣをフリップチップ実装する際に、チップＩＣの底面と基板との間にアンダーフィル材を塗布する構造の配線基板において、チップＩＣに設けたバンプに対応して配列されたパッド電極の内側に沿って、アンダーフィル材を塗布する領域を囲むように溝を形成するよう構成する。
【００１３】
請求項２に記載の配線基板は、チップＩＣをフリップチップ実装する際に、チップＩＣの底面と基板との間にアンダーフィル材を塗布する構造の多層基板からなる配線基板において、チップＩＣをフリップチップ実装して搭載する第一の層に、チップＩＣに設けたバンプに対応して配列されたパッド電極の内側に沿って、貫通孔を形成するよう構成する。
【００１４】
請求項３に記載のフリップチップ実装工法は、前記アンダーフィル材を前記配線基板の所定の位置に適量塗布後、バンプを設けたチップＩＣを前記配線基板のパッド電極にフリップチップ実装するよう構成する。
【発明の効果】
【００１５】
請求項１に記載の発明は、配線基板の所定の位置にアンダーフィル材拡散防止用の溝を形成したので、チップＩＣをフリップチップ実装する前にアンダーフィル材を塗布した際に、アンダーフィル材が配線基板に設けたパッド電極の上に拡散することを防ぐことが出来る。そこで、チップＩＣをフリップチップ実装する場合に、パッド電極の位置を確認する画像認識が確実に行えると共に、チップＩＣとパッド電極間において導通不良を起こすことがなく、チップＩＣをフリップチップ実装する上で大きな効果を発揮する。
【００１６】
請求項２に記載の発明は、請求項１に記載の特徴の他、配線基板として多層基板を使用した場合にアンダーフィル材の拡散を防止することが出来、多層基板を用いてチップＩＣをフリップチップ実装する上で大きな効果を発揮する。
【００１７】
請求項３に記載の発明は、チップＩＣをフリップチップ実装する際に、前もってアンダーフィル材を塗布することから、アンダーフィル材を確実にチップＩＣと配線基板間に充填することが出来ると共に、アンダーフィル材を充填するためのスペースが不要であり、電子装置の小型化を図る上で大きな効果を発揮する。
【発明を実施するための最良の形態】
【００１８】
以下、図示した実施例に基づいて本発明を詳細に説明する。
本発明においては、配線基板に設けたチップＩＣ用のパッド電極の内側に、所定の幅でパッド電極に沿ってアンダーフィル材を塗布する領域を囲むように溝を設け、アンダーフィル材を先塗りした際に、この溝を設けることでアンダーフィル材がパッド電極の位置まで拡散することを防止した。
【００１９】
図１は、本発明に係るフリップチップ実装用の配線基板の第一の実施例である。図１は、チップＩＣを搭載する部分の外観例を示し、配線基板７には、チップＩＣ用のパッド電極２が形成されている。そこで、アンダーフィル材がチップＩＣ用のパッド電極２の位置まで拡散しないように、チップＩＣ用のパッド電極２の配列の内側に沿ってアンダーフィル材を塗布する領域を囲むように溝８を形成した。溝８は、例えば、セラミック基板母材を個片の基板に分割する際に形成するブレイク溝のように、カッター、或いはレーザ加工により形成すれば良い。図１（ｂ）は、Ａ−Ａ’における断面図である。
【００２０】
図２は、本発明に係る第一の実施例に示したフリップチップ実装用の配線基板において、チップＩＣ用のパッド電極配列の中央部にアンダーフィル材を塗布する様子を示す図である。図２に示す如く、チップＩＣ用のパッド電極２の配列の内側の中心部に、ディスペンサ６を用いてアンダーフィル材５を適量塗布すると、アンダーフィル材５は表面張力を有しているので、溝８をはみ出すことはなく、且つ、溝８に囲まれた塗布部にある程度の量のアンダーフィル材５を保持することが出来る。
【００２１】
従って、アンダーフィル材５は、溝８に囲まれた領域のみに拡散し、チップＩＣ用のパッド電極２の位置にまで拡散することはない。又、配線基板に設けたチップＩＣ搭載用のパッド電極２を確実に画像認識することが出来るので、精度良くチップＩＣを配線基板にフリップチップ実装出来ると共に、チップＩＣとパッド電極間において導通不良を起こすことは無い。
【００２２】
図３は、本発明に係る第一の実施例に示したフリップチップ実装用の配線基板にチップＩＣを搭載する手順を示す図である。図３（ａ）において、ディスペンサ６を用いて配線基板７の所定の位置にアンダーフィル材５を適量滴下する。前述したように、アンダーフィル材５は、溝８が配線基板７に設けられているため、チップＩＣ用のパッド電極２の位置まで拡散しない。次に、図３（ｂ）から図３（ｃ）において、チップＩＣ３をフリップチップ実装するため、バンプ４を設けたチップＩＣ３を配線基板７に設けたチップＩＣ用のパッド電極２に配置する。
【００２３】
この時、チップＩＣ３を配線基板７に設けたチップＩＣ用のパッド電極２に近づけると、チップＩＣ３の底面が最初にアンダーフィル材５に触れ、アンダーフィル材５は徐々にチップＩＣ３の底面に広がり始める。フリップチップ実装が完了すると、図３（ｄ）に示すように、アンダーフィル材５は、チップＩＣ３の底面全域に広がり、チップＩＣ３と配線基板７とを密着して固定する。従って、本発明によるフリップチップ実装用の配線基板を使用することにより、アンダーフィル材の先塗り工法を採用しても、確実にチップＩＣをフリップチップ実装可能となる。
【００２４】
図４は、本発明に係るフリップチップ実装用の配線基板の第二の実施例である。本第二の実施例は、配線基板として多層基板を使用した場合に適応できる実施例であって、多層の配線基板を使用する際は、配線基板９の最上位層（チップＩＣを搭載する層）の基板１０は、チップＩＣ用のパッド電極２の配列の内側に沿ってアンダーフィル材を塗布する領域を囲むように、チップＩＣ用のパッド電極２と対向しない一端を除いて貫通孔１１を形成する。図４は、二層からなる多層の配線基板のチップＩＣを搭載する部分の外観例を示し、図４（ｂ）は、Ａ−Ａ’における断面図である。従って、本第二の実施例による配線基板９を使用してもアンダーフィル材を先塗りした際に、貫通孔１１を設けることでアンダーフィル材がパッド電極２の位置まで拡散することを防止した。
【００２５】
図５は、本発明に係る第二の実施例に示したフリップチップ実装用の多層の配線基板において、チップＩＣ用のパッド電極の配列の中央部にアンダーフィル材を塗布する様子を示す図である。図５に示す如く、チップＩＣ用のパッド電極２の配列の内側の中心部に、ディスペンサ６を用いてアンダーフィル材５を適量塗布すると、図２に示した第一の実施例の場合と同様に、アンダーフィル材５は表面張力を有しているので、貫通孔１１をはみ出すことはなく、且つ、貫通孔１１に囲まれた塗布部にある程度の量のアンダーフィル材５を保持することが出来る。
【００２６】
従って、アンダーフィル材５は、貫通孔１１に囲まれた領域のみに拡散し、チップＩＣ用のパッド電極２の位置にまで拡散することはない。又、配線基板９に設けたチップＩＣ搭載用のパッド電極２を確実に画像認識することが出来るので、精度良くチップＩＣを多層の配線基板９にフリップチップ実装出来ると共に、チップＩＣとパッド電極２間において導通不良を起こすことは無い。
【００２７】
尚、本第二の実施例におけるフリップチップ実装用の多層の配線基板にチップＩＣを搭載する手順は、図３に示した第一の実施例におけるフリップチップ実装用の配線基板にチップＩＣを搭載する手順と同様である。
以上本発明について、チップＩＣをフリップチップ実装する場合について説明したが、本発明はこれに限るものではなく、その他のチップ部品をアンダーフィル材を先塗りしてフリップチップ実装する場合においても有効である。
【図面の簡単な説明】
【００２８】
【図１】本発明に係るフリップチップ実装用の配線基板の第一の実施例である。
【図２】本発明に係る第一の実施例に示したフリップチップ実装用の配線基板において、チップＩＣ用のパッド電極配列の中央部にアンダーフィル材を塗布する様子を示す図である。
【図３】本発明に係る第一の実施例に示したフリップチップ実装用の配線基板にチップＩＣを搭載する手順を示す図である。
【図４】本発明に係るフリップチップ実装用の配線基板の第二の実施例である。
【図５】本発明に係る第二の実施例に示したフリップチップ実装用の多層の配線基板において、チップＩＣ用のパッド電極の配列の中央部にアンダーフィル材を塗布する様子を示す図である。
【図６】従来のフリップチップ実装において、チップＩＣにアンダーフィル処理を施した様子を示す。
【図７】従来のアンダーフィル材の先塗り工法の問題点を示す図である。
【符号の説明】
【００２９】
１・・配線基板、
２・・パッド電極、
３・・チップＩＣ、
４・・バンプ、
５・・アンダーフィル材、
６・・ディスペンサ、
７・・配線基板、
８・・溝、
９・・配線基板、
１０・・基板、
１１・・貫通孔
【図１】
2006179734.tif 000003
【図２】
2006179734.tif 000004
【図３】
2006179734.tif 000005
【図４】
2006179734.tif 000006
【図５】
2006179734.tif 000007
【図６】
2006179734.tif 000008
【図７】
2006179734.tif 000009