(57)【要約】【課題】シリサイド技術を用いた半導体装置では、低抵抗のシリサイド層を剥離することなく形成することが困難であった。【解決手段】シリサイド層形成のための熱処理にあって、合金化工程と低抵抗化工程とを不活性ガス雰囲気中で一括して連続処理することで、低抵抗なシリサイド層を剥離することなく形成することができる。第１の温度変化工程の温度勾配を大きくした場合も、第２の温度変化工程の温度勾配を小さくすることでシリサイド層の剥離を防ぐことができる。【選択図】図１
2006228765.tif 000002
【特許請求の範囲】
【請求項１】
シリコン半導体層と高融点金属層との合金で構成されるシリサイド層を有する半導体装置の製造方法において、
第1の温度を利用して前記シリコン半導体層と前記高融点金属層との合金層を形成する合金化工程と、
第２の温度を利用して前記合金層の抵抗値を低抵抗化し前記シリサイド層を形成する低抵抗化工程とを有し、
前記合金化工程と前記低抵抗化工程とを連続して行うことを特徴とする半導体装置の製造方法。
【請求項２】
略室温から前記第１の温度まで前記半導体装置の温度を第1の温度勾配で変化させる第1の温度変化工程と、
前記第１の温度から前記第２の温度まで前記半導体装置の温度を第２の温度勾配で変化させる第２の温度変化工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の温度は、前記第１の温度より高いことを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第1の温度勾配と前記第２の温度勾配とは異なる温度勾配であることを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記第２の温度勾配は、前記第１の温度勾配より緩やかであることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記合金化工程および前記低抵抗化工程は、不活性ガス雰囲気中で行われることを特徴とする、請求項１または２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、さらに詳しくは、ゲート電極および拡散領域の構成材料と高融点金属とによる合金層をゲート電極上および拡散領域上に形成する技術を用いた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年の半導体装置における高速応答性への要求に伴い、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタのゲート電極および拡散領域の配線抵抗の影響が無視できなくなってきている。配線抵抗の増大はトランジスタの応答速度を低下させる大きな要因の１つであり、半導体装置にとって深刻な課題である。そこで、配線抵抗を低減する手法としてシリサイド（Ｓｉｌｉｃｉｄｅ）技術が考案され、一般的に広く用いられている。
【０００３】
シリサイド技術とは、ＭＩＳ型トランジスタなどの各電極上にシリコン半導体層と高融点金属との合金層を形成することで抵抗成分を下げる構造のことである。例えば、ゲート電極には、多結晶シリコンなどからなるゲート電極の構成材料であるシリコン半導体層と高融点金属との合金層を形成し、ソースまたはドレイン電極となる拡散領域には、これらの拡散領域を構成するシリコン半導体層と高融点金属との合金層を形成する。一般にシリコンと金属との合金のことをシリサイドと呼んでいる。
シリサイド技術を用いることでゲート電極や拡散領域、多結晶シリコン配線など半導体装置において配線抵抗を小さくしたい領域を低抵抗化することができるため、近年は大変注目されている技術である。
【０００４】
シリサイドの形成にはいくつかの方法があるが、最もよく用いられているのは高融点金属を半導体基板上全面に成膜し、アニール処理（熱処理）を行なってゲート電極や拡散領域上にシリサイド層を形成し、未反応の高融点金属を除去する方法である。この方法を用いると、ゲート電極や拡散領域、多結晶シリコン配線などに同時にシリサイドを形成することができ、これらを低抵抗化することができるという利点がある。
【０００５】
シリサイドの形成には、アニール処理の温度が深く影響する。高融点金属としてチタンを用いてチタンシリサイド層を形成する場合で説明すると、チタンシリサイド層は加熱温度によって、高抵抗であるＣ４９相のチタンシリサイド層が形成される場合と、低抵抗であるＣ５４相のチタンシリサイド層が形成される場合とがある。
６００度前後の比較的低温でアニール処理された場合には、Ｃ４９相シリサイド層が形成され、８００度前後の比較的高温でアニール処理された場合には、Ｃ５４相シリサイド層が形成される。
通常の半導体装置においては、配線抵抗を低減する目的でシリサイドを形成する場合がほとんどであるから、形成するシリサイドは、Ｃ５４相のチタンシリサイド層を形成することが求められている。
【０００６】
抵抗成分の低減を目的としたシリサイド層を形成するための手法は、すでに提案されている（例えば、非特許文献１参照。）。
以下、図４を用いて、非特許文献１に示した従来技術を説明する。図４は、シリサイド技術を用いた半導体装置の製造方法について説明するためのものであって、開示されている構造は、一般に広く知られているものである。
図４において、１１は半導体基板、１３は素子分離絶縁膜、１５はゲート絶縁膜、１９はゲート電極、２３はサイドウォール、２５は拡散領域、２９はシリサイドである。以下
の説明では、半導体基板１１にはシリコン基板を、ゲート電極１９の材料には多結晶シリコンを、高融点金属にはチタンを用いる場合を説明する。高融点金属にチタンを用いるのであるから、シリサイド２９は、チタンシリサイドとなる。
【０００７】
半導体基板１１上にゲート絶縁膜１５を介して多結晶シリコンからなるゲート電極１９を形成する。低濃度不純物の拡散工程を経て、ゲート電極１９の側壁に側壁酸化膜であるサイドウォール２３を形成し、続いて、拡散領域２５を形成する。
次に、減圧ＣＶＤ法によって多結晶シリコン（図示せず）を約１００ｎｍ堆積した後に、その抵抗値を下げるためにイオン注入工程を経て、砒素（Ａｓ）を多結晶シリコンにドープして、アニール工程を経て活性化させる。その後、ホトリソグラフィおよびエッチング工程を経てパターンニングを行うことでゲート電極１９を形成する。
さらに０．１〜１０Ｐａの範囲の圧力下で、半導体基板１１上の全面にスパッタリング法によってチタン（図示せず）を５０〜７０ｎｍの厚さに堆積する。
続いてアニール処理によってゲート電極１９および拡散領域２５上にてシリサイド化反応を進行させ、さらに未反応のチタンを除去する。
以上の工程を経て、図４に示すように、ゲート電極１９および拡散領域２５上にチタンシリサイド２９を形成することができる。
【０００８】
【非特許文献１】垂井康夫総合監修、他１０名編集、「半導体プロセスハンドブック」、第１版、月刊セミコンダクターワールド（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗｏｒｌｄ）編集部、１９９６年１０月１５日、ｐ．１４０−１４１
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来行われてきたシリサイドの形成方法では、シリサイド化のためのアニール処理工程の後にシリサイド層の剥離が発生していた。これはシリコン半導体層と高融点金属層とのシリサイド化（合金化）による急激な体積変化が原因である。
また、シリサイド層の剥離を防ぐためにアニール処理の温度を下げる手法が用いられる場合もあるが、この場合にはシリサイド層の抵抗値が十分に下がりきらないという別の問題が発生していた。
【００１０】
そこで本発明は、上記の問題点を解決するためになされたものであり、その目的とするところは、低抵抗値であるシリサイド層を剥離することなく形成することであり、さらには信頼性の高い半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半導体装置は下記の製造方法を採用する。
【００１２】
シリコン半導体層と高融点金属層との合金で構成されるシリサイド層を有する半導体装置の製造方法において、第１の温度を利用してシリコン半導体層と高融点金属層との合金層を形成する合金化工程と、第２の温度を利用して合金層の抵抗値を低抵抗化しシリサイド層を形成する低抵抗化工程とを有し、合金化工程と低抵抗化工程とを連続して行うことを特徴とする。
【００１３】
略室温から第１の温度まで半導体装置の温度を第1の温度勾配で変化させる第1の温度変化工程と、第１の温度から第２の温度まで半導体装置の温度を第２の温度勾配で変化させる第２の温度変化工程とを有することを特徴とする。
【００１４】
第２の温度は、第１の温度より高いことを特徴とする。
【００１５】
第1の温度勾配と第２の温度勾配とは異なる温度勾配であることを特徴とする。
【００１６】
第２の温度勾配は、第１の温度勾配より緩やかであることを特徴とする。
【００１７】
合金化工程および低抵抗化工程は、不活性ガス雰囲気中で行われることを特徴とする。
【発明の効果】
【００１８】
本発明の半導体装置は、シリコン半導体層と高融点金属層との合金化（シリサイド化）工程と、シリサイドの低抵抗化工程とを連続して一括処理することにより、低抵抗なシリサイド層を剥離することなく形成することができる。また、第１の温度変化工程の第１の温度勾配を大きくした場合でも第２の温度変化工程の第２の温度勾配を小さくすることで、シリサイド層の剥離をなくすことができる。
【発明を実施するための最良の形態】
【００１９】
[製造方法の説明：図１から図４]
本発明の半導体装置の製造方法は、半導体素子の上部に設けるシリサイド層の形成における、熱処理方法に特徴を有するものである。
以下、図１から図４を用いて、本発明の半導体装置の製造方法について説明する。図１は、本発明の半導体装置の製造方法を説明するためのものであって、熱処理における時間と温度との関係を示すものである。図１において、Ｐ０は初期温度、Ｐ１は第１の温度、Ｐ２は第２の温度である。ｔ１〜ｔ４は処理の開始や終了の時間である。図２と図３とも、それぞれ熱処理における時間と温度との関係を示すものであって、図1に示すものとは異なる半導体装置の製造方法を説明するためのものである。図４は従来技術の説明でも用いた一般に広く知られるＭＩＳ型トランジスタの構造を示す断面図である。
図１から図３において、１は第１の温度変化工程における温度プロファイル、２は合金化工程における温度プロファイル、３は第２の温度変化工程における温度プロファイル、４は低抵抗化工程における温度プロファイルである。
【００２０】
各工程における時間と温度との関係は、一般に温度プロファイルと呼ぶ。上述の４つの処理工程をあわせた全体の温度プロファイルを全体の温度プロファイルと呼び、図１から図３に示す。
【００２１】
図１から図３に示す温度プロファイルにおいて、合金化工程と低抵抗化工程とは、それぞれ第１の温度Ｐ１と第２の温度Ｐ２とを用いて熱処理を行うものであるから、それぞれの温度プロファイルは、温度勾配のない平坦なものとなっている。
図１から図３に示す温度プロファイルにおいて、第１の温度変化工程と第２の温度変化工程とは、それぞれ第１の温度勾配と第２の温度勾配とを用いて熱処理を行うものであるから、それぞれの温度プロファイルは、図面上傾斜したものとなっている。
【００２２】
図１から図３に示す第１の温度変化工程の初期温度Ｐ０は、略室温である。その理由は、温度を印加する処理装置の装置内温度は、室温と略同一になっているからである。第１の温度変化工程における温度プロファイル１の開始温度が、図では縦軸の途中である初期温度Ｔ０から開始するように記載しているのはそのためである。
図１から図３においては、温度プロファイルを模式的に示すものであって、重要なことは、第1の温度勾配と第1の温度と第２の温度勾配と第２の温度とを用いて熱処理を行うという点である。したがって、図において、初期温度Ｐ０と第１の温度Ｐ１とのその縦軸における位置関係は、図を見やすくするためになされたものである。温度については後述する。
【００２３】
第１の温度変化工程は、処理開始時間から時間ｔ１にかけて初期温度Ｐ０から第１の温
度Ｐ１まで第１の温度勾配にて温度を変化させる。合金化工程は、時間ｔ１からｔ２にかけて第１の温度Ｐ１を印加する。第２の温度変化工程は、時間ｔ２から時間ｔ３にかけて第１の温度Ｐ１から第２の温度Ｐ２まで第２の温度勾配にて温度を変化させる。低抵抗化工程は、時間ｔ３からｔ４にかけて第２の温度Ｐ２を印加する。時間ｔ４は処理終了時間となる。
【００２４】
以下の説明では、本発明の半導体装置の製造方法を用いて製造する半導体装置を図４に示す構造を利用して説明する。図４における半導体基板１１はシリコン基板を、素子分離絶縁膜１３はシリコン酸化膜を、ゲート電極１９は多結晶シリコンを、高融点金属はチタンをそれぞれ用いた場合として説明する。
【００２５】
半導体基板上に形成する半導体素子の上部に高融点金属を形成するまでの工程は、従来知られている製造方法と変わらないが、簡単に説明する。
半導体基板１１上にゲート絶縁膜１５を介してゲート電極１９が形成され、ゲート電極１９の両脇にＰＳＧ（リン含有のシリコン酸化膜）によってサイドウォール２３を形成する。ゲート電極１９およびサイドウォール２３をマスクとして、ボロン等のｐ型不純物をイオン注入し、半導体基板１１表面に拡散領域２５を形成する。さらに、半導体基板１１上全面へ高融点金属を形成する。高融点金属は、スパッタリング法によってチタンを膜厚１００ｎｍ程度形成する。チタンの上層にチタン窒化膜等の酸化防止層を形成してもよい。チタン窒化膜を形成する場合には、チタンをスパッタリング法にて形成した後に真空を破らずにプロセスガスとして窒素を流し、膜厚５０ｎｍ程度のチタン窒化膜を形成する。
【００２６】
次に、本発明の半導体装置の製造方法における特徴的な部分について説明する。図１および図４を用いて、チタンシリサイド層の形成工程を説明する。チタンシリサイド２９の形成には、４つの処理工程を用いるものである。４つの処理工程とは、前述の通り、それぞれ第１の温度変化工程、合金化工程、第２の温度変化工程、低抵抗化工程をいう。
本発明の半導体装置の製造方法は、この４つの処理工程のうち、すくなくとも合金化工程と低抵抗化工程とを連続して行うものである。連続して行うという意味は、１つ前の工程における最後の温度と、現工程における最初の温度とが略同一であるという意味である。
図１に示す例では、第２の温度変化工程の最初の温度は、１つ前の工程である合金化工程の最後の温度、つまり、時間ｔ２における第１の温度Ｐ１であり、第２の温度変化工程の最後の温度は、１つ後の工程である低抵抗化工程の最初の温度、つまり、時間ｔ３における第２の温度Ｐ２となる。すなわち、第２の温度変化工程は、時間ｔ２からｔ３にかけて第２の温度勾配を用いて合金化工程の第１の温度Ｐ１を低抵抗化工程の第２の温度Ｐ２に昇温する工程となっている。
【００２７】
熱処理は、処理装置内を窒素雰囲気にして行う。まず、第１の温度変化工程においての熱処理は、温度プロファイル１を用い、毎分３０度以下の第１の温度勾配にて装置内温度を上昇させる。続いて、合金化工程においての熱処理は、温度プロファイル２を用い、５５０度から７００度の範囲の温度で温度を上昇させることなく１０分から６０分程度の時間、熱を印加する。さらに、第２の温度変化工程においての熱処理は、温度プロファイル３を用い、毎分１５度以下の第２の温度勾配にて装置内温度を上昇させる。続いて、低抵抗化工程においての熱処理は、温度プロファイル４を用い、７５０度〜９００度の範囲の温度で温度を上昇させることなく１０分から６０分程度の時間、熱を印加する。
【００２８】
このように、４つの処理工程を行うことで、チタンシリサイド層を形成することができる。このチタンシリサイド層の形成工程での処理の後に、未反応のチタン層を除去することで、図４に示すように、ゲート電極１９上および拡散領域２５上にチタンシリサイド２
９が形成された半導体装置が完成する。
【００２９】
熱処理は、図２に示すような全体の温度プロファイルで処理を行ってもよい。図２に示す全体の温度プロファイルでは、第１の温度変化工程においての温度プロファイル１と第２の温度変化工程においての温度プロファイル３とでは、その第１の温度勾配と第２の温度勾配とは、略同一である。このような温度プロファイルであっても、低抵抗なチタンシリサイド層を剥離することなく形成することができる。
図２に示す全体の温度プロファイルでは、第１の温度変化工程の第１の温度勾配と第２の温度変化工程の第２の温度勾配とは、温度勾配の上限を第２の温度変化工程の最大温度勾配である毎分１５度以下とする。
このようにすることによって、第２の温度変化工程に要する処理時間が短縮されることから、全体の熱処理時間を短縮することができるという効果がある。
【００３０】
また、図３に示すような全体の温度プロファイルにて処理を行ってもよい。図３に示す全体の温度プロファイルでは、第１の温度変化工程においての温度プロファイル１の第１の温度勾配をかなり大きくしているが、第２の温度変化工程においての温度プロファイル３の第２の温度勾配を第１の温度勾配よりも小さくすることで、低抵抗なシリサイド層を剥離することなく形成することができる。
図３に示す全体の温度プロファイルでは、第１の温度変化工程の第１の温度勾配は、毎分３０度以下、第２の温度変化工程の第２の温度勾配は、毎分５度以下が好適である。
このようにすることによって、第１の温度変化工程に要する処理時間が短縮されることから、全体の熱処理時間を短縮することができるという効果がある。
【００３１】
次に、下記の表１を用いて、各温度プロファイルで熱処理を行った場合のシリサイド層の剥離状況を説明する。本発明の実施の形態で図１から図３を用いて説明した３つの製造方法では、いずれもシリサイド層の剥離は発生しなかったが、非特許文献１に示した製造方法を用いたものは、シリサイド層の剥離が発生した。また、本発明の実施の形態で説明した３つの製造方法により形成したチタンシリサイド層は、いずれも抵抗値は高くなく、高速応答性への要求を満足する半導体装置を製造することができた。
【００３２】
【表１】
2006228765.tif 000003
【００３３】
ところで、半導体素子上に形成したチタン層の上にチタン窒化膜などを酸化防止層として形成している場合には、過酸化水素水とアンモニア水との混合液、もしくは硫酸と過酸化水素水との混合液にてエッチング処理を行うことで、未反応のチタン層といっしょにチタン窒化膜も除去可能である。
【００３４】
また、以上の本発明の実施の形態では、高融点金属としてチタンを用いて説明を行ってきたが、これに限定するものではない。チタン以外にコバルトなどでも同様の効果が得られることは明らかである。コバルトの場合、合金化工程の温度が３５０度から５５０度程度、低抵抗化工程の温度が５５０度から７５０度程度となる。
【産業上の利用可能性】
【００３５】
本発明の半導体装置の製造方法を用いることで、抵抗成分の低抵抗化による半導体装置
の応答性が高速化するとともに、シリサイド層の剥離がなくなることによる半導体装置の信頼性が向上する。したがって、高速動作と高い信頼性とを要求される半導体装置に適用することができる。特に、高速演算処理と高耐久性が必要な電子機器用の高集積な半導体装置として好適である。
【図面の簡単な説明】
【００３６】
【図１】本発明の半導体装置の製造方法における全体の温度プロファイルを説明する図である。
【図２】本発明の半導体装置の製造方法における全体の温度プロファイルを説明する図である。
【図３】本発明の半導体装置の製造方法における全体の温度プロファイルを説明する図である。
【図４】知られているＭＩＳ型トランジスタを説明する断面図である。
【符号の説明】
【００３７】
１  第１の温度変化工程の温度プロファイル
２  合金化工程の温度プロファイル
３  第２の温度変化工程の温度プロファイル
４  低抵抗化工程の温度プロファイル
１１  半導体基板
１３  素子分離絶縁膜
１５  ゲート絶縁膜
１７  多結晶シリコン
１９  ゲート電極
２１  低濃度拡散領域
２３  サイドウォール
２５  拡散領域
２９  シリサイド
【図１】
2006228765.tif 000004
【図２】
2006228765.tif 000005
【図３】
2006228765.tif 000006
【図４】
2006228765.tif 000007