(57)【要約】【課題】製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の有機メモリおよび当該有機メモリを有する半導体装置を提供することを目的とする。また、信頼性が高く、安価な半導体装置の提供を課題とする。【解決手段】第１の方向に延びた複数のビット線と、第１の方向と垂直な第２の方向に延びた複数のワード線と、記憶素子部を備えたメモリセルと、複数のメモリセルからなるメモリセルアレイとを有し、記憶素子部は、ビット線を構成する導電層とワード線を構成する導電層との間に設けられた有機化合物層を有し、当該有機化合物層に、無機化合物と有機化合物とを混合して設けられた層を設けることを特徴としている。【選択図】図１
2006179882.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、
前記メモリセルに設けられたメモリ素子とを有し、
前記メモリ素子は、前記ビット線と、有機化合物層と、前記ワード線とを有し、少なくとも前記ビット線と前記有機化合物層が接し且つ前記有機化合物層と前記ワード線が接しており、
前記有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴とする半導体装置。
【請求項２】
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、
前記メモリセルに設けられたメモリ素子とを有し、
前記メモリ素子は、前記ビット線と、有機化合物層と、前記ワード線とを有し、少なくとも前記ビット線と前記有機化合物層が接し且つ前記有機化合物層と前記ワード線が接しており、
前記有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴とする半導体装置。
【請求項３】
基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、
前記メモリセルに設けられたメモリ素子と、
前記第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、
前記メモリ素子は、前記ビット線と、有機化合物層と、前記ワード線とを有し、少なくとも前記ビット線と前記有機化合物層が接し且つ前記有機化合物層と前記ワード線が接しており、
前記ビット線と前記ワード線の少なくとも一方が前記第２の薄膜トランジスタと接しており、
前記有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴とする半導体装置。
【請求項４】
基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、
前記メモリセルに設けられたメモリ素子と、
前記第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、
前記メモリ素子は、前記ビット線と、有機化合物層と、前記ワード線とを有し、少なくとも前記ビット線と前記有機化合物層が接し且つ前記有機化合物層と前記ワード線が接しており、
前記ビット線と前記ワード線の少なくとも一方が前記第２の薄膜トランジスタと接しており、
前記有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴とする半導体装置。
【請求項５】
請求項３または請求項４において、
前記アンテナとして機能する導電層は、前記ビット線または前記ワード線と同一の層に設けられていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記ビット線と、前記有機化合物層と、前記ワード線とが積層されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項５のいずれか一項において、
前記ビット線と前記ワード線とが同一平面に配置され、前記ビット線と前記ワード線との間に前記有機化合物層が配置されていることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記ビット線と前記ワード線の一方または両方は透光性を有することを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記ビット線を構成する導電層と前記有機化合物層との間または前記有機化合物層と前記ワード線を構成する導電層との間に整流性を有する素子が設けられていることを特徴とする記憶装置。
【請求項１０】
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、
前記メモリセルは、トランジスタと、前記トランジスタに電気的に接続されたメモリ素子とを有し、
前記メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも前記第１の導電層と前記有機化合物層が接し且つ前記有機化合物層と前記第２の導電層が接しており、
前記有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴とする半導体装置。
【請求項１１】
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、
前記メモリセルは、トランジスタと、前記トランジスタに電気的に接続されたメモリ素子とを有し、
前記メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも前記第１の導電層と前記有機化合物層が接し且つ前記有機化合物層と前記第２の導電層が接しており、
前記有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴とする半導体装置。
【請求項１２】
基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線とに囲まれたメモリセルを複数有するメモリセルアレイと、
前記第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、
前記メモリセルは、前記第２のトランジスタと、前記第２のトランジスタに電気的に接続されたメモリ素子とを有し、
前記メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも前記第１の導電層と前記有機化合物層が接し且つ前記有機化合物層と前記第２の導電層が接しており、
前記有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴とする半導体装置。
【請求項１３】
基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、
第１の方向に延びた複数のビット線と前記第１の方向と異なる第２の方向に延びた複数のワード線と、
前記ビット線と前記ワード線とに囲まれたメモリセルを複数有するメモリセルアレイと、
前記第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、
前記メモリセルは、前記第２のトランジスタと、前記第２のトランジスタに電気的に接続されたメモリ素子とを有し、
前記メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも前記第１の導電層と前記有機化合物層が接し且つ前記有機化合物層と前記第２の導電層が接しており、
前記有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴とする半導体装置。
【請求項１４】
請求項１２または請求項１３のいずれか一項において、
前記アンテナとして機能する導電層は、前記第１の導電層または前記第２の導電層と同一の層に設けられていることを特徴とする半導体装置。
【請求項１５】
請求項１０乃至請求項１４のいずれか一項において、
前記第１の導電層と、前記有機化合物層と、前記第２の導電層とが積層されていることを特徴とする半導体装置。
【請求項１６】
請求項１０乃至請求項１４のいずれか一項において、
前記第１の導電層と前記第２の導電層とが同一平面に配置され、前記第１の導電層と前記第２の導電層との間に前記有機化合物層が配置されていることを特徴とする半導体装置。
【請求項１７】
請求項１０乃至請求項１６のいずれか一項において、
前記第１の導電層と前記第２の導電層の一方または両方は、透光性を有することを特徴とする半導体装置。
【請求項１８】
請求項１０乃至請求項１７のいずれか一項において、
前記第１の導電層と前記有機化合物層との間または前記有機化合物層と前記第２の導電層との間に整流性を有する素子が設けられていることを特徴とする半導体装置。
【請求項１９】
請求項１０乃至請求項１８のいずれか一項において、
前記トランジスタは、有機トランジスタであることを特徴とする半導体装置。
【請求項２０】
請求項１０乃至請求項１９のいずれか一項において、
前記トランジスタは、ガラス基板上に設けられることを特徴とする半導体装置。
【請求項２１】
請求項１０乃至請求項２０のいずれか一項において、
前記トランジスタは、可撓性基板上に設けられることを特徴とする半導体装置。
【請求項２２】
請求項１乃至請求項２１のいずれか一項において、
前記無機化合物は、金属酸化膜または金属窒化膜であることを特徴とする半導体装置。
【請求項２３】
請求項１乃至請求項２２のいずれか一項において、
前記有機化合物層は、電子輸送材料またはホール輸送材料からなることを特徴とする半導体装置。
【請求項２４】
基板上に第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタを形成し、
前記第１のトランジスタに電気的に接続する第１の導電層と前記第２のトランジスタに電気的に接続する第２の導電層とを形成し、
前記第１の導電層および前記第２の導電層の端部を覆うように絶縁層を選択的に形成し、
前記第１の導電層と電気的に接続するようにアンテナとして機能する導電層を形成し、
前記アンテナとして機能する導電層を形成した後に前記第２の導電層を覆うように有機化合物層を形成し、
前記有機化合物層を覆うように第３の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項２５】
請求項２４において、
前記アンテナとして機能する導電層は、スクリーン印刷法または液滴吐出法により設けられた導電性のペーストに熱処理を行うことによって形成されることを特徴とする半導体装置の作製方法。
【請求項２６】
基板上に第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタを形成し、
前記第１のトランジスタに電気的に接続するアンテナとして機能する第１の導電層と前記第２のトランジスタに電気的に接続する第２の導電層とを形成し、
前記第２の導電層の端部および前記第１の導電層を覆うように絶縁層を選択的に形成し、
前記第２の導電層を覆うように有機化合物層を形成し、
前記有機化合物層を覆うように第３の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項２７】
請求項２６において、
前記アンテナとして機能する第１の導電層と第２の導電層は、スパッタリング法またはＣＶＤ法により形成されることを特徴とする半導体装置の作製方法。
【請求項２８】
請求項２４乃至請求項２７のいずれか一項において、
前記有機化合物層は、無機化合物と有機化合物とが混合された層で形成されることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機化合物を含む半導体装置およびその作製方法に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、無線チップ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）ともよばれる）タグ等が企業内、市場等で導入され始めている。
【０００３】
現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。また、これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機ＴＦＴや有機メモリ等の開発が盛んに行われている（例えば特許文献１）。
【０００４】
【特許文献１】特開２００４−４７７９１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般的に、半導体装置に設けられる記憶回路として、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、製造後にデータを追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。
【０００６】
一方、有機化合物を用いた記憶回路は、一対の電極間に有機化合物を設けて記憶素子部を形成するが、有機化合物層を厚く形成した場合、電流が流れにくくなり駆動電圧が上昇する。逆に、駆動電圧を下げるために有機化合物層を薄く形成した場合、電極間でショート（短絡）したり、応力が加わることによって物理的ダメージを受けやすくなり、その結果、半導体装置の信頼性の低下を招く恐れがある。
【０００７】
上記問題を鑑み、本発明は、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置およびその作製方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明では以下の手段を講ずる。
【０００９】
本発明の半導体装置は、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられたメモリ素子とを有し、メモリ素子は、ビット線と、有機化合物層と、ワード線とを有し、少なくともビット線と有機化合物層が接し且つ有機化合物層とワード線が接しており、有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴としている。
【００１０】
本発明の半導体装置の他の構成は、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられたメモリ素子とを有し、メモリ素子は、ビット線と、有機化合物層と、ワード線とを有し、少なくともビット線と有機化合物層が接し且つ有機化合物層とワード線が接しており、有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴としている。
【００１１】
本発明の半導体装置の他の構成は、基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられたメモリ素子と、第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、メモリ素子は、ビット線と、有機化合物層と、ワード線とを有し、少なくともビット線と有機化合物層が接し且つ有機化合物層とワード線が接しており、ビット線とワード線の少なくとも一方が第２の薄膜トランジスタと接しており、有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴としている。
【００１２】
本発明の半導体装置の他の構成は、基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線との交差部に設けられたメモリセルを複数有するメモリセルアレイと、メモリセルに設けられたメモリ素子と、第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、メモリ素子は、ビット線と、有機化合物層と、ワード線とを有し、少なくともビット線と有機化合物層が接し且つ有機化合物層とワード線が接しており、ビット線とワード線の少なくとも一方が第２の薄膜トランジスタと接しており、有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴としている。
【００１３】
また、本発明の半導体装置は、上記構成において、ビット線と有機化合物層とワード線とが積層されていることを特徴としている。
【００１４】
また、本発明の半導体装置の他の構成は、上記構成において、ビット線とワード線とが同一平面に配置され、ビット線とワード線との間に有機化合物層が配置されていることを特徴としている。
【００１５】
また、本発明の半導体装置は、上記構成において、ビット線を構成する導電層とワード線を構成する導電層の一方または両方が透光性を有していてもよい。
【００１６】
また、本発明の半導体装置は、上記構成において、ビット線を構成する導電層と有機化合物層との間または有機化合物層とワード線を構成する導電層との間に整流性を有する素子が設けられていてもよい。なお、整流性を有する素子としては、ゲート電極とドレイン電極を接続したトランジスタまたはダイオード等を用いることができる。
【００１７】
本発明の半導体装置の他の構成は、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続されたメモリ素子とを有し、メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも第１の導電層と有機化合物層が接し且つ有機化合物層と第２の導電層が接しており、有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴としている。
【００１８】
本発明の半導体装置の他の構成は、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイとを有し、メモリセルは、トランジスタと、トランジスタに電気的に接続されたメモリ素子とを有し、メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも第１の導電層と有機化合物層が接し且つ有機化合物層と第２の導電層が接しており、有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴としている。
【００１９】
本発明の半導体装置の他の構成は、基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイと、第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、メモリセルは、第２のトランジスタと、第２のトランジスタに電気的に接続されたメモリ素子とを有し、メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも第１の導電層と有機化合物層が接し且つ有機化合物層と第２の導電層が接しており、有機化合物層は、無機化合物と有機化合物とが混合された層を有していることを特徴としている。
【００２０】
本発明の半導体装置の他の構成は、基板上に設けられた第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタと、第１の方向に延びた複数のビット線と第１の方向と異なる第２の方向に延びた複数のワード線と、ビット線とワード線とに囲まれたメモリセルを複数有するメモリセルアレイと、第１のトランジスタに電気的に接続されたアンテナとして機能する導電膜とを有し、メモリセルは、第２のトランジスタと、第２のトランジスタに電気的に接続されたメモリ素子とを有し、メモリ素子は、第１の導電層と、有機化合物層と、第２の導電層とを有し、少なくとも第１の導電層と有機化合物層が接し且つ有機化合物層と第２の導電層が接しており、有機化合物層は、無機化合物と第１の有機化合物とが混合された層と、第２の有機化合物を有する層との積層構造であることを特徴としている。
【００２１】
また、本発明の半導体装置は、上記構成において、アンテナとして機能する導電層が第１の導電層または第２の導電層と同一の層に設けられていることを特徴としている。
【００２２】
また、本発明の半導体装置は、上記構成において、第１の導電層と有機化合物層と第２の導電層とが積層されていることを特徴としている。
【００２３】
また、本発明の半導体装置は、上記構成において、第１の導電層と第２の導電層とが同一平面に配置され、第１の導電層と第２の導電層との間に有機化合物層が配置されていることを特徴としている。
【００２４】
また、本発明の半導体装置は、上記構成において、トランジスタが有機トランジスタであることを特徴としている。
【００２５】
また、本発明の半導体装置は、上記構成において、トランジスタが可撓性基板上またはガラス基板上に設けられることを特徴としている。
【００２６】
また、有機化合物層における無機化合物と有機化合物とを混合して設けられた層の具体例として、金属酸化物または金属窒化物と有機化合物とを混合して設けられた層が挙げられる。この他にも、金属酸化物または金属窒化物と有機化合物とを混合して設けられた層と有機化合物からなる層との積層構造で有機化合物層を設けることもできる。また、有機化合物とは、電子輸送材料またはホール輸送材料で設けることができる。この他にも、キャリアを輸送できる有機化合物であればどのようなものでも用いることができる。
【００２７】
本発明の半導体装置の作製方法は、基板上に第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタを形成し、第１のトランジスタに電気的に接続する第１の導電層と第２のトランジスタに電気的に接続する第２の導電層とを形成し、第１の導電層および第２の導電層の端部を覆うように絶縁層を選択的に形成し、第１の導電層と電気的に接続するようにアンテナとして機能する導電層を形成し、アンテナとして機能する導電層を形成した後に第２の導電層を覆うように有機化合物層を形成し、有機化合物層を覆うように第３の導電層を形成することを特徴としている。また、アンテナとして機能する導電層をスクリーン印刷法または液滴吐出法により設けられた導電性のペーストに熱処理を行うことによって形成することを特徴としている。
【００２８】
本発明の半導体装置の他の作製方法は、基板上に第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタを形成し、第１のトランジスタに電気的に接続するアンテナとして機能する第１の導電層と第２のトランジスタに電気的に接続する第２の導電層とを形成し、第２の導電層の端部および第１の導電層を覆うように絶縁層を選択的に形成し、第２の導電層を覆うように有機化合物層を形成し、有機化合物層を覆うように第３の導電層を形成することを特徴としている。また、アンテナとして機能する第１の導電層と第２の導電層をスパッタリング法またはＣＶＤ法により形成することを特徴としている。
【００２９】
また、本発明の半導体装置の作製方法は、有機化合物層を無機化合物と有機化合物とが混合された層で形成することを特徴としている。
【発明の効果】
【００３０】
本発明を用いることによって、チップ製造時以外にデータの書き込み（追記）が可能であり、書き換えによる偽造を防止可能な半導体装置を得ることができる。また、記憶素子部を構成する有機化合物層に有機化合物と無機化合物とを混合した層を加えることによって、データの書き込みや読み込み時の駆動電圧の増加を伴わずに層を厚く形成することができるため、信頼性の高い半導体装置を提供することができる。また、本発明を用いることによって、微細な構造を有する記憶回路を有する半導体装置を安価に作製することが可能となる。
【発明を実施するための最良の形態】
【００３１】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００３２】
（実施の形態１）
本実施の形態では、半導体装置の構成に関し、特に、記憶素子部に有機化合物を含む層（以下、有機化合物層とも記す）が一対の導電層間に設けられた構造（以下、「有機メモリ素子」とも記す）の一構成例に関して図面を参照して説明する。
【００３３】
図１（Ａ）に示したのは有機化合物層を含んだ記憶回路（以下、有機メモリとも記す）の一構成例であり、有機メモリ素子が含まれるメモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、カラムデコーダ２６ａと読み出し回路２６ｂとセレクタ２６ｃを有するビット線駆動回路２６、ロウデコーダ２４ａとレベルシフタ２４ｂを有するワード線駆動回路２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２３を有している。なお、ここで示す記憶回路１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００３４】
メモリセル２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第１の導電層と、有機化合物層と、ワード線Ｗｙ（１≦ｙ≦ｎ）とを構成する第２の導電層との積層構造である有機メモリ素子を有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【００３５】
メモリセルアレイ２２の上面構造と断面構造の一例に関して図２に示す。なお、図２（Ａ）はメモリセルアレイ２２の上面構造を示しており、図２（Ａ）におけるＡ−Ｂ間の断面構造が図２（Ｂ）に対応している。
【００３６】
メモリセルアレイ２２は、絶縁表面を有する基板３０上に、第１の方向に延びた第１の導電層２７と、第１の導電層２７を覆って設けられた有機化合物層２９と、第１の方向と異なる第２の方向（例えば、垂直な方向）に延びた第２の導電層２８とを有している。なお、メモリセル２１は、第１の導電層２７と第２の導電層２８との交差部に設けられている。また、第１の導電層２７と有機化合物層２９と第２の導電層２８との積層構造によって有機メモリ素子８０が形成される。また、ここでは、第２の導電層２８を覆うように、保護膜として機能する絶縁層３４を設ける（図２（Ｂ））。
【００３７】
また、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するため、各メモリセルに設けられた有機化合物層の間に絶縁層３３を設けてもよい（図２（Ｃ））。つまり、各メモリセルごとに有機化合物層を選択的に設けた構成としてもよい。
【００３８】
また、第１の導電層２７を覆って有機化合物層２９を設ける際に、第１の導電層２７間の段差により生じる有機化合物層２９の段切れや各メモリセル間における横方向への電界の影響を防止するために第１の導電層２７間に絶縁層３７を設けてもよい（図２（Ｄ））。なお、絶縁層３７は、テーパー状に設けることが好ましい。その後、第１の導電層２７および絶縁層３７を覆うように有機化合物層２９を形成する。
【００３９】
上記構成において、基板３０としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部にメモリセルアレイ２２を設けることができる。
【００４０】
また、第１の導電層２７と第２の導電層２８は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉとＣを含んだ合金、ＡｌとＮｉ、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。
【００４１】
第１の導電層２７および第２の導電層２８は、蒸着法、スパッタリング法、ＣＶＤ法、印刷法または液滴吐出法を用いて形成することができる。ここでは、これらのいずれかの方法を用いて第１の導電層２７および第２の導電層２８を形成する。また、第１の導電層２７と第２の導電層２８は別の方法を用いて形成してもよい。なお、液滴吐出法とは、導電性、絶縁性または半導体性を有する材料を含んだ組成物の液滴（ドットともいう）を選択的に吐出（噴射）して、任意の場所に導電体、絶縁体または半導体を形成する方法であり、その方式によってはインクジェット法とも呼ばれている。
【００４２】
本実施の形態において、有機メモリへのデータの書き込みは電気的作用または光学的作用を加えることによって行うが、光学的作用によりデータの書き込みを行う場合、第１の導電層２７と第２の導電層２８のうち、一方または両方が透光性を有するように設ける。透光性を有する導電層は、透明な導電性材料を用いて形成するか、または、透明な導電性材料でなくても光を透過する厚さで形成する。透明な導電性材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。
【００４３】
有機化合物層２９は、有機化合物と無機化合物とを混合してなる層を有している。有機化合物層２９は、有機化合物と無機化合物との混合層を単層で設けてもよいし、複数の層を積層させて設けてもよい。また、有機化合物と無機化合物との混合層と他の有機化合物からなる層とを積層させて設けてもよい。この場合、当該混合層に含まれる有機化合物材料と他の有機化合物からなる層に含まれる有機化合物材料は同じものを用いてもよいし、違うものを用いてもよい。
【００４４】
無機化合物としては、有機化合物から電子を受け取りやすい無機化合物材料または有機化合物に電子を与えやすい無機化合物材料であれば何でもよく、種々の金属酸化物、金属窒素化物または金属酸化窒化物を用いることができる。
【００４５】
電子を受け取りやすい無機化合物材料として、周期表第４族乃至第１２族のいずれかの遷移金属の金属酸化物、金属窒化物または金属酸化窒化物を用いることができる。具体的には、チタン酸化物（ＴｉＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、バナジウム酸化物（ＶＯｘ）、モリブデン酸化物（ＭｏＯｘ）、タングステン酸化物（ＷＯｘ）、タンタル酸化物（ＴａＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、ニオブ酸化物（ＮｂＯｘ）、コバルト酸化物（ＣｏＯｘ）、レニウム酸化物（ＲｅＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、亜鉛酸化物（ＺｎＯ）、ニッケル酸化物（ＮｉＯｘ）、銅酸化物（ＣｕＯｘ）等を用いることができる。また、ここでは具体例として酸化物を例に挙げたが、もちろんこれらの窒化物や酸化窒化物を用いてもよい。
【００４６】
電子を与えやすい無機化合物材料として、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物を用いることができる。具体的には、リチウム酸化物（ＬｉＯｘ）、ストロンチウム酸化物（ＳｒＯｘ）、バリウム酸化物（ＢａＯｘ）、エルビウム酸化物（ＥｒＯｘ）、ナトリウム酸化物（ＮａＯｘ）、リチウム窒化物（ＬｉＮｘ）、マグネシウム窒化物（ＭｇＮｘ）、カルシウム窒化物（ＣａＮｘ）、イットリウム窒化物（ＹＮｘ）、ランタン窒化物（ＬａＮｘ）等を用いることができる。
【００４７】
また、上記材料の他にも、無機化合物として、アルミニウム酸化物（ＡｌＯｘ）、ガリウム酸化物（ＧａＯｘ）、ケイ素酸化物（ＳｉＯｘ）、ゲルマニウム酸化物（ＧｅＯｘ）、インジウム錫酸化物（ＩＴＯ）等を用いてもよい。
【００４８】
有機化合物としては、正孔輸送性が高い有機化合物材料や電子輸送性が高い有機化合物材料を用いることが好ましい。
【００４９】
正孔輸送性の高い有機化合物材料としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質である。但し、電子よりも正孔の輸送性が高い物質であれば、上記の物質以外のものを用いてもよい。なお、有機化合物と無機化合物との混合層を設ける場合には、正孔輸送性の高い有機化合物材料と電子を受け取りやすい無機化合物材料とを混合させることが好ましい。このような構成とすることによって、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性・輸送性を示す。その結果、有機化合物層は優れた導電性を得ることが可能となる。
【００５０】
電子輸送性の高い有機化合物材料としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた物質は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。但し、正孔よりも電子の輸送性の高い物質であれば、上記の物質以外のものを用いてもよい。なお、有機化合物と無機化合物との混合層を設ける場合には、電子輸送性の高い有機化合物材料と電子を与えやすい無機化合物材料とを混合させることが好ましい。このような構成とすることによって、キャリアをほとんど有さない有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性・輸送性を示す。その結果、有機化合物層は優れた導電性を得ることが可能となる。
【００５１】
また、有機化合物層２９が金属酸化物または金属窒化物の中から選ばれた化合物と正孔輸送性の高い化合物とから形成される場合、さらに立体障害の大きな（平面構造とは異なり空間的な広がりを有する構造をもつ）化合物を加えた構成としてもよい。立体障害の大きな化合物としては、５，６，１１，１２−テトラフェニルテトラセン（略称：ルブレン）が好ましい。但し、これ以外に、ヘキサフェニルベンゼン、ｔ−ブチルペリレン、９，１０−ジ（フェニル）アントラセン、クマリン５４５Ｔ等も用いることができる。この他、デンドリマー等も有効である。
【００５２】
また、有機化合物層２９が金属酸化物または金属窒化物の中から選ばれた化合物と電子輸送性の高い化合物とから形成される場合、さらに当該電子輸送性の高い物質に電子を供与することができる、リチウム（Ｌｉ）、セシウム（Ｃｓ）等のアルカリ金属、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、エルビウム、イッテルビウムなどの希土類金属、または、それらの酸化物やハロゲン化物等の化合物等を加えた構成としてもよい。
【００５３】
有機化合物層２９は、蒸着法、電子ビーム蒸着法、スパッタリング法等を用いて形成することができる。また、有機化合物と無機化合物とを含む混合層は、各々の材料を同時に成膜することにより形成することができ、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。また、３種類以上の材料を含む層を形成する場合も同様に組み合わせて行うことが可能である。
【００５４】
また、他の形成方法として、スピンコート、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせて有機化合物層２９を形成してもよい。有機化合物層２９が複数の層から形成される場合、例えば、有機化合物と無機化合物との混合層と、有機化合物からなる層との積層構造で形成される場合には、各層ごとに異なる成膜方法を用いて形成しても構わない。
【００５５】
このように、有機化合物層２９に有機化合物と無機化合物との混合層を設けることにより、有機化合物層２９を厚く形成した場合でも抵抗の増加を抑制することができる。従って、データの書き込みまたは読み込み時の駆動電圧の増加を伴わずに、一対の導電層の間に挟まれた有機化合物層を厚く形成して導電層間の距離を大きくとることができる。その結果、有機メモリ素子における導電層間のショート（短絡）や、外力によるメモリセルの損傷を防止し、有機メモリを含む半導体装置の信頼性を向上することができる。
【００５６】
また、上記構成とは異なる構成として、第１の導電層２７と有機化合物層２９の間、もしくは第２の導電層２８と有機化合物層２９の間に、整流性を有する素子を設けてもよい（図２（Ｅ））。整流性を有する素子とは、代表的には、ショットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタである。もちろん、他の構成のダイオードでも構わない。ここでは、第１の導電層と有機化合物層の間に、半導体層４４、４５を含むＰＮ接合ダイオードを設けた場合を示す。半導体層４４、４５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。このように、整流作用を有する素子を設けることにより、メモリセルの選択性を向上し、読み出しや書き込み動作のマージンを向上させることができる。
【００５７】
また、図２では基板３０上に有機メモリ素子を複数含んだ記憶素子部を設ける例を示したが、これに限られず、基板３０上に薄膜トランジスタ７９（ＴＦＴ）を設けてその上に複数の有機メモリ素子を含む記憶素子部７７を設けてもよいし（図１９（Ａ））、基板３０としてＳｉ等の半導体基板やＳＯＩ基板を用いて基板上に電界効果トランジスタ７８（ＦＥＴ）を形成しその上に記憶素子部７７を設けてもよい（図１９（Ｂ））。なお、ここでは、記憶素子部７７を薄膜トランジスタ７９上または電界効果トランジスタ７８上に形成する例を示したが、記憶素子部７７と薄膜トランジスタ７９または電界効果トランジスタ７８を貼り合わせることによって設けてもよい。この場合、記憶素子部７７と薄膜トランジスタ７９または電界効果トランジスタ７８は、別工程で作製し、その後、導電性フィルム等を用いて貼り合わせることによって設けることができる。また、薄膜トランジスタ７９または電界効果トランジスタ７８の構成は、公知のものであればどのような構成を用いてもよい。
【００５８】
次に、有機メモリにデータの書き込みを行う際の動作について説明する。データの書き込みは、光学的作用又は電気的作用により行うが、まず、電気的作用によりデータの書き込みを行う場合について説明する（図１（Ａ））。なお、書き込みはメモリセルの電気特性を変化させることで行うが、ここでは、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【００５９】
メモリセル２１にデータ「１」を書き込む場合、まず、インターフェース２３を介してロウデコーダ２４ａ、カラムデコーダ２６ａおよびセレクタ２６ｃによってメモリセル２１を選択する。具体的には、ロウデコーダ２４ａによって、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、カラムデコーダ２６ａとセレクタ２６ｃによって、メモリセル２１に接続されるビット線Ｂ３を読み出し回路２６ｂに接続する。そして、読み出し回路２６ｂからビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル２１を構成する第１の導電層と第２の導電層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層２９を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。
【００６０】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【００６１】
一方、メモリセル２１にデータ「０」を書き込む場合は、メモリセル２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、ロウデコーダ２４ａ、カラムデコーダ２６ａおよびセレクタ２６ｃによってメモリセル２１を選択するが、読み出し回路２６ｂからビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル２１を構成する第１の導電層と第２の導電層の間に、メモリセル２１の電気特性を変化させない程度の電圧（例えば−５〜５Ｖ）を印加すればよい。
【００６２】
次に、光学的作用を加えることによりデータの書き込みを行う場合について説明する（図３（Ａ）〜（Ｃ））。
【００６３】
光学的作用を加えることによりデータの書き込みを行う場合、透光性を有する導電層側（ここでは第２の導電層２８とする）から、有機化合物層２９にレーザ光を照射する。ここでは、所望の部分の有機メモリ素子に含まれる有機化合物層２９に選択的にレーザ光を照射して当該有機化合物層２９を破壊する。破壊された有機化合物層は、炭化して絶縁化するため、当該破壊された有機化合物層を含む有機メモリ素子と破壊されていない有機化合物層を含む有機メモリ素子とを比較した場合、第１の導電層と第２の導電層間の電気抵抗が大幅に大きくなる。このように、レーザ光の照射により、有機化合物層２９を挟んで設けられた２つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を含む有機メモリ素子を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機化合物層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。
【００６４】
レーザ光を照射する場合、有機メモリ素子の電気抵抗の変化は、メモリセル２１の大きさによるが、レンズ等の光学系を用いてビームスポットの直径をμｍまたはｎｍに絞ったレーザ光の照射により実現する。例えば、径が１μｍのレーザビームが１０ｍ／ｓｅｃの線速度で通過するとき、１つのメモリセル２１に含まれる有機メモリ素子にレーザ光が照射される時間は１００ｎｓｅｃとなる。１００ｎｓｅｃという短い時間内で相を変化させるためには、レーザパワーは１０ｍＷ、パワー密度は１０ｋＷ／ｍｍ２とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行いることが好ましい。
【００６５】
ここで、レーザ照射装置の一例に関して、図３（Ｃ）を用いて簡単に説明する。レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ１００２（以下、ＰＣ１００２と示す。）と、レーザ光を出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザ光を減衰させるための光学系１００５（ＮＤフィルタ）と、レーザ光の強度を変調するための音響光学変調器１００６（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ  Ｍｏｄｕｌａｔｏｒ  ；  ＡＯＭ）と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系１００７、Ｘ軸ステージ及びＹ軸ステージを有する移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３を備えている。
【００６６】
レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ４、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第２高調波〜第５高調波を適用するのが好ましい。
【００６７】
次に、レーザ照射装置を用いた照射方法について述べる。有機化合物層２９が設けられた基板３０が移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、レーザ光を照射する有機化合物層２９の位置を検出する。次いで、ＰＣ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。
【００６８】
この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路及びビームスポット形状を変化させ、レンズで集光した後、基板３０上に該レーザ光を照射する。
【００６９】
このとき、ＰＣ１００２が生成した移動データに従い、移動機構１００９をＸ方向及びＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板３０上に設けられた有機化合物層に選択的にレーザ光を照射することができる。なお、ここでは移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。
【００７０】
続いて、有機メモリからデータの読み出しを行う際の動作について説明する（図１（Ａ）〜（Ｃ））。データの読み出しは、メモリセルを構成する第１の導電層と第２の導電層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の導電層と第２の導電層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し回路２６ｂは、読み出し部分の構成として、例えば、図１（Ｂ）に示す抵抗素子４６と差動増幅器４７を用いた回路を考えることができる。抵抗素子４６は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子４６の代わりにトランジスタ４８を用いても良いし、差動増幅器の代わりにクロックトインバータ４９を用いることも可能である（図１（Ｃ））。クロックトインバータ４９には、読み出しを行うときにＨｉ、行わないときにＬｏとなる、信号または反転信号が入力される。もちろん、回路構成は図１（Ｂ）、（Ｃ）に限定されない。
【００７１】
メモリセル２１からデータの読み出しを行う場合、まず、インターフェース２３を介してロウデコーダ２４ａ、カラムデコーダ２６ａおよびセレクタ２６ｃによってメモリセル２１を選択する。具体的には、ロウデコーダ２４ａによって、メモリセル２１に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、カラムデコーダ２６ａとセレクタ２６ｃによって、メモリセル２１に接続されるビット線Ｂｘを読み出し回路２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｙとＶ０が抵抗素子４６（抵抗値Ｒｒ）とメモリセル２１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）＊Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）＊Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１（Ｃ）では、クロックトインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【００７２】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【００７３】
上記の方法によると、有機メモリ素子の電気抵抗の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【００７４】
上述した通り、本実施の形態で示す有機メモリは、一対の導電層の間に有機化合物層を設ける単純な構成を有するため、作製工程が単純であり、安価な半導体装置の提供を可能とする。また、本実施の形態で示す有機メモリは、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、有機化合物層２９として不可逆的な材料を用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。
【００７５】
（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる構成を有する半導体装置について説明する。具体的には、記憶回路の構成がアクティブマトリクス型の場合に関して示す。
【００７６】
図４（Ａ）に示したのは本実施の形態で示す有機メモリの一構成例であり、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２２３を有している。なお、ここで示す記憶回路２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００７７】
メモリセル２２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第１の配線と、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第２の配線と、トランジスタ２４０と、記憶素子２４１とを有する。記憶素子２４１は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。
【００７８】
次に、上記構成を有するメモリセルアレイ２２２の上面図と断面図の一例に関して図５を用いて説明する。なお、図５（Ａ）はメモリセルアレイ２２２の上面図の一例を示しており、図５（Ｂ）は図５（Ａ）におけるａ−ｂ間の断面図およびビット線駆動回路２２６が含むＣＭＯＳ回路の断面構造を示している。
【００７９】
メモリセルアレイ２２２は、絶縁表面を有する基板２３０上にスイッチング素子として機能するトランジスタ２４０および当該トランジスタ２４０に接続された記憶素子２４１（以下、有機メモリ素子２４１とも記す）とを複数有している（図５（Ａ）、（Ｂ））。有機メモリ素子２４１は、第１の導電層２４３と、第２の導電層２４５と、有機化合物層２４４を有しており、有機化合物層２４４は第１の導電層２４３と第２の導電層２４５間に挟まれて設けられている。ここでは、隣接する各々のメモリセル２２１の間に絶縁層２４９を設けて、第１の導電層と当該絶縁層２４９上に有機化合物層２４４および第２の導電層２４５を積層して設けている（図５（Ｂ））。
【００８０】
また、図５（Ｂ）においては、第１の導電層２４３は素子形成層２５１に設けられたトランジスタ２４０のソースまたはドレイン電極としての機能も兼ねているが、ソースまたはドレイン電極とは別に第１の導電層２４３を形成してもよい（図５（Ｃ））。これは、例えば、第１の導電層２４３をＩＴＯ等の透光性を有する材料で設ける場合等、つまりトランジスタのソースおよびドレイン電極と第１の導電層２４３を異なる材料で形成したいときに有効である。なお、上記構成において、有機化合物層２４４は全面に設けた例を示しているが、各メモリセルのみに有機化合物層２４４を選択的に設けてもよい。この場合、例えば、液滴吐出法やグラビア印刷法やスクリーン印刷法等を用いて選択的に設けることにより材料の利用効率を向上させることが可能となる。
【００８１】
また、トランジスタ２４０のソースおよびドレイン電極を覆うように保護膜として絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３を設ける構成とすることもできる（図１１）。この場合、第１の導電層２４３を覆うように全面に有機化合物層２４４を形成してもよい（図１１（Ｂ））。また、隣接する各々のメモリセル間において、有機化合物層２４４の段切れや、横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機メモリ素子に含まれる有機化合物層を分離するために絶縁層２４９を設けてもよい（図１１（Ｃ））。なお、図１１（Ｃ）では、各メモリセルに選択的に有機化合物層２４４を設けた例を示したが、上記図５（Ｃ）に示したように、全面に有機化合物層２４４を設けた構成としてもよい。
【００８２】
このように、絶縁層２５０を設けて記憶素子部を形成することによって第１の導電層を自由に配置することができる。つまり、図５の構成では、トランジスタ２４０のソースまたはドレイン電極を避けた領域に記憶素子２４１を設ける必要があったが、上記構成とすることによって、例えば、素子形成層２５１に設けられたトランジスタ２４０の上方に記憶素子２４１を形成することが可能となる。その結果、記憶回路２１６をより高集積化することが可能となる（図１１（Ａ））。
【００８３】
また、上記構成とは異なる構成として、第１の導電層と第２の導電層とを同一の層に配置して記憶素子部を形成することもできる。この場合の一構成例に関して、図２０を用いて説明する。
【００８４】
図５または図１１では、第１の導電層と第２の導電層を用いて有機化合物層２４４を上下で挟んで積層させることによって記憶素子部を形成したが、ここでは、第１の導電層２４３と第２の導電層２４５を同一の層に設け横方向で有機化合物層２４４を挟むことによって記憶素子部を形成する（図２０（Ａ）、（Ｂ））。この場合、第１の導電層は、トランジスタ２４０のソースまたはドレイン電極としての機能を有しており、第２の導電層２４５もソースまたはドレイン電極と同一の層に形成されている。第１の導電層２４３と第２の導電層２４５とが同じ材料を用いて形成することができる場合は、第１の導電層２４３および第２の導電層２４５を同時に形成することができるため、作製工程を減らすことができる。
【００８５】
また、トランジスタ２４０のソースおよびドレイン電極を覆うように保護膜として絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３および第２の導電層２４５を設ける構成とすることもできる（図２０（Ｃ））。これは、例えば、第１の導電層２４３をＩＴＯ等の透光性を有する材料で設ける場合等、つまりトランジスタのソースおよびドレイン電極と第１の導電層２４３を異なる材料で形成したいとき等に有効である。また、絶縁層２５０を設けて記憶素子部を形成することによって第１の導電層および第２の導電層を自由に配置することができるため、より集積化した記憶素子部を設けることができる。この場合も、第１の導電層２４３と第２の導電層２４５の材料が同じ場合には同時に形成することにより、作製工程を減らすことができる。
【００８６】
なお、図２０の構成において、第１の導電層２４３と第２の導電層２４５は必ずしも同一の層に設ける必要はない。例えば、図２０（Ｃ）の構成において、第２の導電層２４５を有機化合物層２４４の上方に形成し、有機化合物層２４４を介して斜め方向で第１の導電層２４３と第２の導電層２４５が配置する構成としてもよい。このような構成とすることによって、第１の電極上にゴミ等の汚染物がある場合にも、その影響を防止することができる。
【００８７】
上述した複数の構成において、トランジスタ２４０はスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。例えば、Ｓｉ等の半導体基板上に直接トランジスタを形成してもよいし、ガラスや可撓性を有する基板上に薄膜トランジスタ（ＴＦＴ）を形成してもよいし、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで形成してもよい。トランジスタ２４０を有機トランジスタで設けた場合の一例を図２１（Ａ）に示す。基板２３０上にソース電極またはドレイン電極となる導電層を覆うように有機材料を含む層２７０が形成され、有機材料を含む層２７０の上方にゲート絶縁膜２７２を介してゲート電極２７１が形成されている。有機材料を含む層２７０はトランジスタ２４０のチャネル領域として機能し、ソース電極またはドレイン電極となる導電層の一方は、上述した構造における第１の導電層２４３として機能する。
【００８８】
また、本実施の形態では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である図２１（Ｂ）。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル領域が１つ形成されるシングルゲート構造でもよいし、２つ形成されるダブルゲート構造または３つ形成されるトリプルゲート構造等のマルチゲート構造を用いることができる。また、チャネル領域の上下に絶縁膜を介して配置された２つのゲート電極を有するデュアルゲート型としてもよい。
【００８９】
また、トランジスタに含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域とドレイン領域とゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【００９０】
第１の導電層２４３と第２の導電層２４５の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。
【００９１】
光学的作用によりデータの書き込みを行う場合、第１の導電層２４３と第２の導電層２４５の一方又は両方は、上記実施の形態で示した透光性を有する導電性材料により形成するか、又は光を透過する厚さで形成する。電気的作用によりデータの書き込みを行う場合、第１の導電層２４３と第２の導電層２４５に用いる材料に特に制約はない。
【００９２】
また、有機化合物層２４４は、上記実施の形態１で示した有機化合物層と同様の材料および形成方法を用いて設けることができる。
【００９３】
また、第１の導電層２４３と有機化合物層２４４の間、もしくは第２の導電層２４５と有機化合物層２４４の間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、代表的には、ショットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタである。もちろん、他の構成のダイオードでも構わない。このように、整流作用を有する素子を設けることにより、メモリセルの選択性を向上し、読み出しや書き込み動作のマージンを向上させることができる。
【００９４】
次に、記憶回路２１６にデータの書き込みを行うときの動作について説明する（図４）。
【００９５】
まず、電気的作用によりデータの書き込みを行うときの動作について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【００９６】
ここでは、ｎ行ｍ列目のメモリセル２２１にデータを書き込む場合について説明する。メモリセル２２１にデータ「１」を書き込む場合、まず、インターフェース２２３を介してロウデコーダ２２４ａ、カラムデコーダ２２６ａおよびセレクタ２２６ｃによってメモリセル２２１を選択する。具体的には、ロウデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｎに所定の電圧Ｖ２２を印加する。また、カラムデコーダ２２６ａとセレクタ２２６ｃによって、メモリセル２２１に接続されるビット線Ｂｍを読み出し回路２２６ｂに接続する。そして、読み出し回路２２６ｂからビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【００９７】
こうして、メモリセルを構成するトランジスタ２４０をオン状態とし、有機メモリ素子２４１に、共通電極及びビット線とを電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。電位Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層２９を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。なお、この場合に、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。
【００９８】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【００９９】
一方、メモリセル２２１にデータ「０」を書き込む場合は、メモリセル２２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、インターフェース２２３を介してロウデコーダ２２４ａ、カラムデコーダ２２６ａおよびセレクタ２２６ｃによってメモリセル２２１を選択するが、読み出し回路２２６ｂからビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、有機メモリ素子２４１には、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
【０１００】
続いて、光学的作用によりデータの書き込みを行う場合について説明する。この場合、レーザ照射装置により、透光性を有する導電層側（ここでは第２の導電層２４５とする）から、有機メモリ素子２４１に含まれる有機化合物層２４４に対して、レーザ光を照射することにより行う。
【０１０１】
有機化合物層２４４に選択的にレーザ光を照射することにより、有機化合物層２４４が酸化または炭化して絶縁化する。そうすると、レーザ光が照射された有機メモリ素子２４１における第１の導電層２４３と第２の導電層２４５間の抵抗値は増加し、レーザ光が照射されない有機メモリ素子２４１における第１の導電層２４３と第２の導電層２４５間の抵抗値は変化しない。
【０１０２】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、有機メモリ素子２４１の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し回路２２６ｂは、読み出し部分の構成として、例えば、図４（Ｂ）に示す抵抗素子２４６と差動増幅器２４７を用いたビット線駆動回路２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２４８を用いても良いし、差動増幅器の代わりにクロックトインバータ２４９を用いることも可能である（図４（Ｃ））。勿論、回路構成は図４（Ｂ）、（Ｃ）に限定されない。
【０１０３】
ｎ行ｍ列目メモリセル２２１からデータの読み出しを行う場合、まず、インターフェース２２３を介してロウデコーダ２２４ａ、カラムデコーダ２２６ａおよびセレクタ２２６ｃによってメモリセル２２１を選択する。具体的には、ロウデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｎに所定の電圧Ｖ２４を印加し、トランジスタ２４０をオン状態にする。また、カラムデコーダ２２６ａとセレクタ２２６ｃによって、メモリセル２２１に接続されるビット線Ｂｍを読み出し回路２２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子２４６（抵抗値Ｒｒ）と有機メモリ素子２４１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）＊Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）＊Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図４（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図４（Ｃ）では、クロックトインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１０４】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ２４０のオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１０５】
上記の方法によると、有機メモリ素子２４１の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０１０６】
次に、電気的作用により、記憶素子部のデータを読み出す場合の一例に関して図１８に具体例を挙げて説明する。
【０１０７】
図１８は、記憶素子部に「０」のデータの書き込みを行った記憶素子部の電流電圧特性９５１と、「１」のデータの書き込みを行った記憶素子部の電流電圧特性９５２と、抵抗素子２４６の電流電圧特性９５３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。また、データを読み出す際の動作電圧として、第１の導電層２４３と第２の導電層２４５の間に３Ｖを印加した場合について説明する。
【０１０８】
図１８において、「０」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５１とトランジスタの電流電圧特性９５３との交点９５４が動作点となり、このときのノードαの電位はＶ１（Ｖ）となる。ノードαの電位は差動増幅器２４７に供給され、当該差動増幅器２４７において、上記メモリセルが記憶するデータは、「０」と判別される。
【０１０９】
一方、「１」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９５２とトランジスタの電流電圧特性９５３との交点９５５が動作点となり、このときのノードαの電位はＶ２（Ｖ）（Ｖ１＞Ｖ２）となる。ノードαの電位は差動増幅器２４７に供給され、当該差動増幅器２４７において、上記メモリセルが記憶するデータは、「１」と判別される。
【０１１０】
このように、記憶素子２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
【０１１１】
本実施の形態では、有機化合物と無機化合物を混合した層を用いて有機化合物層を形成することによって、有機化合物層の結晶化を抑制することができ、抵抗の増加を伴わずに有機化合物層を厚く形成することが可能となる。そのため、基板上にゴミや汚れ等に起因する凹凸がある場合であっても、有機化合物層の厚膜化により凹凸の影響をほとんど受けない。従って、凹凸に起因するショート等の不良を防止することができる。また、有機メモリを可撓性基板上に搭載する場合であっても、記憶素子の層を厚く形成することによって、曲げ等の物理的応力に対抗することができる。
【０１１２】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【０１１３】
（実施の形態３）
本実施の形態では、上記実施の形態とは異なる半導体装置の一例に関して図面を用いて説明する。
【０１１４】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および有機メモリ素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および有機メモリ素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【０１１５】
まず、複数の素子および有機メモリ素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例について図６を用いて説明する。
【０１１６】
図６（Ａ）はパッシブマトリクス型で構成される有機メモリ素子を有する半導体装置を示しており、基板３５０上にトランジスタ４５１を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５２とアンテナ部３５３が設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５３を設けた場合を示しているが、この構成に限られず記憶素子部３５２またはアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。
【０１１７】
記憶素子部３５２に含まれる複数の有機メモリ素子はそれぞれ、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３とが積層して設けられ、第２の導電層３６３を覆って保護膜として機能する絶縁層３６６が形成されている。また、有機化合物層３６２は第１の導電層３６１を覆うように全面に形成してもよいが、隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、各メモリセルに有機化合物層を分離するための絶縁層３６４を設けてもよい。なお、記憶素子部３５２は上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１１８】
また、記憶素子部３５２において、上記実施の形態で示したように、第１の導電層３６１と有機化合物層３６２との間、または有機化合物層３６２と第２の導電層３６３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上述したものを用いることが可能である。
【０１１９】
アンテナ部３５３は、アンテナとして機能する導電層３５５が設けられている。アンテナとして機能する導電層３５５は、波形整形回路や整流回路を構成するトランジスタに接続されている。また、非接触で外部から送られてきたデータは波形整形回路や整流回路で整形された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり（データの書き込みや読み込み）が行われる。ここでは、導電層３５５は第１の導電層３６１と同一の層に設けられており、導電層３５５と第１の導電層３６１を同一の材料を用いて一緒に形成してもよい。また、導電層３５５は、絶縁層３６４または絶縁層３６６上に形成してもよい。絶縁層３６４上に設ける場合は、第２の導電層３６３と同じ材料を用いて一緒に形成することもできる。
【０１２０】
導電層３５５の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、導電層３５５の形成方法は、蒸着、スパッタリング法、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。
【０１２１】
素子形成層３５１に含まれるトランジスタ４５１は、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳ回路で設けることができる。また、トランジスタ４５１に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域とドレイン領域とゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１２２】
また、素子形成層３５１に含まれるトランジスタ４５１は、当該トランジスタを構成する半導体層を有機化合物で形成する有機トランジスタで設けてもよい。この場合、基板３５０としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタからなる素子形成層３５１を形成することができる。またこの際、上述したように記憶素子部３５２も印刷法や液滴吐出法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。
【０１２３】
図６（Ｂ）にアクティブマトリクス型の有機メモリを有する半導体装置の一例を示す。なお、図６（Ｂ）については、図６（Ａ）と異なる部分に関して説明する。
【０１２４】
図６（Ｂ）に示す半導体装置は、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３が設けられている。なお、ここではトランジスタ４５１と同一の層に記憶素子部３５６のスイッチング素子として機能するトランジスタ３５４を設け、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３を設けた場合を示しているが、この構成に限られずトランジスタ３５４を素子形成層３５１の上方や下方に設けてもよいし、記憶素子部３５６やアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。
【０１２５】
記憶素子部３５６は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられており、第２の導電層３７３を覆うように保護膜として絶縁層３７６が形成されている。また、ここでは、第１の導電層３７１の端部を覆うように絶縁層３７４が形成され、有機化合物層３７２が各メモリセルに選択的に形成されているが、第１の導電層３７１および絶縁層３７４を覆うように全面に形成してもよい。なお、記憶素子部３５６は上記実施の形態で示した材料または作製方法を用いて形成することができる。また、記憶素子部３５６においても、上述したように、第１の導電層３７１と有機化合物層３７２との間、または有機化合物層３７２と第２の導電層３７３との間に整流性を有する素子を設けてもよい。
【０１２６】
アンテナ部３５３に設けられた導電層３５５は、第１の導電層３７１と同一の層に形成してもよいし、絶縁層３７４または絶縁層３７６上に形成してもよい。導電層３５５を第１の導電層３７１または第２の導電層３７３と同一の層に設ける場合は、それぞれ第１の導電層３７１または第２の導電層３７３と同じ材料を用いて一緒に形成することもできる。
【０１２７】
素子形成層３５１に設けられたトランジスタ３５４は、記憶素子部３５６へのデータの書き込みまたは読み込みを行う場合にスイッチング素子として機能する。そのため、トランジスタ３５４はｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴのどちらか一方の構成を用いて設けることが好ましい。また、トランジスタ３５４に含まれる半導体層の構造は、どのような構成としてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域とドレイン領域とゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１２８】
また、素子形成層３５１、記憶素子部３５６、アンテナ部３５３は、上述したように蒸着、スパッタリング法、ＣＶＤ法、印刷法または液滴吐出法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタ４５１は基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層３５１の上方にスイッチング素子として機能するトランジスタ３５４を印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
【０１２９】
なお、図６（Ｂ）に示す記憶素子部３５６は、第１の導電層３７１を図１１に示すように絶縁層を介して素子形成層３５１のトランジスタのソースまたはドレイン電極と接続する構成を示しているが、もちろん図５（Ｂ）、（Ｃ）に示すようにトランジスタのソースまたはドレイン電極と同一の層に形成することも可能である。
【０１３０】
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図７を用いて説明する。なお、図７に関しては図６と異なる部分に関して説明を行う。
【０１３１】
図７（Ａ）はパッシブマトリクス型の有機メモリを有する半導体装置を示しており、基板３５０上に素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５２が設けられ、基板３６５に設けられたアンテナ部３５７が素子形成層と接続するように設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５３を設けた場合を示しているが、この構成に限られず記憶素子部３５２を素子形成層３５１の下方や同一の層に、またはアンテナ部３５３を素子形成層３５１の下方に設けることも可能である。
【０１３２】
記憶素子部３５２は、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３が積層して設けられている。また、有機化合物層３６２の段切れや隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、図６（Ａ）のように各メモリセルごとに有機化合物層を分離するための絶縁層を設けてもよい。なお、記憶素子部３５２は上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１３３】
また、素子形成層３５１と記憶素子部３５２とを含む基板と、アンテナ部３５７が設けられた基板３６５は、接着性を有する樹脂３７５により貼り合わされている。そして、素子形成層３５１と導電層３５８とは樹脂３７５中に含まれる導電性微粒子３５９を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３５１と記憶素子部３５２を含む基板と、アンテナ部３５７が設けられた基板３６５とを貼り合わせてもよい。
【０１３４】
図７（Ｂ）は実施の形態２に示した有機メモリが設けられた半導体装置を示しており、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５２が設けられ、基板３６５に設けられたアンテナ部３５７が素子形成層と接続するように設けられている。なお、ここでは素子形成層３５１においてトランジスタ４５１と同一の層にトランジスタ３５４を設け、素子形成層３５１の上方にアンテナ部３５３を設けた場合を示しているが、この構成に限られず記憶素子部３５２を素子形成層３５１の下方や同一の層に、またはアンテナ部３５３を素子形成層３５１の下方に設けることも可能である。
【０１３５】
記憶素子部３５６は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられている。また、隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、図６（Ｂ）のように隣接する有機化合物層を分離するために絶縁層を設けてもよい。なお、記憶素子部３５６は上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１３６】
また、図７（Ｂ）においても素子形成層３５１と記憶素子部３５６を含む基板と、アンテナ部３５７が設けられた基板は、導電性微粒子３５９を含む樹脂３７５により貼り合わせることにより設けることができる。
【０１３７】
このように、有機メモリおよびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、基板３５０上に薄膜トランジスタを形成して素子形成層を設けることもできるし、基板３５０としてＳｉ等の半導体基板を用いて、基板上に電界効果トランジスタ（ＦＥＴ）を形成することによって素子形成層を設けてもよい。また、基板３５０としてＳＯＩ基板を用いて、その上に素子形成層を設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。
【０１３８】
本実施の形態に示した有機メモリを備えた半導体装置において、有機メモリの記憶素子部は有機化合物と無機化合物を混合した層を用いて形成するため、抵抗の増加を伴わずに層を厚く形成することができる。そのため、半導体装置を可撓性基板上に設けた場合であっても、曲げ等の物理的な力に対抗することができる。そのため、基板上にゴミや汚れ等に起因する凹凸がある場合であっても、有機化合物層の厚膜化により凹凸の影響をほとんど受けない。従って、凹凸に起因するメモリセルのショート等の不良を防止することができる。
【０１３９】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態４）
本実施の形態では、薄膜トランジスタ、記憶素子及びアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
【０１４０】
まず、基板７０１の一表面に、剥離層７０２を形成する（図１２（Ａ））。基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的にエッチングして、選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層７０２を形成してもよい。
【０１４１】
剥離層７０２は、スパッタリング法やプラズマＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の結晶構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【０１４２】
剥離層７０２が単層構造の場合、例えば、タングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【０１４３】
剥離層７０２が積層構造の場合、１層目としてタングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【０１４４】
なお、剥離層７０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のため、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【０１４５】
次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、スパッタリング法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。または、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
【０１４６】
次に、絶縁層７０３上に、非晶質半導体層７０４（例えば非晶質珪素を含む層）を形成する。非晶質半導体層７０４は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層７０４を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にエッチングして、結晶質半導体層７０６〜７１０を形成する（図１２（Ｂ））。
【０１４７】
結晶質半導体層７０６〜７１０の作成工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法によって結晶質半導体層７０６〜７１０を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザを用いる。
【０１４８】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタリング法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【０１４９】
次に、結晶質半導体層７０６〜７１０を覆うゲート絶縁層７０５を形成する。ゲート絶縁層７０５は、プラズマＣＶＤ法やスパッタリング法等により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【０１５０】
次に、ゲート絶縁層７０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、プラズマＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、プラズマＣＶＤ法やスパッタリング法等により、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
【０１５１】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）７１６〜７２５を形成する。
【０１５２】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体層７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【０１５３】
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【０１５４】
次に、ゲート絶縁層７０５と導電層７１６〜７２５を覆うように、絶縁層を形成する。絶縁層は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７２５の側面に接する絶縁層（サイドウォールともよばれる）７３９〜７４３を形成する（図１２（Ｃ））。また、絶縁層７３９〜７４３の作製と同時に、絶縁層７０５がエッチングされた絶縁層７３４〜７３８を形成する。絶縁層７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１５５】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁層７３９〜７４３をマスクとして用いて、結晶質半導体層７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。
【０１５６】
なお、ＬＤＤ領域を形成する際には、サイドウォールの絶縁層をマスクとして用いるとよい。サイドウォールの絶縁層をマスクとして用いる手法は、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
【０１５７】
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁層を単層又は積層して形成する（図１３（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁層は、ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）法、液滴吐出法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁層が３層構造の場合、１層目の絶縁層７４９として酸化珪素を含む層を形成し、２層目の絶縁層７５０として樹脂を含む層を形成し、３層目の絶縁層７５１として窒化珪素を含む層を形成するとよい。
【０１５８】
なお、絶縁層７４９〜７５１を形成する前、又は絶縁層７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【０１５９】
次に、フォトリソグラフィ法により絶縁層７４９〜７５１をエッチングして、Ｎ型不純物領域７２６、７２８〜７３２、Ｐ型不純物領域７８５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソース配線とドレイン配線として機能する導電層７５２〜７６１を形成する。
【０１６０】
導電層７５２〜７６１は、プラズマＣＶＤ法やスパッタリング法等により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層７５２〜７６１は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ）層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【０１６１】
次に、導電層７５２〜７６１を覆うように、絶縁層７６２を形成する（図１３（Ｂ））。絶縁層７６２は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
【０１６２】
続いて、フォトリソグラフィ法により絶縁層７６２をエッチングして、導電層７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、プラズマＣＶＤ法やスパッタリング法等を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７６３〜７６５を形成する。なお、導電層７６３〜７６５は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層７６３〜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電層７６３〜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。
【０１６３】
次に、導電層７６３〜７６５を覆うように、絶縁層７６６を形成する。絶縁層７６６は、ＳＯＧ法、液滴吐出法等を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層７６６をエッチングして、導電層７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。
【０１６４】
次に、導電層７６５に接し、アンテナとして機能する導電層７８６を形成する（図１４（Ａ））。導電層７８６は、プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法等を用いて、導電性材料により形成する。好ましくは、導電層７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７８６は、スクリーン印刷法により、例えば、銀を含む導電性のペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。
【０１６５】
次に、導電層７６３、７６４に接するように有機化合物層７８７を形成する（図１４（Ｂ））。有機化合物層７８７は、液滴吐出法や蒸着法等により形成する。続いて、有機化合物層７８７に接するように、導電層７７１を形成する。導電層７７１は、スパッタリング法や蒸着法等により形成する。
【０１６６】
以上の工程を経て、導電層７６３、有機化合物層７８７及び導電層７７１の積層体からなる記憶素子部７８９と、導電層７６４、有機化合物層７８７及び導電層７７１の積層体からなる記憶素子部７９０が完成する。
【０１６７】
なお、上記の作成工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電層７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。
【０１６８】
次に、記憶素子部７８９、７９０、アンテナとして機能する導電層７８６を覆うように、ＳＯＧ法、スクリーン印刷法、液滴吐出法等により、保護層として機能する絶縁層７７２を形成する。絶縁層７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成し、好ましくはエポキシ樹脂により形成する。
【０１６９】
次に、剥離層７０２が露出するように、フォトリソグラフィ法により絶縁層をエッチングして、開口部７７３、７７４を形成する（図１５（Ａ））。
【０１７０】
次に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去する（図１５（Ｂ））。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、薄膜集積回路７９１は、基板７０１から剥離された状態となる。なお、薄膜集積回路７９１とは、薄膜トランジスタ７４４〜７４８、記憶素子部７８９、７９０の素子群と、アンテナとして機能する導電層７８６を合わせたものとする。なお、剥離層７０２は、全て除去せず一部分を残存させておいてもよい。こうすることによって、処理時間を短縮することが可能となる。
【０１７１】
薄膜集積回路７９１が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁層７７２は、剥離層７０２を除去した後に、薄膜集積回路７９１が飛散しないように形成したものである。薄膜集積回路７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、薄膜集積回路７９１上に絶縁層７７２を形成することで、薄膜集積回路７９１に重みが付き、基板７０１からの飛散を防止することができる。また、薄膜集積回路７９１単体では薄くて軽いが、絶縁層７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
【０１７２】
次に、薄膜集積回路７９１の一方の面を、第１の基体７７６に接着させて、基板７０１から完全に剥離する（図１６）。続いて、薄膜集積回路７９１の他方の面を、第２の基体７７５に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路７９１を、第１の基体７７６と第２の基体７７５により封止する。第１の基体７７６と第２の基体７７５は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどに相当する。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第１の基体７７６と第２の基体７７５の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。
【０１７３】
以上の工程により、可撓性を有する半導体装置を作製することができる。
【０１７４】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態５）
本実施の形態では、本発明の半導体装置を非接触でデータの送受信が可能である無線チップとして利用した場合に関して図８を用いて説明する。
【０１７５】
無線チップ２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶回路１６、データバス１７、アンテナ（アンテナコイル）１８を有する（図８（Ａ））。
【０１７６】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置内の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶回路１６を制御する機能を有する。アンテナ１８は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。
【０１７７】
また、記憶回路１６は上記実施の形態で示した有機メモリのいずれかの構成により形成されている。なお、無線チップは上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０１７８】
また、無線チップは、各回路への電源電圧の供給を電源（バッテリ）を搭載せず電波により行うタイプとしてもよいし、各回路への電源電圧の供給をアンテナの代わりに電源（バッテリ）を搭載させて行うタイプとしてもよいし、電波と電源により電源電圧を供給するタイプとしてもよい。
【０１７９】
本発明の半導体装置を無線チップ等に利用した場合、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。無線チップは、非接触による無線通信で人や物の個々の情報を識別可能なＩＣタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、無線チップを樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、無線チップは、入退室管理システムや精算システムといった、システムの運用に活用することができる。
【０１８０】
次に、半導体装置を無線チップとして実際に使用するときの一形態について説明する。表示部３２１を含む携帯端末の側面には、リーダライタ３２０が設けられ、品物３２２の側面には無線チップ３２３が設けられる（図８（Ｂ））。品物３２２が含む無線チップ３２３にリーダライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダライタ３２４と、商品３２６に設けられた無線チップ３２５を用いて、該商品３２６の検品を行うことができる（図８（Ｃ））。このように、システムに無線チップを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【０１８１】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態６）
本発明の半導体装置の用途は広範にわたるが、例えば、情報を記憶して表示する電子機器に用いることができる。電子機器として、例えばテレビ受像器、コンピュータ、携帯電話をはじめとする携帯情報端末、デジタルカメラ、ビデオカメラ、ナビゲーションシステム等に利用することができる。本発明の半導体装置を携帯電話に適用した場合に関して図９を用いて説明する。
【０１８２】
携帯電話は、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５とを有する。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０１８３】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０１８４】
本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。また、本発明の半導体装置は、単純な構造の記憶回路を有することを特徴としており、上記特徴により、安価で、高集積化された記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、本発明の半導体装置は、不揮発性であって、追記が可能な記憶回路を有することを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。
【０１８５】
また、本発明の半導体装置は無線チップとしても利用可能であり、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１０を用いて説明する。
【０１８６】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１０（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１０（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１０（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１０（Ｄ）参照）。書籍類とは、書物、本等を指す（図１０（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１０（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１０（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１０（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。
【０１８７】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に無線チップを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に無線チップを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。無線チップの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。また、後に光学的作用を加えて書き込み（追記）をする場合には、チップに設けられた記憶素子の部分に光が照射できるように透明な材料で形成しておくことが好ましい。さらに、一度書き込んだデータの書き換えが不可能である記憶素子を用いることによって、効果的に偽造を防止することが可能となる。また、ユーザーが商品を購入した後のプライバシー等の問題についても、無線チップに設けられた記憶素子のデータを消去するシステムを設けておくことによって解決することができる。
【０１８８】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に無線チップを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に無線チップを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線チップを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１８９】
以上のように、本発明の半導体装置はデータを記憶する物品あればどのようなものにでも設けて使用することができる。なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【実施例１】
【０１９０】
本実施例では、基板上に記憶素子部を作製し、その記憶素子部に電気的作用によりデータの書き込みを行った結果について説明する。
【０１９１】
記憶素子部は、基板上に第１の導電層、有機化合物層（有機化合物材料と無機化合物材料との混合層＋有機化合物材料からなる層）、第２の導電層の順に積層した素子である（以下、素子構造１と記す）。なお、第１の導電層は、酸化珪素を含むインジウム錫酸化物を用いた。有機化合物層は、有機化合物材料と無機化合物材料との混合層と、有機化合物材料からなる層との積層構造を用いた。有機化合物材料と無機化合物材料との混合層は、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（α−ＮＰＤと略称されることがある）とＭｏＯ３とを共蒸着により成膜した。有機化合物材料からなる層は、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（ＴＰＤと略称されることがある）を用いた。第２の導電層は、アルミニウムを用いた。
【０１９２】
また、上記構成を有する記憶素子部と比較するため、基板上に第１の導電層、有機化合物材料からなる層、第２の導電層の順に積層した素子を形成した（以下、素子構造２と記す）。第１の導電層としては酸化珪素を含むインジウム錫酸化物の化合物を用い、有機化合物材料からなる層としてはＴＰＤを用い、第２の導電層としてはアルミニウムを用いて形成した。つまり、上記構成から有機化合物材料と無機化合物材料との混合層を除いた構成となっている。
【０１９３】
次に、電気的作用により記憶素子部をショートさせる前と、電気的作用により記憶素子部をショートさせた後の、素子構造１と素子構造２のそれぞれの電流電圧特性の測定結果を図１７に示す。なお、図１７において、横軸は電圧値（Ｖ）、縦軸は電流密度（ｍＡ／ｃｍ２）を示している。また、図１７において、プロット２６１ａは電気的作用を加えることより記憶素子部をショートさせる前の素子構造１の電流電圧特性、プロット２６１ｂは電気的作用を加えることにより記憶素子部をショートさせた後の素子構造１の電流電圧特性を示す。また、プロット８６２ａは電気的作用を加えることより記憶素子部をショートさせる前の素子構造２の電流電圧特性、プロット２６２ｂは電気的作用を加えることにより記憶素子部をショートさせた後の素子構造２の電流電圧特性を示す。
【０１９４】
図１７から、記憶素子部をショートさせる前と、ショートさせた後とで、素子構造１および素子構造２の電流電圧特性には大きな変化がみられる。例えば、印加電圧１Ｖでは、記憶素子部をショートさせる前の素子構造１、素子構造２の電流密度はそれぞれ１．６×１０−４ｍＡ／ｃｍ２、２．４×１０−４ｍＡ／ｃｍ２であるのに対し、記憶素子部をショートさせた後の素子構造１、素子構造２の電流密度はそれぞれ２．５×１０２ｍＡ／ｃｍ２、４．３×１０２ｍＡ／ｃｍ２であり、記憶素子部をショートさせる前とショートさせた後では、電流値に６桁の変化が生じている。つまり、記憶素子部をショートさせた後には素子構造１および素子構造２の抵抗値がショートさせる前の抵抗値に比べ大幅に減少している。
【０１９５】
このように、記憶素子部をショートさせる前と、記憶素子部をショートした後では、記憶素子部の抵抗値に変化が生じており、この素子構造１または素子構造２の抵抗値の変化を、電圧値又は電流値により読み取ることによって、記憶回路として機能させることができる。
【０１９６】
また、図１７より、素子構造１と素子構造２に電気的作用を加えることにより記憶素子部をショートさせる際の電圧はそれぞれ、９．６Ｖ、１８．２Ｖであり、素子構造１の方が低い電圧で記憶素子部をショートさせることが可能であった。つまり、有機化合物層として、有機化合物材料からなる層に無機化合物材料と有機化合物材料との混合層を積層させて設けることにより、記憶素子をショートさせてデータを書き込む際の駆動電圧を低くすることが可能となる。その結果、有機化合物層に有機化合物材料からなる層に加えて、有機化合物材料と無機化合物材料との混合層を設けることによって、記憶素子部の厚膜化と低消費電力化を同時に達成することができる。
【実施例２】
【０１９７】
本実施例では、有機メモリ素子の書き込み電圧、書き込み電流値、電流密度に対する有機化合物層の膜厚依存性を示す。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。
【０１９８】
ガラス基板上に第１の導電層としてスパッタリング法により酸化珪素を含むＩＴＯを形成し、第１の導電層上に無機化合物と有機化合物とを混合して設けられた層として酸化モリブデンとＤＮＴＰＤ（４，４’−Ｂｉｓ（Ｎ−｛４−［Ｎ，Ｎ−ｂｉｓ（３−ｍｅｔｈｙｌｐｈｅｎｙｌ）ａｍｉｎｏ］ｐｈｅｎｙｌ｝−Ｎ−ｐｈｅｎｙｌａｍｉｎｏ）ｂｉｐｈｅｎｙｌ）とを２：４の比で共蒸着し、無機化合物と有機化合物とを混合して設けられた層上に有機化合物層としてＮＰＢを蒸着し、有機化合物層上に第２の導電層としてアルミニウム層を蒸着して、有機メモリ素子の水平面における大きさ１００μｍ×１００μｍの有機メモリ素子を形成した。
【０１９９】
なお、無機化合物と有機化合物とを混合して設けられた層の厚さを８０ｎｍとし、有機化合物層の厚さがそれぞれ１０ｎｍ、２０ｎｍ、３０ｎｍ、４０ｎｍ、５０ｎｍの有機メモリ素子を形成した。また、有機化合物層の厚さが１０ｎｍの有機メモリ素子を試料１とし、有機化合物層の厚さが２０ｎｍの有機メモリ素子を試料２とし、有機化合物層の厚さが３０ｎｍの有機メモリ素子を試料３とし、有機化合物層の厚さが４０ｎｍの有機メモリ素子を試料４とし、有機化合物層の厚さが５０ｎｍの有機メモリ素子を試料５として、各試料の書き込み時の電圧、電流値、及び電流密度を表１に示す。
【０２００】
【表１】
2006179882.tif 000003
【０２０１】
表１に示すように、有機化合物層の膜厚を薄くすることで、書き込み電圧を低下させることが可能である。
【０２０２】
次に、有機メモリ素子の水平面における大きさ、及び無機化合物と有機化合物とが混合して設けられた層の厚さの異なる有機メモリ素子の書き込み時の電圧及び電流値を示す。ここでも同様に、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。
【０２０３】
ガラス基板上に第１の導電層としてスパッタリング法によりチタン層を形成し、第１の導電層上に無機化合物と有機化合物とを混合して設けられた層として酸化モリブデンとＮＰＢとを共蒸着し、無機化合物と有機化合物とを混合して設けられた層上に有機化合物層としてＮＰＢを蒸着し、有機化合物層上に第２の導電層としてアルミニウム層を蒸着して有機メモリ素子を形成した。
【０２０４】
なお、無機化合物と有機化合物とを混合して設けられた層の厚さを２０ｎｍとし、酸化モリブデンとＮＰＢの混合比を１：４とし、有機メモリ素子の一辺の長さを３μｍ、５μｍとする有機メモリ素子をそれぞれ試料６、試料７として、下記試料の書き込み時の電圧、及び電流値を表２に示す。
【０２０５】
【表２】
2006179882.tif 000004
【０２０６】
また、無機化合物と有機化合物とを混合して設けられた層の厚さを４０ｎｍとし、酸化モリブデンとＮＰＢの混合比を１：４とし、有機メモリ素子の一辺の長さを２μｍ、５μｍ、及び１０μｍとする有機メモリ素子をそれぞれ試料８、試料９、及び試料１０として、下記試料の書き込み時の電圧、及び電流値を表３に示す。
【０２０７】
【表３】
2006179882.tif 000005
【０２０８】
表１〜３に示すように、第１の導電層及び有機化合物層の間に、無機化合物と有機化合物とを混合して設けられた層を有する有機メモリ素子において、電気的に書き込みを行うことが可能であった。
【図面の簡単な説明】
【０２０９】
【図１】本発明の半導体装置およびその駆動方法の一例を説明する図。
【図２】本発明の半導体装置の一構成例を説明する図。
【図３】本発明の半導体装置にレーザによりデータを書き込む例を説明する図。
【図４】本発明の半導体装置およびその駆動方法の一例を説明する図。。
【図５】本発明の半導体装置の一構成例を説明する図。
【図６】本発明の半導体装置の一構成例を説明する図。
【図７】本発明の半導体装置の一構成例を説明する図。
【図８】本発明の半導体装置の使用形態を説明する図。
【図９】本発明の半導体装置の使用形態を説明する図。
【図１０】本発明の半導体装置の使用形態を説明する図。
【図１１】本発明の半導体装置の一構成例を説明する図。
【図１２】本発明の半導体装置作製工程を説明する図。
【図１３】本発明の半導体装置作製工程を説明する図。
【図１４】本発明の半導体装置作製工程を説明する図。
【図１５】本発明の半導体装置作製工程を説明する図。
【図１６】本発明の半導体装置作製工程を説明する図。
【図１７】本発明の半導体装置における記憶素子の電流電圧特性の測定図。
【図１８】本発明の半導体装置に記憶されたデータの読み取りを説明する図。
【図１９】本発明の半導体装置の一構成例を説明する図。
【図２０】本発明の半導体装置の一構成例を説明する図。
【図２１】本発明の半導体装置の一構成例を説明する図。
【符号の説明】
【０２１０】
１６  記憶回路
２１  メモリセル
２２  メモリセルアレイ
２３  インターフェース
２４  ワード線駆動回路
２４ａ  ロウデコーダ
２４ｂ  レベルシフタ
２６  ビット線駆動回路
２６ａ  カラムデコーダ
２６ｂ  読み出し回路
２６ｃ  セレクタ
２７  第１の導電層
２８  第２の導電層
２９  有機化合物層
３０  基板
３３  絶縁層
３４  絶縁層
３７  絶縁層
４４  半導体層
４５  半導体層
４６  抵抗素子
４７  差動増幅器
４８  トランジスタ
４９  クロックトインバータ
７７  記憶素子部
７８  電界効果トランジスタ
７９  薄膜トランジスタ
８０  有機メモリ素子
２１６  記憶回路
２２１  メモリセル
２２２  メモリセルアレイ
２２３  インターフェース
２２４  ワード線駆動回路
２２４ａ  ロウデコーダ
２２４ｂ  レベルシフタ
２２６  ビット線駆動回路
２２６ａ  カラムデコーダ
２２６ｂ  読み出し回路
２２６ｃ  セレクタ
２２９  クロックトインバータ
２３０  基板
２４０  トランジスタ
２４１  有機メモリ素子
２４１  記憶素子
２４３  第１の導電層
２４４  有機化合物層
２４５  第２の導電層
２４６  抵抗素子
２４７  差動増幅器
２４８  トランジスタ
２４９  絶縁層
２５０  絶縁層
２５１  素子形成層
【図１】
2006179882.tif 000006
【図２】
2006179882.tif 000007
【図３】
2006179882.tif 000008
【図４】
2006179882.tif 000009
【図５】
2006179882.tif 000010
【図６】
2006179882.tif 000011
【図７】
2006179882.tif 000012
【図８】
2006179882.tif 000013
【図９】
2006179882.tif 000014
【図１０】
2006179882.tif 000015
【図１１】
2006179882.tif 000016
【図１２】
2006179882.tif 000017
【図１３】
2006179882.tif 000018
【図１４】
2006179882.tif 000019
【図１５】
2006179882.tif 000020
【図１６】
2006179882.tif 000021
【図１７】
2006179882.tif 000022
【図１８】
2006179882.tif 000023
【図１９】
2006179882.tif 000024
【図２０】
2006179882.tif 000025
【図２１】
2006179882.tif 000026