(57)【要約】【課題】  転送電極間の電極間隔を小さくし、電極間におけるポテンシャル・ディップやポテンシャル・ギャップの発生を抑制することができる、電荷転送素子の製造方法を提供する。【解決手段】  基板１５１上に電荷転送チャネル層１５３を形成し、電荷転送チャネル層の上に電荷転送方向においてに交互に隣接する複数の薄膜部及び厚膜部を備える絶縁膜１５４を形成し、絶縁膜の上に導電層５１１を形成し、薄膜部と厚膜部との段差部に重なる導電層が露出するように、その導電層上にレジスト・パターン２１１を形成し、レジスト・パターンから露出している導電層をエッチングし、その導電層のエッチングを薄膜部の上面と薄膜部の上面との間で止める。【選択図】  図４
2006228889.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、交互に隣接して形成された複数の凹部及び凸部を備える絶縁膜と、
前記絶縁膜の下に形成された電荷転送チャネルと、
前記絶縁膜の上において、電荷転送方向においてその電極端が互いに離間するように配列された複数の単層転送電極と、を有し、
互いに隣接する各単層転送電極間において、一方の単層転送電極の電極端は前記絶縁膜の凸部上面に位置し、他方の単層転送電極の電極端は前記一方の単層転送電極の電極端から離間し、前記凸部に隣接する凹部において当該凸部の側面に接触している、
電荷転送素子。
【請求項２】
前記複数の単層転送電極のそれぞれは、一方の電極端が前記絶縁膜の凸部上面に位置し、他方の電極端は、当該凸部に隣接する凹部において当該凸部と反対側の凸部の側面に接触している、請求項１に記載の電荷転送素子。
【請求項３】
前記複数の単層転送電極のそれぞれにおいて、前記凹部において前記凸部側面に接触する電極端の高さは、それが接触する凸部よりも低い、請求項２に記載の電荷転送素子。
【請求項４】
前記絶縁膜は第１の絶縁材料からなる層と前記第１の絶縁材料と誘電率の異なる第２の絶縁材料からなる層とを備え、前記凸部の少なくとも一部は前記第２の絶縁材料で形成されている、請求項１に記載の電荷転送素子。
【請求項５】
前記絶縁膜は第１の絶縁材料からなる基層と、その基層上に前記第１の絶縁材料よりも誘電率が大きい第２の絶縁材料で形成された凸部とを備える、請求項１に記載の電荷転送素子。
【請求項６】
互い分離した複数の単層転送電極を備える電荷転送素子の製造方法であって、
基板の上に電荷転送チャネル層を形成し、
前記電荷転送チャネル層の上に電荷転送方向においてに交互に隣接する複数の薄膜部及び厚膜部を備える絶縁膜を形成し、
前記絶縁膜の上に導電層を形成し、
前記薄膜部と厚膜部との段差部に重なる導電層が露出するように、当該導電層上にレジスト・パターンを形成し、
前記レジスト・パターンから露出している前記導電層をエッチングし、その導電層のエッチングを前記薄膜部の上面と前記厚膜部の上面との間で止め、互いに離間した複数の単層転送を形成する、
電荷転送素子の製造方法。
【請求項７】
前記レジスト・パターンのフォトリソグラフィ処理において、前記絶縁膜の厚膜部上に位置する前記レジスト・パターンのレジスト端を、前記厚膜部の端から最大目ズレ量以上離れた位置に設定する、請求項６に記載の電荷転送素子の製造方法。
【請求項８】
前記レジスト・パターンのフォトリソグラフィ処理において、前記絶縁膜の薄膜部上に位置する前記レジスト・パターンのレジスト端を、前記導電層の凸部端から最大目ズレ量以上、前記導電層の凸部の内側の位置に設定する、請求項６又は７に記載の電荷転送素子の製造方法。
【請求項９】
前記絶縁膜の上に導電層を形成した後に当該導電層を研磨して平坦化する、請求項６に記載の電荷転送素子の製造方法。
【請求項１０】
前記電荷転送チャネル層上に前記絶縁膜の薄膜部となる第１の絶縁膜を形成し、
前記第１の絶縁膜上に前記絶縁膜の厚膜部となる第２の絶縁膜を選択的に形成することにより絶縁膜を形成することを特徴とする請求項６記載の電荷転送素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電荷転送素子及びその製造方法に関し、特に、単層転送電極列を使用する電荷転送素子及びその製造方法に関する。
【背景技術】
【０００２】
一次元リニア・イメージ・センサの高解像度化に伴い、電荷転送素子の転送段数は益々増加している。転送段数の増加は転送駆動端子の負荷容量に直結する。また、高解像度化に伴い、従来の読み取り時間を維持するために、電荷の高速読み出しをする必要がある。転送駆動端子の負荷容量の増加は転送パルスを鈍らせ、所定の印加電圧に到達するまでの時間が長くなる。一方、波形鈍りを改善するために、入力パルスの駆動能力を強力にすると、パルスの立ち上りが急峻になる代わりにＥＭＩなどの問題が新たに発生する。
【０００３】
駆動端子の負荷容量は、２層ポリ２相駆動を使った一次元リニア・イメージ・センサでは、１層目と２層目の転送電極間でのポテンシャル・ディップやポテンシャル・ギャップによる転送阻害要因を排除するため、転送電極が重なるように設計する必要がある。転送段数の増加に起因する負荷容量の増加はこの重なりに起因する容量が主である。
【０００４】
負荷容量低減のため、転送電極間の重なりが無い、単層電極を使った転送素子の開発がされている。しかし、転送電極を分離する電極間ギャップの形成は、使用するフォトリソグラフィ装置に依存したものとなる。ここで、例えば０．３５ｕｍ程度の電極間隔で複数の単層転送電極を形成した場合、転送電極間においてポテンシャル・ディップやポテンシャル・ギャップが発生してしまう。図７にその例を示す。図７（ａ）において、ｎ型基板７１１上には、ｐ−ウエル７１２およびｎ型電荷転送チャネル７１３が形成され、さらに、絶縁膜７１４を介して電荷転送電極７１５が配置されている。電荷転送電極７１５に２相クロックパルスをそれぞれ印加すると、所定のタイミングで図７（ｂ）に示すポテンシャル状態となり、その後にクロックパルスが変化すると、図７（ｃ）のように変化する。ここでは、ポテンシャル・ディップ７３１が発生してしまい、転送効率が悪くなる。
【０００５】
そこで、このポテンシャル・ディップやポテンシャル・ギャップを転送に問題ない範囲に抑制するため、電極分離後にボロン等の不純物を注入することが知られている（例えば特許文献１参照）。図８は、この従来の電荷転送素子の構造を模式的に示す断面図である。ｎ型基板７１１上に、ｐ−ウエル７１２、電荷転送チャネル層７１６、絶縁膜７１４及び単層転送電極７１５が積層されている。電荷転送チャネル層７１６は、ｎ＋層７１６ａ、ｎ層７１６ｂ及びｎ−層７１６ｃから構成されている。ｎ−層７１６ｃは、転送電極７１５間に位置する。ｎ−層７１６ｃによって、電極間においてポテンシャル・ディップやポテンシャル・ギャップを抑制することができる。
【０００６】
図９は、図８に示した従来の電荷転送素子の製造における一工程を示している。電荷転送素子の製造は、まず、ｎ型基板７１１上にｐ−ウエル７１２を形成し、さらに、電荷を蓄積するためのｎ＋層７１６ａ、ｎ層７１３ｂを形成する。その後、絶縁膜７１４を形成し、さらに、単層転送電極７１５極となるｎ型ポリシリコンなどの導電層７５１を形成する。続いて、導電層７５１上にレジスト・パターン７１７を形成する。図８には示していないが、さらに、レジスト・パターン７１７をマスクとして、異方性エッチング等により導電層７５１エッチングして単層転送電極７１５を形成する。
【特許文献１】特開平４−６５１３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述の様に製造された転送電極７１５の電極間隔Ｌ１は、レジスト・パターン７１６を形成する際に使われるフォトリソグラフィ装置の解像度に依存した寸法となる。例えば、レジスト間隔Ｌ２が０．３５ｕｍ間隔で形成できる装置であれば、電極間隔Ｌ１も０．３５ｕｍが最小となる。しかし、一般に、転送電極間隔Ｌ１が０．１５ｕｍ程度より広くなると、電極間のポテンシャルにディップやギャップが発生する。これにより、電荷の転送元と転送先の間において、ポテンシャルに転送方向における滑らかな電位勾配がつかないという問題が発生する。ここで、転送電極間にｎ−層７１３ｃを形成することで、ポテンシャル・ディップやポテンシャル・ギャップを抑制することができるが、転送電極７１５の分離後に不純物を注入してｎ−層７１３ｃを形成することが必要であり、製造工程が増加してしまう。
【課題を解決するための手段】
【０００８】
本発明は上述のような事情を背景としてなされたものであって、本発明の第１の態様に係る電荷転送素子は、基板上に形成され、交互に隣接して形成された複数の凹部及び凸部を備える絶縁膜と、前記絶縁膜の下に形成された電荷転送チャネルと、前記絶縁膜の上において、電荷転送方向においてその電極端が互いに離間するように配列された複数の単層転送電極と、を有し、互いに隣接する各単層転送電極間において、一方の単層転送電極の電極端は前記絶縁膜の凸部上面に位置し、他方の単層転送電極の電極端は前記一方の単層転送電極の電極端から離間し、前記凸部に隣接する凹部において当該凸部の側面に接触しているものである。
【０００９】
また、本発明の第２の態様は、互い分離した複数の単層転送電極を備える電荷転送素子の製造方法であって、基板の上に電荷転送チャネル層を形成し、前記電荷転送チャネル層の上に電荷転送方向においてに交互に隣接する複数の薄膜部及び厚膜部を備える絶縁膜を形成し、前記絶縁膜の上に導電層を形成し、前記薄膜部と厚膜部との段差部に重なる導電層が露出するように、当該導電層上にレジスト・パターンを形成し、前記レジスト・パターンから露出している前記導電層をエッチングし、その導電層のエッチングを前記薄膜部の上面と前記厚膜部の上面との間で止め、互いに離間した複数の単層転送を形成するものである。導電層がこのようにエッチングされることにより、厚膜部の絶縁膜の一部は露出されるが薄膜部の絶縁膜上には導電層が残された状態となる。つまり、導電層は厚膜部の絶縁膜が露出している部分で分離されることとなり、転送電極間隔をレジスト・パターンの間隔よりも小さく形成することができる。
【発明の効果】
【００１０】
本発明によれば、転送電極間の電極間隔を小さくし、電極間におけるポテンシャル・ディップやポテンシャル・ギャップの発生を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明を適用可能な実施の形態を説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略されている。
【００１２】
実施の形態１．
本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。本形態においては、電荷伝送素子を利用するリニア・イメージ・センサを例として説明する。本発明の理解の容易のため、最初に、リニア・イメージ・センサの一例について、その全体構成の概略を説明する。図１は、本実施形態におけるＣＣＤリニア・イメージ・センサ１の構成を模式的に示している。
【００１３】
第１のフォトダイオード列１１及び第２のフォトダイオード列１２は、それぞれ、複数の画素を構成している。第１及び第２のフォトダイオード列１１、１２の光電変換によって蓄積されて電荷は、第１及び第２の読み出しゲート１３、１４をそれぞれ介して、第１及び第２の電荷転送素子１５、１６に出力される。第１及び第２の電荷転送素子１５、１６は、電荷を出力回路部１８に転送する。第１及び第２の電荷転送素子１５、１６からの電荷は、交互に出力回路部１８に順次入力され、出力回路部１８が転送電荷を外部回路へ出力する。
【００１４】
図１を参照して、撮像装置の一例であるＣＣＤリニア・イメージ・センサ１の構成について詳細に説明する。第１及び第２のフォトダイオード列１１、１２のそれぞれにおいて、複数のフォトダイオードが一方向に配列されている。第１のフォトダイオード列１１と第２のフォトダイオード列１２とは、半ピッチずれた位置関係において、平行に配置されている。外部から入射した光は各フォトダイオードによって受光され、入射光量に応じて光電変換によって生成された電荷は各画素に蓄積される。
【００１５】
第１の読み出しゲート１３は、第１のフォトダイオード列１１から第１の電荷転送素子１５への蓄積電荷の読み出しを制御する。同様に、第２の読み出しゲート１４は、第２のフォトダイオード列１２から、第２の電荷転送素子１６への蓄積電荷の読み出しを制御する。第１及び第２の読み出しゲート１３、１４は、駆動信号φＴＧによってＯＮもしくはＯＦＦ状態にセットされることによって、電荷の蓄積もしくは蓄積電荷の読み出しを制御する。
【００１６】
第１及び第２の電荷転送素子１５、１６は、それぞれ、第１及び第２のフォトダイオード列１１、１２から読み出された電荷を順次転送する機能を有している。電荷転送素子１５、１６として、本形態においては、２相駆動方式の電荷転送素子が示されている。２相駆動方式の電荷転送素子は、第１の駆動パルスφ１と第２の駆動パルスφ２が交互に印加されることによって、読み出された各画素に対応する電荷を、駆動信号に従って出力回路部１８に向けて順次転送する。第１の電荷転送素子１５と第２の電荷転送素子１６とは、出力側で結合されており、各電荷転送素子１５、１６からの出力電荷が、交互に出力回路部１８に出力される。
【００１７】
出力回路部１８は、例えば、浮遊拡散領域によって形成され、信号電荷を信号電圧に変換する信号電荷検出部と、ソース・フォロワやインバータ等を含むアナログ回路とを備えている。第１及び第２の電荷転送素子１５、１６からの出力電荷は、浮遊拡散領域において信号電圧に変換され、アナログ回路を介して出力回路部１８から外部回路に出力される。電荷転送素子１５、１６から出力回路部１８への電荷の出力は出力ゲート１７によって制御される。
【００１８】
ＣＣＤリニア・イメージ・センサ１の動作について説明する。図２は、ＣＣＤリニア・イメージ・センサ１に印加される駆動パルスのタイミングを示す、タイミング・チャートである。φ１、φ２は、２相駆動パルスとして第１及び第２の電荷転送素子１５、１６に印加される第１の駆動パルスと第２の駆動パルスである。
【００１９】
第１及び第２のフォトダイオード列１１、１２が光を受光すると、各フォトダイオードは、入射光強度に応じて、光電変換によって電荷を生成する。第１及び第２の読み出しゲート１３、１４は制御信号φＴＧによってオフ状態にあり、第１及び第２のフォトダイオード列１１、１２において生成された電荷は、各画素に蓄積される。次に、第１及び第２の読み出しゲート１３、１４は制御信号φＴＧによってオン状態にセットされ、第１及び第２のフォトダイオード列１１、１２の各画素に蓄積されていた電荷は、第１及び第２の電荷転送素子１５、１６に一斉に読み取られる。
【００２０】
第１及び第２の電荷転送素子１５、１６には、２相駆動パルスとして、第１の駆動パルスφ１と第２の駆動パルスφ２が印加される。第１の駆動パルスφ１と第２の駆動パルスφ２のそれぞれは、第１及び第２の電荷転送素子１５、１６の複数の第１転送電極と複数の第２転送電極のそれぞれに印加される。転送電極については後に説明される。
【００２１】
第１の駆動パルスφ１と第２の駆動パルスφ２は、図２に示すように、１８０度位相が異なり、それぞれのＨｉｇｈレベルが交互に入れ替わるように第１及び第２の電荷転送素子１５、１６に印加される。第１及び第２の電荷転送素子１５、１６は、駆動パルスに同期して、読み取った電荷を出力回路部１８側へ順次転送する。出力回路部１８には、第１の電荷転送素子１５と第２の電荷転送素子１６からの転送電荷が、２相駆動パルスに応じて交互に順次入力される。出力回路部１８は入力された信号電荷を信号電圧に変換し、外部回路に出力する。
【００２２】
次に、本形態の電荷転送素子の構成について説明する。図３（ａ）は、第１の電荷転送素子１５の一部の構成を模式的に示す断面図である。図３（ｂ）、（ｃ）は、電荷転送素子１５における電荷転送の様子を示す図である。図３（ａ）は、第１の電荷転送素子１５を、電荷転送方向に延びる切断線でおいて切断した場合の断面図である。第２の電荷転送素子１６の断面構成もこれと実質的に同様である。なお、説明の明確化のため、図３（ａ）における複数の同一要素の内の一部のみに符号が付されている。この点は、以下の他の図において同様である。
【００２３】
図３（ａ）を参照して、ｎ型基板１５１上にｐ−ウエル１５２が形成されている。さらに、ｐ−ウエル１５２の上に隣接してｎ型層１５３が形成されている。ｎ型層１５３は電荷転送チャネル層（以下、ｎ型電荷転送チャネル）として機能し、転送電荷はｎ型電荷転送チャネル１５３内を、出力回路部１８に向かって転送される。ｎ型電荷転送チャネル１５３の上に隣接して絶縁膜１５４が形成されている。本例においては、ｎ型電荷転送チャネル１５３より上層の絶縁膜として、酸化絶縁膜が使用されている。なお、酸化絶縁膜以外の絶縁膜を使用すること、あるいは異なる複数の絶縁材料からなる絶縁膜を使用することができる。
【００２４】
酸化絶縁膜１５４の上に隣接して複数の転送電極１５５（図３（ａ）における１５５ａ及び１５５ｂを意味する）が形成されている。各転送電極１５５は、電荷の転送方向（図３（ａ）において左右方向）において、距離ｇ１をおいて離間して並置されている。このため、各転送電極１５５は、ｎ型基板１５１に垂直な方向（図３（ａ）における上下方向）、つまり、各層の積層方向において互いにオーバーラップしていない。このような転送電極を単層転送電極と呼ぶ。複数の単層転送電極１５５は、一つの連続する導電層をエッチングでパターンニングすることによって形成することができる。各転送電極１５５が重なり合わないため、転送段数が増加しても負荷容量が増加しない。このように、負荷容量を低減することによって、駆動パルスの波形鈍りを抑制することができる。
【００２５】
配列された転送電極１５５列に対して、交互に第１の駆動パルスφ１と第２の駆動パルスφ２が印加される。つまり、転送電極１５５の一つおきに同一の駆動パルスが印加され、隣接する転送電極１５５には異なる駆動パルスが印加される。図３（ａ）において、例えば、第１の転送電極１５５ａには第１の駆動パルスφ１が印加され、第２の転送電極１５５ｂには第２の駆動パルスφ２が印加される。上述の駆動パルスを印加すると、図３（ｂ）、（ｃ）に示すように、ｎ型電荷転送チャネル１５３内に形成された電位の井戸に蓄積されている信号電荷が、転送電極１５５の並びに従って移動する。本形態においては、ｎ型電荷転送チャネル１５３内のポテンシャルにポテンシャル・ディップもしくはポテンシャル・ギャップが現れていない。この点については後に説明する。
【００２６】
なお、電荷の蓄積と転送をするために電荷蓄積部とバリア部を形成する必要があるが、本形態の電荷転送素子では、図３（ｂ）、（ｃ）に示すように、酸化絶縁膜１５４厚に差を付けることによりそれを実現している。酸化絶縁膜１５４厚の厚い部分が電荷蓄積部に相当し、薄い部分がバリア部に相当する。本例の第１の電荷転送素子１５において、酸化絶縁膜１５４は信号電荷の転送方向（転送電極１５５の配列方向）において、交互に隣接する複数の凸部４１１と凹部４１２とが形成されている。つまり、膜厚が厚い厚膜部に対応する複数の凸部４１１が、互いに離間して形成されている。隣接する凸部４１１の間には、膜厚が薄い薄膜部と対応する凹部４１２が形成されている。隣接する凸部４１１と凹部４１２との境界において段差部４１３が形成される。
【００２７】
各転送電極１５５の一方の電極端１５５ｃは、凸部４１１の上面４１１ａに位置している。各転送電極１５５は、凸部４１１の上面４１１ａから隣接する凹部４１２に延在し、その他方の電極端１５５ｄが、その凹部４１２に隣接する反対側の凸部４１１の側面４１１ｂに接触している。つまり、各転送電極１５５は、一つの４１１の上面４１１ａから延びて、その凸部４１１に隣接する他の凸部４１１の側面４１１ｂに接触している。各転送電極１５５は、電荷転送方向において各凹部４１２を全て覆っており、凹部４１２は転送電極１５５から露になっていない。
【００２８】
互いに隣接する各転送電極１５５間に着目すると、一方の転送電極１５５の電極端１５５ｃは凸部上面４１１ａに位置し、その電極端１５５ｃと離間している他方の転送電極１５５の電極端１５５ｄは、その凸部４１１に隣接する凹部４１２において、その凸部４１１の側面４１１ｂに接触している。このように、転送電極１５５の電極端１５５ｄが、絶縁膜１５４の凸部４１１の側面４１１ｂに接触しているので、各転送電極間１５５の間隔ｇ１を小さくすることができる。転送電極間１５５の間隔ｇ１を小さくすることで、図３（ｂ）、（ｃ）に示すように、ポテンシャル・ディップもしくはポテンシャル・ギャップを抑制することができ、転送効率の悪化を抑制することができる。あるいは、従来の技術のように、ポテンシャル・ディップもしくはポテンシャル・ギャップを抑制するために転送電極間へ不純物を注入する処理を不要とすることができる。
【００２９】
ここで、各転送電極１５５は、一つおきの各段差部４１３上において、電荷転送方向に離間していることが必要である。酸化絶縁膜１５４の凹部４１２内において、凸部側面４１１ｂに接触している転送電極１５５の電極端１５５ｄの高さ（厚み）は、凸部側面４１１ｂの高さ以下、好ましくは、図３に示すように、それより低く形成される。電極端１５５ｄの高さが凸部側面４１１ｂ側面より低いことによって、凸部上面４１１ａ上の他の転送電極１５５の電極端１５５ｃから、電極端１５５ｄを確実に分離することができる。
【００３０】
同様に、凸部上面４１１ａにおいて、電極端１５５ｃが凸部上面４１１ａ端（凸部側面４１１ｂ）よりも内側に位置することで、隣接する転送電極端１５５ｃと転送電極端１５５ｄとを確実に分離することができる。ここで、凹部４１２内の電極端１５５ｄが凸部側面４１１ｂよりも低ければ、凸部上面４１１ａに位置する電極端１５５ｃは、凸部上面４１１ａ端に一致していてもよい。
【００３１】
続いて、本実施形態の電荷転送素子の製造方法を、図４を参照して説明する。図４は、第１の電荷転送素子１５を例示するが、第２の電荷転送素子１６についても同様である。図４（ａ）に示すように、ｎ型基板１５１上に、ｐ−ウエル１５２となるｐ型層と電荷転送チャネルとなるｎ型層１５３を形成する。ｐ−ウエル１５２は、例えば、ｎ型基板１５１上に不純物拡散処理を行うことによって形成する。また、ｎ型層１５３は、ｐ−ウエル１５２を形成した後に、例えば、ｎ型基板１５１上に不純物拡散処理を行うことによって形成することができる。
【００３２】
ｐ−ウエル１５２とｎ型層１５３が形成されたｎ型基板１５１上に、酸化絶縁膜１５４を形成する。酸化絶縁膜１５４は、例えば熱酸化によってシリコン酸化膜を生成することによって形成することができる。さらに、図４（ａ）に示すように、酸化絶縁膜１５４上にレジストを塗布し、露光・現像処理を行ってレジスト・パターン２１１を形成する。
【００３３】
図４（ｂ）を参照して、レジスト・パターン２１１を形成した後、異方性エッチングによりレジスト・パターン２１１から露出した酸化絶縁膜１５４をエッチングし、酸化絶縁膜１５４に段差を付ける。つまり、酸化絶縁膜１５４に交互に隣接する複数の凸部４１１（もしくは厚膜部）と凹部４１２（もしくは薄膜部）とを形成し、それらの境界に段差部４１３を形成する。なお、酸化絶縁膜１５４の露出部のエッチングを途中で止めることによって、あるいは、酸化絶縁膜１５４の露出部を全てエッチングした後に再度熱酸化を行うことによって、酸化絶縁膜１５４に凸部４１１と凹部４１２とを形成することができる。
【００３４】
さらに、図４（ｂ）に示すように、段差が形成された酸化絶縁膜１５４上に、転送電極１５５の電極材料となる導電層５１１を堆積する。導電層５１１として、例えばｎ型ポリシリコンを使用することができる。
【００３５】
次に図４（ｃ）に示すように、各転送電極１５５を分離するため、導電層５１１上にレジストを塗布し、露光・現像処理を行ってレジスト・パターン２１２を形成する。レジストのパターニングは、酸化絶縁膜１５４の段差部４１３上の導電層５１１が、レジスト間の隙間２１３から露出するように行う。レジスト間の隙間２１３は、段差部４１３一つ置きに形成される。つまり、各酸化絶縁膜凸部４１１の片側（図の例において左側）の側面４１１ｂの直上に重なる導電層５１１を、レジスト・パターン２１２から露出させ、凸部４１１の他方の側面の上にはレジストが形成されている。
【００３６】
本形態の転送電極１５５を形成するため、図４（ｃ）のように、転送電極端１５５ｄが接触する凸部側面４１１ｂがレジスト・パターン２１２におけるレジスト間の隙間２１３内に位置することが必要である。ここで、露光処理において、フォトリソグラフィ装置の目ズレを考慮することが重要である。酸化絶縁膜１５４の凸部４１１の上に位置するレジスト端２１２ａは、凸部側面４１１ｂに対して、フォトリソグラフィ装置に依存してずれうる。
【００３７】
このため、レジスト・パターン２１２形成のためのフォトリソグラフィ処理において、レジスト端２１２ａの位置は、最大目ズレ量以上、好ましくは最大目ズレ量よりわずかに凸部側面４１１ｂから離れるように設定される。つまり、好ましくは、レジスト端２１２ａが、凸部側面４１１ｂに対して、最大目ズレ量よりも凸部上面４１１ａの内側に位置するようにフォトリソグラフィ処理を行う。図４（ｃ）を参照すれば、距離ｇ2が最大目ズレ量より大きくなるように設定される。これによって、レジスト端２１２ａを確実に凸部側面４１１ｂよりも凸部４１１の内側に位置させることができる。
【００３８】
また、酸化絶縁膜凹部４１２の上に位置するレジスト端２１２ｂについても、同様に目ズレを考慮することが重要である。レジスト端２１２ｂは、酸化絶縁膜１５４の段差によって生ずる導電層５１１の膨らみ（層厚の厚い部分）のエッジ（端）５１１ａ（もしくは導電層５１１の凸部の端）より内側（導電層５１１凸部もしくは酸化絶縁膜凸部４１１側）に位置するように設定することが必要である。レジスト端２１２ｂがエッジ５１１ａよりも外側（酸化絶縁膜１５４の凹部４１２側）に位置すると、酸化絶縁膜凹部４１２内において転送電極１５５が断線してしまう可能性が高いからである。
【００３９】
ここで、上述のように目ズレを考慮して設定されるレジスト間隔ｇ３（レジスト間の隙間２１３の幅）がフォトリソグラフィ装置の解像度より小さくなるような場合、導電層５１１の形成膜厚を厚膜化し、導電層５１１の膨らみの幅（図における左右方向）を大きくする。酸化絶縁膜凸部側面４１１ｂから凹部４１２への導電層５１１の膨らみの幅が、目ズレを考慮して設定されるレジスト間隔ｇ３が、フォトリソグラフィ装置の解像度限界程度の寸法になるように導電層５１１の形成膜厚を制御する。これによって、転送電極１５５の断線を防止することができる。
【００４０】
図４（ｄ）を参照して、上述のようにレジスト・パターン２１２を形成した後に、レジスト・パターン２１２から露出した導電層５１１を異方性エッチングにより除去する。これによって各転送電極１５５を分離し、互いに離間した複数の転送電極１５５を形成する。ここで、エッチングは、凹部４１２内の転送電極１５５の電極端１５５ｄが酸化絶縁膜凸部４１１の側面４１１ｂ以下の高さになるように行う。好ましくは、図４（ｄ）に示すように、電極端１５５ｄが側面４１１ｂより低くなる位置でエッチングを止める。
【００４１】
つまり、転送電極１５５の電極端１５５ｄの上面が、酸化絶縁膜凸部上面４１１ａと凹部４１２底面の間に位置する状態で、導電層５１１のエッチングを止める。転送電極１５５の電極端１５５ｄは導電層５１１の厚い部分（膨らみ）に位置するため、酸化絶縁膜凸部上面４１１ａの転送電極１５５の一部は完全に除去され、凸部上面４１１ａが露出する。また、典型的には、電極端１５５ｄは、凹部４１２内において転送電極１５５の最も薄い部分となる。このように、レジスト・パターン２１２から露出している導電層５１１をエッチングし、導電層５１１のエッチングを、酸化絶縁膜凸部４１１と対応する酸化絶縁膜の厚膜部の上面と、酸化絶縁膜凹部４１２に対応する酸化絶縁膜の薄膜部の上面との間で止めることによって、各転送電極１５５を分離し、さらに、その電極端１５５ｄが凸部４１１の側面４１１ｂに接触する転送電極１５５を形成することができる。これにより、転送電極１５５間の間隔を小さくすることができる。
【００４２】
また、本実施形態に従って転送電極１５５を形成することによって、転送電極１５５の電極間隔ｇ１を、最小、フォトリソグラフィ装置の最大目ズレの２倍の寸法で形成することが出来る。上述の方法で形成された転送電極の電極間隔は、レジスト端２１２ａと酸化絶縁膜１５４の凸部側面４１１ｂとで決定されるため、フォトリソグラフィ装置の目ズレ規格に依存した寸法で形成することができる。これにより、一次元リニア・イメージ・センサ等の電荷転送の阻害要因である転送駆動端子の負荷容量の低減し、高速転送を実現することができる。
【００４３】
その他の実施形態．
以下に、その他の実施形態について説明する。図５は、電荷転送素子の他の製造方法を示す図である。本例においては、ｎ型ポリシリコンなどからなる導電層５１３を、酸化絶縁膜１５４の段差が無視できるほどに十分に厚く形成した後、ＣＭＰ等で導電層５１３を研磨して薄膜化及び平坦化する。図５（ａ）に示すように、研磨によって平坦化された後の導電層５１３には、実施の形態1と異なり、凹凸がなく上面がフラットになっている。その後、転送電極１５５を分離するために、導電層５１３の上にレジスト・パターン２１２を形成する。このとき、レジスト端２１２ａは、実施の形態１と同様に、酸化絶縁膜１５４の凸部側面４１１ｂに対して、フォトリソグラフィ装置の目ズレを考慮し、最大目ズレ量分凸部側面４１１ｂから凸部４１１内側に離す。また、レジスト端２１２ｂは、最大目ズレが発生しても凸部側面４１１ｂを超えて凸部４１１と重ならないように設定する。
【００４４】
図５（ｂ）を参照して、上述のようにレジスト・パターン２１２を形成した後に、異方性エッチングにより転送電極１５５を分離する。エッチングは、実施の形態１と同様に、酸化絶縁膜１５４の凸部上面４１１ａと凹部４１２の底面の間で止める。このように、導電層５１３を一旦厚膜に形成し、その後、ＣＭＰ等の研磨により薄膜化及び平坦化する。酸化絶縁膜凹部４１２内の導電層５１３の厚みが均一化され、その厚みは酸化絶縁膜凸部４１１上の導電層５１３よりも厚いため、レジスト端２１２ｂの位置に依存する転送電極１５５の断線を考慮する必要がない。このため、レジスト・パターン２１２のレジスト間隔ｇ３は、フォトリソグラフィ装置に依存する解像限界のレジスト間隔に比べ、十分に広くすることができる。
【００４５】
ここで、上述の２つの実施形態は酸化絶縁膜１５４に段差を形成しているが、絶縁膜を異なる絶縁材料、特に誘電率の異なる絶縁材料で形成することができる。図６は、絶縁膜４５０を、基層となるシリコン酸化物層４５１と、その上に形成されたシリコン窒化物層４５２とで形成した例を示している。シリコン窒化物層４５２は、絶縁膜の凸部を構成している。シリコン窒化物はシリコン酸化物よりも誘電率が大きいので、シリコン酸化物のみを使用する場合と比較して凸部の厚みを大きくすることができる。このように、絶縁膜の凸部の少なくとも一部を誘電率の高い絶縁材料で形成することによって、製造マージンを大きくとることができる。
【００４６】
なお、本発明が上記の実施形態に限定されるものではない。例えば、本発明の電荷転送素子は、撮像装置以外の装置に適用することができる。また、３相駆動もしくは４相駆動など、２相駆動以外の電荷転送素子に本発明を適用することができる。あるいは、電荷転送チャネルに不純物を注入することによって電荷蓄積部とバリア部を形成することもできる。この他、当業者であれば、上記実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【図面の簡単な説明】
【００４７】
【図１】第１の実施形態における、ＣＣＤリニア・イメージ・センサの構成を模式的に示す図である。
【図２】第１の実施形態における、ＣＣＤリニア・イメージ・センサの駆動パルスを示す図である。
【図３】第１の実施形態における、電荷転送素子の構造を模式的に示す断面図である。
【図４】第１の実施形態における、電荷転送素子の製造工程を模式的に示す図である。
【図５】他の実施形態における、電荷転送素子の製造工程を模式的に示す図である。
【図６】他の実施形態における、電荷転送素の構造を模式的に示す断面図である。
【図７】従来の技術における、電荷転送素子の構造及び電荷転送の様子を模式的に示す断面図である。
【図８】従来の技術における、他の電荷転送素子の構造を模式的に示す断面図である。
【図９】従来の技術における、電荷転送素子製造の一工程を模式的に示す図である。
【符号の説明】
【００４８】
１  リニア・イメージ・センサ、１１  第１のフォトダイオード列、
１２  第２のフォトダイオード列、１３  第１の読み出しゲート、
１４  第２の読み出しゲート、１５  第１の電荷転送素子、１６  第２の電荷転送素子、
１７  出力ゲート、１８  出力回路部、１５１  ｎ型基板、１５２  ｐ−ウエル、
１５３  ｎ型電荷転送チャネル、１５４  酸化絶縁膜、１５５  転送電極、
１５５ｃ  転送電極端、１５５ｄ  転送電極端、２１１  レジスト・パターン、
２１２  レジスト・パターン、２１２ａ  レジスト端、２１２ｂ  レジスト端、
２１３  レジスト間の隙間、４１１  酸化絶縁膜凸部、４１１ａ  酸化絶縁膜凸部上面、
４１１ｂ  酸化絶縁膜凸部側面、４１２  酸化絶縁膜凹部、４１３  酸化絶縁膜段差部、
４５０  絶縁膜、４５１  シリコン酸化物層、４５２  シリコン窒化物層、
５１１ａ  エッジ、５１１  導電層、５１３  導電層
【図１】
2006228889.tif 000003
【図２】
2006228889.tif 000004
【図３】
2006228889.tif 000005
【図４】
2006228889.tif 000006
【図５】
2006228889.tif 000007
【図６】
2006228889.tif 000008
【図７】
2006228889.tif 000009
【図８】
2006228889.tif 000010
【図９】
2006228889.tif 000011