(57)【要約】【課題】亀裂の発生を防止し高い信頼性を有する積層型チップキャパシタ及びその製造方法を提供する。【解決手段】本発明による積層型チップキャパシタは、複数の誘電体層４２、４３が積層されて成るキャパシタ本体と; 上記複数の誘電体上に形成され、メイン電極部とリード部を有する複数の第１内部電極５２及び第２内部電極５３と；上記キャパシタ本体の両側面に形成され上記第１及び第２内部電極の両側端部と接するチップ保護用側面部材７０と;上記キャパシタ本体の外面に形成され上記リード部を介して上記内部電極に連結された一対の外部端子電極２０１、２０２とを含み、上記メイン電極部の幅は上記誘電体層の幅と等しく、上記リード部の幅は上記誘電体層の幅より小さい。【選択図】図１２
2006179873.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層が積層されて成るキャパシタ本体と; 
上記複数の誘電体上に形成され、メイン電極部とリード部を有する複数の第１内部電極及び第２内部電極と；
上記キャパシタ本体の両側面に形成され 上記第１及び第２内部電極の両側端部と接するチップ保護用側面部材と; 
上記キャパシタ本体の外面に形成され上記リード部を介して上記内部電極に連結された一対の外部端子電極とを含み、
上記メイン電極部の幅は上記誘電体層の幅と等しく、上記リード部の幅は上記誘電体層の幅より小さい積層型チップキャパシタ。
【請求項２】
上記一対の外部端子電極中一つは第１内部電極にのみ連結され、残りの一つは第２内部電極にのみ連結され、上記第１内部電極と上記第２内部電極は相異なる極性を有する請求項１に記載の積層型チップキャパシタ。
【請求項３】
上記誘電体層は上記内部電極の一端部に各々長さ方向のマージン部を有する請求項１に記載の積層型チップキャパシタ。
【請求項４】
上記チップ保護用側面部材はセラミック材料またはエポキシレジンから成る請求項１に記載の積層型チップキャパシタ。 
【請求項５】
幅方向のマージン部が形成されずスクリーンパターン幅がスクリーンパターン間隔より大きくなるようスクリーンパターンを複数の母体グリーンシート上に形成する段階と; 
上記スクリーンパターンを利用して上記複数の母体グリーンシート上に第１内部電極パターン及び第２内部電極パターンを形成する段階と; 
上記内部電極パターンが形成された上記複数の母体グリーンシートを積層して母体グリーンシートの積層物を形成する段階と; 
幅方向と長さ方向に配列されたカッティングラインに沿って上記母体グリーンシートの積層物をカッティングすることにより、メイン電極部とリード部とで成る複数の第１内部電極及び第２内部電極が内部に形成されたキャパシタ本体を得る段階と; 
上記キャパシタ本体の両側面にチップ保護用側面部材を形成して上記内部電極の両側端部が上記チップ保護用側面部材と接するようにする段階と; 
上記キャパシタ本体の外面に、上記リード部を介して上記内部電極と連結される一対の外部端子電極を形成する段階とを含む積層型チップキャパシタの製造方法。
【請求項６】
上記内部電極パターンを形成する段階は、上記スクリーンパターンを印刷マスクとして導電性ペーストを上記母体グリーンシート上に印刷する段階と、上記印刷された導電性ペーストを乾燥する段階を含む請求項５に記載の積層型チップキャパシタの製造方法。
【請求項７】
上記母体グリーンシートの積層物を形成する段階は、上記第１内部電極パターンが形成された母体グリーンシートと上記第２内部電極パターンが形成された母体グリーンシートとを交互に積層する段階を含む請求項５に記載の積層型チップキャパシタの製造方法。
【請求項８】
上記スクリーンパターンが形成された領域は長さ方向のマージン部を含む請求項５に記載の積層型チップキャパシタの製造方法。
【請求項９】
上記スクリーンパターンは、上記スクリーンパターンが形成された領域の面積が長さ方向のマージン部を成す領域の面積より大きくなるよう形成される請求項５に記載の積層型チップキャパシタの製造方法。
【請求項１０】
上記スクリーンパターンは、幅方向に一部重畳して並ぶよう形成される請求項５に記載の積層型チップキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型チップキャパシタに関する。とりわけ、厚さの差による亀裂の発生を抑制しカッティングラインの整列エラーによる短絡の危険を防止して、素子の信頼性を向上させることの可能な積層型チップキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
一般に積層型チップキャパシタ（ＭＬＣＣ）はセラミックグリーンシートという複数個の誘電体層と複数個の誘電体層間に挿入された内部電極を含む。こうした積層型チップキャパシタは大きさが小型で且つ高い静電容量を具現することが可能で基板上に容易に実装することが可能で、様々な電子装置の容量性部品として幅広く用いられている。
【０００３】
こうした積層型チップキャパシタは、相違する或いは相異なる極性を有する２個の内部電極が印刷された誘電体層を交互に繰り返し積層後、この積層物を加圧及び焼成し、その焼成された積層物の両端部に外部端子電極を形成することにより製造される。しかし誘電体層に内部電極を形成する際、内部電極を保護し電気的な短絡現象を防止すべく内部電極の幅方向にマージン部を残しておく。したがって、チップキャパシタの全体外形において、内部電極が形成された中心部位と、マージン部が位置した両側面部位との間に厚さの差が発生する。こうしたチップキャパシタ外形上の厚さの差は、とりわけ焼成過程においてチップに亀裂（ｃｒａｃｋ）を発生させキャパシタの信頼性に悪影響を及ぼす。
【０００４】
図１は従来の積層型チップキャパシタの第１内部電極と第２内部電極を示す平面図である。図１によると、通常セラミックグリーンシート（ｃｅｒａｍｉｃ ｇｒｅｅｎ ｓｈｅｅｔ）と呼ばれる誘電体層（１２、１３）上に各々第１内部電極（２２）及び第２内部電極（２３）が印刷されている。内部電極（２２、２３）は各々誘電体層（１２、１３）の一端部から他端部に向かって長さ方向（Ｌ方向）へ延長されている。内部電極（２２、２３）の長さは誘電体層（１２、１３）の長さより短くなっており、内部電極（２２、２３）各々は誘電体層（１２、１３）の一端部においてのみ外部へ露出し他端部においては外部に露出しない。したがって、誘電体層（１２、１３）は各々所定大きさ（ｙ）の長さ方向（Ｌ方向）マージン部（３２ｂ、３３ｂ）を有する。さらに、内部電極（２２、２３）の幅は誘電体層（１２、１３）の幅より短く、誘電体層（１２、１３）の両側には所定の大きさ（ｘ）の幅方向（Ｗ方向）マージン部（３２ａ、３３ａ）が残される。ここで、幅方向マージン部とは、誘電体層の縁端と内部電極との間のマージン部として誘電体層の全長に亘って延長された部分のことをいう。このＷ方向のマージン部（３２ａ、３３ａ）は内部電極を保護し電気的短絡を防止するために必要である。
【０００５】
ところで、第１内部電極（２２）と第２内部電極（２３）を交互に繰り返し積層後圧着して積層物を製造すると、Ｗ方向のマージン部（３２ａ、３３ａ）により内部電極の中心部と両側部との間に厚さの差が発生する。図２はこうした厚さの不均一性を示している。図２は図１の内部電極が形成された誘電体層の積層物をＡＡ'ラインに沿って切断した断面図である。図２に示した積層物（１００ａ）は、第１内部電極（２２）が形成された誘電体層（図１の参照番号１２）と第２内部電極（２３）が形成された誘電体層（１３）を交互に繰り返し積層することにより製造される。図２に示したように、内部電極の中心部における積層物の厚さ（ｔ２）は電極層が形成されないＷ方向マージン部における積層物の厚さ（ｔ１）より大きい。こうした厚さの差を有する積層物（１００ａ）を焼成すると、厚さの差がより増大し焼成された積層物（１００ｂ）に多くの亀裂が発生する。したがって、上記積層物に外部端子電極を形成して積層型チップキャパシタを完成すると、上記亀裂により積層型チップキャパシタは正常的に動作しなくなりもする。
【０００６】
こうした厚さの差による亀裂問題を解決すべく、電極層のスクリーン印刷時導電性ペースト内のＮｉなど金属含量を減らし電極厚さを最大限薄くする方法がある。しかし、現在のスクリーン印刷技術では１μｍ程の薄い内部電極は形成しがたい。さらに、厚さの差が発生する部分に誘電体スラリーを印刷して厚さの差を補完する方法があるが、この方法はさらなる工程を必要とし厚さの差による亀裂問題を根本的に解決しがたい。
【０００７】
こうした問題を解決すべく、特許文献１はＷ方向のマージン部無しで内部電極を形成した後、誘電体層を積層する方案を提示している。しかし、上記特許文献１によると、誘電体層を積層後、内部電極の引出部をコーティングで保護した状態において湿式エッチングを施しＷ方向のマージン部を形成する。したがって、工程が複雑になり製造費用及び時間が増加し、湿式エッチングの均一性を確保しがたい。
【特許文献１】米国特許第５,１４４,５２７号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上記問題点を解決するためのものであって、その目的は中心部と両側部との間の厚さの差による亀裂の発生を防止しカッティングラインの整列エラーによる短絡の危険を抑制して、素子の信頼性を向上させることの可能な積層型チップキャパシタを提供することである。
【０００９】
さらに、本発明の他の目的は中心部と両側部との間に発生する厚さの差による亀裂の発生を抑制しカッティングラインの整列エラーによる短絡の危険を抑制して、素子不良率を低減させることの可能な積層型チップキャパシタの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上述した技術的課題を成し遂げるために、本発明による積層型チップキャパシタは、複数の誘電体層が積層されて成るキャパシタ本体と; 上記複数の誘電体上に形成され、メイン電極部（ｍａｉｎ  ｅｌｅｃｔｒｏｄｅ ｐｏｔｉｏｎ）とリード部（ｌｅａｄ  ｐｏｒｔｉｏｎ）を有する複数の第１内部電極及び第２内部電極と；上記キャパシタ本体の両側面に形成され上記第１及び第２内部電極の両側端部と接するチップ保護用側面部材と;上記キャパシタ本体の外面に形成され上記内部電極に連結された一対の外部端子電極とを含み、上記メイン電極部の幅は上記誘電体層の幅と等しく、上記リード部の幅は上記誘電体層の幅より小さい。本発明によると、メイン電極部の幅が誘電体層の幅と同一なので、幅方向のマージン部が無くなる。
【００１１】
本発明の実施形態によると、上記一対の外部端子電極中一つは第１内部電極にのみ連結され、残りの一つは第２内部電極にのみ連結され、上記一対の外部端子電極は相異なる（相違する）極性を有する。こうして、上記第１内部電極と上記第２内部電極とは相異なる（相違する）極性を有する。
【００１２】
本発明の実施形態によると、上記誘電体層は上記内部電極の一端部に各々長さ方向のマージン部を有することが可能である。上記第１内部電極の一端部にある上記長さ方向のマージン部は、上記第２内部電極の一端部にある上記長さ方向のマージン部と交互に配置される。
【００１３】
本発明の実施形態によると、上記チップ保護用側面部材はセラミック材料またはエポキシレジンから成ることが可能である。こうしたチップ保護用側面部材を上記キャパシタ本体の両側面に形成することにより、内部電極が両側端部において互いに短絡されないようにし、キャパシタ内部を保護することが可能になる。
【００１４】
本発明によると、メイン電極部の幅と誘電体層の幅が等しいので幅方向のマージン部が形成されない。さらに、外部端子電極と接するリード部の幅は誘電体層の幅より小さい。こうした特徴は積層型チップキャパシタの厚さを均一にするばかりでなく、相異なる極性を有する内部電極と外部端子電極との間の望まない短絡現象を防止することが可能になる。
【００１５】
本発明の他の目的を成し遂げるために、本発明による積層型チップキャパシタの製造方法は、幅方向のマージン部が形成されずスクリーンパターン幅がスクリーンパターンの間隔より大きくなるよう、スクリーンパターンを複数の母体グリーンシート上に形成する段階と;上記スクリーンパターンを利用して上記複数の母体グリーンシート上に第１内部電極パターン及び第２内部電極パターンを形成する段階と;上記内部電極パターンが形成された上記複数の母体グリーンシートを積層して母体グリーンシートの積層物を形成する段階と;幅方向と長さ方向に配列されたカッティングラインに沿って上記母体グリーンシートの積層物をカッティングすることにより、メイン電極部とリード部とで成る複数の第１内部電極及び第２内部電極が内部に形成されるキャパシタ本体を得る段階と; 上記キャパシタ本体の両側面にチップ保護用側面部材を形成して上記内部電極の両側端部が上記チップ保護用側面部材と接するようにする段階と; 上記キャパシタ本体の外面に、上記リード部を介して上記内部電極と連結される一対の外部端子電極を形成する段階を含む。
【００１６】
本発明によると、上記内部電極パターンを形成する段階は、上記スクリーンパターンを印刷マスクとして導電性ペーストを上記母体グリーンシート上に印刷する段階と、上記印刷された導電性ペーストを乾燥する段階を含む。
【００１７】
本発明によると、上記母体グリーンシートの積層物を形成する段階は、上記第１内部電極パターンが形成された母体グリーンシートと上記第２内部電極パターンが形成された母体グリーンシートとを交互に積層する段階を含むことが可能である。この場合、上記第１内部電極パターンと上記第２内部電極パターンとはずれ合って積層されるようにする。
【００１８】
本発明の実施形態によると、上記スクリーンパターンが形成された領域は長さ方向のマージン部を含む。この場合、上記スクリーンパターンが形成された領域の面積は上記長さ方向のマージン部を成す領域の面積より大きくなる。
【００１９】
本発明によると、上記スクリーンパターンは、パターン幅がパターン間隔より大きくなるよう形成される。そのために、上記スクリーンパターンは幅方向に一部重畳して並ぶよう形成され得る。この場合、上記スクリーンパターンの幅は、幅方向に配列された上記カッティングライン同士の間隔より大きくなる。こうして、メイン電極部の幅より小さい幅を有するリード部が得られる。さらに、カッティングラインの整列エラーが発生しても、内部電極と外部端子電極との望まない短絡現象を防止することが可能になる。
【００２０】
本発明によると、Ｗ方向のマージン部を無くすと同時にキャパシタ本体の両側面にチップ保護用側面部材を形成することにより、積層型チップキャパシタにおいて局部的な厚さの差が発生する現象を防止することが可能で、内部電極が両側端部において短絡されないようにすることが可能である。これにより、キャパシタの亀裂現象を抑制し、素子の信頼性を向上させることが可能になる。
【発明の効果】
【００２１】
本発明によると、幅方向のマージン部を無くしキャパシタ本体両側面にチップ保護用側面部材を形成することにより、積層型チップキャパシタにおいて局部的な厚さの差が生じる現象を防止し且つ内部電極が両側端部において短絡しないようにさせることが可能になる。こうして、キャパシタの亀裂現象を抑制し素子の信頼性を向上させることが可能になる。さらに、パターン幅がパターン間隔より大きくなるようスクリーンパターンを形成することにより、製造工程中カッティングラインの整列エラーによる短絡現象を防止することが可能になる。結局、素子の不良率を低減させ素子の信頼性を高めることが可能になる。
【発明を実施するための最良の形態】
【００２２】
以下、添付の図に基づき本発明の実施形態を説明する。 しかし、本発明の実施形態は様々な他形態に変形することが可能で、本発明の範囲が以下説明する実施形態に限定されるわけではない。本発明の実施形態は当業界において平均的な知識を有する者にとって本発明をより完全に説明するために提供されるものである。したがって、図における要素の形状及び大きさなどはより明確な説明のために誇張されることもあり、図上の同一符合で示した要素は同一要素である。
【００２３】
図３は本発明の一実施形態による積層型チップキャパシタの第１内部電極と第２内部電極とを示す平面図である。図３によると、各々の誘電体層（４２、４３）上に第１内部電極（５２）と第２内部電極（５３）が形成されている。各々の内部電極（５２、５３）は、誘電体層（４２、４３）の幅と同一な幅（Ｍ）を有するメイン電極部（ｍａｉｎ  ｅｌｅｃｔｒｏｄｅ  ｐｏｒｔｉｏｎ）と、それより小さい幅（Ｎ）を有するリード部（ｌｅａｄ ｐｏｒｔｉｏｎ;５２ａ、５３ａ）とを含んで成る。したがって、誘電体層（４２、４３）は幅方向（Ｗ方向）のマージン部を有さない。しかし、誘電体層（４２、４３）は、長さ方向（Ｌ方向）のマージン部（６２、６３）を有することが可能である。前記各メイン電極部は各内部電極（５２、５３）における各リード部（５２ａ、５３ａ）以外の電極本体部分を指している。
【００２４】
リード部（５２ａ、５３ａ）は、メイン電極部から延長され誘電体層（４２、４３）の一端部に引出される。リード部（５２ａ、５３ａ）は内部電極（５２、５３）を外部端子電極に連結する役目を果たす。このリード部（５２ａ、５３ａ）の幅（Ｎ）は内部電極（５２、５３）のメイン電極部の幅（Ｍ）より小さい。このように、リード部（５２ａ、５３ａ）の幅（Ｎ）をメイン電極部の幅（Ｍ）より小さく設計すると、後述するように内部電極（５２、５３）と外部端子電極との望まない短絡現象を防止することが可能になる。
【００２５】
図４は図３の内部電極が形成された誘電体層の積層物をＢＢ'ラインに沿って切断した断面図である。この積層物（２００ａ）は第１及び第２内部電極（５２、５３）が形成された誘電体層（４２、４３）を交互に積層して形成されたものである。上記積層物（２００ａ）の形成時、第１内部電極（５２）の一端部にあるＬ方向マージン部（６２）は第２内部電極（５３）の一端部にあるＬ方向マージン部（６３）と交互に配置されるようにする。
【００２６】
図４に示したように、Ｗ方向のマージン部が無いので上記積層物（２００ａ）は均一な厚さを有する。この積層物（２００ａ）を圧着し焼成して、焼成された積層物（２００ｂ）を形成しも、この焼成された積層物（２００ｂ）には厚さの偏差が生じない。したがって、従来と異なり厚さの偏差による亀裂が発生しなくなる。
【００２７】
しかし、Ｗ方向のマージン部が無くなると、図４に示したように内部電極（５２、５３）の両側端部は積層物（２００ｂ）の外部に露出する。したがって、水分などの外部異物により第１内部電極（５２）が第２内部電極（５３）と連結され両側端部において短絡現象が発生する虞がある。これを防止すべく、図５に示したように上記誘電体層の積層物両側面に、チップ保護用側面部材（７０）を形成する。このチップ保護用側面部材は、例えば絶縁性を有するエポキシレジンまたはセラミック材料から成り得る。
【００２８】
図６は図５において内部電極と平行な平面に沿って切断した水平断面図で、図７は図５のＸＸ'ラインに沿って切断した断面図である。図６及び図７に示したように、誘電体層（４２、４３）は幅方向マージン部を有さず、リード部（５２ａ、５３ａ）はメイン電極部の幅（即ち、誘電体層の幅）より小さい幅を有する。さらに、第１内部電極（５２）が形成された誘電体層（４２）の両側端と、第２内部電極（５３）が形成された誘電体層（４３）の両側端とにはチップ保護用側面部材（７０）が形成されている。こうしたチップ保護用側面部材（７０）は内部電極同士の短絡現象を防止するばかりでなく外部物質（湿気など）や外部衝撃からチップ内部を保護する。
【００２９】
次に、本発明の実施形態による積層型チップキャパシタの製造方法を説明する。図８ないし図１２は本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図である。
【００３０】
先ず、図８によると、誘電体から成る母体グリーンシート（ｍｏｔｈｅｒ ｇｒｅｅｎ ｓｈｅｅｔ；１４０）上にスクリーンパターン（１８０）を形成する。この母体グリーンシート（１４０）は後にカッティングされ図３に示したような誘電体層（４２、４３）となる。さらに、スクリーンパターン（１８０）が形成された領域は以降長さ方向マージン部（Ｌ方向マージン部）を形成するようになる。
【００３１】
図８において、図面符合Ｌ１及びＬ２は各々長さ方向及び幅方向に配列されたカッティングラインを示す。図８に示したように、スクリーンパターン（１８０）は、幅方向マージン部が生じないよう形成される。スクリーンパターン（１８０）が形成された領域は長さ方向のマージン部（図３の図面符合６２及び６３参照）を含むようになる。さらに、スクリーンパターン（１８０）は、スクリーンパターンの幅（Ｒ）がスクリーンパターン間隔（Ｎ）より大きくなるよう形成される。そのために、上記スクリーンパターン（１８０）は幅方向に一部重畳して並ぶよう形成された。したがって、スクリーンパターン（１０８）が形成された領域の面積は、長さ方向マージン部が成す領域の面積より大きくなる。
【００３２】
スクリーンパターンの幅（Ｒ）がスクリーンパターン間隔（Ｎ）より大きくなることにより、スクリーンパターン間隔（Ｎ）は幅方向に配列されたカッティングライン（Ｌ２）の間隔（Ｍ）より小さくなる。スクリーンパターン間隔（Ｎ）は後述するように、リード部（図３の図面符合５２ａ及び５３ａ参照）の幅に該当する。さらに、カッティングライン（Ｌ２）の間隔（Ｍ）は内部電極のメイン電極部の幅に該当する。結局、図８に示したようなスクリーンパターン（１８０）を形成することにより、幅方向マージンを省くことが可能で、メイン電極部の幅より小さい幅を有するリード部を形成することが可能になる。
【００３３】
次に、図９に示したように、スクリーンパターン（１８０）を利用して母体グリーンシート（１４０）上に導電性ペーストを印刷し、これを乾燥して内部電極パターン（１５０）を形成する。この内部電極パターン（１５０）としては、第１内部電極パターンと第２内部電極パターンが挙げられる。即ち、一つの母体グリーンシート上に第１内部電極パターンを形成し、他方の一つの母体グリーンシート上には第２内部電極パターンを形成する。この際、第１内部電極パターンと第２内部電極パターンとはずれ合って配置されるよう形成する。その後、第１内部電極パターンが形成された母体グリーンシートと第２内部電極パターンが形成された母体グリーンシートとを交互に繰り返し積層することにより、母体グリーンシートの積層物を形成する。
【００３４】
次に、図９のカッティングライン（Ｌ１、Ｌ２）に沿って上記母体グリーンシートの積層物をカッティングすることにより、複数のキャパシタ本体を形成する。 図１０はこうしたカッティングにより得られたキャパシタ本体の内部電極形状を示す平面図である。図１０に示したように、内部電極（５２、５３）のメイン電極部は誘電体層（４２、４３）と同一な幅（Ｍ）を有する。したがって、誘電体層（４２、４３）は幅方向マージン部を有さない。この場合、メイン電極部の幅（Ｍ）は上記カッティングライン（Ｌ２）同士の間隔に該当（相当）する。さらに、各々の内部電極（５２、５３）はメイン電極部の幅（Ｍ）より小さい幅（Ｎ）を有するリード部（５２ａ、５３ａ）を有する。このリード部（５２ａ、５３ａ）の幅（Ｎ）はスクリーンパターン間隔に該当（相当）する。
【００３５】
次に、上記キャパシタ本体を加圧し焼成する。その後、図１１に示したように、内部電極（５２、５３）同士の短絡現象を防止し、チップ内部を保護するためにキャパシタ本体の両側面にチップ保護用部材（７０）を形成する。チップ保護用部材（７０）は、例えばセラミックまたはエポキシレジンを使用して形成することが可能である。
【００３６】
次に、図１２に示したようにキャパシタ本体の外面に一対の外部端子電極（２０１、２０２）を形成する。相異なる極性を有する一対の外部端子電極（２０１、２０２）中一つ（２０１）はリード部（５２ａ）を介して第１内部電極（５２）と連結され、他方の一つ（２０２）はリード部（５３ａ）を介して第２内部電極（５３）と連結される。こうして、第１内部電極（５２）と第２内部電極（５３）とは相異なる極性を有するようになる。
【００３７】
上記実施形態によると、スクリーンパターン（１８０）は、パターン幅がパターン間隔より大きくなるよう形成される。そのために、スクリーンパターン（１８０）は、幅方向に一部重畳して並ぶよう形成される。こうした方式によりスクリーンパターン（１８０）を形成すると、メイン電極部の幅より小さい幅を有するリード部が得られる。さらに、カッティングライン（Ｌ２）の整列エラーが発生した場合、相違な極性を有する内部電極と外部端子電極との望まない短絡現象を防止することが可能になる。
【００３８】
もし、幅方向マージン部の無い状態においてパターン幅がパターン間隔と同一になるようスクリーンパターン（１８０）を形成すると、カッティングライン（Ｌ２）の整列エラーが発生した場合、相異なる極性を有する内部電極と外部端子電極との短絡現象が発生して素子不良が招かれかねない。図１３ないし図１５は、こうした問題を説明するための図であり、幅方向マージン部の無い積層型チップキャパシタの製造工程を示す。
【００３９】
先ず、図１３によると、母体グリーンシート（１４１）上にスクリーンパターン（１８１）を形成する。このスクリーンパターン（１８１）は、幅方向マージン部が生じないよう形成される。しかし、先述した実施形態と異なり、スクリーンパターン（１８１）は、パターン幅（Ｒ'）がパターン間隔（Ｎ'）と同一になるよう形成される。その後、図１４に示したようにスクリーンパターン（１８１）を利用して母体グリーンシート（１４１）上に内部電極パターン（１５１）を形成する。その後、カッティング及び焼成を行い、チップ保護用側面部材（７０）及び外部端子電極（２０１、２０２）を形成して図１５に示したような結果物を得る。しかし、カッティング過程において、図１３及び図１４に示すように幅方向に配列されたカッティングライン（Ｌ２）に整列エラーが発生し得る。このようにカッティングライン（Ｌ２）に整列エラーが発生すると、図１４及び図１５に示したように望まない短絡部位の間に（ｋ）が形成され得る。この状態において外部端子電極を形成すると、図１５に示したように、一つの内部電極（５１）が相異なる極性を有する２個の外部端子電極（２０１、２０２）に同時に連結される。したがって、素子不良が発生して積層型チップキャパシタは正常的な動作を行えなくなる。
【００４０】
しかし、本発明によると、製造工程中カッティングラインに整列エラーが発生しても、内部電極と外部端子電極との望まない短絡現象を防止することが可能である。図１６ないし図１８は本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図であり、上記製造工程中カッティングラインの整列エラーが発生した場合に該当する図である。図１６ないし図１８によると、パターン幅がパターン間隔より大きくなるようスクリーンパターン（１８０）を形成すると、カッティングライン（Ｌ２）に整列エラーが発生しても、図１５に示したような短絡部位（ｋ）が形成されない。
【００４１】
図１６及び図１７に示したように、Ｐ領域においてはカッティングライン（Ｌ２）の整列エラーが無いが、Ｑ領域においてはカッティングライン（Ｌ２）の整列エラーがある。このようにＱ領域においてカッティングライン（Ｌ２）の整列エラーが発生しても、図１８に示したようにＱ領域の内部電極（５２）は同一極性の外部端子電極（２０１）にのみ連結され、他極性の外部端子電極（２０２）とは連結されない。これは、パターン幅がパターン間隔より大きくなるようスクリーンパターン（１８０）を形成したためである。したがって、素子の信頼性を高めることが可能になる。
【００４２】
本発明は上述した実施形態及び添付の図により限定されるものではなく、添付の請求範囲により限定するものである。さらに、本発明は請求範囲に記載された本発明の技術的思想を外れない範囲内において様々な形態の置換、変形及び変更が可能であることは当技術分野において通常の知識を有する者にとって自明である。
【図面の簡単な説明】
【００４３】
【図１】従来の積層型チップキャパシタの第１内部電極と第２内部電極を示す平面図である。
【図２】図１の内部電極が形成された誘電体層の積層物をＡＡ'ラインに沿って切断した断面図である。
【図３】本発明の一実施形態による積層型チップキャパシタの第１内部電極と第２内部電極を示す平面図である。
【図４】図３の内部電極が形成された誘電体層の積層物をＢＢ'ラインに沿って切断した断面図である。
【図５】図３の内部電極が形成された誘電体層の積層物両側面にチップ保護用側面部材を形成した状態を示す概略斜視図である。
【図６】図５において内部電極と平行な平面に沿って切断した水平断面図である。
【図７】図５のＸＸ'ラインに沿って切断した断面図である。
【図８】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図である。
【図９】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図である。
【図１０】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図である。
【図１１】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図である。
【図１２】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図である。
【図１３】幅方向マージン部の無い積層型チップキャパシタの製造工程を説明するための図であって、上記製造工程中カッティングラインの整列エラーが発生した場合に該当する図である。
【図１４】幅方向マージン部の無い積層型チップキャパシタの製造工程を説明するための図であって、上記製造工程中カッティングラインの整列エラーが発生した場合に該当する図である。
【図１５】幅方向マージン部の無い積層型チップキャパシタの製造工程を説明するための図であって、上記製造工程中カッティングラインの整列エラーが発生した場合に該当する図である。
【図１６】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図であって、上記製造工程中カッティングラインの整列エラーが発生した場合に該当する図である。
【図１７】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図であって、上記製造工程中カッティングラインの整列エラーが発生した場合に該当する図である。
【図１８】本発明の一実施形態による積層型チップキャパシタの製造工程を説明するための図であって、上記製造工程中カッティングラインの整列エラーが発生した場合に該当する図である。
【符号の説明】
【００４４】
４２、４３  誘電体層
５２  第１内部電極
５３  第２内部電極
７０  チップ保護用側面部材
１４０、１４１  母体グリーンシート
１８０、１８１  スクリーンパターン
Ｌ１、Ｌ２  カッティングライン
【図１】
2006179873.tif 000003
【図２】
2006179873.tif 000004
【図３】
2006179873.tif 000005
【図４】
2006179873.tif 000006
【図５】
2006179873.tif 000007
【図６】
2006179873.tif 000008
【図７】
2006179873.tif 000009
【図８】
2006179873.tif 000010
【図９】
2006179873.tif 000011
【図１０】
2006179873.tif 000012
【図１１】
2006179873.tif 000013
【図１２】
2006179873.tif 000014
【図１３】
2006179873.tif 000015
【図１４】
2006179873.tif 000016
【図１５】
2006179873.tif 000017
【図１６】
2006179873.tif 000018
【図１７】
2006179873.tif 000019
【図１８】
2006179873.tif 000020