(57)【要約】【課題】半導体基板とゲート絶縁膜との界面における界面準位を増大させることなく、より誘電率が低い材料でゲート絶縁膜を形成することが可能な半導体装置の製造方法を提供する。【解決手段】半導体基板１００上に酸化シリコン系材料からなるゲート絶縁膜１０２を形成する。次に、ゲート絶縁膜１０２上に金属材料を含むゲート電極層１０３を形成する。その後、熱処理を行うことによりゲート電極層１０３からゲート絶縁膜１０２中に金属材料を拡散させることにより、ゲート絶縁膜１０２の少なくとも表面層に金属酸化シリコン層１０２ａを形成する。【選択図】図２
2006253267.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に酸化シリコン系材料からなるゲート絶縁膜を形成する第１工程と、
前記ゲート絶縁膜上に金属材料を含むゲート電極層を形成する第２工程と、
熱処理を行うことにより前記ゲート電極層から前記ゲート絶縁膜中に金属材料を拡散させることにより、前記ゲート絶縁膜の少なくとも表面層に金属酸化シリコン層を形成する第３工程とを行う
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２工程で形成する前記ゲート電極層は、前記金属材料と共にシリコンおよび窒素のうちの少なくとも一方を含有している
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法において、
前記第３工程での金属材料の拡散は、前記ゲート電極層におけるシリコンおよび窒素の含有量によって制御される
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法において、
前記第２工程で形成する前記ゲート電極層は、ハフニウムシリサイドからなる
ことを特徴とする半導体装置の製造方法。
【請求項５】
請求項２記載の半導体装置の製造方法において、
前記第２工程では、堆積成膜によって所定の組成に構成された前記ゲート電極層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板と、当該半導体基板上に形成された酸化シリコン系材料からなるゲート絶縁膜と、当該ゲート絶縁膜上に形成された金属材料を含むゲート電極とを備えた半導体装置において、
前記ゲート絶縁膜は、前記ゲート電極を構成する金属材料を含有している
ことを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、
前記ゲート絶縁膜中における前記金属材料の濃度は、前記ゲート電極側から前記半導体基板側に向かって低濃度になっている
ことを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記ゲート絶縁膜は、前記半導体基板との界面側に酸化シリコン層を備えている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特には金属酸化物をゲート電極に用いたＭＯＳトランジスタ構成の半導体装置の製造方法と、これによって得られる半導体装置に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタの微細化は、既に０．１μｍのゲート長を目の前にしている。この微細化により、さらなる素子動作の高速化、低消費電力化、素子の占有面積の縮小をもたらしている。また最近では、同じチップ面積により多くの素子を搭載できることからＬＳＩそのものの多機能化が実現している。しかしながら、微細化の追求はゲート長０．１μｍを境に大きな壁にぶつかることが予想されている。その壁のひとつにゲート絶縁膜の薄膜化の限界がある。
【０００３】
従来ゲート絶縁膜には、固定電荷をほとんど含有せず、またチャネル部のＳｉとの境界にほとんど界面準位を形成しないという、素子動作上不可欠な２つの特性を満足できることから、酸化シリコン（ＳｉＯ2）が用いられてきた。また酸化シリコン（ＳｉＯ2）は、性御性良好にかつ簡便に薄膜形成できることから、素子の微細化にも有効であった。
【０００４】
しかしながら、酸化シリコン（ＳｉＯ2）は、比誘電率が３．９と低く、ゲート長０．１μｍ以降の世代ではトランジスタの性能を満足するために、ゲート絶縁膜として３ｎｍ以下の膜厚とすることが要求される。ところが、このように薄膜化した酸化シリコン膜においては、キャリアが膜中を直接トンネリングし、ゲート電極−半導体基板間のリーク電流が増加する問題起こると予測される。
【０００５】
そこで、ゲート絶縁膜として、酸化シリコン（ＳｉＯ2）よりも比誘電率が大きい材料を用いることにより、ゲート絶縁膜の膜厚を厚く形成し、トンネリング現象を防ぐことが研究されている。比誘電率が大きい材料としては、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2等のＨｉｇｈ−ｋ金属酸化膜が検討されている。これらのＨｉｇｈ−ｋ金属酸化膜は、比誘電率が高いために、酸化シリコン（ＳｉＯ2）に比べ同じゲート容量を得るのに膜厚を数倍厚くすることができ、トンネリング現象を押さえられる有望な材料と考えられている。
【０００６】
一方、従来ゲート電極としては、Ｎ，Ｐのドーパントを添加したＰｏｌｙ−Ｓｉが用いられている。しかしながら、ポリシリコンからなるゲート電極においては、ＭＯＳトランジスタの動作時に電極内に空乏層が広がり、ゲート絶縁膜の電気的膜厚を増加させ、微細化が進んだＭＯＳトランジスタの素子特性を劣化させることが問題となっている。
【０００７】
この問題を解決するために、空乏層の生じない金属電極をゲート電極として用いることが研究されている。その一例として、半導体基板表面を覆うゲート絶縁膜上に、ポリシリコン膜を介してＨｆ膜を形成し、熱処理を行うことでポリシリコン膜中にＨｆを拡散させてＨｆＳｉ層を形成し、ＨｆＳｉ層とＨｆ層との２層構造のゲート電極を設ける構成が提案されている（下記非特許文献１参照）。
【０００８】
【非特許文献１】「ＩＥＥＥ electron device letters」２００４年６月vol.25，NO.6，p.372-374
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述したＨｉｇｈ−ｋ金属酸化膜の形成方法としては、有機金属気相成長法（metal organic-chemical vapor deposition：ＭＯＣＶＤ）や原子層蒸着法（Atomic Layer Deposition：ＡＬＤ）等の堆積成膜方法が多く用いられている。しかしながら、これらの堆積成膜方法によって成膜された、いわゆるａｓ−ｄｅｐｏ膜は、界面および膜質が悪いため、そのままではゲート絶縁膜として用いることができず、成膜後に高温の熱処理を行うことで膜質の向上を図る必要がある。
【００１０】
ところが、半導体装置の製造においては、半導体基板上にゲート絶縁膜としてＨｉｇｈ−ｋ金属酸化膜を形成した後に高温の熱処理を行うと、Ｈｉｇｈ−ｋ金属酸化膜（ゲート絶縁膜）中の金属元素が基板界面へ達してしまうことにより、半導体基板−ゲート絶縁膜の界面特性が悪化しＭＯＳトランジスタ特性が劣化する問題が生じる。
【００１１】
そこで本発明は、半導体基板とゲート絶縁膜との界面における界面準位を増大させることなく、より誘電率が低い材料でゲート絶縁膜を形成することが可能で、これによりＭＯＳトランジスタの特性の向上とさらなる微細化が可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
このような目的を達成するための本発明の半導体装置の製造方法は、次のような工程を順次行う。先ず、第１工程では、半導体基板上に酸化シリコン系材料からなるゲート絶縁膜を形成する。次の第２工程では、ゲート絶縁膜上に金属材料を含むゲート電極層を形成する。その後第３工程では、熱処理を行うことによりゲート電極層からゲート絶縁膜中に金属材料を拡散させる。これにより、ゲート絶縁膜の少なくとも表面層に金属酸化シリコン層を形成する。
【００１３】
また本発明の半導体装置は、上述した手順を行うことによって得られる半導体装置でもある。
【００１４】
以上のような製造方法によれば、酸化シリコン系材料からなるゲート絶縁膜に対して、熱処理によってゲート電極層から金属材料を拡散させることにより、ゲート絶縁膜中に金属酸化シリコン層を形成する。このため、金属材料を適宜選択して用いることにより、この金属酸化シリコン層が、酸化シリコン系材料よりも高誘電率のＨｉｇｈ−ｋ金属酸化膜となる。したがって、この金属酸化シリコン層を備えたゲート絶縁膜は、全体が酸化シリコン系材料のみからなるゲート絶縁膜と比較して高誘電化される。しかも、熱処理条件やゲート電極層の組成によって、金属材料がゲート絶縁膜と半導体基板との界面にまで拡散することのないように制御されるため、半導体基板側の界面が酸化シリコン系材料層でたもたれるため、界面順位が抑えられる。
【発明の効果】
【００１５】
以上説明したように本発明によれば、半導体基板とゲート絶縁膜との間の界面準位を増大させることなく、ゲート絶縁膜を高誘電率化させることができ、これによりＭＯＳトランジスタの特性の向上とさらなる微細化を達成することが可能になる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。尚、各実施形態においては、半導体装置の製造方法を説明し、次いでこの製造方法によって得られる半導体装置の構成を説明する。
【００１７】
＜第１実施形態＞
先ず、図１（１）に示すように、例えば単結晶シリコンからなる半導体基板１００の表面側に素子分離領域１０１を形成する。その後、この半導体基板１００を、アンモニア、過酸化水素水及び純水を混合した溶液で洗浄することによって表面の汚染を除去し、引き続きＨＦ／Ｈ2Ｏ比が１／１００の水溶液に６０秒間浸して自然酸化膜を除去する。
【００１８】
次に、図１（２）に示すように、半導体基板１００の表面層に、熱酸化法によって酸化シリコンからなるゲート絶縁膜１０２を、所定膜厚（例えば４ｎｍ程度）で形成する。この際の成膜条件は、成膜温度６００℃〜１０００℃、成膜雰囲気内圧力１．３３Ｐａ〜１０5Ｐａ程度とする。このような熱酸化法によってゲート絶縁膜１０２を形成することにより、界面状態および膜質の良好なゲート絶縁膜１０２が得られる。
【００１９】
次いで、図１（３）に示すように、酸化シリコンからなるゲート絶縁膜１０２上に、金属材料を含むゲート電極層１０３を形成する。金属材料としては、その金属材料の酸化物の誘電率が酸化シリコン（ＳｉＯ2）よりも高く、３．９以上の誘電率となる材料を用いることする。このような金属材料としては、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）が例示される。そして、このような金属材料を含むゲート電極層１０３には、これらの金属材料と共に、所定の組成でシリコン（Ｓｉ）や窒素（Ｎ）を含有させることで、以降に行う熱処理工程においての金属材料の拡散を制御する様にしても良い。
【００２０】
以上のようなゲート電極層１０３は、例えば、ハフニウム（Ｈｆ）、ハフニウムシリサイド（ＨｆＳｉ）、ハフニウムナイトライド（ＨｆＮ）からなることとする。この中でも特に、シリコンや窒素を含有する金属材料が好ましく、ハフニウムシリサイド（ＨｆＳｉ）、ハフニウムナイトライド（ＨｆＮ）を用いることが好ましい。そして、これらのシリコンや窒素を含有する金属材料からなるゲート電極層１０３の形成は、物理的気相成長法（physical vapor deposition：ＰＶＤ）法、化学的気相成長法（chemical vapor deposition：ＣＶＤ）、原子層蒸着法（Atomic Layer Deposition：ＡＬＤ）などの堆積成膜法によって行うことで、所望の組成とすることが好ましい。
【００２１】
その後、図１（４）に示すように、熱処理を行うことにより、ゲート電極層１０３からゲート絶縁膜１０２中に金属材料を拡散させる。これにより、酸化シリコンからなるゲート絶縁膜１０２を、その表面層に金属材料の拡散によって形成された金属酸化シリコン層を備えたゲート絶縁膜１０２’とする。
【００２２】
図２には、上記熱処理によるゲート絶縁膜１０２中への金属材料の拡散状態を示す。図２（３）に示すように、酸化シリコンからなるゲート絶縁膜１０２上に、金属材料を含むゲート電極層１０３を形成した状態で、上述した熱処理を施す。これにより、図２（４）に示すように、ゲート電極層１０３中の金属材料をゲート絶縁膜１０２中に拡散させ、ゲート絶縁膜１０２におけるゲート電極層１０３側に、金属酸化シリコン層１０２ａを形成して高誘電率化する。この際、ゲート絶縁膜１０２の表面層のみに金属材料を拡散させる。そして、ゲート絶縁膜１０２における半導体基板１００側には、金属材料を拡散させずに酸化シリコンがそのまま残るようにする。これにより、例えば膜厚２〜３ｎｍ程度の酸化シリコン層１０２ｂと、その上層の金属酸化シリコン層１０２ａとの積層構造を備えたゲート絶縁膜１０２’を形成する。
【００２３】
以上のようなゲート絶縁膜１０２’中における金属材料の拡散状態は、上述した熱処理における熱処理条件によって制御される。例えば、ここでは、窒素雰囲気下または水素雰囲気下で行うこととする。そして、例えばＨＦＳｉからなるゲート電極層１０３を形成した場合の熱処理条件は、処理温度１００℃〜５００℃、処理雰囲気内圧力１．３３Ｐａ〜１０5Ｐａ程度とする。尚、ゲート絶縁膜１０２は、成膜時点において予め界面状態よび膜質良好に形成されているため、ここで行う熱処理は、金属材料の拡散のみを目的とした制御を行えば良いことになる。
【００２４】
また、ゲート絶縁膜１０２’中における金属材料の拡散状態は、熱処理条件とともに、ゲート電極層１０３の組成によっても制御可能である。この場合、予めゲート電極層１０３中におけるシリコン（Ｓｉ）および窒素（Ｎ）の含有量毎に、ゲート絶縁膜１０２’中における金属材料の拡散状態を求めておくこととする。
【００２５】
図２（４）の右脇には、金属酸化シリコン層１０２ａ中における金属元素の濃度プロファイルを示した。この濃度プロファイルに示すように、以上のような熱処理によって形成された金属酸化シリコン層１０２ａ中においては、ゲート電極層１０３側から半導体基板１００側に向かって金属材料が拡散するため、ゲート電極層１０３側から半導体基板１００側に向かって、金属元素の濃度が低濃度になっている。
【００２６】
次に、以上のような熱処理の後には、図３（５）に示すように、ゲート電極層１０３をパターニングすることにより、ゲート電極１０３ａを形成する。この際、ここでの図示を省略したマスクパターン上からゲート電極層１０３をドライエッチングすることにより、素子分離領域１０１で分離された領域上を横切るような形状にゲート電極１０３ａを形成する。ここでは、ゲート電極層１０３をエッチングした後、続けてゲート絶縁膜１０２’もエッチングしてパターニングする。
【００２７】
その後、図３（６）に示すように、ゲート電極１０３ａをマスクにして半導体基板１００の表面層にＬＤＤ拡散層１０５を形成するための不純物を導入する。次に、ゲート電極１０３ａおよびゲート絶縁膜１０２’の側壁に、絶縁性のサイドウォール１０６を形成する、次いで、ゲート電極１０３ａおよびサイドウォール１０６をマスクにして、半導体基板１００の表面層にソース・ドレイン拡散層１０７を形成するための不純物を導入する。その後、半導体基板１００の表面層に導入した不純物の活性化のための熱処理を行うことにより、ＬＤＤ拡散層１０５およびソース・ドレイン拡散層１０７を形成し、ＭＯＳトランジスタ（半導体装置）１０９を完成させる。
【００２８】
以上のようにして得られたＭＯＳトランジスタ１０９は、半導体基板１００上に、酸化シリコン系材料からなるゲート絶縁膜１０２’を介して金属材料を含むゲート電極１０３ａが設けられたものとなる。そして特にゲート絶縁膜１０２’は、その表層が、ゲート電極１０３ａを構成する金属材料（例えばＨｆ）を含有する金属酸化シリコン層１０２ａで構成され、半導体基板１００側の界面層が酸化シリコン層１０２ｂで構成されたものとなる。
【００２９】
また、金属酸化シリコン層１０２ａは、上部のゲート電極１０３ａ側からの金属材料の拡散によって形成されるため、ゲート電極１０３ａ側から半導体基板１００側に向かって、金属材料の濃度が低濃度に構成されている。
【００３０】
そして、以上説明した製造方法によれば、図２（３）および図２（４）を用いて説明したように、酸化シリコン系材料からなるゲート絶縁膜１０２に対して、熱処理によってゲート電極層１０３から金属材料を拡散させることにより、ゲート絶縁膜１０２中に金属酸化シリコン層１０２ａを形成する。このため、Ｈｆに代表されるような酸化物が高誘電率となる金属材料を適宜選択して用いることにより、この金属酸化シリコン層１０２ａが酸化シリコン系材料よりも高誘電率のＨｉｇｈ−ｋ金属酸化膜となる。
【００３１】
したがって、この金属酸化シリコン層１０２ａを備えたゲート絶縁膜１０２’は、全体が酸化シリコン系材料のみからなるゲート絶縁膜と比較して高誘電化される。しかも、熱処理条件やゲート電極層１０３の組成によって、金属材料がゲート絶縁膜１０２’と半導体基板１００との界面にまで拡散することのないように制御することで、半導体基板１００側の界面に酸化シリコン層１０２ｂを残しているため、界面順位を抑えることも可能である。
【００３２】
この結果、半導体基板１００とゲート絶縁膜１０２’との間の界面準位を増大させることなく、ゲート絶縁膜１０２’を高誘電率化させることができ、これによりＭＯＳトランジスタの特性の向上とさらなる微細化を達成することが可能になる。
【００３３】
ここで、図４には、ゲート電極層を各材料（ＨｆＮx、ＨｆＳｉx）で構成した場合について、各材料の組成（Ｎ／Ｈｆ＋Ｎ，Ｓｉ／Ｈｆ＋Ｓｉ）と、上述した熱処理条件での熱処理後においてのゲート絶縁膜の電気的膜減り量ΔＥＯＴとの関係を示す。尚、電気的膜減り量ΔＥＯＴ＝ＥＯＴ（poly）−ＥＯＴ（Metal）とする。ただし、ＥＯＴ（poly）は、ゲート電極層をポリシリコンで形成した場合においての、酸化シリコンからなるゲート絶縁膜の電気的膜厚である。また、ＥＯＴ（Metal）は、ゲート電極層を各材料で構成して熱処理を行った場合においての、酸化シリコンに換算した熱処理後のゲート絶縁膜の電気的膜厚である。
【００３４】
この図に示すように、ゲート電極層を構成する材料の組成により、電気的膜減り量ΔＥＯＴの制御が可能であることがわかる。具体的には、ゲート電極層中における窒素（Ｎ）やシリコン（Ｓｉ）の含有量を多くすることにより、電気的膜減り量ΔＥＯＴが小さくなる。したがって、ゲート電極層中を構成する材料の組成により、図１（４）および図２（４）を用いて説明した熱処理によるゲート絶縁膜への金属材料の拡散が制御可能であることがわかる。
【００３５】
また、ここでの図示は省略したが、ＴＥＭ像を観察したところ、図１（４）および図２（４）を用いて説明した熱処理後においても、ゲート絶縁膜の物理的な膜厚は保たれていることが確認された。このことから、ゲート絶縁膜１０２’における、ゲート電極１０３ａとの界面側の誘電率の上昇により、電気的膜厚ＥＯＴが変化していることがわかる。
【００３６】
図５には、以上のようにして得られたＭＯＳトランジスタ１０９について、ゲート絶縁膜の酸化シリコン換算の電気的膜厚（equivalent oxide thickness：ＥＯＴ）と−リーク電流（Ｉｇ）との関係（ＥＯＴ−Ｉｇ特性）を示す。また比較として、ゲート電極がポリシリコンからなるＭＯＳトランジスタにおけるＥＯＴ−Ｉｇ特性を示す。この結果から、ゲート電極にＨｆに代表されるような金属材料を含有させるることにより、ゲート絶縁膜の誘電率を高めることができ、同じＥＯＴで比較した場合、リーク電流Ｉｇを低減させる効果が得られることがわかる。
【００３７】
また、図６には、以上のようにして得られたＭＯＳトランジスタ１０９のＣＶ特性を示す。この結果から、Ｈｆに代表されるような金属を用いた電極にすることにより、インバージョン側において、Ｐｏｌｙ電極で見られる空乏層の影響によるチャネル−ゲート電極間の容量（Ｃ／Ｃ）の低下が無くなることが分かる。
【００３８】
そして、図７には、以上のようにして得られたＭＯＳトランジスタ１０９についての、縦方向電界（Ｅｅｆｆ）と電子移動度（Electron Mobility）との関係を示す。この結果から、ＭＯＳトランジスタの駆動電圧付近の電界（０．８ｍＶ／ｃｍ）付近での電子移動度は、ｕｎｉｖｅｒｓａｌな値およびポリシリコン電極／酸化シリコン（ＳｉＯ2）ゲート絶縁膜を用いたとした場合の値に対して維持されており、電子移動度に関連するＭＯＳトランジスタ特性が良好に得られていることが分かる。
【００３９】
尚、上述した第１実施形態においては、図１（４）および図２（４）で示した熱処理を、ゲート電極層１０３を形成した直後に行う構成を説明した。しかしながら、この熱処理は、ゲート電極層１０３を形成した後であれば、さらにその後の工程で行っても良く、条件が同じであれば他の熱処理工程と兼ねて行っても良い。
【００４０】
＜第２実施形態＞
本第２実施形態が第１実施形態とことなるところは、上述した第１実施形態において図１（２）を用いて説明した工程で、酸化シリコンからなるゲート絶縁膜１０２に換えて、例えば金属材料を含む酸化シリコンからなるゲート絶縁膜（２０２）を形成するところにある。以下、第１実施実施形態と同様の図面を用いて第２実施形態を説明する。
【００４１】
すなわち、図１（２）に示す工程では、金属材料を含む酸化シリコン系材料からなるゲート絶縁膜（２０２）を形成する。金属材料としては、ゲート電極層１０３を構成する金属材料と同様に、その金属材料の酸化物の誘電率が酸化シリコン（ＳｉＯ2）よりも高く、３．９以上の誘電率となる材料を用いることとする。
【００４２】
このようなゲート絶縁膜（２０２）は、例えばＨｆＳｉＯからなり、層原子層蒸着法（ＡＬＤ法）によって成膜される。この場合、素子分離領域１０１上も含む半導体基板１００上の全面にゲート絶縁膜（２０２）が形成されることになる。以下にゲート絶縁膜（２０２’）の成膜条件の一例を示す。
成膜雰囲気内圧力        ：１．３３×１０〜１．３３×１０3Ｐａ、
オゾンガス（Ｏ3）流量  ：１０〜５００ｓｃｃｍ、
Ｓｉ，Ｈｆプリカーサ流量：１０〜５００ｓｃｃｍ。
【００４３】
そして、図１（３）で説明したように、ゲート電極層１０３を形成する前には、必要に応じて誘電率向上の目的でプラズマ窒化を行うことが好ましい。この時の条件の例を以下に示す。
処理雰囲気内圧力：１．３３×１０-1〜１．３３×１０Ｐａ
Ｎ2流量        ：５０〜５００ｓｃｃｍ
ＲＦパワー      ：１００Ｗ〜１５００Ｗ
基板温度        ：室温〜４００℃
【００４４】
またこのようなプラズマ窒化に続けて、ゲート絶縁膜１０２の膜質向上のため、ＲＴＡ（rapid thermal anneal）により窒素雰囲気にて熱処理を行う。このときの熱処理条件としては、１０００℃、３０ｓｅｃ．程度でよい。尚、この熱処理は、微量の酸化雰囲気下で行っても良い。
【００４５】
以上の後には、第１実施形態で図１（３）以降の図を用いて説明したと同様の工程を行う。すなわち、図１（３）に示したと同様に、金属酸化シリコン（ＨｆＳｉＯ）からなるゲート絶縁膜（２０２）上に、金属材料を含むゲート電極層１０３を形成する。
【００４６】
次に、図１（４）および図３を用いて説明したと同様に、熱処理を行うことにより、ゲート電極層１０３中の金属材料をゲート絶縁膜（２０２）中に拡散させる。これにより、ゲート絶縁膜（２０２）を、金属材料の濃度が深さ方向に異なる金属酸化シリコン層からなるゲート絶縁膜（２０２’）とする。すなわち、この熱処理によって、金属材料の濃度がゲート電極層１０３側が高く、半導体基板１００側に向かって低濃度になるような濃度プロファイルを有する金属酸化シリコン層からなるゲート絶縁膜（２０２’）が形成される。
【００４７】
この際、第１実施形態で説明したように、熱処理条件やゲート電極層１０３の組成によって、ゲート絶縁膜（２０２）に対する金属材料の拡散状態を制御し、ゲート絶縁膜（２０２）と半導体基板１００との界面にまで達する金属材料を抑えるようにする。ただしここでは、成膜されたもともとのゲート絶縁膜（２０２）が、金属酸化シリコン（ＨｆＳｉＯ）で構成されているため、熱処理後のゲート絶縁膜（２０２’）における半導体基板１００側には、酸化シリコン層が形成されることはない。
【００４８】
またその後には、第１実施形態において図３（５）および図３（６）を用いて説明したと同様にして、ＭＯＳトランジスタ（２０９）を完成させる。
【００４９】
このようにして得られたＭＯＳトランジスタ（２０９）は、半導体基板１００上に、金属材料を含む酸化シリコン系材料（金属酸化シリコン層）からなるゲート絶縁膜（２０２’）を介して、金属材料を含むゲート電極１０３ａが設けられたものとなる。そして特にゲート絶縁膜（２０２’）は、ゲート電極１０３ａ側ほど金属材料の濃度が高く、半導体基板１００側では金属材料の濃度が低い金属酸化シリコンで構成されたものとなる。
【００５０】
そして、以上説明した製造方法によれば、図２（３）および図２（４）を用いて説明したように、金属材料を含む酸化シリコン系材料からなるゲート絶縁膜１０２に対して、熱処理によって、ゲート電極層１０３からゲート絶縁膜（２０２）中に金属材料を拡散させる。このため、Ｈｆに代表されるような酸化物が高誘電率となる金属材料を適宜選択して用いることにより、この金属酸化シリコンからなるゲート絶縁膜（２０２’）は、酸化シリコンよりも高誘電率のＨｉｇｈ−ｋ金属酸化膜となり、高誘電化される。しかも、熱処理条件やゲート電極層１０３の組成によって、ゲート絶縁膜（２０２）に対する金属材料の拡散状態を制御し、ゲート絶縁膜（２０２）と半導体基板１００との界面にまで達する金属材料を抑えることで、界面順位を抑えることも可能である。
【００５１】
＜第３実施形態＞
本第３実施形態では、ダマシン（Ｒｅｐｌａｃｅｍｅｎｔ）構造のＭＯＳトランジスタの製造に本発明を適用した製造方法を説明する。尚、第１実施形態と同一の構成要素には同一の符号を付して説明を行う。
【００５２】
先ず、図８（１）に示すように、半導体基板１００の表面側に素子分離領域１０１を形成した後、ダミーゲート絶縁膜３０１を介してダミーゲート電極３０２を形成する。その後、ダミーゲート電極３０２をマスクにしてＬＤＤ拡散層１０５を形成するための不純物を導入し、次いでダミーゲート電極３０２の側壁にサイドウォール１０６を形成する。次に、ダミーゲート電極３０２とサイドウォール１０６とをマスクにしてソース・ドレイン拡散層１０７を形成するための不純物を導入し、活性化のための熱処理を行う。
【００５３】
以上の後、図８（２）に示すように、ダミーゲート電極３０２およびサイドウォール１０６を覆う状態で、半導体基板１００上に層間絶縁膜３０３を成膜し、ダミーゲート電極３０２が露出するまでＣＭＰ研磨による平坦化を行う。しかる後、層間絶縁膜３０３から露出させたダミーゲート電極３０２およびその下層のダミーゲート絶縁膜３０３をエッチング除去し、半導体基板１００を露出させる。
【００５４】
次に、図８（３）に示すように、半導体基板１００の露出表面に、熱酸化法によって酸化シリコンからなるゲート絶縁膜１０２を形成する。この工程は、第１実施形態において図１（２）を用いて説明したと同様に行われる。
【００５５】
次に、酸化シリコンからなるゲート絶縁膜１０２上に、金属材料を含むゲート電極層１０３を形成する。この工程は、第１実施形態において図１（３）を用いて説明したと同様に行われ、例えば、ハフニウム（Ｈｆ）、ハフニウムシリサイド（ＨｆＳｉ）、ハフニウムナイトライド（ＨｆＮ）を用いて構成されたゲート電極層１０３を形成する。
【００５６】
その後、図９（４）に示すように、熱処理を行うことにより、ゲート電極層１０３からゲート絶縁膜１０２中に金属材料を拡散させ、上層が金属酸化シリコン層からなり下層が酸化シリコン層からなるゲート絶縁膜１０２’を形成する。る。この工程は、第１実施形態において図１（４）を用いて説明したと同様に行われる。
【００５７】
その後、図９（５）に示すように、例えばＣＭＰ法により層間絶縁膜３０３上の余分なゲート電極層１０３を除去し、ゲート絶縁膜１０２’上のみにゲート電極層１０３を残してこれをゲート電極１０３ａとして形成する。これにより、ＭＯＳトランジスタ３０９を完成させる。
【００５８】
以上のようにして得られたダマシン構造のＭＯＳトランジスタ３０９は、第１実施形態で説明したＭＯＳトランジスタと同様のゲート絶縁膜１０２’およびゲート電極１０３ａを備えたものとなる。
【００５９】
そして、このような製造方法によれば、第１実施形態と同様に、図８（３）および図９（１）を用いて説明したように、酸化シリコン系材料からなるゲート絶縁膜１０２に対して、熱処理によってゲート電極層１０３から金属材料を拡散させることにより、ゲート絶縁膜１０２中に金属酸化シリコン層１０２ａを形成する。このため、第１実施形態と同様の効果を得ることが可能になる。
【００６０】
尚、本第３実施形態におけるダマシン構造のＭＯＳトランジスタの製造方法には、第２実施形態を適用することも可能であり、第２実施形態を適用してゲート絶縁膜を形成した場合には、第２実施形態と同様の効果を得ることが可能である。
【図面の簡単な説明】
【００６１】
【図１】第１実施形態および第２実施形態の製造方法を説明する断面工程図（その１）である。
【図２】第１実施形態の製造方法における要部を説明する拡大図である。
【図３】第１実施形態および第２実施形態の製造方法を説明する断面工程図（その２）である。
【図４】ゲート電極層を構成する各材料の組成と、熱処理後においてのゲート絶縁膜の電気的膜減り量ΔＥＯＴとの関係を示すグラフである。
【図５】ＭＯＳトランジスタにおけるゲート絶縁膜の酸化シリコン換算の電気的膜厚（ＥＯＴと）−リーク電流（Ｉｇ）との関係を示すグラフである。
【図６】ＭＯＳトランジスタのＣＶ特性を示すグラフである。
【図７】ＭＯＳトランジスタの縦方向電界（Ｅｅｆｆ）と電子移動度（Electron Mobility）との関係を示すグラフである。
【図８】第３実施形態の製造方法を説明する断面工程図（その１）である。
【図９】第３実施形態の製造方法を説明する断面工程図（その２）である。
【符号の説明】
【００６２】
１００…半導体基板、１０２，１０２’，２０２，２０２’…ゲート絶縁膜、１０２ａ…金属酸化シリコン層、１０２ｂ…酸化シリコン層、１０３…ゲート電極層、１０３ａ…ゲート電極、１０９，２０９，３０９…半導体装置
【図１】
2006253267.tif 000003
【図２】
2006253267.tif 000004
【図３】
2006253267.tif 000005
【図４】
2006253267.tif 000006
【図５】
2006253267.tif 000007
【図６】
2006253267.tif 000008
【図７】
2006253267.tif 000009
【図８】
2006253267.tif 000010
【図９】
2006253267.tif 000011