(57)【要約】【課題】スイッチング素子（トランジスタ）の大型化に伴うＩＣのサイズの大型化を防止する。【解決手段】従来ＭＯＳトランジスタを電荷転送用のスイッチング素子として用いていたが、かかるスイッチング素子をマイクロマシン・スイッチＡ，Ｂに置換する。マイクロマシン・スイッチＡ，Ｂのオンオフはマイクロマシン・スイッチ制御回路２で制御する。本発明に係る半導体集積回路及びチャージポンプ回路によれば、スイッチング素子、電化転送用スイッチング素子としてトランジスタではなくマイクロマシンスイッチを用いているので、スイッチに大電流を流すことができると共に、ＩＣのサイズを小型化することができる。【選択図】図２
2006271032.tif 000002
【特許請求の範囲】
【請求項１】
マイクロマシンから成るスイッチング素子と、前記スイッチング素子のオンオフを制御する制御回路を備えることを特徴とする半導体集積回路。
【請求項２】
前記スイッチング素子がチャージポンプ回路の電荷転送用スイッチング素子に用いられることを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
複数の電荷転送用スイッチング素子と、前記スイッチング素子のオンオフを制御する制御回路と、前記電荷転送用スイッチング素子に結合されたキャパシタと、前記キャパシタにクロックを供給するクロックドライバー回路とを備え、前記電荷転送用スイッチング素子がマイクロマシン・スイッチで構成されていることを特徴とするチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシン・スイッチを含む半導体集積回路及びチャージポンプ回路に関するものである。
【背景技術】
【０００２】
現在、半導体集積回路においては、スイッチング素子として主にトランジスタが用いられている。図３は半導体集積回路に用いられる従来例のスイッチング素子（Ｎチャネル型ＭＯＳトランジスタ１個で形成されたスイッチ）を示した概略図である。図３に示すように、Ｎチャネル型ＭＯＳトランジスタをスイッチとして用いた場合であって、Ａ点（ソース）とＢ点（ドレイン）を導通させる場合、すなわちスイッチをオンする場合はゲート電圧をハイレベル（Ｈ）とする。また、Ａ点とＢ点とを絶縁させる場合、すなわちスイッチをオフする場合はゲート電圧をローレベル（Ｌ）とする。
【０００３】
図４は、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを組み合わせてスイッチを形成する回路で、トランスミッション・ゲートと呼ばれている。ここで、Ａ点（ソース）とＢ点（ドレイン）とを導通させる場合、すなわちスイッチをオンする場合はＮチャネル型ＭＯＳトランジスタのゲート電圧をハイレベル（Ｈ）とし、Ｐチャネル型ＭＯＳトランジスタのゲート電圧をローレベル（Ｌ）とする。また、Ａ点（ソース）とＢ点（ドレイン）とを絶縁させる場合、すなわちスイッチをオフする場合はＮチャネル型ＭＯＳトランジスタのゲート電圧をローレベル（Ｌ）とし、Ｐチャネル型ＭＯＳトランジスタのゲート電圧をハイレベル（Ｈ）とする。
【０００４】
また、図５（ａ），（ｂ）は電荷転送用スイッチング素子としてＰ型ＭＯＳトランジスタＡ，Ｂを使用した従来例に係る２倍昇圧型のチャージポンプ回路を示している。図５（ａ），（ｂ）に示すように、従来例に係るチャージポンプ回路は、入力端子Ｖｉｎと、出力端子Ｖｏｕｔと、Ｐ型ＭＯＳトランジスタＡ，Ｂ間のノードＡに一方の端子が接続されたキャパシタＣと、そのキャパシタＣの他方の端子にクロックを出力するクロックドライバー回路１００とを備えている。また、このクロックドライバー回路１００はＰ型ＭＯＳトランジスタＡ，Ｂのオンオフを制御している。
【０００５】
図５（ａ）はチャージポンプ回路の第１の状態を示しており、図５（ｂ）は第２の状態を示している。また、入力端子の電圧Ｖｉｎ＝ＶＨＩとする。図５（ａ）に示すように、第１の状態において、Ｐチャネル型ＭＯＳトランジスタＡ，Ｂのゲート電圧はそれぞれローレベル（ＶＬＯ），ハイレベル（ＶＨＩ）である。従って、Ｐチャネル型ＭＯＳトランジスタＡ，Ｂはそれぞれオン，オフである。このとき、キャパシタＣの下面（クロックドライバー回路１００側の端子）の電圧はローレベル（ＶＬＯ）であるため、キャパシタＣには（Ｖｉｎ−ＶＬＯ）の電圧が充電される。
【０００６】
次に、図５（ｂ）に示すように、第１の状態から第２の状態に移行すると、Ｐチャネル型ＭＯＳトランジスタＡ，Ｂのゲート電圧はそれぞれハイレベル（ＶＨＩ），ローレベル（ＶＬＯ）である。従って、Ｐチャネル型ＭＯＳトランジスタＡ，Ｂはそれぞれオフ，オンである。このときキャパシタＣの下面（クロックドライバー１００側の端子）の電圧はハイレベル（ＶＨＩ）であるため、第１の状態で充電された電圧（Ｖｉｎ−ＶＬＯ）にＶＨＩを加えた電圧（２ＶＨＩ−ＶＬＯ）がキャパシタＣの上面からＶｏｕｔに放電される。
ここで、ＶＬＯがゼロのとき、第２の状態においてＶｏｕｔ＝２ＶＨＩが放電されるため、この回路を２昇圧型回路と呼んでいる。
【０００７】
また、製品の高機能化が進むと、その製品を構成する半導体集積回路中を流れる電流が従来と比較して増大する場合がある。この場合に、その製品を構成する半導体集積回路に、上述した図３，図４，図５のようなＭＯＳトランジスタのスイッチが組み込まれていると、そのＭＯＳトランジスタのスイッチに流れる電流も増大する。
【０００８】
図６はＭＯＳトランジスタのサイズを示す斜視図である。ここで、Ｗはトランジスタのゲート幅を示し、Ｌはトランジスタのゲート長を示し、Ｔｏｘはトランジスタのゲート酸化膜厚を示している。
【０００９】
ＭＯＳトランジスタのゲート酸化膜容量Ｃｏｘは、
Ｃｏｘ＝εｏｘ／Ｔｏｘ……式（１）で表される。
【００１０】
ここで、Ｃｏｘはトランジスタのゲート容量、εｏｘは誘電率を示している。
【００１１】
また、図６に示した記号を用いて、ＭＯＳトランジスタの飽和領域の電流Ｉｄｓは近似式（２）で表されることが知られている。
【００１２】
Ｉｄｓ＝ＷμＣｏｘ（Ｖｇｓ−Ｖｔ）２／２Ｌ……式（２）
ここで、μはキャリア移動度を示し、Ｃｏｘはゲート酸化膜容量を示し、Ｖｇｓはゲート電圧を示し、Ｖｔはしきい値を示すものである。
【００１３】
関連する技術文献としては、以下の特許文献が挙げられる。
【特許文献１】特開２０００−３１１５７３号公報
【特許文献２】特開平９−１７３００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
式（２）を考慮した場合、ＭＯＳトランジスタに流れる電流を増大させるためには、１）ゲート幅Ｗを大きくすること、２）トランジスタのゲート長Ｌを小さくすること、３）キャリア移動度μを大きくすること、４）ゲート酸化膜容量Ｃｏｘを大きくすること、５）ゲート電圧Ｖｇｓを大きくすること、６）しきい値Ｖｔを小さくすること、が考えられる。
【００１５】
この１）〜６）の中では１）の方法が最もよく用いられるが、ゲート幅Ｗを大きくするとＭＯＳトランジスタのサイズが大きくなり、これに伴ってＩＣのサイズも大きくなってしまう。特に、大きな電流を流す場合においてこの問題が大きかった。そこで、かかる問題を解決し、ＩＣのサイズを大きくすることなく、半導体集積回路のスイッチに、より大きな電流を流すことができる方法を実現することが課題となっていた。
【課題を解決するための手段】
【００１６】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体集積回路は、マイクロマシンから成るスイッチング素子と、前記スイッチング素子のオンオフを制御する制御回路を備えることを特徴とする。
【００１７】
また、本発明に係るチャージポンプ回路は、複数の電荷転送用スイッチング素子と、前記スイッチング素子のオンオフを制御する制御回路と、前記電荷転送用スイッチング素子に結合されたキャパシタと、前記キャパシタにクロックを供給するクロックドライバー回路とを備え、前記電荷転送用スイッチング素子がマイクロマシン・スイッチで構成されていることを特徴とする。
【発明の効果】
【００１８】
マイクロマシン・スイッチは、ＭＯＳトランジスタやＰＩＮダイオードスイッチなどの他のスイッチング素子に比べて小型化が可能である。
【００１９】
本発明に係る半導体集積回路及びチャージポンプ回路によれば、スイッチング素子，電荷転送用スイッチング素子としてトランジスタではなくマイクロマシン・スイッチを用いているので、半導体集積回路及びチャージポンプ回路のスイッチに大電流を流すことができると共に、ＩＣのサイズを小型化することができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施形態について図面を参照しながら説明する。まず、本発明に係る半導体集積回路及びチャージポンプ回路で用いられるスイッチング部について図１を参照しながら説明する。
【００２１】
図１に示すように、マイクロマシン・スイッチを用いた場合であって、Ａ点とＢ点を導通させる場合、すなわちスイッチをオンする場合は、マイクロマシン・スイッチに対してスイッチをオンに命令するマイクロマシン・スイッチ制御信号を送る。一方、Ａ点とＢ点とを非導通させる場合、すなわちスイッチをオフする場合はマイクロマシン・スイッチに対してスイッチをオフに命令するマイクロマシン・スイッチ制御信号を送る。
【００２２】
次に、本発明に係るチャージポンプ回路の実施例について図２（ａ），（ｂ）を参照しながら説明する。
【００２３】
図２（ａ），（ｂ）は電荷転送用スイッチング素子としてマイクロマシン・スイッチＡ，Ｂ使用した２倍昇圧型のチャージポンプ回路を示している。図２（ａ），（ｂ）に示すように、本実施形態に係るチャージポンプ回路は、入力端子Ｖｉｎと、出力端子Ｖｏｕｔと、マイクロマシン・スイッチＡ，Ｂと、その間のノードＡに一方の端子が接続されたキャパシタＣと、そのキャパシタＣの他方の端子にクロックを出力するクロックドライバー回路１と、マイクロマシン・スイッチＡ，Ｂのオンオフの制御信号を送出するマイクロマシン・スイッチ制御回路２を備えている。
【００２４】
図２（ａ）は本実施形態に係るチャージポンプ回路の第１の状態を示しており、図２（ｂ）は第２の状態を示している。また、Ｖｉｎ＝ＶＨＩとする。図２（ａ）に示すように、第１の状態において、マイクロマシン・スイッチＡ，Ｂはそれぞれオン，オフである。このとき、キャパシタＣの下面（クロックドライバー回路１側の端子）の電圧はローレベル（ＶＬＯ）であるため、キャパシタＣには（Ｖｉｎ−ＶＬＯ）の電圧が充電される。
【００２５】
次に、図２（ｂ）に示すように、第１の状態から第２の状態に移行すると、マイクロマシン・スイッチＡ，Ｂはそれぞれオフ，オンである。このときキャパシタＣの下面（クロックドライバー１側の端子）の電圧はハイレベル（ＶＨＩ）であるため、第１の状態で充電された電圧（Ｖｉｎ−ＶＬＯ）にＶＨＩを加えた電圧（２ＶＨＩ−ＶＬＯ）がキャパシタＣの上面からＶｏｕｔに放電される。
【００２６】
ここで、ＶＬＯがゼロのとき、第２の状態においてＶｏｕｔ＝２ＶＨＩが放電される。よって、２倍昇圧型のチャージポンプ回路において、スイッチとしてトランジスタを用いた場合と、マイクロマシン・スイッチを用いた場合では、同様のスイッチ機能を得ることができる。以上のように、従来のトランジスタのスイッチをマイクロマシン・スイッチで置換することで、同様の機能を得つつ、チップのサイズを小型化することができる。特に大電流を流す半導体集積回路やチャージポンプ回路において、トランジスタのサイズが大きくなることに伴ってチップのサイズが大きくなるという問題を解決するものである。
【００２７】
なお、本実形態では２倍昇圧型のチャージポンプ回路に本発明を適用した例を説明したが、本発明はこれに限定されず、３倍、４倍のように昇圧電圧を出力するチャージポンプ回路や、降圧電圧を出力するチャージポンプ回路にも適用することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の半導体集積回路及びチャージポンプ回路を説明する回路図である。
【図２】本発明の半導体集積回路及びチャージポンプ回路を説明する回路図である。
【図３】従来のスイッチング素子を説明する回路図である。
【図４】従来のスイッチング素子を説明する断面図である。
【図５】従来のチャージポンプ回路を説明する回路図である。
【図６】トランジスタサイズを説明する斜視図である。
【符号の説明】
【００２９】
１  クロックドライバー回路          ２  マイクロマシン・スイッチ制御回路
１００  クロックドライバー回路          Ｗ  トランジスタのゲート幅
Ｌ  トランジスタのゲート長      Ｔｏｘ  トランジスタのゲート酸化膜厚
Ｖｉｎ  入力端子                  Ｖｏｕｔ  出力端子
【図１】
2006271032.tif 000003
【図２】
2006271032.tif 000004
【図３】
2006271032.tif 000005
【図４】
2006271032.tif 000006
【図５】
2006271032.tif 000007
【図６】
2006271032.tif 000008