(57)【要約】【課題】  移動度を大きくすることが可能な薄膜トランジスタ素子、およびその製造方法を提供すること。【解決手段】  基板１と、基板１上に形成されており、かつチャネル領域２１とこれを挟むソース領域２２Ａおよびドレイン領域２２Ｂとを有するポリシリコン層２と、を備える薄膜トランジスタ素子Ａであって、基板１およびポリシリコン層２の間に介在する介在部３ａとポリシリコン層２から基板１の面内方向に延びる延出部３ｂとを有し、かつ基板１よりも熱伝導率が大きい絶縁層３をさらに備えている。【選択図】  図１
2006287083.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
上記基板上に形成されており、かつチャネル領域とこれを挟むソース領域およびドレイン領域とを有するポリシリコン層と、を備える薄膜トランジスタ素子であって、
上記基板および上記ポリシリコン層の間に介在する部分と上記ポリシリコン層から上記基板の面内方向に延びる部分とを有し、かつ上記基板よりも熱伝導率が大きい絶縁層をさらに備えていることを特徴とする、薄膜トランジスタ素子。
【請求項２】
上記絶縁層は、Ａｌ2Ｏ3からなる、請求項１に記載の薄膜トランジスタ素子。
【請求項３】
上記絶縁層は、その厚さが１００〜３００Åである、請求項１または２に記載の薄膜トランジスタ素子。
【請求項４】
上記ポリシリコン層は、その平均結晶粒径が１００〜１５０ｎｍである、請求項１ないし３のいずれかに記載の薄膜トランジスタ素子。
【請求項５】
基板上にこの基板よりも熱伝導率が大きい絶縁層を形成する工程と、
上記絶縁層の一部分を覆い、かつ、他の部分を露出させるようにしてアモルファスシリコン層を形成する工程と、
上記絶縁層を上記基板よりも高い温度とした状態で、上記アモルファスシリコン層に対して結晶化処理を施すことによりポリシリコン層を形成する工程と、を有することを特徴とする薄膜トランジスタ素子の製造方法。
【請求項６】
上記ポリシリコン層を形成する工程においては、雰囲気温度を５００〜６００℃とした状態で上記結晶化処理を施す、請求項５に記載の薄膜トランジスタ素子の製造方法。
【請求項７】
上記絶縁層を形成する工程においては、Ａｌ2Ｏ3により上記絶縁層を形成する、請求項５または６に記載の薄膜トランジスタ素子の製造方法。
【請求項８】
上記絶縁層を形成する工程においては、上記絶縁層の厚さが１００〜３００Åとなるように形成する、請求項５ないし７のいずれかに記載の薄膜トランジスタ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来の薄膜トランジスタ素子としては、図１０に示すものがある。この薄膜トランジスタ素子Ｘは、たとえば液晶表示装置の画素スイッチングに用いられるものであり、基板９１と、チャネル領域９２、ソース領域９５、ドレイン領域９６からなるポリシリコン層と、ゲート電極９４と、ソース電極９８およびドレイン電極９９とを具備している。ゲート電極９４とチャネル領域９２とは、ゲート絶縁膜９３により絶縁されている。ゲート電極９４および上記ポリシリコン層は、層間絶縁膜９７により覆われている。ソース電極９８およびドレイン電極９９を形成する際には、層間絶縁膜９７を貫通するコンタクトホール９７ａ，９７ｂをエッチングにより形成しておく。薄膜トランジスタ素子Ｘにおいては、ＭｏＳｉからなる表層領域９５’，９６’を備えることにより、上記エッチング処理におけるエッチング深さ制御の容易化が図られている。これによりソース電極９８およびドレイン電極９９と、ソース領域９５およびドレイン領域９６との間において、いわゆるオーミックコンタクトの形成を促進することができる。オーミックコンタクトが適切に形成されていれば、この薄膜トランジスタ素子Ｘの駆動電力の省電力化を図ることが可能となる。
【０００３】
しかしながら、薄膜トランジスタ素子Ｘが用いられる液晶表示装置においては、高精細化、表示切替速度の高速化の要請が強くなっている。これに対応するために、薄膜トランジスタ素子Ｘとしても、スイッチング時間の短縮が望まれる。薄膜トランジスタ素子Ｘにおいて、スイッチング時間を短縮するためには、薄膜トランジスタ素子Ｘの移動度を大きくする必要がある。移動度とは、電界のもとで荷電粒子が移動するとき、その移動速度を電界の強さで割った量のことであり、薄膜トランジスタ素子Ｘにおけるキャリアの移動速度を表すものである。たとえばこの種の薄膜トランジスタ素子の移動度としては、１ｃｍ2／ＶＳ程度が一般的であるが、上述した液晶表示装置の高精細化、表示切替速度の高速化に対応するには、移動度を数十倍程度以上に大きくすることが必要となる場合がある。この点において、薄膜トランジスタ素子Ｘは、いまだ改善の余地があった。
【０００４】
【特許文献１】特開平１０−２７０７０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記した事情のもとで考え出されたものであって、移動度を大きくすることが可能な薄膜トランジスタ素子、およびその製造方法を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【０００７】
本発明の第１の側面によって提供される薄膜トランジスタ素子は、基板と、上記基板上に形成されており、かつチャネル領域とこれを挟むソース領域およびドレイン領域とを有するポリシリコン層と、を備える薄膜トランジスタ素子であって、上記基板および上記ポリシリコン層の間に介在する部分と上記ポリシリコン層から上記基板の面内方向に延びる部分とを有し、かつ上記基板よりも熱伝導率が大きい絶縁層をさらに備えていることを特徴としている。
【０００８】
このような構成によれば、上記ポリシリコン層の平均結晶粒径の拡大に有利である。これにより、上記薄膜トランジスタ素子の移動度を大きくすることができる。したがって、上記薄膜トランジスタ素子のスイッチング時間の短縮が可能であり、たとえば液晶表示装置の高精細化、および表示切替速度の高速化に適切に対応することができる。
【０００９】
本発明の好ましい実施の形態においては、上記絶縁層は、Ａｌ2Ｏ3からなる。このような構成によれば、上記絶縁層をより熱伝導率が大きいものとすることができる。また、上記基板を通して上記ポリシリコン層へと向かってくる光を上記絶縁層により遮蔽することが可能である。したがって、上記薄膜トランジスタ素子の誤動作防止に適している。
【００１０】
本発明の好ましい実施の形態においては、上記絶縁層は、その厚さが１００〜３００Åである。このような構成によれば、上記ポリシリコン層の平均結晶粒径の拡大に好適である。
【００１１】
本発明の好ましい実施の形態においては、上記ポリシリコン層は、その平均結晶粒径が１００〜１５０ｎｍである。このような構成によれば、上記薄膜トランジスタ素子の移動度を、たとえば３０〜１００ｃｍ2／ＶＳとすることが可能である。したがって、上記薄膜トランジスタ素子のスイッチング時間の短縮に有利である。
【００１２】
本発明の第２の側面によって提供される薄膜トランジスタ素子の製造方法は、基板上にこの基板よりも熱伝導率が大きい絶縁層を形成する工程と、上記絶縁層の一部分を覆い、かつ、他の部分を露出させるようにしてアモルファスシリコン層を形成する工程と、上記絶縁層を上記基板よりも高い温度とした状態で、上記アモルファスシリコン層に対して結晶化処理を施すことによりポリシリコン層を形成する工程と、を有することを特徴としている。このような構成によれば、本発明の第１の側面によって提供される薄膜トランジスタ素子を適切に製造することができる。特に、上記結晶化処理における上記アモルファスシリコン層の冷却速度を遅くすることが可能であり、上記ポリシリコン層の平均結晶粒径の拡大を図ることができる。
【００１３】
本発明の好ましい実施の形態においては、上記ポリシリコン層を形成する工程においては、雰囲気温度を５００〜６００℃とした状態で上記結晶化処理を施す。このような構成によれば、上記ポリシリコン層の平均結晶粒径の拡大に好ましい。
【００１４】
本発明の好ましい実施の形態においては、上記絶縁層を形成する工程においては、Ａｌ2Ｏ3により上記絶縁層を形成する。このような構成によれば、上記絶縁層を比較的熱伝導率が高いものとすることが可能であり、上記結晶化処理における上記アモルファスシリコン層の冷却速度を遅くするのに適している。
【００１５】
本発明の好ましい実施の形態においては、上記絶縁層を形成する工程においては、上記絶縁層の厚さが１００〜３００Åとなるように形成する。このような構成によれば、上記ポリシリコン層の平均結晶粒径を大きくするのに好適である。
【００１６】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
【００１８】
図１は、本発明の第１の側面に係る薄膜トランジスタ素子の一例を示している。この薄膜トランジスタ素子Ａは、基板１、絶縁層３、ポリシリコン層２、ゲート電極４、ソース電極５Ａ，ドレイン電極５Ｂ、ゲート絶縁膜６、および層間絶縁膜７を具備して構成されている。薄膜トランジスタ素子Ａは、たとえば液晶表示装置（図示略）にマトリクス状に配置された複数の画素（図示略）について、それぞれの画素に対応する液晶層（図示略）の偏光状態を切り替えるいわゆる画素スイッチングのために用いられるものである。
【００１９】
基板１は、いわゆる絶縁基板であり、たとえば石英ガラスからなる。基板１の表面を平滑化するために、ＳｉＯ2などの被膜が形成される場合もある。
【００２０】
絶縁層３は、たとえばＡｌ2Ｏ3などの絶縁体からなり、その厚さがたとえば１００〜３００Å程度とされており、基板１上に形成されている。絶縁層３は、介在部３ａと延出部３ｂとを有している。介在部３ａは、基板１とポリシリコン層２との間に介在する部分である。延出部３ｂは、ポリシリコン層２から基板１の面内方向に延びている部分である。
【００２１】
ポリシリコン層２は、絶縁層３上に形成されており、その厚さが５００〜１０００Å程度とされている。ポリシリコン層２は、たとえばアモルファスシリコン層に対してエキシマレーザアニール（以下ＥＬＡ）などの結晶化処理を施すことにより形成される。ポリシリコン層２には、チャネル領域２１、ソース領域２２Ａ、およびドレイン領域２２Ｂが形成されている。これにより、ポリシリコン層２は、薄膜トランジスタ素子Ａのスイッチング機能を実現するいわゆる活性層となっている。チャネル領域２１は、ポリシリコン層２のほぼ中央に位置している。ソース領域２２Ａおよびドレイン領域２２Ｂは、チャネル領域２１を挟むように配置されている。ソース領域２２Ａおよびドレイン領域２２Ｂは、後述するインプランテーション処理により得られるｎ+型のポリシリコンからなる。
【００２２】
ゲート絶縁膜６は、たとえばＳｉＯ2からなり、ポリシリコン層２を覆っている。ゲート絶縁膜６は、たとえば５００〜８００Å程度の厚さとされる。
【００２３】
ゲート電極４は、チャネル領域２１に作用させる電界を発生させるためのものであり、ゲート絶縁膜６を介してチャネル領域２１の図中上方に設けられている。本実施形態においては、ゲート電極４は、ポリシリコンからなり、たとえば４０００Å程度の厚さとされる。ゲート電極４が高電位または低電位の状態とされることにより、薄膜トランジスタ素子ＡがＯＮ状態またはＯＦＦ状態とされ、上記画素に対するスイッチングがなされる。
【００２４】
ソース電極５Ａおよびドレイン電極５Ｂは、金属製の電極であり、たとえばＡｌ、Ａｌ−Ｓｉ−ＣｕまたはＡｌ−Ｓｉからなる。ソース電極５Ａは、画素電極（図示略）に導通しており、ドレイン電極５Ｂは、信号配線（図示略）に導通している。また、ソース電極５Ａおよびドレイン電極５Ｂは、ポリシリコン層２のソース領域２２Ａおよびドレイン領域２２Ｂにそれぞれ導通している。薄膜トランジスタ素子ＡがＯＮ状態とされると、ソース電極５Ａとドレイン電極５Ｂとの間に画素電圧による電流が流れる。
【００２５】
層間絶縁膜７は、たとえばＳｉＯ2またはＳｉＮからなり、基板１、ポリシリコン層２、ゲート絶縁膜６、およびゲート電極４や、ソース電極５Ａおよびドレイン電極５Ｂそれぞれの図中下部を覆っている。層間絶縁膜７には、コンタクトホール７ａ，７ｂが形成されており、ソース電極５Ａおよびドレイン電極５Ｂがそれぞれ貫通している。層間絶縁膜７の表面には、ソース電極５Ａおよびドレイン電極５Ｂの図中上端がそれぞれ露出している。
【００２６】
次に、薄膜トランジスタ素子Ａの製造方法について、図２〜図８を参照しつつ以下に説明する。
【００２７】
まず図２に示すように、基板１上に絶縁層３を形成する。絶縁層３の形成は、たとえばＡｌ2Ｏ3を用いたスパッタ法により１００〜３００Å程度の厚さのＡｌ2Ｏ3の薄膜を形成し、このＡｌ2Ｏ3の薄膜に対してエッチングなどを用いたパターン形成を施すことにより行う。
【００２８】
次に図３に示すように、ポリシリコン層２を形成する。このポリシリコン層２を形成するには、まず、成膜ガスとしてＳｉＨ4、キャリアガスとしてＮ2またはＨｅを用いたＣＶＤ法などを用いて基板１および絶縁層３を覆うように６００〜１２００Åの厚さでアモルファスシリコンを堆積させ、このアモルファスシリコンに対してドライエッチングなどを用いたパターン形成を施すことによりアモルファスシリコン層を形成する。このパターン形成の結果、絶縁層３のうち上記アモルファスシリコン層と基板１との間に介在する部分が介在部３ａとなり、上記アモルファスシリコン層から露出した部分が延出部３ｂとなる。
【００２９】
上記アモルファスシリコン層を形成した後には、上記アモルファスシリコン層に対して結晶化処理を施すことにより、ポリシリコン層２を形成する。この結晶化処理としては、たとえばＥＬＡを用いる。ＥＬＡを行う際には、雰囲気温度を常温よりも高い温度、たとえば５００〜６００℃程度としておく。このとき、絶縁層３のうち、延出部３ｂは上記雰囲気にさらされているため、上記雰囲気から延出部３ｂを介して介在部３ａへと熱が伝達される。絶縁層３は、比較的熱伝導率の大きいＡｌ2Ｏ3からなるため、この伝熱は比較的迅速に行われる。これにより、絶縁層３は、たとえば常温程度の基板１と比べて高温となっている。この状態で、上記アモルファスシリコン層の上面にエキシマレーザの高出力パルス光Ｌを照射する。このパルス光Ｌが上記アモルファスシリコン層に吸収されると熱エネルギへと変換される。これにより、上記アモルファスシリコン層が高温となり溶融する。パルス光Ｌの照射が終了すると、上記アモルファスシリコン層の溶融部の冷却が開始する。上述したように絶縁層３は比較的高温とされているため、上記ポリシリコン層の溶融部からの放熱が抑制され、上記溶融部における冷却が比較的緩やかに進む。この冷却速度が遅いほど、上記冷却過程において結晶粒の成長が促進される。したがって、上記アモルファスシリコン層の固化が完了したときには、平均結晶粒径が比較的大きいポリシリコン層２が得られる。このような結晶化処理によれば、ポリシリコン層２の平均結晶粒径を、たとえば１００〜１５０ｎｍ程度とすることができる。
【００３０】
次に、図４に示すように、ポリシリコン層２を覆うようにゲート絶縁膜６を形成する。これは、たとえば、ポリシリコン層２を９５０〜１０５０℃程度でいわゆるＯ2ドライ酸化させることにより行う。これにより、ポリシリコン層２の厚さが５００〜１０００Å程度に減じるとともに、ＳｉＯ2からなる５００〜８００Å程度の厚さのゲート絶縁膜６が形成される。
【００３１】
続いて、図５に示すように、ゲート電極４を形成する。ゲート電極４を形成は、ゲート絶縁膜６を覆うように、ポリシリコンの薄膜を形成し、このポリシリコンの薄膜に対してＳＦ6を用いたドライエッチングなどによるパターン形成を施すことによりおこなう。ゲート電極４は、たとえば４０００Å程度の厚さとしておく。ゲート電極４を形成した後は、たとえばヒ素を用いたインプランテーション処理を施すことにより、ソース領域２２Ａおよびドレイン領域２２Ｂを形成する。ポリシリコン層２のうちソース領域２２Ａおよびドレイン領域２２Ｂに挟まれた部分がチャネル領域２１となる。
【００３２】
続いて、図６に示すように、ＳｉＯ2またはＳｉＮからなる層間絶縁膜７を形成する。層間絶縁膜７の形成は、たとえば４００℃程度の環境下においてプラズマＣＶＤ法を用いてなされる。
【００３３】
層間絶縁膜７を形成した後は、図７に示すように、たとえばドライエッチングによりコンタクトホール７ａ，７ｂを形成する。このドライエッチングの処理においては、コンタクトホール７ａ，７ｂの先端がポリシリコン層２内にとどまるようにエッチング制御を行う。
【００３４】
次に、図８に示すように導体の薄膜５’を形成する。導体の薄膜５’の形成は、たとえばＡｉ、Ａｌ−Ｓｉ−ＣｕまたはＡｌ−Ｓｉを用いたスパッタ法により行う。スパッタ法によれば、コンタクトホール７ａ，７ｂ内を埋めるように導体の薄膜５’を形成することができる。
【００３５】
この後は、導体の薄膜５’に対してドライエッチングなどを施すことにより、図１に示すソース電極５Ａおよびドレイン電極５Ｂを形成する。以上の工程により、薄膜トランジスタ素子Ａが得られる。
【００３６】
次に、薄膜トランジスタ素子Ａの作用について説明する。
【００３７】
本実施形態によれば、ポリシリコン層２の平均結晶粒径が１００〜１５０ｎｍと比較的大粒径であることにより、薄膜トランジスタ素子Ａの移動度を、３０〜１００ｃｍ2／ＶＳとすることが可能である。これは、従来の薄膜トランジスタ素子において、ポリシリコン層の平均結晶粒径が３０〜５０ｎｍである場合に、その移動度が１ｃｍ2／ＶＳ程度であることと比べて、格段に大きい移動度である。このため、薄膜トランジスタ素子Ａにおけるキャリアの移動速度が速くなり、スイッチング時間の短縮が可能である。したがって、液晶表示装置の高精細化、および表示切替速度の高速化に適切に対応することができる。
【００３８】
絶縁層３の材質として、Ａｌ2Ｏ3を用いることにより、絶縁層３がソース領域２２Ａとドレイン領域２２Ｂとを不当に導通させることを回避しつつ、絶縁層３を熱伝導率が比較的大きいものとすることができる。絶縁層３の熱伝導率が大きいほど、図３に示したアモルファスシリコン層の結晶化処理において、雰囲気から絶縁層３への伝熱を促進して、絶縁層３を比較的高温とすることが可能である。これにより、アモルファスシリコン層の溶融部からの放熱が緩やかとなり冷却速度が遅くなる。これは、ポリシリコン層２の平均結晶粒径を大きくするのに有利である。発明者らの研究によれば、絶縁層３の厚さを１００〜３００Å程度とすれば、上記アモルファスシリコン層の冷却速度のコントロールを適切に行うことができるという結果が得られた。なお、Ａｌ2Ｏ3は、透光性を有さないため、図１において図中下方から向かってくる光を絶縁層３により遮蔽して、このような光がポリシリコン層２に照射されることを回避することが可能である。したがって、薄膜トランジスタ素子Ａの誤動作防止効果が期待できる。
【００３９】
ポリシリコン層２を５００〜１０００Å程度の比較的薄い層とすることにより、薄膜トランジスタ素子ＡのいわゆるＯＮ／ＯＦＦ電流比を大きくすることができる。ＯＮ／ＯＦＦ電流比が大きいと、ＯＦＦ時のリーク電流を小さくする一方で、ＯＮ電流を大きくするのに有利である。したがって、薄膜トランジスタ素子Ａが用いられた液晶表示装置のコントラストを向上させることが可能であり、画質の向上を図ることができる。
【００４０】
本発明に係る薄膜トランジスタ素子およびその製造方法は、上述した実施形態に限定されるものではない。本発明に係る薄膜トランジスタ素子の各部の具体的な構成は、種々に設計変更自在である。また、本発明に係る薄膜トランジスタ素子の製造方法に含まれる各処理は、種々に変更自在である。
【００４１】
絶縁層の材質としては、Ａｌ2Ｏ3に限定されず、良好な絶縁体であり、かつ基板の材質やアモルファスシリコンよりも熱伝導率が大きい材質であればよい。
【００４２】
ポリシリコン層を形成するための結晶化処理においては、雰囲気を５００〜６００℃とすることにより絶縁層を昇温することのほかに、図９に示すようにヒータＨを絶縁層３の延出部３ｂに押し付けることにより絶縁層３を昇温してもよい。また、上記結晶化処理としては、ＥＬＡを用いれば処理時間の短縮に適しているが、本発明はこれに限定されない。
【００４３】
本発明に係る薄膜トランジスタ素子は、液晶表示装置のスイッチングに用いられるのに適しているが、これは一例でありこれに限定されるものではない。
【図面の簡単な説明】
【００４４】
【図１】本発明に係る有機ＥＬ素子の第１実施形態を示す要部断面図である。
【図２】図１に示した有機ＥＬ素子を用いた有機ＥＬ表示装置の一例を示す要部断面図である。
【図３】図２に示した有機ＥＬ表示装置の製造方法の一例のうち、アクティブマトリクス回路を形成する工程を説明するための要部断面図である。
【図４】図２に示した有機ＥＬ表示装置の製造方法の一例のうち、導体の薄膜を形成する工程を説明するための要部断面図である。
【図５】図２に示した有機ＥＬ表示装置の製造方法の一例のうち、陽極を形成する工程を説明するための要部断面図である。
【図６】図２に示した有機ＥＬ表示装置の製造方法の一例のうち、Ｍｏ酸化物層を形成する工程を説明するための要部断面図である。
【図７】図２に示した有機ＥＬ表示装置の製造方法の一例のうち、有機層を形成する工程を説明するための要部断面図である。
【図８】図１に示す薄膜トランジスタ素子の製造工程のうち、導体の薄膜を形成する工程を説明するための要部断面図である。
【図９】図１に示す薄膜トランジスタ素子の製造工程のうち、ポリシリコン層を形成する工程の他の例を説明するための要部断面図である。
【図１０】従来の薄膜トランジスタ素子の一例を示す要部断面図である。
【符号の説明】
【００４５】
Ａ        薄膜トランジスタ素子
１        基板
２        ポリシリコン層
２１      チャネル領域
２２Ａ    ソース領域
２２Ｂ    ドレイン領域
３        絶縁層
３ａ      介在部
３ｂ      延出部
４        ゲート電極
５Ａ      ソース電極
５Ｂ      ドレイン電極
６        ゲート絶縁膜
７        層間絶縁膜
７ａ，７ｂ  コンタクトホール
【図１】
2006287083.tif 000003
【図２】
2006287083.tif 000004
【図３】
2006287083.tif 000005
【図４】
2006287083.tif 000006
【図５】
2006287083.tif 000007
【図６】
2006287083.tif 000008
【図７】
2006287083.tif 000009
【図８】
2006287083.tif 000010
【図９】
2006287083.tif 000011
【図１０】
2006287083.tif 000012