(57)【要約】【課題】無線装置の複数の増幅器の利得を同一の制御電圧で制御できるようにすることである。【解決手段】飽和判定部４２は、ＲＳＳＩ回路３３の検出信号に基づいてフロントエンド部の増幅器２１及び２２が飽和しているか否かを判定する。増幅器２１及び２２が飽和していると判定した場合には、利得制御回路２３に傾きのより小さい利得特性への切り換えを指示する信号を出力する。また、大きさ判定部４７は、ベースバンド信号の信号振幅に基づいて増幅器２１及び２２と増幅器３７及び３８の利得を制御する同一の制御電圧を利得制御回路２３及び４１に出力する。【選択図】      図１
2006287320.tif 000002
【特許請求の範囲】
【請求項１】
傾きが異なる複数の利得特性を有し、該複数の利得特性が切り換え可能な第１の可変利得増幅器と、
前記第１の可変利得増幅器の出力信号の内の特定周波数以下の信号を通過させるフィルタと、
前記フィルタの出力信号を増幅する第２の可変利得増幅器と、
少なくとも前記フィルタの出力信号の受信信号強度を検出する検出回路と、
前記第２の可変利得増幅器の出力信号の大きさに基づいて利得を制御する制御電圧を生成し、生成した同一の制御電圧を前記第１及び第２の可変利得増幅器に出力する第１の制御部と、
前記検出回路の検出信号に基づいて前記第１の可変利得増幅器が飽和しているか否かを判定し、前記第１の可変利得増幅器が飽和していると判定した場合に、前記第１の可変利得増幅器の利得特性をより傾きの小さい利得特性に切り換える第２の制御部とを備える無線装置。
【請求項２】
前記検出回路は、前記フィルタの入力信号の受信信号強度を検出する第１の受信信号強度検出回路と前記フィルタの出力信号の受信信号強度を検出する第２の受信信号強度検出回路とを有し、
前記第２の制御部は、前記第１及び第２の受信信号強度検出回路の検出信号に基づいて前記第１の可変利得増幅器の飽和を判定する請求項１記載の無線装置。
【請求項３】
前記第１の増幅器の傾きが異なる複数の利得特性を指定する複数の利得設定データを記憶する記憶部を有し、
前記第２の制御部は、前記第１の可変利得増幅器が飽和していると判定した場合に、前記記憶部に記憶されている利得設定データにより指定される複数の利得特性の内でより傾きの小さい利得特性への切り換えを指示する信号を前記第１の可変利得増幅器に出力する請求項１または２記載の無線装置
【請求項４】
前記第１の制御部は、前記第２の可変利得増幅器のアナログの出力信号をデジタルデータに変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されたデジタルデータを復調する復調部と、前記復調部により復調されたデジタルデータに基づいて前記第１及び第２の可変利得増幅器の利得を制御する制御電圧を生成する大きさ判定部とを有する請求項１，２または３記載の無線装置。
【請求項５】
前記第２の制御部は、前記第１及び第２の受信信号強度検出回路のアナログの出力信号をデジタルデータにＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されたデジタルデータの出力と所定の基準値を比較して前記第１の可変利得増幅器の飽和を判定する飽和判定部部とを有する請求項２または３記載の無線装置。
【請求項６】
前記第１または第２の可変利得増幅器はＤＣオフセットを除去するオフセットキャンセル回路を有し、
前記オフセットキャンセル回路は抵抗とキャパシタからなるローパスフィルタを有し、前記第１または第２の可変利得増幅器の利得が変更されたとき、前記抵抗の値を小さくし、抵抗の値とキャパシタの値で決まる時定数を小さくした状態で前記第１または第２の可変利得増幅器のＤＣオフセット調整を行い、ＤＣオフセット調整が完了した後、前記抵抗の値を元に戻す請求項１乃至５の何れか１項に記載の無線装置。
【請求項７】
前記第１または第２の可変利得増幅器はＤＣオフセットを除去するオフセットキャンセル回路を有し、
前記オフセットキャンセル回路はキャパシタと該キャパシタと直列に接続されたＭＯＳトランジスタからなり、前記第１または第２の可変利得増幅器の利得が変更されたとき、前記ＭＯＳトランジスタのゲートのバイアス電圧を変化させてドレイン・ソース間の抵抗値を小さくし、前記ＭＯＳトランジスタのドレイン・ソース間の抵抗値とキャパシタの値とで決まる時定数を小さくした状態で前記第１または第２の可変利得増幅器のＤＣオフセット調整を行い、ＤＣオフセット調整が完了した後、前記ＭＯＳトランジスタのバイアス電圧を元の電圧に戻す請求項１乃至５の何れか１項に記載の無線装置。
【請求項８】
傾きが異なる複数の利得特性を有し、該複数の利得特性が切り換え可能な第１の可変利得増幅器と、
前記第１の可変利得増幅器の出力信号の内の特定周波数以下の信号を通過させるフィルタと、
前記フィルタの出力信号を増幅する第２の可変利得増幅器と、
少なくとも前記フィルタの出力信号の受信信号強度を検出する検出回路と、
前記第２の可変利得増幅器の出力信号の大きさに基づいて利得を制御する制御電圧を生成し、生成した同一の制御電圧を前記第１及び第２の可変利得増幅器に出力する第１の制御部と、
前記検出回路の検出信号に基づいて前記第１の可変利得増幅器が飽和しているか否かを判定し、前記第１の可変利得増幅器が飽和していると判定した場合に、前記第１の可変利得増幅器の利得特性をより傾きの小さい利得特性に切り換える第２の制御部とを半導体集積回路基板上に形成した半導体装置。
【請求項９】
前記検出回路は、前記フィルタの入力信号の受信信号強度を検出する第１の受信信号強度検出回路と前記フィルタの出力信号の受信信号強度を検出する第２の受信信号強度検出回路とを有し、
前記第２の制御部は、前記第１及び第２の受信信号強度検出回路の検出信号に基づいて前記第１の可変利得増幅器の飽和を判定する請求項８記載の半導体装置。
【請求項１０】
前記第１の増幅器の傾きが異なる複数の利得特性を指定する複数の利得設定データを記憶する記憶部を有し、
前記第２の制御部は、前記第１の可変利得増幅器が飽和したと判定した場合に、前記記憶部に記憶されている利得設定データにより指定される複数の利得特性の内でより傾きの小さい利得特性への切り換えを指示する信号を前記第１の可変利得増幅器に出力する請求項８または９記載の半導体装置
【請求項１１】
前記第１の制御部は、前記第２の可変利得増幅器のアナログの出力信号をデジタルデータに変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されたデジタルデータを復調する復調部と、前記復調部により復調されたデジタルデータに基づいて前記第１及び第２の可変利得増幅器の利得を制御する制御電圧を生成する大きさ判定部とを有する請求項８，９または１０記載の半導体装置。
【請求項１２】
前記第２の制御部は、前記第１及び第２の受信信号強度検出回路のアナログの出力信号をデジタルデータにＡ／Ｄ変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器により変換されたデジタルデータの出力と所定の基準値を比較して前記第１の可変利得増幅器の飽和を判定する飽和判定部部とを有する請求項９または１０記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置及びその半導体装置に関する。
【背景技術】
【０００２】
無線ＬＡＮ等の無線装置においては、フロントエンド部のローノイズアンプと、後段の増幅器の利得を受信信号強度に応じて制御しているが、ローノイズアンプと後段の増幅器に対してそれぞれ別の制御回路を設け、それらの制御回路に個別に制御電圧を供給して利得を制御している。
【０００３】
無線信号を増幅するフロントエンド部のローノイズアンプと、後段の増幅器の利得制御を個別に行うためにはＤ／Ａコンバータ等の制御系を２系統設ける必要があり、回路規模と消費電力が増加するという問題点があった。
【０００４】
特許文献１には、ＶＨＦ帯のデジタル音声放送信号を受信するＶＨＦチューナと、ＵＨＦ帯のデジタル音声放送信号を受信するＵＨＦチューナとを備えたデジタル音声放送信号受信機において、ＶＨＦチューナとＵＨＦチューナの増幅回路の利得を同一の制御電圧で制御することが記載されている。
【０００５】
より具体的には、利得制御電圧発生回路から出力される制御電圧をそのままＶＨＦチューナの増幅回路に供給し、その制御電圧をダイオードで降圧した電圧をＵＨＦチューナの増幅回路に供給することで、同一の制御電圧で２つの増幅回路の利得を制御している。
【０００６】
しかしながら、ＶＨＦチューナとＵＨＦチューナの出力は、切り替えスイッチによっていずれか一方が選択されるものであり、直列的に接続されて使用されるものではない。
【特許文献１】特開平１１−２９８２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、無線装置の複数の増幅器の利得を同一の制御電圧で制御できるようにすることである。
【課題を解決するための手段】
【０００８】
本発明の無線装置は、傾きが異なる複数の利得特性を有し、該複数の利得特性が切り換え可能な第１の可変利得増幅器と、前記第１の可変利得増幅器の出力信号の内の特定周波数以下の信号を通過させるフィルタと、前記フィルタの出力信号を増幅する第２の可変利得増幅器と、少なくとも前記フィルタの出力信号の受信信号強度を検出する検出回路と、前記第２の可変利得増幅器の出力信号の大きさに基づいて利得を制御する制御電圧を生成し、生成した同一の制御電圧を前記第１及び第２の可変利得増幅器に出力する第１の制御部と、前記検出回路の検出信号に基づいて前記第１の可変利得増幅器が飽和しているか否かを判定し、前記第１の可変利得増幅器が飽和していると判定した場合に、前記第１の可変利得増幅器の利得特性をより傾きの小さい利得特性に切り換える第２の制御部とを備える。
【０００９】
この発明によれば、第１の可変利得増幅器が飽和しないようにし、かつ第１及び第２の可変利得増幅器の利得を同一の制御電圧で制御することができる。
上記の発明の無線装置において、前記検出回路は、前記フィルタの入力信号の受信信号強度を検出する第１の受信信号強度検出回路と前記フィルタの出力信号の受信信号強度を検出する第２の受信信号強度検出回路とを有し、前記第２の制御部は、前記第１及び第２の受信信号強度検出回路の検出信号に基づいて前記第１の可変利得増幅器の飽和を判定する。
【００１０】
このように構成することで、第１の可変利得増幅器が飽和しないように利得を制御することができる。
上記の発明の無線装置において、前記第１の可変利得増幅器の利得特性を指定する複数の利得設定データを記憶する記憶部を有し、前記第２の制御部は、前記第１の可変利得増幅器が飽和したと判定した場合に、前記記憶部に記憶されている利得設定データにより指定される複数の利得特性の内でより傾きの小さい利得特性への切り換えを指示する信号を前記第１の可変利得増幅器に出力する。
【００１１】
このように構成することで、記憶部に記憶されている利得設定データにより第１の可変利得増幅器の利得特性を設定し、その利得特性を切り換えることで第１の可変利得増幅器が飽和しないように利得を制御することができる。
【００１２】
上記の発明の無線装置において、前記第１または第２の可変利得増幅器はＤＣオフセットを除去するオフセットキャンセル回路を有し、前記オフセットキャンセル回路は抵抗とキャパシタからなるローパスフィルタを有し、前記第１または第２の可変利得増幅器の利得が変更されたとき、前記抵抗の値を小さくし、前記抵抗の値とキャパシタの値で決まる時定数を小さくした状態で前記第１または第２の可変利得増幅器のＤＣオフセット調整を行い、ＤＣオフセット調整が完了した後、前記抵抗の値を元に戻す。
【００１３】
このように構成することで、オフセット調整時には時定数を小さくしてオフセットキャンセル回路の収束を速めることができる。
上記の発明の無線装置において、前記第１または第２の可変利得増幅器はＤＣオフセットを除去するオフセットキャンセル回路を有し、前記オフセットキャンセル回路はキャパシタと該キャパシタと直列に接続されたＭＯＳトランジスタからなり、前記第１または第２の可変利得増幅器の利得が変更されたとき、前記ＭＯＳトランジスタのゲートのバイアス電圧を変化させてドレイン・ソース間の抵抗値を小さくし、前記ＭＯＳトランジスタのドレイン・ソース間の抵抗値とキャパシタの値とで決まる時定数を小さくした状態で前記第１または第２の可変利得増幅器のＤＣオフセット調整を行い、ＤＣオフセット調整が完了した後、前記ＭＯＳトランジスタのバイアス電圧を元の電圧に戻す。
【００１４】
このように構成することで、オフセット調整時には時定数を小さくしてオフセットキャンセル回路の収束を速めることができる。
【発明の効果】
【００１５】
本発明によれば、第１の可変利得増幅器が飽和しないようにし、かつ第１及び第２の可変利得増幅器の利得を同一の制御電圧で制御することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照して説明する。図１は、実施の形態の無線装置である、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）パケット信号を受信する無線ＬＡＮ装置１１の回路構成を示す図である。この無線ＬＡＮ装置１１は、無線信号を増幅しベースバンド信号に変換する高周波部（ＲＦ部）１２と、ＲＦ部１２から出力されるベースバンド信号を復調するベースバンド処理部１３と、通信制御を行うＭＡＣ部１４とを有する。これらＲＦ部１２，ベースバンド処理部１３及びＭＡＣ部１４は、それぞれ個別の半導体チップまたは１つの半導体チップ（半導体装置）で構成される。
【００１７】
以下、ＲＦ部１２のフロントエンド部の増幅器と、後段の増幅器の利得を同一の制御電圧で制御する本発明の第１の実施の形態を説明する。
図示しないアンテナで受信された無線信号はフロントエンド部の２個の増幅器（ＬＮＡ）２１及び２２で増幅される。この増幅器２１及び２２の利得は、利得制御回路２３により制御される。利得制御回路２３は、ロジック部２９により指定される利得設定データに基づいて、増幅器２１及び２２に対して傾きが異なる複数の利得特性を設定できるようになっている。複数の利得特性とは、例えば、傾きが小さく飽和しにくい利得特性、傾きが中程度の利得特性、あるいは傾きが大きく飽和しやすいがＮＦ（noise figure）が良い利得特性のことである。そして、利得制御回路２３は、ＢＢＰ部１３からの指示に基づいて複数の利得特性が切り換えられる。増幅器２１及び２２と利得制御回路２３は、第１の可変利得増幅器に対応する。
【００１８】
増幅器２２の出力信号は、ミキサ２４で電圧制御発振器（ＶＣＯ）２６で生成される所定周波数の発振信号と混合されるとともに、ミキサ２５で位相シフト回路２７で９０度位相をずらした発振信号と混合されてベースバンド周波数であるＩ，Ｑ信号に分離される。
【００１９】
ＰＬＬ回路２８は、ＶＣＯ２６から出力される発振信号と、ロジック部２９に設定されている基準周波数信号との位相差信号をＲＦ部１２の外部に設けられるループフィルタ３０に出力する。ループフィルタ３０は、位相差信号を平滑してＶＣＯ２６の制御端子に出力し、ＶＣＯ２６の発振信号の周波数を制御している。
【００２０】
ロジック部２９は、例えば、シフトレジスタ等からなり、ＭＡＣ部１４からクロック信号、データ及びラッチ信号の３つの信号が入力される。ロジック部２９には、ＭＡＣ部１４から出力されるこれらの信号によりＰＬＬ回路２８に出力される基準周波数、増幅器２１及び２２と後述する増幅器３７及び３８の利得特性を指定する利得設定データ、ローパスフィルタ３１及び３２のＩ，Ｑのゲインのアンバランスを調整するためのデータ、ミキサ２４及び２５のＩ，Ｑのゲインのアンバランスを調整するためのデータ等が設定される。
【００２１】
ローパスフィルタ（ＬＰＦ）３１及び３２は、無線装置１１の受信チャネルの周波数以下の信号を通過させ、それ以上の周波数の信号を阻止する。
ローパスフィルタ３１及び３２の入力側には、Ｉ，Ｑ信号の受信信号強度を検出する受信信号強度検出回路（以下、ＲＳＳＩ回路という）３３が接続されている。また、ローパスフィルタ３１及び３２の出力側にもＩ，Ｑ信号の受信信号強度を検出するＲＳＳＩ回路３４が接続されている。これらのＲＳＳＩ回路３３及び３４の検出信号は、ベースバンド処理部１３のＡ／Ｄ変換器３５及び３６に出力される。
【００２２】
ローパスフィルタ３１及び３２の出力信号は、それぞれ４個の可変利得増幅器３７ａ〜３７ｄ及び３８ａ〜３８ｄからなる増幅器３７及び３８で増幅され、さらに、増幅器３９及４０で増幅されてベースバンド処理部１３に出力される。増幅器３７及び３８の利得は利得制御回路４１により制御される。この利得制御回路４１により制御される増幅器３７及び３８の利得特性は、ロジック部２９から出力される利得設定データにより指定される。増幅器３７及び３８と利得制御回路４１は、第２の可変利得増幅器に対応する。
【００２３】
ベースバンド処理部１３の飽和判定部４２は、ＲＳＳＩ回路３３及び３４で検出され、Ａ／Ｄ変換器３５及び３６でデジタルデータに変換された受信信号強度データと所定の基準値を比較し、フロントエンド部の増幅器２１及び２２が飽和しているか否かを判定する。Ａ／Ｄ変換器３５及び３６と飽和判定部４２は、第２の制御部に対応する。
【００２４】
飽和判定部４２は、ＲＳＳＩ回路３３及び３４の検出信号からフロントエンド部の増幅器２１及び２２が飽和していると判定した場合には、傾きがより小さい利得特性への切り換えを指示する信号を利得制御回路２３に出力する。
【００２５】
利得制御回路２３は、ロジック部２９から出力される複数ビットの利得設定データにより設定される利得特性を切り換えられるように、例えば、外部からの信号で電流源を切り換えられるように回路が構成されている。利得制御回路２３は、飽和判定部４２から出力される利得特性の切り換えを指示する信号を受信すると、飽和判定の状況に応じて傾きが小さく飽和しにくい利得特性、傾きが中程度の利得特性、あるいは傾きが大きく飽和しやすいがＮＦ（noise figure）が良い利得特性に切り換える。
【００２６】
ＲＦ部１２の増幅器３９及び４０で増幅されたＩ、Ｑ信号は、ベースバンド処理部１３のＡ／Ｄ変換器４３及び４４でそれぞれデジタルデータに変換される。このＡ／Ｄ変換器４３及び４４で変換されたデジタルデータは、ＦＦＴ（Fast Fourier Transform）部４５及び４６によりマルチキャリアが一括して復調される。
【００２７】
ロジック部４７は、ＦＦＴ部４５及び４６で復調されたデジタルデータの大きさを判定し、判定結果に基づいてフロントエンド部の増幅器２１及び２２と後段の増幅器３７及び３８の利得を制御するデジタルデータをＤ／Ａ変換器４８に出力する。このデジタルデータはＤ／Ａ変換器４８においてアナログの制御電圧に変換され、ＲＦ部１２の利得制御回路２３及び４１に同一の制御電圧として出力される。Ａ／Ｄ変換器４３及び４４とＦＦＴ４５及び４６と大きさ判定部４７とＤ／Ａ変換器４８は、第１の制御部に対応する。
【００２８】
次に、図１の回路において、ＲＳＳＩ回路３３及び３４の検出信号に基づいて増幅器２１及び２２の飽和、後段の増幅器３７及び３８が飽和する可能性を判定するときの動作を説明する。
【００２９】
飽和判定部４２は、例えば、ローパスフィルタ３１及び３２の入力信号が所定の基準値以上か否かにより、フロントエンド部の増幅器２１及び２２が飽和しているか否かを判定する。また、ローパスフィルタ３１及び３２の出力信号が所定の基準値以上か否かにより、後段の増幅器３７及び３８が飽和する可能性を判定する。
【００３０】
ローパスフィルタ３１及び３２の入力信号の受信信号強度が基準値以上のときには、飽和判定部４２はフロントエンド部の増幅器２１及び２２が飽和していると判定する。そして、利得制御回路２３に対して傾きの小さい利得特性への切り換えを指示する信号を出力する。
【００３１】
これにより、フロントエンド部の増幅器２１及び２２の利得特性が傾きの小さな利得特性に切り換えられるので増幅器２１及び２２が飽和するのを防止できる。
また、ローパスフィルタ３１及び３２の入力信号の受信信号強度が所定の基準値未満であっても、ローパスフィルタ３１及び３２の出力信号の受信信号強度が所定の基準値以上のときには、飽和判定部４２は、後段の増幅器３７及び３８が飽和する可能性があるものと判定する。この場合、飽和判定部４２は、利得制御回路２３に対して傾きの小さい利得特性への切り換えを指示する信号を出力する。
【００３２】
これにより、増幅器２１及び２２の利得特性が傾きの小さな利得特性に切り換えられるので増幅器３７及び３８が飽和するのを防止できる。
なお、図１の回路には示していないが、利得制御回路４１も増幅器３７及び３８に対して傾きが異なる複数の利得特性を設定できるようにしておき、飽和判定部４２から利得制御回路４１に対して利得特性の切り換えを指示する信号を出力し、後段の増幅器３７及び３８が飽和する可能性があるときには、増幅器３７及び３８の利得特性を切り換えるようにしても良い。
【００３３】
このように構成することで、ローパスフィルタ３１及び３２の入出力信号の受信信号強度によりフロントエンド部の増幅器２１及び２２と後段の増幅器３７及び３８の利得特性を切り換え、より適正な利得で信号を増幅することができる。
【００３４】
なお、本実施の形態では、増幅器２１及び２２の飽和を防ぐことを優先させて利得を制御するか、それともＮＦ（ノイズ指数）の特性を良くすることを優先させて利得を制御するかをユーザが設定できるようになっている。
【００３５】
上述した第１の実施の形態によれば、ローパスフィルタ３１及び３２の入力信号と出力信号の受信信号強度を検出し、検出された受信信号強度に基づいてフロントエンド部の増幅器２１及び２２が飽和しているか否か、あるいは後段の増幅器３７及び３８が飽和する可能性があるか否かをより正確に判定することができる。そして、その判定結果に基づいて増幅器２１及び２２の利得特性の傾きを切り換えることで、同一の制御電圧でフロントエンド部の増幅器２１及び２２と後段の増幅器３７及び３８の利得を制御することができる。このように、増幅器２１及び２２と後段の増幅器３７及び３８の利得を同一の制御電圧で制御することで、ＲＦ部１２及びベースバンド処理部１３の回路構成を簡素にすることができる。さらに、ＲＦ部１２とベースバンド処理部１３を別の半導体チップで構成した場合には、制御系が１系統になるのでＲＦ部１２とベースバンド処理部１３との間で信号を受け渡すための入出力端子を少なくできる。
【００３６】
また、ロジック部２９に設定する利得設定データを変更することで、増幅器２１及び２２と増幅器３７及び３８の利得特性を任意に変更することができる。
なお、上述した第１の実施の形態では、ローパスフィルタ３１及び３２の入力信号と出力信号の受信信号強度を検出してフロンエンド部の増幅器２１及び２２の飽和と後段の増幅器３７及び３８の飽和の可能性を判定しているが、ローパスフィルタ３１及び３２の出力信号の受信信号強度のみで増幅器２１及び２２の飽和の判定を行うようにしても良い。
【００３７】
次に、本発明の第２の実施の形態を説明する。上述した第１の実施の形態のように増幅器の利得を変化させると増幅器の出力信号のＤＣオフセットも変化するのでＤＣオフセットの調整を再度行う必要がある。増幅器に設けられるオフセットキャンセル回路は、例えば、１次ローパスフィルタで構成されているために抵抗ＲとキャパシタＣの値により定まる時定数分の収束時間がかかり、パケットのプリアンブル信号期間内に調整が終了しない可能性がある。
【００３８】
この第２の実施の形態は、ＤＣオフセットの調整時は、オフセットキャンセル回路の時定数を小さくしてプリアンブル信号期間中にオフセットの調整が完了するようにしたものである。
【００３９】
図２（Ａ）において、増幅器５１と並列に１次ローパスフィルタ、すなわち可変抵抗ＲとキャパシタＣからなるオフセットキャンセル回路５２が接続されて可変利得増幅器５０を構成している。
【００４０】
可変利得増幅器５０の利得は、図２（Ｂ）に示すように、最大利得がＧｖ＿maxで、カットオフ周波数ｆｃ＿βから利得が増加する周波数特性を有している。オフセットキャンセル回路５２の時定数を小さくすると、図２（Ｂ）に破線で示す周波数特性に変化するが、このとき同時に可変利得増幅器５０の通過帯域幅が狭くなる。
【００４１】
次に、図３は、第２の実施の形態の時定数の切り換えタイミングを示す図である。無線信号の待ち受け時には、図２の可変利得増幅器５０の利得を最大にし、オフセットキャンセル回路５２の時定数を小さくしておく。
【００４２】
無線信号の受信開始時に、ベースバンド処理部１３からの指示により可変利得増幅器５０の利得を下げたときに、図示しない制御部からオフセットキャンセル回路５２に対して時定数を小さくする時定数制御信号（ローレベルの信号）が一定時間維持される。本実施の形態において一定時間とは、プリアンプル信号期間とほぼ同じ時間が設定されている。オフセットキャンセル回路５２はローレベルの時定数制御信号が与えられると、可変抵抗Ｒを低い値に切り換える。これにより、オフセットキャンセル回路５２の時定数が小さくなるので短い時間でＤＣオフセット調整を終了することができる。
【００４３】
一定時間経過して時定数制御信号がハイレベルに変化すると、オフセットキャンセル回路５２は、可変抵抗Ｒの値を元の値に戻し時定数を大きくする。
その後、ベースバンド処理部１３からの指示により可変利得増幅器５０の利得が変更された場合には、オフセットキャンセル回路５２に対して再び時定数を小さくする時定数制御信号が出力される。オフセットキャンセル回路５２は、再び時定数を小さくしてＤＣオフセットの調整を行う。
【００４４】
図４は、図３における可変利得増幅器５１のオフセットキャンセル回路５２に代えて、ＭＯＳトランジスタのミラー容量Ｃと、ＭＯＳトランジスタＴＲ１のドレイン・ソース間の抵抗を用いてオフセットキャンセル回路５３を構成した例を示している。
【００４５】
図４の回路においても、ＭＯＳトランジスタＴＲ１のドレイン・ソース間の抵抗値は、ゲートに印加するバイアス電圧を変化させることで制御することができる。すなわち、可変利得増幅器５１の利得が変更されると、ＭＯＳトランジスタＴＲ１のドレイン・ソース間の抵抗値を小さくするようなゲート電圧が、図示しない制御部から供給される。この結果、ミラー容量ＣとＭＯＳトランジスタＴＲ１のドレイン・ソース間の抵抗値により定まる時定数が小さくなり、短時間でＤＣオフセットの調整が終了する。
【００４６】
上述した第２の実施の形態によれば、プリアンブル信号期間に増幅器の利得を調整する場合に、利得を変化させたときに、ＤＣオフセットキャンセル回路の時定数を小さくすることでＤＣオフセット調整に要する時間を短縮することができる。これによりプリアンプル信号期間内にＤＣオフセット調整を完了させることができる。
【００４７】
本発明は、上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）本発明は、実施の形態で示したＲＦ部１２及びベースバンド処理部１３の回路構成に限らず、他の構成の回路にも適用できる。
【図面の簡単な説明】
【００４８】
【図１】実施の形態の無線ＬＡＮ装置の回路ブロック図である。
【図２】図２（Ａ）は、第２の実施の形態のオフセットキャンセル回路の構成を示す図であり、図２（Ｂ）は、可変利得増幅器の利得の周波数特性を示す図である。
【図３】時定数の切り換えタイミングの説明図である。
【図４】他のオフセットキャンセル回路の構成を示す図である。
【符号の説明】
【００４９】
１１          無線ＬＡＮ装置
１２          ＲＦ部
１３          ベースバンド処理部
１４          ＭＡＣ部
２１，２２    増幅器
２３          利得制御回路
３１，３２    ローパスフィルタ
３３、３４    ＲＳＳＩ回路
３７、３８    増幅器
４１          利得制御回路
４２          飽和判定部
４５、４６    ＦＦＴ
４７          大きさ判定部
【図１】
2006287320.tif 000003
【図２】
2006287320.tif 000004
【図３】
2006287320.tif 000005
【図４】
2006287320.tif 000006