(57)【要約】【課題】  ポーリングによる入力方法を用いながら、各制御回路が停電予告信号の入力判別を確実に行うことができる遊技機を提供する。【解決手段】  停電検出回路１００は、電源回路１１で変換された直流電源の電圧値が停電検出電圧値以下に低下すると停電予告信号を出力する。払出制御回路２１及び主制御回路３１は、定時割込期間内におけるポーリングによって、停電予告信号が入力されたことを判別する。ここで、停電検出回路１００は、払出制御回路２１と主制御回路の定時割込期間のうち最長の定時割込期間より長い設定期間の間停電検出信号を出力する。【選択図】    図１
2006271762.tif 000002
【特許請求の範囲】
【請求項１】
制御回路が配設されている複数の制御基板と、前記複数の制御基板に電源を供給する電源回路が配設されている電源基板と、前記電源の状態に基づいて、電源に停電が発生していることを示す停電予告信号を出力する停電検出回路を備え、前記複数の制御基板に配設されている制御回路は、前記停電検出回路から停電予告信号が出力されると停電処理を実行するように構成されている遊技機であって、
前記複数の制御基板に配設されている制御回路は、前記停電検出回路から停電予告信号が出力されたことを、それぞれの定時割込期間内においてポーリングによって判別し、
前記停電検出回路は、前記複数の制御基板に配設されている制御回路の定時割込期間のうち最長の定時割込期間より長い設定期間、前記停電予告信号を出力する、
ことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技機に関し、特に、停電発生時に停電処理を行う遊技機に関する。
【背景技術】
【０００２】
パチンコ機には、遊技状態に応じた制御を行う制御回路及び遊技時に変化する遊技情報を記憶する記憶回路が配設されている制御基板が複数設けられている。例えば、パチンコ機全体の制御を行う主制御回路と遊技情報（抽選結果、各制御回路に送信したコマンド信号、大当たり発生状態等）を記憶するＲＡＭが配設された主制御基板、払出装置からの遊技球の払い出しを制御する払出制御回路と払出情報（主制御回路から入力された払出コマンド信号、払出装置から払い出した遊技球の数等）を記憶するＲＡＭが配設されている払出制御基板が設けられている。
また、各制御基板に電源を供給する電源回路が配設されている電源基板が設けられている。電源回路は、例えば、ＡＣ２４Ｖの交流電源を、ＤＣ３４Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖ等の複数の直流電源に変換する。電源回路で変換された直流電源は、電源配線を介して各制御基板に供給される。なお、ＤＣ５Ｖの直流電源は、制御回路やＲＡＭの制御用電源として用いられる。
【０００３】
また、営業時間中に停電が発生し、ＲＡＭに記憶されている遊技情報が消去されると、電源復帰後に、停電前の遊技状態から遊技を開始することができない。そこで、パチンコ機には、通常、停電が発生したことを検出する停電検出回路と、停電時にＲＡＭに電源を供給するバックアップ電源が設けられている。
停電検出回路は、電源回路から供給される直流電源の電圧、例えば、ＤＣ１２Ｖの直流電源の電圧値が停電検出電圧値以下に低下すると停電予告信号を出力する。
主制御回路や払出制御回路は、停電予告信号が入力されると、停電処理を実行する。停電処理では、例えば、ＲＡＭに記憶されているデータのサム値を算出し、算出したサム値をＲＡＭの退避領域に記憶させる。なお、停電検出電圧値としては、停電予告信号が出力されてからＤＣ５Ｖの直流電源の電圧値が制御回路の動作電圧値以下に低下するまでの間に、主制御回路や払出制御回路が停電処理を実行する時間を確保することができる値に設定される。
そして、電源が復帰して、ＤＣ５Ｖの直流電源の電圧値が制御回路の動作電圧値に達すると、主制御回路や払出制御回路は、電源復帰処理を実行する。電源復帰処理では、例えば、ＲＡＭに記憶されているデータのサム値を算出するとともに、算出したサム値と停電処理時にＲＡＭの退避領域に記憶させたサム値を比較し、一致している場合にはそのまま遊技を継続し、一致していない場合にはＲＡＭをクリアし、初期値の状態から遊技を開始する。
従来、主制御回路や払出制御回路は、停電検出回路から出力される停電予告信号を強制割込端子（ＮＭＩ割込端子）に入力している。すなわち、主制御回路や払出制御回路は、停電予告信号が入力されると、強制的に停電処理を開始するように構成されている。（特許文献１参照）
【特許文献１】特開２００１−２０４９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
停電予告信号をＮＭＩ割込信号として各制御回路に入力する方法を用いる場合、停電予告信号の入力タイミングが不定であるため、各制御回路の処理が複雑となる。
そこで、各制御回路の処理を容易にするために、ポーリングによって停電予告信号を検出する方法を用いることが考えられる。
しかしながら、制御回路として定時割込処理方式の制御回路を用いている場合には、ポーリングによって停電予告信号を検出する方法を用いると、停電予告信号を検出することができない制御回路が存在する虞がある。
定時割込処理方式の制御回路では、図５に示すように、所定の割込周期で割込信号が発生する毎に割込処理を実行し、割込処理が終了した時点から次のタイマ割込信号が発生するまでの期間にメイン処理を実行する。そして、停電予告信号をポーリングによって検出する場合には、メイン処理において停電予告信号のポーリングが実行される。なお、割込処理が、割込信号の発生周期（定時割込期間）内で終了するように設定されているが、定時割込期間内での処理時間は、その都度の割込処理の内容に応じて変化する。
また、一般的に、割込信号の発生周期（定時割込期間）は各制御回路で異なっている。例えば、図５に示すように、払出制御回路の定時割込期間は１ｍｓ、主制御回路の定時割込期間は４ｍｓに設定されている。
このため、図５に示すように、電源断が発生し、時点ｐ１で停電検出回路から時間幅Ｐ１の停電予告信号が出力された場合、払出制御回路は、次のメイン処理（時点Ｍ２での割込信号による割込処理が終了した時点ｍ２と割込信号が発生する時点Ｍ３との間のメイン処理）内で停電予告信号を検出することができるが、主制御回路は、次のメイン処理（時点ｎ１から割込信号が発生する時点Ｎ２との間のメイン処理）で停電予告信号を検出することができない。
停電予告信号を検出することができないと、停電処理を実行することができない。
本発明は、このような点に鑑みて創案されたものであり、停電予告信号をポーリングによって検出する方法を用いながら、各制御回路が停電予告信号を確実に検出することができる遊技機を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記課題を解決するための本発明の第１発明は、請求項１に記載されたとおりの遊技機である。
本発明は、電源回路が配設されている電源基板と、電源回路から電源が供給される制御回路が配設されている複数の制御基板と、電源の状態に基づいて停電予告信号を出力する停電検出回路を備えている。
各制御回路は、停電検出回路から停電予告信号が出力されると停電処理を実行するように構成されている。本発明では、各制御回路は、停電検出回路から停電予告信号が出力されたことを、それぞれの定時割込期間内においてポーリングによって判別する。
また、各制御回路の定時割込期間が異なっているため、本発明では、停電検出回路は、各制御回路の定時割込期間のうち最長の定時割込期間より長い設定期間、停電予告信号を出力するように構成されている。
「各制御回路の定時割込期間」は、各制御回路に対応して設定されている割込信号の発生周期（割込タイミングの間隔）を意味する。
停電検出回路としては、電源回路に入力される交流電源や電源回路で変換された直流電源の状態に基づいて停電を検出する種々の停電検出回路を用いることができる。例えば、交流電源の電圧値あるいは直流電源の電圧値が停電検出電圧値に低下したことにより停電予告信号を出力する停電検出回路を用いることができる。停電検出電圧値としては、制御回路用の制御電源の電圧値が、停電予告信号が出力された後に各制御回路が停電処理を実行可能な時間の間、動作電圧値以下に低下しない電圧値が設定される。
「最長の定時割込期間より長い設定期間」としては、最長の定時割込期間と等しい設定期間を設定することもできる。
停電検出回路からの停電予告信号は、典型的には、主制御回路と払出制御回路に入力されるが、他の制御回路にも入力されるように構成することもできる。
【発明の効果】
【０００６】
請求項１に記載の遊技機を用いれば、停電検出回路から停電予告信号が出力されたことを、各制御回路のポーリングによって判別しているため、停電予告信号はポーリングを行う時点で各制御回路に入力される。これにより、停電予告信号の入力時点を判別することができ、各制御回路の処理が容易となる。
また、停電予告信号を、各制御回路の定時割込期間のうち最長の定時割込期間より長い設定時間出力するように構成しているため、各制御回路は、停電予告信号が出力されたことを確実に判別することができ、停電処理を確実に行うことができる。
【発明を実施するための最良の形態】
【０００７】
以下に、本発明の実施の形態を図面を参照して説明する。
本発明の一実施の形態の概略構成図を図１に示す。本実施の形態は、本発明をパチンコ機として構成したものである。
本実施の形態のパチンコ機は、電源基板１０、払出制御基板２０、主制御基板３０、副制御基板４０、表示制御基板７０等を備えている。
【０００８】
電源基板１０には、電源回路１１、停電検出回路１００等が配設されている。
電源回路１１は、例えば、分電基板から入力される２４Ｖの交流電源（２４Ｖ交流電源）を、各電気負荷を作動させるための電源、例えば、３４Ｖ、１２Ｖ、５Ｖの直流電源（３４Ｖ直流電源、１２Ｖ直流電源、５Ｖ直流電源）に変換して出力する。電源回路１１で変換された３４Ｖ直流電源、１２Ｖ直流電源、５Ｖ直流電源は、図１に示すように、電源配線Ｌ１１、Ｌ１２、Ｌ１３を介して払出制御基板２０に、次に、電源配線Ｌ２１、Ｌ２２、Ｌ２３を介して主制御基板３０に、次に、電源配線Ｌ３１、Ｌ３２、Ｌ３３を介して副制御基板４０に、次に、電源線Ｌ４２、Ｌ４３を介して表示制御基板７０に順に供給される。
ここで、電源回路１１は、停電等によって２４Ｖ交流電源の電圧値が急激に低下した場合でも、３４Ｖ直流電源、１２Ｖ直流電源や５Ｖ直流電源の電圧値が徐々に低下するように構成されている。
停電検出回路１００は、電源回路１１で変換された直流電源のうち１２Ｖ直流電源の電圧値が停電検出電圧値以下である場合に停電予告信号を停電予告信号出力端子１０ａから出力する。
電源基板１０の停電予告信号出力端子１０ａは、払出制御基板２０の停電予告信号入力端子２０ａ及び主制御基板３０の停電予告信号入力端子３０ａに信号配線を介して接続されている。
電源基板１０が本発明の「電源基板」に対応し、電源回路１１が本発明の「電源回路」に対応する。
【０００９】
払出制御基板２０には、払出制御回路２１、ＲＡＭ２２、バックアップコンデンサＣ２１等が配設されている。
払出制御基板２０では、ＤＣ５Ｖ直流電源が、払出制御回路２１に供給されているとともに、ダイオードＤ２１を介してＲＡＭ２２及びバックアップコンデンサＣ２１に供給されている。
払出制御回路２１は、主制御回路３１から出力される主コマンド信号（賞球コマンド信号）に基づいて賞球装置（図示省略）からの遊技媒体の払い出しを制御する。
また、払出制御回路２１は、停電予告信号が停電予告信号入力端子２０ａに入力されていることを定時割込期間内におけるポーリングによって判別する。そして、停電予告信号が停電予告信号入力端子２０ａに入力されていることを判別すると、停電処理を実行する。例えば、ＲＡＭ２２に記憶されているデータのサム値を算出し、ＲＡＭ２２の退避領域に記憶させる。
ＲＡＭ２２は、ＤＣ５Ｖ直流電源の電圧値がＲＡＭ２２の動作電圧値以下に低下すると、バックアップコンデンサＣ２１から動作用（記憶保持用）の電源が供給される。
また、停電復帰時等にＤＣ５Ｖ直流電源の電圧値が払出制御回路２１の作動電圧値に達すると、払出制御回路２１は、電源復帰処理を実行する。例えば、ＲＡＭ２２に記憶されているデータのサム値を算出し、算出したサム値とＲＡＭ２２の退避領域に記憶されているサム値が一致しているか否かを判断する。一致している場合には、そのまま処理を続行し、一致していない場合にはＲＡＭ２２に記憶されているデータをクリアするＲＡＭクリア処理を実行する。
【００１０】
主制御基板３０には、主制御回路３１、ＲＡＭ３２、バックアップコンデンサＣ３１等が配設されている。
主制御基板３０では、ＤＣ５Ｖ直流電源が、主制御回路３１に供給されているとともに、ダイオードＤ３１を介してＲＡＭ３２及びバックアップコンデンサＣ３１に供給されている。
主制御回路３１は、入力信号（遊技球が始動入賞口に入球したことを示す始動入賞検出信号、遊技球が入賞口に入球したことを示す入賞検出信号等）と記憶回路（図示省略）に記憶されている制御プログラムや各種の乱数発生プログラムに基づいて、主コマンド信号（賞球コマンド信号、抽選結果情報、抽選結果を表示する変動時間情報等）や制御信号（大入賞口を開閉する開閉部材を駆動する開閉部材制御信号）を出力する。
また、主制御回路３１は、停電予告信号が停電予告信号入力端子３０ａに入力されていることを定時割込周期内におけるポーリングによって判別する。そして、停電予告信号が停電予告信号入力端子３０ａに入力されていることを判別すると、停電処理を実行する。例えば、ＲＡＭ３２に記憶されているデータのサム値を算出し、ＲＡＭ３２の退避領域に記憶させる。
ＲＡＭ３２は、ＤＣ５Ｖ直流電源の電圧値がＲＡＭ３２の動作電圧値以下に低下すると、バックアップコンデンサＣ３１から動作用（記憶保持用）の電源が供給される。
また、停電復帰時等にＤＣ５Ｖ直流電源の電圧値が主制御回路３１の作動電圧値に達すると、主制御回路３１は、電源復帰処理を実行する。例えば、ＲＡＭ３２に記憶されているデータのサム値を算出し、算出したサム値とＲＡＭ３２の退避領域に記憶されているサム値が一致しているか否かを判別する。一致している場合には、そのまま処理を続行し、一致していない場合にはＲＡＭ３２に記憶されているデータをクリアするＲＡＭクリア処理を実行する。
なお、図１では、払出制御基板２０と主制御基板３０それぞれにバックアップコンデンサＣ２１とＣ３１を配設したが、電源基板１０に共通のバックアップコンデンサを配設することもできる。この場合には、電源基板１０に配設されているバックアップ電源から払出制御基板２０と主制御基板３０に配設されているＲＡＭ２２と３２にバックアップ電源を供給するためのバックアップ電源線を設ける。
本実施の形態では、払出制御基板２０と主制御基板３０が本発明の「制御基板」に対応し、払出制御回路２１と主制御回路３１が本発明の「制御回路」に対応する。
【００１１】
副制御基板４０には、副制御回路４１、ＲＡＭ４２、スピーカ駆動回路５１、ランプ駆動回路６１等が配設されている。
スピーカ駆動回路５１は、アンプや音源ＩＣ等により構成されている。
副制御回路４１は、主制御回路３１から出力される主コマンド信号（抽選結果情報や変動時間情報等）と記憶回路（図示省略）に記憶されている制御プログラムや各種の乱数発生プログラムに基づいて、副コマンド信号（図柄情報や変動パターン情報等）を表示制御回路７１に出力する。また、変動パターンに応じた音による演出を行うための音制御信号をスピーカ駆動回路５１に出力するとともに、変動パターンに応じた光による演出を行うための光制御信号をランプ制御回路６１に出力する。
スピーカ駆動回路５１は、入力された音制御信号に基づいて、音駆動信号をスピーカ５２に出力する。また、ランプ駆動回路６１は、入力された光制御信号に基づいて、光駆動信号をランプ６２に出力する。
【００１２】
表示制御基板７０には、表示制御回路７１、ＲＡＭ７２、液晶表示装置駆動回路８１等が配設されている。
表示制御回路７１は、入力された副コマンド信号（図柄情報や変動パターン情報等）に基づいて、表示制御信号を液晶表示装置駆動回路８１に出力する。液晶表示装置駆動回路８１は、ＶＤＰ等により構成され、入力された表示制御信号に基づいて、所定の図柄を所定の変動パターンで表示する画像情報を液晶表示装置８２に出力する。
【００１３】
電源基板１０に配設されている停電検出回路１００は、電源回路１１で変換された１２Ｖ直流電源の電圧値が停電検出電圧値以下である場合に停電予告信号を停電予告信号出力端子１０ａから出力する。
ここで、払出制御回路２１や主制御回路３１は、停電予告信号が入力された後、停電処理を実行する。
このため、停電検出回路１００の停電検出電圧値として、停電予告信号を出力した後、５Ｖ直流電源の電圧値が、払出制御回路２１及び主制御回路３１が停電処理を実行する時間の間、払出制御回路２１及び主制御回路３１の動作電圧値（例えば、４．７５Ｖ）以下に低下しない電圧範囲の電圧値から設定される。
【００１４】
また、本実施の形態では、払出制御回路２１、主制御回路３１は、停電予告信号入力端子２０ａ、３０ａに停電予告信号が入力されていることを定時割込期間内におけるポーリングによって判別している。
本実施の形態で用いている、定時割込期間内におけるポーリングによって停電予告信号が入力されていることを判別する処理を図５のタイミングチャート図により説明する。
例えば、主制御回路３１は、所定周期（４ｍｓ）の割込信号が発生する毎（割込タイミング毎）に、割込処理（「タイマ割込処理」という）を実行する。そして、割込処理の実行が終了すると、次の割込信号が発生するまで（次の割込タイミングとなるまで）メイン処理を実行する。割込処理では、入力信号の取得、タイマ減算処理、大当たり判定用乱数の更新処理、賞球制御処理、大入賞口制御処理、抽選結果出力制御処理等を実行する。メイン処理では、ポーリングによる停電予告信号の入力判別処理、大当たり判定用乱数以外の乱数（例えば、抽選結果表示時間用の乱数）の更新処理を実行する。
同様に、払出制御回路２１は、所定周期（１ｍｓ）毎の割込信号が発生する毎に割込処理を実行し、割込処理を実行した後、次に割込信号が発生するまでメイン処理を実行する。停電予告信号の入力判別処理は、メイン処理内でポーリングによって実行される。
本明細書では、所定周期（払出制御回路２１では１ｍｓ、主制御回路では４ｍｓ）毎に発生する割込信号によって実行される割込処理を「定時割込処理」と呼び、割込信号の発生間隔（払出制御回路２１では１ｍｓ、主制御回路３１２では４ｍｓ）を「定時割込期間」と呼ぶ。
また、「定時割込期間内におけるポーリングによって停電予告信号の入力判別処理を実行する」という記載は、「停電割込期間内に（図５に示す例では、定時割込期間内のメイン処理において）、停電予告信号の入力判別処理をポーリングによって実行する」ことを意味するものとして用いている。
なお、割込処理の実行時間は割込処理の内容に応じて変化するため、定時割込期間内における割込処理終了時点（図５のｍ１〜ｍ８、ｎ１、ｎ２）は随時変動する。このため、定時割込期間内における停電予告信号の入力判別処理が実行される時点も随時変動する。
【００１５】
このように、割込信号の発生間隔（定時割込期間）が払出制御回路２１と主制御回路３１で異なっている場合、停電予告信号の出力期間が短いと、停電予告信号が入力されたことを払出制御回路及び主制御回路が判別することができない虞がある。例えば、図５に示すように、時点ｐ１で、出力期間がＰ１の停電予告信号が出力された場合、払出制御回路２１は停電予告信号が入力されたことを判別することができるが、主制御回路３１は停電予告信号が入力されたことを判別することができない。この場合、主制御回路３１は、停電処理を実行するできないため、電源復帰時に停電前の遊技状態から遊技を継続することができなくなる。
【００１６】
そこで、本実施の形態では、停電検出回路１００から出力される停電予告信号の出力期間を、停電処理を実行する払出制御回路２１と主制御回路３１の定時割込期間（割込信号の発生周期）のうち最長の定時割込期間より長い設定期間に設定している。
本実施の形態では、停電検出回路１００から、定時割込期間が長い方の主制御回路３１の定時割込期間４ｍｓより長い設定期間、停電予告信号を停電予告信号出力端子１０ａから停電予告信号入力端子２０ａ及び３０ａに出力するように構成されている。
本実施の形態における、払出制御回路２１及び主制御回路３１２の動作と停電予告信号の関係の１例を図５に示す。
図５では、電源が断となり、時点ｐ２で、停電検出回路１００から、出力期間がＰ２（＞主制御回路３１の定時割込期間４ｍｓ）が出力されている。
この場合、払出制御回路２１は、時点ｐ２以降のメイン処理（図５では、割込処理が終了した時点ｍ５と次の割込信号の発生時点（次の割込タイミング）Ｍ６の間に実行されるメイン処理）の実行時に、ポーリングによって、停電予告信号が入力されたことを判別する。一方、主制御回路３１は、時点ｐ２以降のメイン処理（図５では、割込処理が終了した時点ｎ２と次の割込信号の発生時点（次に割込タイミング）Ｎ３との間に実行されるメイン処理）の実行時に、ポーリングによって、停電予告信号が入力されたことを判別する。
【００１７】
以上のように、本実施の形態では、払出制御回路２１及び主制御回路３１は、停電予告信号が入力されたことを定時割込期間内におけるポーリングによって判別している（停電予告信号の入力判別をポーリングによって行っている）。
これにより、停電予告信号の入力タイミングを判別することができるため、払出制御回路２１及び主制御回路３１の処理が容易となる。
また、停電検出回路１００から出力する停電予告信号の出力期間を、払出制御回路２１と主制御回路３１の定時割込期間のうち最長の定時割込期間より長く設定している。
これにより、停電検出回路１００から停電予告信号が出力されたにも関わらず、払出制御回路２１や主制御回路３１（特に、定時割込期間が長い主制御回路３１）が、停電予告信号が入力されたことを判別することができず、停電処理を実行することができないという状態が発生するのを防止することができる。
なお、停電予告信号の出力期間は、停電予告信号が出力された後、払出制御回路２１及び主制御回路３１が、停電予告信号が入力されたことを判別して停電処理の実行を完了するまでの間、５Ｖ直流電源の電圧値が払出制御回路２１及び主制御回路３１の動作電圧値以下に低下しないように電源回路、払出制御回路２１及び主制御回路３１の定時割込期間、停電予告信号の出力期間が設定される。
【００１８】
本実施の形態で用いる停電検出回路１００の１実施の形態を図２に示す。
図２に示す停電検出回路１００は、発振器１０１、ラッチ信号出力回路１０２、時間設定回路１０２ａ、ラッチ回路１０３、比較器１０４、１０５、抵抗Ｒ１０１〜Ｒ１０８、トランジスタＳ１０１〜Ｓ１０３、コンデンサＣ１０１〜Ｃ１０８等により構成されている。
発振器１０１は、セット端子とクロック端子を有している。そして、セット端子に「Ｈ」レベルの信号が入力されている時には、第１の周波数のクロック信号を出力する。一方、セット端子に「Ｌ」レベルの信号が入力されている時には、発振信号を出力しない。
【００１９】
ラッチ信号出力回路１０２は、時間設定信号入力端子、クロック端子、出力端子１及び出力端子２を有している。出力端子２には、出力端子１の信号を反転した信号が出力される。
クロック端子に発振器１０１から発振信号が入力されている時には、出力端子１に「Ｈ」レベルの信号、出力端子２に「Ｌ」レベルの信号を出力する。
一方、クロック端子に発振器１０１から発振信号が入力されなくなると、出力端子１に、予め定められている設定期間Ｔ２（＜第１の周波数）の間は「Ｈ」レベルの信号、設定期間が経過すると瞬間的に「Ｌ」レベルの信号を出力する。出力端子２には、設定期間の間は「Ｌ」レベルの信号を出力し、設定期間が経過すると瞬間的に「Ｈ」レベルの信号を出力する。
設定期間Ｔ２は、設定信号入力端子に接続されている時間設定回路１０２ａによって調整することができる。
本実施の形態では、設定期間Ｔ２として、払出制御回路２１及び主制御回路３１の定時割込期間のうち最長の定時割込期間（主制御回路３１の定時割込期間４ｍｓ）より充分に長い２０ｍｓが設定されている。
ラッチ信号出力回路１０２に設定されている設定期間Ｔ２が、本発明の「最長の定時割込期間より長い設定期間」に対応する。
なお、ラッチ信号出力回路１０２としては、具体的には、ミツミ社製のリセットＩＣ「ＭＭ１０７５」を用いることができる。これにより、外付け部品（時間設定回路１０２ａ）の調整によって、簡単に最長の定時割込期間に対応した設定期間Ｔ２を生成することができる。
【００２０】
トランジスタＳ１０１は、ラッチ信号出力回路１０２の出力端子２に「Ｈ」レベルの信号が出力されている時にオン状態となる。
ラッチ回路１０３は、ラッチ端子と、入力端子及び出力端子を有している。そしてラッチ端子に「Ｈ」レベルの信号が入力されると入力端子の信号をラッチして保持する。そして、保持している信号（ラッチした信号）を出力端子から出力する。
比較器１０４は、１２Ｖ直流電源の電圧値に対応する検出値が非反転入力端子に入力され、停電検出電圧値に対応する基準値が反転入力端子に入力されている。そして、検出値が基準値（停電検出電圧値）以上の場合（通常状態）には、「Ｈ」レベルの信号を出力し、検出値が基準値未満に低下すると（停電状態）、「Ｌ」レベルの信号を出力する。比較器１０４の出力信号は、反転されてラッチ回路１０３の入力端子に入力されている。
比較器１０５は、ラッチ回路１０３の出力信号が反転入力端子に入力され、基準値が非反転入力端子に入力されている。そして、ラッチ回路１０３の出力端子の信号が「Ｈ」レベルの場合には「Ｌ」レベルの信号を出力し、ラッチ回路１０３の出力端子の信号が「Ｌ」レベルの場合には「Ｈ」レベルの信号を出力する。
ラッチ回路１０３の出力端子の信号は、トランジスタＳ１０２、Ｓ１０３を介して、停電予告信号として出力される。
なお、本実施の形態では、比較器１０４が本発明の「電源の電圧値と停電検出電圧値を比較する比較回路」に対応し、ラッチ回路１０３が本発明の「比較回路の比較結果を読み取って保持する保持回路」に対応し、トランジスタＳ１０２、Ｓ１０３や抵抗Ｒ１０４〜Ｒ１０８等によって本発明の「停電予告信号出力回路」が構成されている。
【００２１】
次に、図２に示した停電検出回路の各部の信号の変化状態を、図３に示すタイムチャート図により説明する。
なお、図３において、「＋１２Ｖ」は１２Ｖ直流電源の電圧値、「＋５Ｖ」は５Ｖ直流電源の電圧値、信号（ａ）は発振器１０１の入力端子に入力される信号、信号（ｂ）は発振器１０１からラッチ信号出力回路１０２のクロック端子に出力される信号、信号（ｃ）はラッチ信号出力回路１０２の出力端子１からラッチ回路１０３のラッチ端子に出力される信号、信号（ｄ）はラッチ信号出力回路１０２の出力端子２からトランジスタＳ１０１に出力される信号、信号（ｅ）は比較器１０４の出力信号、信号（ｅ’）はラッチ回路１０３の入力端子に入力される、信号（ｅ）を反転した信号、信号（ｆ）はラッチ回路１０３の出力端子の信号、信号（ｇ）は停電予告信号を示している。
【００２２】
パチンコ店の開店時等の時点ｔ１で電源が投入されると、「＋１２Ｖ直流電源」及び「＋５Ｖ直流電源」の電圧値が上昇する。そして、「＋５Ｖ直流電源」の電圧値が各制御回路の動作電圧値に達すると、各制御回路が動作を開始する。この時、払出制御回路２１と主制御回路３１は電源復帰処理を実行する。例えば、ＲＡＭ２２、３２に記憶されているデータのサム値を算出し、算出したサム値とＲＡＭ２２、３２の退避領域に記憶されているサム値が一致すればそのまま処理を継続し、一致していない場合にはＲＡＭクリア処理を行う。なお、ラムクリアボタンが操作されている状態で電源が投入された場合には、払出制御回路２１と主制御回路３１は、ＲＡＭクリア処理を行う。
「＋５Ｖ直流電源」の電圧値が動作電圧値に達した状態では、信号（ａ）〜（ｃ）、（ｅ’）が「Ｌ」レベル、信号（ｄ）、（ｅ）、（ｆ）、（ｇ）が「Ｈ」レベルの状態となる。
なお、この時、信号（ｄ）が「Ｈ」レベルであり、トランジスタＳ１０１がオンし、発振器１０１のセット端子に「Ｌ」レベルの信号が入力されている。
これにより、ラッチ信号出力回路１０２のクロック端子に発振信号が入力されていないため、予め設定されている設定期間Ｔ２が経過した時点ｔ２でラッチ信号出力回路１０２の出力端子１の信号（ｃ）が「Ｈ」レベル、出力端子２の信号（ｄ）が「Ｌ」レベルとなる。信号（ｄ）が「Ｌ」レベルになると、トランジスタＳ１０１がオフとなる。
また、信号（ｃ）が「Ｈ」レベルとなることにより、ラッチ回路１０３は、入力端子に入力されている信号（ｅ’）を読み取って保持する。この時、信号（ｅ’）が「Ｌ」レベルであるため、ラッチ回路１０３は、入力端子に入力されている信号（ｅ’）の「Ｌ」レベルを読み取り、出力端子から「Ｌ」レベルの信号を（ｆ）を出力する。
信号（ｆ）が「Ｌ」レベルになると、信号（ｇ）も［Ｌ］レベルとなる。すなわち、停電予告信号の出力が停止する。
【００２３】
なお、電源立ち上げ時に時点ｔ１〜ｔ２の期間出力される停電予告信号Ｋｓは本来の停電予告信号ではないため、払出制御回路２１や主制御回路３１は、この停電予告信号Ｋｓによって停電処理を実行しないように構成されている。
例えば、払出制御回路２１や主制御回路３１が、電源立ち上がりから一定期間は停電予告信号による停電処理を行わないように構成する。
一方、信号（ｆ）が「Ｌ」レベルになると、比較器１０５の出力信号（ａ）が「Ｈ」レベルになる。これにより、発振器１０１のセット端子に「Ｈ」レベルの信号（ａ）が入力されるため、出力端子から発振信号（ｂ）が出力される。
【００２４】
この状態で、時点ｔ３で、停電等によって電源断が発生すると、「＋１２Ｖ直流電源」の電圧値の低下が始まる。
そして、時点ｔ４で、「＋１２Ｖ直流電源」の電圧値が、停電検出電圧値以下になると、比較器１０４の出力信号（ｅ）が「Ｌ」レベル、したがって、ラッチ回路１３０の入力端子に入力される信号（ｅ’）が「Ｈ」レベルとなる。
これにより、ラッチ回路１０３は、信号（ｅ’）の「Ｈ」レベルを読み取り、出力端子から「Ｈ」レベルの信号（ｆ）を出力する。
同時に、信号（ｇ）のレベルも「Ｈ」レベルとなり、停電予告信号が出力される。
また、信号（ｆ）が「Ｈ」レベルになると、比較器１０５の出力が「Ｌ」レベルとなり、発振器１０１のセット端子の入力信号（ａ）が「Ｌ」レベルとなる。
そして、入力信号（ａ）が「Ｌ」レベルとなることにより、発振器１０１の出力端子からの発振信号の出力が停止する。これにより、ラッチ信号出力回路１０２は、設定期間Ｔ２の計時を開始する。そして、設定期間Ｔ２を計時すると、出力端子１の信号（ｃ）が瞬間的に「Ｌ」レベルとなる。
この時、ラッチ回路１０３の入力端子に入力されている信号（ｅ’）は依然として「Ｈ」レベルであるため、ラッチ回路１０３は、出力端子から「Ｈ」レベルの信号ｆを出力する。したがって、信号（ｇ）のレベルも依然として「Ｈ」レベルである。
この状態で、「＋５Ｖ直流電源」の電圧値も遅れて低下し、時点ｔ５で「＋５Ｖ直流電源」の電圧値が制御回路の動作電圧値以下になると、停電検出回路１００内の各回路の動作が停止する。これにより、信号（ｃ）、信号（ｆ）、信号（ｇ）が「０」に低下する。
この時、停電予告信号（ｇ）（Ｋ１）は、時点ｔ４から時点ｔ５までの期間（＞設定期間Ｔ２）出力される。
制御回路（払出制御回路２１や主制御回路３１）は、ポーリングによって停電予告信号（Ｋ１）が入力されたことを判別すると、停電処理を実行する。
ここで、設定期間Ｔ２が払出制御回路２１及び主制御回路３１の定時割込期間のうち最長の定時割込期間より長い期間に設定されているため、払出制御回路２１及び主制御回路３１は、停電予告信号が入力されたこと設定期間Ｔ２内で確実に判別することができる。
【００２５】
次に、時点ｔ６で、電源が復帰した場合には、時点ｔ１で電源が投入された場合と同様に、各信号（ａ）〜（ｇ）が変化する。
この時、「＋５Ｖ直流電源」の電圧値が制御回路（払出制御回路２１や主制御回路３１）の動作電圧値に達すると、制御回路（払出制御回路２１や主制御回路３１）は、電源復帰処理を行う。
そして、時点ｔ８で、停電等によって電源断が発生すると、「＋１２Ｖ直流電源」の電圧値の低下が始まる。そして、時点ｔ９で、「＋１２Ｖ直流電源」の電圧値が停電検出電圧値以下に低下すると、前記と同様に、「Ｈ」レベルの停電予告信号（ｇ）が出力される。
ここで、「＋１２Ｖ直流電源」の電圧値が急激に低下し、「＋５Ｖ直流電源」が制御回路の動作電圧値以下に低下する前の時点ｔ１０で電源が復帰した場合について説明する。
この場合、ラッチ信号出力回路１０２の出力端子１の信号（ｃ）は、時点ｔ９で発振信号の入力が停止されてから設定期間Ｔ２経過した時点ｔ１１で瞬間的に「Ｌ」レベルとなる。
この時、電源が復帰しており、比較器１０４の出力信号（ｅ）が「Ｈ」レベル、したがってラッチ回路１０３の入力端子の信号（ｅ’）は「Ｌ」レベルである。これにより、時点ｔ１１で、ラッチ回路１０３の出力端子には「Ｌ」レベルの信号（ｆ）が出力され、信号（ｇ）も「Ｌ」レベルとなる。また、比較器１０５の出力信号が「Ｈ」レベルとなるため、発振器１０１のクロック端子から発振信号が出力される。
以下、各部の信号は前記と同様に変化する。
この時、停電予告信号（ｇ）（Ｋ２）は、時点ｔ９から時点ｔ１１までの期間（＝設定期間Ｔ２）出力される。
【００２６】
以上のように、本実施の形態では、停電予告信号を、停電処理を実行する制御回路（払出制御回路や主制御回路）の定時割込期間のうち最長の定時割込期間より長い設定期間の間出力するように構成している。
これにより、ポーリングによって停電予告信号が入力されているか否かを判別することができるため、制御回路の処理が簡単となる。また、停電予告信号が入力されたこと書く制御回路が確実に判別することができる。
さらに、停電検出回路１００として図２に示すような停電検出回路を用いることにより、簡単に構成することができるとともに、設定期間の調整、変更が容易である。
【００２７】
以上の実施の形態では、電源基板１０と各制御基板（例えば、払出制御基板２０、主制御基板３０）に間に、払出制御回路２１や主制御回路３１等の制御回路の制御用電源である５Ｖ直流電源用の電力配線（Ｌ１３、Ｌ２３等）が配設されている。
ところで、パチンコ機では、主制御回路３１は、遊技球が始動入賞口に入賞して始動入賞球検出信号が入力されると抽選を行う。そして、抽選の結果が当たりであれば、遊技者に有利な特別遊技状態（大当たり遊技状態）を発生させる。
通常、この抽選は、遊技球が始動入賞口に入賞したタイミングで乱数カウンタのカウント値（ＲＡＭ３２内の特定の領域の値）を読み取り、読み取ったカウント値が予め定められている当たり値と一致するか否かを判定することによって行なわれる。この乱数カウンタは、例えば、カウント値「０」〜カウント値「２５５」の値を繰り返しカウントする。
このように、乱数カウンタが、予め定められている範囲のカウント値（「０」〜「２５５」）を繰り返しカウントする場合、例えば、カウント値が「０」となるタイミングが分かれば、カウント値が当たり値となる（例えば、カウント値が「１００」となる）タイミングを予測することができる。この場合、乱数カウンタのカウント値が当たり値となるタイミングで不正に始動入賞球検出信号を入力させて特別遊技状態を発生させる不正が行われる虞がある。
そこで、初期値更新型の乱数カウンタを用いることによって、乱数カウンタのカウント値が当たり値となるタイミングを予測し難くする方法が用いられている。例えば、第１サイクルでは、初期値を「０」に設定し、カウント値「０」からカウントを開始し、カウント値「２５５」までカウントし、第２サイクルでは、初期値を「５０」に設定し、カウント値「５０」からカウントを開始し、カウント値が「２５５」に達するとカウント値「０」に戻り、カウント値が「４９」までカウントするように、各サイクルの初期値をランダムに変更する。
【００２８】
このように初期値更新型の乱数カウンタを用いた場合でも、ＲＡＭクリア処理が行われると、ＲＡＭクリア処理後の第１サイクル目の初期値は「０」に設定される。例えば、主制御基板３０に配設されている主制御回路３１に５Ｖ直流電源を供給する電源配線Ｌ２３が短絡された場合、主制御回路３１は停電処理を実行することなく動作を停止する。そして、その後、５Ｖ直流電源を供給する電源配線Ｌ２３の短絡を解除すると、主制御回路３１は、５Ｖ直流電源が動作電圧値に達した時点で電源復帰処理を行う。この時、停電処理が行われていないため、ＲＡＭ３２に記憶されているデータから算出したサム値とＲＡＭ３２の退避領域に記憶されているサム値が一致せず、ＲＡＭ３２がクリア処理される。すなわち、乱数カウンタの初期値が「０」に設定される。
この場合には、５Ｖ直流電源を供給する電源配線を短時間だけ不正に短絡させることにより、乱数カウンタの第１サイクル目において、カウント値が当たり値と一致するタイミングを予測することができる。
【００２９】
そこで、このような不正を防止することができる他の実施の形態を図４に示す。
図４に示すパチンコ機では、払出制御基板２０、主制御基板３０、副制御基板４０、表示制御基板７０に電圧変換回路２５、３５、４５、７５が配設されており、電源基板１０と各制御機基板の間には、制御回路用の制御電源である５Ｖ直流電源を供給する電源配線が省略されている。
各電圧変換回路２５、３５、４５、７５としては、１２Ｖ直流電源を５Ｖ直流電源に変換する３端子レギュレータが用いられている。この電圧変換回路２５、３５、４５、７５は、停電等によって１２Ｖ直流電源が０Ｖとなっても、５Ｖ直流電源の電圧値が、制御回路が停電処理を実行可能な期間の間、制御回路の動作電圧値以下に低下しないように構成されている。
この電圧変換回路が本発明の「電圧変換回路」に対応する。
なお、停電検出回路１００、払出制御回路２１及び主制御回路３１の構成や動作は、前述したとおりである。
【００３０】
図４に示す実施の形態では、制御回路用の５Ｖ直流電源を供給するための電源配線が基板間に配設されていない。これにより、制御回路の制御用電源である５Ｖ直流電源を供給するための電源配線を短絡させて、主制御回路３１のＲＡＭ３２等をクリアさせる不正を防止することができる。
なお、１２Ｖ直流電源を供給する電源配線が短絡されても、電圧変換回路３５等から出力される５Ｖ直流電源の電圧値は、所定期間の間、主制御回路３１等の動作電圧値以上に保持される。このため、１２Ｖ直流電源を供給する電源配線が短絡されても、主制御回路３１は停電処理を実行することができ、１２Ｖ直流電源を供給する電源配線の短絡が解除された時に、ＲＡＭ３２等がクリア処理されることがない。
【００３１】
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
例えば、停電検出時に、払出制御回路と主制御回路に停電処理を実行させたが、副制御回路や表示制御回路等の他の制御回路にも停電処理を実行させるように構成することもできる。この場合にも、停電処理を実行する各制御回路の定時割込期間のうち最長の定時割込期間より長い設定期間の間停電予告信号を出力する。
また、各制御基板の配設位置は、実施の形態で説明した配設位置に限定されない。
また、パチンコ機について説明したが、本発明は、パチンコ機以外の種々の遊技機として構成することができる
【００３２】
本発明は、以下のように構成することもできる。
例えば、「（態様１）請求項１の遊技機であって、前記複数の制御基板は、遊技機全体の動作を制御する主制御回路が配設されている主制御基板と、払出装置からの払い出しを制御する払出制御回路が配設されている払出制御基板である、ことを特徴とする遊技機。」として構成することができる。
本発明では、払出制御回路と主制御回路に停電処理を実行させている。
態様１の遊技機を用いれば、払出の処理を行う払出制御回路や、抽選等を行う主制御回路の処理を簡単にすることができる。
【００３３】
また、「（態様２）請求項１、態様１の遊技機であって、前記複数の制御基板には、前記電源回路から供給される電源の電圧値を、当該制御基板に配設されている制御回路用の制御用電源の電圧値に変換する電圧変換回路が配設されている、ことを特徴とする遊技機。」として構成することができる。
本発明では、制御回路用の制御用電源を出力する電圧変換回路が制御基板に配設されている。
態様２の遊技機を用いれば、電源基板と各制御基板との間に制御回路用の制御用電源を供給するための電源配線を省略することができる。これにより、制御基板の外部に配設されている電源配線を短絡、復帰させることによって不正にＲＡＭクリアが行われるのを防止することができる。
【００３４】
また、「（態様３）請求項1、態様１または態様２のいずれか遊技機であって、前記停電検出回路は、前記電源の電圧値と停電検出電圧値を比較する比較回路と、前記比較回路の比較結果を保持する保持回路と、前記保持回路の出力に基づいて停電予告信号を出力する停電予告信号出力回路を有し、前記保持回路は、前記電源の電圧値が停電検出電圧値以下に低下するまでは前記設定期間より短い周期で前記比較回路の比較結果を読み取り、電源の電圧値が停電検出電圧値以下に低下した場合には前記設定期間の周期で前記比較回路の比較結果を読み取るように構成されている、ことを特徴とする遊技機。」として構成することができる。
本発明では、電源の電圧値と停電検出電圧値を比較する比較回路の出力を読み取って保持する保持回路を、電源の電圧値が停電検出電圧値以下に低下するまでは、設定期間より短い周期で比較回路の比較結果を読み取り、電源の電圧値が停電検出電圧値以下に低下すると設定期間の周期で比較回路の比較結果を読み取るように構成している。
態様３の遊技機を用いれば、複数の制御回路の定時割込期間のうち最長の定時割込期間より長い設定期間の間停電予告信号を出力する停電検出回路を簡単に得ることができる。
【図面の簡単な説明】
【００３５】
【図１】パチンコ機として構成した一実施の形態の概略構成図である。
【図２】図１のパチンコ機で用いる停電検出回路の一実施の形態の概略構成図である。
【図３】停電検出回路の各部の信号の変化状態を示すタイムチャート図である。
【図４】他の実施の形態の概略構成図である。
【図５】払出制御回路及び主制御回路の定時割込処理と停電予告信号との関係を説明するタイミングチャート図である。
【符号の説明】
【００３６】
１０  電源基板
１１  電源回路
２０  払出制御基板
２１  払出制御回路
２２、３２、４２、７２  ＲＡＭ
３０  主制御基板
３１  主制御回路
４０  副制御基板
４１  副制御回路
５０  表示制御基板
５１  表示制御回路
１００  停電検出回路
１０１  発振器
１０２  ラッチ信号出力回路
１０３  ラッチ回路
１０４、１０５  比較器
【図１】
2006271762.tif 000003
【図２】
2006271762.tif 000004
【図３】
2006271762.tif 000005
【図４】
2006271762.tif 000006
【図５】
2006271762.tif 000007