(57)【要約】【課題】  素子分離段差異常ウェハの早期発見を可能とし、ＣＭＰ工程における研磨量を簡便な構成でしかも精度良く適切な大きさに制御する。【解決手段】  一定サイズの素子形成領域で隔てられた、２種類以上の素子分離パターン群を配置する。素子分離パターンとしては、素子形成領域の占有率が両極端のものとする。各素子分離パターン群の中央付近の段差をそれぞれ、段差Ａ  ３５、段差Ｃ  ３７とすると、素子形成領域の占有率の高い素子分離パターン群Ａの段差は、オーバー研磨量に対しほとんど減少しないが、素子形成領域の占有率の低い素子分離パターン群Ｃの段差は著しく減少する。両極端の素子分離パターンの段差を管理することで、素子分離段差異常ウェハの早期発見が可能となる。【選択図】        図３
2006253191.tif 000002
【特許請求の範囲】
【請求項１】
小面積素子形成領域を分離する同一の素子分離パターンが規則的に複数個配置されたパターン群領域と、前記パターン群領域に隣接し、前記パターン群領域内の小面積素子形成領域よりサイズの大きい大面積素子形成領域からなる半導体装置の素子分離の管理パターン。
【請求項２】
前記パターン群領域は、一辺が４０ミクロン以上の方形である請求項１記載の半導体装置の素子分離の管理パターン。
【請求項３】
前記パターン群領域に隣接する前記大面積素子形成領域の隣接方向長さは５ミクロン以上である請求項１記載の半導体装置の素子分離の管理パターン。
【請求項４】
前記パターン群領域は複数個存在し、互いに形状が異なる請求項１記載の半導体装置の素子分離の管理パターン。
【請求項５】
前記複数個のパターン群領域における前記小面積素子形成領域が占める占有面積率が両極端である請求項４記載の半導体装置の素子分離の管理パターン。
【請求項６】
前記複数個のパターン群領域における前記素子形成領域が占める占有面積率が、それぞれ１０％以下および９０％以上である請求項５記載の半導体装置の素子分離の管理パターン。
【請求項７】
基板にシリコン窒化膜を堆積する工程と、ついで前記シリコン窒化膜を貫通し前記基板に至るトレンチを形成する工程と、ついで前記基板の全面にシリコン酸化膜を堆積する工程と、ついで前記シリコン窒化膜が露出するまでＣＭＰを行う工程と、ついで前記シリコン窒化膜を除去する工程とを含む素子分離形成工程により請求項１〜６の何れか１項記載の半導体装置の素子分離の管理パターンを形成し、前記シリコン窒化膜の除去後に前記素子分離の管理パターンを用いて素子分離段差を測定する半導体装置の素子分離の管理方法。
【請求項８】
前記素子分離の管理パターンを用いて、異なる形状を有する複数個のパターン群領域の素子分離段差のパターン間差を算出し、ＣＭＰ工程の研磨状態を管理する請求項７記載の半導体装置の素子分離の管理方法。
【請求項９】
前記素子分離の管理パターンを用いて、異なる形状を有する複数個のパターン群領域の素子分離段差のパターン間差を算出し、そのパターン間差に応じてＣＭＰ条件を調整する請求項８記載の半導体装置の素子分離の管理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の製造工程等において、素子分離（Shallow Trench Isolation）形成時の管理をするための半導体装置の素子分離の管理方法と、それに用いる素子分離の管理パターン、いわゆる形状ＴＥＧに関するものである。
【背景技術】
【０００２】
ＣＭＰ（Chemical Mechanical Polishing；化学機械研磨）を用いて素子分離を形成する際の、従来の半導体装置の素子分離の管理方法を説明する（例えば、特許文献１参照）。
【０００３】
まず、ＣＭＰを用いた素子分離形成方法を、図５を参照しながら説明する。
【０００４】
半導体または絶縁体のシリコン基板４０上に、図示していないが酸化膜（ＳｉＯ２）を例えば１０ｎｍ堆積し、続いてシリコン窒化膜（ＳｉＮ膜）４１を例えば１２０ｎｍ堆積する（図５（ａ））。
【０００５】
次に、リソグラフィおよびドライエッチングにて、シリコン基板４０に例えば深さ３００ｎｍのトレンチ４２を形成し、その後、ウェハ全面に、ＨＤＰ−ＮＳＧ（High Density Plasma - Nondoped Silicate Glass）膜４３を４００ｎｍ堆積する（図５（ｂ））。このとき、トレンチ４２の領域と、それ以外の領域（素子形成領域）とのＨＤＰ−ＮＳＧ膜の表面段差は約３００ｎｍ発生している。なお、ＨＤＰ−ＮＳＧ膜は、微細な領域への埋め込み性能が高いため、素子分離用の絶縁膜として一般に用いられる。
【０００６】
その後、シリカ粒子を含有したアルカリ研磨液（スラリー）にてＣＭＰを行い、ＳｉＮ膜４１を例えば３０ｎｍ削り込んだ段階で研磨を終了する（図５（ｃ））。その後、燐酸などを用いてＳｉＮ膜４１を除去することで、素子分離４４を形成する（図５（ｄ））。必要であれば、燐酸処理前に、フッ酸などを用いて素子分離領域の酸化膜をエッチングする。
【０００７】
素子分離形状の主要項目のひとつに素子分離段差４５が挙げられる。一般に、素子分離段差４５が小さくなると、トランジスタのしきい値電圧が低下する逆ナローチャネル効果が発生する。一方、素子分離段差４５が大きすぎると、ゲートをエッチングする際に素子分離端の段差部分に残渣が発生したり、ゲートの寸法異常が発生したりする。この不具合を抑制するため、素子分離段差４５を所定の範囲内に常に収める必要がある。
【０００８】
素子分離段差ばらつきが発生する主要工程として、ＳｉＮ堆積工程、シリコン基板へのトレンチエッチング工程、ＣＭＰ工程が挙げられる。ＳｉＮ堆積工程では、基板面内、基板面間のＳｉＮ厚さばらつきが発生する。トレンチエッチング工程は、通常、ＳｉＮ膜をマスクとして行われるため、ＳｉＮ膜が後退し、基板面内、基板面間のＳｉＮ厚さばらつきが発生する。ＣＭＰ工程では、ＳｉＮ膜をストッパーとする研磨を行うが、ＨＤＰ−ＮＳＧ膜に対するＳｉＮ膜の研磨レートは１／３程度のため、ＳｉＮ膜が完全なストッパーにならず削り込まれてしまうため、基板面内、基板面間のＳｉＮ厚さばらつきが発生する。また、ＣＭＰ工程の場合、パターン形状によってもＳｉＮ厚さばらつきが発生する（パターン間ばらつき）。これらの工程でＳｉＮ厚さがばらつくと、当然ながら、それに隣接する素子分離の段差がばらつくことになる。
【０００９】
素子分離段差ばらつきを顕著に発生させる主要工程の最後がＣＭＰ工程であるため、通常は、ＣＭＰ後に光学的手法による残膜測定が実施される（図６）。残膜測定は、素子形成領域（ＳｉＮ膜厚５１）、素子分離領域（ＳｉＯ２膜厚５２）のいずれでも実施可能であるが、素子分離領域のＳｉＯ２膜厚５２には、トレンチ深さばらつき成分が乗ってしまうため、素子分離段差との相関は十分とは言えない。よって、素子形成領域のＳｉＮ膜厚５１を管理するのが一般的である。なお、測定エリアサイズは、膜厚測定器の光スポット径、搬送精度などから５０μｍ□以上必要である。
【００１０】
ＳｉＮ堆積工程でのＳｉＮ膜厚ばらつき（面内、面間）、トレンチエッチング工程によるＳｉＮ膜厚ばらつき（面内、面間）、ＣＭＰ工程によるＳｉＮ膜厚ばらつき（面内、面間、パターン間）は、極力低減されるように各工程の条件追い込みがなされるが、微細プロセスほど素子分離段差ばらつきの許容値範囲（スペック）が厳しくなり、上記条件追い込みのみでは上記の許容度を達成できなくなっている。
【００１１】
そこで、「面間ばらつき」成分の改善を目的に、ＣＭＰ後のＳｉＮ膜厚値に応じて、その後の酸化膜エッチング量を調整する方法が提案されている。これは、特許文献１に記載されている。なお、特許文献１には、ＳｉＮ膜を除去した後に、ある素子分離パターンで段差測定を実施し、その値に基づいて、酸化膜のエッチングを行う（エッチング量は可変）方法も提案されている。
【特許文献１】特開２００１−３３２６１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
さらなる微細プロセスでは、素子分離段差ばらつきスペックが一層厳しく、ＳｉＮ膜厚の面間ばらつき以外のばらつき（面内ばらつき、パターン間ばらつき）の低減も必須となり、その対策の一つとして、ＣＭＰ条件の大幅見直しがなされている。具体的には、従来のアルカリ系シリカ粒子含有研磨液（スラリー）から、添加剤およびセリア粒子を含有すするスラリーを新規に採用するとともに、そのスラリーの性質に適合した研磨条件を構築する。上記添加剤は、ＳｉＮ露出前は、酸化膜表面の段差緩和を向上させる役割、ＳｉＮ露出後は、ＳｉＮとの研磨レート選択比を増大（１０以上）させる役割を有するものが一般に用いられる。このスラリーに変更することで、基板面内および基板面間のＳｉＮ膜厚ばらつきは低減する。
【００１３】
しかしながら、大面積の素子形成領域（膜厚測定パターンなど）のＳｉＮ削れは極めて抑制されるものの、小面積の素子形成領域（実際のトランジスタはこれに該当）のＳｉＮは、研磨の進行を十分に止められない。つまり、ＳｉＮの膜厚管理では、過度のオーバー研磨になっていても、見落とされてしまう。
【００１４】
それに対し、オーバー研磨の度合いを素子分離領域（サイズは５０μｍ□以上）のＳｉＯ２膜厚から判断する方法もあるが、前述したように、トレンチ深さばらつき成分も乗ってしまうという問題がある。ウェハ毎のトレンチ深さ測定を実施する方法もあるが、測定時間を考えると現実的ではない。また、５０μｍ□以上もの素子分離パターンは、実パターンと大きな隔たりがあるため、参考程度にしかならない。
【００１５】
ところで、前述の特許文献１には、ある素子分離パターンの素子分離段差を測定し、その段差値より、次の酸化膜エッチングのエッチング量を調整する手法が挙げられている。ところが、素子分離パターンの形状の違いによる素子分離段差ばらつきには触れていない。一般に、オーバー研磨になるほど、素子分離段差のパターン間ばらつきは拡大する。段差を測定した素子分離パターンに関しては、次のエッチング工程にて所望の段差に調整することができるが、他のパターンの段差は保証外である。
【００１６】
本発明の目的は、素子分離段差異常ウェハの早期発見、およびＣＭＰ工程の研磨状態をチェックすることができる半導体装置の素子分離の管理パターンおよびそれを用いた素子分離の管理方法を提供することである。
【課題を解決するための手段】
【００１７】
本発明は、２種類以上の素子分離パターンを配置し、それぞれの素子分離段差、およびそのパターン間ばらつきを管理することで、素子分離段差異常ウェハの早期発見、およびＣＭＰ工程の研磨状態をチェックするものである。
【００１８】
素子分離段差測定にて、ＣＭＰ工程でのオーバー研磨の管理ができないのは、１つの素子分離パターンのみに着目しているためであり、そこで、２種類以上の素子分離パターンの素子分離段差を求め、その差異（パターン間ばらつき）を算出することでＣＭＰのオーバー研磨の管理をすることが可能となる。これは、オーバー研磨の度合いと、素子分離段差のパターン間ばらつきがほぼ比例関係にあるためである。
【００１９】
さらに、上記各種の素子分離パターンは、一定サイズ以上の領域に複数個配置されていて、その素子分離パターン群領域の中央付近で、素子分離段差が測定されるのが好ましい。これは、まわりに存在する他の種類のパターンによる影響を除外するためである。
【００２０】
さらに、測定すべき素子分離パターン群領域の少なくとも片方に、素子分離パターン群内の小面積素子形成領域より大きな大面積素子形成領域を形成する。ＣＭＰ後にＳｉＮを除去し、上記大面積素子形成領域と素子分離パターン群とを走査する段差測定を実施する。段差測定後、上記大面積素子形成領域にて水平レベル出しを行い、上記大面積素子形成領域の面を基準に素子分離パターン群の素子分離段差を算出する。
【００２１】
段差測定は、微細な領域を測定するＡＦＭほど針先端の鋭角度は不要である。これは、針先端が丸くても、素子分離パターン群の少なくとも片方に、一定幅の大面積素子形成領域を設けているため、針先が大面積素子形成領域面に届くためである。当然ながら、素子分離上端は、針先形状によらず接触する。素子分離上端の測定で注意するとしたら、測定時のサンプリング間隔に対し素子分離幅が小さいと、素子分離上端の段差データを拾わない場合がある。しかしながら素子分離が多数配置されていれば、素子分離上端の測定が多少間引かれていても特に問題はない。
【００２２】
なお、上記素子分離パターン群領域に配置される素子分離パターンは、等間隔で並んだラインパターンであることが好ましい。また、素子分離パターン群領域に隣接する素子形成領域は、該パターン群領域の両側に配置されていることが好ましい。また、該パターン群領域が３個以上存在する場合、それらは一直線上に配置されていることが好ましい。
【００２３】
また、異なる形状を有する複数個のパターン群領域の素子分離段差のパターン間差を算出することで、ＣＭＰ工程の研磨状態を管理することができる。さらに、異なる形状を有する複数個のパターン群領域の素子分離段差のパターン間差を算出することで、そのパターン間差に応じてＣＭＰ条件を調整することもできる。
【発明の効果】
【００２４】
本発明によると、上述のようにして、ＣＭＰ工程の状態（アンダー研磨、オーバー研磨）をチェックすることができ、これにより、多数のロットが不良品になる事態を防ぐことができる。その結果、素子分離段差異常ウェハの早期発見が可能となり、ＣＭＰ工程における研磨量を簡便な構成でしかも精度良く適切な大きさに制御することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態に係る素子分離の形成方法を図１（ａ）〜（ｄ）を参照しながら説明する。
【００２６】
半導体または絶縁体のシリコン基板１０上に、図示していないが酸化膜（ＳｉＯ２）を例えば１０ｎｍ堆積し、続いてシリコン窒化膜（ＳｉＮ）１１を例えば９０ｎｍ堆積する（図１（ａ））。
【００２７】
次に、リソグラフィおよびドライエッチング等にて、シリコン基板１０に例えば深さ３００ｎｍのトレンチ１２を形成する。その後、ウェハ全面に、酸化膜として例えばＨＤＰ（高密度プラズマ）−ＣＶＤ法による酸化膜（ＨＤＰ−ＮＳＧ膜）１３を４００ｎｍ堆積する（図１（ｂ））。
【００２８】
次に、添加剤およびセリア粒子を含有するスラリーにて、素子形成領域のＳｉＮ膜１１がストッパーとなる研磨を実施する（図１（ｃ））。上記添加剤は、ＳｉＮとの研磨レート選択比を増大させる役割を有しており、さらに、酸化膜表面の段差緩和を向上させる役割を有するものもある。このスラリーに変更することで、ＳｉＮでの研磨ストップ性能が飛躍的に増大し、基板面内および基板面間のＳｉＮ膜厚ばらつきは大きく低減する。
【００２９】
次に、ＳｉＮ膜１１を、燐酸などの薬液を用いたウェットエッチングにより除去し、素子分離１４を形成し、素子分離段差１５の測定を実施する（図１（ｄ））。
【００３０】
次に、素子分離段差の測定方法の詳細を説明する。
【００３１】
図２（ａ）に示すように、一定以上のサイズ（例えば、一辺が４０μｍ以上）を有するエリアに、小面積素子形成領域を分離する同一種類の複数の素子分離パターン２０を設ける。素子分離パターン２０の間には小面積素子形成領域が介在する。この素子分離パターン２０の群れを素子分離パターン群２２と呼ぶ。素子分離パターン群２２の配置パターンは、例えば、素子分離幅が１μｍ、素子形成領域幅が１μｍのライン＆スペースパターンであるとする。ライン＆スペースパターンとすることで、Ｙ方向に対する位置ずれマージンが増大する。
【００３２】
ところで、素子分離パターン群２２のまわりには、何らかの異種パターンが存在するため、ＣＭＰ時にそのパターンから影響が及ぼされる。素子分離パターン群２２の幅Ｘ１およびＹを大きくすると、その素子分離パターン群２２の中央付近では、異種パターンの影響は排除され、配置したパターンでの純粋な研磨挙動を示す。Ｘ１およびＹの数値としては、４０μｍ以上であることが好ましい。さらに好ましくは８０μｍ以上である。少しでも大きい方が、その中央部において、そのパターンでの純粋な研磨挙動を呈する。しかし、スペース的に、５００μｍ程度が上限であると考えられる。
【００３３】
図２（ａ）のパターンのＣＭＰ処理後の断面形状を図２（ｂ）に示す。素子分離パターン群２２の少なくとも片側に設けられた、一定以上のサイズを有する大面積の素子形成領域２１では、ＳｉＮの研磨の進行は抑制されるが、素子分離パターン群２２では素子形成領域の割合（占有率）が少ないため研磨の圧力が集中し、ＳｉＮでの研磨ストッパー効果が低下する。よって、図２（ｂ）に示すように素子分離パターン群２２が周囲より凹んだ形状となる。この現象はエロージョンと呼ばれる。削れ方は素子分離パターン群２２の中央付近で最大となるが、この部分が、そのパターンでの削れ方を示している。なお、図２（ｂ）は、個々の素子分離が細長くなっているが、これは、高さ方向の倍率を大きくしているためである。
【００３４】
図２（ｃ）に、図２（ｂ）の状態からＳｉＮ膜を除去した後の断面形状を示す。
【００３５】
素子分離段差を求める際の基準面（素子形成領域）が狭い場合、針先を到達させる必要性からＡＦＭ（Atomic Force Microscopy）を用いなければならない。しかしながら、針寿命が短く、針交換作業に伴う時間ロスとコストアップが問題となる。また、ＡＦＭの場合、測定可能なエリアサイズが小さいため、所望の素子分離パターンを測定するためには、測定開始位置の高精度化が必要となる。
【００３６】
そこで、図２（ａ）に示すように、素子分離パターン群２２の横に、素子分離パターン群２２内の素子形成領域より大きなサイズの素子形成領域２１を設ける。具体的には図２（ａ）のＸ２は５μｍ以上あるのが好ましい。さらに好ましくは４０μｍ以上であり、上限は５００μｍ程度と考えられる。これにより、先端が鋭利でない針を用いても基準面（素子形成領域）まで到達する。針の劣化に対しそれほど注意する必要がなく、また、最初から鋭利でない安価な針の使用が可能である。測定は、ＡＦＭでなく、ラフな表面段差測定、例えば触針式の段差測定で十分可能である。触針式の段差測定では、ウェハ表面に押し付ける針圧力はＡＦＭより大きく、針先端は鋭利ではない。鋭利な針はすぐに先端が丸くなるため、長い距離の測定には向かない。
【００３７】
図２（ｄ）に、図２（ｃ）の状態の基板を段差測定した結果を示す。針先端が鋭角でないため、素子分離パターン群２２の微細素子形成領域には針が到達していないが問題ない。
【００３８】
一般に、段差測定プロファイルは、右上がりや、右下がりであったりする場合があり、測定プロファイルの水平レベル出しが必要である。水平レベル出しは、上記基準面（素子形成領域）を用いればよく、その幅も広いことから、測定開始位置が少々ずれても、自動で水平レベル出しが可能である。
【００３９】
なお、素子分離上端に関しては、針の先端形状によらず必ず接触する。注意するとしたら、測定時のサンプリング間隔（通常０．１μｍ）に対し素子分離幅が小さいと、素子分離上端の段差データを稀に拾わない場合があるが、素子分離パターンの配置数を多くすることで対処可能である。
【００４０】
つぎに、以上のパターン配置および測定方法に基づいて、ＣＭＰのオーバー研磨の管理方法を図３、図４を用いて説明する。
【００４１】
図３（ａ）に示すように、一定サイズの素子形成領域３１で隔てられた、２種類以上の素子分離パターン群Ａ  ３２、素子分離パターン群Ｂ  ３３、素子分離パターン群Ｃ  ３４を配置する。素子分離パターン群Ａ  ３２、素子分離パターン群Ｂ  ３３、素子分離パターン群Ｃ  ３４や、その隣の素子形成領域３１のサイズの具体例は前述したとおりである。
【００４２】
素子分離パターンの種類としては、例えば素子形成領域の占有率が両極端のものを配置する。例えば、素子形成領域幅／素子分離幅が０．１／０．９μｍ（素子形成領域占有率１０％の素子分離パターン群Ｃ  ３４と、素子形成領域幅／素子分離幅が９／１μｍ（素子形成領域占有率９０％）の素子分離パターン群Ａ  ３２とを配置する。素子形成領域、素子分離にパターンルール規制がある場合は、その範囲内で両極端の２種類のパターンを採用するのが好ましい。この両極端の２種類のパターンに加え、代表的なパターンを設けると一層好ましく、例えば、素子形成領域幅／素子分離幅が１／１μｍ（素子形成領域占有率５０％）の素子分離パターン群Ｂ  ３３を配置する。
【００４３】
なお、両極端の２種類のパターンにおいて、下限は素子形成領域占有率２０％、上限は素子形成領域占有率８０％でも良く、段差測定の精度も考慮して上限／下限の比は４以上、１９以下であることが好ましい。
【００４４】
図３（ａ）のパターンのＣＭＰ処理後の断面形状を図３（ｂ）に示す。素子分離パターンの種類により、パターン群の削れ方が異なる。
【００４５】
図３（ｃ）に、ＳｉＮ膜を除去した後の断面形状を示す。
【００４６】
図３（ｄ）に、図３（ｃ）の状態の基板を段差測定した結果を示す。各素子分離パターン群の中央付近の段差をそれぞれ、素子分離段差Ａ  ３５、素子分離段差Ｂ  ３６、素子分離段差Ｃ  ３７とする。
【００４７】
各素子分離パターン群の中央付近の段差をそれぞれ、素子分離段差Ａ  ３５、素子分離段差Ｂ  ３６、素子分離段差Ｃ  ３７としたときにおける、オーバー研磨に対する各素子分離段差の推移を図４（ａ）に示す。素子形成領域の占有率の高い素子分離パターン群Ａの素子分離段差Ａは、オーバー研磨量に対しほとんど減少しないが、素子形成領域の占有率の低い素子分離パターン群Ｃの素子分離段差Ｃは、オーバー研磨量に対し著しく減少する。素子分離段差Ａが許容上限値(スペック)より大きく仕上がっている場合は、ＨＦなどを用いたウェットエッチングで段差を減少させる方向に調整する。この際、素子分離段差Ｃが許容下限値を割らないようにするエッチング量を調整する必要がある。例えば、素子分離段差スペックが１５±１５ｎｍで、素子分離段差Ａが４０ｎｍ、素子分離段差Ｃが１５ｎｍであったとすると、酸化膜のエッチング量は１０〜１５ｎｍとする。しかし、素子分離段差Ａのみしかチェックしてないと、２５ｎｍのエッチングを行う場合があり、その場合に、素子分離段差Ｃはマイナス１０ｎｍとなり、許容値範囲からはずれることになる。このように、両極端のパターンで素子分離段差をチェックしているため、異常な基板を後工程に流すことがなく、歩留まり向上に寄与する。
【００４８】
素子分離段差のパターン間ばらつきは「素子分離段差Ａ−素子分離段差Ｃ」で求められる。素子分離段差のパターン間ばらつきは、図４（ｂ）に示すようにオーバー研磨量とともに増大し、あるところでスペックを超えてしまう。素子分離段差のパターン間ばらつきはゼロに近い方がよいが、近すぎると、未測定チップでアンダー研磨（ＳｉＮ未露出）となっている場合もあるため、一定値以上必要である。つまり、この値でＣＭＰ工程の状態（アンダー研磨、オーバー研磨）をチェックすることができる。これにより、多数のロットが不良品になる事態を防ぐことができる。また、素子分離段差のパターン間ばらつきのトレンドから、大きい方向にシフトしている場合は、例えば終点検出後のオーバー研磨時間を短くし、小さい方向にシフトしている場合は、例えば終点検出後のオーバー研磨時間を長くするといった方法を採用することも可能である。具体的に言えば、以下の通りである。ロットごとに、素子分離段差のパターン間ばらつきを測定して、この結果を時系列に並べる。このパターン間ばらつきの時系列的な並びにおいて、パターン間ばらつきが拡大している傾向が見られれば、オーバー研磨を短くし、縮小している傾向が見られれば、オーバー研磨を長くする。
【００４９】
なお、それぞれの素子分離パターン群には、素子分離パターンが複数個存在するとしたが、素子形成領域の占有率を下げていくと、最終的には、１つの素子分離パターンとなるため、この場合も本特許に含まれる。
【００５０】
また、素子分離パターン群内の素子分離パターンは同一であるとしたが、ＳＲＡＭなど素子分離パターンが同一でなくても一定の周期で繰り返される場合も、本特許に含まれる。
【産業上の利用可能性】
【００５１】
本発明にかかる半導体装置の素子分離の管理パターンおよびそれを用いた素子分離の管理方法は、ＣＭＰ工程の状態（アンダー研磨、オーバー研磨）をチェックすることができ、これにより、多数のロットが不良品になる事態を防ぐことができる。その結果、素子分離段差異常ウェハの早期発見が可能となり、ＣＭＰ工程における研磨量を簡便な構成でしかも精度良く適切な大きさに制御することができ、各種半導体集積回路の製造に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の管理パターンおよび管理方法を示す図である。
【図３】本発明の実施の形態に係る半導体装置の複数の管理パターンおよび管理方法を示す図である。
【図４】（ａ）はオーバー研磨に対する各素子分離段差の推移を示す図であり、（ｂ）はオーバー研磨に対する素子分離段差のパターン間ばらつきの推移を示す図である。
【図５】従来の半導体装置の製造方法の各工程を示す断面図である。
【図６】従来の半導体装置の管理パターンおよび管理方法を示す図である。
【符号の説明】
【００５３】
１０    基板
１１    シリコン窒化膜
１２    トレンチ
１３    ＨＤＰ−ＮＳＧ膜
１４    素子分離
１５    素子分離段差
【図１】
2006253191.tif 000003
【図２】
2006253191.tif 000004
【図３】
2006253191.tif 000005
【図４】
2006253191.tif 000006
【図５】
2006253191.tif 000007
【図６】
2006253191.tif 000008