(57)【要約】【課題】素子の面積を増加させず且つフィールド領域の面積を減少させないながら、アクティブ領域の面積を増加させることが可能な半導体素子の製造方法を提供すること。【解決手段】半導体基板上の所定の領域にトレンチを形成した後、絶縁膜を埋め込むことにより、アクティブ領域とフィールド領域を画定する素子分離膜を形成する段階と、前記アクティブ領域の半導体基板を所定の深さにエッチングするが、表面が曲面となるようにエッチングする段階とを含む。【選択図】図１
2006287185.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の所定の領域にトレンチを形成した後、絶縁膜を埋め込むことにより、アクティブ領域とフィールド領域を画定する素子分離膜を形成する段階と、
前記アクティブ領域の半導体基板を所定の深さにエッチングするが、表面が曲面となるようにエッチングする段階とを含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記半導体基板のエッチング工程は、ウェットエッチングまたはドライエッチング工程を用いることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記ドライエッチング工程は、ブランケットエッチングを行うか、或いはハードマスクをフィールド領域の上部に形成した後行うことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記ドライエッチング工程は、Ｃｌ２、ＨＢｒ、ＣＦ４、ＳＦ６、Ｏ２、Ａｒガスを用いて行うことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項５】
前記半導体基板をエッチングした後、前記半導体基板の表面のダメージを補償するための酸化工程を行い、前記酸化工程によって成長した酸化膜を除去するためのウェットエッチング工程を行う段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項６】
前記曲面からなる半導体基板の上部にトンネル酸化膜および第１導電層を形成した後、パターニングしてフローティングゲートパターンを形成する段階と、
全体構造の上部に誘電体膜を形成した後、第２導電層を形成し、パターニングすることにより、フローティングゲートとコントロールゲートが積層されたスタックゲートを形成する段階とをさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記アクティブ領域の半導体基板を所定の深さにエッチングするが、前記フローティングゲートの高さより深くエッチングして、前記フローティングゲートが前記素子分離膜によって孤立するように形成することを特徴とする請求項１または６に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュメモリ素子の製造方法に係り、特に、素子の面積は増加させないながらアクティブ領域の面積のみを増加させて素子の収率を向上させることが可能なフラッシュメモリ素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子の集積度が増加するにつれて、アクティブ領域とフィールド領域を画定するための素子分離膜はＳＴＩ工程を用いて形成する。ＳＴＩ工程は、半導体基板の所定の領域に所定の深さのトレンチを形成し、ＨＤＰ酸化膜で埋め込んで素子分離膜を形成する方法である。ところが、半導体素子、例えばＮＡＮＤ型フラッシュメモリ素子の集積度が増加するにつれて、素子の特性を左右するアクティブ領域の面積が小さくなっているため、ＳＴＩ工程を適用しても、アクティブ領域とフィールド領域のピッチ(pitch)が小さくなる。したがって、素子の特性確保のために、アクティブ領域の面積を増加させなければならない。しかしながら、素子の面積を増加させずにアクティブ領域の面積を増加させると、相対的にフィールド領域が小さくなりながら、トレンチにＨＤＰ酸化膜のギャップフィルの際にボイドが発生する。逆に、フィールド領域の面積を増加させると、アクティブ領域の面積が小さくなって素子の特性に良くない影響を与えるおそれがある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
そこで、本発明の目的は、素子の面積を増加させず且つフィールド領域の面積を減少させないながら、アクティブ領域の面積を増加させることが可能な半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明では、アクティブ領域とフィールド領域を画定するための素子分離膜をＳＴＩ工程を用いて形成した後、アクティブ領域の半導体基板をエッチングして曲面構造に形成することにより、アクティブ領域の面積を増加させ、同じ集積度を維持しながら素子の電気的特性を向上させる。
【０００５】
本発明の一実施例に係る半導体素子の製造方法は、半導体基板上の所定の領域にトレンチを形成した後、絶縁膜を埋め込んでアクティブ領域とフィールド領域を画定する素子分離膜を形成する段階と、前記アクティブ領域の半導体基板を所定の深さにエッチングするが、表面が曲面となるようにエッチングする段階とを含む。
【０００６】
前記半導体基板のエッチング工程は、ウェットエッチング工程またはドライエッチング工程を用いる。
【０００７】
前記ドライエッチング工程は、ブランケットエッチングを行うか、或いはハードマスクをフィールド領域の上部に形成した後行う。
【０００８】
前記ドライエッチング工程は、Ｃｌ２、ＨＢｒ、ＣＦ４、ＳＦ６、Ｏ２、Ａｒガスを用いて行う。
【０００９】
前記半導体基板をエッチングした後、前記半導体基板の表面のダメージを補償するための酸化工程を行い、前記酸化工程によって成長した酸化膜を除去するためのウェットエッチング工程を行う段階をさらに含む。
【００１０】
前記曲面からなる半導体基板の上部にトンネル酸化膜および第１導電層を形成した後、パターニングしてフローティングゲートパターンを形成する段階と、全体構造の上部に誘電体膜を形成し、第２導電層を形成した後、パターニングすることにより、フローティングゲートとコントロールゲートが積層されたスタックゲートを形成する段階とをさらに含む。
【００１１】
前記アクティブ領域の半導体基板を所定の深さにエッチングするが、前記フローティングゲートの高さより深くエッチングして、前記フローティングゲートが前記素子分離膜によって孤立するように形成する。
【発明の効果】
【００１２】
上述したように、本発明によれば、アクティブ領域の半導体基板を所定の深さにエッチングしながら表面が曲面となるようにして、素子の全体面積を増加させず且つフィールド領域を減少させないながら、アクティブ領域の面積を増加させることができるため、半導体素子の集積度を向上させることができ、電気的特性を向上させて安定的な素子を製造することができる。
【発明を実施するための最良の形態】
【００１３】
以下に添付図面を参照しながら、本発明の実施例を詳細に説明する。
【００１４】
図１（ａ）〜図１（ｄ）は、本発明の一実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図であって、フラッシュメモリ素子の製造方法を例として説明する。
【００１５】
図１（ａ）を参照すると、半導体基板１１の上部にパッド酸化膜１２およびパッド窒化膜１３を形成する。アクティブ領域とフィールド領域を画定するための素子分離マスクを用いたフォトおよびエッチング工程によってパッド窒化膜１３およびパッド酸化膜１２の所定の領域をエッチングした後、露出した半導体基板１１を所定の深さにエッチングしてトレンチを形成する。トレンチの側壁にウォール酸化膜（図示せず）を形成した後、トレンチが埋め込まれるように全体構造の上部に絶縁膜１４を形成する。
【００１６】
図１（ｂ）を参照すると、絶縁膜１４を研磨してパッド窒化膜１３を露出させた後、パッド窒化膜１３を除去し、洗浄工程を行って、トレンチの内部に絶縁膜１４が埋め込まれた素子分離膜１４ａを形成する。
【００１７】
図１（ｃ）を参照すると、半導体基板１１の表面が曲面となるように半導体基板１１をエッチングする。これにより、アクティブ領域の面積が増加する。ここで、半導体基板１１の表面を曲面にするために、ウェットエッチングまたはドライエッチング法を用いる。ドライエッチング工程を用いる場合、ブラケットエッチングを行うか、またはポリシリコンハードマスクをフィールド領域の上部に形成した後ドライエッチング工程を行う。この際、エッチングガスとしては、Ｃｌ２、ＨＢｒ、ＣＦ４、ＳＦ６、Ｏ２、Ａｒなどを用いる。一方、エッチング工程によって露出した半導体基板１１の表面のダメージを補償するために酸化工程を行い、酸化工程によって成長した酸化膜を除去するためのウェットエッチング工程を行う。
【００１８】
図１（ｄ）を参照すると、曲面からなる半導体基板１１の上部にトンネル酸化膜１５、第１導電層１６を形成した後、パターニングしてフローティングゲートパターンを形成する。そして、全体構造の上部に誘電体膜１７を形成した後、第２導電層１８を形成し、パターニングすることにより、フローティングゲートとコントロールゲートが積層されたスタックゲートを形成する。
【００１９】
図２（ａ）〜図２（ｄ）は本発明の他の実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図であって、フラッシュメモリ素子の製造方法を説明するためのものであり、フローティングゲートが素子分離膜の間に形成できるようにアクティブ領域の半導体基板をフローティングゲートの高さより深くエッチングして曲面に形成する。
【００２０】
図２（ａ）を参照すると、半導体基板２１の上部にパッド酸化膜２２およびパッド窒化膜２３を形成する。アクティブ領域とフィールド領域を画定するための素子分離マスクを用いたフォトおよびエッチング工程でパッド窒化膜２３およびパッド酸化膜２２の所定の領域を形成した後、露出した半導体基板２１を所定の深さにエッチングしてトレンチを形成する。トレンチの側壁にウォール酸化膜（図示せず）を形成した後、トレンチが埋め込まれるように全体構造の上部に絶縁膜２４を形成する。
【００２１】
図２（ｂ）を参照すると、絶縁膜２４を研磨してパッド窒化膜２３を露出させた後、パッド窒化膜２３を除去し、洗浄工程を行い、トレンチの内部に絶縁膜２４が埋め込まれた素子分離膜２４ａを形成する。
【００２２】
図２（ｃ）を参照すると、半導体基板２１の上部が曲面となるように半導体基板２１をエッチングするが、以後形成されるフローティングゲートが素子分離膜２４ａの間に形成できるようにフローティングゲートの高さより深く半導体基板２１をエッチングする。ここで、半導体基板２１をフローティングゲートの高さより深くエッチングし、半導体基板２１の表面を曲面にするために、ウェットエッチングまたはドライエッチング法を用いる。ドライエッチング工程を用いる場合、ブランケットエッチングまたはポリシリコンハードマスクを素子分離膜２４ａの上部に形成した後、ドライエッチング工程を行う。この際、エッチングガスとしては、Ｃｌ２、ＨＢｒ、ＣＦ４、ＳＦ６、Ｏ２、Ａｒなどを用いる。一方、エッチング工程によって露出した半導体基板２１の表面のダメージを補償するために酸化工程を行い、酸化工程によって成長した酸化膜を除去するためのウェットエッチング工程を行う。
【００２３】
図２（ｄ）を参照すると、曲面からなる半導体基板２１の上部にトンネル酸化膜２５、第１導電層２６を形成した後、パターニングして素子分離膜２４ａの間にフローティングゲートパターンを形成する。そして、全体構造の上部に誘電体膜２７を形成した後、第２導電層２８を形成し、パターニングすることにより、フローティングゲートとコントロールゲートが積層されたスタックゲートを形成する。これにより、フローティングゲートが素子分離膜２４ａの間に孤立した形で設けられる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図である。
【図２】本発明の他の実施例に係る半導体素子の製造方法を説明するために順次示した素子の断面図である。
【符号の説明】
【００２５】
１１及び２１    半導体基板
１２及び２２    パッド酸化膜
１３及び２３    パッド窒化膜
１４及び２４    絶縁膜
１４ａ及び２４ａ    素子分離膜
１５及び２５    トンネル酸化膜
１６及び２６    第１導電層
１７及び２７    誘電体膜
１８及び２８    第２導電層
【図１】
2006287185.tif 000003
【図２】
2006287185.tif 000004