(57)【要約】【課題】  発光輝度を均一したラインヘッドを提供する。【解決手段】  ブロックＢ１〜Ｂ３９は８９個の画素回路Ｐ１〜Ｐ８９を備え、ブロックＢ４０は７３個の画素回路Ｐ１〜Ｐ７３を備える。供給端子Ｔａ及びＴｂからの距離が長くなると、電源インピーダンスが増加する。供給端子Ｔａ及びＴｂから最も遠いブロックＢ４０に含まれる画素回路Ｐ１〜Ｐ７３の数を少なくなるように設定したので、負荷を軽くすることができる。この結果、電源線Ｌａ及びＬｂの電源変動を抑圧することができる。【選択図】      図１
2006076226.tif 000002
【特許請求の範囲】
【請求項１】
各々が発光素子を備え、一方向に配列された複数の画素回路と、
前記複数の画素回路の各々と接続され、その一端から電力が供給される電源線と、
前記複数の画素回路を複数のブロックに分割し、前記ブロック毎に前記画素回路を駆動する駆動手段とを備え、
隣接する前記ブロックにおいて、前記電源線の一端に近い側のブロックに含まれる前記画素回路の数が、前記電源線の一端から遠い側のブロックに含まれる前記画素回路の数と等しいか又は大きくなるように設定した、
ことを特徴とする発光装置。
【請求項２】
前記電源線の一端から最も遠いブロックに含まれる前記画素回路の数をＫとし、その他のブロックに含まれる前記画素回路の数を全てＪとし、Ｊ＞Ｋとなるように設定したことを特徴とする請求項１に記載の発光装置。
【請求項３】
前記電源線の一端に最も近いブロックに含まれる前記画素回路の数をＬとし、その他のブロックに含まれる前記画素回路の数を全てＭとし、Ｍ＜Ｌとなるように設定したことを特徴とする請求項１に記載の発光装置。
【請求項４】
前記発光素子は、駆動電流の量に応じた大きさの光を発光し、
前記複数の画素回路の各々は、前記電源線から供給される電力によって動作する論理回路と、前記論理回路の演算結果に従って前記駆動電流を生成する電流供給手段を備える、
ことを特徴とする請求項１乃至３のうちいずれか１項に記載の発光装置。
【請求項５】
光線の照射によって画像が形成される感光体と、
前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、
請求項１乃至４のうちいずれか１項に記載の発光装置を前記ヘッド部に用いたことを特徴とする画像形成装置。
【請求項６】
各々が発光素子を備え、一方向に配列された複数の画素回路と、前記複数の画素回路の各々と接続され、その一端から電力が供給される電源線とを備えた発光装置の駆動方法であって、
前記複数の画素回路を複数のブロックに分割し、
隣接する前記ブロックにおいて、前記電源線の一端に近い側のブロックに含まれる前記画素回路の数が、前記電源線の一端から遠い側のブロックに含まれる前記画素回路の数と等しいか又は大きくなるように設定し、
前記ブロック毎に前記画素回路を駆動することを特徴とする発光装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード素子のように電流の量に応じた大きさの光を発光する発光素子を用いた発光装置、その駆動方法および画像形成装置に関する。
【背景技術】
【０００２】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード（Organic  Light  Emitting  Diode、以下適宜「ＯＬＥＤ素子」と略称する）素子が注目されている。このＯＬＥＤ素子を１ラインに多数設けたラインヘッドを露光手段として用いる画像形成装置が開発されている。このようなラインヘッドでは、ＯＬＥＤ素子の他、これを駆動するためのトランジスタを含む画素回路が複数配置される。例えば、特許文献１には１ラインのＯＬＥＤ素子からなるラインヘッドが開示されている。
ここで、複数の画素回路は一方向に配列され、各画素回路に電源線を介して電力が供給される。これらの画素回路を複数のブロックに分割して、ブロック単位で画素回路を駆動することがある。ラインヘッドの画素回路の総数は、解像度と用紙の幅に応じて定まる。一方、ブロック数は、設計の仕様に応じて適宜設定される。このため、全てのブロックに含まれる画素回路の数が等しい分けではなく、端数が生じる場合があり得る。
【特許文献１】特開平４−３６３２６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ブロック単位で画素回路を駆動すると、駆動対象となるブロックが切り替わるタイミングで負荷が変動する。仮に、電源ラインのインピーダンスが理想的に零であれば、負荷が変動しても電源電圧は変動しない。
しかしながら、実際の装置において、電源線には配線抵抗が存在する。しかも、ラインヘッドのように用紙の幅に併せて長さが定まる装置においては、電源線の長さが長くなり、配線抵抗が大きくなる。従って、ブロックの切り替わりに同期して、電源電圧が変動する。上述したように各ブロックに含まれる画素回路の数が一定でない場合、端数をどのように扱うか、電源電圧の変動との関係で問題となる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、電源電圧の変動を低減することが可能な発光装置、その制御方法これを用いた画像形成装置を提供することにある。
【課題を解決するための手段】
【０００４】
上述した課題を解決するため、本発明に係る発光装置は、各々が発光素子を備え、一方向に配列された複数の画素回路と、前記複数の画素回路の各々と接続され、その一端から電力が供給される電源線と、前記複数の画素回路を複数のブロックに分割し、前記ブロック毎に前記画素回路を駆動する駆動手段とを備え、隣接する前記ブロックにおいて、前記電源線の一端に近い側のブロックに含まれる前記画素回路の数が、前記電源線の一端から遠い側のブロックに含まれる前記画素回路の数と等しいか又は大きくなるように設定した、ことを特徴とする。
【０００５】
この発明によれば、ブロック単位で画素回路が駆動されるため、各ブロックに含まれる画素回路の数に応じて負荷の大きさが定まる。一方、電源線におけるインピーダンスは電力が供給される一端からの距離が長くなる程、大きくなる。そして、隣接するブロックにおいて、前記電源線の一端に近い側のブロックに含まれる前記画素回路の数が、電源線の一端から遠い側のブロックに含まれる画素回路の数と等しいか又は大きくなるように設定されるので、電源インピーダンスが大きくなる箇所では、負荷を軽くすることができる。このため、電源変動を抑圧して、発光素子の発光輝度が均一になるように近づけることができる。
【０００６】
ここで、前記電源線の一端から最も遠いブロックに含まれる前記画素回路の数をＫとし、その他のブロックに含まれる前記画素回路の数を全てＪとし、Ｊ＞Ｋとなるように設定することが好ましい。この場合、電源インピーダンスの最も高い箇所の負荷を軽くして、電源変動を抑圧し、発光素子の発光輝度が均一になるように近づけることができる。
また、前記電源線の一端に最も近いブロックに含まれる前記画素回路の数をＬとし、その他のブロックに含まれる前記画素回路の数を全てＭとし、Ｍ＜Ｌとなるように設定することが好ましい。この場合、電源インピーダンスの最も低い箇所の負荷を重くして、電源変動を抑圧し、発光素子の発光輝度が均一になるように近づけることができる。
【０００７】
また、前記発光素子は、駆動電流の量に応じた大きさの光を発光し、前記複数の画素回路の各々は、前記電源線から供給される電力によって動作する論理回路と、前記論理回路の演算結果に従って前記駆動電流を生成する電流供給手段を備える、ことが好ましい。この場合、電源電圧の変動を抑圧することにより、論理回路の誤動作を防止することができる。
【０００８】
また、本発明に係る画像形成装置は、光線の照射によって画像が形成される感光体と、前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、上述した発光装置を前記ヘッド部に用いたことを特徴とする。上述したように発光装置は各発光素子の発光輝度を均一に近づけることができるので、印刷品質を向上させることができる。
【０００９】
また、本発明に係る発光装置の駆動方法は、各々が発光素子を備え、一方向に配列された複数の画素回路と、前記複数の画素回路の各々と接続され、その一端から電力が供給される電源線とを備えた発光装置を駆動する方法であって、前記複数の画素回路を複数のブロックに分割し、隣接する前記ブロックにおいて、前記電源線の一端に近い側のブロックに含まれる前記画素回路の数が、前記電源線の一端から遠い側のブロックに含まれる前記画素回路の数と等しいか又は大きくなるように設定し、前記ブロック毎に前記画素回路を駆動することを特徴とする。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について図面を参照して説明する。
＜発光装置＞
図１は、本発明の実施形態に係る発光装置の構成を示すブロック図である。この発光装置は、画像形成装置としてのプリンタのヘッド部１０とその周辺回路から構成される。発光装置は、ヘッド部１０の周辺回路として、制御回路２０、画像処理回路３０、及び電源回路４０を備える。制御回路２０は、開始パルス信号ＳＰとクロック信号ＣＬＫを生成する。開始パルス信号ＳＰは主走査期間の開始でアクティブとなる信号である。クロック信号ＣＬＫは、主走査の基準となる時間を与える。画像処理回路３０は、パラレル形式のデータ信号Ｄ１〜Ｄ８９を出力する。この例のデータ信号Ｄ１〜Ｄ８９はＯＬＥＤ素子の点灯・消灯を指示する２値の信号である。電源回路４０は、論理回路用の電源信号ＶＨＨ及びＶＳＳの他に高電位側電源信号ＶHHEL及び低電位側電源信号ＶSSELを生成する。
【００１１】
ヘッド部１０はライン型の光ヘッドであり、８９本のデータ線Ｌ１〜Ｌ８９、信号線Ｌｓ１〜Ｌｓ４０、シフトレジスタ５０、画素ブロックＢ１〜Ｂ４０、並びに電源線Ｌａ及びＬｂを備える。画素ブロックＢ１〜Ｂ４０はＸ方向に配列されている。また、データ線Ｌ１〜Ｌ８９、並びに電源線Ｌａ及びＬｂは、Ｘ方向と平行に配設されている。
シフトレジスタ５０は、複数の単位シフト回路（図示せず）を縦続接続して構成され、開始パルス信号ＳＰをクロック信号ＣＬＫに従って順次シフトして、シフト信号ＳＲ１、ＳＲ２、…ＳＲ４１を生成する。図２に示すように各シフト信号ＳＲ１〜ＳＲ４１は、クロック信号ＣＬＫの一周期の期間だけアクティブとなる信号である。また、隣接するシフト信号のアクティブ期間はクロック信号ＣＬＫの１／２周期だけ重複する。
【００１２】
シフト信号ＳＲ１〜ＳＲ４１は、信号線Ｌｓ１〜Ｌｓ４１を介して画素ブロックＢ１〜Ｂ４０に供給される。画素ブロックＢ１〜Ｂ３９の各々は８９個の画素回路Ｐ１〜Ｐ８９を含み、画素ブロックＢ４０は７３個の画素回路Ｐ１〜Ｐ７３を含む。なお、画素回路Ｐ１〜Ｐ８９は同一の構成である。以下の説明において、個々の画素回路を問題としない場合には、それらを単に画素回路Ｐと総称する。
電源線Ｌａの供給端子Ｔａには高電位側電源信号ＶHHELが供給される一方、電源線Ｌｂの供給端子Ｔｂには低電位側電源信号ＶSSELが供給される。各画素回路Ｐは電源線Ｌａ及びＬｂに接続されており、それらを介して高電位側電源信号ＶHHEL及び低電位側電源信号ＶSSELの給電を受ける。供給端子Ｔａ及びＴｂに最も近い画素ブロックはＢ１であり、最も遠い画素ブロックはＢ４０である。
【００１３】
図２に画素回路Ｐの詳細な構成を示し、図３にそのタイミングチャートを示す。なお、この画素回路Ｐは、１番目のブロックＢ１に属し、データ線Ｌ１に接続されているものとする。ＮＯＲ回路６０は、シフト信号ＳＲ１及びシフト信号ＳＲ２が共にローレベル（アクティブ）となる時刻ｔ２から時刻ｔ３までの期間においてハイレベルとなるサンプリング信号ＳＡＭ１を生成して、ラッチ回路７０に供給する。
ラッチ回路７０は、トランスファーゲート７１、インバータ７２〜７４、及びクロックドインバータ７５を備える。時刻ｔ１から時刻ｔ２までの期間においては、シフト信号ＳＲ１がローレベルであるので、クロックドインバータ７５は、ハイインピーダンス状態となる。また、サンプリング信号ＳＡＭ１はローレベルであるため、トランスファーゲートはオフ状態となる。この結果、ラッチ回路７０の等価回路は、図４（Ａ）に示すものとなる。
【００１４】
次に、時刻ｔ２から時刻ｔ３では、シフト信号ＳＲ１はローレベルを維持するが、サンプリング信号ＳＡＭ１はハイレベルとなる。このとき、クロックドインバータ７５はハイインピーダンス状態を維持する一方、トランスファーゲートはオン状態となる。この結果、ラッチ回路７０の等価回路は、図４（Ｂ）に示すものとなり、データ信号Ｄ１の論理レベルが取り込まれる。
次に、時刻ｔ４以降において、シフト信号ＳＲ１がハイレベルとなり、クロックドインバータ７５は、インバータとして動作する。また、サンプリング信号ＳＡＭ１はローレベルであるため、トランスファーゲートはオフ状態となる。この結果、データラッチ回路７０の等価回路は、図４（Ｃ）に示すものとなる。即ち、データ信号Ｄ１の取り込みが終了して、次の書き込みがあるまでデータ信号Ｄ１の論理レベルがラッチ回路７０に記憶される。
【００１５】
ラッチ回路７０の出力信号はインバータ８２を介してノードＱに供給される。ノードＱには、駆動トランジスタ８３のゲート及び制御トランジスタ８４のゲートが接続されている。駆動トランジスタ８３はＰチャネル型のＴＦＴで構成され、制御トランジスタはＮチャネル型のＴＦＴによって構成される。駆動トランジスタ８３のドレインには高電位側電源信号ＶDDELが供給され、そのソースにはＯＬＥＤ素子８５の陽極が接続される。ＯＬＥＤ素子８５の陰極には低電位側電源信号ＶSSELが供給される。制御トランジスタ８４はオン状態において、ＯＬＥＤ素子８５を短絡する。
【００１６】
ここで、ノードＱの論理レベルがローレベルの場合、駆動トランジスタ８３はオン状態となり、制御トランジスタ８４はオフ状態となる。このとき、駆動電流がＯＬＥＤ素子８５に供給され、ＯＬＥＤ素子８５が点灯する。一方、ノードＱの論理レベルがハイレベルの場合、駆動トランジスタ８３はオフ状態となり、制御トランジスタ８４はオン状態となる。このとき、ＯＬＥＤ素子８５には駆動電流が供給されず、ＯＬＥＤ素子８５は消灯する。
【００１７】
また、トランスファーゲート８０がノードＱとインバータ７４の入力端子との間に設けられている。制御信号ＲＥＡＤＢはローレベルでアクティブとなる。この信号のアクティブ期間においてトランスファーゲート８０はオン状態となる。このとき、ノードＱとインバータ７４の入力端子が接続され、インバータ７４とインバータ８２によってラッチ回路が形成される。
【００１８】
上述した画素回路Ｐにおいて、ノードＱの論理レベルは、サンプル信号ＳＡＭ１がアクティブになると変化することが許容される。そして、サンプル信号ＳＡＭ１はブロックＢ１に属する他の画素回路Ｐにおいても同様に生成される。従って、ブロックＢ１に属する画素回路Ｐ１〜Ｐ８９は、同時に書き込み動作を実行する。このことは、他のブロックＢ２〜Ｂ４０についても同様である。従って、ブロック単位で、ＯＬＥＤ素子８５の点灯・消灯が行われることになる。
このようにブロック単位で画素回路Ｐを駆動すると、サンプル信号ＳＡＭ１、ＳＡＭ２、…ＳＡＭ４０の信号波形が立ち上がるタイミングに同期して、高電位電源信号ＶHHELと低電位電源信号ＶSSELの電位が変化する。これは、電源線Ｌａ及びＬｂに配線抵抗が存在するからである。
【００１９】
図５に電源線Ｌａ及びＬｂの等価回路と電源インピーダンスの関係を模式的に示す。この図に示すように電源線Ｌａ及びＬｂには配線抵抗Ｒが分布しているので、電源インピーダンスは、供給端子Ｔａ及びＴｂの距離が大きくなる程、大きくなる。電源線Ｌａ及びＬｂの電圧変動は、負荷と電源インピーダンスの両者によって定まる。電圧変動を小さくするには、電源インピーダンスが大きくなる程、負荷を軽くすればよい。この例において、負荷の大きさは各ブロックＢ１〜Ｂ４０に含まれる画素回路Ｐの数に応じて定まり、電源インピーダンスは供給端子Ｔａ及びＴｂからの距離に応じて定まる。従って、電圧変動を小さくするには、供給端子Ｔａ及びＴｂからの距離が長くなる程、各ブロックに含まれる画素回路Ｐの数が増加しないように設定すればよい。より具体的には、隣接するブロックＢｋ（ｋは１から３９までの自然数）及びＢｋ＋１において、供給端子Ｔａ及びＴｂに近い側のブロックＢｋに含まれる画素回路Ｐの数が、供給端子Ｔａ及びＴｂから遠い側のブロックＢｋ＋１に含まれる画素回路Ｐの数と等しいか又は大きくなるように設定することが好ましい。
【００２０】
この例では、ブロックＢ１〜Ｂ３９に含まれる画素回路Ｐの数を「８９」とし、供給端子Ｔａ及びＴｂから最も遠いブロックＢ４０に含まれる画素回路Ｐの数を「７３」にしたので、電源インピーダンスが大きくなる箇所の負荷を軽くすることができ、高電位側電源信号ＶDDELと低電位側電源信号ＶSSELとの間の電圧変動を抑圧することができる。ＯＬＥＤ素子８５の輝度は駆動電流の大きさに応じて変動し、駆動電流の大きさは高電位側電源信号ＶDDELと低電位側電源信号ＶSSELとの間の電圧に応じて変動する。従って、電圧変動を抑圧することによって、各ブロックＢ１〜Ｂ４０におけるＯＬＥＤ素子８５の発光輝度を均一に近づけることが可能となる。
【００２１】
各ブロックＢ１〜Ｂ４０に含まれる画素回路Ｐの数をＮ１〜Ｎ４０としたとき、以下のように設定してもよい。
（１）Ｎ１＞Ｎ２、Ｎ２＝Ｎ３＝…＝Ｎ４０
例えば、Ｎ１＝１１２、Ｎ２＝Ｎ３＝…＝Ｎ４０＝８８としてもよい。この場合には、供給端子Ｔａ及びＴｂに最も近いブロックＢ１に含まれる画素回路Ｐの数Ｎ１を他のブロックＢ２〜Ｂ４０に含まれる画素回路の数Ｎ２よりも大きくなる。このため、電源インピーダンスの低い箇所で重い負荷を駆動することになる。この結果、高電位側電源信号ＶDDELと低電位側電源信号ＶSSELとの間の電圧変動を抑圧することができ、各ブロックＢ１〜Ｂ４０におけるＯＬＥＤ素子８５の発光輝度を均一に近づけることが可能となる。しかも、ブロックＢ２〜Ｂ４０に含まれる画素回路Ｐの数を同一にして、端数をブロックＢ１にまとめることができる。
【００２２】
（２）Ｎ１＞Ｎ２＞Ｎ３…＞Ｎ４０
この場合は、供給端子Ｔａ及びＴｂからの距離が長くなる程、各ブロックＢ１〜Ｂ３０に含まれる画素回路Ｐの数を減少させている。従って、電源インピーダンスが増加するにつれ負荷が軽くなるので、各ブロックＢ１〜Ｂ４０におけるＯＬＥＤ素子８５の発光輝度をより一層、均一に近づけることが可能となる。
（３）Ｎ１＝Ｎ２＞Ｎ３＝Ｎ４…＝Ｎ４０
例えば、Ｎ１＝Ｎ２＝１００、Ｎ３＝Ｎ４…＝Ｎ４０＝８８としてもよい。
（４）Ｎ１＝Ｎ２…＝Ｎ３８＞Ｎ３９＝Ｎ４０
例えば、Ｎ１＝Ｎ２…＝Ｎ３８＝８９、Ｎ３９＝Ｎ４０＝８１としてもよい。
【００２３】
＜画像形成装置＞
図６は、上述したヘッド部１０を用いた画像形成装置の一例を示す縦断側面図である。この画像形成装置は、同様な構成の４個の有機ＥＬアレイ露光ヘッド１０Ｋ、１０Ｃ、１０Ｍ、１０Ｙを、対応する同様な構成である４個の感光体ドラム（像担持体）１１０Ｋ、１１０Ｃ、１１０Ｍ、１１０Ｙの露光位置にそれぞれ配置したものであり、タンデム方式の画像形成装置として構成されている。有機ＥＬアレイ露光ヘッド１０Ｋ、１０Ｃ、１０Ｍ、１０Ｙは上述したヘッド部１０によって構成されている。
【００２４】
図６に示すように、この画像形成装置は、駆動ローラ１２１と従動ローラ１２２が設けられており、図示矢印方向へ循環駆動される中間転写ベルト１２０を備えている。この中間転写ベルト１２０に対して所定間隔で配置された４個の像担持体としての外周面に感光層を有する感光体１１０Ｋ、１１０Ｃ、１１０Ｍ、１１０Ｙが配置される。前記符号の後に付加されたＫ、Ｃ、Ｍ、Ｙはそれぞれ黒、シアン、マゼンタ、イエローを意味し、それぞれ黒、シアン、マゼンタ、イエロー用の感光体であることを示す。他の部材についても同様である。感光体１１０Ｋ、１１０Ｃ、１１０Ｍ、１１０Ｙは、中間転写ベルト１２０の駆動と同期して回転駆動される。
【００２５】
各感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）の周囲には、それぞれ感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）の外周面を一様に帯電させる帯電手段（コロナ帯電器）１１１（Ｋ、Ｃ、Ｍ、Ｙ）と、この帯電手段１１１（Ｋ、Ｃ、Ｍ、Ｙ）により一様に帯電させられた外周面を感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）の回転に同期して順次ライン走査する本発明の上記のような有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）が設けられている。
また、この有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）で形成された静電潜像に現像剤であるトナーを付与して可視像（トナー像）とする現像装置１１４（Ｋ、Ｃ、Ｍ、Ｙ）を有している。
【００２６】
ここで、各有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）は、有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）のアレイ方向が感光体ドラム１１０（Ｋ、Ｃ、Ｍ、Ｙ）の母線に沿うように設置される。そして、各有機ＥＬアレイ露光ヘッド１０（Ｋ、Ｃ、Ｍ、Ｙ）の発光エナルギーピーク波長と、感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）の感度ピーク波長とは略一致するように設定されている。
【００２７】
現像装置１１４（Ｋ、Ｃ、Ｍ、Ｙ）は、例えば、現像剤として非磁性一成分トナーを用いるもので、その一成分現像剤を例えば供給ローラで現像ローラヘ搬送し、現像ローラ表面に付着した現像剤の膜厚を規制ブレードで規制し、その現像ローラを感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）に接触あるいは押厚させることにより、感光体１１０（Ｋ、Ｃ、Ｍ、Ｙ）の電位レベルに応じて現像剤を付着させることによりトナー像として現像するものである。
【００２８】
このような４色の単色トナー像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各トナー像は、中間転写ベルト１２０上に順次一次転写され、中間転写ベルト１２０上で順次重ね合わされてフルカラーとなる。ピックアップローラ１０３によって、給紙カセット１０１から１枚ずつ給送された記録媒体１０２は、二次転写ローラ１２６に送られる。中間転写ベルト１２０上のトナー像は、二次転写ローラ１２６において用紙等の記録媒体１０２に二次転写され、定着部である定着ローラ対１２７を通ることで記録媒体１０２上に定着される。この後、記録媒体１０２は、排紙ローラ対１２８によって、装置上部に形成された排紙トレイ上へ排出される。
このように、図９の画像形成装置は、書き込み手段として有機ＥＬアレイを用いているので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。
【００２９】
次に、本発明に係る画像形成装置に係る他の実施の形態について説明する。
図７は、画像形成装置の縦断側面図である。図７において、画像形成装置には主要構成部材として、ロータリ構成の現像装置１６１、像担持体として機能する感光体ドラム１６５、有機ＥＬアレイが設けられている露光ヘッド１６７、中間転写ベルト１６９、用紙搬送路１７４、定着器の加熱ローラ１７２、給紙トレイ１７８が設けられている。露光ヘッド１６７は上述したヘッド部１０によって構成されている。
現像装置１６１は、現像ロータリ１６１ａが軸１６１ｂを中心として反時計回り方向に回転する。現像ロータリ１６１ａの内部は４分割されており、それぞれイエロー（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｋ）の４色の像形成ユニットが設けられている。現像ローラ１６２ａ〜１６２ｄおよびトナー供給ローラ１６３ａ〜１６３は、前記４色の各像形成ユニットに各々配置されている。また、規制フレード１６４ａ〜１６４ｄによってトナーは所定の厚さに規制される。
【００３０】
感光体ドラム１６５は、帯電器１６８によって帯電され、図示を省略した駆動モータ、例えばステップモータにより現像ローラ１６２ａとは逆方向に駆動される。中間転写ベルト１６９は、従動ローラ１７０ｂと駆動ローラ１７０ａ間に張架されており、駆動ローラ１７０ａが前記感光体ドラム１６５の駆動モータに連結されて、中間転写ベルトに動力を伝達している。当該駆動モータの駆動により、中間転写ベルト１６９の駆動ローラ１７０ａは感光体ドラム１６５とは逆方向に回動される。
用紙搬送路１７４には、複数の搬送ローラと排紙ローラ対１７６などが設けられており、用紙を搬送する。中間転写ベルト１６９に担持されている片面の画像（トナー像）が、二次転写ローラ１７１の位置で用紙の片面に転写される。二次転写ローラ１７１は、クラッチにより中間転写ベルト１６９に離当接され、クラッチオンで中間転写ベルト１６９に当接されて用紙に画像が転写される。
【００３１】
上記のようにして画像が転写された用紙は、次に、定着ヒータを有する定着器で定着処理がなされる。定着器には、加熱ローラ１７２、加圧ローラ１７３が設けられている。定着処理後の用紙は、排紙ローラ対１７６に引き込まれて矢印Ｆ方向に進行する。この状態から排紙ローラ対１７６が逆方向に回転すると、用紙は方向を反転して両面プリント用搬送路１７５を矢印Ｇ方向に進行する。用紙は、給紙トレイ１７８から、ピックアップローラ１７９によって１枚ずつ取り出されるようになっている。
用紙搬送路において、搬送ローラを駆動する駆動モータは、例えば低速のブラシレスモークが用いられる。また、中間転写ベルト１６９は色ずれ補正などが必要となるのでステップモータが用いられている。これらの各モータは、図示を省略している制御手段からの信号により制御される。
【００３２】
図の状態で、イエロー（Ｙ）の静電潜像が感光体ドラム１６５に形成され、現像ローラ１２８ａに高電圧が印加されることにより、感光体ドラム１６５にはイエローの画像が形成される。イエローの裏側および表側の画像がすべて中間転写ベルト１６９に担持されると、現像ロータリ１６１ａが９０度回転する。
中間転写ベルト１６９は１回転して感光体ドラム１６５の位置に戻る。次にシアン（Ｃ）の２面の画像が感光体ドラム１６５に形成され、この画像が中間転写ベルト１６９に担持されているイエローの画像に重ねて担持される。以下、同様にして現像ロータリ１６１の９０度回転、中間転写ベルト１６９への画像担持後の１回転処理が繰り返される。
【００３３】
４色のカラー画像担持には中間転写ベルト１６９は４回転して、その後に更に回転位置が制御されて二次転写ローラ１７１の位置で用紙に画像を転写する。給紙トレー１７８から給紙された用紙を搬送路１７４で搬送し、二次転写ローラ１７１の位置で用紙の片面に前記カラー画像を転写する。片面に画像が転写された用紙は前記のように排紙ローラ対１７６で反転されて、搬送径路で待機している。その後、用紙は適宜のタイミングで二次転写ローラ１７１の位置に搬送されて、他面に前記カラー画像が転写される。ハウジング１８０には、排気ファン１８１が設けられている。
【図面の簡単な説明】
【００３４】
【図１】本発明の発光装置の構成を示すブロック図である。
【図２】同装置の画素回路の回路図である。
【図３】同回路のタイミングチャートである。
【図４】同回路に用いるラッチ回路７０の等価回路図である。
【図５】電源線Ｌａ及びＬｂの等価回路と電源インピーダンスの関係を模式的に示す概念図である。
【図６】画像形成装置の一例を示す縦断側面図である。
【図７】画像形成装置の他の例を示す縦断側面図である。
【符号の説明】
【００３５】
１０…発光装置（ヘッド部）、Ｔａ，Ｔｂ…供給端子、Ｌａ，Ｌｂ…電源線、Ｂ１〜Ｂ４０…ブロック、Ｐ１〜Ｐ８９…画素回路、６０…ＮＯＲ回路、７０…ラッチ回路、８５…ＯＬＥＤ素子（発光素子）、１１０Ｙ，１１０Ｍ，１１０Ｃ，１１０Ｋ…感光体。
【図１】
2006076226.tif 000003
【図２】
2006076226.tif 000004
【図３】
2006076226.tif 000005
【図４】
2006076226.tif 000006
【図５】
2006076226.tif 000007
【図６】
2006076226.tif 000008
【図７】
2006076226.tif 000009