(57)【要約】【課題】  インターポリ絶縁膜におけるトラップサイトの発生を防ぎつつ、膜質を改善する。【解決手段】  シリコン基板１１２の表面近傍のチャネル形成領域上に、フローティングゲート１０１を設け、フローティングゲート１０１に接するインターポリ絶縁膜１３４を設け、インターポリ絶縁膜１３４に接するとともに、フローティングゲート１０１の少なくとも一部分と対向するコントロールゲート１０３を設ける。インターポリ絶縁膜１３４を設ける工程は、フローティングゲート１０１上に、フローティングゲート１０１に接するインターポリ絶縁膜１３４を形成する工程、およびインターポリ絶縁膜１３４を形成する工程の後、窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜１３４を曝し、インターポリ絶縁膜１３４の窒化と酸化とを同時に行う工程を含む。【選択図】  図１
2006287204.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面近傍のチャネル形成領域上に、フローティングゲートを設ける工程と、
前記フローティングゲートに接する絶縁膜を設ける工程と、
前記絶縁膜に接するとともに、前記フローティングゲートの少なくとも一部分と対向するコントロールゲートを設ける工程と、
を含み、
絶縁膜を設ける前記工程が、
前記半導体基板上に、前記絶縁膜を形成する工程と、
絶縁膜を形成する前記工程の後、窒素含有ガスと酸素とを含む雰囲気に前記絶縁膜を曝し、前記絶縁膜の窒化と酸化とを同時に行う工程と、
を含むことを特徴とする不揮発性記憶素子の製造方法。
【請求項２】
請求項１に記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に絶縁膜を曝し、絶縁膜の窒化と酸化とを同時に行う前記工程が、ＮＯとＯ2とを含む雰囲気中で前記絶縁膜を加熱する工程を含むことを特徴とする不揮発性記憶素子の製造方法。
【請求項３】
請求項１に記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に絶縁膜を曝し、絶縁膜の窒化と酸化とを同時に行う前記工程が、Ｎ2ＯとＯ2とを含む雰囲気中で前記絶縁膜を加熱する工程を含むことを特徴とする不揮発性記憶素子の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に絶縁膜を曝し、絶縁膜の窒化と酸化とを同時に行う前記工程が、前記絶縁膜の前記フローティングゲートに接する表面を平滑化する工程であることを特徴とする不揮発性記憶素子の製造方法。
【請求項５】
請求項１乃至４いずれかに記載の不揮発性記憶素子の製造方法において、
窒素含有ガスと酸素とを含む雰囲気に絶縁膜を曝し、絶縁膜の窒化と酸化とを同時に行う前記工程が、前記絶縁膜を酸化することにより前記絶縁膜を厚さ方向に成長させる工程を含むことを特徴とする不揮発性記憶素子の製造方法。
【請求項６】
請求項５に記載の不揮発性記憶素子の製造方法において、
絶縁膜を厚さ方向に成長させる前記工程が、前記絶縁膜の厚さを０．３ｎｍ以上３ｎｍ以下増加させる工程であることを特徴とする不揮発性記憶素子の製造方法。
【請求項７】
請求項１乃至６いずれかに記載の不揮発性記憶素子の製造方法において、
絶縁膜を形成する前記工程が、減圧ＣＶＤ法によりＨＴＯ膜を成膜する工程を含むことを特徴とする不揮発性記憶素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶素子中の絶縁膜の膜質を改質する技術に関する。
【背景技術】
【０００２】
フローティングゲートとコントロールゲートがインターポリ絶縁膜を介して設けられた構造の不揮発性記憶素子においては、基板上のチャネル領域で発生したホットエレクトロンがフローティングゲートに取り込まれることによりデータの書き込みが行われる。また、Ｆ−Ｎトンネル（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ  ｔｕｎｎｅｌｉｎｇ）現象によってフローティングゲートからコントロールゲートに電子が引き抜かれることにより、データの消去が行われる。
【０００３】
このように、フローティングゲートとコントロールゲートとの間にインターポリ絶縁膜が設けられた構造の不揮発性記憶素子において、書き込みと消去を繰り返すと、絶縁膜中に電子トラップやトラップサイトが発生して、耐久性が低下するという課題があった。この絶縁膜は、一般に、ＣＶＤ法にて成膜されており、もともと膜中には多くのトラップが存在する。また、書き込みと消去の繰り返しによるトラップ発生量も多い。
【０００４】
そこで、特許文献１には、ＣＶＤ酸化膜に対して、ＮＯやＮ2Ｏを含む雰囲気で窒化処理を施し、窒素を導入することにより、膜質の改善を図る技術が開示されている。特許文献１によれば、膜質の改善により、トンネル酸化膜の膜質を高品質のものとすることができ、消去動作時にフローティングゲートから飛び出た電子がトンネル酸化膜中のトラップサイトにトラップされる割合を減少させることができ、消去効率の低下を防止し、長寿命な不揮発性記憶素子が得られるとされている。
【特許文献１】特開平１１−４０６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１においては、任意の着目したセルに対する書き込み時および読み出し時のディスターブを防止している。図９は、書き込み対象セルと、当該書き込み対象セルに隣接する非選択の隣接セルとを模式的に示す平面図である。ところが、上記特許文献１に記載の不揮発性記憶素子について本発明者が検討したところ、非選択のワードライン、ビットラインのディスターブを防止するには不充分であることが見出された。図１０は、非選択の不揮発性記憶素子のディスターブ特性を示す図である。図１０は、図９の書き込み対象セルに隣接する非選択のセルにおけるオン電流（Ｉon）の変動量の累積頻度を示している。図１０において、点線はＩonの変動量の規格値（上限）を表している。図１０において、「●」（黒丸）で示したプロットが、特許文献１に記載の方法で作製された記憶素子に関する特性に対応する。図１０より、従来の工程を経て製造された不揮発性記憶素子では、Ｉonの変動量が規格を満足しないチップが８５〜９０％存在することがわかる。
【課題を解決するための手段】
【０００６】
そこで、本発明者は、従来の不揮発性記憶素子において、ディスターブ特性が低い原因について鋭意検討を行った。その結果、上記特許文献１に記載の技術では、膜質改善効果が不充分であることが見出された。具体的には、特許文献１に記載の方法では、膜質改善の処理時に窒化反応のみが起こり、酸化が同時に進行しない。このため、特に界面において酸化が進行しないことにより、フローティングゲートとインターポリ絶縁膜との界面特性が充分に改善されていなかった。
【０００７】
図８（ａ）および図８（ｂ）は、特許文献１に記載の方法により得られるインターポリ絶縁膜およびフローティングゲートの構成を説明する断面図である。図８（ａ）および図８（ｂ）において、シリコン基板（不図示）の所定の位置に拡散層（不図示）が設けられており、拡散層（不図示）上にカップリング酸化膜（シリコン酸化膜２１４）およびフローティングゲート２０１がこの順に積層されて、所定の形状に成形されている。図８（ａ）は、シリコン基板（不図示）の表面全面にＣＶＤ法によりＣＶＤ酸化膜２４９を成長させた状態を示している。この状態では、多結晶シリコンで形成されるフローティングゲート２０１の表面のラフネスが大きく、フローティングゲート２０１およびシリコン基板（不図示）とＣＶＤ酸化膜２４９との界面２５１の密着性を充分に確保することが困難であった。また、図８（ｂ）は、図８（ａ）に示したＣＶＤ酸化膜２４９のＮＯ処理を行った後の状態を示している。図８（ｂ）の構成について本発明者が検討したところ、後述する実験例において図１１を参照して説明するように、ＣＶＤ酸化膜２４９の窒化処理を行った後においても、フローティングゲート２０１の表面のラフネスの影響が充分に低減されず、界面２５１における密着性に改善の余地があった。
【０００８】
また、窒化処理の後に酸化をする方法も考えられるが、本発明者が検討したところ、実験例において後述するように、この方法についても、特性不良を抑制する点で改善の余地があった。
【０００９】
以上を踏まえ、本発明者は、不揮発性記憶素子のディスターブ特性を向上させるべくさらに検討を行い、本発明に至った。
【００１０】
本発明によれば、半導体基板の表面近傍のチャネル形成領域上に、フローティングゲートを設ける工程と、
前記フローティングゲートに接する絶縁膜を設ける工程と、
前記絶縁膜に接するとともに、前記フローティングゲートの少なくとも一部分と対向するコントロールゲートを設ける工程と、
を含み、
絶縁膜を設ける前記工程が、
前記半導体基板上に、前記絶縁膜を形成する工程と、
絶縁膜を形成する前記工程の後、窒素含有ガスと酸素とを含む雰囲気に前記絶縁膜を曝し、前記絶縁膜の窒化と酸化とを同時に行う工程と、
を含むことを特徴とする不揮発性記憶素子の製造方法が提供される。
【００１１】
本発明の製造方法によれば、絶縁膜を設ける工程が、窒素含有ガスと酸素とを含む雰囲気に絶縁膜を曝し、絶縁膜の窒化と酸化とを同時に行う工程を含む。絶縁膜を形成した後、窒化と酸化を同時に行うことにより、絶縁膜中に窒素を導入して、絶縁膜中のトラップサイトを減少させるとともに、絶縁膜を表面から酸化して増膜することにより絶縁膜の表面を平滑化し、さらに、絶縁膜中のダングリングボンドを終端させて、膜質を改善させることができる。このため、本発明の製造方法によれば、フローティングゲートとコントロールゲートとに接する絶縁膜の膜質を改善するとともに、膜中の窒素含有量を高めてトラップサイトを減少させることができる。したがって、不揮発性記憶素子の特性の劣化を抑制し、耐久性を向上させることができる。
【００１２】
なお、本発明において、前記絶縁膜は、フローティングゲートとコントロールゲートの間に設けられてよい。
【発明の効果】
【００１３】
本発明によれば、フローティングゲートに接する絶縁膜を形成した後、窒素含有ガスと酸素とを含む雰囲気に絶縁膜を曝し、絶縁膜の窒化と酸化とを同時に行うことにより、絶縁膜におけるトラップサイトの発生を防ぎつつ、膜質を改善することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について、図面を参照して説明する。なお、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
本発明は、チャネル領域上にコントロールゲートとフローティングゲートとがインターポリ絶縁膜を介して配置された構造の不揮発性記憶素子に関するものである。はじめに、ＳＳＴ（Ｓｉｌｉｃｏｎ  Ｓｔｏｒａｇｅ  Ｔｅｃｈｎｏｌｏｇｙ）型のフラッシュセルの場合を例に、不揮発性記憶素子の構成と製造方法を説明する。
【００１６】
図１は、本実施形態の不揮発性記憶素子１１０の構成を示す断面図である。図１に示した不揮発性記憶素子１１０は、表面近傍にＰウェル１２０が設けられたシリコン基板１１２、Ｐウェル１２０上に設けられたフローティングゲート（ＦＧ）１０１、Ｐウェル１２０上に設けられたコントロールゲート（ＣＧ）１０３、および、フローティングゲート１０１とコントロールゲート１０３との間に設けられたポリシリコン間絶縁膜すなわちインターポリ絶縁膜１３４を有する。
【００１７】
Ｐウェル１２０は、不揮発性記憶素子１１０のチャネル領域として機能する。フローティングゲート１０１およびコントロールゲート１０３は、ポリシリコン膜である。シリコン基板１１２とフローティングゲート１０１とは、ゲート絶縁膜として機能するシリコン酸化膜１１４により離隔されている。コントロールゲート１０３は、インターポリ絶縁膜１３４に接するとともに、インターポリ絶縁膜１３４を介してフローティングゲート１０１と対向している。フローティングゲート１０１には、エッジ部１４８が設けられており、コントロールゲート１０３において、エッジ部１４８と対向する位置に、エッジ部１４８の凸部に対応する形状の凹部が設けられている。
【００１８】
インターポリ絶縁膜１３４は、ＣＶＤ酸化膜中に窒素原子が導入されて酸窒化層が形成されているとともに、フローティングゲート１０１との界面近傍に酸化膜が増膜された構成となっている（不図示）。 
【００１９】
Ｐウェル１２０の形成領域において、シリコン基板１１２の表面近傍の所定の領域にソース領域１２８およびドレイン領域１４２がそれぞれ設けられている。また、シリコン基板１１２上に、ソース領域１２８に接してソースポリシリコン膜１３０が設けられている。フローティングゲート１０１とソースポリシリコン膜１３０とは、第一のＨＴＯ膜１２４および第二のＨＴＯ膜１２６により離隔されている。また、ドレイン領域１４２に接してドレイン電極１４３が設けられている。ドレイン電極１４３、ソースポリシリコン膜１３０、およびコントロールゲート１０３の上部はシリサイド化されて、ＣｏＳｉｘ層１４６となっている。
【００２０】
シリコン基板１１２上に層間絶縁膜１４７が設けられ、層間絶縁膜１４７の上部に、層間絶縁膜１４７に接してビットライン１４５が設けられている。ドレイン電極１４３とビットライン１４５とが、Ｗプラグ１４４によって接続されている。
【００２１】
次に、以上のように構成された不揮発性記憶素子１１０の動作を説明する。
（ｉ）消去動作
ソース領域１２８とドレイン領域１４２に接地電位を印加するとともに、コントロールゲート１０３に所定の正電位（約１３〜１４Ｖ）を印加すると、フローティングゲート１０１の電子は、Ｆ−Ｎトンネル現象によって励起され、コントロールゲート１０３に移動する。ここで、フローティングゲート１０１にするどいエッジ部１４８が形成されているため、電界を集中させることができ、トンネル効果を促進して消去効率を向上させることができる。これにより、フローティングゲート１０１に電子が捕獲されていない状態となる。
（ｉｉ）書き込み動作
ドレイン領域１４２に所定の正電位（約１〜２Ｖ）を印加すると、チャネル付近の電子が活性化される（ホットエレクトロンの生成）。つづいて、コントロールゲート１０３に所定の正電位（約０．１Ｖ）を印加し、ソース領域１２８にも所定の電位（約７〜９Ｖ）を印加する。これにより、ドレイン領域１４２で発生した電子がドレイン領域１４２からチャネル領域を経てソース領域１２８へ流れる。このとき、ホットエレクトロンがフローティングゲート１０１へ取り込まれる。
（ｉｉｉ）読み出し動作
ソース領域１２８に接地電位を印加するとともに、ドレイン領域１４２に所定の正電位（約０．５Ｖ）を印加する。また、コントロールゲート１０３にも所定の正電位（約２〜３Ｖ）を印加する。ドレイン領域１４２とソース領域１２８間を流れる電流の有無をデータとして読み出す。
【００２２】
次に、図１に示した不揮発性記憶素子１１０の製造方法を説明する。不揮発性記憶素子１１０の製造方法は、以下の工程を含む。
ステップ１０１：半導体基板（シリコン基板１１２）の表面近傍のチャネル形成領域上に、フローティングゲート１０１を設ける工程、
ステップ１０２：フローティングゲート１０１に接する絶縁膜（インターポリ絶縁膜１３４）を設ける工程、および
ステップ１０３：インターポリ絶縁膜１３４に接するとともに、フローティングゲート１０１の少なくとも一部分と対向するコントロールゲート１０３を設ける工程。
ステップ１０２のインターポリ絶縁膜１３４を設ける工程は、
ステップ２０１：フローティングゲート１０１上に、インターポリ絶縁膜１３４を形成する工程、および
ステップ２０２：インターポリ絶縁膜１３４を形成する工程（ステップ２０１）の後、窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜１３４を曝し、インターポリ絶縁膜１３４の窒化と酸化とを同時に行う工程。
ステップ２０１のインターポリ絶縁膜１３４を形成する工程は、減圧ＣＶＤ法によりＨＴＯ膜を成膜する工程を含む。また、ステップ２０１〜ステップ２０２の工程を、すべて同じ減圧ＣＶＤ装置（減圧ＣＶＤ炉）により処理することができる。こうすることにより、インターポリ絶縁膜１３４を設ける工程（ステップ１０２）をさらに簡素化することができる。
ステップ２０２の窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜１３４を曝し、インターポリ絶縁膜１３４の窒化と酸化とを同時に行う工程は、ＮＯとＯ2とを含む雰囲気中でインターポリ絶縁膜１３４を加熱する工程を含む。また、これに代えて、Ｎ2ＯとＯ2とを含む雰囲気中でインターポリ絶縁膜１３４を加熱する工程とすることもできる。
ステップ２０２の窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜１３４を曝し、インターポリ絶縁膜１３４の窒化と酸化とを同時に行う工程は、インターポリ絶縁膜１３４のフローティングゲート１０１に接する表面を平滑化する工程である。
ステップ２０２の窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜１３４を曝し、インターポリ絶縁膜１３４の窒化と酸化とを同時に行う工程は、インターポリ絶縁膜１３４を酸化することによりインターポリ絶縁膜１３４を厚さ方向に成長させる工程を含む。インターポリ絶縁膜１３４を厚さ方向に成長させる工程は、インターポリ絶縁膜１３４の厚さをたとえば０．３ｎｍ以上３ｎｍ以下増加させる工程である。
【００２３】
以下、図２（ａ）〜図２（ｃ）、図３（ｄ）、図３（ｅ）、図４（ｆ）〜図４（ｈ）、図５（ｉ）および図５（ｊ）を参照して、不揮発性記憶素子１１０の製造方法をさらに詳細に説明する。図２（ａ）〜図２（ｃ）、図３（ｄ）、図３（ｅ）、図４（ｆ）〜図４（ｈ）、図５（ｉ）および図５（ｊ）は、本発明の実施の形態における不揮発性記憶素子の製造手順を示す工程断面図である。
【００２４】
まず、シリコン基板１１２上に、シリコン酸化膜１１４、ＦＧ（フローティングゲート）ポリシリコン膜１１６、およびシリコン窒化膜１５０を順次成膜する。ＦＧポリシリコン膜１１６は、後にフローティングゲート１０１となる。つづいて、既知のリソグラフィ技術およびエッチング技術により、シリコン窒化膜１５０およびＦＧポリシリコン膜１１６を部分的に除去してトレンチ（不図示）を形成し、シリコン窒化膜１５０をマスクとして素子間を分離するＳＴＩ領域（不図示）を形成する（図２（ａ））。
【００２５】
その後、シリコン窒化膜１５０を除去し、ＦＧポリシリコン膜１１６にＡｓイオンを注入した後、Ｐウェル１２０を形成する。つづいて、シリコン基板１１２上に別のシリコン窒化膜１１８を成膜し、所定の形状にパターニングする。そして、既知のリソグラフィ技術およびエッチング技術により、シリコン窒化膜１１８をマスクとして用い、ＦＧポリシリコン膜１１６を部分的に除去する。このとき、ＦＧポリシリコン膜１１６の被エッチング領域の境界部は角部が除去されたスロープ形状に形成される（図２（ｂ））。これにより、後の工程で、スロープの形状に対応する形状のエッジ部１４８（図１）をフローティングゲート１０１（図１）に形成することができ、消去効率を向上させることができる。
【００２６】
つづいて、シリコン窒化膜１１８およびＦＧポリシリコン膜１１６が除去された領域を埋め込むように第一のＨＴＯ膜１２４を成長させた後、エッチバックしてＦＧポリシリコン膜１１６を部分的に露出させる（図２（ｃ））。その後、露出させたＦＧポリシリコン膜１１６およびその下のシリコン酸化膜１１４を除去し、シリコン酸化膜１１４が除去された領域を埋め込むように第二のＨＴＯ膜１２６を成長させた後、ＨＴＯ膜１２６をエッチバックしてＰウェル１２０の表面を部分的に露出させる。次いで、ヒ素およびリンを順に注入してＮ+型のソース領域１２８を形成する（図３（ｄ））。
【００２７】
その後、ソース領域１２８の上部にソースポリシリコン膜１３０を成長させ、エッチバックして不要部分を除去した後、ソースポリシリコン膜１３０表面を酸化して保護酸化膜１３２を形成する（図３（ｅ））。
【００２８】
つづいて、保護酸化膜１３２をマスクとして、既知のエッチング技術により、シリコン窒化膜１１８、ＦＧポリシリコン膜１１６、およびシリコン酸化膜１１４を部分的に除去する。これにより、フローティングゲート１０１が形成される（ステップ１０１）。次いで、インターポリ絶縁膜１３４を成長させる（ステップ１０２、図４（ｆ））。インターポリ絶縁膜１３４の成長方法は、後述する。
【００２９】
その後、ＣＧポリシリコン膜１３６を成長させ、所定形状に加工した後、ＣＧポリシリコン膜１３６上にシリコン窒化膜１３８およびゲートポリシリコン膜１４０を形成する（図４（ｇ））。ＣＧポリシリコン膜１３６は後にコントロールゲート１０３となる。
【００３０】
つづいて、既知のリソグラフィ技術およびエッチング技術により、トランジスタ形成領域において、ゲートポリシリコン膜１４０を所定形状に加工する（図４（ｈ））。その後、不揮発性記憶素子形成領域において、不要なゲートポリシリコン膜１４０およびシリコン窒化膜１３８をエッチング除去する。つづいて、不揮発性記憶素子形成領域において、ＣＧポリシリコン膜１３６をエッチバックすることによって、コントロールゲート１０３が形成される（ステップ１０３）。次いで、不要なインターポリ絶縁膜１３４を除去し、シリコン基板１１２のＰウェル１２０にヒ素を注入してＮ+型のドレイン領域１４２を形成する（図５（ｉ））。
【００３１】
つづいて、ドレイン電極１４３、ＣｏＳｉｘ（コバルトシリサイド）層１４６を形成した後に、層間絶縁膜１４７、Ｗプラグ１４４、およびビットライン１４５を形成して不揮発性記憶素子１１０を完成する（図５（ｊ））。
【００３２】
以下、不揮発性記憶素子１１０の製造工程のうち、ステップ１０２のインターポリ絶縁膜１３４を設ける工程についてさらに詳細に説明する。以下の実施形態において、インターポリ絶縁膜１３４を設ける工程は、ＨＴＯ膜の形成工程（ステップ２０１）とＨＴＯ膜のアニール工程（ステップ２０２）とからなる。
【００３３】
（第一の実施形態）
上述したように、インターポリ絶縁膜１３４は、フローティングゲート１０１の加工後に形成される。本実施形態において、インターポリ絶縁膜１３４は、ＨＴＯ膜形成（ステップ２０１）後、ＨＴＯ膜に窒素含有ガスと酸素を同時に接触させて、ＨＴＯ膜中に窒素を導入するとともに増膜させる（ステップ２０２）ことにより形成される。
【００３４】
インターポリ絶縁膜１３４は、ＣＶＤ法にて形成される。具体的には、ＬＰ炉（減圧ＣＶＤ炉）において成膜ガスとしてＳｉ含有ガスと酸素含有ガスとを用い、１５０Ｐａ以下の減圧下で、７５０℃以上、より好ましくは約８００℃〜８５０℃の条件でＨＴＯ膜（ｈｉｇｈ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｘｉｄｅ：高温酸化）を成長させる。ＨＴＯ膜の膜厚は、所望の膜厚とすることができるが、たとえば８ｎｍ以上２０ｎｍ以下とする。また、Ｓｉ含有ガスとして、たとえば、ＳｉＨ4またはＳｉＨＣｌ2を用いる。また、酸素含有ガスとして、たとえばＮ2Ｏを用いる。
【００３５】
続いて、膜の改質のため、そのＨＴＯ膜にＮＯガスを用いて窒素を導入すると同時に、酸素ガスを用いて、フローティングゲート１０１側の界面の改質を行う。具体的には、抵抗加熱方式のバッチ式拡散炉を用いて、アニール温度をたとえば７５０℃〜８８０℃として、ＮＯと同時に酸素（Ｏ2）を含む雰囲気中でＨＴＯ膜をアニールし、ＨＴＯ膜の窒化と酸化とを同時に行う。窒化と酸化とを同時に行うアニール条件として、具体的には、ＮＯガスに対するＯ2ガスの流量比は、たとえば０．２倍以上１０倍以下とする。このとき、酸化によるＨＴＯ膜の増膜量は、たとえば０．３ｎｍ以上３ｎｍ以下となる。増膜量を０．３ｎｍ以上とすることにより、酸化の効果をさらに確実に得ることができ、より一層充分な改質が可能となる。また、増膜量の上限は、フローティングゲート１０１の形状を適切に維持するために選択され、たとえば増膜量を３ｎｍ以下とすることにより、フローティングゲート１０１を所定の形状により一層安定的に形成することができる。
【００３６】
また、ＨＴＯ膜の改質処理におけるアニール温度は、ＳＳＴ型のフラッシュセルを作製する場合、先に形成されているチャネル不純物やソース構造に影響を与えないような温度範囲を選択する必要があり、また適切な増膜範囲の選択の必然性により、通常の抵抗加熱方式のバッチ式拡散炉の場合には、その適正範囲は上述の通りである。また、フローティングゲート先端の形状を保つためには、Ｏ2ガスの流量比・アニールによる増膜量の適正値は上述の通りとなる。
【００３７】
また、ＨＴＯ膜をアニールする際の雰囲気の圧力の上限には特に制限はないが、たとえば７００Ｐａ以上とすることができる。こうすることにより、さらに確実にＨＴＯ膜の膜厚を増加させることができる。
【００３８】
次に、本実施形態の効果を説明する。
不揮発性記憶素子１１０においては、インターポリ絶縁膜１３４を作製する工程において、ＣＶＤ法によりＨＴＯ膜を成膜した後（ステップ２０１）、ＨＴＯ膜の酸化と窒化が同時に進行する条件で、ＨＴＯ膜をアニールする（ステップ２０２）。ＣＶＤ法で得られる酸化膜のアニールを、窒化ガスと酸化ガスとを使用し、窒化と酸化とが同時進行する条件において実施するため、以下の効果が得られる。
【００３９】
すなわち、フローティングゲート１０１との界面の近傍において、窒素の含有量を高め、インターポリ絶縁膜１３４中のトラップサイトを減少させるとともに、フローティングゲート１０１との界面側で酸化膜を成長させて膜厚を増加させ、フローティングゲート１０１との界面のラフネスを減少させて平滑化することができる。また、改質ガスによる処理を行う前はＨＴＯ膜のバルク中にＳｉのダングリングボンドが存在するが、Ｏ2を接触させることにより、ダングリングボンドが終端され、膜質が改善される。このため、ステップ２０２において、インターポリ絶縁膜１３４を平滑化するとともにインターポリ絶縁膜１３４中のダングリングボンドを終端させる膜質改善処理と、トラップサイトを減少させる処理とを同時に行うことができる。これらの処理を同時に行うことにより、これらの相乗効果によって、不揮発性記憶素子１１０は、フローティングゲート１０１とインターポリ絶縁膜１３４との界面の密着特性に優れ、ディスターブ特性が向上した構成となっている。したがって、不揮発性記憶素子１１０は、セルトランジスタの特性劣化が抑制されており、耐久性に優れた構成となっている。
【００４０】
以下、ＨＴＯ膜の酸化と窒化が同時に進行する条件で、ＨＴＯ膜をアニールすることの効果を、従来の手順と比較してさらに説明する。
図７（ａ）および図７（ｂ）は、本実施形態のインターポリ絶縁膜１３４の製造工程を示す断面図である。図７（ａ）に示したように、シリコン基板１１２（不図示）上にカップリング酸化膜（シリコン酸化膜１１４）およびフローティングゲート１０１が形成されている。この後、フローティングゲート１０１およびシリコン基板１１２上に、ＨＴＯ膜としてＣＶＤ酸化膜１４９を形成する。このとき、フローティングゲート１０１およびシリコン基板１１２とＣＶＤ酸化膜１４９との界面１５１において、ＣＶＤ酸化膜１４９の表面は粗く、ダングリングボンドが残存する。
【００４１】
そこで、本実施形態では、ＮＯ処理とＯ2処理とを同時に行う。これにより、図７（ｂ）に示すように、ＣＶＤ酸化膜１４９中に窒素が導入され、フローティングゲート１０１およびシリコン基板１１２との界面近傍に比較的窒素濃度の高い層１５３が形成される。この窒素濃度は、たとえば１原子％以上３原子％以下が望ましい。Ｏ2が添加されていることにより、フローティングゲート１０１およびシリコン基板１１２との界面では酸化膜層１５４が形成される。これにより、トラップサイトを減少させつつ、界面の密着性の向上がなされるため、これらの相乗効果により、不揮発性記憶素子１１０のディスターブ特性を顕著に向上させることができる。 
【００４２】
一方、図８（ａ）および図８（ｂ）は、発明が解決しようとする課題の項で前述したように、従来の製造工程を示す断面図である。図８（ａ）に示したように、シリコン基板（不図示）上にカップリング酸化膜（シリコン酸化膜２１４）およびフローティングゲート２０１が形成されている。この後、フローティングゲート２０１およびシリコン基板上に、ＣＶＤ酸化膜２４９を形成する。このとき、フローティングゲート２０１およびシリコン基板との界面２５１において、ＣＶＤ酸化膜２４９の表面は粗く、ダングリングボンドが残存する。
【００４３】
そして、図８（ｂ）では、ＣＶＤ酸化膜２４９のＮＯ処理のみを行う。これにより、フローティングゲート２０１およびシリコン基板との界面の側において、ＣＶＤ酸化膜２４９中に窒素が導入されて、窒化層２５３が形成される。ところが、この場合、窒化層２５３の形成後においても、界面２５１の表面粗さが充分に平滑化されず、界面特性の向上が充分でない懸念があった。さらに、ＳＳＴ型の不揮発性記憶素子の場合、セルトランジスタとして用いる酸化膜の界面が窒化されることになってキャリア移動度の低下が発生し、性能が劣化してしまう懸念があった。
【００４４】
また、図には示していないが、図８（ｂ）において、ＮＯ処理に代えてＯ2処理のみを用いる製造方法についても本発明者が検討したところ、窒化層が形成されないため、トラップサイトを減少させることができず、やはり、不揮発性記憶素子のディスターブ特性を充分に向上させることができなかった。
【００４５】
さらに、図８（ｂ）の後、さらに別工程としてＯ2処理を行う製造方法についても本発明者が検討したところ、特性の悪い界面２５１の表面粗さが充分に平滑化されなかった。
【００４６】
これらに対し、本実施形態では、図７（ａ）および図７（ｂ）を参照して前述したように、ＮＯ処理とＯ2処理とを同時に行うことにより、これらの相乗効果により、窒化処理および酸化処理のそれぞれの効果を大きく上回る顕著なディスターブ特性の改善効果が発揮される。
【００４７】
また、不揮発性記憶素子１１０においては、フローティングゲート１０１にするどいエッジ部１４８が形成されている場合、この部分に電界が集中する。そのため、不揮発性記憶素子１１０の消去効率を向上させるためには、インターポリ絶縁膜１３４とフローティングゲート１０１のエッジ部１４８との界面におけるトラップサイトの発生を抑えることが重要となる。本実施の形態におけるインターポリ絶縁膜１３４は、ＨＴＯ膜の改質の際に膜中に窒素が導入されるため、窒素濃度を高くしてトラップサイトの発生を抑えることができる。このため、不揮発性記憶素子１１０の書き込み消去繰り返し時の特性劣化を抑制することができる。
【００４８】
また、本実施形態では、ＳＳＴ型の不揮発性記憶素子において、インターポリ絶縁膜１３４作製時にＨＴＯ膜の窒化と酸化とを同時に行い、酸化膜厚を増加させながら膜中に窒素を導入する。このため、トラップ低減のための窒素を、フローティングゲート１０１との界面よりも少し離れた場所に導入することができるため、キャリア移動度の低下を抑制することができる。よって、セルトランジスタとして用いる酸化膜の特性劣化を改善することができる。
【００４９】
なお、本実施形態においては、ステップ２０２において、Ｏ２とＮＯとを含む雰囲気中でＨＴＯ膜のアニールを行う場合を例に説明したが、本実施形態および以下の実施形態において、ＨＴＯ膜のアニールは、Ｏ２と窒素含有ガスとを含む雰囲気中で行えばよく、窒素含有ガスとして、ＮＯの代わりに、Ｎ2Ｏ、ＮＨ3、またはＮ2を用いることができる。窒素含有ガスとして、ＮＯ、Ｎ2Ｏ、またはＮ2等の窒素および酸素以外の元素を含まないガスが好ましく用いられる。これにより、ＨＴＯ膜中に他の元素が導入されるのを防ぐことができる。たとえば、Ｎ2Ｏガスを用いた場合でも、上述したＮＯを用いた場合と同様の処理が可能であり、同様の効果が得られる。
【００５０】
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
【００５１】
（第二の実施の形態）
図１に示した不揮発性記憶素子１１０の製造工程のうち、インターポリ絶縁膜１３４となるＨＴＯ膜の改質のアニール処理を、ＮＯまたはＮ2ＯガスとＯ2ガスとに加えて、さらにＮ2ガスを加えた雰囲気中で行ってもよい。
【００５２】
本実施形態では、酸化速度の調整用にＮ2を添加して希釈する。こうすることにより、アニールによる改質効果を保持しつつ、ＨＴＯ膜の増膜量を抑制することができる。これは、ＮＯガスによる導入窒素量のＮ2希釈による変化は少ないが、酸化は希釈により抑制されるためである。よって、本実施形態の改質方法によれば、ＨＴＯ膜の酸化による増膜量を、独立かつ任意に制御することができる。したがって、インターポリ絶縁膜１３４の界面の粗さを低減させるとともに、インターポリ絶縁膜１３４の膜厚を所望の厚さにより一層確実に制御することができる。
【００５３】
（第三の実施の形態）
図６は、不揮発性記憶素子１１０の他の実施の形態を示す図である。図６において、フローティングゲートＦＧ１０１は、シリコン酸化膜１１４を介してシリコン基板１１２上に設けられ、フローティングゲートＦＧ１０１に隣接してソース／ドレイン領域１６０が設けられている。フローティングゲートＦＧ１０１上にはインターポリ絶縁膜１３４を介してコントロールゲートＣＧ１０３が設けられている。
【００５４】
第一の実施の形態および第二の実施の形態で説明したインターポリ絶縁膜１３４の成長方法は、図６に示したように、コントロールゲートＣＧ１０３がフローティングゲートＦＧ１０１上に形成された不揮発性記憶素子１１０のインターポリ絶縁膜１３４にも適用することができる。
【００５５】
以上、本発明を実施の形態に基づいて説明したが、この実施の形態はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５６】
たとえば、以上の実施形態においては、インターポリ絶縁膜１３４を作製する際に、ＨＴＯ膜の改質のアニール処理にバッチ式拡散炉を用いる場合を例に説明したが、ＨＴＯ膜の改質処理は、バッチ式の拡散炉を用いる処理には限られず、たとえば、ＲＴＰ装置等の枚葉型装置によっても同様の処理と効果を実現することが可能である。
【００５７】
さらに、以上においては、コントロールゲート１０３とフローティングゲート１０１との間に形成されたインターポリ絶縁膜１３４に適用する例を示したが、シリコン基板１１２上に形成されたシリコン酸化膜１１４に適用することもできる。
【００５８】
また、以上の実施形態においては、ＳＳＴ型の不揮発性半導体記憶素子の構成を例に説明したが、不揮発性半導体記憶素子の構成はＳＳＴ型には限られず、たとえば他に、ＮＡＮＤ型、ＡＮＤ型、ＮＯＲ型、スプリットゲート型としてもよい。
【実施例】
【００５９】
（実験例１）
第一の実施形態に記載の方法を用いて、図１に示した不揮発性記憶素子１１０を作製した。
【００６０】
（実験例２）
図１に示した不揮発性記憶素子１１０の製造工程のうち、ＨＴＯ膜の改質処理の工程の雰囲気を、実験例１の方法に代えて、ＮＯのみを含みＯ2を含まない雰囲気として、不揮発性記憶素子を作製した。
【００６１】
（実験例３）
図１に示した不揮発性記憶素子１１０の製造工程のうち、ＨＴＯ膜の改質処理の工程の雰囲気を、実験例１の方法に代えて、Ｏ2のみを含みＮＯを含まない雰囲気として、不揮発性記憶素子を作製した。
【００６２】
（実験例４）
図１に示した不揮発性記憶素子１１０の製造工程のうち、ＨＴＯ膜の改質処理を、実験例１の方法に代えて、ＮＯのみを含みＯ2を含まない雰囲気中でアニールした後、さらに、Ｏ2のみを含みＮＯを含まない雰囲気でアニールする二段階処理の方法で不揮発性記憶素子を作製した。
【００６３】
（評価）
得られた不揮発性記憶素子の非選択セルのディスターブ特性を評価した。また、不揮発性記憶素子中のインターポリ絶縁膜のフローティングゲートとの界面側の表面粗さを測定した。
【００６４】
まず、図１０は、不揮発性記憶素子の非選択セルディスターブ特性を示す図である。図１０の横軸は、書き込み対象セルに隣接する非選択のセル（図９）におけるオン電流（Ｉon）の変動量（ｄＩon、単位μＡ）であり、縦軸は、各ｄＩonのセルの累積頻度（％）を示している。図１０において、点線はＩonの変動量の規格値（上限）を表している。図１０において、「○」（白丸）で示したプロットが、実験例１で作製された不揮発性記憶素子の特性を示している。また、発明が解決しようとする課題の項で前述したように、図１０において、「●」（黒丸）で示したプロットが、実験例２の不揮発性記憶素子の特性を示している。
【００６５】
図１０より、実験例２の不揮発性記憶素子では、規格を満足するセルが１０〜１５％程度であるのに対し、実験例１の不揮発性記憶素子１１０では８０〜９５％に向上している。このように、インターポリ絶縁膜に対するアニールを窒化と酸化とが同時に進行するような条件で行うことにより、非選択セルディスターブを防止し、歩留まりを５倍以上向上させることができた。
【００６６】
なお、図１０には示していないが、実験例３および実験例４で得られた不揮発性記憶素子に対しても、実験例１の不揮発性記憶素子１１０は顕著な歩留まりの向上効果が認められた。実験例４の不揮発性記憶素子の場合、図８（ｂ）に示したように、フローティングゲート２０１とＣＶＤ酸化膜２４９との界面に直接窒素が導入されてＳｉＮ結合が形成されるために、後から酸化処理を施しても、一度ＳｉＮ結合ができている界面においては酸素の拡散が不均一に阻害され、酸素の空格子点の多い酸化膜が形成され、結果として界面に多くのトラップが存在して特性不良が発生したものと推察される。
【００６７】
また、図１１は、実験例１および実験例２の不揮発性記憶素子のフローティングゲートポリシリコンとインターポリ絶縁膜との界面ラフネスの比較を示す図である。図１１の縦軸は、インターポリ絶縁膜のフローティングゲート側の表面の平均粗さに対応し、原子間力顕微鏡（ＡＦＭ）による表面粗さを示す。図１１より、実験例２においては、インターポリ絶縁膜とフローティングゲートとの界面においてラフネスが大きく、酸素空格子点の多い酸化膜が形成された。これに対し、実験例１では、窒化と同時に酸化反応が生じるため、ＨＴＯ膜の膜厚が増加した。また、界面増膜による表面のラフネスの低減およびダングリングボンドの除去と併せて、窒素の導入によるトラップの改善が可能であった。
【００６８】
このように、実験例１の不揮発性記憶素子１１０においては、ＮＯとＯ2とを含む条件でＨＴＯ膜の窒化と酸化とを同時に行うことにより、実験例２と実験例３の単独の効果を上回る顕著な相乗効果が認められた。また、実験例４のように、ＮＯ処理とＯ2処理とを順次別個に行う処理に比べても顕著な効果が認められた。具体的には、実験例１の不揮発性記憶素子１１０においては、界面増膜による表面のラフネスの低減およびダングリングボンドの除去と併せて、窒素の導入によるトラップの改善が可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態における不揮発性記憶素子の構成を示す断面図である。
【図２】図１の不揮発性記憶素子の製造手順を示す工程断面図である。
【図３】図１の不揮発性記憶素子の製造手順を示す工程断面図である。
【図４】図１の不揮発性記憶素子の製造手順を示す工程断面図である。
【図５】図１の不揮発性記憶素子の製造手順を示す工程断面図である。
【図６】本発明の実施の形態における不揮発性記憶素子の構成を示す断面図である。
【図７】本発明の実施の形態におけるインターポリ絶縁膜の構造を説明する図である。
【図８】インターポリ絶縁膜の構造を説明する図である。
【図９】実験例の書き込み対象セルと書き込み対象セルに隣接する非選択セルの平面配置を模式的に示す図である。
【図１０】実験例の非選択セルのディスターブ特性を示す図である。
【図１１】実験例のフローティングゲートポリシリコンとインターポリ絶縁膜との界面ラフネスを比較する図である。
【符号の説明】
【００７０】
１０１  フローティングゲート
１０３  コントロールゲート
１１０  不揮発性記憶素子
１１２  シリコン基板
１１４  シリコン酸化膜
１１６  ＦＧポリシリコン膜
１１８  シリコン窒化膜
１２０  Ｐウェル
１２４  第一のＨＴＯ膜
１２６  第二のＨＴＯ膜
１２８  ソース領域
１３０  ソースポリシリコン膜
１３２  保護酸化膜
１３４  インターポリ絶縁膜
１３６  ＣＧポリシリコン膜
１３８  シリコン窒化膜
１４０  ゲートポリシリコン膜
１４２  ドレイン領域
１４３  ドレイン電極
１４４  Ｗプラグ
１４５  ビットライン
１４６  ＣｏＳｉｘ層
１４７  層間絶縁膜
１４８  エッジ部
１４９  ＣＶＤ酸化膜
１５０  シリコン窒化膜
１５１  界面
１５３  酸窒化膜層
１５４  酸化膜層
１６０  ソース／ドレイン領域
【図１】
2006287204.tif 000003
【図２】
2006287204.tif 000004
【図３】
2006287204.tif 000005
【図４】
2006287204.tif 000006
【図５】
2006287204.tif 000007
【図６】
2006287204.tif 000008
【図７】
2006287204.tif 000009
【図８】
2006287204.tif 000010
【図９】
2006287204.tif 000011
【図１０】
2006287204.tif 000012
【図１１】
2006287204.tif 000013