(57)【要約】      （修正有）【課題】不揮発性半導体メモリの製造効率を低下させることなく、微細なトンネル酸化膜を形成する手段を提供する。【解決手段】シリコン基板２と、シリコン基板上に形成されたゲート酸化膜５と、ゲート酸化膜を挟んで浮遊ゲート電極と、ゲート酸化膜の一部に形成された浮遊ゲート電極への電子の書込および消去ための電子が通過するトンネル酸化膜とを備えた不揮発性半導体メモリの製造方法において、シリコン基板上に酸化膜１２を形成する工程と、酸化膜上に、トンネル酸化膜形成領域の内側に開口部を設けたレジストマスク１１を形成する工程と、このレジストマスクをマスクとして異方性のドライエッチングにより開口部に露出している酸化膜を所定の残膜厚さとなるようにエッチングする工程と、前記レジストマスクをそのままにしてウェットエッチングによりトンネル酸化膜形成領域のシリコン基板を露出させてトンネルウィンドウ１５を形成する工程とを備える。【選択図】        図１
2006228873.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、該シリコン基板上に形成されたゲート酸化膜と、該ゲート酸化膜を挟んで前記シリコン基板に対向配置された浮遊ゲート電極と、前記ゲート酸化膜の一部に形成された前記浮遊ゲート電極への電子の書込および消去ための電子が通過するトンネル酸化膜とを備えた不揮発性半導体メモリの製造方法において、
前記ゲート酸化膜の一部にトンネル酸化膜形成領域を設定したシリコン基板を準備する工程と、
該シリコン基板上に酸化膜を形成する工程と、
前記酸化膜上に、前記トンネル酸化膜形成領域の内側に開口部を設けたレジストマスクを形成する工程と、
前記レジストマスクをマスクとして、異方性のドライエッチングにより前記開口部に露出している酸化膜を所定の残膜厚さとなるようにエッチングする工程と、
前記レジストマスクをそのままにして、ウェットエッチングにより前記トンネル酸化膜形成領域のシリコン基板を露出させてトンネルウィンドウを形成する工程とを備えることを特徴とする不揮発性半導体メモリの製造方法。
【請求項２】
請求項１において、
前記酸化膜の所定の残膜厚さが、５ｎｍ以上であることを特徴とする不揮発性半導体メモリの製造方法。
【請求項３】
請求項１または請求項２において、
前記異方性のドライエッチングによりエッチングするエッチング厚さを、前記酸化膜の厚さの８０パーセント以上としたことを特徴とする不揮発性半導体メモリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄いトンネル酸化膜を介して電子の書込消去を行う不揮発性半導体メモリの製造方法に関する。
【背景技術】
【０００２】
浮遊ゲート電極と制御ゲート電極と薄いトンネル酸化膜とを備えた不揮発性半導体メモリ、例えばＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）は、シリコン基板と浮遊ゲート電極との間に形成されたゲート酸化膜に電子を通過させる薄いトンネル酸化膜が設けて浮遊ゲート電極への電子の書込および消去を行っている。
【０００３】
このようなＥＥＰＲＯＭの一般的な製造方法においては、トンネル酸化膜を形成する場合に、シリコン基板にゲート酸化膜より少し薄い膜厚の酸化膜を形成し、リソグラフィによりトンネルウィンドウを形成するための開口部を設けたレジストマスクを形成し、フッ酸またはバッファフッ酸等を用いたウェットエッチングにより酸化膜をエッチングしてシリコン基板を露出させたトンネルウィンドウを形成し、レジストマスクの除去し、露出したシリコン基板の洗浄後に、熱酸化法により露出しているシリコン基板を熱酸化してトンネルウィンドウの底部にトンネル酸化膜を形成している。
【０００４】
また、浮遊ゲート電極と制御ゲート電極と薄いトンネル酸化膜とを備えたＥＥＰＲＯＭの製造方法においては、トンネル酸化膜を形成するためのトンネルウィンドウの形成工程において、シリコン基板上に形成した酸化膜をプラズマエッチングによるドライエッチングでエッチングしてレジストマスクの開口部と同等の大きさの微細なトンネルウィンドウを形成しているものもある（例えば、特許文献１参照。）。
【特許文献１】特開２００２−１００６８８号公報（第３頁段落００１６−段落００１８、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタの応答性を向上させるためにそのゲート長を短くすることが行われている。このＭＯＳトランジスタの微細化に伴う応答性を満たすためには、ＥＥＰＲＯＭのトンネルウィンドウの大きさを混載するＭＯＳトランジスタのゲート長と略同等の大きさにすることが必要である。
【０００６】
しかしながら、上述した一般的な製造方法においては、ウェットエッチングを用いて酸化膜をエッチングしてトンネルウィンドウを形成しているため、ウェットエッチングの等方性によるサイドエッチングによりレジストマスクに設けた開口部よりも大きなトンネルウィンドウが形成され、微細なトンネル酸化膜を形成することが困難になるという問題がある。
【０００７】
また、特許文献１の製造方法においては、シリコン基板上に形成した酸化膜をドライエッチングにより除去して微細なトンネルウィンドウを形成しているため、微細なトンネルウィンドウの形成を容易に行うことができるものの、トンネルウィンドウに露出したシリコン基板の表層がドライエッチングによるダメージを受け、その後に形成されるトンネル酸化膜の膜質を低下させ、トンネル酸化膜の耐電圧性が低下して制御ゲート電極からの電界に洩れが生じるという問題がある。
【０００８】
このため、トンネル酸化膜の膜質に影響を与えないウェットエッチングによる方法が有効であるが、上記のように一般的な製造方法では、レジストマスクの開口部より大きなトンネルウィンドウが形成されるので、一つの半導体ウェハにＭＯＳトランジスタとＥＥＰＲＯＭを混載して形成しようとすると、トンネルウィンドウの形成工程を更なる微細化が可能なリソグラフィ技術を用いて別に設けなければならず、ＥＥＰＲＯＭの製造効率を低下させるという問題がある。
【０００９】
本発明は、上記の問題点を解決するためになされたもので、不揮発性半導体メモリの製造効率を低下させることなく、微細なトンネル酸化膜を形成する手段を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、上記課題を解決するために、シリコン基板と、該シリコン基板上に形成されたゲート酸化膜と、該ゲート酸化膜を挟んで前記シリコン基板に対向配置された浮遊ゲート電極と、前記ゲート酸化膜の一部に形成された前記浮遊ゲート電極への電子の書込および消去ための電子が通過するトンネル酸化膜とを備えた不揮発性半導体メモリの製造方法において、前記ゲート酸化膜の一部にトンネル酸化膜形成領域を設定したシリコン基板を準備する工程と、該シリコン基板上に酸化膜を形成する工程と、前記酸化膜上に、前記トンネル酸化膜形成領域の内側に開口部を設けたレジストマスクを形成する工程と、前記レジストマスクをマスクとして、異方性のドライエッチングにより前記開口部に露出している酸化膜を所定の残膜厚さとなるようにエッチングする工程と、前記レジストマスクをそのままにして、ウェットエッチングにより前記トンネル酸化膜形成領域のシリコン基板を露出させてトンネルウィンドウを形成する工程とを備えることを特徴とする。
【発明の効果】
【００１１】
これにより、本発明は、ウェットエッチングにより形成されるトンネルウィンドウの開口部からの拡大を抑制することができ、同一のリソグラフィ技術を用いて混載されるＭＯＳトランジスタのゲート長と略同等の大きさを有する微細なトンネル酸化膜を形成することができると共に、微細なトンネルウィンドウを形成するための別のリソグラフィ技術による工程を追加する必要がなくなり、微細なトンネル酸化膜を有する不揮発性半導体メモリの製造効率を向上させることができるという効果が得られる。
【発明を実施するための最良の形態】
【００１２】
以下に、図面を参照して本発明による不揮発性半導体メモリの製造方法の実施例について説明する。
【実施例】
【００１３】
図１は実施例のトンネル酸化膜の製造方法を示す説明図、図２は実施例のＥＥＰＲＯＭの断面を示す説明図である。
図２において、１は不揮発性半導体メモリとしてのＥＥＰＲＯＭであり、Ｐ型不純物を拡散させたシリコン（Ｓｉ）基板２と、このシリコン基板２にＮ型不純物を拡散させて形成されたソース層３およびドレイン層４と、これらに跨って形成されたゲート酸化膜５と、このゲート酸化膜５を介して対向配置された浮遊ゲート電極６と、この浮遊ゲート電極６に絶縁膜７を介して積層された通常のＭＯＳトランジスタのゲート電極と同様に機能する制御ゲート電極８と、ゲート酸化膜５の一部に形成された薄いゲート酸化膜であるトンネル酸化膜９とで構成され、このトンネル酸化膜９を電子が通過して浮遊ゲート電極６への電子の書込および消去が行われる。
【００１４】
このようなトンネル酸化膜９を形成するための製造方法について、図１にＰで示す工程に従って説明する。
図１において、１１はレジストマスクであり、リソグラフィによりシリコン基板２上の酸化膜１２上に塗布されたフォトレジストを露光し、その後に現像処理して形成されるマスク部材であって、本実施例のドライエッチングおよびウェットエッチングにおけるマスクとして機能する。
【００１５】
１３はトンネル酸化膜形成領域であり、トンネル酸化膜９を形成する部位としてシリコン基板２のゲート酸化膜５の一部に設定された円形または楕円形の領域（円形であれば、例えば直径０．４〜０．４５μｍの領域）である。
１４は開口部であり、レジストマスク１１に設けられた穴であって、トンネル酸化膜形成領域１３の内側に形成され、トンネル酸化膜形成領域１３よりも小さな開口を有している。
【００１６】
１５はトンネルウィンドウであり、酸化膜１２のトンネル酸化膜形成領域１３を掘り込んで低部にシリコン基板２のおもて面を露出させたトンネル酸化膜形成領域１３と同等の大きさを有する微細な穴であって、その底部に露出するシリコン基板２にトンネル酸化膜９が形成される。
以下に、図５を用いてＰで示す工程に従って本実施例のトンネル酸化膜の製造方法について説明する。
【００１７】
Ｐ１、トンネル酸化膜形成領域１３を設定したシリコン基板２を準備し、そのおもて面上に熱酸化法によりゲート酸化膜５より薄い膜厚の２酸化珪素（ＳｉＯ２）からなる酸化膜１２を形成する。
Ｐ２、リソグラフィにより酸化膜１２上にフォトレジストを塗布し、塗布されたフォトレジストを露光、現像してトンネル酸化膜形成領域１３の内側にトンネル酸化膜形成領域１３よりも少し小さい大きさの開口部１４を設けたレジストマスク１１を形成する。
【００１８】
Ｐ３、異方性のドライエッチングにより工程Ｐ２で形成したレジストマスク１１をマスクとして、レジストマスク１１の開口部１４に露出している酸化膜１２を所定の残膜厚さとなるようにエッチングして開口部１４と略同等の大きさの穴を形成する。本実施例の所定の残膜厚さは５ｎｍに設定されている。
この場合のドライエッチングは、プラズマエッチングのエッチング条件をＲＦパワー１００Ｗ、圧力１．６ｔｏｒｒ、エッチングガス：Ａｒ／ＣＦ４／ＣＨＦ３＝１０００／４５／４５ｓｃｃｎとして、所定の残膜厚さとなるまでの処理時間により行う。
【００１９】
Ｐ４、工程Ｐ２で形成したレジストマスク１１をそのままにして、希フッ酸またはバッファフッ酸等によるウェットエッチングにより残った酸化膜１２をエッチングしてシリコン基板２のおもて面を露出させ、トンネルウィンドウ１５を形成する。
このとき、工程Ｐ３で形成された酸化膜１２の穴の側面もエッチングされるが、ウェットエッチングによりエッチングする残膜厚さが薄いために側面のエッチング量のバラツキを小さく抑えることができ、その側面の拡大を制御することが可能であるのでトンネル酸化膜形成領域１３と同等の大きさを有するトンネルウィンドウ１５を精度よく形成することができる。これにより一般的な製造方法によるトンネルウィンドウ１５の拡大を防止してレジストマスク１１に設けた開口部１４に近い大きさのトンネルウィンドウ１５を形成することができる。
【００２０】
Ｐ５、剥離剤を用いて工程Ｐ２で形成したレジストマスク１１を除去し、露出した酸化膜１２、トンネルウィンドウ１５の側面およびトンネルウィンドウ１５の底部に露出しているシリコン基板２を洗浄する。
Ｐ６、熱酸化法により、トンネルウィンドウ１５の底部に露出しているシリコン基板２を熱酸化して２酸化珪素からなる薄膜のトンネル酸化膜９を形成する。このとき同時に酸化膜１２との界面のシリコン基板２も熱酸化され、酸化膜１２の膜厚がゲート酸化膜５の膜厚に成長する。
【００２１】
このようにして本実施例の製造方法による微細な大きさのトンネル酸化膜９が形成される。
その他のＰ型シリコン基板２やソース層３、ドレイン層４、浮遊ゲート電極６、制御ゲート電極８等の形成は通常の場合と同様である。
上記工程Ｐ３で説明した酸化膜１２の所定の残幕厚さは５ｎｍ以上とすれば、工程Ｐ４でトンネルウィンドウ１５の底部に露出させたシリコン基板２のおもて面の表層にダメージが生ずることはない。
【００２２】
図３は実施例の残膜厚さに対する酸化膜経時破壊指標を示すグラフである。
図３の横軸は酸化膜１２の残幕厚さ（単位：ｎｍ）であり、縦軸は酸化膜経時破壊（ＴＤＤＢ）評価における酸化膜経時破壊指標である。
評価試験は、酸化膜１２を上記工程Ｐ３と同様のエッチング条件で処理時間を変化させてエッチングし、工程Ｐ４〜工程Ｐ６従って残った酸化膜１２をウェットエッチングし、その後に形成したトンネル酸化膜９を酸化膜経時破壊評価によりトンネル酸化膜９の絶縁破壊に到る時間を計測して行った。酸化膜経時破壊指標は、酸化膜１２の残膜厚さが１３．２ｎｍの時の絶縁破壊時間を基準とし、各残膜厚さにおける絶縁破壊時間との比を用いて示した指標である。
【００２３】
図３に示すように残膜厚さが５ｎｍ未満になると、シリコン基板２のダメージが増加してトンネル酸化膜９の膜質が急速に低下し、短時間で絶縁破壊に到ることが判る。また残膜厚さが５ｎｍ以上であれば残膜厚さに関わらずトンネル酸化膜９の膜質が良好に安定することがわかる。従って、ドライエッチング後のシリコン基板の表層のダメージを回避してそこに形成されるトンネル酸化膜の膜質を良好なものとするためには工程Ｐ３における所定の残膜厚さは、５ｎｍ以上とするのがよい。
【００２４】
また、ドライエッチングによる酸化膜１２の取代、つまりエッチング厚さは酸化膜１２の膜厚の８０％以上とするとよい。８０％未満とすると、ウェットエッチングはドライエッチングに比べてエッチング速度が遅いので、工程Ｐ３におけるウェットエッチングの処理時間が長くなってトンネル酸化膜９の形成時の製造効率が低下すると共に、工程Ｐ３で形成された酸化膜１２の穴の側面のエッチング量のバラツキが増加するからである。この場合でも酸化膜１２の残膜厚さを５ｎｍ以上にするとよい
以上説明したように、本実施例では、リソグラフィにより開口部を設けたレジストマスクを用いて異方性のドライエッチングにより酸化膜に開口部と同等の大きさの穴を形成し、これにより残された所定の残膜厚さの酸化膜をウェットエッチングによりエッチングする２つのエッチング工程によりトンネル酸化膜形成領域にトンネルウィンドウを形成するようにしたことによって、所定の薄い残膜厚さをエッチングするウェットエッチングにより形成されるトンネルウィンドウの開口部からの拡大を制御可能な状態とすることができ、同一のリソグラフィ技術を用いて混載されるＭＯＳトランジスタのゲート長と略同等の大きさを有する微細なトンネル酸化膜を形成することができ、微細なトンネルウィンドウを形成するための別のリソグラフィ技術による工程を追加する必要がなくなり、微細なトンネル酸化膜を有するＥＥＰＲＯＭの製造効率を向上させることができる。
【００２５】
また、所定の残膜厚さを５ｎｍ以上としたことによって、ドライエッチング後のシリコン基板の表層のダメージを回避してそこに形成されるトンネル酸化膜の膜質の低下を防止して良好なトンネル酸化膜を形成することができる。
更に、異方性のドライエッチングによる酸化膜のエッチング厚さを酸化膜の厚さの８０％以上としたことによって、エッチング速度の遅いウェットエッチングの処理時間を短くしてトンネル酸化膜の形成時の製造効率の向上を図ることができる。
【図面の簡単な説明】
【００２６】
【図１】実施例のトンネル酸化膜の製造方法を示す説明図
【図２】実施例のＥＥＰＲＯＭの断面を示す説明図
【図３】実施例の残膜厚さに対する酸化膜経時破壊指標を示すグラフ
【符号の説明】
【００２７】
１    ＥＥＰＲＯＭ
２    シリコン基板
３    ソース層
４    ドレイン層
５    ゲート酸化膜
６    浮遊ゲート電極
７    絶縁膜
８    制御ゲート電極
９    トンネル酸化膜
１１  レジストマスク
１２  酸化膜
１３  トンネル酸化膜形成領域
１５  トンネルウィンドウ
【図１】
2006228873.tif 000003
【図２】
2006228873.tif 000004
【図３】
2006228873.tif 000005