(57)【要約】      （修正有）【課題】  基板上に、下部電極層と誘電体層と上部電極とから成る少なくとも一つの薄膜コンデンサを形成し、その上に別の薄膜コンデンサを積層して成る薄膜コンデンサ内蔵基板において、階層間結合用のフィルドビアの形成の際の導通不良を解決して階層間結合用のフィルドビアを確実容易に形成できるようにする。【解決手段】  基板１上に、下部電極層５と誘電体層８と上部電極１１とから成る少なくとも一つの薄膜コンデンサを形成し、その上に別の薄膜コンデンサを積層して成る複数階層の薄膜コンデンサ内蔵基板において、各薄膜コンデンサ上を覆って表面が滑らかになるように絶縁体層が形成され、絶縁体層を貫通して薄膜コンデンサの上部電極１１を上層にある別の薄膜コンデンサに垂直に接続するフィルドビア１５が設けられる。【選択図】      図４
2006179936.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、下部電極層と誘電体層と上部電極とから成る少なくとも一つの薄膜コンデンサを形成し、その上に別の薄膜コンデンサを積層して成る複数階層の薄膜コンデンサ内蔵基板において、各薄膜コンデンサ上を覆って表面が滑らかになるように絶縁体層を形成し、絶縁体層を貫通して薄膜コンデンサの上部電極を上層にある別の薄膜コンデンサに垂直に接続するフィルドビアを設けたことを特徴とする複数階層の薄膜コンデンサ内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数階層の薄膜コンデンサ内蔵基板に関するものである。
【背景技術】
【０００２】
この種の技術の従来例としては、第１の電極層を成す金属基板上に酸化防止層を介して誘電体層を形成し、この誘電体層の上に第２の電極層を形成した単層薄膜コンデンサ（例えば特許文献１参照）や、基板上にグランド層を 形成し、その上にTa２Ｏ５層を形成し、このTa２Ｏ５層上に導電層を形成して成る薄膜多層配線基板（例えば特許文献２及び特許文献３参照）が知られている。
【０００３】
このような薄膜コンデンサを内蔵した多層配線基板においては、上下に重ねて積層された薄膜コンデンサの電極間を接続するのには層間接続ビアが用いられ、この接続ビアとしては特許文献２に開示されたようなフィルドビア や特許文献３に開示されたようなポストレスビアが用いられている。フィルドビアは、上層の電極層と下層の電極層とを垂直に接続することができ、配線密度（面積）を小さくすることができる。一方ポストレスビアは各層の絶縁膜に孔開け加工し、その中に接続配線を形成することにより上層の電極層と下層の電極層とを接続するものであり、孔開け加工部位を少しずつづらして設計しなければならず配線密度（面積）が大きくなり、しかも孔開け加工部の数が多くなるので表面に凹凸ができるが、その反面、前者に比べて工数を少なくできるのでコストを低く抑えることができる。
【０００４】
【特許文献１】特開平８−  88318号公報
【特許文献２】特開平７−  30257号公報
【特許文献３】特開平７−  307567号公報
【０００５】
添付図面中の図５には、従来の薄膜コンデンサ内蔵基板の製造法の一例を示し、まず図示したように基板上に厚さ15μｍ程度の下部電極Ａ、誘電体層Ｂ及び上部電極Ｃが順次形成される。この上部電極Ｃをその上層に形成される薄膜コンデンサ又は素子の下部層に接続するフィルドビアＤを形成するために、下部電極  Ａから誘電体層Ｂを通り上部電極Ｃに渡って表面導電層Ｅを設ける必要があり、この表面導電層Ｅは通常スパッタリングにより形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図５に示すような従来の薄膜コンデンサ内蔵基板の製造法では、薄膜コンデンサの形成時に上部電極Ｃと下部電極Ａとの段差（通常２〜20μｍ）があり、さらに下部電極はめっき法により比較的厚く（通常15μｍ程度）形成されるため、図示したように逆テーパー状になり易く、そのため上部電極、誘電体層及び下部電極の外表面輪郭に凸凹や段差が生じ易い。このような凸凹や段差のある外表面輪郭をもつ薄膜コンデンサの上部電極上に層間接続ビアを形成する際に設ける表面導電層Ｅをスパッタリングにより直接形成すると、凸凹や段差の部分に表面導電層が形成されないことがしばしば生じ、導通不良が発生し易く、その結果層間接続ビアを形成し損なう或いは形成できないという問題があった。
【０００７】
そこで、本発明は、従来技術に伴う上記のような問題点を解消して、層間接続ビアの形成時の導通不良を避けることのできる複数階層の薄膜コンデンサ内蔵基板を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、本発明によれば、基板上に、下部電極層と誘電体層と上部電極とから成る少なくとも一つの薄膜コンデンサを形成し、その上に別の薄膜コンデンサを積層して成る複数階層の薄膜コンデンサ内蔵基板において、各薄膜コンデンサ上を覆って表面が滑らかになるように絶縁体層を形成し、絶縁体層を貫通して薄膜コンデンサの上部電極を上層にある別の薄膜コンデンサに垂直に接続するフィルドビアを設けたことを特徴としている。
【発明の効果】
【０００９】
このように構成した本発明による複数階層の薄膜コンデンサ内蔵基板においては、各薄膜コンデンサ上を覆って表面が滑らかになるように絶縁体層を形成し、この絶縁体層を貫通して薄膜コンデンサの上部電極を上層にある別の薄膜コンデンサに垂直に接続するフィルドビアを設けているので、製品の歩留まりが良くしかも安定した薄膜コンデンサ内蔵基板を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下添付図面を参照して本発明の実施形態について説明する。
図１から図３には本発明による複数階層の薄膜コンデンサ内蔵基板の製造の一例を示す。
図１に示す下部電極層の形成においては、
まず工程（ａ）に示すようにアルミナ等のセラミックスより成る基板１上に  Ti−Cuスパッタリングにより導電膜２が形成される。次に工程（ｂ）に示すようにこの導電膜２上にフォトレジストが塗布され、フォトレジスト膜３を形成する。そして工程（ｃ）で示すように下部電極パターンをもつフォトマスク４を用いて露光、現像される。こうしてフォトレジスト膜３に画定された凹部に適当な電極形成材料が厚さ２〜15μｍ程度にめっきされる（工程（ｄ）参照）。この場合下部電極層をめっきで形成しているのは、セラミック基板上には凹凸や陥没などのボイドがあるため平坦化を高めるためである。
そして工程（ｅ）においてレジスト膜３はエッチングにより除去され、続いて工程（ｆ）においてエッチングにより導電膜２の上層のCuスパッター膜が除去され、下層のTiスパッタ層のみが残される。こうして下部電極層５が形成される。
【００１１】
次に図２は誘電体膜の形成手法を示す。
まず、工程（ａ）で示すように、TaスパッタリングによりTa層６が形成され、この場合Ta層６は図示したように下部電極層５上だけでなく、その周囲の基板上にも形成される。次に、工程（ｂ）でフォトレジストが塗布され、フォトレジスト膜７を形成する。こうして形成されたフォトレジスト膜７に対して工程（ｃ）で露光、現像処理が施される。こうしてTa層６の一部に陽極酸化工程（ｄ）により誘電体膜８が形成され、その後工程（ｅ）でフォトレジスト膜７が除去される。
【００１２】
図３は上部電極層の形成手法を示す。
先ず、工程（ａ）で示すように、Al-Ti-Cuスパッタリングにより、陽極酸化膜（誘電体膜）８とその周囲のTa層６の全面を覆うようにめっき用導体膜９を被着形成する。
次に、工程（ｂ）のように、前記導体膜９の上面にフォトレジスト１０を塗着形成した後、露光、現像処理を施し、誘電体膜８の上方にあるフォトレジスト１０の一部を除去して凹部を形成する。続いて工程（ｃ）のように、誘電体膜８上の凹部において、これより露出する導体膜９を下地としてその上にNi等の金属めっきを施してこれを上部電極層１１として形成する。その後、工程（ｄ）のように、めっき用導体膜９及び残部のフォトレジスト１０を除去する。
【００１３】
図４にはフィルドビアが上部電極層１１上にどのようにして形成されるかを示し、工程（ａ）では表面全体にポリイミド等から成る有機絶縁膜１２が形成され、この有機絶縁膜１２は、表面が好ましくは滑らかとなるように設けられ得る。次に工程（ｂ）のように、有機絶縁膜１２の表面上にCr−Cuスパッタリングによって導電層１３を形成する。続いて工程（ｃ）のように導電層１３を覆うようにフォトレジスト１４を被覆した後、露光、現像処理が施され、フォトレジスト１４における上部電極層１１に対応した領域に穴が形成される。次に工程（ｄ）で上部電極層１１に対応した領域に形成された穴内に、導電層１３をめっき用導体として導電体層がめっきされ、この導電体層は、上部電極層１１を図示してない上層にある別の薄膜コンデンサ又は素子層に結合するフィルドビア１５を構成する。そして最後に工程（ｅ）においてフォトレジスト１４が除去され、続いてめっき用導体層１３がウェットエッチングにより除去され、そして必要により有機絶縁膜１２も除去されて、基板１上に薄膜コンデンサが完成される。このようにして一連の工程を繰返すことにより基板１上に薄膜コンデンサを複数階層形成することができる。
【００１４】
ところで図示実施形態においてTa層６を直接、下部電極として利用する場合には、下部電極５の形成工程を省略して薄膜コンデンサを形成することもできる。
【図面の簡単な説明】
【００１５】
【図１】本発明の薄膜コンデンサ内蔵基板の製造方法の一例における下            部電極形成工程を示す概略部分断面図。
【図２】本発明の薄膜コンデンサ内蔵基板の製造方法の一例における誘            電体層形成工程を示す概略部分断面図。
【図３】本発明の薄膜コンデンサ内蔵基板の製造方法の一例における上            部電極形成工程を示す概略部分断面図。
【図４】本発明の薄膜コンデンサ内蔵基板の製造方法の一例における階            層間結合用のフィルドビア形成工程を示す概略部分断面図。
【図５】従来の薄膜コンデンサ内蔵基板の製造法の一例を示す概略部分断            面図。
【符号の説明】
【００１６】
１：基板
２：導電膜
５：下部電極層
６：Ta層
８：陽極酸化膜（誘電体層）
11：上部電極層
12：有機絶縁膜
13：導電膜
15：フィルドビア
【図１】
2006179936.tif 000003
【図２】
2006179936.tif 000004
【図３】
2006179936.tif 000005
【図４】
2006179936.tif 000006
【図５】
2006179936.tif 000007