(57)【要約】【課題】  ウェーハ状態でのバーンインを実現する上での障害を解決すべく、複数の半導体デバイスの端子とプローブカードのバンプとの接続の良否を判定できる方法及び装置を提供する。【解決手段】  本発明に係るプローブカード接続良否判定方法は、ウェーハ上にマトリクス状に配置された複数の半導体デバイスの端子にプローブカードのバンプを接触させて前記マトリクスの行方向および列方向のそれぞれについて並列に接続し、前記行方向および前記列方向のいずれか一方から高周波信号を印加するとともに他方で高周波信号を測定し、前記測定値と基準値とを比較して前記半導体デバイスの端子と前記プローブカードのバンプとの接続の良否を判定する。【選択図】  図１
2006302993.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハ上にマトリクス状に配置された複数の半導体デバイスの端子にプローブカードのバンプを接触させて前記マトリクスの行方向および列方向のそれぞれについて並列に接続し、前記行方向および前記列方向のいずれか一方から高周波信号を印加するとともに他方で高周波信号を測定し、前記測定値と基準値とを比較して前記半導体デバイスの端子と前記プローブカードのバンプとの接続の良否を判定することを特徴とするプローブカード接続良否判定方法。
【請求項２】
基準値は、予め半導体デバイスの所定の端子から高周波信号を印加するとともに他の端子で高周波信号を測定することにより設定することを特徴とする請求項１記載のプローブカード接続良否判定方法。
【請求項３】
基準値は、ウェーハ上に配置されている全ての半導体デバイスについて測定した測定値の平均値を基に設定することを特徴とする請求項１記載のプローブカード接続良否判定方法。
【請求項４】
ウェーハ上にマトリクス状に配置された複数の半導体デバイスの端子にバンプを接触させて前記マトリクスの行方向および列方向のそれぞれについて並列に接続するプローブカードと、前記行方向および前記列方向のいずれか一方から高周波信号を印加する高周波信号印加手段と、他方で高周波信号を測定する測定手段と、前記測定値と基準値とを比較して前記半導体デバイスの端子と前記プローブカードのバンプとの接続の良否を判定する判定手段とを備えたことを特徴とするプローブカード接続良否判定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の信頼性を高めることを目的としたバーンインによるスクリーニング処理をウェーハ状態にて行う時の、複数の半導体デバイスの端子とプローブカードのバンプとの接続の良否を判定する技術に関する。
【背景技術】
【０００２】
従来、半導体の信頼性を高めるためのスクリーニング処理として半導体に定格もしくは若干の過電圧による電源電圧を加え、各信号入力端子には実動作に近い信号を印加しつつ125℃程度の高温状態にして数時間バーンインすることが行われている。従来はパッケージに収納された半導体の形態にてバーンインを実施していたが、パッケージに収納された半導体は信号線引き出し用の端子を備えており、バーンインを行う時はソケットに挿入してその接続を確認することなしに容易にバーンイン処理を行うことができた。
【０００３】
一方、最近のベアチップ、CSPといった半導体についてはウェーハ状態での一括バーンインが提案されている。ウェーハ状態の半導体に対する一括バーンインを実現するためにはウェーハ上に一括形成された複数の半導体チップの引き出し電極であるボンディングパッドに対し信号線を接続して信号を印加する。ウェーハ上には通常200から1000個の半導体チップが形成され、各半導体チップには80μmといった微少サイズの電極であるボンディングパッドが20から50個程度配置されており、これらの電極に対し1ウェーハ当たり総数4000から50000点の信号線接続を正確に行う必要がある。すなわちウェーハ状態の半導体チップに対するバーンインを実現するためには大量の信号線接続を行う必要があり、その信号線接続が正しく行われていることを確認の上バーンインすることが望まれている。ウェーハへの一括接続を行う技術については、特許文献１や特許文献２に述べられている。
【０００４】
ウェーハへの一括接続の概要、および信号線接続の確認方法を以下に説明する。図７はウェーハの構造を示している。図７において11はウェーハであり、このウェーハ上に21から30の列および31から38の行に対応して図に示すように半導体チップが配置されている。各半導体チップには外部に引き出す電極として多数のボンディングパッドが配置されている。
【０００５】
次にウェーハ11にバーンインに必要な接続を行うプローブカードの説明を図８を用いて行う。図８において図７に示したようにウェーハ11上の列21から30、行31から38に多数の半導体チップが形成されている。12はプローブカードであり、ウェーハ11に形成された半導体チップ総てのボンディングパッドに対応して電気的に接続するバンプとそこから引き出される電源線、制御線、信号線により構成されており、ウェーハ11に圧力をかけて接触させて用いる。電源線、制御線、信号線の接続の方法はメモリ、ロジックといったデバイスの種類により若干異なることもあるがここではメモリデバイスの例について説明する。この時の重要な点は、ウェーハ上の半導体チップ1ケ毎に独立に電源線、制御線、信号線を引き出すのではなく、図８に示すように円形上に配置された半導体チップの列毎、行毎に複数の半導体チップに対し並列に電源線、制御線、信号線を接続して引き出してくることが通常行われていることである。具体的には21の列に対し41の電源/制御線、22の列に対し42の電源/制御線、23の列に対し43の電源/制御線、24の列に対し44の電源/制御線、25の列に対し45の電源/制御線、26の列に対し46の電源/制御線、27の列に対し47の電源/制御線、28の列に対し48の電源/制御線、29の列に対し49の電源/制御線、30の列に対し50の電源/制御線がプローブカード12に形成されている。また、31の行に対し51の信号線、32の行に対し52の信号線、33の行に対し53の信号線、34の行に対し54の信号線、35の行に対し55の信号線、36の行に対し56の信号線、37の行に対し57の信号線、38の行に対し58の信号線がプローブカード12に形成されている。
【０００６】
本例では41から50の電源/制御線にはメモリを駆動する信号線の内、電源線および読出制御線OEが含まれており、51から58の信号線にはメモリを駆動する信号線の内、アドレス線A0〜A7、データ線D0〜D3、書込制御線WEが含まれている。このような信号線の構成により31、32といった各行の各半導体チップに同時に書込みを行い、読出し時は31、32といった各行の半導体チップに対し読出制御線OEを制御しながら順次1チップづつ読出して半導体チップの内容を確認する。
【０００７】
図９に具体的な例を示す。図９は図８に示す半導体チップ61、62、63、64への接続を示しており、電源/制御線44、電源/制御線45、電源/制御線46および電源/制御線47に含まれる電源線および読出制御線OE、信号線51に含まれるアドレス線A0〜A7、データ線D0〜D3、書込制御線WEの接続方法を表している。すなわち半導体チップ61、62、63、64の各ボンディングパッドから並列にアドレス線A0〜A7、データ線D0〜D3、書込制御線WEの信号線を引きだし、半導体チップ61の電源ボンディングパッドから電源線、OEボンディングパッドから読出制御線OEの制御線44を、半導体チップ62の電源ボンディングパッドから電源線、OEボンディングパッドから読出制御線OEの制御線45、半導体チップ63の電源ボンディングパッドから電源線、OEボンディングパッドから読出制御線OEの制御線46を、半導体チップ64の電源ボンディングパッドから電源線、OEボンディングパッドから読出制御線OEの制御線47を引き出している。読み出し時には第1に制御線44の読出制御線OEをオンとして半導体チップ61の内容を信号線51を用いて読み出し、第2に制御線45の読出制御線OEをオンとして半導体チップ62の内容を信号線51を用いて読み出すようにして順次半導体チップの内容を確認する。
【０００８】
ウェーハとコンタクタの信号線接続を確認する手段として図１０に示すような直流的に信号線の状態を確認する方法がある。図８に示したようにウェーハ11上の列21から30、行31から38に多数の半導体チップが形成されており、プローブカード12には電源/制御線41から50および信号線51から58が配置されている。70は電源であり、100μA程度の正負の極性が異なる直流電流を発生し、信号線もしくは制御線に印加することができる。但し、ウェーハ上の半導体チップを破壊しないよう正負に5V程度の限界電圧以上の電圧が発生しないようなリミット回路が組み込まれている。71はデジボルであり、信号線もしくは制御線に接続され、信号線もしくは制御線の直流電圧を測定する。
【０００９】
信号線もしくは制御線の半導体チップへの接続を確認する手段としてプローブカードから引き出された制御線41から50および信号線51から58はスイッチ72を介して電源70およびデジボル71に接続されており、スイッチ72を順次切替えながらウェーハ11とプローブカード12の接続を確認する。
【００１０】
図１０において31行に配置されている半導体チップ61、半導体チップ62、半導体チップ63、半導体チップ64を例にその接続確認手段の詳細を図１１を用いて以下に示す。
【００１１】
図１１において51はプローブカードに備えられた信号線であり、プローブカードの外部に引き出されると共に、ウェーハ11上に形成された半導体チップ61、62、63、64のそれぞれのボンディングパッドにバンプを通して接続されている。70は電源であり、100μA程度の正負の極性が異なる直流電流を発生し、信号線51に印加することができる。但し、ウェーハ上の半導体チップを破壊しないよう正負に5V程度の限界電圧以上の電圧が発生しないようなリミット回路が組み込まれている。71はデジボルであり、信号線51に接続され、信号線51の直流電圧を測定する。
【００１２】
一方半導体チップ61、62、63、64が備えているボンディングパッドに対応してそれぞれ81、82、83、84に示す入力保護ダイオードが半導体チップに内蔵されている。
【００１３】
その詳細を図１２を用いて説明する。すなわち図１２において61は一個の半導体チップであり、アドレス信号A1の入力信号を与える端子85、アドレス信号A2の入力信号を与える端子86、制御信号CSの入力信号を与える端子87、電源VCCを与える端子88、グランドVSSを与える端子89といったボンディングパッドによる端子が配置されている。入力信号A1を与える端子85に対応して入力FET 90、電源端子88との間にダイオード93、グランド端子89との間にダイオード96が配置されている。入力信号A2を与える端子86に対応して入力FET 91、電源端子88との間にダイオード94、グランド端子89との間にダイオード97が配置されている。入力信号CSを与える端子87に対応して入力FET 92、電源端子88との間にダイオード95、グランド端子89との間にダイオード98が配置されている。
【００１４】
以下に動作を説明する。先に触れたように半導体チップの端子を外部から測定すると正の電圧をかけた時は入力保護ダイオードに逆バイアスがかかるため高い抵抗を示し、負の電圧をかけた時は入力保護ダイオードによるダイオード特性を示す。従って電源70より正の100μAの電流を信号線51に印加すると、信号線に正常に半導体チップ61、62、63、64が接続されている時は電流が流れず、このため信号線51の直流電位は正の限界電圧となり、デジボル71によりその電位を読み取ることができる。 半導体61、62、63、64のいずれかが損傷を受けるかコンタクトが正常に行われず隣接バンプとの間に短絡を起こした時は電流の漏れが発生し、限界電圧未満の低い電圧が観測される。
【００１５】
次に電源70より負の100μAの電流を信号線51に印加すると、信号線に正常に半導体チップ61、62、63、64が接続されている時は各半導体チップに内蔵されている保護ダイオードに電流が流れ、信号線51の直流電位は−0.3V程度の電圧となり、デジボル71によりその電位を読み取ることができる。半導体チップ61、62、63、64のいずれかが損傷を受けるかコンタクトが正常に行われず隣接バンプとの間に短絡を起こした時は電流の漏れが発生し、−0.3V未満の低い電圧が観測される。また、コンタクトが正常に行われず総てのバンプとの接続ができなかった時は電流が流れず、信号線51の直流電位は負の限界電圧となり、デジボル71によりその電位を読み取ることができる。
【特許文献１】特許第2922486号
【特許文献２】特許第2925964号
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ウェーハへの信号線接続は列毎、行毎に複数の半導体チップに対し並列に行われるため、上記背景技術に述べた直流的に信号線の状態を確認する方法ではプローブカードと半導体チップの一部の接続が不完全でもその検出ができないことが課題となっていた。
【００１７】
すなわち従来の方法である正および負の直流電流の印加では、半導体チップ61、62、63、64のいずれかが損傷を受けるかコンタクトが正常に行われず隣接バンプとの間に短絡を起こした時、もしくはコンタクトが正常に行われず半導体チップ61、62、63、64の総てのバンプの接続ができなかった時は異常が判明するが、半導体チップ61、62、63、64のいずれかが開放になった時は異常が判明しない。すなわち直流による確認ではその信号線に接続される全半導体チップの接続を確認することが困難であり、その実用化を阻んでいた。
【００１８】
本発明は、このようなウェーハ状態でのバーンインを実現する上での障害を解決すべく、複数の半導体デバイスの端子とプローブカードのバンプとの接続の良否を判定できる方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
前記目的を達成するために、本発明に係るプローブカード接続良否判定方法は、ウェーハ上にマトリクス状に配置された複数の半導体デバイスの端子にプローブカードのバンプを接触させて前記マトリクスの行方向および列方向のそれぞれについて並列に接続し、前記行方向および前記列方向のいずれか一方から高周波信号を印加するとともに他方で高周波信号を測定し、前記測定値と基準値とを比較して前記半導体デバイスの端子と前記プローブカードのバンプとの接続の良否を判定することを特徴とする。すなわち半導体デバイスは、配線間（例えば、電源線/制御線と各信号線の間）に静電容量を持っているので、電源線/制御線に印加された高周波信号がこの静電容量を通して信号線に伝達される高周波信号を測定する。このような構成により、前記半導体デバイスの端子と前記プローブカードのバンプとの接続の良否を判定することができる。
【００２０】
ここで、基準値は、予め半導体デバイスの所定の端子から高周波信号を印加するとともに他の端子で高周波信号を測定することにより設定してもよい。これにより、個々の半導体デバイスについて前記高周波信号の測定していき、その測定値が基準値から一定範囲内にない場合、その半導体デバイスについては正常に接続されていないことがわかる。
【００２１】
また、基準値は、ウェーハ上に配置されている全ての半導体デバイスについて測定した測定値の平均値を基に設定してもよい。これにより、予め基準値を設定することなく、前記と同様の接続確認をすることができる。すなわち、全半導体デバイスについて前記高周波信号を計測し、その測定値の平均値から一定範囲内にない半導体デバイスについては正常に接続されていないと判定することができる。
【００２２】
なお、本発明は、このようなプローブカード接続良否判定方法として実現することができるだけでなく、このようなプローブカード接続良否判定方法に含まれる特徴的なステップを手段とするプローブカード接続良否判定装置として実現することもできる。
【発明の効果】
【００２３】
本発明によるプローブカード接続良否判定方法によれば、複数の半導体デバイスの端子とプローブカードのバンプとの接続の良否を判定の上、確実なバーンインを実施することが可能となる。
【発明を実施するための最良の形態】
【００２４】
図１は本発明による一実施例を示している。図８に示したようにウェーハ11上の列21から30、行31から38に多数の半導体チップが形成されており、プローブカード12には制御線41から50および信号線51から58が配置されている。73は高周波信号発生器であり、測定に必要な高周波信号を供給する。75はスイッチであり高周波信号発生器の出力する高周波信号を切換え電源/制御線41、電源/制御線42などに供給することができる。74はレベル計であり信号線の出力を切り換えて接続することによりその高周波信号を測定することができる。76はスイッチであり信号線51、信号線52などから出力される高周波信号を切換えレベル計74に供給することができる。以下、高周波信号発生器73、スイッチ75、レベル計74、及びスイッチ76を備えた装置を接続確認装置という場合がある。
【００２５】
図１において31行に配置されている半導体チップ61、半導体チップ62、半導体チップ63、半導体チップ64を例にその接続確認手段の詳細を図２を用いて以下に示す。
【００２６】
図２において61、62、63、64はウェーハ11上に形成された半導体チップである。73は高周波信号発生器であり、測定に必要な高周波信号を供給する。75はスイッチであり高周波信号発生器の出力する高周波信号を切替え電源/制御線に供給することができる。74はレベル計であり信号線の高周波信号を測定することができる。さて、図２において半導体チップ61、62、63、64の端子である1ボンディングパッドについて説明すると、51はプローブカードに備えられた信号線であり、これらボンディングパッドにバンプを通して接続されており、プローブカードの外部に引き出されている。
【００２７】
半導体チップ61、62、63、64が備えているこれらボンディングパッドに対応してそれぞれ100、101、102、103に示す電源/制御線と信号線との間の静電容量および104、105、106、107に示す電源/信号線とグランドとの間の静電容量が半導体チップに内蔵されている。
【００２８】
その詳細を図３を用いて説明する。各半導体チップ61、62、63、64は図３に示すように電源/制御線の端子と信号線の端子との間に静電容量を持っている。すなわち、図３において信号線の端子85、86、87は入力FET 90、91、92に接続されている。同時に信号線の端子85、86、87は保護ダイオード93、94、95、96、97、98によりVCC端子88、およびVSS端子89に接続されている。保護ダイオード93、94、95、96、97、98の存在などにより信号線の端子85、86はVCC端子、VSS端子に対しそれぞれ静電容量108、109、110、111、112、113を持っている。また、信号線の端子85、86は制御線の端子87に対しそれぞれ静電容量114、115を持っている。
【００２９】
図４は、本発明による接続確認動作を示すフローチャートである。以下、図２及び図４を用いて、制御線に高周波信号を印加した時の動作を説明する。
【００３０】
まず、スイッチ75を切替え（Ｓ１）、制御線47に高周波信号を印加すると（Ｓ２）、バンプを介してその列に属する各チップの制御のボンディングパッドに高周波信号が印加される。各チップの制御のボンディングパッドとアドレス、データといった各信号のボンディングパッドの間にはチップ内の構造および配線によって定まる静電容量が存在しこの静電容量100を通して信号のボンディングパッドに高周波信号を生じる。この高周波信号はボンディングパッドよりプローブカードとの接続点であるバンプを通して信号線51に現れる。一方、これらボンディングパッドとプローブカードとの接続点であるバンプの接続ができていない時は信号線51に高周波信号がでない。
【００３１】
すなわちこの高周波信号を測定することにより（Ｓ３）、個々のボンディングパッドとバンプとの接続を確認することができる。例えば1Ｖの高周波信号を制御線47に印加した場合は、信号線51に現れた高周波信号の測定値が、基準値（例えば10ｍＶ）から一定範囲内にあれば、正常に接続されていることを確認することができ（Ｓ４でＹｅｓ→Ｓ５）、逆に、基準値から一定範囲内になければ、正常に接続されていないことを確認することができる（Ｓ４でＮｏ→Ｓ６）。
【００３２】
以上の動作をスイッチ75を切替えることによって最終列まで繰り返す（Ｓ７でＮｏ→Ｓ１）。最終列について接続確認ができたら（Ｓ７でＹｅｓ）、スイッチ76を切り替えて次行の信号線52について同様の接続確認をする（Ｓ８→Ｓ９でＮｏ→Ｓ１）。最終行について接続確認ができたら（Ｓ９でＹｅｓ）、当該ウェーハ11についての接続確認を終了する。
【００３３】
図５は、前記基準値の設定動作を示すフローチャートである。すなわち、信号線51に現れる高周波信号は、半導体チップ内の構造および配線によって定まる静電容量に依存するので、基準値として採用すべき値もウェーハ11の種類によって異なる。そこで、別種のウェーハ11について接続確認をする場合は、まず、ボンディングパッドとバンプとが正常に接続されている半導体チップを選定し（Ｓ１１）、その半導体チップについて前記高周波信号の計測値を得（Ｓ１２）、この計測値を基準値とする（Ｓ１３）。
【００３４】
もちろん、基準値の設定手法はこれに限定されるものではない。
図６は、基準値の別の設定動作を示すフローチャートである。すなわち、ウェーハ上に配置されている全半導体チップについて前記高周波信号の計測値を得（Ｓ２１〜Ｓ２６）、この測定値の平均値を算出して（Ｓ２７）、その算出値を基準値としてもよい（Ｓ２８）。ここでいう平均値は、全半導体チップについて計測した値の大部分が占める値であればよく、正確な平均値でなくてもよい。
【００３５】
これにより、信号線51に現れた高周波信号の測定値が、基準値（例えば10ｍＶ）から一定範囲内にある半導体チップについては、正常に接続されていると判定し（Ｓ２９でＹｅｓ→Ｓ３０）、逆に、基準値から一定範囲内にない半導体チップについては、正常に接続されていないと判定することができる（Ｓ２９でＮｏ→Ｓ３１）。このように正常に接続されていないと判定されるケースとしては、３つのケースが考えられる。すなわち、（１）プローブカードとウェーハとの接続オープンや、（２）ウェーハ内での配線オープンの異常があるケースでは、前記測定値は基準値より遥かに小さい値となり、（３）ウェーハ内でのグランドとの短絡を起こしているケースでは、前記測定値は０Ｖとなる。
【００３６】
以上説明したように、図１０に示す従来の方法では、半導体チップ61、62、63、64のいずれかが開放になった時は異常が判明しない。それに対して、図１に示す本発明による方法では、プローブカードとウェーハ上のボンディングパッドとの接続を独立に確認することができるので、半導体チップ61、62、63、64のいずれかが開放になった時もその異常を検出することができ、信号線の接続確認が容易かつ確実になる。ウェーハ状態にてバーンインするには大量のバンプとボンディングパッドとの接続が必須なため、信号線の接続確認技術が重要な位置付けにあり、本発明によりウェーハの接続の信頼性を確保することが可能となり、ウェーハ状態でのバーンイン装置の実現性を高めることができる。
【００３７】
なお、図２に示すように信号線が横に配線されているのに対し電源を列毎に縦に独立に配線した構成を持たせ、縦の1本の電源に順次、高周波信号を印加することにより横方向の1チップの接続のみを確認することも可能である。
【００３８】
また、レベル計を用いて信号線に出力される高周波信号を測定する際、高周波信号が微弱なため測定が困難なケースが存在する。このような時、高周波信号発生器の発生する高周波信号の周波数成分のみを選択し測定すればより微弱な高周波信号を容易に測定できる。具体的には狭帯域のフィルタを通してレベル計74に高周波信号を与える方法とロックインアンプタイプのレベル計を用いる方法がある。
【００３９】
また、ここでは、信号線51に現れた高周波信号の測定値が基準値から一定範囲内にあるか否かを確認する技術については特に言及していないが、接続確認装置にソフトウェアを組み込んで自動化するのが好ましい。
【００４０】
また、ここでは、制御線47に高周波信号を印加して、信号線51から出力される高周波信号を測定することとしているが、高周波信号を印加する側と測定する側は逆でもよい。すわなち、マトリクスの行及び列の一方に接続されている配線に高周波信号を印加して、他方の配線から出力される高周波信号を測定する構成である以上、前記と同様の効果を得ることができる。
【００４１】
なお、ここでは半導体チップを例示して説明したが、半導体の形態はチップ形態に限定されるものではない。すなわち、ウェーハ上にマトリクス上に配置された複数の半導体デバイスの端子とプローブカードのバンプとの接続の良否を判定する技術である以上、本発明の適用範囲に含まれる。
【産業上の利用可能性】
【００４２】
本発明に係るプローブカード接続確認方法は、複数の半導体デバイスの端子とプローブカードのバンプとの接続を独立に確認することが必要なバーンイン装置等に適用することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明による接続確認の図
【図２】本発明による接続確認の詳細の図
【図３】本発明による接続確認における半導体チップの図
【図４】本発明による接続確認動作を示すフローチャート
【図５】基準値の設定動作を示すフローチャート
【図６】基準値の別の設定動作を示すフローチャート
【図７】ウェーハの構造を示す図
【図８】ウェーハとプローブカードの接続を示す図
【図９】信号線の引き出し方法を示す図
【図１０】直流による接続確認の図
【図１１】直流による接続確認の詳細の図
【図１２】直流による接続確認における半導体チップの図
【符号の説明】
【００４４】
11     ウェーハ
12     プローブカード
21〜30 ウェーハの列
31〜38 ウェーハの行
41〜50 電源/制御線
51〜58 信号線
61〜64 半導体チップ
70     電源
71     デジボル
72     スイッチ
73     高周波信号発生器
74     レベル計
75     スイッチ
76     スイッチ
81〜84 半導体チップに内蔵された入力保護ダイオード
85〜87 端子
88     VCC端子
89     VSS端子
90〜92 半導体チップに内蔵された入力FET
93〜95 半導体チップに内蔵された入力保護ダイオード
96〜98 半導体チップに内蔵された入力保護ダイオード
100〜103      半導体チップに内蔵された制御線と信号線間の静電容量
104〜107      半導体チップに内蔵された信号線とグランド間の静電容量
108〜110      半導体チップに内蔵された電源線と信号線間の静電容量
111〜113      半導体チップに内蔵された信号線とグランド間の静電容量
114〜115      半導体チップに内蔵された信号線と制御線間の静電容量
【図１】
2006302993.tif 000003
【図２】
2006302993.tif 000004
【図３】
2006302993.tif 000005
【図４】
2006302993.tif 000006
【図５】
2006302993.tif 000007
【図６】
2006302993.tif 000008
【図７】
2006302993.tif 000009
【図８】
2006302993.tif 000010
【図９】
2006302993.tif 000011
【図１０】
2006302993.tif 000012
【図１１】
2006302993.tif 000013
【図１２】
2006302993.tif 000014