(57)【要約】【課題】  ヘテロ界面を含む半導体デバイスについて簡便かつ精度良く電気特性を解析する。【解決手段】  情報処理装置におけるヘテロ界面を含む半導体デバイスのシミュレーション方法であり、ヘテロ界面近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算する（Ｓ０４，Ｓ０５）。【選択図】  図３
2006302964.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置における、ヘテロ界面を含む半導体デバイスのシミュレーション方法であって、当該ヘテロ界面の近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算することを特徴とする半導体デバイスのシミュレーション方法。
【請求項２】
前記加重平均において、前記ヘテロ界面に近づくに従って、前記ドリフト拡散方程式に基づいて表されるキャリア電流密度の重率を０に、前記熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度の重率を１に、それぞれ近づけることを特徴とする請求項１に記載の半導体デバイスのシミュレーション方法。
【請求項３】
ｄを前記ヘテロ界面からの距離、ｄ０を前記ヘテロ界面から前記ヘテロ界面の近傍と定義する領域の端までの距離、ａを予め定めた定数とそれぞれしたとき、前記加重平均において、前記ドリフト拡散方程式に基づいて表されるキャリア電流密度の重率を（ｄ／ｄ０）ａ、前記熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度の重率を１−（ｄ／ｄ０）ａとすることを特徴とする請求項２に記載の半導体デバイスのシミュレーション方法。
【請求項４】
ｄを前記ヘテロ界面からの距離、ｄ０を前記ヘテロ界面から前記ヘテロ界面の近傍と定義する領域の端までの距離、ａを予め定めた定数とそれぞれしたとき、前記加重平均において、前記ドリフト拡散方程式に基づいて表されるキャリア電流密度の重率を［１−ｃｏｓ｛π（ｄ／ｄ０）ａ｝］／２、前記熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度の重率を［１＋ｃｏｓ｛π（ｄ／ｄ０）ａ｝］／２とすることを特徴とする請求項２に記載の半導体デバイスのシミュレーション方法。
【請求項５】
情報処理装置に、ヘテロ界面を含む半導体デバイスのシミュレーションを行わせるシミュレーションプログラムであって、当該ヘテロ界面の近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算させることを特徴とする半導体デバイスのシミュレーションプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ界面を含む半導体デバイスのシミュレーション方法及びシミュレーションプログラムに関する。
【背景技術】
【０００２】
半導体デバイスシミュレーション技術は、電流電圧特性等の半導体デバイスの電気特性解析に適用可能な、産業上有用な技術である。半導体デバイスシミュレーション方法としてはドリフト拡散法が知られている。ドリフト拡散法においては、電荷分布とポテンシャルとの関係を表現するポアソン方程式と、キャリア（電子及びホール）の流れを表現するキャリア電流連続方程式（電子電流連続方程式及びホール電流連続方程式）とを連立させて解き、電流電圧特性等を計算する（例えば、下記の非特許文献１参照）。
【非特許文献１】ブイ・パランコフスキー（Ｖ．Ｐａｌａｎｋｏｖｓｋｉ）、アール・クェイ（Ｒ．Ｑｕａｙ）著、「アナリシス・アンド・シミュレーション・オブ・ヘテロストラクチャー・デバイシィーズ（Ａｎａｌｙｓｉｓ  ａｎｄ  Ｓｉｍｕｌａｔｉｏｎ  ｏｆ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ  Ｄｅｖｉｃｅｓ）」、シュプリンガー・フェアラク（Ｓｐｒｉｎｇｅｒ−Ｖｅｒｌａｇ）、（オーストリア）、２００４年
【非特許文献２】エッチ・ヘルムグレン（Ｈ．Ｈｊｅｌｍｇｒｅｎ）、「アイ・イー・イー・イー・トランザクションズ・オン・エレクトロン・デバイシィーズ（ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ）」、アイ・イー・イー・イー・エレクトロン・デバイシィーズ・ソサイアティー（ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｓｏｃｉｅｔｙ）、（米国）、１９９０年、Ｖｏｌ．３７、ｐ．１２２８−１２３４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ドリフト拡散法において、異なる組成の半導体が接合するヘテロ界面には、通常、熱励起によりポテンシャル障壁を越えてキャリア注入が起こるとする熱電子放出境界条件、あるいは、これに加え、トンネル効果も考慮した熱電子・電界放出境界条件を適用する。しかし、この方法では、キャリア移動度の電界強度依存性を考慮する場合、実測値との乖離があることが知られている。
【０００４】
この問題は、ポアソン方程式とキャリア電流連続方程式とに加え、エネルギー流に関する方程式も連立させるハイドロダイナミクス法を用いることにより解決される（例えば、上記の非特許文献２参照）。しかし、ハイドロダイナミクス法は条件の式が多いため、ドリフト拡散法よりも計算時間がかかるという欠点がある。
【０００５】
本発明は、以上の問題点を解決するためになされたものであり、ヘテロ界面を含む半導体デバイスについて、簡便かつ精度良く電気特性を解析することができる半導体デバイスのシミュレーション方法及びシミュレーションプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体デバイスのシミュレーション方法は、情報処理装置における、ヘテロ界面を含む半導体デバイスのシミュレーション方法であって、当該ヘテロ界面の近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算することを特徴とする。
【０００７】
本発明に係る半導体デバイスのシミュレーション方法は、ヘテロ界面のみでなくその近傍において、ヘテロ界面の影響によるキャリアの伝導方式を考慮したものとなる。従って、本発明に係る半導体デバイスのシミュレーション方法によれば、精度良く半導体デバイスの電気特性を解析することができる。また、条件の式の数が多くならないので、簡便に半導体デバイスの電気特性を解析することができる。
【０００８】
また、加重平均において、ヘテロ界面に近づくに従って、ドリフト拡散方程式に基づいて表されるキャリア電流密度の重率を０に、熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度の重率を１に、それぞれ近づけることが好ましい。ヘテロ界面に近づくにしたがって、前記熱電子放出条件又は熱電子・電界放出条件の影響を強く受けるので、この構成によればより正確に半導体デバイスの電気特性を解析することができる。
【０００９】
また、ｄをヘテロ界面からの距離、ｄ０をヘテロ界面からヘテロ界面の近傍と定義する領域の端までの距離、ａを予め定めた定数とそれぞれしたとき、加重平均において、ドリフト拡散方程式に基づいて表されるキャリア電流密度の重率を（ｄ／ｄ０）ａ、熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度の重率を１−（ｄ／ｄ０）ａとすることが好ましい。この構成によれば、適切に半導体デバイスの電気特性を解析することができ、また容易に本発明を実施することができる。
【００１０】
また、ｄをヘテロ界面からの距離、ｄ０をヘテロ界面からヘテロ界面の近傍と定義する領域の端までの距離、ａを予め定めた定数とそれぞれしたとき、加重平均において、ドリフト拡散方程式に基づいて表されるキャリア電流密度の重率を［１−ｃｏｓ｛π（ｄ／ｄ０）ａ｝］／２、熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度の重率を［１＋ｃｏｓ｛π（ｄ／ｄ０）ａ｝］／２とすることが好ましい。この構成によれば、適切に半導体デバイスの電気特性を解析することができ、また容易に本発明を実施することができる。
【００１１】
ところで、本発明は、上記のように半導体デバイスのシミュレーション方法の発明として記述できる他に、以下のように半導体デバイスのシミュレーションプログラムの発明としても記述することができる。これらはカテゴリが異なるだけで、実質的に同一の発明であり、同様の作用及び効果を奏する。
【００１２】
本発明の半導体デバイスのシミュレーションプログラムは、情報処理装置に、ヘテロ界面を含む半導体デバイスのシミュレーションを行わせるシミュレーションプログラムであって、当該ヘテロ界面の近傍において、当該ヘテロ界面に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算させることを特徴とする。
【発明の効果】
【００１３】
本発明は、ヘテロ界面のみでなくその近傍において、ヘテロ界面の影響によるキャリアの伝導方式を考慮したものとなる。従って、本発明によれば、精度良く電気特性を解析することができる。また、条件の式の数が多くならないので、簡便に電気特性を解析することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面とともに本発明に係る半導体デバイスのシミュレーション方法及びシミュレーションプログラムの好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【００１５】
本実施形態に係る半導体デバイスのシミュレーション方法は、電流電圧特性等の半導体デバイスの電気特性を解析するものであり、ヘテロ界面を含む半導体デバイスを解析対象とする。図１に示すように、解析対象の半導体デバイス１０（図１に示すのは、半導体デバイス１０の一部である）は、互いに種類が異なる２つの半導体１，２を含んで構成されており、それらの半導体１，２同士を接合させたヘテロ界面２０を有している。なお、本実施形態で解析対象としている電気特性は、電流電圧特性であるが、電流電圧特性以外の電気特性を解析対象としてもよい。
【００１６】
本実施形態に係るシミュレーション方法は、スーパーコンピュータやエンジニアリングワークステーション（ＥＷＳ）等の情報処理装置により実行される。情報処理装置３０は、例えば、図２に示すようなハードウェア構成のものが用いられる。図２に示すように、情報処理装置３０は、中央処理装置（Central Processing Unit：ＣＰＵ）３１と、プログラムやデータを格納するためのハードディスク装置３２と、主メモリ３３と、キーボードやマウス等の入力装置３４と、ＣＲＴ（CathodeRay Tube）等の表示装置３５と、磁気テープやＣＤ−ＲＯＭ（Compact Disk Read Only Memory）等の記録媒体３７を読み取る読取装置３６とを含んで構成されている。ハードディスク装置３２、主メモリ３３、入力装置３４、表示装置３５、及び読取装置３６は、何れも中央処理装置３１に接続されている。この情報処理装置３０では、半導体デバイスシミュレーションを行うためのプログラムを格納した記録媒体３７が読取装置３６に装着され、記録媒体３７からプログラムが読み出されてハードディスク装置３２に格納される。続いて、ハードディスク装置３２に格納されたプログラムが、中央処理装置３１により主メモリ３３上に展開して実行されて、本実施形態に係る半導体デバイスのシミュレーション方法が実行される。なお、本実施形態に係る半導体デバイスのシミュレーション方法は、上記のようにプログラムによるものでなく装置のみで実行されるものであってもよい。
【００１７】
以下、図３のフローチャートを用いて、本実施形態に係る半導体デバイスのシミュレーション方法を説明する。このシミュレーション方法は、半導体デバイスのモデルを設定して、当該モデルにおける静電ポテンシャル、電子密度及びホール密度を求めることにより、半導体デバイスの電流電圧特性を求めるものである。また、本実施形態において、シミュレーション方法はドリフト拡散法、及びドリフト拡散法を解く手法の一つであるＧｕｍｍｅｌ法を基礎とする。
【００１８】
まず、シミュレーション方法における半導体デバイス（のモデル）を設定する。半導体デバイス（のモデル）は、実際に即して必ずしも三次元である必要はなく、二次元のものであってもよい。例えば、図１の本実施形態における半導体デバイス１０（の一部）のように、矩形（二次元）の半導体１，２が接合したものでよい。続いて、半導体デバイス１０（のモデル）におけるシミュレーション方法での演算の単位となるメッシュを設定する（Ｓ０１）。各メッシュは、ヘテロ界面２０に垂直な方向のキャリア電流密度を定義できるように、例えば、ヘテロ界面２０と平行な辺を有する立方体、あるいは正方形等に設定することが好ましい。また、メッシュの大きさは、適切に電流電圧特性を求められるような大きさ、例えば立方体、あるいは正方形の一辺を１ｎｍにすることが好ましい。
【００１９】
続いて、各メッシュにおける静電ポテンシャルφ、電子密度ｎ及びホール密度ｐの初期値を設定する（Ｓ０２）。また、演算に用いる、所与の値、及びシミュレーションの条件として与えられるパラメータの値も予め設定しておく。
【００２０】
続いて、設定した初期値（電子密度ｎ，ホール密度ｐ）を用いて、以下の式（１）で表されるポアソン方程式を用いて、各メッシュにおける静電ポテンシャルφを更新する（Ｓ０３）。
∇・（ε∇φ）＝−ｑ（ｐ−ｎ＋ＮＤ−ＮＡ）      （１）
（１）式において、∇は空間微分演算子であり、左辺は以下の式となる。
∂（ε∂φ／∂ｘ）／∂ｘ＋∂（ε∂φ／∂ｙ）／∂ｙ＋∂（ε∂φ／∂ｚ）／∂ｚ
ここで、ｘ，ｙ，ｚは、それぞれ直交する座標軸（ｘ軸，ｙ軸，ｚ軸）における座標である（なお、上記の式はシミュレーション方法において、半導体デバイスを三次元のものとした場合であり、二次元にした場合は第２項までの式となる）。εは誘電率、ｑは電気素量であり、所与の値である。ＮＤはドナー型イオン化不純物濃度、ＮＡはアクセプター型イオン化不純物濃度である。ＮＤ及びＮＡは、ｎ及びｐの値と所与のパラメータとを用いた所定の計算式により求めることができる。これ以降の処理では、各メッシュにおける静電ポテンシャルφは、更新された値が用いられる。
【００２１】
続いて、静電ポテンシャルφとホール密度ｐとから電子密度ｎを更新する（Ｓ０４、加重平均演算ステップ）。この更新は、以下の式（２）で表される電子電流連続方程式に基づいて行われる。
∇・Ｊｎ＝ｑＲ      （２）
ここで、Ｊｎは電子電流密度（キャリア電流密度の一つ）であり、ドリフト拡散法におけるドリフト拡散方程式では、以下の式（２´）で表される。Ｒは電子ホール再結合速度であり、ｎ及びｐの値と所与のパラメータとを用いた所定の計算式により求めることができる。
Ｊｎ＝−ｑμｎ｛ｎ∇（φ＋θｎ）−（ｋＢＴ／ｑ）∇ｎ｝      （２´）
ここで、μｎは電子移動度であり、電界強度と所与のパラメータとを用いた所定の計算式により求めることができる。θｎは半導体のバンドギャップ変化が電子に及ぼすポテンシャル、ｋＢはボルツマン定数であり、全て所与の値である。Ｔは絶対温度であり、シミュレーションの条件として与えられる値である。
【００２２】
一方、ヘテロ界面２０においては、図４に示すようにキャリアのポテンシャルが急激に変化し、計算に必要な微分係数が定義できないため、ヘテロ界面２０に垂直な方向の電子電流密度Ｊｎについて、通常、以下の式（３）で表される、熱電子放出境界条件、あるいは熱電子・電界放出境界条件を仮定する。
Ｊｎ＝−ｑｖｎ１（１＋δ）ｎ１
＋ｑｖｎ２（１＋δ）ｎ２（ｍｎ１／ｍｎ２）ｅｘｐ（−ΔＥＣ／ｋＢＴ）  （３）
ここで、図４に示すようにｖｎ１及びｖｎ２は、それぞれ半導体１，２における電子の熱速度である。ｎ１及びｎ２は、それぞれ半導体１，２における電子密度であり、上述したように各メッシュにおける変数である。ｍｎ１及びｍｎ２は、それぞれ半導体１，２における電子の有効質量である。ΔＥＣは半導体２の伝導バンド端エネルギーを基準とした半導体１の伝導バンド端エネルギーである。上記の各値は、ヘテロ界面２０に隣接するメッシュ又は当該メッシュ間において、所与の値、又はシミュレーションの条件として与えられる。また、δはトンネル効果を表現するパラメータであり、δ＝０と仮定する場合、式（３）は熱電子放出境界条件となり、δを量子力学に基づいて計算する場合、式（３）は熱電子・電界放出境界条件となる。
【００２３】
従来の方法では、ヘテロ界面２０（に隣接するメッシュ）における界面に垂直な方向の電子電流密度のみが、式（３）で表される熱電子放出境界条件、あるいは熱電子・電界放出境界条件を用いて演算される。その他の領域（のメッシュ）においては、ドリフト拡散方程式に基づいた式（２´）を用いて演算される。
【００２４】
本実施形態では、図１に示すようにヘテロ界面２０からの距離ｄ０の領域（のメッシュ）をヘテロ界面近傍２１と定義し、その領域においてヘテロ界面２０に垂直な方向の電子電流密度Ｊｎを上記２つの式（２´）及び式（３）により表される電子電流密度を加重平均したものとして表し、演算する。即ち、ヘテロ界面近傍２１において、電子電流密度Ｊｎをドリフト拡散方程式に基づいて表される電子電流密度（式（２´））と熱電子放出条件又は熱電子・電界放出条件に基づいて表される電子電流密度（式（３））とを加重平均したものとして表し、演算する。加重平均した電子電流密度Ｊｎを式で表すと以下の式（４）のようになる。
Ｊｎ＝λｎＪｎＤ＋（１−λｎ）ＪｎＴ  （０≦λｎ≦１）  （４）
ここで、ＪｎＤは、式（２´）により表される電子電流密度、ＪｎＴは、式（３）により表される電子電流密度である。ＪｎＴにおけるパラメータである、ｖｎ１、ｖｎ２、ｎ１、ｎ２、ｍｎ１、ｍｎ２及びΔＥＣはヘテロ界面２０（に隣接するメッシュ）における値を用いることができる。それ以外にも差分法等により電流密度を計算する際に設定する演算対象となる隣り合う２つのメッシュ（間）の値をとることとしてもよい。あるいは、それらの中間の値を用いることとしてもよい。トンネル効果を表現するδについては、熱電子・電界放出境界条件の値を用いる。
【００２５】
上記の式（４）において、λｎは加重平均により表される電子電流密度Ｊｎにおけるドリフト拡散方程式（式（２´））に基づいて表される電子電流密度ＪｎＤの重率である。また、（１−λｎ）は、熱電子放出条件又は熱電子・電界放出条件（式（３））に基づいて表される電子電流密度ＪｎＴの重率である。λｎは、メッシュ毎に予め設定される値である。ヘテロ界面２０に近い程、熱電子放出条件又は熱電子・電界放出条件の影響が大きいと考えられるため、ヘテロ界面２０に近づくに従って、λｎを０に近づけることとするのが好ましい。
【００２６】
具体的には例えば、λｎを（ｄ／ｄ０）ａとすることが好ましい。ここで、ｄはヘテロ界面２０からの距離であり、ａは予め定めた定数である。ここでヘテロ界面２０からヘテロ界面近傍２１と定義する領域の端までの距離ｄ０は、例えば７メッシュ（７ｎｍ）程度の値とするのがよい。予め定めた定数であるａは、０．１５程度の値とするのがよい。また、それ以外でもλｎを［１−ｃｏｓ｛π（ｄ／ｄ０）ａ｝］／２としてもよい。また、それ以外の重率λｎを定義してもよい。
【００２７】
Ｓ０４では、メッシュ毎に上記の式（２）〜（４）を用いて表現される電子密度ｎを変数とした一次方程式をたて、それらを連立させて解くことにより、電子密度ｎが求められ更新される。
【００２８】
続いて、静電ポテンシャルφと電子密度ｎとからホール密度ｐを更新する（Ｓ０５、加重平均演算ステップ）。この更新は、以下のようにＳ０４における電子密度ｎの更新と同様に行われる。即ち、この更新は、以下の式（５）で表されるホール電流連続方程式に基づいて行われる。
∇・Ｊｐ＝−ｑＲ      （５）
ここで、Ｊｐはホール電流密度（キャリア電流密度の一つ）であり、ドリフト拡散法におけるドリフト拡散方程式では、以下の式（５´）で表される。
Ｊｐ＝−ｑμｐ｛ｐ∇（φ＋θｐ）＋（ｋＢＴ／ｑ）∇ｐ｝      （５´）
ここで、μｐはホール移動度であり、電界強度と所与のパラメータとを用いた所定の計算式により求めることができる。θｐは半導体のバンドギャップ変化がホールに及ぼすポテンシャルであり、所与の値である。
【００２９】
一方、ヘテロ界面２０においては、図４に示すようにキャリアのポテンシャルが急激に変化し、計算に必要な微分係数が定義できないため、ヘテロ界面２０に垂直な方向のホール電流密度Ｊｐについて、通常、以下の式（６）で表される、熱電子放出境界条件を仮定する。
Ｊｐ＝ｑｖｐ１ｐ１
−ｑｖｐ２ｐ２（ｍｐ１／ｍｐ２）ｅｘｐ（−ΔＥＶ／ｋＢＴ）  （６）
ここで、図４に示すようにｖｐ１及びｖｐ２は、それぞれ半導体１，２におけるホールの熱速度である。ｐ１及びｐ２は、それぞれ半導体１，２におけるホール密度であり、上述したように各メッシュにおける変数である。ｍｐ１及びｍｐ２は、それぞれ半導体１，２におけるホールの有効質量である。ΔＥＶは半導体１の価電子バンド端エネルギーを基準とした半導体２の価電子バンド端エネルギーである。上記の各値は、ヘテロ界面２０に隣接するメッシュ又は当該メッシュ間において、所与の値、又はシミュレーションの条件として与えられる。
【００３０】
従来の方法では、ヘテロ界面２０（に隣接するメッシュ）における界面に垂直な方向のホール電流密度のみが、式（６）で表される熱電子放出境界条件を用いて演算される。その他の領域（のメッシュ）においては、ドリフト拡散方程式に基づいた式（５´）を用いて演算される。
【００３１】
本実施形態では、図１に示すようにヘテロ界面２０からの距離ｄ０の領域（のメッシュ）をヘテロ界面近傍２１と定義し、その領域においてヘテロ界面２０に垂直な方向のホール電流密度Ｊｐを上記２つの式（５´）及び式（６）により表されるホール電流密度を加重平均したものとして表し、演算する。即ち、ヘテロ界面近傍２１において、ホール電流密度Ｊｐをドリフト拡散方程式に基づいて表されるホール電流密度（式（５´））と熱電子放出条件に基づいて表されるホール電流密度（式（６））とを加重平均したものとして表し、演算する。加重平均したホール電流密度Ｊｐを式で表すと以下の式（７）のようになる。
Ｊｐ＝λｐＪｐＤ＋（１−λｐ）ＪｐＴ  （０≦λｐ≦１）  （７）
ここで、ＪｐＤは、式（５´）により表されるホール電流密度、ＪｐＴは、式（６）により表されるホール電流密度である。ＪｐＴにおけるパラメータである、ｖｐ１、ｖｐ２、ｐ１、ｐ２、ｍｐ１、ｍｐ２及びΔＥＶはヘテロ界面２０（に隣接するメッシュ）における値を用いることができる。それ以外にも差分法等により電流密度を計算する際に設定する演算対象となる隣り合う２つのメッシュ（間）の値をとることとしてもよい。あるいは、それらの中間の値を用いることとしてもよい。
【００３２】
上記の式（７）において、λｐは加重平均により表されるホール電流密度Ｊｐにおけるドリフト拡散方程式（式（５´））に基づいて表されるホール電流密度ＪｐＤの重率である。また、（１−λｐ）は、熱電子放出条件（式（６））に基づいて表されるホール電流密度ＪｐＴの重率である。λｐは、メッシュ毎に予め設定される値である。ヘテロ界面２０に近い程、熱電子放出条件の影響が大きいと考えられるため、ヘテロ界面２０に近づくに従って、λｐを０に近づけることとするのが好ましい。
【００３３】
具体的には例えば、λｐを（ｄ／ｄ０）ａとすることが好ましい。また、それ以外でもλｐを［１−ｃｏｓ｛π（ｄ／ｄ０）ａ｝］／２としてもよい。また、それ以外の重率λｐを定義してもよい。
【００３４】
Ｓ０５では、メッシュ毎に上記の式（５）〜（７）を用いて表現されるホール密度ｐを変数とした一次方程式をたて、それらを連立させて解くことにより、ホール密度ｐが求められ更新される。
【００３５】
上記のようにして、静電ポテンシャルφ、電子密度ｎ及びホール密度ｐが更新されると、続いてそれらの値が収束しているか否か判断する（Ｓ０６）。収束しているか否かの判断は、各メッシュにおいて更新後の値と更新前の値とを比較して、その差が予め定めた収束誤差以下であるか否かを判断することにより行われる。収束していなかった場合は、上記更新された値を用いて再度静電ポテンシャルφ、電子密度ｎ及びホール密度ｐの更新を行う（Ｓ０３〜Ｓ０５）。
【００３６】
収束していた場合は、求めた静電ポテンシャルφ、電子密度ｎ及びホール密度ｐから、解析対象の半導体デバイス１０における電流電圧特性を計算する（Ｓ０７）。
【００３７】
上記のように、本実施形態によれば、ヘテロ界面２０のみでなくその近傍２１において、ヘテロ界面２０の影響によるキャリアの伝導方式を考慮したシミュレーションが可能になる。従って、本実施形態によれば、精度良く半導体デバイスの電流電圧特性等の電気特性を解析することができる。また、本実施形態では、ドリフト拡散法と比較しても条件の式の数が多くなるものではないので、簡便に半導体デバイスの電気特性を解析することができる。このように簡便な解析が可能であるので、ハイドロダイナミクス法等と比較しても計算時間が短くなる。よって、半導体デバイスの設計を迅速に行うことが可能であり、工業的に極めて有用である。
【００３８】
また、通常、ヘテロ界面２０に近づくにしたがって、前記熱電子放出条件又は熱電子・電界放出条件の影響を強く受ける。従って、本実施形態のようにドリフト拡散方程式（式（２´）（５´））に基づいて表されるキャリア電流密度の重率を０に、熱電子放出条件又は熱電子・電界放出条件（式（３）（６））に基づいて表されるキャリア電流密度の重率を１に、それぞれ近づけたものであることとすれば、より正確に半導体デバイス１０の電気特性を解析することができる。
【００３９】
ここで、本実施形態のようにドリフト拡散方程式（式（２´）（５´））に基づいて表されるキャリア電流密度の重率を（ｄ／ｄ０）ａ又は［１−ｃｏｓ｛π（ｄ／ｄ０）ａ｝］／２とすれば、より適切に半導体デバイス１０の電気特性を解析することができ、また容易に本発明を実施することができる。
【００４０】
上述した一連の処理を情報処理装置３０に実行させるための半導体デバイスのシミュレーションプログラムについて説明する。図５に示すように、シミュレーションプログラム４１は、情報処理装置３０により読取可能、又は備えられる記録媒体４０に形成されたプログラム格納領域４０ａ内に格納される。
【００４１】
シミュレーションプログラム４１は、半導体デバイスのシミュレーション方法を統括的に制御するメインモジュール４１ａと、加重平均演算モジュール４１ｂとを備えて構成される。加重平均演算モジュール４１ｂは、ヘテロ界面近傍２１において、当該ヘテロ界面２０に垂直な方向のキャリア電流密度を、ドリフト拡散方程式に基づいて表されるキャリア電流密度と熱電子放出条件又は熱電子・電界放出条件に基づいて表されるキャリア電流密度とを加重平均したものとして演算させる機能を実現させる。即ち、上記の実施形態における加重平均演算ステップ（Ｓ０４，Ｓ０５）を実現させる。
【００４２】
シミュレーションプログラム４１は、その一部若しくは全部が、通信回線等の伝送媒体を介して伝送され、他の機器により受信されて記録（インストールを含む）される構成としてもよい。
【実施例１】
【００４３】
本実施形態における実施例によりさらに詳しく説明する。但し、本発明はこれらに限定されるものではなくＨＥＭＴ（High Electron Mobility Transistor）やＨＢＴ（Heterojunction BipolarTransistor）等、より複雑な構造を有するデバイスにも適用可能である。本実施例で用いた半導体デバイスは、ｎ型ＧａＡｓ層（層厚４００ｎｍ、ドナー濃度３．４×１０１８ｃｍ−３）、ｎ型ＧａＡｓ層（層厚５３３ｎｍ、ドナー濃度１．０×１０１７ｃｍ−３）、ｉ型ＧａＡｓ層（層厚５．３ｎｍ）、ｉ型Ａｌ０．７Ｇａ０．３Ａｓ層（層厚２１．３ｎｍ）、ｉ型ＧａＡｓ層（層厚５．３ｎｍ）、ｎ型ＧａＡｓ層（層厚５３３ｎｍ、ドナー濃度１．０×１０１７ｃｍ−３）、ｎ型ＧａＡｓ層（層厚１９９８ｎｍ、ドナー濃度３．４×１０１８ｃｍ−３）を順に積層した断面積２５×２５μｍ２のダイオードである。本実施例では、上記の実施形態におけるλｎ及びλｐは、（ｄ／ｄ０）ａとした。
【００４４】
本実施形態に係るシミュレーション方法を用いて計算した上記のダイオードの電流電圧特性のグラフを図６に示す。また、図６には、実測結果（S.M.Nilsen，H.Groenqvist，H.Hjelmgen，A.Rydberg，E.L.Kollberg，IEEETransactions on Microwave Theory and Techniques，Vol.41，572-580（1993））のグラフ、及びヘテロ界面２０（に隣接するメッシュ）のみに熱電子・電界放出境界条件を適用した従来の方法により計算したもののグラフを示す。図６に示されるように、従来の方法によるものが実測結果から大きく下方に乖離しているのに対して、本実施形態に係る方法によるものは実測結果をよく再現している。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態における解析対象である、ヘテロ界面を含む半導体デバイスの一部を示した図である。
【図２】実施形態に係る半導体デバイスのシミュレーション方法が実行される情報処理装置のハードウェア構成を示す図である。
【図３】本発明の実施形態に係る半導体デバイスのシミュレーション方法のフローチャートである。
【図４】ヘテロ界面近傍におけるキャリアのポテンシャルを示した図である。
【図５】本発明に係る半導体デバイスのシミュレーションプログラムの構成を示す図である。
【図６】本実施形態及び比較例により計算された半導体デバイスの電流電圧特性と実測結果との比較を示す図である。
【符号の説明】
【００４６】
１，２…半導体、１０…半導体デバイス、２０…ヘテロ界面、２１…ヘテロ界面近傍、３０…情報処理装置、３１…中央処理装置、３２…ハードディスク装置、３３…主メモリ、３４…入力装置、３５…表示装置、３６…読取装置、３７…記録媒体、４０…記録媒体、４０ａ…プログラム格納領域、４１…半導体デバイスのシミュレーションプログラム、４１ａ…メインモジュール、４１ｂ…加重平均演算モジュール。
【図１】
2006302964.tif 000003
【図２】
2006302964.tif 000004
【図３】
2006302964.tif 000005
【図４】
2006302964.tif 000006
【図５】
2006302964.tif 000007
【図６】
2006302964.tif 000008