(57)【要約】【課題】スイッチング素子を保護すると共に、電力損失を抑制して、誘導性負荷を有するアクチュエータをパルスにより駆動するアクチュエータ駆動システムを提供する。【解決手段】誘導性負荷を有するアクチュエータ１をパルス信号Ｐ１に基づいて駆動するアクチュエータ駆動システムであって、アクチュエータ１に駆動電流を供給する第一スイッチング素子２１Ｔと、アクチュエータ１の誘導電流を還流させるダイオード２２Ｄと、ダイオード２２Ｄと並列に接続された第二スイッチング素子２２Ｔと、第一スイッチング素子２１Ｔをオン状態に駆動する場合には、第二スイッチング素子２２Ｔをオフ状態に駆動し、第一スイッチング素子２１Ｔをオフ状態に駆動する場合には、第二スイッチング素子２２Ｔをオン状態に駆動する駆動パルス信号ＣＰ１、ＣＰ２をパルス信号Ｐ１に基づいて生成する制御部３と、を備える。【選択図】        図１
2006271158.tif 000002
【特許請求の範囲】
【請求項１】
誘導性負荷を有するアクチュエータをパルス信号に基づいて駆動するアクチュエータ駆動システムであって、
オン状態において前記アクチュエータと、電源の正極側及び負極側の何れか一方側とを接続して、前記アクチュエータに駆動電流を供給する第一スイッチング素子と、
この第一スイッチング素子と前記アクチュエータとの接続点から前記電源の他方側へ向けて順方向に接続され、前記第一スイッチング素子がオフ状態において前記アクチュエータの誘導起電力により発生する誘導電流を還流させるダイオードと、
このダイオードと並列に接続された第二スイッチング素子と、
前記パルス信号に基づいて両スイッチング素子を駆動する駆動パルス信号を生成する制御部と、を備え、
前記制御部は、前記第一スイッチング素子をオン状態に駆動する場合には、前記第二スイッチング素子をオフ状態に駆動し、
前記第一スイッチング素子をオフ状態に駆動する場合には、前記ダイオードを迂回して前記誘導電流を還流させるために前記第二スイッチング素子をオン状態に駆動する前記駆動パルス信号を生成するアクチュエータ駆動システム。
【請求項２】
前記制御部は、前記第一スイッチング素子と前記第二スイッチング素子とが共にオフ状態となる緩衝期間を前記第一スイッチング素子がオン状態となる期間の前後に設ける請求項１に記載のアクチュエータ駆動システム。
【請求項３】
前記制御部は、前記緩衝期間を、前記アクチュエータを駆動する電源電圧と前記アクチュエータの両端の電圧とに基づいて定める請求項２に記載のアクチュエータ駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導性負荷を有するアクチュエータをパルスにより駆動するアクチュエータ駆動システムに関する。
【背景技術】
【０００２】
ソレノイドやモータなどのアクチュエータに流れる電流を制御して、これらのアクチュエータの動作を制御する方式として、パルス幅変調（ＰＷＭ：Pulse Width Modulation）がよく知られている。一般的にこのＰＷＭでは、一定周期のパルスの一周期内において、そのパルス信号のハイレベル（以下、Ｈレベル）と、ロウレベル（以下、Ｌレベル）との割合、即ちデューティー比を変更する。このデューティー比により、一周期内での有効期間（例えば、Ｈレベル）の割合が定まり、この割合によってアクチュエータに流れる電流を制御する。
【０００３】
また、このパルス幅変調されたパルス信号を受けて実際にアクチュエータを駆動する駆動回路として、４つのスイッチング素子を用いたＨ型ブリッジ回路がよく利用される。Ｈ型ブリッジ回路は、直流電源の正極と負極との間に互いに並列に接続された２本の線路にそれぞれ２ケずつのスイッチング素子を直列に接続し、これら２ケのスイッチング素子の各接続点をアクチュエータの正極と負極とに接続したものである。このＨ型ブリッジ回路において、たすき掛けとなるスイッチング素子をオン状態とすることにより、アクチュエータに駆動電流を流すことができる。また、２つのたすき掛けとなるスイッチング素子対の何れを用いるかによって、駆動電流の向きを正負逆転制御することができる。
【０００４】
このような制御を行う場合、ＰＷＭ制御によるパルスの有効期間と無効期間との切り替え時や、駆動電流の正負逆転時に、駆動電流の供給が停止される状態が生じる。しかし、ソレノイドやモータなどのアクチュエータは誘導性負荷（コイル）を有するので、駆動電流の供給が停止されると誘導起電力により誘導電流を発生する。そして、この誘導電流により生じる電圧によってスイッチング素子が破壊される場合がある。このため、スイッチング素子と並列して、この誘導電流を流すためのフライホイールダイオードと呼ばれるダイオードが駆動電流とは逆方向を順方向として設けられる。
【０００５】
下記に示す特許文献１には、このＨ型ブリッジ回路を利用した誘導性負荷の駆動方法が記載されている。特許文献１のＨ型ブリッジ回路は、以下のような構成である。直列接続されたＦＥＴ（電界効果トランジスタ：Field Effect Transistor）Ｑ１及びＱ３と、同様に直列接続されたＦＥＴＱ２及びＱ４とが、共にＱ１及びＱ２側で電源に、Ｑ３及びＱ４側でグラウンドに接続して並列接続されている。そして、Ｑ１とＱ３との接続点と、Ｑ２とＱ４との接続点とを誘導性負荷ＡＣＴを介して接続されている（特許文献１：図４）。また、各ＦＥＴにはフライホイールダイオードが備えられている。
【０００６】
ここで、Ｑ３及びＱ２が共にオフ状態に制御され、たすき掛けのスイッチング素子対の一方であるＱ１とＱ４とによって、誘導性負荷が駆動される場合、Ｑ１もオン状態に制御されている。そして、Ｑ４をオン・オフに切り替えることによって、誘導性負荷に流れる駆動電流を制御する。
【０００７】
Ｑ４がオン状態の場合には、電源、Ｑ１、アクチュエータ、Ｑ４の順に駆動電流が流れる（特許文献１：図４）。Ｑ４がオフの場合には、アクチュエータが発生する誘導電流がＱ２と並列に設けたフライホイールダイオードＤ２を介して、還流する。即ち、アクチュエータ、Ｄ２、Ｑ１、アクチュエータの閉回路を還流する（特許文献１：図５）。
【０００８】
【特許文献１】特開２００３−４７２６０号公報（第２１−２２段落、第４−５図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述したように、フライホールダイオードによって誘導電流を還流させるので、スイッチング素子が破壊されるような事態を良好に防止することができる。しかし、誘導起電力のエネルギーがフライホイールダイオードで消費されることになり、発熱を生じる。そして、この発熱の結果、駆動回路全体の温度上昇を伴う場合もある。また、誘導起電力の課題に鑑みて、フライホールダイオードを内蔵したパワートランジスタやパワーＦＥＴ等のスイッチング素子も種々提供されている。そして、このような一体型のスイッチング素子ではダイオード部分の温度上昇がほぼそのまま、スイッチング素子の温度上昇につながる。その結果、スイッチング素子の温度特性によっては、駆動電流の制御に影響が生じることがある。
【００１０】
本願発明はこのような課題に鑑みてなされたもので、スイッチング素子を保護すると共に、電力損失を抑制して、誘導性負荷を有するアクチュエータをパルスにより駆動するアクチュエータ駆動システムを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明に係るアクチュエータ駆動システムの特徴構成は、誘導性負荷を有するアクチュエータをパルス信号に基づいて駆動するものであって、
オン状態において前記アクチュエータと、電源の正極側及び負極側の何れか一方側とを接続して、前記アクチュエータに駆動電流を供給する第一スイッチング素子と、
この第一スイッチング素子と前記アクチュエータとの接続点から前記電源の他方側へ向けて順方向に接続され、前記第一スイッチング素子がオフ状態において前記アクチュエータの誘導起電力により発生する誘導電流を還流させるダイオードと、
このダイオードと並列に接続された第二スイッチング素子と、
前記パルス信号に基づいて両スイッチング素子を駆動する駆動パルス信号を生成する制御部と、を備え、
前記制御部は、前記第一スイッチング素子をオン状態に駆動する場合には、前記第二スイッチング素子をオフ状態に駆動し、
前記第一スイッチング素子をオフ状態に駆動する場合には、前記ダイオードを迂回して前記誘導電流を還流させるために前記第二スイッチング素子をオン状態に駆動する前記駆動パルス信号を生成する点にある。
【００１２】
第一スイッチング素子がオフ状態において、アクチュエータの誘導起電力により発生する誘導電流は、ダイオードを介して還流する。本特徴構成によれば、このダイオードに並列に備えられた第二スイッチング素子をオン状態に制御する。スイッチング素子のオン抵抗は、ダイオードの順方向に比べてインピーダンスが低い。従って、誘導電流はインピーダンスの低い第二スイッチング素子を介して還流する。その結果、ダイオードによる電力損失を抑制でき、発熱も抑制することができる。この制御は、必ずしも第一スイッチング素子がオフ状態の場合の全期間に亘ってなされる必要はない。一部の期間であってもその期間のダイオードへの誘導電流の流入が抑制されれば、電力損失及び発熱を抑制することができる。また、第二スイッチング素子がオン状態に制御されない期間には、ダイオードを介して誘導電流が還流しており、第一スイッチング素子の素子破壊は防止されている。このように、本特徴構成によって、スイッチング素子を保護すると共に、電力損失を抑制することができるアクチュエータ駆動システムを提供することができる。
【００１３】
また、前記制御部が、前記第一スイッチング素子と前記第二スイッチング素子とが共にオフ状態となる緩衝期間を前記第一スイッチング素子がオン状態となる期間の前後に設けると好適である。
【００１４】
第一スイッチング素子と第二スイッチング素子とが、同時にオン状態となると、電源の正極から負極へと大きな貫通電流が流れる。スイッチング素子のオン抵抗は非常に小さいので、この貫通電流は非常に大きなものとなる。従って、この貫通電流は、スイッチング素子の絶対最大定格を超える可能性が非常に高い。わずかな時間でも絶対最大定格を超える貫通電流が流れた場合、スイッチング素子が破壊される場合がある。従って、第一スイッチング素子と第二スイッチング素子とが、瞬間的にでも同時にオン状態とならないように制御する。第一スイッチング素子のオン期間は、アクチュエータへ必要な駆動電流を供給するために設定されている。従って、第一スイッチング素子のオン期間を維持して、そのオン期間の前後に両スイッチング素子が共にオフ状態となる緩衝期間を設ける。この緩衝期間において発生する誘導電流は、ダイオードを介して還流するので、誘導電流による素子破壊は生じない。緩衝期間を適切に制御すれば、貫通電流の発生を防止し、誘導電流がダイオードを介して還流する期間を抑制することができる。その結果、スイッチング素子を保護すると共に、電力損失を抑制することができるアクチュエータ駆動システムを提供することができる。
【００１５】
また、前記制御部は、前記緩衝期間を、前記アクチュエータを駆動する電源電圧と前記アクチュエータの両端の電圧とに基づいて定めると好適である。
【００１６】
緩衝期間は、設計値や実験結果より一定の期間を固定的に定めることができる。しかし、この場合には環境条件（環境温度・湿度）や、回路動作による素子のジャンクション温度等を考慮して、多くの余裕を持たせる必要が生じる。この余裕は、貫通電流の発生を防止する観点より、緩衝期間を長くする方向に設けられる。しかし、余裕を多く設けると、ダイオードを介して流れる誘導電流の量を増加させることになる。これは、ダイオードに流れる誘導電流を減じて、温度上昇を抑制する上では好ましくない。そこで、電源電圧とアクチュエータの両端のそれぞれの電圧とに基づいて、駆動電流の供給が停止したことを検出し、この検出結果に基づいて緩衝期間を設定する。このようにすれば、環境条件等に応じて適切な緩衝期間を設定することができる。従って、貫通電流の発生を防止すると共に、ダイオードを介して流れる誘導電流の量を減じることができる。その結果、スイッチング素子を保護すると共に、電力損失を抑制することができるアクチュエータ駆動システムを提供することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明に係るアクチュエータ駆動システムの一例を示すブロック図である。このアクチュエータ駆動システムは、例えば自動車のアクティブマウント用の電磁ソレノイドを制御するものである。アクティブマウントとは、エンジンの振動を吸収するように電磁ソレノイドを出退させ、エンジンフレームへ伝わる振動を抑制するものである。エンジンの振動に追従して電磁ソレノイドを制御する必要があるため、例えばドアロック等のソレノイドと比較して高い周波数（短い周期）のＰＷＭ制御が求められる。
【００１８】
パルス発生部としてのマイクロコンピュータ４は、ＰＷＭ制御を行い、変調されたパルス信号Ｐ１及びＰ３を出力する。本実施形態のアクチュエータ駆動システムは、後述するようにＨ型ブリッジ回路の駆動部２を備えている。従って、ＰＷＭ制御される対象となるスイッチング素子は、２つのたすき掛け方向に、それぞれ少なくとも１つずつ（符号２１、２３）存在する。マイクロコンピュータ４はこれら２つ（符号２１、２３）に対応して、少なくとも２つのスイッチング素子をそれぞれＰＷＭ制御するパルス信号Ｐ１とＰ３とを出力する。また、ＰＷＭ制御はされないスイッチング素子（符号２２、２４）を制御する制御信号Ｐ２及びＰ４（不図示）も含めて出力される場合もある。
【００１９】
制御部３は、本実施形態ではＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）やＰＬＤ（Programmable Logic Device）、単機能の専用マイクロコンピュータやプロセッサ等の集積回路（ＩＣ）によって構築された制御ＩＣ３である。上述したように、本実施形態では比較的高い周波数（短い周期）のＰＷＭ制御が求められるため、高速動作の可能な集積回路を用いている。もちろん、本発明の適用に際しては、集積回路に限らず一群の電子回路や、汎用マイクロコンピュータによってもよい。尚、この制御ＩＣ３は、独立して発振回路３１Ｘを有しており、マイクロコンピュータ４とは全く独立して動作可能である。
【００２０】
制御ＩＣ３は、ＰＷＭ制御されたパルス信号Ｐ１及びＰ３に基づいて、Ｈ型ブリッジ回路における他の２つのスイッチング素子（符号２２、２４）をそれぞれ制御するパルス信号と共に、駆動パルス信号ＣＰ１、ＣＰ２、ＣＰ３、ＣＰ４を出力する。詳細については後述する。これらの駆動パルス信号は、パルスドライバ部５を介して、Ｈ型ブリッジ回路である駆動部２へ入力される。
【００２１】
アクチュエータ駆動システムのシステム電源は、電源電圧＋Ｂの車両のバッテリ６から供給される。ここで、＋Ｂは、一般的な車両であれば約１２Ｖである。マイクロコンピュータ４や、パルス制御回路３は３．３Ｖや５Ｖを電源電圧とする半導体素子単体もしくは組み合わせにより構成されている。従って、マイクロコンピュータ４や制御ＩＣ３に供給される電源は、安定化電源部７で所望の電源電圧ＶＣＣ（例えば３．３Ｖや５Ｖ）に安定化される。
【００２２】
一方、アクチュエータ１としての電磁ソレノイド１ａは、充分な駆動力を確保するため、＋Ｂの電源によって駆動することが望ましい。しかし、上述したように制御ＩＣ３は電源電圧ＶＣＣで動作しているため、駆動パルス信号ＣＰ１〜ＣＰ４も、グラウンド−ＶＣＣ間で振れるパルスである。従って、パルスドライバ部５において、これをグラウンド−＋Ｂ間で振れるパルス（プリドライブパルス信号ＤＰ１〜ＤＰ４）にドライブ（電圧変換）する。この時、このパルスドライバ部５によって信号の遅延が発生することは好ましくない。従って、パワートランジスタやパワーＦＥＴ（電解効果トランジスタ）を用いた高速ドライブ回路（プリドライブ回路）が使用される。パルスドライバ部５の出力信号であるプリドライブパルス信号ＤＰ１〜ＤＰ４によって、駆動部２のスイッチング素子（符号２１〜２４）が駆動され、電磁ソレノイド１ａに駆動電流が流れて動作する。
【００２３】
駆動部２は、パワーＦＥＴ等を用いたＨ型ブリッジ回路である。駆動電流の方向が一方向でよい場合には、ハーフブリッジ回路によって構成してもよい。本例のＨ型ブリッジ回路は、以下のような構成である。ＦＥＴ２１及びＦＥＴ２２と、ＦＥＴ２３及びＦＥＴ２４とは、それぞれ直列に接続されている。これら２つの直列回路は、電源（＋Ｂ）とグラウンドとの間で並列に接続されている。そして、ＦＥＴ２１とＦＥＴ２２との接続点と、ＦＥＴ２３とＦＥＴ２４との接続点とが、電磁ソレノイド１ａを介して接続されてＨ型ブリッジ回路を形成している。また、ＦＥＴ２１とＦＥＴ２３とはｎチャネル型パワーＭＯＳＦＥＴ（Metal -Oxide Semiconductor FET）、ＦＥＴ２２とＦＥＴ２４とは、ｐチャネル型パワーＭＯＳＦＥＴである。従って、直列接続されたＦＥＴ２１及びＦＥＴ２２と、ＦＥＴ２３及びＦＥＴ２４とは、それぞれ相補型直列回路を形成している。
【００２４】
また、ＦＥＴ２１〜２４は、フライホイールダイオードを内蔵している。従って、ＦＥＴ２１は、ｎチャネル型のトランジスタ部（第一スイッチング素子）２１Ｔと、ダイオード部２１Ｄとから構成されている。ＦＥＴ２２は、ｐチャネル型のトランジスタ部（第二スイッチング素子）２２Ｔと、ダイオード部２２Ｄとから構成されている。同様に、ＦＥＴ２３は、ｎチャネル型のトランジスタ部２３Ｔと、ダイオード部２３Ｄとから構成されている。ＦＥＴ２４は、ｐチャネル型のトランジスタ部２４Ｔと、ダイオード部２４Ｄとから構成されている。
【００２５】
ここで、電源側（正極側）に配置されたＦＥＴ２２とＦＥＴ２４とをハイサイド・スイッチ、グラウンド側（負極側）に配置されたＦＥＴ２１とＦＥＴ２３とをローサイド・スイッチと称する。本実施形態では、ハイサイド・スイッチの何れか一方をオン状態、他方をオフ状態に固定して、ローサイド・スイッチの対応するスイッチング素子をＰＷＭ制御する。つまり、オン状態のハイサイド・スイッチから電磁ソレノイド１ａを介してＨ型ブリッジ回路をたすき掛けにしたローサイド・スイッチの一方をＰＷＭ制御により、オン・オフ制御する。
【００２６】
上記Ｈ型ブリッジ回路の制御形態において、ＦＥＴ２１のトランジスタ部２１Ｔが本発明の第一スイッチング素子に相当する。そして、ＦＥＴ２２のトランジスタ部２２Ｔが本発明の第二スイッチング素子に、ダイオード部２２Ｄが本発明のダイオードに相当する。逆方向の駆動電流を流す場合には、ＦＥＴ２３のトランジスタ部２３Ｔが本発明の第一スイッチング素子に相当する。そして、ＦＥＴ２４のトランジスタ部２４Ｔが本発明の第二スイッチング素子に、ダイオード部２４Ｄが本発明のダイオードに相当する。又、ハイサイド・スイッチとローサイド・スイッチとの役割が逆の場合には、それに応じて本発明の第一スイッチング素子、第二スイッチング素子、ダイオードとの対応関係が変わる。この対応関係は上記より明らかであるので、説明を省略する。
【００２７】
以下、ハイサイド・スイッチのＦＥＴ２４をオン状態、ＦＥＴ２２をオフ状態に固定して、ローサイド・スイッチのＦＥＴ２１をＰＷＭ制御することによって、電磁ソレノイド１ａに駆動電流を供給する場合の例について説明する。図２〜図４は、図１の駆動部２を制御して電磁ソレノイド１ａの駆動を制御する一例を示す説明図である。この時、ローサイド・スイッチのＦＥＴ２３はオフ状態に固定される。具体的には、ｐチャネル型のＦＥＴ２４は、Ｌレベルのプリドライブパルス信号ＤＰ４によってオン状態に固定し、ｎチャネル型のＦＥＴ２３は、Ｌレベルのプリドライブパルス信号ＤＰ３によってオフ状態に固定する。
【００２８】
図２は、電磁ソレノイド１ａに駆動電流を供給する場合の例である。この時、ｐチャネル型のＦＥＴ２２は、Ｈレベルのプリドライブパルス信号ＤＰ２によってオフ状態となっている。図２に示すように、ｎチャネル型のＦＥＴ２１にＨレベルのプリドライブパルス信号ＤＰ１が与えられると、ＦＥＴ２１がオン状態となる。この場合、電源、ＦＥＴ２４、電磁ソレノイド１ａ、ＦＥＴ２１の経路で駆動電流が流れ、電磁ソレノイド１ａはこの駆動電流によって動作する。
【００２９】
図３は、誘導電流をフライホールダイオードにより還流させる場合の例である。図２の場合と同様、ｐチャネル型のＦＥＴ２２は、Ｈレベルのプリドライブパルス信号ＤＰ２によってオフ状態となっている。図３に示すように、ｎチャネル型のＦＥＴ２１にＬレベルのプリドライブパルス信号ＤＰ１が与えられると、ＦＥＴ２１がオフ状態となる。このため、電源、ＦＥＴ２４、電磁ソレノイド１ａ、ＦＥＴ２１の経路で流れる駆動電流が遮断される。電磁ソレノイド１ａは、これまでと同様の電流を流すべく誘導起電力により、誘導電流を発生する。そして、この誘導電流はＦＥＴ２２のダイオード部２２Ｄを介して還流する。
【００３０】
図４は、誘導電流をＦＥＴ２２のトランジスタ部２２Ｔを介して還流させる場合の例である。フライホイールダイオードを介して誘導電流を還流すると、電力損失を生じ、発熱を生じることは既に説明した。そこで、図４に示すようにｐチャネル型のＦＥＴ２２を、Ｌレベルのプリドライブパルス信号ＤＰ２によってオン状態とする。ダイオード部２２Ｄの順方向のインピーダンスに比べ、トランジスタ部２２Ｔのオン抵抗は非常に小さい。従って、誘導電流は、ダイオード部２２Ｄを通らず、トランジスタ部２２Ｔに迂回して還流する。
【００３１】
ここで、ＦＥＴ２１をオフ状態にすると共に、ＦＥＴ２２をオン状態とすると、両ＦＥＴが共にそれまでの状態とは反対の状態に遷移することとなる。従って、遷移状態が同時に起こることとなり、瞬間的ではあってもＦＥＴ２１のオン状態とＦＥＴ２２のオン状態とが同時に現れることがある。図５は、図１の駆動部に貫通電流が流れる場合の一例を示す説明図である。このように、ＦＥＴ２１とＦＥＴ２２とが同時にオン状態となると、電源からグラウンドへ非常に大きな貫通電流が流れる。
【００３２】
そこで、ＦＥＴ２１とＦＥＴ２２とが同時にオン状態とならないように、制御ＩＣ３において、ＦＥＴ２１の駆動パルス信号ＣＰ１と、ＦＥＴ２２の駆動パルス信号ＣＰ２とを制御する。
【００３３】
図６は、制御ＩＣ３において、ＰＷＭ制御されるスイッチング素子（ＦＥＴ２１のトランジスタ部２１Ｔ）のオン期間の前後に緩衝期間を設ける回路の一例を示す回路図である。図７は、図６の回路の動作を説明するタイミングチャートである。図１に示したように、制御ＩＣ３は、発振回路３１Ｘを備えており、独立したクロックによってマイクロコンピュータ４とは独立して動作可能である。
【００３４】
ＦＥＴ２１をＰＷＭ制御するためにマイクロコンピュータ４で生成されたパルス信号Ｐ１は、フリップフロップ３０１へ入力され、制御ＩＣ３のクロックによってラッチされる。尚、同期化のため、この前段において先にラッチされていてもよい。フリップフロップ３０１の出力は、ＦＥＴ２１をＰＷＭ制御するための駆動パルス信号ＣＰ１となる。制御ＩＣ３のクロックは、ＰＷＭ制御のパルスの周期に比べて、充分短い周期であり、このラッチによってパルス信号Ｐ１のデューティー比が大きく乱れることはない。
【００３５】
次にパルス信号Ｐ１と、フリップフロップ３０１の出力信号Ｓ３０１とが共にＬレベルの場合にＬレベルの信号を出力するＯＲ（負論理のＡＮＤ）ゲートを介して信号Ｓ３０２を得る。この信号Ｓ３０２をフリップフロップ３０３によって制御ＩＣ３のクロックでシフトし、信号Ｓ３０３を得る。そして、信号Ｓ３０２とＳ３０３とが共にＬレベルの場合にＬレベルの信号を出力するＯＲ（負論理のＡＮＤ）ゲートを介して信号Ｓ３０４を得る。この信号Ｓ３０４がＦＥＴ２２の駆動パルス信号ＣＰ２となる。この駆動パルス信号ＣＰ２は、図７に示すようにＦＥＴ２１の駆動パルス信号ＣＰ１がＬレベル（無効）な場合の初めの期間Ｔ１と終わりの期間Ｔ２とにおいてＨレベルである。ＦＥＴ２２はｐチャネル型であるので、Ｈレベルの駆動信号は無効状態である。従って、ＦＥＴ２１の駆動パルス信号がＨレベル（有効）な期間の前後（前：期間Ｔ２、後：期間Ｔ１）は、両ＦＥＴが共にオフとなる緩衝期間となる。尚、説明を容易にするために、期間Ｔ１及びＴ２は制御ＩＣ３のクロックの一周期分としたが、これに限らず任意に設定することができる。
【００３６】
上記説明した緩衝期間Ｔ１及びＴ２は、制御ＩＣ３のクロックの周期に依存した一定値となる。従って、緩衝期間Ｔ１及びＴ２を設計値や実験結果より一定の期間として固定的に定めておくようにするとよい。しかし、この場合は、環境条件等を考慮して、緩衝期間に多くの余裕を持たせる必要が生じる。この余裕は、貫通電流の発生を防止する観点より、緩衝期間を長くする方向に設けられる。この余裕を多く設けると、ダイオードを介して流れる誘導電流の量を増加させることになる。これは、ダイオードに流れる誘導電流を減じて、温度上昇を抑制する上では好ましくない。そこで、電源電圧とアクチュエータの両端のそれぞれの電圧とに基づいて、駆動電流の供給が停止したことを検出し、この検出結果に基づいて緩衝期間を設定するとよい。この場合の実施例を図８、図９に基づいて説明する。
【００３７】
信号Ｓ３０１（駆動パルス信号ＣＰ１）、信号Ｓ３０２を得る回路動作については、上述したとおりであるので説明を省略する。本実施例では、フリップフロップ３０３に代えて、電源電圧＋Ｂと、電磁ソレノイド1ａの両端のそれぞれの電圧（図１のＶ１及びＶ２）との電圧を比較する比較回路３０５を備える。この比較回路３０５は、＋ＢとＶ１とＶ２とに基づいて、電磁ソレノイド１ａに対して駆動電流の供給が停止したことを検出する。駆動電流の供給が停止していれば、ＦＥＴ２１は、それ以前にオフ状態となっていることになる。従って、比較回路３０５が駆動電流の供給停止を検知した時点以降であれば、緩衝期間Ｔ１を終了させてよい。尚、駆動電流の供給開始前の緩衝期間については、比較回路３０５による検知結果を待つと、図９に示したように遅れが生じる。しかし、駆動パルス信号ＣＰ１（信号Ｓ３０１）によって供給開始時刻が明確に判るので、上述した例と同様に信号Ｓ３０２に基づいて定めればよい。このようにすれば、環境条件等に応じて適切な緩衝期間を設定することができる。
【００３８】
また、上述の２つの例のようにマイクロコンピュータ４で生成したパルス信号Ｐ１からの変形ではなく、変化時刻やパルスの継続時間を計測して、改めて駆動パルス信号ＣＰ１やＣＰ２を生成してもよい。図１０は、この場合の制御ＩＣ３の構成例を示すブロック図である。
【００３９】
上述したように制御ＩＣ３には、発振回路３１Ｘが備えられており、制御ＩＣ内部の発振部３１との相互作用によって、所定周波数のクロックを発生する。このクロックを分周するなどし、基準クロック発生部３２において、制御ＩＣ３のシステムクロックとしての基準クロックが生成される。そして、この基準クロックに基づいて、基準タイマ管理部３３において絶対時刻（但し、一定周期で周回する。）が管理される。入力管理部３４は、入力されるパルス信号Ｐ１の周期Ｔ１０や、パルスの変化時刻ｔ１やｔ２を計測する。変化時刻ではなく、パルスのＨレベルやＬレベルの継続時間を計測するようにしてもよい。
【００４０】
電圧検知部３５は、上述したように＋ＢとＶ１とＶ２とに基づいて、駆動電流の供給状況を検知する。具体的には、駆動電流が遮断されたと検知した時刻ｔ３を検知する。
【００４１】
信号定義部３６は、入力処理部３４の計測結果と、電圧検知部３５の検知結果とに基づいて、出力する駆動パルス信号ＣＰ１、ＣＰ２の信号を定義する。例えば駆動パルス信号ＣＰ１は、ＰＷＭ制御された波形をそのまま出力することが好ましいので、変化時刻ｔ１とｔ２と周期Ｔ１０に基づいて波形が再定義される。駆動パルス信号ＣＰ２は、電圧検知部で検知された時刻ｔ３と、所定の緩衝期間Ｔ２と、再定義された駆動パルス信号ＣＰ１の波形とに基づいて波形が定義される。そして、この信号定義部３６で定義した波形に基づいて、出力処理部３７が駆動パルス信号ＣＰ１及びＣＰ２を出力する。尚、図７や図９と同様に、パルス信号Ｐ１の波形を計測する時間分、駆動パルス信号ＣＰ１、ＣＰ２の出力は遅れて出力される。従って、駆動パルス信号は、絶対時刻そのもので出力されるのではなく、一定の時間差（オフセット）をもって出力される。
【００４２】
このような方式は、例えば専用マイクロコンピュータやプロセッサなどを用いて制御ＩＣ３を構成する場合に好適な実施形態であるが、勿論、一群の電子回路やＡＳＩＣ、ＦＰＧＡ、ＰＬＤによって構築してもよい。また、上記説明した制御ＩＣ（制御部）３の各部は、機能としての分担を示すものであり、必ずしも物理的に独立した回路等を示すものではない。もちろん、制御ＩＣ（制御部）３の各部が、マイクロコンピュータ等のハードウェア上で実行されるプログラムなどのソフトウェアによって各機能を分担するものであってもよい。
【００４３】
尚、上記ではローサイド・スイッチの一方のＦＥＴ（符号２１）をＰＷＭ制御する場合の例について説明したが、他方のＦＥＴ（符号２３）をＰＷＭ制御する場合においても同様である。具体的には、図６、図８、図１０において、パルス信号Ｐ３、駆動パルス信号ＣＰ３、ＣＰ４と記載された部分を参照すれば容易に理解できるので説明を省略する。また、Ｈ型ブリッジ回路に限らず、ハーフブリッジ回路であっても同様であることは上記説明により明らかであるので説明を省略する。
【００４４】
以上、説明したように本発明によって、スイッチング素子を保護すると共に、電力損失を抑制して、誘導性負荷を有するアクチュエータをパルスにより駆動するアクチュエータ駆動システムを提供することが可能となる。
【００４５】
上記においては、誘導性負荷を有するアクチュエータとして電磁ソレノイドを制御する例について説明したが、もちろん、直流モータやステッピングモータを制御する場合についても適用できる。
【図面の簡単な説明】
【００４６】
【図１】本発明に係るアクチュエータ駆動システムの一例を示すブロック図
【図２】図１の駆動部により電磁ソレノイドの駆動を制御する一例を示す説明図（駆動電流を供給する例）
【図３】図１の駆動部により電磁ソレノイドの駆動を制御する一例を示す説明図（誘導電流をフライホールダイオードにより還流させる例）
【図４】図１の駆動部により電磁ソレノイドの駆動を制御する一例を示す説明図（誘導電流をＦＥＴにより還流させる例）
【図５】図１の駆動部に貫通電流が流れる場合の一例を示す説明図
【図６】図１の制御ＩＣにおいて、ＰＷＭ制御されるスイッチング素子のオン期間の前後に緩衝期間を設ける回路の一例を示す回路図
【図７】図６の回路の動作を説明するタイミングチャート
【図８】図１の制御ＩＣにおいて、ＰＷＭ制御されるスイッチング素子のオン期間の前後に緩衝期間を設ける回路の他の例を示す回路図
【図９】図８の回路の動作を説明するタイミングチャート
【図１０】図１の制御ＩＣにおいて、ＰＷＭ制御されるスイッチング素子のオン期間の前後に緩衝期間を設ける他の構成例を示すブロック図
【符号の説明】
【００４７】
１        アクチュエータ
２１Ｔ    第一スイッチング素子
２２Ｔ    第二スイッチング素子
２２Ｄ    ダイオード
Ｐ１      パルス信号
ＣＰ１、ＣＰ２  駆動パルス信号
【図１】
2006271158.tif 000003
【図２】
2006271158.tif 000004
【図３】
2006271158.tif 000005
【図４】
2006271158.tif 000006
【図５】
2006271158.tif 000007
【図６】
2006271158.tif 000008
【図７】
2006271158.tif 000009
【図８】
2006271158.tif 000010
【図９】
2006271158.tif 000011
【図１０】
2006271158.tif 000012