(57)【要約】【課題】  不揮発性半導体記憶装置に関して、低い電源電圧時において充分な消去・書込能力を持ち、高い電源電圧時においても消費電力を抑えた不揮発性半導体記憶装置を提供すること。【解決手段】  チャージポンプ３の出力電圧を電圧検出回路５によって監視し、チャージポンプ３の昇圧能力が充分でない場合、バッファ４およびチャージポンプ７を動作させ、充分な昇圧電圧をアドレス選択回路９およびメモリアレイ１０に供給する。【選択図】  図１
2006031786.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルが格子状に複数配置されたメモリアレイと、前記メモリセルに対する消去・書込および読み出し動作を含む各種動作を制御する制御回路ブロックと、外部から供給される電源電圧を昇圧し、消去・書込用の昇圧電圧を発生する第１の昇圧回路と、前記昇圧電圧を検出する電圧検出回路と、前記電圧検出回路が検出する前記昇圧電圧が所定の電圧以下の場合に第１の昇圧回路の出力を入力として動作する第２の昇圧回路と、を備えることを特徴とする不揮発性半導体記憶装置。
【請求項２】
メモリセルが格子状に複数配置されたメモリアレイと、前記メモリセルに対する消去・書込および読み出し動作を含む各種動作を制御する制御回路ブロックと、外部から供給される電源電圧を昇圧し、消去・書込用の昇圧電圧を発生する第１の昇圧回路と、前記電源電圧を検出する電圧検出回路と、前記電圧検出回路が検出する前記電源電圧が所定の電圧以下の場合に第１の昇圧回路の出力を入力として動作する第２の昇圧回路と、を備えることを特徴とする不揮発性半導体記憶装置。
【請求項３】
前記電圧検出回路は、前記第１の昇圧回路が動作したときに限り検出動作を行うことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項４】
前記電圧検出回路は、前記第１の昇圧回路が動作したときに限り検出動作を行うことを特徴とする請求項２に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気的書き換え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）に関する。
【背景技術】
【０００２】
一般に、不揮発性半導体記憶装置では、メモリセルのデータ消去・書き込み動作には高電圧を必要とするが、通常、外部から供給される電源電圧をチャージポンプ回路にて昇圧して高電圧の昇圧電圧を生成し、メモリセルおよびその周辺回路に供給している。
【０００３】
図５は、従来の不揮発性半導体記憶装置の消去・書き込み系回路を中心としたブロック図の一例である。同図において、入力される外部入力信号により、消去・書込および読み込みなどの動作を判別し、消去・書込の動作を行う際、消去・書込タイミング回路１５に制御信号を発信し、発振回路２へ発振開始信号を発信する制御回路ブロック１と、制御回路ブロック１の出力する発振開始信号によりチャージポンプ３に発振波形を供給する発振回路２と、チャージポンプ３の出力電圧を監視し、出力電圧が規定の電圧に達していない場合に遮断回路１４と消去・書込タイミング回路１５に遮断信号を発信する電圧検出回路５とチャージポンプ３の出力電圧を制限するクランプ回路８と、クランプ回路８の出力を消去・書込電圧とし、制御回路ブロック１と電圧検出回路５の信号により消去・書き込みのタイミングを発生する消去・書込タイミング回路１５と、クランプ回路８の出力を電源都市消去・書込タイミング回路１５により制御されるアドレス選択回路９と、アドレス選択回路９により選択されるメモリセルが格子状に配置されたメモリアレイ１０である。
【０００４】
上記のような不揮発性半導体記憶装置では、電源電圧が低く昇圧電圧がメモリを消去・書込するのに充分な昇圧電圧が発生しない際に、電圧検出回路５が遮断信号を発信し、遮断回路１４が動作し、消去・書込動作時に電圧が発生せず、消去・書込タイミング回路１５が動作しないため、消去・書込動作をしない（例えば、特許文献１参照。）。
【特許文献１】特開平７−５００９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような不揮発性半導体記憶装置では、広い電源電圧に対して適切な昇圧電圧を供給するためには、低い電源電圧において充分な昇圧能力を持つチャージポンプを用いる必要があるが、このチャージポンプを高い電源電圧で用いると、必要以上の昇圧能力があるため、消費電力が電源電圧とともに上昇してしまう。
【０００６】
したがって、本発明では、低い電源電圧においては充分な昇圧能力を持つチャージポンプを用いて適切な昇圧電圧を供給し、高い電源電圧においては必要充分なチャージポンプのみを用いて昇圧電圧を供給することにより、高い電源電圧においても消費電力を抑えることを目的とするものである。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の手段による不揮発性半導体記憶装置では、メモリセルが格子状に複数配置されたメモリアレイと、前記メモリセルに対する消去・書込および読み出し動作を含む各種動作を制御する制御回路ブロックと、前記制御回路ブロックによって制御されて前記メモリセルに対する消去・書き込みのタイミングを指示する信号を発生するタイミング発生回路と、外部から供給される電源電圧を昇圧し、消去・書込用の昇圧電圧を発生する第1の昇圧回路と、前記昇圧電圧を検出する電圧検出回路と、前記電圧検出回路が検出する前記昇圧電圧が所定の電圧以下の場合に第1の昇圧回路の出力を入力として動作する第2の昇圧回路と、を備えることを特徴とする不揮発性半導体記憶装置を提供する。
【０００８】
本発明の第２の手段による不揮発性半導体記憶装置では、メモリセルが格子状に複数配置されたメモリアレイと、前記メモリセルに対する消去・書込および読み出し動作を含む各種動作を制御する制御回路ブロックと、前記制御回路ブロックによって制御されて前記メモリセルに対する消去・書き込みのタイミングを指示する信号を発生するタイミング発生回路と、外部から供給される電源電圧を昇圧し、消去・書込用の昇圧電圧を発生する第1の昇圧回路と、前記電源電圧を検出する電圧検出回路と、前記電圧検出回路が検出する前記電源電圧が所定の電圧以下の場合に第1の昇圧回路の出力を入力として動作する第2の昇圧回路と、を備えることを特徴とする不揮発性半導体記憶装置を提供する。
【０００９】
本発明の第３の手段による不揮発性半導体記憶装置では、第１の手段による不揮発性半導体記憶装置において、前記第１の昇圧回路が動作したときに限り前記昇圧電圧を検出する電圧検出回路が検出動作を行うことを特徴とする不揮発性半導体記憶装置を提供する。
【００１０】
本発明の第４の手段による不揮発性半導体記憶装置では、第２の手段による不揮発性半導体記憶装置において、前記第１の昇圧回路が動作したときに限り前記電源電圧を検出する電圧検出回路が検出動作を行うことを特徴とする不揮発性半導体記憶装置を提供する。
【発明の効果】
【００１１】
以上、説明したとおり、本発明による不揮発性半導体記憶装置は、低い電源電圧においては充分な昇圧能力を持つチャージポンプを用いて適切な昇圧電圧を供給し、高い電源電圧においては必要充分なチャージポンプのみを用いて昇圧電圧を供給することにより、高い電源電圧においても消費電流を低く抑えることが可能な不揮発性半導体記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。図１は本発明の第１の実施例を表す不揮発性半導体記憶装置の構成図である。本実施例は、入力される外部入力信号により、消去・書込および読み込みなどの動作を判別し、消去・書込の動作を行う際、発振回路２へ発振開始信号を発信する制御回路ブロック１と、制御回路ブロック１の出力する発振開始信号によりチャージポンプ３およびバッファ４に発振波形を供給する発振回路２と、チャージポンプ３の出力電圧を監視し、出力電圧が規定の電圧に達していない場合にチャージポンプ７およびバッファ４にイネーブル信号を発信する電圧検出回路５とチャージポンプ７の出力がチャージポンプ３の出力へ逆流することを防ぐ逆流防止回路６と、チャージポンプ７および逆流防止回路６の出力電圧を制限するクランプ回路８と、クランプ回路８の出力を消去・書込電圧とし、制御回路ブロック１の信号により動作するアドレス選択回路９と、アドレス選択回路９により選択されるメモリセルが格子状に配置されたメモリアレイ１０により構成される。
【００１３】
次にこの実施例の動作について説明する。制御回路ブロック１は外部入力信号により消去・書込および読み込みなどの動作を判別し各々の動作に応じた信号を出力する。アドレス選択回路９は制御回路ブロック１の出力する信号に応じ、選択されたメモリアレイ１０内のメモリセルに消去・書込および読み出しの動作が行われるように動作する。制御回路ブロック１により発振開始信号が発振回路２へ出力され、発振回路２が発振を開始すると、チャージポンプ３・バッファ４およびチャージポンプ７は動作を開始する。チャージポンプ３の出力が電圧検出回路５の規定の電圧に達したとき、電圧検出回路５はチャージポンプ７およびバッファ４のイネーブル信号をオフし、チャージポンプ３の出力がダイオードなどで構成される逆流防止回路６に入力され、逆流防止回路６の出力がクランプ回路８に入力され、消去・書込電圧が適切な電圧にクランプされた後、アドレス選択回路９およびメモリアレイ１０に供給される。これにより、電源電圧が高く、チャージポンプ３で充分な消去・書込電圧を供給できる場合はバッファ４およびチャージポンプ７を動作させないことにより、書込時の消費電流を抑えることができる。
【００１４】
図２は本発明の第２の実施例を表す不揮発性半導体記憶装置の構成図である。本実施例と第１の実施例の相違点は、電圧検出回路５が除去され、電源電圧検出回路１１が追加されている点にある。電源電圧検出回路１１は、電源電圧を監視し、電源電圧が検出電圧以下の場合、バッファ４およびチャージポンプ７にイネーブル信号を発信する。発振器２およびチャージポンプ３が同一であれば、チャージポンプ３の出力電圧は、電源電圧に対し比例の関係を持つため、チャージポンプ３の出力電圧が充分な消去・書込電圧を供給することのできる電源電圧を電源電圧検出回路１１の検出電圧とすることにより、第１の実施例と同等の効果を得ることができる。
【００１５】
図３は本発明の第３の実施例を表す不揮発性半導体記憶装置の構成図である。本実施例と第１の実施例の相違点は、電圧検出回路５が除去され、電圧検出回路１２が追加されている点にある。電圧検出回路１２は制御回路ブロック１の出力する発振開始信号をイネーブル信号として入力し、チャージポンプ３の出力電圧を監視する。これにより、電圧検出回路１２は発振回路２およびチャージポンプ３が動作する場合に限り、チャージポンプ３の出力電圧を監視する。これにより消去・書込の動作を行う場合、第１の実施例と同等の効果を得ることができ、消去・書込の動作を行っていないときの消費電流を抑えることができる。
【００１６】
図４は本発明の第４の実施例を表す不揮発性半導体記憶装置の構成図である。
本実施例と第２の実施例の相違点は、電源電圧検出回路１１が除去され、電源電圧検出回路１３が追加されている点にある。電源電圧検出回路１３は制御回路ブロック１の出力する発振開始信号をイネーブル信号として入力し、電源電圧を監視する。これにより、電源電圧検出回路１３は発振回路２およびチャージポンプ３が動作する場合に限り、電源電圧を監視する。これにより消去・書込の動作を行う場合、第２の実施例と同等の効果を得ることができ、消去・書込の動作を行っていないときの消費電流を抑えることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例を表す構成図である。
【図２】本発明の第２の実施例を表す構成図である。
【図３】本発明の第３の実施例を表す構成図である。
【図４】本発明の第４の実施例を表す構成図である。
【図５】従来の消去・書き込みの実施例を表す構成図である。
【符号の説明】
【００１８】
１  制御回路ブロック
２  発振回路
３  チャージポンプ
４  バッファ
５  電圧検出回路
６  逆流防止回路
７  チャージポンプ
８  クランプ回路
９  アドレス選択回路
１０  メモリアレイ
１１  電源電圧検出回路
１２  電圧検出回路
１３  電源電圧検出回路
【図１】
2006031786.tif 000003
【図２】
2006031786.tif 000004
【図３】
2006031786.tif 000005
【図４】
2006031786.tif 000006
【図５】
2006031786.tif 000007