(57)【要約】【課題】  半導体素子の放熱構造において、比較的低コストで製造可能な構造を提供することを第１の目的とする。また、半導体素子同士の電力バランスを維持することが容易なものを提供することを第２の目的とする。さらに、基板の配線に起因するノイズ及びサージを低減することを第３の目的とする。【解決手段】  第１素子張付部１１は、第２素子張付部１２と第３素子張付部１３との間に配置され、下端部で第２素子張付部１２と下部連結部１５ａ，１５ｂを介して一体になっている。第３素子張付部１３は、第１素子張付部１１を間に挟んで第２素子張付部１２と平行に形成され、その上端部で第２素子張付部１２と上部連結部１６を介して一体になっている。放熱体１０は全体として渦巻き状で、第１素子張付部１１が最も内側に巻き込まれた状態に形成されている。また、これらの素子張付部の間隔は同一に形成されている。【選択図】  図１
2006179783.tif 000002
【特許請求の範囲】
【請求項１】
板状に形成された第１の素子張付部と、板状に形成され前記第１の素子張付部を各々左右両側から挟むようになされると共に前記第１の素子張付部と平行に配置された前記板材の第２の素子張付部及び第３の素子張付部と、前記第１の素子張付部の下端部と前記第２の素子張付部の下端部とを繋ぐ第１の連結部と、前記第２の素子張付部の上端部と前記第３の素子張付部の上端部とを繋ぐ第２の連結部と、前記第１の連結部を開口させた開口部とを備えた放熱体と、
前記第１の素子張付部と前記第２の素子張付部との間に介在するように設けられると共に、前記開口部から端子が突出するように配置された第１の半導体素子と、
前記第１の素子張付部と前記第３の素子張付部との間に介在するように設けられると共に、前記第１の素子張付部と前記第３の素子張付部との間から前記第１の半導体素子の前記端子と同方向に端子が突出するように配置された第２の半導体素子と、
前記第３の素子張付部の前記第１の素子張付部と背向する面に接するように設けられ設けられると共に、前記第１の半導体素子の前記端子と同方向に端子が突出するように配置された第３の半導体素子と、
を有することを特徴とする半導体素子の放熱構造。
【請求項２】
前記放熱体は、前記第１の素子張付部と前記第２の素子張付部との間隔と、前記第２の素子張付部と前記第３の素子張付部との間隔とが等しいことを特徴とする請求項１に記載の半導体素子の放熱構造。
【請求項３】
前記第１の素子張付部、前記第２の素子張付部、前記第３の素子張付部、前記第１の連結部及び前記第２の連結部は、板材を折曲加工することによって一体に形成されていることを特徴とする請求項１又は請求項２に記載の半導体素子の放熱構造。
【請求項４】
前記第２の連結部と前記第１の素子張付部の先端部とを離隔させたことを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体素子の放熱構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の放熱構造に係り、特に複数の半導体素子に対して放熱手段を取り付けるものに関する。
【背景技術】
【０００２】
電源装置においては、同一種の半導体素子を複数個設けていることが少なくない。このような場合、それらの半導体素子を引抜材又は押出材から形成したヒートシンクの素子貼付面に対して横に並べるように貼り付け又はビス留めして一体とする構成が良く知られている（例えば、特許文献１を参照）。
【０００３】
しかしながら、半導体素子をヒートシンクの素子貼付面に対して横に並べる場合には、それぞれの半導体素子の同じ種類の端子を接続するために配線基板の配線が長く複雑になる。配線が長く複雑であると、ノイズやサージを発生することがある。また、複雑な配線構造を形成するためには、その分配線基板の面積を広げざるを得ない。
【０００４】
さらに、複数の半導体素子に対応したヒートシンクは、引き抜き材又は押し出し材を所定の長さに切断し、切断したものに開口や切り込みを施すことによって製造することが多い。しかし、肉厚をあまり薄くすることができない引き抜き材又は押し出し材に開口等の２次加工を施すことは、板金加工などよりも加工費が高く、複雑な配線構造を形成することと相まって半導体素子の放熱構造の製造コストを高める要因となる。
【０００５】
また、複数の半導体素子を設けることができるヒートシンクの中には、断面がＥ字状のヒートシンクがある。このようなヒートシンクに対しては、平行に設けられた素子貼付部の表裏に３個の半導体素子をクリップで留め付けして一体とする構成が知られている（例えば、特許文献２を参照）。
【０００６】
この場合には、半導体素子同士がヒートシンクを挟んで重なり合った、つまり縦列した配置になる。したがって、半導体素子同士がヒートシンクを挟んで重なり合った配置になる場合には、それぞれの半導体素子の同じ種類の端子も重なり合うように配置されるので、横に並べる場合よりも配線構造は簡単になる。また、ヒートシンクの素子貼付面に対して横に並べる場合よりも半導体素子の実装面積を小さくすることもできる。
【０００７】
しかし、すべての半導体素子が同じ向きを向いている訳ではないので、向きが異なる半導体素子に対しては、他の半導体素子と異なる配線を設ける必要がある。また、これらの半導体素子の同じ種類の端子同士の距離には差があるので、例えばこれらの半導体素子がオンする時に、互いの電力バランスが崩れることがある。電力バランスが崩れるとこれらの発熱温度にも差が現れる。このように電力バランスが崩れると、これらを実装した電源装置の動作の安定性を損なうこともある。
【特許文献１】特開平８−１０７１６８号公報の図４
【特許文献２】特開平１０−２５６４４０号公報の図１
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上述した事情に鑑みてなされたもので、半導体素子の放熱構造において、比較的低コストで製造可能な構造を提供することを第１の目的とする。また、半導体素子同士の電力バランスを維持することが容易なものを提供することを第２の目的とする。さらに、配線基板の配線に起因するノイズ及びサージを低減することを第３の目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決する手段として、本発明は、半導体素子の放熱構造において、板状に形成された第１の素子張付部と、板状に形成され前記第１の素子張付部を各々左右両側から挟むようになされると共に前記第１の素子張付部と平行に配置された前記板材の第２の素子張付部及び第３の素子張付部と、前記第１の素子張付部の下端部と前記第２の素子張付部の下端部とを繋ぐ第１の連結部と、前記第２の素子張付部の上端部と前記第３の素子張付部の上端部とを繋ぐ第２の連結部と、前記第１の連結部を開口させた開口部とを備えた放熱体と、前記第１の素子張付部と前記第２の素子張付部との間に介在するように設けられると共に、前記開口部から端子が突出するように配置された第１の半導体素子と、前記第１の素子張付部と前記第３の素子張付部との間に介在するように設けられると共に、前記第１の素子張付部と前記第３の素子張付部との間から前記第１の半導体素子の前記端子と同方向に端子が突出するように配置された第２の半導体素子と、前記第３の素子張付部の前記第１の素子張付部と背向する面に接するように設けられ設けられると共に、前記第１の半導体素子の前記端子と同方向に端子が突出するように配置された第３の半導体素子と、を有することを特徴とするものとした。
【００１０】
上記の手段によれば、第１の素子張付部、第２の素子張付部及び第３の素子張付部を渦巻き状に形成した放熱体に、第１、第２及び第３の半導体素子を重なり合うように、つまり縦列するように配置でき、さらに半導体素子の向きを揃えることができるので、配線基板の配線構造が簡単なものになる。
【００１１】
なお、上記の発明において、前記放熱体を、前記第１の素子張付部と前記第２の素子張付部との間隔と、前記第２の素子張付部と前記第３の素子張付部との間隔とが等しいものにできる。
【００１２】
さらに、上記の発明において、前記第１の素子張付部、前記第２の素子張付部、前記第３の素子張付部、前記第１の連結部及び前記第２の連結部は、板材を折曲加工することによって一体に形成できる。
【００１３】
また、上記の発明において、前記第２の連結部と前記第１の素子張付部の先端部とを離隔させることもできる。
【発明の効果】
【００１４】
本発明は、半導体素子同士が半導体素子同士の電力バランスを維持することが容易になるので、これらの半導体素子を実装した電源装置の動作の安定性を向上することができる。また、放熱体を板材の折曲加工で形成するので、放熱体の製造が容易であり、製造コストの低減が可能になる。さらに、配線基板の配線を短縮することが可能になるので、ノイズ及びサージの低減を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明の実施例について説明する。なお、以下の説明では、３端子の半導体素子における放熱構造について取り上げるが、本発明は３端子以外の半導体素子にも好ましく適用できる。また、本発明は、以下に説明する実施例に限定されるものではなく、例えば、取り付ける半導体素子の数や開口部の大きさ、別の放熱板の取り付け部位などに関する具体的な構成については、各請求項に記載した範囲を逸脱しない限りにおいて種々の変形を加えることが可能である。
【実施例１】
【００１６】
図１は、本発明の第１の実施例に係る半導体素子の放熱構造の斜視図である。図２は、本発明の第１の実施例に係る半導体素子の放熱構造の分解斜視図である。図３ａは、本発明の第１の実施例に係る半導体素子の放熱構造の正面図である。図３ｂは、本発明の第１の実施例に係る半導体素子の放熱構造の背面図である。図３ｃは、本発明の第１の実施例に係る半導体素子の放熱構造の側面図である。図１、図２、図３ａ、図３ｂ及び図３ｃの各図において、１０は放熱体、１１は第１素子張付部、１２は第２素子張付部、１３は第３素子張付部、１４ａ，１４ｂは切込部、１５ａ，１５ｂは下部連結部、１６は上部連結部、１８ａ，１８ｂはビス孔、１９はビーズコア、２０は半導体素子、２１はモールド樹脂、２２は貫通孔、２３は上端部、２４は下端部、２５ａ，２５ｂ，２５ｃは端子、３０は半導体素子、３３は上端部、３５ｃは端子、４０は半導体素子、４３は上端部、４５ａ，４５ｂ，４５ｃは端子、５０はビスを示す。
【００１７】
図１に示すように、この実施例の放熱構造は、放熱体１０によって３個の半導体素子の放熱を行うものである。放熱体１０は、第１素子張付部１１、第２素子張付部１２及び第３素子張付部１３の三つの素子張付部を持ち、半導体素子の放熱は主としてこれらの部分で行われる。そして、図１に示した状態で図示していない配線基板に実装される。配線基板に実装したときには、放熱体１０の最も下に位置する下部連結部１５ａ及び下部連結部１５ｂが配線基板又は配線基板に貼り付けた絶縁物が接した状態になる。
【００１８】
また、図２に示すように、第１素子張付部１１は、第２素子張付部１２と第３素子張付部１３との間に配置されており、その下端部で第２素子張付部１２と下部連結部１５ａ，１５ｂを介して一体になっている。なお、第１素子張付部１１の上端部は、半導体素子２０及び半導体素子３０の伝熱と放熱を容易にするために、これらのモールド樹脂の上端部２３及び上端部３３よりも上方まで延びていることが好ましい。
【００１９】
第２素子張付部１２は、第１素子張付部１１と平行に形成されており、その下端部で第１素子張付部１１と下部連結部１５ａ及び下部連結部１５ｂを介して一体になっている。くわえて、図３ａに示すように、第２素子張付部１２には、半導体素子２０の挿入を容易にするために、下部連結部１５ａ，１５ｂの内側端部から上方に向かって切込部１４ａ及び切込部１４ｂが形成されている。すなわち、製造上のバラツキによって第１素子張付部１１と第２素子張付部１２との間隔が若干変化しても、切込部１４ａと切込部１４ｂとの間の部分が若干動くことでこのばらつきを吸収することができる。
【００２０】
さらに、図２に示すように、その上端部で第３素子張付部１３と上部連結部１６を介して一体になっている。第３素子張付部１３は、第１素子張付部１１と平行に形成されており、その上端部で第２素子張付部１２と上部連結部１６を介して一体になっている。結局のところ、図３ｃに示すように、放熱体１０は、全体として渦巻き状（らせん状）になされており、第１素子張付部１１が最も内側に巻き込まれた状態となるように形成されている。また、これらの素子張付部の間隔は同一となるように形成されている。さらに、図２に示すように、これらの素子張付部の中央付近には、それぞれビス孔１８ａなどのビス孔が形成されている
【００２１】
下部連結部１５ａ及び下部連結部１５ｂは、第１素子張付部１１及び第２素子張付部１２の下端部の左右の端とその近傍を連結している。また、下部連結部１５ａと下部連結部１５ｂとの間は、半導体素子２０を挿入するための開口部となっている。上部連結部１６は、第２素子張付部１２及び第３素子張付部１３の上端部全体を連結している。
【００２２】
なお、この実施例においては、同一種の３個の半導体素子を設ける関係上、第１素子張付部１１、第２素子張付部１２及び第３素子張付部１３の間隔は同一距離としている。しかし、本発明においては、これらの間隔を適宜変更することもできる。例えば異なる種類の半導体素子同士を接続する場合にこれらの間隔を異なるものとする。
【００２３】
なお、放熱体１０の構造は、アルミニウム合金１枚の板金材に対して、ビス孔や開口部に対応した打抜加工を施し、さらに薬研型などで折曲加工して形成することが好ましい。また、薬研型で加工する場合には、図３ｃに示すように、上部連結部１６と第１素子張付部１１の上端部とが離れるようにして加工を容易にすることが極めて望ましい。このような方法によって放熱体１０を製造すると、押出材等を２次加工する場合に比べて非常に安価に製造することが可能になる。もちろん、複数の板材を溶接等で接続することによって同様の構造を形成することも可能である。また、放熱体１０の材料は、伝熱性の高い金属であれば、銅合金など他の金属であっても良い。
【００２４】
また、図２に示すように、第１素子張付部１１と第２素子張付部１２及び第３素子張付部１３の表面に接するように、半導体素子２０，３０，４０を設けている。半導体素子２０，３０，４０は、同一種の３端子素子であり、例えば半導体素子２０であれば、モールド樹脂２１から３個の端子２５ａ，２５ｂ，２５ｃが突出している。この構成は、半導体素子３０及び半導体素子４０においても同じである。また、半導体素子２０，３０，４０は、放熱体１０を正面から見たときに、それぞれの同じ種類の端子が重なり合うように配置されている。
【００２５】
半導体素子２０は、第１素子張付部１１と第２素子張付部１２の間に挿入されると共に、第１素子張付部１１と第２素子張付部１２との双方に接した状態で設けられる。また、モールド樹脂２１に形成された貫通孔２２に、図３ａに示したビス５０を通すことによって固定する。なお、ビス５０を通すことによって固定することは、半導体素子２０及び半導体素子３０においても同様である。また、半導体素子２０を第１素子張付部１１と第２素子張付部１２の間に位置させるときには、下部連結部１５ａ及び下部連結部１５ｂの間の開口部から挿入する。
【００２６】
半導体素子３０は、第１素子張付部１１と第３素子張付部１３の間に挿入されると共に、第１素子張付部１１と第３素子張付部１３との双方に接した状態で設けられる。半導体素子４０は、第３素子張付部１３の外側の面に接した状態で設けられる。なお、これらの半導体素子は、素子張付面に対して伝熱性の良い接着剤で貼り付けてもよい。この場合、ビス５０を省略することも可能である。
【００２７】
さらに、この実施例の利点であるところの、半導体素子出力における電力バランスの崩れにくさについて説明する。図７ａは、従来技術構造に係る半導体素子の温度上昇分布を示す説明図である。図７ｂは、本発明に係る半導体素子の構造の温度上昇分布を示す説明図である。図８ａは、本発明の第１の実施例に対応したシミュレーションモデルを示す説明図である。図８ｂは、従来技術構造に対応したシミュレーションモデルを示す説明図である。また、図９ａは、本発明の第１の実施例のシミュレーション結果を示すグラフである。図９ｂは、従来技術構造のシミュレーション結果を示すグラフである。図８ａ及び図９ｂにおいて、３５ａ，３５ｂ，３５ｃは端子、１０１，１０２，１０３は配線を示し、他の符号は図１と同じものを示す。
【００２８】
図８ａ及び図８ｂに示したモデルでは、半導体素子２０及び半導体素子３０を同一種のＭＯＳＦＥＴとし、端子２５ａ及び端子３５ａをゲート端子、端子２５ｂ及び端子３５ｂをドレイン端子、端子２５ｃ及び端子３５ｃをソース端子としている。また、図８ａでは、この実施例に対応するように半導体素子２０と半導体素子３０とを重なり合うように配置し、それぞれの端子間を直線的な配線１０１，１０２，１０３で接続している。一方、図８ｂでは、半導体素子２０と半導体素子３０とを横に並べる構成とし、配線１０１，１０２，１０３もこれに応じたものとしている。これらの構成についてシミュレーションを行った。
【００２９】
その結果、図９ａに示すように、この実施例に対応したモデルでは、半導体素子２０及び半導体素子３０がオンしたときのＤ，Ｓ間電圧Ｕ１及びＵ２は、ずれることなく完全に重なり合っている。発明者が知見したところによれば、これは３個半導体素子についても同じであり、この実施例に対応したモデルでは電力バランスが保たれることが分かった。また、図７ｂに示すように、風向きの影響が少ないので半導体素子の温度上昇を均一化することができる。
【００３０】
これに対して、半導体素子２０及び半導体素子３０を横に並べた従来技術構造においては、Ｄ，Ｓ間電圧Ｕ１及びＵ２にずれを生じている。さらに、図７ａに示すように、風下側にあたる半導体素子２０の方が風上側にあたる半導体素子３０より温度上昇が大きい。したがって、この実施例には、半導体素子を横に並べる従来技術構造よりも電力バランスを保持できる利点がある。
【００３１】
さらに、放熱体１０には、強制循環による空冷に特に適した構造を有する。図３ａに示すように、第１素子張付部１１の下端部のうち、下部連結部１５ａ及び下部連結部１５ｂの間の部分は、開口部を形成した関係上、距離Ｗだけ下部連結部１５ａ及び下部連結部１５ｂの下端部よりも高くなる。したがって、この実施例の放熱構造を配線基板上設けたときには、下部連結部１５ａ及び下部連結部１５ｂの間の部分は、配線基板の表面との間に距離Ｗの隙間ができる。この隙間は、強制循環された空気の流路となる。
【００３２】
発明者の知見によれば、半導体素子の端子の付け根付近の空気の流通が良いと、ビーズコア１９を実装した場合、ビーズコア１９の冷却に大きな効果がある。このような隙間は、押出材による従来技術構造のヒートシンクに形成することももちろん可能である。しかし、この種のヒートシンクは、このように切り欠くことは大変加工費を要することになる。これはビス孔などについても同じことが言える。
【００３３】
以上のように、この実施例においては、アルミニウム合金などの板材に打抜加工を施し、さらに折曲加工を施すことによって放熱体を形成するので、押出材を加工する通常のヒートシンクと比較して放熱体の製造が非常に容易になる。また、この放熱体に対して、３個の半導体素子を重なり合うように配置しているので、配線基板の配線構造が非常に簡単になり、配線基板の配線構造が大変簡単なものになる。また、３個の半導体素子の間隔を均一にできるので、それぞれの同一種の端子の間隔も均一化でき、電力バランスを安定的に保持することが容易になる。さらに、半導体素子の端子付近の冷却を効率的に行うことができる。くわえて、配線基板の配線も短くなるので、配線に起因するノイズ及びサージを低減することができる。
【実施例２】
【００３４】
図４は、本発明の第２の実施例に係る半導体素子の放熱構造の斜視図である。図４において、１７は中間部、６０は半導体素子であり、その他の符号は図１の符号と同じものを示す。
【００３５】
図４に示すように、この実施例の放熱構造は、２個の実施例１の構造を一体化したものに相当する。この構造によれば、半導体素子２０等の３個の半導体素子に加えて、半導体素子６０等の別の３個の半導体素子を設けることができる。半導体素子６０等の３個の半導体素子は、半導体素子２０等と重なり合うように配置されていないので、これら二つの半導体素子グループの間においては電力バランスを安定的に保持する効果は得られないが、放熱体１０の加工の容易性などの利点は実施例１と同様に得られる。
【実施例３】
【００３６】
図５は、本発明の第３の実施例に係る半導体素子の放熱構造の斜視図である。図５において、１７ａ，１７ｂは中間部、９０は半導体素子であり、その他の符号は図１及び図４の符号と同じものを示す。
【００３７】
図５に示すように、この実施例の放熱構造は、３個の実施例１の構造を一体化したものに相当する。この構造によれば、半導体素子２０等の３個の半導体素子に加えて、半導体素子６０等、半導体素子９０等の別の６個の半導体素子を設けることができる。したがって、ヒートシンクの表裏に多数の半導体素子を貼り付ける従来技術構造と同様に、放熱体１０を多数の半導体素子の放熱に利用することが可能である。ただし、半導体素子６０等及び半導体素子９０等のそれそれ３個の半導体素子は、半導体素子２０等と重なり合うように配置されていないので、これら三つの半導体素子グループの間においては電力バランスを安定的に保持する効果は得られないが、放熱体１０の加工の容易性などの利点は実施例１と同様に得られる。
【実施例４】
【００３８】
図６は、本発明の第４の実施例に係る半導体素子の放熱構造の斜視図である。図６において、１０ａ，１０ｂ，１０ｃ，１０ｄは放熱体、５２ｂ，５２ｄはビス孔、１００は放熱板を示す。
【００３９】
図６に示すように、この実施例の放熱構造は、４個の実施例２の構造、すなわち放熱体１０ａ，１０ｂ，１０ｃ，１０ｄを一定間隔で配置し、これに放熱板１００一体化したものである。また、放熱板１００は、放熱体１０ｂのビス孔５２ｂなどのビス孔を利用して４個の放熱体に固着されている。この構造によれば、補助的な放熱手段として放熱板１００を設けているので、放熱体１０ａ，１０ｂ，１０ｃ，１０ｄだけでは放熱能力が不足する場合に大変有効である。
【００４０】
また、以上の各実施例においては、すべて３端子の半導体素子を取り上げて説明したが、２端子の半導体素子などに対しても同様に適用できることは言うまでもない。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施例に係る半導体素子の放熱構造の斜視図である。
【図２】本発明の第１の実施例に係る半導体素子の放熱構造の分解斜視図である。
【図３ａ】本発明の第１の実施例に係る半導体素子の放熱構造の正面図である。
【図３ｂ】本発明の第１の実施例に係る半導体素子の放熱構造の背面図である。
【図３ｃ】本発明の第１の実施例に係る半導体素子の放熱構造の側面図である。
【図４】本発明の第２の実施例に係る半導体素子の放熱構造の斜視図である。
【図５】本発明の第３の実施例に係る半導体素子の放熱構造の斜視図である。
【図６】本発明の第４の実施例に係る半導体素子の放熱構造の斜視図である。
【図７ａ】従来技術構造に係る半導体素子の温度上昇分布を示す説明図である。
【図７ｂ】本発明に係る半導体素子の構造の温度上昇分布を示す説明図である。
【図８ａ】本発明の第１の実施例に対応したシミュレーションモデルを示す説明図である。
【図８ｂ】従来技術構造に対応したシミュレーションモデルを示す説明図である。
【図９ａ】本発明の第１の実施例のシミュレーション結果を示すグラフである。
【図９ｂ】従来技術構造のシミュレーション結果を示すグラフである。
【符号の説明】
【００４２】
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ…放熱体、１１…第１素子張付部、１２…第２素子張付部、１３…第３素子張付部、１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ…切込部、１５ａ，１５ｂ…下部連結部、１６…上部連結部、１７，１７ａ，１７ｂ…中間部、１８ａ，１８ｂ…ビス孔、１９…ビーズコア、２０…半導体素子、２１…モールド樹脂、２２…貫通孔、２３…上端部、２４…下端部、２５ａ，２５ｂ，２５ｃ…端子、３０…半導体素子、３３…上端部、３５ａ，３５ｂ，３５ｃ…端子、４０…半導体素子、４３…上端部、４５ａ，４５ｂ，４５ｃ…端子、５０…ビス、５２ｂ，５２ｄ…ビス孔、６０…半導体素子、９０…半導体素子、１００，１０１ａ，１０１ｂ…放熱板、１０１，１０２，１０３…配線
【図１】
2006179783.tif 000003
【図２】
2006179783.tif 000004
【図３ａ】
2006179783.tif 000005
【図３ｂ】
2006179783.tif 000006
【図３ｃ】
2006179783.tif 000007
【図４】
2006179783.tif 000008
【図５】
2006179783.tif 000009
【図６】
2006179783.tif 000010
【図７ａ】
2006179783.tif 000011
【図７ｂ】
2006179783.tif 000012
【図８ａ】
2006179783.tif 000013
【図８ｂ】
2006179783.tif 000014
【図９ａ】
2006179783.tif 000015
【図９ｂ】
2006179783.tif 000016