(57)【要約】【課題】的確に位相窓の位置を設定でき、正常な位相比較を実現でき、しかもディフェクト等による位相比較結果に対しても的確にマスクをかけることが可能なクロック生成回路および光ディスク装置を提供する。【解決手段】ウォブルＰＬＬ回路２２に、位相比較器２２２の出力の隣接サイクル間の変動または１サイクル間隔の変動を計測し、その値が設定しきい値ＮＯＩＤＥＴＬＶＬを越えた場合には、変調領域あるいはディフェクトとみなしてＶＣＯへの位相比較器出力のフィードバックをマスクする変調およびディフェクト検出器２２３を設ける。【選択図】    図１
2006031890.tif 000002
【特許請求の範囲】
【請求項１】
所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号から、上記キャリア信号の周波数に同期をとるためのクロックを生成するクロック生成生回路であって、
上記各波形を上記生成されたクロックの定められた位相で入力をサンプリングするサンプリング回路と、
位相同期回路と、を有し、
上記位相同期回路は、
位相比較結果に応じた周波数で発振するクロックを生成し、上記サンプリング回路に出力する発振回路と、
上記サンプリング回路の出力信号と、上記発振回路の発振クロックとの位相比較を行い、上記位相比較結果を出力する位相比較器と、
上記位相比較器の出力の変動を検出し、設定しきい値を越える変動が発生した場合には、上記発振回路への位相比較結果のフィードバックを特定の期間マスクする検出器と、を含む
クロック生成回路。
【請求項２】
上記検出器は、上記位相比較器の出力の隣接サイクル間の変動または１サイクル間隔の変動を計測し、計測値が上記設定しきい値を越えた場合には、上記発振回路への位相比較器出力のフィードバックをマスクする
請求項１記載のクロック生成回路。
【請求項３】
上記検出器は、設定信号に応じて、上記マスクすべき検出結果が得られた場合であっても、マスクをかけずに上記位相比較器の位相比較結果の上記発振回路へのフィードバックを行う
請求項１記載のクロック生成回路。
【請求項４】
上記設定しきい値は、任意の値に変更可能である
請求項１記載のクロック生成回路。
【請求項５】
ウォブルを有し、ウォブルの一部を変調することにより所定の情報を埋め込むタイプの光ディスク装置であって、
上記光ディスクに光を照射し、その反射光に応じた再生信号に基づいてウォブルデータを生成するウォブルデータ生成回路と、
位相同期回路を有し、上記ウォブルデータ生成回路により生成されたウォブルデータに基づいてウォブルクロックを生成するウォブルクロック生成回路と、を有し、
上記ウォブルデータ生成回路は、
上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる各波形を再生されたウォブルクロックの定められた位相で入力をサンプルするサンプリング回路、を含み、
上記位相同期回路は、
位相比較結果に応じた周波数で発振するクロックを生成し、上記サンプリング回路に出力する発振回路と、
上記サンプリング回路の出力信号と、上記発振回路の発振クロックとの位相比較を行い、上記位相比較結果を出力する位相比較器と、
上記位相比較器の出力の変動を検出し、設定しきい値を越える変動が発生した場合には、上記発振回路への位相比較結果のフィードバックを特定の期間マスクする検出器と、を含む
光ディスク装置。
【請求項６】
上記検出器は、上記位相比較器の出力の隣接サイクル間の変動または１サイクル間隔の変動を計測し、計測値が上記設定しきい値を越えた場合には、上記発振回路への位相比較器出力のフィードバックをマスクする
請求項５記載の光ディスク装置。
【請求項７】
上記検出器は、設定信号に応じて、上記マスクすべき検出結果が得られた場合であっても、マスクをかけずに上記位相比較器の位相比較結果の上記発振回路へのフィードバックを行う
請求項５記載の光ディスク装置。
【請求項８】
上記ウォブルの一部はＭＳＫ変調され、
上記検出器のマスク期間は、４ウォブルサイクル長に設定されている
請求項５記載の光ディスク装置。
【請求項９】
上記ウォブルの一部はＭＳＫ変調され、
上記検出器のマスク期間は、４ウォブルサイクル長に設定されている
請求項６記載の光ディスク装置。
【請求項１０】
上記設定しきい値は、任意の値に変更可能である
請求項５記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号からクロックを生成するクロック生成回路に係り、より具体的には、たとえばトラックを適当な波長で蛇行（ウォブリング）させたディスク記録媒体の情報からクロックを生成するクロック生成回路および光ディスク装置に関するものである。
【背景技術】
【０００２】
たとえば書き込み型光ディスクには、トラックを適当な波長で蛇行させ、その再生信号からライトクロック（Ｗｒｉｔｅ  Ｃｌｏｃｋ）を作り出すなどの処理を行うものがある。トラックを適当な波長で蛇行させることを、いわゆるウォブリング（Ｗｏｂｂｌｉｎｇ）といい、その再生信号を変調したものがウォブル（Ｗｏｂｂｌｅ）信号と言われるものである。
また、それらのなかには、ウォブル信号の一部を別の波形で置き換え、アドレスなどの情報を埋め込むタイプのものがある。
【０００３】
具体的には、ディスクにデータを記録するには、データトラックを形成するための案内を行う手段が必要になる。
このために、図１１に示すように、プリグルーブとしてあらかじめ溝（グルーブ）を形成し、そのグルーブもしくはランド（グルーブとグルーブに挟まれる断面台地状の部位）をデータトラックとすることが行われている。
また、データトラック上の所定の位置にデータを記録することができるようにアドレス情報を記録する必要もあるが、このアドレス情報は、グルーブをウォブリング（蛇行）させることで記録される場合がある。
【０００４】
すなわち、データを記録するトラックが、たとえばプリグルーブとしてあらかじめ形成されるが、このプリグルーブの側壁をアドレス情報に対応してウォブリングさせる。
このようにすると、記録時や再生時に、反射光情報として得られるウォブリング情報からアドレスを読み取ることができ、たとえばアドレスを示すピットデータ等をあらかじめトラック上に形成しておかなくても、所望の位置にデータを記録再生することができる。  このように、ウォブリンググルーブとしてアドレス情報を付加することで、たとえばトラック上に離散的にアドレスエリアを設けて、ピットデータとしてアドレスを記録することが不要となり、そのアドレスエリアが不要となる分、実データの記録容量を増大させることができる。
【０００５】
これらの光ディスクにおいて、変調されたウォブル信号から、情報を取り出す装置が提案されている（たとえば、特許文献１参照）。
【０００６】
この特許文献１に記載された装置において、情報再生時には、レーザダイオードから出射され、ディスクで反射された光がフォトディテクタで受信される。
フォトディテクタＰＤは、たとえば、図１２に示すように、Ａ，Ｂ，Ｃ，Ｄの領域に４分割されており、これらの分割されたフォトディテクタＰＤ−Ａ，ＰＤ−Ｂ，ＰＤ−Ｃ，ＰＤ−Ｄによる各信号がＲＦ信号、トラッキングエラー（ＴＥ：Ｔｒａｃｋｉｎｇ  Ｅｒｒｏｒ）信号、フォーカスエラー（ＦＥ：Ｆｏｃｕｓ  Ｅｒｒｏｒ）信号などの信号に変換される。
ＲＦ信号は、イコライザ（Ｅｑｕａｌｉｚｅｒ）、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路、アナログ・デジタルコンバータ（Ａｎａｌｏｇ・Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）、ビタビデコーダなどからなるリードチャネルを経て２値化される。
そして、復調器（Ｄｅｍｏｄｕｌａｔｏｒ）、デコーダ（Ｄｅｃｏｄｅｒ）によりディスクに記録された情報が再生される。
【０００７】
一方、エンコーダ（Ｅｎｃｏｄｅｒ）、変調器（Ｍｏｄｕｌａｔｏｒ）によって、外部からの信号が変調され、所定の書き込み系回路を介して、レーザドライバでレーザを駆動することによってディスク面に所望のデータが記録される。
【０００８】
このような装置で対象とする光ディスク記録媒体では、上述したように、ディスク面にいわゆるランドとグルーブがあり、この形状を蛇行（Ｗｏｂｂｌｅ）させることにより、タイミング信号を得る。
具体的には、たとえば４分割されたフォトディテクタのトラック方向で分割される２つずつの信号の和の差（ＴＥ信号と同じ）をとることによりこの蛇行に比例する信号を得ることができる。
この信号は、書き込み時のクロック、スピンドルサーボのためのＦＧ情報に使われる。
【０００９】
このウォブル信号は、タイミング信号を取り出すことを主目的とするため、通常単一周波数の信号が書かれているが、ＰＬＬの動作を阻害しない範囲で一部分に変調を加えることができる。
このように変調されたウォブル信号は、ＡＤＩＰ（Ａｄｄｒｅｓｓ  Ｉｎ  Ｐｒｅｇｒｏｏｖｅ）と呼ばれる。
【００１０】
一般的なＡＤＩＰ構造としては、たとえばＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）の相変化記録方式の書換型ディスクであるＤＶＤ−ＲＷでは、図１３に示すように、９３波（９３ウォブル）に８波（８ウォブル）が使われ、波形の組み合わせでシンク（Ｓｙｎｃ）、データ０、データ１が識別される。
【００１１】
また、Ｂｌｕｒ−ｒａｙの場合、５６波の中に、ＭＳＫ（Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）マークが埋め込まれ、そのＭＳＫマークの位置によってシンクパターン、データ０（Ｄａｔａ０）、データ１（Ｄａｔａ１）が決められている。
【００１２】
そして、ウォブルデコーダでデコードされた結果は、次段の同期ブロックでユニットごとの同期、さらにワード単位での同期が確立されて、最終的なアドレスなどの情報となる。
【００１３】
ところで、上述したようにらウォブル信号からタイミング信号を取り出すためのウォブル同期用のＰＬＬ回路は、位相の同期の際の位相比較を行う場合、位相比較を行う範囲を極力大きくとれるように、いわゆる検出窓を生成する必要がある。
また、ウォブルに対して位相変調が施されている場合、その変調箇所においてウォブル信号の振幅や周期の乱れにより正常な信号を検出することができない可能性がある。
また、ウォブルが乱れている期間に位相同期をさせようとすると、ロックがはずれたり所望する周波数と異なるクロック信号を生成する可能性がある。
そこで、検出窓の生成とウォブル信号の検出のために位相比較結果や搬送波（キャリア信号）にマスク処理を施すように構成した装置が提案されている（たとえば特許文献２参照）。
【００１４】
特許文献２に記載された技術は、ウォブル信号のエッジを検出し、このエッジ信号にもとづいて、位相検出窓幅を調整することにより、正常でないと思われる位相差信号をマスクする、というものである。
【特許文献１】特開２００２−３４２９４１号公報
【特許文献２】特開２００１−３１９４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、このようなエッジ比較型ＰＬＬ回路においては、ウォブルのエッジを基準にして位相検出窓を生成しても、ウォブル自体が位相変調や周波数変調されている場合、検出窓の位置がずれてしまうため、正常な位相比較はできない。
【００１６】
また、アドレス記録のため変調部の位置は、一旦ウォブルＰＬＬの位相ロックがかかりアドレスのデコードが可能になれば推定可能であるため、この情報に基づいて変調位置の位相比較結果にマスクをかけることも行われている。
しかし、この方法では、隣接トラックからの変調部のクロストークや突発的に発生するディフェクト等による位相比較結果のマスクを行うことはできない。
ディフェクトに関しては、ディフェクト検出回路により検出を行い、ウォブルＰＬＬをホールドする機能が用いられるが、この場合にも検出遅れが存在するため、ディフェクト初期の位相比較結果をマスクすることは難しい。
【００１７】
本発明の目的は、的確に位相窓の位置を設定でき、正常な位相比較を実現でき、しかもディフェクト等による位相比較結果に対しても的確にマスクをかけることが可能な情報検出回路およびディスク装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記目的を達成するため、本発明の第１の観点は、所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号から、上記キャリア信号の周波数に同期をとるためのクロックを生成するクロック生成生回路であって、上記各波形を上記生成されたクロックの定められた位相で入力をサンプリングするサンプリング回路と、位相同期回路と、を有し、上記位相同期回路は、位相比較結果に応じた周波数で発振するクロックを生成し、上記サンプリング回路に出力する発振回路と、上記サンプリング回路の出力信号と、上記発振回路の発振クロックとの位相比較を行い、上記位相比較結果を出力する位相比較器と、上記位相比較器の出力の変動を検出し、設定しきい値を越える変動が発生した場合には、上記発振回路への位相比較結果のフィードバックを特定の期間マスクする検出器とを含む。
【００１９】
本発明の第２の観点は、ウォブルを有し、ウォブルの一部を変調することにより所定の情報を埋め込むタイプの光ディスク装置であって、上記光ディスクに光を照射し、その反射光に応じた再生信号に基づいてウォブルデータを生成するウォブルデータ生成回路と、位相同期回路を有し、上記ウォブルデータ生成回路により生成されたウォブルデータに基づいてウォブルクロックを生成するウォブルクロック生成回路と、を有し、上記ウォブルデータ生成回路は、上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる各波形を再生されたウォブルクロックの定められた位相で入力をサンプルするサンプリング回路、を含み、上記位相同期回路は、位相比較結果に応じた周波数で発振するクロックを生成し、上記サンプリング回路に出力する発振回路と、上記サンプリング回路の出力信号と、上記発振回路の発振クロックとの位相比較を行い、上記位相比較結果を出力する位相比較器と、上記位相比較器の出力の変動を検出し、設定しきい値を越える変動が発生した場合には、上記発振回路への位相比較結果のフィードバックを特定の期間マスクする検出器とを含む。
【００２０】
好適には、上記検出器は、上記位相比較器の出力の隣接サイクル間の変動または１サイクル間隔の変動を計測し、計測値が上記設定しきい値を越えた場合には、上記発振回路への位相比較器出力のフィードバックをマスクする。
【００２１】
好適には、上記検出器は、設定信号に応じて、上記マスクすべき検出結果が得られた場合であっても、マスクをかけずに上記位相比較器の位相比較結果の上記発振回路へのフィードバックを行う。
【００２２】
好適には、上記ウォブルの一部はＭＳＫ変調され、上記検出器のマスク期間は、４ウォブルサイクル長に設定されている。
【００２３】
好適には、上記設定しきい値は、任意の値に変更可能である。
【００２４】
本発明によれば、たとえば光ディスク装置のウォブル用位相同期回路（ＰＬＬ）において、位相比較器出力の変動を検出する検出器をもち、設定しきい値を越える変動が発生した場合には、発振回路（ＶＣＯ）への位相比較結果のフィードバックを特定の期間マスクする。
これにより、ウォブル信号に対するクロック位相の変動を防止される。
【発明の効果】
【００２５】
本発明によれば、位相比較出力の変動を計測することにより、ＰＬＬの位相引き込み時、位相ロック時によらず、異常状態を検出し、フィードバックにマスクをかけることができるため、引き込み時にはスムーズな引き込みを実現でき、ロック時にはクロック位相の変動を防止することができる。
また、トラッキングやフォーカスの状態により隣接トラックからの変調信号のクロストークがあった場合にも、位相比較出力の異常を検出し、マスクすることができる。
さらに、デフォーカス等によるウォブル信号の乱れに対して、ディフェクト検出回路の検出遅れがあった場合でも、位相比較出力のマスクを迅速に行い、ウォブル信号に対するクロック位相の変動を防止することができる。
【発明を実施するための最良の形態】
【００２６】
以下、添付図面に関連付けて本発明の実施形態を詳細に説明する。
【００２７】
図１は、本発明に係る情報検出装置を採用した光ディスク装置の一実施形態を示すシステム構成図である。
【００２８】
本光ディスク装置１０は、ディスク１１、スピンドルモータおよびドライバ１２、光ピックアップ１３、スレッドドライバ１４、２軸ドライバ１５、マトリクス回路１６、サーボ回路１７、スピンドルサーボ回路１８、レーザドライバおよび自動パワー制御回路１９、リードチャネル回路２０、アドレス復調器（ＤＥＭＯＤ）２１、ウォブルＰＬＬ回路２２、クロック生成回路２３、エンコード／デコード回路２４、バッファコントローラ２５、バッファメモリ２６、システムコントローラ２７、インタフェース回路（Ｉ／Ｆ）２８、変調回路（ＭＯＤ）２９、およびライトストラテジー回路（ＷＳ）３０を有している。
【００２９】
ディスク１１は、図示しないターンテーブルに積載され、記録／再生動作時においてスピンドルモータ１２によって一定線速度（ＣＬＶ）で回転駆動される。
そして、光ピックアップ１３によってディスク１１上のトラックに記録されたピットデータやトラックのウォブリングとして埋め込まれたＡＤＩＰ情報の読み出しが行われる。グルーブとして形成されているトラック上にデータとして記録されるピットはいわゆる相変化ピットであり、またディスク内周側のエンポスビットエリアにおいてはエンポスビットのこととなる。
【００３０】
ウォブリングの方式としては、たとえば図２に示すように、データクロックＤＣＫの１／６９の周波数のウォブル信号の一部に別のタイプの波形（１．５倍の周波数、１．５周期）が埋め込まれて構成される。
具体的には、図２中に連続するタイプ＜１＞で示す基準波形の中に、図中タイプ＜２＞、＜４＞の波形、すなわち、基準波形の１．５倍の周波数を持つＭＳＫマーク（（Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ  ｍａｒｋ）がこの順序で埋め込まれている。そして、タイプ＜３＞の波形は基準波形＜１＞を位相反転したタイプである。
【００３１】
光ピックアップ１３内には、レーザ光源となるレーザダイオード（ＬＤ）１３１や、ディスク１１からの反射光を検出するためのフォトディテクタ（ＰＤ）１３２、レーザ光の出力端となる対物レンズ１３３、レーザ光を対物レンズ１３３を介してディスク記録面に照射し、またその反射光をフォトディテクタ１３２に導く図示しない光学系が形成される。
また、レーザダイオード１３１からの出力光の一部が受光されるモニタ用ディテクタも設けられる。レーザダイオード１３１は、たとえば波長４０５０ｍのいわゆる青色レーザを出力する。また光学系によるＮＡは０．８５である。
【００３２】
対物レンズ１３３は、２軸ドライバ１５によってトラッキング方向およびフォーカス方向に移動可能に保持されている。また、光ピックアップ１３全体はスレッドドライバ１４によりディスク半径方向に移動可能に構成されている。また、光ピックアップ１３におけるレーザダイオード１３１はレーザドライバ１９からのドライブ信号（ドライブ電流）によってレーザ発光駆動される。
ディスク１１からの反射光情報は、フォトディテクタ１３２によって検出され、受光光量に応じた電気信号に変換されて、ウォブルデータ生成回路としてのマトリクス回路１６に供給される。
【００３３】
また、サーボ回路１４は、トラッキングエラー信号ＴＥの低域成分として得られるスレッドエラー信号や、システムコントローラ３０からのアクセス実行制御などに基づいてスレッドドライブ信号ＳＤを生成し、スレッドドライバ１４に供給する。
スレッドドライバ１４は、スレッドドライブ信号ＳＤに応じてスレッド機構を駆動する。スレッド機構には、図示しないが、光ピックアップ１３を保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、スレッドドライバ１４がスレッドドライブ信号に応じてスレッドモータを駆動することで、光ピックアップ１３の所要のスライド移動が行われる。
【００３４】
マトリクス回路１６には、フォトディテクタ１３２としての複数（たとえば４）の受光素子からの出力電流に対応して電流電圧変換回路、マトリクス演算／増幅回路等を備え、マトリクス演算処理により必要な信号を生成する。
マトリクス回路１６は、たとえば再生データに相当する高周波信号（再生データ信号）ＲＦ、サーボ制御のためのフォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥなどを生成する。さらに、グルーブのウォブリングに係る信号、すなわちウォブリングを検出する信号としてウォブルデータＷＢＤを生成する。
【００３５】
マトリクス回路１６から出力されるウォブルデータＷＢＤおよび再生データ信号を含むプシュプル信号Ｐ／Ｐは２値化回路等を含むリードチャネル回路２０に、フォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥはサーボ回路１７に、それぞれ供給される。
【００３６】
サーボ回路１７は、マトリクス回路１６からのフォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥから、フォーカス、トラッキング、スレッドの各種サーボドライブ信号を生成しサーボ動作を実行させる。
すなわち、サーボ回路１７は、フォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥに応じてフォーカスドライブ信号ＦＤ、トラッキングドライブ信号ＴＤを生成し、２軸ドライバ１５に供給する。
２軸ドライバ１５は、光ピックアップ１３における２軸機構のフォーカスコイル、トラッキングコイルを駆動する。
これによって、光ピックアップ１３、マトリクス回路１６、サーボ回路１７、２軸ドライバ１５、二軸機構によるトラッキングサーボループおよびフォーカスサーボループが形成される。
【００３７】
スピンドルサーボ回路１８は、スピンドルモータ１２をＣＬＶ回転させる制御を行う。スピンドルサーボ回路１８は、ウォブルＰＬＬ回路２２で生成され、クロック生成回路２１を通して供給されるウォブルクロックＷＣＫを受けて、現在のスピンドルモータ１２の回転速度情報を得、これを所定のＣＬＶ基準速度情報と比較することで、スピンドルエラー信号ＳＰＥを生成する。
また、スピンドルサーボ回路１８は、データ再生時においては、エンコード／デコード回路２４内のＰＬＬによって生成される再生クロック（デコード処理の基準となるクロツク）が、現在のスピンドルモータ１２の回転速度情報となるため、これを所定のＣＬＶ基準速度情報と比較することでスピンドルエラー信号ＳＰＥを生成することもできる。
そして、スピンドルサーボ回路１８は、スピンドルモータドライバに対してスピンドルエラー信号ＳＰＥに応じて生成したスピンドルドライブ信号を供給する。
スピンドルモータドライバ１２は、スピンドルドライブ信号ＳＰＤに応じて、たとえば３相駆動信号をスピンドルモータに印加し、スピンドルモータ１２のＣＬＶ回転を実行させる。
また、スピンドルサーボ回路１８は、システムコントローラ２８からのスピンドルキック／ブレーキ制御信号に応じてスピンドルドライブ信号ＳＰＤを発生させ、スピンドルモータドライバ１２によるスピンドルモータの起動、停止、加速、減速などの動作も実行させる。
【００３８】
レーザドライバ１９は、ライトデータＷＤＡＴＡとして供給されたレーザドライブパルスを光ピックアップ１３のレーザダイオード１３１に与え、レーザ発光駆動を行う。これにより、ディスク１１に記録データに応じたピット（相変化ピット）が形成されることになる。
【００３９】
また、ＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路１９は、モニタ用ディテクタの出力によりレーザ出力パワーをモニターしながらレーザーの出力が温度などによらず一定になるように制御する。レーザー出力の目標値はシステムコントローラ２８から与えられ、レーザ出力レベルが、その目標値になるようにレーザドライバを制御する。
【００４０】
リードチャネル回路２０は、マトリクス回路１６によるプシュプル信号Ｐ／Ｐに基づいてウォブル信号を検出し、ウォブルＰＬＬ回路２２によるウォブルロックにより検出したウォブル信号をウォブルＰＬＬ回路２２によるウォブルロックによりサンプリングしてディジタル化（２値化）して、ディジタルウォブル再生信号ＤＷＢＬをアドレス復調器２１およびウォブルＰＬＬ回路２２に出力する。
【００４１】
アドレス復調器２１は、リードチャネル回路２０によるディジタルウォブル再生信号ＤＷＢの変調信号を検出してアドレス復調を行い、エンコード／デコード部２４のアドレス復号部に出力する。
【００４２】
ウォブルクロック生成回路としてのウォブルＰＬＬ回路２２は、リードチャネル回路２０によるウォブル信号ＤＷＢＬに基づいて、基本となる所定周期（Ｔ）のキャリア信号の周波数に同期をとるためのウォブルクロックＷＣＫを生成し、リードチャネル回路２０およびクロック生成回路２３に供給する。
クロック生成回路２３においては、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫから変調クロックを生成し、変調器３１に供給する。
また、クロック生成回路２３においては、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫをスピンドルサーボ回路１８に供給する。
【００４３】
ウォブルクロック生成回路としてのウォブルＰＬＬ回路２２は、基本的に位相比較器でＶＣＯの発振出力とウォブル信号ＤＷＢＬの位相比較を行うが、本実施形態に係るウォブルＰＬＬ回路２２は、位相比較器出力の変動を検出する検出器を有し、設定しきい値値を越える変動が発生した場合には、ＶＣＯへの位相比較結果のフィードバックを特定の期間マスクすることにより、ウォブル信号に対するクロック位相の変動を防止する機能を有している。
【００４４】
図３は、本実施形態に係るウォブル再生系を構成するリードチャネル回路２０、およびウォブルＰＬＬ回路２２の具体的な構成例を示すブロック図である。
【００４５】
リードチャネル回路２０は、ＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路２０１、ウォブル検出回路２０２、アナログフィルタ２０３、およびＡＤＣ２０４を有する。
【００４６】
ＡＧＣ回路２０１は、マトリクス回路１６によるプシュプル信号Ｐ／Ｐの振幅を調整してウォブル検出回路２０２に出力する。
ウィブル検出回路２０２は、ＡＧＣ回路２０２により振幅調整されたプシュプル信号からウォブル信を抽出してアナログフィルタ２０３に供給する。
アナログフィルタ２０３は、ウォブル検出回路２０２で抽出されたウォブル信号から不要な低域および高域の信号成分を除去してウォブル再生信号としてＡＤＣ２０４に供給する。
ＡＤＣ２０４は、ウォブル再生信号をディジタル信号に変換してアドレス復調器２１およびウォブルＰＬＬ回路２２に出力する。
ＡＤＣ２０４の変換処理において、サンプリング位相を正しい状態に一致させる必要があり、そのためのウォブルＰＬＬ回路２２が必要となり、ＡＤＣ２０４は、ウォブルＰＬＬ回路２２よりウォブルクロックＷＣＫによりアナログフィルタ２０３によるウォブル再生信号をサンプリングする。
【００４７】
ウォブルＰＬＬ回路２２は、ディジタルバンドパスフィルタ２２１、位相比較器２２２、変調およびディフェクト検出器（以下、単に検出器という場合もある）２２３、ループフィルタ２２４、ＶＣＯ２２５を有する。
【００４８】
ディジタルバンドパスフィルタ２２１は、位相比較器２２２の位相比較に不要な信号成分を除去し、位相比較器２２２に出力する。
位相比較器２２２は、ディジタルバンドパスフィルタ２２１によるディジタルウォブル再生信号とＶＣＯ２２５の発振出力であるウォブルクロックＷＣＫとの位相比較を行い、位相比較結果を信号Ｓ２２２として検出器２２３に出力する。
検出器２２３は、位相比較器２２２の位相比較結果に変調部あるいはディフェクト等による異常状態が検出されると、ループフィルタ２２４への出力をマスクする。
ループフィルタ２２４は、検出器２２３の非マスク時の位相比較器２２２の正常な位相誤差データだけが帰還され、位相誤差データに応じた制御電圧をＶＣＯ２２５に供給する。
ＶＣＯ２２５は、ループフィルタ２２４による制御電圧に応じた周波数で発振し、発振出力をウォブルクロックＷＣＫとして、位相比較器２２２およびリードチャネル回路２１のＡＤＣ２１４に供給する。
【００４９】
図４は、本実施形態に係る変調およびディフェクト検出器２２３の具体的な構成例を示す回路図である。
【００５０】
図４の変調およびディフェクト検出器２２３は、ラッチ回路２２３１，２２３２、２２３３、第１ノイズレベルディテクタ２２３４、第２ノイズレベルディテクタ２２３５、第３ノイズレベルディテクタ２２３６、一方が負入力の２入力ＡＮＤゲート２２３７、２入力ＯＲゲート２２３８、カウンタ２２３９、およびスイッチ回路２２４０，２２４１を有している。
【００５１】
ラッチ回路２２３１は、位相比較器２２２の位相比較結果信号Ｓ２２２、すなわち６ビットの位相差誤差入力ｉｎｔｅｒｒがノードＮＤ０に現れた信号ＮＭ０を、クロックＣＬＫに同期してラッチし、６ビットの信号ＮＭ１としてノードＮＤ１に出力する。
ラッチ回路２２３２は、ノードＮＤ１に現れた信号ＮＭ１を、クロックＣＬＫに同期してラッチし、６ビットの信号ＮＭ２としてノードＮＤ２に出力する。
【００５２】
ラッチ回路２２３３は、スイッチ回路２２４１の出力信号をクロック信号ＣＬＫに同期してラッチして、検出器２２３の出力ｍａｓｋｏｕｔを次段のループフィルタ２２４に供給する。
【００５３】
なお、ラッチ回路２２３１〜２２３３は、リセット信号ＲＳＴによりリセットされる。
【００５４】
第１ノイズレベルディテクタ２２３４は、ラッチ回路２２３２にラッチされノードＮＤ２に現れた信号ＮＭ２と、ラッチ回路２２３１にラッチされノードＮＤ１に現れた信号ＮＭ１との減算を行い、その減算結果の絶対値が、図示しないレジスタに設定されたたとえば４ビットの設定しきい値ＮＯＩＤＥＴＬＶＬ（たとえば１５に設定される）と比較し、絶対値がしきい値ＮＯＩＤＥＴＬＶＬにより大きい場合は信号ＮＭ２１をハイレベルで、絶対値がしきい値ＮＯＩＤＥＴＬＶＬ以下の場合は信号ＮＭ２１をローレベルでＯＲゲート２２３８の一方の入力に出力する。
第１ノイズレベルディテクタ２２３４は、位相比較器出力の隣接サイクル間の変動を検出する。
【００５５】
第２ノイズレベルディテクタ２２３５は、ラッチ回路２２３２にラッチされノードＮＤ２に現れた信号ＮＭ２と、入力端子側のノードＮＤ０に現れた信号ＮＭ０との減算を行い、その減算結果の絶対値が、図示しないレジスタに設定されたたとえば４ビットの設定しきい値ＮＯＩＤＥＴＬＶＬ（たとえば１５に設定される）と比較し、絶対値がしきい値ＮＯＩＤＥＴＬＶＬにより大きい場合は信号ＮＭ２０をハイレベルで、絶対値がしきい値ＮＯＩＤＥＴＬＶＬ以下の場合は信号ＮＭ２０をローレベルでＡＮＤゲート２２３７の正入力に出力する。
第２ノイズレベルディテクタ２２３５は、位相比較器出力の１サイクル間隔の変動を検出する。
【００５６】
第３ノイズレベルディテクタ２２３６は、ラッチ回路２２３１にラッチされノードＮＤ１に現れた信号ＮＭ１と、入力端子側のノードＮＤ０に現れた信号ＮＭ０との減算を行い、その減算結果の絶対値が、図示しないレジスタに設定されたたとえば４ビットの設定しきい値ＮＯＩＤＥＴＬＶＬ（たとえば１５に設定される）と比較し、絶対値がしきい値ＮＯＩＤＥＴＬＶＬにより大きい場合は位相比較結果にマスクをかけさせるために信号ＮＭ１０をハイレベルで、絶対値がしきい値ＮＯＩＤＥＴＬＶＬ以下の場合は、位相比較結果にマスクをかけさせないために信号ＮＭ１０をローレベルでＡＮＤゲート２２３７の負入力に出力する。
第３ノイズレベルディテクタ２２３６は、位相比較器出力の隣接サイクル間の変動を検出する。
【００５７】
図５は、本実施形態に係るノイズレベルディテクタの構成例を示すブロック図である。ここでは、第１ノイズレベルディテクタ２２３４を例に説明するが、第２および第３ノイズレベルディテクタ２２３５，２２３６も同様の構成を有する。
【００５８】
ノイズレベルディテクタ２２３４は、信号Ｍ２とＮＭ１との減算処理を行う減算器２２３４１と、減算器２２３４１の減算結果の絶対値をとる絶対値回路２２３４２と、絶対値回路２２３４２による絶対値ＮＭ２１ＳＵＢと図示しないレジスタに設定された４ビットの４ビットの設定しきい値ＮＯＩＤＥＴＬＶＬ（たとえば１５に設定される）と比較し、比較結果をハイレベルまたはローレベルの信号ＮＭ２１として出力する比較器２２３４３とを有する。
【００５９】
ＡＮＤゲート２２３７は、第２ノイズレベルディテクタ２２３５の出力信号ＮＭ２０と第３ノイズレベルディテクタ２２３６の出力信号ＮＭ１０との論理積をとり、その結果を信号ＮＭ２１０としてＯＲゲート２２３８の他方の入力に出力する。
ＡＮＤゲート２２３７は、第２ノイズレベルディテクタ２２３５がノイズレベルを検出して出力信号ＮＭ２０がハイレベルで入力され、第３ノイズレベルディテクタ２２３６の出力信号ＮＭ１０がローレベルの場合に、位相比較結果にマスクをかけさせるためにハイレベルで信号ＮＭ２１０をＯＲゲート２２３８の他方の入力に出力する。
一方、  ＡＮＤゲート２２３７は、第２ノイズレベルディテクタ２２３５がノイズレベルを検出して出力信号ＮＭ２０がハイレベルで入力されている場合であっても、第３ノイズレベルディテクタ２２３６の出力信号ＮＭ１０がノイズレベルを検出してハイレベルの場合に、位相比較結果にマスクをかけさせないためにローレベルで信号ＮＭ２１０をＯＲゲート２２３８の他方の入力に出力する。
【００６０】
ＯＲゲート２２３８は、第１ノイズレベルディテクタ２２３４の出力信号ＮＭ２１がハイレベル、または／およびＡＮＤゲート２２３７の出力信号ＮＭ２１０がハイレベルの期間、マスクカウンタスタート信号ＭＣＮＴＳＴＡＲＴをカウンタ２２３９に出力する。
【００６１】
カウンタ２２３９は、マスクカウンタスタート信号ＭＣＮＴＳＴＡＲＴをハイレベルで受けると、たとえばマスクカウンタスタート信号ＭＣＮＴＳＴＡＲＴがローレベルに切り替わった時点からカウントアップし、そのカウント値ＭＡＳＫＣＮＴをスイッチ回路２２４０に出力する。
そして、カウンタ２２３９は、カウント値が「４」より大きく場合にリセットされる。
【００６２】
スイッチ回路２２４０は、カウンタ２２３９の出力値ＭＡＳＫＣＮＴが０の場合には、ノードＮＤ２の信号ＮＭ３を信号ＭＡＳＫＯＵＴ０としてスイッチ回路２２４１に出力し、カウンタ２２３９の出力値ＭＡＳＫＣＮＴが０以外の場合には、ノードＮＤ２の信号ＮＭ３をマスクして、０値を信号ＭＡＳＫＯＵＴ０としてスイッチ回路２２４１に出力する。
【００６３】
スイッチ回路２２４１は、図示しないレジスタに設定されているたとえば１ビットのノイズディテクトイネーブル値ＮＯＩＤＥＴＥＮＡがハイレベル（Ｈ）に設定されている場合には、スイッチ回路２２４０の出力信号を信号ＭＡＤＫＯＵＴとしてラッチ回路２２３３に出力する。
一方、スイッチ回路２２４１は、図示しないレジスタに設定されているたとえば１ビットのノイズディテクトイネーブル値ＮＯＩＤＥＴＥＮＡがローレベル（Ｌ）に設定されている場合には、位相誤差入力ｉｎｅｒｒである信号ＮＭ０を選択し、信号ＭＡＳＫＯＵＴとしてラッチ回路２２３３に出力する。
【００６４】
このような構成を有する変調およびディフェクト検出器２２３は、位相比較器２２２の出力の隣接サイクル間の変動または１サイクル間隔の変動を計測し、その値が設定しきい値ＮＯＩＤＥＴＬＶＬを越えた場合には、変調領域あるいはディフェクトとみなしてＶＣＯへの位相比較器出力のフィードバックをマスクする。
検出しきい値ＮＯＩＤＥＴＬＶＬはレジスタ等により任意の値に設定できる。
ブルレイディスクにおけるウォブルの変調領域の長さは、フォーマット上３ウォブルサイクル長と決まっているため、変調領域であった場合には位相ズレを考慮しても４ウォブルサイクル長のマスクをすればよい。
また、ディフェクトであった場合には、ディフェクト検出回路による検出からウォブルＰＬＬへのフィードバックがかかるまでの時間を考慮しても４ウォブルサイクルあればカバー可能である。
【００６５】
以上に本実施形態に係る変調およびディフェクト検出器２２３の構成および機能について説明したが、以下、図１のエンコード／デコード部２４〜ライトストラテジ−回路３０の機能について説明した後、ウォブル再生系の動作を変調およびディフェクト検出器２２３の動作を中心に、図面に関連付けて説明する。
【００６６】
エンコード／デコード部２４は、再生時のデコーダとしての機能部位と、記録時のエンコーダとしての機能部位を備える。再生時にはデコード処理として、ランレングスリミテッドコードの復調処理、エラー訂正処理、デインターリーブ等の処理を行い、再生データを得る。
【００６７】
また、エンコード／デコード部２４は、再生時には、ＰＬＬ処理により再生データ信号に同期した再生クロックを発生させ、その再生クロックに基づいて所定のデコード処理を実行する。
再生時においてエンコード／デコード部２４は、デコードしたデータをバッファコントローラ２５を通してバッファメモリ２６に蓄積していく。
この光ディスク装置１０からの再生出力としては、バッファメモリ２６にバファリングされているデータが読み出されて転送出力されることになる。
【００６８】
インターフェース部２７は、図示しない外部のホストコンピュータと接続され、ホストコンピュータとの間で記録データ、再生データや、各種コマンド等の通信を行う。
そして、再生時においては、デコードされバッファメモリ２６に格納された再生データは、インターフェース部２７を介してホストコンピュータに転送出力される。
なお、ホストコンピュータからのリードコマンド、ライトコマンドその他の信号はインターフェース部２７を介してシステムコントローラ２８に供給される。
【００６９】
一方、記録時には、図示しないホストコンピュータから記録データが転送されてくるが、その記録データはインターフェース部２７からバッファメモリ２６に送られてバッファリングされる。
この場合、エンコード／デコード部２４は、バッファリングされた記録データのエンコード処理として、エラー訂正コード付加やインターリーブ、サブコード等の付加、ディスク１００への記録データとしてのエンコードなどを実行する。
【００７０】
記録時においてエンコード処理のための基準クロックとなるエンコードクロックは、クロック生成回路２３で発生され、エンコード／デコード部２４は、このエンコードクロックを用いてエンコード処理を行う。
エンコード／デコード部２４でのエンコード処理により生成された記録データは、変調器２９で変調され、ライトストラテジ−回路３２で波形調整処理が行われた後、レーザドライブパルス（ライトデータＷＤＡＴＡ）としてレーザードライバ１９に送られる。
ライトストラテジ−回路３０では、記録補償、すなわち記録層の特性、レーザー光のスポット形状、記録線速度等に対する最適記録パワーの微調整やレーザドライブパルス波形の調整を行う。
【００７１】
以上のようなサーボ系および記録再生系の各種動作はマイクロコンピュータによって構成されたシステムコントローラ２８により制御される。
システムコントローラ２８は、図示しないホストコンピュータからのコマンドに応じて各種処理を実行する。たとえばホストコンピュータから、ディスク１１に記録されている或るデータの転送を求めるリードコマンドが供給された場合は、まず指示されたアドレスを目的としてシーク動作制御を行う。
すなわち、サーボ回路１７に指令を出し、シークコマンドにより指定されたアドレスをターゲットとする光ピックアップ１３のアクセス動作を実行させる。その後、その指示されたデータ区間のデータをホストコンピュータに転送するために必要な動作制御を行う。すなわち、ディスク１１からのデータ読出／デコード／バッファリング等を行って、要求されたデータを転送する。
【００７２】
また、システムコントローラ２８からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、２軸ドライバ１５に対してジャンプドライブ信号を出力することで、トラックジャンプ動作を実行させる。
【００７３】
また、図示しないホストコンピュータから書込命令（ライトコマンド）が出されると、システムコントローラ２８は、まず書き込むべきアドレスに光ピックアップ１３を移動させる。
そして、エンコード／デコード部２４により、ホストコンピュータから転送されてきたデータについて上述したようにエンコード処理を実行させる。
そして、上記のようにライトストラテジ−回路３０からのライトデータＷＤＡＴＡがレーザドライバ１９に供給されることで、記録が実行される。
【００７４】
ところで、以上の説明では、ホストコンピュータに接続される光ディスク装置１０としたが、本発明の光ディスクとしてはホストコンピュータ等と接続されない形態もあり得る。
その場合は、操作部や表示部が設けられたり、データ入出力のインターフェース部位の構成が、図１とは異なるものとなる。つまり、ユーザーの操作に応じて記録や再生が行われるとともに、各種データの入出力のための端子部が形成されればよい。もちろん構成例としては他にも多様に考えられ、たとえな記録専用装置、再生専用装置としての例も考えられる。
【００７５】
次に、本実施形態に係るウォブル再生系の動作を変調およびディフェクト検出器２２３の動作を中心に、タイミングチャートに関連付けて付けて説明する。
【００７６】
本実施形態においては、ウォブリングの方式としては、前述したように、図２に示すように、データクロックＤＣＫの１／６９の周波数のウォブル信号の一部に別のタイプの波形（１．５倍の周波数、１．５周期）が埋め込まれて構成される。
具体的には、図２中に連続するタイプ＜１＞で示す基準波形の中に、図中タイプ＜２＞、＜４＞の波形、すなわち、基準波形の１．５倍の周波数を持つＭＳＫマーク（MSK mark）がこの順序で埋め込まれている。そして、タイプ＜３＞の波形は基準波形＜１＞を位相反転したタイプである。
問題はノイズが存在する中で、これらタイプ＜２＞、＜３＞、＜４＞の波形の存在とそのタイミングをいかに検出するかにある。
【００７７】
光ピックアップ１３により読み出され、マトリクス回路１６で生成されたウォブル信号を含むプシュプル信号Ｐ／Ｐがリードチャネル回路２０に入力される。
リードチャネル回路２０においては、入力されたプシュプル信号Ｐ／ＰがＡＧＣ回路２０１で振幅調整され、ウォブル検出回路２０２でウォブル信号を抽出され、さらにアナログフィルタ２０３に入力される。
アナログフィルタ２０３により不要な低域および高域の信号成分を除去された再生信号は、ＡＤＣ２０４に入力される。
このとき、ＡＤＣ２０４のサンプリング位相を正しい状態に一致させる必要があり、ウォブルＰＬＬ回路２２が必要となる。
ＡＤＣ２０４の出力信号は、アドレス復調器２１に入力される。アドレス復調器２１は、入力ウォブル信号の変調信号を検出してアドレス復調を行い、後段のアドレス復号器２４は復調データからアドレスの復号を行い、コントローラ２８に出力する。
ＡＤＣ２０４の出力はまた、ウォブルＰＬＬ回路２２に入力される。
ウォブルＰＬＬ回路２２において、まず、ディジタルバンドパスフィルタ２２１により、位相比較に不要な信号成分を除去し、位相比較器２２２に入力する。位相比較器２２２の位相比較結果は、変調およびディフェクト検出器２２３に入力され、変調部あるいはディフェクト等による異常状態が検出されると、ループフィルタ２２４への出力はマスクされる。
これにより、正常な位相誤差データだけがループフィルタに帰還され、ＶＣＯ２２５への不要なノイズ注入を防止することができる。
【００７８】
ここで、図６（Ａ）〜（Ｕ）のタイミングチャートに関連付けて、変調およびディフェクト検出器２２３の、ノイズ波版が４ＷＣＫＬ６９の場合であって、ノイズディテクトイネーブル信号ＮＯＩＤＥＴＥＮＡがハイレベル（Ｈ）に設定されている場合で、スイッチ回路２２４１は、スイッチ回路２２４０の出力信号を信号ＭＡＤＫＯＵＴとしてラッチ回路２２３３に出力する。
また、ノイズディテクトレベルＮＯＩＤＥＴＬＶＬは「１５」に設定され、ＩＮＴＥＲＲ差分はプラス方向に２９である。
また、ノイズとしては図６（Ａ）に示すような、矩形パルス状のものとして仮定する。
【００７９】
〔１〕：図６（Ｈ）〜（Ｊ）に示すように、第１ノイズレベルディテクタ２２３４において、ノードＮＤ１の信号ＮＭ１とノードＮＤ２の信号ＮＭ２の隣接レベル差検出を行う。
この例では、ＮＭ１の値が３１で、ＮＭ２の値が２であるから減算結果が２９となる。この値は、設定ノイズディテクトレベルＮＯＩＤＥＴＬＶＬ「１５」より大きい。
〔１〕’：その結果、図６（Ｍ）に示すように、第１ノイズレベルディテクタ２２３４の出力信号ＮＭ２１はハイレベルとなる。
【００８０】
〔２〕：図６（Ｇ），（Ｉ），（Ｋ）に示すように、第２ノイズレベルディテクタ２２３５において、ノードＮＤ２の信号ＮＭ２とノードＮＤ０の信号ＮＭ０の隣々接レベル差検出を行う。
この例では、ＮＭ０の値が３１で、ＮＭ２の値が２であるから減算結果が２９となる。この値は、設定ノイズディテクトレベルＮＯＩＤＥＴＬＶＬ「１５」より大きい。
〔２〕’：その結果、図６（Ｎ）に示すように、第２ノイズレベルディテクタ２２３５の出力信号ＮＭ２０はハイレベルとなる。
【００８１】
〔３〕：図６（Ｇ），（Ｈ），（Ｌ）に示すように、第３ノイズレベルディテクタ２２３６において、ノードＮＤ１の信号ＮＭ１とノードＮＤ０の信号ＮＭ０の隣々接レベル差検出制御用レベル検出を行う。
この例では、ＮＭ０の値が３１で、ＮＭ１の値が２であるから減算結果が２９となる。この値は、設定ノイズディテクトレベルＮＯＩＤＥＴＬＶＬ「１５」より大きい。
〔３〕’：その結果、図６（Ｏ）に示すように、第３ノイズレベルディテクタ２２３５の出力信号ＮＭ１０はハイレベルとなる。
これにより、図６（Ｐ）に示すように、ＡＮＤゲート２２３７の出力信号ＮＭ２１０がローレベルとなり、第２ノイズレベルディテクタ２２３５の出力信号ＮＭ２０がハイレベルとなっていること、すなわち、隣々接レベル差検出のノイズレベル検出結果を無効にする。
【００８２】
〔４〕：隣々接レベル差検出の制御後、図６（Ｏ）に示すように、第３ノイズレベルディテクタ２２３６の出力信号ＮＭ１０がローレベルとなることから、図６（Ｐ）に示すように、ＡＮＤゲート２２３７の出力信号ＮＭ２１０はハイレベルに切り替わる。
【００８３】
〔５〕：そして、図６（Ｍ），（Ｐ），（Ｑ）に示すように、信号ＮＭ２１または信号ＮＭ２１０がハイレベルであことから、ＯＲゲート２２３８の出力信号ＭＣＮＴＳＴＡＲＴがハイレベルになる。
〔６〕：その結果、図６（Ｒ）に示すように、カウンタ２２３９がカウントアップを開始する。
〔７〕：これに伴い、図６（Ｓ）に示すように、スイッチ回路２２４０は信号ＮＭ２の出力がマスクされ、スイッチ回路２２４０からは値０の信号ＭＡＳＫＯＵＴ０が出力される。
したがって、図６（Ｔ），（Ｕ）に示すように、スイッチ回路２２４１の出力信号ＭＡＳＫＯＵＴおよびラッチ回路２２３３の出力、すなわち検出器２３１の出力ｍａｓｋｏｕｔが０値に保持される。つまり、変調部あるいはディフェクト等による異常状態が検出されたものとして、位相比較器２２２の位相比較結果のループフィルタ２２４への出力はマスクされる。
【００８４】
〔８〕：そして、図６（Ｒ）に示すように、カウンタ２２３９のカウント値が「４」より大きく時点でカウンタ２２３９はリセットされ、カウント動作を停止する。
その結果、図６（Ｓ）〜（Ｕ）に示すように、スイッチ回路２２４０は、ノードＮＤ２の信号ＮＭ２（値２）を選択してスイッチ回路２２４１に信号ＭＡＳＫＯＵＴ０が出力され、スイッチ回路２２４１、ラッチ回路２２３３を通して、検出器２３１の出力ｍａｓｋｏｕｔが値２となってループフィルタ２２４に出力される。
これにより、正常な位相誤差データだけがループフィルタに帰還され、ＶＣＯ２２５への不要なノイズ注入を防止することができる。
【００８５】
図７（Ａ）〜（Ｕ）は、ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートである。
具体的な処理は、図６（Ａ）〜（Ｕ）に関連付けて説明した、ノイズ幅が４ＷＣＬＫ６９の場合の隣接レベル検出時の動作と同様に行われることからその説明は省略する。
【００８６】
図８（Ａ）〜（Ｕ）は、ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートである。
この場合のノイズイメージは、図８（Ａ）示すように、階段状のパルス波形の場合である。
【００８７】
〔１〕：図８（Ｈ）〜（Ｊ）に示すように、第１ノイズレベルディテクタ２２３４において、ノードＮＤ１の信号ＮＭ１とノードＮＤ２の信号ＮＭ２の隣接レベル差検出を行う。
この例では、ＮＭ１の値が１２で、ＮＭ２の値が２であるから減算結果が１０となる。この値は、設定ノイズディテクトレベルＮＯＩＤＥＴＬＶＬ「１５」より小さい。
〔１〕’：その結果、図６（Ｍ）に示すように、第１ノイズレベルディテクタ２２３４の出力信号ＮＭ２１はローレベルとなる。
【００８８】
〔２〕：図８（Ｇ），（Ｉ），（Ｋ）に示すように、第２ノイズレベルディテクタ２２３５において、ノードＮＤ２の信号ＮＭ２とノードＮＤ０の信号ＮＭ０の隣々接レベル差検出を行う。
この例では、ＮＭ０の値が２０で、ＮＭ２の値が２であるから減算結果が１８となる。この値は、設定ノイズディテクトレベルＮＯＩＤＥＴＬＶＬ「１５」より大きい。
〔２〕’：その結果、図８（Ｎ）に示すように、第２ノイズレベルディテクタ２２３５の出力信号ＮＭ２０はハイレベルとなる。
【００８９】
〔３〕：図８（Ｇ），（Ｈ），（Ｌ）に示すように、第３ノイズレベルディテクタ２２３６において、ノードＮＤ１の信号ＮＭ１とノードＮＤ０の信号ＮＭ０の隣々接レベル差検出制御用レベル検出を行う。
この例では、ＮＭ０の値が２０で、ＮＭ１の値が１２であるから減算結果が８となる。この値は、設定ノイズディテクトレベルＮＯＩＤＥＴＬＶＬ「１５」より小さい。
〔３〕’：その結果、図８（Ｏ）に示すように、第３ノイズレベルディテクタ２２３５の出力信号ＮＭ１０はローレベルとなる。
〔４〕：これにより、図８（Ｐ）に示すように、ＡＮＤゲート２２３７の出力信号ＮＭ２１０がハイレベルとなり、第２ノイズレベルディテクタ２２３５の出力信号ＮＭ２０がハイレベルとなっていること、すなわち、隣々接レベル差検出のノイズレベル検出結果を有効にする。
【００９０】
〔５〕：そして、図８（Ｍ），（Ｐ），（Ｑ）に示すように、信号ＮＭ２１または信号ＮＭ２１０がハイレベルであことから、ＯＲゲート２２３８の出力信号ＭＣＮＴＳＴＡＲＴがハイレベルになる。
〔６〕：その結果、図８（Ｒ）に示すように、カウンタ２２３９がカウントアップを開始する。
〔７〕：これに伴い、図８（Ｓ）に示すように、スイッチ回路２２４０は信号ＮＭ２の出力がマスクされ、スイッチ回路２２４０からは値０の信号ＭＡＳＫＯＵＴ０が出力される。
したがって、図８（Ｔ），（Ｕ）に示すように、スイッチ回路２２４１の出力信号ＭＡＳＫＯＵＴおよびラッチ回路２２３３の出力、すなわち検出器２３１の出力ｍａｓｋｏｕｔが０値に保持される。つまり、変調部あるいはディフェクト等による異常状態が検出されたものとして、位相比較器２２２の位相比較結果のループフィルタ２２４への出力はマスクされる。
【００９１】
そして、図８（Ｒ）に示すように、カウンタ２２３９のカウント値が「４」より大きく時点でカウンタ２２３９はリセットされ、カウント動作を停止する。
その結果、図８（Ｓ）〜（Ｕ）に示すように、スイッチ回路２２４０は、ノードＮＤ２の信号ＮＭ２（値２）を選択してスイッチ回路２２４１に信号ＭＡＳＫＯＵＴ０が出力され、スイッチ回路２２４１、ラッチ回路２２３３を通して、検出器２３１の出力ｍａｓｋｏｕｔが値２となってループフィルタ２２４に出力される。
これにより、正常な位相誤差データだけがループフィルタに帰還され、ＶＣＯ２２５への不要なノイズ注入を防止することができる。
【００９２】
図９（Ａ）〜（Ｕ）は、ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートであって、隣々接レベル差検出レベル差大の場合のタイミングチャートである。
この場合のノイズイメージは、図９（Ｅ）に示すように、階段状のパルス波形の場合である。
【００９３】
この場合、図９（Ｅ）に示すように、＜２＞のレベル差がノイズディテクトレベルＮＯＩＤＥＴＬＶＬより大きい場合、マスク開始が１タイミング遅れる。
｛１｝と｛２｝のレベル差には下記の相関関係がある。
・｛２｝が大、｛１｝が小、
・｛１｝が大、｛２｝が小、である。
よって、｛２｝のレベル差の大の場合は矩形のノイズ波と同等と考え、｛１｝がマスクされなくとも問題とならない。
【００９４】
図１０（Ａ）〜（Ｕ）は、ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートであって、１ビットのノイズディテクトイネーブル値ＮＯＩＤＥＴＥＮＡがローレベル（Ｌ）に設定されている場合のタイミングチャートである。
この場合、スイッチ回路２２４１は、図示しないレジスタに設定されているたとえば１ビットのノイズディテクトイネーブル値ＮＯＩＤＥＴＥＮＡがローレベル（Ｌ）に設定されていることから、位相誤差入力ｉｎｅｒｒである信号ＮＭ０を選択し、信号ＭＡＳＫＯＵＴとしてラッチ回路２２３３に出力する。
【００９５】
以上説明した本実施形態によれば、ウォブルＰＬＬ回路２２に、位相比較器２２２の出力の隣接サイクル間の変動または１サイクル間隔の変動を計測し、その値が設定しきい値ＮＯＩＤＥＴＬＶＬを越えた場合には、変調領域あるいはディフェクトとみなしてＶＣＯへの位相比較器出力のフィードバックをマスクする変調およびディフェクト検出器２２３を設けたの、以下の効果を得ることができる。
【００９６】
ウォブルＰＬＬの位相比較出力の変動を計測することにより、ＰＬＬの位相引き込み時、位相ロック時によらず、異常状態を検出し、フィードバックにマスクをかけることができるため、引き込み時にはスムーズな引き込みを実現でき、ロック時にはクロック位相の変動を防止することができる。
また、トラッキングやフォーカスの状態により隣接トラックからの変調信号のクロストークがあった場合にも、位相比較出力の異常を検出し、マスクすることができる。
さらに、デフォーカス等によるウォブル信号の乱れに対して、ディフェクト検出回路の検出遅れがあった場合でも、位相比較出力のマスクを迅速に行い、ウォブル信号に対するクロック位相の変動を防止することができる。
また、ウォブル信号波形をまずＡＤＣによりサンプリングし、このディジタルデータを演算することにより位相比較を行うＰＬＬにおいて位相誤差信号をマスクすることはできる。
【図面の簡単な説明】
【００９７】
【図１】本発明に係るクロック生成装置を採用した光ディスク装置の一実施形態を示すシステム構成図である。
【図２】ウォブルの変調波形の一例（ブルレイディスクのＭＳＫ変調の場合）を示すである。
【図３】本実施形態に係るウォブル再生系を構成するリードチャネル回路、およびウォブルＰＬＬ回路の具体的な構成例を示すブロック図である。
【図４】本実施形態に係る変調およびディフェクト検出器２２３の具体的な構成例を示す回路図である。
【図５】本実施形態に係るノイズレベルディテクタの構成例を示すブロック図である。
【図６】本実施形態に係るノイズレベルディテクタの位相誤差に対応するマスク処理を説明するためのタイミングチャートであって、ノイズ幅が４ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートである。
【図７】ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートである。
【図８】ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートである。
【図９】ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートであって、隣々接レベル差検出レベル差大の場合のタイミングチャートである。
【図１０】ノイズ幅が３ＷＣＬＫ６９の場合の隣接レベル検出時のタイミングチャートであって、１ビットのノイズディテクトイネーブル値ＮＯＩＤＥＴＥＮＡがローレベル（Ｌ）に設定されている場合のタイミングチャートである。
【図１１】ウォブルリングを説明するための図である。
【図１２】４分割フォトディテクタの説明図である。
【図１３】一般的なＡＤＩＰ構成を示す図である。
【符号の説明】
【００９８】
１０…光ディスク装置、１１…ディスク、１２…スピンドルモータおよびドライバ、１３…光ピックアップ、１３１…レーザドライバ（ＬＤ）、１３２…フォトディテクタ（ＰＤ）、１３３…対物レンズ、１４…スレッドドライバ、１５…２軸ドライバ、１６…マトリクス回路、１７…サーボ回路、１８…スピンドルサーボ回路、１９…レーザドライバおよび自動パワー制御回路、２０…リードチャネル回路、２０１…ＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）回路、２０２…ウォブル検出回路、２０３…アナログフィルタ、２１４…ＡＤＣ、２１…アドレス復調器（ＤＥＭＯＤ）、２２…ウォブルＰＬＬ回路、２２１…ディジタルバンドパスフィルタ、２２２…位相比較器、２２３…変調およびディフェクト検出器、２２４…ループフィルタ、２２５…ＶＣＯ、２３…クロック生成回路、２４…エンコード／デコード回路、２５…バッファコントローラ、２６…バッファメモリ、２７…システムコントローラ、２８…インタフェース回路（Ｉ／Ｆ）、２９…変調回路（ＭＯＤ）、３０…ライトストラテジー回路（ＷＳ）。
【図１】
2006031890.tif 000003
【図２】
2006031890.tif 000004
【図３】
2006031890.tif 000005
【図４】
2006031890.tif 000006
【図５】
2006031890.tif 000007
【図６】
2006031890.tif 000008
【図７】
2006031890.tif 000009
【図８】
2006031890.tif 000010
【図９】
2006031890.tif 000011
【図１０】
2006031890.tif 000012
【図１１】
2006031890.tif 000013
【図１２】
2006031890.tif 000014
【図１３】
2006031890.tif 000015