(57)【要約】【課題】ヘテロ接合型バイポーラトランジスタの電流利得（hfe）ばらつきを減らすことを目的とする。【解決手段】第１導電型半導体からなるエミッタ領域およびコレクタ領域と、第２導電型半導体からなるベース領域を有し、前記ベース領域にバンドギャップの狭い領域を有するヘテロ接合型バイポーラトランジスタであって、前記ベース領域とエミッタ領域の接合部近傍のエミッタ領域に所定の厚さ以上のたとえばバンドギャップの小さい再結合電流の大きい領域を有することを特徴とする。上記構造をとることで、エミッタ領域にバンドギャップの狭い中性領域が形成されるので、再結合電流が増えて、ベース電流が増大する。その結果、たとえば、エミッタ領域に多結晶シリコンを用いている場合に通常みられる界面酸化膜によるベース電流のばらつきが、再結合によって増大したベース電流によって目立たなくなり、電流利得のばらつきが低減される。【選択図】  図１
2006179507.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体からなるエミッタ領域およびコレクタ領域と、第２導電型半導体からなるベース領域を有し、前記ベース領域にバンドギャップの狭い領域を有するヘテロ接合型バイポーラトランジスタであって、前記ベース領域とエミッタ領域の接合部近傍のエミッタ領域に所定の厚さ以上のバンドギャップの狭い領域を有することを特徴とする半導体装置。
【請求項２】
前記エミッタ領域のバンドギャップの狭い領域に電子と正孔が再結合する中性領域が存在することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記所定の厚さが１０nｍ以上であることを特徴とする請求項１から請求項２に記載の半導体装置。
【請求項４】
前記バンドギャップの狭い領域がシリコンゲルマニウム半導体あるいはシリコンゲルマニウムカーバイド半導体あるいは酸素を含有するシリコンゲルマニウム半導体あるいは酸素を含有するシリコンゲルマニウムカーバイド半導体からなることを特徴とする請求項１から請求項３に記載の半導体装置。
【請求項５】
前記エミッタ領域の一部に多結晶シリコン半導体を有することを特徴とする請求項１から請求項４に記載の半導体装置。
【請求項６】
請求項１から請求項５に記載の半導体装置であって、ベース・エミッタ間電圧が０．７Vのときのベース電流がエミッタ面積１平方マイクロメートルあたり０．３×１０-6アンペアより大きいことを特徴とする半導体装置。
【請求項７】
ひとつの半導体基板に、請求項１から請求項６に記載の半導体装置を２個以上有して構成される半導体集積回路。
【請求項８】
となりあう半導体装置の電流利得のばらつきが小さいことを特徴とする請求項７に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合型バイポーラトランジスタおよびそれを用いた半導体集積回路に関するもので、同一基板上に二つ以上作製した際の電流利得のばらつきが小さいバイポーラトランジスタに関するものである。
【０００２】
【従来の技術】
近年、ベース層にシリコンゲルマニウム(SiGe)半導体を用いたヘテロ接合型バイポーラトランジスタ（HBT）が実現されるようになり、移動体通信機器などのアナログ高周波回路においてもシリコン系半導体デバイスが用いられるようになった。それにともない、このようなバイポーラトランジスタに対し、より一層の高周波特性向上が求められるようになり、ベース層の薄層化、高濃度化がすすめられている。ベース層を薄くするときの問題のひとつに、トランジスタ特性のばらつきがあり、より均一で精度の高いトランジスタを得るために、Geプロファイルやドーピングプロファイルの最適化が行われている。
【０００３】
図１は代表的な傾斜型のGeプロファイルをもつヘテロ接合型バイポーラトランジスタの構造断面図である。
【０００４】
ここに、１はSi半導体基板、２はSi半導体からなるｎ型コレクタ層、３はSiGe半導体からなるノンドープスペーサ層、４はSiGe半導体からなるｐ型ベース層、５はSiGe半導体からなるｎ型エミッタ層、６はSi半導体からなるｎ型エミッタ層、７は多結晶シリコンからなるｎ型エミッタ層、８はコレクタ電極、９はベース電極、１０はエミッタ電極、１１はトレンチ分離領域、１２は多結晶シリコンからなるｐ型外部ベース層である。
【０００５】
通常、SiGe層はｎ型コレクタ層上にエピタキシャル成長で形成され、その上に、ｎ型ドーパントがドープされた多結晶シリコンからなるエミッタ層が形成され、熱拡散で多結晶シリコン中のｎ型ドーパントをSiGeベース層に拡散させて、エミッタ・ベース接合を形成する。熱拡散でエミッタ・ベース間のｐｎ接合を形成しているのは、同時にｎ型とｐ型をエピタキシャル成長できないからであり、エミッタ層に多結晶シリコンを用いているのは、多結晶シリコンの方が成長速度が速いからである。Ge汚染を避けたい場合には、本従来例のように、SiGe層を結晶成長する最後にSi層を積んで、SiGe層を覆う構造をとる。  SiGe層のGe組成はエミッタ側からコレクタ側に向かうにともなって増大するように構成されていて、Ge組成を増やすことで縮小するバンドギャップで、コンダクションバンドを傾斜させている。この傾斜により、ベース層を走行する電子がドリフト電界で加速され、高速にベース領域をエミッタ領域側からコレクタ領域側へと通り抜けられるようになり、トランジスタが高速で動作可能となる。
【０００６】
図９は図１に示すSiGeヘテロ接合型バイポーラトランジスタの深さ方向のGeプロファイルを示したもので、高速かつ高精度な特性をえられるように既に提案された従来のトランジスタ構造を示したものである（たとえば特許文献１参照）。
【０００７】
横軸は結晶体中の深さ、縦軸はゲルマニウムの比率（％）を示す。図中にエミッタ、ベース、コレクタおよび各接合領域での空乏層の各領域を表示した。
【０００８】
この従来のトランジスタは、ベース領域のバンドギャップが、エミッタ、コレクタのバンドギャップより小さく、かつエミッタとの接合部近傍で一定で、コレクタとの接合部に向かって減少する分布を有することを特徴としており、ベース・エミッタ接合部にできる空乏層のベース側の端部位置EBｂ０が、バンドギャップが一定の領域に位置するように構成されている。
【０００９】
従来のこのトランジスタ構造は、エミッタ領域の深さがプロセスのばらつきによって変化して、空乏層のベース側の端部位置EBｂ０が変化した場合でも、Geの組成が一定の位置にあることから、コレクタ電流がばらつきにくいという利点があった。
【００１０】
【特許文献１】
特開２００１−６８４８０号公報、２０頁図１
【特許文献２】
特開平１−２９６６６４号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、このようして形成されたヘテロ接合型バイポーラトランジスタは、コレクタ電流のばらつきを抑えることができるものの、ベース電流のばらつきを抑えることできない。そのため、ベース電流とコレクタ電流の比である電流利得（hfe）のばらつきを改善する効果が小さいという問題があった。
【００１２】
同一基板上に作製されるトランジスタ間の電流利得のばらつきは、製品の歩留まりに直接影響する。特に、差動回路によって構成される半導体回路では、隣接する二つのトランジスタの特性が均一であることがのぞまれており、コレクタ電流だけでなく、同時にベース電流のばらつきを低減することが重要である。
【００１３】
従来、作製されているSiGeヘテロ接合型バイポーラトランジスタの多くは、先に説明したように、たとえばｎ型のSi半導体からなるコレクタ層上に反対導電型のｐ型のSiGe半導体からなるベース層をエピタキシャル成長して、更にその上にｎ型の多結晶シリコンからなるエミッタ層を堆積して、熱拡散で多結晶シリコンからｎ型のドーパントをベース側に拡散させてｐｎ接合を形成して作製している。熱拡散でエミッタ・ベース間のｐｎ接合を形成しているのは、同時にｎ型とｐ型をエピタキシャル成長できないからであり、エミッタ層に多結晶シリコンを用いているのは、多結晶シリコンの方が成長速度が速いからである。
【００１４】
このようにして作製したトランジスタは、多結晶シリコンとシリコン半導体の界面にたとえば酸化物などの不純物が付着したり、平坦性が失われたりするなどして、ベース電流がばらつく問題があった。
【００１５】
従来例のヘテロ接合型バイポーラトランジスタのように、コレクタ電流のばらつきを抑えても、ベース電流のばらつきを抑えられなくては、電流利得（hfe）のばらつきをおさえることはできない。
【００１６】
本発明は、ベース電流、コレクタ電流両方のばらつきを抑え、電流利得（hfe）のばらつきの小さいヘテロ接合型バイポーラトランジスタに関する半導体装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明による半導体装置は、第１導電型半導体からなるエミッタ領域およびコレクタ領域と、第２導電型半導体からなるベース領域を有し、前記ベース領域にバンドギャップの狭い領域を有するヘテロ接合型バイポーラトランジスタであって、前記ベース領域とエミッタ領域の接合部近傍のエミッタ領域に所定の厚さ以上の電子と正孔が再結合する中性領域が存在するバンドギャップの小さい領域を有することを特徴とする。
【００１８】
この構成により、コレクタ電流とベース電流のばらつきを一緒に抑えて、電流利得（hfe）のばらつきを小さくすることができる。
【００１９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００２０】
図１に、第１の実施形態におけるSiGeヘテロ接合型バイポーラトランジスタの構造断面図を示す。
【００２１】
ここに、１はSi半導体基板、２はSi半導体からなるｎ型コレクタ層、３はSiGe半導体からなるノンドープスペーサ層、４はSiGe半導体からなるｐ型ベース層、５はSiGe半導体からなるｎ型エミッタ層、６はSi半導体からなるｎ型エミッタ層、７は多結晶シリコンからなるｎ型エミッタ層、８はコレクタ電極、９はベース電極、１０はエミッタ電極、１１はトレンチ分離領域、１２は多結晶シリコンからなるｐ型外部ベース層である。
【００２２】
SiGe層はｎ型コレクタ層上にエピタキシャル成長で形成され、その上に、ｎ型ドーパントがドープされた多結晶シリコンからなるエミッタ層が形成され、熱拡散で多結晶シリコン中のｎ型ドーパントをSiGeベース層に拡散させて、エミッタ・ベース接合を形成している。この構造断面図は、従来の形態と同様である。
【００２３】
図２に、本実施形態におけるSiGeヘテロ接合型バイポーラトランジスタの深さ方向のGeプロファイルと不純物プロファイルを示したものである。
【００２４】
横軸は結晶体中の深さ、縦軸はゲルマニウムの比率（％）と不純物濃度（cm-3）を対数で表示したものである。
【００２５】
Geはエミッタ側からコレクタ側にむけて徐々に増加する傾斜型プロファイルで、エミッタ内部にも深くGeが分布している。Ge組成比は、ベース内部でたとえば１５％から２７％まで増加しており、エミッタ・ベース接合近傍でたとえば１５％の一定の値で分布している。
【００２６】
本実施例の構成により、Geの組成比が一定（１５％）に分布しているところにベース・エミッタ接合があり、従来例でいうところの接合近傍に形成される空乏層の端部AとBはGe組成比が一定（１５％）の領域に分布している。更には、本実施形態の特徴である、エミッタ・ベース接合のエミッタ側に形成される中性領域も、Ge組成比が一定（１５％）の領域に分布している。
【００２７】
SiGe半導体とSi半導体のヘテロ接合は、SiGe半導体の方がバンドギャップが狭く、その差は殆どバレンスバンド側に現れる。本実施例のSiGeエミッタはGeが１５％含まれているので、Siエミッタの場合と比べてバレンスバンドが上がり、正孔が蓄積しやすくなっている。図３は、エミッタにGe組成比１５％のSiGe半導体があるときのバンド図、キャリア密度分布図を示しており、SiGeエミッタ部分の正孔密度が高くなっていることがわかる。よって、エミッタ・ベース接合のエミッタ側に形成される中性領域がSiGe半導体中に分布している本実施例のトランジスタでは、中性領域内部のバンドギャップが狭く、少数キャリアの正孔密度が高いことから、再結合確率があがり、ベース電流が増大する。
【００２８】
図４は本実施例におけるベース電流とSiGeエミッタの厚さの関係を示したものである。横軸が深さで、エミッタ・ベース接合がある位置を原点とした。縦軸はベース電流とGe組成比で、ボロン（B）とリン（P）の不純物プロファイルの模式図もあわせて記載した。ベース層のボロンはおよそ３Ｅ１９ｃｍ-3ほどをp-base部分に成長時にドープしてある。このp-baseから多結晶シリコン膜までの膜厚を３０ｎｍに固定して、SiGe半導体とSi半導体を５ｎｍ／２５ｎｍ，１０ｎｍ／２０ｎｍ，１５ｎｍ／１５ｎｍ，２０ｎｍ／１０ｎｍ，２５ｎｍ／５ｎｍとなるように変化させてベース電流を比較した。これによると、エミッタ・ベース接合のエミッタ側がSiGeであるほうがベース電流が増大した。また、SiGeエミッタ膜厚が１０ｎｍを超えると更に増大している。これは、SiGeエミッタ部分に中性領域が含まれるようになったために増加した再結合電流によるものである。定量的にはベース電圧が０．７V,コレクタ電圧が１．５Vのときの、エミッタ面積1μｍ２あたりのベース電流が０．３A以上のときに効果が現れる。
【００２９】
多結晶シリコンをエミッタに用いたバイポーラトランジスタのベース電流および電流利得（hfe）のばらつきは、エミッタの多結晶シリコンの界面に形成される界面酸化物や他の不純物の存在などが原因であると考えられている。それは、現状のプロセスによってばらつくベース電流の値と作製されるトランジスタの真性半導体部分によって流れるベース電流の値とが比較的近いことが原因であり、多結晶シリコン形成前の表面処理などによって改善されることもあるが、原因がはっきりしていないこともあり、今以上高精度に制御することは困難であった。よって、本実施例で行ったようにして、ベース電流を増大させれば、従来のばらつきが目立たなくなり、ベース電流のばらつきを低減させることができる。
【００３０】
また、本実施例のトランジスタは、従来例と同様に、コレクタ電流のばらつきも小さいので、電流利得（hfe）のばらつきも低減、向上させることができる。
【００３１】
さらに、エミッタ・ベース接合がバンドギャップの小さいSiGe半導体中に形成されるので、低いベース電圧でもオンすることができるので、トランジスタの低電圧化が可能で、低消費電力回路にも適している。
【００３２】
上記の実施形態においては、Si半導体とSiGe半導体のヘテロ接合型バイポーラトランジスタを例に説明したが、SiGeC半導体、SiC半導体など他の半導体材料を組み合わせて、同様のエネルギーバンド構造ができるように形成されたものでも、同様の効果がえられるのでよい。
【００３３】
以下に、ＳｉＧｅＣ半導体層の結晶成長例について説明する。
【００３４】
SiGe層は超高真空化学気相成長装置（UHV-CVD装置）を用いて、10-8Torr以下の超高真空背圧下で結晶成長を行って形成される。原料ガスとしては、例えば、Siの原料としてSi2H6ガス、Geの原料としてGeH4ガス、Cの原料としてSiH3CH3ガスを用いる。例えば、490℃で各ガスの圧力をSi2H6ガスが7×10-5Torr、GeH4ガスが1.7×10-4Torr、SiH3CH3ガスが5×10-6Torrとして結晶成長をおこなうとGe濃度が22%、格子位置C濃度が0.8%を含有するSiGeC結晶を成長することができる。
【００３５】
ＳｉＧｅエミッタ領域のＧｅの組成比は、たとえば５％などの低い組成比よりもここに示した１５％のほうが正孔の蓄積が多くなるので、再結合電流が顕著に増える７％以上の組成比がのぞましい。
【００３６】
また、ＳｉＧｅエミッタ領域部のＳｉＧｅに酸素を添加すると、再結合中心ができてキャリアライフタイムが短縮するので、再結合電流を促して同様の効果を得ることができる。図５は、Ｇｅ組成比が１５％から３０％のときのＳｉＧｅのキャリアライフタイムの酸素含有濃度依存性をしめしたものである。酸素を含有することで、キャリアライフタイムが短くなっている。
【００３７】
また、ＳｉＧｅエミッタ領域部のＳｉＧｅのかわりに、ＳｉＧｅＣ半導体を用いても、格子間カーボンに起因した再結合中心ができて、キャリアライフタイムを短縮させることができるので、再結合電流を促して同様の効果を得ることができる。図６は従来のSiGeHBTにおいてベース領域のSiGeにカーボンを混ぜてSiGeCHBTとしたときのベース電流のカーボン組成依存性を示したものである。たとえば０．２％から１．３％の範囲でカーボン組成をあげるにしたがって、再結合電流に起因するベース電流が増大している。
【００３８】
また、ＳｉＧｅエミッタ中性領域部分に、シリコンカーバイドを用いると、バンドギャップは広いが、キャリアライフタイムが短いので、再結合電流を増大させることができる。
【００３９】
（第２の実施形態）
図７、図８は、本発明に係るバイポーラトランジスタの実施の形態を示す図であり、移動体通信システムおよび光通信システムにおいて用いられる増幅回路の回路図である。本発明の電流利得のばらつきの小さいバイポーラトランジスタをもちいることで、特性および歩留まりのよい集積回路を得ることができる。
【００４０】
また、図示した増幅器だけでなく、発振器、シンセサイザ、PLL（phase Locked Loop）、ミキサー、マルチプレクサ、デマルチプレクサなど、通信システムを構成する他のブロックの集積回路に適応しても、高精度な回路特性を得ることができる。
【００４１】
【発明の効果】
本発明によれば、エミッタ・ベース接合のエミッタ側に、再結合電流が大きくなるバンドギャップの狭い材料（例えば、ＳｉＧｅ）やライフタイムやの短い材料を分布させることで、ベース電流を増大させることができ、その結果、コレクタ電流、ベース電流ともにばらつきを抑えることができるので、電流利得(hfe)のばらつきを低減することができる。なお、本明細書においてバンドギャップが狭い、広いと言った場合、その比較の対象が特に明示されていなければ、Ｓｉと比較して狭い、広いという意味である。
【００４２】
以上から、本発明によれば、電流利得(hfe)ばらつきの小さい本ヘテロ接合型バイポーラトランジスタをもちいた集積回路は高歩留まり、高特性を実現することが可能である。
【図面の簡単な説明】
【図１】本発明の第一の実施形態におけるSiGeHBTの断面図
【図２】本発明の第一の実施形態におけるSiGeヘテロ接合型バイポーラトランジスタの深さ方向のGeプロファイルと不純物プロファイル図
【図３】本発明の第一の実施形態におけるSiGeHBTのGeプロファイル、キャリアプロファイルおよびバンド図
【図４】本発明の第一の実施形態におけるSiGeHBTのベース電流のSiGeエミッタ厚さ依存性を示す図
【図５】本発明の第一の実施形態におけるＳｉＧｅＨＢＴのＳｉＧｅのキャリアライフタイムの酸素含有量依存性を示す図
【図６】  SiGeにカーボンを混ぜてSiGeCHBTとしたときのベース電流のカーボン組成依存性を示す図
【図７】本発明の第二の実施形態におけるSiGeHBTの第一の増幅回路を示す図
【図８】本発明の第二の実施形態におけるSiGeHBTの第二の増幅回路を示す図
【図９】従来のSiGeヘテロ接合型バイポーラトランジスタの深さ方向のGeプロファイル図
【符号の説明】
１  Si半導体基板
２  ｎ型Siコレクタ層
３  SiGeノンドープスペーサ層
４  ｐ型SiGeベース層
５  n型SiGeエミッタ層
６  n型Siエミッタ層
７  ｎ型多結晶Siエミッタ層
８  コレクタ電極
９  ベース電極
１０  エミッタ電極
１１  トレンチ分離領域
１２  ｐ型多結晶シリコン外部ベース層
１０１〜１０６  トランジスタ
１０７、１０８  抵抗
１０９  電流源
１１０〜１１５  端子
２０１、２０２  トランジスタ
２０３〜２０５  抵抗
２０６  ダイオード
２０７、２０８  端子
【図１】
2006179507.tif 000003
【図２】
2006179507.tif 000004
【図３】
2006179507.tif 000005
【図４】
2006179507.tif 000006
【図５】
2006179507.tif 000007
【図６】
2006179507.tif 000008
【図７】
2006179507.tif 000009
【図８】
2006179507.tif 000010
【図９】
2006179507.tif 000011