(57)【要約】      （修正有）【課題】素子の微細化特に、電極幅の微細化に際しても、安定で、信頼性の高い薄型の高耐圧固体撮像素子を提供する。また、製造が容易で信頼性の高い固体撮像素子の製造方法を提供する。【解決手段】半導体基板上に形成された光電変換部と、前記光電変換部で生成された電荷を転送する電荷転送部とを具えた固体撮像素子であって、前記電荷転送部の電荷転送電極が、第１層導電性膜で構成された第１層電極と、前記第１層電極の上層に形成された第２層導電性膜で構成された第２層電極とで構成され、前記第１層電極下に形成される第１のゲート酸化膜は、前記半導体基板表面に形成された酸化シリコン膜からなるボトム酸化膜と、前記ボトム酸化膜上に形成される窒化シリコン膜と、前記窒化シリコン膜上に形成された酸化シリコン膜からなるトップ酸化膜とを含む積層構造膜で構成され、前記第２層電極下に形成される第２のゲート酸化膜は酸化シリコン膜で構成される。【選択図】なし【特許請求の範囲】
【請求項１】
半導体基板上に形成された光電変換部と、前記光電変換部で生成された電荷を転送する電荷転送部とを具えた固体撮像素子であって、
前記電荷転送部の電荷転送電極が、第１層導電性膜で構成された第１層電極と、前記第１層電極の上層に形成された第２層導電性膜で構成された第２層電極とで構成され、
前記第１層電極下に形成される第１のゲート酸化膜は、
前記半導体基板表面に形成された酸化シリコン（ＳｉＯ）膜からなるボトム酸化膜と、前記ボトム酸化膜上に形成される窒化シリコン（ＳｉＮ）膜と、前記窒化シリコン膜上に形成された酸化シリコン（ＳｉＯ）膜からなるトップ酸化膜とを含む積層構造（ＯＮＯ）膜で構成され、
前記第２層電極下に形成される第２のゲート酸化膜は酸化シリコン膜で構成された固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子であって、
前記酸化シリコン膜はＣＶＤ膜である固体撮像素子。
【請求項３】
請求項１に記載の固体撮像素子であって、
前記酸化シリコン膜は熱酸化膜とＣＶＤ膜との積層膜である固体撮像素子。
【請求項４】
請求項１に記載の固体撮像素子であって、
前記第２層電極下の基板表面には電位調整用の不純物イオン注入領域を含む固体撮像素子。
【請求項５】
請求項１に記載の固体撮像素子であって、
前記第２層電極下のゲート酸化膜は、周辺回路部のゲート酸化膜と同一工程で形成されたものである固体撮像素子。
【請求項６】
請求項１に記載の固体撮像素子であって、
前記第１層電極と前記第２層電極とは、電極間絶縁膜を介して並置された単層電極構造を構成する固体撮像素子。
【請求項７】
請求項１に記載の固体撮像素子であって、
前記第２層電極は、電極間絶縁膜を介して前記第２層電極上に乗り上げるように形成され２層電極構造を構成する固体撮像素子。
【請求項８】
半導体基板上に、光電変換部と前記光電変換部で生成された電荷を転送する電荷転送部とを形成する固体撮像素子の製造方法において、
前記電荷転送部の形成工程が、
半導体基板表面に酸化シリコン（ＳｉＯ）膜からなるボトム酸化膜と、前記ボトム酸化膜上に形成される窒化シリコン（ＳｉＮ）膜と、前記窒化シリコン膜上に形成された酸化シリコン（ＳｉＯ）膜からなるトップ酸化膜とを含む積層構造（ＯＮＯ）膜を形成する工程と、
第１層導電性膜を形成する工程と、
前記第１層導電性膜をパターニングし第１層電極を形成する工程と、
前記第１層電極をマスクとして、前記窒化シリコン膜まで除去し、前記第１層電極下にのみ残留するように第１のゲート酸化膜をパターニングする工程と、
第２のゲート酸化膜として、ＣＶＤ法により酸化シリコン膜を形成する工程と、
前記酸化シリコン上に第２層導電性膜からなる第２層電極を形成する工程とを含む固体撮像素子の製造方法。
【請求項９】
請求項８に記載の固体撮像素子の製造方法であって、
ＣＶＤ法により前記酸化シリコン膜を形成する工程に先立ち、前記第１層電極表面を熱酸化することにより熱酸化膜を形成する工程を含む固体撮像素子の製造方法。
【請求項１０】
請求項８に記載の固体撮像素子の製造方法であって、
第１層電極を形成した後、前記第２層電極下に相当する領域に不純物を導入することにより、前記第１のゲート酸化膜下の前記半導体基板表面と前記第２のゲート酸化膜下の前記半導体基板表面の表面電位が等しくなるように、前記半導体基板表面の不純物濃度を調整する不純物導入工程を含む固体撮像素子の製造方法。
【請求項１１】
請求項１０に記載の固体撮像素子の製造方法であって、
第２層電極を形成する工程は、第２層導電性膜を形成した後、前記第２層導電性膜を平坦化し、第１層電極と並ぶようにする平坦化工程と含む固体撮像素子の製造方法。
【請求項１２】
請求項８に記載の固体撮像素子の製造方法であって、
第２層電極を形成する工程は、第２層導電性膜を形成した後、これをパターニングする工程と含む固体撮像素子の製造方法。
【請求項１３】
請求項８に記載の固体撮像素子の製造方法であって、
周辺回路を構成するトランジスタのゲート電極は第２層導電性膜で構成される固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子およびその製造方法に関し、特にゲート酸化膜に関する。
【背景技術】
【０００２】
近年、固体撮像素子においては、ギガピクセル以上まで撮像画素数の増加が進んでおり、電極幅の微細化も高まる一方である。このような状況の中で、電荷転送電極下に形成されるゲート酸化膜のパターニングに際しては、マージンが小さくなり、高精度化への要求が極めて高くなる傾向にある。
【０００３】
従来の固体撮像素子は、図９に断面構造の一例を示すように、半導体基板１表面に形成されたｐウェル１２内に、フォトダイオード部と、電荷転送素子（ＣＣＤ）からなる電荷転送部とを形成してなるもので、フォトダイオード部で生成された電荷を、電荷転送部の電荷転送電極に電圧を印加することにより、ｎ型不純物領域からなる転送チャネル１４に導き、順次読み出すように構成されている。すなわち電荷転送部では、フォトダイオード部で生成された電荷を、転送チャネル１４に導き、この上層に酸化シリコン膜（ＳｉＯ）２ａ、窒化シリコン膜（ＳｉＮ）２ｂ、酸化シリコン膜２ｃとの３層構造のゲート酸化膜２を介して形成される、電荷転送電極兼読み出し電極（以下読み出し電極）としてのゲート電極（電荷転送電極）３に電圧を印加することによって、順次転送する構造となっている。このように、フォトダイオード部に光が入射すると、ｎ型不純物領域にて光電変換されて信号電荷が発生し、電荷転送電極兼読み出し電極であるゲート電極３に読み出しパルスが印加されると転送チャネル１４に移動する。構造の詳細については後述するが、この構造では、基板表面近傍で発生した信号電荷は読み出しパルスによる電界にて加速され、読み出される。
【０００４】
従来は、このように、固体撮像素子のゲート酸化膜は、高耐圧ゲートである窒化シリコン膜を酸化シリコン膜で挟む、いわゆるＯＮＯ構造をとっている。昨今の微細化が進んだ固体撮像素子においては薄くかつ高耐圧のゲート酸化膜が必須であり、ＯＮＯ構造をもつこの構造のゲート酸化膜（以下ＯＮＯ膜）の採用は、ゲート薄膜化のために必須の構造となっている。
【０００５】
ところで、初期特性の向上をはかるべく、フォトダイオード部における暗電流を抑制し、特性の安定化をはかるために、水素を十分に供給しながら、熱処理を行ういわゆる水素アニールは素子の初期特性の安定化に極めて重要な部分である（特許文献１）。そこでフォトダイオード上ではＯＮＯ膜の上２層すなわち窒化シリコン膜までを除去し単層膜とし、水素の通路を形成している。そして水素処理後、フォトダイオード上には反射防止膜として窒化シリコンなどを形成しなおすという方法がとられている。
【０００６】
一方、基板表面近傍で発生した信号電荷は読み出しパルスによる電界にて加速され、読み出される際、一部がホットキャリアとなり、窒化シリコン膜中にトラップされ、読み出しゲート電圧の経時変化を引き起こすことになる。
【０００７】
特に、素子の微細化が進むにつれ、ゲート長が短くなるため、電子の衝突回数が減ってホットキャリアの発生頻度は上昇する傾向にあり、読み出しゲートにかかる電圧の経時変化は深刻な問題となりつつある。
【０００８】
【特許文献１】特開2003-332556号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このように、従来の固体撮像素子においては、高耐圧で薄型化の可能なゲート構造と、初期特性の向上のための水素アニールを実現するために必要であったゲート酸化膜の形成しなおしが不要で、ホットキャリアによる経時変化が発生しないゲート構造であることなど、２つを同時に満たすことはできず、これは深刻な問題となっている。
また、第１層電極と第２層電極との間に形成される電極間絶縁膜４は、熱酸化膜で形成される。この場合、熱酸化によって十分な耐圧を得ようとすると６９ｎｍ程度の膜厚が必要である。しかしながら、このように厚い熱酸化膜を形成しようとすると、成膜時にかかる熱による拡散長の伸びが、素子の微細化を阻む深刻な問題となっている。
また、素子の微細化に伴い熱処理により電極の結晶界面に亀裂が入り竹の節状の結晶が成長するいわゆるバンブー現象による、ゲート破壊も問題となることがある。
【００１０】
本発明は前記実情に鑑みてなされたもので、素子の微細化特に、電極幅の微細化に際しても、安定で、信頼性の高い薄型の高耐圧固体撮像素子を提供することを目的とする。
【００１１】
また、製造が容易で信頼性の高い固体撮像素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の固体撮像素子は、  半導体基板上に形成された光電変換部と、前記光電変換部で生成された電荷を転送する電荷転送部とを具えた固体撮像素子であって、前記電荷転送部の電荷転送電極が、第１層導電性膜で構成された第１層電極と、前記第１層電極の上層に形成された第２層導電性膜で構成された第２層電極とで構成され、前記第１層電極下に形成される第１のゲート酸化膜は、前記半導体基板表面に形成された酸化シリコン（ＳｉＯ）膜からなるボトム酸化膜と、前記ボトム酸化膜上に形成される窒化シリコン（ＳｉＮ）膜と、前記窒化シリコン膜上に形成された酸化シリコン（ＳｉＯ）膜からなるトップ酸化膜とを含む積層構造（ＯＮＯ）膜で構成され、前記第２層電極下に形成される第２のゲート酸化膜は酸化シリコン膜で構成されることを特徴とする。
【００１３】
この構成により、第２層電極下のゲート酸化膜および、第１層電極と第２層電極との間に形成される電極間絶縁膜をＣＶＤ酸化膜で形成しているため、熱酸化に比べて低温形成が可能で、微細化で信頼性の高い固体撮像素子を提供することが可能となる。特に、ＨＴＯ膜と呼ばれる高温ＣＶＤ法で形成した酸化シリコン膜を用いることにより緻密で高耐圧の酸化シリコン膜を形成することができる。また、電荷の読み出しを第２層電極から行う構造の場合、第１層電極には高電圧がかからないため、ゲート酸化膜がＯＮＯ膜で構成されていてもホットキャリアの問題は少ない。従って第２層電極から電荷の読み出しを行う構造とするのが望ましい。
【００１４】
また本発明の固体撮像素子は、前記酸化シリコン膜はＣＶＤ膜であるものを含む。
この構成により、上述したように、熱酸化膜に比べて低温形成が可能である。
【００１５】
また本発明の固体撮像素子は、前記酸化シリコン膜は熱酸化膜とＣＶＤ膜との積層膜であるものを含む。
この構成により、緻密な熱酸化膜と、熱酸化法による場合に比べ、低温形成が可能なＣＶＤ膜との積層膜とすることにより、素子に対する熱的影響を低減しつつ、高性能の絶縁膜を形成することができる。
【００１６】
また本発明の固体撮像素子は、前記第２層電極下の基板表面に、電位調整用の不純物イオン注入領域を含むものを含む。
この構成により、第１層電極下と第２層電極下のゲート酸化膜の膜質および膜厚の差による、表面電位の差を、半導体基板表面の不純物濃度を調整することにより、補償することができ、特性の揃った固体撮像素子を提供することができる。
【００１７】
また本発明の固体撮像素子は、前記第２層電極下のゲート酸化膜が、周辺回路部のゲート酸化膜と同一工程で形成されたものを含む。
この構成によれば、特に工程を付加することなくマスクパターンの変更のみで、周辺回路のトランジスタのゲート酸化膜を酸化シリコン膜で構成することができ、ホットキャリアによる影響を防ぐことができる。
【００１８】
また本発明の固体撮像素子は、前記第１層電極と前記第２層電極とが、電極間絶縁膜を介して並置された単層電極構造を構成するものを含む。
この構成によれば、ゲート酸化膜の差を表面電位の調整により補償することができるため、単層電極構造であっても、優れた特性を得ることができる。
【００１９】
また本発明の固体撮像素子は、前記第２層電極は、電極間絶縁膜を介して前記第２層電極上に乗り上げるように形成され２層電極構造を構成するものを含む。
この構成によれば、第１層電極と第２層電極との間の電極間絶縁膜についても膜質の優れたＣＶＤ膜で形成することにより、さらなる信頼性の向上を図ることができる。
【００２０】
本発明の方法は、半導体基板上に、光電変換部と前記光電変換部で生成された電荷を転送する電荷転送部とを形成する固体撮像素子の製造方法において、前記電荷転送部の形成工程が、半導体基板表面に酸化シリコン（ＳｉＯ）膜からなるボトム酸化膜と、前記ボトム酸化膜上に形成される窒化シリコン（ＳｉＮ）膜と、前記窒化シリコン膜上に形成された酸化シリコン（ＳｉＯ）膜からなるトップ酸化膜とを含む積層構造（ＯＮＯ）膜を形成する工程と、第１層導電性膜を形成する工程と、前記第１層導電性膜をパターニングし第１層電極を形成する工程と、前記第１層電極をマスクとして、前記窒化シリコン膜まで除去し、前記第１層電極下にのみ残留するように第１のゲート酸化膜をパターニングする工程と、第２のゲート酸化膜として、ＣＶＤ法により酸化シリコン膜を形成する工程と、前記酸化シリコン上に第２層導電性膜からなる第２層電極を形成する工程とを含むことを特徴とする。
【００２１】
この構成によれば、第１層電極をマスクとしてゲート酸化膜を窒化シリコン膜まで除去し、第１層電極の周りにＣＶＤ酸化膜を形成し、電極間絶縁膜および第２層電極のゲート酸化膜を構成しているため、工数を増大することなく、高精度で信頼性の高い固体撮像素子を形成することが可能となる。ここで第１のゲート酸化膜の窒化シリコンのパターニングには異方性エッチングを用いのが望ましい。これにより、エッジが半導体基板表面に垂直になるように構成することができる。
【００２２】
また、本発明の方法は、ＣＶＤ法により前記酸化シリコン膜を形成する工程に先立ち、前記第１層電極表面を熱酸化することにより熱酸化膜を形成する工程を含むものを含む。
この構成により、熱酸化膜とＣＶＤ酸化膜との積層膜で構成することにより、成膜に要する時間の短縮をはかりつつも、高耐圧で信頼性の高い膜質を得ることができる。
【００２３】
本発明の方法は、第１層電極を形成した後、前記第２層電極下に相当する領域に不純物を導入することにより、前記第１のゲート酸化膜下の前記半導体基板表面と前記第２のゲート酸化膜下の前記半導体基板表面の表面電位が等しくなるように、前記半導体基板表面の不純物濃度を調整する不純物導入工程を含むものを含む。
【００２４】
この構成によれば、イオン注入などの不純物導入工程により、容易にゲート酸化膜の差による特性のばらつきを抑制することができる。
【００２５】
本発明の方法は、第２層電極を形成する工程は、第２層導電性膜を形成した後、前記第２層導電性膜を平坦化し、第１層電極と並ぶようにする平坦化工程と含むものを含む。
【００２６】
本発明の方法は、第２層電極を形成する工程は、第２層導電性膜を形成した後、これをパターニングする工程を含むものを含む。
【００２７】
本発明の方法は、周辺回路を構成するトランジスタのゲート電極は第２層導電性膜で構成されるものを含む。
【００２８】
この構成によれば、ゲート酸化膜を第２層電極下の酸化シリコンと同一工程で形成できることになり、ホットキャリアの蓄積を抑制することができる。
【００２９】
またこの方法は、水素アニール時の水素の通り道を形成するための窒化シリコンへの開口の形成が不要となる。
【発明の効果】
【００３０】
以上説明してきたように、本発明の固体撮像素子によれば、第１層電極下のゲート酸化膜はＯＮＯ膜とし、第２層電極下のゲート酸化膜は、ＣＶＤ法による酸化シリコン膜で構成することにより、ホットキャリアの影響を低減しつつも、熱工程を低減し、微細化に際しても特性の優れた固体撮像素子を形成することができる。
また本発明の固体撮像素子の製造方法によれば、第１層電極をマスクとしてゲート酸化膜を窒化シリコン膜まで除去し、第１層電極の周りにＣＶＤ酸化膜を形成し、電極間絶縁膜および第２層電極のゲート酸化膜を構成しているため、工数を増大することなく、高精度で信頼性の高い固体撮像素子を形成することが可能となる。
【発明を実施するための最良の形態】
【００３１】
以下本発明の実施の形態について図面を参照しつ説明する。
（実施の形態１）
図１は固体撮像素子の要部を示す断面図、図２は平面図、図３は撮像領域の要部平面図である。図１は図３のＡ−Ａ断面、図２のＢ−Ｂ断面を示す図である。図３は図２の撮像領域１００の拡大図である。この固体撮像素子は、図１に示すように、シリコン基板１に形成された前記電荷転送部の電荷転送電極が、第１層電極３ａと第２層電極３ｂとで構成され、第１層電極３ａ下に形成される第１のゲート酸化膜２は、前記半導体基板表面に形成された酸化シリコン（ＳｉＯ）膜からなるボトム酸化膜２ａと、前記ボトム酸化膜上に形成される窒化シリコン（ＳｉＮ）膜２ｂと、前記窒化シリコン膜上に形成された酸化シリコン（ＳｉＯ）膜からなるトップ酸化膜２ｃとを含む積層構造（ＯＮＯ）膜で構成され、第２層電極３ｂ下に形成される第２のゲート酸化膜４は酸化シリコン膜で構成されることを特徴とする。なお電荷の読み出しを第２層電極３ｂから行う構造をとる。ここでボトム酸化膜２ａは膜厚２５ｎｍ、窒化シリコン膜２ｂは膜厚５０ｎｍ、トップ酸化膜２ｃは膜厚８ｎｍである。また第２のゲート酸化膜４は膜厚２０ｎｍの熱酸化膜と膜厚３０ｎｍの高温ＣＶＤ法で形成した酸化シリコン膜で構成される。
【００３２】
この固体撮像素子チップは、図２に概略平面図を示すように、半導体基板上にフォトダイオードと電荷転送部とで構成された撮像領域１００と、この周辺に形成されたアンプなどの周辺回路部２００とを備え、周縁部に外部接続端子としてのパッド部３００を構成してなるものである。図３のＡ―Ａ断面である。図を示すように、素子分離領域１１で分離されたｐウェル１２に、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送部４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。電荷転送部４０によって転送される信号電荷が移動する電荷転送チャネル１４は、図３では図示していないが、電荷転送部４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。
【００３３】
またｐウェル１２の下方には高濃度のｐ型半導体層からなるオーバードレインバッファ層１３が形成されており、電圧を印加することにより、電荷の引き出しができるようになっている。電荷転送部４０表面には、ゲート酸化膜２を介して第１層電極３ａと第２層電極３ｂとが酸化シリコン膜４ａとＨＴＯ膜４ｂとからなる電極間絶縁膜４を介して配列されている。そしてフォトダイオード３０は、ｐウェル１２とｐｎ接合を形成するｎ型不純物領域３１と、このｎ型不純物領域３１表面に形成された表面電位調整層３２としての高濃度のｐ型不純物領域とで形成されている。
【００３４】
そしてこの第１層電極３ａおよび第２層電極３ｂの上層には酸化シリコン膜５を介して膜厚３０ｎｍの窒化シリコン膜からなる反射防止膜６が形成されている。そしてこの上層はスパッタリング法により形成された膜厚５０ｎｍのチタンナイトライド層（図示せず）を介して遮光層７としての、フォトダイオード３０の受光領域に開口を有する膜厚２００ｎｍのタングステン薄膜が形成されている。さらにこの上層は、酸化シリコン膜９とＢＰＳＧ膜からなる透光性膜の平坦化膜１０で覆われている。
【００３５】
このように固体撮像素子の上方には、フォトダイオード３０に相当する領域に開口を形成した遮光膜７が設けられており、ＢＰＳＧ膜からなる平坦化膜１０を介して、カラーフィルタ５０、平坦化膜７０、マイクロレンズ６０が順次積層して設けられる。
【００３６】
次に、この固体撮像素子の製造工程における電荷転送電極の形成工程について、図４（ａ）乃至（ｃ）乃至図５（ａ）乃至（ｃ）を用いて説明する。この例ではフォトダイオード領域形成のためのｎ型不純物領域３１、表面電位調整層３２としてのｐ型不純物拡散領域、転送チャネル１４としてのｎ型不純物領域を形成すべく、イオン注入を行った後、ゲート酸化膜およびゲート電極を形成する。このとき後続工程における加熱により拡散長が伸びるのを想定し、拡散時間を設定する必要がある。以下の工程では簡略化のために半導体基板内に形成されるフォトダイオード領域および転送チャネルを省略する。
【００３７】
まず、ｎ型のシリコン基板１表面に形成されたｐウェル１２内に、熱酸化により膜厚２５ｎｍの酸化シリコン膜２ａを形成する。ここではＨＣｌ／Ｏ２＝１ｓｌｍ／１０ｓｌｍ雰囲気で９５０℃に加熱することによって酸化を行った。
【００３８】
この後、ＣＶＤ法により、このボトム酸化膜２ａ上に膜厚５０ｎｍの窒化シリコン膜２ｂを形成する。ここでは堆積条件はＳｉＨ２Ｃｌ２／ＮＨ３＝０．０９ｓｌｍ／０．９ｓｌｍ（０．５Ｔｏｒｒ）雰囲気で７８０℃とした。
【００３９】
さらに、ＣＶＤ法により、この窒化シリコン膜２ｂ上にトップ酸化膜２ｃとして膜厚８ｎｍの酸化シリコン膜を形成し、３層構造のゲート酸化膜を形成する（図４（ａ））。ここでＣＶＤ条件はＳｉＨ４／Ｈ２Ｏ＝０．０５ｓｌｍ／２．５ｓｌｍ（１．２Ｔｏｒｒ）雰囲気で８００℃とした。
【００４０】
続いて、このゲート酸化膜２上に、第１層電極３ａを形成するためのドープトアモルファスシリコン層を形成する。（図４（ｂ））。
すなわち、このゲート酸化膜２上に、ＰＨ３とＮ２とを添加したＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．３〜０．２５μｍのリンドープの第１層ドープトアモルファスシリコン膜３ａを形成する。このときの基板温度は６００〜７００℃とする。
【００４１】
続いて、レジストＲ１を塗布し、第１層電極を形成するためのレジストパターンを形成する（図４（ｃ））。
【００４２】
そしてこのレジストパターンＲ１をマスクとして、第１層ドープトアモルファスシリコン膜をエッチングし第１層電極３ａを形成する（図５（ａ））。このとき、ＨＢｒとＯ２との混合ガスを用いた反応性イオンエッチングによりこのマスクパターンをマスクとし、ゲート酸化膜２の窒化シリコン膜２ｂをエッチングストッパとして第１層ドープトアモルファスシリコン膜３ａを選択的にエッチング除去し、さらに、窒化シリコン膜２ｂを除去して、第１の電極および周辺回路の配線を形成する。ここではＥＣＲ(電子サイクロトロン共鳴：Electron Cyclotron Resonance)方式あるいはＩＣＰ（誘導結合Inductively Coupled Plasma）方式などのエッチング装置を用いるのが望ましい。なお、周辺回路の配線は第２層ドープトアモルファスシリコン膜で形成してもよい。ここで窒化シリコン膜２ｂのパターニングに際してはパターンエッジが垂直となるように異方性エッチングを用いるのが望ましい。
【００４３】
そして、この第１層電極３ａ上を含む基板表面全体に熱酸化法により酸化シリコン膜４ａとＨＴＯ膜４ｂとから構成され、第２のゲート酸化膜とをかねる電極間絶縁膜４を形成する（図５（ｂ））。このとき酸化シリコン膜は８５０℃の酸素雰囲気中で３０分間成膜し、ＨＴＯ膜は基板温度８５０℃でＣＶＤ法により成膜する。
【００４４】
そして、この電極間絶縁膜４上に、ＰＨ３とＮ２とを添加したＳｉＨ４を反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．３〜０．２５μｍのリンドープの第２層ドープトアモルファスシリコン膜ｂを形成する。このときの基板温度は６００〜７００℃とする。
続いて、この上層にフォトリソグラフィにより、第２層ドープトアモルファスシリコン膜３ｂをパターニングし第２層電極３ｂを形成する（図５（ｃ））。
【００４５】
そしてこの上層に絶縁膜５を形成した後、反射防止膜６として窒化シリコン膜を形成し、フォトダイオード領域を覆うようにパターニングする。そしてさらにＴＥＯＳ膜６Ｓを形成し、密着性層としてのＴｉＮ（図示せず）を介して遮光膜７としてのタングステン膜を形成し、レジストパターンをマスクとして遮光膜７のパターンをパターニングする。
【００４６】
このようにして形成された遮光膜７上に酸化シリコン膜９を介して、膜厚７００ｎｍのＢＰＳＧ膜を形成し、８５０℃でリフローし平坦化して平坦化膜１０を形成する。
【００４７】
そして最後に、フィルタ層５０、平坦化層７０、レンズ６０を形成し図１に示した固体撮像素子が形成される。
【００４８】
このようにして形成された固体撮像素子によれば、第２層電極３ｂ下のゲート酸化膜４および、第１層電極３ａと第２層電極３ｂとの間に形成される電極間絶縁膜４を熱酸化膜とＣＶＤ酸化膜との２層膜で形成しているため、熱酸化のみで形成する場合に比べて低温形成（高温プロセスが短時間ですむ）が可能で、熱工程を経ることによる拡散長の伸びも低減され、微細化で信頼性の高い固体撮像素子を提供することが可能となる。特に、ＨＴＯ膜と呼ばれる高温ＣＶＤ法で形成した酸化シリコン膜を用いることにより緻密で高耐圧の酸化シリコン膜を形成することができる。また、電荷の読み出しを第２層電極３ｂから行うようにしており、この構造の場合、第１層電極ａには高電界がかからないため、ゲート酸化膜がＯＮＯ膜で構成されていてもホットキャリアの問題は少ない。
【００４９】
また、周辺回路、例えばアンプは図６に要部断面を示すように、アンプを構成するＭＯＳＦＥＴのゲート酸化膜は第２のゲート酸化膜４で構成され、ゲート電極は第２の導電性層からなる第２層電極と同一工程で形成される。このため周辺回路の微細化に対しても、ゲート酸化膜がＯＮＯ膜でなく窒化シリコン層を含まないで構成されているため、ホットキャリアの影響を防止し、信頼性の高い固体撮像素子を得ることができる。
【００５０】
またＯＮＯ膜のパターニングに際しては、窒化シリコンについては異方性エッチングを用いてパターニングするのが望ましい。これにより基板表面に垂直なパターンエッジを得ることができ、高精度で信頼性の高い固体撮像素子を得ることが可能となる。
【００５１】
また、窒化シリコンで覆われていない領域があるため、水素アニールに際しての水素の通路も確保されている。また、形成に際しても、特別の工程を経ることなく形成可能である。
【００５２】
さらに、第１層電極表面を熱酸化することなく形成されるため、第１層電極から伸張するひげ状の再結晶化領域いわゆるゲートバーズビークの発生あるいは第２層電極のパターニングで問題となるストリンガーの生成も抑制され、耐圧劣化を防止することができ、歩留まりが向上する。
【００５３】
また、この工程ではフォトダイオード領域のＯＮＯ膜の窒化シリコンもエッチング除去されているため、電荷転送電極形成後にフォトダイオード領域のＯＮＯ膜の窒化シリコンをパターニングする必要がない。このため、第２層電極上に窒化シリコンのパターニング工程でストッパとして用いるための酸化シリコンが不要となる。
【００５４】
また、プラズマＣＶＤあるいはプラズマエッチングなど、種々のプラズマ工程を用いる場合にも、ＯＮＯ膜の窒化シリコンが除去されているため、プラズマチャージング効果が抑制でき、信頼性の向上をはかることができる。
【００５５】
（実施の形態２）
前記実施の形態１では、第１層電極３ａと第２層電極３ｂ下の基板表面は同様に構成したが、図７（ａ）乃至（ｃ）に示すように、イオン注入工程を付加し、ゲート酸化膜の差による表面電位の差を補償すべく、第２層電極３ｂ下となる領域に選択的にイオン注入を行い、表面電位を調整し、特性を揃えるようにしてもよい。
【００５６】
製造に際しては、実施の形態１と同様に形成されるが、第１層電極３ａのパターニング後、イオン注入により、ゲート酸化膜の差による表面電位の差を補償し、第１層電極３ａと第２層電極３ｂ下とで表面電位が等しくなるように、第２層電極３ｂ下に、イオン注入領域ｄを形成する。
【００５７】
このようにして形成された固体撮像素子によれば、特性の揃った電荷転送部を提供することができる。微細化に際しても高精度のパターンを得ることができ、電荷転送電極の信頼性の向上をはかることができる。
【００５８】
前記実施の形態１では２層電極構造の電荷転送電極を用いた場合について説明したが、２層構造の導電性膜を形成して平坦化処理により単層電極構造の電荷転送電極を形成した場合にも適用可能であることはいうまでもない。
【００５９】
（実施の形態３）
前記実施の形態１では、図５（ａ）乃至（ｂ）に示すように、第２層電極を構成する第２層導電性膜をフォトリソグラフィにより形成したが、本実施の形態によれば、図８（ａ）乃至（ｄ）に示すように、第２層電極を形成するための第２層導電性膜を十分に厚く堆積しておき、ＣＭＰにより平坦化し第１層電極３ａと第２層電極３ｂとが電極間絶縁膜４を介して並置された単層電極構造となるようにしてもよい。
【００６０】
ここでも、第１層電極３ａのパターニング後、イオン注入により、ゲート酸化膜の差による表面電位の差を補償し、第１層電極３ａと第２層電極３ｂ下とで表面電位が等しくなるように、第２層電極３ｂ下に、イオン注入領域ｄを形成する。
このようにして、特性の揃った電荷転送電極をもつ固体撮像素子を提供することが可能となる。
【産業上の利用可能性】
【００６１】
以上説明してきたように、本発明の固体撮像素子によれば、窒化シリコン膜のパターンエッジを高精度にパターニングすることができ、微細で信頼性の高い電極を形成することができることから、微細な電荷転送電極を持つ固体撮像素子に有効であり高画素化が期待できる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態１の固体撮像素子を示す断面図
【図２】本発明の実施の形態１の固体撮像素子を示す平面図
【図３】本発明の実施の形態１の固体撮像素子を示す要部平面図
【図４】本発明の実施の形態１の固体撮像素子の製造工程を示す図
【図５】本発明の実施の形態１の固体撮像素子の製造工程を示す図
【図６】本発明の実施の形態１の固体撮像素子の周辺回路部を示す図
【図７】本発明の実施の形態２の固体撮像素子の製造工程を示す図
【図８】本発明の実施の形態３の固体撮像素子の製造工程を示す図
【図９】従来例の固体撮像素子を示す図
【符号の説明】
【００６３】
１        シリコン基板
２ａ      ボトム酸化膜
２ｂ      窒化シリコン膜
２ｃ      トップ酸化膜
３        ゲート電極
４        電極間絶縁膜
５        絶縁膜
６        反射防止膜
７        遮光膜
【図１】
2006253479.tif 000002
【図２】
2006253479.tif 000003
【図３】
2006253479.tif 000004
【図４】
2006253479.tif 000005
【図５】
2006253479.tif 000006
【図６】
2006253479.tif 000007
【図７】
2006253479.tif 000008
【図８】
2006253479.tif 000009
【図９】
2006253479.tif 000010