(57)【要約】【課題】  高速な転送を必要としない信号についても高速で転送するために確実なデータ転送を行えないことがある。【解決手段】システムクロックＳ１を分周して、十分に遅い転送タイミング信号で分周クロックＳ２を生成し、この分周クロックＳ２に同期して転送データａ〜ｅを転送することで、高速転送が求められず、正確なデータの転送や動作が求められる信号については遅いクロックを基準として動作させ、確実なデータの受け渡しを可能にする。【選択図】  図１
2006252360.tif 000002
【特許請求の範囲】
【請求項１】
高速なタイミング信号に同期してシステムクロックが変化するディジタル回路において、前記システムクロックを分周して十分に遅い転送タイミング信号を生成し、この転送タイミング信号に同期して複数のデータ信号及び制御信号の少なくともいずれかの転送を行うことを特徴とするディジタル回路。
【請求項２】
請求項１に記載のディジタル回路において、前記転送タイミング信号に対して、前記システムクロックの周期を単位として前記転送する信号の出力タイミングを遅延させて設定可能であることを特徴とするディジタル回路。
【請求項３】
請求項２に記載のディジタル回路において、同時に転送する複数の信号毎に独立した遅延時間を設定可能であることを特徴とするディジタル回路。
【請求項４】
請求項１に記載のディジタル回路において、周期の異なる複数の前記転送タイミング信号を生成することを特徴としたディジタル回路。
【請求項５】
請求項４に記載のディジタル回路において、前記複数の転送タイミング信号毎に転送する信号の出力タイミングを遅延させて設定可能であることを特徴とするディジタル回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディジタル回路に関し、特に、クロック同期方式でデータ転送を行なうディジタル回路に関する。
【背景技術】
【０００２】
従来から多くのディジタルＩＣは、ディジタルＩＣ内部の動作やＩＣ間のデータ転送にクロック同期方式を採用しており、そのタイミングによって種々の処理信号の動作を行なうようにしている。
【０００３】
このようなディジタルＩＣに代表されるディジタル回路において、特許文献１に記載されているように、外部回路に同期転送でデータ転送する際の出力信号の転送タイミングを可変する可変量遅延手段と、当該可変量遅延手段で遅延された出力信号を外部回路に転送するとともに、当該出力信号と外部回路からの信号を入力する双方向バッファと、双方向バッファからの入力信号をサンプリングする入力信号サンプリング手段と、当該入力信号サンプリング手段のサンプリング結果に基づいて可変量遅延手段の遅延量を制御する遅延量設定手段とを備えたものがある。
【特許文献１】特開２００２−１２３４８５号公報
【０００４】
また、特許文献２に記載されているように、内部クロック信号と帰還信号とを受けて、上記クロック信号と帰還信号とを同期化させたクロック信号を生成する帰還形位相補償器と、上記帰還形位相補償器で形成されたクロック信号を受ける第１の出力回路と、上記第１の出力回路の出力端子に接続された第１の外部端子と、第２の外部端子のクロック信号を受けて、上記帰還形位相補償器のための上記帰還信号を形成する入力回路とを備えた半導体集積回路装置がある。
【特許文献２】特開２００２−３１８６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、同期転送動作を行う場合であっても、高速な転送を必要としない信号もあり、このような信号に対しても高速に動作しているクロックを使用して転送を行なうと、データ転送を確実に行なうことができなくなるという課題がある。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、高速な転送を必要としない場合に確実なデータを行なうことができるディジタル回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するため、本発明に係るディジタル回路は、システムクロックを分周して十分に遅い転送タイミング信号を生成し、この転送タイミング信号に同期して複数のデータ信号及び制御信号の少なくともいずれかの転送を行う構成とした。
【０００８】
ここで、転送タイミング信号に対して、システムクロックの周期を単位として転送する信号の出力タイミングを遅延させて設定可能であることが好ましい。この場合、同時に転送する複数の信号毎に独立した遅延時間を設定可能であることが好ましい。
【０００９】
また、周期の異なる複数の転送タイミング信号を生成することが好ましい。この場合、複数の転送タイミング信号毎に転送する信号の出力タイミングを遅延させて設定可能であることが好ましい。
【発明の効果】
【００１０】
本発明に係るディジタル回路によれば、システムクロックを分周して十分に遅い転送タイミング信号を生成し、この転送タイミング信号に同期して複数のデータ信号及び制御信号の少なくともいずれかの転送を行う構成としたので、正確なデータの転送や動作が求められる信号については遅いクロックを基準として動作させることで、十分なマージンを確保し、確実なデータの受け渡しを行うことができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態について添付図面を参照して説明する。先ず、本発明の第１実施形態について図１を参照して説明する。
この第１実施形態では、図１（ａ）に示す高速なタイミング信号に同期して変化しているシステムクロックＳを分周して、同図（ｂ）に示すように十分に遅い転送タイミング信号である分周クロックＳＡを生成し、同図（ｃ）〜（ｇ）に示すように、転送データａ〜ｅを分周クロックＳＡに同期して同時に転送する。なお、転送データａ〜ｅは、同一半導体内の複数の回路ブロック間で転送するデータ信号及び制御信号、周辺デバイスに対するデータ信号及び制御信号の少なくともいずれかの信号である。
【００１２】
このように、同一半導体内の複数の回路ブロック間及び周辺デバイスの少なくともいずれかに対してのデータ信号及び制御信号の少なくともいずれかの送受信を行うとき、システムクロックを分周して十分に遅い転送タイミング信号（分周クロック）を生成し、この転送タイミング信号に同期して複数のデータ信号及び制御信号の少なくともいずれかの転送を行うようにすることで、高速転送が求められず、むしろ正確なデータの転送や動作が求められる信号については遅いクロック（転送タイミング信号）を基準として動作させることができ、十分なマージンを確保し、確実なデータの受け渡しを行うことができる。
【００１３】
次に、本発明の第２実施形態について図２を参照して説明する。
この第２実施形態では、分周クロックＳＡに同期させて転送データを出力させるタイミングを遅延させることで、同図（ｃ）に示すＩＣ内部動作のタイミングと同図（ｄ）に示す転送データの出力動作のタイミング（変化するタイミング）をずらしている。
【００１４】
つまり、上述したように、遅いクロック（分周クロックＳ２）に、多くのデータや制御信号を同期させてしまうと、その期間で準備されたデータや情報について同時に信号の送受信が行われることになり、その結果、図３（ｈ）に示すように、その遅いクロックの周期で消費電力の変化が大きくなり、ＩＣの内部や周辺の回路に対してノイズなどの悪影響を及ぼす可能性があり、信頼性の高いデータ転送を行なえなくなるおそれがある。
【００１５】
そこで、転送データを出力するタイミングをずらすことで、内部の動作タイミングと変化するタイミングがずれ、消費電力の変化を分散させて小さく抑えることができ、安定した動作の下で信頼性の高いデータ転送を行うことができるようになる。
【００１６】
次に、本発明の第３実施形態について図４を参照して説明する。
この第３実施形態では、分周クロックＳＡに同期させて転送データを出力させるタイミングを各信号（各転送データ）で独立して遅延時間を設定できるようにしている。
【００１７】
例えば、転送データａの出力タイミングは分周クロックＳＡに対して遅延時間０で、同じく、転送データｂは分周クロックＳ２に対して遅延時間ｂで、転送データｃは分周クロックＳ２に対して遅延時間ｃで、転送データｄは分周クロックＳ２に対して遅延時間ｄで、転送データｅは分周クロックＳ２に対して遅延時間ｅを設定し、これらの遅延時間経過後に転送データを出力するようにしている。
【００１８】
つまり、ＩＣ内部のタイミングとして使用されている高速なシステムクロックの周期単位で、各信号の遅い転送タイミング信号（分周クロック）に対して、変化するタイミング（転送データの出力タイミング）を各転送データ毎に個別に設定できるようにすることで、各信号（転送データ）の変化タイミングをバラバラにずらせるようにしたものである。これによって、図５に示すように、信号の変化による消費電力の変化が平滑化され、データ同士や内部の回路、またはＩＣ周辺の回路に対して悪影響となるノイズの発生を最小限に抑えることができる。
【００１９】
次に、本発明の第４実施形態について図６を参照して説明する。
この第４実施形態では、システムクロックＳから同図（ｂ）、（ｅ）、（ｇ）に示すようにタイミングの異なる複数の分周クロック（転送タイミング信号）ＳＡ、ＳＢ、ＳＣを生成し、分周クロックＳＡで転送データａ、ｂを、分周クロックＳＢで転送データｃを、分周クロックＳＣで転送データｄ、ｅをそれぞれ転送するようにしている。
【００２０】
つまり、元となるシステムクロックを分周して遅いクロックである転送タイミング信号を生成し、生成された転送タイミング信号（分周クロック）をタイミングの基準として動作する回路において、様々な機能が集積されているＩＣの内部では、それぞれの機能や性能によって必要なクロック（転送タイミング信号）の周期が異なることから、それぞれの動作に合わせた周期の転送タイミング信号を生成することにより、信号の変化するタイミングがさらにバラバラとなり、ノイズの発生を抑えることができる。
【００２１】
次に、本発明の第５実施形態について図７を参照して説明する。
この第５実施形態では、第４実施形態と同様に、システムクロックＳから同図（ｂ）、（ｅ）、（ｇ）に示すようにタイミングの異なる複数の転送タイミング信号である分周クロックＳＡ、ＳＢ、ＳＣを生成し、分周クロックＳＡは転送データａ、ｂの、分周クロックＳＢは転送データｃの、分周クロックＳＣは転送データｄ、ｅの転送にそれぞれ用いるとともに、第２、第３実施形態と同様に、分周クロック（転送タイミング信号）に同期させて転送データを出力させる出力タイミングを各転送タイミング信号で独立して遅延させることができるようにしている。
【００２２】
つまり、機能や性能に応じて必要な周期のクロックをそれぞれ生成し、生成されたクロックに同期して動作するディジタル回路において、動作する信号の変化のタイミングを生成されたそれぞれのクロックに対して、システムクロックの単位で遅延設定できるようにすることで、信号の変化のタイミングが分散され、ディジタルＩＣ内や周辺回路に悪影響となるノイズの発生を少なく抑えることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１実施形態の説明に供する説明図である。
【図２】本発明の第２実施形態の説明に供する説明図である。
【図３】同実施形態の作用説明に供する説明図である。
【図４】本発明の第３実施形態の説明に供する説明図である。
【図５】同実施形態の作用説明に供する説明図である。
【図６】本発明の第４実施形態の説明に供する説明図である。
【図７】本発明の第５実施形態の説明に供する説明図である。
【図１】
2006252360.tif 000003
【図２】
2006252360.tif 000004
【図３】
2006252360.tif 000005
【図４】
2006252360.tif 000006
【図５】
2006252360.tif 000007
【図６】
2006252360.tif 000008
【図７】
2006252360.tif 000009