(57)【要約】【課題】  メモリー容量、メモリーアクセス速度等の条件が異なる場合、その都度メモリー制御回路を構成する必要があった。【解決手段】  メモリー構成の変更手段と、格納メモリーを選択する手段を有する。【選択図】        図３
2006076059.tif 000002
【特許請求の範囲】
【請求項１】
外部からデータを入力する手段と、第１記憶手段と、第２記憶手段と、
前記入力手段が入力したデータを前記第１記憶手段に格納する第１のデータ処理ブロックと、
前記第１記憶手段からデータ読み出し、所望の処理を行なって、再び前記第２記憶手段に格納する処理を行なう第２のデータ処理ブロックと、
前記第２記憶手段からデータ読み出し、記録ヘッドにデータを転送する処理を行なう第３のデータ処理ブロックと、
前記第１、第２の記憶手段として、集積回路に内蔵された記憶手段と、前記集積回路の外部に設けられた記憶手段のうちいずれか選択する選択手段と、
前記第１、第２記憶手段についてそれぞれのメモリー容量と、必要な単位時間当たりアクセス速度と、前記第１、第２記憶手段が可能な単位時間当たりアクセス速度に基づいて、前記選択手段を制御する制御手段を備えたことを特徴とする記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイプの異なる記録ヘッドの装着可能な記録装置に関する。
【背景技術】
【０００２】
従来の記録装置では、各データ処理段階における、記録データを格納するメモリーが固定されていた。
【０００３】
例えば、Ａ４サイズの用紙まで印字が可能な小型インクジェットプリンタでは、ホストから受信したデータの格納（例えば、受信バッファ）、各種処理を行なう際の一時的なデータ格納（例えば、ワークバッファ）、記録ヘッドへ転送して印字を行なうデータの格納（例えば、プリントバッファ）、その他各種パラメータの格納、等を、通常、１つのメモリーが担っていた。
【０００４】
また、記録解像度の高密度化や、記録スピードの高速化により、処理スピードの高速化が求められるものに関しては、格納するメモリーを複数用意することで、受信データの書き込み、及び読み出し、各種処理の為のメモリーアクセス、印字データの書き込み、及び読み出し、をそれぞれ並列に処理する形態のものもあったが、この場合も格納するメモリーは固定化され、構成の最適化が図られていた。
【０００５】
これらの中には、制御回路はそのまま、メモリー容量を拡張することで、記録サイズを広げることが可能な構成の記録装置もあったが、同様に格納するメモリーは固定化し、構成の最適化が図られていた。
【０００６】
また、制御回路が集積回路で、メモリーサイズが小さい場合は、その集積回路の中にメモリーを持つことで、構成を簡素化すると共に、アクセススピードが高速にでき、さらにバス幅の選択範囲も広がり、高度な最適化を図る事ができる。
【特許文献１】特開平８−２５７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来例では、仕様が異なる記録装置に対し最適化を図ろうとすると、それぞれに最適な制御回路を用意する必要があった。例えば、記録ヘッドの数や、記録ヘッドのノズル数、記録可能な色の数など、記録ヘッドの構成が大きく異なる場合は、記録ヘッドの制御方法の違いや、必要なメモリーの容量、必要なメモリーアクセススピード等の条件の違いにより、それぞれに制御回路を用意する必要があった。また、使用する記録ヘッドが同じであっても、記録速度が大きく異なる機種や、記録解像度が大きく異なる機種でも同様に、必要なメモリーの容量、必要なメモリーアクセススピード等の条件の違いにより、それぞれに制御回路を用意する必要があった。
【０００８】
無論、最適化を行なわなければ、異なる構成の記録装置が制御可能な制御回路を用意することは可能であるが、助長回路が大きくなってしまうという欠点がある。
【０００９】
本発明は、上述の問題点に着目してなされたものであって、記録装置のサイズ、記録ヘッド構成、印字解像度、記録する色の数が異なる記録装置において、同一の制御回路で、各々最適な回路構成をとることが可能とすることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の記録装置は、外部からデータを入力する手段と、第１記憶手段と、第２記憶手段と、前記入力手段が入力したデータを前記第１記憶手段に格納する第１のデータ処理ブロックと、前記第１記憶手段からデータ読み出し、所望の処理を行なって、再び前記第２記憶手段に格納する処理を行なう第２のデータ処理ブロックと、前記第２記憶手段からデータ読み出し、記録ヘッドにデータを転送する処理を行なう第３のデータ処理ブロックと、前記第１、第２の記憶手段として、集積回路に内蔵された記憶手段と、前記集積回路の外部に設けられた記憶手段のうちいずれか選択する選択手段と、前記第１、第２記憶手段についてそれぞれのメモリー容量と、必要な単位時間当たりアクセス速度と、前記第１、第２記憶手段が可能な単位時間当たりアクセス速度に基づいて、前記選択手段を制御する制御手段を備える。
【発明の効果】
【００１１】
本発明によれば、各ブロック毎、又は、各処理毎に、必要なメモリー容量、メモリーアクセス速度、メモリーの処理能力を判断して構成を決定することにより、記録装置のサイズ、記録ヘッド構成、印字解像度、記録する色の数が異なる記録装置において、同一の制御回路で、各々最適な回路構成を採ることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明を実施するための最良の形態を実施例に基づいて説明する。
【実施例１】
【００１３】
図１は、本発明の実施例に記載の記録装置の主要な部分の構成を示す斜視図である。記録ヘッド１はキャリッジ２に搭載され、記録用紙Ｐに対して左右に走査して、記録を行う。
【００１４】
図２は、本発明の実施例に記載の記録装置の制御ブロック図である。
【００１５】
図３は、本発明の実施例に記載の記録装置の制御ブロック内、本発明にかかる部分の詳細ブロック図である。
【００１６】
以下、図２の本発明の実施例にかかる部分を説明する。
【００１７】
Ｉ／Ｆ回路２０は、不図示の、ホストコンピュータ、画像処理回路、データ処理回路、前段のＩ／Ｆ回路等から送られるデータを受信する回路である。この回路は、記録データ処理回路２１内に存在する場合もある。記録データ処理回路２１は、Ｉ／Ｆ回路２０で受信したデータを、内蔵メモリー１０３や、ＲＡＭ（２）２２や、ＲＡＭ（３）２３に格納し、記録ヘッド１で記録可能なデータに変換した後、キャリッジ２の走査に同期して記録ヘッド１へデータを転送し記録を行なう。前期データ変換を行なう過程で、データは、内蔵メモリー１０３や、ＲＡＭ（２）２２や、ＲＡＭ（３）２３、あるいは、ＲＡＭ（１）１３に格納される。尚、ＲＡＭ（１）１３、ＲＡＭ（２）２２、ＲＡＭ（３）２３、は、Ｒｅａｄ／Ｗｒｉｔｅ可能なメモリーであれば、ＲＡＭに限らず何でも良い。内蔵メモリー１０３も、Ｒｅａｄ／Ｗｒｉｔｅ可能なメモリーである。また、記録データ処理回路２１は、内蔵メモリーを含む回路であり、ここでは、集積回路（ＡＳＩＣ）を例に揚げて説明する。尚、記録データ処理回路２１は、本発明に関わりのない制御回路を含むことも可能である。
【００１８】
以下、図３に従って、記録データ処理回路の説明をする。
【００１９】
ＣＰＵバスＩ／Ｆ１００は、記録データ処理回路２１と、ＣＰＵ（ＣＰＵバス）との間でデータの送受信を行なうブロックである。このブロックを通して、以下に説明する各ブロックとＣＰＵ間が接続される。尚、ＣＰＵバスＩ／Ｆ１００の機能を各ブロック内に持った場合も同様である。
【００２０】
第１処理ブロック１０１は、Ｉ／Ｆ回路２０で受信したデータを、処理してメモリーに格納するよう指示するブロックである。ここでは、データの格納先として、内蔵メモリー１０３、と、ＲＡＭ（２）２２、ＲＡＭ（３）２３が選択可能である。メモリーへの格納方法の例として、１色、又は、複数色の、Ｎラスター分のデータを格納する場合について説明する。この場合、１ラスターの長さ、解像度、記録色数等で、必要なメモリーサイズが異なる。必要なメモリーサイズが小さい場合は、内蔵メモリー１０３へ格納すれば良く、従って、ＲＡＭ（２）２２や、ＲＡＭ（３）２３は使用しない。また、必要なメモリーサイズが大きく、内蔵メモリー１０３では不足する場合は、ＲＡＭ（２）２２や、ＲＡＭ（３）２３にデータを格納することになる。内蔵メモリー１０３、ＲＡＭ（２）２２や、ＲＡＭ（３）２３は、それぞれＣＰＵからアクセス可能であるため、各種のパラメータを格納したり、また、図示、不図示の処理ブロックが必要なデータをＲｅａｄ／Ｗｒｉｔｅすることも可能である。
【００２１】
第１メモリコントローラ１０２は、内蔵メモリー１０３に対しデータをＲｅａｄ／Ｗｒｉｔｅする際に、各処理ブロックとのＩ／Ｆを担うブロックである。同様に、第２メモリコントローラ１０５は、ＲＡＭ（３）２３に対しデータをＲｅａｄ／Ｗｒｉｔｅする際に、各処理ブロックとのＩ／Ｆを担うブロックである。また、第３メモリコントローラ１０７は、ＲＡＭ（２）２２に対しデータをＲｅａｄ／Ｗｒｉｔｅする際に、各処理ブロックとのＩ／Ｆを担うブロックである。
【００２２】
第２処理ブロック１０４は、内蔵メモリー１０３、ＲＡＭ（２）２２、ＲＡＭ（３）２３に格納されたデータを読み出し、データ処理をして内蔵メモリー１０３、ＲＡＭ（２）２２、ＲＡＭ（３）２３に格納する。データの処理の例として、受信したラスターイメージデータを、ＨＶ変換（横縦変換）して、記録ヘッド１で記録が可能な形態（例えば、カラムデータ）に変換する処理が挙げられる。
【００２３】
第３処理ブロック１０６は、ＲＡＭ（２）２２に格納されたデータを読み出して、記録ヘッド１に転送する処理を行なうブロックである。第３処理ブロック１０６では、必要に応じて、データの加工処理を行なう。その際、必要なパラメータがあれば、内蔵メモリー１０３、ＲＡＭ（２）２２、ＲＡＭ（３）２３から読み出す処理も行なう。例えば、ランダムマスク処理を行なう場合のランダムマスクデータ等が挙げられる。
【００２４】
メモリー選択回路１０８は、各処理ブロックのデータＲｅａｄ／Ｗｒｉｔｅの要求に対し、どのメモリーにＲｅａｄ／Ｗｒｉｔｅするかを選択する選択回路である。選択方法としては、予め、ブロック毎にＲｅａｄするメモリー、Ｗｒｉｔｅするメモリーを設定する方法や、各処理ブロックから発信されるＲｅａｄ／Ｗｒｉｔｅ要求に、メモリーを指定する情報を付加する方法等が考えられる。いずれにしても、メモリー選択回路１０８で自由にメモリーを選択できる為、メモリー構成を変更した場合に、メモリー容量、メモリーの処理能力、メモリーのアクセス速度の点から、メモリーの最適化を図る事ができる。
【００２５】
ＲＡＭ（３）２３、ＲＡＭ（２）２２は、外付けのメモリーであるため、記録装置の構成にあわせて最適なサイズが選択できるよう構成されている。
【００２６】
表１は、本発明の実施例に記載の記録装置のメモリー構成の選択例を示す表である。
【００２７】
【表１】
2006076059.tif 000003
【００２８】
以下、表１に従って、メモリー構成の選択例を説明する。まず、メモリー容量の観点からメモリー構成を考え、次に、その構成で処理が間に合うかどうかを判断している。例えば、Ｍ１（内蔵メモリー容量）≦Ｘ１＋Ｘ２＋Ｘ３  の式は、内蔵メモリー１０３に、各処理ブロックで必要なメモリーサイズ（Ｘ１、Ｘ２、Ｘ３）が収まるかどうかを判断している。Ｘ１、Ｘ２、Ｘ３の合計が内蔵メモリー容量Ｍ１より小さければ、内蔵メモリー１０３で全てが収まると判断する。ここで、メモリー容量が十分であれば、後述する「（単位時間当たりの）アクセス可能なメモリー容量」の判断を行なうが、もし、内蔵メモリー容量Ｍ１では足らない場合は、次に、内蔵メモリー１０３と外部メモリーを用いた構成を検討する。こうして、優先順位の高い順に構成を検討し最適なメモリー構成を判断する。ここでは、優先順位を、内蔵メモリー１０３のみの使用、次に、外部メモリーを１つ付加する構成、そして最後に、外部メモリーを２つ付加する構成の順とした。その上で、外部に付加するメモリー容量は、なるべく小さい容量になるよう優先順位をつけてある。尚、第１外部メモリー２２と第２外部メモリー２３は、ここでは同等であるとして説明している。
【００２９】
メモリー容量が満足できる構成が見つかったら、次に、「（単位時間当たりの）アクセス可能なメモリー容量」、すなわち、アクセスの速度について判断を行なう。例えば、ＴＭ１（内蔵メモリーアクセス可能容量）≧ＴＸ１＋ＴＸ２＋ＴＸ３  の式は、内蔵メモリー１０３で全ての処理速度が満足できるかどうかを判断している。ＴＭ１は、内蔵メモリー１０３の単位時間あたりアクセス可能なメモリー容量（メモリーアクセススピード）を示している。また、ＴＸ１、ＴＸ２、ＴＸ３は、それぞれの処理ブロックが単位時間に処理しなければならないメモリー容量（必要なメモリーアクセススピード）を示している。ＴＭ１の方が大きければ、アクセスが間に合うと判断し、その構成をとることが可能となり、ＴＭ１の方が小さい場合は、アクセスが間に合わないと判断し、別の構成をとる必要がある。また、ＴＭ１の方が大きい場合でも、ＴＸ１＋ＴＸ２＋ＴＸ３との差が小さい場合、メモリーアクセスに余裕が無いことになるため、別の構成を採用することも考えられる。尚、この式は、あらゆる単位時間で満足できなければなりません。単位時間が短い場合は、処理が瞬間的に重なって場合の処理能力を判断し、単位時間が長い場合は、トータルの処理能力、平均の処理能力を判断することになる。
【実施例２】
【００３０】
図４は、本発明の実施例に記載の記録装置の制御ブロック内の、本発明第２の実施例で説明を行なう部分の詳細ブロック図である。
【００３１】
以下、図４に従って、記録データ処理回路２１の説明をする。ここでは、実施例１と共通する部分は説明を省略し、実施例１と異なる部分のみ説明する。
【００３２】
図４では、実施例１と異なり、メモリー選択回路１０８を持たない。メモリーの選択は、各処理ブロックで行い、アクセスしたいメモリーのメモリーコントローラと直接やり取りを行なう。この方式の良い点は、メモリー選択回路を１段通らないため、処理のロスが少な苦なる。但し、処理ブロックそれぞれに、全てのメモリーとのインターフェースが必要になるため、回路規模として大きくなってしまう可能性がある。
【実施例３】
【００３３】
表２は、本発明の実施例に記載の記録装置の、メモリー構成の第２の選択例を示す表である。
【００３４】
【表２】
2006076059.tif 000004
【００３５】
以下、表２に従って、メモリー構成の第２の選択例を説明する。ここでは、実施例１との違いについてのみ説明する。
【００３６】
実施例１では、処理ブロック毎に、必要なメモリー容量、メモリーアクセス速度、メモリーの処理能力を判断して構成を決定したが、実施例３では、処理毎に、必要なメモリー容量、メモリーアクセス速度、メモリーの処理能力を判断し、構成を決定する。処理Ａ１、処理Ａ２、処理Ａ３は、どの処理ブロックで処理されるかに関係なく、メモリーアクセスを伴う処理を示す。これらを処理するのに、内蔵メモリーだけで良いか、それとも外部メモリーが必要であるかを表２に従って判断する。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例に記載の記録装置の主要な部分の構成を示す斜視図である。
【図２】本発明の実施例に記載の記録装置の制御ブロック図である。
【図３】本発明の実施例に記載の記録装置の制御ブロック内、本発明にかかる部分の詳細ブロック図である。
【図４】本発明の実施例に記載の、記録装置の制御ブロック内の、本発明第２の実施例で説明を行なう部分の詳細ブロック図である。
【符号の説明】
【００３８】
１  記録ヘッド
２  キャリッジ
３  キャリッジモータ
６  ＬＦモータ
１１  ＣＰＵ
１２  ＲＯＭ
１３  ＲＡＭ（１）
２０  Ｉ／Ｆ回路
２１  記録データ処理回路
２２  ＲＡＭ（２）［第１外部メモリー］
２３  ＲＡＭ（３）［第２外部メモリー］
１０３  内蔵メモリー
１０８  メモリー選択回路
【図１】
2006076059.tif 000005
【図２】
2006076059.tif 000006
【図３】
2006076059.tif 000007
【図４】
2006076059.tif 000008