(57)【要約】      （修正有）【課題】より簡単な構成でコストを低減し、電磁波干渉を抑制する電磁遮蔽構造を提供する。【解決手段】回路基板２１にチップ３が設置され、前記チップ３に放熱素子２２が設置され、前記回路基板２１が少なくとも一つの半田パッド２１１とを有する電磁遮蔽構造であって、前記放熱素子２２と接触する接触部２３１と、前記放熱素子２２の一部分を本体２３に突出させる開口とを有する本体２３と、前記本体２３の周りに環設され、一側が前記本体２３と連結され、他側が前記半田パッド２１１と電気的に接続される少なくとも一つの接続部２４４を有する側壁２４とを備え、前記本体２３と、前記側壁２４と前記回路基板２１によって前記チップ３を収容する収容空間を形成する。【選択図】図２
2006253657.tif 000002
【特許請求の範囲】
【請求項１】
放熱素子が形成されたチップが設置され、かつ少なくとも一つの半田パッドを有する回路基板の電磁波干渉抑制に用いられる電磁遮蔽構造であって、
前記放熱素子と接触する接触部と、前記放熱素子の一部分を本体に突出させる開口とを有する本体と、
前記本体の周りに環設され、一側が前記本体と連結し、他側が前記半田パッドと電気的に接続する少なくとも一つの接続部を有する側壁とを備え、
前記本体と、前記側壁と前記回路基板によって前記チップを収容する収容空間を形成する、
ことを特徴とする電磁遮蔽構造。
【請求項２】
前記接続部は、表面粘着方式とリフロー半田付け方式とロック方式のうちの何れかによって前記半田パッドに設置される、ことを特徴とする請求項１に記載の電磁遮蔽構造。
【請求項３】
前記本体と前記側壁は、アルミニウムまたはブリキから構成される、ことを特徴とする請求項１に記載の電磁遮蔽構造。
【請求項４】
チップが設置され、かつ少なくとも一つの半田パッドを有する回路基板の電磁波干渉抑制に用いられる電磁遮蔽構造であって、
前記チップと接触する第１表面と、第２表面と、前記半田パッドと電気的に接続する接続部とを有する本体と、
前記第２表面に位置する放熱素子とを備え、
前記本体と回路基板によって、前記チップを収容する収容空間を形成する、
ことを特徴とする電磁遮蔽構造。
【請求項５】
前記本体と前記放熱素子は、アルミニウムまたはブリキから構成される、ことを特徴とする請求項４に記載の電磁遮蔽構造。
【請求項６】
前記接続部は、表面粘着方式とリフロー半田付け方式とロック方式のうちの何れかによって前記半田パッドに設置される、ことを特徴とする請求項４に記載の電磁遮蔽構造。
【請求項７】
前記放熱素子は、放熱フィンである、ことを特徴とする請求項４に記載の電磁遮蔽構造。
【請求項８】
チップが設置され、かつ少なくとも一つの半田パッドを有する回路基板の電磁波干渉抑制に用いられる電磁遮蔽構造であって、
放熱素子と、
前記放熱素子と接触する接触部と、一側が前記本体と連結するとともに側壁を前記本体の周りに環設させ、他側が前記半田パッドと電気的に接続する少なくとも一つの接続部を有する側壁とを具備する本体とを備え、
前記本体と前記回路基板によって前記チップを収容する収容空間を形成する、
ことを特徴とする電磁遮蔽構造。
【請求項９】
前記本体は、アルミニウムまたはブリキから構成される、ことを特徴とする請求項８に記載の電磁遮蔽構造。
【請求項１０】
前記接続部は、表面粘着方式とリフロー半田付け方式とロック方式のうちの何れかによって前記半田パッドに設置される、ことを特徴とする請求項８に記載の電磁遮蔽構造。
【請求項１１】
前記放熱素子は、放熱フィンである、ことを特徴とする請求項８に記載の電磁遮蔽構造。
【請求項１２】
前記本体は、さらに、開口を有し、前記放熱素子は前記開口を介して前記チップに設置される、ことを特徴とする請求項８に記載の電磁遮蔽構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電磁遮蔽構造に関し、特に、より簡単な構成でコストを低減し、電磁波干渉を抑制する電磁遮蔽構造に関する。
【背景技術】
【０００２】
近年、スイッチングパワーサプライ、無停電システムや各種のパワーコンバーターなどのパワー電子回路は、広く適用されるようになった。しかし、このような回路は、よく高周波の切換に使用されるため、電磁波干渉(Electromagnetic interference, EMI)が発生してしまう。これらの高周波ノイズは、電磁輻射または電源線によって、通信装置や他の電気機器の正常な操作に干渉するため、世界各国が輸入や輸出の電器製品に対して、電磁波干渉について厳しく規制している。
【０００３】
電流を有する全ての回路は、いずれも電磁波干渉源になる可能性があるため、電子システムを設計する際に、同一のシステムにおける各サブシステム部品同士の電磁波のコンパチビリティと、このシステムの作業環境における他の電子機器との電磁波のコンパチビリティと、を考慮する必要がある。なお、発射源と受信体との間に位置する如何なる障害物も、潜在的に電磁波干渉の強度を弱めることができれば、電磁遮蔽構造と見なされる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電磁波干渉源が発熱源である場合に、設計の際に、放熱問題と電磁波干渉問題とを併せて考慮する必要がある。図１に示すように、例えば、回路基板１１にチップ１２を設置する場合、従来技術では、チップ１２に放熱フィン１３を設置することにより、放熱問題を解決する。しかし、放熱フィン１３の構成によってアンテナ効果が発生し、電磁波干渉がさらに厳しくなる。このような電磁波干渉を防止するために、さらに、チップ１２、放熱フィン１３と回路基板１１を覆う金属シェル１４が設計され、設計コストと材料コストが増加してしまう。さらに、回路基板１１の寸法が大きくなると、金属シェル１４も大きくなり、材料コストも大幅にアップする。そして、回路基板１１上ですべてのチップに電磁波干渉が発生するわけではないため、金属シェル１４で回路基板１１全体を覆うことは、コストの無駄になる。  
【０００５】
本発明は、上記問題に鑑みてなされたものであり、より簡単な構成でコストを低減し、電磁波干渉を抑制する電磁遮蔽構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明による電磁遮蔽構造は、放熱素子が形成されたチップが設置され、かつ少なくとも一つの半田パッドを有する回路基板の電磁波干渉抑制に用いられる電磁遮蔽構造であって、前記放熱素子と接触する接触部と、前記放熱素子の一部分を本体に突出させる開口とを有する本体と、前記本体の周りに環設され、一側が前記本体と連結し、他側が前記半田パッドと電気的に接続する少なくとも一つの接続部を有する側壁とを備え、前記本体と前記側壁と前記回路基板によって前記チップを収容する収容空間を形成する。
【０００７】
また、本発明による電磁遮蔽構造は、チップが設置され、かつ少なくとも一つの半田パッドを有する回路基板の電磁波干渉抑制に用いられる電磁遮蔽構造であって、前記チップと接触する第１表面と、第２表面と、前記半田パッドと電気的に接続する接続部とを有する本体と、前記第２表面に位置する放熱素子とを備え、前記本体と回路基板によって、前記チップを収容する収容空間を形成する。
【０００８】
また、本発明による電磁遮蔽構造は、チップが設置され、かつ少なくとも一つの半田パッドを有する回路基板の電磁波干渉抑制に用いられる電磁遮蔽構造であって、放熱素子と、前記放熱素子と接触する接触部と、一側が前記本体と連結されるとともに側壁を前記本体の周りに環設させ、他側が前記半田パッドと電気的に接続される少なくとも一つの接続部を有する側壁とを具備する本体とを備え、前記本体と前記回路基板によって前記チップを収容する収容空間を形成する。
【発明の効果】
【０００９】
本発明に係わる電磁遮蔽構造によれば、放熱素子と本体と回路基板とから収容空間を構成し、金属シェルで回路基板と放熱素子とを覆う従来技術と比べ、製品を小型にするとともに、材料コストを低減することもできる。さらに、接続部と回路基板の半田パッドとを接続することにより、放熱素子が発生した電磁波干渉が本体と接続部とを介して接地点へ伝導されるため、チップが発生した熱を外へ放熱するとともに、有効的に電磁波干渉を抑制することができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら、本発明の好適な実施例における電磁遮蔽構造について説明する。
【００１１】
［実施例１］
図２は、本発明の実施例１における電磁遮蔽構造２を示す断面図である。図２に示すように、電磁遮蔽構造２は、回路基板２１の電磁波干渉抑制に用いられる。回路基板２１にチップ３が設置され、チップ３に放熱素子２２が形成される。回路基板２１は、少なくとも一つの半田パッド２１１を有する。電磁遮蔽構造２は、本体２３と側壁２４と、を備える。
【００１２】
本体２３は、放熱素子２２と接触する接触部２３１を有する。接触部２３１と放熱素子２２とは、ロック方式または半田付け方式によって接触させる。なお、本実施例において、放熱素子２２は、例えば一組の放熱フィンである。
【００１３】
側壁２４は、一側が本体２３と連結されるとともに、側壁２４を本体２３の周りに環設させ、他側が半田パッド２１１と電気的に接続される少なくとも一つの接続部２４４を有する。本体２３と、側壁２４と、放熱素子２２と回路基板２１とによって、チップ３を収容する収容空間２５を形成する。
【００１４】
本体２３と側壁２４と放熱素子２２は、金属から構成される。本実施例において、本体２３と側壁２４は、ブリキから構成され、放熱素子２２は、アルミニウムから構成される。また、本体２３は、さらに、開口２３２を有する。放熱素子２２の一部分が開口２３２を通って本体２３に突出される。ここで、本体２３と側壁２４が金属から構成されるため、チップ３が発生した熱の一部は、放熱素子２２を介して外へ放熱される。
【００１５】
本実施例において、回路基板２１に、接続部２４４と対応する半田孔２１２が設けられる。半田孔２１２の周りに、半田パッド２１１が形成される。接続部２４４は、リフロー半田付け方式によって半田孔２１２に設置され、かつ半田パッド２１１と電気的に接続される。なお、放熱素子２２の構造でアンテナ効果が発生し、電磁波干渉をもっと悪くさせる可能性があるため、半田パッド２１１を接地点にすることにより、電磁波干渉を放熱素子２２から接触部２３１、本体２３、側壁２４と接続部２４４を介して接地点に伝導し、アンテナ効果による電磁波干渉を弱める。また、本体２３と側壁２４が金属ではない場合、本体２３と側壁２４の表面に導電ゲルを塗布してもよく、金属層をスパッタリングしてもよい。その後、導電ゲルや金属層を半田パッド２１１と電気的に接続させ、電磁波干渉を放熱素子２２から接触部２３１、本体２３、側壁２４と接続部２４４を介して接地点に伝導させる。
【００１６】
さらに、接続部２４４は、図３Ａに示すように、表面粘着方式（surface mounted technical，SMT）によって半田パッド２１１に設置してもよく、図３Ｂに示すように、ロック部品４によって半田パッド２１１に設置してもよい。ここで、ロック部品４は、例えば、ねじ４１とナット４２から構成される。
【００１７】
［実施例２］
図４は、本発明の実施例２における電磁遮蔽構造５を示す断面図である。電磁遮蔽構造５は、回路基板５１と、本体５２と、放熱素子５３とを備える。回路基板５１にチップ６が設置される。回路基板５１は、少なくとも一つの半田パッド５１１を有する。なお、本体５２と放熱素子５３は、金属から構成される。本実施例において、本体５２と放熱素子５３は、例えば、アルミニウムまたはブリキから構成される。
【００１８】
本体５２は、チップ６と接触する第１表面５２１と、第２表面５２２と、半田パッド５１１と電気的に接続する接続部５２３とを有する。本体５２と回路基板５１とによって収容空間５４を形成する。本実施例において、チップ６は、収容空間５４に設置される。
【００１９】
放熱素子５３は、本体５２の第２表面５２２に位置し、チップ６が発生した熱を本体５２と放熱素子５３とによって外へ放熱させる。本実施例において、放熱素子５３は、例えば、本体５２と一体成形された一組の放熱フィンである。
【００２０】
本実施例において、回路基板５１に、接続部５２３と対応する半田孔５１２が設けられる。半田孔５１２の周りに、半田パッド５１１が形成される。接続部５２３は、リフロー半田付け方式によって半田孔５１２に設置され、かつ半田パッド５１１と電気的に接続される。なお、放熱素子５３の構造でアンテナ効果が発生し、電磁波干渉をもっと悪くさせる可能性があるため、半田パッド５１１を接地点にすることにより、電磁波干渉を放熱素子５３から本体５２と接続部５２３を介して接地点に伝導し、アンテナ効果による電磁波干渉を弱める。
【００２１】
さらに、接続部５２３は、図５Ａに示すように、表面粘着方式（surface mounted technical，SMT）によって半田パッド５１１に設置してもよく、図５Ｂに示すように、ロック部品４によって半田パッド５１１に設置してもよい。ここで、ロック部品４は、例えば、ねじ４１とナット４２から構成される。
【００２２】
［実施例３］
本発明の実施例３における電磁遮蔽構造は、放熱素子と、本体とを備える。電磁遮蔽構造は、回路基板の電磁波干渉抑制に用いられる。回路基板にチップが設置される。回路基板は、少なくとも一つの半田パッドを有する。本体は、放熱素子と接触する接触部と、一側が本体と連結されるとともに側壁を本体の周りに環設させ、他側が半田パッドと電気的に接続される少なくとも一つの接続部を有する側壁とを具備する。本体と回路基板によってチップを収容する収容空間を形成する。
【００２３】
以上、本発明の実施の形態を図面を参照して詳述してきたが、具体的な構成は、これらの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があっても、本発明に含まれる。
【図面の簡単な説明】
【００２４】
【図１】従来の電磁遮蔽構造を示す断面図である。
【図２】本発明の実施例１における電磁遮蔽構造を示す断面図である。
【図３】実施例１における接続部を半田パッドに設置する方式を示す図であり、図３Ａは、表面粘着方式を示し、図３Ｂはロック方式を示す。
【図４】本発明の実施例２における電磁遮蔽構造を示す断面図である。
【図５】実施例２における接続部を半田パッドに設置する方式を示す図であり、図５Ａは、表面粘着方式を示し、図５Ｂはロック方式を示す。
【符号の説明】
【００２５】
２      電磁遮蔽構造
３      チップ
４      ロック部品
５      電磁遮蔽構造
６      チップ
１１    回路基板
１２    チップ
１３    放熱フィン
１４    金属シェル
２１    回路基板
２２    放熱素子
２３    本体
２４    側壁
２５    収容空間
４１    ねじ
４２    ナット
５１    回路基板
５２    本体
５３    放熱素子
５４    収容空間
２１１  半田パッド
２１２  半田孔
２３１  接触部
２３２  開口
２４４  接続部
５１１  半田パッド
５１２  半田孔
５２１  第１表面
５２２  第２表面
５２３  接続部
【図１】
2006253657.tif 000003
【図２】
2006253657.tif 000004
【図３】
2006253657.tif 000005
【図４】
2006253657.tif 000006
【図５】
2006253657.tif 000007