(57)【要約】【課題】  バスの応答性を低下させることなくメモリおよびバッファメモリ間のスループットを向上し、システム機能（画像表示機能）の正常性を確保する。【解決手段】  バッファメモリ（ＦＭ１）は、データ利用装置（２８）に順次出力されるデータを一時的に格納する。メモリ（２２）は、バス（２４）を介して少なくとも１つのメモリアクセス回路（１２、１４）によりアクセスされる。データ転送回路（１６）は、バス（２４）を介してメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。バッファメモリ（ＦＭ１）のデータ量が第１所定量を下回ってから第１所定量より大きい第２所定量を上回るまでの間、データ転送回路（１６）は、バス（２４）を占有した状態でメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。【選択図】    図１
2006227836.tif 000002
【特許請求の範囲】
【請求項１】
データ利用装置に順次出力されるデータを一時的に格納するバッファメモリと、
バスを介して少なくとも１つのメモリアクセス回路によりアクセスされるメモリと、
前記バスを介して前記メモリから前記バッファメモリへのデータ転送を実施するデータ転送回路とを備え、
前記データ転送回路は、前記バッファメモリのデータ量が第１所定量を下回ってから前記第１所定量より大きい第２所定量を上回るまでの間、前記バスを占有した状態で前記データ転送を実施することを特徴とするデータ転送システム。
【請求項２】
請求項１記載のデータ転送システムにおいて、
前記メモリアクセス回路からのアクセス要求および前記データ転送回路からのアクセス要求を調停して、前記メモリへのアクセスを前記メモリアクセス回路および前記データ転送回路のいずれかに許可する調停回路と、
前記バッファメモリのデータ量が前記第１所定量を下回ったときに緊急信号を活性化させ、前記バッファメモリのデータ量が前記第２所定量を上回ったときに前記緊急信号を非活性化させる残量制御回路とを備え、
前記調停回路は、前記緊急信号の活性化中、前記メモリアクセス回路からのアクセス要求に拘わらず、前記メモリへのアクセスを前記データ転送回路に継続して許可することを特徴とするデータ転送システム。
【請求項３】
請求項１記載のデータ転送システムにおいて、
前記第１所定量をレジスタ値により指定する第１レジスタと、前記第２所定量をレジスタ値により指定する第２レジスタとの少なくともいずれかを備えていることを特徴とするデータ転送システム。
【請求項４】
請求項１記載のデータ転送システムにおいて、
前記データ利用装置は、画像表示装置であり、
前記バッファメモリに格納されるデータは、前記画像表示装置の画像表示に用いられる画像データであることを特徴とするデータ転送システム。
【請求項５】
データ供給装置から供給されるデータから順次取得されるデータを一時的に格納するバッファメモリと、
バスを介して少なくとも１つのメモリアクセス回路によりアクセスされるメモリと、
前記バスを介して前記バッファメモリから前記メモリへのデータ転送を実施するデータ転送回路とを備え、
前記データ転送回路は、前記バッファメモリのデータ量が第１所定量を上回ってから前記第１所定量より小さい第２所定量を下回るまでの間、前記バスを占有した状態で前記データ転送を実施することを特徴とするデータ転送システム。
【請求項６】
請求項５記載のデータ転送システムにおいて、
前記メモリアクセス回路からのアクセス要求および前記データ転送回路からのアクセス要求を調停して、前記メモリへのアクセスを前記メモリアクセス回路および前記データ転送回路のいずれかに許可する調停回路と、
前記バッファメモリのデータ量が前記第１所定量を上回ったときに緊急信号を活性化させ、前記バッファメモリのデータ量が前記第２所定量を下回ったときに前記緊急信号を非活性化させる残量制御回路とを備え、
前記調停回路は、前記緊急信号の活性化中、前記メモリアクセス回路からのアクセス要求に拘わらず、前記メモリへのアクセスを前記データ転送回路に継続して許可することを特徴とするデータ転送システム。
【請求項７】
請求項５記載のデータ転送システムにおいて、
前記第１所定量をレジスタ値により指定する第１レジスタと、前記第２所定量をレジスタ値により指定する第２レジスタとの少なくともいずれかを備えていることを特徴とするデータ転送システム。
【請求項８】
請求項５記載のデータ転送システムにおいて、
前記データ供給装置は、画像データを順次供給する画像供給装置であることを特徴とするデータ転送システム。
【請求項９】
バスを介して少なくとも１つのメモリアクセス回路によりアクセスされるメモリから、データ利用装置に順次出力されるデータを一時的に格納するバッファメモリへのデータ転送を、前記バスを介して実施するデータ転送方法であって、
前記バッファメモリのデータ量が第１所定量を下回ってから前記第１所定量より大きい第２所定量を上回るまでの間、前記バスを占有した状態で前記データ転送を実施することを特徴とするデータ転送方法。
【請求項１０】
データ供給装置から供給されるデータから順次取得されるデータを一時的に格納するバッファメモリから、バスを介して少なくとも１つのメモリアクセス回路によりアクセスされるメモリへのデータ転送を、前記バスを介して実施するデータ転送方法であって、
前記バッファメモリのデータ量が第１所定量を上回ってから前記第１所定量より小さい第２所定量を下回るまでの間、前記バスを占有した状態で前記データ転送を実施することを特徴とするデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送システムおよびデータ転送方法に関し、特に、各種システムにおける画像表示機能あるいは画像取得機能の正常性を確保する技術に関する。
【背景技術】
【０００２】
画像表示機能を有するシステムでは、画像表示コントローラは、画像表示装置（ディスプレイ）による画像表示の開始に伴って、画像データが格納されているメモリ（ＳＤＲＡＭなど）からバッファメモリ（ＦＩＦＯメモリ）への画像データの転送をＤＭＡコントローラに要求する。ＤＭＡコントローラは、画像表示コントローラからのＤＭＡ転送要求に応答して、バスを介してメモリからＦＩＦＯメモリに画像データを転送する。画像表示コントローラがＦＩＦＯメモリに蓄積された画像データを画像表示装置に順次出力することで、画像表示装置に画像が表示される。なお、画像表示コントローラは、画像表示装置による画像表示の実施中、ＦＩＦＯメモリに空き領域がなくなるとＤＭＡ転送要求を停止し、ＦＩＦＯメモリに空き領域が生じるとＤＭＡ転送要求を再開する。
【０００３】
一方、画像取得機能を有するシステムでは、画像取得（キャプチャ）コントローラは、画像取得の開始に伴って、順次入力される画像データから取得した画像データをＦＩＦＯメモリに格納するとともに、ＦＩＦＯメモリから画像データを格納するためのメモリへの画像データの転送をＤＭＡコントローラに要求する。ＤＭＡコントローラは、画像取得コントローラからのＤＭＡ転送要求に応答して、バスを介してＦＩＦＯメモリからメモリに画像データを転送する。なお、画像取得コントローラは、画像取得の実施中、ＦＩＦＯメモリに格納されている画像データがなくなるとＤＭＡ転送要求を停止し、ＦＩＦＯメモリに画像データが新たに格納されるとＤＭＡ転送要求を再開する。
【０００４】
また、特許文献１には、ホスト機器と、ホスト機器により生成された画像データが格納される画像メモリと、画像メモリから読み出される画像データを出力機器に転送する出力インタフェースユニットとがバスを介して接続されてなる画像データ転送システムにおいて、バスを完全に占有することなく画像データの転送を実現する技術が開示されている。具体的には、出力インタフェースユニット内に画像バッファメモリとしてＦＩＦＯメモリを設け、ＦＩＦＯメモリに画像データの蓄積情報をバス調停回路へ通知させ、バス調停回路により、バスマスタとなる装置のデータ転送処理回路のバス使用に関する優先度をＦＩＦＯメモリからの通知内容に応じて変更する。例えば、バス調停回路は、ＦＩＦＯメモリのオールモストフルフラグが成立した場合、画像データ転送の優先度を下げてＦＩＦＯメモリへの画像データの書き込み停止を促し、ＦＩＦＯメモリのオールモストエンプティフラグが成立した場合、画像データ転送の優先度を上げてＦＩＦＯメモリへの画像データの書き込みを促す。
【特許文献１】特開２００１−１８４３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以下に示す課題を解決するためになされた。画像表示機能を有するシステムでは、バスを介してメモリにアクセスするバスマスタ（ＤＭＡコントローラを含む）が複数個（例えば３個）存在すると、バスマスタ間でメモリアクセスが競合した場合、メモリアクセスは、各バスマスタに対して均等な頻度で順次実施される。画像表示装置による画像表示の実施中にバスマスタ間でメモリアクセスが競合すると、ＤＭＡコントローラによるメモリアクセスは、メモリアクセスの３回に１回しか実施されないため、バスマスタ間でメモリアクセスが競合しない場合に比べて、メモリとＦＩＦＯメモリとの間のスループット（単位時間内に転送されるデータ量）が約１／３に低下してしまう。また、通常、複数のバスマスタによりアクセスされるメモリは、バスマスタ毎にアクセス領域が分けられているため、メモリアクセスを実施するバスマスタの入れ替わりに伴ってページミスが発生し、メモリとＦＩＦＯメモリとの間のスループットが更に低下してしまう。
【０００６】
画像表示装置により表示される画像のサイズが小さい場合は、メモリとＦＩＦＯメモリとの間に要求されるスループットも小さいため、前述のようなスループットの低下が画像表示機能に与える影響はほとんどない。しかしながら、近時、画像サイズは増大する傾向にあり、メモリとＦＩＦＯメモリとの間には大きなスループットが要求されている。このため、メモリからＦＩＦＯメモリへのデータ転送を安定して実施できずにメモリとＦＩＦＯメモリとの間のスループットが低下すると、画像表示装置による画像表示（画像表示装置への画像データの出力）に対してＦＩＦＯメモリへの画像データの書き込みが間に合わず、動画等の連続画像が途切れるなどして画像表示を正常に実施できなくなってしまう。このような問題は、画像取得機能についても同様であり、画像取得の実施中にバスマスタ間でメモリアクセスが競合すると、ＦＩＦＯメモリからメモリへのデータ転送を安定して実施できず、画像取得に対してＦＩＦＯメモリからの画像データの読み出しが間に合わなくなる。この結果、ＦＩＦＯメモリがオーバーフローし、画像取得を正常に実施できなくなってしまう。
【０００７】
また、特許文献１に開示された技術では、ＦＩＦＯメモリのオールモストフルフラグが成立してからオールモストエンプティフラグが成立するまでの間、バスマスタとなる別の装置からデータ転送が要求されていない場合であっても、画像メモリからＦＩＦＯメモリへの画像データ転送が実施されないため、画像メモリとＦＩＦＯメモリとの間のスループットが無駄に低下してしまう。さらに、１回の画像データ転送により転送されるデータ量がほぼＦＩＦＯメモリの容量分に相当し、１回の画像データ転送に要する期間が非常に長いため、バスマスタとなる別の装置は長時間の停止を余儀なくされバスの使用効率（バスの応答性）が低下してしまう。
【０００８】
本発明の目的は、バスの使用効率を低下させることなくメモリおよびバッファメモリ間のスループットを向上し、システム機能（画像表示機能あるいは画像取得機能）の正常性を確保することにある。
【課題を解決するための手段】
【０００９】
本発明の第１形態では、バッファメモリは、データ利用装置に順次出力されるデータを一時的に格納する。例えば、データ利用装置は、画像表示装置であり、バッファメモリに格納されるデータは、画像表示装置の画像表示に用いられる画像データである。メモリは、バスを介して少なくとも１つのメモリアクセス回路によりアクセスされる。データ転送回路は、バスを介してメモリからバッファメモリへのデータ転送を実施する。バッファメモリのデータ量が第１所定量を下回ってから第１所定量より大きい第２所定量を上回るまでの間、データ転送回路は、バスを占有した状態でメモリからバッファメモリへのデータ転送を実施する。
【００１０】
このため、バッファメモリのデータ量が第１所定量を下回ってから第２所定量を上回るまでの間、メモリアクセス回路によるメモリへのアクセスは実施されず、常にデータ転送回路によるデータ転送（メモリへのアクセスを含む）を実施させることができる。この結果、メモリとバッファメモリとの間のスループットを向上でき、画像表示装置による画像表示に対してバッファメモリへの画像データの書き込みが間に合わなくなることを確実に防止できる。従って、連続画像が途切れるなどの画像表示機能の異常を確実に防止できる。また、メモリにおけるアクセス領域がアクセスする回路（メモリアクセス回路およびデータ転送回路）毎に分けられている場合でも、バッファメモリのデータ量が第１所定量を下回ってから第２所定量を上回るまでの間、ページミスが発生することはなく、ページミスに起因するメモリとバッファメモリとの間のスループットの低下を回避できる。
【００１１】
さらに、バッファメモリのデータ量が第２所定量を上回った後も、メモリアクセス回路からのメモリアクセス要求がない場合、あるいはメモリアクセス回路とデータ転送回路との間でメモリアクセスが競合してもデータ転送回路によるメモリアクセスの優先度の方が高い場合には、メモリからバッファメモリへのデータ転送が実施されるため、メモリとバッファメモリとの間のスループットの低下を回避できる。また、例えば、第１所定量と第２所定量との差を画像表示機能の正常性が確保される最小量に設定することで、データ転送回路がバスを占有する期間を必要最小限に抑えることができ、バスの使用効率の低下を防止できる。
【００１２】
本発明の前記第１形態の好ましい例では、調停回路は、メモリアクセス回路からのアクセス要求およびデータ転送回路からのアクセス要求を調停して、メモリへのアクセスをメモリアクセス回路およびデータ転送回路のいずれかに許可する。残量制御回路は、バッファメモリのデータ量が第１所定量を下回ったときに緊急信号を活性化させ、バッファメモリのデータ量が第２所定量を上回ったときに緊急信号を非活性化させる。調停回路は、緊急信号の活性化中、メモリアクセス回路からのアクセス要求に拘わらず、メモリへのアクセスをデータ転送回路に継続して許可する。このような構成により、前述したスループットの向上による画像表示機能の正常性の確保を容易に実現できる。
【００１３】
本発明の第２形態では、バッファメモリは、データ供給装置から供給されるデータから順次取得されるデータを一時的に格納する。例えば、データ供給装置は、画像データを順次供給する画像供給装置である。メモリは、バスを介して少なくとも１つのメモリアクセス回路によりアクセスされる。データ転送回路は、バスを介してバッファメモリからメモリへのデータ転送を実施する。バッファメモリのデータ量が第１所定量を上回ってから第１所定量より小さい第２所定量を下回るまでの間、データ転送回路は、バスを占有した状態でデータ転送を実施する。
【００１４】
このため、バッファメモリのデータ量が第１所定量を上回ってから第２所定量を下回るまでの間、メモリアクセス回路によるメモリへのアクセスは実施されず、常にデータ転送回路によるデータ転送（メモリへのアクセスを含む）を実施させることができる。この結果、メモリとバッファメモリとの間のスループットを向上でき、画像取得に対してバッファメモリからの画像データの読み出しが間に合わなくなることを確実に防止できる。従って、バッファメモリのオーバーフローに起因する画像取得の異常を確実に防止できる。また、メモリにおけるアクセス領域がアクセスする回路（メモリアクセス回路およびデータ転送回路）毎に分けられている場合でも、バッファメモリのデータ量が第１所定量を上回ってから第２所定量を下回るまでの間、ページミスが発生することはなく、ページミスに起因するメモリとバッファメモリとの間のスループットの低下を回避できる。
【００１５】
さらに、バッファメモリのデータ量が第２所定量を下回った後も、メモリアクセス回路からのメモリアクセス要求がない場合、あるいはメモリアクセス回路とデータ転送回路との間でメモリアクセスが競合してもデータ転送回路によるメモリアクセスの優先度の方が高い場合には、バッファメモリからメモリへのデータ転送が実施されるため、メモリとバッファメモリとの間のスループットの低下を回避できる。また、例えば、第１所定量と第２所定量との差を画像取得機能の正常性が確保される最小量に設定することで、データ転送回路がバスを占有する期間を必要最小限に抑えることができ、バスの使用効率の低下を防止できる。
【００１６】
本発明の前記第２形態の好ましい例では、調停回路は、メモリアクセス回路からのアクセス要求およびデータ転送回路からのアクセス要求を調停して、メモリへのアクセスをメモリアクセス回路およびデータ転送回路のいずれかに許可する。残量制御回路は、バッファメモリのデータ量が第１所定量を上回ったときに緊急信号を活性化させ、バッファメモリのデータ量が第２所定量を下回ったときに緊急信号を非活性化させる。調停回路は、緊急信号の活性化中、メモリアクセス回路からのアクセス要求に拘わらず、メモリへのアクセスをデータ転送回路に継続して許可する。このような構成により、前述したスループットの向上による画像取得機能の正常性の確保を容易に実現できる。
【００１７】
本発明の前記第１または第２形態の好ましい例では、第１所定量をレジスタ値により指定する第１レジスタと、第２所定量をレジスタ値により指定する第２レジスタとの少なくともいずれかが設けられる。このため、第１および第２所定量の少なくともいずれかを可変にできる。従って、データ転送回路によるバス占有の開始タイミングおよび終了タイミングの少なくともいずれかを変更でき、様々なシステムに対応できる。
【発明の効果】
【００１８】
本発明では、バスの使用効率を低下させることなくメモリとバッファメモリとの間のスループットを向上でき、システム機能（画像表示機能あるいは画像取得機能）の正常性を確保できる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を用いて本発明の実施形態を説明する。図１は、本発明の第１実施形態を示している。画像表示機能を有するシステム１０は、ＣＰＵ１２、１４（メモリアクセス回路）、ＤＭＡコントローラ１６（データ転送回路）、バスアービタ１８（調停回路）、ＳＤＲＡＭコントローラ２０、ＳＤＲＡＭ２２（メモリ）、バス２４、画像表示コントローラ２６、画像表示装置２８（データ利用装置）を有している。
【００２０】
ＣＰＵ１２、１４は、バス２４に接続してそれぞれ設けられたバスマスタであり、音声処理や各種命令をそれぞれ実行する。ＣＰＵ１２は、バス２４を使用する際にバスアービタ１８へのバス使用要求信号ＲＱ１を活性化させ、バスアービタ１８からのバス使用許可信号ＥＮ１の活性化によりバス権の取得を認識すると、バス２４およびＳＤＲＡＭコントローラ２０を介してＳＤＲＡＭ２２にアクセス（データ書き込みあるいはデータ読み出し）する。ＣＰＵ１４は、ＣＰＵ１２と同様に、バス２４を使用する際にバスアービタ１８へのバス使用要求信号ＲＱ２を活性化させ、バスアービタ１８からのバス使用許可信号ＥＮ２の活性化によりバス権の取得を認識すると、バス２４およびＳＤＲＡＭコントローラ２０を介してＳＤＲＡＭ２２にアクセスする。
【００２１】
ＤＭＡコントローラ１６は、バス２４に接続して設けられたバスマスタであり、画像表示コントローラ２６からのＤＭＡ転送要求ＤＲＱの活性化に応答してバスアービタ１８へのバス使用要求信号ＲＱ３を活性化させ、バスアービタ１８からのバス使用許可信号ＥＮ３の活性化によりバス権の取得を認識すると、バス２４およびＳＤＲＡＭコントローラ２０を介してＳＤＲＡＭ２２から画像表示コントローラ２６内のＦＩＦＯメモリＦＭ１（バッファメモリ）に画像データを転送する。
【００２２】
バスアービタ１８は、画像表示コントローラ２６からの緊急信号ＥＭＧの非活性化中、ＣＰＵ１２、１４およびＤＭＡコントローラ１６からのバス使用要求信号ＲＱ１〜ＲＱ３に応じて、バス使用許可信号ＥＮ１〜ＥＮ３のいずれかを活性化させてＣＰＵ１２、１４およびＤＭＡコントローラ１６のいずれかにバス２４のバス権を与える。バスアービタ１８は、画像表示コントローラ２６からの緊急信号ＥＭＧの活性化中、ＣＰＵ１２、１４からのバス使用要求信号ＲＱ１、ＲＱ２に拘わらず、バス使用許可信号ＥＮ３を活性化させてＤＭＡコントローラ１６にバス権を継続して与える。すなわち、画像表示コントローラ２６からの緊急信号ＥＭＧの活性化中、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスは禁止される。
【００２３】
ＳＤＲＡＭコントローラ２０は、ＣＰＵ１２、１４およびＤＭＡコントローラ１６がＳＤＲＡＭ２２にアクセスするためのインタフェース回路として機能する。ＳＤＲＡＭ２２は、ＳＤＲＡＭコントローラ２０を介してバス２４に接続されており、ＣＰＵ１２、１４およびＤＭＡコントローラ１６によりアクセスされる。バス２４は、ＣＰＵ１２、１４、ＤＭＡコントローラ１６およびＳＤＲＡＭコントローラ２０（ＳＤＲＡＭ２２）を相互に接続し、これらの間でデータの授受を可能にする。
【００２４】
画像表示コントローラ２６は、画像表示装置２８への画像データを一時的に格納するＦＩＦＯメモリＦＭ１、第１レジスタＲ１１、第２レジスタＲ１２、残量制御回路ＶＣ１を有している。残量制御回路ＶＣ１は、ＦＩＦＯメモリＦＭ１のデータ量がレジスタＲ１１のレジスタ値が示すデータ量（第１所定量）を下回ったときに、緊急信号ＥＭＧを活性化させる。残量制御回路ＶＣ１は、ＦＩＦＯメモリＦＭ１のデータ量がレジスタＲ１２のレジスタ値が示すデータ量（第２所定量）を上回ったときに、緊急信号ＥＭＧを非活性化させる。
【００２５】
レジスタＲ１１、Ｒ１２は、例えば、バス２４とは別のバス（図示せず）を介してレジスタ値を設定可能である。レジスタＲ１１、Ｒ１２のレジスタ値は、第１所定量より第２所定量が大きくなるように予め設定されている。画像表示コントローラ２６は、画像表示装置２８への画像データの出力中（画像表示装置２８による画像表示の実施中）、ＦＩＦＯメモリＦＭ１に空き領域がある場合、ＤＭＡコントローラ１６へのＤＭＡ転送要求信号ＤＲＱを活性化させ、ＦＩＦＯメモリＦＭ１に空き領域がない場合、ＤＭＡコントローラ１６へのＤＭＡ転送要求信号ＤＲＱを非活性化させる。画像表示装置２８は、画像表示コントローラ２６から順次出力される画像データを用いて画像表示を実施する。
【００２６】
図２は、図１の画像表示コントローラ２６の動作概要を示している。この例では、ＦＩＦＯメモリＦＭ１は、６４段構成である。第１所定量（レジスタＲ１１のレジスタ値が示すデータ量）は、ＦＩＦＯメモリＦＭ１の４段分のデータ量である。第２所定量（レジスタＲ１２のレジスタ値が示すデータ量）は、ＦＩＦＯメモリＦＭ１の１０段分のデータ量である。
【００２７】
画像表示装置２８による画像表示の実施中、ＦＩＦＯメモリＦＭ１のデータ量が１２段分のデータ量である状態で、例えば、ＤＭＡコントローラ１６によるＳＤＲＡＭ２２へのアクセスとＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスとの競合に伴って、ＦＩＦＯメモリＦＭ１から画像表示装置２８に出力される画像データ量より、ＳＤＲＡＭ２２からＦＩＦＯメモリＦＭ１にＤＭＡ転送される画像データ量が少なくなると、ＦＩＦＯメモリＦＭ１のデータ量は減少し始める。
【００２８】
ＦＩＦＯメモリＦＭ１のデータ量が４段分のデータ量（第１所定量）まで減少すると、残量制御回路ＶＣ１は、緊急信号ＥＭＧを活性化させる。従って、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスは禁止され、ＤＭＡコントローラ１６によるＳＤＲＡＭ２２へのアクセス（ＳＤＲＡＭ２２からＦＩＦＯメモリＦＭ１へのデータ転送）がバス２４を占有した状態で実施される。これにより、ＦＩＦＯメモリＦＭ１から画像表示装置２８に出力される画像データ量より、ＳＤＲＡＭ２２からＦＩＦＯメモリＦＭ１にＤＭＡ転送される画像データ量が多くなり、ＦＩＦＯメモリＦＭ１のデータ量は増加し始める。ＦＩＦＯメモリＦＭ１のデータ量が１０段分のデータ量（第２所定量）まで増加すると、残量制御回路ＶＣ１は、緊急信号ＥＭＧを非活性化させる。従って、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスが解禁される。
【００２９】
図３は、第１実施形態におけるデータフローの概要を示している。なお、図中の網掛矢印は、その太さがスループットに対応している。この例は、緊急信号ＥＭＧの活性化中のデータフローに対応している。緊急信号ＥＭＧの活性化中（ＦＩＦＯメモリＦＭ１のデータ量が第１所定量を下回ってから第２所定量を上回るまでの間）、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスは禁止されるため、ＳＤＲＡＭ２２およびバス２４間のスループットとＦＩＦＯメモリＦＭ１およびバス２４間のスループットとを同一にできる。すなわち、ＳＤＲＡＭ２２とバッファメモリＦＭ１との間のスループットが向上する。このため、画像表示装置２８による画像表示に対してＦＩＦＯメモリＦＭ１への画像データの書き込みが間に合わなくなることが確実に防止される。
【００３０】
また、ＦＩＦＯメモリＦＭ１のデータ量が第２所定量を上回った後も、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスがない場合、あるいはＣＰＵ１２、１４とＤＭＡコントローラ１６との間でＳＤＲＡＭ２２へのアクセスが競合してもＤＭＡコントローラ１６によるＳＤＲＡＭ２２へのアクセスの優先度の方が高い場合には、ＳＤＲＡＭ２２からＦＩＦＯメモリＦＭ１への画像データ転送が実施されるため、ＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ１との間のスループットの低下が抑制される。
【００３１】
図４は、本発明の比較例を示している。本発明の比較例を説明するにあたって、第１実施形態（図１）で説明した要素と同一の要素については、同一の符号を付し、詳細な説明を省略する。本発明の比較例のシステム９０は、第１実施形態のバスアービタ１８および画像表示コントローラ２６に代えて、バスアービタ９２および画像表示コントローラ９４を有している。システム９０のその他の構成は、第１実施形態のシステム１０と同一である。バスアービタ９２の動作は、第１実施形態のバスアービタ１８における緊急信号ＥＭＧの非活性化中の動作と同一である。画像表示コントローラ９４は、第１実施形態の画像表示コントローラ２６からレジスタＲ１１、Ｒ１２および残量制御回路ＶＣ１を取り除いて構成されている。
【００３２】
図５および図６は、本発明の比較例におけるデータフローの概要を示している。図５は、ＣＰＵ１２、１４およびＤＭＡコントローラ１６間でＳＤＲＡＭ２２へのアクセスが競合しない場合のデータフローに対応している。図６は、ＣＰＵ１２、１４およびＤＭＡコントローラ１６間でＳＤＲＡＭ２２へのアクセスが競合する場合のデータフローに対応している。なお、図３と同様に、図中の網掛矢印は、その太さがスループットに対応している。
【００３３】
ＣＰＵ１２、１４およびＤＭＡコントローラ１６間でＳＤＲＡＭ２２へのアクセスが競合しない場合、図５に示すように、ＳＤＲＡＭ２２およびバス２４間のスループットとＦＩＦＯメモリＦＭ１およびバス２４間のスループットとは同一である。このため、画像表示装置２８による画像表示に対してバッファメモリＦＭ１への画像データの書き込みが間に合わなくなることはない。
【００３４】
しかしながら、ＣＰＵ１２、１４およびＤＭＡコントローラ１６間でＳＤＲＡＭ２２へのアクセスが競合する場合、ＳＤＲＡＭ２２へのアクセスは、ＣＰＵ１２、１４およびＤＭＡコントローラ１６に対して均等な頻度で順次実施されるため、ＤＭＡコントローラ１６によるＳＤＲＡＭ１２へのアクセスは、ＳＤＲＡＭ２２に対するアクセスの３回に１回しか実施されない。このため、図６に示すように、ＦＩＦＯメモリＦＭ１およびバス２４間のスループットが図５と比較して約１／３に低下してしまう。この結果、画像表示装置２８による画像表示に対してバッファメモリＦＭ１への画像データの書き込みが間に合わなくなり、連続画像が途切れるなどして画像表示を正常に実施できなくなる。また、ＳＤＲＡＭ２２におけるアクセス領域がバスマスタ（ＣＰＵ１２、１４およびＤＭＡコントローラ１６）毎に分けられている場合、バスマスタの入れ替わりに伴ってページミスが発生し、ＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ１との間のスループットが更に低下してしまう。
【００３５】
以上、第１実施形態では、画像表示コントローラ２６からの緊急信号ＥＭＧの活性化中、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスは実施されず、常にＤＭＡコントローラ１６による画像データ転送を実施させることができる。この結果、ＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ１との間のスループットを向上でき、画像表示装置２８による画像表示に対してＦＩＦＯメモリＦＭ１への画像データの書き込みが間に合わなくなることを確実に防止できる。従って、動画等の連続画像が途切れるなどの画像表示の異常を確実に防止できる。また、ＳＤＲＡＭ２２におけるアクセス領域がバスマスタ（ＣＰＵ１２、１４およびＤＭＡコントローラ１６）毎に分けられている場合でも、緊急信号ＥＭＧの活性化中にページミスが発生することはなく、ページミスに起因するＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ１との間のスループットの低下を回避できる。
【００３６】
さらに、緊急信号ＥＭＧが非活性化された後も、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスがない場合、あるいはＣＰＵ１２、１４とＤＭＡコントローラ１６との間でＳＤＲＡＭ２２へのアクセスが競合してもＤＭＡコントローラ１６によるＳＤＲＡＭ２２へのアクセスの優先度の方が高い場合には、ＳＤＲＡＭ２２からＦＩＦＯメモリＦＭ１への画像データ転送が実施されるため、ＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ１との間のスループットの低下を回避できる。また、レジスタＲ１１、Ｒ１２のレジスタ値を変更することで、ＤＭＡコントローラ１６によるバス占有の開始タイミングおよび終了タイミングを変更できるため、様々なシステムに対応できる。例えば、レジスタＲ１１、Ｒ１２のレジスタ値を第１所定量と第２所定量との差が画像表示機能の正常性が確保される最小量になるように設定することで、ＤＭＡコントローラ１６がバスを占有する期間を必要最小限に抑えることができ、バス２４の使用効率を向上できる。
【００３７】
図７は、本発明の第２実施形態を示している。第２実施形態を説明するにあたって、第１実施形態（図１）で説明した要素と同一の要素については、同一の符号を付し、詳細な説明を省略する。画像取得機能を有するシステム５０は、ＣＰＵ１２、１４（メモリアクセス回路）、ＤＭＡコントローラ５２（データ転送回路）、バスアービタ１８（調停回路）、ＳＤＲＡＭコントローラ２０、ＳＤＲＡＭ２２（メモリ）、バス２４、画像取得コントローラ５４、画像供給装置５６（データ供給装置）を有している。
【００３８】
ＤＭＡコントローラ５２は、バス２４に接続して設けられたバスマスタであり、画像取得コントローラ５４からのＤＭＡ転送要求ＤＲＱの活性化に応答してバスアービタ１８へのバス使用要求信号ＲＱ３を活性化させ、バスアービタ１８からのバス使用許可信号ＥＮ３の活性化によりバス権の取得を認識すると、バス２４およびＳＤＲＡＭコントローラ２０を介して画像表示コントローラ５４内のＦＩＦＯメモリＦＭ２（バッファメモリ）からＳＤＲＡＭ２２に画像データを転送する。
【００３９】
画像取得コントローラ５４は、画像供給装置５６から供給される画像データから順次取得される画像データを一時的に格納するＦＩＦＯメモリＦＭ２、第１レジスタＲ２１、第２レジスタＲ２２、残量制御回路ＶＣ２を有している。残量制御回路ＶＣ２は、ＦＩＦＯメモリＦＭ２のデータ量がレジスタＲ２１のレジスタ値が示すデータ量（第１所定量）を上回ったときに、緊急信号ＥＭＧを活性化させる。残量制御回路ＶＣ２は、ＦＩＦＯメモリＦＭ２のデータ量がレジスタＲ２２のレジスタ値が示すデータ量（第２所定量）を下回ったときに、緊急信号ＥＭＧを非活性化させる。
【００４０】
レジスタＲ２１、Ｒ２２は、例えば、バス２４とは別のバス（図示せず）を介してレジスタ値を設定可能である。レジスタＲ２１、Ｒ２２のレジスタ値は、第１所定量より第２所定量が小さくなるように予め設定されている。画像取得コントローラ５４は、画像供給装置５６からの画像データの入力中（画像取得の実施中）、ＦＩＦＯメモリＦＭ２に画像データが格納されている場合、ＤＭＡコントローラ５２へのＤＭＡ転送要求信号ＤＲＱを活性化させ、ＦＩＦＯメモリＦＭ２に画像データが格納されていない場合、ＤＭＡコントローラ５２へのＤＭＡ転送要求信号ＤＲＱを活性化させる。画像供給装置５６は、画像データを画像取得コントローラ５４に順次供給する。
【００４１】
図８は、図７の画像取得コントローラ５４の動作概要を示している。この例では、ＦＩＦＯメモリＦＭ２は、６４段構成である。第１所定量（レジスタＲ２１のレジスタ値が示すデータ量）は、ＦＩＦＯメモリＦＭ１の６０段分のデータ量である。第２所定量（レジスタＲ２２のレジスタ値が示すデータ量）は、ＦＩＦＯメモリＦＭ１の５４段分のデータ量である。
【００４２】
画像取得の実施中、ＦＩＦＯメモリＦＭ２のデータ量が５３段分のデータ量である状態で、ＤＭＡコントローラ５２によるＳＤＲＡＭ２２へのアクセスとＣＰＵ１２、１４によるＳＤＲＡＭ２２２へのアクセスとの競合に伴って、画像取得によりＦＩＦＯメモリＦＭ２に格納される画像データ量より、ＦＩＦＯメモリＦＭ２からＳＤＲＡＭ２２にＤＭＡ転送される画像データ量が少なくなると、ＦＩＦＯメモリＦＭ２のデータ量は増加し始める。
【００４３】
ＦＩＦＯメモリＦＭ２のデータ量が６０段分のデータ量（第１所定量）まで増加すると、残量制御回路ＶＣ２は、緊急信号ＥＭＧを活性化させる。従って、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスは禁止され、ＤＭＡコントローラ５２によるＳＤＲＡＭ２２へのアクセス（ＦＩＦＯメモリＦＭ２からＳＤＲＡＭ２２へのデータ転送）がバス２４を占有した状態で実施される。これにより、画像取得によってＦＩＦＯメモリＦＭ１に格納される画像データ量より、ＦＩＦＯメモリＦＭ２からＳＤＲＡＭ２２にＤＭＡ転送される画像データ量が多くなり、ＦＩＦＯメモリＦＭ２のデータ量は減少し始める。ＦＩＦＯメモリＦＭ２のデータ量が５４段分のデータ量（第２所定量）まで減少すると、残量制御回路ＶＣ２は、緊急信号ＥＭＧを非活性化させる。従って、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスが解禁される。
【００４４】
以上、第２実施形態では、画像取得コントローラ５４からの緊急信号ＥＭＧの活性化中、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスは実施されず、常にＤＭＡコントローラ５２による画像データ転送を実施させることができる。この結果、ＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ２との間のスループットを向上でき、画像取得に対してＦＩＦＯメモリＦＭ２からの画像データの読み出しが間に合わなくなることを確実に防止できる。従って、ＦＩＦＯメモリＦＭ２のオーバーフローに起因する画像取得の異常を確実に防止できる。また、第１実施形態と同様に、ＳＤＲＡＭ２２におけるアクセス領域がバスマスタ（ＣＰＵ１２、１４およびＤＭＡコントローラ５２）毎に分けられている場合でも、緊急信号ＥＭＧの活性化中にページミスが発生することはなく、ページミスに起因するＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ２との間のスループットの低下を回避できる。
【００４５】
さらに、緊急信号ＥＭＧが非活性化された後も、ＣＰＵ１２、１４によるＳＤＲＡＭ２２へのアクセスがない場合、あるいはＣＰＵ１２、１４とＤＭＡコントローラ５２との間でＳＤＲＡＭ２２へのアクセスが競合してもＤＭＡコントローラ５２によるＳＤＲＡＭ２２へのアクセスの優先度の方が高い場合には、ＦＩＦＯメモリＦＭ２からＳＤＲＡＭ２２への画像データ転送が実施されるため、ＳＤＲＡＭ２２とＦＩＦＯメモリＦＭ２との間のスループットの低下を回避できる。また、レジスタＲ２１、Ｒ２２のレジスタ値を変更することで、ＤＭＡコントローラ５２によるバス占有の開始タイミングおよび終了タイミングを変更できるため、様々なシステムに対応できる。例えば、レジスタＲ２１、Ｒ２２のレジスタ値を第１所定量と第２所定量との差が画像取得機能の正常性が確保される最小量になるように設定することで、ＤＭＡコントローラ５２がバスを占有する期間を必要最小限に抑えることができ、バス２４の使用効率を向上できる。
【００４６】
なお、第１および第２実施形態では、緊急信号ＥＭＧの活性化タイミングおよび非活性化タイミングをそれぞれ規定する第１および第２レジスタを設けた例について述べたが、本発明はかかる実施形態に限定されるものではない。例えば、緊急信号ＥＭＧの非活性化タイミングの変更のみが必要である場合には、第１所定量を固定にして第１レジスタを取り除いてもよいし、緊急信号ＥＭＧの活性化タイミングの変更のみが必要である場合には、第２所定量を固定にして第２レジスタを取り除いてもよい。また、緊急信号ＥＭＧの非活性化タイミングの変更および活性化タイミングの変更の双方が不要である場合には、第１および第２所定量を固定にして第１および第２レジスタの双方を取り除いてもよい。これらの場合、第１および第２レジスタの少なくともいずれかが不要になるため、システム構成を簡素化でき、システムの開発期間を短縮できる。
【００４７】
第１および第２実施形態では、画像データの転送に本発明を適用した例について述べたが、本発明はかかる実施形態に限定されるものではない。例えば、画像データ以外のデータ（音声データなど）の転送に本発明を適用してもよい。
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１実施形態を示すブロック図である。
【図２】図１の画像取得コントローラの動作概要を示す説明図である。
【図３】第１実施形態におけるデータフローの概要を示す説明図である。
【図４】本発明の比較例を示すブロック図である。
【図５】本発明の比較例におけるデータフローの概要を示す説明図である。
【図６】本発明の比較例におけるデータフローの概要を示す説明図である。
【図７】本発明の第２実施形態を示すブロック図である。
【図８】図７の画像取得コントローラの動作概要を示す説明図である。
【符号の説明】
【００４９】
１０、５０  システム
１２、１４  ＣＰＵ
１６、５２  ＤＭＡコントローラ
１８  バスアービタ
２０  ＳＤＲＡＭコントローラ
２２  ＳＤＲＡＭ
２４  バス
２６  画像表示コントローラ
２８  画像表示装置
５４  画像取得コントローラ
５６  画像供給装置
ＤＲＱ  ＤＭＡ転送要求信号
ＥＮ１、ＥＮ２、ＥＮ３  バス使用許可信号
ＦＭ１、ＦＭ２  ＦＩＦＯメモリ
Ｒ１１、Ｒ２１  第１レジスタ
Ｒ２１、Ｒ２２  第２レジスタ
ＲＱ１、ＲＱ２、ＲＱ３  バス使用要求信号
ＶＣ１、ＶＣ２  残量制御回路
【図１】
2006227836.tif 000003
【図２】
2006227836.tif 000004
【図３】
2006227836.tif 000005
【図４】
2006227836.tif 000006
【図５】
2006227836.tif 000007
【図６】
2006227836.tif 000008
【図７】
2006227836.tif 000009
【図８】
2006227836.tif 000010