(57)【要約】【課題】  プリンタ等におけるデジタル画像の自動色補正等のデジタル画像補正処理をより高速化することにある。【解決手段】  ホストインタフェース部１２１は、システムバスを介してＭＰＵ１０４との入出力インタフェースを実現する。ＳＤＲＡＭインタフェース部１２２は、メモリコントローラ１２５に対してデータのＲ／Ｗ要求及びホールドを行い、３Ｄ−ＬＵＴデータ、補正前の画素データを保持する。補正前の画素データの上位４ビットアドレスに基づいて、３Ｄ−ＬＵＴデータに設定アドレスオフセットを加算する。キャッシュ部１２３は、画像処理ＲＡＭ１２６から補間回路１２４へ転送される画素データ及び３Ｄ−ＬＵＴデータが一時保持される。メモリコントローラ１２５は、画像処理ＲＡＭ１２６に対する補正前の画素データ、補正後の画素データ及び３Ｄ−ＬＵＴデータの読み書きを制御する。【選択図】  図７
2006287566.tif 000002
【特許請求の範囲】
【請求項１】
（２Ｎ）３色（Ｎは１以上の整数値）の３次元ＲＧＢ色空間におけるデジタル画像データのデジタル画像補正処理装置であって、
（２ｎ）３色（ｎはＮ未満の整数値）の３次元ＲＧＢ色空間のルックアップテーブルを画像補正処理の内容に応じて予め生成するルックアップテーブル生成手段と、
補正前の画素データにおけるＲ値の下位ｍビット（ｍ＝Ｎ−ｎ）のデータ、補正前の画素データにおけるＧ値の下位ｍビットのデータ及び補正前の画素データにおけるＢ値の下位ｍビットのデータ並びに前記ルックアップテーブルにおける補正前のＲＧＢ値の色が含まれる最小の立方体色空間を形成する８点の格子点データに基づいて、補正後の画素データのＲＧＢ値を演算する補間回路とを有する、ことを特徴としたデジタル画像補正処理装置。
【請求項２】
請求項１において、補正前の画素データにおけるＲ値の下位ｍビットのデータをｍＲ、補正前の画素データにおけるＧ値の下位ｍビットのデータをｍＧ、補正前の画素データにおけるＢ値の下位ｍビットのデータをｍＢとし、
前記補間回路は、２ｍ−ｍＲ、２ｍ−ｍＧ、２ｍ−ｍＢ、ｍＲ、ｍＧ及びｍＢから格子点Ｐ０〜Ｐ７に対応して選択した３つのデータを乗算する選択乗算回路と、
前記選択乗算回路の出力値を格子点Ｐ０〜Ｐ７の各Ｒ値に乗算する第１乗算器と、
前記選択乗算回路の出力値を格子点Ｐ０〜Ｐ７の各Ｇ値に乗算する第２乗算器と、
前記選択乗算回路の出力値を格子点Ｐ０〜Ｐ７の各Ｂ値に乗算する第３乗算器と、
前記第１乗算器の出力値を格子点Ｐ０〜Ｐ７について累積加算する第１加算器と、
前記第２乗算器の出力値を格子点Ｐ０〜Ｐ７について累積加算する第２加算器と、
前記第３乗算器の出力値を格子点Ｐ０〜Ｐ７について累積加算する第３加算器と、
前記第１加算器の出力値をビットシフトしてＮビットのデータで出力する第１除算器と、
前記第２加算器の出力値をビットシフトしてＮビットのデータで出力する第２除算器と、
前記第３加算器の出力値をビットシフトしてＮビットのデータで出力する第３除算器とを有している、ことを特徴としたデジタル画像補正処理装置。
【請求項３】
請求項２において、前記第１乗算器の出力値をビットシフトしてＮ＋αビットのデータで前記第１加算器へ出力する第４除算器と、
前記第２乗算器の出力値をビットシフトしてＮ＋αビットのデータで前記第２加算器へ出力する第５除算器と、
前記第３乗算器の出力値をビットシフトしてＮ＋αビットのデータで前記第３加算器へ出力する第６除算器とを有している、ことを特徴としたデジタル画像補正処理装置。
【請求項４】
請求項１〜３のいずれか１項において、ｍ＝ｎであることを特徴としたデジタル画像補正処理装置。
【請求項５】
デジタル画像データに基づいて被記録材の記録面にデジタル画像の記録を実行可能な記録装置であって、請求項１〜４のいずれか１項に記載のデジタル画像補正処理装置を備える、ことを特徴とした記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３次元ＲＧＢ色空間におけるデジタル画像データのデジタル画像補正処理装置に関する。
【背景技術】
【０００２】
デジタル画像データの自動色補正技術の一例としては、３次元のＸ方向、Ｙ方向、Ｚ方向にＲ（赤）Ｇ（緑）、Ｂ（青）がそれぞれ割り当てられた３次元ＲＧＢ色空間のルックアップテーブルに、補正前の画素データのＲＧＢ値をアドレス信号として入力し、３次元ＲＧＢ色空間のルックアップテーブルから直接に補正後の画素データのＲＧＢ値を取得するダイレクト・マッピング・テーブル方式が公知である。補正前の画素データのＲＧＢ値から当該画素データの色が３次元ＲＧＢ色空間のルックアップテーブルのどの位置にあるかで一義的に補正後の当該画素データのＲＧＢ値が得られる。
【０００３】
ところが、この３次元ＲＧＢ色空間のルックアップテーブルによるダイレクト・マッピング・テーブル方式においては、画素データのＲＧＢ値から３次元ＲＧＢ色空間上の位置を演算する処理は、従来は、特にインクジェットプリンタ等においては、演算プログラムによるソフトウェア処理で行われていたため、デジタル画像データの自動色補正処理に多大な時間を要していた。また、このダイレクト・マッピング・テーブル方式においては、ビット数を多くして自動色補正の分解能を高くすれば、より正確で繊細な自動色補正を再現できるが、それに伴って３次元ＲＧＢ色空間のルックアップテーブルのデータ量が膨大になり、予め３次元ＲＧＢ色空間のルックアップテーブルをメモリに格納する際に必要なメモリ量が膨大になってしまうという課題が生じる。
【０００４】
このような課題を解決する従来技術の一例としては、上記３次元のＲＧＢ色空間をＲＧＢごとにＭ等分したＭ３個の立方体空間に分割し、３次元ＲＧＢ色空間上における補正前の画素データのＲＧＢ値がＭ３個の立方体空間のどれに含まれるかをＲＧＢ値の上位アドレスデータから特定した後、補正前のＲＧＢ値の下位アドレスデータと、特定した立方体空間の３次元ＲＧＢ色空間のルックアップテーブルから得た補間係数とに基づく演算を演算回路で実行して、補正後の当該画素データのＲＧＢ値を取得する方法が公知である（例えば、特許文献１を参照）。
【０００５】
【特許文献１】特開平３−２４４２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年は、デジタルカメラやメモリカードからデジタル画像ファイルを直接読み込んで写真専用紙等にプリント可能ないわゆるダイレクトプリント対応のプリンタが広く普及している。このようなプリンタは、デジタル画像の自動色補正等のデジタル画像補正処理をプリンタ内部で実行可能なものも多い。ところが、近年、デジタルカメラ等のデジタル画像処理装置におけるデジタル画像の解像度が飛躍的に高まり、数メガピクセルのデジタル画像も一般的なものとなりつつある。例えば、明るさ補正、コントラスト補正、カラーバランス補正等のデジタル画像補正処理は、通常一画素ずつ処理されるので、デジタル画像データの解像度が高いほど、すなわちデジタル画像の画素数が多いほど処理に要する時間が必然的に長くなってしまう。デジタル画像補正処理を実行する演算回路のクロックを高速にすれば、当然に演算処理時間は短縮できるが、高速に動作する回路素子は高価な場合が多くコスト面で制約が生ずる。
【０００７】
本発明は、このような状況に鑑み成されたものであり、その課題は、プリンタ等におけるデジタル画像の自動色補正等のデジタル画像補正処理をより高速化することにある。
【課題を解決するための手段】
【０００８】
上記課題を達成するため、本発明の第１の態様は、（２Ｎ）３色（Ｎは１以上の整数値）の３次元ＲＧＢ色空間におけるデジタル画像データのデジタル画像補正処理装置であって、（２ｎ）３色（ｎはＮ未満の整数値）の３次元ＲＧＢ色空間のルックアップテーブルを画像補正処理の内容に応じて予め生成するルックアップテーブル生成手段と、補正前の画素データにおけるＲ値の下位ｍビット（ｍ＝Ｎ−ｎ）のデータ、補正前の画素データにおけるＧ値の下位ｍビットのデータ及び補正前の画素データにおけるＢ値の下位ｍビットのデータ並びに前記ルックアップテーブルにおける補正前のＲＧＢ値の色が含まれる最小の立方体色空間を形成する８点の格子点データに基づいて、補正後の画素データのＲＧＢ値を演算する補間回路とを有する、ことを特徴としたデジタル画像補正処理装置である。
【０００９】
（２Ｎ）３色の３次元ＲＧＢ色空間は、２Ｎ階調のＲ（赤色）、２Ｎ階調のＧ（緑色）、２Ｎ階調のＢ（青色）からなる。例えば、Ｎ＝８（ビット）とすると、２８×２８×２８＝２５６×２５６×２５６＝１６６７７２１６＝約１６６７万色の３次元ＲＧＢ色空間ということになる。この場合、約１６６７万色の３次元ＲＧＢ色空間の全格子点データを有するルックアップテーブルを予め生成すれば、高精度かつ高速に所望のデジタル画像補正処理が可能になるが、ルックアップテーブルを一時保存するのに消費されるメモリ容量は、約５０メガビットにもなってしまう。
【００１０】
そこで、このような３次元ＲＧＢ色空間におけるデジタル画像補正処理に際して、（２ｎ）３色の３次元ＲＧＢ色空間のルックアップテーブルをデジタル画像補正処理の内容に応じて予め生成する（ルックアップテーブル生成手段）。すなわち、本来の色空間よりも粗い色階調のルックアップテーブルを画像補正処理の内容に応じて予め生成する。例えば、ｎ＝４（ビット）とすると、２４×２４×２４＝１６×１６×１６＝４０９６色の３次元ＲＧＢ色空間のルックアップテーブルということになる。すなわち、４９１３個（１７３個）の格子点データを有する３次元ＲＧＢ色空間のルックアップテーブルということになるので、約１６６７万色の３次元ＲＧＢ色空間の全格子点データ（２５６３個）を有するルックアップテーブルと比較して、約１／３４１５のデータ量のルックアップテーブルということになり、ルックアップテーブルを一時保存するのに消費されるメモリ容量を大幅に小さくすることができる。
【００１１】
補間回路は、このような本来の３次元ＲＧＢ色空間よりも粗い３次元ＲＧＢ色空間のルックアップテーブルにおいて、補正前のＲＧＢ値の色が含まれる最小の立方体色空間を形成する８点の格子点を特定し、その８点の格子点のテーブルデータを取得する。具体的には、（２ｎ）３色の３次元ＲＧＢ色空間のルックアップテーブルにおいては、当該画素データのＲＧＢ上位ｎビットのデータから特定される格子点と、その格子点より外側にある直近の７つの格子点とで構成される立方体色空間を形成する８点の格子点ということになる。
【００１２】
そして、補間回路は、この８点の格子点のテーブルデータと当該画素データのＲＧＢ下位ｍビットのデータとに基づいて、いわゆる８点補間法によって補正後の画素データのＲＧＢ値を演算する回路構成を有している。８点補間法によって良好な補間が可能になるとともに、プログラムによる演算処理ではなく、ハードウェア演算回路で演算処理するので、数メガピクセルの大容量のデジタル画像データであってもデジタル画像補正処理を短時間で実行することが可能になる。それによって、プリンタ等におけるデジタル画像の自動色補正等のデジタル画像補正処理をより高速化することができるという作用効果が得られる。
【００１３】
本発明の第２の態様は、前述した第１の態様において、補正前の画素データにおけるＲ値の下位ｍビットのデータをｍＲ、補正前の画素データにおけるＧ値の下位ｍビットのデータをｍＧ、補正前の画素データにおけるＢ値の下位ｍビットのデータをｍＢとし、前記補間回路は、２ｍ−ｍＲ、２ｍ−ｍＧ、２ｍ−ｍＢ、ｍＲ、ｍＧ及びｍＢから格子点Ｐ０〜Ｐ７に対応して選択した３つのデータを乗算する選択乗算回路と、前記選択乗算回路の出力値を格子点Ｐ０〜Ｐ７の各Ｒ値に乗算する第１乗算器と、前記選択乗算回路の出力値を格子点Ｐ０〜Ｐ７の各Ｇ値に乗算する第２乗算器と、前記選択乗算回路の出力値を格子点Ｐ０〜Ｐ７の各Ｂ値に乗算する第３乗算器と、前記第１乗算器の出力値を格子点Ｐ０〜Ｐ７について累積加算する第１加算器と、前記第２乗算器の出力値を格子点Ｐ０〜Ｐ７について累積加算する第２加算器と、前記第３乗算器の出力値を格子点Ｐ０〜Ｐ７について累積加算する第３加算器と、前記第１加算器の出力値をビットシフトしてＮビットのデータで出力する第１除算器と、前記第２加算器の出力値をビットシフトしてＮビットのデータで出力する第２除算器と、前記第３加算器の出力値をビットシフトしてＮビットのデータで出力する第３除算器とを有している、ことを特徴としたデジタル画像補正処理装置である。
【００１４】
補間回路においては、上記の選択乗算回路、第１乗算器、第２乗算器及び第３乗算器によって、以下の式（１）〜式（８）の演算処理が順次実行される。
Ｐｘ０＝（２ｍ−ｍＲ）・（２ｍ−ｍＧ）・（２ｍ−ｍＢ）・Ｐ０  …（１）
Ｐｘ１＝（２ｍ−ｍＲ）・（２ｍ−ｍＧ）・ｍＢ・Ｐ１  …（２）
Ｐｘ２＝（２ｍ−ｍＲ）・ｍＧ・（２ｍ−ｍＢ）・Ｐ２  …（３）
Ｐｘ３＝（２ｍ−ｍＲ）・ｍＧ・ｍＢ・Ｐ３  …（４）
Ｐｘ４＝ｍＲ・（２ｍ−ｍＧ）・（２ｍ−ｍＢ）・Ｐ４  …（５）
Ｐｘ５＝ｍＲ・（２ｍ−ｍＧ）・ｍＢ・Ｐ５  …（６）
Ｐｘ６＝ｍＲ・ｍＧ・（２ｍ−ｍＢ）・Ｐ６  …（７）
Ｐｘ７＝ｍＲ・ｍＧ・ｍＢ・Ｐ７  …（８）
Ｐ０〜Ｐ７は、ルックアップテーブルを参照して得られる格子点Ｐ０〜Ｐ７のＲＧＢデータである。  
補間回路においては、選択乗算回路により２ｍ−ｍＲ、２ｍ−ｍＧ、２ｍ−ｍＢ、ｍＲ、ｍＧ及びｍＢから３つのデータが格子点Ｐ０〜Ｐ７に対応して選択されて乗算された後、第１乗算器、第２乗算器及び第３乗算器においてＰ０〜Ｐ７が乗算されて上記式（１）〜上記式（８）の演算がＲＧＢ毎に並列に実行される。
【００１５】
さらに、補間回路においては、ＲＧＢ毎に得られたＰｘ０〜Ｐｘ７が第１加算器、第２加算器及び第３加算器でＲＧＢ毎に累積加算されて以下の式（９）が実行され、８点補間法による補正前の画素データＰｘに対応する補正後の画素データのＲＧＢ値が演算される。
Ｐｘ＝Ｐｘ０＋Ｐｘ１＋Ｐｘ２＋Ｐｘ３＋Ｐｘ４＋Ｐｘ５＋Ｐｘ６＋Ｐｘ７  …（９）
そして、補正前の画素データＰｘに対応する補正後の画素データのＲＧＢ値は、第１除算器、第２除算器及び第３除算器においてＲＧＢ毎にビットシフトされて元データと同じビット数であるＮビットのデータでそれぞれ出力される。
【００１６】
このような構成の補間回路（ハードウェア演算回路）でルックアップテーブルから取得した８点の格子点データに基づいて、補正後の画素データのＲＧＢ値を演算するので、数メガピクセルの大容量のデジタル画像データであってもデジタル画像補正処理を短時間で実行することが可能になる。それによって、プリンタ等におけるデジタル画像の自動色補正等のデジタル画像補正処理をより高速化することができるという作用効果が得られる。
【００１７】
本発明の第３の態様は、前述した第２の態様において、前記第１乗算器の出力値をビットシフトしてＮ＋αビットのデータで前記第１加算器へ出力する第４除算器と、前記第２乗算器の出力値をビットシフトしてＮ＋αビットのデータで前記第２加算器へ出力する第５除算器と、前記第３乗算器の出力値をビットシフトしてＮ＋αビットのデータで前記第３加算器へ出力する第６除算器とを有している、ことを特徴としたデジタル画像補正処理装置である。
【００１８】
選択乗算回路、第１乗算器、第２乗算器及び第３乗算器おけるデータの累積的な乗算によってビット数が増加して出力されるＰｘ０〜Ｐｘ７は、第１加算器、第２加算器及び第３加算器において、さらに累積加算される。このような演算過程において、データをビットシフトしてビット数を少なくすれば、すなわちデータの一定以下のビットを四捨五入してしまえば、演算過程で扱うデータ量を少なくでき、回路の規模を小さくできるが、それによって演算精度が低下してデジタル画像データの補正精度が低下してしまう。
【００１９】
そこで、所望のデジタル画像データの補正精度が得られるビット数（Ｎ＋αビット）以上のビット数を演算過程において維持しつつ要所でビットシフトしてデータの一定以下のビットを四捨五入する。具体的には、第１乗算器、第２乗算器及び第３乗算器から出力されるＰｘ０〜Ｐｘ７を、第４除算器、第５除算器及び第６除算器でＮ＋αビットのデータにしてから第１加算器、第２加算器及び第３加算器において累積加算する。αは、Ｎ＋αが所望のデジタル画像データの補正精度が得られるビット数となる数（整数値）に設定される。それによって、デジタル画像データの補正精度を一定以上に維持しつつ補間回路が不必要に大規模化することを防止できる。
【００２０】
本発明の第４の態様は、前述した第１の態様〜第３の態様のいずれかにおいて、ｍ＝ｎであることを特徴としたデジタル画像補正処理装置である。  
Ｎ＝上位ビット数ｍ＋下位ビット数ｎであるから、上位ビット数ｍの値を小さくすれば、補間回路を小さくできるが、その分下位ビット数ｎの値が大きくなってルックアップテーブルのデータ量が大きくなってしまう。逆に、下位ビット数ｎの値を小さくすれば、ルックアップテーブルのデータ量を小さくできるが、その分上位ビット数ｍの値が大きくなって補間回路が大きくなってしまう。そこで、上位ビット数ｍ＝下位ビット数ｎとすることによって、ルックアップテーブルのデータ容量と補間回路の回路規模とをバランス良く構成でき、効率的にデジタル画像補正処理装置を構成することができる。
【００２１】
本発明の第５の態様は、デジタル画像データに基づいて被記録材の記録面にデジタル画像の記録を実行可能な記録装置であって、前述した第１の態様〜第４の態様のいずれかに記載のデジタル画像補正処理装置を備える、ことを特徴とした記録装置である。  
本発明の第５の態様に記載の記録装置によれば、デジタル画像データに基づいて被記録材の記録面にデジタル画像の記録を実行可能な記録装置において、前述した第１の態様〜第４の態様のいずれかに記載の発明による作用効果を得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて説明する。  
まず、本発明に係る「記録装置」の一例としてのインクジェット式記録装置の概略構成について説明する。
【００２３】
図１は、本発明に係るインクジェット式記録装置の要部平面図であり、図２はその側面図である。図３は、本発明に係るインクジェット式記録装置と「情報処理装置」とで構成される記録システムの概略のブロック図である。  
インクジェット式記録装置５０には、「被記録材」としての記録紙Ｐにインクを噴射して記録を行う記録ヘッド６２を記録紙Ｐに対して主走査方向Ｘに走査させる「主走査駆動手段」として、主走査方向Ｘに移動可能にキャリッジガイド軸５１に軸支されたキャリッジ６１が設けられている。キャリッジ６１には、記録ヘッド６２と後述するＰＷセンサ３４とが搭載されており、ＣＲモータ６３（図３）の回転駆動力が図示していないベルト伝達機構によって伝達されて主走査方向Ｘに往復動する。記録ヘッド６２のヘッド面と対向する位置には、記録ヘッド６２のヘッド面と記録紙Ｐとのギャップを規定するプラテン５２が設けられている。
【００２４】
キャリッジ６１の主走査方向Ｘへの往復動領域の一端側の外側には、公知のキャッピング装置５９が設けられている。記録を実行しない待機状態においては、キャリッジ６１がキャッピング装置５９の上まで移動して停止し、キャッピング装置５９に配設されているキャップＣＰによって記録ヘッド６２のヘッド面が封止される。このキャリッジ６１の停止位置は、ホームポジションＨＰとして規定される。
【００２５】
また、インクジェット式記録装置５０には、記録ヘッド６２を記録紙Ｐに対して副走査方向Ｙに走査させる「副走査駆動手段」として、記録紙Ｐを副走査方向Ｙに搬送する搬送駆動ローラ５３と搬送従動ローラ５４が設けられている。搬送駆動ローラ５３は、ＰＦモータ５８（図３）の回転駆動力が歯車伝達されて回転し、搬送駆動ローラ５３の回転により、記録紙Ｐは副走査方向Ｙに搬送される。搬送従動ローラ５４は、複数設けられており、それぞれ個々に搬送駆動ローラ５３に付勢され、記録紙Ｐが搬送駆動ローラ５３の回転により搬送される際に、記録紙Ｐに接しながら記録紙Ｐの搬送に従動して回転する。搬送駆動ローラ５３の外周面には、高摩擦抵抗を有する皮膜が施されている。搬送従動ローラ５４によって、搬送駆動ローラ５３の外周面に押しつけられた記録紙Ｐは、その外周面の摩擦抵抗によって搬送駆動ローラ５３の外周面に密着し、搬送駆動ローラ５３の回転によって副走査方向に搬送される。インクジェット記録装置５０の「記録実行手段」は、上述した「主走査駆動手段」と「副走査駆動手段」とで構成され、キャリッジ６１とプラテン５２の間に記録紙Ｐを副走査方向Ｙに所定の搬送量で搬送する動作と、記録ヘッド６２を主走査方向Ｘに一往復させる間に記録ヘッド６２から記録紙Ｐにインクを噴射する動作とを交互に繰り返すことによって記録紙Ｐに記録が行われる。
【００２６】
搬送駆動ローラ５３の副走査方向Ｙの上流側には、多数の記録紙Ｐを積重可能な「被記録材積重手段」としての給紙トレイ５７が配設されている。給紙トレイ５７は、例えば普通紙やフォト紙等の記録紙Ｐを給紙（給送）可能な構成となっている。給紙トレイ５７の近傍には、給紙トレイ５７に積重されている記録紙Ｐの最上位の記録紙Ｐを「記録実行手段」へ自動給送する「自動給送手段」としてのＡＳＦ（オート・シート・フィーダー）が設けられている。ＡＳＦは、給紙トレイ５７に設けられた給紙ローラ５７ｂ及び図示してない分離パッドを有する自動給紙機構である。給紙ローラ５７ｂは、給紙トレイ５７の一方側に配置されている。記録紙ガイド５７ａは、記録紙Ｐの幅に合わせて幅方向に摺動可能に給紙トレイ５７に設けられている。そして、ＰＦモータ５８（図３）の回転駆動力が歯車伝達されて回転する給紙ローラ５７ｂの回転駆動力と、分離パッドの摩擦抵抗により、給紙トレイ５７に置かれた記録紙Ｐを給紙する際に、複数の記録紙Ｐが一度に給紙されることなく最上位の記録紙Ｐのみが正確に分離されて一枚ずつ自動給紙されるように構成されている。給紙ローラ５７ｂと搬送駆動ローラ５３との間には、公知の技術による紙検出器３３が配設されている。
【００２７】
一方、記録実行後の記録紙Ｐを排紙する手段として、「排出駆動ローラ」としての排紙駆動ローラ５５と排紙従動ローラ５６とが設けられている。排紙駆動ローラ５５は、ＰＦモータ５８（図３）の回転駆動力が歯車伝達されて回転し、排紙駆動ローラ５５の回転により、記録実行後の記録紙Ｐは副走査方向Ｙに排紙される。排紙従動ローラ５６は、周囲に複数の歯を有し、各歯の先端が記録紙Ｐの記録面に点接触するように鋭角的に尖った歯付きローラになっている。複数の排紙従動ローラ５６は、それぞれ個々に排紙駆動ローラ５５に付勢され、記録紙Ｐが排紙駆動ローラ５５の回転により排紙される際に記録紙Ｐに接して記録紙Ｐの排紙に伴い従動回転する。
【００２８】
そして、給紙ローラ５７ｂや搬送駆動ローラ５３、及び排紙駆動ローラ５５を回転駆動するＰＦモータ５８（図３）、並びにキャリッジ６１を主走査方向に駆動するＣＲモータ６３（図３）は、後述する記録制御部１００により駆動制御される。また、記録ヘッド６２も同様に、記録制御部１００により駆動制御されて記録紙Ｐの表面にインクを噴射する。記録制御部１００は、キャリッジ６１を主走査方向Ｘへ往復動させながら記録ヘッド６２から記録紙Ｐへインクを噴射する動作と、記録紙Ｐを副走査方向Ｙへ所定の搬送量で搬送する動作とを交互に繰り返しながら記録紙Ｐへの記録制御を実行する。
【００２９】
引き続き図１〜図３を参照しながらインクジェット式記録装置５０と「情報処理装置」とで構成される記録システム１０、並びに「記録制御装置」としての記録制御部１００について説明する。  
記録制御部１００は、ＲＯＭ１０１、ＲＡＭ１０２、ＡＳＩＣ（特定用途向け集積回路）１０３、ＭＰＵ１０４、「不揮発性記憶媒体」としての不揮発性メモリ１０５、ＰＦモータドライバ１０６、ＣＲモータドライバ１０７及びヘッドドライバ１０８を備えている。ＭＰＵ１０４には、ＡＳＩＣ１０３を介して搬送駆動ローラ５３の回転量を検出する「回転量検出手段」としてのロータリエンコーダ３１、キャリッジ６１の移動量を検出する「キャリッジ移動量検出手段」としてのリニアエンコーダ３２、搬送される記録紙Ｐの先端及び後端を検出する紙検出器３３、主走査方向Ｘの記録紙Ｐの端部を検出するためのＰＷセンサ３４、インクジェット式記録装置５０の電源をＯＮ／ＯＦＦするための電源スイッチ３５、「記録実行手段」による記録紙Ｐへの記録開始操作をするための記録操作スイッチ３６、及び「設定入力手段」としての操作パネル３９の出力信号が入力される。
【００３０】
公知のロータリエンコーダ３１は、搬送駆動ローラ５３の回転に連動して回転するロータリスケール３１１と、ロータリスケール３１１の外周に沿って等間隔に形成されているスリットを検出するロータリスケールセンサ３１２とを有している（図２）。搬送駆動ローラ５３の回転に伴い変化するロータリスケールセンサ３１２の出力信号は、ＡＳＩＣ１０３を介してＭＰＵ１０４へ出力される。  
公知のリニアエンコーダ３２は、キャリッジ６１の近傍に主走査方向Ｘと略平行に配置されたリニアスケール３２１と、リニアスケール３２１に等間隔に形成されているスリットを検出するキャリッジ６１に搭載されたリニアスケールセンサ３２２とを有している（図２）。キャリッジ６１の主走査方向Ｘの移動量に応じたパルスの周期が移動速度に伴い変化するリニアスケールセンサ３２２の出力信号は、ＡＳＩＣ１０３を介してＭＰＵ１０４へ出力される。
【００３１】
公知の紙検出器３３は、立位姿勢への自己復帰習性が付与され、かつ記録紙Ｐの搬送方向（副走査方向Ｙ）にのみ回動し得るよう記録紙Ｐの搬送経路内に突出する状態で枢支されたレバーを有し、このレバーの先端が記録紙Ｐに押されることでレバーが回動し、それによって記録紙Ｐが検出される構成を成す検出器である（図２）。紙検出器３３は、給紙ローラ５７ｂより給紙された記録紙Ｐの始端位置及び終端位置を検出し、その検出信号は、ＡＳＩＣ１０３を介してＭＰＵ１０４へ出力される。ＰＷセンサ３４は、非接触の光学式センサで構成されており、記録紙Ｐの主走査方向Ｘの端部位置（記録紙Ｐの側端位置）を検出し、その検出信号は、ＡＳＩＣ１０３を介してＭＰＵ１０４へ出力される。紙検出器３３及びＰＷセンサ３４の出力信号に基づいて記録紙Ｐの搬送位置や記録紙Ｐのサイズ等がＭＰＵ１０４において演算される。
【００３２】
記録制御部１００のシステムバスには、ＲＯＭ１０１、ＲＡＭ１０２、ＡＳＩＣ１０３、ＭＰＵ１０４及び不揮発性メモリ１０５が接続されている。ＭＰＵ１０４は、インクジェット式記録装置５０の記録制御を実行する為の演算処理やその他必要な演算処理を行う。ＲＯＭ１０１には、ＭＰＵ１０４によるインクジェット式記録装置５０の制御に必要な記録制御プログラム（ファームウェア）等が格納されており、記録制御プログラムの処理に必要な各種データ等は不揮発性メモリ１０５に記憶されている。ＲＡＭ１０２は、ＭＰＵ１０４の作業領域や記録データ等の格納領域として用いられる。
【００３３】
ＡＳＩＣ１０３は、ＤＣモータであるＰＦモータ５８及びＣＲモータ６３の速度制御、並びに記録ヘッド６２の駆動制御を行う為の制御回路を有している。ＭＰＵ１０４から送られてくる制御命令、ロータリエンコーダ３１の出力信号、及びリニアエンコーダ３２の出力信号に基づいて、ＰＦモータ５８及びＣＲモータ６３の速度制御を行う為の各種演算を行い、その演算結果に基づくモータ制御信号をＰＦモータドライバ１０６及びＣＲモータドライバ１０７へ送出する。また、ＭＰＵ１０４から送出される記録データ等に基づいて、記録ヘッド６２の制御信号を演算生成してヘッドドライバ１０８へ送出して記録ヘッド６２を駆動制御する。
【００３４】
ＡＳＩＣ１０３は、「情報処理装置」としてのパーソナルコンピュータ３０１、デジタルカメラ３０２或いは携帯電話端末３０３等との情報伝送を実現する「情報伝送手段」としてカードＩＦ１１１、ＵＳＢホストＩＦ１１２及びＵＳＢデバイスＩＦ１１３を有している。
【００３５】
カードＩＦ１１１は、「デジタル画像データ読込手段」としてのカードスロット２００に挿入される不揮発性メモリカードやＰＣカード等のカードインタフェースを実現する。カードスロット２００にメモリカードが挿入された場合には、メモリカードのデータの読み書きを可能にし、カードスロット２００に赤外線通信インタフェースカードが挿入された場合には、携帯電話端末３０３等の赤外線通信機能を有する電子機器との赤外線通信インタフェースを実現する。
【００３６】
ＵＳＢホストＩＦ１１２は、ホスト装置接続用のＵＳＢコネクタ３７に接続されるパーソナルコンピュータ（ＰＣ）３０１等のホスト装置とのＵＳＢインタフェースを実現する。ＵＳＢコネクタ３７は、インクジェット式記録装置５０の背面側に配設されている（図２）。  
ＵＳＢデバイスＩＦ１１３は、デバイス接続用のＵＳＢコネクタ３８に接続されるデジタルカメラ（ＤＳＣ）３０２等のＵＳＢデバイスとのＵＳＢインタフェースを実現する。ＵＳＢコネクタ３８は、デジタルカメラ３０２等のＵＳＢデバイスの着脱が容易に行えるようにインクジェット式記録装置５０の前面側に配設されている（図２）。
【００３７】
つづいて、本発明に係る「デジタル画像補正処理装置」としての記録制御部１００について説明する。
【００３８】
図４及び図５は、３次元ＲＧＢ色空間を模式的に示した斜視図である。  
図６は、３次元ＲＧＢ色空間のルックアップテーブルの一例を示したものである。  
ここで、まず本発明に係る「デジタル画像補正処理装置」における３次元ＲＧＢ色空間のルックアップテーブル（以下、「３Ｄ−ＬＵＴ」という。）について説明する。  
図４及び図５に示した３次元ＲＧＢ色空間は、（２Ｎ）３色（Ｎ＝８）の３次元ＲＧＢ色空間、すなわち２５６（Ｒ）×２５６（Ｇ）×２５６（Ｂ）＝約１６７７万色の３次元ＲＧＢ色空間である。「ルックアップテーブル生成手段」としてのＭＰＵ１０４（図３）は、このような３次元ＲＧＢ色空間におけるデジタル画像補正処理に際して、（２ｎ）３色（ｎ＝４）の３Ｄ−ＬＵＴ、すなわち１６×１６×１６＝４０９６色の３Ｄ−ＬＵＴ（図６）を、明るさ補正、コントラスト補正、カラーバランス補正等のデジタル画像補正処理の内容に応じて予め生成し、画像処理ＲＡＭ１２６（図７）に保存する。
【００３９】
つまり、「ルックアップテーブル生成手段」としてのＭＰＵ１０４は、本来の色空間よりも粗い色階調のルックアップテーブルを画像補正処理の内容に応じて予め生成する。換言すれば、ＲＧＢそれぞれを１６分割したグリッドにより形成される４９１３個（１７３個）の格子点データを有する３Ｄ−ＬＵＴということになる。約１６６７万色の３次元ＲＧＢ色空間の全格子点データ（２５６３個）を有するルックアップテーブルと比較して、約１／３４１５のデータ量のルックアップテーブルということになり、ルックアップテーブルを一時保存するのに消費される画像処理ＲＡＭ１２６の容量を大幅に小さくすることができる。
【００４０】
ここで、約１６７７万色の３次元ＲＧＢ色空間において、８ビット（２５６階調）のＲ値と８ビット（２５６階調）のＧ値及び８ビット（２５６階調）のＢ値で表される補正前の画素データをＰｘとする（図５）。後述する３Ｄ−ＬＵＴ補間回路（図７）は、上記の本来の３次元ＲＧＢ色空間よりも粗い１６グリッド四方の３次元ＲＧＢ色空間（図４）において、補正前の画素データＰｘが含まれる１グリッド四方の立方体色空間を形成する８点の格子点Ｐ０〜Ｐ７を特定し（図５）、その８点の格子点Ｐ０〜Ｐ７のテーブルデータをルックアップテーブル（図６）から取得する。具体的には、当該画素データＰｘのＲＧＢ上位４ビットのデータ（Ｒｉ［４：７］、Ｇｉ［４：７］、Ｂｉ［４：７］）から特定される格子点Ｐ０のテーブルデータと、原点（０，０，０）に対してその格子点Ｐ０より外側にある直近の７つの格子点Ｐ１〜Ｐ７のテーブルデータとをルックアップテーブルから取得する。例えば、格子点Ｐ０の座標位置がＲ軸の２グリッド目（Ｒ２）とＧ軸の０グリッド目（Ｇ０）とＢ軸の１グリッド目（Ｂ１）である場合には、ルックアップテーブル（図６）から参照される格子点Ｐ０のＲＧＢ値は、Ｒ＝２８、Ｇ＝０、Ｂ＝１６となる。
【００４１】
そして、３Ｄ−ＬＵＴ補間回路（図７）は、この８点の格子点Ｐ０〜Ｐ７のテーブルデータと当該画素データＰｘのＲＧＢ下位４ビットのデータ（Ｒｉ［０：３］、Ｇｉ［０：３］、Ｂｉ［０：３］）とに基づいて、いわゆる８点補間法によって補正後の画素データのＲＧＢ値を演算する回路構成を有している。以下、図７〜１１を参照しながら３Ｄ−ＬＵＴ補間回路の構成について説明する。
【００４２】
図７は、本発明に係る「デジタル画像補正処理装置」のブロック図である。  
図８は、本発明に係る「デジタル画像補正処理装置」のＡＳＩＣ１０３内部部分のブロック図である。  
記録制御部１００のＡＳＩＣ１０３（図３）は、本発明に係る「デジタル画像補正処理装置」を構成するホストインタフェース部（Host I/F）１２１、ＳＤＲＡＭインタフェース部（SDRAM I/F）１２２、キャッシュ部（Prgb Hold and Cash）１２３及び「補間回路」としての３Ｄ−ＬＵＴ補間回路（Calculation）１２４（以下、「補間回路１２４」という。）を有している。  
ホストインタフェース部１２１は、システムバス（図３）を介してＭＰＵ１０４（図３、図７）とのデータ入出力インタフェース機能を実現する他、ＭＰＵ１０４からの設定、実行命令、中止命令を受け付ける。
【００４３】
ＳＤＲＡＭインタフェース部１２２は、メモリコントローラ１２５に対してデータのリード／ライト要求及びデータのホールドを行い、入力は３Ｄ−ＬＵＴデータ（Ｐ３−０、Ｐ７−４）を保持し、出力は補正前後の画素データを保持する。また、補正前の画素データＰｘの上位４ビットアドレスに基づいて、３Ｄ−ＬＵＴデータに設定アドレスオフセットを加算する。さらに、画像処理ＲＡＭ１２６の出力データを２データ保持し、入力データに追い越されないように入出力のデータ処理シーケンスを管理する。
【００４４】
キャッシュ部１２３は、キャッシュメモリを有し、ＳＤＲＡＭインタフェース部１２２により画像処理ＲＡＭ１２６から補間回路１２４へデータ転送されるデジタル画像データ及び３Ｄ−ＬＵＴデータが一時的に保持される。  
補間回路１２４は、ＳＤＲＡＭインタフェース部１２２に対して、補正前の画素データＰｘ及び補正前の画素データＰｘに対応する３Ｄ−ＬＵＴデータを要求し、演算結果（補正後の画素データ）をＳＤＲＡＭインタフェース部１２２へ出力する。
【００４５】
メモリコントローラ１２５は、ＳＤＲＡＭインタフェース部１２２のリード／ライト要求に応じて、補正前の画素データＰｘ（Ｒｉ、Ｇｉ、Ｂｉ）、補正後の画素データ（Ｒｏ、Ｇｏ、Ｂｏ）及び３Ｄ−ＬＵＴデータ（Ｐｒ＿０〜７、Ｐｇ＿０〜７、Ｐｂ＿０〜７）のＲＡＭ１０２（図３、図７）への書き込み及びＲＡＭ１０２からの読み出しを制御する。尚、画像処理ＲＡＭ１２６は、当該実施例においては、ＳＤＲＡＭ（シンクロナスＤＲＡＭ）で構成されている。
【００４６】
図９は、３次元ＲＧＢ色空間の一部を拡大して模式的に示した斜視図である。  
図１０は、補間回路１２４の詳細ブロック図である。  
ここで、Ｒ値の下位４ビットのデータをｍＲ、Ｇ値の下位４ビットのデータをｍＧ、Ｂ値の下位４ビットのデータをｍＢとする。
【００４７】
補間回路１２４は、「選択乗算回路」として、加算器１３１、セレクタ（SEL）１３２及び乗算器１３３を有している。加算器１３１は、入力ｍＲ、ｍＧ及びｍＢに対して、（１６−ｍＲ）、（１６−ｍＧ）及び（１６−ｍＢ）をそれぞれ並列に出力する。セレクタ１３２は、加算器１３１が出力する（１６−ｍＲ）、（１６−ｍＧ）及び（１６−ｍＢ）並びにｍＲ、ｍＧ及びｍＢの６つのデータから３つのデータを格子点Ｐ０〜Ｐ７に応じて選択する。乗算器１３３は、セレクタ１３２で選択された３つのデータを乗算して出力する。
【００４８】
また、補間回路１２４は、乗算器１３３の出力値を格子点Ｐ０〜Ｐ７の各Ｒ値（３Ｄ−ＬＵＴデータ値）に乗算する第１乗算器１３４と、乗算器１３３の出力値を格子点Ｐ０〜Ｐ７の各Ｇ値（３Ｄ−ＬＵＴデータ値）に乗算する第２乗算器１３５と、乗算器１３３の出力値を格子点Ｐ０〜Ｐ７の各Ｂ値（３Ｄ−ＬＵＴデータ値）に乗算する第３乗算器１３６とを有している。
【００４９】
そして、上記の「選択乗算回路」（加算器１３１、セレクタ１３２及び乗算器１３３）、第１乗算器１３４、第２乗算器１３５及び第３乗算器１３６によって、以下の式（１０）〜式（１７）の演算処理が順次実行される。
Ｐｘ０＝（１６−ｍＲ）・（１６−ｍＧ）・（１６−ｍＢ）・Ｐ０  …（１０）
Ｐｘ１＝（１６−ｍＲ）・（１６−ｍＧ）・ｍＢ・Ｐ１  …（１１）
Ｐｘ２＝（１６−ｍＲ）・ｍＧ・（１６−ｍＢ）・Ｐ２  …（１２）
Ｐｘ３＝（１６−ｍＲ）・ｍＧ・ｍＢ・Ｐ３  …（１３）
Ｐｘ４＝ｍＲ・（１６−ｍＧ）・（１６−ｍＢ）・Ｐ４  …（１４）
Ｐｘ５＝ｍＲ・（１６−ｍＧ）・ｍＢ・Ｐ５  …（１５）
Ｐｘ６＝ｍＲ・ｍＧ・（１６−ｍＢ）・Ｐ６  …（１６）
Ｐｘ７＝ｍＲ・ｍＧ・ｍＢ・Ｐ７  …（１７）
Ｐ０〜Ｐ７は、３Ｄ−ＬＵＴを参照して得られる格子点Ｐ０〜Ｐ７のＲＧＢデータである。
【００５０】
さらに、補間回路１２４は、第１乗算器１３４の出力値を格子点Ｐ０〜Ｐ７について累積加算する第１加算器１４０と、第２乗算器１３５の出力値を格子点Ｐ０〜Ｐ７について累積加算する第２加算器１４１と、第３乗算器１３６の出力値を格子点Ｐ０〜Ｐ７について累積加算する第３加算器１４２とを有している（Accumulate Adder）。第１加算器１４０、第２加算器１４１及び第３加算器１４２は、ＦＦ（フリップ・フロップ回路）を有して構成されている。ＲＧＢ毎に得られたＰｘ０〜Ｐｘ７が第１加算器１４０、第２加算器１４１及び第３加算器１４２でＲＧＢ毎に累積加算されて以下の式（９）が実行され、８点補間法による補正前の画素データＰｘに対応する補正後の画素データのＲＧＢ値が演算される。
Ｐｘ＝Ｐｘ０＋Ｐｘ１＋Ｐｘ２＋Ｐｘ３＋Ｐｘ４＋Ｐｘ５＋Ｐｘ６＋Ｐｘ７  …（１８）
さらに、補間回路１２４は、第１加算器１４０の出力値をビットシフトして８ビットのデータで出力する第１除算器（Divider（1/32)）１４３と、第２加算器１４１の出力値をビットシフトして８ビットのデータで出力する第２除算器（Divider（1/32)）１４４と、第３加算器１４２の出力値をビットシフトして８ビットのデータで出力する第３除算器（Divider（1/32)）１４５とを有している。
【００５１】
補正前の画素データＰｘに対応する補正後の画素データのＲＧＢ値は、第１除算器１４３、第２除算器１４４及び第３除算器１４５においてＲＧＢ毎にビットシフトされて元データと同じビット数である８ビットのデータでそれぞれ出力される。
【００５２】
さらに、補間回路１２４は、第１乗算器１３４の出力値（２０ビット）をビットシフトして１０ビットのデータで第１加算器１４０へ出力する第４除算器（Divider（1/1024)）１３７と、第２乗算器１３５の出力値（２０ビット）をビットシフトして１０ビットのデータで第２加算器１４１へ出力する第５除算器（Divider（1/1024)）１３８と、第３乗算器１３６の出力値（２０ビット）をビットシフトして１０ビットのデータで第３加算器１４２へ出力する第６除算器（Divider（1/1024)）１３９とを有している。
【００５３】
第１乗算器１３４、第２乗算器１３５及び第３乗算器１３６から出力されるＲＧＢ毎のＰｘ０〜Ｐｘ７（Ｒｎ、Ｇｎ、Ｂｎ）は、ＲＧＢ毎に第４除算器１３７、第５除算器１３８及び第６除算器１３９で１０ビットのデータに四捨五入された後（10Bit Shift & rounding）、第１加算器１４０、第２加算器１４１及び第３加算器１４２においてそれぞれ累積加算される。このように、所望のデジタル画像データの補正精度が得られるビット数（Ｎ＋α＝１０ビット）以上のビット数を演算過程において維持しつつ要所でビットシフトしてデータの一定以下のビットを四捨五入する。それによって、デジタル画像データの補正精度を一定以上に維持しつつ補間回路１２４が不必要に大規模化することを防止できる。
【００５４】
図１１は、補間回路１２４におけるデータ演算処理のタイミングチャートである。  
まず、デジタル画像補正処理の対象となるデジタル画像データ（Ｒｉ、Ｇｉ、Ｂｉ）は、１２８ビット単位で４画素ずつ（Ｄ０−０〜３）ホストインタフェース部１２１を介して入力され（Ｄ０ｒ）、画像処理ＲＡＭ１２６（図７）の所定のエリアへ展開される（ＤＡＴＡ  Ａｃｃｅｓｓ  Ｃｙｃｌｅ）。つづいて、Ｄ０−０の上位４ビットをアドレスとした格子点Ｐ０〜Ｐ７の３Ｄ−ＬＵＴデータ（Ｐｒ＿０〜７、Ｐｇ＿０〜７、Ｐｂ＿０〜７）が画像処理ＲＡＭ１２６の所定のエリアに展開される（ＬＵＴ  Ａｃｃｅｓｓ  Ｃｙｃｌｅ）。
【００５５】
そして、上述した補間回路１２４による演算処理によって得られた補正後の画素データ（Ｒｏ、Ｇｏ、Ｂｏ）がＲＡＭ１０２に展開される。４画素分の補正後の画像データ（Ｒ０〜３、Ｇ０〜３、Ｂ０〜３）が展開された後、ＳＤＲＡＭインタフェース部１２２を介して画像処理ＲＡＭ１２６へ出力される（Ｄ０ｗ）。このようなタイミングでデジタル画像データの入出力並びに３Ｄ−ＬＵＴによるデジタル画像補正処理が４画素単位で繰り返し実行されていく。
【００５６】
補間回路１２４は、９６ＭＨｚのクロックで動作し、画像処理ＲＡＭ１２６（図７）に対して１２サイクルで１２８ビットのデータを読み書きできる。したがって、４画素を１２０サイクルで処理できるから、１画素当たりの処理時間は、３１２．５ｎｓｅｃ（ナノ秒）となる。２メガピクセルのデジタル画像データを約０．６秒、４メガピクセルのデジタル画像データを約１．２秒でデジタル画像補正処理を実行することができる。
【００５７】
このようにして、８点補間法によって良好な補間が可能になるとともに、プログラムによる演算処理ではなく、ハードウェア演算回路で演算処理するので、数メガピクセルの大容量のデジタル画像データであってもデジタル画像補正処理を短時間で実行することが可能になる。それによって、プリンタ等におけるデジタル画像の自動色補正等のデジタル画像補正処理をより高速化することができる。特に、ダイレクトプリント対応のプリンタにおいて、デジタル写真作成時の自動画像補正等の処理を高速化することができる。
【００５８】
尚、本発明は上記実施例に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることは言うまでもない。
【図面の簡単な説明】
【００５９】
【図１】本発明に係るインクジェット式記録装置の概略の平面図。
【図２】本発明に係るインクジェット式記録装置の概略の側面図。
【図３】記録システムの概略のブロック図。
【図４】３次元ＲＧＢ色空間を模式的に示した斜視図。
【図５】３次元ＲＧＢ色空間を模式的に示した斜視図。
【図６】３次元ＲＧＢ色空間のルックアップテーブルの一例を示したもの。
【図７】本発明に係る「デジタル画像補正処理装置」のブロック図。
【図８】「デジタル画像補正処理装置」のＡＳＩＣ内部部分のブロック図。
【図９】３次元ＲＧＢ色空間の一部を拡大して模式的に示した斜視図。
【図１０】補間回路の詳細ブロック図。
【図１１】補間回路におけるデータ演算処理のタイミングチャート。
【符号の説明】
【００６０】
１０  記録システム、５０  インクジェット式記録装置、５１  キャリッジガイド軸、５２  プラテン、５３  搬送駆動ローラ、５４  搬送従動ローラ、５５  排紙駆動ローラ、５６  排紙従動ローラ、５７  給紙トレイ、５７ｂ  給紙ローラ、５８  ＰＦモータ、５９  キャッピング装置、６１  キャリッジ、６２  記録ヘッド、６３  ＣＲモータ、１００  記録制御部、１０１  ＲＯＭ、１０２  ＲＡＭ、１０３  ＡＳＩＣ、１０４  ＭＰＵ、１０５  不揮発性メモリ、１０６  ＰＦモータドライバ、１０７  ＣＲモータドライバ、１０８  ヘッドドライバ、１２１  ホストインタフェース部、１２２  ＳＤＲＡＭインタフェース部、１２３  キャッシュ部、１２４  ３Ｄ−ＬＵＴ補間回路、１２５  メモリコントローラ、１２６  画像処理ＲＡＭ２００  カードスロット、３０１  パーソナルコンピュータ、３０２  デジタルカメラ、３０３  携帯電話端末、Ｐ  記録紙、Ｘ  主走査方向、Ｙ  副走査方向
【図１】
2006287566.tif 000003
【図２】
2006287566.tif 000004
【図３】
2006287566.tif 000005
【図４】
2006287566.tif 000006
【図５】
2006287566.tif 000007
【図６】
2006287566.tif 000008
【図７】
2006287566.tif 000009
【図８】
2006287566.tif 000010
【図９】
2006287566.tif 000011
【図１０】
2006287566.tif 000012
【図１１】
2006287566.tif 000013