(57)【要約】【課題】  本発明は、個々の製品や動作環境の違いによる発振安定待ち時間の変動に影響されることなく、信頼性を持って発振安定状態を検出することが可能な半導体集積回路を提供することを目的とする。【解決手段】  半導体集積回路は、所定の基準電圧を出力する基準電圧回路と、発振信号供給端と基準電圧回路の出力端とに結合され発振信号の電圧と基準電圧との比較結果を出力する比較器と、比較器の出力端に結合され比較結果に応じて発振信号が基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路を含むことを特徴とする。【選択図】  図１
2006246367.tif 000002
【特許請求の範囲】
【請求項１】
所定の基準電圧を出力する基準電圧回路と、
発振信号供給端と該基準電圧回路の出力端とに結合され該発振信号の電圧と該基準電圧との比較結果を出力する比較器と、
該比較器の出力端に結合され該比較結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路
を含むことを特徴とする半導体集積回路。
【請求項２】
該発振信号を該発振信号供給端に供給する発振器を更に含むことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
該基準電圧回路は複数の抵抗が直列に接続された抵抗列を含むことを特徴とする請求項１記載の半導体集積回路。
【請求項４】
該検出回路は該比較結果をトリガとして所定の信号レベルを取り込むフリップフロップ回路であることを特徴とする請求項１記載の半導体集積回路。
【請求項５】
該安定状態検出信号に応答しリセット状態が解除されるコア回路を更に含むことを特徴とする請求項１記載の半導体集積回路。
【請求項６】
該発振信号供給端と該検出回路の出力端とに結合され該安定状態検出信号に応じて該発振信号の通過／遮断を制御するゲート回路と、
該ゲート回路を介して該発振信号供給端に結合され該ゲート回路を通過する該発振信号に基づいてクロック信号を生成するクロック生成回路と、
該クロック信号に基づいて動作するコア回路
を更に含むことを特徴とする請求項１記載の半導体集積回路。
【請求項７】
所定の基準電圧を生成し、
発振信号の電圧と該基準電圧とを比較し、
該比較の結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号をアサートし、
該安定状態検出信号のアサートに応答して内部回路のリセットを解除する
各段階を含むことを特徴とする半導体集積回路のリセット解除方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体集積回路に関し、詳しくは発振器が生成した発振信号に基づいて動作する半導体集積回路に関する。
【背景技術】
【０００２】
多くの半導体集積回路においては、発振器によって発生されるクロック信号に基づいて動作が制御される。高精度なクロック信号を生成するためには、通常水晶発振器が用いられる。水晶発振器は、外付けの水晶振動子の共鳴効果を利用して、高精度の発振周波数で発振する。ＲＣ発振回路と比較して通常１０００倍以上の精度を有し、温度に対する周波数依存も小さい。
【０００３】
半導体集積回路に電源投入した直後においては、発振器の発振が始まったばかりであり発振信号は安定していない。この発振安定待ち時間における発振信号の振幅は充分ではなく、また発振波形が乱れやすい状態となっている。この状態の発振信号を半導体集積回路のクロック信号として用いると、回路の誤動作につながる危険性がある。
【０００４】
このような回路の誤動作を避けるためには、発振器の発振信号が安定するまで待ってから、半導体集積回路の動作を開始する構成とすればよい。従来、発振器の発振信号が安定するまで待つ技術としては、半導体集積回路内部にタイマ及び発振安定待ち設定レジスタを設け、タイマの出力と発振安定待ち設定レジスタの格納値とを比較する構成がある。この構成では、タイマの出力が示す時間経過が、発振安定待ち設定レジスタに格納される設定時間を越えると、十分な時間が経過してものとして、半導体集積回路の内部リセットを解除して動作を開始させる。
【０００５】
また特許文献１には、バッファ回路の閾値を利用して発振振幅が所定レベルを超えたことを検出する発振振幅検出手段により、発振が安定したことを検出する構成が開示されている。
【特許文献１】特開２００３−２１６２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
発振回路では、発振子の特性の違いや動作条件の違いなどにより、発振が安定するまでの発振安定時間が個々の製品や動作環境により異なる。タイマの出力と発振安定待ち設定レジスタの格納値とを比較する構成では、このような製品毎或いは動作環境毎の違いを考慮することなく、固定の設定時間により振幅安定に必要な時間を確保していることになる。従って、小さなマージンでは動作に信頼性がなく、また十分な信頼性を確保するために大きなマージンを確保したのでは無駄な待ち時間が増えることになる。
【０００７】
以上を鑑みて本発明は、個々の製品や動作環境の違いによる発振安定待ち時間の変動に影響されることなく、信頼性を持って発振安定状態を検出することが可能な半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による半導体集積回路は、所定の基準電圧を出力する基準電圧回路と、発振信号供給端と該基準電圧回路の出力端とに結合され該発振信号の電圧と該基準電圧との比較結果を出力する比較器と、該比較器の出力端に結合され該比較結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号を出力する検出回路を含むことを特徴とする。
【０００９】
また本発明による半導体集積回路のリセット解除方法は、所定の基準電圧を生成し、発振信号の電圧と該基準電圧とを比較し、該比較の結果に応じて該発振信号が該基準電圧よりも大きな振幅であることを示す安定状態検出信号をアサートし、該安定状態検出信号のアサートに応答して内部回路のリセットを解除する各段階を含むことを特徴とする。
【発明の効果】
【００１０】
本発明の少なくとも１つの実施例によれば、発振信号の振幅を所定の基準電圧と比較することにより、発振信号の振幅が十分大きく発振が安定した状態となったか否かを判定する。従って、個々の製品や動作環境の違いによる発振安定待ち時間の変動に影響されることなく、信頼性を持って発振安定状態を検出することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下に本発明の実施例を添付の図面を用いて詳細に説明する。
【００１２】
図１は、本発明による発振信号安定状態検出回路の構成の一例を示す図である。図１の発振信号安定状態検出回路１０は、発振器１１が発振する発振信号が安定状態になったか否かを判断する回路であり、基準電圧回路１２、比較器１３、及びフリップフロップ１４を含む。
【００１３】
発振器１１は、例えば水晶発振器等の発振器であり、本発明が適用される半導体集積回路に内蔵されてよい。水晶発振器程の精度が必要でないのであれば、用途に応じて例えばセラミック発振器等であってもよい。半導体集積回路に電源投入された直後は、発振器１１の発振が始まったばかりであり発振信号は安定していない。この発振安定待ち時間における発振信号の振幅は充分ではなく、また発振波形が乱れやすい状態となっている。この状態の発振信号を半導体集積回路のクロック信号として用いると、半導体集積回路の誤動作につながる危険性がある。
【００１４】
このようなシステムの誤動作を避けるためには、発振器１１の発振信号が安定するまで待ってから、半導体集積回路の動作を開始する必要がある。本発明による発振信号安定状態検出回路１０においては、発振器１１の発信する発振信号の振幅を所定の基準電圧と比較することにより、発振信号の振幅が十分大きく発振が安定した状態となったか否かを判定する。
【００１５】
発振信号安定状態検出回路１０の基準電圧回路１２は、比較対象となる基準電圧を生成する回路である。基準電圧回路１２が発生した基準電圧は比較器１３の一方の入力に供給される。比較器１３のもう一方の入力は、発振器１１が発生する発振信号を受け取る。比較器１３は、発振器１１が発生する発振信号と基準電圧回路１２が発生した基準電圧とを比較し、発振信号が基準電圧を上回るときにその出力を例えばＨＩＧＨにする。比較器１３の出力は、フリップフロップ１４のクロック入力端子ＣＫに供給される。
【００１６】
フリップフロップ１４は、Ｄフリップフロップであり、クロック入力端子ＣＫに供給される信号の立ち上がりエッジに応答してデータ入力端子Ｄに供給される信号を内部に取り込む。この場合、データ入力端子ＤはＨＩＧＨ固定であり、比較器１３からクロック入力端子ＣＫに供給される信号が立ち上がると、フリップフロップ１４はＨＩＧＨを取り込む。なお電源投入直後において、フリップフロップ１４はリセット入力Ｒに供給される外部リセット信号により、リセット状態（ＬＯＷを格納した状態）となっている。
【００１７】
フリップフロップ１４がＨＩＧＨを取り込むと、その反転出力／ＱがＬＯＷとなる。反転出力／ＱのＬＯＷへの変化により、半導体集積回路の内部リセットを解除してその動作を開始させる。この反転出力／Ｑ（或いは非反転出力Ｑ（図示せず））が、発振信号の安定状態を検出した安定状態検出信号となる。
【００１８】
図２は、図１の発振信号安定状態検出回路１０の回路の動作を説明するための図である。図２の（ａ）は発振器１１の発振信号出力、（ｂ）は比較器１３の比較結果出力、（ｃ）はフリップフロップ１４の反転出力を示す。図２の（ａ）には、発振器１１の発振信号出力に重ねて、基準電圧回路１２が出力する基準電圧ＶＴＨが示される。
【００１９】
半導体集積回路の電源投入直後には、（ａ）の発振器出力は振幅が小さく、安定した発振状態とはなっていない。このとき発振器出力は基準電圧ＶＴＨよりも常に低い電圧となっており、（ｂ）の比較器出力はＬＯＷのままである。従って、（ｃ）のフリップフロップ出力はＨＩＧＨである。
【００２０】
その後時間の経過に伴い、（ａ）の発振器出力の振幅が徐々に大きくなっていく。振幅が十分に大きくなり、発振器出力が基準電圧ＶＴＨを超えると、（ｂ）の比較器出力はＨＩＧＨとなる。基準電圧ＶＴＨの比較対象である発振器出力は振動しているので、発振器出力の振幅が十分に大きくなった後、（ｂ）の比較器出力はＨＩＧＨとＬＯＷとを繰り返すクロック信号となる。
【００２１】
（ｂ）の比較器出力の最初の立ち上がりエッジに応答して、（ｃ）のフリップフロップ出力はＨＩＧＨからＬＯＷに変化する。このフリップフロップ出力のＬＯＷ状態は、発振信号が十分に安定した状態にあることを示す。
【００２２】
基準電圧回路１２が生成する基準電圧も、半導体集積回路の電源投入時に電圧ゼロから立ち上がることになる。しかし基準電圧回路１２は例えば抵抗分割により外部電源電圧を分圧する分圧器で構成され、電源ゼロから所定の基準電圧ＶＴＨに立ち上がるまでの時間は、発振器１１が安定するまでの時間に比較して格段に短い。従って、基準電圧回路１２の電圧ＶＴＨの電源投入時の変動が、発振信号安定状態検出回路１０の動作に悪影響を与えることはない。
【００２３】
図３は、基準電圧回路１２の回路構成の一例を示す図である。図３に示す基準電圧回路１２は、直列に接続された抵抗２１及び２２を含む。抵抗２１及び２２の直列接続は、外部電源電圧ＶＤＤとグラウンド電圧との間に接続される。抵抗２１と抵抗２２との間の接続点が基準電圧ＶＴＨを生成する。基準電圧ＶＴＨは図１に示されるように比較器１３の一方の入力に供給される。
【００２４】
図４は、本発明を適用した半導体集積回路の構成の一例を示す図である。図４において、図１と同一の構成要素は同一の番号で参照し、その説明は省略する。
【００２５】
図４に示す半導体集積回路１００は、発振信号安定状態検出回路１０、発振器１１、クロック生成モジュール１０１、コア回路１０２、及びＡＮＤ回路１０３を含む。半導体記憶装置１００の外部端子には、水晶発振子１０５が外付けされている。水晶発振子１０５の共鳴効果を利用して発振器１１が所定の周波数で発振する。発振器１１が生成した発振信号は、発振信号安定状態検出回路１０及びＡＮＤ回路１０３に供給される。
【００２６】
発振信号安定状態検出回路１０は、発振器１１からの発振信号の振幅を所定の基準電圧と比較することにより、電源投入後に発振信号が安定状態になったか否かを検出する。発振信号が安定状態になると、発振信号安定状態検出回路１０は発振信号の安定状態を示す出力信号をＨＩＧＨにする。即ち例えば、図１でフリップフロップ１４の反転出力／Ｑではなく非反転出力Ｑを出力すればよい。
【００２７】
発振信号安定状態検出回路１０からの安定状態検出信号がＬＯＷの場合、ＡＮＤ回路１０３は、発振器１１からの発振信号を遮断する。発振信号安定状態検出回路１０からの安定状態検出信号がＨＩＧＨになると、ＡＮＤ回路１０３は、発振器１１からの発振信号を通過させて、クロック生成モジュール１０１に供給する。
【００２８】
クロック生成モジュール１０１は、発振器１１からＡＮＤ回路１０３を介して供給される安定した発振信号に基づいて、種々のクロック信号を生成し、コア回路１０２に供給する。コア回路１０２は、クロック生成モジュール１０１から供給されるクロック信号に基づいて動作をする。
【００２９】
このようにして本発明を適用した半導体集積回路においては、発振器１１からの発振信号の振幅を所定の基準電圧と比較することにより、電源投入後に発振信号が安定状態になったか否かを検出する。その検出結果に基づいて、安定した発振信号をクロック生成モジュール１０１に供給してクロック信号を生成するので、安定したクロック信号に基づいた安定した回路動作を実現することができる。
【００３０】
図４の構成は、本発明を適用した半導体集積回路の一例であり、コア回路のリセットを解除する構成はこれに限られるものではない。例えばコア回路にリセット入力端があるとして、そのリセット入力端へのリセット入力信号を発振信号安定状態検出回路１０からの安定状態検出信号に応じてディスエーブルする構成等であってもよい。
【００３１】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明による発振信号安定状態検出回路の構成の一例を示す図である。
【図２】図１の発振信号安定状態検出回路の回路動作を説明するための図である。
【図３】基準電圧回路の回路構成の一例を示す図である。
【図４】本発明を適用した半導体集積回路の構成の一例を示す図である。
【符号の説明】
【００３３】
１０  発振信号安定状態検出回路
１１  発振器
１２  基準電圧回路
１３  比較器
１４  フリップフロップ
【図１】
2006246367.tif 000003
【図２】
2006246367.tif 000004
【図３】
2006246367.tif 000005
【図４】
2006246367.tif 000006