(57)【要約】      （修正有）【課題】データ線に表示データを供給するソースドライバの出力（端子）数を低減することのできる発光表示パネルの駆動装置および駆動方法を提供する。【解決手段】発光色がそれぞれ異なる複数の副画素からなる画素が配列された発光表示パネルの駆動装置であって、１フレーム期間を複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより、表示データの階調表現を行う階調表示手段と、前記各サブフレーム期間において前記走査線を走査することにより前記発光表示パネルに配列された全画素を走査する走査手段とを備え、前記走査手段は、各サブフレーム期間において、前記副画素の走査を発光色毎に行う複数の副画素走査期間のうち少なくとも２つの副画素走査期間を異なるタイミングで設けることにより前記発光表示パネルに形成された全画素を走査する。【選択図】図９
2006276099.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線および複数の走査線の交差位置に発光素子が配され、前記発光素子の発光色がそれぞれ異なる複数の副画素からなる画素が配列された発光表示パネルの駆動装置であって、
１フレーム期間を複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより、表示データの階調表現を行う階調表示手段と、
各サブフレーム期間において、前記副画素の走査を発光色毎に行う複数の副画素走査期間のうち少なくとも２つの副画素走査期間を異なるタイミングで設けることにより前記発光表示パネルに形成された全画素を走査する走査手段とを備えたことを特徴とする発光表示パネルの駆動装置。
【請求項２】
前記各サブフレーム期間において、同一画素を構成する前記複数の副画素に対し、前記データ線を介し同一の表示データが供給され、
前記表示データの前記副画素に対する書き込みが、発光色毎に設けられた前記副画素走査期間での走査で順次行われることにより、それぞれの発光素子を点灯させることを特徴とする請求項１に記載された発光表示パネルの駆動装置。
【請求項３】
同一画素を構成する前記複数の副画素のうち、少なくとも２つの副画素は異なる走査線に接続されていることを特徴とする請求項１または請求項２に記載された発光表示パネルの駆動装置。
【請求項４】
前記副画素は、前記発光素子を点灯駆動させる点灯駆動用トランジスタと、前記点灯駆動用トランジスタを制御する制御用トランジスタを備え、
前記異なる走査線に接続されている少なくとも２つの副画素における前記制御用トランジスタのソースは、前記データ線を介して共通接続されていることを特徴とする請求項３に記載された発光表示パネルの駆動装置。
【請求項５】
前記副画素は、前記発光素子を点灯駆動させる点灯駆動用トランジスタと、前記点灯駆動用トランジスタを制御する制御用トランジスタを備え、
前記制御用トランジスタのソースに電圧を供給するソースドライバの出力と、同一画素を構成する複数の副画素の内、いずれか１つの副画素の制御用トランジスタのソースとを選択的に接続する接続手段を備えることを特徴とする請求項１または請求項２に記載された発光表示パネルの駆動装置。
【請求項６】
前記発光素子を点灯駆動させる点灯駆動用トランジスタと、前記点灯駆動用トランジスタのゲート電位を保持するキャパシタから電荷を放電消去する消去用トランジスタとを備え、
前記階調表示手段は、前記消去用トランジスタにより前記キャパシタの電荷を放電し、前記発光素子を消灯させて、前記各副画素走査期間において前記発光素子の消灯期間を設けることを特徴とする請求項１乃至請求項５のいずれかに記載された発光表示パネルの駆動装置。
【請求項７】
前記消去用トランジスタにより、前記発光素子の消灯期間の長さが調整されることにより、サブフレーム期間内における前記発光素子の点灯期間に重み付けがなされていることを特徴とする請求項６に記載された発光表示パネルの駆動装置。
【請求項８】
前記発光素子は、有機発光機能層を少なくても１層以上含む有機ＥＬ素子であることを特徴とする請求項１乃至請求項７のいずれかに記載された発光表示パネルの駆動装置。
【請求項９】
複数のデータ線および複数の走査線の交差位置に発光素子が配され、前記発光素子の発光色がそれぞれ異なる複数の副画素からなる画素が配列された発光表示パネルの駆動方法であって、
１フレーム期間を複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより、表示データの階調表現を行うステップと、
前記各サブフレーム期間において、前記副画素の走査を発光色毎に行う複数の副画素走査期間のうち少なくとも２つの副画素走査期間を異なるタイミングで設けることにより前記発光表示パネルに形成された全画素を走査するステップとを実行することを特徴とする発光表示パネルの駆動方法。
【請求項１０】
前記各サブフレーム期間において、同一画素を構成する前記複数の副画素に対し、前記データ線を介し同一の表示データを供給するステップと、
前記表示データの前記副画素に対する書き込みを、発光色毎に設けられた前記副画素走査期間での走査で順次行うステップとを実行することを特徴とする請求項９に記載された発光表示パネルの駆動方法。
【請求項１１】
前記発光素子を点灯駆動させる点灯駆動用トランジスタを制御する制御用トランジスタのソースに電圧を供給するソースドライバの出力と、同一画素を構成する複数の副画素の内、いずれか１つの副画素の制御用トランジスタのソースとを選択的に接続するステップを実行することを特徴とする請求項９または請求項１０に記載された発光表示パネルの駆動方法。
【請求項１２】
前記発光素子を点灯駆動させる前記点灯駆動用トランジスタのゲート電位を保持するキャパシタから電荷を放電消去する消去用トランジスタにより前記発光素子を消灯させ、前記各副画素走査期間において前記発光素子の消灯期間を設けることを特徴とする請求項９乃至請求項１１のいずれかに記載された発光表示パネルの駆動方法。
【請求項１３】
前記消去用トランジスタにより、前記発光素子の消灯期間の長さが調整されることにより、サブフレーム期間内における前記発光素子の点灯期間に重み付けがなされていることを特徴とする請求項１２に記載された発光表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデータ線および複数の走査線の交差位置に発光素子が配され、その発光色がそれぞれ異なる複数の副画素からなる画素が配列された発光表示パネルの駆動装置および駆動方法に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）からなる能動素子を加えたアクティブマトリクス型表示パネルがある。このアクティブマトリクス型表示パネルは、低消費電力を実現でき、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素１０に対応する回路構成の一例を示している。図１において、制御用トランジスタであるＴＦＴ１１のゲートＧは走査線（走査ラインＡ１）に接続され、ソースＳはデータ線（データラインＢ１）に接続されている。また、この制御用ＴＦＴ１１のドレインＤは、点灯駆動用トランジスタであるＴＦＴ１２のゲートＧに接続されると共に、電荷保持用キャパシタ１３の一方の端子に接続されている。
【０００５】
また、駆動用ＴＦＴ１２のソースＳは前記キャパシタ１３の他方の端子に接続されると共に、パネル内に形成された共通陽極１６に接続されている。また、駆動用ＴＦＴ１２のドレインＤは、有機ＥＬ素子１４の陽極に接続され、この有機ＥＬ素子１４の陰極は、パネル内に形成された例えば基準電位点（アース）を構成する共通陰極１７に接続されている。
【０００６】
図２は、図１に示した各画素１０を担う回路構成を、表示パネル２０に配列した状態を模式的に示したものであり、各走査ラインＡ１〜Ａｎと、各データラインＢ１〜Ｂｍとの交差位置の各々において、図１に示した回路構成の各画素１０が夫々形成されている。そして、前記した構成においては、駆動用ＴＦＴ１２の各ソースＳが図２に示された共通陽極１６（駆動電源）に夫々接続され、各ＥＬ素子１４の陰極が同じく図２に示された共通陰極１７に夫々接続された構成とされている。そして、この回路において、発光制御を実行する場合においては、電圧源Ｅ１の正電源端子がスイッチ１８を介して、表示パネル２０に形成された共通陽極１６に接続され、また電圧源Ｅ１の負電源端子が共通陰極１７に接続される。
【０００７】
この状態において、図１における制御用ＴＦＴ１１のゲートＧに走査ラインを介してオン電圧が供給されると、ＴＦＴ１１はソースＳに供給されるデータラインからの電圧に対応した電流をソースＳからドレインＤに流す。従って、ＴＦＴ１１のゲートＧがオン電圧の期間に、前記キャパシタ１３が充電され、その電圧が駆動用ＴＦＴ１２のゲートＧに供給されて、ＴＦＴ１２にはそのゲート電圧とソース電圧に基づいた電流を、ドレインＤからＥＬ素子１４を通じて共通陰極１７に流し、ＥＬ素子１４を発光させる。
【０００８】
また、ＴＦＴ１１のゲートＧがオフ電圧になると、ＴＦＴ１１はいわゆるカットオフとなり、ＴＦＴ１１のドレインＤが開放状態となるものの、駆動用ＴＦＴ１２はキャパシタ１３に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子１４の発光も維持される。なお、前記した駆動用ＴＦＴ１２には、ゲート入力容量が存在するので、前記したキャパシタ１３を格別に設けなくても、前記と同様な動作を行なわせることが可能である。なお、前記したようなアクティブマトリクス型表示パネルについては、特許文献１に記載されている。
【特許文献１】特開２００３−３１６３１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、前記有機ＥＬ素子により各画素が形成される表示パネル２０においては、単色発光の表示パネルまたはカラー発光の表示パネルを構成することができる。カラー画像を表示する発光表示パネルにおいては、各画素がそれぞれ異なる色に発光する有機発光機能層を備えた２つ以上の自発光素子により構成される。一般には３色、すなわち赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色に対応する有機ＥＬ素子からなる画素１０（以下、副画素と称呼する）が、図３に示すように同一走査線上に３つ並べて配置されることにより１つのカラー画素１が構成されている。なお、この場合、各副画素１０における駆動用ＴＦＴ１２のソースＳは、発光色ごとに設けられた陽極１６ａ、１６ｂ、１６ｃ（駆動電源）に夫々接続される。
【００１０】
ここで、図４（ａ）に示すように表示パネル２０が例えば縦３２０画素×横２４０画素から構成される場合、１カラー画素は３つの副画素で構成されるため、１画素につき３本のデータ線を要する。各データ線はそれぞれソースドライバ５からの出力（端子）に対応しているため、ソースドライバ５の出力本数は、図４（ｂ）に示す単色の表示パネル２０の場合（２４０本）に比べ、その３倍、すなわち、２４０本×３画素分＝７２０本が必要となる。その結果、パネルにおけるソースドライバ５の占める面積が大きくなり、また、ソースドライバ５をＩＣ化した場合でも当該ＩＣの出力端子数が多くなり、必然的にＩＣパッケージが大きくなるという問題があった。その結果、表示パネル２０が形成される同一基板上にソースドライバのＩＣを搭載するのが困難となり、駆動装置の小型化の障害となっていた。
【００１１】
この発明は、前記した技術的な問題点に着目してなされたものであり、複数のデータ線および複数の走査線の交差位置に発光素子が配され、発光素子の発光色がそれぞれ異なる複数の副画素からなる画素が配列された発光表示パネルの駆動装置において、各副画素に対応するデータ線に表示データを供給するソースドライバの出力（端子）数を低減することのできる発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【００１２】
前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置に発光素子が配され、前記発光素子の発光色がそれぞれ異なる複数の副画素からなる画素が配列された発光表示パネルの駆動装置であって、１フレーム期間を複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより、表示データの階調表現を行う階調表示手段と、各サブフレーム期間において、前記副画素の走査を発光色毎に行う複数の副画素走査期間のうち少なくとも２つの副画素走査期間を異なるタイミングで設けることにより前記発光表示パネルに形成された全画素を走査する走査手段とを備えたことに特徴を有する。
【００１３】
また、前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動方法は、請求項９に記載のとおり、複数のデータ線および複数の走査線の交差位置に発光素子が配され、前記発光素子の発光色がそれぞれ異なる複数の副画素からなる画素が配列された発光表示パネルの駆動方法であって、  １フレーム期間を複数のサブフレーム期間に時分割し、各サブフレーム期間を点灯制御することにより、表示データの階調表現を行うステップと、前記各サブフレーム期間において、前記副画素の走査を発光色毎に行う複数の副画素走査期間のうち少なくとも２つの副画素走査期間を異なるタイミングで設けることにより前記発光表示パネルに形成された全画素を走査するステップとを実行することに特徴を有する。
【発明を実施するための最良の形態】
【００１４】
以下、この発明にかかる発光表示パネルの駆動装置および駆動方法について、図に示す実施の形態に基づいて説明する。尚、以下の説明においてはすでに説明した図１および図２に示された各部に相当する部分を同一符号で示しており、したがって個々の機能および動作については適宜説明を省略する。
【００１５】
図５はこの発明にかかる駆動装置および駆動方法における第一の実施形態をブロック図によって示したものである。図５に示す駆動装置１００において、駆動制御回路２１がソースドライバ２４及び書き込み用ゲートドライバ２５の動作を制御し、それらドライバにより、マトリクス状に夫々配列された画素３０からなる表示パネル４０での発光表示が駆動されるようになされている。
【００１６】
なお、図１および図２に示した従来例においては、画素を構成する駆動用ＴＦＴ１２とＥＬ素子１４との直列回路が、すべて共通陽極１６と共通陰極１７との間に接続されたいわゆる単色発光の表示パネルの例を示した。しかしながら、この発明にかかる実施の形態においては、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素（副画素）を備えたカラー表示パネルに好適に採用されるものである。この場合、各副画素における駆動用ＴＦＴのソースは、図５に示すように発光色ごとの駆動電源として設けられた陽極３１ａ、３１ｂ、３１ｃに夫々接続される。
【００１７】
図５に示す駆動装置１００において、先ず、入力されたアナログ映像信号は、駆動制御回路２１およびアナログ／デジタル（Ａ／Ｄ）変換器２２に供給される。前記駆動制御回路２１はアナログ映像信号中における水平同期信号および垂直同期信号に基づいて、前記Ａ／Ｄ変換器２２に対するクロック信号ＣＬ、およびフレームメモリ２３に対する書き込み信号Ｗ、および読み出し信号Ｒを生成する。
【００１８】
前記Ａ／Ｄ変換器２２は、駆動制御回路２１から供給されるクロック信号ＣＫに基づいて、入力されたアナログ映像信号をサンプリングし、これを１画素毎に対応した画素データに変換して、フレームメモリ２３に供給するように作用する。前記フレームメモリ２３は、駆動制御回路２１からの書き込み信号Ｗによって、Ａ／Ｄ変換器２２から供給される各画素データをフレームメモリ２３に順次書き込むように動作する。
【００１９】
かかる書き込み動作により自発光表示パネル４０における一画面（ｎ行、ｍ列）分のデータの書き込みが終了すると、メモリ２３は駆動制御回路２１から供給される読み出し信号Ｒによって、第１行から第ｎ行へと１行分毎に読み出した駆動画素データを、順次ソースドライバ２４に供給するようになされる。
【００２０】
一方、これと同時に駆動制御回路２１より書き込み用ゲートドライバ２５に対してタイミング信号が送出され、これに基づいて走査手段としてのゲートドライバ２５は、後述するように各走査ラインに対して順次ゲートオン電圧を送出する。したがって、前記のようにしてメモリ２３から読み出された１行分毎の駆動画素データは、ゲートドライバ２５の走査によってアドレッシングされる。
【００２１】
また、前記した回路構成は、自発光素子である有機ＥＬ素子に加える駆動電流の供給時間（点灯時間）を変更することができるので、有機ＥＬ素子１４の実質的な発光輝度を制御することができる。例えば、図６（ａ）に示すように、フレーム同期信号Ｆｓによって定められる１フレーム期間を期間の等しい７つのサブフレーム期間（ＳＦ１〜ＳＦ７）に時分割した構成とすれば、これらサブフレーム期間における素子の発光期間Ｌｐを適宜または組み合わせて選択することにより、８階調の表現（単純サブフレーム法）を行うことができる。
【００２２】
または、図６（ｂ）に示すように、１つまたは複数のサブフレーム期間を組（組１〜組３）として、組に対して重み付け（組１を重み付け４、組２を重み付け２、組３を重み付け１）を行い、その組み合わせを選択することによっても階調表現することができる（重み付けサブフレーム法）。このうち、重み付けサブフレーム法にあっては、多階調を表現する場合に、前記単純サブフレーム法よりも大幅に少ないサブフレーム数で実現可能という利点がある。このような階調表現は、前記駆動制御回路２１と、前記ソースドライバ２４と、前記書込み用ゲートドライバ２５と、各画素３０とで構成される階調表示手段により実現される。
【００２３】
図７は、発光表示パネル４０にマトリクス状に夫々配列された画素３０の構成を示した図である。本発明の第一の実施の形態においては、図示するように、カラー画素３を構成するＲ（赤）の副画素３０と、Ｇ（緑）の副画素３０と、Ｂ（青）の副画素３０とが共通のデータ線（図ではＢ１）に接続されて縦方向に並べて配置されると共に、それぞれ異なる走査線（図ではＡ１、Ａ２、Ａ３）に接続されている。すなわち、１本の走査線につき、Ｒ、Ｇ、Ｂのいずれか１色の副画素のみが横並びに配列され、それら走査線は、図８に示すように、Ｒの走査線、Ｇの走査線、Ｂの走査線の順で繰り返し配置される。
【００２４】
このように構成された表示パネル４０に対して、駆動装置１００は図９に示すタイミング図に従って走査制御を行う。すなわち、１サブフレーム期間内において、まず、表示パネル４０におけるすべてのＲ（赤）の走査線の走査が行われ、次いですべてのＧ（緑）の走査線の走査が行われる。そしてＧ（緑）の走査線の走査が行われると、次いでＢ（青）の走査線の走査が行われる。なお、走査により点灯した各色副画素は、次のサブフレームでの走査まで、その点灯状態が維持される。
【００２５】
このようになされることにより、１サブフレーム期間内において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれの副画素のみが走査される期間（副画素走査期間）が異なるタイミングで形成され、サブフレーム単位でのカラー表示が実現されると共に、１フレーム期間における階調表示がなされる。
【００２６】
以上のように本発明にかかる第一の実施の形態によれば、各カラー画素において、共通のデータ線にＲ（赤）の副画素３０、Ｇ（緑）の副画素３０、Ｂ（青）の副画素３０が接続される。したがって、カラー表示パネルであっても１カラー画素につき１本のデータ線で対応し、ソースドライバ２４の出力（端子）数を低減することができる。その結果、ソースドライバ２４のＩＣパッケージを小さく抑えることができ、表示パネル４０と同一（ガラス）基板上におけるソースドライバ２４の搭載面積を小さくすることができる。また、前記したように、各サブフレーム期間内において、それぞれ異なる期間（副画素走査期間）で各色副画素の走査を行うため、表示パネル４０におけるカラー表示を実現することができ、従来と同様に階調表示を行うことができる。
【００２７】
なお、図７に示したカラー画素３における各副画素３０の配置は、それに限定されるものではない。例えば、図１０に示すように、従来と同様にＲ（赤）、Ｇ（緑）、Ｂ（青）の各副画素を横に（走査線に沿って）配置してもよい。ただし、その場合においても、共通のデータ線（図ではＢ１）に各副画素が接続され、各色に対応した走査線（図ではＡ１、Ａ２、Ａ３等）がそれぞれ各副画素に接続される。
【００２８】
続いて、本発明にかかる発光表示パネルの駆動装置および駆動方法の第二の実施の形態について説明する。なお、この第二の実施の形態においては前記した第一の実施の形態と、図７、図１０に示した各副画素と走査線及びデータ線との対応関係が異なる。したがって、図７に示した駆動装置１００の全体構成及び、図９に示したタイミング図は第一、第二の実施の形態では共通のものとして、以下の説明において適宜使用する。
【００２９】
図１１は、第二の実施の形態におけるカラー画素３の構成を示したものである。画素３においては、図示するようにＲ（赤）の副画素３０と、Ｇ（緑）の副画素３０と、Ｂ（青）の副画素３０とが従来と同様に共通の走査線（図ではＡ１）に接続されて横方向に並べて配置される。そして、各副画素３０に対応するデータ線（図ではＢ１、Ｂ２、Ｂ３）は、それぞれソースドライバ２４側に設けられた、選択的に接続を行う接続手段としてのスイッチＳＷ１、ＳＷ２、ＳＷ３を介して、ソースドライバ２４からの１出力（端子）に対して接続されている。
【００３０】
このように構成された表示パネル４０に対して、駆動装置１００は図９に示すタイミング図に沿って走査制御を行う。具体的には１サブフレーム期間内において、各色に対応した走査を行うことができるように、スイッチＳＷ１〜３を順次切替える動作制御が行われる。すなわち、例えばＲ（赤）の副画素３０を走査する際には、スイッチＳＷ１をオンとし、スイッチＳＷ２、ＳＷ３はオフになされる。このとき、全走査線に対して走査が行われ、結果的に表示パネル４０におけるＲ（赤）の副画素３０のみが走査されることになる。
【００３１】
また、Ｒ（赤）の副画素３０の走査後は、スイッチＳＷ２のみがオンになされ、再び走査が行われることによりＧ（緑）の副画素３０の走査が行われる。さらに、Ｇ（緑）の副画素３０の走査後は、スイッチＳＷ３のみがオンになされ、再び走査が行われることによりＢ（青）の副画素３０の走査が行われる。なお、走査により点灯した各色副画素は、次のサブフレームでの走査まで、その点灯状態が維持される。
【００３２】
このように、順次スイッチＳＷ１〜３を切り換え、その度に走査が行われることにより、１サブフレーム期間内において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれの副画素のみが走査される期間（副画素走査期間）が異なるタイミングで形成され、サブフレーム単位でのカラー表示が実現されると共に、１フレーム期間における階調表示がなされる。
【００３３】
以上のように本発明にかかる第二の実施の形態によれば、各カラー画素において、ソースドライバ２４からの１出力（端子）に対し、Ｒ（赤）の副画素３０のデータ線、Ｇ（緑）の副画素３０のデータ線、Ｂ（青）の副画素３０のデータ線がスイッチＳＷ１〜３を介し接続される。したがって、カラー表示パネルであっても１カラー画素につき、ソースドライバ２４の出力（端子）は１つで対応することができ、その出力（端子）数を低減することができる。その結果、ソースドライバ２４のＩＣパッケージを小さく抑えることができ、表示パネル４０と同一（ガラス）基板上におけるソースドライバ２４の搭載面積を小さくすることができる。また、前記したように、各サブフレーム期間内において、それぞれ異なる期間（副画素走査期間）で各色副画素の走査を行うため、表示パネル４０におけるカラー表示を実現することができ、従来と同様に階調表示を行うことができる。
【００３４】
なお、前記第一、第二の実施の形態においては、各副画素のＥＬ素子は、供給される表示データに対し走査されると、次のアドレッシングがなされるまで点灯を継続する例を示した。しかしながら、図１２に示すように、各副画素において消去用ＴＦＴ（消去用トランジスタ）１５を設け、ＥＬ素子１４の点灯期間を制御するようにしてもよい。すなわち、図１２において、前記消去用ＴＦＴ１５はキャパシタ１３に並列に接続されており、そのゲートが駆動制御回路２１からの制御信号を、消去用ゲートドライバ（図示せず）を介して伝送する制御ラインＣに接続されている。この構成において、有機ＥＬ素子１４が点灯動作中に、前記駆動制御回路２１からの制御信号に従ってオン動作することにより、キャパシタ１３の電荷を瞬時に放電させることができる。これにより、次のアドレッシング時まで、画素を消灯させることができる。
【００３５】
このように駆動装置１００が構成されることにより、各サブフレーム期間におけるＥＬ素子の点灯期間を制御することが可能となり、階調表現方法として前記した単純サブフレーム法のみでなく、重み付けサブフレーム法を効果的に実行することができる。図１３は、重み付けサブフレーム法として、１フレーム期間を１つまたは複数のサブフレーム期間からなる組に分け、夫々の組に重み付けすることにより１６階調表現を行った場合の例を示したものである。すなわち、図１３においては組（組１〜組４で示す）を単位として点灯制御され、階調表現がなされる。各組は、素子点灯時間の時間比として４：２：１：１／２の長さに重み付けされ、４ｂｉｔ（組１〜組４）表現により１６階調の表現がなされる。
【００３６】
前記の時間比が分数で表される組においては、サブフレーム期間中にＥＬ素子の消灯期間Ｅｒが設けられることにより、サブフレーム期間内の点灯時間が制御される。すなわち、この有機ＥＬ素子１４の点灯時間制御は、そのサブフレーム期間においてＥＬ素子１４が発光中に、前記駆動制御回路２１からの制御信号に従って前記消去用ＴＦＴ１４がオン動作し、消灯期間Ｅｒにおいてキャパシタ１３の電荷を放電させることにより実現される。
【００３７】
このように消去用ＴＦＴ１５を用い、ＥＬ素子の消灯期間を設けたことにより、例えば従来重み付けサブフレーム法で１６階調表示を行うために、１フレームを１５個のサブフレームに分割する必要があったのに対し、１フレームを８個のサブフレームに分割することで対応することができる。
【００３８】
また、前記第一、第二の実施の形態においては、一画素をそれぞれ発色が異なる３つの副画素で構成する例を示したが、一画素を構成するための色数または副画素数をそれに限定するものではなく、例えば、発色が異なる２つの副画素により一画素を構成してもよい。
【図面の簡単な説明】
【００３９】
【図１】従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示す図である。
【図２】図１に示した各画素を担う回路構成を、表示パネルに配列した状態を模式的に示す図である。
【図３】図１に示した画素構成を副画素とした場合の一画素における３色の副画素の配置を示す図である。
【図４】従来における表示パネルとソースドライバとの間の配線状態を模式的に示す図である。
【図５】本発明の駆動装置にかかる実施の形態を示すブロック図である。
【図６】１フレーム期間におけるサブフレーム期間と階調表示方法との関係を示す図である。
【図７】図５に示した駆動装置の第一の実施の形態において、一画素を構成する３色の副画素の配置を示す図である。
【図８】図７に示す画素配置において、表示パネル全体での配置状態を模式的に示す図である。
【図９】図５に示した駆動装置において、１フレーム期間を走査するタイミングを示す図である。
【図１０】図５に示した駆動装置の第一の実施の形態において、一画素を構成する３色の副画素の配置の他の形態を示す図である。
【図１１】図５に示した駆動装置の第二の実施の形態において、一画素を構成する３色の副画素の配置を示す図である。
【図１２】図５に示した駆動装置において、一つの画素に対応する回路構成に消去用トランジスタを付加したときの構成を示す図である。
【図１３】図１２に示した画素の回路構成を用い、階調表示を行う場合のサブフレーム期間と重み付けとの関係を示す図である。
【符号の説明】
【００４０】
３      画素（カラー画素）
１１      制御用ＴＦＴ（制御用トランジスタ）
１２      駆動用ＴＦＴ（駆動用トランジスタ）
１３      キャパシタ
１４      有機ＥＬ素子（発光素子）
１５      消去用ＴＦＴ（消去用トランジスタ）
４０      表示パネル
２１      駆動制御回路
２２      Ａ／Ｄ変換器
２３      フレームメモリ
２４      ソースドライバ
２５      書き込み用ゲートドライバ（走査手段）
３０      画素（副画素）
３１ａ    陽極
３１ｂ    陽極
３１ｃ    陽極
３２      陰極
１００    駆動装置
Ａ        走査線
Ｂ        データ線
Ｃ        制御線
【図１】
2006276099.tif 000003
【図２】
2006276099.tif 000004
【図３】
2006276099.tif 000005
【図４】
2006276099.tif 000006
【図５】
2006276099.tif 000007
【図６】
2006276099.tif 000008
【図７】
2006276099.tif 000009
【図８】
2006276099.tif 000010
【図９】
2006276099.tif 000011
【図１０】
2006276099.tif 000012
【図１１】
2006276099.tif 000013
【図１２】
2006276099.tif 000014
【図１３】
2006276099.tif 000015