(57)【要約】      （修正有）【課題】局所化したレイアウト要件を取り込む階層設計ルールの発生により、回路レイアウトの生産性を高める、集積回路設計システムおよび方法を開示する。【解決手段】大域的設計ルールを適用する従来の技法とは対照的に、開示するＩＣ設計システムおよび方法は、元の設計レイアウト２０１を、指定のレイアウトおよび集積回路特性に基づいて、所望の粒度に区分２０３する。その局所化したレベルにおいて、設計ルールをしかるべく調節２０７し、生産性の観点から重要な側面を取り込む２０９。次に、これらの調節した設計ルールを用いて、局所化レイアウト走査およびマスク・データ変換２１４を行う。【選択図】図３
2006252544.tif 000002
【特許請求の範囲】
【請求項１】
集積回路設計システムであって、
入力レイアウトおよび関連する設計ルールを入力する手段と、
前記入力レイアウトおよび設計ルールを評価する手段と、
前記入力レイアウトにおける識別したパターンに対応する局所化設計ルールを生成する手段と、
生産性を高めるために、設計ルールを変更することによって局所化パターンに関連する、新たな１組の精細化した設計ルールを蓄積する手段と、
精細化設計を生成するために、対応する変更設計ルールに基づいて、局所化パターンを処理する手段と、
前記精細化設計を出力する手段と、
を備えている、集積回路設計システム。
【請求項２】
請求項１記載のシステムであって、更に、
前記入力レイアウト内にあるパターン・インスタンスを抽出する手段と、
同じ設計ルールから得られ、異なる生産性マージンを有する異なるパターン種別を特定する手段と、
を備えている、システム。
【請求項３】
請求項１記載のシステムにおいて、生産性を高めるために、設計ルールを変更することによって局所化パターンに関連する、新たな１組の精細化した設計ルールを蓄積する前記手段は、
生産性マージンが少ないまたは全くない局所化パターンに対する生産性マージンを高めるために、設計ルールを緩和する手段と、
生産性マージンが過剰な局所化パターンに対して前記設計を引き締めるまたは圧縮する手段と、
を備えている、システム。
【請求項４】
請求項１記載のシステムであって、更に、
生産性指標値を生成するために、各局所化パターンおよび局所化設計ルール対の生産性指標を評価する手段と、
予め設定した許容範囲に対して前記値を比較する手段と、
比較により前記値が許容範囲内であることが明白となったとき、前記選択した設計ルールが所与のパターンに適していると判断する手段と、
を備えている、システム。
【請求項５】
請求項１記載のシステムであって、更に、前記精細化した設計ルールを用いて得られた結果的パターンの全てを併合する手段を備えている、システム。
【請求項６】
請求項１記載のシステムであって、更に、前記精細化した設計ルールにしたがってレイアウト処理を実行する手段を備えている、システム。
【請求項７】
請求項１記載のシステムであって、更に、
更に設計ルールの精細化が可能か否か確認する手段と、
設計ルールが更なる精細化の余地があることを確認した場合、更なる分析および設計ルールの精細化を実行する手段と、
を備えている、システム。
【請求項８】
集積回路の設計方法であって、
入力レイアウトおよび関連する設計ルールを入力するステップと、
前記入力レイアウトおよび設計ルールを評価するステップと、
前記入力レイアウトにおける識別したパターンに対応する局所化設計ルールを生成するステップと、
生産性を高めるために、設計ルールを変更することによって局所化パターンに関連する、新たな１組の精細化した設計ルールを蓄積するステップと、
精細化設計を生成するために、対応する変更設計ルールに基づいて、局所化パターンを処理するステップと、
前記精細化設計を出力するステップと、
を備えている、方法。
【請求項９】
請求項８記載の方法であって、更に、
前記入力レイアウト内にあるパターン・インスタンスを抽出するステップと、
同じ設計ルールから得られ、異なる生産性マージンを有する異なるパターン種別を特定するステップと、
を備えている、方法。
【請求項１０】
請求項８記載の方法であって、生産性を高めるために、設計ルールを変更することによって局所化パターンに関連する、新たな１組の精細化した設計ルールを蓄積する前記ステップは、
生産性マージンが少ないまたは全くない局所化パターンに対する生産性マージンを高めるために、設計ルールを緩和するステップと、
生産性マージンが過剰な局所パターンに対して設計を引き締めるまたは圧縮するステップと、
を備えている、方法。
【請求項１１】
請求項８記載の方法であって、更に、
生産性指標値を生成するために、各局所化パターンおよび局所化設計ルール対の生産性指標を評価するステップと、
予め設定した許容範囲に対して前記値を比較するステップと、
比較により前記値が許容範囲内であることが明白となったとき、前記選択した設計ルールが所与のパターンに適していると判断するステップと、
を備えている、方法。
【請求項１２】
請求項８記載の方法であって、更に、前記精細化した設計ルールを用いて得られた結果的パターンの全てを併合するステップを備えている、方法。
【請求項１３】
請求項８記載の方法であって、更に、前記精細化した設計ルールにしたがってレイアウト処理を実行するステップを備えている、方法。
【請求項１４】
請求項８記載の方法であって、更に、
更に設計ルールの精細化が可能か否か確認するステップと、
設計ルールが更なる精細化の余地があることを確認した場合、更なる分析および設計ルールの精細化を実行するステップと、
を備えている、方法。
【請求項１５】
請求項６記載のシステムであって、更に、
精細化した設計に対してレイアウト・データを入力する手段と、
前記レイアウト・データを分類し、パラメータ集合の合体とするために、前記レイアウト・データを分析する手段と、
前記レイアウト内のパターンを抽出する手段と、
関連するパターン・インスタンスを構築する手段と、
分解能向上技法手順をパターン・インスタンスに適用する手段と、
前記パターン・インスタンスの各々を、当該パターンについて識別した少なくとも１つのパラメータを用いて処理する手段と、
出力レイアウト・データを生成するために、処理して得られたパターン・インスタンスの全てを併合する手段と、
前記出力レイアウト・データを出力する手段と、
を備えており、これによって、分解能向上技法の前記精細化設計レイアウトの区分に対する局所的適用に基づいて、集積回路設計の生産性を向上させる、システム。
【請求項１６】
請求項１５記載のシステムにおいて、前記レイアウト・データは、ＧＤＳまたはＯＡＳＩＳファイルの形態の設計テープ・アウトである、システム。
【請求項１７】
請求項１５記載のシステムにおいて、前記パターンは、セル構造、機能ブロック、デバイス単位、幾何学クラスタ、一定の寸法特性を有する幾何学的形状、形状相互作用、層マーカ、およびユーザ特定エリアから成るパターンのグループから選択する、システム。
【請求項１８】
請求項１５記載のシステムにおいて、前記分解能向上技法手順を適用する前記手段は、
パターン・カテゴリに基づいて位相シフト・マスク手順を最適化する手段と、
前記パターン・インスタンスの各々に対して設定パラメータを作成する手段と、
前記パターン・カテゴリの全てのインスタンスにパラメータ集合を適用する手段と、
を備えている、システム。
【請求項１９】
請求項１５記載のシステムにおいて、前記分解能向上技法手順を適用する前記手段は、
各パターン・カテゴリに対して光学近接効果補正手順を最適化する手段と、
前記パターン・カテゴリにおける全てのインスタンスに対して、前記光学近接効果補正手順を前記得られたパラメータに適用する手段と、
を備えている、システム。
【請求項２０】
請求項１８記載のシステムにおいて、分解能向上技法手順を適用する前記手段は、
各パターン・カテゴリに対して光学近接効果補正手順を最適化する手段と、
前記パターン・カテゴリにおける全てのインスタンスに対して、前記光学近接効果補正手順を、前記得られたパラメータに適用する手段と、
を備えている、システム。
【請求項２１】
請求項２０記載のシステムであって、更に、
位相シフト・マスクおよび光学近接効果補正に対する前記局所化パターンが一致しない場合、再評価を行う手段を備えている、システム。
【請求項２２】
請求項１５記載のシステムにおいて、前記出力データは、マスク・データ準備完了レイアウト・データである、システム。
【請求項２３】
請求項１５記載のシステムにおいて、前記レイアウト・データを分析する前記手段は、
特殊処置を必要とする可能性がある設計から生ずる幾何学的構造および相互作用の総合リストを収容したパターン・データベースを構築するために、前記レイアウト・データと関連する設計ルールを用いる手段と、
前記データベースにおいて一致を見つけるために、前記レイアウト・データを走査する手段と、
同じ設計ルールを採用した他の精細化設計のために、前記データベースを後に再使用できるように、一致が見つからない場合、前記データベースを更新する手段と、
を備えている、システム。
【請求項２４】
請求項１５記載のシステムにおいて、前記分解能向上技法手順を適用する前記手段は、
以前の知識および経験、総合的検査パターン・マトリクス全体にわたる詳細なシミュレーション研究、検査パターンを有するウェハ・データ、または以前の最適化プロセスに基づいて構築され、前記パターン・インスタンスおよび対応する最適化結果を格納する知識データベースと、
前記レイアウト・データを走査する手段と、
前記知識データベース内に格納されているデータに対し、出力レイアウト・パターンを比較する手段と、
一致が見つかった場合に、前記最適化結果を検索する手段と、
一致が見つからない場合に、最適化を実行する手段と、
前記実行した最適化の結果を前記知識データベースに格納するか否か決定する手段と、
前記決定が、前記実行した最適化の結果を格納することであった場合に、前記知識データベースを更新する手段と、
を備えている、システム。
【請求項２５】
請求項２４記載のシステムであって、更に、前記最適化を、対応する分解能向上技法手順に出力する手段を備えている、システム。
【請求項２６】
請求項２５記載のシステムにおいて、前記分解能向上技法手順を、位相シフト・マスクおよび光学近接効果補正から成るグループから選択する、システム。
【請求項２７】
請求項１３記載の方法であって、
精細化した設計に対してレイアウト・データを入力するステップと、
前記レイアウト・データを分類しパラメータ集合の合体とするために、前記レイアウト・データを分析するステップと、
前記レイアウト内のパターンを抽出するステップと、
関連するパターン・インスタンスを構築するステップと、
分解能向上技法手順をパターン・インスタンスに適用するステップと、
前記パターン・インスタンスの各々を、当該パターンについて識別した少なくとも１つのパラメータを用いて処理するステップと、
出力レイアウト・データを生成するために、処理して得られたパターン・インスタンスの全てを併合するステップと、
前記出力レイアウト・データを出力するステップと、
を備えており、これによって、分解能向上技法の前記精細化設計レイアウトの区分に対する局所的適用に基づいて、集積回路設計の生産性を向上させる、方法。
【請求項２８】
請求項２７記載の方法において、前記レイアウト・データは、ＧＤＳまたはＯＡＳＩＳファイルの形態の設計テープ・アウトである、方法。
【請求項２９】
請求項２７記載の方法において、前記パターンは、セル構造、機能ブロック、デバイス単位、幾何学クラスタ、一定の寸法特性を有する幾何学的形状、形状相互作用、層マーカ、およびユーザ特定エリアから成るパターンのグループから選択する、方法。
【請求項３０】
請求項２７記載の方法において、前記分解能向上技法手順を適用する前記ステップは、
パターン・カテゴリに基づいて位相シフト・マスク手順を最適化するステップと、
前記パターン・インスタンスの各々に対して設定パラメータを作成するステップと、
前記パターン・カテゴリの全てのインスタンスにパラメータ集合を適用するステップと、
を備えている、方法。
【請求項３１】
請求項２７記載の方法において、前記分解能向上技法手順を適用する前記ステップは、
各パターン・カテゴリに対して光学近接効果補正手順を最適化するステップと、
前記パターン・カテゴリにおける全てのインスタンスに対して、前記光学近接効果補正手順を前記得られたパラメータに適用するステップと、
を備えている、方法。
【請求項３２】
請求項３０記載の方法において、分解能向上技法手順を適用する前記ステップは、
各パターン・カテゴリに対して光学近接効果補正手順を最適化するステップと、
前記パターン・カテゴリにおける全てのインスタンスに対して、前記光学近接効果補正手順を、前記得られたパラメータに適用するステップと、
を備えている、方法。
【請求項３３】
請求項３２記載の方法であって、更に、
位相シフト・マスクおよび光学近接効果補正に対する前記局所化パターンが一致しない場合、再評価を行うステップを備えている、方法。
【請求項３４】
請求項２７記載の方法において、前記出力データは、マスク・データ準備完了レイアウト・データである、方法。
【請求項３５】
請求項２７記載の方法において、前記レイアウト・データを分析する前記ステップは、
特殊処置を必要とする可能性がある設計から生ずる幾何学的構造および相互作用の総合リストを収容したパターン・データベースを構築するために、前記レイアウト・データと関連する設計ルールを用いるステップと、
前記データベースにおいて一致を見つけるために、前記レイアウト・データを走査するステップと、
同じ設計ルールを採用した他の精細化設計のために、前記データベースを後に再使用できるように、一致が見つからない場合、前記データベースを更新するステップと、
を備えている、方法。
【請求項３６】
請求項２７記載の方法において、前記分解能向上技法手順を適用する前記ステップは、
以前の知識および経験、総合的検査パターン・マトリクス全体にわたる詳細なシミュレーション研究、検査パターンを有するウェハ・データ、または以前の最適化プロセスに基づいて構築され、前記パターン・インスタンスおよび対応する最適化結果を格納する知識データベースを設けるステップと、
前記レイアウト・データを走査するステップと、
前記知識データベース内に格納されているデータと、出力レイアウト・パターンを比較するステップと、
一致が見つかった場合に、前記最適化結果を検索するステップと、
一致が見つからない場合に、最適化を実行するステップと、
前記実行した最適化の結果を前記知識データベースに格納するか否か決定するステップと、
前記決定が、前記実行した最適化の結果を格納することであった場合に、前記知識データベースを更新するステップと、
を備えている、方法。
【請求項３７】
請求項３６記載の方法であって、更に、前記最適化を対応する分解能向上技法手順に出力する手段を備えている、方法。
【請求項３８】
請求項３７記載の方法において、前記分解能向上技法手順を、位相シフト・マスクおよび光学近接効果補正から成るグループから選択する、方法。
【請求項３９】
請求項６記載のシステムであって、更に、
前記精細化した設計についての設計レイアウト・データを入力する手段と、
生産性評価の目的のため、パターン転写プロセスの記述を与えるために、１つのプロセス・モデルまたは１組のプロセス・モデルを入力する手段と、
ウェハ上におけるレイアウト・パターン構成を予測するために、前記プロセス・モデルまたは１組のプロセス・モデルを用いて前記入力設計レイアウトをモデル化するシミュレーション・エンジンと、
前記シミュレーション・モデルから種々の生産性パラメータ値を抽出する生産性パラメータ値抽出部と、
生産の制約または歩留まりの目標を指定するために、生産性パラメータ許容範囲を入力する手段と、
前記抽出した生産性パラメータ値と前記生産性許容範囲値との間で比較を行う比較モジュールと、
前記生産性許容範囲が、前記抽出した生産性パラメータ値に対して満たされたか否か判定する合否モジュールと、
いずれかの生産性パラメータ値が許容範囲を外れていることが検出された場合、対応する位置を生産性「弱点」として、関連する非適合特性と共に格納するデータベースと、
前記「弱点」の非適合特性と影響の範囲内にあるレイアウト・パターンの局所化幾何学的形状との間の関係を決定し、レイアウト変更命令およびルールを発生するレイアウト変更命令発生部と、
前記入力設計レイアウトの設計において適用される設計ルールを入力する手段と、
前記レイアウト変更命令およびルールに基づいて、前記生産性「弱点」に対する最適解を求めるレイアウト変更／圧縮エンジンと、
前記生産性許容範囲を満たす場合、または所定の制限判断基準を満たす場合に、出力設計レイアウトを出力する手段と、
を備えることにより、前記集積回路設計の生産性を向上させる、システム。
【請求項４０】
請求項３９記載のシステムにおいて、前記入力設計レイアウト・データは、ＧＤＳまたはＯＡＳＩＳファイルの形態の設計テープ・アウトである、システム。
【請求項４１】
請求項３９記載のシステムにおいて、前記プロセス・モデルまたは前記１組のプロセス・モデルは、基本光学モデル、関連するフォトレジスト、エッチング等のような他の物理的モデルと光学モデルとの組合せ、経験的に較正したプロセス・モデル、液浸リソグラフィ・モデル、過度ＵＶリソグラフィ・モデル、または非光学モデルのグループのうちの１つに関するデータから成るデータを含む、システム。
【請求項４２】
請求項３９記載のシステムにおいて、前記生産性パラメータ値は、限界寸法、画像コントラスト、画像対数傾斜、マスク誤差改善ファクタ（ＭＥＥＦ）、焦点深度（ＤＯＦ）、露出ラチチュード（ＥＬ）等のような数値、あるいはプロセス・ウィンドウ（ＰＷ）等のような、更に複雑な生産性の定量的記述から成る、システム。
【請求項４３】
請求項４２記載のシステムにおいて、前記生産性パラメータ値は、ユーザまたはアルゴリズムが特定するが任意の粒度を有し、あるいは、印刷画像の輪郭、強度、画像傾斜等のような、更に複雑な別の定量的項目に関して記載され、パターン印刷可能性情報を十分収容する離散評価点において評価する、システム。
【請求項４４】
請求項３９記載のシステムにおいて、前記生産性パラメータ許容範囲は、前記製造プロセスの経験があるユーザによって指定するか、または許容範囲に対して最良値を自動的に決定する最適化ツールによって計算する、システム。
【請求項４５】
請求項３９記載のシステムであって、更に、「弱点」を特定し取り込んだ後、前記データベースに格納された前記「弱点」を前処理し、分類する手段を備えている、システム。
【請求項４６】
請求項４５記載のシステムにおいて、違反種別あるいは幾何学的または物理的構成のような特性に基づいて、「弱点」を分類する、システム。
【請求項４７】
請求項３９記載のシステムにおいて、前記レイアウト変更／圧縮エンジンは、前記受け取った変更命令およびルールの相対的な優先順に基づいて、前記レイアウトに対して最適解を求める、システム。
【請求項４８】
請求項３９記載のシステムにおいて、前記レイアウト変更命令発生部は、モデルに基づく命令発生システムであり、
所与の「弱点」に関連する変数を定義するために、生産性「弱点」特性を、局所化レイアウト幾何学的構成データと共に利用する変数定義モジュールと、
非適合生産性パラメータと前記レイアウト変数との間の関係を確立するために十分な変数偏差設定値を定義する変数摂動モジュールと、
前記プロセス・モデルまたは１組のプロセス・モデルと変数偏差設定値とに基づいて、摂動レイアウトのオン・ウェハ表現を計算するシミュレーション・エンジンと、
前記出力オン・ウェハ・パターンを分析し、非適合生産性パラメータと前記レイアウト変数との間の機能的関係を計算する命令発生部と、
を備えている、システム。
【請求項４９】
請求項４８記載のシステムにおいて、前記変数定義モジュールは、画像干渉効果を最適化するために、前記レイアウトのまばらなエリアに補助／ダミー構造を追加する機能を有する、システム。
【請求項５０】
請求項３９記載のシステムにおいて、前記レイアウト変更命令発生部は、ルールに基づく命令発生システムであって、
抽出したパターンを供給するために、前記入力設計レイアウトを処理し、前記レイアウトの局所化特性を取り込み、レイアウト変数を定義するパターン抽出モジュールと、
基準パターンを格納する知識データベースと、
前記抽出パターンを、前記知識データベースに格納されている前記基準パターンと比較するパターン照合モジュールと、
前記所与の問題に対して是正策を取り出し、前記レイアウト変更／圧縮エンジンのために、命令またはその論理的組合せを作成する命令発生部と、
を備えている、システム。
【請求項５１】
請求項５０記載のシステムにおいて、前記知識データベースは、問題パターンと、関連する設計および製造技術に適用可能な、関連の是正策との総合的集合を格納する、システム。
【請求項５２】
請求項５１記載のシステムにおいて、前記解決策は、シミュレーションによって決定するか、経験的に得る、システム。
【請求項５３】
請求項３９記載のシステムにおいて、前記出力設計レイアウトを、マスク・テープ・アウトに至る設計フローに入力する、システム。
【請求項５４】
請求項１３記載の方法であって、更に、
前記精細化した設計についての設計レイアウト・データを入力するステップと、
生産性評価の目的のために、パターン転写プロセスの記述を与えるために、１つのプロセス・モデルまたは１組のプロセス・モデルを入力するステップと、
ウェハ上におけるレイアウト・パターン構成を予測するために、前記プロセス・モデルまたは１組のプロセス・モデルを用いて前記入力設計レイアウトをモデル化するステップと、
前記シミュレーション・モデルから種々の生産性パラメータ値を抽出するステップと、
生産性の制約または歩留まりの目標を指定するために、生産性パラメータ許容範囲を入力するステップと、
前記抽出した生産性パラメータ値と前記生産性許容範囲値との間で比較を行うステップと、
前記生産性許容範囲が、前記抽出した生産性パラメータ値に対して満たされたか否か判定するステップと、
いずれかの生産性パラメータ値が許容範囲を外れていることが検出された場合、対応する位置を生産性「弱点」として、関連する非適合特性と共に格納するステップと、
前記「弱点」の非適合特性と影響の範囲内にあるレイアウト・パターンの局所化幾何学的形状との間の関係を決定し、レイアウト変更命令およびルールを発生するステップと、
前記入力設計レイアウトの設計において適用される設計ルールを入力するステップと、
前記レイアウト変更命令およびルールに基づいて、前記生産性「弱点」に対する最適解を求めるステップと、
前記生産性許容範囲を満たす場合、または所定の制限判断基準を満たす場合に、出力設計レイアウトを出力するステップと、
を備えることにより、前記集積回路設計の生産性を向上させる、方法。
【請求項５５】
請求項５４記載の方法において、前記入力設計レイアウト・データは、ＧＤＳまたはＯＡＳＩＳファイルの形態の設計テープ・アウトである、方法。
【請求項５６】
請求項５４記載の方法において、前記プロセス・モデルまたは前記１組のプロセス・モデルは、基本光学モデル、関連するフォトレジスト、エッチング等のような他の物理的モデルと光学モデルとの組合せ、経験的に較正したプロセス・モデル、液浸リソグラフィ・モデル、過度ＵＶリソグラフィ・モデル、または非光学モデルのグループのうちの１つに関するデータから成るデータを含む、方法。
【請求項５７】
請求項５４記載の方法において、前記生産性パラメータ値は、限界寸法、画像コントラスト、画像対数傾斜、マスク誤差改善ファクタ（ＭＥＥＦ）、焦点深度（ＤＯＦ）、露出ラチチュード（ＥＬ）等のような数値、あるいはプロセス・ウィンドウ（ＰＷ）のような、更に複雑な生産性の定量的記述から成る、方法。
【請求項５８】
請求項５７記載の方法において、前記生産性パラメータ値は、ユーザまたはアルゴリズムが特定するが任意の粒度を有し、あるいは、更に複雑な別の定量的項(quantitative terms)、例えば、印刷画像の輪郭、強度、画像傾斜等で記述することができ、パターン印刷可能性情報を十分収容する離散評価点において評価する、方法。
【請求項５９】
請求項５４記載の方法において、前記生産性パラメータ許容範囲は、前記製造プロセスの経験があるユーザによって指定するか、または許容範囲に対して最良値を自動的に決定する最適化ツールによって計算する、方法。
【請求項６０】
請求項５４記載の方法であって、更に、「弱点」を特定し取り込んだ後、前記データベースに格納された前記「弱点」を前処理し、分類するステップを備えている、方法。
【請求項６１】
請求項６０記載の方法において、違反種別あるいは幾何学的または物理的構成のような特性に基づいて、「弱点」を分類する、方法。
【請求項６２】
請求項５４記載の方法において、前記受け取った変更命令およびルールの相対的な優先順に基づいて、前記レイアウトに対して最適解を求める、方法。
【請求項６３】
請求項５４記載の方法において、前記「弱点」の非適合特性と影響の範囲内にあるレイアウト・パターンの局所化幾何学的形状との間の関係を決定し、レイアウト変更命令およびルールを発生する前記ステップは、
所与の「弱点」に関連する変数を定義するために、生産性「弱点」特性を、局所化レイアウト幾何学的構成と共に利用するステップと、
非適合生産性パラメータと前記レイアウト変数との間の関係を確立するために十分な変数偏差設定値を定義するステップと、
前記プロセス・モデルまたは１組のプロセス・モデルと変数偏差設定値とに基づいて、摂動レイアウトのオン・ウェハ表現を計算するステップと、
オン・ウェハ・パターンを分析し、非適合生産性パラメータと前記レイアウト変数との間の機能的関係を計算するステップと、
を備えている、方法。
【請求項６４】
請求項６３記載の方法であって、更に、画像干渉効果を最適化するために、前記レイアウトのまばらなエリアに補助／ダミー構造を追加するステップを有する、方法。
【請求項６５】
請求項５４記載の方法において、前記「弱点」の非適合特性と影響の範囲内にあるレイアウト・パターンの局所化幾何学的形状との間の関係を決定し、レイアウト変更命令およびルールを発生する前記ステップは、
抽出したパターンを供給するために、前記入力設計レイアウトを処理し、前記レイアウトの局所化特性を取り込み、レイアウト変数を定義するステップと、
基準パターンを格納する知識データベースを設けるステップと、
前記抽出パターンを、前記知識データベースに格納されている前記基準パターンと比較するステップと、
前記所与の問題に対して是正策を取り出し、前記レイアウト変更／圧縮エンジンのために、命令またはその論理的組合せを作成するステップと、
を備えている、方法。
【請求項６６】
請求項６５記載の方法において、前記知識データベースは、問題パターンと、関連する設計および製造技術に適用可能な、関連の是正策との総合的集合を格納する、方法。
【請求項６７】
請求項６６記載の方法において、前記解決策は、シミュレーションによって決定するか、経験的に得る、方法。
【請求項６８】
請求項５４記載の方法であって、更に、他に別の「弱点」が残っていないことを確認するために、モデル化および後続のステップを繰り返すステップを備えている、方法。
【請求項６９】
請求項６８記載の方法であって、更に、残っている「弱点」がなくなるまで、または所定回数の繰り返しを完了するまで、前記モデル化および後続のステップを繰り返し実行し続けるステップを備えている、方法。
【請求項７０】
請求項５４記載の方法であって、更に、前記設計レイアウトを、マスク・テープ・アウトに至る設計フローに出力するステップを備えている、方法。
【請求項７１】
請求項６記載のシステムであって、更に、
前記精細化した設計についての設計レイアウト・データを入力する手段と、
前記入力設計レイアウトを処理し、該レイアウトの局所化特性を取り込むパターン抽出モジュールと、
基準パターンを格納する知識データベースと、
前記抽出したパターンを、前記知識データベースに格納されている基準パターンと比較するパターン照合モジュールと、
前記所与の問題に対する前記是正策を取り出し、命令、またはそれらの論理的組合せを作成する命令発生部と、
レイアウト変更命令に基づいて生産性に対する最適解を求めるレイアウト変更／圧縮エンジンと、
出力設計レイアウトを出力する手段と、
を備えており、これによって、集積回路設計の生産性を高める、システム。
【請求項７２】
請求項７１記載のシステムにおいて、前記知識データベースは、問題パターンと、関連する設計および製造技術に適用可能な、関連の是正策との総合的集合を格納する、システム。
【請求項７３】
請求項７２記載のシステムにおいて、前記解決策は、シミュレーションによって決定するか、経験的に得る、システム。
【請求項７４】
請求項１３記載の方法であって、更に、
前記精細化した設計についての設計レイアウト・データを入力するステップと、
前記入力設計レイアウトを処理し、該レイアウトの局所化特性を取り込むステップと、
基準パターンを格納する知識データベースを設けるステップと、
前記抽出したパターンを、前記知識データベースに格納されている基準パターンと比較するステップと、
前記所与の問題に対する前記是正策を取り出し、命令、またはそれらの論理的組合せを作成するステップと、
レイアウト変更命令に基づいて生産性に対する最適解を求めるステップと、
出力設計レイアウトを出力するステップと、
を備えており、これによって、集積回路設計の生産性を高める、方法。
【請求項７５】
請求項７４記載の方法において、前記知識データベースは、問題パターンと、関連する設計および製造技術に適用可能な、関連の是正策との総合的集合を格納する、方法。
【請求項７６】
請求項７５記載の方法において、前記解決策は、シミュレーションによって決定するか、経験的に得る、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、半導体製造プロセスによって製作される集積回路の設計システムおよび方法に関し、更に特定すれば、生産性、したがって集積回路を生産するために用いる半導体製作プロセスの歩留まりを高めるための集積回路の設計システムおよび方法に関する。
【背景技術】
【０００２】
本願は、２００４年２月２０に出願しSYSTEM FOR DESIGNING INTEGRATED CIRCUITS WITH ENHANCED MANUFACTURABILITY（生産性を高める集積回路の設計システム）と題する米国仮特許出願第６０／５４６，３７５号、２００４年２月２０日に出願しSYSTEM FOR RESOLUTION ENHANCEMENT TECHNIQUE IMPLEMENTATION FLOW（分解能工場技術実施フロー・システム）と題する米国仮特許出願第６０／５４６，５３０号、および２００４年２月２０日に出願しSYSTEM FOR LAYOUT MANUFACTURABILITY ENHANCEMENT（レイアウト生産性向上システム）と題する米国仮特許出願第６０／５４６，５５８号に関連がある。
【０００３】
半導体デバイスは、小さい程大きなデバイスよりも消費電力が少なく、発生する熱が少なく高速で動作するのが通例であるために、半導体製造業界では半導体の設計および製作プロセスを発展させ、製造する設計の外形を増々小型化して生産するためのプロセスを開発し続けている。現在、単一の半導体チップは１０億パターン以上を内蔵するものもある。その結果、集積回路の設計および集積回路の製作プロセスは、過度に複雑となっている。何故なら数百の処理ステップが関与する場合もあるからである。設計またはプロセス・ステップのいずれにおける間違いや小さな誤差の発生でも再設計が必要となり、さもなければ最終半導体生産物における歩留まり低下の原因となり得る。歩留まりは、プロセスによって生産される機能デバイスの数の不良デバイスがないと仮定した場合に生産することができる理論的なデバイス数に対する比較と定義することができる。
【０００４】
市場投入までの時間および歩留まりを改善することは、半導体製造業界においては死活問題であり、半導体業界に対して直接的な経済的な影響を有する。即ち、市場投入までの時間の短縮、および歩留まりの向上は、早期に入手できること、および製造業者が販売できるデバイスが増加することに換算することができる。
【０００５】
半導体集積回路（ＩＣ）の設計および製造プロセスは、新たな技術の節目毎に増々難しくなっている。従来では、設計と製造との間のＩＣの要件の伝達は、１組の大域的で総合的な設計ルールによって可能であった。しかしながら、波長未満のフォトリソグラフィの出現により、シリコンのような半導体材料上でのパターン転写の非線形性が劇的に増大した。この現象のために、従来のＩＣ設計方法論の有効性が著しく低下している。
【０００６】
従来の大域的設計ルール手法には、ＩＣレイアウト密度と生産性との間に、以下のパラドックスがある。より厳しい設計を達成するためには、設計ルールは可能な限り積極的であり、一方ウェハ製造は、複雑な波長未満技術を用いて可能となる。これにより、生産性に関して生ずる問題が一層多くなる。例えば、６５ｎｍ設計ルールは、９０ｎｍ設計ルールよりも遙かに小さい構造サイズおよびパターン・ピッチを要求するが、６５ｎｍ技術に期待される製造機器からのパターン分解能の改良は、いくらか限界に来ている。一部の「難しい」レイアウト・パターンの印刷性問題を軽減するためには、設計寸法を緩和する必要がある場合もときとしてあるが、これは物理的レイアウト合成に対して一層緩和した大域的設計と解釈される。その結果、密度の損失が生ずる。
【０００７】
更に詳しく検討すると、図１は、典型的な設計および生産性のトレードオフを示す。図１（ａ）では、横軸１０１は密度／生産性軸であり、左に行く程パターン密度は低くなるが生産性は高くなることを意味し、右に行く程パターン密度は高くなるが、生産性は低くなることを意味する。縦軸１０２は、設計に対するパターンの分布である。閾値１０３は生産性問題に対する境界を印し、１０４は潜在的な密度向上に対する境界を印す。２つの閾値１０３および１０４の間のエリアは、設計と製造との間の容認可能な妥協が得られるところである。
【０００８】
図１（ａ）に示すように、分布曲線１０５は、積極的な設計ルールに関連する典型的な設計を表し、設計パターン１０６の殆どは良い妥協のエリアに該当するが、設計の大部分は、斜線エリア１０７で示すように、潜在的に生産性の問題を有する。逆に、設計の改善を可能にするエリア１０８は、最小となる。何故なら、用いる設計ルールが既に積極的になっているからである。
【０００９】
一方、分布１０９は、設計ルールを緩和した場合の典型的な設計を示す。見てわかるように、生産性の問題は最小限となるが、設計は密度に関して最適化されておらず、設計に改善の余地(opportunity)がある。結果として、このような設計は、目標とするチップ・サイズを満たすことができない。
【００１０】
しかしながら、バランスのよい設計ルールでは、図１（ｂ）に示すように、良好中心の曲線が得られ、分布は優れた生産性および設計密度の間で一層均一となる。この場合、品質の閾値は、潜在的な生産性の問題を有する設計の総面積はある所定の値（例えば、生産性の問題が許されないことを意味する０）よりも小さい分布に基づいて決定される。品質の閾値と生産性の閾値との間の距離を、「プロセス・マージン」と呼ぶ。
【００１１】
半導体業界が追跡している１つの手法は、主にフォトグラフィに関連する、生産性チェックまたは検証をフロント・エンド設計に組み込むことである。生産性は、物理的レイアウトの作成中に検証され、最終設計テープ・アウト(design tape-out)における潜在的な生産の困難を排除しようとする。
【００１２】
バック・エンドにおける問題は潜在的に防止されるが、このフロント・エンド設計手法には多くの欠点がある。これらの欠点は以下を含む。
１．フロント・エンド指向技法は、本質的に、多くのＩＣ設計で受け入れられている現在のフロント・エンド設計フローを中断する。既存のフローに対する外乱は、緊密に集積されたロジック／上位合成物理設計、およびタイミング検証フローに遭遇したときに更に一層厳しくなる。加えて、フロント・エンド設計フローは、タイミング閉鎖(timing closure)を得ることの難しさのために、既に十分複雑になっている。追加の制約（即ち、生産性）の導入は、潜在的に、更に一層複雑なフローや、より多くの設計の繰り返しを招く可能性がある。
２．広範なツールの支援および現在確定し円熟している設計ツールからの統合を必要とする。
３．フロント・エンド設計者に典型的に不足している、製造プロセスの知識および専門性を必要とする。
４．とりわけ、フロント・エンド指向手法は、従来の「スロー・オーバー・ザ・ウオール」(through-over-the-wall)手法からの枠組みの移行を必要とし、製造から設計側への更に一層広範で頻繁なフィードバックを必要とする。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、従来のシステムおよび技法の前述の限界や欠点を克服し、生産性を向上したＩＣ設計を容易に行えるようにするＩＣ設計システムおよび方法を提供することができれば望ましい。本発明が目指すのはこの目的である。本発明の種々の実施形態は、従来のＩＣ設計方法およびシステムに対して多くの利点を備えている。
【課題を解決するための手段】
【００１４】
本発明によるＩＣ設計システムおよび方法の一実施形態は、従来の設計システムおよび技法に対して多くの利点が得られ、本発明によるＩＣ設計システムおよび方法は、半導体製造業者にとって一層有用となる。本発明の一実施形態は、フロント・エンド設計との干渉が出来るだけ少なく、生産性向上の利点が得られる、バック・エンド方法論およびシステムを提供する。
【００１５】
典型的な設計ルールでもたらされるのは、生産性と設計の積極性との妥協である。一般に、所与の技術ノードおよびプロセス条件に対して、大多数の設計は、十分な生産プロセス・マージンを有する高いレイアウト密度を提示する。しかしながら、生産性が低い設計の小部分があり、プロセス・マージン全体を抑えてしまう（図１参照）。これらの特定の局所化された問題は、回路不良または歩留まり低下の典型的な原因となる。一方、設計には、製造プロセスの最小許容範囲を大幅に超える、至上のプロセス・マージンを有する部分もある。したがって、大域的設計ルールおよび全体的なプロセス許容範囲を過剰に指定することなく、困難なパターンの生産性を局所的に最適化することが可能である。
【００１６】
したがって、本発明によるＩＣ設計システムおよび方法の一実施形態は、設計ルールの局所化を提供する。本発明の一実施形態によるＩＣ設計方法およびシステムは、局所化してレイアウト要件を取り込む階層設計ルールの発生により、回路レイアウトの生産性を高める。大域的設計ルールを適用する従来技法とは対照的に、本発明によるＩＣ設計システムおよび方法の一実施形態は、指定されたレイアウト／ＩＣ特性に基づいて、元の設計レイアウトを所望の粒度に区分する。その局所化したレベルにおいて、設計ルールをしかるべく調節して、生産性の観点から重要な側面を取り込む。次に、これら調節した設計ルールを用いて、局所化レイアウト走査およびマスク・データ変換を行う。
【００１７】
加えて、本発明の一実施形態は、生産性を高めるために集積回路の設計に分解能向上技法（ＲＥＴ）を提供するシステムおよび方法を備えている。これは、ＲＥＴを設計レイアウトの区分に適用することによって、困難なパターンの生産性を局所的に最適化する。したがって、本発明によるＲＥＴを提供するＩＣ設計システムおよび方法の一実施形態は、指定されたレイアウト／ＩＣ特性に基づいて、精細化した設計レイアウトを所望の粒度に区分する。その局所化したレベルにおいて、ＲＥＴを適用し、生産性の観点から重要な面に基づいてレイアウトを操作する。
【００１８】
加えて、本発明の一実施形態は、生産性を向上させるため、例えば、特定可能な「弱点」による問題を解明するように設計レイアウトの生産性を最適化するために、集積回路設計のレイアウト生産性向上を可能にするシステムおよび方法を備えている。本発明によるレイアウト生産性向上を可能にするＩＣ設計システムおよび方法は、生産性の観点から重要な側面に基づいて、局所化パターン最適化のインテリジェント機能の利用により、ＩＣレイアウトの生産性を向上させる。レイアウト生産性向上ＩＣ設計システムおよび方法は、設計テープ・アウト(design tape-out)に至るＩＣ設計フローの異なる段階において用いることができる。例えば、入力レイアウトは、レイアウト全体、または機能ブロック、標準セル、局所化した区分等のような、レイアウトの一部のみから成ることもできる。次いで、生産性を最適化した出力レイアウトを逆に、マスク・テープ・アウトに至るＩＣ設計フローに入力することができる。
【００１９】
本発明の前述のおよびその他の目的、特徴、および利点は、添付図面を参照しながら進めていく、以下の種々の実施形態の詳細な説明から一層容易に明らかとなろう。
【発明を実施するための最良の形態】
【００２０】
本発明の種々の実施形態について、本発明の理解を得やすくするために図面の添付図と合わせて説明する。図では、同様の参照番号は、同様の要素を示す。
本発明は、特に、コンピュータに実装したソフトウェアに基づくＩＣ設計システムに適用可能であるが、これに関連付けて本発明の種々の実施形態について説明する。しかしながら、本発明によるＩＣ設計システムおよび方法は、それ以上に大きな利用価値を有することは認められよう。何故なら、これらはハードウェアでも実施可能であり、ここには記載しない他のモジュールまたは機能性を組み込むこともできるからである。
【００２１】
図２は、パーソナル・コンピュータ１２上に実施した本発明の一実施形態によるＩＣ設計システム１０の一例を示すブロック図である。即ち、パーソナル・コンピュータ１２は、陰極線管（ＣＲＴ）、液晶ディスプレイ等とすることができるディスプレイ・ユニット１４、演算ユニット１６、およびユーザにパーソナル・コンピュータが実行しているソフトウェアと相互作用させる１つ以上の入出力デバイス１８を含むことができる。図示の例では、入出力デバイス１８は、キーボード２０およびマウス２２を含むことができるが、プリンタ、スキャナ等のような、その他の周辺デバイスも含むことができる。演算ユニット１６は、更に、中央演算ユニット（ＣＰＵ）２４、ハード・ディスク、テープ・ドライブ、光ディスク・システム、リムーバブル・ディスク・システム等のような永続的記憶デバイス２６、およびメモリ２８を含むことができる。ＣＰＵ２４は、永続的記憶デバイス２６およびメモリ２８を制御することができる。通例、ソフトウェア・アプリケーションは、永続的記デバイス２６に永続的に格納することができ、次いでソフトウェア・アプリケーションをＣＰＵ２４によって実行するときに、メモリ２８にロードすることができる。図示の例では、メモリ２８はＩＣ設計ツール３０を収容することができる。ＩＣ設計ツール３０は、ＣＰＵ２４が実行する１つ以上のソフトウェア・モジュールとして実装することができる。
【００２２】
本発明によれば、ＩＣ設計システム１０は、ハードウェアを用いて実施することもでき、クライアント／サーバ・システム、ウェブ・サーバ、メインフレーム・コンピュータ、ワークステーション等のような異なる種類のコンピュータ・システム上でも実施することができる。次に、ソフトウェアのＩＣ設計システム１０の実施形態の一例について更に詳しく説明する。
【００２３】
本発明の一実施形態は、設計テープ・アウト、例えば、ＧＤＳまたはＯＡＳＩＳファイル、またはその他のフォーマットを有するファイルを処理するＩＣ設計方法を提供する。設計テープ・アウトは、通例、厳しいタイミング検証を受け、したがって、タイミング係数の最小の惑乱を確保するためには、レイアウトへの変更はできるだけ少なくすることが望ましい。
【００２４】
図３は、本発明によるＩＣ設計方法の一実施形態のフローチャートである。ステップ２０３において、入力レイアウト２０１および関連する設計ルール２０２１を分析エンジンに入力し、分析エンジンはレイアウトおよび設計ルールを評価する。設計ルールは、入力レイアウト２０１に適用するのに好ましいのであればいずれの設計ルールでも含むことができる。例えば、これら好ましい設計ルールは、利用する特定の半導体製造プロセスとの経験に基づいて精細化した設計ルールとすることができる。
【００２５】
分析エンジン２０３が実行する分析プロセスは、別個のパターン種別を判定する。これらは、同じ設計ルールから得られるが、異なるクリティカリティ(criticality)を有し、このため生産性マージン要件が異なることになる。生産性マージンが殆どまたは全くないパターン種別では、設計ルールを緩和して生産性マージンを高めることが必要な場合もあり、一方生産性マージンが過剰なパターン種別では、設計を引き締めるまたは圧縮することができるとよい。したがって、各パターン種別に伴った、新たな１組の「精細化した」設計ルールが出現する。好ましくは、設計ルールの精細化により、必要なときにのみ、設計ルールをずらし、変更はできるだけ少なくして、タイミングに対する影響を最小に抑えるようにする。
【００２６】
図３に示すステップ２０４では、パターン・インスタンス２０６を抽出する。同様に、設計ルール精細化ステップ２０５によって、局所化設計ルール２０７を、ステップ２０６において特定した各パターン・インスタンスに対応して生成する。ステップ２０８において、パターン・インスタンスおよび局所化設計ルールの各対を選択し、次いでステップ２０９によって、生産性指標の評価のために処理する。生産性指標は、１つ以上の定量的または定性的な値であり、生産性対設計最適化（即ち、密度および構造寸法）のトレードオフを評価する。許容範囲を満たす生産性指標は、バランスの良い生産性および設計最適化を示す。それ以外の場合、設計を細分化し均衡化しなおす必要がある。
【００２７】
ステップ２１０において、成果の結果を、ステップ２１１において予め設定してある許容範囲と比較する。ステップ２１２において、値が許容範囲内であると判定した場合、選択した設計ルールは所与のパターン・インスタンスには適していることを示す。次いで、プロセスはステップ２１４に移り、これらの設計ルールに応じたレイアウト処理を行う。それ以外の場合、一層の精細化が必要となる場合もある。その目的のために、判断ステップ２１３を実行して、一層の精細化が可能か否か確認する。可能である場合、本方法はステップ２０３に戻り、更に分析し、パターン／設計ルールを精細化する。
【００２８】
一旦本方法がステップ２１３においてパターンをこれ以上精細化できないと判定したなら、現在選択してある設計ルールで、レイアウト処理ステップ２１４を実行する。レイアウト処理ステップ２１４の後、本方法は、ステップ２１５において他のパターン・インスタンスを探し、必要であれば、処理すべき新たなパターンを選択する。ステップ２１５は、印刷可能性および寄生抽出分析を含むが、これらに限定されない、種々の検証ステップから成ることができる。
【００２９】
全てのパターン・インスタンスを処理した後、本方法は、ステップ２１６において、得られたパターン全てを併合する。最後に、ステップ２１７において新たな設計を出力する。
【００３０】
図３に示す本発明の実施形態によるＩＣ設計方法は、図４に示すように、一例を用いて例示することができる。本方法は、設計ＧＤＳＩＩテープ・アウト３０１から開始する。この設計には、基準線設計ルールが伴い、これを物理的レイアウト発生プロセスにおいて用いる。レイアウトには、第２分析プロセス３０２が行われる。これは、レイアウト全体を研究し、生産性に影響を及ぼす第１レベルのレイアウト特性を抽出する。このような特性は、レイアウトを数個のカテゴリに分離する。その中の各々において、プロセス・マージン全体を高めることができるように、設計ルールを多少ずらすことによって、生産性曲線（図１参照）を再度中心に位置付けることができる。これにより、生産性を改善する僅かな改良によって、上流設計ルールに基づく第１レベルの「設計ルール精細化」に至る。パターン・インスタンス３０３の各カテゴリは、新たな１組の設計ルールを有する新たな設計と見なすことができる。
【００３１】
図４に示すように、生産性重要度を有する第２レベルのレイアウト特性にしたがって、設計に更に別の精細化を行うことができる。次いで、第２レベルの設計ルール精細化と共に、第２レベルの分類を得ることができ、更にプロセス・マージンの改善をもたらすことができる。
【００３２】
これによって、レイアウト・カテゴリおよび設計ルールの階層が作成され、生産マージンは階層の深いところに納まる。好ましくは、パターン・サブカテゴリが生産マージンを満たすとき、あるいはＩＣ設計方法がこれ以上の精細化は不可能であると判断したときに、精細化を停止する。精細化プロセスを完了したなら、ステップ３０４において各サブカテゴリ内にある全てのパターンを抽出し、レイアウト処理エンジンを通じて受け渡す。レイアウト処理エンジンは、製造したパターンが、指定の許容範囲内で生産の意図を満たすように、レイアウト・パターンを調節する。レイアウト処理エンジンからの出力３０５は、各サブカテゴリ内の処理済みパターンから成り、ステップ３０６において検証プロセスを受けて、処理したレイアウト・インスタンスが印刷性および電気的性能マージンを満たすことを確認する。ステップ３０６において所与のパターン・インスタンスが通らない場合、これを分析ステップ３０２に送り返し、更に再処理を受ける。最終的に、出力されたレイアウト・インスタンスは、ステップ３０７において併合され、ステップ３０８において最終レイアウトを生成する。
【００３３】
レイアウト分析エンジンは、好ましくは、特徴付けのために生産性重要度を有する一定のレイアウト特性を用いることが好ましい。以下に、このような特性の例を示す。
・タイミング・クリティカリティ
・回路の種類。ロジック、メモリ、標準セル、周辺回路等
・デバイスの種類
・構造の種別。トランジスタ・ゲート、ポリ相互接続部、コンタクト・エンクロージャ、トランジスタ・エンド・キャップ、ダミー・フィル、ロゴ等。
・仕様および許容範囲
・層、幾何学的および位相的性質
・印刷可能性特性。配置誤差、コントラスト、ＭＥＥＦ、ＤＯＦ、オーバーレイ誤差等
【００３４】
図５は、２つの幾何学的に同様なパターンが異なるデバイス特性を有する例を示す。デバイスの仕様が異なるために、対応する局所化設計ルールも同様に異なると考えられる。本発明の一実施形態によるＩＣ設計システムおよび方法は、回路の生産性向上を達成するために、レイアウト操作プロセスを局所的に最適化する。
【００３５】
図６は、レイアウト操作プロセッサの一例を示す。レイアウト処理エンジンは、汎用光学近接効果補正（ＯＰＣ）実施プロセス、位相シフト・マスク（ＰＳＭ）およびＯＰＣの組合せのような複合ＲＥＴフロー２０００、変更および／または圧縮に基づくレイアウト最適化フロー５１００、ならびに好ましくは、マスク・データ準備（ＭＤＰ）、例えばフラクチャリング(fracturing)、あるいは図６に示すように、前述の全ての様々な組合せを含む、なお一層複雑なフローとすることができる。
【００３６】
更に別の背景として、波長未満領域における設計と生産性との間の広がりつつあるギャップに鑑み、ＯＰＣ、ＰＳＭおよび軸外れ照明（ＯＡＩ：off-axis illumination）のような光学分解能向上技法（ＲＥＴ）の使用が、０．１８μｍ以下の構造サイズを生産するために、設計および製造方式の多くに広まっている。更に、分解能向上技法が増々用いられるに連れ、ＲＥＴ実施フローが増々一層複雑になりつつあり、新たなそして一層効率的な方法論が必要となっている。
【００３７】
図７は、本発明の一実施形態による分解能向上技法（ＲＥＴ）ＩＣ設計方法２００のフロー図を示す。ＲＥＴ  ＩＣ設計方法２００は、アップフロント分析、局所化、および最適化を用いて、局所化したレイアウト断面に対して最良の結果を得て、更に好ましくは知識データベースを用いて、既知の問題パターンを最も良く取り込み、適切な処置を適用する。
【００３８】
更に詳しく検討すると、図７に示す数値２００２で示すステップにおいて、所与のＩＣ設計のレイアウト・データを分析する。例えば、データはＧＤＳＩＩの形態とするとよい。
【００３９】
ステップ２００２により実行されるこの分析は、そのデータを分類して、種々の集合の“パターン”の合体とする。この説明の目的のために、ここでは、パターンとは、例えば、一定の寸法特性、形状相互作用、層マーカ、またはユーザ特定エリアをも有するセル構造、機能構造、デバイス単位、幾何学クラスタ、幾何学的形状を意味するものとする。
【００４０】
分析ステップ２００２に続いて、ステップ２００３では、パターンを抽出し、図７に示す数値２００４で示すステップにおいて、関連するパターン・インスタンスを構築する。次に、パターン・インスタンスの各々について、ステップ２００５において、パターン・カテゴリに基づいてＰＳＭ手順を最適化し、設定パラメータを作成する。次に、図７に示す数値２００６で示すステップにおいて、このパラメータ集合を、パターン・カテゴリの全インスタンスに適用する。
【００４１】
続いて、図７に示す数値２００７で示すステップにおいて、ＯＰＣ手順をパターン・カテゴリ毎に最適化し、図７に示す数値２００８で示すステップにおいて、得られたパラメータをこのカテゴリにおける全てのインスタンスに対して用いる。図７に示すように、最適化ステップ２００５および２００７は、後続の処理において最良の結果を得るためには、数回繰り返す必要がある場合もある。尚、ステップ２００６および２００７の間で、ＰＳＭおよびＯＰＣについて局所化したパターンが正確に一致しない場合、再評価ステップを適用することも想定する。
【００４２】
次に、図７に示すように、処理したパターン・インスタンス２００９の各々を、当該パターンに最もふさわしいパラメータで処理する。最後に、ステップ２０１０において、処理したパターン・インスタンスの全てを併合し、ＭＤＰ−準備完了レイアウト・データ２０１１を生成する。
【００４３】
図７に示す分析ステップ２００２は、このフローの中では、手順の成功を確保するための重要なモジュールである。本発明の好適な実施形態によれば、この分析は図８に示すステップを備えるとよい。
【００４４】
図８に示すように、最初に、入力したレイアウトに関連する設計ルール３００１をステップ３００２において用いてパターン・データベース２００３を構築する。パターン・データベース３００３は、特殊な処置を必要とする可能性がある設計から得られた幾何学的構造および相互作用の総合リストを収容する。一旦このパターン・データベースを構築したなら、走査プロセス３００４によって、入力したレイアウトを評価し、図８に示す数値３００５で示すステップにおいて、データベース内で一致を求める。ステップ３００６において一致が発見されない場合、データベース更新ステップ３００７を呼び出す。次に、パターン・データベース３０３は、後に、同じ設計ルールを採用した別のＩＣ設計に用いることができる。
【００４５】
これより図９を参照すると、図７に示したフローの代替実施形態は、知識データベースと呼ばれるインテリジェンス・ソースを用いて、図７に示した最適化ステップ２００５〜２００８と部分的にまたは完全に置き換える。知識データベースは、例えば、知識および経験、総合的な検査パターン・マトリクス全域に亘る詳細なシミュレーション研究、これらの検査パターンを有するウェハ・データ、または以前の最適化プロセスに基づいて構築することができる。図９に示す知識データベース４００８は、パターン・インスタンスおよび対応する最適化の結果を格納する。
【００４６】
更に詳しく検討すると、図９に示すように、入力した設計レイアウトを最初にステップ４００１において走査し、図９において示す数値４００２で示すステップにおいて、出力レイアウト・パターンを、データベース４０８に格納されているデータと比較する。図９に示す数値４００３で示すステップにおいて一致が発見されたなら、ステップ４００４において最適化した結果を検索する。それ以外の場合、ステップ２００５または２００７において実行した手順と同様の、オンライン最適化ステップ４０５を呼び出す。次いで、ステップ４００６において、この手順は、結果をデータベースに格納すべきか否か判断する。結果を格納する場合、データベース更新ステップ４００７を実行し、データベース４００８を更新する。その結果、最適化出力が得られ、直接対応するＲＥＴエンジン（ＰＳＭまたはＯＰＣ）に受け渡すことができる。
【００４７】
図１０は、生産性の観点から重要な面に基づいて、局所化パターン最適化のインテリジェント機能の利用による、ＩＣレイアウトの生産性を高めるためのＩＣ設計システムのレイアウト生産向上の一実施形態のブロック図である。概して、本発明によるレイアウト生産性向上システムの好適な実施形態は、全体的に図１０において数値５１００で示されており、シミュレーションに基づくレイアウト分析を、レイアウト変更／圧縮機能と組み合わせている。レイアウト生産性向上ＩＣ設計システム５１００は、設計テープ・アウトに至るＩＣ設計フローの異なる段階において採用することができる。例えば、入力設計レイアウト５１０１は、レイアウト全体、または機能ブロック、標準セル、局所化区間等のような、レイアウトの一部のみから成るものでもよく、図６に示すＲＥＴフロー２０００によって出力される。次に、生産性最適化出力設計レイアウト５１１２を、マスク・テープ・アウトに至る設計フローに入力する。
【００４８】
更に詳しく検討すると、図１０に示すように、入力設計レイアウト５１０１を、シミュレーション・エンジン５１０２を用いてモデル化し、ウェハ上のレイアウト・パターン構成を予測する。シミュレーション・エンジン５１０２は、プロセス・モデルまたは１組のプロセス・モデル５１０３を利用することができる。プロセス・モデルまたは１組のプロセス・モデル５１０３は、生産性評価の目的のために、パターン転写プロセスの適当な記述を与える。例えば、記述は、基本光学モデル、光学モデルと、関連するフォトレジスト・プロセス、エッチング等のようなその他の物理モデルとの組合せ、経験的に較正したプロセス・モデル、液浸リソグラフィ・モデル(immersion lithography model)、過剰ＵＶリソグラフィ・モデル等のようなその他の物理モデルとすることができる。多くの実現例では、シミュレーション速度と共に用いるために相対的な簡素性を備えつつ、パターン転写プロセスにおける光学的効果の支配的特質のために、光学モデルのみの利用でも十分な場合もある。パターン転写が非光学的、例えば、電子線リソグラフィの場合、そのプロセスを記述するしかるべきモデルをシミュレーション・エンジン５１０２に入力する。
【００４９】
次に、生産性パラメータ値抽出部５１０４によって出力シミュレーション結果を分析する。生産性パラメータ値抽出部５１０４は、種々の生産性パラメータ値を抽出することができる。この説明の目的のために、生産性パラメータという用語は、パターン、１組のパターン、構造、ブロック、回路、またはレイアウト全体の生産性特性を記述する総合的な用語である。当業者には理解されようが、生産性パラメータ値抽出部５１０４は、パターン転写プロセスの意味のある記述を与えなければならない。生産性パラメータは、例えば、限界寸法(critical dimension)、画像コントラスト、画像対数傾斜(image log-slope)、マスク誤差改善ファクタ（ＭＥＥＦ）、焦点深度（ＤＯＦ）、露出ラチチュード（ＥＬ）等のような数値、あるいはプロセス・ウィンドウ（ＰＷ）等のような、更に複雑な生産性の定量的記述を含む。生産性パラメータは、離散評価点において評価することができ、評価点は、例えば、ユーザまたはアルゴリズムが特定するが任意の粒度を有し、あるいは、更に複雑な別の定量的項目(quantitative terms)、例えば、印刷画像の輪郭、強度、画像傾斜等で記述することができ、パターン印刷可能性情報を十分収容する。
【００５０】
図１０に示すように、生産性パラメータ許容範囲５１０５は、関連する生産制約または歩留まり目標を指定し、レイアウト生産性向上システム５１００を備えている比較モジュール５１０６に入力される。許容範囲は、好ましくは生産プロセス経験したユーザによって指定するとよく、あるいはこれらの許容範囲に対して最良の値を決定する最適化ツールによって計算してもよい。
【００５１】
比較モジュール５１０６は、生産性パラメータ値抽出部５１０４から抽出した生産性パラメータ値入力と生産性許容範囲値５１０５との間で比較を行う。一方、合否モジュール５１０７が、抽出した生産性パラメータ値全てにわたって許容範囲全てが満たされたと判定した場合、レイアウト生産性向上システム５１００によって実行するプロセスは終了し、出力設計レイアウト５１１２が生成される。
【００５２】
一方、合否モジュール５１０７が、比較モジュール５１０６が許容範囲外となる生産性パラメータのいずれかを検出した場合、図１０に示すように、対応する位置を、生産性「弱点」(weak spot)として特定し、関連する非適合特性 (non-compliance properties)と共にデータベース５１０８に格納する。「弱点」の全てを特定し取り込んだ後、これらを予備処理して、データベース５１０８に格納する。例えば、「弱点」を、違反の種類、幾何学的または物理的構成等のような、その特性に基づいて分類するとよい。
【００５３】
図１０に示すように、レイアウト生産性向上システム５１００は、更に、レイアウト変更命令発生部５１０９も備えており、「弱点」の非適合特性と、影響の範囲内にあるレイアウト・パターンの局所化幾何学的構成との間の関係を判定する。この記載の目的のために、影響の範囲とは、レイアウト・パターンが生産性パラメータの品質に対してかなりの影響があるエリアとする。
【００５４】
レイアウト変更命令発生部５１０９も、好ましくは、レイアウト変更命令およびルールを発生し、レイアウト生産性向上システム５１００を備えているレイアウト変更／圧縮エンジン５１１０に入力する。加えて、レイアウト５１０１の設計に適用される設計ルール５１１１も、レイアウト変更／圧縮エンジン５１１０に入力される。レイアウト変更命令発生部５１０９から受け取った命令に基づいて、レイアウト変更／圧縮エンジン５１１０は、生産性「弱点」の全てに対して最適解を求める。例えば、レイアウトの最適化は、受け取った変更命令の相対的優先度に基づいて行うことができる。
【００５５】
レイアウト変更／圧縮エンジン５１１０によって実行するプロセスを完了した後、レイアウトをシミュレーション・エンジン５１０２に戻して、別の「弱点」が残っていないことを確認する。図１０に示すプロセスは、例えば、残っている「弱点」がなくなるまで、あるいは所定数の繰り返しを完了するまで、繰り返し続けることができる。
【００５６】
図１１は、本発明の代替実施形態によるレイアウト変更命令発生部５１０９の２つの実現例を示す。図１１（ａ）は、モデルに基づく命令発生システムを示すフロー図５１０９ａであり、図１１（ｂ）は、ルールに基づく命令発生システムを示すフロー図５１０９ｂである。
【００５７】
更に詳しく検討すると、図１１（ａ）に示すように、レイアウト変更命令発生部５１０９ａは、可変定義モジュール６０９１を備えており、可変定義モジュール６０９１は、生産性「弱点」特性を、局所化レイアウト幾何学的構成データと共に利用して、所与の「弱点」に関連する変数を定義する。加えて、変数定義モジュール６０９１は、好ましくは、レイアウトのまばらなエリアに補助／ダミー構造を追加して、画像干渉効果を最適化する機能を有する。
【００５８】
図１１（ａ）に示すように、レイアウト変更命令発生部５１０９ａは、変数摂動モジュール６０９２も備えており、変数摂動モジュール６０９２は、非適合生産性パラメータとレイアウト変数との間の関係を確立するために十分な変数偏差設定値を既定する。これらの設定値は、シミュレーション・エンジン６０９３が用い、シミュレーション・エンジン６０９３に入力されるプロセス・モデルに基づいて、摂動レイアウトのオン・ウェハ表現を計算する。尚、図１１（ａ）および図１１（ｂ）にそれぞれ示すシミュレーション・エンジン６０９３および５１０２は、好ましくは同一の実現例を有し、図１１（ａ）および図１０にそれぞれ示すプロセス・モデル６０９４および５１０３は同一であることが好ましい。あるいは、図１１（ａ）および図１０にそれぞれ示すシミュレーション・エンジン６０９３および５１０２、ならびに図１１（ａ）および図１０にそれぞれ示すプロセス・モデル６０９４および５１０３は、異なる実現例を有してもよい。
【００５９】
図１１（ａ）に示すように、レイアウト変更命令発生部５１０９ａは、命令発生部６０９５も備えている。命令発生部６０９５は、出力オン・ウェハ・パターンを分析し、非適合生産性パラメータとレイアウト変数との間の機能的関係を計算する。
【００６０】
一例として、図１１（ａ）に示す本発明の実施形態の動作において、レイアウトの幾何学的構成は、図１２に示すように、パターン形状の評価、および特徴寸法の直交距離、間隔、ギャップ、ピッチ等の測定によって定量化する。図１２において、数値７３０１〜７３０７は、レイアウト・パターン形状を定義し、数値７３０８〜７３２９はレイアウト変数を定義する。
【００６１】
更に別の例として、図１１（ａ）に示す本発明の実施形態の動作では、図１３に示すように、焦点深度（ＤＯＦ）を生産性パラメータとして用い、ピッチをレイアウト変数として用いる。パターン・ピッチの変動に対する最良の露出量におけるＤＯＦの感度を、変数摂動によって計算する。この計算した関係に基づいて、図１１（ａ）に示す命令発生部６０９５は、本例ではＤＯＦである、非適合生産性パラメータに対して影響を有するレイアウト変更命令の可能な組合せを決定する。
【００６２】
これより図１１（ｂ）を参照すると、図１０に示したレイアウト変更命令発生部５１０９は、代わりに、ルールに基づくレイアウト変更命令発生部５１０９ｂを用いても実施することができる。図１１（ｂ）に示す代替実現例では、図１２に関して説明する例と同様、パターン抽出モジュール６０９６がレイアウトを処理し、その局所化特性を取り込み、変数を定義する。これらの結果に基づいて、パターン照合モジュール６０９８は、次に、パターン抽出モジュール６０９６の出力を、以前に生成した知識データベース６０９７に格納されている基準パターンと比較する。一例として、知識データベース６０９７は、総合的な１組の問題パターンおよび関連する是正策を格納することができ、これらは関連する設計および製造技術に適用可能である。これらの解決策は、シミュレーションによって決定するか、または経験的に得ることもできる。
【００６３】
パターン照合モジュール６０９８は、入力レイアウト全体を走査し、更に知識データベース６０９７において一致を探索する。潜在的な問題エリアが見つかった場合、命令発生部６０９９は、所与の問題に対する可能な是正策の全てを取り出し、図１０に示したレイアウト変更／圧縮エンジン５１１０のために、命令またはそれらの論理的な組合せを作成する。
【００６４】
このように、本発明によるレイアウト生産性向上ＩＣ設計システムおよび方法の利点の１つは、レイアウトの分析を、生産性許容範囲との適合(compliance)にアクセスするだけでなく、「弱点」を特定するためにも実行することである。次いで、レイアウト最適化を実行して「弱点」を是正しつつ、生産性許容範囲との適合を確保し、生産性を向上させる。
【００６５】
尚、ある「弱点」が、所与の１組の制約に対する生産性許容範囲を満たす最適解を有さない場合もあることを注記するのは重要である。その状況では、「弱点」データベースを更に用いて、他の上流または下流プロセスについて限界レイアウト・エリアを特定するとよい。例えば、これらの限界パターンは、ＯＰＣのようなＲＥＴ実施プロセスによる優先的処置を促し、マスク検査または修理、回路検査、あるいは歩留まり分析の間特別な注意を与えることができる。あるいは、この情報は、レイアウトまたはセルの再設計を促すこともできる。
【００６６】
加えて、実際上の観点から、記載したシステムは繰り返し手法を用いて、最適なレイアウト解決策に収束することができるので、ユーザは、ソフトウェア動作プロセスを制御するために、繰り返し回数またはその他の限定判断基準を指定できることが好ましい。本発明の種々の実施形態に想定される１つの変更では、図１０に示すレイアウト変更命令発生部５１０９は、生産性「弱点」入力を必要としない。この手法は、レイアウト最適化の潜在性が限定されることもあるが、計算集約モジュール５１０２〜５１０８を回避したために、一層高速となる。
【００６７】
前述の説明は、本発明の特定的な実施形態を参照したが、これらの実施形態における変更が、本発明の原理および精神から逸脱することなく可能であることは、当業者には認められよう。例えば、本発明の一実施形態による方法を、生産問題に対するバック・エンド解法として説明したが、フロント・エンド設計手法にも同様に適用することができる。つまり、第三者から購入したか、あるいは依然の発生から移動させた設計（例えば、制御回路の）の大きなブロックに、前述した最適化生産性のプロセスを実行し、次いで新たなチップ設計と共に配置し導き出すことができる。したがって、本発明の範囲は、添付した特許請求の範囲を参照することによってのみ確認することができる。
【図面の簡単な説明】
【００６８】
【図１】図１は、設計密度および生産性について最適化した、潜在的に問題のある中心偏倚設計ルール（ａ）および良好中心のルール分布（ｂ）の例を示す図である。
【図２】図２は、本発明の一実施形態によるＩＣ設計システムの一例を示すブロック図である。
【図３】図３は、本発明の一実施形態によるＩＣ設計のための方法を示すフロー図である。
【図４】図４は、本発明の一実施形態によるＩＣ設計のための方法の典型的なデータ・フローの一例を示す。
【図５】図５は、図５（ａ）および図５（ｂ）から成り、異なる設計ルールを必要とする、幾何学的に同様な局所化ランダム・ロジック・パターンの一例を示す。
【図６】図６は、分解能向上技法（ＲＥＴ）アプリケーション、レイアウト最適化、およびマスク・データ準備（ＭＤＰ）プロセス・モジュールから成る、レイアウト操作プロセッサを示すブロック図である。
【図７】図７は、本発明の一実施形態によるＲＥＴ処理方法の一実施形態のフロー図である。
【図８】図８は、本発明の好適な実施形態による図７に示したデータ分析ステップの一実現例のフロー図である。
【図９】図９は、本発明の代替実施形態によるインテリジェント分析および最適化ＲＥＴ手順を示すブロック図である。
【図１０】図１０は、本発明によるレイアウト生産性向上システムの好適な実施形態のブロック図である。
【図１１（ａ）】図１１（ａ）は、本発明の一実施形態による、図１０に示したレイアウト変更命令発生部のモデルに基づく実現例のブロック図である。
【図１１（ｂ）】図１１（ｂ）は、本発明の別の実施形態による、図１０に示したレイアウト変更命令発生部のルールに基づく実現例のブロック図である。
【図１２】図１２は、レイアウトの形状および変数の一例を示す。
【図１３】図１３は、レイアウト変数の関数として生産性パラメータを示すグラフの一例である。
【図１】
2006252544.tif 000003
【図２】
2006252544.tif 000004
【図３】
2006252544.tif 000005
【図４】
2006252544.tif 000006
【図５】
2006252544.tif 000007
【図６】
2006252544.tif 000008
【図７】
2006252544.tif 000009
【図８】
2006252544.tif 000010
【図９】
2006252544.tif 000011
【図１０】
2006252544.tif 000012
【図１１（ａ）】
2006252544.tif 000013
【図１１（ｂ）】
2006252544.tif 000014
【図１２】
2006252544.tif 000015
【図１３】
2006252544.tif 000016
【外国語明細書】
2006252544000001.pdf