(57)【要約】【課題】ストレージノードコンタクトプラグのバリア膜として機能するスペーサの損失により発生する後続するストレージノードの被覆性不良を改善させて素子の特性低下を防止できる半導体素子のキャパシタストレージノードの形成方法を提供する。【解決手段】層間絶縁膜が形成された半導体基板を提供するステップと、第１コンタクトホールを形成するステップと、第１絶縁膜を形成するステップと、ストレージノードコンタクトプラグを形成するステップと、第２絶縁膜を蒸着するステップと、第３絶縁膜を蒸着するステップと、第２コンタクトホールを形成するステップと、ストレージノードを蒸着するステップとを含む。【選択図】図５Ａ
2006179853.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜が形成された半導体基板を提供するステップと、
前記層間絶縁膜をエッチングして第１コンタクトホールを形成するステップと、
前記第１コンタクトホールの内側壁に第１絶縁膜を形成するステップと、
前記第１コンタクトホールが埋め込まれるようにストレージノードコンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグを含む全体構造の上部に前記第１絶縁膜と互いに異なるエッチング選択比を有する異種の物質を用いて第２絶縁膜を蒸着するステップと、
前記第２絶縁膜上に第３絶縁膜を蒸着するステップと、
前記第３及び第２絶縁膜をエッチングして前記ストレージノードコンタクトプラグが露出される第２コンタクトホールを形成するステップと、
前記第２コンタクトホールを含む全体構造の上部の段差に沿ってストレージノードを蒸着するステップと
を含むことを特徴とする半導体素子のキャパシタストレージノードの形成方法。
【請求項２】
前記第１絶縁膜は、Ａｌ２Ｏ３膜、ＰＥ−ＴＥＯＳ酸化膜、ＡＬＤ酸化膜及びＴａ２Ｏ５膜の何れか一つの酸化膜で形成することを特徴とする請求項１に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項３】
前記第２絶縁膜は、ＰＥＣＶＤ窒化膜、ＡＬＤ窒化膜及びＬＰ窒化膜の何れか一つの窒化膜で形成することを特徴とする請求項１に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項４】
前記第３絶縁膜は、前記層間絶縁膜と同じ物質を用いて単層膜または積層膜で形成することを特徴とする請求項１に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項５】
前記第３絶縁膜は、ＰＥ−ＴＥＯＳ酸化膜、ＬＰ−ＴＥＯＳ酸化膜、ＰＳＧ酸化膜、ＢＰＳＧ酸化膜、ＡＬＤ酸化膜の何れか一つを用いた単層膜または積層膜で形成することを特徴とする請求項１または請求項４に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項６】
前記第３絶縁膜は、Ｃ４Ｆ６、Ｃ５Ｆ８及びＣ３Ｆ８のうちの少なくとも一つのガスを主なエッチングガスとし、Ａｒ、Ｈｅ、Ｘｅ及びＯ２のうちの少なくとも一つのガスを補助ガスとして用いたエッチング工程を行って形成し、前記第２絶縁膜はＣＨＦ３を主エッチング気体とし、補助気体としてＯ２、Ａｒ、ＣＦ４を単独または複数の気体を混合してエッチング工程を行うことを特徴とする請求項１に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項７】
前記第２コンタクトホールを形成する前に前記第３層間絶縁膜上にハードマスクを形成した後にパターンニングするステップを更に含むことを特徴とする請求項１に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項８】
前記ハードマスクは、ポリシリコン膜、ＳｉＮ膜またはＷ膜の単層膜で形成するか、それらが積層された積層膜で形成し、前記ポリシリコン膜はドープドポリシリコン膜またはアンドープドポリシリコン膜で形成することを特徴とする請求項７に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項９】
前記ハードマスクは、５００Å乃至５０００Åの厚さで形成することを特徴とする請求項８に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項１０】
下部層が形成された基板上に互いに異なるエッチング率を有する第１及び第２絶縁膜を順次蒸着するステップと、
前記第１及び第２絶縁膜の所定領域に第１コンタクトホールを形成するステップと、
前記第１コンタクトホールの内側壁に前記第２絶縁膜と同一なエッチング率を有するスペーサを形成するステップと、
前記スペーサが形成された第１コンタクトホールを埋め込むストレージノードコンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグが形成された結果物の上に前記第２絶縁膜と同一なエッチング率を有するエッチング停止膜を蒸着するステップと、
前記エッチング停止膜の上に犠牲酸化膜を蒸着するステップと、
前記犠牲酸化膜とエッチング停止膜を順にエッチングして前記ストレージノードコンタクトプラグが露出されるように第２コンタクトホールを形成するステップと、
前記第２コンタクトホールが形成された結果物の上部の段差に沿ってストレージノードを形成するステップと、
を含むことを特徴とする半導体素子のキャパシタストレージノードの形成方法。
【請求項１１】
前記第２絶縁膜は、窒化膜であることを特徴とする請求項１０に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項１２】
前記第１絶縁膜は、酸化膜であることを特徴とする請求項１０に記載の導体素子のキャパシタストレージノードの形成方法。
【請求項１３】
下部層が形成された基板上に第１絶縁膜を蒸着した後に前記第１絶縁膜の所定領域に第１コンタクトホールを形成するステップと、
前記第１コンタクトホールの内側壁に前記第１絶縁膜と異なるエッチング率を有するスペーサを形成するステップと、
前記スペーサが形成された第１コンタクトホールを埋め込むストレージノードコンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグが形成された結果物の上に前記スペーサと同一なエッチング率を有するエッチング停止膜を蒸着するステップと、
前記エッチング停止膜の上に犠牲酸化膜を蒸着するステップと、
酸化膜エッチングの条件で前記犠牲酸化膜とエッチング停止膜を順次エッチングして前記ストレージノードコンタクトプラグが露出されるように第２コンタクトホールを形成するステップと、
前記第２コンタクトホールが形成された結果物の上部の段差に沿ってストレージノードを形成するステップと
を含むことを特徴とする半導体素子のキャパシタストレージノードの形成方法。
【請求項１４】
下部層が形成された基板上に第１絶縁膜を蒸着した後に前記第１絶縁膜の所定領域に第１コンタクトホールを形成するステップと、
前記第１コンタクトホールの内側壁に前記第１絶縁膜と異なるエッチング率を有するスペーサを形成するステップと、
前記スペーサが形成された第１コンタクトホールを埋め込み、その上部が前記スペーサの上部よりも突出するようにストレージノードコンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグが形成された結果物の上に前記第１絶縁膜と同一なエッチング率を有する第２絶縁膜を蒸着及び平坦化して前記ストレージノードコンタクトプラグと前記第２絶縁膜の表面の段差を無くすステップと、
前記第２絶縁膜及び前記ストレージノードコンタクトプラグの上に前記スペーサと同一なエッチング率を有するエッチング停止膜を蒸着するステップと、
前記エッチング停止膜の上に犠牲酸化膜を蒸着するステップと、
前記ストレージノードコンタクトプラグに対する前記スペーサのエッチング選択比が低いエッチング工程を行って前記ストレージノードコンタクトプラグが露出されるように第２コンタクトホールを形成するステップと、
前記第２コンタクトホールが形成された結果物の上部の段差に沿ってストレージノードを形成するステップと
を含むことを特徴とする半導体素子のキャパシタストレージノードの形成方法。
【請求項１５】
前記第１絶縁膜は、酸化膜であることを特徴とする請求項１３または請求項１４に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項１６】
前記スペーサは、窒化膜であることを特徴とする請求項１３または請求項１４に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項１７】
層間絶縁膜が形成された半導体基板を提供するステップと、
前記層間絶縁膜をエッチングして第１コンタクトホールを形成するステップと、
前記第１コンタクトホールの内側壁にスペーサを形成するステップと、
前記第１コンタクトホールが埋め込まれるようにストレージノードコンタクトプラグを形成するステップと、
前記ストレージノードコンタクトプラグを含む全体構造の上部にエッチング停止膜を蒸着するステップと、
前記エッチング停止膜の上に絶縁膜を蒸着するステップと、
前記絶縁膜と前記エッチング停止膜をエッチングして前記ストレージノードコンタクトプラグが露出される第２コンタクトホールを形成するステップと、
前記層間絶縁膜と前記スペーサとの間のエッチング選択比を用いて前記第２コンタクトホールを介して露出される前記層間絶縁膜の一定部位を選択的にリセスさせるステップと、
前記第２コンタクトホールを含む全体構造の上部の段差に沿ってストレージノードを形成するステップと
を含むことを特徴とする半導体素子のキャパシタストレージノードの形成方法。
【請求項１８】
前記層間絶縁膜が酸化膜系の物質からなり、前記スペーサが窒化膜系の物質からなる場合、前記層間絶縁膜は、Ｃ４Ｆ６／Ｃ３Ｆ８／Ｏ２／Ａｒの混合ガスを用いた高密度プラズマ方式により一定部位がリセスされることを特徴とする請求項１７に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項１９】
前記Ｃ４Ｆ６／Ｃ３Ｆ８／Ｏ２／Ａｒの混合ガスの比は、Ａｒが１００％である場合に他のガスそれぞれの比は４％乃至１０％であることを特徴とする請求項１８に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項２０】
前記高密度プラズマ方式は、１５ｍｔｏｒｒ乃至２０ｍｔｏｒｒの圧力で１０００Ｗ乃至２０００Ｗのソースパワーと１５００Ｗ乃至２６００Ｗのバイアスパワーを供給して行うことを特徴とする請求項１８に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項２１】
前記第２コンタクトホールを介して露出される前記層間絶縁膜の一定部位をリセスさせるステップは、Ｃ２Ｆ６／Ｏ２の混合ガスを用いた高密度プラズマ方式により行うことを特徴とする請求項１７に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項２２】
前記Ｃ２Ｆ６／Ｏ２の混合ガスにおいて、Ｃ２Ｆ６：Ｏ２の比は、１００ｓｃｃｍ：１乃至４ｓｃｃｍであることを特徴とする請求項２１に記載の半導体素子のキャパシタストレージノードの形成方法。
【請求項２３】
前記高密度プラズマ方式は、１ｍｔｏｒｒ乃至１０ｍｔｏｒｒの圧力で３００Ｗ乃至５００Ｗのソースパワーと２００Ｗ乃至４００Ｗのバイアスパワーを供給して行うことを特徴とする請求項２１に記載の半導体素子のキャパシタストレージノードの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のキャパシタストレージノードの形成方法に関し、特に、ＤＲＡＭ素子のキャパシタの下部電極であるストレージノードの形成方法に関する。
【背景技術】
【０００２】
近年、半導体素子の高集積化に伴い、デザインルールは減少し続けている。これによって、単位セルの占める面積も次第に減少する傾向にある。特に、ＤＲＡＭ素子では、一つのトランジスタと一つのキャパシタとでセルを構成するため、デザインルールが減少する場合はそれだけ工程を制御するのに多くの困難がある。
【０００３】
以下では、一例として図１Ａ乃至図１Ｃを参照して、従来の技術に係るＤＲＡＭ素子のキャパシタストレージノードの形成方法を説明し、それに伴う問題点について説明する。
【０００４】
まず、図１Ａに示すように、一連の製造工程を通して所定の半導体構造物層が形成された半導体基板１０上に層間絶縁膜１１を形成する。その後、フォトリソグラフィ工程を通して層間絶縁膜１１をエッチングしてコンタクトホール（図示せず）を形成する。次いで、前記コンタクトホールの内部に絶縁膜とポリシリコン膜を順次蒸着した後、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を行ってコンタクトホールの側壁にスペーサ１２を形成する一方、コンタクトホールが埋め込まれるようにストレージノードコンタクトプラグ１３を形成する。その後、ストレージノードコンタクトプラグ１３を含む全体構造の上部に窒化膜１４と酸化膜１５を順次蒸着した後にその上部にハードマスク１６を蒸着する。
【０００５】
次いで、図１Ｂに示すように、ハードマスク１６上にフォトレジストを塗布した後にフォトマスクを用いた露光及び現像工程を行ってフォトレジストパターン（図示せず）を形成する。その後、前記フォトレジストパターンを用いたエッチング工程を行ってハードマスク１６をエッチングし、ハードマスクパターン１６Ａを形成する。その後、窒化膜１４をエッチング停止膜として、ハードマスクパターン１６Ａを用いたエッチング工程を行って酸化膜１５をエッチングする。これによって、窒化膜１４が露出される第１コンタクトホール１７が形成される。
【０００６】
次いで、図１Ｃに示すように、エッチング停止膜として機能する窒化膜１４をエッチングしてストレージノードコンタクトプラグ１３の上部が露出される第２コンタクトホール１７Ａを形成する。その後、図示しないが、第２コンタクトホール１７Ａの内部にストレージノード、誘電体膜及び上部電極を順次蒸着した後にＣＭＰ工程を行ってキャパシタを形成する。
【０００７】
しかし、上述した従来の技術に係るキャパシタストレージノードの形成方法では、図１Ｃに示すように、第２コンタクトホール１７Ａとストレージノードコンタクトプラグ１３との間にミスアラインメントが発生してエッチング停止膜として機能する窒化膜１４のエッチング工程時に下部のスペーサ１２がリセスされて層間絶縁膜１１の側壁に沿って隙間（図１Ｃの「Ａ」参照）が生じる。これによって、後続するキャパシタのストレージノード、誘電体膜及び上部電極の蒸着工程時にリセスされるスペーサ１２の隙間部位でストレージノードの被覆性が低下してしまう。これは、ストレージノードの被覆性が低下した部位でキャパシタのリーク電流が増大し、素子の不良を誘発させる原因となっている。
【特許文献１】特開２０００−０３６５７３
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記した従来の技術の問題点に鑑みてなされたものであって、その目的とするところは、ストレージノードコンタクトプラグのバリア膜として機能するスペーサの損失により発生する後続するストレージノードの被覆性不良を改善させて素子の特性低下を防止できる半導体素子のキャパシタストレージノードの形成方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係る半導体素子のキャパシタストレージノードの形成方法は、層間絶縁膜が形成された半導体基板を提供するステップと、前記層間絶縁膜をエッチングして第１コンタクトホールを形成するステップと、前記第１コンタクトホールの内側壁に第１絶縁膜を形成するステップと、前記第１コンタクトホールが埋め込まれるようにストレージノードコンタクトプラグを形成するステップと、前記ストレージノードコンタクトプラグを含む全体構造の上部に前記第１絶縁膜と互いに異なるエッチング選択比を有する異種の物質を用いて第２絶縁膜を蒸着するステップと、前記第２絶縁膜上に第３絶縁膜を蒸着するステップと、前記第３及び第２絶縁膜をエッチングして前記ストレージノードコンタクトプラグが露出される第２コンタクトホールを形成するステップと、前記第２コンタクトホールを含む全体構造の上部の段差に沿ってストレージノードを蒸着するステップとを含むことを特徴とする。
【００１０】
また、本発明に係る半導体素子のキャパシタストレージノードの形成方法は、下部層が形成された基板上に互いに異なるエッチング率を有する第１及び第２絶縁膜を順次蒸着するステップと、前記第１及び第２絶縁膜の所定領域に第１コンタクトホールを形成するステップと、前記第１コンタクトホールの内側壁に前記第２絶縁膜と同一なエッチング率を有するスペーサを形成するステップと、前記スペーサが形成された第１コンタクトホールを埋め込むストレージノードコンタクトプラグを形成するステップと、前記ストレージノードコンタクトプラグが形成された結果物の上に前記第２絶縁膜と同一なエッチング率を有するエッチング停止膜を蒸着するステップと、前記エッチング停止膜の上に犠牲酸化膜を蒸着するステップと、前記犠牲酸化膜とエッチング停止膜を順にエッチングして前記ストレージノードコンタクトプラグが露出されるように第２コンタクトホールを形成するステップと、前記第２コンタクトホールが形成された結果物の上部の段差に沿ってストレージノードを形成するステップとを含むことを特徴とする。
【００１１】
更に、本発明に係る半導体素子のキャパシタストレージノードの形成方法は、下部層が形成された基板上に第１絶縁膜を蒸着した後に前記第１絶縁膜の所定領域に第１コンタクトホールを形成するステップと、前記第１コンタクトホールの内側壁に前記第１絶縁膜と異なるエッチング率を有するスペーサを形成するステップと、前記スペーサが形成された第１コンタクトホールを埋め込むストレージノードコンタクトプラグを形成するステップと、前記ストレージノードコンタクトプラグが形成された結果物の上に前記スペーサと同一なエッチング率を有するエッチング停止膜を蒸着するステップと、前記エッチング停止膜の上に犠牲酸化膜を蒸着するステップと、酸化膜エッチングの条件で前記犠牲酸化膜とエッチング停止膜を順次エッチングして前記ストレージノードコンタクトプラグが露出されるように第２コンタクトホールを形成するステップと、前記第２コンタクトホールが形成された結果物の上部の段差に沿ってストレージノードを形成するステップとを含むことを特徴とする。
【００１２】
更に、本発明に係る半導体素子のキャパシタストレージノードの形成方法は、下部層が形成された基板上に第１絶縁膜を蒸着した後に前記第１絶縁膜の所定領域に第１コンタクトホールを形成するステップと、前記第１コンタクトホールの内側壁に前記第１絶縁膜と異なるエッチング率を有するスペーサを形成するステップと、前記スペーサが形成された第１コンタクトホールを埋め込み、その上部が前記スペーサの上部よりも突出するようにストレージノードコンタクトプラグを形成するステップと、前記ストレージノードコンタクトプラグが形成された結果物の上に前記第１絶縁膜と同一なエッチング率を有する第２絶縁膜を蒸着及び平坦化して前記ストレージノードコンタクトプラグと前記第２絶縁膜の表面の段差を無くすステップと、前記第２絶縁膜及び前記ストレージノードコンタクトプラグの上に前記スペーサと同一なエッチング率を有するエッチング停止膜を蒸着するステップと、前記エッチング停止膜の上に犠牲酸化膜を蒸着するステップと、前記ストレージノードコンタクトプラグに対する前記スペーサのエッチング選択比が低いエッチング工程を行って前記ストレージノードコンタクトプラグが露出されるように第２コンタクトホールを形成するステップと、前記第２コンタクトホールが形成された結果物の上部の段差に沿ってストレージノードを形成するステップとを含むことを特徴とする。
【００１３】
更に、本発明に係る半導体素子のキャパシタストレージノードの形成方法は、層間絶縁膜が形成された半導体基板を提供するステップと、前記層間絶縁膜をエッチングして第１コンタクトホール形成するステップと、前記第１コンタクトホールの内側壁にスペーサを形成するステップと、前記第１コンタクトホールが埋め込まれるようにストレージノードコンタクトプラグを形成するステップと、前記ストレージノードコンタクトプラグを含む全体構造の上部にエッチング停止膜を蒸着するステップと、前記エッチング停止膜の上に絶縁膜を蒸着するステップと、前記絶縁膜と前記エッチング停止膜をエッチングして前記ストレージノードコンタクトプラグが露出される第２コンタクトホールを形成するステップと、前記層間絶縁膜と前記スペーサとの間のエッチング選択比を用いて前記第２コンタクトホールを介して露出される前記層間絶縁膜の一定部位を選択的にリセスさせるステップと、前記第２コンタクトホールを含む全体構造の上部の段差に沿ってストレージノードを形成するステップとを含むことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、以下のような様々な効果を得ることができる。
【００１５】
半導体素子のストレージノードの形成時に基板上にストレージノードコンタクトプラグを含んで形成される絶縁膜をエッチング率の互いに異なる第１層間絶縁膜と第２層間絶縁膜とが積層された構造で形成し、ストレージノードコンタクトプラグの側壁のスペーサを第２層間絶縁膜と同一なエッチング率を有する物質で形成することによって、後続する工程を通してストレージノードコンタクトホールを形成する時にスペーサがオーバーエッチングされるのを防止できる。したがって、スペーサに隙間が発生することを抑制してストレージノード用電極物質の埋め込み特性を改善させることができる。
【００１６】
また、半導体素子のストレージノードの形成時にストレージノードコンタクトプラグとストレージノードとの間の連結のためにコンタクトホールを形成する時、酸化膜エッチングの条件でエッチング工程を行って窒化膜で形成されたストレージノードコンタクトプラグのスペーサがオーバーエッチングされるのを防止できる。
【００１７】
また、半導体素子のストレージノードの形成時にストレージノードコンタクトプラグとストレージノードとの間の連結のためにコンタクトホールを形成する時にストレージノードコンタクトプラグに対する窒化膜のエッチング選択比を低減させて等方性エッチング工程を行って窒化膜で形成されたストレージノードコンタクトプラグのスペーサがオーバーエッチングされるのを防止できる。したがって、スペーサに隙間が発生することを抑制してストレージノード用電極物質の埋め込み特性を改善させることができ、更に、半導体素子の電気的特性を改善させることができる。
【００１８】
キャパシタのストレージノードの形成工程時にストレージノードコンタクトプラグのバリア膜として機能する第１絶縁膜と、その上部に蒸着されてエッチング停止膜として機能する第２絶縁膜を互いに異なるエッチング選択比を有する異種の物質で形成することによって、ストレージノードを形成するための第２絶縁膜エッチングの工程時に第１絶縁膜がともにエッチングされるのを防止し、これを通じてストレージノードの被覆性を改善させて素子の特性が低下するのを防止できる。
【００１９】
キャパシタのストレージノードの形成工程時にストレージノードコンタクトプラグのバリア膜として機能するスペーサの側壁に形成された層間絶縁膜の一定部位を選択的にリセスさせた後、ストレージノードを蒸着することで、ストレージノードの被覆性を改善させて素子の特性が低下するのを防止できる。
【００２０】
結局、ストレージノードの被覆性を改善させてキャパシタのリーク電流を減少させ、素子の不良を最小化することで、素子の収率を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付図面を参照しつつ本発明の好適な実施形態を説明する。
【００２２】
［第１の実施形態］
【００２３】
まず、図２Ａ乃至図２Ｅは、本発明の好適な第１の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。ここで、図２Ａ乃至図２Ｅに示す参照番号のうち、同じ機能をする同一要素には同じ参照番号を付している。
【００２４】
まず、図２Ａに示すように、下部層が形成された半導体基板１１０（以下、基板という）上に互いに異なるエッチング率を有する第１層間絶縁膜１１１及び第２層間絶縁膜１１２を順次蒸着する。この時、第１層間絶縁膜１１１は酸化膜で形成し、第２層間絶縁膜１１２は窒化膜で形成する。この時、下部層は素子分離膜（図示せず）、ワードライン（図示せず）及びビットライン（図示せず）を含む。
【００２５】
次いで、第２層間絶縁膜１１２及び第１層間絶縁膜１１１をエッチングして基板の所定領域が露出されるようにコンタクトホール（図示せず；以下、第１コンタクトホールという）を形成し、第１コンタクトホールを含む結果物の上部の段差に沿って第２層間絶縁膜１１２と同一なエッチング率を有する物質、例えば、窒化膜を蒸着及びエッチングして、第１コンタクトホールの内側壁に窒化膜からなるスペーサ１１３を形成する。
【００２６】
次いで、スペーサ１１３が形成された第１コンタクトホールを含む結果物の全面にポリシリコンプラグ１１４を蒸着して第１コンタクトホールを埋め込んだ後、平坦化する。ここで、第１コンタクトホール内に埋め込まれて残留するポリシリコンプラグ１１４は、ストレージノードコンタクトプラグとして作用する。
【００２７】
次いで、図２Ｂに示すように、ポリシリコンプラグ１１４が形成された結果物の上部にエッチング停止膜１１５を蒸着する。ここで、エッチング停止膜１１５は後続する工程を通して形成される犠牲酸化膜１１６（図２Ｃ参照）とのエッチング選択比を調節してストレージノードコンタクトホールを形成するためのエッチング工程時に効果的にエッチングを停止させる。この時、エッチング停止膜１１５はプラズマ化学気相蒸着（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）または低圧化学気相蒸着（ＬＰＣＶＤ：Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）方式により窒化膜を蒸着して形成する。
【００２８】
次いで、図２Ｃに示すように、エッチング停止膜１１５上にストレージノードの高さを決定する犠牲酸化膜１１６を順次蒸着する。この時、犠牲酸化膜１１６はＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜とＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌｅ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）膜の積層構造で形成できる。
【００２９】
次いで、図２Ｄに示すように、所定のフォトレジストパターン１１７をエッチングマスクとして犠牲酸化膜１１６をエッチングしてエッチング停止膜１１５の上部にストレージノードコンタクトホール１１８（以下、第２コンタクトホールという）を形成することで、ストレージノードが形成される領域をオープンする。
【００３０】
次いで、図２Ｅに示すように、エッチングされた犠牲酸化膜１１６をエッチングマスクとしてエッチング停止膜１１５をエッチングしてポリシリコンプラグ１１４が露出されるようにコンタクトホール１１８Ａ（以下、第３コンタクトホールという）を形成する。この時、スペーサ１１３と同一なエッチング率を有する窒化膜で形成された第２層間絶縁膜１１２によりスペーサ１１３がオーバーエッチングされるのを防止できる。したがって、第３コンタクトホール１１８Ａを安定的に形成でき、後続する工程を通して蒸着されるストレージノード用電極物質の埋め込み特性を改善させることができる。
【００３１】
すなわち、本発明の好適な第１の実施形態によれば、基板上にストレージノードコンタクトプラグを含んで形成される絶縁膜をエッチング率の互いに異なる第１層間絶縁膜と第２層間絶縁膜とが積層された構造で形成し、ストレージノードコンタクトプラグの側壁のスペーサを第２層間絶縁膜と同一なエッチング率を有する物質で形成することによって、後続する工程を通してストレージノードコンタクトホールを形成する時にスペーサがオーバーエッチングされるのを防止できる。したがって、スペーサに隙間が発生することを抑制してストレージノード用電極物質の埋め込み特性を改善させることができる。
【００３２】
［第２の実施形態］
【００３３】
図３Ａ乃至図３Ｇは、本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図を示す。ここで、図３Ａ乃至図３Ｇに示す参照番号のうち、同じ機能をする同一要素には同じ参照番号を付している。
【００３４】
まず、図３Ａに示すように、下部層が形成された半導体基板２１０（以下、基板という）上に層間絶縁膜２１１（以下、第１層間絶縁膜という）を蒸着し、第１層間絶縁膜２１１をエッチングして基板２１０の所定領域が露出されるようにコンタクトホール（図示せず；以下、第１コンタクトホールという）を形成する。ここで、下部層は素子分離膜（図示せず）、ワードライン（図示せず）及びビットライン（図示せず）を含み、第１層間絶縁膜２１１は酸化膜である。
【００３５】
次いで、第１コンタクトホールを含む結果物の上部の段差に沿って第１層間絶縁膜２１１とエッチング率が異なる物質、例えば窒化膜を蒸着及びエッチングして、第１コンタクトホールの側壁に窒化膜からなるスペーサ２１２を形成する。
【００３６】
次いで、スペーサ２１２が形成された第１コンタクトホールを含む結果物の全面にポリシリコンプラグ２１３を蒸着して第１コンタクトホールを埋め込んだ後、平坦化する。この時、第１コンタクトホール内に埋め込まれて残留するポリシリコンプラグ２１３は、ストレージノードコンタクトプラグとして作用する。
【００３７】
次いで、図３Ｂに示すように、ポリシリコンプラグ２１３が形成された結果物の上部に層間絶縁膜２１４（以下、第２層間絶縁膜という）を蒸着する。この時、第２層間絶縁膜２１４は酸化膜で形成する。
【００３８】
次いで、図３Ｃに示すように、第２層間絶縁膜２１４上にスペーサ２１２と同一なエッチング率を有する物質からなるエッチング停止膜２１５を蒸着する。ここで、エッチング停止膜２１５は後続する工程を通して形成される犠牲酸化膜２１６（図３Ｄ参照）とのエッチング選択比を調節してストレージノードコンタクトホールを形成するためのエッチング工程時に効果的にエッチングを停止させる。この時、エッチング停止膜２１５はプラズマ化学気相蒸着または低圧化学気相蒸着方式により窒化膜を蒸着して形成する。
【００３９】
次いで、図３Ｄに示すように、エッチング停止膜２１５上にストレージノードの高さを決定する犠牲酸化膜２１６を蒸着する。この時、犠牲酸化膜２１６はＰＳＧ膜とＴＥＯＳ膜の積層構造で形成することができる。
【００４０】
次いで、図３Ｅに示すように、所定のフォトレジストパターン２１７をエッチングマスクとして犠牲酸化膜２１６をエッチングしてエッチング停止膜２１５の上部にストレージノードコンタクトホール２１８（以下、第２コンタクトホールという）を形成することによって、ストレージノードが形成される領域（以下、ストレージノード領域という）をオープンする。
【００４１】
次いで、図３Ｆに示すように、エッチングされた犠牲酸化膜２１６をエッチングマスクとしてエッチング停止膜２１５をエッチングしてストレージノード領域の第２層間絶縁膜２１４の上部が露出されるようにコンタクトホール２１８Ａ（以下、第３コンタクトホールという）を形成する。
【００４２】
次いで、図３Ｇに示すように、ストレージノードとポリシリコンプラグ２１３との間の連結のためにポリシリコンプラグ２１３が露出されるように第２層間絶縁膜２１４をエッチングしてコンタクトホール２１８Ｂ（以下、第４コンタクトホールという）を形成する。第４コンタクトホール２１８Ｂを形成するためのエッチング工程は酸化膜エッチングの条件で行うことで、窒化膜で形成されたスペーサ２１２がオーバーエッチングされるのを防止できる。したがって、第４コンタクトホール２１８Ｂを安定的に形成でき、後続する工程を通して蒸着されるストレージノード用電極物質の埋め込み特性を向上させることができる。
【００４３】
すなわち、本発明の好適な第２の実施形態によれば、ストレージノードコンタクトプラグとストレージノードとの間の連結のためにコンタクトホールを形成する時に酸化膜エッチングの条件でエッチング工程を行って窒化膜で形成されたストレージノードコンタクトプラグのスペーサがオーバーエッチングされるのを防止できる。したがって、スペーサに隙間が発生することを抑制してストレージノード用電極物質の埋め込み特性を改善させることができる。
【００４４】
［第３の実施形態］
【００４５】
図４Ａ乃至図４Ｇは、本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。ここで、図４Ａ乃至図４Ｇに示す参照番号のうち、同じ機能をする同一要素には同じ参照番号を付している。
【００４６】
まず、図４Ａに示すように、下部層が形成された半導体基板３１０（以下、基板という）上に層間絶縁膜３１１（以下、第１層間絶縁膜という）を蒸着し、第１層間絶縁膜３１１をエッチングして基板３１０の所定領域が露出されるようにコンタクトホール（図示せず；以下、第１コンタクトホールという）を形成する。この時、下部層は素子分離膜（図示せず）、ワードライン（図示せず）及びビットライン（図示せず）を含み、第１層間絶縁膜３１１は酸化膜である。
【００４７】
次いで、第１コンタクトホールを含む結果物の上部の段差に沿って第１層間絶縁膜３１１とエッチング率が異なる例えば、窒化膜を蒸着及びエッチングして第１コンタクトホールの側壁に窒化膜からなるスペーサ３１２を形成する。
【００４８】
次いで、スペーサ３１２が形成された第１コンタクトホールを含む結果物の全面にポリシリコンプラグ３１３を蒸着して第１コンタクトホールを埋め込んだ後、これをエッチングして第１コンタクトホールを埋め込むポリシリコンプラグ３１３が第１層間絶縁膜３１１の上部に突出するようにする。この時、第１コンタクトホールを埋め込むポリシリコンプラグ３１３は、ストレージノードコンタクトプラグとして作用する。
【００４９】
次いで、図４Ｂに示すように、ポリシリコンプラグ３１３が形成された結果物の上部に層間絶縁膜３１４（以下、第２層間絶縁膜という）を蒸着した後、ＣＭＰ工程を行って平坦化することによってポリシリコンプラグ３１３と第２層間絶縁膜３１４との間の表面の段差を無くす。この時、第２層間絶縁膜３１４は酸化膜で形成する。
【００５０】
次いで、図４Ｃに示すように、第２層間絶縁膜３１４上にエッチング停止膜３１５を蒸着する。ここで、エッチング停止膜３１５は後続する工程を通して形成される犠牲酸化膜３１６（図４Ｄ参照）とのエッチング選択比を調節してストレージノードコンタクトホール３１８（図４Ｅ参照）を形成するためのエッチング工程時に効果的にエッチングを停止させる。この時、エッチング停止膜３１５はプラズマ化学気相蒸着または低圧化学気相蒸着方式により窒化膜を蒸着して形成する。
【００５１】
次いで、図４Ｄに示すように、エッチング停止膜３１５上にストレージノードの高さを決定する犠牲酸化膜３１６を蒸着する。この時、犠牲酸化膜３１６はＰＳＧ膜とＴＥＯＳ膜の積層構造で形成することができる。
【００５２】
次いで、図４Ｅに示すように、所定のフォトレジストパターン３１７をエッチングマスクとして犠牲酸化膜３１６をエッチングしてエッチング停止膜３１５の上部にストレージノードコンタクトホール３１８（以下、第２コンタクトホールという）を形成することで、ストレージノードが形成される領域（以下、ストレージノード領域という）をオープンする。
【００５３】
次いで、図４Ｆに示すように、エッチングされた犠牲酸化膜３１６をエッチングマスクとしてエッチング停止膜３１５をエッチングしてストレージノード領域の第２層間絶縁膜３１４の上部が露出されるようにコンタクトホール３１８Ａ（以下、第３コンタクトホールという）を形成する。
【００５４】
次いで、図４Ｇに示すように、ストレージノードとポリシリコンプラグ３１３との間の連結のためにポリシリコンプラグ３１３が露出されるように第２層間絶縁膜３１４をエッチングしてコンタクトホール３１８Ｂ（以下、第４コンタクトホールという）を形成する。この時、第４コンタクトホール３１８Ｂを形成するためのエッチング工程はポリシリコンプラグ３１３に対する窒化膜のエッチング選択比を下げ、等方性エッチング工程を行うことで、窒化膜で形成されたスペーサ３１２がオーバーエッチングされるのを防止できる。したがって、第４コンタクトホール３１８Ｂを安定的に形成でき、後続する工程を通して蒸着されるストレージノード用電極物質の埋め込み特性を向上させることができる。
【００５５】
すなわち、本発明の好適な第３の実施形態によれば、ストレージノードコンタクトプラグとストレージノードとの間の連結のためにコンタクトホールを形成する時にストレージノードコンタクトプラグに対する窒化膜のエッチング選択比を下げ、等方性エッチング工程を行うことで、窒化膜で形成されたストレージノードコンタクトプラグのスペーサがオーバーエッチングされるのを防止できる。したがって、スペーサに隙間が発生することを抑制してストレージノード用電極物質の埋め込み特性を改善させることができる。
【００５６】
［第４の実施形態］
【００５７】
図５Ａ乃至図５Ｄは、本発明の好適な実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための一例であって、ＤＲＡＭ素子のキャパシタストレージノードの形成方法を示す断面図である。ここで、図５Ａ乃至図５Ｄに示す参照番号のうち、同じ機能をする同一要素には同じ参照番号を付している。
【００５８】
図５Ａに示すように、一連の製造工程を通して所定の半導体構造物層が形成された半導体基板５１０を提供する。この時、半導体構造物層はワードライン、ビットライン、接合領域、セルコンタクトプラグ、酸化膜系の層間絶縁膜及び窒化膜系のエッチング停止膜などを含む。
【００５９】
次いで、前記半導体構造物層を含む全体構造の上部に層間絶縁膜５１１を蒸着する。この時、層間絶縁膜５１１は酸化膜系の物質で形成する。例えば、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＰＳＧ膜、ＴＥＯＳ膜、ＵＳＧ（Ｕｎ−ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＦＳＧ（Ｆｌｕｏｒｉｎａｔｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＣＤＯ（Ｃａｒｂｏｎ  Ｄｏｐｅｄ  Ｏｘｉｄｅ）膜及びＯＳＧ（Ｏｒｇａｎｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜の何れか一つを用いた単層膜で形成する。
【００６０】
次いで、ＣＭＰ工程を行って層間絶縁膜５１１を平坦化する。
【００６１】
次いで、層間絶縁膜５１１上に窒化膜系のハードマスク（図示せず）を蒸着する。
【００６２】
次いで、フォトリソグラフィ工程を行ってハードマスクをエッチングした後、エッチングされたハードマスクを用いたエッチング工程を行って層間絶縁膜５１１をエッチングする。これによって、下部導電層、例えばセルコンタクトプラグ（図示せず）が露出されるコンタクトホール（図示せず）が形成される。
【００６３】
次いで、ハードマスクパターンを除去した後に前記コンタクトホールの内部にバリア膜として絶縁膜５１２（以下、第１絶縁膜という）を形成する。この時、第１絶縁膜５１２は、Ａｌ２Ｏ３膜、ＰＥ−ＴＥＯＳ酸化膜、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｉｅｌｅｃｔｒｉｃ）酸化膜、Ｔａ２Ｏ５膜などのような酸化膜で５０Å乃至５００Åの厚さで形成する。
【００６４】
次いで、コンタクトホールが埋め込まれるようにポリシリコン膜またはタングステン層を蒸着した後にＣＭＰ工程またはエッチバック工程を行ってコンタクトホールの内部に孤立しているストレージノードコンタクトプラグ５１３を形成し、コンタクトホールの側壁にスペーサとして機能する孤立した第１絶縁膜５１２を形成する。
【００６５】
次いで、ストレージノードコンタクトプラグ５１３を含む全体構造の上部にスペーサ５１２のエッチング選択比が異なる異種の物質で絶縁膜５１４（以下、第２絶縁膜という）を形成する。この時、第２絶縁膜５１４はＰＥＣＶＤ窒化膜、ＡＬＤ窒化膜、ＬＰ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ）窒化膜などのような窒化膜で１００Å乃至１０００Åの厚さで形成する。
【００６６】
次いで、図５Ｂに示すように、第２絶縁膜５１４上にストレージノードパターン用絶縁膜５１５（以下、第３絶縁膜という）を蒸着する。この時、第３絶縁膜５１５は層間絶縁膜５１１と同じ物質を用いて単層膜または積層膜で形成する。例えば、ＰＥ−ＴＥＯＳ酸化膜、ＬＰ−ＴＥＯＳ酸化膜、ＰＳＧ酸化膜、ＢＰＳＧ酸化膜、ＡＬＤ酸化膜などで形成する。
【００６７】
次いで、第３絶縁膜５１５上に窒化膜またはポリシリコン膜でハードマスク５１６を蒸着する。この時、ハードマスク５１６はポリシリコン膜、ＳｉＮ膜、Ｗ膜などを用いて単層膜または積層膜で５００Å乃至５０００Åで形成する。一方、ハードマスク５１６の使用は全体の段差が１５，０００Å以下である場合には用いない。
【００６８】
次いで、図５Ｃに示すように、ハードマスク５１６上にフォトレジストを塗布した後にフォトマスクを用いた露光及び現像工程を行ってフォトレジストパターン（図示せず）を形成する。
【００６９】
次いで、前記フォトレジストパターンを用いたエッチング工程を行ってハードマスクパターン５１６Ａを形成する。
【００７０】
次いで、ストリップ工程を行ってフォトレジストパターンを除去する。
【００７１】
次いで、ハードマスクパターン５１６Ａをエッチングマスクとして用したエッチング工程を行って第３絶縁膜５１５をエッチングする。この時、エッチング工程は第２絶縁膜５１４をエッチング停止膜として用いて、Ｃ４Ｆ６、Ｃ５Ｆ８及びＣ３Ｆ８の何れか一つのガスを主エッチングガスとし、Ａｒ、Ｈｅ、Ｘｅ及びＯ２の何れか一つのガスを補助ガスとして用いて第３絶縁膜５１５のエッチングを行う。これによって、第２絶縁膜５１４が露出されるストレージノードコンタクトプラグ用コンタクトホール５１７（以下、第１コンタクトホールという）が形成される。
【００７２】
次いで、図５Ｄに示すように、第２絶縁膜５１４と第１絶縁膜５１２との間のエッチング選択比が高いエッチング条件でエッチング工程を行って第１コンタクトホール５１７を通して露出される第２絶縁膜５１４をエッチングする。これによって、ストレージノードコンタクトプラグ５１３が露出されるコンタクトホール５１７Ａ（以下、第２コンタクトホールという）が形成される。この時、第２絶縁膜５１４のエッチングはＣＨＦ３を主エッチング気体とし、補助気体としてＯ２、Ａｒ、ＣＦ４を単独または複数の気体を混合して用いる。
【００７３】
次いで、図示しないが、第２コンタクトホール５１７Ａを含む全体構造の上部の段差に沿ってストレージノードを蒸着した後、その上部に誘電体膜を蒸着する。その後、第２コンタクトホール５１７Ａが埋め込まれるように上部電極を蒸着した後、ＣＭＰ工程を行ってキャパシタを形成する。
【００７４】
［第５の実施形態］
【００７５】
図６Ａ及び図６Ｂは、本発明の好適な実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための一例であって、ＤＲＡＭ素子のキャパシタストレージノードの形成方法を示す断面図である。ここで、図６Ａ及び図６Ｂに示す参照番号のうち、同じ機能をする同一要素には同じ参照番号を付している。
【００７６】
図６Ａに示すように、一連の製造工程を通して所定の半導体構造物層が形成された半導体基板６１０を提供する。この時、半導体構造物層はワードライン、ビットライン、接合領域、セルコンタクトプラグ、酸化膜系の層間絶縁膜及び窒化膜系のエッチング停止膜などを含む。
【００７７】
次いで、前記半導体構造物層を含む全体構造の上部に層間絶縁膜６１１を蒸着する。この時、層間絶縁膜６１１は酸化膜系の物質で形成する。例えば、ＨＤＰ膜、ＢＰＳＧ膜、ＰＳＧ膜、ＴＥＯＳ膜、ＵＳＧ膜、ＦＳＧ膜、ＣＤＯ膜及びＯＳＧ膜の何れか一つを用いた単層膜で形成する。
【００７８】
次いで、ＣＭＰ工程を行って層間絶縁膜６１１を平坦化する。
【００７９】
次いで、層間絶縁膜６１１上に窒化膜系のハードマスク（図示せず）を蒸着する。
【００８０】
次いで、フォトリソグラフィ工程を行ってハードマスクをエッチングした後、エッチングされたハードマスクを用いたエッチング工程を行って層間絶縁膜６１１をエッチングする。これによって、下部導電層、例えばセルコンタクトプラグ（図示せず）が露出されるコンタクトホール（図示せず）が形成される。
【００８１】
次いで、ハードマスクパターンを除去した後に前記コンタクトホールの内部にバリア膜として窒化膜系のスペーサ６１２を蒸着する。
【００８２】
次いで、コンタクトホールが埋め込まれるようにポリシリコン膜またはタングステン層を蒸着した後にＣＭＰ工程またはエッチバック工程を行ってコンタクトホールの内部に孤立しているストレージノードコンタクトプラグ６１３を形成する。
【００８３】
次いで、ストレージノードコンタクトプラグ６１３を含む全体構造の上部に窒化膜６１４を蒸着する。
【００８４】
次いで、窒化膜６１４上にストレージノードパターン用絶縁膜６１５を蒸着する。この時、絶縁膜６１５は層間絶縁膜６１１と同じ物質を用いて単層膜または積層膜で形成する。
次いで、絶縁膜６１５上にハードマスクを蒸着した後、フォトリソグラフィ工程を行ってハードマスクパターン６１６Ａを形成する。
【００８５】
次いで、窒化膜６１４をエッチング停止膜として、ハードマスクパターン６１６Ａを用いたエッチング工程を行って絶縁膜６１５をエッチングする。
【００８６】
次いで、窒化膜６１４をエッチングしてストレージノードコンタクトプラグ６１３が露出されるコンタクトホール６１７Ａが形成される。
【００８７】
次いで、図６Ｂに示すように、露出される層間絶縁膜６１１のみが選択的にリセスされるようにエッチング工程を行う。この時、エッチング工程は高密度プラズマ方式により窒化膜系のスペーサ６１２はエッチングされず、選択的に酸化膜系の層間絶縁膜６１１のみエッチングされるように工程条件を調節して行うことが好ましい。例えば、高密度プラズマエッチング工程は、Ｃ４Ｆ６／Ｃ３Ｆ８／Ｏ２／Ａｒの混合ガスを用いて工程時にポリマが多く生成される条件で行う。この時、Ｃ４Ｆ６／Ｃ３Ｆ８／Ｏ２／Ａｒの混合ガスの割合は２９：１４：２６：４００とすることが好ましい。また、前記Ｃ４Ｆ６／Ｃ３Ｆ８／Ｏ２／Ａｒの混合ガスの比はＡｒが１００％の場合に他のそれぞれのガスの比は、４％乃至１０％にする。プラズマ装置のチャンバの圧力は、１５ｍｔｏｒｒ乃至２０ｍｔｏｒｒ、好ましくは１７ｍｔｏｒｒにし、ソースパワーは１０００Ｗ乃至２０００Ｗ、好ましくは１５００Ｗにし、バイアスパワーは１５００Ｗ乃至２６００Ｗ、好ましくは２１００Ｗにする。これによって、窒化膜１１２１の損失は最小化しつつ層間絶縁膜６１１の一定部位のみを効果的にリセスさせることが可能である。一方、このような高密度プラズマエッチング工程は、図６Ａでコンタクトホール６１７Ａを形成するために適用される高密度プラズマエッチング工程とインシチュー（ｉｎ−ｓｉｔｕ）に行うこともできる。
【００８８】
また、前記エッチング工程はＣ２Ｆ６／Ｏ２の混合ガスを用いた高密度プラズマ方式により行うことができる。この場合、Ｃ２Ｆ６／Ｏ２の混合ガスで、Ｃ２Ｆ６：Ｏ２の比は１００ｓｃｃｍ：１〜４ｓｃｃｍにする。一方、前記高密度プラズマ方式は１ｍｔｏｒｒ乃至１０ｍｔｏｒｒの圧力で３００Ｗ乃至５００Ｗのソースパワーと２００Ｗ乃至４００Ｗのバイアスパワーを供給して行う。
【００８９】
次いで、図示しないが、コンタクトホール６１７Ａを含む全体構造の上部の段差に沿ってストレージノードを蒸着した後、その上部に誘電体膜を蒸着する。その後、コンタクトホール６１７Ａが埋め込まれるように上部電極を蒸着した後にＣＭＰ工程を行ってキャパシタを形成する。
【００９０】
尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して行うことが可能である。
【産業上の利用可能性】
【００９１】
本発明は、半導体素子のキャパシタストレージノードの形成方法に関し、特に、ＤＲＡＭ素子のキャパシタの下部電極であるストレージノードの形成方法に利用可能である。
【図面の簡単な説明】
【００９２】
【図１Ａ】従来の技術に係る半導体素子のキャパシタストレージノードの形成方法を示す断面図である。
【図１Ｂ】従来の技術に係る半導体素子のキャパシタストレージノードの形成方法を示す断面図である。
【図１Ｃ】従来の技術に係る半導体素子のキャパシタストレージノードの形成方法を示す断面図である。
【図２Ａ】本発明の好適な第１の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図２Ｂ】本発明の好適な第１の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図２Ｃ】本発明の好適な第１の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図２Ｄ】本発明の好適な第１の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図２Ｅ】本発明の好適な第１の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図３Ａ】本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図３Ｂ】本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図３Ｃ】本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図を示す。
【図３Ｄ】本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図３Ｅ】本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図３Ｆ】本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図３Ｇ】本発明の好適な第２の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図４Ａ】本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図４Ｂ】本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図４Ｃ】本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図４Ｄ】本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図４Ｅ】本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図４Ｆ】本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図４Ｇ】本発明の好適な第３の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を説明するための工程断面図である。
【図５Ａ】本発明の好適な第４の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を示す図である。
【図５Ｂ】本発明の好適な第４の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を示す図である。
【図５Ｃ】本発明の好適な第４の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を示す図である。
【図５Ｄ】本発明の好適な第４の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を示す図である。
【図６Ａ】本発明の好適な第５の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を示す図である。
【図６Ｂ】本発明の好適な第５の実施形態に係る半導体素子のキャパシタストレージノードの形成方法を示す図である。
【符号の説明】
【００９３】
１０、５１０      半導体基板
１１、５１１      層間絶縁膜
１２、５１２      スペーサ（または、絶縁膜）
１３、５１３      ストレージノードコンタクトプラグ
１４、５１４      窒化膜（または、絶縁膜）
１５、５１５      酸化膜（または、絶縁膜）
１６、５１６      ハードマスク
１６Ａ、５１６Ａ      ハードマスクパターン
１７、１７Ａ、５１７Ａ      コンタクトホール
【図１Ａ】
2006179853.tif 000003
【図１Ｂ】
2006179853.tif 000004
【図１Ｃ】
2006179853.tif 000005
【図２Ａ】
2006179853.tif 000006
【図２Ｂ】
2006179853.tif 000007
【図２Ｃ】
2006179853.tif 000008
【図２Ｄ】
2006179853.tif 000009
【図２Ｅ】
2006179853.tif 000010
【図３Ａ】
2006179853.tif 000011
【図３Ｂ】
2006179853.tif 000012
【図３Ｃ】
2006179853.tif 000013
【図３Ｄ】
2006179853.tif 000014
【図３Ｅ】
2006179853.tif 000015
【図３Ｆ】
2006179853.tif 000016
【図３Ｇ】
2006179853.tif 000017
【図４Ａ】
2006179853.tif 000018
【図４Ｂ】
2006179853.tif 000019
【図４Ｃ】
2006179853.tif 000020
【図４Ｄ】
2006179853.tif 000021
【図４Ｅ】
2006179853.tif 000022
【図４Ｆ】
2006179853.tif 000023
【図４Ｇ】
2006179853.tif 000024
【図５Ａ】
2006179853.tif 000025
【図５Ｂ】
2006179853.tif 000026
【図５Ｃ】
2006179853.tif 000027
【図５Ｄ】
2006179853.tif 000028
【図６Ａ】
2006179853.tif 000029
【図６Ｂ】
2006179853.tif 000030