(57)【要約】【課題】ＲＳＳＩ回路において、そのＲＳＳＩ出力電圧のばらつきを低減させることを実現する。【解決手段】ＲＳＳＩ回路は、入力信号が入力する増幅部と、増幅した信号レベルを検出する検波部と、信号レベルに応じた電圧を生成するＲＳＳＩ電圧生成部と、各々の回路に電流を供給する電流源からなり、電流源は電源に接続された第１のトランジスタと、第１のトランジスタに接続された第２のトランジスタと、第２のトランジスタのゲートに接続され、バンドギャップ電圧が第１の入力端子に入力されるオペアンプと、一端が第２のトランジスタに接続されるとともにオペアンプの他端が接地される抵抗と、から構成される。【選択図】図２
2006287657.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力する増幅部と、増幅部の出力の信号レベルを検出する検波部と、前記検波部に接続され、入力信号の信号レベルに対応する直流電圧を生成する電界強度電圧生成部と、前記増幅部及び検波部に電流を供給する電流源からなり、該電流源は電源に接続された第１の端子を有するトランジスタと、バンドギャップ電圧が第１の入力端子に入力されるとともに出力が前記トランジスタのゲートに接続されるオペアンプと、一端が前記トランジスタの第２の端子に接続されるとともに、前記オペアンプの第２の入力端子に接続され、他端が接地される抵抗とからなることを特徴とする電界強度検出回路。
【請求項２】
前記増幅部は直列接続された増幅器からなり、出力端の増幅器の出力は入力端の増幅器にフィードバックされ、前記検波部は複数段の検波ユニットからなり、各検波ユニットはフィルタと検波器とからなり、前記電界強度電圧生成部は、各検波ユニットの出力が一端に接続され、他端が接地される抵抗からなり、前記電流源は、主として増幅部を駆動する第１の電流源と、主として検波部を駆動する第２の電流源と、からなることを特徴とする請求項１記載の電界強度検出回路。
【請求項３】
前記第１の電流源は、増幅部の近くに配設され、前記第２の電流源は検波部の近くに配設されたレイアウトを有する請求項２記載の電界強度検出回路。
【請求項４】
前記電流源の前記抵抗、前記増幅器のソース抵抗及び負荷抵抗は、向きを合わせ互いに近接して設けられ、前記検波部のソース抵抗、及び電界強度電圧生成部の抵抗は、向きを合わせ互いに近接して配置されたレイアウトを有する請求項１記載の電界強度検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電界強度検出信号のばらつきを低減した電界強度検出回路に関する。
【背景技術】
【０００２】
電界強度検出回路すなわちＲＳＳＩ（Ｒｅｃｅｉｖｅｄ  Ｓｉｇｎａｌ  Ｓｔｒｅｎｇｔｈ  Ｉｎｄｉｃａｔｏｒ）回路は受信信号の電界強度に対応する電圧レベルを検出する。ＲＳＳＩ回路は、無線機例えばラジオ、携帯電話、無線ＬＡＮの受信機に用いられる。
【０００３】
図８に示すＲＳＳＩ回路３は入力信号を増幅する増幅部４と増幅した信号により所定の信号成分を検出する検波部５ａと検波部５ａの信号レベルに応じた電圧を生成し、受信信号の電界強度に応じた電圧レベルを発生するＲＳＳＩ電圧生成部５ｂと各々の回路に電流を供給する電流源１８で構成されている。
【０００４】
入力信号は増幅器６に入力し、加算器７によって帰還信号と合成され、増幅器８とハイパスフィルタ９を介して所定信号成分を検波器１０にて検出する。増幅器８の出力は次段の増幅器１１に加わり、その出力はハイパスフィルタ９を介して所定の信号成分を検出する検波器１０に加えられる。そして増幅器１１の出力信号はそれぞれ増幅器１２，１３，１４を介して出力され、その出力信号はローパスフィルタ１５を介して増幅器１６に入力され、この出力は加算器７によって最初の増幅器６の出力信号に加えられてオフセットがキャンセルされるようにフィードバック動作を行う。検波器１０の出力は1つにまとめられてＲＳＳＩ検出用の抵抗１７に介して接地される。そしてＲＳＳＩ抵抗１７の一端からＲＳＳＩ出力が検出される。前記各回路に電流源１８によって電流が供給される。
【０００５】
図９は従来の電流源回路図である。トランジスタＭＡとゲートが共通接続されたトランジスタＭＢは抵抗Ｒｓを介してトランジスタＭＡの一端と共に接地される。電源ＶＤＤＡにはトランジスタＭＣ及びトランジスタＭＤが接続されトランジスタＭＣ、ＭＤのゲートは共通接続される。トランジスタＭＣとトランジスタＭＡの間にはトランジスタｍａとｍｂが直列に接続され、トランジスタＭＢとトランジスタＭＤの間にはトランジスタｍｃとｍｄが直列接続される。トランジスタＭＣとＭＤのゲートは、トランジスタｍｃとｍｄの間に接続され、トランジスタＭＡとＭＢのゲートは、トランジスタｍａとｍｂの間に接続される。トランジスタＭＡとＭＢ及びＭＣとＭＤはカレントミラー回路を構成する。トランジスタＭＣはトランジスタＭＤのＷ／ＬよりＸ倍の大きさを持ち、トランジスタＭＡのＷ／ＬはトランジスタＭＢのＷ／Ｌと同じ大きさである。そしてこの電流源トランジスタＭＡ、ＭＢ及び抵抗Ｒｓ及びグランドはその電流源のコア部を形成する。この電流源は、トランジスタがカスコード接続されており、出力インピーダンスを上げて、電流源の電流が負荷の変化の影響を受けなくしている。
【０００６】
図９に示した電流源の動作を説明する。トランジスタＭＡのゲートソース間の電圧をＶｇｓＡとしトランジスタＭＢのゲートソース間の電圧をＶｇｓＢとすると以下の式が成立する。
ＶｇｓＡ＝ＶｇｓＢ＋Ｉｏｕｔ・ＲS 
さらにトランジスタＭＣのＷ／ＬはトランジスタＭＤのＷ／Ｌの４倍とするとトランジスタＭＣを流れる参照電流ＩｒｅｆとトランジスタＭＤを流れる出力電流Ｉｏｕｔの間には以下の式が成立する。
Ｉｒｅｆ＝４・Ｉｏｕｔ
トランジスタＭＡを流れる電流Ｉｒｅｆは以下の基本式で表される。
Ｉｒｅｆ＝μＣｏｘＷ（ＶｇｓＡ−ＶｔｈＡ）2／２Ｌ
ここでμはキャリアの移動度、Ｃｏｘは単位面積あたりのゲート容量、Ｗはトランジスタのチャネル幅、Ｌはチャネル長である。したがって、
（２ＬＩｒｅｆ／μＣＷ）1/2＋ＶTHA＝（２ＬＩｏｕｔ／μＣＷ）1/2＋ＶTHB＋Ｉｏｕｔ・Ｒｓ  ・・・（１）
ここで基板バイアス効果を無視し、トランジスタＭＡの閾値電圧ＶTHAはトランジスタＭＢの閾値電圧ＶTHBと等しいと仮定する。したがって、
ＩOUT＝２Ｌ／μＣＷＲｓ2  ・・・（２）
となる。ここで、２Ｌ／μＣＷはプロセスによりばらつきが生じ、１／Ｒｓ2もプロセスによりばらつきが生じる。
【０００７】
さらにコア部にミスマッチがある場合にはオフセット電圧Ｖｏｆｔを生じる。
ＶｇｓＡ＝Ｖｏｆｔ+ＶｇｓＢ+Ｉｏｕｔ・Ｒｓ
Ｖｏｆｔ≪Ｉｏｕｔ・Ｒｓ
であれば、前述と同様に（１）式及び（２）式が成立する。しかしながら図１０に示した従来の電流源ではＶｏｆｔは例えば５ミリボルト程度でありＩｏｕｔ・Ｒｓは３０ミリボルト程度であるのでＶｏｆｔをＩｏｕｔ・Ｒｓより非常に小さくすることは困難であった。
【０００８】
したがってコア部にミスマッチがある場合、オフセット電圧Ｖｏｆｔがコア部に生じ、この大きさによりＶｇｓＡ或いはＶｇｓＢにばらつきが生じてしまう。したがってＩｏｕｔはばらつきが生じてしまう。この電流源におけるＩｏｕｔのばらつきはＲＳＳＩ回路においてＲＳＳＩ抵抗を流れる電流のばらつきになり、RＳＳＩ回路の出力電圧にばらつきが生じてしまう。
【０００９】
図１０は従来のＲＳＳＩ回路３のレイアウトの概念図を示す。同図において符号４０は、回路的に相対比が求められる、第１の部位である電流源１８の抵抗、及び増幅部４のソース抵抗４０１及び負荷抵抗４０２を示している。しかし電流源１８の抵抗と増幅部４の抵抗とでは異なる方向を向いている。ユニット内の抵抗は相関が強いがユニット間の抵抗の相関は弱い。増幅部４のソース抵抗４０１と負荷抵抗４０２が上段と下段で離れている。これらにより回路的に相対比が求められる第１の部位４０において飽和振幅、小信号利得にばらつきが生じる。
【００１０】
次に同図において符号４１は、相対比が求められる第２の部位である電流源１８の抵抗、ＲＳＳＩ電圧生成部５ｂの抵抗４１２、検波部５ａのソース抵抗が各々遠いため、それらの間の相関が弱い。したがってＲＳＳＩ生成部５ｂの抵抗４１２を流れる電流値にばらつきが生じる。
【００１１】
これにより、ＲＳＳＩ回路３の出力電圧にばらつきが生じる。
図１１はＲＳＳＩ回路３における入力電圧Ｖｉｎ[ｄＢｕＥＭＦ]（開放端電圧のデシベル表示）に対するＲＳＳＩ回路３の出力電圧の関係を示す特性図である。Ｖｉｎが４０ｄＢｕＥＭＦ以上の時にＲＳＳＩ回路３の出力電圧にばらつきが生じる。同図はｍａｘ、ｔｙｐ、ｍｉｎは、オフセット電圧が最大（例えば＋ＡＶ）通常（例えば０Ｖ）最小（例えば−ＡＶ）の時の特性図を示す。
【００１２】
特許文献１には、帯域制限フィルタによるレベル損失を補うゲイン固定アンプを設けてＲＳＳＩ出力特性を補正することが記載されている。
特許文献２には、ＲＳＳＩ回路の出力電圧を可変負荷抵抗と２個の定電流回路により調整してＡ／Ｄコンバータの入力レンジに合わせることが記載されている。
【特許文献１】特開平６−３５０４６８号公報
【特許文献２】特開平１０−３３６０６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記従来の技術では、電流源で生成される電流にばらつきが生じるので、ＲＳＳＩ出力電圧もばらつきが発生する。さらに、レイアウト上の原因からもＲＳＳＩ出力電圧にばらつきが生じる。
【００１４】
本発明はＲＳＳＩ回路においてそのＲＳＳＩ出力電圧のばらつきを低減させる構成を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明のＲＳＳＩ回路は、入力信号が入力する増幅部と、増幅部の出力の信号成分を検出する検波部と、検波部に接続され、入力信号の信号レベルを検出するＲＳＳＩ電圧生成部と、増幅部及び検波部に電流を供給する電流源からなる。この電流源は、電源に接続された第１の端子を有するトランジスタと、バンドギャップ電圧が第１の入力端子に入力されると共に出力がトランジスタのゲートに接続されるオペアンプと、一端がトランジスタの第２の端子に接続されるとともに、オペアンプの第２の入力端子に接続され、他端が接地される抵抗とからなる。この電流源によりＲＳＳＩ回路の増幅部、検波部を制御する。これにより、電流源にオフセット電圧Ｖｏｆｔが生じても、ＲＳＳＩ回路の発生電圧にばらつきが生じない。
【００１６】
また、本発明のＲＳＳＩ回路の増幅部は、直列接続された増幅器からなり、出力端の増幅器の出力は入力端の増幅器にフィードバックされ、検波部は複数段の検波ユニットからなり、各検波ユニットはフィルタと検波器とからなり、ＲＳＳＩ電圧生成部は、各検波ユニットの出力が一端に接続され、他端が接地される抵抗からなり、電流源は、主として増幅部を駆動する第１の電流源と、主として検波部を駆動する第２の電流源からなる。
【００１７】
さらに本発明のＲＳＳＩ電圧生成部の第１の電流源は、増幅部の近くに配設され、第２の電流源は検波部の近くに配設されたレイアウトを有する。これにより、ＲＳＳＩ回路の発生電圧にばらつきが生じない。
【００１８】
また、本発明のＲＳＳＩ回路の電流源の抵抗、増幅器のソース抵抗及び負荷抵抗は、向きを合わせ互いに近接して設けられ、検波部のソース抵抗、及び電界強度電圧生成部の抵抗は、向きを合わせ互いに近接して配置されたレイアウトを有する。これにより、ＲＳＳＩ回路の発生電圧のばらつきはさらに抑制される。
【発明の効果】
【００１９】
本発明によれば、電流源において、オフセット電圧によって生じる出力電流のばらつきを低減し、レイアウトにおいて、各種抵抗の配置を改善することにより、ＲＳＳＩ出力電圧のばらつきを抑制したＲＳＳＩ回路を提供できる。
【発明を実施するための最良の形態】
【００２０】
図１は本発明のＲＳＳＩ回路１を示す。ＲＳＳＩ回路１は入力信号を増幅する増幅部４と増幅した信号により所定の信号成分を検出する検波部５ａと検波部５ａの信号レベルに応じた電圧を生成し、受信信号の電界強度に応じた電圧レベルを発生するＲＳＳＩ電圧生成部５ｂと各々の回路に電流を供給する電流源１８，１９で構成されている。
【００２１】
入力信号は増幅器６に入力し、加算器７によって帰還信号と合成され、増幅器８とハイパスフィルタ９を介してその所定信号成分が検波器１０にて検出される。増幅器８の出力は次段の増幅器１１に加わり、その出力はハイパスフィルタ９を介してその所定信号成分が検波器１０に加えられる。そして増幅器１１の出力信号はそれぞれ増幅器１２，１３，１４を介して出力され、その出力信号はローパスフィルタ１５を介して増幅器１６に入力され、この出力は加算器７によって最初の増幅器６の出力信号に加えられてオフセットがキャンセルされるようにフィードバック動作を行う。この増幅部４がリミッタ動作を行う。検波部５ａの出力は1つにまとめられてＲＳＳＩ検出用の抵抗１７を介して接地される。そしてＲＳＳＩ抵抗１７の一端からＲＳＳＩ出力が検出される。電流源１８から、カレントミラー動作により主として増幅部４に電流が供給される。電流源１９によってカレントミラー動作により主として検波部５ａに電流が供給される。
【００２２】
図２は本発明にかかる電流源の実施例を示す。電源ＶＤＤＡに接続されたトランジスタ２０と、これに直接に接続されたトランジスタ２１と、これに直列に接続され、他端が接地する抵抗Ｒｓ´２２、及びトランジスタ２１のゲートに接続されたオペアンプ２３からなる。オペアンプ２３の非反転入力端子には、周知のバンドギャップレジスタ（不図示）からの電圧ＶBGRが入力されている。オペアンプ２３の反転入力端子は、トランジスタ２１とソース抵抗Ｒｓ２２の間に接続される。
【００２３】
この電流源回路の基本動作を説明する。オペアンプ２３にオフセット電圧Ｖｏｆｔがなく、オペアンプ２３の非反転入力端子と反転入力端子の電圧が等しくなるように抑制されるとすると、抵抗Ｒｓ´のトランジスタ２１のソースとの接続点はＶBGRとなる。したがって電源ＶＤＤＡとグランド間を流れる電流Ｉｏｕｔは以下の式で示される
ＩOUT＝ＶBGR／Ｒｓ
ところで、オペアンプ２３とトランジスタ２１から構成されるループは、負帰還制御されるので、Ｉｏｕｔの変動が抑えられる。例えば、Ｉｏｕｔが増えれば、Ｒｓ´２２の電圧降下が上がり、Ｒｓ´２２の電圧が上昇しようとする。しかし、Ｒｓ´２２の端子電圧は、オペアンプ２３の作用によりＶBGRに抑えられる。また、Ｉｏｕｔが減少すればＲｓ´２２の電圧降下が下がり、Ｒｓ´２２の電圧が下降しようとする。しかし、Ｒｓ´２２の端子電圧は、オペアンプ２３の作用により、ＶBGRに抑えられる。結果として、Ｉｏｕｔの変動は抑えられる。
【００２４】
ここでオペアンプ２３にオフセット電圧Ｖｏｆｔがある場合は、ＩOUTは、
ＩOUT＝（ＶBGR＋Ｖｏｆｔ）／Ｒｓ´
となり、Ｖoft≪ＶBGRならば、オペアンプ２３のオフセット電圧Ｖoftを無視することができるので、
ＩOUT＝ＶBGR／Ｒｓ´
となる。
【００２５】
ところで、オフセット電圧Ｖoftは５ミリボルト程度であり、ＶBGRは１．２ボルト程度であるので、オフセット電圧Ｖoftを無視することが可能となる。これに対して従来はＩｏｕｔ・ＲSは３０ミリボルト程度であったので、オフセット電圧Ｖoftの５ミリボルトを無視することができない。したがってオペアンプ２３のオフセット電圧の影響を受けない電流Ｉｏｕｔを電流源から取り出すことができる。
【００２６】
図３は増幅部４を構成する回路を示す。増幅器は差動入力が加えられるＰＭＯＳトランジスタ３０，３１とからなり、トランジスタ３０のソースは定電流源３２を介して電源ＶＤＤＡに接続され、トランジスタ３１のソースも、定電流源３３を介して電源ＶＤＤＡに接続される。この電流源３２、３３の電流は、本発明の図２に示した電流源によって生成された電流からカレントミラー動作によって作られる。また、トランジスタ３０，３１のソースは、ソース抵抗３４を介して接続され、トランジスタ３０のドレインは負荷抵抗３５を介してグランドに接地されると共に、トランジスタ３１のドレインも負荷抵抗３６を介してグランドに接地される。トランジスタ３０，３１のそれぞれのドレインからは差動出力Ｖｏｕｔｎと、Ｖｏｕｔｐが出力される。
【００２７】
増幅部４はリミッタの動作上、小信号動作性能及び大信号動作性能が要求される。小信号時には線形動作を行い、図４に示すように入力信号はそのまま増幅されて出力される。この増幅器のＧａｉｎは以下の式で表される。ここで、ＲＬは抵抗３５，３６を示し、Ｒｓは抵抗３４を示す。
Ｇａｉｎ＝2ｇｍＲL／（２＋ｇｍＲｓ）
ここでｇｍ（相互コンダクタンス）は以下の式で表される。
ｇｍ＝（２μＣＷＩｓｓ／Ｌ）1/2
ここにμＣＷ／Ｌはプロセスばらつきがあるものであり、Ｉｓｓは定電流源のばらつきによって変動するものである。したがってＧａｉｎはｇｍが十分大きければ、
Ｇａｉｎ＝２ＲL／Ｒｓ
となる。これにより電流Ｉｓｓにばらつきがあってもｇｍが十分大きい場合にはＲＬ、Ｒｓの相対比を確実に取ればＩｓｓの影響はＲＳＳＩ信号に生じない。後述するように本発明では、ＲＬとＲｓの相対比が確実に取れるようなレイアウトを提供する。しかし、ｇｍが十分大きくない場合にはＩｓｓ信号のばらつきがあれば、ｇｍが変化し、増幅部４のゲインが変動し、その出力信号が変動する。ところが、本発明によれば、オフセット電圧Ｖoftをバンドギャップ電圧ＶBGRより十分に小さくできるので、オフセット電圧によるＩOUTのばらつきはなくなる。したがって本発明によればオフセット電圧によるＩｓｓのばらつきはなくなる。したがって、Ｇａｉｎの変動はなく、増幅器の出力信号は変動を抑えることができる。
【００２８】
一方、大信号時には非線形動作を行い、図５に示すように入力信号は飽和し、出力波形がクリップするため、飽和出力振幅のばらつきとなる。すなわち、
ＧＮＤＡ≦ＶOUTP,OUTN≦ＩSS・ＲL−ＧＮＤＡ
この式によりＩSS・ＲLが一定でないと飽和出力振幅のばらつきが見えてくる可能性があるが、本発明では、電源回路の定電流ＩOUTが、オフセット電圧Ｖoftの影響を受けたばらつきを生じることがないので、増幅器に流れる電流Ｉｓｓには、ばらつきは生じなくなる。さらに、上記の式に示すようにゲインＧａｉｎはＲＳＳＩ回路の抵抗ＲＬとＲｓの抵抗比により決まり、同一チップ上の抵抗の相対誤差は小さくできるので、ゲインＧａｉｎのばらつきが小さくなり、その結果電流Ｉｓｓのばらつきも小さくなる。したがって同様に増幅器の出力信号の変動を抑えることができる。増幅器の出力信号の変動が抑えられれば、ＲＳＳＩ回路の出力電圧のばらつきも抑制できる。
【００２９】
図６は本発明におけるＲＳＳＩ回路３のレイアウト図を示す。回路的に相対比が求められる第１の部位６０においては、増幅部４において増幅器のソース抵抗Ｒｓ６０１と負荷抵抗ＲＬ６０２が１つの領域にまとめられ、抵抗の向きを合わせて近づけて、配置されている。これにより、前述したソース抵抗Ｒｓ６０１と負荷抵抗ＲＬ６０２の相対比を確実にとれる。それぞれの抵抗Ｒｓ６０１，ＲＬ６０２にばらつきがあっても両者の比はばらつかないので、Ｇａｉｎが変化することは抑えられる。回路的に相対比が求められる第２の部位６１においては、検波部５ａのソース抵抗６１１、ＲＳＳＩ抵抗、電流源の抵抗が、それぞれ抵抗の向きを合わせ、可能な限り近づけて配置されている。よって検波部５ａにおいても上述と同様に抵抗の相対比が確実にとられる。これにより、抵抗ＲＬとＲｓの相対誤差を小さくでき、ゲインＧａｉｎのばらつきを小さくできる。さらに、増幅部４に電流を供給する電流源１８は増幅部４の近くに配設され、検波部５ａに電流を供給する電流源１９は、検波部５ａの近くに配設される。これによってＲＳＳＩ生成部５ｂからの出力電圧のばらつきが抑えられる。
【００３０】
図７は本発明のＲＳＳＩ回路３における電流源がオフセット電圧に影響を受けた場合を示したもので、入力信号Ｖｉｎが増加しても、ＲＳＳＩ信号の変化は最小の場合、すなわちｍｉｎ、一般的な場合、すなわち、ｔｙｐ、及び最大な場合、すなわち、ｍａｘとも同じになり、電流源にオフセットがあったとしても、その影響がＲＳＳＩ出力に生じないことを示す。
【図面の簡単な説明】
【００３１】
【図１】本発明に係るＲＳＳＩ回路の構成回路図である。
【図２】本発明に係る電流源の実施例を示す回路図である。
【図３】本発明に係るＲＳＳＩ回路の増幅部に関する構成回路図である。
【図４】小信号入力時の出力波形を示す図である。
【図５】大信号入力時の出力波形を示す図である。
【図６】本発明に係るＲＳＳＩ回路のレイアウト図である。
【図７】本発明に係る入力信号対ＲＳＳＩ信号の関係を示す図である。
【図８】従来技術のＲＳＳＩ回路の構成図である。
【図９】従来技術に係る電流源の実施例を示す回路図である。
【図１０】従来技術に係るＲＳＳＩ回路のレイアウト図である。
【図１１】従来技術に係る入力信号対ＲＳＳＩ信号の関係を示す図である。
【符号の説明】
【００３２】
１  本発明のＲＳＳＩ回路
３  従来のＲＳＳＩ回路
４  増幅部
５ａ  検波部
５ｂ  ＲＳＳＩ電圧生成部
６，８，１１，１２，１３，１４，１６  増幅器
７  加算器
９  ハイパスフィルタ
１０  検波器
１５  ローパスフィルタ
１７  抵抗
２０，２１  トランジスタ
２２  抵抗
２３  オペアンプ
３０，３１  トランジスタ
３２，３３  定電流源
３４，３５，３６  抵抗
４０  電流源の抵抗及び増幅部のソース抵抗及び負荷抵抗
４１  検波部のソース抵抗及びＲＳＳＩ電圧生成抵抗
６０  電流源の抵抗及び増幅部のソース抵抗及び負荷抵抗
６１  検波部ソース抵抗及びＲＳＳＩ電圧生成抵抗及び電流源の抵抗
【図１】
2006287657.tif 000003
【図２】
2006287657.tif 000004
【図３】
2006287657.tif 000005
【図４】
2006287657.tif 000006
【図５】
2006287657.tif 000007
【図７】
2006287657.tif 000008
【図８】
2006287657.tif 000009
【図９】
2006287657.tif 000010
【図１１】
2006287657.tif 000011
【図６】
2006287657.tif 000012
【図１０】
2006287657.tif 000013