(57)【要約】【課題】  半導体ウェハのダイシングの加工幅を小さくする。【解決手段】  以下の工程により半導体装置１００を製造する。ステップ１０５：配線層１０３を設ける工程、ステップ１０１：シリコンウェハ１０１の素子形成面側の配線層１０３上に保護膜１０５を設ける工程、ステップ１０２：保護膜１０５にレーザ光を照射し、保護膜１０５から配線層１０３を貫通してシリコンウェハ１０１の内部に到達する溝部１０７を設ける工程、ステップ１０３：溝部１０７を設ける工程の後、溝部１０７の底部から、シリコンウェハ１０１を深さ方向に選択的に除去する工程、およびステップ１０４：シリコンウェハ１０１を深さ方向に選択的に除去する工程の後、溝部１０７が設けられた箇所においてシリコンウェハ１０１を分離して、シリコンウェハ１０１を個片化する工程。【選択図】  図１
2006253402.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の素子形成面の上部に配線層を設ける工程と、
前記配線層の上部に保護膜を設ける工程と、
前記保護膜にレーザ光を照射し、前記保護膜から前記配線層を貫通して前記半導体基板の内部に到達する溝部を設ける工程と、
溝部を設ける前記工程の後、前記溝部の底部から、前記半導体基板を深さ方向に選択的に除去する工程と、
半導体基板を深さ方向に選択的に除去する前記工程の後、前記溝部が設けられた箇所において前記半導体基板を分離して、前記半導体基板を個片化する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
半導体基板を深さ方向に選択的に除去する前記工程が、エッチングにより前記半導体基板を除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
半導体基板を個片化する前記工程が、前記半導体基板を裏面から薄化する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１または２に記載の半導体装置の製造方法において、
半導体基板を個片化する前記工程が、前記溝部の底部から、エッチングにより前記半導体基板を深さ方向にさらに除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置の製造方法において、
配線層を設ける前記工程が、前記レーザ光が照射される領域において、前記配線層中に配線を設ける工程を含み、
溝部を設ける前記工程が、前記保護膜から前記配線層を貫通して前記半導体基板の内部にわたる前記溝部を設けるとともに、前記配線を切断する工程であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、
配線層を設ける前記工程の後、保護膜を設ける前記工程の前に、前記配線層中の配線に接続される電極パッドと、前記電極パッドに接続される導電性のバンプとを設ける工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、
配線層を設ける前記工程の後、保護膜を設ける前記工程の前に、前記配線層中の配線に接続される電極パッドと、前記電極パッドに接続される金属層を設ける工程をさらに含み、
保護膜を設ける前記工程が、前記金属層の上部に前記保護膜を形成するとともに前記電極パッドの上部を前記保護膜の開口部とする工程を含み、
保護膜を設ける前記工程の後、溝部を設ける前記工程の前に、前記開口部から露出した前記金属層を基点として、前記開口部の内部を埋めるように金属膜を成長させる工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置の製造方法において、
半導体基板を深さ方向に選択的に除去する前記工程の後、前記保護膜を除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記保護膜が、水溶性の樹脂を含む膜であって、
保護膜を除去する前記工程が、前記素子形成面を水洗することにより前記保護膜を除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項８に記載の半導体装置の製造方法において、
前記保護膜が、有機溶媒溶解性の樹脂を含む膜であって、
保護膜を除去する前記工程が、前記素子形成面を有機溶媒で洗浄することにより前記保護膜を除去する工程を含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１乃至１０いずれかに記載の半導体装置の製造方法において、前記保護膜が非金属材料により構成されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にウェハ上に複数形成された半導体装置を個々の装置に分離する方法に関する。
【背景技術】
【０００２】
従来、ウェハ上に複数形成された半導体装置を個々の装置に分離する方法として、ダイシングやエッチングが用いられている。この種の技術が、特許文献１および特許文献２に記載されている。
【０００３】
特許文献１に記載の方法では、まず、回路が形成されたウェハの表面側からダイシングラインをエッチングすることによりハーフカットを形成する。ウェハの表面側にバックグラインドテープを貼着すると共にウェハの裏面をハーフカットと連通しないよう残部を残し所定の厚さだけ機械的に研磨する。そして、ウェハの裏面側からエッチングまたは化学的機械的研磨（ＣＭＰ）を施すことによりウェハを個々の半導体装置に分離する。同文献記載の方法によれば、バックグラインドにより生じたウェハのクラックを効率的に除去し実装後の信頼性を向上させることができるとされている。
【０００４】
また、特許文献２に記載の方法では、分割されるべき各素子形成領域が画定されている側の面に保護フィルムが貼着された保護フィルム付半導体基板を治具に固定保持し、この保護フィルム付半導体基板の露出している側の全面に金属層を形成した後、レーザにより、金属層の、各素子形成領域を区分けする境界部分に対応する部分を除去し、さらに、プラズマエッチング等により、金属層の除去された部分に沿って半導体基板を各半導体装置に分割する。同文献に記載の方法によれば、薄化された半導体基板の取扱いを容易に行えるようにすると共に、その半導体基板のダイシングを短時間で行えるようにすることができるとされている。
【０００５】
【特許文献１】特開２００３−１７９００５号公報
【特許文献２】特開２００４−５５６８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上記特許文献１および特許文献２に記載の方法について本発明者が検討したところ、以下の点で改善の余地があった。
【０００７】
まず、特許文献１では、ウェハの素子形成面からエッチングによりシリコンを除去するため、ウェハ上の素子形成面（回路面）で、ダイシングで取り除かれる領域に酸化膜や配線等が設けられている場合、これらのシリコン以外の材料をウェハのエッチングとともに取り除く工程が煩雑であった。また、たとえば、配線により複数の半導体装置間を接続することが求められる場合、ダイシング時にも切断領域に配線が残されていることとなる。この場合、ダイシングによりウェハを複数の半導体チップに分離する際に、残存している配線を確実に切断することおよび切断された配線によるショート等がチップに生じないようにすることが求められる。ところが、ダイシング領域にシリコン酸化膜や配線が存在している場合、シリコン酸化膜や配線をウェハのエッチングとともに除去することが困難であった。
【０００８】
また、特許文献２においても、シリコンウエハの裏面に金属層を形成し、裏面からレーザによるトリミングを行った後、ドライエッチングによりシリコンウェハを個々のチップ単位に分割している。シリコンウェハの裏面に形成された金属層をレーザでトリミングしているものの、シリコンウェハの素子形成面近傍のシリコン酸化膜や配線のエッチングは、依然としてプラズマエッチングで行われているので、特許文献１において存在する「ダイシング領域にシリコン酸化膜や配線が存在している場合、シリコン酸化膜や配線をウェハのエッチングとともに除去することが困難である」という問題点は解消されていない。
【課題を解決するための手段】
【０００９】
本発明によれば、
半導体基板の素子形成面の上部に配線層を設ける工程と、
前記配線層の上部に保護膜を設ける工程と、
前記保護膜にレーザ光を照射し、前記保護膜から前記配線層を貫通して前記半導体基板の内部に到達する溝部を設ける工程と、
溝部を設ける前記工程の後、前記溝部の底部から、前記半導体基板を深さ方向に選択的に除去する工程と、
半導体基板を深さ方向に選択的に除去する前記工程の後、前記溝部が設けられた箇所において前記半導体基板を分離して、前記半導体基板を個片化する工程と、
を含むことを特徴とする半導体装置の製造方法が提供される。
【００１０】
この製造方法によれば、素子形成面の上部に保護膜を設け、保護膜にレーザ光を照射して溝部を設ける。このため、所定の位置に溝部を安定的に設けることができる。また、保護膜にレーザ光を照射することにより、半導体基板の表面を保護した状態でダイシングを行うことができる。また、半導体基板と保護膜との間に介在層が存在する場合にも、レーザ光を照射して半導体基板の内部にわたる溝部を設けることにより、介在層を貫通する溝部を簡便で確実に設けることができる。また、溝部をレーザ光の照射により行うため、ダイシングソーを用いた従来のダイシングに比べて、溝部の幅を小さくすることができる。また、レーザ光を照射して半導体基板の内部にわたる溝部を設けた後、半導体基板を深さ方向に選択的に除去するため、溝部の幅を小さく保ちつつ、溝部を設ける際の速度を向上させることができる。
【００１１】
このように、本発明の製造方法によれば、半導体基板の素子形成面を保護しつつ、ダイシング時の加工幅を小さくすることができる。よって、一枚の半導体基板に設けられる素子形成領域の集積度を高めるとともに、半導体基板を素子形成領域の周囲でダイシングして半導体装置を得る際の歩留まりを向上させることができる。
【００１２】
なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。
【００１３】
たとえば、本発明によれば、以上の半導体装置の製造方法により得られる半導体装置が提供される。
【発明の効果】
【００１４】
以上説明したように本発明によれば、素子形成面の上部に保護膜を設け、保護膜にレーザ光を照射し、保護膜から半導体基板の内部にわたる溝部を設けた後、溝部の底部から、半導体基板を深さ方向に選択的に除去し、溝部が設けられた箇所において半導体基板を分離して、半導体基板を個片化することにより、半導体ウェハのダイシングの加工幅を小さくすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、以下の説明において共通する説明を適宜省略する。また、以下の実施形態において、シリコンウェハやシリコン基板の素子形成面の側を上または表とし、素子形成面の反対側の面（裏面）を下または裏とする。
【００１６】
（第一の実施形態）
図１（ａ）〜図１（ｃ）、図２（ａ）および図２（ｂ）は、本実施形態の半導体装置の製造工程を示す断面図である。また、図３は、図１（ａ）の前段階の半導体ウェハの構成を示す平面図である。また、図４は、図３、図１（ａ）〜図１（ｃ）、図２（ａ）および図２（ｂ）の手順で得られる半導体装置の構成を示す断面図である。図４は、図３のＡ−Ａ’断面図に対応する。
【００１７】
まず、図３および図４を参照して、本実施形態の半導体装置の構成を説明する。図３および図４に示した半導体装置１００は、シリコンウェハ１０１がダイシング線１２０でダイシングされて分割されてなり、シリコンウェハ１０１上に配線層１０３が設けられた構成である。配線層１０３は、絶縁膜（不図示）と、絶縁膜中に埋設された導電材料（不図示）からなる配線とを有する。配線は、たとえば銅等の金属とすることができる。また、配線層１０３は、配線層と層間絶縁膜とが積層された多層構造とすることができる。
【００１８】
なお、半導体装置１００の側面、すなわちダイシング面１１１は、以下に説明する製造方法に特有の断面形状となっているが、これについては、半導体装置１００の製造方法を説明した後、図５および図６を参照して説明する。
【００１９】
次に、図１（ａ）〜図１（ｃ）、図２（ａ）、図２（ｂ）および図３を参照して半導体装置１００の製造方法を説明する。
半導体装置１００は、以下の工程により得られる。
ステップ１０５：半導体基板（シリコンウェハ１０１）の素子形成面の上部に配線層１０３を設ける工程、
ステップ１０１：配線層１０３の上部に保護膜１０５を設ける工程、
ステップ１０２：保護膜１０５にレーザ光を照射し、保護膜１０５から配線層１０３を貫通し、シリコンウェハ１０１の内部に到達する溝部１０７を設ける工程、
ステップ１０３：溝部１０７を設ける工程の後、溝部１０７の底部から、シリコンウェハ１０１を深さ方向に選択的に除去する工程、および
ステップ１０４：シリコンウェハ１０１を深さ方向に選択的に除去する工程の後、溝部１０７が設けられた箇所においてシリコンウェハ１０１を分離して、シリコンウェハ１０１を個片化する工程。
ステップ１０２においては、シリコンウェハ１０１に、素子形成面の側すなわち保護膜１０５の形成面の側からレーザ光を照射する。
ステップ１０３のシリコンウェハ１０１を深さ方向に選択的に除去する工程は、エッチングによりシリコンウェハ１０１を除去する工程を含む。
ステップ１０４のシリコンウェハ１０１を個片化する前記工程は、シリコンウェハ１０１を裏面から薄化する工程を含む。
ステップ１０５の配線層を設ける工程は、レーザ光が照射される領域において、配線層１０３中に配線を設ける工程を含む。このとき、ステップ１０２の溝部を設ける工程は、保護膜１０５から配線層１０３を経由してシリコンウェハ１０１の内部にわたる溝部１０７を設けるとともに、配線を切断する工程である。
保護膜１０５は、非金属材料により構成される。
本実施形態の製造方法は、ステップ１０３のシリコンウェハ１０１を深さ方向に選択的に除去する工程の後、保護膜１０５を除去する工程（ステップ１０６）を含む。本実施形態では、ステップ１０４の個片化工程の前に保護膜１０５を除去する。
保護膜１０５が水溶性の樹脂を含む膜であって、ステップ１０６の保護膜１０５を除去する工程が、素子形成面を水洗することにより保護膜１０５を除去する工程を含むことができる。
また、保護膜１０５が有機溶媒溶解性の樹脂を含む膜であって、ステップ１０６の保護膜１０５を除去する工程が、素子形成面を有機溶媒で洗浄することにより保護膜１０５を除去する工程を含んでもよい。
【００２０】
以下、各製造工程をさらに詳細に説明する。
まず、図３に示したように、シリコンウェハ１０１の素子形成面に所定の素子、拡散層、配線層１０３を有するＬＳＩを形成する。加工前のシリコンウェハ１０１の厚さに特に制限はないが、たとえば５００〜８００μｍ程度とする。そして、ＬＳＩを形成したシリコンウェハ１０１の素子形成面の全面に保護膜１０５を設ける（図１（ａ））。保護膜１０５は、ＬＳＩのパッド汚染防止膜として機能する。
【００２１】
つづいて、保護膜１０５が設けられたシリコンウェハ１０１の素子形成面のダイシング線１２０（図３）上にレーザ光を照射して、溝部１０７を形成し、溝部１０７の形成領域のシリコンウェハ１０１、配線層１０３および保護膜１０５を取り除く。この溝部１０７は、保護膜１０５および配線層１０３を貫通するとともに、シリコンウェハ１０１の内部にわたる。
【００２２】
次に、溝部１０７の底部から、シリコンウェハ１０１を深さ方向にさらに除去する（図１（ｃ））。このとき、溝部１０７におけるシリコンウェハ１０１の露出部から、ドライエッチングを用いてシリコンウェハ１０１を深さ方向に異方性エッチングする。
【００２３】
そして、保護膜を除去した後（図２（ａ））、シリコンウェハ１０１の素子形成面全面に粘着テープ１０９を貼付する。粘着テープ１０９としては、たとえば既知のダイシングテープを用いる。つづいて、機械的研磨等を用いてシリコンウェハ１０１を裏面から研削して薄化する（図２（ｂ））。研削工程による薄化後のシリコンウェハ１０１の厚さは、たとえば数１０〜１００μｍ程度の厚さである。薄化により、溝部１０７がシリコンウェハ１０１を貫通する。その後、粘着テープ１０９を除去することにより、シリコンウェハ１０１が個片化されて、複数の半導体装置１００が得られる。
【００２４】
保護膜１０５は、ステップ１０２におけるレーザ光照射およびステップ１０３におけるエッチングにおいて、配線層１０３の上面を保護できる材料であればよく、また、ステップ１０６において、比較的容易に除去可能であって、除去時に配線層１０３やシリコンウェハ１０１を汚染しない材料とすることが好ましい。
【００２５】
具体的には、保護膜１０５の材料を非金属材料とすることができる。こうすれば、保護膜を除去する際に、酸やアルカリを剥離液として用いる必要がなく、シリコンウエハや配線層を汚染したりこれらの損傷を与えることを抑制できる。非金属材料としては、たとえば有機樹脂材料等の樹脂材料が挙げられる。
【００２６】
樹脂材料としては、たとえば、ＰＶＡ（ポリビニルアルコール）等の水溶性樹脂；
ノボラック樹脂、アクリル樹脂等の有機溶媒溶解性（有機溶媒系）の樹脂；および
所定の温度以上の温度、たとえば６０℃以上の温度で昇華または気化する昇華性の樹脂材料等が挙げられる。これらのうち、昇華性の樹脂材料として、具体的には、日本曹達株式会社製染料ＰＳＤシリーズ等が挙げられる。
【００２７】
また、ステップ１０１において、保護膜１０５の塗布方法は、保護膜１０５の材料に応じて選択することができ、たとえば、スピンコート、カーテンコート、ディップ、およびスプレー等が挙げられる。
【００２８】
保護膜１０５の厚さは、保護膜１０５の材料に応じて、ステップ１０３のドライエッチング時のシリコンウェハ１０１材料すなわちシリコンとのエッチング選択比に応じて選択される。
【００２９】
たとえば、上述した材料のうち、ＰＶＡを用いる場合には、保護膜１０５の膜厚をたとえば３μｍ以上とすることができる。こうすることにより、ステップ１０３におけるシリコンウェハ１０１の異方性エッチング時に配線層１０３を確実に保護することができる。また、保護膜１０５の膜厚は、たとえば５０μｍ以下とすることができる。こうすることにより、ステップ１０６において保護膜１０５を除去する際に、さらに容易に除去することができる。
【００３０】
また、上述した材料のうち、有機溶媒溶解性の樹脂を用いる場合、保護膜１０５の膜厚をたとえば３μｍ以上とすることができる。こうすることにより、ステップ１０３におけるシリコンウェハ１０１の異方性エッチング時に配線層１０３を確実に保護することができる。また、保護膜１０５の膜厚は、たとえば１０μｍ以下とすることができる。こうすることにより、ステップ１０６において保護膜１０５を除去する際に、さらに容易に除去することができる。
【００３１】
ステップ１０２において、レーザ加工に用いられるレーザ光としては、たとえばＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザのＳＨＧ（第二高周波）またはＴＨＧ（第三高周波）を用いる。また、ＡｒＦエキシマレーザ等のエキシマレーザを用いてもよい。
【００３２】
ステップ１０３のシリコンウェハ１０１のドライエッチングにおいては、たとえば、ボッシュ法、Ｂを添加したエッチングガスによるドライエッチング、クライオプロセス等を用いることができる。なお、ボッシュ法は、ＣＦ系照射による保護膜生成とＦ系ガスを用いたシリコンウェハのエッチングとの繰り返しによる異方性エッチングである。さらに具体的には、ＳＦ6とＯ2の同時照射とＣ4Ｆ8の照射とを交互に行い、エッチングを行う。また、クライオプロセスは、シリコンウェハ１０１をたとえば−５０℃以下の温度に冷却した状態で、ＳＦ6ガス等のエッチングガスを用いてエッチングする方法である。半導体装置１００のダイシング面１１１の形状は、図５および図６を参照して後述するように、これらのエッチング方法の違いにより特徴的な形状となる。
【００３３】
ステップ１０６における保護膜１０５の除去方法は、保護膜１０５の材料に応じて選択される。たとえば、保護膜１０５の材料を水溶性樹脂とした場合、シリコンウェハ１０１の素子形成面の水洗により保護膜１０５を除去することができる。また、保護膜１０５の材料を有機溶媒溶解性材料を用いた場合、保護膜１０５を溶解させる溶媒を用いて、シリコンウェハ１０１の素子形成面を洗浄することができる。また、保護膜１０５の材料が昇華性の材料である場合、シリコンウェハ１０１を所定の温度以上、たとえば６０℃以上に加熱して昇華させる方法を用いることができる。また、保護膜１０５の材料に応じて、酸素プラズマ照射による除去（アッシング）または粘着テープによる引き剥がし等の方法を用いることもできる。
【００３４】
上述した保護膜１０５の除去方法のうち、水や有機溶媒等の溶媒による洗浄以外の方法を用いる場合には、その後、さらに溶媒による洗浄を行ってもよい。こうすれば、ステップ１０１のレーザ加工時に保護膜１０５上に付着した汚染物をより一層確実に除去することができるため、配線層１０３およびシリコンウェハ１０１の汚染をさらに確実に抑制することができる。
【００３５】
次に、以上の製造方法で得られる半導体装置１００の構成について説明する。半導体装置１００は、以上の製造方法により得られるため、製造過程を反映した断面形状を有する。ここでは、図５および図６を参照して、ステップ１０３のシリコンウェハ１０１のドライエッチングにボッシュ法を用いた場合を例に、半導体装置１００の断面形状について説明する。ボッシュ法を用いた場合、半導体装置１００のダイシング面１１１の形状は、配線層１０３における凹凸と、配線層１０３との界面近傍におけるシリコンウェハ１０１のサイドエッチングによる後退部と、ボッシュ法により形成されたシリコンウェハ１０１の周期的な凹凸形状とが組み合わされた構成である。シリコンウェハ１０１には、ダイシングソーで切断した場合に出現するささくれ状の突起部やクラックが生じない。
【００３６】
図５は、半導体装置１００のコーナー部の形状を拡大して示す鳥瞰図である。図５では、二つのダイシング面１１１が交わるコーナー部分における半導体装置１００の形状を示している。なお、図５では、シリコンウェハ１０１上の配線層１０３を不図示としている。図５に示したように、ボッシュ法を用いた場合、ダイシング面１１１に、シリコンウェハ１０１の主面の方向に沿って、２〜１０μｍ程度の大きさ（ピッチ）の周期的な凹凸面１１９が形成される。また、図６を参照して以下に説明するように、凹凸面１１９を構成する凹面内に、さらに細かいピッチの複数の凹面が形成される。
【００３７】
図６は、図４の半導体装置１００のダイシング面１１１の配線層１０３の近傍を拡大して示した断面図である。図６において、配線層１０３は、配線層と層間絶縁膜とが積層された多層構造となっている。図６のダイシング面１１１のうち、配線層１０３の側面部分は、ステップ１０２においてレーザにより切断されて形成される。このため、配線層１０３が異なる材料が積層された構成の場合、レーザ光照射においてダイシング面１１１が加熱されて、配線層１０３を構成する各層の材料の融点を反映したパルス形状の凹凸面１１５がダイシング面１１１に出現する。
【００３８】
凹凸面１１５は、配線層１０３の各層の加熱に対する耐久性を反映した形状となる。凹凸面１１５は、構成材料の融点に応じて、ダイシング面１１１端部から面内方向に向かう後退部の後退量が異なるために生じるものと推察される。たとえば、シリコン酸化膜、低誘電率層間絶縁膜、およびエッチングストッパ膜として機能する窒化膜等が所定の順序で積層されていている場合、これらの膜の融点を反映した凹凸面が形成される。また、たとえば、ダイシング線１２０において、配線層１０３に低誘電率層間絶縁膜と、金属配線と、ＳｉＯ2膜とが所定の位置に所定の順で積層されている場合、低誘電率層間絶縁膜、金属配線、ＳｉＯ2膜の順に端部が除去されて後退する度合いが大きい。
【００３９】
また、図６において、シリコンウェハ１０１の上部も、ステップ１０２においてレーザ光により溝状に切断される。このため、配線層１０３との境界部近傍においては、レーザ光照射よりシリコンウェハ１０１が溶解して飛散し、サイドエッチングされて、後退部１１７が生じる。また、シリコンウェハ１０１において、レーザ光照射による切断領域以外の領域においては、ダイシング面１１１はボッシュ法により形成された面であるため、凹凸面１１９内に、たとえば１μｍ程度のピッチの凹凸がシリコンウェハ１０１の法線方向に沿って周期的に形成される。この凹凸を構成する凹部は、シリコンウェハ１０１の面内方向に延在している。
【００４０】
図５および図６に示したように、凹凸面１１９は、大きいピッチの凹凸が形成されるとともに、さらに大きいピッチの凹凸の凹部に、大きいピッチの凹凸に直交して、小さいピッチの凹凸が形成された構成である。大きいピッチの凹凸は、図５に示したように、シリコンウェハ１０１の主面の方向に沿って設けられ、凹部がシリコンウェハ１０１の法線方向に延在する。また、小さいピッチの凹凸は、図６に示したように、シリコンウェハ１０１の法線方向に沿って設けられ、凹部がシリコンウェハの主面の方向に延在する。
【００４１】
なお、ステップ１０３において、ボッシュ法に代えてクライオプロセスまたはＢを添加したエッチングガスによるドライエッチングを用いた場合、シリコンウェハ１０１の切断面は平滑面となり、周期的な凹凸面１１９は形成されないが、レーザ光照射により切断される領域、つまり配線層１０３およびシリコンウェハ１０１の上部の領域については、図６と同様に、凹凸面１１５および後退部１１７を有する断面形状となる。
【００４２】
次に、半導体装置１００の効果を説明する。
半導体装置１００は、シリコンウェハ１０１の素子形成面に設けられたＬＳＩ表面に保護膜１０５を形成し、レーザで加工してシリコンウェハ１０１の表面を露出させ、ドライエッチングで個片化を行う。そして、このエッチングをシリコンウェハ１０１の厚さの途中で止めて裏面から研削して個片化を完了する手順で製造される。このため、以下の効果が得られる。
【００４３】
まず、半導体装置１００は、配線層１０３の形成面の側からシリコンウェハ１０１の内部の一部までがレーザ光照射により切断された構成となっている。このため、従来の方法で得られる半導体装置に比べて、ダイシング時の加工幅を小さくすることが可能な構成となっている。このため、一枚のシリコンウェハ１０１から多くの数の半導体装置１００が得られる構成となっている。
【００４４】
たとえば、ダイシングソーを用いてシリコンウェハ１０１を切断して得られる従来の半導体装置の場合、たとえばダイシングソーによるダイシング幅が３０μｍ程度必要になるとともに、さらに、ダイシング線の両側に２０μｍ程度のマージンが必要となることがあった。このため、複数の半導体装置１００が得られるシリコンウェハ１０１のダイシング領域の幅をたとえば７０μｍ程度確保する必要があった。
【００４５】
これに対し、本実施形態においては、ステップ１０２においてレーザ光照射を行うため、ダイシング線１２０上に形成される溝部１０７の幅自体を小さくすることができるともに、ダイシングソーを用いた場合にダイシング面で生じるクラックを抑制することができるため、溝部１０７の両側に設けるマージンの大きさも小さくすることができる。さらに具体的には、レーザ加工幅は、たとえば波長０．５μｍで１０μｍ程度、波長０．３μｍで５μｍ程度まで微細化することが可能である。このため、たとえば、ダイシング幅が１０μｍであって、両側に幅５μｍのマージンを設ける場合にも、シリコンウェハ１０１上のダイシング領域の幅を２０μｍ程度に小さくすることができる。このため、シリコンウェハ１０１一枚から数多くの半導体装置１００が得られ、製造コストの低減に適した構成となっている。
【００４６】
また、シリコンウェハ１０１の素子形成面側からレーザ光を照射することにより、ダイシング線１２０上において、シリコンウェハ１０１と保護膜１０５との間に介在層、具体的には配線層１０３が設けられている場合にも、配線層１０３中の配線や層間絶縁膜等を確実に安定的に切断することができる。配線層１０３を構成する絶縁膜をレーザで切断するため、特許文献１の場合のように、配線層１０３を構成する絶縁膜とシリコンウェハ１０１との各層についてエッチング条件を変えて何度もエッチングを行う必要がない。このため、半導体装置１００の製造工程のうち、シリコンウェハ１０１からの個片化工程を簡素化することができるため、製造コストをさらに低減可能な構成となっている。
【００４７】
一方、背景技術の項で前述した特許文献１に記載の方法では、素子形成面からシリコンのエッチングを行うため、レーザ照射により溝部１０７を予め形成する本実施形態の場合よりも、ダイシング線１２０の幅が大きくなってしまう。また、前述したように、エッチングの場合、シリコン以外の材料を除去するためには、製造プロセスが煩雑化する懸念があった。具体的には、ＴｉＮ、Ａｌ、Ｃｕ等の金属膜がダイシング領域中に設けられている場合、シリコンのエッチングに用いるＳＦ6ではエッチングすることができない。このため、Ａｌ膜に対しては、Ｃｌを用いた反応性イオンエッチング（ＲＩＥ）を用いる必要があった。また、ＴｉＮおよびＣｕについては、ＲＩＥではなくイオンミリングを用いる必要があった。
【００４８】
また、特許文献２においても、裏面に金属層を設けてレーザ照射を行い、素子形成面側はエッチングによりダイシングする。このため、特許文献１の場合と同様に、配線層の除去工程が煩雑化する方法となっていた。
【００４９】
これに対し、半導体装置１００は、配線層１０３のエッチングによる切断工程に代えてレーザ光照射による切断工程により得られるため、簡素なプロセスで安定的に製造可能な構成となっている。
【００５０】
また、半導体装置１００は、配線層１０３とシリコンウェハ１０１の素子形成面側の一部の領域とがレーザ光で切断されるとともに、シリコンウェハ１０１の残りの領域がドライエッチングにより切断された構成となっている。このため、切断工程の製造安定性に優れるとともに、製造コストの増加を抑制可能な構成となっている。薄化前のシリコンウェハ１０１は、前述したように、たとえば５００〜８００μｍ程度の厚さであるため、たとえばＹＡＧレーザを用いてこの厚さ分をすべてレーザ光照射により切断しようとするのは困難である。また、たとえばエキシマレーザ等を用いれば、シリコンウェハ１０１の厚さ方向全体をレーザ光で切断すること自体は可能であるが、レーザ光照射は、切断領域の幅を小さくすることができる一方、エッチングプロセスに比べて、深さ方向の切断時間が長いため、製造コストが増加してしまう。
【００５１】
そこで、本実施形態では、シリコンウェハ１０１の途中までレーザ光を照射により切断した後、ドライエッチングにより残りのシリコンウェハ１０１を深さ方向に掘り進める。ドライエッチングは開口幅が１μｍ程度であってもエッチング可能であるため、これらを組み合わせて用いることにより、ダイシング幅を小さくするとともに、ダイシング処理に要する時間を短縮化し、製造コストの上昇を抑制しつつ、シリコンウェハ１０１上における半導体装置１００の素子形成領域の集積度を向上させることができる。
【００５２】
また、半導体装置１００は、シリコンウェハ１０１のエッチングの後、さらに裏面研削工程により切断される。このため、エッチングに用いる真空チャンバの外部で粘着テープ１０９を除去することにより、最終的な個片化を行うことができる。よって、半導体装置１００は、後述する第二の実施形態の場合よりも、個片化時の取り扱いの容易性に優れた製造工程により得られる構成となっている。また、第二の実施形態の場合よりも、半導体装置１００をさらに短時間で製造可能な構成とすることができる。
【００５３】
なお、素子形成面側からのレーザ光照射とドライエッチングを組み合わせた場合には、レーザ光照射による切断時に配線層１０３やシリコンウェハ１０１が削られて生じた汚染物が溝部１０７の外部に放出されて、配線層１０３の表面等に付着し、絶縁膜や配線の劣化が生じるという課題が生じる。そこで、本実施形態においては、配線層１０３上を予め保護膜１０５により被覆した後、レーザ光照射を行う。こうすれば、レーザ光照射時に生じる汚染物を保護膜１０５上に付着させることができるため、配線層１０３の汚染を防止することができる。また、保護膜１０５を除去する際に、保護膜１０５上の汚染物を除去することができる。
【００５４】
また、レーザ光照射を用いると、上述したように、保護膜１０５上にレーザ光照射時に生じる汚染物が付着する。保護膜１０５の除去工程でプラズマアッシング等のドライプロセスのみを用いた場合、保護膜１０５上に付着している汚染物が溝部１０７に付着したり、溝部１０７を閉塞させたりする懸念がある。この場合、ダイシング面１１１から半導体装置１００が汚染されることになるため、たとえば配線層１０３中の配線にダメージを与える懸念がある。
【００５５】
そこで、本実施形態において、半導体装置１００を製造する際には、保護膜１０５の除去工程において、水または所定の有機溶媒でシリコンウェハ１０１の素子形成面を洗浄するウエットプロセスを用いることがさらに好ましい。保護膜１０５の除去工程にウエットプロセスを用いることにより、保護膜１０５を確実に洗い流すとともに、保護膜１０５に付着した汚染物についても確実に溝部１０７や配線層１０３上から除去することができる。
【００５６】
また、背景技術の項で前述した特許文献２に記載の方法では、ウェハの裏面に金属膜を設け、その上部からレーザ光照射を行うため、金属膜を取り除くために、たとえば酸やアルカリを含むエッチング液の使用が必要となることがある。このとき、エッチング溝中にむき出しの状態で存在するシリコンと金属イオンとが接触することになり、ウェハの汚染の原因となる。特に、銅イオンはシリコン中を拡散してトランジスタの特性を変化させることが知られているため、金属膜が銅を含む場合、金属膜の除去によるウェハ汚染の問題が顕著となる懸念があった。また、ウェハの裏面にアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を含む裏面電極が設けられている場合、金属膜の除去時に裏面電極もエッチング液にさらされて、腐食される懸念があった。
【００５７】
また、近年、半導体チップは小型化される傾向にあるが、半導体チップを小型化するためには、ダイシング領域とトランジスタとを近接させる必要がある。この点からも、特許文献２の構成では、金属イオンによる汚染が生じる懸念があるため、トランジスタをダイシング領域から近接して設けることが困難であった。このように、特許文献２に記載の方法では、半導体チップの構成に制約が生じ、半導体ウェハの表面および裏面の構成の自由度の点で改善の余地があった。
【００５８】
そこで、本実施形態においては、さらに、保護膜１０５の材料を非金属材料とすることにより、こうした汚染を抑制することができる。こうすれば、半導体装置１００の製造歩留まりをさらに向上させることができる。
【００５９】
また、本実施形態において、さらに、溝部１０７の形成後、素子形成面側の金属膜の除去工程を有しない方法で半導体装置１００を製造することがさらに好ましい。このようにすれば、シリコンウェハ１０１の汚染をより一層確実に抑制することができる。また、シリコンウェハ１０１上のシリコンウェハ１０１の素子形成領域の集積度をさらに高めることができる。
【００６０】
また、保護膜１０５として、水溶性材料または有機溶媒溶解性材料を用いることにより、保護膜１０５の除去工程をウエットプロセスのみとすることができるため、半導体装置１００をさらに容易に製造可能な構成とすることができる。また、半導体装置１００を製造歩留まりにさらに優れた構成とすることができるため、量産性にさらに優れた構成とすることができる。また、保護膜１０５の材料として、昇華性の材料等を用いる場合にも、シリコンウェハ１０１を加熱して保護膜１０５を除去した後、ウエットプロセスにより洗浄することが好ましい。
【００６１】
以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
【００６２】
（第二の実施形態）
第一の実施形態においては、ステップ１０３のドライエッチング工程の後（図１（ｃ））、保護膜１０５を剥離し（図２（ａ））、シリコンウェハ１０１の裏面研削により複数の半導体装置１００を得た（図２（ｂ））。本実施形態では、裏面研削に代えて、シリコンウェハ１０１のドライエッチングをさらに行うことによりシリコンウェハ１０１を複数の半導体装置１００に個片化する。すなわち、ステップ１０４のシリコンウェハ１０１を個片化する工程が、溝部１０７の底部から、エッチングによりシリコンウェハ１０１を深さ方向にさらに除去する工程を含む。ステップ１０６の保護膜１０５を除去する工程は、ステップ１０４の個片化工程の後に行う。
【００６３】
図７（ａ）〜図７（ｃ）および図８（ａ）〜図８（ｃ）は、本実施形態における半導体装置の製造工程を示す断面図である。まず、第一の実施形態と同様に、シリコンウェハ１０１の素子形成面に所定の素子、拡散層、配線層１０３を有するＬＳＩを形成する（図３）。そして、ＬＳＩを形成したシリコンウェハ１０１の素子形成面の全面に保護膜１０５を設け（図７（ａ））、その後、ダイシング線１２０（図３）上にレーザ光を照射して、保護膜１０５および配線層１０３を貫通するとともに、シリコンウェハ１０１の内部にわたる溝部１０７を形成する（図７（ｂ））。
【００６４】
次に、シリコンウェハ１０１の裏面に粘着テープ１２１を貼付する（図７（ｃ））。粘着テープ１２１としては、たとえば既知のダイシングテープを用いる。そして、溝部１０７の底部から、シリコンウェハ１０１を深さ方向にさらに除去する（図８（ａ））。この後、本実施形態では、保護膜１０５を除去せずに、シリコンウェハ１０１の溝部１０７を深さ方向にさらにドライエッチングし、溝部１０７を裏面まで貫通させる（図８（ｂ））。そして、第一の実施形態に記載の方法を用いて保護膜１０５を除去する（図８（ｃ））。その後、粘着テープ１２１をシリコンウェハ１０１の裏面から取り除くことにより、シリコンウェハ１０１が個片化されて、複数の半導体装置１００が得られる。
【００６５】
本実施形態によれば、ステップ１０３の後、ステップ１０４においても、さらにドライエッチングを行うことにより半導体装置が得られる。このため、半導体装置の個片化工程をエッチングに用いる真空チャンバ内で行うことができるため、半導体装置の製造プロセスを簡素化することができる。また、個片化された半導体装置１００においてもシリコンウェハ１０１の厚さをさらに充分に確保することができる。
【００６６】
以上の実施形態においては、ＬＳＩの回路形成後、シリコンウェハ１０１のダイシングを行う場合を例に説明したが、ダイシングを行う段階は、ＬＳＩの回路形成後に限られず、種々の段階で行うことができる。以下、ダイシング工程の他の例を説明する。
【００６７】
（第三の実施形態）
本実施形態では、配線層１０３上にさらにパッド電極およびメッキバンプを設け、その後、ダイシングを行う。この場合にも以上の実施形態に記載の方法を用いてシリコンウェハ１０１から複数の半導体装置を得ることができる。
【００６８】
図９は、本実施形態の半導体装置の構成を示す断面図である。図９に示した半導体装置１３０は、図１に示した半導体装置１００に加えて、さらに以下の部材を有する。すなわち、配線層１０３上に層間絶縁膜１３１が設けられ、層間絶縁膜１３１中に配線１３３が埋設されている。配線１３３の材料は、たとえばＣｕやＡｌ等の金属等の導電材料とする。また、配線１３３の上部に、配線１３３に接して導電性の電極パッド１３５が設けられている。電極パッド１３５の側面および上面の一部はパッシベーション膜１３７によって被覆されている。パッシベーション膜１３７は、たとえばポリイミド膜とする。パッシベーション膜１３７に設けられた開口部から電極パッド１３５の上面の一部が露出しており、電極パッド１３５の露出部に接してバンプ１３９が設けられている。バンプ１３９は、たとえばハンダボールである。
【００６９】
次に、第一の実施形態に記載の製造方法を用いる場合を例に、半導体装置１３０の製造方法を説明する。本実施形態の製造方法は、配線層１０３を設ける工程（ステップ１０５）の後、保護膜１０５を設ける工程（ステップ１０１）の前に、配線層１０３中の配線に接続される電極パッド１３５と、電極パッド１３５に接続される導電性のバンプ１３９とを設ける工程を含む。電極パッド１３５は、シリコンウェハ１０１の素子形成領域内に設けられる。
【００７０】
さらに具体的には、まず、シリコンウェハ１０１上に、既知の方法を用いて配線層１０３、層間絶縁膜１３１、配線１３３、電極パッド１３５、パッシベーション膜１３７、およびバンプ１３９を形成する。そして、バンプ１３９まで形成されたシリコンウェハ１０１の素子形成面に保護膜１０５を設ける。このとき、バンプ１３９の形成領域において、保護膜１０５がバンプ１３９の上面を被覆していてもよいし、被覆していなくてもよい。その後、図１（ｃ）、図２（ａ）および図２（ｂ）を参照して前述した手順により、シリコンウェハ１０１を個片化することにより、複数の半導体装置１３０が得られる。
【００７１】
本実施形態においても、保護膜１０５を形成した後、レーザ光照射とドライエッチングと裏面研削とを組み合わせてダイシングを行う。このため、電極パッド１３５およびバンプ１３９を予めシリコンウェハ１０１上に形成しておいた場合にも、以上の実施形態と同様の効果が得られる。
【００７２】
なお、ステップ１０３の個片化工程を、第二の実施形態に記載のドライエッチングにより行ってもよい。
【００７３】
（第四の実施形態）
図９に示した半導体装置１３０において、電極パッド１３５の上部に、バンプ１３９をメッキ成長させるためのシード層（図１０（ａ）〜図１０（ｃ）、図１１のシード層１４１）を設けてもよい。シード層１４１を有する半導体装置１３０を製造する際には、バンプ１３９を形成する工程におけるメッキレジストを保護膜１０５として用いることができる。
【００７４】
本実施形態の製造方法は、配線層１０３を設ける工程の後、保護膜１０５を設ける工程（ステップ１０１）の前に、配線層１０３中の配線に接続される電極パッド１３５と、電極パッド１３５に接続される金属層（シード層１４１）を設ける工程をさらに含む。保護膜１０５を設ける工程は、シード層１４１の上部に保護膜１０５を形成するとともに電極パッド１３５の上部を保護膜１０５の開口部とする工程を含む。保護膜１０５を設ける工程（ステップ１０１）の後、保護膜１０５を除去する工程の前に、開口部から露出したシード層１４１を基点として、開口部の内部を埋めるように金属膜を成長させる工程を含む。金属膜を成長させる工程は、たとえば、シード層１４１をシード層としてバンプ１３９となる金属をメッキ成長させる工程である。なお、開口部の内部を埋めるようにシード層１４１を成長させる方法に変えて、開口部にハンダボール等を設けることによりハンダのバンプ１３９を形成しもよい。
【００７５】
以下に、本実施形態の半導体装置１３０の製造工程について詳細に説明する。
図１０（ａ）〜図１０（ｃ）および図１１は、本実施形態の半導体装置１３０の製造工程を示す断面図である。まず、図１０（ａ）に示すように、シリコンウェハ１０１の素子形成面に、配線層１０３、層間絶縁膜１３１、配線１３３、電極パッド１３５およびパッシベーション膜１３７を形成する。そして、パッシベーション膜１３７が設けられたシリコンウェハ１０１の上面全面にバンプ１３９をメッキ成長させるためのシード層１４１を形成する（図１０（ａ））。
【００７６】
つづいて、シード層１４１上の所定の領域に、電極パッド１３５の上部を開口部とするメッキレジスト１４３を設ける（図１０（ｂ））。メッキレジスト１４３は、後述する溝部１０７の形成工程において保護膜として機能する。メッキレジスト１４３の材料としては、たとえば、第一の実施形態において、保護膜１０５の材料として例示したものを用いることができる。
【００７７】
そして、シード層１４１の露出領域から金属膜を成長させて、バンプ１３９を形成する（図１０（ｃ））。その後、メッキレジスト１４３を剥離せずにこれを保護膜として用い、ダイシング線（不図示）上にレーザ光を照射して、メッキレジスト１４３からシリコンウェハ１０１の内部に至る溝部１０７を形成する（図１１）。その後、第一の実施形態において図１（ｃ）および図２（ａ）を参照して前述した手順を用いて、溝部１０７をさらに深さ方向にエッチングし、メッキレジスト１４３を除去する。その後、シード層１４１をエッチングにより除去する。そして、図２（ｂ）を参照して前述したように、シリコンウェハ１０１の裏面研削を行い、半導体装置１３０を得る。
【００７８】
本実施形態によれば、メッキレジスト１４３をダイシング時の保護膜として用いることができるので、成膜工程数を削減することができる。なお、本実施形態では、保護膜として機能するメッキレジスト１４３の除去工程の後、シード層１４１を除去する工程を含むため、シリコンウェハ１０１の素子形成領域の外周に、シード層１４１において溝部１０７の内面から配線層１０３やシリコンウェハ１０１に汚染が生じない程度のマージンを有するダイシング領域を設けるとよい。
【００７９】
なお、ステップ１０３の個片化工程を、第二の実施形態に記載のドライエッチングにより行ってもよい。
【００８０】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【図面の簡単な説明】
【００８１】
【図１】第一の実施形態における半導体装置の製造工程を示す断面図である。
【図２】第一の実施形態における半導体装置の製造工程を示す断面図である。
【図３】第一の実施形態における半導体装置の製造工程を示す平面図である。
【図４】第一の実施形態における半導体装置の構成を示す断面図である。
【図５】図４の半導体装置のコーナー部の形状を拡大して示す鳥瞰図である。
【図６】図４の半導体装置のダイシング面の形状を拡大して示す断面図である。
【図７】第二の実施形態における半導体装置の製造工程を示す断面図である。
【図８】第二の実施形態における半導体装置の製造工程を示す断面図である。
【図９】第三の実施形態における半導体装置の構成を示す断面図である。
【図１０】第四の実施形態における半導体装置の製造工程を示す断面図である。
【図１１】第四の実施形態における半導体装置の製造工程を示す断面図である。
【符号の説明】
【００８２】
１００  半導体装置
１０１  シリコンウェハ
１０３  配線層
１０５  保護膜
１０７  溝部
１０９  粘着テープ
１１１  ダイシング面
１１５  凹凸面
１１７  後退部
１１９  凹凸面
１２０  ダイシング線
１２１  粘着テープ
１３０  半導体装置
１３１  層間絶縁膜
１３３  配線
１３５  電極パッド
１３７  パッシベーション膜
１３９  バンプ
１４１  シード層
１４３  メッキレジスト
【図１】
2006253402.tif 000003
【図２】
2006253402.tif 000004
【図３】
2006253402.tif 000005
【図４】
2006253402.tif 000006
【図５】
2006253402.tif 000007
【図６】
2006253402.tif 000008
【図７】
2006253402.tif 000009
【図８】
2006253402.tif 000010
【図９】
2006253402.tif 000011
【図１０】
2006253402.tif 000012
【図１１】
2006253402.tif 000013