(57)【要約】【課題】  駆動電流のばらつきを小さくし、視認性を向上させる。【解決手段】  有機ＥＬ素子を、それぞれ列方向に接続する複数のデータ線に、それぞれ対応して設けられ、各データ線に、各有機ＥＬ素子を駆動する駆動電流Ｉ０１、Ｉ０２、・・・、Ｉ０Ｎを供給するためのＰＭＯＳトランジスタＰＭ１１、ＰＭ２１・・・、ＰＭＮ１と、ＰＭＯＳトランジスタＰＭ１１、ＰＭ２１・・・、ＰＭＮ１が適切な駆動電流Ｉ０１、Ｉ０２、・・・、Ｉ０Ｎを供給し得るように、駆動電流Ｉ０１、Ｉ０２、・・・、Ｉ０Ｎにより定まる駆動電圧を保持し前記ＰＭＯＳトランジスタＰＭ１１、ＰＭ２１、・・・、ＰＭＮ１のゲートに印加するコンデンサＣｓ１、Ｃｓ２、・・・、ＣｓＮとを備えるデータ線駆動回路２０と、を有することを特徴とする。【選択図】  図２
2006227151.tif 000002
【特許請求の範囲】
【請求項１】
パッシブマトリクス型の有機ＥＬ表示装置において、
行列状に配置された複数の有機ＥＬ素子と、
前記各有機ＥＬ素子を、行方向に接続する複数の走査線と、
前記各有機ＥＬ素子を、列方向に接続する複数のデータ線と、
前記各走査線を順次走査する走査線駆動回路と、
前記各データ線に、それぞれ対応して設けられ、所定の前記データ線に前記各有機ＥＬ素子を駆動する駆動電流を供給するための複数の供給用トランジスタ素子と、前記各供給用トランジスタ素子に対応して設けられ、前記各供給用トランジスタ素子が、それぞれ、駆動すべき電流により定められる駆動電圧を保持し、前記供給用トランジスタ素子に印加する複数の電圧保持手段とを備えるデータ線駆動回路と、
を有することを特徴とする有機ＥＬ表示装置。
【請求項２】
前記電圧保持手段は、
前記駆動電圧を記憶するコンデンサと、
前記データ線に前記駆動電流を供給する期間に先立って、前記コンデンサを充電して前記駆動電圧を記憶させるための充電用スイッチング素子と、
を有することを特徴とする請求項１記載の有機ＥＬ表示装置。
【請求項３】
前記コンデンサは、前記駆動電流を前記データ線に対して供給し得る電圧に充電されることを特徴とする請求項２記載の有機ＥＬ表示装置。
【請求項４】
前記データ線駆動回路の出力を前記データ線または前記駆動電圧を前記電圧保持手段に与えるための基準電流を出力する基準電流源に接続する切り替えスイッチ手段を有することを特徴とする請求項１ないし３のいずれか記載の有機ＥＬ表示装置。
【請求項５】
前記データ線駆動回路の出力が、ゲートに定電圧が印加された高耐圧のＮチャネル型のＭＯＳＦＥＴを介して前記基準電流源に接続されることを特徴とする請求項４記載の有機ＥＬ表示装置。
【請求項６】
前記基準電流源が定電流を入力とするカレントミラーであることを特徴とする請求項４または５記載の有機ＥＬ表示装置。
【請求項７】
前記基準電流源が電流出力型のＤ／Ａ変換器であることを特徴とする請求項４または５記載の有機ＥＬ表示装置。
【請求項８】
前記データ線駆動回路は、前記駆動電流を前記データ線に供給する期間後、前記コンデンサに充電された電荷を放電させる放電手段を有することを特徴とする請求項１記載の有機ＥＬ表示装置。
【請求項９】
前記放電手段は、前記コンデンサに並列に接続される放電用スイッチング素子であることを特徴とする請求項８記載の有機ＥＬ表示装置。
【請求項１０】
パッシブマトリクス型の有機ＥＬ表示装置のデータ線駆動回路において、
行列状に配置された複数の有機ＥＬ素子に対して、それぞれ、行方向または列方向のいずれか一方向に接続する複数のデータ線に、それぞれ対応して設けられ、所定の前記データ線に前記各有機ＥＬ素子を駆動する駆動電流を供給するための複数の供給用トランジスタ素子と、
前記各供給用トランジスタ素子に対応して設けられ、前記各供給用トランジスタ素子が、それぞれ、駆動すべき電流により定められる駆動電圧を保持し、前記供給用トランジスタ素子に印加する電圧保持手段と、
を有することを特徴とする有機ＥＬ表示装置のデータ線駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機ＥＬ表示装置および有機ＥＬ表示装置のデータ線駆動回路に関し、特に、パッシブマトリクス型の有機ＥＬ表示装置および有機ＥＬ表示装置のデータ線駆動回路に関する。
【背景技術】
【０００２】
低消費電力、かつ、高表示品質であって、薄型化が可能なディスプレイとして、複数の有機ＥＬ素子を行列状（マトリクス状）に配列して構成される有機ＥＬ（Ｅｌｅｃｔｏｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置（有機ＥＬパネル）が注目されている。
【０００３】
この有機ＥＬ素子の駆動方式としてパッシブマトリクス駆動方式が知られている。
このパッシブマトリクス駆動方式は、陽極および陰極が、それぞれ、有機ＥＬ素子に対応してストライプ状にパターニングされた複数の平行電極として、互いに直交する方向に設けられ、その交点に配置される有機ＥＬ素子を選択して光らせることにより、文字や絵を表現する方式である（例えば、特許文献１、２参照）。
【０００４】
従来の有機ＥＬ表示装置は、前述した２つの電極のうちの一方に対応するデータ線駆動回路と、他方に対応する走査線駆動回路とにより駆動される。走査線駆動回路は、行方向に配列した一連の有機ＥＬ素子群を列方向に順次走査し、データ線駆動回路により、走査線駆動回路により走査され選択されている行の有機ＥＬ素子群に、駆動電流を選択的に供給して、有機ＥＬ素子を発光駆動している。データ線駆動回路は、データ線と同等またはデータ線より多い定電流源で構成されており、コントロール回路からの制御信号により、パルス（電流）振幅変調（ＰＡＭ：Ｐｕｌｓｅ  Ａｍｐｌｉｔｉｄｅ  Ｍｏｄｕｌａｔｉｏｎ）や、パルス（電流）幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）等の変調を行い、有機ＥＬパネルの階調表示を行っている。
【０００５】
図６は、従来のＰＷＭ方式におけるデータ線駆動回路を示す回路図である。
図６に示すデータ線駆動回路は、パルス幅変調方式による階調制御を行う。具体的には、内部で生成した基準電流Ｉｒｅｆを、それぞれ、一対のＰチャネル型のＭＯＳＦＥＴ（以下では、「ＰＭＯＳトランジスタ」という）を備えるカレントミラー（以下「ＰＭＯＳカレントミラー」という）８１、８２、・・・、８Ｎを有する出力段で増幅した出力電流Ｉ８を、出力端子Ｏｕｔ８１、Ｏｕｔ８２、・・・、Ｏｕｔ８Ｎから、それぞれ、出力する。
【０００６】
従って、出力電流Ｉ８の値は、基準電流Ｉｒｅｆの値を制御することで任意の電流値とすることができる。パルス幅、すなわち、出力電流Ｉ８の幅（ＯＮ／ＯＦＦのタイミング）の制御は、外部からのデータに応じて、図示しないディジタル回路で生成されたＰＷＭ信号Ｉｏｎ１、Ｉｏｎ２、・・・、ＩｏｎＮにより、Ｎチャネル型のＭＯＳＦＥＴ（以下では、「ＮＭＯＳトランジスタ」という）ＮＭ８１、ＮＭ８２、・・・、ＮＭ８ＮをＯＮ／ＯＦＦすることにより行う。
【０００７】
図７は、従来のＰＡＭ方式におけるデータ線駆動回路を示す回路図である。
なお、図６と同様の事項については、その説明を省略する。
図７に示すデータ線駆動回路は、パルス振幅変調方式による階調制御を行う。具体的には、各出力段に配置されたＤ／Ａ変換器（ＤＡＣ）ＤＡ９１、ＤＡ９２、・・・、ＤＡ９Ｎで変換された電流をＰＭＯＳカレントミラー９１、９２、・・・、９Ｎで構成された出力段で増幅した出力電流Ｉ９を、出力端子Ｏｕｔ９１、Ｏｕｔ９２、・・・、Ｏｕｔ９Ｎから、それぞれ、出力する。
【０００８】
パルス振幅、すなわち、出力電流Ｉ９の大きさの制御は、外部から入力されるデータＤａｔａ９１、Ｄａｔａ９２、・・・、Ｄａｔａ９ＮをＤ／Ａ変換器で電流値に変換することで行う。出力電流Ｉ９のＯＮ／ＯＦＦは、ＮＭＯＳトランジスタＮＭ９１、ＮＭ９２、・・・、ＮＭ９ＮをＯＮ／ＯＦＦすることにより行う。
【０００９】
ところで、有機ＥＬ素子は、電流駆動型の発光素子であり、発光輝度は、有機ＥＬ素子に流れる電流密度に比例する。従って、データ線駆動回路からの出力電流にばらつきが存在すると、各有機ＥＬ素子によって構成される表示パネル上に輝度ムラが生じる。特に、隣接する出力端子Ｏｕｔ間のばらつきは、線状の輝度ムラとして現れる。この線状の輝度ムラは認知性が高く、一般的に人間の目は２％程度の輝度差を認知することが知られている。この２％程度の輝度差は、データ線駆動回路の隣接間出力電流ばらつきの２％程度に相当するため、出力電流のばらつき（出力電流誤差）の小さなデータ線駆動回路が必要となる。
【特許文献１】特開２００２−１０８２８４号公報
【特許文献２】特開２００４−３０２２７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の技術には以下のような問題があった。
各カレントミラー回路を構成しているＰＭＯＳトランジスタ（以下、「出力段ＰＭＯＳトランジスタ」という）の特性が全く同じであれば、出力電流誤差を生じないが、実際には、各ＰＭＯＳトランジスタのしきい値電圧等のばらつきにより、出力段ＰＭＯＳトランジスタの整合を得ることが困難となり、出力端子ごとに出力電流のばらつきを生じてしまう。
【００１１】
また、通常、パッシブマトリクス型の有機ＥＬ表示装置は、選択された有機ＥＬ素子のみを発光させるため（デューティー駆動を行うため）、有機ＥＬ素子に対して常に通電を行うアクティブマトリクス型に比べ、その発光時間は、「１／有機ＥＬパネル中の素子の行数」である。従って、時間平均して同じ輝度を得るためには、アクティブマトリクス型に比べて、瞬間輝度を上げる必要がある。このため、アクティブマトリクス型に比べて大きな駆動電流が必要であり、有機ＥＬの内部抵抗が大きいことからその分駆動電圧も上昇する。それ故、出力段ＰＭＯＳトランジスタや、その他のＭＯＳトランジスタ（特に、図６中ＮＭＯＳトランジスタＮＭ８０Ａ、ＮＭ８０Ｂ）には、高耐圧のＭＯＳトランジスタが用いられる。一般的に、高耐圧のＭＯＳトランジスタは、通常のＭＯＳトランジスタよりもしきい値電圧のばらつきが大きく、出力電流Ｉ８、Ｉ９のばらつきも大きくなってしまう。
【００１２】
ここで、出力段ＰＭＯＳトランジスタのしきい値電圧ばらつきをΔＶｔｈｐとすると出力電流は、次式（１）で示される。
Ｉｄｓ＝１／２Ｋ＊（Ｗ／Ｌ）（Ｖｇｓ−Ｖｔｈｐ±ΔＶｔｈｐ）2・・・（１）
式（１）より、出力段ＰＭＯＳトランジスタのドレイン・ソース間電流Ｉｄｓのばらつき振幅は、ΔＶｔｈｐの影響が大きく、この電流Ｉｄｓのばらつきを小さくするためには、出力段ＰＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓを大きくすることが１つの対策となる。
【００１３】
しかし、ゲート・ソース間電圧Ｖｇｓを上げることにより、ＰＭＯＳトランジスタの定電流領域である直線性領域の開始する電圧も上げることになる。すなわち、ゲート・ソース間電圧Ｖｇｓを上げることにより、定電流特性を示すドレイン・ソース間の電圧Ｖｄｓも上がることになる。定電流領域を有機ＥＬパネルの表示電圧とする場合、ドレイン・ソース間電圧Ｖｄｓの上昇が、出力段の消費電力（Ｉｄｓ×Ｖｄｓ）を大きくすることになる。また、発熱の原因にもなる。従って、ゲート・ソース間電圧Ｖｇｓを上げてばらつき対策をすることには、制約がある。
【００１４】
また、図６および図７に示す回路では、出力電流を変化させるとゲート・ソース間電圧Ｖｇｓも変化する。電流値を小さくするほどゲート・ソース間電圧Ｖｇｓも小さくなるため、結局しきい値電圧のばらつきの影響が大きくなってしまう。
【００１５】
本発明はこのような点に鑑みてなされたものであり、出力電流のばらつきが小さく、低消費電流化を図ることができる有機ＥＬ表示装置および有機ＥＬ表示装置のデータ線駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明では上記問題を解決するために、パッシブマトリクス型の有機ＥＬ表示装置において、行列状に配置された複数の有機ＥＬ素子と、前記各有機ＥＬ素子を行方向に接続する複数の走査線と、前記各有機ＥＬ素子を列方向に接続する複数のデータ線と、前記各走査線を順次走査する走査線駆動回路と、前記各データ線に、それぞれ対応して設けられ、所定の前記データ線に前記各有機ＥＬ素子を駆動する駆動電流を供給するための複数の供給用トランジスタ素子と、前記各供給用トランジスタ素子に対応して設けられ、前記各供給用トランジスタ素子が、それぞれ、駆動すべき電流により定められる駆動電圧を保持し、前記供給用トランジスタ素子に印加する複数の電圧保持手段とを備えるデータ線駆動回路と、を有することを特徴とする有機ＥＬ表示装置が提供される。
【００１７】
上記の構成によれば、電圧保持手段を備えることにより、各供給用トランジスタ素子が、それぞれ、各データ線に対して適切な駆動電流を流すことができるため、駆動電流のばらつきの小さな有機ＥＬ表示装置を実現することができる。
【００１８】
また、電圧保持手段を備えることにより、各供給用トランジスタ素子に印加する駆動電圧を必要以上に高くする必要がない。
【発明の効果】
【００１９】
本発明は、駆動すべき電流により定められる駆動電圧を保持する電圧保持手段を備えることにより、各供給用トランジスタ素子の特性のばらつきに関わらず、各供給用トランジスタ素子が、各データ線に対して適切な駆動電流を流すことができるため、各供給用トランジスタ素子の特性のばらつきの影響を低減または除去することができ、出力電流のばらつきの小さな有機ＥＬ表示装置を実現することができる。これにより、表示部の輝度ムラを低減または抑制することができ、視認性を向上させることができる。
【００２０】
また、電圧保持手段を備えることにより、各供給用トランジスタ素子に印加する駆動電圧を特性のばらつきを防止するために上げる必要がない。その結果、各供給用トランジスタ素子で消費される消費電力を低減させることができるため、データ線駆動回路、さらには有機ＥＬ表示装置全体の低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、第１の実施の形態の有機ＥＬ表示装置を示すブロック図である。
図１に示す有機ＥＬ表示装置は、パッシブマトリクス型の有機ＥＬ表示装置であって、ｍ行ｎ列の行列状（マトリクス状）に配置された複数の有機ＥＬ素子Ｅ（１  １）、・・・、Ｅ（ｍ  ｎ）と、各有機ＥＬ素子Ｅを、それぞれ、行方向に接続する複数の走査線Ｋ１、Ｋ２、・・・、Ｋｍと、各有機ＥＬ素子Ｅを、それぞれ、列方向に接続する複数のデータ線Ｌ１、Ｌ２、・・・、Ｌｎとを有する表示部１と、各走査線Ｋ１、Ｋ２、・・・、Ｋｍを順次選択して駆動する走査線駆動回路１０と、走査線駆動回路により選択されている行の各有機ＥＬ素子Ｅに、後述する駆動電流Ｉ０１、Ｉ０２、・・・、Ｉ０Ｎを選択的に供給して、有機ＥＬ素子Ｅを発光駆動させるためのデータ線駆動回路２０と、走査線駆動回路１０とデータ線駆動回路２０とに前述した動作を行わせるよう走査線駆動回路１０とデータ線駆動回路２０とを制御するコントロール回路３０とを有している。
【００２２】
次に、データ線駆動回路２０について説明する。
図２は、図１に示す駆動回路のデータ線駆動回路の回路図である。
データ線駆動回路２０は、基準電流Ｉｒｅｆが入力されるＮＭＯＳトランジスタＮＭ１０と、列方向の有機ＥＬ素子Ｅの個数（Ｎ端子分）に対応する数のユニット回路２１、２２、・・・、２Ｎとを有している。なお、Ｎ≧ｎであるが、以下Ｎ＝ｎとして説明を行う。
【００２３】
これらのユニット回路２１、２２、・・・、２Ｎは、それぞれ、データ線に応じた駆動電流（定電流）Ｉ０１、Ｉ０２、・・・、Ｉ０Ｎを、すなわち各色のカラーフィルタによる光量減衰込みで同じ輝度が得られるよう色ごとに異なる大きさの駆動電流を出力端子Ｏｕｔ１、Ｏｕｔ２、・・・、ＯｕｔＮを介して、対応するデータ線Ｌ１、Ｌ２、・・・、Ｌｎに供給（出力）する。
【００２４】
このデータ線駆動回路２０は、ＰＷＭ方式の階調制御を行う。すなわち、後述するスイッチＳＷ１２のＯＮとＯＦＦとの比率を変えて駆動電流の平均値を変化させることにより、有機ＥＬ素子Ｅの階調制御を行う。
【００２５】
次に、ユニット回路２１、２２、・・・、２Ｎの構成について説明するが、これらのユニット回路２１、２２、・・・、２Ｎは、その構成が互いに同じであるため、以下代表的にユニット回路２１について説明する。
【００２６】
ユニット回路２１は、ソースが電源電圧ＶＤＤに接続されたＰＭＯＳトランジスタＰＭ１１と、ＰＭＯＳトランジスタＰＭ１１のゲート・ドレイン間に接続されたスイッチＳＷ１１と、ＰＭＯＳトランジスタＰＭ１１のドレインとＧＮＤとの間に、この順番で設けられたスイッチＳＷ１２およびＮＭＯＳトランジスタＮＭ１１と、ＰＭＯＳトランジスタＰＭ１１のゲート・ソース間に、それぞれ、並列に接続されたコンデンサＣｓ１およびスイッチ（放電用スイッチング素子）ＳＷ１３と、ドレインがスイッチＳＷ１２および出力端子Ｏｕｔ１に接続され、ソースがＧＮＤに接続されたＮＭＯＳトランジスタＮＭ１２とを有している。
【００２７】
ＮＭＯＳトランジスタＮＭ１１は、ＮＭＯＳトランジスタＮＭ１０との間でカレントミラー回路を構成しており、基準電流Ｉｒｅｆは、このカレントミラー回路で、折り返されて駆動電流（定電流）Ｉ０１となる。ここで駆動電流Ｉ０１は、
Ｉ０１＝Ｉｒｅｆ＊ｋ・・・（２）
（ｋは、ＮＭＯＳトランジスタＮＭ１０、１１のサイズ比で決まる係数）である。
【００２８】
スイッチＳＷ１１は、データ線Ｌ１に駆動電流Ｉ０１を供給する、後述の供給期間に先立って、コンデンサＣｓ１にＰＭＯＳトランジスタＰＭ１１に印加するゲート・ソース間電圧Ｖｇｓを充電させるためのスイッチである。
【００２９】
このコンデンサＣｓ１とスイッチＳＷ１１とで、電圧保持手段が構成される。
なお、コンデンサＣｓ１の容量値は、後述する出力期間にＰＭＯＳトランジスタＰＭ１１のゲート・ソース間電圧Ｖｇｓを保持し得るような容量値であれば、特に限定されない。
【００３０】
スイッチＳＷ１２は、一端が、ＰＭＯＳトランジスタＰＭ１１のドレインに接続（固定）され、他端が、基準電流Ｉｒｅｆ側と出力端子Ｏｕｔ１側とに切り替え可能なスイッチである。
【００３１】
ここで、ＮＭＯＳトランジスタＮＭ１０、１１のドレイン・ソース間の耐圧は、それぞれ、スイッチＳＷ１２の両端の耐圧より低いものが用いられている。この理由については、後に詳述する。
【００３２】
スイッチＳＷ１３は、コンデンサＣｓ１に充電された電圧を放電する放電手段を構成している。
これらのスイッチＳＷ１１、ＳＷ１２、ＳＷ１３としては、例えば、ＭＯＳＦＥＴやトランジスタ等が挙げられる。
【００３３】
ＮＭＯＳトランジスタＮＭ１２は、有機ＥＬ素子Ｅの図示しない寄生容量に充電された電荷を放電させるためのスイッチである。
このＮＭＯＳトランジスタＮＭ１２は、スイッチＳＷ１２が出力端子Ｏｕｔ１と接続しているとき（出力端子Ｏｕｔ１側のとき）ＯＦＦしており、スイッチＳＷ１２がＮＭＯＳトランジスタ（定電流源）１１と接続しているとき（定電流源側のとき）ＯＮしている。
【００３４】
次に、各ユニット回路の動作（作用）について図３を用いて説明するが、以下代表的にユニット回路２１の動作（作用）について説明する。
図３は、図２に示す各ユニット回路の動作を示す図である。
【００３５】
なお、図３では、図２に示す各ユニット回路の一部を簡素化して示している。
（充電期間）
まず、コンデンサＣｓ１を充電する。
【００３６】
具体的には、図３（ａ）に示すように、スイッチＳＷ１１がＯＮし、スイッチＳＷ１２は基準電流Ｉｒｅｆ側に接続され、スイッチＳＷ１３はＯＦＦする。これにより、ＰＭＯＳトランジスタＰＭ１１のゲート・ドレイン間がショートされてダイオード接続される。
【００３７】
従って、コンデンサＣｓには、駆動電流Ｉ０１に等しいＰＭＯＳトランジスタＰＭ１１のドレイン・ソース間電流Ｉｄｓを流し得る（駆動電流Ｉ０１に対応する）ゲート・ソース間電圧（駆動電圧）Ｖｇｓが充電される。すなわち、ＰＭＯＳトランジスタＰＭ１１のドレイン・ソース間電流Ｉｄｓが、駆動電流Ｉ０１に対して校正（キャリブレーション）されたことになる。
（供給期間）
次に、データ線に駆動電流Ｉ０１を供給する。
【００３８】
具体的には、図３（ｂ）に示すように、スイッチＳＷ１１がＯＦＦし、スイッチＳＷ１２が出力端子Ｏｕｔ１側に接続され、スイッチＳＷ１３がＯＦＦする。これにより、コンデンサＣｓ１に充電された電圧により、ＰＭＯＳトランジスタＰＭ１１から、駆動電流Ｉ０１、すなわち、ドレイン・ソース間電流Ｉｄｓが出力端子Ｏｕｔ１を介して、データ線Ｌ１に供給される。
【００３９】
この供給期間は、表示部１の走査線数とフレーム周波数で決まる。
（放電期間）
次に、コンデンサＣｓ１に残留している電圧（電荷）を放電させる。
【００４０】
具体的には、図３（ｃ）に示すように、スイッチＳＷ１３がＯＮする。これにより、コンデンサＣｓ１の両端部が同電位となり、コンデンサＣｓ１に残留している略全ての電圧は、電源電圧ＶＤＤを介して放電される。従って、ＰＭＯＳトランジスタＰＭ１１が確実にＯＦＦする。これにより、ＰＭＯＳトランジスタＰＭ１１の誤動作を確実に防止することができる。
【００４１】
その後、再び充電期間に移行し、処理を継続する。
ところで、前述したように、ＮＭＯＳトランジスタＮＭ１０、１１には、そのドレイン・ソース間の耐圧が、それぞれ、スイッチＳＷ１２の両端の耐圧より低いものが用いられている。以下、この理由を図４を用いて説明する。
【００４２】
図４は、スイッチＳＷ１２をＭＯＳＦＥＴで構成しかつ基準電流Ｉｒｅｆ側に接続した場合のユニット回路を示す回路図である。なお、図４では、図２に示す各ユニット回路の一部を簡素化して示している。
【００４３】
本実施の形態では、基準電流Ｉｒｅｆ側に接続されたスイッチＳＷ１２は、ゲートに定電圧Ｖ0が印加されたＮＭＯＳトランジスタであり、飽和領域で動作し、駆動電流Ｉ０１は、そのドレイン・ソース間電圧ＶSWｄｓによらないため、このスイッチＳＷ１２のドレイン・ソース間ＶSWｄｓに、電源電圧ＶＤＤのほとんどの電圧が印加されることになる。そのため、スイッチＳＷ１２の耐圧は、電源電圧ＶＤＤ以上のものが必要となる。
【００４４】
また、スイッチＳＷ１２に流れる電流は、駆動電流Ｉ０１になるよう、そのゲート・ソース間電圧ＶSWｇｓが調整される。従って、ＮＭＯＳトランジスタＮＭ１１のドレイン・ソース間の電圧ＶNMｄｓは、スイッチＳＷ１２のゲート電圧Ｖ0からスイッチＳＷ１２のゲート・ソース間の電圧降下分、すなわち、スイッチＳＷ１２のゲート電圧から電圧ＶSWｇｓを引いた電圧となる。
【００４５】
この電圧ＶNMｄｓは、電源電圧ＶＤＤに比べてはるかに小さい。ＮＭＯＳトランジスタＮＭ１０のドレイン・ソース間電圧もこれに準じたものでよいから、ＮＭＯＳトランジスタＮＭ１１のドレイン・ソース間の耐圧は、それぞれ、スイッチＳＷ１２の両端の耐圧より低いものを用いることができる。
【００４６】
このため、ＮＭＯＳトランジスタＮＭ１０、ＮＭ１１のしきい値ばらつきを小さくすることができ、出力電流のばらつきや輝度ムラの抑制を実現できる。
以上説明したように、本実施の形態の有機ＥＬ表示装置によれば、コンデンサＣｓ１、Ｃｓ２、・・・、ＣｓＮを設置したことにより、ＰＭＯＳトランジスタＰＭ１１、ＰＭ２２１、・・・、ＰＭＮ１のしきい値電圧のＯＮ／ＯＦＦ特性がばらついていたとしても、ＰＭＯＳトランジスタＰＭ１１、ＰＭ２１、・・・、ＰＭＮ１に対して、それぞれ、カレントミラー回路により基準電流Ｉｒｅｆを定数倍した電流により定まるゲート・ソース間電圧Ｖｇｓが印加されるため、ユニット回路２１、２２、・・・、２Ｎから、それぞれ、ばらつきの小さい駆動電流が出力される。
【００４７】
これにより、ＰＭＯＳトランジスタＰＭ１１、ＰＭ２１、・・・、ＰＭＮ１の特性のばらつきの影響を低減または除去することができ、駆動電流のばらつきの小さな有機ＥＬ表示装置を実現することができるため、表示部１の輝度ムラを低減または抑制することができ、視認性を向上させることができる。
【００４８】
また、ＰＭＯＳトランジスタＰＭ２１、ＰＭ２２、・・・、ＰＭ２Ｎのゲート・ソース間電圧Ｖｇｓを、特性のばらつきを防止するために（必要以上に）上げる必要がない。従って、ＰＭＯＳトランジスタＰＭ２１、ＰＭ２２、・・・、ＰＭ２Ｎのドレイン・ソース間電圧Ｖｄｓを低くすることができる。この結果、各ユニット回路における消費電力（Ｉｄｓ×Ｖｄｓ）を低減することができる。
【００４９】
また、駆動電流（ＰＭＯＳトランジスタのドレイン電流Ｉｄｓ）の変動によるＰＭＯＳトランジスタのゲート電圧Ｖｇｓの変動の影響も低減または抑制されるため、広い電流範囲で電流誤差の小さいデータ線駆動回路を実現することができる。
【００５０】
さらに、従来の回路では、基準電流を絶えず流し続けていたが、本実施形態では、基準電流に相当する電流は、データ書き込み期間のみ流せばよいため、データ線駆動回路の低消費電流化、さらには、有機ＥＬ表示装置全体の低消費電流化を図ることができる。
【００５１】
また、上述のようにＮＭＯＳトランジスタＮＭ１０、ＮＭ１１のドレイン・ソース間の耐圧は、それぞれ、スイッチＳＷ１２の両端の耐圧より低いものが用いられているため、ＮＭＯＳトランジスタＮＭ１０、１１には、比較的低耐圧（例えば、５Ｖ程度）のものを用いることができる。よって、高耐圧（例えば、５０Ｖ程度）のＭＯＳＦＥＴに比べて、ＮＭＯＳトランジスタＮＭ１０、ＮＭ１１のしきい値電圧のばらつきが小さい。従って、カレントミラー回路による出力電流Ｉのばらつきを好適に防止することができる。
【００５２】
次に、有機ＥＬ表示装置の第２の実施の形態について説明する。
図５は、第２の実施の形態の有機ＥＬ表示装置を示す回路図である。
以下、第２の実施の形態の有機ＥＬ表示装置について、前述した第１の実施の形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００５３】
第２の実施の形態の有機ＥＬ表示装置は、データ駆動回路が異なり、それ以外は第１の実施の形態と同様である。
図５に示すように、第２の実施の形態の有機ＥＬ素子のデータ線駆動回路４０は、ＰＡＭ方式の階調制御を行う。すなわち、駆動電流を所望の大きさに変化させることにより、有機ＥＬ素子Ｅの階調制御を行う。
【００５４】
以下、第２の実施の形態のユニット回路４１、４２、・・・、４Ｎについて説明するが、これらのユニット回路４１、４２、・・・、４Ｎは、その構成が互いに同じであるため、以下代表的にユニット回路４１について説明する。
【００５５】
ユニット回路４１は、Ｄ／Ａ変換器（ＤＡＣ）４１ａを有している。
Ｄ／Ａ変換器４１ａは、外部から入力されるデジタルデータＤａｔａ１に応じた大きさの駆動電流Ｉ０１を出力する。
【００５６】
このデジタルデータＤａｔａ１の大きさを変えることにより、駆動電流Ｉ０１の大きさが変化する。
また、Ｄ／Ａ変換器４１ａには、前述した第１の実施の形態の図４を用いて説明した理由と同様の理由で、その出力部のノードＮ１・ＧＮＤ間の耐圧が、スイッチＳＷ１２の両端の耐圧より低いものが用いられている。
【００５７】
この第２の実施の形態の有機ＥＬ表示装置においても、第１の実施の形態の有機ＥＬ表示装置と同様の効果が得られる。
以上、本発明の好適な実施の形態について詳述したが、本発明は、その特定の実施の形態に限定されるものではない。
【図面の簡単な説明】
【００５８】
【図１】第１の実施の形態の有機ＥＬ表示装置を示すブロック図である。
【図２】図１に示す駆動回路のデータ線駆動回路の回路図である。
【図３】図２に示す各ユニット回路の動作を示す図である。
【図４】スイッチＳＷ１２をＭＯＳＦＥＴで構成しかつ基準電流Ｉｒｅｆ側に接続した場合のユニット回路を示す回路図である。
【図５】第２の実施の形態の有機ＥＬ表示装置を示す回路図である。
【図６】従来のＰＷＭ方式におけるデータ線駆動回路を示す回路図である。
【図７】従来のＰＡＭ方式におけるデータ線駆動回路を示す回路図である。
【符号の説明】
【００５９】
１０  走査線駆動回路
２０  データ線駆動回路
４０  データ線駆動回路
４１ａ、４２ａ、・・・、４Ｎａ  Ｄ／Ａ変換器
Ｃｓ１、Ｃｓ２、・・・、ＣｓＮ  コンデンサ
Ｅ、Ｅ（１  １）、Ｅ（ｍ  １）、Ｅ（１  ｎ）、Ｅ（ｍ  ｎ）  有機ＥＬ素子
Ｉ０１、Ｉ０２、・・・、Ｉ０Ｎ  駆動電流
Ｉｒｅｆ  基準電流
Ｋ１、・・・、Ｋｍ  走査線
Ｌ１、・・・、Ｌｎ  データ線
ＮＭ１０、ＮＭ１１、・・・、ＮＭＮ１  ＮＭＯＳトランジスタ
ＳＷ１、ＳＷ２、ＳＷ３  スイッチ
Ｖｇｓ  駆動電圧
【図１】
2006227151.tif 000003
【図２】
2006227151.tif 000004
【図３】
2006227151.tif 000005
【図４】
2006227151.tif 000006
【図５】
2006227151.tif 000007
【図６】
2006227151.tif 000008
【図７】
2006227151.tif 000009