(57)【要約】【課題】  ＣＳＰ等の表面実装型の半導体装置において、半導体装置の電極部と半導体装置を搭載する回路基板の接続パターンとの接合不良箇所を特定することができるようにする。【解決手段】  略板状の半導体パッケージ部３と、その厚さ方向の一端面３ａに配された複数の電極部５と、前記半導体パッケージ部３の内部に配され、隣り合う２つの前記電極部５を相互に電気接続する少なくとも１つの配線ユニット３３と、前記一端面３ａを除く前記半導体パッケージ部３の表面から外方に露出する少なくとも１つの外部端子３５とを備え、該外部端子３５が、前記配線ユニット３３と電気的に接続されている半導体装置１を提供する。【選択図】      図２
2006253358.tif 000002
【特許請求の範囲】
【請求項１】
略板状の半導体パッケージ部と、その厚さ方向の一端面に配された複数の電極部と、前記半導体パッケージ部の内部に配され、隣り合う２つの前記電極部を相互に電気接続する少なくとも１つの配線ユニットと、前記一端面を除く前記半導体パッケージ部の表面から外方に露出する少なくとも１つの外部端子とを備え、
該外部端子が、前記配線ユニットと電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記半導体パッケージ部が、前記一端面側を構成する略板状の配線パッケージ部と、前記一端面の反対側に位置する前記配線パッケージ部の他端面に配される半導体チップとを備え、
前記配線ユニットが、前記半導体チップの表面に形成された複数のパッド電極と、前記半導体チップの内部に設けられ、隣り合う２つの前記パッド電極を相互に電気接続するパッド接続部と、前記電極部と前記パッド電極とを１つずつ相互に電気接続する配線部とを備え、
前記配線部の中途部に、前記外部端子が１つずつ配されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部が、その両端を前記配線パッケージ部の一端面及び前記他端面に各々露出させるように、前記配線パッケージ部の内部に配され、
前記パッド電極が、前記配線パッケージ部の他端面に露出する前記配線部と接触する前記半導体チップの表面に形成され、
前記外部端子が、前記配線パッケージの厚さ方向に沿う側面から外方に露出していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載の半導体装置と、前記電極部を接触させることにより複数の前記配線ユニットをデイジーチェーンで接続させる複数の接続パターンを表面に形成した回路基板とを用いた半導体装置の実装評価方法であって、
前記半導体装置の一端面を前記回路基板の表面に対向配置させると共に、前記接続パターンと前記電極部とを相互に接合させ、
前記接続パターンと、該接続パターンから１つの前記電極部を介して接続された前記外部端子との間の電気的な導通状態を確認することを特徴とする半導体装置の実装評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チップサイズパッケージ（Chip Size Package）等の表面実装型の半導体装置、及びその実装評価方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ等の半導体装置には、チップサイズパッケージ（以下、ＣＳＰと呼ぶ。）等のように半導体チップとほぼ同等の寸法で形成することができる表面実装型のものがあり、電子機器の小型軽量化を実現する実装技術として注目されている。この種の半導体装置は、厚さ方向の一端面に回路基板の接続パターンと接続する電極部を複数備えているため、この半導体装置を回路基板に実装した状態においては、半導体装置の一端面を回路基板に対向するように配する構成となっている。したがって、この実装状態においては、回路基板の接続パターンと半導体装置の電極部との電気接続を目視で確認することができない。
従来では、隣り合う電極部を相互に電気接続した半導体装置を回路基板に実装した状態において、複数の電極部がデイジーチェーンで接続されるように構成し、回路基板から引き出されたデイジーチェーンの端子間の電気的な接続を調べることにより、半導体装置と回路基板の接続パターンとの電気的な接続性を確認している（例えば、特許文献１参照。）。
【特許文献１】特開平１０−１１５６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の半導体装置においては、半導体装置の電極部と回路基板のパターンとの電気的な接続性を確認することしかできず、複数存在する電極部とパターンとの電気接続のうち、接合不良な箇所を特定することができないという問題がある。すなわち、回路基板の各パターンに接合された２つの電極部のうち、どちらにパターンとの接合不良が発生しているかを特定することができない。
この発明は、上述した事情に鑑みてなされたものであって、電極部と回路基板の接続パターンとの接合不良箇所を特定することができる半導体装置とその実装評価方法を提供することを目的としている。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、略板状の半導体パッケージ部と、その厚さ方向の一端面に配された複数の電極部と、前記半導体パッケージ部の内部に配され、隣り合う２つの前記電極部を相互に電気接続する少なくとも１つの配線ユニットと、前記一端面を除く前記半導体パッケージ部の表面から外方に露出する少なくとも１つの外部端子とを備え、該外部端子が、前記配線ユニットと電気的に接続されていることを特徴とする半導体装置を提案している。
【０００５】
この発明に係る半導体装置を回路基板に実装する際には、半導体パッケージ部の一端面を回路基板の表面に対向配置して、半導体装置の電極部と回路基板の表面に形成された接続パターンとを接合して電気的に接続する。この状態においては、電極部と接続パターンとの電気接続部分が半導体装置により覆い隠されることになる。
この状態において、所定の外部端子と、これに隣接する電極部に接続された回路基板の接続パターンとの間の電気的な導通状態を確認することにより、所定の電極部と接続パターンとの間の電気的な欠陥の有無を判断することができる。すなわち、前述した所定の外部端子と接続パターンとの間が電気的に導通していないと確認された際には、所定の電極部と接続パターンとの接合が不十分であることを判断できる。
【０００６】
請求項２に係る発明は、請求項１に記載の半導体装置において、前記半導体パッケージ部が、前記一端面側を構成する略板状の配線パッケージ部と、前記一端面の反対側に位置する前記配線パッケージ部の他端面に配される半導体チップとを備え、前記配線ユニットが、前記半導体チップの表面に形成された複数のパッド電極と、前記半導体チップの内部に設けられ、隣り合う２つの前記パッド電極を相互に電気接続するパッド接続部と、前記電極部と前記パッド電極とを１つずつ相互に電気接続する配線部とを備え、前記配線部の中途部に、前記外部端子が１つずつ配されていることを特徴とする半導体装置を提案している。
【０００７】
請求項３に係る発明は、請求項２に記載の半導体装置において、前記配線部が、その両端を前記配線パッケージ部の一端面及び前記他端面に各々露出させるように、前記配線パッケージ部の内部に配され、前記パッド電極が、前記配線パッケージ部の他端面に露出する前記配線部と接触する前記半導体チップの表面に形成され、前記外部端子が、前記配線パッケージの厚さ方向に沿う側面から外方に露出していることを特徴とする半導体装置を提案している。
【０００８】
これらの発明に係る半導体装置によれば、配線部及びパッド接続部により相互に電気的に接続した２つの外部端子間の電気的な導通状態を確認することにより、配線部とパッド電極との間の電気的な欠陥の有無を判断できる。すなわち、２つの外部端子の間が電気的に導通していないと確認された際には、配線部とパッド電極との電気接続が不十分であることを判断できる。なお、この判断は、外部端子間の導通状態を確認することにより行われるため、配線部とパッド電極との電気接続部分を目視することができなくても行うことができる。
【０００９】
請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の半導体装置と、前記電極部を接触させることにより複数の前記配線ユニットをデイジーチェーンで接続させる複数の接続パターンを表面に形成した回路基板とを用いた半導体装置の実装評価方法であって、前記半導体装置の一端面を前記回路基板の表面に対向配置させると共に、前記接続パターンと前記電極部とを相互に接合させ、前記接続パターンと、該接続パターンから１つの前記電極部を介して接続された前記外部端子との間の電気的な導通状態を確認することを特徴とする半導体装置の実装評価方法を提案している。
【００１０】
この発明に係る半導体装置の実装評価方法によれば、外部端子と、これに隣接する電極部に接続された回路基板の接続パターンとの間の電気的な導通状態を確認することにより、所定の電極部と接続パターンとの間の電気的な欠陥の有無を判断することができる。すなわち、前述した所定の外部端子と接続パターンとの間が電気的に導通していないと確認された際には、所定の電極部と接続パターンとの接合が不十分であることを判断できる。
【発明の効果】
【００１１】
請求項１及び請求項４に係る発明によれば、半導体装置の外部端子と所定の電極部に接続された回路基板の接続パターンとの間の電気的な導通状態を確認することにより、電極部と回路基板の接続パターンとの接合不良箇所を特定することができる。
【００１２】
また、請求項２及び請求項３に係る発明によれば、２つの外部端子間の電気的な導通状態を確認することにより、配線部とパッド電極との電気接続が不良な箇所を特定することが可能となる、すなわち、半導体装置内部の電気的な接続状態を確認することができる。
【発明を実施するための最良の形態】
【００１３】
図１から図６はこの発明に係る一実施形態を示しており、この実施の形態に係る半導体装置は、集積回路を形成した半導体チップの主面からはみ出さない位置に、実装基板の外部回路に接続する電極を設けたウエハレベルＣＳＰ（以下、ＷＬＣＳＰと呼ぶ）の一種を対象としたものである。図１，２に示すように、この半導体装置１は、平面視略矩形状に形成された板状の半導体パッケージ部３と、その厚さ方向の一端面３ａから突出する複数の半田ボール（電極部）５とを備えている。
各半田ボール５は半田を略球体状に形成してなるものである。半導体パッケージ部３は、その一端面３ａ側を構成する配線パッケージ部７と、その他端面７ｂ側に重ねて配される平面視略矩形状に形成された板状の半導体チップ９とを備えている。
【００１４】
半導体チップ９は、半導体装置１の電気配線を確認するためのダミーチップであり、その厚さ方向に面する主面（表面）９ａに形成された複数（図示例では８つ）のパッド電極１３と、内部に設けられ、相互に隣り合う２つのパッド電極１３を相互に電気接続する複数（図示例では４つ）のパッド接続部１５とを備えている。各パッド電極１３は、個々に半田ボール５と電気的に接続されるものであり、半導体チップ９の主面９ａの周縁に配されている。
配線パッケージ部７は、複数の半田ボール５及びパッド電極１３を個々に電気的に接続する配線部１７と、半導体チップ９の主面９ａを覆うと共に配線部１７を封止する絶縁部１９とを備えている。
【００１５】
絶縁部１９は、半導体チップ９の主面９ａにパッシベーション膜２１、保護膜２３及び樹脂モールド部２５を順次重ねたものであり、これらパッシベーション膜２１、保護膜２３及び樹脂モールド部２５は各々電気的な絶縁材料から形成されている。
パッシベーション膜２１は、半導体チップ９の主面９ａから二酸化シリコン（ＳｉＯ２）の薄膜と窒化シリコン（ＳｉＮ）の薄膜とを順次重ねて形成したものであり、配線部１７と電気的に接続するためのパッド電極１３を避けて半導体チップ９の主面９ａを覆うように形成されている。
【００１６】
保護膜２３は、ポリイミド（ＰＩ）から形成されており、パッシベーション膜２１の表面２１ａ、及び、パッド電極１３とパッシベーション膜２１とにより画定された凹部２２の側壁面を覆うように形成されている。
樹脂モールド部２５は、保護膜２３の表面２３ａを覆うと共に配線部１７を封止するように形成されている。この樹脂モールド部２５は、配線部１７よりも硬度の低い樹脂材料から形成され、半導体チップ９と同じ平面視略矩形状に形成されている。
【００１７】
配線部１７は、パッド電極１３と保護膜２３とにより画定された凹部２４を埋めると共に、保護膜２３と樹脂モールド部２５との間で凹部２４の開口部から後述する半田ボール５と配線パッケージ部７の厚さ方向に重なる位置まで延びて形成され、さらに、半田ボール５に向けて前記厚さ方向に延びている。この配線部１７は、保護膜２３の表面２３ａに形成されたアンダーバリアメタル２７（以下、ＵＢＭ２７と呼ぶ）と、ＵＢＭ２７に重ねて配された配線層２９と、配線層２９の表面２９ａから半田ボール５に向けて延びる略円柱状のポスト３１とから構成されている。
【００１８】
ＵＢＭ２７は、チタン（Ｔｉ）若しくはクロム（Ｃｒ）から形成されており、配線層２９は、銅（Ｃｕ）から形成されている。なお、ＵＢＭ２７は、配線層２９の厚さよりも充分に薄く形成されている。すなわち、例えば、ＵＢＭ２７の厚さは、０．１８μｍであり、配線層２９の厚さは、０．６０μｍとなっている。ポスト３１は、銅から形成されており、その上端面３１ａが樹脂モールド部２５の表面２５ａと共に略同一平面を形成している。なお、樹脂モールド部２５の表面２５ａは、半導体パッケージ部３の一端面３ａを構成している。
以上のように構成された配線部１７、並びに、前述した半導体チップ９のパッド電極１３及びパッド接続部１５により、半導体パッケージ部３の内部に設けられ、相互に隣り合う２つの半田ボール５を相互に電気接続する配線ユニット３３が構成されている。
【００１９】
この配線パッケージ部７は、上述した絶縁部１９及び配線部１７の他に、その厚さ方向に沿う樹脂モールド部２５の側面（表面）２５ｂから外方に露出する複数（図示例では８つ）の外部端子３５を備えている。なお、樹脂モールド部２５の側面（表面）２５ｂは、半導体チップ９の厚さ方向に沿う側面９ｂと共に半導体パッケージ部３の側面を構成するものである。
各外部端子３５は、図１，３に示すように、銅から形成されており、パッド電極１３側からポスト３１側まで延びるＵＢＭ２７及び配線層２９の中途部から分岐した分枝配線部３７により各配線部１７と電気的に接続されている。この分枝配線部３７は、前述した配線部１７と同様のＵＢＭ２７及び配線層２９から構成されている。そして、外部端子３５は、分枝配線部３７の配線層２９の表面２９ａに配され、樹脂モールド部２５の表面２５ａ及び側面２５ｂと共にそれぞれ略同一平面を形成している。
【００２０】
以上のように構成された半導体装置１の製造方法について説明する。
図４に示すように、はじめに、パッド電極１３を避けて半導体チップ９の主面９ａにパッシベーション膜２１を形成する。次いで、パッシベーション膜２１の表面２１ａ及び凹部２２の側壁面に保護膜２３を形成し、保護膜２３の表面２３ａ及び凹部２４の側壁面及び底壁面に薄膜状のＵＢＭ２７を形成する。
そして、配線層２９を形成する部分を除くＵＢＭ２７の表面２７ａに第１のレジスト層４１を形成する。この第１のレジスト層４１の形成領域は、配線部１７及び分枝配線部３７用の配線層２９を形成するための領域である。その後、第１のレジスト層４１が形成されていない部分、すなわち、ＵＢＭ２７が露出している部分を銅で埋めて配線層２９を形成する。その後、第１のレジスト層４１を除去する。
【００２１】
その後、ポスト３１を形成する部分を除く配線層２９及び露出しているＵＢＭ２７の表面２７ａに第２のレジスト層４３を形成する。この状態においては、配線層２９の表面２９ａの一部のみが露出することになる。そして、第２のレジスト層４３が形成されていない部分、すなわち、配線層２９が露出している部分を銅で埋めてポスト３１及び外部端子３５を形成する。これら配線層２９、ポスト３１及び外部端子３５の形成終了後には、第２のレジスト層４３を除去し、配線層２９により覆われていないＵＢＭ２７をエッチングにより除去する。
最後に、保護膜２３の表面２３ａを覆うと共に、ポスト３１の上端面３１ａ及び外部端子３５が外方に露出するように配線部１７及びポスト３１を樹脂材料により封止し、ポスト３１の上端面３１ａに半田ボール５を取り付けることにより半導体装置１の製造が終了する。
【００２２】
以上のように構成された半導体装置１と、この半導体装置１を搭載する回路基板との電気接続を確認する際には、図５，６に示すように、複数の配線ユニット３３をデイジーチェーンで電気的に接続させる回路基板４１を用意する。半導体装置１の一端面３ａに対向する回路基板４１の表面４１ａには、相互に隣り合う配線ユニット３３の両端部に設けられた２つの半田ボール５に接合させる第１の接続パターン４３（図示例では３つ）と、デイジーチェーンの両端部に位置する半田ボール５を接合させる第２の接続パターン４５（図示例では２つ）とが形成されている。
【００２３】
なお、これら第１、第２の接続パターン４３，４５は、半導体装置１を回路基板４１に搭載した状態において半導体装置１により覆い隠される。このため、回路基板４１には、これら第１、第２の接続パターン４３，４５から半導体装置１の搭載領域から外れた位置まで引き出される引出配線４７と、各引き出し配線４７の先端に設けられ、回路基板４１の表面４１ａに露出する検査用端子４９，５１も形成されている。
この回路基板４１に半導体装置１を搭載する際には、樹脂モールド部２５の表面２５ａを回路基板４１の表面４１ａに対向させた状態で、半田ボール５を加熱しながら半導体装置１を回路基板４１の表面４１ａに押しつける。
【００２４】
次に、回路基板４１に対する半導体装置１の実装評価方法について以下に述べる。
半導体装置１と回路基板４１との電気的な導通状態を確認する際には、はじめに、２つの第２の接続パターン４５から引き出された２つの検査用端子５１間の導通状態、すなわち、デイジーチェーンの導通を確認する。これにより、半導体装置１と回路基板４１との電気的な接続性を確認することができる。ここで、第２の接続パターン４５から引き出された検査用端子５１間が電気的に導通されていないと確認された際には、少なくともいずれか１つの半田ボール５と第１、第２の接続パターン４３，４５との接合が不良であると判断される。
【００２５】
そして、いずれかの半田ボール５と第１、第２の接続パターン４３，４５とが接合不良とであると判断された場合には、各接続パターン４３，４５と、接続パターン４３，４５から１つの半田ボール５を介して接続された外部端子３５との電気的な導通状態を確認する。具体的には、各接続パターン４３，４５と電気接続された検査用端子４９，５１と、前述した外部端子３５との間の導通状態を確認する。
これにより、特定の半田ボール５と第１、第２の接続パターン４３，４５との電気的な欠陥の有無を判断することができる。すなわち、特定の半田ボール５と第１、第２の接続パターン４３，４５との間が電気的に導通していないと確認された際には、特定の半田ボール５と第１、第２の接続パターン４３，４５との接合が不十分であることを判断できる。
【００２６】
また、配線パッケージ部７と半導体チップ９との電気的な接続、すなわち、配線部１７とパッド電極１３との電気接続を調べる際には、同一の配線ユニット３３に設けられた相互に隣接する２つの外部端子３５間の導通状態を確認する。ここで、２つの外部端子３５間が導通していないと確認された場合には、配線部１７とパッド電極との電気接続が不十分であることや、配線部１７に欠陥があることを判断できる。
なお、上述した配線部１７とパッド電極１３との電気接続の確認は、半導体装置１を回路基板４１に搭載する前に行っても良いし、回路基板４１に搭載した後に行うとしても構わない。
さらに、半導体装置１を回路基板４１に搭載する前に、予め、特定の外部端子３５と、配線部１７を介して前記外部端子３５に接続された半田ボール５との間の電気的な導通状態を確認する場合には、半田ボール５と外部端子３５との間の電気的な欠陥の有無、すなわち、特定の半田ボール５と配線部１７との電気接続の欠陥の有無も確認することができる。
【００２７】
上記の半導体装置１及びその実装評価方法によれば、外部端子３５と特定の半田ボール５に接続された回路基板４１の第１、第２の接続パターン４３，４５との電気的な導通状態を確認することにより、半田ボール５と第１、第２の接続パターン４３，４５との接合不良箇所を特定することができる。
また、半田ボール５と第１、第２の接続パターン４３，４５との接合不良箇所の特定は、デイジーチェーンが導通していないと確認された場合にのみ行えばよいため、半導体装置１の実装評価を効率よく行うことができる。
さらに、同一の配線ユニット３３に接続された２つの外部端子３５間の電気的な導通状態を確認することにより、パッド電極１３と配線部１７との電気接続が不良な箇所を特定することが可能となる、すなわち、半導体装置１内部の電気的な接続を特定することができる。
【００２８】
なお、上記の実施の形態においては、ＷＬＣＳＰを対象とした半導体装置１について説明したが、これに限ることはなく、少なくとも表面実装型の半導体装置に適用することができる。すなわち、例えば、図７に示すように、半導体チップ９の主面９ａが配線パッケージ部７の他端面７ｂと同じ方向に向くように、半導体チップ９を他端面７ｂに配し、ワイヤー６３により配線パッケージ部７の他端面７ｂに露出する配線部１７とパッド電極１３とを電気接続した構成の半導体装置６１に適用しても構わない。
この構成の場合には、半導体チップ９のパッド電極１３及びパッド接続部１５と、配線パッケージ部７の配線部１７と、ワイヤー６３とにより、相互に隣接する２つの半田ボール５を電気的に接続する配線ユニット６５が構成されることになる。
【００２９】
また、配線部１７及び外部端子３５は、分枝配線部３７により電気接続されるとしたが、これに限ることはなく、少なくとも相互に電気的に接続されていればよい。
さらに、パッド電極１３は半導体チップ９の主面９ａの周縁に配されるとしたが、これに限ることはなく、少なくとも隣り合う２つのパッド電極１３がパッド接続部１５により電気的に接続されると共に配線部１７と電気接続されるように配されていればよい。したがって、パッド電極１３は、半導体チップ９の主面９ａの中央部に配されるとしても構わない。
【００３０】
また、配線ユニット３３は、配線部１７、パッド電極１３及びパッド接続部１５から構成されるとしたが、パッド電極１３と配線部１７との電気的な接続状態を確認しない場合には、例えば、相互に隣り合う２つの半田ボール５を配線部１７により直接電気接続しても構わない。すなわち、相互に隣り合う２つの半田ボール５を電気的に接続する配線ユニットは、２つの半田ボール５を相互に電気接続する配線ユニットを配線部１７のみから構成されるとしても良い。この構成においては、２つの半田ボール５間に配される配線部１７に１つの外部端子３５を電気接続するだけでよい。
【００３１】
また、半田ボール５は、球体状に形成してなるとしたが、これに限ることはなく、少なくとも樹脂モールド部２５の表面２５ａから突出する電極部を備えていればよい。すなわち、例えば、図８（ａ），（ｂ）に示すように、配線部１７のポスト６７に一体的に形成して、樹脂モールド部２５の表面２５ａから突出させた突起部６９を電極部として構成しても構わない。これら突起部６９は、例えば、めっき成長や銅ペーストを塗布するスクリーン印刷により形成してもよい。また、例えば、図８（ｃ）に示すように、ポスト７１及び樹脂モールド部２５を形成した後に、レジストパターニングし、めっき成長で断面視略矩形状の突起部７３を電極部として形成するとしても構わない。
また、第１、第２の接続パターン４３，４５に接合させる電極部は、例えば、樹脂モールド部２５の表面２５ａと同一平面を形成するポスト３１，７１の先端面のみから構成されるとしても構わない。上記構成の場合には、半導体装置を回路基板４１に搭載する際に、別途半田によりポスト３１，７１と回路基板４１の第１、第２の接続パターン４３，４５とを電気的に接続すればよい。
【００３２】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００３３】
【図１】この発明の一実施形態に係る半導体装置を示す概略平断面図である。
【図２】図１の半導体装置のＡ−Ａ矢視断面図である。
【図３】図１の半導体装置の外部端子と配線部及びパッド電極との接続状態を示す概略拡大断面図である。
【図４】図１の半導体装置の製造方法を示す模式図である。
【図５】図１の半導体装置を回路基板に実装した状態を示す概略平断面図である。
【図６】図１の半導体装置を回路基板に実装した状態を示す概略側断面図である。
【図７】この発明の他の実施形態に係る半導体装置を示す概略側面図である。
【図８】この発明の他の実施形態に係る半導体装置の電極部を示す拡大断面図である。
【符号の説明】
【００３４】
１，６１・・・半導体装置、３・・・半導体パッケージ部、３ａ・・・一端面、５・・・半田ボール（電極部）、７・・・配線パッケージ部、７ｂ・・・他端面、９・・・半導体チップ、９ａ・・・主面（表面）、１３・・・パッド電極、１５・・・パッド接続部、１７・・・配線部、２５ｂ・・・側面（表面）、３３，６５・・・配線ユニット、３５・・・外部端子、４１・・・回路基板、４１ａ・・・表面、４３・・・第１の接続パターン、４５・・・第２の接続パターン、６９，７３・・・突起部（電極部）
【図１】
2006253358.tif 000003
【図２】
2006253358.tif 000004
【図３】
2006253358.tif 000005
【図４】
2006253358.tif 000006
【図５】
2006253358.tif 000007
【図６】
2006253358.tif 000008
【図７】
2006253358.tif 000009
【図８】
2006253358.tif 000010