(57)【要約】【課題】  本発明は電圧降下をリップル下限値に設定することを目的とするリップルフィルタ回路を提供する。【解決手段】リップルフィルタ回路は、パワーＭＯＳトランジスタ１１１を備えており、リップル下限値でフィルタ出力を調整できる。【選択図】図１
2006287989.tif 000002
【特許請求の範囲】
【請求項１】
リップル成分を含む入力電圧がソース電極側に印加されドレイン電極側をリップル処理出力とした直列制御用ＰチャネルパワーＭＯＳトランジスタと、
前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、
前記基準電圧発生部の出力の基準電圧と前記ＰチャネルパワーＭＯＳトランジスタのドレイン電圧との差が小さくなる方向に前記ＰチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器と
を設けたリップルフィルタ回路。
【請求項２】
リップル成分を含む入力電圧がドレイン電極側に印加されゲート電極に前記入力電圧よりも高い電圧が印加されソース電極側をリップル処理出力とした直列制御用ＮチャネルパワーＭＯＳトランジスタと、
前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、
前記基準電圧発生部の出力の基準電圧と前記ＮチャネルパワーＭＯＳトランジスタのソース電圧との差が小さくなる方向に前記ＮチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器と
を設けたリップルフィルタ回路。
【請求項３】
基準電圧発生部を、抵抗と電流源の直列回路に前記入力電圧が印加され、前記電流源と並列に平滑コンデンサが接続され、平滑コンデンサの端子電圧を基準電圧としたことを特徴とする
請求項１または請求項２記載のリップルフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は直流電源ライン上に発生したリップル成分を低減するために使用されるリップルフィルタ回路に関する。
【背景技術】
【０００２】
（特許文献１）などに記載された従来のリップルフィルタ回路は、図４に示すように構成されている。
ＤＣ／ＤＣコンバータ３０１の出力電圧で第１の負荷３０３を駆動することによって、電源ラインＡに図５（ａ）に示したように入力電圧Ｖｉｎの直流成分の上に±Ｖｒのリップルが発生する場合がある。
【０００３】
このような場合に、電源仕様の規格範囲が厳しい第２の負荷回路３０７にさらに給電する場合には、直列制御用のＰＮＰトランジスタ３１１と誤差増幅器３１５およびリップル電圧検出回路３０２などで構成されているリップルフィルタ回路を介して、供給電圧に含まれるリップルを低減して、図５（ｂ）のように処理した供給電圧を給電している。
【０００４】
このリップルフィルタ回路は次のように構成されている。
誤差増幅器３１５の非反転入力端子（＋）には、入力電圧としての前記電源ラインＡの電圧を抵抗３１８と抵抗３１９で分圧し、コンデンサ３２０により平均化された電圧が印加されている。
【０００５】
誤差増幅器３１５の反転入力端子（−）には、ＰＮＰトランジスタ３１１のコレクタの電圧（出力電圧（Ｖｏ））が抵抗３１６を通して印加されるとともに、この誤差増幅器３１５の反転入力端子（−）には、前記入力電圧からリップル電圧検出回路３０２が検出したリップル電圧のピーク値Ｖｒが抵抗３１７を通して印加されている。
【０００６】
抵抗３１８と抵抗３１９を同じ値に、また、抵抗３１６と抵抗３１７を同じ値にすれば、非反転入力端子（＋）にはＶｉｎ／２が、反転入力端子（−）には（Ｖｏ＋Ｖｒ）／２がそれぞれ印加される。このとき誤差増幅器３１５、抵抗３１４、トランジスタ３１３、抵抗３１２およびＰＮＰトランジスタ３１１から構成される負帰還回路により、非反転入力端子（＋）と反転入力端子（−）が同電位となるように動作する。
【０００７】
つまり、Ｖｉｎ／２＝（Ｖｏ＋Ｖｒ）／２より、Ｖｏ＝Ｖｉｎ−Ｖｒ
となり、出力電圧（Ｖｏ）は入力電圧（Ｖｉｎ）よりリップル電圧の負の半サイクルのピーク値だけ低い値となる。
【０００８】
出力電圧（Ｖｏ）が入力電圧（Ｖｉｎ）のリップルの谷の電圧になるように制御する構成であるので、入力電圧（Ｖｉｎ）にリップル分がほとんど無い場合は、出力パワーＰＮＰトランジスタ３１１により生じる電圧降下分だけ低い電圧値が出力電圧（Ｖｏ）となり、入出力電圧差は少なくなる。
【０００９】
また、入力電圧（Ｖｉｎ）にリップル分がある場合は、出力電圧（Ｖｏ）は入力電圧のリップル分の谷の電圧となる。
【特許文献１】特公平６−９５８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）との電位差を小さくして使用したい場合には、バイポーラＰＮＰトランジスタ３１１のエミッタ−コレクタ間電圧ＶＣＥが小さくなってしまう。図６（ａ）はＰＮＰトランジスタ３１１のコレクタ−エミッタ間電圧ＶＣＥ対コレクタ電流ＩＣ特性を示し、コレクタ−エミッタ間電圧ＶＣＥを小さくすると、トランジスタの増幅作用が正常に機能しない飽和領域に入ってしまい、リップルフィルタ回路のフィルタ機能が十分に機能しなくなる。少なくとも、トランジスタのコレクタ−エミッタ間電圧ＶＣＥが飽和電圧ＶＣＥＳＡＴ  以下に電圧では、出力電流を取り出すことはできず、入力電圧（Ｖｉｎ）と出力電圧（Ｖｏ）の電位差を小さくするには限界がある。
【００１１】
また、リップル電圧検出回路３０２からの入力に対してはリップル値ごとに抵抗による合わせ込みが必要となり、その調整が困難である。
ＰＮＰトランジスタ３１１の電圧降下を低減するには、トランジスタの占有面積を大きくしたり、誤差増幅器からＰＮＰトランジスタ３１１のベースに過大な電流を供給したりして、トランジスタの出力電流能力を設定する必要がある。
【００１２】
本発明は、バイポーラトランジスタのような飽和領域によらず、電圧降下をリップル下限値に設定できるリップルフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の請求項１記載のリップルフィルタ回路は、リップル成分を含む入力電圧がソース電極側に印加されドレイン電極側をリップル処理出力とした直列制御用ＰチャネルパワーＭＯＳトランジスタと、前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、前記基準電圧発生部の出力の基準電圧と前記ＰチャネルパワーＭＯＳトランジスタのドレイン電圧との差が小さくなる方向に前記ＰチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器とを設けたことを特徴とする。
【００１４】
本発明の請求項２記載のリップルフィルタ回路は、リップル成分を含む入力電圧がドレイン電極側に印加されゲート電極に前記入力電圧よりも高い電圧が印加されソース電極側をリップル処理出力とした直列制御用ＮチャネルパワーＭＯＳトランジスタと、前記入力電圧のリップル下限値以下の基準電圧を生成して出力する基準電圧発生部と、前記基準電圧発生部の出力の基準電圧と前記ＮチャネルパワーＭＯＳトランジスタのソース電圧との差が小さくなる方向に前記ＮチャネルパワーＭＯＳトランジスタのゲート電圧を制御する誤差増幅器とを設けたことを特徴とする。
【００１５】
本発明の請求項３記載のリップルフィルタ回路は、請求項１または請求項２において、基準電圧発生部を、抵抗と電流源の直列回路に前記入力電圧が印加され、前記電流源と並列に平滑コンデンサが接続され、平滑コンデンサの端子電圧を基準電圧としたことを特徴とする。
【発明の効果】
【００１６】
直列制御素子として使用するパワーＭＯＳトランジスタの特性は、図６（ｂ）に示すようにバイポーラトランジスタに見られたような飽和領域がなく、ドレイン−ソース間電圧ＶＤＳがゼロボルト付近の小信号の領域においても、ドレイン電流ＩＤが流れ、トランジスタサイズ（トランジスタの占有面積）を大きくすればその特性は、ゲート−ソース間電圧ＶＧＳごとの特性はそれぞれ図６（ｂ）に一例を仮想線Ｆで示すように傾きが大きくなり、僅かのＶＤＳの印加で大きなドレイン電流ＩＤが流れる。
【００１７】
したがって、このパワーＭＯＳトランジスタの特性を積極的に活用したこの構成によると、入力電圧より僅かに低い基準電圧を生成して、その基準電圧と出力端子の電圧の誤差がゼロになるように負帰還制御することによって、リップル下限値でリップル成分が無い直流電圧を出力端子より出力できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明のリップルフィルタ回路を各実施の形態に基づいて説明する
（実施の形態１）
図１は本発明の（実施の形態１）のリップルフィルタ回路を備えたＣＤドライブ装置の電源回路を示している。
【００１９】
ＣＤドライブ装置の負荷回路には、信号処理用ＬＳＩや光ピックアップのレーザ駆動用集積回路の他に、電源リップルや大きな出力電流能力と言ったより厳しい電源仕様の規格範囲が要求されるＭＡＳＨ（Multi Stage Noise Shaping）回路ＬＳＩなどが存在している。
【００２０】
電池駆動のＣＤドライブ装置では、電源電池１０１の出力電圧は、ＤＣ／ＤＣコンバータ３０１を介して昇圧され出力電圧Ｖ１に変換されて第１の負荷３０３に直接に給電している。出力電圧Ｖ１は、リップルフィルタ回路１０４を介して第２の負荷３０７に給電している。１０５，１０８は平滑コンデンサである。第１の負荷３０３とは信号処理用ＬＳＩや光ピックアップのレーザ駆動用集積回路であり、第２の負荷３０７はＭＡＳＨ（Multi Stage Noise Shaping）回路ＬＳＩである。
【００２１】
ここでは、第１の負荷３０３を駆動することによって電源ラインＡに、図５（ａ）に示したように、入力電圧Ｖｉｎの直流成分（平均電圧）の上に±Ｖｒのリップル成分が重畳しているとして説明する。
【００２２】
リップルフィルタ回路１０４は、誤差増幅器１１５と直列制御用のＰチャネルパワーＭＯＳトランジスタ１１１と基準電圧発生部１０９を有しており、入力端子１１０に印加された入力電圧は、ソース−ゲート間に抵抗１１２が接続されたトランジスタ１１１のソース−ドレインを介して出力端子１１３に接続されている。トランジスタ１１１のゲートに出力が接続された誤差増幅器１１５は、前記電源ラインＡを電源電圧として動作している。
【００２３】
非反転入力端子（＋）に印加されたサンプル信号と反転入力端子（−）に印加された基準信号との誤差電圧に応じて出力端子の電位が変化する前記誤差増幅器１１５は、非反転入力端子（＋）にトランジスタ１１１のドレインの電圧がサンプル信号として印加され、前記基準電圧発生部１０９の発生した電圧が基準信号として反転入力端子（−）に印加されている。
【００２４】
基準電圧発生部１０９は、前記入力端子１１０に印加された入力電圧を抵抗１１８と電流源１１９との直列回路に印加して、抵抗１１８と電流源１１９との接続点の端子電圧を平滑コンデンサ１２０で平均化して前記非反転入力端子（＊＋）に基準電圧として印加している。
【００２５】
ここで前記入力端子１１０への入力電圧が図５（ａ）に示すように、入力電圧Ｖｉｎの直流成分の上に±Ｖｒのリップルが発生している場合、抵抗１１８の両端に電圧Ｖｒ以上の電圧、具体的には、その一例としてＶｒがドロップするように、電流源１１９による電流と抵抗１１８の抵抗値との積が設定されているとする。したがって、反転入力端子（−）にはリップル下限値（Ｖｉｎ−Ｖｒ）に相当する直流の基準電圧が印加されている。
【００２６】
また、非反転入力端子（＋）に出力端子１１３を接続することで、吸い込み形として動作する誤差増幅器１１５は、その基準電圧と出力端子の電圧の誤差がゼロになるように負帰還制御して、リップル成分が無い直流電圧を出力端子より出力できる。しかも、その直流電圧は、リップル下限値とほぼ等しくすることができる。
【００２７】
また、ＰチャネルパワーＭＯＳトランジスタ１１１を直列制御素子として用いており、バイポーラトランジスタに見られたような飽和領域がなく、ドレイン−ソース間電圧ＶＤＳがゼロボルト付近の小信号の領域においても、ドレイン電流ＩＤが流れ、ソース−ドレイン間の電圧降下が０．２ボルト程度と非常に少ない状態で直流電圧を出力端子１１３より出力できる。
【００２８】
このように、リップルの大小に係らずフィルタ出力電圧の設定が容易となる。また、非反転入力端子（＋）を出力端子１１３に直接に接続することで回路構成が単純化でき、また、電流源１１９の電流値または抵抗１１８の抵抗値の調整により基準電圧を容易に設定できる。
【００２９】
なお、増幅器１１５内の出力回路部がプッシュプル出力回路で構成される場合、抵抗１１２は必ずしも必要としない。
（実施の形態２）
（実施の形態１）を示す図１では直列制御素子としてＰチャネルパワーＭＯＳトランジスタ１１１を使用していたのに対して、この（実施の形態２）ではＮチャネルパワーＭＯＳトランジスタ２１１が使用されている点が異なっている。
【００３０】
電池駆動のこのＣＤドライブ装置では、電源電池１０１の出力電圧は、ＤＣ／ＤＣコンバータ１０１を介して昇圧され出力電圧Ｖ１に変換されて第１の負荷３０３に直接に給電している。出力電圧Ｖ１は、入力端子１１０からリップルフィルタ回路１０４を介して出力端子１１３から第２の負荷３０７に給電している。１０５，１０８は平滑コンデンサである。第１の負荷３０３とは信号処理用ＬＳＩや光ピックアップのレーザ駆動用集積回路であり、第２の負荷３０７はＭＡＳＨ（Multi Stage Noise Shaping）回路ＬＳＩである。
【００３１】
リップルフィルタ回路１０４は、誤差増幅器１１５と直列制御用のＮチャネルパワーＭＯＳトランジスタ２１１と基準電圧発生部１０９を有しており、入力端子１１０に印加された入力電圧は、パワーＭＯＳトランジスタ２１１のドレインに印加され、パワーＭＯＳトランジスタ２１１のソースが出力端子１１３に接続されている。パワーＭＯＳトランジスタ２１１のゲートは抵抗２１２を介して昇圧回路２０２の出力に接続されている。昇圧回路２０２の出力電圧は、入力端子１１０の入力電圧よりも高い。
【００３２】
非反転入力端子（＋）に印加されたサンプル信号と反転入力端子（−）に印加された基準信号との誤差電圧に応じて出力端子の電位が変化する吐出型として動作する誤差増幅器１１５は、非反転入力端子（＋）にパワーＭＯＳトランジスタ２１１のソースの電圧がサンプル信号として印加され、前記基準電圧発生部１０９の出力信号が基準信号として印加されている。
【００３３】
基準電圧発生部１０９は、前記入力端子１１０に印加された入力電圧を抵抗１１８と電流源１１９との直列回路に印加して、抵抗１１８と電流源１１９との接続点の端子電圧を平滑コンデンサ１２０で平滑して前記反転入力端子（−）に基準電圧として印加している。
【００３４】
前記電源ラインＡを電源電圧として動作している誤差増幅器１１５の出力は、ＮＰＮトランジスタ２１３のベース−エミッタを駆動している。ＮＰＮトランジスタ２１３のコレクタはパワーＭＯＳトランジスタ２１１のゲートに接続されている。
【００３５】
基準電圧発生部１０９は（実施の形態１）と同様に抵抗１１８の両端にＶｒ以上の電圧降下が生じるように、具体的には電流源１１９の電流値と抵抗１１８の抵抗値との積によって設定されている。
【００３６】
このように構成したため、誤差増幅器１１５はＮＰＮトランジスタ２１３を介してＮチャネルパワーＭＯＳトランジスタ２１１のゲート電圧を、基準電圧発生部１０９の出力の基準電圧（Ｖｉｎ−Ｖｒ）と前記ＮチャネルパワーＭＯＳトランジスタ２１１のソース電位との差が小さくなる方向に制御するので、（実施の形態１）と同様の効果が得られる。さらに、ＮチャネルパワーＭＯＳトランジスタ２１１を使用した場合の方が、単位面積当たりの電流能力が大きいため、ＰチャネルパワーＭＯＳトランジスタ１１１の場合に比べて集積回路全体の面積が小さくて済む。
【００３７】
なお、上記の各実施の形態におけるＰチャネルパワーＭＯＳトランジスタ１１１，ＮチャネルパワーＭＯＳトランジスタ２１１の構造としては、図３に示すように格子状に形成されたゲート領域Ｇの中に多数のソース領域Ｓとドレイン領域Ｄとを配置して、各ソース領域Ｓの同士を並列接続し、各ドレイン領域Ｄの同士を並列接続した構造をしているワッフル型パワーＭＯＳトランジスタが好ましい。例えば、ワッフル型パワーＭＯＳトランジスタは、半導体基板の表面にソース／ドレイン領域を一方向に平行に配置する一般のＭＯＳトランジスタと比べて単位面積当たりの電流能力が約５倍であり、ＯＮ抵抗は約１／５になる。平滑コンデンサ１２０としては、寄生抵抗成分が小さい特徴を持つＭＩＭ(金属：容量絶縁膜：金属)構造のコンデンサを使用するのが好ましい。
【００３８】
また、上記の各実施の形態ではＣＤドライブ装置への使用を例に挙げて説明したが、使用例としてはこの他に、マイクロコンピュータ用ＩＣチップに内蔵された電源回路に使用するなど、各種の電源回路に使用することができる。
【産業上の利用可能性】
【００３９】
本発明のリップルフィルタ回路は、各種の電源回路に発生したリップルを低減することができ、電源回路の電源仕様の改善に寄与できる。
【図面の簡単な説明】
【００４０】
【図１】本発明の（実施の形態１）のリップルフィルタ回路を備えた電源回路の構成図
【図２】本発明の（実施の形態２）のリップルフィルタ回路を備えた電源回路の構成図
【図３】本発明で使用したパワーＭＯＳトランジスタの構造を示す拡大平面図
【図４】従来のリップルフィルタ回路を備えた電源回路の構成図
【図５】同従来例の入出力波形図
【図６】一般的なバイポーラトランジスタとパワーＭＯＳトランジスタの特性図
【符号の説明】
【００４１】
１０４    リップルフィルタ回路
１０５，１０８    平滑コンデンサ
１０９    基準電圧発生部
１１０    入力端子
１１１    直列制御用のＰチャネルパワーＭＯＳトランジスタ
１１３    出力端子
１１５    誤差増幅器
１１８    抵抗
１１９    電流源
１２０    平滑コンデンサ
２１１    ＮチャネルパワーＭＯＳトランジスタ
３０１    ＤＣ／ＤＣコンバータ
３０３    第１の負荷
３０７    第２の負荷
Ａ    電源ライン
【図１】
2006287989.tif 000003
【図２】
2006287989.tif 000004
【図３】
2006287989.tif 000005
【図４】
2006287989.tif 000006
【図５】
2006287989.tif 000007
【図６】
2006287989.tif 000008