(57)【要約】  【課題】  半導体チップの向きを変えることなく、テストパッド領域を縮小化してテープキャリアパッケージ等の半導体パッケージの小型化を図ることを目的とする。  【解決手段】  出力テストパッド１０の配置領域（グループ２１）の空き領域に隣接するパターン領域の入力テストパッド２０ａを配置することにより、検査時に用いるテストパッドの配置領域を最適化できるため、半導体パッケージの小型化を図ることができる。【選択図】    図２
2006228761.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの実装領域と、前記半導体チップの検査に用いる複数の出力テストパッドを前記半導体チップの実装領域の一方の側に隣接して設けた出力テストパッド領域と、前記半導体チップの検査に用いる１または複数の入力テストパッドを前記半導体チップの実装領域の他方の側に隣接して設けた入力テストパッド領域とを有するパターン領域が隣接して複数形成されることにより、複数の半導体パッケージが形成されるＴＡＢテープであって、
隣接する前記パターン領域同士の前記出力テストパッド領域と前記入力テストパッド領域に重なり領域を有し、前記重なり領域に隣接するパターン領域同士の前記出力テストパッドと前記入力テストパッドが混在することを特徴とするＴＡＢテープ。
【請求項２】
前記複数の出力テストパッドが一定の行列を成すように形成され、前記入力テストパッドが前記行列上に形成されることを特徴とする請求項１記載のＴＡＢテープ。
【請求項３】
前記半導体チップの検査に用いる複数の出力テストパッドと、
前記出力テストパッドに前記半導体チップの対応する出力端子を接続する出力端子配線と、
前記重なり領域に配置され隣接するパターン領域の半導体チップの検査に用いる１または複数の入力テストパッドと、
隣接するパターン領域に形成された入力テストパッドに前記半導体チップの対応する入力端子を接続する入力端子配線と
を形成するマスクパターンを備えるマスクを用いて請求項１または請求項２のいずれかに記載のＴＡＢテープを製造することを特徴とするＴＡＢテープの製造方法。
【請求項４】
前記入力テストパッドのマスクパターンと前記入力端子配線のマスクパターンが前記入力テストパッドと前記入力端子配線を長くして互いに重なるようにしたマスクパターンであることを特徴とする請求項３記載のＴＡＢテープの製造方法。
【請求項５】
前記半導体チップの検査に用いる複数の第１の出力テストパッドを構成する一部分と、
前記第１の出力テストパッドを構成する一部分に前記半導体チップの対応する出力端子を接続する出力端子配線と、
前記半導体チップの一方の側に隣接するパターン領域の半導体チップの検査に用いる複数の第２の出力テストパッドを構成する一部分と、
前記重なり領域に配置され前記半導体チップの他方の側に隣接するパターン領域に形成され前記半導体チップの検査に用いる１または複数の第１の入力テストパッド一部分と、
前記半導体チップの一方の側に隣接するパターン領域の重なり領域に配置された１または複数の第２の入力テストパッドを構成する一部分と、
前記第２の入力テストパッドを構成する一部分に前記半導体チップの対応する入力端子を接続する入力端子配線と
を形成するマスクパターンを備えるマスクを用いて請求項１または請求項２のいずれかに記載のＴＡＢテープを製造することを特徴とするＴＡＢテープの製造方法。
【請求項６】
前記半導体チップの検査に用いる複数の第１の出力テストパッドを構成する半分と、
前記第１の出力テストパッドを構成する半分に前記半導体チップの対応する出力端子を接続する出力端子配線と、
前記半導体チップの一方の側に隣接するパターン領域の半導体チップの検査に用いる複数の第２の出力テストパッドを構成する半分と、
前記重なり領域に配置され前記半導体チップの他方の側に隣接するパターン領域に形成され前記半導体チップの検査に用いる１または複数の第１の入力テストパッド半分と、
前記半導体チップの一方の側に隣接するパターン領域の重なり領域に配置された１または複数の第２の入力テストパッドを構成する半分と、
前記第２の入力テストパッドを構成する半分に前記半導体チップの対応する入力端子を接続する入力端子配線と
を形成するマスクパターンを備えるマスクを用いて請求項１または請求項２のいずれかに記載のＴＡＢテープを製造することを特徴とするＴＡＢテープの製造方法。
【請求項７】
前記第１の出力テストパッドと前記第２の出力テストパッドの長さは、合成時にマスクが規格内の位置ずれを起こしても重なる部分を有する長さであり、前記第１の入力テストパッドと前記第２の入力テストパッドの長さは、合成時にマスクが規格内の位置ずれを起こしても重なる部分を有する長さであることを特徴とする請求項５または請求項６のいずれかに記載のＴＡＢテープの製造方法。
【請求項８】
前記テストパッドのマスクパターンの角がとれていることを特徴とする請求項７記載のＴＡＢテープの製造方法。
【請求項９】
前記テストパッドはテストパッドに接触するプローブの針跡の面積に対応してテストパッドの長さを決めることを特徴とする請求項２記載のＴＡＢテープ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置を搭載するテープキャリアパッケージやチップオンフィルム等の半導体パッケージに用いるＴＡＢテープおよびＴＡＢテープの製造方法に関する。
【背景技術】
【０００２】
ＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）はテープ・アッセンブリ方式でＩＣのパッドとテープのリードを全ピン同時に接続するので多ピンＩＣの接続効率が著しく高い。ＴＡＢパッケージはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）と呼ばれ、小型、薄型、軽量を特徴としており、ＴＡＢに使用されているテープをテープキャリア（フィルムキャリア）と呼んでいる。また、テープのスプロケット孔および付随する規格は米国映画規格が元になっている。３層テープの製造工程は最初、３５０μｍ  ピッチ４０ピン（電卓）から始まり、年々ファイン化が進み、１９８３年にはサーマル・ヘッドが登場し急激なファインピッチ化が進んだ。今日では、ファインピッチ化はＬＣＤドライバが先導している。
【０００３】
従来のフィルムキャリアの製造方法について図１５〜１９を用いて説明する。
図１５は従来のテープキャリアにおける孔形成工程を示す図、図１６は従来のテープキャリアにおけるフォトレジスト塗布工程を示す図、図１７は従来のテープキャリアにおけるリード形成工程を示す図、図１８は従来のテープキャリアにおけるパッケージ工程を示す図、図１９は従来のテープキャリアを示す図である。
【０００４】
まず、図１５では母材のフィルム１（ポリイミド、ガラス入りエポキシ等）にデバイス孔３とスプロケット孔２を金型で打ち抜く。次に、図１６では図１５でデバイス孔３とスプロケット孔２を設けたフィルム１に銅箔４を熱ローラで圧接しながら貼り付け、両面にフォトレジストを塗布する。次に、図１７ではフィルム１に配線パターンを形成するマスク露光、現像そしてエッチングをおこなうことにより、図１５で形成されたフィルム１のデバイス孔３より突き出したリード６を形成する。不要となったレジストは除去され、リード表面にＳｎ，Ａｕ（下地めっき）、はんだ（下地Ｎｉめっき）めっき処理を行ってフィルムキャリア工程は終了する。
【０００５】
フィルムキャリアの長さは２０〜６０ｍの長尺で、フィルムキャリア工程は長尺のフィルムのまま連続的に行われ、全工程が終了するとスペーサを介してリールにまかれ次の工程に送られる。また、バンプの形成工程は主に２種類あり、チップ上にバンプを形成する方式とリード側にバンプを形成する転写バンプ方式がある。通常のバンプ形成方法は、半導体チップのパッド上にバリヤメタルを形成し、この上にめっき法でバンプを形成するもので、もっとも多く使われている。図１８に示すパッケージ工程ではＩＬＢ（Ｉｎｎｅｒ  Ｌｅａｄ  Ｂｏｎｄｉｎｇ）工程はバンプを介してリード６と半導体チップ７の電極とを接続しその後、樹脂塗布し封止する。その後テープ上に形成された測定端子を利用して電気特性を測定し、最後に製品領域８の所定寸法に切断する。
【０００６】
ＴＣＰのインナー・リード・ピッチのファイン化は最初、３５０μｍ  ピッチ４０ピン（電卓）から始まり、年々ファイン化が進み、サーマル・ヘッドが登場し急激なファインピッチ化が進んだ。今日では、ファイン化はＬＣＤドライバが先導している。近年、ＬＣＤパネルは大型化が進み、ＬＣＤドライバもまた多出力端子化が進んでいる。ＬＣＤドライバは映像のデジタルデータや電源、制御信号などの入力側とパネルに出力する出力側に分かれている。近年の多出力化で出力信号が多ピン化し、出力端子がファインピッチになっている。
【０００７】
図１９は図１８で形成された従来のテープキャリアパッケージ用ＴＡＢテープの１半導体パッケージを示しており、６０は入力端子配線、６１，６２，６３，６４は出力端子配線となるリードである。また、それぞれの端子配線は製品の電気特性検査をする為の入力テストパッド６０Ｔｐ、出力テストパッド６１Ｔｐ、６２Ｔｐ、６３Ｔｐ、６４Ｔｐ接続されている。電気的検査はプローブをテストパッドに接触して行う。ファインピッチ化された入出力端子から接続される配線の場合、配線よりテストパッドが大きい為、テストパッドを１列に整列することができない。それを回避する為に出力テストパッド６１Ｔｐ、６２Ｔｐ、６３Ｔｐ、６４Ｔｐは数列に配置されてテストパッドエリアを確保している。このようにファインピッチ化によりテストパッドエリアがＴＣＰの面積の多くを占めておりパッケージのコストが増大化している。
【０００８】
解決策としては、ＴＣＰパッケージの入力側のテストパッドは数が少ない為、図２０の従来の省端子領域テープキャリアを示す図に示すように、テープの入力テストパッド６７を最小間隔に上下どちらか片方に寄せ、次に２つの半導体チップ６５，６６の入力端子が向かい合わせなるように配置することにより、２つのチップの入力テストパッド６７，６８配置領域をテープ上で共有することができ、１ヶのＴＣＰを小型化していた（特許文献１参照）。
【特許文献１】特開平８−２４５８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記の従来技術では、ＩＣチップをテープに搭載する為にＩＬＢ工程で半導体チップの向きを１８０度回転させて搭載する必要があり、また、半導体チップとリードの接合精度も標準に接合する場合と１８０度回転させる場合で位置認識精度を２種類用意しなければならない為、位置合わせを高精度に行う必要があり、装置の改造が必要である。また、テープキャリア製造においても２種類のマスクを用意しなければならない。また、検査工程においてもＬＳＩ製品の向きが１８０度の為、テストごとに検査端子のプローブカードの向きを１８０度回転させるか、２チップ同時に測定する必要がある。２チップを同時測定する為には増大するテスト端子に対して、テスターのｃｈ数が不足する為、これも装置の改造が必要になる。
【００１０】
したがって、本発明に係るＴＡＢテープおよびＴＡＢテープの製造方法は、上記問題点を解決するために、半導体チップの向きを変えることなく、テストパッド領域を縮小化してテープキャリアパッケージ等の半導体パッケージの小型化を図ることを目的とする。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明に係る請求項１記載のＴＡＢテープは、半導体チップの実装領域と、前記半導体チップの検査に用いる複数の出力テストパッドを前記半導体チップの実装領域の一方の側に隣接して設けた出力テストパッド領域と、前記半導体チップの検査に用いる１または複数の入力テストパッドを前記半導体チップの実装領域の他方の側に隣接して設けた入力テストパッド領域とを有するパターン領域が隣接して複数形成されることにより、複数の半導体パッケージが形成されるＴＡＢテープであって、隣接する前記パターン領域同士の前記出力テストパッド領域と前記入力テストパッド領域に重なり領域を有し、前記重なり領域に隣接するパターン領域同士の前記出力テストパッドと前記入力テストパッドが混在することを特徴とする。
【００１２】
請求項２記載のＴＡＢテープは、請求項１記載のＴＡＢテープにおいて、前記複数の出力テストパッドが一定の行列を成すように形成され、前記入力テストパッドが前記行列上に形成されることを特徴とする。
【００１３】
請求項３記載のＴＡＢテープの製造方法は、前記半導体チップの検査に用いる複数の出力テストパッドと、前記出力テストパッドに前記半導体チップの対応する出力端子を接続する出力端子配線と、前記重なり領域に配置され隣接するパターン領域の半導体チップの検査に用いる１または複数の入力テストパッドと、隣接するパターン領域に形成された入力テストパッドに前記半導体チップの対応する入力端子を接続する入力端子配線とを形成するマスクパターンを備えるマスクを用いて請求項１または請求項２のいずれかに記載のＴＡＢテープを製造することを特徴とする。
【００１４】
請求項４記載のＴＡＢテープの製造方法は、請求項３記載のＴＡＢテープの製造方法において、前記入力テストパッドのマスクパターンと前記入力端子配線のマスクパターンが前記入力テストパッドと前記入力端子配線を長くして互いに重なるようにしたマスクパターンであることを特徴とする。
【００１５】
請求項５記載のＴＡＢテープの製造方法は、前記半導体チップの検査に用いる複数の第１の出力テストパッドを構成する一部分と、前記第１の出力テストパッドを構成する一部分に前記半導体チップの対応する出力端子を接続する出力端子配線と、前記半導体チップの一方の側に隣接するパターン領域の半導体チップの検査に用いる複数の第２の出力テストパッドを構成する一部分と、前記重なり領域に配置され前記半導体チップの他方の側に隣接するパターン領域に形成され前記半導体チップの検査に用いる１または複数の第１の入力テストパッド一部分と、前記半導体チップの一方の側に隣接するパターン領域の重なり領域に配置された１または複数の第２の入力テストパッドを構成する一部分と、前記第２の入力テストパッドを構成する一部分に前記半導体チップの対応する入力端子を接続する入力端子配線とを形成するマスクパターンを備えるマスクを用いて請求項１または請求項２のいずれかに記載のＴＡＢテープを製造することを特徴とする。
【００１６】
請求項６記載のＴＡＢテープの製造方法は、前記半導体チップの検査に用いる複数の第１の出力テストパッドを構成する半分と、前記第１の出力テストパッドを構成する半分に前記半導体チップの対応する出力端子を接続する出力端子配線と、前記半導体チップの一方の側に隣接するパターン領域の半導体チップの検査に用いる複数の第２の出力テストパッドを構成する半分と、前記重なり領域に配置され前記半導体チップの他方の側に隣接するパターン領域に形成され前記半導体チップの検査に用いる１または複数の第１の入力テストパッド半分と、前記半導体チップの一方の側に隣接するパターン領域の重なり領域に配置された１または複数の第２の入力テストパッドを構成する半分と、前記第２の入力テストパッドを構成する半分に前記半導体チップの対応する入力端子を接続する入力端子配線とを形成するマスクパターンを備えるマスクを用いて請求項１または請求項２のいずれかに記載のＴＡＢテープを製造することを特徴とする。
【００１７】
請求項７記載のＴＡＢテープの製造方法は、請求項５または請求項６記載のＴＡＢテープの製造方法において、前記第１の出力テストパッドと前記第２の出力テストパッドの長さは、合成時にマスクが規格内の位置ずれを起こしても重なる部分を有する長さであり、前記第１の入力テストパッドと前記第２の入力テストパッドの長さは、合成時にマスクが規格内の位置ずれを起こしても重なる部分を有する長さであることを特徴とする。
【００１８】
請求項８記載のＴＡＢテープの製造方法は、請求項７記載のＴＡＢテープの製造方法において、前記テストパッドのマスクパターンの角がとれていることを特徴とする。
請求項９記載のＴＡＢテープは、請求項２記載のＴＡＢテープにおいて、前記テストパッドはテストパッドに接触するプローブの針跡の面積に対応してテストパッドの長さを決めることを特徴とする。
【００１９】
以上により、半導体チップの向きを変えることなく、テストパッド領域を縮小化して半導体パッケージの小型化を図ることができる。
【発明の効果】
【００２０】
本発明のＴＡＢテープおよび本発明のＴＡＢテープの製造方法によると、出力テストパッドの配置領域の空き領域に隣接する半導体パッケージの入力テストパッドを配置し、半導体チップの実装領域とテストパッド配置領域を交互に形成することにより、概ね従来の入力テストパッドの領域分だけテストパッドの配置領域を削減することができ、検査時に用いるテストパッドの配置領域を最適化できるため、半導体パッケージの小型化を図ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を具体的な例を使用して説明する。
まず、本発明のＴＡＢテープの構成を図１，図２，図３を用いて説明する。
図１は本発明のＴＡＢテープを示す構成図、図２は本発明のＴＡＢテープにおけるテストパッド領域を説明するための要部拡大図であり、図１の出力テストパッド領域ＴＰＡ１における入出力テストパッドの配置を拡大して示す平面図である。図３は本発明のＴＡＢテープにおける１つのＴＣＰを示す図である。
【００２２】
図２及び図１において、本発明によるＴＣＰ用ＴＡＢテープ１１は、ポリイミド系ベースフィルム上に銅箔をパターニングすることにより配線パターンが形成された構造を有する。ＴＡＢテープ１１は、半導体パッケージの形成領域であるパッケージ領域ＰＡ１と、パッケージ領域ＰＡ１を中心にして両端に形成された入出力テストパッド領域ＴＰＡ１で構成され、パッケージ領域ＰＡ１と入出力テストパッド領域ＴＰＡ１をそれぞれ１つずつ備えるパターン領域を１つのユニットとして、連続するパターン領域のつながりにより構成されている。この入出力テストパッド領域ＴＰＡ１は、ほぼ、従来の出力テストパッドが形成される領域であり、出力テストパッドを形成した空き領域に入力テストパッドが形成され、従来の出力テストパッド領域と入力テストパッド領域を重ねた形状を有している。
【００２３】
また、ＴＡＢテープ１１は、多数個のＴＣＰを同時に製造できるように、リール形態で提供される。テープ１１の１個のＴＣＰ部分のみを図示する図３に示すように、製品となるパッケージ領域ＰＡ１には、半導体チップが実装されるチップ実装領域１５と、チップ実装領域１５を中心にして一側に延びている入力端子配線１７と、他側に延びている出力端子配線１８とを含む。チップ実装領域１５には、半導体チップがインナーリードボンディング（ＩＬＢ）され実装されることができるように、テープ１１を貫通してウィンドウ１６が形成されている。また、入力テストパッド領域ＩＴＰＡ１には、入力端子配線１７が接続される入力テストパッド２０が配置されている。また、出力テストパッド領域ＯＴＰＡ１には、出力端子配線１８とそれぞれ接続される出力テストパッド１０が配置されている。この際、出力テストパッド１０は、テスターのテストヘッドからボードを介し、プローブカードから伸びたプローブが容易に接続できるように、出力端子配線１８の幅より広く形成される。
【００２４】
また、テープ１１の両側の端縁に沿って所定の間隔を置いてスプロケット孔１９が形成されている。スプロケット孔１９は、ＴＣＰ用ＴＡＢテープ１１を用いたＴＣＰの製造工程が連続して行われるように、パッケージ領域ＰＡ１の位置補正とＴＡＢテープ１１の移動を行う。位置補正においては位置合わせマーク３３を用いて行う。特に、本発明よるＴＡＢのテストパッド領域である入力テストバッド領域ＩＴＰＡ１は隣のパッケージの出力テストパッド領域ＯＴＰＡ２と同じ領域であり、入力テストパッド２０と隣接パッケージの出力テストパッド１０ｅで同じ列の領域上で形成され、また、出力テストパッド領域ＯＴＰＡ１は出力側に隣接するパッケージの入力テストパッド領域ＩＴＰＡ３と同じ領域であり、出力テストパッド１０ｄと隣のパッケージの入力テストパッド２０で同じ列の領域上で形成される。
【００２５】
従来のＴＡＢテープは図１９に示すように、入力テストパッド６０Ｔｐと出力テストパッド６１Ｔｐ，６２Ｔｐ、６３Ｔｐ、６４Ｔｐは別の列に配置されるので、本発明に記載される入力テストパッドの領域が隣接するパターン領域の出力テストパッド領域の中に含まれることにより、入出力テストパッド領域が従来のテストパッド領域の面積を１／２を削減することができる。
【００２６】
このように出力テストパッド領域ＯＴＰＡ１の中に隣接パッケージの入力テストパッド領域ＩＴＰＡ３を含みかつ、入力テストパッド領域ＩＴＰＡ１が他方の隣接するパターン領域の出力テストパッド領域ＯＴＰＡ２に含まれることでテストパッド領域が縮小可能となる理由について図２を用いて詳しく説明する。
【００２７】
図２において、テストパッド領域ＴＰＡ１は出力端子配線１８と、おのおのの出力端子配線１８に出力テストパッド１０ａ、１０ｂ、１０ｃ、１０ｄが接続されている。また、入力端子配線１７は入力テストパッド２０ａに接続されている。例えば、４個の出力テストパッド１０ａ〜１０ｄが１つのグループ２１をなしてそのグループが連続的に配置されている。出力テストパッドのグループでは４行４列の行列を成すように配置されていて、１列４行（１０ａ）、２列３行（１０ｂ）、３列２行（１０ｃ）、４列１行（１０ｄ）に配置される。出力テストパッド１０ａ、１０ｂ、１０ｃ、１０ｄに配線される出力端子配線１８はＴＡＢテープの設計ルールを遵守する必要があり、配線幅２２と配線間距離２３は規格された最小の長さが必要である。テストパッドにおいてもテスターからのテスト端子と電気的接触ができるようにパッドサイズ（Ｔｐａｄｘ，Ｔｐａｄｙ）が規格化されている。テストパッドグループ２１の出力テストパッド第４行の領域について、テストパッド領域の幅はテストパッド１０ａの幅Ｔｐａｄｘ以外に１０ｂ，１０ｃ，１０ｄの３本の配線幅２２と４本の配線間距離２３が必要である。同様に、出力テストパッド第３行の領域の幅ではテストバッド１０ｂの幅Ｔｐａｄｘ以外に１０ｃ，１０ｄの２本配線幅２２と３本の配線間距離２３が必要である。同様に、出力テストパッド第２行の領域ではテストパッド１０ｃの幅Ｔｐａｄｘとテストパッド１０ｄに接続する配線幅２２と配線間距離２３が必要である。同様に、出力テストパッド第１行では出力テストパッド１０ｄのテストパッド幅Ｔｐａｄｘと配線間距離２３が必要である。しかし、出力テストパッド第１行で出力テストパッドが出力テストパッド１０ｄの１個のみでありスペースに余裕がるため、出力テストパッド第１行に隣接するパターン領域の入力テストパッド２０を配置することができる。
【００２８】
以上のように、隣接する半導体パッケージの入力テストパッドを出力テストパッド配置領域の空き領域に配置し、パッケージ領域ＰＡ１と入出力テストパッド領域ＴＰＡ１を交互に形成することにより、概ね従来の入力テストパッドの領域分だけテストパッドの配置領域を削減することができ、半導体チップの向きを変えることなく、テストパッド領域を縮小化して半導体パッケージの小型化を図ることができる。
【００２９】
図４は本発明のＴＡＢテープにおける４列６行のテストパッド領域を説明するための要部拡大図であり、図２のＴＣＰ用ＴＡＢテープに対し、入出力テストパッドを４列６行配置した例を示すものである。
【００３０】
図４において、入出力テストパッドは図２における４行４列の配置の出力テストパッド１０ａ、１０ｂ、１０ｃ、１０ｄと入力テストパッド２０に加え、４列５行に出力テストパッド１０ｅと３列６行に１０ｆのテストパッドを配置している。この配置を行うことにより、隣接する半導体パッケージの入力テストパッドを出力テストパッド配置領域の空き領域に配置することができるため、半導体チップの向きを変えることなく、テストパッド領域を縮小化して半導体パッケージの小型化を図ることができる。
【００３１】
次に、本発明のＴＡＢテープの製造方法について、図５を用いて説明する。
図５は従来のＴＡＢテープにおけるテストパッド領域を説明するための要部拡大図であり、従来のＴＣＰ用ＴＡＢパッケージのテストパッド領域ＴＰＡ２を示している。
【００３２】
図５に示すように、テストパッド領域ＴＰＡ２は出力テストパッド４０ａ、４０ｂ、４０ｃ、４０ｄと隣接するパターン領域の入力テストパッド５０を含む。従来のテストパッド領域では、テープキャリアパッケージの１単位でマスクを作成し、マスクの位置合わせ精度を必要としない為、隣接パターン領域とのテストパッド間距離４２は入力テストパッド５０と出力テストパッド４０ｄのパッド間距離である。このテストパッド間の距離４２は同一パターン領域内のテストパッド間の距離４１より大きい。そのため、図２における隣接間のパターン領域のパッド間距離２６を大きくとる必要がある。
【００３３】
以下、図６、図７を用いてテストパッドの隣接間距離を最小に保ちながら隣接パターン領域とテストパッドを共有する方法を説明する。
図６は本発明のＴＡＢテープ製造方法に用いるマスクを説明するための図であり、図２のＴＣＰ用ＴＡＢテープを実現する配線マスクの一部を示している。図７は本発明のＴＡＢテープ製造方法により形成された入力テストパッドを示す図であり、図６の配線マスクを用いて露光した入力テストパッドと入力端子配線の重ね合わせを示している。
【００３４】
図６において、ＴＡＢテープ配線マスクは出力端子配線マスクパターン２４ａと出力端子配線マスクパターン２４ａに接続された出力テストパッドマスクパターン２４と入力端子配線マスクパターン２５ａと入力テストパッドマスクパターン２５で構成される。ＴＡＢテープは半導体チップに出力端子と入力端子を接続し、出力端子から配線を介して出力テストパッド、入力端子から配線を介して入力テストパッドを形成するが、本発明によると、マスク上で入力テストパッドマスク２５は入力端子配線マスクパターン２５ａに接続されておらず、複数の出力テストパッドマスク２４の間に配置されている。
【００３５】
図７において、マスクは、入力端子配線３０と入力テストパッド２８は隣接するパターン領域の位置ずれ以上に入力端子と入力テストパッドはＸ方向に長く、入力端子配線３０と入力テストパッド２８のオーパーラップ長２７ｘはＸ方向のずれ量より長くなるように設計されている。Ｙ方向においては、マスクずれ量は入力テストパッド幅２７ｙより小さくなる規格なので同一パッド内に接続される。マスク工程において、隣接するＴＣＰを連続して処理することで、入力端子配線３０は隣接するＴＣＰの処理時に入力テストパッド２８とオーバーラップし、電気的接続ができるようにパッドと合成することができる。マスクは出力テストパッドと隣接する入力パッドを同時に露光することで入力テストパッド２８と出力テストパッド２９間の距離を最小にして形成でき、最小ピッチで配置することができる。以上のように、隣接するＴＣＰの露光処理によって、入力テストパッド２８と入力端子配線３０を別々に露光し、それらが合成されることによって入力テストパッドを形成する。
【００３６】
以下、図８，図９を用いて、テストパッドを隣接するＴＣＰの露光時に合成して形成するＴＡＢテープの製造方法を説明する。
図８は本発明のＴＡＢテープの製造方法における合成して形成されたテストパッドを説明する図、図９は本発明のＴＡＢテープの検査構成を説明する図であり、ＴＣＰ用ＴＡＢテープパッケージ４４をリール上で検査するときのリールの一部と検査装置に接続された検査用のプローブで検査している状態を模式した投射図である。
【００３７】
図８において、入力テストパッド２８と出力テストパッド２９は並行して隣接している。テストパッドのマスクは実線で記載されている入力テストパッドの一部３５と出力テストパッドの一部３７が形成されるように構成され、端子の反対側には同様に入力テストパッドの一部３４と出力テストパッドの一部３６が形成されるように構成されている。入力テストパッド２８は前記入力テストパッドの一部３５と隣接するＴＣＰをマスク露光するときにできる入力テストパッドの一部３４を重ね合わせて形成される。
【００３８】
また、同様に出力テストパッド２９は出力テストパッドの一部３７と隣接するＴＣＰをマスク露光するときにできる出力テストパッドの一部３６を重ね合わせて形成される。
図９において、ＴＡＢテープに実装されたＬＳＩ４５にＬＳＩ４５の端子を介して入力端子配線４６と出力端子配線４７が接続されており、入力端子配線４６は入力テストパッド２８に接続され、出力端子配線４７は出力テストパッド２９に接続されている。検査用プローブには入力端子用プローブ５３と出力端子用プローブ４３で装備されている。
【００３９】
この検査用プローブはＴＣＰ用ＴＡＢパッケージのテストパッドに接触して検査を行う。出力端子プローブ４３は出力テストパッド２９に電気的に接触し、入力端子プローブ５３は入力テストパッド２８に電気的に接触して検査を行う。この検査用プローブを使った電気的検査はプローブをテープ面に押し当てて、プローブをテストパッド上ですべるようにすることで、テストパッド表面上の絶縁物である酸化膜をスクラブして、導電物でコンタクトすることができ、低接触抵抗で検査できる。
【００４０】
図１０を用いて本発明のＴＡＢテープにおける検査方法を説明する。
図１０は本発明のＴＡＢテープにおける検査方法を説明する図であり、本発明でのＴＣＰ用ＴＡＢテープのテストパッドと検査用プローブ位置を示す。
【００４１】
図１０において、テストパッドの配置は図８と同じであり、１チップのＴＣＰ用ＴＡＢパッケージでみると入力パッドは入力テストパッドの一部３４、３５で、出力テストパッドは出力テストパッドの一部３６，３７で構成されている。また、ＴＣＰ用ＴＡＢパッケージの位置合わせ用の基準マークとなる３３がある。検査用プローブにおいては入力端子プローブ５３と出力端子プローブ４３がある。検査時には、プローブとテストパッドが電気的接触するためにプローブに荷重をかけテストパッド上をすべるため、プローブは、プローブとＴＣＰ用ＴＡＢテープとのコンタクト開始位置を３９，４０の破線円内から検査時のプローブとテストパッドのコンタクト開始位置を３８、５１の実線円内に移動する。本発明におけるテストパッドは隣接パターン領域のマスクとの位置合わせずれが発生する場合、図８のパッド図以外に、図１０に示すような段差を持つパッドの構成になる。入力テストパッドの一部３４と出力テストパッドの一部３７と基準位置マーク３３は同じマスクであるので、マスク重ね合わせに生じるずれはない。また、検査用プローブの入力端子の位置合わせは基準位置マーク３３を認識して位置補正を行う。つまり、入力端子用プローブのコンタクト開始位置４０と出力端子用プローブのコンタクト開始位置３９においては、隣接パターン領域のマスク露光によりテストパッドに位置が決定するので位置ずれが生じる。しかし、電気検査を実行する際の入力端子用プローブのコンタクト位置３８と出力端子用プローブのコンタクト位置５１は、同じ露光工程で形成されるので、隣接チップのマスクずれの影響をうけずにコンタクトすることができることとなる。
【００４２】
合成されるテストパッドは角をとった形状にすることが有効である。図１１を用いて説明する。
図１１は本発明の角をとったテストパッドの構成を示す図であり、図１０のテストパッド一部の図面を示す。
【００４３】
図１１において、テストパッドは半分ずつ構成されており、本体のテストパッド４８と隣あったパターン領域をマスクするときに生成するテストパッド４９で構成される。二つのパッドが重なる辺は角をとっており、角部のＸ方向の長さはＰＣＸ，Ｙ方向の長さはＰＣＹである。
【００４４】
マスクあわせ時のずれ量は二つのパッドの交点５２を中心にＸ方向のずれ量はＰＣＸ以下、Ｙ方向のずれ量はＰＣＹ以下になるように規格されているので、最大限にずれてもパッドは接続されることになる。パッドは通常、ずれがないときには図１１に示すように角をとった半分の位置で重なり合う。前出の図１０は、隣接パターン領域のマスク露光が隣接間において、Ｘ方向、Ｙ方向に最大ずれが生じたときのパッドの配置を示している。パッド間の距離５５，５６は同一マスク露光工程で生成されるので、最小寸法の距離でマスクできる。パッド間距離５７は隣接のマスクの距離であり、最大ずれたときでもパッド間コーナーを取ることで隣接マスクのずれがあっても最小ルールで配線することができる。
【００４５】
次に検査装置のプローブ配置について、図１２，図１３，図１４を用いて説明する。
図１２はプローブカードのプローブとテストパッドの接続関係を示す図、図１３はテストパッドに接触したときのプローブの針跡を示す図、図１４は針跡の長さを例示する図である。
【００４６】
図１２において、テストパッド７０ａ、７０ｂ、７０ｃ、７０ｄは４行４列で一つの組をなして連続して配置している。７０ａは１行４列、７０ｂは２行３列、７０ｃは３行２列、７０ｄは４行１列に配置されている。電気検査時に検査装置からテストパッドに接触するプローブ７１ａ、７１ｂ、７２ｃ、７０ｄは対応するテストパッド７０ａ〜７０ｄに接触する。プローブ７１ａ〜７１ｄはテストパッド７０ａ〜７０ｄに接触する針先より針元が太いため、針元は縦に積まれている。ここでは、プローブ７１ａはテストパッド７０ａ、プローブ７１ｂはテストパッド７０ｃ、プローブ７１ｃはテストパッド７０ｂ、プローブ７１ｄはテストパッド７０ｄに接続されている例を示している。このテストパッドとプローブの接続の組み合わせは、各プローブとテストパッドが接触するときにプローブどうしが接触しないように最適化された順序である。
【００４７】
図１３はプローブ７１ａ〜７１ｄとテストパッド７０ａ〜７０ｄが接触した際のプローブの針跡を図示している。プローブ７１ａがテストパッド７０ａと接触した時の針跡はＰｄ１、プローブ７１ｂとテストパッド７０ｃが接触した時の針跡はＰｄ２、プローブ７１ｃとテストパッド７０ｂが接触した時の針跡はＰｄ３、プローブ７１ｄとテストパッド７０ｄが接触した時の針跡はＰｄ４である。
【００４８】
テストパッドＰｄ１〜Ｐｄ４の針跡長さは針元の立て積み高さの順に対応しており、針跡の長さの大小は図１４に示すように、Ｐｄ１＞Ｐｄ２＞Ｐｄ３＞Ｐｄ４となっている。テストパッドの長さを針跡長さに合わせて最適の長さにすることにより、テストパッドの面積を最小の面積で構成することができる。つまり、プローブの縦積みの順序に応じてテストパッドの長さを最適にすることができ、テストパッド領域の面積を最小にすることができるので、テストパッド領域を縮小化してテープキャリアパッケージ等の半導体パッケージの小型化を図ることができる。
【００４９】
以上の説明では、テープキャリアパッケージ（ＴＣＰ）を例として説明したが、チップオンフィルム等のその他の半導体パッケージについても同様に採用できる。
【産業上の利用可能性】
【００５０】
本発明は、半導体チップの向きを変えることなく、テストパッド領域を縮小化して半導体パッケージの小型化を図ることができ、半導体集積回路装置を搭載するテープキャリアパッケージやチップオンフィルム等の半導体パッケージに用いるＴＡＢテープおよびＴＡＢテープの製造方法等に有用である。
【図面の簡単な説明】
【００５１】
【図１】本発明のＴＡＢテープを示す構成図
【図２】本発明のＴＡＢテープにおけるテストパッド領域を説明するための要部拡大図
【図３】本発明のＴＡＢテープにおける１つのＴＣＰを示す図
【図４】本発明のＴＡＢテープにおける４列６行のテストパッド領域を説明するための要部拡大図
【図５】従来のＴＡＢテープにおけるテストパッド領域を説明するための要部拡大図
【図６】本発明のＴＡＢテープ製造方法に用いるマスクを説明するための図
【図７】本発明のＴＡＢテープ製造方法により形成された入力テストパッドを示す図
【図８】本発明のＴＡＢテープの製造方法における合成して形成されたテストパッドを説明する図
【図９】本発明のＴＡＢテープの検査構成を説明する図
【図１０】本発明のＴＡＢテープにおける検査方法を説明する図
【図１１】本発明の角をとったテストパッドの構成を示す図
【図１２】プローブカードのプローブとテストパッドの接続関係を示す図
【図１３】テストパッドに接触したときのプローブの針跡を示す図
【図１４】針跡の長さを例示する図
【図１５】従来のテープキャリアにおける孔形成工程を示す図
【図１６】従来のテープキャリアにおけるフォトレジスト塗布工程を示す図
【図１７】従来のテープキャリアにおけるリード形成工程を示す図
【図１８】従来のテープキャリアにおけるパッケージ工程を示す図
【図１９】従来のテープキャリアを示す図
【図２０】従来の省端子領域テープキャリアを示す図
【符号の説明】
【００５２】
１    フィルム
２    スプロケット孔
３    デバイス孔
４    銅箔
６    リード
７    半導体チップ
８    製品領域
１０    出力テストパッド
１０ａ    出力テストパッド
１０ｂ    出力テストパッド
１０ｃ    出力テストパッド
１０ｄ    出力テストパッド
１０ｅ    出力テストパッド
１０ｆ    出力テストパッド
１１    テープ
１５    チップ実装領域
１６    ウィンドウ
１７    入力端子配線
１８    出力端子配線
１９    スプロケット孔
２０    入力テストパッド
２０ａ    入力テストパッド
２１    グループ
２２    配線幅
２３    配線間距離
２４    出力テストパッドマスクパターン
２４ａ    出力端子配線マスクパターン
２５    入力テストパッドマスクパターン
２５ａ    入力端子配線マスクパターン
２６    パッド間距離
２７ｘ    オーパーラップ長
２７ｙ    入力テストパッド幅
２８    入力テストパッド
２９    出力テストパッド
３０    入力端子配線
３３    位置合わせマーク
３４    入力テストパッドの一部
３５    入力テストパッドの一部
３６    出力テストパッドの一部
３７    出力テストパッドの一部
３８    コンタクト位置
３９    コンタクト開始位置
４０    コンタクト開始位置
４０ａ    出力テストパッド
４０ｂ    出力テストパッド
４０ｃ    出力テストパッド
４０ｄ    出力テストパッド
４１    テストパッド間距離
４２    テストパッド間距離
４３    出力端子プローブ
４４    ＴＣＰ用ＴＡＢパッケージ
４５    ＬＳＩ
４６    入力端子配線
４７    出力端子配線
４８    テストパッド
４９    テストパッド
５０    入力テストパッド
５１    コンタクト位置
５２    交点
５３    入力端子プローブ
５５    距離
５６    距離
５７    距離
６０    入力端子配線
６１    出力端子配線
６２    出力端子配線
６３    出力端子配線
６４    出力端子配線
６０Ｔｐ    入力テストパッド
６１Ｔｐ    出力テストパッド
６２Ｔｐ    出力テストパッド
６３Ｔｐ    出力テストパッド
６４Ｔｐ    出力テストパッド
６５    半導体チップ
６６    半導体チップ
６７    入力テストパッド
６８    入力テストパッド
７０ａ    テストパッド
７０ｂ    テストパッド
７０ｃ    テストパッド
７０ｄ    テストパッド
７１ａ    プローブ
７１ｂ    プローブ
７１ｃ    プローブ
７１ｄ    プローブ
ＩＴＰＡ１    入力テストパッド領域
ＩＴＰＡ３    入力テストパッド領域
ＯＴＰＡ１    出力テストパッド領域
ＯＴＰＡ２    出力テストパッド領域
ＰＡ１    パッケージ領域
ＰＣＸ    Ｘ方向の長さは
ＰＣＹ    Ｙ方向の長さは
Ｐｄ１    針跡
Ｐｄ２    針跡
Ｐｄ３    針跡
Ｐｄ４    針跡
ＴＰＡ１    出力テストパッド領域
ＴＰＡ２    テストパッド領域
【図１】
2006228761.tif 000003
【図２】
2006228761.tif 000004
【図３】
2006228761.tif 000005
【図４】
2006228761.tif 000006
【図５】
2006228761.tif 000007
【図６】
2006228761.tif 000008
【図７】
2006228761.tif 000009
【図８】
2006228761.tif 000010
【図９】
2006228761.tif 000011
【図１０】
2006228761.tif 000012
【図１１】
2006228761.tif 000013
【図１２】
2006228761.tif 000014
【図１３】
2006228761.tif 000015
【図１４】
2006228761.tif 000016
【図１５】
2006228761.tif 000017
【図１６】
2006228761.tif 000018
【図１７】
2006228761.tif 000019
【図１８】
2006228761.tif 000020
【図１９】
2006228761.tif 000021
【図２０】
2006228761.tif 000022