(57)【要約】【課題】  寄生ＲＣの抽出の容易化を図るとともに、回路シミュレーションの解析精度を高める。【解決手段】  トップ階層のブロック内の電源配線及びグランド配線を示すアブストラクトが適用されたレイアウトデータＺから配線の寄生ＲＣを抽出し、その抽出結果をネットリストＣに適用するとともに、その寄生ＲＣのノードのレイアウトデータ上の座標情報を特定する一方、座標ファイルＦ１に格納された回路素子の端子のレイアウトデータ上の座標情報と寄生ＲＣのノードのレイアウトデータ上の座標情報とを比較して、その寄生ＲＣの抽出結果が適用されたネットリストＥにおける回路素子と寄生ＲＣの接続関係を適正化する。【選択図】        図１
2006031542.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩのレイアウトデータと回路図データを比較して、電源配線又はグランド配線に接続されている回路素子の端子のレイアウトデータ上の座標情報を特定する座標情報特定手段と、上記ＬＳＩのレイアウトデータにおけるトップ階層のブロックがブラックボックス化されているレイアウトデータを作成するとともに、そのレイアウトデータからネットリストを作成するデータ作成手段と、上記ＬＳＩのレイアウトデータからトップ階層のブロック内の電源配線及びグランド配線を示すアブストラクトを作成し、そのアブストラクトを上記データ作成手段により作成されたレイアウトデータに適用するアブストラクト適用手段と、上記アブストラクト適用手段によりアブストラクトが適用されたレイアウトデータから配線の寄生抵抗を抽出し、その抽出結果を上記データ作成手段により作成されたネットリストに適用するとともに、その寄生抵抗のノードのレイアウトデータ上の座標情報を特定する寄生抵抗適用手段と、上記座標情報特定手段により特定された回路素子の端子のレイアウトデータ上の座標情報と上記寄生抵抗適用手段により特定された寄生抵抗のノードのレイアウトデータ上の座標情報を比較して、上記寄生抵抗適用手段により寄生抵抗の抽出結果が適用されたネットリストにおける回路素子と寄生抵抗の接続関係を適正化する適正化手段とを備えたネットリスト作成装置。
【請求項２】
適正化手段は、寄生抵抗の一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生抵抗を削除することを特徴とする請求項１記載のネットリスト作成装置。
【請求項３】
適正化手段は、寄生抵抗の一方端に接続されている回路素子の個数を計数し、その個数が指定された個数以下の寄生抵抗を削除することを特徴とする請求項１記載のネットリスト作成装置。
【請求項４】
適正化手段は、寄生抵抗の一方端に接続されている回路素子が容量素子である場合、その回路素子については、一方端に接続されている回路素子の個数に含めないことを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【請求項５】
適正化手段は、削除対象の寄生抵抗の一方端に接続されている回路素子の端子が、指定値より大きいエミッタ面積を有するトランジスタのコレクタ端子又はエミッタ端子である場合、その寄生抵抗の削除を実施しないことを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【請求項６】
適正化手段は、削除対象の寄生抵抗の一方端に接続されている回路素子が抵抗素子であり、その抵抗素子の他端が指定値より大きいエミッタ面積を有するトランジスタのコレクタ端子又はエミッタ端子と接続されている場合、その寄生抵抗の削除を実施しないことを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【請求項７】
適正化手段は、削除対象の寄生抵抗の一方端に接続されている回路素子の端子が、指定値より大きいゲート幅を有するトランジスタのドレイン端子又はソース端子である場合、その寄生抵抗の削除を実施しないことを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【請求項８】
適正化手段は、削除対象の寄生抵抗の一方端に接続されている回路素子が抵抗素子であり、その抵抗素子の他端が指定値より大きいゲート幅を有するトランジスタのドレイン端子又はソース端子と接続されている場合、その寄生抵抗の削除を実施しないことを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【請求項９】
適正化手段は、削除対象の寄生抵抗の一方端に接続されている回路素子の端子に流れる直流電流が指定値より大きい場合、その寄生抵抗の削除を実施しないことを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【請求項１０】
適正化手段は、削除対象の寄生抵抗の一方端に接続されている回路素子の端子に流れる交流電流の最大値が指定値より大きい場合、その寄生抵抗の削除を実施しないことを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【請求項１１】
適正化手段は、削除対象の寄生抵抗の一方端に寄生容量が接続されている場合、その寄生抵抗の一方端に接続されている寄生容量のノードを、その寄生抵抗の他方端に繋ぎ換えることを特徴とする請求項２または請求項３記載のネットリスト作成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源配線やグランド配線の寄生抵抗を考慮した回路シミュレーションを実施する際に使用するネットリストを作成するネットリスト作成装置に関するものである。
【背景技術】
【０００２】
従来のネットリスト作成装置は、電源配線やグランド配線の寄生抵抗を考慮した回路シミュレーションを実施するに際して、階層設計されているＬＳＩ全体のレイアウトデータから配線の寄生ＲＣ（寄生抵抗、寄生容量）を抽出する。
このため、その寄生ＲＣの抽出に多くの時間を要し、また、その寄生ＲＣの抽出結果からＬＳＩ全体のネットリストを作成すると、そのネットリストにおけるノード数や素子数が膨大になり、実用時間内で回路シミュレーションを実施することができない場合がある（例えば、特許文献１参照）。
【０００３】
そこで、ＬＳＩ全体のレイアウトデータにおけるトップ階層のブロックの内部をブラックボックスとして取扱い、複数のブロック間の寄生ＲＣのみを抽出する方法を使用すれば、その寄生ＲＣの抽出結果から得られるネットリストにおけるノード数や素子数が減少するため、実用時間内で回路シミュレーションを実施することができるようになる。
しかし、この方法を使用すると、ブロックの内部の電源配線やグランド配線の寄生ＲＣが抽出されないので、回路シミュレーションの解析精度が劣化することがある。
【０００４】
上記の方法の問題点を解消するために、トップ階層の電源配線やグランド配線の寄生抵抗を抽出したのち、下位の階層の電源配線やグランド配線の寄生抵抗を順次抽出する方法を使用すれば、回路シミュレーションの解析精度を高めることができる。
しかし、この方法を使用する場合、ユーザが各階層の電源配線やグランド配線を示すネット名を入力する必要があるため、ＬＳＩの規模が大きくなると、入力作業に長時間を要し、現実的な方法でない。
【０００５】
【特許文献１】特開平１０−２８３３９１号公報（段落番号［０００３］、図８）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のネットリスト作成装置は以上のように構成されているので、ＬＳＩ全体のレイアウトデータにおけるトップ階層のブロックの内部をブラックボックス化して、複数のブロック間の寄生ＲＣのみを抽出するようにすれば、実用時間内で回路シミュレーションを実施することができるようになる。しかし、ブロックの内部の電源配線やグランド配線の寄生ＲＣが抽出されないため、回路シミュレーションの解析精度が劣化することがあるなどの課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、寄生ＲＣの抽出の容易化を図ることができるとともに、回路シミュレーションの解析精度を高めることができるネットリスト作成装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るネットリスト作成装置は、トップ階層のブロック内の電源配線及びグランド配線を示すアブストラクトが適用されたレイアウトデータから配線の寄生抵抗を抽出し、その抽出結果をデータ作成手段により作成されたネットリストに適用するとともに、その寄生抵抗のノードのレイアウトデータ上の座標情報を特定する寄生抵抗適用手段を設け、座標情報特定手段により特定された回路素子の端子のレイアウトデータ上の座標情報と寄生抵抗適用手段により特定された寄生抵抗のノードのレイアウトデータ上の座標情報を比較して、その寄生抵抗の抽出結果が適用されたネットリストにおける回路素子と寄生抵抗の接続関係を適正化するようにしたものである。
【発明の効果】
【０００９】
この発明によれば、トップ階層のブロック内の電源配線及びグランド配線を示すアブストラクトが適用されたレイアウトデータから配線の寄生抵抗を抽出し、その抽出結果をデータ作成手段により作成されたネットリストに適用するとともに、その寄生抵抗のノードのレイアウトデータ上の座標情報を特定する寄生抵抗適用手段を設け、座標情報特定手段により特定された回路素子の端子のレイアウトデータ上の座標情報と寄生抵抗適用手段により特定された寄生抵抗のノードのレイアウトデータ上の座標情報を比較して、その寄生抵抗の抽出結果が適用されたネットリストにおける回路素子と寄生抵抗の接続関係を適正化するように構成したので、寄生抵抗の抽出の容易化を図ることができるとともに、回路シミュレーションの解析精度を高めることができる効果がある。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１によるネットリスト作成装置を示す構成図であり、図において、ネットリスト作成部１は検証対象であるＬＳＩの回路図データからネットリストＡを作成する。ネットリスト作成部２は素子情報や接続情報の抽出ルールが記述されているＥＸＴＲＡＣＴテクノロジファイルを参照して、その回路図データに対応しているレイアウトデータＸから回路素子の素子情報や接続情報を抽出し、その素子情報や接続情報に基づいてネットリストＢを作成する。
【００１１】
座標ファイル作成部３はネットリストの比較条件が記述されているＣＯＭＰＡＲＥテクノロジファイルを参照して、ネットリスト作成部１により作成されたネットリストＡとネットリスト作成部２により作成されたネットリストＢを比較して、電源配線又はグランド配線に接続されている回路素子の端子のレイアウトデータ上の座標情報を特定し、その座標情報を座標ファイルＦ１に格納する。
なお、ネットリスト作成部１、ネットリスト作成部２及び座標ファイル作成部３から座標情報特定手段が構成されている。
【００１２】
ブラックボックス化部４はレイアウトデータＸにおけるトップ階層のブロックをブラックボックス化してレイアウトデータＹを作成する。ネットリスト作成部５はＥＸＴＲＡＣＴテクノロジファイルを参照して、ブラックボックス化部４により作成されたレイアウトデータＹから回路素子の素子情報や接続情報を抽出し、その素子情報や接続情報に基づいてネットリストＣを作成する。
なお、ブラックボックス化部４及びネットリスト作成部５からデータ作成手段が構成されている。
【００１３】
ネット名入力部６はトップ階層の電源配線やグランド配線のネット名の入力を受け付け、そのネット名をネット名ファイルに格納する。
アブストラクト作成部７はネット名ファイルに格納されているネット名が示す電源配線やグランド配線に接続されるピン情報に基づいて、レイアウトデータＸ，Ｙからトップ階層のブロック内の電源配線及びグランド配線（コンタクト／スルーホールを含む）を示すアブストラクトを作成する。
アブストラクト適用部８はレイアウトデータＹにおけるトップ階層のブロックを、アブストラクト作成部７により作成されたアブストラクトに置き換えて、置換後のレイアウトデータであるレイアウトデータＺを出力する。
なお、ネット名入力部６、アブストラクト作成部７及びアブストラクト適用部８からアブストラクト適用手段が構成されている。
【００１４】
寄生ＲＣ抽出部９は寄生ＲＣ（寄生抵抗、寄生容量）の抽出ルールが記述されている配線寄生ＲＣ抽出テクノロジファイルを参照して、アブストラクト適用部８より出力されたレイアウトデータＺから配線の寄生ＲＣを抽出する。
寄生ＲＣ適用部１０は寄生ＲＣ抽出部９により抽出された寄生ＲＣをネットリストＣに適用してネットリストＤを出力する。
座標ファイル作成部１１は寄生ＲＣ抽出部９により抽出された寄生ＲＣのノードのレイアウトデータ上の座標情報を特定して、その座標情報を座標ファイルＦ２に格納する。
なお、寄生ＲＣ抽出部９、寄生ＲＣ適用部１０及び座標ファイル作成部１１から寄生抵抗適用手段が構成されている。
【００１５】
ネットリスト適用部１２は寄生ＲＣ適用部１０から出力されたネットリストＤの中で、ブラックボックスのままになっている各ブロックに対して、ネットリストＡにおける該当部分を適用して、配線寄生ＲＣ込みネットリストＥを作成する。
接続関係適正化部１３は座標ファイルＦ１に格納されている回路素子の端子の座標情報と、座標ファイルＦ２に格納されている寄生ＲＣのノードの座標情報とを比較して、配線寄生ＲＣ込みネットリストＥにおける回路素子と寄生抵抗の接続関係を適正化し、適正化後のネットリストを回路シミュレーション用ネットリストとして出力する。
なお、ネットリスト適用部１２及び接続関係適正化部１３から適正化手段が構成されている。
【００１６】
シミュレーション実行部１４はネットリスト作成装置の接続関係適正化部１３から出力された回路シミュレーション用ネットリストを使用して、電源配線やグランド配線の寄生抵抗を考慮した回路シミュレーションを実施する。
図２及び図３はこの発明の実施の形態１によるネットリスト作成装置の処理内容を示すフローチャートである。
【００１７】
次に動作について説明する。
まず、ネットリスト作成部１は、検証対象であるＬＳＩの回路図データ（例えば、トランジスタや抵抗やコンデンサなどの回路素子を用いて構成されているＬＳＩの回路図を示すデータ）を入力すると、その回路図データからネットリストＡを作成する（ステップＳＴ１）。回路図データからネットリストＡを作成する作成処理は、既存の技術を採用すればよいため説明を省略する。
なお、ネットリストＡは、回路素子の接続関係等が文字データ等で記述されているデータである。
【００１８】
ネットリスト作成部２は、上記の回路図データに対応しているレイアウトデータＸを入力すると、素子情報や接続情報の抽出ルールが記述されているＥＸＴＲＡＣＴテクノロジファイルを参照して、そのレイアウトデータＸから回路素子の素子情報や接続情報を抽出し、その素子情報や接続情報に基づいてネットリストＢを作成する（ステップＳＴ２）。
なお、ネットリストＢは、回路素子の接続関係等が文字データ等で記述されているデータである。
【００１９】
座標ファイル作成部３は、ネットリスト作成部１により作成されたネットリストＡとネットリスト作成部２により作成されたネットリストＢのＬＶＳ（Ｌａｙｏｕｔ  Ｖｅｒｓｕｓ  Ｓｃｈｅｍａｔｉｃ）を実行する。
即ち、ネットリストの比較条件が記述されているＣＯＭＰＡＲＥテクノロジファイルを参照して、ネットリストＡとネットリストＢを比較して、電源配線又はグランド配線に接続されている回路素子の端子のレイアウトデータ上の座標情報を特定する（ステップＳＴ３）。
そして、座標ファイル作成部３は、回路素子の端子のレイアウトデータ上の座標情報を座標ファイルＦ１に格納する。
【００２０】
ブラックボックス化部４は、上記の回路図データに対応しているレイアウトデータＸを入力すると、そのレイアウトデータＸにおけるトップ階層のブロックをブラックボックス化して、レイアウトデータＹを作成する（ステップＳＴ４）。
ここで、図１４はトップ階層のブロックがブラックボックス化されているレイアウトを示すイメージ図である。
図１４の例では、トップ階層には５つのブロックが存在し、これらのブロックの内部がブラックボックス化されている。
【００２１】
ネットリスト作成部５は、ブラックボックス化部４がレイアウトデータＹを作成すると、ＥＸＴＲＡＣＴテクノロジファイルを参照して、そのレイアウトデータＹから回路素子の素子情報や接続情報を抽出し、その素子情報や接続情報に基づいてネットリストＣを作成する（ステップＳＴ５）。
【００２２】
ネット名入力部６は、ユーザがトップ階層の電源配線やグランド配線のネット名を指定すると、そのネット名の入力を受け付けて、そのネット名をネット名ファイルに格納する（ステップＳＴ６）。
【００２３】
アブストラクト作成部７は、ネット名入力部６がネット名をネット名ファイルに格納すると、そのネット名を有する電源配線やグランド配線を特定する。
そして、アブストラクト作成部７は、図１５に示すように、レイアウトデータＸ，Ｙから当該電源配線やグランド配線に接続されるピン情報を取り出し、そのピン情報に基づいてトップ階層のブロック内の電源配線やグランド配線を追跡することにより、レイアウトデータＸからブロック内の電源配線やグランド配線パターン（コンタクト／スルーホールを含む）を抜き出して、その電源配線やグランド配線パターンを示すアブストラクトを作成する（ステップＳＴ７）。
【００２４】
アブストラクト適用部８は、アブストラクト作成部７がアブストラクトを作成すると、図１５に示すように、レイアウトデータＹにおけるトップ階層のブロックを、アブストラクト作成部７により作成されたアブストラクトに置き換えて、置換後のレイアウトデータであるレイアウトデータＺを出力する（ステップＳＴ８）。
【００２５】
寄生ＲＣ抽出部９は、アブストラクト適用部８からレイアウトデータＺを受けると、寄生ＲＣの抽出ルールが記述されている配線寄生ＲＣ抽出テクノロジファイルを参照して、そのレイアウトデータＺから配線の寄生ＲＣを抽出する（ステップＳＴ９）。
なお、寄生ＲＣ抽出部９により抽出される寄生ＲＣとしては、ネット名ファイルに格納されているネット名を有する電源配線やグランド配線に関するトップ階層から最下位層までの寄生ＲＣのほか、トップ階層の電源配線やグランド配線以外のブロック間配線の寄生ＲＣも含まれる。
【００２６】
寄生ＲＣ適用部１０は、寄生ＲＣ抽出部９が配線の寄生ＲＣを抽出すると、その寄生ＲＣをネットリスト作成部５により作成されたネットリストＣに適用して、ネットリストＤ（配線の寄生ＲＣの情報が含まれているネットリスト）を出力する（ステップＳＴ９）。
座標ファイル作成部１１は、寄生ＲＣ抽出部９が配線の寄生ＲＣを抽出すると、その寄生ＲＣのノードのレイアウトデータ上の座標情報を特定し、その座標情報を座標ファイルＦ２に格納する（ステップＳＴ９）。
【００２７】
ネットリスト適用部１２は、寄生ＲＣ適用部１０からネットリストＤを受けると、そのネットリストＤの中で、ブラックボックスのままになっている各ブロックに対して、ネットリストＡにおける該当部分を適用して、配線寄生ＲＣ込みネットリストＥを作成する（ステップＳＴ１０）。
図１６は配線寄生ＲＣ込みネットリストＥが表現されている回路図であり、図１６からも明らかなように、この段階では、各ブロックの中の電源配線やグランド配線に接続される回路素子の端子は、すべて電源端子やグランド端子のノードに接続されている。
図において、ＰＲ１〜１７が寄生抵抗、Ｑ１〜５が回路素子であるＢＪＴ（トランジスタ）、Ｍ１〜２が回路素子であるＭＯＳ−Ｔｒ（トランジスタ）、Ｒ１〜６が回路素子である抵抗（抵抗素子）、Ｃ１が回路素子であるコンデンサ（容量素子）である。
図１６の例では、配線の寄生Ｒ（寄生抵抗）のみが抽出されており、寄生Ｃ（寄生容量）は抽出されていない。
【００２８】
接続関係適正化部１３は、座標ファイルＦ１に格納されている回路素子の端子の座標情報と、座標ファイルＦ２に格納されている寄生ＲＣのノードの座標情報とを比較して、配線寄生ＲＣ込みネットリストＥにおける回路素子と寄生抵抗の接続関係を適正化する（ステップＳＴ１１）。
即ち、接続関係適正化部１３は、回路素子の端子の座標情報と、寄生ＲＣのノードの座標情報とを比較することにより、回路素子の端子に対応する寄生ＲＣのノードを特定し、配線寄生ＲＣ込みネットリストＥにおいて、電源端子やグランド端子のノードに接続されている回路素子の端子を、図１７に示すように、対応する寄生ＲＣのノードに付け替える処理を実施する。
接続関係適正化部１３は、回路素子と寄生抵抗の接続関係を適正化すると、適正化後のネットリストを回路シミュレーション用ネットリストとして出力する。
【００２９】
シミュレーション実行部１４は、ネットリスト作成装置の接続関係適正化部１３から回路シミュレーション用ネットリストを受けると、その回路シミュレーション用ネットリストを使用して、電源配線やグランド配線の寄生抵抗を考慮した回路シミュレーションを実施する（ステップＳＴ１２）。
【００３０】
以上で明らかなように、この実施の形態１によれば、トップ階層のブロック内の電源配線及びグランド配線を示すアブストラクトが適用されたレイアウトデータＺから配線の寄生ＲＣを抽出し、その抽出結果をネットリストＣに適用するとともに、その寄生ＲＣのノードのレイアウトデータ上の座標情報を特定して座標ファイルＦ２に格納する一方、座標ファイルＦ１に格納された回路素子の端子の座標情報と座標ファイルＦ２に格納された寄生ＲＣのノードの座標情報とを比較して、その寄生ＲＣの抽出結果が適用されたネットリストＥにおける回路素子と寄生ＲＣの接続関係を適正化するように構成したので、寄生ＲＣの抽出の容易化を図ることができるとともに、回路シミュレーションの解析精度を高めることができる効果を奏する。
【００３１】
即ち、ブロックの内部の電源やグランド配線の寄生ＲＣと、ブロック間の配線の寄生ＲＣとを抽出するようにしているので、回路シミュレーションの解析精度を高めることができる。
また、ユーザはトップ階層の電源配線やグランド配線のネット名を指定するだけで、寄生ＲＣを自動的に抽出することができるので、寄生ＲＣの抽出に要する作業時間を大幅に短縮することができる。
【００３２】
実施の形態２．
上記実施の形態１では、ブロックの内部の電源やグランド配線の寄生ＲＣと、ブロック間の配線の寄生ＲＣとを抽出するものについて示したが、回路シミュレーション用ネットリストの中から、実用上問題がないレベルの解析精度を維持できる範囲で寄生Ｒを削除するようにしてもよい。
この実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するようにしている。
【００３３】
具体的には下記の通りである。
図４はこの発明の実施の形態２によるネットリスト作成装置の処理内容を示すフローチャートである。
【００３４】
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒ（寄生Ｒの個数は、１個あるいは複数個の場合がある）を寄生Ｒ情報ファイルに格納する（ステップＳＴ２１）。
【００３５】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除する。
例えば、図１７におけるＰＲ８の寄生Ｒの一方端は、１個の回路素子Ｒ６のみに接続されているので、図１８に示すように、ＰＲ８の寄生Ｒを削除する。
しかし、図１７におけるＰＲ１７の寄生Ｒの一方端は、２個の回路素子Ｑ２，Ｑ３に接続されているので、図１８に示すように、ＰＲ１７の寄生Ｒは削除しない。
【００３６】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ２２）。
接続関係適正化部１３が寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ２２の処理を実行すると、図１７におけるＰＲ４，ＰＲ８，ＰＲ９，ＰＲ，１１，ＰＲ１２，ＰＲ１４の寄生Ｒが削除される。
【００３７】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ２１，ＳＴ２２の処理（図４では“処理１”と記載）を実行する。
なお、２回目の処理で、図１７におけるＰＲ７，ＰＲ１３の寄生Ｒが削除される。最終的には、図１８のようになる。
【００３８】
この実施の形態２では、上述したように、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するようにしているが、電源配線やグランド配線の電圧降下に大きく作用する寄生Ｒは、電源・グランド電流が集中する電源配線やグランド配線の幹線の寄生Ｒであるので、接続されている回路素子の個数が１個の寄生Ｒを削除しても、解析精度への影響は小さい。また、寄生Ｒの個数が減少するため、回路シミュレーションの実行時間が短縮される。
【００３９】
なお、この実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するようにしているが、抵抗値が指定された値以下の寄生Ｒを削除するようにしてもよいし、直列接続又は並列接続されている寄生Ｒを１つの寄生Ｒに変換するようにしても、同様の効果を奏することができる。
直列接続又は並列接続されている寄生Ｒを１つの寄生Ｒに変換する場合、図１７の例では、「ＰＲ２とＰＲ３」の寄生Ｒ、「ＰＲ１６とＰＲ１７」の寄生Ｒをそれぞれ１つの寄生Ｒに変換することができる。
【００４０】
実施の形態３．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が指定された個数以下の寄生Ｒを削除するようにしてもよく、上記実施の形態２と同様の効果を奏することができる。
【００４１】
具体的には下記の通りである。
図５はこの発明の実施の形態３によるネットリスト作成装置の処理内容を示すフローチャートである。
【００４２】
まず、ユーザが寄生Ｒの一方端に接続される回路素子の個数の上限値Ｍを設定する（ステップＳＴ３１）。
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ３２）。
【００４３】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数がＭ個以下の寄生Ｒを削除する。
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ３３）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ３３の処理を実行する。
【００４４】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ３２，ＳＴ３３の処理（図５では“処理２”と記載）を実行する。
例えば、Ｍ＝２に設定されている場合、図１９に示すように、上記実施の形態２では削除されていないＰＲ６，ＰＲ１０，ＰＲ１６，ＰＲ１７の寄生Ｒが削除される。
【００４５】
実施の形態４．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、寄生Ｒの一方端に接続されている回路素子が容量素子Ｃである場合、その回路素子については、接続関係適正化部１３が一方端に接続されている回路素子の個数に含めないようにしてもよい。
【００４６】
具体的には下記の通りである。
図６はこの発明の実施の形態４によるネットリスト作成装置の処理内容を示すフローチャートである。
【００４７】
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ４１）。
【００４８】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数する。ただし、その寄生Ｒの一方端に接続されている回路素子が容量素子Ｃである場合、その回路素子を個数に含めないようにする。
接続関係適正化部１３は、上記のように計数した個数が１個の寄生Ｒを削除する。
【００４９】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ４２）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ４２の処理を実行する。
【００５０】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ４１，ＳＴ４２の処理（図６では“処理３”と記載）を実行する。
【００５１】
この実施の形態４では、寄生Ｒの一方端に接続されている回路素子が容量素子Ｃである場合、その回路素子については、接続関係適正化部１３が一方端に接続されている回路素子の個数に含めないようにしているので、上記実施の形態２では削除されていないＰＲ１０の寄生Ｒも削除される。
一般に容量素子に流れる電流は、他の部分の電流と比べて小さい場合が多いので、容量素子Ｃを計数しないで寄生Ｒを削除しても、実用上問題がないレベルの解析精度を維持することができ、引いては、回路シミュレーションの実行時間を短縮することができる。
【００５２】
なお、この実施の形態４では、上記実施の形態２における寄生Ｒの削除方法を実施する際に、容量素子Ｃを計数しない技術を適用するものについて示したが、上記実施の形態３における寄生Ｒの削除方法を実施する際に、容量素子Ｃを計数しない技術を適用するようにしてもよい。
【００５３】
実施の形態５．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、その寄生Ｒの一方端に接続されている回路素子の端子が、指定値より大きいエミッタ面積を有するＢＪＴのコレクタ端子又はエミッタ端子である場合、その寄生Ｒの削除を実施しないようにしてもよい。
【００５４】
具体的には下記の通りである。
図７はこの発明の実施の形態５によるネットリスト作成装置の処理内容を示すフローチャートである。
【００５５】
まず、ユーザがＢＪＴのエミッタ面積Ａｅの上限値Ａｅ−ｍａｘを設定する（ステップＳＴ５１）。
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ５２）。
【００５６】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除する。
ただし、接続関係適正化部１３は、その寄生Ｒの一方端が、上限値Ａｅ−ｍａｘより大きいエミッタ面積Ａｅを有するＢＪＴのコレクタ端子又はエミッタ端子に接続されている場合には、その寄生Ｒを削除しないようにする。
上記実施の形態３のように、回路素子数の上限値Ｍが設定されているものに適用する場合、寄生Ｒの一方端が複数のＢＪＴのコレクタ端子又はエミッタ端子に接続されているとき、複数のＢＪＴのエミッタ面積Ａｅの総和が上限値Ａｅ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
例えば、Ａｅ−ｍａｘ＝８０μｍ２に設定されている場合、ＢＪＴであるＱ２とＱ３のエミッタ面積Ａｅの総和が１００μｍ２であり、上限値Ａｅ−ｍａｘを上回っているので、Ｑ２とＱ３のコレクタ端子又はエミッタ端子に接続されているＰＲ１６，ＰＲ１７の寄生Ｒは削除されない（図１８及び図１９を参照）。
【００５７】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ５３）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ５３の処理を実行する。
【００５８】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ５２，ＳＴ５３の処理（図７では“処理４”と記載）を実行する。
【００５９】
この実施の形態５では、寄生Ｒの一方端が、上限値Ａｅ−ｍａｘより大きいエミッタ面積Ａｅを有するＢＪＴのコレクタ端子又はエミッタ端子に接続されている場合には、その寄生Ｒを削除しないようにしているが、一般に、エミッタ面積Ａｅが大きいＢＪＴは、コレクタ電流やエミッタ電流が大きく、この電流による寄生Ｒの電圧降下が大きくなるので、たとえ末端の寄生Ｒでも無視できない場合がある。
したがって、この実施の形態５によれば、上記実施の形態２よりも高いレベルの解析精度を維持することができる効果を奏する。
【００６０】
実施の形態６．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、その寄生Ｒの一方端に接続されている回路素子が抵抗素子Ｒであり、その抵抗素子Ｒの他端が指定値より大きいエミッタ面積を有するＢＪＴのコレクタ端子又はエミッタ端子と接続されている場合、その寄生Ｒの削除を実施しないようにしてもよい。
【００６１】
具体的には下記の通りである。
図８はこの発明の実施の形態６によるネットリスト作成装置の処理内容を示すフローチャートである。
【００６２】
まず、ユーザがＢＪＴのエミッタ面積Ａｅの上限値Ａｅ−ｍａｘを設定する（ステップＳＴ６１）。
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ６２）。
【００６３】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除する。
ただし、接続関係適正化部１３は、その寄生Ｒの一方端に接続されている回路素子が抵抗素子Ｒであり、その抵抗素子Ｒの他端が、上限値Ａｅ−ｍａｘより大きいエミッタ面積Ａｅを有するＢＪＴのコレクタ端子又はエミッタ端子に接続されている場合には、その寄生Ｒを削除しないようにする。
例えば、Ａｅ−ｍａｘ＝８０μｍ２に設定されている場合、抵抗素子Ｒ５の他端が、エミッタ面積Ａｅが１００μｍ２のＢＪＴであるＱ４のコレクタ端子に接続されているので、抵抗素子Ｒ５に接続されているＰＲ９の寄生Ｒは削除されない（図１７及び図１８を参照）。
なお、抵抗素子Ｒの他端が複数のＢＪＴのコレクタ端子又はエミッタ端子に接続されているときは、複数のＢＪＴのエミッタ面積Ａｅの総和が上限値Ａｅ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
上記実施の形態３のように、回路素子数の上限値Ｍが設定されているものに適用する場合は、上記実施の形態５も併用して、寄生Ｒの一方端にコレクタ端子又はエミッタ端子が直接又は抵抗素子を介して接続されているすべてのＢＪＴのエミッタ面積Ａｅの総和が上限値Ａｅ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
【００６４】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ６３）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ６３の処理を実行する。
【００６５】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ６２，ＳＴ６３の処理（図８では“処理５”と記載）を実行する。
【００６６】
この実施の形態６では、寄生Ｒの一方端に接続されている回路素子が抵抗素子Ｒであり、その抵抗素子Ｒの他端が、上限値Ａｅ−ｍａｘより大きいエミッタ面積Ａｅを有するＢＪＴのコレクタ端子又はエミッタ端子に接続されている場合には、その寄生Ｒを削除しないようにしているが、一般に、エミッタ面積Ａｅが大きいＢＪＴは、コレクタ電流やエミッタ電流が大きく、この電流による寄生Ｒの電圧降下が大きくなるので、たとえ末端の寄生Ｒでも無視できない場合がある。
したがって、この実施の形態６によれば、上記実施の形態２よりも高いレベルの解析精度を維持することができる効果を奏する。
【００６７】
実施の形態７．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、その寄生Ｒの一方端に接続されている回路素子の端子が、指定値より大きいゲート幅を有するＭＯＳ−Ｔｒのドレイン端子又はソース端子である場合、その寄生Ｒの削除を実施しないようにしてもよい。
【００６８】
具体的には下記の通りである。
図９はこの発明の実施の形態７によるネットリスト作成装置の処理内容を示すフローチャートである。
【００６９】
まず、ユーザがＭＯＳ−Ｔｒのゲート幅Ｗの上限値Ｗ−ｍａｘを設定する（ステップＳＴ７１）。
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ７２）。
【００７０】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除する。
ただし、接続関係適正化部１３は、その寄生Ｒの一方端が、上限値Ｗ−ｍａｘより大きいゲート幅Ｗを有するＭＯＳ−Ｔｒのドレイン端子又はソース端子に接続されている場合には、その寄生Ｒを削除しないようにする。
上記実施の形態３のように、回路素子数の上限値Ｍが設定されているものに適用する場合、寄生Ｒの一方端が複数のＭＯＳ−Ｔｒのドレイン端子又はソース端子に接続されているとき、複数のＭＯＳ−Ｔｒのゲート幅Ｗの総和が上限値Ｗ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
【００７１】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ７３）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ７３の処理を実行する。
【００７２】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ７２，ＳＴ７３の処理（図９では“処理６”と記載）を実行する。
【００７３】
この実施の形態７では、寄生Ｒの一方端が、上限値Ｗ−ｍａｘより大きいゲート幅Ｗを有するＭＯＳ−Ｔｒのドレイン端子又はソース端子に接続されている場合には、その寄生Ｒを削除しないようにしているが、一般に、ゲート幅Ｗが大きいＭＯＳ−Ｔｒは、ドレイン電流やソース電流が大きく、この電流による寄生Ｒの電圧降下が大きくなるので、たとえ末端の寄生Ｒでも無視できない場合がある。
したがって、この実施の形態７によれば、上記実施の形態２よりも高いレベルの解析精度を維持することができる効果を奏する。
【００７４】
実施の形態８．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、その寄生Ｒの一方端に接続されている回路素子が抵抗素子Ｒであり、その抵抗素子Ｒの他端が指定値より大きいゲート幅を有するトランジスタのドレイン端子又はソース端子と接続されている場合、その寄生Ｒの削除を実施しないようにしてもよい。
【００７５】
具体的には下記の通りである。
図１０はこの発明の実施の形態８によるネットリスト作成装置の処理内容を示すフローチャートである。
【００７６】
まず、ユーザがＭＯＳ−Ｔｒのゲート幅Ｗの上限値Ｗ−ｍａｘを設定する（ステップＳＴ８１）。
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ８２）。
【００７７】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除する。
ただし、接続関係適正化部１３は、その寄生Ｒの一方端に接続されている回路素子が抵抗素子Ｒであり、その抵抗素子Ｒの他端が、上限値Ｗ−ｍａｘより大きいゲート幅Ｗを有するＭＯＳ−Ｔｒのドレイン端子又はソース端子に接続されている場合には、その寄生Ｒを削除しないようにする。
例えば、Ｗ−ｍａｘ＝５０μｍに設定されている場合、抵抗素子Ｒ２の他端が、ゲート幅Ｗが１００μｍのＭＯＳ−ＴｒであるＭ２に接続されているので、抵抗素子Ｒ２に接続されているＰＲ４の寄生Ｒは削除されない（図１７及び図１８を参照）。
なお、抵抗素子Ｒの他端が複数のＭＯＳ−Ｔｒのドレイン端子又はソース端子に接続されているときは、複数のＭＯＳ−Ｔｒのゲート幅Ｗの総和が上限値Ｗ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
上記実施の形態３のように、回路素子数の上限値Ｍが設定されているものに適用する場合は、上記実施の形態７も併用して、寄生Ｒの一方端にドレイン端子又はソース端子が直接又は抵抗素子を介して接続されているすべてのＭＯＳ−Ｔｒのゲート幅Ｗの総和が上限値Ｗ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
【００７８】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ８３）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ８３の処理を実行する。
【００７９】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ８２，ＳＴ８３の処理（図１０では“処理７”と記載）を実行する。
【００８０】
この実施の形態８では、寄生Ｒの一方端に接続されている回路素子が抵抗素子Ｒであり、その抵抗素子Ｒの他端が、上限値Ｗ−ｍａｘより大きいゲート幅Ｗを有するＭＯＳ−Ｔｒのドレイン端子又はソース端子に接続されている場合には、その寄生Ｒを削除しないようにしているが、一般に、ゲート幅Ｗが大きいＭＯＳ−Ｔｒは、ドレイン電流やソース電流が大きく、この電流による寄生Ｒの電圧降下が大きくなるので、たとえ末端の寄生Ｒでも無視できない場合がある。
したがって、この実施の形態８によれば、上記実施の形態２よりも高いレベルの解析精度を維持することができる効果を奏する。
【００８１】
実施の形態９．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、その寄生Ｒの一方端に接続されている回路素子の端子に流れる直流電流が指定値より大きい場合、その寄生Ｒの削除を実施しないようにしてもよい。
【００８２】
具体的には下記の通りである。
図１１はこの発明の実施の形態９によるネットリスト作成装置の処理内容を示すフローチャートである。
【００８３】
まず、シミュレーション実行部１４がネットリストＡについて回路シミュレーション（直流解析）を実行することにより、電源配線やグランド配線に接続されている回路素子の端子に流れる直流電流Ｉｄｃを計算し、その直流電流Ｉｄｃの値を直流電流情報ファイルに格納する（ステップＳＴ９１）。
また、ユーザが直流電流Ｉｄｃの上限値Ｉｄｃ−ｍａｘを設定する（ステップＳＴ９２）。
【００８４】
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ９３）。
【００８５】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除する。
ただし、接続関係適正化部１３は、その寄生Ｒの一方端に接続されている回路素子の端子に流れる直流電流Ｉｄｃが先に設定された上限値Ｉｄｃ−ｍａｘより大きい場合、その寄生Ｒを削除しないようにする。
上記実施の形態３のように、回路素子数の上限値Ｍが設定されているものに適用する場合、寄生Ｒの一方端に複数の回路素子が接続されているとき、複数の回路素子の端子に流れる直流電流Ｉｄｃの総和が上限値Ｉｄｃ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
【００８６】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ９４）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ９４の処理を実行する。
【００８７】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ９３，ＳＴ９４の処理（図１１では“処理８”と記載）を実行する。
【００８８】
この実施の形態９では、寄生Ｒの一方端に接続されている回路素子の端子に流れる直流電流Ｉｄｃが上限値Ｉｄｃ−ｍａｘより大きい場合、その寄生Ｒを削除しないようにしているが、寄生Ｒを削除するか否かの判断を回路シミュレーション結果に基づいているので、高いレベルの解析精度を維持しつつ、可能な限り寄生Ｒを削除して、回路シミュレーションの実行時間を短縮することができる効果を奏する。
【００８９】
実施の形態１０．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、その寄生Ｒの一方端に接続されている回路素子の端子に流れる交流電流の最大値が指定値より大きい場合、その寄生Ｒの削除を実施しないようにしてもよい。
【００９０】
具体的には下記の通りである。
図１２はこの発明の実施の形態１０によるネットリスト作成装置の処理内容を示すフローチャートである。
【００９１】
まず、シミュレーション実行部１４がネットリストＡについて回路シミュレーション（過渡解析）を実行することにより、電源配線やグランド配線に接続されている回路素子の端子に流れる交流電流Ｉａｃを計算し、その交流電流Ｉａｃの波形を交流電流情報ファイルに格納する（ステップＳＴ１０１）。
また、ユーザが交流電流Ｉａｃの上限値Ｉａｃ−ｍａｘを設定する（ステップＳＴ１０２）。
【００９２】
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒを検索して、その検索結果である寄生Ｒを寄生Ｒ情報ファイルに格納する（ステップＳＴ１０３）。
【００９３】
接続関係適正化部１３は、寄生Ｒ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除する。
ただし、接続関係適正化部１３は、その寄生Ｒの一方端に接続されている回路素子の端子に流れる交流電流Ｉａｃの最大値が先に設定された上限値Ｉａｃ−ｍａｘより大きい場合、その寄生Ｒを削除しないようにする。
上記実施の形態３のように、回路素子数の上限値Ｍが設定されているものに適用する場合、寄生Ｒの一方端に複数の回路素子が接続されているとき、複数の回路素子の端子に流れる交流電流Ｉａｃの総和の最大値が上限値Ｉａｃ−ｍａｘより大きければ、その寄生Ｒを削除しないようにする。
【００９４】
接続関係適正化部１３は、上記のようにして寄生Ｒを削除すると、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ１０４）。
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ１０４の処理を実行する。
【００９５】
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ１０３，ＳＴ１０４の処理（図１２では“処理９”と記載）を実行する。
【００９６】
この実施の形態１０では、寄生Ｒの一方端に接続されている回路素子の端子に流れる交流電流Ｉａｃの最大値が上限値Ｉａｃ−ｍａｘより大きい場合、その寄生Ｒを削除しないようにしているが、寄生Ｒを削除するか否かの判断を回路シミュレーション結果に基づいているので、高いレベルの解析精度を維持しつつ、可能な限り寄生Ｒを削除して、回路シミュレーションの実行時間を短縮することができる効果を奏する。
【００９７】
実施の形態１１．
上記実施の形態２では、接続関係適正化部１３が寄生Ｒの一方端に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除するものについて示したが、削除対象の寄生Ｒの一方端に寄生Ｃが接続されている場合、一方端に接続されている寄生Ｃのノードを、削除対象の寄生Ｒの他方端に繋ぎ換えるようにしてもよい。
【００９８】
具体的には下記の通りである。
図１３はこの発明の実施の形態１１によるネットリスト作成装置の処理内容を示すフローチャートである。
【００９９】
上記実施の形態１〜１０では、図１７に示すように、寄生ＲＣ抽出部９が寄生Ｒのみを抽出して、寄生Ｃを抽出していないものについて示したが、この実施の形態１１では、図２０に示すように、寄生ＲＣ抽出部９が寄生Ｒと寄生Ｃを抽出するものとする。
【０１００】
接続関係適正化部１３は、上記実施の形態１と同様にして、回路シミュレーション用ネットリストを作成すると、その回路シミュレーション用ネットリストの中から、ネット名ファイルに格納されているネット名が示す電源配線やグランド配線の寄生Ｒと寄生Ｃを検索して、その検索結果である寄生Ｒと寄生Ｃを寄生ＲＣ情報ファイルに格納する（ステップＳＴ１１１）。
【０１０１】
接続関係適正化部１３は、寄生ＲＣ情報ファイルから順番に寄生Ｒを取り出して、その寄生Ｒの一方端（ノード）に接続されている回路素子の個数を計数し、その個数が１個の寄生Ｒを削除し、その寄生Ｒの一方端に接続されていた回路素子の端子を、その寄生Ｒの他方端（ノード）に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ１１２）。
【０１０２】
また、接続関係適正化部１３は、削除した寄生Ｒの一方端に寄生Ｃが接続されている場合、一方端に接続されている寄生Ｃのノードを、削除した寄生Ｒの他方端に繋ぎ換える処理を実施して、その回路シミュレーション用ネットリストを更新する（ステップＳＴ１１３）。
これにより、図２０におけるＰＣ１〜ＰＣ５の寄生Ｃは、図２１に示すような接続になる。
【０１０３】
接続関係適正化部１３は、寄生Ｒ情報ファイルに格納されている全ての寄生Ｒについて、ステップＳＴ１１２，ＳＴ１１３の処理を実行する。
接続関係適正化部１３は、上記のようにして回路シミュレーション用ネットリストを更新すると、削除する寄生Ｒがなくなるまで、繰り返しステップＳＴ１１１〜ＳＴ１１３の処理（図１３では“処理１０”と記載）を実行する。
【０１０４】
この実施の形態１１では、寄生Ｃの情報を保持したまま寄生Ｒを削除するので、寄生Ｃが抽出されている場合でも、高いレベルの解析精度を維持することができる効果を奏する。
なお、この実施の形態１１では、上記実施の形態２における寄生Ｒの削除方法を実施する際に、寄生Ｃの情報を保持するものについて示したが、上記実施の形態３における寄生Ｒの削除方法を実施する際に、寄生Ｃの情報を保持するようにしてもよい。
【図面の簡単な説明】
【０１０５】
【図１】この発明の実施の形態１によるネットリスト作成装置を示す構成図である。
【図２】この発明の実施の形態１によるネットリスト作成装置の処理内容を示すフローチャートである。
【図３】この発明の実施の形態１によるネットリスト作成装置の処理内容を示すフローチャートである。
【図４】この発明の実施の形態２によるネットリスト作成装置の処理内容を示すフローチャートである。
【図５】この発明の実施の形態３によるネットリスト作成装置の処理内容を示すフローチャートである。
【図６】この発明の実施の形態４によるネットリスト作成装置の処理内容を示すフローチャートである。
【図７】この発明の実施の形態５によるネットリスト作成装置の処理内容を示すフローチャートである。
【図８】この発明の実施の形態６によるネットリスト作成装置の処理内容を示すフローチャートである。
【図９】この発明の実施の形態７によるネットリスト作成装置の処理内容を示すフローチャートである。
【図１０】この発明の実施の形態８によるネットリスト作成装置の処理内容を示すフローチャートである。
【図１１】この発明の実施の形態９によるネットリスト作成装置の処理内容を示すフローチャートである。
【図１２】この発明の実施の形態１０によるネットリスト作成装置の処理内容を示すフローチャートである。
【図１３】この発明の実施の形態１１によるネットリスト作成装置の処理内容を示すフローチャートである。
【図１４】トップ階層のブロックがブラックボックス化されているレイアウトを示すイメージ図である。
【図１５】図１４にピン情報やアブストラクト等が追加されたイメージ図である。
【図１６】配線寄生ＲＣ込みネットリストＥが表現されている回路図である。
【図１７】接続関係が適正化されたネットリストを表現されている回路図である。
【図１８】更新後のネットリストを表現されている回路図である。
【図１９】更新後のネットリストを表現されている回路図である。
【図２０】接続関係が適正化されたネットリストを表現されている回路図である。
【図２１】更新後のネットリストを表現されている回路図である。
【符号の説明】
【０１０６】
１  ネットリスト作成部（座標情報特定手段）、２  ネットリスト作成部（座標情報特定手段）、３  座標ファイル作成部（座標情報特定手段）、４  ブラックボックス化部（データ作成手段）、５  ネットリスト作成部（データ作成手段）、６  ネット名入力部（アブストラクト適用手段）、７  アブストラクト作成部（アブストラクト適用手段）、８  アブストラクト適用部（アブストラクト適用手段）、９  寄生ＲＣ抽出部（寄生抵抗適用手段）、１０  寄生ＲＣ適用部（寄生抵抗適用手段）、１１  座標ファイル作成部（寄生抵抗適用手段）、１２  ネットリスト適用部（適正化手段）、１３  接続関係適正化部（適正化手段）、１４  シミュレーション実行部。
【図１】
2006031542.tif 000003
【図２】
2006031542.tif 000004
【図３】
2006031542.tif 000005
【図４】
2006031542.tif 000006
【図５】
2006031542.tif 000007
【図６】
2006031542.tif 000008
【図７】
2006031542.tif 000009
【図８】
2006031542.tif 000010
【図９】
2006031542.tif 000011
【図１０】
2006031542.tif 000012
【図１１】
2006031542.tif 000013
【図１２】
2006031542.tif 000014
【図１３】
2006031542.tif 000015
【図１４】
2006031542.tif 000016
【図１５】
2006031542.tif 000017
【図１６】
2006031542.tif 000018
【図１７】
2006031542.tif 000019
【図１８】
2006031542.tif 000020
【図１９】
2006031542.tif 000021
【図２０】
2006031542.tif 000022
【図２１】
2006031542.tif 000023