(57)【要約】【課題】圧電薄膜素子の圧電特性を従来品と同レベルに維持しつつ、その製造コストの低減化を可能とする。【解決手段】膜厚１０μm以下の圧電体薄膜４を一対の電極間に介在させてなる圧電薄膜素子において、上記一対の電極の少なくとも一方を、圧電体薄膜と接する膜厚３nm以上、且つ５０nm以下のＰｔ（またはＲｕもしくはＩｒ）からなる内側電極層３、５と、その外側に隣接して設けられる、Ｐｔ（またはＲｕもしくはＩｒ）と他の金属との合金、またはＰｔ（またはＲｕもしくはＩｒ）以外の金属もしくはそれらの合金からなる外側電極層２、６と、により構成したことを特徴とする。圧電体薄膜４の材料としては、チタン酸ジルコン酸鉛（ＰＺＴ）等が好適に用いられる。【選択図】      図１
2006228783.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極に挟まれた領域に膜厚１０μm以下の圧電体薄膜を備える圧電薄膜素子において、
第１電極、第２電極の少なくとも一方を、圧電体薄膜と接する膜厚３nm以上、且つ５０nm以下の白金からなる内側電極層と、その外側に隣接して設けられる、白金と他の金属との合金、または白金以外の金属もしくはそれらの合金からなる外側電極層とにより構成したことを特徴とする圧電薄膜素子。
【請求項２】
第１電極と第２電極に挟まれた領域に膜厚１０μm以下の圧電体薄膜を備える圧電薄膜素子において、
第１電極、第２電極の少なくとも一方を、圧電体薄膜と接する膜厚３nm以上、且つ５０nm以下のルテニウムからなる内側電極層と、その外側に隣接して設けられる、ルテニウムと他の金属との合金、またはルテニウム以外の金属もしくはそれらの合金からなる外側電極層とにより構成したことを特徴とする圧電薄膜素子。
【請求項３】
第１電極と第２電極に挟まれた領域に膜厚１０μm以下の圧電体薄膜を備える圧電薄膜素子において、
第１電極、第２電極の少なくとも一方を、圧電体薄膜と接する膜厚３nm以上、且つ５０nm以下のイリジウムからなる内側電極層と、その外側に隣接して設けられる、イリジウムと他の金属との合金、またはイリジウム以外の金属もしくはそれらの合金からなる外側電極層とにより構成したことを特徴とする圧電薄膜素子。
【請求項４】
請求項１から請求項３までのいずれかに記載の圧電薄膜素子において、
圧電体薄膜の材料として、チタン酸ジルコン酸鉛、チタン酸鉛、ジルコン酸チタン酸鉛、ジルコン酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブジルコン酸鉛、Ｂｉ層状構造を持つ強誘電体薄膜、またはこれらのいずれかにドーピングを行った強誘電体薄膜を用いたことを特徴とする圧電薄膜素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電アクチュエータや圧電センサ等として利用される圧電薄膜素子の構造に関わる。
【背景技術】
【０００２】
電気信号が与えられると機械的動作を行うアクチュエータとして、上部電極と下部電極の間に圧電体が設けられている圧電アクチュエータが知られている。圧電アクチュエータは、例えば、インクジェット式記録装置ヘッド用のアクチュエータ、ＨＤＤ（ハードディスクドライブ）位置制御用アクチュエータ、圧電ブザー、等に幅広く利用されている。圧電体としては、その圧電定数の高さから、主にチタン酸ジルコン酸鉛（以下「ＰＺＴ」と記載する）が用いられている。（例えば特許文献１参照）
【０００３】
一般に、圧電素子は、熱処理により得られた焼結体を切削、研磨などの工程により種々の形状に加工した後、得られた圧電体の対向する表面に一対の電極を形成することで作製されている。近年、低電圧で大きな変位が得られる圧電アクチュエータや小型の圧電アクチュエータが望まれており、そのためには圧電体の薄膜化が必要であると言われている。これまでのように圧電セラミックスを切削などの機械的な方法により加工した場合、素子の小型化において限界があり、その形状も限られたものになる。もし、圧電体薄膜を薄膜成長させることができれば、小型化および任意の形状に加工することが可能になる。
【０００４】
このような背景のもと、圧電体薄膜に関する研究が多数行われている。近年、この分野の研究が急速に進み、例えばマグネトロンスパッタ法により圧電体層を成膜することにより、バルク焼結体と同等の高い圧電定数を有する圧電体薄膜が得られるようになってきている（例えば特許文献２参照）。また、基板上に圧電薄膜を形成した場合に生じる不要な弾性波のモードによって発生する不要なスプリアス成分を低減するための圧電薄膜の製造方法も提案されている（例えば特許文献３参照）。
【０００５】
一方、圧電薄膜素子の電極材料としては、主に白金（以下「Ｐｔ」と記載）が用いられている（例えば特許文献１参照）。これは、圧電体薄膜であるＰＺＴ薄膜と反応し難く、安定な材料であるためである。その他の電極材料としては、ルテニウム（Ｒｕ）やイリジウム（Ｉｒ）が用いられる場合もある。
【０００６】
しかしながら、電極材料として用いられるこれらのＰｔやＲｕ、Ｉｒは非常に高価な材料であるため、圧電薄膜素子の製造コストを高くする一つの要因になっている。ＰｔやＲｕ、Ｉｒ以外の材料を電極に用いる試みもなされているが、これまでのところ良好な圧電特性は得られていない。
【特許文献１】特開２００３−１８８４３１号公報
【特許文献２】特開平７−８６６５６号公報
【特許文献３】特開平１１−２６１３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、圧電薄膜素子の製造コストを低減することである。具体的にはコストを高くしている要因の一つである電極に用いられるＰｔやＲｕ、Ｉｒの使用量を低減することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明は、次のように構成したものである。
【０００９】
請求項１の発明に係る圧電薄膜素子は、第１電極と第２電極に挟まれた領域に膜厚１０μm以下の圧電体薄膜を備える圧電薄膜素子において、第１電極、第２電極の少なくとも一方を、圧電体薄膜と接する膜厚３nm以上、且つ５０nm以下の白金（Ｐｔ）からなる内側電極層と、その外側に隣接して設けられる、白金と他の金属との合金、または白金以外の金属もしくはそれらの合金からなる外側電極層とにより構成したことを特徴とする。
【００１０】
請求項２の発明に係る圧電薄膜素子は、第１電極と第２電極に挟まれた領域に膜厚１０μm以下の圧電体薄膜を備える圧電薄膜素子において、第１電極、第２電極の少なくとも一方を、圧電体薄膜と接する膜厚３nm以上、且つ５０nm以下のルテニウム（Ｒｕ）からなる内側電極層と、その外側に隣接して設けられる、ルテニウムと他の金属との合金、またはルテニウム以外の金属もしくはそれらの合金からなる外側電極層とにより構成したことを特徴とする。
【００１１】
請求項３の発明に係る圧電薄膜素子は、第１電極と第２電極に挟まれた領域に膜厚１０μm以下の圧電体薄膜を備える圧電薄膜素子において、第１電極、第２電極の少なくとも一方を、圧電体薄膜と接する膜厚３nm以上、且つ５０nm以下のイリジウム（Ｉｒ）からなる内側電極層と、その外側に隣接して設けられる、イリジウムと他の金属との合金、またはイリジウム以外の金属もしくはそれらの合金からなる外側電極層とにより構成したことを特徴とする。
【００１２】
請求項４の発明は、請求項1から請求項３までのいずれかに記載の圧電薄膜素子において、圧電体薄膜の材料として、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸鉛（ＰｂＴｉＯ３）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３）、ジルコン酸鉛（ＰｂＺｒＯ３）、チタン酸鉛ランタン（（Ｐｂ、Ｌａ）ＴｉＯ３）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３）、マグネシウムニオブジルコン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）（Ｍｇ、Ｎｂ）Ｏ３）、Ｂｉ層状構造を持つ強誘電体薄膜（ＢＩＴ、ＳＢＴ）等、の強誘電体薄膜、またはこれらのいずれかにドーピングを行った強誘電体薄膜を用いたことを特徴とする。
【発明の効果】
【００１３】
請求項１ないし３に記載の圧電薄膜素子によれば、電極に用いられているＰｔ、ＲｕまたはＩｒの使用量を従来の半分以下に低減することができ、これによって、圧電体薄膜の特性は維持しながら、大幅なコスト低減ができる。
【００１４】
請求項４に記載の発明によれば、Ｐｔ、ＲｕまたはＩｒからなる電極層を用いる場合の圧電体薄膜材料として良好な圧電特性を得ることができる。
【００１５】
＜発明の要点＞
現状における一般的な圧電薄膜素子では、膜厚０．５μｍから５μｍの圧電体薄膜の両側に膜厚５０nmから３００nmのＰｔ電極が設置されている。これに対して本発明では、圧電体薄膜に隣接する内側の電極層の領域（３nm〜５０nm）にのみＰｔを用い、その外側の電極層はＰｔ以外の金属もしくはそれらの合金、またはＰｔと他の金属の合金を用いるようにした。これによって、Ｐｔの使用量を従来の半分以下に低減することができる。また、圧電体薄膜に隣接する領域にはＰｔが設置されているため、圧電体薄膜と電極材料の反応は抑制でき、圧電特性は従来のＰｔ電極を用いた場合と同等の特性が維持できる。
【００１６】
圧電体薄膜に隣接する内側電極層の領域のＰｔの膜厚を３nmから５０nmまでの範囲内とする根拠は、Ｐｔの膜厚が３nm未満では、圧電体薄膜とＰｔの外側の電極材料（Ｃｕ等）との反応が起こってしまい、圧電薄膜素子の特性が劣化してしまうためである。また、Ｐｔの膜厚が５０nmを超えると、一般的に用いられている圧電素子とコスト面で殆ど差が出なくなり、コスト低減化の目的を達し得なくなるためである。
【００１７】
なお、上記の場合において、外側の電極層の材料となるＰｔ以外の金属としては、Ｃｕ、Ａｇ、Ｐｄ、Ｒｕ、Ｔａ、Ｔｉ、Ａｕ等々を好適に使用でき、また必要に応じて、Ｉｎ、Ｚｎ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ａｌ、Ｍｇ等々をも使用できると共に、上記の如く、これら同士の合金や、これらとＰｔとの合金も好適に用い得るものである。
【００１８】
内側の電極層として、ＰｔではなくＲｕやＩｒを用いる場合における外側の電極層の材料についても上記と同様である。
【００１９】
本発明において、通常は、圧電体薄膜の両側の第１電極と第２電極の双方とも、Ｐｔ（又はＲｕ、Ｉｒ）からなる内側電極層と、Ｐｔ（又はＲｕ、Ｉｒ）以外の金属等からなる外側電極層との２層構造とするものであるが、作製すべき圧電素子の特性や用途によっては、第１電極と第２電極の一方だけを２層構造とし、他方は従来通り１層構造とすることも可能である。その場合においても、２層構造とした側では、Ｐｔ等の使用量を低減することができる。
【発明を実施するための最良の形態】
【００２０】
図１は、本発明にかかる圧電薄膜素子の望ましい実施形態を横からみた断面図である。図１に示す圧電薄膜素子は、Ｓｉ基板１、外側下部電極層（Ｃｕ）２、内側下部電極層（Ｐｔ）３、圧電体薄膜（ＰＺＴ）４、内側上部電極層（Ｐｔ）５、外側上部電極層（Ｃｕ）６、から構成されている。この圧電薄膜素子における第１電極は、外側下部電極層２と内側下部電極層３とから構成される２層構造を有し、第２電極も、内側上部電極層５と外側上部電極層６とから構成される２層構造を有している。
【００２１】
Ｓｉ基板１を除くそれぞれの層の膜厚は、下から順に２００nm、２０nm、３０００nm、２０nm、２００nmである。特に、Ｐｔの使用量を減らし、製造コストの低減化を図るために、内側下部電極層３と内側上部電極層５の厚さは３nm以上、且つ５０nm以下となるように調整される。内側下部電極層３と内側上部電極層５の材料として、ＰｔではなくＲｕやＩｒを用いる場合においてもそれらの厚さは、３nm以上、且つ５０nm以下となるように調整される。
【００２２】
図示した実施形態においては、外側下部電極層２及び外側上部電極層６の材料としてＣｕを用いたが、Ｃｕ以外にも、Ａｇ、Ｐｄ、Ｒｕ、Ｔａ、Ｔｉ、Ａｕ等々が使用でき、更にまた必要に応じて、Ｉｎ、Ｚｎ、Ｎｉ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ａｌ、Ｍｇ等々をも使用できると共に、これらの金属同士の合金や、これらとＰｔとの合金も好適に用いることができる。
【実施例１】
【００２３】
本発明に係る圧電薄膜素子の一実施例について、再度図１を参照しつつ具体的に説明する。
【００２４】
図１に示す圧電薄膜素子において、各層の膜厚は、前記の如く、外側下部電極層（Ｃｕ）２が２００nm、内側下部電極層（Ｐｔ）３が２０nm、圧電体薄膜（ＰＺＴ）４が３０００nm、内側上部電極層（Ｐｔ）５が２０nm、外側上部電極層（Ｃｕ）６が２００nmである。
【００２５】
次に上記の本発明にかかる圧電薄膜素子の作製工程を説明する。まずＳｉ基板１上にＲＦマグネトロンスパッタリング法で、外側下部電極層（Ｃｕ）２を基板加熱なしの条件で２００nm積層し、その上に内側下部電極層（Ｐｔ）３を基板温度４００℃で２０nm積層した。その後、内側下部電極（Ｐｔ）３上にＭＯＣＶＤ法で圧電体薄膜（ＰＺＴ）４を３０００nm成膜した。ＭＯＣＶＤ法によるＰＺＴ薄膜の成膜は、原料としてＰｂ（ＴＨＤ）２、Ｚｒ（ＭＭＰ）４、Ｔｉ（ＭＭＰ）４を用い、基板温度は６００℃で行った。その後、ＲＦマグネトロンスパッタリング法で、内側上部電極層（Ｐｔ）５を基板加熱なしの条件で２０nm積層し、更にその上に、外側上部電極層（Ｃｕ）６を基板加熱なしの条件で２００nm成膜し、これによって図１に示す圧電薄膜素子を完成した。
【００２６】
上記実施例では圧電体薄膜４としてチタン酸ジルコン酸鉛（ＰＺＴ）を用いたが、特にＰＺＴに限定されるものではなく、チタン酸鉛（ＰｂＴｉＯ３）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３）、ジルコン酸鉛（ＰｂＺｒＯ３）、チタン酸鉛ランタン（（Ｐｂ、Ｌａ）ＴｉＯ３）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３）、マグネシウムニオブジルコン酸鉛（Ｐｂ（Ｚｒ、Ｔｉ）（Ｍｇ、Ｎｂ）Ｏ３）、Ｂｉ層状構造を持つ強誘電体薄膜（ＢＩＴ、ＳＢＴ）等、の強誘電体薄膜、またはこれらのいずれかにドーピングを行った強誘電体薄膜等から、圧電薄膜素子の特性、用途等を考慮して任意の組成を適宜選択できる。
【００２７】
また、上記例では、電極にＣｕとＰｔを用いているが、これも前記したような他の金属材料や合金材料を用いても構わない。
【００２８】
次に、本発明品と比較するために、従来技術を用いた一般的な圧電薄膜素子を作製した。図２に、従来技術を用いた圧電薄膜素子を横からみた断面図を示す。この従来技術による圧電薄膜素子は、Ｓｉ基板１、下部電極（Ｐｔ）７、圧電体薄膜（ＰＺＴ）４、上部電極（Ｐｔ）８、から構成されている。下部電極７が第１電極を構成し、上部電極８が第２電極を構成する。Ｓｉ基板１を除くそれぞれの層の膜厚は、下から順に２００nm、３０００nm、２００nmとした。
【００２９】
次に、従来技術を用いて作製した圧電薄膜素子と本発明を用いて作製した圧電薄膜素子の圧電定数を比較した。圧電定数の測定は、Ｓｉ基板を弾性体としたカンチレバー構造を作製し、電圧を印加することでレバーの先端を振動させ、その振動幅をレーザードップラ振動計で測定することで行った。その結果、圧電定数ｄ３１の平均値はともに−１５０ｐｍ／Ｖであり、両者共に非常に良好な圧電特性が得られた。即ち、本発明においてはＰｔの使用量を大幅に節減したにも拘わらず、従来品と同等の圧電特性が得られた。
【００３０】
ここで、従来技術を用いた場合と本発明を用いた場合のＰｔの総膜厚を比較すると、４００nmと４０nmであり、本発明を用いた場合、従来技術を用いた場合と比べて、１／１０に低減できていることが分かる。つまり、Ｐｔ使用量を１／１０に抑えつつ、同等の圧電特性が実現できた。
【００３１】
本発明によるときは、従来と同等の圧電特性を維持しながら、電極に用いられているＰｔまたはＲｕ、Ｉｒの使用量を従来の半分以下に低減することができ、これによって、圧電薄膜素子の大幅な製造コストの低減化を達成し得る。
【図面の簡単な説明】
【００３２】
【図１】本発明における圧電薄膜素子の断面構造を示す図である。
【図２】従来技術における圧電薄膜素子の断面構造を示す図である。
【符号の説明】
【００３３】
１  Ｓｉ基板
２  外側下部電極層（第１電極の外側層）（Ｃｕ）
３  内側下部電極層（第１電極の内側層）（Ｐｔ）
４  圧電体薄膜（ＰＺＴ）
５  内側上部電極層（第２電極の内側層）（Ｐｔ）
６  外側上部電極層（第２電極の外側層）（Ｃｕ）
７  下部電極（第１電極）（Ｐｔ）
８  上部電極（第２電極）（Ｐｔ）
【図１】
2006228783.tif 000003
【図２】
2006228783.tif 000004