(57)【要約】【課題】画像情報を一時的に記憶する信号検出部に隣接する構成要素からの反射光の漏れ込み、すなわち、混色を抑制することによって、画像の同時性を実現した固体撮像素子及びその製造方法を提供することである。【解決手段】上記の課題を解決した固体撮像装置は、半導体基板中に設けられた光信号蓄積領域と、前記光信号蓄積領域と離間して設けられた信号検出領域と、前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタと、前記信号検出領域に接続された配線と、前記信号検出領域に近接して設けられ、この信号検出領域を覆う遮光膜とを具備する。【選択図】図２
2006179713.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板中に設けられた光信号蓄積領域と、
前記光信号蓄積領域と離間して設けられた信号検出領域と、
前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタと、
前記信号検出領域に接続された配線と、
前記信号検出領域に近接して設けられ、この信号検出領域を覆う遮光膜とを具備することを特徴とする固体撮像装置。
【請求項２】
前記配線の上方に設けられ、前記光信号蓄積領域に対応する開口部を備えた第２の遮光膜をさらに具備することを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記信号検出領域の電荷を排出する第２のトランジスタをさらに具備し、
前記遮光膜は、前記トランジスタ若しくは第２のトランジスタのゲート電極と一体に形成されることを特徴とする請求項１若しくは２に記載の固体撮像装置。
【請求項４】
前記信号検出領域の電荷を排出する第２のトランジスタをさらに具備し、
前記遮光膜は、前記信号検出領域の上方及び前記トランジスタ若しくは第２のトランジスタのゲート電極の少なくともいずれか一方の上方を覆い形成されることを特徴とする請求項１若しくは２に記載の固体撮像装置。
【請求項５】
前記遮光膜は、前記配線と一体に形成されることを特徴とする請求項１若しくは２に記載の固体撮像装置。
【請求項６】
半導体基板中に光信号蓄積領域を形成する工程と、
前記半導体基板中に前記光信号蓄積領域と離間して信号検出領域及を形成する工程と、
トランジスタのソース／ドレインを形成する工程と、
前記半導体基板上に絶縁膜を介して電極材料膜を形成する工程と、
前記電極材料膜を加工して前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタのゲート電極を形成する工程と、
前記信号検出領域を覆う遮光膜を形成する工程と、
前記信号検出領域に接続された配線を形成する工程とを具備することを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその製造方法に係り、特に、ＭＯＳ固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
増幅機能を有する増幅型ＭＯＳ（metal semiconductor silicon）固体撮像装置は、画素サイズの縮小、画素数の増加に適しているため、その応用の拡大が期待されている。さらに、増幅型ＭＯＳ撮像装置は、従来から広く使用されているＣＣＤ撮像装置に比べ消費電力が小さいこと、基本的にはＣＭＯＳプロセスで製造されるため他のＣＭＯＳ回路との統合が容易であること等のために期待が大きい。
【０００３】
増幅型ＭＯＳ固体撮像装置は、画素セルの回路構成１００の一例を図１に示したように、光電変換部である信号を蓄積するフォトダイオード（光信号蓄積領域）１０２、信号走査回路部である信号を読み出す読み出しトランジスタ１０４、信号を増幅する増幅トランジスタ１０６、フォトダイオードの信号電荷をリセットするリセットトランジスタ１０８等を含む。読み出しトランジスタ１０４をオンにすることによって、フォトダイオード１０２に蓄積された信号が、読み出しトランジスタ１０４のドレイン（信号検出領域）１０４Ｄに読み込まれる。この信号検出領域１０４Ｄは、増幅トランジスタ１０６のゲートに接続される。増幅トランジスタ１０６のドレインは、電源ＶＤＤに接続されている。垂直選択トランジスタ１１０が選択（オン）されると、電源電圧ＶＤＤは、信号検出領域１０４Ｄの電荷量に対応する電位に増幅トランジスタ１０６により増幅されて、垂直信号線１１２に出力される。このような信号検出操作を、２次元に配置された多数の画素セルに順次行うことによって、１つの画像が得られる。
【０００４】
上記の回路を備えた撮像装置の一例が、特許文献１に開示されている。この例では、半導体基板中にフォトダイオードが設けられている。光は、半導体基板の上方に設けられた第２の遮光膜の開口部を通ってフォトダイオードに入射する。フォトダイオードに蓄積された光信号に対応する電荷は、所定の周期で読み出しトランジスタのドレイン（信号検出領域）に転送されて所定時間保持される。保持された電荷は、順番に画像情報として取り出される。この保持の間に、フォトダイオード周囲のゲート電極、例えば読み出しトランジスタのゲート電極、等に当たった光が反射して、種々の経路を介して、例えば、第２の遮光膜の下面で反射されて、読み出しトランジスタのドレイン（信号検出領域）に入射することがある。このような光は、信号検出領域に保持されている電荷（すなわち、情報）を変化させる。すなわち、混色と呼ばれる現象の原因になる。
【０００５】
混色が生じると、同一の期間に得られた各画素セルの情報を読み出すこと、すなわち画像の同時性が損なわれる。この同時性を達成することは、固体撮像装置にとって重要な課題である。
【特許文献１】特開２０００−１５０８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、画像の同時性を実現したＣＭＯＳ固体撮像装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題は、以下の本発明に係る固体撮像装置及びその製造方法によって解決される。
【０００８】
本発明の１態様による固体撮像装置は、半導体基板中に設けられた光信号蓄積領域と、前記光信号蓄積領域と離間して設けられた信号検出領域と、前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタと、前記信号検出領域に接続された配線と、前記信号検出領域に近接して設けられ、この信号検出領域を覆う遮光膜とを具備する。
【０００９】
本発明の他の１態様による固体撮像装置の製造方法は、半導体基板中に光信号蓄積領域を形成する工程と、前記半導体基板中に前記光信号蓄積領域と離間して信号検出領域及を形成する工程と、トランジスタのソース／ドレインを形成する工程と、前記半導体基板上に絶縁膜を介して電極材料膜を形成する工程と、前記電極材料膜を加工して前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタのゲート電極を形成する工程と、前記信号検出領域を覆う遮光膜を形成する工程と、前記信号検出領域に接続された配線を形成する工程とを具備する。
【発明の効果】
【００１０】
本発明によって、画像の同時性を実現したＣＭＯＳ固体撮像装置及びその製造方法が提供される。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
【００１２】
（第１の実施形態）
第１の実施形態は、半導体基板表面層に形成された信号検出領域の上方に近接して新たな遮光膜を設けることによって、混色の問題を抑制した固体撮像装置である。
【００１３】
図２に、本実施形態によるＭＯＳ固体撮像装置の画素セル１００の主要部の一例を示す。図２（ａ）は、平面レイアウト図であり、画素セル１００は、フォトダイオード１０２、読み出しトランジスタ１０４、リセットトランジスタ１０８及びその他を含む。図２（ｂ）は、断面構造の説明を容易にするための図であり、フォトダイオード１０２、読み出しトランジスタ１０４、及びリセットトランジスタ１０８の断面を含む模式的な図であり、実際には存在しない断面である。（後で示される断面構造を説明するための図も同様である。）フォトダイオード１０２は、入射光を電気信号に変換する光電変換部であり、光信号を蓄積する光信号蓄積領域である。読み出しトランジスタ１０４は、光信号蓄積領域に蓄積された画像信号を、そのドレイン１０４Ｄ（２２）に転送する。読み出しトランジスタ１０４のドレイン１０４Ｄ（２２）は、信号検出領域であり、画像信号を一時的に記憶する。リセットトランジスタ１０８は、信号検出領域１０４Ｄ（２２）の電荷を排出する。本実施形態では、第１の遮光膜５０をこの信号検出領域１０４Ｄ（２２）上に近接して設ける、すなわち、信号検出領域１０４Ｄ（２２）上のコンタクト領域２６を除く大部分を第１の遮光膜５０で覆い、散乱光が信号検出領域に漏れ込むことを防止して、画像の同時性を達成している。本実施形態の第１の遮光膜５０は、読み出しトランジスタ１０４のゲート電極２０Ｒと同じポリシリコン膜で形成される。
【００１４】
本実施形態によるＭＯＳ固体撮像装置の製造方法の一例を、図３から図５に示した工程の断面構造を説明するための図を参照して説明する。
【００１５】
先ず、図３（ａ）を参照して、半導体基板１０、例えば、シリコン基板、にウェル（図示せず）及び素子分離１２を形成する。素子分離１２は、微細化の観点からＳＴＩ（shallow trench isolation）を使用することが好ましいが、ＬＯＣＯＳ（local oxidation of silicon）を使用することもできる。
【００１６】
フォトダイオード１０２を形成する領域以外をレジスト（図示せず）で覆い、ｎ型不純物、例えば、リン（Ｐ）をイオン注入し、ｎ型拡散層１４を形成する。そして、ｎ型拡散層１４の表面部分に高濃度のｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入し、ｐ型拡散層１６を形成する。ｎ型拡散層１４は、受光した光を光電変換して光強度に対応する電荷を生成する。ｐ型拡散層１６は、サーフェスシールド層として働く。
【００１７】
さらに、読み出しトランジスタ１０４のドレイン２２及び画素セル１００の他のトランジスタのソース／ドレイン２２を形成する領域以外をレジスト（図示せず）で覆い、ｎ型不純物、例えば、リンをイオン注入してドレイン２２を形成する。この読み出しトランジスタ１０４のドレイン２２は、信号検出領域１０４Ｄになる。読み出しトランジスタ１０４のドレイン２２とこれ以外のトランジスタのソース／ドレインとは、別々の工程で形成することもできる。このようにして、図３（ａ）の構造を形成できる。
【００１８】
次に、図３（ｂ）を参照して、シリコン基板１０上の全面にゲート絶縁膜１８を形成する。ゲート絶縁膜１８として、例えば、熱酸化によって形成したシリコン酸化膜（ＳｉＯ２膜）を使用できる。ゲート絶縁膜１８上の全面にポリシリコン膜２０ａを形成する。ポリシリコン膜２０ａとして、例えば、リンを高濃度にドープしたポリシリコン膜を使用することができる。このポリシリコン膜２０ａをリソグラフィ及びエッチングにより加工して、ゲート電極２０を形成する。同時に、図３（ｂ）に示したように、読み出しトランジスタ１０４のドレイン２２（信号検出領域１０４Ｄ）上のコンタクトを形成する領域以外の領域に第１の遮光膜５０を形成する。第１の遮光膜５０は、ドレイン２２と素子分離１２とが接する部分では、図２（ａ）のようにこの境界を越えて素子分離１２上にも形成することが好ましい。このようにして、図３（ｂ）に示した構造を形成できる。
【００１９】
次に、図４（ａ）を参照して、全面に第１の層間絶縁膜２４を堆積する。第１の層間絶縁膜２４として、例えば、ＣＶＤ（chemical vapor deposition）で形成したＳｉＯ２膜を使用することができる。そして、表面を、例えば、ＣＭＰ（chemical-mechanical polishing）によって平坦化する。さらに、第１の層間絶縁膜２４をリソグラフィ及びエッチングにより加工してコンタクトホール２８ｈを形成する。そして、コンタクトホール２８ｈ底面のシリコン基板１０に、ｎ型不純物、例えば、リンをイオン注入してコンタクト領域２６を形成する。このようにして、図４（ａ）に示した構造を形成できる。
【００２０】
次に、図４（ｂ）を参照して、コンタクトホール２８ｈの内部を含む全面に、例えば、ＣＶＤによりタングステン（Ｗ）２８ａを堆積する。コンタクトホール２８ｈ以外の表面に堆積したＣＶＤ−Ｗ膜２８ａを除去して、コンタクトプラグ２８を形成する。そして、全面に第１のアルミニウム膜（Ａｌ膜）３０ａを、例えば、スパッタリングにより堆積する。さらに、第１のＡｌ膜３０ａをリソグラフィ及びエッチングにより加工して、Ａｌ配線３０を形成する。このようにして、図４（ｂ）に示した構造を形成できる。
【００２１】
次に、図５を参照して、Ａｌ配線３０上を含む全面に第２の層間絶縁膜３２を堆積する。第２の層間絶縁膜３２として、第１の層間絶縁膜２４と同様に、ＣＶＤ−ＳｉＯ２膜を使用することができる。そして、第２の層間絶縁膜３２を、例えば、ＣＭＰにより平坦化して、全面に第２のＡｌ膜３４ａを、例えば、スパッタリングにより堆積する。第２のＡｌ膜３４ａは、第２の遮光膜３４として働く。第２のＡｌ膜３４ａのフォトダイオード１０２に対応する部分にリソグラフィ及びエッチングにより開口部３４Ｗを設ける。
【００２２】
上記に説明したようにして、本実施形態による、読み出しトランジスタ１０４のドレイン２２（信号検出領域１０４Ｄ）上の大部分を第１の遮光膜５０で覆った、図５に示した画素セル１００が完成する。
【００２３】
このようにドレイン２２上の大部分を第１の遮光膜５０で覆うことによって、フォトダイオード１０２の光信号蓄積領域１４の近隣、例えば、読み出しトランジスタ１０４のゲート電極２０Ｒ表面で反射した光が、信号検出領域であるドレイン２２に漏れ込むことを抑制できる。
【００２４】
図６は、本実施形態による光の漏れ込み抑制効果を示すグラフである。図の横軸は、光の波長であり、縦軸は、光の漏れ量である。図中の□印は、本実施形態の場合を示し、菱形は、従来技術の場合を示す。光の漏れ込みは、波長依存性があり、短波長ほど漏れ量が多くなる。本実施形態によれば、この短波長側の漏れ量を効果的に抑制でき、ほぼ半分に減少できる。
【００２５】
図６では、第１の遮光膜５０としてポリシリコン膜を使用した場合を示したが、半球形上の結晶粒を有するＨＳＧ（hemi-spherical grain）膜、高融点金属のシリサイド膜、例えば、モリブデンシリサイド（ＭｏＳｉ）、タングステンシリサイド（ＷＳｉ）、チタンシリサイド（ＴｉＳｉ）、コバルトシリサイド（ＣｏＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、若しくは窒化タンタル（ＴａＮ）膜を使用することができる。さらに、ポリシリコン膜、上記シリサイド膜のいずれか１若しくはＴａＮ膜の内のいずれか２以上からなる積層膜を使用することもできる。上記のような膜は、光の反射率が高い及び／若しくは透過率が低いため、これを使用することによって、第１の遮光膜５０を透過して信号検出領域１０４Ｄに到達する光の漏れ量を小さくすることができる。
【００２６】
図６の例では、第１の遮光膜５０に厚さ２００ｎｍのポリシリコン膜を使用した。ポリシリコン膜を厚くすると、遮光効果が向上する。図７は、その一例を示すグラフである。図には、ポリシリコン膜の厚さが、２００ｎｍ、４００ｎｍ、６００ｎｍの場合を示す。ポリシリコン膜の厚さをｎ倍にすると、光の漏れ量は指数関数的に減少し、ほぼ１／２ｎになる。
【００２７】
これまでに説明したように、本実施形態によって、信号検出部への光の漏れ込みを抑制でき、画像の同時性に優れた増幅型ＭＯＳ固体撮像装置を提供することができる。
【００２８】
本発明の構造及び製造方法は、種々の変形をして実施することができる。その変形例のいくつかを図８から図１３を用いて以下に説明する。
【００２９】
（変形例１）
変形例１は、図８に示したように第１の遮光膜５０を読み出しトランジスタ１０４のゲート電極２０Ｒと一体に形成した一例である。図８（ａ）は、平面レイアウト図であり、（ｂ）は、断面構造を説明するための図である。読み出しトランジスタ１０４のゲート電極２０Ｒと一体に形成された第１の遮光膜５０は、チャネル領域１０４Ｃ上からドレイン２２上の大部分を覆うように連続して形成される。このように、読み出しトランジスタ１０４のゲート電極２０Ｒと第１の遮光膜５０を一体に形成しても、読み出しトランジスタ１０４をオンにした時のチャネルは、チャネル領域１０４Ｃにしか形成されないため、読み出しトランジスタ１０４の動作には悪影響を及ぼすことはない。したがって、第１の遮光膜５０によるドレイン２２、すなわち、信号検出部１０４Ｄの被覆率を高めることがでる。その結果、第１の実施形態と同等、若しくはそれ以上に信号検出部への光の漏れ込みを抑制でき、画像の同時性に優れた増幅型ＭＯＳ固体撮像装置を提供することができる。
【００３０】
（変形例２）
変形例２は、図９に示したように、第１の遮光膜５０をリセットトランジスタ１０８のゲート電極２０Ｒと一体に形成した一例である。図９（ａ）は、平面レイアウト図であり、（ｂ）は、断面構造を説明するための図である。リセットトランジスタ１０８のゲート電極２０ＲＳと一体に形成された第１の遮光膜５０は、チャネル領域１０８Ｃ上から読み出しトランジスタ１０４のドレイン２２上の大部分を覆うように連続して形成される。このように第１の遮光膜５０を形成しても、読み出しトランジスタ１０４の場合と同様に、リセットトランジスタ１０８の動作に何ら影響を及ぼさない。この場合も、第１の実施形態と同等、若しくはそれ以上に信号検出部への光の漏れ込みを抑制でき、画像の同時性に優れた増幅型ＭＯＳ固体撮像装置を提供することができる。
【００３１】
（変形例３）
変形例３は、図１０に示したように、第１の遮光膜５０を読み出しトランジスタ１０４及びリセットトランジスタ１０８のゲート電極とは別の第２のシリコン膜によって形成した一例である。図１０（ａ）は、平面レイアウト図であり、（ｂ）は、断面構造を説明するための図である。第１の遮光膜５０は、絶縁膜４８を介して読み出しトランジスタ１０４のゲート電極２０Ｒと重なって接続するように形成され、さらに、信号検出部１０４Ｄ（ドレイン２２）上の大部分を覆うように形成される。このように第１の遮光膜５０を形成することによって、変形例１と同等の光の漏れ込み抑制効果が得られる。
【００３２】
（変形例４）
変形例４は、図１１に示したように、変形例３と同様に、第１の遮光膜５０を第２のシリコン膜によって形成した他の例である。図１１（ａ）は、平面レイアウト図であり、（ｂ）は、断面構造を説明するための図である。第１の遮光膜５０は、リセットトランジスタ１０８のゲート電極２０ＲＳ上から信号検出部１０４Ｄ（読み出しトランジスタ１０４のドレイン２２）上の大部分を覆うように延在して形成される。このように第１の遮光膜５０を形成することによって、変形例２と同等の光の漏れ込み抑制効果が得られる。
【００３３】
（変形例５）
変形例５は、図１２に示したように、変形例３、４と同様に、第１の遮光膜５０を第２のシリコン膜によって形成したさらに他の例である。図１２（ａ）は、平面レイアウト図であり、（ｂ）は、断面構造を説明するための図である。本変形例では、第１の遮光膜５０を形成する前に表面全面に薄い絶縁膜４８を形成する。そして、この薄い絶縁膜４８上に第２のシリコン膜を堆積し、リソグラフィ及びエッチングにより加工して第１の遮光膜５０を形成する。第１の遮光膜５０は、読み出しトランジスタ１０４とリセットトランジスタ１０８のゲート電極２０Ｒ及び２０ＲＳ上から信号検出部１０４Ｄの大部分を覆うように延在して形成される。このように第１の遮光膜５０を形成することによって、これまでに示した実施形態及び変形例１から４に存在した読み出しトランジスタ１０４若しくはリセットトランジスタ１０８のいずれかのゲート電極２０Ｒ若しくは２０ＲＳと第１の遮光膜５０との間の隙間をなくすことができ、信号検出部１０４Ｄの被覆率をさらに高めることができる。
【００３４】
（変形例６）
第１の遮光膜５０による信号検出部１０４Ｄの被覆率を高くすると、Ａｌ配線３０の上方に形成する第２の遮光膜３４を省略することができる。その一例を図１３に示す。図１３（ａ）は、平面レイアウト図であり、（ｂ）は、断面構造を説明するための図である。この例は、変形例５で説明した図１２の構造をさらに変形している。第１の遮光膜５０は、読み出しトランジスタ１０４とリセットトランジスタ１０８のゲート電極２０Ｒ及び２０ＲＳ上から信号検出部１０４Ｄの大部分を覆うように延在して形成されるが、この構造に限定されることはない。信号検出部１０４Ｄにおいて、コンタクトプラグ２８と第１の遮光膜５０を接続させて形成することができないため、コンタクト領域２６の周囲には、第１の遮光膜５０で覆うことができない領域がある。第２の遮光膜３４を省略すると、この第１の遮光膜５０で覆われていないコンタクト領域２６の周囲から好ましくない光が入射して、信号検出部１０４Ｄに蓄積されている電荷を変化させてしまう。これを防止するために、本変形例では、コンタクト領域２６の周囲の第１の遮光膜５０で覆われていない部分を小さくすると同時に、コンタクトプラグ２８に接続するＡｌ配線３０を十分に大きく形成することによって、信号検出部１０４Ｄのコンタクト領域２６周囲の遮光性を向上させている。Ａｌ配線３０は、第１の遮光膜５０上全体を覆う遮光膜のように大きく形成することもできる。本変形例によれば、第２の遮光膜３４を省略することによって、製造プロセスを簡略化することができる。
【００３５】
（第２の実施形態）
第２の実施形態は、図１４に示したように、配線、例えば、Ａｌ配線３０を利用して第１の遮光膜５０を形成した一例である。図１４（ａ）は、平面レイアウト図であり、（ｂ）は、断面構造を説明するための図である。読み出しトランジスタ１０４のドレイン２２（信号検出部１０４）に接続するＡｌ配線３０を読み出しトランジスタ１０４及びリセットトランジスタ１０８上に広い面積で形成することができる。この場合には、信号検出部１０４の全体をＡｌ配線３０を利用した第１の遮光膜５０で覆うことができる。
【００３６】
（変形例７）
変形例７は、第２の実施形態と第１の実施形態若しくは変形例１から変形例６のいずれか１とを組み合わせて実施したものである。図１５に、第２の実施形態と第１の実施形態とを組み合わせた場合の例を示す。図に示したように、第１の遮光膜５０は、ゲート電極材料膜から形成された遮光膜５０−１と配線材料膜から形成された遮光膜５０−２とから構成される、二重構造として形成することができる。
【００３７】
ここでは、本発明を、ゲート電極２０、Ａｌ配線３０、及び第２の遮光膜３４の３層構造を例に説明してきたが、本発明は、３層以上の多層配線を有する半導体装置に対しても適用することができる。ここで、ゲート電極２０を第１の配線層、Ａｌ配線３０を第２の配線層、及び第２の遮光膜３４を第３の配線層と呼ぶことにする。第１の配線層は、多層配線の最下層の配線であることが好ましいが、半導体基板に近い多層配線の下層の配線で形成することができる。第２の配線層は、多層配線の最下層及び最上層を除く中間層であれば、いずれの層であっても良い。第３の配線層は、多層配線の上層であれば良く、最上層であっても良い。さらに、第３の配線層は、多層配線とは別に、上層に形成する遮光性の膜を利用することもできる。本発明は、信号検出領域上のこの第１、第２の配線層に遮光膜を形成したものである。
【００３８】
以上説明したように、本発明によれば、画像情報を一時的に記憶する信号検出部に、隣接する構成要素、例えば、ゲート電極、からの反射光の漏れ込み、すなわち、混色を抑制することができる。これによって、画像の同時性を実現した固体撮像素子及びその製造方法を提供することができる。
【図面の簡単な説明】
【００３９】
【図１】図１は、一般的な増幅型ＭＯＳ固体撮像装置の画素セルの等価回路図である。
【図２】図２は、本発明の第１の実施形態の一例を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図３】図３（ａ），（ｂ）は、本発明の第１の実施形態の製造プロセスの一例を説明するために示す工程断面を説明するための図である。
【図４】図４（ａ），（ｂ）は、図３（ｂ）に続く第１の実施形態の製造プロセスの一例を説明するために示す工程断面を説明するための図である。
【図５】図５は、図４（ｂ）に続く第１の実施形態の製造プロセスの一例を説明するために示す工程断面を説明するための図である。
【図６】図６は、第１の実施形態による光の漏れ込み量と入射光波長との関係を示す図である。
【図７】図７は、第１の実施形態による遮光膜の厚さと光の漏れ込み量との関係を示す図である。
【図８】図８は、第１の実施形態の変形例１を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図９】図９は、第１の実施形態の変形例２を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図１０】図１０は、第１の実施形態の変形例３を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図１１】図１１は、第１の実施形態の変形例４を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図１２】図１２は、第１の実施形態の変形例５を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図１３】図１３は、第１の実施形態の変形例６を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図１４】図１４は、本発明の第２の実施形態を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【図１５】図１５は、第２の実施形態に関する変形例６を説明するために示す図であって、（ａ）は平面レイアウト図であり、（ｂ）は断面構造を説明するための図である。
【符号の説明】
【００４０】
１０…シリコン基板，１２…素子分離，１４…ｎ型拡散層，１６…ｐ型拡散層，１８…ゲート絶縁膜，２０…ゲート電極，２２…ドレイン、２４…第１の層間絶縁膜，２６…コンタクト領域，２８…コンタクトプラグ，３０…Ａｌ配線，３２…第２の層間絶縁膜，３４…第２の遮光膜，４８…絶縁膜，５０…第１の遮光膜，１００…画素セル，１０２…フォトダイオード（光信号蓄積領域），１０４…読み出しトランジスタ，１０４Ｄ…信号検出領域，１０８…リセットトランジスタ。
【図１】
2006179713.tif 000003
【図２】
2006179713.tif 000004
【図３】
2006179713.tif 000005
【図４】
2006179713.tif 000006
【図５】
2006179713.tif 000007
【図６】
2006179713.tif 000008
【図７】
2006179713.tif 000009
【図８】
2006179713.tif 000010
【図９】
2006179713.tif 000011
【図１０】
2006179713.tif 000012
【図１１】
2006179713.tif 000013
【図１２】
2006179713.tif 000014
【図１３】
2006179713.tif 000015
【図１４】
2006179713.tif 000016
【図１５】
2006179713.tif 000017