(57)【要約】【課題】  液晶装置等の電気光学装置において、例えばダミー画素本来の機能を殆ど害することなく且つダミー画素が占める領域の増大を抑制可能とする。【解決手段】  電気光学装置は、基板上に、画素アレイ領域を構成する複数の画素領域に夫々配置されており、所定値の容量が付加された画素部と、基板上で平面的に見て画素アレイ領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、画素部を夫々模擬するダミー画素部とを備えており、周囲領域のうち少なくとも画素アレイ領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についてのダミー画素領域の配列ピッチは、画素アレイ領域内における画素領域の配列ピッチより小さく、ダミー画素部は夫々、付加された容量を模擬する構造を有する。【選択図】  図４
2006276401.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
画素アレイ領域を構成する複数の画素領域に夫々配置されており、所定値の容量が付加された画素部と、
前記基板上で平面的に見て前記画素アレイ領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部を夫々模擬するダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素アレイ領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素アレイ領域内における前記画素領域の配列ピッチより小さく、
前記ダミー画素部は夫々、前記付加された容量を模擬する構造を有する
ことを特徴とする電気光学装置。
【請求項２】
前記ダミー画素部は夫々、前記所定値に一致する値の容量を模擬する構造を有することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記ダミー画素部は夫々、前記画素部と同一の積層構造を有することを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記画素部は夫々、画素電極と該画素電極を駆動するための配線及び電子素子の少なくとも一方とを有し、
前記ダミー画素部は夫々、前記画素電極を有さないことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項５】
前記画素部は夫々、前記電子素子として前記画素電極に電気的に接続された蓄積容量を有し、
前記ダミー画素部は夫々、前記蓄積容量を模擬するダミー蓄積容量を有する
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
基板上平面的に見て、前記ダミー蓄積容量の形状は、前記蓄積容量の形状を模擬することを特徴とする請求項５に記載の電気光学装置。
【請求項７】
基板上平面的に見て、前記ダミー画素部における前記ダミー蓄積容量の配置は、前記画素部における前記画素部の配置を模擬することを特徴とする請求項５又は６に記載の電気光学装置。
【請求項８】
基板上に、
画素アレイ領域を構成する複数の画素領域に夫々配置された画素部と、
前記基板上で平面的に見て前記画素アレイ領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造を夫々模擬するダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素アレイ領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素アレイ領域内における前記画素領域の配列ピッチより小さく、
前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなる
ことを特徴とする電気光学装置。
【請求項９】
前記画素部は夫々、前記画素領域に、表示に寄与する光が出射される開口領域と前記光が出射されない非開口領域とを有し、
前記ダミー画素部は夫々、前記ダミー画素領域に前記非開口領域を有する
ことを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
【請求項１０】
前記周囲領域を遮光する遮光膜を更に備えたことを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。
【請求項１１】
請求項１から１０のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、例えば画像表示領域等の画素アレイ領域に、画素電極等を夫々有する複数の画素部がマトリクス状に配列されている。各画素部には、アクティブマトリクス駆動を可能ならしめるべく、画素電極をスイッチング駆動するための画素スイッチング用の薄膜トランジスタ（Thin Film Transistor：以下適宜「ＴＦＴ」と称する）の他、例えば画素電極と対向電極との間に構築される液晶容量と並列に所定値の容量を付与するように蓄積容量が、設けられるのが一般的である。
【０００３】
この種の電気光学装置の場合、画素アレイ領域の縁付近では、画素アレイ領域の中央寄りに多数の画素部が存在しているのに対して、その反対側には画素部が存在していないという構造の不均衡から、例えば液晶の配向不良など、電気光学物質の動作不良が起きやすい。このため、従来から画素アレイ領域の周囲を囲む周囲領域或いは額縁領域における画素アレイ領域に近い側の領域には、画素部を模擬するダミー画素部或いはダミー画素が配列されているのが一般的である。伝統的には、このようなダミー画素は、画素（即ち、表示画素）と同一サイズで、同一構造のものが作り込まれる。更に、基板の有効利用を図るべく、表示画素に比べて幅寸法の小さいダミー画素を配置した構造についても提案されている（特許文献１参照）。
【０００４】
【特許文献１】特許３０２７７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の如く、ダミー画素の幅寸法を小さくすると、ダミー画素部を構成する蓄積容量や配線における容量や抵抗等が画素部のそれらと比べて変化する。そして、ダミー画素の幅寸法を小さくすればする程、ダミー画素における画素部を模擬するという本来の機能が低下してしまう技術的問題点がある。更に、幅寸法の小さいダミー画素を表示画素に隣接して設けた場合、幅寸法を小さくすればする程、ダミー画素と表示画素との電気的或いは光学的性質が不連続に変化してしまう。よって、ダミー画素の付近で、画質が不連続に変化しやすい状況を招くという技術的問題点もある。特に、シリアル−パラレル変換或いは相展開が施された画像信号を用いて、複数のデータ線を含んでなるデータ線群毎に同時にデータ線を駆動する場合には、ダミー画素領域に隣接するデータ線群により駆動される表示画素ブロックと、それに隣接する表示画素ブロックとの間に、ダミー画素と表示画素との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が起きやすくなるという実践上、非常に重大なる問題点が生じる。
【０００６】
他方で、伝統的な手法に従って、ダミー画素を表示画素と同一サイズで構築するのでは、ダミー画素の存在によって周囲領域の相対的な増大を招く。特に、シリアル−パラレル変換された複数の画像信号を用いてデータ線群毎に駆動する場合には、ダミー画素をデータ線に並べてパラレルな画像信号線の数だけ配列することが望ましいとされており、これに応じて、ダミー画素数も多くならざるを得ない。例えば、シリアル−パラレル変換に係る変換数或いは相展開数が、１２、２４、４８、９６、…であったとすれば、ダミー画素の占める領域が無視し得ない程度に肥大化することになる。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、例えばダミー画素本来の機能を殆ど害することなく且つダミー画素が占める領域の増大を抑制可能である電気光学装置、及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の第１の電気光学装置は上記課題を解決するために、基板上に、画素アレイ領域を構成する複数の画素領域に夫々配置されており、所定値の容量が付加された画素部と、前記基板上で平面的に見て前記画素アレイ領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部を夫々模擬するダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素アレイ領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素アレイ領域内における前記画素領域の配列ピッチより小さく、前記ダミー画素部は夫々、前記付加された容量を模擬する構造を有する。
【０００９】
本発明の第１の電気光学装置によれば、その動作時には、例えばデータ線、走査線等の配線を介して、画像信号、走査信号等が画素部に供給される。これら画像信号等が、画素部において、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor：以下適宜“ＴＦＴ”と呼ぶ）等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画像アレイ領域における画像表示が行われる。この際、ダミー画素領域内においても、画素アレイ領域内と同様に、ダミー画素部に画像信号等が供給されることで、ダミー画素領域におけるアクティブマトリクス駆動が行われる。従って、アクティブマトリクス駆動における画素アレイ領域の縁付近で発生する、例えば液晶が不完全に駆動される部分など、不完全に駆動される画素部については、実際に表示される画素アレイ領域から殆ど又は実践的な意味で完全に除外される。よって、該画素アレイ領域の隅々まで良好な画像表示が可能とされる。
【００１０】
ここで本発明の第１の電気光学装置では特に、ダミー画素領域の配列ピッチは画素アレイ領域の配列ピッチより小さく、しかも、ダミー画素部は夫々、画素部に付加された容量を模擬する構造を有する。従って、ダミー画素領域の面積を小さく、しかも、ダミー画素領域に画素部が配列された場合と殆ど同等の効果を得ることができる。即ち、ダミー画素部によって不完全に駆動される画素部を画素アレイ領域から除外するというダミー画素部の本来の機能を殆ど害することなく、ダミー画素領域の増大を抑制すること或いはダミー画素領域を相対的に小さくすることができる。
【００１１】
ここに「ダミー画素領域の配列ピッチが小さい」とは、例えば行方向又は列方向など、平面的に見て少なくとも一方の方向についての幅や長さなどが小さい、即ち、ダミー画素領域の辺の長さや面積が、画素領域のそれらより小さいことを意味する。
【００１２】
画素部に対して「容量が付加された」とは、画素部を構成する、例えば画素電極等の表示用電極、例えばデータ線、走査線、容量線等の配線、例えばスイッチング素子、蓄積容量等の電子素子など、画素部の構成要素のうち少なくとも一つ或いは少なくとも一部に対して容量が付加されているという意味である。即ち、「付加された容量」は、例えば、配線容量、液晶容量等である。或いは、これに加えて又は代えて、例えば、画素電極に接続されたキャパシタ或いはコンデンサ構造を持つ蓄積容量等である。いずれにせよ、「付加された容量」を有する画素部を、ダミー画素部は模擬する。ここに「画素部を模擬する」とは、ダミー画素領域にダミー画素部が存在しない場合と比較して、ダミー画素領域にダミー画素部が存在する場合の方が、ダミー画素領域の電気的な或いは光学的な性質が多少なりともダミー画素領域に画素部が存在すると仮定した場合に近くなるように、当該ダミー画素部を構築することを意味する。即ち、狭義には、画素部と同一又は類似の構造をダミー領域に作り込むことを意味するが、広義には、このようにダミー領域にダミー画素部が存在しない場合に比べてダミー領域に画素部が存在する場合に近い状況が構築されるように、ダミー画素部を作り込むことを意味する。
【００１３】
このようなダミー画素領域は、画素アレイ領域の周囲に一行ずつ且つ一列ずつ存在すれば、上述した本発明による独自の効果は、得られる。但し、例えば、画素アレイ領域の周囲に２行或いは３行以上ずつ且つ２列或いは３列以上ずつ存在するように、即ちダミー画素領域を幅広に構成しても、上述した本発明による独自の効果は、より顕著に得られる。特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合には、変換後における画像信号の数或いはそれ以上の数の列ずつ画素アレイ領域の左右に存在するように構成すると、上述した本発明による独自の効果は、顕著に得られる。逆に言えば、シリアル−パラレル変換の場合には特に、例えば数十列など複数列だけ必要となるダミー画素部が占める領域がむやみに増大するのを、その配列ピッチを小さくすることで回避できる。
【００１４】
以上のように、本発明の第１の電気光学装置によれば、ダミー画素部の本来の機能を殆ど害することなく且つダミー画素領域の増大を抑制し、基板上の領域の有効利用を図ることが可能となる。
【００１５】
本発明の第１の電気光学装置の一態様では、前記ダミー画素部は夫々、前記所定値に一致する値の容量を模擬する構造を有する。
【００１６】
この態様によれば、ダミー画素領域に所定値の容量が付加された画素部が配列されたのと殆ど同等の効果を得ることができる。即ち、ダミー画素部の本来の機能を殆ど害することなく且つダミー画素領域の増大を抑制することができる。ここに「所定値に一致する」とは、文字通りの一致の他、ダミー画素部の本来の機能が得られる程度に一致、即ち、殆ど又は実践的な意味で一致することも含む趣旨である。
【００１７】
本発明の第１の電気光学装置の他の態様では、前記ダミー画素部は夫々、前記画素部と同一の積層構造を有する。
【００１８】
この態様によれば、ダミー画素部は夫々、画素部と同一の積層構造を有する。ここで「同一の積層構造」は、各層の積層の順序が同一であることを意味する。画素部及びダミー画素部を夫々構成する例えば蓄積容量等の電子素子の、基板上平面的に見た形状は異なっていてもよい。このため、ダミー画素部は、画素部を容易に模擬することができる。
【００１９】
本発明の第１の電気光学装置の他の態様では、前記画素部は夫々、画素電極と該画素電極を駆動するための配線及び電子素子の少なくとも一方とを有し、前記ダミー画素部は夫々、前記画素電極を有さない。
【００２０】
この態様によれば、ダミー画素部は夫々、画素電極を有していないので、ダミー画素部における配線及び電子素子を、画素電極の存在による制限なく、配置することができる。例えば、個々のダミー画素部のサイズを小さくすることも容易となる。従って、ダミー画素部によって、所定値の容量が付加された画素部を容易に模擬することが可能となる。
【００２１】
上述した画素電極を有さない態様では、前記画素部は夫々、前記電子素子として前記画素電極に電気的に接続された蓄積容量を有し、前記ダミー画素部は夫々、前記蓄積容量を模擬するダミー蓄積容量を有してもよい。
【００２２】
この場合には、ダミー蓄積容量は、画素部の蓄積容量を模擬するので、ダミー画素部によって、画素部を模擬することができる。ここに「蓄積容量を模擬する」とは、ダミー画素部にダミー蓄積容量が存在しない場合と比較して、ダミー画素部にダミー蓄積容量が存在する場合の方が、ダミー画素部の本来の機能が得られるように、ダミー蓄積容量を形成することを意味する。即ち、狭義には、蓄積容量と同程度の保持容量を有するダミー蓄積容量をダミー画素部に形成することを意味するが、広義には、このようにダミー画素部にダミー蓄積容量が存在しない場合に比べてダミー画素部に蓄積容量が存在する場合に近い状況が構築されるように、ダミー蓄積容量を形成することを意味する。
【００２３】
従って、ダミー画素部によって不完全に駆動される画素部を画素アレイ領域から除外するというダミー画素部の本来の機能を殆ど害することなく、ダミー画素領域の増大を抑制することができる。
【００２４】
上述したダミー蓄積容量を有する態様では、基板上平面的に見て、前記ダミー蓄積容量の形状は、前記蓄積容量の形状を模擬してもよい。
【００２５】
この場合には、基板上平面的に見て、ダミー蓄積容量の形状は、蓄積容量の形状を模擬する。ここで、「形状を模擬する」は、ダミー画素部の電気的な或いは光学的な性質が多少なりとも画素部と近くなるように、基板上平面的に見て、ダミー蓄積容量の形状が蓄積容量の形状に類似することを意味する。即ち、狭義には、ダミー蓄積容量の形状が、蓄積容量の形状と同一或いは相似であること意味するが、広義には、ダミー蓄積容量が蓄積容量と近い状態になるように、ダミー蓄積容量の形状を蓄積容量の形状に近付けることを意味する。従って、ダミー蓄積容量によって、蓄積容量を容易に模擬することができる。
【００２６】
上述したダミー蓄積容量を有する態様では、基板上平面的に見て、前記ダミー画素部における前記ダミー蓄積容量の配置は、前記画素部における前記画素部の配置を模擬してもよい。
【００２７】
この場合には、基板上平面的に見て、ダミー画素部におけるダミー蓄積容量の配置は、画素部における画素部の配置を模擬する。ここで、「配置を模擬する」は、ダミー画素部の電気的な或いは光学的な性質が多少なりとも画素部と近くなるように、基板上平面的に見て、ダミー画素部におけるダミー蓄積容量の配置が、画素部における画素部の配置と類似することを意味する。即ち、狭義には、ダミー画素部におけるダミー蓄積容量の配置が、画素部における画素部の配置と同一であることを意味するが、広義には、ダミー蓄積容量が蓄積容量と近い状態になるように、ダミー画素部におけるダミー蓄積容量の配置を画素部における画素部の配置に近付けることを意味する。従って、ダミー蓄積容量によって、蓄積容量を容易に模擬することができる。
【００２８】
本発明の第２の電気光学装置は上記課題を解決するために、基板上に、画素アレイ領域を構成する複数の画素領域に夫々配置された画素部と、前記基板上で平面的に見て前記画素アレイ領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造を夫々模擬するダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素アレイ領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素アレイ領域内における前記画素領域の配列ピッチより小さく、前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなる。
【００２９】
本発明の第２の電気光学装置によれば、その動作時には、例えばデータ線、走査線等の配線を介して、画像信号、走査信号等が画素部に供給される。これら画像信号等が、画素部において、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor：以下適宜“ＴＦＴ”と呼ぶ）等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画像アレイ領域における画像表示が行われる。この際、ダミー画素領域内においても、画素アレイ領域内と同様に、画素部の構造を模擬するダミー画素部に画像信号等が供給されることで、ダミー画素領域におけるアクティブマトリクス駆動が行われる。従って、アクティブマトリクス駆動における画素アレイ領域の縁付近で発生する、例えば液晶が不完全に駆動される部分など、不完全に駆動される画素部については、実際に表示される画素アレイ領域から除外される。よって、該画素アレイ領域の隅々まで良好な画像表示が可能とされる。ここで、「画素部の構造を模擬する」は、ダミー画素部の電気的な或いは光学的な性質が多少なりとも画素部と近くなるように、基板上平面的に見て、ダミー画素部の構造が画素部の構造に類似することを意味する。即ち、狭義には、ダミー画素部の構造が、画素部の構造と同一であることを意味するが、広義には、ダミー画素部が画素部と近い状態になるように、ダミー画素部の構造を画素部の構造に近付けることを意味する。例えば、ダミー画素部の積層構造が画素部の積層構造の一部と同じ部分を含むこと、或いは、ダミー画素部が画素部の有する電子素子と同種の電子素子を有することを意味する。従って、ダミー画素部によって、画素部を容易に模擬することができる。
【００３０】
ここで本発明の第２の電気光学装置では特に、ダミー画素領域の配列ピッチは、画素領域の配列ピッチより小さく、しかも、ダミー画素領域の配列ピッチは、画素アレイ領域の一辺から離れるに従って徐々に小さくなる。よって、ダミー画素領域の面積を小さく、しかも、ダミー画素部と画素部との電気的或いは光学的性質が不連続に変化することを防止することができる。即ち、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素領域の増大を抑制することができる。
【００３１】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００３２】
ここに「徐々に小さくなる」とは、連続的又は断続的或いは段階的に小さくなることを意味する。言い換えれば、前記一辺から離れるに従って、ダミー画素領域の前記一辺に交差する方向の幅Ｗｉ（ｉ＝１、…、ｎ（但し、ｎは３以上の自然数）が、Ｗ１≦Ｗ２≦…≦Ｗｎなる関係を満たすように変化することを意味する。従って、本発明に係るダミー画素領域は、典型的には、前記一辺に交差する方向に３つ以上配列されている。言い換えれば、ダミー画素領域は、前記一辺に沿って３行或いは３列以上配列されている。
【００３３】
以上のように、本発明の第２の電気光学装置によれば、ダミー画素部と画素部との境界付近で、画質が不連続に変化を防止することが可能となると共に、ダミー画素領域の増大を抑制し、基板上の領域の有効利用を図ることが可能となる。
【００３４】
本発明の第１及び第２の電気光学装置の他の態様では、前記画素部は夫々、前記画素領域に、表示に寄与する光が出射される開口領域と前記光が出射されない非開口領域とを有し、前記ダミー画素部は夫々、前記ダミー画素領域に前記非開口領域を有する。
【００３５】
この態様によれば、ダミー画素部は夫々、ダミー画素領域に非開口領域を有しているので、ダミー画素領域に開口領域を殆ど又は全く有していないように構成すれば、ダミー画素領域から、表示に寄与する光が出射されないようにできる。ここで、画素アレイ領域においては、例えば、透過又は反射によって開口領域からは、表示に寄与する光が出射される。逆に、ダミー画素領域では、開口領域を殆ど又は全く有していないように構成すれば、このような透過や反射は起きることはない。従って、画素アレイ領域の周囲に沿って光り抜けが発生するなどの、ダミー画素部による表示画像への悪影響を小さくすることが可能となる。
【００３６】
本発明の第１及び第２の電気光学装置の他の態様では、前記周囲領域を遮光する遮光膜を更に備える。
【００３７】
この態様によれば、ダミー画素領域が含まれる周囲領域は、遮光膜により遮光されており、表示画像に影響しない。従って、ダミー画素部については、表示画像への影響を考慮することなく、各種材料や構造等を導入することで、画素部をダミーするというダミー画素本来の機能を高めることが可能となる。
【００３８】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００３９】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することも可能である。
【００４０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４１】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４２】
（第１実施形態）
第１実施形態に係る液晶装置について、図１から図６を参照して説明する。
【００４３】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ’線での断面図である。
【００４４】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。ここで、画像表示領域１０ａは、本発明に係る「画素アレイ領域」の一例である。
【００４５】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４６】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００４７】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。
【００４８】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４９】
次に、図３を参照して、本実施形態の電気的な構成について説明する。ここに図３は、画素部及びダミー画素部における各種素子、配線等の等価回路を、その周辺駆動回路と共に示した回路図である。
【００５０】
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部９３には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号が供給される走査線１１３ａが、ＴＦＴ３０のゲートに電気的に接続されている。画素電極９ａ及び蓄積容量７０が、ＴＦＴ３０のドレインに電気的に接続されている。
【００５１】
電気光学装置は、画像表示領域１０ａの周辺に位置する周辺領域に、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路７を備えて構成されている。データ線駆動回路１０１は、サンプリング回路駆動信号線１１４を介して、サンプリング回路駆動信号をサンプリング回路７に順次供給するように構成されている。サンプリング回路７は、サンプリング用の、即ちサンプリングスイッチとしての片チャネル型ＴＦＴ３０２を複数備える。各片チャネル型ＴＦＴ３０２は、画像信号線１１５からの引き出し線１１６にそのソースが接続され、データ線６ａにそのドレインが接続され、サンプリング回路駆動信号線１１４にそのゲートが接続されている。そして、データ線駆動回路１０１から供給されるサンプリング回路駆動信号のタイミングで、画像信号線１１５上の画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングし、６本のデータ線に対して同時に供給する。これにより、画像信号Ｓ１、Ｓ２、…、Ｓｎとして、６本のデータ線６ａのグループ別に、順次に書き込むように構成されている。他方、走査線駆動回路１０４は、パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、所定のタイミングでこの順に線順次で、走査線１１３ａに供給するように構成されている。
【００５２】
画像表示領域１０ａ内では、ＴＦＴ３０のゲートに、走査線駆動回路１０４から走査線１１３ａを介して走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で印加される。画素電極９ａには、画素スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶層５０（図２参照）に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向電極２１（図２参照）との間で一定期間保持される。液晶層５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、後に詳述する如く、画素電極９ａに接続された画素電位側容量電極と、これに誘電体膜を挟んで対向配置された固定電位側容量電極とを含んでなる。走査線１１３ａと並んで配列された固定電位の容量線３００の一部が、このような固定電位側容量電極とされている。
【００５３】
容量線３００は、画素電極９ａが配列された画像表示領域１０ａ外で容量線電位供給端子３０３に電気的に接続されている。これにより、全ての容量線３００は、容量線電位供給端子３０３から供給される安定した固定電位又は反転する所定電位とされ、蓄積容量７０において良好な電位保持特性が得られる。このような電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線１１３ａに供給するための走査線駆動回路やデータ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００５４】
更に、図１中、画像表示領域１０ａには、白四角で夫々図示された画素電極９ａが配列されており、その周辺に額縁状に広がるダミー画素領域には、黒四角で夫々図示されたダミー画素電極９ｄが配列されている。画素電極９ａとダミー画素電極９ｄとは概ね同一構成を有している。更に、画素電極９ａ、画素スイッチング用ＴＦＴ３０及び蓄積容量７０を含んでなる画素部９３と、ダミー画素電極９ｄ、画素スイッチング用ＴＦＴ３０及びダミー蓄積容量７０ｄを含んでなるダミー画素部９３とは、概ね同一構成を有する。ダミー画素部９３の構成については、後で詳述する。図１では、より具体的には、画像表示領域１０ａの周辺２列及び周辺２行が、ダミー画素部９３ｄとされており、ダミー画素領域では、画像表示領域１０ａにおけると同様にアクティブマトリクス駆動が行われるので、アクティブマトリクス駆動における画像表示領域１０ａの縁付近で発生する、液晶が不完全に駆動される部分については、実際に表示される画像表示領域１０ａから除外される。これにより、画像表示領域１０ａの隅々まで良好な画像表示が可能とされる。
【００５５】
次に、図４及び図５を参照して、画素部及びダミー画素部の具体的な構成について説明する。図４は、相隣接する画素部及びダミー画素部の平面図である。図５は、図４のＡ−Ａ’の断面図である。
【００５６】
図４において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１３ａが設けられている。
【００５７】
ダミー画素領域には、画像表示領域１０ａにおける画素電極９ａと同様に、複数の透明なダミー画素電極９ｄが設けられており、ダミー画素電極９ｄの縦横の境界に各々沿ってデータ線６ａ及び走査線１１３ａが設けられている。但し、ダミー電極９ｄは、透明でなくてもよい。
【００５８】
図４及び図５において、半導体層１ａのうちチャネル領域１ａ’に対向するように走査線１１３ａが配置されており、走査線１１３ａはゲート電極として機能する。走査線１１３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線１１３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００５９】
図５において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線１１３ａ、当該走査線１１３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線１１３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００６０】
図４及び図５に示すように、容量線３００は、走査線１１３ａ上に形成されている。容量線３００は、平面的に見て走査線１１３ａに沿ってストライプ状に伸びる本線部と、走査線１１３ａ及びデータ線６ａの交点における該本線部からデータ線６ａに沿って図４中上下に突出した突出部とを含んでなる。
【００６１】
容量線３００は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜の一例を構成すると共に固定電位側容量電極としても機能する。容量線３００は、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。容量線３００は、Ａｌ（アルミニウム）、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の他の金属を含んでもよい。或いは、容量線３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持ってもよい。
【００６２】
他方、容量線３００に対して、誘電体膜７５を介して対向配置される中継層７１は、蓄積容量７０の画素電位側容量電極としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する中間導電層としての機能を持つ。
【００６３】
このように、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより構築されている。
【００６４】
そして、図４中縦方向に夫々伸びるデータ線６ａと図４中横方向に夫々伸びる容量線３００とが相交差して形成されることにより、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の上側に、平面的に見て格子状の上側遮光膜が構成されており、各画素の開口領域を規定している。
【００６５】
図４及び図５に示すように、画素電極９ａは、中継層７１を中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【００６６】
他方、データ線６ａは、コンタクトホール８１を介して、例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。尚、データ線６ａと高濃度ソース領域１ａとを中継層により中継接続することも可能である。
【００６７】
図５において、ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６８】
図５に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００６９】
走査線１１３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
【００７０】
第１層間絶縁膜４１上には中継層７１及び容量線３００が形成されており、これらの上には、コンタクトホール８１及びコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００７１】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００７２】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図５では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【００７３】
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【００７４】
図４において、本実施形態では特に、ダミー画素領域の配列ピッチＤｄは画素領域の配列ピッチＤａより小さい。更に、ダミー画素部９３ｄは夫々、画素部９３に付加された蓄積容量７０を模擬する構造を有している。具体的には、ＴＦＴアレイ基板１０上で平面的に見た場合、ダミー蓄積容量の幅Ｗｄ（即ち、ダミー画素領域における容量配線３００、誘電体膜７５及び中継層７１の幅）は、画素領域における蓄積容量３００の幅Ｗａ（即ち、画素領域における容量配線３００、誘電体膜７５及び中継層７１の幅）より広くなっている。これにより、ダミー蓄積容量の容量は、蓄積容量７０の容量の所定値に等しくなるように調整されている。例えば、画素領域において、画素電極９a、液晶層５０及び対向電極２１で構築される液晶容量とこれに並列接続された蓄積容量７０との合計容量に近い容量値が、ダミー領域でも得られるように、ダミー蓄積容量の容量値は、ダミー領域における液晶容量が小さい分だけ蓄積容量７０の容量値よりも大きく設定される。
【００７５】
従って、ダミー画素領域の面積を小さく、しかも、ダミー画素領域に画素部９３が配列された場合と殆ど同等の効果を得ることができる。即ち、ダミー画素部によって不完全に駆動される画素部９３を画像表示領域９ａから除外するというダミー画素部９３ｄの本来の機能を殆ど害することなく、ダミー画素領域の増大を抑制すること或いはダミー画素領域を相対的に小さくすることができる。
【００７６】
尚、本実施形態では、ダミー画素領域は、画像表示領域９ａの周囲に２行ずつ且つ２列ずつ形成されているが、１行或いは３行以上ずつ且つ１列或いは３列以上ずつ存在するようにしてもよい。
【００７７】
次に、図６を参照して、本実施形態の変形例について説明する。図６は、変形例における図４と同趣旨の平面図である
図６において、本実施形態の変形例では特に、ダミー画素部９３ｄは夫々、画素電極を有していない。このため、ダミー画素部９３における配線及び電子素子を、画素電極の存在による制限なく、配置することができる。例えば、画素領域において、液晶容量とこれに並列接続された蓄積容量７０との合計容量に近い容量値が、ダミー領域でも得られるように、ダミー蓄積容量の容量値は、ダミー領域に液晶容量がない分だけ蓄積容量７０の容量値よりも大きく設定される。
従って、図６に示すように、ダミー画素領域の配列ピッチＤｄ２は、図５に示した配列ピッチＤｄよりも更に小さくすると共に、ダミー蓄積容量の幅Ｗｄ２を、図５に示した配列ピッチＷｄよりも更に広くすることができる。この結果、個々のダミー画素部９３ｄのサイズを小さく、且つダミー画素部９３ｄによって、蓄積容量７０が付加された画素部９３を容易に模擬することができる。
【００７８】
更に、本実施形態の変形例では、ダミー画素領域に開口領域全く有していない。このため、ダミー画素領域から、表示に寄与する光が出射されない。ここで、画像表示領域９ａにおいては、透過又は反射によって開口領域からは、表示に寄与する光が出射される。逆に、ダミー画素領域では、開口領域を全く有していないので、このような透過や反射は起きない。従って、画像表示領域９ａの周囲に沿って光り抜けが発生するなどの、ダミー画素部による表示画像への悪影響を小さくすることが可能となる。
【００７９】
（第２実施形態）
第２実施形態に係る電気光学装置について、図７及び図８を参照して説明する。ここに図７は、第２実施形態における図４と同趣旨の平面図である。図８は、図７のＢ−Ｂ’の断面図である。尚、図７及び図８において、図１から図５に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００８０】
図７及び図８おいて、第２実施形態では特に、蓄積容量７０を模擬するための模擬容量膜７７を有している。具体的には、模擬容量膜７７は、容量線３００の上層側に第１層間絶縁膜４１を介して積層されており、その上にはデータ線６ａが第２層間絶縁膜４２を介して積層されている。従って、模擬容量膜７７によって容量を保持することができる。模擬容量膜７７としては、透過率を考慮せずに、誘電率が高い酸化ハフニューム（ＨＦＯ２）膜、アルミナ（Ａｌ２Ｏ３）膜、窒化シリコン（Ｓｉ３Ｎ４）膜等を利用できる。このため、ダミー画素領域の配列ピッチＤｄが画像表示領域の配列ピッチＤａよりも小さくなることによって、ダミー画素部の保持する容量が、画素部の保持する容量よりも小さくなることを防止することができる。即ち、模擬容量膜７７を形成することにより、蓄積容量７０を模擬することができる。
【００８１】
（第３実施形態）
第３実施形態に係る電気光学装置について、図９を参照して説明する。ここに図９は、第３実施形態における図４と同趣旨の平面図である。尚、図９において、図１から図５に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００８２】
図９において、第３実施形態では特に、ダミー画素領域は、画像表示領域１０ａの一辺に沿って３列配列されている。更に、ダミー画素領域の配列ピッチＤ１、Ｄ２及びＤ３は、画素領域の配列ピッチＤａより小さく、しかも、ダミー画素領域の配列ピッチＤ１、Ｄ２及びＤ３は、画像表示領域１０ａの一辺から離れるに従って徐々に小さくなる。即ちＤａ＞Ｄ１＞Ｄ２＞Ｄ３の関係となっている。よって、ダミー画素領域の面積を小さく、しかも、ダミー画素部９３ｄと画素部９３との電気的或いは光学的性質が不連続に変化することを防止することができる。即ち、ダミー画素部９３ｄと画素部９３との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素領域の増大を抑制することができる。
【００８３】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００８４】
（電子機器）
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【００８５】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、プロジェクタの構成例を示す平面図である。この図１０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００８６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００８７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００８８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００８９】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１１は、このパーソナルコンピュータの構成を示す斜視図である。図１１において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【００９０】
さらに、液晶装置を、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。図１２において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００９１】
尚、図１０から図１２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９２】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ等にも適用可能である。
【００９３】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９４】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'の断面図である。
【図３】第１実施形態に係る画素部及びダミー画素部の等価回路図である。
【図４】第１実施形態に係る相隣接する画素部及びダミー画素部の平面図である。
【図５】図４のＡ−Ａ’の断面図である。
【図６】第１実施形態の変形例における図４を同趣旨の平面図である。
【図７】第２実施形態における図４と同趣旨の平面図である。
【図８】図７のＢ―Ｂ’の断面図である。
【図９】第３実施形態における図４と同趣旨の平面図である。
【図１０】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１１】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【００９５】
６ａ…データ線、９ａ…画素電極、９ｄ…ダミー画素電極、７…サンプリング回路、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、２３…遮光膜、３０…ＴＦＴ、５０…液晶層、５２…シール材、５３…額縁遮光膜、７０…蓄積容量、７１…中継層、７７…模擬容量膜、８１、８３、８５、８６…コンタクトホール、１０１…データ線駆動回路、１０４…走査線駆動回路、１１３ａ…走査線、９３…画素部、９３ｄ…ダミー画素部、３００…容量線、Ｄａ、Ｄｄ、Ｄｄ２、Ｄ１、Ｄ２、Ｄ３…配列ピッチ、Ｗａ、Ｗｄ、Ｗｄ２…幅
【図１】
2006276401.tif 000003
【図２】
2006276401.tif 000004
【図３】
2006276401.tif 000005
【図４】
2006276401.tif 000006
【図５】
2006276401.tif 000007
【図６】
2006276401.tif 000008
【図７】
2006276401.tif 000009
【図８】
2006276401.tif 000010
【図９】
2006276401.tif 000011
【図１０】
2006276401.tif 000012
【図１１】
2006276401.tif 000013
【図１２】
2006276401.tif 000014