(57)【要約】【課題】駆動トランジスタのしきい値電圧の変動を効果的に補償する。【解決手段】ゲート電位Ｖｇに応じた駆動電流を電源ＰＶｄｄから有機ＥＬ素子ＥＬに流す駆動トランジスタＴ４と前記有機ＥＬ素子の間に駆動制御トランジスタＴ５を挿入配置するとともに、駆動トランジスタＴ４をダイオード接続するかを制御する短絡トランジスタＴ３を設ける。さらに、データラインＤＬからのデータ信号を駆動トランジスタＴ４の制御端へ供給するか否かを制御する選択トランジスタＴ１と、選択トランジスタＴ１と、駆動トランジスタＴ４の制御端との間にコンデンサＣｓを挿入配置するともに、このコンデンサＣｓの選択トランジスタＴ１側と、前記駆動制御トランジスタＴ５のオンオフを制御する発光制御ラインＥＳとの間の接続をオンオフする電位制御トランジスタＴ２を設ける。【選択図】図１
2006276253.tif 000002
【特許請求の範囲】
【請求項１】
制御端の電位に応じた駆動電流を電源から有機ＥＬ素子に流す駆動トランジスタと、
発光セットラインによって制御され、前記駆動トランジスタの前記駆動電流をオンオフする駆動制御トランジスタと、
前記駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、
データラインからのデータ信号を前記駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、
この選択トランジスタと、前記駆動トランジスタの制御端との間に挿入配置された容量と、
この容量の前記選択トランジスタ側と、前記発光セットラインとの間の接続をオンオフする電位制御トランジスタと、
を有することを特徴とする有機ＥＬ画素回路。
【請求項２】
請求項１に記載の回路において、
前記選択トランジスタの制御端に接続され、前記選択トランジスタのオンオフを制御する制御ラインを有し、
この制御ラインには、前記電位制御トランジスタの制御端も接続され、かつ前記選択トランジスタと、前記電位制御トランジスタは、相補的にオンオフされることを特徴とする有機ＥＬ画素回路。
【請求項３】
請求項２に記載の回路において、
前記制御ラインには、前記短絡トランジスタの制御端も接続され、かつ前記選択トランジスタと、前記短絡トランジスタは、同時にオンオフされることを特徴とする有機ＥＬ画素回路。
【請求項４】
請求項１〜３のいずれか１つに記載の回路において、
前記発光セットラインは、前記制御ラインによって選択トランジスタがオンされた後に、発光制御トランジスタをオフする電圧にセットされ、前記制御ラインによって選択トランジスタがオフされた後に、発光制御トランジスタをオンする電圧にセットされることを特徴とする有機ＥＬ画素回路。
【発明の詳細な説明】
【技術分野】
【０００１】
有機ＥＬ素子へ供給する駆動電流をデータ信号に応じて制御する有機ＥＬ画素回路に関する。
【背景技術】
【０００２】
自発光素子であるエレクトロルミネッセンス（Electroluminescence：以下ＥＬ）素子を各画素に発光素子として用いたＥＬ表示装置は、自発光型であると共に、薄く消費電力が小さい等の有利な点があり、液晶表示装置（ＬＣＤ）やＣＲＴなどの表示装置に代わる表示装置として注目されている。
【０００３】
特に、ＥＬ素子を個別に制御する薄膜トランジスタ（ＴＦＴ）などのスイッチ素子を各画素に設け、画素毎にＥＬ素子を制御するアクティブマトリクス型ＥＬ表示装置では、高精細な表示が可能である。
【０００４】
このアクティブマトリクス型ＥＬ表示装置では、基板上に複数本のゲートラインが行（水平）方向に延び、複数本のデータライン及び電源ラインが列（垂直）方向に延びており、各画素は有機ＥＬ素子と、選択ＴＦＴ、駆動用ＴＦＴ及び保持容量を備えている。ゲートラインを選択することで選択ＴＦＴをオンし、データライン上のデータ電圧（電圧ビデオ信号）を保持容量に充電し、この電圧で駆動ＴＦＴをオンして電源ラインからの電力を有機ＥＬ素子に流している。
【０００５】
【特許文献１】特表２００２−５１４３２０公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、このような画素回路において、マトリクス状に配置された画素回路の駆動ＴＦＴのしきい値電圧がばらつくと、輝度がばらつくことになり、表示品質が低下するという問題がある。そして、表示パネル全体の画素回路を構成するＴＦＴについて、その特性を同一にすることは難しく、そのオンオフのしきい値がばらつくことを防止することは難しい。
【０００７】
そこで、駆動ＴＦＴにおけるしきい値のバラツキの表示に対する影響を防止することが望まれる。
【０００８】
ここで、ＴＦＴのしきい値の変動への影響を防止するための回路については、従来より各種の提案がある（例えば、上記特許文献１）。
【０００９】
しかし、この提案では、しきい値変動の補償をするための回路を必要とする。従って、このような回路を用いると、画素回路の素子数が増加し、開口率が小さくなってしまうという問題があった。また、補償のための回路を追加した場合、画素回路を駆動するための周辺回路についても変更が必要となるという問題もあった。
【００１０】
本発明は、効果的に駆動トランジスタのしきい値電圧の変動を補償できる画素回路を提供する。
【課題を解決するための手段】
【００１１】
本発明は、制御端の電位に応じた駆動電流を電源から有機ＥＬ素子に流す駆動トランジスタと、発光セットラインによって制御され、前記駆動トランジスタの前記駆動電流をオンオフする駆動制御トランジスタと、前記駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、データラインからのデータ信号を前記駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、この選択トランジスタと、前記駆動トランジスタの制御端との間に挿入配置された容量と、この容量の前記選択トランジスタ側と、前記発光セットラインとの間の接続をオンオフする電位制御トランジスタと、を有することを特徴とする。
【００１２】
また、前記選択トランジスタの制御端に接続され、前記選択トランジスタのオンオフを制御する制御ラインを有し、この制御ラインには、前記電位制御トランジスタの制御端も接続され、かつ前記選択トランジスタと、前記電位制御トランジスタは、相補的にオンオフされることが好適である。
【００１３】
また、前記制御ラインには、前記短絡トランジスタの制御端も接続され、かつ前記選択トランジスタと、前記短絡トランジスタは、同時にオンオフされることが好適である。
【００１４】
また、前記発光セットラインは、前記制御ラインによって選択トランジスタがオンされた後に、発光制御トランジスタをオフする電圧にセットされ、前記制御ラインによって選択トランジスタがオフされた後に、発光制御トランジスタをオンする電圧にセットされることが好適である。
【発明の効果】
【００１５】
以上のように、本発明によれば、選択トランジスタをオンした状態で、短絡トランジスタをオンすることによって、駆動トランジスタの制御端電圧をデータ電圧および駆動トランジスタのしきい値電圧に応じたものにセットすることができる。従って、駆動トランジスタのしきい値電圧の変動によらず、データ電圧に応じた駆動電流を有機ＥＬ素子に供給することができる。
【００１６】
また、電位制御トランジスタの一端は、発光セットラインに接続されている。発光セットラインは、所定の電源からの電圧がセットされるため、その電圧は有機ＥＬ素子に流れる電流などの影響を基本的に受けず安定している。そこで、駆動トランジスタの制御端電圧を正確にセットすることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１８】
図１は、実施形態に係る画素回路の構成を示している。データラインＤＬは、垂直方向に伸び、画素の表示輝度についてのデータ信号（データ電圧Ｖｓｉｇ）を画素回路に供給する。データラインＤＬは、１列の画素に対し１本設けられており、垂直方向の画素に対し、その画素のデータ電圧Ｖｓｉｇを順次供給する。
【００１９】
このデータラインＤＬには、ｎチャネルの選択トランジスタＴ１のドレインが接続されており、この選択トランジスタＴ１のソースは、コンデンサＣｓの一端に接続されている。選択トランジスタＴ１のゲートは、水平方向に伸びるゲートラインＧＬに接続されている。このゲートラインＧＬには、水平方向の各画素回路の選択トランジスタＴ１のゲートが接続されている。
【００２０】
このゲートラインＧＬには、ｐチャンネルの電位制御トランジスタＴ２のゲートが接続されている。従って、選択トランジスタＴ１がオンの時に電位制御トランジスタＴ２がオフ、選択トランジスタＴ１がオフの時に電位制御トランジスタＴ２がオンとなる。電位制御トランジスタＴ２のソースは発光セットラインＥＳに接続され、ドレインはコンデンサＣｓと選択トランジスタＴ１のソースに接続されている。
【００２１】
コンデンサＣｓの他端は、ｐチャンネルの駆動トランジスタＴ４のゲートに接続されている。駆動トランジスタＴ４のソースは電源ラインＰＶｄｄに接続され、ドレインはｎチャネルの駆動制御トランジスタＴ５のドレインに接続されている。駆動制御トランジスタＴ５のソースは、有機ＥＬ素子ＥＬのアノードに接続されており、ゲートは、水平方向に伸びる発光セットラインＥＳに接続されている。また、有機ＥＬ素子ＥＬのカソードは、低電圧のカソード電源ＣＶに接続されている。なお、電源ラインＰＶｄｄも垂直方向に伸びており、垂直方向の各画素に電源電圧ＰＶｄｄを供給する。
【００２２】
さらに、駆動トランジスタＴ４のゲートには、ｎチャネルの短絡トランジスタＴ３のドレインが接続されており、この短絡トランジスタＴ３のソースは、駆動トランジスタＴ４のドレインに、またゲートは、ゲートラインＧＬに接続されている。
【００２３】
このように、本実施形態では、垂直方向にデータラインＤＬと、電源ラインＰＶｄｄが配置され、水平方向にゲートラインＧＬと、発光セットラインＥＳが配置されている。
【００２４】
次に、この画素回路の動作について、説明する。
【００２５】
図２に示すように、この画素回路は、ゲートラインＧＬ、発光セットラインＥＳの状態（Ｈレベル，Ｌレベル）に応じて、（ｉ）ディスチャージ（ＧＬ＝Ｈレベル，ＥＳ＝Ｈレベル）、（ｉｉ）リセット（ＧＬ＝Ｈレベル，ＥＳ＝Ｌレベル）、（ｉｉｉ）電位固定（ＧＬ＝Ｌレベル，ＥＳ＝Ｌレベル）、（ｉｖ）発光（ＧＬ＝Ｌレベル，ＥＳ＝Ｈレベル）の４つの状態があり、これを繰り返す。すなわち、各データラインに点順次でデータ電圧をセットし、データラインＤＬのデータを有効にした状態で、（ｉ）ディスチャージを行い、その後（ｉｉ）リセットによって、コンデンサＣｓの充電電圧を決定し、（ｉｉｉ）においてゲート電圧Ｖｇを固定し、（ｖ）固定されたゲート電圧に応じた駆動電流で有機ＥＬ素子ＥＬが発光する。
【００２６】
また、データラインＤＬにおけるデータは、図に示すように、（ｉ）ディスチャージ工程の前に有効になり、（ｉｉｉ）固定工程の後に無効になる。従って、（ｉ）ディスチャージ工程から（ｉｉｉ）固定工程まではデータラインに有効なデータがセットされている。
【００２７】
以下、それぞれの状態について、説明する。
【００２８】
（ｉ）ディスチャージ（ＧＬ＝Ｈレベル，ＥＳ＝Ｈレベル）
まず、データラインＤＬにデータ電圧Ｖｓｉｇが供給されている状態で、ゲートラインＧＬ、発光セットラインＥＳの両方をＨレベルにする。これによって、選択トランジスタＴ１、駆動制御トランジスタＴ５、短絡トランジスタＴ３がオン、電位制御トランジスタＴ２がオフとなる。従って、図３に示すように、コンデンサＣｓの選択トランジスタＴ１側の電圧Ｖｎ＝Ｖｓｉｇという状態で、電源ラインＰＶｄｄからの電流が駆動トランジスタＴ４、駆動制御トランジスタＴ５、有機ＥＬ素子ＥＬを介しカソード電源ＣＶに流れ、これによって駆動トランジスタＴ４のゲートに保持されていた電荷が引き抜かれる。これによって、駆動トランジスタＴ４のゲート電圧Ｖｇは、所定の低電圧になる。
【００２９】
（ｉｉ）リセット（ＧＬ＝Ｈレベル，ＥＳ＝Ｌレベル）
上述のディスチャージの状態から発光セットラインＥＳをＬレベル（ローレベル）に変更する。これによって、図４に示すように、駆動制御トランジスタＴ５がオフとなり、駆動トランジスタＴ４のゲート電圧Ｖｇ＝Ｖｇ０＝ＰＶｄｄ−｜Ｖｔｐ｜にリセットされる。ここで、このＶｔｐは、駆動トランジスタＴ４のしきい値電圧である。すなわち、駆動トランジスタＴ４はソースが電源ＰＶｄｄに接続されている状態で、短絡トランジスタＴ３によって、ゲートドレイン間が短絡されているため、そのゲート電圧が、電源ＰＶｄｄより駆動トランジスタＴ４のしきい値電圧｜Ｖｔｐ｜だけ低い電圧にセットされてオフされる。このときコンデンサＣｓの選択トランジスタＴ１側の電位Ｖｎ＝Ｖｓｉｇであり、コンデンサＣｓには｜Ｖｓｉｇ−（ＰＶｄｄ−｜Ｖｔｐ｜）｜の電圧が充電される。
【００３０】
（ｉｉｉ）電位固定（ＧＬ＝Ｌレベル，ＥＳ＝Ｌレベル）
次に、ゲートラインＧＬをＬレベルとして、選択トランジスタＴ１、短絡トランジスタＴ３をオフ、電位制御トランジスタＴ２をオンする。このとき、発光セットラインＥＳの電圧は、Ｌレベルであり、ゲートラインＧＬのＬレベルの電圧ＶＶＢＢと同一の電圧に設定されている。従って、Ｖｓｉｇ＞Ｖｎ＞ＶＶＢＢであり、選択トランジスタＴ１がオフにならなければ、電位制御トランジスタＴ２はオンしない。このように、選択トランジスタＴ１がオフした後に、電位制御トランジスタＴ２がオンするため、コンデンサＣｓに充電された電圧は維持され、データ電圧が破壊されることはない。
【００３１】
そして、選択トランジスタＴ１がオフし、電位制御トランジスタＴ２がオンすることで、図５に示すように、駆動トランジスタＴ４のゲートは、ドレインから切り離され、一方電位制御トランジスタＴ２がオンすることで、Ｖｎは、発光セットラインＥＳ＝ＶＶＢＢに、電位制御トランジスタＴ２のしきい値電圧｜ＶtpT2｜を加算した電圧になる（Ｖｎ≒ＶＶＢＢ＋ＩＶtpT2｜）。
【００３２】
（ｉｖ）発光（ＧＬ＝Ｌレベル，ＥＳ＝Ｈレベル）
次に、発光セットラインＥＳをＨレベルにすることによって、図６に示すように、駆動制御トランジスタＴ５がオンする。また、発光セットラインＥＳの電位がＰＶｄｄにセットされることで、駆動トランジスタＴ４のゲート電位がＰＶｄｄ−ＶＶＢＢだけ、シフトする。なお、このときの電圧シフト量は、駆動トランジスタＴ４のゲート容量Ｃｐの影響を受ける。
【００３３】
このように、電圧がシフトされ、駆動制御トランジスタＴ５がオンすることで駆動トランジスタＴ４からの駆動電流が有機ＥＬ素子ＥＬに流れる。このときの駆動電流は、駆動トランジスタＴ４のゲート電圧によって決定される、駆動トランジスタＴ４のドレイン電流となるが、このドレイン電流は駆動トランジスタＴ４のしきい値電圧Ｖｔｐとは、関係ないものとなり、しきい値電圧の変動に伴う発光量の変動を抑えることができる。
【００３４】
また、電位制御トランジスタＴ２のドレインは、発光セットラインＥＳに接続されている。この発光セットラインＥＳは、Ｈレベルの際に電源電圧ＰＶｄｄにセットされるが、この発光セットラインＥＳは、有機ＥＬ素子ＥＬに電流を供給する電源供給ラインＰＶｄｄとは、独立して電源電圧ＰＶｄｄの供給を受ける。従って、各画素における有機ＥＬ素子ＥＬの駆動電流によって、発光セットラインＥＳの電圧が変動することはほとんどない。従って、電位制御トランジスタＴ２を介しコンデンサＣｓの一端に供給されるシフト用の電圧が変動して表示が乱れることを防止できる。
【００３５】
例えば、電圧シフト量ΔＶｇは後述するように、ΔＶｇ＝Ｃｓ（Ｖｓｉｇ−ＰＶｄｄ）／（Ｃｓ＋Ｃｐ）で表され、ＰＶｄｄを含んでいる。従って、ＰＶｄｄが変動すると、ΔＶｇは変化するが、本実施形態ではこの変化が抑制される。特に、画素数が増えた場合には、このＰＶｄｄの変化が、クロストークや輝度勾配発生の原因になるが、本実施形態によれば、これらの表示への影響を抑制することができる。
【００３６】
これについて図７に基づいて説明する。
【００３７】
上述のように、（ｉｉ）リセット後は、図において、○で示したように、Ｖｎ（＝Ｖｓｉｇ）は、Ｖｓｉｇ（ｍａｘ）〜Ｖｓｉｇ（ｍｉｎ）の間の値であり、ＶｇはＰＶｄｄから駆動トランジスタＴ４のしきい値電圧Ｖｔｐだけ減じた電圧Ｖｇ０となる。すなわち、Ｖｇ＝Ｖｇ０＝ＰＶｄｄ＋Ｖｔｐ  （Ｖｔｐ＜０）、Ｖｎ＝Ｖｓｉｇである。
【００３８】
そして、（ｉｉｉ）の電位固定の後、発光セットラインＥＳがＨレベル（ＰＶｄｄ）になると、Ｖｎは、ＶｓｉｇからＰＶｄｄまで変化するので、その変化量ΔＶｇは、Ｃｓ、Ｃｐの容量を考慮して、ΔＶｇ＝Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）と表せる。
【００３９】
よって、Ｖｎ，Ｖｇは、図において●で示したように、Ｖｎ＝ＰＶｄｄ，Ｖｇ＝Ｖｔｐ＋ΔＶｇ＝ＰＶｄｄ＋Ｖｔｐ＋Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）となる。
【００４０】
ここで、Ｖｇｓ＝Ｖｇ−ＰＶｄｄであるので、Ｖｇｓ＝Ｖｔｐ＋Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）となる。
【００４１】
一方、ドレイン電流Ｉは、Ｉ＝（１／２）β（Ｖｇｓ−Ｖｔｐ）2と表され、上式を代入することによって、ドレイン電流Ｉは次のように表される。
Ｉ＝（１／２）β｛Ｖｔｐ＋Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）−Ｖｔｐ｝2
＝（１／２）β｛Ｃｓ（ＰＶｄｄ−Ｖｓｉｇ）／（Ｃｓ＋Ｃｐ）｝2
＝（１／２）βα（Ｖｓｉｇ−ＰＶｄｄ）2
ここで、α＝｛Ｃｓ／（Ｃｓ＋Ｃｐ）｝2，βは駆動トランジスタＴ４増幅率であり、β＝μεＧｗ／Ｇｌであり、
μはキャリアの移動度、εは誘電率、Ｇｗはゲート幅、Ｇｌはゲート長である。
【００４２】
このように、ドレイン電流Ｉの式には、Ｖｔｐは含まれず、Ｖｓｉｇ−ＰＶｄｄの２乗に比例することになる。従って、駆動トランジスタＴ４のしきい値電圧のバラツキの影響を排除してデータ電圧Ｖｓｉｇに応じた発光を達成することができる。
【００４３】
上述の説明では、１画素についての動作についてのみ説明した。実際には、表示パネルは、マトリクス状に画素が配置されており、これらのそれぞれについて対応する輝度信号に応じたデータ電圧Ｖｓｉｇを供給して各有機ＥＬ素子を発光させる。すなわち、図８に示すように、表示パネルには、水平スイッチ回路ＨＳＲと、垂直スイッチＶＳＲが設けられており、これらの出力によってデータラインＤＬ、ゲートラインＧＬ、その他発光セットラインＥＳなどの状態が制御される。特に、水平方向の各画素には、１つのゲートラインＧＬが対応づけられており、このゲートラインＧＬは垂直スイッチＶＳＲよって、１つずつ順に活性化される。次に、１つのゲートラインＧＬが活性化される１水平期間に、水平スイッチＨＳＲによってすべてのデータラインＤＬにデータ電圧が点順次で供給され、これが１水平ライン分の画素回路にデータが書き込まれる。そして、各画素回路において、１垂直期間後まで書き込まれたデータ電圧に応じた発光がされる。
【００４４】
次に、１水平ライン内の各画素に対するデータの書き込み手順について、図９に基づいて説明する。
【００４５】
まず、１水平期間の開始を示すイネーブル信号ＥＮＢのＬレベルの後に、すべてのデータラインＤＬに順次データ電圧Ｖｓｉｇを書き込む。すなわち、データラインＤＬには、容量などが接続されており、電圧信号をセットすることで、データラインＤＬにそのデータ電圧Ｖｓｉｇが保持される。そこで、各列の画素についてのデータ電圧Ｖｓｉｇを順次対応するデータラインＤＬにセットすることで、すべてのデータラインＤＬにデータ電圧Ｖｓｉｇをセットする。
【００４６】
そして、このデータのセットが終了した段階で、ＨｏｕｔをＨレベルとして、ゲートラインＧＬをＨレベルとして活性化し、上述した１つの水平方向の各画素について動作を行い、各画素におけるデータ書き込み、発光が行われる。
【００４７】
このようにして、通常のビデオ信号（データ電圧Ｖｓｉｇ）を１水平期間の途中までの期間にすべてのデータラインＤＬに順次書き込み、これを上述のようにして全画素に同時にセットして、発光させることができる。
【００４８】
次に、他の方式について、図１０に基づいて説明する。この例では、まず最初に発光セットラインＥＳはＬレベルにし、ゲートラインＧＬをＨレベル（活性化）する。この状態で、データ電圧Ｖｓｉｇを順次データラインＤＬにセットする。そして、すべてのデータラインＤＬにデータ電圧Ｖｓｉｇをセットした場合には、発光セットラインＥＳをＨレベルとして、上述のディスチャージを行い、その後は同様に動作する。
【００４９】
次に、変形例について、説明する。
【００５０】
図１１は、変形例１の構成を示している。この変形例１では、選択トランジスタＴ１、短絡トランジスタＴ３をｐチャネルとし、電位制御トランジスタＴ２をｎチャネルとしている。このような構成では、ゲートラインＧＬのＨレベル，Ｌレベルを上述の実施形態と反対にすることで、実施形態同様の動作を可能としている。
【００５１】
図１２は、変形例２の構成を示している。この変形例２では、電位制御トランジスタＴ２のゲートに容量セットラインＣＳが接続されている。そして、この例では電位制御トランジスタＴ２をｎチャネルトランジスタとしている。このように、電位制御トランジスタＴ２のオンオフ用に専用のラインである容量セットラインＣＳを有している。そして、この容量セットラインＣＳを、Ｈレベル＝ＶＶＤＤ、Ｌレベル＝ＶＶＢＢとすることで、電位制御トランジスタＴ２をオンした際にＶｎ＝ＶＶＢＢとできる。図１などの実施形態においては、電位制御トランジスタＴ２はｐチャネルであり、その電位制御トランジスタＴ２をオンする際にそのゲート電圧はＶＶＢＢであって、発光セットラインＥＳのＬレベル＝ＶＶＢＢと同一の電圧である。そこで、電位制御トランジスタＴ２をオンしたときはＶｎ＝ＶＶＢＢ＋｜ＶｔｐＴ２｜となってしまう。この変形例２では、Ｖｎ＝ＶＶＢＢとでき、より安定した動作が可能になる。なお、図１０に、この例における容量セットラインＣＳの電圧についても、変形例２駆動時として示してある。
【００５２】
なお、上記実施形態において、各種の電圧は次のように設定することが好適である。電源ラインＰＶｄｄはＰＶｄｄ，発光セットラインＥＳはＨレベル＝ＰＶｄｄ，Ｌレベル＝ＶＶＢＢ、ゲートラインＧＬはＨレベル＝ＶＶＤＤ、Ｌレベル＝ＶＶＢＢ、容量セットラインＣｓはＨレベル＝ＶＶＤＤ、Ｌレベル＝ＶＶＢＢ、カソード電源ＣＶ＝ＣＶにし、ＰＶｄｄ＝８Ｖ、ＶＶＤＤ＝１０Ｖ、ＶＶＢＢ＝−２Ｖ、ＣＶ＝−２Ｖ程度に設定するとよい。
【図面の簡単な説明】
【００５３】
【図１】実施形態に係る画素回路の構成を示す図である。
【図２】動作を説明するチャート図である。
【図３】ディスチャージ工程を説明する図である。
【図４】リセット工程を説明する図である。
【図５】電位固定工程を説明する図である。
【図６】発光工程を説明する図である。
【図７】リセットから電位固定工程における電位変化の状態を説明する図である。
【図８】パネルの全体構成を示す図である。
【図９】データセットのタイミング例を示す図である。
【図１０】データセットの他のタイミング例を示す図である。
【図１１】変形例１の構成を説明する図である。
【図１２】変形例２の構成を示す図である。
【符号の説明】
【００５４】
Ｃｓ  コンデンサ、ＣＳ  容量セットライン、ＣＶ  カソード電源、Ｃｐ  寄生容量、ＤＬ  データライン、ＥＬ  有機ＥＬ素子、ＥＳ  発光セットライン、ＧＬ  ゲートライン、ＨＳＲ  水平スイッチ、ＰＶｄｄ  電源電圧、Ｔ１  選択トランジスタ、Ｔ２  電位制御トランジスタ、Ｔ３  短絡トランジスタ、Ｔ４  駆動トランジスタ、Ｔ５  駆動制御トランジスタ、ＶＳＲ  垂直スイッチ、Ｖｇ  駆動トランジスタのゲート電圧、Ｖｓｉｇ  データ電圧。
【図１】
2006276253.tif 000003
【図２】
2006276253.tif 000004
【図３】
2006276253.tif 000005
【図４】
2006276253.tif 000006
【図５】
2006276253.tif 000007
【図６】
2006276253.tif 000008
【図７】
2006276253.tif 000009
【図８】
2006276253.tif 000010
【図９】
2006276253.tif 000011
【図１０】
2006276253.tif 000012
【図１１】
2006276253.tif 000013
【図１２】
2006276253.tif 000014