(57)【要約】【課題】  標準的なロジック半導体集積回路製造工程において高密度コンデンサを形成した半導体集積回路を提供する。【解決手段】  各同電位の電極、灰色部どうし、斜線部どうしはコンタクトホールによって接続され、Ｍ（１）層では灰色部分の電極が格子パターンとなり外周部から電極端子を引き出すことが可能となっている。また、Ｍ（２）層では斜線部分の電極が格子パターンとなり外周部より電極端子を引き出すことができる。このように構成することによって矩形電極と格子電極により効率よくコンデンサを形成できる。また、これらを形成するのに通常の製造工程から特別の工程を追加することなく製造することができる。【選択図】  図１
2006179620.tif 000002
【特許請求の範囲】
【請求項１】
格子状パターンに形成された金属配線層と、
前記格子状パターンに形成された金属配線層の中心に矩形状パターンに形成された同一の金属配線層とを備え、
前記格子状パターンに形成された金属配線層を第１の電極、前記矩形パターン形成された同一の金属配線層を第２の電極とすることによりコンデンサ素子を形成したことを特徴とする半導体集積回路。
【請求項２】
前記コンデンサ素子を形成する前記格子状パターンに形成された金属配線層と、前記矩形状パターンに形成された同一の金属配線層とを１組として複数積層することにより前記コンデンサ素子を形成したことを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記コンデンサ素子を形成する前記金属配線層を積層する場合において、第１層である前記格子状パターンに形成された金属配線層の格子点の上に、第２層である矩形状パターンに形成された同一の金属配線層が合致するように積層し、第１層の格子点と第２層の矩形パターンをコンタクトホールにて、接続しコンデンサ素子を形成することを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
金属配線層がベタパターンで形成されている最上位層と、
金属配線層がベタパターンで形成されている最下位層と、
格子状パターンに形成された金属配線層と該格子の中央に配置される矩形パターンに形成された金属配線層とからなる複数個の中間層とを備え、
前記最下位層、前記中間層及び前記最上位層の金属配線層のパターンとが重なるように積層し、各々の前記格子パターン同士、前記格子パターンの中央に配置されている矩形パターン同士をコンタクトホールにより接続しコンデンサ素子を形成することを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路におけるコンデンサ素子を形成する手法に関するものである。
【背景技術】
【０００２】
従来において、半導体集積回路においてよく使用されるコンデンサ素子の構造としてＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造がある。図８は、従来のＭＩＭ構造を示す図である。図８に示すように、本従来技術例のＭＩＭ構造では、上層のアルミ金属層と層間の絶縁膜（この例においてはＳｉＯ2）と下層のポリシリコン金属層とから構成されている。少ない面積でより大きな容量を得るためにこの容量を形成する部分の酸化膜を薄く形成する必要があった。
【０００３】
また、このようなＭＩＭ構造においては、ＭＩＭ構造容量を形成する部分の酸化膜を薄くし、大きな容量を形成するために製造工程が増加するという欠点があった。なお、ＭＩＭ構造の一例は文献「ＶＬＳＩのためのアナログ技術  共立出版」１２７ページ（非特許文献１）に示されている。
【０００４】
また、このようなＭＩＭ構造容量の容量密度（単位面積当たりの容量値）をあげるための手法が「特許文献１」に開示されている。図９及び図１０は、本手法を用いた従来例のＭＩＭ構造容量を示す図である。
【０００５】
図９，１０を用いて本従来例のＭＩＭ構造容量について説明する。
【０００６】
この構造は、図９，１０に示すように、半導体基板上に、第１金属膜、第１絶縁膜、第２金属膜、第２絶縁膜、第３金属膜を順次積層してなり、第１金属膜と第３金属膜を電気的に接続することにより形成されている。前記第１金属膜、第１絶縁膜、第２金属膜より形成される第１容量と、前記第２金属膜、第２絶縁膜、第３金属膜により形成される第２容量とが並列に形成されることにより単位面積当たりの容量を高くすることを実現している。
【０００７】
しかしながら、このような構造により容量密度を増加させるとはいえ高密度な容量を実現するには第１及び第２の絶縁膜を薄く形成する必要があり製造工程の増加を招く。
【０００８】
また、近年の微細加工技術の進歩に伴い、「特許文献２」に開示されているような縦方向の容量を利用し容量密度を大きくする手法もある。本従来例を図１１に示す。図に示すように、ＭＩＭ容量素子の下部電極４１３に上部電極４２１側に突出する株電極部分４０９が形成されており、上部電極４２１に下部電極部分４０９に対応して凹部が形成されており、下部電極４１３の下部電極部分４０９は上部電極４２１の凹部内に容量絶縁膜４１５を介して配置される。下部電極４１３の上面と上部電極４２１の下面との間の電気容量と、下部電極４１３の下部電極部分４０９の側面と上部電極２１の凹部内の側面の間でも電気容量をとり容量密度を稼いでいる。
【特許文献１】特開２００１−１０２５２９号公報
【特許文献２】特開２００４−１２８４６６号公報
【非特許文献１】「ＶＬＳＩのためのアナログ技術」  共立出版  ｐ．１２７
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記のような手法においては、上述した下部電極部分４０９、上部電極４２１の凹部を形成するためにプロセス工程の増加を招く。
【００１０】
以上、上述したように、半導体集積回路において高容量密度のＭＩＭコンデンサを実現する手法はいくつかあるが、いずれにしても省面積でチップサイズを縮小しコストダウンを狙っても、プロセス工程の増加による製造コストは増加してしまう。
【００１１】
また、そのために場合によっては製造に必要なマスク枚数を増やし、ひいては製造コストの増加につながるという問題があった。
【００１２】
また、高容量のコンデンサを必要とするようなアナログ回路とロジック回路の混載化の要求が強くなってきている。このときにコスト削減のため容量形成のための特殊プロセスではなく通常のロジックプロセスを用いてのアナログ、ロジック混載への要望が高まりつつある。
【００１３】
本発明に係る半導体集積回路は、上記従来の問題点に鑑みてなされたものであって、上記要望にこたえるべく標準的なロジック半導体集積回路製造工程において高密度コンデンサを実現した半導体集積回路を提供することを目的としたものである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明に係る半導体集積回路は、以下の特徴を備えている。
【００１５】
本発明に係る半導体集積回路は、格子状パターンに形成された金属配線層と、前記格子状パターンに形成された金属配線層の中心に矩形状パターンに形成された同一の金属配線層とを備え、前記格子状パターンに形成された金属配線層を第１の電極、前記矩形パターン形成された同一の金属配線層を第２の電極とすることによりコンデンサ素子を形成したことを特徴とする。
【００１６】
また、本発明に係る半導体集積回路は、前記コンデンサ素子を形成する前記格子状パターンに形成された金属配線層と、前記矩形状パターンに形成された同一の金属配線層とを１組として複数積層することにより前記コンデンサ素子を形成したことを特徴とする。
【００１７】
また、本発明に係る半導体集積回路は、前記コンデンサ素子を形成する前記金属配線層を積層する場合において、第１層である前記格子状パターンに形成された金属配線層の格子点の上に、第２層である矩形状パターンに形成された同一の金属配線層が合致するように積層し、第１層の格子点と第２層の矩形パターンをコンタクトホールにて、接続しコンデンサ素子を形成することを特徴とする。
【００１８】
また、本発明に係る半導体集積回路は、金属配線層がベタパターンで形成されている最上位層と、金属配線層がベタパターンで形成されている最下位層と、格子状パターンに形成された金属配線層と該格子の中央に配置される矩形パターンに形成された金属配線層とからなる複数個の中間層とを備え、前記最下位層、前記中間層及び前記最上位層の金属配線層のパターンとが重なるように積層し、各々の前記格子パターン同士、前記格子パターンの中央に配置されている矩形パターン同士をコンタクトホールにより接続しコンデンサ素子を形成することを特徴とする。
【発明の効果】
【００１９】
以上説明したように本発明によれば、近年の微細加工技術を用いることによって、コンデンサを形成するための特別な工程を追加することなく大容量のコンデンサ素子を実現するものである。
【００２０】
また、格子状に形成したパターンとその中心に形成した矩形パターンとその間隔を最小間隔とすることで、近年の微細加工技術により、増加傾向にある配線間の寄生容量を積極的且つ効率よく利用することで通常製造工程により大容量のコンデンサを実現し得るものである。また矩形パターンを格子パターンが取り囲んでいるため、パターン依存による加工精度が取り易く、高精度を実現できるものである。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る半導体集積回路の実施形態について、図面を参照して詳細に説明する。
【００２２】
＜第１の実施形態の説明＞
図１は、本発明の第１の実施形態に係る半導体集積回路の構成を示す図である。
【００２３】
図１（ａ）は、第１層の金属配線パターンを示す図であり、図１（ｂ）は、第２層の金属配線パターンを示す図である。
【００２４】
図中、金属パターンの灰色部分１０は第１の電極を示し、斜線部１１は第２の電極を示している。また、図中、黒丸１２は第１（「Ｍ（１）層」と以下、表記する）層の金属配線と、Ｍ（２）層の金属配線を接続するコンタクトホールを示している。
【００２５】
なお、インデックスｉを用いて、Ｍ（ｉ）層と一般表記することができる。本実施形態では、２層から形成されているので、Ｍ（１）層，Ｍ（２）層と表記する。
【００２６】
また、図２は、図１に示す金属配線パターンのＡ−Ａ’間の断面パターンを示す図である。
【００２７】
図３は、同様に図１に示す金属配線パターンのＢ−Ｂ’間の断面パターンを示す図である。
【００２８】
図２、３においても灰色部１０は、第１の電極、斜線部１１は、第２の電極、黒色部１２は上記各金属配線層を接続するコンタクトホールを示す。
【００２９】
以下、上記図１〜３に従って詳細に説明する。
【００３０】
各金属配線パターンの格子パターンと矩形パターンのスペースは製造技術で可能な最小の間隔で設計される。各金属配線パターンの容量は図中Ｃで示すように形成される。近年の微細加工技術の進歩に伴い、この最小間隔の距離は小さくなっており、また金属配線の厚さはそれに比較して大きな値になってきている。コンデンサの容量はその電極間の距離が小さいほど、また重なり合う電極の面積が大きいほど大容量となり、現在の微細加工技術においては本パターンのように同一配線パターンの側面の寄生容量を利用するのが、効率が良い。したがって本実施形態に示すように、矩形パターンでできた電極とその周囲を格子状の電極パターンを最小間隔にて形成することで効率よく容量を形成できる。
【００３１】
図１（ａ）の平面図にしたがって説明すると、灰色部分１０の格子状電極と斜線部分１１の矩形電極間に図中Ｃで示す部分にコンデンサが形成される。これが各格子に形成される。また、図１（ｂ）の平面図においては灰色部分１０の矩形電極と斜線部分１１の格子状電極間に同様にＣで示すコンデンサが形成され、各格子それぞれ同様にコンデンサが形成される。
【００３２】
図２は、図１中に記したＡ−Ａ’間の断面構造を示す図である。コンデンサ形成部を図中Ｃで示す。上述の横方向コンデンサに加え縦方向のコンデンサも形成されより容量が追加される。また、格子状パターン部１０（図中では灰色部分）はコンデンサパターンの両サイドから電極がつながっており外部に電極として引き出せることがわかる。
【００３３】
図３は、図１中に記したＢ−Ｂ’間の断面構造を示す図である。コンデンサ形成部を図中Ｃで示す。上述の横方向コンデンサに加え縦方向のコンデンサも形成されより容量が追加される。また、格子状パターン部１１（図中では斜線部分）は、コンデンサパターンの両サイドから電極がつながっており外部に電極として引き出せることがわかる。
【００３４】
このように、各同電位の電極、灰色部どうし、斜線部どうしはコンタクトホールによって接続され、Ｍ（１）層では灰色部分の電極が格子パターンとなり外周部から電極端子を引き出すことが可能となっている。また、Ｍ（２）層では斜線部分の電極が格子パターンとなり外周部より電極端子を引き出すことができる。このように構成することによって矩形電極と格子電極により効率よくコンデンサを形成できる。また、これらを形成するのに通常の製造工程から特別の工程を追加することなく製造することができる。
【００３５】
＜第２の実施形態の説明＞
次に本発明の第２の実施形態について説明する。これは上記に示した第１の実施形態を多層に重ねて形成することで同一面積でより大きな容量を実現する手法である。近年の半導体集積回路においては金属配線層の多層化が進んでおり、本実施形態は、このような多層配線技術に適応してより大容量を形成する例である。
【００３６】
図４は、Ｍ（ｉ）層（ｉ＝１，３，５・・・）の金属配線パターンを示す図であり、図５は、Ｍ（ｉ＋１）層（ｉ＝１，３，５・・・）の金属配線パターンを示す図である。
【００３７】
本実施形態は、全体で６層からなる金属配線層における実施例を示す。
【００３８】
本実施形態の容量はＭ（１）層（第１層）からＭ（６）層（第６層）の金属配線層にて形成され、Ｍ（１）層、Ｍ（３）層、Ｍ（５）層の配線パターンは図１（ａ）のように形成され、またＭ（２）層、Ｍ（４）層、Ｍ（６）層の配線パターンは図１（ｂ）のように形成されている。このように形成されたコンデンサのＡ−Ａ’間の断面図を図４に、Ｂ−Ｂ’間の断面図を図５に示す。平面上、断面上に形成されるコンデンサを各図中Ｃに示す。
【００３９】
このように形成されることで縦横両方向のコンデンサを利用し大容量のコンデンサを実現するものである。各電極は灰色部分の電極はＭ（１）層，Ｍ（３）層，Ｍ（５）層から、斜線部分の電極はＭ（２）層，Ｍ（４）層，Ｍ（６）層から引き出せる。
【００４０】
＜第３の実施形態の説明＞
次に、本発明のさらに第３の実施形態を図６、図７に示す。
【００４１】
本実施形態は、先の第２の実施形態と同様、全６層の金属配線層で形成した例を示す。図６に、本実施形態の各配線層の平面パターンを示す。一番下層のパターンは、図６（ｃ）のＭ−ｂｏｔｔｏｍに示すように灰色部分２０の電極がベタパターンで形成される。本実施形態の場合、第１層で形成される。
【００４２】
また、最上位のパターンは図６（ａ）のＭ−ｔｏｐ２１に示すように斜線部分２１の電極がベタパターンで形成されている。本実施形態においては、Ｍ（６）層で形成される。
【００４３】
また、中間の配線層は図６（ｂ）のＭ−ｍｉｄｄｌｅに示すパターンで形成される。これは格子状パターンで形成される灰色部２２の電極と、その格子の中央に配置される矩形パターンの斜線部２３の電極から形成される。各層の、灰色の格子パタ−ンの上下層および最下層のベタパターン電極はコンタクトホール２４によって接続されている。また各層の、斜線の矩形パタ−ンの上下層および最上層のベタパターン電極はコンタクトホール２４によって接続されている。
【００４４】
このようにして形成されたコンデンサのＡ−Ａ’間における断面図を図７に示す。これら構成で形成されるコンデンサ部を図６，７中にＣで示す。
【００４５】
このように形成することで、下層から格子状に形成された電極の各格子の中心に形成された凹部の隙間が形成され、上方から矩形パターンを接続した凸部の電極が挿入された形で縦方向に櫛形に電極を形成したコンデンサが実現できる。
【００４６】
このように形成することで、近年の微細加工技術においてより大きな寄生容量を実現できる金属配線層の側面間の容量を積層し、効率よく大容量を実現するものである。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係る半導体集積回路の構成を示す図である。（ａ）は、第１層の金属配線パターンを示す図であり、（ｂ）は、第２層の金属配線パターンを示す図である。
【図２】図１中に記した記号Ａ−Ａ’間の断面構造を示す構造図である。
【図３】図１中に記した記号Ｂ−Ｂ’間の断面構造を示す構造図である。
【図４】本発明の第２の実施形態に係る半導体集積回路において、図中のＡ−Ａ’間の断面構造を示すＭ（ｉ）層（ｉ＝１，３，５・・・）の金属配線パターンを示す構造図である。
【図５】本発明の第２の実施形態に係る半導体集積回路において、図中のＢ−Ｂ’間の断面構造を示すＭ（ｉ＋１）層（ｉ＝１，３，５・・・）の金属配線パターンを示す構造図である。
【図６】本発明の第３の実施形態の各配線層の平面パターンを示す図である。（ａ）は、斜線部分２１の電極がベタパターンで形成されているＭ−ｔｏｐを示す図である。（ｂ）は、中間配線層であるＭ−ｍｉｄｄｌｅを示す図である。（ｃ）は、灰色部分２０の電極がベタパターンで形成されているＭ−ｂｏｔｔｏｍを示す図である。
【図７】図６（ｃ）に示すＡ−Ａ’間における断面構造を示す図である。
【図８】半導体集積回路においてよく使用されるコンデンサ素子の構造である従来のＭＩＭ構造を示す図である。
【図９】従来例のＭＩＭ構造容量を示す図である。
【図１０】図９の従来例の断面構造を説明する図である。
【図１１】他の従来例のＭＩＭ構造容量を示す図である。
【符号の説明】
【００４８】
１０、２０、２２  灰色部分（格子状パターン部）
１１、２３  斜線部（矩形状パターン部）
１２  黒丸（コンタクトホール）
２１  Ｍ−ｔｏｐ層
２４  コンタクトホール
３０  第１電極
３０ａ  第１電極の配線接続部
３１  第２電極
３１ａ  第２電極の配線接続部
３２  引出し線
３３  第３電極
３４  第１保護膜
３５  第１金属配線
３６  第２金属配線
３７  ＧａＡｓ基板
３８  絶縁膜
３９  第１層間絶縁膜
４０  第１容量絶縁膜
４１  第２層間絶縁膜
４２  第２容量絶縁膜
４３  第２保護膜（表面保護膜）
５０  第１層間絶縁層
５０ａ、５５ａ、５７ａ  酸化シリコン膜
５０ｂ、５５ｂ、５７ｂ  窒化シリコン膜
５１  第１メタル配線層
５２、５９  バリアメタル層
５３  下部電極
５４  下部電極部分
５５  第２層間絶縁膜
５６  容量絶縁膜
５７  第３層間絶縁膜
５８  上部電極
６０  上部電極部分
６１  第２メタル配線層及びビア
６２  キャップレイーヤ
【図１】
2006179620.tif 000003
【図２】
2006179620.tif 000004
【図３】
2006179620.tif 000005
【図４】
2006179620.tif 000006
【図５】
2006179620.tif 000007
【図６】
2006179620.tif 000008
【図７】
2006179620.tif 000009
【図８】
2006179620.tif 000010
【図９】
2006179620.tif 000011
【図１０】
2006179620.tif 000012
【図１１】
2006179620.tif 000013