(57)【要約】【課題】半導体装置及びその製造方法における信頼性の向上を図る。【解決手段】本発明の半導体装置は、半導体基板１上に第１の絶縁層２を介して形成されたパッド電極３と、前記半導体基板１の裏面から前記パッド電極３の表面に到達するように形成されたビアホール８とを有するものにおいて、前記ビアホール８が、前記半導体基板１の裏面に近い部分よりも前記パッド電極３に近い部分の開口径が広くなるように形成された第１の開口部７Ａと、前記第１の開口部７Ａに連なり、前記半導体基板１の表面に近い部分よりも前記パッド電極３の表面に近い部分の開口径が狭くなるように前記第１の絶縁層２に形成された第２の開口部７Ｂとから成ることを特徴とする。【選択図】図３
2006287206.tif 000002
【特許請求の範囲】
【請求項１】
その裏面から表面にかけて貫通し、ビアホールの一部となる第１の開口部を有する半導体基板と、
前記半導体基板の表面に形成され、前記半導体基板の第１の開口部と連続し、前記ビアホールの一部となる第２の開口部を有する第１の絶縁層と、
前記第１の絶縁層上に前記第２の開口部を被覆するように配置されたパッド電極とを備え、前記第１の開口部が、前記半導体基板の裏面に近い部分よりも前記パッド電極に近い部分の開口径が広くなるように形成され、
前記第２の開口部が、前記半導体基板の表面に近い部分よりも、前記パッド電極に近い部分の開口径が狭くなるように形成されていることを特徴とする半導体装置。
【請求項２】
前記第１の開口部の底部における前記半導体基板の表面の開口径は、前記パッド電極の平面的な幅よりも広いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ビアホールの側壁に第２の絶縁層もしくは導電層が形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記ビアホールの側壁に第２の絶縁層が形成され、
前記第２の絶縁層の端部は、前記ビアホールの中心方向に向かうに従ってその膜厚が薄く形成されていることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項５】
前記半導体基板の表面側に支持体が形成されていることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項６】
表面に第１の絶縁層を介してパッド電極が形成された半導体基板を準備し、
前記半導体基板の裏面から表面の方向に前記半導体基板を除去することで、前記第１の絶縁層を一部露出させ、ビアホールの一部となる第１の開口部を形成する工程と、
前記露出された前記第１の絶縁層を除去することで、前記第１の絶縁層に前記第１の開口部に連続し、前記ビアホールの一部となる第２の開口部を形成する工程と、を有し、
前記第１の開口部を形成する工程の前記半導体基板の除去は、前記半導体基板の裏面に近い部分よりも、前記第１の絶縁層に近い部分の開口径が広くなるように行い、
前記第２の開口部を形成する工程の前記第１の絶縁層の除去は、前記第２の開口部が前記半導体基板の表面に近い部分よりも、前記パッド電極に近い部分の開口径が狭くなるように行うことを特徴とする半導体装置の製造方法。
【請求項７】
前記第１の開口部を形成する工程の前記半導体基板の除去は、前記第１の開口部の底部における前記半導体基板の表面の開口径が前記パッド電極の平面的な幅よりも大きくなるように行われることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ビアホールの側壁に第２の絶縁層を形成する工程と、前記第２の絶縁層上に導電層を形成する工程とを具備することを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
【請求項９】
前記ビアホールの側壁に第２の絶縁層を形成する工程は、
前記第２の絶縁層の端部を、前記ビアホールの中心方向に向かうに従ってその膜厚を薄く形成するように行うことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記ビアホールの側壁に第２の絶縁層を形成する工程は、前記ビアホールを含む半導体基板上に第２の絶縁層を形成した後に、前記半導体基板上に形成したレジスト層をマスクにして前記パッド電極上の第２の絶縁層を除去する工程を有することを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記ビアホールの側壁に第２の絶縁層を形成する工程は、前記ビアホールを含む半導体基板上に第２の絶縁層を形成した後に、レジスト層をマスクとして用いないエッチングによって前記パッド電極上の第２の絶縁層を除去する工程を有することを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記導電層に接続される導電端子を形成する工程を具備することを特徴とする請求項８乃至請求項１１のいずれかに記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板を複数の半導体チップに分割する工程を具備することを特徴とする請求項６乃至請求項１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記半導体基板の表面側に支持体を形成する工程を具備することを特徴とする請求項６乃至請求項１３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に半導体基板上に形成されたパッド電極を露出させるビアホールを当該半導体基板の裏面から形成する技術に関する。
【背景技術】
【０００２】
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【０００３】
従来より、ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、はんだ等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【０００４】
そして、このＢＧＡ型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに実装することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【０００５】
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このＢＧＡ型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【０００６】
図１４は、従来のＢＧＡ型の半導体装置の概略構成を成すものであり、図１４（Ａ）は、このＢＧＡ型の半導体装置の表面側の斜視図である。また、図１４（Ｂ）はこのＢＧＡ型の半導体装置の裏面側の斜視図である。
【０００７】
このＢＧＡ型の半導体装置１０１は、第１及び第２のガラス基板１０２、１０３の間に半導体チップ１０４がエポキシ樹脂層１０５ａ、１０５ｂを介して封止されている。第２のガラス基板１０３の一主面上、即ちＢＧＡ型の半導体装置１０１の裏面上には、導電端子１０６が格子状に複数配置されている。この導電端子１０６は、第２の配線１１０を介して半導体チップ１０４へと接続される。複数の第２の配線１１０には、それぞれ半導体チップ１０４の内部から引き出されたアルミニウム配線が接続されており、各導電端子１０６と半導体チップ１０４との電気的接続がなされている。
【０００８】
このＢＧＡ型の半導体装置１０１の断面構造について図１５を参照して更に詳しく説明する。図１５はダイシングラインに沿って、個々のチップに分割されたＢＧＡ型の半導体装置１０１の断面図を示している。
【０００９】
半導体チップ１０４の表面に配置された絶縁層１０８上に第１の配線１０７が設けられている。この半導体チップ１０４は樹脂層１０５ａによって第１のガラス基板１０２と接着されている。また、この半導体チップ１０４の裏面は、樹脂層１０５ｂによって第２のガラス基板１０３と接着されている。
【００１０】
また、第１の配線１０７の一端は第２の配線１１０と接続されている。この第２の配線１１０は、第１の配線１０７の一端から第２のガラス基板１０３の表面に延在している。そして、第２のガラス基板１０３上に延在した第２の配線１１０上には、ボール状の導電端子１０６が形成されている。
【００１１】
上述した技術は、以下の特許文献１に記載されている。
【特許文献１】特許公表２００２−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述した半導体装置１０１において、第１の配線１０７と第２の配線１１０との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また第２の配線１１０のステップカバレージにも問題があった。そこで、本発明は半導体装置及びその製造方法における信頼性の向上を図る。
【課題を解決するための手段】
【００１３】
そこで、本発明の半導体装置は、その裏面から表面にかけて貫通し、ビアホールの一部となる第１の開口部を有する半導体基板と、前記半導体基板の表面に形成され、前記半導体基板の第１の開口部と連続し、前記ビアホールの一部となる第２の開口部を有する第１の絶縁層と、前記第１の絶縁層上に前記第２の開口部を被覆するように配置されたパッド電極とを備え、前記第１の開口部が、前記半導体基板の裏面に近い部分よりも前記パッド電極に近い部分の開口径が広くなるように形成され、前記第２の開口部が、前記半導体基板の表面に近い部分よりも、前記パッド電極に近い部分の開口径が狭くなるように形成されていることを特徴とする。
【００１４】
また、前記第１の開口部の底部における前記半導体基板の表面の開口径は、前記パッド電極の平面的な幅よりも広いことを特徴とする。
また、前記ビアホールの側壁に第２の絶縁層もしくは導電層が形成されていることを特徴とする。
【００１５】
さらにまた、前記ビアホールの側壁に第２の絶縁層が形成され、前記第２の絶縁層の端部は、前記ビアホールの中心方向に向かうに従ってその膜厚が薄く形成されていることを特徴とする。また、前記半導体基板の表面側に支持体が形成されていることを特徴とする。
【００１６】
また、本発明の半導体装置の製造方法は、表面に第１の絶縁層を介してパッド電極が形成された半導体基板を準備し、前記半導体基板の裏面から表面の方向に前記半導体基板を除去することで、前記第１の絶縁層を一部露出させ、ビアホールの一部となる第１の開口部を形成する工程と、前記露出された前記第１の絶縁層を除去することで、前記第１の絶縁層に前記第１の開口部に連続し、前記ビアホールの一部となる第２の開口部を形成する工程と、を有し、前記第１の開口部を形成する工程の前記半導体基板の除去は、前記半導体基板の裏面に近い部分よりも、前記第１の絶縁層に近い部分の開口径が広くなるように行い、前記第２の開口部を形成する工程の前記第１の絶縁層の除去は、前記第２の開口部が前記半導体基板の表面に近い部分よりも、前記パッド電極に近い部分の開口径が狭くなるように行うことを特徴とする。
【００１７】
また、前記第１の開口部を形成する工程の前記半導体基板の除去は、前記第１の開口部の底部における前記半導体基板の表面の開口径が前記パッド電極の平面的な幅よりも大きくなるように行われることを特徴とする。
【００１８】
また、前記ビアホールの側壁に第２の絶縁層を形成する工程と、前記第２の絶縁層上に導電層を形成する工程とを具備することを特徴とする。
【００１９】
また、前記ビアホールの側壁に第２の絶縁層を形成する工程は、前記第２の絶縁層の端部を、前記ビアホールの中心方向に向かうに従ってその膜厚を薄く形成するように行うことを特徴とする。
【００２０】
また、前記ビアホールの側壁に第２の絶縁層を形成する工程は、前記ビアホールを含む半導体基板上に第２の絶縁層を形成した後に、前記半導体基板上に形成したレジスト層をマスクにして前記パッド電極上の第２の絶縁層を除去する工程を有することを特徴とする。
【００２１】
また、前記ビアホールの側壁に第２の絶縁層を形成する工程は、前記ビアホールを含む半導体基板上に第２の絶縁層を形成した後に、レジスト層をマスクとして用いないエッチングによって前記パッド電極上の第２の絶縁層を除去する工程を有することを特徴とする。
【００２２】
また、前記導電層に接続される導電端子を形成する工程を具備することを特徴とする。また、前記半導体基板を複数の半導体チップに分割する工程を具備することを特徴とする。また、前記半導体基板の表面側に支持体を形成する工程を具備することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、半導体チップのパッド電極から、その導電端子に至るまでの配線が、ビアホールを介して形成されるため、上記配線の断線やステップカバレージの劣化を防止することができる。これにより、信頼性の高い半導体装置を得ることができる。
【００２４】
また、本発明によれば、半導体基板の裏面からパッド電極の表面に到達するように形成されたビアホールとを有するものにおいて、前記半導体基板の裏面に近い部分の開口径よりも前記パッド電極に近い部分の開口径が広い第１の開口部を形成し、更に、前記第１の開口部に連なり、第１の絶縁層に対して前記半導体基板の表面に近い部分よりも前記パッド電極に近い部分の開口径が狭くなるように第２の開口部を形成することで、例えば、第１の絶縁層の開口径が当該第１の絶縁層の膜厚全体に渡って同等である半導体装置に比べて、前記ビアホールの側壁に形成された第２の絶縁層もしくは導電層が、この開口径が広くなった部分で引っかかり、半導体基板から剥がれにくい構造となり、パッド電極と導電層との電気的及び機械的な接合性が向上する。
【００２５】
更に、パッド電極表面上に形成されるビアホールの開口径が広くなることで、その後に導電層が充填されても応力緩和が図れる。
【００２６】
また、パッド電極上の第１の絶縁層にテーパー形状（パッド電極側に行くほどその開口径が狭くなる形状）の第２の開口部を設けた後に、その第２の開口部を含む半導体基板上に第２の絶縁層を被覆し、更に当該第２の絶縁層に第３の開口部を形成してパッド電極を露出させる工程を有する場合には、前記第１の絶縁層に形成したテーパー形状が反映されて、第２の絶縁層の端部はビアホールの中心方向に向かうに従ってその膜厚が薄くなるように形成される。そのため、ビアホールの内壁を滑らかに形成することができ、その後に形成される各層の被覆性を向上させることができる。
【００２７】
また、第１の開口部の底部における前記半導体基板の表面の開口径をパッド電極の平面的な幅よりも広くした場合には、パッド電極が蓄積する応力（当該パッド電極の成膜時に蓄積された応力）を効率よく開放することができる。そのため、第１の絶縁層に到達する第１の開口部を形成する際、あるいは第１の絶縁層を除去してパッド電極を露出させる際のパッド電極の変形を防止することができる。そして、当該パッド電極上に形成される各層を膜質良く形成でき、配線の接続不良等が抑止され、半導体装置の信頼性が向上する。
【発明を実施するための最良の形態】
【００２８】
次に、本発明による半導体装置及びその製造方法の第１の実施形態を、図１から図７を参照しながら説明する。図１から図７は、イメージセンサチップに適用可能な半導体装置及びその製造方法を示す断面図である。
【００２９】
最初に、図１に示すように半導体基板１の表面に、例えばシリコン酸化膜またはシリコン窒化膜等から成る第１の絶縁層２を介してアルミニウム層、アルミニウム合金層、もしくは銅等から成るパッド電極３を形成する。なお、パッド電極３は半導体チップ内の回路素子に接続されている。そして、シリコン酸化膜またはシリコン窒化膜等から成るパッシベーション膜で被覆されたパッド電極３を含む半導体基板１上にエポキシ樹脂等から成る接着剤４を介して、例えばガラス基板、シリコン基板、プラスチック基板等の支持体５を接着する。なお、前記ガラス基板、シリコン基板、プラスチック基板等の代わりにテープ状の保護材料を半導体基板１に接着させてもよく、両面接着テープ等を支持材料として用いても構わない。
【００３０】
次に、図２に示すようにパッド電極３に対応する半導体基板１の裏面に開口部を有したレジスト層６を形成し、これをマスクにしてドライエッチングを半導体基板１に対して行い、半導体基板１の裏面からパッド電極３上の第１の絶縁層２に到達する第１の開口部７Ａを形成する。このエッチング工程では、少なくともＳＦ６及びＯ２、またはＣ２Ｆ４、Ｃ４Ｆ８、ＣＨＦ３等のようなＣＦ（フッ化炭素）系ガスを含むエッチングガスを用いて、Ｓｉから成る半導体基板１をエッチングする。このとき、第１の絶縁層２上で半導体基板１のオーバーエッチングを行うと、半導体基板１の裏面に近い部分の開口径よりもパッド電極３に近い部分の開口径が広くなり、樽状に横に広がった第１の開口部７Ａが形成される（Ｋ１＜Ｋ２）。
【００３１】
続いて、図３に示すように、前記レジスト層６をマスクとして前記パッド電極３上の第１の絶縁層２をＣＦ４、ＣＨＦ３等のようなＣＦ（フッ化炭素）系のエッチングガスを用いたエッチングにより除去してパッド電極３を露出させる第２の開口部７Ｂを形成する。尚、当該第２の開口部７Ｂは、前記第１の開口部７Ａに連なって前記第１の絶縁層２に形成され、前記半導体基板１の表面に近い部分よりも前記パッド電極３に近い部分の開口径が狭くなるように形成される。即ち、第２の開口部７Ｂは半導体基板１の表面に向かうに従って、開口径が広くなるテーパー状に構成されている（Ｋ３＞Ｋ４）。このとき、前記第１の絶縁層２のエッチング工程において、第１の開口部７Ａは半導体基板１の裏面の近い部分の開口径よりもパッド電極３に近い部分の開口径が広くなり、樽状に横に広がった形状のため、第１の開口部７Ａの上部の狭い開口部から侵入してくるエッチングガスの大部分はパッド電極３の上部の第１の絶縁層２に垂直方向から当たり、エッチングガスの一部は第１の開口部７Ａの側壁形状に沿って、第１の絶縁層２に斜め方向から当たることになる。そのため、図３に示すように第１の絶縁層２の側壁形状が開口部の上方が広くなったテーパー形状をなした状態で、パッド電極３が露出する。ここで、第１の開口部７Ａと第２の開口部７Ｂとでビアホール８が構成されている。
【００３２】
また、前記第１の開口部７Ａの底部が広くなっていても、前記レジスト層６や開口部７Ａの上部側壁がマスクとなり、第１の絶縁層２用のエッチングガスが横方向に広がりにくいため、前記パッド電極３上の第１の絶縁層２の上部の開口径Ｋ３は、第１の開口部７Ａの上部の開口径Ｋ１とほぼ同等の開口径となる。なお、エッチング条件によってはＫ３＞Ｋ４の関係を維持しつつ、開口径Ｋ４が開口径Ｋ１とほぼ同等の開口径となる場合もある。
【００３３】
尚、本工程では、前記レジスト層６をマスクとしないエッチング工程であっても良く、この場合には、レジスト層６を除去した後に、半導体基板１をマスクとしてパッド電極３上の第１の絶縁層２を除去する。
【００３４】
以下、図４に示すようにビアホール８内を含む半導体基板１の裏面にシリコン酸化膜またはシリコン窒化膜等から成る第２の絶縁層９を形成し、図５に示すようにパッド電極３上の第２の絶縁層９を除去して、ビアホール８の側壁部と半導体基板１の裏面上に第２の絶縁層９Ａを形成する。このとき、パッド電極３上の第１の絶縁層２にテーパー形状の第２の開口部７Ｂを設けた後に、その第２の開口部７Ｂを含む半導体基板上に第２の絶縁層９を被覆し、更に当該第２の絶縁層９を一部エッチングして再びパッド電極３を露出させている。ビアホール８のうち、第1の絶縁層２上であって第２の絶縁層９Ａの端部Ｘが形成されている領域を便宜上第３の開口部と称する。なお、図５では第２の絶縁層９Ａの端部Ｘが第１の絶縁層２のうちテーパー形状部分の一部を被覆し、他の部位は露出されているが、エッチング条件を変えることで第１の絶縁層２の全てが被覆されるように第２の絶縁層９Ａを形成することもできる。
【００３５】
このようなプロセスを採用することで、第１の絶縁層２に形成した第２の開口部７Ｂの側壁のテーパー形状が第２の絶縁層９Ａの端部Ｘの形状に反映されるため、第２の絶縁層９Ａの端部Ｘはビアホール８の中心方向に向かうに従ってその膜厚が薄くなるように形成される。そして、第２の絶縁層９Ａの端部Ｘは第1の絶縁層２をその傾斜に沿って被覆するため、図５に示すように第３の開口部８Ａ付近は角張らず、湾曲した滑らかなテーパー形状になる。従って、ビアホール８の内壁全体を滑らかに形成することができ、その後に形成されるバリア層１０，シード層１１，配線層１２の各層の被覆性を向上させることができる。逆に、図１２に示した参考図のように、第１の絶縁層２０の側壁がテーパー形状でない角部が存在した場合には、前記角部において、第２の絶縁層２１，バリア層２２，シード層２３，配線層２４等の各層に被覆性の悪い領域Ｚが生じる。また、このような角部に電界が集中して耐圧が劣化したり、リークが発生するなどの問題が生じるおそれがあった。
【００３６】
なお本実施形態のプロセスは、半導体基板１に第１の開口部７Ａを形成した後に、その第１の開口部７Ａ内を含む第１の絶縁層２上及び半導体基板１上に第２の絶縁層９を形成し、第１の絶縁層２と第２の絶縁層９とを１度のエッチングで除去してパッド電極３を露出させるプロセスに比して、ビアホール８の側壁のうち、第３の開口部８Ａ付近の形状をより滑らかなテーパー形状にすることができる。本実施形態のプロセスでは第１の絶縁層２の側壁のテーパー形状が第２の絶縁層９Ａの端部Ｘの形状に反映されているからである。このように、本実施形態ではその後に形成されるバリア層１０，シード層１１，配線層１２等の各層の被覆性を向上させ、信頼性の高い半導体装置を製造する上で好ましいプロセスを採用している。
【００３７】
続いて、図６に示すようにビアホール８内を含む半導体基板１の裏面にバリア層１０を形成する。このバリア層１０は、例えばチタンナイトライド（ＴｉＮ）層であることが好ましく、チタン（Ｔｉ）やタンタル（Ｔａ）等の高融点金属やその化合物であるチタンタングステン（ＴｉＷ）層、タンタルナイトライド（ＴａＮ）層等であればチタンナイトライド層以外の金属から成るものであってもよい。
【００３８】
また、前記第２の絶縁層９Ａを形成する工程は、前記ビアホール８内を含む半導体基板１上に第２の絶縁層９を形成した後に、前記半導体基板１上にレジスト層（図示省略）を形成し、このレジスト層をマスクにして前記パッド電極３上の第２の絶縁層９を除去するものであってもよく、更には、前記レジスト層をマスクとしないエッチング工程であっても良い。
【００３９】
尚、このレジスト層をマスクとしないエッチングの場合には、ビアホール８上への第２の絶縁層９の被覆性を利用するものである。即ち、図４では便宜的にビアホール８上に形成された第２の絶縁層９の膜厚が均一となっているように図示しているが、実際に形成される第２の絶縁層９の膜厚はビアホール８の底部の第２の絶縁層９よりも半導体基板１上に形成された第２の絶縁層９の膜厚が厚くなる被覆性を有し、一例をあげると半導体基板１上の第２の絶縁層９の膜厚は、ビアホール８の底部の第２の絶縁層９の膜厚の２倍になることもある。従って、この特性を利用することで、半導体基板１上にレジスト層を形成しないでも、半導体基板１上の第２の絶縁層９が完全に除去される前に、パッド電極３上の第２の絶縁層９を完全に除去することができる。
【００４０】
また、このとき、ビアホール８上に形成された第２の絶縁層９のエッチング特性を利用することが好ましい。即ち、前記半導体基板１上に形成された第２の絶縁層９のエッチングレートに比べてビアホール８の底部に形成された第２の絶縁層９のエッチングレートが低いという特性を有し、一例をあげると半導体基板１上の第２の絶縁層９のエッチングレートの方が、ビアホール８の底部の第２の絶縁層９のエッチングレートよりも１．５倍ほど高くなることもある。従って、上述した第２の絶縁層９の被覆性と第２の絶縁層９のエッチング特性の両方を利用することで、製造工程の信頼性が向上する。
【００４１】
更に、図７に示すようにバリア層１０上にメッキ用のシード層１１（例えば、Ｃｕ層）を形成し、そのシード層１１上でメッキ処理を行って、例えば銅（Ｃｕ）から成る配線層１２を形成する。この結果、配線層１２はパッド電極３と電気的に接続され、かつビアホール８を介して半導体基板１の裏面に延在することとなる。尚、この配線層１２はパターニングしても良いし、パターニングしないものでも良い。更に、配線層１２上に保護層（図示せず）を形成し、保護層の所定位置に開口を設ける。そして、当該開口で露出する配線層１２上に例えばニッケル及び金から成る金属層（不図示）を形成した後にハンダをスクリーン印刷し、このハンダを熱処理でリフローさせることで導電端子（電極接続部）としてのボール状端子１３を形成する。なお、実装形態に応じてボール状端子１３を導電端子として形成させない場合もある。その場合には配線層１２あるいはニッケル及び金等の金属層（不図示）が露出された状態となり、これらの層が実装される際の導電端子となる。
【００４２】
尚、ここで、前記バリア層１０やシード層１１の形成法として、ＭＯＣＶＤ法で形成することができるが、この場合、コスト高になるという問題があった。そこで、それよりも低コストであるロングスロースパッタ法等の指向性スパッタ法を用いることで、通常のスパッタ法に比べて被覆性を向上させることができる。この指向性スパッタ法を用いることで、例えば傾斜角度が９０度未満であるとか、アスペクト比が３以上のビアホールに対しても被覆性良く、前記バリア層１０やシード層１１を形成することができる。
【００４３】
その後、図示しないが、半導体基板及びそれに積層された上記各層を所定のダイシングラインに沿って分断して、個々の半導体チップに分離する。なお、個々の半導体チップに分離する方法としては、ダイシング法、エッチング法、レーザーカット法等がある。こうして、パッド電極３とボール状端子１３とが電気的に接続されたＢＧＡ型の半導体装置が形成される。
【００４４】
このように本発明では、開口底部での横方向へのエッチングによりできたノッチ形状により、前記ビアホール８の側壁に形成された第２の絶縁層９Ａやバリア層１０、シード層１１、配線層１２が、この開口径が広くなった部分で引っかかり、半導体基板１から剥がれにくい構造となる。更に言えば、パッド電極３とシード層１１、配線層１２等との接合性が向上する。
【００４５】
更に、パッド電極３を露出させるビアホール８の開口径が広くなることで、その後にシード層１１、配線層１２等が充填されても応力緩和が図れ、信頼性が向上する。
【００４６】
また同様に、前記第１の開口部７Ａに連なり、前記第１の絶縁層２に対して前記半導体基板１の表面に近い部分よりも前記パッド電極３に近い部分の開口径が狭くなるように第２の開口部７Ｂが形成されることで、例えば、第１の絶縁層２Ａに形成された開口部の開口径が当該第１の絶縁層２Ａの膜厚全体に渡って同等である半導体装置に比べて、角部への応力集中が抑止されるため、更なる応力緩和が図れる。
【００４７】
また、図１３に示すようにビアホールの側壁がストレートであったり、順テーパ形状又は底部がすそ引き形状に形成されていると、ビアホール５８Ａの側壁に絶縁層５９Ａを形成し、ビアホール底部の絶縁層をエッチング除去した際に、ビアホール底部の傾斜となった部分に被覆された絶縁層５９Ａがエッチング除去されてしまい（図１３のＡ部分）、この部分での絶縁性が低下してしまうことがあったが、本発明のビアホール形状ではそのようなエッチング削れが無く、ショート不良が抑止できる。
【００４８】
また、本発明によれば、半導体チップのパッド電極から、その導電端子に至るまでの配線が、ビアホールを介して形成されるため、上記配線の断線やステップカバレージの劣化を防止することができる。これにより、信頼性の高い半導体装置を得ることができる。
【００４９】
次に、本発明の第２の実施形態について図面を参照しながら説明する。上記第１の実施形態に係る半導体装置及びその製造方法では、ビアホールを形成する際、つまり第１及び第２の開口部を形成する際に、本来水平の状態に保たれるべきパッド電極がビアホール８側の空間に押し出され湾曲状に変形してしまうことがあった。
【００５０】
このパッド電極の変形は、前工程でパッド電極成膜時に当該パッド電極に蓄積された熱応力（残留応力または真性応力とも言う）が熱サイクルテスト等の熱的負荷によってそれまでの均衡を失い、パッド電極から集中的に開放されようとして起こると考えられる。このようなパッド電極の変形は、第１の絶縁層２に到達する第１の開口部７Ａを形成した際や第１の絶縁層２をエッチングしてパッド電極３を露出させた際に生じる傾向がある。
【００５１】
また、ビアホール８内にバリア層１０やシード層１１あるいは配線層１２を形成する際にパッド電極３がビアホール８側に引っ張られ、その形状が変形する場合がある。このときの変形は、各層を形成する際に当該バリア層１０，シード層１１，配線層１２に蓄積された残留応力と、パッド電極３を形成する際に当該パッド電極３に蓄積された応力との関係によって引き起こされると考えられる。
【００５２】
さらに、このようなパッド電極の変形によって、当該パッド電極に損傷や断線が生じたり、バリア層１０，シード層１１や配線層１２の被覆が悪く、接続不良が生じる場合があり、結果として半導体装置の信頼性及び歩留まりが低下することがあった。
【００５３】
そこで、本発明の第２の実施形態では、さらにパッド電極３の変形を防止した半導体装置の構造及びその製造工程を採用している。以下説明するが、第１の実施形態で既に説明した構成と同様の構成については同一符号を用いており、その説明を省略する。
【００５４】
まず、図１に示したのと同様に、不図示の電子デバイスを含む半導体基板１の表面上に第１の絶縁層２を介してパッド電極３を形成する。このとき、パッド電極３は水平状態に保って成膜されるが、ある大きさの応力が蓄積されていると考える。次に、接着層４を介して半導体基板１の表面に支持体５を貼りつける。
【００５５】
次に、図８に示すように、パッド電極３に対応する半導体基板１の裏面に開口部を有したレジスト層６を形成し、これをマスクとして半導体基板１をエッチングし第１の絶縁層２に到達する第１の開口部１４を形成する。ここで、当該半導体基板１のエッチングは、第１の開口部１４の底部の開口径Ｙがパッド電極３の平面的な幅Ｋ５よりも広くなるように行う。第１の開口部１４の底部の開口径Ｙとは、半導体基板１と第１の絶縁層２との境界における半導体基板１の表面側の開口径である。なお、図においてＫ６は第１の開口部１４の半導体基板１の裏面に近い部分の開口径であり、Ｋ７は半導体基板１の表面に近い、樽状に横に広がった部分の開口径である。以後の工程は既に説明したものと同様であるため説明を省略する。こうして、図９に示すように第２の実施形態に係る半導体装置が完成する。
【００５６】
図１０はパッド電極３と第１の開口部１４の底部とパッド電極の位置関係を示す平面図であり、図１０（ａ）はパッド電極３の幅Ｋ５よりも第１の開口部１４の底部の開口径Ｙのほうが広い例を示している。
【００５７】
このように第１の開口部１４の底部の開口径Ｙをパッド電極３の幅Ｋ５よりも広くすることで、パッド電極３の成膜時に蓄積される応力を、第１の絶縁層２に到達する第１の開口部７Ａを形成する際や、第１の絶縁層２をエッチングしてパッド電極３を露出させる際に効率よく開放することができ、パッド電極３がビアホール８側に押し出されるように湾曲することを防止できる。従って、パッド電極３の損傷や断線、パッド電極３上に形成される各層（バリア層１０，シード層１１，配線層１２等）の被覆性が向上し、パッド電極３との接続不良が抑止され、結果として半導体装置の信頼性及び歩留まりを向上させることができる。
【００５８】
また、図１０（ｂ）は第１の開口部１４の底部がパッド電極３ａよりも広い領域と狭い領域を有する例であり、図１０（ｃ）は１つのパッド電極３ｂに複数の第１の開口部１４が形成された例を示している。このように、パッド電極の一部が第１の開口部１４と一部重畳していたとしても、開口径Ｙがパッド電極よりも広くなっている領域でパッド電極に蓄積される応力を開放することができるため、上記湾曲の発生を防止でき、半導体装置の信頼性及び歩留まりを向上させることができる。
【００５９】
尚、以上の実施形態では、配線層１２はメッキ処理により形成されるものとしたが、本発明はこれに制限されるものではなく、例えばメッキ用のシード層１１を形成しないで、メッキ処理以外の方法により配線層１２が形成されるものであってもよい。例えば、アルミニウムやその合金から成る層をスパッタ形成するものでもよい。
【００６０】
また、本実施形態はボール状端子１３が形成された半導体装置に適用されるものとして説明しているが、本発明はこれに制限されるものではなく、半導体基板を貫通するビアホールが形成される半導体装置であれば適用できるもので、例えばＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置にも適用される。
【００６１】
また、以上の実施形態では半導体基板１の表面に支持体５を貼り付けた実施形態について説明したが、図１１（ａ）、（ｂ）に示すように支持体５を用いない半導体装置及びその製造方法にも適用できる。また、半導体装置が完成した後に支持体５を取り外すこともできる。なお、図１１（ａ）の他の構成は既述した第１の実施形態とほぼ同様であり、図１１（ｂ）の他の構成は既述した第２の実施形態とほぼ同様であるためそれらの説明は省略する。
【００６２】
また、図１１（ａ）、（ｂ）ではパッド電極３を含む半導体基板１上は、絶縁体から成る保護膜１５（例えば、パッシベーション膜またはパッシベーション膜とポリイミド膜等の樹脂が積層された膜）により被覆されている。なお、図１１（ａ）、（ｂ）では保護膜１５がパッド電極３を完全に被覆しているが、パッド電極３の一部上を被覆し、パッド電極３が一部露出されてもよい。そして、この露出されたパッド電極３にワイヤボンディングしたり、バンプ電極等の導電端子を形成することができる。あるいは、当該半導体装置を他の半導体装置と積層させる用途で用いる場合には、パッド電極３と他の半導体装置の導電端子を接続させることもできる。
【００６３】
また、以上の実施形態では、ビアホール８の断面（開口）が円形である場合について説明したが、ビアホール８の断面を楕円や四角などの任意の形状にすることもできる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図１１】本発明の第１及び第２の実施形態に係るパッド電極と第１の開口部の底部の開口径との位置関係を示す図である。
【図１２】本発明の第1の実施形態に係る参考図である。
【図１３】従来の半導体装置を示す断面図である。
【図１４】従来の半導体装置を示す斜視図である。
【図１５】従来の半導体装置を示す断面図である。
【符号の説明】
【００６５】
１  半導体基板    ２  第１の絶縁層    ３、３ａ，３ｂ  パッド電極    
４  接着層    ５  支持体    ６  レジスト層
７Ａ  第１の開口部    ７Ｂ  第２の開口部    ８  ビアホール    
９，９Ａ  第２の絶縁層    １０  バリア層    １１  シード層    １２  配線層
１３  ボール状端子    １４  第１の開口部    
２０  第１の絶縁層    ２１  第２の絶縁層    ２２  バリア層    ２３  シード層    ２４  配線層
【図１】
2006287206.tif 000003
【図２】
2006287206.tif 000004
【図３】
2006287206.tif 000005
【図４】
2006287206.tif 000006
【図５】
2006287206.tif 000007
【図６】
2006287206.tif 000008
【図７】
2006287206.tif 000009
【図８】
2006287206.tif 000010
【図９】
2006287206.tif 000011
【図１０】
2006287206.tif 000012
【図１１】
2006287206.tif 000013
【図１２】
2006287206.tif 000014
【図１３】
2006287206.tif 000015
【図１４】
2006287206.tif 000016
【図１５】
2006287206.tif 000017