(57)【要約】【課題】広い範囲の有効領域を確保し、かつ、洗浄工程を簡素化することができる方法で導電体配線を形成することができる半導体装置の製造方法を提供すること。【解決手段】  本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に設けられた配線溝または接続孔の内部に導電体配線を形成する工程を備え、この導電体配線を形成する工程は、前記半導体基板上に、前記半導体基板の有効領域にのみ導電体シード膜を形成する工程と、前記導電体シード膜の上に電界メッキ法で導電体メッキ膜を形成する工程と、を備えることを特徴とする。【選択図】図２
2006179569.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の絶縁膜に設けられた配線溝または接続孔の内部に導電体配線を形成する工程を備える半導体装置の製造方法において、
この導電体配線を形成する工程は、
前記半導体基板上に、前記半導体基板の有効領域にのみ導電体シード膜を形成する工程と、
前記導電体シード膜の上に電界メッキ法で導電体メッキ膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
導電体は、銅又は銅を含む合金からなる請求項１に記載の製造方法。
【請求項３】
導電体シード膜は、有効領域にのみ導電体シード膜が形成されるように半導体基板の一部を遮蔽して、スパッタ法を用いて形成される請求項１に記載の製造方法。
【請求項４】
半導体基板の一部の遮蔽は、半導体基板の外周から幅０．２〜２ｍｍの領域を遮蔽することを特徴とする請求項３に記載の製造方法。
【請求項５】
前記導電体メッキ膜を形成する工程は、ウェットコンタクト方式で行われる請求項１に記載の製造方法。
【請求項６】
導電体シード膜は、バリア膜を介して前記半導体基板上に形成される請求項１に記載の製造方法。
【請求項７】
前記バリア膜は、窒化タンタル又はタンタルの単層で形成されることを特徴とする請求項６に記載の製造方法。
【請求項８】
前記バリア膜は、窒化タンタルとタンタルの積層構造で形成されることを特徴とする請求項６に記載の製造方法。
【請求項９】
導電体メッキ膜形成工程の後に、前記半導体基板の外周部分及び裏面の不要な物質を薬液洗浄により除去する工程をさらに備える請求項１に記載の製造方法。
【請求項１０】
前記薬液洗浄に使用する洗浄液は、硫酸と過酸化水素水を含むことを特徴とする請求項９に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、銅などからなる微細配線を形成する技術に関する。
【背景技術】
【０００２】
導電材料として銅を用いた配線は、アルミニウム配線に比して低抵抗で高いエレクトロマイグレーション（ＥＭ）耐性を有するため、半導体装置の高集積化および微細化に伴う配線の微細配線化の要求に応え得る高信頼性材料として期待されている。
【０００３】
微細配線構造を形成する方法として、いわゆるダマシン（Damascene）法と呼ばれるプロセスが一般的に用いられている。ダマシン法は、基板上の絶縁膜に接続孔（ビア孔）または配線溝を形成した後、基板の表面に導電性膜を堆積し、化学機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）による研磨・成型を行って配線溝や接続孔の内部に金属配線を配するものであり、配線材料にエッチング法による加工が困難な銅を用いた微細配線構造の形成方法として適している。
【０００４】
また、銅を配線溝等に埋め込む手法としては電解メッキ法が利用されている。この電解メッキ法は、配線溝等に沿って金属バリア膜と銅シード膜を設けた後、当該シード膜を電解メッキ用の電極として銅メッキ膜を堆積させ銅配線を形成するものであり広く知られた方法である（例えば、特許文献１、非特許文献１を参照。）。
【０００５】
電解メッキ用の電極となる銅シード膜に電流を流すためには、電源と接続された金属電極を半導体基板外周部分の銅シード膜と接触させる。電解メッキの方式には、この金属電極部分がメッキ液に接触する図５に示すウェットコンタクト方式と、金属電極部分がメッキ浴に接触しない図６に示すドライコンタクト方式がある。図５のウェットコンタクト方式では半導体基板表面全体に均一に銅メッキ膜を堆積できるが、メッキ液６５が半導体基板５１裏面にも回り込むために、銅シード膜５５が堆積された半導体基板外周部分にも銅メッキ膜５７が厚く堆積され、この部分の銅メッキ膜５７、銅シード膜５５を除去する工程で必要となる薬液量が多くなり除去時間も長くなる。また、図６のドライコンタクト方式のメッキでは、メッキ液６５と金属電極６３の接触を防ぐシール６１を半導体基板の縁から３ｍｍ程度内側に設ける必要があり、銅メッキ膜５７を堆積できる領域、つまり半導体装置を製造することが可能な半導体基板の領域（図７に示す有効領域６７）を狭めてしまう。
【特許文献１】特開２００４−７２０７４号公報
【非特許文献１】"COPPER ELECTROPLATING PROCESS FOR SUB-HALF-MICRON ULSI STRUCTURES"1995 VMIC Conference, p.322
【発明の開示】
【発明が解決しようとする課題】
【０００６】
シード膜は半導体基板表面と外周部分に形成されるため、ウェットコンタクト方式のメッキでは半導体基板の外周部分にも銅メッキ膜が厚く堆積され、半導体基板外周部分の余分な銅メッキ膜、銅シード膜を除去する工程で必要となる洗浄薬液の量が多くなり、洗浄時間が長くなる。
【０００７】
また、ドライコンタクト方式のメッキでは、金属電極部分とメッキ液の接触を防ぐシール部をウェハエッジから３ｍｍ程度内側に設けることが必要で、半導体装置を製造することが可能な有効領域を狭めてしまう。例えば直径３００ｍｍの半導体基板では、有効領域が半導体基板の縁から１ｍｍ内側に入る毎に約９３０ｍｍ2ずつ狭くなり半導体基板１枚から製造できる半導体装置の数が減少するため、有効領域はできるだけ広いことが望ましい。さらに、銅メッキ後の半導体基板外周部分および裏面の銅膜を除去する工程で、銅シード膜を除去するのに使用する洗浄薬液の量が多く、洗浄時間が長くなる
【０００８】
本発明は係る事情に鑑みてなされたものであり、広い範囲の有効領域を確保し、かつ、洗浄工程を簡素化することができる方法で導電体配線を形成することができる半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に設けられた配線溝または接続孔の内部に導電体配線を形成する工程を備え、この導電体配線を形成する工程は、前記半導体基板上に、前記半導体基板の有効領域にのみ導電体シード膜を形成する工程と、前記導電体シード膜の上に電界メッキ法で導電体メッキ膜を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によると、半導体基板の有効領域にのみ導電体シード膜を形成するので、ウェットコンタクト方式のメッキを行った場合でも、必要な領域のみに導電体メッキ膜を形成することができる。余分な導電体メッキ膜が形成されていないので、洗浄工程を簡素化することができ、さらに、ウェットコンタクト方式を使用可能なので、広い範囲の有効領域を確保することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に設けられた配線溝または接続孔の内部に導電体配線を形成する工程を備え、この導電体配線を形成する工程は、前記半導体基板上に、前記半導体基板の有効領域にのみ導電体シード膜を形成する工程と、前記導電体シード膜の上に電界メッキ法で導電体メッキ膜を形成する工程と、を備えることを特徴とする。
【００１２】
１．半導体基板、絶縁膜、導電体
半導体基板としては、半導体装置の製造に使用される種々の基板、例えば、Ｓｉ又はＧａＡｓ基板などを用いることができる。絶縁膜は、種々の材料で形成可能であり、例えば、層間絶縁膜を形成するために一般的に使用される材料で形成することができる。配線溝又は接続孔は、フォトリソグラフィ及びエッチング技術を用いて形成することができる。
【００１３】
導電体は、配線として機能するのに十分な導電性を有しており、メッキ法によって導電体膜を形成することができる材料、例えば、銅又は銅を含む合金からなる。
【００１４】
２．導電体シード膜、有効領域、バリア膜
本発明では、半導体基板の有効領域にのみ導電体シード膜を形成する。有効領域とは、半導体装置を製造することが可能な半導体基板の領域である。導電体シード膜は、好ましくは、有効領域の全体に形成する。
【００１５】
有効領域のみを覆う導電体シード膜は、種々の方法で形成することができる。このような導電体シード膜は、例えば、有効領域にのみ導電体シード膜が形成されるように半導体基板の一部を遮蔽して、スパッタ法を用いて形成することができる。この場合、一度の工程で有効領域のみを覆う導電体シード膜を形成することができるため、製造効率が高い。半導体基板の一部の遮蔽は、好ましくは、半導体基板の外周から幅０．２〜２ｍｍの領域を遮蔽する。この場合、この領域以外の領域が有効領域となるので、広い範囲の有効領域を確保することができる。半導体基板の遮蔽は、例えば、遮蔽部材で遮蔽する範囲の領域を覆うことによって行うことができる。
【００１６】
導電体シード膜は、好ましくは、バリア膜を介して前記半導体基板上に形成される。バリア膜は、導電体原子が基板中に拡散して基板を汚染するのを防止する機能を有する。バリア膜は、このような機能を実現可能な種々の材料で形成することができる。バリア膜は、導電性を有する材料（例えば、金属）で形成することが好ましい。バリア膜は、例えば、窒化タンタル又はタンタルの単層、又は窒化タンタルとタンタルの積層構造で形成することができる。
【００１７】
３．導電体メッキ膜
導電体シード膜の上に電界メッキ法で導電体メッキ膜を形成する。導電体メッキ膜を形成する工程は、好ましくは、ウェットコンタクト方式で行われる。本発明によれば、ウェットコンタクト方式で行った場合でも、有効領域以外に形成された不要なメッキ膜を除去する工程が必要なく、ウェットコンタクト方式によれば有効領域を広く確保することができるからである。
【００１８】
４．洗浄工程
本発明は、導電体メッキ膜形成工程の後に、前記半導体基板の外周部分及び裏面の不要な物質を薬液洗浄により除去する工程をさらに備えてもよい。不要な物質とは、例えば、導電体メッキを行った際に付着した導電体元素である。また、薬液洗浄に使用する洗浄液は、好ましくは、硫酸と過酸化水素水を含む。この場合、効率的に不要物質を除去することができるからである。
【実施例１】
【００１９】
ここで、本実施の形態について図面を参照しながら説明する。図１〜図４は本実施例の半導体装置の製造工程を模式的に示す半導体基板外周部分を拡大した工程断面図である。
【００２０】
図１は、半導体基板上に積層された絶縁膜に配線溝が形成される工程を示す工程断面図である。まず、図示はしないがトランジスタ素子や容量素子等の半導体素子および層間絶縁膜とそこに設けられた配線溝からなる製造途中の半導体基板１に、スパッタ法またはＣＶＤ法により、窒化タンタル（ＴａＮ）からなる厚さ約１〜３０ｎｍの金属バリア膜３を堆積する。この金属バリア膜は半導体基板１のベベル部分にも形成される。また、この金属バリア膜３は、後述する銅配線中の銅原子が、半導体基板１中に拡散してしまうことを防止できる限り、その材料および膜厚を限定するものではなく、例えばその材料として、タンタル（Ｔａ）を用いることもでき、また単層構造に代えて、これらの材料を組み合わせた２層以上の積層構造とすることもできる。
【００２１】
次に、図２で示すように、金属バリア膜３の上に、スパッタ法により純銅からなる厚さ約３０〜１５０ｎｍの銅シード膜５を堆積する。このとき半導体基板１の外周部分への銅シード膜の堆積を防ぐためスパッタ装置に備えつけられた遮蔽部材１７で覆うことで、銅ターゲット２１から飛び出した銅粒子１９は半導体基板１の外周部分には到達せず、半導体基板１の外周部分には銅シード膜が堆積されない。なお、遮蔽部材１７は半導体基板１の外周部分を約１ｍｍの幅で覆うようにすることで、図７に示す半導体基板外周部分の銅不形成領域６９の幅は約１ｍｍ程度または０．２〜２ｍｍ程度の領域とすることができる。
【００２２】
次に、図３で示すように半導体基板１をウェットコンタクト方式のメッキ装置内に移動させた後、形成した銅シード膜５を電極とし、硫酸銅を主成分とするメッキ液１５を用いた電界メッキ法（電流密度：約３〜５０ｍＡ／ｃｍ2）によって、銅シード膜５上に銅メッキ膜７を約１μｍの厚さで堆積する。このとき銅メッキ膜７は銅シード膜５上にのみ堆積され、金属バリア膜３上には成長核となる銅シード膜が形成されていないため銅メッキ膜は堆積されない。したがって、銅シード膜５が形成されていない基板外周部分には銅メッキ膜７が堆積されない領域６９が約１ｍｍの幅で残る。なお、図示していないが、金属電極１３はウェハとの接触部分以外は耐酸性・絶縁性を有する保護膜で被覆されており、金属電極１３に銅メッキ膜が堆積されることはない。
【００２３】
次に、図４で示すように硫酸や過酸化水素水を混合した洗浄液を薬液ノズル２３から吐出させて半導体基板１の外周部分と裏面の洗浄を行い、メッキ液に浸漬したことによって付着した銅元素を除去する。
【００２４】
このような本実施の形態にかかる製造方法であると、半導体基板の有効領域のみに銅シード膜と銅メッキ膜を堆積させるので、半導体基板外周部分および裏面の微量な銅元素を除去する洗浄薬液量を削減し洗浄時間を短縮すると同時に、半導体基板の有効領域を半導体基板の縁から約１ｍｍはまたは０．２〜２ｍｍ程度の領域にすることで、ウェハ1枚から製造される半導体装置の数量を増やすことができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の半導体装置の製造方法にかかる製造工程を説明するための図であって、金属バリア膜がウェハ表面およびベベル部分に形成された基板の外周部分を拡大して示す断面図である。
【図２】本発明の半導体装置の製造方法にかかる製造工程を説明するための図であって、銅シード膜がウェハ表面の有効領域にのみ形成される装置および半導体基板の外周部分を拡大して示す断面図である。
【図３】本発明の半導体装置の製造方法にかかる製造工程を説明するための図であって、ウェハ表面の有効領域にのみ形成された銅シード膜上に銅メッキ膜が形成される半導体基板の外周部分を拡大して示す断面図である。
【図４】本発明の半導体装置の製造方法にかかる製造工程を説明するための図であって、銅膜がウェハ表面の有効領域にのみ形成された半導体基板の外周部分を拡大して示す断面図である。
【図５】従来の半導体装置の製造方式を説明するための図であって、半導体基板上に銅メッキ膜を堆積するためにメッキ浴中に設けられたウェットコンタクト方式の金属電極を示す断面図である。
【図６】従来の半導体装置の製造方式を説明するための図であって、半導体基板上に銅メッキ膜を堆積するためにメッキ浴外に設けられたドライコンタクト方式の金属電極を示す断面図である。
【図７】従来の半導体装置の製造方式を説明するための図であって、半導体装置を形成できる基板上の有効領域を示す平面図である。
【符号の説明】
【００２６】
１，５１：半導体基板  ３，５３：金属バリア膜  ５，５５：銅シード膜  ７，５７：銅メッキ膜  ９，５９：シール支持体  １１，６１：シール  １３，６３：金属電極  １５，６５：メッキ液  １７：遮蔽部材  １９：銅粒子  ２１：銅ターゲット  ２３：薬液ノズル  ６７：有効領域  ６９：銅膜不形成領域
【図１】
2006179569.tif 000003
【図２】
2006179569.tif 000004
【図３】
2006179569.tif 000005
【図４】
2006179569.tif 000006
【図５】
2006179569.tif 000007
【図６】
2006179569.tif 000008
【図７】
2006179569.tif 000009