(57)【要約】【課題】画像データの書込みと読出しとを非同期で独立して行える記憶システムを可及的に低コストで実現する。【解決手段】画像データを記憶保存する同期式の主メモリ２１が備えられて、１画素の画像データが各色成分の独立したデータとして夫々個別の入力信号線で同時に入力される画像データ入力動作と、１画素の画像データを各色成分の独立したデータとして夫々個別の出力信号線で出力する画像データ出力動作とを非同期で実行するように構成された画像データ記憶装置において、前記各色成分毎の入力信号線のうちのいずれか１つを順次に択一的に切換え出力する入力側切換え回路２２と、前記主メモリ２１から読出された画像データを、前記各色成分毎の出力信号線のうちのいずれか１つへ出力するように順次に切換える出力側切換え回路２５との間に、前記主メモリ２１と補助メモリ２３，２４とが配置されている。【選択図】図１
2006287751.tif 000002
【特許請求の範囲】
【請求項１】
画像データを記憶保存する同期式の主メモリと、前記主メモリへの画像データの読み書きを管理する記憶管理装置とが備えられ、
前記記憶管理装置は、１画素の画像データが各色成分の独立したデータとして夫々個別の入力信号線で同時に入力される画像データ入力動作と、１画素の画像データを各色成分の独立したデータとして夫々個別の出力信号線で出力する画像データ出力動作とを非同期で実行するように構成された画像データ記憶装置であって、
前記記憶管理装置は、
前記各色成分毎の入力信号線のうちのいずれか１つを順次に択一的に切換え出力する入力側切換え回路と、
前記主メモリから読出された画像データを、前記各色成分毎の出力信号線のうちのいずれか１つへ出力するように順次に切換える出力側切換え回路と、
前記入力側切換え回路から順次に入力される前記各色成分の画像データを、前記主メモリのアドレス空間内に割り振る書込みアドレス管理装置と、
前記入力側切換え回路と前記主メモリとの間、又は、前記主メモリと前記出力側切換え回路との間の少なくとも一方に配置されて、入力画像データを一時的に記憶保持する補助メモリとが設けられて構成されている画像データ記憶装置。
【請求項２】
前記入力側切換え装置は、１画素の画像データを転送するためのクロックから生成された、元のクロックの２のべき乗倍の周波数のクロックにて、前記各色成分毎の入力信号線のうちのいずれか１つを順次に択一的に切換え出力するための切換え動作を行うように構成されている請求項１記載の画像データ記憶装置。
【請求項３】
前記補助メモリがＦＩＦＯメモリにて構成されている請求項１又は２記載の画像データ記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを記憶保存する同期式の主メモリと、前記主メモリへの画像データの読み書きを管理する記憶管理装置とが備えられ、前記記憶管理装置は、１画素の画像データが各色成分の独立したデータとして夫々個別の入力信号線で同時に入力される画像データ入力動作と、１画素の画像データを各色成分の独立したデータとして夫々個別の出力信号線で出力する画像データ出力動作とを非同期で実行するように構成された画像データ記憶装置に関する。
【背景技術】
【０００２】
かかる画像データ記憶装置は、それの入力側のデータ書込み動作と出力側のデータ読出し動作とが異なる周波数で実行され、書込みと読出しとが非同期となっている場合に、その速度差を吸収するために用いられるものであり、例えば、画像処理装置の処理結果の画像データを各種の媒体へ出力する際に、画像処理装置での処理速度と媒体への出力速度との差を吸収する場合等の各種のケースで用いられるものである。
このような機能を実現するためには、独立した信号線で入力される各色成分毎に、例えば下記特許文献１にも記載のようなＦＩＦＯメモリを備えて入力側と出力側との速度差を調整することが考えられている。
【特許文献１】特開平７−１８６４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、大容量の画像データを多量に取り扱うような場合、ＦＩＦＯメモリのみで大容量の記憶システムを構成して速度調整を行おうとすると、装置コストが著しく上昇してしまう。しかも、画像データを構成する色成分毎にそのような大容量のＦＩＦＯメモリが必要になってしまう。
そこで、ＳＤＲＡＭ等の汎用ＤＲＡＭによって大容量の主メモリを構成すると共に、速度調整のためのバッファとして小容量の補助メモリ（ＦＩＦＯメモリあるいは汎用ＤＲＡＭ等にて構成）を備えることで、低コストの汎用メモリを活用して装置コストの低減を図ることも考えられる。
ところが、このような形態で低コスト化を図ってもなお、画像データを構成する各色成分毎に独立したメモリシステムが必要であり、十分には低コスト化を図ることができない。
本発明は、かかる実情に鑑みてなされたものであって、その目的は、画像データの書込みと読出しとを非同期で独立して行える記憶システムを可及的に低コストで実現する点にある。
【課題を解決するための手段】
【０００４】
本出願の第１の発明は、画像データを記憶保存する同期式の主メモリと、前記主メモリへの画像データの読み書きを管理する記憶管理装置とが備えられ、前記記憶管理装置は、１画素の画像データが各色成分の独立したデータとして夫々個別の入力信号線で同時に入力される画像データ入力動作と、１画素の画像データを各色成分の独立したデータとして夫々個別の出力信号線で出力する画像データ出力動作とを非同期で実行するように構成された画像データ記憶装置において、前記記憶管理装置は、前記各色成分毎の入力信号線のうちのいずれか１つを順次に択一的に切換え出力する入力側切換え回路と、前記主メモリから読出された画像データを、前記各色成分毎の出力信号線のうちのいずれか１つへ出力するように順次に切換える出力側切換え回路と、前記入力側切換え回路から順次に入力される前記各色成分の画像データを、前記主メモリのアドレス空間内に割り振る書込みアドレス管理装置と、前記入力側切換え回路と前記主メモリとの間、又は、前記主メモリと前記出力側切換え回路との間の少なくとも一方に配置されて、入力画像データを一時的に記憶保持する補助メモリとが設けられて構成されている。
【０００５】
すなわち、記憶装置の入口側に入口側切換え装置を設け、出口側に出口側切換え装置を設けることで、それらの間は、画像データの各色成分のデータが順次にシリアルに転送されていくことになる。
この入口側切換え装置と出口側切換え装置との間に主メモリと補助メモリとを配置することで、主メモリと補助メモリとは、各色成分のデータを区別することなく統一的に取り扱うことができ、主メモリの単一のアドレス空間に各色成分の画像データが割り振られて記憶される。
しかも、補助メモリを備えてバッファ機能を有することによって、入力側切換え装置から入力される画像データを書込みながら、読出した画像データを出力側切換え回路へ出力することが可能となり、画像データの書込みと読出しとを非同期で独立して行える。
【０００６】
又、本出願の第２の発明は、上記第１の発明の構成に加えて、前記入力側切換え装置は、１画素の画像データを転送するためのクロックから生成された、元のクロックの２のべき乗倍の周波数のクロックにて、前記各色成分毎の入力信号線のうちのいずれか１つを順次に択一的に切換え出力するための切換え動作を行うように構成されている。
すなわち、１つの画素の画像データの構成としては、例えば赤色，緑色及び青色のような３色で表現されることが最も一般的であり、そのような場合には１画素の画像データを転送するためのクロックから、それの３倍の周波数のクロックを生成し、その３倍の周波数のクロックで入力側切換え回路に切換え動作を行わせるようにするのが最も自然である。
しかしながら、基準の周波数から、３倍の周波数という中途半端なクロックを生成するのは、安定した周波数のクロックを生成するのが容易ではない。
そこで、１画素の画像データを転送するためのクロックから、安定した周波数のクロックを容易に生成できる２のべき乗倍の周波数のクロックを生成し、そのクロックによって入力側切換え回路を切換え動作させるようにしたのである。
【０００７】
又、本出願の第３の発明は、上記第１又は第２の発明の構成に加えて、前記補助メモリがＦＩＦＯメモリにて構成されている。
すなわち、主メモリと補助メモリとのデータの書込み動作及び読出し動作を連係して制御することにより、主メモリと補助メモリとの双方を汎用ＤＲＡＭ等で構成することも可能であるが、補助メモリをＦＩＦＯメモリとして、入力側と出力側との速度調整機能の主要部を補助メモリに委ねるものとするのである。主メモリに十分な記憶容量を確保している状態では補助メモリは小容量で良いので、補助メモリに比較的に高価なＦＩＦＯメモリを使用しても、コストアップは十分に抑制できる。
【発明の効果】
【０００８】
上記第１の発明によれば、主メモリと補助メモリとは、各色成分のデータを区別することなく統一的に取り扱うことができるので、各色成分毎に主メモリ等を備える場合に比べて装置構成を簡素化できる。
もって、補助メモリを備えてバッファ機能を有することによって、画像データの書込みと読出しとを非同期で独立して行える記憶システムを可及的に低コストで実現できるに至った。
又、上記第２の発明によれば、１画素の画像データを転送するためのクロックから、安定した周波数のクロックを容易に生成できる２のべき乗倍の周波数のクロックを生成し、そのクロックによって入力側切換え回路を切換え動作させるようにしたので、画像データの書込み動作をより安定化させることができる。
又、上記第３の発明によれば、入力側と出力側との速度調整機能の主要部を補助メモリに委ねて制御構成の簡素化を図ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の画像データ記憶装置を備えた写真プリントシステムを図面に基づいて説明する。
本実施の形態で例示する写真プリントシステムＤＰは、いわゆるデジタルミニラボ機として知られているシステムであり、図２に示すように、入力された画像データに基づいて写真プリントを出力処理する写真プリント装置ＥＰと、画像が撮影された写真フィルムや画像データが記録された各種の記録媒体から画像データを取込んで写真プリント装置ＥＰへ送るための画像データを生成する画像入力装置ＩＲとを主要部として構成されている。
【００１０】
〔画像入力装置ＩＲの概略構成〕
画像入力装置ＩＲには、図２に概略的に示すように、写真フィルムの画像を読取って画像データとして出力するフィルムスキャナ３と、パーソナルコンピュータにて構成される主制御装置４と、写真プリント装置ＥＰにて良好な写真プリントが得られるように入力された画像データを画像処理する画像処理装置５とが備えられ、主制御装置４には、仕上がりプリント画像をシミュレートしたシミュレート画像や各種の制御用の情報を表示するモニタ４ａと、操作卓４ｂと、マウス４ｃと、メモーリカードやＣＤ−Ｒ等の各種の記録媒体から画像データを読込むための読取り装置４ｄとが接続されている。
【００１１】
〔写真プリント装置ＥＰの全体構成〕
写真プリント装置ＥＰは、図２に示すように、筐体内部に、印画紙２に画像を露光形成する露光ヘッド１３と、露光ヘッド１３を含む写真プリント装置ＥＰ内の機器の動作を管理するプリント管理部ＰＣと、露光ヘッド１３にて画像が露光形成された印画紙２を現像処理する現像処理装置ＰＰと、筐体上部側に設置された印画紙マガジン６から引き出された印画紙２を多数の搬送ローラ９等にて現像処理装置ＰＰへ搬送する印画紙搬送系ＰＴとが設けられている。
図示を省略するが、写真プリント装置ＥＰの筐体外部には、現像処理装置ＰＰにて現像処理及び乾燥処理された印画紙２をオーダ毎に分類するためのソータが備えられており、現像処理装置ＰＰから排出された印画紙２をそのソータへ搬送するためにコンベア８が配置されている。
更に、印画紙搬送系ＰＴの搬送経路の途中には、印画紙マガジン６から引き出された長尺の印画紙２を設定プリントサイズに切断するカッタ１０が備えられている。
【００１２】
露光ヘッド１３は、多数の微小光源を主走査方向（印画紙２の搬送横幅方向）に並べて配置したライン状光源が、赤色，緑色及び青色の夫々について設けられている。
露光ヘッド１３による印画紙２への画像の露光処理の処理速度は、画像入力装置ＩＲでのデータの処理速度に比べてかなり遅く、又、画像入力装置ＩＲからの画像データの出力を、露光ヘッド１３での処理速度に合わせていたのでは、画像入力装置ＩＲの処理能力をいたすらに低下させてしまうため、画像入力装置ＩＲから写真プリント装置ＥＰのプリント管理部ＰＣへのデータ出力は高速で行い、プリント管理部ＰＣから露光ヘッド１３へは比較的低速で画像データを送出すると共に、その画像データの入出力の速度差を吸収するためのバッファ機能をプリント管理部ＰＣに備えさせている。
【００１３】
プリント管理部ＰＣは、図２に概略的に示すように、システム制御装置ＳＣと露光ヘッド用制御装置１４とが備えられ、このシステム制御装置ＳＣが上記のバッファ機能を有しており、本発明の画像データ記憶装置として構成したものである。
システム制御装置ＳＣには、図１に示すように、画像データを記憶保存する同期式の主メモリ２１と、入力側切換え回路２２，入力側の補助メモリ２３，出力側の補助メモリ２４，出力側切換え回路２５及び入出力制御回路２６からなる記憶管理装置ＭＭとが備えられている。
記憶管理装置ＭＭは、主メモリ２１への画像データの読み書きを管理する装置であり、それの構成部分のうち、入力側切換え回路２２，出力側切換え回路２５及び入出力制御回路２６は１チップのＦＰＧＡ上に論理回路として構成されており、補助メモリ２３及び補助メモリ２４もＦＰＧＡ上のＲＡＭにて構成されている。もちろん、補助メモリ２３及び補助メモリ２４を、夫々専用のメモリチップを利用して構成しても良い。
これに対して、主メモリ２１は、ＳＤＲＡＭ等の汎用ＤＲＡＭにて構成され、低コスト化を図っている。
【００１４】
入力側切換え回路２２の入力側には、シアンの画像データの入力信号線（図１では「画像データ（Ｃ）」と表記），マゼンタの画像データの入力信号線（図１では「画像データ（Ｍ）」と表記），及び，イエローの画像データの入力信号線（図１中では「画像データ（Ｙ）」と表記）が接続され、１画素の画像データが各色成分の独立したデータとして夫々個別の入力信号線で、各色成分の画像データが同時に入力される。
入力側切換え回路２２は、この３つの入力信号線のうちのいずれか１つを順次に択一的に切換え出力する。
シアン，マゼンタ及びイエローの各画像データは、１クロックで１画素分の画像データを転送する転送クロックによって、夫々の入力信号線で同期して上段側から転送されてくるが、その転送クロックから生成された、元の転送クロックの２のべき乗倍（具体的には４倍）の周波数のクロックが切換えクロック（図１において「切換えクロック」と表記）として入力側切換え回路２２に入力されている。
尚、ここで、シアンの画像データは露光ヘッド１３の赤色のライン状光源を駆動するための画像データであり、マゼンタの画像データは露光ヘッド１３の緑色のライン状光源を駆動するための画像データであり、又、イエローの画像データは青色のライン状光源を駆動するための画像データであり、いずれも、印画紙２上での発色にて表現している。
【００１５】
出力側切換え回路２５の出力側には、シアンの画像データの出力信号線（図１では「画像データ（Ｃ）」と表記），マゼンタの画像データの出力信号線（図１では「画像データ（Ｍ）」と表記），及び，イエローの画像データの出力信号線（図１中では「画像データ（Ｙ）」と表記）が接続され、主メモリ２１から読出された画像データを、各色成分毎の出力信号線のうちのいずれか１つへ出力するように順次に切換える。
出力側切換え回路２５において出力先の信号線を切換えるためのクロック信号は、入出力制御回路２６から供給される。
入力側切換え回路２２と主メモリ２１との間、及び、主メモリ２１と出力側切換え回路２５との間の双方に配置された補助メモリ２３，２４は、入力画像データを一時的に記憶保持するためのものであり、何れもＦＩＦＯメモリにて構成されている。
【００１６】
〔画像データの転送動作〕
次に、システム制御装置ＳＣにおける、画像入力装置ＩＲ側から露光ヘッド１３側への画像データの転送動作について説明する。
この画像データの転送動作のために、入出力制御回路２６における主要な構成部分として、データ受入れ制御回路２６ａ、入力側補助メモリ制御回路２６ｂ、主メモリ制御回路２６ｃ、及び、出力側補助メモリ制御回路２６ｄが備えられる他、カウンタ等の回路が備えられている。
【００１７】
データ受入れ制御回路２６ａは、上段側から入力される１画素あたり４クロックの「切換えクロック」で入力側切換え回路２２が入力信号線の切換えを行うときに、いずれかの入力信号線が出力側に接続されるタイミングで入力側の補助メモリ２３へ書込み指令信号を送って、入力側切換え回路２２の出力データを補助メモリ２３へ書込ませると共に、入力側の補助メモリ２３に記憶保持している画像データ数をカウントするためのカウンタに１を加算する。
すなわち、上記「切換えクロック」の４クロックによって、入力側切換え回路２２が、例えば「シアンの画像データの入力信号線を出力に接続する」，「マゼンタの画像データの入力信号線を出力に接続する」，「イエローの画像データの入力信号線を出力に接続する」，「いずれの入力信号線も出力に接続しない」順序で切換えるとき、「シアンの画像データの入力信号線を出力に接続する」，「マゼンタの画像データの入力信号線を出力に接続する」及び「イエローの画像データの入力信号線を出力に接続する」の切換えタイミングに合わせて、補助メモリ２３への書込み指令信号を出力する。
【００１８】
入力側補助メモリ制御回路２６ｂは、実質的に図３のフローチャートに示す処理を実行するようにＦＰＧＡ上に論理回路として実装されている。
主メモリ制御回路２６ｃは、実質的に図４のフローチャートに示す処理を実行するようにＦＰＧＡ上に論理回路として実装されている。
出力側補助メモリ制御回路２６ｄは、実質的に図５のフローチャートに示す処理を実行するようにＦＰＧＡ上に論理回路として実装されている。
【００１９】
以下、図３乃至図５のフローチャートに基づいて、画像データの転送動作を説明する。  入力側補助メモリ制御回路２６ｂは、１駒分の画像の画像データの受取りを要求する信号を上段側（画像入力装置ＩＲ側）から受信すると（ステップ＃１）、主メモリ２１に１駒分の画像データを記憶できる空き容量が存在するか否かを確認して（ステップ＃２）、空き容量が存在するときは、上段側に対して画像データの受取り許可信号を送信する（ステップ＃３）。
この受取り許可信号を受信した上段の画像入力装置ＩＲ側は、１駒の画像の画像データのシステム制御装置ＳＣへの送出を開始する。この際、先頭の画素の送出時には、先頭の画素であることを示す信号を付加する。
【００２０】
入力側補助メモリ制御回路２６ｂは、この先頭の画素であることを示す信号を受信すると（ステップ＃４）、データ受入れ制御回路２６ａに対して画像データの受入れが開始されたことを報知して（ステップ＃５）、入力側切換え回路２２においていずれかの入力信号線が出力に接続されたタイミングと同期して補助メモリ２３へ書込み指令信号を送る動作を開始させる。
これによって、１画素の画像データとして同時に入力側切換え回路２２に入力されたシアン，マゼンタ及びイエローの画像データが、例えばシアンの画像データ，マゼンタの画像データ，イエローの画像データの順に補助メモリ２３へ書込まれる動作が、各画素の画像データについて繰り返される。
【００２１】
入力側補助メモリ制御回路２６ｂは、この間、補助メモリ２３の記憶データ数をカウントするカウンタを監視しており（ステップ＃６）、補助メモリ２３の記憶データ数が許容データ数を超えたときに、主メモリ制御回路２６ｃに対して「データ転送要求」信号を送信する（ステップ＃７）。
主メモリ制御回路２６ｃは、この「データ転送要求」信号を入力側補助メモリ制御回路２６ｂから受け取ると（図４のステップ＃１１）、入力側の補助メモリ２３の画像データをデータバスＤＢを介して主メモリ２１へ転送する（ステップ＃１２）。
補助メモリ２３から主メモリ２１への画像データの転送は、画像データの並び順さえ保持しておけば、いずれの画像データがいずれの色成分の画像データであるかを考慮することなく転送することができ、主メモリ制御回路２６ｃは、シアン，マゼンタ及びイエローの各色成分の画像データを記憶するアドレスを、主メモリ２１のアドレス空間に連続的に割り振る。
従って、主メモリ制御回路２６ｃは、入力側切換え回路２２から順次に入力される各色成分の画像データを、主メモリ２１のアドレス空間内に割り振る書込みアドレス管理装置ＡＭとして機能する。
尚、このときの転送速度は、画像入力装置ＩＲ側からの画像データの受取り周期よりも十分高速に設定されている。
更に、主メモリ２１への画像データの転送が完了すると、そのとき転送を完了した画像データ数だけ、補助メモリ２３の記憶データ数をカウントするカウンタのカウント値から減算する（ステップ＃１３）。
【００２２】
入力側補助メモリ制御回路２６ｂでは、ステップ＃７における「データ転送要求」信号の送信を適宜に繰り返して、１画像の画像データ全てについて上段側からの受取りを完了すると（ステップ＃８）、ステップ＃７と同様の「データ転送要求」信号を主メモリ制御回路２６ｃへ送信して（ステップ＃９）、補助メモリ２３に残っている画像データを排出させ、データ受入れ制御回路２６ａに対して画像データの受取りが完了したことを報知して（ステップ＃１０）、補助メモリ２３への書込み指令信号の送信動作を停止させる。
【００２３】
一方、主メモリ２１に記憶保持されている画像データによってプリント動作させるときは、出力側補助メモリ制御回路２６ｄが、印画紙２の先端が露光ヘッド１３の画像形成位置の近くまで搬送されて来たことを示すプリント開始準備信号を受け取ると（図５のステップ＃２１）、主メモリ制御回路２６ｃに対して「データ転送要求」信号を送信する（ステップ＃２２）。
主メモリ制御回路２６ｃは、この「データ転送要求」信号を出力側補助メモリ制御回路２６ｄから受け取ると（図４のステップ＃１４）、主メモリ２１に記憶されている画像データを、補助メモリ２４の記憶容量に相当するデータ数だけ画像の先頭画素のデータから順次に出力側の補助メモリ２４へ転送する（ステップ＃１５）。
主メモリ２１から補助メモリ２４への画像データの転送は、主メモリ２１へ画像データを書込んだ際の並び順を保持している。
尚、このときの転送速度も、画像入力装置ＩＲ側からの画像データの受取り周期よりも十分高速に設定されており、もちろん、露光ヘッド１３へのデータ送出速度よりも遙かに高速となっている。
入出力制御回路２６には、入力側の補助メモリ２３の場合と同様に、補助メモリ２４の記憶データ数をカウントするためのカウンタも備えられており、補助メモリ２４への画像データの転送が完了すると、そのカウンタのカウント値に転送が完了した画像データ数を加算する（ステップ＃１６）。
【００２４】
次に、出力側補助メモリ制御回路２６ｄは、印画紙２の先端が所定の露光開始位置まで搬送されて来たことを示す信号を受け取ると（図５のステップ＃２３）、補助メモリ２４から画像データを送出するためのクロックを、補助メモリ２４の読出し指令信号として入力させると共に、出力側切換え回路２５において出力信号線を切換えるためのクロックとして入力させる状態に切換える（ステップ＃２４）。このクロックの周波数は、露光ヘッド１３がデータを要求する周波数（１画素当たりに換算したもの）の３倍の周波数に設定されている。
これに伴って、例えばシアンの画像データ，マゼンタの画像データ，イエローの画像データの順に補助メモリ２４から読出されるのと連動して、出力側切換え回路２５においてシアンの画像データの出力信号線，マゼンタの画像データの出力信号線，イエローの画像データの出力信号線が順に出力先として選択され、各色成分の画像データが対応の出力信号線に出力される。尚、出力側切換え回路２５の出力側にはバッファが備えられており、１画素の各色成分の画像データが出力側切換え回路２５の出力バッファに揃った時点で、一斉に露光ヘッド用制御装置１４へ出力される。
又、補助メモリ２４の記憶データ数をカウントするカウンタは、補助メモリ２４に対する読出し指令信号となるクロックを１個受け取る毎に、カウント値を「１」だけ減算する。
【００２５】
このようにして補助メモリ２４から画像データが読出されていく間、出力側補助メモリ制御回路２６ｄは、補助メモリ２４の記憶データ数をカウントするカウンタのカウント値を監視しており（ステップ＃２５）、補助メモリ２４の記憶データ数が許容データ残量よりも下回ると、その画像の画像データが未だ主メモリ２１に残っているときは（ステップ＃２６）、主メモリ制御回路２６ｃに対して、ステップ＃２２と同様の「データ転送要求」信号を送信する（ステップ＃２７）。
この「データ転送要求」信号を受け取った主メモリ制御回路２６ｃは、上記と同様にして、主メモリ２１の画像データを補助メモリ２４へ送出する（図４のステップ＃１５，＃１６）。
出力側補助メモリ制御回路２６ｄから主メモリ制御回路２６ｃへ適宜に「データ転送要求」信号の送信が繰り返されて、主メモリ２１にその画像の画像データが残っていない状態となり（ステップ＃２６）、更に、補助メモリ２４に残っていた画像データが全て送出されて１画像分の画像の露光ヘッド用制御装置１４への送出が完了すると（ステップ＃２８）、補助メモリ２４から画像データを読出すためのクロックを停止させる（ステップ＃２９）。
【００２６】
以上、説明の便宜上、画像入力装置ＩＲから受け取った画像データを主メモリ２１に書込む動作と、主メモリ２１から読出した画像データを後段の露光ヘッド用制御装置１４へ送出する動作を個別に説明したが、これらの動作は夫々独立したタイミングで並行して実行可能であり、１画素の画像データが各色成分の独立したデータとして夫々個別の入力信号線で同時に入力される画像データ入力動作と、１画素の画像データを各色成分の独立したデータとして夫々個別の出力信号線で出力する画像データ出力動作とを非同期で実行するように構成されている。
上記のようにして、システム制御装置ＳＣから順次に送出される画像データは、露光ヘッド用制御装置１４から更に露光ヘッド１３へ送られ、露光ヘッド１３の各ライン状光源が駆動されて、搬送移動される印画紙２上に画像が露光形成される。
【００２７】
〔別実施形態〕
以下、本発明の別実施形態を列記する。
（１）上記実施の形態では、補助メモリ２３，２４を、入力側切換え回路２２と主メモリ２１との間、及び、主メモリ２１と出力側切換え回路２５との間の双方に配置する場合を例示しているが、いずれか一方に配置する構成としても良い。
（２）上記実施の形態では、補助メモリ２３，２４をＦＩＦＯメモリにて構成する場合を例示しているが、ＳＲＡＭやデュアルポートＲＡＭ、又は、シフトレジスタのようなものでも良く、主メモリ２１と同様の汎用ＤＲＡＭにて構成しても良い。
（３）上記実施の形態では、本発明の画像データ記憶装置を、写真プリント装置ＥＰのプリント処理速度と、それの上段側の処理速度との速度差の調整のために利用する場合を例示しているが、カラー画像データを取り扱う種々の機器において処理速度の調整のために用いることができる。
（４）上記実施の形態では、補助メモリ２３から主メモリ２１への画像データの転送タイミングとして、補助メモリ２３の記憶データ数が許容データ数を超えたときに転送を行う場合を例示しているが、例えば、補助メモリ２３から主メモリ２１へ一度に転送するデータ数を所定値に設定しておき、その所定値のデータ数の画像データが補助メモリ２３に書込まれた時点で、補助メモリ２３から主メモリ２１への画像データの転送を行う等、上記の転送タイミングは種々に変更可能である。
（５）上記実施の形態では、入力側の補助メモリ２３を１つのＦＩＦＯメモリにて構成する場合を例示しているが、例えば、入力側の補助メモリ２３へのデータの書込み速度が比較的低速で且つ補助メモリ２３から主メモリ２１へのデータの転送が高速であるような場合には、補助メモリ２３を２つ（あるいは、それ以上）のＦＩＦＯメモリにて構成すると共に、一方のＦＩＦＯメモリへデータを書込んでいる間に他方のＦＩＦＯメモリから主メモリ２１へデータの転送を行うようにして速度差を調整するようにしても良い。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態にかかる要部ブロック構成図
【図２】本発明の実施の形態にかかる写真プリントシステムの概略ブロック構成図
【図３】本発明の実施の形態にかかるフローチャート
【図４】本発明の実施の形態にかかるフローチャート
【図５】本発明の実施の形態にかかるフローチャート
【符号の説明】
【００２９】
ＡＭ        書込みアドレス管理装置
ＭＭ        記憶管理装置
２１        主メモリ
２２        入力側切換え回路
２３，２４  補助メモリ
２５        出力側切換え回路
【図１】
2006287751.tif 000003
【図２】
2006287751.tif 000004
【図３】
2006287751.tif 000005
【図４】
2006287751.tif 000006
【図５】
2006287751.tif 000007