(57)【要約】【課題】被測定信号のタイミングジッタを容易且つ精度よく算出する。【解決手段】被測定信号のタイミングジッタを測定するジッタ測定装置であって、被測定信号においてタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、パルス発生器が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、タイミングジッタを算出するジッタ算出器とを備えるジッタ測定装置を提供する。【選択図】図１
2006227009.tif 000002
【特許請求の範囲】
【請求項１】
被測定信号のタイミングジッタを測定するジッタ測定装置であって、
前記被測定信号において前記タイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、
前記パルス発生器が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、前記タイミングジッタを算出するジッタ算出器と
を備えるジッタ測定装置。
【請求項２】
前記パルス発生器が出力する信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、前記パルス発生器が出力する信号がＬ論理を示す間、所定の減少率で前記信号レベルが減少するジッタ測定信号を出力する積分器を更に備え、
前記ジッタ算出器は、前記積分器が出力する前記ジッタ測定信号が、前記パルス信号のエッジのタイミングで示すそれぞれの前記信号レベルに基づいて、前記タイミングジッタを算出する
請求項１に記載のジッタ測定装置。
【請求項３】
ジッタ算出器は、前記ジッタ測定信号の信号レベル変化におけるそれぞれの極値に基づいて、前記タイミングジッタを算出する
請求項２に記載のジッタ測定装置。
【請求項４】
前記積分器は、前記被測定信号に前記タイミングジッタが無い場合に、前記ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなる前記増加率及び前記減少率で、前記ジッタ測定信号を生成し、
前記ジッタ算出器は、前記ジッタ測定信号のそれぞれの前記極値と、前記予め定められた信号レベルとの差分に基づいて、前記タイミングジッタを算出する
請求項２に記載のジッタ測定装置。
【請求項５】
前記パルス信号の前記パルス幅、及び前記被測定信号に前記タイミングジッタが無い場合における前記被測定エッジの間隔に基づいて、前記被測定信号に前記タイミングジッタが無い場合に、前記ジッタ測定信号のそれぞれの前記極値が予め定められた信号レベルとなるように、前記増加率及び前記減少率を制御する制御部を更に備える請求項４に記載のジッタ測定装置。
【請求項６】
前記制御部は、下式を満たすように、前記増加率及び前記減少率を制御する請求項５に記載のジッタ測定装置。
ａ１×Ｗ＋ａ２×（Ｔ−Ｗ）＝０
但し、ａ１は前記増加率、ａ２は前記減少率、Ｗは前記パルス信号の前記パルス幅、Ｔは被測定信号の平均周期を示す。
【請求項７】
前記制御部は、前記ジッタ測定信号の生成を開始してから、予め定められ時間が経過したときの前記ジッタ測定信号の前記極値と、前記予め定められた信号レベルとの差分に基づいて、前記増加率及び前記減少率を制御する
請求項５に記載のジッタ測定装置。
【請求項８】
前記増加率及び前記減少率は、それぞれ予め定められた可変領域内で設定することができ、
前記制御部は、前記被測定信号に前記タイミングジッタが無い場合に、前記ジッタ測定信号のそれぞれの前記極値が予め定められた信号レベルとなる前記増加率を設定し、当該増加率が前記可変領域内で設定できない場合に、前記減少率を更に制御し、前記増加率を前記可変領域内に制御する
請求項５に記載のジッタ測定装置。
【請求項９】
前記積分器における前記増加率及び前記減少率、及び前記被測定信号に前記タイミングジッタが無い場合における前記被測定エッジの間隔に基づいて、前記被測定信号に前記タイミングジッタが無い場合に、前記ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなるように、前記パルス幅を制御する制御部を更に備える請求項２に記載のジッタ測定装置。
【請求項１０】
前記積分器は、
前記増加率を規定するソース電流を生成するソース電流源と、
前記減少率を規定するシンク電流を生成するシンク電流源と、
前記ソース電流源及び前記シンク電流源によって充放電されることにより、前記ジッタ測定信号の電圧レベルを生成するキャパシタと、
前記パルス信号がＨ論理を示す間、前記ソース電流に基づいて前記キャパシタを充電し、前記パルス信号がＬ論理を示す間、前記シンク電流に基づいて前記キャパシタを放電する充放電制御部と
を有する
請求項４に記載のジッタ測定装置。
【請求項１１】
前記パルス信号の前記パルス幅、及び前記被測定信号に前記タイミングジッタが無い場合における前記被測定エッジの間隔に基づいて、前記被測定信号に前記タイミングジッタが無い場合に、前記ジッタ測定信号のそれぞれの前記極値が予め定められた信号レベルとなるように、前記ソース電流及び前記シンク電流の値を制御する制御部を更に備える
請求項１０に記載のジッタ測定装置。
【請求項１２】
前記パルス発生器は、前記被測定信号の全てのエッジに応じて、前記パルス信号を出力する
請求項１に記載のジッタ測定装置。
【請求項１３】
前記パルス発生器は、前記被測定信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて、前記パルス信号を出力する
請求項１に記載のジッタ測定装置。
【請求項１４】
前記ジッタ算出器は、前記積分器が出力する前記ジッタ測定信号の予め定められた高帯域成分を除去する平均化回路を有する
請求項２に記載のジッタ測定装置。
【請求項１５】
前記ジッタ算出器は、前記パルス発生器が出力する信号がＨ論理を示す間、前記ジッタ測定信号を通過させ、前記パルス発生器が出力する信号がＬ論理を示す間、前記ジッタ測定信号の信号レベルをホールドするサンプル保持回路を有する
請求項２に記載のジッタ測定装置。
【請求項１６】
前記ジッタ算出器は、前記パルス発生器が出力する前記パルス信号に応じて、前記ジッタ測定信号の信号レベルをサンプリングするサンプリング回路を有する
請求項２に記載のジッタ測定装置。
【請求項１７】
被測定信号のタイミングジッタを測定するジッタ測定方法であって、
前記被測定信号において前記タイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生段階と、
前記パルス発生段階において出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、前記タイミングジッタを算出するジッタ算出段階と
を備えるジッタ測定方法。
【請求項１８】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスが出力する被試験信号のタイミングジッタを測定するジッタ測定装置と、
前記ジッタ測定装置が測定した前記タイミングジッタに基づいて、前記被試験デバイスの良否を判定する判定部と
を備え、
前記ジッタ測定装置は、
前記被試験信号において前記タイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、
前記パルス発生器が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、前記タイミングジッタを算出するジッタ算出器と
を有する試験装置。
【請求項１９】
与えられる入力信号に応じた出力信号を出力する電子デバイスであって、
前記入力信号を受け取り、前記出力信号を出力する動作回路と、
前記動作回路が出力する前記出力信号のタイミングジッタを測定するジッタ測定装置と
を備え、
前記ジッタ測定装置は、
前記出力信号において前記タイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、
前記パルス発生器が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、前記タイミングジッタを算出するジッタ算出器と
を有する電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定信号のタイミングジッタを測定するジッタ測定装置及びジッタ測定方法、被試験デバイスを試験する試験装置、並びに電子デバイスに関する。
【背景技術】
【０００２】
従来、被測定信号のジッタを測定する方法として、被測定信号の位相と、当該被測定信号を例えば１周期遅延させた信号の位相とを比較する方法が知られている（T.Yamaguchi,"A Real-Time Jitter Measurement Board for High Performance Computer and Communication System",ITC2004）。被測定信号を１周期遅延させた場合、被測定信号において隣接する立ち上がりエッジの位相を比較することになり、被測定信号の周期ジッタが測定される。
【０００３】
当該方法は、被測定信号と、当該被測定信号を遅延させた信号とを、位相比較器に入力することにより、各サイクルにおける周期ジッタ量に応じた電圧を出力する。また、位相比較器が出力する電圧を積分器等を用いて積分することにより、リアルタイムで、被測定信号のタイミングジッタを測定することができる。
【０００４】
現在、関連する特許文献等は認識していないので、その記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来のジッタ測定方法は、被測定信号を正確に遅延させる必要がある。例えば、被測定信号の周期ジッタを測定する場合、被測定信号を正確に１周期遅延させる必要がある。しかし、当該遅延時間に誤差がある場合、位相比較器が検出する周期ジッタ量は、実際の周期ジッタよりも当該遅延誤差に応じて大きくなる。更に、当該測定誤差は積分器により蓄積され、積分器が出力するタイミングジッタは、やがて飽和してしまう。
【０００６】
このため、従来のジッタ測定方法は、正確な遅延時間を生成する遅延回路が必要であった。しかし、精度のよい遅延回路を生成することは困難であり、従来のジッタ測定方法では、遅延誤差がジッタ測定誤差に影響されるので、被測定信号のジッタを精度よく測定することが困難であった。
【０００７】
また、従来の測定方法では、被測定信号の位相と、遅延信号の位相とを比較する。このため、被測定信号における周期ジッタの振幅が、被測定信号の１周期よりも大きい場合、対応しないエッジ同士の位相を比較してしまう確率が生じ、ジッタを精度よく測定することができなかった。
【０００８】
このため本発明は上記の課題を解決するジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイスを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１形態においては、被測定信号のタイミングジッタを測定するジッタ測定装置であって、被測定信号においてタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、パルス発生器が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、タイミングジッタを算出するジッタ算出器とを備えるジッタ測定装置を提供する。
【００１０】
パルス発生器が出力する信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、パルス発生器が出力する信号がＬ論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する積分器を更に備え、ジッタ算出器は、積分器が出力するジッタ測定信号が、パルス信号のエッジのタイミングで示すそれぞれの信号レベルに基づいて、タイミングジッタを算出してよい。
【００１１】
ジッタ算出器は、ジッタ測定信号の信号レベル変化におけるそれぞれの極値に基づいて、タイミングジッタを算出してよい。積分器は、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなる増加率及び減少率で、ジッタ測定信号を生成し、ジッタ算出器は、ジッタ測定信号のそれぞれの極値と、予め定められた信号レベルとの差分に基づいて、タイミングジッタを算出してよい。
【００１２】
ジッタ測定装置は、パルス信号のパルス幅、及び被測定信号にタイミングジッタが無い場合における被測定エッジの間隔に基づいて、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなるように、増加率及び減少率を制御する制御部を更に備えてよい。
【００１３】
制御部は、下式を満たすように、増加率及び減少率を制御してよい。
ａ１×Ｗ＋ａ２×（Ｔ−Ｗ）＝０
但し、ａ１は前記増加率、ａ２は前記減少率、Ｗは前記パルス信号の前記パルス幅、Ｔは被測定信号の平均周期を示す。
【００１４】
制御部は、ジッタ測定信号の生成を開始してから、予め定められ時間が経過したときのジッタ測定信号の極値と、予め定められた信号レベルとの差分に基づいて、増加率及び減少率を制御してよい。
【００１５】
増加率及び減少率は、それぞれ予め定められた可変領域内で設定することができ、制御部は、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなる増加率を設定し、当該増加率が可変領域内で設定できない場合に、減少率を更に制御し、増加率を可変領域内に制御してよい。
【００１６】
ジッタ測定装置は、積分器における増加率及び減少率、及び被測定信号にタイミングジッタが無い場合における被測定エッジの間隔に基づいて、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなるように、パルス幅を制御する制御部を更に備えてよい。
【００１７】
積分器は、増加率を規定するソース電流を生成するソース電流源と、減少率を規定するシンク電流を生成するシンク電流源と、ソース電流源及びシンク電流源によって充放電されることにより、ジッタ測定信号の電圧レベルを生成するキャパシタと、パルス信号がＨ論理を示す間、ソース電流に基づいてキャパシタを充電し、パルス信号がＬ論理を示す間、シンク電流に基づいてキャパシタを放電する充放電制御部とを有してよい。
【００１８】
ジッタ測定装置は、パルス信号のパルス幅、及び被測定信号にタイミングジッタが無い場合における被測定エッジの間隔に基づいて、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなるように、ソース電流及びシンク電流の値を制御する制御部を更に備えてよい。
【００１９】
パルス発生器は、被測定信号の全てのエッジに応じて、パルス信号を出力してよい。
パルス発生器は、被測定信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて、パルス信号を出力してよい。
【００２０】
ジッタ算出器は、積分器が出力するジッタ測定信号の予め定められた高帯域成分を除去する平均化回路を有してよい。ジッタ算出器は、パルス発生器が出力する信号がＨ論理を示す間、ジッタ測定信号を通過させ、パルス発生器が出力する信号がＬ論理を示す間、ジッタ測定信号の信号レベルをホールドするサンプル保持回路を有してよい。ジッタ算出器は、パルス発生器が出力するパルス信号に応じて、ジッタ測定信号の信号レベルをサンプリングするサンプリング回路を有してよい。
【００２１】
本発明の第２の形態においては、被測定信号のタイミングジッタを測定するジッタ測定方法であって、被測定信号においてタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生段階と、パルス発生段階において出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、タイミングジッタを算出するジッタ算出段階とを備えるジッタ測定方法を提供する。
【００２２】
本発明の第３の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスが出力する被試験信号のタイミングジッタを測定するジッタ測定装置と、ジッタ測定装置が測定したタイミングジッタに基づいて、被試験デバイスの良否を判定する判定部とを備え、ジッタ測定装置は、被測定信号においてタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、パルス発生器が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、タイミングジッタを算出するジッタ算出器とを有する試験装置を提供する。
【００２３】
本発明の第４の形態においては、与えられる入力信号に応じた出力信号を出力する電子デバイスであって、入力信号を受け取り、出力信号を出力する動作回路と、動作回路が出力する出力信号のタイミングジッタを測定するジッタ測定装置とを備え、ジッタ測定装置は、被測定信号においてタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力するパルス発生器と、パルス発生器が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、タイミングジッタを算出するジッタ算出器とを有する電子デバイスを提供する。
【００２４】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００２５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２６】
図１は、本発明の実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、被試験デバイスが出力する被測定信号に基づいて、被試験デバイスの良否を判定する装置であり、ジッタ測定装置４０及び判定部５０を備える。
【００２７】
ジッタ測定装置４０は、被測定信号のタイミングジッタを測定する。また、判定部５０は、ジッタ測定装置４０が測定したタイミングジッタに基づいて、被試験デバイスの良否を判定する。例えば、判定部５０は、ジッタ測定装置４０が測定したタイミングジッタ量が、予め定められた基準値より大きいか否かにより、被試験デバイスの良否を判定する。
【００２８】
ジッタ測定装置４０は、パルス発生器１０、積分器２０、及びジッタ算出器３０を有する。パルス発生器１０は、被測定信号を受け取り、被測定信号においてタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力する。
【００２９】
例えば、被測定信号の各エッジのタイミングジッタを測定する場合、パルス発生器１０は、被測定信号の全てのエッジに応じて、所定パルス幅のパルス信号を出力する。この場合、パルス発生器１０は、図１に示すように、遅延回路１２及び排他的論理和回路１４を有してよい。遅延回路１２は、被測定信号を一定の遅延量で遅延させて出力する。
【００３０】
そして、排他的論理和回路１４は、被測定信号と、遅延回路１２が出力する遅延信号との排他的論理和を出力する。このような構成により、被測定信号の全てのエッジに応じて、遅延回路１２における遅延量によって定まるパルス幅を有するパルス信号を生成することができる。ここで、遅延回路１２は、測定期間内において継続して一定の遅延量を生成できればよく、実際の遅延量が、遅延設定値に対して誤差を有していてもよい。
【００３１】
また、パルス発生器１０は、被測定信号の立ち上がりエッジ、又は立ち下がりエッジのいずれかに応じて、パルス信号を出力してもよい。この場合、立ち上がりエッジ間、立ち下がりエッジ間の周期ジッタを容易に測定することができる。またこの場合、パルス発生器１０は、図１に示した構成とは異なる回路構成を有する。パルス発生器１０が、被測定信号のいずれのエッジに応じてパルス信号を生成するかは、パルス発生器１０の回路構成を適宜変更することにより、容易に実現することができる。以下においては、パルス発生器１０が、被測定信号の全てのエッジに応じてパルス信号を生成する場合について説明する。
【００３２】
ジッタ算出器３０は、パルス発生器１０が出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、被測定信号のタイミングジッタを算出する。つまり、ジッタ算出器３０は、パルス発生器１０が出力する信号のそれぞれのサイクルにおいて、信号レベルがＨレベルである期間と、信号レベルがＬレベルである期間との比に基づいて、被測定信号のタイミングジッタを算出する。
【００３３】
被測定信号にタイミングジッタが生じていない場合、パルス発生器１０が出力する信号のデューティー比は、それぞれのサイクルで一定値を示すが、被測定信号にタイミングジッタが生じている場合、パルス発生器１０が出力する信号のデューティー比は一定値とはならず、これらのデューティー比の変動から、タイミングジッタを算出することができる。例えば、各サイクルにおけるデューティー比の平均値と、各サイクルにおけるデューティー比とを比較することにより、各エッジのタイミングジッタを算出してよい。
【００３４】
本例においてジッタ算出器３０は、積分器２０がパルス信号を積分した結果に基づいて、被測定信号のタイミングジッタを算出する。積分器２０は、パルス発生器１０が出力するパルス信号を積分した三角波のジッタ測定信号を出力する。本例において積分器２０は、パルス発生器１０が出力する信号がＨ論理を示す間、所定の増加率で信号レベルが増加し、パルス発生器１０が出力する信号がＬ論理を示す間、所定の減少率で信号レベルが減少するジッタ測定信号を出力する。
【００３５】
ここで、Ｈ論理とは、パルス発生器１０が出力する信号において、信号レベルがＨレベル又はＬレベルのいずれか一方である状態を示し、Ｌ論理とは、信号がＨ論理とは異なる信号レベルである状態を示す。以下においては、Ｈ論理を、信号レベルがＨレベルである状態とし、Ｌ論理を、信号レベルがＬレベルである状態として説明する。
【００３６】
本例において積分器２０は、ソース電流源２２、シンク電流源２６、キャパシタ２８、及び充放電制御部２４を有する。ソース電流源２２は、ジッタ測定信号の増加率を規定するソース電流を生成し、シンク電流源２６は、ジッタ測定信号の減少率を規定するシンク電流を生成する。キャパシタ２８は、ソース電流源２２及びシンク電流源２６によって充放電されることにより、ジッタ測定信号の電圧レベルを生成する。また、充放電制御部２４は、パルス信号がＨ論理を示す間、ソース電流に基づいてキャパシタを充電し、パルス信号がＬ論理を示す間、ソース電流からシンク電流を減じた電流に基づいてキャパシタを放電する。
【００３７】
図２は、被測定信号にタイミングジッタが無い場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。被測定信号にタイミングジッタが無い場合、被測定信号のそれぞれのエッジのタイミングは、被測定信号の半周期（０、Ｔ、２Ｔ、・・・）と一致する。パルス発生器１０は、それぞれのエッジに応じて所定のパルス幅のパルス信号を生成する。このため、パルス発生器１０が出力する信号のそれぞれのサイクルのデューティー比は一定値となる。
【００３８】
そして、積分器２０は、前述したように、三角波のジッタ測定信号を出力する。積分器２０は、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなる増加率及び減少率で、ジッタ測定信号を生成する。つまり、積分器２０は、パルス信号のパルス幅をＷ、ジッタ測定信号の増加率をａ１、減少率をａ２とした場合に、下式を満たす増加率及び減少率のジッタ測定信号を生成する。
ａ１×Ｗ＋ａ２×（Ｔ−Ｗ）＝０    ・・・式（１）
このため、被測定信号にタイミングジッタが無い場合、ジッタ測定信号の極大値及び極小値は、それぞれ一定のレベルを示す。
【００３９】
図３は、被測定信号にタイミングジッタが有る場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。被測定信号にタイミングジッタが有る場合、被測定信号のエッジのタイミングは、被測定信号の半周期（０、Ｔ、２Ｔ、・・・）と一致せず、パルス発生器１０が出力する信号のそれぞれのサイクルのデューティー比は一定値とならない。
【００４０】
このため、積分器２０が出力するジッタ測定信号の極値は、図３に示すように所定の値とならない。ジッタ測定信号の信号レベル変化における極値と、所定の値とのレベル差（ΔＶ１、・・・、ΔＶ３、・・・）は、当該極値と対応する被測定信号のエッジにおけるジッタ量に、ジッタ測定信号の減少率を乗じた値となる。ジッタ算出器３０は、ジッタ測定信号が、パルス信号のエッジのタイミングで示すそれぞれの信号レベル、即ちそれぞれの極値と、予め定められた信号レベルとの差分に基づいて、タイミングジッタを算出してよい。
【００４１】
また、積分器２０が出力するジッタ測定信号の減少率ａ２は定数であることが好ましい。つまり、ジッタ測定信号の下り斜辺は、直線であることが好ましい。これにより、ジッタ測定信号の極値と、所定の値とのレベル差（ΔＶ１、・・・、ΔＶ３、・・・）は、当該極値と対応する被測定信号のエッジにおけるジッタ量に比例した値となるので、当該レベル差から容易にタイミングジッタを算出することができる。また、積分器２０が出力するジッタ測定信号の増加率ａ１は、定数でなくてもよい。つまり、ジッタ測定信号は、パルス信号がＨ論理を示す時間Ｗの間に、一定の信号レベルの増加を示せばよい。
【００４２】
以上説明したように、本例におけるジッタ測定装置４０によれば、被測定信号のタイミングジッタを容易に算出することができる。また、遅延回路１２において、遅延設定値に対して遅延誤差が生じた場合であっても、遅延回路１２が一定の遅延を生じていれば、当該遅延誤差の影響を受けずに、被測定信号のタイミングジッタを測定することができる。
【００４３】
また、積分器２０は、図１に示した構成には限定されない。例えば、積分器２０は、オペアンプの正入力端子に、抵抗を介してパルス信号を入力し、負入力端子にバイアス電圧を印加し、出力端子と正入力端子とをキャパシタを介して接続する構成であってもよい。このような積分回路においても、同様にジッタ測定信号を生成することができる。この場合、ジッタ測定信号の増加率及び減少率は、オペアンプの負入力端子に印加するバイアス電圧によって制御することができる。
【００４４】
また、ジッタ算出器３０は、時系列に算出したそれぞれのタイミングジッタの差分を算出することにより、被測定信号の周期ジッタを算出してもよい。例えば、被測定信号の１周期毎に時系列で算出されたタイミングジッタ系列に対し、時系列において隣り合うタイミングジッタの差分をそれぞれ算出することにより、被測定信号の周期ジッタを算出することができる。
【００４５】
図４は、ジッタ測定装置４０の構成の一例を示す図である。本例におけるジッタ測定装置４０は、ジッタ算出器３０において、平均化回路３２及び演算器３４を有する。平均化回路３２は、ジッタ測定信号の予め定められた高帯域成分を除去する。例えば、平均化回路３２は、ジッタ測定信号を時間平均することにより、被測定信号のタイミングジッタの移動平均値を出力してよい。また平均化回路３２は、積分器２０が出力するジッタ測定信号から、被測定信号にタイミングジッタが無い場合のジッタ測定信号の成分を除去することにより、タイミングジッタの移動平均値を出力してもよい。平均化回路３２は、例えばローパスフィルタを用いることにより、上述した機能を実現してよい。
【００４６】
図５は、平均化回路３２が出力する波形の一例を示す図である。図５においては、波線波形が積分器２０が出力するジッタ測定信号を示し、実線波形が平均化回路３２が出力する波形を示す。図５に示すように、平均化回路３２を用いることにより、タイミングジッタの移動平均値を得ることができる。演算器３４は、当該波形に基づいて、タイミングジッタの実効値等を算出してよい。
【００４７】
図６は、ジッタ測定装置４０の構成の他の例を示す図である。本例におけるジッタ測定装置４０は、ジッタ算出器３０において、サンプル保持回路３６及び演算器３４を有する。サンプル保持回路３６は、パルス発生器１０が出力する信号がＨ論理を示す間、ジッタ測定信号を通過して演算器３４に入力し、パルス発生器が出力する信号がＬ論理を示す間、ジッタ測定信号の信号レベルをホールドして演算器３４に入力する。
【００４８】
図７は、サンプル保持回路３６が出力する波形の一例を示す図である。図７においては、波線波形が積分器２０が出力するジッタ測定信号を示し、実線波形がサンプル保持回路３６が出力する波形を示す。図７に示すように、サンプル保持回路３６は、ジッタ測定信号の極値の電圧をホールドする。当該極値の電圧は、対応する被測定信号のエッジのタイミングジッタ量と線形関係を有するので、当該極値の電圧から、タイミングジッタを算出することができる。また、当該極値の電圧をホールドして演算器３４に入力するので、演算器３４は、当該極値の電圧を容易に検出することができる。
【００４９】
図８は、サンプル保持回路３６に入力されるジッタ測定信号と、パルス信号との間にスキューが生じる場合に、サンプル保持回路３６がホールドする電圧を説明する図である。このような場合、サンプル保持回路３６がホールドするそれぞれの電圧は、ジッタ測定信号において、それぞれの極値のタイミングから当該スキューに応じたタイミングτだけずれた点での電圧となる。
【００５０】
当該タイミングのずれに基づく、ホールド電圧の誤差は、ジッタ測定信号の減少率に応じて、それぞれの極値について一定値を示すので、被測定信号のタイミングジッタ量と、タイミングジッタ量の測定値との間の線形性には影響を与えない。このため、演算器３４は、被測定信号のタイミングジッタを、容易かつ精度よく算出することができる。
【００５１】
図９は、ジッタ測定装置４０の構成の他の例を示す図である。本例におけるジッタ測定装置４０は、ジッタ算出器３０において、サンプリング回路３８及び演算器３４を有する。サンプリング回路３８は、パルス発生器１０が出力するパルス信号に応じて、ジッタ測定信号の信号レベルをサンプリングする。
【００５２】
サンプリング回路３８は、例えばパルス信号の立ち上がりエッジのタイミングで、ジッタ測定信号をサンプリングし、サンプリングした電圧値を、演算器３４に入力するＡＤ変換器であってよい。サンプリング回路３８が演算器３４に入力する電圧値は、図６に関連して説明したサンプル保持回路３６が演算器３４に入力する電圧値と同様となる。このため、演算器３４は、被測定信号のタイミングジッタを、容易かつ精度よく算出することができる。
【００５３】
図１０は、ジッタ測定装置４０の構成の他の例を示す図である。本例におけるジッタ測定装置４０は、図１に関連して説明したジッタ測定装置４０の構成に加え、制御部６０を更に備える。制御部６０は、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が、予め定められた信号レベルとなるように、被測定信号のタイミングジッタを測定する前に、パルス発生器１０が出力するパルス信号のパルス幅、積分器２０が出力するジッタ測定信号の増加率及び減少率を制御する。
【００５４】
例えば、パルス発生器１０が出力するパルス信号のパルス幅が固定されている場合、制御部６０は、当該パルス幅、及び被測定信号にタイミングジッタが無い場合における被測定エッジの間隔に基づいて、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなるように、ジッタ測定信号の増加率及び減少率を制御する。
【００５５】
パルス信号のパルス幅は、制御部６０が測定してよく、また遅延回路１２における遅延量に基づいて算出してよい。また、被測定信号にタイミングジッタが無い場合における被測定エッジの間隔は、制御部６０に予め与えられてよく、また制御部６０が被測定信号の平均周期を測定することにより、算出してもよい。十分長い期間内における被測定信号の平均周期を測定することにより、被測定信号のタイミングジッタの影響を小さくし、精度よく平均周期を算出することができる。
【００５６】
また、被測定エッジの間隔は、当該平均周期から容易に算出することができる。制御部６０は、算出したこれらの値に基づいて、式（１）を満たすように、ジッタ測定信号の増加率及び減少率を制御する。当該増加率及び減少率は、例えば積分器２０のソース電流及びシンク電流の値を制御することにより、調整することができる。
【００５７】
制御部６０が、ジッタ測定信号の増加率及び減少率を制御する場合、ジッタ測定信号の減少率は、図３において説明したように、被測定信号におけるタイミングジッタ量に対するタイミングジッタの測定値のゲインを規定するので、制御部６０は、ジッタ測定信号の増加率を優先して制御することが好ましい。
【００５８】
また、ソース電流源２２及びシンク電流源２６が生成することのできる電流量の範囲は有限であるので、ジッタ測定信号の増加率及び減少率は、それぞれ予め定められた可変領域内で設定することができる。制御部６０は、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなるように増加率を設定したときに、当該増加率が可変領域内で設定できない場合に、減少率を更に制御し、増加率を可変領域内に制御してよい。このような制御により、タイミングジッタの測定値のゲインの変動を抑えることができる。
【００５９】
また、ジッタ測定信号の増加率及び減少率が固定されている場合、制御部６０は、当該増加率及び減少率、及び被測定信号にタイミングジッタが無い場合における被測定エッジの間隔に基づいて、被測定信号にタイミングジッタが無い場合に、ジッタ測定信号のそれぞれの極値が予め定められた信号レベルとなるように、パルス発生器１０が出力するパルス信号のパルス幅を制御する。
【００６０】
ジッタ測定信号の増加率及び減少率は、例えばソース電流及びシンク電流の電流値、並びにキャパシタ２８の容量から、容易に算出することができる。また、被測定エッジの間隔は、前述したように算出することができる。制御部６０は、算出したこれらの値に基づいて、式（１）を満たすように、パルス幅Ｗを制御する。パルス幅Ｗは、例えばパルス発生器１０の遅延回路１２における遅延量を制御することにより、容易に調整することができる。
【００６１】
また、制御部６０は、十分長い期間、被測定信号をパルス発生器１０に供給させ、ジッタ算出器３０が測定する、ジッタ測定信号の極値と所定信号レベルとのレベル差に基づいて、パルス信号のパルス幅、ジッタ測定信号の増加率及び減少率を制御してもよい。
【００６２】
図１１は、パルス信号のパルス幅、ジッタ測定信号の増加率及び減少率を制御しない状態の、ジッタ測定信号の波形の一例を示す図である。パルス信号のパルス幅、ジッタ測定信号の増加率及び減少率を制御しない場合、ジッタ測定信号の極値は、所定の信号レベルに一致せず、当該極値と当該信号レベルとのレベル差は、図１１に示すように蓄積される。
【００６３】
十分長い期間経過後に、当該レベル差を測定することにより、当該レベル差に対する被測定信号のタイミングジッタの影響を小さくすることができる。つまり、当該レベル差は、パルス信号のパルス幅、ジッタ測定信号の増加率及び減少率の設定誤差に起因するものとなる。そして、測定期間内におけるジッタ測定信号のサイクル数で、当該測定期間を除算することにより、ジッタ測定信号の１サイクル当たりに生じる当該レベル差を算出することができる。制御部６０は、１サイクル当たりに生じる当該レベル差から、パルス信号のパルス幅、ジッタ測定信号の増加率及び減少率をどの値にするべきかを算出してよい。
【００６４】
また、制御部６０は、ジッタ測定信号の極値の信号レベルが飽和するまで、被測定信号をパルス発生器１０に供給させてもよい。ジッタ測定信号の信号レベルは、キャパシタ２８が生成するので、キャパシタ２８の容量に応じて、ジッタ測定信号の信号レベルは飽和する。制御部６０は、飽和時の、ジッタ測定信号の極値と所定信号レベルとのレベル差、及びジッタ測定信号の極値の信号レベルが飽和するまでの期間に基づいて、パルス信号のパルス幅、ジッタ測定信号の増加率及び減少率をどの値にするべきかを算出してよい。これにより、測定期間を最大にすることができ、被測定信号のタイミングジッタの影響を最小にして、当該レベル差の測定を行うことができる。
【００６５】
図１２は、被測定信号のタイミングジッタを測定する測定方法の一例を示すフローチャートである。当該測定方法は、図１から図１１において説明したジッタ測定装置４０と同一の方法で、タイミングジッタの測定を行う。まず、パルス発生段階Ｓ２００において、被測定信号のタイミングジッタを測定するべき被測定エッジに応じて、予め定められたパルス幅のパルス信号を出力する。Ｓ２００における詳細な動作は、図１から図１１において説明したパルス発生器１０の動作と同様である。そして、ジッタ算出段階Ｓ２０２において、パルス発生段階Ｓ２００で出力したパルス信号を積分し、パルス発生段階Ｓ２００において出力する信号のそれぞれのサイクルにおけるデューティー比に基づいて、タイミングジッタを算出する。Ｓ２０２における詳細な動作は、図１から図１１において説明した積分器２０、ジッタ算出器３０、及び制御部６０と同様である。
【００６６】
図１３は、本発明の実施形態に係る電子デバイス３００の構成の一例を示す図である。電子デバイス３００は、動作回路３０２及びジッタ測定装置４０を備える。動作回路３０２及びジッタ測定装置４０は、同一の半導体チップに設けられていてよい。動作回路３０２は、例えば半導体回路であって、入力される入力信号に応じて出力信号を出力する。
【００６７】
ジッタ測定装置４０は、動作回路３０２が出力する出力信号のタイミングジッタを測定する。また、ジッタ測定装置４０は、測定結果を外部に出力してよい。また、電子デバイス３００は、ジッタ測定装置４０に代えて、試験装置１００を備えてもよい。この場合、試験装置１００は、動作回路３０２の出力信号のタイミングジッタに基づいて、動作回路の良否を判定する。試験装置１００は、判定結果を外部に出力してよい。また、ジッタ測定装置４０は、動作回路３０２の内部で生成される信号のタイミングジッタを測定してもよい。
【００６８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【産業上の利用可能性】
【００６９】
以上から明らかなように、本発明によれば、被測定信号のタイミングジッタを容易且つ精度よく算出することができる。また、遅延回路における遅延誤差が生じた場合であっても、タイミングジッタを精度よく算出することができる。
【図面の簡単な説明】
【００７０】
【図１】本発明の実施形態に係る試験装置１００の構成の一例を示す図である。
【図２】被測定信号にタイミングジッタが無い場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。
【図３】被測定信号にタイミングジッタが有る場合に、積分器２０が出力するジッタ測定信号の波形の一例を示す図である。
【図４】ジッタ測定装置４０の構成の一例を示す図である。
【図５】平均化回路３２が出力する波形の一例を示す図である。
【図６】ジッタ測定装置４０の構成の他の例を示す図である。
【図７】サンプル保持回路３６が出力する波形の一例を示す図である。
【図８】サンプル保持回路３６に入力されるジッタ測定信号と、パルス信号との間にスキューが生じる場合に、サンプル保持回路３６がホールドする電圧を説明する図である。
【図９】ジッタ測定装置４０の構成の他の例を示す図である。
【図１０】ジッタ測定装置４０の構成の他の例を示す図である。
【図１１】パルス信号のパルス幅、ジッタ測定信号の増加率及び減少率を制御しない状態の、ジッタ測定信号の波形の一例を示す図である。
【図１２】被測定信号のタイミングジッタを測定する測定方法の一例を示すフローチャートである。
【図１３】本発明の実施形態に係る電子デバイス３００の構成の一例を示す図である。
【符号の説明】
【００７１】
１０・・・パルス発生器、１２・・・遅延回路、１４・・・排他的論理和回路、２０・・・積分器、２２・・・ソース電流源、２４・・・充放電制御部、２６・・・シンク電流源、２８・・・キャパシタ、３０・・・ジッタ算出器、３２・・・平均化回路、３４・・・演算器、３６・・・サンプル保持回路、３８・・・サンプリング回路、４０・・・ジッタ測定装置、５０・・・判定部、６０・・・制御部、１００・・・試験装置、３００・・・電子デバイス、３０２・・・動作回路
【図１】
2006227009.tif 000003
【図２】
2006227009.tif 000004
【図３】
2006227009.tif 000005
【図４】
2006227009.tif 000006
【図５】
2006227009.tif 000007
【図６】
2006227009.tif 000008
【図７】
2006227009.tif 000009
【図８】
2006227009.tif 000010
【図９】
2006227009.tif 000011
【図１０】
2006227009.tif 000012
【図１１】
2006227009.tif 000013
【図１２】
2006227009.tif 000014
【図１３】
2006227009.tif 000015