(57)【要約】【課題】  画素内のスペース効率を改善して受光効率の向上を図る。【解決手段】  固体撮像素子の１つの画素内に、光電変換部（フォトダイオード）と、この光電変換部で生成した信号電荷をＦＤ部に転送する転送トランジスタと、ＦＤ部に対して並列分割された複数の増幅トランジスタと、ＦＤ部（増幅トランジスタのゲート）をリセットするリセットトランジスタと、増幅トランジスタの出力を選択する複数の選択トランジスタとを設けた。複数の増幅トランジスタを並列分割で設けたことで、光電変換部の生成電荷量に対して各トランジスタの面積を縮小でき、画素内でのレイアウトの自由度を向上できる。【選択図】図１
2006179848.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じて信号電荷を生成する光電変換部と、前記光電変換部で生成した信号電荷を画素信号に変換して出力する増幅トランジスタとを含む複数の画素と、
前記増幅トランジスタに電力を供給する電源線及び前記増幅トランジスタからの出力信号を取り出す信号線を備え、
前記増幅トランジスタは、前記複数の画素のうちの少なくとも１つの画素に対して複数設けられ、
前記複数の増幅トランジスタは互いに離された箇所に設けられ、かつ前記複数の増幅トランジスタは前記電源線と前記信号線とに並列に接続されている、
ことを特徴とする固体撮像素子。
【請求項２】
前記光電変換部で生成した信号電荷を前記複数の増幅トランジスタのゲートに転送する転送トランジスタを有することを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記複数の増幅トランジスタの出力信号を独立して選択する複数の選択トランジスタを有することを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記複数の増幅トランジスタは互いに異なる寸法を有することを特徴とする請求項１記載の固体撮像素子。
【請求項５】
前記複数の増幅トランジスタのゲート電位をリセットするリセットトランジスタを有することを特徴とする請求項１記載の固体撮像素子。
【請求項６】
前記複数の増幅トランジスタは、前記複数の画素に共用できるように設けられ、かつ前記複数の画素の光電変換部で生成した信号電荷が前記増幅トランジスタを通して選択的に出力されるように構成されていることを特徴とする請求項１記載の固体撮像素子。
【請求項７】
前記複数の画素に共用できる前記複数の増幅トランジスタは、単一の画素内の箇所、異なる画素内のそれぞれの箇所、互いに隣接する画素との間にまたがった箇所のいずれかの箇所に互いに離して設けられていることを特徴とする請求項６記載の固体撮像素子。
【請求項８】
前記複数の増幅トランジスタは、前記複数の画素に共用できるように設けられ、かつ前記複数の画素の光電変換部で生成した信号電荷が前記増幅トランジスタを通して選択的に出力されるように構成され、さらに前記複数の増幅トランジスタは同一の寸法を有することを特徴とする請求項１記載の固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素内に光電変換部や各種の画素トランジスタを設けたＣＭＯＳイメージセンサ等の固体撮像素子に関する。
【背景技術】
【０００２】
従来、この種の固体撮像素子においては、フォトダイオード（光電変換部）で生成した信号電荷を転送トランジスタ、増幅トランジスタ、リセットトランジスタ等による画素トランジスタ回路によって出力信号に変換し、所定のタイミングで出力するようになっており、通常は１つの画素（フォトダイオード）毎にそれぞれ画素トランジスタ回路を設けたものが知られている。また、複数の画素に対して画素トランジスタ回路の一部を共用する構造のものも知られている。
また、画素内の回路構成としては、画素回路に用いるＭＯＳトランジスタを数等に種々の方式が提案されている。
【０００３】
図８は従来の固体撮像素子における画素内の等価回路例を示す回路図である。
図中、光電変換部としてのフォトダイオード１０の出力は転送トランジスタ１２に接続され、転送パルスによるタイミングでフォトダイオード１０の信号電荷がＦＤ（フローティングデフュージョン）部に転送される。このＦＤ部は、増幅トランジスタ１４のゲートに接続されている。
増幅トランジスタ１４は、このＦＤ部の電位変動に対応する電圧信号または電流信号を出力信号線１６に出力する。
また、ＦＤ部と電源線１８との間には、リセットトランジスタ２０が設けられ、ＦＤ部の電位をリセットパルスのタイミングで電源電位にリセットする。
また、増幅トランジスタ１４と電源線１８との間には、選択トランジスタ２２が設けられ、選択パルスのタイミングで増幅トランジスタ１４の出力が出力信号線１６に出力される。
【０００４】
図９は図８に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
図示のように、複数の画素３０が２次元アレイ状に設けられており、各画素３０内に図８に示すフォトダイオード１０を形成するための受光部１０Ａが配置され、その側部に画素トランジスタ回路３２が設けられている。この画素トランジスタ回路３２内に、上述した転送トランジスタ１２、増幅トランジスタ１４、リセットトランジスタ２０、選択トランジスタ２２等が含まれている。
【０００５】
図１０は２つの画素で画素トランジスタ回路の一部を共用する場合の従来における画素内の素子配置パターンを示す平面図であり、図１１は図１０に示す固体撮像素子における画素内の等価回路例を示す回路図である。
この固体撮像素子は、図１０中の破線ａで示すように、隣接する２つの画素３０Ａ，３０Ｂで共通の画素トランジスタ回路３２Ａを利用するものである。
また、この固体撮像素子は、図１１に示すように、各画素３０Ａ，３０Ｂの受光部１０Ａ，１０Ｂに対応した別々の転送トランジスタ１２Ａ，１２Ｂを備え、これらを共通のＦＤ部に接続し、それ以降の増幅トランジスタ１４、リセットトランジスタ２０、選択トランジスタ２２等を共用するような構造となっている（例えば特許文献１参照）。
【０００６】
図１２は４つの画素で画素トランジスタ回路の一部を共用する場合の従来にける画素内の等価回路例を示す回路図であり、図１３は図１２に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
この固体撮像素子は、図１３中の破線ｂで示すように、隣接する４つの画素３０Ａ，３０Ｂ，３０Ｃ，３０Ｄで共通の画素トランジスタ回路３２を利用するものである。また、この固体撮像素子は、図１２に示すように、各画素３０Ａ，３０Ｂ，３０Ｃ，３０Ｄの受光部１０Ａ，１０Ｂ，１０Ｃ，１０Ｄに対応した別々の転送トランジスタ１２を備え、これらは共通のＦＤ部に接続され、それ以降の増幅トランジスタ１４、リセットトランジスタ２０等を共用するような構造となっている。
【特許文献１】特開２００４−１７２９５０
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来技術では、１つのフォトダイオードで生成した信号電荷を１つの増幅トランジスタで画素信号に変換して出力する構造であるので、十分な信号レベルを得るためには、大きい面積の増幅トランジスタを形成することが必要となる。
しかし、１画素内で大きい面積の画素トランジスタを配置する場合、レイアウト上、無駄な領域が生じることになり、画素内のスペース効率が悪くなる。特に、図１０に示した２画素共用構造や図１３に示した４画素共用構造においては、無駄な空領域３５が発生し、画素内のスペース効率を更に悪くする傾向にある。
この結果、１画素の面積に対して相対的にフォトダイオードの受光面積が小さくなり、集光効率（感度）が悪くなるという問題がある。
【０００８】
そこで本発明は、光電変換部の信号電荷を有効に変換出力でき、かつ、画素内のスペース効率を改善して受光効率の向上を図ることが可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述の目的を達成するため、本発明の固体撮像素子は、入射光量に応じて信号電荷を生成する光電変換部と、前記光電変換部で生成した信号電荷を画素信号に変換して出力する増幅トランジスタとを含む複数の画素と、前記増幅トランジスタに電力を供給する電源線及び前記増幅トランジスタからの出力信号を取り出す信号線を備え、前記増幅トランジスタは、前記複数の画素のうちの少なくとも１つの画素に対して複数設けられ、前記複数の増幅トランジスタは互いに離された箇所に設けられ、かつ前記複数の増幅トランジスタは前記電源線と前記信号線とに並列に接続されていることを特徴とする。
【発明の効果】
【００１０】
本発明の固体撮像素子によれば、複数の画素のうちの少なくとも１つの光電変換部に対して複数の増幅トランジスタを有し、この複数の増幅トランジスタは、互いに離された箇所に設けられるとともに電源線と信号線とに並列に接続された、いわゆる並列分割された状態に構成され、この複数の増幅トランジスタによって信号電荷を画素信号に変換して出力するようにしたことから、光電変換部の生成電荷量に対して各増幅トランジスタの面積を縮小することが可能となり、また、画素内でのレイアウトの自由度を向上することができる。
したがって、上述のように並列分割された複数の増幅トランジスタによって光電変換部の信号電荷を有効に変換出力でき、かつ、小面積のトランジスタを画素内にコンパクトに配置して画素内のスペース効率を改善し、その分、画素内の受光面積の占有率を上げて、受光効率の向上を図ることができる効果がある。
【００１１】
また、例えば光電変換部で生成した信号電荷を複数の増幅トランジスタのゲートに転送する転送トランジスタを設けることにより、光電変換部の信号電荷を適正なタイミングで増幅トランジスタに転送できる。また、複数の増幅トランジスタのゲート電位をリセットするリセットトランジスタを設けることにより、適正なリセット動作を行うことができる。
また、複数の増幅トランジスタの出力を独立して選択する複数の選択トランジスタを設けることにより、増幅トランジスタの選択によって出力信号の切り替えを行うことが可能となり、例えば出力モードの多様化等、固体撮像素子の機能向上に寄与できる。
【００１２】
また、例えば複数の増幅トランジスタを互いに異なる大きさとすることで、上述した選択トランジスタによって出力を選択する際に、レベルの異なる出力信号を選択でき、出力信号の多様化を図ることが可能である。
さらに、複数の増幅トランジスタを複数の画素に共用できるように配置し、複数の画素の光電変換部で生成された信号電荷が上記増幅トランジスタを通して選択的に出力されるように構成することにより、従来はロススペースが大きかった共用構造の固体撮像素子において、画素内のスペース効率を大幅に改善でき、受光効率の向上を図ることができる効果がある。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態では、固体撮像素子の画素内に、光電変換部（フォトダイオード）と、この光電変換部で生成した信号電荷をＦＤ部に転送する転送トランジスタと、ＦＤ部にゲートが接続され、かつ電源線と信号線間に並列接続された複数の増幅トランジスタと、ＦＤ部（増幅トランジスタのゲート）をリセットするリセットトランジスタと、増幅トランジスタの出力を選択する複数の選択トランジスタとを設けたものであり、そして、リセットトランジスタ、選択トランジスタを含む増幅トランジスタは互いに離された箇所に設けられた、いわゆる並列分割された構成になっている。
このような固体撮像素子では、複数の増幅トランジスタを上述の並列分割された構成にしたことから、光電変換部の生成電荷量に対して各トランジスタの面積を縮小することが可能となり、また、画素内でのレイアウトの自由度を向上することができるので、画素内のスペース効率を改善し、かつ、画素内の受光面積の占有率を上げて受光効率の向上を図る。
【００１４】
また、複数の画素（光電変換部）で画素トランジスタ回路を共用する固体撮像素子においても同様に、複数の光電変換部に接続された複数の転送トランジスタを介して複数の増幅トランジスタ、リセットトランジスタ、及び選択トランジスタを設けることにより、光電変換部の生成電荷量に対して各トランジスタの面積を縮小することが可能となり、また、画素内でのレイアウトの自由度を向上することができるので、画素内のスペース効率を改善し、かつ、画素内の受光面積の占有率を上げて受光効率の向上を図る。
【００１５】
〔第１の実施の形態〕
図１は本発明の第１の実施の形態の固体撮像素子における画素内の等価回路例を示す回路図である。
図１に示すように、この固体撮像素子は、１つの画素内に、１つのフォトダイオード（光電変換部）１１０、１つの転送トランジスタ１１２、２つの増幅トランジスタ１１４Ａ，１１４Ｂ、２つの選択トランジスタ１１６Ａ，１１６Ｂ、２つのリセットトランジスタ１１８Ａ，１１８Ｂを設けたものであり、これらトランジスタのうち、増幅トランジスタ１１４Ａと選択トランジスタ１１６Ａとリセットトランジスタ１１８Ａは図１中の破線Ａで囲まれた領域に配置され、また、増幅トランジスタ１１４Ｂと選択トランジスタ１１６Ｂとリセットトランジスタ１１８Ｂは図１中の破線Ｂで囲まれた領域に配置されている。
また、リセットトランジスタ１１８Ａと１１８ＢはＦＤ部と電源線１２２との間に並列に接続され、増幅トランジスタ１１４Ａと１１４Ｂは信号線１２０と電源線１２２との間に並列に接続されされているとともに、そのゲートはＦＤ部に接続され、リセットトランジスタ１１８Ａは増幅トランジスタ１１４Ａのソースと電源線１２２との間に接続され、さらに、リセットトランジスタ１１８Ｂは増幅トランジスタ１１４Ｂのソースと電源線１２２との間に接続されている。
転送トランジスタ１１２は、フォトダイオード１１０で生成した信号電荷を転送パルスに基づいてＦＤ部に転送するものである。
増幅トランジスタ１１４Ａ，１１４Ｂは、このＦＤ部の電位変動に対応する電圧信号または電流信号を生成し、共通の出力信号線１２０に出力する。
【００１６】
選択トランジスタ１１６Ａ，１１６Ｂは、選択パルスに基づいて増幅トランジスタ１１４Ａ、１１４Ｂの出力を独立して選択するものである。したがって、選択パルスの制御により、両方の増幅トランジスタ１１４Ａ，１１４Ｂを選択して合成した出力信号を出力することも可能であるが、一方の増幅トランジスタ１１４Ａ，１１４Ｂを選択して出力信号を出力することも可能であり、動作モードに応じて切り換えることができる。
リセットトランジスタ１１８Ａ，１１８Ｂは、共通のリセットパルスによってＦＤ部の電位を電源線１２２にリセットするものであり、各増幅トランジスタ１１４Ａ，１１４Ｂ毎に設けることで、効率よくリセットを行えるようになっている。
【００１７】
なお、本第１の実施の形態において、２つの増幅トランジスタ１１４Ａ，１１４Ｂは互いに同一サイズのものを用いることも可能であるが、異なるサイズとすることにより、一方の増幅トランジスタ１１４Ａ，１１４Ｂを選択して出力する場合に出力レベルに差をつけることが可能であり、いずれの形態を選択するかは任意である。
【００１８】
図２は図１に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
図２に示すように、複数の画素１３０が２次元アレイ状に設けられており、各画素１３０内に図１に示すフォトダイオード１１０を形成するための受光部１１０Ａが配置され、その側部に互いに離された１対の画素トランジスタ回路１３２Ａ、１３２Ｂが設けられている。そして、一方の画素トランジスタ回路１３２Ａ内に、上述した転送トランジスタ１１２、増幅トランジスタ１１４Ａ、選択トランジスタ１１６Ａ、リセットトランジスタ１１８Ａが含まれている。また、他方の画素トランジスタ回路１３２Ｂ内に、上述した増幅トランジスタ１１４Ｂ、選択トランジスタ１１６Ｂ、リセットトランジスタ１１８Ｂが含まれている。
【００１９】
このような第１の実施の形態に示す固体撮像素子によれば、図２からも明らかなように、画素トランジスタ回路１３２Ａ、１３２Ｂが互いに離されて画素１３０内に設けられるため、画素トランジスタ回路の配設スペースが図９に示した従来の画素トランジスタ回路に比較して小面積化され、かつレイアウトの自由度が大きくなっており、その分、受光部１１０Ａの面積が相対的に大きくなって受光効率を向上できるほか、集光効率を改善したパターンとなる。
また、図２に示すように、画素トランジスタ回路１３２Ａと１３２Ｂに面積的な寸法差をつけることにより、出力信号のレベルに差をつけることが可能であるとともに、出力信号の調整可能範囲を拡大することができる。
【００２０】
次に、図３により本発明の固体撮像素子における画素内の素子配置の変形例について説明する。図３は図１に示した固体撮像素子の画素内の素子配置パターンの変形例を示す平面図である。
【００２１】
２次元アレイ状に設けられた複数の画素１３０内には、図３に示すように、フォトダイオード１１０の受光部１１０Ａが配置され、この受光部１１０Ａの縦方向の側部と横方向の側部には、互いに離された分割状態の画素トランジスタ回路１３２Ａ及び１３２Ｂのいずれか一方が設けられている。そして、上記と同様にして、一方の画素トランジスタ回路１３２Ａ内に、上述した転送トランジスタ１１２、増幅トランジスタ１１４Ａ、選択トランジスタ１１６Ａ、リセットトランジスタ１１８Ａが含まれている。また、他方の画素トランジスタ回路１３２Ｂ内に、上述した増幅トランジスタ１１４Ｂ、選択トランジスタ１１６Ｂ、リセットトランジスタ１１８Ｂが含まれている。
【００２２】
このような固体撮像素子においては、互いに離された画素トランジスタ回路が縦・横に分けて配置されるため、上記図２に示す場合と同様な効果が得られるほか、フォトダイオードのレイアウトの自由度を更に向上でき、かつ受光部１１０Ａが正方形状になることによって集光効率を改善できる。
【００２３】
〔第２の実施の形態〕
図４は２つの画素で画素トランジスタ回路を共用する場合の本発明の第２の実施の形態における画素内の等価回路例を示す回路図であり、図５は図４に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
この固体撮像素子は、図５中の破線ｃで示すように、縦方向に隣接する２つの画素１４０Ａ，１４０Ｂ内に、互いに離された画素トランジスタ回路１４２Ａ及び１４２Ｂの一方が設けられ、この画素トランジスタ回路１４２Ａと１４２Ｂは２つの画素１４０Ａ，１４０Ｂで共用されるものである。
【００２４】
また、固体撮像素子は、図４に示すように、図５に示す各画素１４０Ａ，１４０Ｂの受光部１１０Ａ，１１０Ｂにそれぞれ形成される図４のフォトダイオード１１０に対応した別々の転送トランジスタ１１２を備え、これらは共通のＦＤ部に接続され、それ以降の増幅トランジスタ１１４Ａ，１１４Ｂ、リセットトランジスタ１１８Ａ，１１８Ｂ、選択トランジスタ１１６Ａ，１１６Ｂ等は画素１４０Ａ，１４０Ｂで共用される構成になっている。
すなわち、図５に示す画素トランジスタ回路１４２Ａは、図４の破線Ａで囲まれた領域に設けられる増幅トランジスタ１１４Ａと選択トランジスタ１１６Ａとリセットトランジスタ１１８Ａとから構成されている。また、図５に示す画素トランジスタ回路１４２Ｂは、図４の破線Ｂで囲まれた領域に設けられる増幅トランジスタ１１４Ｂと選択トランジスタ１１６Ｂとリセットトランジスタ１１８Ｂとから構成されている。
また、リセットトランジスタ１１８Ａと１１８ＢはＦＤ部と電源線１２２との間に並列に接続され、増幅トランジスタ１１４Ａと１１４Ｂは信号線１２０と電源線１２２との間に並列に接続されされているとともに、そのゲートはＦＤ部に接続されている。選択トランジスタ１１６Ａは増幅トランジスタ１１４Ａのドレインと電源線１２２との間に接続され、さらに、選択トランジスタ１１６Ｂは増幅トランジスタ１１４Ｂのドレインと電源線１２２との間に接続されている。
このような固体撮像素子においても、転送パルスの制御によって各画素のフォトダイオード１１０Ａ，１１０Ｂを選択し、増幅トランジスタ１１４Ａ，１１４Ｂから画素信号を出力する。
【００２５】
このような第２の実施の形態に示す固体撮像素子によれば、図５の破線ｃで示す画素１４０Ａ，１４０Ｂ内のスペースは、互いに離された画素トランジスタ回路１４２Ａ，１４２Ｂの部分が図１０に示した従来の画素トランジスタ回路に比較して小面積化され、かつレイアウトの自由度が大きくなっており、その分、受光部１１０Ａ，１１０Ｂの面積が相対的に大きくなって受光効率を向上できるほか、集光効率を改善したパターンとなる。
また、この本発明は、このような共用構造の画素において、より顕著な効果が得られるものである。
【００２６】
〔第３の実施の形態〕
図６は４つの画素で画素トランジスタ回路を共用する場合の本発明の第３の実施の形態にける画素内の等価回路例を示す回路図であり、図７は図６示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
この固体撮像素子は、図７中の破線ｄで示すように、縦方向に隣接する４つの画素１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄのうち、隣接する２つの画素１４０Ａと１４０Ｂとの間、及び隣接する２つの画素１４０Ｃと１４０Ｄとの間のそれぞれにまたがって、互いに離された画素トランジスタ回路１４２Ａ及び１４２Ｂの一方が設けられ、この画素トランジスタ回路１４２Ａと１４２Ｂが４つの画素１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄで共用されるものである。
【００２７】
また、固体撮像素子は、図６に示すように、図７に示す各画素１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄの受光部１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄにそれぞれ形成される図６のフォトダイオード１１０に対応した別々の転送トランジスタ１１２を備え、これらは共通のＦＤ部に接続され、それ以降の増幅トランジスタ１１４Ａ，１１４Ｂ、リセットトランジスタ１１８Ａ，１１８Ｂ等は画素１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄで共用される構成になっている。
すなわち、図７に示す画素トランジスタ回路１４２Ａは、図６の破線Ａで囲まれた領域に設けられる増幅トランジスタ１１４Ａとリセットトランジスタ１１８Ａとから構成されている。また、図７に示す画素トランジスタ回路１４２Ｂは、図６の破線Ｂで囲まれた領域に設けられる増幅トランジスタ１１４Ｂとリセットトランジスタ１１８Ｂとから構成されている。
また、リセットトランジスタ１１８Ａと１１８ＢはＦＤ部と電源線１２２との間に並列に接続され、増幅トランジスタ１１４Ａと１１４Ｂは信号線１２０と電源線１２２との間に並列に接続されされているとともに、そのゲートはＦＤ部に接続されている。
このような固体撮像素子においても、転送パルスの制御によって各画素のフォトダイオード１１０を選択し、増幅トランジスタ１１４Ａ，１１４Ｂから画素信号を出力する。
【００２８】
このような第３の実施の形態に示す固体撮像素子によれば、図７の破線ｄで示す画素１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄ内のスペースは、図１３に示した従来の画素トランジスタ回路に比較して小面積化され、かつレイアウトの自由度が大きくなっており、その分、受光部１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄの面積が相対的に大きくなって受光効率を向上できるほか、受光部１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄが正方形状になることによって集光効率を改善したパターンとなる。
【００２９】
また、図７に示すように、複数の画素１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄの受光部１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ（光電変換部）に対して共用される画素トランジスタ回路１４２Ａと１４２Ｂを同等の寸法とし、さらに、図１３の従来例に示すように、長さＬと幅Ｗの寸法を有する画素トランジスタ回路３２と比較して、互いに離された画素トランジスタ回路１４２Ａと１４２Ｂの各長手方向の寸法１／２Ｌを加えたトータルの長さを上記従来の画素トランジスタ回路３２の長さＬと同等にし、かつ画素トランジスタ回路１４２Ａ及び１４２Ｂの幅寸法を従来の画素トランジスタ回路３２の幅Ｗの二分の一以上にすれば、画素トランジスタ回路１４２Ａ，１４２Ｂを従来の画素トランジスタ回路３２の能力を保ったまま、フォトダイオードの受光面積を広げることが可能になる。このことは、共用画素数が多いほど、スペース効率の向上を図ることが可能になる。
【００３０】
なお、本発明は、上述のような実施の形態に限定されるものではなく、特に画素内に配置するトランジスタの構成としては種々の変形が可能であり、少なくとも増幅トランジスタを並列分割した構成であれば、その他のトランジスタ構成については特に限定されないものとする。
また、第２の実施の形態では縦２画素共用の場合の例を、第３の実施の形態では縦４画素共用の場合の例を説明したが、４画素以上共用の構造においても本発明を適用して、スペース効率の向上を図ることが可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施の形態の固体撮像素子における画素内の等価回路例を示す回路図である。
【図２】図１に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
【図３】図１に示す固体撮像素子の画素内の素子配置パターンの変形例を示す平面図である。
【図４】本発明の第２の実施の形態の固体撮像素子における画素内の等価回路例を示す回路図である。
【図５】図４に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
【図６】本発明の第３の実施の形態の固体撮像素子における画素内の等価回路例を示す回路図である。
【図７】図６に示す固体撮像素子の素子配置パターンを示す平面図である。
【図８】従来の固体撮像素子における画素内の等価回路例を示す回路図である。
【図９】図８に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
【図１０】従来の２画素共用構造をしている固体撮像素子の画素内の素子配置パターンを示す平面図である。
【図１１】図１０に示す固体撮像素子における画素内の等価回路例を示す回路図である。
【図１２】従来の４画素共用構造をしている固体撮像素子における画素内の等価回路例を示す回路図である。
【図１３】図１２に示す固体撮像素子の画素内の素子配置パターンを示す平面図である。
【符号の説明】
【００３２】
１１０……フォトダイオード、１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ……受光部、１１２Ａ、１１２Ｂ……転送トランジスタ、１１４Ａ、１１４Ｂ……増幅トランジスタ、１１６Ａ、１１６Ｂ……選択トランジスタ、１１８Ａ、１１８Ｂ……リセットトランジスタ、１２０……出力信号線、１４０Ａ，１４０Ｂ，１４０Ｃ，１４０Ｄ……画素。
【図１】
2006179848.tif 000003
【図２】
2006179848.tif 000004
【図３】
2006179848.tif 000005
【図４】
2006179848.tif 000006
【図５】
2006179848.tif 000007
【図６】
2006179848.tif 000008
【図７】
2006179848.tif 000009
【図８】
2006179848.tif 000010
【図９】
2006179848.tif 000011
【図１０】
2006179848.tif 000012
【図１１】
2006179848.tif 000013
【図１２】
2006179848.tif 000014
【図１３】
2006179848.tif 000015