(57)【要約】【課題】  入力信号位相に同期した出力信号を得ることができる位相同期回路に関し、入力信号断によっても出力信号の周波数変動を抑制する。【解決手段】  入力信号ＩＮと比較信号との位相を比較する位相比較器１と、チャージポンプ２と、ローパスフィルタ３と、自走回路４と、電圧制御発振器５と、分周器６とを含む位相同期回路であって、自走回路４は、入力断検出回路１１と、アナログセレクタ１２と、定電圧発生回路１３と、コンデンサ１４と、切替部１５とを含み、同期検出回路１６からの同期状態の検出信号により切替部１５をオンとして、ローパスフィルタ３の出力信号をコンデンサ１４により保持し、入力信号断時に、コンデンサ１４により保持した電圧を制御電圧とし、同期外れの検出信号によりコンデンサ１４を切り離して、定電圧発生回路１３の出力信号を制御電圧とする。【選択図】      図３
2006253869.tif 000002
【特許請求の範囲】
【請求項１】
入力信号と比較信号との位相を比較する位相比較器と、該位相比較器の出力信号を入力するチャージポンプと、該チャージポンプの出力信号を入力するローパスフィルタと、該ローパスフィルタの出力信号を入力する自走回路と、該自走回路の出力信号を制御電圧として入力する電圧制御発振器と、該電圧制御発振器の出力信号の周波数を前記入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、
前記自走回路は、前記入力信号の断を検出する入力断検出回路と、定電圧発生回路と、前記ローパスフィルタの出力信号と前記定電圧発生回路の出力信号とを前記入力断検出回路からの検出信号により切替えて前記電圧制御発振器に制御電圧として入力するアナログセレクタと、前記ローパスフィルタの出力信号を保持するコンデンサとを備えた
ことを特徴とする位相同期回路。
【請求項２】
前記自走回路は、前記入力信号の断を検出する入力断検出回路と、定電圧発生回路と、前記ローパスフィルタの出力信号と前記定電圧発生回路の出力信号とを前記入力断検出回路からの検出信号により切替えて前記電圧制御発振器に制御電圧として入力するアナログセレクタと、前記位相比較器に入力する前記入力信号と前記比較信号との位相差を基に同期状態か否かを検出する同期検出回路と、該同期検出回路からの同期状態の検出信号によりオン状態とする切替部と、オン状態となった前記切替部を介して前記ローパスフィルタの出力信号を入力して保持するコンデンサとを備えたことを特徴とする請求項１記載の位相同期回路。
【請求項３】
入力信号と比較信号との位相を比較する位相比較器と、該位相比較器の出力信号を入力するチャージポンプと、該チャージポンプの出力信号を入力するローパスフィルタと、該ローパスフィルタの出力信号を入力する自走回路と、該自走回路の出力信号を制御電圧として入力する電圧制御発振器と、該電圧制御発振器の出力信号の周波数を前記入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、
前記自走回路は、前記入力信号の断を検出する入力断検出回路と、定電圧発生回路と、前記ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、該振幅制限回路の出力信号と前記定電圧発生回路の出力信号とを前記入力断検出回路からの検出信号により切替えて前記電圧制御発振器に制御電圧として入力するアナログセレクタとを備えた
ことを特徴とする位相同期回路。
【請求項４】
入力信号と比較信号との位相を比較する位相比較器と、該位相比較器の出力信号を入力するチャージポンプと、該チャージポンプの出力信号を入力するローパスフィルタと、該ローパスフィルタの出力信号を入力する自走回路と、該自走回路の出力信号を制御電圧として入力する電圧制御発振器と、該電圧制御発振器の出力信号の周波数を前記入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、
前記自走回路は、前記入力信号の断を検出する入力断検出回路と、定電圧発生回路と、前記ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、前記位相比較器に入力する前記入力信号と前記比較信号との位相差により同期状態か否かを検出する同期検出回路と、該同期検出回路による同期状態の検出信号により前記定電圧発生回路の出力信号から前記振幅制限回路の出力信号に切替えるアナログセレクタとを備えた
ことを特徴とする位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の位相に同期化させた出力信号を電圧制御発振器から発生させる位相同期回路に関する。
【背景技術】
【０００２】
位相同期回路（ＰＬＬ；Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）は、既に各種の構成が知られており、図１２は、自走状態を維持できる従来の一般的な位相同期回路を示す。同図に於いて、１０１は位相比較器、１０２はチャージポンプ、１０３はローパスフィルタ（又はループフィルタ）、１０４は自走回路、１０５は電圧制御発振器（ＶＣＯ；Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、１０６は分周器、ＩＮは入力信号、ＯＵＴは出力信号、ｆｒは入力信号周波数（又は基準周波数）、ｆｏは出力信号周波数、ｆｐは比較周波数を示し、入力信号周波数ｆｒと出力信号周波数ｆｏとが相違する場合に、分周器１０６により、出力信号周波数ｆｏを分周して、入力信号周波数ｆｒと同一周波数とする。
【０００３】
位相比較器１０１は、周波数ｆｒの入力信号ＩＮと、周波数ｆｐの比較信号との位相差に対応した信号を出力してチャージポンプ１０２に入力する。このチャージポンプ１０２の出力信号をローパスフィルタ１０３と自走回路１０４とを介して電圧制御発振器１０５に制御電圧として入力し、入力信号ＩＮの位相に同期した位相の出力信号ＯＵＴを、図示を省略している後段の回路に供給すると共に、分周器１０６を介して、位相比較器１０１にフィードバックする。なお、ローパスフィルタ１０３は、演算増幅器を用いたアクティブフィルタ構成とする場合が一般的である。又自走回路１０４は、入力信号ＩＮが正常の場合に、ローパスフィルタ１０３の出力信号を選択して、電圧制御発振器１０５の制御電圧とし、入力信号ＩＮ断検出時は、所定の電圧を選択して、電圧制御発振器１０５の制御電圧とする。
【０００４】
図１３は、前述のローパスフィルタ１０３と電圧制御発振器１０５との間に接続した従来の自走回路１０４の説明図であり、入力断検出回路１１１と、アナログセレクタ１１２と、定電圧発生回路１１３とを含む構成を有するものである。アナログセレクタ１１２は、入力断検出回路１１１からの検出信号により制御されて、入力信号ＩＮが正常の場合、ローパスフィルタ１０３側を選択し、入力断検出回路１１１により入力信号ＩＮの断を検出すると、アナログセレクタ１１２を制御して、定電圧発生回路１１３からの定電圧を電圧制御発振器１１３の制御電圧とするもので、その場合は、入力信号ＩＮとは関係のない自走状態となる。
【０００５】
図１４は、集積回路化された自走回路の一例を示すものであり、定電圧発生回路１１３は電池として示している。又入力断検出回路１１１は、単安定マルチバイブレータにより構成した場合を示し、Ｒ１，Ｃ１は、単安定マルチバイブレータの出力信号を、少なくとも、入力信号ＩＮの周期より長い周期となるように時定数を設定する為のものである。従って、周波数ｆｒの入力信号ＩＮが端子Ｂに継続して入力される正常状態に於いては、端子ＱからハイレベルＨの信号が出力される。入力信号ＩＮ断の場合は、前述の時定数に従った時間後に、端子Ｑから入力断検出を示すローレベルＬの信号が出力される。
【０００６】
又アナログセレクタ１１２は、端子Ｘ０に定電圧発生回路１１３の電圧を入力し、端子Ｘ１にローパスフィルタ１０３の出力信号を入力し、端子Ａに、入力断検出回路１１１の単安定マルチバイブレータの端子Ｑの出力信号を入力する。又端子Ｘから電圧制御発振器１０５に対する制御電圧を出力する。このアナログセレクタ１１２は、入力端子Ｘ０，Ｘ１と出力端子Ｘとの間の切替えを行うものであり、信号の論理レベルをＨ，Ｌで表すと、Ａ＝Ｈの時に、Ｘ１→Ｘ、Ａ＝Ｌの時に、Ｘ０→Ｘの選択切替えを行うものである。即ち、入力信号が正常な場合は、ローパスフィルタ１０３の出力信号を、電圧制御発振器１０５の制御電圧として入力し、入力信号断の場合は、定電圧発生回路１１３からの定電圧を、電圧制御発振器１０５の制御電圧として入力することになる。この定電圧を制御電圧とした場合には、入力信号位相とは直接的な関係のない信号を出力する自走状態となる。
【０００７】
図１５は、自走機能の有無に対応した動作説明図であり、（Ａ）は自走機能無しの場合を示し、（Ｂ）は自走機能有りで、理想的な状態の場合を示し、（Ｃ）は自走機能有りで、周波数ずれを含む場合を示す。又位相比較器１０１に入力する入力信号ＩＮの周波数を基準周波数ｆｒとし、分周器１０６からの信号の周波数を比較周波数ｆｐとし、又チャージポンプ１０２の出力信号と、ローパスフィルタ１０３の出力信号（ＶＣＯ（電圧制御発振器１０５）制御電圧）及び自走機能有りの場合の自走回路出力とを、引込み状態と、同期状態と、入力断状態及び自走状態とについて示す。
【０００８】
自走機能無しの場合は、図１５の（Ａ）に示すように、入力信号断、即ち、基準周波数ｆｒ零となると、位相比較器１０１に於いては、比較周波数ｆｐの信号位相に対して、基準周波数ｆｒの信号位相が遅れていると判断した位相比較出力信号となり、ローパスフィルタ１０３の出力信号は急速に低下して、電圧制御発振器１０５の出力信号周波数は中心周波数より低い周波数となる。従って、入力信号断となると、同期状態と比較して出力信号周波数が大きくずれることになる。その後、入力信号が回復した時には、電圧制御発振器１０５の出力信号周波数が、入力信号周波数と大きく相違して、同期引込み状態となるまでの時間が長くなる。なお、図１５の（Ａ）に於ける比較周波数ｆｐの低下についての正確な表示は省略している。
【０００９】
そこで、前述のように、自走回路１０４を設けて、入力信号断の場合に、電圧制御発振器１０５の出力信号周波数を、引込み範囲のほぼ中心の周波数となるように制御して、自走状態に於ける出力信号周波数の大きなずれを防止する。それにより、再同期引込みの高速化を図ることができる。この自走回路１０４を設けた場合の動作を、図１５の（Ｂ）と（Ｃ）とに示すものであり、理想状態の場合は、図１５の（Ｂ）に示すように、入力信号断により、ローパスフィルタ出力は低下するが、入力信号断検出の遅れがなく、自走回路１０５からの定電圧が、入力信号断直前の制御電圧とほぼ同一の場合、入力断検出時点に於ける自走回路出力は殆ど変化しない状態となり、電圧制御発振器１０５は、自走状態となっても、入力信号断前の出力信号周波数と同一或いは僅かに相違する出力信号周波数を維持することができ、入力信号の回復により、直ちに同期状態に復帰することができる。
【００１０】
しかし、実際は、位相比較器１０１に対する入力信号断の場合、入力断検出回路１１１（図１３参照）による入力断検出に要する時間の為に、図１５の（Ｃ）に示すように、ローパスフィルタ１０３の出力信号の低下に従った制御電圧が電圧制御発振器１０５に入力される。従って、入力断検出と示すタイミングに於いては、ローパスフィルタ出力として示す信号低下に対応して、電圧制御発振器１０５の制御電圧は低下するから、電圧制御発振器１０５の出力信号周波数は大きく変動する。
【００１１】
又前述の位相同期回路の自走回路として、入力信号断検出により、ローパスフィルタの出力信号をホールドオーバ回路により保持させて、この保持した値を制御電圧として電圧制御発振器に入力し、入力信号断直前の出力信号周波数を維持させる構成に於いて、入力断検出に要する時間後のローパスフィルタの出力信号はレベルが低下しているから、ホールドオーバ回路に保持させても、入力信号断直前のローパスフィルタの出力信号でなくなる。そこで、入力断検出回路に入力する入力信号を、入力信号断に要する時間だけ遅延回路により遅延させて位相比較器に入力する構成とし、入力信号断を検出した時のローパスフィルタの出力信号を、ホールドオーバ回路により保持させて、電圧制御発振器の制御電圧とする構成が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平８−８４０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
一般に、位相同期回路の出力信号周波数ｆｏは、位相比較器１０１に入力する入力信号周波数ｆｒに比較して高いものである。その為に分周器１０６を設けて、位相比較器１０１に入力する信号の周波数を同一となるように分周している。このような周波数関係から、入力信号周波数ｆｒの僅かな変動が、出力信号周波数ｆｏに対する複数周期分に相当することになる。従って、この出力信号周波数ｆｏの変化を抑制する為に、定電圧を出力する自走回路１０４を設けているが、図１５の（Ｃ）に示すように、短時間ではあるが、制御電圧の大きな変化があり、それによる出力信号周波数ｆｏの変動が生じる問題がある。
【００１３】
本発明は、前述の問題点を解決するもので、入力信号断による出力信号周波数の変動を抑制することを目的とし、それにより入力信号回復による正常復帰の迅速化を図るものである。
【課題を解決するための手段】
【００１４】
本発明の位相同期回路は、入力信号と比較信号との位相を比較する位相比較器と、この位相比較器の出力信号を入力するチャージポンプと、このチャージポンプの出力信号を入力するローパスフィルタと、このローパスフィルタの出力信号を入力する自走回路と、この自走回路の出力信号を制御電圧として入力する電圧制御発振器と、この電圧制御発振器の出力信号の周波数を入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号と定電圧発生回路の出力信号とを、入力断検出回路からの検出信号により切替えて、電圧制御発振器に制御電圧として入力するアナログセレクタと、ローパスフィルタの出力信号を保持するコンデンサとを備えた構成とする。
【００１５】
又前記自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号と定電圧発生回路の出力信号とを、入力断検出回路からの検出信号により切替えて、電圧制御発振器に制御電圧として入力するアナログセレクタと、位相比較器に入力する入力信号と比較信号との位相差を基に、同期状態か否かを検出する同期検出回路と、この同期検出回路からの同期状態の検出信号によりオン状態とする切替部と、オン状態となった前記切替部を介してローパスフィルタの出力信号を入力して保持するコンデンサとを備えることができる。
【００１６】
又本発明の位相同期回路は、入力信号と比較信号との位相を比較する位相比較器と、この位相比較器の出力信号を入力するチャージポンプと、このチャージポンプの出力信号を入力するローパスフィルタと、このローパスフィルタの出力信号を入力する自走回路と、この自走回路の出力信号を制御電圧として入力する電圧制御発振器と、この電圧制御発振器の出力信号の周波数を前記入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、この振幅制限回路の出力信号と定電圧発生回路の出力信号とを、入力断検出回路からの検出信号により切替えて、電圧制御発振器に制御電圧として入力するアナログセレクタとを備えている。
【００１７】
又本発明の位相同期回路は、入力信号と比較信号との位相を比較する位相比較器と、この位相比較器の出力信号を入力するチャージポンプと、このチャージポンプの出力信号を入力するローパスフィルタと、このローパスフィルタの出力信号を入力する自走回路と、この自走回路の出力信号を制御電圧として入力する電圧制御発振器と、この電圧制御発振器の出力信号の周波数を前記入力信号の周波数に一致させる為の分周器とを含む位相同期回路に於いて、自走回路は、入力信号の断を検出する入力断検出回路と、定電圧発生回路と、ローパスフィルタの出力信号の振幅値を制限する振幅制限回路と、位相比較器に入力する入力信号と比較信号との位相差により同期状態か否かを検出する同期検出回路と、この同期検出回路による同期状態の検出信号により、定電圧発生回路の出力信号から振幅制限回路の出力信号に切替えるアナログセレクタとを備えている。
【発明の効果】
【００１８】
ローパスフィルタの出力信号をコンデンサにより保持して、入力信号断時に、そのコンデンサにより保持した電圧を、電圧制御発振器の制御電圧とすることにより、入力信号断時の出力信号周波数の変動を抑制することができる。又同期状態に於ける制御電圧の範囲を制限することにより、入力信号断検出までの制御電圧と定電圧発生回路からの定電圧とをほぼ同一とすることができるので、入力信号断時の出力信号周波数の変動を抑制することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の位相同期回路は、図３を参照すると、入力信号ＩＮと比較信号との位相を比較する位相比較器１と、この位相比較器１の出力信号を入力するチャージポンプ２と、このチャージポンプ２の出力信号を入力するローパスフィルタ３と、このローパスフィルタ３の出力信号を入力する自走回路４と、この自走回路４の出力信号を制御電圧として入力する電圧制御発振器５と、この電圧制御発振器５の出力信号の周波数ｆｏを前記入力信号ＩＮの周波数ｆｒに一致させる為の分周器６とを含む位相同期回路であって、自走回路４は、入力信号ＩＮの断を検出する入力断検出回路１１と、定電圧発生回路１３と、ローパスフィルタ３の出力信号と定電圧発生回路１３の出力信号とを、入力断検出回路１１からの検出信号により切替えて、電圧制御発振器５に制御電圧として入力するアナログセレクタ１２と、位相比較器１に入力する入力信号ＩＮと比較信号との位相差を基に同期状態か否かを検出する同期検出回路１６と、この同期検出回路１６からの同期状態の検出信号によりオン状態とする切替部１５と、オン状態となった切替部１５を介して、ローパスフィルタ３の出力信号を入力して保持するコンデンサ１４とを備えている。
【実施例１】
【００２０】
図１は、本発明の実施例１の説明図であり、１は位相比較器、２はチャージポンプ、３はローパスフィルタ、４は自走回路、５は電圧制御発振器（ＶＣＯ）、６は分周器、１１は入力断検出回路、１２はアナログセレクタ、１３は定電圧発生回路、１４はコンデンサを示す。又ＩＮは入力信号、ＯＵＴは出力信号、ｆｒは入力信号周波数（基準周波数）、ｆｏは出力信号周波数、ｆｐは分周出力信号周波数（比較周波数）を示す。
【００２１】
入力信号ＩＮの位相に同期した出力信号０ＵＴを電圧制御発振器５から出力する位相同期回路（ＰＬＬ）としての基本構成は、従来例と同様であるが、自走回路４に、ローパスフィルタ３の出力信号、即ち、電圧制御発振器５の制御電圧をコンデンサ１４により保持する構成を有するものである。このコンデンサ１４により、入力信号断直前のローパスフィルタ３の出力信号を保持することにより、アナログセレクタ１２によって電圧制御発振器５の制御電圧を、定電圧発生回路１３からの定電圧に切替えるまでの間、コンデンサ１４に保持した電圧を制御電圧として電圧制御発振器５に入力して、電圧制御発振器４の出力信号周波数ｆｏの変動を抑えることができる。
【００２２】
図２は、図１に示す構成による動作説明図であり、位相比較器１に入力する基準周波数ｆｒと、比較周波数ｆｐと、チャージポンプ２の出力信号と、ローパスフィルタ３の出力信号と、自走回路４の出力のＶＣＯ（電圧制御発振器）の制御電圧とについて、それぞれ引込み状態、同期状態、入力断状態、自走状態について示すもので、基準周波数ｆｒと比較周波数ｆｐとの位相差が大きい引込み状態から、その位相差が零又は所定の範囲内となった同期状態では、制御電圧はほぼ一定の値を持続する。又入力信号断時、ローパスフィルタ３の出力信号は、コンデンサ１４により保持されることにより徐々に低下する。従って、自走回路４のアナログセレクタ１２により定電圧発生回路１３からの電圧に切替えられるまでの間（入力断状態）、自走回路出力（ＶＣＯ制御電圧）は、入力断からその入力断検出（矢印で示す）までの時間内では、ローパスフィルタ出力の徐々の低下に対応して僅かに低下するだけとなり、従って、入力断による出力信号ＯＵＴの周波数ｆｏの変動を抑制することができる。
【実施例２】
【００２３】
図３は、本発明の実施例２の説明図であり、図１と同一符号は同一名称部分を示し、１５は切替部、１６は同期検出部を示す。又図４は、この実施例２に於ける図２に対応した動作説明図である。この実施例２は、コンデンサ１４を、切替部１５を介してローパスフィルタ３の出力信号を加える構成とすると共に、同期検出回路１６に基準周波数ｆｒと比較周波数ｆｐとの信号を入力して、位相差が零又は所定の範囲内の時に同期状態と判定し、それ以外の時に同期外れと判定する機能を有すると共に、同期状態の場合は、切替部１５をオン状態に制御して、コンデンサ１４をローパスフィルタ３に接続し、又同期外れの判定の場合は、切替部１５をオフ状態に制御して、コンデンサ１４をローパスフィルタ３から切り離す。
【００２４】
従って、同期状態となる同期状態となる前の引込み状態に於いては、コンデンサ１４はローパスフィルタ３から切り離された状態であるから、ローパスフィルタ出力は、位相比較器１からの位相差に対応した出力信号に従って階段状に変化し、同期状態に於いては、ほぼ平坦な特性となり、且つコンデンサ１４が切替部５によって、ローパスフィルタ３に接続され、このローパスフィルタ３の出力信号をコンデンサ１４により保持する。そして、入力断となると、コンデンサ１４により保持した電圧は、ローパスフィルタ出力として示すように徐々に低下し、矢印で示す入力断検出時点でも、僅かな低下となり、この入力断検出により、アナログセレクタ１２により、定電圧発生回路１３からの定電圧側に切替えるから、電圧制御発振器５の出力信号周波数ｆｏは、同期状態に於ける値とほぼ同じ出力信号周波数とすることができる。即ち、入力断によっても、電圧制御発振器５の出力信号周波数ｆｏの大きな変動を抑制することができる。又引込み状態に於いては、コンデンサ１４は、切替部１５によりローパスフィルタ３から切り離された状態となっているから、フィードバックループのループゲインは、コンデンサ１４を備えていない従来例に於けるループゲインと同様となり、通常の引込み特性を得ることができる。
【００２５】
又同期検出回路１６は、基準周波数ｆｒと比較周波数ｆｐとの信号の位相差が所定の範囲内の時に同期状態と判定する各種の構成を適用することができるものであり、例えば、出力信号ＯＵＴをカウントするカウンタと、そのカウンタのカウント出力と比較周波数ｆｐとの論理処理により定まる同期範囲及び非同期範囲と、基準周波数ｆｒの入力信号の立ち上がりタイミングとを基に、同期状態か同期外れ状態かを判定する構成とすることもできる。
【００２６】
図５は、同期検出回路の一例の検出動作の説明図であり、同期範囲の定義と、同期検出信号としてのＬＯＣＫ信号出力と、同期外れ検出信号としてのＵＮＬＯＣＫ信号出力とを示し、同期範囲の定義は、同期検出回路１６（図３参照）の図示を省略しているカウンタにより、出力信号ＯＵＴをカウントし、そのカウント値の０〜１５７７を比較周波数ｆｐの１周期を示すものとし、そのカウント値が９３９〜０〜６３９の範囲内を同期範囲としたＮＯＲＭＡＬ  ＰＵＬＳＥを出力する。
【００２７】
同期状態を示すＬＯＣＫ信号出力の場合、同期状態の基準周波数ｆｒの信号の立ち上がりエッジは、ＮＯＲＭＡＬ  ＰＵＬＳＥの範囲内となり、ＬＯＣＫ／ＵＮＬＯＣＫ信号は、同期状態を示すハイレベルとなる。又同期外れ状態を示すＵＮＬＯＣＫ信号出力の場合、非同期状態のｆｒ（基準周波数）の信号の立ち上がりエッジは、同期外れ範囲を示すＤＲＩＦＴ  ＰＵＬＳＥの範囲内となり、ＬＯＣＫ／ＵＮＬＯＣＫ信号は、同期外れ状態を示すローレベルとなる。従って、同期検出回路１６は、基準周波数ｆｒの信号と比較周波数ｆｐの信号との位相差が所定範囲内となった時に同期状態となったと判定するもので、ＬＯＣＫ／ＵＮＬＯＣＫ信号を切替部１５に加え、ハイレベルの時オン、ローレベルの時オフとするように構成することができる。
【００２８】
図６は、自走回路のコンデンサ１４と切替部１５との構成の一例を示すもので、（３）はローパスフィルタ３側、（１２）はアナログセレクタ１２側、（１６）は同期検出回路１６側を示し、切替部１５を集積回路により構成した場合を示す。同期検出回路１６から前述のＬＯＣＫ／ＵＮＬＯＣＫ信号が端子Ａに入力され、コンデンサ１４が端子Ｘ１に接続され、端子Ｘがローパスフィルタ３側に接続される。この端子Ｘは、端子Ａが非同期状態によりローレベルの時に、端子Ｘ０に接続され、切替部１５としてはオフ状態となる。又同期状態を示すハイレベルの時に、端子Ｘ１に接続され、切替部１５としてはオン状態となり、コンデンサ１４がローパスフィルタ３に接続される。
【実施例３】
【００２９】
図７は、本発明の実施例３の要部説明図であり、図１及び図３と同一符号は同一名称部分を示す。なお、１８は振幅制限回路であり、位相比較器とチャージポンプと分周器とは図示を省略している。この振幅制限回路１８は、ローパスフィルタ３の出力信号、即ち、電圧制御発振器５の制御電圧の振幅範囲を制限することにより、入力信号断の場合でも、出力信号の周波数の変動を抑制するものである。
【００３０】
図８は、前述の図２及び図４と同様の動作説明図であり、図１及び図３と同様に位相比較器１に入力する基準周波数ｆｒと、比較周波数ｆｐと、チャージポンプの出力信号と、ローパスフィルタ３の出力信号と、自走回路出力（ＶＣＯ（電圧制御発振器）制御電圧）とについて、それぞれ引込み状態、同期状態、入力断状態、自走状態について示すものである。基準周波数ｆｒと比較周波数ｆｐとの位相差が大きい引込み状態から、その位相差が零又は所定の範囲内となった同期状態では、電圧制御発振器５に入力する制御電圧はほぼ一定の値を持続する。
【００３１】
入力信号断となると、ローパスフィルタ３の出力信号は、ローパスフィルタ出力として示すように急速に低下する。そのローパスフィルタ３の出力信号の変化を、振幅制限回路１８によって制限するから、その制限値に従った値となり、その間に、矢印で示すタイミングに入力断検出回路１１による入力断検出が行われると、アナログセレクタ１２を制御して、定電圧発生回路１３からの定電圧を、電圧制御発振器５の制御電圧とするから、その電圧制御発振器５の出力信号周波数ｆｏの変動は僅かな値となる。
【００３２】
図９は、前述の振幅制限回路１８の構成の一例を示すものであり、Ｕ１Ａ，Ｕ２Ａは演算増幅器、Ｒ７〜Ｒ９は抵抗、Ｄ１，Ｄ２はダイオード、Ｖ２，Ｖ５は基準電圧、Ｖ３，Ｖ４，Ｖ６，Ｖ７は動作用の電圧を示し、（３）はローパスフィルタ３側、（１２）はアナログセレクタ１２側を示す。演算増幅器Ｕ１Ａは、ローパスフィルタ３の出力信号が基準電圧Ｖ２を超えると、ローレベルの出力状態となり、ダイオードＤ１を介して、ローパスフィルタ３の出力信号の上限を抑える上限制限部を構成し、演算増幅器Ｕ２Ａは、ローパスフィルタ３の出力信号が基準電圧Ｖ５以下に低下すると、ハイレベルの出力状態となり、ダイオードＤ２を介して、ローパスフィルタ３の出力信号の下限を抑える下限制限部を構成し、ローパスフィルタ３の正負極性の出力信号に対して、基準電圧Ｖ２，Ｖ５に従った振幅値に制限することができる。
【実施例４】
【００３３】
図１０は、本発明の実施例４の要部説明図であり、図１、図３及び図７と同一符号は同一名称部分を示し、位相比較器１とチャージポンプ２と分周器７とについては図示を省略している。図７に示すように、振幅制限回路１８を常時ローパスフィルタ３とアナログセレクタ１２との間に接続した状態では、同期引込み範囲が狭くなる場合には、同期検出回路１６により同期状態を検出するまでは、振幅制限回路１８の振幅制限機能を停止させ、同期状態検出により、振幅制限機能を動作させる。この実施例４に於ける基準周波数ｆｒと、比較周波数ｆｐと、チャージポンプ出力と、ローパスフィルタ出力と、自走回路出力（ＶＣＯ制御電圧）とについては、図８に示す場合と同様となる。
【００３４】
図１１は、前述の振幅制限回路１８に、同期検出回路１６からの同期状態又は同期外れを示す信号ＬＯＣＫ／ＵＮＬＯＣＫを入力して、ローパスフィルタ３側（３）とアナログセレクタ１２側（１２）との間に、上限制限部と下限制限部とを接続するか否かを選択する為の集積回路化されたセレクタ１９を設けた要部の構成を示し、セレクタ１９の端子Ｘ１に、演算増幅器Ｕ１Ａからなる上限制限部を接続し、端子Ｙ１に、演算増幅器Ｕ２Ａからなる下限制限部を接続し、同期検出回路１６からのＬＯＣＫ／ＵＮＬＯＣＫ信号を端子Ａに入力するように接続する。
【００３５】
同期検出回路１６からの同期状態を示す信号を端子Ａに入力すると、端子Ｘ，Ｘ１間及び端子Ｙ，Ｙ１間が接続され、振幅制限回路１８は、ローパスフィルタ３の出力信号の上限及び下限を制限する。又同期外れを示す信号を端子Ａに入力すると、端子Ｘ，Ｘ０間及び端子Ｙ，Ｙ０間が接続され、ローパスフィルタ３と振幅制限回路１８とが切り離された状態となり、同期引込み処理に於ける制御電圧の制限がなくなり、迅速な同期引込みを行うことができる。前述の振幅制限回路１８により、ローパスフィルタ３の出力信号の振幅値を制限することによって、同期状態から入力断となった時の電圧制御発振器５の出力信号周波数ｆｏの変動を抑制することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例１の説明図である。
【図２】本発明の実施例１の動作説明図である。
【図３】本発明の実施例２の説明図である。
【図４】本発明の実施例２の動作説明図である。
【図５】本発明の実施例２の同期検出処理の説明図である。
【図６】切替部の説明図である。
【図７】本発明の実施例３の要部説明図である。
【図８】本発明の実施例３の動作説明図である。
【図９】振幅制限回路の説明図である。
【図１０】本発明の実施例４の要部説明図である。
【図１１】セレクタを含む振幅制限回路の説明図である。
【図１２】従来例の位相同期回路の説明図である。
【図１３】従来例の自走回路の説明図である。
【図１４】アナログセレクタの説明図である。
【図１５】従来例の動作説明図である。
【符号の説明】
【００３７】
１    位相比較器
２    チャージポンプ
３    ローパスフィルタ
４    自走回路
５    電圧制御発振器（ＶＣＯ）
６    分周器
１１  入力断検出回路
１２  アナログセレクタ
１３  定電圧発生回路
１４  コンデンサ
１５  切替部
１６  同期検出回路
１８  振幅制限回路
【図１】
2006253869.tif 000003
【図２】
2006253869.tif 000004
【図３】
2006253869.tif 000005
【図４】
2006253869.tif 000006
【図５】
2006253869.tif 000007
【図６】
2006253869.tif 000008
【図７】
2006253869.tif 000009
【図８】
2006253869.tif 000010
【図９】
2006253869.tif 000011
【図１０】
2006253869.tif 000012
【図１１】
2006253869.tif 000013
【図１２】
2006253869.tif 000014
【図１３】
2006253869.tif 000015
【図１４】
2006253869.tif 000016
【図１５】
2006253869.tif 000017