(57)【要約】【課題】  低消費電力で、電磁ノイズ、不要輻射の小さい半導体表示装置を提供する。【解決手段】  周辺駆動回路において、レベルシフタ回路によって電圧レベルが上げられたクロック信号を、シフトレジスタ回路に入力する。そしてシフトレジスタ回路からのタイミング信号をレベルシフタ回路に入力し、２段階で電圧レベルを上げてやる。これによって、駆動回路の消費電力を小さくし、電磁ノイズを抑え、不要輻射を小さくすることを実現した。【選択図】  図１
2006031032.tif 000002
【特許請求の範囲】
【請求項１】
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路。
【請求項２】
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路。
【請求項３】
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給することを特徴とするゲート信号線側駆動回路。
【請求項４】
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、ゲート信号線を介してゲート信号線側駆動回路に接続されている画素ＴＦＴを動作させる選択信号を生成して、生成した前記選択信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記選択信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第２のレベルシフタ回路によって高電圧化された前記選択信号を供給することを特徴とするゲート信号線側駆動回路。
【請求項５】
複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素ＴＦＴのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素ＴＦＴのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は、第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第１のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給することを特徴とする半導体表示装置。
【請求項６】
請求項５において、前記ソース信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項７】
複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素ＴＦＴのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素ＴＦＴのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ゲート信号線側駆動回路は、第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第１のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素ＴＦＴを動作させる選択信号を生成して、生成した選択信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第２のレベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置。
【請求項８】
請求項７において、前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項９】
複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素ＴＦＴのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素ＴＦＴのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は第１レベルシフタ回路と、第２レベルシフタ回路と、第１シフトレジスタ回路と、第１サンプリング回路とを有しており、
前記第１レベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１レベルシフタ回路に入力された、前記第１レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第１シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第１シフトレジスタ回路に入力し、
前記第１シフトレジスタ回路は、前記第１シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成したタイミング信号を前記第２レベルシフタ回路に入力し、
前記第２レベルシフタ回路は、前記第２レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記第１サンプリング回路に入力し、
前記第１サンプリング回路は、前記第１サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給し、
前記ゲート信号線側駆動回路は第３レベルシフタ回路と、第４レベルシフタ回路と、第２シフトレジスタ回路とを有しており、
前記第３レベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第３レベルシフタ回路に入力された、前記第３レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第２シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第２シフトレジスタ回路に入力し、
前記第２シフトレジスタ回路は、前記第２シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素ＴＦＴを動作させる選択信号を生成して、生成した前記選択信号を前記第４レベルシフタ回路に入力し、
前記第４のレベルシフタ回路は、前記第４レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、
前記ゲート信号線へ前記第４レベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置。
【請求項１０】
請求項９において、前記ソース信号線側駆動回路および前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されることを特徴とする半導体表示装置。
【請求項１１】
第１のレベルシフタ回路と、第２のレベルシフタ回路と、第３のレベルシフタ回路と、第１のラッチ回路と、第２のラッチ回路と、シフトレジスタ回路と、Ｄ／Ａ変換回路とを有するデジタル駆動の半導体表示装置の駆動回路において、
前記第１のレベルシフタ回路は、前記駆動回路の外部から前記第１のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記駆動回路の外部から供給されるデジタル信号を前記第１のラッチ回路に書き込むタイミングを決定するタイミング信号を生成して前記第１のラッチ回路に入力し、
前記デジタル信号は前記第３のレベルシフタ回路に入力され、前記第３のレベルシフタ回路から出力されたデジタル信号は、タイミング信号によって決定されたタイミングで前記第１のラッチ回路に入力され、
前記第１のラッチ回路に入力されたデジタル信号は、論理演質の後、前記第２のラッチ回路にて演質を行い出力され、
前記出力されたデジタル信号は、前記第２のレベルシフタ回路を介してＤ／Ａ変換回路に入力され、アナログ変換されることを特徴とした半導体表示装置の駆動回路。
【請求項１２】
基板上に画素マトリクス部と駆動回路があり、
前記駆動回路は、ソース信号線側駆動回路とゲート信号線側駆動回路とを有しており、
前記ソース信号線側駆動回路は、第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第１のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給しており、
前記画素マトリクス部には、少なくとも電流制御用の第一の薄膜トランジスタとスイッチング用の第二の薄膜トランジスタがあり、
前記第一の薄膜トランジスタには、
前記基板上に島状半導体があり、
前記島状半導体にはチャネル形成領域があり、
前記チャネル形成領域に接して少なくとも第一の不純物領域があり、
前記第二の不純物領域に接して少なくとも第二の不純物領域があり、
前記第二の不純物領域に接して少なくとも第三の不純物領域があり、
前記チャネル形成領域、前記第一の不純物領域、前記第二の不純物領域上にはゲイト絶縁膜があり、
前記チャネル形成領域上には、前記ゲイト絶縁膜を挟んで、ゲイト電極があり、
前記第一の不純物領域上には少なくとも一つの導電性のサイドウォールがあり、
前記第一の薄膜トランジスタの第三の不純物領域に電気的に接続した画素電極があり、
前記画素電極上には発光層があり、
発光層上に電極があることを特徴とする半導体表示装置。
【請求項１３】
基板上に画素マトリクス部と駆動回路があり、
前記駆動回路は、ソース信号線側駆動回路とゲート信号線側駆動回路とを有しており、
前記ゲート信号線側駆動回路は、第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第１のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての前記画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給しており、
前記画素マトリクス部には、少なくとも電流制御用の第一の薄膜トランジスタとスイッチング用の第二の薄膜トランジスタがあり、
前記第一の薄膜トランジスタには、
前記基板上に島状半導体があり、
前記島状半導体にはチャネル形成領域があり、
前記チャネル形成領域に接して少なくとも第一の不純物領域があり、
前記第二の不純物領域に接して少なくとも第二の不純物領域があり、
前記第二の不純物領域に接して少なくとも第三の不純物領域があり、
前記チャネル形成領域、前記第一の不純物領域、前記第二の不純物領域上にはゲイト絶縁膜があり、
前記チャネル形成領域上には、前記ゲイト絶縁膜を挟んで、ゲイト電極があり、
前記第一の不純物領域上には少なくとも一つの導電性のサイドウォールがあり、
前記第一の薄膜トランジスタの第三の不純物領域に電気的に接続した画素電極があり、
前記画素電極上には発光層があり、
発光層上に電極があることを特徴とする半導体表示装置。
【請求項１４】
請求項１２または請求項１３において、前記発光層はＥＬ層であることを特徴とする半導体表示装置。
【請求項１５】
請求項１２乃至請求項１４のいずれか１項において、前記第二の薄膜トランジスタのドレイン領域は、前記第一の薄膜トランジスタのゲイト電極に接続している半導体表示装置。
【請求項１６】
請求項１２乃至請求項１５のいずれか１項において、前記第二の薄膜トランジスタはマルチゲート構造である半導体表示装置。
【請求項１７】
請求項１２乃至請求項１６のいずれか１項において、前記画素電極及び前記電極の少なくとも一つは透明である半導体表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体表示装置に関する。中でもマトリクス状に配置された画素ＴＦＴを駆動することによって画像の表示を行なう半導体表示装置および半導体表示装置の駆動回路に関する。また、これらの半導体表示装置を用いた電子機器に関する。
【背景技術】
【０００２】
最近、安価なガラス基板上に半導体薄膜を形成した半導体表示装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶表示装置には、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれＴＦＴが配置されている。画素領域に配置されているＴＦＴのスイッチング機能により、各画素電極に出入りする電荷を制御している。
【０００４】
図１８に従来のアクティブマトリクス型液晶表示装置の構成を示す。ソース信号線側駆動回路１８０１とゲート信号線側駆動回路１８０２は、一般に駆動回路と総称されている。近年この駆動回路は、アクティブマトリクス回路でなる画素マトリクス部と同一基板上に一体形成されている。
【０００５】
また、画素マトリクス部１８０８では、ソース信号線側駆動回路１８０１に接続されたソース信号線１８０３と、ゲート信号線側駆動回路１８０２に接続されたゲート信号線１８０４が交差している。そのソース信号線１８０３とゲート信号線１８０４に囲まれた領域に、画素の薄膜トランジスタ（画素ＴＦＴ）１８０５と、対向電極と画素電極の間に液晶を挟んだ液晶セル１８０６と、保持容量１８０７が設けられている。
【０００６】
ソース信号線１８０３に入力された画像信号は、画素ＴＦＴ１８０５により選択され、所定の画素電極に書き込まれる。
【０００７】
ソース信号線側駆動回路１８０１から出力されたタイミング信号によりサンプリングされた、画像信号がソース信号線１８０３に供給される。
【０００８】
画素ＴＦＴ１８０５は、ゲート信号線側駆動回路１８０２からゲート信号線１８０４を介して入力される選択信号により動作する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
〔従来技術Ａ〕
図１９（Ａ）に、従来のソース信号線側駆動回路１８０１の一例をブロック図で示す。
【００１０】
ソース信号線側駆動回路の外部から入力された入力信号、この場合はクロック信号（ＣＬＫ）（例えば３Ｖ）がソース信号線側駆動回路に入力される。入力されたクロック信号は、レベルシフタ回路によって、その電圧振幅レベルが上げられる（例えば３Ｖ→１６Ｖ）。
【００１１】
ここで本明細書において電圧振幅レベルとは信号の最も高い電位と最も低い電位の差（電位差）の絶対値を意味しており、電圧振幅レベルが高くなる（上げられる）とは電位差が大きくなることを意味し、電圧振幅レベルが低くなるとは電位差が小さくなることを意味する。
【００１２】
そして、電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号によってシフトレジスタ回路が動作し、画像信号のサンプリングのためのタイミング信号を順に生成する。このタイミング信号はサンプリング回路に入力され、入力されたタイミング信号に基づいてサンプリング回路が画像信号をサンプリングする動作をする。
【００１３】
図１９（Ａ）の具体的な回路構成の一例を図２１に示す。レベルシフタ回路１１、シフトレジスタ回路１２、サンプリング回路１３、画像信号線１４が図に示すように配置されている。
【００１４】
クロック信号（ＣＬＫ）および反転したクロック信号（ＣＬＫｂ）はレベルシフタ回路１１に入力され、スタートパルス信号（ＳＰ）、駆動方向切り替え信号（ＳＬ／Ｒ）は図に示されている配線からシフトレジスタ回路に入力される。
【００１５】
ソース信号線側駆動回路の外部からクロック信号（ＣＬＫ）（例えば３Ｖ）がレベルシフタ回路１１に入力される。このクロック信号の電圧振幅レベルは、レベルシフタ回路が動作可能な電圧振幅レベルであることが必要である。
【００１６】
またクロック信号によるセット上の問題として不要輻射がある。不要輻射とは非常に立上りの鋭い矩形波列を用いるデジタル回路の高周波成分の発生によるものである。不要輻射は信号の周波数が高ければ高いほど大きくなるが、信号の電圧振幅レベルを低くするとある程度抑えることができる。
【００１７】
不要輻射は国際無線障害特別委員会、通称ＣＩＳＰＲ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｐｅｃｉａｌ  Ｃｏｍｍｉｔｔｅｅ  ｏｎ  Ｒａｄｉｏ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）、で定められた規格に適合する範囲よりも小さく抑えることが必要である。また、ＣＩＳＰＲの他にも、米国連邦委員会（ＦＣＣＩ）、情報処理装置等電波障害自主規制協議会（ＶＣＣＩ）、西独電気技術協会規格（ＶＤＥ）等の国内外で定められた規格に適合する範囲であることが必要である。例えばＦＣＣＩに定められた規格だと、工業用機器の場合、周波数が０.４５〜１．６ＭＨｚだと１０００μＶ、周波数が１．６〜３０ＭＨｚだと３０００μＶが許容値となっている。ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルは、不要輻射がＣＩＳＰＲおよび国内外で定められた規格に適合するような、問題とならない程度まで低くする必要がある。
【００１８】
レベルシフタ回路に入力されたクロック信号は、その電圧振幅レベルが上げられる。レベルシフタ回路１１の等価回路図を図２０に示す。Ｖｉｎは信号が入力されることを意味し、ＶｉｎｂはＶｉｎの反転信号が入力されることを意味する。また、Ｖｄｄｈはプラスの電圧、Ｖｓｓはマイナスの電圧の印加を示している。レベルシフタ回路１１は、Ｖｉｎに入力された信号を高電圧化し反転させた信号が、Ｖｏｕｔｂから出力されるように設計されている。つまり、ＶｉｎにＨｉが入力されるとＶｏｕｔｂからＶｓｓ相当の信号が、Ｌｏが入力されるとＶｏｕｔからＶｄｄｈ相当の信号が出力される。
【００１９】
クロック信号の電圧振幅レベルは、図２０に示したようなレベルシフタによって、液晶が飽和状態に駆動される電圧振幅レベル（液晶の飽和電圧）にある一定のマージン電圧を設けた電圧振幅レベルまで上げられる。また、本願では飽和電圧とは液晶の飽和電圧のことを指し示している。液晶が飽和状態に駆動した状態とは、液晶に印加される電圧を更に上昇しても液晶の配列変化に伴う電気光学的特性が変化しなくなる状態（飽和状態）のことを指す。
【００２０】
サンプリング回路に入力された画像信号をサンプリングするための信号がタイミング信号である。サンプリング回路に入力されたタイミング信号の電圧がサンプリング回路のアナログスイッチを構成するＴＦＴのゲート電極に印加さる。それによりアナログスイッチを構成するＴＦＴにチャネルが形成され、ソースからドレインへ電流が流れる。よって画像信号がサンプリングされ、ソース信号線を介して画素ＴＦＴのソースに供給される。
【００２１】
例えば５Ｖ駆動のＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）液晶の場合、５Ｖが飽和電圧となる。液晶は交流駆動するので、結果として−５Ｖ〜＋５Ｖ、すなわち１０Ｖの電圧振幅レベルが液晶に印加される。液晶を飽和状態で駆動する場合は、１０Ｖの画像信号（この場合は画像信号と飽和電圧が等しい）をサンプリングし、画素ＴＦＴのソースに供給する必要がある。
【００２２】
この画像信号をサンプリングするためには、飽和電圧にある一定のマージン電圧（例えば±３Ｖ）を設けた電圧振幅レベルのタイミング信号をアナログスイッチを構成するＴＦＴのゲートに印加することが要求される。つまり−５Ｖ〜＋５Ｖの電圧、すなわち１０Ｖの電圧振幅レベルの画像信号をサンプリングするには、タイミング信号の電圧振幅レベルは、−８〜＋８Ｖの差の絶対値、すなわち１６Ｖの電圧振幅レベルであることが要求される。
【００２３】
このマージン電圧は確実に飽和電圧の画像信号を画素ＴＦＴのソースに供給するためのものである。±５Ｖの電圧振幅レベルの画像信号を、マージンを設けない同じ±５Ｖの電圧振幅レベルのタイミング信号でサンプリングしようとしても、アナログスイッチを構成するｎチャネル型ＴＦＴが動作せず、サンプリングされないという問題がある。これはアナログスイッチを構成するｎチャネル型ＴＦＴのソースに印加される画像信号の電圧振幅レベル（５Ｖ）と、ゲート電極に印加されるタイミング信号（５Ｖ）の電圧振幅レベルの差が０Ｖとなってしまい、ｎチャネル型ＴＦＴが動作しないからである。またｐチャネル型ＴＦＴも同じ理由から動作しない。そのため液晶を飽和状態に駆動させるためには、タイミング信号にマージン電圧を設けることが必要である。マージン電圧の大きさは、飽和電圧の画像信号がタイミング信号によってサンプリングされて、確実にソース信号線に供給されるぐらい大きいことが必要である。
【００２４】
また近年、大画面で高解像度の液晶表示装置の開発が進められている。同一フレームレートで表示すると考えると、液晶表示装置の画素数が多くなればなるほど、シフトレジスタ回路をより高速で動作させることが必要となり、シフトレジスタの駆動周波数をより高くすることが要求される。
【００２５】
シフトレジスタ回路の動作速度は、シフトレジスタ回路のＴＦＴの移動度およびソースに印加されるクロック信号の電圧振幅レベルに比例し、チャネル長の２乗に反比例する。シフトレジスタ回路の動作速度がチャネル長の２乗に反比例するのはＴＦＴのチャネル長が短いとオン抵抗が小さくなり、かつゲート容量が小さくなるからである。
【００２６】
シフトレジスタ回路をより高速で動作させるには、ＴＦＴの移動度の大きさには限界があるため、シフトレジスタ回路の電源電圧を大きくするか、もしくはチャネル長をより短くすることが要求される。
【００２７】
しかし、シフトレジスタ回路の電源電圧をより高くし、チャネル長をより短くしていくと、短チャネル効果によるパンチスルーや、ホットエレクトロンによりＴＦＴが故障しやすい。よって、シフトレジスタ回路の電源電圧を、ＴＦＴの故障が起きない程度に低くする必要があった。
【００２８】
また、ソースに印加されるクロック信号の電圧振幅レベルを、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度まで低くし、ＴＦＴのチャネル長をより短くしようとすると、ＴＦＴのチャネル長の短さには設計上の限界があるため、ＴＦＴが作製できない。そのため、ある一定の速度以上はシフトレジスタ回路を高速で動作させることができない。よって、シフトレジスタ回路をより高速で動作させるためには、ＴＦＴのチャネル長を作成可能な範囲まで長くし、ソースに印加されるクロック信号の電圧振幅レベルを、作製可能なチャネル長のＴＦＴが動作する程度に高くする必要があった。
【００２９】
つまり、シフトレジスタ回路をより高速で動作させるためには、シフトレジスタ回路の電源電圧は、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度まで低く、作製可能なチャネル長のＴＦＴが動作する程度に高くする必要があった。
【００３０】
図２１における従来の回路構成において、シフトレジスタ回路とサンプリング回路との間にレベルシフタ回路がないため、シフトレジスタ回路のＴＦＴに入力するクロック信号（ＣＬＫ，ＣＬＫｂ）は、サンプリング回路に入力されるタイミング信号と同じ電圧振幅レベルとなってしまう。つまりシフトレジスタ回路に入力するクロック信号の電圧振幅レベルを、シフトレジスタ回路を構成するＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低くすることができなかった。そのため、シフトレジスタ回路のＴＦＴが故障しやすかった。
【００３１】
上記問題は、３Ｖより小さい比較的低い電圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高い。
【００３２】
〔従来技術Ｂ〕
図１９（Ｂ）に、従来のソース信号線側駆動回路１８０１の別の例をブロック図で示す。
【００３３】
ソース信号線側駆動回路の外部から入力されたクロック信号（ＣＬＫ）（例えば１０Ｖ）が直接シフトレジスタ回路に入力される。そして、入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号を順に生成する。
【００３４】
生成されたタイミング信号はレベルシフタ回路に入力され電圧振幅レベルが上げられる。電圧振幅レベルが上げられたタイミング信号はサンプリング回路に入力され、入力されたタイミング信号に基づいてサンプリング回路が画像信号をサンプリングする動作をする。
【００３５】
図１９（Ｂ）の具体的な回路構成の一例を図２２に示す。シフトレジスタ回路２１、レベルシフタ回路２２、サンプリング回路２３、画像信号線２４が図に示すように配置されている。
【００３６】
クロック信号（ＣＬＫ）、反転したクロック信号（ＣＬＫｂ）、スタートパルス信号（ＳＰ）および駆動方向切り替え信号（ＳＬ／Ｒ）は図に示されている配線からシフトレジスタ回路に入力される。
【００３７】
ソース信号線側駆動回路の外部からクロック信号（ＣＬＫ）（例えば１０Ｖ）がシフトレジスタ回路２１に入力される。このとき入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路２１が駆動可能な高さの電圧振幅レベルである。
【００３８】
入力したクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路２１が動作し、画像のサンプリングのためのタイミング信号を順に生成する。生成したタイミング信号はレベルシフタ回路２２に入力される。
【００３９】
液晶を飽和状態に駆動させるためには、飽和電圧に、ある一定のマージン電圧を設けた電圧振幅レベルのタイミング信号をサンプリング回路２３に入力する必要があることは既に述べたとおりである。そのためサンプリング回路２３に入力されるタイミング信号の電圧振幅レベルが飽和電圧に、ある一定のマージン電圧を設けた電圧振幅レベルに満たない場合、タイミング信号の電圧振幅レベルを高くする必要がある。レベルシフタ回路２２に入力されたタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベル（例えば１６Ｖ）にまで高くされて出力される。出力されたタイミング信号はサンプリング回路２３へ入力される。
【００４０】
シフトレジスタ回路を高速で動作させるためには、シフトレジスタ回路の電源電圧が、シフトレジスタ回路２１のＴＦＴを短チャネル効果によるパンチスルーやホットエレクトロンによって故障させない程度まで低く、作製可能なチャネル長のＴＦＴを動作する程度に高くする必要があった。しかし、従来技術Ｂの回路構成では、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、シフトレジスタ回路が高速で動作可能な電圧振幅レベルまで高電圧化すると、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを不要輻射を問題にならない程度に抑えるのが難しい。またソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルが高ければ高いほど消費電力が大きくなり好ましくない。
【００４１】
上記問題は、３Ｖより小さい比較的低い電圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高い。
【００４２】
〔従来技術Ｃ〕
図１９（Ｃ）に従来のソース信号線側駆動回路１８０１の別の例をブロック図で示す。
【００４３】
ソース信号線側駆動回路の外部からクロック信号（例えば９Ｖ）がソース信号線側駆動回路に入力される。そして入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号とによって、シフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号を順に生成する。このタイミング信号に基づいてサンプリング回路が動作し、画像信号がサンプリングされる。
【００４４】
図２３に図１９（Ｃ）に示したブロック図の具体的な回路構成の一例を示す。シフトレジスタ回路３１、サンプリング回路３２、画像信号線３３が図に示すように配置されている。
【００４５】
クロック信号（ＣＬＫ）、反転したクロック信号（ＣＬＫｂ）、スタートパルス信号（ＳＰ）および駆動方向切り替え信号（ＳＬ／Ｒ）は図に示されている配線からシフトレジスタ回路に入力される。
【００４６】
ソース信号線側駆動回路の外部からクロック信号（ＣＬＫ）（例えば９Ｖ）がシフトレジスタ回路３１に入力される。
【００４７】
入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路３１が動作し、画像のサンプリングのためのタイミング信号を順に生成する。生成したタイミング信号はサンプリング回路３２へ入力される。
【００４８】
従来技術Ｃは、従来技術Ａと従来技術Ｂの双方の欠点を有していることは自明である。液晶を飽和状態に駆動させようとすると、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすいために、チャネル長を短くできず、従って高速動作できないという問題があった。
【００４９】
またこの従来例の回路構成では、ソース信号線側駆動回路の外部から入力された時点で、クロック信号の電圧振幅レベルが飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルである。そのため不要輻射および消費電力が問題にならない程度に抑えられなかった。
【００５０】
上記問題は、３Ｖより小さい比較的低い電圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高い。
【００５１】
〔従来技術Ｄ〕
図２４（Ａ）に従来のゲート信号線側駆動回路の従来例をブロック図で示す。
【００５２】
ゲート信号線側駆動回路の外部からレベルシフタ回路にクロック信号（ＣＬＫ）（例えば３Ｖ）が入力される。このクロック信号の電圧振幅レベルは、レベルシフタ回路が動作可能な電圧振幅レベルであることを必要とする。
【００５３】
レベルシフタ回路に入力されたクロック信号は、その電圧振幅レベルが上げられる（例えば３Ｖ→２５Ｖ）。
【００５４】
ゲート信号線に入力される選択信号は、選択されたゲート信号線に接続されている全ての画素ＴＦＴを確実に動作可能にする電圧振幅レベルであることが必要である。選択信号の電圧は、ゲート信号線に接続された画素ＴＦＴのゲート電極に印加されることで、画素ＴＦＴにチャネルが形成される。これによって画素ＴＦＴのソースからドレインへ電流が流れ画像信号が液晶に供給され、液晶が駆動する。
【００５５】
ゲート信号線は配線が長く配線抵抗が大きいため、ゲート信号線に入力される選択信号は、最も遠い画素ＴＦＴに印加されるときには電圧降下を起こしている。電圧降下は大きければ大きいほど、画素ＴＦＴのゲート電極に印加される電圧が小さくなり、最悪の場合、画素ＴＦＴにチャネルが形成されなくなる。
【００５６】
全ての画素ＴＦＴを確実に動作させ画像信号を液晶に供給するには、ゲート信号線に入力される選択信号の電圧振幅レベルを、画像信号の電圧振幅レベルにある一定のマージン電圧を設けて高くすることが必要である。またゲート配線の配線抵抗による電圧降下が問題にならない程度に、選択信号が高い電圧振幅レベルであることが要求される。
【００５７】
このマージン電圧は確実に飽和電圧と同じ電圧振幅レベルの画像信号が、液晶セルの画素電極に供給されるためのものである。マージン電圧は、飽和電圧の画像信号が画素電極に確実に供給される大きさであること必要である。
【００５８】
電圧振幅レベルが上げられたクロック信号（例えば２５Ｖ）はシフトレジスタ回路に入力される。入力したクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画素ＴＦＴを動作させるための選択信号を順に生成する。生成した選択信号はゲート信号線に入力され、画素ＴＦＴにチャネルが形成され、画像信号が液晶に供給される。
【００５９】
ゲート信号線側駆動回路の場合、ソース信号線側駆動回路ほどシフトレジスタ回路を高速で動作させる必要はない。上述したように、ＴＦＴの動作速度はチャネル長の２乗に反比例する。ソース信号線側駆動回路よりも動作速度が遅いゲート信号線側駆動回路は、シフトレジスタ回路のＴＦＴのチャネル長がソース信号線側駆動回路の場合に比べて長く、短チャネル効果によるパンチスルーやホットエレクトロンによっての故障が起きにくい。
【００６０】
しかし近年、大画面で高解像度の液晶表示装置の開発が進められているのは、上述したとおりである。同じフレームレートで表示すると考えると、液晶表示装置の画素数が多くなればなるほど、ゲート信号線側駆動回路のシフトレジスタ回路もソース信号線側駆動回路と同じく、より高速で動作させることが必要となってくる。よってゲート信号線側駆動回路シフトレジスタの駆動周波数をより高くすることが要求される。
【００６１】
そして、電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号によってシフトレジスタ回路が動作し、画素ＴＦＴを確実に動作させる選択信号を順に生成する。生成された選択信号はゲート信号線に入力さる。
【００６２】
従来技術Ｄは、従来技術Ａと同じ欠点を有していることは自明である。従来技術Ｄでは、全ての画素ＴＦＴを確実に動作可能にするために、シフトレジスタ回路に入力する選択信号の電圧振幅レベルを、短チャネル効果によるパンチスルーやホットエレクトロンによってシフトレジスタ回路のＴＦＴが故障しない程度に低くすることが難しかった。
【００６３】
上記問題は、３Ｖより小さい比較的低い電圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高い。
【００６４】
〔従来技術Ｅ〕
図２４（Ｂ）に、従来のゲート信号線側駆動回路の別の例をブロック図で示す。
【００６５】
ゲート信号線側駆動回路の外部から入力されたクロック信号（ＣＬＫ）（例えば１０Ｖ）が直接シフトレジスタ回路に入力される。この入力されたクロック信号はシフトレジスタ回路が動作可能な電圧振幅レベルである。そして、入力されたクロック信号および同じ時にシフトレジスタ回路に入力したスタートパルス信号とによってシフトレジスタ回路が動作し、画素ＴＦＴを動作させる選択信号を順に生成する。
【００６６】
生成された選択信号はレベルシフタ回路に入力されて、その電圧振幅レベルが全ての画素ＴＦＴを確実に動作可能する電圧振幅レベルまで上げられる（例えば１０Ｖ→３０Ｖ）。電圧振幅レベルを高くされた選択信号は、ゲート信号線に供給される。
【００６７】
従来技術Ｅは、従来技術Ｂと同じ欠点を有していることは自明である。従来技術Ｂでは、入力されるクロック信号をシフトレジスタ回路の高速駆動が可能な電圧振幅レベルにすると、不要輻射が問題にならない程度に低くすることが難しく、また上述したように消費電力も抑えられないという問題もあった。
【００６８】
上記問題は、３Ｖより小さい比較的低い電圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高い。
【００６９】
〔従来技術Ｆ〕
図２４（Ｃ）に従来のゲート信号線側駆動回路の別の例をブロック図で示す。
【００７０】
ゲート信号線側駆動回路の外部からクロック信号（例えば２０Ｖ）がシフトレジスタ回路に入力される。このとき入力されるクロック信号の電圧振幅レベルは、液晶が飽和状態に駆動するのに必要な選択信号の電圧振幅レベルである。
【００７１】
そしてシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号とによって、シフトレジスタ回路が動作し、画素ＴＦＴを動作させる選択信号を順に生成する。生成された選択信号はゲート信号線に入力される。
【００７２】
従来技術Ｆは、従来技術Ｃと同じ欠点を有していることは自明である。全ての画素ＴＦＴが確実に動作させようとすると、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすいために、チャネル長を短くできず、従って高速動作できないという問題があった。
【００７３】
上記問題は、３Ｖより小さい比較的低い電圧で駆動可能なＬＣＤ材料で構成される液晶表示装置を用いることで解決の道がある。しかし使用される液晶は電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。３Ｖ以上の電圧で駆動可能なＬＣＤ材料は、電圧の保持率が９５％以上と比較的高く、３Ｖ以上の電圧で駆動するＬＣＤ材料を用いた液晶表示装置は、信頼性が高い。
【００７４】
従来技術Ａ〜Ｆの問題点を以下にまとめる。３Ｖ以下の比較的低い電圧で駆動可能な液晶表示装置は、電圧の保持率が低く、電圧を液晶にかけることによって電流がリークし、液晶が劣化しやすいため信頼性が低い。そこで、電圧の保持率が高い、比較的高い電圧で駆動する液晶表示装置を用いることで、液晶表示装置の信頼性を高くすることが望まれていた。しかし比較的高い電圧で駆動する液晶表示装置を用いた場合、従来のソース信号線側駆動回路では、液晶を飽和状態に駆動させると、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすかった。そしてまた近年の液晶パネルの大画面化に伴いシフトレジスタ回路の高速動作が要求されるようになってきている。しかし従来のソース信号線側駆動回路では消費電力や不要輻射を抑えると、シフトレジスタ回路の高速動作が難しく、液晶パネルの大画面化に伴う要求に対応しきれなかった。
【００７５】
また従来のゲート信号線側駆動回路も同様に、全ての画素ＴＦＴを確実に動作させると、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しやすかった。そして消費電力や不要輻射を抑えると、シフトレジスタ回路の高速動作が難しく、液晶パネルの大画面化に伴う要求に対応しきれなかった。
【００７６】
このような問題なしに駆動することが可能な駆動回路、およびその駆動回路を有する信頼性の高い半導体表示装置を実現することが要求されている。
【課題を解決するための手段】
【００７７】
そこで本願発明は、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを、シフトレジスタ回路を高速動作させる電圧とチャネル長を得られる駆動回路の実現を目的とする。それによって、液晶を飽和状態に駆動、または全ての画素ＴＦＴを確実に動作させても、シフトレジスタ回路が故障せず、高速動作する駆動回路およびその駆動回路を有する半導体表示装置を実現することを目的とする。また、駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、消費電力および不要輻射を問題にならない程度に抑えても、シフトレジスタ回路の高速動作を可能にすることを目的とする。
【００７８】
本願発明においては、駆動回路の外部から入力されるクロック信号がレベルシフタ回路によってその電圧振幅レベルが上げられ、シフトレジスタ回路に入力される。そしてシフトレジスタ回路によって生成されたタイミング信号を更にレベルシフタ回路に入力し、２段階で電圧振幅レベルを上げてやる。
【００７９】
このように本願発明は、レベルシフタ回路をシフトレジスタ回路の前後に設けてやることで、シフトレジスタ回路の電源電圧を、短チャネル効果によるパンチスルーやホットエレクトロンによってシフトレジスタ回路のＴＦＴが故障しない程度に低くする。またシフトレジスタ回路のＴＦＴのチャネル長を作成可能な範囲まで長くし、該ＴＦＴのソースに印加されるクロック信号の電圧振幅レベルを、該ＴＦＴが動作する程度にまで高くし、シフトレジスタ回路を動作させる。それによって、液晶を飽和状態に駆動、または全ての画素ＴＦＴを確実に動作させても、シフトレジスタ回路が故障せず、高速動作する駆動回路およびその駆動回路を有する半導体表示装置を提供する。また、シフトレジスタ回路の高速動作させても、消費電力および不要輻射を問題にならない程度に抑えていることが可能な駆動回路を有する半導体表示装置を提供するものである。
【００８０】
以下に、本願発明の構成を説明する。
【００８１】
本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、入力された前記タイミング信号の電圧振幅レベルを、さらに高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路が提供される。このことによって上記目的が達成される。
【００８２】
また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有するソース信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線側駆動回路に接続されたソース信号線へ供給することを特徴とするソース信号線側駆動回路が提供される。このことによって、上記目的が達成される。
【００８３】
また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記入力信号をもとに、選択信号を生成して、生成した前記選択信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、入力された前記選択信号の電圧振幅レベルを、ゲート信号線に接続されている全ての画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ高電圧化された前記選択信号を直接またはバッファ回路を介して供給することを特徴とするゲート信号線側駆動回路が提供される。このことによって上記目的が達成される。
【００８４】
また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路とを有するゲート信号線側駆動回路で、
前記第１のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、ゲート信号線を介してゲート信号線側駆動回路に接続されている画素ＴＦＴを動作させる選択信号を生成して、生成した前記選択信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記選択信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第２のレベルシフタ回路によって高電圧化された前記選択信号を供給することを特徴とするゲート信号線側駆動回路が提供される。このことによって上記目的が達成される。
【００８５】
また、本願発明のある実施形態によると、
複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素ＴＦＴのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素ＴＦＴのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は、第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路と、サンプリング回路とを有しており、
前記第１のレベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成した前記タイミング信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記サンプリング回路に入力し、
前記サンプリング回路は、前記サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【００８６】
前記ソース信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【００８７】
また、本願発明のある実施形態によると、
複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記複数の画素ＴＦＴのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素ＴＦＴのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ゲート信号線側駆動回路は、第１のレベルシフタ回路と、第２のレベルシフタ回路と、シフトレジスタ回路とを有しており、
前記第１のレベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第１のレベルシフタ回路に入力された、前記第１のレベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、前記シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素ＴＦＴを動作させる選択信号を生成して、生成した選択信号を前記第２のレベルシフタ回路に入力し、
前記第２のレベルシフタ回路は、前記第２のレベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、前記ゲート信号線へ前記第２のレベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【００８８】
前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【００８９】
また、本願発明のある実施形態によると、
複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、
前記複数の画素ＴＦＴのそれぞれのソース電極に接続された複数のソース信号線と、
前記複数の画素ＴＦＴのそれぞれのゲート電極に接続された複数のゲート信号線と、
前記複数のソース信号線に接続されたソース信号線側駆動回路と、
前記複数のゲート信号線に接続されたゲート信号線側駆動回路と有する半導体表示装置で、
前記ソース信号線側駆動回路は第１レベルシフタ回路と、第２レベルシフタ回路と、第１シフトレジスタ回路と、第１サンプリング回路とを有しており、
前記第１レベルシフタ回路は、前記ソース信号線側駆動回路の外部から前記第１レベルシフタ回路に入力された、前記第１レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第１シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第１シフトレジスタ回路に入力し、
前記第１シフトレジスタ回路は、前記第１シフトレジスタ回路に入力された前記クロック信号をもとに、前記ソース信号線側駆動回路の外部から供給される画像信号をサンプリングするためのタイミング信号を生成して、生成したタイミング信号を前記第２レベルシフタ回路に入力し、
前記第２レベルシフタ回路は、前記第２レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、液晶の飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化して前記第１サンプリング回路に入力し、
前記第１サンプリング回路は、前記第１サンプリング回路に入力された前記タイミング信号により前記画像信号をサンプリングし、前記ソース信号線へ供給し、
前記ゲート信号線側駆動回路は第３レベルシフタ回路と、第４レベルシフタ回路と、第２シフトレジスタ回路とを有しており、
前記第３レベルシフタ回路は、前記ゲート信号線側駆動回路の外部から前記第３レベルシフタ回路に入力された、前記第３レベルシフタ回路が動作可能な電圧振幅レベルのクロック信号を、前記第２シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記第２シフトレジスタ回路に入力し、
前記第２シフトレジスタ回路は、前記第２シフトレジスタ回路に入力された前記クロック信号をもとに、前記ゲート信号線を介して前記ゲート信号線側駆動回路に接続されている前記画素ＴＦＴを動作させる選択信号を生成して、生成した前記選択信号を前記第４レベルシフタ回路に入力し、
前記第４のレベルシフタ回路は、前記第４レベルシフタ回路に入力された前記タイミング信号の電圧振幅レベルを、前記ゲート信号線に接続されている全ての前記画素ＴＦＴを確実に動作させることが可能な電圧振幅レベルまで高電圧化し、
前記ゲート信号線へ前記第４レベルシフタ回路によって高電圧化された選択信号を供給することを特徴とする半導体表示装置が提供される。このことによって上記目的が達成される。
【００９０】
前記ソース信号線側駆動回路および前記ゲート信号線側駆動回路は前記アクティブマトリクス回路と同一基板上に形成されるようにしてもよい。
【００９１】
また、本願発明のある実施形態によると、
第１のレベルシフタ回路と、第２のレベルシフタ回路と、第３のレベルシフタ回路と、第１のラッチ回路と、第２のラッチ回路と、シフトレジスタ回路と、Ｄ／Ａ変換回路とを有するデジタル駆動の半導体表示装置の駆動回路において、
前記第１のレベルシフタ回路は、前記駆動回路の外部から前記第１のレベルシフタ回路に入力された入力信号を、前記シフトレジスタ回路が動作可能な電圧振幅レベルまで高電圧化して、前記シフトレジスタ回路に入力し、
前記シフトレジスタ回路は、入力された前記入力信号をもとに、前記駆動回路の外部から供給されるデジタル信号を前記第１のラッチ回路に書き込むタイミングを決定するタイミング信号を生成して前記第１のラッチ回路に入力し、
前記デジタル信号は前記第３のレベルシフタ回路に入力され、前記第３のレベルシフタ回路から出力されたデジタル信号は、タイミング信号によって決定されたタイミングで前記第１のラッチ回路に入力され、
前記第１のラッチ回路に入力されたデジタル信号は、論理演質の後、前記第２のラッチ回路にて演質を行い出力され、
前記出力されたデジタル信号は、前記第２のレベルシフタ回路を介してＤ／Ａ変換回路に入力され、アナログ変換されることを特徴とした半導体表示装置の駆動回路が提供される。このことによって上記目的が達成される。
【発明の効果】
【００９２】
本願発明は、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障せず、かつ作製可能なチャネル長のＴＦＴが動作する程度の電圧振幅レベルのクロック信号で、シフトレジスタ回路を動作させることができる。その結果、シフトレジスタ回路が故障することなしに高速動作させることができ、液晶を飽和状態に駆動させることが可能になる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【発明を実施するための最良の形態】
【００９３】
本願発明の駆動回路をソース信号線側駆動回路を例にとって説明する。まずソース信号線側駆動回路の構成のブロック図を図１に示す。
【００９４】
ソース信号線側駆動回路の外部からクロック信号（ＣＬＫ）がソース信号線側駆動回路に入力される。
【００９５】
入力されたクロック信号は第１のレベルシフタ回路に入力されて、その電圧振幅レベルが上げられる。そして第１のレベルシフタ回路によって電圧振幅レベルが上げられたクロック信号は、シフトレジスタ回路に入力される。この入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が動作し、画像のサンプリングのためのタイミング信号が順に生成される。
【００９６】
このタイミング信号は第２のレベルシフタ回路に入力されて、再びその電圧振幅レベルが上げられる。第２のレベルシフタ回路によって電圧振幅レベルが上げられたタイミング信号に基づいて、サンプリング回路が動作し、画像信号がサンプリングされる。サンプリングされた画像信号はソース信号線に供給されて、該ソース信号線に接続された画素ＴＦＴのソースに入力される。
【００９７】
図２に、図１に示したブロック図の回路構成の一例を示す。
【００９８】
第１のレベルシフタ回路２０１にソース信号線側駆動回路の外部からクロック信号（ＣＬＫ、ＣＬＫｂ）が入力される。このクロック信号の電圧振幅レベルは、第１のレベルシフタ回路２０１が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【００９９】
第１のレベルシフタ回路２０１に入力されたクロック信号は、高電圧化され、出力される。このときクロック信号の電圧振幅レベルは、シフトレジスタ回路２０２のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のＴＦＴが動作する程度の電圧振幅レベルまで高電圧化する必要がある。
【０１００】
第１のレベルシフタ回路２０１によって電圧振幅レベルが上げられたクロック信号はシフトレジスタ回路２０２に入力される。またレベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号（ＳＰ）がシフトレジスタ回路２０２に入力される。シフトレジスタ回路２０２に入力されたクロック信号をもとに、同じ時にシフトレジスタ回路２０２に入力されたスタートパルス信号によってシフトレジスタ回路２０２が、ソース信号線（Ｓ１、Ｓ２）に対応した画素ＴＦＴへの画像信号のサンプリングのタイミングを決定するタイミング信号を生成する動作を開始する。シフトレジスタ回路２０２によって生成されたタイミング信号は第２のレベルシフタ回路２０３へ入力される。
【０１０１】
第２のレベルシフタ回路２０３に入力されたタイミング信号は、高電圧化される。このときタイミング信号は、液晶が飽和状態に駆動される電圧振幅レベル（飽和電圧）の画像信号をサンプリングするために、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化することが必要である。
【０１０２】
このマージン電圧は確実に飽和電圧の画像信号を画素ＴＦＴのソースに供給するためのものである。マージン電圧の大きさは、飽和電圧の画像信号がタイミング信号によってサンプリングされて、確実にソース信号線（Ｓ１、Ｓ２）に供給されるぐらい大きいことが必要である。
【０１０３】
第２のレベルシフタ回路２０３によって高電圧化されたタイミング信号は、サンプリング回路２０４に入力される。
【０１０４】
サンプリング回路２０４は、各ソース線（Ｓ１、Ｓ２）に接続されたアナログスイッチの集合体である。サンプリング回路２０４にタイミング信号が入力されると、タイミング信号の電圧が、サンプリング回路２０４のアナログスイッチを構成するＴＦＴのゲート電極に印加さる。それによりアナログスイッチを構成するＴＦＴにチャネルが形成され、ソースからドレインへ電流が流れる。よって画像信号がサンプリングされ、ソース信号線（Ｓ１、Ｓ２）を介して画素ＴＦＴのソースに供給される。
【０１０５】
本願発明では、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障せず、かつ作製可能なチャネル長のＴＦＴが動作する程度の電圧振幅レベルのクロック信号で、シフトレジスタ回路を動作させることができる。その結果、シフトレジスタ回路が故障することなしに高速動作させることができ、液晶を飽和状態に駆動させることが可能になる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【０１０６】
ここで以下の実施例をもって、本願発明の駆動回路およびその駆動回路を有する半導体表示装置について、図３〜図１７を用いて詳しく説明する。
【実施例１】
【０１０７】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後２段階で上げる本願発明の構成をソース信号線側駆動回路に用いた例を示す。図３に本実施例の半導体表示装置、特にアクティブマトリクス型液晶表示装置の構成を示す。
【０１０８】
ソース信号線側駆動回路３０１とゲート信号線側駆動回路３０２は、アクティブマトリクス回路からなる画素マトリクス部３０８と同一基板上に一体形成されている。
【０１０９】
また、画素マトリクス部３０８では、ソース信号線側駆動回路３０１に接続された複数のソース信号線３０３と、ゲート信号線側駆動回路３０２に接続された複数のゲート信号線３０４が交差している。そのソース信号線３０３とゲート信号線３０４に囲まれた領域に、ソース信号線３０３とゲート信号線３０４に接続された複数の画素ＴＦＴ３０５がそれぞれ１つづつと、対向電極と画素電極の間に液晶を挟んだ液晶セル３０６と、保持容量３０７が設けられている。
【０１１０】
ソース信号線３０３に入力された画像信号は、画素ＴＦＴ３０５により選択され、所定の画素電極に書き込まれる。
【０１１１】
ソース信号線側駆動回路３０１から出力されたタイミング信号によりサンプリングされた画像信号が、サンプリング回路によりソース信号線に３０３に供給される。
【０１１２】
画素ＴＦＴ３０５は、ゲート信号線側駆動回路３０２からゲート信号線３０４を介して入力される選択信号により動作する。
【０１１３】
次に本実施例のソース信号線側駆動回路のブロック図を図４に示す。本実施例では５Ｖの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から２．５Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がソース信号線側駆動回路の第１のレベルシフタ回路に入力される。第１のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第１のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【０１１４】
第１のレベルシフタ回路に入力したクロック信号は第１のレベルシフタ回路によって、その電圧振幅レベルが２．５Ｖから、本実施例では５Ｖまで上げられ（高電圧化され）、シフトレジスタ回路に入力される。
【０１１５】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では５Ｖでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が２μｍのＴＦＴで構成されるシフトレジスタ回路を周波数１２．５ＭＨｚ以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを４Ｖ以上にする必要がある。本実施例では５Ｖまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【０１１６】
レベルシフタ回路から出力された電圧振幅レベルが５Ｖのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第２のレベルシフタ回路に入力される。
【０１１７】
第２のレベルシフタ回路により、第２のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。５Ｖで第２のレベルシフタに入力したタイミング信号が１２Ｖまで上げられ、その１２Ｖのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行う。
【０１１８】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素ＴＦＴに入力されて、液晶が駆動される。
【０１１９】
なお、図５に本実施例のソース信号線側駆動回路の具体的な回路構成を、また図６に図５に示した本実施例の具体的な回路の、クロック信号とポイントＡ、Ｂ１、Ｂ２、Ｃ１、Ｃ２、およびソース信号線Ｓ１、Ｓ２におけるタイミングチャートを示す。
【０１２０】
電圧振幅レベルが２．５Ｖのクロック信号（ＣＬＫ）が、第１のレベルシフタ回路５０１により５Ｖに増幅される（ポイントＡ）。電圧振幅レベルが高くなったクロック信号がシフトレジスタ回路５０２に入力され、また同じ時にレベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号（ＳＰ）がシフトレジスタ回路５０２に入力され、タイミング信号が生成される（ポイントＢ１、Ｂ２）。
【０１２１】
このタイミング信号が第２のレベルシフタ回路５０３により更に増幅されて１２Ｖになる（ポイントＣ１、Ｃ２）。そしてこのタイミング信号はアナログスイッチ５０５に入力されて、画像信号がサンプリングされ、画像信号が選択されたソース信号線（Ｓ１、Ｓ２）に供給される。
【０１２２】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のＴＦＴが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例２】
【０１２３】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後２段階で上げる本願発明の構成をソース信号線側駆動回路に用いた別の例を示す。
【０１２４】
次に本実施例のソース信号線側駆動回路のブロック図を図７に示す。本実施例では６Ｖの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から３Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がソース信号線側駆動回路の第１のレベルシフタ回路に入力される。第１のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第１のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【０１２５】
第１のレベルシフタ回路に入力したクロック信号は第１のレベルシフタ回路によって、その電圧振幅レベルが３Ｖから、本実施例では１０Ｖまで上げられ（高電圧化され）、シフトレジスタ回路に入力される。
【０１２６】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では１０Ｖでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が３μｍのＴＦＴで構成されるシフトレジスタ回路を周波数５ＭＨｚ以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを８Ｖ以上にする必要がある。本実施例では１０Ｖまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【０１２７】
レベルシフタ回路から出力された電圧振幅レベルが１０Ｖのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第２のレベルシフタ回路に入力される。
【０１２８】
第２のレベルシフタ回路により、第２のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。１０Ｖで第２のレベルシフタに入力したタイミング信号が１５Ｖまで上げられ、その１５Ｖのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行なう。
【０１２９】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素ＴＦＴに入力されて、液晶が駆動される。
【０１３０】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のＴＦＴが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例３】
【０１３１】
本実施例では、レベルシフタ回路をシフトレジスタ回路の前後に設けることにより、信号の電圧振幅レベルをシフトレジスタ回路の前後２段階で上げる本願発明の構成をソース信号線側駆動回路に用いた別の例を示す。
【０１３２】
次に本実施例のソース信号線側駆動回路のブロック図を図８に示す。本実施例では７Ｖの飽和電圧の液晶を用いる。ソース信号線側駆動回路の外部から５Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がソース信号線側駆動回路の第１のレベルシフタ回路に入力される。第１のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第１のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【０１３３】
第１のレベルシフタ回路に入力したクロック信号は第１のレベルシフタ回路によって、その電圧振幅レベルが５Ｖから、本実施例では１２Ｖまで上げられ（高電圧化され）、シフトレジスタ回路に入力される。
【０１３４】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では１２Ｖでシフトレジスタ回路が動作可能である。例えば本実施例において、ソース信号線側駆動回路の、チャネル長が５μｍのＴＦＴで構成されるシフトレジスタ回路を周波数３ＭＨｚ以上で動作させるためには、シフトレジスタ回路に入力するクロック信号の電圧振幅レベルを１０Ｖ以上にする必要がある。本実施例では１２Ｖまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【０１３５】
レベルシフタ回路から出力された電圧振幅レベルが１２Ｖのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、画像信号線から供給された画像信号のサンプリングのためのタイミング信号を順に生成する動作をする。生成したタイミング信号は、第２のレベルシフタ回路に入力される。
【０１３６】
第２のレベルシフタ回路により、第２のレベルシフタ回路に入力されたタイミング信号の電圧振幅レベルが上げられる。このタイミング信号は、飽和電圧にある一定のマージン電圧を設けた電圧振幅レベルまで高くすることが必要である。１２Ｖで第２のレベルシフタ回路に入力したタイミング信号が１８Ｖまで上げられ、その１８Ｖのタイミング信号がサンプリング回路に入力される。サンプリング回路に入力されたタイミング信号によりサンプリング回路が画像信号線から供給される画像信号をサンプリングする動作を行なう。
【０１３７】
サンプリングされた画像信号はソース信号線に供給され、ソース信号線に接続された画素ＴＦＴに入力されて、液晶が駆動される。
【０１３８】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のＴＦＴが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。また、ソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例４】
【０１３９】
本実施例では、本願発明の構成をゲート信号線側駆動回路に適用した例について説明をする。
【０１４０】
本実施例のゲート信号線側駆動回路のブロック図を図９に示す。本実施例では１５Ｖの飽和電圧の液晶を用いる。ゲート信号線側駆動回路の外部から３Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がゲート信号線側駆動回路の第１のレベルシフタ回路に入力される。第１のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第１のレベルシフタ回路が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【０１４１】
第１のレベルシフタ回路に入力したクロック信号は、第１のレベルシフタ回路によって、その電圧振幅レベルが３Ｖから１０Ｖまで上げられ（高電圧化され）、シフトレジスタ回路に入力される。
【０１４２】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では１０Ｖまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【０１４３】
レベルシフタ回路から出力された電圧振幅レベルが１０Ｖのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、ゲート信号線に接続された全ての画素ＴＦＴを確実に動作させるための選択信号を順に生成する動作をする。生成した選択信号は、第２のレベルシフタ回路に入力される。
【０１４４】
第２のレベルシフタ回路により、第２のレベルシフタ回路に入力された選択信号の電圧振幅レベルが上げられる。この選択信号は、全ての画素ＴＦＴを確実に動作させるのに必要な電圧振幅レベルまで高くすることが必要である。１０Ｖで第２のレベルシフタに入力した選択信号が２０Ｖまで上げられ、その２０Ｖの選択信号がゲート信号線に入力され、画素ＴＦＴが、画像信号を液晶に供給する動作をする。
【０１４５】
図１０に、図９に示したブロック図の具体的な回路構成を示す。
【０１４６】
第１のレベルシフタ回路１００１に入力されたクロック信号（ＣＬＫ）は、高電圧化され、出力される。このとき、電圧振幅レベルはレベルシフタ回路１００１の動作が可能な電圧振幅レベルであり、画素ＴＦＴを確実に動作させるのに必要な選択信号の電圧振幅レベルより低いことが好ましい。そのクロック信号がシフトレジスタ回路１００２に入力される。
【０１４７】
レベルシフタ回路によって電圧振幅レベルを上げられたスタートパルス信号（ＳＰ）がシフトレジスタ回路１００２に入力される。スタートパルス信号の入力によりシフトレジスタ回路１００２が所定のタイミングで動作を開始する。これによりシフトレジスタ回路１００２に入力されたクロック信号に基づいて、画素ＴＦＴを動作させる選択信号が順に出力されて、第２のレベルシフタ回路１００３へ入力される。
【０１４８】
第２のレベルシフタ回路１００３に入力された選択信号は、再び高電圧化され出力される。この高電圧化された選択信号はゲート信号線（ｇ１、ｇ２、ｇ３）に入力される。このとき電圧振幅レベルは全ての画素ＴＦＴを確実に動作させるのに必要な選択信号の電圧振幅レベルまで上げることが必要である。
【０１４９】
このように、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、かつ作製可能なチャネル長のＴＦＴが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができ、消費電力を抑えることができる。また、ゲート信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる本実施例ではゲート信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【０１５０】
なお本実施例で示すゲート信号線側駆動回路は、実施例１の図３で示したアクティブマトリクス型液晶表示装置において用いることが可能である。
【実施例５】
【０１５１】
本実施例では、本願発明の構成をゲート信号線側駆動回路に適用した別の例について説明する。
【０１５２】
本実施例のゲート信号線側駆動回路のブロック図を図１１に示す。本実施例では１４Ｖの飽和電圧の液晶を用いる。ゲート信号線側駆動回路の外部から５Ｖの電圧振幅レベルのクロック信号（ＣＬＫ）がゲート信号線側駆動回路の第１のレベルシフタ回路に入力される。第１のレベルシフタ回路に入力されるクロック信号の電圧振幅レベルは、第１のレベルシフタ回路が動作可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【０１５３】
第１のレベルシフタ回路に入力したクロック信号は、第１のレベルシフタ回路によって、その電圧振幅レベルが５Ｖから１２Ｖまで上げられ（高電圧化され）、シフトレジスタ回路に入力される。
【０１５４】
シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲の電圧振幅レベルであることが要求される。本実施例では１２Ｖまで電圧振幅レベルを上げたが、本願発明では電圧振幅レベルはこの値に限られない。シフトレジスタ回路に入力されるクロック信号の電圧振幅レベルは、シフトレジスタ回路が動作可能な範囲であることが、必要条件である。また、レベルシフタ回路はクロック信号のみではなく、その他スタートパルス信号に用いてもかまわない。
【０１５５】
第１のレベルシフタ回路から出力された電圧振幅レベルが１２Ｖのクロック信号がシフトレジスタ回路に入力される。このシフトレジスタ回路に入力したクロック信号をもとに、同じ時にシフトレジスタ回路に入力したスタートパルス信号によって、シフトレジスタ回路が、ゲート信号線に接続された全ての画素ＴＦＴを確実に動作させるための選択信号を順に生成する動作をする。生成した選択信号は、第２のレベルシフタ回路に入力される。
【０１５６】
第２のレベルシフタ回路により、第２のレベルシフタ回路に入力された選択信号の電圧振幅レベルが上げられる。この選択信号は、全ての画素ＴＦＴを確実に動作させるのに必要な電圧振幅レベルまで高くすることが必要である。１２Ｖで第２のレベルシフタに入力した選択信号が２５Ｖまで上げられ、その２５Ｖの選択信号がゲート信号線に入力され、画素ＴＦＴが、画像信号を液晶に供給する動作をする。これにより液晶ディスプレイに画像が表示される。
【０１５７】
このように、本願発明ではレベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のＴＦＴが動作する程度に高い電圧振幅レベルのクロック信号をシフトレジスタ回路に入力することができる。その結果、シフトレジスタ回路をより高速で動作させることができ、消費電力を抑えることができる。また、ゲート信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。本実施例ではゲート信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られない。
【実施例６】
【０１５８】
本願発明は、ソース信号線側駆動回路とゲート信号線側駆動回路の両方に適用しても良い。この場合、ソース信号線側駆動回路およびゲート信号線側駆動回路のそれぞれに、第１および第２のレベルシフタ回路が用いられる。例えば上述の実施例を組み合わせてもよい。
【実施例７】
【０１５９】
本実施例では、上述した実施例１〜６のアクティブマトリクス型液晶表示装置の作製工程について説明する。
【０１６０】
本実施例では絶縁表面を有する基板上に複数のトップゲート型のＴＦＴを形成し、画素マトリクス回路とレベルシフタ回路、シフトレジスタ回路を含む動作回路とをモノリシックに構成する例を図１２〜図１５に示す。なお、本実施例では駆動回路やロジック回路等の駆動回路の例として、基本回路であるＣＭＯＳ回路を示す。なお、本実施例では、Ｐチャンネル型とＮチャンネル型とがそれぞれ１つのゲート電極を備えたＣＭＯＳ回路について、その作製工程を説明するが、ダブルゲート型のような複数のゲート電極を備えたＣＭＯＳ回路も同様に作製することができる。
【０１６１】
図１２（Ａ）を参照する。まず、絶縁表面を有する基板としてガラス基板６０１を準備する。ガラス基板の代わりに石英基板、熱酸化膜を形成したシリコン基板を用いることもできる。また、石英基板上に一旦非晶質珪素膜を形成し、それを完全に熱酸化して絶縁膜とする様な方法をとっても良い。さらに、絶縁膜として窒化珪素膜を形成した石英基板、セラミックス基板またはシリコン基板を用いても良い。本実施例では、ガラス基板６０１上に酸化シリコン膜６０２でなる下地膜を２００nm厚に形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【０１６２】
６０３は非晶質珪素膜であり、最終的な膜厚（熱酸化後の膜減りを考慮した膜厚）が１０〜７５ｎｍ（好ましくは１５〜４５ｎｍ）となる様に調節する。なお、成膜に際して膜中の不純物濃度の管理を徹底的に行うことは重要である。
【０１６３】
本実施例の場合、非晶質珪素膜６０３中において代表的な不純物であるＣ（炭素）、Ｎ（窒素）、Ｏ（酸素）、Ｓ（硫黄）の濃度はいずれも５×１０18ａｔｏｍｓ／ｃｍ3未満（好ましくは １×１０18ａｔｏｍｓ／ｃｍ3以下）となる様に管理している。各不純物濃度がこれ以上の濃度で存在すると、結晶化の際に悪影響を及ぼし、結晶化後の膜質を低下させる原因となりうる。
【０１６４】
なお、非晶質珪素膜６０３中の水素濃度も非常に重要なパラメータであり、水素含有量を低く抑えた方が結晶性の良い膜が得られる様である。そのため、非晶質珪素膜６０３の成膜は減圧熱ＣＶＤ法であることが好ましい。なお、成膜条件を最適化することでプラズマＣＶＤ法を用いることも可能である。
【０１６５】
次に、非晶質珪素膜６０３の結晶化工程を行う。結晶化の手段としては特開平７−１３０６５２号公報記載の技術を用いる。同公報実施例１および実施例２のどちらの手段でも良いが、本実施例では、同広報の実施例２に記載した技術内容（特開平８−７８３２９号公報に詳しい）を利用するのが好ましい。
【０１６６】
特開平８−７８３２９号公報記載の技術は、まず触媒元素の添加領域を選択するマスク絶縁膜６０４を形成する。マスク絶縁膜６０４は触媒元素を添加するために複数箇所の開口部を有している。この開口部の位置によって結晶領域の位置を決定することができる。
【０１６７】
そして、非晶質珪素膜６０３の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層６０５を形成する。なお、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる（図１２（Ｂ））。
【０１６８】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【０１６９】
次に、触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において ５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質珪素膜６０３の結晶化を行う。本実施例では窒素雰囲気で５７０℃、１４時間の加熱処理を行う。
【０１７０】
この時、非晶質珪素膜６０３の結晶化はニッケルを添加した領域６０６および６０６で発生した核から優先的に進行し、ガラス基板６０１の基板面に対してほぼ平行に成長した結晶領域６０７が形成される。この結晶領域６０７を横成長領域と呼ぶ。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある（図１２（Ｃ））。
【０１７１】
なお、上述の特開平７−１３０６５２号公報の実施例１に記載された技術を用いた場合も微視的には横成長領域と呼びうる領域が形成されている。しかしながら、核発生が面内において不均一に起こるので結晶粒界の制御性の面で難がある。
【０１７２】
次に膜中のニッケルを除去するために、この状態でリンをドーピングする。すると、ニッケルを添加した領域６０６のみにリンがドーピングされる。これらの領域をリン添加領域６０８とする。このとき、ドーピングの加速電圧と、酸化膜で成るマスク絶縁膜６０４厚さを最適化し、リンがマスク絶縁膜６０４を実質的に突き抜けないようにする。（図１２（Ｄ））
【０１７３】
リンのドーズ量は、１×１０14から１×１０15ｉｏｎｓ／ｃｍ2程度が良い。本実施例では５×１０14ｉｏｎｓ／ｃｍ2のドーズを、イオンドーピング装置を用いて行った。
【０１７４】
なお、イオンドープの際の加速電圧は１０ｋｖとした。１０ｋｖの加速電圧であれば、リンは１０００Åの絶縁膜マスクをほとんど通過することができない。
【０１７５】
次に、図１２（Ｅ）を参照する。その後、６００℃の窒素雰囲気にて１〜１２時間（本実施例では１２時間）熱アニールし、ニッケル元素のゲッタリングを行った。加熱によりニッケルがリンに吸い寄せられることになる。６００℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数１００μｍ程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の１つであることが理解できる。
【０１７６】
結晶化のための加熱処理が終了したら、マスク絶縁膜６０４を除去してパターニングを行い、横成長領域６０７でなる島状半導体層（活性層）６０９、６１０、および６１１を形成する（図１３（Ａ））。
【０１７７】
ここで６０９はＣＭＯＳ回路を構成するＮ型ＴＦＴの活性層、６１０はＣＭＯＳ回路を構成するＰ型ＴＦＴの活性層、６１１は画素マトリクス回路を構成するＮ型ＴＦＴ（画素ＴＦＴ）の活性層である。
【０１７８】
活性層６０９、６１０、および６１１を形成したら、その上に珪素を含む絶縁膜でなるゲート絶縁膜６１２を成膜する。
【０１７９】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲート電極の原型を形成する。本実施例では２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いる。
【０１８０】
次に、特開平７−１３５３１８号公報記載の技術により多孔性の陽極酸化膜６１３〜６２０、無孔性の陽極酸化膜６２１〜６２４、およびゲート電極６２５〜６２８を形成する（図１３（Ｂ））。
【０１８１】
こうして図１３（Ｂ）の状態が得られたら、次にゲート電極６２５〜６２８および多孔性の陽極酸化膜６１３〜６２０をマスクとしてゲート絶縁膜６１２をエッチングする。そして、多孔性の陽極酸化膜６１３〜６２０を除去して図１３（Ｃ）の状態を得る。なお、図１３（Ｃ）において６２９〜６３２で示されるのは加工後のゲート絶縁膜である。
【０１８２】
図１４（Ａ）を参照する。次に、一導電性を付与する不純物元素の添加工程を行う。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。本実施例ではＮチャネル型およびＰチャネル型のＴＦＴを形成するための不純物添加をそれぞれ２回の工程に分けて行う。
【０１８３】
最初にＮチャネル型のＴＦＴを形成するための不純物添加を行う。まず、１回目の不純物添加（本実施例ではＰ（リン）を用いる）を高加速電圧８０ｋｅＶ程度で行い、ｎ-領域を形成する。 このｎ-領域は、Ｐイオン濃度が１×１０18 ｉｏｎｓ／ｃｍ2〜１×１０19ｉｏｎｓ／ｃｍ2このように調節する。
【０１８４】
さらに、２回目の不純物添加を低加速電圧１０ｋeＶ程度で行い、ｎ+領域を形成する。この時は、加速電圧が低いので、ゲート絶縁膜がマスクとして機能する。また、このｎ+領域は、シート抵抗が５００Ω以下（好ましくは３００Ω以下）となるように調節する。
【０１８５】
以上の工程を経て、ＣＭＯＳ回路を構成するｎチャネル型ＴＦＴのソース領域およびドレイン領域６３３および６３４、低濃度不純物領域（ＬＤＤ領域）６３７、チャネル形成領域６４０が形成される。また、画素ＴＦＴを構成するｎチャネル型ＴＦＴのソース領域およびドレイン領域６３５および６３６、低濃度不純物領域（ＬＤＤ領域）６３８および６３９、チャネル形成領域６４１および６４２が確定する（図１４（Ａ））。
【０１８６】
なお、図１４（Ａ）に示す状態ではＣＭＯＳ回路を構成するｐチャネル型ＴＦＴの活性層は、ｎチャネル型ＴＦＴの活性層と同じ構成となっている。
【０１８７】
次に、図１４（Ｂ）に示すように、ｎチャネル型ＴＦＴを覆ってレジストマスク６４３を設け、Ｐ型を付与する不純物イオン（本実施例ではボロンを用いる）の添加を行う。
【０１８８】
この工程も前述の不純物添加工程と同様に２回に分けて行うが、Ｎチャネル型をＰチャネル型に反転させる必要があるため、前述のＰイオン添加濃度の数倍にあたる程度の濃度のＢ（ボロン）イオンを添加する。
【０１８９】
こうしてＣＭＯＳ回路を構成するｐチャネル型ＴＦＴのソース領域およびドレイン領域６４４および６４５、低濃度不純物領域（ＬＤＤ領域）６４６、チャネル形成領域６４７が形成される（図１４（Ｂ））。
【０１９０】
本実施例では、２ｗｔ％のスカンジウムを含有したアルミニウム膜を用いてゲート電極を形成したが、多結晶シリコン膜を用いてゲート電極を形成しても良い。この場合、ＬＤＤ領域は、ＳｉＯ2やＳｉＮなどのサイドウォールを用いて形成される。
【０１９１】
次にファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物イオンの活性化を行う。それと同時に添加行程で受けた活性層の損傷も修復される。
【０１９２】
図１４（Ｃ）を参照する。次に、第１層間絶縁膜６４８として酸化シリコン膜と窒化シリコン膜との積層膜を形成し、コンタクトホールを形成した後、ソース電極およびドレイン電極６４９〜６５３を形成して図１４（Ｃ）に示す状態を得る。なお、第１層間絶縁膜６４８として有機性樹脂膜を用いることもできる。
【０１９３】
図１４（Ｃ）に示す状態が得られたら、有機性樹脂膜からなる第２層間絶縁膜６５４を０．５〜３μｍの厚さに形成する（図１５（Ａ））。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。有機性樹脂膜の利点は、成膜方法が簡単である点、容易に膜厚を厚くできる点、比誘電率が低いので寄生容量を低減できる点、平坦性に優れている点などが挙げられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【０１９４】
次に、第２層間絶縁膜６５４の一部を除去し、遮光性を有する膜でなるブラックマトリクス６５５を形成する。本実施例では、ブラックマトリクス６５５にはチタンを用い、画素ＴＦＴのドレイン電極６５３とブラックマトリクス６５５との間に保持容量６５８を形成している。また、ブラックマトリクス６５５としては、黒色顔料を含む樹脂膜等を用いることもできる。
【０１９５】
次に、有機性樹脂膜からなる第３層間絶縁膜６５６を０．５〜３μｍの厚さに形成する。有機性樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等が用いられる。なお、上述した以外の有機性樹脂膜を用いることもできる。
【０１９６】
そして第２層間絶縁膜６５４および第３層間絶縁膜６５６にコンタクトホールを形成し、透明画素電極６５７を１２０ｎｍの厚さに形成する。なお、本実施例は透過型のアクティブマトリクス液晶表示装置の例であるため透明画素電極６５７を構成する導電膜としてＩＴＯ等の透明導電膜を用いる。
【０１９７】
次に、基板全体を３５０℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を補償する。以上の工程を経て同一基板上にＣＭＯＳ回路および画素マトリクス回路を作製することができる。
【０１９８】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。
【０１９９】
図１５（Ｂ）の状態のアクティブマトリクス基板に配向膜６５９を形成する。本実施例では、配向膜６５９には、ポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板６６０、対向電極６６１、配向膜６６２とで構成される。
【０２００】
なお、本実施例では、配向膜６６２には、ポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、比較的小さなプレチル角を持つようなポリイミドを用いた。
【０２０１】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して張り合わせる。その後、両基板間に液晶６６３を注入し、封止剤（図示せず）によって完全に封止する。本実施例では、液晶６６３としてネマティック液晶を用いた。
【０２０２】
よって、図１５（Ｃ）に示すような透過型のアクティブマトリクス型液晶表示装置が完成する。
【実施例８】
【０２０３】
本実施例では、上述した実施例１〜６のアクティブマトリクス型液晶表示装置を実施例７とは別の工程で作製した例について説明する。
【０２０４】
図２５を参照する。まず、ガラス基板５００１上に酸化シリコン膜５００２でなる下地膜を２００ｎｍの厚さに形成した。下地膜は窒化シリコン膜を積層しても良いし、窒化シリコン膜のみであっても良い。
【０２０５】
次に、酸化シリコン膜５００２上に３０ｎｍ厚のアモルファスシリコン膜（非晶質シリコン膜）をプラズマＣＶＤ法により形成し、脱水素処理後、エキシマレーザーアニールを行ってポリシリコン膜（結晶質シリコン膜または多結晶シリコン膜）を形成した。
【０２０６】
この結晶化工程は公知のレーザー結晶化技術または熱結晶化技術を用いれば良い。本実施例ではパルス発振型のＫｒＦエキシマレーザーを線状に加工してアモルファスシリコン膜の結晶化を行った。
【０２０７】
なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。
【０２０８】
こうして形成された結晶質シリコン膜をパターニングして島状のシリコン層からなる活性層５００３、５００４を形成した。
【０２０９】
次に、活性層５００３、５００４を覆って酸化シリコン膜でなるゲート絶縁膜５００５を形成し、その上にタンタルと窒化タンタルの積層構造でなるゲート配線（ゲート電極を含む）５００６、５００７を形成した（図２５（Ａ））。
【０２１０】
ゲート絶縁膜５００５の膜厚は１００nmとした。勿論、酸化シリコン膜以外に酸化シリコン膜と窒化シリコン膜との積層構造や酸化窒化シリコン膜を用いても構わない。また、ゲート配線５００６、５００７は他の金属を用いることもできるが、後の工程においてシリコンとのエッチング選択比の高い材料が望ましい。
【０２１１】
こうして図２５（Ａ）の状態が得られたら、１回目のリンドープ工程（リンの添加工程）を行った。ここではゲート絶縁膜５００５を通して添加するため、加速電圧は８０KeVと高めに設定した。また、こうして形成された第１不純物領域５００８、５００９は長さ（幅）が０．５μm、リン濃度が１×１０17atoms/cm3となるようにドーズ量を調節した。この時のリン濃度を（n−）で表すことにする。なお、リンの代わりに砒素を用いても良かった。
【０２１２】
また、第１不純物領域５００８、５００９はゲート配線５００６、５００７をマスクとして自己整合的に形成された。この時、ゲート配線５００６、５００７の直下には真性な結晶質シリコン層が残り、チャネル形成領域５０１０、５０１１が形成された。ただし、実際には多少ゲート配線の内側に回り込んで添加される分もあるため、ゲート配線５００６、５００７と第１不純物領域５００８、５００９とがオーバーラップするような構造となった（図２５（Ｂ））。
【０２１３】
次に、ゲート配線５００６、５００７を覆うようにして０．１〜１μm（代表的には０．２〜０．３μm）の厚さの非晶質シリコン層を形成し、異方性エッチングを行うことによりサイドウォール５０１２、５０１３を形成した。サイドウォール５０１２、５０１３の幅（ゲート配線の側壁からみた厚さ）は０．２μmとした（図２５（Ｃ））。
【０２１４】
なお、本実施例では非晶質シリコン層として不純物を何も添加しないものを用いるため、真性なシリコン層でなるサイドウォールが形成された。
【０２１５】
図２５（Ｃ）の状態が得られたら、２回目のリンドープ工程を行った。この場合も１回目と同様に加速電圧を８０KeVとした。また、今回形成された第２不純物領域５０１４、５０１５にはリンが１×１０18atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n）で表すことにする。
【０２１６】
なお、図２５（Ｄ）に示すリンドープ工程ではサイドウォール５０１２、５０１３の真下のみに第１不純物領域５００８、５００９が残る。この第１不純物領域５００８および５００９は１stＬＤＤ領域として機能することになる。
【０２１７】
また、図２５（Ｄ）の工程ではサイドウォール５０１２、５０１３にもリンが添加された。実際には加速電圧が高いためリンの濃度プロファイルのテール（裾）がサイドウォール内部に及ぶような状態でリンが分布していた。このリンでサイドウォールの抵抗成分を調節することもできる反面、リンの濃度分布が極端にばらつくと第２不純物領域５０１４に印加されるゲート電圧が素子毎に変動する要因ともなりかねないのでドーピング時は精密な制御が必要である。
【０２１８】
次に、ｎチャネル型ＴＦＴの一部を覆うレジストマスク５０１６とｐチャネル型ＴＦＴの全部を覆うレジストマスク５０１７を形成した。そして、この状態でゲート絶縁膜５００５をドライエッチングして加工されたゲート絶縁膜５０１８を形成した（図２５（Ｅ））。
【０２１９】
この時、ゲート絶縁膜５０１８がサイドウォール５０１２よりも外側に突出している部分の長さ（ゲート絶縁膜５０１８が第２不純物領域５０１４に接している部分の長さ）が、第２不純物領域５０１４の長さ（幅）を決定した。従って、レジストマスク５０１６のマスク合わせは精度良く行うことが必要であった。
【０２２０】
図２５（Ｅ）の状態が得られたら、３回目のリンドープ工程を行った。今回は露出した活性層にリンを添加することになるため、加速電圧を１０KeVと低めに設定した。なお、こうして形成された第３不純物領域５０１９にはリンが５×１０20atoms/cm3の濃度で含まれるようにドーズ量を調節した。この時のリン濃度を（n＋）で表すことにする（図２６（Ａ））。
【０２２１】
この工程ではレジストマスク５０１６および５０１７によって遮蔽された部分にはリンが添加されないため、その部分には第２不純物領域５０１４および５０１５がそのまま残る。従って、第２不純物領域５０１４が画定した。また同時に、第３不純物領域５０１９が画定した。
【０２２２】
この第２不純物領域５０１４は２ndＬＤＤ領域として機能し、第３不純物領域５０１９はソース領域又はドレイン領域として機能することになる。
【０２２３】
次に、レジストマスク５０１６、５０１７を除去し、新たにｎチャネル型ＴＦＴ全部を覆うレジストマスク５０２１を形成した。そして、まずｐチャネル型ＴＦＴのサイドウォール５０１３を除去し、さらにゲート絶縁膜５００５をドライエッチングしてゲート配線５００７と同形状のゲート絶縁膜５０２２を形成した（図２６（Ｂ））。
【０２２４】
図２６（Ｂ）の状態が得られたら、ボロンドープ工程（ボロンの添加工程）を行った。ここでは加速電圧を１０KeVとし、形成された第４不純物領域５０２３に３×１０20atoms/cm3の濃度でボロンが含まれるようにドーズ量を調節した。この時のボロン濃度を（ｐ＋＋）で表すことにする（図２６（Ｃ））。
【０２２５】
この時、ボロンもゲート配線５００７の内側に回り込んで添加されたため、チャネル形成領域５０１１はゲート配線５００７の内側に形成された。また、この工程ではｐチャネル型ＴＦＴ側に形成されていた第１不純物領域５００９及び第２不純物領域５０１５をボロンで反転させてＰ型にしている。従って、実際にはもともと第１不純物領域だった部分と第２不純物領域だった部分とで抵抗値が変化するが、十分高い濃度でボロンを添加しているので問題とはならない。
【０２２６】
こうすることで第４不純物領域５０２３が画定する。第４不純物領域５０２３はゲート配線５００７をマスクとして完全に自己整合的に形成され、ソース領域又はドレイン領域として機能する。本実施例ではｐチャネル型ＴＦＴに対してＬＤＤ領域もオフセット領域も形成していないが、ｐチャネル型ＴＦＴはもともと信頼性が高いので問題はなく、却ってＬＤＤ領域等を設けない方がオン電流を稼ぐことができるので都合が良い場合もある。
【０２２７】
こうして最終的には図２６（Ｃ）に示すように、ｎチャネル型ＴＦＴの活性層にはチャネル形成領域、第１不純物領域、第２不純物領域及び第３不純物領域が形成され、ｐチャネル型ＴＦＴの活性層にはチャネル形成領域及び第４不純物領域のみが形成される。
【０２２８】
そのようにして図２６（Ｃ）の状態が得られたら、第１層間絶縁膜５０２４を１μmの厚さに形成した。第１層間絶縁膜５０２４としては酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、有機樹脂膜またはそれらの積層膜を用いることができる。本実施例ではアクリル樹脂膜を採用した。
【０２２９】
第１層間絶縁膜５０２４を形成したら、金属材料でなるソース配線５０２５、５０２６及びドレイン配線５０２７を形成した。本実施例ではチタンを含むアルミニウム膜をチタンで挟み込んだ構造の三層配線を用いた。
【０２３０】
また、第１層間絶縁膜５０２４としてＢＣＢ（ベンゾシクロブテン）と呼ばれる樹脂膜を用いた場合、平坦性が高まると同時に、配線材料として銅を用いることが可能となる。銅は配線抵抗が低いため、配線材料として非常に有効である。
【０２３１】
こうしてソース配線及びドレイン配線を形成したら、パッシベーション膜として５０nm厚の窒化シリコン膜５０２８を形成した。さらにその上には保護膜として第２層間絶縁膜５０２９を形成した。この第２層間絶縁膜５０２９としては前記第１層間絶縁膜５０２４と同様の材料を用いることが可能である。本実施例では５０nm厚の酸化シリコン膜上にアクリル樹脂膜を積層した構造を採用した。
【０２３２】
以上のような工程を経て、図２６（Ｄ）に示すような構造のＣＭＯＳ回路が完成した。本実施例によって形成されたＣＭＯＳ回路は、ｎチャネル型ＴＦＴが優れた信頼性を有するため、回路全体として信頼性が大幅に控向上した。また、本実施例のような構造とすると、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとの特性バランス（電気特性のバランス）が優れたものとなった。
【０２３３】
なお、同様にして画素ＴＦＴもｎチャネル型ＴＦＴによって構成され得る。
【０２３４】
図２６（Ｄ）の状態が得られたら、コンタクトホールを開口し、画素ＴＦＴのドレイン電極に接続した画素電極を形成する。そして、第３層間膜を形成し、配向膜を形成する。また、必要に応じてブラックマトリクスを形成してもよい。
【０２３５】
次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜とで構成される。
【０２３６】
なお、本実施例では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施例では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。
【０２３７】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサなどを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤によって完全に封止する。本実施例では、液晶にネマティック液晶を用いた。
【０２３８】
よって、透過型のアクティブマトリクス型液晶表示装置が完成する。
【実施例９】
【０２３９】
本実施例では、実施例７、８において活性層となる結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する例を示す。触媒元素を用いる場合、本出願人による特開平７−１３０６５２号公報、特開平８−７８３２９号公報に記載された技術を用いることが好ましい。
【０２４０】
ここで特開平７−１３０６５２号公報の技術を本願発明に適用する場合の例を図２７に示す。まずシリコン基板６００１上に熱酸化法により酸化シリコン膜６００２を設け、その上にアモルファスシリコン膜６００３を形成した。さらに、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液を塗布してニッケル含有層６００４を形成した（図２７（Ａ））。
【０２４１】
次に、５００℃１時間の水素だし工程の後、５００〜６５０℃で４〜１２時間（本実施例では５５０℃８時間）の熱処理を行い、ポリシリコン膜６００５を形成した。こうして得られたポリシリコン膜６００５は非常に優れた結晶性を有した（図２７（Ｂ））。
【０２４２】
あとはポリシリコン膜６００５をパターニングして活性層とし、実施例７、８と同様の工程を経てＴＦＴを作製した。
【０２４３】
なお、上記二つの技術においては、ニッケル（Ni）以外にも、ゲルマニウム（Ge）、鉄（Fe）、パラジウム（Pd）、錫（Sn）、鉛（Pb）、コバルト（Co）、白金（Pt）、銅（Cu）、金（Au）といった元素を用いても良い。
【実施例１０】
【０２４４】
本実施例においては、上述の実施例８において説明したアクティブマトリクス型液晶表示装置とは別の作製方法の例について説明する。
【０２４５】
図２８および図２９を参照する。まず基板７００１には、例えばコーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板７００１のＴＦＴが形成される表面に、酸化珪素で成る下地膜７００２を２００ｎｍの厚さに形成した。下地膜７００２は、さらに窒化珪素膜を積層させても良いし、窒化珪素膜のみであっても良い。
【０２４６】
次に、この下地膜７００２の上に５０ｎｍの厚さで、非晶質珪素膜をプラズマＣＶＤ法で形成した。非晶質珪素膜の含有水素量にもよるが、好ましくは４００〜５００℃に加熱して脱水素処理を行い、非晶質珪素膜の含有水素量を５atm％以下として、結晶化の工程を行って結晶性珪素膜とした。
【０２４７】
この結晶化の工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。本実施例では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して非晶質珪素膜に照射して、結晶性珪素膜とした。なお、本実施例では初期膜をアモルファスシリコン膜としてレーザーアニールで結晶化してポリシリコン膜を得たが、初期膜として微結晶シリコン膜を用いても構わないし、直接ポリシリコン膜を成膜しても良い。勿論、成膜したポリシリコン膜にレーザーアニールを行っても良い。また、レーザーアニールの代わりにファーネスアニールを行っても良い。また上述の実施例９で説明した方法を用いても良い。
【０２４８】
こうして形成された結晶性珪素膜をパターニングして、島状の半導体層７００３、７００４、７００５を形成した。
【０２４９】
次に、半導体層７００３、７００４、７００５を覆って、酸化珪素または窒化珪素を主成分とするゲート絶縁膜７００６を形成した。ここではプラズマＣＶＤ法で窒化酸化珪素膜を１００ｎｍの厚さに形成した。そして、図２８では説明しないが、ゲート絶縁膜７００６の表面に第１のゲート電極を構成する、第１の導電膜としてタンタル（Ｔａ）を１０〜２００ｎｍ、例えば５０ｎｍさらに第２の導電膜としてアルミニウム（Ａｌ）を１００〜１０００ｎｍ、例えば２００ｎｍの厚さでスパッタ法で形成した。そして、公知のパターニング技術により、第１のゲート電極を構成する第１の導電膜７００７、７００８、７００９、７０１０と、第２の導電膜の７０１２、７０１３、７０１４、７０１５が形成された。
【０２５０】
第１のゲート電極を構成する第２の導電膜として、アルミニウムを用いる場合には、純アルミニウムを用いても良いし、チタン、珪素、スカンジウムから選ばれた元素が０．１〜５atm％添加されたアルミニウム合金を用いても良い。また銅を用いる場合には、図示しないが、ゲート絶縁膜７００６の表面に窒化珪素膜を設けておくと好ましい。
【０２５１】
また、図２８では画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に付加容量部を設ける構造となっている。このとき、第１のゲート電極と同じ材料で付加容量部の配線電極７０１１、７０１６が形成される。
【０２５２】
こうして図２８（Ａ）に示す構造が形成されたら、１回目のｎ型不純物を添加する工程を行った。結晶性半導体材料に対してｎ型を付与する不純物元素としては、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが知られているが、ここでは、リンを用い、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程では、ゲート絶縁膜７００６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。また、こうして形成された不純物領域は、後に示すｎチャネル型ＴＦＴの第１の不純物領域７０３４、７０４２を形成するもので、ＬＤＤ領域として機能するものである。従ってこの領域のリンの濃度は、１×１０16〜１×１０19atms/cm3の範囲にするのが好ましく、ここでは１×１０18atms/cm3とした。
【０２５３】
半導体層中に添加された前記不純物元素は、レーザーアニール法や、熱処理により活性化させる必要があった。この工程は、ソース・ドレイン領域を形成する不純物添加の工程のあと実施しても良いが、この段階でレーザーアニール法により活性化させることは効果的であった。
【０２５４】
この工程で、第１のゲート電極を構成する第１の導電膜７００７、７００８、７００９、７０１０と第２の導電膜７０１２、７０１３、７０１４、７０１５はリンの添加に対してマスクとして機能した。その結果ゲート絶縁膜を介して存在する半導体層の第１のゲート電極の真下の領域には、まったく、あるいは殆どリンが添加されなかった。そして、図２８（Ｂ）に示すように、リンが添加された低濃度不純物領域７０１７、７０１８、７０１９、７０２０、７０２１、７０２２、７０２３が形成された。
【０２５５】
次にフォトレジスト膜をマスクとして、ｎチャネル型ＴＦＴを形成する領域をレジストマスク７０２４、７０２５で覆って、ｐチャネル型ＴＦＴが形成される領域のみに、ｐ型を付与する不純物添加の工程を行った。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、が知られているが、ここではボロンをその不純物元素として、イオンドープ法でジボラン（Ｂ2Ｈ6）を用いて添加した。ここでも加速電圧を８０ｋｅＶとして、２×１０20atms/cm3の濃度にボロンを添加した。そして、図２８（Ｃ）に示すようにボロンが高濃度に添加された領域７０２６、７０２７が形成された。この領域は後にｐチャネル型ＴＦＴのソース・ドレイン領域となる。
【０２５６】
そして、レジストマスク７０２４、７０２５を除去した後、第２のゲート電極を形成する工程を行った。ここでは、第２のゲート電極の材料にタンタル（Ｔａ）を用い、１００〜１０００ｎｍ、例えば２００ｎｍの厚さに形成した。そして、公知の技術によりパターニングを行い、第２のゲート電極７０２８、７０２９、７０３０、７０３１が形成された。この時、第２のゲート電極の長さは５μｍとなるようにパターニングした。結果として、第２のゲート電極は、第１のゲート電極の両側にそれぞれ１．５μｍの長さでゲート絶縁膜と接する領域が形成された。
【０２５７】
また、画素マトリクス回路を構成するｎチャネル型ＴＦＴのドレイン側に保持容量部が設けられるが、この保持容量部の電極７０２８は第２のゲート電極と同時に形成された。
【０２５８】
そして、第２のゲート電極７０２５、７０２６、７０２７をマスクとして、２回目のｎ型を付与する不純物元素を添加する工程を行った。ここでは同様に、フォスフィン（ＰＨ3）を用いたイオンドープ法で行った。この工程でも、ゲート絶縁膜７００６を通してその下の半導体層にリンを添加するために、加速電圧は８０ｋｅＶと高めに設定した。そして、ここでリンが添加される領域は、ｎチャネル型ＴＦＴでソース領域７０３２、７０４２、及びドレイン領域７０３３、７０４３として機能させるため、この領域のリンの濃度は、１×１０19〜１×１０21atms/cm3とするのが好ましく、ここでは１×１０20atms/cm3とした。
【０２５９】
また、ここで図示はしないが、ソース領域７０３５、７０４３、及びドレイン領域７０３６、７０４７を覆うゲート絶縁膜を除去して、その領域の半導体層を露出させ、直接リンを添加しても良い。この工程を加えると、イオンドープ法の加速電圧を１０ｋｅＶまで下げることができ、また、効率良くリンを添加することができた。
【０２６０】
また、ｐチャネル型ＴＦＴのソース領域７０３９とドレイン領域７０４０にも同じ濃度でリンが添加されるが、前の工程でその２倍の濃度でボロンが添加されているため、導電型は反転せず、ｐチャネル型ＴＦＴの動作上何ら問題はなかった。
【０２６１】
それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素は、このままでは活性化せず有効に作用しないので、活性化の工程を行う必要があった。この工程は、電気加熱炉を用いた熱アニール法や、前述のエキシマレーザーを用いたレーザーアニール法や、ハロゲンランプを用いたラピットサーマルアニール法（ＲＴＡ法）で行うことができた。
【０２６２】
熱アニール法では、窒素雰囲気中において５５０℃、２時間の加熱処理をして活性化を行った。本実施例では、第１のゲート電極を構成する第２の導電膜にアルミニウムを用いたが、タンタルで形成された第１の導電膜と大２のゲート電極がアルミニウムを覆って形成されているため、タンタルがブロッキング層として機能して、アルミニウム原子が他の領域に拡散することを防ぐことができた。また、レーザーアニール法では、パルス発振型のＫｒＦエキシマレーザー光を線状に集光して照射することにより活性化が行われた。また、レーザーアニール法を実施した後に熱アニール法を実施すると、さらに良い結果が得られた。またこの工程は、イオンドーピングによって結晶性が破壊された領域をアニールする効果も兼ね備えていて、その領域の結晶性を改善することもできた。
【０２６３】
以上までの工程で、ゲート電極を第１のゲート電極と、その第１のゲート電極を覆って第２のゲート電極を設けられ、ｎチャネル型ＴＦＴでは、第２のゲート電極の両側にソース領域とドレイン領域が形成された。また、ゲート絶縁膜を介して半導体層に設けられた第１の不純物領域と、第２のゲート電極がゲート絶縁膜に接している領域とが、重なって設けられた構造が自己整合的に形成された。一方、ｐチャネル型ＴＦＴでは、ソース領域とドレイン領域の一部が第２のゲート電極とオーバーラップして形成されているが、実使用上何ら問題はなかった。
【０２６４】
図２８（Ｄ）の状態が得られたら、第１の層間絶縁膜７０４９を１０００ｎｍの厚さに形成した。第１の層間絶縁膜７０４９としては、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機樹脂膜、およびそれらの積層膜をもちいることができる。本実施例では、図示しないが、最初に窒化珪素膜を５０ｎｍ形成し、さらに酸化珪素膜を９５０ｎｍ形成した２層構造とした。
【０２６５】
第１の層間絶縁膜７０４９はその後、パターニングでそれぞれのＴＦＴのソース領域と、ドレイン領域にコンタクトホールが形成された。そして、ソース電極７０５０、７０５２、７０５３とドレイン電極７０５１、７０５４が形成した。図示していないが、本実施例ではこの電極を、チタン膜を１００ｎｍ、チタンを含むアルミニウム膜３００ｎｍ、チタン膜１５０ｎｍをスパッタ法で連続して形成した３層構造の膜を、パターニングして形成した。
【０２６６】
こうして図２８（Ｅ）に示すように、基板７００１上にＣＭＯＳ回路と、アクティブマトリクス回路が形成された。また、アクティブマトリクス回路のｎチャネル型ＴＦＴのドレイン側には、付加容量部が同時に形成された。以上のようにして、アクティブマトリクス基板が作製された。
【０２６７】
次に、図２９を用いて、以上の工程によって同一の基板に作製されたＣＭＯＳ回路と、アクティブマトリクス回路をもとに、アクティブマトリクス型液晶表示装置を作製する工程を説明する。最初に、図２８（Ｅ）の状態の基板に対して、ソース電極７０５０、７０５２、７０５３とドレイン電極７０５１、７０５４と、第１の層間絶縁膜７０４５を覆ってパッシベーション膜７０５５を形成した。パッシベーション膜７０５５は、窒化珪素膜で５０ｎｍの厚さで形成した。さらに、有機樹脂からなる第２の層間絶縁膜７０５６を約１０００ｎｍの厚さに形成した。有機樹脂膜としては、ポリイミド、アクリル、ポリイミドアミド等を使用することができる。有機性樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機性樹脂膜を用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【０２６８】
次に、第２の層間絶縁膜７０５６の画素領域の一部に、遮光層７０５７を形成した。遮光層７０５７は金属膜や顔料を含ませた有機樹脂膜で形成すれば良いものである。ここでは、チタンをスパッタ法で形成した。
【０２６９】
遮光膜７０５７を形成したら、第３の層間絶縁膜７０５８を形成する。この第３の層間絶縁膜７０５８は、第２の層間絶縁膜７０５６と同様に、有機樹脂膜を用いて形成すると良い。そして、第２の層間絶縁膜７０５６と第３の層間絶縁膜７０５８とにドレイン電極７０５４に達するコンタクトホールを形成し、画素電極７０５９を形成した。画素電極７０５９は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成し、画素電極７０５５を形成した。
【０２７０】
図２９（Ａ）の状態が形成されたら、配向膜７０６０を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板７０７１には、対向電極７０７２と、配向膜７０７３とを形成した。配向膜は形成された後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【０２７１】
上記の工程を経て、アクティブマトリクス回路と、ＣＭＯＳ回路が形成された基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料（ネマティック液晶）７０７４を注入し、封止剤（図示せず）によって完全に封止した。よって図２９（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成した。
【実施例１１】
【０２７２】
実施例１〜１０では、ネマティック液晶を用いたが、強誘電性液晶を用いても良い。本実施例は液晶材料に限定されることはない。また本願発明の駆動回路は、電圧によってその光学的パラメーターが変化するような、いかなる材料を用いた半導体表示装置にも用いることができる。
【実施例１２】
【０２７３】
実施例７、８では、トップゲート型の薄膜トランジスタについて説明したが、本願発明はボトムゲート型の薄膜トランジスタを用いてもよい。
【実施例１３】
【０２７４】
実施例７、８ではＴＦＴの活性層にはＳｉが用いられたが、本願発明の半導体表示装置に用いられる薄膜トランジスタは、Ｇｅ、ＳｉxＧｅ1-xを有する半導体膜を用いても良い。
【実施例１４】
【０２７５】
本願発明によって作製された半導体表示装置（代表的には液晶表示装置）を用いた電子機器には様々な用途がある。本実施例では、本願発明によって作製された駆動回路を用いた半導体表示装置を組み込んだ電子機器について説明する。
【０２７６】
このような電子機器には、ビデオカメラ、スチルカメラ、プロジェクタ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図１６、図１７に示す。
【０２７７】
図１６（Ａ）は携帯電話であり、本体１１０１、音声出力部１１０２、音声入力部１１０３、半導体表示装置１１０４、操作スイッチ１１０５、アンテナ１１０６で構成される。
【０２７８】
図１６（Ｂ）はビデオカメラであり、本体１１０７、半導体表示装置１１０８、音声入力部１１０９、操作スイッチ１１１０、バッテリー１１１１、受像部１１１２で構成される。
【０２７９】
図１６（Ｃ）はモバイルコンピュータであり、本体１１１３、カメラ部１１１４、受像部１１１５、操作スイッチ１１１６、半導体表示装置１１１７で構成される。
【０２８０】
図１６（Ｄ）はヘッドマウントディスプレイであり、本体１１１８、半導体表示装置１１１９、ミラー１１２０、バックライト１１２１で構成される。
【０２８１】
図１６（Ｅ）はヘッドマウントディスプレイであり、半導体表示装置１１２３、バンド部１１２４で構成される。図１６（Ｅ）に示すヘッドマウントディスプレイは、半導体表示装置が一つだけ装備されている。
【０２８２】
図１７（Ａ）はリア型プロジェクタであり、１２０１は本体、１２０２は半導体表示装置、１２０３は光源、１２０４は光学系、１２０５はスクリーンである。なお、リア型プロジェクタは、視聴者の見る位置によって、本体を固定したままスクリーンの角度を変えることができるのが好ましい。なお、半導体表示装置１２０２を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用することによって、さらに高解像度・高精細のリア型プロジェクタを実現することができる。
【０２８３】
図１７（Ｂ）はフロント型プロジェクタであり、本体１２０６、半導体表示装置１２０７、光源１２０８、リフレクター１２０９、スクリーン１２１０で構成される。なお、半導体表示装置１２０７を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）使用することによって、さらに高解像度・高精細のフロント型プロジェクタを実現することができる。
【実施例１５】
【０２８４】
本実施例は、本願発明をデジタル駆動方式のアクティブマトリクス型液晶表示装置のソース信号線側駆動回路に適用した例である。図３０は本実施例のデジタル駆動方式のソース信号線側駆動回路の一例をブロック図で示したものである。
【０２８５】
本実施例のデジタル駆動方式のソース信号線側駆動回路は、第１のレベルシフタ回路、第３のレベルシフタ回路、シフトレジスタ回路、ラッチ回路（１）（第１のラッチ回路）、ラッチ回路（２）（第２のラッチ回路）、第２のレベルシフタ回路、Ｄ／Ａ変換回路が図３０に示す順番で設けられている。
【０２８６】
図３１に図３０に示したデジタル駆動方式のソース信号線側駆動回路の具体的な回路図の一例を示す。ここでは、４ビットのデジタル駆動方式の場合のアクティブマトリクス型液晶表示装置を例にとっている。
【０２８７】
第１のレベルシフタ回路３１００、シフトレジスタ回路３１０１、デジタルデコーダのアドレス線（ａ〜ｄ）３１０２、ラッチ回路（１）（ＬＡＴ１）３１０３、ラッチ回路（２）（ＬＡＴ２）３１０４、ラッチパルス線３１０５、Ｄ／Ａ変換回路３１０６、階調電圧線３１０７、ソース信号線３１０８、第２のレベルシフタ回路３１０９、第３のレベルシフタ回路３１１０が図３１に示すように配置されている。なお、ラッチ回路（ＬＡＴ１およびＬＡＴ２）は、４個のラッチ回路が便宜上ひとまとめに示されている。また、クロック信号の電圧振幅レベルを上げるレベルシフタ回路と、スタートパルス信号の電圧振幅レベルを上げるレベルシフタ回路の２つを便宜上ひとまとめにし、第１のレベルシフタ回路３１００として示している。
【０２８８】
第１のレベルシフタ回路３１００にソース信号線側駆動回路の外部からクロック信号（ＣＬＫ）が入力される。このクロック信号の電圧振幅レベルは、第１のレベルシフタ回路３１００が駆動可能な範囲でできる限り低いことが、不要輻射を問題にならない程度に抑えるために要求される。また消費電力を抑えるためにも必要である。
【０２８９】
第１のレベルシフタ回路３１００に入力されたクロック信号は、高電圧化され、出力される。このときクロック信号の電圧振幅レベルは、シフトレジスタ回路３１０１のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のＴＦＴが動作する程度の電圧振幅レベルまで高電圧化する必要がある。
【０２９０】
第１のレベルシフタ回路３１００によって電圧振幅レベルが上げられたクロック信号はシフトレジスタ回路３１０１に入力される。また第１のレベルシフタ回路３１００によって電圧振幅レベルが上げられたスタートパルス信号が、図３１に示した配線を介してシフトレジスタ回路３１０１に入力される。シフトレジスタ回路３１０１に入力されたクロック信号をもとに、シフトレジスタ回路３１０１に入力されたスタートパルス信号（ＳＰ）によってシフトレジスタ回路３１０１が、デジタル信号をラッチ回路（１）３１０３に書き込むタイミングを決定するタイミング信号を生成する動作を開始する。
【０２９１】
デジタルデコーダのアドレス線（ａ〜ｄ）３１０２を介して、デジタル信号（デジタル階調信号）が、第３のレベルシフタ回路３１１０に入力される。入力されたデジタル信号は、高電圧化され、出力される。このときデジタル信号の電圧振幅レベルは、シフトレジスタ回路３１０１のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度で、かつ作製可能なチャネル長のＴＦＴが動作する程度の電圧振幅レベルまで高電圧化する必要がある。高電圧化され出力されたデジタル信号は、シフトレジスタ回路３１０１で生成されるタイミング信号によりラッチ回路（１）３１０３に順次書き込まれる。デジタルデコーダのアドレス線３１０２ａからデジタル信号の最上位ビット（ＭＳＢ）が入力され、デジタルデコーダのアドレス線３１０２ｂからデジタル信号の最下位ビット（ＬＳＢ）が入力される。
【０２９２】
ラッチ回路（１）３１０３に対するデジタル信号の書き込みが終了した後、ラッチ回路（１）３１０３に書き込まれたデジタル信号は、シフトレジスタ回路３１０１の動作タイミングに合わせて、ラッチパルス線３１０５にラッチパルスが流れた時にラッチ回路（２）３１０４に一斉に送出され、書き込まれる。
【０２９３】
デジタル信号をラッチ回路（２）３１０４に送出し終えたラッチ回路（１）３１０３には、シフトレジスタ回路３１０１からの信号により、再びデジタルデコーダに供給されるデジタル信号の書き込みが順次行なわれる。
【０２９４】
この２順目の１ライン期間中には、２順目の１ライン期間の開始に合わせてラッチ回路（２）３１０４に送出されたデジタル信号に応じた電圧振幅レベルのデジタル信号が第２のレベルシフタ回路３１０４に入力される。
【０２９５】
第２のレベルシフタ回路３１０９に入力されたデジタル信号は、高電圧化される。このときデジタル信号は、ある一定のマージン電圧を設けた電圧振幅レベルまで高電圧化することが必要である。
【０２９６】
このマージン電圧はＤ／Ａ変換回路３１０６に入力されるデジタル信号をアナログ信号に変換するためのものである。マージン電圧の大きさは、Ｄ／Ａ変換回路３１０６から出力される最も大きいアナログ信号の電圧に依存する。
【０２９７】
第２のレベルシフタ回路３１０９によって高電圧化されたデジタル信号は、Ｄ／Ａ変換回路３１０６に入力されてアナログ信号に変換され、アナログ信号は１ライン期間の間対応するソース信号線３１０８に供給される。ゲート信号線側駆動回路のシフトレジスタ回路からの選択信号によって対応する画素ＴＦＴのスイッチングが行われ、液晶分子が駆動される。
【０２９８】
上述した動作を走査線の数だけ繰り返すことによって１画面（１フレーム）が形成される。一般に、アクティブマトリクス型液晶表示装置装置では、１秒間に６０フレームの画像の書き換えが行われている。
【０２９９】
このように、本願発明ではデジタル駆動方式のソース信号線側駆動回路において、レベルシフタ回路をシフトレジスタ回路の前後に設けることによって、シフトレジスタ回路のＴＦＴが短チャネル効果によるパンチスルーやホットエレクトロンによって故障しない程度に低く、作製可能なチャネル長のＴＦＴが動作する程度に高い電圧振幅レベルのクロック信号を、シフトレジスタ回路に入力することができる。その結果シフトレジスタ回路をより高速で動作させることができる。
【０３００】
また、デジタル駆動方式のソース信号線側駆動回路の外部から入力されるクロック信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くしても、シフトレジスタ回路の高速動作が可能になるので、消費電力および不要輻射を問題にならない程度に抑えることができる。
【０３０１】
また、デジタル信号の周波数は数十ＭＨｚとアナログ式駆動回路の画像信号の周波数よりも大きいため不要輻射が問題となっていた。そのためデジタル信号の電圧を下げることが望まれていたが、階調電圧よりもデジタル信号の電圧レベルが低いと、Ｄ／Ａ変換回路でデジタル信号をアナログ信号に変換することが難しくなってしまう。本願発明ではデジタル駆動方式のソース信号線側駆動回路の外部からラッチ回路に入力されるデジタル信号の電圧振幅レベルを、レベルシフタ回路の動作が可能な範囲でできる限り低くすることが可能になる。よってラッチ回路に入力するデジタル信号の電圧を抑えることができ、不要輻射および消費電力を抑えることが可能になる。
【０３０２】
本実施例ではデジタル回路のソース信号線側駆動回路に本願発明を適用した例について説明したが、本願発明はこの実施例の形態に限られなく、デジタル回路のゲート信号線側駆動回路に用いることも可能であり、また、デジタル回路のソース信号線側駆動回路とゲート信号線側駆動回路の両方に用いても良い。
【実施例１６】
【０３０３】
上述の本願発明の液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０３０４】
等方相−コレステリック相−カイラルスメクティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティックＣ相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図３３に示す。図３３に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図３３に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【０３０５】
図３３に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本願発明の液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【０３０６】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０３０７】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０３０８】
なお、このような無しきい値反強誘電性混合液晶を本願発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【実施例１７】
【０３０９】
本実施例では、本願発明の構成を有するＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０３１０】
図３４（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図３４（Ａ）において、４０１０は基板、４０１１は画素マトリクス部、４０１２はソース信号線側駆動回路、４０１３はゲート信号線側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０３１１】
このとき、少なくとも画素マトリクス部、好ましくは駆動回路及び画素マトリクス部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０３１２】
また、図３４（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素マトリクス部用ＴＦＴ（画素ＴＦＴ）４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０３１３】
本願発明は、４０１２はソース信号線側駆動回路または４０１３はゲート信号線側駆動回路に用いることができる。
【０３１４】
駆動回路用ＴＦＴ４０２２、画素マトリクス部用ＴＦＴ４０２３を公知の方法で形成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素マトリクス部用ＴＦＴ４０２３のドレイン領域と電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０３１５】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０３１６】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０３１７】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０３１８】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０３１９】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０３２０】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０３２１】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０３２２】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０３２３】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０３２４】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０３２５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０３２６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０３２７】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０３２８】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例１８】
【０３２９】
本実施例では、本願発明を用いて実施例１７とは異なる形態のＥＬ表示装置を作製した例について、図３５（Ａ）、３５（Ｂ）を用いて説明する。図３４（Ａ）、３４（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０３３０】
図３５（Ａ）は本実施例のＥＬ表示装置の上面図であり、図３５（Ａ）をＡ-Ａ'で切断した断面図を図３５（Ｂ）に示す。
【０３３１】
実施例１７に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０３３２】
さらに、EL素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０３３３】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０３３４】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０３３５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０３３６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０３３７】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０３３８】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０３３９】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例１９】
【０３４０】
ここでＥＬ表示パネルにおける画素部のさらに詳細な断面構造を図３５に、上面構造を図３６（Ａ）に、回路図を図３６（Ｂ）に示す。図３５、図３６（Ａ）及び図３６（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０３４１】
図３５において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法で形成されたｎチャネル型ＴＦＴを用いる。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたｐチャネル型ＴＦＴを用いて形成しても構わない。
【０３４２】
また、電流制御用ＴＦＴ３５０３は公知の方法で形成されたｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ３５０２のソース配線３４はそして、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０３４３】
電流制御用ＴＦＴ３５０３はＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴ３５０３のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける構造は極めて有効である。
【０３４４】
また、本実施例では電流制御用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０３４５】
また、図３６（Ａ）に示すように、電流制御用ＴＦＴ３５０３のゲート電極３７となる配線３６は３５０４で示される領域で、電流制御用ＴＦＴ３５０３のドレイン配線４０と絶縁膜を介して重なる。このとき、３５０４で示される領域ではコンデンサが形成される。保持容量３５０３は、電源供給線３５０６と電気的に接続された半導体膜３５２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及び配線３６との間で形成される。また、配線３６、第１層間絶縁膜と同一の層（図示せず）及び電源供給線３５０６で形成される容量も保持容量として用いることが可能である。このコンデンサ３５０４は電流制御用ＴＦＴ３５０３のゲート電極３７にかかる電圧を保持するためのコンデンサとして機能する。なお、電流制御用ＴＦＴのドレインは電源供給線（電源線）３５０６に接続され、常に一定の電圧が加えられている。
【０３４６】
スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０３４７】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３５０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０３４８】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお図３６（Ａ）では、保持容量３５０４の位置を明確にするために一部バンクを省略しており、バンク４４a、４４bしか図示していないが、電源供給線３５０６とソース配線３４を一部覆うように電源供給線３５０６とソース配線３４の間に設けられている。また、ここでは二画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０３４９】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０３５０】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０３５１】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０３５２】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０３５３】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０３５４】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図３６（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０３５５】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０３５６】
以上のように本願発明のＥＬ表示パネルは図３５のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０３５７】
なお、本実施例の構成は、実施例１〜１８の構成と自由に組み合わせて実施することが可能である。
【実施例２０】
【０３５８】
本実施例では、実施例１９に示した画素マトリクス部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図３８を用いる。なお、図３６の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０３５９】
図３８において、電流制御用ＴＦＴ３５０３は公知の方法を用いて作製されたｐチャネル型ＴＦＴである。作製プロセスは公知の方法を用いることが可能である。
【０３６０】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０３６１】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０３６２】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０３６３】
なお、本実施例の構成は、実施例１〜１８の構成と自由に組み合わせて実施することが可能である。
【実施例２１】
【０３６４】
本実施例では、図３７（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図３９（Ａ）〜（Ｃ）に示す。なお、本実施例において、３８０１はスイッチング用ＴＦＴ３８０２のソース信号線、３８０３はスイッチング用ＴＦＴ３８０２のゲート信号線、３８０４は電流制御用ＴＦＴ、３８０５はコンデンサ、３８０６、３８０８は電源供給線、３８０７はＥＬ素子とする。
【０３６５】
図３９（Ａ）は、二つの画素間で電源供給線３８０６を共通とした場合の例である。即ち、二つの画素が電源供給線３８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素マトリクス部をさらに高精細化することができる。
【０３６６】
また、図３９（Ｂ）は、電源供給線３８０８をゲート信号線３８０３と平行に設けた場合の例である。なお、図３９（Ｂ）では電源供給線３８０８とゲート信号線３８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線３８０８とゲート信号線３８０３とで専有面積を共有させることができるため、画素マトリクス部をさらに高精細化することができる。
【０３６７】
また、図３９（Ｃ）は、図３９（Ｂ）の構造と同様に電源供給線３８０８をゲート信号線３８０３と平行に設け、さらに、二つの画素を電源供給線３８０８を中心に線対称となるように形成する点に特徴がある。また、電源供給線３８０８をゲート信号線３８０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素マトリクス部をさらに高精細化することができる。
【０３６８】
なお、本実施例の構成は、実施例１〜１８の構成と自由に組み合わせて実施することが可能である。
【実施例２２】
【０３６９】
実施例１９に示した図３７（Ａ）、３７（Ｂ）では電流制御用ＴＦＴ３５０３のゲート電極にかかる電圧を保持するためにコンデンサ３５０４を設ける構造としているが、コンデンサ３５０４を省略することも可能である。実施例１９の場合、電流制御用ＴＦＴ３５０３としてｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ３５０４の代わりとして積極的に用いる点に特徴がある。
【０３７０】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０３７１】
また、実施例２１に示した図３９（Ａ），（Ｂ），（Ｃ）の構造においても同様に、コンデンサ３８０５を省略することは可能である。
【０３７２】
なお、本実施例の構成は、実施例１〜２１の構成と自由に組み合わせて実施することが可能である。
【実施例２３】
【０３７３】
本願発明によって作製された半導体表示装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）を用いた半導体表示装置には様々な用途がある。本実施例では、本願発明によって作製された駆動回路を用いた半導体表示装置を組み込んだ電子機器について説明する。
【０３７４】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図３２に示す。
【０３７５】
図３２（Ａ）はパーソナルコンピュータであり、本体７００１、映像入力部７００２、表示装置７００３、キーボード７００４で構成される。本願発明を映像入力部７００２、半導体表示装置７００３やその他の信号制御回路に適用することができる。
【０３７６】
図３２（Ｂ）はビデオカメラであり、本体７１０１、半導体表示装置７１０２、音声入力部７１０３、操作スイッチ７１０４、バッテリー７１０５、受像部７１０６で構成される。本願発明を半導体表示装置７１０２、音声入力部７１０３やその他の信号制御回路に適用することができる。
【０３７７】
図３２（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体７２０１、カメラ部７２０２、受像部７２０３、操作スイッチ７２０４、半導体表示装置７２０５で構成される。本願発明は半導体表示装置７２０５やその他の信号制御回路に適用できる。
【０３７８】
図３２（Ｄ）はゴーグル型ディスプレイであり、本体７３０１、半導体表示装置７３０２、アーム部７３０３で構成される。本願発明は半導体表示装置７３０２やその他の信号制御回路に適用することができる。
【０３７９】
図３２（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体７４０１、半導体表示装置７４０２、スピーカ部７４０３、記録媒体７４０４、操作スイッチ７４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は半導体表示装置７４０２やその他の信号制御回路に適用することができる。
【０３８０】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の半導体表示装置は実施例１〜１３、１５〜１６のどのような組み合わせからなる構成を用いても実現することができる。
【図面の簡単な説明】
【０３８１】
【図１】本願発明のソース信号線側駆動回路のブロック図。
【図２】本願発明のソース信号線側駆動回路の回路図。
【図３】アクティブマトリクス表示装置の概略図。
【図４】本願発明のソース信号線側駆動回路のブロック図。
【図５】本願発明のソース信号線側駆動回路の回路図。
【図６】本願発明のソース信号線側駆動回路のタイミングチャート図。
【図７】本願発明のソース信号線側駆動回路のブロック図。
【図８】本願発明のソース信号線側駆動回路のブロック図。
【図９】本願発明のゲート信号線側駆動回路のブロック図。
【図１０】本願発明のゲート信号線側駆動回路の回路図。
【図１１】本願発明のゲート信号線側駆動回路のブロック図。
【図１２】ＴＦＴの作製工程を示す断面図。
【図１３】ＴＦＴの作製工程を示す断面図。
【図１４】ＴＦＴの作製工程を示す断面図。
【図１５】ＴＦＴの作製工程を示す断面図。
【図１６】本願発明を用いた電子機器の構成図。
【図１７】本願発明を用いた電子機器の構成図。
【図１８】アクティブマトリクス表示装置の概略図。
【図１９】従来例のソース信号線側駆動回路のブロック図。
【図２０】レベルシフタ回路の等価回路図。
【図２１】従来例のソース信号線側駆動回路の回路図。
【図２２】従来例のソース信号線側駆動回路の回路図。
【図２３】従来例のソース信号線側駆動回路の回路図。
【図２４】従来例のソース信号線側駆動回路のブロック図。
【図２５】ＴＦＴの作製工程を示す断面図。
【図２６】ＴＦＴの作製工程を示す断面図。
【図２７】ＴＦＴの作製工程を示す断面図。
【図２８】ＴＦＴの作製工程を示す断面図。
【図２９】ＴＦＴの作製工程を示す断面図。
【図３０】本願発明のデジタル駆動方式のソース信号線側駆動回路のブロック図。
【図３１】本願発明のデジタル駆動方式のソース信号線側駆動回路の回路図。
【図３２】本願発明を用いた電子機器の構成図。
【図３３】単安定ＦＬＣの電気光学特性を示す図。
【図３４】本願発明を用いたのＥＬ表示装置の上面図及び断面図。
【図３５】本願発明を用いたのＥＬ表示装置の上面図及び断面図。
【図３６】本願発明を用いたのＥＬ表示装置の画素マトリクス部の断面図。
【図３７】本願発明を用いたのＥＬ表示装置の画素マトリクス部の上面図及び回路図。
【図３８】本願発明を用いたのＥＬ表示装置の画素マトリクス部の断面図。
【図３９】本願発明を用いたのＥＬ表示装置の画素マトリクス部の回路図。
【符号の説明】
【０３８２】
２０１      第１のレベルシフタ回路
２０２      シフトレジスタ回路
２０３      第２のレベルシフタ回路
２０４      サンプリング回路
２０５      アナログスイッチ
２０６      画像信号線
【図１】
2006031032.tif 000003
【図２】
2006031032.tif 000004
【図３】
2006031032.tif 000005
【図４】
2006031032.tif 000006
【図５】
2006031032.tif 000007
【図６】
2006031032.tif 000008
【図７】
2006031032.tif 000009
【図８】
2006031032.tif 000010
【図９】
2006031032.tif 000011
【図１０】
2006031032.tif 000012
【図１１】
2006031032.tif 000013
【図１２】
2006031032.tif 000014
【図１３】
2006031032.tif 000015
【図１４】
2006031032.tif 000016
【図１５】
2006031032.tif 000017
【図１６】
2006031032.tif 000018
【図１７】
2006031032.tif 000019
【図１８】
2006031032.tif 000020
【図１９】
2006031032.tif 000021
【図２０】
2006031032.tif 000022
【図２１】
2006031032.tif 000023
【図２２】
2006031032.tif 000024
【図２３】
2006031032.tif 000025
【図２４】
2006031032.tif 000026
【図２５】
2006031032.tif 000027
【図２６】
2006031032.tif 000028
【図２７】
2006031032.tif 000029
【図２８】
2006031032.tif 000030
【図２９】
2006031032.tif 000031
【図３０】
2006031032.tif 000032
【図３１】
2006031032.tif 000033
【図３２】
2006031032.tif 000034
【図３３】
2006031032.tif 000035
【図３４】
2006031032.tif 000036
【図３５】
2006031032.tif 000037
【図３６】
2006031032.tif 000038
【図３７】
2006031032.tif 000039
【図３８】
2006031032.tif 000040
【図３９】
2006031032.tif 000041