(57)【要約】【課題】より高いＩＣスイッチング速度に対処するために、改善された電圧応答と組み合わされた優れた配電インピーダンス低減を可能にする方法、そのようなデバイス、およびそのようなデバイスを作製する方法を提供すること。【解決手段】本発明の一実施形態に係る電力コアは、少なくとも１つの埋込み個別化コンデンサを含む少なくとも１つの埋込み個別化コンデンサ層と、少なくとも１つの平面型コンデンサ積層板とを備え、少なくとも１つの平面型コンデンサ積層板が、少なくとも１つの埋込み個別化コンデンサに電荷を供給するための低インダクタンス経路として働き、前記埋込み個別化コンデンサが、前記平面型コンデンサ積層板に並列で接続される。【選択図】図３
2006179923.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの埋込み個別化コンデンサを含む少なくとも１つの埋込み個別化コンデンサ層と、
少なくとも１つの平面型コンデンサ積層板とを備え、
少なくとも１つの平面型コンデンサ積層板が、少なくとも１つの埋込み個別化コンデンサに電荷を供給するための低インダクタンス経路として働き、
前記埋込み個別化コンデンサが、前記平面型コンデンサ積層板に並列で接続されることを特徴とする電力コア。
【請求項２】
前記埋込み個別化コンデンサは、箔上で形成されたセラミックコンデンサであることを特徴とする請求項１に記載の電力コア。
【請求項３】
前記埋込み個別化コンデンサは、箔上で硬化された、セラミックで充填されたポリマーを主成分とするコンデンサであることを特徴とする請求項１に記載の電力コア。
【請求項４】
前記平面型コンデンサ積層板は、有機誘電層を含むことを特徴とする請求項１に記載の電力コア。
【請求項５】
前記平面型コンデンサ積層板は、セラミック誘電層を含むことを特徴とする請求項１に記載の電力コア。
【請求項６】
前記平面型コンデンサ積層板は、セラミック材料で充填された有機誘電層を含み、前記層の前記セラミック材料は、５００より大きい誘電率を有することを特徴とする請求項１に記載の電力コア。
【請求項７】
前記平面型コンデンサ積層板は、セラミック材料で充填された有機誘電層を含み、前記層の前記セラミック材料は、５００より小さい誘電率を有することを特徴とする請求項１に記載の電力コア。
【請求項８】
前記平面型コンデンサ積層板は、銅−誘電体−銅積層板であることを特徴とする請求項１に記載の電力コア。
【請求項９】
前記銅−誘電体−銅積層板は、有機層、セラミックで充填された有機層、セラミック層、およびそれらの混合物から選択された１つまたは複数の誘電層を含むことを特徴とする請求項８に記載の電力コア。
【請求項１０】
電力コア構造を作製するための方法であって、
少なくとも１つのパターン形成された側を有する平面型コンデンサ積層板を用意するステップと、
個別化コンデンサ構造を用意するステップと、
前記個別化コンデンサ構造を前記平面型コンデンサ積層板の前記パターン形成された側に積層するステップと、
前記個別化コンデンサ構造を前記平面型コンデンサ積層板に並列で接続するステップとを含むことを特徴とする方法。
【請求項１１】
電力コア構造を作製するための方法であって、
パターン形成された側とパターン形成されない側とを有する平面型コンデンサ積層板を用意するステップと、
箔側と構成部品側とを有する、箔上で形成された個別化コンデンサ構造を用意するステップと、
前記箔上で形成された個別化コンデンサ構造の前記構成部品側を前記平面型コンデンサ積層板の前記パターン形成された側に積層するステップと、
前記箔上で形成された個別化コンデンサ構造を前記平面型コンデンサ積層板に並列で接続するステップとを含むことを特徴とする方法。
【請求項１２】
電力コア構造を作製するための方法であって、
第１のパターン形成された側と第２のパターン形成された側とを有する平面型コンデンサ積層板を用意するステップと、
箔側と構成部品側とを有する、箔上で形成された個別化コンデンサ構造を用意するステップと、
前記箔上で形成された個別化コンデンサ構造の前記構成部品側を前記平面型コンデンサ積層板の前記第１のパターン形成された側に積層するステップと、
前記個別化コンデンサ構造を前記平面型コンデンサ積層板に並列で接続するステップとを含むことを特徴とする方法。
【請求項１３】
電力コア構造を作製するための方法であって、
少なくとも１つのパターン形成された側を有する平面型コンデンサ積層板を用意するステップと、
箔側と構成部品側とを有する少なくとも１つの、箔上で形成された個別化コンデンサを備える少なくとも１つの箔構造を用意するステップと、
前記箔構造の前記箔側を前記平面型コンデンサ積層板の前記パターン形成された側に積層するステップと、
前記箔構造の前記箔側をエッチングし、前記平面型コンデンサ積層板の前記パターン形成されない側をエッチングするステップと、
前記個別化コンデンサ構造を前記平面型コンデンサ積層板に並列で接続するステップとを含むことを特徴とする方法。
【請求項１４】
前記平面型コンデンサ積層板の前記パターン形成されない側と、前記箔上で形成された個別化コンデンサ構造の前記箔側とを共にパターン形成するステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１５】
信号ラインが、前記個別化コンデンサ構造と同じ層上で組み込まれ相互接続されることを特徴とする請求項１０に記載の方法。
【請求項１６】
抵抗が、前記個別化コンデンサ構造と同じ層上で組み込まれ相互接続されることを特徴とする請求項１０に記載の方法。
【請求項１７】
抵抗性要素が前記平面型コンデンサ積層板内に組み込まれて、抵抗コンデンサ要素を形成することを特徴とする請求項１０に記載の方法。
【請求項１８】
前記箔上で形成された個別化コンデンサ構造が、
金属の箔を用意するステップと、
前記箔を覆って少なくとも１つの第１の誘電体を形成するステップと、
前記第１の誘電体を覆って少なくとも１つの第１の電極を形成するステップと、
前記第１の誘電体および前記第１の電極を同時焼成するステップとを含む方法によって形成されることを特徴とする請求項１０に記載の方法。
【請求項１９】
前記個別化コンデンサ構造が、
金属の箔を用意するステップと、
前記箔を覆って少なくとも１つの第１の誘電体を形成し、前記誘電体を硬化させるステップと、
前記第１の誘電体を覆って少なくとも１つの第１の電極を形成するステップと、
前記第１の電極を硬化させるステップとを含む方法によって形成されることを特徴とする請求項１０に記載の方法。
【請求項２０】
前記個別化コンデンサ構造が、
金属の箔を用意するステップと、
前記箔を覆って少なくとも１つの第１の誘電体を形成し、前記誘電体を焼成するステップと、
前記第１の誘電体を覆って第１の電極を形成するステップとを含む方法によって形成されることを特徴とする請求項１０に記載の方法。
【請求項２１】
前記個別化コンデンサ構造は、アンダープリント層で処理された金属の箔を備えることを特徴とする請求項１０に記載の方法。
【請求項２２】
前記平面型コンデンサ積層板が、
第１の金属の箔を用意するステップと、
前記第１の金属の箔上で第１の誘電層を用意し、第１の被覆された金属の箔を形成するステップと、
第２の金属の箔を用意するステップと、
前記第２の金属の箔上で第２の誘電層を用意し、第２の被覆された金属の箔を形成するステップと、
前記第１および第２の被覆された金属の箔を共に積層するステップとを含む方法によって形成されることを特徴とする請求項１０に記載の方法。
【請求項２３】
前記平面型コンデンサ積層板が、
第１の金属の箔を用意するステップと、
前記第１の金属の箔上で誘電層を用意し、誘電層側と金属の箔側とを有する被覆された金属の箔を形成するステップと、
第２の金属の箔を用意するステップと、
前記第２の金属の箔を前記被覆された金属の箔の前記誘電層側に積層するステップとを含む方法によって形成されることを特徴とする請求項１０に記載の方法。
【請求項２４】
前記平面型コンデンサ積層板が、
第１の金属の箔を用意するステップと、
第１の側と第２の側とを有する第１の誘電層を用意するステップと、
第２の金属の箔を用意するステップと、
前記第１の金属の箔を前記誘電層の前記第１の側に、前記第２の金属の箔を前記誘電層の前記第２の側に同時に積層するステップとを含む方法によって形成されることを特徴とする請求項１０に記載の方法。
【請求項２５】
前記平面型コンデンサ積層板が、
第１の金属の箔を用意するステップと、
前記第１の金属の箔上で第１の誘電体を用意し、前記誘電体を焼成し、それによって第１の被覆された金属の箔を形成するステップと、
前記焼成された誘電体を覆って第１の電極を形成するステップとを含む方法によって形成されることを特徴とする請求項１０に記載の方法。
【請求項２６】
前記平面型コンデンサ積層板は、第１の金属層と、誘電層と、第２の金属層とを備え、少なくとも１つの金属層が、スパッタリングおよびめっきによって形成されることを特徴とする請求項１１に記載の方法。
【請求項２７】
前記個別化コンデンサ構造は、銅、インバー、ニッケル、ニッケル被覆銅、および、厚膜ペーストのための焼成温度を越える融点を有する他の金属から選択された金属の箔を含むことを特徴とする請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術分野は、低インダクタンス機能と高キャパシタンス機能を共に有する減結合デバイス、ならびにそのようなデバイスを、有機誘電積層板（ｏｒｇａｎｉｃ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｍｉｎａｔｅｓ）およびプリント配線板に組み込む方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）を含む半導体デバイスがより高い周波数、より高いデータ転送速度、より低い電圧で動作するにつれて、電力ラインおよび接地（戻り）ライン内のノイズ、ならびにより速い回路スイッチングに対処するために十分な電流を供給することがますます重要な問題となり、配電システムにおいて低いインピーダンスを必要とする。低ノイズ、ＩＣに対する安定した電力を実現するために、従来の回路におけるインピーダンスは、並列で相互接続された追加の表面実装コンデンサを使用して低減される。動作周波数がより高い（ＩＣスイッチング速度がより高い）ことは、ＩＣに対する電圧応答時間がより速くなければならないことを意味する。動作電圧がより低いことは、許容可能な電圧変動（リップル）およびノイズがより小さくなることを必要とする。例えば、マイクロプロセッサＩＣは、スイッチングし、動作を開始したとき、スイッチング回路をサポートするための電力を必要とする。電圧供給の応答時間が遅すぎた場合、マイクロプロセッサは、許容可能なリップル電圧とノイズマージンを越える電圧降下または電力減衰（ｐｏｗｅｒ  ｄｒｏｏｐ）を受けることになり、ＩＣは誤動作することになる。さらに、ＩＣが電源投入されたとき、応答時間が遅いと、電力オーバーシュートが発生することになる。電力減衰／オーバーシュートは、ＩＣに十分に近接するコンデンサを使用することによって、それらが適切な応答時間内で電力を提供または吸収する許容限界内で制御しなければならない。
【０００３】
インピーダンス低減と、電力減衰またはオーバーシュートを弱めるためのコンデンサは、一般に、回路性能を改善するために可能な限りＩＣに近接して配置される。従来の設計は、プリント配線板（ＰＷＢ）上で表面実装された、ＩＣの周りに集められたコンデンサを有する。大きな値のコンデンサは、電源の近くで配置され、中域の値のコンデンサは、ＩＣと電源の間の場所で配置され、小さな値のコンデンサは、ＩＣの非常に近くで配置される。図１は、電源２、ＩＣ１０、コンデンサ４、６、８の概略図であり、コンデンサ４、６、８は、前述のインピーダンス低減と、電力減衰またはオーバーシュートを弱めるために使用される、それぞれ高い値のコンデンサ、中域の値のコンデンサ、小さな値のコンデンサを表す。図２は、ＰＷＢの基板内の電力平面および接地平面に対するＳＭＴコンデンサ５０および６０ならびにＩＣ４０の接続を示す、代表的な立断面図である。ＩＣデバイス４０は、はんだフィレット４４によってランド４１に接続される。ランド４１は、回路ライン７２および７３によって、バイア（ｖｉａ）９０および１００のめっきスルーホールバイア（バイア）パッドに接続される。バイアパッドは、全体的に８２として示される。バイア９０は、導体平面１２０に電気的に接続され、バイア１００は、導体平面１２２に接続される。導体平面１２０と１２２は、一方は電源の電力側に、他方は電源の接地側に接続される。同様に、小さな値コンデンサ５０および６０は、並列でＩＣ４０に電気的に接続されるような方法で、バイアならびに導体平面１２０および１２２に電気的に接続される。モジュール、インターポーザ、またはパッケージ上で配置されたＩＣの場合には、大きな値のコンデンサと中間の値のコンデンサは、そのモジュール、インターポーザ、またはパッケージが取り付けられるプリント配線マザーボード上にあることができる。
【０００４】
並列で相互接続された多数のコンデンサは、しばしば、電力システムインピーダンスを低減するために必要とされ、複雑な電気経路設定を必要とする。これは回路ループインダクタンスを増大し、増大した回路ループインダクタンスは、インピーダンスを増大し、電流を制限し、それによって表面実装コンデンサの有益な効果を減少させる。周波数が高くなり、動作電圧が引き続き降下するにつれて、増大された電力をより速い速度で供給しなければならず、インダクタンス／インピーダンスレベルをますます下げることを必要とする。
【０００５】
インピーダンスを最小限に抑えるために、少なからぬ努力が払われている。Ｈｏｗａｒｄらの米国特許は、インピーダンスおよび「ノイズ」を最小限に抑えるための一手法を提供する（特許文献１参照）。Ｈｏｗａｒｄらは、コンデンサ積層板（平面型コンデンサ）が、多層の積層されたボード内に含まれる容量性プリント回路板を提供し、集積回路など多数のデバイスが、ボード上で載置または形成され、借用（ｂｏｒｒｏｗｅｄ）または共用キャパシタンスを使用して容量性機能を提供するように、コンデンサ積層板（または複数のコンデンサ積層板）に動作可能に結合される。しかし、そのような手法は、必ずしも電圧応答を改善しない。電圧応答を改善することは、コンデンサがＩＣに、より近接して配置されることを必要とする。単にコンデンサ積層板をＩＣに、より近接して配置するだけでは十分でない可能性がある。というのは、使用可能な合計キャパシタンスが不十分となる可能性があるからである。
【０００６】
Ｃｈａｋｒａｖｏｒｔｙの米国特許は、スイッチングノイズを低減するためにコンデンサを埋め込むことに対する代替の手法を提供し、集積回路ダイの電源端子は、多層セラミック基板内で少なくとも１つの埋込みコンデンサのそれぞれの端子に結合することができる（特許文献２参照）。
【０００７】
【特許文献１】米国特許第５１６１０８６号明細書
【特許文献２】米国特許第６６１１４１９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明者らは、集積回路パッケージまたは他の相互接続ボード、構造、もしくは要素内で使用するための電力コア（ｐｏｗｅｒ  ｃｏｒｅ）、すなわち、より高いＩＣスイッチング速度に対処するために、改善された電圧応答と組み合わされた優れた配電インピーダンス低減を可能にする電力コアの作製および設計の方法を提供することを望んでいる。本発明は、そのようなデバイス、およびそのようなデバイスを作製する方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一実施形態は、少なくとも１つの埋込み個別化コンデンサ（ｅｍｂｅｄｄｅｄ  ｓｉｎｇｕｌａｔｅｄ  ｃａｐａｃｉｔｏｒ）を含む少なくとも１つの埋込み個別化コンデンサ層と、少なくとも１つの平面型コンデンサ積層板とを備え、少なくとも１つの平面型コンデンサ積層板が、少なくとも１つの埋込み個別化コンデンサに電荷を供給するための低インダクタンス経路として働き、前記埋込み個別化コンデンサが、前記平面型コンデンサ積層板に並列で接続される電力コアを対象とする。
【００１０】
さらに本発明は、電力コア構造を作製するための方法であって、パターン形成された側とパターン形成されない側とを有する平面型コンデンサ積層板を用意するステップと、箔側と構成部品側とを有する、箔上で形成された個別化コンデンサ構造を用意するステップと、前記箔上で形成された個別化コンデンサ構造の前記構成部品側を前記平面型コンデンサ積層板の前記パターン形成された側に積層するステップとを含む方法を対象とする。
【００１１】
本発明の追加の実施形態は、電力コア構造を作製するための方法であって、第１のパターン形成された側と第２のパターン形成された側とを有する平面型コンデンサ積層板を用意するステップと、箔側と構成部品側とを有する、箔上で形成された個別化コンデンサ構造を用意するステップと、前記箔上で形成された個別化コンデンサ構造の前記構成部品側を前記平面型コンデンサ積層板の前記第１のパターン形成された側に積層するステップとを含む方法を提供する。
【００１２】
他の実施形態は、電力コア構造を作製するための方法であって、少なくとも１つのパターン形成された側を有する平面型コンデンサ積層板を用意するステップと、箔側と構成部品側とを有する少なくとも１つの、箔上で形成された個別化コンデンサを備える少なくとも１つの箔構造を用意するステップと、前記箔構造の前記箔側を前記平面型コンデンサ構造の前記パターン形成された側に積層するステップと、前記箔構造の前記箔側をエッチングし、前記平面型コンデンサ積層板の前記パターン形成されない側をエッチングするステップと、前記個別化コンデンサ構造を前記平面型コンデンサ構造に並列で接続するステップとを含む方法を含む。
【００１３】
詳細な説明は、同様の数字が同様の要素を指す以下の図面を参照することになる。
【発明を実施するための最良の形態】
【００１４】
本発明の諸実施形態は、プリント配線板（ＰＷＢ）、モジュール、インターポーザ、またはパッケージの基板内に埋設することができる電力コア構造を対象とする。ＰＷＢ、モジュール、インターポーザ、またはパッケージ基板内で電力コアの低インダクタンス／高キャパシタンス機能を提供することにより、ＰＷＢ、モジュール、インターポーザ、またはパッケージ上の貴重な表面積が保存され、また、従来のＳＭＴコンデンサ構成ほどはんだ継手を必要としない。
【００１５】
第１の実施形態によれば、個別化コンデンサと平面型コンデンサ積層板が、電力コア構造を生み出すように積層構造内で埋め込まれて並列で接続される、電力コア構造の設計および製造方法が開示される。個別化コンデンサは、金属上で形成された個々のコンデンサとして画定することができる。典型的には、その金属は金属箔である。本明細書では「箔」という用語を使用するが、その箔は、一般的な金属層、めっきされた金属、スパッタされた金属などを包含することを理解されたい。電力コア構造内の個別化コンデンサは、高いスイッチング速度をサポートするようなＩＣに対する速い電圧応答のために、ＩＣの電力端子に可能な限り近接して設計される。個別化コンデンサをＩＣの電力端子に可能な限り近接して配置することはまた、低インダクタンス接続を実現する。平面型コンデンサ積層板は、電力−接地平面として使用され、電力−接地平面分離は、パッケージ内の高周波インピーダンスを低減するために薄くされる。
【００１６】
図３は、本発明の電力コアデバイス５００を立断面図で表したものである。上記の実施形態は、個別化コンデンサを含む箔を様々な材料で形成し、その後で平面型コンデンサ積層板に積層し、電力コア構造を形成することを可能にする。そのような材料は、高ｋセラミックで充填されたポリマー厚膜コンデンサ誘電体（ｈｉｇｈ  Ｋ  ｃｅｒａｍｉｃ−ｆｉｌｌｅｄ  ｐｏｌｙｍｅｒ  ｔｈｉｃｋ−ｆｉｌｍ  ｃａｐａｃｉｔｏｒ）および金属で充填されたポリマー厚膜電極ペーストが金属箔上でスクリーン印刷され硬化されたものの使用を含むことができる。Ｅ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  Ｃｏｍｐａｎｙから得ることが可能なＨＫ０４のような銅／ポリイミド／銅積層板など、従来の平面型コンデンサ積層板のエッチングを使用し、銅箔上で個別化コンデンサを形成することもできる。しかし、そのようなポリマーを主成分とするコンデンサは、キャパシタンスが比較的低く、一般に、個別化コンデンサは、キャパシタンスが高いことが望ましい。そのような場合には、箔上焼成（ｆｉｒｅｄ−ｏｎ−ｆｏｉｌ）を含む箔上形成（ｆｏｒｍｅｄ−ｏｎ−ｆｏｉｌ）技法を使用し、セラミック組成物を使用して箔上で個別化セラミックコンデンサを作製することができることが好ましい。そのようなコンデンサは、薄膜手法からでも厚膜手法からでも形成することができる。前記コンデンサを含む箔は、標準的なプリント配線板積層プロセスを使用して平面型コンデンサに積層して、電力コア構造を形成することができる。
【００１７】
上記の実施形態はまた、様々な材料を使用して平面型コンデンサを形成することを可能にする。そのような材料は、金属箔−誘電体−金属箔積層構造を含むことができ、その誘電体は、有機層、セラミックで充填された有機層、またはセラミック層を含むことができる。複数の層が使用される場合、諸層は、異なる材料のものとすることができる。そのような誘電体は、インピーダンスを低減するために、薄い層を用いて製造されることになる。平面型コンデンサは、標準的なプリント配線板積層プロセスによって、箔上で形成された平面型コンデンサに積層して、電力コアデバイスを形成することができる。
【００１８】
上記の実施形態によれば、低インピーダンス機能と高キャパシタンス機能を共に単一の電力コア構造内に一体化することができ、その電力コア構造はさらに別の積層構造内に一体化することができ、電圧リップルが低減された、より低い電圧での高速ＩＣの動作を可能にする。電力コア構造が、プリント配線板、モジュール、インターポーザ、またはパッケージ内で一体化されたとき、貴重な表面積（ｒｅａｌ  ｅｓｔａｔｅ）が使用可能になる。さらに、ＳＭＴデバイスに関連するはんだ継手をなくすことができ、それによって信頼性が改善される。電力コア構造は、従来のプリント配線板プロセスを使用して処理し、生産コストをさらに削減することができる。
【００１９】
当業者なら、下記でリストされる図を参照して諸実施形態のこの詳細な説明を読めば、上述の利点、ならびに本発明の様々な実施形態の他の利点および利益を理解するであろう。
【００２０】
一般的な実施によれば、図面の様々な特徴は、必ずしも原寸に比例して示されていない。様々な特徴の寸法は、本発明の諸実施形態をより明確に示すために伸張または縮小される可能性がある。
【００２１】
図３は、第１の実施形態による、平面型コンデンサ積層板３４０と、箔上で形成された個別化コンデンサ２４０とを備える電力コアデバイス５００を側面図で示す。
【００２２】
図４Ａから図４Ｆは、単層の箔上で形成された個別化コンデンサを製造する一般的な方法を側面図で示す。
【００２３】
図４Ｆは、仕上げられた、箔上で形成されたコンデンサの平面図である。厚膜の、箔上で焼成されたコンデンサの特定の例について、本発明の一実施形態を示すために下記で述べる。
【００２４】
図４Ａは、個別化コンデンサ構造２００を製造する第１段階の側面図である。図４Ａでは、金属の箔２１０が用意される。箔２１０は、業界内で一般に使用可能なタイプのものとすることができる。例えば、箔２１０は、銅、銅−インバー−銅、インバー、ニッケル、ニッケル被覆銅、または、厚膜ペーストのための焼成温度を越える融点を有する他の金属とすることができる。好ましい箔は、裏面処理銅箔（ｒｅｖｅｒｓｅ  ｔｒｅａｔｅｄ  ｃｏｐｐｅｒ  ｆｏｉｌｓ）、両面処理銅箔（ｄｏｕｂｌｅ−ｔｒｅａｔｅｄ  ｃｏｐｐｅｒ  ｆｏｉｌｓ）、および、多層プリント回路板業界内で一般に使用される他の銅箔など、主に銅からなる箔を含む。箔２１０の厚さは、例えば約１〜１００ミクロン、好ましくは３〜７５ミクロン、最も好ましくは、約１／３オンス（１０．３３ｇ）と１オンス（３０．９８ｇ）銅箔の間に対応する１２〜３６ミクロンの範囲内とすることができる。好適な箔の一例は、Ｏａｋ−Ｍｉｔｓｕｉから得ることが可能なＰＬＳＰグレードの１オンス（３０．９８ｇ）銅箔である。
【００２５】
箔２１０は、箔２１０にアンダープリント２１２を被着することによって前処理することができる。アンダープリント２１２は、箔２１０の構成部品側表面に被着された比較的薄い層である。図４Ａでは、アンダープリント２１２は、箔２１０上の表面コーティングとして示されている。アンダープリント２１２は、金属箔２１０に、またアンダープリント２１２を覆って堆積された層に十分接着する。アンダープリント２１２は、例えば、箔２１０に被着されたペーストから形成することができ、次いで、不活性雰囲気内で、箔２１０の融点より低い温度で焼成される。ペーストは、箔２１０の表面全体を覆ってオープンコーティングとしてプリントすることも、箔２１０の選択された領域上でプリントすることもできる。一般に、箔の選択された領域を覆ってアンダープリントペーストをプリントすることが、より経済的である。銅箔２１０を銅アンダープリント２１２と共に使用したとき、銅アンダープリントペースト内のガラスが銅箔２１０の酸化腐食を遅らせ、したがって、酸素ドープ焼成が使用される場合、箔２１０の表面全体をコーティングすることが好ましい可能性がある。好適な銅アンダープリントの一例は、Ｅ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  Ｃｏｍｐａｎｙから入手可能なＥＰ３２０である。
【００２６】
図４Ｂでは、コンデンサ誘電材料が前処理済み箔２１０上にスクリーン印刷され、第１のコンデンサ誘電層２２０を形成する。コンデンサ誘電材料は、例えば、厚膜誘電インクとすることができる。誘電インクは、例えば、ペーストから形成することができる。好適なコンデンサ誘電ペーストの一例は、Ｅ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  Ｃｏｍｐａｎｙから得ることが可能なＥＰ３１０である。次いで、第１のコンデンサ誘電層２２０を乾燥させる。図４Ｃでは、次いで第２のコンデンサ誘電層２２５を被着し、乾燥させる。代替の実施形態では、より粗いメッシュスクリーンを介して単層のコンデンサ誘電材料を堆積し、１回のプリントで均等な厚さを実現することができる。
【００２７】
図４Ｄでは、第２の誘電層２２５を覆って電極２３０を形成し、乾燥させる。電極２３０は、例えば、厚膜金属性インクをスクリーン印刷することによって形成することができる。銅箔２１０を銅アンダープリント２１２と共に使用したとき、銅電極を使用することができる。好適な銅電極ペーストの一例は、Ｅ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  Ｃｏｍｐａｎｙから得ることが可能なＥＰ３２０である。一般に、誘電層２２５の表面積は、電極２３０の表面積より大きくするべきである。
【００２８】
次いで、第１のコンデンサ誘電層２２０、第２のコンデンサ誘電層２２５、電極２３０が同時焼成される。焼成は、例えば、窒素厚膜炉内で、ピーク温度９００℃で行うことができる。厚膜コンデンサ誘電層２２０、２２５は、例えば、チタン酸バリウムなど高誘電率機能相、様々なドーパント、およびガラスフリット相で形成することができる。同時焼成中には、ガラスフリット相が軟化し、機能相およびドーパント相を濡らし、ガラス−セラミックマトリクス内で機能相とドーパントの分散を生み出すように融合する。同時に、層２３０の銅電極粉末は、軟化したガラスフリット相によって濡らされ、共に焼結して固体電極を形成する。層２３０は、同時焼成に由来する、高ｋ誘電体２２８に対する強い結合を有する。焼成後の構造が、図４Ｅに正面図で示されている。
【００２９】
図４Ｆは、仕上げられたコンデンサ構造２００の平面図である。図４Ｆでは、箔２１０上の４つのコンデンサ構造２４０が示されている。しかし、任意の数のコンデンサ構造２４０を、様々なパターンで、箔２１０上で構成することができる。
【００３０】
本明細書で論じられている、箔上で形成されたコンデンサでは、「ペースト」または「インク」という用語は、電子材料業界内で使用される従来の用語に対応することができ、全体的に厚膜組成物を指す。典型的には、アンダープリントペーストの金属成分は、金属箔内の金属に一致させる。例えば、銅箔が使用されるならば、アンダープリントとして銅ペーストを使用することができるであろう。他の応用例の諸例は、銀箔およびニッケル箔を同様の金属アンダープリントペーストと対にすることであろう。厚膜ペーストを使用し、アンダープリントと受動構成部品を共に形成することができる。
【００３１】
一般に、厚膜ペーストは、セラミック、ガラス、金属、または他の固体の細粒が、可塑剤、分散剤、および有機溶剤の混合物内で溶解されたポリマー内で分散されたものを含む。銅箔上で使用するための好ましいコンデンサペーストは、窒素雰囲気内で良好なバーンアウトを有する有機溶剤を有する。そのような溶剤は、一般に、高分子量エチルセルロースなど、非常に少量の樹脂を含有し、その場合、スクリーン印刷に適した粘度を生成するために少量が必要であるにすぎない。さらに、硝酸バリウム粉末など酸化成分が誘電粉末混合物内に混和されたものは、有機成分が窒素雰囲気内で燃焼する助けとなる。固体は、本質的に不活性な液体媒質（溶剤）と混合され、次いで、３ロールミル（ｔｈｒｅｅ−ｒｏｌｌ  ｍｉｌｌ）上で分散され、スクリーン印刷に適したペーストのような組成物を形成する。任意の本質的に不活性な液体を溶剤として使用することができる。例えば、増粘剤および／もしくは安定剤ならびに／または他の一般的な添加剤を有する、または有さない様々な有機液体を溶剤として使用することができる。
【００３２】
高誘電率（高ｋ）厚膜コンデンサ誘電ペーストは、一般に、少なくとも１つの高ｋ機能相粉末および少なくとも１つのガラス粉末が、少なくとも１つの樹脂および溶剤からなる溶剤系内で分散されたものを含有する。溶剤系は、スクリーン印刷されて、稠密な、空間的に十分画定された膜をもたらすように設計される。高ｋ機能相粉末は、５００を越えるバルク誘電率を有し、一般式ＡＢＯ３を有するペロブスカイト型強誘電組成物を含むことができる粉末として説明することができる。そのような組成物の諸例には、ＢａＴｉＯ３、ＳｒＴｉＯ３、ＰｂＴｉＯ３、ＣａＴｉＯ３、ＰｂＺｒＯ３、ＢａＺｒＯ３、ＳｒＺｒＯ３、またはそれらの混合物が含まれる。代替の元素をＡおよび／またはＢ位置に置換することによって、Ｐｂ（Ｍｇ１／３  Ｎｂ２／３）Ｏ３およびＰｂ（Ｚｎ１／３  Ｎｂ２／３）Ｏ３など、他の組成物もまた可能である。好適な高ｋ機能相粉末は、富士チタン工業株式会社から得ることが可能なチタン酸バリウムである。上記の組成物のドープされた、また混合された金属バージョンもまた好適である。ドーピングおよび混合は、主に、材料が「Ｘ７Ｒ」または「Ｚ５Ｕ」標準など業界定義を満たすために、必要な末端使用の特性仕様、例えば、必要なキャパシタンス温度係数（ＴＣＣ）を達成するように行われる。
【００３３】
ペースト内のガラスは、例えば、Ｃａ−Ａｌホウケイ酸塩、Ｐｂ−Ｂａホウケイ酸塩、Ｍｇ−Ａｉケイ酸、希土類ホウ酸塩、および他の同様のガラス組成物とすることができる。ゲルマニウム酸鉛（Ｐｂ５Ｇｅ３Ｏ１１）など、高ｋガラス−セラミック粉末が好ましい。
【００３４】
電極層を形成するために使用されるペーストは、銅、ニッケル、銀、銀含有貴金属組成物のいずれかの金属粉末、またはこれらの化合物の混合物に基づくものとすることができる。銅粉末組成物が好ましい。
【００３５】
本明細書で述べられているコンデンサ構造は、キャパシタンスを増大するために、多層の誘電体および電極を使用して製造することができる。
【００３６】
上記の例では、誘電体は、厚膜ペーストをスクリーン印刷することによって形成されるものとして述べられている。しかし、溶液コーティングまたはスパッタリングによる堆積など、他の方法を使用することもできる。別法として、誘電体を被着し、次いで光画定（ｐｈｏｔｏ  ｄｅｆｉｎｅｄ）することができる。さらに、電極層は、スクリーン印刷することによって形成されるものとして述べられている。しかし、スパッタリングによる堆積、電極金属を誘電層表面上にめっきまたは蒸着することなど、他の方法を使用することもできる。
【００３７】
図５Ａから図５Ｂは、平面型コンデンサ積層板の製造の一般的な方法を側面図で示す。
【００３８】
図５Ａは、図５Ｂに示されている平面型コンデンサ積層板３２０の製造の第１段階の立断面図であり、第１の金属箔３１０が用意される。箔３１０は、例えば、銅、銅を主成分とする材料、および他の金属から作製することができる。好ましい箔は、裏面処理銅箔、両面処理銅箔、および、多層プリント回路板業界内で一般に使用される他の銅箔など、主に銅からなる箔を含む。いくつかの好適な銅箔の諸例は、Ｏｌｉｎ  Ｂｒａｓｓ  （Ｓｏｍｅｒｓ  Ｔｈｉｎ  Ｓｔｒｉｐ）およびＪＥＣから入手可能なものである。箔３１０の厚さは、例えば約１〜１００ミクロン、好ましくは３〜７５ミクロン、最も好ましくは、約１／３オンス（１０．３３ｇ）と１オンス（３０．９８ｇ）銅箔の間に対応する１２〜３６ミクロンの範囲内とすることができる。
【００３９】
スラリー材料または溶液を箔３１０上に注型または被覆し、乾燥および硬化させ、第１の誘電層３１２を形成することができ、その結果、被覆金属箔３００となる。積層板の誘電層または諸層は、有機化合物、セラミック、セラミックで充填された有機化合物、およびそれらの混合物の諸層から選択することができる。硬化は、スラリーが熱可塑性のものである場合、例えば３５０℃でベークすることによって行うことができる。スラリーが熱硬化性材料である場合、より高い硬化温度を使用することができる。ポリマーを一部分だけ硬化し、ポリマーの「Ｂ」ステージ状態を生み出すことが意図されている場合、硬化は、例えば１２０〜２００℃で乾燥させることによって実行することができる。
【００４０】
誘電層３１２を形成するために使用される溶液は、例えば、溶媒内で溶解されたポリマーを含むことができる。スラリー材料は、例えば高誘電率（高ｋ）フィラー／セラミックフィラーまたは機能相を有するポリマー溶媒溶液を含むことができる。スラリーまたは溶液として好適なポリマーは、それだけには限らないが、例えば、エポキシ樹脂またはポリイミド樹脂を含むことができる。高ｋ機能相は、５００より大きい誘電率を有する材料として定義することができ、一般式ＡＢＯ３のペロブスカイトを含むことができる。好適なフィラーには、例えば、結晶性チタン酸バリウム（ＢＴ）、チタン酸バリウムストロンチウム（ＢＳＴ）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ランタン鉛、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、ニオブ酸マグネシウム鉛（ＰＭＮ）、チタン酸カルシウム銅が含まれる。フィラーは、粉末形態とすることができる。好適な高ｋフィラー相は、Ｆｅｒｒｏ  Ｃｏｒｐｏｒａｔｉｏｎ、Ｔａｍ  Ｃｅｒａｍｉｃｓ、富士チタン工業株式会社から得ることが可能なチタン酸バリウムである。
【００４１】
５００より低い誘電率を有する機能相もまた、他の理由で適切とすることができる。そのような材料は、チタン、タンタル、ハフニウム、ニオブの酸化物を含むことができる。
【００４２】
誘電体３１２が熱可塑性である、または一部分だけ硬化される場合、２枚の被覆金属箔３００を、図５Ａに矢印によって示されている方向で、熱および圧力の下で共に積層し、図５Ｂに示されている積層構造３２０を形成することができる。
【００４３】
誘電体３１２が熱硬化性である場合、薄い接着層を誘電層３１２の一方または両方に被着することができる。商用熱硬化性誘電体には、Ｅ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  Ｃｏｍｐａｎｙから入手可能なポリイミドグレードが含まれる。
【００４４】
図５Ｂを参照すると、積層により層３１２から単一の誘電体３２４が形成される。得られる誘電体３２４は、例えば、積層後４〜２５ミクロン程度の薄い層とすることができる。平面型コンデンサ積層板の一実施形態は、銅−誘電体−銅積層板である。金属−誘電体−金属構造を形成するために使用することができる埋込みコンデンサ材料／プロセスには、ＭｏｔｏｒｏｌａにライセンスされたＶａｎｔｉｃｏのＰｒｏｂｅｌｅｃ８１ＣＦＰ、ならびに、日立化成工業株式会社のＭＣＦ６０００Ｅ、三井金属鉱業株式会社のＭＲ−６００、松下電工株式会社のＲ−０８８０、住友ベークライト株式会社のＡＰＬ−４０００など樹脂被覆箔製品が含まれる。
【００４５】
誘電体３２４を形成する代替の方法は、フィラー入り（ｆｉｌｌｅｄ）、またはフィラーなしの（ｕｎｆｉｌｌｅｄ）熱可塑性ポリマーを箔３１０上に注型すること、および第２の被覆されない箔をフィラー入り熱可塑性ポリマーに直接積層することとすることができる。他の代替の製造方法は、誘電層３２４を単一の膜として別々に形成し、熱と圧力を使用して、第１の箔３１０および第２の箔３１０に積層することを含む。他の代替の製造方法は、誘電層３２４を単一の膜として別々に形成し、金属のシード層を前記別々に形成された誘電層の両側上にスパッタし、次いで、無電解または電解めっき技法を使用して追加の金属をシード層上にめっきすることを含む。好適なコンデンサ積層板には、Ｅ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  ＣｏｍｐａｎｙのＩｎｔｅｒｒａ（商標）ＨＫ０４シリーズ、Ｅ．Ｉ．ｄｕＰｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  ＣｏｍｐａｎｙのＩｎｔｅｒｒａ（商標）ＨＫ１１シリーズ、Ｓａｎｍｉｎａによってライセンスを受けた積層板業者のＢＣ−２０００およびＢＣ−１０００、Ｏａｋ−Ｍｉｔｓｕｉ  ＴｅｃｈｎｏｌｏｇｉｅｓのＦａｒａｄＦｌｅｘシリーズ、Ｒｏｈｍ  ａｎｄ  Ｈａａｓ  Ｅｌｅｃｔｒｏｎｉｃ  ＭａｔｅｒｉａｌｓのＩｎＳｉｔｅ（商標）埋込みコンデンサシリーズ、Ｇｏｕｌｄ  ＥｌｅｃｔｒｏｎｉｃｓのＴＣＣ（商標）、３ＭのＣ−Ｐｌｙが含まれる。
【００４６】
図６Ａから図６Ｂは、電力コアデバイスを製造するために平面型コンデンサ積層板を準備する一般的な方法を側面図で示す。
【００４７】
図６Ａは、図５Ｂからの平面型コンデンサ積層板３２０を側面図で示す。（図６Ａには示されていない）フォトレジストが箔３１０のそれぞれに被着される。しかし、箔３１０の一方だけエッチングされるように、フォトレジストの一方だけがイメージングおよび現像される。次いで、残りのフォトレジストすべてが、標準的なプリント配線板処理条件を使用して剥離される。好適なフォトレジストの一例は、Ｅ．Ｉ．ｄｕ  Ｐｏｎｔ  ｄｅ  Ｎｅｍｏｕｒｓ  ａｎｄ  Ｃｏｍｐａｎｙから入手可能なＲｉｓｔｏｎ（登録商標）フォトレジストであろう。
【００４８】
図６Ｂは、得られるエッチング済み積層板３４０を側面図で示しており、エッチングによって箔３１０の一部分が除去された一方の側を示し、一方、他方の箔３１０は元のままである。
【００４９】
図７を参照すると、厚膜の、箔上で形成されたコンデンサ２４０を含む箔２１０が、平面型コンデンサ層３４０に積層される。箔上コンデンサ構造を裏返し、箔の構成部品面を平面型コンデンサ積層板３４０のエッチング済み側に積層し、図７に示されている電力コア構造サブパートを形成することができる。別法として、箔上コンデンサ構造の箔側を平面型コンデンサ積層板のエッチング済み側に積層することができる。積層は、例えば、標準的なプリント配線板プロセスにおいてＦＲ４エポキシプリプレグ３６０を使用して実行することができる。一実施形態では、エポキシプリプレグタイプ１０６を使用することができる。好適な積層条件は、２８インチＨｇ（９４．８２ｋＰａ）に真空引きされた（ｅｖａｃｕａｔｅｄ）真空チャンバ内で、１８５℃、２０８ｐｓｉｇ（１４３４．１１ｋＰａ）、１時間とすることができる。シリコンゴムプレスパッド、および滑らかなＰＴＦＥで充填されたガラスリリースシートを箔２１０および３１０と接触させ、エポキシで積層板が共に接着するのを防止することができる。誘電プリプレグおよび積層材料は、例えば、標準的なエポキシ、高Ｔｇエポキシ、ポリイミド、ポリテトラフルオロエチレン、シアン酸エステル樹脂、フィラー入り樹脂系、ＢＴエポキシ、ならびに、絶縁をもたらす他の樹脂および積層板など、任意のタイプの誘電材料とすることができる。リリースシートを箔と接触させ、回路層間で、エポキシで積層板が共に接着するのを防止することができる。得られるサブパート４００は、一方の側上の箔２１０と他方の側上の箔３１０によってカプセル化される。
【００５０】
電力コアの代替の設計は、前記個別化コンデンサ層構成部品側を前記パターン形成された平面型コンデンサ積層板まで積層することを含むことができることを、当業者なら理解するであろう。そのような手法は、適切な層を接続するために、異なるエッチングパターン形成およびバイア形成を必要とすることになる。これらなど代替の設計は、同じ設計要件を達成することができる。図８を参照すると、積層後に、箔上で形成されたコンデンサ箔２１０および平面型コンデンサ箔３１０にフォトレジストが被着される。標準的なプリント配線板処理条件を使用して、そのフォトレジストがイメージング、現像され、金属箔がエッチングされ、フォトレジストが剥離される。エッチングにより、箔２１０内でトレンチ２６５が生成され、第１の電極２３０と箔２１０との電気的な接触が断ち切られ、箔２１０から第２の電極２７０が作成される。任意の関連する回路もまた、箔２１０から作成される。また、エッチングにより、平面型コンデンサ箔３１０上で、電極２８０と、関連する回路とが生成される。
【００５１】
電力コアは、層を積層する他のシーケンス、例えば、最初に図６に示されている平面型コンデンサ積層板３４０のイメージング済みの側を他のプリント配線板層に積層し、イメージングされていない箔３１０にフォトレジストを被着し、箔をエッチングし、フォトレジストを剥離し、次いで、埋込み個別化コンデンサ層を平面型コンデンサ積層板に積層することによって形成することができることを理解されたい。
【００５２】
（実施例）  
平面型コンデンサ積層板とディスクリート埋込みセラミックコンデンサとを含む構造を設計およびテストした。平面型コンデンサ積層板は配電平面を形成し、埋込みコンデンサは、２つの内部金属層上で配置するように設計された。３つの異なるコンデンサ設計、すなわちタイプＡ、タイプＢ、タイプＣがあった。各タイプについて、有効コンデンササイズ（面積）１ｍｍ２、４ｍｍ２、９ｍｍ２を有する複数のコンデンサが、２つの内部金属層のそれぞれに配置された。コンデンサ設計は、箔電極の相対位置およびサイズ、誘電体のサイズ、ならびにスクリーン印刷銅電極のサイズが異なっていた。さらに、２枚の銅箔電極を絶縁するクリアランス（間隙）の設計が異なり、また、埋込みコンデンサを、上方の次の金属層に接続するバイアの位置および数が異なっていた。例えば、９ｍｍ２サイズコンデンサでは、タイプＡ設計は４個のバイア接続を扱い、タイプＢは２８個のバイアを有し、タイプＣは５２個のバイアを有した。３つのタイプすべてについて、スクリーン印刷導体がコンデンサの一方の電極を形成し、誘電体によってスクリーン印刷導体から分離された箔が他方のコンデンサ電極として働いた。
【００５３】
図９に示されているタイプＡディスクリートコンデンサ設計は、箔側から見たとき、方形フォームファクタを有し、箔電極（９００）が、コンデンサの幅を跨いで延びるスクリーン印刷導体に接続していた。この電極は、他方のコンデンサ電極として働く第２の箔電極（９１０）から２５０ミクロン間隙（９２０）によって分離されていた。この間隙は、コンデンサの幅を跨いで延びていた。この第２の箔電極は、コンデンサ長の約４／５の長さを有するコンデンサの幅を跨いで延びていた。直径１５０ミクロンのバイア接続（９３０）が、次の金属層に対して、コンデンサの上方で形成され、箔側から見たとき、２つの電極のそれぞれの右上隅部に配置された。すべてのサイズについて、各電極内で２つのバイアが使用された。
【００５４】
図１０に示されているタイプＢディスクリートコンデンサ設計は、箔側から見たとき、方形フォームファクタを有し、２つの箔電極（１０００、１００５）がスクリーン印刷導体に接続されていた。各電極は、コンデンサの上端および底部でコンデンサの幅を跨いで延び、それぞれ長さがコンデンサの長さの１／５であった。これらの電極は、他方のコンデンサ電極として働く第２の箔電極（１０１０）から、コンデンサの幅を跨いで延びる２５０ミクロン間隙（１０２０）によって分離されていた。この第２の電極（１０１０）は、長さがコンデンサの長さの３／５よりわずかに短かった。直径１５０ミクロンのバイア接続（１０３０）が、次の金属層に対して、コンデンサの上方で形成され、コンデンサの上端および底部でコンデンサ電極の幅を跨いで１列で均一に配置され、スクリーン印刷導体に接続していた。コンデンサの第２の電極は、コンデンサの各側の長さに沿って、１列のバイアを有していた。９ｍｍ２サイズについては、２８個のバイアが使用された。
【００５５】
図１１に示されているタイプＣディスクリートコンデンサ設計は、箔側から見たとき、方形フォームファクタを有していた。箔電極（１１００）は、スクリーン印刷導体に接続し、第２のコンデンサ電極（１１１０）の周りで、方形の「絵画用額縁」のようなフィーチャを形成した。第２のコンデンサ電極もまた方形であり、連続する２５０ミクロン間隙（１１２０）によって、周囲の第１の電極から分離されていた。次の金属層に対する、コンデンサの上方の直径１５０ミクロンのバイア接続（１１３０）が、スクリーン印刷導体に接続された第１のコンデンサ電極の４つの側すべてに均一に配置され、９ｍｍ２サイズについて合計３２個のバイアであった。コンデンサの第２の電極は、９ｍｍ２サイズについて２０個のバイアを有し、電極の周部の周りで均一に配置された。
【００５６】
個々のコンデンサの電気的なパラメータ（キャパシタンス、抵抗、インダクタンス）が、バイア接続を有する場合と有さない場合で測定された。個々のコンデンサについてインピーダンス対周波数応答が測定され、その測定された応答がシミュレーションモデルによって生成された曲線と比較された。次いで、そのモデルを使用し、埋込みコンデンサアレイについて従来の、ならびに最新の設計規則を適用して、いくつかのコンデンサアレイのインピーダンスをシミュレーションした。
【００５７】
結果：  
バイア接続を有さない、１、４、９ｍｍ２サイズのタイプＡ、Ｂ、Ｃコンデンサについてのキャパシタンス、抵抗、インダクタンスは、ベクトルネットワークアナライザ、およびＳＯＬＴ較正を使用する２ポート測定法を使用して測定された。５００ミクロン間隔を有する同軸スタイルの接地−信号プローブを使用し、コンデンサＳパラメータを測定し、そのコンデンサの実数インピーダンス成分と虚数インピーダンス成分が計算された。表１（バイアなし）および表２（バイアあり）において、コンデンサ１、４、９は、タイプＡ設計のものであり、コンデンサ２、５、８は、タイプＢ設計のものであり、コンデンサ３、６、７は、タイプＣ設計のものである。コンデンサ１からコンデンサ３は、サイズが１ｍｍ×１ｍｍであり、コンデンサ４からコンデンサ６は、サイズが２ｍｍ×２ｍｍであり、コンデンサ７からコンデンサ９は、サイズが３ｍｍ×３ｍｍであった。
【００５８】
【表１】
2006179923.tif 000003
【００５９】
これは、予想されたように、キャパシタンスがサイズと共に増大し、設計タイプと共にあまり変わらないことを示す。バイア接続を有さない場合、３つのタイプすべてのインダクタンス値は、かなり似ている。バイア接続を有する場合、タイプＡ、Ｂ、Ｃのコンデンサについての同じパラメータは、同じ機器および方法を使用して測定された。
【００６０】
【表２】
2006179923.tif 000004
【００６１】
データは、コンデンサタイプ、およびバイアの数とその位置が、コンデンサの抵抗およびインダクタンスに大きく影響を及ぼすことを示した。
【００６２】
バイア接続を有する、また有さない２つのタイプＣコンデンサについてのインピーダンス対周波数応答が測定された。上記でリストされているコンデンサ３について、結果は、バイア接続を有する場合、有さない場合両方の条件について約３０ミリオームのインピーダンスと、バイアを有さないコンデンサについての約９００ＭＨｚからバイアを有する場合の約５００ＭＨｚへの、バイア接続による共振周波数シフトとを示した。バイアを有さないコンデンサ６について、結果は、共振周波数約３５０ＭＨｚで約１０ミリオームのインピーダンスと、バイアを有する場合の条件について、共振周波数約２００ＭＨｚで約２０ミリオームのインピーダンスとを示した。
【００６３】
サイズの異なる２つのコンデンサタイプについて、測定された周波数応答と、モデル化された応答との良好な相関が観察された。
【００６４】
スルーホールインダクタンスの寄与がある場合とない場合で、平面型コンデンサインピーダンス対平面型コンデンサについての周波数応答のシミュレーションが実行された。スルーホール相互接続の面積は、総面積の約１％であった。スルーホールインダクタンスがない１つの平面型コンデンサの周波数応答は、共振周波数約３００ＭＨｚでインピーダンスが約８０ミリオームであり、一方、スルーホールインダクタンスがある２つの平面型コンデンサを有する場合の周波数応答は、共振周波数約２５０ＭＨｚでインピーダンスが約３０ミリオームであった。
【００６５】
様々な個々のコンデンサの測定結果およびモデル化結果に基づいて、６４個のディスクリート埋込みコンデンサのアレイにコンデンサ間の最小間隔５００μｍの従来の設計規則を適用したものについて、モデル化およびシミュレーションが実行された。コンデンサアレイのインピーダンス応答によりかなり均一な低インピーダンス値が生み出されるように、サイズが異なる、また共振周波数が異なるコンデンサが選択された。１００ＭＨｚから１ＧＨｚ範囲内で達成されたインピーダンスは、約４０ｍΩ未満であった。
【００６６】
１つの側当たり１．１５から２．５ｍｍでサイズ決めされたコンデンサのアレイについて、より要求の多い間隔設計規則を適用する測定結果およびモデル化結果に基づいて、０．７ｍΩのインピーダンスが１００ＭＨｚから１ＧＨｚ周波数範囲内で達成された。
【００６７】
電力平面から分離された、比誘電率３．８を有する３８ミクロン厚基板上で経路設定された１００本の結合されない伝送ラインについてのシミュレーションモデルが設計された。その伝送ラインは、１０ミル（０．２５４ｍｍ）で離隔され、長さ１５ｍｍ、幅２．８２ミル（０．０７１６ｍｍ）であり、各ラインは、電力に対して、また接地平面に対して９９オーム抵抗で終端された（５０オームライン終端）。ある場合では、電力平面は、１４ミクロン厚基板上で接地平面の反対側にあった。その基板は、比誘電率３．８、ロスタンジェント０．０２を有する。別の場合では、電力平面は、比誘電率１１、ロスタンジェント０．０２を有する１４ミクロン厚基板上で接地平面の反対側にあった。２０ｐｓ立ち上がり／立ち下がり時間を有する、８０ｐｓパルス幅を有する５ＧＨｚ方形波ビットストリームを生成する出力ドライバを使用して１００本の伝送ラインすべてを駆動し、中央に位置する伝送ラインの「アイ」パターン応答を得た。誘電率３．８を有する電力平面基板である第１の場合についてのアイパターンについて、得られるアイ開口高さは、２．４７９９ボルトであった。同じ条件と、誘電率１１を有する電力平面基板とを用いた第２の場合についての応答では、アイ開口高さは、第１の場合に優る著しい改善である２．６９２９ボルトであった。伝送ライン間の間隔を３ミル（０．０７６２ｍｍ）に変更し、５０の結合ライン対を得た。他の条件すべてを同じままとして、アイパターン応答を得た。誘電率３．８を有する電力平面基板であるこの第１の結合ラインの場合についてのアイパターンは、２．５２９７ボルトのアイ開口高さになった。同じ条件と、誘電率１１を有する電力平面基板とを用いた第２の結合ラインの場合についての応答では、アイ開口高さは、第１の場合に優る改善である２．６８１３ボルトであった。より高い誘電率の電力平面基板も、やはりアイパターン応答が改善した。
【００６８】
同時スイッチングノイズ（ＳＳＮ）の解析用の、平面型電力平面基板に加えてディスクリート減結合コンデンサを含む構成についてのシミュレーションモデルが構築された。このシミュレーションモデルは、電力平面から分離された、比誘電率３．８を有する３８ミクロン厚基板上の５０の結合伝送ライン対を有していた。その伝送ラインは、３ミル（０．０７６２ｍｍ）で離隔され、長さ１５ｍｍ、幅２．８２ミル（０．０７１６ｍｍ）であり、各ラインは、電力平面および接地平面に対して９９オーム抵抗で終端された（５０オームライン終端）。いくつかの場合では、電力平面は、１４ミクロン厚基板上で接地平面の反対側にあった。その基板は、比誘電率３．８、ロスタンジェント０．０２を有する。他の場合では、電力平面は、比誘電率１１、ロスタンジェント０．０２を有する１４ミクロン厚基板上で接地平面の反対側にあった。２０ｐｓ立ち上がり／立ち下がり時間を有する、８０ｐｓパルス幅を有する５ＧＨｚ方形波ビットストリームを生成する出力ドライバを使用して１００本の伝送ラインすべてを同時に駆動し、電力平面上で生成されたノイズ電圧を得た。ＳＭＴか埋込みディスクリートかというタイプとコンデンサの数における変化が解析された。コンデンサは、ドライバ部、または伝送ラインの近端の領域内に位置していた。
【００６９】
ある場合では、５０対の結合ライン（合計１００本のライン）、すなわち２５個のＳＭＴコンデンサを有する構成が、伝送ラインのドライバ端部で、１ライン対置きに、ライン対１で開始し、次がライン対３、ライン対５０で終わって配置された。平面型電力平面基板は、３．８の誘電率を有していた。各ＳＭＴコンデンサは、１００ｎＦのキャパシタンス、約２０５ｐＨの等価直列インダクタンス（ＥＳＬ）、１００ミリオームの等価直列抵抗（ＥＳＲ）を有していた。２０ｐｓ立ち上がり／立ち下がり時間を有する、８０ｐｓパルス幅を有する５ＧＨｚ方形波ビットストリームを使用し、１００本の伝送ラインすべてを同時に駆動し、電力平面上のノイズ電圧を測定した。これは、各コンデンサが１ｎＦのキャパシタンス、約３３ｐＨの等価直列インダクタンス（ＥＳＬ）、９ミリオームの等価直列抵抗（ＥＳＲ）を有する埋込みディスクリートコンデンサについて再現された。この構成における平面型電力平面基板は、１１の誘電率を有していた。誘電率３．８の平面型電力平面基板を用いた、２５個のＳＭＴコンデンサについての電力平面上の電圧変動には、約−０．１ボルトから＋０．１５ボルトのピーク間電圧変動があり、一方、誘電率１１の平面型電力平面基板を用いた、２５個の埋込みディスクリートコンデンサについての電力平面上の電圧変動には、約−０．０５ボルトから＋０．０５ボルトの、電力平面上のピーク間電圧変動があった。出力ドライバの同時スイッチングによって生成された電力平面ノイズの著しい低減は、埋込みコンデンサと、より高い誘電率の平面型電力平面基板の使用に起因していた。
【００７０】
埋込みコンデンサ構成と等価のノイズ低減を実現するであろうＳＭＴコンデンサの数を決定するために、追加のＳＭＴコンデンサがＳＭＴモデルに追加された。５０個、７５個、１００個のＳＭＴコンデンサがモデル化された。５０個ＳＭＴコンデンサ構成は、あらゆるライン対のドライバ端部でコンデンサを配置することによって達成された。７５個コンデンサ構成は、１つ置きのライン対のドライバ端部にそれぞれ位置するコンデンサの第２グループを追加することによって達成され、１００個コンデンサ構成は、伝送ラインの第１の対から５０番目の対までのドライバ端部でコンデンサの２×５０アレイを生成するようにＳＭＴコンデンサを追加することによって達成された。
【００７１】
５０個のＳＭＴコンデンサおよび誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．１２ボルトから＋０．１２ボルトの、電力平面上のピーク間電圧変動があった。７５個のＳＭＴコンデンサおよび誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．１ボルトから＋０．１ボルトの、電力平面上のピーク間電圧変動があった。１００個のＳＭＴコンデンサおよび誘電率３．８の平面型基板についての電力平面上の電圧変動には、約−０．０７５ボルトから＋０．１ボルトの、電力平面上のピーク間電圧変動があった。４つのＳＭＴコンデンサ構成すべてにおいて、出力ドライバの同時スイッチングの結果として、２５個のコンデンサおよび誘電率１１の電力平面を有する埋込みディスクリートコンデンサ構成より高い電力平面ノイズ、または電圧変動が生じた。
【図面の簡単な説明】
【００７２】
【図１】インピーダンス低減と、電力減衰またはオーバーシュートを弱めるための典型的な従来技術のコンデンサ使用の概略図である。
【図２】インピーダンス低減と、電力減衰またはオーバーシュートを弱めるために使用される従来技術の表面実装（ＳＭＴ）コンデンサを有するプリント配線組立体の立断面図である。
【図３】第１の実施形態による電力コアデバイスの立断面図である。
【図４Ａ】個別化された厚膜の、箔上で焼成されたコンデンサを作製する方法の図である。
【図４Ｂ】個別化された厚膜の、箔上で焼成されたコンデンサを作製する方法の図である。
【図４Ｃ】個別化された厚膜の、箔上で焼成されたコンデンサを作製する方法の図である。
【図４Ｄ】個別化された厚膜の、箔上で焼成されたコンデンサを作製する方法の図である。
【図４Ｅ】個別化された厚膜の、箔上で焼成されたコンデンサを作製する方法の図である。
【図４Ｆ】個別化された厚膜の、箔上で焼成されたコンデンサを作製する方法の図である。
【図５Ａ】平面型コンデンサ積層板を作製する方法の図である。
【図５Ｂ】平面型コンデンサ積層板を作製する方法の図である。
【図６Ａ】第１の実施形態による電力コアデバイスを製造するための平面型コンデンサ積層板の初期準備の図である。
【図６Ｂ】第１の実施形態による電力コアデバイスを製造するための平面型コンデンサ積層板の初期準備の図である。
【図７】第１の実施形態による電力コア構造サブパートの立断面図である。
【図８】第１の実施形態による電力コア構造の立断面図である。
【図９】箔側から見たタイプＡディスクリートコンデンサ設計の図である。
【図１０】箔側から見たタイプＢディスクリートコンデンサ設計の図である。
【図１１】箔側から見たタイプＣディスクリートコンデンサ設計の図である。
【符号の説明】
【００７３】
２  電源
１０  ＩＣデバイス
４０  ＩＣデバイス
【図１】
2006179923.tif 000005
【図２】
2006179923.tif 000006
【図３】
2006179923.tif 000007
【図４Ａ】
2006179923.tif 000008
【図４Ｂ】
2006179923.tif 000009
【図４Ｃ】
2006179923.tif 000010
【図４Ｄ】
2006179923.tif 000011
【図４Ｅ】
2006179923.tif 000012
【図４Ｆ】
2006179923.tif 000013
【図５Ａ】
2006179923.tif 000014
【図５Ｂ】
2006179923.tif 000015
【図６Ａ】
2006179923.tif 000016
【図６Ｂ】
2006179923.tif 000017
【図７】
2006179923.tif 000018
【図８】
2006179923.tif 000019
【図９】
2006179923.tif 000020
【図１０】
2006179923.tif 000021
【図１１】
2006179923.tif 000022
【外国語明細書】
2006179923000001.pdf