(57)【要約】【課題】メモリデバイスの検査効率を向上する。【解決手段】メモリデバイスのテストシステムは、複数の異なる試験条件に基づいて、複数の異なるリダンダンシテストをメモリデバイスに対して行うテスタ１０２を備える。テストシステムは、ウェハテストホスト１０１を備える。テスタ１０２は、複数の異なる試験の試験結果を合成して、合成試験結果を得る。ウェハテストホスト１０１は、合成試験結果に基づいて、前記メモリデバイスの処理の判断を行うリペア装置１０３を備える。リペア装置１０３は、この判断結果に基づいて、メモリデバイスを処理する。【選択図】      図１
2006179649.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なる試験条件に基づいて、複数の異なる試験をメモリデバイスに対して行う試験部と、
前記複数の異なる試験の試験結果を合成して、合成試験結果を得る合成部と、
前記合成試験結果に基づいて、前記メモリデバイスの処理を判断する判断部と、
前記判断部の判断結果に基づいて、前記メモリデバイスを処理する処理部と、
を備えることを特徴とするメモリデバイス検査装置。
【請求項２】
請求項１に記載のメモリデバイス検査装置において、
第一の試験条件および第二の試験条件を記憶する試験条件記憶部をさらに備え、
前記試験部は、前記試験条件記憶部から前記第一の試験条件または前記第二の試験条件を取得し、前記第一の試験条件または前記第二の試験条件に基づいて、前記メモリデバイスに対して第一の試験または第二の試験を行うことを特徴とするメモリデバイス検査装置。
【請求項３】
請求項２に記載のメモリデバイス検査装置において、
前記合成部は、前記第一の試験の試験結果のうち前記メモリデバイスの所定セルが正常セルであることを示すデータに対して、前記第二の試験の試験結果のうち前記メモリデバイスの前記所定セルが不良セルであることを示すデータを上書きして、合成試験結果を得るように構成されていることを特徴とするメモリデバイス検査装置。
【請求項４】
請求項３に記載のメモリデバイス検査装置において、
前記判断部は、前記不良セルを修復する判断をするように構成されていることを特徴とするメモリデバイス検査装置。
【請求項５】
請求項４に記載のメモリデバイス検査装置において、
前記処理部は、前記メモリデバイスのうち前記判断結果により不良セルと判断された箇所をトリミングし、冗長セルに置き換えるように構成されていることを特徴とするメモリデバイス検査装置。
【請求項６】
請求項３に記載のメモリデバイス検査装置において、
前記判断部は、前記不良セルの個数が所定数以上の場合には、前記メモリデバイス全体を不良デバイスとし、前記不良セルを修復しない判断をし、前記不良セルの個数が所定数未満の場合には、前記不良セルを修復する判断をするように構成されていることを特徴とするメモリデバイス検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリデバイス検査装置に関する。
【背景技術】
【０００２】
リダンダンシテスト工程およびトリミング工程は、主にメモリデバイスの製造・テストの際に用いられる工程である。メモリデバイスのリダンダンシテスト工程により不良セルを特定し、トリミング工程により不良セルを置き換え可能な冗長セルと置換する。
【０００３】
最近では、デバイスの高品質保証要求から、テスト環境として、高温、低温、常温での異なる環境テストが要求される。一般に、複数の異なる環境のリダンダンシテストに基づきトリミング工程を実行することは、トリミング工程数の増加を生むこととなる。
【０００４】
従来の半導体ウェハのテストシステム（半導体メモリのリペア装置）としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体ウェハのテストシステムを図８に示す。この半導体ウェハのテストシステムにあっては、ホストコンピュータ１１００に対して、ターミナル１１０２、固定ディスク装置１１０１、磁気記録装置１１０４、ローカルメモリ１１０５、ＩＣテスタ１１１０、ウェハプローバ１１３０、レーザトリマ１１２０が、ネットワークケーブル１１１１、１１２１、１１３３等を介してまたは直接に接続されている。
【０００５】
ＩＣテスタ１１１０は、ローカルメモリ１１１４、磁気記録装置１１１５を有している。ＩＣテスタ１１１０は、外部のテストプログラム１１１３によりリペア検査処理が可能である。また、ＩＣテスタ１１１０は、制御ケーブル１１１２によりウェハプローバ１１３０に接続されている。ウェハプローバ１１３０は、ウェハキャリア１１３１に搭載した半導体ウェハ群１１４０をテストのためにハンドリングするものであって、外部から与えられるパラメータ１１３２により動作する。このウェハプローバ１１３０には、磁気記録装置１１３４が付設されている。なお、半導体ウェハに対してレーザトリミングを行うレーザトリマ１１２０についても、磁気記録装置１１２２が付設されている。図中には、ターミナル１１０２を操作するオペレータ１１０３も示されている。
【０００６】
以上の構成に係る半導体メモリのリペア装置は、ＩＣテスタ１１１０とウェハプローバ１１３０とをネットワークケーブル１１１１、１１３３等でホストコンピュータ１１００に接続し、リペアデータとウェハ検査履歴データとをファイルとして取得する。そして、この半導体メモリのリペア装置は、全検査ウェハの検査完了後に、リペアデータと検査履歴データとをファイルから読み取る。さらに、この半導体メモリのリペア装置は、データ構造を解析し、正常を確認する。続いて、この半導体メモリのリペア装置は、検査履歴を比較し、不要データを消去することにより、一連処理順になるリペアデータを取得する。この結果、この半導体メモリのリペア装置によれば、リペアデータ編集の標準化が図られ、リペアデータの信頼性を向上させることができる旨、特許文献１に記載されている。
【０００７】
【特許文献１】特開平０７−１４６３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記文献記載の従来技術では、１回のリダンダンシテスト工程で生成されたヒューズデータにしたがって１回のトリミング作業を行う必要がある。そのため、複数のテスト条件で、リダンダンシテストを行った場合、各々のテスト結果に基づくヒューズデータに従い、トリミング作業を実施するため、リダンダンシテスト工程の数だけトリミング工程を行う必要がある。その結果、リダンダンシテスト工程およびトリミング工程の作業効率の面で改善の余地を有していた。
【課題を解決するための手段】
【０００９】
本発明によれば、
複数の異なる試験条件に基づいて、複数の異なる試験をメモリデバイスに対して行う試験部と、
前記複数の異なる試験の試験結果を合成して、合成試験結果を得る合成部と、
前記合成試験結果に基づいて、前記メモリデバイスの処理を判断する判断部と、
前記判断部の判断結果に基づいて、前記メモリデバイスを処理する処理部と、
を備えることを特徴とするメモリデバイス検査装置が提供される。
【００１０】
この構成によれば、合成部により、複数の異なる試験の試験結果を合成して、合成試験結果を得ることができる。そのため、メモリデバイスの処理回数を低減することができ、メモリデバイスの検査効率を向上することができる。
【発明の効果】
【００１１】
本発明によれば、特定の構成からなる合成部を備えるため、メモリデバイスの検査効率を向上することができる。
【発明を実施するための最良の形態】
【００１２】
本発明に係るメモリデバイス検査装置は、第一の試験条件および第二の試験条件を記憶する試験条件記憶部をさらに備えてもよい。この際、上記試験部は、試験条件記憶部から第一の試験条件または第二の試験条件を取得し、第一の試験条件または第二の試験条件に基づいて、メモリデバイスに対して第一の試験または第二の試験を行うように構成することができる。
【００１３】
この構成によれば、あらかじめ設定した第一の試験条件および第二の試験条件に基づいて、メモリデバイスに対して第一の試験または第二の試験を行うことができる。このため、複数の異なる試験条件により、メモリデバイスの検査を行うことができるので、メモリデバイスの検査精度を向上することができる。
【００１４】
本発明に係るメモリデバイス検査装置において、上記合成部は、第一の試験の試験結果のうちメモリデバイスの所定セルが正常セルであることを示すデータに対して、第二の試験の試験結果のうちメモリデバイスの所定セルが不良セルであることを示すデータを上書きして、合成試験結果を得るように構成することができる。
【００１５】
この構成によれば、第一の試験の試験結果のうちメモリデバイスの所定セルが正常セルであることを示すデータに対して、第二の試験の試験結果のうちメモリデバイスの所定セルが不良セルであることを示すデータを上書きするため、第一の試験結果および第二の試験結果を合成することができる。このため、合成試験結果に基づいて、メモリデバイスを処理することにより、メモリデバイスの処理回数を低減することができ、メモリデバイスの検査効率を向上することができる。
【００１６】
本発明に係るメモリデバイス検査装置において、上記判断部は、不良セルを修復する判断をするように構成することができる。
【００１７】
この構成によれば、不良セルを修復する判断をすることにより、メモリデバイスの不良セルを冗長デバイスに置き換えて、良好な品質のメモリデバイスを得ることができる。
【００１８】
本発明に係るメモリデバイス検査装置において、上記処理部は、メモリデバイスのうち判断結果により不良セルと判断された箇所をトリミングし、冗長セルに置き換えるように構成することができる。
【００１９】
この構成によれば、不良セルと判断された箇所をトリミングし、冗長セルに置き換えるため、良好な品質のメモリデバイスを得ることができる。
【００２０】
本発明に係るメモリデバイス検査装置において、上記判断部は、不良セルの個数が所定数以上の場合には、メモリデバイス全体を不良デバイスとし、不良セルを修復しない判断をし、不良セルの個数が所定数未満の場合には、不良セルを修復する判断をするように構成することができる。
【００２１】
この構成によれば、不良セルの個数が所定数以上の場合には、メモリデバイス全体を不良デバイスとして、強制的に排除することができるので、メモリデバイスの製造歩留まりを向上することができる。
【００２２】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００２３】
<実施形態１>
図１は、本実施形態に係るテストシステムの構成を説明するための機能ブロック図である。
本実施形態に係るテストシステム（メモリデバイス検査装置）は、複数の異なる試験条件（温度条件１２５℃および−４０℃）に基づいて、複数の異なるリダンダンシテスト（試験）をメモリデバイス（半導体ウェハ上のデバイス）に対して行うテスタ１０２（試験部）を備える。
【００２４】
本実施形態に係るテストシステムは、ウェハテストホスト１０１を備える。ウェハテストホスト１０１は、複数の異なる試験の試験結果を合成して、合成試験結果を得るテスタ１０２（合成部）を備える。テスタ１０２（合成部）は、第一の試験の試験結果のうちメモリデバイスの所定セルが正常セルであることを示すデータに対して、第二の試験の試験結果のうちメモリデバイスの所定セルが不良セルであることを示すデータを上書きして、合成試験結果を得るように構成されている。
【００２５】
本実施形態に係るテストシステムは、合成試験結果に基づいて、前記メモリデバイスの処理の判断を行うリペア装置１０３（判断部）を備える。すなわち、リペア装置１０３（判断部）は、不良セルを修復する判断をするように構成されている。リペア装置１０３（判断部）は、不良セルの個数が所定数以上の場合には、メモリデバイス全体を不良デバイスとし、不良セルを修復しない判断をし、不良セルの個数が所定数未満の場合には、不良セルを修復する判断をするように構成されている。
【００２６】
本実施形態に係るテストシステムは、リペア装置１０３（判断部）の判断結果に基づいて、メモリデバイスを処理するリペア装置１０３（処理部）を備える。リペア装置１０３は、メモリデバイスのうち判断結果により不良セルと判断された箇所をトリミングし、冗長セルに置き換えるように構成されている。
【００２７】
本実施形態に係るテストシステムは、半導体ウエハ上に製造されたメモリデバイスの電気的テスト（リダンダンシテスト）工程で使用される生産制御システムであって、リダンダンシテスト工程とトリミング工程の工程制御に関するシステムである。
【００２８】
本実施形態に係るテストシステムは、ウエハテストホスト１０１とテスタ１０２およびテスタ１０２に接続されるプローバ１０４を備える。ウエハテストホスト１０１は、テスタ１０２と、リペア装置１０３と、プローバ１０４との通信を行う設備インターフェース部１０５を備える。ウエハテストホスト１０１は、リダンダンシテスト工程におけるヒューズデータの生成工程条件（第一の試験条件および第二の試験条件を）を保管するヒューズデータ生成工程条件保管部１０７（試験条件記憶部）を備える。テスタ１０２は、ヒューズデータ生成工程条件保管部１０７から第一の試験条件または第二の試験条件を取得し、第一の試験条件または第二の試験条件に基づいて、メモリデバイスに対して第一の試験または第二の試験を行う。
【００２９】
ウエハテストホスト１０１は、複数のリダンダンシテスト工程が行われる場合に、ヒューズデータの合成処理を行うかどうかの判定を行うヒューズデータ合成実行判定部１０８を備える。ウエハテストホスト１０１は、合成処理前のヒューズデータを保管する合成前ヒューズデータ保管部１０９を備える。ウエハテストホスト１０１は、合成処理後の最終的にリペア装置１０３が使用するためのヒューズデータを保管する、ヒューズデータ保管部１１０を備える。
【００３０】
以下、本実施形態に係るテストシステムの動作について説明する。
図２は、本実施形態に係るテストシステムの実行動作を示すフローチャートである。
【００３１】
一連のフローが開始すると、テストホストシステム１０１は、まず、第１リダンダンシテスト工程を開始する（Ｓ２０１）。次いで、テストホストシステム１０１は、ヒューズデータ生成工程条件保管部１０７により、ヒューズデータの生成工程条件（第１の試験条件、温度条件１２５℃）をヒューズデータ合成実行判定部１０８へ通知する（Ｓ２０３）。
【００３２】
ヒューズデータ合成実行判定部１０８は、通知を受けると、第１リダンダンシ工程で得られる予定の第１ヒューズデータ（第１の試験結果）を、既存の合成用ヒューズデータと合成する必要があるか否かを判断する（Ｓ２０５）。すなわち、ヒューズデータ合成実行判定部１０８は、第１ヒューズデータと別のリダンダンシ工程で既に生成されたヒューズデータとのデータ合成処理を行うかの判定を実行する。
【００３３】
ヒューズデータ合成実行判定部１０８は、既存の合成用ヒューズデータとの合成が必要であると判断すると、後述するステップ（Ｓ２２３）に進む。一方、ヒューズデータ合成実行判定部１０８は、既存の合成用ヒューズデータとの合成が必要ではないと判断すると、テスタ１０２に第１リダンダンシテストを実行するように指示する旨の信号を送信する。
【００３４】
テスタ１０２は、信号を受信すると、１２５℃の温度条件で第１リダンダンシテストを実行する（Ｓ２０７）。テスタ１０２は、得られた第１ヒューズデータ（テスト結果）をしばらく保管する。
【００３５】
ヒューズデータ合成実行判定部１０８は、第１リダンダンシ工程が終わると、後に行われる第２リダンダンシテスト工程の第２ヒューズデータと合成するための合成用ヒューズデータを第１リダンダンシ工程の第１ヒューズデータから生成する必要があるか判断する（Ｓ２０９）。
【００３６】
ヒューズデータ合成実行判定部１０８は、合成用ヒューズデータの生成が必要であると判断すると、合成用ヒューズデータを生成する旨の信号を設備インターフェース部１０５を介してテスタ１０２に送信する。一方、ヒューズデータ合成実行判定部１０８は、合成用ヒューズデータの生成が必要ではないと判断すると、後述するステップ（Ｓ５０７）に進む。なお、このステップ（Ｓ５０７）以降の動作については、参考例で説明する動作と同様である。なお、本実施形態では、第１リダンダンシ工程では、合成用ヒューズデータを生成するが、データ合成処理は実行しないと判断されたものとする。
【００３７】
テスタ１０２は、ウエハテストが完了した後に信号を受信すると、第１ヒューズデータから合成用ヒューズデータを生成する（Ｓ２１１）。テスタ１０２は、合成用ヒューズデータ生成後にウエハテストホスト１０１に対して合成用ヒューズデータを転送する（Ｓ２１３）。テスタ１０２から送信された合成用ヒューズデータは、ウエハテストホスト１０１内の合成用ヒューズデータを管理する合成前ヒューズデータ保管部１０９へ保管される（Ｓ２１５）。
【００３８】
図３は、本実施形態に係るテストシステムの実行動作を示すフローチャートである。
続いて、ウエハテスト１０１は、第２のリダンダンシテスト工程に進む（Ｓ２１７）。次いで、テストホストシステム１０１は、ヒューズデータ生成工程条件保管部１０７により、ヒューズデータの生成工程条件（第２の試験条件、温度条件−４０℃）をヒューズデータ合成実行判定部１０８へ通知する（Ｓ２１９）。
【００３９】
ヒューズデータ合成実行判定部１０８は、通知を受けると、第１リダンダンシ工程で得られる予定の第２ヒューズデータ（第２の試験結果）を、既存の合成用ヒューズデータと合成する必要があるか否かを判断する（Ｓ２２１）。すなわち、ヒューズデータ合成実行判定部１０８は、第２ヒューズデータと別のリダンダンシ工程で既に生成されたヒューズデータとのデータ合成処理を行うかの判定を実行する。
【００４０】
ヒューズデータ合成実行判定部１０８は、既存の合成用ヒューズデータとの合成が必要であると判断すると、合成用ヒューズデータとのデータ合成をテスタ１０２へ通知する（Ｓ２２３）。一方、ヒューズデータ合成実行判定部１０８は、既存の合成用ヒューズデータとの合成が必要ではないと判断すると、後述するステップ（Ｓ５１３）に進む。なお、このステップ（Ｓ５１３）以降の動作については、参考例で説明する動作と同様である。
【００４１】
テスタ１０２は、信号を受信すると、設備インターフェース部１０５およびヒューズデータ合成実行判定部１０８を介して合成前ヒューズデータ保管部１０９から合成用ヒューズデータを取得（ダウンロード）する（Ｓ２２５）。
【００４２】
ヒューズデータ合成実行判定部１０８は、合成用ヒューズデータのダウンロードが終わると、さらに後に行われる別のリダンダンシテスト工程のヒューズデータと合成するための合成用ヒューズデータを第２リダンダンシ工程の第２ヒューズデータから生成する必要があるか判断する（Ｓ２２７）。
【００４３】
ヒューズデータ合成実行判定部１０８は、合成用ヒューズデータの生成が必要であると判断すると、上述したステップ（Ｓ２１１）に進む。一方、ヒューズデータ合成実行判定部１０８は、合成用ヒューズデータの生成が必要ではないと判断すると、第２のリダンダンシテストを実行する旨の信号を設備インターフェース部１０５を介してテスタ１０２に送信する。
【００４４】
すなわち、ヒューズデータ合成実行判定部１０８は、第２リダンダンシ工程に仕掛かった時に、ヒューズデータの生成工程を行うかどうかの判定を行ない、かつ生成されるヒューズデータを合成用のヒューズデータに変換するかどうかを判定し、テスタ１０２に通知する。この際、ヒューズデータ合成実行判定部１０８は、ヒューズデータの合成処理を行う場合は、テスタ１０２に対して合成処理の実施と、その際に合成対象となるリダンダンシ工程のヒューズデータファイル名を指示する信号を送信する。なお、本実施形態では、第２リダンダンシ工程では、合成用ヒューズデータを生成しないが、データ合成処理は実行すると判断されたものとする。
【００４５】
テスタ１０２は、信号を受信すると、−４０℃の温度条件で第２リダンダンシテストを実行する（Ｓ２２９）。テスタ１０２は、得られた第２ヒューズデータ（テスト結果）をしばらく保管する。
【００４６】
テスタ１０２は、第２リダンダンシテスト終了後、信号を受信すると、その結果生成された第２ヒューズデータとウエハテスタホスト１０１から指示された工程のヒューズデータファイルとを合成し（Ｓ２３０）する。すなわち、第１ヒューズデータおよび第２ヒューズデータを合成して最終ヒューズデータを得る。テスタ１０２は、第２リダンダンシテストの結果生成された最終ヒューズデータをウエハテスタホスト１０１へ送信する（Ｓ２３１）。最終ヒューズデータは、ウエハテストホスト１０１内の、ヒューズデータ保管部１１０に保管される（Ｓ２３３）。
【００４７】
その後、製品ロットが、トリミング工程に仕掛ったとき（Ｓ２３５）に、リペア装置１０３は、ウエハテストホスト１０１に対して、仕掛情報を内容とする信号を送信する。ウエハテストホスト１０１は、信号を受信すると、リペア装置１０３に対して、仕掛ロットで適用すべき最終ヒューズデータを送信する（Ｓ２３７）。
【００４８】
リペア装置１０３は、信号を受信すると、ヒューズデータ保管部１１０から指定されたヒューズデータをダウンロードし（Ｓ２３９）、トリミング作業を開始する（Ｓ２４１）。なお、ダウンロードされた最終ヒューズデータは、トリミング工程でヒューズカットするヒューズアドレスを示している。リペア装置１０３は、トリミング作業を終了すると、その旨の信号をウェハテストホスト１０１に送信する。ウェハテストホスト１０１は、信号を受信すると、一連のフローを終了する。
【００４９】
図７は、本実施形態に係るテストシステムに用いるヒューズデータの構造を示すデータ構造図である。これらのデータ構造図において、ヒューズＮｏ．は、半導体ウェハー上に設けられた個々のヒューズにそれぞれ割り振られた固有の番号を意味する。また、テストＮｏ．は、半導体ウェハーに対して行ったリダンダンシ工程に順番に割り振られた固有の番号を意味する。それぞれのセルにおいて、０はセルが良好または未検査であることを意味し、１はセルが不良であることを意味する。
【００５０】
図７（ａ）は、リダンダンシ工程を行う前の空の状態のヒューズデータである。この時点では、すべてのセルに０が記録されているが、未だすべてのセルについて未検査であるためである。図７（ｂ）は、第１リダンダンシ工程を行った後の合成前の第１ヒューズデータである。第１リダンダンシ工程において、１２５℃の条件で試験を行った結果、ヒューズＮｏ．２のメモリセルが不良であると判定されている。
【００５１】
図７（ｃ）は、第２リダンダンシ工程を行った後に第１ヒューズデータと合成した第２ヒューズデータ（最終ヒューズデータ）である。第２リダンダンシ工程において、−４０℃の条件で試験を行った結果、ヒューズＮｏ．３、４のメモリセルが不良であると判定されている。合成後の最終ヒューズデータでは、全体として、ヒューズＮｏ．２、３、４のメモリセルが不良であると判定されている。
【００５２】
その結果、上述のトリミング工程では、ヒューズＮｏ．２、３、４のメモリセル（ヒューズアドレスが２、３、４のメモリセル）をヒューズカットして、冗長メモリセルに置換する。この結果、半導体ウェハ（メモリデバイス）全体として、すべてのメモリセルを良好な状態にすることができる。
【００５３】
以下、本実施形態に係るウエハテストシステムの作用効果について説明する。
本実施形態に係るウエハテストシステムでは、ウエハテストホスト１０１により、複数のリダンダンシ工程を実行する製品のヒューズデータ生成条件および合成条件を管理できるため、どのリダンダンシ工程間でのデータ合成が必要で最終データを生成するリダンダンシ工程はどこかを管理できる。このため、テスタ１０２では、ウエハテストホスト１０１からのヒューズデータの生成処理または合成処理の指示に従い、状況に適したヒューズデータの生成処理または合成処理を可能とすることができる。したがって、トリミング工程に仕掛る前に実施されるリダンダンシテスト工程の結果は、ウエハテストホスト１０１でデータ生成管理され、テスタ１０２により最終的に必要なヒューズデータを複数のテスト結果を合成して生成できる。そのため、メモリデバイスのリダンダンシテスト回数を低減することができ、メモリデバイスの検査効率を向上することができる。
【００５４】
<参考例>
図４は、参考例に係るテストシステムの構成を説明するための機能ブロック図である。
本参考例に係る半導体ウェハのテストシステムは、ウエハテスト工程の制御を行うウエハテストホスト４０１と、デバイスの電気的テストを行うテスタ４０２と、リダンダンシテスト工程のテスト結果に基づくデバイスのトリミングを行うリペア装置４０３と、テストするウエハのプロービングを行うプローバ４０４とを備える。ウエハテストホスト４０１は、ヒューズデータ生成工程条件保管部４０７と、ヒューズデータ保管部４１０と、設備インターフェース部４０５とを備える。
【００５５】
以下、本参考例に係るテストシステムの動作について説明する。
図５は、参考例に係るテストシステム構成の実行動作を示すフローチャートである。
【００５６】
一連のフローが開始すると、テストホストシステム４０１は、まず、第１リダンダンシテスト工程を開始する（Ｓ５０１）。次いで、テストホストシステム４０１は、ヒューズデータ生成工程条件保管部４０７により、ヒューズデータの生成工程条件（第１の試験条件、温度条件１２５℃）を設備インターフェース部４０５を介してテスタ４０２へ通知する（Ｓ５０３）。
【００５７】
テスタ４０２は、信号を受信すると、１２５℃の温度条件で第１リダンダンシテストを実行する（Ｓ５０５）。テスタ４０２は、第１リダンダンシテストの実行により、第１ヒューズデータ（テスト結果）を生成し（Ｓ５０７）、しばらく保管する。
【００５８】
テスタ４０２は、第１リダンダンシテスト工程が終了すると、テスト結果として生成されるヒューズデータを、ウエハテストホスト４０１に転送する（Ｓ５０９）。ウエハテストホスト４０１は、生成されたヒューズデータに含まれるウェハ番号が、実際に測定された半導体ウェハのウエハ番号と一致しているかの検証を行う。そして、検証が正しければ、ウエハテストホスト４０１内に存在するヒューズデータ保管部４１０へヒューズデータの保管を行う（Ｓ５１１）。
【００５９】
次に、メモリデバイス（半導体ウェハ）が第１トリミング工程まで工程が進んだときに（Ｓ５１３）、リペア装置４０３は、ウエハテストホスト４０１にロットの問合せを行なう。ウエハテストホスト４０１は、ヒューズデータ生成工程条件４０７を参照し、そのロットに使用するヒューズデータの番号をリペア装置４０３へ通知する（Ｓ５１５）。リペア装置４０３は、ウエハテストホスト４０１から通知された番号のヒューズデータを、設備インターフェース部４０５を介してヒューズデータ保管部４１０からダウンロードし（Ｓ５１７）、第１トリミング作業を実行する（Ｓ５１９）。
【００６０】
図６は、参考例に係るテストシステム構成の実行動作を示すフローチャートである。
第１リダンダンシ工程のフローが修了すると、テストホストシステム４０１は、次に、第２リダンダンシテスト工程を開始する（Ｓ５２１）。次いで、テストホストシステム４０１は、ヒューズデータ生成工程条件保管部４０７により、ヒューズデータの生成工程条件（第２の試験条件、温度条件−４０℃）を設備インターフェース部４０５を介してテスタ４０２へ通知する（Ｓ５２３）。
【００６１】
テスタ４０２は、信号を受信すると、−４０℃の温度条件で第２リダンダンシテストを実行する（Ｓ５２５）。テスタ４０２は、第２リダンダンシテストの実行により、第２ヒューズデータ（テスト結果）を生成し（Ｓ５２７）、しばらく保管する。
【００６２】
テスタ４０２は、第２リダンダンシテスト工程が終了すると、テスト結果として生成されるヒューズデータを、ウエハテストホスト４０１に転送する（Ｓ５２９）。ウエハテストホスト４０１は、生成されたヒューズデータに含まれるウェハ番号が、実際に測定された半導体ウェハのウエハ番号と一致しているかの検証を行う。そして、検証が正しければ、ウエハテストホスト４０１内に存在するヒューズデータ保管部４１０へヒューズデータの保管を行う（Ｓ５３１）。
【００６３】
次に、メモリデバイス（半導体ウェハ）が第２トリミング工程まで工程が進んだときに（Ｓ５３３）、リペア装置４０３は、ウエハテストホスト４０１にロットの問合せを行なう。ウエハテストホスト４０１は、ヒューズデータ生成工程条件４０７を参照し、そのロットに使用するヒューズデータの番号をリペア装置４０３へ通知する（Ｓ５３５）。リペア装置４０３は、ウエハテストホスト４０１から通知された番号のヒューズデータを、設備インターフェース部４０５を介してヒューズデータ保管部４１０からダウンロードし（Ｓ５３７）、第１トリミング作業を実行する（Ｓ５３９）。リペア装置４０３は、トリミング作業を終了すると、その旨の信号をウェハテストホスト４０１に送信する。ウェハテストホスト４０１は、信号を受信すると、一連のフローを終了する。
【００６４】
以下、本参考例に係るテストシステムの課題について説明する。
本参考例に係るテストシステムでは、１回のリダンダンシテスト工程で生成されたヒューズデータにしたがって１回のトリミング作業を行う必要がある。そのため、複数のテスト条件で、リダンダンシテストを行った場合、各々のテスト結果に基づくヒューズデータに従い、トリミング作業を実施するため、リダンダンシテスト工程の数だけトリミング工程を行う必要がある。その結果、リダンダンシテスト工程およびトリミング工程の作業効率の面で課題を有する。
【００６５】
一方、上述した実施形態では、ウェハテストホスト１０１は、複数のリダンダンシ工程が存在する場合に、ヒューズデータ合成を実施するか、およびどのテスト工程のヒューズデータと合成するかのヒューズデータ合成実行判定部１０８およびテスタ１０２への通知手段（設備インターフェース部１０５）を備える。また、テスタ１０２は、ウェハテストホスト１０１からのヒューズデータ合成処理実行を行う旨の信号を受信すると、合成前ヒューズデータをダウンロードし、仕掛テスト工程のヒューズデータと合成するように構成されている。
【００６６】
そのため、上述した実施形態では、トリミング工程を一度で完了するために、テスタ１０２は、複数のリダンダンシテスト工程の結果を合成することができる。したがって、テスタ１０２は、複数のリダンダンシテスト工程において、ウェハテストホスト１０１の指示により、複数のヒューズデータファイルの生成と合成を実施することができる。その結果、リペア装置１０３は、合成されたヒューズデータを用いてトリミング作業を行うことにより、複数工程テスト結果を反映した最適なヒューズアドレスをカットすることができ、かつトリミング工程の削減を行うことが出来る。
【００６７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００６８】
たとえば、上述の実施形態では、図１を参照すると、合成前ヒューズデータ保管部１０９とヒューズデータ保管部１１０とをウエハテストホスト１０１内に配しているが、これらの部分を、ウエハテストホスト１０１外にヒューズデータ保管用サーバとして保管しても良い。この構成によれば、ウエハテストホスト１０１のデータデイスクスペック（データ容量）を下げることができる。その結果、ウエハテストホスト１０１のさらなる小型化が可能になる。
【００６９】
また、上述の実施形態の図２および図３のフローを参照すると、Ｓ２１１で合成用ヒューズデータを生成するが、このとき合成用ヒューズデータ中に次工程で合成する時の制約条件（例えば合成後のカットヒューズ本数が規定値（たとえば１０本）を超えると（１１本以上になると）全てのヒューズをカットするかどうかなどの設定）を記録してもよい。このようにすれば、テスタ１０２による合成処理時に、合成に伴う任意の制約事項に抵触するデバイスを強制的に不良とすることができる。
【図面の簡単な説明】
【００７０】
【図１】実施形態に係るテストシステムの構成を説明するための機能ブロック図である。
【図２】実施形態に係るテストシステムの実行動作を示すフローチャートである。
【図３】実施形態に係るテストシステムの実行動作を示すフローチャートである。
【図４】参考例に係るテストシステムの構成を説明するための機能ブロック図である。
【図５】参考例に係るテストシステム構成の実行動作を示すフローチャートである。
【図６】参考例に係るテストシステム構成の実行動作を示すフローチャートである。
【図７】実施形態に係るテストシステムに用いるヒューズデータの構造を示すデータ構造図である。
【図８】従来公知のテストシステムの構成を説明するための機能ブロック図である。
【符号の説明】
【００７１】
１０１  ウェハテストホスト
１０２  テスタ
１０３  リペア装置
１０４  プローバ
１０５  設備インターフェース部
１０７  ヒューズデータ生成工程条件保管部
１０８  ヒューズデータ合成実行判定部
１０９  合成前ヒューズデータ保管部
１１０  ヒューズデータ保管部
４０１  ウエハテストホスト
４０２  テスタ
４０３  リペア装置
４０４  プローバ
４０５  設備インターフェース部
４０７  ヒューズデータ生成工程条件保管部
４１０  ヒューズデータ保管部
１１００  ホストコンピュータ
１１０１  固定ディスク装置
１１０２  ターミナル
１１０３  オペレータ
１１０４  磁気記録装置
１１０５  ローカルメモリ
１１１０  ＩＣテスタ
１１１１  ネットワークケーブル
１１１２  制御ケーブル
１１１３  テストプログラム
１１１４  ローカルメモリ
１１１５  磁気記録装置
１１２０  レーザトリマ
１１２１  ネットワークケーブル
１１２２  磁気記録装置
１１３０  ウェハプローバ
１１３１  ウェハキャリア
１１３２  パラメータ
１１３３  ネットワークケーブル
１１４０  半導体ウェハ群
【図１】
2006179649.tif 000003
【図２】
2006179649.tif 000004
【図３】
2006179649.tif 000005
【図４】
2006179649.tif 000006
【図５】
2006179649.tif 000007
【図６】
2006179649.tif 000008
【図７】
2006179649.tif 000009
【図８】
2006179649.tif 000010