(57)【要約】【課題】昇降圧回路の回路構成を簡素化する。【解決手段】基準電圧（ＧＮＤ）とシステム電圧ＶDDとが交互に繰り返されるシステムクロックパルスを受けて、基準電圧（ＧＮＤ）とシステム電圧ＶDDとの電位差を利用して基準電圧（ＧＮＤ）よりも低い電圧Ｖ4を出力する降圧部２２と、システムクロックパルスと降圧部２２から出力された電圧Ｖ4とを受けて、基準電圧（ＧＮＤ）とシステム電圧ＶDDとの電位差よりも大きな電位差を有するパルス信号ＶOを出力するレベルシフト部２４と、レベルシフト部２４から出力されたパルス信号ＶOを受けて、基準電圧（ＧＮＤ）よりも高い電圧Ｖ7を出力する昇圧部２６とを備える昇降圧回路により上記課題を解決することができる。【選択図】図１
2006014537.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも低い第２の電圧を出力する降圧部と、
前記システムクロックパルスと前記降圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、
前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも高い第３の電圧を出力する昇圧部と、
を備えることを特徴とする昇降圧回路。
【請求項２】
基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも高い第２の電圧を出力する昇圧部と、
前記システムクロックパルスと前記昇圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、
前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも低い第３の電圧を出力する降圧部と、
を備えることを特徴とする昇降圧回路。
【請求項３】
請求項１又は２に記載の昇降圧回路において、
前記降圧部又は前記昇圧部は、チャージポンプ回路を含むことを特徴とする昇降圧回路。
【請求項４】
請求項３に記載の昇降圧回路において、
前記降圧部又は前記昇圧部に含まれるチャージポンプ回路の一部は半導体基板上に形成され、前記チャージポンプ回路を構成するコンデンサの少なくとも１つが前記半導体基板の外部に接続されることを特徴とする昇降圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路構成が簡素化された昇降圧回路に関する。
【背景技術】
【０００２】
近年、光電変換素子を含む光電変換装置が広く用いられるようになっている。特に、携帯電話等の携帯用の端末に組み込まれることも多く、光電変換装置のみならずその周辺の電源回路等も小型化が望まれている。
【０００３】
ＣＣＤ固体撮像素子を有する光電変換装置では、入射光に応じて生成された情報電荷を垂直転送、水平転送及び出力するために、垂直転送レジスタ、水平転送レジスタ及び出力部の転送電極やゲート電極に対して所定の転送クロックパルスを印加する必要がある。これらのパルスの波高値、すなわちパルス電圧は、光電変換装置のシステムクロックを昇降圧することによって所定の電圧レベルとされている。
【０００４】
ＣＣＤ固体撮像素子を有する光電変換装置では、一般的に０〜３Ｖのシステムクロックパルスが利用されており、このシステムクロックパルスを昇圧又は降圧して転送クロックパルスを生成している。降圧回路は、図５に示すように、チャージポンプ回路を含んで構成される。降圧回路に含まれるコンデンサＣａ〜Ｃｄは、半導体素子として形成された主回路部１０の外部端子Ｔａ〜Ｔｄに外部接続される構成とされることが多い。この降圧回路では、基準電圧端子を接地し、入力端子に０〜３Ｖのシステムクロックパルスを入力することによって、図６に示すように、各接続点Ａ〜Ｄの電位Ｖａ〜Ｖｄを得ることができる。すなわち、基準となる接地電位（ＧＮＤ）から２段のチャージポンプの作用による降圧がなされ、レギュレータ１２に−６Ｖ程度の電位Ｖｃが入力され、レギュレータ１２によって−４Ｖ程度の出力電圧Ｖｄが得られる。一方、昇圧回路も、図７に示すように、降圧回路と同様にチャージポンプ回路を含んで構成される。昇圧回路に含まれるコンデンサＣｅ〜Ｃｈは、半導体素子として形成された主回路部１４の外部端子Ｔｅ〜Ｔｈに外部接続される構成とされることが多い。昇圧回路では、基準電圧端子にシステム電圧ＶDD＝３Ｖが印加され、入力端子に０〜３Ｖのシステムクロックパルスが入力される。これによって、図８に示すように、各接続点Ｅ〜Ｈの電位ＶｅからＶｈを得ることができる。すなわち、基準となるシステム電圧ＶDDから２段のチャージポンプの作用により昇圧がなされ、レギュレータ１６に９Ｖ程度の電位Ｖｇが入力される。レギュレータ１６によって電位Ｖｇが７Ｖ程度の出力電圧Ｖｈに変換されて出力される。
【０００５】
【特許文献１】特開２００１−２１８１１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の降圧回路及び昇圧回路は、システムクロックパルスから所望の出力電圧Ｖｄ及びＶｈを生成するための完全に独立した回路として構成されており、昇降圧回路全体として構成素子が多くなり、回路規模が大きくなってしまう問題がある。また、コンデンサＣａ〜Ｃｈを接続するための外部端子のピン数が多く、昇降圧回路内における外部端子を引き出すためのパッド電極の占有面積も大きくなる問題がある。その結果、光電変換装置の小型化を妨げる要因となっている。
【０００７】
本発明は、上記従来技術の問題を鑑み、回路構成を簡素化することによって、装置を小型化することを可能とした昇降圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも低い第２の電圧を出力する降圧部と、前記システムクロックパルスと前記降圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも高い第３の電圧を出力する昇圧部と、を備えることを特徴とする昇降圧回路である。
【０００９】
また、基準電圧と前記基準電圧と異なる第１の電圧とが交互に繰り返されるシステムクロックパルスを受けて、前記基準電圧と前記第１の電圧との電位差を利用して前記基準電圧よりも高い第２の電圧を出力する昇圧部と、前記システムクロックパルスと前記昇圧部から出力された第２の電圧とを受けて、前記基準電圧と前記第１の電圧との電位差よりも大きな電位差を有するパルスを出力するレベルシフト部と、前記レベルシフト部から出力されたパルスを受けて、前記基準電圧よりも低い第３の電圧を出力する降圧部と、を備えることを特徴とする昇降圧回路である。
【００１０】
ここで、前記降圧部又は前記昇圧部は、チャージポンプ回路を含むことが好適である。すなわち、前記降圧部又は前記昇圧部に含まれるチャージポンプ回路の一部は半導体基板上に形成され、前記チャージポンプ回路を構成するコンデンサの少なくとも１つが前記半導体基板の外部に接続されている場合に本発明の効果が顕著となる。
【発明の効果】
【００１１】
本発明によれば、昇降圧回路の回路構成を簡素化することができ、回路の信頼性を向上させることができる。また、昇降圧回路を用いた光電変換装置等を小型化することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施の形態における昇降圧回路は、図１に示すように、タイミングジェネレータ（ＴＧ）２０、降圧部２２、レベルシフト部２４及び昇圧部２６を含んで構成される。
【００１３】
タイミングジェネレータ２０は、光電変換装置等のシステム電圧ＶDDを入力電圧として、システムクロックパルスφsを生成する回路である。例えば、システム電圧ＶDDが３Ｖであるとすると、図２（ａ）に示すように、基準電圧となる接地電位（ＧＮＤ）とシステム電圧ＶDDとを所定の周期で交互に繰り返すシステムクロックパルスφsが生成される。タイミングジェネレータ２０の構成は、一般のクロック発生回路と同様であるので説明を省略する。タイミングジェネレータ２０の出力端子は、降圧部２２及びレベルシフト部２４の入力端子ＴIN2に接続される。従って、システムクロックパルスφsは、降圧部２２及びレベルシフト部２４の入力端子に供給されることとなる
【００１４】
降圧部２２は、従来の降圧回路と同様の構成を有し、半導体基板上に形成された主要部３０とその主要部に接続されたコンデンサＣ1〜Ｃ4を含んで構成される。主要部３０は、コンデンサＣ1〜Ｃ4と共にチャージポンプ回路を構成する。
【００１５】
本実施の形態における主要部３０の構成を具体的に説明する。降圧の基準となる基準電圧が印加される基準電圧端子は、スイッチング素子Ｔｒ1のソース−ドレイン間を介して外部端子Ｔ1に接続される。外部端子Ｔ1とスイッチング素子Ｔｒ1との接続部は、スイッチング素子Ｔｒ2のソース−ドレイン間を介して外部端子Ｔ2に接続される。外部端子Ｔ2とスイッチング素子Ｔｒ2との接続部は、スイッチング素子Ｔｒ3のソース−ドレイン間を介して外部端子Ｔ3に接続される。外部端子Ｔ3とスイッチング素子Ｔｒ3との接続部は、レギュレータ３２の入力端子に接続される。レギュレータ３２の出力端子、すなわち降圧部２２の出力端子は、外部端子Ｔ4に接続される。一方、降圧部２２の入力端子は、バッファ素子３４及び反転素子３６の入力端子に接続される。バッファ素子３４の出力端子は外部端子Ｔx1に接続され、反転素子３６の出力端は外部端子Ｔx2に接続される。
【００１６】
主要部３０の外部端子Ｔ1〜Ｔ4及びＴx1，Ｔx2には、コンデンサＣ1〜Ｃ4が接続される。コンデンサＣ1は、外部端子Ｔ1とＴx1とを繋ぐように接続される。コンデンサＣ2は、外部端子Ｔ2とＴx2とを繋ぐように接続される。コンデンサＣ3は、外部端子Ｔ3にその一端が接続され、他端が接地される。コンデンサＣ4は、外部端子Ｔ4にその一端が接続され、他端が接地される。また、基準電圧端子は接地され、入力端子にはタイミングジェネレータ２０の出力端子が接続される。コンデンサＣ1〜Ｃ4の容量値は、外部端子Ｔ4に接続される負荷容量及び必要とされる応答時間等に基づいて決定することが好ましい。
【００１７】
降圧部２２の入力端子にタイミングジェネレータ２０から０〜３Ｖのシステムクロックパルスφsを入力し、スイッチング素子Ｔｒ1〜Ｔｒ3をスイッチングすることによって、図２（ｂ）に示すように、システムクロックパルスφsを降圧することかできる。すなわち、外部端子Ｔ1には、接地電位（ＧＮＤ）と略−３Ｖとが交互に出力されるパルス状の電位Ｖ1が得られる。外部端子Ｔ2には、略−３Ｖと略−６Ｖとが交互に出力されるパルス状の電位Ｖ2が得られる。さらに、外部端子Ｔ3には、略−６Ｖ一定の電位Ｖ3が得られる。この電位Ｖ3がレギュレータ３２に入力される。その結果、レギュレータ３２の出力として外部端子Ｔ4には略−４Ｖの電圧Ｖ4が出力される。
【００１８】
レベルシフト部２４は、半導体基板上に形成されたレベルシフト回路を含んで構成される。レベルシフト回路は、例えば、図３に示すような回路として構成することができる。なお、レベルシフト回路は上記の構成に限定されるものではない。
【００１９】
入力端子ＴIN1は、第１導電型のトランジスタＴｒaのゲートに接続されると共に、反転素子３８の入力端子に接続される。反転素子３８の出力端子は、第１導電型のトランジスタＴｒbのゲートに接続される。また、トランジスタＴｒa及びＴｒbのソースにはシステム電圧ＶDDが入力される。さらに、トランジスタＴｒa及びＴｒbのドレインは、第２導電型のトランジスタＴｒc及びＴｒdのドレインに各々接続されると共に、トランジスタＴｒd及びＴｒcのゲートに各々接続される。また、入力端子ＴIN2は、トランジスタＴｒc及びTrdのソースに接続される。そして、トランジスタＴｒdのドレインから出力端子ＴOが引き出される。
【００２０】
このようなレベルシフト回路において、入力端子ＴIN1にタイミングジェネレータ２０からシステムクロックパルスφsを入力し、入力端子ＴIN2に降圧部２２からの出力電圧Ｖ4を入力することによって、図２（ｃ）に示すように、システムクロックパルスφsの電位差よりも大きな電位差を有するパルス信号ＶO、すなわち入力端子ＴIN2に入力されている電圧Ｖ4とシステム電圧ＶDDとが交互に繰り返されるパルス信号ＶOが出力端子ＴOから出力される。すなわち、本実施の形態では、−４Ｖと３Ｖとが交互に繰り返し出力される。
【００２１】
昇圧部２６は、半導体基板上に形成された主要部４０とその主要部に接続されたコンデンサＣ5〜Ｃ7を含んで構成される。主要部４０は、コンデンサＣ5〜Ｃ7と共にチャージポンプ回路を構成する。前段に降圧部２２を配し、レベルシフト回路によってシステムクロックパルスφsよりもオン電圧とオフ電圧との電位差が大きいパルス信号ＶOを得ることによって、昇圧部２６のチャージポンプ回路の段数を従来よりも減少させている。
【００２２】
本実施の形態における主要部４０の構成を具体的に説明する。昇圧の基準となる基準電圧が印加される基準電圧端子は、スイッチング素子Ｔｒ5のソース−ドレイン間を介して外部端子Ｔ5に接続される。外部端子Ｔ5とスイッチング素子Ｔｒ5との接続部は、スイッチング素子Ｔｒ6のソース−ドレイン間を介して外部端子Ｔ6に接続される。外部端子Ｔ6とスイッチング素子Ｔｒ6との接続部は、レギュレータ４２の入力端子に接続される。レギュレータ４２の出力端子、すなわち昇圧部２６の出力端子は、外部端子Ｔ7に接続される。一方、昇圧部２６の入力端子は、バッファ素子４４の入力端子に接続される。バッファ素子４４の出力端子は外部端子Ｔx5に接続される。
【００２３】
主要部４０の外部端子Ｔ5〜Ｔ7及びＴx5には、コンデンサＣ5〜Ｃ7が接続される。コンデンサＣ5は、外部端子Ｔ5とＴx5とを繋ぐように接続される。コンデンサＣ6は、外部端子Ｔ6にその一端が接続され、他端が接地される。コンデンサＣ7は、外部端子Ｔ7にその一端が接続され、他端が接地される。また、基準電圧端子にはシステム電圧ＶDDが入力され、入力端子にはレベルシフト部２４からの出力が入力される。コンデンサＣ5〜Ｃ7の容量値は、外部端子Ｔ7に接続される負荷容量及び必要とされる応答時間等に基づいて決定することが好ましい。
【００２４】
昇圧部２６では、スイッチング素子Ｔｒ5〜Ｔｒ6をスイッチングすることによって、図２（ｄ）に示すように、レベルシフト部２４のパルス信号ＶOを昇圧する。すなわち、外部端子Ｔ5には基準となるシステム電圧ＶDDにレベルシフト部２４からのパルス信号ＶOが加えられた電圧Ｖ5、すなわち＋３Ｖと＋１０Ｖとが交互に繰り返される電圧Ｖ5が現れる。続いて、外部端子Ｔ6には電圧Ｖ5を平滑化した略＋１０Ｖの電圧Ｖ6が現れ、レギュレータ４２によって電圧Ｖ6が降圧されて略＋７Ｖの電圧Ｖ7が出力される。
【００２５】
以上のように、本実施の形態における昇降圧回路を用いて、降圧部２２から略−４Ｖの出力電圧と、昇圧部２６から略＋７Ｖの出力電圧を得ることができる。
【００２６】
本実施の形態における昇降圧回路のタイミングジェネレータ２０、降圧部２２の主要部３０、レベルシフト部２４、及び昇圧部２６の主要部４０は同一の半導体基板上に形成し、１つの半導体素子として構成することができる。
【００２７】
本実施の形態における昇降圧回路では、降圧部２２からの出力をレベルシフト部２４に入力することによって、昇圧部２６のチャージポンプ回路の段数を従来よりも少なくすることを可能としている。このように、チャージポンプ回路の段数を減らすことによって、昇圧部２６に外部接続されるコンデンサの数も減らすことかできる。新たに加えられたレベルシフト部２４の占有面積は削減したコンデンサの配置面積よりも小さく、コンデンサを接続するための外部端子を引き出すためのパッド電極の占有面積も減らすことができるので、昇降圧回路を従来に比べて小型化することができる。
【００２８】
さらに、外部接続されるコンデンサの数が少なくなるので、製造時の工程を簡素化することができ、昇降圧回路の信頼性を向上させることができる。
【００２９】
なお、本実施の形態では、前段に降圧部２２を配置し、後段に昇圧部２６を配置したが、これに限定されるものではない。すなわち、図４に示すように、前段に昇圧部５２を配置し、昇圧部５２の出力をレベルシフト部５４でシフトさせ、レベルシフト部５４からの出力に対して後段の降圧部５６で降圧する構成としても良い。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態における昇降圧回路の構成を示す図である。
【図２】本発明の実施の形態における昇降圧回路の各部の電圧を示す図である。
【図３】本発明の実施の形態におけるレベルシフト部の構成の例を示す回路図である。
【図４】本発明の実施の形態における昇降圧回路の別例の構成を示す図である。
【図５】従来の降圧回路を示す図である。
【図６】従来の降圧回路の各部の電圧を示す図である。
【図７】従来の昇圧回路を示す図である。
【図８】従来の昇圧回路の各部の電圧を示す図である。
【符号の説明】
【００３１】
１０  主回路部、１２  レギュレータ、１４  主回路部、１６  レギュレータ、２０  タイミングジェネレータ、２２  降圧部、２４  レベルシフト部、２６  昇圧部、３０
降圧部の主要部、３２  レギュレータ、３４  バッファ素子、３６  反転素子、３８  反転素子、４０  昇圧部の主要部、４２  レギュレータ、４４  バッファ素子、５０  タイミングジェネレータ、５２  昇圧部、５４  レベルシフト部、５６  降圧部。
【図１】
2006014537.tif 000003
【図２】
2006014537.tif 000004
【図３】
2006014537.tif 000005
【図４】
2006014537.tif 000006
【図５】
2006014537.tif 000007
【図６】
2006014537.tif 000008
【図７】
2006014537.tif 000009
【図８】
2006014537.tif 000010