(57)【要約】【課題】独立的なクロックソースを基準にして直列クロックを生成する直列変換器とデータの直列伝送方法とを提供する。【解決手段】一つ以上の並列データとクロック信号とを出力する第１装置と、基準クロック信号を発生する外部クロックソースと、基準クロック信号に同期し、クロック信号とは独立した直列クロック信号を生成して、第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含む。【選択図】図２
2006246453.tif 000002
【特許請求の範囲】
【請求項１】
一つ以上の並列データとクロック信号とを出力する第１装置と、
基準クロック信号を発生する外部クロックソースと、
前記基準クロック信号に同期し、前記クロック信号とは独立した直列クロック信号を生成して、前記第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含むことを特徴とするデータ直列伝送システム。
【請求項２】
前記直列変換器は前記第１装置から発生する前記クロック信号が一時中止されても、前記外部クロックソースから発生する前記基準クロック信号に同期して前記クロック信号とは独立した前記直列クロック信号を生成することを特徴とする請求項１に記載のデータ直列伝送システム。
【請求項３】
前記直列変換器は位相同期ループを使用して、前記クロック信号を参照して前記基準クロック信号に同期し、前記クロック信号とは独立した前記直列クロック信号を生成することを特徴とする請求項１に記載のデータ直列伝送システム。
【請求項４】
前記第１装置から互いに異なるクロック周波数特性を有する第１並列データと第２並列データとが前記直列変換器に入力される時、前記直列変換器は前記第１並列データと前記第２並列データとを一つの直列データに連続して伝送するように前記直列クロック信号を生成することを特徴とする請求項１に記載のデータ直列伝送システム。
【請求項５】
前記直列変換器から出力される直列データは一定のデータ伝送周期を示すための同期信号を含むことを特徴とする請求項４に記載のデータ直列伝送システム。
【請求項６】
前記同期信号が発生すれば、前記第１並列データと前記第２並列データの直列伝送が開始され、再び前記同期信号が発生される前に前記第１並列データと前記第２並列データの直列伝送が完了することを特徴とする請求項５に記載のデータ直列伝送システム。
【請求項７】
前記第１並列データは映像データのように同期信号を含み、データ伝送タイミングが重要なデータを示し、前記第２並列データは同期信号がなく、一定の時間内にデータ伝送が行われれば良いデータを示すことを特徴とする請求項４に記載のデータ直列伝送システム。
【請求項８】
前記直列データは前記同期信号を一つのパッケージで送った後、次の同期信号の間に前記第１並列データの全体を一つまたは多数のパッケージ形態で一回に送り、また前記同期信号の間に前記第２並列データの全体を一つまたは多数のパッケージで第１並列データパッケージに連続して伝送することを特徴とする請求項７に記載のデータ直列伝送システム。
【請求項９】
前記第２並列データの伝送の後、次の同期信号が時間遅延なしに伝送されるように、第２並列データパッケージの長さを調整して第２並列データパッケージの伝送完了の後、次の同期信号まで一定の余裕時間を保障することを特徴とする請求項８に記載のデータ直列伝送システム。
【請求項１０】
前記第２並列データのうちの抜け落ちた第２並列データは次の同期信号の以後に送ることを特徴とする請求項９に記載のデータ直列伝送システム。
【請求項１１】
前記直列変換器から出力される直列データ信号と直列クロック信号とを入力として受け、並列データ信号と並列クロック信号及び同期信号をリカバーする並列変換器をさらに含むことを特徴とする請求項１に記載のデータ直列伝送システム。
【請求項１２】
前記並列変換器は入力されるデータのクロック及び同期信号情報とデータ信号の有効区間などの情報とを貯蔵するレジスタを含むことを特徴とする請求項１１に記載のデータ直列伝送システム。
【請求項１３】
前記レジスタは前記直列データ信号に含まれたデータの種類が多数の場合、前記直列データ信号に含まれた多数のデータ信号に対する情報を各々貯蔵することを特徴とする請求項１２に記載のデータ直列伝送システム。
【請求項１４】
前記並列変換器は前記直列データ信号に含まれたデータの種類が多数の場合、前記レジスタに貯蔵された値を利用して多数の並列データ信号とクロック信号及び同期信号とを各々リカバーすることを特徴とする請求項１３に記載のデータ直列伝送システム。
【請求項１５】
一つ以上の並列データとクロック信号とを出力する第１装置と、
基準クロック信号を発生する外部クロックソースと、
前記基準クロック信号に同期し、前記クロック信号とは独立した直列クロック信号を生成して、前記第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器と、
前記直列変換器から出力される直列データと直列クロック信号とを入力として受け、並列データ信号と並列クロック信号及び同期信号をリカバーする並列変換器とを含むことを特徴とするデータ伝送システム。
【請求項１６】
前記直列変換器は前記第１装置から発生されるクロック信号が一時中止されても、前記外部クロックソースから発生する前記基準クロック信号に同期して前記クロック信号とは独立した前記直列クロック信号を生成することを特徴とする請求項１５に記載のデータ伝送システム。
【請求項１７】
前記直列変換器は位相同期ループを使用して、前記クロック信号を参照して前記基準クロック信号に同期し、前記クロック信号とは独立した直列クロック信号を生成することを特徴とする請求項１５に記載のデータ伝送システム。
【請求項１８】
前記第１装置から互いに異なるクロック周波数特性を有する第１並列データと第２並列データとが前記直列変換器に入力される時、前記直列変換器は前記第１並列データと前記第２並列データとを一つの直列データに連続して伝送するように前記直列クロック信号を生成することを特徴とする請求項１５に記載のデータ伝送システム。
【請求項１９】
前記直列変換器から出力される直列データは一定のデータ伝送周期を示すための同期信号を含むことを特徴とする請求項１８に記載のデータ伝送システム。
【請求項２０】
前記同期信号が発生すれば、前記第１並列データと前記第２並列データの直列伝送が開始され、再び前記同期信号が発生される前に前記第１並列データと前記第２並列データの直列伝送が完了することを特徴とする請求項１８に記載のデータ伝送システム。
【請求項２１】
前記第１並列データは映像データのように同期信号を含み、データ伝送タイミングが重要なデータを示し、前記第２並列データは同期信号がなく、一定の時間内にデータ伝送が行われれば良いデータを示すことを特徴とする請求項１８に記載のデータ伝送システム。
【請求項２２】
前記直列データは前記同期信号を一つのパッケージで送った後、次の同期信号の間に前記第１並列データの全体を一つまたは多数のパッケージ形態で一回に送り、また前記同期信号の間に前記第２並列データの全体を一つまたは多数のパッケージで第１並列データパッケージに連続して伝送することを特徴とする請求項２１に記載のデータ伝送システム。
【請求項２３】
前記第２並列データ伝送の後、次の同期信号が時間遅延なしに伝送されるように、第２並列データパッケージの長さを調整して第２並列データパッケージの伝送完了の後、次の同期信号まで一定の余裕時間を保障することを特徴とする請求項２２に記載のデータ伝送システム。
【請求項２４】
前記第２並列データのうちの抜け落ちた第２並列データは次の同期信号の以後に送ることを特徴とする請求項２３に記載のデータ伝送システム。
【請求項２５】
前記並列変換器は入力されるデータのクロック及び同期信号情報とデータ信号の有効区間などの情報とを貯蔵するレジスタを含むことを特徴とする請求項２４に記載のデータ伝送システム。
【請求項２６】
前記レジスタは前記直列データ信号に含まれたデータの種類が多数の場合、前記直列データ信号に含まれた多数のデータ信号に対する情報を各々貯蔵することを特徴とする請求項２５に記載のデータ伝送システム。
【請求項２７】
前記並列変換器は前記直列データ信号に含まれたデータの種類が多数の場合、前記レジスタに貯蔵された値を利用して多数の並列データ信号とクロック信号及び同期信号とを各々リカバーすることを特徴とする請求項２６に記載のデータ伝送システム。
【請求項２８】
前記並列変換器は前記直列データと前記直列クロック信号とを入力として受け、前記レジスタに貯蔵された情報を参照して前記第１並列データと同一な第３並列データと第３クロック信号、前記第２並列データと同一な第４並列データと第４クロック信号、及び同期信号をリカバーすることを特徴とする請求項２７に記載のデータ伝送システム。
【請求項２９】
前記第３並列データは前記レジスタに貯蔵されているクロック情報を基準に発生し、前記第１並列データのクロック信号と前記第３クロック信号との周波数差が時間の経過によって累積されないように同期信号がアクティブされる度に前記第３クロック信号を補正することを特徴とする請求項２８に記載のデータ伝送システム。
【請求項３０】
並列データ信号を直列信号に変換する直列変換器と直列データ信号を並列データ信号にリカバーする並列変換器とを含むシステムのデータ直列伝送方法において、
前記並列変換器内のレジスタに伝送されるデータに対する情報を貯蔵する段階と、
外部クロックソースを利用して伝送されるデータに独立された直列クロック信号を生成する段階と、
前記レジスタの貯蔵された値を利用して並列データにリカバーする段階とを含むことを特徴とするデータ直列伝送方法。
【請求項３１】
前記レジスタは伝送されるデータ信号のクロック及び同期信号情報とデータ信号の有効区間などの情報とが貯蔵されていることを特徴とする請求項３０に記載のデータ直列伝送方法。
【請求項３２】
前記直列変換器に入力される並列データ信号を一つの連続的な直列データ信号に伝送するように、前記直列クロック信号が生成されることを特徴とする請求項３０に記載のデータ直列伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ伝送方法及びそのシステムに係り、さらに具体的にはデータの直列伝送方法と直列変換器に関する。
【背景技術】
【０００２】
電子及びコンピュータ技術の発展に応じて、近接しているか、または離れている各々の他の装置の間の情報の通信は徐々に重要になっている。例えば、回路基板での各々の他のチップ、システム内の各々の他の回路基板、及び互いに異なるシステムの間の高速通信を提供することが重要になっている。また、装置間のデータの流れ線として使用されている伝送線路を簡単にすることもデータ通信の重要な解決課題のうちの一つである。したがって、伝送線路を簡単にして信号の信頼性を高めるために、並列信号を直列信号に変換して送信して、直列信号を並列信号に変換して受信する装置が生じるようになった。
【０００３】
並列信号を直列信号に変換するものを直列変換器といい、その逆の過程である直列信号を並列信号に変換する過程を実行するものを並列変換器と言う。
【０００４】
図１は従来技術による装置の間のデータ通信方式を示すブロック図である。図１の第１装置１０と第２装置２０とはデータを並列で処理するための装置として、２つの装置の間に直列変換器３０と並列変換器４０とを置いて伝送線路を簡単にして、信号の信頼性を高めることができるようにする。まず第１装置１０は直列変換器３０に伝送されるデータ信号の送信と受信時間に間に合うための同期信号Ｓｙｎｃ１とデータのクロック信号ＣＬＫ１、及びｎ個のデータ信号ＤＡＴＡ１とを各々のバス線に並列伝送する。上述のｎ個のデータ信号ＤＡＴＡ１を第１装置１０から直列変換器３０に伝送するためにはｎ個のデータバス線が必要になる。ここで、ｎ値は第１装置１０から直列変換器３０に一回に同時送ろうとするデータ数になる。直列変換器３０は第１装置１０から並列で伝送された信号を直列信号に変える。第１装置１０からｎ個のデータバス線を通じて直列変換器３０に伝送されたデータ信号を一つの単一データバス線に伝送するためには直列クロック信号Ｓ−ＣＬＫの生成が重要になる。直列クロック信号Ｓ−ＣＬＫは直列変換器３０内の位相同期ループ（ＰＬＬ−Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）３１から生成される。位相同期ループ３１は第１装置１０から出力されたクロック信号ＣＬＫ１を入力して、直列クロック信号Ｓ−ＣＬＫを生成する。もし第１装置１０から出力されたクロック信号ＣＬＫ１の単位時間当たり伝送されるデータ数を示す周波数がｆ１であれば、直列クロック信号Ｓ−ＣＬＫの周波数はｆ１のｎ倍にならなければならない。すなわち、直列データ信号Ｓ−ＤＡＴＡにｎ個のデータを伝送するためには単位時間当り伝送されるデータ数を示す直列クロック信号Ｓ−ＣＬＫの周波数はクロック信号ＣＬＫ１周波数のｎ倍にならなければならない。
【０００５】
図１の直列変換器３０を通過した直列データ信号Ｓ−ＤＡＴＡと直列クロック信号Ｓ−ＣＬＫとは並列変換器４０に入力される。並列変換器４０は入力された直列データ信号Ｓ−ＤＡＴＡと直列クロック信号Ｓ−ＣＬＫとから第２装置２０の入力に適する並列信号に変換する役割を果たす。並列変換器は直列クロック信号Ｓ−ＣＬＫから第１装置１０から出力されたクロック信号ＣＬＫ１と同一の周波数ｆ１のクロック信号ＣＬＫ２を生成する。そして並列変換器４０は生成されたクロック信号ＣＬＫ２に基づいて、ｎ個のデータ信号ＤＡＴＡ２をリカバーして第２装置２０に並列伝送する。
【０００６】
上述の従来技術による装置の間のデータ通信方式は直列データ通信のための直列クロック信号Ｓ−ＣＬＫを第１装置１０から出力されるクロック信号ＣＬＫ１を利用して生成する。したがって、システムの消費電力を減らすために第１装置１０を一時的に動作させない場合が発生すると、第１装置１０から一時的にクロック信号ＣＬＫ１の出力が中断され、安定的な直列クロック信号Ｓ−ＣＬＫを得ることができなくなる。また第１装置１０から出力されるクロック信号ＣＬＫ１が生成された後、安定的な直列クロック信号Ｓ−ＣＬＫを得るためには、一定の安定化時間だけデータの直列伝送が遅延される問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、上述の諸般の問題点を解決するために提案されたものであり、互いに異なるクロック周波数特性を有するデータを直列データ信号を通じて一回に伝送することができるデータの直列伝送方法及びシステムを提供することにある。
【課題を解決するための手段】
【０００８】
上述の課題を解決するために、本発明によるデータ直列伝送システムにおいて、本発明のシステムは、一つ以上の並列データとクロック信号とを出力する第１装置と、基準クロック信号を発生する外部クロックソースと、前記基準クロック信号に同期し、前記クロック信号とは独立した直列クロック信号を生成して、前記第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器とを含むことを特徴とする。
【０００９】
上述の課題を解決するために本発明によるデータ伝送システムは、一つ以上の並列データとクロック信号を出力する第１装置と、基準クロック信号を発生する外部クロックソースと、前記基準クロック信号に同期し、前記クロック信号とは独立した直列クロック信号を生成して、前記第１装置から並列伝送されたデータを一つの連続した直列データとして伝送するように変換する直列変換器と、前記直列変換器から出力される直列データと直列クロック信号とが入力されて、並列データ信号と並列クロック信号及び同期信号をリカバーする並列変換器とを含むことを特徴とする。
【００１０】
上述の課題を解決するために本発明による並列データ信号を直列信号に変換する直列変換器と直列データ信号を並列データ信号にリカバーする並列変換器とを含むシステムのデータ直列伝送方法は、１）前記並列変換器内のレジスタに伝送されるデータに対する情報を貯蔵する段階と、２）外部クロックソースを利用して伝送されるデータに独立した直列クロック信号を生成する段階と、３）前記レジスタの貯蔵された値を利用して並列データをリカバーする段階とを含むことを特徴とする。
【発明の効果】
【００１１】
本発明によると、装置の間のデータ通信のために直列及び並列変換器を使用してデータの直列伝送をする場合、独立的な外部クロックソースを利用して直列クロック信号を生成することによって、安定的な直列クロック信号を確保することができ、データの直列伝送が遅延される問題を解決することができるようになる。また、入力されるデータ信号の帯域幅を考慮して直列クロック信号を生成することができるので、互いに異なるクロック周波数特性を有するデータを直列データ信号を通じて一回に伝送することができるようになるので、データ伝送の効率性を高めることができる。
【発明を実施するための最良の形態】
【００１２】
（実施形態）
以下では、本発明による実施形態を添付の図を参照して詳細に説明する。
【００１３】
図２は本発明が適用された装置の間のデータ通信方式を示すブロック図である。一般的に図２の第１装置１００から出力されるデータ信号を第２装置２００と第３装置３００とに直列伝送するためには、並列信号を直列信号に変換する直列変換器４００と直列信号を並列信号に変換する並列変換器５００とが必要になる。
【００１４】
図２の第１装置１００から第２装置２００に入力されるマルチメディアデータ信号Ｍ−ＤＡＴＡ１は映像データのように同期信号Ｓｙｎｃ１を含み、データ伝送タイミングが重要なデータを示す。そして第１装置１００から第３装置３００に入力される並列データ信号Ｐ−ＤＡＴＡ１は同期信号がなく、一定の時間内にデータ伝送が行われれば良いデータを示す。並列データ伝送は並列クロック信号Ｐ−ＣＬＫ１がある同期方式と並列クロック信号Ｐ−ＣＬＫ１がない非同期方式が可能であり、本実施形態では同期方式を基準にして説明する。
【００１５】
図２の第１装置１００は出力されるクロック及び同期信号情報とマルチメディアデータ信号Ｍ−ＤＡＴＡ１の有効区間などの情報を貯蔵する第１レジスタ１１０を含む。第１装置１００は直列変換器４００に伝送されるマルチメディアデータ信号Ｍ−ＤＡＴＡ１の送信と受信時間を合わせるための同期信号Ｓｙｎｃ１、映像信号のようなｎ個のマルチメディアデータ信号Ｍ−ＤＡＴＡ１、マルチメディアクロック信号Ｍ−ＣＬＫ１、及びデータ伝送タイミングがあまり重要ではないｍ個の並列データ信号Ｐ−ＤＡＴＡ１、並列クロック信号Ｐ−ＣＬＫ１を各々のバス線に並列伝送する。
【００１６】
上述のｎ個のマルチメディアデータ信号Ｍ−ＤＡＴＡ１を第１装置１００から直列変換器４００に伝送するためにはｎ個のデータバス線が必要になり、ｍ個の並列データ信号Ｐ−ＤＡＴＡ１を第１装置１００から直列変換器４００に伝送するためにはｍ個のデータバス線が必要になる。ここでｎ、ｍ値は第１装置１００から直列変換器４００に一回に同時伝送しようとするデータ数になる。
【００１７】
第１装置１００から出力されるマルチメディアクロック信号Ｍ−ＣＬＫ１と並列クロック信号Ｐ−ＣＬＫ１とはシステムの消費電力を減らすために一時的に出力が中断されることもある。
【００１８】
直列変換器４００は第１装置１００から並列で伝送された信号を直列信号に変える。第１装置１００から直列変換器４００に伝送されたｎ個のマルチメディアデータ信号Ｍ−ＤＡＴＡ１と同期信号Ｓｙｎｃ１、及びｍ個の並列データ信号Ｐ−ＤＡＴＡ１を一つの単一データ線に伝送するためには直列クロック信号Ｓ−ＣＬＫの生成が重要になる。直列クロック信号Ｓ−ＣＬＫは直列変換器４００内の位相同期ループ（ＰＬＬ−Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）４１０で生成される。位相同期ループ４１０は外部クロックソース４２０を基準にしてデータ信号の直列伝送に適する直列クロック信号Ｓ−ＣＬＫを生成する。
【００１９】
位相同期ループ４１０は外部クロックソース４２０から発生されるクロック信号Ｅｘｔ−ＣＬＫを基準にして直列クロック信号Ｓ−ＣＬＫを生成する。直列クロック信号Ｓ−ＣＬＫの周波数はマルチメディアクロック信号Ｍ−ＣＬＫ１、並列クロック信号Ｐ−ＣＬＫ１を参照して決める。もしシステムの消費電力効率化のために第１装置１００の一部動作が中断されて、マルチメディアクロック信号Ｍ−ＣＬＫ１や並列クロック信号Ｐ−ＣＬＫ１の供給が遮断されても、位相同期ループ４１０は外部クロックソース４２０から発生されるクロック信号Ｅｘｔ−ＣＬＫに同期して直列クロック信号Ｓ−ＣＬＫを生成するので、直列変換器４００は安定的に直列クロック信号Ｓ−ＣＬＫを生成することができる。また、直列変換器４００は第１装置１００の関連動作が中断された後再開されても、マルチメディアクロック信号Ｍ−ＣＬＫ１や並列クロック信号Ｐ−ＣＬＫ１と独立的に直列クロック信号Ｓ−ＣＬＫを生成するので、別途のクロック安定化時間を要せず、データの直列伝送をすぐ再開することができる。
【００２０】
直列データ信号Ｓ−ＤＡＴＡに同期信号Ｓｙｎｃ１とマルチメディアデータＭ−ＤＡＴＡ１、並列データＰ−ＤＡＴＡ１が同時に伝送されるために、直列データ信号Ｓ−ＤＡＴＡの帯域幅はマルチメディアデータＭ−ＤＡＴＡ１と並列データＰ−ＤＡＴＡ１の帯域幅の和を含む。すなわち、伝送されるデータの帯域幅に応じて直列クロック信号Ｓ−ＣＬＫの周波数が調整される。
【００２１】
並列変換器５００は直列変換器４００から直列データ信号Ｓ−ＤＡＴＡと直列クロック信号Ｓ−ＣＬＫとを入力として受け入れて、第２装置２００と第３装置３００の入力に適する並列信号に変換する。本発明はマルチメディアデータＭ−ＤＡＴＡ１を並列データＰ−ＤＡＴＡ１とともに直列データ信号Ｓ−ＤＡＴＡに同時伝送した後、並列変換器５００でマルチメディアデータＭ−ＤＡＴＡ１信号をリカバーするために並列変換器５００内に第２レジスタ５１０を置く。第２レジスタ５１０は第１装置１００内の第１レジスタ１１０と同一または一部項目を貯蔵しているようになる。第２レジスタ５１０各項目の値は第１装置１００と第２装置２００とが直接連結される時の第１レジスタ１１０の対応する項目と同一の値とを有するようになり、これは第２装置２００の特性に合わせて決められる。第１レジスタ１１０の各項目の値はマルチメディアデータＭ−ＤＡＴＡ１の伝送及びリカバリが便利になるように値を調整することができる。例えば、マルチメディアクロック信号Ｍ−ＣＬＫ１の周波数を高くして同期信号の間のマルチメディアデータＭ−ＤＡＴＡ１有効区間を短くして、非有効区間を長くして直列伝送及びリカバリが容易にできる。直列変換器４００内にもマルチメディアデータＭ−ＤＡＴＡ１の伝送の便宜のために第１レジスタ１１０と同一の項目と値とを有する第３レジスタ４３０を置くことができる。
【００２２】
図３は第１装置１００内の第１レジスタ１１０と並列変換器５００内の第２レジスタ５１０の間のデータ伝送を示すブロック図である。第１レジスタ１１０には、第１装置１００から出力されるクロック及び同期信号情報とマルチメディアデータ信号Ｍ−ＤＡＴＡ１の有効区間などの情報が貯蔵される。第１装置１００と第２装置２００及び第３装置３００との間のデータ通信が発生する以前に、第１レジスタ１１０と第２レジスタ５１０とを適切に設定することによって、並列変換器５００でデータ信号のリカバリが可能になる。
【００２３】
上述の装置の間のデータ伝送方式は添付の図４のフローチャートを利用して簡単に説明することができる。まず装置の間のデータ伝送が発生する以前に第１装置１００と並列変換器５００のレジスタ１１０、５１０値を適切に設定する（Ｓ９００）。装置の間のデータ伝送が発生するようになれば、データの伝送タイミングが重要なマルチメディアデータ信号Ｍ−ＤＡＴＡ１と、データの伝送タイミングがあまり重要ではない並列データ信号Ｐ−ＤＡＴＡ１の帯域幅を考慮して外部クロックソース４２０で直列クロック信号Ｓ−ＣＬＫを生成する（Ｓ９１０）。そして第１装置１００から直列変換器４００にデータ信号とクロック信号とを並列で伝送する（Ｓ９２０）。直列変換器４００は並列変換器５００に同期信号Ｓｙｎｃ１、マルチメディアデータ信号Ｍ−ＤＡＴＡ１、並列データ信号Ｐ−ＤＡＴＡ１を合わせて一つの直列データ信号Ｓ−ＤＡＴＡの形態で直列クロック信号Ｓ−ＣＬＫとともに伝送する（Ｓ９３０）。並列変換器５００は第２レジスタ５１０に貯蔵されている情報を基づいて、データ信号Ｍ−ＤＡＴＡ２、Ｐ−ＤＡＴＡ２とクロック信号Ｍ−ＣＬＫ２、Ｐ−ＣＬＫ２及び同期信号Ｓｙｎｃ２をリカバーして第２装置２００と第３装置３００とに信号を伝送する（Ｓ９４０）。
【００２４】
（データ／同期信号の伝送）
第１装置１００は直列変換器４００に同期信号Ｓｙｎｃ１とマルチメディアデータＭ−ＤＡＴＡ１、マルチメディアクロック信号Ｍ−ＣＬＫ１、及び並列データＰ−ＤＡＴＡ１と並列クロック信号Ｐ−ＣＬＫ１を伝送する。直列変換器４００は第１装置１００から入力された信号を組み合わせて直列データ信号Ｓ−ＤＡＴＡと直列クロック信号Ｓ−ＣＬＫとを生成する。
【００２５】
１つの同期信号Ｓｙｎｃ１を伝送するのに必要な時間をTＳｙｎｃといい、隣接した同期信号Ｓｙｎｃ１の間のマルチメディアデータＭ−ＤＡＴＡ１の全体を伝送するのに必要な時間をＴｍ、隣接した同期信号Ｓｙｎｃ１の間の並列データＰ−ＤＡＴＡ１の全体を伝送するのに必要な平均時間をＴｐとする時、直列変換器４００を通じて伝送される直列データ信号Ｓ−ＤＡＴＡの隣接した同期信号Ｓｙｎｃ１の間に送らなければならないデータの総時間はＴＳｙｎｃ、Ｔｍ、Ｔｐの和になり、隣接した同期信号Ｓｙｎｃ１の時間間隔Ｔｓより小さくなければならない。上述の直列データ信号Ｓ−ＤＡＴＡが一回に送らなければならないデータの総時間を確保することは位相同期ループ４１０で適切な周波数の直列クロック信号Ｓ−ＣＬＫを生成することによって可能になる。
【００２６】
直列データ信号Ｓ−ＤＡＴＡは同期信号Ｓｙｎｃを一つのパッケージで送った後、次の同期信号Ｓｙｎｃ１の間のマルチメディアデータ信号Ｍ−ＤＡＴＡ１の全体を一つまたは多数個のパッケージ形態で一回に送り、また該当の同期信号Ｓｙｎｃ１の間の並列データ信号Ｐ−ＤＡＴＡ１を一つまたは多数個のパッケージでマルチメディアデータ信号Ｍ−ＤＡＴＡ１パッケージに連続して伝送する。並列データ信号Ｐ−ＤＡＴＡ１の伝送の後、次の同期信号Ｓｙｎｃが時間遅延なしに伝送されるように並列データ信号Ｐ−ＤＡＴＡ１パッケージの長さを調整して一定の余裕時間Ｔｗを保障することが望ましい。すなわち、ＴＳｙｎｃ、Ｔｍ、Ｔｐ、Ｔｗの和がＴｓより小さくする。抜け落ちた並列データ信号Ｐ−ＤＡＴＡ１は次の同期信号Ｓｙｎｃ１以後に送られる。並列データ信号Ｐ−ＤＡＴＡ１の帯域幅を十分に考慮して直列クロック信号Ｓ−ＣＬＫの周波数を決めたので、適切な大きさのバッファを使用することによって、オーバーフロー（ｏｖｅｒｆｌｏｗ）を防止することができる。上述の直列データ信号Ｓ−ＤＡＴＡの伝送は同期信号Ｓｙｎｃの発生とともに繰り返して発生する。
【００２７】
（データ／同期信号の復元）
直列データ信号Ｓ−ＤＡＴＡと直列クロック信号Ｓ−ＣＬＫとを通じて並列変換器５００に入力された信号は、第２レジスタ５１０に貯蔵されているクロック及び同期信号情報とマルチメディアデータ信号Ｍ−ＤＡＴＡ２の有効区間などの情報を参照して同期信号Ｓｙｎｃ２、マルチメディアデータ信号Ｍ−ＤＡＴＡ２とマルチメディアクロック信号Ｍ−ＣＬＫ２、並列データ信号Ｐ−ＤＡＴＡ２と並列クロック信号Ｐ−ＣＬＫ２にリカバーされる。直列データ信号Ｓ−ＤＡＴＡと直列クロック信号Ｓ−ＣＬＫとを通じて並列変換器５００に伝送されたマルチメディアデータ信号パッケージと並列データ信号パッケージとは各々独立的に処理される。まず第２レジスタ５１０に貯蔵されている伝送されたマルチメディアデータに対する情報を基づいて、同期信号パッケージが到着する時点を基準にして同期信号Ｓｙｎｃ２がリカバーされ、次に、マルチメディアデータ信号パッケージからマルチメディアデータ信号Ｍ−ＤＡＴＡ２がリカバーされる。この時、マルチメディアクロック信号Ｍ−ＣＬＫ２は第２レジスタ５１０に貯蔵されているクロック情報を基準に発生し、第１装置１００から発生されるマルチメディアクロック信号Ｍ−ＣＬＫ１と並列変換器５００から発生されるマルチメディアクロック信号Ｍ−ＣＬＫ２の周波数差が時間の経過によって累積されないように、同期信号Ｓｙｎｃ２がアクティブされる毎にマルチメディアクロック信号Ｍ−ＣＬＫ２を補正する。すなわち、隣接した同期信号Ｓｙｎｃ２の間のマルチメディアクロック信号Ｍ−ＣＬＫ２サイクル数が、一定になるように最後のサイクルの以後に次の同期信号Ｓｙｎｃ２がアクティブされるまでマルチメディアクロック信号Ｍ−ＣＬＫ２の値を維持する。そして第２レジスタ５１０に貯蔵されている伝送された並列データに対する情報を基づいて、並列データ信号パッケージから並列データ信号Ｐ−ＤＡＴＡ２と並列クロック信号Ｐ−ＣＬＫ２とがリカバーされる。
【００２８】
以上のように、図と明細書で最適の実施形態が開示された。ここで特定の用語が使用されたが、これはただ本発明を説明するための目的として使用されたものであり、意味限定や特許請求の範囲に記載した本発明の範囲を制限するために使用されたものではない。したがって、本技術分野の通常の知識を持つ者であれば、これから多様な変形及び均等な他の実施形態が可能であることを理解するであろう。したがって、本発明の技術的保護範囲は特許請求の範囲の技術的思想によって決められなければならない。
【図面の簡単な説明】
【００２９】
【図１】従来技術による装置の間のデータ通信方式を示すブロック図である。
【図２】本発明の望ましい実施形態による装置の間のデータ通信方式を示すブロック図である。
【図３】レジスタを利用したデータ伝送を示すブロック図である。
【図４】本発明の望ましい実施形態によるデータ伝送段階を示すフローチャートである。
【符号の説明】
【００３０】
１０，１００  第１装置
２０，２００  第２装置
３０，４００  直列変換器
３１，４１０  位相同期ループ
４０，５００  並列変換器
１１０  第１レジスタ
３００  第３装置
４２０  外部クロックソース
４３０  第３レジスタ
５１０  第２レジスタ
【図１】
2006246453.tif 000003
【図２】
2006246453.tif 000004
【図３】
2006246453.tif 000005
【図４】
2006246453.tif 000006