(57)【要約】【課題】  画像投影装置を構成する回路の規模が大きくなることを回避しつつ、台形歪みを滑らかに補正することを可能にする。【解決手段】  入力画像を、指示された水平解像度の出力画像に変換する水平解像度変換回路と、入力画像を、指示された垂直解像度の出力画像に変換する垂直解像度変換回路と、を備え、前記水平解像度変換回路は、前記水平解像度に加えて台形歪み補正の程度を指定する傾き係数が与えられた場合に、入力画像を構成する各ラインについて、該傾き係数と該水平解像度と各ラインの垂直方向の位置とに基づいて算出される解像度に変換して出力することを特徴とする画像処理回路を提供する。【選択図】      図２
2006014229.tif 000002
【特許請求の範囲】
【請求項１】
入力画像を、指示された水平解像度の出力画像に変換する水平解像度変換回路と、
入力画像を、指示された垂直解像度の出力画像に変換する垂直解像度変換回路と、
を備え、
前記水平解像度変換回路は、
前記水平解像度に加えて台形歪み補正の程度を指定する傾き係数が与えられた場合に、入力画像を構成する各ラインについて、該傾き係数と該水平解像度と各ラインの垂直方向の位置とに基づいて算出される解像度に変換して出力する
ことを特徴とする画像処理回路。
【請求項２】
前記水平解像度変換回路は、
前記傾き係数と前記水平解像度と前記ラインの垂直方向の位置とに基づいて算出される解像度が整数値ではない場合に、出力画像にて該ラインに対応するラインを構成する出力画素のうち、該解像度の小数部の値に応じた数分については該解像度の整数部の値を出力解像度として設定する一方、その他については該整数部とは所定の整数値だけ異なる値をその出力解像度として設定する画素解像度演算部と、
前記出力画素の各々について、入力画像を構成する画素との位置関係を表す補間係数を前記画素解像度演算部により設定された出力解像度と該入力画像の水平解像度とに基づいて算定する補間係数演算部と、
前記出力画素の各々についてその画素値を、前記補間係数演算部により算定された補間係数と入力画像を構成する画素の画素値とに基づいて補間により算出する補間部と
を含んでいることを特徴とする請求項１に記載の画像処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
出力画像の台形歪みを補正する技術に関する。
【背景技術】
【０００２】
プロジェクタなどの画像投影装置においては、その本体がスクリーンに対して傾斜して配置されていると、スクリーンに対する投影角度が直角にならず、投影される画像（以下、出力画像）の上下で横方向の長さが異なる台形歪みが発生する場合がある。このため、従来の画像投影装置のなかには、この台形歪みを補正するための専用の回路（台形歪み補正回路）を備えているものがある。その一例としては、出力画像の上端での横方向の長さがその下端での横方向の長さよりも短くなっている場合に、上記台形歪み補正回路によって横方向の画素数をその上端から下端へ向かうにしたがって順次間引いて投影する画像投影装置が挙げられる。
【０００３】
しかしながら、このような補正方法では、画素が間引かれた箇所で出力画像が不連続になり、見苦しくなってしまう。そこで、入力画像の画素値を用いた補間演算を行うことにより、不連続な部分を生じさせることなく台形歪み補正の為された出力画像の画素値を算出する台形歪み補正回路が提案されている（例えば、特許文献１）。
【０００４】
【特許文献１】特開２００１−０６９４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、画像投影装置のなかには、入力画像をユーザの指示に応じて拡大或いは縮小して投影するために、その入力画像に対して解像度変換を施す解像度変換回路が設けられているものもある。画像の拡大或いは縮小を行いつつ台形歪み補正を行うためには、解像度変換回路と台形歪み補正回路の両者を設けておく必要があるが、この両者を設けてしまうと、画像投影装置の回路規模が大きくなってしまい好ましくない。
本発明は、上記課題を鑑みて為されたものであり、回路規模が大きくなることを回避しつつ、台形歪みを滑らかに補正することを可能にする技術を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明は、入力画像を、指示された水平解像度の出力画像に変換する水平解像度変換回路と、入力画像を、指示された垂直解像度の出力画像に変換する垂直解像度変換回路と、を備え、前記水平解像度変換回路は、前記水平解像度に加えて台形歪み補正の程度を指定する傾き係数が与えられた場合に、入力画像を構成する各ラインについて、該傾き係数と該水平解像度と各ラインの垂直方向の位置とに基づいて算出される解像度に変換して出力することを特徴とする画像処理回路を提供する。
このような画像処理回路によれば、出力画像の水平解像度とともに台形歪み補正の程度を指定すれば、上記水平解像度変換回路によって台形歪み補正が行われる。
【発明の効果】
【０００７】
本発明によれば、水平解像度変換回路の他に台形歪み補正回路を設ける必要がないため、回路規模が大きくなることが回避されるといった効果を奏する。加えて、本発明によれば、出力画像を構成する各ラインの解像度を台形歪みの程度を表す傾き係数に応じて滑らかに変化させることができるので、出力画像が不連続になってしまうことが回避されるといった効果を奏する。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を実施するための最良の形態について図面を参照しつつ説明する。
［構成］
図１は、本発明の１実施形態に係る画像処理回路を有する画像投影装置１０の構成例を示すブロック図である。図１のＡＤコンバータ１１０は、入力されたアナログ画像信号にアナログ・デジタル変換処理を施しその処理結果である画像データを画像処理回路１２０へ引渡すものである。
【０００９】
画像処理回路１２０は、水平解像度変換回路１２０ａと垂直解像度変換回路１２０ｂとを含んでおり、ＡＤコンバータ１１０から引渡された画像データに操作部１３０から供給された制御信号の信号値に応じた解像度変換処理（拡大又は縮小処理）を施し、その変換結果をメモリコントローラ１４０へ引渡すものである。なお、本実施形態では、図１に示されているように水平解像度変換回路１２０ａにより水平解像度の変換を行った後に、その変換結果を垂直解像度変換回路１２０ｂへ引渡し垂直解像度の変換を行う場合について説明するが、先に垂直解像度の変換を行うようにしても良いことは勿論である。
【００１０】
メモリコントローラ１４０は、１フレーム分の画像データを格納する記憶部であるフレームメモリ１５０への画像データの書き込みや、フレームメモリ１５０に格納されている画像データの読み出しを制御するためのものである。このメモリコントローラ１４０によって、画像処理回路１２０から引渡された画像データがフレームメモリ１５０へ書き込まれる一方、フレームメモリ１５０に格納されている画像データが図示せぬ出力機構へ引渡され、その画像データに応じた出力画像が投影される。
【００１１】
操作部１３０は、出力画像の拡大や縮小をユーザに指示させるための操作子を備えており、その操作内容に応じた水平解像度および垂直解像度を表す制御信号を画像処理回路１２０へ供給するものである。また、この操作部１３０には、台形歪みを補正するための操作子が設けられており、その操作子の操作内容に応じて台形歪みの程度を指定する傾き係数を表す制御信号が画像処理回路１２０へ供給される。そして、図１の水平解像度変換回路１２０ａでは、上記傾き係数を表す制御信号が供給された場合に、出力画像を構成する各ラインの水平解像度をその傾き係数に応じて小数単位で滑らかに変換し台形歪みを補正するようになっている。なお、傾き係数とは、出力画像の水平解像度を１画素分変化させるのに必要なライン数である。例えば、傾き係数の値が４である場合には、１ラインに含まれる画素数を４ライン毎に１増加させることを表しており、傾き係数の値が−４である場合には、１ラインに含まれる画素数を４ライン毎に１減少させることを表している。以下、図２を参照しつつ水平解像度変換回路１２０ａについて詳細に説明する。
【００１２】
図２は、水平解像度変換回路１２０ａの構成例を示すブロック図である。図２に示されているように、水平解像度変換回路１２０ａは、ライン解像度演算部２１０と、画素解像度演算部２２０と、補間係数演算部２３０と、補間部２４０とを有している。
【００１３】
ライン解像度演算部２１０は、出力画像を構成する各ライン毎にその出力解像度（以下、ライン解像度）を、操作部１３０から供給された制御信号の表す傾き係数ｄおよび水平解像度Ｒと各ラインの垂直方向の位置とに基づいて算出するためのものである。より詳細に説明すると、ライン解像度演算部２１０は、出力画像にてその上端からｎ番目のライン（以下、単に第ｎラインと称する）のライン解像度Ｒｎを以下の数１にしたがって算出する。
（数１）Ｒｎ＝Ｒ＋（ｎ−１）／ｄ
【００１４】
ここで、注目すべき点は、上記数１にしたがって算出されるライン解像度Ｒｎは、常に整数値になるとは限らない点である。例えば、水平解像度Ｒが１２８０であり、傾き係数ｄが−４である場合には、第２、第３、第４および第５ラインのライン解像度は、夫々、１２７９．７５、１２７９．５０、１２７９．２５、１２７９となる（図３参照）。以下では、ライン解像度Ｒｎの整数部をＲｉと表記し小数部をＲｄと表記する。
【００１５】
画素解像度演算部２２０は、ライン解像度演算部２１０から引渡されたライン解像度Ｒｎの値に基づいて、そのライン解像度Ｒｎで出力するラインを構成する出力画素の出力解像度（以下、画素解像度）Ｒｘを算定しその算定結果を補間係数演算部２３０へ引渡すものである。より詳細に説明すると、画素解像度演算部２２０は、ライン解像度Ｒｎが整数値である場合には、そのラインを構成する全ての出力画素についてその画素解像度Ｒｘにライン解像度Ｒｎを設定する。例えば、図３の第１ラインについては、画素解像度演算部２２０は、その第１ラインを構成する１２８０個の出力画素の各々について画素解像度Ｒｘとして１２８０を設定する（図４参照）。また、図３の第５ラインについては、その第５ラインを構成する１２７９個の出力画素の各々について画素解像度Ｒｘとして１２７９を設定する（図４参照）。
【００１６】
これに対して、ライン解像度Ｒｎが整数値ではない場合には、画素解像度演算部２２０は、そのライン解像度Ｒｎで出力するラインを構成する出力画素のうち、そのライン解像度Ｒｎの小数部Ｒｄに対応する数分については、そのライン解像度Ｒｎの整数部Ｒｉを画素解像度Ｒｘとして設定し、その他については、Ｒｉよりも所定の整数値（本実施形態では−１）だけ異なる値を画素解像度Ｒｘとして設定する。加えて、本実施形態では、画素解像度演算部２２０は、画素解像度Ｒｘに上記Ｒｉを設定する画素と上記（Ｒｉ−１）を設定する画素とが均等に分布するように各出力画素の画素解像度を設定する（図４参照）。なお、本実施形態では、１ラインに含まれる画素数を４ライン毎に１づつ減少させる場合（すなわち、傾き係数が−４である場合）について説明したが、１ラインに含まれる画素数を４ライン毎に１づつ増加させる場合には、上記所定の整数値として＋１を用いるようにすれば良いことは言うまでもない。
【００１７】
例えば、図３の第２ラインを構成する１２８０個の出力画素については、画素解像度演算部２２０は、その４分の３（すなわち、０．７５）については画素解像度Ｒｘとして１２８０を設定し、残りの４分の１については画素解像度Ｒｘとして１２７９を設定するとともに、前者と後者が各々３対１の比率で分布するように各出力画素の画素解像度Ｒｘを設定する（図４参照）。また、図３の第３ラインを構成する１２８０個の出力画素については、画素解像度Ｒｘとして１２８０を設定する出力画素の数と１２７９を設定する出力画素の数とが１対１になるように各出力画素の画素解像度を設定する。
【００１８】
補間係数演算部２３０、ライン解像度Ｒｎで出力するラインを構成する出力画素の各々について、入力画像にてそのラインに対応するラインを構成する画素との位置関係を表す補間係数ｈを入力画像の水平解像度ＩｎＲｘと画素解像度演算部２２０から引渡された画素解像度Ｒｘとに基づいて算出しその算出結果を補間部２４０へ引渡すものである。より詳細に説明すると、補間係数演算部２３０は、上記ライン解像度Ｒｎで出力するラインの先頭画素を０番目とした場合に、そのｍ番目の出力画素の補間係数ｈを、上記入力画像の水平解像度ＩｎＲｘと上記画素解像度Ｒｘとの比（ＩｎＲｘ／Ｒｘ）を上記ラインの１番目の出力画素からｍ番目の出力画素まで累算することによって算出する。このようにして算出した補間係数ｈの整数部がｐであり、小数部がａである場合には、そのｍ番目の出力画素と、上記入力画像にて対応するラインのｐ番目の画素およびｐ＋１番目の画素との間には図５に示す位置関係がある。
【００１９】
そして、補間部２４０は、補間係数演算部２３０から引渡された補間係数ｈと入力画像の画素値とに基づいて補間を行い出力画素の画素値を算出するものである。より詳細に説明すると、補間部２４０は、ｍ番目の出力画素について、以下に示す数２にしたがってその画素値Ｚｍを算出する。数２においてＸｐおよびＸｐ＋１は、上記ライン解像度Ｒｎで出力するラインに対応する入力画像のラインを構成する画素のうち、そのｐ番目およびｐ＋１番目の画素の画素値である。
（数２）Ｚｍ＝（１−ａ）＊Ｘｐ＋ａ＊Ｘｐ＋１
【００２０】
以上に説明したように、本実施形態によれば、出力画像のライン解像度を小数単位で変換することができるため、台形補正を滑らかに行うことが可能になるといった効果を奏する。また、本実施形態によれば、画像処理回路１２０の他に別途台形補正回路を設ける必要がないので、画像投影装置１０の回路規模が大きくなることが回避されるといった効果も奏する。なお、上述した実施形態では、補間部２４０にて線形補間を行い出力画素の画素値を算出する場合について説明したが、他の補間方法により出力画素の画素値を算出しても良いことは勿論である。
【００２１】
［変形例］
上述した実施形態では、ライン解像度Ｒｎが整数値ではない場合に、そのライン解像度Ｒｎの整数部Ｒｉを画素解像度として設定する出力画素と、所定の整数値だけＲｉとは異なる画素解像度を設定する出力画素とが均等に分布するように各出力画素の画素解像度を設定する場合について説明した。しかしながら、図６に示されているように、各ライン内で１回だけ画素解像度が変化するように各出力画素の画素解像度を設定するとしても勿論良い。要は、ライン解像度Ｒｎの整数部Ｒｉを画素解像度として設定する出力画素の数とそのライン解像度で出力するラインを構成する全ての出力画素の数との比がそのライン解像度Ｒｎの小数部Ｒｄに一致している態様であれば何れであっても良い。また、上記比を維持しつつ、乱数などを用いて、上記整数部Ｒｉを画素解像度として設定する出力画素と、所定の整数値だけＲｉとは異なる画素解像度を設定する出力画素とがランダムに配置されるようにすれば、モアレなど画素の周期性に起因して発生する不具合を回避することができるといった効果も奏する。
【図面の簡単な説明】
【００２２】
【図１】本発明の１実施形態に係る画像投影装置１０の要部の構成例を示すブロック図である。
【図２】同画像投影装置１０が有する水平解像度変換回路１２０ａの構成例を示すブロック図である。
【図３】同水平解像度変換回路１２０ａのライン解像度演算部２１０が行うライン解像度演算処理を説明するための図である。
【図４】同水平解像度変換回路１２０ａの画素解像度演算部２２０が行う画素解像度演算処理を説明するための図である。
【図５】出力画素および入力画素の位置関係と補間係数との関係を説明するための図である。
【図６】変形例に係る画素解像度演算処理を説明するための図である。
【符号の説明】
【００２３】
１０…画像投影装置、１１０…ＡＤコンバータ、１２０…画像処理回路、１２０ａ…水平解像度変換回路、１２０ｂ…垂直解像度変換回路、１３０…操作部、１４０…メモリコントローラ、１５０…フレームメモリ、２１０…ライン解像度演算部、２２０…画素解像演算部、２３０…補間係数演算部、２４０…補間部。
【図１】
2006014229.tif 000003
【図２】
2006014229.tif 000004
【図３】
2006014229.tif 000005
【図４】
2006014229.tif 000006
【図５】
2006014229.tif 000007
【図６】
2006014229.tif 000008