(57)【要約】【課題】  液晶パネルを交流駆動するための正極用のアンプの出力と負極用のアンプの出力のバランスがくずれたり、一方のアンプから他方のアンプへノイズが伝わったりするのを防止して表示画質を向上させることができる液晶表示駆動用半導体集積回路を実現する。【解決手段】  液晶パネルの信号線に印加されるべき駆動信号を生成して出力する駆動回路（１１０）に、表示データに応じた階調電圧を選択するデコーダ回路（１１２）を設ける。また、前記デコーダ回路により選択された正極性の電圧をインピーダンス変換する正極用アンプと、前記デコーダ回路により選択された負極性の電圧をインピーダンス変換する負極用アンプを設ける。さらに、前記正極用アンプと負極用アンプの出力を隣接する出力端子間で入れ替えて伝達するスイッチ回路からなる交流化部（１１５）を設ける。そして、前記正極用アンプと負極用アンプの電源電圧として同一の電位差を有する２組の電源電圧を生成して、別々の電源ラインにより給電させるようにした。【選択図】    図６
2006292807.tif 000002
【特許請求の範囲】
【請求項１】
表示データに応じた階調電圧を有しアクティブマトリックス方式の液晶パネルの信号線に印加されるべき駆動信号を生成して出力する駆動回路を内蔵した液晶表示駆動用半導体集積回路であって、
前記駆動回路は、
表示データに応じた階調電圧を選択するデコーダ回路と、
前記デコーダ回路により選択された正極性の電圧をインピーダンス変換する第１の差動増幅回路と、
前記デコーダ回路により選択された負極性の電圧をインピーダンス変換する第２の差動増幅回路と、
前記第１の差動増幅回路と前記第２の差動増幅回路の出力を隣接する出力端子間で入れ替えて伝達するスイッチ回路とを備え、
前記第１の差動増幅回路は、第１の電源電圧と該第１の電源電圧よりも低い第２の電源電圧で動作され、
前記第２の差動増幅回路は、前記第１の電源電圧よりも低い第３の電源電圧と該第３の電源電圧よりも低い第４の電源電圧で動作されるように構成されていることを特徴とする液晶表示駆動用半導体集積回路。
【請求項２】
前記第１の差動増幅回路と前記第２の差動増幅回路を構成する素子および前記デコーダ回路を構成する素子は、前記スイッチ回路を構成する素子よりも耐圧の低い素子により構成されていることを特徴とする請求項１に記載の液晶表示駆動用半導体集積回路。
【請求項３】
前記デコーダ回路の前段には、デコードされる表示データを隣接する出力端子間で入れ替える第２のスイッチ回路が設けられ、該第２のスイッチ回路は前記スイッチ回路と関連して制御されるように構成されていることを特徴とする請求項１または２に記載の液晶表示駆動用半導体集積回路。
【請求項４】
表示データに応じた階調電圧を有しアクティブマトリックス方式の液晶パネルの信号線に印加されるべき駆動信号を生成して出力する駆動回路を内蔵した液晶表示駆動用半導体集積回路であって、
前記駆動回路は、
表示データに応じた階調電圧を選択するデコーダ回路と、
前記デコーダ回路により選択された正極性の電圧をインピーダンス変換する第１の差動増幅回路と、
前記デコーダ回路により選択された負極性の電圧をインピーダンス変換する第２の差動増幅回路と、
前記第１の差動増幅回路と前記第２の差動増幅回路の出力を隣接する出力端子間で入れ替えて伝達するスイッチ回路とを備え、
前記第１の差動増幅回路は、第１の電源電圧と該第１の電源電圧よりも低い第２の電源電圧で動作され、前記第２の差動増幅回路は、前記第１の電源電圧よりも低い第３の電源電圧と該第３の電源電圧よりも低い第４の電源電圧で動作されるように構成され、
前記第２の電源電圧を前記第１の差動増幅回路へ供給する第１の給電線と前記第３の電源電圧を前記第２の差動増幅回路へ供給する第２の給電線とは、抵抗を介して接続されていることを特徴とする液晶表示駆動用半導体集積回路。
【請求項５】
前記抵抗は、抵抗値が可変な可変抵抗素子もしくは可変抵抗回路であることを特徴とする請求項４に記載の液晶表示駆動用半導体集積回路。
【請求項６】
前記抵抗は、抵抗値が一定の固定抵抗であることを特徴とする請求項４に記載の液晶表示駆動用半導体集積回路。
【請求項７】
前記第２の電源電圧を生成する第１の電源回路と、前記第３の電源電圧を生成する第２の電源回路とを内蔵することを特徴とする請求項４に記載の液晶表示駆動用半導体集積回路。
【請求項８】
前記第１の電源回路と前記第２の電源回路は前記第１の電源電圧と前記第４の電源電圧で動作されることを特徴とする請求項７に記載の液晶表示駆動用半導体集積回路。
【請求項９】
前記第１の差動増幅回路と前記第２の差動増幅回路を構成する素子および前記デコーダ回路を構成する素子は、前記スイッチ回路を構成する素子よりも耐圧の低い素子により構成されていることを特徴とする請求項４に記載の液晶表示駆動用半導体集積回路。
【請求項１０】
前記デコーダ回路の前段にはデコードされる表示データ信号の電位をシフトするレベルシフト回路がそれぞれ設けられ、前記デコーダ回路のうち正極性の階調電圧を選択するデコーダ回路の前段のレベルシフト回路は、負極性の階調電圧を選択するデコーダ回路を構成する素子よりも耐圧の高い素子を含んで構成されていることを特徴とする請求項９に記載の液晶表示駆動用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶パネルを駆動する液晶表示装置に関し、特に液晶パネルの信号線を交流駆動するドライバ回路を内蔵した液晶表示駆動用ＬＳＩ（大規模半導体集積回路）に利用して有効な技術に関する。
【背景技術】
【０００２】
近年、携帯電話器やＰＤＡ（Personal Digital Assistants）などの携帯用電子機器の表示装置としては、一般に複数の表示画素が例えばマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられている。そして、機器内部には、この液晶パネルへの表示制御を行なう半導体集積回路化された表示制御装置や液晶パネルを駆動するドライバ回路もしくはそのようなドライバ回路を内蔵した表示制御装置が搭載されている。
【０００３】
かかる半導体集積回路化された表示制御装置の内部回路は、５Ｖ以下の低電圧で動作可能であるのに対し、液晶パネルの表示駆動には５〜４０Ｖのような高電圧を必要とする。そのため、表示制御装置には、電源電圧を昇圧した電圧で動作する駆動回路や出力回路が設けられるとともに、５Ｖ以下の電圧で動作する内部ロジックと昇圧電圧で動作する駆動回路との間にはレベルシフト回路が設けられている。
【０００４】
また、液晶は直流電圧を印加し続けると劣化するため、液晶パネル駆動装置は交流駆動を行なう必要がある。かかる交流駆動のため、交流波形の駆動信号を出力する各出力端子に対応して正電源で動作するアンプと負電源で動作するアンプとを設けておいて、１つの出力端子に正と負のアンプを交互に接続することで交流駆動信号を出力するようにした液晶駆動回路がある。かかる構成の液晶駆動回路に関する発明としては、例えば特許文献１に記載のものがある。
【特許文献１】特開平１０−０６２７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、高電圧で動作する回路は低電圧で動作する回路に比べて消費電力が大きいことが知られている。近年、半導体集積回路の低電源電圧が進められているのは低消費電力化と回路の高速化を図るためである。ところが、液晶駆動回路のように高電圧で動作する回路を有する半導体集積回路では、高電圧で動作する回路を構成するため高耐圧の素子が必要であり、一般に高耐圧の素子は低耐圧の素子に比べて動作速度が遅いという欠点がある。そこで、低消費電力化と高速化のため内部回路を低耐圧の素子で構成し、低い動作電源電圧で動作する回路とする設計が行なわれている。しかし、このように高耐圧の素子と低耐圧の素子が混在する半導体集積回路は、製造プロセスが複雑になるためコストアップを招くという課題がある。
【０００６】
なお、前記先願発明においても、正極用のアンプと負極用のアンプを設け、正極用のアンプはＶＬＣＤと１／２ＶＬＣＤの電源電圧で、また負極用のアンプは１／２ＶＬＣＤと０Ｖの電源電圧でそれぞれ動作させることで、両アンプを共にＶＬＣＤと０Ｖの電源電圧で動作させる場合に比べて低消費電力化と低耐圧化を測れるようにしている。
【０００７】
しかし、前記先願発明においては、正極用のアンプと負極用のアンプに対して一方の電源電圧１／２ＶＬＣＤを共通にしている。そのため、１／２ＶＬＣＤのレベルがずれると正極用のアンプの出力と負極用のアンプの出力振幅のバランスがくずれたり、一方のアンプの動作によって発生したノイズが共通の電源ラインを通して他方のアンプへ伝わって表示画質を低下させたりするという課題がある。
【０００８】
この発明の目的は、液晶パネルを駆動する半導体集積回路化された液晶表示駆動装置において、低消費電力化を図るとともに、低耐圧素子構造および低耐圧プロセスを採用可能にしてチップサイズの低減ひいては低コスト化を図れるようにすることにある。
【０００９】
この発明の他の目的は、液晶パネルを駆動する半導体集積回路化された液晶表示駆動装置において、液晶パネルを交流駆動するための正極用のアンプの出力振幅と負極用のアンプの出力振幅のバランスがくずれたり、一方のアンプから他方のアンプへノイズが伝わったりするのを防止して、表示画質を向上させることにある。
【００１０】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、表示データに応じた階調電圧を有しアクティブマトリックス方式の液晶パネルの信号線に印加されるべき駆動信号を生成して出力する駆動回路を内蔵した液晶表示駆動用半導体集積回路において、前記駆動回路には、表示データに応じた階調電圧を選択するデコーダ回路を設ける。また、前記デコーダ回路により選択された正極性の電圧をインピーダンス変換する第１の差動増幅回路（正極用アンプ）と、前記デコーダ回路により選択された負極性の電圧をインピーダンス変換する第２の差動増幅回路（負極用アンプ）を設ける。さらに、前記正極用アンプと前記負極用アンプの出力を、隣接する出力端子間で入れ替えて伝達するスイッチ回路を設ける。そして、前記正極用アンプと負極用アンプの電源電圧として同一の電位差を有する２組の電源電圧を生成して、別々の電源ラインにより給電させるように構成したものである。
【００１２】
上記した手段によれば、正極用アンプと負極用アンプを共通の電源電圧で動作させる場合よりも小さな電位差の電源電圧で動作させることができる。そのため、低消費電力化が可能になるとともに、低耐圧の素子を用いてアンプを構成することができ、これによりチップサイズの低減ひいては低コスト化が図れるようになる。また、正極用と負極用アンプの電源電圧として同一の電位差を有する２組の電源電圧を生成して別々の電源ラインにより給電させるため、正極用のアンプの出力振幅と負極用のアンプの出力振幅のバランスがくずれたり、一方のアンプから他方のアンプへノイズが伝わったりするのを防止することができる。
【発明の効果】
【００１３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、液晶パネルを駆動する半導体集積回路化された液晶表示駆動装置において、低消費電力化を図るとともに、低耐圧素子構造および低耐圧プロセスを採用可能にしてチップサイズの低減ひいては低コスト化を図れるようにすることができる。
【００１４】
また、本発明に従うと、液晶パネルを駆動する半導体集積回路化された液晶表示駆動装置において、液晶パネルを交流駆動するための正極用のアンプの出力振幅と負極用のアンプの出力振幅のバランスがくずれたり、一方のアンプから他方のアンプへノイズが伝わったりするのを防止して、表示画質を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００１５】
以下、この発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用して有効な液晶表示駆動用半導体集積回路（液晶コントロールドライバＩＣ）とこのドライバＩＣにより駆動される液晶パネルとからなる液晶表示システムの概略構成を示したものである。
【００１６】
図１に示されているように、この実施例の液晶コントロールドライバＩＣ１００は、液晶パネル２００のソース線に印加するデータ信号を生成し出力するソースドライバ回路１１０と、液晶パネルのゲート線に印加するゲート信号を生成し出力するゲートドライバ回路１２０と、液晶パネルのコモン電極に印加するゲート信号を生成し出力するコモンドライバ回路１３０を有する。
【００１７】
また、この実施例の液晶コントロールドライバＩＣ１００には、上記ソースドライバ回路１１０およびゲートドライバ回路１２０で使用される液晶の階調電圧とその基準となる定電圧を生成する液晶駆動用電源回路１６０、該電源回路および各ドライバ回路で使用する昇圧電圧を生成する昇圧回路１７０が設けられている。また、ドライバＩＣ１００には、液晶駆動用電源回路１６０が発生する階調電圧の振幅や特性を指定するための制御レジスタ１８０、チップ外部のマイクロコンピュータからコマンドや表示データを受け取って内部回路の制御信号を生成したり表示データを加工したりするコントローラ１９０などが設けられている。また、図１には示されていないが、外部のマイクロコンピュータなどのシステム制御装置から供給される表示データを格納するＲＡＭ（ランダムアクセスメモリ）が設けられることもある。
【００１８】
次に、本発明を適用した液晶コントロールドライバＩＣにより駆動されるＴＦＴ液晶パネル２００の構成を、図２を用いて説明する。
図２の液晶パネル２００は、ガラス基板のような透明基板上に画像信号が印加される複数の信号線としてのソース線（ソース電極）ＳＬ１，ＳＬ２，ＳＬ３……と、所定の周期で順次選択駆動される複数の走査線としてのゲート線（ゲート電極）ＧＬ１，ＧＬ２，……とが、互いに交差する方向に配置されている。そして、ソース線ＳＬ１，ＳＬ２，ＳＬ３……とゲート線ＧＬ１，ＧＬ２，……との各交点に画素が配置されている。
【００１９】
各画素は、いずれかの走査線にゲート端子が接続され、いずれかの信号線にソース端子が接続された選択素子としてのＴＦＴ（薄膜トランジスタ）Ｑ１と、該ＴＦＴのドレイン端子と液晶中心電位（ＣＯＭ電位）ＶＣＯＭを与える各画素共通の対向電極との間に接続された画素容量ＣＬとからなる。そしてかかる画素が、ソース線とゲート線の各交点にそれぞれ設けられ、アクティブマトリックス型パネルとして構成されている。
【００２０】
画素にはＲ（赤）用画素と、Ｇ（緑）用画素と、Ｂ（青）用画素とがあり、これらの画素がＲ，Ｇ，Ｂのような順序で配置されている。各画素の色は対向基板に形成されたカラーフィルタにより与えられる。液晶は、ＴＦＴ  Ｑ１のドレイン端子に接続された画素容量ＣＬの一方の電極（画素電極）と対向電極との間に挟持され、画素電極の電位とＣＯＭ電位との電位差に応じて偏光率が変化して画素の輝度が変化され、階調表示が行なわれる。
【００２１】
ただし、液晶は直流電圧を印加し続けると劣化するため、ソース線とゲート線に印加する電圧を交流駆動する必要がある。図３に、画素電極に印加する正極性と負極性の電圧と階調との関係を示す。液晶パネルで、各画素に同一階調を表示させ続ける場合には、図３の中心電位ＶＣＯＭの上下の同一階調に対応する電位を交互に選択して画素電極に供給することで交流駆動がなされる。
【００２２】
ここで、液晶パネルの交流駆動には、図４のように上下左右隣り合う画素で極性が逆になるようにフレームごとに反転駆動するドット反転方式と、図５のように左右隣り合う画素で極性が逆になるようにフレームごとに反転駆動するカラム反転方式とがある。液晶パネルのソース線を駆動するドライバ回路は、印加する電圧の極性を切り替えるタイミングを変えるだけでドット反転方式とカラム反転方式のいずれの方式でも駆動することが可能な回路を構成することができる。なお、ドット反転方式は、カラム反転方式に比べると単位時間当たりの極性反転回数が多いため消費電力は大きいが、表示画質はカラム反転方式よりも良好である。
【００２３】
図６には、本発明を適用した液晶コントロールドライバＩＣにおけるソースドライバ回路部の一実施例が示されている。図６に示されている回路ブロックは、単結晶シリコンのような１個の半導体チップ上に半導体集積回路として形成される。
【００２４】
本実施例のソースドライバ回路１１０は、内部ロジック部１４０から供給される入力画像データを順次取り込むデータラッチ部１１１、該データラッチ部１１１に取り込まれた画像データ信号をレベルシフトするレベルシフタ部１１２、画像データをアナログ階調電圧に変換するデコーダ部１１３などを備える。また、ソースドライバ回路１１０は、デコーダ部１１３で変換された電圧に応じた画像信号Ｙ１〜Ｙ７２０を生成して出力する差動アンプＡＭＰ１〜ＡＭＰ７２０などからなる出力アンプ部１１４、正極性の画像信号と負極性の画像信号を切り替えて出力端子Ｓ１〜Ｓ７２０より外部へ出力させる出力交流化部１１５を備える。
【００２５】
ソースドライバ回路１１０を構成するこれらの回路は、外部から入力されるクロック信号や制御信号に基づいて半導体チップ内部の回路を所定の順序に従って動作させる内部制御信号を生成するタイミング制御部１５０によって所定のタイミングで動作される。このタイミング制御回路１５０は、図１に示されているコントローラ１９０の一部として構成されていてもよいし、コントローラ１９０とは別個に構成するようにしても良い。
【００２６】
デコーダ部１１３は、階調電圧生成回路１６１で生成された階調電圧Ｖ０Ｐ〜Ｖ６３Ｐ，Ｖ０Ｎ〜Ｖ６３Ｎの中から前記データラッチ部１１１に取り込まれて保持されている画像データに応じた電圧を選択することでディジタル信号をアナログ階調電圧に変換する複数のセレクタＳＥＬ１〜ＳＥＬ７２０からなる。階調電圧生成回路１６１は、図示しない昇圧回路から供給される昇圧電圧ＶＰ，ＶＮをラダー抵抗で分圧して例えば正極性、負極性それぞれ６４階調のような階調電圧を生成する。出力アンプ部１１４の各アンプＡＭＰ１〜ＡＭＰ７２０は、デコーダ部１１３で変換されたアナログ電圧をインピーダンス変換するボルテージフォロワなどから構成される。
【００２７】
上記アンプＡＭＰ１〜ＡＭＰ７２０のうち、奇数番目のアンプＡＭＰ１，ＡＭＰ３……ＡＭＰ７１９は正極性の画像信号を出力し、偶数番目のアンプＡＭＰ２，ＡＭＰ４……ＡＭＰ７２０は負極性の画像信号を出力する。出力交流化部１１５は、正極用アンプと負極用アンプを切り替えて対応する出力端子に接続するためそれぞれ対をなす７２０組のスイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２により構成されている。このように、隣接する出力端子同士で正極用アンプと負極用アンプを交互に切り替えて接続することで、正極用、負極用それぞれ出力端子数の半分の数のアンプを設ければ良いようにされている。スイッチＳＷ１１，ＳＷ１２；ＳＷ２１，ＳＷ２２は、それぞれ１個のＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）により構成しても良いが、差動アンプとスイッチＭＯＳＦＥＴを組み合わせたような回路として構成しても良い。
【００２８】
また、出力交流化部１１５を設けたのに応じて、レベルシフタ部１１２とデコーダ部１１３との間には、隣接する出力端子の表示データ同士を入れ替えるマルチプレクサＭＰＸが設けられる。ただし、データラッチ部１１１へ供給する表示データを、ラッチ部に入れる前に隣接端子のデータ同士で入れ替えるようにすれば、マルチプレクサＭＰＸを省略することができる。ドット反転方式ではライン毎に、入れ替えを反対にする必要があるため処理が複雑となるが、カラム反転方式ではデータの入れ替えはフレーム毎で良いので処理はそれほど複雑にならない。
【００２９】
また、この実施例においては、正極用のアンプＡＭＰ１，ＡＭＰ３……ＡＭＰ７１９は電源電圧ＡＶＤＤとＡＧＮＤＰにより、また負極用のアンプＡＭＰ２，ＡＭＰ４……ＡＭＰ７２０は電源電圧ＡＶＤＤＮとＡＧＮＤにより動作される。ここで、電源電圧ＡＶＤＤ，ＡＧＮＤＰ，ＡＶＤＤＮ，ＡＧＮＤは、ＡＶＤＤ−ＡＧＮＤＰ＝ＡＶＤＤＮ−ＡＧＮＤの関係になるような値が選択される。具体的には、電源電圧ＡＶＤＤは例えば１２Ｖとされ、ＡＧＮＤは０Ｖののような接地電位とされる。また、電源電圧ＡＧＮＤＰとＡＶＤＤＮは、それぞれＡＶＤＤの約１／２の６Ｖのような電位であるが、別個の電源電圧として供給される。
【００３０】
従来のソース線ドライバ回路は、一般に正極用アンプと負極用アンプは共通の電源電圧ＡＶＤＤ−ＡＧＮＤ（１２Ｖ−０Ｖ）により動作される。一方、内部ロジック部１４０やデータラッチ部１１１等の回路は５Ｖ以下の電源電圧により動作されるように構成されていた。そのため、出力アンプ部１１４はもちろんデコーダ部１１３も内部ロジック部１４０を構成する素子よりも高耐圧の素子を用いて構成しなくてはならなかった。ところが、本出願人が使用しようとしている半導体製造技術では、図７に示すように高耐圧の素子は低耐圧の素子に比べて占有面積が大きい。
【００３１】
図７において、（Ａ）は高耐圧の素子の構造を示し、（Ｂ）は低耐圧の素子の構造を示す。１０１は単結晶シリコン基板、１０２はチャネル領域となるＮウェル領域、１０４はソース・ドレイン領域となる拡散層、１０５は素子間分離用の絶縁膜、１０６はゲート絶縁膜、１０７はポリシリコンゲート電極である。図７（Ａ）の素子は、ソース・ドレイン領域となる拡散層１０４をウェル領域１０３上に形成しゲート電極１０７の端部から離すとともに、ゲート絶縁膜１０６を、内部ロジックを構成する図７（Ｂ）の素子のゲート絶縁膜よりも厚くすることで耐圧が高くなるように構成されている。
【００３２】
従って、本実施例のソース線ドライバ回路のように正極用アンプと負極用アンプとを従来の２分の１の大きさの電源電圧で動作させるようにすると、アンプおよびデコーダを構成する素子として低耐圧の素子を使用して、回路の占有面積を小さくすることができる。しかも、図６からも分かるように、ソース線ドライバ回路１１０には数１００本の出力端子に応じた数の出力用アンプ（ＡＭＰ）およびセレクタ（ＳＥＬ）が設けられており、それらの回路のチップに占める割合はかなり大きい。そのため、低耐圧の素子を使用することによる回路の占有面積およびチップサイズの低減の効果は極めて大きなものとなる。
【００３３】
また、レベルシフト部１１１を構成する単位レベルシフト回路のうち負極用のレベルシフト回路も低耐圧の素子で構成することができる。その理由は、以下のとおりである。すなわち、正極用のレベルシフト回路は、図８（Ａ）のように、電位差の大きい電源電圧ＡＶＤＤ−ＡＧＮＤを使用するため、レベルシフト段を構成するトランジスタＱ１〜Ｑ４として高耐圧の素子を使用しなくてはならない。これに対し、負極用のレベルシフト回路は、図８（Ｂ）のように、電位差の小さい電源電圧ＡＶＤＤ／２−ＡＧＮＤを使用するため、レベルシフト段を構成するトランジスタＱ１〜Ｑ４として低耐圧の素子を使用できるようになる。
【００３４】
さらに、本実施例においては、電源電圧ＡＧＮＤＰとＡＶＤＤＮをそれぞれ供給する電源ラインＬａｇとＬａｖとの間に可変抵抗Ｒｖが設けられている。可変抵抗Ｒｖを設けることによって、一方のアンプに流れる電流を他方のアンプの電源に回収することができ、これによってトータルの消費電力を低減することができる。すなわち、可変抵抗Ｒｖがない場合には、図９に一点鎖線Ａにて示すように、正極側の出力用アンプＡＭＰ１を流れた電流が電源電圧ＡＧＮＤＰを生成するアンプ６２２内の素子を通して接地点へ流れてしまい、電力損失となる。ところが、可変抵抗Ｒｖを設けることによって、正極側の出力用アンプＡＭＰ１を流れた電流が、一点鎖線Ｂにて示すように、他方の負極側の出力用アンプＡＭＰ２に流れるため、消費電力を低減することができる。
【００３５】
上記可変抵抗Ｒｖは、印加電圧によって抵抗値が変化するものであってもよいが、本実施例では、複数の直列抵抗と、これらの抵抗と並列に設けられたスイッチ素子とから構成し、それらのスイッチ素子をレジスタの設定値によりオン／オフ制御して抵抗値を変化させるように構成した可変抵抗回路が使用されている。なお、可変抵抗Ｒｖの代わりに固定抵抗を用いても同様な効果が得られるが、可変抵抗素子もしくは可変抵抗回路とすることで、電源電圧ＡＧＮＤＰとＡＶＤＤＮの電位などに応じて最適な抵抗値に設定することができる。
【００３６】
図１０には、本発明を適用した液晶コントロールドライバＩＣにおけるソースドライバ回路１１０の他の実施例が示されている。この実施例の液晶コントローラドライバは、正極用のアンプＡＭＰ１，ＡＭＰ３……ＡＭＰ７１９に使用される低い方の電源電圧ＡＧＮＤＰと、負極用のアンプＡＭＰ２，ＡＭＰ４……ＡＭＰ７２０に使用される高い方の電源電圧ＡＶＤＤＮとを生成する電源回路１６２をチップに内蔵したものである。
【００３７】
この電源回路１６２は、１２Ｖのような電源電圧ＡＶＤＤと０Ｖのような電源電圧ＡＧＮＤとの間に接続されたラダー抵抗６２１と、該ラダー抵抗６２２で抵抗分割された電圧をインピーダンス変換して電源電圧ＡＧＮＤＰとＡＶＤＤＮとして出力するボルテージフォロワ６２２，６２３とから構成されている。また、本実施例においても、電源電圧ＡＧＮＤＰとＡＶＤＤＮをそれぞれ供給する電源ラインＬａｇとＬａｖとの間に可変抵抗Ｒｖが設けられている。可変抵抗の代わりに固定抵抗を用いても良い。
【００３８】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、液晶パネルのソース線に印加する階調電圧を生成する階調電圧生成回路１４０において正の電圧ＶＣＯＭを中心電位とし相対的に正極性と負極性の階調電圧を発生させるように構成されている。これに対し、液晶中心電位ＶＣＯＭを０Ｖあるいは０Ｖよりも少し高い電位とし、負極性の階調電圧のすべてあるいは一部の電圧に負の電圧を用いるように構成しても良い。
【００３９】
また、前記実施例では、液晶パネルのソース線に印加する駆動電圧を生成する信号線駆動回路の他にゲート線に印加する走査線駆動回路、表示データを加工したりするコントローラなどを内蔵した液晶コントロールドライバと呼ばれるＩＣに適用した場合を説明した。本発明は、これに限定されるものではなく、例えば図６のデータラッチ部１１１から交流化回路１１５までの回路を１つの半導体チップ上に形成した液晶ドライバと呼ばれるＩＣに適用することができる。
【産業上の利用可能性】
【００４０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である３端子のスイッチ素子である薄膜トランジスタにより画素電極に電荷を注入するＴＦＴ液晶パネルを駆動する液晶コントロールドライバについて説明したが、この発明はそれに限定されるものでなく、例えば、２端子のスイッチ素子により画素電極に電荷を注入するＭＩＭ液晶パネルを駆動する液晶コントロールドライバなどにも適用することができる。
【図面の簡単な説明】
【００４１】
【図１】図１は、本発明を適用して有効な液晶表示駆動用半導体集積回路（液晶コントロールドライバＩＣ）とこのドライバＩＣにより駆動される液晶パネルとからなる液晶表示システムの概略構成を示すブロック図である。
【図２】図２は、本発明を適用して有効な液晶コントロールドライバにより駆動されるＴＦＴ液晶パネルの構成を示すブロック図である。
【図３】図３は、画素電極に印加する正極性の電圧および負極性の電圧と階調との関係を示す説明図である。
【図４】図４は、ドット反転方式で液晶パネルを駆動する場合の各画素の極性変化の様子を示す説明図である。
【図５】図５は、カラム反転方式で液晶パネルを駆動する場合の各画素の極性変化の様子を示す説明図である。
【図６】図６は、本発明を適用した液晶コントロールドライバにおけるソースドライバ回路の実施例を示すブロック図である。
【図７】図７は、本実施例の液晶コントロールドライバＩＣに用いられる素子（ＭＯＳＦＥＴ）の構造を示すもので、（Ａ）は高耐圧の素子の構造を示し、（Ｂ）は低耐圧の素子の構造を示す断面図である。
【図８】図８（Ａ）は正極用のレベルシフト回路の具体例、図８（Ｂ）は負極用のレベルシフト回路の具体例を示す回路図である。
【図９】図９は、実施例のソースドライバ回路において電源ライン間に可変抵抗Ｒｖを設けた場合と設けない場合の電流の流れを説明するための回路図である。
【図１０】図１０は本発明を適用した液晶コントロールドライバＩＣにおけるソースドライバ回路の他の実施例を示す回路構成図である。
【符号の説明】
【００４２】
１００  液晶コントロールドライバＩＣ
１１０  ソースドライバ回路
１１１  データラッチ部
１１２  レベルシフタ部
１１３  デコーダ部
１１４  出力アンプ部
１１５  出力交流化部
１２０  ゲートドライバ回路
１３０  コモンドライバ回路
１４０  内部ロジック部
１５０  タイミング制御回路
１６０  液晶駆動用電源回路
１６１  階調電圧生成回路
１７０  昇圧回路
１８０  制御レジスタ
１９０  コントローラ（タイミング制御回路）
２００  ＴＦＴ液晶パネル
【図１】
2006292807.tif 000003
【図２】
2006292807.tif 000004
【図３】
2006292807.tif 000005
【図４】
2006292807.tif 000006
【図５】
2006292807.tif 000007
【図６】
2006292807.tif 000008
【図７】
2006292807.tif 000009
【図８】
2006292807.tif 000010
【図９】
2006292807.tif 000011
【図１０】
2006292807.tif 000012