(57)【要約】【課題】  映像信号の黒レベルが所定のレベル近傍に存在する定常状態では、ノイズ等の変動要因の影響を受けず安定させ、上記黒レベルが所定のレベルから大きく変動した場合では、誤動作なく短時間に映像信号の黒レベルを所定のレベルに復帰させる。【解決手段】  Ａ／Ｄコンバータ３の出力信号の水平ブランキング期間における黒基準期間から抽出したデータをＤ／Ａ変換した値と所定の基準電圧とを比較した結果の大小に応じて異なる電流量でコンデンサ８に充放電を行い、このコンデンサ８の電圧に従ってＡ／Ｄコンバータ３に入力するアナログ映像信号における黒基準期間の直流電圧を制御するループを構成するなかで、引き算回路９により映像信号の黒レベルが大きく変動してＤ／Ａコンバータ５の出力データと所定の基準電圧との差が所定リミット電圧より大きくなったときのみ、その差に従ってコンデンサ８の充放電を早める。【選択図】        図１
2006014003.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ映像信号を増幅する増幅器と、
制御端子に与える制御端子電圧に従って前記増幅器の出力アナログ映像信号の直流電圧を規定する直流制御回路と、
所定の変換周期で前記直流制御回路より出力されるアナログ映像信号をＮビットデジタル信号（Ｎは正整数）に変換して出力するＡ／Ｄコンバータと、
前記Ａ／Ｄコンバータより出力されるＮビットデジタル信号を前記入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間に抽出して前記クランプパルスの周期を持つＮビット以下のＭビットデジタルデータとして出力するデータ抽出回路と、
前記データ抽出回路より出力されるＮビット以下のＭビットデジタルデータをアナログデータに変換するＤ／Ａコンバータと、
前記クランプパルスのアクティブ期間に前記Ｄ／Ａコンバータより出力されるアナログデータと所定の基準電圧との差に従ってコンデンサを充放電することにより前記直流制御回路の制御端子電圧を発生する第１の引き算回路と、
前記クランプパルスのアクティブ期間に前記Ｄ／Ａコンバータより出力されるアナログデータと所定の基準電圧との差が所定のリミット電圧より大きいときのみ、前記Ｄ／Ａコンバータより出力されるアナログデータと所定の基準電圧との差に従って前記第１の引き算回路より大きな電流で前記コンデンサの充放電を早める第２の引き算回路とを備えた信号直流電圧安定化回路。
【請求項２】
前記第２の引き算回路が、２つの入力の差電圧が所定の電圧以下では前記コンデンサの充放電動作をしない不感機構内蔵演算増幅回路からなる請求項１記載の信号直流電圧安定化回路。
【請求項３】
請求項１または２記載の信号直流電圧安定化回路を備えた映像機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にＣＣＤ（Charge Coupled Devices）エリアセンサの出力信号、ＣＣＤリニアセンサの出力信号、ＣＭＯＳセンサの出力信号、テレビジョン信号、ビデオ信号、ＲＧＢ信号等の映像系信号をＡ／Ｄ変換する際の信号直流電圧安定化を行う信号直流電圧安定化回路および、信号直流電圧安定化回路を具備したＣＣＤカメラ、複写機、イメージスキャナ装置、テレビジョン装置、ビデオテープレコーダ装置およびその他の映像機器に関するものである。
【背景技術】
【０００２】
本発明に係る先行技術文献として、特許文献１がある。
【０００３】
また、従来の信号直流電圧安定化回路としては、図７に示すような回路が使用されている。図７において、入力アナログ映像信号は、利得可変増幅器１で最適な振幅に増幅され、直流制御回路２にて制御端子２ａに与えられる制御端子電圧に従って直流電圧が規定され（クランプされ）、Ａ／Ｄコンバータ３にてデジタル信号に変換されて出力される。
【０００４】
このデジタル信号すなわちＡ／Ｄコンバータ３より出力されるデジタル映像信号は、データ抽出回路４にて入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間で黒レベル（直流電圧）が抽出されて、上記クランプパルスの周期を持つＭビットのデジタルデータとして出力され、Ｄ／Ａコンバータ５でアナログデータに変換される。
【０００５】
このアナログデータすなわち上記Ｄ／Ａコンバータ５より出力されるアナログデータは、引き算回路７により予め定めた基準電圧源６の基準電圧と比較され、アナログデータが上記基準電圧よりも小さいときはコンデンサ８を充電して直流制御回路２の制御端子に与える制御端子電圧を上昇させ、それによってＡ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を上昇させる。
【０００６】
逆に、上記Ｄ／Ａコンバータ５より出力されるアナログデータが基準電圧源６の基準電圧よりも大きいときは、コンデンサ８を放電して直流制御回路２の制御端子に与える制御端子電圧を下降させ、それによってＡ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を下降させる。
【０００７】
以上のような動作を急激に行うと、黒レベルの急激な変化に伴う映像のノイズが生じるため、引き算回路７における入力差電圧とコンデンサ８に対する充放電電流との関係は図５で示す特性図に示す通りである。これによって、比較的微小な電流で緩やかに充放電を行うことにより、Ａ／Ｄコンバータ３の出力デジタル映像信号の黒レベルを所定のレベルに安定に維持する働きをしている。
【０００８】
上記従来の信号直流電圧安定化回路によれば、何らかの原因で出力デジタル映像信号の黒レベルが所定のレベルに対して比較的小さく変動した際にはフィードバックにより比較的短時間で所定のレベルに復帰する。ところが、黒レベルが所定のレベルに対して大きく変動した際には復帰に長い時間を要し、その間映像の黒がずれるという画像の乱れを生じる問題を有する。
【０００９】
このような状態は、電源投入時や、入力アナログ映像信号の振幅すなわち明るさの急激な変化、さらにそれに伴う利得可変増幅器１の利得の急激な変化によって起こり、画面上部の横方向ノイズとして現れ、映像の品位を低下させるものである。
【００１０】
この難点を解決すべく、図８に示すような回路も提案されている。この図８は、特許文献１に開示されているものである。図８において、５１はコンデンサ、５２はＡ／Ｄコンバータ、５３は第１のバッファ、５４は第２のバッファ、５５は第1のコンパレータ、５６はスイッチ部、５７は安定化遅延回路、５８は第２のコンパレータ、５９はｎチャンネルＣＭＯＳトランジスタ、６０はコンデンサ、Ｒ１とＲ２は抵抗器である。
【００１１】
この図８に示す回路は、出力デジタル信号のクランプレベル（黒レベル）が第１のコンパレータ５５におけるクランプコード近傍で変化したときは、第１のコンパレータ５５の出力がＨｉｇｈ／Ｌｏｗに変化することによって第１のバッファ５３を制御し、それによって比較的小さな電流でコンデンサ５１を充放電する。以上のようなフィードバック回路によって、クランプレベルが所定のレベルに維持される。
【００１２】
一方、出力デジタル信号のクランプレベルが大きく低下して第２のコンパレータ５８におけるリミットコードを下まわると、第２のバッファ５４を構成するｐチャンネルＣＭＯＳトランジスタをオンして瞬時に大きな電流でコンデンサ５１を充電してクランプレベルを直ちに上昇させる。図６にはその動作における出力デジタル信号とクランプコードとの差とコンデンサ５１への充放電電流との関係を示す。
【００１３】
ところが、一般的に入力アナログ映像信号にはノイズが存在し、出力デジタル信号のクランプレベルが変化していなくても、ノイズ成分が一瞬第２のコンパレータ５８におけるリミットコードをわずかでも下まわると、第２のバッファ５４が瞬時に大きな電流でコンデンサ５１を充電し、それによってクランプレベルが所定のレベルより大きく上昇してしまい、画像の乱れを生じさせるという問題を有する。
【００１４】
この問題を回避するために図８の回路では、安定化遅延回路５７により、出力デジタル信号のクランプレベルが第２のコンパレータ５８におけるリミットコードよりも低い状態が一定時間継続したときにのみスイッチ部５６がオンして第２のバッファ５４を動作させてコンデンサ５１を急速に充電する構成をしている。
【特許文献１】特開平１１−１４６２２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、上記のような動作では、第２のバッファ５４がオンするまでの一定時間はクランプレベル低下に由来する画像の乱れが継続するという問題を有する。
【００１６】
さらに、出力デジタル信号のクランプレベルの低下がリミットコードをわずかに下まわる場合も、大きく下まわる場合とほぼ同じ大きな電流量でコンデンサ５１へ急速な充電が行われ、それによりクランプレベルの上昇が所定のレベルを超えて高くなり過ぎ、安定性に欠けるという問題を有する。
【００１７】
その対策として、第２のバッファ５４の電流値を比較的小さくすると、出力デジタル信号のクランプレベルがリミットコードを大きく超えて低下した際には復帰に時間を要して、その間クランプレベル低下に由来する画像の乱れが継続するという問題を有し、他の対策としてリミットコードをより低く設定すると、クランプレベルの低下がリミットコードを下まわらない場合に復帰に時間を要して、その間クランプレベル低下に由来する画像の乱れが継続する問題を有する。
【００１８】
本発明は、このような問題を解決するもので、その目的とするところは映像信号の黒レベルが所定のレベルに対して大きく変動した際にも、その変化量に応じた速度で直ちに復帰して安定化させて画像の乱れを抑えることのできる信号直流電圧安定化回路およびこれを備えた映像機器を提供するものである。
【００１９】
言い換えると、映像信号の黒レベルが所定のレベル近傍に存在する定常状態では、ノイズ等の変動要因の影響を受けず安定させ、さらに映像信号の黒レベルが所定のレベルから大きく変動した場合では、誤動作無く短時間に映像信号の黒レベルを所定のレベルに復帰させることができる信号直流電圧安定化回路およびこれを備えた映像機器を提供することを目的とするものである。
【課題を解決するための手段】
【００２０】
上記課題を解決するために本発明は、Ａ／Ｄコンバータの出力デジタル信号の水平ブランキング期間における黒基準期間から抽出したデジタルデータをＤ／Ａ変換した値と所定の基準電圧とを比較した結果の大小に応じて異なる電流量でコンデンサに対して充放電を行い、このコンデンサの電圧に従ってＡ／Ｄコンバータに入力するアナログ映像信号における黒基準期間の直流電圧を制御するループを構成することを特徴とする。
【００２１】
このような構成によると、種々の変動要因に対して、Ａ／Ｄコンバータの出力デジタル信号における黒基準期間の直流電圧（黒レベル）が、その変動の大きさに応じた時定数で設定された値に常に一致するように作用する。
【００２２】
以下、詳しく説明する。
【００２３】
本発明の信号直流安定化回路は、入力アナログ映像信号を増幅する増幅器と、制御端子に与える制御端子電圧に従って増幅器の出力アナログ映像信号の直流電圧を規定（クランプ）する直流制御回路と、所定の変換周期で直流制御回路より出力されるアナログ映像信号をＮビットデジタル信号（Ｎは正整数）に変換して出力するＡ／Ｄコンバータと、Ａ／Ｄコンバータより出力されるＮビットデジタル信号を入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間に抽出してクランプパルスの周期を持つＮビット以下のＭビットデジタルデータとして出力するデータ抽出回路と、データ抽出回路より出力されるＮビット以下のＭビットデジタルデータをアナログデータに変換するＤ／Ａコンバータと、クランプパルスのアクティブ期間にＤ／Ａコンバータより出力されるアナログデータと所定の基準電圧との差に従ってコンデンサを充放電することにより直流制御回路の制御端子電圧を発生する第１の引き算回路と、クランプパルスのアクティブ期間にＤ／Ａコンバータより出力されるアナログデータと所定の基準電圧との差が所定のリミット電圧より大きいときのみ、そのＤ／Ａコンバータより出力されるアナログデータと所定の基準電圧との差に従って第１の引き算回路より大きな電流でコンデンサの充放電を早める第２の引き算回路とを備えている。
【００２４】
この構成によれば、映像信号の直流電圧（黒レベル）が所定のレベルに対して小さく変化した際には、第１の引き算回路により比較的微小な電流で緩やかにコンデンサを充放電して黒レベルをフィードバックして安定させることができ、かつ黒レベルが所定のレベルに対して大きく変化した際には第１の引き算回路に加えて第２の引き算回路により黒レベル変化量に応じた大きな電流量で直ちにコンデンサを充放電して速やかに黒レベルを所定のレベルに復帰させることができる。
【００２５】
上記の本発明の信号直流安定化回路においては、第２の引き算回路が、２つの入力の差電圧が所定の電圧以下では出力の充放電動作をしない不感機構内蔵演算増幅回路からなることが好ましい。
【００２６】
この構成によれば、アナログデータと所定の基準電圧との差が所定のリミット電圧より小さいときはコンデンサを全く充放電せず、リミット電圧よりも大きいときのみ、そのアナログデータと所定の基準電圧との差に従ってコンデンサの充放電を早めるための構成が簡単になる。
【００２７】
また、本発明の映像機器は、上記の本発明の信号直流電圧安定化回路を備えた構成を有し、上記の信号直流電圧安定化回路と同様の作用効果を有する。
【発明の効果】
【００２８】
本発明にかかる信号直流電圧安定化回路によれば、映像信号の黒レベルが所定のレベル近傍に存在する定常状態では、緩やかなフィードバックにより常に所定のレベルに収束させてノイズ等の変動要因の影響を受けず安定であるので、出力デジタル信号の黒レベルが安定となり、クランプ機構に由来するノイズが小さい高画質な映像が得られる効果を有する。
【００２９】
一方、電源投入時や、映像信号の振幅すなわち明るさの急激な変化、さらにそれに伴う利得可変増幅器の利得が大きく変化した時等、映像信号の黒レベルが所定のレベルから大きく変動した場合でも、短時間に映像信号の黒レベルを所定のレベルに収束させるので、画像の乱れが無い高画質な映像が得られる効果を有する。
【００３０】
さらに、本発明の信号直流電圧安定化回路を構成する第２の引き算回路として、不感機構内蔵演算増幅回路の構成を用いることにより、半導体集積回路への搭載を容易にし、工業的量産に適した信号直流電圧安定化回路を実現する効果を有する。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００３２】
（実施の形態１）
図１は本発明にかかる信号直流電圧安定化回路の実施の形態１の構成を示すブロック図である。図１において、１Ａは増幅器、２は直流制御回路、２ａは直流制御回路２の制御端子、３はＡ／Ｄコンバータ、４はデータ抽出回路、５はＤ／Ａコンバータ、６は基準電圧源、７は第１の引き算回路、８はコンデンサ、９は例えば不感機構内蔵演算増幅回路からなる第２の引き算回路である。
【００３３】
図３は信号直流電圧安定化回路の動作を示すタイミング図であり、入力アナログ映像信号とクランプパルスとクロックのタイミングを示している。
【００３４】
入力アナログ映像信号は、図３に示す通り、その１水平期間には映像信号が存在する有効期間と、映像信号が存在しない水平ブランキング期間とが存在する。この水平ブランキング期間の中には黒の基準となる黒基準期間が存在する。また、後程記述するクランプパルスは、図３の通りそのアクティブ期間が入力アナログ信号の黒基準期間に存在する。
【００３５】
この入力アナログ映像信号は、図１の通り、固定利得あるいは可変利得の増幅器１Ａで増幅されて振幅が最適化され、さらに制御端子２ａに与える制御端子電圧に従って増幅器１Ａの出力アナログ映像信号の直流電圧を規定（クランプ）する直流制御回路２にて直流電圧が最適化される。そして、入力アナログ映像信号はＮビットＡ／Ｄコンバータ３にて、入力クロックに従った変換速度でＮビットデジタル信号に変換されてクロックに同期して出力される。このクロックと入力アナログ映像信号との関係は図３の通りである。
【００３６】
このＮビットデジタル信号の黒基準期間における信号レベルを検出するにあたり、一般的に動作の定常状態ではそのレベルはフルスケールの１／４から１／２を超えることはありえないので、データ抽出回路４の処理ならびに出力のビット数としては、Ｎビットと同じないしはそれより小さいＭビットに設定される。すなわち、Ａ／Ｄコンバータ３より出力されるＮビットデジタル信号からは、データ抽出回路４にて、入力アナログ映像信号の水平ブランキング期間における黒基準期間にアクティブ期間が存在するクランプパルスのアクティブ期間で加算平均して黒レベル（直流電圧）が抽出されて、クランプパルスの周期を持つＭビットデジタルデータとして出力され、さらにＭビットＤ／Ａコンバータ５でアナログデータに変換されて第１の引き算回路７と第２の引き算回路９とに入力される。
【００３７】
第１の引き算回路７では、クランプパルスのアクティブ期間において、ＭビットＤ／Ａコンバータ５の出力アナログデータと基準電圧源６の電圧との差を算出し、その差に従ってコンデンサ８を充放電して直流制御回路２の制御端子２ａに与える制御端子電圧を発生する構成をとっている。すなわち、ＭビットＤ／Ａコンバータ５より出力されるアナログデータが基準電圧源６の電圧よりも小さいときはコンデンサ８を充電して直流制御回路２の制御端子２ａに与える制御端子電圧を上昇させてＡ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を上昇させる。逆に、ＭビットＤ／Ａコンバータ５より出力されるアナログデータが基準電圧源６の電圧よりも大きいときは、コンデンサ８を放電して直流制御回路２の制御端子２ａに与える制御端子電圧を下降させてＡ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を下降させる。
【００３８】
この第１の引き算回路７は比較的微小な電流でコンデンサ８へ緩やかに充放電を行い、Ａ／Ｄコンバータ３の出力デジタル映像信号の黒レベルを所定のレベルに安定に維持する働きをしている。
【００３９】
第２の引き算回路９では、クランプパルスのアクティブ期間において、ＭビットＤ／Ａコンバータ５の出力アナログデータと基準電圧源６の電圧との差を算出し、その差が所定のリミット電圧より大きいときのみ、その差に従って第１の引き算回路７より大きな電流でコンデンサ８の充放電を早めて、直流制御２の制御端子２ａに与える制御端子電圧を急速に復帰させる構成をしている。すなわち、ＭビットＤ／Ａコンバータ５より出力されるアナログデータが基準電圧源６の電圧よりもリミット電圧を超えて小さいときはコンデンサ８を急速に充電して直流制御回路２の制御端子２ａに与える制御端子電圧を上昇させてＡ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を急速に上昇させる。逆に、ＭビットＤ／Ａコンバータ５より出力されるアナログデータが基準電圧源６の電圧よりもリミット電圧を超えて大きいときは、コンデンサ８を急速に放電して直流制御回路２の制御端子２ａに与える制御端子電圧を下降させてＡ／Ｄコンバータ３に入力するアナログ映像信号の直流電圧を急速に下降させる。
【００４０】
上述の実施の形態によれば、Ａ／Ｄコンバータ３の出力デジタル映像信号の黒レベルが大きく変動しても、所定のレベルに短時間に収束させることができる。また、一瞬のノイズはデータ抽出回路４におけるクランプパルスアクティブ期間内で平均化されてその出力データの大きな変化はおこらないので、第２の引き算回路９は動作せず、充放電の誤動作にはならない。
【００４１】
上述の実施の形態による、第１の引き算回路７と第２の引き算回路９における入力差電圧、すなわちＭビットＤ／Ａコンバータ５の出力アナログデータと基準電圧源６の電圧との差電圧とコンデンサ８への充放電電流との関係は、図４で示す特性図の通りである。この図４の特性が示すように、リミット電圧前後での充放電電流の急激な不連続変化が無いので、ＭビットＤ／Ａコンバータ５の出力アナログデータと基準電圧源６の電圧との引き算結果が所定のリミット電圧をわずかに超えた場合の充放電電流の増加は、大きく超えた場合とは異なりその超えた電圧に応じた量である。その結果、コンデンサ８への急速な充放電による、Ａ／Ｄコンバータ３に入力されるアナログ映像信号の直流電圧の上昇下降、ひいてはＡ／Ｄコンバータ３の出力デジタル映像信号の黒レベルの上昇下降が所定のレベルを超えて高くなり過ぎることや、低くなり過ぎることはなくなり、そのことに由来する映像の乱れが発生しない。
【００４２】
この第２の引き算回路９として用いられる、不感機構内蔵演算増幅回路の構成例は図２に示す通りである。図２において、２３，２４，２６，２７，２８，２９，３０，３１，３２，３５，３６はｎチャンネルトランジスタ、２１，２２，２５，３３，３４はｐチャンネルトランジスタ、３７，３８，４０は定電流源、３９はクランプパルスアクティブ期間のみオンする定電流源、４１は図１の基準電圧源６から接続される第１入力端子、４２は図１のＭビットＤ／Ａコンバータ５から接続される第２入力端子、４３は図１のコンデンサ８へ接続される出力である。
【００４３】
ｎチャンネルトランジスタ２６，２７は同一特性のトランジスタで構成し、そのゲートとソース間の差電圧をＶｇｓ１とする。また、ｎチャンネルトランジスタ２３，２４は同一特性のトランジスタで構成し、そのゲートとソース間の差電圧をＶｇｓ２とし、Ｖｇｓ２＞Ｖｇｓ１とする。
【００４４】
図２において、第２入力端子４２の電圧が｜入力２−入力１｜＜（Ｖｇｓ２−Ｖｇｓ１）
の時、すなわちＭビットＤ／Ａコンバータ５より出力されるアナログデータから基準電圧源６の電圧を減じた引き算結果が（Ｖｇｓ２−Ｖｇｓ１）で規定されるリミット電圧よりも小さい時は、Ｖｇｓ２＞Ｖｇｓ１であるので、ｐチャンネルトランジスタ２５のゲート電圧が、ｐチャンネルトランジスタ２１，２２のゲート電圧よりも低い。そのため、クランプパルスアクティブ期間において流れる定電流源３９の電流の大部分はｐチャンネルトランジスタ２５に流れる。それによりｎチャンネルトランジスタ３５，３６のゲート電圧が上昇してオンし、ｐチャンネルトランジスタ２１，２２にわずかに流れる電流もｎチャンネルトランジスタ３５，３６に流れ、ｎチャンネルトランジスタ２８，２９には全く電流は流れない。従って、ｎチェンネルトランジスタ３１，３２およびｐチャンネルトランジスタ３３，３４には全く電流は流れず、従って出力４３における電流の入出力は発生せず、引き算回路としてコンデンサ８を充放電する動作はしない。
【００４５】
一方、第２入力端子４２の電圧が｜入力２−入力１｜＞（Ｖｇｓ２−Ｖｇｓ１）の時、すなわちＭビットＤ／Ａコンバータ５より出力されるアナログデータから基準電圧源６の電圧を減じた引き算結果が（Ｖｇｓ２−Ｖｇｓ１）で規定されるリミット電圧よりも大きい時は、ｐチャンネルトランジスタ２１あるいは２２のゲート電圧の方がｐチャンネルトランジスタ２５のゲート電圧よりも低くなるので、ｐチャンネルトランジスタ２５はオフして、クランプパルスアクティブ期間において流れる定電流源３９の電流は第１入力端子４１と第２入力端子４２との差電圧、すなわちＭビットＤ／Ａコンバータ５より出力されるアナログデータから基準電圧源６の電圧を減じた引き算結果に応じてｐチャンネルトランジスタ２１とｐチャンネルトランジスタ２２のソース電圧が一致する電圧Ｖｇｓになるような電流が各々のｐチャンネルトランジスタ２１，２２に流れ、その差電流に比例した電流が出力４３から入出力して、引き算回路としてコンデンサ８を充放電する動作をする。
【００４６】
上述の実施の形態によれば、Ａ／Ｄコンバータ３の出力デジタル映像信号の黒レベルが大きく変動した際、ＭビットＤ／Ａコンバータ５の出力アナログデータと基準電圧源６の電圧との差が大きくなり、（Ｖｇｓ２−Ｖｇｓ１）で規定されるリミット電圧を超えると直ちにその差電流に比例した電流が出力４３から入出力してコンデンサ８を短時間に充放電するので、黒レベルが大きく変化することに由来する映像の乱れが一定期間継続することはない。
【００４７】
さらに、本発明は、本特許請求の範囲内に入るような代替え、修正、応用および変更を全て含むものとする。
【産業上の利用可能性】
【００４８】
本発明にかかる信号直流電圧安定化回路は、映像信号の黒レベルが所定のレベル近傍に存在する定常状態では、クランプ機構に由来するノイズが小さい高画質な映像が得られ、また、映像信号の黒レベルが所定のレベルから大きく変動した場合でも、画像の乱れが無い高画質な映像が得られるという効果を有し、高画質な映像機器等を実現するのに有用である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１にかかる信号直流電圧安定化回路の構成を示す回路図である。
【図２】本発明の実施の形態１における不感機構内蔵演算増幅回路の構成例を示す回路図である。
【図３】本発明の実施の形態１の動作を示すタイミング図である。
【図４】本発明の実施の形態１における引き算回路の入力差電圧とコンデンサへの充放電電流との関係を示す特性図である。
【図５】従来例における引き算回路の入力差電圧とコンデンサへの充放電電流との関係を示す特性図である。
【図６】他の従来例における引き算回路の入力差電圧とコンデンサへの充放電電流との関係を示す特性図である。
【図７】従来例の信号直流電圧安定化回路の構成を示す回路図である。
【図８】他の従来例のクランプ装置の構成を示す回路図である。
【符号の説明】
【００５０】
１    利得可変増幅器
１Ａ    増幅器
２    直流制御回路
３    ＮビットＡ／Ｄコンバータ
４    データ抽出回路
５    ＭビットＤ／Ａコンバータ
６    基準電圧を発生する基準電圧源
７    第１の引き算回路
８    コンデンサ
９    第２の引き算回路
２３，２４，２６〜２８，２９〜３２，３５，３６    ｎチャンネルトランジスタ
２１，２２，２５，３３，３４    ｐチャンネルトランジスタ
３７，３８，４０    定電流源
３９    クランプパルスアクティブ期間のみオンする定電流源
４１    第１入力端子
４２    第２入力端子
４３    出力端子
【図１】
2006014003.tif 000003
【図２】
2006014003.tif 000004
【図３】
2006014003.tif 000005
【図４】
2006014003.tif 000006
【図５】
2006014003.tif 000007
【図６】
2006014003.tif 000008
【図７】
2006014003.tif 000009
【図８】
2006014003.tif 000010