(57)【要約】【課題】非晶質半導体膜が形成された複数の基板をヒータによって加熱する際に、半導体膜の結晶性のばらつきを小さくすると共に、ヒータの寿命を可及的に延ばす。【解決手段】非晶質半導体膜が形成された複数の基板２０を加熱する加熱装置５０であって、複数の基板２０が収容される処理室１０と、処理室１０の内部に収容された各基板を加熱する複数のヒータ３０と、複数のヒータ３０によって加熱されることにより各基板２０に対して輻射熱を放射する伝熱部４０と、各基板２０の温度が所定範囲に入るように、各ヒータ３０の発熱量を制御する第１制御部６０ａと、基板２０の加熱開始時から所定時間経過した後に、第１制御部６０ａにより制御された各ヒータ３０の発熱量のうちの少なくとも１つを、基板２０の加熱終了時まで零にする第２制御部６０ｂとを備えている。【選択図】図１
2006253523.tif 000002
【特許請求の範囲】
【請求項１】
非晶質半導体膜が形成された複数の基板を加熱する加熱装置であって、
上記複数の基板が収容される処理室と、
上記処理室の内部に収容された各基板を加熱する複数のヒータと、
上記各基板の温度が所定範囲に入るように、上記各ヒータの発熱量を制御する第１制御部と、
上記複数の基板の加熱開始時から所定時間経過した後に、上記第１制御部により制御された各ヒータの発熱量のうちの少なくとも１つを、上記複数の基板の加熱終了時まで零にする第２制御部とを備えていることを特徴とする加熱装置。
【請求項２】
請求項１に記載された加熱装置において、
上記処理室には、上記複数のヒータによって加熱される伝熱部が設けられ、
上記基板は、上記伝熱部からの輻射熱によって加熱されるように構成されていることを特徴とする加熱装置。
【請求項３】
請求項１に記載された加熱装置において、
上記複数のヒータは、上記処理室の上下方向に並んで配設され、
上記第２制御部は、上記上下方向に並んだ複数のヒータのうち、上側の少なくとも１つのヒータの発熱量を零にするように構成されていることを特徴とする加熱装置。
【請求項４】
請求項１に記載された加熱装置において、
上記基板は、表示装置を構成するアクティブマトリクス基板に形成されることを特徴とする加熱装置。
【請求項５】
非晶質半導体膜が形成された複数の基板を加熱する加熱方法であって、
上記複数の基板を処理室の内部に収容する収容工程と、
上記収容された複数の基板を、上記処理室の内部に設けられた複数のヒータの全てにより、上記各基板の温度が所定範囲に入るように、上記各ヒータの発熱量を制御して加熱する第１加熱工程と、
上記第１加熱工程で加熱された基板を、上記制御された各ヒータの発熱量のうちの少なくとも１つを零にして加熱する第２加熱工程とを備えることを特徴とする基板の加熱方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加熱装置及び加熱方法に関するものであり、特に、基板上の非晶質半導体膜に対してヒータによる加熱を行うための加熱装置及び加熱方法に関するものである。
【背景技術】
【０００２】
ガラス基板等の絶縁基板上に形成された非晶質半導体膜に対して、ヒータによる加熱、レーザによる加熱、或いは、ヒータ及びレーザによる加熱の双方を行うことにより、非晶質半導体膜を結晶化させたり、その結晶化を向上させる技術が広く研究されている。
【０００３】
上記技術により得られた結晶質半導体膜は、多くの結晶粒により構成されているため、多結晶質半導体膜と呼ばれている。例えば、特許文献１には、表面平坦性の良好な多結晶質シリコン膜（例えば、ポリシリコン膜等）を得ることができる製造装置が開示されている。このような多結晶質半導体膜は、非晶質半導体膜よりも結晶性が高いので、電子移動速度が高く、電気的特性に優れている。例えば、この電気的特性に優れたポリシリコン膜を用いて液晶パネルを作製すると、画像の最小単位である画素毎に設けられるＴＦＴ（Thin Film Transistor）だけでなく、ドライバやコントロール回路というような周辺回路もＴＦＴを搭載した基板、いわゆる、アクティブマトリクス基板上に作製することができる。この技術は、モノリシック（Monolithic）と呼ばれ、液晶表示装置において、大幅なコストダウン、コンパクト化、及び信頼性の向上を図ることができる。そのため、ポリシリコン薄膜を製造するための研究開発が活発に行われている。
【０００４】
このポリシリコン膜を製造する方法として、例えば、非晶質半導体膜であるアモルファスシリコン膜に、ニッケル、パラジウム、鉛等の触媒を、プラズマ処理法、蒸着法、イオン注入法、スパッタリング法、溶液塗布法等により微量添加した後、そのアモルファスシリコン膜を、ヒータを用いて窒素雰囲気下で５５０℃で４時間程度加熱することにより、良好な電気的特性のポリシリコン膜を形成するという技術が知られている。
【０００５】
さらに、上記ヒータによる加熱を行った後に、レーザによる加熱を行い、２段階で結晶化させることによって、１段階での結晶化よりも、良好な電気的特性を有するポリシリコン膜を形成する技術も知られている。
【０００６】
上記のような２段階による結晶化では、１段階目のヒータによる加熱条件と、２段階目のレーザによる加熱条件とをそれぞれ最適化する必要がある。特に、良好な電気的特性を有するポリシリコン膜を安定して製造するには、まず１段階目のヒータによる加熱条件を最適化して、結晶化率、言い換えれば、非晶質領域の分率を所定の範囲内に収めることが重要である。
【０００７】
ここで、図１０〜図１２は、アモルファスシリコン膜が形成された基板をヒータによって加熱した後、その基板の表面を光学顕微鏡（倍率：１０００）を用いて観察した写真である。この図１０〜図１２において、淡色の部分は結晶質領域であり、濃色の部分は非晶質領域である。上記の非晶質領域の分率は、一定領域内における非晶質領域の占有面積を画像処理により解析することによって求められる。なお、図１０、図１１及び図１２における非晶質領域の分率は、それぞれ５０％、２３％及び４％程度である。
【特許文献１】特開２００４−１５８８３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、近年、液晶パネルの分野では、その生産効率の向上のために、ポリシリコン膜を形成する母基板（マザーガラス）が、例えば、６２０ｍｍ×７５０ｍｍ以上というように、大面積化する傾向にある。そのため、液晶パネル用の基板では、基板の面内を均一に加熱することが困難になってきている。例えば、基板を１枚ずつ処理する枚葉式の加熱の場合には、基板面内において加熱が不均一になってしまい、また、基板を複数枚ずつ処理するバッチ式の加熱の場合には、基板面内だけでなく、基板間でも加熱が不均一になってしまう。そのため、１段階目のヒータによるバッチ式の加熱では、非晶質領域分率を所定の範囲内に収めることが益々困難になってきている。
【０００９】
また、基板を加熱するためのヒータは、一般に長期使用により劣化するので、そのヒータの劣化によって、半導体膜の製造中に加熱の制御が予期せずに効かなくなる恐れがある。さらに、大面積の基板を加熱するための加熱装置は、複数のヒータを備えているので、長期使用により複数のヒータのうちの何れかが劣化すると、その劣化したヒータに起因して、加熱装置内での加熱が不均一になってしまう。このように、ヒータの長期使用による劣化によっても、半導体膜の結晶性がばらつくことが予想される。
【００１０】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、非晶質半導体膜が形成された複数の基板をヒータによって加熱する際に、半導体膜の結晶性のばらつきを小さくすると共に、ヒータの寿命を可及的に延ばすことにある。
【課題を解決するための手段】
【００１１】
本発明者らは、バッチ式の加熱における非晶質領域の分率を所定の範囲内に収めるべく、基板の加熱条件の検討を開始した。
【００１２】
図３は、基板をヒータによって加熱するための処理室１１０の斜視図である。
【００１３】
この処理室１１０は、例えば、２０枚の基板１２０を互いに平行に所定間隔で収容するように構成されている。また、処理室１１０は、下側からＺＯＮＥ１〜ＺＯＮＥ４に区分されている。そして、処理室１１０内には、各ＺＯＮＥ１〜ＺＯＮＥ４毎に制御可能なヒータが設けられている。さらに、処理室１１０では、加熱条件を検討するために、ＺＯＮＥ１、ＺＯＮＥ２、ＺＯＮＥ３及びＺＯＮＥ４に対して、代表基板ａ、代表基板ｂ、代表基板ｃ及び代表基板ｄがそれぞれ設定されている。そして、各代表基板ａ〜代表基板ｄには、図４に示すように、温度測定点である測定ポイントＰ１〜Ｐ９が設定されている。
【００１４】
図１３は、処理室１１０内に収容された２０枚の基板１２０の最終到達温度が６００℃±３℃以内になるように加熱したときの各代表基板ａ〜ｄの中央の測定ポイントＰ５における表面温度の推移を示した図である。また、図１５は、図１３に示すような加熱条件で加熱したときの各基板１２０の非晶質領域の分率の値を示す。図中の黒丸印は、それぞれの基板１２０内の測定ポイントＰ１〜Ｐ９の９点での平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その測定ポイントＰ１〜Ｐ９における非晶質領域の分率の値の最大値であり、下側の−印が、その測定ポイントＰ１〜Ｐ９における非晶質領域の分率の値の最小値である。
【００１５】
検討当初は、基板毎の最終到達温度が６００℃±３℃以内になれば、良好な半導体膜が得られると考えていたが、実際には、図１５に示すように、基板番号１〜５という下側の基板１２０において、非晶質領域の分率の値がばらついてしまう結果となった。これは、基板毎のヒータによる加熱量、言い換えれば、図１３に示すような表面温度の差が、そのまま、半導体膜の結晶化の差となって現れたものであると推察された。
【００１６】
次に、本発明者らは、上記のような知見から、基板毎にできるだけ同じ加熱量を与えるべく、全加熱時間を細分化して、その細分化された各時間毎に、到達温度、その許容範囲等の条件を予め設定してＰＩＤ制御するようにした。図１４は、上記のように、細分化された時間毎に条件を設定して、基板１２０を加熱したときの各代表基板ａ〜ｄの測定ポイントＰ５における表面温度の推移を示した図である。なお、図中の太実線の曲線ｅは、代表基板ａ〜ｄでの各測定ポイントＰ１〜Ｐ９における表面温度の最大値と最小値との差の推移を、図中の右軸（温度差）のスケールで示したものである。
【００１７】
しかし、上記のような場合でも、図１４に示したように、確かに基板毎の表面温度の差は小さくなるものの、半導体膜の結晶性のばらつきについては、１段階目のヒータによる加熱での非晶質領域の分率の目標範囲とする、例えば、基板面内平均で２１〜２５％という範囲に収まらなかった。
【００１８】
このように、細分化された各時間毎に条件を設定してＰＩＤ制御するような加熱方法は、半導体膜の結晶性のばらつきが所望の範囲内に収まらないだけでなく、ヒータの寿命については全く考慮されていない。
【００１９】
そこで、本発明では、複数のヒータのうちの一部を完全にオフにして、つまり、複数のヒータの各発熱量のうちの少なくとも１つを零にして、発熱量を零にした領域では、基板上の半導体膜に対して、基板自体の余熱及び周囲のヒータによる加熱が与えられるようにした。すなわち、上記課題を解決するために、本発明は、複数の基板の各温度が所定範囲に入るように複数のヒータの各発熱量を制御する温度制御と、各ヒータの発熱量のうちの少なくとも１つを零にする温度制御との双方を用いて、複数の基板を同時に加熱するものである。これにより、半導体膜の結晶性のばらつきが小さくできると共に、ヒータの寿命を延ばすことができる。
【００２０】
具体的に、本発明に係る加熱装置は、非晶質半導体膜が形成された複数の基板を加熱する加熱装置であって、上記複数の基板が収容される処理室と、上記処理室の内部に収容された各基板を加熱する複数のヒータと、上記各基板の温度が所定範囲に入るように、上記各ヒータの発熱量を制御する第１制御部と、上記複数の基板の加熱開始時から所定時間経過した後に、上記第１制御部により制御された各ヒータの発熱量のうちの少なくとも１つを、上記複数の基板の加熱終了時まで零にする第２制御部とを備えていることを特徴とする。
【００２１】
上記の構成によれば、第１制御部を機能させることによって、複数の基板の各温度が所定範囲に入るように、複数のヒータの各発熱量が制御されるので、処理室内の各基板が均一に加熱される。そのため、各基板上の半導体膜は、結晶性のばらつきが小さく形成される。そして、第２制御部を機能させることによって、基板の加熱開始時から所定時間経過した後に、第１制御部で制御された各ヒータの各発熱量のうちの少なくとも１つが基板の加熱終了時まで零になる。このとき、発熱量が零になったヒータに対応する処理室内の基板では、半導体膜の結晶化が、基板自体に溜まった余熱、及び発熱量が第１制御部に制御されることで零になっていない周囲のヒータからの加熱によって、その周囲のヒータに対応する位置にある基板上の半導体膜と同程度に進行する。しかも、複数のヒータの各発熱量のうちの少なくとも１つが零であるので、ヒータの劣化も抑制される。従って、半導体膜の結晶性のばらつきが小さくなると共に、ヒータの寿命が可及的に延びることになる。
【００２２】
上記処理室には、上記複数のヒータによって加熱される伝熱部が設けられ、上記基板は、上記伝熱部からの輻射熱によって加熱されるように構成されていてもよい。
【００２３】
上記の構成によれば、処理室内の基板に対して輻射熱を放射する伝熱部が処理室内に設けられているので、発熱量が零になったヒータに対応する処理室内の基板では、半導体膜の結晶化が、基板自体に溜まった余熱、発熱量が第１制御部に制御されることで零になっていない周囲のヒータからの加熱、及び伝熱部に溜まった余熱によって、その周囲のヒータに対応する位置にある基板上の半導体膜と同様に進行することになる。このとき、基板に与えられる加熱量が、伝熱部の余熱の分だけ増えるので、第２制御部を機能させて、ヒータの発熱量を零にする時間をより長くすることが可能になり、ヒータの寿命が延びることになる。
【００２４】
上記複数のヒータは、上記処理室の上下方向に並んで配設され、上記第２制御部は、上記上下方向に並んだ複数のヒータのうち、上側の少なくとも１つのヒータの発熱量を零にするように構成されていてもよい。
【００２５】
上記の構成によれば、熱は一般的に上方向に向かって伝わるので、処理室内の上側にある基板上の半導体膜は、下側にある基板よりも加熱され、結晶性が高くなる傾向にあるものの、第２制御部を機能させることによって、処理室内の上側に設けられたヒータの発熱量が零になる。そのため、発熱量が零になったヒータに対応する処理室内の上側の基板では、半導体膜の結晶化が、基板自体に溜まった余熱、及び処理室内の下側に設けられた発熱量が第１制御部に制御されることで零になっていないヒータからの加熱によって、その処理室内の下側のヒータに対応する位置にある基板上の半導体膜と同様に進行することになる。
【００２６】
上記基板は、表示装置を構成するアクティブマトリクス基板に形成されていてもよい。
【００２７】
上記の構成によれば、表示装置を構成するアクティブマトリクス基板は、益々大きくなる傾向があり、基板間及び基板面内で加熱温度のばらつき、及び結晶性のばらつきが大きくなる可能性が高いので、本発明の作用効果が有効に奏せられる。
【００２８】
また、本発明に係る加熱方法は、非晶質半導体膜が形成された複数の基板を加熱する加熱方法であって、上記複数の基板を処理室の内部に収容する収容工程と、上記収容された複数の基板を、上記処理室の内部に設けられた複数のヒータの全てにより、上記各基板の温度が所定範囲に入るように、上記各ヒータの発熱量を制御して加熱する第１加熱工程と、上記第１加熱工程で加熱された基板を、上記制御された各ヒータの発熱量のうちの少なくとも１つを零にして加熱する第２加熱工程とを備えることを特徴とする。
【００２９】
上記の方法によれば、第１加熱工程では、複数の基板の各温度が所定範囲に入るように、複数のヒータの各発熱量を制御して複数の基板を加熱するので、処理室内の各基板が均一に加熱される。そのため、各基板上の半導体膜は、結晶性のばらつきが小さく形成される。そして、第２加熱工程では、結晶性のばらつきが小さく形成された半導体膜を有する上記各基板を、第１加熱工程で制御された各ヒータの各発熱量のうちの少なくとも１つを零にして加熱することになる。このとき、発熱量が零になったヒータに対応する処理室内の基板では、半導体膜の結晶化が、基板自体に溜まった余熱、及び発熱量が零になっていない周囲のヒータからの加熱によって、その周囲のヒータに対応する位置にある基板上の半導体膜と同程度に進行する。しかも、複数のヒータの各発熱量のうちの少なくとも１つが零であるので、ヒータの劣化も抑制される。従って、半導体膜の結晶性のばらつきが小さくなると共に、ヒータの寿命が可及的に延びることになる。
【発明の効果】
【００３０】
本発明によれば、複数のヒータの各発熱量のうちの少なくとも１つを零にして、発熱量を零にした領域では、基板上の半導体膜に対して、基板自体の余熱及び周囲のヒータによる加熱が与えられるようにしたので、半導体膜の結晶性のばらつきを小さくできると共に、ヒータの寿命を延ばすことができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
【００３２】
《発明の実施形態１》
図１〜図７は、本発明に係る実施形態１の加熱装置５０及び加熱方法を示している。
【００３３】
まず、加熱装置５０について説明する。
【００３４】
図１は、加熱装置５０を構成する処理室１０の上下方向に沿った縦断面図であり、図２は、加熱装置５０のブロック図である。また、図３は、処理室１０の斜視図である。
【００３５】
加熱装置５０は、図２に示すように、処理室１０と制御部６０とを備えている。
【００３６】
処理室１０は、図１に示すように、その内壁に設けられた伝熱部４０と、伝熱部４０の外側に設けられたヒータ３０とを備えている。また、処理室１０には、窒素ガスを導入するためのガス導入口（不図示）が設けられている。さらに、処理室１０は、図３に示すように、例えば、２０枚の基板２０を互いに平行に所定間隔で収容するように構成され、下側からＺＯＮＥ１〜ＺＯＮＥ４の４つの領域に区分されている。
【００３７】
伝熱部４０は、例えば、石英により形成され、ヒータ３０によって加熱されると共に、基板２０に対して輻射熱を放射するように構成されている。
【００３８】
ヒータ３０は、ＺＯＮＥ１に対応した位置にある第１ヒータ３０ａ、ＺＯＮＥ２に対応した位置にある第２ヒータ３０ｂ、ＺＯＮＥ３に対応した位置にある第３ヒータ３０ｃ、及びＺＯＮＥ４に対応した位置にある第４ヒータ３０ｄを備えている。そして、各ヒータ３０ａ〜３０ｄの発熱量は、第１制御部６０ａと第２制御部６０ｂとを有する制御部６０によって制御される。
【００３９】
第１制御部６０ａは、処理室１０内に収容された各基板２０の温度が所定範囲に入るように、各ヒータ３０ａ〜３０ｄの発熱量を制御するためのものである。
【００４０】
第２制御部６０ｂは、基板２０の加熱開始時から所定時間経過した後に、第１制御部６０ａにより制御された各ヒータ３０ａ〜３０ｄの発熱量のうちの少なくとも１つを、基板２０の加熱終了時まで零にするためのものである。
【００４１】
加熱装置５０は、予め実験的に加熱条件を検討した後、基板２０の加熱に要する全加熱時間を細分化して、その細分化された各時間毎に、到達温度、その許容範囲等の加熱条件を設定してＰＩＤ制御するように構成されている。そして、第１制御部６０ａ及び第２制御部６０ｂには、所定の加熱プログラムがそれぞれ組み込まれている。
【００４２】
図５は、上記のように、細分化された時間毎に加熱条件を設定して、基板２０を加熱したときの各代表基板ａ〜ｄの測定ポイントＰ５における表面温度の推移を示した図である。
【００４３】
ここで、処理室１０では、図３に示すように、基板の加熱条件を検討するために、ＺＯＮＥ１、ＺＯＮＥ２、ＺＯＮＥ３及びＺＯＮＥ４に対して、代表基板ａ、代表基板ｂ、代表基板ｃ及び代表基板ｄがそれぞれ設定されている。さらに、各代表基板ａ〜ｄには、図４に示すように、温度測定点である測定ポイントＰ１〜Ｐ９がそれぞれ設定されている。
【００４４】
例えば、図５に示すような加熱条件では、第１制御部６０ａに対して、各代表基板ａ〜ｄの測定ポイントＰ１〜Ｐ９の温度が、上記細分化された時間毎に所定の温度範囲に入るように、処理室１０内の各ヒータ３０ａ〜３０ｄの発熱量を制御するような加熱プログラムが組み込まれ、また、第２制御部６０ｂに対して、加熱開始から４５分経過した後に、第２ヒータ３０ｂ、第３ヒータ３０ｃ及び第４ヒータ３０ｄの発熱量を加熱終了まで零にするような加熱プログラムが組み込まれている。
【００４５】
次に、上記のような構成の加熱装置５０を用いた基板２０の加熱方法について説明する。
【００４６】
基板２０は、以下に示す準備工程と、収容工程と、第１加熱工程及び第２加熱工程により構成された加熱工程とによって加熱される。
【００４７】
＜準備工程＞
まず、プラズマＣＶＤ法、スパッタリング法等を用いて、５０〜１５０ｎｍ程度の厚さで半導体膜となるアモルファスシリコン膜をガラス基板上に形成する。
【００４８】
次いで、プラズマ処理法、蒸着法、イオン注入法、スパッタリング法、溶液塗布法等により、アモルファスシリコン膜上に触媒として、ニッケル、パラジウム、鉛等を微量（例えば、１〜４ｐｐｍ）添加することにより、基板２０を作製する。
【００４９】
なお、ガラス基板上にアモルファスシリコン膜を形成する前に、例えば、シリコン酸化膜により構成されたベースコート膜を成膜して、ガラス基板からの不純物の拡散を防止してもよい。
【００５０】
＜収容工程＞
準備工程で形成した２０枚の基板２０を処理室１０内に、図３に示すように、互いに平行に所定間隔で収容する。
【００５１】
＜加熱工程＞
〜第１加熱工程〜
第１制御部６０ａによって、処理室１０内の各ヒータ３０ａ〜３０ｄの発熱量を制御しながら、処理室１０内に収容された各基板２０を加熱する。このとき、第１制御部６０ａによって、２０枚の各基板２０の温度が所定範囲に入るようになっているので、処理室１０内の各基板２０が均一に加熱される。そのため、各基板２０上の半導体膜は、結晶性のばらつきが小さく形成される。
【００５２】
〜第２加熱工程〜
第２制御部６０ｂによって、処理室１０内の上側の第２ヒータ３０ｂ、第３ヒータ３０ｂ及び第４ヒータ３０ｄの各発熱量が零になる。そして、処理室１０内の下側の第１ヒータ３０ａの発熱量は、第１加熱工程と同様に、第１制御部６０ａによって制御される。このとき、発熱量が零になった第２ヒータ３０ｂ、第３ヒータ３０ｂ及び第４ヒータ３０ｄにそれぞれ対応する処理室１０内のＺＯＮＥ２、ＺＯＮＥ３及びＺＯＮＥ４に位置する基板２０では、半導体膜の結晶化が、基板２０自体に溜まった余熱、発熱量が第１制御部６０ａに制御されることで零になっていないＺＯＮＥ１のヒータ３０ａからの加熱、及び伝熱部４０に溜まった余熱によって、ＺＯＮＥ１に位置する基板２０上の半導体膜と同様に進行することになる。
【００５３】
以上のようにして、処理室１０内に収容された２０枚の基板２０が均一に加熱され、各基板２０においてアモルファスシリコン膜がほぼ均一に溶融固化することにより、結晶性のばらつきの小さい半導体膜が製造される。
【００５４】
本発明の実施形態１の実施例として、実施形態１と同じ方法で非結晶質半導体膜が形成された基板の加熱を行った。具体的には、ガラス基板上に５０ｎｍ程度の厚さでアモルファスシリコン膜を形成した基板を作製して、触媒を添加した後、基板２０枚を１ロットとして、加熱を行った。
【００５５】
そして、加熱後の基板上の半導体膜の結晶性のばらつきを評価するために、各基板における非晶質領域の分率を測定した。非晶質領域の分率は、上記背景技術に説明したように、光学顕微鏡により半導体膜の表面を観察し、一定領域内における非晶質領域の占有面積を画像処理により解析することによって求めた。
【００５６】
図６は、本実施例における各基板の非晶質領域の分率の値を示したものである。図中の黒丸印は、各基板内の測定ポイントＰ１〜Ｐ９の９点での平均値であり、その黒丸印に連結した一対の−印は、上側の−印が、その測定ポイントＰ１〜Ｐ９における非晶質領域の分率の値の最大値であり、下側の−印が、その測定ポイントＰ１〜Ｐ９における非晶質領域の分率の値の最小値である。
【００５７】
図６に示すように、本実施例では、非晶質領域の分率が基板面内の平均で２１〜２５％という範囲に収まっており、半導体膜の結晶性のばらつきが小さくなった。
【００５８】
また、上記の結晶性のばらつきの評価の他に、加熱処理後の基板の大きさを測定して、加熱処理前に予め測定した基板の大きさと比較することにより、基板が縮まったシュリンク量（ｐｐｍ）を評価した。
【００５９】
図７は、各基板のシュリンク量の値を示すデータである。図中の領域Ｂが本実施例の基板のデータであり、図中の領域Ａ、Ｃ、Ｄ及びＥが比較例の基板のデータである。また、三角印が基板のＸ軸方向のシュリンク量で、四角印が基板のＹ軸方向のシュリンク量である。ここで、比較例は、図１３に示すような加熱条件で加熱した基板のデータである。
【００６０】
ところで、液晶表示装置は、ＴＦＴを構成する半導体膜が形成されたアクティブマトリクス基板と、カラーフィルタが形成された対向基板とを貼り合わせることにより製造される。そして、アクティブマトリクス基板を構成するガラス基板は、製造プロセス中に例えば６００℃まで加熱されるので、Ｘ方向及びＹ方向双方に僅かながら縮むものである。そのため、ガラス基板に対して加熱が不均一であると、ガラス基板の縮まる量、すなわち、シュリンク量がばらついてしまう。そうなると、アクティブマトリクス基板と対向基板とを貼り合わす際に、貼り合わせずれが発生する恐れがある。
【００６１】
しかし、図７を見れば分かるように、領域Ａ、Ｃ、Ｄ及びＥの比較例ではシュリンク量が８〜２３ｐｐｍとばらついたものの、領域Ｂの本実施例ではシュリンク量が１２〜１８ｐｐｍとばらつきが小さくなった。これにより、本実施例では、各基板が比較例よりも均一に加熱されることが示唆された。また、このようにシュリンク量が小さくなるので、上記のように、アクティブマトリクス基板と対向基板とを貼り合わす際に、貼り合わせズレを抑制することができる。
【００６２】
以上説明したように、本実施形態１によれば、第１加熱工程では、第１制御部６０ａにより、２０枚の基板２０の各温度が所定範囲に入るように、ヒータ３０ａ〜３０ｄの各発熱量を制御して各基板２０を加熱するので、処理室１０内の各基板２０が均一に加熱される。そのため、各基板２０上の半導体膜は、結晶性のばらつきが小さく形成される。
【００６３】
そして、第２加熱工程では、第２制御部６０ｂにより、第２ヒータ３０ｂ、第３ヒータ３０ｃ及び第４ヒータ３０ｄの発熱量を零にして加熱すると共に、第１制御部６０ａにより、第１ヒータ３０ａの発熱量を制御して加熱することになる。このとき、発熱量が零になった第２ヒータ３０ｂ、第３ヒータ３０ｃ及び第４ヒータ３０ｄにそれぞれ対応するＺＯＮＥ２、ＺＯＮＥ３及びＺＯＮＥ４の基板２０では、半導体膜の結晶化が、基板２０自体に溜まった余熱、発熱量が零になっていない第１ヒータ３０ａからの加熱、及び伝熱部４０に溜まった余熱によって、第１ヒータ３０ａに対応するＺＯＮＥ１の基板２０上の半導体膜と同程度に進行する。しかも、加熱開始から４５分以降において、第２ヒータ３０ｂ、第３ヒータ３０ｂ及び第４ヒータ３０ｄの発熱量が零になっているので、ヒータの劣化も抑制することができる。従って、本発明の加熱装置及び加熱方法によれば、半導体膜の結晶性のばらつきを小さくすることができると共に、ヒータの寿命を可及的に延ばすことができる。
【００６４】
また、半導体膜の結晶性のばらつきを小さくすることができるので、ＴＦＴの特性を向上させることができる。
【００６５】
さらに、加熱工程の途中で一部のヒータの発熱量を零にするので、加熱処理に要するコストを削減できる。
【００６６】
《その他の実施形態》
上記実施形態１では、複数の基板を同時に処理するバッチ式の加熱装置について説明したが、基板を１枚ずつ処理する枚様式の加熱装置についても適用することができる。
【００６７】
図８は、この枚様式の加熱装置を構成する処理室１０の斜視図である。
【００６８】
この処理室１０には、１枚の基板２０を載置する加熱ステージ２５と、加熱ステージ２５の上側に設けられた上部ヒータ３０と、加熱ステージの下側に設けられた下部ヒータ３５とを備えている。
【００６９】
基板２０は、より均一に加熱するために、図９に示すように、ブロックａ１〜ａ９の９つのブロックに区分されている。そして、上部ヒータ３０は、基板２０のブロックａ１〜ａ９に対応して、それぞれが独立制御可能なヒータＡ１〜Ａ９の９つのヒータにより構成されている。
【００７０】
なお、下部ヒータ３５も、上部ヒータ３０と同様に、複数に分割され、その分割された各々のヒータが独立制御するものであってもよい。
【００７１】
このような構成の処理室１０を有する加熱装置では、過熱され易い処理室１０内の四隅のヒータＡ６〜Ａ９の発熱量を、上記実施形態１における第２ヒータ３０ｂ、第３ヒータ３０ｃ及び第４ヒータ３０ｄと同様に、加熱の途中において零にすることで、基板１０面内の加熱量を均一にすることができる。これにより、基板面内において半導体膜の結晶性のばらつきをより小さくすることができる。
【産業上の利用可能性】
【００７２】
以上説明したように、本発明は、半導体膜の結晶性のばらつきを小さくすることができるので、基板サイズが益々大きくなっているアクティブマトリクス駆動方式の液晶表示装置について有用である。
【図面の簡単な説明】
【００７３】
【図１】実施形態１の加熱装置５０を構成する処理室１０の断面図である。
【図２】実施形態１の加熱装置５０のブロック図である。
【図３】実施形態１の加熱装置５０を構成する処理室１０の斜視図である。
【図４】実施形態１の基板２０の平面図である。
【図５】実施形態１の各代表基板ａ〜ｄの測定ポイントＰ５における表面温度の推移を示した図である。
【図６】実施例の基板毎の非晶質領域の分率のばらつきを示すグラフである。
【図７】実施例の基板毎のシュリンク量のばらつきを示すグラフである。
【図８】他の実施形態の加熱装置を構成する処理室１０の斜視図である。
【図９】他の実施形態の基板２０の平面図である。
【図１０】非晶質領域の分率が５０％程度である半導体膜の表面を光学顕微鏡によって観察した際の顕微鏡写真である。
【図１１】非晶質領域の分率が２３％程度である半導体膜の表面を光学顕微鏡によって観察した際の顕微鏡写真である。
【図１２】非晶質領域の分率が４％程度である半導体膜の表面を光学顕微鏡によって観察した際の顕微鏡写真である。
【図１３】加熱条件を検討するために、各代表基板ａ〜ｄの測定ポイントＰ５における表面温度の推移を示した第１の図である。
【図１４】加熱条件を検討するために、各代表基板ａ〜ｄの測定ポイントＰ５における表面温度の推移を示した第２の図である。
【図１５】図１３に示すような加熱条件で加熱したときの基板毎の非晶質領域の分率のばらつきを示すグラフである。
【符号の説明】
【００７４】
１０    処理室
２０    基板
３０    ヒータ
４０    伝熱部
５０    加熱装置
６０ａ  第１制御部
６０ｂ  第２制御部
【図１】
2006253523.tif 000003
【図２】
2006253523.tif 000004
【図３】
2006253523.tif 000005
【図４】
2006253523.tif 000006
【図５】
2006253523.tif 000007
【図６】
2006253523.tif 000008
【図７】
2006253523.tif 000009
【図８】
2006253523.tif 000010
【図９】
2006253523.tif 000011
【図１０】
2006253523.tif 000012
【図１１】
2006253523.tif 000013
【図１２】
2006253523.tif 000014
【図１３】
2006253523.tif 000015
【図１４】
2006253523.tif 000016
【図１５】
2006253523.tif 000017