(57)【要約】【課題】  ステレオ複合信号から左右の音声信号を分離するステレオ分離度を常に一定にするフリーラン周波数の調整方法を提供する。【解決手段】  上記課題を解決するために、本発明に係るフリーラン周波数の調整方法では、同期可能な範囲の調整点のフリーラン周波数を計測し（ステップＳ２０２）、計測結果から２つの最終調整点の候補を決定し（ステップＳ２０３）、各最終調整点の候補におけるフリーラン周波数を連続的に複数回計測して得た平均値（ステップＳ２０６）のうち中央値に近い調整点を最終調整点とする（ステップＳ２０７）。そして、この最終調整点の位相とパイロット信号の位相とを同期する（ステップＳ２０８）。【選択図】      図２
2006287318.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬ回路が有する発振回路が生成するフリーラン周波数をパイロット信号に同期させるフリーラン周波数の調整方法であって、
前記フリーラン周波数の位相とパイロット信号の位相とが同期可能な範囲の全ての調整点から任意の基準値に最も近い第１の調整点と第２の調整点を抽出し、
該第１及び第２の調整点におけるフリーラン周波数をそれぞれ連続して複数回計測し、
該計測結果の平均値をそれぞれ計算することによって第１の平均値と第２の平均値とを算出し、
該第１又は第２の平均値のうち前記基準値と最も近い平均値の調整点に前記発振回路のフリーラン周波数を調整し、
該発振回路のクロック信号の位相と前記パイロット信号の位相とを、前記ＰＬＬ回路によって同期する、
ことを特徴とするフリーラン周波数の調整方法。
【請求項２】
前記第１及び第２の調整点は、
前記同期可能な範囲における全ての調整点のフリーラン周波数を計測し、
該計測した調整点から抽出した前記同期可能な範囲の中央値に最も近い２つの調整点である、
ことを特徴とする請求項１に記載のフリーラン周波数の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置の送受信機等で用いられる発振回路が生成するフリーランクロックの周波数を調整する方法に関する。
【背景技術】
【０００２】
ＦＭラジオ受信機では、放送波から検出したステレオ複合信号をステレオ復調回路で復調することによってＬ信号とＲ信号を生成している。
例えば、マトリックス方式ステレオ復調回路では、ステレオ複合信号からＬ＋Ｒの主チャネル信号とＬ−Ｒの副チャネル信号を抽出すると共に、ステレオ複合信号に含まれる基準信号（パイロット信号、１９ｋＨｚ）から３８ｋＨｚの基準副搬送波を生成する。そして、副チャネル信号と基準副搬送波とを混合してＡＭ検波した信号と、主チャネル信号とを合成することによってＬ信号とＲ信号とを得ることができる。
【０００３】
スイッチング方式ステレオ復調回路等の他のステレオ復調回路についても、ステレオ複合信号に含まれるパイロット信号から３８ｋＨｚの信号を生成する必要がある点で同じである。
【０００４】
このため、ＦＭラジオ受信機ではステレオ複合信号から左右の音声信号（Ｌ信号とＲ信号）を分離するために、パイロット信号に同期したクロック信号をＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）等で生成している。
【０００５】
例えば、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）によって、ＰＬＬで位相同期可能な程度にパイロット信号と近接するクロック信号（以下、この時の周波数を「最終調整点」という）を生成した後に、ＰＬＬによってこのクロック信号の位相をパイロット信号の位相に同期することで生成する。
【０００６】
なお、以下の説明では、ＶＣＯで生成したクロック信号を「フリーランクロック」といい、このフリーランクロックの周波数を「フリーラン周波数」という。
特許文献１には、水平発振周波数が入力映像信号の水平同期信号周波数に追従して変化する、いわゆるマルチスキャンモニタの水平発振回路における水平フリーラン周波数を自動調整する方法について開示されている。
【０００７】
また、特許文献２には、周波数カウンタで計測した計測値が所定範囲から外れている場合に、ＶＣＯに印加する調整電圧Ｖｓを所定量変化させて、ＶＣＯのフリーラン周波数が所定範囲に含まれるように調整するフリーラン周波数の調整方式について開示されている。
【特許文献１】特開平０６−３１１３７９号公報
【特許文献２】特開２０００−０８３００３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図５は、以上に説明したフリーラン周波数の調整方法の概念を示している。
図５に示す横軸は、ＶＣＯで生成したフリーランクロックを計測して得られるフリーラン周波数を示している。例えば、ＦＭラジオ受信機に電源を入れた場合、フリーラン周波数を上昇させＰＬＬで同期可能な範囲まで周波数を上昇させる。
【０００９】
この時、ＶＣＯへの印加電圧を離散的に上昇させることで、フリーラン周波数をａ、ｂ、ｃ、ｄの順に上昇させ、その都度ＰＬＬで同期可能な範囲か否かをチェックする。
ここで、周波数や周波数計測にゆらぎが生じるため、フリーラン周波数ｄのように同期可能な範囲の境界に位置するフリーラン周波数を計測できる場合と、できない場合とが生じる。
【００１０】
すなわち、フリーラン周波数ｄがＰＬＬで同期可能な範囲と判断される場合と判断されない場合とが生じることとなるため、場合によって最終調整点をｄと判断する場合とｅと判断する場合が生じる。
【００１１】
また、受信中に放送波がモノラル信号となった場合、電力消費を抑えるためにＶＣＯをＯＦＦにする場合がある。この時、ＰＬＬ内でフィードバックされるフリーラン周波数は０となるので周波数を上昇するように制御される。そして、放送波がモノラル信号からステレオ信号に切り替わりＶＣＯがＯＮとなると、フリーラン周波数はＰＬＬで同期可能な範囲より高い周波数となる場合がある。
【００１２】
この場合、フリーラン周波数ｋ、ｊ、ｉ、ｈの順にフリーラン周波数を下降させて最終調整点まで調整するので、最終調整点はｈと判断されることとなる。
以上に説明したように、状況によってｄ、ｅ、又はｈのように異なる最終調整点が設定されると、図６に示すようにステレオ複合信号から左右の音声信号を分離するステレオ分離度が異なってしまうという問題がある。ここで、ステレオ分離度とは、ステレオ複合信号から生成されるＬ信号電圧ＶｌとＲ信号電圧Ｖｒとの比を示し、例えば、２０＊ｌｏｇ（Ｖｒ／Ｖｌ）［ｄＢ］で表される。
【００１３】
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、ステレオ複合信号から左右の音声信号を分離するステレオ分離度を常に一定にするフリーラン周波数の調整方法を提供することである。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明に係るフリーラン周波数の調整方法は、ＰＬＬ回路が有する発振回路が生成するフリーラン周波数をパイロット信号に同期させるフリーラン周波数の調整方法であって、前記フリーラン周波数の位相とパイロット信号の位相とが同期可能な範囲の全ての調整点から任意の基準値に最も近い第１の調整点と第２の調整点を抽出し、該第１及び第２の調整点におけるフリーラン周波数をそれぞれ連続して複数回計測し、該計測結果の平均値をそれぞれ計算することによって第１の平均値と第２の平均値とを算出し、該第１又は第２の平均値のうち前記基準値と最も近い平均値の調整点に前記発振回路のフリーラン周波数を調整し、該発振回路のクロック信号の位相と前記パイロット信号の位相とを、前記ＰＬＬ回路によって同期する、ことを特徴とする。
【００１５】
本発明によると、抽出した第１及び第２の調整点におけるフリーラン周波数をそれぞれ連続回計測し、第１の調整点における計測結果の平均値（第１の平均値）と第２の調整点における計測結果の平均値（第２の平均値）とを算出する。
【００１６】
これにより、第１及び第２の調整点におけるフリーラン周波数のゆらぎや計測装置自体を要因とするゆらぎ等による計測結果の誤差の影響を回避することが可能となる。
そして、第１及び第２の平均値のうち基準値と最も近い平均値の調整点に前記発振回路のフリーラン周波数を調整することによって、常に同一のフリーラン周波数の位相とパイロット信号の位相とをＰＬＬ回路で同期することが可能となるので、常にステレオ分離度を一定にすることが可能となる効果を奏する。
【発明の効果】
【００１７】
以上のように、本発明によると、ステレオ複合信号から左右の音声信号を分離するステレオ分離度を常に一定にするフリーラン周波数の調整方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について図１から図４に基づいて説明する。なお、本実施形態に係るフリーラン周波数の調整方法を実現するための装置は、ｐチャンネルとｎチャンネルＭＯＳトランジスタを製造できるＣＭＯＳプロセスにより半導体回路基盤上に成形される。
【００１９】
図１は、本実施例に係るフリーラン周波数の調整方法を実現するための装置（以下、「フリーラン周波数調整装置」という）を示す図である。
図１に示すフリーラン周波数調整装置は、ステレオ複合信号から得られるパイロット信号の位相にＶＣＯ３を同期させるＰＬＬ回路１と、このＰＬＬ回路１に対してデジタル制御を行なうＰＬＬ制御回路２と、を備えている。
【００２０】
ＰＬＬ回路１は、印加電圧に応じて発振周波数（フリーラン周波数）を変えることができる発振回路のＶＣＯ３と、このＶＣＯ３からのフリーランクロックを分周する分周器４と、ステレオ複合信号からパイロット信号を抽出して分周器４の出力信号の位相とパイロット信号の位相とを比較する位相検波回路５と、位相検波回路５で生成される位相差信号を直流化するループフィルタ６と、を備え、フリーランクロックの位相をパイロット信号の位相に同期する。
【００２１】
ここで、以上に説明したＰＬＬ回路１は一般的なＰＬＬ回路と同様の構成なので、ＰＬＬ回路１を構成するＶＣＯ３、分周器４、位相検波回路５、ループフィルタ６の詳細な動作については省略する。
【００２２】
ＰＬＬ制御回路２は、ＶＣＯ３のフリーラン周波数を検出するカウンタ回路７と、このカウンタ回路７で検出したフリーラン周波数が最終調整点となるようにＶＣＯ３を制御すると共に、このフリーラン周波数をパイロット信号に同期するようにＰＬＬ回路１を制御する自動調整回路８と、を備えている。
【００２３】
なお、本実施例に係るフリーラン周波数調整装置は、自動調整回路８で生成した制御信号に応じてＶＣＯ３への印加電圧を生成するフリーラン周波数調整回路９と、ＰＬＬ回路１に入力されるステレオ複合信号を制御する位相検波入力スイッチＳＷと、を更に備えている。
【００２４】
カウンタ回路７は、自動調整回路８から指示された期間だけフリーラン周波数をカウントし、カウント結果を自動調整回路８に通知する。例えば、本実施例では、２ｍｓ間隔でフリーラン周波数をカウントし、自動調整回路８にカウント結果を通知する。
【００２５】
自動調整回路８は、図示しない記憶部（例えば、レジスタ群）を備え、この記憶部にはＰＬＬ回路１で同期可能な範囲（以下、単に「同期可能な範囲」という）の周波数の最小値と最大値を予め記憶している。
【００２６】
そして、カウンタ回路７のカウント結果から算出したフリーラン周波数の値と、同期可能な範囲の最小値又は最大値と、を比較して、フリーラン周波数が同期可能な範囲内であるか否かを判別する。
【００２７】
フリーラン周波数が同期可能な範囲外の場合、例えば、フリーラン周波数が同期可能な範囲の最小値より小さい場合には、フリーラン周波数調整回路９に対して周波数を上げるように指示を行ない、フリーラン周波数が同期可能な範囲の最大値より大きい場合には、フリーラン周波数調整回路９に対して周波数を下げるように指示を行なう。
【００２８】
また、自動調整回路８は、ＰＬＬ制御回路２において最終調整点を決定する場合には、位相検波入力スイッチＳＷをＯＦＦ状態にして、ＰＬＬ回路１に入力されるパイロット信号を遮断し、ＰＬＬ回路１においてフリーラン周波数の位相をパイロット信号の信号と同期する場合には、位相検波入力スイッチＳＷをＯＮ状態にする制御を行なう。
【００２９】
フリーラン周波数調整回路９は、自動調整回路８からの指示に応じてＶＣＯ３への印加電圧を調整し、フリーラン周波数の制御を行なう。
本実施例に係るフリーラン周波数調整回路９は、８ビットのフリーラン周波数調整用レジスタを備え、０〜２５５の範囲でＶＣＯ３への印加電圧を調整することが可能となっている。
【００３０】
例えば、所定の抵抗値を持つ抵抗Ｒと、フリーラン周波数調整用レジスタの各ビットに対応してＯＮ／ＯＦＦが可能な電流源を並列に２５６個接続した電流源と、で抵抗Ｒでの電圧（ＶＣＯ３への印加電圧）を変化させ、この電圧をＶＣＯ３に与えることによって実現できる。
【００３１】
本実施例では、フリーラン周波数調整レジスタが０ｘ００の場合に、ＶＣＯ３が４ｋＨｚ程度のフリーラン周波数を生成し、０ｘ０１、０ｘ０２とインクリメントされる毎にフリーラン周波数が２ｋＨｚ程度上昇するように電流源と抵抗Ｒを設定している。
【００３２】
この場合、フリーラン周波数調整用レジスタが０ｘ００の場合には１つ電流源をＯＮ状態にし、０ｘ０１の場合には２つの電流源をＯＮ状態にし、０ｘＦＦの場合には２５６個の電流源をＯＮ状態にすればよい。
【００３３】
したがって、フリーラン周波数調整回路９は、自動調整回路８からの指示に応じて、例えば、周波数を上げる指示の場合にはフリーラン周波数調整用レジスタのデータを１だけインクリメントし、周波数を下げる指示の場合にはフリーラン周波数調整用レジスタを１だけデクリメントすることによってＶＣＯ３への印加電圧を変更することが可能となる。
【００３４】
以下の説明では、フリーラン周波数調整用レジスタを１だけインクリメント（又はデクリメント）することによって得るフリーラン周波数を単に「調整点」という（例えば、図３又は図５に示すａ〜ｋ）。
【００３５】
ここで、ＰＬＬ制御回路２を構成するカウンタ回路７、自動調整回路８、及びフリーラン周波数調整回路９は、ＨＤＬ（Ｈａｒｄｗａｒｅ  Ｄｅｓｃｒｉｐｔｉｏｎ  Ｌａｎｇｕａｇｅ）やＣＰＬＤ（Ｃｏｍｐｌｅｘ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ）といった論理回路によって実現することができる。
【００３６】
また、自動調整回路８においては、演算部（ＣＰＵ）と記憶部（ＲＡＭ等）によって構成し、記憶部に格納するプログラムの命令に従ってＣＰＵを実行することによっても実現可能である。
【００３７】
以上に説明した構成において、フリーラン周波数を調整する処理について図２に基づいて具体的に説明する。
図２は、図１に示したフリーラン周波数調整装置の動作を示すフローチャートである。
【００３８】
例えば、本実施例に係るフリーラン周波数装置を実装したＦＭラジオ受信機に電源が入力されると、図１に示すフリーラン周波数装置は、フリーラン周波数の調整処理を開始する（ステップＳ２００）。
【００３９】
ステップＳ２０１において、自動調整回路８は、位相検波入力スイッチＳＷをＯＦＦ状態にして、ＰＬＬ回路１に入力されるパイロット信号を遮断する。
そして、自動調整回路８は、カウンタ回路７で検出されるフリーラン周波数と、自動調整回路８が備える図示しない記憶部（例えば、複数のレジスタ）に予め記憶されている同期可能な範囲の最小値（又は最大値）と、を比較する。
【００４０】
比較の結果、フリーラン周波数が同期可能な範囲の最小値より小さい場合には、さらに、周波数を上げるようにフリーラン周波数調整回路９に指示する。フリーラン周波数調整回路９は、フリーラン周波数調整用レジスタを１だけインクリメントさせてＶＣＯ３への印加電圧を上昇させる。そして、次の調整点にフリーラン周波数が設定される。
【００４１】
自動調整回路８は、以上の処理を繰返して調整点を同期可能な範囲まで上昇させる。そして、比較の結果、調整点が同期可能な範囲内となった場合には、自動調整回路８は、処理をステップＳ２０２に移行する。
【００４２】
ステップＳ２０２において、自動調整回路８は、さらに、同期可能な範囲の最小値から最大値まで調整点を上昇させて走査する。この時、各調整点毎のフリーラン周波数をカウンタ回路７で計測して記憶する。すなわち、フリーラン周波数調整回路９に対して周波数上昇を指示する毎にカウンタ回路７による計測値を自動調整回路８が備える図示しない記憶部のレジスタに格納する。
【００４３】
ステップＳ２０２において、同期可能な範囲の調整点のフリーラン周波数をレジスタに格納する処理が完了すると、自動調整回路８は、処理をステップＳ２０３に移行する。
ステップＳ２０３において、自動調整回路８は、ステップＳ２０２で計測した各調整点から最終調整点の候補を決定する。すなわち、自動調整回路８が有する記憶部に記憶された同期可能な範囲の最小値と最大値を読み出してその中央値を算出し、この中央値に最も近い調整点をステップＳ２０２で計測した各調整点から２つ抽出する（以下、この抽出した２つの調整点を「第１の調整点」及び「第２の調整点」という）。
【００４４】
最終調整点の候補を決定すると、自動調整回路８は、処理をステップＳ２０４に移行し、ステップＳ２０３で決定した最終調整点の候補のフリーラン周波数について再度計測を行なう。
【００４５】
ステップＳ２０４において、自動調整回路８は、第１の調整点のフリーラン周波数についてカウンタ回路７で計測した値を図示しない記憶部のレジスタに格納する。そして、計測回数が閾値（例えば、１０回）以上であるか否かをチェックし（ステップＳ２０５）、閾値未満の場合にはステップＳ２０４〜Ｓ２０５の処理を繰り返し行なう。
【００４６】
ステップＳ２０５において、第１の調整点のフリーラン周波数計測回数が閾値以上の場合には、第２のフリーラン周波数について、ステップＳ２０４及びＳ２０５の処理を行ない、閾値の数だけ第２の調整点第のフリーラン周波数を計測する。
【００４７】
最終調整点の候補におけるフリーラン周波数の計測が完了すると、自動調整回路８は、処理をステップＳ２０６に移行する。
ステップＳ２０６において、自動調整回路８は、ステップＳ２０４及びＳ２０５の処理で計測した第１の調整点でのフリーラン周波数の平均値（以下、「第１の平均値」という）と第２の調整点でのフリーラン周波数の平均値（以下、「第２の平均値」という）とを算出する。
【００４８】
ステップＳ２０７において、自動調整回路８は、ステップＳ２０６で算出した第１の平均値及び第２の平均値と、ステップＳ２０３で算出した中央値とを比較し、この中央値に最も近い平均値の調整点を最終調整点とする。
【００４９】
以上の処理によって最終調整点が決定すると、自動調整回路８は、ＶＣＯ３のフリーラン周波数を最終調整点に設定し、処理をステップＳ２０８に移行する。
ステップＳ２０８において、自動調整回路８は、ＯＦＦ状態にしていた位相検波入力スイッチＳＷをＯＮ状態する。そして、ＰＬＬ回路１によって、パイロット信号の位相とフリーランクロックの位相とを同期させる。
【００５０】
以上に説明したように、ステップＳ２０４〜Ｓ２０６の処理で、第１の調整点及び第２の調整点について所定回数（閾値の回数）だけフリーラン周波数の計測を行ない、これらの平均値（第１の平均値、第２の平均値）を算出することによって、周波数自体のゆらぎや周波数計測時に生じるゆらぎの影響を受けることなく、第１の調整点及び第２の調整点のフリーラン周波数を特定することが可能となる。
【００５１】
したがって、常に同一の調整点（中央値に最も近い調整点）を最終調整点とすることが可能となる。
なお、閾値は、設計上要求されるフリーラン周波数の調整時間など必要に応じて設定すればよいが、ゆらぎの影響がなくなる程度に少ない回数を設定することが望ましい。
【００５２】
また、図２の説明は、本実施例に係るフリーラン周波数装置を実装したＦＭラジオ受信機に電源が入力された場合、すなわち、同期可能な範囲より小さい調整点を最終調整点に調整する場合について説明したが、同期可能な範囲より大きい調整点を最終調整点に調整する場合も、同様の処理によって、常に同一の調整点（中央値に最も近い調整点）を最終調整点とすることが可能となるのは当然である。
【００５３】
以上の説明において、ステップＳ２０３の処理では、最終調整点の候補を決定するために、ステップＳ２０２で算出したフリーラン周波数の中央値に最も近い２つのフリーラン周波数の調整点を最終調整点の候補としたが、これに限定する趣旨ではない。
【００５４】
例えば、同期可能な範囲内の最小値に最も近い２つの調整点を最終調整点の候補としてもよいし、同期可能な範囲内の最大値に最も近い２つの調整点を最終調整点の候補としてもよい。
【００５５】
図３は、図２に示したフリーラン周波数の調整処理（ステップＳ２０１〜Ｓ２０７）の概念図を示している。
図３に示す概念図の横軸は、フリーラン周波数を示している。また、横軸上の各点ａ〜ｋは調整点、すなわち、フリーラン周波数調整用レジスタ９を１だけインクリメント（又はデクリメント）することによって調整されるフリーラン周波数を示している。
【００５６】
なお、各調整点の間隔は、ＶＣＯ３の製造時のバラツキやゆらぎの影響によって２ｋＨｚ前後にバラツキが生じている。
（１）の区間は、ステップＳ２０１の処理を示している。すなわち、自動調整回路８からの指示によってフリーラン周波数調整用レジスタ９を１ずつインクリメントすることによって調整点を同期可能な範囲内に調整している（例えば、ａ→ｂ→ｃ）。
【００５７】
また、（２）は、ステップＳ２０２の処理を示している。すなわち、自動調整回路８からの指示によってフリーラン周波数調整用レジスタ９を１ずつインクリメントすることによって同期可能な範囲の最小値から最大値まで調整点を上昇させ（例えば、ｄ→ｅ・・・→ｉ）、各調整点でのフリーラン周波数を計測する。
【００５８】
そして、ステップＳ２０３で決定した第１の調整点（例えば、ｆ）と第２の調整点（例えば、ｇ）のそれぞれについて、ステップＳ２０４及びＳ２０５の処理によってフリーラン周波数を所定回数だけ計測する。
【００５９】
また、ステップＳ２０６で算出した第１の平均値及び第２の平均値と中央値とを比較した結果、例えば、図３に示す調整点ｆが中央値に最も近接しているので最終調整点に決定される（ステップＳ２０７）。
【００６０】
図４は、図３に示したフリーラン周波数とステレオ分離度の関係の例を示した図である。
図４に示す横軸はフリーラン周波数を示し、縦軸はステレオ複合信号から左右の音声信号を分離するステレオ分離度を示している。
【００６１】
図２及び図３で説明したように、最終調整点が常に一定に設定されるので、そのフリーラン周波数に対応するステレオ分離度も常に一定となることがわかる。
従来のフリーラン周波数の調整方法では、製品を使用するたび毎に（例えば、電源を入力するたび毎に）最終調整点が異なる場合があり、ステレオ分離度にバラツキが生じていたため、最終調整点となりうる全ての調整点についてステレオ分離度を計測した上で、ステレオ分離度が品質基準を満たしているか評価しなければならなかった。そのため、検査工数が増大していた。
【００６２】
一方、本発明に係るフリーラン周波数の調整方法では、最終調整点が常に一定なので、ステレオ分離度も常に一定となり、１つの調整点についてステレオ分離度を計測すれば品質を検査できるので、検査工数を大幅に簡素化することが可能となる。
【００６３】
また、従来のフリーラン周波数の調整方法では、ステレオ分離度にバラツキが生じていたため、例えば、図６に示す調整点ｈのように同期可能な範囲で取りうるステレオ分離度の最低値が品質基準を満たしているもののみを出荷しなければならなかったが、本発明に係るフリーラン周波数の調整方法では、例えば、図４に示す調整点ｆのようにステレオ分離度は常に一意に決定されるので、ステレオ分離度の品質基準を最低値に合わせる必要がなくなり、結果として、歩留りが向上する効果を奏する。
【図面の簡単な説明】
【００６４】
【図１】本実施例に係るフリーラン周波数の調整方法を実現するための装置を示す図である。
【図２】図１に示した本実施例に係るフリーラン周波数調整装置の動作を示すフローチャートである。
【図３】図２に示したフリーラン周波数の調整処理の概念を示す図である。
【図４】図３に示したフリーラン周波数とステレオ分離度の関係の例を示す図である。
【図５】従来のフリーラン周波数の調整方法の概念を示す図である。
【図６】従来のフリーラン周波数の最終調整点とステレオ分離度の関係の例を示す図である。
【符号の説明】
【００６５】
１      ・・・  ＰＬＬ回路
２      ・・・  ＰＬＬ制御回路
３      ・・・  ＶＣＯ
４      ・・・  分周器
５      ・・・  位相検波回路
６      ・・・  ループフィルタ
７      ・・・  カウンタ回路
８      ・・・  自動調整回路
９      ・・・  フリーラン周波数調整回路
【図１】
2006287318.tif 000003
【図２】
2006287318.tif 000004
【図３】
2006287318.tif 000005
【図４】
2006287318.tif 000006
【図５】
2006287318.tif 000007
【図６】
2006287318.tif 000008