(57)【要約】【課題】製造が容易であり、低電圧下で動作し、データ保持時間に優れた強誘電体メモリ装置及びその製造方法を提供する。本発明においてはシリコン基板１のチャネル領域（４）に対応する部分上に強誘電体層（６０）が形成される。この強誘電体層（６０）は、例えばＰＶＤＦなどの有機物よりなる。この有機物強誘電体層（６０）は１Ｖ以下の低電圧下で分極特性を示し、この分極特性は経時的に変動せず一定時間以上持続される。従って、低電圧下で動作が可能であり、また簡単な構造および製造方法をもって製造できる強誘電体メモリ装置が具現される。【選択図】図６
2009508351.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の所定領域に形成されるソース領域及びドレイン領域と、
前記ソース領域とドレイン領域との間に形成されるチャネル領域と、
前記半導体基板上の前記チャネル領域に対応する部分に形成される有機物強誘電体層と、
前記ソース領域とドレイン領域及び有機物強誘電体層上にそれぞれ形成されるソース電極とドレイン電極及びゲート電極を含んで構成され、
前記有機物強誘電体層はファンデルワールス結合及び水素結合のいずれか一つの結合を通じて半導体基板と結合されることを特徴とする強誘電体メモリ装置。
【請求項２】
前記有機物強誘電体層はＰＶＤＦ層であることを特徴とする請求項１に記載の強誘電体メモリ装置。
【請求項３】
前記有機物強誘電体層はポリフッ化ビニリデン（ＰＶＤＦ）、ＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、ＰＶＤＦ三元共重合体、奇数ナイロン、シアノ重合体（ｃｙａｎｏ−ｐｏｌｙｍｅｒ）、これらの重合体、及びこれらの共重合体のうち少なくとも一つを含むことを特徴とする請求項１に記載の強誘電体メモリ装置。
【請求項４】
前記有機物強誘電体層はβ相結晶を有することを特徴とする請求項２または３に記載の強誘電体メモリ装置。
【請求項５】
前記強誘電体層は１μｍ以下の膜厚さを有することを特徴とする請求項１に記載の強誘電体メモリ装置。
【請求項６】
半導体基板の所定領域にソース領域及びドレイン領域を形成する第１段階と、
前記ソース領域とドレイン領域との間にチャネル領域を形成する第２段階と、
前記半導体基板上の前記チャネル領域部分に１μｍ以下の膜厚さを有する有機物強誘電体層を形成する第３段階と、
前記ソース領域及びドレイン領域と前記有機物強誘電体層上に電極を形成する第４段階と、を含んで構成されることを特徴とする強誘電体メモリ装置の製造方法。
【請求項７】
前記第３段階は半導体基板を所定の表面処理溶液で処理する表面処理段階と、
半導体基板上に有機物強誘電体層を塗布する強誘電体層形成段階と、を含むことを特徴とする請求項６に記載の強誘電体メモリ装置の製造方法。
【請求項８】
前記表面処理溶液は半導体基板の表面にＨ基を生成することを特徴とする請求項７に記載の強誘電体メモリ装置の製造方法。
【請求項９】
前記表面処理溶液は、シラン（ｓｉｌａｎｅ）、アキ−シラン（ａｋｉ−ｓｉｌａｎｅ）、アリール−シラン（ａｒｙｌ−ｓｉｌａｎｅ）、フッ化アルキル−シラン（ｆｌｕｏｒｉｎａｔｅｄ  ａｌｋｙｌ−ｓｉｌａｎｅ）、過フッ素化トリエトキシシラン（ｐｅｒｆｌｕｏｒｉｎａｔｅｄ  ｔｒｉｅｔｈｏｘｙ  ｓｉｌａｎｅ）、へプタデカフルオロデシル  トリエトキシシラン（ｈｅｐｔａｄｅｃａ−ｆｌｕｏｒｏｄｅｃｙｌ  ｔｒｉｅｔｈｏｘｙ  ｓｉｌａｎｅ）の溶液のうち少なくとも一つを含むことを特徴とする請求項８に記載の強誘電体メモリ製造方法。
【請求項１０】
前記表面処理溶液は半導体基板の表面にＯＨ基を生成することを特徴とする請求項７に記載の強誘電体メモリ装置の製造方法。
【請求項１１】
前記表面処理溶液は２−プロパノール（２−ｐｒｏｐａｎｏｌ）溶液にＫＯＨを飽和させた溶液であることを特徴とする請求項１０に記載の強誘電体メモリ装置の製造方法。
【請求項１２】
前記表面処理溶液はＨ２ＳＯ４とＨ２Ｏ２を混合した溶液であることを特徴とする請求項１０に記載の強誘電体メモリ装置の製造方法。
【請求項１３】
前記強誘電体層の結晶構造をβ相に設定する強誘電体層相転移段階を含んで構成されることを特徴とする請求項６に記載の強誘電体メモリ装置の製造方法。
【請求項１４】
前記強誘電体層相転移段階は前記強誘電体層の温度を、β相結晶をなす温度以上に上昇させる温度上昇段階と、
前記強誘電体層の温度をβ相結晶温度まで単調に減少させる第１温度降下段階と、
前記強誘電体層の温度を急速に降下させる第２温度降下段階と、を含んで構成されることを特徴とする請求項１３に記載の有機物を用いた強誘電体メモリ装置の製造方法。
【請求項１５】
前記強誘電体層の相転移段階は前記強誘電体層の温度を、β相結晶をなす温度に上昇させる温度上昇段階と、
前記強誘電体層の温度を急速に降下させる温度降下段階と、を含んで構成されることを特徴とする請求項１３に記載の強誘電体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は強誘電体を用いた不揮発性メモリ装置に係り、特に製造が容易であり、低電圧下で動作し、データ保持期間に優れた強誘電体メモリ装置及びその製造方法に関する。
【背景技術】
【０００２】
現在強誘電性物質を用いてトランジスタ又はメモリ装置を具現しようとする研究が盛んに進められている。図１は強誘電体を用いたＭＦＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型メモリ装置の典型的な構造を示す断面図である。
【０００３】
図１においてシリコン基板１の所定領域にはソース領域２及びドレイン領域３が形成され、該ソース領域２とドレイン領域３との間のチャネル領域４上には強誘電体膜または強誘電体層５が形成される。この際、強誘電体層５としては、例えばＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＢＬＴ（（Ｂｉ，  Ｌａ）４Ｔｉ３Ｏ１２）などの強誘電性の特徴を有する無機物が用いられる。そして、前記ソース領域２及びドレイン領域３と強誘電体層５の上側にはそれぞれ金属材のソース電極６、ドレイン電極７及びゲート電極８が形成される。  
【０００４】
前述した構造よりなる強誘電体メモリはゲート電極８を介して印加される電圧によって強誘電体層５が分極特性を示し、このような分極特性によってソース領域２とドレイン領域３との間に導電チャネルが形成されソース電極６とドレイン電極７との間に電流が流れるようになる。特に、前述した構造ではゲート電極８を介して印加される電圧を遮断した後でも強誘電体層５の分極特性が維持し続けられる。従って、前述した構造は別のキャパシタを備えなくてもただ一つのトランジスタだけで不揮発性メモリを構成することができる構造として注目されている。
【０００５】
しかし、前述した構造よりなる強誘電体メモリにおいては次のような問題がある。すなわち、シリコン基板１上に強誘電体層５を直接に形成すれば強誘電体層５の形成時に強誘電体層５とシリコン基板１との境界面に低品質の遷移層が形成され、強誘電体層５中のＰｂ、Ｂｉのような元素がシリコン基板１中に拡散することによって高品質の強誘電体層が形成し難くなる。従って、強誘電体層５の分極特性、言い換えれば強誘電体メモリのデータの保持時間が極めて短縮されてしまうという問題が発生する。
【０００６】
従って、前述した問題点を考慮して、最近は図２に示したように、シリコン基板１と強誘電体層５との間に主に酸化物よりなるバッファ層２０を形成する、言わばＭＦＩＳ（Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造が提案されたことがある。
【０００７】
しかし、前述したＭＦＩＳ型強誘電体メモリは、まずバッファ層２０の生成のために追加の製造工程を必要とし、またそのデータ保持効果もさほど大きくなく、現在実験室水準で作られた優れた試作結果の場合でもデータ保持時間が３０日を越えていないのが実情である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は前述した事情を勘案してなされたもので、その目的は構造及び製造工程が簡単であり、データ保持時間を画期的にアップすることのできる強誘電体メモリ装置を提供するところにある。
【０００９】
本発明の他の目的は１Ｖ以下の低電圧下で動作できる強誘電体メモリ装置を提供するところにある。
【００１０】
本発明のさらに他の目的は前述した特徴を有する強誘電体メモリ装置を製造する方法を提供するところにある。
【課題を解決するための手段】
【００１１】
前述した目的を達成するために本発明の第１観点による強誘電体メモリ装置は、半導体基板の所定領域に形成されるソース領域及びドレイン領域と、前記ソース領域とドレイン領域との間に形成されるチャネル領域、前記半導体基板上の前記チャネル領域に対応する部分に形成される有機物強誘電体層、及び前記ソース領域とドレイン領域及び有機物強誘電体層上にそれぞれ形成されるソース電極とドレイン電極及びゲート電極を含んで構成され、前記有機物強誘電体層はファンデルワールス結合及び水素結合のうちいずれか一つの結合を通じて半導体基板と結合されることを特徴とする。
【００１２】
また、前記有機物強誘電体層はＰＶＤＦ層であることを特徴とする。
前記有機物強誘電体層はポリフッ化ビニリデン（ＰＶＤＦ）、ＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、又はＰＶＤＦ三元共重合体、奇数ナイロン、シアノ重合体（ｃｙａｎｏ−ｐｏｌｙｍｅｒ）、これらの重合体、及びこれらの共重合体のうち少なくとも一つを含むことを特徴とする。
前記有機物強誘電体層はβ相結晶を有することを特徴とする。
前記強誘電体層は１μｍ以下の膜厚さを有することを特徴とする。
【００１３】
本発明の第２観点に係る強誘電体メモリ装置の製造方法は、半導体基板の所定領域にソース領域及びドレイン領域を形成する第１段階と、前記ソース領域とドレイン領域との間にチャネル領域を形成する第２段階と、前記半導体基板上の前記チャネル領域部分に１μｍ以下の膜厚さを有する有機物強誘電体層を形成する第３段階、及び前記ソース領域及びドレイン領域と前記有機物強誘電体層上に電極を形成する第４段階とを含んで構成されることを特徴とする。
【００１４】
前記第３段階は半導体基板を所定の表面処理溶液で処理する表面処理段階と、半導体基板上に有機物強誘電体層を塗布する強誘電体層形成段階とを含むことを特徴とする。
前記表面処理溶液は半導体基板の表面にＨ基を生成することを特徴とする。
前記表面処理溶液は、シラン（ｓｉｌａｎｅ）、アキ−シラン（ａｋｉ−ｓｉｌａｎｅ）、アリール−シラン（ａｒｙｌ−ｓｉｌａｎｅ）、フッ化アルキル−シラン（ｆｌｕｏｒｉｎａｔｅｄ  ａｌｋｙｌ−ｓｉｌａｎｅ）、過フッ素化トリエトキシシラン（ｐｅｒｆｌｕｏｒｉｎａｔｅｄ  ｔｒｉｅｔｈｏｘｙ  ｓｉｌａｎｅ）、ヘプタデカフルオロデシル  トリエトキシシラン（ｈｅｐｔａｄｅｃａ−ｆｌｕｏｒｏｄｅｃｙｌ  ｔｒｉｅｔｈｏｘｙ  ｓｉｌａｎｅ）の溶液のうち少なくとも一つを含むことを特徴とする。
前記表面処理溶液は半導体基板の表面にＯＨ基を生成することを特徴とする。
前記表面処理溶液は２−プロパノール（２−ｐｒｏｐａｎｏｌ）溶液にＫＯＨを飽和させた溶液であることを特徴とする。
前記表面処理溶液Ｈ２ＳＯ４とＨ２Ｏ２を混合した溶液であることを特徴とする。
前記強誘電体層の結晶構造をβ相に設定する強誘電体層相転移段階を含んで構成されることを特徴とする。
前記強誘電体層相転移段階は前記強誘電体層の温度を、β相結晶をなす温度以上に上昇させる温度上昇段階と、前記強誘電体の温度をβ相結晶温度間で単調に減少させる第１温度降下段階、及び前記強誘電体層の温度を急速に降下させる第２温度降下段階と、を含んで構成されることを特徴とする。
前記強誘電体層の相転移段階は前記強誘電体層の温度を、β相結晶をなす温度に上昇させる温度上昇段階と、前記強誘電体層の温度を急速に降下させる温度降下段階と、を含んで構成されることを特徴とする。
【発明の効果】
【００１５】
以上述べたように、本発明によれば一つの簡単なトランジスタ構造をもって不揮発性メモリが具現される。従って、不揮発性メモリの製造コストを低減し、その製造工程を著しく簡単化できる利点がある。
【００１６】
また、本発明によれば、有機物強誘電体層の分極特性が１Ｖ以下に決定されるので、極めて低電圧下で動作する不揮発性メモリを具現できる。
【００１７】
また、本発明によれば、同じ方式及び構造を通じて極めて低電圧下で動作する強誘電体トランジスタを具現できる。
【発明を実施するための最良の形態】
【００１８】
以下、図面に基づき本発明に係る一実施形態を説明する。
【００１９】
まず、本発明の基本概念について説明する。
前述したように現在強誘電体メモリに使用されている強誘電性物質としては、ＰＺＴ、ＳＢＴ、ＢＬＴなどの無機物である。しかし、このような無機物は時間の経過に伴い極性（分極）特性の劣化を招きがちで、データ保持時間を長く設定するのに基本的に問題点を抱えている。また、このような無機物強誘電体は高価であり、かつ薄膜形成に高温処理が必要になることは勿論、膜形成に高価な装備を必要とするなどの問題点がある。
【００２０】
前述した無機物のほか、強誘電特性を有する有機物として多種のものが知られている。このうち代表的なものとして、ポリフッ化ビニリデン（ＰＶＤＦ）や、このＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、又はＰＶＤＦ三元共重合体が挙げられ、その他奇数ナイロン、シアノ重合体（ｃｙａｎｏ−ｐｏｌｙｍｅｒ、ｐｏｌｙａｃｒｙｌｏｎｉｔｒｉｌｅ）、これらの重合体、及びこれらの共重合体が挙げられる。前述した強誘電性有機物のうちＰＶＤＦと、その重合体、共重合体、及び三元共重合体が有機物半導体の材料として多く研究されている。
【００２１】
一般に、強誘電性有機物をメモリ装置の材料として使用するためには該当有機物が電圧に対してヒステリシス的な極性特性を揃えるべきである。しかし、前述したＰＶＤＦの場合は、図３に示したように印加電圧によってそのキャパシタンスが単調に増減する特性を示し、メモリ装置への使用に適したヒステリシス的な特性を有しない。
【００２２】
本発明者の研究によれば、ＰＶＤＦの場合はα、β、γ、δの４種類の結晶構造を有しているが、このうちβ相の結晶構造で良好なヒステリシス極性特性を有することが確認された。この際、ＰＶＤＦの相結晶をβ相に決定するためにはＰＶＤＦをβ相に相転移が起こる例えば６０〜７０℃の温度、望ましくは概略６５℃の温度、又はＰＶＤＦがβ相を示す温度でＰＶＤＦを急速冷却させる方法でＰＶＤＦをβ相に決定することができる。
【００２３】
図４は本発明によって生成されたＰＶＤＦ薄膜の電圧に対する分極特性を示したグラフであって、これはシリコン基板上にβ相を有するＰＶＤＦ薄膜を形成し、ＰＶＤＦ薄膜上に上部電極を形成した後、シリコン基板と上部電極との間に所定の電圧を印加して測定した結果である。特に、図４（ａ）はＰＶＤＦ薄膜の厚さを概略１０ｎｍ、図４（ｂ）はＰＶＤＦ薄膜の厚さを概略６０ｎｍで形成した場合を示したもので、これら薄膜は例えば３，０００ｒｐｍ以下のスピンコーティング法と１２０℃以上のアニーリング処理を通じて所定厚さのＰＶＤＦ薄膜を形成した後、ホットプレート（ｈｏｔ  ｐｌａｔｅ）上でＰＶＤＦ薄膜の温度を単調に減少させた後で、例えば６５℃温度でＰＶＤＦ薄膜を急速冷却させる方法を通じて形成した。
【００２４】
図４から分かるように、本発明によって生成されたＰＶＤＦ薄膜は、印加電圧を上昇する際に概略０〜１Ｖ間でその容量値が減少し、再び印加電圧を下降する際に概略０〜−１Ｖで容量値が上昇するという良好なヒステリシス特性を有する。
【００２５】
また図５は、前述したように生成したＰＶＤＦ薄膜の容量値が経時的に変わる程度を測定したグラフであって、図５（ａ）及び図５（ｂ）はそれぞれ図４（ａ）及び図４（ｂ）に対応するものである。
図５から分かるように、本発明によって生成されたＰＶＤＦ薄膜は、経時的にその容量値が変動せず、一定時間以上一定に維持されることが確かめられた。
【００２６】
従って、図４及び図５から確認されたように、本発明に係るＰＶＤＦ薄膜は次のような特徴を有する。
【００２７】
第１に、本発明に係るＰＶＤＦ薄膜は０Ｖで一定以上の容量値を示す。これは、外部から電圧が印加されない０ＶでもＰＶＤＦ薄膜の分極値が変更されず維持されることを意味する。すなわち、本発明に係るＰＶＤＦ薄膜は不揮発性メモリの材質として有用に使用できる。
【００２８】
第２に、本発明に係るＰＶＤＦ薄膜は１Ｖ以下の範囲内でもメモリ特性を示す。すなわち、極めて低電圧でデータ記録及び削除が可能になる。すなわち、本発明に係るＰＶＤＦ薄膜は低電圧で動作するメモリ装置を具現するのに有用に使用できる。
【００２９】
第３に、本発明に係るＰＶＤＦ薄膜は経時的にその容量値が変動せず一定に維持される特性を有する。すなわち、本発明に係るＰＶＤＦ薄膜は一度記録されたデータ値を一定時間以上保持する優れたデータ保持特性を有する。
【００３０】
次いで、図６及び図７を参照して本発明に係る強誘電体メモリ装置の構造とその製造方法について説明する。
図６は本発明に係る強誘電体メモリ装置の構造を示した断面図である。
【００３１】
本発明に係るメモリ装置は図１に示した従来のものと同じく、シリコン基板１の所定領域にはソース領域２及びドレイン領域３が形成され、このソース領域２とドレイン領域３との間のチャネル領域４上には強誘電体薄膜又は強誘電体層６０が形成される。ここで、強誘電体層６０としては前述したように強誘電性有機物が使われる。この際、強誘電性有機物としてはポリフッ化ビニリデン（ＰＶＤＦ）や、ＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、ＰＶＤＦ三元共重合体が用いられ、その他奇数ナイロン、シアノ重合体及びこれらの重合体や共重合体などが利用可能である。そして、前記ソース領域２及びドレイン領域３と強誘電体層６０の上側にはそれぞれ金属材又は導電性有機物よりなるソース電極６、ドレイン電極７及びゲート電極８が形成される。
【００３２】
図６に示した構造においては、図３のＭＦＩＳ構造とは違って、バッファ層２０が除去される。従って、シリコン基板１上に直ちに強誘電体層６０と各種電極６、７、８を形成すれば済むので、強誘電体メモリ装置の構造が一般のトランジスタの構造のように極めて簡単になる。
【００３３】
一方、図７は図６に示した強誘電体メモリ装置を製造する工程を示したフローチャートである。
図７において、まず通常の方法を通じてシリコン基板１の所定領域にソース領域２及びドレイン領域３とチャネル領域４を形成する（ＳＴ１段階）。
【００３４】
次いで、前記シリコン基板１を所定の表面処理溶液で処理する（ＳＴ２段階）。一般に、半導体装置を製造する場合にはシリコンやＧａＡｓなどの半導体基板を使用する。これら半導体基板は通常インゴット（ｉｎｇｏｔ）から所定厚さで半導体基板を切断した後、その切断された半導体基板を鏡面加工して使用する。ところが、このように半導体基板を鏡面加工する段階で半導体基板上のダングリングボンドが切断されて除去されることによって半導体基板に対する有機物の結合力が著しく低下する。すなわち、有機物などの材質が半導体基板上に付着及び積層されないという問題が発生する。
【００３５】
半導体基板に対する有機物の結合力が低くなると半導体基板上に一定厚さ以下の薄膜を形成できない。すなわち、有機物層の膜厚がやむを得ず厚くなる。強誘電体メモリは強誘電層の分極特性を用いて不揮発性メモリを具現するようにしたものである。ところが、このように半導体基板上に積層される有機物層が厚くなると該当有機物層の分極特性を得るために有機物層に高電圧を印加しなければならなくなる。すなわち、メモリ装置の駆動のために高電圧が求められるという問題が発生する。
【００３６】
従って、一定以下の低電圧下で動作できる有機物強誘電体メモリを具現するためには、必ず強誘電性有機物層の膜厚を一定以下、望ましくは１μｍ以下の薄膜で形成することが求められる。
本発明者の研究によれば、一般に有機物を半導体基板と結合させるためには、ファンデルワールス結合や水素結合が極めて有用な手段になれることが確認された。そして、前述したファンデルワールス結合や水素結合のためには半導体基板の表面にＨ基やＯＨ基を形成することが望ましい。
【００３７】
本発明者は半導体基板上にＨ基及びＯＨ基を生成するために多様な実験を施したが、その結果Ｈ基やＯＨ基の生成には、例えばシラン（ｓｉｌａｎｅ）や、ＫＯＨ又はＨ２ＳＯ４とＨ２Ｏ２の混合液を利用できることが確認された。さらに具体的に、Ｈ基の生成にはシラン（ｓｉｌｉａｎｅ）、アキ−シラン（ａｋｉ−ｓｉｌａｎｅ、ａｌｋｙｌ−ｓｉｌａｎｅ、ａｌｌｙｌ−ｓｉｌａｎｅ）、アリルシラン（ａｒｙｌ−ｓｉｌａｎｅ）、フッ化アルキルシラン（ｆｌｕｏｒｉｎａｔｅｄ  ａｌｋｙｌ−ｓｉｌａｎｅ）、過フッ素化トリエトキシシラン（ｐｅｒｆｌｕｏｒｉｎａｔｅｄ  ｔｒｉｅｔｈｏｘｙ  ｓｉｌａｎｅ）、へプタデカフルオロデシル  トリエトキシシラン（ｈｅｐｔａｄｅｃａ−ｆｌｕｏｒｏｄｅｃｙｌ  ｔｒｉｅｔｈｏｘｙ  ｓｉｌａｎｅ）などの溶液などを利用することが可能であり、ＯＨ基の生成には２−プロパノール（２−ｐｒｏｐａｎｏｌ）溶液にＫＯＨを飽和させた溶液や、Ｈ２ＳＯ４とＨ２Ｏ２を所定比率で混合した溶液を利用することができる。勿論、このような表面処理溶液としては前記溶液のほか、半導体基板にＨ基やＯＨ基を生成できるいずれのものを使用してもよい。
【００３８】
前述した表面処理溶液を用いてシリコン基板１の表面を処理した後には例えば窒素を使用するエアガン（ａｉｒ  ｇｕｎ）を用いてシリコン基板を乾燥させる。そして、例えばスピンコーティング法、真空蒸着法、スクリーンプリンティング法、ジェットプリンティング法、又はＬＢ（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ）法などを用いて基板１上に有機物強誘電体を塗布した後、例えばフッ酸（ＨＦ）希釈溶液などのエッチング溶液を用いてゲート領域を除いた不要な部分を除去して強誘電体層６０を形成する（ＳＴ３段階）。
【００３９】
特に、前記強誘電体層６０を形成した後はホットプレート上に基板１を載置し、基板１の温度が所定温度以上に上昇するように熱を加える。この際ホットプレートの温度は強誘電体層６０の結晶構造がβ相をなす温度以上になるように設定される。
【００４０】
次いで、ホットプレートを制御して基板１の温度を単調に減少させ、基板１の温度、さらに正確には強誘電体層６０の温度が例えば６０〜７０℃、望ましくは６５℃、すなわち強誘電体がβ相をなす温度に達した時に、前記基板１の温度を急速に冷却させることによって強誘電体層６０の結晶構造がβ相に固定される。
【００４１】
その後、前記結果構造上にドレイン電極６、ソース電極７及びゲート電極８を形成してメモリ装置を構成する（ＳＴ４段階）。
【００４２】
以上本発明に係る実施例を説明してきた。しかし、本発明は前述した実施例に限らず、本発明の技術的要旨を逸脱しない範囲内で多様に変更して実施することができる。
【００４３】
すなわち、例えば前記実施例では基板１上に強誘電体層６０、すなわちＰＶＤＦ層を形成した後、このＰＶＤＦ層がβ相を示す温度で基板１を急速に冷却させる方法でＰＶＤＦ層の結晶構造をβ相に決定した。
【００４４】
ところが、このような方法でメモリ装置を製造する場合、強誘電体層６０を生成した後、その上に再び各種電極６、７、８を形成する時基板１に加わる熱によって強誘電体層６０の結晶構造が変更される恐れがある。
【００４５】
従って、強誘電体層６０を形成してから直ちに強誘電体層６０の結晶構造を設定せず、ソース電極６、ドレイン電極７及びゲート電極８を形成して全てのメモリ製造工程が完了した後に強誘電体層６０の結晶構造を設定する方法が望ましい。
【００４６】
また、前述した実施例では基板１上にＨ基やＯＨ基を形成するためにシラン（ｓｉｌａｎｅ）やＫＯＨ、又はＨ２ＳＯ４とＨ２Ｏ２の混合液を用いることについて説明した。しかし、本発明は基板と有機物間にファンデルワールス結合や水素結合が図れるいずれの表面処理溶液も使用可能である。
【００４７】
また、基板１上に有機物層を積層させる方法としても、蒸着、スパッタリング法、及びスピンコーティング法のほか、現在利用可能な全ての積層方法を使用することができる。
【００４８】
また、本発明が適用される基板１としてもシリコン基板に限定されず、ＧａＡｓ基板やその他半導体装置を製造するのに用いられるいずれの基板を使ってもよい。
【００４９】
本発明は上記に開示した実施例に限定されるものではなく、むしろ、本願の請求項の精神と範囲内に含まれる様々な変更と等価な配置をカバーするものである。
【図面の簡単な説明】
【００５０】
【図１】従来のＭＦＳ型強誘電体メモリ装置の構造を示す断面図である。
【図２】従来のＭＦＩＳ型強誘電体メモリ装置の構造を示した断面図である。
【図３】一般の有機物の印加電圧−容量特性を示した特性グラフである。
【図４】（ａ）、（ｂ）は、本発明に適用された強誘電体有機物のＰＶＤＦ膜厚を変えた場合の、印加電圧−容量特性を示した特性グラフである。
【図５】（ａ）、（ｂ）は、本発明に適用された強誘電体有機物のＰＶＤＦ膜厚を変えた場合の、経過時間−容量特性を示した特性グラフである。
【図６】本発明の一実施形態による強誘電体メモリ装置の構造を示した断面図である。
【図７】本発明に係る強誘電体メモリの製造方法を説明するためのフローチャートである。
【符号の説明】
【００５１】
１    シリコン基板
２    ソース領域
３    ドレイン領域
４    チャネル領域
５    強誘電体層
６    ソース電極
７    ドレイン電極
８    ゲート電極
２０    バッファ層
６０    強誘電性有機物からなる強誘電体薄膜（強誘電体層）
【図１】
2009508351.tif 000003
【図２】
2009508351.tif 000004
【図３】
2009508351.tif 000005
【図４】
2009508351.tif 000006
【図５】
2009508351.tif 000007
【図６】
2009508351.tif 000008
【図７】
2009508351.tif 000009
【国際調査報告】
2009508351.tif 000010
2009508351.tif 000011