(57)【要約】マイクロ電子工学装置用の電子部品および電子部品の製造方法。こうした方法にかかる特定の実施形態のひとつには、下地層を工作物の上に堆積するステップと、導電層をその下地層の上に形成するステップと、が含まれる。この方法ではさらに続けて、誘電層を導電層の上に堆積するステップを行ってもよい。この下地層の材料は、誘電層の誘電率を、その下地層が導電層の下に無い場合に較べて高めるようなものである。例えば下地層は、誘電層を導電層の上に堆積した後にあらためて高温焼き鈍し工程にかけなくとも、別の方法で非晶質誘電層を結晶化させる構造もしくはそのほかの特性を薄膜積層に与え得る。本方法の実施例のいくつかでは、あらためての高温焼き鈍し工程を使わないようにできるので、高誘電率を持つ誘電層をつくるにあたって非常に役立つであろう。
2009536791.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ電子工学装置用電子部品を形成する方法であって、
工作物の上に下地層を堆積するステップと、
前記下地層の上に導電層を形成するステップと、
前記導電層の上に誘電層を堆積するステップと
を含み、ここで、
前記下地層によって、前記誘電層の誘電率が、前記下地層が前記導電層の下に無い場合に較べて大きくなる
ことを特徴とする、方法。
【請求項２】
前記下地層が、珪酸ハフニウム（HfSixOy）を含み、
前記導電層が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項1記載の方法。
【請求項３】
前記下地層が、酸化ハフニウム（HfO2）と酸化ハフニウムアルミニウム（HfAlxOy）のうちの少なくとも一方を含み、
前記導電層が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項1記載の方法。
【請求項４】
前記下地層が、酸化ジルコニウム（ZrOx）と珪酸ジルコニウム（ZrSixOy）と酸化ジルコニウムアルミニウム（ZrAlxOy）のうちの一種以上を含み、
前記導電層が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項1記載の方法。
【請求項５】
前記下地層が、珪酸塩を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項1記載の方法。
【請求項６】
前記珪酸塩が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、および酸化ハフニウムアルミニウム（HfAlxOy）のうちの一種以上を含む、請求項5記載の方法。
【請求項７】
前記下地層が、複合酸化物を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項1記載の方法。
【請求項８】
前記複合酸化物が、酸化ジルコニウム（ZrO2）と珪酸ジルコニウム（ZrSixOy）と酸化ジルコニウムアルミニウム（ZrAlxOy）のうちの一種以上を含む、請求項7記載の方法。
【請求項９】
前記誘電層を前記導電層の上に堆積した後に、約300℃を超える環境に曝露することなく、前記誘電層の誘電率が約40よりも大きくなる、請求項1記載の方法。
【請求項１０】
前記下地層の上に形成された前記導電層が、第一の導電層を含み、そして、
前記誘電層が前記第一の導電層上に堆積された後に、別の工程として前記誘電層を温度を上げて焼き鈍すことなく、第二の導電層を前記誘電層の上に堆積するステップ
をさらに含む、請求項1記載の方法。
【請求項１１】
前記下地層の上に形成された前記導電層が、第一の導電層を含み、そして、
前記誘電層が前記第一の導電層上に堆積された後に、別の工程として前記誘電層を温度を上げて結晶化することなく、第二の導電層を前記誘電層の上に堆積するステップ
をさらに含む、請求項1記載の方法。
【請求項１２】
前記下地層が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、酸化ハフニウムアルミニウム（HfAlxOy）、酸化ジルコニウム（ZrO2）、珪酸ジルコニウム（ZrSixOy）、および／もしくは酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの一種以上を含み、
前記第一の導電層が、ルテニウム（Ru）、白金（Pt）、白金ロジウム（PtRh）、白金イリジウム（PtIr）、クロム（Cr）、モリブデン（Mo）、レニウム（Re）、イリジウム（Ir）、チタン（Ti）、タンタル（Ta）、バナジウム（V）、ニオブ（Nb）、およびタングステン（W）、ならびに／あるいは、それらの酸化物、窒化物、珪化物、もしくは炭化物、のうちの一種以上を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含み、
前記第二の導電層が、白金（Pt）、白金の合金、窒化タングステン（WNx、WN、もしくはW2N）、タングステン（W）、ならびに／あるいは、窒化チタン（TiN）、のうちの一種以上を含む
ことを特徴とする、請求項11記載の方法。
【請求項１３】
マイクロ電子工学装置のためのキャパシタの形成方法であって、
キャパシタ領域を有する工作物を用意するステップと、
下地層を、前記キャパシタ領域の少なくとも一部の上に堆積するステップと、
第一の導電層を、前記下地層の上に形成することで、第一の電極を前記キャパシタ領域内につくるステップと、
酸化タンタル層を、前記キャパシタ領域内で前記第一の導電層の上に堆積して、前記下地層により、前記第一の導電層の上の前記酸化タンタル層の誘電率が、前記下地層が前記第一の導電層の下に無い場合に較べて高くなる、というステップと、
第二の導電層を、前記酸化タンタル層の上に形成することで、第二の電極をつくるステップと
を含む、方法。
【請求項１４】
前記下地層が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、および／もしくは酸化ハフニウムアルミニウム（HfAlxOy）、のうちの一種以上を含み、
前記第一の導電層が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項13記載の方法。
【請求項１５】
前記下地層が、酸化ジルコニウム（ZrO2）、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの一種以上を含み、
前記第一の導電層が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項13記載の方法。
【請求項１６】
前記下地層が、珪酸塩を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項13記載の方法。
【請求項１７】
前記珪酸塩が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、および酸化ハフニウムアルミニウム（HfAlxOy）、のうちの一種以上を含む、請求項16記載の方法。
【請求項１８】
前記下地層が、酸化物を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項13記載の方法。
【請求項１９】
前記酸化物が、酸化ジルコニウム（ZrO2）、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの一種以上を含む、請求項18記載の方法。
【請求項２０】
前記誘電層を前記第一の導電層の上に堆積した後に、前記誘電層を約300℃を超える環境に曝すことなくして、前記誘電層の誘電率が約40よりも大きい、請求項13記載の方法。
【請求項２１】
マイクロ電子工学工作物のための電子部品の形成方法であって、
上塗材を、前記工作物の一部の上に堆積するステップと、
導電層を、前記上塗材の上に形成するステップと、
誘電層を、前記導電層の上に堆積するステップと
を含み、ここで、
前記誘電層を前記導電層の上に堆積した後に、前記誘電層を約300℃を超える環境に曝すことなくして、前記上塗材が前記導電層の下に在る場合の前記誘電層の誘電率が、前記上塗材が前記導電の下に無い場合に較べて高くなる
ことを特徴とする、方法。
【請求項２２】
前記上塗材が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、および／もしくは酸化ハフニウムアルミニウム（HfAlxOy）、のうちの一種以上を含み、
前記導電層が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項21記載の方法。
【請求項２３】
前記上塗材が、酸化ジルコニウム（ZrO2）、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの一種以上を含み、
前記導電層が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項21記載の方法。
【請求項２４】
前記誘電層を前記導電層の上に堆積した後に、前記誘電層を約300℃を超える環境に曝すことなくして、前記誘電層の誘電率が約40よりも大きい、請求項21記載の方法。
【請求項２５】
マイクロ電子工学工作物内にキャパシタを形成する方法であって、
側壁の有る凹みを具えた工作物を用意するステップと、
上塗材を堆積して、前記凹みの前記側壁を少なくとも部分的に蔽うステップと、
第一の導電層を、前記凹み内にて前記上塗材の上に形成することで、第一の電極をつくるステップと、
酸化タンタル層を、前記凹み内にて前記第一の導電層の上に堆積して、前記上塗材により、別の工程として前記酸化タンタル層を約300℃を超える温度で結晶化することなく、前記酸化タンタル層の誘電率が約40以上となる、というステップと、
第二の導電層を、前記酸化タンタル層の上に形成することで、第二の電極をつくるステップと
を含む、方法。
【請求項２６】
前記上塗材が、珪酸ハフニウム（HfSixOy）、および／もしくは酸化ハフニウムアルミ
ニウム（HfAlxOy）、のうちの少なくとも一方を含み、
前記第一の導電層が、ルテニウム（Ru）を含む
ことを特徴とする、請求項25記載の方法。
【請求項２７】
前記上塗材が、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの少なくとも一方を含み、
前記第一の導電層が、ルテニウム（Ru）を含む
ことを特徴とする、請求項25記載の方法。
【請求項２８】
前記上塗材が、珪酸塩を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項25記載の方法。
【請求項２９】
前記珪酸塩が、珪酸ハフニウム（HfSixOy）、および酸化ハフニウムアルミニウム（HfAlxOy）、のうちの少なくとも一方を含む、請求項28記載の方法。
【請求項３０】
前記上塗材が、酸化物を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項25記載の方法。
【請求項３１】
前記酸化物が、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの少なくとも一方を含む、請求項30記載の方法。
【請求項３２】
前記誘電層を前記第一の導電層の上に堆積した後に、前記誘電層を約300℃を超える環境に曝すことなくして、前記誘電層の誘電率が約50となる、請求項25記載の方法。
【請求項３３】
マイクロ電子工学装置のための部品であって、
第一の側部および前記第一の側部に対向する第二の側部を有する、導電性素子と、
前記導電性素子の前記第一の側部に接触する、誘電層と、
前記導電性素子の前記第二の側部の少なくとも一部に接触する、上塗材と
を含み、ここで、
前記上塗材が、前記誘電層の誘電率を、前記上塗材が前記導電性素子の前記第二の側部に接触しない場合と較べて高めるように構成されている
ことを特徴とする、部品。
【請求項３４】
前記上塗材が、珪酸ハフニウム（HfSixOy）、および／もしくは酸化ハフニウムアルミニウム（HfAlxOy）、のうちの少なくとも一方を含み、
前記導電性素子が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項33記載の部品。
【請求項３５】
前記上塗材が、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの少なくとも一方を含み、
前記導電性素子が、ルテニウム（Ru）を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項33記載の部品。
【請求項３６】
前記上塗材が、珪酸塩を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項33記載の部品。
【請求項３７】
前記珪酸塩が、珪酸ハフニウム（HfSixOy）、および酸化ハフニウムアルミニウム（HfAlxOy）、のうちの少なくとも一方を含む、請求項36記載の部品。
【請求項３８】
前記上塗材が、酸化物を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項33記載の部品。
【請求項３９】
前記酸化物が、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの少なくとも一方を含む、請求項38記載の部品。
【請求項４０】
前記誘電層を前記導電性素子の上に堆積した後に、前記誘電層を約300℃を超える環境に曝すことなくして、前記誘電層の誘電率が約40を超える、請求項33記載の部品。
【請求項４１】
前記上塗材が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、酸化ハフニウムアルミニウム（HfAlxOy）、酸化ジルコニウム（ZrO2）、珪酸ジルコニウム（ZrSixOy）、および／もしくは酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの一種以上を含み、
前記導電性素子が、ルテニウム（Ru）、白金（Pt）、白金ロジウム（PtRh）、白金イリジウム（PtIr）、クロム（Cr）、モリブデン（Mo）、レニウム（Re）、イリジウム（Ir）、チタン（Ti）、タンタル（Ta）、バナジウム（V）、ニオブ（Nb）、タングステン（W）、ならびに／あるいは、それらの酸化物、窒化物、珪化物、もしくは炭化物、のうちの一種以上を含み、
前記誘電層が、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項33記載の部品。
【請求項４２】
マイクロ電子工学装置のためのキャパシタであって、
上塗材と、
前記上塗材に接触する第一の電極と、
前記第一の電極に接触する第一の側部、および、前記第一の側部に対向する第二の側部を有する、誘電性スペーサーと、
前記誘電性スペーサーに接触する、第二の電極と
を含み、ここで、
前記上塗材によって、前記誘電性スペーサーの誘電率が、前記上塗材が前記第一の電極に接触していない場合に較べて高くなる
ことを特徴とする、キャパシタ。
【請求項４３】
前記上塗材が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、および／もしくは酸化ハフニウムアルミニウム（HfAlxOy）、のうちの一種以上を含み、
前記第一の電極が、ルテニウム（Ru）を含み、
前記誘電性スペーサーが、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項42記載のキャパシタ。
【請求項４４】
前記上塗材が、酸化ジルコニウム（ZrO2）、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの一種以上を含み、
前記第一の電極が、ルテニウム（Ru）を含み、
前記誘電性スペーサーが、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項42記載のキャパシタ。
【請求項４５】
前記上塗材が、珪酸塩を含み、
前記誘電性スペーサーが、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項42記載のキャパシタ。
【請求項４６】
前記珪酸塩が、珪酸ハフニウム（HfSixOy）、および酸化ハフニウムアルミニウム（HfAlxOy）、のうちの少なくとも一方を含む、請求項45記載のキャパシタ。
【請求項４７】
前記上塗材が、酸化物を含み、
前記誘電性スペーサーが、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項42記載のキャパシタ。
【請求項４８】
前記酸化物が、珪酸ジルコニウム（ZrSixOy）、および酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの少なくとも一方を含む、請求項47記載のキャパシタ。
【請求項４９】
前記誘電性スペーサーを前記第一の電極の上に堆積した後に、前記誘電性スペーサーを約300℃を超える環境に曝すことなくして、前記誘電性スペーサーの誘電率が約40を超える、請求項42記載のキャパシタ。
【請求項５０】
前記上塗材が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、酸化ハフニウムアルミニウム（HfAlxOy）、酸化ジルコニウム（ZrO2）、珪酸ジルコニウム（ZrSixOy）、および／もしくは酸化ジルコニウムアルミニウム（ZrAlxOy）、のうちの一種以上を含み、
前記第一の電極が、ルテニウム（Ru）、白金（Pt）、白金ロジウム（PtRh）、白金イリジウム（PtIr）、クロム（Cr）、モリブデン（Mo）、レニウム（Re）、イリジウム（Ir）、チタン（Ti）、タンタル（Ta）、バナジウム（V）、ニオブ（Nb）、タングステン（W）、ならびに／あるいは、それらの酸化物、窒化物、珪化物、もしくは炭化物、のうちの一種以上を含み、
前記誘電性スペーサーが、酸化タンタル（Ta2O5）を含む
ことを特徴とする、請求項42記載のキャパシタ。
【請求項５１】
プロセッサと、
前記プロセッサに動作可能なように結合した、メモリ装置と
を含むシステムであって、
前記メモリ装置が、
上塗材を有する、キャパシタ構造体と、
前記上塗材と接触する、第一の電極と、
前記第一の電極に接触する第一の側部、および、前記第一の側部に対向する第二の側部を有する、誘電性スペーサーと、
前記誘電性スペーサーの前記第二の側部に接触する、第二の電極と
を含み、前記上塗材によって、前記誘電性スペーサーの誘電率が、前記上塗材が前記第一の電極に接触していない場合に較べて高くなる
ことを特徴とする、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ電子工学装置のための電子部品の設計および製造に関する。また特に、本発明の実施例のいくつかは、メモリ装置用の金属-絶縁体-金属型キャパシタに関する。
【背景技術】
【０００２】
ダイナミックランダムアクセスメモリ（DRAM）装置は、電界効果型トランジスタおよびキャパシタを具えたメモリセルを有する。大容量DRAM装置では通常、非平面型キャパシタ構造を用いており、例えばトレンチキャパシタや積層型キャパシタを用いている。普通、非平面型キャパシタ構造では、平面型キャパシタ構造よりも多くのマスキング（保護）工程、堆積工程、およびエッチング（蝕刻）工程が必要となってくるのだが、それでもたいていの大容量DRAM装置は非平面型キャパシタ構造を使っている。非平面型キャパシタでも平面型キャパシタでも、金属-絶縁体-金属（MIM）構造を使うとより大きな容量が得られるので、より高密度の装置が可能となる。典型的なMIM型キャパシタは、誘電層で隔てられた上部導電層と下部導電層を有する。上部導電層および下部導電層は、電極もしくはプレートとも呼ばれ、同じ材料でつくってもよいしまたは異なる材料でつくってもかまわない。MIM型キャパシタの製造に関する或る態様では、誘電層に高誘電率を与えることによって、所与の厚さの誘電層を持つキャパシタが、より多くの電荷を貯蔵できるようになる。MIM型キャパシタの製造についての別の要素としては、充分に厚い誘電層を設けることで、電流漏洩を軽減するかもしくは無くす、ということがある。一般的に云って、高誘電率の誘電層を使うと、大型キャパシタと同じだけの量の電荷を貯蔵できてしかも漏洩量が少ないような小型のキャパシタを望ましく実現できる。
【０００３】
MIM型キャパシタで誘電層を形成するにあたって使う上で有望な材料の一例として、酸化タンタルがある。既存のキャパシタでは、ルテニウムでできた第一の電極を、拡散領域の上に位置するプラグへと直接堆積させている。その後、そのルテニウム層の上に、気相蒸着法を300℃から450℃で用いて、非晶質酸化タンタルでできた誘電層を堆積する。非晶質酸化タンタルの誘電率はおよそ18から25の範囲である。酸化タンタル層の誘電率をおよそ40から50の範囲へと上げるためには、あらためて300℃を超える高温工程（600℃から800℃などの範囲が普通である）を使ってさらに続けて結晶化をすることになる。しかし、こういった追加の高温工程で酸化タンタルの結晶化を行うと、マイクロ電子工学装置の製造に関する熱収支に影響が出る可能性がある。薄膜の不安定化、添加不純物（ドーパント）／注入物の拡散、および薄膜積層への望まざる応力の発生、などといったことを抑える意味で、高温工程は忌避されるのが普通である。また、高温での焼き鈍し（アニーリング）工程についても避けられており、これは、時間を食う作業を追加しなくてはならなくなり、その結果製造工程にかかる時間が増してしまわざるをえないという問題からである。つまり、酸化タンタルを堆積した後にさらにあらためて高温で焼き鈍さなくとも、高誘電率を持つ酸化タンタルの誘電層を作成できることが望まれていると考えられるのである。
【発明の概要】
【０００４】
〔A. 概要〕
本発明は、マイクロ電子工学装置用電子部品、および電子部品の形成方法を指向する。こうした方法の或る特定の実施形態には、下地層を工作物の上に堆積するステップと、導電層をその下地層の上に形成するステップと、が含まれる。この方法ではさらに続けて、誘電層を導電層の上に堆積するステップを行ってもよい。この下地層の材料は、誘電層の誘電率を、その下地層が導電層の下に無い場合に較べて高めるようなものである。例えば下地層により、誘電材料を導電層の上に堆積した後にあらためて高温焼き鈍し工程にかけ
なくとも、別の方法で非晶質誘電層を結晶化させる構造やそのほかの特性を薄膜積層に与え得る。本方法の実施例のいくつかでは、あらためての高温焼き鈍し工程を使わないようにできるので、高誘電率を持つ誘電層をつくるにあたって非常に役立つであろう。
【０００５】
本発明にかかる方法の別の実施例では、メモリ装置もしくは別種のマイクロ電子工学装置のためのキャパシタを形成することを指向する。本方法には、キャパシタ領域を有する工作物を用意するステップと、下地層をそのキャパシタ領域の少なくとも一部の上に堆積するステップと、が含まれる。本方法ではさらに、第一の導電層を下地層の上に形成することでキャパシタ領域内に第一の電極を形成するステップと、キャパシタ領域内の第一の導電層の上に酸化タンタル層を堆積するステップと、を含んでもよい。第一の導電層上の酸化タンタル層の誘電率が、下地層が第一の導電層の下に無い場合に較べて大きくなるような材料もしくはそのような特性を持つその他から、下地層ができている。本実施形態はさらに、第二の導電層を酸化タンタル層の上に形成することで第二の電極を形成するステップを含んでもよい。特定の実施例では、酸化タンタル層を第一の導電層上に堆積した後にあらためて焼き鈍し工程にかけて結晶化することなく、第二の導電層をその酸化タンタル層の上に堆積する。
【０００６】
本発明の別の実施形態にかかる、マイクロ電子工学装置用電子部品の別の形成方法には、上塗材（liner）を工作物の一部の上に堆積するステップと、導電層をその上塗材の上に形成するステップと、誘電層をその導電層の上に堆積するステップと、が含まれる。この実施形態では、誘電層を導電層の上に堆積した後に約300℃を超える環境に曝すことなく、上塗材が導電層の下に在る場合に、上塗材が導電層の下に無い場合に較べて誘電層の誘電率が高くなる。
【０００７】
本発明にかかる或る方法のなおも別の実施形態では、側壁を有する凹みを持つ工作物を用意して、上塗材を堆積してその凹みの側壁の少なくとも一部を蔽うようにすることによって、キャパシタをつくるステップを指向する。この実施形態はさらに、凹み内で上塗材の上に第一の導電層をつくることで第一の電極を形成するステップと、凹み内で第一の導電層の上に酸化タンタル層を堆積するステップと、第二の導電層をその酸化タンタル層の上につくることで第二の電極を形成するステップと、を含む。酸化タンタルを凹み内に堆積した後にあらためて約300℃を超える温度での工程にかけて酸化タンタル層を結晶化させることなく、酸化タンタル層の誘電率を約40以上にできるようなものを、この上塗材の材料とする。
【０００８】
本発明の他の態様は装置を指向しており、例えばマイクロ電子工学装置用の部品およびそうした部品を含んだシステムを指向する。例えば本発明の或る実施形態は、マイクロ電子工学装置用の部品を指向し、この部品には、第一の側部および第二の側部を有する導電素子と、その導電素子の第一の側部と接する誘電層と、導電素子の第二の側部の少なくとも一部と接する上塗材と、が含まれる。この上塗材の材料は、誘電層の誘電率が、上塗材が導電素子の第二の側部に接触していない場合に較べて大きくなるようなものである。この実施形態の或る特定の実施例では、誘電層を堆積した後に焼き鈍すことなく、所望の結晶化もしくは他の誘電的特性を誘電層にもたらすような、珪酸塩（ZrSixOyおよび／もしくはHfSixOy）、複合酸化物（HfAlxOyおよび／もしくはZrAlxOy）、または他の適切な材料が、上塗材に含まれる。この実施例では、上塗材の上に堆積すると誘電層の誘電率を高めるような階層をつくりだすような、ルテニウム（Ru）、酸化ルテニウム（RuO2）、白金（Pt）、白金ロジウム（PtRh）、もしくは適切な結晶構造を有する他の適切な金属から、導電層をつくりあげてもよい。またこの実施例では、誘電層として、導電素子上に直接堆積された酸化タンタル（Ta2O5）を用いることができる。非晶質HfSixOyもしくは非晶質HfAlxOyを含有した上塗材と、ルテニウムを含有した導電素子と、酸化タンタルを含有した誘電層と、を含んだ薄膜積層では、酸化タンタル層を高温工程（300℃を超えるものなど）で続けて焼き鈍すことなく、酸化タンタルの誘電層の結晶化が増進する。酸化タンタルのこうした結晶化によって、誘電層の誘電率は、上塗材がルテニウム層の他方の側部上に無い場合に較べて大きくなると予想される。
【０００９】
本発明の特定の実施形態群に関する数多の具体的な詳細について、以降で図１から図６を参照しつつ説明してゆく。その説明を介して、これらの実施形態群が理解できる。しかしながら当業者は、本発明を実施するに際してこれらの詳細のうちのいくらかを欠いていてもよいこと、あるいは本発明に付加的な詳細を追加してもよいこと、を理解できるであろう。例えば、以降で述べる本発明の方法および装置の実施例は、DRAM装置のメモリセルのためのキャパシタについての文脈で説明されてはいるのだが、本発明を、他の種類の装置の他の種類の電子部品（高誘電率を有する誘電層の恩恵をうけるようなフラッシュメモリ装置もしくは他の部品など）に適用することもまた可能なのである。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態のひとつにかかる、或る方法の或る段階におけるマイクロ電子工学工作物の一部を模式的に描いた、断面図である。
【図２】本発明の実施形態のひとつにかかる、或る方法の後期段階における図１のマイクロ電子工学工作物上に形成された電子部品の断面図である。
【図３】本発明の実施形態のひとつにかかる、下地層のための材料の特性を示したグラフである。
【図４】本発明の別の実施形態にかかる、或る方法の或る段階におけるマイクロ電子工学工作物の一部を模式的に描いた、断面図である。
【図５】本発明の実施形態のひとつにかかる、或る方法の後期段階における図４のマイクロ電子工学工作物上に形成された電子部品を、模式的に描いた断面図である。
【図６】本発明の実施形態のひとつにかかる、電子部品を具えたマイクロ電子工学装置を使ったシステムの模式図である。
【発明を実施するための形態】
【００１１】
〔B. 電子部品および電子部品の形成方法についての実施形態群〕
図１は、本発明の実施形態のひとつにかかる、DRAM装置のキャパシタを形成する段階における、工作物 10 の一部を描いた断面図である。この段階では、工作物 10 には、ゲート酸化物領域 14 およびソース／ドレイン拡散領域 22 を有する基板 12 が含まれている。工作物 10 はさらに、ゲート酸化物領域 14 および／もしくは拡散領域 22 と関連した複数のゲート積層 30 および 31 を含む。ゲート積層 30 およびゲート積層 31 には、酸化物層 32 と、不純物添加をしたポリシリコン層 34 と、珪化物領域 36 と、絶縁キャップ 38 とが含まれる。各ゲート積層はさらに、誘電性側壁スペーサー 39 を含む。図１に示した実施例では、ゲート積層 30 および対応する拡散領域 22 が、メモリセル用のアクセストランジスタをかたちづくっている。ゲート積層 30 中の不純物添加をしたポリシリコン層 34 は、より具体的には、メモリ装置のワード線である。工作物 10 はさらに、隣接する対となったゲート積層 30 とゲート積層 31 の間に導電性プラグ 40 を、隣接するゲート積層 30 同士の間に導電性プラグ 42 を、それぞれ含む。
【００１２】
工作物 10 はさらに、複数の導電性プラグ 40 に沿って並んだ複数の孔 52 を有する絶縁層 50 を含んでいる。絶縁層 50 としては、ボロホスホシリカートガラス（ホウリンケイ酸塩ガラス; BPSG）もしくは別の適切な誘電性材料を用いることができる。孔 52 群は通常、絶縁層 50 を通してパターン化しエッチングを施され、導電性プラグ 40 の上面が露出する。そうすると孔52 には絶縁層 50 を貫く側壁 54 ができる。図１に示した拡散領域 22 と、ゲート積層 30 およびゲート積層 31 と、プラグ 40 と、孔 52 とは、本発明にかかる電子部品を使用できるような環境の一例である。本発明の別の実施例にとっては、そうした構造は含まなくてもかまわないものなのである。
【００１３】
この実施形態では、キャパシタを形成する初期段階が、下地層 60 を工作物 10 の上に堆積するステップを含む。図１に示した下地層 60 は、側壁 54 、スペーサー 39 、および／もしくはプラグ 40 の少なくとも実質的な一部を蔽う上塗材である。本発明にかかる方法の好ましい実施例のいくつかでは、下地層 60 が、珪酸塩、酸化物、および／もしくは他の材料を含む。下地層 60 に適切な珪酸塩としては、珪酸ハフニウム（HfSixOy）および／もしくは珪酸ジルコニウム（ZrSixOy）などがある。適切な酸化物としては、酸化ハフニウム、酸化ハフニウムアルミニウム（HfAlxOy）、および／もしくは酸化ジルコニウムアルミニウム（ZrAlxOy）などがある。下地層 60 が珪酸ハフニウムもしくは酸化ハフニウムアルミニウムである場合には、その堆積は、気相蒸着法（化学気相蒸着法もしくは原子層堆積法など）をおよそ300℃から450℃の温度で用いることで行うのが普通である。より詳しくは後述するが、下地層 60 がそうした珪酸塩もしくは複合酸化物からできている場合には、下地層 60 を蔽う導電層の上に堆積された酸化タンタルの誘電層の誘電率が、大きくなるという効果が得られる。しかしながら下地層 60 は、そうした化合物に限定はされない。
【００１４】
図２は、キャパシタ 70 を対応する孔 52 （図１）内に構築した後の、工作物 10 を示した断面図である。キャパシタ70 には下地層 60 が含まれる。この下地層 60 は、側壁 54 に沿い、且つスペーサー 39 および／もしくはプラグ 40 を蔽う。キャパシタ 70 にはさらに、下地層 60 の上の第一の導電層 72 と、その第一の導電層 72 の上の誘電層 74 と、その誘電層 74 の上の第二の導電層 76 とが含まれる。キャパシタについて言えば、誘電層 74 は、或る期間にわたって電荷を保持できる誘電性スペーサーである。キャパシタ 70 はさらに、第二の導電層 76 の上に絶縁層 78 を含んでもよい。
【００１５】
第一の導電層 72 は、第一の電極言い換えれば底部電極をかたちづくっている。第一の導電層 72 には、ルテニウム（Ru）、白金（Pt）、パラジウム（Pd）、クロム（Cr）、モリブデン（Mo）、レニウム（Re）、イリジウム（Ir）、タンタル（Ta）、チタン（Ti）、バナジウム（V）、ニオブ（Nb）、およびタングステン（W）、ならびに／あるいは、それらの導電性合金、酸化物、亜酸化物、窒化物、亜窒化物、珪化物、珪酸塩、および炭化物、を含めてもよい。特定の実施例では、第一の導電層 72 が、ルテニウムを含む。第二の導電層 76 は、第二の電極言い換えれば上部電極である。第二の導電層 76 には、ルテニウム（Ru）、白金（Pt）、ロジウム（Rh）、パラジウム（Pd）、クロム（Cr）、モリブデン（Mo）、レニウム（Re）、チタン（Ti）、バナジウム（Va）、ニオブ（Nb）、タングステン（W）、およびタンタル（Ta）、ならびに／あるいは、それらの導電性合金、酸化物、亜酸化物、窒化物、亜窒化物、珪化物、珪酸塩、および炭化物、を含めてもよい。
【００１６】
第一の導電層 72 上に堆積された際に、堆積後に約300℃を超える温度での焼き鈍しもしくはその他の工程にかけることなく、誘電率が約40以上になるような材料を、誘電層74
は一般に含む。例えば誘電層 74 は、酸化タンタル（Ta2O5）を含むのが好ましい。こういった酸化タンタルの誘電層 74 は、およそ300℃から450℃での気相蒸着法を用いて、第一の導電層 72 上に堆積できる。本発明のいくつかの実施形態にかかる或る態様として、第一の導電層 72 の下方に下地層 60 が無ければ、誘電層 74 が通常、焼き鈍すことなしには所望されるおよそ40から50という誘電率を持たない、ということがある。例えば、誘電層 74 は、第一の導電層 72 のその反対側の面に下地層 60 が接していないような状態で第一の導電層 72 の上に堆積される場合には、誘電率が40未満となるような非晶質構造を有し得るが、下地層 60 が第一の導電層 72 のその反対側の面に接しているような場合には、誘電層 74 を堆積した後に結晶化するためにあらためて高温工程にかけなくとも、誘電率が40を切らないような結晶構造を、誘電層 74は有し得る。この場合、誘電層 74 の材料自体もしくは堆積後工程自体が、誘電率を高める作用をもたらすというわけではなくて、下地層 60 と、第一の導電層 72 および／もしくは誘電層 74 との組み合わせこそ
が、誘電層 74 に高誘電率を与えているのである。
【００１７】
本発明にかかる特定の実施例のひとつでは、下地層 60 が、酸化ハフニウム（HfO2）、珪酸ハフニウム（HfSixOy）、もしくは酸化ハフニウムアルミニウム（HfAlxOy）を含み、そして第一の導電層 72 がルテニウム（Ru）を含み、そしてさらに誘電層 74 が、酸化タンタル（Ta2O5）を含む。もし珪酸ハフニウムもしくは酸化ハフニウムアルミニウムでできた下地層 60 が存在しないとしたら、気相蒸着した酸化タンタルでできた誘電層 74 は非晶質となっておよそ18から25の誘電率を持つことになるであろう。だが珪酸ハフニウムもしくは酸化ハフニウムアルミニウムでできた下地層 60 が、ルテニウムでできた第一の導電層 72 の下に在る場合には、堆積後にあらためて高温焼き鈍し工程にかけなくとも、酸化タンタルでできた誘電層 74 が結晶化する。このようにルテニウムでできた導電層 72 の下にHfSixOyもしくはHfAlxOyでできた上塗材を用いて酸化タンタルでできた誘電層 74 の結晶化を行うと、酸化タンタルでできた誘電層 74 の誘電率が、下地層 60 無しでルテニウム導電層の上に堆積した酸化タンタル層と較べて大きくなる。第一の導電層 72 がルテニウムであり、下地層 60 がHfO2、HfSixOy、もしくはHfAlxOyであるときには、多くの場合、あらためての焼き鈍し工程にかけることなく、酸化タンタルでできた誘電層 74 の誘電率が約50となる。
【００１８】
本発明に従う電子部品の実施例のいくつかに関して期待できる一効果として、誘電層 74 を堆積した後に工作物をあらためて焼き鈍し工程にかけなくとも、誘電層 74 の誘電率が高くなる、というものがある。上述したように、既存の工程では、酸化タンタルでできた誘電層を堆積した後に、その酸化タンタル誘電層をおよそ300℃から800℃の範囲の温度で焼き鈍して、酸化タンタルを誘電率18から25の非晶質から誘電率約50の結晶質へと変化させる。既存の系とは違って、本発明の実施例のいくつかでは、下地層 60 を第一の導電層 72 の下に用いることによって、あらためて焼き鈍し工程もしくは他の高温工程にかけなくとも、誘電層74 の誘電率を高めることができる。この様にして、本発明の実施形態のいくつかでは、高誘電率を持つ誘電層が得られる。しかも、結晶質酸化タンタルをつくるために現状行われている高温焼き鈍し工程から生じてくる、薄膜の安定性、添加不純物の拡散、および活性化／不活性化についての懸念を軽減もしくは払拭できるのである。
【００１９】
工作物 10 をさらなる工程にかけて、工作物上にメモリセルを仕上げてもよい。例えば工作物 10 が、絶縁層 50 およびキャパシタ 70 を蔽うように堆積される別の誘電層80 を、さらに含んでもかまわない。この誘電層 80 は、プラグ 42 へと降りてゆく孔 82 と、その孔 82 内の導電体 84 と、その導電体 84 に接続した導電性ビット線 86 とを具えてもよい。つまり、導電性ビット線 86 は、プラグ 42 の下の活性領域 22 に電気的に接続している。その後、当該技術分野にて既知の手法を用いて、アレイおよび周辺回路を仕上げる。
【００２０】
図３は、視斜角入射X線回折法（GIXRD）のデータのグラフであって、上塗材の材料が、酸化タンタルの結晶化に重要な役割を果たしていることを示す。図３について、非晶質酸化珪素、非晶質酸化タンタル、もしくは非晶質酸化アルミニウムを上塗材として使った場合には、導電性ルテニウム層の上部に載った酸化タンタル層の結晶化は、ひきつづいての高温工程を行わないと観察されなかった。ルテニウムを非晶質酸化ハフニウムでできた上塗材の上に堆積したところ、酸化タンタル層の結晶化はごく少量に過ぎなかった。だが、ルテニウムを、非晶質珪酸ハフニウムもしくは非晶質酸化ハフニウムアルミニウムでできた上塗材の上に堆積したところ、酸化タンタル層を堆積した後に追加の高温工程を施すことなく、酸化タンタル層で充分な量の結晶化が発生した。
【００２１】
図４は、本発明の別の実施形態にかかる、工作物 10 の断面図である。工作物 10 は、図１と図２と図４のいずれでも実質的に同様のものであるので、それらの図における類似
の参照番号は、類似の構成要素を指す。この実施例では、下地層 60 もしくは上塗材は、スペーサーをつくるようにエッチングを施され（spacer-etched）て、下地層 60 の一部が水平面から除去されている。その結果、下地層 60 が側壁 54 を蔽う。下地層 60 がスペーサー 39 の一部を蔽ってもかまわない。図５を参照すると、下地層 60 をエッチングした後に、複数のキャパシタ 70a および他の部品が、図１および図２に関して上述したものと同様の工程を以ってつくられる。つまり図５に示したキャパシタ群 70a から期待できる効果も、図２のキャパシタ群 70 について上述したものと同様である。
【００２２】
〔C. システムの実施形態〕
図６は、典型的なプロセッサを用いたシステム 102 の模式図である。システム 102 は、上述した実施形態に応じて製造されたキャパシタもしくは他の電子部品を含有するDRAM装置 108 を含んでいる。プロセッサを用いたシステム 102 （コンピュータシステムなど）は一般に中央処理装置（CPU） 112 を含み、このCPU 112 は、一個以上の入出力装置 104 および 106 と、バス 118 を介して通信する。CPU 112 として使用できるものとしては、マイクロプロセッサ、もしくは他の適切な種類のプロセッサがある。また、このコンピュータシステムには、リードオンリーメモリ装置（ROM） 110 を含めることができ、さらには、フロッピーディスクドライブ 114 、CPU 112 とバス 118 を介して通信するCD-ROMドライブ 116 、DVD装置、もしくは他の周辺機器を含めてもかまわない。DRAM装置 108 は、積層型キャパシタを有するのが好ましく、この積層型キャパシタには、図１から図５に関して上述したような、下地層と、下地層の上の第一の導電層と、第一の導電層の上の誘電層と、誘電層の上の第二の導電層と、が含まれる。
【００２３】
前述の記載から、本発明の特定の実施形態群は、例示のために本明細書に記載されたものであって、本発明の本質から逸脱することなく、さまざまな変形例を実施可能である、ということが理解されるであろう。例えば本発明は、上述した特定の材料に限定されず、また、本発明が、DRAM装置以外の装置のためのキャパシタ以外の部品を形成することを含んでもよい。本明細書全般にわたって使用される「マイクロ電子工学装置」（"microelectronic device"）という語は、他の微細構造装置（マイクロメカニカル装置、データ記憶要素、書き込み／読み込み部品、および製造者のつくる他の製品など）をも包括している。例えばマイクロ電子工学装置としては、SIMM、DRAM、フラッシュメモリ、ASICS、プロセッサ類、撮像素子類、フリップチップ類、ボールグリッドアレイチップ類、ならびに、他の種類の装置もしくは部品、などがある。つまり本発明は、付随の請求項以外には限定されない。
【図１】
2009536791.tif 000003
【図２】
2009536791.tif 000004
【図３】
2009536791.tif 000005
【図４】
2009536791.tif 000006
【図５】
2009536791.tif 000007
【図６】
2009536791.tif 000008
【国際調査報告】
2009536791.tif 000009
2009536791.tif 000010
2009536791.tif 000011