(57)【要約】  本発明は、選択的パターニングにレーザーアブレーションを使用して薄膜トランジスター（ＴＦＴ）構造などの電子デバイスを製作する方法に関する。本発明は有機電子デバイスを製作する方法であって、製作される有機電子デバイスは、上部導電層と、この上部導電層のすぐ下にある下位層と、少なくとも１つの溶解処理可能な半導電性層とを有する構造を備え、上部導電層は１０ｎｍと２００ｎｍの間の厚さを有していることが好ましい。本発明の方法は、上部導電層をパターニングするステップを含み、このパターニングのために上部導電層の領域を下位層から除去するように、パルスレーザーを使用して上部導電層にレーザーアブレーションを行い、このレーザーアブレーションは、レーザーの単一のパルスを使用して上部導電層を実質的に完全に除去し、下にある下位層を露出させるものである。【選択図】図１
2009508321.tif 000002
【特許請求の範囲】
【請求項１】
有機電子デバイスを製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する下位層とを備え、かつ少なくとも１つの溶解処理可能な半導電性層を有する構造を備えており、
前記方法は、前記構造の前記上部導電層をパターニングするステップを含んでおり、
前記パターニングのために前記下位層から前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行い、
前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して前記上部導電層の前記領域を実質的に完全に除去して下にある前記下位層を露出させる方法。
【請求項２】
請求項１に記載の方法であって、前記レーザーの前記単一のパルスは、２００ｍＪ／ｃｍ２未満のフルエンスを有する方法。
【請求項３】
請求項１または２に記載の方法であって、前記レーザーの前記単一のパルスは、１００ｎｓ未満の持続時間を有する方法。
【請求項４】
請求項３に記載の方法であって、前記レーザーの前記単一のパルスは、１０ｎｓ未満の持続時間を有する方法。
【請求項５】
請求項１〜４のいずれか１項に記載の方法であって、前記上部導電層は５００ｎｍ未満の厚さを有する方法。
【請求項６】
請求項１〜５のいずれか１項に記載の方法であって、前記上部導電層は５０ｎｍ未満の厚さを有し、前記単一のレーザーパルスは１００ｍＪ／ｃｍ２未満のフルエンスを有する方法。
【請求項７】
請求項１〜６のいずれか１項に記載の方法であって、前記上部導電層は、１００μΩｃｍ未満の抵抗率を有する無機金属を含む方法。
【請求項８】
請求項１〜７のいずれか１項に記載の方法であって、前記下位層は前記アブレーションによって実質的に損傷を受けない方法。
【請求項９】
請求項８に記載の方法であって、前記レーザーパルスの前記フルエンスは、前記下位層のアブレーションしきい値よりも大きい方法。
【請求項１０】
請求項１〜９のいずれか１項に記載の方法であって、前記構造は、前記下位層の下に１つ以上の下部層を備え、前記レーザーパルスの前記フルエンスは、１つ以上の前記下部層のアブレーションしきい値よりも大きい方法。
【請求項１１】
請求項１〜１０のいずれか１項に記載の方法であって、前記下位層は前記レーザーに対して実質的に透明であり、前記構造は、前記下位層の下にあり、かつ前記上部導電層の前記除去された領域と重なる下部導電層を備え、前記下部導電層は前記アブレーションによって実質的に損傷を受けない方法。
【請求項１２】
請求項１〜１１のいずれか１項に記載の方法であって、前記上部導電層は、前記レーザーパルスの波長において、前記下位層の光学濃度よりも高い光学濃度を有する方法。
【請求項１３】
請求項１２に記載の方法であって、前記上部導電層は１を超える光学濃度を有し、前記下位層は、前記レーザーパルスの波長において、１未満の光学濃度を有する方法。
【請求項１４】
請求項１〜１３のいずれか１項に記載の方法であって、前記下位層は有機誘電材料の層を含む方法。
【請求項１５】
請求項１〜１４のいずれか１項に記載の方法であって、前記下位層は誘電体スタックを含む方法。
【請求項１６】
請求項１５に記載の方法であって、前記誘電体スタックは、誘電材料の層を複数含み、前記誘電材料の層のうちの１つは、前記上部導電層からさらに深い前記誘電体スタックの１つ以上の他の誘電材料の層よりも大きなアブレーションしきい値または吸収作用を有する方法。
【請求項１７】
請求項１５または１６に記載の方法であって、前記誘電体スタックは、少なくとも１つのパリレンの層を含む方法。
【請求項１８】
請求項１４、１５、１６または１７に記載の方法であって、前記電子デバイスは薄膜トランジスターを含む方法。
【請求項１９】
請求項１８に記載の方法を使用して薄膜電界効果トランジスター（ＦＥＴ）を製作する方法であって、前記ＦＥＴは、１０４を超えるオン抵抗に対するオフ抵抗の比を有する方法。
【請求項２０】
請求項１９に記載の方法であって、前記ＦＥＴは、１０５を超えるオン抵抗に対するオフ抵抗の比を有する方法。
【請求項２１】
請求項１８、１９または２０に記載の方法であって、前記薄膜トランジスターはトップゲート型電界効果トランジスターを含む方法。
【請求項２２】
請求項１〜１３のいずれか１項に記載の方法であって、前記下位層は、前記溶解処理可能な半導電性層を備え、それによって、前記溶解処理可能な半導電性層は、前記上部導電層のすぐ下に位置する方法。
【請求項２３】
請求項２２に記載の方法であって、前記半導電性層は少なくとも３０ｎｍの厚さを有する方法。
【請求項２４】
請求項２２または２３に記載の方法を使用して有機ダイオードを製作する方法であって、前記電子デバイスはダイオードを含む方法。
【請求項２５】
請求項２４に記載の方法であって、前記ダイオードは、１０４を超える整流比を有する方法。
【請求項２６】
請求項２５に記載の方法であって、前記ダイオードは、１０５を超える整流比を有する方法。
【請求項２７】
請求項２２または２３に記載の方法を使用して電界効果トランジスターを製作する方法であって、前記電子デバイスはボトムゲート型電界効果トランジスターを含む方法。
【請求項２８】
請求項１〜２７のいずれか１項に記載の方法であって、前記溶解処理可能な半導電性層は、有機半導電性層を含む方法。
【請求項２９】
請求項１〜２８のいずれか１項に記載の方法であって、前記上部導電層は金または銅を含む方法。
【請求項３０】
請求項１〜２９のいずれか１項に記載の方法であって、前記レーザーは４００ｎｍ未満の波長を有し、前記単一のレーザーパルスは少なくとも１０ｍＪ／ｃｍ２のフルエンスを有する方法。
【請求項３１】
請求項１〜３０のいずれか１項に記載の方法であって、前記レーザーはエキシマーレーザーを含む方法。
【請求項３２】
請求項１〜３１のいずれか１項に記載の方法を使用して有機電子デバイスを可撓性基板上に製作する方法であって、前記構造は可撓性を有し、可撓性基板上で支持される方法。
【請求項３３】
請求項１〜３２のいずれか１項に記載の方法を使用して製作された電子デバイス。
【請求項３４】
下部導電層と上部導電層とを支持し、溶解処理可能な半導電性材料の層と、前記下部導電層と前記上部導電層との間に位置する有機誘電材料の層とを有する基板を備えた有機薄膜電界効果トランジスター（ＦＥＴ）であって、
前記上部導電層は、前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行うことによってパターニングされ、前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して、前記上部導電層の前記領域を実質的に完全に除去し、前記ＦＥＴは１０４を超えるオン抵抗に対するオフ抵抗の比を有する有機薄膜電界効果トランジスター。
【請求項３５】
請求項３４に記載の有機薄膜ＦＥＴであって、前記ＦＥＴは１０５を超えるオン抵抗に対するオフ抵抗の比を有する有機薄膜ＦＥＴ。
【請求項３６】
請求項３４または３５に記載の有機薄膜ＦＥＴであって、前記有機誘電材料の層は誘電体スタックを含む有機薄膜ＦＥＴ。
【請求項３７】
請求項３４、３５または３６に記載の有機薄膜ＦＥＴであって、前記上部導電層は、１００μΩｃｍ未満の抵抗率を有する無機金属を含む有機薄膜ＦＥＴ。
【請求項３８】
請求項３４〜３７のいずれか１項に記載の有機薄膜ＦＥＴであって、ボトムゲート型構造を有する有機薄膜ＦＥＴ。
【請求項３９】
下部導電層と上部導電層とを支持し、前記下部導電層と前記上部導電層との間に溶解処理可能な半導電性材料の層を有する基板を備えたダイオードであって、
前記上部導電層は、前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行うことによってパターニングされ、前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して、前記上部導電層の前記領域を実質的に完全に除去するダイオード。
【請求項４０】
請求項３９に記載のダイオードであって、前記ダイオードは、１０４を超える整流比を有するダイオード。
【請求項４１】
請求項４０に記載のダイオードであって、前記ダイオードは、１０５を超える整流比を有するダイオード。
【請求項４２】
請求項３４〜４１のいずれか１項に記載の有機薄膜ＦＥＴまたはダイオードであって、前記基板は可撓性基板を含む有機薄膜ＦＥＴまたはダイオード。
【請求項４３】
有機電子デバイスを製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する溶解処理可能な半導電性層とを含んだ構造を備え、
前記方法は、前記基板の前記上部導電層をパターニングするステップを含み、
前記パターニングのために前記半導電性層から前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行い、
前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して前記上部導電層の前記領域を実質的に完全に除去し、下にある前記半導電性層を露出させる方法。
【請求項４４】
請求項４３に記載の方法であって、前記半導電性層は、有機半導電性層を含む方法。
【請求項４５】
請求項４３または４４に記載の方法であって、前記半導電性層は少なくとも３０ｎｍの厚さを有する方法。
【請求項４６】
請求項４３、４４または４５に記載の方法であって、前記有機電子デバイスはダイオードを含む方法。
【請求項４７】
請求項４６に記載の方法であって、前記ダイオードは、発光ダイオード、感光ダイオードまたは整流ダイオードを含む方法。
【請求項４８】
請求項４３、４４または４５に記載の方法であって、前記有機電子デバイスはゲート、ソースおよびドレイン接点を有する電界効果トランジスターを含み、前記上部導電層は前記トランジスターのドレイン・ソース層を含む方法。
【請求項４９】
有機電子デバイスを可撓性基板上に製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する下位層とを備え、かつ少なくとも１つの溶解処理可能な半導電性層を有する構造を備えており、
前記方法は、前記構造の前記上部導電層をパターニングするステップを含んでおり、
前記パターニングのために前記下位層から前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行い、
前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して前記上部導電層の前記領域を実質的に完全に除去して下にある前記下位層を露出させる方法。
【請求項５０】
請求項４９に記載の方法であって、前記上部導電層は１０ｎｍと５００ｎｍの間の厚さを有する方法。
【請求項５１】
請求項４９または５０に記載の方法であって、前記単一のレーザーパルスは、６００ｍＪ／ｃｍ２未満のフルエンスを有する方法。
【請求項５２】
請求項４９、５０または５１に記載の方法であって、前記下位層は、前記溶解処理可能な半導電性層を含み、それによって、前記溶解処理可能な半導電性層は、前記上部導電層のすぐ下に位置する方法。
【請求項５３】
有機電子デバイスを基板上に製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する下位層とを含み、かつ少なくとも１つの溶解処理可能な半導電性層を有する構造を備えており、
前記方法は、前記構造の前記上部導電層をレーザーアブレーションによってパターニングするステップを含み、
前記レーザーアブレーションは、繰返しのレーザーパルスを使用して前記下位層を露出させるように、実質的に同じ空間位置で前記層の材料の部分を繰り返し除去するものであり、各前記パルスは１ｎｓ未満の持続時間を有する方法。
【請求項５４】
請求項５３に記載の方法であって、各前記パルスは１００ｆｓ未満の持続時間を有する方法。
【請求項５５】
請求項５３または５４に記載の方法であって、前記導電層は、前記溶解処理可能な半導電性層と直接接触する方法。
【請求項５６】
請求項５３〜５５のいずれか１項に記載の方法であって、前記導電層の厚さは１０ｎｍを超える方法。
【請求項５７】
請求項５３〜５６のいずれか１項に記載の方法であって、前記下位層と前記基板の一方または双方は、１０−２Ｗ／ｃｍＫ未満の熱伝導率を有する方法。
【請求項５８】
請求項５３〜５７のいずれか１項に記載の方法であって、前記電子デバイスは可撓性を有し、前記基板は可撓性基板を含む方法。
【請求項５９】
請求項５３〜５８のいずれか１項に記載の方法であって、１ｎｓ以上のパルス持続時間を有する１つ以上のレーザーパルスを使用するレーザーアブレーションの初期低分解能段階をさらに備える方法。
【請求項６０】
請求項５９に記載の方法であって、前記レーザーアブレーションの初期低分解能段階は、請求項１〜５２のいずれか１項の方法を含む方法。
【請求項６１】
請求項５９または６０に記載の方法であって、１ｎｓ未満の幅のパルスを使用する前記レーザーアブレーションのステップは、前記レーザーアブレーションの初期低分解能段階で形成された前記導電層の縁部バリを除去する方法。
【請求項６２】
請求項５３〜６１のいずれか１項に記載の方法であって、前記有機電子デバイスは薄膜トランジスター（ＴＦＴ）を含み、前記導電層は前記ＴＦＴのドレイン・ソース層を含む方法。
【請求項６３】
ボトムゲート型ＴＦＴを形成する方法であって、前記ＴＦＴのドレイン・ソース層をパターニングするために請求項６２に記載の方法を使用するステップを含む方法。
【請求項６４】
請求項５３〜６１のいずれか１項に記載の方法であって、前記有機電子デバイスは薄膜トランジスター（ＴＦＴ）を含み、前記導電層は前記ＴＦＴのゲート層を含む方法。
【請求項６５】
請求項１〜１３および４３〜６１のいずれか１項に記載の方法であって、前記電子デバイスは、コンデンサ、インダクタ、抵抗器、インターコネクト線、またはダイオードである方法。
【請求項６６】
請求項１から６５のいずれか１項に記載の方法を利用して、可撓性のアクティブマトリックス電気泳動ディスプレイを製作する方法。
【請求項６７】
請求項１〜６５のいずれか１項に記載の方法を利用して薄膜トランジスター（ＴＦＴ）アクティブマトリックス表示装置、感知デバイス、または論理回路を製作する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、選択的パターニングにレーザーアブレーションを使用して薄膜トランジスター（ＴＦＴ）またはダイオード構造などの電子デバイスを製作する方法に関する。
【背景技術】
【０００２】
大面積表示装置およびＲＦＩＤ回路などの費用効果的なエレクトロニクスを、従来の無機半導体ウエハ加工を使用して可能となるスループットよりも高いスループットを達成するための解決策が、有機エレクトロニクスにおいて必要とされている。大面積表示装置および高速論理回路などのデバイスを実現するために、電極およびインターコネクトの形式の導電経路が、デバイススタック内の１を超えるレベルで要求されている。導電経路に要求される導電性を達成するために、金属の導電経路層がしばしば必要とされている。しかしながら、従来の無機半導体ウエハ加工と比べて、有機エレクトロニクスには、高スループット、高分解能（＜１０μｍ）で、かつ高温処理を使用することなく（＜８０℃）、金属の導電経路を可撓性基板上に設ける既知の方法が存在しない。様々な既知の加工は、これらの要件の一部を満たしているが、すべてを満たしてはいない。例えば、金属ナノ粒子の溶液をインクジェット印刷し、続いてレーザーアニーリングする技法は、低温における高導電性を達成するが、その性能は低分解能でかつ低スループットにすぎないものである。同様に、熱転写印刷法は、相当に高い分解能（〜１０μｍ）と低い加工温度を有するが、通常、低い導電性または低いスループットしかもたらさない。
【０００３】
この問題に対処するレーザーアブレーションを使用する技法について説明することにする。レーザーアブレーションに関する背景事項は、ＵＳ４，０８１，６５３、ＵＳ２００５／０１０６５０７、およびＷＯ０３／０８０２８５、および、「Ｅｘｃｉｍｅｒ  ａｂｌａｔｉｏｎ  ｏｆ  ＩＴＯ  ｏｎ  ｆｌｅｘｉｂｌｅ  ｓｕｂｓｔｒａｔｅｓ  ｆｏｒ  ｌａｒｇｅ  ｆｏｒｍａｔ  ｄｉｓｐｌａｙ」、Ｏｓｍａｎ  Ａ．  Ｇｈａｎｄｏｕｒ、Ｄａｎ  Ｃｏｎｓｔａｎｔｉｎｉｄｅ、およびＲｏｎ  Ｓｈｅｅｔｓ、Ｐｒｏｃｅｅｄｉｎｇｓ  ２００２  ＳＰＩＥ、  Ｐｈｏｔｏｎｉｃｓ  Ｗｅｓｔに見出すことができる。多くのアブレーション加工は、〜≦１ｎｓの時間スケールにわたって生じるが、この時間スケールは、約３０ｎｓである典型的なエキシマーレーザーのパルス幅よりもずっと短い。このことはつまり、ナノ秒（ｎｓ）レーザーを使用するアブレーション加工は、より短いパルスレーザー加工と同程度に局所化されない、ということを意味する。この結果として、多くの場合、アブレーション位置の周りに相当程度の温熱損傷（熱影響部（ＨＡＺ））が存在する。温熱損傷は、光の侵入深さおよび熱の拡散距離に応じて、アブレーションされた機構の周りに数ミクロン、横方向に延びることがある。ＨＡＺの大きさは、レーザーパルスの持続時間およびパルスごとのエネルギーに依存する。原則として、パルス持続時間が長くなるほど、熱影響部はより大きくなる。
【０００４】
ＨＡＺは、アブレーション位置の周りの変色した暈の形をなすことがあり、そのアブレーション位置において、材料特性は、アブレーションされた領域を囲む範囲内で、偶然に破壊されたり、劣化したりしがちである。したがって、横方向および縦方向の材料の損傷が、アブレーションされる範囲の周りに生じることがある。このことは、特定の層がレーザーアブレーションによってパターニングされている基板が、温度または放射線に敏感な活性層を既に含んでいるような場合には重大な問題となり、例えば、その敏感な活性層とは、特性が劣化した基板における埋め込まれた下位層内の半導電性構造や導電構造などである。
【０００５】
電子デバイス内の材料にレーザーアブレーションする際に見受けられる特殊な問題は、レーザー波長において幾分かの吸収性を示す下位層の上に配置された上部層を選択的に構造化することである。この状況において、下部層または系の周囲領域にいかなる損傷も生じることなく、デバイスの上部層をレーザーアブレーションによってパターニングすることは、非常に困難となる。このことは、ある用途には問題とはならない場合もあるが、電気活性層の微細な機構をパターニングすることが要求され、尚且つ周囲または下位にある多数の層が劣化することを避ける必要があるような多くの用途においては、この影響は望ましくないものである。デバイスの下部層に電気活性層またはＵＶ感応層が含まれている場合には、有機トランジスターまたはダイオードデバイスの様々な層に選択的にパターンを形成する際に特有の問題が生じる。このことが当てはまるのは、例えば、デバイスの上部金属電極をレーザーアブレーションによってパターニングしようと試み、そこで、既に堆積しているか、またはパターニングされた半導電性層および下位電極の劣化を回避することが必要となる場合である。このような上部金属電極の例としては、トップゲート型有機ＴＦＴのゲート電極および有機ＬＥＤの陰極層がある。
【０００６】
この問題は、有機半導体材料（さらなる例を後に示す）のような溶解処理可能な半導体材料が下位にあると著しいものとなる。ここで、この溶解処理可能な材料は、さもなければアブレーションしきい値を上昇させるかもしれない共有結合の三次元網状結合を一般に欠いている。このことが特に当てはまる場合としては、アブレーションによってパターニングされる上位の導電層のすぐ下に半導電性層が存在する場合である。そのような構造は、例えば、ダイオードやボトムゲート型ＦＥＴ（電界効果トランジスター）に見出すことができる。
【０００７】
特に金属層のアブレーション加工の間に広く観測されるようなさらなる有害な周囲効果は、アブレーション位置の周りに生じるバリ縁部効果であり、このバリ縁部効果は、溶融材料がアブレーション位置の縁部で熱分散によって改質することによって生じるものである。これによって、デバイスの下位電極などのように、電子デバイスの微細構造の機構を正確に画定しようとする場合には、特に電子デバイス内に重大なデバイス性能の問題が生じることがある。一つの例としては、活性半導電性層内に電荷を注入する元となる有機ＴＦＴのソースおよびドレイン電極がある。ＴＦＴの場合、バリ縁部が存在すると、金属電極から半導電性膜内への電荷の注入量が低下して、接触抵抗の著しい増加につながる。また、例えば、バリ縁部が、デバイスの上位層を貫いて上昇して短絡を生じることがある。
【０００８】
ＡＭＰ  Ｊｏｕｒｎａｌ  ｏｆ  Ｔｅｃｈｎｏｌｏｇｙ、Ｖｏｌ１、１９９１年１１月、ページ６９〜７９、Ｊ．Ｃ．Ｗｕらによる「Ｓｉｎｇｌｅ−Ｓｈｏｔ  Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ａｂｌａｔｉｏｎ  ｏｆ  Ｔｈｉｃｋ  Ｐｏｌｙｍｅｒ  Ｒｅｓｉｓｔｓ  ｏｎ  Ｍｅｔａｌｌｉｃ  Ｓｕｂｓｔｒａｔｅｓ」には、金属基板上の誘電膜のレーザーアブレーションについての技法が記載されているが、この技法は、本発明の実施形態で対処する問題とは異なる特殊な問題を呈している。特に、問題の一つは、完全な金属の場合、横の電界の振幅が金属の表面で消滅し、その結果としてアブレーションが下位金属に隣接するポリマーの薄層を去ることであり、もう一つは、金属の熱伝導性が高いことにより、上位ポリマー層が効果的に吸熱されることである。また、高度な熱伝導性の基板上におけるアブレーションについての技法が、特開２００３−１３３６９０に記載されている。アモルファスシリコンの上でのインジウムスズ酸化物（ＩＴＯ）のアブレーションについての技法が、特開２０００−２０８７９４号に記載されている。誘電マスクを製造するためにレーザーアブレーションを使用することが、特開平１０−２６３８７１に記載されている。ＵＳ４，６８４，４３７には、ポリマーの上の銅にディファレンシャルエッチングを行うための、１パルス当たり１Ｊ／ｃｍ２を超え、好ましくは３Ｊ／ｃｍ２を超えるフルエンスの使用法が記載されている。Ｓｈｒｏｄｎｅｒらの論文（Ｏｒｇａｎｉｃ  Ｅｌｅｃｔｒｏｎｉｃｓ  ６（２００５年）１６１−１６７）には、トップゲート型ポリマーＦＥＴのソース・ドレイン層にパターンを形成するために、少数のレーザーパルスを使用することについて記載されているが（ボトムゲート型および同様のデバイスについては述べられていない）、上部導電層にパターンを形成する方法については記載されていない。さらに、Ｓｈｒｏｄｎｅｒらが製作したトランジスターの伝達特性は、大きさの改善が可能であるという不十分なものである。
【発明の開示】
【０００９】
レーザーアブレーションの技法を使用して、いかなる重大な劣化も下位層に生じさせることなく多層構造の導電層から材料を除去するような電子デバイスの製作方法について説明する。この技法では（後に説明する超短パルス技法とは対称的に）、単一のレーザーパルスのみを使用して、下位層の劣化が実質的にないことを保証することが可能である。これは、わずか２つのレーザーパルスでも、この技法が不確定なものとなり、下位層の一部が破壊されうるからである。
【００１０】
したがって、本発明の第一の態様によれば、有機電子デバイスを製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する下位層とを含む構造を備え、かつ少なくとも１つの溶解処理可能な半導電性層を備え、その方法は、前記構造の前記上部導電層をパターニングするステップを含み、前記パターニングのために前記下位層から前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行い、前記レーザーアブレーションは、前記レーザーの単一パルスを使用して前記上部導電層の前記領域を除去し、下にある前記下位層を露出させる方法を提供する。
【００１１】
本発明者らが認識するところでは、単一レーザーパルスの使用は、２つのレーザーパルスであっても達成できない特殊な利点がある。したがって、本方法の実施形態において、下位層が非常に放射線の影響を受けやすく、ある実施形態においてはアブレーションされる層よりもさらに影響を受けやすい場合であっても、単一レーザーパルスによって、すべての上位層が、下位層のいかなる著しい劣化を伴わずに除去される。このことは、２つのレーザーパルスを使用して同じ目的を達成しようと試みるときには見られないものであるが、それは、アブレーションに対して規定された「終点」が存在しないからである。明らかに（理論に束縛されることなく）、単一のパルスを使用してアブレーションすると、その加工は、効果的に自己制限的となり、これはおそらく、強力なパルスによって、下位層に著しくは浸透せず、下位層を保護するプラズマが生成されるからである。
【００１２】
単一のレーザーパルスは、２００ｍＪ／ｃｍ２未満または１０ｍＪ／ｃｍ２から２００ｍＪ／ｃｍ２の範囲内のフルエンスを有していることが好ましい。そのパルスは、１００ｎｓ未満または１０ｎｓ未満の長さを有していることが好ましい。そのレーザーは、４００ｎｍ未満の波長を有していることが好ましい。上部導電層は、１０ｎｍと２００ｎｍの間の厚さを有していてもよい。本方法のある好ましい実施形態において、上部導電層の厚さは、１５０ｎｍ、１００ｎｍまたは５０ｎｍ未満であり、単一のレーザーパルスのフルエンスは１５０ｍＪ／ｃｍ２未満または１００ｍＪ／ｃｍ２未満である。また、上部導電層の厚さの上限は、２００ｎｍを超えて、例えば、２５０ｎｍ、３００ｎｍ、３５０ｎｍ、４００ｎｍ、５００ｎｍに広げてもよく、また例えば６００ｎｍ、７００ｎｍ、８００ｎｍ、９００ｎｍまたは１０００ｎｍ超に広げてもよい。したがって、そのような場合に、レーザーパルスのフルエンスは、２００ｍＪ／ｃｍ２を超えて増加させてもよい。ある実施形態において、上部導電層の厚さの下限は、１０ｎｍであればよい。
【００１３】
本方法の実施形態において、下位層はアブレーションによる損傷を実質的には受けず、例えば、厚さにおける１０％未満または５％未満の損失を示す。しかしながら、より具体的には、高性能デバイスは以下でさらに説明するように製作することができる。
【００１４】
ある実施形態において、レーザーパルスのフルエンスは、下位層のアブレーションしきい値を超えてもよく、また任意選択により、下位層の下にある１つ以上の層のアブレーションしきい値を超えてもよいが、これは明らかに、アブレーションされる材料／プラズマの遮蔽および光吸収効果によるものである。下位層がレーザーに対して実質的に透明である場合、下部導電性層は、それにもかかわらず、依然として実質的に損傷を受けないままであることが可能である。本方法の実施形態において、上部導電層は、レーザーパルスの波長において下位層よりも高い光学濃度（ＯＤ）を有していてもよく、例えば、上部導電層は１を超えるＯＤを有していてもよく、下位層は１未満のＯＤを有していてもよい。
【００１５】
本方法の実施形態の第１セットにおいて、下位層は、有機誘電層、例えば、薄膜トランジスター（ＴＦＴ）のゲート絶縁層を含んでおり、より具体的にすればＴＦＴはトップゲート型ＴＦＴである。ここで説明する方法の実施形態では、１０４を超える、より好ましくは１０５を超えるオフ抵抗とオン抵抗との比を備えた薄膜電界トランジスター（ＦＥＴ）の製作を可能としている。そのような比は、例えばＶｄｓ＝−１、−２、−５、−１０、または−１５Ｖにおいて、実質的に同じドレイン・ソース電圧で２つの異なるゲート電圧に対して測定することができる。Ｖｇｓ＝−４０Ｖと＋２０Ｖのゲート電圧が利用され、あるいは、−２０Ｖと＋１０Ｖまたは−１０Ｖと＋５Ｖなどのより低い電圧が利用されてもよい。
【００１６】
一般に、誘電材料の均質な層ではなく、複数の誘電層である誘電体スタックを利用すると有利になることが判明している。これは、誘電体スタックを使用すると、スタック内の様々なレベルにおける所望の特性に従ってスタックを調整することが容易になるからである。この技法は、上位導電性層が比較的厚く、例えば２００ｎｍを超えているような厚さに対して利用されるより大きなレーザーフルエンスにおいて単一ショット技法が安全である場合には、特に有利である。例えば、スタックの最上部、または上部導電層のすぐ下に、パリレンのような比較的吸収性があり、かつ／または損傷に耐性のある材料を利用してもよいが、この材料はそれ自体、ピンホールを有する傾向があるため、特に良好な電気誘電体ではない。本方法のある実施形態において、スタック内の誘電層のうちの少なくとも１つは、パリレンを備えている。スタックの１つ以上さらに下のレベルにおいて、より良好な誘電特性を有するが、おそらくはより低い損傷またはアブレーションしきい値を有し、またはより吸収性の低い（したがって、下位導電層を十分に保護しない）誘電材料を利用してもよい。例えば、スタックの１つ以上の下部層は、ポリスチレンおよび／またはＰＭＭＡ（ポリメタクリル酸メチル）を備えていてもよい。ある実施形態において、パリレンに加えてまたはパリレンに代わって、スタックの上部層がＰＶＰ（ポリビニルピロリドン）を備えていてもよい。一般に、誘電体スタックが利用される場合、スタックの１つ以上の上部層は、スタックの１つ以上の下部層よりも高いアブレーションしきい値または吸収性を有していてもよい。ある実施形態において、スタックの１つ以上の下部層は、スタックの上部層と比べて、より良好な電気誘電応答性、例えば、より大きな誘電率またはより低い誘電吸収性を有していてもよい。
【００１７】
実施形態の第２セットにおいて、溶解処理可能な半導電性層は下位層であり、したがって、この下位層は、上部導電層のすぐ下にある（かつ上部導電層に直接接触している）。本方法の実施形態のこのセットに従って製作することができる電子デバイスには、ボトムゲート型薄膜トランジスターおよびダイオード、特に有機ダイオードがある。前者の場合、上部導電層は、半導体と直接接触するＴＦＴのソース・ドレイン層を備えており、このソース・ドレイン層は３０ｎｍを超える厚さを有していることが好ましい。後者の場合、ダイオードは通常、例えば１００ｎｍ、２００ｎｍまたは３００ｎｍを超えるようなより厚い半導電性材料を利用する。しかしながら、同様の厚さの半導電性材料を、ボトムゲート型ＴＦＴ構造と共に使用してもよい。製作する電子デバイスがダイオードを備えている場合、好ましくは、そのダイオードは、５×１０３、より好ましくは１０４、最も好ましくは１０５を超える整流比を有している。整流比は、一定の電圧、例えば１ボルト、２ボルト、５ボルト、１０ボルトまたは１５ボルトで測定することができる。
【００１８】
ある特に好ましい実施形態において、本方法は、可撓性基板上に有機電子デバイスを製作するために利用される。溶解処理可能な半導電性材料を利用するが、好ましくは、上部導電層（さらに、ある実施形態においては下部導電層）は、１００μΩｃｍ未満の抵抗率であり、より好ましくは５０μΩｃｍ未満の抵抗率を有する無機金属を備えている。
【００１９】
本発明は、下部導電層と上部導電層とを支持し、溶解処理可能な半導電性材料の層と、前記下部導電層と前記上部導電層との間にある有機誘電材料の層とを有する基板を備えた薄膜電界効果トランジスター（ＦＥＴ）であって、前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層をレーザーアブレーションすることによって前記上部導電層はパターニングされ、前記レーザーアブレーションは前記レーザーの単一のパルスを使用して、前記上部導電層の前記領域を実質的に完全に除去し、前記ＦＥＴは、１０４を超えるオフ抵抗とオン抵抗との比を有する薄膜電界効果トランジスターをさらに提供する。
【００２０】
本発明は、下部導電層と上部導電層とを支持し、前記下部導電層と前記上部導電層との間に溶解処理可能な半導電性材料の層を有する基板を備えたダイオードであって、前記上部導電層の領域を除去するように、パルスレーザーを使用して前記上部導電層をレーザーアブレーションすることによって前記上部導電層はパターニングされ、前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して、前記上部導電層の前記領域を実質的に完全に除去するダイオードをさらに提供する。
【００２１】
関連する態様において、本発明は、有機電子デバイスを製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する溶解処理可能な半導電性層とを備えた構造を有し、その方法は前記基板の前記上部導電層をパターニングするステップを含み、前記パターニングのために前記上部導電層の領域を前記半導電性層から除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行い、前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して前記上部導電層の前記領域を実質的に完全に除去し、下にある前記半導電性層を露出させる方法を提供する。
【００２２】
さらに関連する態様において、本発明は、有機電子デバイスを可撓性基板上に製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する下位層とを備え、少なくとも１つの溶解処理可能な半導電性層を有する構造を備え、その方法は前記構造の前記上部導電層をパターニングするステップを含み、前記パターニングのために前記上部導電層の領域を前記下位層から除去するように、パルスレーザーを使用して前記上部導電層にレーザーアブレーションを行い、前記レーザーアブレーションは、前記レーザーの単一のパルスを使用して前記上部導電層の前記領域を実質的に完全に除去し、下にある前記下位層を露出させる方法を提供する。
【００２３】
ある実施形態において、上部導電層は、１０ｎｍと２００ｎｍの間の厚さを有し、好ましくは、単一のレーザーパルスは、２００ｍＪ／ｃｍ未満のフルエンスを有している。下位層は、溶解処理可能な半導電性層を備えていてもよく、したがって、この層は上部導電層のすぐ下に位置する。あるいは、下位層は、上部導電層の光学濃度よりも低い光学濃度を有する実施形態においては、誘電層であってもよい。例えば、誘電層は、１μｍの厚さに対して１０６ｍ−１未満または１０５ｍ−１未満の吸収係数を有する材料を備えていてもよい。
【００２４】
本発明のある好ましい実施形態において、構造とは、少なくとも１つの有機層の下にあり、かつ基板（この用語は本明細書において、下部導電層と支持基板との間に存在しうる１つ以上の層を含めるために使用する）上で支持される下部導電層を備えている。好ましくは、そのような構造において、上部導電層とすぐ下にある少なくとも１つの有機層との間の付着力は、下部導電層と基板（下部導電層の下にあるさらなる層を含んでもよい）との間の付着力に満たないものである。これによって、上部導電層の単一ショットアブレーションが容易となっている。
【００２５】
ある好ましい実施形態において、上部導電層は、金属層または二重層、例えば金層を備えており、単一のレーザーパルスは、４００ｎｍ未満の波長と、１０ｍＪ／ｃｍ２から２００ｍＪ／ｃｍ２の範囲内のフルエンスを有している。電子デバイスは、薄膜トランジスター（ＴＦＴ）を備えていてもよく、その場合、上部導電層はトランジスターのゲート電極層またはドレイン・ソース電極層を含んでいてもよい。
【００２６】
さらなる態様によれば、本発明は、有機電子デバイスを基板上に製作する方法であって、前記有機電子デバイスは、上部導電層と、前記上部導電層のすぐ下に位置する下位層とを備え、かつ少なくとも１つの溶解処理可能な半導電性層を有する構造を備え、その方法は、前記構造の前記上部導電層をレーザーアブレーションによってパターニングするステップを含み、前記レーザーアブレーションは、繰返しのレーザーパルスを使用して前記下位層を露出させるように、実質的に同じ空間位置で前記層の材料の部分を繰り返し除去するものであり、各前記パルスは１ｎｓ未満の持続時間を有する方法を提供する。
【００２７】
好ましい実施形態において、パルスは、好ましい順に、１ｎｓ、１００ｐｓ、１０ｐｓ、１ｐｓおよび１００ｆｓ未満の持続時間を有している。
【００２８】
好ましい実施形態において、上部導電層は、トップゲート型ＴＦＴのゲート電極（これに対しては、正確な高分解能のパターニングが望ましい）などの金属薄膜を備え、下位有機層は、トップゲート型ＴＦＴのゲート誘電層などのポリマー誘電層を備えており、この場合に、レーザーアブレーションは有機層の薄層（例えば１００ｎｍ、１０ｎｍまたは１ｎｍ未満）が除去されるまで継続されることが好ましい。有機層および／または基板は、１０−２Ｗ／ｃｍ・Ｋ未満の熱伝導率を有していることが好ましい。ある好ましい実施形態において、本方法は、可撓性基板内にデバイスを製作するために使用される。
【００２９】
別の好ましい実施形態において、上部導電層は、ボトムゲート型薄膜トランジスターのドレイン・ソース層（これに対しては、正確な高分解能のパターニングが望ましい）を備え、下位有機層は、対をなすポリマー半導体もしくは低分子有機半導電体活性層（ボトムゲート、トップコンタクト構成）または有機ゲート誘電層（ボトムゲート、ボトムコンタクト構成）を備えている。
【００３０】
さらなる別の好ましい実施形態において、上部導電層は、有機発光、感光または整流ダイオードのカソード電極などの金属薄膜を備え、下位有機層は、対をなすポリマー半導体または低分子有機半導体を備えている。
【００３１】
本方法のある特に好ましい用途において、上述のように１つ以上の超短レーザーパルスを利用する高分解能パターニング段階が、レーザーアブレーションの初期段階に続いている。初期の低分解能のレーザーアブレーション段階は、上述の単一ショットパターニング技法を含んでいることが好ましい。超短パルスアブレーションは、初期のレーザーアブレーションの低分解能段階によって形成された導電層の縁部バリを除去するために使用することができる。
【００３２】
本発明は、薄膜トランジスター、ダイオード、アクティブマトリックス表示装置、センサーまたはアクティブマトリックスバックプレーン、太陽電池またはＯＬＥＤなどの電子デバイスを製作する方法をさらに提供する。そのようなデバイスは、上述のように、本発明による１つ以上の方法を統合した方法によって製作することができる。
【００３３】
上述した本発明の実施形態における特徴は、どのように並び替えて組み合わせてもよい。
【００３４】
本発明の理解を容易にするために、ここで本発明の特定の実施形態について、一例として、添付の図面を参照して説明することにする。
【発明を実施するための最良の形態】
【００３５】
まず技法の概要を示し、次いでいくつかの例について述べる。
【００３６】
低温加工を使用して高分解能でかつ高スループットの粗い機構と微細な機構の双方を達成するように、層選択パターニングのためのレーザーアブレーションによって薄膜トランジスター（ＴＦＴ）構造およびダイオード構造を製作するための方法について述べる。実施形態によって、上部金属層の制御されたパターニングが、アブレーションする層に対する非常に高度な選択性を伴って可能となり、その一方で、アブレーションする層から１μｍ未満だけ分離するか、またはアブレーションする層と接触した下位層における放射線と温度に敏感な活性有機材料の材料特性は、依然として実質的に劣化しない。
【００３７】
本発明の好ましい実施形態において、上部導電層の機構を選択的にパターニングするために、好ましくはエキシマーレーザーからナノ秒レーザービーム（１ｎ、５ｎｓまたは１０ｎｓを超えるパルス幅を有する）の単一のショットを使用して、少なくとも１つの有機層の最上部に電子デバイスの上部導電層をパターニングする方法が提供される。単一のレーザーパルスを使用することによって、基本的にすべてのレーザーエネルギーが上部導電層の材料に吸収されることが確実となり、ならびに、下位有機層および／または導電層がさらされる残りのレーザー放射が、後者をアブレーションしたり、後者に損傷を与えたり、後者を劣化させたりするのに不十分なものとなることが確実となる。この加工では、活性下位機構に損傷を与えることなく（例えば、性能における相当な劣化および／または下位層の厚さの例えば１０％の損失）、デバイスの上部層を選択的にパターニングすることが可能である。
【００３８】
単一のショットによる露出を使用すると、ナノ秒エキシマーレーザーなどの長いパルス持続時間のレーザーを使用する場合でも、上部導電層のみが基板から除去されることが判明しており、また単一のショットによるアブレーションは自己制限的であり、基板の下位層のいずれもアブレーションすることがないことも判明している。一般に、下位層構造は前の段階でパターニングされた別の導電層を有しており、上部層をパターニングするステップの間に、損傷を受けたりアブレーションされたりすることはない。
【００３９】
上部層（同じ金属でできていてもよい）のレーザーアブレーションの間、下部導電層の損傷またはアブレーションを回避するために、レーザーアブレーションによってパターニングされる構造は、次のようにして構築されることが好ましい。上部導電層の厚さは十分に厚くなるように選択されており、その厚さは単一のショットでのアブレーションが可能となるように１５０ｎｍ〜２００ｎｍ未満に選択されている。ただし、下部層である放射線に敏感な層のいずれもレーザー光線から遮蔽し、かつ下部層のいずれにおいて吸収されるエネルギー密度も各アブレーションしきい値未満に維持するために、上部導電層の光学濃度は十分に高くなるように選択されている。しかしながら、それでもなお、アブレーション加工の機構により、レーザーパルスのフルエンスは下位層の著しい損傷を伴うことなく、下位層のアブレーションしきい値よりも大きくできることが判明している。このことにもかかわらず、好ましくは、上部導電層は１０ｎｍよりも厚く、またレーザーの波長における光学濃度は好ましくは１よりも高い。
【００４０】
したがって、レーザー放射の強度は、上部層のアブレーションしきい値を超えるように選択されるだけでなく、下位層（上部導電層によって遮蔽される）がさらされるレーザー放射の量が、下部層のいずれの損傷しきい値にも満たないように選択されることが好ましい。エネルギー密度が過度に高く選択された場合、上部導電層の大部分またはすべてが除去され、残りのパルスの間、下部層をレーザー光線から遮蔽しなくなると、下部層に作用する残余エネルギー（さらに後に説明する）によって、下部導電層の損傷またはアブレーションが生じる。
【００４１】
上部導電層と下部導電層との間に、レーザー波長における光学濃度の小さい有機材料を基板は備えている。有機材料は、好ましい波長における≦１０５ｍ−１の吸収係数（１μｍ厚の層に対して、≦０．１程度の光学濃度に対応する）を有する１つまたは複数（スタック）の有機ポリマー層を備えていることが好ましい。有機材料の光学濃度が低いことにより、有機材料のアブレーションに必要なエネルギー密度は、吸収性の高い導電層のエネルギー密度よりも著しく高くなる。通常、誘電層のアブレーションしきい値は、５０ｍＪｃｍ−２〜２００ｍＪｃｍ−２の範囲内、例えば約１００ｍＪｃｍ−２である。
【００４２】
一例として、ＴＦＴデバイス内にある６００ｎｍのＰＭＭＡ層に蒸着された金（約４の吸収度（光学濃度）を有する）の５０ｎｍの上部層について考える。この厚さのＰＭＭＡは、０．０５の吸収度（光学濃度）を有しており、アブレーションしきい値は約１００ｍＪｃｍ−２である（多くのポリマーは、不十分な定義済みのアブレーションしきい値を有しており、したがって、わずかな量のエッチングが、このアブレーションしきい値よりも低いフルエンスに対しても生じることがある）。
【００４３】
次いで、１００ｍＪｃｍ−２の空間的に均一な（１０％以内）レーザーパルスが、エキシマーレーザーから金層（２４８ｎｍ、３０ｎｓのレーザーパルス）に放たれる。これは、金のアブレーションしきい値（層間剥離しきい値）を十分に超えるものである。光学濃度が非常に高い（ほぼ４程度）ため、金層のアブレーションに至る時点まで、レーザーエネルギーのほとんどすべてが上部金層において吸収される。金におけるレーザーアブレーションの開始後、金と空気の境界面のすぐ上に存在するプラズマと破片粒子は、レーザー光線を反射させ吸収することによって、基板をさらなる損傷から遮蔽する。したがって、下位ＰＭＭＡ層に到達可能な残りのフルエンスは、印加されたフルエンスの数分の一であり、ＰＭＭＡのアブレーションしきい値より十分に小さいものである。ＰＭＭＡに幾分かの加熱が生じうるが、ＰＭＭＡはアブレーションされない。
【００４４】
また、誘電層および／または基板層は、熱に敏感な任意の下部層への熱の拡散を最小にするために、低い熱伝導率を有していることが好ましい。誘電層および／または基板の熱伝導率は、１−２Ｗ／ｃｍ・Ｋ〜１０−２Ｗ／ｃｍ・Ｋ未満であることが好ましい。
【００４５】
下位層への損傷を回避して、比較的低いレーザーフルエンスのアブレーションを支援するために、最上部の導電層が下位材料に対して比較的低い付着力を示すように、最上部の導電層を選択することもまた有利であり、例えば、ポリマーの層の上に金の層を設ける場合などがある。
【００４６】
さらなる例として、ポリフルオレンなどの３００ｎｍの有機半導体層に蒸着された５０ｎｍの銅層（２４８ｎｍにおいて光学濃度〜４）を考える。この半導体層の下に、金など、異なる仕事関数を有する金属のさらなる導電層を設ける。次いで、８０ｍＪｃｍ−２の空間的に均一な（１０％以内）レーザーパルスを、先の例に関して説明した方式と類似の方式で、（上部）銅層に放つ。銅は、下位半導体層（レーザーパルスが直接作用された場合、アブレーションされる）の損傷またはアブレーションを伴うことなく、アブレーションされる。銅を導体パッドにパターニングすることによって、金および銅の電極を接点として使用し、ダイオード構造を形成することができる。
【００４７】
また、薄膜トランジスター（ＴＦＴ）またはダイオードデバイス構造内に微細機構を製作するために、低エネルギーの超短パルスレーザーの１つまたは複数のショットを使用してデバイスを製造するための方法を説明する。この加工では、非常に高度な選択性を伴って、制御されたパターニングと微調整とが可能となり、また、デバイス層の横および縦方向において下位層と下位領域が保護されるという利点が加えられる。この技法は、層の小面積で薄い部分を除去するために使用することができる。
【００４８】
具体的な目的は、ＴＦＴデバイスの微細機構を製造するために短パルスレーザーを使用して下位層の最上部で金属材料の層をパターニングするレーザーアブレーションである。その一例としては、下位ゲート誘電層、活性半導体層、および導電性ソース・ドレイン電極層を有するトップゲート型有機ＴＦＴの金属ゲート電極のパターニングである。この技法は、半導電層およびソース・ドレイン電極などのように、影響を受けやすいこれらの要素を破壊したり、これらの要素の性能を実質的に低下させたりすることなく、実施することができる。これは、パルス幅が短いことによって、超短レーザー光線のエネルギーのすべてが材料に入り、かつアブレーションされる層内で吸収されることが可能となり、その結果として、相当な熱化が実際に生じる前に、アブレーションの作用がなされるからである。
【００４９】
加えて、この技法は、より粗いレーザーアブレーション加工、例えば上述した単一のショットによる加工の後に、ソース・ドレイン電極の形成を微細に調整するために使用することができ、その結果として、短絡につながりうるような導電層内のバリ付き縁部が実質的に排除される。また、この技法は、例えば破片を生成した結果として形成される望ましくない微小面積の導電材料を除去するために、より一般的に使用することができる。
【００５０】
より詳細には、超短（ピコ秒）パルスレーザーからの光線を使用するアブレーション技法では、複数のショットによるアブレーション加工を、より制限された領域内で発生させることが可能となり、これによって、下位層の劣化が相当回避される。パルスの時間長は非常に短いので、全パルスに材料が応答して相当なアブレーションが生じる前に、全パルス（パルスの全エネルギー）が、実質的に材料に入ることが可能である。したがって、パルス幅の時間尺度にわたって、熱伝導のための時間はほとんどなく、その結果、レーザー加工は、熱的に閉じ込められた状況において発生する。結果として、多量の熱伝導が生じうる前にアブレーションが生じるため、はるかに小さな熱影響部が存在する。したがって、金属層の溶融はほとんど生じないので、一般に縁部の質はより長いパルスのレーザーに対するものよりもはるかに良好である。
【００５１】
このことを説明すると、３０ｎｓ（典型的なエキシマーパルス長）にわたるバルク状の金における熱拡散距離は３．９μｍであり、一方、１０ｐｓの超高速レーザーパルスに対しては、熱拡散距離はわずか６７ｎｍである。この熱的な閉じ込めが意味するところは、ピコ秒レーザーを使用すると、ナノ秒レーザーと比較してより低いフルエンスを使用して金属をアブレーションすることができ、その結果として、縦方向と横方向の双方における基板の損傷が少なくなる。さらに、材料のアブレーションが生じる前に、レーザーは材料の最上層に完全に入ることが可能なので、デバイスの下位層におけるレーザーの吸収はほとんど存在しない。
【００５２】
このことが示すところによれば、高分解能に金属層を「削る」加工において、かつ／またはデバイスのパターン機構を精密化するためのナノ秒レーザーアブレーション法と共に、ピコ秒レーザーアブレーション加工は、例えばデバイスの下位接点に対して使用することができる。
【００５３】
実施形態において、基板は、上部導電層と下部導電層との間にある少なくとも１つの有機層を備えている。この有機層の光学濃度は、低くても高くてもよいが、超高速レーザーパルス（高強度）が層に入射しているときに、多光子過程が著しくなるので、有機層の（低強度）吸収係数に関わらず、相当な吸収が存在する。したがって、超高速レーザーパルス下では、ほとんどすべての材料が高度な吸収性を有する。レーザーパルスは、上部導電層を「削る」ために使用することができる。吸収は多光子過程および短パルス幅によって非常に局所化されているので、上部層が十分に除去されると、次のレーザーパルスは、有機層の薄層（典型的には≦１０ｎｍ）のみを除去する。したがって、著しい損傷は、下位有機（誘電または半導電性）層には生じない。導電層が複数のパルスによって完全に除去された後、レーザー照射を停止する。
【００５４】
また、熱に敏感な任意の下部層への熱の拡散を最小にするために、誘電層は低い熱伝導率を有していることが好ましい。有機層および／または下位基板の熱伝導率は、１・１０−２Ｗ／ｃｍ・Ｋ（１Ｗ／ｍ・Ｋ）未満であることが好ましい。
【００５５】
前述のように、ナノ秒アブレーション加工とピコ秒アブレーション加工の双方は、デバイスの粗い機構と微細な機構の双方をパターニングするために、互いに組み合わせて使用することができる。これによって、高導電率接続、高分解能および高スループット加工をもたらす低温パターニング法を提供することができる。
【００５６】
例１：下位有機半導体層および誘電層のスタックを備えた電子デバイスにおける上部金属層の粗い選択的パターニングの達成
ＴＦＴ構造のような電子デバイスの構造の上部導電層をパターニングする方法を開示する。その構造は、上部導電層の下にある少なくとも１つの有機誘電層を有している。上部導電層はパルスレーザーを使用してアブレーションされ、上部導電層の領域が誘電層から除去される。レーザーアブレーションの加工では、上部導電層の領域を実質的に完全に除去して下にある誘電層を露出させるために、単一パルスのレーザーが使用される。
【００５７】
図１は、有機ＴＦＴの多層スタックの製作を示す。導電材料が、ソースおよびドレイン電極２を形成するように、基板１の上に設けられてパターニングされている。基板は、ガラスであってもポリマー膜であってもよいが、好ましくは、ポリエチレンテレフタレート（ＰＥＴ）またはポリエチレンナフタレン（ＰＥＮ）などのプラスチック基板が使用される。パターニングされた導電層２は、ＰＥＤＯＴなどの導電性ポリマー、または金、銅もしくは銀などの金属材料を備えている。導電層２は、限定はしないが、スピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、またはスプレーコーティング、インクジェット印刷、グラビア印刷、オフセット印刷またはスクリーン印刷などの溶解処理法によって設けてパターニングすることができる。あるいは、蒸発作用またスパッタリングなどの真空蒸着に続いて、レーザーアブレーションなどのフォトグラフィーパターニングまたは他の減法的なパターニング技法を使用することもできる。
【００５８】
導電層がパターニングされてソースおよびドレイン電極を形成すると、次いで半導電性材料の層３を基板の上に設け、電極をパターニングすることができる。半導電性層は、限定はしないが、ポリフルオレン、ポリチオフェンもしくはポリアリルアミンのようなポリマー半導体材料、またはペンタセンのような低分子有機半導体などの材料を備えていてもよい。限定はしないが、インクジェット印刷、ソフトリソグラフィー印刷（Ｊ．Ａ．Ｒｏｇｅｒｓら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ  ７５、１０１０（１９９９）；Ｓ．Ｂｒｉｔｔａｉｎら、Ｐｈｙｓｉｃｓ  Ｗｏｒｌｄ  Ｍａｙ  １９９８、ｐ．３１）、スクリーン印刷（Ｚ．Ｂａｏら、Ｃｈｅｍ．  Ｍａｔ．  ９、１２９９９（１９９７））、オフセット印刷、ナイフコーティング、浸漬コーティング、カーテンコーティング、メニスカスコーティング、スプレーコーティング、または押出しコーティングを含めた広範囲にわたる印刷技法が、半導電性材料を堆積させるために使用することができる。あるいは、半導電性層は、薄い連続膜として堆積させ、フォトリソグラフィー（例えばＷＯ９９／１０９３９を参照）またはレーザーアブレーションなどの技法によって減法的にパターニングしてもよい。
【００５９】
次いで、ゲート誘電材料の層４を層基板の上に堆積させる。ポリイソブチレンまたはポリビニルフェノールなどの材料を誘電材料として使用してもよいが、好ましくはポリメタクリル酸メチル（ＰＭＭＡ）およびポリスチレンを使用する。誘電材料は、限定はしないがスプレーコーティングまたはナイフコーティングなどの技法によって、連続層の形で堆積させることができる。しかしながら、好ましくは、スプレーコーティングの技法を使用する。任意選択により、さらに後に説明するように、１つ以上の誘電層を堆積させて誘電体スタックを形成してもよい。
【００６０】
次いで、誘電層の付着の後に、ゲート電極５およびインターコネクト線の堆積が続く。ゲート電極は、所望の導電性に好適な厚さの金などの無機金属または銅などのより廉価な金属の薄膜を備えていてもよい。ゲート電極は、スパッタリングもしくは蒸着技法などの技法、またはスピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、グラビア印刷、オフセット印刷もしくはスクリーン印刷などの溶解処理技法を使用して堆積させてもよい。以下で説明する選択的アブレーション加工は、金属の薄い層に対しては、厚い層に対してよりも容易に達成される。しかしながら、多くの場合、必要な導電率を達成するために、最小の層厚さが要求される。金層に対して、フラットパネル表示装置のゲートインターコネクトを含め、５０ｎｍの厚さが様々な用途に対する有用な導電率をもたらすことになる。
【００６１】
金属層７は、Ｌｕｍｏｎｉｃｓ  ＰＭ８００レーザー（３００ｍＪ、３０Ｗ）などの２４８ｎｍパルスのエキシマーレーザー６を使用してアブレーションされることが好ましいが、他のレーザーおよび波長を使用することも可能である。好ましい金材料の上部層は、下位金属層または誘電層に対するいかなる損傷を伴うこともなく、レーザーから単一のショットが放たれると除去され、さらに、ほとんど破片が形成されることもない。プロセスウィンドウは、単一のショットのみが放たれるときは大きなものである。例えば、２８ｍＪｃｍ−２から１１２ｍＪｃｍ−２の範囲のフルエンスを使用して、下位層へいかなる明確な損傷を与えることなく、上部金層を除去することができる。この結果、余分な破片が形成されることのない清浄な加工がもたらされる。このフルエンスの範囲は、上部金属層の吸収係数、厚さおよび付着力に関連している。
【００６２】
図２ａ〜２ｃは、電子デバイスにおける堆積した金材料の上部層の除去を示したものであり、それぞれ（左から右へ）１回、２回、３回および４回のレーザーショットに、２８ｍＪｃｍ−２、５５ｍＪｃｍ−２および１１２ｍＪｃｍ−２のフルエンスでそれぞれアブレーションした場合を示している。これらの図において、明るい領域は、上部金層に対応している。複数のショットによる照射については、相当な劣化と不十分なパターニングが認められ、場合によっては金属層が基板から完全に除去されている。しかしながら、単一のショットのみが放たれる場合に限っては、金属層のきれいなパターニングが、広範囲のフルエンスにわたって認められる。
【００６３】
この加工は、アクティブマトリックスパネル全体に像をつくる（パターニングする）ために使用してもよい。図３ａは、上述のステップアンドリピート式のレーザーアブレーション加工によって製作された表示装置用のアクティブマトリックスＴＦＴバックプレーンの一部を示した概略図であり、デバイスなどの上部金層から材料を除去する過程を表している。
【００６４】
図３ａをより詳細に参照すると、下部金層３０２を支持するＰＥＴ基板３００を示しており、下部金層３０２は、デバイスの下位活性層の上に堆積された誘電体スタック３０４を有している。上部に堆積された金層には、アブレーション前には均一な領域３０６ａが、アブレーション後には縞状の領域３０６ｂが存在する。この例では、５０８μｍ×３９４μｍの寸法を有する矩形のレーザースポット３０８を使用している。矩形の均一化されたパルスレーザーは、層基板の表面全体にわたってステップアンドリピート方式で移動されて上部金層の領域を除去し、それによって、この領域に、約１０６μｍのゲート幅（領域３０６ｂ）がアブレーション後にもたらされる。
【００６５】
ときに、像がつくられたステップアンドリピート領域の境界面において、大面積のバリが見受けられることがあり、その境界面において、溶融した金は再凝固して大きなバンプを形成しており、金の緩やかな縁部が検出されることもある。バリ縁部は、さらなる処理（例えば、トップゲート構成のＴＦＴ内における下部のソースおよびドレイン接点の形成後に実行しうる）がなければ、上位層を貫いて最大５００ｎｍ突出することがある。図３ｂは、ナノ秒レーザービームパルスを使用して上部金層をアブレーションした後のバリ９の影響を概略的に示したものである。しかしながら、後に堆積される誘電層が数ミクロンの厚さであるとすれば、トップゲート型構造のゲートレベルや、ボトムレベルデバイス上のソースおよびドレイン接点のゲートレベルでは、バリ縁部の影響は上部導電層上に接点をパターニングするときに問題とならない。前述のように、さらなる処理が望まれる箇所に対しては、超短パルス技法を利用することができる。
【００６６】
上記の例において、ゲート線に対する良好な導電性は、レーザーアブレーション加工後にも維持される。しかしながら、所望により、金の厚さ（または幅）を例えば約１００ｎｍに増加することによって、より高度な導電性をもたらすことができ、さらに良好なアブレーション結果と良好な孤立化を依然として得ることができる。また、上述の処理では、処理においてきわめて高度なスループット（１部品の処理ごとの単一ショットで１秒当たり最大３００部品）を維持することもできる。
【００６７】
理論に束縛されるものではないが、考えられていることとして、上部層のアブレーション処理が、ナノ秒レーザービームの１つのショットに対して自己制限的であるという事実についての一つの可能性のある説明は、下部導電層が上部導電層（金層）と比べて、より良好に基板へ付着しうるということである。したがって、この場合には上部層のアブレーションしきい値は、下部層のアブレーションしきい値未満となる。加えて、上部層のアブレーションに先立って、上部層の材料は、２４８ｎｍで高度な吸収性を有し、入射放射線の９０％超、典型的には約９９％を吸収する。したがって、デバイスの下部層はデバイスの上部層が存在する間、保護される。この意味では、単一のショットにおける放射線エネルギーの大部分はデバイスの上部層に吸収され、デバイスの上部層をアブレーションするので、上述のレーザーアブレーション技法は自己制限的である。したがって、上部金層をアブレーションして除去すると、下位層によって吸収されるビームエネルギーはほとんど残っておらず、下位層では実質的にアブレーションは発生しない。
【００６８】
ナノ秒レーザーアブレーションによるこの技法が、例えばソースとドレインの接点を形成するために、デバイスの下部層上で実施された場合には、下部レベルの導電層は、レーザービームが層を透過し終える十分前にアブレーションされることになる。したがって、この技法は、トップゲート構成の下部のソースおよびドレインレベルや、上部のゲートレベルにも好適である。
【００６９】
加えて、デバイスの上部層をアブレーションするとき、下部層が残りのレーザービームエネルギーから相当な程度で保護されるが、この保護は、アブレーション加工によって上部層の上方に形成されるプラズマと破片から生じるものと考えられている。対称的に、このプラズマと破片は、例えば深い（ｍｍ）溝を固体内にあけるときに、エッチング速度を制限する効果を有しているので、他の通常の用途（例えば、いわゆるプラズマ遮蔽）においては不利であると考えることができる。本発明の実施形態において、残りのレーザービームエネルギーが、形成されたプラズマと接触するとき、レーザーの多くはプラズマ形成物によって反射されるか、あるいは煙状の破片粒子によって散乱されかつ／もしくは吸収され、それによって、層基板がレーザービームエネルギーの残部から遮蔽される。したがって、高度な吸収性を有する導電層がアブレーションされた後に、結果として生じるプラズマ形成物によって、さらなるレーザービームの透過が実質的に防止され、その結果、デバイスの下位層が保護される。よりフルエンスの高い処理では、さらに多くのプラズマ形成物が生成され、したがって残りの放射線からのさらなる遮蔽がもたらされる。
【００７０】
また、金層及び半導電性層の下部レベルにおける幾分過剰な保護が、誘電体スタックによってもたらされるが、このようになるのは、これが２４８ｎｍにおいてある程度吸収し、したがって誘電体に作用するいかなる残留レーザー放射もさらに減衰させるからである。通常、好適な誘電体の１ミクロンのスタックに対し、約０．１５の光学濃度が誘電体スタック全体によってもたらされ、したがって残留放射線の約３０％が吸収される。
【００７１】
本方法の実施形態において利用しうる誘電体スタックの例は、例えば２００ｎｍのポリスチレン（ＰＳ）の下位層、例えば５００ｎｍのパリレンの中間層、および例えば１０ｎｍのＰＶＰの最上層である。この例において、最上層は最適な接着剤層である。したがって、他の実施形態においては、誘電体スタックは２つのみの層を備えていてもよい。
【００７２】
上述の方法は、現在の技法に代わって使用することができ、表示装置を作るためのゲート電極を画定し、高分解能、高スループットで、より信頼性があり、尚且つ場合によっては（任意選択により）ひずみの修正が可能な加工をもたらすものである。
【００７３】
図４ａは、上述のようにして製作された５０ｎｍの金のレーザーパターニングが行われたゲート（エキシマー２４８ｎｍ、３０ｎｓパルス）を有するＴＦＴのＩ−Ｖ特性曲線の例を示したものである。ゲート電極が金属インクのインクジェット印刷によってパターニングされたデバイスと比較して、「オン」および「オフ」電流の劣化は認められない。
【００７４】
本方法の実施形態では、１０５または１０６を超えるオフ抵抗とオン抵抗との比を有する薄膜電界効果トランジスター（ＦＥＴ）の製作が可能となっている。これらの結果が示すところによれば、トランジスターのチャネルはアブレーションによって実質的に損傷を受けない。一例において、そのような結果は、５０ｎｍのアブレーションされた金属（銅）の厚さにおいて達成されたが、その金属は単一のショットで８０ｍＪ／ｃｍ２でアブレーションされたものであった。好ましくは、アブレーションされた金属の厚さは、５００ｎｍ、４００ｎｍ、３００ｎｍまたは２００ｎｍ未満である。オフ・オン比は、ソース／ドレイン（Ｓ／Ｄ）電流の比として測定して決定することができ、Ｖｄｓは、例えば−４０Ｖで固定することができ、Ｓ／Ｄ電流は、Ｖｇｓ＝−４０ＶおよびＶｇｓ＝＋２０Ｖに対して測定した。あるいは、この抵抗比を、例えば、Ｖｇｓ＝−４０Ｖおよび＋２０Ｖに対して、Ｖｄｓ＝−１５ボルトさらにはＶｄｓ＝−１ボルトで測定するために、より低い電圧を利用してもよい。この抵抗比は、例えば、ディスプレイ媒体への接続またはディスプレイ装置への組み込みの前に測定することができる。
【００７５】
図４ｂは、ディスプレイ媒体を駆動するために、上述のようにして製作された６０×８０  １００ｐｐｉ（インチ当たりのピクセル数）のアクティブマトリックスバックプレーンを示す。６０本すべてのゲート線は、レーザーアブレーション加工によって形成されたものであり、かつ機能しており、また、ＴＦＴが良好な「オン」および「オフ」電流を有することを示す良好なディスプレイコントラストが見られる。
【００７６】
上述の処理への拡張において、それ以外の方法では単一のアブレーション工程で容易にはアブレーションできない厚い金属層をナノ秒レーザーでアブレーションするために、ステップアンドリピート法を使用してもよい。この拡張した処理を用いると、例えば約５０ｎｍ厚の金属層を堆積させ、上述の方法によってナノ秒パルスレーザービームを使用してパターニングすることができる。次いで、さらなる金属層を、この初期のパターニングされた金属層の最上部の上に堆積させ、次いでナノ秒レーザーアブレーション加工を使用して再びパターニングすることができる。次いでこの処理を、所望の厚さの金属層が達成されるまで繰り返すことができる。
【００７７】
また、上部導電層を有機誘電層の上にパターニングするための上述の方法は、図１０および図１１に大体において示すように、ボトムゲート型、ボトムコンタクト型ＴＦＴ構成など、トップゲート型のデバイス構成以外にも適用可能であるが、図１０および図１１において、活性半導電性層は、ソース・ドレイン電極をゲート誘電層の表面にアブレーションによってパターニングした後に堆積されている。また本方法は、ダイオードなどのデバイス、ならびに受動デバイスおよび機器を製作するために使用してもよい。
【００７８】
例２：電子デバイスの下部層における微細構造の選択的パターニングの達成
薄膜トランジスター（ＴＦＴ）構造内の微細機構を製作するために、低エネルギー超短レーザーパルスの複数のショットを使用してデバイスを製造する方法の一例を、以下で説明する。この加工では、非常に高度な選択性を伴って制御されたパターニングおよび微調整が可能となる。この技法は、材料の小面積の層における小面積の薄い部分を除去するために使用することができる。
【００７９】
この加工は、デバイスの下部層における「削る」加工によって材料を除去するために特に有利である。あるいは、この加工は、より長い波長のレーザーと共に使用するときに機構を画定するために使用してもよいものであり、この長い波長のレーザーはこれまでデバイスの上部層の大面積をアブレーションするために使用されていたものである。このようにして、ピコ秒アブレーション加工は、下位層を破壊することなく使用することができ、非常に高度な選択性を伴って、制御されたパターニングを可能にしている。
【００８０】
図５を参照すると、基板１が、導電材料の層１０でコーティングされている。基板はガラスであってもポリマー膜であってもよいが、好ましくは、２００μｍの厚さを有するＰＥＴ基板を使用する。次いで、初期の導電材料、好ましくは金属層１０を、スパッタリングもしくは蒸着技法、あるいはスピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、もしくはスプレーコーティング、グラビア印刷、オフセット印刷もしくはスクリーン印刷などの溶解処理技法などの方法によって、基板の上に堆積させる。金属材料は、基板表面に十分に付着する任意の金属であってもよいが、好ましくは金の層である。金層は１０ｎｍから７０ｎｍの範囲に及ぶ厚さで堆積させることが好ましい。あるいは、金属層は、付着力を改善するために金属層と基板との間に種層を備えた二層構造であってもよい。そのような好ましい種層は、上に金を成長させた銅を備えている。あるいは、金は種層として使用してもよく、その種層を次いでパターニングし、次いでより多くの金を最上部にパターニングしてもよい。さらに、別の方法として、ニッケルを種層に使用してもよい。
【００８１】
次いで、光リソグラフィーまたはウェットエッチングなどの他の技法を使用してもよいが、好ましくはレーザーアブレーション技法によって、デバイスのソースおよびドレイン電極１１を形成するために、金属材料をパターニングすることができる。
【００８２】
好ましくは、良好に画定された縁部および正確な寸法を達成するために、超短パルスレーザーを使用したレーザーアブレーションを使用する。金属材料のアブレーションの場合、パルス化したエキシマーレーザービーム６からの放射線を使用してもよい（例えば２４８ｎｍのＫＦレーザー）。レーザービームにさらされた金属層の領域において、金属材料は、上記の波長でアブレーションすることが可能であり、その結果、図５に示すように、基板表面が露出してデバイスのチャネル領域が形成される。超短レーザービーム技法は、より制御された材料除去を可能にする目的で、絶え間なく導電材料を「削る」ことによって、ソースおよびドレイン電極をパターニングするために使用することができる。この技法は、下部導電層においてパターンを画定するために特に適しており、この下部導電層は動作中のデバイスでさらなる層がその上に存在するような層である。したがって、ソースおよびドレイン電極は、電極と上位半導電性層との間の電気接触を劣化させる縁部損傷またはバリを伴うことなく、レーザーアブレーションによって画定することができる。
【００８３】
また、超短パルスレーザーアブレーションの上記の技法は、粗いナノ秒レーザーアブレーション技法と共に使用してもよい。粗いナノ秒レーザーアブレーション技法を第１の段階で使用して、ソース・ドレイン構造を粗く画定することができ、次いで、超短レーザーアブレーションを、微細なパターニングおよび縁部の損傷またはバリの除去に使用することができる。
【００８４】
引き続き図５を参照すると、次に、パターニングされた金属層の上に半導体層１２が設けられており、アブレーションされた領域と残りの導電材料の双方を覆っている。半導体材料は、ポリフルオレン、ポリチオフェンもしくはポリアリルアミンなどのポリマー半導体材料、またはペンタセンなどの低分子有機半導体であってもよい。その半導体材料は、限定しないが、スピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、もしくはスプレーコーティング、インクジェット印刷、グラビア印刷、オフセット印刷もしくはスクリーン印刷を含めた標準的な薄膜コーティング技法によって溶剤から、または真空相から堆積させることができる。しかしながら、半導体はスプレーコーティングの技法によって堆積させることが好ましい。実施形態において、溶液濃度および回転条件は、約５０ｎｍの厚さである半導体の乾燥固体膜を生成するように選択することが好ましい。
【００８５】
次いで、誘電層１３または一連の誘電層を、連続層の形でデバイスの活性半導体層の上に堆積させることができる。限定はしないが、スピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、またはスプレーコーティング、インクジェット印刷、グラビア印刷、オフセット印刷またはスクリーン印刷を含めた標準的な薄膜コーティング技法などの技法を使用することができる。しかしながら、半導電性層の溶解または膨張を最小にするように（例えば、利用する材料に従って実験的に）選択された溶剤または溶剤の混合物と共に、スプレーコーティングの技法を使用することが好ましい。あるいは、蒸着または化学蒸着などの気相堆積技法を使用して、誘電材料を堆積させてもよい。
【００８６】
誘電材料は、本発明者らの特許出願番号ＷＯ０１／４７０４３（参照することで、そのすべてを本願に援用する）に開示されているように、下位層に対して実質的に劣化が生じないような方式で堆積される。この文書にはトランジスターを形成する方法が記載されており、この方法では、トランジスターの第１の層を形成するために、第１の溶媒中にある溶液から第１の材料を堆積させ、続いて、第１の材料が第１の溶媒中で依然として可溶である間に、第１の材料が実質的に溶解しない第２の溶媒中にある溶液から第２の材料を第１の材料の上に堆積させることにより、トランジスターの第２の層を形成している。
【００８７】
好適な溶解加工が可能で使用しうる誘電材料は、木部中に溶解したポリスチレン、ポリメタクリル酸メチル（ＰＭＭＡ）またはポリイソブチレン（ＰＩＢ）である。パリレンは、化学気相蒸着によって堆積させることができる誘電材料の一例である。
【００８８】
半導体層／誘電層の境界面によってデバイス性能が影響を受けるので、二重誘電構成を使用してもよい。半導電性層と接触して低い誘電率（ｋ）を有する誘電体は、ＴＦＴにおける移動度を増加させ、かつヒステリシスを減少させる。次いで、最上部に堆積したより高いｋの第２の誘電層は、誘電体スタックの所与の厚さに対してゲート誘電体の静電容量を増加させることができる。上部ゲート電極の良好な付着力または湿潤を達成するために、例えばＰＶＰを備えた付着力促進または湿潤層を誘電層スタックの最上部に堆積させることもできるが、これは必須ではない。
【００８９】
ここで図６を参照すると、誘電層の堆積の後に、ゲート電極１４の堆積と、連続膜または事前にパターニングした膜としてのインターコネクト材料の堆積が続いている。ゲート電極は、ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）でドーピングしたポリエチレンジオキシチオフェンなどの導電ポリマーであってもよいが、好ましくは、銀、アルミニウム、銅またはクロムなどの印刷可能な無機ナノ粒子の金属材料を堆積させる。最も好ましくは、銅または金の層を使用する。ゲート電極は以下のような技法で堆積させてもよく、その技法としては、スパッタリングもしくは蒸着技法などの技法、またはスピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、グラビア印刷、ナノ粒子分散または化学前駆体からのオフセット印刷もしくはスクリーン印刷である。
【００９０】
次いで、超短パルスレーザービームを使用して、ゲート電極およびインターコネクトを画定するために除去する必要があるゲート金属層の部分に照射する。例えば、３逓倍化ＹＡＧポンプ超高速レーザーを使用して表面全体を走査する。Ｌｕｍｅｒａ  Ｌａｓｅｒ  ＧｍｂＨ  Ｓｔａｃｃａｔｏレーザーを利用してもよく、このレーザーは、＜１５ｐｓのパルス幅、約８０μｍのスポットサイズおよび３５５ｎｍの波長を有している。しかしながら、同様の平均電力（以下を参照）を有する半１ｎｓ短パルス幅レーザーを使用してもよい。好ましくは、レーザーのパルス幅は、１００ｐｓ未満、より好ましくは１０ｐｓ未満である。
【００９１】
薄い導電層は、単一の超短レーザーパルスで除去することができるが、より厚い膜の場合には、実質的にすべての導電材料を基板から除去するために、複数の超短レーザーパルスが必要となる場合がある。しかしながら、後者の場合に、上部導電層が非常に薄く、そのため下位層がレーザーアブレーションから十分に遮蔽されないで下位誘電層の相当な部分が除去されるときには、基板をレーザーにさらすことを回避するために、パルス数を（実験によって）慎重に選択することが望ましい。
【００９２】
好ましくは、ゲート導電層の領域の像をつくるために、レーザービームを基板の表面の上でラスター走査する。さらされた領域において、ゲート金属を基板からアブレーションによって除去する。残りの金属材料は、デバイスのゲート電極を形成する。損傷が下位誘電層に生じた場合でも、ＴＦＴの性能にはほとんど劣化が生じないが、これは、ピコ秒レーザー加工の熱の拡散範囲が狭いことにより、ゲート電極のすぐ下の誘電層の材料のみが、損傷を受けるからである。
【００９３】
理論に束縛されるものではないが、アブレーションは、アブレーションされる材料にパルスが完全に入った後に、エネルギーが大きな速度で材料に入ること（高いエネルギー吸収速度）で発生する応力の閉じ込め効果によって生じると考えられている。
【００９４】
より長いパルス幅のレーザーとは対称的に、実質的にすべてのパルスが吸収されなければ、金属層をアブレーションすることができない。このようにして、ほとんどのレーザー放射は材料内に深く侵入せず、したがって下位層は保護されるが、もしそうでなければ照射の際に下位層は劣化したり、アブレーションしたりする。レーザーパルスが試料に完全に入った後に、導電層の材料がアブレーションされた場合、下位のデバイス層に対する損傷の可能性は、さらに高くなる。
【００９５】
２６６ｎｍの波長における層状デバイススタックの吸収率は、上部金層が存在しない場合には、放射線の９０％超がデバイスの下部の金属ソースおよびドレインのレベルに透過するようになる。したがって、下位層の保護は、層状スタックによってほとんどなされない。しかしながら、これらの下位層は、アブレーションされる上部導電層が存在することによって保護される。例えば、金は、５０ｎｍの厚さで約３％の透過率を有している。
【００９６】
また、上記の超短パルスレーザーアブレーション技法は、第１の段階においてゲート構造を粗く画定するために使用される粗いナノ秒レーザーアブレーション技法と共に使用することができる。次いで、超短レーザーアブレーションを、微細なパターニングおよび任意の縁部損傷またはバリの除去に使用することができる。ナノ秒で粗くパターニングするレーザーアブレーションは、下位層の相当な部分の損傷および除去を回避するために、上述のように単一のパルスで実施することが好ましい。
【００９７】
図７は、デバイスの上部層の材料をアブレーションすると共に、損傷を受けていない下位金属層を露出させるためのレーザービーム（空間的に不均一）の一連の個々のピコ秒ショットによってアブレーションされた試料の例を示す。図７において、参照符号１６は、デバイスの上部金層１６を示し、参照符号１７は下位金層を示しており、上部金層１６と下位金層は、誘電体スタックによって分離されている。図７の領域ＡおよびＣは、下位金層１７にいかなる損傷をも生じることのない上部金層１６のアブレーションを示す。図７の領域ＢおよびＤは、下位金層が存在しないデバイスの領域を示す。この例において、上部金層は、５０ｎｍの厚さを有しており、また、下位金層１７が依然として加工による損傷を受けていないことが分かる。
【００９８】
図８は、上述のようにパターニングされたアクティブマトリックス表示装置の構造の一部を上方から示した一例を示す。図８の構造は、金属材料の残存物を除去するために、上部層を非常に穏やかに機械的に研磨することによって、後にさらに処理されている（図８において、明るい色の領域は上部層金属を示す）。ここでも、下位金属層が依然として加工による損傷を実質的に受けていないことが分かる。
【００９９】
図９は、本発明のさらなる実施形態を示し、この実施形態において、より厚い金属の層を、複数のショットによる加工で基板表面から除去されている。レーザーパルスエネルギーは、レーザーの各ショットが金属の薄い部分のみ、典型的には１０ｎｍ程度の厚さを除去するために十分に低いものであるが、このエネルギーは金属によって異なる。したがって、この加工では材料の厚い層をパターニングすることが可能となる。このことは、ナノ秒パルスレーザー加工とは対称的であり、ナノ秒パルスレーザー加工では、より厚い金属膜において熱伝導が増加する結果、約１５０ｎｍの厚さを超える金属膜をパターニングすることが困難となる。ピコ秒レーザーまたはさらに短いレーザーではこの問題が回避されるが、それは、レーザービームからのエネルギーのすべてが、相当な伝導加温が生じる前に材料に入るからである。したがって、このことによって、複数のショットが連続的に材料を基板から除去する非常に局所化された浅いアブレーションが可能となる。
【０１００】
図１０および図１１は、超高速レーザーアブレーションを使用して、ボトムゲート構成でトランジスターのチャネル領域を形成するための加工工程を示す。
【０１０１】
図１０および図１１を参照すると、基板１が、ボトムゲート電極となる薄い導電層１７でコーティングされている。導電層の堆積は、スパッタリング、蒸着、インクジェット印刷または他の堆積法を使用して達成することができる。トップゲート電極に関しては、好適な材料には、ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）でドーピングしたポリエチレンジオキシチオフェンなどの導電ポリマー、好ましくは、銀、アルミニウム、銅もしくはクロムなどの印刷可能な無機ナノ粒子の金属材料、または好ましくは金の層がある。次に、この層を、ボトムゲート型薄膜トランジスターのゲート電極１７ａを形成するようにパターニングする。このパターニング工程は、レーザーアブレーション、フォトリソグラフィーまたは他のパターニング法によって実施することができる。次いで誘電層１８を、インクジェット印刷、スピンコーティング、真空蒸着または別のコーティング技法などの技法によって、基板の上にコーティングする。
【０１０２】
次いで、金属の第２の層１９を、好ましくはスパッタリング技法を使用して基板の上にコーティングするが、蒸着、スピンコーティングおよびキュアリングまたは無電解成長などの他の方法を利用してもよい。層１９は、基板表面に十分に付着する任意の金属であってもよいが、好ましくは金の層である。次いで超高速レーザーパルス１５を使用して第２の金層をアブレーションし、ソースおよびドレイン電極１９ａとチャネル２０を形成する領域を画定する。超短パルスを使用することで、下位層に損傷がほとんどまたは全く生じなくなり、ＴＦＴの性能が最大となる。複数のショットを放つことによって、より厚い膜をアブレーションできることに加えて、超短ピコ秒レーザーを使用することにより、さらに接触抵抗の増大につながる傾向のあるソース・ドレイン電極の縁部におけるバリの影響を減じることができる。次いで、溶解処理可能な半導体層２１を基板の上にコーティングするが、その結果、半導体層２１によってソースおよびドレイン電極が接続される。必要に応じて、次に、この半導体層をレーザーアブレーション加工によって、または、直接書込み印刷またはフォトリソグラフィーパターニングなどの他のパターニング技法によって、再度パターニングすることができる。
【０１０３】
ボトムゲート型ＴＦＴ構成の幾何学的形状は、ソース／ドレインとチャネル領域との間の接触抵抗がより低くなるという点において、トップゲート構成に勝る利点を有している。第２の利点は、ゲート電極が低分解能の機構であり、広範な技法によってパターニングすることができるということである。ソースおよびドレインは、レーザーアブレーションによるパターニングに最も適しており、また、輸送に寄与するのは下側縁部であるため、アブレーションされたソースおよびドレイン機構の上側縁部におけるわずかなバリも、デバイス性能に著しく影響を及ぼすことはない。
【０１０４】
例３：下位有機半導体層と接触する上部導電層の選択的パターニングの達成
ここで、活性有機半導体層と接触する上部導電層の材料をアブレーションする方法の例について説明する。このようにして、有機ダイオードの陰極層、またはボトムゲート型、トップコンタクト型ＴＦＴのソース・ドレイン電極は、下位活性半導電性層に対する損傷および劣化を伴わずに、レーザーアブレーションによってパターニングすることができる。
【０１０５】
図１２は、ポリマーベース印刷ダイオードの多層スタックの製作を示す。導電性の陽極材料を基板１の上に堆積させてパターニングし、ダイオード用の第１の注入接点２２を形成する。基板は、ガラスなどの硬質基板であってもよく、また、プラスチック基板、例えばポリエチレンテレフタレート（ＰＥＴ）またはポリエチレンナフタレン（ＰＥＮ）などの軟質基板であってもよい。パターニングされた導電層２２は、ＰＥＤＯＴなどの導電性ポリマー、または金、銀もしくはインジウムスズ酸化物（ＩＴＯ）などの金属材料を備えていてもよい。また、ＩＴＯ電極の上の導電性ポリマーの薄膜など、多層構造を使用してもよい。陽極材料は、限定はしないが、スピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、またはスプレーコーティング、インクジェット印刷、グラビア印刷、オフセット印刷またはスクリーン印刷などの溶解処理技法を使用して堆積させ、パターニングしてもよい。あるいは、蒸着およびフォトリソグラフィー技法を利用してもよい。
【０１０６】
導電層をパターニングしてデバイスの下部電極を形成すると、次いで半導電性材料の層２３または一連の層を基板の上に堆積させることができ、また、必要に応じて個々のダイオードを孤立させるようにパターニングすることができる。半導電性層は、限定はしないが、ポリアリルアミン、ポリフルオレンまたはポリチオフェン誘導体などの材料を備えていてもよい。限定はしないが、インクジェット印刷、ソフトリソグラフィー印刷（Ｊ．Ａ．Ｒｏｇｅｒｓら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ  ７５、１０１０（１９９９）；Ｓ．Ｂｒｉｔｔａｉｎら、Ｐｈｙｓｉｃｓ  Ｗｏｒｌｄ  Ｍａｙ  １９９８、ｐ．３１）、スクリーン印刷（Ｚ．Ｂａｏら、Ｃｈｅｍ．  Ｍａｔ．  ９、１２９９９（１９９７））、オフセット印刷、ナイフコーティングまたは浸漬コーティング、カーテンコーティング、メニスカスコーティング、スプレーコーティング、または押出しコーティングを含めた広範囲にわたる印刷技法を、半導電性材料を堆積させるために使用することができる。あるいは、半導電性層は、薄い連続膜として堆積させ、フォトリソグラフィー（ＷＯ９９／１０９３９を参照）またはレーザーアブレーションなどの技法によって減法的にパターニングしてもよい。特定の用途に対しては、半導電性層のパターニングが必要でないこともある。
【０１０７】
次いで、半導体層の堆積の後に、第２の注入接点（陰極）２５を形成するため、また必要に応じてインターコネクト線を形成するための第２の導電層の堆積が続く。この上部電極は、所望の導電性に好適な厚さとなる銅などの無機金属の薄膜を備えていてもよい。整流ダイオードの場合、金属は同じ材料を第１の注入接点２２として備えていない（または同じ仕事関数を有していない）ことが好ましい。発光または感光ダイオードの場合、上部電極は、アルミニウム、銀またはカルシウムなど、より仕事関数の低い金属であり、下部電極は、ＩＴＯ、ＰＥＤＯＴまたは金など、より仕事関数の高い金属であることが好ましい。上下を逆転させた構成（陰極が下部電極となる）もまた使用することができるが、これらの構成は、多くの一般的な低仕事関数の金属の反応性により、製作することがより困難となる傾向がある。
【０１０８】
上部電極は、スパッタリングもしくは蒸着技法などの技法、またはスピンコーティング、浸漬コーティング、ナイフコーティング、バーコーティング、スロットダイコーティング、グラビア印刷、オフセット印刷もしくはスクリーン印刷などの溶解処理技法を使用して堆積させてもよい。以下で説明する選択的アブレーション加工は、金属の薄い層に対しては、厚い層に対して行う場合よりも容易に達成される。しかしながら、多くの場合、インターコネクト線に必要な導電率に達するために、最小の層厚さが要求される。銅層の場合には、５０ｎｍの厚さによって、回路内の順電流がインターコネクト電極によって制限されないようにするために有用な導電率がもたらされる。
【０１０９】
薄い金属層２５は、Ｌｕｍｏｎｉｃｓ  ＰＭ８００レーザー（３００ｍＪ、３０Ｗ）など、２４８ｎｍのエキシマーレーザー６の単一のショットを使用してアブレーションすることが好ましいが、他の波長を使用してもよい。（好ましくは）銅材料の上部層は、下位金属層または半導体層にいかなる損傷を生じることなく、レーザーから単一のショットを放つことで除去され、さらに、非常に少量の破片が形成される。この結果、余分な破片が形成されることのない清浄な加工がもたらされる。利用するフルエンスは、最初に説明した範囲内であってもよく、また、上部金属層の吸収係数、厚さおよび付着力に基づいて、単調な実験によって選択してもよい。
【０１１０】
図１３ａは、上述の加工を使用して製作し、完成したダイオード構造を示す。ＰＥＴ基板を５０ｎｍの金でコーティングする。次いで、ポリフルオレンの２７０ｎｍの層を表面にスピンコーティングし、パターニングせずに残す。４０ｎｍの銅層を表面全体にスパッタコーティングする。最後に、２４８ｎｍのＮｏｖａｌｉｎｅ  １００  Ｌａｓｅｒ（Ｌａｍｂｄａ−Ｐｈｙｓｉｋ）を使用し、８０ｍＪｃｍ−２のフルエンスで各領域をパターニングするように単一のショットを用いて銅層をパターニングする。残りの銅線が下位の金パッドと重なり合うことで、ダイオード２６が形成される。プロフィロメトリーが示すところによれば、半導体層からの材料は、銅が除去されるとアブレーションされない。
【０１１１】
図１３ｂは、上記の加工を使用して製作したダイオードデバイスの結果的な特性を示す（ダイオード領域７０μｍ×４５０μｍ）。この特性は、１０５の整流比を与える１５Ｖで測定したもので、３Ａｃｍ−２の順電流密度および３０μｍＡｃｍ−２の逆電流密度に対応している。この結果により明確に示されることであるが、上部導電層と半導電性層とが直接接触していること、ならびに半導電性層の厚さが薄いにもかかわらず、半導電性層は単一のショットによるレーザーアブレーション工程によって損傷を受けたり劣化したりしていないということである。
【０１１２】
別の例において、１５ボルトで１０５を超える整流比を有するダイオードを、単一のショットで８０ｍＪ／ｃｍ２によりアブレーションした金の下部接点と、５０ｎｍの銅の上部接点とを使用して製作した。これらの結果が示すところによれば、電荷注入は、アブレーションによる影響を実質的に受けない。
【０１１３】
本方法の実施形態によって製作することができるダイオード構造には、（有機）発光ダイオード（ＯＬＥＤ）構造、感光ダイオード構造、および整流ダイオード構造がある。
【０１１４】
上部層のアブレーション加工が、ナノ秒レーザーの１つのショットに対して自己制限的になるという事実についての可能性のある説明は、例１の文脈において示した。理論に束縛されるものではないが、類似の説明を、この場合にも当てはめることができる。
【０１１５】
ピコ秒レーザーおよび／またはナノ秒レーザーを使用した上述の無損傷レーザーアブレーション加工は、金属電極のパターニングに限定されない。レーザー波長を、アブレーションされる層によって強く吸収されるように選択するという条件で、本発明の実施形態に係る方法では、下位の電気活性層の上になる半導体層および誘電層をパターニングすることも可能となり、例えばＴＦＴの活性半導電性層を活性層アイランドへパターニングするなどが可能となる。したがって、本発明の上述の態様において、上部導電層についての言及は、これらの種類の層への言及で置き換えてもよい。
【０１１６】
本明細書で説明する加工およびデバイスは、溶解処理されたポリマーおよび真空蒸着された金属を用いて製作されるデバイスに限定されない。ＴＦＴの導電性電極および／または回路もしくは表示デバイス内のインターコネクト（以下を参照）は、無機導電体から、または溶解処理可能な導電性ポリマーから形成することができ、この無機導電体は例えば、コロイド懸濁液を印刷することによって、もしくは事前にパターニングされた基板上へ電気メッキすることによって堆積させることができるものである。
【０１１７】
上述の構造内の半導電性層に対しては、１０−３ｃｍ２／Ｖｓを超える電界効果移動度、好ましくは１０−２ｃｍ２／Ｖｓを超える適当な電界効果移動度を示すような任意の溶解処理可能な共役ポリマーを使用してもよい。好適な材料は、例えば、Ｈ．Ｅ．Ｋａｔｚ、Ｊ．Ｍａｓｔｅｒ．Ｃｈｅｍ．７，３６９（１９９７）、またはＺ．Ｂａｏ、Ａｄｖａｎｃｅｄ  Ｍａｔｅｒｉａｌｓ  １２，２２７（２０００）で概説されている。その他に可能性のあるものとして、可溶化側鎖を有する小さな共役分子（Ｊ．Ｇ．Ｌａｑｕｉｎｄａｎｕｍら、Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２０，６６４（１９９８））、溶液から自己組織化した半導電性有機・無機ハイブリッド材料（Ｃ．Ｒ．Ｋａｇａｎら、Ｓｃｉｅｎｃｅ  ２８６，９４６（１９９９）、または、ナノ粒子ベースの材料、例えばＣｄＳｅナノ粒子（Ｂ．Ａ．Ｒｉｄｌｅｙら、Ｓｃｉｅｎｃｅ  ２８６，７４６（１９９９））もしくは無機半導体ナノワイヤ（Ｘ．Ｄｕａｎ、Ｎａｔｕｒｅ  ４２５，２７４（２００３））などの溶液堆積させた無機半導体が挙げられる。
【０１１８】
電極は、インクジェット印刷、ソフトリソグラフィー印刷（Ｊ．Ａ．Ｒｏｇｅｒｓら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．７５，１０１０（１９９９）；Ｓ．Ｂｒｉｔｔａｉｎら、Ｐｈｙｓｉｃｓ  Ｗｏｒｌｄ  Ｍａｙ  １９９８、ｐ．３１）、スクリーン印刷（Ｚ．Ｂａｏら、Ｃｈｅｍ．Ｍａｔ．９，１２９９９（１９９７））、およびフォトリソグラフィーパターニング（ＷＯ９９／１０９３９参照）、オフセット印刷、フレキソ印刷または他のグラフィックアート印刷技法などの技法によって、粗くパターニングしてもよい。本発明の実施形態に係るレーザーアブレーション加工を使用すると、そのような粗くパターニングされた機構の縁部をトリミングすることによってグラフィックアート印刷技法で現在達成可能である分解能と比べて、より高い分解能でこれらの電極をパターニングすることができる。
【０１１９】
デバイスおよび回路のすべての層および構成要素を、溶解処理および印刷技法によって堆積させてパターニングすることが好ましいが、１つ以上の構成要素を、真空蒸着技法によって堆積させ、かつ／またはフォトリソグラフィー加工によってパターニングしてもよい。
【０１２０】
上述のように製作されたＴＦＴおよびダイオードなどのデバイスは、そのようなデバイスを互いに、かつ／または他のデバイスと統合することができるようなより複雑な回路またはデバイスの一部であってもよい。用途の例には、表示装置もしくは記憶デバイス用の論理回路およびアクティブマトリックス回路、またはユーザー定義のゲートアレイ回路がある。
【０１２１】
パターニング加工を使用して、ＯＬＥＤ、太陽電池セル、コンデンサなど、そのような回路の他の能動素子および受動素子をパターニングしてもよい。その技法は、例えば、多レベル回路の上部レベルインターコネクトのパターニングに適用することができる。
【０１２２】
本発明は、上記の例に限定されない。本発明の態様は、本明細書で説明した構想の新規で、かつ／または創意に富むすべての態様、および本明細書で説明した特徴の新規で、かつ／または創意に富むすべての組み合わせを含む。
【０１２３】
上述の構造は、同じ基板上の導電構造および／または半導電構造、例えばインターコネクトによって補うこともできる。上述の複数の構造は、同じ基板上に形成してもよく、また、電気導電性のインターコネクトによって互いに接続して集積回路を形成してもよい。
【０１２４】
本出願人は、本願において本明細書で説明した各個の機構および２つ以上のそのような機構の任意の組み合わせを分離して開示しており、そのような機構または機構の組み合わせが本明細書に記載した問題を解決するかどうかにかかわらず、また特許請求の範囲を限定することなく、そのような機構または組み合わせが概して当業者の一般的知識によって本明細書に基づいて得られる程度に分離して開示している。本出願人は、本発明の態様が、いかなるそのような個々の機構または機構の組み合わせも備えうることを示している。上記の説明を考慮すると、さまざまな変形が本発明の範囲内でなされうることが当業者には明らかとなろう。
【図面の簡単な説明】
【０１２５】
【図１】図１は、本発明の第１の態様に従って薄膜トランジスターの上部層ゲート電極を製作するためにエキシマーレーザーを使用するデバイスを製造する方法を示す。
【図２ａ】図２ａは、２８ｍＪｃｍ−２のフルエンスでエキシマーレーザーの単一のショットを用いたデバイスの上部層からの金の除去を示す。
【図２ｂ】図２ｂは、５５ｍＪｃｍ−２のフルエンスでエキシマーレーザーの単一のショットを用いたデバイスの上部層からの金の除去を示す。
【図２ｃ】図２ｃは、１１２ｍＪｃｍ−２のフルエンスでエキシマーレーザーの単一のショットを用いたデバイスの上部層からの金の除去を示す。
【図３ａ】図３ａは、ナノ秒パルスレーザーを使用したデバイスの上部金層からの材料の除去を示す。
【図３ｂ】図３ｂは、ナノ秒パルスレーザーを使用した上部金層のレーザーアブレーション後のバリ取りを示す。
【図４ａ】図４ａは、本発明の第１の実施形態に従って製作されたＴＦＴのＩ−Ｖ特性曲線を示す。
【図４ｂ】図４ｂは、本発明の第１の実施形態に従って製作されたアクティブマトリックスバックプレーンの一例を示す。
【図５】図５は、本発明の第２の実施形態に従って薄膜トランジスターデバイスを形成する方法を示す。
【図６】図６は、薄膜トランジスターのゲート電極を製作するための超短パルスレーザーを使用してデバイスを製造する方法を示す。
【図７】図７は、デバイスの上部層の材料をアブレーションし、損傷を受けていない下位金属層を露出させるピコ秒パルスレーザーからの一連の個々のショットによってアブレーションされた試料の例を示す。
【図８】図８は、本発明の実施形態を使用してパターニングされたアクティブマトリックス表示装置構造の一部分の上方からの図である。
【図９】図９は、材料の厚い層を除去して薄膜トランジスター（ＴＦＴ）を製作するために超短パルスレーザーの複数のショットを使用して層をパターニングする方法を示す。
【図１０】図１０は、超短パルスレーザーアブレーション技法を使用したボトムゲート構成の薄膜トランジスター（ＴＦＴ）のゲート電極のパターニングを示す。
【図１１】図１１は、超短パルスレーザーアブレーション技法を使用したボトムゲート構成の薄膜トランジスター（ＴＦＴ）におけるソースおよびドレイン電極のパターニングを示す。
【図１２】図１２は、ポリマーベース整流ダイオードの多層スタックの製作を示す。
【図１３ａ】図１３ａは、選択的なレーザーアブレーションパターニング加工を使用して製作され、完成したダイオード構造を示す。
【図１３ｂ】図１３ｂは、レーザーアブレーション加工を使用して製作されたダイオードデバイスの特性を示す。
【図１】
2009508321.tif 000003
【図２ａ】
2009508321.tif 000004
【図２ｂ】
2009508321.tif 000005
【図２ｃ】
2009508321.tif 000006
【図３ａ】
2009508321.tif 000007
【図３ｂ】
2009508321.tif 000008
【図４ａ】
2009508321.tif 000009
【図４ｂ】
2009508321.tif 000010
【図５】
2009508321.tif 000011
【図６】
2009508321.tif 000012
【図７】
2009508321.tif 000013
【図８】
2009508321.tif 000014
【図９】
2009508321.tif 000015
【図１０】
2009508321.tif 000016
【図１１】
2009508321.tif 000017
【図１２】
2009508321.tif 000018
【図１３ａ】
2009508321.tif 000019
【図１３ｂ】
2009508321.tif 000020