(57)【要約】エッジレートの制御回路及び方法は、多様な回路装置及び方法を用いてインプリメントされる。そのような方法の１つを使用して、バスの出力信号は、分離スイッチ(106)を用いてトランジスタ(108)のゲートから帰還コンデンサ(106)を切り離すことによって制御される。トランジスタ(108)は、出力信号を制御するのに用いられる。スイッチ(112)を用いて帰還コンデンサ(116)に選択的に結合される電荷分配コンデンサ(114)を用いて、所定量の電荷が、帰還コンデンサ(116)から取り除かれる。スイッチ(112)は、出力電圧に達した出力信号に応答してイネーブルとなり、かつ、基準電圧に達した電荷分配コンデンサ(114)に応答してディスエーブルとなる。
2009531934.tif 000002
【特許請求の範囲】
【請求項１】
バスの出力信号を制御するための回路装置であって：
前記出力信号を制御するための、ゲートを有するトランジスタと；
前記出力信号に結合され、かつ分離スイッチによって前記トランジスタの前記ゲートに選択的に結合される帰還コンデンサと、さらに；
第１のスイッチによって前記帰還コンデンサに選択的に結合される第１の電荷分配コンデンサであって、前記第１のスイッチは、出力電圧に達した前記出力信号に応答してイネーブルとなり、第１の基準電圧に達した前記第１の電荷分配コンデンサに応答してディスエーブルとなる、第１の電荷分配コンデンサと、
を備える、バスの出力信号を制御するための回路装置。
【請求項２】
第２のスイッチを用いて前記帰還コンデンサに選択的に結合される第２の電荷分配コンデンサをさらに備え、前記第２のスイッチは、前記出力電圧に達した前記出力信号に応答してイネーブルとなり、かつ第２の基準電圧に達した第２の電荷分配コンデンサに応答してディスエーブルとなる、請求項１に記載の回路装置。
【請求項３】
前記帰還コンデンサは、前記回路装置が前記出力信号の立下りエッジの遷移をもたらしている際に、前記トランジスタの前記ゲートに結合される、請求項１に記載の回路装置。
【請求項４】
前記帰還コンデンサが、前記回路装置が前記出力信号の立上りエッジの遷移をもたらしている際に、前記トランジスタの前記ゲートから切り離される、請求項３に記載の回路装置。
【請求項５】
前記第１の基準電圧は、前記回路装置に対する供給電圧の関数である、請求項２に記載の回路装置。
【請求項６】
前記第２の基準電圧は、半導体デバイスの閾値電圧の関数である、請求項５に記載の回路装置。
【請求項７】
前記第１の電荷分配コンデンサの蓄積電圧と前記第２の電荷分配コンデンサの蓄積電圧とが、ワンショットパルスの終了後に放電される、請求項２に記載の回路装置。
【請求項８】
前記出力信号は、集積回路間の信号である、請求項１に記載の回路装置。
【請求項９】
バスの出力信号を制御するための方法であって、当該方法が：
分離スイッチを用いて、前記出力信号を制御するのに用いるトランジスタのゲートから帰還コンデンサを切り離すステップと；
出力電圧に達した前記出力信号に応答してイネーブルとなり、かつ第１の基準電圧に達した前記第１の電荷分配コンデンサに応答してディスエーブルとなる第１のスイッチを用いて前記帰還コンデンサに選択的に結合される第１の電荷分配コンデンサを用いて、前記帰還コンデンサから所定量の電荷を取り除くステップと、
を含む、バスの出力信号を制御するための方法。
【請求項１０】
前記所定量の電荷を取り除くステップが、第２のスイッチを用いて前記帰還コンデンサに選択的に結合される第２の電荷分配コンデンサを用いるステップをさらに含み、前記第２のスイッチは、前記出力電圧に達した前記出力信号に応答してイネーブルとなり、かつ前記第２のスイッチは、第２の基準電圧に達した前記第２の電荷分配コンデンサに応答してディスエーブルとなる、請求項９に記載の方法。
【請求項１１】
前記バスの出力信号の制御が、前記出力信号に立下りエッジの遷移をもたらしている際に、前記帰還コンデンサを前記トランジスタのゲートに結合させるステップをさらに含む、請求項９に記載の方法。
【請求項１２】
前記バスの出力信号の制御が、前記出力信号に立上りエッジの遷移をもたらしている際に、前記帰還コンデンサを前記トランジスタのゲートから切り離すステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記第１の基準電圧は、前記バスの出力信号の制御に対する供給電圧の関数である、請求項１０に記載の方法。
【請求項１４】
前記第２の基準電圧は、１つ以上の半導体デバイスの閾値電圧を用いて生成される、請求項１３に記載の方法。
【請求項１５】
アクティブ化信号の不在に応答して、前記第１の電荷分配コンデンサの蓄積電圧と前記第２の電荷分配コンデンサの蓄積電圧とを放電させるステップをさらに含み、前記アクティブ化信号は、前記第１及び第２の電荷分配コンデンサの充電をイネーブルにする、請求項１０に記載の方法。
【請求項１６】
前記出力信号は、集積回路間の信号である、請求項９に記載の方法。
【請求項１７】
バスの出力信号を制御するための回路装置であって：
前記出力信号を制御するための信号ドライバ手段と；
前記出力信号からの帰還を提供するための帰還手段であって、当該帰還手段は帰還コンデンサを有し、該帰還コンデンサは前記出力信号に結合され、かつ分離スイッチを用いて前記信号ドライバ手段のゲートに選択的に結合される、帰還手段と；
前記帰還コンデンサから電荷を分配するための第１の電荷分配手段であって、当該第１の電荷分配手段は、第１のスイッチを用いて前記帰還コンデンサに選択的に結合され、前記第１のスイッチは、出力電圧に達した前記出力信号に応答してイネーブルとなり、さらに、前記第１のスイッチが、第１の基準電圧に達した前記第１の電荷分配手段に応答してディスエーブルとなる、第１の電荷分配手段と、
を備える、バスの出力信号を制御するための回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００６年３月３１日に先に出願した、米国特許仮出願第６０／７８７，８５８号、名称“Enhanced Pre-Charging Control Circuit for Open Drain Output Devices”の優先権を主張するものである。
【０００２】
本発明は、概して出力信号ドライバに関し、より詳細には、容量帰還を伴う信号ドライバのインプリメンテーションに関する。
【背景技術】
【０００３】
電気システムでは、システムのコンポーネント間で情報を送信するのに、相互接続が用いられることがよくある。そのような相互接続は、一般に、ひとまとめにされた１つ以上の信号線で構成され、バスとしても知られている。システムのコンポーネントは、情報を送信するために、バスラインの電圧レベルを適切なレベルに駆動しなければならない。多くの場合、仕様によって、あるシステムにおいて電圧がどの程度高速又は低速に変化することができるかが決定されている。たとえば、システムの幾つかは、集積回路間（Inter-Integrated Circuit）バス、即ち、Ｉ２Ｃバスとして既知のバスプロトコルを使用している。
【０００４】
Ｉ２Ｃバスは、システム内の集積回路間の通信リンクを成す制御バスである。フィリップス社によって１９８０年代初期に開発された、ソフトウェアで規定されたプロトコルを伴うこの簡単な２線式のバスは、システム制御に対する世界的なデファクトスタンダードになるまで進化し、温度センサおよび電圧レベル変換器から、ＥＥＰＲＯＭ、汎用Ｉ／Ｏ、Ａ／ＤおよびＤ／Ａ変換器、ＣＯＤＥＣおよび全ての種類のマイクロプロセッサまでのあらゆるもので見受けられるようになった。名称を「Two-Wire Bus-System Comprising a Clock Wire and a Data Wire for Interconnecting a Number of Stations」とする、Moelands等の米国特許第４，６８９，７４０号には、クロックバスワイヤとデータバスワイヤとによって相互接続される多数のステーションを備えたコンピュータシステムが開示されており、これらのワイヤは、ステーションによってワイヤ上に生成される信号からワイヤードロジックバスを形成し、前記米国特許は、その全内容を参考文献として明細書に含めるものとする。
【０００５】
さらに、Ｉ２Ｃバスによって、スペースをセーブし、かつ全体のコストを低減することができる。Ｉ２Ｃ仕様を用いることにより、設計者は、ブロック図から最終的なハードウェアへと迅速に移行させることができ、新規のデバイス及び機能を、既存のバスインタフェースへ簡単に追加することができる。システムが数世代にわたって進化するにつれて、Ｉ２Ｃデバイスは、残りのシステムに影響を与えることなく、容易に追加したり又は除外したりすることができる。２線構造であるため配線が少なくなり、ＰＣＢを非常に小さくすることができる。配線が少なく、比較的簡単なプロトコルであるため、デバッグおよびテストもより簡単になる。
【０００６】
Ｉ２Ｃバスが２０年以上もの間存続していることには幾つかの理由がある。まず、近年導入されたハブ、バスリピータ、双方向性スイッチおよびマルチプレクサは、バスがサポートできるデバイスの数を増加させ、最大４００ｐＦというバス容量によって当初制限されていたデバイスの数を拡大させた。また、ソフトウェア制御の衝突検出およびアービトレイションによって、複雑なシステムにおいても、データの破損を回避し、パフォーマンスの信頼性が保証されている。さらに、パフォーマンスだけでなく、使い易くもある。２本のシンプルな線が、システムにおける全てのＩＣを接続する。任意のＩ２Ｃデバイスを共通のＩ２Ｃバスに取り付けることができ、さらに、任意のマスタデバイスが、任意のスレーブデバイスと情報をやり取りすることができる。ソフトウェア制御のアドレス指定スキームによって、アドレス復号ハードウェアの必要がなくなり、さらに、Ｉ２Ｃプロトコルによって既に規定されているため、外部制御ロジックを設計してデバックを行う必要もない。さらに、バスは、パフォーマンスと足並みをそろえ、現在では、増加し続けるクロック速度を用いてインプリメントされる、４つのレベルのデータ転送レートを提供する。例えば、クロック速度は、標準モードでは１００ＫＨｚ、ファーストモード（Ｆａｓｔ  ｍｏｄｅ）では４００ＫＨｚまで、ファーストモードプラス（Ｆａｓｔ  Ｍｏｄｅ  Ｐｌｕｓ）では１Ｍｈｚまで、ハイスピードモード（Ｈｉｇｈ−Ｓｐｅｅｄ  Ｍｏｄｅ）では３．４ＭＨｚまでとすることができる。
【０００７】
ファーストモードプラスの仕様では、オンチップＩ２ＣインタフェースがオープンドレインのＮＭＯＳプルダウンデバイスを含み、一方で、単一のプルアップ抵抗は、Ｉ２Ｃバス上の全てのデバイスに共通である。ファーストモードプラスの増大したバス速度を補償するために、この仕様では、バス信号に対するエッジレートの遷移タイミングを最大にすることを要求している。最大立上りのスルー遷移のタイミング（slew transition timing）は、適切な強力の（小抵抗の）プルアップ抵抗を選択することによって適えることができる。ファーストモードプラスの仕様では、最大立下りエッジの遷移（７０％〜３０％）が１２０ｎｓを越えないことを要求している。さらに、電磁妨害（ＥＭＩ）および信号反射に対する感受性を回避するために、最小立下りのエッジ遷移（７０％〜３０％）は、２０ｎｓ未満で発生してはならない。従って、ＮＭＯＳプルダウンデバイスは、最大および最小必要条件の範囲内で立下りエッジの遷移をもたらすために、エッジレートを制御できなければならない。このような必要条件は、プルアップ抵抗値およびバス容量値が、Ｉ２Ｃモード毎に、またＩ２Ｃバスの用途によっても変化するため、非常に複雑なものとなる。
【０００８】
ＮＭＯＳプルダウンデバイスの最小立下りエッジレートを制御するために用いる方法の１つは、出力信号とゲートとの間に容量帰還を用いるやり方である。この方法は、立下りエッジ遷移のエッジレートを制御するのに有利である一方で、不利な点もある。たとえば、容量帰還は、ＮＭＯＳプルダウンデバイスが閾値電圧に達するのに必要な充電時間を増やすことによって、デバイスを急速にイネーブルにさせる速度を遅らせることになる。さらに、容量帰還は、立上りエッジの遷移期間中に、ＮＭＯＳプルダウンデバイスをイネーブルにして信号をプルダウンさせ、その信号にグリッチを生じさせる。このようなプルダウンデバイスの不所望なイネーブリングは、バス速度が増大するにつれて（例えば、ファーストモードプラスに対して）、ますます問題になる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
これら及び他の問題は、信号ドライバ回路のエッジレートを制御する際に問題を呈する。したがって、プルダウンデバイスのエッジレートの制御には改善の余地がある。
【課題を解決するための手段】
【００１０】
本発明の様々な態様は、上述した問題に対処し、かつ克服するやり方で、エッジレートを制御するための方法及び回路装置を示す。
【００１１】
本発明の一実施態様によれば、バスの出力信号を制御するための回路装置をインプリメントする。この回路装置は、出力信号を制御するためのトランジスタを含む。出力信号には帰還コンデンサが結合され、このコンデンサは分離スイッチによってトランジスタのゲートに選択的に結合される。第１の電荷分配コンデンサは、スイッチによって、帰還コンデンサと選択的に結合される。スイッチは、出力電圧に達した出力信号に応答してイネーブルとなり、基準電圧に達した第１の電荷分配コンデンサに応答してディスエーブルとなる。
【００１２】
他の実施態様によれば、バスの出力信号を制御するための方法をインプリメントする。帰還コンデンサが、分離スイッチを用いて、トランジスタのゲートから切り離される。トランジスタが、出力信号を制御するのに用いられる。所定量の電荷が、電荷分配コンデンサを用いて、帰還コンデンサから取り除かれる。電荷分配コンデンサが、出力電圧に達した出力信号に応答してイネーブルとなり、かつ基準電圧に達した第１の電荷分配コンデンサに応答してディスエーブルとなるスイッチによって、帰還コンデンサに選択的に結合される。
【００１３】
上述した本発明の概要は、本発明の各実施形態またはすべてのインプリメンテーションを記載することを目的としたものではない。本発明の利点および功績を、本発明をより完全に理解させるべく、添付図面とともに、以下の詳細な説明および請求の範囲を参照して明らかにする。
【００１４】
本発明は、本発明の多様な実施形態についての以下の詳細な説明を参酌して、関連する添付図面によってより完全に理解されるであろう。
【発明を実施するための最良の形態】
【００１５】
本発明は、多様な変更および代替物に従うものであるが、本発明の具体例を、図面において実施例として示し詳細に説明する。しかしながら、本発明を、記載する実施例に制限するものではないことを理解されたい。それどころか、添付の請求の範囲によって規定される本発明の範囲内での全ての変更、同等物および代替物をカバーするものである。
【００１６】
本発明は、多様なエッジレート制御装置および方法に適用可能である。しかしながら、本発明は必ずしもそのような用途に限られるわけではなく、本発明の様々な態様の正しい認識は、そのような環境における、実施例に関する説明を通じて最善のものが得られる。
【００１７】
本発明の実施例によれば、Ｉ２Ｃバスの出力信号を制御するための回路装置をインプリメントする。この回路装置は、例えばプルダウンとして機能することによって出力信号を制御するトランジスタを含む。帰還コンデンサが、一端を出力信号に、他端をスイッチに結合されている。スイッチは、トランジスタのゲートに接続されている。帰還コンデンサは、一対のスイッチを介して、一対の電荷分配コンデンサにも接続されている。スイッチは、一つには、それぞれのコンデンサおよびそれぞれの基準電圧の電圧に対して、各々イネーブルとなる。
【００１８】
本発明の他の実施例によれば、Ｉ２Ｃバスシステム用に設定される回路におけるオープンコレクタプルダウンとして、プルダウンＮＭＯＳデバイスを用いる。ＮＭＯＳデバイスがＩ２Ｃバス信号のプルダウンとして動作する場合には、容量帰還コンポーネントが、Ｉ２Ｃバス信号とＮＭＯＳデバイスのゲートとの間に接続される。デバイスがＩ２Ｃバス信号をプルダウンするように動作しない場合は、容量帰還コンポーネントが、ＮＭＯＳデバイスのゲートから切り離される。このことは、Ｉ２Ｃバス信号の電圧の変化（ｄｖ／ｄｔ）による不所望なゲート電圧を回避するのに特に有利である。
【００１９】
一例を挙げると、容量帰還コンポーネントは、ＮＭＯＳデバイスのゲートから切り離した後に、プリチャージ電圧に設定することができる。従って、容量帰還コンポーネントがその後にＮＭＯＳデバイスのゲートに接続される際に、プリチャージ電圧が、ＮＭＯＳデバイスのイネーブル時間を減少させる。ある実施例では、１つ以上の放電コンデンサが、容量帰還コンポーネントに蓄えられた電荷を分配し、それによって、プリチャージ電圧を設定する。これは、ＮＭＯＳデバイスをイネーブルにする前に、容量帰還コンポーネントにおける電荷をプリチャージ電圧にまで下げるのに特に有利である。
【００２０】
図１は、本発明の一実施例によるエッジレート制御回路のブロック図を示す。このブロック図は、入力１０２、電流源１０４、分離スイッチ１０６、信号ドライバ１０８、負荷１１０、充電スイッチ１１２、充電回路１１４および帰還容量コンポーネント１１６を含むいくつかの要素を示す。入力１０２に応答して、回路は、負荷１１０に接続される信号を駆動する。たとえば、負荷１１０は、信号ドライバ１０８のプルダウンデバイスをイネーブルまたはディスエーブルにすることによって駆動させることができる。信号ドライバ１０８は、入力信号および負荷１１０に比例する出力信号のエッジレートを生成する。電流源１０４および帰還コンポーネント１１６は、入力信号に影響を及ぼし、ひいては、出力信号のエッジレートに影響を及ぼす。
【００２１】
Ｉ２Ｃバス信号の場合、信号ドライバ１０８はプルダウンデバイスであり、負荷１１０は、バスの１つのプルアップ抵抗および１つ以上のデバイスを含む。プルアップ抵抗の値は、用途に応じて可変であり、高速のバスモードに対してはより強いプルアップとなることがよくある。バス上の他のデバイスおよびそれら各々の負荷の数も、用途に応じて可変である。
【００２２】
分離スイッチ１０６は、帰還コンポーネント１１６を信号ドライバ１０８に接続またはそれから切り離す（分離する）のに用いられる。帰還コンポーネント１１６は、それが信号ドライバ１０８に接続されると、出力信号を信号ドライバ１０８の入力に結合させることによって出力信号のエッジレートを制限する。このように、回路は、入力信号と帰還コンポーネント１１６のキャパシタンスの関数として出力信号のエッジレート（ｄｖ／ｄｔ）を制限する。いったん出力信号が信号遷移を完了すると、帰還コンポーネント１１６を用いてエッジレートを制限する必要がもはやなくなる。したがって、分離スイッチ１０６は、信号ドライバ１０８から帰還コンポーネントを切り離す。
【００２３】
信号ドライバ１０８によって始められる次の遷移の前に、帰還コンポーネント１１６に蓄積されている電圧の一部が、充電スイッチ素子１１２を介して充電回路１１４へと移される。スイッチ素子１１２は、信号ドライバ１０８がインアクティブになったことによる電圧レベルに達した出力信号に応答して、アクティブにすることができる。例えば、信号ドライバ１０８がほぼゼロボルトへのプルダウンデバイスである場合には、スイッチング素子１１２は、出力信号が高信号電圧の７５％に到達した際にアクティブになるように設定することができる。
【００２４】
本発明の一実施例では、充電回路１１４は、対応する充電スイッチ素子１１２を有する１つ以上のコンデンサを含む。スイッチ素子１１２は、帰還コンポーネント１１６と充電回路１１４のコンデンサとの間に電荷が流れるように配置する。帰還コンポーネント１０６によって蓄えられる電荷量は、信号ドライバ１０８に印加される最終電圧と最終出力信号電圧との差に帰還コンポーネント１１６のキャパシタンスを乗じたものに等しい。信号ドライバ１０８に印加される最終電圧は、通常、エッジ制御回路の供給電圧と、一般にほぼゼロの最終出力電圧とによって決まる。帰還コンポーネント１１６における電荷の一部は、充電回路１１４およびスイッチ素子１１２を用いて取り除かれ、帰還コンポーネント１１６に蓄積された電荷が分配される。従って、帰還コンポーネント１１６から取り除かれる電荷量は、出力信号電圧に無関係に制御することができる。このことは、多様な信号電圧に適合するように設計される回路に対して特に有用である。
【００２５】
一例を挙げると、スイッチ素子１１２は、対応するコンデンサの電圧に基づいて電荷の流れを制御するように設定する。たとえば、充電回路は、２つのコンデンサおよび２つのスイッチ素子を有するように設計することができる。第１のスイッチ素子は、第１のコンデンサが電圧Ｘに達するまでアクティブであるように設定し、さらに、第２のスイッチ素子は、第２のコンデンサが電圧Ｙに達するまでアクティブであるように設定することができる。電圧ＸおよびＹは、例えば、供給電圧および信号ドライバ１０８のターンオン特性のような様々な基準に基づいて設定することができる。帰還コンポーネント１１６から取り除かれる全電荷量は、各コンデンサに蓄積される電荷の合計に等しく、さらに、各コンデンサは、コンデンサのキャパシタンスにコンデンサの電圧を乗じたものに等しい電荷を有する。
【００２６】
本発明の他の実施例では、分配される電荷量は、各々のコンデンサの初期電圧（すなわち、スイッチ素子１１２をアクティブにする前）によっても影響を受けうる。従って、最終分配電圧とともに各コンデンサの初期電圧を制御して、分配される電荷の量を決定することができる。
【００２７】
充電スイッチ素子１１２が電荷を転送した後に、このスイッチ素子１１２は、充電回路１１４を帰還コンポーネント１１６から分離する。充電回路は、分配された電荷を当該充電回路から放電させ、その後の分配を可能にさせる。続いて、エッジレート制御回路が負荷１１０に接続される信号を駆動する際には、帰還コンポーネント１１６の残留電荷が、信号ドライバ１０８に印加される初期電荷（電圧）として用いられる。このように、信号ドライバ１０８の初期のターンオン時間は、エッジレートを制御しながら低減させることができる。
【００２８】
本発明の一実施例では、帰還コンポーネント１１６から取り除かれる電荷量は、回路の供給電圧に反比例する。これは、充電回路が、回路の供給電圧に応じて１つ以上のスイッチング素子をディスエーブルにする電圧を有することで達成することができる。この場合、供給電圧が増加するにつれて、充電回路がより高い電圧に充電されて、帰還コンポーネント１１６から取り除かれる電荷量が増加することになる。取り除かれる電荷量が増加すると、より高い供給電圧によって増大する回路の駆動能力を補償する助けとなる。このことは、異なる供給電圧で動作するように設計される回路にとって特に有用である。
【００２９】
本発明の他の実施例では、スイッチ素子１１２および充電回路１１４は、出力電圧が特定のレベルに達した後に一定時間の間アクティブにする。このアクティベーションに応答して、例えば基準電圧生成回路のような、特定の電力消費コンポーネントをイネーブルにする。一定時間の後に、電力消費コンポーネントをディスエーブルにする。この一定時間は、多数の遅延またはクロック回路を用いて制御することができる。一例を挙げると、電力消費コンポーネントがアクティブである期間中活性化パルスを発生するように、ワンショット回路を設定することができる。他の例のタイミング回路は、抵抗素子を介したある電圧までのコンデンサの充電や、クロック駆動のタイミング回路の使用を含む。
【００３０】
図２は、本発明の実施例による、エッジレート制御回路の概略図である。デバイスＭ５は、入力信号に応答して出力信号をローに駆動するのに用いる。帰還コンデンサＣ０は、出力信号のエッジレートを制限するのに用い、更に、初期ターンオン電圧をデバイスＭ５に供給するのにも用いる。オープンドレイン・バスシステム（例えばＩ２Ｃ）では、出力は、その出力を駆動するデバイスが全くない場合に、出力を高く引き上げるプルアップ抵抗に結合される。
【００３１】
データバス上のハイからローへの電圧遷移の間に、エッジレート制御回路は、おおよそ、デバイスＭ８を用いている部分の供給電圧にまで出力デバイスのゲートノードを充電して、抵抗Ｒ０及びＲ１を介してゲートノードを充電する。入力がいったんローからハイへと遷移すると、デバイスＭ９は、帰還コンデンサをデバイスＭ５のゲートから分離するための分離スイッチとして動作し、それによって、帰還コンデンサ上に蓄積された電荷を、デバイスＭ５のゲート電圧に無関係のままにすることができる。デバイスＭ９間の閾値電圧の降下は、蓄積された電荷を、Ｑｆｅｅｄｂａｃｋ  ＝  Ｃｆｅｅｄｂａｃｋ  ＊（Ｖｐａｒｔ＿ｓｕｐｐｌｙ＿ｖｏｌｔａｇｅ−Ｖｔｈｒｅｓｈｏｌｄ＿Ｍ９−ＶＯＬ＿Ｍ５）に制限し、ここで、ＶＯＬ＿Ｍ５は、帰還コンデンサが分離された時間の出力信号電圧である。
【００３２】
ハイの入力に応答して、デバイスＭ５は、このデバイスＭ５のゲートをアースへと駆動するデバイスＭ３をイネーブルにすることよってディスエーブルにされ、出力信号をハイへと引き上げることができる。コンパレータ２１０は、出力がその最終値の７５％に達した時を判定するのに用いる。このとき、ワンショット回路２１２によってパルスが発生される。このパルスは、デバイスＭ１４およびＭ１３をターンオフさせ、デバイスＭ１５をイネーブルにして、デバイスＭ１６およびＭ１９をターンオフさせる。Ｍ１５がイネーブルにされ、かつデバイスＭ１６およびＭ１９がディスエーブルにある期間中に、２つの基準電圧が生成される。第１の基準電圧は、Ｖｐａｒｔ＿ｓｕｐｐｌｙ＿ｖｏｌｔａｇｅ  −  ２＊  Ｖｔｈｒｅｓｈｏｌｄである。第２の基準電圧は、２＊  Ｖｔｈｒｅｓｈｏｌｄである。２つの基準電圧の各々が、それらが接続されるそれぞれのデバイスＭ１１またはＭ１２の閾値電圧を上回ると、電荷が、コンデンサＣ１およびＣ２に流れ始める。これらのコンデンサ間の電圧は、基準電圧からパス・ゲートの閾値電圧を引いたものに制限される。いったんＣ２が完全に充電されると、このコンデンサ間の電圧はほぼＶｔｈｒｅｓｈｏｌｄとなり、一方で、コンデンサＣ１間の電圧はほぼＶｐａｒｔ＿ｓｕｐｐｌｙ＿ｖｏｌｔａｇｅ−３＊  Ｖｔｈｒｅｓｈｏｌｄとなる。従って、コンデンサＣ０、Ｃ１およびＣ２のキャパシタンス間の比を適切に決めることによって、供給電圧と閾値電圧とから導き出される、帰還コンデンサの電荷量を取り除くことができる。図２に示した実施例では、取り除かれる電荷量は、供給電圧が増加するにつれて増大させる。本実施例は、供給電圧と取り除かれる電荷量との間の多様な取り得る他の関係を制限するものではない。
【００３３】
図２の回路は、ワンショット回路２１２のパルスの期間中に、Ｃ０からコンデンサＣ１およびＣ２へと電荷を分配する。パルスの発生期間後、基準電圧がディスエーブルとなり、コンデンサのどの電荷も、デバイスＭ１４およびＭ１３のアクティブ化により取り除かれる。従って、適切な電荷配分を保証するために、ワンショット回路２１２は、電荷配分を生じさせるのに十分な長いパルスを生成する。パルス長は、基準電圧をディスエーブルにすることによって回路が引き込む電流を低減し得るため、回路の電力要件にも影響を及ぼし得る。従って、回路が消費する電力を削減するために、パルス長は、十分に短く保たれなければならない。
【００３４】
入力の次のハイからローへの遷移の期間には、分離スイッチＭ９が開いて、帰還コンデンサＣ０の電荷がノードｎ５に印加される。これにて得られるノードｎ５の電圧は、Ｃ０と、Ｃｇｓ＿Ｍ５（Ｃｇｓ＿Ｍ５はデバイスＭ５のゲートキャパシタンスに等しい）と、Ｑｆｅｅｄｂａｃｋと、出力信号の電圧との関数となる。この、帰還コンデンサＣ０の初期電荷は、デバイスＭ５のゲートへ転送され、その結果、初期ゲート電圧は、回路が供給するエッジレート制御電流に依存しなくなる。いったん初期電荷がデバイスＭ５のゲートへ転送されると、エッジレート制御電流は、デバイスＭ５および出力信号を制御する支配的なファクタとなる。従って、帰還コンデンサの電荷は、最小立下りエッジレートへの悪影響を最小にしながら、デバイスに対するターンオン時間を減らすように選択することができる。この減少させたターンオン時間は、出力に高い負荷が存在する場合に特に有利である。
【００３５】
本発明の一実施例では、エッジレート制御回路は、電荷分配のための２つ以上のコンデンサおよび２つのスイッチ素子を用いてインプリメントすることができる。これらの追加のコンデンサおよびスイッチコンポーネントは、異なる電荷分配を与えるために、異なる基準電圧およびキャパシタンス値を有することができる。たとえば、この追加コンポーネントは、電荷（Ｑｆｅｅｄｂａｃｋ）レベルが異なるようになるモードにて動作するエッジレート回路に対して用いることができる。異なるレベルを占めるようにするために、追加のコンポーネントは、Ｑｆｅｅｄｂａｃｋのレベルに応じて選択的に用いることができる。
【００３６】
本発明の他の実施例では、電荷分配回路は、基準電圧を生成するために、抵抗回路網または他の電圧制御回路を用いてインプリメントすることができる。このことは、標準的のコンデンサを用いながら所望の分配電荷に合わせるのに特に有用である。
【００３７】
上述及び図面に示す実施態様は単に例示にすぎず、本発明を制限するものではない。当業者は、上述の実施態様及び図面に基づいて、ここに例示した実施例及び応用例に厳密に従わずに様々な修正及び変更を行いえることに容易に認識するであろう。例えば、Ｉ２Ｃバス以外の用途を、類似の方法を用いて実施してもよい。そのような修正や変更は、添付の請求の範囲に記載される本発明の趣旨から逸脱しない。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例によるエッジレート制御回路のブロック図である。
【図２】本発明の実施例によるエッジレート制御回路の概略図である。
【図１】
2009531934.tif 000003
【図２】
2009531934.tif 000004
【国際調査報告】
2009531934.tif 000005
2009531934.tif 000006