(57)【要約】  入力信号値を有する入力信号を伝達するための入力信号ノードと、出力信号値を有する出力信号を伝達するための出力信号ノードとを含む増幅器。増幅回路が入力信号ノードに接続されると共に複数の中間出力信号ノードを備える。各中間出力信号ノードは中間出力信号値を有する中間出力信号を伝達する。各中間出力信号ノードにおける中間出力信号値が、所定の信号利得に従って入力信号値に関係付けられる。信号セレクタが中間出力信号の１つを選択し、選択したものを出力信号ノードに送る。増幅器はアナログ・デジタル変換器内に含めてもよい。増幅器をダウンホールツールに組込んでもよい。本増幅方法は鉱物炭化水素流体の生産方法において使用できる。
2009531984.tif 000002
【特許請求の範囲】
【請求項１】
-  入力信号値を有する入力信号を伝達するための入力信号ノード；
-  出力信号値を有する出力信号を伝達するための出力信号ノード；
-  入力信号ノードに接続されると共に、第１の中間出力信号値を有する第１の中間出力信号を伝達するための第１の中間出力信号ノードと、第２の中間出力信号値を有する第２の中間出力信号を伝達するための第２の中間出力信号ノードとを少なくとも備えた増幅回路であって、所定の第１の信号利得に従って第１の中間出力信号値が入力信号値に関係付けられ、前記所定の第１の信号利得より少なくとも１０倍大きい所定の第２の信号利得に従って第２の中間出力信号値が入力信号値に関係付けられる前記増幅回路；及び
-  中間出力信号の１つを選択し、選択したものを出力信号ノードに送る信号セレクタ；
を備えた増幅器。
【請求項２】
前記信号セレクタが中間出力信号値を基準値と比較するためにアナログコンパレーターバンクを備える請求項１に記載の増幅器。
【請求項３】
前記信号セレクタが第１及び第２の中間出力信号ノードと出力信号ノードとに電気的に接続されたアナログマルチプレクサを備える請求項１又は２に記載の増幅器。
【請求項４】
前記信号セレクタがコンパレーターバンクと優先度エンコーダーとを備え、前記コンパレーターバンクが入力線と出力線とを有し、前記入力線が第１及び第２の中間出力信号ノードに電気的に接続され、前記出力線が前記優先度エンコーダーに接続されている請求項１に記載の増幅器。
【請求項５】
前記優先度エンコーダーがアドレス出力線を更に備え、マルチプレクサが前記アドレス出力線上に表されたアドレスに従って中間出力信号を選択し、選択したものを出力信号ノードに送る請求項４に記載の増幅器。
【請求項６】
第１及び第２の中間出力信号値の各絶対値が最大出力値より小さいか、等しいか、又は大きく、前記信号セレクタが最大出力値以下で最大の値を有するものを中間出力信号から選択する請求項１〜５のいずれか一項に記載の増幅器。
【請求項７】
ダウンホールツールに組込まれた請求項１〜６のいずれか一項に記載の増幅器。
【請求項８】
前記ダウンホールツールが受信アンテナを備え、前記入力信号ノードが前記受信アンテナに接続される請求項７に記載の増幅器。
【請求項９】
-  少なくとも前記出力信号ノードに接続されると共に、選択された出力信号をアナログ信号からデジタル値に変換するアナログ・デジタル変換回路、
を更に備える請求項１〜８のいずれか一項に記載の増幅器。
【請求項１０】
-  ペーサー信号に応じて保持状態と解放状態とを切り換えることができ、前記増幅回路に接続されたサンプルホールド回路；及び
-  ペーサー信号を発生するためのペーサー信号発生器、
を更に備える請求項９に記載の増幅器。
【請求項１１】
-  入力信号値を有する入力信号を伝達する工程；
-  所定の第１の信号利得を前記入力信号に加えることにより、第１の中間出力信号値を有する少なくとも第１の中間出力信号を生成する工程；
-  前記所定の第１の信号利得より少なくとも１０倍大きく選択された所定の第２の信号利得を前記入力信号に加えることにより、第２の中間出力信号値を有する少なくとも第２の中間出力信号を生成する工程；及び
-  第１及び第２の中間出力信号の１つを出力信号として選択する工程、
を含む、入力信号を増幅して出力信号を生成する方法。
【請求項１２】
第１及び第２の中間出力信号の１つを選択する前記工程が、第１及び第２の中間出力信号の１つを時間の経過と共に繰り返して又は連続的に選択することにより行われる請求項１１に記載の方法。
【請求項１３】
第１及び第２の中間出力信号の１つを選択する前記工程が、
-  アナログコンパレーターにおいて第１の中間出力信号を基準値と比較し、第１の比較結果を出す工程；
-  アナログコンパレーターにおいて第２の中間出力信号を基準値と比較し、第２の比較結果を出す工程；及び
-  第１及び第２の比較結果に基づいて中間出力信号の１つを選択する工程、
を含む請求項１１又は１２に記載の方法。
【請求項１４】
前記入力信号がアナログ入力信号であり、少なくとも前記出力信号をデジタル出力信号に変換する工程を更に含む請求項１１〜１３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
第一の態様では、本発明は増幅器に関する。増幅器はアナログ・デジタル変換器の一部としてもよい。別の態様では、本発明は入力信号の増幅方法に関する。入力信号の増幅方法はアナログ入力信号をデジタル出力信号に変換する方法の一部としてもよい。
【背景技術】
【０００２】
特定の技術分野では、値が多桁の大きさにわたって変わる時間変動する信号を読み出し且つ／又はデジタル化する必要がある。場合によっては信号の値が速く変化し得る。
【０００３】
このような技術分野の例として、地層の励磁後に生じる過渡的な電磁的応答を測定することが挙げられる。公開番号第２００５／００９２４８７号、第２００５／００９３５４６号、第２００６／００３８５７１号で公開された米国特許出願の各々には、地下の地層中の異常な場所を特定するための、特に掘削が行われる場合に坑井を取り囲む地層中、又は坑井の前方の地層中の抵抗性又は導電性の異常な所への方向及び距離を見出すための過渡的な電磁的（ＥＭ）方法が記載されている。
【０００４】
これらの方法では、一般に送信アンテナ、受信アンテナ及び構造支持体を備えたツールを地層中の坑井の中に降ろす。送信アンテナを通る電流の急激な変化により生じる受信アンテナにおける誘導電圧からなる過渡的な応答信号を測定する。上記米国特許出願は、応答信号がマイクロ秒の間にマイクロボルトからナノボルトまで減衰し得ることを示している。このため、高速高ダイナミックレンジ検出及びデータ収集回路が必要となる。
【０００５】
アナログ・デジタル変換器におけるダイナミックレンジを改善するためのいくつかの方法及び装置が知られている。
【０００６】
電圧抵抗計などの特定の市販の携帯型マルチメーターでは、信号増幅器の利得設定を切り換えるために利得切換回路が設けられている。
【０００７】
公開番号第２００５／００８３１２０号で公開された米国特許出願においてＲｏｏｓ他は、Ｘ線画像化ピクセル値信号に対してダイナミック信号レンジを広げるために複数の信号利得を有するデータ信号増幅及び処理切換回路を開示する。複数の信号利得は、差動増幅器に対するフィードバック容量を増やすように順次切り換えることによって得られる。
【特許文献１】米国特許出願公開第２００５／００９２４８７号
【特許文献２】米国特許出願公開第２００５／００９３５４６号
【特許文献３】米国特許出願公開第２００６／００３８５７１号
【特許文献４】米国特許出願公開第２００５／００８３１２０号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このような切換回路は利得切換の期間を通じて比較的長いタイムラグを持ち込み得るし、また、増幅器が最適状態には及ばない利得に設定されるときには時間も損失する。これらの両方が原因で、このような期間中にデータの損失が生じる。
【課題を解決するための手段】
【０００９】
本発明の第一の態様によると、
-  入力信号値を有する入力信号を伝達するための入力信号ノード；
-  出力信号値を有する出力信号を伝達するための出力信号ノード；
-  入力信号ノードに接続されると共に、第１の中間出力信号値を有する第１の中間出力信号を伝達するための第１の中間出力信号ノードと、第２の中間出力信号値を有する第２の中間出力信号を伝達するための第２の中間出力信号ノードとを少なくとも備えた増幅回路であって、所定の第１の信号利得に従って第１の中間出力信号値が入力信号値に関係付けられ、前記所定の第１の信号利得より少なくとも１０倍大きい所定の第２の信号利得に従って第２の中間出力信号値が入力信号値に関係付けられる前記増幅回路；及び
-  中間出力信号の１つを選択し、選択したものを出力信号ノードに送る信号セレクタ；
を備えた増幅器が提供される。
【００１０】
本発明の別の態様では、上記の増幅器と、少なくともその１つの出力信号ノードに接続され、選択された出力信号を変換するアナログ・デジタル変換回路とを備えたアナログ・デジタル変換器が提供される。
【００１１】
本発明の別の態様によると、
-  入力信号値を有する入力信号を伝達する工程；
-  所定の第１の信号利得を前記入力信号に加えることにより、第１の中間出力信号値を有する少なくとも第１の中間出力信号を生成する工程；
-  前記所定の第１の信号利得より少なくとも１０倍大きく選択された所定の第２の信号利得を前記入力信号に加えることにより、第２の中間出力信号値を有する少なくとも第２の中間出力信号を生成する工程；及び
-  第１及び第２の中間出力信号の１つを出力信号として選択する工程、
を含む、入力信号を増幅して出力信号を生成する方法が提供される。
【００１２】
出力信号及び／又はそれが表す値は表示装置及び／又は記憶用の記憶媒体に送ってもよい。
【００１３】
本発明のさらに別の態様によると、
-  入力信号値を有するアナログ入力信号を上記の方法に従って増幅してアナログ出力信号を生成するステップ；及び
-  少なくとも前記アナログ出力信号をデジタル出力信号に変換するステップ；
を含んだ、アナログ入力信号をデジタル出力信号に変換する方法が提供される。
【００１４】
デジタル出力信号及び／又はそれが表す値を表示装置及び／又は記憶用の記憶媒体に送ってもよい。
【００１５】
増幅回路は、入力信号ノードに伝達された入力信号を連続的に追跡し、連続的な中間出力信号を中間出力信号ノードに連続的かつ同時に生成する機能を有する。よって、少なくとも１０倍異なる様々な信号利得が加えられた中間出力信号を選択できる。したがって、増幅器の有効ダイナミックレンジが、少なくとも１桁の大きさだけ拡張されている。ゲイン切換の代わりに、中間出力信号のうちの１つを選択して任意の時点で出力信号ノードに接続できる。
【００１６】
この選択は繰り返して実行してもよいので、同じ中間出力信号が再び選択されるか、又は中間出力信号の別のものが選択される。
【００１７】
この選択は、第１及び第２の中間出力信号の（増幅された）アナログ値の値に基づいて行ってもよい。一般に、選択すべき最適なものは、中間出力信号値が所定の出力信号レンジ内に存在しているか否かに基づいて選択できる。しばしば、所定の時間に最適な中間信号ノードは、最高の中間出力信号値を有し、そのモジュラス（すなわち「絶対値」）が依然として所定の最大出力値未満であるものとし得る。
以下、本発明のこれらの特徴及びその他の特徴について、例として添付の図面を参照して説明する。
図面において同様の部分は同じ参照番号で示す。
【発明を実施するための最良の形態】
【００１８】
図１は入力信号値を有する入力信号Ｓｉｎを伝達するための入力信号ノード１を備えた増幅器の構成図である。一般に入力信号はＤＣ又はＡＣ信号である。本明細書ではＡＣ信号であると仮定する。したがって、入力信号値は時間に依存した値となる。入力信号は地層などの物理的対象、又はその物理的特性についての情報を表し得る。
【００１９】
入力信号ノード１は、能動又は受動フィルターとし得るフィルター３を適宜備えてよい。図示された実施態様では、フィルターは低域フィルターの形で設けられているが、増幅すべき入力信号の種類に依存して帯域フィルターを選択してもよい。その目的はエイリアシングを防止することである。対象とする周波数レンジに依存してロールオフ周波数及び勾配（ｄＢ／オクターブ）を要望どおり選択できる。本実施態様では、１００ｋＨｚにて３ｄＢ減衰の低域フィルターが提案される。
【００２０】
増幅器の使用にもよるが、フィルターは必要ないかもしれない。場合によっては、増幅器全体の周波数応答が所望の周波数特性を与えるかもしれず、この場合にも入力にて別個のフィルターは不要である。
【００２１】
入力信号ノード１は、入力信号源（例えばセンサー）と増幅器との間に存在し得る伝送線の容量性及び／又は誘導性の効果を消すためにシールドドライバを適宜備えてもよい。例えばＡＤ５２４などの集積化された増幅装置に基づいた能動シールドドライバの例が、ＡＤ５２４のデータシートに記載されている。
【００２２】
増幅回路は、出力信号値を有する出力信号Ｓｏｕｔを伝達するための出力信号ノード５を更に備える。出力信号値もまた時間に依存し得る。
【００２３】
増幅器は全体的に参照符号７で示された増幅回路を更に備える。増幅回路７は、入力信号ノード１に接続されると共に、各々が中間出力信号値を有する中間出力信号（ＩＳ１〜ＩＳ７）をそれぞれ伝達するための複数の中間出力信号ノード９１〜９７を備える。
【００２４】
任意数Ｎ個の中間出力信号ノードを設けることができる。本実施態様では、Ｎ＝７を選択した。以下、Ｎ個の利用可能なノードのうちのｎ番目のノード、又はｎ番目のノードにより伝達されるｎ番目の信号を示すために、文字ｎを用いる。
【００２５】
増幅回路７は複数の増幅チャンネルを更に備え、各増幅チャンネルは中間出力信号ノード９１〜９７の１つに関連付けられる。以下では、中間出力信号ノードか又は対応する増幅チャンネルを参照するために参照信号９ｎ（ｎ＝１，２，…，Ｎ）を用いるかもしれない。
【００２６】
よって、ｎ番目の各中間出力信号ノード９ｎは、その関連の増幅チャンネル９ｎを介して入力信号ノード１に接続される。各増幅チャンネル９ｎは所定の信号利得Ｇｎを入力信号Ｓｉｎに加える。よって、中間出力信号ノード９１〜９７の各々における中間出力信号値は、関連の増幅チャンネルにより与えられる所定の連続的な信号利得に従って入力信号値に関係付けられる。すなわち、式で表せば次の通りである。
ＩＳｎ＝Ｓｉｎ×Ｇｎ
ここでｎ＝１，２，３，…，Ｎ
【００２７】
増幅チャンネルは、１以上のステージにて入力信号を増幅するために１以上の増幅装置（図１において１１〜１７で図示）を備える。増幅チャンネルは増幅回路において他の増幅チャンネルから全く独立していてもよいし、他の増幅チャンネルと１以上の増幅装置及びステージを共用してもよい。
【００２８】
図１の実施態様を例にすると、増幅チャンネル９１及び９２（それぞれ中間出力信号ノード９１及び９２に関連付けられる）は各々、１つの増幅装置１１及び１２を備える。増幅チャンネル９３、９５及び９６は増幅装置１３を共用し、増幅装置１３は、中間出力信号ノード９３の増幅チャンネル９３において唯一のステージを形成し、増幅チャンネル９５において第１のステージを形成し、増幅チャンネル９６において第１のステージを形成する。増幅チャンネル９５における第２のステージは増幅装置１５により形成され、増幅装置１５が第１ステージの増幅信号を増幅装置１３から受け取る。増幅チャンネル９６における第２ステージは増幅装置１６により形成され、増幅装置１６が第１ステージの増幅信号を増幅装置１３から受け取る。増幅チャンネル９４と９７は増幅装置１４を共用し、増幅装置１４が、中間出力信号ノード９４の増幅チャンネル９４において唯一のステージを形成し、増幅チャンネル９７において第１のステージを形成する。増幅チャンネル９７における第２のステージは増幅装置１７により形成され、増幅装置１７が第１ステージの増幅信号を増幅装置１４から受け取る。
【００２９】
図２は非反転オペアンプの構成を示し、この記号は、例えばトランジスタベースの回路や、例えばＡＤ５２４ＳＤなどの集積化された増幅装置や、より洗練されたフィードバック回路を備えた更に基本的な演算増幅器（オペアンプ）ベースの増幅回路（例えばＬＭ７４１）を含めて、任意の種類の増幅装置を示すために本明細書全体を通して用いられる。図２に示されたフィードバック回路は抵抗器Ｒ１及びＲ２からなる単純な分圧器を備えるので、利得＝１＋Ｒ２／Ｒ１となる。
【００３０】
再び図１を参照して、連続的な増幅チャンネル９ｎ及び９ｎ＋１により与えられる連続的な信号利得Ｇｎ及びＧｎ＋１は互いに異なる。図示された実施態様において、最低の信号利得が増幅チャンネル９１に関連付けられ、最高の信号利得が増幅チャンネル９７に関連付けられる。一般に、増幅器のダイナミックレンジを少なくとも１桁広げるためには、連続的な信号利得のうち最高のものが、所定の信号利得の最低のものよりも少なくとも１０倍大きい。好ましくは、連続的な信号利得のうち最高のものが、所定の信号利得のうち最低のものより少なくとも１０００倍大きい。
【００３１】
一実施態様では、図１の各増幅装置及び増幅チャンネルの利得は、連続的な増幅チャンネル９ｎにおける信号利得Ｇｎが１０倍ずつ増加するように、下記の表１に示すように設定できる。
【００３２】
【表１】
2009531984.tif 000003
【００３３】
本質的にＡＣの信号におけるＤＣ成分をフィルタリングするために、適宜、直列接続のコンデンサーＣ１１〜Ｃ１７を増幅チャンネル９１〜９７中に設けてもよい。特に１つの増幅チャンネルにおいて複数の増幅装置が直列接続される場合には、前の増幅ステージにより導入され得るＤＣオフセットの更なる増幅を避けるのが有利である。好ましくは、増幅装置１１〜１７の各々がこのようなコンデンサーをその入力又は出力線に備える。
【００３４】
さらに図１を参照すると、増幅器は信号セレクタ１９を更に備える。信号セレクタ１９は中間出力信号ノード９１〜９Ｎに接続された信号セレクタ入力ノードと、出力信号ノード５に接続された信号セレクタ出力ノードとを備える。信号セレクタ１９は、中間出力信号の１つをそれらの値に基づいて選択し、選択した中間出力信号に対応する出力信号を出力信号ノード５に与えるように構成される。
【００３５】
増幅された中間出力信号値に基づいて選択することの利点は、選択ストラテジーを増幅器のダイナミックレンジから独立させ得ることである。例えば、元の入力信号値に基づいて選択しなければならないならば、特にダイナミックレンジが３桁の大きさを超える等する場合には全ダイナミックレンジにわたって最良の中間出力ノードを決めるのが厄介となる。
【００３６】
出力信号及び／又はそれが表す値を表示装置及び／又は記憶用の記憶媒体に送ってもよい。表示装置及び／又は記憶媒体をワークステーションやパーソナルコンピュータなどのコンピュータに組込んでもよい。表示装置の例として、モニターやオシロスコープなどのブラウン管、ペンプロッタ、数値表示器が挙げられる。適当な記憶媒体としては、例えば、写真手段、紙、又は任意のコンピュータ読取り可能な記憶媒体（限定するものではないが、例えばハードディスク、光ディスク、磁気ディスク、テープ、磁気テープ、フラッシュメモリカード、ソリッドステート・ランダムアクセスメモリ（ＲＡＭ）、メモリスティック）が使用できる。
【００３７】
図示された信号セレクタ１９は、８つの信号から１つの信号を選択できるが、本実施態様の増幅回路７は単にたまたま７つの中間出力信号ノード９１〜９７を備える。このような場合、アースに接続し得る８番目の中間出力信号ノード９０を設けてもよい。
【００３８】
図示された実施態様では、信号セレクタ１９は任意のアドレス出力を更に備え、ここではバイナリアドレスノードＡ０、Ａｌ、Ａ２の形で設けられている。信号セレクタ１９は、バイナリのハイ（Ｈ）及びロー（Ｌ）値から構成されるバイナリコードをバイナリノードＡ０、Ａｌ、Ａ２に与えるように構成され、このバイナリコードは、中間出力信号ノード９０〜９Ｎのうちどれが選択されて出力信号ノード５に送られたかを特定する。
【００３９】
８つの中間信号ノードをコード化するには、３つのバイナリアドレスノードで十分である。種々の中間出力信号ノード９−１〜９−Ｎを例えば次の表ＩＩに記載のように符号化できる。
【表２】
2009531984.tif 000004
【００４０】
各ノードが唯一のアドレスコードに対応するという条件下で、他の任意のコーディングが使用できる。
【００４１】
信号セレクタ１９はタイミングパルス情報又は同期化情報を取り込むために任意のペーサー入力を備えてもよい。タイミングパルス情報は、選択のラッチング又は実行される新たな選択の時機を定めたり、機械状態カウンターを始動させるよう機能し得る。
【００４２】
動作中、各増幅チャンネル９ｎは所定の好ましくは一定の信号利得Ｇｎを加えることによって連続的に入力信号Ｓｉｎを増幅できる。最小出力値と最大出力値とを含んだ出力レンジを決めてもよい。所与の特定の入力信号値では、中間出力信号値のあるものの絶対値は最大値を超えるかもしれず、一方、他のものの信号利得は絶対値が所望の最小出力値を超えた中間出力信号値を生じるには十分ではないかもしれない。
【００４３】
例えば、増幅ステージが増幅チャンネル中の増幅装置のうち１つ以上において増幅器最大出力電圧（正又は負）に飽和（「クリッピング」）しているような増幅チャンネルを不適格とするように、最大出力値を選択できる。機能し得る信号値を生じるだけ十分には増幅しなかった増幅チャンネルを不適格とするように、最小出力値を選択できる。
【００４４】
信号セレクタ１９は、各時間において利用できる中間信号のうち最適なものを選択し、対応する中間信号ノードを出力信号ノード５に接続するよう機能する。入力信号値が変化したときでさえ利用可能な中間信号のうち所望のものが出力信号ノード５上に確実に示されるように、信号セレクタは繰り返し又は連続的に選択することができる。繰り返し選択する場合には、選択速度は、必要なだけ高くしてもよいが、検出の所望の帯域幅（又は時間分解能）に依存する。
【００４５】
選択は、所定の最大出力値を超えることなく最高の信号利得にて増幅した中間信号に基づいてもよい。よって、例えば増幅装置の最大出力電圧に近いがそれより小さい最大出力値を設定又は規定してもよく、また、好ましくは信号セレクタは、中間出力信号のうち絶対値が最大出力値より小さい最高値を有するものを選択するよう構成される。
【００４６】
信号セレクタは、必要なら増幅チャンネルの特性（例えばスルーレートを含む）に依存して、前に飽和した増幅チャンネルから来る信号を選択可能にする前に飽和回復時間を監視してもよい。このことにより、選択が許容される前に増幅器チャンネルがその飽和状態から完全に回復することが保証される。
【００４７】
これは種々の方法で実現できる。例えば、増幅装置の出力が設定された最大出力値より低くなる時間までには既に飽和が回復しているように、増幅装置の最大出力電圧よりも十分に小さい最大出力値を設定できる。又は、飽和が起こった後に例えば一時的により低く設定された最大出力値よりも中間出力信号が小さくなるまでの期間中、設定される最大出力値が一時的により低く設定されるように、セレクタにヒステリシスを与えてもよい。このようなヒステリシスが与えられることにより、増幅装置から来る中間信号値のより高いレンジが、飽和が起こっていない時間に利用可能なままとなる。
【００４８】
中間出力値の絶対値を用いることにより、マイナス最大出力値と最大出力値とにより規定されるレンジ内の信号が許容され得る。
【００４９】
さらに一般的には、選択は、許容できる「最大の」負の値（窓下限）が許容できる最大の正の値（窓上限）から独立に規定できるような許容窓に基づいて行ってもよい。
【００５０】
上述した増幅器の利点は、ゲイン切換により失われる時間がほとんどないか又はまったくないことに加え、ダイナミックレンジが、増幅チャンネルにおいて利用可能な最大信号利得と最小信号利得との比と少なくとも同じ大きさであることである。
【００５１】
図３は増幅器の別の実施態様の構成図を概略的に示す。この実施態様は図１に関して示した前の実施態様と本質的に同じ特徴を有するが、増幅回路７が変更されている。増幅チャンネル９１及び９２（それぞれ中間出力信号ノード９１及び９２に関連する）だけでなく、増幅チャンネル９３及び９４も、増幅回路中の他の増幅チャンネルから分離している。ここに図示された増幅チャンネル９１〜９４の各々は１つの増幅装置（それぞれ１１、１２、１３、１４）から構成されるが、もちろん必要なら２つ以上の増幅装置を直列に結合してもよい。
【００５２】
図１の増幅装置１１〜１７に加えて、増幅装置１８が設けられている。増幅装置１８は増幅チャンネル９５、９５、及び９７により共用され、これらの増幅チャンネルの各々の第１の増幅ステージを形成する。図３の各増幅装置及び増幅チャンネルの利得は、次の表ＩＩＩに記載のように設定できる。
【００５３】
【表３】
2009531984.tif 000005
【００５４】
他の実施態様では、２以上のステージから構成される各増幅チャンネルを、すべてのステージが１つの増幅チャンネルにだけ限定されているように設定してもよい。この場合はより多くの構成要素を必要とするが、他のチャンネルを乱すことなく各増幅チャンネルを独立に調整できる。また、１つの増幅装置が故障すると、ただ１つの増幅チャンネルが影響を受けるのに対し、共用される増幅装置（例えば図３の増幅装置１８）が故障すると、その装置を利用するすべての増幅チャンネルが影響を受けることになる。
【００５５】
図４に関して記載されたさらに別の実施態様では、すべての増幅装置１１〜１７が直列接続されている。よって、各増幅装置の出力が次の増幅装置に入力として与えられるので、各増幅チャンネルは後続の各増幅チャンネルの第１の増幅ステージを提供する。最小の構成要素しか必要ないことが利点であるが、第１のステージからの雑音及び他の誤差が後続の各ステージにおいて増幅されてしまうことが欠点である。第１の増幅装置１１の利得を１とし、後続の各増幅装置（１２〜１７）の利得を１０にしてもよい。よって、図４の後続の各増幅チャンネルにおける信号利得を、前のものより１０倍高くできる。
任意のコンデンサーＣ１１〜Ｃ１７がＤＣオフセット電圧の増幅を防ぐのを助ける。
【００５６】
次に、信号セレクタ１９の例を説明する。図５はクロック発振器ＣＬＫ、選択エンコーダー２１及びアナログ信号マルチプレクサ２３を備えた信号セレクタ１９の一実施態様を示す。
【００５７】
ＣＬＫは水晶発振器の形で設けることができる。図示された信号セレクタ１９はペーサー信号Ｐを入力として取り込む。ＣＬＫパルスをペーサー信号に同期させることができるように、ペーサー信号がＣＬＫに接続される。
【００５８】
中間出力信号ノード９１〜９７が選択エンコーダー２１とマルチプレクサ２３の両方に接続される。マルチプレクサ２３は中間出力信号の１つを出力信号ノード５にゲート制御する。選択エンコーダー２１は、中間出力信号ノードのうちどれを出力ノード上に与えるべきかを決定するよう構成される。選択エンコーダーはその情報をバイナリコードの形式にてアドレス線Ａ０〜Ａ２上に示してもよい。アドレス線Ａ０〜Ａ２はマルチプレクサ２３に接続され、マルチプレクサ２３が読み出して実行できる。
【００５９】
マルチプレクサ２３はメタル・オン・シリコンＭＯＳ−ＦＥＴを含めて絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）などの種々のゲートスイッチを備えることができる。このようなスイッチは集積回路中に集積化させてもよい。適当な集積回路マルチプレクサの例として、ＡＤＧ−５０８、ＡＤＧ−６０８又はＡＤＧ−７５０８が挙げられる。
【００６０】
選択エンコーダー２１は図６に例として示したように実現できる。選択エンコーダー２１はコンパレーターバンク２５と優先度エンコーダー２７を備えることができる。選択エンコーダー２１は、クロックパルスＣＬＫとペーサーパルスＰを入力として取り込んでその出力にラッチビットＬを与えるステアリング論理部２８を備えてもよい。
【００６１】
図示された実施態様では、コンパレーターバンク２５はいくつかのコンパレーター２５０〜２５７を備え、その各々は、中間出力信号ＩＳ０〜ＩＳ７を受け入れて夫々のコンパレーター出力Ｉ０〜Ｉ７上に出力を生成するように構成される。コンパレーターは、中間出力信号ＩＳ０〜ＩＳ７を所定の最大値と比較し、中間出力信号が所定の最大値を超えたか否かを特定するデジタル情報ビットをコンパレーター出力ＣＯ０〜ＣＯ７上に生成するように構成される。
【００６２】
コンパレーター２５０〜２５７は演算増幅器（適当な例としてＡＤ７１１又はＬＭ７４１シリーズが挙げられる）、又は他の任意の高利得増幅デバイス、又はさらに高性能の差動コンパレーターデバイス（例としてＬＭ１６１、ＬＭ２６１及びＬＭ３６１が挙げられる）の形で設けることができる。ここに示されているように、中間出力信号ＩＳ０〜ＩＳ７はそれぞれの演算増幅器の非反転入力に与えられる。反転入力は、所定の最大値を表す基準電圧Ｖｒｅｆ＋を提供するためにＤＣ電圧源に接続される。
【００６３】
図６に戻って、すべてのコンパレーター２５０〜２５７を１つの基準のＤＣ電圧源に接続してもよいし、各々のコンパレーターを専用のＤＣ電圧源に接続してもよい。
【００６４】
図示されたように構成されるので、特定の中間出力信号ＩＳｎが所定の最大値以下の場合には関連のコンパレーター２５ｎはそのコンパレーター出力線ＣＯｎにロービット（０）を与え、中間出力信号ＩＳｎが所定の最大値を超える場合にはコンパレーター出力線ＣＯｎにハイビット（１）が与えられる。
【００６５】
もちろん、必要なら、中間出力信号が最大値よりも小さいか否かを表すために上記の相補的なビット値を用いてもよい。
【００６６】
前に飽和した増幅チャンネルにいくらかの緩和時間を与えてその飽和状態から完全に回復できるように、コンパレーター２５０〜２５７が小さなヒステリシスを有してもよい。当業者には周知のように、このことを実現する種々の方法が存在する。例として、図６Ａに示された有利なヒステリシスを実現する１つの方法では、特定のコンパレーター２５ｎの特定の選択された中間信号線ＩＳｎ中に任意の負荷抵抗器Ｒ８ｎを設け、特定のコンパレーター２５ｎのコンパレーター出力ＣＯｎを特定のコンパレーター２５ｎの非反転入力に接続するフィードバック抵抗器Ｒ９ｎを設ける。その効果は、コンパレーターがその出力線ＣＯｎ上にハイビットを示すよう強制された後に、基準電圧Ｖｒｅｆ＋は変化させないままで、コンパレーターに与えられる電圧が増大させられることである。よって、コンパレーター出力ＣＯｎがそのロービット出力を再び取る前に、中間出力信号ＩＳｎはその増大量だけ基準電圧Ｖｒｅｆ＋より下に下がらなければならない。
【００６７】
さらに図６Ａを参照して、電圧の変化量は、Ｒ８ｎに対するＲ９ｎの相対値により決められる。一般的な適当な比は、どのくらいのフィードバックが望まれるのかに依存して５：１〜１００：１のいずれでもよく、例えば約１０：１とし得る。Ｒ８ｎの絶対値は、適当な負荷を中間信号に与えるようなものに選択できる。Ｒ８ｎ＝１０ｋΩの値が適当であると分かったが、この値は本発明にとって重要ではない。
【００６８】
上記で示したコンパレーターの構成は単に正の値の入力信号に適したバイナリコンパレーターである。さらに汎用的な実施態様では、例えば入力信号が正の値から負の値までの間で変動し得ることが予想される場合には、窓コンパレーターの構成を使用してもよい。
【００６９】
このような窓コンパレーターの例を図７に示す。この窓コンパレーターは窓上限コンパレーター３５、窓下限コンパレーター３６、及びＯＲゲート３７を備える。
【００７０】
各中間出力信号ノードは、窓上限コンパレーター３５の非反転入力と、下限コンパレーター３６の反転入力とに接続される。窓上限コンパレーター３５の反転入力は、窓上限Ｖｒｅｆ＋を表すＤＣ電圧源に接続され、窓下限コンパレーター３６の非反転入力は、窓下限Ｖｒｅｆ?を表すＤＣ電圧源に接続される。窓上限コンパレーター３５及び窓下限コンパレーター３６の出力はＯＲゲート３７に与えられる。ＯＲゲート３７の出力がコンパレーター出力を表す。
【００７１】
図７Ａは、バイポーラコンパレーターを実現すべくコンパレーター３５及び３６へのＶｒｅｆ＋及びＶｒｅｆ−入力を生成するための可能な回路を示す。この回路は、抵抗器Ｒ３及びＲ４に基づいた分圧器を備え、電圧フォロアの非反転入力を電圧Ｖｄｄの所定の割合のところに接続する。電圧フォロアはインピーダンスバッファとして機能し、増幅器５１から構成でき、その出力が抵抗器Ｒ５を介して反転入力に戻される。この抵抗器の値は、反転入力と非反転入力との間の抵抗の値に比べて小さい限り、利得が１の電圧フォロアを得る上で大きく影響しない。その出力がＶｒｅｆ＋を設定する。正確なミラーイメージのＶｒｅｆ−が望まれる場合には、電圧フォロアの出力を利得が１のインバータに入力してもよい。図７Ａに示されるように、増幅器５１の出力は抵抗器Ｒ６を介して別の増幅器５２の反転入力に送られる。第２の増幅器５２の出力は抵抗器Ｒ７を介して反転入力に戻される。Ｒ６＝Ｒ７ならば、得られる出力Ｖｒｅｆ−はＶｒｅｆ＋と同じ絶対値を有することとなる。この目的に適する増幅器がＴＬ０７２Ｔ演算増幅器により形成される。
【００７２】
好ましい実施態様では、Ｒ３及びＲ４に基づく分圧器がデジタル−アナログ変換器に代えられる。これにより窓レンジ上でマイクロプロセッサにより即時の制御が可能となる。
【００７３】
図７に示されるように構成される場合、窓上限Ｖｒｅｆ＋を超える特定の中間出力信号ＩＳｎ値が、ハイビット出力値を窓上限コンパレーター３５に与え、よってコンパレーター出力にもハイビット出力値を与える。中間出力信号値が窓下限Ｖｒｅｆ−よりも小さい（窓下限Ｖｒｅｆ−より小さい正の値又はより大きい負の値の）場合、窓下限コンパレーター３７はＯＲゲート３７にハイビットを設定するので、コンパレーター出力もまたハイビットとなる。しかしながら、中間出力信号値がＶｒｅｆ＋以下でありかつＶｒｅｆ−以上である場合、上限コンパレーター３５と下限コンパレーター３６の両方がロービット値を生じるので、ＯＲゲート３７の出力もまたロービット値となる。
【００７４】
ここでも、ロー及びハイビット値の意味を残りの構成要素に依存して取り換えてもよい。
【００７５】
図７Ｂは任意のヒステリシスをバイポーラコンパレーターにどのように与え得るかについての１つの態様を示す。上限コンパレーター３５は、バイナリコンパレーターについて図６Ａを参照して上記説明した、負荷抵抗器Ｒ８とフィードバック抵抗器Ｒ９とを用いるフィードバック回路を備えてもよい。第２の負荷抵抗器Ｒ１０と第２のフィードバック抵抗器Ｒ１１を用いる下限コンパレーターの非反転入力に、同様のフィードバック回路を設けてもよい。しかしながら、ここでは負荷抵抗器がＶｒｅｆ−線中にあるので、出力が再びロービットを取るまで下限コンパレーターのハイビット出力がフィードバックされることにより下基準が一時的に上げられる。好ましくはＲ１０に対するＲ１１の比がＲ８に対するＲ９の比と同じであるが、これは必須ではない。
【００７６】
図６に図示された選択エンコーダー２１は、コンパレーターバンク２５に加えて優先度エンコーダー２７を更に備え、優先度エンコーダー２７は、コンパレーター出力ＣＯ０〜ＣＯ７に示されたビット値をその入力Ｉ０〜Ｉ７にて受け入れる。この場合、優先度エンコーダー２７は入力のいわゆるアクティブ・ロー・コーディングで動作する。入力にはランク付けされた優先度が割り当てられ、最高の信号利得を有する増幅器チャンネル９７に接続された入力線Ｉ７が、最高の優先度をもち、最低の利得を有する増幅器チャンネル９０に接続された入力線Ｉ０が、最低の優先度をもつ。優先度エンコーダー２７は上述したバイナリアドレスノードＡ０〜Ａ２を出力として有する。優先度エンコーダーは、（例えば、上記の表ＩＩに記載のように）最高の優先度アクティブ入力を表すコードに従ってハイ及びロービット表現を、アドレスノードＡ０〜Ａ２に与える。この例では、信号値が所定のレンジの外側にあるときコンパレーターバンク２５がハイビット値を与えるので、ロービット値が「アクティブ」と考えられる。
【００７７】
優先度が割り当てられた入力ノードが変わるとすぐに、優先度エンコーダー２７がアドレスノードＡ０〜Ａ２上の出力を「連続的に」更新してもよい。しかしながら、ラッチ信号Ｌがアクティブである場合、優先度エンコーダー２７は、ラッチ信号がアクティブになる時に有していたどんな値にもアドレスノードをラッチする。
【００７８】
この機能を実行する８入力集積回路優先度エンコーダーは、７４１４８ＩＣシリーズ、例えば「高速」７４Ｆ１４８である。最大値を超えない中間出力信号がハイビット値により表されることを当然ならが要求するアクティブ・ハイ・デバイスを含めて、同等の代替物が存在する。
【００７９】
上述した増幅器の実施態様は、７つの増幅チャンネルに基づいており、各増幅チャンネルは十倍ごとに１つの増幅チャンネルが利用可能なように、利得が１０倍づつ異なる。本発明はまた、ダイナミックレンジを狭め、好ましくは広げ、十倍当たりの増幅チャンネルの数を減少させ、好ましくは増加させ、又は十倍当たりの増幅チャンネルのダイナミックレンジと数との両方を変化させ得るような、増幅チャンネルの他の数をもカバーする。
【００８０】
増幅チャンネルの数が８を超えると、８より多くの入力を有する信号セレクタが必要になる。通常、これは８入力技術コンポーネントから構築できる。例えば、４ビットバイナリアドレス出力を有する１６入力優先度エンコーダーは、適当な論理ゲートと共に２つの８入力優先度エンコーダーを組合わせることにより作ることができる。一例が、ＩＣ１５  Ｄａｔａ  Ｈａｎｄｂｏｏｋ  Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ，１９９０年３月１日付け、ドキュメント・オーダー・ナンバー９３９７−７５０−０５０７８における、７４Ｆ１４８の８入力優先度エンコーダーについての製品仕様データシートに記載されている。
【００８１】
同様に、適当な論理ゲートと共に４ビットアドレス線を用いて２つの８チャンネルマルチプレクサをアドレス指定できる。
【００８２】
信号セレクタ１９（マルチプレクサ２３と、カウンタ及び種々の状態を追跡し続けるのに必要な論理部を含んだ状態機械と、優先度エンコーダー２１とを含む）に含まれる論理機能は、（例えば上記記載のような）標準的なＩＣコンポーネントの形で与えてもよいし、又はいわゆるフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）中にカスタムプログラミングしてもよい。後者の利点は、コンポーネントの数が削減されること、及び使用されていない入力チャンネルをプログラミングする必要がないことである。
【００８３】
増幅器は温度変化による出力ドリフトを示し得ることが知られている。かなりの温度変化が予想される場合には、温度が安定化された環境内に増幅器を配置するのが好ましい。これを実現する一つの方法は、予想される最高の周囲温度より高い温度にて機能するいわゆるオーブン環境を用いることによる。オーブン環境内で一定の温度を実現するために、加熱電力を調節してもよい。
【００８４】
別法として、温度安定化回路素子を使用してもよいし、又は感温フィードバック回路を用いて出力ドリフトを電子的に補償してもよい。
【００８５】
上述した増幅器を１以上のアナログ・デジタル変換器（ＡＤＣ）と組合わせてもよい。この場合、かなり一定の細分性を用いて大きなダイナミックレンジ上で入力信号をデジタル化できる。
【００８６】
一実施態様では、各増幅チャンネルが専用のＡＤＣを備えることにより、増幅の各信号利得についてＡＤＣの十分な細分性を利用できる。次に、図６に示されるアナログコンパレーターバンク２５の代わりに、選択エンコーダーがデジタル比較を行ってもよい。このデジタル比較は、優先度エンコーダーと共にオーバーフロービットを用いて実行できる。又は、後に説明するようにサンプルホールド回路と共同して順次読取りを行ってもよい。
【００８７】
各増幅チャンネルがそれ自身の専用のＡＤＣを備えている場合には、デジタル化された各中間出力信号を記憶媒体及び／又はコンピュータに送り、それから例えば利用可能なすべての出力信号から適当な部分を選択することにより利用可能なすべての出力信号に基づいて所望の選択を後で行うことも可能となる。
【００８８】
しかしながら、特定の実施態様では、選ばれた信号出力ノードにのみＡＤＣが設けられる。その場合には信号選択は、例えば図５に示された信号セレクタ１９を用いてアナログ中間出力信号に基づいて行うことができる。アナログ信号比較は最初のデジタル化とその次の選択に比べれば実際には瞬間的なものである。ＡＤＣがデジタル化ビットよりも小さいバスサイズを有する場合には特にそうである。また、アナログ比較で必要とされる構成要素はより少ない。最後に、増幅チャンネルの１つから多重化された入力を有する１つの増幅器又はＡＤＣ変換器は、各増幅チャンネル中に異なるＡＤＣ変換器を有することにより起こり得る非直線性を示さない。よって、ＡＤＣ自身だけでなくマルチプレクサにも存在するオフセットを含めて任意のオフセットが、すべての中間信号ノードに対して同じ大きさとなる。
【００８９】
図８はアナログ・デジタル変換器を示し、選択された出力信号をデジタル化された出力信号に変換するために、上述した増幅器の出力信号ノード５がアナログ・デジタル変換回路２９に接続される。デジタル変換回路は、例えばＡＤＣの能力を有するパーソナルコンピュータの形にてマイクロプロセッサを備えてもよい。
【００９０】
デジタル化された出力信号及び／又はそれが表す値は、アナログ出力信号に関して上記説明したのと同様の方法で、表示装置及び／又は記憶用の記憶媒体に送ってもよい。
【００９１】
要求される速度などの所要動作条件に依存して、ＡＤＣのビット数や同等の細分性を選択できる。一般に、１６ビットＡＤＣが良好なトレードオフを与えることが分かった。
【００９２】
中間出力信号ノード９０〜９７のうちどれが出力信号ノード５に示されるかを表すデジタルアドレス情報Ａ０〜Ａ２はまた、デジタル変換回路２９に送られる。デジタル化された値を適当な信号利得係数で割ることによって元の入力信号値がデジタル化された値から再構成できるように、例えば上記の表Ｉ又はＩＩＩなどの表を用いて、この情報を信号利得情報に変換してもよい。
【００９３】
よって、デジタルアドレス情報はデジタル化された出力信号と共に伝達及び記憶できる。
【００９４】
一般に、サンプルホールド回路は増幅器又はアナログ・デジタル変換器内のどこにでも適用できる。サンプルホールド回路は当該技術において公知であり、サンプルホールド増幅器の種々のアーキテクチャーについての詳しい説明は、Ｎａｔｉｏｎａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ａｐｐｌｉｃａｔｉｏｎ  Ｎｏｔｅ  ７７５，１９９２年７月付けを参照のこと。
【００９５】
好ましくは、入力信号ノードにサンプルホールド回路を適用するのではなく、中間出力信号ノードの各々、又は出力信号ノードにサンプルホールド回路を適用する。
【００９６】
このように、増幅器チャンネルは、増幅装置のスルーレートにより不必要に限定されることなく入力信号を絶えず追跡し増幅できるので、予測できないやり方でデータに影響し得るオーバーシュート／アンダーシュートの考え得る原因を排除できる。
【００９７】
ここで図面に示された実施態様では、デジタル変換回路は、データをデジタル化するのに必要な期間中、信号出力値を一定の値に保持するためにサンプルホールド回路を備えてもよい。市販の特定のＡＤＣ装置はサンプルホールド機能が組込まれている。
【００９８】
増幅器内のデジタル変換回路と信号セレクタ１９との間で同期化トリガーを送るために、ペーサー出力線Ｐを設けてもよい。この例として、図９に示されるように実施できる。
【００９９】
上述したように、信号セレクタ１９は状態機械を介してクロック信号ＣＬＫにより駆動される。クロック信号は２０ＭＨｚで動作する水晶発振器により生成できる。論理部を監督し適当な時間に動作を実行するために、同期パルスカウンタ５４を使用できる。カウンタは、そのＣＬＫ入力にて受けたＣＬＫパルスを計数し、計数された数をバイナリ出力線ＣＮＴ０〜ＣＮＴ４に示す。カウンタ５４がペーサーパルスＰをそのＲＳＴ入力にて受け取ると、バイナリ出力線ＣＮＴ０〜ＣＮＴ４に示された数はゼロにリセットされる。デジタル変換回路がペーサーパルスＰを送出してもよく、ペーサーパルスＰはまたクロックを同期させる（図５参照）。線ＣＮＴ０〜ＣＮＴ４がデジタルデマルチプレクサ５６に送られ、デジタルデマルチプレクサ５６は、関連するすべての状態を表すのに必要な数の出力線ＳＴ０〜ＳＴｉを含む。５本のＣＮＴ線の場合、ｉは３１に選択できる。デマルチプレクサ５６は、ＣＮＴ線上に示される計数に対応するものを除いてすべての状態出力線に非アクティブビット値を与えることができる。いくつかの状態がラッチされたままであるために、アドレス線値Ａ０〜Ａ２が必要とされる。これを実現する１つの方法は、対応する状態出力線がＯＲゲート５８に送られ、これらの対応する状態のいずれか１つがアクティブであるなら、ＯＲゲート５８がアクティブになることである。ラッチ信号Ｌを実際に発する前にすべてが安定化することを保証するために、最終的なラッチ信号Ｌは短い遅延の後に与えてもよい。これは、例えばＣＬＫ信号の立下がりエッジでトリガーし得る遅延デバイス６０において実現できる。
【０１００】
結果として、パルスカウンタ５４により計数された所定数のクロック信号の後、次のペーサーパルスＰが予想される前のしばらくの間、アドレス線値Ａ０〜Ａ２がラッチされる。このことにより、それからマルチプレクサによりゲート制御される中間信号に対応する出力信号値がＡＤＣ内で確実に安定にできる。次のペーサーパルスの立上がりエッジが、出力信号値をサンプリングし保持することを含み得るアナログ・デジタル変換の始まりを合図する。この時点で状態機械カウンタが再びリセットされ、クロックが同期化される。
【０１０１】
別の実施態様では、信号セレクタ１９の一部としてサンプルホールド回路を設けてもよい。この実施態様では、中間出力信号がトリガー間隔にて保持時間の間保持され、この保持時間中に、最大の信号利得が加えられたものから開始して、所定の最大値を超えない最初のものを選択して、中間出力信号の順次読取りを行うことができる。既存の構成要素を用いて、このような順次読取りを中間信号ノード当たり約１００ｎｓ内で行うことができるので、８つのノードを１マイクロ秒内で容易に読み取ることができ、マイクロ秒当たり１つ又はそれより遅い選択速度を維持できる。
【０１０２】
比較的単純な順次読取りの代わりに、平均して順次読取りよりも少ない読取りしか要求しないいわゆるバイナリ検索を用いることもできる。
【０１０３】
大きなダイナミックレンジ増幅及び／又はデジタル化速度が要求される場合には、上記の増幅器及びアナログ・デジタル変換器を使用できる。この増幅器及びアナログ・デジタル変換器は１０００以上、一般に１０００（１０３）〜１０１２、又は１０３〜１０１０のダイナミックレンジに対して特に有効である。本発明では、このような高いダイナミックレンジを有するアナログ・デジタル変換器を１０μｓより速く、一般に０．１μｓ〜１０μｓにできる。
【０１０４】
したがって、選択速度は０．１マイクロ秒〜１０マイクロ秒当たり１回に選択できる。
【０１０５】
１つの用途として、上記の増幅器又は該増幅器を用いるアナログ・デジタル変換器を、図１０に例示されたようなダウンホールツールに組込んでもよい。これにより、時間的に速く変化するダウンホールセンサーデータについての高速の信号増幅及び／又はデジタル化が可能になる。
【０１０６】
図１０は地層３２についての電磁誘導測定のためのダウンホールツール３０を示す。図示された実施態様では、ダウンホールツール３０が、坑井３９内でドリルビット３８を支持するドリルストリング３３に組込まれている。鉱物炭化水素流体を含んだ貯蔵場所３４も存在する。
【０１０７】
一般にダウンホールツール３０は掘削同時計測（ＭＷＤ）装置及び／又は掘削編成（ＢＨＡ）に含めてもよい。別の実施態様では、例えば米国特許第６，９５２，１０１号に記載されているように、ダウンホールツールを坑井内でワイヤーラインで吊るしてもよい。
【０１０８】
図１０に図示されたダウンホールツール３０は、送信アンテナ４０と、該送信アンテナ４０から所定の距離だけずらして配置された受信アンテナ４２の形のセンサーとを備える。送信アンテナと受信アンテナは、例えば、米国特許出願公開第２００５／００９２４８７号、第２００５／００９３５４６号及び第２００５／０７８４８１号、並びに米国特許第５，９５５，８８４号に記載されているようなコイルの形にて設けることができる。
【０１０９】
ツール３０は本発明による増幅器４４を更に備える。増幅器の入力信号ノードは受信コイルに接続される。（増幅される）出力信号ノードは、直接の電気的接触か又は無線遠隔測定システムを介して、地上の計算装置４６と通信できる。地上の装置４６は、センサーデータをデジタル化するためのアナログ・デジタル変換器を含めて、データ収集及び制御システムを含むことができる。
【０１１０】
別法として、ダウンホールツール３０が、本発明による増幅器を含んだ上記のアナログ・デジタル変換器を備えてもよい。掘削穴内でアナログ・デジタル変換を行う利点は、データを地上の計算装置４６に伝送している間に拾われる余計な雑音を少なくできることである。
【０１１１】
作動中に、井戸穴を坑井３９の形にて地層３２中に掘削してもよい。
【０１１２】
地層の電磁誘導信号を生成してもよい。電磁誘導信号を生成する適当な方法が米国特許出願公開第２００５／００９２４８７号、第２００５／００９３５４６号及び第２００５／０７８４８１号、並びに米国特許第５，９５５，８８４号に記載されている。送信アンテナ４０から電磁信号を送信し、受信アンテナ４２における電圧応答又は電流応答などの応答信号の形にて電磁誘導信号を形成できる。
【０１１３】
電磁誘導信号を増幅して出力信号を生成できる。応答信号は本発明の増幅器又は本発明の増幅方法を用いて増幅できる。本発明の増幅器は、送信アンテナ４０の急な停止に伴って生じる過渡的な応答信号を検出するのに特に適している。このような信号は種々の桁にわたってで急速に減衰する。
【０１１４】
地層中の鉱物炭化水素流体の場所を特定するために、出力信号を更に処理してもよい。可能な処理の詳細が、米国特許出願公開第２００５／００９２４８７号、第２００５／００９３５４６号、第２００５／０７８４８１号及び第２００６／００３８５７１号、並びに米国特許第５，９５５，８８４号に記載されている。
【０１１５】
井戸穴の掘削は炭化水素流体のところまで継続することができる。継続される掘削の方向に関しては、地層中の鉱物炭化水素流体の位置についての情報に基づいて決定できる。好ましくは、ドリルストリングは傾斜掘りができる。
【０１１６】
いったん坑井が鉱物炭化水素流体を有する貯蔵場所３４中に延びたなら、従来の方法で坑井を完成させ、鉱物炭化水素流体を生産することができる。
【０１１７】
よって、本発明のさらに別の態様によると、本発明は地層から鉱物炭化水素流体を生産する方法を提供し、この方法は、
地層に井戸穴を掘削する工程と；
地層の電磁誘導信号を生成する工程と；
-  所定の第１の信号利得を電磁誘導信号に加えることにより、第１の中間出力信号値を有する少なくとも第１の中間出力信号を生成するステップ；
-  所定の第１の信号利得よりも少なくとも１０倍大きく選択された所定の第２の信号利得を電磁誘導信号に加えることにより、第２の中間出力信号値を有する少なくとも第２の中間出力信号を生成するステップ；
-  第１及び第２の中間出力信号のうち１つを出力信号として選択するステップ；
を用いて電磁誘導信号を増幅し出力信号を生成する工程と；
出力信号を更に処理して地層中の鉱物炭化水素流体の場所を特定する工程と；
井戸穴を炭化水素流体のところまで掘削し続ける工程と；
炭化水素流体を生産する工程と、
を含む。
【０１１８】
この方法では、上述したいずれかの増幅器及び／又はアナログ・デジタル変換器を用いて上記のいずれかの実施態様に従って電磁誘導信号を増幅及び／又はアナログ・デジタル変換できることが分かる。
【図面の簡単な説明】
【０１１９】
【図１】本発明の実施態様による増幅器を図示する。
【図２】増幅装置を表すのに用いられる記号を図示する。
【図３】本発明の別の実施態様による増幅器を図示する。
【図４】本発明のさらに別の実施態様による増幅器を図示する。
【図５】本発明の実施態様による増幅器に含ませてもよい信号セレクタの例を図示する。
【図６】信号セレクタに含ませてもよい選択エンコーダーを図示する。
【図６Ａ】任意のヒステリシスフィードバックを備えた図６で用いられるコンパレーターを図示する。
【図７】選択エンコーダー中で用いてもよい代わりのコンパレーターを図示する。
【図７Ａ】コンパレーター入力電圧を設定するための電圧源を図示する。
【図７Ｂ】任意のヒステリシスフィードバックを備えた図７の代わりのコンパレーターを図示する。
【図８】本発明の実施態様によるアナログ・デジタル変換器を図示する。
【図９】状態機械を図示する。
【図１０】地層中の坑井内のダウンホールツールを図示する。
【符号の説明】
【０１２０】
１    入力信号ノード
３    フィルター
５    出力信号ノード
７    増幅回路
９１〜９７  中間出力信号ノード
１１〜１７  増幅装置
１９    信号セレクタ
２１    選択エンコーダー
２３    マルチプレクサ
２５    コンパレーターバンク
２７    優先度エンコーダー
２８    ステアリング論理部
【図１】
2009531984.tif 000006
【図２】
2009531984.tif 000007
【図３】
2009531984.tif 000008
【図４】
2009531984.tif 000009
【図５】
2009531984.tif 000010
【図６】
2009531984.tif 000011
【図６Ａ】
2009531984.tif 000012
【図７】
2009531984.tif 000013
【図７Ａ】
2009531984.tif 000014
【図７Ｂ】
2009531984.tif 000015
【図８】
2009531984.tif 000016
【図９】
2009531984.tif 000017
【図１０】
2009531984.tif 000018
【手続補正書】
【提出日】平成20年1月24日(2008.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
-  入力信号値を有する入力信号を伝達するための入力信号ノード；
-  出力信号値を有する出力信号を伝達するための出力信号ノード；
-  入力信号ノードに接続されると共に、第１の中間出力信号値を有する第１の中間出力信号を伝達するための第１の中間出力信号ノードと、第２の中間出力信号値を有する第２の中間出力信号を伝達するための第２の中間出力信号ノードとを少なくとも備えた増幅回路であって、所定の第１の信号利得に従って第１の中間出力信号値が入力信号値に関係付けられ、前記所定の第１の信号利得より少なくとも１０倍大きい所定の第２の信号利得に従って第２の中間出力信号値が入力信号値に関係付けられる前記増幅回路；及び
-  中間出力信号の１つを選択し、選択したものを出力信号ノードに送る信号セレクタであって、前記信号セレクタがコンパレーターバンクと優先度エンコーダーとを備え、前記コンパレーターバンクが入力線と出力線とを有し、前記入力線が第１及び第２の中間出力信号ノードに電気的に接続され、前記出力線が前記優先度エンコーダーに接続されている前記信号セレクタ；
を備えた増幅器。
【請求項２】
前記信号セレクタが中間出力信号値を基準値と比較するためにアナログコンパレーターバンクを備える請求項１に記載の増幅器。
【請求項３】
前記信号セレクタが第１及び第２の中間出力信号ノードと出力信号ノードとに電気的に接続されたアナログマルチプレクサを備える請求項１又は２に記載の増幅器。
【請求項４】
前記優先度エンコーダーがアドレス出力線を更に備え、マルチプレクサが前記アドレス出力線上に表されたアドレスに従って中間出力信号を選択し、選択したものを出力信号ノードに送る請求項１に記載の増幅器。
【請求項５】
第１及び第２の中間出力信号値の各絶対値が最大出力値より小さいか、等しいか、又は大きく、前記信号セレクタが最大出力値以下で最大の値を有するものを中間出力信号から選択する請求項１〜４のいずれか一項に記載の増幅器。
【請求項６】
ダウンホールツールに組込まれた請求項１〜５のいずれか一項に記載の増幅器。
【請求項７】
前記ダウンホールツールが受信アンテナを備え、前記入力信号ノードが前記受信アンテナに接続される請求項６に記載の増幅器。
【請求項８】
-  少なくとも前記出力信号ノードに接続されると共に、選択された出力信号をアナログ信号からデジタル値に変換するアナログ・デジタル変換回路、
を更に備える請求項１〜７のいずれか一項に記載の増幅器。
【請求項９】
-  ペーサー信号に応じて保持状態と解放状態とを切り換えることができ、前記増幅回路に接続されたサンプルホールド回路；及び
-  ペーサー信号を発生するためのペーサー信号発生器、
を更に備える請求項８に記載の増幅器。
【請求項１０】
-  入力信号値を有する入力信号を伝達する工程；
-  所定の第１の信号利得を前記入力信号に加えることにより、第１の中間出力信号値を有する少なくとも第１の中間出力信号を生成する工程；
-  前記所定の第１の信号利得より少なくとも１０倍大きく選択された所定の第２の信号利得を前記入力信号に加えることにより、第２の中間出力信号値を有する少なくとも第２の中間出力信号を生成する工程；
-  コンパレーターバンクと優先度エンコーダーとを備えた信号セレクタを設ける工程であって、前記コンパレーターバンクが入力線と出力線とを有し、前記入力線が第１及び第２の中間出力信号を受け取り、前記出力線が前記優先度エンコーダーに接続されている前記工程；及び
-  前記信号セレクタを用いて第１及び第２の中間出力信号の１つを出力信号として選択する工程、
を含む、入力信号を増幅して出力信号を生成する方法。
【請求項１１】
第１及び第２の中間出力信号の１つを選択する前記工程が、第１及び第２の中間出力信号の１つを時間の経過と共に繰り返して又は連続的に選択することにより行われる請求項１０に記載の方法。
【請求項１２】
前記コンパレーターがアナログコンパレーターであり、第１及び第２の中間出力信号の１つを選択する前記工程が、
-  前記コンパレーターにおいて第１の中間出力信号を基準値と比較し、第１の比較結果を出す工程；
-  前記コンパレーターにおいて第２の中間出力信号を基準値と比較し、第２の比較結果を出す工程；及び
-  第１及び第２の比較結果に基づいて中間出力信号の１つを選択する工程、
を含む請求項１０又は１１に記載の方法。
【請求項１３】
前記入力信号がアナログ入力信号であり、少なくとも前記出力信号をデジタル出力信号に変換する工程を更に含む請求項１０〜１２のいずれか一項に記載の方法。
【国際調査報告】
2009531984.tif 000019
2009531984.tif 000020
2009531984.tif 000021