(57)【要約】超音波トランスデューサは、第１面１０２、対向する第２面１０４、およびそれら両面の間に延在する長手方向軸Ｌｓを有するスタックを含む。該スタックは、複数の層を含み、各層は、上部表面および対向する底部表面を有し、該スタックの複数の層は、上部非極性圧電層１２６、下部極性圧電層１０６および誘電層１０８を含む。誘電層１０８は、圧電層１０６に連結され、該スタックの軸線に実質的に平行な方向において第２所定長さで延在する開口部を画定する。複数の第１切り溝スロット１１８が該スタック内に画定され、各第１切り溝スロットは、該スタック内において所定の深さで、上部圧電層１２６を通り、下部圧電層１０６に入るように延在し、かつ該軸線に実質的に平行な方向において第１所定長さで延在する。
2009515439.tif 000002
【特許請求の範囲】
【請求項１】
第１面、対向する第２面、およびそれら両面の間に延在する長手方向軸線を有するスタックであって、該スタックが複数の層を含み、各層が上部表面および対向する底部表面を有し、該スタックの該複数の層が、下部極性圧電層、上部非極性圧電層、および誘電層を含む、スタックと、
該スタック内に画定された複数の第１切り溝スロットであって、各第１切り溝スロットは、該スタック内において該上部非極性圧電層を貫通して該下部極性圧電層の中に所定深さで延在し、かつ該軸線に実質的に平行な方向に第１所定長さで延在する、複数の第１切り溝スロットと
を含む超音波トランスデューサであって、
該誘電層の上部表面が、該下部圧電層の底部表面の一部に接続されかつその下に位置し、該スタックの該軸線に実質的に平行な方向に第２所定長さで延在する開口部を画定することと、各第１切り溝スロットの該第１所定長さが、該誘電層によって画定された該開口部の第２所定長さと少なくとも同様の長さであり、かつ該軸線に実質的に平行な縦方向における該スタックの第１面と対向する第２面との間の長手方向距離より短い、超音波トランスデューサ。
【請求項２】
上部圧電層が、前記下部圧電層の上に位置する、請求項１記載の超音波トランスデューサ。
【請求項３】
前記上部および下部圧電層が、同様の音響インピーダンス特性を有する、請求項１記載の超音波トランスデューサ。
【請求項４】
前記複数の第１切り溝スロットが、複数の超音波アレイ素子を画定する、請求項１記載の超音波トランスデューサ。
【請求項５】
前記複数の層が信号電極層をさらに含み、該信号電極層の上部表面の少なくとも一部が、前記圧電層の底部表面の少なくとも一部に接続され、該信号電極層の上部表面の少なくとも一部が、前記誘電層の底部表面の少なくとも一部に接続される、請求項１記載の超音波トランスデューサ。
【請求項６】
前記複数の層が、接地電極層をさらに含み、該接地電極層が、前記下部極性圧電層と前記上部非極性圧電層との間に置かれる、請求項３記載の超音波トランスデューサ。
【請求項７】
前記接地電極層が、前記軸線に実質的に平行な縦方向において、前記誘電層によって画定された前記開口部の第２所定長さと少なくとも同様の長さである、請求項６記載の超音波トランスデューサ。
【請求項８】
前記接地電極層が、前記軸線に実質的に平行な縦方向において、各第１切り溝スロットの第１所定長さと少なくとも同様の長さである、請求項７記載の超音波トランスデューサ。
【請求項９】
前記スタックの前記複数の層が、少なくとも１つの整合層をさらに含み、各整合層が、上部表面および対向する底部表面を有しており、前記複数の第１切り溝スロットが、該少なくとも１つの整合層を貫通して延在し、少なくとも１つの該整合層が、前記上部非極性圧電層である、請求項６記載の超音波トランスデューサ。
【請求項１０】
前記少なくとも１つの整合層が、第１整合層および第２整合層を含み、該第２整合層が、該第１整合層に接続され、それによって、該第２整合層が、該第１整合層の上に位置する、請求項６記載の超音波トランスデューサ。
【請求項１１】
前記第１整合層の底部表面の少なくとも一部が、前記圧電層の上部表面の少なくとも一部に接続される、請求項１０記載の超音波トランスデューサ。
【請求項１２】
前記少なくとも１つの整合層の各整合層が、前記軸線に実質的に平行な縦方向において、前記誘電層によって画定された前記開口部の第２所定長さと少なくとも同様の長さである、請求項９記載の超音波トランスデューサ。
【請求項１３】
前記スタックの前記複数の層が裏打ち層をさらに含み、該裏打ち層の上部表面の少なくとも一部が、前記誘電層の底部表面の少なくとも一部に接続される、請求項９記載の超音波トランスデューサ。
【請求項１４】
前記裏打ち層が、前記誘電層によって画定された前記開口部を実質的に埋める、請求項１３記載の超音波トランスデューサ。
【請求項１５】
前記裏打ち層の上部表面の少なくとも一部が、前記圧電層の底部表面の少なくとも一部に接続される、請求項１３記載の超音波トランスデューサ。
【請求項１６】
レンズをさらに含み、該レンズが、前記少なくとも１つの整合層のうちの該整合層の上部表面との型合わせに実質的に重なる状態で配置される、請求項１１記載の超音波トランスデューサ。
【請求項１７】
少なくとも１つの第１切り溝スロットが、前記レンズの底部分の中に延在する、請求項１６記載の超音波トランスデューサ。
【請求項１８】
少なくとも１つの第１切り溝スロットの少なくとも一部が、前記下に位置する誘電層の中に所定深さまで延在する、請求項１記載の超音波トランスデューサ。
【請求項１９】
１つの第１切り溝スロットの少なくとも一部が、前記裏打ち層の中に延在する、請求項１８記載の超音波トランスデューサ。
【請求項２０】
少なくとも１つの第１切り溝スロットの少なくとも一部の前記所定深さが、前記軸線に実質的に平行な縦方向において変わる、請求項１記載の超音波トランスデューサ。
【請求項２１】
少なくとも１つの第１切り溝スロットの前記所定深さが、少なくとも１つの別の第１切り溝スロットの前記所定深さよりも深い、請求項１記載の超音波トランスデューサ。
【請求項２２】
複数の第２切り溝スロットをさらに含み、各第２切り溝スロットが、前記スタック内において所定深さで延在し、かつ前記軸線に実質的に平行な方向に第３所定長さで延在しており、各第２切り溝スロットの該長さは、前記誘電層によって画定された前記開口部の第２所定長さと少なくとも同様の長さであり、かつ該軸線に実質的に平行な縦方向における該スタックの第１面と対向する第２面との間の長手方向距離より短く、各第２切り溝スロットが、少なくとも１つの第１切り溝スロットに隣接して配置される、請求項１記載の超音波トランスデューサ。
【請求項２３】
各第２切り溝スロットが、前記上部圧電層を貫通して、前記下部圧電層の中に延在する、請求項２２記載の超音波トランスデューサ。
【請求項２４】
前記複数の第１切り溝スロットが、複数の超音波アレイ素子を画定し、前記複数の第２切り溝スロットが、複数の超音波アレイサブ素子を画定する、請求項２２記載の超音波トランスデューサ。
【請求項２５】
前記複数の超音波アレイサブ素子のそれぞれが、約０．５〜約０．７の幅対高さのアスペクト比を有する、請求項２４記載の超音波トランスデューサ。
【請求項２６】
前記接地電極層が、前記軸線に実質的に平行な縦方向において、各第１切り溝スロットの第１所定長さおよび各第２切り溝スロットの第３所定長さと少なくとも同様の長さである、請求項２２記載の超音波トランスデューサ。
【請求項２７】
前記少なくとも１つの第２切り溝スロットが、前記下に位置する誘電層の中に延在する、請求項２２記載の超音波トランスデューサ。
【請求項２９】
第２切り溝スロットの前記所定深さが、前記軸線に実質的に平行な縦方向において変わる、請求項２２記載の超音波トランスデューサ。
【請求項３０】
少なくとも１つの第２切り溝スロットの前記所定深さが、少なくとも１つの別の第２切り溝スロットの所定深さより深い、請求項２２記載の超音波トランスデューサ。
【請求項３１】
上部表面および対向する底部表面を有するインターポーザーをさらに含む、請求項６記載の超音波トランスデューサ。
【請求項３２】
所定のパターンに形成された状態で前記インターポーザーの上部表面の上に配置された複数の電気配線をさらに含む、請求項３１記載の超音波トランスデューサ。
【請求項３３】
前記インターポーザーが、前記スタックの軸線に実質的に平行な方向において、第４所定の長さで延在する第２開口部を画定する、請求項３２記載の超音波トランスデューサ。
【請求項３４】
前記信号電極層が、電極パターンを画定する、請求項３２記載の超音波トランスデューサ。
【請求項３５】
前記スタックが、前記インターポーザーとの型合わせに実質的に重なる状態で取り付けられ、それによって、前記信号電極層によって画定された前記電極パターンが、該インターポーザーの上部表面の上に配置された電気配線の所定のパターンと電気的に連結される、請求項３４記載の超音波トランスデューサ。
【請求項３６】
前記複数の第１切り溝スロットが、複数の超音波アレイ素子を画定する、請求項１記載の超音波トランスデューサ。
【請求項３７】
第１面、対向する第２面、およびそれら両面の間に延在する長手方向軸線を有するスタックであって、該スタックは複数の層を含み、各層が上部表面および対向する底部表面を有しており、該スタックの複数の層は少なくとも１つの圧電層、誘電層、および少なくとも１つの整合層を含んでおり、該誘電層の上部表面は、該圧電層の底部表面の一部に連結されかつその下に位置し、該スタックの軸線に実質的に平行な方向において第２所定長さで延在する開口部を画定しており、該少なくとも１つの整合層の底部表面は、該圧電層の上部表面の一部に連結されかつその上に位置する、スタックと、
該スタック内に画定された複数の第１切り溝スロットであって、各第１切り溝スロットは、該スタックにおいて所定深さで、かつ該軸線に実質的に平行な方向に第１所定長さで延在しており、各第１切り溝スロットの該第１所定長さは、該誘電層によって画定された該開口部の第２所定長さと少なくとも同様の長さであり、かつ該軸線に実質的に平行な縦方向における該スタックの第１面と対向する第２面との間の長手方向距離よりも短い、複数の第１切り溝スロットと、
上部表面および対向する下部表面を有するインターポーザーであって、該インターポーザーの下部表面は、該少なくとも１つの整合層の上部表面の一部に連結されかつその上に位置し、該インターポーザーが、該スタック内に画定された該複数の第１切り溝スロットを実質的に取り囲むように構成された開口部をさらに画定し、それによって、該少なくとも１つの整合層の第２部分が露出される、インターポーザーと
を含む、超音波トランスデューサ。
【請求項３８】
前記複数の第１切り溝スロットが、複数の超音波アレイ素子を画定する、請求項３７記載の超音波トランスデューサ。
【請求項３９】
前記複数の層が、前記少なくとも１つの整合層と前記圧電層との間に配置された接地電極層をさらに含む、請求項３８記載の超音波トランスデューサ。
【請求項４０】
前記スタックが、１対の間隔をおいて配置された接地バスラインをさらに含み、該接地バスラインは、前記接地電極から、これと電気的に連通した状態で、前記誘電層から間隔をおいて配置された前記圧電層の底部表面の一部へ延在する、請求項３９記載の超音波トランスデューサ。
【請求項４１】
前記スタックが、前記誘電層の底部表面の一部と前記圧電層の底部表面の一部とに連結されかつそれらの下に位置している信号電極層をさらに含む、請求項４０記載の超音波トランスデューサ。
【請求項４２】
前記信号電極層は、複数の信号電極を含んでおり、各信号電極は、前記複数の超音波アレイ素子のうちの１つの超音波アレイ素子と型合わせされるように、該信号電極が構成される、請求項４１記載の超音波トランスデューサ。
【請求項４３】
前記信号電極と前記間隔をおいて配置された接地バスラインの各遠位端部とが、両方とも前記スタックの底面の上に配置される、請求項４２記載の超音波トランスデューサ。
【請求項４４】
前記インターポーザーの前記開口部内に露出される前記少なくとも１つの取り付け層の第２部分に連結されかつその上に位置するシールド電極をさらに含んでおり、前記第１切り溝スロットが、前記シールド層を貫通して延在する、請求項３７記載の超音波トランスデューサ。
【請求項４５】
前記シールド電極が、前記インターポーザー内の前記開口部の壁の少なくとも一部に連結される、請求項４４記載の超音波トランスデューサ。
【請求項４６】
前記シールド電極が、前記インターポーザー内の前記開口部の壁と、該開口部を取り囲む該インターポーザー内の該開口部の上部表面の一部とに連結される、請求項４５記載の超音波トランスデューサ。
【請求項４７】
少なくとも１つの第１切り溝スロットが、少なくとも１つの層を貫通して延在して、前記スタック内において該第１切り溝スロットの所定深さに達する、請求項３７記載の超音波トランスデューサ。
【請求項４８】
複数の第２切り溝スロットをさらに含み、各第２切り溝スロットは、前記スタック内において所定深さに、かつ前記軸線に実質的に平行な方向に第３所定長さで延在しており、各第２切り溝スロットの該第３所定長さは、前記誘電層によって画定された前記開口部の第２所定長さと同様の長さであり、かつ該軸線に実質的に平行な縦方向における該スタックの第１面と対向する第２面との間の長手方向距離より短く、１つの第２切り溝スロットが少なくとも１つの第１切り溝スロットに隣接して配置される、請求項４７記載の超音波トランスデューサ。
【請求項４９】
少なくとも１つの第２切り溝スロットが、少なくとも１つの層を貫通して延在して、前記スタック内において該第２切り溝スロットの所定深さに達する、請求項４８記載の超音波トランスデューサ。
【請求項５０】
少なくとも１つの第１切り溝スロットの少なくとも一部の所定深さが、前記軸線に実質的に平行な縦方向において変わる、請求項３７記載の超音波トランスデューサ。
【請求項５１】
レンズをさらに含み、該レンズが、前記インターポーザーの前記開口部内に露出された前記少なくとも１つの取り付け層のうちの第２部分の上部表面との型合わせに実質的に重なる状態で配置される、請求項４４記載の超音波トランスデューサ。
【発明の詳細な説明】
【背景技術】
【０００１】
（関連出願の相互参照）
本出願は、２００５年４月４日に出願された米国特許出願第１１／１０９，９８６号の一部継続出願であって、それは、２００４年４月２０日に出願された米国仮特許出願第６０／５６３，７８４号および２００５年１１月２日に出願された米国仮特許出願第６０／７３３，０９１号の利益を主張し、これらの出願はその全体が参照によって本願明細書に取り入れられる。
【０００２】
（発明の背景）
圧電材料製の高周波の超音波トランスデューサは、医学において使用され、皮膚および眼球内並びに血管内画像化用途において小さい組織機能を分解できる。高周波超音波トランスデューサは、小動物すなわち実験動物内における流体の流れおよび組織の画像化にも使用される。最も単純な超音波画像化システムには、固定焦点式単一素子トランスデューサが採用され、該トランスデューサは、機械的に走査されて２次元深度画像を取り込むことができる。しかし、リニアアレイトランスデューサは、もっと魅力的であって、可変焦点、可変ビーム制御などの機能を有し、より高度な画像構成アルゴリズムおよびフレームレートの向上が可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
リニアアレイトランスデューサが、多くの利点を有しているとはいえ、従来のリニアアレイトランスデューサの製造には、複雑な工程が必要である。さらに、高周波においては、すなわち、約２０ＭＨｚ以上においては、アレイの圧電構造体は、低周波アレイ圧電物質の構造体より小さく、薄く、かつ精密でなければならない。少なくともこれらの理由から、ダイシングソーを使うアレイ製造の従来のダイス方法および充填方法と、インターデジタルペア結合（ｉｎｔｅｒｄｉｇｉｔａｌ  ｐａｉｒ  ｂｏｎｄｉｎｇ）などの比較的新しいダイシングソー法は、多くの欠点を有し、かつ高周波リニアアレイトランスデューサの製造には不十分であった。
【課題を解決するための手段】
【０００４】
一態様において、本発明の超音波トランスデューサは、第１面、対向する第２面、およびそれらの間に延在する長手方向軸線を有するスタックを含む。スタックは、複数の層を含み、各層は、上部表面および対向する底部表面を有する。一態様において、スタックの複数の層は、誘電層に接続されている圧電層を含む。複数の切り溝スロットがスタック内に画定され、各切り溝スロットは、スタック内で所定深さで延在し、かつ軸線に実質的に平行な方向において第１所定長さで延在している。別の態様において、誘電層は、スタックの軸線に実質的に平行である方向において、第２所定長さで延在する開口部を画定している。典型的な態様において、各切り溝スロットの第１所定長さは、誘電層によって画定された開口部の第２所定長さと少なくとも同じ程度の長さである。そのうえ、第１所定長さは、長手方向軸線に実質的に平行な縦方向におけるスタックの第１面と対向する第２面との間の長手方向距離よりも短い。
【発明を実施するための最良の形態】
【０００５】
この明細書に組み込まれかつその一部を構成し、解説とともに以下で説明されるいくつかの態様を示す添付の図面は、本発明の原理を説明する役割を果たす。図面全体を通して、類似番号は、同一素子を表す。
【０００６】
本明細書において、全体を通して使用されるとおり、範囲は、「約」１つの特定値から、および／または「約」別の特定値までとして表現される場合がある。そのような範囲が表現されたとき、好ましい別の実施形態は、１つの特定値からおよび／または別の特定値までを含む。同様に、前述の「約」を使用することによって、値が近似値として表現されるとき、特定値が別の好ましい実施形態を形成することは明白であろう。各範囲の終点が、別の終点と関連していると、別の終点とは独立しているとの両方を意味することもさらに明白であろう。かなりの数の値が本明細書において開示されており、かつ本明細書においては、各値が該値自体に加えて「約」該特定値としても開示されることも明白であろう。たとえば、値「３０」が開示される場合、「約３０」も開示されている。値が開示される場合、該値「以下」、「該値以上」、および複数の値間の範囲も開示されていることも、当業者には適切に理解されるとおり、明白であろう。たとえば、値「３０」が開示される場合、「３０以下」ならびに「３０以上」も開示されている。
【０００７】
本出願全体を通して、データはかなりの数の異なる形式で与えられており、このデータは、終点および始点、および該データ点のあらゆる組み合わせに対する範囲を表すことも明白であろう。たとえば、特定データ点「３０」および特定データ点「１００」が開示される場合、「３０」と「１００」との間ばかりでなく、「３０」および「１００」より大きいと、「３０」および「１００」以上と、「３０」および「１００」より小さいと、「３０」および「１００」以下と、「３０」および「１００」に等しいと、が開示されていると考えられることは明白である。
【０００８】
「ｏｐｔｉｏｎａｌ（オプションの）」または「ｏｐｔｉｏｎａｌｌｙ（オプションで）」は、引き続き記載される事象または出来事が起こる可能性があるかまたはその可能性がないことを意味し、かつ該事象または出来事が起こる事例およびそれが起こらない事例を該記載が含むことを意味する。
【０００９】
本発明を以下の好ましい典型的な実施形態においてより詳細に説明するが、該実施形態は、当業者には多数の変更および改変が明らかであるので、単なる図解として解釈されるためのものである。本明細書において使用されるとおり、「ａ」「ａｎ」または「ｔｈｅ」は、それが使用されている前後関係にもよるが、１つ以上を意味する場合がある。
【００１０】
図１〜図１１を参照すると、本発明の態様において、超音波トランスデューサは、第１面１０２、対向する第２面１０４、および該２面間に延在する長手方向軸線Ｌｓを有するスタック１００を含む。スタックは、複数の層を含み、各層は、上部表面１２８および対向する底部表面１３０を有する。一態様において、該スタックの複数の層は、圧電層１０６および誘電層１０８を含む。一態様において、誘電層は、圧電層の下に位置し、該圧電層に接続されている。
【００１１】
該スタックの複数の層は、接地電極層１１０、信号電極層１１２、裏打ち層１１４、および少なくとも１つの整合層をさらに含む。追加層の切り口は、限定はしないが、一時保護層（不図示）、音響レンズ３０２、フォトレジスト層（不図示）、導電性エポキシ（不図示）、粘着層（不図示）、ポリマー層（不図示）、金属層（不図示）、その他同種類のものを含むことができる。
【００１２】
圧電層１０６は、多様な材料で作ることができる。たとえば、限定はしないが、圧電層を形成する材料は、セラミック、単一石英、ポリマーおよびコポリマー材料、０〜３、２〜２、および／または３〜１結合性を備えたセラミック−ポリマー複合体およびセラミック−セラミック複合体、その他同種類のものを含む群から選択可能である。一例において、圧電層は、ジルコン酸チタン酸鉛（ＰＺＴ）セラミックを含む。
【００１３】
誘電層１０８は、圧電層の活性領域を画定できる。誘電層の少なくとも一部を、限定はしないが、回転塗布方式または浸漬塗工法を含む従来の薄膜技術によって、圧電層の少なくとも一部の上に直接溶着できる。あるいは、誘電層をフォトリソグラフィ技術によってパターン形成して圧電層の領域を露光できる。
【００１４】
例示的に示した通り、誘電層は、圧電層の底表面に貼り付けることができる。一態様において、誘電層は、圧電層の全底表面を覆わない。一態様において、誘電層は、スタックの長手方向軸線に実質的に平行な方向において第２所定長さＬ２に延在する開口部すなわち間隙を画定する。誘電層内の開口部は、圧電層の底表面の中央領域と型合わせされることが望ましい。該開口部は、アレイの高さ寸法を画定する。一態様において、該アレイの各素子１２０は、同じ高さ寸法を有し、かつ該開口部の幅は、切り溝スロットが形成されたデバイスの活性領域として用意された圧電層の領域内で一定である。一態様において、誘電層内の開口部の長さは、スタックの長手方向軸線に対して実質的に垂直な軸線に所定の方法で変更でき、結果的にアレイ素子の高さ寸法の変化をもたらすことになる。
【００１５】
誘電層と圧電層の相対厚さ、および誘電層と圧電層の相対誘電率は、印加電圧が該２つの層間で分割される程度を画定する。１つの例において、電圧は、誘電層中の９０％および圧電層中の１０％で分割される可能性がある。誘電層と圧電層中の電圧分割器の割合を変更できることは考えられる。下に位置する誘電層が全くない圧電層の部分においては、印加電圧の全大きさが該圧電層中に現れる。この部分は、アレイの活性領域を画定する。
【００１６】
この態様において、誘電層によって、活性領域より幅広い圧電層の使用が可能になり、およびアレイ素子（後述）およびアレイサブ素子（後述）が該活性領域内に画定されるが、共通接地は上部表面上に保持されるような方法で、切り溝スロット（後述）が該活性領域内に作られかつこの領域を越えて延在することが可能になる。
【００１７】
複数の第１切り溝スロット１１８がスタック内に画定される。各第１切り溝スロットは、スタック内で所定深さで延在し、かつスタックの長手方向軸線に実質的に平行な方向において第１所定長さＬ１に延在する。言うまでもないが、第１切り溝スロットの「所定深さ」が、第１切り溝スロットの各長さに沿った位置の関数である所定深さ特性を含むことができる。各第１切り溝スロットの第１所定長さは、誘電層によって画定された開口部の第２所定長さと少なくとも同様の長さであり、かつスタックの長手方向軸線に実質的に平行な縦方向におけるスタックの第１面と対向する第２面との間の長手方向距離より短い。一態様において、複数の第１切り溝スロットは、複数の超音波アレイ素子１２０、すなわち、１、２、３、４〜Ｎを画定する。
【００１８】
超音波トランスデューサは、複数の第２切り溝スロット１２２も含むことができる。この態様において、各第２切り溝スロットは、スタック内で所定深さで延在し、かつスタックの長手方向軸線に実質的に平行な方向において第３所定長さＬ３に延在する。上述のとおり、第２切り溝スロットの「所定深さ」は、第２切り溝スロットの各長さに沿った位置の関数である所定深さ特性を含むことができる。各第２切り溝スロットの長さは、誘電層によって画定された開口部の第２所定長さと少なくとも同様の長さであり、かつ、スタックの長手方向軸線に実質的に平行な縦方向におけるスタックの第１面と対向する第２面との間の長手方向距離より短い。一態様において、各第２切り溝スロットは、少なくとも１つの第１切り溝スロットに隣接して配置される。一態様において、複数の第１切り溝スロットは、複数の超音波アレイ素子を画定し、複数の第２切り溝スロットは、複数の超音波アレイサブ素子１２４を画定する。たとえば、まったく第２切り溝スロットを備えない本発明のアレイは、アレイ素子当り１つのアレイサブ素子を有し、および２つの各第１切り溝スロット間に１つの第２切り溝スロットを備えた本発明のアレイは、アレイ素子当り２つのアレイサブ素子を有する。
【００１９】
当業者には明らかなとおり、第１または第２切り溝スロットのどちらも、スタックの各第１および第２面のどちらにも達しない、すなわち切り溝スロットは中間長さを有するので、形成されたアレイ素子は、該スタックの各第１および第２面近傍の該スタックの連続した部分によって支持される。
【００２０】
本発明のスタックの圧電層は、最新の臨床画像周波数基準に対して高いと考えられる周波数で共振できる。一態様において、圧電層は、約３０ＭＨｚの中心周波数で共振する。別の態様において、圧電層は、約１０ＭＨｚと約２００ＭＨＺ、および１０ＭＨｚと２００ＭＨＺとの間、好ましくは、約２０ＭＨｚと約１５０ＭＨｚ、および２０ＭＨｚと１５０ＭＨｚとの間、およびより好ましくは、約２５ＭＨｚと約１００ＭＨｚ、および２５ＭＨｚと１００ＭＨｚとの間の中心周波数で共振する。
【００２１】
一態様において、複数の超音波アレイサブ素子のそれぞれは、約０．２と約１．０、および０．２と１．０との間、好ましくは、約０．３と約０．８、および０．３と０．８との間、およびより好ましくは、約０．４と約０．７、および０．４と０．７との間の高さに対する幅のアスペクト比を有する。一態様において、圧電素子の断面に対しては、約０．６より小さい高さに対する幅のアスペクト比が使用される。このアスペクト比、および該アスペクト比から生じる形状寸法によって、音響エネルギーを作り出すために使用される厚み共振モードからアレイ素子の横共振モードが分離される。当業者には明らかなとおり、類似の断面設計を別型のアレイに対して考えることができる。
【００２２】
上述のとおり、複数の第１切り溝スロットは、アレイ素子、１、２、３、４〜Ｎアレイ素子として図１に概略的に図示した複数のアレイ素子を画定するために作られる。アレイ素子当り２つのサブダイス素子を備えた６４素子アレイに対する限定しない一例において、アレイの該６４素子を作り上げる１２８圧電サブ素子を作るために、１２９第２切り溝スロットが作られる。より大きいアレイに対しては、この数を増加できると考えられる。サブダイスなしのアレイの場合、それぞれ６４および２５６のアレイ素子を備えたアレイ構造体に対しては、６５および２５７の第１切り溝スロットが使われるとよい。一態様において、第１および／または第２切り溝スロットは、空気で満たされてもよい。別の態様において、第１および／または第２切り溝スロットは、たとえば、ポリマーなどの液体または固体で満たされてもよい。
【００２３】
複数の第１および第２切り溝スロットを使う「サブダイス加工」によるサブ素子の形成は、２つの隣接するサブ素子を電気的に短絡させ、それによって、対になった短絡されたサブ素子がアレイの１つの素子として作用するようになる技術による。第１切り溝スロットに起因するアレイ素子の中心と中心との間隔をおいて配置された所与の素子ピッチの場合、サブダイス加工によって、素子の高さに対する幅のアスペクト比を改善でき、それによって、該素子内の不要な横共振がデバイスの動作の望ましい帯域幅の外の周波数に移されるようになる。
【００２４】
低周波数において、アレイ素子のサブダイス加工には精密ダイスブレードが使用できる。高周波数においては、アレイ素子の寸法が縮小されるため、サブダイス加工はより困難になる。約２０ＭＨｚより大きい高周波アレイ設計の場合、素子ピッチをより大きくする犠牲を払えば、サブダイス加工のアイデアによって、一般的なアレイ素子の電気的インピーダンスを下げ、かつアレイ素子の信号強度および感度を上げることができる。アレイのピッチは、デバイスの中心周波数における水中の音の波長に対して説明できる。たとえば、５０マイクロメートルの波長は、３０ＭＨｚの中心周波数を備えたトランスデューサにあてはめるとき、使用するのに有用な波長である。このことを念頭におけば、約０．５λと約２．０λ、および０．５λと２．０λとの間の素子ピッチを備えたリニアアレイは、ほとんどの用途で受け入れ可能である。
【００２５】
一態様において、本発明のスタックの圧電層は、約７．５マイクロメートルと約３００マイクロメートル、および７．５マイクロメートルと３００マイクロメートルとの間、好ましくは、約１０マイクロメートルと約１５０マイクロメートル、および１０マイクロメートルと１５０マイクロメートルとの間、より好ましくは、約１５マイクロメートルと約１００マイクロメートル、および１５マイクロメートルと１００マイクロメートルとの間のピッチを有する。一態様において、限定はしないが、３０ＭＨｚアレイ設計の場合、１．５λに対して生じるピッチは、約７４マイクロメートルである。
【００２６】
別の態様において、限定はしないが、約８マイクロメートル幅および７４マイクロメートルの間隔をおいて配置された第１切り溝スロットを有する約６０マイクロメートル厚の圧電層を備え、かつ同様に約８マイクロメートルの切り溝幅を有する、少なくとも１つの第１切り溝スロットに隣接して配置された第２切り溝スロットを備えたスタックの場合、高さに対する幅の望ましいアスペクト比を有するアレイサブ素子と約１．５λのピッチを有する６４素子アレイとが結果として生じることになる。サブダイス加工を使用せず、各切り溝スロットをすべて第１切り溝スロットとした場合、それなら、１２８素子０．７５λピッチアレイを形成するように、アレイ構造体を構成配置するとよい。
【００２７】
高周波数において、アレイ素子の幅および切り溝スロットの幅がほぼ１〜数１０マイクロメートルのオーダーに縮小される場合、狭い切り溝スロットを作ることがアレイ製造では望ましい。当業者には明らかなとおり、切り溝を狭くすることによって、アレイのピッチを最小にでき、それによって、エネルギーのグレーティングローブの影響をアレイデバイスの正常動作中、最小にできる。さらに、切り溝スロットを狭めることによって、素子強度および感度は、できるだけ圧電層を除去しないことによって所与のアレイピッチに対して最大になる。レーザー加工によって、圧電層を微細ピッチでパターン成形し、機械的完全性を保持するとよい。
【００２８】
レーザー微細加工を使用すれば、複数の第１および／または第２切り溝スロットをそれらの所定深さまでスタックの中に延在させることができる。レーザー微細加工によって、切り溝スロットを延在させるすなわち「ダイス加工」するための非接触法が提供される。切り溝スロットを「ダイス加工」するために使用できるレーザーには、たとえば、可視波長レーザーおよび紫外波長レーザー、および１００ｎｓ〜１ｆｓのパルス幅を有するレーザー、その他同種類のものが含まれる。開示した本発明の一態様において、熱影響域（ＨＡＺ）は、ＵＶ領域内のより短い波長のレーザーおよび／またはピコ秒〜フェムト秒のパルス幅レーザーを使用することによって最少になる。
【００２９】
レーザー微細加工は、できるだけ短い時間内にできるだけ少ない量で大量のエネルギーを誘導して材料の表面を局所的に除去することができる。入射光子の吸収が十分短時限にわたって行われる場合、熱伝導が起こる時間はない。清浄に除去されたスロットがほとんど残留エネルギーなしで作られ、局部的な溶解が防止されかつ熱破壊が最小化される。気化される領域内で消費されるエネルギーが最大化する一方、周囲の圧電層への損傷が最小化するレーザー状態を選択することが望ましい。
【００３０】
ＨＡＺを最小化するためには、吸収されるレーザーパルスのエネルギー密度を最大化するとよく、さらに熱伝導機構を介してエネルギーが材料内に消散しないようにするとよい。使用可能な２つの典型的な種類のレーザーは、紫外線（ＵＶ）レーザーおよびフェムト秒（ｆｓ）レーザーである。ＵＶレーザーは、セラミック内で非常に浅い吸収深さを有し、したがって、エネルギーは、浅い容積に含まれる。Ｆｓレーザーは、超短時間パルス（約１０〜１５ｓ）を有し、したがって、エネルギーの吸収はこの時間規模で起こる。一例において、レーザー切断後圧電層を再極性調整する必要は全くない。
【００３１】
ＵＶエキシマ―レーザーは、ノズル、光学デバイス、センサー、その他同種類のものなどの微小光学電子機械システム（ＭＯＥＭＳ）ユニットを製造するための複雑な微細構造体の製造に適する。エキシマーレーザーによれば、いくつかの紫外線の波長において短パルスで高ピークパワー出力によって、低熱損傷および高解像度を備えた材料処理が可能になる。
【００３２】
全体として、当業者には明らかなとおり、所与のレーザー微細加工システムに対する除去深さは、パルスあたりのエネルギーおよびパルス数に強く左右される。除去速度は、ある深さまで所与のレーザーフルエンスに対してほとんど一定でありかつ全く左右されないが、該深さを越えると、該速度は急速に減じゼロに飽和する可能性がある。圧電スタックに入射する位置当りのパルス数を制御することによって、位置の関数としての所定の切り溝深さを、所与のレーザーフルエンスに対する飽和深さにまで達成できる。飽和深さは、プラズマプルーム（除去工程中に作り出される）およびレーザー溝の壁によるレーザーエネルギーの吸収の結果であると考えることができる。プルーム内のプラズマは、より深い溝の壁内に閉じ込められると、より濃密になりかつより吸収される可能性があり、さらに、プルームの展開にはより長い時間がかかる可能性がある。レーザーパルスの開始とプルーム減衰の開始との間の時間は、高フルエンスにおいて概して数ナノ秒である。このことは、数１０ナノ秒のパルス幅を有するレーザーの場合、レーザービームの後部がプルームと相互作用することになることを意味する。ピコ秒レーザー〜フェムト秒レーザーを使用すると、プルームとレーザービームとの相互作用を防止できる。
【００３３】
一態様において、第１または第２切り溝スロットを圧電層の中にまたはそれを貫通して延在させるために使用されるレーザーは、たとえば、ＫｒＦエキシマーレーザーシステム（たとえば、約２４８ｎｍ波長を有する）などの短波長レーザーである。使用可能な短波長レーザーの別の例は、フッ化アルゴンレーザー（たとえば、１９３ｎｍ波長を有する）である。別の態様において、圧電層の切断に使用されるレーザーは、短パルス幅レーザーである。たとえば、ｐｓ〜ｆｓ程度の短パルス幅を放射するように変更されたレーザーを使用できる。
【００３４】
約０Ｊ／ｃｍ２と約２０Ｊ／ｃｍ２、および０Ｊ／ｃｍ２と２０Ｊ／ｃｍ２との間（好ましくは、ＰＺＴセラミックスに対して、約０．５Ｊ／ｃｍ２と約１０．０Ｊ／ｃｍ２、および０．５Ｊ／ｃｍ２と１０．０Ｊ／ｃｍ２との間）のフルエンス範囲を備えたＫｒＦエキシマーレーザーシステム（約２４８ｎｍの波長を備えたＵＶ光）を使用すれば、約１μｍ厚さと約２００μｍ厚さ、および１μｍと２００μｍとの間の厚さ（好ましくは、１０μｍと１５０μｍとの間の厚さ）の圧電層を通して約１μｍ幅と約３０μｍ幅、および１μｍと３０μｍと間の幅（より好ましくは、５μｍと１０μｍとの間の幅）の切り溝スロットをレーザー切断できる。圧電層の実際の厚さは、最も一般的な場合、材料の音速とアレイトランスデューサの所期の中心周波数とに基づいて１／４λから１／２λの範囲の厚さに基づく。当業者には明らかなとおり、裏打ち層および整合層（単数または複数）およびそれらの各音響インピーダンス値を選択することによって、圧電層の最終厚さが決定される。目標厚さは、アレイの各サブ素子の高さに対する幅の特定アスペクト比に基づいてさらに微調整できるが、このことも当業者には明らかであろう。切り溝幅が広くかつレーザーフルエンスが高いほど、エキシマーレーザーはより深く切断加工できる。単位領域当りのレーザーパルスの数によっても、明確な深さ制御を可能にできる。別の態様において、低フルエンス、すなわち、約１Ｊ／ｃｍ２〜約１０Ｊ／ｃｍ２以下のレーザーパルスを使用すれば、ポリマーを基材とする材料および薄い金属層を通してレーザー除去ができる。
【００３５】
上述の通り、複数の層は、信号電極層１１２および接地電極層１１０をさらに含むことができる。該電極は、誘電層と圧電層の露出領域とを覆う金属被膜層（不図示）を貼り付けることによって画定できる。電極層は、当業者には明らかなとおり、あらゆる金属化表面を含むことができる。使用可能な電極材料の限定しない例としては、ニッケル（Ｎｉ）がある。酸化しない低抵抗（１ＭＨｚ〜１００ＭＨｚにおいて）の金属化層は、スパッタリング（蒸着、電気めっきなど）などの薄膜蒸着技術によって溶着できる。より薄い層およびより厚い層も使用できるが、Ｃｒ／ＡＵの組み合わせ（それぞれ３００／３０００オングストローム）は、そのような低抵抗の金属化層の例である。Ｃｒは、Ａｕ用の層間接着層として使用される。当業者には明らかなとおり、半導体および微細製造分野においてよく知られている他の従来の層間接着層を使用できることが考えられる。
【００３６】
信号電極層の上部表面の少なくとも一部は、圧電層の底部表面の少なくとも一部に接続され、かつ信号電極層の上部表面の少なくとも一部は、誘電層の底部表面の少なくとも一部に接続される。一態様において、信号電極は、誘電層によって画定された開口部より広く、および本明細書において説明したとおり、スタックをインターポーザーに表面実装するために使用される導電性材料４０４の上方にある領域内で誘電層の縁端部を覆う。
【００３７】
一態様において、蒸着された信号電極パターンは、圧電層の底部表面の全表面を覆うパターンである、または誘電層によって画定された開口部の端から端まで延在する適切な所定パターン領域である。信号電極の最初の長さは、信号電極の最終長さより長くてもよい。信号電極は、より精緻なパターンにトリム加工（またはエッチング）され、結果的により短い長さになってもよい。
【００３８】
レーザー（または反応性イオンエッチング（ＲＩＥ）などといった他の材料除去技術）を使えば、いくつかの蒸着された電極を除去して、最終の精緻な信号電極パターンを作り出すことができる。一態様において、誘電体間隙より長い、単純な矩形形状の信号電極は、スパッタリング（それぞれ３００／３０００Ｃｒ／Ａｕ、ただし、より厚い層およびより薄い層が考えられるけれども）によって蒸着される。その後、信号電極はレーザーによってパターン成形される。
【００３９】
シャドーマスクおよび標準の「ウエットベンチ」式フォトリソグラフィプロセスを使用すれば、同様のまたは類似の信号電極パターンを直接作り出すこともでき、そのパターンは、より精緻な細部のものである。
【００４０】
別の態様において、接地電極層の底部表面の少なくとも一部は、圧電層の上部表面の少なくとも一部に接続される。接地電極層の上部表面の少なくとも一部は、第１整合層１１６の底部表面の少なくとも一部に接続される。一態様において、接地電極層は、スタックの長手方向軸線に実質的に平行な縦方向において誘電層によって画定された開口部の第２所定長さと少なくとも同様の長さである。別の態様において、接地電極層は、スタックの長手方向軸線に実質的に平行な縦方向において各第１切り溝スロットの第１所定長さと少なくとも同様の長さである。まださらに別の態様において、接地電極層は、圧電層の実質的に全上部表面の上に連続的に位置する。
【００４１】
一態様において、接地電極層は、スタックの長手方向軸線に実質的に平行な縦方向において各第１切り溝スロット（上述のとおり）の第１所定長さ、および各第２切り溝スロットの第３所定長さと少なくとも同様の長さである。一態様において、接地電極の一部は、信号接地を接地電極からインターポーザー４０２（後述）上の信号接地配線（または複数の配線）に接続可能にするために、一般的には露出されたままになっている。
【００４２】
一例において、信号および接地の両電極は、たとえば、電気めっきなどの他のプロセスも使用できるとはいえ、物理的析出技術（蒸着またはスパッタリング）によって貼り付けることができる。好ましい態様においては、スパッタリングなどの絶縁保護コーティング技術を使うと、誘電層の縁端部に近い領域に良好な段差被覆を実現できる。
【００４３】
上述のとおり、誘電層が全く存在しない領域においては、信号電極および接地電極に印加される電気信号の全電位は、圧電層全体にわたって存在する。誘電層が存在する領域においては、電気信号の全電位は、誘電層の厚さおよび圧電層の厚さ全体にわたって分布される。一態様において、圧電層全体にわたる電位に対する誘電層全体にわたる電位の比は、圧電層の厚さに対する誘電層の厚さに正比例し、かつ圧電層の誘電率に対する誘電層の誘電率に反比例する。
【００４４】
スタックの複数の層は、上部表面および対向する底部表面を有する少なくとも１つの整合層をさらに含むことができる。一態様において、複数の層は、２つのそのような整合層を含む。第１整合層１１６の底部表面の少なくとも一部は、圧電層の上部表面の少なくとも一部に接続できる。第２整合層１２６が使用される場合、第２整合層の底部表面の少なくとも一部は、第１整合層の上部表面の少なくとも一部に接続される。整合層（単数または複数）は、スタックの長手方向軸線に実質的に平行な縦軸方向にある誘電層によって画定される開口部の第２所定長さと少なくとも同様の長さであるとよい。
【００４５】
整合層（単数または複数）は、所定の音響インピーダンスおよび目標厚さを有する。たとえば、エポキシと混合される粉体（ｖｏｌ％）を使用すると、所定の音響インピーダンスを作ることができる。整合層（単数または複数）を圧電層の上部表面に貼り付け、養生し、それからラップ仕上げで正確な目標厚さにできる。
【００４６】
当業者には明らかなとおり、整合層（単数または複数）は、整合層の材料自体の内部で、デバイスの中心周波数において、音の波長の約１／４に通常等しいまたはほとんど１／４に等しい厚さを有することができる。整合層の特定の厚さ範囲は、実際の層の選択、それら層の特定の材料特性、およびデバイスの所期の中心周波数に左右される。一例において、限定はしないが、このことによって、ポリマーを基材とする整合層の場合、３０ＭＨｚにおいて、結果的に約１５μｍ〜約２５μｍの好ましい厚さ値がもたらされることになる。
【００４７】
一態様において、整合層（単数または複数）は、約８Ｍｒａｙｌの音響インピーダンスを有する３０１−２Ｅｐｏｔｅｋエポキシと混合された３０容量％のＰＺＴを含むことができる。一態様において、音響インピーダンスは、約８Ｍｒａｙｌと約９Ｍｒａｙｌとの間であるとよい、別の態様において、該インピーダンスは、約３Ｍｒａｙｌと約１０Ｍｒａｙｌとの間であるとよい、およびまださらに別の態様において、該インピーダンスは、約１Ｍｒａｙｌと約３３Ｍｒａｙｌとの間であるとよい。粉体が混ぜられたエポキシを準備し、引き続いて圧電層の上面上の材料を養生し、それによって、該層内に実質的に全く空気ポケットがないようにすることは、当業者には既知である。エポキシは、最初にガスを抜き、粉体を混ぜ、その次に該混合物に２度目の脱ガス処理をするとよい。該混合物を、３０１−２エポキシのために使われる８０℃まで室温（２０℃〜２００℃）から高められた設定温度で圧電層の表面に貼り付ける。一般にエポキシを２時間養生する。一態様において、限定はしないが、第１整合層の厚さは、約１／４波長であり、３０１−２エポキシ内３０容量％のＰＺＴの場合、約２０μｍ厚さである。
【００４８】
スタックの複数の層は、上部表面および対向する底部表面を有する裏打ち層１１４をさらに含むことができる。一態様において、裏打ち層は、誘電層によって画定された開口部を実質的に埋める。別の態様において、裏打ち層の上部表面の少なくとも一部は、誘電層の底部表面の少なくとも一部に接続される。さらなる態様において、誘電層の底部表面の実質的にすべてが、裏打ち層の上部表面の少なくとも一部に接続される。まださらに別の態様において、裏打ち層の上部表面の少なくとも一部は、圧電層の底部表面の少なくとも一部に接続される。
【００４９】
当業者には明らかなとおり、整合層および裏打ち層を、空気および／または水の音響インピーダンスと圧電層の音響インピーダンスとの間の音響インピーダンスを有する材料から選択するとよい。さらに、当業者には明らかなとおり、エポキシまたはポリマーを、さまざまな組成および割合の金属粉および／またはセラミック粉と混合して、さまざまな音響インピーダンスおよび音響減衰の材料を作り出すことができる。あらゆるそのような材料組み合わせを本明細書で開示しようと考える。１〜６の不連続層から１つの漸進的に変化する層に分布する整合層（単数または複数）、および０〜５の不連続層から１つの漸進的に変化する層に分布する裏打ち層（単数または複数）を選択することによって、特定の中心周波数に対する圧電層の厚さが変わる。
【００５０】
一態様において、２つの整合層および１つの裏打ち層を備えた３０ＭＨｚ圧電アレイトランスデューサの場合、圧電層の厚さは、約５０μｍから約６０μｍまでの間である。別の限定しない例において、該厚さは、約４０μｍから約７５μｍまでの間に分布してもよい。２５ＭＨｚ〜５０ＭＨｚの範囲内にある中心周波数を有するトランスデューサの場合、およびさまざまな数の整合層および裏打ち層の場合、圧電層の厚さは、使用される材料の情報に基づいてそれに合うように調整され、トランスデューサ設計の当業者は、適切な寸法に決めることができる。
【００５１】
レーザーを使えば、圧電層の一方（または両方）の表面（単数または複数）を変更できる。１つのそのような変更によれば、整合層および裏打ち層を貼り付ける前に、湾曲したセラミック表面を作り出すことができる。これは、２次元に適用されるレーザー切断のさまざまな深さ制御方法の機能拡張である。材料の２次元除去によって表面を湾曲化させた後、金属被覆層（不図示）を蒸着できる。圧電層の再極性調整を使えば、圧電層材料の電気双極子の再調整もできる。
【００５２】
一態様において、レンズ３０２を、スタックの最上層である層の上部表面との型合わせに実質的に重なる状態で配置するとよい。該レンズを使用すると、音響エネルギーを合焦させることができる。当業者には既知であるとおり、該レンズは、高分子材料から作ることができる。たとえば、平坦な３側面と湾曲した１面を有するＲｅｘｏｌｉｔｅの前もって形成されたまたは前もって作られた切片をレンズとして使用するとよい。曲率半径（Ｒ）は、音響レンズの所期の焦点距離によって決める。たとえば、限定はしないが、レンズは、コンピュータによる数値制御装置、レーザー加工、モールディングなどによって、従来から形成できる。一態様において、曲率半径は十分大きい、それによって、湾曲幅（ＷＣ）は、誘電層によって画定された開口部と少なくとも同様に広くなる。
【００５３】
好ましい一態様において、レンズの最小厚さは、誘電層によって画定された開口部すなわち間隙の中心の上に実質的に位置する。さらに、湾曲幅は、誘電層によって画定された開口部すなわち間隙より大きい。一態様において、レンズの長さを切り溝スロットの長さより広くするとよく、いったんレンズをトランスデューサデバイスの上部に搭載すると、切り溝スロットのすべてを保護し密封することが可能になる。
【００５４】
一態様において、レンズの平坦面には、レンズをスタックに接着するために設けられた粘着層を貼り付けるとよい。一例において、粘着層は、レンズをスタックに接着する働きをするＳＵ−８フォトレジスト層であるとよい。レンズの底面に貼り付けられた粘着層の厚さが適切な波長の厚さ（たとえば、波長の１／４の厚さなど）であるなら、貼り付けられた粘着層が、第２整合層１２６としても役割を果たすことができることは、言うまでもない。典型的なＳＵ−８層の厚さは、普通の薄膜蒸着技術（たとえば、回転塗布方式など）によって制御できる。
【００５５】
被膜温度が約６０℃〜約８５℃に上昇すると、ＳＵ−８の膜は、べたべた（ねばねば）になる。８５℃より高い温度では、ＳＵ−８層の表面トポロジーが変化し始める可能性がある。したがって、好ましい態様においては、このプロセスを８０℃の設定温度で実行する。ＳＵ−８層は既に固体形状であり、高温によってしか該層は粘着性を生じないので、その後、いったん該層をスタックに取り付けたなら、貼り付けられたＳＵ−８は、アレイの切り溝に流れ落ちない。これによって、形成されたアレイ素子間の物理的間隙および機械的絶縁が保持される。
【００５６】
ＳＵ−８層と第１整合層との間で空気が閉じ込められるのを防止するためには、この接着プロセスを軽度の真空内で実行することが好ましい。接着を行い、サンプルを室温まで冷やした後、ＳＵ−８層のＵＶ照射（Ｒｅｘｏｌｉｔｅ層を通して）によって該ＳＵ−８を架橋結合すれば、該層をより堅くかつ粘着性を向上させることができる。
【００５７】
スタック上にレンズを搭載する前に、ＳＵ−８層およびレンズをレーザー切断するとよい。該レーザー切断によって、アレイ切り溝（第１および／または第２アレイ切り溝スロット）、および一態様においては、サブダイスされた切り溝すなわち第２切り溝が、両整合層（すなわち、２つの整合層が使われた場合）を通して、レンズの中に効果的に延在される。ＳＵ−８およびレンズをレーザー切断する場合、装着機（すなわち、貼り合わされる実際の成分の特定寸法および形状に合う大きさおよび形状に作られている型合わせ治具）を使用すれば、スタックの上部層の最上表面上のＸおよびＹの両軸に該レンズを型合わせできる。ＳＵ−８およびレンズをレーザー切断するためには、約１Ｊ／ｃｍ２〜約５Ｊ／ｃｍ２のレーザーフルエンスを使うとよい。
【００５８】
少なくとも１つの第１切り溝スロットは、少なくとも１つの層を貫通しまたはその中に延在し、スタック内で該スロットの所定深さ／深さ断面に延在できる。スタックの所定の層またはすべての層を、実質的に同時に切り離すまたは切り込むことができる。したがって、複数の層を実質的に同時に選択的に切り離すことができる。さらに、当業者には明らかなとおり、いくつかの層を一度に選択的に切り離すことができ、他の層を順次に選択的に切り離すことができる。一態様において、少なくとも１つの第１および／または第２切り溝スロットの少なくとも一部は、圧電層の上部表面から該圧電層の底部表面までの距離の少なくとも６０％である所定深さまで延在し、および少なくとも１つの第１および／または第２切り溝スロットの少なくとも一部は、圧電層の上部表面から該圧電層の底部表面までの距離の１００％である所定深さまで延在できる。
【００５９】
少なくとも１つの第１切り溝スロットの少なくとも一部は、誘電層の中に所定深さまで延在でき、および１つの第１切り溝スロットの少なくとも一部も、裏打ち層の中に所定深さまで延在できる。当業者には明らかなとおり、裏打ち層の中の所定深さは、０マイクロメートルから圧電層自体の厚さ以上である深さまで変更できる。裏打ち層を貫通するレーザー微細加工によって、隣接する素子間の絶縁に著しい改善を実現できる。一態様において、１つの第１切り溝スロットの少なくとも一部は、少なくとも１つの層を貫通して延在し、裏打ち層の中に所定深さまで延在する。本明細書において説明したとおり、裏打ち層の中の所定深さは変更可能である。少なくとも１つの第１切り溝スロットの少なくとも一部の所定深さは、該同じ各切り溝スロットの別の部分の所定深さと比較して変更できる、またはスタックの長手方向軸線に実質的に平行な縦方向において別の切り溝スロットの少なくとも一部の所定深さと比較して変更できる。別の態様において、少なくとも１つの第１切り溝スロットの所定深さは、少なくとも１つの別の切り溝スロットの所定深さより深くてもよい。
【００６０】
上述の通り、少なくとも１つの第２切り溝スロットは、第１切り溝スロットについて上述した通り、少なくとも１つの層を貫通してスタック内の第２切り溝スロットの所定深さまで延在できる。第２切り溝スロットは、第１切り溝スロットについて上述したとおり、スタックの少なくとも１つの層の中にまたはそれを貫通して延在できる。スタックの層を別々に切断した場合、該スタックの所与の層内の各切り溝スロットを、第１切り溝スロットであろうと第２切り溝スロットであろうと、隣接する層内の各対応するスロットとの型合わせに実質的に重なる状態にできる。
【００６１】
好ましい方法において、切り溝スロットは、スタックがインターポーザー上に搭載されて、裏打ち層が貼り付けられた後、圧電層の中にレーザー切断される。
【００６２】
超音波トランスデューサは、上部表面および対向する底部表面を有するインターポーザー４０２をさらに含む。一態様において、インターポーザーは、スタックの長手方向軸線Ｌｓに実質的に平行な方向に第４所定の長さＬ４を延在する第２開口部を画定する。第２開口部によって、圧電スタックの底部表面に裏打ち層を容易に貼り付けることが可能になる。
【００６３】
複数の電気配線４０６は、インターポーザーの上部表面上に所定のパターンで配置でき、および信号電極層１１２も電極パターンを画定できる。画定された電極パターンを有する信号電極１１２を含むスタックは、インターポーザー４０２との型合わせに実質的に重なる状態で搭載でき、それによって、信号電極層によって画定された電極パターンは、インターポーザーの上部表面上に配置された電気配線の所定のパターンと電気的に連結されるようになる。インターポーザーは、アレイの個々の素子への電気リード線用の再配分層としての役割を果たすこともできる。アレイの接地電極１１０は、接地接続用に確保されたインターポーザー上の配線に接続できる。これらの接続は、レンズを使用する場合、レンズの取り付けに先立って行うとよい。しかし、レンズ材料の領域が十分小さく、そのため接地電極の部分がまだ露出している場合、接続は、レンズが取り付けられた後行うことができる。これらの接続を行うために使用できる多くの導電性エポキシおよび塗料があることは、当業者にはよく知られている。当業者には明らかなとおり、導線結合を使用してもこれらの接続を行うことができる。たとえば、導線結合を使用すると、インターポーザーからフレックス回路へ接続を行い、スタックからインターポーザーへ接続を行うことができる。したがって、表面実装は、技術分野で既知の方法によって、たとえば、限定はしないが、導線結合によって、または限定はしないが、はんだを含む電気的に導電性のある表面実装材料によって、実行できると考えられる。
【００６４】
裏打ち材料１１４は、本明細書で説明したとおり作ることができる。限定しない一例において、裏打ち材料は、所定の音響インピーダンスを作るために使用できる、エポキシと混合される粉体（ｖｏｌ％）から作ることができる。３０１−２Ｅｐｏｔｅｋエポキシと混合された３０％ＰＺＴは、８Ｍｒａｙｌの音響インピーダンスを有し、かつ非導電性である。インターポーザーによって画定された第２開口部内で所定の現場養生を行うエポキシを基材とする裏打ちを使用する場合、スタックの上部表面に接合された硬質プレートを使うことによって、スタックの変形を最小限にできる。エポキシを基材とする裏打ち層は、たとえば、タングステン、アルミニウム、その他同種類のものなどの他の粉体によって構成することもできる。たとえば、導電性銀エポキシなどの他の従来からの裏打ち材料が考えられることは言うまでもない。
【００６５】
現場で養生する必要がある材料の量を減らすために、裏打ち層を事前に作るとよい、または養生した後、適切な大きさに切り、それによって、インターポーザーによって画定された開口部を通してはめ込むとよい。事前に作った裏打ち層の上部表面を裏打ち材料（または他の粘着物）の新規の層で覆い、インターポーザーによって画定された第２開口部内に配置するとよい。現場で養生する材料の量を減らすことによって、スタック内部に誘発される残留応力の量を減らすことができ、圧電層の表面を実質的に平坦すなわち平面のままにできる。裏打ち層の接着が完了した後、硬質プレートは取り除くことができる。
【００６６】
本発明のアレイは、当業者には明らかなとおり、リニアアレイ、スパースリニアアレイ、１．５次元アレイ、その他同種類のものを含むどんな形状のものでもよい。
【００６７】
（超音波アレイを製造するための例示された方法）
本明細書では、超音波アレイの製造方法を提供する。該方法には、レーザーで圧電層１０６を切断する工程が含まれる。この方法においては、該圧電層は、高い超音波伝播周波数で共振する。同じく、本明細書では、レーザーで圧電層を切断する工程を含む超音波アレイの製造方法を提供する。この方法においては、該圧電層は、約３０ＭＨｚの超音波伝播中心周波数で共振する。さらに、本明細書では、レーザーで圧電層を切断する工程を含む超音波アレイの製造方法を提供する。この方法においては、該圧電層は、約１０ＭＨｚと約２００ＭＨｚ、および１０ＭＨｚと２００ＭＨｚとの間、好ましくは、約２０ＭＨｚと約１５０ＭＨｚ、および２０ＭＨｚと１５０ＭＨｚとの間、およびより好ましくは、約２５ＭＨｚと約１００ＭＨｚ、および２５ＭＨｚと１００ＭＨｚとの間の超音波伝播中心周波数で共振する。
【００６８】
同じく、本明細書では、熱影響域が最小化するように、レーザーで圧電層を切断する工程による超音波アレイの製造方法を提供する。同様に、再極性調整（電極レーザー微細加工）が不要になるように、レーザーで圧電層を切断する工程を含む超音波アレイの製造方法を説明する。
【００６９】
本明細書では、すべての機能層の「ダイス加工」を１つのまたは一連の連続ステップで達成できる方法を提供する。本明細書では、圧電層が高い超音波伝播周波数で共振するように、レーザーで該圧電層を切断する工程を含む超音波アレイの製造方法をさらに提供する。一例においては、レーザーによって、圧電層以外にさらなる層も切断される。別の例において、圧電層およびさらなる層は、実質的に同時に、または実質的に並行して切断される。切断されるさらなる層は、限定はしないが、一時保護層、音響レンズ３０２、整合層１１６および／または１２６、裏打ち層１１４、フォトレジスト層、導電性エポキシ、粘着層、ポリマー層、金属層、電極層１１０および／または１１２、その他同種類のものを含むことができる。所定の層またはすべての層は、実質的に同時に切り離すことができる。したがって、複数の層を実質的に同時に選択的に切り離すことができる。さらに、当業者には明らかなとおり、いくつかの層は、同時に選択的に切り離すことができ、他の層は、順次に選択的に切り離すことができる。
【００７０】
レーザーによって、最初に少なくとも圧電層を切り離し、２番目に裏打ち層を切り離し、そしてそこでスタックの上面と底面の両方を空気にさらす方法をさらに提供する。スタック１００は、該スタックの底部表面へのアクセスを保持するために、該スタックの領域の下部に配置された穴すなわち開口部を画定する機械的支持またはインターポーザー４０２に取り付けることができる。インターポーザーは、アレイの個々の素子向けの電気リード線のための再配分層としての役割を果たすこともできる。一例において、レーザー切断をインターポーザー上に搭載されたスタックを通して行った後、追加の裏打ち材料を、インターポーザーによって画定された第２開口部の中に付着させて、裏打ち層の厚さを増やすことができる。
【００７１】
もちろん、開示した方法は、レーザーによる単一切断に限定されない。当業者には明らかなとおり、１つ以上の開示した層を通してレーザーによって複数の追加切断を行うことができる。
【００７２】
圧電層が高い超音波伝播周波数で共振するように、圧電層をレーザーで切断する工程を含む超音波アレイの製造方法をさらに提供する。好ましいこの実施形態においては、レーザーによって、圧電層の部分をさまざまな深さに切る。たとえば、レーザーによって、少なくとも１つの深さに、またはいくつかの異なる深さに切ることができる。レーザー切断の各深さは、アレイ構造体の独立した領域として考えることができる。たとえば、１つの領域には、整合層、電極層、圧電層、および裏打ち層を切り離すためにレーザーを必要としてもよく、２番目の領域には、整合層、電極層、圧電層、誘電層１０８、その他同種類のものを切り離すためにレーザーを必要としてもよい。
【００７３】
開示した方法の一態様において、事前にダイス加工された組立済みスタックの上部表面および底部表面の両方は露出しており、レーザー加工は、どちらの（すなわち両方の）表面（単数または複数）からでも行うことができる。この例において、両方の表面を露出させることによって、よりきれいな、かつよりまっすぐな切り溝縁端部をレーザー加工によって作ることができる。いったんレーザービームが「突き抜ける」と、機械加工プロセスによって、材料はもはや入口点から外に出されることはなく、切り口の最深部分に向かうプルームとの相互作用を最小化できるので、該ビームは切り口の縁端部をきれいにできる。
【００７４】
レーザーによって、別の圧電層もパターン形成できる方法をさらに提供する。ＰＺＴ圧電セラミックに加えて、セラミックポリマー複合層を、たとえば、交互嵌合法によるなどの技術分野で既知の技術によって、上述のとおり、作りかつ同様の厚さにラップ仕上げできる。たとえば、２−２および３−１セラミックポリマー複合体を、アレイに必要なピッチに匹敵するセラミック間の間隙とセラミック幅とを備えて作ることができる。ポリマー充填剤は除去でき、アレイの素子間混信は減らすことができる。ポリマー材料の除去に必要なフルエンスは、セラミック除去に必要なフルエンスより小さい、したがって、エキシマーレーザーは、ポリマーセラミック複合体内のポリマー除去用の好適な道具となり、空気切り溝を備えたアレイ構造体を作ることができる。この場合、アレイの活性化（ポリマーが除去される）領域内においては、２−２複合体を単一相セラミックとして使用できる。あるいは、３−１複合体内のポリマーの連結の一軸線を除去してもよい。
【００７５】
２−２複合体に対する別の手法は、２−２複合体の配向に対して垂直な切り口をレーザー微細加工することであってもよい。その結果は、アレイ素子がセラミック／ポリマー複合体であるので、３−１複合体によって作られた構造体と同様のものとなる可能性がある。この手法では、セラミックとポリマーの両方が同時に除去される可能性があるので、より高いフルエンスでレーザー微細加工するとよい。
【００７６】
レーザー除去されるサンプルの表面を、レーザープロセス自体の間、該サンプル上に付着されるデブリから保護するのがよい。この例においては、保護層をスタック組立品の上部表面に配置するとよい。保護層は、一時的であってよく、レーザープロセス後に除去できる。保護層は、たとえば、従来のレジスト層などの可溶性層であってよい。たとえば、上部表面が薄い金属層である場合、保護層は、金属がむけるすなわち剥離するのを防ぐ役割を果たす。当業者には明らかなとおり、レーザー切断の高いレーザーフルエンスおよび高い密度にもかかわらず、サンプルに付着したままになることができ、それでもなおレーザー切断後、表面から除去できる他の可溶性層を使用してもよい。
【００７７】
（例）
以下の例は、本明細書においてクレームしたとおり、超音波アレイトランスデューザおよび方法の完全な開示および説明を当業者の人々に提供するように発表するものである。該例は、本発明の純粋な典型例であるとするものであり、発明者らが自分らの発明であるとみなすものの範囲を限定するものではない。
【００７８】
レーザー微細加工によって典型的な高周波数超音波アレイを製造するための典型的な方法を図１２ａ〜図１２ｇに示す。最初に、圧電構造体の上部表面および底部表面上に電極を備えた事前に極性調整された圧電構造体を準備する。典型的な構造体は、ＣＴＳ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｃｏｍｐｏｎｅｎｔｓ  Ｉｎｃ．（イリノイ州、ブルーミンデール村）によって発売されているモデルＰＺＴ３２０３ＨＤ（部品番号ＫＳＮ６５７９Ｃ）である。一態様において、圧電体の上部表面上の電極は、アレイの接地電極１１０とし、底部表面上の電極は、除去して誘電層１０８と置き換える。電極を、その後、圧電体の底部表面上に貼り付けるとよい。該電極は、該アレイの信号電極１１２となる。
【００７９】
オプションとして、酸化しない低抵抗値（１ＭＨｚ〜１００ＭＨｚにおいて）の金属化層を、スパッタリング、蒸着、電気めっきなどの薄膜蒸着技術によって蒸着する。そのような金属化層の限定しない例は、Ｃｒ／Ａｕ結合体である。この層を使う場合、ＣｒはＡｕ用粘着層として使用される。オプションとして、セラミック圧電体（ＰＺＴなど）の場合、製造者から入手の該構造体の自然の表面粗さは、希望する粗さより大きい可能性がある。圧電層１０６を目標厚さに達成する際の正確さ／精密さを改善するためには、圧電構造体の上部表面をラップ仕上げで滑らか仕上げにして、電極を該ラップ仕上げされた表面に貼り付けるとよい。
【００８０】
次に、第１整合層１１６を圧電構造体の上部表面に貼り付ける。一態様においては、上部電極の一部は、信号接地を、上部電極から、下に位置するインターポーザー４０２上の信号接地配線（または複数の配線）に接続できるように露出されたままである。整合層は、圧電構造体の上部表面に貼り付け、養生してから目標厚さにラップ仕上げするとよい。使用した整合層材料の限定しない１つの例は、約８Ｍｒａｙｌの音響インピーダンスを有する３０１−２Ｅｐｏｔｅｋエポキシと混合された３０％ＰＺＴであった。いくつかの例において、７〜９Ｍｙｒａｌの範囲は、第１層にとって望ましい。別の例においては、１〜３３Ｍｒｙａｌの範囲を使用してもよい。粉体が配合されたエポキシを圧電構造体の上面に準備して養生し、それによって、第１整合層内部に実質的にまったく空気ポケットがないようにする。限定しない一例において、３０１−２エポキシを先ずガス抜きし、粉体を混合し、および該混合物を再度ガス抜きした。該混合物を、室温より高い設定温度で圧電構造体の表面に貼り付ける。この態様において、整合層は、３０１−２エポキシ内の３０％ＰＺＴに対して約２０μｍである約１／４波長の目標厚さと７〜９Ｍｒｙａｌの望ましい音響インピーダンスとを有する。オプションとしては、望ましい粘性のさまざまなエポキシと混合される適切な量（ｖｏｌ％）の粉体とさまざまな配合物の粉体とを使用すれば、望ましい音響インピーダンスを作ることができる。
【００８１】
オプションとして、金属化層を、圧電構造体の上部電極に接続されるラップ仕上げされた整合層の上部に貼り付けてもよい。この追加の金属層は、電気シールドに役立つことになる冗長接地層としての役割を果たす。
【００８２】
圧電構造体の底部表面をラップ仕上げして、スタックがその完成形態になったとき、動作の望ましい中心周波数を備えたデバイスの作成に好適な圧電層１０６の目標厚さを実現する。望ましい厚さは、スタックの層と、それらの材料配合と、製造された形状および寸法との選択に左右される。圧電層の厚さは、アレイ素子切り溝１１８およびサブダイス加工された切り溝１２２の切り溝幅と、アレイのピッチとの組み合わせによって画定されるアレイ素子１２０の横縦比によって、およびスタック内の別の層の音響インピーダンスによって影響される。たとえば、２つの整合層および裏打ち層を備えた３０ＭＨｚ圧電層の場合、圧電層の目標厚さは、約６０μｍであった。別の例において、目標厚さは約５０〜７０μｍである。２５ＭＨｚ〜５０ＭＨｚの範囲の周波数の場合、当業者には明らかなとおり、該値は、使用する材料の情報に基づいてそれ相応に調整する。
【００８３】
誘電層１０８を、ラップ仕上げされた圧電層の底部表面の少なくとも一部に貼り付ける。貼り付けられた誘電層は、圧電層（整合層によって覆われた領域の下）の中心領域内に開口部を画定する。誘電層によって画定される開口部は、アレイの高さ寸法も画定することは言うまでもない。典型的な一例において、誘電層を形成するためには、平坦な表面および画像上に回転塗布するように設計されたＳＵ−８レジスト塗料（マサチューセッツ州、ニュートン市、ＭｉｃｒｏＣｈｅｍ社）を使用する。回転速度、回転塗布時間、および加熱（回転塗布および薄膜蒸着の技術で既知のすべての標準パラメータ）を制御することによって、均一な厚さを達成できる。ＳＵ−８塗料は、光画像形成も可能であり、したがって、標準のフォトリソグラフィによって、誘電層をパターン形成し、望ましい幅と通気性のある間隙をレジストからエッチングし、誘電層内に開口部を形成した。オプションとして、ネガティブレジスト塗料を使用すれば、エッチングプロセスの間、ＵＶ照射に露光されたレジストの領域が残され、誘電層（またはあらゆる一般的なパターン）の開口部が作られるようになる。
【００８４】
圧電層の底部表面に誘電層を貼り付ける粘着性は、ポストＵＶ照射によって強化される。エッチングプロセス後の追加ＵＶ照射によって、ＳＵ−８内の架橋結合が改善され、かつ誘電層の粘着性および耐化学性が増大される。
【００８５】
オプションとして、機械的支持物を使用すれば、誘電層塗布プロセスの間、スタック１００の亀裂を防止できる。この態様においては、機械的支持物自体上にＳＵ−８を回転塗布することによって、機械的支持物を第１整合層に貼り付ける。機械的支持物は、ＳＵ−８誘電層の貼り付け、回転塗布、裏打ち、初期ＵＶ照射、およびレジストの形成の間中、使用するとよい。一態様において、ＳＵ−８層は、それ自体支持体としての役割を果たすので、第２ＵＶ照射に先立って機械的支持物を除去する。
【００８６】
次に、信号電極層１１２を、圧電層のラップ仕上げされた底部表面および誘電層の底部表面に貼り付ける。信号電極層は、誘電層によって画定された開口部より幅広であり、スタックを、下に位置するインターポーザーに表面実装するために使われる導電性材料の上に位置する領域内にあるパターン形成された誘電層の縁端部を覆う。信号電極層は、一般に、蒸着すなわちスパッタリングなどの従来の物理的析出技術によって貼り付けられるが、電気めっきなどの他のプロセスを使ってもよい。別の例においては、誘電層の縁端部付近の領域内で良好な段差被覆性を達成するために、スパッタリングなどの従来の絶縁保護コーティング技術を使用する。一例において、信号電極層は、スタックの底面の全表面を覆う、または誘電層によって画定された開口部を横切って中心に置かれた矩形パターンを形成する。その次に、レーザーによって信号電極層にパターン形成する。
【００８７】
一態様において、信号電極層の最初の長さは、信号電極の最終の長さより長い。信号電極を、より精緻なパターンにトリム加工（すなわちエッチング）すると、より短い長さに形成される。シャドーマスクまたは標準のフォトリソグラフィプロセスを使うことによって、より精緻な細部のパターンを蒸着できることは言うまでもない。さらに、たとえば、反応性イオンエッチング（ＲＩＥ）などのレーザーまたは他の物質除去技術を使うことによっても、所定の蒸着された信号電極を除去して類似の精緻なパターンを作ることができる。
【００８８】
誘電層が全く存在しない領域において、信号電極および接地電極に印加された電気信号の全電位は、圧電層の全体にわたって存在する。誘電層が存在する領域において、電気信号の全電位は、誘電層の厚さおよび圧電層の厚さの全体にわたって存在する。
【００８９】
次に、スタックを機械的支持物上に搭載し、それによって、第１整合層の上部表面は該機械的支持物に接着され、該スタックの底面は露出されるようになる。一態様において、機械的支持物は、スタックより表面寸法が大きい。別の態様において、上部（すなわち、支持物の外周部）から見たとき、やはり見える機械的支持物の領域内にしるしがある。該しるしは、インターポーザー上にスタックを表面実装する間、型合わせのために使用される。たとえば、機械的支持物は、限定はしないが、インターポーザーであってもよい。そのようなインターポーザーの一例は、６４素子７４μｍピッチアレイ（３０ＭＨｚにおいて１．５ラムダ）、部品番号ＧＫ３９０７＿３Ａであり、該部品はＧｅｎｎｕｍ  Ｃｏｒｐｏｒａｔｉｏｎ（カナダ、オンタリオ州、バーリントン市）から入手可能である。機械的支持物とインターポーザーとが同一である場合、誘電層によって画定された開口部の２つの縁端部を、該支持物上の金属配線に対して垂直に配向するとよい、それによって、スタックを、表面実装ステップの間、インターポーザー上の金属配線に対して適切に配向できる。
【００９０】
一態様において、インターポーザー上のあらゆる（すなわち、すべての）外部配線を型合わせのしるしとして使用する。これらのしるしによって、機械的支持物上のＸ−Ｙ両軸のしるしに対して、誘電層によって画定された開口部の配向を決定できる。別の態様において、機械的支持物上の型合わせの目印を、スタック自体の表面の一部上に配置する。たとえば、型合わせマークを、接地電極層の蒸着の間、該スタック上に置くとよい。
【００９１】
上述のとおり、スタックの底面上に配置され、レーザーによってパターン形成される電極パターンを信号電極層の底部表面上に作る。レーザー切断の深さは、電極の部分を除去できるほど十分深い。当業者には明らかなとおり、このレーザー微細加工プロセスステップは、レーザーの使用と同様であり、表面抵抗器および回路基板またはフレキシブル回路上に電気配線をトリム加工できる。一態様においては、基準として機械的支持物の外周部上のしるしを使って、誘電層によって画定された開口部に対する既知の関係から、レーザービームのＸ軸とＹ軸とを画定する。レーザートリム加工されたパターンを、インターポーザー上に画定される金属配線パターンの上部に重ね合わせることができるような方法で、該パターンを配向する。トリム加工された信号電極パターンをインターポーザーの信号配線パターンにＹ軸型合わせすることが重要であり、一態様においては、アレイ素子のわずか完全１ピッチで型合わせ不良となる。
【００９２】
シャドーマスクによる投影式エッチングモードで使用されるＫｒＦエキシマーレーザーを使うと、望ましい電極パターンを作ることができる。たとえば、Ｌｕｍｏｎｉｃｓ（ミシガン州、ファーミントンヒルズ市）ＥＸ−８４４、ＦＷＨＭ＝２０ｎｓを使うとよい。一態様において、矩形開口の使用によって切り抜かれたエキシマーレーザービームの均質な中央部分は、ビーム減衰器、二重伸縮システム、および薄い金属マスクを貫通し、有効焦点距離８６．９ｍｍの３レンズ投影システム（解像度１．５μｍ以下）を備えたコンピュータ制御式Ｘ−Ｙ−Ｚ試料台上に取り付けられた試料の表面上に画像を作る。一態様において、マスク投影システムの縮小比は、１０：１に固定されるとよい。
【００９３】
一態様において、２組の形体をスタック上の信号電極の中にトリム加工する。リードフィンガー形体をスタック上の信号電極の中にトリム加工することによって、インターポーザーから、誘電層によって画定された開口部によって画定された圧電層の活性領域への電気的導通が可能になる。このようなリードフィンガーを作るプロセスにおいて、信号電極の最終長さを作ることができる。細い線もスタック上の信号電極の中にトリム加工することによって、各リードフィンガーを電気的に絶縁できる。
【００９４】
機械的支持物インターポーザー（実際のインターポーザーと同様に正確な寸法と形状の）の上にスタックを搭載し、かつ機械的支持物上の外部から見える金属パターンに対してレーザートリム加工された信号電極パターンを配向することによって、トリム加工された信号電極パターンが実際のインターポーザー上の配線に自動的に型合わせされることが可能になる。このことによって、表面実装の間、機械支持物インターポーザーおよび実際のインターポーザーの２つのインターポーザーの縁端部を型合わせする治具を使用した場合、表面実装型合わせが単純になる。表面実装プロセスが完了した後、機械的支持物インターポーザーを除去する。表面実装プロセスの場合、たとえば、Ｉｎｄｉｕｍ  Ｃｏｒｐｏｒａｔｉｏｎ  ｏｆ  Ａｍｅｒｉｃａ（ニューヨーク州、ユーティカ市）から入手可能な低温特性インジウムはんだを含む技術分野で既知の材料４０４を使用するとよい。
【００９５】
次に、裏打ち材料１１４を、形成済みスタックに貼り付ける。エポキシを基材とする裏打ち材料を使用し、かつ、このような構成においてインターポーザーの穴の内部で所定の現場養生を行う場合、スタックの上部表面に接着された硬質プレートを使用して、該スタックのたわみを防止するとよい。該プレートは、いったん裏打ち層の養生が完了すれば、除去できる。一態様においては、裏打ち層ができるだけ１００％に近い吸収材料として作用するように、高い音響減衰および十分大きい厚さを含む裏打ち材料特性の組み合わせを選択する。裏打ち層は、アレイ素子間で電気的短絡を起こさない。
【００９６】
スタックの接地電極を、接地接続用に確保されているインターポーザー上の配線にっ接続する。当業者にはよく知られているが、この接続に使用できる典型的な導電性エポキシおよび塗料がたくさんある。一態様において、インターポーザーからの配線を、フレキシブル回路または他のＰＣＢ材料製の平坦なより大きい底面積の回路プラットフォームに接続する。該回路プラットフォームでは、当業者には既知であるとおり、リアルタイム超音波画像を発生させるために同時進行でデバイスを動作させるために必要な適切なビーム形成電子機器回路を備えたアレイの一体化が可能である。これらの電気的接続は、はんだ、導線接合、および異方性の導電性薄膜（ＡＣＦ）などの技術分野で既知のいくつかの技術によって行うことができる。
【００９７】
一態様において、アレイ切り溝スロットがスタック内の底電極パターンに対して配向されかつ型合わせ（ＸおよびＹの両方に）されるように、レーザービームを型合わせすることによって、アレイ素子１２０およびサブ素子１２４を形成できる。オプションとして、レーザー加工された切り溝は、下に位置する裏打ち層の中に延在する。
【００９８】
一態様において、レンズ３０２を、スタックの最上層である層の上部表面との型合わせに実質的に重なる状態で配置する。別の態様において、レンズの最小厚さの部分は、誘電層によって画定された開口部の中心の上に実質的に位置する。さらなる態様において、湾曲の幅は、誘電層によって画定された開口部より広い。レンズの長さを下に位置する切り溝スロットの長さより広くするとよく、いったんレンズをトランスデューサデバイスの上部に取り付けると、切り溝スロットのすべてを保護し密封することができる。
【００９９】
一態様において、形成され切断されたスタックにレンズを接着する準備のために、レンズの底の平坦面に粘着層を貼り付けるとよい。一例において、粘着層は、レンズをスタックに接着する働きをするＳＵ−８フォトレジストであるとよい。
【０１００】
レンズの底面に貼り付けられた粘着層の厚さが適切な波長の厚さ（たとえば、波長の１／４の厚さなど）であるなら、貼り付けられた粘着層が、第２整合層１２６としても作用する可能性があることは、言うまでもない。典型的なＳＵ−８層の厚さは、普通の薄膜蒸着技術（たとえば、回転塗布方式など）によって制御できる。
【０１０１】
被膜温度が約６０℃〜約８５℃に上昇すると、ＳＵ−８の膜は、べたべた（ねばねば）する。８５℃より高い温度では、ＳＵ−８層の表面トポロジーが変化し始める可能性がある。したがって、好ましい態様において、このプロセスは、８０℃の設定温度で実行する。ＳＵ−８層は既に固体形状であり、高温によってしか該層は粘着性を引き起こさないので、その後、いったん該粘着層がスタックに取り付けられたなら、貼り付けられたＳＵ−８は、アレイの切り溝に流れ落ちない。これによって、形成されたアレイ素子間の物理的間隙および機械的絶縁が保持される。粘着層と第１整合層との間で空気が閉じ込められるのを防止するためには、この接着プロセスを軽度の真空内で実行することが好ましい。一態様において、接着を行い、サンプルを室温まで冷やした後、ＳＵ−８層のＵＶ照射（取り付けられたレンズを通して）によって該ＳＵ−８を架橋結合すれば、該層をより堅くかつ粘着性を向上させることができる。
【０１０２】
別の態様においては、レンズをスタック上に取り付ける前に、ＳＵ−８層およびレンズをレーザー切断するとよい。該レーザー切断によれば、アレイ切り溝（第１および／または第２アレイ切り溝スロット）、および一態様においては、サブダイスされた切り溝すなわち第２切り溝が、両整合層（すなわち、２つの整合層が使われた場合）を通して、レンズの中に効果的に延在される。
【０１０３】
ここで図１６〜図２４を参照すると、本発明の超音波トランスデューサの好ましい別の実施形態において、超広帯域幅応答が可能である一方スタック自体内に比較的単純な組み合わせの層を保持するＰＺＴスタックが開示される。医学または研究用画像トランスデューサの場合、トランスデューサまたはＰＺＴスタック設計の１つの望ましい特性は、広帯域周波数応答（すなわち、時間領域内短時間応答）を有することである。
【０１０４】
本発明においては、上述のとおり、そのような広帯域周波数応答は、トランスデューサの応答を減衰させるためにＰＺＴスタックの圧電層の底面に取り付けられた裏打ち層を使用することによって制御される。さらに、広帯域周波数応答は、圧電層の上面に適切に設計された組になった波長整合層を使うことによって制御できる。通常、整合層の数は、１〜３層と一様ではないが、より多い層でも可能である。当業者には明らかなとおり、音響インピーダンス、音速、弾力性、および厚さを含むこれらの層の材料特性は、圧電スタックの設計で主要な役割を果たす。
【０１０５】
さらに、圧電スタックを製造する能力は、層の数が増えるにつれ、かつトランスデューサの設計中心周波数が増えるにつれて、ますます取扱いに注意を要するようになってきた。一例において、限定はしないが、３０ＭＨｚにおいて、整合層の厚さは、１マイクロメートル〜６０マイクロメートルの範囲の厚さであってもよく、各選択された整合層の特定材料パラメータに左右される。
【０１０６】
好ましいこの別の実施形態において、超音波トランスデューサの設計は、たとえば、音響インピーダンスなど圧電層自体と同じ材料パラメータを有するＰＺＴスタック内に配置された整合層を含むことになっている。以下に開示した典型的な一態様において、決められた音響インピーダンスを有するＰＺＴスタックは、非極性ＰＺＴ整合層に接続されることになっている。この態様において、ＰＺＴスタックおよび非極性ＰＺＴ整合層の音響インピーダンスは、実質的に等しい。
【０１０７】
トランスデューサの好ましい別の実施形態の有効性を示す典型的な結果を提供する。ＰＺＦｌｅｘ（Ｗｅｉｄｌｉｎｇｅｒ  Ａｓｓｏｃｉａｔｅｓ  Ｉｎｃ．）有限要素解析（「ＦＥＡ」）によって解析を行った。好ましい本実施形態のＰＺＴ−ＰＺＴスタックの場合、１００％を超える１ウエイ帯域幅が可能である。当業者には明らかなとおり、この性質の帯域幅を実現するためには、通常、３／４波長整合層を含むスタックを必要とし、それぞれが音響インピーダンスを減少させる層である。
【０１０８】
さらに、ＰＺＴ−ＰＺＴスタックは、かねてよりｆ０および２ｆ０で共振する構造を作るために独特の目標をもって開発されてきた。そのような従来の設計において、両ＰＺＴ層は極性であり活性である。しかし、本明細書で説明する超音波トランスデューサの好ましい別の実施形態において、第２ＰＺＴ層は、非極性（不活性）であり、活性ＰＺＴ層と超音波媒体との間の受動層間層として作用する。
【０１０９】
簡単のために、図１３および図１４を参照して、トランスデューサの応答の２，３の基本パラメータを本明細書で使用する応用例に対して定義する。これらのパラメータは、トランスデューサの周波数応答か時間応答かのどちらかに関連し、ＰＺＴ−ＰＺＴスタックの好ましい別の実施形態の性能を実証する。
【０１１０】
本明細書で使用されるとおり、用語ＢＷまたはｄｆで注釈される用語「ｂａｎｄｗｉｄｔｈ（帯域幅）」は、トランスデューサの通過帯域、すなわち、最も感度のよい（すなわち、最小の挿入損失を実証する）周波数点の６ｄＢ以内に入る周波数範囲を意味する。
【０１１１】
本明細書で使用されるとおり、略号Ｆoで注釈される語句「ｃｅｎｔｅｒ  ｆｒｅｑｕｅｎｃｙ（中心周波数）」は、トランスデューサの中心周波数を意味し、一般にデバイスの−６ｄＢ帯域幅内の中間点として定義される。後述のトランスデューサの試験結果の目的のために、実質的に３０ＭＨｚの中心周波数を使用する。
【０１１２】
本明細書で使用されるとおり、好ましい本実施形態のＰＺＴ−ＰＺＴスタックの性能を他のスタック設計と比較する目的のために、用語「ｉｎｓｅｒｔｉｏｎ  ｌｏｓｓ（挿入損失）」は、図１２Ｇに示したＰＺＴの１アレイ素子の音響応答に対するＰＺＴ−ＰＺＴトランスデューサスタックの１アレイ素子からの音響応答であって、両素子のそれぞれが同じ電気パルスで励振された時の強度を意味する。なお、図１５内のＩＬ＜２４．５ｄＢ（ＩＬは挿入損失の略である）は、絶対エネルギー目盛によるトランスデューサの応答を意味する絶対値である。
【０１１３】
本明細書で使用されるとおり、用語「ｒｉｐｐｌｅ（リップル）」は、デバイスの帯域幅内のトランスデューサの応答の小さい変動を意味する、すなわち、特徴付ける。この定義では、トランスデューサの帯域幅内に存在する可能性があるどんな勾配も考慮に入れない。
【０１１４】
本明細書で使用されるとおり、用語「ｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ（パルス応答）」は、トランスデューサが駆動パルスで励振された後、定義された閾値を上回る音響応答を該トランスデューサが発する時間間隔を意味する。引用した一般的な閾値レベルは、通常、−６ｄＢおよび−２０ｄＢレベルである。駆動パルスは、トランスデューサの応答の中心周波数に等しい中心周波数を有する広帯域単一サイクル両極性パルスである。
【０１１５】
本明細書で使用されるとおり、用語「ｓｅｃｏｎｄａｒｙ  ｐｕｌｓｅ  ｓｕｐｐｒｅｓｓｉｏｎ（２次パルス抑制）」（すなわち、「ｓｉｄｅｌｏｂｅ  ｐｕｌｓｅ  ｓｕｐｐｒｅｓｓｉｏｎ（サイドローブパルス抑制）」）は、パルス応答の第２次ローブのピークの抑制を意味する。パルス応答においては、通常、第２次ローブが後に続く第１次パルス（すなわち、最初のローブ）応答がある。うまく設計されたスタックの場合、第２次ローブは、第１次ローブよりはるかに小さい振幅を有する。有効な測定法は、第２次ローブのピークを測定することである。このピークをできるだけ低くさせることが好ましい。トランスデューサの好ましいこの特定の実施形態においては、第１次ローブと第２次ローブとの間の相対的差異が特徴付けられており、第１次ピークを下回る２０ｄＢであるレベルに保たれるとよい。
【０１１６】
本明細書で使用されるとおり、用語「ｓｈｉｆｔ  ｉｎ  ｃｅｎｔｅｒ  ｆｒｅｑｕｅｎｃｙ（中心周波数内移行）」は、デバイスの中心周波数の変動を意味する。この態様において、実験として、圧電層の厚さは、模擬実験で使われる整合層および裏打ち層の全置換に対して同じままである。言うまでもないが、ＦＥＡ模擬実験に使用される層内の変動は、デバイスの中心周波数に変化を引き起こす。この変化の感度は、特定のＰＺＴスタック設計が如何に再現可能であるかを測定するための有効な測定法である。この感度は、設計されたＦ０に対するＦＥＡで測定されたＦ０の比として表わされる。たとえば、比「１」は、特定のスタック設計に対して、中心周波数の移行が全くないことを意味する。
【０１１７】
再び図１２Ｇを参照すると、接続されたＰＺＴ層の下に位置する裏打ち層を有する典型的なＰＺＴスタックが示されている。２つの整合層１２６、１１６が、ＰＺＴ層１０６の上部表面上に搭載されている。最後には、最上の整合層１２６の上部表面にレンズが結合される。この典型的な設計の解析を図１５のグラフで示す。ここでは、好ましい設計領域を赤色で示す。
【０１１８】
図１６に断面図で示したとおり、トランスデューサ用ＰＺＴスタックの好ましい別の実施形態の一例において、ＰＺＴの２つの層５０２、５０４が設けられ、互いに重なる状態で配置されている。上部層ＰＺＴ５０２は、非極性であり、下部層ＰＺＴ５０４は極性である。一態様において、非極性かつ非活性の上部ＰＺＴ層は、極性かつ活性の下部ＰＺＴ層と同じ材料で形成できる。もちろん、上部ＰＺＴは、下部ＰＺＴ層と類似の音響インピーダンスを有する別の材料で形成できることが考えられる。
【０１１９】
さらなる態様において、たとえば、限定はしないが、すずはんだ、その他類似のもので形成された接合層５０６が、２つのＰＺＴ層の２つの対向する表面の間に接触状態で配置されている。下部極性ＰＺＴ層の下部表面は、裏打ち層５０８の上部表面上に取り付けられており、該裏打ち層は、たとえば、限定はしないが、ＰＺＴ，エポキシ、その他類似のもので形成されている。さらに、レンズ５１２が、ＰＺＴの上部層の上部表面上に配置されている。さらなる態様において、たとえば、限定はしないが、ＳＵ−８で形成された接合層５１０が、上部ＰＺＴ層の上部表面とレンズ３０２との間に挿入されている。さらに別の態様においては、接地電極層が、下部極性圧電層と上部非極性圧電層との間に挿入されてもよい。
【０１２０】
間隔をおいて配置された一連の平行な第１切り溝スロット５２０が、接合された２つのＰＺＴ層で形成された複合体の中に切り込まれており、該複合体の実質的な厚さを貫通して延在している。さらに、間隔をおいて配置された一連の第２切り溝スロット５２２が、非極性上部ＰＺＴ層の上部表面から、活性ＰＺＴ層の厚さの約７５％を貫通して該複合体の中に切り込まれている。約７５％の深さは、ＰＺＴ層の活性層を貫通するほぼ最小深さであり、該深さは、図１７〜図２４に示した性能を達成するために必要である。当業者には明らかなとおり、より深い深さによって、図に示されたものよりさらによく性能が改善される可能性があるので、７５％を超える深さが検討されることは、予期される。
【０１２１】
図１６に示した好ましい実施形態において、図１７〜図２４に示した通り、帯域幅、通過帯域リップル、サイドロープ、およびパルス幅は、たとえば、素子幅（ｗｅ）、切り溝幅（ｗｋ１、ｗｋ２）、切り溝深さ、非活性ＰＺＴ層と活性ＰＺＴ層との間に配置された接合層、および非活性ＰＺＴ層（ｈｐｚｔ２）の厚さなどの構造上のパラメータによって制御される。
【０１２２】
特に、図１７および図１８は、図１６に示した典型的なＰＺＴスタックの解析をグラフで示す。トランスデューサ設計のために好ましい領域を赤色で強調する。図１６において、第１切り溝幅は８μｍであり、第２切り溝幅は８μｍである。図１８において、第１切り溝幅は８μｍであり、第２切り溝幅は５μｍである。さらに、図２１〜図２４は、素子の幅の影響を示し、上部非極性ＰＺＴの厚さは、帯域幅、−６ｄＢおよび−２０ｄＢ閾値レベルにおけるパルス幅、中心周波数、通過帯域内リップル、およびパルスサイドロープ抑制に影響をおよぼす。これらの例において、第１切り溝幅は、８μｍで一定であり、第２切り溝幅は５μｍで一定であった。
【０１２３】
ここで、図２５Ａ〜図３３を参照すると、本発明は、典型的なトランスデューサを受け入れるように構成されており、かつ少なくとも１つの従来のコネクタに接続するようにさらに構成されている回路基板をさらに含む。本明細書で述べたとおり、従来のコネクタは、必要な信号の伝送および／または供給用ケーブルと補完的に接続するように構成されている。図に関しては、当業者には明らかなとおり、回路基板の繊細な詳細のため、特段の断りのない限り、図は、補完的な回路基板および関連複数素子アレイの単なる概略図にすぎない。図２８は、７５マイクロメートルピッチを有する２５６素子アレイのための典型的な回路基板の平面図を示す。
【０１２４】
ここで、特に図２５Ａ〜図２７Ｂを参照すると、典型的な回路基板を使用した典型的なトランスデューサが示されている。図２５Ａ〜図２５Ｃにおいては、本発明の典型的な概略ＰＺＴスタックの典型的な平面図、底面図、および断面図が示される。図２５あは、ＰＺＴスタックの平面図を示し、ＰＺＴスタックの上部および底部から延在する接地電極層６００の部分を示す。一態様において、接地電気層は、ＰＺＴスタックの幅全体に延在する。図２５Ｂは、ＰＺＴスタックの底面図を示す。この態様において、ＰＺＴスタックの長手方向に延在する縁端部に沿って、ＰＺＴスタックは、個別信号電極素子６２０の間の誘電層６１０の露出部分を形成する。別の態様において、信号素子は、ＰＺＴスタックの幅全体に延在する。言うまでもなく、ＰＺＴスタックの「中央部分」の下に位置する個別化された信号電極素子を示す線は示されていない。さらに言うまでもなく、ＰＺＴスタックの素子当たり１つの信号電極、すなわち、２５６素子アレイに対して２５６信号電極が存在する。
【０１２５】
図２６Ａは、図２５Ａ〜図２５ＣのＰＺＴスタックを使ったインターポーザー６５０の上面図であり、該インターポーザーの中央開口部近傍から外方に延在する電気配線６５２を含む。該インターポーザーは、該部品の上部および底部に配置された接地電気配線をさらに含む。
【０１２６】
該インターポーザーは、該部品の中央開口部の周りの該インターポーザーの上部表面の部分上に配置された誘電層６５６をさらに含むことができる。この態様において、図２６Ｂも参照すると、誘電層は千鳥に配置されたウェル６６０の２つのアレイを画定し、各アレイは中央開口部の各側面上にあり、かつ、該インターポーザーの長手方向軸線に平行な軸線に沿って延在する。各ウェルは、該インターポーザーの電気配線と連通している。はんだペースト６６２を使って、誘電層内の各ウェルを埋めることができ、それによって、ＰＺＴスタックが該誘電層上に搭載され、熱が加えられたとき、該はんだが溶け、望ましい電気的導通が個別素子信号電極と該インターポーザー上の個別配線との間に形成される。使用時、該ウェルは、該ウェルの範囲内にはんだを保持するのに役立つ。
【０１２７】
図２７Ａは、図２６Ａに示したインターポーザーの誘電層上に搭載された図２５Ａに示したＰＺＴスタックの上面図である。本発明の理解を助けるために、図２７Ｂによって、図２６Ａに示した誘電層およびインターポーザー上に搭載された図２５Ａに示したＰＺＴスタックの上面図を提供する。ここでは該ＰＺＴスタックを透明画として示す。この透明画によって、ＰＺＴスタックと下に位置する誘電層／インターポーザーとの間の取り付け関係を図示する。それらの間に取り付けられたはんだペーストによって、各素子信号電極と該インターポーザー上の電気配線との間の電気接続が形成されている。
【０１２８】
ここで図２８Ａ〜図２８Ｃを参照すると、本発明のトランスデューサを搭載するための典型的な回路基板６８０の概略上面図が示されている。一態様において、該回路基板の一部はフレキシブルである。好ましい一実施形態において、該回路基板は、底部銅接地層と該底部銅接地層の上部表面に搭載されたカプトン層とを含む。一態様において、回路基板は、複数の下に位置する実質的に硬質の支持構造体も含む。この態様において、該回路基板内の中央開口部を囲む中央部分は、該底部銅接地層の底部表面に搭載された硬質支持構造体を有する。さらなる態様において、コネクタが取り付けられる該回路基板の部分も、該底部銅接地層の底部表面に搭載された硬質支持構造体を有する。
【０１２９】
該回路基板は、カプトン層の上部表面上に形成された複数の基板電気配線をさらに含み、各基板電気配線は、トランスデューサの電気配線に連結するように構成された近位端部と、たとえば、信号の伝達用ケーブルなどのコネクタに連結するように構成された遠位端部とを有する。一態様において、各電気配線を形成する回路の長さは、実質的に一定のインピーダンスを有する。
【０１３０】
該回路基板は、カプトン層を貫通し、下に位置する接地層と連通している複数のビアも含み、それによって、信号帰還路、すなわち、信号接地路を形成できる。さらに、該回路基板は、複数の接地ピンを含む。各接地ピンは、該回路基板の接地層に（カプトン層内のビアの中の１つを貫通して）連結された近位端部と、コネクタに連結するように構成された遠位端部とを含む。
【０１３１】
図２８Ｂは、７５マイクロメートルピッチを有する典型的な２５６素子アレイを搭載するための典型的な回路基板の上面図であり、図２８Ｃは、回路基板の下に位置する接地層と連通している図２８Ｂの回路基板のビアの上面図である。図２８Ｂは、コネクタのピンを受け入れる大きさと形状をした穴も回路基板内に画定し、それによって、該コネクタが該回路基板の該部分に搭載されたとき、各電気配線と接地ピンが該コネクタによって正確に型合わせされることになる。
【０１３２】
図２９は、典型的な回路基板の一部の部分拡大上面図を示す。該図は、領域Ａにおいて、インターポーザー６５０上の接地電気配線６５４に導線結合されているトランスデューサの接地電極層６００を示し、該接地電気配線は回路基板の接地パッド６８２に順に導線結合されている。トランスデューサの接地電極層の拡大された典型的な接続を図３０Ａに示す。回路基板の接地パッドは、カプトン層内のビアを通って下に位置する底部銅接地層と連通している。図３０Ｂに図示したとおりかつ例示的に示したとおり、領域Ｂにおいて、トランスデューサの個々の電気配線６１０は、回路基板の個々の基板電気配線６８４に導線結合されている。ここで図３１Ａを参照すると、一態様において、回路基板６８０の中央開口部６８６は、トランスデューサの裏打ち材料の下に位置する。
【０１３３】
ここで、図３３〜図３４Ｂを参照すると、本発明は、回路基板の実質的に硬質の中央部分にインターポーザーを含まないトランスデューサを、図２５Ａに例示的に示したとおり、取り付けることを考える。好ましいこの実施形態では、ほとんどの導線結合を無くすことができる。この態様において、典型的なＰＺＴスタックは、たとえば、限定ではなく、金で作られた一連のボールバンプ６９０によって、たとえば、回路基板上に直接表面実装される。典型的な金ボールバンプ手段は、従来の表面実装技術であり、前述の表面実装技術と変わらない別形式の表面実装技術を意味する。この例において、回路基板の硬化された中央部分は、オプションとしてインターポーザーと同じ機能を備えることができる。組立済みデバイスの信号帰還に対抗するためには、ＰＺＴスタックの接地電極から回路基板の接地への導線結合または他の従来の電気接続がまだ必要である。図３４Ａは、回路基板の接地パッドに導線結合されたトランスデューサ（インターポーザーなし）の接地電極層を示す。
【０１３４】
オプションとして、図３１〜図３３に示すとおり、導線は、導線結合を保護するグロブトップ被覆保護剤で覆うとよい。別の態様において、グロブトップ剤が導線結合の近傍を越えて流れるのを防ぐグロブトップダムも使用するとよい。グロブトップダムは永続的に残してもよい、またはいったんグロブトップ剤が適切に養生されたら除去してもよいことが考えられる。
【０１３５】
一態様において、金ボールバンプを回路基板上に直接貼り付ける。各ボールバンプを回路基板の１つの電気配線と連通状態で配置する。ＰＺＴスタックを貼り付けると、該スタックを回路基板の電気配線と型合わせし、電気的導通をボールバンプ経由で作る。ＰＺＴスタックを、たとえば、限定はしないが、ａ）ＵＶ硬化樹脂などの封止樹脂の使用、ｂ）ＡＣＦテープの使用、ｃ）ＰＺＴか回路基板のどちらかの電極上に純粋インジウムはんだを電気めっきし、インジウムを還流してＰＺＴ上の信号電極と回路基板上の金ボールバンプとの間にはんだ接合を形成する、その他同種類のものによって、回路基板に固定する。
【０１３６】
ここで、図３５〜図４８を参照すると、本発明のトランスデューサを組み立てるための別の方法が示されている。トランスデューサを組み立てるための典型的なプロセスは、８つの個別トランスデューサの形成に使用される一方、該プロセスを使えば、説明される組立プロセスの応用によって、任意の希望数のトランスデューサ、すなわち、１、２、３、４〜Ｎトランスデューサを形成できることは言うまでもない。
【０１３７】
典型的なトランスデューサ組立品は、下に位置するＰＺＴ複合組立品の一番上の整合層の上部表面に搭載するように構成された上部表面８０２および下部表面８０４を有するインターポーザー８００を含む。該インターポーザーは、該インターポーザーを貫通して上部表面から下部表面に延在する少なくとも１つの開口部８１０をさらに画定する。一態様において、該インターポーザー内に開口部を形成する壁８１２は、テーパー形状の断面を有してもよく、それによって、上部表面に画定された開口部の断面領域は、該インターポーザーの下部表面に画定された開口部の断面領域より大きい。さらに、該インターポーザー内の開口部は、下に位置するＰＺＴ複合組立品の活性領域を実質的に取り囲むように構成されている。すなわち、該開口部は、ＰＺＴ複合組立品内に画定されるべき最初のアレイ素子と最後のアレイ素子との間の距離より長い長手方向長さを有し、かつ、第１切り溝スロットの長さより長い幅寸法を有する。さらなる態様において、該インターポーザーは、たとえば、限定はしないが、アルミナなどの硬質セラミックから形成されるとよい。
【０１３８】
さらなる態様において、該インターポーザーの外周縁端部８１５は、下に位置するＰＺＴ複合組立品と該インターポーザーとの型合わせに役立てるために少なくとも１つの型合わせ手段を画定するとよい。１つの典型的な態様において、各型合わせ手段は、該インターポーザーの外周縁端部に画定された切り欠き８１７を含むとよい。さらなる態様において、組になった切り欠き８１７Ａ、８１７Ｂを該インターポーザーの各角に隣接する外周縁端部上に画定するとよいと考えられる。オプションとして、該インターポーザーは、たとえば、下に位置するＰＺＴスタックと該インターポーザーとの型合わせに役立つように、該インターポーザーの下部表面上に設けられた型合わせ機構などの型合わせ手段を有するとよい。同様に、型合わせ機構は、ダイス加工組立品の型合わせに役立つように該インターポーザーの上部表面にも設けるとよい。
【０１３９】
この態様において、ＰＺＴ複合組立品８２０は、市場で入手可能なＰＺＴ層、または前述の他のあらゆるＰＺＴ層を含むことができる。一態様において、ＰＺＴ層は、該ＰＺＴ層の実質的に平坦な上部表面上に蒸着された電極層８２１を有する。好ましいこの実施形態において、該電極層は、得られたアレイトランスデューサのために接地電極として作用することになる。いくつかのトランスデューサアレイが同時に製造される例において、ＰＺＴは、２．６２５”Ｘ２．６２５”（６６．６７５ｍｍＸ６６．６７５ｍｍ）の標準寸法を有する。組立のこの段階では、ＰＺＴ層の厚さは重要ではない。
【０１４０】
次に、電極層を貫通して、下に位置するＰＺＴ層の中に任意の深さにまで延在する少なくとも１つの対になったウェル、穴、またはビア８２２を形成する。一態様において、対になったウェル、穴、またはビアの中の各ウェル、穴、またはビアを、実質的に互いに平行に配置し、かつ、所定の距離の間隔をおいて配置する。示した例において、２対のウェルをＰＺＴ複合組立品上に形成する。形成された対になったウェル、穴、またはビアを、たとえば、銀エポキシ、はんだ、その他同種類のものなどの導電性材料で埋める。当業者には明らかなとおり、埋められたウェル、穴、またはビアは、電気的に連通している対になった接地バスラインを形成し、したがって、ＰＺＹ層の上部表面上の接地電極の延長部分となる。
【０１４１】
少なくとも１つの整合層８３０を、電極層の上部表面の一部上に搭載する。一態様において、整合層は、電極層の任意の作用表面を実質的に覆う、すなわち、整合層を、電極層の上部表面上に搭載し、それによって、完成されたアレイ組立品の一部を形成することになる電極層の一部を覆う。言うまでもないが、前の好ましい実施形態において前述したとおり、少なくとも１つの整合層を、引き続き、必要に応じて、任意の厚さにラップ仕上げするとよい。
【０１４２】
インターポーザーの底部表面を、一番上の整合層の上部表面に引き続き搭載するとよい。限定ではなく、エポキシまたは粘着フィルムなどの従来の粘着物を使って、インターポーザーを整合層に接合してもよい。インターポーザーを、下に位置する整合層に接合したとき、該インターポーザー内の開口部を介して露出される該整合層の部分上に該粘着物が全く現れないことが望ましい。さらなる態様において、該インターポーザーの型合わせ手段を使用すれば、この例においては、構築された複合組立品の外周縁端部を位置決めすることによって、該構築された複合組立品と該インターポーザーとの位置決めを支援でき、それによって、該複合組立品および該インターポーザーは、該インターポーザーの外周縁端部内の切り欠きの各縁端部に対して実質的に同一平面となる。この態様においては、該インターポーザーの下部表面の少なくとも一部が、該構築された複合組立品の外周縁端部を越えて延在するので、該構築された複合組立品の高さの測定が可能になる。
【０１４３】
次に、ＰＺＴ層の下部表面を、従来通り接地するか、所望の厚さにラップ仕上げする。該厚さは、取り付けたインターポーザーの露出された部分の下部表面を基準にして測定するとよい。この態様において、接地バスライン８２４が、ＰＺＴ層のラップ仕上げされた下部表面上に露出されるまで、ＰＺＴ層の下部表面をラップ仕上げする。言うまでもなく、この態様によって、ＰＺＴ層の上部表面からＰＺＴ層の下部表面へ接地の連通が果たされる。
【０１４４】
ＰＺＴ層の下部表面を所望の厚さにラップ仕上げするとき、オプションとして、ＰＺＴ層の下部表面のラップ仕上げに先立って、インターポーザー内の開口部を一時的に埋めて、構築された複合組立品の構造的剛性を増加させるとよい。ラップ仕上げステップが完了した後、インタ―ポーザーの開口部を埋めた材料を除去すればよい。
【０１４５】
引き続いて、誘電層８４０を従来通りＰＺＴ層のラップ仕上げされた下部表面上に貼り付ける。一例において、誘電層は、所望の厚さの誘電層を作るために好適な回転速度および回転周期で、ラップ仕上げされた表面上に回転塗布できるフォトレジストであるとよい。次に、該誘電層を従来のフォトリソグラフィ技術によって自由にパターン形成するとよい。あるいは、ＰＺＴスタックを、ラップ仕上げまたは研削する前に、制御された深さにダイス加工してエポキシで埋めてもよい、それによって、ＰＺＴをラップ仕上げしたとき、該エポキシ自体が誘電層を形成することになる。この態様において、この方法は、誘電層をもたらす初期の方法とは全く異なり、実質的に平坦な底部表面をもたらすことになる。当業者には明らかなとおり、該２つの方法は結果的に異なる表面形態をまねくとはいえ、これらの方法によって、同一機能を成し遂げる誘電層を備えたＰＺＴスタックが製造される。
【０１４６】
誘電材料からなる対になって対向する細長い細片８４０Ａ、８４０Ｂが、組立プロセス内で形成される各アレイトランスポンダとして画定されるものと考えられる。一態様において、対になって対向する細長い誘電細片は、実質的に互いに平行に配置され、ＰＺＴ層の下部表面上の接地バスライン上の露出された端部間に延在する。さらなる態様において、誘電層を、構築された複合組立品の下部表面上の接地バスラインの少なくとも一部が露出されるように、貼り付ける。
【０１４７】
次の作業において、信号電極８５０を、構築された複合組立品の下部表面上に形成する。好ましい前の実施形態で前述したとおり、信号配線または電極をトランスデューサのアレイ素子のそれぞれに対して設ける。さらに、各信号配線８５０は、ＰＺＴ層の下部表面に直接接続される部分と、誘電層上に貼り付けられる部分とを有する。一態様において、誘電層上に貼り付けられる信号配線の部分は、接合パッド８５２を形成する。言うまでもなく、信号電極を、たとえば、限定はしないが、スパッタリングなどのあらゆる従来の手段によって、レーザー加工および／またはフォトリソグラフィによる任意の深さおよびパターンに形成できることが考えられる。
【０１４８】
オプションとして、インターポーザー上の開口部内の整合層の露出部分は、シールド電極８６０で覆うとよい。別の態様において、該開口部の少なくとも壁部分も覆って、シールド電極の一部を形成するとよい。シールド電極がインターポーザーの上部表面上に延在し、実質的に該開口部を取り囲むことができることも考えられる。シールド電極は、形成されたトランスデューサの接地と連通状態にないが、むしろ、いったんアレイが、医学ケーブル組立品を備えたハウジングの中に完全に詰め込まれたら、システムすなわちシャーシ接地（不図示）との電気的連通状態に置かれるように構成されていることは明らかである。
【０１４９】
引き続いて、構築された複合組立品を、任意の大きさにダイス加工するとよい。図示の例において、構築された複合組立品は、８つの独立した複合組立品にダイス加工するとよい。その後、それらを８つの実用可能なトランスデューサに形成するとよい。この態様において、従来のダイシングソーを使用する場合、ダイシングソーで複合組立品の上部から切断することが望ましい。
【０１５０】
次に、第１切り溝スロットおよび第２切り溝スロットを複合組立品内に形成して、トランスデューサのアレイ素子を画定する。当業者には明らかなとおり、別の好ましい実施形態に対しても上述の通り、第１切り溝スロットおよび第２切り溝スロットを形成するとよい。別の方法において、第１切り溝スロットおよび第２切り溝スロットを形成するプロセスの間、所定の裏打ち材料をＰＺＴ層の下部表面に貼り付けるとよい。この態様において、裏打ち材料の貼り付けおよび切り溝スロットの形成の順序をいくつかの異なった組み合わせで実行して、本明細書で図示しかつ説明したアレイ構造を実現するとよいことが考えられる。
【０１５１】
第１の例において、活性アレイの部分ではない信号電極パターンに近い領域内で、ＰＺＴ表面の底側から該スタックの全厚さを貫通して、レーザー型合わせ機構をレーザー切断するとよい。引き続き、誘電層間の間隙を実質的に覆っているが、信号電極の接合パッドは露出したままにしているＰＺＴの底部表面に裏打ち層を貼り付けるとよい。複合組立品を裏返して、形成された型合わせ機構にレーザーを型合わせするとよい。型合わせ後、第１切り溝スロットおよび第２切り溝スロットを所望の深さまでレーザー加工するとよい。
【０１５２】
別の例において、アレイの部分ではない信号電極パターンに近い領域内で、ＰＺＴ表面の底側から該スタックの全厚さを貫通して、レーザー型合わせ機構をレーザー切断するとよい。次に、該第１切り溝スロットが複合ＰＺＴスタックの上部表面を破らないように、第１切り溝スロットの部分を該ＰＺＴの底部表面から、該複合ＰＺＴスタックの全厚さより小さい深さまでレーザー加工する。その後、裏打ち材料の薄い層を、実質的に誘電層の間の間隙を覆うが、接合パッドは露出したままにしているＰＺＴの底部表面に貼り付けるとよい。レーザーを型合わせ機構に型合わせできるように、複合組立品を裏返すとよい。型合わせ後、第１切り溝スロットおよび第２切り溝スロットをレーザー加工するとよい。この例において、第１切り溝スロットはすでに部分的に底側から形成されたので、これらの切り溝は、レーザー加工の本質である小さいテーパーを示す。もちろん、第２切り溝スロットが該第１切り溝スロットより異なる深さまで延在できることは考えられる。
【０１５３】
上述の通り、第１切り溝および第２切り溝は、レーザーを使用することによって、任意の深さまで加工が可能である。典型的な一態様において、第１切り溝は、シールド電極層を通り、少なくとも１つの整合層を通り、接地電極層を通って、下に位置するＰＺＴ層の少なくとも一部の中に延在できる。第１切り溝および第２切り溝は、上述のとおり、アレイ素子を画定する。
【０１５４】
オプションとして、ＰＺＴ層の下部表面上に配置されている露出された信号配線の一部は、裏打ち層８７０によって覆われるとよい。この態様において、貼り付けられた裏打ち層が誘電層上に延在しないことが望ましく、該貼り付けられた裏打ち層が信号配線のどの接合パッドも覆わないことがより望ましい。
【０１５５】
ここで、図４９を参照すると、図４３および図４７に示したトランスポンダーを取り付ける方法が示される。最初に、トランスポンダーを受け入れるために構成された開口部を画定する実質的に硬質の基板９００を準備する。一例において、該基板を、たとえば、限定はしないが、ＦＲ４、その他同種類のものなどの従来の回路基板材料で形成してもよい。例示的に前述したフレキシブル回路の反対側の端部を、該基板内の開口部の反対側にある基板に取り付け、トランスポンダーの動作受け入れのためのポケット９０２を画定する。
【０１５６】
トランスポンダーのインターポーザーの上部表面の部分を該回路の形成されたポケット内に取り付ける。言うまでもなく、フレキシブル回路およびトランスポンダーは、その後、上部の高い位置から見ると、フレキシブル回路の信号パッドおよび接地パッド、ならびに、トランスポンダーの接合パッドおよび接地バスパッドは、高い位置から見ることが可能であり、容易アクセスできる。この態様において、各パッドおよび接地の相対位置によって、導線結合の使用が可能になり、信号導線結合および接地導線結合が形成できる。導線結合の完成後、すべての結合を従来のグロブトップ剤９０４で覆い、導線結合の完全性を保護できる。
【０１５７】
引き続き、オプションとして、環状筐体９１０をフレキシブル回路の部分に取り付ける。取り付けられた環状筐体を、アレイトランスデューサとグロブトップ信号接合および接地接合とを取り囲むように構成する。次に、環状筐体を裏打ち材料９１２で満たし、形成されたＰＺＴスタックの後ろに適切な厚さの裏打ち層を形成して、組み立てられたトランスデューサをさらに保護するとよい。好ましい一実施形態において、追加の裏打ち層を、ＰＺＴスタックにすでに接触している既存の裏打ち層と同一の複合体で作るとよい。さらなる態様において、最初の裏打ち材料を部分的にサンドペーパーで研き、すなわち粗くして、２つの裏打ち層間のあらゆるはっきりした輪郭の境界面を無くすことが望ましい。
【０１５８】
最終のオプションステップにおいて、レンズは、使用する場合およびすでに取り付け済みでない限り、インターポーザー内に画定された開口部内で整合層の上に位置するシールド電極の一部に取り付けるとよい。
【０１５９】
本発明の範囲または精神を逸脱することなく、さまざまな変更および改変が本発明において可能であることは、当業者には明らかである。本明細書において開示した本発明の仕様および実行を考察することによって、本発明の好ましい別の実施形態が、当業者には明らかとなるであろう。仕様および例は単なる典型例として考えるためのものである。
【図面の簡単な説明】
【０１６０】
【図１】図１は、複数のアレイ素子を示す本発明のアレイ型超音波トランスデューサの好ましい実施形態の斜視図である。
【図２】図２は、図１のアレイ型超音波トランスデューサの複数のアレイ素子の中の１アレイ素子の斜視図である。
【図３】図３は、図２のアレイ素子上に搭載されたレンズを示す斜視図である。
【図４】図４は、本発明のアレイ型超音波トランスデューサの好ましい一実施形態の断面図である。
【図５】図５は、図４に示された好ましい実施形態の拡大断面図である。
【図６】図６は、アレイ型超音波トランスデューサの長手方向軸線Ｌｓを横切って切った図１のアレイ型超音波トランスデューサの典型的な部分断面図であり、第１整合層、圧電層、誘電層を貫通し裏打ち層の中に延在する複数の第１および第２切り溝スロットを示す。
【図７】図７は、アレイ型超音波トランスデューサの長手方向軸線Ｌｓを横切って切った図１のアレイ型超音波トランスデューサの典型的な部分断面図であり、第１および第２整合層、圧電層、誘電層を貫通し裏打ち層の中に延在する複数の第１および第２切り溝スロットを示す。
【図８】図８は、アレイ型超音波トランスデューサの長手方向軸線Ｌｓを横切って切った図１のアレイ型超音波トランスデューサの典型的な部分断面図であり、第１および第２整合層、圧電層、誘電層を貫通し、レンズおよび裏打ち層の中に延在する複数の第１および第２切り溝スロットを示す。
【図９】図９は、アレイ型超音波トランスデューサの長手方向軸線Ｌｓを横切って切った図１のアレイ型超音波トランスデューサの典型的な部分断面図であり、第１および第２整合層、圧電層、誘電層を貫通し、レンズおよび裏打ち層の中に延在する複数の第１および第２切り溝スロットを示し、このような構成において、この例では、複数の第２切り溝スロットは、複数の第１切り溝スロットより狭い。
【図１０】図１０は、アレイ型超音波トランスデューサの長手方向軸線Ｌｓを横切って切った図１のアレイ型超音波トランスデューサの典型的な部分断面図であり、第１および第２整合層、圧電層、誘電層を貫通し、レンズおよび裏打ち層の中に延在する複数の第１切り溝スロットを示し、かつ第１および第２整合層を貫通し、レンズおよび圧電層の中に延在する複数の第２切り溝スロットをさらに示す。
【図１１】図１１は、アレイ型超音波トランスデューサの長手方向軸線Ｌｓを横切って切った図１のアレイ型超音波トランスデューサの典型的な部分断面図であり、第１および第２整合層、圧電層、誘電層を貫通し、レンズおよび裏打ち層の中に延在する複数の第１切り溝スロットを示し、かつ誘電層を貫通し、圧電層の中に延在する複数の第２切り溝スロットをさらに示す。
【図１２Ａ】図１２Ａ〜図１２Ｇは、本発明のアレイ型超音波トランスデューサの好ましい実施形態を作るための典型的な方法を示す。
【図１２Ｂ】図１２Ａ〜図１２Ｇは、本発明のアレイ型超音波トランスデューサの好ましい実施形態を作るための典型的な方法を示す。
【図１２Ｃ】図１２Ａ〜図１２Ｇは、本発明のアレイ型超音波トランスデューサの好ましい実施形態を作るための典型的な方法を示す。
【図１２Ｄ】図１２Ａ〜図１２Ｇは、本発明のアレイ型超音波トランスデューサの好ましい実施形態を作るための典型的な方法を示す。
【図１２Ｅ】図１２Ａ〜図１２Ｇは、本発明のアレイ型超音波トランスデューサの好ましい実施形態を作るための典型的な方法を示す。
【図１２Ｆ】図１２Ａ〜図１２Ｇは、本発明のアレイ型超音波トランスデューサの好ましい実施形態を作るための典型的な方法を示す。
【図１２Ｇ】図１２Ａ〜図１２Ｇは、本発明のアレイ型超音波トランスデューサの好ましい実施形態を作るための典型的な方法を示す。
【図１３】図１３は、トランスデューサの周波数応答のグラフ図を示す。
【図１４】図１４は、トランスデューサの時間応答のグラフ図を示す。
【図１５】図１５は、図１２Ｇの典型的なＰＺＴスタックのグラフ解析であり、最適設計領域を赤色で示す。この解析は、図１２Ｇに示した典型的なＰＺＴスタックに対するものであり、別のスタック設計と比較するための基準線を表す。
【図１６】図１６は、上部非極性ＰＺＴと下部極性ＰＺＴ層との間に置かれた結合層を有するＰＺＴスタックの好ましい別の実施形態の正面断面図であり、このような構成において、ＰＺＴ層は、実質的に類似の音響インピーダンスを有する。アレイのピッチは、２ｘ（ｗｅ）＋ｗｋ１＋ｗｋ２として定義される。ただし、ｗｅ（ｗｅｌｅｍｅｎｔとも表示される）は、サブダイス素子の幅であり、ｗｋ１およびｗｋ２は、それぞれ第１および第２切り溝スロットの幅である。
【図１７】図１７は、８μｍの第１切り溝幅ｗｋ１および８μｍの第２切り溝幅ｗｋ２を有し、かつ好ましい設計領域を赤色で示す図１６の典型的なＰＺＴスタックのグラフ解析である。
【図１８】図１８は、８μｍの第１切り溝幅ｗｋ１および５μｍの第２切り溝幅ｗｋ２を有し、かつ好ましい設計領域を赤色で示す図１６の典型的なＰＺＴスタックのグラフ解析である。
【図１９】図１９は、８μｍの第１切り溝幅ｗｋ１および５μｍの第２切り溝幅ｗｋ２を有し、かつ帯域幅が素子の幅および上部非極性ＰＺＴの厚さによってどれだけ影響される可能性があるかを示す図１９の典型的なＰＺＴスタックのグラフ解析である。
【図２０】図２０は、８μｍの第１切り溝幅ｗｋ１および５μｍの第２切り溝幅ｗｋ２を有し、かつ−６ｄＢ閾値におけるパルス応答に対して、パルス幅が素子の幅および上部非極性ＰＺＴの厚さによってどれだけ影響される可能性があるかを示す図１６の典型的なＰＺＴスタックのグラフ解析である。
【図２１】図２１は、８μｍの第１切り溝幅ｗｋ１および５μｍの第２切り溝幅ｗｋ２を有し、かつ−２０ｄＢ閾値におけるパルス応答に対して、パルス幅が素子の幅および上部非極性ＰＺＴの厚さによってどれだけ影響される可能性があるかを示す図１６の典型的なＰＺＴスタックのグラフ解析である。
【図２２】図２２は、８μｍの第１切り溝幅ｗｋ１および５μｍの第２切り溝幅ｗｋ２を有し、かつ中央周波数が素子の幅および上部非極性ＰＺＴの厚さによってどれだけ影響される可能性があるかを示す図１６の典型的なＰＺＴスタックのグラフ解析である。
【図２３】図２３は、８μｍの第１切り溝幅ｗｋ１および５μｍの第２切り溝幅ｗｋ２を有し、かつ通過帯域内リップルが素子の幅および上部非極性ＰＺＴの厚さによってどれだけ影響される可能性があるかを示す図１６の典型的なＰＺＴスタックのグラフ解析である。
【図２４】図２４は、８μｍの第１切り溝幅ｗｋ１および５μｍの第２切り溝幅ｗｋ２を有し、かつパルスサイドローブ抑圧が素子の幅および上部非極性ＰＺＴの厚さによってどれだけ影響される可能性があるかを示す図１６の典型的なＰＺＴスタックのグラフ解析である。
【図２５Ａ】図２５Ａ〜２５Ｃは、本発明の典型的な概略ＰＺＴスタックの典型的な上面図、底面図、および断面図である。上面図は、ＰＺＴスタックの上部および底部において、上に位置するレンズから外方に延在する接地電気層の部分を示す。底面図は、長手方向に延在する縁端部において、個別の信号電極素子（言うまでもなく、個別化された信号電極素子、すなわち、ＰＺＴスタックの素子ごとに１つの信号電極を示す線は、ＰＺＴの中央部分に示されていない）間の誘電層の露出部分を示す。
【図２５Ｂ】図２５Ａ〜２５Ｃは、本発明の典型的な概略ＰＺＴスタックの典型的な上面図、底面図、および断面図である。上面図は、ＰＺＴスタックの上部および底部において、上に位置するレンズから外方に延在する接地電気層の部分を示す。底面図は、長手方向に延在する縁端部において、個別の信号電極素子（言うまでもなく、個別化された信号電極素子、すなわち、ＰＺＴスタックの素子ごとに１つの信号電極を示す線は、ＰＺＴの中央部分に示されていない）間の誘電層の露出部分を示す。
【図２５Ｃ】図２５Ａ〜２５Ｃは、本発明の典型的な概略ＰＺＴスタックの典型的な上面図、底面図、および断面図である。上面図は、ＰＺＴスタックの上部および底部において、上に位置するレンズから外方に延在する接地電気層の部分を示す。底面図は、長手方向に延在する縁端部において、個別の信号電極素子（言うまでもなく、個別化された信号電極素子、すなわち、ＰＺＴスタックの素子ごとに１つの信号電極を示す線は、ＰＺＴの中央部分に示されていない）間の誘電層の露出部分を示す。
【図２６Ａ】図２６Ａは、図２５Ａ〜図２５ＣのＰＺＴスタック用のインターポーザーの上面図である。該図は、トランスデューサの中央開口部近傍から外方に延在する電気配線と、該インターポーザーの上部分および底部分に配置された接地電気配線とを示す。該図は、該インターポーザーの表面部分上に配置された誘電層を示し、該誘電層は、該インターポーザーの長手方向軸線に平行な軸線に沿って千鳥に配置されたウェルのアレイを画定し、各ウェルは、該インターポーザーの電気配線と連通している。さらに該図は、誘電層内の各ウェル内に取り付けられたはんだペーストのボールバンプをさらに示し、それによって、ＰＺＴスタックを誘電層上に搭載して加熱したとき、はんだが溶けて個別の素子信号電極と該インターポーザー上の個別の配線との間で望ましい電気的導通が形成されるようになる、すなわち、該ウェルが該ウェルの領域内にはんだを保持するのに役立つ。
【図２６Ｂ】図２６Ｂは、誘電層の千鳥に配置されたウェルと、図２６Ａの該下に位置するインターポーザーの電気配線との部分拡大図であり、該ウェルは、はんだペーストのボールバンプを受け入れる構造になっている。
【図２７】図２７Ａは、図２６Ａの誘電層およびインターポーザー上に搭載された図２５ＡのＰＺＴスタックの上面図である。図２７Ｂは、図２６Ａの誘電層およびインターポーザー上に搭載された図２５ＡのＰＺＴスタックの上面図であり、該ＰＺＴスタックと該下に位置するインターポーザーとの間の取り付け関係を示すために、該ＰＺＴスタックを透明な層として示す。該ＰＺＴ層と該インターポーザーとの間に搭載されたはんだペーストのボールバンプは、各素子信号電極と該インターポーザー上の電気配線との間に電気接続を形成する。
【図２８Ａ】図２８Ａは、本発明のトランスデューサを搭載するための典型的な回路基板の概略上面図であり、該回路基板は、該基板上に形成された複数の基板電気配線を有し、各基板電気配線は、該トランスデューサの電気配線に連結できるように構成された近位端部と、たとえば、信号通信用ケーブルなどのコネクタに連結できるように構成された遠位端部とを有する。
【図２８Ｂ】図２８Ｂは、７５マイクロメートルピッチを有する典型的な２５６素子アレイを搭載するための典型的な回路基板の上面図である。
【図２８Ｃ】図２８Ｃは、該回路基板の下に位置する接地層と連通する図２８Ｂの該回路基板のビアの上面図である。
【図２９】図２９は、典型的な回路基板の一部の上面図であり、領域Ａにおいては、回路基板の接地パッドに順次導線接合されるインターポーザー上の電気配線に導線接合されたトランスデューサの接地電極層を示し、さらに、領域Ｂにおいては、回路基板の個別の基板電気配線に導線接合されたトランスデューサの個別の電気配線を示す。
【図３０Ａ】図３０Ａは、図２９の領域Ａの部分拡大断面図であり、はんだペーストのボールバンプの周り、およびＰＺＴスタックとインターポーザーとの間に配置された誘電層を示す。
【図３０Ｂ】図３０Ｂは、図２９の領域Ｂの部分拡大断面図であり、ＰＺＴスタックとインターポーザーとの間の誘電層を示す。
【図３１】図３１Ａおよび図３１Ｂは、回路基板の一部に取り付けられた典型的なトランスデューサの部分断面図である。
【図３２】図３２は、回路基板の一部に取り付けられた典型的なトランスデューサの領域Ｂの拡大部分図である。
【図３３】図３３は、インターポーザーを含まないトランスデューサの部分拡大断面図である。該図は、下に位置する回路基板上に取り付けられたはんだペーストのボールバンプを示し、各ボールバンプは該回路基板の１つの基板電気配線上に取り付けられている。および該図は、該ボールバンプ上に搭載されているＰＺＴスタックを示し、それによって、該ＰＺＴスタックの各素子信号電極は、各ボールバンプを介して、該回路基板の各基板電気配線と電気的導通するようになっている。
【図３４Ａ】図３４Ａは、図３３の部分拡大断面図であり、回路基板の接地パッドに導線接合された、インターポーザーなしのトランスデューサの接地電極層を示す。
【図３４Ｂ】図３４Ｂは、図３３の部分拡大断面図であり、回路基板の電気配線とＰＺＴスタックの素子信号電極との間に配置されかつそれらの間で電気的連通するボールバンプを示す。
【図３５】図３５は、インターポーザーの周辺縁端部の一部に複数の開口部を画定して、それら開口部上に位置決め手段を示した典型的なインターポーザーの上面概略図である。
【図３６】図３６は、接地電極層を貫通して下に位置するＰＺＴスタックの中に所定の距離まで延在し、導電性材料でファイルされた複数のトラフを示すＰＺＴスタックの上面概略図である。
【図３７】図３７は、ＰＺＴスタックの上部表面の一部の上に取り付けられた少なくとも１つの整合層を示す図３６のＰＺＴスタックの上面概略図である。
【図３８】図３８は、図３５のインターポーザーの下に位置し、かつそれに接続された図３７のＰＺＴスタックの底面概略図である。該図は、該インターポーザーに接続された少なくとも１つの整合層を示す。および該図は、図３７のＰＺＴスタックの底表面が所望の厚さにラップ仕上げされた後、接地電極層と電気的連通する接地バスラインの遠位端部が露出される該ＰＺＴスタックの底表面を示す。
【図３９】図３９は、図３８のＰＺＴスタックの底表面の一部上に誘電層がパターン成形された後の図３８のＰＺＴスタックの底面概略図であり、このような構成において、誘電層は、接地バスラインの露出された遠位端部と非接触状態である。
【図４０】図４０は、ＰＺＴスタックの底表面および誘電層の一部上に信号電極層がパターン成形された後の図３９のＰＺＴスタックの底面概略図である。
【図４１】図４１は、インターポーザー内の開口部を取り囲む該インターポーザーの一部上にシールド電極がパターン成形された後の図４０のＰＺＴスタックの上面概略図であり、この例における該シールド電極は、該インターポーザーの該開口部内に露出されている整合層に接続される。
【図４２】図４２は、該スタックが、個別の超音波トランスデューサアレイにダイス加工された後の図４１のＰＺＴスタックの底面概略図であり、該ＰＺＴスタックの底表面上の接地バスラインの露出端部および信号電極層の電気配線を示す。
【図４３】図４３は、図４２のＰＺＴスタックの底面概略図であり、接地バスラインを回路の接地に接続し、かつ信号電極層の電気配線の接合パッドを該回路の信号線に接続する典型的な導線接合リード線を示し、および該ＰＺＴスタック内に画定されたアレイ素子の下に位置し、かつ該アレイ素子に接続されている電気配線の部分を覆う裏打ちを示す。
【図４４】図４４は、インターポーザーとシールド電極が除去され、かつ第１および第２切り溝が図４３のＰＺＴスタック内に形成されている状態の図４３の該ＰＺＴスタック内にある複数のアレイ素子の中の１アレイ素子の概略斜視断面図である。
【図４５】図４５は、シールド電極が除去され、かつ第１および第２切り溝が図４３のＰＺＴスタック内に形成されている状態の図４３の該ＰＺＴスタック内にある複数のアレイ素子の中の１アレイ素子の概略斜視断面図である。
【図４６】図４６は、第１および第２切り溝が図４３のＰＺＴスタック内に形成された後の図４３の該ＰＺＴスタック内にある複数のアレイ素子の中の１アレイ素子の概略斜視断面図である。
【図４７】図４７は、レンズがシールド電極に接触した状態でインターポーザーの開口部内に取り付けられている図４６のＰＺＴスタック内にある複数のアレイ素子の中の１アレイ素子の概略斜視図である。
【図４８】図４８は、ＰＺＴスタックに取り付けられた追加の裏打ち層を備えた図４７の該ＰＺＴスタック内にある複数のアレイ素子の中の１アレイ素子の概略斜視図である。
【図４９】図４９は、フレックス回路に対して搭載され、かつ該回路と電気的連通するトランスデューサの概略断面図である。
【図１】
2009515439.tif 000003
【図２】
2009515439.tif 000004
【図３】
2009515439.tif 000005
【図４】
2009515439.tif 000006
【図５】
2009515439.tif 000007
【図６】
2009515439.tif 000008
【図７】
2009515439.tif 000009
【図８】
2009515439.tif 000010
【図９】
2009515439.tif 000011
【図１０】
2009515439.tif 000012
【図１１】
2009515439.tif 000013
【図１２ａ】
2009515439.tif 000014
【図１２Ｂ】
2009515439.tif 000015
【図１２ｃ】
2009515439.tif 000016
【図１２Ｄ】
2009515439.tif 000017
【図１２ｅ】
2009515439.tif 000018
【図１２ｆ】
2009515439.tif 000019
【図１２ｇ】
2009515439.tif 000020
【図１３】
2009515439.tif 000021
【図１４】
2009515439.tif 000022
【図１５】
2009515439.tif 000023
【図１６】
2009515439.tif 000024
【図１７】
2009515439.tif 000025
【図１８】
2009515439.tif 000026
【図１９】
2009515439.tif 000027
【図２０】
2009515439.tif 000028
【図２１】
2009515439.tif 000029
【図２２】
2009515439.tif 000030
【図２３】
2009515439.tif 000031
【図２４】
2009515439.tif 000032
【図２５Ａ】
2009515439.tif 000033
【図２５Ｂ】
2009515439.tif 000034
【図２５Ｃ】
2009515439.tif 000035
【図２６Ａ】
2009515439.tif 000036
【図２６Ｂ】
2009515439.tif 000037
【図２７】
2009515439.tif 000038
【図２８Ａ】
2009515439.tif 000039
【図２８Ｂ】
2009515439.tif 000040
【図２８Ｃ】
2009515439.tif 000041
【図２９】
2009515439.tif 000042
【図３０Ａ】
2009515439.tif 000043
【図３０Ｂ】
2009515439.tif 000044
【図３１】
2009515439.tif 000045
【図３２】
2009515439.tif 000046
【図３３】
2009515439.tif 000047
【図３４Ａ】
2009515439.tif 000048
【図３４Ｂ】
2009515439.tif 000049
【図３５】
2009515439.tif 000050
【図３６】
2009515439.tif 000051
【図３７】
2009515439.tif 000052
【図３８】
2009515439.tif 000053
【図３９】
2009515439.tif 000054
【図４０】
2009515439.tif 000055
【図４１】
2009515439.tif 000056
【図４２】
2009515439.tif 000057
【図４３】
2009515439.tif 000058
【図４４】
2009515439.tif 000059
【図４５】
2009515439.tif 000060
【図４６】
2009515439.tif 000061
【図４７】
2009515439.tif 000062
【図４８】
2009515439.tif 000063
【図４９】
2009515439.tif 000064
【国際調査報告】
2009515439.tif 000065
2009515439.tif 000066
2009515439.tif 000067
2009515439.tif 000068
2009515439.tif 000069