(57)【要約】  被試験デバイス（ＤＵＴ）に出力電圧を与える装置は、所定のスイングを有する波形を与える基準波形発生器であって、波形はデータに基づいているアナログ信号を含む、基準波形発生器と、波形を受信し、スケーリング係数を用いて波形をスケーリングして、スケーリングされた波形を生成すると共に、スケーリングされた波形に対応する電流を生成するデジタル−アナログ変換器（ＤＡＣ）と、ＤＵＴに至る回路パスに接続される抵抗性回路であって、電流は抵抗性回路の中を流れて電圧降下を引き起こす、抵抗性回路とを備える。出力電圧は、少なくとも部分的には、電圧降下に基づく。
2009503500.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイス（ＤＵＴ）に出力電圧を与える装置において、
所定のスイングを有する波形を与える基準波形発生器であって、該波形はデータに基づいているアナログ信号を含む、基準波形発生器と、
前記波形を受信し、スケーリング係数を用いて該波形をスケーリングして、スケーリングされた波形を生成すると共に、該スケーリングされた波形に対応する電流を生成するデジタル−アナログ変換器（ＤＡＣ）と、
前記ＤＵＴに至る回路パスに接続される抵抗性回路であって、前記電流は該抵抗性回路を流れて電圧降下を生じさせ、前記出力電圧は、少なくとも部分的には、前記電圧降下に基づく、抵抗性回路と、
を備える装置。
【請求項２】
前記ＤＡＣはプログラム可能であり、
前記装置は、さらに前記ＤＡＣに前記スケーリング係数を与える処理デバイスを備える、請求項１に記載の装置。
【請求項３】
前記データを受信すると共に、該データのタイミングを調整して、該タイミングが前記ＤＵＴのタイミング要件に適合するようにする、フォーマッタをさらに備える、請求項１に記載の装置。
【請求項４】
前記データを格納するベクトルメモリであって、該データと共にタイミング情報を含む、ベクトルメモリと、
前記フォーマッタに前記タイミング要件を与える処理デバイスと、
をさらに備え、
前記フォーマッタは、前記データの前記タイミングが前記ＤＵＴの前記タイミング要件に適合するように前記タイミング情報を変更する、請求項３に記載の装置。
【請求項５】
少なくとも１つの所定の電圧を与える電圧ドライバをさらに備え、
前記出力電圧は前記所定の電圧にも基づく、請求項１に記載の装置。
【請求項６】
前記出力電圧は、前記所定の電圧と前記電圧降下との間の差に基づく、請求項５に記載の装置。
【請求項７】
前記所定のスイングは、前記ＤＵＴへの回路パス上で生じる損失を考慮している、請求項１に記載の装置。
【請求項８】
被試験デバイス（ＤＵＴ）に出力電圧を与える装置において、
所定のスイングを有する波形を受信し、スケーリング係数を用いて該波形をスケーリングして、スケーリングされた波形を生成すると共に、該スケーリングされた波形に対応する電流を生成するデジタル−アナログ変換器（ＤＡＣ）と、
前記ＤＵＴに至る回路パスに接続される抵抗性回路であって、該抵抗性回路に流れる電流が電圧降下を生じさせる、抵抗性回路と、
所定の電圧を与える電圧ドライバであって、前記出力電圧は、該所定の電圧及び前記電圧降下のうちの少なくとも一方に基づく、電圧ドライバと、
を備える装置。
【請求項９】
前記電流が生成されないように前記ＤＡＣを制御する処理デバイスをさらに備え、
前記電流が生成されないとき、前記出力電圧は、前記所定の電圧に基づき、前記電圧降下には基づかない、請求項８に記載の装置。
【請求項１０】
前記電圧ドライバは、複数の所定の電圧を与えるようにプログラム可能であり、前記出力電圧は該複数の所定の電圧の１つに基づく、請求項８に記載の装置。
【請求項１１】
前記ＤＡＣはプログラム可能であり、
前記装置は、さらに前記ＤＡＣに前記スケーリング係数を与える処理デバイスを備える、請求項８に記載の装置。
【請求項１２】
データを受信すると共に、該データのタイミングを調整して、該タイミングが前記ＤＵＴのタイミング要件に適合するようにするフォーマッタをさらに備え、
前記波形は前記データに基づく、請求項８に記載の装置。
【請求項１３】
前記データを格納するベクトルメモリであって、該データと共にタイミング情報を含むベクトルメモリと、
前記フォーマッタに前記タイミング要件を与える処理デバイスと、
をさらに備え、
前記フォーマッタは、前記データの前記タイミングが前記ＤＵＴの前記タイミング要件に適合するように、前記タイミング情報を変更する、請求項１２に記載の装置。
【請求項１４】
前記スケーリングは、前記波形のスイング及び該波形の減衰のうちの少なくとも一方を変更することを含む、請求項８に記載の装置。
【請求項１５】
被試験デバイス（ＤＵＴ）に出力電圧を与える方法であって、
所定のスイングを有する波形を生成し、
前記波形をスケーリングして、スケーリングされた波形を生成し、デジタル的にプログラミングされるスケーリング係数を用いて実行され、それによって、前記所定のスイングを変更し、該スケーリングの結果として、前記スケーリングされた波形に対応する出力電流が生成され、
前記出力電流に基づいて前記出力電圧を生成する、
ことを含む方法。
【請求項１６】
前記出力電圧の生成は、
抵抗性回路の中に前記電流を流して、電圧降下を生じさせ、
所定の電圧を前記電圧降下だけ減少させて、前記出力電圧を生成する、
ことを含む、請求項１５に記載の方法。
【請求項１７】
電圧ドライバから前記所定の電圧を受信し、該所定の電圧は、前記電圧ドライバから入手可能な複数の電圧のうちの１つを含むことをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記波形は、前記ＤＵＴへの回路パスにおいて生じる損失を考慮に入れるように生成される、請求項１５に記載の方法。
【請求項１９】
メモリからデータを受信し、
前記ＤＵＴのタイミングに適合するように前記データのタイミングを変更する、
ことをさらに含み、
前記波形は、タイミングを変更されたデータから生成される、請求項１５に記載の方法。
【請求項２０】
前記波形はアナログであり、前記スケーリングは、デジタル−アナログ変換器（ＤＡＣ）を用いて実行される、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概括的にはプログラマブルピンエレクトロニクスドライバに関する。
【背景技術】
【０００２】
自動試験装置（ＡＴＥ）は典型的には、半導体、電気回路及びプリント回路基板アセンブリのようなデバイスを試験するための自動化された装置であり、通常はコンピュータによって駆動される。ＡＴＥによって試験されるデバイスは、被試験デバイス（ＤＵＴ）と呼ばれる。
【０００３】
ＡＴＥはＤＵＴに電圧信号を出力し、それらの信号に対するＤＵＴの反応をモニタする。しかしながら、異なるデバイスは異なる電圧スイングを必要とする。たとえば、旧型のデバイスは相対的に大きな電圧スイング、たとえば約０Ｖ〜５Ｖを用いる。新型のデバイス、特に差動スイングに対応するデバイスになると、はるかに小さな電圧スイングしか必要としない。たとえば、新型のデバイスの中には、０．８Ｖスイング、又はさらには０．２Ｖスイングしか必要としないものもある。
【０００４】
相対的に大きな電圧スイングのために特に設計されるＡＴＥは、信号品質を維持しながら、新型のデバイスの小さな電圧スイング要件を満たすのが難しい。すなわち、そのようなＡＴＥは相対的に大きなトランジスタを使用しているので、信号品質に悪影響を及ぼすことなく、小さな電圧スイングを生み出すことが難しい。このような状況において、信号品質は、たとえば、立ち上がり時間、電圧のオーバーシュート又はアンダーシュート、整定時間、整合立ち上がり時間及び立ち下がり時間のような多数のパラメータに関して定義されることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、ＤＵＴに出力電圧を与えるように構成されるプログラマブルピンエレクトロニクスドライバを実現するための、コンピュータプログラム製品を含む装置及び方法を提供する。
【課題を解決するための手段】
【０００６】
一態様において、本発明は、概括的には被試験デバイス（ＤＵＴ）に出力電圧を与える装置を対象とする。当該装置は、所定のスイングを有する波形を与える基準波形発生器であって、波形がデータに基づいているアナログ信号を含む、基準波形発生器と、波形を受信し、スケーリング係数（倍率）を用いて波形をスケーリングして、スケーリングされた波形を生成すると共に、スケーリングされた波形に対応する電流を生成するデジタル−アナログ変換器（ＤＡＣ）と、ＤＵＴに至る回路パスに接続される抵抗性回路とを備える。電流は抵抗性回路の中を流れて電圧降下を引き起こす。出力電圧は、少なくとも部分的には、電圧降下に基づく。この態様は、以下の特徴のうちの１つ又は複数も含むことができる。
【０００７】
ＤＡＣはプログラム可能にすることができる。装置は、ＤＡＣにスケーリング係数を与える処理デバイスを備えることができる。フォーマッタは、データを受信することができ、データのタイミングを調整して、その結果、タイミングがＤＵＴのタイミング要件に適合するようにすることができる。
【０００８】
装置は、データを格納するベクトルメモリであって、データと共にタイミング情報を含む、ベクトルメモリと、フォーマッタにタイミング要件を与える処理デバイスとを備えることができる。フォーマッタは、データのタイミングがＤＵＴのタイミング要件に適合するようにタイミング情報を変更することができる。電圧ドライバは、少なくとも１つの所定の電圧を与えることができる。出力電圧は、所定の電圧にも基づくことができる。出力電圧は、所定の電圧と電圧降下との間の差に基づくことができる。所定のスイングは、ＤＵＴへの回路パス上で引き起こされる損失を考慮に入れることができる。
【０００９】
別の態様において、本発明は、概括的にはＤＵＴに出力電圧を与える装置を対象とする。当該装置は、所定のスイングを有する波形を受信し、スケーリング係数を用いて波形をスケーリングして、スケーリングされた波形を生成すると共に、スケーリングされた波形に対応する電流を生成するＤＡＣを備える。抵抗性回路は、ＤＵＴに至る回路パスに接続され、抵抗性回路の中を電流が流れ、電圧降下を引き起こす。電圧ドライバは、所定の電圧を与える。出力電圧は、所定の電圧及び電圧降下のうちの少なくとも一方に基づく。この態様は、以下の特徴のうちの１つ又は複数も含むことができる。
【００１０】
処理デバイスは、電流が生成されないようにＤＡＣを制御することができる。電流が生成されないときに、出力電圧は、所定の電圧に基づくことができ、電圧降下には基づかない。電圧ドライバは、複数の所定の電圧を与えるようにプログラム可能にすることができる。出力電圧は複数の所定の電圧のうちの１つに基づくことができる。ＤＡＣはプログラム可能であることができる。装置は、ＤＡＣにスケーリング係数を与える処理デバイスをさらに備えることができる。
【００１１】
装置は、データを受信すると共に、データのタイミングを調整して、タイミングがＤＵＴのタイミング要件に適合するようにするフォーマッタを備えることができる。波形はそのデータに基づくことができる。ベクトルメモリは、データを格納することができ、データと共にタイミング情報を含む。処理デバイスは、フォーマッタにタイミング要件を与えることができる。フォーマッタは、データのタイミングがＤＵＴのタイミング要件に適合するように、タイミング情報を変更することができる。スケーリング係数を用いて波形をスケーリングすることは、波形のスイング及び波形の減衰のうちの少なくとも一方を変更することを含むことができる。
【００１２】
別の態様において、本発明は、概括的にはＤＵＴに出力電圧を与える方法を対象とする。当該方法は、所定のスイングを有する波形を生成すること、及び波形をスケーリングして、スケーリングされた波形を生成し、デジタル形式でプログラミングされるスケーリング係数を用いて実行され、それによって、所定のスイングを変更し、当該スケーリングすることの結果として、スケーリングされた波形に対応する出力電流を生成することを含む。この方法は、出力電流に基づいて出力電圧を生成することも含むことができる。この態様は、以下の特徴のうちの１つ又は複数も含むことができる。
【００１３】
出力電圧の生成は、抵抗性回路の中に電流を流して、電圧降下を引き起こすこと、及び所定の電圧を電圧降下だけ減少させて、出力電圧を生成することを含むことができる。電圧ドライバから所定の電圧を受信することが可能である。所定の電圧は、電圧ドライバから入手可能な複数の電圧のうちの１つであることができる。
【００１４】
波形は、ＤＵＴへの回路パスにおいて生じる損失を考慮に入れるように生成することができる。この方法は、メモリからデータを受信すること、及びＤＵＴのタイミングに適合するようにデータのタイミングを変更することをさらに含むことができる。波形は、タイミングを変更されたデータから生成することができる。波形はアナログにすることができ、スケーリングは、デジタル−アナログ変換器（ＤＡＣ）を用いて実行することができる。
【００１５】
添付の図面及び以下の説明において、１つ又は複数の例示の詳細を述べる。本発明のさらなる特徴、態様及び利点は、その説明、図面及び特許請求の範囲から明らかになるであろう。
【００１６】
種々の図面における類似の参照符号は類似の構成要素を示す。
【発明を実施するための最良の形態】
【００１７】
図１は、ＤＵＴ１２を試験するためのＡＴＥ１１内の回路１０のブロック図である。回路１０は、ＤＵＴ１２に、そのＤＵＴの要件に適合する出力電圧を与える際に用いられる。その際、異なるＤＵＴは、異なる電圧スイング要件を有することがある。これは、基本的には、異なるＤＵＴが、異なる電圧レベルを「ハイ」信号及び「ロー」信号として認識することがあることを意味する。たとえば、背景技術において言及したように、旧型のＤＵＴは、０Ｖ及び５Ｖをハイ電圧及びロー電圧として認識することがあるのに対して、新型のＤＵＴは、０Ｖ及び０．８Ｖをハイ電圧及びロー電圧として認識することがある。後で詳細に説明するように、回路１０は、出力電圧がＤＵＴ１２の要件に適合するように、出力電圧、すなわちノード１４における電圧をレギュレートする。
【００１８】
回路１０は、フォーマッタ１５と、基準波形発生器１６と、デジタル−アナログ変換器（ＤＡＣ）１７と、ＤＵＴへの回路パス上にある抵抗性回路１８と、電圧ドライバ１９と、処理デバイス２０とを備える。処理デバイス２０として、限定はしないが、マイクロプロセッサ、マイクロコントローラ、ＦＰＧＡ（field programmable gate array:フィールドプログラマブルゲートアレイ）のようなプログラマブルロジック、及びデジタル信号プロセッサ（ＤＳＰ）を含む、命令を実行することができる任意のタイプのデジタルデバイスを用いることができる。処理デバイス２０は、自らの命令を格納することができるか、又はメモリ２１のような外部命令源から命令を読み出すことができる。処理デバイス２０は、ＡＴＥ１１内の機能を実行するための命令を実行する。
【００１９】
ＡＴＥ１１内の処理デバイス２０によって実行される機能の中には、ＤＡＣ１７の制御がある。具体的には、処理デバイス２０は、入力波形をスケーリングするために用いられる倍率（スケーリング係数）でＤＡＣ１７をプログラミングする。ここで、「スケーリング」は、ある態様で波形のサイズ及び／又は形状に影響を及ぼすことを意味する。たとえば、ＤＡＣ１７は、波形の大きさ及び／又は減衰を増減することができる。処理デバイス２０によって用いられるスケーリング係数は、ＤＵＴ１２の電圧要件に対応する。すなわち、スケーリング係数は、出力ノード１４における電圧がＤＵＴ１２の電圧スイング要件を満たすように選択される。ＤＡＣ１７は、デジタルプログラミングデータを受け入れるように構成され、それにより、処理デバイス２０を用いて、ＤＡＣを比較的容易にプログラミングできるようにする。
【００２０】
フォーマッタ１５は、ＤＵＴ１２に転送されるべきデータを受信し、受信したデータのタイミングがＤＵＴ１２の要件に適合するように、そのタイミングを調整する。そのデータは任意のタイプから成ることができる。たとえば、そのデータとして、ＤＵＴの態様を試験するために、ＡＴＥからＤＵＴに転送されることになる試験データとすることができる。別法では、そのデータは、ＤＵＴが動作するように、又はさらに進んだ試験が行われるようにＤＵＴをプログラミングするために用いることができる。
【００２１】
ＤＵＴに転送されるべきデータは、ベクトルメモリ２２のようなメモリに格納することができる。そのデータと共に、タイミング情報も格納することができる。タイミング情報は、たとえば、データのビット間の時間的な関係を指示することができる。処理デバイス２０が、データ及びそのタイミング情報を、メモリ２２からフォーマッタ１５に転送する。フォーマッタ１５において、タイミング情報は、データのタイミングがＤＵＴ１２のタイミング要件に適合するように変更される。処理デバイス２０が、ＤＵＴ１２のタイミング要件に適合するようにフォーマッタ１５をプログラミングすることができるか、又はフィーマッタ１５が、ＤＵＴ１２のタイミング要件をハードコードされることができる。たとえば、フォーマッタ１５は、データをフォーマットして、そのデータがＤＵＴ１２によって要求されるとおりに出力されるように、たとえば、５ｎｓ、１０ｎｓ毎等に１ビットを出力することができるようにプログラミングされることができる。
【００２２】
フォーマッタ１５は、適当なタイミングのデータを基準波形発生器１６に出力する。基準波形発生器１６は、データのビット毎に、所定のスイングを有する基準波形を生成する。より具体的には、基準波形発生器１６は、フォーマッタ１５によって出力されるデータ内のビットを特定し、それらのビットを所定の基準波形で置き換える。したがって、基準波形発生器１６の出力はアナログ信号であり、それは、所定の電圧スイング及び適当なＤＵＴタイミングを有する。
【００２３】
基準波形発生器１６は、基準波形を生成及び適用するときに、ＤＵＴ１２への回路パス２４上で生じる損失も考慮に入れることができる。これは、プリエンファシスとして知られている。プリエンファシスは、ＤＵＴへのパス内の損失を補償するために、波形の特性を変更する、たとえばその振幅を大きくすることを含む。したがって、その波形がＤＵＴに達するとき、回路パス２４上で損失が生じる結果として、その波形は適当な特性を有するであろう。
【００２４】
ＤＡＣ１７は、プログラマブルアナログ−デジタル変換器である。この実施態様では、ＤＡＣ１７は乗算型変換器であり、それは、その変換器が、信号とスケーリング係数とを掛け合わせることによって入力信号をスケーリングし、結果としてスケーリングされた信号、この場合には、スケーリングされた電圧を出力することを意味する。ＤＡＣ１７は、上述されたように、処理デバイス２０からスケーリング係数を受信する。動作中に、ＤＡＣ１７は、スケーリングされた電圧に対応する電流を出力する。後に説明されるように、この電流は抵抗性回路１８の中を流れ、ノード１４において出力される電圧に寄与する電圧降下３４を引き起こす。
【００２５】
抵抗性回路１８は、任意の配列、たとえば直列、並列、直列及び並列等の配列で構成される１つ又は複数の抵抗性素子、たとえば抵抗器を含むことができる（ただし、図１には１つの抵抗しか示されない）。この実施態様は、５０Ωの抵抗を有する抵抗性回路を用いる。他の実施態様は異なる抵抗を用いることができる。
【００２６】
電圧ドライバ１９は、電圧源と、電圧源からノード２５に電圧を与えるための回路とを備えることができる。電圧ドライバ１９は、データ信号に応答して、所定の範囲内の任意の電圧を出力するようにプログラミングすることができる。他の実施態様では、電圧ドライバ１９は、データ信号に応答して、限られた数の離散した電圧レベルを出力することができる。たとえば、電圧ドライバ１９は、処理デバイス２０からのデータ信号に応答して、ハイ電圧（Ｖｉｈ）又はロー電圧（Ｖｉｌ）のいずれかのみを出力することができる。他の実施態様では、電圧ドライバ１９はスタティック（静的）動作にすることができ、それは、電圧ドライバがただ１つの信号電圧だけを出力できることを意味する。後述するように、電圧ドライバ１９の出力は、ノード１４における出力電圧に寄与することができる。
【００２７】
図２は、回路１０によって実施することができる、ＤＵＴ１２に電圧出力を与えるための過程（プロセス）２６を示す流れ図である。プロセス２６によれば、処理デバイス２０が、ＤＵＴ１２に相応しいスケーリング係数でＤＡＣ１７をプログラミングする（２７）。上述したように、スケーリング係数は、ＤＡＣ１７の電圧出力を、ひいてはＤＡＣ１７の電流出力を決定する。処理デバイスは、予めそのスケーリング係数でプログラミングされるか、又は他のチャネルを介してＤＵＴ１２に問い合わせて、スケーリング係数を求めるために必要とされる情報を入手することができる。上述したように、この実施態様では、スケーリング係数はデジタルプログラミングデータである。
【００２８】
プロセス２６では、フォーマッタ１５は、メモリ２２からデータを受信し、回路１０の残りの部分と共に、ＤＵＴ１２に出力するために、そのデータに対応する電圧スイングを生成する。詳細には、フォーマッタ１５は、データのタイミングがＤＵＴ１２のタイミング要件に適合するように、データのタイミングを調整する（２９）。基準波形発生器１６が、フォーマッタ１５によって出力されるデータに対応する波形を生成する（３０）。詳細には、基準波形発生器１６は、そのデータのビット毎に電圧スイングを生成する。その電圧スイングは、所定の大きさを有し、プリエンファシスを考慮に入れても、入れなくてもよい。さらに、その電圧スイングは、差動電圧スイングであっても、そうでなくてもよい。
【００２９】
ＤＡＣ１７は、基準波形発生器１６の電圧スイング（すなわち、波形）出力を受信し、スケーリングする（３１）。このようにして波形をスケーリングすることは、整合する立ち上がり時間及び立ち下がり時間、整定時間、オーバーシュート、アンダーシュート、整合した立ち上がり伝搬遅延及び立ち下がり伝搬遅延、並びにプリエンファシス等の、波形の特性を保存するので好都合である。上記で示されたように、ＤＡＣ１７は、スケーリングされた波形に対応する電流を出力する。電流出力は、電圧波形の特性に応じて異なる。結果として、その電流の特性は、その波形の特性に概ね対応する。
【００３０】
ＤＡＣ１７の電流出力は、抵抗性回路１８の中を流れる。この結果として、抵抗性回路１８の両端で電圧降下３４が生じる。電圧降下の量は、電流出力を制御することによって制御される。この電圧降下を用いて、ノード１４における出力電圧が決定される（３２）。すなわち、この実施態様では、出力電圧は、（電圧ドライバ１９からの）ノード２５における電圧と、抵抗性回路１８の両端で生じる電圧降下３４との間の差である。ノード２５における電圧が、電圧降下３４だけ減少して、ノード１４における電圧が生成される。上述したように、電圧ドライバ１９の出力は、静的動作にする、すなわち定電圧を出力するようにすることができるか、又はその出力は変化することができる。
【００３１】
別の実施態様では、ノード１４において出力電圧をもたらすことになる抵抗性回路１８の抵抗は、電子的に、又は機械的に変更することができる。
図３は、回路１０によって実施することができる、ＤＵＴ１２に電圧出力を与えるための代替のプロセス３７を示す。この場合には、回路１０は、所定の範囲内にある任意の電圧を出力するようにプログラム可能である電圧ドライバを用いる。電圧ドライバ１９は、たとえば、ミリボルト台の限られた分解能を有することに留意されたい。当然、これは、電圧ドライバ１９が出力することができる電圧レベルを制限する。
【００３２】
プロセス３７によれば、処理デバイス２０は、ＤＵＴ１２によって要求される電圧スイングが所定のしきい値未満であるか否かを判定する（３９）。たとえば、処理デバイス２０はＤＵＴ１２に問い合わせて、ＤＵＴ１２によって要求される電圧スイングが、たとえば、０．１Ｖ未満であるか否かを判定することができる。電圧スイングが所定のしきい値よりも大きい場合には（４０）、処理デバイス２０は、電圧ドライバ１９を用いて、ＤＡＣ１７ではなく、ノード１４における出力電圧を制御することができる（４１）。この場合、処理デバイス２０はＤＡＣ１７の動作を停止させるか、又は少なくともＤＡＣ１７を制御して、ＤＡＣ１７が抵抗性回路１８に電流を出力しないようにする。ＤＡＣ１７から電流が出力されないので、ノード１４における電圧は、ノード２５における電圧から、当然、ノード１４への回路パス内における任意の固有の電圧降下を引いた値と概ね同じである。プロセス３７のこの部分４４は、相対的に大きな電圧スイング、たとえばボルト台の電圧スイングを与えるために用いることができ、旧型タイプのＤＵＴの場合に特に有用である。
【００３３】
図３を参照すると、電圧スイングが所定のしきい値よりも小さい場合には（４０）、プロセス３７は、プロセス２６（図２）に従って進み、ＤＡＣ１７の電流出力及び電圧ドライバ１９の電圧出力を用いて、ノード１４において出力電圧を与える。プロセス３７のこの部分４６は、相対的に小さな電圧スイング、たとえば１０分の数ボルト台の電圧スイングを与えるために用いることができ、新型タイプのＤＵＴの場合に特に有用である。
【００３４】
本明細書において記述するプロセスは、任意の特定のハードウエア及びソフトウエアを用いることには限定されない。それらのプロセスは、任意のコンピューティング環境又は処理環境において、且つ機械読取り可能命令を実行することができる任意のタイプの機械において適用できるものと考えられる。それらのプロセスの全て又は一部は、デジタル電子回路を用いて、又はコンピュータハードウエア、ファームウエア、ソフトウエアにおいて、又はそれらの組み合わせにおいて実施することができる。
【００３５】
それらのプロセスの全て又は一部は、コンピュータプログラム製品として、すなわち、たとえばプログラマブルプロセッサ、コンピュータ又は多数のコンピュータであるデータ処理装置によって実行するために、又はデータ処理装置の動作を制御するために、情報担体、たとえば機械読取り可能記憶デバイスにおいて、又は伝搬される信号において実際に具現されるコンピュータプログラムとして実施することができる。コンピュータプログラムは、コンパイラ型言語又はインタプリタ型言語を含む、任意の形のプログラミング言語において書くことができ、スタンドアローンプログラムとして、又はモジュール、コンポーネント、サブルーチン若しくはコンピューティング環境において用いるのに適した他のユニットとして、任意の形で配置することができる。コンピュータプログラムは、１つのコンピュータ上で実行されるように配置することができるか、又は１つのサイトにある多数のコンピュータ、若しくは多数のサイトにわたって分散し、通信ネットワークによって相互接続される多数のコンピュータ上で実行されるように配置することができる。
【００３６】
それらのプロセスに関連する１つ又は複数の動作又はタスクは、それらのプロセスの機能を実行するための１つ又は複数のコンピュータプログラムを実行する１つ又は複数のプログラマブルプロセッサによって実行することができる。また、それらの動作又はタスクは、専用論理回路、たとえば、ＦＰＧＡ及び／又はＡＳＩＣ（特定用途向け集積回路）によって実行することもでき、そのプロセスは、そのような専用論理回路として実現することができる。
【００３７】
コンピュータプログラムを実行するのに適したプロセッサは、一例として、汎用及び専用の両方のマイクロプロセッサ、並びに任意の種々のデジタルコンピュータの任意の１つ又は複数のプロセッサを含む。一般的に、プロセッサは、リードオンリー記憶領域若しくはランダムアクセス記憶領域、又はその両方から命令及びデータを受信する。コンピュータの構成要素は、命令を実行するためのプロセッサと、命令及びデータを格納するための１つ又は複数の記憶領域デバイスとを含む。また、一般的に、コンピュータは、データを格納するための１つ又は複数の大容量記憶デバイス、たとえば、磁気ディスク、磁気光ディスク若しくは光ディスクを備えるか、又はその大容量記憶デバイスからデータを受信するか、その大容量記憶デバイスにデータを転送するか、又はその両方を行うように動作可能に接続される。コンピュータプログラムの命令及びデータを具現するのに適した情報担体は、一例として、半導体記憶領域デバイス、たとえばＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュ記憶領域デバイス；磁気ディスク、たとえば、内部ハードディスク又は取外し可能なディスク；磁気光ディスク；並びにＣＤ−ＲＯＭディスク及びＤＶＤ−ＲＯＭディスクを含む、全ての形の不揮発性記憶領域を含む。
【００３８】
それらのプロセスの全て又は一部は、バックエンドコンポーネントを含むコンピューティングシステムにおいて、たとえばデータサーバとして実施することができるか、或いはミドルウエアコンポーネント、たとえばアプリケーションサーバを含むか、フロントエンドコンポーネント、たとえばグラフィカルユーザインターフェースを有するクライアントコンピュータを含むか、又はそのようなバックエンドコンポーネント、ミドルウエアコンポーネント若しくはフロントエンドコンポーネントの任意の組み合わせを含むコンピューティングシステムにおいて実施することができる。それらのシステムのコンポーネントは、任意の形又は媒体のデジタルデータ通信、たとえば、通信ネットワークによって相互に接続することができる。通信ネットワークの例には、ＬＡＮ及びＷＡＮ、たとえばインターネットが含まれる。
【００３９】
本明細書において述べたものと同一、又は類似の結果を達成するために、それらのプロセスに関連付けられる動作又はタスクを編成し直すことができ、且つ／又は１つ若しくは複数のそのようなステップを省くことができる。
【００４０】
本明細書において記述した種々の実施態様の構成要素を組み合わせて、上記では具体的には説明していない他の実施態様を形成することができる。本明細書において具体的に説明されない他の実施態様も、特許請求の範囲に含まれる。
【図面の簡単な説明】
【００４１】
【図１】ＡＴＥ内に収容されることができる、ＤＵＴに出力電圧を与えるためのプログラマブルピンエレクトロニクスドライバ回路のブロック図である。
【図２】プログラマブルピンエレクトロニクスドライバ回路によって実行されることができる、ＤＵＴに出力電圧を与えるためのプロセスの流れ図である。
【図３】プログラマブルピンエレクトロニクスドライバ回路によって実行されることができる、ＤＵＴに出力電圧を与えるための代替のプロセスの流れ図である。
【図１】
2009503500.tif 000003
【図２】
2009503500.tif 000004
【図３】
2009503500.tif 000005
【国際調査報告】
2009503500.tif 000006
2009503500.tif 000007