(57)【要約】  集積回路デバイス(300)は、同じ製造プロセス技術を使用して同じ基板上に、MRAMアーキテクチャ及びスマートパワー集積回路アーキテクチャを含む。製造プロセス技術は、フロントエンドプロセス及びバックエンドプロセスを備えたモジュラープロセスである。実施形態では、スマートパワーアーキテクチャは、パワー回路コンポーネント(304)と、デジタルロジックコンポーネント(306)と、フロントエンドプロセスによって形成されたアナログ制御コンポーネント(312)と、バックエンドプロセスによって形成されたセンサアーキテクチャ(308)とを有する。ＭＲＡＭアーキテクチャ(310)は、フロントエンドプロセスによって形成されたMRAM回路コンポーネント(314)と、バックエンドプロセスによって形成されたMRAMセルアレイ(310)とを有する。ある特定の実施形態では、センサアーキテクチャ(308)は、MRAMセルアレイ(316)によって利用される同じ磁気トンネル接合コアから形成されるセンサコンポーネントを含む。
2009500849.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された磁気抵抗ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャとを含み、前記ＭＲＡＭアーキテクチャが、
フロントエンド層から形成されたＭＲＡＭ回路コンポーネントと
バックエンド層から形成されたＭＲＡＭセルアレイと、を備え、
前記基板上に形成されたスマートパワーアーキテクチャとを含み、前記スマートパワーアーキテクチャが、前記フロントエンド層から形成されたスマートパワーコンポーネントを有することを特徴とする集積回路デバイス。
【請求項２】
前記ＭＲＡＭ回路コンポーネントがフロントエンド製造プロセスによって形成され、
前記ＭＲＡＭセルアレイが、バックエンド製造プロセスによって形成され、
前記スマートパワーコンポーネントが、前記フロントエンド製造プロセスによって形成されることを特徴とする請求項１に記載の集積回路デバイス。
【請求項３】
前記スマートパワーアーキテクチャが更に、前記基板上に形成され且つ前記スマートパワーコンポーネントに結合されたセンサを有し、
前記センサが、前記バックエンド層から形成されるセンサコンポーネントを有することを特徴とする請求項１に記載の集積回路デバイス。
【請求項４】
前記ＭＲＡＭ回路コンポーネントが、フロントエンド製造プロセスによって形成され、
前記ＭＲＡＭセルアレイが、バックエンド製造プロセスによって形成され、
前記スマートパワーコンポーネントが、前記フロントエンド製造プロセスによって形成され、
前記センサコンポーネントが、前記バックエンド製造プロセスによって形成される、
ことを特徴とする請求湖３に記載の集積回路デバイス。
【請求項５】
前記ＭＲＡＭセルアレイが、第１の金属層と、第２の金属層から形成される少なくとも１つのビットラインと、前記第１の金属層と前記第２の金属層との間に形成された磁気トンネル接合コアとから形成される少なくとも１つのディジットラインを有し、
前記センサコンポーネントが、前記磁気トンネル接合コアから形成される
ことを特徴とする請求項３に記載の集積回路デバイス。
【請求項６】
前記センサが、少なくとも１つの前記第１の金属層または前記第２の金属層から形成される追加のセンサコンポーネントを有することを特徴とする請求項５に記載の集積回路デバイス。
【請求項７】
前記センサが、１又はそれ以上の：
環境状態センサ、
電磁気センサ、
電気機械的センサ、
電気的属性センサ
を有することを特徴とする請求項３に記載の集積回路デバイス。
【請求項８】
前記スマートパワーコンポーネントが、パワー回路コンポーネントを含むことを特徴とする請求項１に記載の集積回路デバイス。
【請求項９】
前記スマートパワーコンポーネントが、パワー制御コンポーネントを有することを特徴とする請求項１に記載の集積回路デバイス。
【請求項１０】
前記スマートパワーコンポーネントが、デジタルロジックコンポーネントを有することを特徴とする請求項１に記載の集積回路デバイス。
【請求項１１】
集積回路デバイスを製造する方法であって、
フロントエンド製造プロセスによって磁気抵抗ランダムアクセスメモリ（「ＭＲＡＭ」）回路コンポーネントを基板上に形成するステップと、
前記フロントエンド製造プロセスによってスマートパワーコンポーネントを前記基板上に形成するステップと。
バックエンド製造プロセスによってＭＲＡＭセルアレイを前記基板上に形成するステップと、
前記バックエンド製造プロセスによってセンサコンポーネントを前記基板上に形成するステップと
を有することを特徴とする方法。
【請求項１２】
前記ＭＲＡＭセルアレイを形成するステップが、磁気トンネル接合コアを形成するステップを含み、
前記センサコンポーネントが、前記磁気トンネル接合コアから形成される、
ことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記ＭＲＡＭ回路コンポーネントおよび前記スマートパワーコンポーネントが、前記フロントエンド製造プロセスによって同時に形成されることを特徴とする請求項１１に記載の方法。
【請求項１４】
前記ＭＲＡＭセルアレイおよび前記センサコンポーネントが、前記バックエンド製造プロセスによって同時に形成されることを特徴とする請求項１１に記載の方法。
【請求項１５】
前記ＭＲＡＭセルアレイを形成するステップが、第１の金属層から少なくとも１つのディジットラインを形成するステップと、第２の金属層から少なくとも１つのビットラインを形成するステップとを有し、
前記方法が更に、前記第１の金属層又は前記第２の金属層の少なくとも１つから追加のセンサコンポーネントを形成するステップを有する、ことを特徴とする請求項１１に記載の方法。
【請求項１６】
基板と、
磁気抵抗ランダムアクセスメモリ（「ＭＲＡＭ」）製造プロセスによって前記基板上に形成されたＭＲＡＭアーキテクチャと、
前記基板上に形成されたスマートパワーアーキテクチャとを有し、
前記スマートパワーアーキテクチャの少なくとも一部分が前記ＭＲＡＭ製造プロセスによって形成されることを特徴とする集積回路デバイス。
【請求項１７】
前記スマートパワーアーキテクチャの少なくとも一部分および前記ＭＲＡＭアーキテクチャの少なくとも一部分が前記ＭＲＡＭ製造プロセスによって同時に形成されることを特徴とする請求項１６に記載の集積回路。
【請求項１８】
前記スマートパワーアーキテクチャが、スマートパワーコンポーネントと、前記スマートパワーコンポーネントに結合されたセンサとを有し、
前記スマートパワーコンポーネントが、前記ＭＲＡＭ製造プロセスのフロントエンド製造プロセスによって形成され、前記センサが、前記ＭＲＡＭ製造プロセスのバックエンド製造プロセスによって形成される、
ことを特徴とする請求項１６に記載の集積回路。
【請求項１９】
前記ＭＲＡＭアーキテクチャが、前記フロントエンド製造プロセスによって形成されたＭＲＡＭ回路コンポーネントと、前記バックエンド製造プロセスによって形成されたＭＲＡＭセルアレイとを有することを特徴とする請求項１８に記載の集積回路。
【請求項２０】
前記ＭＲＡＭセルアレイが、前記バックエンドプロセスによって形成された磁気トンネル接合コアを有し、前記センサが、前記磁気トンネル接合コアによって形成されることを特徴とする請求項１９に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には電子デバイスに関する。特に、本発明は、磁気抵抗ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャおよび、単一の基板に形成されたスマートパワーアーキテクチャを含む集積回路デバイスに関する。
【背景技術】
【０００２】
ＭＲＡＭは、データをストアするために電荷を使用する他のＲＡＭ技術とは対照的に、データをストアするのに磁気分極を使用する不揮発性メモリ技術である。ＭＲＡＭの主な利点は、印加されたシステムパワーがないときに、ストアされたデータを維持すること、すなわち不揮発性メモリであることである。一般的に、ＭＲＡＭは、半導体基板上に形成された多数の磁気セルを含み、各セルは、１データビットを示す。情報は、セル内の磁気フリー層の磁化方向を変化させることによりセルに書き込まれ、ビットは、セルの抵抗を測定することによって読み出される（典型的には、低抵抗が「０」ビットを表し、高抵抗が「１」ビットを表す）。
【０００３】
ＭＲＡＭデバイスは一般的には、伝導ビットライン、伝導ディジットライン、及び／又は、局所相互接続などを使用して相互接続されたセルのアレイを含む。実際のＭＲＡＭデバイスは、周知の半導体プロセス技術を使用して製造される。例えば、ビットおよびディジットラインは、異なる金属層から形成され、１またはそれ以上の絶縁及び／又は追加の金属層によって分離される。在来の製造プロセスによって、委ねられた基板上に明確なＭＲＡＭデバイスを容易に製造することができる。
【０００４】
スマートパワー集積回路は、管理された知的な方法でパワーを操作することを提供および生成することができる単一チップデバイスである。スマートパワー集積回路は典型的には、パワー回路コンポーネント、アナログ制御コンポーネント、及び、ディジタル論理コンポーネントを含む。スマートパワー集積回路はまた、作動状態の変更に応じて、出力パワーを制御するのに利用されうる。例えば、携帯電話では、スマートパワー製品が、電力消費を調節し、音声信号を増幅させ、カラースクリーンにパワーを供給するように機能させることができうる。インクジェットプリンタでは、スマートパワー製品は、モータを駆動させるのを助け、インク配送のためのノズルを発射させるのを助けうる。自動車では、スマートパワー製品は、エンジン及びブレーキシステムの制御、エアバッグ展開、および、シートポジショニングを助けうる。
【０００５】
多くの現代のアプリケーションの小型化によって、電子デバイス、集積コンポーネント又はデバイスの物理的なサイズを、単一のチップに縮め、回路のレイアウトの効率を改善させる。ＭＲＡＭアーキテクチャおよびスマートパワーアーキテクチャは、同じプロセス技術を使用して製造される、単一の基板上にスマートパワーアーキテクチャで集積されたＭＲＡＭアーキテクチャを含む半導体ベースデバイスが望まれる。ＭＲＡＭアーキテクチャおよびセンサコンポーネントが同じプロセス技術を用いて製造される、単一基板上にセンサコンポーネントで集積されたＭＲＡＭアーキテクチャを含む半導体ベースデバイスも望まれる。更に、本発明の他の望ましい特徴は、発明の詳細な説明および特許請求の範囲を添付の図面および上述の背景技術及び技術分野と一緒に読むことによって明らかになるであろう。
【発明の開示】
【課題を解決するための手段】
【０００６】
集積回路デバイスは、基板と、基板上に形成された磁気抵抗ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャとを含み、ＭＲＡＭアーキテクチャが、フロントエンド層から形成されたＭＲＡＭ回路コンポーネントとバックエンド層から形成されたＭＲＡＭセルアレイと、を備え、該デバイスが更に基板上に形成されたスマートパワーアーキテクチャとを含み、スマートパワーアーキテクチャが、フロントエンド層から形成されたスマートパワーコンポーネントを有する。ＭＲＡＭ回路コンポーネントは、フロントエンド製造プロセスによって形成され、ＭＲＡＭセルアレイは、バックエンド製造プロセスによって形成され、スマートパワーコンポーネントは、フロントエンド製造プロセスによって形成されうる。スマートパワーアーキテクチャは更に、基板上に形成されたセンサを有し、スマートパワーコンポーネントに結合され、センサは、バックエンド層から形成されたセンサコンポーネントを有する。ＭＲＡＭ回路コンポーネントは、フロントエンド製造プロセスによって形成され、ＭＲＡＭセルアレイは、バックエンド製造プロセスによって形成され、スマートパワーコンポーネントは、フロントエンド製造プロセスによって形成され、センサコンポーネントは、バックエンド製造プロセスによって形成される。ＭＲＡＭセルアレイは、第１の金属層から形成された少なくとも１つのディジットラインと、第２の金属層から形成された少なくとも１つのビットラインと、第１の金属層と第２の金属層との間に形成された磁気トンネル接合コアとを有し、センサコンポーネントは、磁気トンネル接合コアから形成される。センサは、第１の金属層又は第２の金属層の少なくとも１つから形成された追加のセンサコンポーネントを有する。センサは、１又はそれ以上の：環境状態センサ、電磁気センサ、電気機械的センサ、電気的属性センサを有しうる。スマートパワーコンポーネントは、パワー回路コンポーネントを有しうる。スマートパワーコンポーネントは、パワー制御コンポーネントを有する。スマートパワーコンポーネントは、デジタルロジックコンポーネントを有しうる。
【０００７】
集積回路デバイスを形成する方法は、基板上にフロントエンド製造プロセスによって磁気抵抗ランダムアクセスメモリ（「ＭＲＡＭ」）回路コンポーネントを製造するステップと、基板上にフロントエンド製造プロセスによってスマートパワーコンポーネントを製造するステップと、基板上にバックエンド製造プロセスによってＭＲＡＭセルアレイを形成するステップと、基板上にバックエンド製造プロセスによってセンサコンポーネントを形成するステップとを有する。ＭＲＡＭセルアレイを形成するステップが、磁気トンネル接合コアを形成するステップを有し、センサコンポーネントは、磁気トンネル接合コアから形成されうる。ＭＲＡＭ回路コンポーネントおよびスマートパワーコンポーネントは、フロントエンド製造プロセスによって同時に形成されうる。ＭＲＡＭセルアレイ及びセンサコンポーネント又は他のアナログコンポーネントは、バックエンド製造プロセスによって同時に形成されうる。ＭＲＡＭセルアレイを形成するステップは、第１の金属層から少なくとも１つのディジットラインを形成するステップと、第２の金属層から少なくとも１つのビットラインを形成するステップとを有し、該方法は、更に第１の金属層又は第２の金属層の少なくとも１つから追加のセンサコンポーネントを形成するステップを更に有する。
【０００８】
集積回路デバイスは、基板と、磁気抵抗ランダムアクセスメモリ（「ＭＲＡＭ」）製造プロセスによって前記基板上に形成されたＭＲＡＭアーキテクチャと、基板上に形成されたスマートパワーアーキテクチャとを有し、スマートパワーアーキテクチャの少なくとも一部分が前記ＭＲＡＭ製造プロセスによって形成される。スマートパワーアーキテクチャの少なくとも一部分およびＭＲＡＭアーキテクチャの少なくとも一部分は、ＭＲＡＭ製造プロセスによって同時に形成されうる。スマートパワーアーキテクチャは、スマートパワーコンポーネントと、スマートパワーコンポーネントに結合されたセンサとを有し、スマートパワーコンポーネントは、ＭＲＡＭ製造プロセスのフロントエンド製造プロセスによって形成され、センサは、ＭＲＡＭ製造プロセスのバックエンド製造プロセスによって形成されうる。ＭＲＡＭアーキテクチャは、フロントエンド製造プロセスによって形成されるＭＲＡＭ回路コンポーネントと、バックエンド製造プロセスによって形成されるＭＲＡＭセルアレイとを有する。ＭＲＡＭセルアレイは、バックエンドプロセスによって形成される磁気トンネル接合コアを有し、センサは、磁気トンネル接合コアによって形成されうる。
【発明を実施するための最良の形態】
【０００９】
以下の詳細な記載は単なる例示であり本発明の使用および応用について限定をするものではない。更に、技術分野、背景技術、課題を解決するための手段または以下の詳細な説明の記載で示された理論によって拘束されるものではない。
【００１０】
簡潔のために、ＭＲＡＭ設計、ＭＲＡＭオペレーション、半導体製造、および、集積回路デバイスの他の観点に関する在来の技術および特徴はここでは詳細には記載しない。更に、ここで包含される種々の図に示された回路／コンポーネントレイアウトおよびコンフィギュレーションは、本発明の例示的な実施形態を示すものである。多くの変形または追加の回路／コンポーネントレイアウトが実際の実施形態では表されうる。
【００１１】
以下の記載では、互いに「接続された」または「結合された」エレメントまたは特徴を参照する。ここで用いられるように、特に述べない限り、「接続された」とは、あるエレメント／特徴が他のエレメント／特徴（feature）に直接接続される（または直接通信される）ことを意味し、必ずしも機械的である必要はない。同様に、特に述べない限り、「結合された」とは、あるエレメント／特徴が他のエレメント／特徴に直接接続される（または直接通信される）ことを意味し、必ずしも機械的である必要はない。
【００１２】
実際のＭＲＡＭアーキテクチャは、適当な半導体製造プロセスを使用して基板上に形成される。実際問題として、ここで記載するＭＲＡＭ構造は、在来のＭＲＡＭ製造プロセスを使用して形成されうる。実際のＭＲＡＭデバイスは典型的には、数万のセルを含む。一般的には、ＭＲＡＭアーキテクチャは、ある金属層から形成される少なくとも一つのディジットラインと、別の金属層から形成される少なくとも一つのビットラインと、２つの金属層の間に形成される磁気トンネル接合（magnetic tunnel junction; 「ＭＴＪ」）コアとを含む。ＭＴＪコアは、ＭＲＡＭアーキテクチャに関するメモリロケーションのアレイを形成するセルを含む。
【００１３】
図１は、本発明の例示的な実施形態で構成されたＭＲＡＭセル２００の概略的な斜視図である。ＭＲＡＭアーキテクチャの各セルは、図１に示したように構成されうる。ＭＲＡＭセル２００は一般的には、上位強磁性または合成反強磁性（「ＳＡＦ」）層２０２、若しくは、低位強磁性またはＳＡＦ層２０４のいずれか、および、２つの強磁性層の間のトンネルバリア層２０６を含む。この例では、上位強磁性またはＳＡＦ層２０２は、その磁性の方向がセル２００のビット状態を変化させるようにスイッチされうるので、フリー磁性層を構成する。しかしながら、低位強磁性またはＳＡＦ層２０４は、その磁性の方向が一つの方向に押さえつけられており、通常の動作状態中に磁極の方向が変わらないので、固定された磁性層である。上位強磁性またはＳＡＦ層２０２の磁性が低位強磁性層２０４の磁性と並行であるとき、セル２００にわたる抵抗は低抵抗状態である。上位強磁性層２０２の磁性が低位強磁性層２０４の磁性と並行でないとき、セル２００にわたる抵抗は高い抵抗状態である。所定のセル２００におけるデータ（「０」または「１」）は、セル２００の抵抗を測定することによって読み出される。ＭＲＡＭセル２００に対するデータの読みだしおよび書込に利用される技術は、当業者にとって周知であり、それゆえ、ここでは詳細に記載しない。
【００１４】
図１はまた、セル２００に対応するビットライン２０８およびディジットライン２１０（ここでは個別に、かつ、集合的に「プログラムライン」と呼ぶ）を図示する。フリー磁気層２０２における磁気の方位は、トグルアプリケーションに関するディジットおよびビットラインから印加された電流パルスに応答して回転し、ディジットおよびビットらインパルスが単一の磁気フリー層（又は在来の）アプリケーションに関して同時に印加されたとき、完全に１８０度反転する。典型的な非トグルＭＲＡＭでは、ディジットライン２１０の複数の電流をいっていに維持する間、ビットの方位は、ビットライン２０８における複数の電流を反転させることによって切り替えられる。実際の配置では、ビットライン２０８は、接続された各々のセルに対して共通の書込電流を提供するようにいくつかの同様なＭＲＡＭセル（例えば、セルの行）に接続されうる。同様に、ディジットライン２１０は、セルの各々に対して共通のディジット電流を提供するようにいくつかの同様なＭＲＡＭ（例えば、セルの列）と関係する。
【００１５】
図１に示した好ましい実施形態では、ディジットライン２１０は、柔軟な磁性材料から形成された透過性のクラッディング材料２１４および伝導性のディジットエレメント２１２を含む。この例では、クラッディング２１４は、伝導性エレメント２１２を部分的に取り囲む。特に、クラッディング２１４は、伝導性エレメント２１２の３つの側面を取り囲んで形成され、その結果、伝導性エレメント２１２の上面表面がクラッディングされずに残る。図１に示した好ましい実施形態では、ライン２０８は、透過性の磁性材料から形成されたクラッディング２１８および伝導性ビットエレメント２１６を含む。この例では、クラッディング２１８は、伝導性エレメント２１６を部分的に取り囲む。とくに、クラッディング２１８は、伝導性エレメント２１６の３つの側面を取り囲み、その結果、伝導性エレメント２１６の下面表面がクラッディングされずに残る。クラッディング２１４／２１８は、プログラミングの効率を改善するためにＭＴＪに向かった磁束を焦合するように利用される。クラッディングは、隣接するビットに対する書き込みの妨害を低減する追加の利益を有する。実際の実施形態では、磁性クラッディングは、ＭＲＡＭプロセスにおいて使用される銅プログラムラインの製造で使用されるバリア層の一部分である。
【００１６】
実際の実施形態では、伝導性エレメント２１２および伝導性エレメント２１６は、銅のような伝導性材料から形成され、クラッディング２１４／２１８は、ＮｉＦｅ、ニッケル−鉄−コバルト合金、コバルト鉄合金などのような柔軟で透過性の磁性材料から形成される。ある例示的な実施形態では、クラッディング２１４／２１８は、おおよそ２００オングストロームの厚さである（クラッディング２１４／２１８の側壁はそれよりも僅かに薄い）。伝導性エレメントおよびクラッディングが異なる材料から実現されるので、伝導性エレメント２１２およびクラッディング２１４は、共通の金属層（例えば、金属の第４の層）で製造されるように考慮され、伝導性エレメント２１６およびクラッディング２１８は、別の共通の金属層（例えば、金属の第５の層）で製造されるように考慮される。
【００１７】
用語「第１の金属層」および「第２の金属層」は、ここでは、２つの異なる層として区別するように用いられるものであり、「第１の金属層」および「第２の金属層」は、それぞれ金属の第１の層および金属の第１の層を指しているのではない。言い換えれば、「第１の金属層」は、記載された集積回路デバイス内の任意の金属層を意味し、任意の層の番号であって構わず、「第２の金属層」は、記載された集積回路デバイス内の他の任意の金属層であってよく、任意の層の番号であって構わない。
【００１８】
スマートパワー集積回路は、精密なアナログのパワーデバイス、および、ロジック、又は、ブロックのサブセットを集積する組み合わせＣＭＯＳプロセスを使用して製造されうる。スマートパワー集積回路は、種々のコンポーネントを低減させ、それらの機能を単一の費用対効果が高いＩＣに組み込むことができ、かかるＩＣは、電圧調整、パワーＭＯＳＦＥＴ、入力信号調整、過渡保護、システム診断、および、コントロールの機能を含む。スマートパワー集積回路を使用したＩＣは、パワーＩＣ、通信、パワー管理、安全、およびセンサならびに他の多くの特定の種々の機能を含む。スマートパワー集積回路は、Ａ／Ｄ及びＤ／Ａ変換、レール−レールｏｐアンプ、比較器、チャージポンプ及びゲートデバイス、電圧レギュレータ、正確なリファレンス、ディジタルロジック、及び、不揮発性メモリを含む混合の信号生成ブロックのリッチセットを特徴づける。ロードを駆動するために、誘導エネルギクランプ、独立した熱管理、ショート回路防止、および、診断ロードセンシングを備えたパワーＭＯＳＦＥＴがある。
【００１９】
図２は、簡略化したスマートパワー集積回路アーキテクチャ２５０の概略図であり、これは例示であり、適当な半導体製造プロセスを使用してｎエピ層２５４を備えた基板２５２の上に形成される。スマートパワー集積回路は、ｎ型又はｐ型を採用するエピタキシャル層を備え、及び／又は、備えない種々のタイプの基板に形成される。実際には、スマートパワー集積回路アーキテクチャ２５０およびここに記載する他の構造は、的とな集積回路製造プロセスを用いて形成されうる。スマートパワー集積回路アーキテクチャ２５０が、パワーＭＯＳＦＥＴ２５６、ＣＭＯＳ（ｎ−ＭＯＳＦＥＴ２５８およびｐ−ＭＯＳＦＥＴ２６０）、および、バイポーラデバイス２６２を備えているように表示されているけれども、実際のスマートパワー集積回路は、典型的には、ダイオード、抵抗、キャパシタ、インダクタ、ヒューズ、アンチヒューズ、および、メモリデバイスのような種々のアクティブおよびパッシブコンポーネントを含む。一般的には、スマートパワー集積回路アーキテクチャ２５０は、少なくとも１つの金属層を含み、追加の金属層が、回路密度を向上させ、回路パフォーマンスを向上させるように追加される。種々のｎ型およびｐ型ウェルは、インプランテーションおよび拡散のような周知の半導体プロセスを使用して形成される。絶縁コンポーネント２６４は、酸化及び／又はトレンチプロセスを使用して実現化されうる。
【００２０】
本発明は、共通の基板上に形成された集積回路デバイスに関し、スマートパワーアーキテクチャと結合されたＭＲＡＭアーキテクチャを有し、少なくともＭＲＡＭアーキテクチャの一部及び少なくともスマートパワーアーキテクチャの一部は、同じ製造プロセスによって同時に形成される。ここで用いられるように、スマートパワーアーキテクチャは、電源と、電源回路のオペレーションを制御し、規定し、監視し、影響し、または、反応するように構成された少なくとも一つの追加のコンポーネントとを管理するように構成されたパワー回路コンポーネントを含む。実際には、パワー回路コンポーネントは、パワートランジスタを含み、少なくとも１つの追加のコンポーネントは、センサ（例えば、環境状態センサ、電磁センサ、電気機械的センサ、電気的属性のセンサ、トランスなど）、パワー制御コンポーネント、アナログコンポーネント、デジタルロジックコンポーネント、または、それらのいかなる組み合わせを含み得るが、それらに限定されない。スマートパワー集積回路を使用することにより、設計者は、密な回路構成を達成するように実際のアプリケーションのディジタルロジックおよびアナログ部分の寸法を低減することができる。これにより設計者は、チップ内の容量及び更なる特徴を経済的にパックすることができ、その結果、低減したダイ面積、低減したコスト、および、改善した性能が生じる。この集積は、自動車システム工業制御の設計者を助け、消費者向けのエレクトロニクスのシステム設計を簡単にし、システムコストを低下させ、信頼性を向上させる。
【００２１】
図３は、本発明の例示的な実施形態によって構成された集積回路デバイス３００の概略図である。集積回路デバイス３００は一般的には、基板３０２を含み、多数の機能的なコンポーネントがその上に形成される。基板３０２は、シリコンベース材料のような適当な半導体材料であってよい。機能的なコンポーネントは、容易な例示として図３にブロックで概略的に示されている。この例では、これらの機能的なコンポーネントは、パワー回路コンポーネント３０４，デジタルロジックコンポーネント３０６，センサアーキテクチャ３０８、ＭＲＡＭアーキテクチャ３１０、および、アナログパワー制御コンポーネント３１２を含む。図３には示されていないが、集積回路デバイス３００は、特別なアプリケーションの必要性を満たすのに必要な追加のコンポーネントを含んでも良い。実際には、これらの機能的なコンポーネントのいくつかは、協働オペレーションを可能にするように一緒に結合されうる。例えば、パワー回路コンポーネント３０４、デジタルロジックコンポーネント３０６、センサアーキテクチャ３０８およびアナログパワー制御コンポーネント３１２は、集積回路デバイス３３０に関するスマートパワーアーキテクチャを形成するように協働しうる。この点に関して、これらのコンポーネント（個別またはそれらの組み合わせ）はまた、ここでは「スマートパワーコンポーネント」と呼ぶ。しかしながら、ＭＲＡＭアーキテクチャ３１０は、他のコンポーネントに結合されていないことを必要とし、ＭＲＡＭアーキテクチャ３１０は、集積回路デバイス３００の独立したサブシステムとして機能するように構成されうる。この仕方でスマートパワー集積回路内にＭＲＡＭアーキテクチャ３１０の埋め込むことは、物理的なスペースを効率的に使用させ、ＭＲＡＭのＭＴＪコアと関連して伝統的に利用されうる層からセンサの製造を可能にする。
【００２２】
本発明のある実際の実施形態では、パワー回路コンポーネント３０４は、高電流を生成する高電圧で作動するように構成された１またはそれ以上の高パワーＭＯＳＦＥＴデバイスを含む。別の実施形態では、パワー回路コンポーネント３０４に関する異なるパワー生成デバイス及び技術を採用することができうる。デジタルロジックコンポーネント３０６は、ＣＭＯＳトランジスタ、または、適当なデジタルロジックアレンジメントで実現することができ得る。デジタルロジックコンポーネント３０６は、集積回路デバイス３００のスマートパワーアーキテクチャをサポートするデジタルオペレーションを実行するように構成される。アナログパワー制御コンポーネント３１２は、集積回路デバイス３００のスマートパワーアーキテクチャをサポートするように構成されたアナログ回路コンポーネントを含む。アナログパワー制御コンポーネント３１２は、例えば、抵抗、キャパシタ、インダクタ、ＭＯＳＦＥＴ、バイポーラデバイス、及び／又は、他のアナログ回路レメントを含み得る。
【００２３】
センサアーキテクチャ３０８は、一般的には、集積回路デバイス３００に関して１又はそれ以上の物理的、電気的、磁気的、環境、又は、他の状態を検知するように構成される。この例では、集積回路デバイス３００は、パワー回路コンポーネント３０４によって生成された出力パワーを規定し、制御し、管理し、または、監視するために、センサアーキテクチャ３０８によって検出された量、特徴、パラメータまたは現象を使用する。これに関して、センサアーキテクチャ３０８は、温度センサ、湿度センサ、光センサ、放射センサ等のような環境状態センサ、トランスのような電気機械的センサ、振動センサ、加速度計、応力センサ等のような機械的センサ、磁界センサ、電圧センサ、電流センサ、インピーダンス又は抵抗センサ、温度センサ、キャパシタンスセンサ、インダクタンスセンサ等のような電気的属性のセンサに限定されないが、これらを含む１又はそれ以上のセンサコンポーネント。
【００２４】
ＭＲＡＭアーキテクチャ３１０は、一般的には、図１および２に関して上述したように構成される。実際は、集積回路デバイス３００は、在来のＭＲＡＭ設計および、ＭＲＡＭアーキテクチャ３１０に関する技術を採用することができ、かかる在来の特徴は詳細にはここでは記載しない。一般的には、ＭＲＡＭアーキテクチャ３１０は、ＭＲＡＭ回路コンポーネント３１４に結合されたＭＲＡＭセルアレイ３１６およびＭＲＡＭ回路コンポーネント３１４を含む（集積回路デバイス３００の概略断面図である図４を参照）ＭＲＡＭ回路コンポーネント３１４は、スイッチトランジスタ、入出力回路、デコーダ、比較器、センスアンプなどに限定されないが、それらを含むＭＲＡＭアーキテクチャ３１０のオペレーションをサポートする特徴又は多くのエレメントを含み得る。図４は、集積回路デバイス３００の機能的なコンポーネントのトポロジー的なアレンジメントを全体的に表す簡略化した図である。この点に関して、図４は、ＭＲＡＭアーキテクチャ３１０が基板３０２上に形成され、（この例では、パワー回路コンポーネント３０４、デジタルロジックコンポーネント３１６、センサアーキテクチャ３０８、および、アナログパワー制御コンポーネント３１２を含む）スマートパワーアーキテクチャが基板３０２上に形成されることをしめす。図４はまた、ＭＲＡＭセルアレイ３１６がＭＲＡＭ回路コンポーネント３１４の上に形成されることも示す。
【００２５】
本発明の例示的な実施形態によれば、集積回路デバイス３００は、フロントエンド製造プロセスおよびバックエンド製造プロセスを備えたモジュラー製造技術を使用して製造される。このコンテキストでは、フロントエンド製造プロセスは、最初に実行され、バックエンド製造プロセスが始まる前に完了する。ここで用いられているように、フロントエンド製造プロセスは、金属、または、伝導層、誘電層などであってよい「フロントエンド層」を使用して特徴（feature）またはエレメントの形成に関係し、一方、バックエンド製造プロセスは、金属または、伝送層、誘電層、ＭＴＪコア層などであってよい「バックエンド層」を使用して特徴（feature）またはエレメントの形成に関係する。かくして、フロントエンド層は、基板３０２の上に配置され、バックエンド層はフロントエンド層の上に配置される。実際には、フロントエンド及びバックエンド製造プロセスは、周知のマスキング、反応イオンエッチング、物理的なスパッタリング、食刻（damascene）パターニング、物理気相蒸着、電気メッキ、気相成長、及び／又は、プラズマ強化気相成長技術を利用することができる。例えば、ここに記載した集積回路は、ＣＭＯＳ、バイポーラまたは他の適当な製造プロセスを活用することができるプロセス技術を使用して製造することができる。
【００２６】
図４は、本発明の例示的な実施形態に関して構成された集積回路デバイス３００のコンポーネントおよびエレメントの簡略化した図である。集積回路デバイス３００の実際の実施形態では、図４に示したものに加えて、追加の層（例えば、金属層、誘電層、及び／又は、接地平面）を含み得る。この例では、パワー回路コンポーネント３０４、アナログパワー制御コンポーネント３１２、デジタルロジックコンポーネント３０６、および、ＭＲＡＭ回路コンポーネント３１４は、フロントエンド層からのフロントエンド製造プロセスによって適当に形成される。これらのフロントエンドコンポーネントのいくつかまたは全ては、フロントエンド製造プロセスによって同時に形成される。対照的に、（１又はそれ以上のセンサを含み得る）センサアーキテクチャ３０８およびＭＲＡＭセルアレイ３１６は、バックエンド層からバックエンド製造プロセスによって適当に形成される。これらのバックエンドコンポーネントのいくつか又は全部は、バックエンド製造プロセスによって同時に形成されうる。実際には、フロントエンド及びバックエンド製造プロセスは、ＭＲＡＭアーキテクチャ３１０を製造するのに採用されたＭＲＡＭ製造プロセスにおけるモジュールである。かくして、集積回路デバイス３００の製造は、スマートパワーアーキテクチャの目的に関して、既存のＭＲＡＭ製造プロセスをてこ入れする。この仕方では、スマートパワーアーキテクチャの少なくとも一部、および、ＭＲＡＭアーキテクチャ３１０の少なくとも一部は、選択されたＭＲＡＭ製造プロセスによって同時に形成される。
【００２７】
図５は、本発明の例示的な実施形態によって構成された集積回路デバイス５００の概略的な断面図である。集積回路デバイス３００は、図５に示された一般的な構造を採用することができる。集積回路デバイス５００は、ここで記載する仕方で製造された例示的なＭＲＡＭ埋め込みスマートパワー集積回路を表す。集積回路デバイス５００は一般的に、基板５０２、基板５０２の上に形成されたフロントエンド層５０４、フロントエンド層５０２の上に形成されたバックエンド層５０６を含む。図５の点線５０８は、フロントエンド製造プロセスとバックエンド製造プロセスとの間の想像上の分割線を示す。
【００２８】
本発明のある実施形態では、集積回路デバイス５００のフロントエンド層５０４は、金属の第１の層５１０、金属の第２の層５１２、金属の第３の層５１４、間にある誘電層（図５には分離して図示していない）、層の間をルーティングする伝導バイア５１６などを含み、一方、集積回路デバイス５００のバックエンド層５０６は、金属の第４の層５１８，金属の第５の層５２０，ＭＴＪコア「層」５２２、間にある誘電層（図５には分離して図示していない）、層の間をルーティングする伝導バイア５２４等を含み得る。上述したように、ＭＴＪコアは、一つよりも多い材料の層によって実現されうる。しかしながら、簡単のために、図５は、ＭＴＪコアを単一の「層」５２２として表す。本発明の他の実施形態では、集積回路デバイス５００は、より多く又はより少ないフロントエンド層、及び／又は、より多く又はより少ないバックエンド層を含み得る。
【００２９】
例示的な実施形態では、パワー回路コンポーネント３０４、アナログパワー制御コンポーネント３１２、デジタルロジックコンポーネント３０６、および、ＭＲＡＭ回路コンポーネント３１４が、金属の第１の層５１０、金属の第２の層５１２、及び／又は、金属の第３の層５１から形成されたエレメントを使用して形成され、一方、センサアーキテクチャ３０８およびＭＲＡＭセルアレイ３１６は、金属の第４の層５１８、金属の第５の層５２０、及び／又は、ＭＴＪ層５２２から形成されたエレメントを使用して形成される。ＭＲＡＭセル３１６は、金属の第５の層５２０上に形成された複数のビットラインと、金属の第４の層の上に形成された複数のディジットラインと、金属の第４の層と金属の第５の層５２０との間に形成されたＭＴＪセル（ＭＴＪコア層５２２は、ＭＴＪセルを形成する）のアレイとを含む。この例では、センサアーキテクチャ３０８は、ＭＴＪコア層５２２からも形成されるセンサコンポーネントを含む。実際には、このセンサコンポーネントは、ＭＲＡＭセルアレイ３１６の生成のために使用されるいくつかのバックエンド製造プロセスで製造される。センサアーキテクチャ３０８はまた、金属の第４の層５１８及び／又は金属の第５の層５２０から形成される追加のセンサコンポーネント（図示せず）をも含み得る。かかる追加のセンサコンポーネントは、伝導トレース、制御回路、印加回路などのことである。
【００３０】
センサアーキテクチャ３０８のセンサは、特定のアプリケーションの必要性に適用するために（必要ならば、協同回路又は特徴に沿って）適当に構成される。ＭＴＪコア層５２２から製造されるセンサは、所定のオペレーション状態における変化が、センサの電気的、磁気的、電気機械的、及び／又は、他の特徴において関連する変化を生じさせるように設計される。例えば、ＭＴＪベースセンサは、所定の温度依存特性を有し、かかるセンサに対するレイアウト、トポロジーおよび回路接続が、温度センサを形成するように特別に設計されうる。別の実施形態では、ＭＴＪベースデバイスは、電流の流れによって生成された磁界に対するその反応によって近くのコンダクタを介して電流の流れを関知するように構成されうる。ＭＴＪベースセンサはまた、圧力および加速度のような物理的なパラメータに依存した所定の特性をも有する。
【００３１】
結論として、本発明の実施形態によって構成されたシステム、デバイス、及び方法は上述の課題を解決するための手段に記載したようなものに関係する。
【００３２】
少なくとも１つの例示的な実施形態を詳細に記載してきたけれども、非常にたくさんの変形が存在することはあきらかである。ここに記載した例示的な実施形態は、いずれにしても本発明の範囲、適用可能性、または、構成を制限するものではない。むしろ、ここに記載した事項は、記載した実施形態を実装するための在来のロードマップとして当業者に提供されうる。種々の変更は、本願発明の範囲を逸脱することなく可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明の例示的な実施形態によって構成されたＭＲＡＭセルの概略的な斜視図である。
【図２】簡略化したスマートパワー集積回路アーキテクチャの概略的な断面図である。
【図３】本発明の例示的な実施形態によって構成された集積回路デバイスの概略図である。
【図４】図３に示した集積回路デバイスの概略的な断面図である。
【図５】本発明の例示的な実施形態によって構成された集積回路デバイスの概略的な断面図である。
【図１】
2009500849.tif 000003
【図２】
2009500849.tif 000004
【図３】
2009500849.tif 000005
【図４】
2009500849.tif 000006
【図５】
2009500849.tif 000007
【国際調査報告】
2009500849.tif 000008
2009500849.tif 000009