(57)【要約】【課題】  自己整合型金属シリサイド・コンタクトを形成するための方法を提供すること。【解決手段】  本発明は、露出した誘電体領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に自己整合型金属シリサイド・コンタクトを形成するための方法に関する。そのように形成された自己整合型金属シリサイド・コンタクトの各々は、少なくとも、実質的に滑らかな表面をもつニッケル・シリサイド及び白金シリサイドを含み、露出した誘電体領域は、本質的に、金属及び金属シリサイドがないことが好ましい。この方法は、ニッケル又はニッケル合金を堆積するステップと、低温アニーリング・ステップと、ニッケル・エッチング・ステップと、高温アニーリング・ステップと、王水エッチング・ステップとを含むことがより好ましい。【選択図】      図８
2009535846.tif 000002
【特許請求の範囲】
【請求項１】
露出した誘電体領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に自己整合型金属シリサイド・コンタクトを形成するための方法であって、
前記シリコン含有半導体領域と前記露出した誘電体領域の上に金属合金層を形成するステップであって、前記金属合金層はニッケルと少なくとも１つの付加的な金属とを含む、ステップと、
１５０℃から５００℃までの範囲の第１のアニーリング温度でアニールするステップであって、前記金属合金層に含まれるニッケルは、前記半導体領域に含まれるシリコンと反応して前記半導体領域の上に第１の相のニッケル・シリサイドを形成する、ステップと、
前記半導体領域間の前記露出した誘電体領域から実質的にすべての未反応ニッケルを除去するために、第１のエッチング液を用いて、前記金属合金層を選択的にエッチングするステップと、
３００℃から６００℃までの範囲の第２のアニーリング温度でアニールするステップであって、前記第１の相のニッケル・シリサイドは、前記半導体領域に含まれるシリコンとさらに反応して前記半導体領域の上に第２の相のニッケル・シリサイドを形成し、前記第２の相は前記第１の相より低い抵抗率を有する、ステップと、
前記露出した誘電体領域から実質的にすべての残りの未反応金属を除去するために、第２のエッチング液を用いて前記金属合金層を選択的にエッチングし、互いに電気的に分離した自己整合型金属シリサイド・コンタクトを形成する、ステップと、
を含む方法。
【請求項２】
前記半導体領域は、非ドープＳｉ、ｎ型ドープＳｉ、ｐ型ドープＳｉ、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、及びこれらの組み合わせのうちの少なくとも１つを含む、請求項１に記載の方法。
【請求項３】
前記金属合金層はニッケル白金合金を含む、請求項１に記載の方法。
【請求項４】
前記金属合金層はＰｄ、Ｒｈ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、及びこれらの組み合わせからなる群から選択された少なくとも別の金属をさらに含む、請求項３に記載の方法。
【請求項５】
前記少なくとも別の金属はＲｅである、請求項４に記載の方法。
【請求項６】
前記金属合金層は、５０から９５原子％のニッケルと、最大５０原子％までの少なくとも１つの付加的な金属とを含む、請求項１に記載の方法。
【請求項７】
前記金属合金層は、１ｎｍから４０ｎｍまでの範囲の厚さを有する、請求項１に記載の方法。
【請求項８】
前記第２の選択的なエッチング・ステップの後で、前記自己整合型金属シリサイド・コンタクトの上にキャッピング層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項９】
前記キャッピング層は、Ｔｉ、ＴｉＮ、Ｗ、Ｔａ、及びＴａＮからなる群から選択された少なくとも１つの材料を含む、請求項８に記載の方法。
【請求項１０】
前記第１のエッチング液は、過酸化硫酸溶液、塩化第２鉄溶液、過硫酸アンモニウム溶液、硝酸溶液、及びセリウム溶液の少なくとも１つを含む、請求項１に記載の方法。
【請求項１１】
前記第２のエッチング液は、少なくとも１つの酸化剤と、少なくとも１つの錯化剤と、少なくとも１つの溶剤とを含み、前記金属合金層は前記露出した誘電体領域から実質的にすべての残りの未反応金属を除去するために、３０℃から８０℃までの範囲のエッチング温度で、３分から４５分までの範囲の持続時間だけ、前記第２のエッチング液と接触される、請求項１に記載の方法。
【請求項１２】
前記金属合金層は、３５℃から４５℃までの範囲のエッチング温度で、１５分から４５分までの持続時間だけ、前記第２のエッチング液と接触される、請求項１１に記載の方法。
【請求項１３】
前記少なくとも１つの酸化剤と、前記少なくとも１つの錯化剤と、前記少なくとも１つの溶剤は、１：１０：２００から１：１：５までのモル比で存在する、請求項１１に記載の方法。
【請求項１４】
前記少なくとも１つの酸化剤は、硝酸、過酸化水素、過マンガン酸カリウム、過硫酸ナトリウム、過硫酸アンモニウム、過硫酸カリウム、セリウム硝酸アンモニウム、及びモノ過硫酸塩からなる群から選択された少なくとも１つを含む、請求項１１に記載の方法。
【請求項１５】
前記少なくとも１つの酸化剤は硝酸を含む、請求項１１に記載の方法。
【請求項１６】
前記少なくとも１つの錯化剤は、塩化ナトリウム、塩酸、ヨウ化ナトリウム、ヨウ化カリウム、臭化ナトリウム、及び臭化カリウムからなる群から選択された少なくとも１つの化合物からのハロゲン・イオンを含む、請求項１１に記載の方法。
【請求項１７】
前記少なくとも１つの錯化剤は塩酸を含む、請求項１１に記載の方法。
【請求項１８】
前記少なくとも１つの溶剤は極性溶剤又は非極性溶剤を含む、請求項１１に記載の方法。
【請求項１９】
前記少なくとも１つの溶剤は水を含む、請求項１１に記載の方法。
【請求項２０】
前記少なくとも１つの酸化剤は硝酸を含み、前記少なくとも１つの錯化剤は塩酸を含み、前記少なくとも１つの溶剤は水を含む、請求項１１に記載の方法。
【請求項２１】
前記自己整合型金属シリサイド・コンタクトの各々は、１５オーム／□から４５オーム／□までの範囲のシート抵抗により特徴付けられる、請求項１に記載の方法。
【請求項２２】
前記自己整合型金属シリサイド・コンタクトの各々は、１０ｎｍから５０ｎｍまでの範囲の厚さにより特徴付けられる、請求項１に記載の方法。
【請求項２３】
ニッケル・シリサイド及び白金シリサイドを選択してニッケル白金合金をエッチングするための方法であって、
少なくとも１つの酸化剤と、少なくとも１つの錯化剤と、少なくとも１つの溶剤とを含むエッチング・バスを準備するステップと、
３０℃から８０℃までに及ぶ保持温度で、少なくとも１５分の間、前記エッチング・バスを保持するステップと、
ニッケル白金合金と、ニッケル・シリサイドと、白金シリサイドを含むワークピースを、３０℃から８０℃までの範囲のエッチング温度で、１０分から４５分までの持続時間だけの間、前記エッチング・バスに接触させるステップと、
前記ワークピースを前記エッチング・バスから除去するステップと、
微量の前記エッチング・バスを除去するために前記ワークピースをすすぎ、乾燥させるステップと、
を含む方法。
【請求項２４】
前記少なくとも１つの酸化剤と、前記少なくとも１つの錯化剤と、前記少なくとも１つの溶剤は、１：１０：２００から１：１：５までのモル比で存在する、請求項２３に記載の方法。
【請求項２５】
前記少なくとも１つの酸化剤は、硝酸、過酸化水素、過マンガン酸カリウム、過硫酸ナトリウム、過硫酸アンモニウム、過硫酸カリウム、セリウム硝酸アンモニウム、及びモノ過硫酸塩からなる群から選択された少なくとも１つを含む、請求項２３に記載の方法。
【請求項２６】
前記少なくとも１つの酸化剤は硝酸を含む、請求項２３に記載の方法。
【請求項２７】
前記少なくとも１つの錯化剤は、塩化ナトリウム、塩酸、ヨウ化ナトリウム、ヨウ化カリウム、臭化ナトリウム、及び臭化カリウムからなる群から選択された少なくとも１つの化合物により供給される塩化物イオンを含む、請求項２３に記載の方法。
【請求項２８】
前記少なくとも１つの錯化剤は塩酸を含む、請求項２３に記載の方法。
【請求項２９】
前記少なくとも１つの溶剤は極性溶剤又は非極性溶剤を含む、請求項２３に記載の方法。
【請求項３０】
前記少なくとも１つの溶剤は水を含む、請求項２３に記載の方法。
【請求項３１】
前記少なくとも１つの酸化剤は硝酸を含み、前記少なくとも１つの錯化剤は塩酸を含み、前記少なくとも１つの溶剤は水を含む、請求項２３に記載の方法。
【請求項３２】
前記ワークピースは、３５℃から４５℃までの範囲のエッチング温度で、１５分から４５分までの持続時間だけ、前記エッチング・バスと接触される、請求項２３に記載の方法。
【請求項３３】
露出した誘電体領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に配置された自己整合型金属シリサイド・コンタクトを含む半導体構造体であって、前記自己整合型金属シリサイド・コンタクトの各々は、少なくともニッケル・シリサイド及び白金シリサイドを含み、実質的に滑らかな表面を有し、前記露出した誘電体領域には、本質的に、金属及び金属シリサイドがない、半導体構造体。
【請求項３４】
前記自己整合型金属シリサイド・コンタクトの各々は、１５オーム／□から４５オーム／□までの範囲のシート抵抗により特徴付けられる、請求項３３に記載の半導体構造体。
【請求項３５】
前記自己整合型金属シリサイド・コンタクトの各々は、１０ｎｍから５０ｎｍまでの範囲の厚さにより特徴付けられる、請求項３３に記載の半導体構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体デバイスの自己整合型金属シリサイド・コンタクトを形成するための方法に関する。より具体的には、本発明は、露出した誘電体領域により互いに離間された少なくとも２つのシリコン含有半導体領域の自己整合型金属シリサイド・コンタクトを形成するための方法に関する。
【背景技術】
【０００２】
微小サイズの半導体集積回路デバイスの技術開発は、半導体の不純物領域に導電性コンタクトを製造するための改善された方法を必要とする。金属シリサイドは、サリサイド・プロセスにより、自己整合方法で容易に形成できる、優れたコンタクト材料であることがわかっている。
【０００３】
サリサイド・プロセスによる金属シリサイド・コンタクトの形成は、典型的には、（金属シリサイドを形成するためにシリコンと反応することができる金属又は金属合金といった）シリサイド金属又は金属合金を含む（例えば、約１５ｎｍより薄い厚さの）薄い金属層を、シリコン含有デバイス領域及び誘電体分離領域の両方を含む半導体基板の上に一様に堆積させるステップと、デバイス領域の上にシリサイドを形成するように半導体基板を加熱するステップと、次いで、未反応金属を誘電体分離領域から選択的にエッチングして除去するステップとを含む。高性能半導体デバイスの首尾よい製造のためには、エッチングは、デバイス領域上のシリサイドを侵す或いは別の方法により損傷することなく、すべての未反応金属又は金属合金を誘電体分離領域から除去するといった高度に選択的なものであるべきである。
【０００４】
ニッケル又はニッケル白金合金のようなニッケル合金が、ＣＭＯＳ技術においてシリサイド・コンタクトを形成するためのシリサイド材料として一般に用いられている。
【０００５】
具体的には、純粋なニッケル・シルサイド・コンタクトを形成するためには、デバイス領域上に配置された、堆積された薄いニッケル層をニッケル・シリサイドに変換し、ニッケル・エッチング・ステップにより未反応ニッケルを誘電体分離領域から除去する急速加熱アニーリング（ＲＴＡ）ステップが典型的に採用される。しかしながら、恐らくニッケル・シリサイドである残留物質は、ＲＴＡステップの後で、誘電体分離領域の上に形成される傾向がある。こうした残留物質は、ニッケル・エッチング・ステップで用いられるエッチング剤により首尾よく除去することができない。誘電体分離領域上の残留物質の存在は、デバイス領域間の短絡のリスクを大幅に増加させ、デバイスの信頼性を低下させる。この問題は、ＲＴＡ温度が増加するに伴い、さらに深刻になる。
【０００６】
さらに、ニッケル・シリサイド、並びに、白金シリサイド及び／又はレニウム・シリサイドといった１つ又は複数の他の金属シリサイドを含むシリサイド・コンタクトを形成するためには、ニッケル及び白金及び／又はレニウムといった１つ又は複数の付加的なシリサイド金属を含むニッケル合金層が半導体基板の上に堆積される。ＲＴＡステップがさらに採用されて、ニッケル及び白金／レニウムをデバイス領域においてニッケル・シリサイド及び白金／レニウム・シリサイドに変換し、次いで、王水（ＡＲ）エッチング・ステップを行って、未反応ニッケル及び白金／レニウムの両方を誘電体分離領域から除去する。ＲＴＡステップの後で誘電体分離領域の上に残留物質が存在するために、同様な問題がある。
【０００７】
さらに、ＲＴＡ温度が４００℃と等しいか又はこれより低いとき、ＲＴＡにより形成されたシリサイドは、ＡＲエッチング剤による侵食に高度に影響を受けやすく、シリサイド・コンタクトに対する多大な損傷が、ＡＲエッチング中にもたらされることがある。一方、ＲＴＡが（例えば＞６００℃のような）高温で行われるときには、大量の残留物質の生成が誘電体分離領域の上に観測される。図１及び図２は、通常のＲＴＡ／ＡＲエッチング・プロセスにより形成されたシリコン・コンタクトを示す。具体的には、ニッケル・シリサイド及び白金シリサイドを含むことが好ましいシリサイド・コンタクト３及び５は、間に誘電体分離領域６をもつ２つのシリコン含有半導体デバイス領域２及び４を含む半導体基板１の上に形成される。ＲＴＡ温度が十分に高くないときには、シリサイド・コンタクト３及び５はＡＲエッチングにより深刻に損傷を受け、したがって、図１に示すように、非常に不規則な表面形態をもたらす。一方、ＲＴＡ温度が高いときには、層７により示される（例えば、ニッケル白金シリサイドのような）残留物質が、図２に示すように、誘電体分離領域６の上に形成されることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、誘電体分離領域上の残留物質の形成を最小にすることができ、シリサイド・コンタクトに対するエッチング損傷を減少させることができる、半導体基板上にシリサイド・コンタクトを製造するための改善された方法が引き続き必要とされている。
【課題を解決するための手段】
【０００９】
本発明は、露出した誘電体領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に自己整合型金属シリサイド・コンタクトを形成するための方法を提供する。本発明の方法は、一方では、誘電体分離領域上の有害な残留物質の形成を最小にし、これによってデバイス領域間の短絡のリスクを減少させ、デバイスの信頼性を増加させる。他方では、本発明の方法は、アニール後のエッチングにより引き起こされるシリサイド・コンタクトに対する損傷を減少させる。
【００１０】
１つの態様においては、本発明は、
シリコン含有半導体領域と露出した誘電体領域の上に金属合金層を形成するステップであって、金属合金層はニッケルと少なくとも１つの付加的な金属とを含む、ステップと、
約１５０℃から約５００℃までの範囲の第１のアニーリング温度でアニールするステップであって、金属合金層に含まれるＮｉは、半導体領域に含まれるシリコンと反応して半導体領域の上に第１の相のニッケル・シリサイドを形成する、ステップと、
半導体領域間の露出した誘電体領域から実質的にすべての未反応ニッケルを除去するために、第１のエッチング液を用いて、金属合金層を選択的にエッチングするステップと、
約３００℃から約６００℃までの範囲の第２のアニーリング温度でアニールするステップであって、第１の相のニッケル・シリサイドは、半導体領域に含まれるシリコンとさらに反応して半導体領域の上に第２の相のニッケル・シリサイドを形成し、第２の相は第１の相より低い抵抗率を有する、ステップと、
露出した誘電体領域から実質的にすべての残りの未反応金属を除去するために、第２のエッチング液を用いて金属合金層を選択的にエッチングし、互いに電気的に分離した自己整合型金属シリサイド・コンタクトを形成する、ステップと、
を含む方法に関する。
【００１１】
本発明は、別の態様においては、ニッケル・シリサイド及び白金シリサイドを選択してニッケル白金をエッチングするための方法に関し、この方法は、
少なくとも１つの酸化剤と、少なくとも１つの錯化剤（Complexing agent）と、少なくとも１つの溶剤とを含むエッチング・バスを準備するステップと、
約３０℃から約８０℃までに及ぶ保持温度で、少なくとも１５分の間、エッチング・バスを保持するステップと、
ニッケル白金合金と、ニッケル・シリサイドと、白金合金を含むワークピース(workpiece)を、約３０℃から約８０℃までの範囲のエッチング温度で、約１０分から約４５分までの持続時間だけの間、エッチング・バスに接触させるステップと、
ワークピースをエッチング・バスから除去するステップと、
微量のエッチング・バスを除去するためにワークピースをすすぎ、乾燥させるステップと、
を含む。
【００１２】
さらに別の態様においては、露出した誘電体領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に配置された自己整合型金属シリサイド・コンタクトを含む半導体構造体に関する。自己整合型金属シリサイド・コンタクトの各々は、少なくともニッケル及び白金シリサイドを含み、実質的に滑らかな表面を含む。さらに、露出した誘電体領域には、本質的に、金属及び金属シリサイドがない。
【００１３】
本明細書に用いられる「実質的に滑らかな表面」という用語は、表面損傷がほとんど又はまったくない表面を指し、高さが１ｎｍより低い表面突起及び／又は凹部により特徴付けられる。
【００１４】
本発明の他の態様、特徴、及び利点は、次の開示及び特許請求の範囲からより十分に明らかになるであろう。
【発明を実施するための最良の形態】
【００１５】
以下の説明においては、本発明の全体的な理解を与えるために、特定の構造体、構成部品、材料、寸法、処理ステップ及び技術といった幾多の特定の詳細が述べられる。しかしながら、当業者であれば、本発明は、これらの特定の詳細なしで実施できることを理解するであろう。他の場合においては、周知の構造体又は処理ステップは、本発明を曖昧にしないように、詳細には説明されない。
【００１６】
層、領域、又は基板として、要素が別の要素「上」又は「の上」にあると説明されるとき、要素は他の要素上に直接載っていてもよいし、又は、介在要素が存在していてもよいことが理解されるであろう。対照的に、要素が別の要素「上に直接」又は「の上に直接」載っていると説明されるときは、介在要素は存在しない。さらに、要素が別の要素に「接続」又は「結合」されていると説明されるとき、要素は他の要素に直接接続又は結合されていてもよいし、又は、介在要素が存在していてもよいことが理解されるであろう。対照的に、要素が別の要素に「直接接続」又は「直接結合」されると説明されるときは、介在要素は存在しない。
【００１７】
本発明は、デバイス領域間に配置される誘電体分離領域の上の残留物質の形成を完全になくし、並びに、シリサイド・コンタクトに対するエッチング損傷を最小にしながら、半導体基板に含まれるデバイス領域の上に自己整合型シリサイド・コンタクトを形成するための改善されたサリサイド化方法を提供する。結果としてもたらされる構造体は、本質的に、（例えば、金属又は金属シリサイドのような）望ましくない残留物質がない誘電体分離領域を含み、シリサイド・コンタクトは、実質的に滑らかな表面により特徴付けられる。
【００１８】
本発明の例示的な処理ステップを、ここで、添付の図３から図８を参照することにより、より詳細に説明する。
【００１９】
最初に、互いに誘電体分離領域１６により分離された少なくとも２つのデバイス領域１及び２を含む半導体基板１０を示す図３を参照する。
【００２０】
本発明に採用される半導体基板１０は、非ドープＳｉ、ｎ型ドープＳｉ、ｐ型ドープＳｉ、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｇａ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、及びすべての他のＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物半導体を含むがこれらに限定されるものではない。半導体基板１０は、さらに、有機半導体、又は、Ｓｉ／Ｇｅ、シリコン・オン・インシュレータ（ＳＯＩ）、又はＳｉＧｅオン・インシュレータ（ＳＧＯＩ）といった層状半導体を含むことができる。
【００２１】
本発明の好ましい実施形態においては、半導体基板１０は、Ｓｉ含有半導体材料、すなわち、（非ドープ状態のＳｉ、ｎ型ドープＳｉ、ｐ型ドープＳｉ、単結晶Ｓｉ、多結晶Ｓｉ、及びアモルファスＳｉを含む）Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ等のようなシリコンを含む半導体材料で構成される。半導体基板１０に含まれるシリコンは、後で堆積されてシリサイド・コンタクトを形成するシリサイド金属と反応することができる。一方、本発明により、半導体基板１０はシリコンを含まなくてもよく、パターン形成されたシリコン含有層（図示せず）が後で半導体基板１０の上に形成されて、選択的にデバイス領域１２及び１４を覆うが、半導体分離領域１６を覆わないようにできることがさらに考慮される。このように、後で形成されるパターン形成されたシリコン含有層は、シリサイド・コンタクトを形成するのに必要なシリコンを与える。
【００２２】
半導体基板１０は、ドープされてもよいし、ドープされなくてもよいし、又はドープされた領域及び非ドープ領域の両方を含んでもよい。これらのドープされた領域は「ウェル」として知られ、種々のデバイス領域を定義するのに用いることができる。例えば、デバイス領域１２は、第１にドープされた（ｎ型又はｐ型）領域、デバイス領域１４は第２にドープされた（ｐ型又はｎ型）領域を表わし、同じ又は異なる導電性及び／又はドーピング濃度をもつ。典型的には、ｎ型ドープ領域は、ｐチャネル電界効果トランジスタ（ｐ−ＦＥＴ）を形成するのに用いられ、ｐ型ドープ領域は、ｎ型チャネル電界効果トランジスタ（ｎ−ＦＥＴ）を形成するのに用いられる。したがって、デバイス領域１２及び１４は、両方ともｎ−ＦＥＴ又はｐ−ＦＥＴデバイス領域であってもよいし、又は、これら２つの領域１２及び１４の一方はｎ−ＦＥＴ領域であり、他方はｐ−ＦＥＴ領域であるとすることができる。本発明の好ましい実施形態においては、デバイス領域の一方はｎ−ＦＥＴ領域であり、他方はｐ−ＦＥＴ領域である。
【００２３】
本発明の特に好ましい実施形態においては、半導体基板１０は、（例えばｎ−ＦＥＴデバイス領域のような）電子の移動度が増加された少なくとも１つの領域と、（例えばｐ−ＦＥＴデバイス領域のような）正孔の移動度が増加された別の領域とを含むハイブリッド基板である。ｎ−ＦＥＴを電子移動度増加領域に製造し、ｐ−ＦＥＴを正孔移動度増加領域に製造することにより、ｎ−ＦＥＴデバイス領域及びｐ−ＦＥＴデバイス領域における（電子又は正孔といった）それぞれの電荷キャリアの移動度を同時に増加して、これにより、相補型金属酸化膜半導体（ＣＭＯＳ）デバイス性能を向上させることができる。
【００２４】
より具体的には、半導体基板１０は、（本明細書ではハイブリッド結晶方位基板と呼ばれる）異なる結晶方位の異なる領域を含む。こうしたハイブリッド方位基板の機能は、半導体結晶のキャリア移動度の異方性に基づく。具体的には、電子及び正孔のような電荷キャリアの移動度は、半導体基板の結晶方位により変化する。例えば、正孔移動度は、シリコン基板における（１００）表面と比較すると（１１０）表面において増加されるが、電子移動度は、（１１０）表面と比較すると（１００）表面において増加される。したがって、ｎ−ＦＥＴを（１００）表面結晶方位を有するデバイス領域に製造し、ｐ−ＦＥＴを（１１０）表面結晶方位を有する異なるデバイス領域を製造することにより、ｎ−ＦＥＴデバイス領域及びｐ−ＦＥＴデバイス領域両方における（電子又は正孔といった）それぞれの電荷キャリアの移動度が増加される。
【００２５】
少なくとも１つの誘電体分離領域１６が、典型的には、隣接するデバイス領域１２及び１４を互いから分離するように半導体基板１０に準備される。誘電体分離領域１６は、トレンチ分離領域又はフィールド酸化膜分離領域とすることができる。トレンチ分離領域は、当業者に周知の通常のトレンチ分離プロセスを使用して形成される。例えば、トレンチ分離領域を形成する際には、トレンチ誘電体によるトレンチのリソグラフィ、エッチング、及び充填を用いることができる。随意的には、トレンチ充填前にライナをトレンチに形成し、トレンチ充填後に高密度化ステップを行い、平坦化プロセスもまたトレンチ充填の後に続くことができる。フィールド酸化膜は、いわゆるシリコン局所酸化プロセスを使用して形成することができる。
【００２６】
デバイス領域１２及び１４の各々は、少なくとも、ゲート誘電体層と、ゲート導体と、随意的にゲート導体の側壁に沿った１つ又は複数の側壁スペーサとを含むゲートスタック（図示せず）を含むことができる。ゲート導体は、金属ゲート導体であるか、ポリシリコン・ゲート導体であるか、又は、金属及びポリシリコン材料の両方を、混合又は別個の層として含むことができる。
【００２７】
図４に示すように、金属合金層２０が半導体基板１０の上に堆積される。金属合金層２０は、少なくとも１つの他の金属により合金にされたニッケルを含む。金属合金層２０における合計ニッケル含量は、約５０から約９５原子％までの範囲に及び、約７５から９５原子％がより典型的である。金属合金層２０により含まれる他の金属は、約５原子％以上であるが、約５０原子％より多くないことが好ましく、約０．１から２０原子％がより典型的である。
【００２８】
金属合金層２０は、ニッケル及び白金の混合物を堆積させることにより、又は、最初にニッケル層を堆積し、次いで白金をニッケル層に組み込むことにより形成することができるニッケル白金合金を含むことが好ましい。白金は、気相ドーピング又はイオン注入のような周知の技術により、ニッケル層に容易に組み込むことができる。金属合金層２０は、さらに、Ｐｄ、Ｒｈ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、及びこれらの組み合わせからなる群から選択された１つ又は複数の付加的な金属を含むことができる。付加的な金属はＲｅであることが好ましい。金属合金層は、好ましくは約１ｎｍから約４０ｎｍまで、より好ましくは約２ｎｍから約２０ｎｍまで、及び最も好ましくは約５ｎｍから約１５ｎｍまでの範囲の厚さを有する。
【００２９】
１つ又は複数のキャッピング層（図示せず）が、随意的に、金属合金層２０の上に堆積される。こうしたキャッピング層は、Ｔｉ、ＴｉＮ、Ｗ、ＷＮ、Ｔａ、及びＴａＮからなる群から選択された少なくとも１つの材料を含み、金属合金層２０並びに金属合金層２０から形成されるシリサイド・コンタクトを保護するように機能する。
【００３０】
次いで、第１のアニーリング・ステップが、約１５０℃から約５００℃までの範囲の相対的に低いアニーリング温度で、連続的な加熱方式又は種々のランプ加熱サイクル及びソーク加熱サイクルを用いて、約１秒から約１０００秒に及ぶ持続時間で実行される。より好ましくは、第１のアニーリング・ステップは約２００℃から約４００℃までの範囲のアニーリング温度で、約５秒から約５００秒の持続時間で実行され、最も好ましくは、約２５０℃から約３５０℃までの範囲のアニーリング温度で、約１０秒から約１００秒の持続時間で実行される。特に好ましい実施形態においては、第１のアニーリング・ステップは、構造体全体の周囲温度を、約１℃／秒から約３５℃／秒、より好ましくは約５℃／秒から約２５℃／秒、最も好ましくは約１０℃／秒から約２０℃／秒のランプ速度で、大気温度から望ましいアニーリング温度まで上昇させることにより開始される。さらに、第１のアニーリング・ステップは、約１０秒から約１０００秒までの時間内で、構造体全体の周囲温度を、１００℃より低く下げることにより終了することが好ましい。
【００３１】
上述された第１のアニーリング・ステップは、ここでは低温急速加熱アニーリング（ＲＴＡ）ステップと呼ばれる。こうした低温ＲＴＡステップの結果として、半導体基板１０の第１及び第２のデバイス領域１２及び１４の上に直接配置される金属合金層２０の部分に含まれるニッケルは、図５に示すように、デバイス領域１２及び１４に含まれるシリコンと反応して自己整合型シリサイド・コンタクトを形成し、誘電体分離領域１６の上に直接配置される金属合金層２０の部分２６は未反応ニッケルを含む。自己整合型シリサイド・コンタクト２２及び２４は、少なくとも、相対的に低いアニーリング温度でニッケルとシリコンとの間の反応により形成されたＮｉ２Ｓｉを含み、ＮｉＳｉと比較すると相対的に高い抵抗率により特徴付けられる。自己整合型シリサイド・コンタクト２２及び２４は、さらに、シリコンと反応して低いアニーリング温度でシリサイドを形成することはできない白金を含む。
【００３２】
低温ＲＴＡステップの後で、誘電体分離領域１６の上に直接配置された金属合金層２０の部分２６から、実質的にすべての未反応ニッケルを除去するが、未反応白金は除去しないニッケルだけのエッチング・ステップが実行されて、図６に示すように、残留白金ストリンガだけを含む部分２６’を形成する。こうしたニッケルだけをエッチングするステップは、自己整合型シリサイド・コンタクト２２及び２４から（この時点ではＮｉ２Ｓｉである）ニッケル・シリサイドを除去することはない。したがって、自己整合型シリサイド・コンタクト２２及び２４は、実質的に完全な状態のまま残る。
【００３３】
ニッケルだけのエッチング・ステップは、過酸化水素、硫酸、過マンガン酸カリウム、塩化第二鉄、（例えば、過硫酸アンモニウム、過硫酸ナトリウム、又は過硫酸カリウムのような）過硫酸塩、硝酸、（例えば、セリウム硝酸アンモニウムといった）セリウム化合物等からなる群から選択された１つ又は複数の酸化剤を含むエッチング液を用いることにより実行されることが好ましい。本発明の好ましい実施形態においては、ニッケルだけのエッチング・ステップは、約１容量％から３０容量％までの過酸化水素と、約１０容量％から約９０容量％までの硝酸とを含む溶液を用いて実行される。
【００３４】
次いで、第２アニーリング・ステップが、約３００℃から約６００℃までの範囲の相対的に高いアニーリング温度で、連続的な加熱方式又は種々のランプ加熱サイクル及びソーク加熱サイクルを用いて、約１秒から約６００秒に及ぶ持続時間で実行される。より好ましくは、第２のアニーリング・ステップは約３５０℃から約５５０℃までの範囲のアニーリング温度で、約５秒から約５００秒の持続時間で実行され、最も好ましくは、約４００℃から約５００℃までの範囲のアニーリング温度で、約１０秒から約１００秒の持続時間で実行される。特に好ましい実施形態においては、第２のアニーリング・ステップは、構造体全体の周囲温度を、約１℃／秒から約３５℃／秒、より好ましくは約５℃／秒から約２５℃／秒、最も好ましくは約１０℃／秒から約２０℃／秒のランプ速度で、大気温度から望ましいアニーリング温度まで上昇させることにより開始される。さらに、第２のアニーリング・ステップは、約１０秒から約６００秒までの時間内で、構造体全体の周囲温度を、１００℃より低く下げることにより終了することが好ましい。
【００３５】
上述された第２のアニーリング・ステップは、ここでは高温急速加熱アニーリング（ＲＴＡ）ステップと呼ばれる。こうした高温ＲＴＡステップの結果として、自己整合型シリサイド・コンタクト２２及び２４に含まれるＮｉ２Ｓｉは、さらに、半導体基板１０の第１及び第２のデバイス領域１２及び１４におけるシリコンと反応して、Ｎｉ２Ｓｉより相対的に低い抵抗率により特徴付けられるＮｉＳｉを含む（図７に示す）完全にシリサイド化された自己整合型コンタクト３２及び３４を形成する。さらに、自己整合型シリサイド・コンタクト２２及び２４に含まれる未反応白金は、高いアニーリング温度で、第１及び第２デバイス領域１２及び１４におけるシリコンと反応して、白金シリサイドをコンタクト３２及び３２に形成し、誘電体分離領域１６の上に直接配置された部分２６’に含まれる白金ストリンガは、図７に示すように、（領域１６にシリコンがないために）未反応なまま残る。
【００３６】
高温ＲＴＡステップの後で、自己整合型シリサイド・コンタクト３２及び３４に含まれるＮｉＳｉ及びＰｔＳｉの上の部分２６’に含まれる実質的にすべての未反応白金ストリンガを選択して除去する第２のエッチング・ステップが実行され、これによって自己整合型シリサイド・コンタクト３２及び３４を損傷せずに、誘電体分離領域１６を露出させる。
【００３７】
第２のエッチング・ステップは、少なくとも１つの酸化剤と、少なくとも１つの錯化剤と、少なくとも１つの溶剤とを含むエッチング液を用いることにより実行される。第２のエッチング液における酸化剤、錯化剤、及び溶剤のモル比は、約１：１０：２００から１：１：５までの範囲であることが好ましい。
【００３８】
第２のエッチング・ステップに用いられる少なくとも１つの酸化剤は、硝酸、過酸化水素、過マンガン酸カリウム、過硫酸ナトリウム、過硫酸アンモニウム、過硫酸カリウム、セリウム硝酸アンモニウム、モノ過硫酸塩等からなる群から選択することができる。酸化剤は硝酸であることがより好ましい。
【００３９】
少なくとも１つの錯化剤は、白金イオン又は金イオンのような貴金属イオンと錯体を形成するように機能して、貴金属のエッチングを可能にする。こうした錯化剤は、塩化ナトリウム、塩化水素、ヨウ化ナトリウム、ヨウ化カリウム、臭化ナトリウム、及び臭化カリウムからなる群から選択された少なくとも１つの化合物からのハロゲン・イオンを含むことが好ましい。錯化剤は、塩化水素を含むことがより好ましい。
【００４０】
第２のエッチング液により含まれる少なくとも１つの溶剤は、極性溶剤であってもよいし、又は、非極性溶剤であってもよく、溶剤は、少なくとも水を含むことが好ましい。
【００４１】
本発明の好ましい実施形態においては、第２のエッチング液は、硝酸を酸化剤として含み、塩化水素を錯化剤として含み、水を溶剤として含む王水（ＡＲ）である。ＡＲ溶液は、約４０容量％から約８０容量％までの硝酸と、約２０容量％から約６０容量％までの塩化水素と、残りのバランスで水を含むことがより好ましい。
【００４２】
第２のアニーリング・ステップは、約３０℃から約８０℃までの範囲のエッチング温度で、約３分から約４５分に及ぶ持続時間で実行されることが好ましい。第２のエッチング・ステップは約３５℃から約４５℃までの範囲のエッチング温度で、約１５分から約４５分までの持続時間で実行されることがより好ましい。（エッチング液がエッチングされる構造体と接触する前といった）エッチング前に、エッチング液は、約３０℃から約８０℃までの高温に、少なくとも約１０分の持続時間だけ、より好ましくは少なくとも約１５分だけ維持されることが好ましい。さらに、（構造体をエッチング液から除去した後といった）エッチング後、構造体は微量のエッチング液を除去するようにすすがれて、次いで、乾燥されることが好ましい。
【００４３】
第２のエッチング・ステップは、シリサイド・コンタクト３２及び３４に含まれるＮｉＳｉ及びＰｔＳｉを侵す或いは別の方法により損傷することなく、実質的にすべての未反応白金ストリンガを、誘電体分離領域１６の上面から効果的に除去する。
【００４４】
第１及び第２のアニーリング・ステップの両方とも、例えば、Ｈｅ、Ａｒ、Ｎ２、またはフォーミング・ガスのようなガス雰囲気において実行されるのが好ましいことに注目するのは重要である。これらは、異なる雰囲気で実行してもよいし又は同じ雰囲気で実行してもよい。例えば、Ｈｅを両方のアニーリング・ステップにおいて用いてもよいし、又は、Ｈｅを第１の第１のアニーリング・ステップに用いて、フォーミング・ガスを第２のアニーリング・ステップに用いてもよい。
【００４５】
本発明の１つの独特な態様は、（ニッケル及び白金といった）未反応シリサイド金属を除去するのに、２つの異なるエッチング液を２つの別個のエッチング・ステップに用いることである。低温ＲＴＡに従う第１のエッチング・ステップは、未反応ニッケルの大部分の量を誘電体分離領域１６の上面から除去する。高温ＲＴＡステップに従う、第２の、より積極的なエッチング・ステップは、次いで、白金ストリンガ又は他の除去するのが困難な合金化金属を誘電体分離領域１６の上面から除去する。より重要なことには、第２のエッチング・ステップを進める高温ＲＴＡステップは、デバイス領域１２及び１４の上のシリサイド・コンタクト３２及び３４と接触する金属を、第２のエッチング・ステップによる侵食に耐性がある（ＮｉＳｉ及びＰｔＳｉのような）完全なシリサイドに効果的に変換するように機能する。
【００４６】
これに対応して、露出した誘電体分離領域１６には、本質的に金属及び金属シリサイドがなくなり、自己整合型シリサイド・コンタクト３２及び３４は、実質的に損傷を受けず、図８に示すように、（高さが１ｎｍより低い突起及び／又は凹部を有する表面といった）実質的に滑らかな表面形態により特徴付けられる。
【００４７】
上述の第２のエッチング・ステップは、さらに、ニッケル・シリサイド及び白金シリサイドの上のニッケル白金合金の選択的なエッチングのために（ＲＴＡステップ及び第１のエッチング・ステップとは独立するように）別個に用いることができる。具体的には、上述のように、少なくとも１つの酸化剤と、少なくとも１つの錯化剤と、少なくとも１つの溶剤とを含むエッチング・バスが最初に準備され、約３０℃から約８０℃までの範囲の高温に、少なくとも１５分間維持される。次いで、ニッケル白金と、ニッケル・シリサイドと、白金シリサイドとを含むワークピースが、約３０℃から約８０℃までの範囲のエッチング温度で、約１０分から約４５分の持続時間だけの間、エッチング・バスと接触される。その後、ワークピースがエッチング・バスから除去され、次いで、微量のエッチング液をワークピースから除去するように、すすがれ乾燥される。
【００４８】
上の説明は、本来、シリコン基板１０上の金属シリサイドの形成を主たる対象とするものであるが、基板１０はさらに、金属シリサイドに併せて、（例えば、ＮｉＧｅ、ＮｉＣ、ＰｔＧｅ、及び／又はＰｔＣのような）他の金属半導体合金の形成のための（例えば、ＳｉＧｅ又はＳｉＣのような）シリコン含有半導体合金を含んでもよいことが容易に理解されることに注目するのは重要である。例えば、ＳｉＧｅが半導体基板１０の基板材料として用いられるとき、ＮｉＧｅは、ＮｉＳｉと併せて形成される。本発明の方法は、こうした半導体合金にも同様に適用可能である。
【００４９】
図３から図８は、露出した誘電体領域により互いに分離された自己整合型シリサイド・コンタクトを形成するのに用いることができる例示的な処理ステップを説明的に示すが、本発明の特定の実施形態によれば、当業者であれば、上述の記述と一致した特有の適用例に対する要求に適合させるためにこうした処理ステップを容易に変更できることは明らかである。したがって、本発明は、上で示される特有の実施形態に制限されるものではなく、むしろ、あらゆる他の変更形態、変形態様、適用例、及び実施形態に対する使用可能性に拡張し、したがって、すべてのこうした他の変更形態、変形態様、適用例、及び実施形態は、本発明の精神及び範囲内にあるとみなされることが認識される。
【図面の簡単な説明】
【００５０】
【図１】通常のＲＴＡ／ＡＲエッチング・プロセスにより半導体基板上に形成されたシリサイド・コンタクトを示す。
【図２】通常のＲＴＡ／ＡＲエッチング・プロセスにより半導体基板上に形成されたシリサイド・コンタクトを示す。
【図３】本発明の一実施形態により、半導体基板上にシリサイド・コンタクトを形成するための例示的な処理ステップを示す。
【図４】本発明の一実施形態により、半導体基板上にシリサイド・コンタクトを形成するための例示的な処理ステップを示す。
【図５】本発明の一実施形態により、半導体基板上にシリサイド・コンタクトを形成するための例示的な処理ステップを示す。
【図６】本発明の一実施形態により、半導体基板上にシリサイド・コンタクトを形成するための例示的な処理ステップを示す。
【図７】本発明の一実施形態により、半導体基板上にシリサイド・コンタクトを形成するための例示的な処理ステップを示す。
【図８】本発明の一実施形態により、半導体基板上にシリサイド・コンタクトを形成するための例示的な処理ステップを示す。
【符号の説明】
【００５１】
１  半導体基板
２  シリコン含有半導体デバイス領域
３  シリサイド・コンタクト
４  シリコン含有半導体デバイス領域
５  シリサイド・コンタクト
６  誘電体分離領域
７  残留物質層
１０  半導体基板
１２，１４  デバイス領域
１６  誘電体分離領域
２０  金属合金層
２２，２４，３２，３４  シリサイド・コンタクト
【図１】
2009535846.tif 000003
【図２】
2009535846.tif 000004
【図３】
2009535846.tif 000005
【図４】
2009535846.tif 000006
【図５】
2009535846.tif 000007
【図６】
2009535846.tif 000008
【図７】
2009535846.tif 000009
【図８】
2009535846.tif 000010
【手続補正書】
【提出日】平成21年4月14日(2009.4.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
露出した誘電体分離領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に自己整合型金属シリサイド・コンタクトを形成するための方法であって、
前記少なくとも２つのシリコン含有半導体領域と前記露出した誘電体分離領域の上に金属合金層を形成するステップであって、前記金属合金層はニッケルと少なくとも１つの他の金属とを含む、ステップと、
１５０℃から５００℃までの範囲の第１のアニーリング温度でアニールするステップであって、前記金属合金層に含まれるニッケルは、前記半導体領域に含まれるシリコンと反応して前記半導体領域の上にＮｉ２Ｓｉを含む第１の相のニッケル・シリサイドを形成し、前記少なくとも１つの他の金属は、前記温度範囲内では前記半導体領域に含まれるシリコンとは反応しない、ステップと、
前記半導体領域間の前記露出した誘電体分離領域から実質的にすべての未反応ニッケルを除去するために、第１のエッチング液を用いて、前記金属合金層を選択的にエッチングし、前記少なくとも１つの他の金属はエッチングしない、ステップと、
３００℃から６００℃までの範囲の第２のアニーリング温度でアニールするステップであって、前記第１の相のニッケル・シリサイドは、前記半導体領域に含まれるシリコンとさらに反応して前記半導体領域の上にＮｉＳｉを含む第２の相のニッケル・シリサイドを形成し、前記第２の相は前記第１の相より低い抵抗率を有し、前記少なくとも１つの他の金属は、前記半導体領域に含まれるシリコンと反応して他の金属シリサイドを形成する、ステップと、
前記露出した誘電体分離領域から実質的にすべての残りの未反応金属を除去するために、第２のエッチング液を用いて前記金属合金層を選択的にエッチングし、互いに電気的に分離したＮｉＳｉ及び前記少なくとも１つの他の金属シリサイドを含む自己整合型金属シリサイド・コンタクトを形成する、ステップと、
を含む方法。
【請求項２】
前記半導体領域は、非ドープＳｉ、ｎ型ドープＳｉ、ｐ型ドープＳｉ、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、及びこれらの組み合わせのうちの少なくとも１つを含む、請求項１に記載の方法。
【請求項３】
前記少なくとも１つの他の金属は白金である、請求項１に記載の方法。
【請求項４】
前記金属合金層はＰｄ、Ｒｈ、Ｔｉ、Ｖ、Ｃｒ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、及びこれらの組み合わせからなる群から選択された少なくとも別の金属をさらに含む、請求項３に記載の方法。
【請求項５】
前記金属合金層は、５０から９５原子％のニッケルと、最大５０原子％までの少なくとも１つの他の金属とを含む、請求項１に記載の方法。
【請求項６】
前記第２の選択的なエッチング・ステップの後で、前記自己整合型金属シリサイド・コンタクトの上にキャッピング層を形成するステップをさらに含む、請求項１に記載の方法。
【請求項７】
前記キャッピング層は、Ｔｉ、ＴｉＮ、Ｗ、Ｔａ、及びＴａＮからなる群から選択された少なくとも１つの材料を含む、請求項６に記載の方法。
【請求項８】
前記第１のエッチング液は、過酸化硫酸溶液、塩化第２鉄溶液、過硫酸アンモニウム溶液、硝酸溶液、及びセリウム溶液の少なくとも１つを含む、請求項１に記載の方法。
【請求項９】
前記第２のエッチング液は、少なくとも１つの酸化剤と、少なくとも１つの錯化剤と、少なくとも１つの溶剤とを含み、前記金属合金層は前記露出した誘電体領域から実質的にすべての残りの未反応金属を除去するために、３０℃から８０℃までの範囲のエッチング温度で、３分から４５分までの範囲の持続時間だけ、前記第２のエッチング液と接触される、請求項１に記載の方法。
【請求項１０】
前記金属合金層は、３５℃から４５℃までの範囲のエッチング温度で、１５分から４５分までの持続時間だけ、前記第２のエッチング液と接触される、請求項９に記載の方法。
【請求項１１】
前記少なくとも１つの酸化剤と、前記少なくとも１つの錯化剤と、前記少なくとも１つの溶剤は、１：１０：２００から１：１：５までのモル比で存在する、請求項９に記載の方法。
【請求項１２】
前記少なくとも１つの酸化剤は、硝酸、過酸化水素、過マンガン酸カリウム、過硫酸ナトリウム、過硫酸アンモニウム、過硫酸カリウム、セリウム硝酸アンモニウム、及びモノ過硫酸塩からなる群から選択された少なくとも１つを含む、請求項９に記載の方法。
【請求項１３】
前記少なくとも１つの錯化剤は、塩化ナトリウム、塩酸、ヨウ化ナトリウム、ヨウ化カリウム、臭化ナトリウム、及び臭化カリウムからなる群から選択された少なくとも１つの化合物からのハロゲン・イオンを含む、請求項９に記載の方法。
【請求項１４】
前記少なくとも１つの溶剤は極性溶剤又は非極性溶剤を含む、請求項９に記載の方法。
【請求項１５】
前記少なくとも１つの溶剤は水を含む、請求項９に記載の方法。
【請求項１６】
前記少なくとも１つの酸化剤は硝酸を含み、前記少なくとも１つの錯化剤は塩酸を含み、前記少なくとも１つの溶剤は水を含む、請求項９に記載の方法。
【請求項１７】
前記自己整合型金属シリサイド・コンタクトの各々は、１５オーム／□から４５オーム／□までの範囲のシート抵抗により特徴付けられる、請求項１に記載の方法。
【請求項１８】
露出した誘電体領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に配置された自己整合型金属シリサイド・コンタクトを含む半導体構造体であって、前記自己整合型金属シリサイド・コンタクトの各々は、少なくともニッケル・シリサイド及び白金シリサイドを含み、損傷がほとんど又はまったくない表面を含み、高さが１ｎｍより低い表面突起及び／又は凹部により特徴付けられる実質的に滑らかな表面を有し、前記露出した誘電体領域には、本質的に、金属及び金属シリサイドがない、半導体構造体。
【請求項１９】
露出した誘電体分離領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に自己整合型金属シリサイド・コンタクトを形成するための方法であって、
前記少なくとも２つのシリコン含有半導体領域と前記露出した誘電体分離領域の上に金属合金層を形成するステップであって、前記金属合金層はニッケルと白金とを含む、ステップと、
１５０℃から５００℃までの範囲の第１のアニーリング温度でアニールするステップであって、前記金属合金層に含まれるニッケルは、前記半導体領域に含まれるシリコンと反応して前記半導体領域の上にＮｉ２Ｓｉを含む第１の相のニッケル・シリサイドを形成し、前記白金は、前記温度範囲内では前記半導体領域に含まれるシリコンとは反応しない、ステップと、
前記半導体領域間の前記露出した誘電体分離領域から実質的にすべての未反応ニッケルを除去するために、第１のエッチング液を用いて、前記金属合金層を選択的にエッチングし、前記白金はエッチングしない、ステップと、
３００℃から６００℃までの範囲の第２のアニーリング温度でアニールするステップであって、前記第１の相のニッケル・シリサイドは、前記半導体領域に含まれるシリコンとさらに反応して前記半導体領域の上にＮｉＳｉを含む第２の相のニッケル・シリサイドを形成し、前記第２の相は前記第１の相より低い抵抗率を有し、前記白金は、前記半導体領域に含まれるシリコンと反応して白金シリサイドを形成する、ステップと、
前記露出した誘電体分離領域から実質的にすべての残りの未反応金属を除去するために、第２のエッチング液を用いて前記金属合金層を選択的にエッチングし、互いに電気的に分離したＮｉＳｉ及びＰｔＳｉシリサイドを含む自己整合型金属シリサイド・コンタクトを形成する、ステップと、
を含む方法。
【請求項２０】
露出した誘電体分離領域により互いに離間された少なくとも２つのシリコン含有半導体領域の上に自己整合型金属シリサイド・コンタクトを形成するための方法であって、
前記少なくとも２つのシリコン含有半導体領域と前記露出した誘電体分離領域の上に金属合金層を形成するステップであって、前記金属合金層はニッケルと白金とを含む、ステップと、
１５０℃から５００℃までの範囲の第１のアニーリング温度でアニールするステップであって、前記金属合金層に含まれるニッケルは、前記半導体領域に含まれるシリコンと反応して前記半導体領域の上にＮｉ２Ｓｉを含む第１の相のニッケル・シリサイドを形成し、前記白金は、前記温度範囲内では前記半導体領域に含まれるシリコンとは反応しない、ステップと、
前記半導体領域間の前記露出した誘電体分離領域から実質的にすべての未反応ニッケルを除去するために、第１のエッチング液を用いて、前記金属合金層を選択的にエッチングし、前記白金はエッチングしない、ステップと、
３００℃から６００℃までの範囲の第２のアニーリング温度でアニールするステップであって、前記第１の相のニッケル・シリサイドは、前記半導体領域に含まれるシリコンとさらに反応して前記半導体領域の上にＮｉＳｉを含む第２の相のニッケル・シリサイドを形成し、前記第２の相は前記第１の相より低い抵抗率を有し、前記白金は、前記半導体領域に含まれるシリコンと反応して白金シリサイドを形成する、ステップと、
前記露出した誘電体分離領域から実質的にすべての残りの未反応金属を除去するために、第２のエッチング液を用いて前記金属合金層を選択的にエッチングし、互いに電気的に分離したＮｉＳｉ及びＰｔＳｉシリサイドを含む自己整合型金属シリサイド・コンタクトを形成する、ステップであって、前記第２のエッチング液を用いて前記金属合金層を選択的にエッチングするステップは、
少なくとも１つの酸化剤と、少なくとも１つの錯化剤と、少なくとも１つの溶剤とを含むエッチング・バスを準備するステップと、
３０℃から８０℃までの範囲の保持温度で、少なくとも１５分の間、前記エッチング・バスを保持するステップと、
３０℃から８０℃までの範囲のエッチング温度で、１０分から４５分の間、前記エッチング・バスに接触させるステップと、
前記エッチング・バスを除去するステップと、
微量の前記エッチング・バスを除去するためにすすぎ、乾燥させるステップと、
を含むステップと、
を含む方法。
【国際調査報告】
2009535846.tif 000011