(57)【要約】集積回路（２０）は、複数の異なる電圧レール（Ｖ5 〜Ｖ1 ）及びオンチップＥＳＤ保護回路を有する。ＥＳＤ保護回路は、ＥＳＤクランプ装置（Ｃ１〜Ｃ４）の少なくとも１つの群（２１、２２、２３）を有する。ＥＳＤクランプ装置（Ｃ１〜Ｃ４）ははしご形構造に配置されている。このはしご形構造は、これらＥＳＤクランプ装置の１つが、電圧レール（Ｖ5 〜Ｖ1 ）の各１つと、その次に低い電圧を有する電圧レールとの間にそれぞれ介在されていることを特徴とする。この構成配置により、電圧レールの各１つと、その次に低い電圧を有する電圧レールとの間にＥＳＤ電流路が規定される。ＥＳＤクランプ装置（Ｃ１〜Ｃ４）は、集積回路（２０）の正常な動作の下ではオフ状態にある。
2009503812.tif 000002
【特許請求の範囲】
【請求項１】
ｎを２よりも大きい整数としたｎ個の異なる電圧レールを有し、従ってｎ個の異なるパワードメインを規定し、更にオンチップＥＳＤ保護回路を有している集積回路であって、
前記ＥＳＤ保護回路が、少なくとも１つの群のＥＳＤクランプ装置を有し、このような群の各々がｎ−１個のＥＳＤクランプ装置を有し、これらのｎ−１個のＥＳＤクランプ装置は、はしご形構造に配置されており、
前記はしご形構造は、前記ｎ−１個のＥＳＤクランプ装置の１つが、ｎ個の前記電圧レールの各々と、その次に低い電圧を有する電圧レールとの間にそれぞれ介在され、従って、ｎ個の前記電圧レールの各１つと、その次に低い電圧を有する電圧レールとの間にＥＳＤ電流路を規定する特徴となっており、
前記ＥＳＤクランプ装置の各々は、前記集積回路の正常なパワー動作の下でオフ状態にあるようにした集積回路。
【請求項２】
請求項１に記載の集積回路において、複数の群のＥＳＤクランプ装置が存在し、これらのＥＳＤクランプ装置が集積回路全体に亘って分布されている集積回路。
【請求項３】
請求項１又は２に記載の集積回路において、ＥＳＤ事象中、ＥＳＤ電流路は、ｎ個の前記電圧レールの何れか１つから、その次に低い又はその次に高い電圧を有する電圧レールに至るレール間電流路となるようにした集積回路。
【請求項４】
請求項１又は２に記載の集積回路において、ＥＳＤ事象中、ｎ個の電圧レールのいずれの電圧レール間の電圧差も、前記集積回路における損傷を回避するために所定のしきい値電圧よりも低くなるようにした集積回路。
【請求項５】
請求項１又は２に記載の集積回路において、前記クランプ装置を、１０Ｖよりも低い電圧に対するように設計するのが好ましい低電圧クランプ装置とした集積回路。
【請求項６】
請求項１又は２に記載の集積回路において、前記オンチップＥＳＤ保護回路がＥＳＤ基準電圧フリー回路である集積回路。
【請求項７】
請求項１又は２に記載の集積回路において、前記ＥＳＤ電流路が双方の方向で、すなわち、低い電圧を有する第１の電圧レールから次に高い電圧を有する次の電圧レールへの方向と、前記第１の電圧レールから次に低い電圧を有する次の電圧レールへの方向とで動作するようになっている集積回路。
【請求項８】
請求項１又は２に記載の集積回路において、前記はしご形構造は、前記ＥＳＤクランプ装置がそれぞれのはしごの縦の要素として作用し、前記電圧レールがはしごの段となるような特徴を有している集積回路。
【請求項９】
請求項１又は２に記載の集積回路において、前記はしご形構造は、前記ＥＳＤクランプ装置が縦方向に重なっている集積回路。
【請求項１０】
請求項１〜９のいずれか一項に記載の集積回路において、端子のいずれも前記集積回路の基板に接続されていない場合に、前記ＥＳＤクランプ装置は、分離されたクランプ装置である集積回路。
【請求項１１】
請求項１〜９のいずれか一項に記載の集積回路において、ＥＳＤ事象の場合に、これを複数の前記ＥＳＤクランプ装置が分担するようになっている集積回路。
【請求項１２】
請求項１〜９のいずれか一項に記載の集積回路において、ＰＭＯＳトランジスタがＥＳＤクランプ装置として作用し、これらＰＭＯＳトランジスタのゲート端子が高バルクに接続されている集積回路。
【請求項１３】
請求項１２に記載の集積回路において、前記ＰＭＯＳトランジスタがｎ型ウエル内に位置している集積回路。
【請求項１４】
請求項１２に記載の集積回路において、この集積回路が、最も下側のＥＳＤクランプ装置として作用する少なくとも１つのＮＭＯＳトランジスタを有している集積回路。
【請求項１５】
請求項１４に記載の集積回路において、前記ＮＭＯＳトランジスタがｐ型ウエル内に位置している集積回路。
【請求項１６】
請求項１〜１５のいずれか一項に記載の集積回路において、前記ＥＳＤクランプ装置は、並列に接続されたクランプ装置間で良好な電流路の分担を可能にするのに充分小さいスナップバックを有する装置とした集積回路。
【請求項１７】
請求項１又は２に記載の集積回路において、ＥＳＤ事象中、複数の群のＥＳＤクランプ装置がトリガされるようになっている集積回路。
【請求項１８】
請求項１又は２に記載の集積回路において、この集積回路が、１つの電圧レール当たり、複数のＥＳＤクランプ装置を有している集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＳＤ保護を行った集積回路に関するものである。
【背景技術】
【０００２】
集積回路（ＩＣ）の分野では、代表的に、種々の異なるパワードメインが１つの設計に用いられている。その例は、液晶表示（ＬＣＤ）装置、自動車分野のＩＣ、パワーマネージメント機能のＩＣ等である。
【０００３】
これらのＩＣの極めて多くは、ＣＭＯＳ（相補型金属酸化物半導体）技術で実現されている。これらのＩＣにおけるトランジスタは、種々の異なる電圧ドメインで動作し、従って、これらトランジスタのドーピング濃度及びゲートの厚さは互いに異ならせる必要がある。ある特定の電圧ドメインにおいては、電圧を高くすればするほど最小のトランジスタ寸法を大きくする必要がある。
【０００４】
このようなＣＭＯＳのＩＣは、トランジスタが電流により、又は電圧ピークにより損傷されないようにするために、静電放電（ＥＳＤ）に対し保護されている必要がある。
【０００５】
それぞれのトランジスタの設計は、既知のＥＳＤ条件を満足する必要がある。使用するＥＳＤクランプ装置に関しては、これらの条件を以下のように集約しうる。
‐  パワードメインの各々がＥＳＤ保護を必要とする。このことは、２つのパワー（電圧）レールの各々の間にＥＳＤ電流路（経路）を形成する必要があることを意味し、これらのＥＳＤ電流路は、正及び負のＥＳＤストレス状態で得られるようにするのが好ましい。パワードメインの１つはＥＳＤ基準として用い、このＥＳＤ基準と各パワードメインとの間にＥＳＤ電流路を形成し、これにより完全なＥＳＤ概念を達成するようにするのが一般的である。通常、ＣＭＯＳのＩＣでは、（基板に接続された）接地電源レールがＥＳＤ基準として用いられている。その理由は、この接地電源レールはチップにおけるあらゆる個所で用いられている為である。
‐  更に、パワールーティングに関する電力降下が、ＩＣ中のどこかに損傷を生ぜしめる程度にあまりにも大きくならないようにするには、充分多くのこのようなクランプ装置を必要とする。
‐  これらクランプ装置の各々は、ＥＳＤ電流を流すのに充分大きくする必要がある。
‐  互いに異なる電圧ドメインには互いに異なるクランプ装置を採用している為、工業技術を、入手可能なあらゆる種類のクランプ装置により達成するのは困難又は不可能である。
【０００６】
ＥＳＤの概念では、パワーレール間のＥＳＤ電流路に加えて、各ＩＣピン（外部端子）から適切なパワーレールへのＥＳＤ電流路を設ける必要がある。ここに述べる本発明はピン‐レール保護に対するＥＳＤ概念の部分に影響を及ぼすものではない為、この部分の更なる説明は省略する。
【０００７】
上述した条件により、以下の２つの問題が生じる。
（１） チップ面積のうちの大きな割合をＥＳＤ保護手段に割り当てる必要がある。
（２） ＥＳＤクランプ装置の最適配置及び接続には、ＩＣのパワールーティング及びフロアプランを考慮する必要がある。
後者は、通常の設計規則に加えて遵守すべき追加の条件である。
【０００８】
パワードメインの１つは基準として用いるのが一般的である。通常は、前述したように、接地ライン（基板）がこの目的のために用いられる。この“伝統的な”ＥＳＤ概念を図１に示す。この図１では、電圧の値が互いに異なる５つの異なるパワーレール（Ｖ5 〜Ｖ1 ）が存在する。クランプ装置Ｃ１〜Ｃ４用いて、パワーレールの各々が基板の電源電圧Ｖ1 の点にクランプされている。更に、下側のパワーレールから上側のパワーレールへのストレスのための短いＥＳＤ電流路が存在するようにするために、ダイオードを採用しうる。この図は代表的な一例にすぎない。実際的な実施は、使用する特定の技術及び電圧範囲に依存することに注意すべきである。
【０００９】
この概念では、高い方の電圧ドメインに対するクランプ装置（例えば、図１のクランプ装置Ｃ１）が、大きな面積を要する高電圧装置を用いていることを言及する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、一方では、ＥＳＤ回路に必要とするチップ面積を、従来のＥＳＤ保護の解決策に比べて低減させ、他方では、ＥＳＤ保護条件（標準基準）を満足させた集積回路を提供することにある。
【００１１】
本発明の他の目的は、改善した且つより適応性のあるＥＳＤ保護機構を提供することにある。
【課題を解決するための手段】
【００１２】
上述した及びその他の目的は、請求項１による集積回路により達成される。更なる有利な実施は従属請求項に記載してある。
【００１３】
本発明によれば、互いに異なる幾つかの電圧レールを有する集積回路に、本発明の新規なオンチップ（チップ上の）ＥＳＤ保護回路を設ける。このオンチップ保護回路は、少なくとも一組のＥＳＤクランプ装置を有する。集積回路に、電源電圧を互いに異なる値としたｎ個の異なる電圧レールがあるものとすると、ＥＳＤクランプ装置のこの群はｎ−１個のＥＳＤクランプ装置を有する。これらのｎ−１個のＥＳＤクランプ装置は、はしご形構造に配置し、それぞれのパワーレールが順次低くなる電圧を有する前記ｎ個のパワーレールの各々の間に前記ｎ−１個のＥＳＤクランプ装置の１つがあるようにする。ＥＳＤクランプ装置ははしご形構造をしている為、前記ｎ個のパワーレールの各１つと次に低い電圧を有するパワーレールとの間に直接的なＥＳＤ電流路が得られる。この電流路はＥＳＤ基準ラインを越えることはなく、従って、短くなる。
【００１４】
本発明の好適例によれば、一組よりも多い組のＥＳＤクランプ装置を設け、これらＥＳＤクランプ装置を前記集積回路全体に亘って分布させる。
【００１５】
有利な実施では、ＥＳＤ事象の場合に、レール間の電流路が確立される。これらのレール間の電流路は、前記ｎ個のパワーレールの何れか１つから、次に低い電圧又は次に高い電圧を有するそれぞれのパワーレールに直接進む。
【００１６】
他の有利な例、他の目的及び利点は、以下で図面に関して詳細に説明する。
【発明を実施するための最良の形態】
【００１７】
静電放電（ＥＳＤ）は、互いに異なる静電電位にある２つの物体間での静電荷の、一回の高速な高電流伝達である。この高電流伝達が製造処理の最大定格を越えると、ＩＣの構成素子が損傷される。更に、高電流により生ぜしめられる電圧降下が製造処理の最大定格を越えると、ＩＣの構成素子が損傷される。
【００１８】
従って、集積回路には代表的に、幾つかのＥＳＤクランプ装置を有するオンチップＥＳＤ回路を設ける。
【００１９】
本発明の第１の実施例を図２Ａにつき説明する。この図は、集積回路１０のオンチップＥＳＤ保護回路を示す線図である。集積回路１０は、ｎ＝５個の異なる電圧レールを有する。集積回路１０の正常な動作中は、図示のように、電圧Ｖ5 〜Ｖ1 が確立／印加されている。本発明の説明の目的で、Ｖ1 ＜Ｖ2 ＜Ｖ3 ＜Ｖ4 ＜Ｖ5 であるものとする。ｎ＝５個の異なる電圧レールはｎ個の異なるパワードメインを規定している。
【００２０】
本発明のオンチップＥＳＤ保護回路は、数個のレール間のＥＳＤクランプ装置Ｃ１〜Ｃ４を、いわゆるはしご形配置することを特徴とするものである。図２Ａに示すように、集積回路１０は、少なくとも一組のＥＳＤクランプ装置Ｃ１〜Ｃ４を有する。このような各組はｎ−１個のＥＳＤクランプ装置を有する。すなわち、本例では、一組が４つのみのＥＳＤクランプ装置Ｃ１〜Ｃ４を必要としている。
【００２１】
“はしご形配置”とは、線図的なレイアウト（例えば、図２Ａ）におけるクランプ装置の配置を表すために用いていること明らかである。実際の構成例では、集積回路内部の個々のクランプ装置の配置をはしご形配置としないことができる。その理由は、パワーレールは代表的に平行に延在せず、且つレイアウト全体がかなり大きな確率で折り曲げられる為である。この例をより現実的に図２Ｂに線図的に示す。
【００２２】
“はしご形配置”の表現は、線図的なレイアウト（例えば、図２Ａ）で電圧レールがはしごの横ライン（段）として作用し、ＥＳＤクランプ装置Ｃ１〜Ｃ４がはしごの縦のポール、すなわち柱として作用することを表すのに用いている。
【００２３】
はしご形構造は、ｎ個のパワーレールの各々の間にｎ−１個のＥＳＤクランプ装置のうちの１つが介在されていることを特徴とする。本例では、ＥＳＤクランプ装置Ｃ１がパワーレールＶ1 及びＶ2 間に介在されており、ＥＳＤクランプ装置Ｃ２がパワーレールＶ2 及びＶ3 間に介在されており、ＥＳＤクランプ装置Ｃ３がパワーレールＶ3 及びＶ4 間に介在されており、ＥＳＤクランプ装置Ｃ４がパワーレールＶ1 及びＶ5 間に介在されている。従って、それぞれのＥＳＤクランプ装置は、互いに隣接する２つのレールを相互接続する為、レール間クランプ装置とも称される。ここで“隣接する”とは、電圧／電位の隣接を表すために用いており、必ずしも地形学的な隣接を表すのに用いるものではない。
【００２４】
本発明によれば、レール間クランプ装置Ｃ１〜Ｃ４により、ｎ個の電圧レールのいずれか１つと、この次に低い電圧を有する電圧レールとの間のＥＳＤ電流路を規定する。従って、この保護構造をレール‐レール保護構造とも称する。
【００２５】
ＥＳＤクランプ装置は、これらにより集積回路の正常な動作に影響を及ぼさないように設計する。すなわち、ＥＳＤクランプ装置の各々が、正常な電力動作の下ではオフ（電流を流さない状態）となるようにする。しかし、ＥＳＤ事象の場合には、ＥＳＤクランプ装置がトリガされ、ＥＳＤ電流路を形成する。
【００２６】
図１に示すような従来のＥＳＤ回路では、少なくとも高電圧レールを保護するために高電圧ＥＳＤクランプ装置を必要とすることを銘記すべきである。本発明によれば、高電圧ＥＳＤクランプ装置はもはや必要としない。その理由は、レール間クランプ装置は、互いに隣接するパワーレールの相対的な電圧差に対処すれば足りる為である。（ＥＳＤクランプ装置は、基板に対しては高電圧差を維持する必要があるが、装置の端子にまたがって高電圧を維持する必要はない。）従来の解決策との相違を一例につき説明する。Ｖ1 ＝０Ｖ、Ｖ2 ＝５Ｖ、Ｖ3 ＝８Ｖ、Ｖ4 ＝１５Ｖ及びＶ5 ＝２０Ｖの電圧を仮定すると、図１のクランプ装置では、Ｃ１が２０Ｖ、Ｃ２が１５Ｖ、Ｃ３が８Ｖ、Ｃ４が５Ｖの電圧をそれぞれ耐えうるようにする必要がある。
【００２７】
図２Ａのクランプ装置では、Ｃ１が５Ｖ、Ｃ２が３Ｖ、Ｃ３が７Ｖ、Ｃ４が５Ｖの電圧のみをそれぞれ耐えうるようにする必要があるだけである。従って、第１に、小型のクランプ装置で足り、且つクランプ装置の種類を少なくできる。第２に、クランプ装置の各々に加わる電圧は、互いに隣接するレールの相対的な電圧差のみによって規定される。このことは、電圧が極めて低くなることを意味する。従って、高電圧のクランプ装置はもはや必要としなくなる。
【００２８】
言及すべき重要な他の観点が存在する。図１の構成では、４つの異なる種類のクランプ装置（２０Ｖ、１５Ｖ、８Ｖ及び５Ｖのそれぞれに対するクランプ装置）が必要となるのに対し、図２Ａの実施例では、３つの異なる種類のクランプ装置（３Ｖ、５Ｖ及び７Ｖのそれぞれに対するクランプ装置）で足りる。
【００２９】
従って、本発明によるＥＳＤ保護回路は、より一層簡単となるとともに、より適応性に富むようになる。互いに隣接するレール間の相対的な電圧差が同じ（例えば、Ｖ1 ＝０Ｖ、Ｖ2 ＝２Ｖ、Ｖ3 ＝４Ｖ、Ｖ4 ＝６Ｖ及びＶ5 ＝８Ｖ）である場合には、１種類のみのクランプ装置（すなわち、２Ｖのみのクランプ装置）があれば足りる。
【００３０】
他の実施例を図３に示す。この図３は、集積回路２０のオンチップＥＳＤ保護回路を示す線図である。集積回路２０は、ｎ＝４個の異なる電圧レールを有する。集積回路２０の動作中は、図示のように電圧Ｖ1 〜Ｖ4 が確立／印加される。本例の説明のために、Ｖ1 ＜Ｖ2 ＜Ｖ3 ＜Ｖ4 であると仮定する。ｎ＝４個の異なる電圧レールは、ｎ＝４個の異なるパワードメインを規定する。ＥＳＤ保護回路は、ｍ＝３個の群２１、２２及び２３を有する。群２１及び２２の各々は、３つのＥＳＤクランプ装置Ｃ１〜Ｃ３を有する。群２３は、クランプ装置Ｃ１及びＣ２のみを有する。図３においても、ＥＳＤクランプ装置は、ｎ−１個のＥＳＤクランプ装置のうちの１つがｎ＝３個のパワーレールの各々の間に配置されたはしご形構造に配置されている。従って、ＥＳＤ電流路が、前記ｎ＝３個のパワーレールの各１つと、その次に低い電圧を有するパワーレールとの間に規定される。
【００３１】
図３の配置も、ＥＳＤクランプ装置が水平方向に分布されている、はしご形配置と称される。
【００３２】
図２Ａ及び図２Ｂに関して述べた他の全ての観点も、図３の実施例の場合に適用されるものである。
【００３３】
更なる実施例を図４に示す。この図４は、集積回路３０のオンチップＥＳＤ保護回路を線図的に示している。集積回路３０は、ｎ＝５個の異なる電圧レールを有する。集積回路３０の動作中は、図示のように電圧Ｖ1 〜Ｖ5 が確立／印加される。本例の説明のために、Ｖ1 ＝０Ｖ、Ｖ2 ＝５Ｖ、Ｖ3 ＝１０Ｖ、Ｖ4 ＝１５Ｖ及びＶ5 ＝２５Ｖであると仮定する。Ｖ4 及びＶ5 間の電圧差は１０Ｖであることに注意すべきである。
【００３４】
本例の場合、図２Ａの場合と同様に、ＥＳＤ保護回路は１群のみのクランプ装置Ｃ１〜Ｃ４を有する。この群は４つのＥＳＤクランプ装置Ｃ１〜Ｃ４を有する。電圧差（ΔＶ）は、下側の４つの電圧レールに対しては互いに同じである為（ΔＶ＝５Ｖ）、同じ種類のＥＳＤクランプ装置を用いうる。電圧レールＶ4 及びＶ5 間の電圧差は、他の電圧レール間の電圧差の２倍である為、電圧レールＶ4 及びＶ5 間のＥＳＤクランプ装置は、２つのＥＳＤクランプ装置Ｃを直列に配置することにより構成する。このように、２つのレール間に２つ以上のＥＳＤクランプ装置を組み合わせることを、ここでは積み重ね直列接続と称する。
【００３５】
図２Ａ、２Ｂ及び３に関連して説明した他の観点も図４の実施例の場合に適用される。
【００３６】
本発明によるクランプ装置は、これらクランプ装置の何れも基板に接続されていない、いわゆる分離されたクランプ装置である。これに極めて適しているのは、ゲートアップ構造のＰＭＯＳトランジスタである。この場合、ＰＭＯＳトランジスタのバルクは高い。集積回路の基板がＰ−である場合、ＰＭＯＳトランジスタはｎ型ウエル内に位置させるのが好ましい。
【００３７】
本発明によれば、最も下側の装置として（例えば、ＥＳＤクランプ装置Ｃ１として）のみＮＭＯＳトランジスタを用いるのが好ましい。この場合ＮＭＯＳトランジスタは、Ｐ−基板中のＰ型ウエル内に位置する。
【００３８】
ＮＭＯＳトランジスタのクランプ装置は、通常、スナップバック特性を有している。これらのクランプ装置を同じパワードメイン内に用いることにより、並列に接続されたクランプ装置間でのＥＳＤ電流の水平方向の分担を防止しうる。従って、スナップバック特性を全く又は殆ど呈さないクランプ装置のみを、例えば、ＰＭＯＳトランジスタ又はトリガされたＮＭＯＳトランジスタのクランプ装置のみを用いることが推奨される。
【００３９】
ＥＳＤクランプ装置としては、ＰＭＯＳトランジスタ又はＮＭＯＳトランジスタの代わりに、ツェナーダイオード又はバイポーラトランジスタを用いることができる。
【００４０】
本発明の利点は、各パワードメイン又はそれに対する電圧レベルに対するＥＳＤの概念を最適化しうることにある。幾つかのパワードメイン間では、他のパワードメイン間よりも多くのクランプ装置を用いることができる（例えば、図３参照）。
【００４１】
２つ以上の群のクランプ装置を用いている実施例（例えば、図３参照）が有利である。その理由は、数個のクランプ装置が幾つかのレール対間に並列に配置される為である。ＥＳＤ事象の場合、幾つかのＥＳＤクランプ装置がこの事象を分担する。従って、抵抗が低減され、従って、小さなクランプ装置を用いうる。
【００４２】
クランプ装置Ｃ１〜Ｃ４は、１０Ｖよりも低い電圧に対し設計するのが好ましい低電圧クランプ装置である。
【００４３】
図３の実施例の他の利点は、ＥＳＤクランプ装置の寄生キャパシタンスがＥＳＤ事象の場合のストレスをある程度吸収するということである。数個のＥＳＤクランプ装置が並列に配置されている為、寄生キャパシタンスは通常、従来技術のＥＳＤ保護回路の場合よりも大きい。このことは、極めて高速なパルスが寄生キャパシタンスに入り込むことを意味する。これにより、ＥＳＤ電流路をトリガ及び確立するのにある程度多くの時間をＥＳＤクランプ装置に与え、同時のトリガに対するより良好な電圧分布を促進する。
【００４４】
従来の手段では通常、基準電圧（図１のＶ1 ）として集積回路の接地ライン（基板）が用いられている。しかし、現在のＣＭＯＳの構造では、基板はもはや良好な導電体ではない。その理由は、雑音の抑圧のために高抵抗の基板が好ましい為である。従って、強いＥＳＤ電流が基準電圧ライン上に電圧降下を生ぜしめるおそれがある。この問題は、本発明では回避される。その理由は、基板にはもはや基準電圧ラインが存在しない為である。従って、本発明のＥＳＤ保護構造は“基準電圧フリー回路”とも称される。
【００４５】
本発明により、ＥＳＤクランプ装置の各々が、所定のＥＳＤピーク電流で、ＩＣ内で保護された装置の降服電圧よりも低い最大クランプ電圧を有する場合に、ＥＳＤ保護構造が適切に、且つ信頼的に動作する。放電パルスは、安全に迂回され、ＩＣの回路を破壊又は損傷させない。
【００４６】
本発明によるＥＳＤクランプ装置は、静電放電事象の場合のみ“アクティブ”となる。正常な電力動作の下では、これらのＥＳＤクランプ装置はオフ状態にある。
【００４７】
本発明の顕著な利点の１つは、チップ面積が節約され、同時に従来の集積回路におけるＥＳＤ保護と少なくとも同様に良好で信頼性のあるＥＳＤ保護を提供するということである。本発明では、より少数又は小さい、或いはこれらの双方のＥＳＤクランプ装置で足り、より簡単な工業技術で済む。その理由は、必要とするＥＳＤ装置の種類が少なくなる為である。ＥＳＤクランプ装置は、より簡単にもなる。その理由は、これらのＥＳＤクランプ装置は低電圧である為である。フロアプランニング及び電源ルーティングがＥＳＤの観点からより簡単となる。
【００４８】
本発明の幾つかの更なる利点及び観点は以下の通りである。
‐  ＥＳＤ電流路は、前述したように、１つのみの群がある場合に（例えば、図２Ａ参照）、“縦方向”で分担される。図２Ａのクランプ装置Ｃ３は例えば、以下の電流路に対し用いられる。
Ｖ5 ⇔Ｖ3 、Ｖ5 ⇔Ｖ2 、Ｖ5 ⇔Ｖ1 、Ｖ4 ⇔Ｖ3 、Ｖ4 ⇔Ｖ2 、Ｖ4 ⇔Ｖ1 
このことは、図１の全ての素子Ｃ１〜Ｃ４に代えて図２Ａにおける１つの群のＥＳＤクランプ装置を用いうることを意味する。本発明によれば、低電圧のＥＳＤクランプ装置のみを必要とする為、図２Ａの全ての装置が占めるチップ面積は図１における高電圧クランプ装置Ｃ１が必要とするチップ面積とほぼ同じである。この例は、面積がいかに著しく節約されるかを極めて良好に示している。
‐  １つよりも多い群のＥＳＤクランプ装置を採用する場合には（例えば、図３参照）、ＥＳＤ電流路は“横方向”でも分担される。その理由は、各２つのレール間に幾つかの並列なクランプ装置が存在する為である。これらの並列なＥＳＤクランプ装置がＥＳＤ電流を分担する。これらのＥＳＤクランプ装置が協同する為、これらのＥＳＤクランプ装置を小型にでき、これによりチップ面積を更に節約する。
‐  はしご経路（例えば、Ｖ5 からＶ1 への経路）に亘るＥＳＤクランプ装置を互いに隣り合うように配置する必要はなく、これらＥＳＤクランプ装置を分散させることができる。これにより、集積回路のレイアウト及びフロアプランニングに関する適応性をより富んだものとする。
‐  はしご経路（例えば、Ｖ5 からＶ1 への経路）に亘りＥＳＤストレスがある場合には、２つの基準電圧ライン間の電圧レール（Ｖ4 、Ｖ3 、Ｖ2 ）のキャパシタンスや、その他のいかなる寄生キャパシタンスも、はしごの実効寄生キャパシタンスに加算される。この実効寄生キャパシタンスが、次のクランプ段に亘るＥＳＤストレス電流の分配に寄与する。
‐  本発明と関連して用いられるような低電圧のＥＳＤクランプ装置は、高電圧のＥＳＤクランプ装置よりもＥＳＤ動作を良好にする（降服電圧及びスナップバック電圧の制御を良好にする）。
‐  低電圧のＰＭＯＳトランジスタは極めて低いスナップバックを呈し、従って、本発明の概念にとって適している。スナップバックが要求通り低い場合には、低電圧のＮＭＯＳトランジスタをトリガ及び制御することができる。
‐  集積回路の新たな高電圧プロセス開発に対しても、低電圧ＥＳＤクランプ装置に頼る上述したようなＥＳＤ概念を適用するのが有利である。その理由は、これらの低電圧クランプ装置は周知であり、最初から準備できる為である。
【００４９】
図面及び明細書には本発明の好適例を特定の用語を用いて説明したものであり、本発明はこれらの用語に限定されるものではない。
【図面の簡単な説明】
【００５０】
【図１】図１は、ＥＳＤ基準パワードメインを用いている従来のＥＳＤ保護構造を示す線図である。
【図２Ａ】図２Ａは、本発明の第１実施例による、レール間ＥＳＤクランプ装置の、本発明によるはしご形構造配置のレイアウトを示す線図である。
【図２Ｂ】図２Ｂは、図２Ａの本発明によるはしご形構造配置の変形例を示す線図である。
【図３】図３は、本発明の第２実施例による、レール間ＥＳＤクランプ装置の数個の群を有する本発明の分布式はしご形構造配置を示す線図である。
【図４】図４は、本発明の第３実施例による、レール間ＥＳＤクランプ装置の本発明のはしご形構造配置のレイアウトを示す線図である。
【図１】
2009503812.tif 000003
【図２Ａ】
2009503812.tif 000004
【図２Ｂ】
2009503812.tif 000005
【図３】
2009503812.tif 000006
【図４】
2009503812.tif 000007
【国際調査報告】
2009503812.tif 000008
2009503812.tif 000009
2009503812.tif 000010