(57)【要約】マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法が本明細書に記載される。一実施形態では、一組の積み重ねられたマイクロ電子デバイスは、（ａ）第１の面および第１の面と反対側の第２の面を有する第１のマイクロ電子ダイ、（ｂ）第１のマイクロ電子ダイの第１の面と取り付けられ、第１のマイクロ電子ダイと電気的に接続される第１の基板、（ｃ）第１のマイクロ電子ダイの第２の面に取り付けられる第２の基板、（ｄ）第２の基板に取り付けられる複数個の電気的結合体、（ｅ）電気的結合体に結合される第３の基板、および（ｆ）第３の基板に取り付けられる第２のマイクロ電子ダイを含む。電気的結合体は、電気的結合体の少なくとも一部が第１のマイクロ電子ダイの内側になるように配置される。【選択図】図４
2009508324.tif 000002
【特許請求の範囲】
【請求項１】
第１の面および前記第１の面と反対側の第２の面を含む、第１のマイクロ電子ダイと、
前記第１のマイクロ電子ダイの前記第１の面に取り付けられ、前記第１のマイクロ電子ダイと電気的に接続される第１の基板と、
前記第１のマイクロ電子ダイの前記第２の面に取り付けられる第２の基板と、
前記第２の基板に取り付けられ、複数個の電気的結合体の少なくとも一部が前記第１のマイクロ電子ダイの内側に位置する複数個の電気的結合体と、
前記複数個の電気的結合体に結合される第３の基板と、
前記第３の基板に取り付けられる第２のマイクロ電子ダイとを含む、一組の積み重ねられた複数個のマイクロ電子デバイス。
【請求項２】
前記第１のマイクロ電子ダイの前記第１の面が裏面を含み、前記第１のマイクロ電子ダイの前記第２の面が作動面を含み、
前記第１のマイクロ電子ダイが、さらに複数個の端子を前記作動面に含み、
前記第１の基板が、前記第１のマイクロ電子ダイの前記裏面に取り付けられる第１の面、前記第１の面上の複数個の第１のコンタクト、および前記第１の面上の複数個の第２のコンタクトを含み、
前記第２の基板が、対応する複数個の電気的結合体に取り付けられる複数個のパッドおよび対応する複数個のパッドと電気的に接続される複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが（ａ）前記第１のマイクロ電子ダイ上の前記複数個の端子と前記第１の基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第１のワイヤボンド、（ｂ）前記第２の基板上の前記複数個のコンタクトと前記第１の基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第２のワイヤボンド、および（ｃ）前記第２の基板と前記第１のマイクロ電子ダイとの間のスタンドオフをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項３】
前記第１のマイクロ電子ダイの前記第１の面が作動面を含み、
前記第１のマイクロ電子ダイが複数個の端子を前記作動面上にさらに含み、
前記第１の基板が前記第１のマイクロ電子ダイの前記作動面に取り付けられる第１の面、前記第１の面と反対側の第２の面、前記第１および第２の面の間に伸びる開口部、および前記第２の面上の複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の端子と対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項４】
前記第１のマイクロ電子ダイの前記第１の面が作動面を含み、前記第１のマイクロ電子ダイの前記第２の面が裏面を含み、
前記第１のマイクロ電子ダイが複数個の端子を前記作動面上にさらに含み、
前記第１の基板が、前記第１のマイクロ電子ダイの前記作動面に取り付けられる第１の面、前記第１の面と反対側の第２の面、前記第１および第２の面の間に伸びる開口部、前記第１の面上の複数個の第１のコンタクト、および前記第２の面上の複数個の第２のコンタクトを含み、
前記第２の基板が、対応する複数個の電気的結合体に取り付けられる複数個のパッドおよび対応する複数個のパッドと電気的に接続される複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、（ａ）前記第１のマイクロ電子ダイ上の前記複数個の端子と前記第１の基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第１のワイヤボンド、および（ｂ）前記第２の基板上の前記複数個のコンタクトを前記第１の基板上の対応する複数個の第１のコンタクトと電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項５】
前記第１のマイクロ電子ダイの前記第１の面が裏面を含み、前記第１のマイクロ電子ダイの前記第２の面が作動面を含み、
前記第１のマイクロ電子ダイが複数個の端子を前記作動面上にさらに含み、
前記第１の基板が、前記第１のマイクロ電子ダイの前記裏面に取り付けられる第１の面と、前記第１の面上の複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の端子と対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項６】
前記第１のマイクロ電子ダイの前記第１の面が裏面を含み、前記第１のマイクロ電子ダイの前記第２の面が作動面を含み、
前記第１のマイクロ電子ダイが複数個の端子を前記作動面上にさらに含み、
前記第１の基板が、前記第１のマイクロ電子ダイの前記裏面に取り付けられる第１の面、前記第１の面上の複数個の第１のコンタクト、および前記第１の面上の複数個の第２のコンタクトを含み、
前記第２の基板が、対応する複数個の電気的結合体に取り付けられる複数個のパッドと、対応する複数個のパッドと電気的に接続される複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、（ａ）前記第１のマイクロ電子ダイ上の前記複数個の端子と前記第１の基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第１のワイヤボンド、および（ｂ）前記第２の基板上の前記複数個のコンタクトと前記第１の基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項７】
前記第１のマイクロ電子ダイの前記第１の面が裏面を含み、前記第１のマイクロ電子ダイの前記第２の面が作動面を含み、
前記第１のマイクロ電子ダイが複数個の端子を前記作動面上にさらに含み、
前記第１の基板が前記第１のマイクロ電子ダイの前記裏面に取り付けられる第１の面および前記第１の面上の複数個のコンタクトを含み、
前記第２の基板が、前記第１のマイクロ電子ダイの前記作動面に面する第１の面、前記第１の面上の複数個の第１のコンタクト、および対応する複数個の第１のコンタクトと電気的に接続される複数個の第２のコンタクトを含み、かつ
前記複数個のマイクロ電子デバイスが、（ａ）前記第１のマイクロ電子ダイと前記第２の基板との間に位置し、前記複数個の端子と対応する複数個の第１のコンタクトを電気的に接続する複数個の電気的結合体、および（ｂ）前記第２の基板上の前記複数個の第２のコンタクトと前記第１の基板上の対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項８】
前記第１のマイクロ電子ダイの前記第１の面が裏面を含み、前記第１のマイクロ電子ダイの前記第２の面が作動面を含み、
前記第１のマイクロ電子ダイが複数個の端子を前記作動面上にさらに含み、
前記第１の基板が、前記第１のマイクロ電子ダイの前記裏面に取り付けられる第１の面および前記第１の面上の複数個のコンタクトを含み、
前記第２の基板が、前記第１のマイクロ電子ダイの前記作動面に面する第１の面、前記第１の面と反対側の第２の面、前記第１の面上の複数個の第１のコンタクト、対応する複数個の電気的結合体に取り付けられる前記第２の面上の複数個の第２のコンタクト、および複数個の第３のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、（ａ）前記第１のマイクロ電子ダイと前記第２の基板との間に位置し、前記複数個の端子と対応する複数個の第１のコンタクトを電気的に接続する複数個の配線素子、および（ｂ）前記第２の基板上の前記複数個の第３のコン
タクトと前記第１の基板上の対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項９】
前記第２の基板が複数個のコンタクトを含み、
前記第３の基板が複数個のコンタクトを含み、および
前記複数個の電気的結合体が前記第２の基板の前記複数個のコンタクトと前記第３の基板の対応する複数個のコンタクトを電気的に接続する複数個の導電性ボールを含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１０】
前記第２のマイクロ電子ダイが、前記第３の基板に取り付けられる第１の面および前記第１の面と反対側の第２の面を含み、ならびに
前記複数個のマイクロ電子デバイスが、前記第２のマイクロ電子ダイの前記第２の面に取り付けられる第４の基板をさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１１】
前記第１のマイクロ電子ダイ、前記第１の基板、および前記第２の基板の少なくとも一部を覆うケーシングをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１２】
前記第２の基板が、前記第１のマイクロ電子ダイの前記第２の面に取り付けられる第１の面および前記第１の面と反対側の第２の面を含み、
前記複数個のマイクロ電子デバイスが、前記第１のマイクロ電子ダイ、前記第１の基板、および前記第２の基板の少なくとも一部を覆うケーシングをさらに含み、ならびに
前記ケーシングが、前記第２の基板の前記第２の面の切断部分を露出する開口部を規定する、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１３】
マイクロ電子ダイが前記第２の基板と第３の基板の間に位置していない、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１４】
前記第１のマイクロ電子ダイが、集積回路および前記集積回路と電気的に接続される複数個の端子をさらに含み、
前記第１の基板が、前記第１のマイクロ電子ダイの前記第１の面に取り付けられる第１の面、前記第１の面と反対側の第２の面、前記第２の面上の複数個のパッド、および対応する複数個のパッドと電気的に接続される複数個のコンタクトをさらに含み、
前記複数個の電気的結合体が、複数個の第１の電気的結合体を含み、ならびに
前記複数個のマイクロ電子デバイスが、対応する複数個のパッド上の複数個の第２の電気的結合体をさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１５】
前記第１のマイクロ電子ダイが、集積回路および前記集積回路と電気的に接続される複数個の端子をさらに含み、
前記第１の基板が複数個のコンタクトをさらに含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の端子と対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１６】
前記第１の基板が複数個のコンタクトを含み、
前記第２の基板が複数個のコンタクトを含み、および
前記複数個のマイクロ電子デバイスが、前記第１の基板上の前記複数個のコンタクトと前記第２の基板上の対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１７】
前記第１のマイクロ電子ダイの前記第１の面が作動面を含み、前記第１のマイクロ電子ダイの前記第２の面が裏面を含み、
前記第１のマイクロ電子ダイが複数個の端子を前記作動面上にさらに含み、
前記第１の基板が、前記第１のマイクロ電子ダイの前記作動面に取り付けられる第１の面、前記第１の面と反対側の第２の面、前記第１および第２の面の間に伸びる開口部、前記第２の面上の複数個の第１のコンタクト、および前記第２の面上の複数個の第２のコンタクトを含み、
前記第２の基板が、対応する複数個の電気的結合体に取り付けられる複数個のパッド、および対応する複数個のパッドと電気的に接続される複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、（ａ）前記第１のマイクロ電子ダイ上の前記複数個の端子と前記第１の基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第１のワイヤボンド、および（ｂ）前記第２の基板上の前記複数個のコンタクトと前記第１の基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１８】
前記複数個の電気的結合体が前記第１のマイクロ電子ダイの外辺部の内側の区域に位置する、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項１９】
前記複数個の電気的結合体が前記第１のマイクロ電子ダイに対して重ね合わされている、請求項１に記載の複数個のマイクロ電子デバイス。
【請求項２０】
第１のマイクロ電子ダイと、
前記第１のマイクロ電子ダイに取り付けられる第１のインターポーザ基板と、
前記第１のマイクロ電子ダイが前記第１のインターポーザ基板と第２のインターポーザ基板の間に位置するように、前記第１のマイクロ電子ダイに取り付けられる第２のインターポーザ基板と、
前記第２のインターポーザ基板が前記第１のマイクロ電子ダイと第３のインターポーザ基板の間に位置するように、前記第２のインターポーザ基板と結合される第３のインターポーザ基板とを含み、マイクロ電子ダイは前記第２のインターポーザ基板と第３のインターポーザ基板の間に位置せず、
前記第３のインターポーザ基板が第２のマイクロ電子ダイと前記第２のインターポーザ基板の間に位置するように、前記第３のインターポーザ基板に取り付けられる第２のマイクロ電子ダイとを含む、一組の積み重ねられた複数個のマイクロ電子デバイス。
【請求項２１】
前記第２のインターポーザ基板と前記第３のインターポーザ基板との間に取り付けられ、複数個の電気的結合体の少なくとも一部が前記第１のマイクロ電子ダイの内側に位置する複数個の電気的結合体をさらに含む、請求項２０に記載の複数個のマイクロ電子デバイス。
【請求項２２】
前記第１のマイクロ電子ダイが作動面および前記作動面上の複数個の端子を含み、
前記第１のインターポーザ基板が、前記第１のマイクロ電子ダイの前記作動面に取り付けられる第１の面、前記第１の面と反対側の第２の面、前記第１および第２の面の間に伸びる開口部、および前記第２の面上の複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の端子と対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項２０に記載の複数個のマイクロ電子デバイス。
【請求項２３】
前記第１のマイクロ電子ダイが、作動面、前記作動面の反対側の裏面、および前記作動面上の複数個の端子を含み、
前記第１のインターポーザ基板が、前記第１のマイクロ電子ダイの前記裏面に取り付けられる第１の面および前記第１の面上の複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の端子と対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項２０に記載の複数個のマイクロ電子デバイス。
【請求項２４】
前記第１のマイクロ電子ダイが、作動面、前記作動面の反対側の裏面、および前記作動面上の複数個の端子を含み、
前記第１のインターポーザ基板が、前記第１のマイクロ電子ダイの前記裏面に取り付けられる第１の面および前記第１の面上の複数個のコンタクトを含み、
前記第２のインターポーザ基板が、前記第１のマイクロ電子ダイの前記作動面に面する第１の面、前記第１の面上の複数個の第１のコンタクト、および対応する複数個の第１のコンタクトと電気的に接続される複数個の第２のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、（ａ）前記第１のマイクロ電子ダイと前記第２のインターポーザ基板との間に位置し、前記複数端子と対応する複数個の第１のコンタクトを電気的に接続する複数個の配線素子、および（ｂ）前記第２のインターポーザ基板上の前記複数個の第２のコンタクトと前記第１のインターポーザ基板上の対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項２０に記載の複数個のマイクロ電子デバイス。
【請求項２５】
前記第１のマイクロ電子ダイ、前記第１のインターポーザ基板、および前記第２のインターポーザ基板の少なくとも一部を覆うケーシングをさらに含む、請求項２０に記載の複数個のマイクロ電子デバイス。
【請求項２６】
前記第１のマイクロ電子ダイが、集積回路および前記集積回路と電気的に接続される複数個の端子を含み、
前記第１のインターポーザ基板が複数個のコンタクトを含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の端子と対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項２０に記載の複数個のマイクロ電子デバイス。
【請求項２７】
前記第１のインターポーザ基板が複数個のコンタクトを含み、
前記第２のインターポーザ基板が複数個のコンタクトを含み、および
前記複数個のマイクロ電子デバイスが、前記第１のインターポーザ基板上の前記複数個のコンタクトと前記第２のインターポーザ基板上の対応する複数個のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項２０に記載の複数個のマイクロ電子デバイス。
【請求項２８】
第１の面、前記第１の面と反対側の第２の面、集積回路、および前記集積回路と電気的に接続される複数個の端子を含むマイクロ電子ダイと、
前記マイクロ電子ダイの前記第１の面に結合される第１のインターポーザ基板を含み、前記第１のインターポーザ基板は対応する複数個の端子と電気的に接続される複数個の第１のコンタクトおよび複数個の第２のコンタクトを有し、
前記マイクロ電子ダイの前記第２の面に結合される第２のインターポーザ基板を含み、前記第２のインターポーザ基板は前記第１のインターポーザ基板上の対応する複数個の第２のコンタクトと電気的に接続される複数個のコンタクトを有する、マイクロ電子デバイス。
【請求項２９】
前記マイクロ電子ダイの前記第１の面が、前記複数個の端子を有する作動面を含み、
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記作動面に取り付けられ
、前記複数個の第２のコンタクトを有する第１の面、前記第１の面と反対側であって前記複数個の第１のコンタクトを有する第２の面、ならびに前記第１および第２の面の間に伸びる開口部をさらに含み、ならびに
前記マイクロ電子デバイスが、前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３０】
前記マイクロ電子ダイの前記第１の面が前記複数個の端子を有する作動面を含み、前記マイクロ電子ダイの前記第２の面が裏面を含み、
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記作動面に取り付けられ、前記複数個の第２のコンタクトを有する第１の面、前記第１の面と反対側であって前記複数個の第１のコンタクトを有する第２の面、前記第１および第２の面の間に伸びる開口部をさらに含み、ならびに
前記マイクロ電子デバイスが、（ａ）前記マイクロ電子ダイ上の前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第１のワイヤボンド、および（ｂ）前記第２のインターポーザ基板上の前記複数個のコンタクトと前記第１のインターポーザ基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３１】
前記マイクロ電子ダイの前記第１の面が前記複数個の端子を有する作動面を含み、前記マイクロ電子ダイの前記第２の面が裏面を含み、
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記裏面に取り付けられる第１の面をさらに含み、ならびに
前記マイクロ電子デバイスが、前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個のワイヤボンドをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３２】
前記マイクロ電子ダイの前記第１の面が裏面を含み、前記マイクロ電子ダイの前記第２の面が前記複数個の端子を有する作動面を含み、
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記裏面に取り付けられ、前記複数個の第１および第２のコンタクトを有する第１の面をさらに含み、ならびに
前記マイクロ電子デバイスが、（ａ）前記マイクロ電子ダイ上の前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第１のワイヤボンド、および（ｂ）前記第２のインターポーザ基板上の前記複数個のコンタクトと前記第１のインターポーザ基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３３】
前記マイクロ電子ダイの前記第１の面が裏面を含み、前記マイクロ電子ダイの前記第２の面が前記複数個の端子を有する作動面を含み、
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記裏面に取り付けられ、前記複数個の第１および第２のコンタクトを有する第１の面をさらに含み、ならびに
前記マイクロ電子デバイスが、（ａ）前記マイクロ電子ダイ上の前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第１のワイヤボンド、（ｂ）前記第２のインターポーザ基板上の前記複数個のコンタクトと前記第１のインターポーザ基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第２のワイヤボンド、および（ｃ）前記第２のインターポーザ基板と前記マイクロ電子ダイとの間のスタンドオフをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３４】
前記マイクロ電子ダイの前記第１の面が裏面を含み、前記マイクロ電子ダイの前記第２の面が前記複数個の端子を有する作動面を含み、
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記裏面に取り付けられ、前記複数個の第１および第２のコンタクトを有する第１の面をさらに含み、
前記第２のインターポーザ基板上の前記複数個のコンタクトが複数個の第１のコンタクトを含み、
前記第２のインターポーザ基板が、前記マイクロ電子ダイの前記作動面に面する第１の面、前記第１の面と反対側であって前記複数個の第１のコンタクトを有する第２の面、および前記第１の面上の複数個の第２のコンタクトをさらに含み、ならびに
前記マイクロ電子デバイスが、（ａ）前記マイクロ電子ダイと前記第２のインターポーザ基板との間に位置し、前記複数個の端子と前記第２のインターポーザ基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の配線素子、および（ｂ）前記第２のインターポーザ基板上の前記複数個の第１のコンタクトを前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトと電気的に接続する複数個のワイヤボンドをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３５】
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記第１の面に取り付けられる第１の面、前記第１の面と反対側の第２の面、および前記第２の面上の複数個のパッドをさらに含み、ならびに
前記マイクロ電子デバイスが、対応する複数個のパッド上の複数個の電気的結合体をさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３６】
前記マイクロ電子ダイ、前記第１のインターポーザ基板、および前記第２のインターポーザ基板の少なくとも一部分を覆うケーシングをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３７】
前記第２のインターポーザ基板が、前記マイクロ電子ダイの前記第２の面に取り付けられる第１の面および前記第１の面と反対側の第２の面をさらに含み、
前記マイクロ電子デバイスが、前記マイクロ電子ダイ、前記第１のインターポーザ基板、および前記第２のインターポーザ基板の少なくとも一部分を覆うケーシングをさらに含み、ならびに
前記ケーシングが前記第２のインターポーザ基板の前記第２の面の切断部分を露出する開口部を規定する、請求項２８に記載のマイクロ電子デバイス。
【請求項３８】
前記マイクロ電子ダイの前記第１の面が前記複数個の端子を有する作動面を含み、前記マイクロ電子ダイの前記第２の面が裏面を含み、
前記第１のインターポーザ基板が、前記マイクロ電子ダイの前記作動面に取り付けられる第１の面、前記第１の面と反対側であって前記複数個の第１および第２のコンタクトを有する第２の面、ならびに前記第１および第２の面の間に伸びる開口部をさらに含み、ならびに
前記マイクロ電子デバイスが、（ａ）前記マイクロ電子ダイ上の前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第１のワイヤボンド、および（ｂ）前記第２のインターポーザ基板上の前記複数個のコンタクトと前記第１のインターポーザ基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項２８に記載のマイクロ電子デバイス。
【請求項３９】
複数個の第１のコンタクトアレイおよび複数個の第２のコンタクトアレイを有する第１のインターポーザ基板と、
前記第１のインターポーザ基板に取り付けられる複数個のマイクロ電子ダイとを含み、前記複数個の個々のマイクロ電子ダイは対応する複数個の第１のコンタクトに電気的に接続される複数個の端子、および前記複数個の端子と電気的に接続される集積回路を含み、
前記複数個の個々のマイクロ電子ダイが前記第１のインターポーザ基板と前記関連する第２のインターポーザ基板との間に位置するように、対応する複数個のマイクロ電子ダイに結合される複数個の第２のインターポーザ基板を含み、前記複数個の個々の第２のインターポーザ基板は複数個のコンタクトを有し、
前記複数個の第２のインターポーザ基板上の前記複数個のコンタクトと前記第１のインターポーザ基板上の対応する複数個の第２のコンタクトを電気的に接続する複数個のワイヤボンドと、
前記複数個のマイクロ電子ダイ、前記第１のインターポーザ基板、および前記複数個の第２のインターポーザ基板の少なくとも一部分を覆うケーシングとを含む、複数個のマイクロ電子デバイス。
【請求項４０】
前記複数個の個々のマイクロ電子ダイが、前記複数個の端子を有する作動面をさらに含み、
前記第１のインターポーザ基板が、前記複数個のマイクロ電子ダイの前記作動面に取り付けられ、前記第２のコンタクトを有する第１の面、前記第１の面と反対側であって前記複数個の第１のコンタクトを有する第２の面、および前記第１の面と第２の面との間に伸びる複数個の開口部をさらに含み、
前記複数個のワイヤボンドが、複数個の第１のワイヤボンドを含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の開口部を貫いて伸びる、前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項３９に記載の複数個のマイクロ電子デバイス。
【請求項４１】
前記複数個の個々のマイクロ電子ダイが、前記複数個の端子を有する作動面、および前記作動面の反対側の裏面をさらに含み、
前記第１のインターポーザ基板が、前記複数個のマイクロ電子ダイの前記裏面に取り付けられ、前記複数個の第１および第２のコンタクトを有する第１の面をさらに含み、
前記複数個のワイヤボンドが、複数個の第１のワイヤボンドを含み、ならびに
前記複数個のマイクロ電子デバイスが、前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第２のワイヤボンドをさらに含む、請求項３９に記載の複数個のマイクロ電子デバイス。
【請求項４２】
前記複数個の個々のマイクロ電子ダイが、前記複数個の端子を有する作動面および前記作動面の反対側の裏面を含み、
前記第１のインターポーザ基板が、前記複数個のマイクロ電子ダイの前記裏面に取り付けられる、前記複数個の第１および第２のコンタクトを有する第１の面をさらに含み、
前記複数個のワイヤボンドが、複数個の第１のワイヤボンドを含み、ならびに
前記複数個のマイクロ電子デバイスが、（ａ）前記複数個のマイクロ電子ダイの前記複数個の端子と前記第１のインターポーザ基板上の対応する複数個の第１のコンタクトを電気的に接続する複数個の第２のワイヤボンド、および（ｂ）複数個の第２のインターポーザ基板と複数個のマイクロ電子ダイとの対応する対の間の複数個のスタンドオフをさらに含む、請求項３９に記載の複数個のマイクロ電子デバイス。
【請求項４３】
前記第１のインターポーザ基板が、前記複数個のマイクロ電子ダイの前記第１の面に取り付けられる第１の面、前記第１の面と反対側の第２の面、および前記第２の面上の複数個のパッドアレイをさらに含み、ならびに
前記複数個のマイクロ電子デバイスが、対応する複数個のパッド上の複数個の電気的結
合体をさらに含む、請求項３９に記載の複数個のマイクロ電子デバイス。
【請求項４４】
マイクロ電子ダイを第１のインターポーザ基板に取り付けるステップと、
第２のインターポーザ基板を、前記第１のインターポーザ基板と前記第２のインターポーザ基板との間に位置する状態で前記マイクロ電子ダイと結合させるステップと、
前記マイクロ電子ダイと前記第１のインターポーザ基板を電気的に接続するステップと、
前記第２のインターポーザ基板を前記第１のインターポーザ基板にワイヤボンディングするステップとを含む、マイクロ電子デバイスを製造する方法。
【請求項４５】
前記マイクロ電子ダイを取り付けるステップが、前記マイクロ電子ダイの作動面を前記第１のインターポーザ基板の第１の面と結合させることを含み、
前記マイクロ電子ダイを電気的に接続するステップが、前記マイクロ電子ダイ上の複数個の端子を前記第１のインターポーザ基板の第２の面上の対応する複数個のコンタクトにワイヤボンディングすることを含み、前記第２の面が前記第１の面の反対側である、請求項４４に記載の方法。
【請求項４６】
前記マイクロ電子ダイを取り付けるステップが、前記マイクロ電子ダイの裏面を前記第１のインターポーザ基板の第１の面と結合させることを含み、および
前記マイクロ電子ダイを電気的に接続するステップが、前記マイクロ電子ダイの作動面上の複数個の端子を前記第１のインターポーザ基板の前記第１の面上の対応する複数個のコンタクトにワイヤボンディングすることを含み、前記マイクロ電子ダイの前記作動面が前記裏面の反対側である、請求項４４に記載の方法。
【請求項４７】
前記第２のインターポーザ基板を結合させるステップが、前記第２のインターポーザ基板の第１の面を前記マイクロ電子ダイに取り付けることを含み、および
前記第２のインターポーザ基板をワイヤボンディングするステップが、前記第２のインターポーザ基板の第２の面上の複数個のコンタクトを前記第１のインターポーザ基板上の対応する複数個のコンタクトにワイヤボンディングすることを含み、前記第２の面が前記第１の面の反対側である、請求項４４に記載の方法。
【請求項４８】
前記マイクロ電子ダイと前記第２のインターポーザ基板との間にスタンドオフを取り付けるステップをさらに含む、請求項４４に記載の方法。
【請求項４９】
複数個の電気的結合体を前記第１のインターポーザ基板の対応する複数個のパッド上に設置するステップをさらに含む、請求項４４に記載の方法。
【請求項５０】
前記マイクロ電子ダイ、前記第１のインターポーザ基板、および前記第２のインターポーザ基板の少なくとも一部分を封入するステップをさらに含む、請求項４４に記載の方法。
【請求項５１】
マイクロ電子ダイ、前記マイクロ電子ダイに結合される第１のインターポーザ基板、および、前記ダイが前記第１のインターポーザ基板と第２のインターポーザ基板との間に位置するように、前記マイクロ電子ダイに結合される第２のインターポーザ基板を含む、第１のマイクロ電子デバイスを提供するステップと、
マイクロ電子ダイおよび前記マイクロ電子ダイに結合されるインターポーザ基板を含む第２のマイクロ電子デバイスを提供するステップと、
複数個の電気的結合体を前記第１のマイクロ電子デバイスと第２のマイクロ電子デバイスとの間の、前記第１のマイクロ電子デバイスの前記ダイの内側に位置付けて、前記第１のマイクロ電子デバイスの上に前記第２のマイクロ電子デバイスを積み重ねるステップを
含む、複数個のマイクロ電子デバイスを積み重ねるための方法。
【請求項５２】
前記第２のマイクロ電子デバイスを積み重ねるステップが、マイクロ電子ダイを、前記第２のマイクロ電子デバイスの前記インターポーザ基板と前記第１のマイクロ電子デバイスの前記第２のインターポーザ基板との間に位置付けずに、前記第１のマイクロ電子デバイスの上に前記第２のマイクロ電子デバイスを設置するステップを含む、請求項５１に記載の方法。
【請求項５３】
前記第１のマイクロ電子デバイスを提供するステップが、
前記マイクロ電子ダイの作動面を前記第１のインターポーザ基板の第１の面と結合させること、および
前記マイクロ電子ダイ上の複数個の端子を前記第１のインターポーザ基板の第２の面の対応する複数個のコンタクトにワイヤボンディングすることを含み、前記第２の面が前記第１の面の反対側である、請求項５１に記載の方法。
【請求項５４】
前記第１のマイクロ電子デバイスを提供するステップが、
前記マイクロ電子ダイの裏面を前記第１のインターポーザ基板の第１の面と結合させること、および
前記マイクロ電子ダイの作動面上の複数個の端子を前記第１のインターポーザ基板の前記第１の面上の対応する複数個のコンタクトにワイヤボンディングすることを含み、前記マイクロ電子ダイの前記作動面が前記裏面の反対側である、請求項５１に記載の方法。
【請求項５５】
前記第１のマイクロ電子デバイスを提供するステップが、
前記第２のインターポーザ基板の第１の面を前記マイクロ電子ダイに取り付けること、および
前記第２のインターポーザ基板の第２の面上の複数個のコンタクトを前記第１のインターポーザ基板上の対応する複数個のコンタクトにワイヤボンディングすることを含み、前記第２の面が前記第１の面の反対側である、請求項５１に記載の方法。
【請求項５６】
前記第２のマイクロ電子デバイスを積み重ねるステップが、前記複数個の電気的結合体を、前記第１のマイクロ電子デバイスの前記第２のインターポーザ基板上の対応する複数個のパッド、および前記第２のマイクロ電子デバイスの前記インターポーザ基板上の対応する複数個のパッドに取り付けることを含む、請求項５１に記載の方法。
【請求項５７】
前記第２のマイクロ電子デバイスの前記インターポーザ基板が第１のインターポーザ基板であり、前記第２のマイクロ電子デバイスを提供するステップが、前記ダイが前記第１のインターポーザ基板と第２のインターポーザ基板との間に位置するように第２のインターポーザ基板を前記マイクロ電子ダイに取り付けることを含む、請求項５１に記載の方法。
【請求項５８】
前記第２のマイクロ電子デバイスを積み重ねるステップが、前記複数個の電気的結合体を前記第１のマイクロ電子ダイの外辺部内の区域に位置付けて、前記第１のマイクロ電子デバイスの上に前記第２のマイクロ電子デバイスを設置することを含む、請求項５１に記載の方法。
【請求項５９】
前記第２のマイクロ電子デバイスを積み重ねるステップが、前記複数個の電気的結合体を前記第１のマイクロ電子ダイに対して重ね合わせて、前記第１のマイクロ電子デバイスの上に前記第２のマイクロ電子デバイスを置くことを含む、請求項５１に記載のマイクロ電子デバイス。
【請求項６０】
複数個のマイクロ電子ダイを、前記複数個のダイをアレイに配置して第１のインターポーザ基板に実装するステップと、
前記複数個のマイクロ電子ダイを前記第１のインターポーザ基板と前記関連する第２のインターポーザ基板との間に位置付けて、複数個の第２のインターポーザ基板を対応する複数個のマイクロ電子ダイに取り付けるステップと、
前記複数個の第２のインターポーザ基板と前記第１のインターポーザ基板を電気的に接続するステップとを含む、複数個のマイクロ電子デバイスを製造する方法。
【請求項６１】
前記複数個のマイクロ電子ダイを実装するステップが、前記複数個のマイクロ電子ダイの作動面を前記第１のインターポーザ基板の側面と結合させることを含む、請求項６０に記載の方法。
【請求項６２】
前記複数個のマイクロ電子ダイを実装するステップが、前記複数個のマイクロ電子ダイの裏面を前記第１のインターポーザ基板の側面と結合させることを含む、請求項６０に記載の方法。
【請求項６３】
前記複数個のマイクロ電子ダイと前記第１のインターポーザ基板を電気的に接続することをさらに含む、請求項６０に記載の方法。
【請求項６４】
前記複数個のマイクロ電子ダイ、前記第１のインターポーザ基板、および前記複数個の第２のインターポーザ基板の少なくとも一部分を封入することをさらに含む、請求項６０に記載の方法。
【請求項６５】
複数個のスタンドオフを複数個のマイクロ電子ダイと複数個の第２のインターポーザ基板との対応する対の間に取り付けることをさらに含む、請求項６０に記載の方法。
【請求項６６】
前記複数個のマイクロ電子ダイと前記複数個の第２のインターポーザ基板を電気的に接続することをさらに含む、請求項６０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法に関する。
【背景技術】
【０００２】
マイクロ電子デバイスは、一般にダイ（すなわち、チップ）を有し、それは非常に小さな部品が高度に密集する集積回路を含む。典型的なプロセスでは、様々な段階で反復することのできる多くの異なる方法（例えば、注入、ドーピング、フォトリソグラフィ、化学気相成長法、プラズマ蒸着、メッキ、平坦化、エッチング、など）を用いて、多数のダイが単一のウエハ上に製造される。ダイは、一般に、集積回路と電気的に接続される非常に小さなボンドパッドのアレイを含む。ボンドパッドはダイ上の外部電気接触部であり、それを通じて電源電圧、信号などが集積回路へ伝送され、また集積回路から伝送される。次に、ウエハをさいの目（またはダイ）に切断することにより、ダイをお互いに分離（すなわち、単一化）し、個々のダイを裏面研削する。ダイが単一化された後、ダイは、一般に「パッケージ化」され、ボンドパッドは、様々な電力供給線、信号線、および接地線により容易に結合することのできるさらに大きな電気端子のアレイと結合される。
【０００３】
個別のダイは、ダイ上のボンドパッドをピン、ボールパッド、またはその他の種類の電気端子のアレイと電気的に接続すること、および次に環境要因（例えば、湿度、微粒子、静電気、および物理的衝撃）から保護するためにダイを封入することによりパッケージ化することができる。一用途では、ボンドパッドは、ボールパッドのアレイを有するインターポーザ基板上のコンタクトと電気的に接続される。図１Ａは、従来のパッケージ化されたマイクロ電子デバイス１０を図で説明したもので、それにはインターポーザ基板２０およびインターポーザ基板２０に取り付けられるマイクロ電子ダイ４０が含まれる。マイクロ電子ダイ４０は、ダイ４０を環境要因から保護するためにケーシング３０で封入されている。
【０００４】
電気製品は、非常に限られた空間に極めて高密度の部品を有するようパッケージ化されたマイクロ電子デバイスを必要とする。例えば、記憶装置、プロセッサ、ディスプレイ、およびその他のマイクロ電子部品に使用可能な空間は、携帯電話、ＰＤＡ、ポータブルコンピュータ、および多くのその他の製品では非常に限られている。そのようなものとして、プリント回路基板上のマイクロ電子デバイス１０の表面積または「占有面積」を減少させたいという強い動因がある。マイクロ電子デバイス１０のサイズを小さくすることは、高性能マイクロ電子デバイス１０が一般により多くのボンドパッドを有し、ボンドパッドが多いと、ボールグリッドアレイがより大きくなり、それ故により占有面積が大きくなるために困難である。所与の占有面積内でマイクロ電子デバイス１０の密度を増大させるために用いられる一つの技術は、マイクロ電子デバイス１０をもう一つのデバイスの上に積み重ねることである。
【０００５】
図１Ｂは、同様の第２のマイクロ電子デバイス１０ｂの上に積み重ねられた、図１Ａのパッケージ化されたマイクロ電子デバイス（１０ａとして識別される）を図で説明したものである。第１のマイクロ電子デバイス１０ａのインターポーザ（または介在）基板２０は、大きなはんだボール５０により第２のマイクロ電子デバイス１０ｂのインターポーザ基板２０に結合されている。積み重ねられたデバイス１０ａ〜１０ｂの一つの欠点は、２つのインターポーザ基板２０間の距離をつなぐために必要な大きなはんだボール５０がインターポーザ基板２０上の貴重な空間を使用し、マイクロ電子デバイス１０ａ〜１０ｂの
占有面積を増大させていることである。
【０００６】
図２は、先行技術に従うもう１つのパッケージ化されたマイクロ電子デバイス６０を図で説明したものである。デバイス６０は、基板８０に取り付けられる第１のマイクロ電子ダイ７０ａおよび第１のダイ７０ａに取り付けられる第２のマイクロ電子ダイ７０ｂを含む。第１および第２のダイ７０ａ〜７０ｂは、複数個のワイヤボンド９０で基板８０と電気的に接続される。このデバイスはダイ７０ａ〜７０ｂおよびワイヤボンド９０を封入しているケーシング９５をさらに含む。図２に説明されるパッケージ化されたマイクロ電子デバイス６０の一つの欠点は、ダイ７０ａ〜７０ｂのうちの１つが、基板８０に適切にワイヤボンディングされていないかまたはその他の何らかの理由でカプセル封入後の品質管理試験で不合格となる場合、良好なダイ７０を含む、パッケージ化されたデバイス６０は一般に廃棄されることである。従って、複数のダイを一緒に封入すると、得られるパッケージの収率が低下する。
【発明の開示】
【０００７】
Ａ．概説
以下の開示は、マイクロ電子デバイス、積み重ねられたマイクロ電子デバイス、およびマイクロ電子デバイスを製造する方法のいくつかの実施形態を説明する。１つのそのような一組の積み重ねられたマイクロ電子デバイスの実施形態は、（ａ）第１の面および第１の面と反対側の第２の面を有する第１のマイクロ電子ダイ、（ｂ）第１のマイクロ電子ダイの第１の面と取り付けられ、第１のマイクロ電子ダイと電気的に接続される第１の基板、（ｃ）第１のマイクロ電子ダイの第２の面に取り付けられる第２の基板、（ｄ）第２の基板に取り付けられる複数個の電気的結合体（またはカップラー）、（ｅ）電気的結合体に結合される第３の基板、および（ｆ）第３の基板に取り付けられる第２のマイクロ電子ダイを含む。電気的結合体は、電気的結合体の少なくとも一部が第１のマイクロ電子ダイの内側になるように配置される。
【０００８】
本発明のもう一つの態様は、マイクロ電子デバイスに向けられる。一実施形態では、マイクロ電子デバイスは、（ａ）第１の面、第１の面と反対側の第２の面、集積回路、および集積回路と電気的に接続される複数個の端子を有するマイクロ電子ダイ、（ｂ）マイクロ電子ダイの第１の面に結合される第１のインターポーザ基板、および（ｃ）マイクロ電子ダイの第２の面に結合される第２のインターポーザ基板を含む。第１のインターポーザ基板は、複数個の第１のコンタクトと複数個の第２のコンタクトを有する。第１のコンタクトは対応する端子と電気的に接続される。第２のインターポーザ基板は第１のインターポーザ基板の対応する第２のコンタクトと電気的に接続される複数個のコンタクトを有する。
【０００９】
本発明のもう一つの態様は、複数個のマイクロ電子デバイスを製造する方法に向けられる。一実施形態では、方法は、複数個のマイクロ電子ダイを、ダイをアレイに配置して第１のインターポーザ基板に実装すること、マイクロ電子ダイを第１のインターポーザ基板と関連する第２のインターポーザ基板との間に位置付けて、複数個の第２のインターポーザ基板を対応するマイクロ電子ダイに取り付けること、および第２のインターポーザ基板と第１のインターポーザ基板を電気的に接続することを含む。
【００１０】
本発明のもう一つの態様は、マイクロ電子デバイスを積み重ねる方法に向けられる。一実施形態では、方法は、（ａ）マイクロ電子ダイ、マイクロ電子ダイに結合される第１のインターポーザ基板、および、ダイが第１のインターポーザ基板と第２のインターポーザ基板との間に位置するように、マイクロ電子ダイに結合される第２のインターポーザ基板を有する第１のマイクロ電子デバイスを提供すること、（ｂ）マイクロ電子ダイおよびマイクロ電子ダイに結合されるインターポーザ基板を有する第２のマイクロ電子デバイスを
提供すること、および（ｃ）複数個の電気的結合体を第１のマイクロ電子デバイスと第２のマイクロ電子デバイスとの間であって、第１のマイクロ電子デバイスのダイの内側に位置付けて、第１のマイクロ電子デバイスの上に第２のマイクロ電子デバイスを積み重ねることを含む。例えば、電気的結合体を第１のマイクロ電子デバイスのマイクロ電子ダイに対して重ね合わせ、ダイの外辺部内の区域に位置付けてよい。
【００１１】
本発明のいくつかの実施形態の多くの具体的な詳細は、複数個のマイクロ電子デバイスを一緒に単一のアセンブリに形成することに関して下に記載されているが、その他の実施形態では各デバイスを別々に形成することもできる。本発明の特定の実施形態の十分な理解をもたらすため、本発明に従ういくつかの実施形態が、図３Ａ〜図７および以下の文章に説明される。しかし、当業者であれば、本発明がさらなる実施形態を有しうること、または本発明が図３Ａ〜図７に示される実施形態の詳細のいくつかを含まなくとも実践されうることを理解する。
【発明を実施するための最良の形態】
【００１２】
Ｂ．マイクロ電子デバイスを製造する方法の実施形態
図３Ａ〜図３Ｄは、複数個のマイクロ電子デバイスを製造する方法の一実施形態の段階を説明する。例えば、図３Ａは、第１のインターポーザ基板１２０上でアレイに配置される複数個のマイクロ電子ダイ１１０（３個のみが示されている）を含むアセンブリ１００の垂直断面の略図である。個別のダイ１１０は、集積回路１１２（図示される）、作動面１１４、作動面１１４上でアレイに配置される複数個の端子１１６（例えば、ボンドパッド）、および作動面１１４の反対側の裏面１１８を含む。ダイ１１０の裏面１１８は、接着剤１３０、例えば接着フィルム、エポキシ、テープ、ペースト、またはその他の適した材料などで第１のインターポーザ基板１２０に取り付けられる。図示したダイ１１０は同じ構造を有するが、その他の実施形態では、ダイ１１０は、異なる機能を実行するために異なる特徴を有していてよい。
【００１３】
第１のインターポーザ基板１２０は、プリント基板であっても、ダイ１１０を支持するためのその他の部材であってもよい。図解される実施形態では、第１のインターポーザ基板１２０は、（ａ）複数個の第１のコンタクト１２６と複数個の第２のコンタクト１２７を有する第１の面１２２、および（ｂ）複数個のパッド１２８を有する第２の面１２４を含む。第１のコンタクト１２６は、ダイ１１０上の対応する端子１１６との電気的接続のためにアレイに配置することができ、第２のコンタクト１２７は、第２のインターポーザ基板上の対応するコンタクトとの電気的接続のためにアレイに配置することができ（図３Ｂに示す）、さらに、パッド１２８は、アレイに配置して複数個の電気的結合体（例えば、はんだボール）を受けることができる。第１のインターポーザ基板１２０は、第１および第２のコンタクト１２６および１２７を対応するパッド１２８と電気的に接続する複数個の導電トレース１２９をさらに含む。
【００１４】
図３Ｂは、複数個の第２のインターポーザ基板１４０を対応するマイクロ電子ダイ１１０に取り付けた後のアセンブリ１００の垂直断面の略図である。個々の第２のインターポーザ基板１４０は、第１の面１４２および接着剤１３２でダイ１１０の１つに取り付けられる第２の面１４４を含む。第１の面１４２は、（ａ）第１のインターポーザ基板１２０上の第２のコンタクト１２７の対応するアレイと電気的接続するためにアレイに配置される複数個のコンタクト１４６、および（ｂ）複数個の電気的結合体（例えば、はんだボール）への取り付けのためにアレイに配置される複数個のパッド１４８を含む。いくつかの実施形態では、図３Ｄに関して下に説明されるように、マイクロ電子デバイスが同様のデバイスの上に積み重ねられ、複数個の電気的結合体が対応するパッド１２８および１４８の組を電気的に接続することができるように、パッド１４８は、一般に第１のインターポーザ基板１２０上の対応するパッド１２８と一直線に並んでいる。個別の第２のインター
ポーザ基板１４０は、パッド１４８と対応するコンタクト１４６を電気的に接続する複数個の導電トレース１４９をさらに含む。図示される第２のインターポーザ基板１４０の占有面積は個別のダイ１１０の占有面積よりも小さいが、その他の実施形態、例えば図４に関して下に記載される実施形態では、第２のインターポーザ基板１４０の占有面積は、ダイ１１０の占有面積と同じまたはそれより大きいことがある。
【００１５】
第２のインターポーザ基板１４０を取り付けた後、マイクロ電子ダイ１１０と第２のインターポーザ基板１４０は、第１のインターポーザ基板１２０にワイヤボンディングされる。具体的には、複数個の第１のワイヤボンド１３４をダイ１１０の端子１１６と第１のインターポーザ基板１２０上の対応する第１のコンタクト１２６との間に形成し、複数個の第２のワイヤボンド１３６を第２のインターポーザ基板１４０上のコンタクト１４６と第１のインターポーザ基板１２０上の対応する第２のコンタクト１２７との間に形成する。さらなる実施形態では、マイクロ電子ダイ１１０は、第２のインターポーザ基板１４０がダイ１１０に取り付けられる前に第１のインターポーザ基板１２０にワイヤボンディングされ得る。その他の実施形態では、第２のインターポーザ基板１４０は、ダイ１１０が第１のインターポーザ基板１２０に取り付けられる前にダイ１１０に取り付けられ得る。
【００１６】
図３Ｃは、ケーシング１５０を形成し、複数個の電気的結合体１６０を取り付けた後のアセンブリ１００の垂直断面の略図である。ケーシング１５０は、マイクロ電子ダイ１１０、第１および第２のワイヤボンド１３４および１３６、ならびに第１および第２のインターポーザ基板１２０および１４０の一部を封入する。具体的には、図示されるケーシング１５０は、第２のインターポーザ基板１４０の第１の面１４２の外辺部分をコンタクト１４６が覆われるように封入し、第２のインターポーザ基板１４０の第１の面１４２の中心部分の上の開口部１５２をパッド１４８が露出するように画定する。ケーシング１５０は、従来の射出成形、フィルム成形、またはその他の適した方法により形成することができる。ケーシング１５０を形成した後、電気的結合体１６０を第１のインターポーザ基板１２０上の対応するパッド１２８に取り付け、アセンブリ１００をＡ−Ａの線に沿って切断して複数個の個々のマイクロ電子デバイス１０２を単一化することができる。
【００１７】
図３Ｄは、下側のマイクロ電子デバイス１０２ｂの上に積み重ねられた上側のマイクロ電子デバイス１０２ａの垂直断面の略図である。上側および下側のデバイス１０２ａ〜１０２ｂは、一般に図３Ａ〜図３Ｃに関して上に説明されるマイクロ電子デバイス１０２と同様である。上側のデバイス１０２ａは、上側のデバイス１０２ａの電気的結合体１６０を下側のデバイス１０２ｂのケーシング１５０の開口部１５２に挿入し、電気的結合体１６０を下側のデバイス１０２ｂの第２のインターポーザ基板１４０上の対応するパッド１４８に取り付けることにより、下側のデバイス１０２ｂと結合される。その他の実施形態では、上側および下側のデバイス１０２ａ〜１０２ｂは異なるデバイスであってよい。例えば、上側のデバイス１０２ａには第２のインターポーザ基板１４０および第２のワイヤボンド１３６が含まれないことがある。さらに、上側および下側のマイクロ電子デバイス１０２ａ〜１０２ｂ中のマイクロ電子ダイ１１０は、同じ種類のダイであっても異なる種類のダイであってもよい。その他の実施形態では、さらなるマイクロ電子デバイスを上側のデバイス１０２ａの上に、および／または下側のデバイス１０２ｂの下に積み重ねることができる。さらなる実施形態では、マイクロ電子デバイス１０２は、アセンブリが切断され、デバイス１０２が単一化される前に積み重ねることができる。例えば、複数個の単一化されたデバイス１０２は、図３Ｃに図示されるアセンブリ１００の対応するデバイス１０２に取り付けることができる。あるいは、２つ以上のアセンブリのデバイス１０２を取り付け、一緒に単一化することができる。
【００１８】
図３Ａ〜図３Ｄに関して上に説明されるマイクロ電子デバイス１０２の一つの利点は、デバイス１０２を互いの上に積み重ねることができることである。マイクロ電子デバイス
を積み重ねることにより回路基板の所与の表面積または占有面積内での能力および／または性能が増大する。例えば、上側のマイクロ電子デバイス１０２ａを下側のマイクロ電子デバイス１０２ｂの上に積み重ね、下側のデバイス１０２ｂを回路基板に取り付ける場合、上側のマイクロ電子デバイス１０２ａは回路基板上の表面積をあまり多く使用することなく電気的にかつ作動可能なように回路基板に結合される。
【００１９】
図３Ａ〜図３Ｄに示されるマイクロ電子デバイス１０２のもう一つの特徴は、パッケージ化の後および積み重ねる前に個別のデバイスを試験することができることである。この特徴の利点は、欠点のあるパッケージ化されたデバイスを検出し、デバイスの積み重ねから排除することができることである。したがって、マイクロ電子デバイスの積み重ねは優良であるとわかっているデバイスのみを含むことができ、それによりデバイスの積み重ね収率が増大し、廃棄されるデバイスの数が減少する。
【００２０】
図３Ｄに示される積み重ねられたマイクロ電子デバイス１０２のもう一つの特徴は、下側のマイクロ電子デバイス１０２ｂが、ダイ１１０の内側に複数個の露出したパッド１４８をもつ第２のインターポーザ基板１４０を含むことである。この特徴の利点は、上側のマイクロ電子デバイス１０２ａが完全に装着されたボールグリッドアレイを含み得ることであり、それにより回路基板上の占有面積を増大させることなく上側のデバイス１０２ａから回路基板へ伝えることのできる信号の数が増加する。
【００２１】
Ｃ．マイクロ電子デバイスのさらなる実施形態およびマイクロ電子デバイスを製造する方法
図４は、本発明のもう１つの実施形態に従うマイクロ電子デバイス２０２の垂直断面の略図である。マイクロ電子デバイス２０２は、一般に、図３Ａ〜図３Ｄに関して上に説明されるマイクロ電子デバイス１０２と同様である。例えば、マイクロ電子デバイス２０２は、第１のインターポーザ基板１２０に取り付けられるマイクロ電子ダイ１１０を含む。しかし、図示されるマイクロ電子デバイス２０２は、スタンドオフ２７０によりダイ１１０から離れて間隔を空けられた第２のインターポーザ基板２４０をさらに含む。第２のインターポーザ基板２４０は、（ａ）複数個のコンタクト２４６と複数個のパッド２４８を有する第１の面２４２、および（ｂ）第１の面２４２の反対側の第２の面２４４を含む。コンタクト２４６はアレイに配置され、複数個の第２のワイヤボンド１３６で第１のインターポーザ基板１２０上の対応する第２のコンタクト１２７と電気的に接続される。パッド２４８は、アレイに配置され、第１のインターポーザ基板１２０上の対応するパッド１２８と一直線に並び得る。図示される第２のインターポーザ基板２４０の占有面積はダイ１１０の占有面積とほぼ同じであるが、その他の実施形態では、第２のインターポーザ基板２４０の占有面積は、ダイ１１０の占有面積よりも大きくてもよいし、小さくてもよい。
【００２２】
スタンドオフ２７０は、第２のインターポーザ基板２４０の第２の面２４４に第１の接着剤２３２ａで、さらにダイ１１０の作動面１１４に第２の接着剤２３２ｂで取り付けられる。スタンドオフ２７０は、第２のインターポーザ基板２４０にダイ１１０から間隔を空ける大きさに作られているので第１のワイヤボンド１３４を端子１１６と第１のインターポーザ基板１２０上の対応する第１のコンタクト１２６との間に伸ばすことができる。スタンドオフ２７０は、鏡面ウエハ、テープ、ペースト、またはその他の適したデバイスであってよい。ケーシング２５０は第２のインターポーザ基板２４０とマイクロ電子ダイ１１０との間の空隙を埋めることができる。
【００２３】
図４に示されるマイクロ電子デバイス２０２の一つの特徴は、第２のインターポーザ基板２４０の占有面積が、図３Ａ〜図３Ｄに関して上に考察される第２のインターポーザ基板１４０よりも大きいことである。この特徴の利点は、図示される第２のインターポーザ
基板２４０がより多くのパッド２４８を含み、より大きなボールグリッドアレイを収めることができることであり、それによりデバイスの積み重ねにおいて上側のマイクロ電子デバイスから下側のマイクロ電子デバイスへ伝えることのできる信号の数が増加する。
【００２４】
図５Ａ〜図５Ｃは、複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する。例えば、図５Ａは、第１のインターポーザ基板１２０上にアレイに配置される複数個のマイクロ電子ダイ３１０（３個のみが示されている）を含むアセンブリ３００の垂直断面の略図である。個々のマイクロ電子ダイ３１０は、集積積回路１１２（図示される）、作動面３１４、作動面３１４上でアレイに配置される複数個の端子３１６、および作動面３１４の反対側の裏面３１８を含む。マイクロ電子ダイ３１０の裏面３１８は、接着剤１３０で第１のインターポーザ基板１２０に取り付けられる。第１のインターポーザ基板１２０は、一般に、図３Ａ〜図３Ｄに関して上に説明される第１のインターポーザ基板１２０と同様である。
【００２５】
図５Ｂは、複数個の第２のインターポーザ基板３４０を、配線素子３７０で対応するマイクロ電子ダイ３１０に取り付けた後のアセンブリ３００の垂直断面の略図である。個々の第２のインターポーザ基板３４０は、第１の面３４２、第１の面３４２の反対側の第２の面３４４、第１の面３４２上の複数個の第１のコンタクト３４５、第１の面３４２上の複数個の第２のコンタクト３４６、第２の面３４４上の複数個の第３のコンタクト３４７、および第１の面３４２上の複数個のパッド３４８を含む。第１のコンタクト３４５は、第１のインターポーザ基板１２０上の対応する第１のコンタクト１２６との電気接続のためにアレイに配置され、第２のコンタクト３４６は、第１のインターポーザ基板１２０上の対応する第２のコンタクト１２７との電気的接続のためにアレイに配置され、第３のコンタクト３４７は、アレイに配置され、対応する配線素子３７０に取り付けられ、さらに、パッド３４８は、複数個の電気的結合体への取り付けのためにアレイに配置される。第２のインターポーザ基板３４０は、第１のコンタクト３４５と対応する第３のコンタクト３４７を電気的に接続する複数個の第１の導電トレース３４９ａ、および第２のコンタクト３４６と対応するパッド３４８を電気的に接続する複数個の第２の導電トレース３４９ｂをさらに含み得る。配線素子３７０は、はんだボールであってもよいし、またはマイクロ電子ダイ３１０の端子３１６を第２のインターポーザ基板３４０上の対応する第３のコンタクト３４７と電気的に接続するその他の導電部材であってもよい。アセンブリ３００に、さらにアンダーフィル材３７２をマイクロ電子ダイ３１０と対応する第２のインターポーザ基板３４０との間に含めて、部品に加わる一部の応力に耐え、部品を湿度、化学薬品、およびその他の汚染物質から保護することもできる。
【００２６】
図５Ｃは、第２のインターポーザ基板３４０を第１のインターポーザ基板１２０にワイヤボンディングし、ケーシング３５０を形成した後のアセンブリ３００の垂直断面の略図である。複数個の第１のワイヤボンド３３４は、第２のインターポーザ基板３４０の第１のコンタクト３４５と第１のインターポーザ基板１２０上の対応する第１のコンタクト１２６との間に伸び、複数個の第２のワイヤボンド３３５は、第２のインターポーザ基板３４０の第２のコンタクト３４６と第１のインターポーザ基板１２０上の対応する第２のコンタクト１２７との間に伸びる。第１および第２のワイヤボンド３３４および３３５は、従ってマイクロ電子ダイ３１０の端子３１６および第２のインターポーザ基板３４０のパッド３４８を、それぞれ、第１のインターポーザ基板１２０のパッド１２８と電気的に接続する。
【００２７】
ケーシング３５０は、マイクロ電子ダイ３１０ならびに第１および第２のインターポーザ基板１２０および３４０の一部を封入する。具体的には、ケーシング３５０は、第２のインターポーザ基板３４０の外辺部を、第１および第２のコンタクト３４５および３４６が封入され、パッド３４８が露出するように封入する。ケーシング３５０の形成後、アセ
ンブリ３００を線Ｂ−Ｂに沿って切断して複数個の個々のマイクロ電子デバイス３０２を単一化することができる。
【００２８】
図６Ａ〜図６Ｅは、複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する。例えば、図６Ａは、第１のインターポーザ基板４２０上にアレイに配置される複数個のマイクロ電子ダイ４１０（３個のみが示されている）を含むアセンブリ４００の垂直断面の略図である。個々のマイクロ電子ダイ４１０は、集積回路１１２、第１のインターポーザ基板４２０に取り付けられる作動面４１４、作動面４１４上の複数個の端子４１６、および作動面４１４の反対側の裏面４１８を含む。
【００２９】
図示される第１のインターポーザ基板４２０は、第１の面４２２、第１の面４２２の反対側の第２の面４２４、第１の面４２２上の複数個の第１のコンタクト４２６、第２の面４２４上の複数個の第２のコンタクト４２７、第２の面４２４上の複数個の第１のパッド４２８ａ、第２の面４２４上の複数個の第２のパッド４２８ｂ、および第１の面４２２と第２の面４２４の間に伸びる複数個のスロット４２５を含む。第１のコンタクト４２６は、第２のインターポーザ基板上の対応するコンタクトとの電気接続のためにアレイに配置され（下に図６Ｂに関して説明されている）、第２のコンタクト４２７は、ダイ４１０上の対応する端子４１６との電気接続のためにアレイに配置され、さらに、第１および第２のパッド４２８ａ〜４２８ｂは、複数個の電気的結合体を受けるためにアレイに配置されている。第１のインターポーザ基板４２０は、第１のコンタクト４２６と対応する第１のパッド４２８ａを電気的に接続する複数個の第１の導電トレース４２９ａ、および、第２のコンタクト４２７と対応する第２のパッド４２８ｂを電気的に接続する複数個の第２の導電トレース４２９ｂをさらに含む。
【００３０】
図６Ｂは、複数個の第２のインターポーザ基板４４０を対応するダイ４１０に接着剤４３２で取り付けた後のアセンブリ４００の垂直断面の略図である。第２のインターポーザ基板４４０は、第１の面４４２、ダイ４１０の１つに取り付けられる第２の面４４４、第１の面４４２上の複数個のコンタクト４４６、第１の面４４２上の複数個のパッド４４８、およびコンタクト４４６と対応するパッド４４８を電気的に接続する複数個の導電トレース４４９を含む。パッド４４８は、電気的結合体への取り付けのためにアレイに配置され、一般に第１のインターポーザ基板４２０上の対応するパッド４２８と一直線に並び得る。図示される第２のインターポーザ基板４４０の占有面積はダイ４１０の占有面積とほぼ同じであるが、その他の実施形態では、第２のインターポーザ基板の占有面積は、ダイ４１０の占有面積よりも大きくてもよいし、小さくてもよい。
【００３１】
第２のインターポーザ基板４４０をダイ４１０に取り付けた後、ダイ４１０は第１のインターポーザ基板４２０にワイヤボンディングされ、第１のインターポーザ基板４２０は第２のインターポーザ基板４４０にワイヤボンディングされる。具体的には、複数個の第１のワイヤボンド４３４がダイ４１０の端子４１６を第１のインターポーザ基板４２０上の対応する第２のコンタクト４２７に電気的に接続し、複数個の第２のワイヤボンド４３６が第２のインターポーザ基板４４０上のコンタクト４４６を第１のインターポーザ基板４２０上の対応する第１のコンタクト４２６に電気的に接続する。
【００３２】
図６Ｃは、ケーシング４５０を形成した後のアセンブリ４００の垂直断面の略図である。ケーシング４５０は、マイクロ電子ダイ４１０、第１および第２のワイヤボンド４３４および４３６、ならびに第１および第２のインターポーザ基板４２０および４４０の一部を封入する。具体的には、ケーシング４５０は、個々の第２のインターポーザ基板４４０の外辺部を、コンタクト４４６がケーシング４５０に覆われるが、パッド４４８が露出するように封入する。そのようなものとして、ケーシング４５０は、もう一つのマイクロ電子デバイスから電気的結合体を受けるための開口部４５２を規定する。ケーシング４５０
はまた、第２のコンタクト４２７および第１のインターポーザ基板４２０中のスロット４２５を覆う。ケーシング４５０を形成した後、複数個の電気的結合体４６０を第１のインターポーザ基板４２０の対応するパッド４２８に置くことができ、アセンブリ４００を線Ｃ−Ｃに沿って切断して複数個の個々のデバイス４０２を単一化することができる。
【００３３】
図６Ｄは、下側のマイクロ電子デバイス４０２ｂの上に積み重ねられた上側のマイクロ電子デバイス４０２ａの垂直断面の略図である。上側のデバイス４０２ａは、上側のデバイス４０２ａの電気的結合体４６０を下側のデバイス４０２ｂのケーシング４５０の開口部４５２に挿入し、電気的結合体４６０を下側のデバイス４０２ｂの第２のインターポーザ基板４４０上の対応するパッド４４８に取り付けることにより、下側のデバイス４０２ｂと結合される。
【００３４】
図６Ａ〜図６Ｄに示されるマイクロ電子デバイス４０２の一つの特徴は、電気的結合体４６０がマイクロ電子ダイ４１０の内側に位置することである。この特徴の利点は、デバイス４０２の占有面積が縮小されることである。その一方、先行技術のデバイス、例えば図１Ａおよび１Ｂに示されるデバイス１０ａ〜１０ｂでは、はんだボール５０がダイ４０の外側に位置しており、そしてその結果、デバイス１０ａ〜１０ｂは図６Ａ〜図６Ｄに示されるマイクロ電子デバイス４０２よりも大きい占有面積を有する。より大きな占有面積を有するデバイスは、携帯電話、ＰＤＡ、コンピュータ、およびその他の製品におけるプリント回路基板およびその他の基板により多くの空間を使用する。
【００３５】
図７は、本発明のもう１つの実施形態に従うマイクロ電子デバイス５０２の垂直断面の略図である。マイクロ電子デバイス５０２は、一般に、図６Ａ〜図６Ｄに関して上に説明されるマイクロ電子デバイス４０２と同様である。例えば、図示されるマイクロ電子デバイス５０２は、第１のインターポーザ基板５２０と第２のインターポーザ基板５４０との間に取り付けられるマイクロ電子ダイ４１０を含む。しかし、図示される実施形態では、第１のインターポーザ基板５２０は第２の面４２４上の複数個の第１のコンタクトを含み、第２のインターポーザ基板５４０は第２の面４４４上の複数個のコンタクト５４６を含む。さらに、図示される第２のインターポーザ基板５４０は、ダイ４１０および第１のインターポーザ基板５２０よりも大きな占有面積を有する。図示されるマイクロ電子デバイス５０２は、（ａ）第２のインターポーザ基板５４０上のコンタクト５４６と第１のインターポーザ基板５２０上の対応する第１のコンタクト５２６との間に伸びる複数個の第２のワイヤボンド５３６、および（ｂ）第１および第２のワイヤボンド４３４および５３６を封入しているケーシング５５０をさらに含む。
【００３６】
図７に示されるマイクロ電子デバイス５０２の一つの特徴は、第１および第２のワイヤボンド４３４および５３６がデバイス５０２の単一の面に形成されることである。この特徴の利点は、両方の面にワイヤボンドを形成するためにデバイスを裏返すことを必要とする処理よりも迅速かつ容易な単一パス処理で、マイクロ電子デバイス５０２をワイヤボンディングすることができることである。図７に示されるマイクロ電子デバイス５０２のもう一つの特徴は、ケーシング５５０が第２のインターポーザ基板５４０の単一の面だけに形成されることである。この特徴の利点は、ケーシング５５０を、２面の金型キャビティよりも複雑でなく安価な片側だけの金型キャビティを用いて形成することができることである。
【００３７】
前述の内容から、本発明の特定の実施形態が説明を目的として本明細書に記載されるが、本発明の精神および範囲から逸脱することなく様々な変更形態がなされうることは当然理解される。例えば、一実施形態の要素の多くは、他の実施形態の要素に加えて、あるいは他の実施形態の要素の代わりに他の実施形態と組み合わせることができる。従って、本発明は付属の特許請求の範囲に限定される場合を除き、限定されない。
【図面の簡単な説明】
【００３８】
【図１Ａ】従来のパッケージ化されたマイクロ電子デバイスを説明する図である。
【図１Ｂ】同様の第２のマイクロ電子デバイスの上に積み重ねた図１Ａのパッケージ化されたマイクロ電子デバイスを説明する図である。
【図２】先行技術に従うもう１つのパッケージ化されたマイクロ電子デバイスを説明する図である。
【図３Ａ】複数個のマイクロ電子デバイスを製造する方法の一実施形態の段階を説明する図である。図３Ａは第１のインターポーザ基板上に配置される複数個のマイクロ電子ダイを含むアセンブリの垂直断面の略図である。
【図３Ｂ】複数個のマイクロ電子デバイスを製造する方法の一実施形態の段階を説明する図である。図３Ｂは複数個の第２のインターポーザ基板を対応するマイクロ電子ダイに取り付けた後のアセンブリの垂直断面の略図である。
【図３Ｃ】複数個のマイクロ電子デバイスを製造する方法の一実施形態の段階を説明する図である。図３Ｃはケーシングを形成し、複数個の電気的結合体を取り付けた後のアセンブリの垂直断面の略図である。
【図３Ｄ】複数個のマイクロ電子デバイスを製造する方法の一実施形態の段階を説明する図である。図３Ｄは下側のマイクロ電子デバイスの上に積み重ねた上側のマイクロ電子デバイスの垂直断面の略図である。
【図４】本発明のもう１つの実施形態に従うマイクロ電子デバイスの垂直断面の略図である。
【図５Ａ】複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する図である。図５Ａは第１のインターポーザ基板上に配置される複数個のマイクロ電子ダイを含むアセンブリの垂直断面の略図である。
【図５Ｂ】複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する図である。図５Ｂは複数個の第２のインターポーザ基板を対応するマイクロ電子ダイに取り付けた後のアセンブリの垂直断面の略図である。
【図５Ｃ】複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する図である。図５Ｃは第２のインターポーザ基板を第１のインターポーザ基板にワイヤボンディングし、ケーシングを形成した後のアセンブリの垂直断面の略図である。
【図６Ａ】複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する図である。図６Ａは第１のインターポーザ基板上に配置される複数個のマイクロ電子ダイを含むアセンブリの垂直断面の略図である。
【図６Ｂ】複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する図である。図６Ｂは複数個の第２のインターポーザ基板を対応するダイに取り付けた後のアセンブリの垂直断面の略図である。
【図６Ｃ】複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する図である。図６Ｃはケーシングを形成した後のアセンブリの垂直断面の略図である。
【図６Ｄ】複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する図である。図６Ｄは下側のマイクロ電子デバイスの上に積み重ねた上側のマイクロ電子デバイスの垂直断面の略図である。
【図７】本発明のもう１つの実施形態に従うマイクロ電子デバイスの垂直断面の略図である。
【図１Ａ】
2009508324.tif 000003
【図１Ｂ】
2009508324.tif 000004
【図２】
2009508324.tif 000005
【図３Ａ】
2009508324.tif 000006
【図３Ｂ】
2009508324.tif 000007
【図３Ｃ】
2009508324.tif 000008
【図３Ｄ】
2009508324.tif 000009
【図４】
2009508324.tif 000010
【図５Ａ】
2009508324.tif 000011
【図５Ｂ】
2009508324.tif 000012
【図５Ｃ】
2009508324.tif 000013
【図６Ａ】
2009508324.tif 000014
【図６Ｂ】
2009508324.tif 000015
【図６Ｃ】
2009508324.tif 000016
【図６Ｄ】
2009508324.tif 000017
【図７】
2009508324.tif 000018
【手続補正書】
【提出日】平成20年5月20日(2008.5.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
裏面および前記裏面と反対側の作動面を含むマイクロ電子ダイであって、前記マイクロ電子ダイは集積回路および前記集積回路と電気的に結合される端子を有する、マイクロ電子ダイと、
前記マイクロ電子ダイの前記裏面に隣接した第１の基板側面と、前記第１の基板側面の反対側の第２の基板側面とを含む基板であって、前記基板は前記マイクロ電子ダイの前記端子に電気的に結合される第１のコンタクトおよび前記第１の基板側面上の第２のコンタクトを有する、基板と、
第１のインターポーザ側面、および前記第１のインターポーザ側面の反対側であり、かつ前記マイクロ電子ダイの前記作動面に隣接した第２のインターポーザ側面を含むインターポーザであって、前記インターポーザは前記第１のインターポーザ側面上にインターポーザコンタクトを有する、インターポーザと、
前記インターポーザコンタクトと前記第１の基板側面上の前記第２のコンタクトとの間に直接伸びるワイヤボンド
とを含む、マイクロ電子デバイス。
【請求項２】
前記ワイヤボンドは第１のワイヤボンドであり、ここで前記端子は前記マイクロ電子ダイの前記作動面上にあり、前記第１のコンタクトは前記第１の基板側面上にあり、かつここで前記マイクロ電子デバイスは前記端子と前記第１のコンタクトとの間に伸びる第２のワイヤボンドをさらに含むことを特徴とする、請求項１のマイクロ電子デバイス。
【請求項３】
前記マイクロ電子ダイと前記インターポーザとの間にスタンドオフをさらに含む、請求項２のマイクロ電子デバイス。
【請求項４】
前記ワイヤボンドが第１のワイヤボンドであり、ここで前記端子は前記マイクロ電子ダイの前記裏面上にあり、前記第１のコンタクトは前記第２の基板側面上にあり、かつここで前記基板は前記第１の基板側面から前記第２の基板側面に伸びる開口部を含み、さらにここで前記マイクロ電子デバイスは、前記端子と前記第１のコンタクトの間に、前記基板の前記開口部を通って伸びる第２のワイヤボンドを含むことを特徴とする、請求項１のマイクロ電子デバイス。
【請求項５】
前記インターポーザが前記第２のインターポーザ側面上にインターポーザ端子をさらに含み、ここで前記マイクロ電子デバイスは前記マイクロ電子ダイの前記端子と前記インターポーザ上の前記インターポーザ端子との間に電気的結合体をさらに含むことを特徴とする、請求項１のマイクロ電子デバイス。
【請求項６】
前記インターポーザが前記第１のインターポーザ側面上に複数の第１のパッドをさらに含み、前記基板が前記第２の基板側面上に複数の第２のパッドをさらに含み、かつここで前記複数の第１のパッドは対応する前記複数の第２のパッドと概して一直線に並ぶことを特徴とする、請求項１のマイクロ電子デバイス。
【請求項７】
前記インターポーザが前記第１のインターポーザ側面上に複数の第１のパッドをさらに含み、前記基板が前記第２の基板側面上に複数の第２のパッドをさらに含み、かつここで前記マイクロ電子デバイスは、前記マイクロ電子ダイ、前記インターポーザ、前記基板の少なくとも一部分を覆うケーシングをさらに含み、前記ケーシングは前記ワイヤバンドを封入し、前記第１のインターポーザ側面上の前記複数の第１のパッドに概して対応する開口部を含むことを特徴とする、請求項１のマイクロ電子デバイス。
【請求項８】
裏面および前記裏面と反対側の作動面を含むマイクロ電子ダイであって、前記マイクロ電子ダイは集積回路および前記集積回路と電気的に結合される端子を有する、マイクロ電子ダイと、
第１のインターポーザ側面、および前記第１のインターポーザ側面の反対側であり、かつ前記マイクロ電子ダイの前記作動面に隣接した第２のインターポーザ側面を含むインターポーザであって、前記インターポーザは前記第１のインターポーザ側面上にインターポーザコンタクトと複数の第１のパッドを有する、インターポーザと、
前記マイクロ電子ダイの前記裏面に隣接した第１の基板側面と、前記第１の基板側面の反対側の第２の基板側面とを含む基板であって、前記基板は前記マイクロ電子ダイの前記端子に電気的に結合される第１のコンタクトと、前記第１の基板側面上の第２のコンタクトと、前記第２の基板側面上の複数の第２のパッドを有し、ここで前記インターポーザの前記複数の第１のパッドは、前記基板の対応する前記複数の第２のパッドと概して一直線に並ぶことを特徴とする、基板と、
前記インターポーザコンタクトと前記基板の前記第２のコンタクトとの間に伸びるワイヤボンドと、
前記ワイヤボンド、前記インターポーザコンタクト、前記第２のコンタクトを封入するケーシングであって、前記ケーシングは前記第１のインターポーザ側面に隣接する開口部を含み、前記インターポーザの前記複数の第１のパッドを露出する、ケーシング
とを含む、マイクロ電子デバイス。
【請求項９】
前記ワイヤボンドが第１のワイヤボンドであり、前記端子は前記マイクロ電子ダイの前記作動面上にあり、前記第１のコンタクトは前記第１の基板側面上にあり、かつここで前記マイクロ電子デバイスは前記端子と前記第１のコンタクトとの間に伸びる第２のワイヤボンドをさらに含み、さらに前記ケーシングは前記端子と前記第１のコンタクトを封入することを特徴とする、請求項８のマイクロ電子デバイス。
【請求項１０】
前記ワイヤボンドが第１のワイヤボンドであり、前記端子は前記マイクロ電子ダイの前記裏面上にあり、前記第１のコンタクトは前記第２の基板側面上にあり、かつここで前記基板は前記第１の基板側面から前記第２基板側面に伸びる基板開口部を含み、さらに前記マイクロ電子デバイスは前記端子と前記第１のコンタクトの間に、前記基板開口部を通って伸びる第２のワイヤボンドを含むことを特徴とする、請求項８のマイクロ電子デバイス。
【請求項１１】
前記インターポーザが前記第２のインターポーザ側面上にインターポーザ端子をさらに含み、かつここで前記マイクロ電子デバイスが、前記マイクロ電子ダイの前記端子と、前記インターポーザ上の前記インターポーザ端子との間に電気的結合体をさらに含むことを特徴とする、請求項８のマイクロ電子デバイス。
【請求項１２】
マイクロ電子ダイを基板に取り付けるステップであって、前記マイクロ電子ダイは裏面の反対側の作動面を有し、前記基板は前記マイクロ電子ダイの前記裏面に隣接した第１の基板側面および前記第１の基板側面の反対側の第２の基板側面を有する、ステップと、
前記マイクロ電子ダイの端子に前記基板の第１のコンタクトを電気的に結合するステップと、
前記マイクロ電子ダイにインターポーザを取り付けるステップであって、前記インターポーザは、前記マイクロ電子ダイの前記作動面に隣接した第２のインターポーザ側面の反対側の第１のインターポーザ側面を有する、ステップと、
前記第１の基板側面上の第２のコンタクトに、前記第１のインターポーザ側面上のインターポーザコンタクトを直接ワイヤボンディングするステップ
とを含む、マイクロ電子デバイスを製造する方法。
【請求項１３】
前記端子が前記マイクロ電子ダイの前記作動面上にあり、前記第１のコンタクトが前記第１の基板側面上にあり、かつここで電気的に結合するステップが、前記基板の前記第１のコンタクトに前記マイクロ電子ダイの前記端子をワイヤボンディングするステップを含むことを特徴とする、請求項１２の方法。
【請求項１４】
前記端子が前記マイクロ電子ダイの前記裏面上にあり、前記第１のコンタクトが前記第２の基板側面上にあり、かつここで前記基板が、前記第１の基板側面から前記第２の基板側面に伸びる開口部を含み、さらにここで電気的に結合するステップが、前記マイクロ電子ダイの前記端子を、前記基板の前記第１のコンタクトに、前記基板の前記開口部を通してワイヤボンディングするステップを含むことを特徴とする、請求項１２の方法。
【請求項１５】
前記インターポーザが前記第２のインターポーザ側面上にインターポーザ端子をさらに含み、かつここで前記マイクロ電子ダイにインターポーザを取り付けるステップが、前記マイクロ電子ダイの前記端子と、前記インターポーザ上の前記インターポーザ端子を電気的結合体で結合するステップを含むことを特徴とする、請求項１２の方法。
【請求項１６】
前記インターポーザが前記第１のインターポーザ側面上に複数の第１のパッドをさらに含み、前記基板が前記第２の基板側面上に複数の第２のパッドをさらに含み、かつここで前記方法が前記複数の第１のパッドを対応する前記複数の第２のパッドと一直線に並べるステップをさらに含むことを特徴とする、請求項１２の方法。
【請求項１７】
前記インターポーザが前記第１のインターポーザ側面上に複数の第１のパッドをさらに含み、前記基板が前記第２の基板側面上に複数の第２のパッドをさらに含み、かつここで前記方法が、前記マイクロ電子ダイ、前記インターポーザ、前記基板の少なくとも一部をケーシングで封入するステップをさらに含み、ここで前記ケーシングは前記第１のインターポーザ側面上の前記複数の第１のパッドに概して対応する開口部を含むことを特徴とす
る、請求項１２の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図６Ａ〜図６Ｄは、複数個のマイクロ電子デバイスを製造する方法のもう１つの実施形態の段階を説明する。例えば、図６Ａは、第１のインターポーザ基板４２０上にアレイに配置される複数個のマイクロ電子ダイ４１０（３個のみが示されている）を含むアセンブリ４００の垂直断面の略図である。個々のマイクロ電子ダイ４１０は、集積回路１１２、第１のインターポーザ基板４２０に取り付けられる作動面４１４、作動面４１４上の複数個の端子４１６、および作動面４１４の反対側の裏面４１８を含む。
【国際調査報告】
2009508324.tif 000019
2009508324.tif 000020
2009508324.tif 000021