(57)【要約】【課題】この特許開示は、クロック信号とその高調波から生成されるスプリアス放射のために、最大限可能な限りの出力密度の削減を提供するクロック信号のための、ランダム拡散を生成するために、クロック信号を拡散する回路、システムおよび方法を示す。【解決手段】これらの新規な発明は、拡散スペクトラムクロックの生成において、支援のために非線形フィードバック制御ループ１１６を利用し、高価な遮蔽や他のＥＭＩ抑制方法を利用することなく、クロック信号とその高調波によって生成されるスプリアス放射のためのＦＣＣ要求に合格できる電子製品が得られる。【選択図】図５
2009515488.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子を有し、該第１入力端子で基準信号（１１０）を受信する非線形エラー比較器（１１８）と、
前記非線形エラー比較器（１１８）の出力端子に連結される入力端子を有するフィードバック制御ループ（１１６）と、
前記非線形エラー比較器（１１８）の第２入力端子に連結される前記フィードバック制御ループ（１１６）の出力端子と、
を有し、
前記非線形エラー比較器（１１８）は、基準信号（１１０）周辺でランダムに振動する前記フィードバック制御ループ（１１６）の前記出力端子から出力されるフィードバック信号を、前記フィードバック制御ループ（１１６）が生成するように、無限の閉ループゲインを生成する拡散スペクトラムクロック信号発生装置。
【請求項２】
前記非線形エラー比較器（１１８）は、非線形周波数比較器（２００）を含む請求項１記載の拡散スペクトラムクロック信号発生装置。
【請求項３】
前記非線形エラー比較器（１１８）は、
前記非線形エラー比較器（１１８）の第１入力端子に提供される前記基準信号（１１０）と前記非線形エラー比較器（１１８）の第２入力端子で受信される信号（１１２）とを比較し、当該比較の結果に基づいてエラー入力値（１１４）を生成する差分ブロック（１０３）と、
前記エラー入力値（１１４）の値に関わらず、前記非線形エラー比較器（１１８）の前記出力端子において、前記エラー入力値（１１４）を受信し、前記バイポーラデジタル決定出力（１２３）を生成する利得ブロック（１０７）と、
をさらに含む請求項１記載の拡散スペクトラムクロック信号発生装置。
【請求項４】
前記非線形周波数比較器（２００）は、
前記基準信号（１１０）を出力するアウトプットを有する直交モジュール（３０５）と、
前記基準入力信号（１１０）を受信するために連結されるリセットパルスモジュール（３０７）と、
前記リセットパルスモジュールと連結され、前記バイポーラ決定出力（１２３）を出力する決定モジュール（３０９）と、
を含む請求項３記載の拡散スペクトラムクロック信号発生装置。
【請求項５】
前記リセットパルスモジュール（３０７）は、３つの位相周波数モジュール（ＰＦＤ）を含み、各位相周波数モジュール（ＰＦＤ）は、それぞれ１２０度ずつオフセットされた３つの直交基準信号（１１０）の一つを受信し、ＯＲゲート（２５６）に連結されたアウトプットを有し、前記ＯＲゲート（２５６）は、前記決定モジュール（３０９）に最終リセット信号（２５８）を出力する請求項４記載の拡散スペクトラムクロック信号発生装置。
【請求項６】
非線形エラー比較器（１１８）の第１入力端子に基準信号（１１０）を提供する工程と、
前記非線形エラー比較器（１１８）の出力端子に、フィードバック制御ループ（１１６）の入力端子を連結する工程と、
前記非線形エラー比較器（１１８）の第２入力端子に、前記フィードバック制御ループ（１１６）の出力端子を連結する工程と、
前記フィードバック制御ループ（１１６）に、無限の閉ループゲインを生成し、その結果、基準入力信号（１１０）周辺でランダムに振動する前記フィードバック制御ループ（１１６）の前記出力端子から出力されるフィードバック信号を、前記フィードバック制御ループ（１１６）が生成するように、振動を生成する工程と、
を有する拡散スペクトラムクロック信号発生方法。
【請求項７】
前記フィードバック制御ループ（１１６）に無限の閉ループゲインを生成する工程は、
前記非線形エラー比較器（１１８）の第１入力端子に提供される前記基準信号（１１０）と前記非線形エラー比較器（１１８）の第２入力端子で受信される信号（１１２）とを比較し、当該比較の結果に基づいてエラー入力値（１１４）を生成する工程と、
前記エラー入力値（１１４）の値に関わらず、前記非線形エラー比較器（１１８）の前記出力端子において、前記バイポーラデジタル決定出力（１２３）を生成する工程と、
を含む請求項６記載の拡散スペクトラムクロック信号発生方法。
【請求項８】
前記非線形エラー比較器（１１８）は、
非線形周波数比較器（２００）を含む請求項７記載の拡散スペクトラムクロック信号発生方法。
【請求項９】
前記非線形エラー比較器（１１８）は、
前記非線形エラー比較器（１１８）の第１入力端子に提供される前記基準信号（１１０）と前記非線形エラー比較器（１１８）の第２入力端子で受信される信号（１１２）とを比較し、当該比較の結果に基づいてエラー入力値（１１４）を生成する差分ブロック（１０３）と、
前記エラー入力値（１１４）の値に関わらず、前記非線形エラー比較器（１１８）の前記出力端子において、前記エラー入力値（１１４）を受信し、前記バイポーラデジタル決定出力（１２３）を生成する利得ブロック（１０７）と、
を含む請求項８記載の拡散スペクトラムクロック信号発生方法。
【請求項１０】
前記非線形周波数比較器（２００）は、
前記基準信号（１１０）を出力するアウトプットを有する直交モジュール（３０５）と、
前記基準入力信号（１１０）を受信するために連結されるリセットパルスモジュール（３０７）と、
前記リセットパルスモジュールと連結され、前記バイポーラ決定出力（１２３）を出力する決定モジュール（３０９）と、
を含む請求項９記載の拡散スペクトラムクロック信号発生方法。
【請求項１１】
前記リセットパルスモジュール（３０７）は、３つの位相周波数モジュール（ＰＦＤ）を含み、各位相周波数モジュール（ＰＦＤ）は、それぞれ１２０度ずつオフセットされた３つの直交基準信号（１１０）の一つを受信し、ＯＲゲート（２５６）に連結されたアウトプットを有し、前記ＯＲゲート（２５６）は、前記決定モジュール（３０９）に最終リセット信号（２５８）を出力する請求項１０記載の拡散スペクトラムクロック信号発生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号処理の分野に関し、特に、本発明は、拡散スペクトラムクロック発生装置を改良するための方法、回路およびシステムに関する。
【背景技術】
【０００２】
拡散スペクトラムクロック発生装置は、ここ１０年で、電子的製品、特にＰＣの間で非常に普及し始めてきている。この技術は、クロック信号とその高調波のスプリアス放射のピーク強度を効果的に低減して、ＰＣがより少ないＲＦシールドによって組み立てられるようにする。換言すると、コスト、重さおよび時間を削減した上に、電子製品のＦＣＣによって設定される電磁障害（ＥＭＩ）要求に合格する。この技術の原理は、クロック周波数の僅かな割合のバンド幅に、クロック信号の周波数を均一に拡散して、放射されたクロック信号エネルギーが常に１つの固定周波数にとどまらないようにする。その結果、クロック周波数とその高調波のクロック信号からのスプリアス放射のピーク強度は、拡散され、非常に低減される。どのようにクロック信号が拡散するかによって、ピークスプリアス放射の低減量が決定される。クロック信号の周波数を拡散する最も一般の方法は、クロック周波数の僅かな割合だけクロック信号の周波数を均一に拡散するために、線形の増加および減少を伴う三角変調信号（triangular modulation signal）を使用することである。三角変調信号を有するクロック拡散の典型的な反応は、図１に示す通りである。拡散は、現在の技術では一般的にたった８から１４ｄｂの拡散ロス１０２によって、クロック信号放射のピーク強度を効率的に減少する。残念なことに、三角変調による拡散では、クロック信号が拡散の両端にとどまることにより多くの時間を費やすので、クロック信号のエネルギースペクトラムは、クロックスペクトラムの両端で常に必然的にピークに達する。拡散波形を改良するために過去の１０年の間に多くの技術が開発され、クロックエネルギーがより均一に拡散できるようになったが、全ての現在の技術はやり過ぎてしまう。これは、図１に示されるように真に均一にクロック信号を拡散するためにはランダムノイズが必要である一方で、今日使われる全ての拡散関数が確定性があるからである。残念なことに、現在の技術を用いてランダムノイズを伴うクロック信号を拡散するために、ＩＣ内部で拡散信号システムを実行することは、非常に難しい。したがって、スプリアス放射のピーク強度およびその調波をさらに低減するために、ランダムノイズを用いてより均一にクロック信号を拡散するより良い単純な方法が非常に望まれている。
【０００３】
現在、クロック信号を拡散する多くの方法があり、最も単純な方法は、ＰＬＬのプログラマブル分周器をディザリング（dither）して、変調されたクロック信号を生成することであって、最も複雑な方法は、クロック信号の変調のために拡散関数を格納するためにルックアップテーブルを使用することである。両方法は、ＶＣＯの周波数を拡散するために滑らかな変調信号を生産する。米国特許５６１０９５５が第１の方法を示し、米国特許６３７７６４６Ｂ１が第２のアプローチを示す。先に説明されるように、これらの方法は、ＶＣＯの変調のための滑らかな確定関数を提供するので、スプリアスクロック放射信号のエネルギーレベルが依然として非常に集中する。その結果、現在の技術は、拡散率によって、８〜１４ｄｂだけスプリアスクロック放射エネルギーのピークを低減する。米国特許５５０６５４５は、ＶＣＯを拡散するためにノイズソースを用いるアナログな解決策を提供する。この解決策は、クロック信号に真のランダムなブロードバンド拡散を提供するが、集積回路にこのアナログ設計を組み込むことは非常に難しい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
４つの新規な方法およびシステムを開示する。これらは、非線形フィードバック制御ループを使用して、拡散スペクトラムクロック信号を生成し、大部分がデジタル設計を有して、ＩＣへの実装に適している。
【課題を解決するための手段】
【０００５】
これらの技術の裏にある原理は、非線形フィードバック制御ループを不安定にし、特定の周波数の振動を作ることである。一方、ループ固有のブロードバンドノイズに、そのループのフィードバックモジュールの変調も制御させる。ブロードバンドノイズ変調は、より高い拡散ロス１６１を提供でき、図１に示す三角変調がなす１０２と同じ量の周波数拡散で、それよりもはるかに多くスプリアスクロック放射のピークエネルギーを引き下げる。ブロードバンドランダムノイズにより変調されるクロック信号のエネルギースペクトラムは、また、三角変調によって変調されるクロック信号のエネルギースペクトラムよりも非常に滑らかである。ブロードバンドランダムノイズにより変調されるクロック信号にとって、クロック信号が規則正しく一の周波数または位相にとどまらないので、スプリアスクロック放射信号のエネルギーは可能な限り最小に低減される。その結果、ランダムノイズ変調は、同じ拡散率の下で、従来の三角変調と比較して、拡散ロスを非常に改良できる。
【発明の効果】
【０００６】
クロック信号の振動を変調するために非線形フィードバック制御ループの固有のノイズを用いることによって、ノイズがすでにループ中にあるので、極小ハードウェアを有するＩＣ内部に容易にランダムブロードバンドノイズで変調される拡散スペクトラムクロック発生装置を造ることができる。これらの本発明の機能は、図面を参照しつつ、詳細に説明される。
【発明を実施するための最良の形態】
【０００７】
（関連出願とのクロスリファレンス）
本出願は、２００５年１１月７日出願の米国仮出願６０／７３４，２２２号、２００５年１１月１７日出願の米国仮出願６０／７３７，５９２号、２００５年１２月６日出願の米国仮出願６０／７４２，７６４号、２００６年１月４日出願の米国仮出願６０／７５６，０４０号、２００６年１月１０日出願の米国仮出願６０／７５７，６４５号、２００６年６月２７日出願の米国仮出願６０／８０５，９００号、２００６年７月６日出願の米国仮出願６０／８０６，６３９号、２００６年８月２３日出願の米国仮出願６０／８２３，３３９号、および２００６年９月２３日出願の米国仮出願６０／８２７，２８８号に関連し、また、２００５年７月２８日出願のＰＣＴ／ＵＳ０５／２６８４２および２００６年５月４日出願のＰＣＴ／ＵＳ０６／１７８５６にも関連し、これらの全内容は、引用により本願明細書に組み込まれる。
【０００８】
本発明を実行するためのベストモード
本発明は、システム、方法および回路に関し、非線形フィードバック制御ループを用いることによって、クロック周波数の僅かな割合のバンド幅に、クロック信号のエネルギーを均一に拡散する。この開示には異なる４つの非線形フィードバック制御ループがあり、すなわち、非線形到達時間ロックループ１５０、１５２と、非線形周波数ロックループ１９６、２１３と、非線形位相ロックループ１７１、１６６と、非線形振幅ロックループ１３５出ある。非線形フィードバック制御ループは、通常の線形フィードバック制御ループ、たとえば線形位相ロックループまたは線形周波数ロックループとは全く異なる。図２に示す線形フィードバック制御ループ１００にとって、ループの出力信号−それはフィードバックモジュール１０５に対する最終エラー訂正出力１１５である−は、図３で示すエラー入力信号１１４の線形関数である。フィードバックモジュール１０５は、常に基準信号１１０を追跡するフィードバック信号１１２を生産するように、エラー入力信号１１４の極性と振幅により線形的に訂正される。フォワードモジュール１６３としてローパスフィルターが使用される場合、このローパスフィルターは、フィードバック信号１１２が急速に変化して、基準信号１１０にあまりに近づいて追従することを防止する。その結果、このフィルタは、基準入力信号１１０中の不必要な変動を除去するのに役立ち、ノイズを含む基準入力信号１１０から生成されるフィードバック出力信号１１２をきれいで安定的に提供できる。
【０００９】
図３に示す線形フィードバック制御ループ１００の最終エラー訂正出力１１５の変換特性は、該ループが開かれる際のエラー検出器１０１への両方の入力からのシングルイベントを比較することによって得られた。理想的には、ゼロエラー入力信号１１４がゼロ最終エラー訂正出力１１５を生成するように、２つの入力信号の間にエラーがないときに、最終エラー訂正出力１１５は固定された一定バイアスのままでなければならない。最終エラー訂正出力１１５は、エラー入力信号１１４の極性によって、一定バイアスポイントからより大きくまたはより小さくなる。固定された一定のバイアスポイントに関して生成される最終エラー訂正出力１１５の量は、線形的にエラー入力信号１１４の絶対値に依存する。その結果、エラー入力信号１１４が大きくなる程、より多くの最終エラー訂正出力１１５がフィードバックモジュール１０５からフィードバック信号１１２を訂正するために生成されて、２つの入力信号間にエラーがなくなり、入力信号１１４がゼロになるまで、フィードバック信号１１２は、常に基準入力信号１１０を追跡することができる。
【００１０】
線形フィードバック制御ループ１００を実行するために、線形に２つの入力信号間のエラーから、エラー出力信号１１７を生成する線形エラー検出器１０１が必要である。エラー検出器１０１は、概念的に２つのブロック、差分ブロック１０３とゲインブロック１０７に分割されることができる。差分ブロック１０３は、概念上のエラー入力信号１１４を、フォワードモジュール１６３を駆動するための実際のエラー出力信号１１７を生成するフィードバック制御ループ１００とゲインブロック１０７に提供する。エラー検出器１０１を概念的に２つのブロックに分割するこの技術は、フィードバック制御ループ１００のためにゲインを抽出し、ループ１００の動作を容易に理解することを助ける。
【００１１】
伝統的に、図４に示すように、エラー入力信号１１４はフィードバック制御ループ１０４の出力信号であり、基準入力信号１１０はフィードバック制御ループシステム１０４への単なる入力信号であると考えられていた。この定義は、フィードバック信号１１２に関連した全ての信号を出力信号として定義するのに非常に論理的なようであるが、しかしながら、この定義の下ではループ１０４を分析することは、非常に難しい。第一に、基準入力信号１１０は、ループのノード（ループの部分ではない）であるエラー検出器１０１に対する入力信号のうちの単なる１つである。図２に示すように、線形フィードバック制御ループ１００は、たった３つのモジュール、すなわち、エラー検出器１０１、フォワードモジュール１６３およびフィードバックモジュール１０５だけを含むが、基準入力信号１１０を直接含まない。フィードバック制御ループ１０４は、実際に直接基準入力信号１１０に接続されず、フィードバック制御ループシステム１０４への入力として基準入力信号１１０を扱うことは、決定的な間違いである。第２に、フィードバック制御ループ１０４にスタートとエンドがないので、単独でフィードバック制御ループ１０４を分析する方法が本当にない。これらの問題を解決する唯一の方法は、図２に示すように、エラー検出器１０１を概念的に２つのブロックに分割し、フィードバック制御ループ１００への入力としてエラー入力信号１１４を定義し、フィードバック制御ループ１００の唯一の出力としてフォワードモジュール１６３の最終エラー訂正出力１１５を定義することであり、フィードバックモジュール１０５の目的は、最終エラー訂正出力信号１１５のために、基準信号１１０を追跡するためのフィードバック出力信号１１２を生成し、フィードバック制御ループ１００のためにエラー入力信号１１４を最終的に生成することである。
【００１２】
この新規な定義を用いて、ループ１００の各々のブロックの機能が明確に理解される。最終エラー訂正出力１１５の派生物（derivative）対エラー入力信号１１４の派生物を取ることによって、簡単に、フィードバック制御ループ１００のゲインがわかる。図４に示す従来のフィードバック制御ループ１０４の定義において、２つのループゲイン、すなわち、開ループゲインと閉ループゲインが使用される。開ループゲイン１１３（Ａ）は、エラー検出器１０１とフォワードモジュール１６３のゲインの組み合わせとして定義され、閉ループゲインは、開ループゲイン１１３（Ａ）およびフィードバックモジュール１０５（β）の積（multiplication product）として定義される。この定義の大きな問題は、エラー検出器１０１のゲインをフォワードモジュール１６３のゲインに組み合わせることが、それらが完全に異なる装置であるので、非常に困難であることであり、また、それを直接測定することによって組み合わされた開ループゲイン１１３を特徴づけることも非常に困難であることである。組み合わされた開ループゲイン１１３が測定される場合であっても、開ループゲイン１１３の小さい重要ないくつかの詳細、たとえば、変換特性の不連続性によって生じる特異性は、簡単に見落とされ、軽視されてしまう。第２に、ループのタイプによって、閉ループゲインは異なる物理的意味を有し、ループゲインはもはや開ループゲイン１１３とフィードバックモジュール１０５の積を説明するための適切な言葉ではない。それにもかかわらず、これらの２つの名前がこの開示中に使用されるのは、長い間それらが使用されてきたからである。
【００１３】
エラー検出器１０１を概念的に分割する技術を用いるのでは、ループ１００の残りの部分から別個にエラー検出器１０１を特徴づけなくてはならない。エラー検出器１０１は、単純に理論によって、あるいは、そのデバイス自身を測定することによって、特徴づけられる。複数のループ１００がある場合、通常、ループ１００が次第に単独になるエラー検出器１０１の変換特性の不連続性を見つけるのは難しい訳ではない。一旦、エラー検出器１０１が特徴づけられれば、最終エラー訂正出力１１５とループゲインの変換特性は、容易に見つけ出されることができる。
【００１４】
図２示すように、たった１つの変量を追跡する１次線形フィードバック制御ループ１００、たとえば、ＡＧＣループまたはＡＦＣループのために、開ループゲイン１１３（Ａ）およびフィードバックモジュール１０５（β）の積は、どれくらい密接にフィードバック信号１１２が基準入力信号１１０を追跡するかを決定する。従来のフィードバック制御ループ１０４の古典的な解析のように、線形フィードバック制御ループ１００は、次のように分析されることができる。開ループゲイン１１３（Ａ）がエラー検出器１０７のゲインとフォワードモジュール１６３のゲインの両者により貢献されるので、フィードバック信号１１２は開ループゲイン１１３（Ａ）とフィードバックモジュール（β）１０５を掛け合わせたエラー入力信号１１４と等しい。
【００１５】
フィードバック信号１１２は、次のように表される。
【００１６】
Ｖｆ＝（Ｖｒｅｆ−Ｖｆ）＊Ａ＊β            方程式１
フィードバック信号は、次のように方程式１から解かれることができる。
【００１７】
Ｖｆ＝Ｖｒｅｆ＊Ａβ／（１＋Ａβ）          方程式２
だから、フィードバック信号１１２は、Ａβが無限である場合に限り、基準信号１１０と等しい。フィードバック信号１１２が基準信号１１０に本当に固定されることを保証するために、閉ループゲインは無限でなければならず、閉ループゲインが無限である場合に閉ループゲインの極性が何であるかは関係ない。１次線形方程式に２つ解法があるので、閉ループゲインの極性の無関係さが方程式２の不安定な特質を示す。
【００１８】
図６に示すように、線形エラー出力１１７をバイポーラ決定出力１２３に変えるために無限ゲイン１３０を有する増幅器が続く線形エラー出力１１７を生成するために線形エラー検出器１０１を使用することによって、あるいは、図５に示すように、直接バイポーラ決定出力１２３を生成するために非線形エラー比較器１１８を使用することによって、フィードバック制御ループのために無限閉ループゲインを生成する２つの方法がある。ＯＰＡＭＰが、通常、無限ゲイン１３０を有する増幅器として使用される。なぜなら、ＯＰＡＭＰは、無限ＤＣを簡単に生成できる能動インテグレータとして構成されるからである。しかしながら、ＯＰＡＭＰは、多くの回路を必要とし、より多くの電流を消費する線形デバイスである。図５の設計が非線形フィードバック制御ループのための好適な設計であるように、非線形エラー比較器１１８を使用する解決策は、したがって、通常、無限のゲインを提供するより単純なより良い選択肢である。
【００１９】
非線形エラー比較器１１８は、エラー入力１１４の量に関係なく、２つのデジタル状態、ＨまたはＬ状態で、決定出力１２３を生成できるだけである。エラー入力１１４の振幅が０から無限に線形に成長する際でも、非線形エラー比較器１１８の決定出力１２３が一定のままであるので、非線形エラー比較器１１８の実効ゲインは、一定の出力を維持するために、１／（エラー入力）に比例して生成されなくてはならない。その結果、エラー入力１１４がゼロであるときに、非線形エラー比較器１１８のゲインは無限に近づく。
【００２０】
非線形フィードバック制御ループが完全に基準入力信号１１０にローカルフィードバック信号１１２を固定する場合、最終エラー訂正出力１１５は、常に基準入力信号１１０に等しい安定したフィードバック信号１１２を生成するために一定のＤＣに維持されなくてはならず；フィードバックモジュール１０５に対するさらなる訂正はもはや必要でなく、非線形エラー比較器１１８または線形エラー検出器１０１に対する２つの入力信号（基準入力１１０からのものと、フィードバック出力１１２からのもの）が固定され、いつも同等だから、エラー入力信号１１４は常にゼロである。その結果、たとえば、非線形エラー比較器１１８を用いて、エラー入力１１４がゼロのときに無限ループゲインをループに提供するか、たとえば、アクティブフィルタとして構成されるＯＰＡＭＰを用いて、ゼロエラー入力１１４から一定のＤＣで有限の最終エラー訂正出力１１５を生成するためにループに無限のＤＣゲインを提供することによって、ループの固定状態を維持できる。図５で使用される非線形エラー比較器１１８と、図６で使用される無限ゲイン１３０を伴う増幅器を有する線形エラー検出器１０１は、非線形フィードバック制御ループ１１６と１２０をサポートするために必要な無限ゲインを提供できる。
【００２１】
無限閉ループゲインを伴う線形フィードバック制御ループ１００は、図５および図６に示される非線形フィードバック制御ループ１１６と１２０になる。それが非線形フィードバック制御ループになる理由は、図７に示すように、フィードバックモジュール１０５に対する最終エラー訂正出力１１５が２つの安定したデジタル状態、ＨあるいはＬだけしか有さないからである。図７で示すフィードバックモジュール１０５に対する最終エラー訂正出力１１５の変換特性は、非線形フィードバック制御ループが開かれるときに、非線形エラー比較器１１８または線形エラー検出器１０１への各２つの入力信号からのシングルイベント（single event）を比較することによって得られる。図５に示す非線形エラー比較器１１８を使用している非線形フィードバック制御ループ１１６の設計にとって、エラー入力信号１１４の極性が変更されるまで非線形エラー比較器１１８が永遠に現在の状態にあるので、非線形エラー比較器１１８の決定出力１２３は、エラー入力信号１１４の強弱に関わらず、エラー入力信号１１４が正のときにＨのままであり、エラー入力信号１１４が負のときにＬのままである。非線形エラー比較器１１８が両方の入力からのシングルイベントを比較するときに、非線形エラー比較器１１８の決定出力１２３が永遠にＨまたはＬのどちらかの状態のままであるので、非線形エラー比較器１１８が最終エラー訂正出力１１５を電源のレールに駆動してループ１１６が非線形フィードバック制御ループにならないように、フィードバック制御ループ１１６には何もない。図６に示す無限ゲイン１３０を伴う増幅器を有する線形エラー検出器１０１を使用している非線形フィードバック制御ループ１２０の設計にとって、増幅器１３０の決定出力１２３は、エラー入力信号１１４が正のときに永遠にＨのままであり、エラー入力信号１１４が負のときに永遠にＬのままであるので、最終エラー訂正出力１１５の出力は、まるで非線形エラー比較器１１８から生成された最終エラー訂正出力１１５のようである。
【００２２】
前述のように、線形フィードバック制御ループ１００の最終エラー訂正出力１１５の変換特性は線状であり、このため、最終エラー訂正出力１１５は、エラー入力１１４の極性と大きさに従って生成されることができ、非線形フィードバック制御ループ１１６および１２０の最終エラー訂正出力１１５の変換特性はバイナリであり、２つのデジタル状態のエラー入力信号１１４の極性によって生成される。図３に示す線形フィードバック制御ループと図７に示す非線形フィードバック制御ループとの変換特性は、ループが開かれているときに、非線形エラー比較器１１８および線形エラー検出器１０１に対する各２つの入力からのシングルイベントを比較することによって得られ、これにより、理論的には、単に、基準入力１１０とフィードバック入力１１２の両者に単一の入力信号を供給して、最終エラー訂正出力１１５を審査することによって、フィードバック制御ループが線形か非線形かを特定できる。最終エラー訂正出力１１５が正または負の電源レールのいずれかに単にとどまれる場合、ループは非線形フィードバック制御ループに違いなく、最終エラー出力１１５が正または負の電源レール以外のレベルにとどまれる場合、それは線形フィードバック制御ループに違いない。本質的に、線形フィードバック制御ループ１００の最終エラー訂正出力１１５は、正または負の電源レールが正または負のレールのいずれにも決して到達しない。残念なことに、最終エラー訂正出力信号１１５を生成して維持するループフィルタ周辺に、リーク電流がある場合、または、線形エラー検出器１０１の線形ダイナミックレンジが小さすぎて、線形エラー検出器１０１が大きいエラー入力１１４によってでも容易に飽和する場合、リーク電流は、十分な時間があれば、リーク電流の弱さに関わらず、複数の電源レールのうちのいずれか１つに到達する最終エラー訂正１１５の出力をプッシュすることができる。その結果、十分な時間、または十分に大きいエラー入力信号１１４が与えられる場合、線形フィードバック制御ループ１００は、実際に非線形フィードバック制御ループになりえる。一方、非線形フィードバック制御の動作周波数が高すぎて、装置のスルーレートリミットのために決定出力１２３と最終エラー訂正出力１１５の両者が電源のレールに到達する機会が決してない場合、非線形フィードバック制御ループは、線形フィードバック制御ループになる。したがって、十分な時間と十分に大きなエラー入力信号１１４が与えられれば、線形フィードバック制御ループは非線形フィードバック制御ループになることができ、少ない時間が与えられれば、非線形フィードバック制御は線形フィードバック制御ループにもなることができる。その結果、フィードバック制御ループにとって、図３および図７で変換特性を審査して生成する際に、エラー入力信号１１４の制限と同様に時間制限が適用されるべきである。時間制限はループの実際の動作周波数に適合されなければならず、エラー入力信号１１４はシステム中で起こりうる実際の最大エラー入力信号でなければならない。適当な時間制限とエラー入力信号１１４上の制限が最終エラー訂正出力１１５の測定の実行に使われない限り、フィードバック制御ループのタイプは決して正しく決定されない。
【００２３】
フィードバック制御ループを作動または設計する際に、フィードバック制御ループが線形か非線形かを決定することは重要であり、これは、フィードバック制御ループが各状況で全く異なって働くからである。それは、ループフィルタのための小さいコンデンサを使用し、低い比較周波数で操作される線形フィードバック制御ループには特に重要である。なぜなら、小さいコンデンサは、非常に長い間ループフィルタに電荷を維持できず、最終エラー訂正電圧１１５は、エラー訂正が終わった後、素早く帯電または放電されて、線形フィードバック制御ループが知らないうちに非線形フィードバックループになりうるからである。
【００２４】
図５に示す非線形フィードバック制御ループは、３つのモジュール、非線形エラー比較器１１８、フォワードモジュール１６３およびフィードバックモジュール１０５でできている。基準入力信号１１０とフィードバックモジュール１０５からのフィードバック信号１１２との差分に基づいて、非線形エラー比較器１１８は、２つのデジタル状態、ＨまたはＬの一方で決定出力信号１２３を生成する。２つの極性での正出力または負出力として、非線形エラー比較器１１８の決定出力１２３での２つのデジタル状態が説明されうる。決定出力信号１２３の極性は、基準入力信号１１０およびフィードバックモジュール１０５からのフィードバック信号１１２間の差分信号でもあるエラー入力信号１１４の極性により決定される。エラー入力１１４が正の場合、非線形エラー比較器１１８の決定出力１２３はＨであり、エラー入力１１４が負である場合、非線形エラー比較器１１８の決定出力１２３はＬである。エラー比較器１１８の決定出力１２３は、エラー入力信号１１４の振幅ではなく、エラー入力信号１１４の極性に影響を受けうるだけである。非線形エラー比較器１１８は、線形エラー検出器１０１と非常に異なる。図６に示す線形エラー検出器１０１にとって、線形エラー検出器１０１のアウトプットにおけるエラー出力信号１１７の極性と振幅は、エラー入力信号１１４の極性と振幅に影響を受ける。その結果、線形エラー検出器１０１からの線形エラー出力信号１１７を、バイポーラのデジタル決定出力１２３に変換するために、無限ゲイン１３０を有する増幅器を必要とする。したがって、無限ゲイン１３０を伴う増幅器を有する線形エラー検出器１０１は、効果的に非線形エラー比較器１１８となる。その結果、非線形フィードバック制御ループ１２０は、また、図６に示される４つの構成要素、すなわち、線形エラー検出器１０１、無限ゲイン１３０を伴う増幅器、フォワードモジュール１６３およびフィードバックモジュール１０５から形成される。
【００２５】
フォワードモジュール１６３を通過した後に、決定出力１２３は、フィードバックモジュール１０５を制御するための最終エラー訂正出力１１５になる。フィードバックモジュール１０５は、それから、ループを閉じるために非線形エラー比較器１１８と線形エラー検出器１０１へ訂正されたフィードバック出力信号１１２を生成する。基準信号１１０がフィードバック信号１１２より大きい場合、非線形エラー比較器１１８と線形エラー検出器１０１は、フィードバックモジュール１０５が基準入力信号１１０およびフィードバック信号１１２間の差を減らすためにフィードバック信号１１２を増加するように、正の決定出力１２３を生成する。基準信号１１０がフィードバック信号１１２より小さい場合、非線形エラー比較器１１８と線形エラー検出器１０１は、フィードバックモジュール１０５が基準入力信号１１０およびフィードバック信号１１２間の差を減らすためにフィードバック信号１１２を減少するように、負の決定出力１２３を生成する。非線形エラー比較器１１８と線形エラー検出器１０１に対する２つの入力信号が同等で、固有のノイズに起因しさらに決定出力１２３がＨまたはＬ状態のいずれか一方にしか止まれないので、エラー入力信号１１４がゼロのときでも、非線形フィードバック制御ループのフィードバック訂正は、絶えず続く。その結果、非線形フィードバック制御ループ１１６および１２０のフィードバック信号１１２は、基準入力信号１１０と正確に等しくなることはない。その代わりに、フィードバック信号１１２は、固有のブロードバンドノイズに起因して、ランダムに基準入力信号１１０辺りで、常に揺れている。対照的に、ループがロックされるときに、１次線形フィードバック制御ループ１００のエラー入力信号１１４は非常に小さい。有限のエラー入力信号１１４がフィードバック信号１１２を生成するために必要であるので、線形エラー検出器１０１に対する２つの入力信号は、１次線形フィードバック制御ループとは、決して正確に同等にはならない。
【００２６】
閉ループゲインが無限である場合、閉ループゲインの極性が無関係であるという事実を理解することは非常に難しい。どの程度であるか？閉ループゲインの極性が無関係である理由は、次の通りである。フィードバック制御ループは、閉ループゲインが無限のときに、非線形フィードバック制御ループ１２０および１１６になり、非線形フィードバック制御ループの全ての構成からの伝搬遅延時間と待ち時間遅延時間の両方を包む固有のループ遅延に起因して揺れているからである。非線形フィードバック制御ループが揺れる理由がわかって、図８に示すように非線形フィードバック制御ループ１１６と１２０の取得動作を理解する必要がある。この図では、横軸が時間を示し、実線で示される第１の垂直軸が基準入力信号１１０およびフィードバック信号１１２間の差を示すエラー入力信号１１４を示し、点線で示される第２の垂直軸がバイナリ決定出力１２３を示す。
【００２７】
取得プロセスを開始する中で、非線形フィードバック制御ループ１１６および１２０は、ロックされず、２つの入力信号間の差は大きい。たとえば、取得プロセスの始まりにおいて、基準入力信号１１０がフィードバック信号１１２より非常に大きいため、基準入力１１０およびフィードバック入力信号１１２間の差を減少するためにフィードバックモジュール１０５がフィードバック信号１１２を増加するように、決定出力１２３が正であると仮定する。２つの入力信号間の差が減少され、次第に、２つの入力信号は、時間ｔ＝Ｔ０５５２で同一になる。理想的には、時間ｔ＝Ｔ０５５２を過ぎた直後に、フィードバックモジュール１０５に対する訂正は、直ちに止められなければならない、しかしながら、非線形フィードバック制御ループ１１６および１２０の決定出力１２３は、２つのデジタル状態のＨまたはＬのいずれかにしか止まれず、ループの構成に固有の伝搬遅延時間と待ち時間遅延時間であるので、決定出力１２３は、時間ｔ＝Ｔ０５５２を過ぎた後でもＨ状態に止まっており、フィードバックモジュール１０５にフィードバック信号１１２を増加させ続けて、基準信号１１０およびフィードバック信号１１２間の差を時間ｔ＝Ｔ０５５２後に負にする。その結果、決定出力１２３は、すぐに負になるはずであるが、しかしながら、固有のループ遅延時間が原因で、ループ遅延時間が時間ｔ＝ＴＡ５５４を超えた後に、決定出力１２３は負になることができ、合計ループ遅延時間ｔ＝ＴＡ５５４が終わるまで、ループは常にフィードバックモジュール１０５を間違った方向に作用させ続ける。時間ｔ＝ＴＡ５５４の時、決定出力１２３は、フィードバックモジュール１０５にフィードバック信号１１２を低減させるために、ついに負に切り替えられる。ループは、Ｔ＝０のＴ０５５２からＴＡ５５４の間の期間に生じる誤りを訂正し始める。非線形エラー比較器１１８と無限のゲイン１３０を伴う増幅器とが同じ速度で最終エラー訂正出力１１５をポンプアップおよびポンプダウンすると仮定して、ループは、ループ遅延期間の間にすでに作られた誤りを訂正するためだけにＴＡ５５４と同程度の時間を要する。ＴＡ５５４の約２倍のＴ１５６０近辺の時間で誤りが訂正された後、ここで、エラー入力信号１１４はほぼゼロの決定しきい値１６４近くであり、非線形エラー比較器１１８および線形エラー検出器１０１は、いつでもその出力の極性を切り換えるための新たな決定ができ、新たな決定は容易にノイズに影響を受けうる。もう一度、ループ遅延時間が原因で、決定出力１２３は、ｔ＝Ｔ１５６０で新たな決定がなされた後でも、すぐにはフィードバック信号１１２を訂正する指示を変更せず、その代わりに、決定出力１２３は、ループ遅延時間が最終的に終わるＴＣ５６２までフィードバック信号１１２の減少を続ける。その結果、ループ遅延期間Ｔ１５６０からＴＣ５６２の間、ループがフィードバックモジュール１０５に間違った方向に作動させるｔ＝Ｔ１５６０からＴＣ５６２の間に、フィードバック信号１１２は、減少が続けられる。同じ動作が、それから繰り返される。その結果、非線形フィードバック制御ループ１１６および１２０のための決定出力１２３は、常に正および負の間で揺れ動き、決定出力１２３の極性を切替える時間が非線形エラー比較器１１８と線形エラー検出器１０１の決定しきい値１６４周辺のノイズによって決定され、決定出力１２３の極性を切替える時間がその揺れ動きの各サイクルで異なる。
【００２８】
非線形フィードバック制御ループ１１６および１２０のフォワードモジュール１６３は、通常、非線形エラー比較器１１８からの雑音が多いデジタル決定出力１２３を低減するローパスフィルターと、フィードバックモジュール１０５のために線形の最終エラー訂正出力１１５になる無限ゲイン１３０を伴う増幅器とでできている。その結果、揺れる決定出力１２３は、最終エラー訂正出力信号１１５を、線形的に強めたり、弱めることを引き起こす。最終エラー訂正出力１１５を強めたりすることは、非線形エラー比較器１１８と線形エラー検出器１０１の決定しきい値１６４周辺のノイズによって、ランダムに決定される方向を変更し、最終エラー訂正出力１１５を強めたりすることは、最終エラー訂正出力１１５の強弱によって非線形フィードバック制御ループ１１６および１２０がフィードバック出力信号１１２を生成するように、全ての揺れ動きサイクルで異なる時間に方向を変更する。フィードバック出力信号１１２は、それからランダムに基準入力信号１１０周辺で上昇および下降するので、所望の拡散スペクトラムクロック出力信号１０９となる。
【００２９】
固有のループ遅延時間は、揺れ動き期間の半分の間に、非線形エラー比較器１１８と線形エラー検出器１０１に最終エラー訂正出力１１５を間違った方向に強めたり、弱めたりする間違いを起こさせる原因となるので、揺れ動き期間の他の半分が、ループ遅延期間の間に生じた誤りを訂正するために必要となる。その結果、最終エラー訂正出力１１５の強弱による変調信号の全揺れ動きサイクルは、ループ遅延時間の間は誤った決定出力１２３により、ループ遅延時間が終わったときは正しい決定出力１２３によって、２つのほぼ等しい部分によって貢献される。閉ループゲインの極性が反転する場合、非線形エラー比較器１１８および線形エラー検出器１０１は、まだ揺れ動き期間の半分の間で誤りを作る。しかし、非線形エラー比較器１１８と検出器１０１が誤りを生成しているループ遅延期間の間、非線形エラー比較器１１８と線形エラー検出器１０１は、実際間違って正しい方向に最終エラー訂正出力１１５を動かし、非線形エラー比較器１１８または線形エラー検出器１０１は、間違った方向に最終エラー訂正出力１１５を動かすような訂正決定をし始めることもある。その結果、閉ループゲインが無限の場合、閉ループゲインの極性は全く関係ない。非線形フィードバック制御ループは、揺れ動き期間の半分の時間の間、正しい最終エラー訂正出力１１５を生成し、残りの半分の時間の間、誤った最終エラー訂正出力１１５を生成する。
【００３０】
１次非線形フィードバックループ１１６および１２０の揺れ動きは、図８に示すように、フィードバックモジュール１０５を調整するために強められあるいは弱められ、フィードバック出力信号１１２は、ループの揺れ動きによって調整される。図８で示す１次非線形フィードバック制御ループ１２０および１１６の取得動作は、取得フェーズ５４２および振動フェーズ５６４の２つのフェーズに分けることができる。一度エラー入力信号１１４が初めてゼロになると、ループは、振動フェーズ５６４に入る。非線形フィードバック制御ループ１２０および１１６が振動フェーズ５６４において作動されるときに、閉ループゲインの極性が非線形フィードバック制御ループ１２０および１１６にとって無関係であるにもかかわらず、閉ループゲインの極性は、取得フェーズ５４２の間、依然として正しくなくてはならない。さもないと、非線形フィードバック制御ループ１２０および１１６は、振動フェーズ５６４を決して入ることがなく、永遠にＨまたはＬ状態の一方にとどまることとなってしまう。
【００３１】
非線形フィードバック制御ループ１２０および１１６は、振動を開始するために常に基準入力信号１１０を要求し、そして、ループ１２０および１１６は、基準入力信号１１０から調整されたフィードバック出力信号１１２を生成する。基準入力信号１１０なしでは、非線形フィードバック制御ループ１１６および１２０の最終エラー訂正出力１１５は、永遠にＬ状態にとどまる。基準信号入力１１０が到着すると、非線形フィードバック制御ループ１１６および１２０は、振動を始め、振動期間がトータルループ遅延時間により決定され、ループ１１６および１２０の振動信号は、非線形エラー比較器１１８と線形エラー検出器１０１の決定しきい値１６４周辺で、ループ１１６および１２０内部ブロードバンドノイズに影響を受けるので、変調信号の各サイクルの開始および終了がそのノイズにより決定され、それぞれ異なる。対照的に、線形フィードバック制御ループ１００の振動は、線形フィードバック制御ループ１００が振動するときに、正確に−１の閉ループゲインを生成する周波数に対してだけ起こり、広いバンド幅を超える−１の閉ループゲインを維持することが不可能ではないが通常非常に困難であるので、いかなる基準入力信号１１０を必要とせず、振動はナローバンドである。
【００３２】
非線形フィードバック制御ループ１１６および１２０の振動は、事実上、ブロードバンドである。なぜなら、最終エラー訂正出力１１５の増減は、非線形フィードバック制御ループ１１６と１２０の固有のノイズに起因して、フィードバックモジュール１０５をランダムに調整するための方向を変更するからである。最終エラー訂正出力１１５を増減させることは、変調信号のあらゆるサイクルにとって、異なる時間に方向を変更することとなる。非線形フィードバック制御ループ１１６および１２０の振動のバンド幅は、ループフィルタのバンド幅により決定される。非線形フィードバック制御ループ１１６および１２０の振動周波数がループ１１６と１２０周辺のトータル遅延時間により決定されるにもかかわらず、振動の拡散は、主にループフィルタにより決定される。
【００３３】
非線形フィードバック制御ループ１１６および１２０の振動動作は、また、非線形エラー比較器１１８と線形エラー検出器１０１との決定しきい値１６４の特性により決定される。非線形エラー比較器１１８と線形エラー検出器１０１との決定しきい値１６４が曖昧でなく正確な場合、最終エラー訂正出力１１５の増減は、フィードバック信号１１２がエラー入力信号１１４に決定しきい値１６４を越えさせた後に、非線形エラー比較器１１８および線形エラー検出器１０１に決定出力１２３の極性を変更させることができるだけである。決定出力１２３の変化の引き金となるために、非線形エラー比較器１１８と線形エラー検出器１０１の決定しきい値１６４をエラー入力信号１１４が越えなければならないので、前回のループ遅延期間の間に生じた誤りと少なくとも同量によってフィードバック信号１１２を訂正するための前回のループ遅延期間中の増減として、同量の時間以上、最終エラー訂正出力１１５は増減されなくてはならない。その結果、最終エラー訂正出力１１５の第２の増減の期間は、第１の増減よりも長く続く可能性が非常に高く、最終エラー訂正出力１１５の第３の増減の期間も、第２の増減よりも長く続く可能性が非常に高い。同様に、最終エラー訂正出力１１５の増減期間が常にサイクルを重ねるごとにより長く成長する可能性が非常に高くなるように、全ての連続する増減は、前回の増減よりも長く続く可能性が高い。
【００３４】
非線形エラー比較器１１８と線形エラー検出器１０１が正確でなく、大きな不確実時間枠を有する場合、そして、エラー入力信号１１４がその不確実時間枠中に入るときはいつでも、非線形エラー比較器１１８と線形エラー検出器１０１からの決定出力１２３は急に極性を変更できる。非線形エラー比較器１１８と線形エラー検出器１０１の出力は、エラー入力信号１１４がまだ負であってもＨとなり、エラー入力信号１１４が正であってもＬでありうる。これらのような間違った決定は、非線形エラー比較器１１８と線形エラー検出器１０１からの次の決定出力１２３が依然としてエラーである可能性が低いので、通常とても寿命が短く、エラー入力信号１１４が不確実時間枠の範囲内であるときに、非線形エラー比較器１１８と線形エラー検出器１０１からの出力は素早くＨとＬの間で入れ代わることができる。その結果、非線形エラー比較器１１８と不確実性決定時間枠を伴う線形エラー検出器１０１は、多くの性急でノイズが多く間違った決定出力１２３を生成する可能性があり、これらの間違った決定が互いに相殺し、最終エラー訂正出力１１５の各増減が非線形エラー比較器１１８と線形エラー検出器１０１に決定出力１２３を切替えさせる前回の増減より長く続く必要はないので、最終エラー訂正出力１１５は、単に成長できない。エラー入力信号１１４が不確実時間枠の範囲内であるときはいつでも、非線形エラー比較器１１８および線形エラー検出器１０１は、決定出力１２３を切替えることができる。対照的に、決定に曖昧性のない正確な非線形エラー比較器１１８と線形エラー検出器１０１のために、エラー入力信号１１４は、非線形エラー比較器１１８および線形エラー検出器１０１に決定出力１２３を切替えさせるために、決定しきい値１６４を常に超えなければならない。その結果、大きい不確実時間枠を伴う非線形エラー比較器１１８と線形エラー検出器１０１にとって、フィードバックモジュール１０５を調整するために最終エラー訂正出力１１５を成長させることは、非常に難しい。
【００３５】
拡散スペクトラムクロック出力１０９の拡散効果は、フィードバックモジュール１０５を調節する最終エラー訂正出力１１５の変調波形に完全に依存する。理想的には、最終エラー訂正出力１１５上の変調波形は、振幅、周波数および位相がランダムでなければならない。ランダムな振幅、周波数および位相を有する変調信号だけが、拡散スペクトラムクロック出力のために、最も高く拡散しうるロスを生成できる。この理想的な変調波形は、現在、生成することが非常に困難である。他の最善策は、最終エラー訂正出力１１５の信号上の決定性の変調信号上に、ランダムな振幅、周波数および位相を有する変調信号を生成することである。この解決策の効果は、決定性信号の振幅に対するランダムな信号の振幅の割合に完全に依存する。最も効果が小さい代替案は、現在最も普及している技術である最終エラー訂正出力１１５上に一定の決定性変調信号を使用することである。非線形フィードバック制御ループ１１６と１２０を有する完全な拡散スペクトラムクロック発生装置を設計するという我々の目的が、できるだけ変調信号が、振幅、周波数および位相においてランダムとなるように、最終エラー訂正出力１１５上の変調波形を制御することであるということは極めて明確である。
【００３６】
最終エラー訂正出力１１５上の成長する変調信号は、拡散スペクトラムクロック発生装置のための完全な拡散を容易に生成する。なぜなら、変調信号の成長は、永遠に続くことができず、ある時間において、その成長プロセスは、リセットまたは停止されるからである。成長プロセスが停止される場合、最終エラー訂正出力１１５上の変調信号は、それからループの固有ノイズに起因するいくつかのレベルの範囲内で変動する。最終エラー訂正出力１１５上の変調信号の振幅がいくつかの範囲内で変動できるだけであるので、クロックの拡散は完全でない。最終エラー訂正出力１１５上の変調信号の成長プロセスがリセットされる場合、新規な成長プロセスが小さい振幅から再開でき、その結果、最終エラー訂正出力１１５上の変調信号の振幅、周波数および位相は、完全にランダムになることができる。最終エラー訂正出力１１５上の成長する変調信号は、規則正しくおよびランダムにリセットされ、完全なブロードバンドスペクトラム出力信号１１２を生成するためのフィードバックモジュール１０５を調節する最終エラー訂正出力１１５上に完全な変調信号を生成できる。
【００３７】
最終エラー訂正出力１１５上の変調信号の成長は、２つの要素により決定される。第１の要素は、上述のように、決定しきい値１６４の正確性と精密性である。第２の要素は、最終エラー訂正出力１１５の増減のスルーレートである。最終エラー訂正出力１１５の増減のスルーレートが遅い場合、ループ遅延の間にフィードバック信号１１２に起こる変化が、決定しきい値１６４周辺のランダムノイズ量よりも小さくなることができる。その結果、決定しきい値１６４周辺のノイズは、ループ遅延期間の間に起こる変化を簡単に消去し、最終エラー訂正出力１１５上での変調信号の成長は、難しくなる。最終エラー訂正出力１１５上で変調信号の成長を生成するために、最終エラー訂正出力１１５の増減のスルーレートを高めることが必要であり、これにより、フィードバック信号１１２が決定しきい値１６４周辺のノイズによって生じる不確実性より大きな量によって変更される。ループ遅延の間に起こる変化量に対する決定しきい値周辺のノイズ量の比率は、最終エラー訂正出力１１５上の変調信号の成長が、最終エラー訂正出力１１５上の変調信号をリセットするためのリセット信号を生成するのに十分長く続くかどうかを決定する。
【００３８】
ＰＣＴ出願「到着時間ロックループ（Arrival-time Locked Loop）」に詳細が説明されているように、たとえば、到着時間ロックループやＰＬＬのような、２つの変数を追う第２次フィードバック制御ループにとって、ループゲインとフィードバックモジュールの掛け合わせ製品は、どれだけ速くフィードバック信号１１２を案内できるか、あるいは、どれだけ速くフィードバック信号１１２を消滅できるかを決定する。上述のように、第２次非線形フィードバック制御ループの取得動作は、僅かに第１次非線形フィードバック制御ループと異なり、第２次非線形フィードバック制御ループの取得動作は、非線形到着時間ロックループのセクションにおいて説明される。
【００３９】
ほとんどのアプリケーションにとって、線形フィードバック制御ループ１００は、我々がこれまでに必要とした全てである。線形フィードバック制御ループ１００は、ノイズが多い入力信号を管理し、また、システムの揺らぎを低減することを助ける。線形フィードバック制御ループ１００は、ノイズが多いソースからきれいな信号を提供できる。線形フィードバック制御ループ１００は、我々の日常生活の至る所に適用されている。
【００４０】
しかし、非線形フィードバック制御ループ１２０および１１６のコンセプトは、比較的新しく、ちょうど線形フィードバック制御ループ１００の反対である。非線形フィードバック制御ループ１２０および１１６は、常に不安定であり、それは、きれいな安定した基準信号１１０から、我々に予測不可能なフィードバック出力信号１１２を提供できる。非線形フィードバック制御ループ１１６および１２０は、拡散スペクトラム技術が普及した現在までは我々にとって全く役立たず、ＦＣＣ調整を満足する電子製品を助けるのに役立つものであった。非線形フィードバック制御ループ１１６および１２０は、その不安定な特質と固有のブロードバンドランダムノイズの可用性とに起因する、ランダム変調を伴う真の拡散スペクトラムクロック信号を生成するのに最高の方法である。
【００４１】
非線形エラー比較器１１８を使用している図５で示す非線形フィードバック制御ループ１１６、または、図７に示す変換特性を有する非線形最終エラー訂正出力１１５を生成するために無限のゲインを伴う増幅器を有する線形エラー検出器１０１を使用している図６で示す非線形フィードバック制御ループ１２０にとって、システムの入力に対するシステムの出力の導関数を取ることによって、システムのゲインが得られるので、エラー入力信号１１４の導関数に関して、図７に示す最終エラー訂正出力１１５の導関数を取ることによって、非線形フィードバック制御ループ１１６および１２０のゲインをプロットすることができ、図９中でプロットされる結果が得られる。非線形フィードバック制御ループ１１６および１２０がエラー入力信号１１４の＋／−ε２０１という非常に小さい範囲内で正のループゲインを生成できるだけであるので、非線形フィードバック制御ループ１１６および１２０は、常に＋／−ε２０１のこの小さい誤差範囲内で、基準入力信号１１０を追うフィードバック信号１１２を生成する。ε２０１のサイズは、システムのノイズバンド幅によって、完全に決定される。フィードバック信号１１２は、＋／−ε２０１の小さい誤差範囲内で、基準入力信号１１０周辺で常に変動する。
【００４２】
非線形エラー比較器１１８がエラー入力信号１１４の量に関係なく、ＨまたはＬ状態の出力を生成できるだけであるので、非線形エラー比較器１１８は無限ゲインを伴う線形エラー検出器として取り扱われ、非線形エラー比較器１１８の出力は、そのバイポーラ特性をより表すために１２３と名づけられる。その結果、フィードバックモジュール１０５は、常にある方向に押され、あるいは、他の方向に引かれ、フィードバックモジュール１０５に対する最終エラー訂正出力１１５は、常に、上下に増減され、システム１１６および１２０は決して安定しない。フォワードモジュール１６３として大きな時定数を有するループフィルタを使用することは、ループのノイズバンド幅が小さいように、そして、＋／−ε２０１の誤差範囲がとても小さいので非線形フィードバック制御ループ１１６および１２０が安定したフィードバック信号１１２を生成する線形フィードバック制御ループ１００みたいに実際に動作するように、非線形エラー比較器１１８と線形エラー検出器１０１とがフィードバックモジュール１０５を素早く訂正することを妨げるにもかかわらず、本質において、非線形フィードバック制御ループ１１６および１２０は、さらに不安定である。非線形フィードバック制御ループ１１６および１２０のループゲインが無限であるので、フィードバック信号１１２は方程式２に示すように正確に基準入力信号１１０を常に追う。このユニークな機能は、非線形フィードバック制御ループ１１６および１２０を非常に魅力的にし、非線形フィードバック制御ループ１１６および１２０を線形フィードバック制御ループ１００よりとても優れたものにする。たとえば、線形自動周波数制御回路（ＡＦＣ）は、決して、基準入力信号１１０と同じ周波数でフィードバック信号１１２を生成しないが、非線形周波数ロックループは、通常の第２次到着時間ロックループのように、簡単にそれをする。非線形周波数ロックループが単一の変数だけを追うことを必要とする第１次ループであるので、非線形周波数ロックループのために基準信号１１０を獲得してロックする時間は、第２次到着時間ロックループよりも、少なくて済む。
【００４３】
信号が３つの独立変数、すなわち、振幅、周波数および位相を有するので、我々は３つの独立変数のいずれか一つを制御することによって、第１次非線形フィードバック制御ループ１１６および１２０を生成できる。あるいは、我々は、信号の到着時間を制御することによって、第２次非線形フィードバック制御ループを生成できる。その結果、非線形フィードバック制御ループを用いて安定した基準入力クロック信号１１０から、拡散スペクトラムクロック信号を生成するために、４つの異なる方法がある。非線形フィードバック制御ループが非線形エラー比較器１１８または線形エラー検出器１０１のどちらを使用するかによって、２つの異なる方法で組み立てられうるので、非線形フィードバック制御ループを使用することによって、プレッドスペクトラムクロック発生装置には、計８つの異なる設計が可能となる。非線形エラー比較器１１８の原理と無限ゲインを伴う増幅器を有する線形エラー検出器１０１の原理が同じものであるので、線形エラー検出器１０１を用いた設計が異なる結果を生成しない限り、我々は、非線形エラー比較器１１８の構造がシンプルなので、それを設計に使用する。
【００４４】
線形振幅ロックループ
拡散スペクトラムクロック発生装置として非線形振幅比較器１３９を使用する非線形振幅ロックループ１３５のブロック図が第１実施形態として図１０に示される。非線形振幅ロックループ１３５は、４つ構成要素ブロック、すなわち、非線形振幅比較器１３９、可変ゲイン増幅器１３７、ループフィルタ１０６および振幅制限増幅器１３１からなる。非線形振幅比較器１３９は、一定の基準電圧１２５を有するフィードバック信号１１２の振幅を比較する。フィードバック信号１１２の振幅が一定の基準電圧１２５より小さい場合、非線形振幅比較器１３９は可変ゲイン増幅器１３７のためにゲインを増やすためにＨ出力を送信し、フィードバック信号１１２の振幅が一定の基準電圧１２５より大きい場合、非線形振幅比較器１３９は可変ゲイン増幅器のためにゲインを減らすためにＬ出力を送信する。決定出力１２３が非線形振幅比較器１３９から生成されてから、非線形振幅比較器１３９の入力のフィードバック信号１１２の振幅がアップデートされるまでに時間がかかるので、可変ゲイン増幅器１３７は、常に過剰訂正され、非線形振幅比較器１３９からの決定出力１２３での振動が不可避である。ループフィルタ１０６を通過した後に、非線形振幅比較器１３９からのデジタル決定出力信号１２３は、可変ゲイン増幅器１３７を調整するようなアナログ最終エラー訂正出力１１５になる。可変ゲイン増幅器１３７のゲインは、常に最終エラー訂正出力１１５によって上げられたり下げられたりして、可変ゲイン増幅器１３７が上下の方向を変更する時間は、非線形振幅比較器１３９の決定しきい値１６４周辺のループ中のノイズに全体的に依存する。非線形振幅比較器の決定しきい値１６４は、基準電源１２５により決定される。非線形振幅比較器１３９の決定しきい値１６４周辺の小さいノイズが多い摂動が、非線形振幅比較器１３９に可変ゲイン増幅器１３７の上下方向を切り換えさせるトリガーとなりうるので、非線形振幅比較器１３９は、すべての振動サイクルで同じ時間に方向を切替えるというわけでない。その結果、可変ゲイン増幅器１３７に対する最終のエラー訂正電圧１１５は、フィードバック出力信号１１２を線形に生成するために常に上げ下げされ、フィードバック出力信号１１２の振幅が上下の方向を変更する瞬間はランダムである。振幅制限増幅器１３１は、それから、フィードバック出力信号１１２の振幅バリエーションを位相バリエーションに変換するために使用されることができるので、振幅制限増幅器１３１の出力は基準入力信号１１０と同じ周波数の所望の拡散スペクトラムクロック信号１０９になれるが、拡散スペクトラムクロック信号１０９の位相は、常に、基準入力信号１１０の位相の前と後の間で相殺される。ループフィルタ１０６の時定数は、拡散スペクトラムクロック出力１０９の位相がどれくらい速く変化でき、更に、拡散スペクトラムクロック１０９の位相がどの程度まで広げられるかを決定する。
【００４５】
非線形振幅ロックループ１３５から完全な拡散スペクトラムクロック出力１０９を生成することは難しい。なぜなら、非線形振幅ロックループ１３５のフィードバックモジュール１３７を調整するための最終エラー訂正出力１１５上で変調信号を成長させることはとても制限されているからである。これは、ループ全体が同じ周波数でのみ作動されることと、位相変調出力の範囲が制限されるので、ＡＭ−ＰＭ変換によって位相変調を生成するために振幅制限増幅器１３１を使用することが非常に非効率なことによる。非線形振幅ロックループ１３５周辺の伝搬遅延時間と待ち時間遅延時間が比較的短いので、フィードバックモジュール１３７上の最終エラー訂正出力１１５の変調信号は、小さい位相拡散を生成するために通常とても高い振動数を有する。
【００４６】
非線形振幅ロックループ１３５のための位相拡散を増加するには２つの方法がある。非線形振幅比較器１３９としてヒステリシスを有する電圧比較器を使用する方法と、非線形振幅比較器１３９からの出力をサンプリングするためにデジタルスイッチを用いる方法である。これらの方法によって、非線形振幅比較器１３９からの決定出力１２３は、一定の率、好ましくは、基準入力信号１１０の割合でアップデートされうる。振幅比較器１３９としてヒステリシスを伴う電圧比較器を用いることは、とても素早く出力１２３が変更されることを防止するので、最終エラー訂正出力１１５は、決定出力１２３の切り換えのある範囲の前に、エラー入力信号１１４を強制的に進ませる。非線形振幅比較器１３９からの出力をサンプリングするためにデジタルスイッチを用いる方法は、決定出力１２３が定率でのみアップデートされうるので、より長いループ遅延時間を生成するには、より効果的である。一度、新規な決定出力１２３が生成されると、それは、非線形振幅ロックループ１３５の非線形振幅比較器１３９が次の比較サイクルにおいて異なる結果を生成するまで、残り続ける。両方の解決策は、拡散スペクトラムクロック出力１０９のためにより拡散を生成するために、非線形振幅ロックループ１３５のループ遅延時間を大きく増加し、フィードバックモジュール１３７への最終エラー訂正出力１１５上の変調信号を遅める。非線形振幅ロックループ１３５全体が同じ周波数で作動されるので、非線形振幅比較器１３９からの出力をサンプリングすることは非常に簡単である。
【００４７】
図１０に示される非線形振幅ロックループ１３５は、大きい振幅変動を有する入力信号から安定した振幅を伴う出力信号を生成する従来のＡＧＣ回路に似ている。図１０で示すＡＧＣ回路と拡散スペクトラムクロック発生装置１３５間の唯一の違いは、基準入力信号１１０とループフィルタ１０６である。ＡＧＣ回路では、フィードバック出力信号１１２の振幅が変動しないように、基準入力信号１１０の振幅は変動し、ループフィルタ１０６の時定数は通常基準入力信号１１０の振幅変動の性質に多く従うように適切である。対照的に、拡散スペクトラムクロック発生装置１３５では、フィードバック出力信号１１２の振幅が急速かつランダムに変動できるように、基準入力信号１１０の振幅は非常に安定し、ループフィルタ１０６の時定数は通常小さい。
【００４８】
増幅器１３７のゲインが線形に最終エラー訂正出力１１５の線形増減によって制御されるように、可変ゲイン増幅器１３７の変換特性は通常線形である。線形可変ゲイン増幅器１３７を用いて、非線形振幅ロックループ１３５は、拡散スペクトラムクロック出力信号１０９のために拡散されるランダム位相を生成できるだけである。時間が経つと、信号の位相が信号の周波数の統合と等しくなるので、周波数拡散は、常に位相拡散よりもはるかに大きな拡散を提供する。その結果、線形可変ゲイン増幅器１３７を使用する非線形振幅ロックループ１３５から生成される拡散スペクトラムクロック出力信号１０９を広げることは、周波数拡散を生成するシステムと比較して、非常に小さい。
【００４９】
非線形振幅ロックループ１３５から生成される拡散スペクトラムクロック１０９の拡散を改善するために、可変ゲイン増幅器１３７の変換特性が改良される必要がある。可変ゲイン増幅器１３７の変換特性が、線形関数の代わりに、最終エラー訂正出力１１５の二乗関数である場合、最終エラー訂正出力１１５の増減は、その二乗関数に基づいて変化する振幅を有する可変ゲイン増幅器１３７からのフィードバック出力１１２を生成する。時間周期を超えた線形周波数増減を伴う信号の累積した位相変化が時間の二乗関数に比例するので、二乗関数変換特性を伴う可変ゲイン増幅器１３７は、効率的に、位相拡散からの非線形振幅ロックループの拡散スペクトラムクロック出力１０９の拡散を周波数拡散に改善し、大いに、拡散の効率を向上する。
【００５０】
非線形到着時間ロックループ
図１１は、第２実施として、非線形到着時間比較器を伴う基本非線形到着時間ロックループを用いる拡散スペクトラムクロック発生装置１５０のブロック図を示し、図１２は、第３実施として、線形到着時間検出器を有する基本非線形到着時間ロックループおよび無限ゲインを伴う増幅器を使用する拡散スペクトラムクロック発生装置１５２のブロック図を示す。基本非線形到着時間ロックループ１５０は、３つの機能ブロック、すなわち、非線形到着時間比較器（１４８、１６９および１８９）、ループフィルタ１０６、およびＶＣＯ１０８から形成され、基本非線形到着時間ロックループ１５２は、４つの機能ブロック、すなわち、線形到着時間検出器（１８０、１８２、１５５および１５４）、ループフィルタ１０６、無限ゲイン１３０を伴う増幅器１３０、およびＶＣＯ１０８から形成されている。基本非線形到着時間ロックループ１５０および１５２の両者は、拡散スペクトラムクロック発生に使用されることが稀である。なぜなら、拡散スペクトラムクロック出力信号１０９の周波数は常に基準入力信号１１０の周波数に等しくなければならないからである。しかしながら、拡散スペクトラムクロック出力信号１０９の周波数は、通常、多くの拡散スペクトラムクロックの適応において、調節可能であることが要求されている。この要求を満たすために、Ｎにより除算された分周器１１１が使われることができ、基準入力信号１１０と比較される低周波数フィードバック比較信号１１２が生成されるので、拡散スペクトラムクロック出力信号ＦＯＵＴ１０９の周波数は、Ｎに、基準入力信号１１０の周波数を乗算したものとなり、拡散スペクトラムクロック出力信号１０９の周波数は簡単に変更される。したがって、図１３および図１４に示すように、分周器を伴う典型的な非線形到着時間ロックループ１５１および１５３は、拡散スペクトラムクロック出力信号１０９を生成する拡散スペクトラムクロック発生装置としてより有用である。Ｎにより除算された分周器１１１の使用は、より多くの伝搬遅延と機械的遅延をフィードバック信号パスに加えうるので、ダイＶＣＯに対する最終エラー訂正出力１１５上の変調信号の周波数は低く、拡散スペクトラムクロック出力１０９のためにより大きな拡散を生成する。
【００５１】
第２実施形態に対する第１補足実施形態として、図１５には、４つの構成要素、すなわち、ＰＦＤ１３２、相補型ＰＦＤ１３４、極性選択回路１４２および決定出力ラッチ１５６から構成される典型的な非線形到着時間比較器１４８が示される。非線形到着時間比較器１４８の原理は、選択する極性選択回路１４２のために、各入力信号の到着を検出し、正および負の２つの到着信号を生成するＰＦＤ１３２および相補型ＰＦＤ１３４を使用することであり、正の到着信号は、基準入力信号１１０の到着に誘発されるＰＦＤ１３２から生成され、負の到着信号は、ＶＣＯからフィードバック信号１１２の到着によって誘発される相補型ＰＦＤ１３４から生成される。極性選択回路１４２は、それから、第１到着信号を最終極性出力信号１４４として選ぶ。一旦、最終極性出力信号１４４が選択され、両信号の到着の後、最終極性出力信号１４４は、決定出力１２３になるために出力ラッチ１５６内に格納され、決定出力１２３は、次の比較サイクルが異なる結果を出すまでは同じ状態で残る。到着時間比較サイクルは、第１到着信号が到着すると始まり、後の到着信号が到着すると終わる。到着時間比較サイクルが完了した後、ＰＦＤ１３２および相補型ＰＦＤ１３４はリセットされる。リセット信号１２８の存在は、到着時間比較サイクルの終了を示す。
【００５２】
最終極性出力信号１４４が常にリセット出力信号１２８より長く続くので、決定出力ラッチ１５６を誘発するリセット出力信号１２８の使用は、安全であり、誤りがなく正確でありえる。完了した比較サイクルが発生し、最新の到着信号が到着したときに、リセット出力信号１２８は発生し、最終の極性出力１４４が決定される。それから、リセット出力信号１２８は、誤りなく、決定出力ラッチ１５６からの最終の極性決定出力１４４を、問題なく時間計測できる。遅延バッファ１５８は、決定出力ラッチ１５６のための安全な誘発条件が犯されていないことを確実にするために、決定出力ラッチ１５６へのクロック信号に必要な遅延を与える。遅延バッファ１５８は、決定フリップフロップ１５９のクロック入力の立ち上がりエッジが、最終極性信号１４４の終わりとリセット信号１２８の始めの間で常に起こることを保証できる。
【００５３】
図１５の設計における２つのＰＦＤ１３２、１３４は、いくつかのハードウェアを節約するために第２実施形態の第２補足実施形態として、図１６に示す混合ＰＦＤ１３３となるように互いに合併されることができる。図１５のＰＦＤ１３２および相補型ＰＦＤ１３４がそれぞれ２つの到着出力信号を生成して、４つの到着出力信号を生成するにもかかわらず、これらの４つの到着出力信号のうちの２つだけしか、選択する極性選択回路１４２に必要とされないので、ハードウェアの節約が可能である。他の２つの到着出力信号は、単なる冗長であり、除去される。ＰＦＤ１３２と相補型ＰＦＤ１３４が同じ入力信号によって誘発されるので、相互の動作に影響を与えることなく、それらを簡単に併合できる。
【００５４】
非線形到着時間比較器１６９を伴う非線形到着時間ロックループ１５０の最終エラー訂正出力１１５の変換特性は、図７に示す通りであり、＋／−（単一の論理ゲートの伝播遅れ時間）の不確実性時間枠を伴うゼロ到着時間差ポイントに位置される決定しきい値１６４を有する。決定しきい値１６４周辺の不確実性時間枠は、極性選択回路１４２のＡＮＤ論理ゲート１３６およびＯＲ論理ゲート１３８間のフィードバック装置によって生じる。
【００５５】
極性選択回路１４２のＡＮＤ論理ゲート１３６およびＯＲ論理ゲート１３８間のフィードバック装置は、２つのことができる。第１に、最終極性出力１４４が第１到着信号によって行使されると、最近の到着信号が最終極性出力１４４に切替わるのを防止する。ＰＦＤ１３２からの正の到着信号が最初に到着する場合、ＡＮＤ１３６の出力がＨとなり、ＯＲ１３８を強制的にＨにし、相補型ＰＦＤ１３４から負の到着信号が最初に到着する場合、ＯＲ１３８の論理ゲートの出力はＬになり、それはＡＮＤ１３６を強制的にＬにする。その結果、一旦、第１到着信号がＡＮＤ１３６とＯＲ１３８論理ゲートの出力のために状態を決定しても、第１到着信号は最終の極性出力１４４を変更することができない。第１到着信号は、極性選択回路１４２の最終極性出力信号１４４の極性を決定し、フリップフロップが到着時間比較サイクルの終わりにリセットされるまでは、最終の極性出力信号１４４は変わらない。フリップフロップがリセットされる前に、最終極性出力１４４は、また、決定出力１２３として決定出力ラッチ１５６に格納され、新規な比較サイクルが異なる最終極性出力１４４を生成するまで、決定出力１２３は同じ状態のままである。第２に、フィードバック装置は、ＰＦＤのフリップフロップからの到着出力信号と同じだけ続く最終極性出力信号１４４を提供するので、最終極性出力信号１４４の期間が常に２つの入力信号間の実際の到着時間差よりも長くなる。２つの入力信号間の到着時間差がゼロから無限でありうるので、最終の極性出力信号１４４が正確に２つの入力信号間の到着時間差に等しい期間を有する場合であって、２つの入力信号間の到着時間差がゼロに近い時、最終極性出力信号１４４を計測することは非常に難しい。運良く、ＰＦＤのフリップフロップからの到着出力信号が、２つの入力信号間の到着時間差よりも、リセット入力からのフリップフロップの伝搬遅延時間とＡＮＤゲート１２６の伝搬遅延の合計に等しい遅延時間だけ常に長く続くので、フリップフロップの到着出力信号は、最終極性出力信号１４４として使用される理想形となるように、最小期間を有することが保証される。
【００５６】
極性選択回路１４２のフィードバックメカニズムは、第１到着信号、すなわち、基準信号１１０の到着によって誘発される通常のフリップフロップ１２２から正の到着出力、または、ＶＣＯ１１２からフィードバック信号の到着によって誘発される補完的なフリップフロップ１１９からの負の到着出力のいずれか一方を、最終極性出力信号１４４として選ぶ。最終の極性出力信号１４４は、リセット入力からのフリップフロップの伝搬遅延とＡＮＤ１２６のゲートの伝搬遅延の合計に等しい最小幅を有する。したがって、この最小幅を用いて、最終極性決定出力信号１４４は、決定出力ラッチ１５６からのリセット信号１２８によって、クロックアウトされるのにより安全になる。
【００５７】
それにもかかわらず、極性選択回路１４２のフィードバックメカニズムは、非線形到着時間比較器１６９のための決定しきい値１６４周辺で、＋／−の不確実性時間枠１６０（単一の論理ゲートの伝搬遅延時間）を生成する。この理由は、２つの入力信号間の到着時間差が単一の論理ゲートの伝搬遅延の範囲内であるときに、ＡＮＤ１３６およびＯＲ１３８論理ゲートからの出力が完全に最新の到着信号をブロックする準備が整っていないので、極性選択回路１４２の最終極性出力１４４が最終極性出力信号１４４の全期間にわたって揺れうるからである。この不確実な振動期間の間、決定出力ラッチ１５６のための安全な誘発条件は、もはや存在せず、特に、到着時間差が決定しきい値１６４に近づくと、決定出力ラッチ１５６の出力はランダムになる。決定しきい値１６４の周辺の決定のランダム性は、多くの急で不正確な最終極性決定出力１２３を生成しうる。
【００５８】
図１５に示す極性選択回路１４２は、追加のＯＲ論理ゲート１４０を有する。基準入力信号１１０が早く到着する限り最終極性出力１４４が常にＨのままであるので、このＯＲ１４０論理ゲートは、極性決定の不確実性の範囲を半分に減らすことができる。基準入力信号１１０が早く到着し、２つの入力信号間の到着時間差が単一の論理ゲートの伝搬遅延時間よりも小さい場合、ＡＮＤ１３６およびＯＲ１３８論理ゲートからの出力は、まだ揺れ、それにもかかわらず、最終極性出力１４４はいずれか一つのＯＲ論理ゲート１４０への入力がＨである限りＨのままであるので、ＯＲ１４０ゲートでの最終極性出力１４４は常にＨのままである。その結果、図１５に示すように極性選択回路１４２の決定しきい値１６４は、単一の論理ゲートの伝搬遅延時間の半分の量だけ、負側にシフトされ、決定の不確実性は、０から−（単一の論理ゲートの伝搬遅延時間）１６０の間の到着時間差の範囲に限られる。
【００５９】
エラー入力信号１１４が非線形エラー比較器１１８と線形エラー検出器１０１の決定しきい値１６４周辺の不確実性時間枠の範囲内であるときに、決定出力１２３のランダム性は、拡散スペクトラムクロック発生のソースである。それにもかかわらず、エラー入力信号１１４が非線形エラー比較器１１８と線形エラー検出器１０１の決定の不確実性時間枠の範囲内であるときに、決定出力１２３のランダム性は、極性決定出力１２３および非線形エラー比較器１１８を切替える時に影響を与えるだけであり、線形エラー検出器１０１は、最終エラー訂正出力１１５に影響を与える不正確な極性決定出力１２３を生成してはならない。しかし、図１６に示す非線形到着時間比較器１６９の設計では、エラー入力信号１１４が負でＬであるときに、極性決定出力１２３はＨであり、エラー入力信号１１４が正のときに、極性決定出力１２３はＬである。図１５に示す非線形到着時間比較器１４８の設計において、基準入力信号１１０が早く到着するときに、極性決定出力１２３が正確なＨ状態であることが保証されるにもかかわらず、基準信号１１０がフィードバック信号１１２の後にくるときには、極性決定出力１２３はＨまたはＬのいずれかでありえる。両方の場合において、非線形到着時間比較器１４８および１６９は、最終エラー訂正出力１１５に影響を及ぼす誤った決定出力１２３を生成しうる。
【００６０】
図１５と１６に示す設計の非線形到着時間比較器からの決定出力１２３の正確さの問題を解決するために、第２実施形態に対する第３補助実施形態として、新規な非線形到着時間比較器１８９が図１８に示される。この新規な非線形到着時間比較器は、混合ＰＦＤ１３３、極性選択モジュール１４２および出力ラッチ１５６の３つの構成要素モジュールでできている。この新しい設計では、付加的なＡＮＤ１４１およびＯＲ１４０ゲートを有する極性選択回路１４２によって駆動され、極性出力ラッチ１８１および１８３のための正確な最終極性出力１４４を生成する。ＯＲ論理ゲート１４０の最終極性出力１４４は、ＶＣＯ１１２からのフィードバック信号が先に到着するときまで、デフォルトのＨ状態のままである。同様に、ＡＮＤ論理ゲート１４１の最終極性出力１４４は、基準入力信号１１０が先に到着するときまで、デフォルトのＬ状態のままである。これらの２つの付加的な論理ゲートをよって、決定出力信号１２３の極性は、常に正確なことが保証され、極性選択回路１４２の最終極性出力１４４が依然として揺れていても、最終エラー訂正出力１１５に影響を与える誤った決定出力１２３を生成しない。
【００６１】
ＶＣＯからのフィードバック信号１１２が誘導信号であり、非線形到着時間比較器１８９に対する２つの入力信号間の到着時間差が単一の論理ゲートの伝搬遅延よりも少ない場合、ＡＮＤ論理ゲート１４１からの最終極性出力１４４はデフォルトのＬ状態のままであるので、出力ラッチ１８１が出力を生成しないことが保証され、ＯＲ論理ゲート１４０からの最終極性出力１４４がＨとＬの間で揺れる。ＶＣＯからのフィードバック信号１１２が誘導信号であるので、ＯＲ論理ゲート１４０からの正しい最終極性出力１４４は、シンキング電荷ポンプ(sinking charge pump)１２９を使用可能にするＬでなければならない。幸いにも、揺れる決定の不確実さのためにＯＲ論理ゲート１４０からの最終極性出力１４４が不正確にクロックアウトされ、決定出力ラッチ１８３が正しいＬ出力の代わりに間違ったＨ出力を生成した場合でも、極性ラッチ出力１８３からのＬ出力だけがシンキング電荷ポンプ出力１２９を利用可能にするので、このような誤りは、決定出力１２３にとっての誤りを生成しない。
【００６２】
基準入力信号１１０が誘導し、非線形到着時間比較器１８９への２つの入力信号間の到着時間差が単一の論理ゲートの伝搬遅延よりも少ないときには、出力ラッチ１８３が出力を生成しないことが保証されるように、ＯＲ論理ゲート１４０からの最終の極性出力１４４はデフォルトのＨ状態のままであり、ＡＮＤ論理ゲート１４１からの最終の極性出力１４４はＨとＬの間で揺れる。基準入力信号１１０が誘導信号であるので、ＡＮＤ論理ゲート１４１からの正しい最終の極性出力１４４は、ソーシング電荷ポンプ１２７を使用可能にするＨであるべきである。幸いにも、ＡＮＤ論理ゲート１４１からの最終の極性出力１４４が決定の振動の不確実さのために誤ってクロックアウトされ、決定出力ラッチ１８１が誤ったＬ出力を生成したとしても、極性出力ラッチ１８１からのＨ出力だけがソーシング電荷ポンプ出力１２７を有効にすることができるので、この誤りはまだ決定出力１２３にエラーを生成しない。
【００６３】
その結果、エラー入力信号１１４が決定のしきい値１６４の正の側から負の側に回転される場合、エラー入力信号１１４が決定しきい値１６４を超えて負の側に移るまで、非線形到着時間比較器１８９の決定出力１２３の極性はＨ状態のままであることが保証される。エラー入力信号１１４が決定しきい値１６４を超えた後、決定出力１２３はそれからランダムにいつでもＬ状態に変わることができる。同様に、エラー入力信号１１４が決定しきい値１６４の負の側から正の側に回転される場合、エラー入力信号１１４が決定しきい値１６４を超えて正の側に移るまで、非線形到着時間比較器１８９の決定出力１２３の極性はＬ状態のままであることが保証される。エラー入力信号１１４が決定しきい値１６４を超えた後、決定出力１２３の極性はそれからランダムにいつでもＨ状態に変わることができる。結論として、エラー入力信号１１４が決定しきい値１６４超えて回転される時、エラー入力信号１１４が決定しきい値１６４を超えた後では決してなく、その前に、非線形到着時間比較器１８９からの決定出力１２３の切替えが常に起こる。対照的に、図１５および図１６に示す非線形到着時間比較器１４８および１６９のために、決定出力１２３の切換は、エラー入力信号１１４が不確実性時間枠の範囲内であるときのいつでも起こりうる。したがって、図１８に示す非線形到着時間比較器１８９は、決定の曖昧性のない正確で精密な到着時間比較器であり、非線形到着時間比較器にとって最も望ましい設計である。
【００６４】
極性選択回路１４２からの最終の極性出力１４４が振動し、非線形到着時間比較器１８９に極性出力ラッチ１８１または１８３で誤った出力を生成させるときに、この誤りが、最終エラー訂正出力１１５に影響を及ぼす誤った決定出力１２３を生成しないような良性のものであるにもかかわらず、非線形到着時間比較器１８９も、最終エラー訂正出力１１５に影響を与える正しい決定出力１２３を生成できない。換言すれば、間違った決定出力が決定出力ラッチ１８１または１８３から生成されるとき、非線形到着時間比較器１８９は文字通り機能不能である。したがって、最終の極性出力１４４が振動している間に極性出力ラッチ１８１または１８３が誤った出力を生成する可能性は５０％であるので、エラー入力信号１１４が決定不確実性時間枠の範囲内であるとき、非線形到着時間比較器１８９は半分機能不能である。非線形到着時間比較器１８９のデッドゾーンの効果的なサイズは、決定不確実性時間枠の半分に等しく、＋／−（単一の論理ゲートの伝播遅延時間）１６０に等しい。
【００６５】
非線形到着時間比較器１８９を有する第２次非線形到着時間ロックループ１５０の取得プロセスは、図１９に示される。非線形到着時間ロックループ１５０が第２次ループであるので、追跡される２つの変数、周波数と到着時間がある。第２次到着時間ロックループの取得動作は、２つの垂直軸、すなわち、周波数の取得を示すものと、到着時間の取得を示すものとを伴う３次元プロットにのみ表現される。非線形到着時間ロックループ１５０の取得プロセスは、２つのフェーズ、すなわち、取得フェーズ５４２と振動フェーズ５６４に分割されることができる。到着時間ロックループのためのこの期間中、多くのサイクルスリップが起こるので、取得フェーズ５４２はサイクルスリップフェーズ５４２と呼ばれる。ここで、最初の周波数差ｆ０５３０が正であるように、ＶＣＯ１１２からフィードバック信号の最初の周波数が、取得プロセスの開始時の基準信号１１０の周波数よりも低いと仮定する。非線形到着時間比較器１８９は、周波数差を減らすＶＣＯ１０８の周波数をスピードアップするために、初期のほとんどの時間で正の決定出力１２３を発送する。サイクルスリップフェーズ５４２の間のＶＣＯに対する到着時間訂正出力はほぼＨ状態である。なぜなら、非線形到着時間比較器１８９の決定出力１２３がほとんどＨとなるように、基準信号１１０がいつでもより速く実行され、より早く到着するからである。２つの入力信号間の周波数差がサイクルスリップフェーズ５４２の間に減少されているので、サイクルスリップは、時々しか発生せず、サイクルスリップが発生するときに、非線形到着時間比較器１８９は短い間だけ負の側に決定出力１２３の極性をはじくことができる。サイクルスリップフェーズ５４２の間、基準信号１１０の周波数がＶＣＯ１１２からのフィードバック信号の周波数より常に速いので、サイクルスリップフェーズ中に極性出力１２３が負になる持続期間は常に短く、したがって、サイクルスリップは信号の取得に影響を及ぼさない。
【００６６】
ＶＣＯ１１２からのフィードバック信号の周波数が、最終的に、ｔｉｍｅ＝Ｔ０５５２で初めて起こる基準信号１１０の周波数と同じものになるとき、取得プロセスは振動フェーズ５６４に入る。このフェーズでは、到着時間差の極性と周波数差は、常に、正と負の間で振動する。取得プロセスを開始する中で、２つの入力信号間の周波数差の極性がｔ＝Ｔ０５５２で初めて変更されるとき、２つの入力信号間の到着時間差は、０からＶＣＯ１１２からのフィードバック信号の期間までのどこにでもあることができる。
【００６７】
周波数差がｔ＝Ｔ０５５２で初めてゼロであるときに、２つの入力信号間の到着時間差が正であると仮定すると、到着時間差は依然として正のＴε５３２であるので、非線形到着時間比較器１８９は、ＶＣＯ１１２からフィードバック信号をスピードアップするためにＨ出力を生成し続ける。ここで、ＶＣＯ１１２からのフィードバック信号は、Ｔε５３２の到着時間差を修正し、Ｔε５３２は完全にランダムであって、０とＶＣＯ１１２からのフィードバック信号の期間との間のどこででもありうる。その結果、周波数差は現在ｔ＝０  ５５２の後に負になり、ＶＣＯ１１２からのフィードバック信号が現在基準入力信号１１０より速く実行する。ＶＣＯに対する最終エラー訂正出力１１５は、ＶＣＯ１１２からのフィードバック信号がＴＡ５５４で基準信号１１０と同時に到着するまで、ＶＣＯ１１２からのフィードバック信号の周波数を増加させ続ける。ＴＡ５５４の後、ＶＣＯの周波数は、依然としてトータルループ遅延時間のために速度が上げられ続ける。トータルループ遅延時間が終わるときに、非線形到着時間比較器１８９の入力時の到着時間差が最終的にｔ＝ＴＢ５５６で決定しきい値１６４を超え、非線形到着時間比較器１８９が決定出力１２３の極性を変更するトリガーを引くまで、ＶＣＯ１１２からの信号の周波数は依然として速度が上げられ続ける。非線形到着時間比較器１８９の決定しきい値１６４周辺でノイズにより決定される、この瞬間までだけ、非線形到着時間比較器１８９は、現在ＶＣＯへの最終エラー訂正１１５を減少させることによってＶＣＯ１１２からのフィードバック信号の周波数を遅くし始める。したがって、非線形到着時間比較器１８９がＶＣＯ１１２からのフィードバック信号の周波数を遅くし始める前に、２つの入力信号間の到着時間差は少なくともトータルループ遅延時間の量のために過剰訂正され、非線形到着時間比較器１８９が反対方向に増減し始める時間は非線形到着時間比較器１８９の決定しきい値周辺のノイズによって、完全に決定される。
【００６８】
Ｔε５３２の到着時間差を訂正するためにｔ＝Ｔ０５５２からｔ＝ＴＢ５５６の間中ＶＣＯの周波数がスピードアップされるので、ｔ＝ＴＢ５５６でのＶＣＯ１１２からのフィードバック信号が基準信号１１０の周波数より非常に高いとき、ＶＣＯ１１２からのフィードバック信号は、基準信号１１０より早く到着する。その結果、到着時間差は現在負側のままであり、非線形到着時間比較器１８９の決定出力１２３の極性も、負側に切り替えられる。周波数差が再び最終的にゼロになるときにｔ＝ＴＢ５５６とｔ＝Ｔ１５６０の間で周波数差が減少されるにも関わらず、２つの入力信号間の到着時間差は実際に増加し続けてより負になる。これは、なぜなら、ｔ＝ＴＢ５５６とｔ＝Ｔ１５６０の間の全期間中、ＶＣＯ１１２からのフィードバック信号の周波数が常に基準信号１１０より速く実行するので、２つの入力信号間の到着時間差がこの期間中になお負にのみ成長し、到着時間差がｔ＝Ｔ１５６０で最大に到達するからである。
【００６９】
ｔ＝Ｔ１５６０で、２つの入力信号間の周波数差は最終的に再びゼロになるが、到着時間差はここで負である。５５６で到着時間比較器１８９が最終エラー訂正出力１１５を減少し始める前に、到着時間差が過剰訂正されるので、第２の時間周波数差での到着時間差がｔ＝Ｔ１５６０でゼロになり、それは、初めて、ｔ＝Ｔ０５５２で周波数差がゼロになったとき、到着時間差Ｔε５３２よりも大きい可能性が非常に高い。
【００７０】
ｔ＝Ｔ０５５２からｔ＝Ｔ１５６０まで、到着時間差が正の誤差から始まり負の誤差で終わる間にゼロから始まり再びゼロで終わる２つの入力信号間の周波数差は、最初の振動サイクルを形成する。
【００７１】
同じプロセスはそれから繰り返し、周波数差が再びゼロになるたびに、到着時間差の極性は正と負の間を行き来して、各振動サイクルの初めの到着時間差の量は僅かに増加する可能性が非常に高い。各振動サイクルの始めの新規な周波数同期ポイントにおける到着時間差での増加量は、合計遅延時間期間中に起こる到着時間の変化の合計に等しく、決定しきい値１６４周辺でノイズによって、ランダムな到着時間エラーが引き起こされる。トータルループ遅延時間が大きい到着時間変化（すなわち、決定しきい値１６４周辺でノイズによって生じるランダムな到着時間エラーより非常に大きい）を引き起こすのに十分長い場合、発生する各々の新規な振動サイクルの初めの到着時間差は次々とサイクルの増加を続ける。ループ遅延期間中の到着時間変化が決定しきい値１６４周辺のノイズによって引き起こされるランダムな到着時間エラーより小さい場合、新規な振動サイクルの初めの到着時間差は増加しないかもしれないが、代わりに、単純に振動する。したがって、ＶＣＯからのフィードバック信号１１２の到着時間がどれだけ変更されうるか、および、どれだけループ遅延が長いかによって、結局、各振動サイクルの初めの到着時間差は、ある一定量で振動するように安定化されるか、フィードバック信号１１２の完全なサイクルがスキップされて、サイクルスリップが発生するほど到着時間差が長くなるかである。一旦、サイクルスリップが発生すると、新規な振動サイクルの初めの到着時間差は、非常に小さくなり、到着時間差の全体の発達プロセスは自身で繰り返す。ＶＣＯ１１２からフィードバック信号に対してサイクルスリップが発生する場合、ここでの各振動サイクルの到着時間差がゼロから特定のレベルまで変化できるので、最終エラー訂正出力１１５上の変調信号のあらゆるサイクルは非常に異なる。したがって、サイクルクリップの発生により、非線形到着時間比較器１８９を伴う非線形到着時間ロックループ１５０は、完全な拡散スペクトラムクロック発生装置になる。なぜなら、クロック信号の変調の全てのサイクルがランダムな振幅、周波数および位相から始まり、他のランダムな振幅、周波数および位相で終わるからである。
【００７２】
非線形到着時間ロックループ１５０が完全な拡散スペクトラムクロック発生装置になるかどうかは、サイクルスリップが発生するまで、振動フェーズ５６４の間に周波数差がゼロになるときはいつでも、到着時間差量を成長させる能力に全体的に依存する。先述のように、到着時間差量を成長させる能力は、全ループ遅延時間と決定しきい値１６４およびＶＣＯ１１２とに完全に依存する。非線形到着時間比較器の決定しきい値が曖昧でなく正確な場合、非線形到着時間ループ１５０は、容易に到着時間差の量を発達させることができる。決定の曖昧性に起因する誤った決定は相互に打ち消し合うことがあるので、到着時間差を成長させるのは困難である。トータルループ遅延時間は、非線形到着時間比較器（１４８、１６９および１８９）が最終エラー訂正出力１１５の増減方向を変える前に、非線形到着時間ロックループ１５０が到着時間差を過剰矯正することを許す。その結果、長いループ遅延時間は、到着時間差の成長を保証できる。大きな決定の不確実性時間枠を伴う非線形到着時間比較器（１４８および１６９）が使用される場合であっても、トータルループ遅延時間が決定不確実性時間枠より多くの到着時間差を生成できる限り、到着時間差の成長はまだ維持されることができる。ＶＣＯのスルーレートは、周波数変化量、またはより正確には到着時間変化量を決定し、フィードバック信号１１２は、固定された遅延期間中に発生される。ループ遅延期間中の到着時間変化がノイズの不確実性範囲よりも少ない場合、到着時間差の成長プロセスは生産的ではないので、到着時間差は各振動サイクルの初めに特定の値周辺で変動するだけである。
【００７３】
非線形到着時間比較器（１４８、１６９および１８９）の応答時間が速く、後の到着信号が到着するとすぐに決定出力１２３が生成されるので、非線形到着時間ロックループ１５０は、実質的に２つのフリップフロップと３つの論理ゲートの伝搬遅延にほぼ等しい位の短い伝搬遅延時間しか有さない。非線形到着時間ロックループ１５０の待ち時間遅延時間は、主により遅い到着時間比較信号の期間により決定され、待ち時間遅延時間は、通常トータルループ遅延時間のための支配的要素である。その結果、基本的な非線形到着時間ロックループからの拡散スペクトラムクロック出力信号１０９の周波数拡散は通常小さく、到着時間比較信号の周波数が通常高いので、ＶＣＯからのフィードバック信号１１２に対するサイクルスリップは生成するのが難しい。したがって、代表的な非線形到着時間ロックループ１５１は、分周器１１１を通じて長い待ち時間遅延時間に起因する完全な拡散スペクトラムクロック出力１０９を生成するのに、より良い設計である。
【００７４】
非線形到着時間比較器１８９は、エラー入力１１４が決定しきい値１６４を超えて回転されたときに時期を早めて新たな決定出力１２３を生成することはないので、十分な時間があれば、ＶＣＯからのフィードバック信号１１２にサイクルスリップを容易に生成するために、最終エラー訂正出力１１５に対して大きな増減を与えることができる。非線形到着時間ロックループ１５１のための長いループ遅延時間は、フィードバック信号１１２にサイクルスリップを生成するために常に効果的にループを強制できる。
【００７５】
非線形到着時間ロックループ１５０により多くのループ遅延時間を付け加える最も簡単な方法は、フィードバックパスに分周器１１１を加えることである。使用する最も単純な分周器は、自己トグリング（self-toggling）フリップフロップの使用による非同期二分割分周器である。残念なことに、我々が使用するあらゆる付加的な二分割分周器では、待ち時間遅延時間も二倍されるので、単純な二分割分周器を用いて正確に所望の遅延時間を得ることは非常に難しい。したがって、プログラム可能な分周器がより良い解決手段である。その結果、非線形到着時間ロックループ１５１のフィードバックパスにおけるプログラム可能な分周器１１１は、拡散スペクトラムクロック発生装置のためのプログラム可能な周波数拡散コントローラになることができる。我々は周波数分割の量を調整することによって、周波数拡散量も調整でき、もちろん、我々は、到着時間比較信号の周波数が周波数拡散が調整されたときと同じままであるように、基準信号１１０のパスのためにも同様のプログラム可能な分周器を使用することを必要とする。したがって、自動周波数拡散制御システムは、容易に実行されることができる。
【００７６】
拡散スペクトラムクロック出力のための周波数拡散を増加するために非線形到着時間ロックループ１５０により多くのループ遅延時間を追加する代替案は、新しい決定の生成を遅延させるデジタルフィルタを使用することである。たとえば、我々は、非線形到着時間比較器１８９からの各決定出力１２３を、順番に１Ｎビットシフトレジスタに格納でき、全ての格納された決定を合計するためにＮビット加算器を使用できる。我々は、それから、合計結果に基づいて最終の決定をする。たとえば、現在の最終決定がＨである場合で合計結果が０になる場合にだけ、最終決定がＬに変えられ、現在の最終決定がＬである場合で、合計結果がＮになる場合にだけ、最終決定がＨに変えられる。このようにして、遅延が意思決定にされ、ＨからＬにまたはＬからＨに変化する新規な決定出力が、Ｎ到着時間比較サイクルが発生したあとにだけ発生できる。所望のトータルループ遅延時間が生成されるまで、我々はシフトレジスタまたは決定しきい値の数を調整できる。この技術によって、我々は、非線形到着時間比較器（１４８、１６９および１８９）のための高周波比較クロックを使用することができ、より小さいステップでクロック信号の周波数拡散を制御することができる。
【００７７】
図２０〜２３に示す４つの線形到着時間検出器が、拡散スペクトラムクロック発生装置１５２になる非線形到着時間ロックループとして無限ゲイン１３０を有する増幅器と一緒に使用される。線形到着時間検出器は、最初に到着した信号によって決定される極性を有するエラー出力信号１１７を生成でき、そのエラー出力信号１１７は、２つの入力信号間の到着時間差によって決定される期間の間に使用可能となるので、線形エラー到着時間検出器のエラー出力信号１１７は、基準信号１１０が到着したときに充電（charge up）され、ＶＣＯ１１２からのフィードバック信号が先に到着した場合に放電（charge down）される。エラー出力信号１１７は非常に短い時間だけしか作動されず、次の比較サイクルまで現在の電圧でエラー出力ノード１１７の浮遊容量はエラー出力電圧１１７を保持するので、充電増減出力ドライバは、エラー出力信号１１７が急速に上がれることを保証するために十分なスルーレートを提供しなければならない。充電増減出力ドライバが使用可でないときに、リーク電流がエラー出力電圧１１７を放電しないように、浮遊容量のリーク電流は制御されなければならない。エラー出力信号１１７を保持するためにより大きいコンデンサが必要かもしれないが、より大きいコンデンサは、充電増減のスルーレートを遅くし、デッドゾーンをつくるかもしれない。無限ゲイン１３０を伴う増幅器を使って、増幅器１３０の出力の決定出力１２３は、最終エラー訂正出力１１５と同様に、ＨまたはＬ状態のいずれか一方にのみとどまることができ、ループは非線形到着時間ロックループ１５２になる。線形到着時間検出器１８０、１８２、１５４および１５５を使用する非線形到着時間ロックループ１５２と、無限ゲイン１３０を伴う増幅器との作用と取得動作は、非線形到着時間比較器１４８、１６９および１８９を使用する非線形到着時間ロックループ１５０と正確に同じものである。
【００７８】
図２０中の到着時間検出器１８０は、３つの機能ブロック、すなわち、混合ＰＦＤ１３３、極性選択回路１４２および両端電荷ポンプ出力１４９からできている。混合ＰＦＤ１３３は、電荷ポンプ１４９を有効にする最終の極性出力１４４として選択する極性選択回路１４２に２つの到着信号を提供する。極性選択回路１４２として、ＡＮＤ１４１とＯＲ１４０の単一の論理ゲートを使って、最終の極性出力信号１４４の持続時間は、必然的に常に２つの入力信号間の到着時差に等しい。２つの入力信号間の到着時間差が０から無限のどこかでありえるので、最終の極性出力１４４の持続時間も０でありえ、２つの入力信号間の到着時間差が両頭電荷ポンプ出力１４９の入力閾値を乗り越えるために必要な時間よりも長くなるまで、両頭電荷ポンプ出力１４９は使用不能であり、線形到着時間検出器１８０のエラー出力１１７のためにデッドゾーンが生成される。
【００７９】
図２１に示す線形到着時間検出器１８２のデッドゾーンは、極性選択回路１４２にＡＮＤ１３６およびＯＲ１３８の論理ゲートからなるフィードバックメカニズムを加えることによって、完全に除去される。これらの２つの論理ゲートは、リセット入力からのフリップフロップの伝搬遅延時間とＡＮＤ論理ゲート１２６の伝搬遅延との合計に等しい最小持続時間を有する最終の極性信号１４４を生成する。デッドゾーンがもはや存在しないように、この最小持続時間は、通常、電荷ポンプ出力１４９の入力閾値を乗り越えるのに十分長い。デッドゾーンなしで、エラー入力信号１１４が決定しきい値１６４を超えるとすぐに、到着時間検出器１８２からのエラー出力１１７が使用可能となりうる。したがって、デッドゾーンなしで、線形到着時間検出器１８２は、より正確で、線形到着時間検出器および非線形到着時間比較器の全ての設計の中でベストである。
【００８０】
デッドゾーンが非線形到着時間比較器と線形到着時間検出器の待ち時間遅延時間を増やすことができるにもかかわらず、この期間中出力が生成されないので、デッドゾーンは線形エラー検出器および非線形エラー比較器の望まれていない状態である。信号が進行した位相シフトの量が、進行したその期間を超える周波数の積分に等しいので、周波数が定数であるときに、位相シフトの累積は時間の線形関数であり、また、たとえば、増減させる同調電圧を有するＶＣＯからの出力信号のように、その周波数自身が時間の線形関数である場合、位相シフトの累積は時間の２乗関数になる。その結果、最終エラー訂正出力１１５の回転（slewing）がエラー入力信号１１４に決定しきい値１６４を超えさせようとするときに、エラー入力信号１１４が決定しきい値１６４を超える前に、２つの入力信号間の位相エラーはＴ２の速度で累算される。エラー入力信号１１４が決定しきい値１６４を超えた後であってデッドゾーン期間中、非線形エラー比較器から出力が生成されないので、位相エラーはＴの遅い速度でのみ累算され、線形エラー検出器は、ＶＣＯ１１２からのフィードバック信号の周波数を速めたり遅めたりする。周波数回転の方向が変更される前に、このように位相の拡散速度は遅くなる。デッドゾーンの存在なしで、位相エラーは常に同様のより速いＴ２の速度で累算され続け、その結果、デッドゾーンのない線形到着時間検出器および非線形到着時間比較器は、より良く、より均一に拡散されたクロック出力１０９を生成することができる。したがって、デッドゾーンの存在は、クロックスペクトラムの出力濃度の平滑を悪化させうるので、クロックエネルギーがピークを有し、拡散の損失が低くなりうる。
【００８１】
図２２に示す線形到着時間検出器１５４の設計は、片端電荷ポンプ出力ドライバ１４６が両端電荷ポンプ１４９の代わりに使われることを除いては、図２０に示す設計とほぼ同じである。図２３に示す線形到着時間検出器１５５の設計も、片端電荷ポンプ１４６出力ドライバが両端電荷ポンプ出力１４９の代わりに使われることを除いては、図２１に示す設計とほぼ同じである。片端電荷ポンプ１４６の使用は、多少なりとも異なって、到着時間検出器の操作に影響を及ぼさない。片端電荷ポンプ出力ドライバは、２つの入力信号、極性信号およびイネーブル信号を必要とする。イネーブル信号がどれくらい長く出力電流を有効にすべきかについて決定すると共に、極性信号は出力電流の極性を決定する。
【００８２】
非線形位相ロックループ
図２４に示されるように、第４実施形態として、非線形位相ロックループ１７１のブロック図は、線形位相検出器１７０、ループフィルタ１０６、無限ゲイン１３０を伴う増幅器および可変遅延回路１７２を含む。伝統的に、大部分の線形位相ロックループアプリケーションでは、ＶＣＯが通常フィードバックモジュール１０５として使われるが、ＶＣＯの使用は到着時間ロックループに、線形位相ロックループを作る。これは、ＶＣＯが、フィードバック信号１１２の位相と周波数を同時に変更できるので、フィードバック信号１１２の到着時間が、位相の代わりに、エラー比較器によって比較される変数となるからである。フィードバックモジュール１０５としてＶＣＯを使用する位相ロックループは、もはや位相ロックループではない。純粋な位相ロックループである位相ロックループにとって、フィードバック信号１１２の位相シフトを制御するために、可変遅延回路１７２はフィードバックモジュール１０５として使用されなければならず、全位相ロックループシステムは、同じ周波数でのみ作動されうる。この種の純粋な位相ロックループは、遅延ロックループとして一般に知られている。
【００８３】
非線形位相ロックループ１７１を生成する最も単純な方法は、図２４に示すように、無限ゲイン１３０を有する増幅器を有する線形位相検出器１７０を使用することである。線形位相検出器１７０はさまざまな方法で造られることが可能であり、最も単純な方法は、アナログ線形位相検出器として図２５に示すように排他的ＯＲゲート１４５を使用することである。排他的ＯＲゲート１４５は、２つの入力信号から乗算製品（multiplication product）を提供し、位相比較サイクルの終わりの乗算製品の平均位相検出器出力１８７は、図２６に示すように、２つの入力信号間の位相関係を示す。排他的ＯＲゲート１４５に対する２つの入力信号間の位相差が９０度である場合、平均化コンデンサ１８８上の平均位相検出器１８７の出力電圧は、位相比較サイクル終了時にゼロであり、平均化コンデンサ１８８上の平均位相検出器１８７は、位相差が９０度より大きい場合、位相比較サイクル終了時にもっと正になり、位相差が９０度より小さい場合、位相比較サイクル終了時にもっと負になる。サンプルホールド回路１８５は、位相比較サイクル終了時に平均エラー出力電圧１１７を生成するために必要である。非線形振幅比較器１３９は、それから、平均エラー出力１１７の極性のチェックに使用され、２つの入力信号間の位相差が９０より大きいか、あるいは小さいかの決定に使用される。非線形振幅比較器１３９は、ＨまたはＬの２つのデジタル出力状態のうちいずれかを生成するだけなので、決定出力１２３を生成する無限ゲイン１３０を有する増幅器として使用される。非線形振幅比較器１３９は、また、ループに無限ＤＣゲインを提供するためのアクティブローパスフィルタとして構成されるＯＰＡＭＰと取り替えられることが可能である。
【００８４】
図２５に示す線形位相検出器１７０は、理解および実行が非常に容易であるが、ＥＸＯＲ１４５に対する２つの入力信号は、常に、完全に５０％のデューティサイクルを有しなければならない。デューティサイクルが５０％から逸脱することは、平均化コンデンサ１８８上の位相検出器出力１８７でのネットＤＣ電圧を生成するので、デューティサイクルが５０％から逸脱することは、位相比較の正確度に影響を及ぼしうる。アナログ線形位相検出器１７０の他の不利な点は、それが多くの線形部材を必要とし、ＩＣ内部に多くの領域を使ってしまうことである。従来のアナログ線形位相検出器１７０の最も深刻な制限は、＋／−９０度の範囲の小さい位相検出である点である。したがって、より良い位相検出器が非常に望ましい。
【００８５】
図２７に示す新規なデジタル線形位相検出器１７４は、第４の実施形態に対する第１補足実施形態として、排他的ＯＲゲート１４５に起因するアナログ線形位相比較器１７０の問題のいくつかを解決するために提供される。新規なデジタル線形位相検出器１７４は、４つのフリップフロップと２つの電荷ポンプから形成される。４つのフリップフロップは、２つの特別なＰＦＤモジュール２３２および２３４にグループ分けされる。これらの特別なＰＦＤモジュールは、フリップフロップをリセットするためにＡＮＤゲートを必要としない。通常のＰＦＤにおいて、ＡＮＤ論理ゲートがフリップフロップのためのリセット信号を生成するために必要であり、これによって、最後の到着信号が最終的に到着するときに、両方のフリップフロップが比較サイクルの終わりでリセットされる。ＡＮＤゲートを使用せずに、ＰＦＤのためのリセット信号として、フリップフロップからの出力信号のうちの１つを使用して、その信号が最後の到着信号となるように強制される。ＰＦＤモジュール２３４にとっては、基準信号１１０が常に最後の信号であり、ＰＦＤモジュール２３２にとっては、フィードバック信号１１２が常に最後の信号である。この新規なデジタル線形位相検出器１７４の操作タイミング図が図２８に示される。フィードバック信号１１２がＰＦＤ２３２のためのリセット信号であるので、ソーシング電荷ポンプ１２７は、フィードバック信号１１２と前の基準信号１１０の間の位相差に等しい期間中に使用可である。基準信号１１０がＰＦＤ２３４のためのリセット信号であるので、シンキング電荷ポンプ１２９は、フィードバック信号１１２と電流基準入力信号１１０の間の位相差に等しい期間中に使用可である。フィードバック信号１１２が１８０度以上基準入力信号１１０の後にある場合、ソーシング電荷ポンプ１２７は、シンキング電荷ポンプ１２９が平均位相検出器出力電圧１８７を減少する時間よりも長い間、平均位相検出器出力電圧１８７を増加するので、平均位相検出器出力電圧１８７は、位相比較サイクルの終了時に正である。フィードバック信号１１２が１８０度未満だけ基準信号１１０の後にある場合、シンキング電荷ポンプ１２９は、ソーシング電荷ポンプ１２７が平均位相検出器出力電圧１８７を増加する時間よりも長い間、平均位相検出器出力電圧１８７を減少するので、平均位相検出器出力電圧１８７は、位相比較サイクルの終了時に負である。フリップフロップがクロック入力の端部により作動されるので、クロックのデューティサイクルは無関係であり、デジタル線形位相検出器１７４は、図２９に示すように＋／−１８０度の全ての位相エラーを検出できる。
【００８６】
したがって、デジタル線形位相検出器１７４は、線形位相検出器１７０としてＥＸＯＲゲート１４５を使用するアナログ線形位相検出器よりも良い設計である。この種のデジタル線形位相検出器１７４は、通常、タイプＩＩ位相検出器として知られている。それにもかかわらず、上で示されるような線形位相検出器１７０のためのアナログ１４５およびデジタル１７４の設計では、相似体１４５と位相エラーの決定は、位相比較サイクルの終わりでのみされうる。これは、どちらの設計においても、フィードバック信号１１２の位相を測定するために異なる位相を有する２つの基準信号１１０が実際に使用されるからである。排他的論理和ゲート１４５を使用するアナログ線形位相検出器の設計では、基準信号１１０の立ち上がりエッジと立ち下りエッジは位相基準であり、アナログ線形位相比較器１４５の決定しきい値１６４は基準信号１１０の立ち上がりエッジと立下りエッジとの間の半分である。基準信号１１０の立ち上がりエッジが０度であり、基準信号１１０の立下りエッジが１８０度であるので、基準入力信号１１０が完全に５０％のデューティサイクルを有すると仮定すると、アナログ線形位相比較器１４５の決定しきい値１６４は、正確に位相が９０度である。デジタル線形位相検出器１７４を使用する設計では、電流基準信号１１０の立ち上がりエッジと前の基準信号１１０の立ち上がりエッジが２つの基準信号である。電流基準信号１１０の立ち上がりエッジが３６０度であり、前の基準信号１１０の立ち上がりエッジが０度であるので、位相比較の決定しきい値１６４は、これらの２つの信号間の半分であって、正確に位相が１８０度である。両方の設計において、位相比較の決定しきい値１６４は、明示的には決して生成されない。エラー出力１１７のための決定は、平均化コンデンサ１８８によって平均された両方の基準信号からの出力の後に生成されうる。その結果、位相検出器１４５および１７４の両方は、長い待ち時間遅延時間を必要とする。なぜなら、位相比較の最後に位相検出器の出力が平均されるまでは、決定が形成されないからである。無限ゲイン１３０を伴う増幅器を有するアナログ線形位相検出器１４５およびデジタル線形位相検出器１７４の両方は、位相比較サイクルの最後に最終位相比較エラー出力１１７を生成するためのサンプルホールド回路１８５を必要する。サンプルホールド回路１８５のためのサンプリングクロック１８４は、基準入力クロック１１０が位相基準を決定するので、基準入力クロック１１０から生成されることができる。サンプリングクロック１８４は、また、非線形位相ロックループに待ち時間遅延時間を与える。
【００８７】
もし単一の基準信号１１０を、非線形位相比較器１７６を有する単一のフィードバック信号１１２と比較するだけで位相の決定ができるなら、アナログ位相比較器の待ち時間遅延時間は改良可能である。位相比較のために位相基準を定めるのはより難しいので、非線形位相比較器１７６はあまり普及していない。信号の位相は、信号の他の特徴と全く異なる。信号の位相は０から３６０度の範囲であり、信号の位相は異なって解釈されうる。たとえば、信号Ｂの１００度後にある信号Ａは、信号Ｂの２６０度先の信号Ａとも解釈される。混乱を防止するために、２つの信号間の位相差は通常１８０度以下に制限され、したがって、上述の例のように、信号Ａは、信号Ｂの１００度後にあると断言される。
【００８８】
拡散スペクトラム発生装置１６６として非線形位相比較器１７６を使用する非線形位相ロックループのブロック図が第５実施形態として図３０に示される。非線形到着時間比較器は、容易に２つの信号間の位相差を検出できるので、非線形位相比較器１７６のために使用されるのに理想的である。それにもかかわらず、非線形到着時間比較器が常に位相比較をする前に適切にリセットされるように、非線形到着時間比較器のための位相の範囲が明かに定義されることが必要である。最小待ち時間遅延時間を伴う＋／−１８０度の全範囲中で異なる位相を検出でき、デジタルコンポーネントを伴って完全に作られることが可能である非線形位相比較器１７６の新規なデジタル設計が第５実施形態に対する補足実施形態として図３１に示される。この新規な非線形位相比較器１７６は、図３２に示される２つの非線形到着時間比較器１９０から構成される。
【００８９】
この新規な設計では、各２つの到着時間比較器１９０のために、逆位相を有するリセットクロックの２つのストリームが提供される必要がある。図３３に示されるように、基準信号入力１１０の立ち上がりエッジがリセットクロックのエッジ間のちょうど半分に位置されるように、リセットクロックは基準信号入力１１０の立下りエッジから生成されなければならない。その２つのリセットクロックは、偶数クロック１９９と奇数クロック１９２と呼ばれる。偶数クロック１９９がＨの場合、偶数到着時間比較器はデフォルトの状態のままであり、その一方で奇数クロックがＬであって、奇数到着時間比較器が位相比較のために決定出力を生成し、奇数クロック１９２がＨの場合、奇数到着時間比較器はデフォルトの状態のままであり、偶数クロックはＬであって、偶数到着時間比較器は位相比較のために決定出力を生成する。偶数および奇数到着時間比較器は、位相比較のために交代で決定出力１２３を生成し、２つの到着時間比較器１９０の一方だけがあらゆる与えられた時間で決定出力１２３を生成できる。
【００９０】
各位相比較サイクルにおいて、基準入力信号１１０は、常に位相１８０度で到着し、位相比較サイクルの最初は常に０度であり、位相比較サイクルの最後は常に３６０度である。２つのリセットクロックストリームを使って、各到着時間比較サイクルの位相は非常に明確になり、新規な位相比較サイクルが始まって、該新規な位相比較サイクルが異なる結果をだすまで、決定出力１２３が現在の状態のままである場合、到着時間比較器１９０の両方のフリップフロップは、常にデフォルト状態である。その結果、到着時間比較器が、各２つの入力信号からの到着信号だけで全ての比較サイクルにおいてとても迅速に位相比較決定出力１２３を生成できるように、位相比較のための位相基準である０度、１８０度および３６０度が明確に定義される。常に１８０度で到着する基準入力信号１１０をフィードバック信号１１２が導く場合、基準入力信号１１０が到着する際に、基準入力信号１１０の到着は直ちに決定出力１２３をＬに変える。一方、フィードバック信号１１２が到着するときに、フィードバック信号１１２は決定出力１２３をＨに変える。したがって、非線形位相比較器１７６の設計は、曖昧性がない位相比較器の正確な設計である。それにもかかわらず、非線形位相比較器１７６の出力は、非線形到着時間比較器１８９のデッドゾーンのようなデッドゾーンを有する。
【００９１】
デッドゾーンを除去するために、第４実施形態対する第２補足実施形態として、非線形到着時間比較器１７６に置き換えて図３４に示す線形到着時間検出器１７８を使用することが必要とされ、したがって、この設計は、全ての非線形位相比較器の間で最高の設計である。非線形到着時間比較器１９０を使用するこの新規な線形位相検出器１７８は、以前の線形位相検出器１４５および１７４の２つの設計よりも優れている。なぜなら、この新規な線形位相検出器１７８は、速く、正確であり、曖昧性のない単一の到着イベントを有する新規な決定を生成できるからである。これは、また、デッドゾーンのないエラー出力信号１１７を生成できるので、エラー入力信号が決定しきい値１６４を超えるとすぐに決定がなされ、サンプルホールド回路１７８がもはや必要ではなく、線形位相検出器１７８の出力がエラー出力１１７として直接使われることができる。通常非常に小さい浮遊容量によって、エラー出力信号１１７が保持されるので、次の到着時間比較が開始するまでエラー出力が同じレベルに留まることができるように、エラー出力１１７を保持するための余分なコンデンサが必要かもしれない。
【００９２】
最終エラー訂正出力１１５を線形に増減することにより、フィードバック信号１１２の位相遅延が制御されるように、可変遅延回路１７２の変換特性は通常線状である。線形可変遅延回路１７２を使って、非線形位相ロックループ１６６および１７１は、非線形振幅ロックループ１３５のように、拡散スペクトラムクロック出力信号１０９のためにランダム位相拡散を生成することだけができる。その結果、線形可変遅延回路を使用している非線形位相ロックループ１６６および１７１から生成される拡散スペクトラムクロック出力信号１０９の拡散は、周波数拡散を生成するシステムと比較して非常に小さい。
【００９３】
非線形位相ロックループ１６６および１７１から生成される拡散スペクトラムクロックの拡散を改善するために、可変遅延回路１７２の変換特性が改良される必要がある。可変遅延回路１７２の変換特性が最終エラー訂正出力１１５の一次関数ではなく、二乗関数である場合、最終エラー訂正出力１１５の線形の増減は、時間の二乗関数に従って変化する位相を伴う可変遅延回路１７２からの出力を生成する。時間周期を超える線形の増減を伴う信号の累積位相変化が時間の二乗関数と比例するので、二乗関数変換特性を有する可変遅延回路１７２は、位相拡散からの非線形位相ロックループ１３５の拡散スペクトラムクロック出力の拡散を効率的に改善でき、非常に拡散の効率を改善できる。
【００９４】
非線形周波数ロックループ
拡散スペクトラム生成装置は、図３５に示すように、第６実施形態１９６として、線形周波数検出器１９４と無限ゲイン１３０を有する増幅器を用いる方法、あるいは、図３６に示すように、第７実施形態２１３として、非線形周波数比較器を用いる方法で、非線形周波数ロックループを用いることによっても製造可能である。
【００９５】
線形周波数検出器１９４は、２つの入力信号間の周波数差から、図３７に示すような変換特性を有するアナログ出力を生成する線形デバイスである。多くの現在の線形周波数検出器は、アナログコンポーネント、たとえば、変換特性のためのＳ曲線を生成する比検波器またはクォドラチャー検波器（直交検波器：quadrature detector）によって造られる。これらのアナログ線形周波数検出器のゲインは通常非常に低く、大きなトランスまたはコイルが要求されるので、これらのアナログ線形周波数検出器を使用することは通常非常に難しい。その結果、ＩＣ内部で完全なアナログ線形周波数検出器を実行することは、非常に難しい。デジタル設計を用いて線形周波数検出器を実行するには、また、多くの方法がある。線形周波数検出器のためのこれらのデジタル設計は、容易にＩＣ内部で実行されることができるが、デジタル線形周波数検出器１９４の現在の設計があまり遅くまたは不正確であり、位相検出器または位相−周波数検出器よりも劣っているので、現在のデジタル線形周波数検出器はまったく役立たない。現在、デジタル線形周波数検出器の唯一の用途は、最初に基準入力信号１１０を得ている位相ロックループを助けるために、線形周波数ロックループを生成することである。一旦、位相ロックループに対する２つの入力信号間の周波数差が位相ロックループの捕捉範囲（capture range）内まで減少されると、線形周波数ロックループはそれから退去される。線形周波数ロックループは今日めったにそれだけでは使用されない。なぜなら、線形周波数ロックループの現在の設計は、何の役にも立たず、正確な周波数を有する信号を生成することすらできない。
【００９６】
デジタル線形周波数検出器１９４の現在の設計には、多くの不利益がある。第１に、それらのほとんどは、周波数差を検出するのが遅い。周波数差を知るために、通常、２つの入力信号間のビート信号のデューティサイクルとダイ周波数が測定される。ビート信号のデューティサイクルから、信号がより高い周波数を有することがわかり、ビート信号の周波数から、２つの周波数がどれだけ異なるかがわかる。残念なことに、２つの入力信号間の周波数差が小さい程、ビート信号の周波数は小さい。ビート信号の完全なサイクルが過ぎたときだけ、デューティサイクルが測定されるので、ビート信号の周波数が小さい場合にはデューティサイクルを決定するのに、非常に時間がかかる。通常、決定プロセスの速度を上げるために、ビート信号の周波数が時間枠の範囲内であるときに、２つの周波数が固定された条件で考慮されるように、周波数時間枠が必要である。この周波数時間枠はときどきデッドバンドと呼ばれ、周波数検出器のための第２の困難性、すなわち、正確に周波数差を検出できないという問題をもたらす。第３に、フリップフロップを有する周波数を測定するために、ＶＣＯ１１２からのフィードバック信号は、基準入力信号１１０によって非同期でタイム計測され、あるいは反対も同様であり、確実にフリップフロップのための準安定問題が生じる。クロックとデータ入力が同時にフリップフロップに到着するときに、フリップフロップがどうすべきかわからないので、この問題はフリップフロップに発生する。エラーなくデータ入力信号を登録するフリップフロップのために、データ入力信号は、セットアップ時間を満足するのに十分な時間だけ、クロック信号がフリップフロップのクロック入力ポートに到着するよりも早く、フリップフロップのデータ入力ポートに到着すべきである。そして、データ入力信号は、エラーなし出力を維持するために、クロック信号が到着した後に、フリップフロップの保持時間要求よりも長い期間、同じレベルに維持される。セットアップ時間または保持時間要求の一方が破られる場合、フリップフロップの出力は予測不可能になりえて、この問題は、準安定問題として知られている。準安定問題は現在の周波数検出器の多くにとって基本的な設計欠陥であり、この問題は現在の周波数検出器の正確度と有用性を非常に制限するので、周波数ロックループ技術が過去４０年の間にあまり進歩していない。
【００９７】
最も普及している従来のデジタル線形周波数検出器の一つは、図３８に示すものである。この設計において、ＶＣＯ１１２からの信号は２つのパス、Ｉパス２１５およびＱパス２１７に分割され、互いに位相が直角９０度ずれている。Ｉパス２１５およびＱパス２１７上の２つのフリップフロップ２１８および２１９は、ＶＣＯ１１２と基準入力信号１１０からフィードバック信号間の周波数差を検出するために使われる。従来のデジタル線形周波数検出器１９４の動作のタイミング図が、図３９に示される。フリップフロップが状態を変更する方法のシーケンスから、どの信号がより速い周波数を有するかについてわかる。基準入力信号１１０の周波数がより速いときに、基準入力信号１１０がＶＣＯ２１５および２１７からのフィードバック信号を通じて右から左に動くので、Ｑフリップフロップ２１８がＬからＨ状態に変わるときに、Ｉフリップフロップ２１９はＬ状態のままである。基準入力信号１１０の周波数が遅いときに、基準入力信号１１０はＶＣＯ２１５および２１７からのフィードバック信号を通じて左から右に動くので、Ｑフリップフロップ２１８がＬからＨ状態を変わるときに、Ｉフリップフロップ２１９はＨ状態のままである。その結果、Ｉフリップフロップ２１９からＵＤフリップフロップ２２１への出力をタイム計測するＱフリップフロップ２１８からの出力信号を用いて、ＶＣＯ１１２からのフィードバック信号の周波数が基準入力信号１１０よりも早く進むかどうかがわかる。ここで、ＵＤフリップフロップ２２１は、ＶＣＯ訂正のためのＵ／Ｄ制御２３０を生成する。ＶＣＯ訂正の量は、排他的論理和（ＯＲ）ゲート２２５を用いて生成されるビート信号２２３の周波数により決定される。ビート信号の周波数が高い程、ＶＣＯ１０８に対してより多くの訂正が必要になる。この設計は、単純で実行するのが容易である。しかし、ＶＣＯ１１２からの基準入力信号１１０とフィードバック信号とが非同期であるので、この設計は基本的な準安定問題を有する。フリップフロップ２１９、２１８は、基準入力信号１１０とＶＣＯ２１５、２１７からのフィードバック信号とがそのフリップフロップに同時に到着する場合、何をすべきかわからない。その結果、この設計は、正確に周波数差を検出することができない。図３８で示す電流デジタル周波数検出器１９４の正確度は、約ｌ０００ｐｐｍだけで一般的である。
【００９８】
米国特許ＵＳ６８４２０４９号には、ビート信号を測定することによって周波数差を検出する方法を提供する、周波数検出器の他の実施例が開示される。残念なことに、ビート信号の周波数が非常に低くなるので、この周波数検出器の応答時間は非常に長くなってしまう。他の米国特許ＵＳ６８３４０９３号には、計算器を用いて周波数を比較し、大きい分周器を必要とするので応答時間が遅い、他の実施例が開示される。デジタル線形周波数検出器には他に多くの設計があるが、周波数検出器の全てのこれらの現在の設計は、上記の３つの技術に非常に似ており、単純に、周波数検出を急速そして正確に実行することができない。
【００９９】
正確で精密なデジタル周波数検出器は、設計が難しいが、拡散スペクトラムクロック発生装置を生成するために必要とするものでない。図３６に示すように、拡散スペクトラムクロック発生装置のための非線形周波数比較器を使用することによって、より抑えることができる。周波数差のために正確な極性出力および振幅出力の両者を生成することを必要とする線形周波数検出器と違って、非線形周波数比較器が周波数差のための正確な極性出力を生成することだけを必要とするので、設計がより容易である。この開示で示されるように、拡散スペクトラムクロックを生成する非線形周波数ロックループで使用される正確で精密な非線形周波数比較器を形成するには、多くの方法がある。
【０１００】
図３６に示す非線形周波数ロックループでは、非線形周波数比較器は、２つの安定した状態、ＨまたはＬにおいてのみ、ＶＣＯ１０８のための最終エラー訂正電圧１１５を生成でき、非線形周波数比較器のための決定しきい値１６４は、曖昧性なく周波数差ゼロで正確である。拡散スペクトラムクロック発生装置にとって、決定曖昧性を有する周波数比較器の現在の設計を使用することは可能であるが、上述のように、非線形到着時間ロックループにおいて、決定曖昧性が互いに相殺する誤った極性決定を生成しうるので、決定曖昧性を伴う非線形周波数比較器がＶＣＯを調整する最終エラー訂正出力１１５上に成長する変調信号を生成し、ＶＣＯからフィードバック信号１１２までサイクルスリップを生成することは非常に難しい。その結果、決定曖昧性を伴う非線形周波数比較器は、決定曖昧性のない非線形周波数比較器と同じようにランダムにＶＣＯ１１２からのフィードバック信号を拡散しない。
【０１０１】
基準入力信号１１０の周波数のＮ倍に等しい周波数ＦＯＵＴを有する拡散スペクトラムクロック出力信号を生成する拡散スペクトラムクロック発生装置２１４として、典型的な非線形周波数を使用するブロック図が図４０に示される。非線形周波数は、拡散スペクトラムクロック発生装置２１３としての基本的な非線形周波数ロックループよりも、典型的な非線形周波数ロックループ２１４の方が役立つ。なぜなら、容易に拡散スペクトラムクロック出力信号１０９の周波数を変更できるからである。フィードバックパスをＮで割算する分周器１１１も、より多くの遅延時間をフィードバック信号に与えるので、ループの振動周波数は低く、周波数拡散はより広い。余計な遅延時間は、ループがより均一にクロック信号の周波数を拡散するための助けとなることができる。
【０１０２】
以下に、速くて正確で、全ての既存の準安定問題から開放される非線形周波数比較器のための新規な設計を示す。新規なデジタル周波数比較器の最高の解決法は、準安定問題を修正することによって、図３８に示す現在の設計１９４を改良することである。準安定問題は、フリップフロップを使用する代わりに、周波数差を検出する図４１に示す位相周波数検出器（ＰＦＤ１３２）を使用することによって、解決される。図４２は、両端が同じ形状（両頭）の電荷ポンプ出力を駆動するＰＦＤのタイミング図である。
【０１０３】
ＰＦＤ１３２は、フリップフロップのためのリセット信号を生成する２つのフリップフロップとＡＮＤゲート１２６からなる。ＰＦＤ１３２の２つのフリップフロップのうちの１つは、最初の信号が到着したときにセットされ、フリップフロップの両方は、到着信号が到着した後に、リセットされる。基準入力信号１１０が最初に到着する場合、それは基準フリップフロップ１２２をセットし、そして、ＵＰ出力２４２がハイ（Ｈ）になり、そのハイ状態は、ＶＣＯ１１２からフィードバック信号が最後に到着するまで維持される。ＶＣＯ１１２からのフィードバック信号は、ＶＣＯフリップフロップ１２４をセットし、ＡＮＤゲート１２６によって両方のフリップフロップをクリアするリセット信号１２８を生成するための信号である。ＶＣＯ１１２からのフィードバック信号が最初に到着する場合、代わりに、ＤＯＷＮ出力２４４が最初にハイ（Ｈ）になることを除いて、同じプロセスを繰り返す。各フリップフロップが常に１つの信号だけによってトリガーが与えられるので、ＰＦＤ１３２には準安定問題が全くない。そして、ＰＦＤ１３２の両方のフリップフロップが最近の到着信号によってリセットされるので、ＡＮＤ論理ゲート１２６から生成されるリセット信号１２８は、図４２に示すように、最近の到着信号のためのインジケータとして使うことができる。
【０１０４】
２つの信号の間に周波数差があるかどうか知る最も簡単な方法は、どのように１つの信号が他のものをスライドスルーする（slide-through）かを見ることである。周波数差がない場合、スライドスルーがないように、２つの信号は互いに静止している。わずかな周波数差がある場合、信号のうちの一方は周波数差の割合で他をスライドスルーする。周波数の差は、ビート信号を生成する。周波数比較器としてなので、どちらの信号が速いかが知りたいだけで、２つの信号間の周波数差の量が知りたいのではない。２つの信号の相互のスライドスルーがわかるとすぐに、どちらの信号がより速いかがすぐにわかる。１つのスライドスルーだけで、どちらの信号がより速いかを知るのに十分である。どの信号がより速いかについて知るために、ビート信号の１サイクルの全期を待つ必要はなく、新規な非線形周波数比較器の待ち時間遅延時間は短い。
【０１０５】
どのように１つの信号が他をスライドスルーするかを調べるために、２つの入力信号のうちの１つは、他信号に直交の基準を提供する必要がある。第７実施形態に対する第１補足実施形態として２つのＰＦＤを使用する非線形周波数比較器２２０の概要図である図４３に示すように、直交の基準信号となる基準入力信号１１０が選択されうる。そうするために、基準信号１１０が２つのパスに分割され、各パスのために別々のＰＦＤ１３２が使用される必要がある。２つの直交の基準信号パスを、Ｉｒｅｆ２７２およびＱｒｅｆ２７４と呼び、各ＰＦＤ１３２からのリセット信号出力１２８を結合することによって、最終のリセット出力２５８を生成するためのＯＲ論理ゲート２５６が使用される。最良の結果のために、直交信号間の位相関係は３６０／Ｎに等しくなければならず、ここでＮは周波数比較のために使用されるＰＦＤの数に等しい。Ｎ＝２のとき、２つの直交信号間の位相関係が１８０度であるので、インバータを使用して容易に直交の基準を実行できる。直交信号間の不規則な間隔の位相差は、周波数比較にとって一様でない周波数ノイズを生成するので、是非とも妨げられなければならない。直交の基準信号の期間は、周波数比較サイクルの期間を決定する。
【０１０６】
図４３に示す非線形周波数比較器２２０の設計において、基準信号１１０の周波数がＶＣＯ１１２からのフィードバック信号の周波数より早い場合、ＶＣＯ１１２からのフィードバック信号は両方のＰＦＤ１３２のためのリセット信号を生成する最近の到着信号である。Ｉｒｅｆ２７２とＱｒｅｆ２７４の両基準入力信号は、ＶＣＯ１１２からの同じフィードバック信号と比較され、両ＰＦＤはＶＣＯ１１２からの同じフィードバック信号によりリセットされるので、全ての周波数比較サイクルにとって、最終のリセット出力２５８には、１つのリセット出力信号しかない。ＶＣＯ１１２からのフィードバック信号の周波数が基準入力信号１１０の周波数より速い場合なら、基準入力信号が両方のＰＦＤのためのリセット信号を生成する最近の到着信号である。二つのＩおよびＱ基準信号が位相不一致であるので、基準入力Ｉｒｅｆ２７２とＱｒｅｆ２７４は、異なる時間に発生する。その結果、全ての周波数比較サイクルのためのＯＲ論理ゲート２５６の出力の最終のリセット信号２５８に、２つの別々のリセット出力信号がある。ＰＦＤ１３２からのリセット信号１２８のパルス幅は、リセット入力からのフリップフロップの伝搬遅延とＡＮＤ論理ゲート１２６の伝搬遅延の合計により決定され、リセット信号１２８のパルス幅は単一の論理ゲートの伝搬遅延の４倍にほぼ等しい。
【０１０７】
このように、ＯＲ論理ゲート２５６の出力の最終リセット信号２５８で、リセットパルスの数を計数することによって、どの信号がより速いかについて知ることができることは明らかである。基準入力信号１１０の周波数の方が速い場合、全ての周波数比較サイクルに１つのリセット信号しかない。ＶＣＯ１１２からのフィードバック信号の周波数の方が速い場合、全ての周波数比較サイクルには２つのリセット信号がある。
【０１０８】
２つの入力信号が非同期であるので、ＯＲ論理ゲート２５６の出力の最終リセット信号２５８は、ＶＣＯ１１２からの基準入力信号１１０またはフィードバック信号によって生成されることができる。特にサイクルスリップが発生するときに、２つの非同期入力信号間のタイミングの不確実さは、ＯＲ論理ゲート２５６のアウトプットにおいて不具合を生成しうる。遅い信号が速い信号よりも大分遅れて、現在の遅い信号により生じるフリップフロップのリセット期間中に次の速い信号が到着して、次の速い信号が登録されずに失われたときにサイクルスリップは発生する。その結果、遅い信号は、実質的に次の周波数比較サイクルのための速い信号になる。遅い信号は、該遅い信号に速い信号が追いつくまでの短い期間残りさえするかもしれない、
ＶＣＯ１１２からのフィードバック信号が遅い信号であるときに、ＶＣＯ１１２からのフィードバック信号は両方のＰＦＤのためにリセットパルスを生成する。２つのリセット信号は両方ともＶＣＯ１１２からの同じフィードバック信号から生成されるので、ＯＲ論理ゲート２５６での最終のリセット出力２５８は、常に各ＰＦＤと同じリセットパルス１２８である。しかし、サイクルスリップが発生するときに、ＰＦＤのうちの１つは、基準入力信号１１０からのリセット信号１２８を生成し、他のＰＦＤはＶＣＯ１１２からのフィードバック信号からリセット信号１２８をまだ生成し、ＯＲ論理ゲート２５６のアウトプットにおいての最終リセットパルス２５８は同じソースからはもはや来ない。サイクルスリップが発生するときに、２つのリセットパルスが２つの異なるソースから生成され、これらの２つの最終リセットパルスが位相において互いに非常に近いので、ＯＲ論理ゲート２５６のアウトプットに結合された最終リセットパルス出力２５８は、１つまたは２つのパルスであり、２つの非同期入力信号間のタイミング不確実性に起因する不具合が生成されうる。したがって、ＶＣＯ１１２からのフィードバック信号が遅い信号であるときに、サイクルスリップは、リセットパルスの数を１つ増加させることができる。
【０１０９】
基準入力信号１１０が遅い信号である場合、基準入力信号１１０は、全ての周波数比較サイクルで２つのリセットパルスを生成する。サイクルスリップが発生するときに、リセットパルスの一方はＶＣＯ１１２からフィードバック信号により生成されると共に、他方は、基準入力信号１１０によってさらに生成される。２つの基準入力信号が１８０度のオフセットで間隔をあけられるので、ＯＲ論理ゲート２５６のアウトプットにおいての２つの最終リセットパルス２５８も、全ての期間、サイクルスリップ期間中でさえ、約１８０度間隔をあけられ、これらの２つのリセットパルスは相互に干渉しない。基準入力信号１１０が遅い信号であるときだけ、サイクルスリップは、わずかに最終リセットパルス２５８のタイミングに影響を及ぼすことができる。
【０１１０】
この理解により、図４３に示すようにたった２つのＰＦＤを用いて非線形周波数比較器２２０を設計でき、３つの構造モジュール、すなわち、直交モジュール３０５、リセットパルスモジュール３０７および決定モジュール３０９から形成される。直交モジュール３０５は、リセットパルスモジュール３０７のＶＣＯ１１２からのフィードバック信号と比較される基準直交信号から生成される。それから、決定モジュール３０９は、周波数比較サイクルで発生したセットパルスの数を計数することによって、周波数比較の極性を決定する。この回路では、最終のリセット信号２５８を非同期４分割分周器２６０に通すことによって、イネーブル信号２５０が生成され、イネーブル信号２５０は、周波数決定ラッチ２６６および２６８へのリセット信号として使用される。２つの周波数決定ラッチ２６６および２６８は、４つの出力ラッチ２６４に格納される周波数決定出力を交替で生成する。４つの入力２７０を伴うＯＲ論理ゲートは、それから、出力ラッチから全ての出力を結合することによって、最終の決定出力１２３を生成するために使用される。
【０１１１】
最終リセットパルス２５８の周波数が基準入力信号１１０の周波数と等しく、あるいは、基準入力信号１１０の周波数の２倍なので、イネーブル信号２５０の周波数は、基準入力信号１１０の周波数の半分か、あるいは、基準入力信号１１０の周波数の４分の１である。その結果、イネーブル信号２５０は、基準入力信号１１０の１倍の期間または基準入力信号１１０の２倍の期間に、ＨまたはＬのいずれかのレベルに留まる。イネーブル信号２５０が基準入力信号１１０の１倍の期間だけ留まる場合、周波数決定ラッチ２６６および２６８は、出力ラッチ２６４にＨ出力を生成しない。なぜなら、それは、出力ラッチ２６４へのＨ出力を計測するために、基準入力信号１１０からの少なくとも２つのクロックエッジを必要とするからである。ＶＣＯ１１２からのフィードバック信号が遅い信号である場合にだけ、イネーブル信号２５０は、出力ラッチ２６４のためにＨ出力を生成し、イネーブル信号２５０の周波数が基準入力信号１１０の４分の１であるので、基準入力信号１１０の２つ分の期間イネーブル信号２５０がＨまたはＬの一方のレベルにとどまる。その結果、決定出力１２３でＨ出力が検出されるとすぐに、ＶＣＯ１１２からのフィードバック信号が遅い信号であるがわかる。
【０１１２】
しかしながら、サイクルスリップが発生する場合、２つのＰＦＤしか使用しないこのシンプルな周波数比較器は、正確な周波数比較結果を生成できない。ＶＣＯ１１２からのフィードバック信号が遅く、サイクルスリップが発生する場合、最終リセットパルス２５８の不具合は、２つまでリセットパルスの数を増やすことができ、イネーブル信号２５０の周波数はすぐに増加する。その結果、イネーブル信号２５０の期間は、基準信号１１０の２つのクロック周期よりも短く、出力ラッチ２６４は、誤ったＬ決定出力１２３を生成する。誤った決定出力１２３は、特に２つの入力信号間の周波数差が小さいときに歴然とし、基準入力信号１１０がサイクルスリップを克服するのにより多くの時間がかかる。その結果、全ての他の電流周波数比較器のように、２つの入力信号間の周波数差が小さいときに、図４３に示すように２つのＰＦＤを使用する非線形周波数比較器２２０の設計は、不正確な結果を生成する。
【０１１３】
図４３に示すように２つのＰＦＤだけを使用する非線形周波数比較器２２０に対する、サイクルスリップの影響を減らすための１つの可能な解決法は、最終のリセット信号２５８のパルス幅を伸ばすことである。ＶＣＯ１１２からのフィードバック信号が遅い信号である場合に、サイクルスリップがエラーを発生させ、加えて、ＶＣＯ１１２からのフィードバック信号が遅い信号である場合に、サイクルスリップ期間中に２つの信号が位相において相互に離れすぎていないので、最終のリセット信号２５８を十分に長く伸ばせば、不具合を取り繕うことができるが、不具合を取り扱う最善の方法は、第一に不具合を発生させないことである。不具合が設計技師により生成され、それらが生成されたあとに、不具合を取り繕おうとしても努力の甲斐がない。設計技師は、シンプルに不具合（期間）のない回路を設計しなければならない。
【０１１４】
サイクルスリップは必然的であり、それは、２つの非同期的な信号が相互に移動するときにはいつでも起こる。サイクルスリップによって生成され、リセット信号を１つ増加させうる不具合を克服するために、ＰＦＤ１３２の数を増加させる必要がある。周波数比較のための３つのＰＦＤを使用するならば、ＶＣＯ１１２からのフィードバック信号の周波数が速い場合、周波数比較サイクルにつき３つのリセット信号がある。ＶＣＯ１１２からのフィードバック信号が速い場合、基準入力信号１１０は最近の到着信号であるので、３つの全ての最終リセット出力信号２５８が基準入力信号１１０により生成される。サイクルスリップ期間中、最終のリセット出力２５８のリセットパルスの一つは、ＶＣＯ１１２からのフィードバック信号から生成されることができ、最終リセットパルス２５８のタイミングは変動できる。３つの直交の基準入力信号が１２０度ずつ位相シフトされているので、最終のリセット出力２５８のリセットパルスは、サイクルスリップ期間中でさえ、相互に干渉しない。しかし、サイクルスリップに起因するタイミング不確実性は、最終リセットパルス２５８のタイミングに、不確実性を引き起こしうる。基準比較信号１１０の固定された期間でのリセットパルス数を計数するので、固定された周波数比較期間でのリセットパルス数は、サイクルスリップが発生するときのタイミング不確実性によって、２つまで減らされることができる。
【０１１５】
基準入力信号１１０の周波数がより速い場合、３つの全てのＰＦＤはＶＣＯ１１２からの同じフィードバック信号からリセット信号を生成するので、通常あらゆる周波数比較サイクルの最終リセット出力２５８で、ＶＣＯ１１２からのフィードバック信号によって、たった一つのリセットパルスが生成される。サイクルスリップの間、ＶＣＯ１１２からのフィードバック信号に非同期であって、ＶＣＯ１１２からのフィードバック信号に位相が非常に近い基準入力信号１１０によって、現在のリセットパルスのうちの１つが生成されるので、最終のリセット出力２５８のリセットパルス数は、２つの非同期入力信号のタイミング不確実さに起因するサイクルスリップ期間中、２つか１つになる。その結果、周波数比較サイクルにおいて、最終リセット出力２５８のリセット出力信号数が１つか３つであれば、どの信号が早いかを確実に知ることができる。したがって、非線形周波数比較器のための３つのＰＦＤを使用する設計は、常に、正確な周波数比較結果を生成できる。周波数比較サイクル中のリセットパルス数が２つである場合、決定できないので、非線形周波数比較器にとって決定を切替えることにより多くの時間がかかる。したがって、３つのＰＦＤを使用する非線形周波数比較器の待ち時間遅延時間は、このように長くなる。なぜなら、少なくとも２つの周波数比較サイクルを必要として、リセットパルスの数が１つから３つまたは３つから１つに変わるときだけ、決定出力１２３が変更されることができるからである。
【０１１６】
３つのＰＦＤ１３２を使用する非線形周波数比較器２００の実例が、第７実施形態に対する第２補足実施形態として、図４４に示される。デジタル周波数比較器２００は、３つのモジュール、すなわち、直交モジュール３０５、リセットパルスモジュール３０７および決定モジュール３０９によって形成されうる。直交モジュール３０５は、リセットパルスモジュール３０７において実行される周波数比較のための直交の基準信号を生成する。正確な位相を有する直交信号を生成するために、リセットパルスモジュール３０７ので使用されるＰＦＤの数に、比較基準入力信号１１０の周波数を乗算した値に等しい周波数を有する高周波基準クロック２６１が必要である。
【０１１７】
基準入力信号１１０の周波数の３倍に等しい周波数を伴う高周波基準クロック２６１は、それから、いかなる近接した２つの基準信号間で正確に１２０度の位相差を有する３つの等しく間隔が空けられた直交基準信号１１０、３０６および３０８を生成する。リセットパルスモジュール３０７は、論理和ゲート２５６を有する各ＰＦＤ１３２からの全てのリセット出力信号１２８を結合することによって、決定モジュール３０９のための最終リセットパルス２５８を生成する。決定モジュール３０９は、基準入力信号１１０の期間（周波数比較期間でもある）に起こるリセットパルス数を計数することによって、どの信号がより高い周波数を有するかを決定する。
【０１１８】
図４４に示すように、最終のリセット出力信号２５８になる３つのＰＦＤからの３つのリセット信号１２８を結合するために、３つの入力２５６を伴うＯＲ論理ゲートが使用される。基準周波数比較期間１１０中の最終リセット出力２５８から、リセットパルスの数を計数することによって、どの信号が早いかを決定する決定モジュール３０９の設計には種々のものがある。決定モジュール３０９を構成する最も簡単な方法は、図４４で示すように、３分割分周器３２０を使うことによって、ワンショット発生装置２６２のためのより低い周波数トリガー信号２２２になる最終のリセット出力信号２５８を分けることであり、ワンショットの出力２２４が９ビットシフトレジスタに順番に最終的に格納され、９ビットシフトレジスタ２２６に格納される９ビット加算器２２８が使用され、９ビットの加算器２２８の合計が基準周波数比較信号１１０の期間中に発生するリセット信号数と等しい。決定は、それから、９ビット加算器２２８の結果から、正確に作られることができる。９ビット加算器２２８の合計が３である場合、ＶＣＯ信号１１２の周波数は、基準信号１１０の周波数より速くなければならない。９ビット加算器２２８の合計が１である場合、ＶＣＯ１１２からの信号の周波数は、基準入力信号１１０の周波数より遅くなければならない。この設計はとてもシンプルだが、多くのハードウェアを必要とし、ハードウェアの数は、使用されるＰＦＤの数が増加したとき、指数的に増加する。この設計において必要とされるフリップフロップの数は、使用されるＰＦＤの数のＮ２およびＮの割合で増加する。
【０１１９】
図４４に示すこの設計では、最終リセット信号２５８を３分割するために、３分割分周器３２０が使用される。ＯＲ論理ゲート２５６の出力からの最終リセットパルス２５８は、非常に短い期間を有し、最終リセットパルスのタイミングは、ＶＣＯ１１２からのフィードバック信号または基準入力信号１１０のどちらが後に到着するかに従って、一方の信号と同期する。したがって、最終リセットパルス２５８のタイミングは、変化できる。タイミングの不確実さと短い時間周期という特質は、最終リセットパルス２５８を直接処理することを非常に難しくする。
【０１２０】
その短い時間周期の問題は、リセットパルスの期間を延長するために分周器３２０を用いることによって解決でき、タイミングの不確実さの問題は、高周波基準クロック２６１により計測されるワンショット回路２６２を用いることによって解決される。典型的なワンショット回路２６２が、図４５に示される。ワンショット回路２６２は、常に高周波基準クロック２６１により計測される出力信号２２４を生成し、ワンショット２６２からのＨ出力の時間期間は一定で固定されており、いつも高周波基準クロック２６１のクロック周期と等しい。したがって、準安定問題はもはや問題ではない。なぜなら、タイミングの不確実性に起因する高周波基準クロック信号２６１のクロック周期によって、ワンショット２６２からの出力パルス２２４のタイミングが変化しうるにも関わらず、ワンショット２６２からの出力パルス２２４のパルス幅は、いつも高周波基準信号２６１の一つのクロック周期であるからである。換言すれば、準安定問題は、この設計上ではまだ影響するが、悪影響にはならない。なぜなら、準安定問題がこの設計に対して与える最も悪い影響は、高周波基準クロック信号２６１のクロック周期だけ、ワンショット２６２からの出力２２４を遅らせることだからである。
【０１２１】
このワンショット２６２には２つのＪ−Ｋフリップフロップがあり、第１のＪ−Ｋフリップフロップ３１２の出力がＨであり、その一方で、第２のＪ−Ｋフリップフロップ３１４がまだＬであるときに、ワンショット２６２の出力は生成される。２つのＪ−Ｋフリップフロップからの出力は、タイミングの正確度を保証するためにＤフリップフロップ３１６によってクロックアウトされる前に、高周波基準クロック２６１のトリガーでない部分（non-trigger part）と、論理的に論理積される。ワンショット２６２へのトリガー信号２２２の期間は、トリガーの成功を確実にするために、高周波基準クロック信号２６１のクロック周期より長くなければならない。最終リセットパルス２５８の最大周波数が３回であるので、トリガー信号２２２の最大周波数が高周波基準周波数２６１の１／３である基準信号１１０の周波数と同じになる。その結果、ワンショット２６２からの出力２２４に常にエラーがないように、ワンショット２６２のためのトリガー信号２２２は、高周波基準クロック信号２６１のクロック周期より常に長い。
【０１２２】
ＶＣＯ１１２からのフィードバック信号の周波数が速い場合は、ワンショット２６２へのトリガー信号２２２は、基準信号１１０と同じ周波数を有し、ＶＣＯ１１２からのフィードバック信号の周波数が遅い場合は、ワンショット２６２へのトリガー信号２２２の周波数は、定常状態の基準入力信号１１０の周波数の１／３だけである。サイクルスリップまたは準安定条件が発生するときに、トリガー信号２２２の周波数は基準信号１１０の周波数の２／３でありえる。
【０１２３】
ワンショット２６２からの出力２２４を格納する９ビットシフトレジスタ２２６と、基準周波数比較信号１１０の３周期以上シフトレジスタ２２６に格納されるワンショット回路２６２からのパルス出力を加えるための加算器２２８とが使用される場合、９ビット加算器２２８の出力は、基準周波数比較信号１１０の１周期にどれだけ多くのリセットパルスが発生したかを示す。基本的に、最終リセットパルス２５８が最初に３分割され、それから、それは基準周波数比較期間１１０の中の最終リセットパルスのもともとの数を得るために後で３倍され、ワンショット２６２の出力からのパルスを格納する９ビットシフトレジスタと、それらを加算する加算器２２８とが必要になる。決定は、この設計によって、正確になされることができる。９ビット加算器２２８の出力が３であるときに、ＶＣＯ１１２からのフィードバック信号の周波数は基準入力信号１１０の周波数より速くなければならないことが知られているので、ＶＣＯ１１２の周波数を遅くするために負の出力が必要である。９ビット加算器２２８の出力が１である場合、ＶＣＯ１１２からのフィードバック信号の周波数は遅くなければならず、ＶＣＯ１１２の周波数をスピードアップするために肯定的な出力が必要である。マルチプレクサ２３７およびラッチ２３９が、決定出力１２３の信号を生成するために使用されうる。９ビットの加算器２２８の合計が奇数である場合のみ、ラッチ２３９の出力が変更されるので、９ビット加算器２２８の出力の最下位ビットＳ０がマルチプレクサ２３７のためのイネーブル信号として使われることができるので、９ビットの加算器２２８の出力の最下位ビットＳ０がフォールスの場合に、ラッチ２３９の出力は、同じままである。９ビット加算器２２８の最下位ビット出力Ｓ０がトゥルーの場合、ラッチ２３９の出力は９ビット加算器２２８の第２最下位の出力ビットＳ１により決定される。シフトレジスタおよび加算器を使用する設計は、非常に単純であるが、ＰＦＤが使われるときに、特により多くのハードウェアが必要である。ハードウェア量を抑えるために、第７実施形態２０４に対する第３補足実施形態として図４６に示されるように、どの決定モジュール３０９のための周波数がより早い周波数を有するかを決定する代わりに、ステートマシン３３０が使用される。
【０１２４】
図４７は、ステートマシン３３０のアルゴリズムを示す。ステートマシン３３０は、高周波基準信号２６１により時間計測される。ワンショット２６２も、高周波基準信号２６１により時間計測されるので、その出力は高周波基準信号２６１のクロック周期Ｈのままである。上述のように、３分割分周器３２０の出力のトリガー信号２２２の周波数は、基準入力信号１１０の周波数と基準入力信号１１０の周波数の１／３の間にあり、基準入力信号１１０の周波数が高周波基準信号２６１の１／３だけであるので、ワンショット出力２２４からＨ出力の間の期間は、ＶＣＯ信号１１２からのフィードバック信号の周波数が速い場合に高周波基準クロック周期２つ分であるか、ＶＣＯ信号１１２からのフィードバック信号の周波数が遅い場合に高周波基準クロック周期８つ分であるかのいずれかである。ワンショット２６２からの新規なＨ出力が到着するまでに、いくつのＬ状態を経てきたかを単純に計数することによって、ワンショット２６２からの新規なＨ出力が到着する毎に毎回正確に決定がなされる。現在の決定出力１２３がＬである場合、それは、Ｌ状態の数が高い決定しきい値より多いときに、Ｈに変更できるだけであり、現在の決定出力１２３がＨである場合、それは、Ｌ状態の数が低い決定しきい値よりも少ないときに、Ｈに変更できるだけである。この方法によって、決定出力１２３は正確に作られることが可能であり、曖昧性がない。
【０１２５】
ステートマシン３３０の方法は単純なのでより少ない論理ゲートしか使用しないが、しかしながら、第７実施形態２００に対する第２補足実施形態に示すように、前のシフトレジスタと加算器の方法よりも遅い速度で決定がなされる。なぜなら、ステートマシン３３０は、高周波基準クロック周波数２６１の１／３〜１／９の割合で発生するワンショット２６２のＨ出力が到着した後だけ、出力の状態が変更しうるからである。反対に、レジスタと加算器の方法は、高周波基準クロック周波数２６１の割合で出力をアップデートすることができる。非線形周波数比較器のために決定モジュール３０９を実行するには多くの他の方法があり、図示された２つの従前の実施例として、各設計はその長所と欠点を有する。図４４に示すシフトレジスタと加算器方法２００の応答時間は速いが、回路を実行するために多くのハードウェアを利用し、ＰＦＤの数が増加するとハードウェアのサイズは指数的に大きくなる。図４６に示すステートマシン方法２０４は、最小限の数のハードウェアしか使用しないが、そのレスポンスは遅くなってしまう。
【０１２６】
上記の２の設計では、加算器の合計が３または１であるときだけ、決定出力１２３を変更でき、加算器の合計を１から３までまたは３から１に変更するのに、少なくとも２つの基準周波数比較期間１１０が必要であるので、決定出力１２３を変更するのにより多くの時間がかかる。
【０１２７】
第７実施形態に対する第４補足実施形態として、２つの飽和可能なカウンタ（saturatable counter）を使用することによって、各周波数比較サイクルの終了時に正確な決定ができる新規な改良された設計４３０が図４８に示される。決定モジュール４３０の設計は、図４９に示される。この設計において、３分割分周器３２０によってリセットパルスモジュール３０７からの最終のリセット出力２５８を分割することによって、イネーブル信号４０８が生成される。リセットモジュール３０７の３つのＰＦＤを用いれば、ＶＣＯ１１２からのフィードバック信号が高周波数のときに全ての周波数比較サイクルに３つのリセットパルスがあり、ＶＣＯ１１２からのフィードバック信号が低周波数を有するときに全ての周波数比較サイクルに１つのリセットパルスがある。飽和可能なカウンタにとってのイネーブル信号４０８を生成するために最終リセットパルス２５８を分割する同期３分割分周器３２０を使用する場合、イネーブル信号４０８は、基準入力信号１１０の周波数と等しい周波数を有するか、基準入力信号１１０の１／３の周波数に等しい周波数を有する。イネーブル信号４０８の周波数が基準入力信号１１０の周波数に等しい場合、同期３分割分周器３２０に起因して、基準比較周波数入力信号１１０の期間の１／３または２／３のいずれかに等しい持続時間中、イネーブル信号４０８は、ＨまたはＬのいずれかのレベルに留まることができる。イネーブル信号４０８の周波数が基準入力信号１１０の周波数の１／３に等しいときに、同期３分割分周器３２０に起因する定常状態の基準比較周波数入力１１０の１、２期間に等しい持続時間中、イネーブル信号４０８は、ＨまたはＬのいずれかのレベルに留まることができる。その結果、どの信号がより速く伝達するかを見つけるために、決定しきい値として基準信号１１０の期間を使用できる。基準信号１１０の期間（高周波基準クロック２６１のクロック周期３つ分に等しい）よりも長い持続時間中ＨまたはＬ出力レベルにとどまっているイネーブル信号４０８を検出する場合、ＶＣＯ１１２からの信号の周波数がより遅いことが保証される。
【０１２８】
ＶＣＯ１１２からのフィードバック信号が速くサイクルスリップが起こった場合、同期３分割分周器３２０の出力のイネーブル信号４０８の持続時間は、２つの非同期入力信号間のタイミング不確実性に起因して、基準入力信号１１０の期間の１／３または２／３より少し長くなり、または少し短くなる。タイミング不確実性はそれほどイネーブル信号４０８の期間を変更しない。なぜなら、３つの直角基準信号が１２０度位相オフセットで間隔が空けられ、リセットパルスはサイクルスリップの間でさえお互い干渉しないからである。したがって、イネーブル信号４０８の期間が、基準入力信号１１０の期間の１／３または２／３と略同じに留まり、基準入力信号１１０の期間のしきい値をまだかなり下回る。その結果、飽和可能なカウンタ４０６は、決して１より高くならず、ＶＣＯ１１２からのフィードバック信号が速い信号であるときに、ＣＯ４０４は常にフォールス（誤り）である。
【０１２９】
ＶＣＯ１１２からのフィードバック信号が遅く、サイクルスリップが発生する場合、イネーブル信号４０８の期間はある不具合に起因して半分に縮められる。その結果、不具合が存在するときには、不具合がないときの基準入力信号の期間の１つ分または２つ分の代わりに、基準入力信号１１０の期間または基準入力信号１１０の半分の期間の間、イネーブル信号４０８がＨまたはＬのレベルに留まる。したがって、サイクルスリップの有無に関係なく、イネーブル信号４０８は、常に基準入力信号１１０の期間の間、ＨまたはＬのレベルに留まって、飽和可能なカウンタ４０６がいつもトップに届くことを許し、ＶＣＯ１１２からのフィードバック信号が遅い信号である場合にＣＯ４０４の出力を可能にする。その結果、２つの飽和可能なカウンタ４０６は、容易にサイクルスリップ問題を解決できる。
【０１３０】
したがって、２つの飽和可能なカウンタ４０６を使用するデジタル周波数比較器２０６の設計は、非線形周波数比較器にとって、最少の待ち時間遅延時間を有する決定出力１２３を提供するための最高の設計である。それにもかかわらず、デジタル到着時間ロックループから拡散スペクトラムクロック発生装置を作成することからわかるように、エラー比較器の待ち時間遅延時間が周波数拡散を増大させるので、拡散スペクトラムクロック発生装置にとってより長い待ち時間は必ずしも悪いものではない。
【０１３１】
イネーブル入力４０８がフォールスの場合、飽和可能なカウンタ４０６からのＣＯ出力４０４はゼロに保持される。イネーブル入力４０８がトゥルーの場合、新規なクロックエッジが到着するときはいつでも、飽和可能なカウンタ４０６のカウントをインクリメントし始める。しかし、Ｎ＝２を有する飽和可能なカウンタ４０６にとって、どれだけ多くのクロックエッジが到着したかにかかわらず、カウンタ出力は２より高くならず、カウンタの出力は２に保持され、Ｎ＝２を有するカウンタのトップが到着したときに、実行出力（Carry Out output）ＣＯ４０４は、Ｈに保持される。決定モジュール３０９として２つの飽和可能なカウンタ４０６を使用する設計４３０にとって、飽和可能なカウンタ４０６の一つは、３分割分周器３２０の出力がＨのときにだけアクティブであり、もう一方の飽和可能なカウンタ４０６は、３分割分周器３２０の出力がＬのときにだけアクティブである。この設計の原理は、ＶＣＯ１１２からの信号の周波数が遅いときに、あらゆる周波数比較サイクルの最終のリセット出力２５８でリセット出力がたった一つだけあるので、ＶＣＯ１１２からの信号の周波数が遅いときに、３分割分周器出力３２０でのイネーブル出力信号４０８の期間が非常に長いということである。一旦、３分割分周器出力３２０の出力から長い期間が検出されると、ＶＣＯ１１２からの信号の周波数は遅くなくてはならないことがわかる。２つの飽和可能なカウンタの目的は、３分割分周器３２０のアウトプットにおいてＨまたはＬレベルのいずれか一方で、単に長い期間を探すことである。一旦高周波基準クロック周期の３つ分よりも長い３分割分周器出力３２０からの期間が検出されると、飽和可能なカウンタは、ＣＯ４０４信号を有効にし、有効化されたＣＯ４０４信号が順番に６ビットシフトレジスタ４１０により格納され、周波数比較器の決定出力１２３は高周波基準クロック２６１の６つのクロック周期の期間の６つの入力４１２を伴うＯＲゲートによってロックされ、サイクルスリップにより生成される不具合と決定回路の飽和可能なカウンタのスイッチングを防止する。その結果、この設計は、速い応答時間を提供し、ハードウェアの量を低減し、要求されるシフトレジスタの数が２＊Ｎの割合で線形に増加するだけである。ここで、Ｎは、使用されるＰＦＤの数である。
【０１３２】
３つのＰＦＤとＮ＝２を有する２つの飽和可能なカウンタを使用する周波数比較器の設計では、理論的には、サイクルスリップによって生じる不具合と２つの飽和可能なカウンタ間のスイッチングを防止するために、最低６ビットのシフトレジスタと６つの入力を有するＯＲゲートか必要とされる。それほど多くのシフトレジスタが必要とされる理由は、２つの飽和可能なカウンタが選択的にリセットされるからである。一旦、飽和可能なカウンタがリセットされると、直ちに現在のＨ出力が失われる。もう一度新たなＨ出力を生成するには多くて高周波基準クロック周期６回分が必要となるので、現在のＨ出力を維持するために６ビットシフトレジスタが必要になる。２つの飽和可能なカウンタの一方を偶数カウンタ、他方を奇数カウンタと命名し、偶数カウンタが、現在、Ｈ出力を生成しているとする。奇数カウンタが利用可能な次のサイクルで、奇数カウンタがサイクルスリップのせいでＨ出力を生成しないことが起こりうるので、次回にＨ出力を生成するために偶数カウンタが利用可能になるまで待たなければならない。偶数カウンタがＨ出力を生成するには少なくとも高周波基準クロック３回かかり、奇数カウンタがサイクルスリップのせいでＨ出力を生成しないのに多くて高周波基準クロック３回かかるので、新しいＨ出力が再び生成される前に多くて高周波基準クロック６回かかるので、６ビットシフトレジスタが必要になる。
【０１３３】
決定モジュール４３０の設計のための６つの入力と６ビットシフトレジスタ４１０を伴うＯＲゲートを使用する結果として、決定出力１２３がＨからＬに変わったときからＬからＨに変わったときまでの間、ＯＲゲートがＨ出力を有利に扱うので、決定モジュール４３０の応答時間は等しくない。飽和可能なカウンタの一方からＣＯ４０４のためにＨが生成されるとき、決定出力は直ちにＨになる。飽和可能なカウンタからＣＯ４０４のためにＨ出力を生成するために高周波基準クロック３回かかるが、６ビットシフトレジスタ４１０からＨ出力を除外するのに高周波基準クロック６回必要なので、決定出力１２３は、ＨからＬよりも速くＬからＨに変わる。対照的に、図４４に示すようにシフトレジスタと加算器を伴うワンショットを使用する決定モジュールの設計は、決定出力１２３をＨからＬに変えるのに高周波基準クロックを４〜６回必要とし、あるいは、決定出力１２３をＬからＨに変えるのに高周波基準クロックを６〜９回必要とし、図４６に示すステートマシンの設計は、決定出力１２３をＬからＨに変えるのに高周波基準クロックを６〜９回必要とし、決定出力１２３をＨからＬに変えるのに高周波基準クロックを３回必要とする。
【０１３４】
ＰＦＤ１３２の数を４つまで増やすとすれば、ＶＣＯ１１２からのフィードバック信号の周波数が速い場合、周波数比較サイクルにつき４つのリセット信号があり、基準入力信号１１０の周波数が速い場合、周波数比較サイクルにつき１つのリセット信号がある。サイクルスリップが発生するとき、ＶＣＯ１１２からのフィードバック信号の周波数が速いときに、各周波数比較サイクルのリセットパルスの数は３つになりえて、準安定問題によって生じる不確実性に起因して基準入力信号１１０の周波数が速くなると、リセットパルスの数は２つまたは１つになる。その結果、サイクルスリップと準安定問題があっても、どの信号が速いかがわかる。したがって、全ての周波数比較サイクル終了時に、２つの入力信号のうちどちらがエラーまたは曖昧性のない速い周波数を有するかを、４つ以上のＰＦＤ１３２によって決定できることが明らかである。したがって、全比較サイクルが直ちに新規な比較結果を生成できるので、４つ以上のＰＦＤを使用する周波数比較器の待ち時間遅延時間は短い。
【０１３５】
第７実施形態に対する第５補足実施形態として、４つのＰＦＤ１３２を使用するデジタル周波数比較器２０８の例が図５０に示される。図５０中の設計のための決定回路３０９は、図４４の設計に非常に似ており、１６ビット加算器の合計が４かまたは３かを知る必要がある。６ビット加算器の合計が４または３である場合、ＶＣＯ１１２からのフィードバック信号の周波数が速すぎるので、遅めなくてはならないことがわかっている。図５０に示す設計を使用する唯一の不利な点は、多くのハードウェアが必要であるということである。図５１に示す送りレジスタと加算器を使用する設計を伴うハードウェアの量を抑える１つの可能な方法は、ワンショットからの出力２２４を圧縮することである。一旦、ワンショット２２４からの出力が圧縮されると、必要なシフトレジスタだけでなく、加算器の量も省くことができる。ワンショットから出力を圧縮する最も簡単な方法は、図５２に示すように、ワンショット２６３からのＨ出力の期間を延長することである。たとえば、決定モジュールのためのシフトレジスタと加算器を有する４つのＰＦＤが使用されている場合、理論的には、４つの周波数比較サイクルに亘って、ワンショット２６２からの出力を格納する１６ビットシフトレジスタが必要である。ワンショットからの出力が高周波基準クロック周波数２６１の１／４から１／１６の周波数を有するので、ワンショットからの出力のデューティサイクルは１／４から１／１６である。ワンショットから１つの期間の代わりに２つの高周波基準クロック周期まで、Ｈ出力のための期間の持続時間が延長される場合、ワンショット２６３からの出力のデューティサイクルは、１／４から１／８に増加される。その結果、高周波基準クロック信号２６１の全速力により計測される１６ビットシフトレジスタ２２７と１６ビット加算器２２９の代わりに、基準クロック信号２６１の高周波の周波数の半分で計測される８ビットシフトレジスタ２３１と８ビット加算器２３３が必要である。ワンショット２６３からの出力信号を圧縮するこのシンプルな方法は、オリジナルの非圧縮の設計と同様に動作するが、いくつかのハードウェアを省略できる。第７実施形態に対する第６補足実施形態として、図５１は、ハードウェアの量を省略するために圧縮ワンショット出力を使用する設計を例示する。
【０１３６】
全ての上記設計において、ＰＦＤの使用回数がＮのとき、高周波基準信号２６１の周波数は基準入力信号１１０の周波数のＮ倍でなければならない。周波数比較器のレスポンスが線形であるように、高周波基準信号２６１は直交信号を正確に生成するために必要である。高周波基準クロック２６１が利用可能でない場合、遅延ラインまたは、高周波基準クロックを使用することのない必要な直交基準信号を生成する他の手段も使用可能である。しかし、各遅延ラインの遅延時間は、直交基準の位相関係を維持するために慎重に整列配置されなければならない。
【０１３７】
ビート信号の周波数を測定する必要がないので、これまで示される全非線形周波数比較器の応答時間は速い。どの信号が速いか決定するには、クロックエッジの１スライドスルーしかかからない。スライドスルーが発生する前に、非線形周波数比較器の出力は現状のままである。スライドスルーが決定モジュール３０９に決定出力１２３の結果を変更させる場合、非線形周波数ロックループの非線形周波数比較器にとって、エッジの一つのスライドスルーで、周波数回転の方向を変えるのに十分である。基準入力信号１１０の周波数のＮ倍である高周波基準信号２６１を使用しているので、ビート信号の期間にスライドスルーがＮ倍の頻度で起こる。したがって、非線形周波数比較器の操作は、Ｎ回速度が上げられる。より多くのＰＦＤが使われる場合、周波数比較サイクルのリセットパルスの数により多くの差があるので、どの信号が速いかを決めることがより簡単でより速くなる。
【０１３８】
周波数の決定メカニズムがロックウィンドウを必要とせず、常に正確であるので、非線形周波数比較器にはデッドバンドもない。非線形周波数比較器の出力は、ハイ（High）またはロー（Low）の一方である。決定は、正確で、エラーがなく、不確実性がない。全てのフリップフロップのトリガーは明確であるので、準安定問題は完全に修正される。図４３で示す設計以外のこれらの新規な非線形周波数比較器は、このように、速く正確なバイナリ決定出力１２３を提供する理想的な周波数比較器である。
【０１３９】
非線形周波数ロックループが一次ループであるにもかかわらず、非線形周波数ロックループの取得動作が他の一次フィードバック制御ループとは異なるが、実際、フィードバックモジュール１０５として同じＶＣＯを使用するので、二次非線形到着時間ロックループにより近い。周波数のスライドスルーが生じた後に周波数比較が実行されるので、周波数ロックループの取得プロセスは、スライドスルーの単位が表示される縦軸を有する図５３のように示されることができる。２つの入力信号間でビート信号によってスライドスルーが引き起これるので、ビート信号の周波数は、どれくらい速くＶＣＯ１１２からのフィードバック信号が変更され、あるいは基準信号１１０を通じて回転されるかに依存するので、実際の周波数差によって縦軸を示すことは難しい。縦軸の単位としてスライドスルーの数を使用することによって、非線形周波数ロックループの取得動作の理解が容易にでき、別々の決定出力１２３軸の使用がＶＣＯ１１２からのフィードバック信号の実際の周波数を考慮できるようになる。スライドスルーとサイクルスリップが、異なる周波数を有する２つの信号間の同じビーティング現象（beating phenomenon）を説明するために使用される。２つの信号間にビーティングが発生するときに、ビート信号と同じ割合で起こるように、サイクルスリップが発生する。周波数検出のために複数のＰＦＤが使用されるので、ビート信号のサイクル中に複数のスライドスルー発生があるので、スライドスルーは、サイクルスリップよりも頻繁に起こる。２つの入力信号間の周波数差が低減される際に、スライドスルーの周波数も低減されるので、一方の信号が一定の割合で他方の信号をスライドスルーするときに、まさに２つの周波数が同期されるときに、スライドスルーの間の時間間隔が長くなる。
【０１４０】
最初の周波数差が正数であり、ＶＣＯ１１２からのフィードバック信号の周波数が最初に正の決定によってポンプアップされ、ビート信号の周波数が遅められているとすれば、スライドスルーは低い頻度で起こり、次第に２つの周波数が同期する。非線形周波数ロックループの取得プロセスは、サイクルスリップフェーズ５４２と振動フェーズ５６４の２つのフェーズに分割されることができる。サイクルスリップフェーズ５４２では、ＶＣＯ１１２からのフィードバック信号の周波数は、増加していき、ｔ＝Ｔｏ５５２に発生する最終的な２つの周波数の同期の前に、多くのスライドスルーを通過していく。ＶＣＯ１１２からのフィードバック信号が遅い信号であり、非線形周波数比較器がＶＣＯ１１２からのフィードバック信号の周波数をスピードアップし、最終エラー訂正の周波数がＶＣＯの周波数を増加させるので、ＶＣＯ１１２からのフィードバック信号の位相は、最初常に直交基準信号１１０に遅れを取り、非線形周波数比較器がＶＣＯ１１２からのフィードバック信号の周波数がポンプアップされるので、遅れを取る速度は、恒常的に減少される。ＶＣＯ１１２からのフィードバック信号の位相が遅れるとき、２つの入力信号間にスライドスルーが生成され、該スライドスルーは、決定出力１２３のためのＨ出力を、非線形周波数比較器に生成させる。ＶＣＯ１１２からのフィードバック信号が遅い信号であるので、非線形周波数比較器からの決定出力１２３はＨ状態である。２つの入力信号間の周波数差が減少されると、スライドスルーはあまり発生しない。結局、最後のスライドスルー（スライドスルー♯１と呼ぶ）が発生した後、２つの入力信号は、時間ｔ＝０のＴ０５５２で同じ周波数発生を有する。Ｔ０５５２のとき、ＶＣＯ１１２からのフィードバック信号の位相はもはや遅れておらず、ＶＣＯ１１２からのフィードバック信号の位相は、このときから先に進み始める。なぜなら、ＶＣＯ１１２からのフィードバック信号の周波数は、いまだに、増加されているからである。ＶＣＯ１１２からのフィードバック信号はスピードアップし続け、Ｔｏ５５２で周波数同期ポイントの後でも位相が進み続ける。なぜなら、非線形周波数比較器が他のことをするように伝えるためにスライドスルーが生成される前に、非線形周波数比較器からの決定出力１２３が変更されず、ＶＣＯ１１２からのフィードバック信号がスピードアップし続けるからである。ＶＣＯ１１２からのフィードバック信号の周波数の増加の方向を反転するためのスライドスルーを生成するために、ＶＣＯ１１２からのフィードバック信号の位相がいくつかの位相シフトを通って進むので、該増加の方向を反転するために非線形周波数比較器が新しいスライドスルーを生成するのに時間がかかる。ＶＣＯ１１２からのフィードバック信号が新規な決定を生成するために進行するのに必要な時間は、Ｔ−１５５８で最後のスライドスルー♯０が生成されるときと、Ｔ０５５２で２つの入力信号の周波数が同期されるときとの間で、ＶＣＯ１１２からのフィードバック信号が通過する時間に等しい。Ｔ−１５５８で最後のスライドスルー♯０が生成されるときと、Ｔ０５５２で２つの入力信号の周波数が同期されるときとの間の位相間期がランダムであって、０からビート信号の２π／Ｎのどこでもあるので、Ｔ−１５５８でスライドスルー♯０が最後に生成されてから周波数の増加方向を反転するための新しいスライドスルーを生成するためにＴ０５５２で２つの入力信号の周波数が同期されるまでの間の同じ位相間期で、ＶＣＯ１１２からのフィードバック信号は進行されなくてはならない。その結果、ＶＣＯからのフィードバック信号の周波数は、直交基準入力信号１１０の周波数より高くなり、ＶＣＯ１１２からのフィードバック信号の周波数は、ｔ＝ＴＡ５５４でスライドスルーが起こって、５５６で起こるＶＣＯ１１２からのフィードバック信号の周波数を遅くするためのＬ出力を最終的に非線形周波数比較器に生成させるまで、上昇し続ける。固有のループ遅延時間のために、ＶＣＯ１１２からフィードバック信号の周波数は、スピードアップし続け、ＶＣＯ１１２からフィードバック信号の周波数を遅くするためにＴＡ５５４でスライドスルーが生成された後でさえも、スピードアップし続ける。ループ遅延時間が終わった後でさえ、ＶＣＯ１１２からのフィードバック信号の周波数は、周波数ノイズの不確実さのために、スピードアップされ続けうる。その結果、ＶＣＯからのフィードバック信号の周波数は、ループ遅延時間によって過剰訂正され、最後のスライドスルーが発生するｔ＝ＴＡ５５４のときと、次に周波数が再び同期するｔ＝Ｔｉ５６０のときとの間の間隔は、多分、ループ遅延時間のために、Ｔ０５５２とＴＡ５５４との間の現在の位相間隔よりも長い。同じプロセスが、それから他方向にも繰り返す。
【０１４１】
最初の周波数振動サイクルの周期は、Ｔ０５５２で周波数差がゼロのときから始まり、Ｔ１５６０で周波数差が再びゼロになったときに終わり、振動サイクルは、その後永遠に続く。各周波数振動サイクルの間、ＶＣＯ１１２からのフィードバック信号の周波数は、その時間の約半分の間スピードアップされ、残りの約半分の時間の間、スローダウンされる。非線形周波数比較器の周波数ノイズよりもループ遅延期間が長い間に周波数の変更が起こった場合、新規な周波数振動サイクルが生成されるときに、周波数振動サイクルの周期が成長し得る。一方、周波数振動サイクルの期間は、安定され、特定のレベルで変動する。
【０１４２】
その結果、２つの入力周波数が同期するときと、最後のスライドスルーが発生したときとの間の全てのあらゆる後続の位相間隔は、ループ遅延期間が非線形周波数比較器の周波数ノイズ以上の間に周波数が変わる場合、益々長くなる。２つの入力信号が周波数で同期するときと、最後のスライドスルーとの間の位相間隔の成長は、２つの入力信号が周波数で同期するときと、最後のスライドスルーが起こるときとの間の位相間隔が２π／Ｎよりも長くなり、位相のサイクルスリップが起こるまで続く。サイクルスリップの発生後、２つの入力周波数が同期するときと最後のスライドスルーが発生したときとの間の位相間隔はとても小さい値にリセットされ、２つの入力信号が周波数で同期するときと、最後のスライドスルーとの間の位相間隔の成長工程は、新しいスライドスルー前後で何度も繰り返す。ビート信号に起こるスライドスルーの回数は非線形周波数比較器で使用されるＰＦＤの数と等しいので、ＶＣＯからのフィードバック信号の周波数がずっと固定されたままである間、スライドスルーは次々に移動する。
【０１４３】
その結果、非線形周波数比較器の決定出力１２３は完全にランダムに切替えられ、非線形周波数比較器を使用する非線形周波数ロックループのＶＣＯ１１２からのフィードバック信号の周波数はいつも固定された割合で増幅または減少され、ＶＣＯ１１２からのフィードバック信号の周波数はループ遅延時間のために常に過剰訂正され、このＶＣＯ１１２からのフィードバック信号の周波数は、スライドスルーが起こった後にランダムに向きを変える。
【０１４４】
非線形周波数比較器が信号ＶＣＯ１１２の周波数を訂正するために新たな決定信号１２３を生成することを決定するときと、非線形周波数比較器の入力時に新規なアップデートされた周波数が現れるときとの間に、いくつかの固有のループ遅延時間が常にあるので、非線形周波数比較器に対する入力信号が最終的にアップデートされ、非線形周波数ロックループが確かに振動するときに、ＶＣＯ１１２からの信号の周波数は基準入力周波数１１０の上または下にある。ループの振動周波数は、ループ前後の遅延時間や、非線形周波数比較器からループフィルタ１０６への充放電電流や、また、ループフィルタ１０６の時定数により決定される。非線形周波数比較器からの充放電電流およびループフィルタ１０６の時定数は、クロック信号の周波数拡散にも影響を及ぼし、特に、ループの振動周波数が高いであるときに影響を及ぼす。各振動サイクルのスタートポイントとエンドポイントがループの周波数ノイズにより決定されるので、全振動サイクルのスタートポイントとエンドポイントは異なる。その結果、非線形周波数比較器は、非線形周波数ロックループのＶＣＯ１０８のための真のブロードバンド拡散を提供できる。非線形周波数比較器を伴う非線形周波数ロックループは、このように完全な拡散スペクトラムクロック発生装置になる。
【０１４５】
図示するようにデジタル周波数比較器の全ての設計において、高周波基準クロックは、直交基準信号を生成し、更にリセットパルスモジュール３０７からのリセットパルスを処理するために必要である。高周波基準クロックがシステムにおいて利用可能でない場合、１つの代替案としては、所望の直交の位相基準を生成するための位相シフタを使用することである。基準信号間の一様でない位相は、一様でない周波数ノイズを生成し、不規則に周波数を拡散するので、位相シフタによる解決策は、是非避けられるべきである。高周波クロックを使用しない他の代替案は、代わりに、周波数比較のための低周波数信号を使用することである。この場合、基準入力信号１１０のための３分割分周期が使用され、３つの直交低周波数基準比較信号が生成される。ここで、３つの直交低周波数基準比較信号は、ＶＣＯ１１２からフィードバック信号の周波数の１／３を有して低周波数ＶＣＯ信号と比較されるために、基準入力信号１１０の周波数の１／３の周波数を有する。その結果、非線形周波数比較器からの機械的遅延が多くある。なぜなら、非線形周波数比較器は、基準入力信号１１０のあらゆる３つのサイクルにおいて新規な決定出力１２３を生成できるだけであるからである。
【０１４６】
比較期間が長くなりすぎ、クロックの周波数拡散が簡単に制限を超えるので、低比較周波数を使用する欠点は明らかである。この問題の１つの解決策は、ＶＣＯ１１２からのフィードバック信号から低周波数ＶＣＯの３つの直交コピーも同様に生成することである。そこで、各直交基準比較信号と比較される各直交低周波数ＶＣＯ信号のための拡散非線形周波数比較器が使用される。したがって、全体では、完全な設計を得るために、第７実施形態に対する第７補足実施形態として図５４に示すように、９つのＰＦＤが必要である。これによって、各３つの非線形周波数比較器から、３つの周波数比較決定出力が得られる。それから、過半数による最終決定をする各低周波数比較器からの全ての３つの決定を加算するために、３つのビット加算器を使用できる。その結果、最終の周波数決定出力１２３は、最初の基準信号１１０とＶＣＯ１１２からのフィードバック信号と同じ周波数でアップデートされることができるが、この設計を実現するには３倍のハードウェアを必要とする。
【０１４７】
Ｎ分割分周器を使用することも可能であり、ＶＣＯ１１２からのフィードバック信号のＮ倍に等しい周波数を有する高周波フィードバック信号４００からのＶＣＯ１１２からのフィードバック信号を生成できる。ここで、Ｎは３より大きな数である。第７実施形態に対する第８補足実施形態として、図５５に示すように、ＶＣＯ１１２からの直交フィードバック信号のＮ個のコピーを生成するために、高周波フィードバック信号４００を使用できる。ＶＣＯ１１２からの各直交フィードバック信号を、非線形周波数比較器の基準信号１１０の３倍の周波数を有する高周波基準比較信号２６１と比較する。この設計では、周波数比較のために合計３＊Ｎ個のＰＦＤが必要であり、Ｎ個の非線形周波数比較器からのＮ個の決定出力１２３からの過半数に基づいて最終周波数比較出力１２３を生成するために、各Ｎ個の非線形周波数比較器からのＮ個の決定出力１２３を合計するためにＮビット加算器６４０も必要である。ＶＣＯからの高周波フィードバック信号の周波数は、Ｎ＊Ｆｒｅｆに等しくなければならない。Ｎの数が増加すると、使用するハードウェアの数が急速に増えるにもかかわらず、この設計は、とても独特な効果を奏する。その効果とは、各非線形周波数比較器がＦｒｅｆ１１０の低い周波数で作動されることができ、その一方で、周波数比較の最終の決定はＮ＊Ｆｒｅｆの割合でなされるというものである。このユニークな設計によれば、周波数比較がより遅い速度で起こっている場合であっても、急速に周波数比較出力を生成できる。この設計は、位相ロックループに今日使用される少数分周（fractional-N）技術のように小さい周波数ステップでさえ、ＶＣＯの周波数が迅速にスイッチされることができる周波数ロックループアプリケーションにとって非常に有用である。
【０１４８】
図５５に示す非線形周波数比較器２１６の設計における数Ｎは、好ましくは奇数である。そうすれば、Ｎビット加算器６４０の合計を０からＮの範囲とすることができる。その結果、周波数比較の決定しきい値は、正確に（Ｎ＋ｌ）／２に設定され、周波数決定に曖昧性がない。
【０１４９】
図５５に示すようにＮ個の非線形周波数比較器２１６を使用している非線形周波数比較器の設計も、過半数からデジタルバイポーラの決定出力１２３を生成する代わりに、Ｎビット加算器６４０の合計から、線形の重みづけられたエラー出力を生成することによって、Ｎ個の非線形周波数比較器を使用する線形周波数検出器に変えることができる。Ｎビット加算器６４０からのエラー出力に重み付けるには、多くの可能な方法が考えられる。たとえば、Ｎビット加算器６４０のエラー出力への線形重み関数を生成できる。これによって、線形周波数検出器からのエラー出力は、Ｎビット加算器６４０の合計に従って、線形的に増加する。Ｎ非線形周波数比較器を使用する線形周波数検出器からの線形エラー出力は、それから、エラー出力と等しい固定定数基準（fixed constant reference）によって減じられる。エラー出力は、Ｎビット加算器６４０の合計がＮ／２であるときに、Ｎ非線形周波数比較器を使用する線形周波数検出器によって生成される。Ｎ非線形周波数比較器と固定定数基準との誤差は、Ｎ個の非線形周波数比較器を使用する線形周波数検出器からの所望の最終線形エラー出力である。この線形周波数検出器については、デジタルの完全な周波数復調器、または、小さい周波数ステップでも常に迅速に正確な周波数出力を生成する少数分周周波数シンセサイザを造ることができる。
【０１５０】
Ｎ個の非線形周波数比較器を用いてこの線形周波数検出器を造るために、Ｎは２Ｋ−１に等しくなければならない。そうすれば、Ｎビット加算器６４０の合計は、０から２Ｋ−１の範囲となり、Ｓ０、Ｓ１、Ｓ２．．．ＳＫ−１からＫビットで表される。Ｎビット加算器６４０の線形重み関数は、Ｓ０にとって１、Ｓ１にとって２、Ｓ２にとって４、ＳＫ−１にとって２Ｋ−１などであり、固定定数基準は、（２Ｋ−１）／２である。したがって、Ｎビット加算器６４０の合計は、０から２Ｋ−１の範囲の出力を生成し、Ｎ非線形周波数比較器を使用する線形周波数検出器から最終の線形エラー出力は、−（２Ｋ−１）／２から（２Ｋ−１）／２になり、Ｎ非線形周波数比較器を使用するこの線形周波数検出器の変換特性は、２Ｋ−２分離、等間隔の上昇ステップが線形上昇傾斜を取り替えることを除いて、図３７に示す変換特性と類似する。
【０１５１】
クロックの周波数拡散
拡散スペクトラムクロック発生装置にとって、全ての動作条件を通じて、一定の周波数を維持することは非常に重要である。残念なことに、クロックの周波数拡散は、多くの要素、たとえば製造工程バリエーション、温度および電圧バリエーションに起因して、大いに変化しうる。これらの要素は、クロックの周波数拡散に影響を与える。一定の周波数拡散を維持するために、拡散スペクトラムクロックの周波数拡散を制御する自動フィードバック制御ループを実行することは、非常に望ましい。
【０１５２】
周波数拡散を制御するフィードバック制御ループを実行するために、フィードバック信号を提供するための非線形周波数比較器と、周波数拡散を調整するための手段とが必要である。幸運にも、自動フィードバック制御ループに必要な全ての構成は手に入る。たとえば、図４０に示す代表的な非線形周波数ロックループを使用でき、または、図１３および１４に示すように拡散スペクトラムクロック発生装置としてプログラマブル分周器を有する非線形到着時間ロックループを使用できる。プログラマブル分周器を変更することによって、クロックの拡散を簡単に調整できる。または、エラー比較器のための出力ドライバとして、調節可能な出力電流を有し、電荷ポンプ出力電流を変化させることによってクロックの拡散を制御する電荷ポンプが使用できる。周波数拡散が制限の範囲内であるかどうか調べるための非線形周波数比較器も必要である。クロック周波数の拡散が周波数拡散制御サイクルの範囲内の周波数制限を上回る場合、プログラム可能な分周器の分周比を減少させて、または、周波数拡散を低減するためにエラー比較器からループフィルタへの充放電電流を減らす。クロック周波数の拡散が周波数制御サイクルの全周期中の周波数拡散の制限範囲内にある場合、プログラム可能な分周器の分周比を増加させて、または、周波数拡散を増幅するためにループフィルタへの充放電電流を増やす。結局、クロックの周波数拡散が制御されるとき、プログラマブル分周器は、常に２つの数の間で切り換えられ、または、電荷ポンプからの電流出力は絶え間なく２つの設定の間で切り換えられる。周波数拡散制御サイクルは、非常に長い期間、たとえば１秒を有することができる。その理由は、時々、周波数制限比較の結果をチェックして、周波数分割または電荷ポンプ出力電流を調整するだけでよいからである。こうして、クロックの周波数拡散を制御する工程は、拡散スペクトラムクロックを生成する非線形フィードバック制御ループの動作を妨げない。
【０１５３】
実験結果
拡散スペクトラムクロック発生のさまざまな技術を示すための実験回路を作成した。フィードバックモジュール１０５として同じＶＣＯを使用する非線形到着時間ロックループと非線形周波数ロックループの両方は容易に実行されるので、これらの２つの方法は、拡散スペクトラムクロック発生装置として最も望ましいものである。非線形周波数ロックループは、常にデッドゾーンなく正確にエラー出力１２３を生成する点で好ましいが、通常非線形到着時間ロックループよりも多くのハードウェアを必要としてしまうので、上記２つの設計にはほとんど差がない。非線形振幅ロックループおよび非線形位相ロックループは、非線形フィードバックモジュール１０５が使われない限り、単一の周波数で作動されなければならず、通常周波数拡散の代わりに位相拡散を生成するので、通常、他の設計よりも好ましくない。
【０１５４】
ＡＣＴＥＬからのフィールドプログラマブルゲートアレイ４２ＭＸ１６が、全ての論理ゲートを回路に提供するために使われた。４２ＭＸ１６は、論理回路の設計を非常に簡単にするように、全ての論理ゲートとフリップフロップを駆動するために２つのグローバル内部クロックバッファを有する。ミニサーキット社モデルの市販のＶＣＯモジュール、ＪＴＯＳ−１ＯＯが、ループのフィードバックモジュールとして使われた。ＶＣＯは、０−５Ｖから調整されるときに、４８から５９Ｍｈｚまで振動できる。２０００ｐｆのバイパスコンデンサは、ＶＣＯ同調入力でＶＣＯモジュール内部に含まれる。実験回路の概要図は、図５６に示す通りである。ＦＰＧＡとＶＣＯを除いて、試験回路にはほんの少しの部材だけが使用される。ループフィルタは、部品を少なくするために、電荷ポンプのためのバイアスを提供するＯＰＡＭＰを使用しないシンプルなＲＣ低域フィルタでできている。異なる拡散技術のパフォーマンスを比較しているだけであるので、バイアスがないシンプルなループフィルタを使用するためにショートカットを利用できる。その結果、ＶＣＯは、試験周波数が５３.０８Ｍｈｚで固定されるように、ＶＣＯは電荷ポンプからバランス充放電電流を維持するために２．５Ｖの固定されたバイアスで作動されることができるだけである。
【０１５５】
ループフィルタは、１００ｋΩの抵抗と、４７０ｐｆの外部コンデンサでできている。１００ｋΩの抵抗は、電荷ポンプ出力を２５ｕＡに制限する。インバータでできている増幅器が、ＶＣＯ出力からの信号を増幅するために、１〜４ボルトの間の電圧振幅を伴うレベルまで使用されるので、ＶＣＯ出力からの信号がＦＰＧＡを駆動する。
【０１５６】
６つの異なる非線形比較器が、ＦＰＧＡに組み込まれる。１．図１５に示す到着時間比較器（Ａ１）。２．図１８に示すように、到着時間比較器は、両頭の出力を有する（Ａ２）。３．図１５に示す到着時間比較器は、９ビットシフトレジスタを有する付加的なデジタルフィルタによって構成され、９ビットシフトレジスタの合計に基づいて決定を生成する。それは、合計が８より大きい場合だけ、電流をＬ状態からＨ状態に変えることができ、合計が１より少ない場合だけ、電流をＨ状態からＬ状態に変えることができる。このフィルタは、少なくとも７つの基準比較クロック周期をループ遅延に加える（Ａ３）。４．周波数比較器は、図４４に示すように基準周波数の１／３で作動される（Ｆ１）。５．周波数比較器は、図４４に示すように基準周波数の１／３で実行し、Ａ３と同じ決定フィルタを有する（Ｆ２）。６．周波数比較器は、図５４に示すように、最終の決定を生成するために、３つの低周波数ＶＣＯ信号を使用する。
【０１５７】
ＶＣＯの周波数拡散は、２つの条件、低周波数拡散および高周波数拡散で測定された。周波数拡散は、フィードバック信号パスのための異なる分周期を用いて変更された。他のいかなる試行も周波数拡散を調整するためにされず、周波数拡散はループ遅延時間によって完全に決定された。
【０１５８】
結果は次の通りである。
【０１５９】
１．低周波数拡散。４分割分周器が基準信号とＶＣＯからの信号の両方に使用され、到着時間ロックループのために比較周波数が現在１３.２７Ｍｈｚである。
【０１６０】
【表１】
2009515488.tif 000003
【０１６１】
２．高周波数拡散。追加的な４分割分周器が基準信号とＶＣＯからの信号の両方に使用され、到着時間ロックループのために比較周波数が現在３.３２Ｍｈｚである。
【０１６２】
【表２】
2009515488.tif 000004
【０１６３】
上記の結果から、両頭の出力（Ａ２）を有する到着時間比較器と、周波数比較（Ｆ３）のための９つのＰＦＤを使用する周波数比較器の設計とは、全設計の中で最良の２つであることが極めて明確である。
【０１６４】
シングルエンドの主力（Ａ１）は、たとえばＡ３の設計になるように、より多くの機械的遅延がループに加えられない限り、クロックを拡散するのに適していない。Ａ１の設計は、決定閾値の周辺の不確実な範囲で、早くてノイズが多い決定を単に生成しすぎる。
【０１６５】
１つの周波数比較器を使用する代わりに、３つの周波数比較器を使用することは、Ｆ１からＦ３の結果を比較する際に、４ｄｂによって拡散ロスを改善することもできる。これは、周波数拡散がよりランダムで均一に分布されるように、３つの周波数比較器の設計を有するＶＣＯの周波数拡散が３つの独立周波数ノイズソースにより生成されるからである。３つの非線形周波数比較器を使用する設計にとって、各ノイズソースからのノイズに相関関係がないので、全ノイズ出力は無相関のノイズ出力の３倍に等しい。１つの非線形周波数比較器だけを使用する設計を除けば、全ノイズ出力は常に高くなるように、相関性があるノイズ出力の３倍に等しい。
【０１６６】
非線形到着時間ロックループと周波数ロックループを使用する拡散スペクトラムクロックは、三角形変調を伴う現在の技術よりもよい３０ｄｂ以上の４５ｄｂと同等の大きな拡散ロスを有するクロックを生成できる。拡散ロスがそれほど高くなることができる理由は、クロックが通常は一つの周波数や位相に留まらず、ＶＣＯに対する最終エラー訂正出力１１５の変調信号の振幅、周期および位相はランダムである。非線形到着時間ロックループのあらゆる変調サイクルは異なる。全変調サイクルは、ランダムな位相を伴うランダムな周波数で始まり、他のランダムな位相を伴うランダムな周波数で終わる。その結果、放射されたクロックエネルギーは、３００Ｈｚと同等に低い小バンド幅を有するビデオフィルタでしか測定されない。三角形変調を伴う従来の拡散スペクトラムクロックにとって、変調信号を保存するのに十分であるので、１００Ｋｈｚのバンド幅を有するビデオフィルタが通常使われる。非線形フィードバック制御ループを使用する拡散スペクトラムクロック生成器かなかったら、スペクトラムが薄すぎるので、１００Ｋｈｚの小さい時定数を伴うビデオフィルタ中に保存されるものがない。小さいバンド幅を伴うビデオフィルタは、放射されたクロック信号の平均出力を測定する唯一の方法である。
【０１６７】
周波数拡散が大きい場合、拡散スペクトラムクロックの変調周波数は１０Ｋｈｚ少なくなる。伝統的に、変調信号の周波数が可聴範囲外にあるように、拡散スペクトラムクロックの変調周波数は３０Ｋｈｚよりも高くなるように選ばれる。非線形フィードバック制御ループの変調信号が現在ランダムノイズであるので、固定周波数を伴う信号の代わりに、ノイズが多い変調信号は、可聴範囲内の通常のノイズのように振る舞うので、たとえ可聴範囲内にあるとしても、顕著な影響がない。
【０１６８】
周波数の拡散が大きいときに、クロックの拡散は最も効果的であり、ＶＣＯからの信号に対するサイクルスリップは容易に生成されることができる。周波数拡散は、クロックエネルギーを−４０ｄｂよりも低く低減するために、少なくとも３％を超える必要がある。小さい拡散は、サイクルスリップを引き起こすのに十分な時間を有さないので、現在の技術よりもはるかに良いけれども、クロックのエネルギーがまだ集中する。これは、小さな周波数拡散、たとえば、たった０．５％の周波数拡散を必要とするアプリケーションにとって問題である。効果的なランダム拡散を伴うこのような小さい周波数拡散要求を生成するために、追加のいくつかの作業を経る必要がある。
【０１６９】
効果的なランダム拡散を小さい周波数拡散クロック信号に提供する一つの方法は、最初に、より高いパーセンテージの周波数拡散を有する高い周波数クロック信号を生成する周波数混合器を使用し、それから、図５７に示すように所望の周波数拡散を有する所望のクロック周波数を有する出力を生成するために、高周波数クロック信号を小さく分割するための分周器を使用することである。最初に、Δｆの周波数拡散を有する低周波数クロック信号Ｆｏｕｔと周波数拡散を有しないが所望の低周波数クロック信号Ｆｏｕｔ１０９のＮ−１倍と等しい周波数を有する高周波数クロック信号とを生成するとして、これらの２つの信号を混合するために周波数混合器６１２を使用する場合、該混合器の出力からのΔｆ周波数拡散を有する所望の低周波数クロック信号の周波数のＮ倍の高周波数クロック信号を抽出できる。それから、所望の周波数Ｆｏｕｔ１０９を有するクロックを生成するために、Ｎ分割分周器６１６を使用でき、その所望のクロックの周波数拡散は、たったΔｆ／Ｎになる。５％の周波数拡散を伴う低周波数クロックの最初の拡散ロスが−４５ｄｂで、Ｎ＝１０が選択されたとして、０．５％の拡散を伴う所望のクロックの拡散ロスは、−３５ｄｂとなり、これは、現在の技術によって生成される拡散ロスよりもまだ高い。この方法は、多くのハードウェアを必要とするが、それは優れた拡散ロスを有する低い拡散クロックを与えるものではない。
【０１７０】
小さい周波数拡散を有する拡散スペクトラムクロックのための拡散ロスを増やす他の方法は、作為的にサイクルスリップを加えることになっている。上述のように、最終エラー訂正出力信号１１５の拡散変調信号をリセットできるので、最終エラー訂正出力１１５上の変調信号の振幅、周波数および位相は完全にランダムである。小さい周波数拡散を伴う拡散スペクトラムクロック発生装置にとって、最終エラー訂正出力信号１１５の拡散がサイクルスリップを生成するのに十分長くないので、最終エラー訂正出力信号１１５の変調信号の振幅は、小さい範囲で変動できるだけなので、拡散ロスは小さい。幸運にも、非線形フィードバック制御ループ１１６および１２０が振動位相５６４において作動されるときに、閉ループゲインの極性が無関係であるという事実を利用することによって、サイクルスリップは、拡散スペクトラムクロック発生装置に作為的に加えられることが可能である。閉ループゲインの極性が無関係であるので、決定出力信号１２３の極性が逆転されても、非線形フィードバック制御ループ１１６および１２０はまだ振動できる。決定出力信号１２３の極性を逆転させることは、それが最終エラー訂正出力１１５の拡散変調信号に非同期的およびランダムに起こったときに、拡散スペクトラムクロック発生装置に多くの短周波数拡散を生成できる。これは、最終のエラー訂正信号１１５上の変調信号のリセットによって生じる短周波数拡散と同様である。決定出力信号１２３の極性を逆転させることは、実質的に、最終エラー訂正出力１１５の拡散変調波形を生成するための方向をフィードバックモジュール１０５の方に逆転させることである。その結果、最終のエラー訂正信号１１５の変調信号の振幅は、ゼロと最終エラー訂正出力１１５の拡散変調信号のピークとの間でランダムであり、最終エラー訂正出力１１５の拡散変調波の周波数と位相の両者もランダムであるので、拡散ロスが非常に増加する。図５８および図５９は、拡散ロスを増加する人為的なサイクルスリップを生成する決定出力信号１２３にスイッチングするランダムな極性を有する非線形フィードバック制御ループを使用する拡散スペクトラムクロック発生装置のブロック図である。これらのブロック図では、フォワードモジュール１６３を駆動する最終の決定出力信号６０４として、単極−双投式スイッチ６００が、通常の決定出力信号１２３または逆転した決定出力信号の一方を選択するために使用される。スイッチ６００の動作と最終の決定出力６０４の状態とは、ランダムチップ発生装置６０２からの出力信号の状態により決定される。ランダムチップ発生装置６０２は、ランダムにＨおよびＬ状態を切り換える一連のデジタル信号を生成する。スイッチ６００は、ランダムチップ発生装置６０２からの出力信号がＬであるとき、通常の決定出力１２３を最終の決定出力６０４として選択し、ランダムチップ発生装置６０２からの出力信号がＨであるとき、逆転した決定出力を最終の決定出力６０４として選択する。最終エラー訂正出力１１５の拡散変調信号からフィードバックモジュール１０５までの期間よりも長く、スイッチ６００は、通常、ＨまたはＬの一方のレベルに留まる。
【０１７１】
図５８および図５９に示すような、非線形フィードバック制御ループ６０６および６０８を使用する拡散スペクトラムクロック発生装置に人為的にサイクルスリップを付加する技術は、拡散ロスを増加させる他の技術を用いて他の拡散スペクトラムクロック発生装置にも同様に適用できる。この技術から簡単に恩恵を受ける一つの技術は、クロックを拡散するためにルックアップテーブルを使用する技術である。この技術では、クロックに対する周波数拡散量は、ルックアップテーブルに格納されている公式によって決定され、拡散クロックは、ＶＣＯを調節するための所望の拡散変調信号を生成するテーブルに格納された公式を順番にクロックアウトし、ＶＣＯへの拡散変調信号は通常、反復的な決定性信号である。反復的な決定性信号を用いても、ルックアップテーブルに格納される公式をクロックアウトする方向をランダムに反転することによって、サイクルスリップは追加されることができるので、ルックアップテーブルに格納される拡散変調信号をクロックアウトするためのクロック信号の方向を逆転することは、多くの周波数拡散を生成し、その決定性変調信号の振幅、周波数および位相がランダムになる。その結果、最終エラー訂正出力１１５の拡散変調信号の振幅は、ゼロと反復的な決定性拡散変調信号のピークとの間でランダムになり、拡散変調波形の周波数および位相もランダムとなり、したがって、拡散ロスが非常に増加する。
【０１７２】
最終エラー訂正出力１１５の拡散変調機能を生成するために、拡散スペクトラムクロック発生装置のフィードバックモジュール１０５に、ランダムに方向を逆転させることは、フィードバックモジュール１０５への最終エラー訂正出力１１５上の拡散変調信号がランダムであるか決定的であるかに関わらず、拡散スペクトラムクロック発生装置の拡散ロスを増やすためのランダム拡散を生成するのに効果的な方法である。
【０１７３】
Ｆ１とＦ３との結果を比較すると、より多くの周波数比較器を使用することが拡散ロスを改善できることは、全く明白である。理論的には、より多くの周波数比較器を使う程、拡散ロスは更に改善されることができる。拡散ロスの改善は、Ｎが最終の完全な非線形周波数比較器２１６のために使用される非線形周波数比較器の数である場合、ｌｏｇ１０（Ｎ）に比例していなければならない。したがって、図５５に示す設計は、より多くのハードウェアを要求するが、非線形周波数比較器２１６のための最高の設計である。この設計において、最終の決定出力１２３は、Ｎ個の非線形周波数比較器の出力からの多数決に基づくバイナリ出力である。
【産業上の利用可能性】
【０１７４】
ＰＣ、ラップトップ、プリンタ、デジタルカメラおよび携帯電話などの一般電子機器の分野では、クロックとその高調波からの誤った放射のＦＣＣ要求に受かるために十分な拡散を提供する間でさえも、最小量の周波数拡散しか伴わない安定クロックに対する大きな要求がある。これらの製品は、価格が低い製品をより短い時間で市場に提供することによって、本発明から多大な利益を受ける。
【図面の簡単な説明】
【０１７５】
【図１】三角形変調信号およびランダムブロードバンドノイズを伴う一般的なクロック拡散を示す図である（従来技術）。
【図２】線形のフィードバック制御ループの構成要素を示す図である。
【図３】線形のフィードバック制御ループの最終エラー訂正出力の変換特性を示す図である。
【図４】従来の線形のフィードバック制御ループを示すブロック図である（従来技術）。
【図５】拡散スペクトラムクロック発生装置の好適な実施形態として、非線形エラー比較器を用いる非線形フィードバック制御ループを示すブロック図である。
【図６】拡散スペクトラムクロック発生装置の他の実施形態として、線形のエラー検出器と無限ゲイン（infinite gain）を伴う増幅器を用いる非線形フィードバック制御ループを示すブロック図である。
【図７】非線形フィードバック制御ループの最終エラー訂正出力の変換特性を示す図である。
【図８】１次非線形フィードバック制御ループの取得動作（acquisition behavior）を示す図である。
【図９】非線形フィードバック制御ループのゲインの変換特性を示す図である。
【図１０】第１実施形態として、非線形振幅比較器を有する非線形振幅ロックループを用いる基本的な拡散スペクトラムクロック発生装置のブロック図である。
【図１１】第２実施形態として、非線形到達時間比較器を有する基本的な非線形到達時間ロックループを用いる拡散スペクトラムクロック発生装置のブロック図である。
【図１２】第３実施形態として、線形到達時間検出器と無限ゲインを伴う増幅器を有する基本的な非線形到達時間ロックループを用いる拡散スペクトラムクロック発生装置のブロック図である。
【図１３】非線形到達時間比較器と周波数分割器を伴う非線形到達時間ロックループを用いる一般的な拡散スペクトラムクロック発生装置を示す図である。
【図１４】線形到達時間検出器と周波数分割器を伴う非線形到達時間ロックループを用いる一般的な拡散スペクトラムクロック発生装置を示す図である。
【図１５】第２実施形態に対する第１補足実施形態として具体的な非線形到達時間比較器を示す図である。
【図１６】第２実施形態に対する第２補足実施形態として簡略化した非線形到達時間比較器を示す図である。
【図１７】図１６に示すからの最終エラー訂正出力の変換特性を示す図である。
【図１８】第２実施形態に対する第３補足実施形態としてデッドゾーンを伴う正確な非線形到達時間比較器の系統図である。
【図１９】２次到達時間ロックループの取得動作を示す図である。
【図２０】第３実施形態に対する第１補足実施形態としてデッドゾーンを伴う線形到達時間検出器の系統図である。
【図２１】第３実施形態に対する第２補足実施形態としてデッドゾーンを伴わない一般的な線形到達時間検出器の系統図である。
【図２２】第３実施形態に対する第３補足実施形態としてデッドゾーンを伴うシングルエンド電荷ポンプ出力ドライバを用いる線形到達時間検出器の系統図である。
【図２３】第３実施形態に対する第４補足実施形態としてデッドゾーンを伴わないシングルエンド電荷ポンプ出力ドライバを用いる線形到達時間検出器の系統図である。
【図２４】第４実施形態として、線形位相検出器と無限ゲインを伴う増幅器を有する非線形位相ロックループを用いる拡散スペクトラムクロック発生装置のブロック図である。
【図２５】線形位相検出器としての排他的論理和（ＥＸＯＲ）ゲートを示す図である。
【図２６】線形位相検出器としての排他的論理和ゲートの変換特性を示す図である。
【図２７】第４実施形態に対する第１補足実施形態として一般的なデジタル線形位相検出器を示す図である。
【図２８】図２７に示すデジタル線形位相検出器のタイミング図である。
【図２９】図２７に示すデジタル線形位相検出器の変換特性を示す図である。
【図３０】第５実施形態として非線形位相比較器を伴う非線形位相ロックループを用いる拡散スペクトラムクロック発生装置のブロック図である。
【図３１】第５実施形態に対する補足実施形態として非線形到達時間比較器を用いる非線形位相比較器の系統図である。
【図３２】図３１に示す非線形位相比較器を用いる非線形到達時間比較器を示す図である。
【図３３】非線形位相比較器のリセットクロックのためのタイミング図である。
【図３４】第４実施形態に対する第２補足実施形態として到達時間比較器を用いる線形位相検出器を示す系統図である。
【図３５】第６実施形態として、線形周波数検出器と無限ゲインを伴う増幅器を有する非線形周波数ロックループを用いる拡散スペクトラムクロック発生装置のブロック図である。
【図３６】第７実施形態として、非線形周波数比較器を有する非線形周波数ロックループを用いる拡散スペクトラムクロック発生装置のブロック図である。
【図３７】線形周波数検出器の出力特性を示す図である。
【図３８】電流周波数検出器の系統図である（従来技術）。
【図３９】図３８に示す電流周波数検出器のタイミング図である。
【図４０】周波数比較器と周波数分割器を伴う一般的な非線形周波数ロックループを用いる拡散スペクトラムクロック発生装置を示す図である。
【図４１】電荷ポンプ出力ドライバを伴う基本的な位相−周波数検出器の系統図である（従来技術）。
【図４２】図４１に示す基本的なＰＦＤのタイミング図である。
【図４３】第７実施形態に対する第１補足実施形態として２つのＰＦＤを用いる非線形周波数比較器の系統図である。
【図４４】第７実施形態に対する第２補足実施形態としてシフトレジスタと加算器を伴う３つのＰＦＤを用いる非線形周波数比較器の系統図である。
【図４５】代表的なワンショットの系統図である（従来技術）。
【図４６】第７実施形態に対する第３補足実施形態として、決定モジュールとしてステートマシンを用いる非線形周波数比較器の系統図である。
【図４７】図４６のステートマシンを設計するためのアルゴリズムを示す図である。
【図４８】第７実施形態に対する第４補足実施形態として、飽和カウンタを伴う周波数決定モジュールを用いる非線形周波数比較器の系統図である。
【図４９】２つの飽和カウンタを用いる周波数決定モジュールのブロック図である。
【図５０】第７実施形態に対する第５補足実施形態として、シフトレジスタと加算器を伴う４つのＰＦＤを用いる非線形周波数比較器の系統図である。
【図５１】第７実施形態に対する第６補足実施形態として、シフトレジスタおよび加算器と圧縮ワンショットを伴う４つのＰＦＤを用いる非線形周波数比較器の系統図である。
【図５２】圧縮ワンショット出力を生成する回路の系統図である。
【図５３】非線形周波数ロックループの取得動作を示す図である。
【図５４】第７実施形態に対する第７補足実施形態として、３つの非線形周波数比較器を用いる完全非線形周波数比較器を示すブロック図である。
【図５５】第７実施形態に対する第８補足実施形態として、Ｎ非線形周波数比較器を用いることによる高速非線形周波数比較器を示すブロック図である。
【図５６】テストボードの系統図である。
【図５７】周波数ミキサおよび分割器を使用することによって小さな周波数拡散を伴うクロックの拡散ロスを改良することを示すブロック図である。
【図５８】人工的サイクルスリップを加えることによって小さな周波数拡散を伴う非線形比較器を使用する非線形フィードバック制御ループから生成された拡散スペクトラムクロック信号の拡散ロスを改良することを示すブロック図である。
【図５９】人工的サイクルスリップを加えることによって小さな周波数拡散を伴う無限ゲインを伴う増幅器を使用する非線形フィードバック制御ループから生成される拡散スペクトラムクロック信号の拡散ロスを改良することを示すブロック図である。
【符号の説明】
【０１７６】
１００、１１６、１２０  フィードバック制御ループ、
１０１  エラー検出器、
１０２  拡散ロス、
１０３  差分ブロック、
１０４  フィードバック制御ループ、
１０５  フィードバックモジュール、
１０６  ループフィルタ、
１０７  ゲインブロック、
１０９  拡散スペクトラムクロック出力、
１１０  基準信号、
１１１  分周器、
１１２  フィードバック出力、
１１３  開ループゲイン、
１１４  エラー入力、
１１５  エラー訂正信号、
１１７  エラー出力、
１１８  エラー比較器、
１１９  フリップフロップ、
１２２  フリップフロップ、
１２３  デジタル決定出力、
１２４  フリップフロップ、
１２５  基準電圧、
１２６  ＡＮＤゲート、
１２７  ソーシング電荷ポンプ、
１２８  リセット信号、
１２９  シンキング電荷ポンプ、
１３０  無限ゲインを伴う増幅器、
１３１  振幅制限増幅器、
１３５  拡散スペクトラムクロック発生装置、
１３６  ＡＮＤ論理ゲート、
１３７  フィードバックモジュール、
１３８  ＯＲ論理ゲート、
１３９  振幅比較器、
１４０  ＯＲ論理ゲート、
１４１  ＡＮＤ論理ゲート、
１４２  極性選択モジュール、
１４４  極性決定出力、
１４５  排他的ＯＲゲート、
１４６  片端電荷ポンプ、
１４８  非線形到着時間比較器、
１４９  両端電荷ポンプ、
１５０  拡散スペクトラムクロック発生装置、
１５１  非線形到着時間ロックループ、
１５２  拡散スペクトラムクロック発生装置、
１５５  線形到着時間検出器、
１５６  出力ラッチ、
１５８  遅延バッファ、
１５９  決定フリップフロップ、
１６０  不確実性時間枠、
１６１  拡散ロス、
１６３  フォワードモジュール、
１６６  非線形位相ロックループ、
１６９  非線形到着時間比較器、
１７０  アナログ線形位相検出器、
１７０  線形位相検出器、
１７１  非線形位相ロックループ、
１７２  可変遅延回路、
１７２  線形可変遅延回路、
１７４  デジタル、
１７４  デジタル線形位相検出器、
１７６  非線形位相比較器、
１７８  線形位相検出器、
１８０  線形到着時間検出器、
１８１  決定出力ラッチ、
１８２  到着時間検出器、
１８３  極性ラッチ出力、
１８４  サンプリングクロック、
１８７  位相検出器出力、
１８８  平均化コンデンサ、
１８９  到着時間比較器、
１９０  到着時間比較器、
１９２  奇数クロック、
１９４  デジタル線形周波数検出器、
１９６  非線形周波数ロックループ、
１９９  偶数クロック、
２００  デジタル周波数比較器、
２０８  デジタル周波数比較器、
２１３  拡散スペクトラムクロック発生装置、
２１４  拡散スペクトラムクロック発生装置、
２１６  非線形周波数比較器、
２１９  フリップフロップ、
２２０  非線形周波数比較器、
２２１  フリップフロップ、
２２２  トリガー信号、
２２３  ビート信号、
２２４  ワンショット、
２２６  シフトレジスタ、
２２８  加算器、
２３０  制御、
２３１  ビットシフトレジスタ、
２３２  モジュール、
２３３  ビット加算器、
２３４  モジュール、
２３７  マルチプレクサ、
２３９  ラッチ、
２５０  イネーブル信号、
２５６  入力、
２５８  リセット出力信号、
２６０  分周器、
２６１  基準クロック信号、
２６２  ワンショット、
２６４  出力ラッチ、
３０５  直交モジュール、
３０７  リセットモジュール、
３０９  決定回路、
３１６  フリップフロップ、
３２０  分割分周器、
３３０  ステートマシン、
４００  高周波フィードバック信号、
４０４  出力、
４０６  カウンタ、
４０８  イネーブル出力信号、
４１０  シフトレジスタ、
４３０  決定モジュール、
５４２  サイクルスリップフェーズ、
５４２  取得フェーズ、
５６４  振動フェーズ、
５６４  振動位相、
６００  スイッチ、
６００  双投式スイッチ、
６０２  ランダムチップ発生装置、
６０４  決定出力、
６０６  非線形フィードバック制御ループ、
６１２  周波数混合器、
６１６  分割分周器、
６４０  ビット加算器。
【図１】
2009515488.tif 000005
【図２】
2009515488.tif 000006
【図３】
2009515488.tif 000007
【図４】
2009515488.tif 000008
【図５】
2009515488.tif 000009
【図６】
2009515488.tif 000010
【図７】
2009515488.tif 000011
【図８】
2009515488.tif 000012
【図９】
2009515488.tif 000013
【図１０】
2009515488.tif 000014
【図１１】
2009515488.tif 000015
【図１２】
2009515488.tif 000016
【図１３】
2009515488.tif 000017
【図１４】
2009515488.tif 000018
【図１５】
2009515488.tif 000019
【図１６】
2009515488.tif 000020
【図１７】
2009515488.tif 000021
【図１８】
2009515488.tif 000022
【図１９】
2009515488.tif 000023
【図２０】
2009515488.tif 000024
【図２１】
2009515488.tif 000025
【図２２】
2009515488.tif 000026
【図２３】
2009515488.tif 000027
【図２４】
2009515488.tif 000028
【図２５】
2009515488.tif 000029
【図２６】
2009515488.tif 000030
【図２７】
2009515488.tif 000031
【図２８】
2009515488.tif 000032
【図２９】
2009515488.tif 000033
【図３０】
2009515488.tif 000034
【図３１】
2009515488.tif 000035
【図３２】
2009515488.tif 000036
【図３３】
2009515488.tif 000037
【図３４】
2009515488.tif 000038
【図３５】
2009515488.tif 000039
【図３６】
2009515488.tif 000040
【図３７】
2009515488.tif 000041
【図３８】
2009515488.tif 000042
【図３９】
2009515488.tif 000043
【図４０】
2009515488.tif 000044
【図４１】
2009515488.tif 000045
【図４２】
2009515488.tif 000046
【図４３】
2009515488.tif 000047
【図４４】
2009515488.tif 000048
【図４５】
2009515488.tif 000049
【図４６】
2009515488.tif 000050
【図４７】
2009515488.tif 000051
【図４８】
2009515488.tif 000052
【図４９】
2009515488.tif 000053
【図５０】
2009515488.tif 000054
【図５１】
2009515488.tif 000055
【図５２】
2009515488.tif 000056
【図５３】
2009515488.tif 000057
【図５４】
2009515488.tif 000058
【図５５】
2009515488.tif 000059
【図５６】
2009515488.tif 000060
【図５７】
2009515488.tif 000061
【図５８】
2009515488.tif 000062
【図５９】
2009515488.tif 000063
【国際調査報告】
2009515488.tif 000064