(57)【要約】本発明はマトリクス平面ディスプレイアクティブプレートを製造する方法に関するものであり、各セルが電極プレート（１）を備え、そのプレートはトランジスタ（２）により第１導電ラインに接続されており、各セルの位置にある各第１導電ラインが有している絶縁体に覆われた隆起部（１１）を形成するステップと、各隆起部の端部をエッチングまたは多孔質化するステップと、エッチングまたは多孔質化された各端部に、VLS工程を用いてp-i-pまたはn-i-n半導体構造を成長させるステップと、該半導体構造の開放端にコンタクトを設置し、前記半導体構造の中央部分にゲートを形成するステップとを有することを特徴とする。
2009501347.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ（２；８２）により第１導電ラインに接続されている電極プレート（１；８１）を各セルが備えている平面マトリクスディスプレイスクリーンのアクティブプレートを製造する方法において、
各第１導電ラインが有する絶縁材により覆われた突設部（１１；９２）を各セルの位置に形成するステップと、
各突設部の端部をエッチングまたは多孔質化するステップと、
例えばVLS法を用いて、PIPまたはNIN半導体構造をエッチングまたは多孔質化された前記各端部に横方向に成長させるステップと、
前記半導体構造の開放端にコンタクトを形成し、前記半導体構造の中央部にゲートを形成するステップとを含むこと
を特徴とするアクティブプレートを製造する方法。
【請求項２】
前記第１導電ラインの金属はアルミニウムであり、陽極酸化により前記突設部の位置が多孔質化処理されていることを特徴とする請求項１に記載の方法。
【請求項３】
前記第１導電ラインの金属はニッケルまたはモリブデンであり、絶縁部分の下部が部分的に除去されていることを特徴とする請求項１に記載の方法。
【請求項４】
各セルの位置に突設部（１１）を含んでいる前記第１導電ライン（DATA）を形成するために、グラスプレートの上に第１導電層の堆積およびエッチングを行なうステップと、
絶縁材料の層により前記構造の表面を覆うステップと、
前記突設部の端部を開放して、前記端部にトランジスタを形成するステップと、
第２導電層の堆積およびエッチングを行ない、前記電極プレート（１）を形成するステップと、
第３導電層の堆積およびエッチングを行ない、前記トランジスタのチャネル領域を覆う被覆部（１２）を有する第２導電ライン（SEL）を形成するステップ及びトランジスタの主要端子が電極プレートに接続する導電領域（１３）を形成するステップとを含むこと
を特徴とする請求項１に記載の方法。
【請求項５】
電極プレートを形成する際に、前記第２ラインが他のラインと交差する部分の上側または構造の金属被覆が形成される部分の上側に導電領域（６１，６２）を形成するステップを含むこと
を特徴とする請求項４に記載の方法。
【請求項６】
各セルの位置に突設部（１１）を含んでいる第１ラインおよび第１ラインと交差しない位置にある第２ラインの部位（７１）を、第１導電層に形成するステップと、
前記突設部の端部および上側表面を前記部位（７１）から分断するステップと、
前記突設部にトランジスタを形成するステップと、
第２導電層を配置するステップとを有し、
前記第２導電層はエッチングされて、各セルが有する前記電極プレート（１）、前記部位（７１）と接触するゲート部分および前記第２ラインの連続性を確実にするために前記部位（７１）へ相互に連結してある部分（７６）を形成していること
を特徴とする請求項１に記載の製造方法。
【請求項７】
アルミニウム線とアルミナのような誘電体とで構成された第３導電ラインが、電極プレート部分と導電ラインとの間に介在しており、
前記電極プレート（１）の一部は第３導電ライン（GND）の一部の上側に延設してあること
を特徴とする請求項１に記載の製造方法。
【請求項８】
セル毎に２個のトランジスタが、各セルの各種導電ラインが有する絶縁体で覆われている突設部から同時に形成されること
を特徴とする請求項１に記載の製造方法。
【請求項９】
トランジスタ（２；８２）により第１導電ラインに接続された電極プレート（１；８１）を各セルが含んでおり、前記トランジスタは前記第１導電ラインが有する絶縁体で覆われた突設部（１１；９２）に形成されていることを特徴とするマトリクス平面ディスプレイスクリーンのアクティブプレート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平面ディスプレイスクリーンの製造に関する。本発明はまた、特に前記ディスプレイスクリーンの製造に適応したトランジスタの構造に関する。
【０００２】
本発明は特に、液晶ディスプレイ（LCD）および近年OLEDとして示される有機発光ダイオードを用いたディスプレイなどのマトリクスディスプレイに応用される。前述のような平面ディスプレイスクリーンは、広い表面領域を有する絶縁プレート上にトランジスタを備えた画素マトリクスを支持するプレートであり、いわゆるアクティブプレートと呼ばれるプレートの形成を必要としている。一般的に、LCDは１セル当たりのトランジスタ数が１個で構成されていて、OLEDディスプレイは、少なくとも１セル当たり２個のトランジスタで構成されている。
【背景技術】
【０００３】
LCDのような、平面マトリックスディスプレイの下側のプレートまたはアクティブプレートは、一般的にガラス材料または、別の絶縁材、好ましくは透明な材料により作られた極めて大きな寸法のプレートから形成される。近年の製造技術では、極めて大きなディスプレイスクリーンを形成するために、または製造後にプレートを切断して所望の寸法のディスプレイを形成するために、寸法の一辺または両辺が１メートルより大きいガラスプレートが使われている。各下側プレートは上側プレートに対して対向配置されており、隔板により隔てられている。下側プレートと上側プレートとの間にある空間は、光学的性質を有する液晶が充填されており、光学的性質はディスプレイスクリーンの各画素の偏りに依存している。
【０００４】
図１は回路形式中に、LCD型ディスプレイのアクティブプレートが有する４個の画素を組立てたものの態様を、部分的に示している。各画素は１個の電極プレート１を含んでおり、電極プレート１はスイッチ２を介して形成されるデータライン（DATA）との接続により高電圧または低電圧に設定される。スイッチ２として近年ではMOSトランジスタが利用されており、そのゲートは選択ライン（SEL）に接続されている。電極プレート１は、ディスプレイが有する他のプレート（上側プレート）上にある他の電機子を備えているキャパシタの、第１電機子を形成するように意図されている。図１の例中で、データラインDATAは列と対応しており、選択ラインSELは行と対応している。MOSトランジスタのゲート端子、ソース端子およびドレイン端子はG、SおよびDとして表わされており、ソースとドレインの記号表示は互換性があるものとして理解される。図１の例中で、第２端子が例えばグランドラインGNDといった固定電圧に接続されている静電容量４に、ドレイン端子はまた接続されている。
【０００５】
LCDのアクティブプレートを形成する場合の難点の一つは、スイッチ２の形成にある。上述したように、このスイッチは一般的にMOSトランジスタの形式で作られる。しかしながら、このスイッチが意味している費用を考えると、トランジスタチップを各セルに配置することは考慮に値しない。
【０００６】
従って、ガラスプレート土台に直接配置した半導体層またはこのプレート土台に配置した中間層を基にしてトランジスタの製造が試みられていた。
【非特許文献１】リュウ  ケイ  ケイ、外１名(LEW K-K AL)，“蒸気−液体−固体成長により、ナノ多孔質アルミナテンプレートに合成されたシリコンナノワイヤの成長特性”(Growth characteristics of silicon nanowires synthesized by vapor-liquid-solid growth in nanoporous alumina templates) ， ジャーナル・オブ・クリスタル・グロース，エルゼビア，アムステルダム，ネーデルランド(JOURNAL OF CRYSTAL GROWTH,ELSEVIER,AMSTERDAM,NL)２００３年６月，２５４巻，ｐ．１４−２２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そのような薄膜トランジスタ（TFT）を形成するために発展した主要な技術は、現在までに２種類あり、水素化アモルファスシリコンの堆積に基づくものと、ポリシリコンの堆積に基づくものとがある。
【０００８】
水素化アモルファスシリコンの堆積により形成されたトランジスタは、形成が最も単純であり、アクティブプレートの形成に含まれるマスキングステップの回数を制限することができる。しかしながらこれらのトランジスタは、キャリアの移動度が低くなることに関連する多くの不都合を伴い、そのことによりトランジスタの速度および通電容量を制限される。さらに、水素化アモルファスシリコンは不安定な材料であり、前記トランジスタが高デューティサイクルでの利用を促されたときに、トランジスタの閾値電圧に応じて深刻なドリフトをもたらす。
【０００９】
アモルファスの前駆物質を結晶化することにより得られるポリシリコンから、トランジスタを形成することが試みられている。しかしながら、この技術は未だあまり発展しておらず、特に単結晶基板上に形成されたトランジスタと比較して、形成することが大変困難であり、不完全な性能をもたらす。
【００１０】
本発明の目的は、各セルが少なくとも１個の電極プレートおよび１個のトランジスタを備え、マトリックス内で様々なセルが結び付けられているアクティブ平面ディスプレイスクリーンプレートを形成することである。
【００１１】
本発明の他の目的は、前記トランジスタが良好な電気特性を提供する様な構造を形成することである。
【００１２】
本発明の他の目的は、ステップの数、特にマスキングステップの回数を減少させて製造可能なプレートを提供することである。
【００１３】
本発明のより一般的な目的は、絶縁層上に形成可能な電界効果型トランジスタを提供することである。
【課題を解決するための手段】
【００１４】
これらの目的を達成するために、本発明は、トランジスタにより第１導電ラインに接続されている電極プレートを各セルが備えている平面マトリクスディスプレイスクリーンのアクティブプレートを製造する方法を提供するものであり、各第１導電ラインが絶縁材により覆われた突設部を各セルの位置に形成するステップと、各突設部の端部をエッチングまたは多孔質化するステップと、エッチングまたは多孔質化された各端部に、例えばVLS法を用いて、PIPまたはNIN半導体構造を横方向で成長させるステップと、半導体構造の開放端においてコンタクトを確立し、前記半導体構造の中央の位置にゲートを形成するステップとを含んでいる。
【００１５】
本発明の実施例に従って、前記第１導電ラインの金属は、陽極酸化により前記突設部の位置に多孔質化処理されたアルミニウムである。
【００１６】
本発明の実施例に従って、前記第１導電ラインの金属は、絶縁部分の下部が部分的に除去されたニッケル、モリブデンまたは銅である。
【００１７】
本発明の実施例に従って、前記方法は、各セルの位置に突設部を含んでいる前記第１導電ラインを形成するために、グラスプレートの上に第１導電層の堆積およびエッチングを行なうステップと、絶縁材料の層により前記構造の表面を覆うステップと、前記突設部の端部を開放して、前記端部にトランジスタを形成するステップと、第２導電層の堆積およびエッチングを行ない、前記電極プレートを形成するステップと、第３導電層の堆積およびエッチングを行ない、前記トランジスタのチャネル領域を覆う覆部を有する第２導電ラインを形成するステップ及びトランジスタの主要端子が電極プレートに接続する導電領域を形成するステップとを含む。
【００１８】
本発明の実施例に従って、電極プレートを形成するステップにおいて、第２ラインが他のラインと交わる部分の上側または金属被覆の上側に導電領域を保持する方法を、さらに提供する。
【００１９】
本発明の実施例に従って、前記方法は、各セルの位置に突設部を含んでいる第１ラインおよび第１ラインと交差しない位置にある第２ラインの部位を、第１導電層に形成するステップと、前記突設部の端部および上側表面を前記部位から分断するステップと、前記突設部にトランジスタを形成するステップと、第２導電層を配置するステップとを含み、前記第２導電層は、エッチングされて、各セルが有する前記電極プレート、前記部位と接触するゲート部分および前記第２ラインの連続性を確実にするために前記部位へ相互に連結してある部分を形成している。
【００２０】
本発明の実施例により、前記電極プレートの一部は第３導電ラインの一部の上側で伸長しており、前記第３導電ラインは、アルミニウムラインとアルミナのような誘電体とで構成されており、電極プレート部分と導電ラインとの間に介在している。
【００２１】
本発明の実施例により、各セルの各種導電ラインが有する絶縁体で覆われている突設部から、セル毎に２個のトランジスタが同時に形成される。
【発明の効果】
【００２２】
本発明に関する前述の目的、特徴および利点は、その他の点と同様に、特定の実施例を付随の図面と関連付けて、以下の限定されない明細書中に詳細に説明されている。
【００２３】
明瞭にするために、異なる図面内の同一の要素には、同一の参照番号が示されている。さらに、集積回路の描写中で一般的に見られるように、夫々の図面は一定の縮尺で描かれていない。
【発明を実施するための最良の形態】
【００２４】
（アクティブLCDプレートセルの実施例１）
図２Ａは、本発明に係るLCD型の平面ディスプレイスクリーンが有するアクティブプレートのセルに関する１つの実施例を示している。このセルは、データ列DATAと選択行SELとが交差する点に形成されており、両者は導電ストリップを形成している。電極プレートは、例えばITO（indium and tin oxide）のような透明な導電性の材料で作られた導電プレート１の形状に作られている。トランジスタ２は、以下に詳細に述べられている方法により、データラインDATAの突設部１１に形成される。トランジスタ２のゲートGは、突設部１１の中央部分の上側で延設している選択ラインSELの一部分１２に形成されている。導電パッド１３は、トランジスタ２の端部（ドレインまたはソース）を導電プレート１に接続している。キャパシタ４（選択自由であるが、ある方が好ましい）は、電極プレート１の一部分と、例えばグランドGNDのような固定電圧を有しており列方向に伸長する導電ラインとの重なる部分を形成している。
【００２５】
図２Ｂは、図２ＡのBB面に沿った断面図であり、支持プレートの一部、例えばガラスプレート１５が、下側に見られる。プレート１５上に、導電ラインSELの一部分と電極プレート１の一部分とを見ることができる。プレート１５の上側には、少なくとも部分的に上側電極導電層１８により内壁が覆われた上側プレート１７が配置されている。プレート１５とプレート１７との間には、液晶LCが挿入されている。
【００２６】
本明細書中で、隔板および上側と下側プレートとを相互に位置決めするその他の方法を説明せず、また各画素の上側でカラーフィルタを形成するステップも説明しない。実際、そのような方法およびステップは公知であり、本明細書は下側プレートまたはアクティブプレートの上に形成することに焦点を絞る。
【００２７】
図３Ａ乃至Ｄは、本発明の実施例に係る平面ディスプレイスクリーンのアクティブプレートセルを製造するための一連のステップを図解する上面図である。説明されている構造は、例えば図２Ｂで示されるガラスプレート１５のような支持プレートの上に形成されていると理解すべきである。図３Ａ乃至Ｄで示されるステップの手順は、４回のマスキングステップしか必要とせず、各図は夫々のマスキングステップに対応していることに注目すべきである。
【００２８】
図３Ａで図解されているステップでは、好ましくはアルミニウム層であり、例えばおよそ１００−５００nmの厚さを有する第１導電層が堆積およびエッチングされ、例えばスクリーンの寸法に従い、およそ２−数十mmの幅を有するトラックがエッチングされる。トラックGND及び生成するセルに向かって突設部１１を有するトラックDATAは、このようにして形成される。したがって全体構造は、特にカプセル化機能を有する絶縁層１９（図４Ａ参照）に覆われている。
【００２９】
図３Ａは、一定の縮尺で描かれていない。実施例中では、垂直方向にあるセルについてのステップは、およそ１００mmであり、水平方向にあるセルについてのステップはおよそ３００mmである。
【００３０】
図３Ｂで図解されているステップにおいて、アルミニウム又は別の金属からなるトラックを有している突設部１１の端部に相当する領域は、点線２１で表示された輪郭をマスクする方法により、絶縁層１９の内部に開放されている。その結果、図４Ａ乃至Ｄおよび図５Ａ乃至Ｄと関連つけて以下に説明してあるが、本発明に係る２種類の改善された実施例を伴う工程により、トランジスタが伸長部１１に形成される。この工程に従って、金属トラックは窪みをつけられ、底部が導電トラックDATAと接触し、前端部２３が突設部の端部に現れる横型トランジスタを形成する半導体構造が、VLS（vapor-liquid-solid）と呼ばれる方法により、窪部内で成長する。
【００３１】
次のステップは、図３Ｃで図解されているように、電極パターン１を設置するために、第２導電層は堆積およびエッチングされる。実施例としては、トラックGNDを備え、前記電極プレート１がトラックGNDを覆い、それと共にキャパシタを形成していることが好ましい。従って、ステップ３Ｃの終わりには、開放部２１および導電プレート１の位置を除いた全体構造が絶縁体により覆われる。
【００３２】
次のステップは、図３Ｄで図解されているように、例えばアルミニウムによりなる第３導電層が全体構造の上に配置されており、前記層は、一方では、MOSトランジスタのチャネル領域の上側で伸長している伸長部１２を備えたトランジスタ−アドレッシングラインSELを形成し、他方では、トランジスタのドレイン端部および電極１に接触するように配置されるコンタクトパッド１３を形成するようにエッチングされる。
【００３３】
図３Ａ及び図３Ｄと関連つけて説明される一連のステップは、本発明に係る構造が４回のマスキングステップのみで製造されうるという事実をより良く示すために、簡略した形式で説明されている。
【００３４】
（MOSトランジスタの実施例）
図４Ａおよび図４Ｄは、本発明の特徴に係るMOSトランジスタを製造するための一連のステップを図解する断面図である。
【００３５】
図４Ａで図解されているように、構造は絶縁基板の上に形成されており、例えば絶縁基板はガラス基板１５であり、例えば、図３Ａで図解されている突設部に対応するアルミニウムのトラック１１が前記ガラス基板の上に形成されている。構造は絶縁のカプセル化層１９により覆われており、カプセル化層は例えばシリカ層であり、突設部１１の端部が視認できるようにエッチングされている。
【００３６】
次に、様々なステップが実行され、その結果が図４Ｂに図解されている。アルミニウム層１１の陽極酸化は、仏国特許出願公開第２８６０７８０号明細書の中において出願人により説明されているような条件で実行される。前記陽極酸化の利点は、ある適当な電圧が与えられていない金属の視認部分はエッチングされないことである。しかしながら、前記視認層は、好ましくは前もって、皮膜で保護される。この場合トラックGNDは、たとえ絶縁材で覆われなくとも、エッチングされることはない（本発明の他のいくつかの実施例中においてトラックGNDが視認部分を備えていること、またはシリカで覆われていない金属の視認部分が構造上に存在する場合があることが理解されるであろう）。陽極酸化は突設部１１の端部を、基本的に縦方向の孔２０、すなわち基板１５の主平面に平行な孔を備える多孔質アルミナ２２に変化させる。このようにして得られた孔は、酸化条件に従い、直径が５−３００nmとなる。陽極酸化がエッチングの実行後に行なわれてもよく、その場合に、孔の底部がエッチングされた領域の底部でアルミニウム１１と接触することに注意すべきである。その結果、電着方法により、例えば金によりなる小型の触媒パッド２４が孔の底部に形成され、残りのアルミニウム表面と接触する。この後いわゆるVLS法により、半導体の繊維組織は孔２０の内部に成長する。この成長は、第１導電型不純物が添加された最深部分２６（アルミニウム１１とコンタクトをとる）、不純物が添加されていない第２部分２７（事実上、真性である、I）、および部分２６と同一型不純物が添加された第３部分２８を繊維組織が有するようにする３段階の工程により実行されてもよい。N型不純物の添加は、例えばホスフィンの存在下でシランから繊維組織を成長させることにより達成され、その結果NIN構造が得られる。VLS方法に従って、触媒部分２４（例えば金）は、繊維組織の成長に従い発達し、孔の端部に明らかに現れてくる。
【００３７】
本発明の重要な特徴として、様々な半導体繊維組織のエッチングと成長工程とを実行する前に、突設部１１の端部を分断するステップを含んでいる初期ステップ以外のマスキングステップをせずに、トランジスタが形成される。トランジスタのチャネル及び接触領域は同一の堆積手順により一緒に形成されることにも注目すべきである。
【００３８】
図３Ｄと関連つけて上記に説明したステップに対応する最終ステップは、図４Ｄに示されており、繊維組織の中央領域の上側にゲート金属１２を配置し、繊維組織の端部に連結金属１３を配置するステップを含む。この最後のコンタクトは、この端部が金属層により覆われているという事実によって、特に満足されうる。さらに、一方でアルミニウムと繊維組織との間、他方で金と繊維組織との間が接触することは、繊維組織の端部が大量に不純物を添加されるという事実により、オーミックなものとなる。
【００３９】
様々な不純物の添加して繊維組織を成長させることの実現性は、孔の中でこれらの繊維組織が成長しているという事実により見出される。実際、不純物を添加した端部２８が成長する間、“殻で覆われた”真性部分２７の側壁に、不純物材料は配置されない。PIPまたはNIN構造（真性領域を示すIを備えている）をそのようにして得ることは、カプセル化包囲の内部で成長しない繊維組織を用いた場合には実現不可能である。
【００４０】
本発明の別の利点によると、繊維組織が成長する間に繊維組織に不純物を添加することは修正可能であり、不純物が添加された各領域（ドレインまたはソース）と真性領域（チャネル）との間の限界のレベルまで、不純物の添加レベルを下げてもよい。LDD（Low Drain Doping）として知られる構造と等価である構造は上記のようにして、従来のMOSトランジスタの場合によく知られている利点を備えた状態で得られる。不純物が添加される領域に、不純物を添加する量は、NまたはP、及びN+ またはP+ 領域を得るために、１０16−１０19程度の範囲で変更してもよい。
【００４１】
図５Ａ乃至Ｄは、本発明の特徴を形成するトランジスタの第２の実施例を図解している。
【００４２】
図５Ａに示すように、基板１５の上に配置された金属トラック４１の突設部から再び始める。前記トラック部分は開放端４２を有しており、さらに例えばシリカである保護層４３によりカプセル化されている。トラックは、例えば１００−５００nm程度の厚さがあり、例えば２−５mm程度である数mmの幅がある。
【００４３】
本実施例中では、図５Ｂで示されるように、端部以外が保護層４３により覆われている空洞４４を形成するために、端部４２から金属４１がエッチングされる。本発明者は、そのような構造を備え、上記で示された程度の大きさの寸法を有し、電着により開放部分の底部に例えば金である触媒４５及び例えばモリブデン、ニッケルまたは銅である金属４１を配置した場合に、図４Ｃにある実施例中のナノファイバーが成長するのと同様にして、NINまたはPIPトランジスタが空洞４４の基底部から成長をすることを示している。図４Ａ乃至Ｄに関連つけて説明された技術は、基本的にカーボンナノチューブを形成するために開発された技術であるため、前記の結論は驚くべきものである。カーボンナノチューブでは、空洞の寸法を増加させることは考えられない。しかしながら発明者は、半導体分野では既知のVLS法により、上記で指摘したように、かなり大きな寸法の空洞内で成長することが可能であることを示した。
【００４４】
図５Ｃで示されるように、例えばN型不純物が添加された部分４６、型決定不純物が添加されていない(真性の)部分４７及び型決定不純物が添加されて部分４６と同じ導電型を有する部分４８を、例えば連続して備えているトランジスタが、連続的に得られうる。
【００４５】
次に、図５Ｄで図解されているように、図４Ｄの場合と同様に、金属被覆が配置されてエッチングされて、ゲート１２及び端部のコンタクト１３を形成する。金属４１がトランジスタのソースコンタクトを形成している一方で、コンタクト１３は例えば、ドレインコンタクトを形成している。
【００４６】
上記で説明したトランジスタおよびその製造方法に関して、様々な他の実施例が可能である。これらの様々な他の実施例は、当業者が思い浮かぶものである。例えば一旦トランジスタが形成されれば、より薄いゲート絶縁体を得るために、ゲート１２の下にあるカプセル化層１９または４３を部分的に除去することを、当業者は選択するかもしれない。追加のマスクを必要としないで、そのような薄い部分を得るための技術が知られている。例えば、シリカ層であるこの部分の上で、不完全な不透明マスクを用いる技術であり、このマスクが例えば他の層をエッチングする範囲を画定することを意図するようにした技術である。
【００４７】
（アクティブLCDディスプレイスクリーンプレートセルのその他の実施例）
本明細書中で、数回反復されているように、本発明に係るアクティブ平面ディスプレイスクリーンプレートが有するセルの様々な他の実施例が、当業者に思い浮かぶであろう。そのような他の実施例を数例、以下に示す。
【００４８】
図６は、図３Ｃで使用したマスクの変形例である。図３Ｃでは、導電層は均一に配置され、次にエッチングされ、電極プレート１の範囲を定めていたことに注目すべきである。またこれまでのステップでは、マスク２１により範囲を定められていた領域を除き、シリカ層を用いて構造が均一に覆われていたことにも注目すべきである。本発明の変形例によると、電極１がエッチングされると同時に、行SELが列DATA及びGNDと交わらなければならない位置がある場所に、導電層の部分６１及び部分６２が配置される。このようにして部分６１及び部分６２は、中間挿入された絶縁シリカを備えると共に、ラインDATA及びGNDの上側に配置される。次に、部分１、６１及び６２をマスクとして使用し、シリカがエッチングされて完全に除去されるかまたは薄く処理される。次のステップでは、行SELを形成するように意図された層およびそのゲート伸長部が配置され、エッチングされたときに、アルミナ製であり、トランジスタチャネル領域の上側が極めて薄い絶縁層の上に、前記ゲート伸長部を配置してもよい。しかしながら、導電ラインが交差する場所では、導電層部分６１および６２の下側に位置する場所にシリカが存在しているので、良好な絶縁が得られる。この方法により、いかなる追加のマスクステップをも全く必要としないで、ゲート絶縁体の厚さを薄くすることが可能となる。
【００４９】
（実施例２）
図７Ａおよび図７Ｂは、本発明の第２の実施例を図解している。
【００５０】
図７Ａに図解されているように、第１エッチングのとき、図３Ａで示されていることに対応して、ラインDATA及びGNDとラインDATAの突設部１１と同時に、ラインSELが将来配置される場所であり、このラインがラインDATA及びGNDと交差する位置を取り除いた場所に、金属部分７１が配置される。最後に、開放部２１（図３Ｂ参照）の範囲を定めるために利用されたマスク手段により、金属被覆７１の表面から部分７２が外される。その結果、前述したように、トランジスタは突設部１１の中に形成される。
【００５１】
図７Ｂに図解されているように、プレート１、このプレートとトランジスタのドレイン端部とのコンタクト７４、ゲート領域７５およびラインDATAとGNDとの上側にブリッジを形成して部分７１との間を接続することを目的とする導電部分７６は、次に、同一の導電層をエッチングすることにより形成される。この実施例では、導電層を堆積およびエッチングするステップとして、３回のステップの代わりにたった２回のステップのみが用意されており、たった３回のマスキングステップのみで画素構造を形成することができる点に注意すべきである。
【００５２】
図８は、回路形式により、OLED型ディスプレイスクリーン（OLEDは有機発光ダイオードを意味している）のアクティブプレートが有する画素の例を部分的に示している。各画素は、スイッチ８２を介して高電圧（VDD）に接続されている電極プレート８１を備えている。前記スイッチ８２として現在MOSトランジスタが利用され、スイッチ８３を介してゲートがデータライン（DATA）に接続されている。スイッチ８３として現在MOSトランジスタが利用されている。トランジスタ８２のゲートはまた、キャパシタ８４により電圧VDDのラインに接続されている。トランジスタ８３のゲートは選択ライン（SEL）に接続されている。電極プレート８１は、ダイオードの第１電極を形成するために存在し、そのダイオードは、発光する有機材料層の上側に形成された他の電極を備えている（図９Ｂ参照）。
【００５３】
図９Ａは、本発明に係るアクティブOLED型平面ディスプレイスクリーンプレートのセルの実施例を示す上面図である。前記セルは、データ列DATAおよび高電圧、VDDであり選択行SELを備える列とが交差する部分に形成されており、３つともすべてが導電トラックを形成している。電極トラックは、導電プレート８１の形状に作られており、例えば、ITO（indium and tin oxide）のような透明の導電性の材料で作られている。トランジスタ８２は、ラインVDDの突設部９２に形成されている。トランジスタ８３は、ラインDATAの突設部９３に形成されている。これらのトランジスタは、前述の方法の一つで形成されていると理解するべきである。トランジスタ８２のゲートは、導電部分９４の端部に形成されており、導電部分９４の他の端部はトランジスタ８３のドレインに接続されている。トランジスタ８３のゲートは選択ラインSELが有する部分９５を形成しており、部分９５は突設部９３の中央部分の上側に伸長している。導電パッド９６は、トランジスタ８２の端部（ドレインまたはソース）を導電プレート８１へ接続している。キャパシタ８４は、導電部分９４と導電ラインVDDとの重ね合った部分に形成されており、その交差領域の表面領域は電気容量を最適化するように調整することができる。
【００５４】
上記のように、OLED型セルを形成する方法は、LCD型セルの実施例に関する前述の説明から理解される。特に、突設部９３及び９２を備えるラインDATA及びVDDを形成すること、突設部９２及び９３の内部にMOSトランジスタ８２及び８３を形成すること、電極８１を形成すること、および突設部９５を備えるラインSELとライン部分９４とパッド９６とを同時に形成することといった手順が理解されるであろう。
【００５５】
図９Ｂは、図９Ａにおける平面BBに沿った簡略断面図であり、例えば、シリカ層１０２で覆われうるガラスプレート１０１である底面上に、支持プレートの一部が見られる。層１０２の上には、導電ラインSELの部分と電極プレート８１の部分とが現れている。プレート８１の上には、選択した色を有する発光有機材料の層１０４と導電層１０５とが連続的に形成されている。
【００５６】
（変形例）
前述の記載において、下方のプレートは透明のプレートとして説明されており、LCDセルの電極１またはOLEDセルの電極８１は透明性のものとして説明されている。このことは、透過により読取可能なスクリーンの場合に対応している。反射により読取可能なスクリーンも存在する点に注意すべきである。そのときはもはや、電極１または８１を透明な材料により作る必要がなく、このことは製造方法を簡素化することとなる。特に、ある特定の場合には、電極１または８１がそのとき、列または行の構造を形成するために使用される金属被覆の１つと同時に、形成される。そのとき、マスキングステップは使われない。
【００５７】
様々な金属被覆および様々な開放部を目的として、様々な形式が選択されうることは、当業者にとって明白である。特に、水平な列および垂直な行の概念は、全く恣意的なものであり、当業者であれば他の配置を選択するかもしれない。同様に、電極プレート１または８１の形状およびこのプレートに対するトランジスタの位置は、ディスプレイパネルの設計者の好みにより選択されるであろう。
【図面の簡単な説明】
【００５８】
【図１】回路形式の中における、LCDのような平面マトリックスディスプレイスクリーンが有するアクティブプレートのセルの態様を、部分的に示す。
【図２Ａ】本発明の実施例に係るLCD型の平面ディスプレイスクリーンのセルが有するアクティブプレート部分の上面図である。
【図２Ｂ】本発明に係るアクティブプレートを備えるLCD型の平面ディスプレイスクリーンの一部分に関する簡略断面図である。
【図３Ａ】本発明の第１の実施例に係る平面ディスプレイスクリーンのセルを製造するための一連のステップを図解する上面図である。
【図３Ｂ】本発明の第１の実施例に係る平面ディスプレイスクリーンのセルを製造するための一連のステップを図解する上面図である。
【図３Ｃ】本発明の第１の実施例に係る平面ディスプレイスクリーンのセルを製造するための一連のステップを図解する上面図である。
【図３Ｄ】本発明の第１の実施例に係る平面ディスプレイスクリーンのセルを製造するための一連のステップを図解する上面図である。
【図４Ａ】本発明の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図４Ｂ】本発明の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図４Ｃ】本発明の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図４Ｄ】本発明の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図５Ａ】本発明の別の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図５Ｂ】本発明の別の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図５Ｃ】本発明の別の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図５Ｄ】本発明の別の特徴に基づくトランジスタを形成するための一連のステップを図解する断面図である。
【図６】本発明の第１の実施例に係る平面ディスプレイスクリーンのセル製造ステップの変形例を図解する上面図である。
【図７Ａ】本発明の第２の実施例に係る平面ディスプレイスクリーンのセルを製造するための一連のステップを図解する上面図である。
【図７Ｂ】本発明の第２の実施例に係る平面ディスプレイスクリーンのセルを製造するための一連のステップを図解する上面図である。
【図８】回路形式中で、OLEDスクリーンのような平面フラットマトリクスディスプレイスクリーンが有するアクティブプレートのセルの態様を部分的に示している。
【図９Ａ】本発明の実施例に係るOLED型の平面ディスプレイスクリーンのセルが有するアクティブプレート部分の上面図である。
【図９Ｂ】本発明に係るアクティブプレートを備えるOLED型の平面ディスプレイスクリーンの一部分に関する簡略断面図である。
【図１】
2009501347.tif 000003
【図２Ａ】
2009501347.tif 000004
【図２Ｂ】
2009501347.tif 000005
【図３Ａ】
2009501347.tif 000006
【図３Ｂ】
2009501347.tif 000007
【図３Ｃ】
2009501347.tif 000008
【図３Ｄ】
2009501347.tif 000009
【図４Ａ】
2009501347.tif 000010
【図４Ｂ】
2009501347.tif 000011
【図４Ｃ】
2009501347.tif 000012
【図４Ｄ】
2009501347.tif 000013
【図５Ａ】
2009501347.tif 000014
【図５Ｂ】
2009501347.tif 000015
【図５Ｃ】
2009501347.tif 000016
【図５Ｄ】
2009501347.tif 000017
【図６】
2009501347.tif 000018
【図７Ａ】
2009501347.tif 000019
【図７Ｂ】
2009501347.tif 000020
【図８】
2009501347.tif 000021
【図９Ａ】
2009501347.tif 000022
【図９Ｂ】
2009501347.tif 000023
【手続補正書】
【提出日】平成20年1月7日(2008.1.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
トランジスタ（２；８２）により第１導電ラインに接続されている電極プレート（１；８１）を各セルが備えている平面マトリクスディスプレイスクリーンのアクティブプレートを製造する方法において、
各第１導電ラインが有する絶縁材により覆われた突設部（１１；９２）を各セルの位置に形成するステップと、
前記各突設部の端部をエッチングまたは多孔質化するステップと、
PIPまたはNIN半導体構造をエッチングまたは多孔質化された前記各端部に横方向に成長させるステップと、
前記半導体構造の開放端にコンタクトを形成し、前記半導体構造の中央部にゲートを形成するステップとを含むこと
を特徴とするアクティブプレートを製造する方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
各セルの位置に突設部（１１）を含んでいる前記第１導電ライン（DATA）を形成するために、グラスプレートの上に第１導電層の堆積およびエッチングを行なうステップと、
絶縁材料の層により前記半導体構造の表面を覆うステップと、
前記突設部の端部を開放して、前記端部にトランジスタを形成するステップと、
第２導電層の堆積およびエッチングを行ない、前記電極プレート（１）を形成するステップと、
第３導電層の堆積およびエッチングを行ない、前記トランジスタのチャネル領域を覆う被覆部（１２）を有する第２導電ライン（SEL）を形成するステップ及び前記トランジスタのドレイン端子またはソース端子が前記電極プレートに接続する導電領域（１３）を形成するステップとを含むこと
を特徴とする請求項１に記載の方法。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
前記電極プレートを形成するために前記第２導電層の堆積およびエッチングを行なう際に、前記第２導電ラインが他の導電ラインと交差する部分の上側または半導体構造の金属被覆が形成される部分の上側に導電領域（６１，６２）を形成するステップを含むこと
を特徴とする請求項４に記載の方法。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
各セルの位置に前記突設部（１１）を含んでいる前記第１導電ラインおよび該第１導電ラインと交差しない位置にある前記第２導電ラインの部位（７１）を、第１導電層に形成するステップと、
前記突設部の端部および上側表面を前記部位（７１）から分断するステップと、
前記突設部にトランジスタを形成するステップと、
第２導電層を配置するステップとを有し、
前記第２導電層はエッチングされて、各セルが有する前記電極プレート（１）、前記部位（７１）と接触するゲート部分および前記第２導電ラインの連続性を確実にするために前記部位（７１）へ相互に連結してある部分（７６）を形成していること
を特徴とする請求項１に記載の製造方法。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項７
【補正方法】変更
【補正の内容】
【請求項７】
アルミニウム線とアルミナとで構成された第３導電ラインが、電極プレート部分と導電ラインとの間に介在しており、
前記電極プレート（１）の一部は前記第３導電ライン（GND）の一部の上側に延設してあること
を特徴とする請求項１に記載の製造方法。
【手続補正６】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
セル毎に２個のトランジスタが、各セルの各種導電ラインが有する絶縁体で覆われている前記突設部から同時に形成されること
を特徴とする請求項１に記載の製造方法。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
これらの目的を達成するために、本発明は、トランジスタにより第１導電ラインに接続されている電極プレートを各セルが備えている平面マトリクスディスプレイスクリーンのアクティブプレートを製造する方法を提供するものであり、各第１導電ラインが絶縁材により覆われた突設部を各セルの位置に形成するステップと、前記各突設部の端部をエッチングまたは多孔質化するステップと、例えばVLS法を用いて、PIPまたはNIN半導体構造をエッチングまたは多孔質化された前記各端部に横方向に成長させるステップと、前記半導体構造の開放端にコンタクトを形成し、前記半導体構造の中央部にゲートを形成するステップとを含んでいる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明の実施例に従って、前記方法は、各セルの位置に突設部を含んでいる前記第１導電ラインを形成するために、グラスプレートの上に第１導電層の堆積およびエッチングを行なうステップと、絶縁材料の層により前記半導体構造の表面を覆うステップと、前記突設部の端部を開放して、前記端部にトランジスタを形成するステップと、第２導電層の堆積およびエッチングを行ない、前記電極プレートを形成するステップと、第３導電層の堆積およびエッチングを行ない、前記トランジスタのチャネル領域を覆う覆部を有する第２導電ラインを形成するステップ及びトランジスタの主要端子が前記電極プレートに接続する導電領域を形成するステップとを含む。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の実施例に従って、電極プレートを形成するステップにおいて、第２導電ラインが他のラインと交わる部分の上側または金属被覆の上側に導電領域を保持する方法を、さらに提供する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明の実施例に従って、前記方法は、各セルの位置に前記突設部を含んでいる前記第１導電ラインおよび該第１導電ラインと交差しない位置にある前記第２導電ラインの部位を、第１導電層に形成するステップと、前記突設部の端部および上側表面を前記部位から分断するステップと、前記突設部にトランジスタを形成するステップと、第２導電層を配置するステップとを含み、前記第２導電層は、エッチングされて、各セルが有する前記電極プレート、前記部位と接触するゲート部分および前記第２導電ラインの連続性を確実にするために前記部位へ相互に連結してある部分を形成している。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明の実施例により、各セルの各種導電ラインが有する絶縁体で覆われている前記突設部から、セル毎に２個のトランジスタが同時に形成される。
【国際調査報告】
2009501347.tif 000024
2009501347.tif 000025
2009501347.tif 000026
2009501347.tif 000027
2009501347.tif 000028
2009501347.tif 000029