(57)【要約】メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと、データ・ユニットを直列化してデータ・ユニットを宛先へ転送するようコントローラに命令することとが方法に含まれる。【選択図】図２
2009515269.tif 000002
【特許請求の範囲】
【請求項１】
メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと；
前記データ・ユニットを直列化し前記データ・ユニットを宛先へ転送するようコントローラに命令することと
を含む方法。
【請求項２】
前記コントローラはDMAコントローラを含む、請求項1に記載の方法。
【請求項３】
前記データ・ユニットは、システム特有情報および無線ネットワーク特有情報のうちの少なくとも1つを含んだ少なくとも1つのデータ・ブロック・ヘッダを含む、請求項1に記載の方法。
【請求項４】
前記命令することは、制御情報と、前記複数部分それぞれのメモリ位置情報とを用いて、前記コントローラをプログラミングすることを含む、請求項1に記載の方法。
【請求項５】
前記制御情報は宛先情報を含む、請求項4に記載の方法。
【請求項６】
前記複数部分は、少なくとも1つのデータ・ブロック・ヘッダと、前記少なくとも1つのデータ・ブロック・ヘッダに関連付けられている少なくとも1つのペイロード・ブロックとを含む、請求項4に記載の方法。
【請求項７】
前記プログラミングは、前記複数部分それぞれの長さ情報を用いて前記コントローラをプログラミングすることをさらに含む、請求項4に記載の方法。
【請求項８】
前記データ・ユニットの前記転送の完了を確認することをさらに含む、請求項1に記載の方法。
【請求項９】
メモリの複数領域に格納されている複数部分を含むデータ・ユニットを直列化する命令を受信することと；
前記複数部分を所定の順序で読み出すことによって前記データ・ユニットを直列化することと；
前記複数部分を前記所定の順序で宛先へ転送することと；
を含む方法。
【請求項１０】
前記データ・ユニットは、システム特有情報および無線ネットワーク特有情報のうちの少なくとも1つを含んだ少なくとも1つのデータ・ブロック・ヘッダを含む、請求項9に記載の方法。
【請求項１１】
前記命令は、制御情報と、前記複数部分それぞれのメモリ位置情報とを含む、請求項9に記載の方法。
【請求項１２】
前記制御情報は宛先情報を含む、請求項11に記載の方法。
【請求項１３】
前記複数部分は、少なくとも1つのデータ・ブロック・ヘッダと、前記少なくとも1つのデータ・ブロック・ヘッダのうちの1つにそれぞれ関連付けられている少なくとも1つのペイロードとを含む、請求項11に記載の方法。
【請求項１４】
前記命令は、前記複数部分それぞれの長さをさらに含む、請求項11に記載の方法。
【請求項１５】
前記データ・ユニットの前記転送の完了を確認することをさらに含む、請求項9に記載の方法。
【請求項１６】
プロセッサと；
前記プロセッサによって実行可能な命令セットを格納し前記プロセッサに接続されているメモリと；
を備える装置であって、前記命令は、メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと、前記複数部分を所定の順序で読み出すことによって前記データ・ユニットを直列化して前記複数部分を前記所定の順序で宛先へ転送するようコントローラに命令することとを目的としたものである、装置。
【請求項１７】
前記コントローラはDMAコントローラを含む、請求項16に記載の装置。
【請求項１８】
前記データ・ユニットは、システム特有情報および無線ネットワーク特有情報のうちの少なくとも1つを含んだ少なくとも1つのデータ・ブロック・ヘッダを含む、請求項16に記載の装置。
【請求項１９】
前記命令することは、制御情報と、前記複数部分それぞれのメモリ位置情報とを用いて、前記コントローラをプログラミングすることを含む、請求項16に記載の装置。
【請求項２０】
前記制御情報は宛先情報を含む、請求項19に記載の装置。
【請求項２１】
前記複数部分は、少なくとも1つのデータ・ブロック・ヘッダと、前記少なくとも1つのデータ・ブロック・ヘッダのうちの1つにそれぞれ関連付けられている少なくとも1つのペイロード・ブロックとを含む、請求項19に記載の装置。
【請求項２２】
前記命令は、前記複数部分それぞれの長さをさらに含む、請求項19に記載の装置。
【請求項２３】
前記データ・ユニットの前記直列化の完了を確認する手段をさらに備える、請求項16に記載の装置。
【請求項２４】
無線ネットワーク内のネットワーク構成要素を含む、請求項16に記載の装置。
【請求項２５】
携帯用デバイスを含む、請求項16に記載の装置。
【請求項２６】
動作を実行させるべく、情報保持媒体に有形に具現化されて、デジタル・データ・プロセッサによって実行可能である機械可読命令のプログラムであって、前記動作は、
メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと；
前記データ・ユニットを直列化し該データ・ユニットを宛先へ転送するようコントローラに命令することと
を含むプログラム。
【請求項２７】
前記コントローラはDMAコントローラを含む、請求項26に記載のプログラム。
【請求項２８】
前記データ・ユニットは、システム特有情報および無線ネットワーク特有情報のうちの少なくとも1つを含んだ少なくとも1つのデータ・ブロック・ヘッダを含む、請求項26に記載のプログラム。
【請求項２９】
前記命令することは、制御情報と、前記複数部分それぞれのメモリ位置情報とを用いて、前記コントローラをプログラミングすることを含む、請求項26に記載のプログラム。
【請求項３０】
前記制御情報は宛先情報を含む、請求項29に記載のプログラム。
【請求項３１】
前記複数部分は、少なくとも1つのデータ・ブロック・ヘッダと、前記少なくとも1つのデータ・ブロック・ヘッダのうちの1つにそれぞれ関連付けられている少なくとも1つのペイロードとを含む、請求項29に記載のプログラム。
【請求項３２】
前記プログラミングは、前記複数部分それぞれの長さ情報を用いて前記コントローラをプログラミングすることをさらに含む、請求項29に記載のプログラム。
【請求項３３】
前記プログラミングは、前記データ・ユニットの前記直列化の完了を確認することをさらに含む、請求項26に記載のプログラム。
【請求項３４】
処理手段と；
前記処理手段によって実行可能な命令セットを格納する手段と；
を備えるネットワーク構成要素であって、前記命令は、メモリの異なる領域にそれぞれ格納されている複数部分を含むデータ・ユニットを構成することと、前記データ・ユニットを直列化して該データ・ユニットを宛先へ転送するようコントローラに命令することとを目的としたものである、ネットワーク構成要素。
【請求項３５】
前記命令することは、制御情報と、前記複数部分それぞれのメモリ位置情報と、前記複数部分それぞれの長さ情報とを用いて、前記コントローラをプログラミングすることを含む、請求項34に記載のネットワーク構成要素。
【請求項３６】
メモリの異なる領域にある少なくとも2つのデータ・ブロックを含むデータ・ユニットを構成することと；
制御情報と、前記少なくとも2つのデータ・ブロックのメモリ位置および長さの情報とを用いてコントローラをプログラミングすることと；
前記少なくとも2つのデータ・ブロックの所定順序でのデータ転送を実行するよう前記コントローラに命令することと
を含む方法。
【請求項３７】
前記コントローラはDMAコントローラを含む、請求項36に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の例示的な非限定的実施形態は、全般的にデータ・プロセッサおよびデータ転送技術に関し、特に、直接メモリ・アクセス（DMA：Direct memory access）・データ転送技術および関連のDMA制御回路に関する。
【背景】
【０００２】
以下の略語をここに定義する。
Risc  縮小命令セット・コンピュータ（Reduced instruction set computer）
ARM   アドバンスト・リスク・マシン（Advanced Risc Machine）
BB    ベースバンド（Baseband）（デジタル回路）
DMA   直接メモリ・アクセス（Direct Memory Access）
RAM   ランダム・アクセス・メモリ（Random Access Memory）（読み取り/書き込み）
Tx    送信
Rx    受信
MAC   媒体アクセス制御（Medium Access Control）
PDCP  パケット・データ・コンバージェンス・プロトコル（Packet Data Convergence Protocol）
RRC   無線リソース制御（Radio Resource Control）
RLC   無線リンクコントローラ（Radio Link Controller）
RNC   無線ネットワークコントローラ（Radio Network Controller）
PHY   物理レイヤ（Physical layer）（レイヤ1またはL1）
L2    レイヤ2
UL2   上位レイヤ2（Upper Layer 2）（スプリット・プロトコル・スタック（split protocol stack）の上部、例えばRLC、PDCPなど）
LL2   下位レイヤ2（Lower Layer 2）（スプリット・プロトコル・スタックの下部、例えばMACなど）
RF    無線周波数（Radio Frequency）
HW    ハードウェア（Hardware）
SW    ソフトウェア（Software）
SDU   サービス・データ・ユニット（Service Data Unit）
UE    ユーザ装置（User Equipment）
ノードB  基地局
【０００３】
データは通常、1つ以上のバスを介してデータ・プロセッサからハードウェアへ転送される。一般的に、直接メモリ・アクセス（DMA）を利用すると、ハードウェア・デバイスは中央処理ユニット（CPU：central processing unit）を必要とせずにメイン・メモリにアクセスできる。DMA技術が使用される場合、メモリ内に格納されているデータは、DMAポートが利用できるようになる前に、データ・プロセッサによってまずソートおよびコピーされる必要があると思われる。このソートおよびコピーの動作は、データ・プロセッサの処理能力を大量に消耗することもあるため、いくつかの観点から望ましくない。例えば、電池式の携帯用デバイスではデータ・プロセッサの帯域幅が制限されることもある。このようなデバイスのごくわずかな例としては、セル式電話、携帯情報端末、ゲーム・デバイスおよびデジタル・カメラなどが挙げられる。加えて、データ・プロセッサのソートおよびコピーなどの動作は電池を消耗する。さらに、3.9Gシステム（UTRAのリリース8（EUTRA））などの現代の無線通信システムなど、プロセッサの応答がタイム・クリティカルであることはよくあるため、通常のソートおよびコピーの動作は、タイム・クリティカルな動作に対するデータ・プロセッサの応答度を低下させる可能性がある。
【摘要】
【０００４】
これらの教示の例示的な実施形態に基づき、前述の問題およびその他の問題が克服され、他の利点が実現される。
【０００５】
本発明の例示的な実施形態によれば、方法には、メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと、データ・ユニットを直列化（シリアル化）してデータ・ユニットを宛先へ転送するようコントローラに命令することとが含まれる。
【０００６】
本発明の別の例示的な実施形態によれば、方法には、メモリの複数領域に格納されている複数部分を含むデータ・ユニットを直列化する命令を受信することと、データ・ユニットを直列化することと、データ・ユニットを宛先へ転送することとが含まれる。
【０００７】
本発明の別の例示的な実施形態によれば、装置には、プロセッサと、プロセッサによって実行可能な命令セットを格納しプロセッサに接続されているメモリとが含まれ、この命令は、メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと、データ・ユニットを直列化しこのデータ・ユニットを宛先へ転送するようコントローラに命令することとを目的としたものである。
【０００８】
本発明の別の例示的な実施形態によれば、情報保持媒体に有形に具現化されデジタル・データ・プロセッサによって実行可能である機械可読命令のプログラムが、メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと、データ・ユニットを直列化しこのデータ・ユニットを宛先へ転送するようコントローラに命令することとを含む動作を実行する。
【０００９】
本発明の別の例示的な実施形態によれば、ネットワーク構成要素には、プロセッサと、プロセッサによって実行可能な命令セットを格納しプロセッサに接続されているメモリとが含まれ、この命令は、メモリの複数領域に格納されている複数部分を含むデータ・ユニットを構成することと、データ・ユニットを直列化してデータ・ユニットを宛先へ転送するようコントローラに命令することとを目的としたものである。
【００１０】
本発明の別の例示的な実施形態によれば、方法には、メモリの異なる領域にある少なくとも2つのデータ・ブロックを構成することと、制御情報と、該少なくとも2つのデータ・ブロックのメモリの位置および長さの情報とを用いて、コントローラをプログラミングすることと、少なくとも2つのデータ・ブロックの所定順序でのデータ転送を実行するようコントローラに命令することとが含まれる。
【図面の簡単な説明】
【００１１】
【図１】プロセッサと、DMAコントローラと、ベースバンド回路とを含んでいる例示的なシステム・ハードウェア構造の簡略ブロック図であり、これは例えば無線通信デバイスにおいて見られることもある。
【図２】本発明の例示的な実施形態による、DMAコントローラによるヘッダおよびペイロード（SDU）を直列化する動作を図示している。
【図３】本発明の例示的な実施形態の実践で用いるのに適した種々の電子デバイスの簡略ブロック図を示している。
【図４】本発明の例示的な実施形態による、図1のDMAコントローラに対するより複雑な「命令セット」の例を示しており、メモリ内のいくつかのMACヘッダおよびSDUへのポインタが含まれている。
【図５】図1のDMAコントローラがプロセッサのデータ相互通信のために受信方向で使用されている、本発明の例示的な実施形態を表現している。
【図６】送信されるデータを直列化するための、従来のプロセッサ中心のメモリ格納動作と、本発明の例示的な実施形態によるDMAコントローラを中心とした技術とを対比する図である。
【図７】本発明の例示的な実施形態による方法の流れ図である。
【詳細な説明】
【００１２】
前置きとして、本発明の例示的な実施形態は、全般的に、組み込み型データ・プロセッサなどのデータ・プロセッサと、例えば専用ハードウェア・ブロックに対する、および専用ハードウェア・ブロックからのデータ・プロセッサ・アクセス技術とに関する。本発明の例示的な実施形態は、無線通信システム用のMACプロトコル・ユニットなど、データ・ユニットのフレーム化（framing）およびフレーム化解除（deframing）のために使用可能なハードウェアおよびソフトウェアの技術を提供するが、当然のことながら本発明の例示的な実施形態は、いくつかの異なるタイプのシステムで他の用途に使われてもよい。概して、本発明の例示的な実施形態は、データ・プロセッサとその他のハードウェアとの間のデータ・ハンドリング能力を高め、2つの非限定的な例として、データの直列化およびソート/コピーのデータ・ハンドリング動作など、データ・ハンドリング動作のためのデータ・プロセッサの負荷を減らすことにも役立つ。
【００１３】
本願明細書で使われるデータの「直列化」とは、メモリのデータを、他のHWおよび/またはSW構成要素によるその後の処理のために、データ・ストリームとして順序付けすることを意味する。
【００１４】
本発明の例示的な実施形態によれば、データのソート動作中にメモリ内のデータを移動することをデータ・プロセッサに要求すること避けるべく、代わりにデータ・プロセッサは、単に、転送されるデータ・フィールドのリストをDMAコントローラに提供し、その後DMAコントローラがデータの転送を担う。その際、DMAコントローラはデータのソートおよび再編成の動作を実行する。これによって、有益な計算を実行する時間がデータ・プロセッサにより多く提供されるが、それは、データ・ブロックを移動する前の通常のデータ・ソート・タスクがDMAコントローラにオフロードされるためである。さらにこれによって、より低いパフォーマンスのデータ・プロセッサを使用できるようになり、通常は動作に必要な電力が少なくなる。さらに、組み込み型処理システム全体のデータ・スループットが増大する。加えて、データのソートおよびコピーの動作の少なくとも一部がDMAコントローラにオフロードされるため、タイム・クリティカルな動作に対するデータ・プロセッサの応答度が高まる。
【００１５】
図1を参照すると、例示的な非限定的HW環境が示されており、この中で本発明の例示的な実施形態が実践されてもよい。この非限定的な例では、HW環境は、セル式電話などの無線通信デバイス内で見られるものである。図1にはデータ・プロセッサ1が図示されており、これは、データ・プロセッサ1を含むMAC/RRCブロックであると見なされればよい。この非限定的な例示的実施形態では、データ・プロセッサは、ARM968E-S（商標）デバイスとして知られている市販のデータ・プロセッサを用いて実装される。図1には、ARM968E-S（商標）デバイスの一部としてデータ密結合メモリ（DTCM：Data Tightly Coupled Memory）および命令密結合インターフェース（ITCM：Instruction Tightly Coupled Interface）、ならびにAHBLバス・インターフェースが示されている。AHBLは、ARM968E-S（商標）をシステム・バス3へ結び付ける。DMAポートは、システム・バス3を迂回して外部（ユーザ・プレーン）DMAコントローラ4へ結び付けており、DMAコントローラ4は、データ・バスを介してTxBBブロック5およびRxBBブロック6へ接続されている。RFデータ（送受信）は、従来の形で、変調器および復調器（図示せず）を含むRF回路からTxおよびRxブロック5および6それぞれに接続されている。メモリにアクセスするためのDMAポートの図示は例示的かつ非限定的であることに明確に言及しておく。
【００１６】
図1に示されている上述の特定のデータ・プロセッサ1は、本発明の例示的な実施形態を実装するのに使用され得る数多くの異なるタイプのデータ・プロセッサ、データ・プロセッサ・アーキテクチャおよびデータ・バス・システムの一例に過ぎず、本発明の例示的な実施形態の実践、用途および構成に対するいかなる制限の表現も決して意図されていないということに再度言及しておく。
【００１７】
図7を参照すると、本発明の例示的な実施形態の流れ図が図示されている。ステップAで、データ・ブロック・ヘッダが構成されてメモリの一部に格納される。以下でさらによく説明するように、データ・ブロック・ヘッダは、メモリの他の場所に格納されているペイロード・ブロックに関連付けられている。ステップBで、DMAコントローラ4が、制御情報、ならびに、少なくとも1つのデータ・ブロック・ヘッダおよび関連のペイロード・ブロックのメモリ内での位置に関するメモリ・ポインタなどのメモリ位置情報を用いてプログラミングされる。ステップCで、DMAコントローラ4が、少なくとも1つのデータ・ブロック・ヘッダおよび関連のペイロード・ブロックから形成されたデータ・ユニットの直列化および転送を開始するよう命令される。DMAコントローラ4にデータの転送を開始するよう命令した後、任意選択でステップDにおいてデータ転送の成功確認を実行することができる。
【００１８】
図2は、本発明の例示的な実施形態の動作を図示している。データ・プロセッサ1で実行されているSW（ITCM内に格納されているSWなど）は、RAMメモリの或る領域（図1の例ではDTCM内）にデータ・ブロック（MAC）・ヘッダ（MAC-H）を構成する。この領域は、ペイロード・ブロック（SDU）が格納される領域から離れている。一般的に、MACヘッダは、非限定的な一例として、3GPP TS25.321、セクション9.2.1に定義されているとおり、システムおよび無線ネットワークに特有の情報を含む一方、SDUは、非限定的な例として、デジタル音声情報またはマルチメディア・データ（例えば画像データなど）を含む。続いて、データ・プロセッサ1は、ヘッダおよびペイロード・ブロックそれぞれの開始メモリ・アドレス（ポインタP（pointer））および長さ（L：length）、ならびに、DMAコントローラ4の特性に応じて任意の必要な制御（Ctrl：control）情報を用いてDMAコントローラ4をプログラミングする。このCtrl情報は、少なくとも、DMAコントローラ4によってRAMから読み取られるデータの宛先を指定する（レイヤ1HW、すなわち、この非限定的な例ではTxBB）。この時点で、データ・プロセッサ1は、データ転送を開始するようDMAコントローラ4に命令する。転送の完了時に、DMAコントローラ4は割り込みコントローラ2に信号を送ることができ、続いて割り込みコントローラ2は、データ・プロセッサ1に対する割り込みを生成して、データ・ブロック（MACヘッダおよびSDU）がRAMからTxBB5へ転送されたことを信号で伝えることができる。データは、RFキャリアの変調およびそれに続く伝送に用いるために、TxBB5からRF部へ転送される。
【００１９】
なお、割り込みコントローラ2の使用は必須ではなく、非限定的な一例として、本発明の一部の実施形態において、データ・プロセッサ1は代わりに、単にDMAコントローラ4の単数または複数のステータス・ビットをポーリングしてTxBB5へのデータ転送状況を判断してもよい。
【００２０】
なお、図2は1つのMACヘッダおよび1つのSDUという単純なケースを示しているが、実際にはメモリ内のいくつかのブロック内に複数のMACヘッダおよび複数のSDUが分散されていることもある（例えばSDUのセグメンテーションに起因して）。図4は、メモリ内に複数のMACヘッダ（MAC-H1、MAC-H2）および複数のSDU（SDU1、SDU2）が存在するケースの例を示している。原則として、「命令セット」（本願明細書では、これらの目的のためにDMAコントローラ4に与えられるポインタおよび長さ情報であると定義される）は任意の長さでよく、任意の数のポインタ-長さの組を与えてよい。なお、DMAコントローラ4は、ポイントされるデータの種類（例えば、MACヘッダ（単数または複数）、SDU（単数または複数））を認識する必要はなく、その動作は、直列化されるデータのタイプと全く無関係とすることができる。
【００２１】
この点について、さらに図6が参照されるとよい。ここでは、ヘッダおよび複数のSDU（SDU1-1、SDU1-2、SDU1-3）を含むメモリが示されている。従来の手法では、バスからTxBB5などのその後のHWへ正しい順序を提供するべく、ソート動作後のメモリ内に示されている直列化した配置に達するよう、データのコピーおよびソートの動作を実行するためにデータ・プロセッサが必要とされることになる。この従来の手法とは対照的に、本発明の例示的な実施形態の使用では、ヘッダおよびSDUがメモリ全体に分散された状況から直接、ヘッダの後にSDU1-1、SDU1-2およびSDU1-3が続く正しい順序のバス・データ・ストリームの状態になるよう、DMAコントローラ4が使われる。当然ながら、データの2つ以上のヘッダ・ブロックが含まれてもよく、4つ以上のSDUが含まれることも同じく可能である。
【００２２】
DMAコントローラ4の動作中、DMAコントローラは、まずRAMからMACヘッダ（単数または複数）を、続いてSDU（単数または複数）を読み取る。これらのデータ・ユニットは、正しい順序でTxBB5に提供される。この流れは図1内に点線で描かれている。
【００２３】
なお、図6に示されているとおり、本発明の例示的な実施形態によれば、データ・プロセッサ1が、MACデータをTxBB4へ転送する前にRAM内のヘッダおよびペイロード・データをソートする必要はない。代わりにデータ・プロセッサは別々のRAM領域内にヘッダおよびペイロード・データを保持して、異なるRAM領域に順次アクセスすることによって少なくとも1つの対応するMAC SDUを伴うMAC-Hを組み立てるよう単にDMAコントローラ4をプログラミングできる。
【００２４】
本発明の例示的な実施形態の実践で用いるのに適した種々の電子デバイスの簡略ブロック図を図示している図3を参照する。図3では、無線ネットワーク100が、ノードB（基地局）12を介してUE10と通信するようになっている。ネットワーク100はRNC14を含むとよく、これは、サービングRNC（SRNC：serving RNC）と呼ばれることもある。UE10は、データ・プロセッサ（DP：data processor）1と、図1に示されているDTCMおよびITCMなど、データおよびプログラム（PROG：program）10Cを格納するメモリ（MEM：memory）10Bと、ノードB12との双方向の無線通信用の適切な無線周波数（RF）送受信機10Aとを含んでおり、ノードB12も、DP12Aと、PROG12Cを格納しているMEM12Bと、適切なRF送受信機12Dとを含んでいる。ノードB12は、データ・パス13（Iub）を介してRNC14に接続されており、RNC14も、DP14Aと、関連のPROG14Cを格納しているMEM14Bとを含んでいる。RNC14は、別のデータ・パス15（Iur）によって別のRNC（図示せず）に接続されていてもよい。PROG10Cはプログラム命令を含んでいると想定され、このプログラム命令は、DP1によって実行されると、図1および2に関して上で論じられたように本発明の例示的な実施形態に基づいて電子デバイスが動作できるようにする。この目的のために、DMAコントローラ4が、DP1と送受信機10Aとの間に接続されて示されており、これは、図3において、図1に示されているTxBB5およびRxBB6回路を含んでいると想定される。
【００２５】
概して、UE10の種々の実施形態には、次に限定されるものではないが、セル式電話、携帯情報端末（PDA：personal digital assistant）、コンピュータ、デジタル・カメラなどの画像キャプチャ・デバイス、ゲーム・デバイス、音楽記憶再生機器、インターネット・アクセスおよびブラウジングが可能なインターネット機器、ならびにそのような機能の組み合わせが組み込まれたユニットまたは端末が含まれ得る。これらのデバイス、ユニットおよび端末は、無線通信機能を有しても有さなくてもよく、携帯用であってもなくてもよい。
【００２６】
本発明の実施形態は、一例として、UE10のDP1などにより実行可能なコンピュータ・ソフトウェアによって、またはハードウェアによって、またはソフトウェアとハードウェアとの組み合わせによって実装されるとよい。
【００２７】
MEM10B、12Bおよび14Bは、ローカル技術環境に適した任意のタイプでよく、半導体ベースのメモリ・デバイス、磁気メモリ・デバイスおよび磁気メモリ・システム、光学メモリ・デバイスおよび光学メモリ・システム、固定メモリおよび取り外し可能なメモリなど、任意の適切なデータ格納技術を使用して実装されるとよい。DP1、12Aおよび14Aは、ローカル技術環境に適した任意のタイプでよく、非限定的な例として、汎用コンピュータ、専用コンピュータ、マイクロプロセッサ、デジタル信号プロセッサ（DSP：digital signal processor）、組み込み型のDPおよびマルチコア・プロセッサ・アーキテクチャに基づくプロセッサのうち、1つまたは複数を含むとよい。
【００２８】
本発明を使用することによって得られる1つの利点は、さらに高いデータ・スループット、およびさらに高いパフォーマンスをDP1によって実現できるということである。別の利点は、DP1上のコンピューティング・リソースが節約されるため、動作に必要な一体化された領域および電力が少なくなる「より軽い」プロセッサを使用できるようにするということである。
【００２９】
前述の事項に基づくと、メモリの異なる領域にデータ・ユニットの構成部分を構成し、次にDMAコントローラを使用して、データ・ユニットを使用するデバイスまたは宛先へそのデータ・ユニットを転送するときに、この構成部分からデータ・ユニットを正しく組み立てる方法、装置およびコンピュータ・プログラム（単数または複数）を、本発明の一部の例示的な実施形態が提供するということがすぐに分かるはずである。データ・ユニットは、非限定的な例として、1つ以上のMACヘッダおよび1つ以上の関連のSDUに相当するとよい。
【００３０】
本発明の例示的な実施形態の実装は、MAC/PHYインターフェースが用いられると特に有益であるが、これは1つの例示的な利用に過ぎないと見なされるべきである。なお、さらにこの点について、本発明の例示的な実施形態は、代わりにノードB12において使用されることも、またはノードB12およびUE10両方において使用されることも可能である。本発明の例示的な実施形態が、RNC14などの他のネットワーク構成要素において使われ、役立てられる可能性もある。
【００３１】
ここから図5を参照すると、本発明の例示的な実施形態が、同じく反対方向のデータ・フローにも関係していることが分かる。この非限定的なケースでは、2つのプロトコル・レイヤが2つの異なるプロセッサ（Proc（processor）1、Proc2）上で実行されるときなど、データ（例えばSDUなど）を下位レイヤ（例えばLL2など）から上位レイヤ（例えばUL2など）へ移動させるために、DMAコントローラを使うことができる。したがって、本発明の例示的な実施形態は、非限定的な一例として、プロセッサ間のデータ送信用にも使うことができる。
【００３２】
概して、種々の実施形態は、ハードウェアまたは専用回路、ソフトウェア、論理またはそれらの任意の組み合わせにおいて実装されればよい。例えば、一部の態様がハードウェアにおいて実装される一方、他の態様が、コントローラ、マイクロプロセッサまたはその他のコンピュータ・デバイスによる実行が可能なファームウェアもしくはソフトウェアにおいて実装されてもよいが、本発明はこれに限定はされない。本発明の種々の態様は、ブロック図、流れ図として、またはその他何らかの図形表現を使用して図示および表現できるが、当然のことながら、本願明細書で説明されたこれらのブロック、装置、システム、技術または方法は、非限定的な例として、ハードウェア、ソフトウェア、ファームウェア、専用回路または専用論理、汎用ハードウェアもしくは汎用コントローラ、もしくはその他コンピュータ・デバイス、またはこれらの何らかの組み合わせにおいて実装されてもよい。
【００３３】
本発明の実施形態は、集積回路モジュールなどの種々のコンポーネントで実践され得る。集積回路の設計は全般的にみて、高度に自動化されたプロセスである。論理レベルの設計を、半導体基板上にすぐにエッチングおよび形成可能な半導体回路設計に変換するために利用できる、複雑かつ強力なソフトウェア・ツールが複数ある。
【００３４】
カリフォルニア州マウンテン・ビュー（Mountain View, California）のシノプシス社（Synopsys, Inc.）、およびカリフォルニア州サンノゼ（San Jose, California）のケイデンス・デザイン（Cadence Design）により提供されているようなプログラムは、確立された設計ルール、ならびに格納済みの設計モジュールのライブラリを使用して、自動的に半導体チップ上に導体を経路付けし、コンポーネントを位置付ける。半導体回路の設計が完了すれば、結果として生じた設計が、製造用に半導体製造施設、つまり「製造工場」へ、標準化された電子形式（例えばOpus、GDSII、または同様のものなど）で送信されればよい。
【００３５】
当業者であれば、前述の説明を添付の図面と併せて読み考慮すると、種々の変更および適応がすぐに分かるであろう。なお、本発明の教示にいかなる変更を加えても、やはり本発明の非限定的な実施形態の範囲に入る。
【００３６】
さらに、本発明の種々の非限定的な実施形態の特徴の一部を、他の特徴の使用を伴わずに使用し、役立ててもよい。このように、上述の説明は、本発明の原理、教示、例示的な実施形態を説明するに過ぎず、本発明を限定するものではないと見なされるべきである。
【図１】
2009515269.tif 000003
【図２】
2009515269.tif 000004
【図３】
2009515269.tif 000005
【図４】
2009515269.tif 000006
【図５】
2009515269.tif 000007
【図６】
2009515269.tif 000008
【図７】
2009515269.tif 000009
【国際調査報告】
2009515269.tif 000010
2009515269.tif 000011
2009515269.tif 000012