(57)【要約】  本発明は、送信素子と受信素子と間におけるデータ・インタフェースでの同期を探索し、またこのインタフェースにおける関連する送信素子および受信素子に対して同期を探索する方法を提供し、これら双方の素子のクロック周波数は、同一であるが位相差を示し、メソクロノスクロックドメインとしても知られているものとし、この方法は、インタフェースでのデータ転送に先立って送信素子で発生したストローブ信号を受信素子に送るステップと、受信素子でストローブ信号を発生させるステップと、この受信素子で発生したストローブ信号を送信素子から受信したストローブ信号に同期させるステップと、また、送信素子からインタフェースに現れたデータのサンプリングのために、受信素子で発生させた同期化ストローブ信号を維持するステップとを有する。
2009526278.tif 000002
【特許請求の範囲】
【請求項１】
送信素子と受信素子との間におけるデータ用のインタフェースの同期を探索する方法であって、前記双方の素子のクロック周波数は同一であるが位相差を示すものとした、該方法において、前記インタフェースでのデータ転送に先立って、
・前記送信素子で生成したストローブ信号を前記受信素子に送るステップと、
・前記受信素子でストローブ信号を生成して、このストローブ信号を前記送信素子から受信した前記ストローブ信号に同期させるステップと、
・前記送信素子から前記インタフェースに現れるデータのサンプリングのために、前記受信素子で生成した前記同期化ストローブ信号を維持するステップと
を有することを特徴とする方法。
【請求項２】
請求項１に記載の方法において、前記送信素子での前記ストローブ信号生成を、フライホイール作用によって行う方法。
【請求項３】
請求項１または２に記載の方法において、前記送信素子で生成した前記ストローブ信号は、前記インタフェースを介した前記受信素子へのその後のデータ転送を制御するようにしたことを特徴とする方法。
【請求項４】
請求項１〜３のうちいずれか一項に記載の方法において、前記送信素子で生成した前記ストローブ信号を、前記その後のデータ転送中に使用するよう構成した接続部を経由して前記受信素子に送るようにした方法。
【請求項５】
請求項１〜４のうちいずれか一項に記載の方法において、前記送信素子で生成した前記ストローブ信号は、２クロックサイクル毎にトグル切り替わりを生じ、またこの２クロックサイクルによって現れる４個のクロックエッジのうち、１個の同一エッジで切り替わるようにした方法。
【請求項６】
請求項５に記載の方法において、前記送信素子で生成した前記ストローブ信号が切り替わる４個のエッジのうち前記１個の同一エッジは、前記インタフェースを介して前記受信素子にデータを転送するのに使用するクロックエッジとした方法。
【請求項７】
請求項１〜６のいずれか一項に記載の方法において、前記受信素子で生成した前記ストローブ信号であって、前記送信素子から受信した前記ストローブ信号に同期させた該ストローブ信号を、フライホイール作用によって生成および維持する方法。
【請求項８】
請求項１〜７のいずれか一項に記載の方法において、前記受信素子を、前記ストローブ信号の受信のために、前記インタフェースからのデータ回線を監視するよう構成した方法。
【請求項９】
請求項１〜８のいずれか一項に記載の方法において、前記受信したストローブ信号が前記クロック信号の立ち上がりエッジの前にトグル切替えを生ずるものか、または立ち下がりエッジの前にトグル切替えを生ずるものかを識別する決定ステップを有する方法。
【請求項１０】
請求項９に記載の方法において、前記決定ステップを、ＸＯＲ回路によって行う方法。
【請求項１１】
請求項１〜１０のいずれか一項に記載の方法において、前記識別したクロックエッジが奇数クロックサイクルの部分であるか、または偶数クロックサイクルの部分であるかを、前記受信したストローブ信号における立ち上がりエッジ検出を用いて決定するステップを備えた方法。
【請求項１２】
請求項１１に記載の方法において、前記クロックエッジが、奇数クロックサイクルの部分であるか、または偶数クロックサイクルの部分であるかを、フライホイール作用を生ずるよう構成した内部ストローブカウンタを用いて決定する方法。
【請求項１３】
請求項１２に記載の方法において、前記内部ストローブカウンタは、クロックの立ち上がりエッジでのみ増分するよう構成した方法。
【請求項１４】
複数のデータ回線を介在させて接続した受信素子に、データを転送するよう構成した送信素子であって、前記送信素子および受信素子の双方のクロック周波数は同一であるが位相差を示すものとし、前記送信素子は、ストローブ信号を生成して、データを前記受信素子に転送する前に、前記ストローブ信号を前記受信素子に、前記データ回線のうち１個のデータ回線を経て送信するよう構成し、さらに前記送信素子は、前記ストローブ信号の前記受信素子への送信に続いて、前記ストローブ信号の生成を制御して、前記複数のデータ回線を介した、前記受信素子へのデータ転送を制御するよう構成したことを特徴とする送信素子。
【請求項１５】
請求項１４に記載の送信素子において、フライホイール作用装置によりストローブ信号を生成するように構成した送信素子。
【請求項１６】
請求項１４または１５に記載の送信素子において、前記ストローブ信号は、２クロックサイクル毎にトグル切り替わりを生じ、またこの２クロックサイクルの４個のエッジにおける１個の同一エッジで切り替わるようにした送信素子。
【請求項１７】
複数のデータ回線を介在させて接続した送信素子からデータを受信するよう構成した受信素子であって、前記送信素子および受信素子の双方のクロックは、同一であるが位相差を示すものとし、前記受信素子は、データを前記送信素子から受信素子に転送する前に、ストローブ信号を送信素子から前記複数のデータ回線における１個のデータ回線で受信するよう構成し、かつ前記受信したストローブ信号に同期させたストローブ信号を生成するよう構成し、さらに前記受信素子が、この受信素子で生成したストローブ信号を、前記複数のデータ回線に現れるデータのサンプリングのために維持するよう構成ことを特徴とした受信素子。
【請求項１８】
請求項１７に記載の受信素子において、前記ストローブ信号は、フライホイール作用装置により前記受信素子内で生成するように構成した受信素子。
【請求項１９】
請求項１７または１８に記載の受信素子において、前記受信素子は、さらに、前記送信素子から送られたストローブ信号の受信を監視する手段を有するものとした受信素子。
【請求項２０】
請求項１７，１８または１９に記載の受信素子において、前記送信素子から受信した前記ストローブ信号が、クロック信号の立ち上がりエッジの前でトグル切替えを生ずるのか、または立ち下がりエッジの前でトグル切替えを生ずるのかを識別決定するように構成した受信素子。
【請求項２１】
請求項２０に記載の受信素子において、前記ストローブ信号を受信する時点の決定を、ＸＯＲ回路によって行う受信素子。
【請求項２２】
請求項１７〜２１のいずれか一項に記載の受信素子において、前記認識したクロックエッジが、奇数クロックサイクルの部分なのか、または偶数クロックサイクルの部分なのかを、前記受信したストローブ信号における立ち上がりエッジ検出を用いて決定するよう構成した受信素子。
【請求項２３】
請求項２２に記載の受信素子で、前記認識されたクロックエッジが偶数クロックサイクルの部分なのか、または奇数クロックサイクルの部分なのかを決定する内部ストローブカウンタを設け、この内部ストローブカウンタは、フライホイール作用を生ずるよう構成した受信素子。
【請求項２４】
請求項２３に記載の受信素子であって、前記内部ストローブカウンタは、立ち上がりクロックエッジでのみ増分するよう構成した受信素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データインタフェースでの同期を探索する方法に関するものであり、また一般的に送信素子のフリップフラップと受信素子のフリップフラップとの間に形成するインタフェースに関するものである。
【背景技術】
【０００２】
とくにデジタル・マイクロ・エレクトロニクス分野において、インタフェースは、送信素子と受信素子と間におけるデータ転送を目的として一般的に使用されており、またこのようなインタフェースは、一般的に送信側フリップフロップと受信側フリップフロップとのクロック関係に依存する３タイプのうちのいずれかに類別することができる。
【０００３】
まず、同期インタフェースと称されるものがあり、この同期インタフェースでは、送信側および受信側のフリップフロップを、釣り合いがとれた同一クロックドメイン、すなわち、周波数および位相が共に等しいクロックドメインで動作する。
【０００４】
一方、非同期インタフェースと称されるものは、周波数関係がない異なるクロックで動作するフリップフロップを、送信側および受信側で使用する。
【０００５】
インタフェースの他の形態は、送信側および受信側のフリップフロップに関連して設けるものであり、このフリップフロップは、同じクロック周波数で動作するように構成するが、クロック周波数相互間に、未知であるが、しかしほぼ一定の位相差が存在する。
【０００６】
本発明は、この第３タイプのインタフェースに関するものである。
【０００７】
このようなインタフェースおよび実際の一般的なインタフェースにおいては、インタフェースに設ける接続回線の数を場合によって制限することが分かってきており、または要求されるデータ転送およびインタフェースの送信側および受信側の各集積回路間のタイミング関係の制御のために設けなければならない集積回路上の接続ピンの数に限定する必要がある。
【０００８】
本発明が関連する、すなわち、一定の異なる位相を有するクロック信号周波数を使用するインタフェースの性質は、一般的に、インタフェースを介して転送されるデータを伴うストローブ信号を使用し、このストローブ信号は、インタフェースの送信側と受信側との間で適切な位相同期をとるのに供する。
【０００９】
このようなストローブ信号は、現在までところ、ストローブ信号自体のためのデータ回線および集積回路ピン接続部を必要とし、このことは、インタフェースが必要とする集積回路ピン接続部の総数を減らすことが望まれる状況、または限られた数の集積回路接続ピンしかいかなる場合においてもインタフェースに利用できない状況では、不都合にも、使用が限定されてしまうことが分かる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、共通クロック周波数ではあるが、位相差を有して動作する素子間のデータインタフェースに同期をとる方法であって、そのような既知の方法よりも利点がある方法を提供すること、およびインタフェースに関連する送信素子および受信素子を得ることをも目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、送信素子と受信素子と間におけるデータ用のインタフェースの同期を探索する方法であって、双方の素子のクロック周波数は、同一であるが位相差を示すものとした該同期探索方法を提供し、この方法は、インタフェースでのデータ転送に先立って、
・送信素子で生成したストローブ信号を受信素子に送るステップと、
・受信素子でストローブ信号を生成して、このストローブ信号を送信素子から受信したストローブ信号に同期させるステップと、
・送信素子からインタフェースに現れるデータのサンプリングのために、受信素子で生成した同期化ストローブ信号を維持するステップと
を有することを特徴とする。
【００１２】
本発明方法によれば、データ転送時においてストローブ信号を転送する必要性を回避することで、有利にも、インタフェースに必要な集積回路接続ピンの数を減らすことができるという利点があることが分かる。
【００１３】
そのような利点は、一般的に、従来技術において生成する物理ストローブ信号を、インタフェースでの初期化シーケンス中に受信素子で生成しまた維持する仮想ストローブ信号に置き換えることによって、得られる。
【００１４】
したがって、本発明によれば、有利にも、共通クロック周波数ではあるが位相差を有して動作する素子の間におけるインタフェースを介してデータを確実に転送することが可能となり、このインタフェースは、送信素子および受信素子のデータ回線に必要とされる、数の並列接続部を設けるだけで済む。
【００１５】
有利には、送信素子でのストローブ信号の生成は、フライホイール作用によって行う。
【００１６】
またとくに、送信素子で生成したストローブ信号は、インタフェースを介した受信素子へのその後のデータ転送を制御するようにする。
【００１７】
とくに、送信素子で生成したストローブ信号を、その後のデータ転送中に使用するように構成した接続部を経由して受信素子に送る。
【００１８】
ある特定の実施例によると、送信素子で生成したストローブ信号は、２クロックサイクル毎にトグル切り替わりを生じ、またこの２クロックサイクル現れる４個のクロックエッジのうち、１個の同一エッジで切り替わるようにする。
【００１９】
有利には、送信素子で生成したストローブ信号が切り替わる４個のエッジにおける１個の同一エッジは、インタフェースを介して受信素子にデータを転送するのに使用するクロックエッジとする。
【００２０】
有利には、受信素子で生成したストローブ信号であって、送信素子から受信したストローブ信号に同期させた該ストローブ信号を、フライホイール作用によって生成および維持する。
【００２１】
したがって、受信素子で生成したストローブ信号は、インタフェースを介する初期化ステップの一部として生成することができることを、認識されたい。
【００２２】
送信素子からの受信のため、インタフェースからのデータ回線を監視するよう、受信素子を構成するのが好ましい。
【００２３】
受信素子で生成したストローブ信号は、好適には、内部補間ストローブ信号とする。
【００２４】
本発明の他の態様によれば、複数のデータ回線を介在させて接続した受信素子にデータを転送するよう構成した送信素子であって、送信素子および受信素子の双方のクロック周波数は、同一であるが位相差を示すものとし、受信素子へのデータの転送に先立って、該送信素子はストローブ信号を生成して、前記データ回線のうち１個のデータ回線を経て受信素子にストローブ信号を送信するよう構成し、さらに送信素子は、複数のデータ回線を経由する、受信素子へのデータ転送を制御するために、受信素子に前記ストローブ信号を送信した後に、前記ストローブ信号の生成を制御するよう構成したことを特徴とした送信素子を提供する。
【００２５】
上述した方法と同様に、本発明のこの態様による送信素子は、送信素子が、データ転送に先立って実行する初期化手順を容易にすることができ、しかも、送信素子に専用の接続ピンを必要とせずに、受信素子で同期化したストローブ信号を構築するだけで十分であるという点で、とくに有利である。
【００２６】
したがって、上述したように、本発明のこの態様では、フライホイール作用装置によってストローブ信号を生成する構成すると好適であり、またストローブ信号は、２クロックサイクル毎にトグル切り替わりを生じ、またこの２クロックサイクルの４個のエッジにおける１個の同一エッジで切り替わるよう構成するとよい。
【００２７】
本発明の他の態様によれば、複数のデータ回線を介在させて接続した送信素子からのデータを受信するよう構成した受信素子であって、送信素子および受信素子の双方からのクロックは、同じであるが位相差を示すものとし、受信素子は、送信素子から受信素子へのデータの転送に先立って、前記複数のデータ回線のうち１個のデータ回線で送信素子からのストローブ信号を受信するよう構成し、さらに受信素子は、受信したストローブ信号に同期させたストローブ信号を生成するよう構成し、前記複数のデータ回線に現れるデータのサンプリングのために、受信素子内で生成したストローブ信号を維持することを特徴とした受信素子を提供する。
【００２８】
やはり、必要とされるストローブ信号の内部生成によって、受信素子は、単にストローブ信号を送信するためだけの専用の接続ピンを必要としないインタフェースに関連して使用することができる。
【００２９】
ストローブ信号は、フライホイール作用装置により受信素子内で生成するよう受信素子を構成し、さらに受信素子は、送信素子から送られたストローブ信号の受信を監視する手段を有する構成にすると好適である。
【００３０】
とくに以下の記載から分かるように、本発明を、デジタル・マイクロエレクトロニクス・インタフェースであって、特に光学３倍書込みシステム内に見られるような集積回路対間におけるデジタル・マイクロエレクトロニクス・インタフェースの任意の形態に関連して設けることができる。
【実施例】
【００３１】
以下、添付図面につき、単なる実施例として、さらに本発明を記載する。
【００３２】
まず、図１は、従来のインタフェースの動作で見られる問題点を示すタイミング図を示し、この問題点が従来技術において見られるストローブ信号を有利に使用する必要性を誘発し、この有利な使用方法が本発明の範囲である。特に、図１は、インタフェースに到来するインタフェースデータ信号Ａ〜Ｆと、関連クロック信号Ｘ−１，…，…，Ｘ＋４とを示す。さらに、多くの起こり得る結果、すなわち、到来するインタフェースデータとクロック信号との間で予測不能な同期により起こり得る結果のうち３個の結果１０，１２，１４を示す。
【００３３】
さらに詳細に述べると、本発明に関するインタフェースが使用する２個のクロック信号間の位相差は未知なので、これらのフリップフロップのデータ入力が変化するのと同一時点に、またはその前後で、例えば、受信フリップフロップにデータがクロックインされる危険性がある。このように、図１に関しては、フリップフロップにデータをクロックインするのに使用するクロックエッジをＸと仮定すると、ある場合ではデータ入力がＸの時点でフリップフロップにロードされ、他の場合ではそのようなデータロードがＸ＋１の時点、すなわち次のクロックエッジでのみ起こることがある。そのような同期化の予測不能な性質を、データトレース１０，１２，１４で示し、データトレース１２および１４では、生じ得るエラーの現象を示す。
【００３４】
上述したような予測不能な挙動が生じるのを防ぐために、２個の手法を採用することが知られている。
【００３５】
まず、インタフェースの受信素子を、インタフェースの送信素子よりも高いクロック周波数でデータをクロックインするように設計して、送信データビットのすべての新しいセットに対して、受信素子において少なくとも１個の安全サンプルモーメント（時点）が存在するのを確実にする。このことは、勿論、より高いクロック周波数を必要とし、このより高いクロック周波数は、送信素子でクロックを１回またはそれ以上逓倍化し、クロック信号の両側エッジを使用してデータをクロックインするよう受信素子を構成し、また２個のサンプルをインタフェースに並列させる、すなわちインタフェースで並列データ接続部の数を有効に２重化することによって得ることができ、これにより、受信素子は、２クロック周期毎に１度だけデータをクロックインすればよくなる。
【００３６】
第２の、とくに本発明に関連する手法であるが、従来のインタフェースでは、データにストローブ信号を付随させ、このストローブ信号は、インタフェースの受信素子でデータを安全にクロックインさせるサンプルモーメント（時点）を示すのに供する。
【００３７】
上述したように、従来技術の物理的ストローブ信号を設けることは、別個の集積回路接続ピンを必要とし、このことは、インタフェースの接続ピンの数が限定されている場合、または接続ピンの数が減少したインタフェースの提供が所望される場合に、とくに問題があることがわかっている。
【００３８】
本発明によれば、有利なことに、物理的ストローブ信号の実装を不要にし、以下にさらに説明するように、物理的ストローブ信号の必要性を、インタフェースの受信素子で同期化仮想的ストローブ信号を生成および維持する作用を行う初期化シーケンスに置き換える。
【００３９】
従来技術のインタフェースと、本発明の一態様によるインタフェースとの比較を、図２を参照して示す。
【００４０】
図２には、４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）を備えるインタフェース２０を介して接続した集積回路対１６，１８を示す。さらに、インタフェース２０の一部として、ストローブ信号回線２２を示すが、このストローブ信号回線は、従来技術のインタフェースには実在しているが、本発明では存在させない。
【００４１】
集積回路１６，１８の対の双方は、共に、同じクロック信号ｃｌｋ２４，２６でそれぞれ動作するが、集積回路１６に到達するクロック信号は、符号２８で示す遅延Ａを受けるとともに、集積回路１８に到達するクロック信号は、符号３０で示す遅延Ｂを受け、遅延Ａは、遅延Ｂと異なる。このようにして、集積回路１６，１８に到達するクロック信号は、共通の周波数ではあるが、位相差がある。
【００４２】
図２は単なる例示に過ぎず、本発明は、設ける並列データ回線の数、およびこれに応じて送信する並列データビット数に関係なく、ストローブ信号を必要とする任意のインタフェースにも同様に適用できると、認識されたい。
【００４３】
上述したように、４個の並列データ回線Ｄａｔ（０）〜Ｄａｔ（３）は、データを集積回路１６から集積回路１８に送信するために使用し、４個の新たなビットが、インタフェース２０のこれら４個のデータ回線を介して他のクロックサイクル毎に送信される。従来技術では、ストローブ信号を専用回線２２経由で送るが、この専用回線２２は、サンプルインスタンスが、インタフェース２０の４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）に現れるデータをクロックインするのに最も安全であることを、集積回路１８で示す作用を有する。
【００４４】
図２は、従来技術の特別な欠点を示し、すなわち、ストローブ信号は、集積回路１６，１８の対に、別個の回線、およびこれに関連して集積回路ピン接続部を必要とするという欠点がある。
【００４５】
これは、必要なピン接続の数を限定することが望まれる状況、および限定した数のピン接続部しか利用できない状況において、とくに不利であることが分かる。
【００４６】
以下のことから明らかなように、本発明は、いずれのサンプルインスタンスがインタフェース２０のデータ回線上でデータをクロックインするのに最も安全であるかを決定付けるよう、集積回路１８内で使用するストローブ信号を設けることができるようにし、ただし、別個のストローブ回線２２を必要とせず、これによって、有利なことに、そうでなければ必要とされたであろう集積回路ピン接続部の数を減らすことができる。
【００４７】
インタフェースでの通常のデータ転送の間に、データと共にストローブ信号を送信する必要を避けるため、本発明によれば、有利にも、データ転送に先立ってインタフェースの送信側および受信側でのストローブ信号相互を同期させることを可能にする。
【００４８】
再び図２の線図的ブロック図につき説明すると、この図示の実施例において、このことは、以下の通りに達成することができる。
【００４９】
集積回路１６は、ストローブ信号を、インタフェース２０の４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）のうちの１個を経て集積回路１８に送信するよう構成する。例えば、４個のデータ回線のうちいずれか１個を選択するようにソフトウェア制御を設計することができる。ストローブ信号自体は、集積回路１６によって発生させ、２クロックサイクル毎に、また４個の起こり得るクロックエッジのうち、同一のクロックエッジでトグル切替えするよう構成する。４個のクロックエッジの選択は、偶数（Ｅ）または奇数（Ｏ）クロックサイクルの立ち上がりエッジ、または立ち下がりエッジとする。ストローブ信号のトグル切替えのために選択するクロックエッジは、集積回路１６が４個のインタフェースデータ回線Ｄａｔ（０）〜Ｄａｔ（３）にデータを配置するとき、後にデータ転送する間に使用するのと同一のクロックエッジであると理解されたい。
【００５０】
インタフェースの受信側の集積回路１８を、ストローブ信号の監視のために適切な信号入力回線を選択するようプログラム可能に構成する。
【００５１】
必要に応じて、ソフトウェア制御は、初期化手順をトリガすることができ、この初期化手順において、集積回路１８の内部で生成した内部補間ストローブ信号を、インタフェース２０の４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）のうち選択した１個の回線で受信したストローブ信号と同期させて、受信集積回路１８でのフライホイール手順を実行可能とし、またこれにより、仮想ストローブ信号を維持することができる。
【００５２】
一旦集積回路１６を通常データ転送モードに設定した後には、そのようなフライホイール動作を発生および実行すると、集積回路１８の内部補間ストローブ信号は、インタフェース２０の４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）に到達するデータをサンプリング（採取）するのに使用される。
【００５３】
有利なことには、集積回路１６，１８の対間に形成したインタフェース２０は、２個の素子のインタフェースに対して２個の両側のうち一方をリセットした場合、または２個の素子のインタフェースに対して２個の両側のうちどちらかに到達するストローブ信号が脱落する場合、インターフェース２０を再初期化するだけで済む。
【００５４】
上述したことから、インタフェースの送信素子、すなわち、図２に示した集積回路１６は、有利なことに、どのクロックエッジで、ストローブ信号を生成するか、インタフェースに配置したデータを更新するかを、やはり偶数クロックサイクルおよび奇数クロックサイクル間での、およびその立ち上がりエッジまたは立ち下りエッジの間での選択を伴って決定することができる簡単なフライホイール手順を実行するように、構成できることは理解できるであろう。集積回路１６の起動動作は、必ずしも４個のクロックエッジのうち任意の特定した１個に限定する必要はないと思われる。しかし、一旦特定クロックエッジを選択した後には、フライホイール手順の実行によって、インタフェースの送信素子、例えば、図２に示す集積回路１６は、同一クロックエッジを使用し続けることが保証される。
【００５５】
同様に、インタフェースの受信素子、例えば、図示の実施例では集積回路１８を、インタフェース２０の４個の信号回線Ｄａｔ（０）〜Ｄａｔ（３）に到達したデータをサンプリングするのに使用されるクロックエッジを、やはり、偶数または奇数クロック信号で立ち上がるまたは立ち下がる、４個のエッジのうち１個を選択して、決定することができる簡単なフライホイール手順を行うように構成することができる。インタフェースにおける受信素子を形成する集積回路１８を適切に初期化することによって、４個のデータ回線におけるデータをサンプリングインするための最も安全なクロックエッジが選択されることが確実になり、このことを以下により詳細に説明する。やはり、初期化手順が完了した後で、フライホイール手順の実行は、インタフェースの受信素子がインタフェース２０の４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）に現れるデータをサンプリングするとき、この特定クロックエッジを維持することを保証する作用を行う。
【００５６】
さらに、ストローブ信号とデータ信号との間の上述のタイミング関係を、図３につき、クロック信号と比較して示し、この図３は、例えば、インタフェースの送信素子を形成する送信側の集積回路１６内におけるストローブ信号の生成、およびそれに続くインタフェースの４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）へのデータの配置を示す。
【００５７】
図３に図示した実施例から分かるように、ストローブ信号をＤａｔ（３）データ回線に配置することを決定し、さらに、各クロックサイクルのポジティブエッジでストローブが変化することを決定する。このように、上述の通り、ストローブ信号は２クロックサイクル毎に、すなわち奇数クロックサイクル（Ｏ）毎にトグル切替えし、また選択された４個のあり得るクロックエッジのうち、使用されるのは、それら奇数クロックサイクル（Ｏ）のポジティブ（立ち上がり）エッジである。
【００５８】
初期化段階の完了に続いて、すなわち、一旦、インタフェースの受信素子を形成する集積回路１８内で生成する内部補間ストローブ信号が確立された後、図３にさらに示すように、集積回路１６がデータ転送モードに切り替わる。
【００５９】
４個のデータ回線Ｄａｔ（０）〜Ｄａｔ（３）を経て送信される一連のビット列を示し、重要なことに、各データビット信号が、信号回線Ｄａｔ（３）での初期化中に当初に生成するストローブ信号と同様に、各奇数クロックサイクルのポジティブエッジでトグル切替えすることが分かるであろう。
【００６０】
一旦、ストローブ信号が切り替わる特定のクロックエッジが初期化段階で決定した後には、この特定クロックエッジは、図３のタイミング図の両側に比較して示したことから明らかなように、データビットのトグル切替えに使用される。
【００６１】
上述したように、集積回路１８を有する受信素子内で使用されるストローブ信号は、インタフェースに到達するデータをクロックインすることができる最も安全なサンプルインスタントを決定する作用を行う。
【００６２】
さらに、本発明が、本発明により生じる仮想ストローブ信号を有利に使用する方法を図４に示す。
【００６３】
図４は、インタフェースの受信素子に到達する、クロック信号ｃｌｋと、外部ストローブ信号との比較を示す。上述したように、本発明インタフェースの実施例において、ストローブ信号およびデータ信号を、隔クロックサイクルでトグル切替えするよう構成する。しかし、インタフェースの受信素子、例えば、図２に示す集積回路１８に到達するストローブ信号およびデータ信号がクロックの立ち上がりおよび立ち下がりの双方のエッジに現れる場合、このことは、ストローブ信号またはデータ値ごとに４個のサンプルモーメントをもたらす。このことは、インタフェースの受信側に１クロック周期の半分の解像度をもたらすため、受信したストローブ信号を１クロック周期の１／２以上の精度で再構成することは不可能であることが分かるであろう。同様にこのことは、集積回路１８に到達するストローブ信号およびデータ信号の現実の立ち上がりおよび立ち下がりエッジに関して、不確定性をもたらすであろう。そのような不確定性を、図４にタイミング周期ブロック３２，３４を用いて示す。矢印Ａ，Ｂ，ＸおよびＹで示した４個のサンプルモーメントのうち、「安全」と考えられるのは２個の中央サンプルモーメントＸ，Ｙのみであり、これは、サンプリングがインタフェースの値変化から少なくともクロック周期の１／２離れて生ずることを保証できるのは、これら２個のサンプルインスタンスだけだからである。図示のように、インスタンスＡおよびＢは、クロック周期の１／２未満しか離れていないことを保証ができず、したがって、これらサンプルインスタンスＡまたはＢのいずれか一方が実際のサンプルモーメントとして採用されてしまう危険性がある。
【００６４】
上述した初期化手順の間に、受信素子で生じた補間ストローブ信号を、送信素子から受信したストローブと正確に一致させるために、まず、ストローブがクロック信号の立ち下がりエッジの前で切り替わるかどうか、またこのようなエッジが、奇数クロックサイクルまたは偶数クロックサイクルのどちらの部分を形成するかを決定する必要がある。
【００６５】
次に図５には、本発明によるインタフェースの受信側の一実施例、例えば、図２の集積回路１８によって示した、インタフェース論理を模式的に示す。
【００６６】
図５は、とくに、ストローブおよびそれに続くデータが、クロック信号ｃｌｋの立ち上がりエッジの前で、または立ち下がりエッジの後で切り替わるのかを決定するよう実装したＸＯＲ回路を示す。この結果を、strobe_on_neg回線に格納し、この回線の出力は、ストローブがクロック立ち上がりエッジの前で変化する場合、「０」となり、一方、ストローブが立ち下がりエッジの前で変化する場合、「１」となる。
【００６７】
クロックエッジが偶数（even）クロックサイクルの部分かまたは奇数（odd) クロックサイクルの部分なのかを決定するために、立ち上がりエッジ検出を外部ストローブ入力で実行する。しかし、さらに図５に示すように、インタフェースの受信素子には、一旦生成され、外部ストローブに適切に同期化された内部ストローブを維持するフライホイール作用をもたらすように構成した内部ストローブカウンタを設ける。内部ストローブカウンタは、０〜３までカウントし、必要とするフライホイール作用を達成するためのラップアラウンドするよう構成する。重要なことには、カウンタは、立ち上がりクロックエッジのみで増分するよう構成し、また上述したように、受信した外部ストローブ信号の立ち上がりエッジ検出を実行することで外部ストローブ信号に整列させるよう構成する。
【００６８】
受信素子の整列化ロジックは、カウンタを、外部ストローブ信号における立ち上がりエッジを認識した後に、クロックの第１立ち上がりエッジで「０」にプリセットするように実装する。
【００６９】
内部ストローブカウンタは、出力で生ずるstrobe_on_neg変数との組み合わせで、Ｙのようなサンプルモーメント（図４参照）を定義する作用を行い、このＹのようなサンプルモーメントでは、インタフェースＤａｔ（０）〜Ｄａｔ（３）回線からのデータを、ｐｏｓ（正）クロックエッジ／ｎｅｇ（負）クロックエッジ同期化装置（シンクロナイザ）を介して、受信素子のデータフリップフロップにクロックインすることが安全に行われると考えられる。
【００７０】
インタフェースでの受信素子でのサンプリングモーメントに関して、２個の主な場合があり、すなわち、クロック立ち上がりエッジ前にデータ／ストローブ信号がクロック周期の１／２変化する場合と、データが、立ち下がりクロックエッジに対してクロック周期の１／２内で変化する場合とがあることは認識できるであろう。
【００７１】
図６は、クロック立ち上がりエッジ前に生ずるデータストローブが変化する状況を示すとともに、図７は、立ち下がりクロックエッジの前に生ずるデータ／変化の状況を示す。
【００７２】
まず図６は、クロック信号と、受信素子で受信される外部ストローブ信号と、受信素子で補間される内部ストローブ信号との間の関係を示す状態変化図である。
【００７３】
図５につき説明したように、ストローブ／データは、クロック立ち上がりエッジの前で変化しているので、クロックの立ち上がりでデータをクロックインするように、strobe_on_neg値は「０」となり、その後、ストローブカウント値が「０」または「３」と等しくなるとき、strobe_on_neg値は、受信素子側のフリップフロップに転送される。
【００７４】
クロック立ち上がりエッジでストローブカウント値が「１」または「３」の場合、このデータを受信側のデータフリップフロップ内にクロックインし、このことは、有利にも、図６に示したように、実サンプルモーメントが全クロックサイクル１個分早くすることを決定する。このように、この実際のサンプルモーメントは、常に、次のデータエッジの前でクロック周期の少なくとも１／２にあり、重要なことには、先行データエッジの後で少なくとも１クロック周期にある。
【００７５】
同様の関係は、さらに図７につき説明するように、クロック立ち下がりエッジの前で変化するように構成する場合においても、起こり得る。
【００７６】
この場合、strobe_on_neg値は、当然「１」となり、その結果、データは、クロックの立ち下がりエッジで受信素子にクロックインされて、ストローブカウントが「０」または「２」の値のとき、受信素子のフリップフロップに転送される。
【００７７】
ふたたび図７につき説明すると、クロックの立ち上がりエッジでストローブカウントが「０」または「２」のとき、データを受信素子のデータフリップフロップにクロックインし、このことは、実際のサンプルモーメントが、事実上１クロックサイクルの１／２だけ早いことを意味する。このサンプルモーメントを図７に示し、かつ、明示したように、このサンプルモーメントは、常に次データの変化前１クロック周期の少なくとも１／２にあり、先行データの変化後の少なくとも１クロック周期にある。
【００７８】
したがって、図６および図７に示したそのような構成は、有利なことに、「安全な」サンプリングモーメントの使用を確実にする。
【００７９】
インタフェースは、ほぼ完全に自動的に動作するが、有利なことに、高レベルの監視およびプログラム可能性を可能とすることができる。
【００８０】
本発明は、有利にも、任意のデジタル・マイクロエレクトロニクス・インタフェースであって、共通クロック信号が位相差を示すインタフェースに関して適用することができ、また、とくに、青色レーザーシステムのような高速光学書き込みシステム、また、実際に青色レーザーシステム、赤色レーザーシステムおよび赤外線システムとして動作するトリプルライタにも容易に適用できることは理解できるであろう。
【００８１】
例えば、集積回路対のうち一方は、１６倍ＣＤ／ＤＶＤＲＷを備え、およびベーシックＤＳＰを有するものとすることができ、もう他方は、ブルーレイディスク（ＤＢ）装置とすることを可能にするアドオンコンパニオンＩＣを備えることができる。したがって、本発明は、有利にも、コンパニオン集積回路から光学ピック・アップに対する特別な低電圧差動信号化（ＬＶＤＳ）インタフェースを有するメインＤＳＰへの、信頼性のある高速インタフェースをもたらすのに使用することができる。
【図面の簡単な説明】
【００８２】
【図１】インタフェースのデータと、従来技術で知られている関連クロック信号との関係を示すタイミング図である。
【図２】従来技術に見られるインタフェースを経由して接続した集積回路対の線図的ブロック図である。
【図３】本発明の実施例によるインタフェースでのタイミング図である。
【図４】本発明の一態様を具体化した受信素子内の動作を示すタイミング図である。
【図５】本発明の一態様の実施例によるインタフェースの受信素子の線図的ブロック図である。
【図６】インタフェースの受信素子に関連して生ずるタイミング図である。
【図７】本発明の一態様を具体化したインタフェースの受信素子に生じた他のタイミング図である。
【図１】
2009526278.tif 000003
【図２】
2009526278.tif 000004
【図３】
2009526278.tif 000005
【図４】
2009526278.tif 000006
【図５】
2009526278.tif 000007
【図６】
2009526278.tif 000008
【図７】
2009526278.tif 000009
【国際調査報告】
2009526278.tif 000010
2009526278.tif 000011