(57)【要約】  発光デバイス表示器のための方法及びシステムが提供される。該システムは、各ピクセルが発光デバイス、該発光デバイスを駆動するための駆動トランジスタ及び当該ピクセルを選択するためのスイッチトランジスタを有するような１以上のピクセルと、当該ピクセルの変化を監視及び抽出して該ピクセルに対するプログラミングデータを校正する回路とを含む。プログラミングデータは、上記監視結果を用いて校正される。
2009526248.tif 000002
【特許請求の範囲】
【請求項１】
各ピクセルが、発光デバイス、該発光デバイスを駆動するための駆動トランジスタ及び当該ピクセルを選択するためのスイッチトランジスタを有するような1以上のピクセルと、
当該ピクセルの変化を監視及び抽出して、該ピクセルに対するプログラミングデータを校正する回路と、
を有する表示システム。
【請求項２】
請求項１に記載の表示システムにおいて、前記回路が前記発光デバイスと前記駆動トランジスタとの間の経路を監視ラインに接続する感知ネットワークを有しているような表示システム。
【請求項３】
請求項２に記載の表示システムにおいて、前記監視ラインが、前記発光デバイス若しくは前記駆動トランジスタに直接的に又は間接的に接続された電源ライン、プログラミングデータを供給するためのデータライン、又は前記発光デバイス若しくは前記駆動トランジスタに接続された出力データラインを有しているような表示システム。
【請求項４】
請求項２に記載の表示システムにおいて、前記スイッチトランジスタが第１選択ラインにより選択され、前記感知ネットワークが第２選択ラインにより活性化されるような表示システム。
【請求項５】
請求項４に記載の表示システムにおいて、前記第２選択ラインが前記第１選択ラインであるような表示システム。
【請求項６】
請求項２に記載の表示システムにおいて、前記感知ネットワークが前記経路を前記監視ラインに接続する感知トランジスタを有するような表示システム。
【請求項７】
請求項６に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記感知トランジスタが前記選択ラインにより選択されるような表示システム。
【請求項８】
請求項２に記載の表示システムにおいて、前記ネットワークが、前記経路を前記監視ラインに接続するために第１感知トランジスタ及び第２感知トランジスタを有しているような表示システム。
【請求項９】
請求項８に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記第１感知トランジスタが第２選択ラインにより選択され、前記第２感知トランジスタが第３選択ラインにより選択されるような表示システム。
【請求項１０】
請求項１に記載の表示システムにおいて、前記ピクセルが該ピクセルの経時変化を監視するための感知回路を有し、前記回路が前記感知回路を監視ラインに接続するための感知ネットワークを有しているような表示システム。
【請求項１１】
請求項１０に記載の表示システムにおいて、前記感知ネットワークが前記モニタ回路を前記監視ラインに接続するために第１感知トランジスタ及び第２感知トランジスタを有しているような表示システム。
【請求項１２】
請求項１１に記載の表示システムにおいて、前記スイッチトランジスタが選択ラインにより選択され、前記第１感知トランジスタが第２選択ラインにより選択され、前記第２感知トランジスタが第３選択ラインにより選択されるような表示システム。
【請求項１３】
請求項８に記載の表示システムにおいて、前記第１感知トランジスタが各ピクセルに割り当てられ、前記第２感知スイッチが２以上のピクセルに関する２以上の第１感知トランジスタに割り当てられているような表示システム。
【請求項１４】
請求項１に記載の表示システムにおいて、前記ピクセルの１以上がＲＧＢＷピクセルアレイを形成するような表示システム。
【請求項１５】
請求項１に記載の表示システムにおいて、前記ピクセルに対してプログラミングデータを供給すると共に該ピクセルの変化を監視するためにプログラミングラインが設けられるような表示システム。
【請求項１６】
請求項１に記載の表示システムにおいて、前記ピクセルの経時変化が前記監視の結果に基づいて抽出され、前記プログラミングデータが前記ピクセルの前記経時変化に基づいて校正されるような表示システム。
【請求項１７】
請求項１に記載の表示システムにおいて、当該システムの少なくとも一部が、アモルファスシリコン、ポリシリコン、ナノ／マイクロ結晶シリコン、有機半導体技術、ＴＦＴ、ＮＭＯＳ／ＰＭＯＳ技術、ＣＭＯＳ技術、MOSFET又はこれらの組み合わせを用いて製造されるような表示システム。
【請求項１８】
１以上のピクセルを有する表示システムを駆動する方法であって、
抽出サイクルにおいて、前記ピクセルに動作信号を供給し、前記ピクセルにおけるノードを監視し、該監視結果に基づいて前記ピクセルの経時変化を抽出するステップと、
プログラミングサイクルにおいて、前記ピクセルの前記経時変化の抽出に基づいてプログラミングデータを校正し、該プログラミングデータを前記ピクセルに供給するステップと、
を有するような方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術に係り、更に詳細には発光デバイス表示器のための方法及びシステムに関する。
【背景技術】
【０００２】
電気発光（electro-luminance）表示器は、携帯電話等の広範囲の装置に対して開発されている。特に、アモルファスシリコン（a-Si）、ポリシリコン、有機又は他の駆動バックプレーンを用いたアクティブマトリクス型有機発光ダイオード（AMOLED）表示器は、可能な可撓性表示器、その低コスト製造、高解像度及び広視野角等の利点により一層魅力的となってきている。
【０００３】
AMOLED表示器は、各ピクセルが有機発光ダイオード（ＯＬＥＤ）を有するような行及び列のピクセルのアレイ、及び当該行及び列のアレイ内に配設されたバックプレーン電子回路を含んでいる。ＯＬＥＤは電流駆動デバイスであるので、AMOLEDのピクセル回路は正確且つ一定の駆動電流を供給することができなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
高い精度で一定の輝度を供給することができるような方法及びシステムを提供したいという要求が存在する。
【０００５】
本発明の目的は、既存のシステムの欠点の少なくとも１つを除去又は軽減するような方法及びシステムを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、１以上のピクセルを含む表示システムが提供される。各ピクセルは、発光デバイスと、該発光デバイスを駆動するための駆動トランジスタと、当該ピクセルを選択するためのスイッチトランジスタとを含む。該表示システムは、当該ピクセルに対するプログラミングデータを校正するために該ピクセルの変化を監視及び抽出する回路を含む。
【０００７】
本発明の他の態様によれば、表示システムを駆動する方法が提供される。該表示システムは、１以上のピクセルを含む。該方法は、抽出サイクルにおいて当該ピクセルに動作信号を供給し、該ピクセルにおけるノードを監視し、該監視結果に基づいて該ピクセルの経時変化（エージング）を抽出するステップと、プログラミングサイクルにおいて当該ピクセルの上記経時変化の抽出に基づいてプログラミングデータを校正し、当該ピクセルに該プログラミングデータを供給するステップとを含む。
【０００８】
本発明の、これら及び他のフィーチャは、添付図面への参照がなされる下記の説明から明らかとなるであろう。
【発明を実施するための最良の形態】
【０００９】
本発明の実施例を、発光デバイス（例えば、有機発光ダイオード（ＯＬＥＤ））と、複数のトランジスタとを有するピクセル回路を使用して説明する。以下の実施例におけるピクセル回路又は表示システムのトランジスタは、ｎ型トランジスタ、ｐ型トランジスタ又はこれらの組み合わせとすることができる。以下の実施例におけるピクセル回路又は表示システムのトランジスタは、アモルファスシリコン、ナノ／マイクロ結晶シリコン、ポリシリコン、有機半導体技術（例えば、有機ＴＦＴ）、ＮＭＯＳ／ＰＭＯＳ技術又はＣＭＯＳ技術（例えば、MOSFET）を用いて製造することができる。該ピクセル回路を有する表示器は、単色、多色又は全色（フルカラー）表示器とすることができ、１又は２以上のエレクトロルミネッセンス（ＥＬ）素子（例えば、有機ＥＬ）を含むことができる。該表示器は、アクティブマトリクス型発光表示器（例えば、AMOLED）とすることができる。該表示器は、ＴＶ、ＤＶＤ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、携帯電話又は他の用途に使用することができる。該表示器は、フラットパネルとすることができる。
【００１０】
以下の説明において、“ピクセル回路”及び“ピクセル”は、入れ替え可能に使用される。以下の説明において、“信号”及び“ライン”は入れ替え可能に使用することができる。以下の説明において、“ライン”及び“ノード”なる用語は入れ替え可能に使用することができる。当該説明において、“選択ライン”及び“アドレスライン”は入れ替え可能に使用することができる。以下の説明において、“接続する（又は接続された）”及び“結合する（又は結合された）”は、入れ替え可能に使用することができ、２つ以上のエレメントが直接的又は間接的に互いに物理的又は電気的接触状態にあることを示すために使用される。当該説明において、ｉ番目の行及びｊ番目の列におけるピクセル（回路）は、位置（i,j）におけるピクセル（回路）と称される。
【００１１】
図１は、本発明の一実施例によるピクセル作動技術が好適に応用される２トランジスタ（２Ｔ）ピクセル回路を有するピクセルアレイの一例を示す。図１のピクセルアレイ１０は、“ｎ”行及び“ｍ”列に配列された複数のピクセル回路１２を含んでいる。図１には、ｉ番目の行のピクセル回路１２が示されている。
【００１２】
各ピクセル回路１２は、ＯＬＥＤ１４、記憶キャパシタ１６、スイッチトランジスタ１８及び駆動トランジスタ２０を含んでいる。駆動トランジスタ２０のドレイン端子は対応する行の電源ライン（例えば、ＶＤＤ(i)）に接続され、駆動トランジスタ２０のソース端子はＯＬＥＤ１４に接続されている。スイッチトランジスタ１８の一方の端子は対応する列のデータライン（例えば、VDATA(1),…又はVDATA(m)）に接続され、該スイッチトランジスタ１８の他方の端子は駆動トランジスタ２０のゲート端子に接続されている。スイッチトランジスタ１８のゲート端子は、対応する行の選択ライン（例えば、SEL(i)）に接続されている。記憶キャパシタ１６の一方の端子は、駆動トランジスタ２０のゲート端子に接続され、該記憶キャパシタ１６の他方の端子は、ＯＬＥＤ１４及び駆動トランジスタ２０のソース端子に接続されている。ＯＬＥＤ１４は、電源（例えば、グラウンド）と駆動トランジスタ２０のソース端子との間に接続されている。当該ピクセル回路１２の経時変化（エージング：aging）は、後述するように、電源ラインVDD(i)の電圧を監視することにより抽出される。
【００１３】
図２は、図１に関連するピクセル作動技術が好適に応用される２Ｔピクセル回路を有するピクセルアレイの他の例を示す。図2のピクセルアレイ３０は、図１のピクセルアレイ１０と類似している。ピクセル回路アレイ３０は、“ｎ”行及び“ｍ”列に配列された複数のピクセル回路３２を含んでいる。図２には、ｉ番目の行におけるピクセル回路３２が示されている。
【００１４】
各ピクセル回路３２は、ＯＬＥＤ３４と、記憶キャパシタ３６と、スイッチトランジスタ３８と、駆動トランジスタ４０とを含んでいる。ＯＬＥＤ３４は、図１のＯＬＥＤ１４に対応する。記憶キャパシタ３６は、図１の記憶キャパシタ１６に対応する。スイッチトランジスタ３８は、図１のスイッチトランジスタ１８に対応する。駆動トランジスタ４０は、図１の駆動トランジスタ２０に対応する。
【００１５】
駆動トランジスタ４０のソース端子は、対応する行の電源ライン（例えば、VSS(i)）に接続され、該駆動トランジスタ４０のドレイン端子はＯＬＥＤ３４に接続されている。スイッチトランジスタ３８の一方の端子は、対応する列のデータライン（例えば、VDATA(1),…又はVDATA(m)）に接続され、該スイッチトランジスタ３８の他方の端子は駆動トランジスタ４０のゲート端子に接続されている。記憶キャパシタ３４の一方の端子は、駆動トランジスタ４０のゲート端子に接続され、該記憶キャパシタ３４の他方の端子は対応する電源ライン（例えば、VSS(i)）に接続されている。ＯＬＥＤ３４は電源と駆動トランジスタ４０のドレイン端子との間に接続されている。該ピクセル回路の経時変化は、後述するように、電源ラインVSS(i)の電圧を監視することにより抽出される。
【００１６】
図３Ａは、抽出動作の間において図１及び２のピクセル回路に供給される信号波形の一例を示している。図３Ｂは、通常動作の間において図１及び２のピクセル回路に供給される信号波形の一例を示している。図３Ａにおいて、VDD(i)は図１のVDD(i)に対応する電源ライン／信号であり、VSS(i)は図２のVSS(i)に対応する電源ライン／信号である。“ＩＣ”は、校正されている位置(i,j)のピクセルのVDD(i)に供給される一定電流である。該電流ＩＣの結果としてVDD(i)上に発生される電圧は、（ＶCD＋ΔＶCD）となり、ここで、ＶCDは当該回路のＤＣバイアス点であり、ΔＶCDはＯＬＥＤ電圧及び駆動トランジスタ（図１の２０又は図２の４０）の閾電圧の増幅されたずれである。
【００１７】
図１，２及び３Ａを参照して、位置(i,j)におけるピクセルの経時変化（エージング）は、電源ラインの電圧（図１のVDD(i)又は図２のVSS(i)）を監視することにより抽出される。位置(i,j)のピクセルに関する図３Ａの動作は、第１及び第２抽出サイクル５０及び５２を含んでいる。第１抽出サイクル５０の間において、位置(i,j)のピクセルにおける駆動トランジスタ（図１の２０又は図２の４０）のゲート端子は、校正電圧ＶCGに充電される。この校正電圧ＶCGは、前のエージングデータに基づいて計算されたエージング予測及びバイアス電圧を含んでいる。また、第１抽出サイクルの間において当該ｉ番目の行における他のピクセル回路はゼロにプログラミングされる。
【００１８】
第２抽出サイクル５２の間において、SEL(i)はゼロとなり、従って、位置(i,j)のピクセルにおける駆動トランジスタ（図１の２０又は図２の４０）のゲート電圧は、電荷注入及びクロックフィードスルー等の動的効果による影響を受ける。このサイクルの間において、該駆動トランジスタ（図１の２０又は図２の４０）は増幅器として作用する。何故なら、該トランジスタはｉ番目の行の電源ライン（図１のVDD(i)又は図２のVSS(i)）を介する一定電流によりバイアスされるからである。従って、位置(i,j)のピクセルにおける駆動トランジスタ（図１の２０又は図２の４０）の閾電圧（ＶＴ）のずれの影響は増幅され、それに応じて、電源ラインの電圧（図１のVDD(i)又は図２のVSS(i)）が変化する。従って、この方法は、非常に小さな量のＶＴのずれの抽出を可能にし、結果的に高精度の校正が得られる。VDD(i)又はVSS(i)の該変化が監視される。次いで、VDD(i)又VSS(i)の該変化（又は複数の変化）は、プログラミングデータの校正に使用される。
【００１９】
図１、２及び図３Ｂを参照して、位置(i,j)のピクセルに関する通常動作は、プログラミングサイクル６２及び駆動サイクル６４を含んでいる。プログラミングサイクル６２の間において、位置(i,j)のピクセルにおける駆動トランジスタ（図１の２０又は図２の４０）のゲート端子は、上記監視結果（例えば、ＶＤＤ又はＶＳＳの変化（若しくは複数の変化））を用いて校正されたプログラミング電圧ＶCPまで充電される。この電圧ＶCPは、グレイスケール及び当該ピクセルの経時変化により定められる（例えば、該電圧は、グレイスケールに関係する電圧及び校正サイクルの間に抽出された経時変化の和である）。次に、駆動サイクル６４の間において、選択ラインSEL(i)はローとなり、位置(i,j)のピクセルにおける駆動トランジスタ（図１の２０又は図２の４０）は、該位置(i,j)のピクセルにおけるＯＬＥＤ（図１の１４又は図２の３４）に電流を供給する。
【００２０】
図４は、図３Ａの抽出サイクルの間における、電源ラインＶＤＤの電圧に対する駆動トランジスタの閾電圧のずれ（ＶＴずれ）の影響を示す。当業者にとっては、駆動トランジスタが合理的な利得を提供し、小さなＶＴずれの抽出を可能にすることは明らかである。
【００２１】
図５は、図１及び２のピクセルアレイを有するような表示システムの一例を示す。図５の該表示システム１０００は、複数のピクセル１００４を有するピクセルアレイ１００２を含んでいる。図５には、４つのピクセル１００４が示されている。しかしながら、ピクセル１００４の数はシステム設計に依存して変化し得、４つに限定されるものではない。ピクセル１００４は、図１のピクセル回路１２とするか、又は図２のピクセル回路３２とすることができる。ピクセルアレイ１００２は、アクティブマトリクス型発光表示器であり、AMOLED表示器を形成することができる。
【００２２】
SEL(k)（ｋ＝i,i+1）は、ｋ番目の行を選択する選択ラインであり、図1及び２のSEL(i)に対応する。Ｖ(k)は電源ラインであり、図１のVDD(i)又は図２のVSS(i)に対応する。VDATA(l)（ｌ＝j,j+1）は、データラインであり、図1及び２のVDATA(1)，…,VDATAA(m)のうちの１つに対応する。SEL(k)及びＶ(k)は、当該ピクセルアレイ１００２における共通の行のピクセルの間で共有される。VDATA(l)は、当該ピクセルアレイ１００２における共通の列のピクセルの間で共有される。
【００２３】
ゲートドライバ１００６は、SEL(k)及びＶ(k)を駆動する。該ゲートドライバ１００６は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。ゲートドライバ１００６は、Ｖ(k)を駆動すると共にＶ(k)の電圧を監視するモニタ１０１０を含んでいる。Ｖ(k)は、図３Ａ及び３Ｂの動作のために適切に活性化される。データドライバ１００８は、プログラミングデータを発生すると共にVDATA(l)を駆動する。抽出器ブロック１０１４は、VDD(i)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、監視結果（即ち、電源ラインＶ(k)の変化）を使用して校正される。該監視結果は、コントローラ１０１２に供給することができる。ゲートドライバ１００６、コントローラ１０１２、抽出器１０１４又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ１０１２は、ドライバ１００６及び１００８並びに抽出器１０１４を制御して、前述したようにピクセル１００４を駆動する。図３Ａ及び３Ｂの電圧ＶCG、ＶCPは、列ドライバを使用して発生される。
【００２４】
図６は、図５のピクセルアレイ１００２を駆動するための通常及び抽出サイクルの一例を示している。図６において、Ｒｏｗｉ（ｉ＝1,2,…）の各々はｉ番目の行を示し、“Ｐ”はプログラミングサイクルを表すもので、図３Ｂの６０に対応し、“Ｄ”は駆動サイクルを表すもので、図３Ｂの６２に対応し、“Ｅ１”は第１抽出サイクルを表すもので、図３Ａの５０に対応し、“Ｅ２”は第２抽出サイクルを表すもので、図３Ａの５２に対応する。該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【００２５】
図７は、本発明の他の実施例によるピクセル作動技術が好適に応用される３トランジスタ（３Ｔ）ピクセル回路の一例を示している。図７のピクセル回路７０は、ＯＬＥＤ７２と、記憶キャパシタ７４と、スイッチトランジスタ７６と、駆動トランジスタ７８とを含んでいる。該ピクセル回路７０は、AMOLED表示器を形成する。
【００２６】
駆動トランジスタ７８のドレイン端子は電源ラインＶＤＤに接続され、該駆動トランジスタ７８のソース端子はＯＬＥＤ７２に接続されている。スイッチトランジスタ７６の一方の端子はデータラインVDATAに接続され、該スイッチトランジスタ７６の他方の端子は駆動トランジスタ７８のゲート端子に接続されている。スイッチトランジスタ７６のゲート端子は、第１選択ラインＳＥＬ１に接続されている。記憶キャパシタ７４の一方の端子は駆動トランジスタ７８のゲート端子に接続され、該記憶キャパシタ７４の他方の端子はＯＬＥＤ７２及び駆動トランジスタ７８のソース端子に接続されている。
【００２７】
当該ピクセル回路７０には、感知トランジスタ８０が設けられている。該トランジスタ８０は、ピクセル回路７０に含めることができる。トランジスタ８０の一方の端子は出力ラインＶＯＵＴに接続され、該トランジスタ８０の他方の端子は駆動トランジスタ７８のソース端子及びＯＬＥＤ７２に接続されている。該トランジスタ８０のゲート端子は第２選択ラインＳＥＬ２に接続されている。
【００２８】
ピクセル回路７０の経時変化は、出力ラインＶＯＵＴの電圧を監視することにより抽出される。一例において、ＶＯＵＴは、VDATAとは別に設けることができる。他の例では、ＶＯＵＴは、物理的に隣接する列（行）に対するデータラインVDATAとすることができる。ＳＥＬ１はプログラミングに使用される一方、ＳＥＬ１及びＳＥＬ２がピクセル経時変化を抽出するために使用される。
【００２９】
図８は、図７に関連するピクセル作動技術が好適に応用される３Ｔピクセル回路の他の例を示している。図８の該ピクセル回路９０は、ＯＬＥＤ９２と、記憶キャパシタ９４と、スイッチトランジスタ９６と、駆動トランジスタ９８とを含んでいる。ＯＬＥＤ９２は、図７のＯＬＥＤ７２に対応する。記憶キャパシタ９４は、図７の記憶キャパシタ７４に対応する。トランジスタ９６及び９８は、図７のトランジスタ７６及び７８に対応する。該ピクセル回路９０は、AMOLED表示器を形成する。
【００３０】
駆動トランジスタ９８のソース端子は電源ラインＶＳＳに接続され、該駆動トランジスタ９８のドレイン端子はＯＬＥＤ９２に接続されている。スイッチトランジスタ９６は、データラインVDATAと駆動トランジスタ９８のゲート端子との間に接続されている。スイッチトランジスタ９６のゲート端子は、第１選択ラインＳＥＬ１に接続されている。記憶キャパシタ９４の一方の端子は駆動トランジスタ９８のゲート端子に接続され、該記憶キャパシタ９４の他方の端子はＶＳＳに接続されている。
【００３１】
該ピクセル回路９０には、感知トランジスタ１００が設けられている。該トランジスタ１００は、ピクセル回路９０に含めることができる。トランジスタ１００の一方の端子は出力ラインＶＯＵＴに接続され、該トランジスタ１００の他方の端子は駆動トランジスタ９８のドレイン端子及びＯＬＥＤ９２に接続されている。該トランジスタ１００のゲート端子は第２選択ラインＳＥＬ２に接続されている。
【００３２】
ピクセル回路９０の経時変化は、出力ラインＶＯＵＴの電圧を監視することにより抽出される。一例において、ＶＯＵＴは、VDATAとは別に設けることができる。他の例では、ＶＯＵＴは、物理的に隣接する列（行）に対するデータラインVDATAとすることができる。ＳＥＬ１がプログラミングに使用される一方、ＳＥＬ１及びＳＥＬ２がピクセル経時変化を抽出するために使用される。
【００３３】
図９Ａは、抽出動作の間に図７及び８のピクセル回路に供給される信号波形の一例を示している。また、図９Ｂは、通常動作の間に図７及び８のピクセル回路に供給される信号波形の一例を示している。
【００３４】
図７、８及び９Ａを参照して、位置(i,j)におけるピクセルに対する抽出動作は、第１及び第２の抽出サイクル１１０及び１１２を含んでいる。第１抽出サイクル１１０の間において、駆動トランジスタ（図７の７８又は図８の９８）のゲート端子は校正電圧ＶCGに充電される。この校正電圧ＶCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第２抽出サイクル１１２の間において、第１選択ラインＳＥＬ１はゼロとなり、従って、駆動トランジスタ（図７の７８又は図８の９８）のゲート電圧は、電荷注入及びクロックフィードスルーを含む動的効果により影響を受ける。第２抽出サイクル１１２の間において、駆動トランジスタ（図７の７８又は図８の９８）は増幅器として作用する。何故なら、該トランジスタはＶＯＵＴを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ＩＣの結果としてＶＯＵＴ上に発生される電圧は、（ＶCD＋ΔＶCD）である。かくして、当該ピクセルの経時変化は増幅され、ＶＯＵＴの電圧は、それに応じて変化する。従って、この方法は非常に少ない量の電圧閾値（ＶＴ）のずれの抽出を可能にし、結果として高精度の校正が得られる。ＶＯＵＴの変化は、監視される。次いで、ＶＯＵＴの変化（又は複数の変化）は、プログラミングデータの校正のために使用される。
【００３５】
また、上記抽出サイクル中にＯＬＥＤに電流／電圧を供給して、ＯＬＥＤの電圧／電流を抽出することができ、当該システムは、該ＯＬＥＤの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【００３６】
図７、８及び９Ｂを参照すると、位置(i,j)におけるピクセルに対する通常動作はプログラミングサイクル１２０及び駆動サイクル１２２を含んでいる。プログラミングサイクル１２０の間において、駆動トランジスタ（図７の７８又は図８の９８）のゲート端子は、上記監視結果（例えば、ＶＯＵＴの変化）を用いて校正されたプログラミング電圧ＶCPに充電される。次に、駆動サイクル１２２の間に、選択ラインＳＥＬ１はローになり、駆動トランジスタ（図７の７８又は図８の９８）はＯＬＥＤ（図７の７２又は図８の９２）に電流を供給する。
【００３７】
図１０は、図７又は８のピクセル回路を有するような表示システムの一例を示す。図１０の表示システム１０２０は、行及び列に配列された複数のピクセル１００４を有するピクセルアレイ１０２２を含んでいる。図１０には、４つのピクセル１０２４が示されている。しかしながら、ピクセル１０２４の数はシステム設計に依存して変化し得、４つに限定されるものではない。ピクセル１０２４は、図７のピクセル回路７０とするか、又は図８のピクセル回路９０とすることができる。ピクセルアレイ１０２２は、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【００３８】
SEL1(k)（ｋ＝i,i+1）は、ｋ番目の行を選択するための第１選択ラインであり、図７及び８のＳＥＬ１に対応する。SEL2(k)（ｋ＝i,i+1）は、ｋ番目の行を選択するための第２選択ラインであり、図７及び８のＳＥＬ２に対応する。VOUT(l)（ｌ＝j,j+1）は、ｌ番目の列のための出力ラインであり、図７及び８のＶＯＵＴに対応する。VDATA(l)は、ｌ番目の列のためのデータラインであり、図７及び８のVDATAに対応する。
【００３９】
ゲートドライバ１０２６は、SEL1(k)及SEL2(k)を駆動する。該ゲートドライバ１０２６は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ１０２８は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ１０２８は、VOUT(l)の電圧を駆動及び監視するためのモニタ１０３０を含んでいる。抽出器ブロック１０３４は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図９Ａ及び９Ｂの動作のために適切に活性化される。VDATA(l)は、監視結果（即ち、VOUT(l)の変化）を使用して校正される。該監視結果は、コントローラ１０３２に供給することができる。データドライバ１０２８、コントローラ１０３２、抽出器１０３４又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ１０３２は、ドライバ１０２６及び１０２８並びに抽出器１０３４を制御して、ピクセル１００４を前述したように駆動する。
【００４０】
図１１Ａ及び１１Ｂは、図１０のピクセルアレイを駆動するための通常及び抽出サイクルの２つの例を示している。図１１Ａ及び１１Ｂにおいて、Ｒｏｗｉ（ｉ＝1,2,…）の各々はｉ番目の行を示し、“Ｐ”はプログラミングサイクルを表すもので、図９Ｂの１２０に対応し、“Ｄ”は駆動サイクルを表すもので、図９Ｂの１２２に対応し、“Ｅ１”は第１抽出サイクルを表すもので、図９Ａの１１０に対応し、“Ｅ２”は第２抽出サイクルを表すもので、図９Ａの１１２に対応する。図１１Ａにおいて、抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。図１１Ｂは、プログラミングサイクルと併行して抽出を実行することができるような場合を示している。
【００４１】
図１２は、図７又は８のピクセル回路を有するような表示システムの他の例を示す。図１２の表示システム１０４０は、行及び列に配列された複数のピクセル１０４４を有するピクセルアレイ１０４２を含んでいる。該表示システム１０４０は、図１０の表示システム１０２０に類似している。図１２において、データラインVDATA(j+1)は、ピクセルの経時変化を監視するための出力ラインVOUT(j)として使用される。
【００４２】
ゲートドライバ１０４６は、図１０のゲートドライバ１０２６と同一であるか又は類似している。該ゲートドライバ１０４６は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ１０４８は、プログラミングデータを発生し、VDATA(l)を駆動する。該データドライバ１０４８は、VDATA(l)の電圧を監視するためのモニタ１０５０を含んでいる。VDATA(l)は、図９Ａ及び９Ｂの動作のために適切に活性化される。抽出器ブロック１０５４は、VDATA上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、監視結果（即ち、VDATA(l)の変化）を使用して校正される。該監視結果は、コントローラ１０５２に供給することができる。データドライバ１０４８、コントローラ１０５２、抽出器１０５４又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ１０５２は、ドライバ１０４６及び１０４８並びに抽出器１０５４を制御して、ピクセル１００４を前述したように駆動する。
【００４３】
図１３は、図１２のピクセルアレイ１０４２を駆動するための通常及び抽出サイクルの一例を示している。図１３において、Ｒｏｗｉ（ｉ＝1,2,…）の各々はｉ番目の行を示し、“Ｐ”はプログラミングサイクルを表すもので、図９Ｂの１２０に対応し、“Ｄ”は駆動サイクルを表すもので、図９Ｂの１２２に対応し、“Ｅ１”は第１抽出サイクルを表すもので、図９Ａの１１０に対応し、“Ｅ２”は第２抽出サイクルを表すもので、図９Ａの１１２に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【００４４】
図１４は、本発明の他の実施例によるピクセル作動技術が好適に応用される４トランジスタ（４Ｔ）ピクセル回路の一例を示している。図１４の該ピクセル回路１３０は、ＯＬＥＤ１３２と、記憶キャパシタ１３４と、スイッチトランジスタ１３６と、駆動トランジスタ１３８とを含んでいる。該ピクセル回路１３０は、AMOLED表示器を形成する。
【００４５】
駆動トランジスタ１３８のドレイン端子はＯＬＥＤ１３２に接続され、該駆動トランジスタ１３８のソース端子は電源ラインＶＳＳ（例えば、接地点）に接続されている。スイッチトランジスタ１３６の一方の端子は、データラインVDATAに接続され、該スイッチトランジスタ１３６の他方の端子は駆動トランジスタ１３８のゲート端子に接続されている。スイッチトランジスタ１３６のゲート端子は、選択ラインSEL[j]に接続されている。記憶キャパシタ１３４の一方の端子は駆動トランジスタ１３８のゲート端子に接続され、該記憶キャパシタ１３４の他方の端子はＶＳＳに接続されている。
【００４６】
該ピクセル回路１３０には、感知ネットワーク１４０が設けられている。該ネットワーク１４０は、ピクセル回路１３０に含めることができる。回路１４０は、トランジスタ１４２及び１４４を含んでいる。該トランジスタ１４２及び１４４は、駆動トランジスタ１３８のドレイン端子と、出力ラインＶＯＵＴとの間に直列に接続されている。トランジスタ１４２のゲート端子は、選択ラインSEL[j+1]に接続されている。トランジスタ１４４のゲート端子は、選択ラインSEL[j-1]に接続されている。
【００４７】
選択ラインSEL[k]（ｋ＝j-1,j,j+1）は、ピクセルアレイのｋ番目の行のためのアドレスラインとすることができる。選択ラインSEL[j-1]又はSEL[j+1]は、SEL[j-1]及びSEL[j+1]信号の両方がオンである時にSEL[j]がオンである場合には、SEL[j]と置換することができる。
【００４８】
ピクセル回路１３０の経時変化は、出力ラインＶＯＵＴの電圧を監視することにより抽出される。一例において、ＶＯＵＴは、VDATAとは別に設けることができる。他の例では、ＶＯＵＴは、物理的に隣接する列（行）に対するデータラインVDATAとすることができる。
【００４９】
図１５は、図１４に関連するピクセル作動技術が好適に応用される４Ｔピクセル回路の他の例を示している。図１５の該ピクセル回路１５０は、ＯＬＥＤ１５２と、記憶キャパシタ１５４と、スイッチトランジスタ１５６と、駆動トランジスタ１５８とを含んでいる。該ピクセル回路１５０は、AMOLED表示器を形成する。ＯＬＥＤ１５２は、図１４のＯＬＥＤ１３２に対応する。記憶キャパシタ１５４は、図１４の記憶キャパシタ１３４に対応する。トランジスタ１５６及び１５８は、図１４のトランジスタ１３６及び１３８に対応する。
【００５０】
駆動トランジスタ１５８のソース端子はＯＬＥＤ１５２に接続され、該駆動トランジスタ１５８のドレイン端子は電源ラインＶＤＤに接続されている。スイッチトランジスタ１５６は、データラインVDATAと、駆動トランジスタ１５８のゲート端子の間に接続されている。記憶キャパシタ１５４の一方の端子は駆動トランジスタ１５８のゲート端子に接続され、該記憶キャパシタ１５４の他方の端子はＯＬＥＤ１５２及び駆動トランジスタ１５８のソース端子に接続されている。
【００５１】
該ピクセル回路１５０には、感知ネットワーク１６０が設けられている。該ネットワーク１６０は、ピクセル回路１５０に含めることができる。回路１６０は、トランジスタ１６２及び１６４を含んでいる。該トランジスタ１６２及び１６４は、駆動トランジスタ１５８のソース端子と、出力ラインＶＯＵＴとの間に直列に接続されている。トランジスタ１６２のゲート端子は、選択ラインSEL[j-1]に接続されている。トランジスタ１６４のゲート端子は、選択ラインSEL[j+1]に接続されている。トランジスタ１６２及び１６４は、図１４のトランジスタ１４２及び１４４に対応する。
【００５２】
ピクセル回路１５０の経時変化は、出力ラインＶＯＵＴの電圧を監視することにより抽出される。一例において、ＶＯＵＴは、VDATAとは別に設けることができる。他の例では、ＶＯＵＴは、物理的に隣接する列（行）に対するデータラインVDATAとすることができる。
【００５３】
図１６Ａは、抽出動作の間に図１４及び１５のピクセル回路に供給される信号波形の一例を示している。また、図１６Ｂは、通常動作の間に図１４及び１５のピクセル回路に供給される信号波形の一例を示している。
【００５４】
図１４、１５及び１６Ａを参照して、位置(i,j)におけるピクセルに対する抽出動作は、第１及び第２の抽出サイクル１７０及び１７２を含んでいる。第１抽出サイクル１７０の間において、駆動トランジスタ（図１４の１３８又は図１５の１５８）のゲート端子は校正電圧ＶCGに充電される。この校正電圧ＶCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第２抽出サイクル１７２の間において、選択ラインSEL[j]はゼロとなり、従って、駆動トランジスタ（図１４の１３８又は図１５の１５８）のゲート電圧は、電荷注入及びクロックフィードスルーを含む動的効果により影響を受ける。第２抽出サイクル１７２の間において、駆動トランジスタ（図１４の１３８又は図１５の１５８）は増幅器として作用する。何故なら、該トランジスタはＶＯＵＴを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ＩＣの結果としてＶＯＵＴ上に発生される電圧は、（ＶCD＋ΔＶCD）である。かくして、当該ピクセルの経時変化は増幅され、ＶＯＵＴの電圧を変化させる。従って、この方法は非常に少ない量の電圧閾値（ＶＴ）のずれの抽出を可能にし、結果として高精度の校正が得られる。ＶＯＵＴの変化は、監視される。次いで、ＶＯＵＴの変化（又は複数の変化）は、プログラミングデータの校正のために使用される。
【００５５】
また、上記抽出サイクル中にＯＬＥＤに電流／電圧を供給して、当該システムはＯＬＥＤの電圧／電流を抽出すると共に、該ＯＬＥＤの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【００５６】
図１４、１５及び１６Ｂを参照すると、位置(i,j)におけるピクセルに対する通常動作はプログラミングサイクル１８０及び駆動サイクル１８２を含んでいる。プログラミングサイクル１８０の間において、駆動トランジスタ（図１４の１３８又は図１５の１５８）のゲート端子は、上記監視結果（例えば、ＶＯＵＴの変化）を用いて校正されたプログラミング電圧ＶCPに充電される。次に、駆動サイクル１８２の間に、選択ラインSEL[i]はローになり、駆動トランジスタ（図１４の１３８又は図１５の１５８）はＯＬＥＤ（図１４の１４２又は図１５の１５２）に電流を供給する。
【００５７】
図１７は、図１４又は１５のピクセル回路を有するような表示システムの一例を示し、この例においてＶＯＵＴはVDATAから分離されている。図１７の表示システム１０６０は、図１０の表示システム１０２０と類似している。表示システム１０６０は、行及び列に配列された複数のピクセル１０６４を有するピクセルアレイ１０６２を含んでいる。図１７には、４つのピクセル１０６４が示されている。しかしながら、ピクセル１０６４の数はシステム設計に依存して変化し得、４つに限定されるものではない。ピクセル１０６４は、図１４のピクセル回路１３０とするか、又は図１５のピクセル回路１５０とすることができる。図１３のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【００５８】
SEL(k)（ｋ＝i-1,i,i+1,i+2）は、ｋ番目の行を選択するための選択ラインであり、図１４及び１５のSEL[j-1]，SEL[j]及びSEL[j+1]に対応する。VOUT(l)（ｌ＝j,j+1）は、ｌ番目の列のための出力ラインであり、図１４及び１５のＶＯＵＴに対応する。VDATA(l)は、ｌ番目の列のためのデータラインであり、図１４及び１５のVDATAに対応する。
【００５９】
ゲートドライバ１０６６は、SEL(k)を駆動する。該ゲートドライバ１０６６は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ１０６８は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ１０６８は、VOUT(l)の電圧を駆動及び監視するためのモニタ１０７０を含んでいる。抽出器ブロック１０７４は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図１６Ａ及び１６Ｂの動作のために適切に活性化される。VDATA(l)は、監視結果（即ち、VOUT(l)の変化）を使用して校正される。該監視結果は、コントローラ１０７２に供給することができる。データドライバ１０６８、コントローラ１０７２、抽出器１０７４又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ１０７２は、ドライバ１０６６及び１０６８並びに抽出器１０７４を制御して、ピクセル１０６４を前述したように駆動する。
【００６０】
図１８は、図１７のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図１８において、Ｒｏｗｉ（ｉ＝1,2,…）の各々はｉ番目の行を示し、“Ｐ”はプログラミングサイクルを表すもので、図１６Ｂの１８０に対応し、“Ｄ”は駆動サイクルを表すもので、図１６Ｂの１８２に対応し、“Ｅ１”は第１及び第2抽出サイクルを表すもので、図１６Ａの１７０に対応し、“Ｅ２”は第２抽出サイクルを表すもので、図１６Ａの１７２に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【００６１】
図１９は、図１４又は１５のピクセル回路を有するような表示システムの他の例を示し、この例においてVDATAはＶＯＵＴとして使用されている。図１９の表示システム１０８０は、図１２の表示システム１０４０と類似している。表示システム１０８０は、行及び列に配列された複数のピクセル１０８４を有するピクセルアレイを含んでいる。図１９には、４つのピクセル１０８４が示されている。しかしながら、ピクセル１０８４の数はシステム設計に依存して変化し得、４つに限定されるものではない。ピクセル１０８４は、図１４のピクセル回路１３０とするか、又は図１５のピクセル回路１５０とすることができる。図１９のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【００６２】
図１９の表示システムにおいて、VDATAはｌ番目の列に対するデータライン及びピクセルの経時変化を監視するための出力ラインとして使用されている。
【００６３】
ゲートドライバ１０６６は、SEL(k)を駆動する。該ゲートドライバ１０８６は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ１０８８は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ１０８８は、VOUT(l)の電圧を駆動及び監視するためのモニタ１０９０を含んでいる。抽出器ブロック１０９４は、VDATA(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、図１６Ａ及び１６Ｂの動作のために適切に活性化される。VDATA(l)は、監視結果（即ち、VDATA(l)の変化）を使用して校正される。該監視結果は、コントローラ１０９２に供給することができる。データドライバ１０８８、コントローラ１０９２、抽出器１０９４又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ１０９２は、ドライバ１０８６及び１０８８並びに抽出器１０９４を制御して、ピクセル１０８４を前述したように駆動する。
【００６４】
図２０は、図１９のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図２０において、Ｒｏｗｉ（ｉ＝1,2,…）の各々はｉ番目の行を示し、“Ｐ”はプログラミングサイクルを表すもので、図１６Ｂの１８０に対応し、“Ｄ”は駆動サイクルを表すもので、図１６Ｂの１８２に対応し、“Ｅ１”は第１抽出サイクルを表すもので、図１６Ａの１７０に対応し、“Ｅ２”は第２抽出サイクルを表すもので、図１６Ａの１７２に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【００６５】
図２１は、本発明の他の実施例によるピクセル作動方式が好適に応用される３Ｔピクセル回路の一例を示している。図２１の該ピクセル回路１９０は、ＯＬＥＤ１７２と、記憶キャパシタ１９４と、スイッチトランジスタ１９６と、駆動トランジスタ１９８とを含んでいる。該ピクセル回路１９０は、AMOLED表示器を形成する。
【００６６】
駆動トランジスタ１９８のドレイン端子はＯＬＥＤ１９２に接続され、該駆動トランジスタ１９８のソース端子は電源ラインＶＳＳ（例えば、接地点）に接続されている。スイッチトランジスタ１９６の一方の端子はデータラインVDATAに接続され、該スイッチトランジスタ１９６の他方の端子は駆動トランジスタ１９８のゲート端子に接続されている。スイッチトランジスタ１９６のゲート端子は、選択ラインＳＥＬに接続されている。記憶キャパシタ１９４の一方の端子は駆動トランジスタ１９８のゲート端子に接続され、該記憶キャパシタ１９４の他方の端子はＶＳＳに接続されている。
【００６７】
該ピクセル回路１９０には、感知トランジスタ２００が設けられている。該トランジスタ２００は、ピクセル回路１９０に含めることができる。トランジスタ２００は、駆動トランジスタ１９８のドレイン端子と、出力ラインＶＯＵＴとの間に接続されている。該トランジスタ２００のゲート端子は選択ラインＳＥＬに接続されている。
【００６８】
ピクセル回路１９０の経時変化は、出力ラインＶＯＵＴの電圧を監視することにより抽出される。ＳＥＬは、スイッチトランジスタ１９６とトランジスタ２００とにより共用される。
【００６９】
図２２は、図２１に関連するピクセル作動技術が好適に応用される３トランジスタ（３Ｔ）ピクセル回路の他の例を示している。図２２の該ピクセル回路２１０は、ＯＬＥＤ２１２と、記憶キャパシタ２１４と、スイッチトランジスタ２１６と、駆動トランジスタ２１８とを含んでいる。ＯＬＥＤ２１２は、図２１のＯＬＥＤ１９２に対応する。記憶キャパシタ２１４は、図２１の記憶キャパシタ１９４に対応する。トランジスタ２１６及び２１８は、図２１のトランジスタ１９６及び１９８に対応する。該ピクセル回路２１０は、AMOLED表示器を形成する。
【００７０】
駆動トランジスタ２１８のドレイン端子は電源ラインＶＤＤに接続され、該駆動トランジスタ２１８のソース端子はＯＬＥＤ２１２に接続されている。スイッチトランジスタ２１６は、データラインVDATAと駆動トランジスタ２１８のゲート端子との間に接続されている。記憶キャパシタ２１４の一方の端子は駆動トランジスタ２１８のゲート端子に接続され、該記憶キャパシタ２１４の他方の端子は、駆動トランジスタ２１８のソース端子及びＯＬＥＤ２１２に接続されている。
【００７１】
該ピクセル回路２１０には、感知トランジスタ２２０が設けられている。該トランジスタ２２０は、ピクセル回路２１０に含めることができる。トランジスタ２００は、駆動トランジスタ２１８のソース端子及びＯＬＥＤ２１２を、出力ラインＶＯＵＴに接続する。トランジスタ２２０は、図２１のトランジスタ２００に対応する。該トランジスタ２２０のゲート端子は選択ラインＳＥＬに接続されている。
【００７２】
ピクセル回路２１０の経時変化は、出力ラインＶＯＵＴの電圧を監視することにより抽出される。ＳＥＬは、スイッチトランジスタ２１６とトランジスタ２２０とにより共用されている。
【００７３】
図２３Ａは、抽出動作の間に図２１及び２２のピクセル回路に供給される信号波形の一例を示している。また、図２３Ｂは、通常動作の間に図２１及び２２のピクセル回路に供給される信号波形の一例を示している。
【００７４】
図２１、２２及び２３Ａを参照すると、当該抽出動作は、抽出サイクル１７０を含んでいる。該抽出サイクル１７０の間において、駆動トランジスタ（図２１の１９８又は図２２の２１８）のゲート端子は校正電圧ＶCGに充電される。この校正電圧ＶCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。当該抽出サイクル２３０の間において、駆動トランジスタ（図２１の１９８又は図２２の２１８）は増幅器として作用する。何故なら、該トランジスタはＶＯＵＴを介して一定電流によりバイアスされるからである。該トランジスタに供給される電流ＩＣの結果としてＶＯＵＴ上に発生される電圧は、（ＶCD＋ΔＶCD）である。かくして、当該ピクセルの経時変化は増幅され、ＶＯＵＴの電圧を変化させる。従って、この方法は非常に少ない量の電圧閾値（ＶＴ）のずれの抽出を可能にし、結果として高精度の校正が得られる。ＶＯＵＴの変化は、監視される。次いで、ＶＯＵＴの変化（又は複数の変化）は、プログラミングデータの校正のために使用される。
【００７５】
また、上記抽出サイクル中にＯＬＥＤに電流／電圧を供給して、当該システムはＯＬＥＤの電圧／電流を抽出すると共に、該ＯＬＥＤの経時変化ファクタを決定し、該経時変化ファクタを一層正確な輝度データの校正のために使用することができる。
【００７６】
図２１、２２及び２３Ｂを参照すると、当該通常動作はプログラミングサイクル２４０及び駆動サイクル２４２を含んでいる。プログラミングサイクル２４０の間において、駆動トランジスタ（図２１の１９８又は図２２の２１８）のゲート端子は、上記監視結果（例えば、ＶＯＵＴの変化）を用いて校正されたプログラミング電圧ＶCPに充電される。次に、駆動サイクル２４２の間に、選択ラインＳＥＬはローになり、駆動トランジスタ（図２１の１９８又は図２２の２１８）はＯＬＥＤ（図２１の１９２又は図２２の２１２）に電流を供給する。
【００７７】
図２４は、図２１又は２２のピクセル回路を有するような表示システムの一例を示し、この例においてＶＯＵＴはVDATAから分離されている。図２４の表示システム１１００は、行及び列に配列された複数のピクセル１１０４を有するピクセルアレイを含んでいる。図２４には、４つのピクセル１１０４が示されている。しかしながら、ピクセル１１０４の数はシステム設計に依存して変化し得、４つに限定されるものではない。ピクセル１１０４は、図２１のピクセル回路１９０とするか、又は図２２のピクセル回路２１０とすることができる。図２４のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【００７８】
SEL(k)（ｋ＝i,i+1）は、ｋ番目の行を選択するための選択ラインであり、図２１及び２２のＳＥＬに対応する。VOUT(l)（ｌ＝j,j+1）は、ｌ番目の列のための出力ラインであり、図２１及び２２のＶＯＵＴに対応する。VDATA(l)は、ｌ番目の列のためのデータラインであり、図２１及び２２のVDATAに対応する。
【００７９】
ゲートドライバ１１０６は、SEL(k)を駆動する。該ゲートドライバ１１０６は、アドレス信号をSEL(k)に供給するためのアドレスドライバを含んでいる。データドライバ１１０８は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ１１０８は、VOUT(l)の電圧を駆動及び監視するためのモニタ１１１０を含んでいる。抽出器ブロック１１１４は、VOUT(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)及びVOUT(l)は、図２３Ａ及び２３Ｂの動作のために適切に活性化される。VDATA(l)は、監視結果（即ち、VOUT(l)の変化）を使用して校正される。該監視結果は、コントローラ１１１２に供給することができる。データドライバ１１０８、コントローラ１１１２、抽出器１１１４又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ１１１２は、ドライバ１１０６及び１１０８並びに抽出器１１１４を制御して、ピクセル１１０４を前述したように駆動する。
【００８０】
図２５Ａ及び２５Ｂは、図２４のピクセルアレイを駆動するための通常及び抽出サイクルの２つの例を示している。図２５Ａ及び２５Ｂにおいて、Ｒｏｗｉ（ｉ＝1,2,…）の各々はｉ番目の行を示し、“Ｐ”はプログラミングサイクルを表すもので、図２３Ｂの２４０に対応し、“Ｄ”は駆動サイクルを表すもので、図２３Ｂの２４２に対応し、“Ｅ１”は第１抽出サイクルを表すもので、図２３Ａの２３０に対応する。図２５Ａにおいて、抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。図２５Ｂにおいては、抽出及びプログラミングが併行して生じる。
【００８１】
図２６は、本発明の他の実施例によるピクセル作動技術が好適に応用される３Ｔピクセル回路の一例を示している。図２６の該ピクセル回路２６０は、ＯＬＥＤ２６２と、記憶キャパシタ２６４と、スイッチトランジスタ２６６と、駆動トランジスタ２６８とを含んでいる。該ピクセル回路２６０は、AMOLED表示器を形成する。
【００８２】
ＯＬＥＤ２６２は、図２１のＯＬＥＤ１９２に対応する。キャパシタ２６４は、図２１のキャパシタ１９４に対応する。トランジスタ２６４及び２６８は、図２１のトランジスタ１９６及び１９８に、各々、対応する。スイッチトランジスタ２６６のゲート端子は第１選択ラインＳＥＬ１に接続されている。
【００８３】
該ピクセル回路２６０には、感知トランジスタ２７０が設けられている。該トランジスタ２７０は、ピクセル回路２６０に含めることができる。トランジスタ２７０は、駆動トランジスタ２６８のドレイン端子と、VDATAとの間に接続されている。該トランジスタ２７０のゲート端子は、第２選択ラインＳＥＬ２に接続されている。
【００８４】
ピクセル回路２６０の経時変化は、VDATAの電圧を監視することにより抽出される。VDATAは、プログラミングとピクセル経時変化の抽出とのために共用されている。
【００８５】
図２７は、図２６に関連するピクセル作動技術が好適に応用される３Ｔピクセル回路の他の例を示している。図２７の該ピクセル回路２８０は、ＯＬＥＤ２８２と、記憶キャパシタ２８４と、スイッチトランジスタ２８６と、駆動トランジスタ２８８とを含んでいる。該ピクセル回路２８０は、AMOLED表示器を形成する。
【００８６】
ＯＬＥＤ２８２は、図２２のＯＬＥＤ２１２に対応する。キャパシタ２８４は、図２２のキャパシタ２１４に対応する。トランジスタ２８４及び２８８は、図２２のトランジスタ２１６及び２１８に、各々、対応する。スイッチトランジスタ２８６のゲート端子は第１選択ラインＳＥＬ１に接続されている。
【００８７】
該ピクセル回路２８０には、感知トランジスタ２９０が設けられている。該トランジスタ２９０は、ピクセル回路２８０に含めることができる。トランジスタ２９０は、駆動トランジスタ２８８のソース端子と、VDATAとの間に接続されている。トランジスタ２９０は、図２６のトランジスタ２７０に対応する。該トランジスタ２９０のゲート端子は、第２選択ラインＳＥＬ２に接続されている。
【００８８】
ピクセル回路２８０の経時変化は、VDATAの電圧を監視することにより抽出される。VDATAは、プログラミングとピクセル経時変化の抽出とのために共用されている。
【００８９】
図２８Ａは、抽出動作の間に図２６及び２７のピクセル回路に供給される信号波形の一例を示している。また、図２８Ｂは、通常動作の間に図２６及び２７のピクセル回路に供給される信号波形の一例を示している。
【００９０】
図２６、２７及び２８Ａを参照すると、当該抽出動作は、第１及び第２の抽出サイクル３００及び３０２を含んでいる。第１抽出サイクル３００の間において、駆動トランジスタ（図２６の２６８又は図２７の２８８）のゲート端子は校正電圧ＶCGに充電される。この校正電圧ＶCGは、前のエージングデータに基づいて計算されたエージング予測を含んでいる。第２抽出サイクル３０２の間において、駆動トランジスタ（図２６の２６８又は図２７の２８８）は増幅器として作用する。何故なら、該トランジスタはVDATAを介して一定電流によりバイアスされるからである。かくして、当該ピクセルの経時変化は増幅され、VDATAの電圧は、それに応じて変化する。従って、この方法は非常に少ない量の電圧閾値（ＶＴ）のずれの抽出を可能にし、結果として高精度の校正が得られる。VDATAの変化は、監視される。次いで、VDATAの変化（又は複数の変化）は、プログラミングデータの校正のために使用される。
【００９１】
また、上記抽出サイクル中にＯＬＥＤに電流／電圧を供給して、当該システムはＯＬＥＤの電圧／電流を抽出すると共に、該ＯＬＥＤの経時変化ファクタを決定し、該経時変化ファクタを輝度データの一層正確な校正のために使用することができる。
【００９２】
図２６、２７及び２８Ｂを参照すると、通常動作はプログラミングサイクル３１０及び駆動サイクル３１２を含んでいる。プログラミングサイクル３１０の間において、駆動トランジスタ（図２６の２６８又は図２７の２８８）のゲート端子は、上記監視結果（例えば、VDATAの変化）を用いて校正されたプログラミング電圧ＶCPに充電される。次に、駆動サイクル３１２の間に、選択ラインＳＥＬ１はローになり、駆動トランジスタ（図２６の２６８又は図２７の２８８）はＯＬＥＤ（図２６の２６２又は図２７の２８２）に電流を供給する。
【００９３】
図２９は、図２６又は２７のピクセル回路を有するような表示システムの一例を示している。図２９の表示システム１１２０は、行及び列に配列された複数のピクセル１１２４を有するピクセルアレイを含んでいる。図２９には、４つのピクセル１１２４が示されている。しかしながら、ピクセル１１２４の数はシステム設計に依存して変化し得、４つに限定されるものではない。ピクセル１０２４は、図２６のピクセル回路２６０とするか、又は図２７のピクセル回路２８０とすることができる。図２９のピクセルアレイは、アクティブマトリクス型発光表示器であり、AMOLED表示器とすることができる。
【００９４】
SEL1(k)（ｋ＝i,i+1）は、ｋ番目の行を選択するための第１選択ラインであり、図２６及び２７のＳＥＬ１に対応する。SEL2(k)（ｋ＝i,i+1）は、ｋ番目の行を選択するための第２選択ラインであり、図２６及び２７のＳＥＬ２に対応する。VDATA(l)（ｌ＝j,j+1）は、ｌ番目の列のためのデータラインであり、図２６及び２７のVDATAに対応する。
【００９５】
ゲートドライバ１１２６は、SEL1(k)及びSEL2(k)を駆動する。該ゲートドライバ１１２６は、アドレス信号をSEL1(k)及びSEL2(k)に供給するためのアドレスドライバを含んでいる。データドライバ１１２８は、プログラミングデータを発生し、VDATA(l)を駆動する。データドライバ１１２８は、VDATA(l)の電圧を駆動及び監視するためのモニタ１１３０を含んでいる。抽出器ブロック１１３４は、VDATA(l)上に発生された電圧に基づいて当該ピクセルの経時変化を計算する。VDATA(l)は、図２８Ａ及び２８Ｂの動作のために適切に活性化される。VDATA(l)は、監視結果（即ち、VDATA(l)の変化）を使用して校正される。該監視結果は、コントローラ１１３２に供給することができる。データドライバ１１２８、コントローラ１１３２、抽出器１１３４又はこれらの組み合わせは、上記監視結果を記憶するためのメモリを含むことができる。コントローラ１１３２は、ドライバ１１２６及び１１２８並びに抽出器１１３４を制御して、ピクセル１１２４を前述したように駆動する。
【００９６】
図３０は、図２９のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示している。図３０において、Ｒｏｗｉ（ｉ＝1,2,…）の各々はｉ番目の行を示し、“Ｐ”はプログラミングサイクルを表すもので、図２８Ｂの３１０に対応し、“Ｄ”は駆動サイクルを表すもので、図２８Ｂの３１２に対応し、“Ｅ１”は第１抽出サイクルを表すもので、図２８Ａの３００に対応し、“Ｅ２”は第２抽出サイクルを表すもので、図２８Ａの３０２に対応する。当該抽出は、各フレームの終了部において、ブランキング時間の間に発生することができる。この時間の間においては、幾つかのピクセルの経時変化を抽出することができる。また、幾つかのフレームの間に全ピクセルがオフとされる余分なフレームを挿入することもできる。このフレームの間において、画像品質に影響を与えることなく幾つかのピクセルの経時変化を抽出することができる。
【００９７】
図１ないし２８Ｂに示された本発明の実施例によれば、ピクセルの経時変化が抽出され、ピクセルのプログラミング又はバイアスデータが校正され、高度に正確な動作を提供する。本発明による実施例によれば、フラットパネルのプログラミング／バイアス処理が極めて正確になり、エラーが少なくなる。このように、本発明は、表示器又はセンサのための高解像度大面積フラットパネルの実現を容易にする。
【００９８】
図３１Ａないし３５を用いて、共用データライン及び選択ラインを使用するプログラミング及び読出技術を更に詳細に説明する。
【００９９】
図３１Ａ及び３１Ｂは、ｊ番目の行及びｉ番目の列における、読出能力を備えるピクセル回路を図示している。図３１Ａのピクセルは、発光デバイス（例えば、ＯＬＥＤ）を駆動するための駆動回路３５２と、当該ピクセルからの取得データを監視する感知回路３５６とを含んでいる。トランジスタ３５４が、データラインDATA[i]を選択ラインSEL[j]上の信号に基づいて駆動回路３５２に接続するために設けられている。トランジスタ３５８は、監視回路３５６の出力を読出ラインReadout[i]に接続するために設けられている。図３１Ａにおいて、当該ピクセルはトランジスタ３５４を介してデータラインDATA[i]によりプログラミングされ、取得データはトランジスタ３５８を介して読出ラインReadout[i]から読み出される。
【０１００】
感知回路３５６は、センサ、ＴＦＴ又はＯＬＥＤ自体とすることができる。図３１Ａのシステムは、余分なライン（即ち、Readout[i]）を使用する。
【０１０１】
図３１Ｂのピクセルにおいて、トランジスタ３５８は、データラインDATA[i]又は隣接するデータライン（例えば、DATA[i-1]，DATA[i+1]）に接続される。トランジスタ３５４は第１選択ラインSEL1[j]により選択され、トランジスタ３５８は付加選択ラインSEL2[j]により選択される。図３１Ｂにおいて、当該ピクセルはトランジスタ３５４を介してデータラインDATA[i]によりプログラミングされ、取得データは、トランジスタ３５８を介して同じデータライン又は隣接する列のデータラインにより読み出される。一般的にパネルにおける行の数は列の数より小さいが、図３１Ｂのシステムは余分な選択ラインを使用している。
【０１０２】
図３２は、本発明の他の実施例によるピクセル作動技術が好適に応用されるピクセル回路の一例を示している。図３２のピクセル回路３７０は、ｊ番目の行及びｉ番目の列におけるものである。図３２において、データライン及び読出ラインは、余分な選択ラインを追加することなく、併合されている。図３２のピクセル回路３７０は、発光デバイス（例えば、ＯＬＥＤ）を駆動するための駆動回路３７２と、当該ピクセルからの取得データを感知するための感知回路３７６とを含んでいる。トランジスタ３７４は、データラインDATA[i]を選択ラインSEL[j]上の信号に基づいて駆動回路３７２に接続するために設けられている。当該ピクセルは、SEL[j]がハイの間にプログラミングされる。感知ネットワーク３７８は、感知回路３７６に対して設けられている。
【０１０３】
感知回路３７６は、駆動回路３５２から当該ピクセルの電気、光学又は温度信号を感知する。このように、該感知回路３７６の出力は、時間にわたるピクセルの経時変化を決定する。該モニタ回路３７６は、センサ、ＴＦＴ、当該ピクセルのＴＦＴ又は当該ピクセルのＯＬＥＤ（例えば、図１の１４）とすることができる。
【０１０４】
一実施例において、感知回路３７６は、感知ネットワーク３７８を介して、当該ピクセルが存在する列のデータラインDATA[i]に接続される。他の実施例では、感知回路３７６は、感知ネットワーク３７８を介して、隣接する列のうちの一方のデータライン（例えば、DATA[i-1]又はDATA[i+1]）に接続される。
【０１０５】
感知ネットワーク３７８は、トランジスタ３８０及び３８２を含む。トランジスタ３８０及び３８２は、モニタ回路３７６の出力端と、データライン（例えば、DATA[i]，DATA[i-1]，DATA[i+1]）との間に直列に接続される。トランジスタ３８０は、隣接する行の選択ライン（例えば、SEL[j-1]，SEL[j+1]）により選択される。トランジスタ３８２は、選択ラインSEL[j]により選択され、該選択ラインはトランジスタ３７４のゲート端子にも接続される。
【０１０６】
駆動回路３７２、モニタ回路３７６並びにスイッチ３７４、３８０及び３８２は、アモルファスシリコン、ポリシリコン、有機半導体又はＣＭＯＳ技術で製造することができる。
【０１０７】
図３２の構成は、異なるタイミングスケジュールで使用することができる。しかしながら、これらの１つが図３３に示されている。図３３の動作サイクルは、プログラミングサイクル３８０、駆動サイクル３９２及び読出サイクル３９４を含んでいる。
【０１０８】
図３２及び３３を参照すると、プログラミングサイクル３９０の間において、当該ピクセルはSEL[j]がオンの間にDATA[i]を介してプログラミングされる。駆動サイクル３９２の間において、SEL[j]はオフとなる。読出処理３９４の場合、SEL[j]及び１つの隣接する行の選択ラインSEL[j-1]又はSEL[j+1]がオンとなり、監視データは、感知ネットワーク３７８に接続されたDATA[i]、DATA[i-1]又はDATA[i+1]を介して読み出される。
【０１０９】
トランジスタ３８０及び３８２は、読出処理に影響を与えることなく容易に入れ換えることができる。
【０１１０】
図３４は、図３２に関連するピクセル作動技術が好適に応用されるピクセル回路の他の例を示している。図３４のピクセル回路４００は、ｊ番目の行及びｉ番目の列におけるものである。図３４において、データライン及び読出ラインは、余分な選択ラインを追加することなく、併合されている。図３４のピクセル回路４００は、ＯＬＥＤ（図示略）、駆動回路３７２、及び感知回路３７６を含んでいる。感知ネットワーク４０８は、感知回路３７６に対して設けられている。感知ネットワーク４０８は、トランジスタ４１０及び４１２を含む。トランジスタ４１０及び４１２は、図３２のトランジスタ３８０及び３８２と各々同一であるか又は各々類似している。トランジスタ４１０のゲート端子は、(j-1)番目の行の選択ラインSEL[j-1]に接続されている。トランジスタ４１２のゲート端子は、(j+1)番目の行の選択ラインSEL[j+1]に接続されている。当該ピクセルは、SEL[i]がハイの間にプログラミングされる。トランジスタ４１２は、2以上のピクセルにより共用することができる。
【０１１１】
一実施例において、モニタ回路３７６は、感知ネットワーク４０８を介して、当該ピクセルが存在する列のデータラインDATA[i]に接続される。他の実施例では、モニタ回路３７６は、感知ネットワーク４０８を介して、隣接する列のうちの一方のデータライン（例えば、DATA[i-1]又はDATA[i+1]）に接続される。
【０１１２】
スイッチ４１０及び４１２は、アモルファスシリコン、ポリシリコン、有機半導体又はＣＭＯＳ技術で製造することができる。
【０１１３】
図３４の構成は、異なるタイミングスケジュールで使用することができる。しかしながら、これらの１つが図３５に示されている。図３５の動作サイクルは、プログラミングサイクル４２０、駆動サイクル４２２及び読出サイクル４２４を含んでいる。
【０１１４】
図３４及び３５を参照すると、プログラミングサイクル４２０の間において、当該ピクセルはSEL[j]がオンの間にDATA[i]を介してプログラミングされる。駆動サイクル４２２の間において、SEL[j]はオフとなる。読出処理４２４の場合、SEL[j-1]及びSEL[j+1]がオンとなり、監視データは、感知ネットワーク４０８に接続されたDATA[i]、DATA[i-1]又はDATA[i+1]を介して読み出される。トランジスタ４１０及び４１２は、読出処理に影響を与えることなく容易に入れ換えることができる。
【０１１５】
図３１及び３４のピクセル構造を有する表示システムは、前述した表示システムのものと同様である。感知ネットワークから読み出されたデータは、プログラミングデータを校正するために使用される。
【０１１６】
図３２〜４０に示される本発明の実施例による技術は、ピクセル回路をプログラミングするために使用されるデータライン及びピクセルエージングデータを抽出するために使用される読出ラインを、ピクセル回路の動作に影響を与えることなく、且つ、余分な制御信号を追加することなく共用する。かくして、パネルに接続される信号の数は大幅に低減される。従って、ドライバの複雑さが低減される。該技術は、余分なドライバの実施化コストを低減させ、特にはAMOLED表示器等のアクティブマトリクス型発光表示器における校正ターニケット（tourniquets）のコストを減少又は低下させる。
【０１１７】
当該校正技術のピクセル回路開口比を増加させる技術を、図３６〜３８を用いて詳細に説明する。
【０１１８】
図３６は、本発明の他の実施例によるピクセルアレイの一例を示す。図３６のピクセルアレイ５００は、行及び列に配列された複数のピクセル回路５１０を含んでいる。図３６には、ｊ番目の列における２つのピクセル５１０が示されている。ピクセル回路５１０は、ＯＬＥＤ５１２、記憶キャパシタ５１４、スイッチトランジスタ５１６及び駆動トランジスタ５１８を含んでいる。ＯＬＥＤ５１２は、図２２のＯＬＥＤ２１２に対応する。記憶キャパシタ５１４は、図２２の記憶キャパシタ２１４に対応する。トランジスタ５１６及び５１８は、図２２のトランジスタ２１６及び２１８に対応する。
【０１１９】
駆動トランジスタ５１８のドレイン端子は電源ラインＶＤＤに接続され、該駆動トランジスタ５１８のソース端子はＯＬＥＤ５１２に接続されている。スイッチトランジスタ５１６は、対応するデータラインData[j]と駆動トランジスタ５１８のゲート端子との間に接続されている。記憶キャパシタ５１４の一方の端子は駆動トランジスタ５１８のゲート端子に接続され、該記憶キャパシタ５１４の他方の端子は駆動トランジスタ５１８のソース端子及びＯＬＥＤ５１２に接続されている。
【０１２０】
当該ピクセルアレイ５００には、感知ネットワーク５５０が設けられている。該感知ネットワーク５５０は、各ピクセルに対する感知トランジスタ５３２と、感知トランジスタ５３４とを含んでいる。トランジスタ５３２はピクセルアレイ５００に含めることができる。感知トランジスタ５３４は、複数のピクセル５１０に対する複数のスイッチトランジスタ５３２に接続されている。図３６においては、感知トランジスタ５３４が、ｊ番目の列における２つのピクセル５１０に対する２つのスイッチトランジスタ５３２に接続されている。
【０１２１】
位置(i,j)におけるピクセル５１０のトランジスタ５３２は、トランジスタ５３４を介してデータラインData[j+1]に接続されると共に、位置(i,j)におけるピクセル５１０のＯＬＥＤ５１２にも接続されている。同様に、位置(i-h,j)におけるピクセル５１０のトランジスタ５３２は、トランジスタ５３４を介してデータラインData[j+1]に接続されると共に、位置(i-h,j)におけるピクセル５１０のＯＬＥＤ５１２にも接続されている。Data[j+1]は、(j+1)番目の列をプログラミングするためのデータラインである。
【０１２２】
位置(i,j)におけるピクセル５１０のトランジスタ５３２は、“ｋ”番目の行のための選択ラインSEL[k]により選択される。位置(i-h,j)におけるピクセル５１０のトランジスタ５３２は、“ｋ’”番目の行のための選択ラインSEL[k’]により選択される。感知トランジスタ５３４は、“ｔ”番目の行のための選択ラインSEL[t]により選択される。“ｉ”、“i-h”、“ｋ”、“ｋ’”及び“ｔ”の間には何の関係もないものとされ得る。しかしながら、高解像度用の小型のピクセル回路を有するためには、これらは連続するのが好ましい。２つのトランジスタ５３２はトランジスタ５３４に、内部ライン、即ちモニタライン[i,j+1]を介して接続されている。
【０１２３】
１つの列におけるピクセル５１０は、幾つかのセグメントに分割される（各セグメントは‘ｈ’個のピクセルを有する）。図３６のピクセルアレイ５００においては、１つの列における２つのピクセルが、１つのセグメント内に存在する。校正用部品（例えば、トランジスタ５３４）は、２つのピクセルにより共用される。
【０１２４】
図３６において、ｊ番目の列におけるピクセルはデータラインData[j]を介してプログラミングされ、取得データは隣接する列のためのデータライン、例えばData[j+1]（又はData[j-1]）を介して読み出される。SEL[i]はプログラミングの間及び抽出の間においてオフであるので、スイッチトランジスタ５１６はオフとなる。感知スイッチ５３４は、競合無しの読み出し及びプログラミング処理を保証する。
【０１２５】
図３７は、図３６のピクセルアレイ５００を用いたＲＧＢＷ構造を示している。図３７においては、２つのピクセルが１つのセグメントを形成している。図３７において、“ＣＳＲ”、“Ｔ１Ｒ”、“Ｔ２Ｒ”及び“Ｔ３Ｒ”は、赤“Ｒ”用のピクセルのための構成部品であって、図３６の５１４、５１８、５１６及び５３２に対応し、“ＣＳＧ”、“Ｔ１Ｇ”、“Ｔ２Ｇ”及び“Ｔ３Ｇ”は、緑“Ｇ”用のピクセルのための構成部品であって、図３６の５１４、５１８、５１６及び５３２に対応し、“ＣＳＢ”、“Ｔ１Ｂ”、“Ｔ２Ｂ”及び“Ｔ３Ｂ”は、青“Ｂ”用のピクセルのための構成部品であって、図３６の５１４、５１８、５１６及び５３２に対応し、“ＣＳＷ”、“Ｔ１Ｗ”、“Ｔ２Ｗ”及び“Ｔ３Ｗ”は、白“Ｗ”用のピクセルのための構成部品であって、図３６の５１４、５１８、５１６及び５３２に対応する。
【０１２６】
図３７において、“ＴＷＢ”は“Ｗ”及び“Ｂ”の２つのピクセルにより共用される感知トランジスタを表すもので、図３６の感知トランジスタ５３４に対応し、“ＴＧＲ”は“Ｇ”及び“Ｒ”の２つのピクセルにより共用される感知トランジスタを表すもので、図３６の感知トランジスタ５３４に対応する。
【０１２７】
トランジスタＴ３Ｗ及びＴ３Ｇのゲート端子は、ｉ番目の行のための選択ラインSEL[i]に接続されている。トランジスタＴ３Ｂ及びＴ３Ｒのゲート端子は、ｉ＋１番目の行のための選択ラインSEL[i+1]に接続されている。感知トランジスタＴＷＢのゲート端子及び感知トランジスタＴＧＲのゲート端子は、ｉ番目の行のための選択ラインSEL[i]に接続されている。
【０１２８】
感知のためにSEL[i]を使用する２つの隣接するセグメントの感知トランジスタＴＷＢ及びＴＧＲは、レイアウトの複雑さを低減するために、プログラミングのためにSEL[i]を使用するピクセルのセグメント領域内に配置され、その場合において、１つのセグメントは同一の感知トランジスタを共用する２つのピクセルを含む。
【０１２９】
図３８は、図３７のピクセル回路に関するレイアウトを示している。図３８において、“Ｒ”は赤のピクセルに関連する領域であり、“Ｇ”は緑のピクセルに関連する領域であり、“Ｂ”は青のピクセルに関連する領域であり、“Ｗ”は白のピクセルに関連する領域である。“ＴＷＢ”は図３７の感知トランジスタＴＷＢに対応し、白のピクセル及び青のピクセルにより共用される。“ＴＧＲ”は図３７の感知トランジスタＴＧＲに対応し、緑のピクセル及び赤のピクセルにより共用される。ピクセルの寸法は、例えば、２０８μｍｘ２０８μｍである。これは、当該回路の高解像度表示器用の非常に小さなピクセルへの適用可能性を示している。
【０１３０】
以上、1以上の現在好ましい実施例を例示として説明した。当業者であれば、多数の変形及び変更を、請求項に記載された本発明の範囲から逸脱することなしに実施することができることが明らかであろう。
【図面の簡単な説明】
【０１３１】
【図１】図１は、本発明の一実施例によるピクセル作動技術が好適に応用される２トランジスタ（２Ｔ）ピクセル回路を有するピクセルアレイの一例を示す。
【図２】図２は、図１に関連するピクセル作動技術が好適に応用される２Ｔピクセル回路を有するピクセルアレイの他の例を示す。
【図３Ａ】図３Ａは、抽出動作の間に図１及び２のピクセル回路に供給される信号波形の一例を示す。
【図３Ｂ】図３Ｂは、通常動作の間に図１及び２のピクセル回路に供給される信号波形の一例を示す。
【図４】図４は、図３Ａの抽出サイクルの間におけるＶＤＤの電圧に対する駆動トランジスタの閾電圧のずれの影響を示す。
【図５】図５は、図１又は２のピクセルアレイを持つ表示システムの一例を示す。
【図６】図６は、図５のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図７】図７は、本発明の他の実施例によるピクセル作動技術が好適に応用される３トランジスタ（３Ｔ）ピクセル回路の一例を示す。
【図８】図８は、図７に関連するピクセル作動技術が好適に応用される３Ｔピクセル回路の他の例を示す。
【図９Ａ】図９Ａは、抽出動作の間に図７及び８のピクセル回路に供給される信号波形の一例を示す。
【図９Ｂ】図９Ｂは、通常動作の間に図７及び８のピクセル回路に供給される信号波形の一例を示す。
【図１０】図１０は、図７又は８のピクセル回路を持つ表示システムの一例を示す。
【図１１Ａ】図１１Ａは、図１０のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図１１Ｂ】図１１Ｂは、図１０のピクセルアレイを駆動するための通常及び抽出サイクルの他の例を示す。
【図１２】図１２は、図７又は８のピクセル回路を持つ表示システムの他の例を示す。
【図１３】図１３は、図１２のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図１４】図１４は、本発明の他の実施例によるピクセル作動技術が好適に応用される４トランジスタ（４Ｔ）ピクセル回路の一例を示す。
【図１５】図１５は、図１４に関連するピクセル作動技術が好適に応用される４Ｔピクセル回路の他の例を示す。
【図１６Ａ】図１６Ａは、抽出動作の間に図１４及び１５のピクセル回路に供給される信号波形の一例を示す。
【図１６Ｂ】図１６Ｂは、通常動作の間に図１４及び１５のピクセル回路に供給される信号波形の一例を示す。
【図１７】図１７は、図１４又は１５のピクセル回路を持つ表示システムの一例を示す。
【図１８】図１８は、図１７のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図１９】図１９は、図１４又は１５のピクセル回路を持つ表示システムの他の例を示す。
【図２０】図２０は、図１９のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図２１】図２１は、本発明の他の実施例によるピクセル作動技術が好適に応用される３Ｔピクセル回路の一例を示す。
【図２２】図２２は、図２１に関連するピクセル作動技術が好適に応用される３Ｔピクセル回路の他の例を示す。
【図２３Ａ】図２３Ａは、抽出動作の間に図２１及び２２のピクセル回路に供給される信号波形の一例を示す。
【図２３Ｂ】図２３Ｂは、通常動作の間に図２１及び２２のピクセル回路に供給される信号波形の一例を示す。
【図２４】図２４は、図２１又は２２のピクセル回路を持つ表示システムの一例を示す。
【図２５Ａ】図２５Ａは、図２４のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図２５Ｂ】図２５Ｂは、図２４のピクセルアレイを駆動するための通常及び抽出サイクルの他の例を示す。
【図２６】図２６は、本発明の他の実施例によるピクセル作動技術が好適に応用される３Ｔピクセル回路の一例を示す。
【図２７】図２７は、図２６に関連するピクセル作動技術が好適に応用される３Ｔピクセル回路の他の例を示す。
【図２８Ａ】図２８Ａは、抽出動作の間に図２６及び２７のピクセル回路に供給される信号波形の一例を示す。
【図２８Ｂ】図２８Ｂは、通常動作の間に図２６及び２７のピクセル回路に供給される信号波形の一例を示す。
【図２９】図２９は、図２６又は２７のピクセル回路を持つ表示システムの一例を示す。
【図３０】図３０は、図２９のピクセルアレイを駆動するための通常及び抽出サイクルの一例を示す。
【図３１Ａ】図３１Ａは、ｊ番目の行及びｉ番目の列における読出能力を持つピクセル回路を示す。
【図３１Ｂ】図３１Ｂは、ｊ番目の行及びｉ番目の列における読出能力を持つ他のピクセル回路を示す。
【図３２】図３２は、本発明の他の実施例による駆動技術が好適に応用されるピクセル回路の一例を示す。
【図３３】図３３は、図３２のピクセル構成に供給される信号波形の一例を示す。
【図３４】図３４は、図３２に関連する駆動技術が好適に応用されるピクセル回路の他の例を示す。
【図３５】図３５は、図３４のピクセル構成に供給される信号波形の一例を示す。
【図３６】図３６は、本発明の他の実施例によるピクセルアレイの一例を示す。
【図３７】図３７は、図３６のピクセルアレイを用いたＲＧＢＷ構造を示す。
【図３８】図３８は、図３７のピクセル回路のレイアウトを示す。
【図１】
2009526248.tif 000003
【図２】
2009526248.tif 000004
【図３Ａ】
2009526248.tif 000005
【図３Ｂ】
2009526248.tif 000006
【図４】
2009526248.tif 000007
【図５】
2009526248.tif 000008
【図６】
2009526248.tif 000009
【図７】
2009526248.tif 000010
【図８】
2009526248.tif 000011
【図９Ａ】
2009526248.tif 000012
【図９Ｂ】
2009526248.tif 000013
【図１０】
2009526248.tif 000014
【図１１Ａ】
2009526248.tif 000015
【図１１Ｂ】
2009526248.tif 000016
【図１２】
2009526248.tif 000017
【図１３】
2009526248.tif 000018
【図１４】
2009526248.tif 000019
【図１５】
2009526248.tif 000020
【図１６Ａ】
2009526248.tif 000021
【図１６Ｂ】
2009526248.tif 000022
【図１７】
2009526248.tif 000023
【図１８】
2009526248.tif 000024
【図１９】
2009526248.tif 000025
【図２０】
2009526248.tif 000026
【図２１】
2009526248.tif 000027
【図２２】
2009526248.tif 000028
【図２３Ａ】
2009526248.tif 000029
【図２３Ｂ】
2009526248.tif 000030
【図２４】
2009526248.tif 000031
【図２５Ａ】
2009526248.tif 000032
【図２５Ｂ】
2009526248.tif 000033
【図２６】
2009526248.tif 000034
【図２７】
2009526248.tif 000035
【図２８Ａ】
2009526248.tif 000036
【図２８Ｂ】
2009526248.tif 000037
【図２９】
2009526248.tif 000038
【図３０】
2009526248.tif 000039
【図３１Ａ】
2009526248.tif 000040
【図３１Ｂ】
2009526248.tif 000041
【図３２】
2009526248.tif 000042
【図３３】
2009526248.tif 000043
【図３４】
2009526248.tif 000044
【図３５】
2009526248.tif 000045
【図３６】
2009526248.tif 000046
【図３７】
2009526248.tif 000047
【図３８】
2009526248.tif 000048
【国際調査報告】
2009526248.tif 000049
2009526248.tif 000050