(57)【要約】  ここで提案されているのは、半導体スイッチ（４００）をガルバニック絶縁で駆動制御する回路装置（１００）ならびに方法である。この回路装置（１００）は、制御回路（１０１）と、ドライバ回路（１０２）と、スイッチ信号としての前記制御回路（１０１）からの駆動制御信号を前記ドライバ回路（１０２）にガルバニック絶縁に伝送する変換器（２００）と、スイッチ信号を整流する手段（３０１，３０２）とを有しており、上記のドライバ回路（１０２）には、ゲート電極（４０１）と、ソース電極（４０２）と、ドレイン電極（４０３）とを有する半導体スイッチ（４００）が含まれており、この半導体スイッチ（４００）は、前記のゲート電極（４０１）とソース電極（４０３）との間の所定の第１電圧によってスイッチング可能であり、これによって前記のドレイン電極（４０３）とソース電極（４０１）との間に所定の電流が流れ、上記のスイッチ信号は前記ゲート電極（４０１）に加えられて、前記半導体スイッチ（４００）がスイッチングされ、上記のドライバ回路（１０２）には、ベース電極（３２１）と、エミッタ電極（３２２）と、コレクタ電極（３２３）とを有する制御トランジスタ（３２０）が含まれており、この制御トランジスタ（３２０）は、前記のベース電極（３２１）とエミッタ電極（３２２）との間の所定の第２電圧によってスイッチング可能であり、これによって前記のエミッタ電極（３２２）およびコレクタ電極（３２３）を介して、上記の半導体スイッチ（４００）のゲート電極（４０１）と、半導体スイッチ（４００）のソース電極（４０２）とを接続してこの半導体スイッチをスイッチングする。ここでは上記の第２電圧を整流した第３電圧を形成する電圧形成手段（３５０）が、前記の制御トランジスタ（３２０）のベース電極（３２１）とコレクタ電極（３２３）との間に設けられている。これによって半導体スイッチの動作を簡単に改善することが可能である。
2009515501.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチ（４００）をガルバニック絶縁で駆動制御するための回路装置（１００）であって、
該回路装置は、制御回路（１０１）すなわち駆動制御電位の回路部分と、ドライバ回路（１０２）すなわちスイッチ電位の回路部分と、スイッチ信号としての前記制御回路（１０１）からの駆動制御信号を前記ドライバ回路（１０２）にガルバニック絶縁で伝送する変換器（２００）と、前記のスイッチ信号を整流する手段（３０１，３０２）とを有しており、
前記の半導体スイッチ（４００）は、ゲート電極（４０１）と、ソース電極（４０２）と、ドレイン電極（４０３）を有し、前記ドライバ回路（１０２）に構成されており、また前記のゲート電極（４０１）とソース電極（４０３）との間の所定の第１電圧によってスイッチング可能であり、これによって前記のドレイン電極（４０３）とソース電極（４０１）との間に所定の電流が流れ、
前記スイッチ信号は前記ゲート電極（４０１）に加えられて、前記半導体スイッチ（４００）がスイッチングされ、
前記のドライバ回路（１０２）には、ベース電極（３２１）と、エミッタ電極（３２２）と、コレクタ電極（３２３）とを有する制御トランジスタ（３２０）が含まれており、
該制御トランジスタ（３２０）は、前記のベース電極（３２１）とエミッタ電極（３２２）との間の所定の第２電圧によってスイッチング可能であり、これによって前記のエミッタ電極（３２２）およびコレクタ電極（３２３）を介して、前記の半導体スイッチ（４００）のゲート電極（４０１）と、当該の半導体スイッチ（４００）のソース電極（４０２）とを接続して、当該半導体スイッチをスイッチングする形式の回路装置において、
前記の第２電圧を整流した第３電圧を形成する電圧形成手段（３５０）が、前記の制御トランジスタ（３２０）のベース電極（３２１）とコレクタ電極（３２３）との間に設けられていることを特徴とする回路装置。
【請求項２】
前記の制御トランジスタ（３２０）のベース電極（３２１）は、電圧形成手段（３５０）の一方の極に接続されており、また少なくとも１つの、有利に２つまたは３つのダイオード（３０１，３０７，３０７´；３０２，３０７，３０７′）を介し、例えば前記の変換器（２００）の部分（２０３，２０４）を介して、前記半導体スイッチ（４００）のソース電極（４０２）に接続されている、
請求項１に記載の回路装置（１００）。
【請求項３】
前記電圧制御手段（３５０）は、少なくとも一つの容量性の構成部材、例えばコンデンサ（３５０）として構成されている、
請求項１または２に記載の回路装置（１００）。
【請求項４】
前記の半導体スイッチ（４００）のゲート電極（４０１）とソース電極（４０２）との間の電圧を制限するため、前記の制御トランジスタ（３２０）のベース電極（３２１）とコレクタ電極（３２２）との間に接続誤りを備えた少なくとも１つのＺダイオードを有するダイオード装置（３１１）が設けられている、
請求項１から３までのいずれか１項に記載の回路装置（１００）。
【請求項５】
前記の半導体スイッチ（４００）のミラー容量を介して入力結合される障害電流をバッファリングするために、当該の半導体スイッチ（４００）のゲート電極（４０１）とソース電極（４０２）との間に、容量性の構成部材（３０９）、例えばコンデンサが設けられている、
請求項１から４までのいずれか１項に記載の回路装置（１００）。
【請求項６】
前記半導体スイッチ（４００）は、ユニポーラトランジスタ、例えばＦＥＴ，ＭＯＳＦＥＴまたはＩＧＢＴとして構成されている、
請求項１から５までのいずれか１項に記載の回路装置（１００）。
【請求項７】
前記半導体スイッチ（４００）がユニポーラｎチャネルトランジスタとして構成されており、また前記制御トランジスタ（３２０）がバイポーラｐｎｐトランジスタとして構成されており、
前記の半導体スイッチ（４００）のゲート電極（４０１）は制御トランジスタ（３２０）のエミッタ電極に接続されており、また半導体スイッチ（４００）のソース電極（４０２）は制御トランジスタ（３２０）のコレクタ電極（３２３）に接続されており、
負の電圧を形成する電圧形成手段（３５０）が、前記の制御トランジスタ（３２０）のベース電極（３２１）とコレクタ電極（３２３）との間に構成されている、
請求項１から６までのいずれか１項に記載の回路装置（１００）。
【請求項８】
前記の制御トランジスタ（３２０）のベース電極（３２１）は、電圧形成手段（３５０）の負の極に接続されており、また少なくとも２つの、有利には３つのダイオード（３０１，３０７，３０７′；３０２，３０７，３０７′）を介して、前記の半導体スイッチ（４００）のソース電極（４０２）に接続されている
請求項７に記載の回路装置（１００）。
【請求項９】
半導体スイッチ（４００）をガルバニック絶縁で駆動制御する方法であって、
制御回路（１０１）と、ドライバ回路（１０２）と、スイッチ信号としての前記制御回路（１０１）からの駆動制御信号を前記ドライバ回路（１０２）にガルバニック絶縁で伝送する変換器（２００）と、スイッチ信号を整流する手段（３０１，３０２）とを有する回路装置を使用し、
ここで前記の半導体スイッチ（４００）は、ゲート電極（４０１）と、ソース電極（４０２）と、ドレイン電極（４０３）を有し、前記ドライバ回路（１０２）に構成されており、また前記のゲート電極（４０１）とソース電極（４０３）との間の所定の第１電圧によってスイッチング可能であり、これによって前記のドレイン電極（４０３）とソース電極（４０１）との間に所定の電流が流れ、
前記のスイッチ信号は前記ゲート電極（４０１）に加えられて、前記半導体スイッチ（４００）がスイッチングされ、
前記のドライバ回路（１０２）には、ベース電極（３２１）と、エミッタ電極（３２２）と、コレクタ電極（３２３）とを有する制御トランジスタ（３２０）が含まれており、
該制御トランジスタ（３２０）は、前記のベース電極（３２１）とエミッタ電極（３２２）との間の所定の第２電圧によってスイッチング可能であり、これによって前記のエミッタ電極（３２２）およびコレクタ電極（３２３）を介して、前記の半導体スイッチ（４００）のゲート電極（４０１）と、当該の半導体スイッチ（４００）のソース電極（４０２）とを接続して、当該半導体スイッチをスイッチングする形式の方法において、
前記の第２電圧を整流した第３電圧を、前記の制御トランジスタ（３２０）のベース電極（３２１）とコレクタ電極（３２３）との間に形成することを特徴とする方法。
【請求項１０】
前記半導体スイッチ（４００）がユニポーラｎチャネルトランジスタとして構成されており、また前記制御トランジスタ（３２０）がバイポーラｐｎｐトランジスタとして構成されており、
前記の半導体スイッチ（４００）のゲート電極（４０１）は制御トランジスタ（３２０）のエミッタ電極に接続されており、また半導体スイッチ（４００）のソース電極（４０２）は制御トランジスタ（３２０）のコレクタ電極（３２３）に接続されており、
前記の制御トランジスタ（３２０）のベース電極（３２１）とコレクタ電極（３２３）との間に負の電圧を形成する、
請求項９に記載の方法。
【請求項１１】
前記の制御トランジスタ（３２０）のベース電極（３２１）は、電圧形成手段（３５０）の負の極に接続されており、また少なくとも２つの、有利には３つのダイオード（３０１，３０７，３０７′；３０２，３０７，３０７′）を介して、例えば前記変換器（２００）の部分（２０３，２０４）を介して前記の半導体スイッチ（４００）のソース電極（４０２）に接続されている、
請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチをガルバニック絶縁で制御する方法および回路装置に関する。
【０００２】
従来の技術
電力電子装置において無電圧状態のゲート制御が使用されるのはつねに、駆動制御電子装置とスイッチが少なくとも一時的に異なる電位になる場合である。これは、例えば、交流網における位相点弧制御器（Phasenanschnittsteuerungen）、降圧制御器、整流ブリッジなどの場合がそうである。
【０００３】
公知の回路の実現において、例えば、半導体スイッチのゲートは、オプトエレクトロニクスで絶縁したドライバを介して駆動制御される。このドライバの給電電圧の供給、したがってまた半導体スイッチの駆動制御電力の供給も、高周波変換器を有しかつガルバニック絶縁された電源を介して実現される。したがってこの回路コンセプトでは、１つのスイッチを駆動制御するため、相応の回路コストを伴う電位の絶縁された２つの電流路が必要である。
【０００４】
スイッチ電力およびスイッチ信号を一つの変換器を介して一緒に伝送する解決手段も存在する。この半導体スイッチをオンするための制御信号は、高周波信号としてこの変換器の１次入力側に供給される。このスイッチをオフするためには１次側の信号を遮断する。この回路装置は、確かに出力側のスイッチ素子に対する付加的な補助給電電圧なしに動作するが、スイッチ信号の精度は多くの適用に対して十分ではない。この半導体スイッチを非導通状態に切り換えるため、この変換器の１次巻線における電圧が取り除かれる。これにより、接続されたトランジスタを介して半導体スイッチのゲートが放電することができ、このゲートは、最終的にトランジスタ−ベース−エミッタ−電圧の高さにおける残余電圧を有する。すなわちダーリントントランジスタでは、電流路に設けられている抵抗において降下する電圧と共に例えば１．４Ｖになる。従来技術では、残余ゲート電圧は例えば２．５Ｖに達する。上記の半導体スイッチのミラー容量の放電によって付加的な電圧ピークが生じ得るため、この半導体スイッチが、その最小オン電圧に到達した際に誤って導通状態に戻ってしまう（二重または多重のスイッチング）という問題が発生するのである。このため、このような回路装置は、例えば、整流器における高周波動作に不向きなのである。
【０００５】
このようなケースに対して従来技術ではオプトカップラを介する駆動制御部が使用され、上述のようにこの駆動制御装置には高い構成部材コストが必要であり、したがって作製が比較的高価になってしまう。またこのような解決の形態では、より大きなスイッチング損失が発生してしまう。それはスイッチの駆動制御エネルギーに加えてドライバ素子の給電エネルギーも供給しなければならないからである。
【０００６】
したがって構成部材コストが低減されひいてはコストが低減されると共に、例えば高周波整流動作に有利であり、半導体スイッチをガルバニック絶縁で駆動制御する回路構成および装置を提供するという課題が生じるのである。
【０００７】
本発明では、請求項１および請求項９の特徴部分に記載された構成により、半導体スイッチをガルバニック絶縁で制御する装置ならびに方法が提供される。有利な実施形態は従属請求項に記載されている。
【０００８】
発明の利点
以下の説明は、殊に断らない限り、本発明の回路装置に対して、また本発明の方法に対して同様に当てはまるものである。
【０００９】
本発明により、構成部材コストを低決することが可能である。これによって上記の回路装置をコスト的に一層有利に作製することができる。上記のスイッチの駆動制御を１つの電流路を介して実現することによって、すなわち上記の駆動制御信号が同時に駆動制御電力を供給することによって、回路のコスト（コスト、構成部材の数、所要スペース）を最小化することができる。別の利点は、所要の電力が極めて少ないことである。それば、上記のスイッチの駆動電力を制御電圧供給部から供給するだけでよいからであり、図２に示した有利な実施例では、例えば、１６ＫＨｚのパルス幅変調ではドライバ段当たりにわずかに０．８Ｗである。基本的にはオンまたはオフ信号（使用される半導体スイッチおよび／または制御トランジスタ、例えば、ユニポーラ、バイポーラ、ｎチャネル、ｐチャネル、ｎｐｎ、ｐｎｐなど；半導体スイッチおよび制御トランジスタからなるどの組み合わせがこの使用目的に有利であるかは当業者には明らかである）は無電位に伝送される。別のスイッチング過程は、スイッチ電位上に受動的に実現される。
【００１０】
本発明の有利な１実施形態では、制御トランジスタのベース電極は、電圧形成手段の一方の極に接続されており、また少なくとも２つのダイオード、有利には３つのダイオードを介して半導体スイッチのソース電極に接続される。この接続は、高周波変換器を介して行うことができる。これによってあらかじめ定めた電圧差を、３つのＳｉダイオードでは例えば２．１Ｖを制御トランジスタのベース電極と、半導体スイッチのソース電極ないしはアースとの間に実現することができる。これによって半導体スイッチのゲート電極を有利にもゼロ電位にすることができる。
【００１１】
本発明では上記の電圧形成手段が有利には少なくとも１つの容量性の構成部材として、例えば有利には１０ｎＦのコンデンサとして構成される。また有利には抵抗性の構成部材、例えば抵抗を設けて充電電流を制限することができる。これによって意図した通りに第３の電圧を簡単に得ることができる。上記の容量性の構成部材は、スイッチング過程において充電され、これにより、この構成部材は、第３電圧を別のスイッチング過程に対して供給することができるのである。
【００１２】
本発明は有利には、半導体スイッチのゲート電極とソース電極との間の電圧を制限するため、制御トランジスタのベース電極とコレクタ電極との間にダイオード装置を有しており、このダイオード装置は、接続誤り保護を備えた少なくとも１つのＺダイオードを有する。これによって半導体スイッチを損傷から保護することができる。
【００１３】
本発明において容量性の構成部材、例えばコンデンサが、半導体スイッチのゲート電極とソース電極との間に設けられて、半導体スイッチのミラー容量を介して入力結合される障害電流をバッファリングすると有利である。半導体スイッチの電極間のミラー容量により、スイッチオンフェーズ中の整流器においてないしは装置の動作の障害になり得る高い電流ピークが入力結合される。この電流ピークは、設けられたキャパシタンスによってパッファリングされてその影響が抑圧されるのである。
【００１４】
本発明では有利には上記の半導体スイッチは、ユニポーラトランジスタ、例えばＦＥＴ，ＭＯＳＦＥＴまたはＩＧＢＴとして構成される。これらのトランジスタにより、わずかなスイッチ電力で大電流をスイッチングすることができる。しかしながらこの半導体スイッチをまたバイポーラトランジスタとして構成することも可能である。
【００１５】
本発明の極めて有利な形態では、上記の半導体スイッチは、ユニポーラｎチャネルトランジスタとして構成され、また制御トランジスタはバイポーラｐｎｐトランジスタとして構成される。ここで半導体スイッチのゲート電極は、制御トランジスタとのエミッタ電極に接続され、また半導体スイッチのソース電極は、制御トランジスタのコレクタ電極に接続されており、また負の電圧を形成する電圧形成手段が、制御トランジスタのコレクタ電極とベース電極との間に構成される。この解決手段は有利にも三相交流モータに対する整流器において駆動するために使用することでき、ここでは制御回路において信号により、半導体スイッチが閉成される。すなわち、電流が流されるのであり、また制御信号を遮断した後、半導体スイッチは、本発明の補助電圧によって開成されるのである。
【００１６】
また本発明において有利には、制御トランジスタのベース電極が、例えば、抵抗を介して電圧形成手段の負の極に接続され、また少なくとも２つのダイオード、有利には３つのダイオードを介して、例えば高周波変換器を介して、半導体スイッチのソース電極ないしはアースに接続される。この実施形態によって、制御トランジスタのベースは、スイッチオフフェーズにおいて負の電位が加えられる。これによって有利にも、供給される負の補助電圧により、ゲートがゼロ電位に導かれる。それは、３つのＳｉダイオードでは例えば２．１Ｖである負の電圧が、制御トランジスタのベース電極と、半導体スイッチないしはアースとの間にあるからである。
【００１７】
本発明の別の利点および発展形態は、以下の説明および添付の図面に示されている。
【００１８】
上述しまた以下でさらに説明する特徴的構成は、それぞれ示した組み合わせだけでなく、本発明の枠を逸脱することなく、別の組み合わせでもまたは単独でも使用できることは明らかである。
【００１９】
本発明を実施例に基づき、図面に略示する。また以下では図面を参照して本発明を詳しく説明する。
【００２０】
図面の説明
図１は、半導体スイッチをガルバニック絶縁で駆動制御する従来技術の回路装置の回路図を示しており、
図２は、半導体スイッチをガルバニック絶縁で駆動制御する本発明の回路装置の回路図を示している。
【００２１】
まず図１に基づき、従来技術の回路装置１００′を説明する。
【００２２】
回路装置１００′は、２つの領域、すなわち制御回路１０１（駆動電位にある回路部分）と、駆動回路１０２′（スイッチ電位にある回路部分）とに分けることができる。２つの回路は、２つの１次側コイル２０１，２０２および２つの２次側コイル２０３，２０４を有する変換器２００を介し、ガルバニック絶縁されて結合されている。
【００２３】
制御回路１０１では駆動制御信号が端子１１０および１１１を介して供給される。端子１１２にはアースに接続されている。端子１１３は、正の給電電圧、この例では１５Ｖに接続されている。入力側１１０，１１１には、例えば、２５０ｋＨｚのスイッチング周波数および例えばあらかじめ定めた３０ｎｓのスイッチオン遅延を有する相補形の駆動制御信号が加えられる。この信号は、例えば論理回路から取り出すか、または相応する制御カードを有する慣用のコンピュータによって供給することができる。この信号は、低電圧領域にあり、例えば約２．５Ｖである。この駆動制御信号により、トランジスタ１１４，１１５が交互に導通状態にされる。これにより、入力側１１３に加えられる給電電圧は、１次側コイル２０１および２０２を介してアース１２に接続される。給電電圧をサポートするため、給電電圧とアース１１２との間に付加的にコンデンサ１１６が接続されている。
【００２４】
ドライバ回路側１０２′では、あらかじめ定めた電圧が２次側コイル２０３および２０４に誘導される。ダイオード３０１，３０２を介して正の電圧がノード点３０３および３０４に供給される。この電圧を平滑化するため、コンデンサを設けることが可能である。この電圧の振幅は、変換器２００の変換比によって決定される。この振幅は、駆動制御しようとするｎチャネルＭＯＳＦＥＴとして構成された半導体スイッチ４００のゲート制御電圧、例えば１５Ｖが得られるように設定される。
【００２５】
ノード点３０４における正の電圧は、ダイオード３０５および抵抗３０６を介してＭＯＳＦＥＴ４００のゲート４０１に加えられる。これによってＭＯＳＦＥＴ４００は、そのソース電極４０２とドレイン電極４０３との間が導通する。この正の制御電圧は、ノード点３０３および別のダイオード３０７を介して、この例ではｐｎｐトランジスタ３２０である制御トランジスタのベース３２１にも加えられる。ＭＯＳＦＥＴ４００のゲート電極４０１と、ｐｎｐトランジスタ３０２のベース電極３２１との間には、この場合、電圧は加えられていない。
【００２６】
ｐｎｐトランジスタ３２０のエミッタ電極３２２は、ＭＯＳＦＥＴ４００のゲート電極４０１に接続されている。ｐｎｐトランジスタ３２０のコレクタ電極３２３は、ＭＯＳＦＥＴ４００のソース電極４０２に接続されている。さらにｐｎｐトランジスタ３２０のコレクタ電極３２３およびＭＯＳＦＥＴ４００のソース電極４０２はアースに接続されている。ｐｎｐトランジスタ３２０のベース電極３２１も抵抗３０８を介してアースに接続されている。
【００２７】
ＭＯＳＦＥＴ４００が非道通状態に戻ってしまわないようにするため、制御回路１０１の駆動制御信号を取り外す。これによってドライバ回路１０２′の２次側コイル２０３，２０４に電圧がもはや誘導されないようになる。ｐｎｐトランジスタ３２０のベース電極３２１に加わっている正の電圧は、抵抗３０８を介してアース電位に降下する。ＭＯＳＦＥＴ４００のゲート電極４０１に加わっている正の電圧は、ダイオード３０５，３０２を介してアースから分離されている。これにより、ｐｎｐトランジスタ３２０のベース電極３２１と、ＭＯＳＦＥＴ４００のゲート電気区４０１との間に負の電圧が形成される。この負の電圧が、あらかじめ定めた値、ｐｎｐトランジスタ３２０の閾値に達すると、ｐｎｐトランジスタ３２０は、そのエミッタ電極３２２とそのコレクタ電極３２３との間が導通状態になる。ＭＯＳＦＥＴ４００のゲート電極４０１は、これによって同様にアース電位に接続されて、この電極は放電する。ゲート電極４０１に加わっている正の電圧が、ＭＯＳＦＥＴの閾値電圧を下回ると、これは非導通状態になる。
【００２８】
ＭＯＳＦＥＴ４００のゲート４０１は、接続されているｐｎｐトランジスタ３２０を介して、ダーリントントランジスタでは例えば１．４Ｖであるトランジスタ−ベース−エミッタ電圧の高さの残余電位および抵抗３０８において降下する電圧にまで放電する。ＭＯＳＦＥＴのミラー容量を介し、スイッチオフの瞬間に放電過程によって付加的な電圧ピークが発生するため、ゲート電圧が、例えば約５Ｖである最小スイッチオン電圧に達する場合、半導体スイッチが、誤って導通状態に戻ってしまうという問題がある。
【００２９】
この問題を改善するため、本発明の解決手段を提案する。この解決手段を以下、図２に基づいて説明する。
【００３０】
まず、従来技術（図１）に対して回路装置の違いを説明する。２つの回路装置１００および１００′の制御回路１０１はそれぞれ同じに構成されている。
【００３１】
これに対して回路装置１００のドライバ回路１０２（スイッチ電位にある回路部分）と、回路装置１００′（従来技術）のドライバ回路１０２′とは異なる。
【００３２】
ここでは正の電圧を点３０３，３０４に供給する上記のダイオード３０１，３０２の他にダイオード３０１′，３０２′が設けられており、これのダイオードによってノード点３０４′に負の電圧を供給する。この負の電圧は、抵抗３５１（例えば１００Ｒ）を介して、コンデンサ３５０（例えば１０ｎＦ）の第１端子に供給される。このコンデンサの第２端子はアース電位にある。したがってコンデンサ３５０は負に充電されるのである。
【００３３】
さらに、ダイオード３０５および３０７が２重に設けられていることがわかる。ここでさらにこれらに２つのダイオード３０５′および３０７′が直列接続されている。これらの動作を以下、さらに説明する。
【００３４】
ＭＯＳＦＥＴ４００をスイッチオンするため、変換器２００の１次側を、例えば２５０ＫＨｚのプッシュプル信号で駆動制御する。これは２つのトランジスタ、例えば、ＦＥＴ１１４，１１５を介して行われ、これらのトランジスタは例えば（図示しない）論理ゲートを介して駆動制御される。これによって２次側に形成される矩形電圧は、整流されてＭＯＳＦＥＴ４００のゲート４０１において直流電圧が得られる。変換器２００の変換比を選択して、ゲート４０１において駆動制御トランジスタ１１４，１１５のダイオード導通電圧（Diodenflussspannung）およびの導通損失（Durchlassverlust）を考慮して、約＋１５Ｖの電圧が得られるようにする。
【００３５】
ＭＯＳＦＥＴ４００のゲート容量および並列のコンデンサ３０９（例えば１０ｎＦ）の充電電流は、抵抗３０６（例えば１０Ｒ）およびＦＥＴ１１４，１１５のＲＤＳonによって制限される。この充電電流の大きさを介して、ＭＯＳＦＥＴのスイッチオン速度を調整することができる。ＭＯＳＦＥＴ４００のゲート−ソース区間に並列に設けられているコンデンサ３０９の役割は、「オン」フェーズ中にＭＯＳＦＥＴのミラー容量を介して入力結合される障害電流をバッファリングし、ひいてはＭＯＳＦＥＴのゲート電圧に障害スパイクがないように維持することである。
【００３６】
コンデンサ３０９に並列接続されている抵抗（例えば４Ｋ９９）は、最大ゲート電圧に達した場合でも、充電ダイオード３０５，３０５´を電流が流れ、ひいては所定の導通電圧が得られるようにする。
【００３７】
図示の実施例において上記のゲート電圧は付加的に、接続誤り保護を有するツェナーダイオードとして構成されているダイオード装置３１１を介し、ｐｎｐトランジスタ３２０のベース３２１において許容値（例えば２０Ｖ以下）に制限される。このダイオード装置はオプションであり、取り除くことも可能である。
【００３８】
ＭＯＳＦＥＴ４００をスイッチオフするため、変換器２００を介する駆動制御を終了する。「オン」フェーズ中、ｐｎｐトランジ３２０は閉じられている。それはそのＵBE区間には電圧がないからである。変換器２００の駆動制御が終了すると、ｐｎｐトランジスタ３２０のベース３２１に加わっている正の電位は、抵抗３０８（２ｋ）を介して、負の補助電圧の値の方向に降下する。ＭＯＳＦＥＴ４００のゲート電極４０１に加わっている正の電圧は、ダイオード３０５，３０５´を介して取り外される（abkoppeln）される。これによって、ｐｎｐトランジスタ３２０のベース電極３２１と、ＭＯＳＦＥＴ４００のゲート電極４０１との間の負の電圧ＵBEが形成される。この負の電圧が、あらかじめ定めた値、すなわちｐｎｐトランジスタ３２０の閾値に達すると、ｐｎｐトランジスタ３２０は、そのエミッタ電極３２２と、そのコレクタ電極３２３との間が導通する。これによってＭＯＳＦＥＴ４００のゲート電極４０１もアース電位に接続されて、これも放電するのである。
【００３９】
ＭＯＳＦＥＴのスイッチオフ速度は、ベース抵抗３０８および並列のキャパシタンス３５２（例えば３３０ｐＦ）の時定数を介し、ベース電流成分を考慮して調整することができる。
【００４０】
２つのダイオード３０１´および３０２´と，電流制限のための抵抗３５１と、キャパシタンス５００とを介して負の補助電圧が形成される。これは、このドライバ段コンセプトの原理的な欠点、すなわちユニポールのゲート駆動制御を補償するために必要である。図１（従来技術）に関連して説明したように、ｐｎｐトランジスタ３０２のベース抵抗３０８が負の補助電圧に接続されるのではなくＭＯＳＦＥＴ４００のエミッタ電位に接続される場合に、ＭＯＳＦＥＴ４００のゲート４０１は、ｐｎｐトランジスタ３２０のＵBEとそのベース抵抗３０８における電圧降下とからなる和にだけ放電し得る。これによって、ＭＯＳＦＥＴのミラー容量の充電状態が切り替わる際に発生する電流により、ゲート容量を少なくとも２．５Ｖに放電することになる。しかしながらＭＯＳＦＥＴの最小閾値電圧（ふつう最小で５Ｖ）に対して十分な電圧間隔を得るため、ゲート電圧をどのような場合であっても必ず２．５Ｖ以下に維持しなければならない。ベース抵抗３０８が負の補助電圧に関連することによって、ＭＯＳＦＥＴ４００のゲート４０１を０Ｖに放電することができる。それは、ｐｎｐトランジスタ３２０のベース電位が、スイッチオフ状態において−２．１Ｖになるからである。しかしながら負の補助電圧ではあるが、ｐｎｐトランジスタ３０２のベース３２１は−２．１Ｖ以上にはならない。それはベース３２１が、３つのダイオード３０２，３０７，３０７´および巻線３０２ないしは３つのダイオード３０１，３０７，３０７´およびスイッチオフされた変換器２００の巻線２０４を介して、ＭＯＳＦＥＴ４００のソース電位（例えばアース）に固定されるからである。
【００４１】
変換器２００に対し、１次側にプッシュプル制御信号を形成する際、有利にはつぎのことに注意するとよい。すなわち、クロックおよび駆動制御信号を同時に開始する際、ＦＥＴ１１４，１１５をそれぞれ交互に駆動制御して、片側の磁化（Aufmagnetisierung）による変換器の飽和が防止されるように注意するとよいのである。
【００４２】
上で説明した本発明の方法の有利な実施形態は、単なる例示であることは明らかである。上記の他、当業者は、本発明の枠を逸脱することなく別の解決手段が考えることができる。
【図面の簡単な説明】
【００４３】
【図１】半導体スイッチをガルバニック絶縁で駆動制御する従来技術の回路装置の回路図である。
【図２】半導体スイッチをガルバニック絶縁で駆動制御する本発明の回路装置の回路図である。
【図１】
2009515501.tif 000003
【図２】
2009515501.tif 000004
【国際調査報告】
2009515501.tif 000005
2009515501.tif 000006
2009515501.tif 000007
2009515501.tif 000008
2009515501.tif 000009
2009515501.tif 000010