(57)【要約】  接合領域を有するバラクタ素子（Ｄ１；Ｄ２）において、逆バイアス電圧がバラクタ素子に与えられるときバラクタ素子の空乏キャパシタンスが変化する。バラクタ素子（Ｄ１；Ｄ２）は例えば接合領域に予め定められたドーププロフィールを提供することによって得られる指数空乏キャパシタンス−電圧特性を有している。バラクタ素子（Ｄ１；Ｄ２）は狭いトーン間隔のバラクタスタック構成で使用されることができ、２つのバラクタ素子（Ｄ１；Ｄ２）は逆方向直列接続構造で接続される。制御ノードと各２つのＲＦ接続ノード間のベースバンド周波数成分のための低インピーダンスパスを与える。基本および高次の高調波周波数成分のための高インピーダンスパスが与えられ、基本および高次高調波周波数では高いインピーダンスパスが与えられる。【選択図】図１
2009517862.tif 000002
【特許請求の範囲】
【請求項１】
逆バイアス電圧がバラクタ素子に与えられるときバラクタ素子の空乏キャパシタンスが変化する接合領域を有するバラクタ素子において、
バラクタ素子は指数関数的な空乏キャパシタンス−電圧特性を有し、
接合領域は片側の接合を構成し、バラクタ素子にはＮ（ｘ）＝Ｎ／ｘｍにより実質的に規定されるドーププロフィールが与えられ、Ｎ（ｘ）はｘの関数として１次元におけるバラクタ素子のドープ濃度であり、ｘは接合からの距離であり、Ｎは予め定められたドープ濃度定数であり、ｍは指数係数であり、
接合領域は、距離ｘｌｏｗ（Ｎ（ｘｌｏｗ））におけるドープ濃度よりも低いドープ濃度Ｎｆｉｌｌを有するｘｌｏｗよりも低い距離間隔の充填層を具備していることを特徴とするバラクタ素子。
【請求項２】
指数係数は１．７＜ｍ＜２．３の範囲の値を有する請求項１記載のバラクタ素子。
【請求項３】
ドーププロフィールは少なくとも間隔ｘｌｏｗ．．．ｘｈｉｇｈではＮ（ｘ）に実質的に等しく、ｘｌｏｗはｘｈｉｇｈよりも接合部に近い請求項１又は２記載のバラクタ素子。
【請求項４】
接合領域は両側または二重側接合である請求項１乃至３のいずれか１項記載のバラクタ素子。
【請求項５】
それぞれが２つの端子を有する２つのバラクタ素子は逆方向直列接続構造で接続され、それによって制御ノードは２つの相互接続された端子により与えられ、２つのＲＦ接続ノードは他方の端子により与えられる請求項１乃至４のいずれか１項記載の２つのバラクタ素子を具備するバラクタスタック回路構成。
【請求項６】
２つのバラクタ素子は低インピーダンス材料により接続されている請求項５記載のバラクタスタック回路構成。
【請求項７】
低インピーダンス材料は後面の金属被覆を具備している請求項６記載のバラクタスタック回路構成。
【請求項８】
バラクタ回路構成はさらに、制御ノードに接続された中心タップインピーダンスを具備し、中心タップインピーダンスは制御ノードと２つの各ＲＦ接続ノードとの間にベースバンド周波数成分に対する低インピーダンスパスを与えている請求項６又は７記載のバラクタスタック回路構成。
【請求項９】
前記低インピーダンスパスはベースバンド周波数成分に対するバラクタ素子のキャパシタンスよりも低いインピーダンスを有している請求項８記載のバラクタスタック回路構成。
【請求項１０】
ベースバンド周波数は変調された（ＲＦ）信号の狭いトーン間隔または変調周波数を有する信号の分離周波数である請求項８または９記載のバラクタ回路構成。
【請求項１１】
２つの直列のキャパシタと２つの交差接続されたキャパシタを具備しており、２つの直列のキャパシタの一方は第１の入力ポートと第１の出力ポートとの間に接続され、２つの直列のキャパシタの他方は第２の入力ポートと第２の出力ポートとの間に接続され、２つの交差接続されたキャパシタの一方は第１の入力ポートと第２の出力ポートとの間に接続され、２つの交差接続されたキャパシタの他方は第２の入力ポートと第１の出力ポートとの間に接続されており、少なくとも２つの直列のキャパシタ又は２つの交差接続されたキャパシタは請求項６乃至１０のいずれか１項記載のバラクタスタック構成を具備している４ポート電子装置。
【請求項１２】
さらに、第１と第２の入力ポートの間に接続されている第１のシャントインダクタと、第１と第２の出力ポートの間に接続されている第２のシャントインダクタとを具備している請求項１１記載の４ポート電子装置。
【請求項１３】
第１及び第２の出力ポートはさらに一連の位相シフトセクションに接続され、各位相シフトセクションは請求項６乃至１０のいずれか１項記載のバラクタスタック構成を具備している請求項１１又は１２記載の４ポート電子装置を具備している直接ポーラ変調器。
【請求項１４】
適応またはダイナミック整合ネットワークにおける請求項６乃至１０のいずれか１項記載のバラクタスタック構成の使用。
【請求項１５】
適応または同調可能な位相シフタ装置における請求項６乃至１０のいずれか１項記載のバラクタスタック構成の使用。
【請求項１６】
直接変調装置における請求項６乃至１０のいずれか１項記載のバラクタスタック構成の使用。
【請求項１７】
上方変換ミキサまたは変調器としての請求項６乃至１０のいずれか１項記載のバラクタスタック構成の使用。
【請求項１８】
ＲＦスイッチにおける請求項６乃至１０のいずれか１項記載のバラクタスタック構成の使用。
【請求項１９】
同調可能なフィルタまたはマルチプレクサにおける請求項６乃至１０のいずれか１項記載のバラクタスタック構成の使用。
【請求項２０】
アンテナアレイシステムにおける請求項６乃至１０のいずれか１項記載のバラクタスタック構成の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は逆バイアス電圧がバラクタ素子に与えられるとき、バラクタ素子の空乏キャパシタンスが変化する接合領域を有するバラクタ素子に関する。このようなバラクタ素子はまたバラクタダイオード、同調可能なダイオードまたは電圧制御キャパシタとしても知られている。
【背景技術】
【０００２】
このようなバラクタ素子は知られており、その性質はよく理解されている。テキストブックでは、ダイオードベースのバラクタ素子では、キャパシタンス電圧特性はＣ（Ｖ）＝Ｋ／（φ＋Ｖ）ｍの形態であることが知られており、ここでＣ（Ｖ）はダイオードを横切る全（逆）電圧Ｖの関数として得られるキャパシタンスであり、φはダイオードの内部拡散（ビルトイン）電位であり、ｍはダイオードキャパシタンスの累乗指数であり、Ｋはキャパシタンス定数である。均一なドープ不純物プロフィールを有するダイオードでは、ｍ＝０．５であり、超階段接合を有するダイオードでは、ｍは約１．５である。このような特性はしかしながら、低歪バラクタスタックのようなある高品質の応用では、特に多くの現代の通信システムでのような狭いトーンの間隔の信号で動作するように設計された装置において使用されるときバラクタの適用を制限する（例えばK. Buisman、L.C.N.K. Buisman、L.C.N. de Vreede、L.E. Larson、M. Spirito、A. Akhnoukh、T.L.M. Scholtes、L.K. Nanverの“Distortion free’ varactor diode topologies for RF adaptivity”、2005 IEEE MTT-S Int. Microwave Symp. Dig.、ロングビーチ、カリフォルニア州、2005年６月を参照）。
【０００３】
これらの欠点を克服するため、最近バラクタダイオードベースの回路トポロジおよび高性能のバラクタダイオードプロセス技術が開発されており、これは所定のダイオードの累乗キャパシタンス係数（ｍ≧０．５）に対して、非常に低い歪を有する可変キャパシタとして動作することができる。しかしながら提案された解決策は実際の構成を考慮するとき変調された信号または狭いトーン間隔を有する信号に対して線形についての制約を有する。ここで説明される発明は狭い帯域の信号の線形性、バラクタの漏洩電流に対する感度、高い制御電圧、キャパシタンス同調範囲に関して、これらの限定を克服することを目的としている。
【発明の開示】
【発明の要約】
【０００４】
本発明によれば、本明細書の冒頭に記載されたようなバラクタ素子が与えられ、そのバラクタ素子は請求項１で規定されているように指数状の空乏キャパシタンス−電圧特性を有している。Ｃ（Ｖ）がバラクタ素子を横切る全（逆）電圧Ｖの関数としての空乏キャパシタンスであり、ａ１とａ２が予め定められた定数である次式の形態のこのようなキャパシタンス電圧特性は狭帯域の信号の線形性、バラクタ漏洩電流に対する感度、高い制御電圧、キャパシタンス同調範囲が重要な設計制約である多くの応用を設計することを可能にする。
【数１】
2009517862.tif 000003
【０００５】
指数状の空乏キャパシタンス−電圧特性は接合領域に予め定められたドーププロフィールを与えることにより得られる。既知の均一又は超階段ドーププロフィールとは異なる予め定められたドーププロフィールを選択することにより、バラクタ素子の指数状のキャパシタンス−電圧特性が得られることができる。
【０００６】
別の実施形態では、接合領域は距離ｘｌｏｗのドープ濃度（Ｎ（ｘｌｏｗ））よりも低いドープ濃度Ｎｆｉｌｌを有する距離ｘｌｏｗよりも低い距離間隔の充填層を有している。これは接合位置に関してＮ／ｘ２ドープ対深さの関係を維持することを可能にする。充填層中の低いドープ濃度は目的とするダイオードの破壊電圧を下げずまたは必要な制御電圧を不必要に増加しないようにするため電界に対して低い影響力を行う。
【０００７】
接合領域は片側の接合、例えば空乏の意図された領域よりも接合の片側で非常に高くドープされているショットキーダイオードまたはＰＮ接合ダイオードを具備し、バラクタ素子は例えばＮ（ｘ）＝Ｎ／ｘ２により実質的に規定されたドーププロフィールが与えられており、Ｎ（ｘ）はｘの関数としての１次元におけるバラクタ素子のドープ濃度であり、ｘは（効率的な）接合からの距離であり、Ｎは予め定められたドープ濃度定数である。特に３次の相互変調が抑制される必要のあるＲＦ信号の変調用の電子回路設計では、このようなバラクタ素子は狭いトーン間隔信号が含まれるときでさえも有効に適用されることができる。
【０００８】
さらに別の実施形態では、ドーププロフィールは少なくとも間隔ｘｌｏｗ．．．ｘｈｉｇｈではＮ（ｘ）に実質的に等しく、ｘｌｏｗはｘｈｉｇｈよりも接合に近い。これは実現可能な値のドープ濃度を有するプロフィールを得ることを可能にする（前述の式はｘ＝０では特異になる）。ｘｈｉｇｈとｘｌｏｗの比は有効なキャパシタンス同調範囲を規定している。
【０００９】
バラクタ素子の接合領域は両側または二重側の接合であってもよい。この場合には指数特性を得ることはさらに複雑であるが、例えばより複雑なドーププロフィールを使用して多くの異なる方法で実現可能である。二重側接合の１例は例えば充填層に対する低いＰ型ドープの使用であり、ここでは通常のバラクタ動作は完全に空乏にされる。ドープ接合が動かされるけれども、このような構造では、結果的なＣ（Ｖ）特性は依然として電圧の所望の指数依存性を示す可能性があることに注意すべきである。
【００１０】
既知の回路構成では、より大きいトーン間隔に対する低歪バラクタ動作は均一なドープを用いる背中合わせのバラクタダイオード、または２つの逆方向直列接続されたバラクタダイオードの並列構造を用いる超階段型バラクタ（ｍ＞０．５の勾配係数）を使用することにより実現される。既知のバラクタ構造は中心タップに接続されるインピーダンスがバラクタダイオードキャパシタンス自体により与えられるインピーダンスよりも非常に高いならば線形特性を有し、この状態は含まれる全ての周波数コンポーネントに対して満足されるべきである。実際に、これは狭いトーンの間隔を有する２つのトーン信号又は変調された信号では非常に問題であることが判明している。前述の説明はゼロに近づくトーン間隔を有する２トーン検査信号を考慮することにより容易に理解されることができる。結果として、バラクタダイオードにより差周波数（ｆ２−ｆ１）で与えられるインピーダンスはｆ１がｆ２に近づくとき無限大へ接近する。これはダイオードにより与えられるインピーダンスよりも大きい必要がある中心タップインピーダンスで非現実的な状態を生じることは明白である。典型的に非常に高い中心タップインピーダンスは通常の解決方法で必要とされる。中心タップは多かれ少なかれ「浮動する」ので、これは種々の問題を生じる。中心タップインピーダンスに対して高い値の抵抗を使用するとき、制御電圧に関する中心タップの結果的なＤＣオフセットによりバラクタダイオードの任意の漏洩電流もまた問題になる。ＡＣ中心タップインピーダンスを増加するために中心タップパス中の逆並列ダイオード構造を使用することにより、ある程度の改良がこの状態で得られる。良好な結果が適度のトーン間隔に対してこの構造とのシミュレーションで実現されるが、狭いトーンの間隔の使用は問題を残し、さらにこの構造はバラクタダイオードの漏洩電流に対して依然として比較的敏感である。
【００１１】
前述の解決方法は静止負荷状態が必要とされる結果的な同調可能なキャパシタンスの合理的な性能を与えることができるが、同調可能なキャパシタの高速度の変調が必要とされるとき、あまり適切ではない。これらの状態は典型的に変調器、ダイナミックに変化される位相シフタ、または動負荷ライン変調ミキサのための適応整合ネットワーク等で適用されることに注意する必要がある。別の欠点は、均一なドーププロフィールを使用するときの限定されたキャパシタンス同調範囲と高い制御電圧である。超階段型バラクタを使用するとき、均一にドープされたバラクタ構造と比較して線形性はやや劣化される。
【００１２】
さらに本発明の特徴では、それ故本発明の１実施形態によるそれぞれ２つの端子を有する２つのバラクタ素子を具備するバラクタスタック回路構成が提供され、２つのバラクタ素子は逆方向直列接続構造で接続され、それにおいて制御ノードは２つの相互接続された端子により提供され、２つのＲＦ接続ノードは他方の端子により提供される。狭いトーン間隔のバラクタスタック（ＮＴＳＶＳ）とも呼ばれるこのような構成は既存の構成と比較して改良された性能を与える。２つのバラクタ素子は共通の陰極、または共通の陽極を使用して互いに接続されることができる。これはバラクタ回路構成で使用されることのできる制御電圧の種類（ＲＦ端子に関して正または負）を選択することを可能にする。この構成で使用されるバラクタ素子は同一のものであってもよい。
【００１３】
さらに別の実施形態では、バラクタ回路装置はさらに制御ノードに接続される中心タップインピーダンスを具備し、中心アップインピーダンスは制御ノードと２つの各ＲＦ接続ノードとの間にベースバンド周波数成分に対する低インピーダンスパスを与える。基本波および高次の高調波周波数成分のための高インピーダンスパスも与えられることができる。低および高いインピーダンスの指示は考察下の周波数成分のバラクタ回路構成自体により提供されるインピーダンスを指している。これは均一なドープされたバラクタと比較して、変調された信号と狭いトーン間隔に対する高い線形性と高い同調範囲を有するバラクタ回路構成を生じる。さらにベースバンド周波数では高いインピーダンス状態は必要とされず、これを変調器、ミキサ、ダイナミック／適応整合ネットワークの構成に対してより適するものにする。
【００１４】
低インピーダンスパスはベースバンド周波数成分に対するバラクタ素子キャパシタンスにより提供されるインピーダンスよりも低いインピーダンスを有し、それはバラクタ回路装置の３次の相互変調歪の非常に効率的な抑制を可能にする。
【００１５】
ＮＴＳＣＶＳはより複雑な回路の一部として多くの応用で適用されることができる。さらに別の特徴において、本発明は４ポート電子装置に関し、それは２つの直列のキャパシタと２つの交差接続されたキャパシタを具備しており、２つの直列のキャパシタの一方は第１の入力ポートと第１の出力ポートとの間に接続され、２つの直列のキャパシタの他方は第２の入力ポートと第２の出力ポートとの間に接続され、２つの交差接続されたキャパシタの一方は第１の入力ポートと第２の出力ポートとの間に接続され、２つの交差接続されたキャパシタの他方は第２の入力ポートと第１の出力ポートとの間に接続されている。少なくとも２つの直列のキャパシタ又は２つの交差接続されたキャパシタは本発明の１実施形態にしたがってバラクタスタック構成を有している。他のキャパシタは固定されたキャパシタであってもよい。非常に有効な実施形態では、全ての４つのキャパシタは本発明のバラクタスタック構成を使用して構成された電圧制御された可変キャパシタである。このような４ポート電子装置または差動バラクタ振幅変調器（ＤＶＡＭ）は、振幅変調器として直接適用されることができるが、送信機、ポーラ増幅回路、直接変調器のようなより複雑な回路で適用されることもできる。
【００１６】
更に別の実施形態では、４ポート電子装置はさらに第１と第２の入力ポートの間に接続されている第１のシャントインダクタと、第１と第２の出力ポートの間に接続されている第２のシャントインダクタを具備している。これはこの回路が振幅変調器として、または適応整合ネットワークとして使用されることを可能にする。通常の設計と比較して、さらに少ないコンポーネントしか必要とされない。またＲＦ増幅段との組合せでは、この構成は送信機で有効に使用されることができ、変調された信号の非常に高い電力付加効率（ＰＡＥ）を可能にし、または出力電力状態を（低速度に）変化する。また、増幅器の効率がポーラ増幅器のアクチブ成分の飽和された動作により高められるポーラ増幅器が設計される。増幅器の出力で、信号状態のような方形波が生じる。この場合、本発明の４ポート電子装置を使用することによって高い効率のポーラ増幅器を得ることが可能になる。
【００１７】
更に別の特徴では、本発明は直接ポーラ変調器に関し、それは本発明による４ポート電子構成を具備し、第１及び第２の出力ポートはさらに一連の位相シフトセクションに接続され、各位相シフトセクションは本発明の１実施形態によるバラクタスタック構成を具備している。（振幅変調器と位相シフトセクションの）各バラクタスタック構成は制御電圧を使用して制御されることができる。例えばデジタルアナログ変換器はバラクタスタック構成の全ての制御電圧を設定するために使用されることができる。このような変調構造はＯＰＳＫ、ＢＳＫ、ＦＳＫ、ＯＦＤＭ等のような多くの異なる変調フォーマットを直接的にサービスすることができる送信機の一部であってもよい。また多数の周波数帯域は適切な方法でバラクタスタック構成値をオフセットすることにより適応されることができる。
【００１８】
本発明はまた適応又はダイナミック整合ネットワーク、適応又は同調可能な位相シフタ装置における、直接変調器構成における、上方変換ミキサ又は変調器として、ＲＦスイッチにおける、同調可能なフィルタまたはマルチプレクサ等における本発明の１実施形態によるバラクタスタック構成の使用に関する。さらに別の例には適応ビーム成形を行うためにフェイズドアレイのようなアンテナアレイシステムでのバラクタスタック構成の使用が含まれている。
【発明を実施するための最良の形態】
【００１９】
本発明を添付図面を参照して複数の例示的な実施形態を使用して以下詳細に説明する。  本発明によれば、次式による指数キャパシタンス電圧特性を有するバラクタ素子が与えられ、
【数２】
2009517862.tif 000004
【００２０】
ここでＣ（Ｖ）はバラクタ素子を横切る全（逆）電圧Ｖの関数としてのキャパシタンスであり、ａ１とａ２は値が応用の考察（同調範囲、ＮＴＳＶＳの品質係数、電圧範囲）に基づいて選択されることのできる定数である。
【００２１】
普通に使用されるダイオードバラクタのキャパシタンス電圧特性は次式に等しいとして当業者に知られている。
【００２２】
Ｃ（Ｖ）＝Ｋ／（φ＋Ｖ）ｍ                  式２
ここでＣ（Ｖ）はダイオードを横切る総（逆）電圧Ｖの関数としてのキャパシタンスであり、φはダイオードの内部拡散電位であり、ｍはダイオードキャパシタンスの累乗指数であり（均一なドーププロフィールを有するダイオードでは、ｍ＝０．５）、Ｋはキャパシタンス定数である。
【００２３】
所望の関係（式１）はバラクタ素子のドーププロフィール、特にバラクタ素子の接合領域のドーププロフィールを変更することにより達成されることができることが認められている。
【００２４】
この目的では、片側の接合（例えばショットキーダイオード）が仮定され、以下の既知の式を使用してドーププロフィールについて解かれる。  
Ｎ（ｘ）＝（Ｃ（Ｖ）３／ｑε）（ｄＣ（Ｖ）／ｄＶ）−１ 
ここで、ｘ＝ε／Ｃ（Ｖ）である。  
前述の関係を使用して、この場合の指数キャパシタンス電圧特性で必要とされるドーププロフィールは次式であることが証明されることができる。  
Ｎ（ｘ）＝Ｎ／ｘ２                                式３
ここでＮは規定されるドープ濃度定数である。ドーププロフィールの上式の構成はｘ＝０では特異であり、結果としてこの特異性を避けるための手段が取られなければならないことに注意すべきである。本発明によるバラクタ素子の第１の実施形態のドーププロフィールがどのように規定されるべきであるかを説明するため、指数関数Ｃ（Ｖ）特性を実現するためにバラクタ素子の片側接合で必要とされるバラクタドーププロフィールを示している図１について検討する。
【００２５】
図１から明白になるように、Ｎ／ｘ２ドープ式はドープ濃度の対数プロット対距離（ｘ）の対数において直線として現れている。無限大の高い又は極めて低いドープ濃度は与えられることができないので、この関係式は距離ｘｌｏｗとｘｈｉｇｈで切断されている。そうすることにより、キャパシタンスは距離ｘと反比例するので、自動的に有効なキャパシタンス同調範囲（Ｃｒａｔｉｏ）が規定される。  
Ｃｒａｔｉｏ＝ｘｈｉｇｈ／ｘｌｏｗ
片側接合の指数関数Ｃ（Ｖ）特性を得るために、接合位置に関するＮ／ｘ２ドープ対深さの関係を満たすために充填または「スペーサ」層が必要とされる（例えば距離と接合の倍増はドープ濃度を４分の１に低くする）。有効なバラクタダイオード動作では空乏にされるこのスペーサまたは充填層は、装置のブレークダウン又はキャパシタンス同調範囲の減少を避けるためにそれ程電界を増加しないので好ましい。これを実現するためのこの充填層のドープ濃度はＮ（ｘｌｏｗ）に関して低く維持されなければならない。Ｎ（ｘｌｏｗ）は、所望の同調範囲と制御電圧と組み合わせて、目的とされる最大の動作電圧のバラクタ接合の臨界電界を超えずにゼロバイアスバラクタ品質係数が最大にされるように選択されなければならない。ドープ濃度の勾配は必要とされる指数関数のキャパシタンス電圧により固定されるので、ドーププロフィールは基本的にｘｌｏｗ、ｘｈｉｇｈ、Ｎ（ｘｌｏｗ）の選択によって規定される。
【００２６】
予測されるように、バラクタ素子のキャパシタンス同調範囲、制御電圧、Ｑ係数には妥協が存在する。この理由のために、III−Ｖ族材料または広バンドギャップ材料の使用がこの構造では推薦される。例えばＧａＡｓを使用するとき、シリコンと比較してこの材料の本質的に高い電子移動度（係数５に等しい）は同じ構造で５×Ｑの改良をもたらす。しかしながら低い制御電圧については、良好な結果はシリコンを使用しても得ることができる。
【００２７】
図２の（ａ）で示されているようにドーププロフィールを有するバラクタ素子についてシミュレーションが行われる。このドーププロフィールでは、完全なドーププロフィールが示されており、充填層（５ｅ＋１６）の左の高くドープされた領域（１ｅ＋１９）を含んでいる。ドーププロフィールの軽くドープされた充填層は接合近くの電界の急速な増加を避けることを可能にする。これは装置の電圧の破壊状態を緩和する。片側の接合では、この充填層は所望されるＣ（Ｖ）特性（式１）を得るために式３のドープ濃度と組み合わせて与えられ、この特性はログスケールで描かれるとき図２の（ｂ）に示されているように実質的に直線として生じるべきであることに注意する。この態様は提案されたドーププロフィールについての特性であることが述べられなければならない。図２の（ｂ）の直線の任意の偏差はＩＭ３歪レベルの増加を生じる。この特定の例の関連されるゼロバイアスＱはシリコン装置では約２０に限定される。図１のパラメータの他の選択肢を選択することにより、電圧範囲またはキャパシタンス同調比は調節されることができ、したがってＱ（３００以上の値はシリコンで実現可能である）と、破壊電圧（１００Ｖより小さい値は制約されたキャパシタンス同調範囲及び品質係数で実現可能である）または同調範囲（１５より大きい値は制約された破壊電圧とＱ係数についてシリコンで実現可能である）について改良することができる。明らかに、Ｑ係数、破壊電圧、同調範囲間には妥協が存在する。ＧａＡｓのような高い移動度を有する他の技術を使用することによりこの妥協を改良することができ、ＧａＡｓはシリコンと比較して約５倍の高い移動度を有するために与えられたバラクタドーププロフィールでは約５倍高いＱ係数が得られる。図２の装置を考慮するとき、ＧａＡｓで構成されたときのゼロバイアスＱ係数は約１００である。また広バンドギャップ材料の使用はこれが装置の接合部でより高いドープ濃度と電界状態の使用を可能にするので有益である。充填材料の正確なドーププロフィールは通常は所望される指数関数Ｃ（Ｖ）特性に対して非常に重要ではない。しかしながら、実際の装置ではアプラプトな空乏概算は非常に正確ではないことにより、低い電圧範囲に対して意図される指数関数Ｃ（Ｖ）特性について改良するためにこのスペーサ層のドープ構造を使用できる。
【００２８】
前述の例の説明では、片側接合が使用されている。片側接合では、接合の片側上のドープレベルは他の側よりも非常に高い。その結果として空乏領域は一方方向でのみ効率的に延在する。
【００２９】
しかしながら、式１による指数関数キャパシタンスの電圧依存を得るために、２または両側の接合による解決手段を利用するならば、この特性を実現するための他の解決方法が可能である。この場合、式１の所望される特性を生じることができるドーププロフィールでは原理的に限定された数の解決手段が可能である。
【００３０】
前述の任意の実施形態によるバラクタ素子は可変電圧制御キャパシタとして有効に与えられることができる。図３の（ａ）では、このような可変電圧制御キャパシタの通常の概略シンボルが３端子の装置として示されている。ノードａとｂ（又はＲＦ接続ノード）の間に可変キャパシタンスＣａｂが存在し、ノードｃは制御電圧入力端子として使用される。バラクタダイオードを使用する実際の構成が図３の（ｂ）と（ｃ）に概略的に示されており、これはそれぞれノードａとｂの間で逆方向直列接続構造で接続されている２つの２端子のバラクタダイオードＤ１とＤ２を示している。ノードｃはダイオードの２つの端子の接続点（図３の（ｂ）ではダイオードの陰極、図３の（ｃ）ではダイオードの陽極）により形成される。図３の（ｂ）はノードａとｂに関するノードｃにおける正の制御電圧の使用を意図している共通陰極構造を示しており、図３の（ｃ）は端子ａとｂに関するノードｃにおける負の制御電圧の使用を意図している共通陽極構造を示している。前述したように式１の所望される特性を有するバラクタ素子を使用して、有効にこの特性を使用する種々の応用を構築することが可能である。
【００３１】
第１の例示的な実施形態では、バラクタ素子は狭いトーンのスペーシングバラクタスタック装置を提供するために使用される。このようなＮＴＳＶＳ装置は全ての種類の振幅および位相の変調器で有効に使用されることができ、これらの変調器は適応又はダイナミック整合ネットワーク、（例えばフェイズドアレイシステムの）適応又は同調可能な位相シフタ装置、直接変調器、アップ変換器ミキサまたは変調器、ＲＦスイッチ、同調可能なフィルタまたはマルチプレクサ等で使用されることができる。
【００３２】
ここで紹介する発明である「狭いトーンスペーシングバラクタスタック」（ＮＴＳＶＳ）は狭い帯域または変調された信号に対して優れた線形特性を与える低歪の同調可能なキャパシタであり、これは送信機又は変調器の応用に対して非常に魅力的である。同調可能なキャパシタは非常に特別な（Ｎ／ｘ２）ベースのドーププロフィールを有する２つの背中合わせのバラクタに基づいている（片側の接合を仮定する）。その構造は中心タップと外部ピンでベースバンド短絡を使用する。このようなＮＴＳＶＳは変調された信号および狭いトーンのスペーシングに対して高い線形性を有し、均一なドープされたバラクタと比較して高い同調範囲であることを特徴とし、バラクタダイオードの漏洩電流に敏感ではなく、ベースバンド又はＩＦインピーダンスでは高いインピーダンス状態を必要とせず、変調器、ミキサ、ダイナミック／適応整合ネットワークの構造に対してより適切なものにしている。
【００３３】
ＮＴＳＶＳの概略回路図が図４に示されている。ＮＴＳＶＳは共通陰極構造で使用され、下部ダイオードＤ２のノードｂは接地されている。上部ダイオードＤ１のノードは抵抗Ｒｇを介して信号源Ｖｓに接続されている。信号源Ｖｓは他の側で接地されており、狭帯域のスペーシングを有する（ｓ１とｓ２により示されている）２つのトーン信号を与える。制御電圧Ｖｃｏｎｔｒｏｌは一方の端子がノードｃに接続されている中心タップインピーダンスＺｃ（ｓ）によりバラクタスタックの制御ノードｃ’に与えられる。ダイオードＤ１とＤ２は同一のものであってもよい。
【００３４】
バラクタダイオードのスタックを使用する既知の構成では、Ｚｃは全ての周波数成分に対して無限大の高いインピーダンスとして考えられると仮定している。この状態において、バラクタ構造の接続端子上の電圧の３次の相互変調（ＩＭ３）成分を解くとき、以下の式が発見される。  
【数３】
2009517862.tif 000005
【００３５】
ここで、ｃ０＝ｄｑ（ｖ）／ｄｖ、ｃ１＝（１／２）（ｄ２ｑ（ｖ）／ｄ２ｖ）、ｃ２＝（１／６）（ｄ３ｑ（ｖ）／ｄ３ｖ）はバラクタダイオードのテーラー係数であり、ｇｓはソースコンダクタンス（１／Ｒｇ）であり、ｓ１とｓ２は複素数周波数であり、Ａは電圧信号源の振幅である。バラクタのテーラー係数についての以下の条件が満たされるとき、ＩＭ３の歪は消去されることが式４から認められる。  
ｃ０ｃ２−２ｃ１２＝０  
図４のバラクタダイオードの等しい領域を仮定しながら、キャパシタンス関数の微分方程式を解くと、よく知られたＣ（Ｖ）テキストブック関係（前述の式２）が得られ、ｍ＝０．５である。  
Ｃ（Ｖ）＝Ｋ／（φ＋Ｖ）ｍ
Ｚｃが全ての他の周波数成分で無限大の高い状態でありながら、図４の構成のＩＭ３成分を解き（再度バラクタダイオードの等しい領域を仮定する）、条件Ｚｃ（ｆ２−ｆ１）＝０（ベースバンド短絡）を使用するとき、以下のＩＭ３消去条件が非常に狭いトーンのスペーシング（Δｆ→０）で見られる。  
【数４】
2009517862.tif 000006
【００３６】
微分方程式を解くことにより発見されることができる結果的なＣ（Ｖ）関係式３ｃ０ｃ２−２ｃ１２＝０はよく知られたテキストブックのＣ８Ｖ）関係式（式２）ではなく指数関係であることが証明され、次式により与えられる。  
【数５】
2009517862.tif 000007
【００３７】
この関係式では、ａ１とａ２は積分定数を示しており、これは解に対して幾らかのフレキシブル性を付加する。ａ１とａ２の選択は微分方程式を満足し、狭いトーンのスペーシングに対してもＩＭ３歪成分の完全な消去をもたらすことに注意すべきである。前述したバラクタ素子の実施形態はこの指数関数の式を満足させ、所望されるＩＭ３歪消去を得るために図４に示されているようなＮＴＳＶＳ構成で有効に使用されてもよい。
【００３８】
このＩＭ３消去に対しては、中心ノードｃとＲＦ端子ａとｂとの間のベースバンド周波数における低いＡＣインピーダンスパス（これはバラクタキャパシタンス自体により提供されるＡＣインピーダンスに関する）が必要とされる。同時に、高い周波数成分（基本及びより高次高調波）では、ノードｃとノードａとの間、又はノードｃとノードｂとの間のＡＣインピーダンスは高くなければならない（これはこれらの周波数成分におけるバラクタ自体により与えられるＡＣインピーダンスに関する）。
【００３９】
図４の構造を使用して、歪のないバラクタスタック（ＤＦＶＳ）を使用する既存の解決法とここで提案しているＮＴＳＶＳを使用する解決法においてトーンスペーシンの関数としてキャパシタンス電流の電圧ＩＰ３をシミュレートする。ＤＦＶＳでは、２つのダイオードの断面積の比は３次の歪を最小にするために適合される。通常のＤＦＶＳは所定の中心タップインピーダンスの大きいトーンスペーシングで最高の線形性を与えるが、ＮＴＳＶＳはΔｆの小さい値で最良の結果を与えることが認められている。２つのダイオードの断面積はＮＴＳＶＳの場合と同じであってもよい。中心タップと外部ピンとの間にはベースバンド周波数成分に対する（バラクタダイオードにより与えられるインピーダンスに関して）低インピーダンスのパスが存在することに注意することが重要である。線形性が劣化し始めるコーナー周波数は、どの程度良好にベースバンド周波数で低インピーダンスを与え同時に基本及び高い高調波周波数成分で高いインピーダンスを与え続けられるかに関係する。結果として、より精巧なネットワークの改良を行うことができる。
【００４０】
全てのインピーダンスレベルの指示は考察している高調波成分におけるバラクタダイオードインピーダンスに関係している。ＮＴＳＶＳは例えばアンテナ不整合状態、適応整合、スイッチング、位相シフト等を同調で除くために静的状態で効率的に使用されることができるだけでなく、変調器又は混合機能を行うために動的に使用されることもできる。
【００４１】
図４の構成を使用して有効な線形混合機能を生成するため、以下の２つの基本的な条件が満たされるべきであり、即ち、  
１）バラクタスタックｃａｂの実効キャパシタンスを通って流れる容量電流はノードａとｂにわたる与えられたＲＦ電圧に線形に関連されなければならない。最も実際的な（電気通信）応用では、これはノードａとｂにわたる与えられたＲＦ電圧に関して３次のヴォルテラカーネルのゼロ値を必要とする。結果として、ｃａｂを通る結果的な電流には３次の相互変調歪積は生じない。  
２）所望される混合動作では、実効キャパシタンスｃａｂは回路全体の所望される伝達関数が線形方法で変調されるように変調されなければならない。これはノードｃにおける中心タップ電圧に関してｃａｂの非線形Ｃ（Ｖ）関数と、キャパシタンス変化がどのように回路全体の伝達関数に関連するかを補償（予め歪ませる）すべきであるかの結果を有する。
【００４２】
ＲＦ信号レベルの歪には容易に遭遇する可能性はないので、条件１）は最も重要な条件である。変調器における制御電圧は典型的にベースバンド信号であり、それは随意選択的な方法で正確に制御されるか、または予め歪まされることができるので、条件２）は臨界性が少ない。
【００４３】
以下の例では、２トーンのＲＦ電圧源Ｖｓがノードａに接続されている。キャパシタンスはノードｃに接続された独立の電圧源（Ｖｃｏｎｔｒｏｌ）により変調される。Ｃ（Ｖ）関係にしたがって、この変調電圧は１組の式と非線形の予め歪まされたエレメントを使用して予め歪まされる。結果として変調ベースバンド信号によるｃａｂの線形なバリエーションが得られ、結果として所望される容量混合動作が得られる。この混合はノードａとｂで与えられたＲＦ電圧のためにｃａｂが任意の相互変調歪を発生しないという制約下では完全に線形であることを述べておかなくてはならない。
【００４４】
図４の概略図の歪のないバラクタスタック（ＤＦＶＳ）構造を使用するとき、図５に示されているように容量電流の結果的なスペクトルが得られる。中心周波数周辺のＡＭ側波帯は可視であるが、結果はＩＭ３コンポーネントに関してはかなり悪く、それは２トーン信号周辺で現れる。
【００４５】
ＤＦＶＳとは対照的に、ＮＴＳＶＳはその低い歪動作を保証するためにベースバンドの短絡を必要とする。したがってその正確な動作のために、ベースバンド周波数（ＢＢ短絡）において低インピーダンスパスが中心タップ（ノードｃ）とａおよびｂノードとの間に設けられなければならず、基本および高次高調波に対しては高インピーダンスが与えられなければならない。容量性電流の結果的なスペクトルが図６に与えられている。公正な比較のために、２トーン信号条件、実効キャパシタンス値ｃａｂ、およびその相対的な変化はＤＦＶＳシミュレーションの実験と同じに選択される。容量性電流のスペクトルはこの混合実験ではＤＦＶＳに対する結果と比較して非常に改良されている。この実験で得られた最小の相互変調レベルはどの程度良好にベースバンド周波数の短絡状態および基本及び高次高調波の開状態を満たすことができるかに基本的に基づいていることに注意すべきである。
【００４６】
要約すると、ＮＴＳＶＳトポロジは従来技術と比較して、変調された信号および狭いトーンスペーシングに対する高い線形特性と、均一なドープされたバラクタと比較して高い同調範囲を与える。さらに、大きいキャパシタンスの変化に対して低い制御電圧しか必要とせず、構成はバラクタダイオードの漏洩電流に対して敏感ではない。またＩＦインピーダンスでは高いインピーダンス条件は必要とされず、変調器、ミキサ、ダイナミック／適応整合ネットワークの構成に対してより適するものにする。
【００４７】
本発明によるバラクタ素子のさらに別の有効な使用は、以下の例示的な実施形態で見られることができる。差動バラクタベースの振幅変調器（ＤＶＡＭ）は図７の概略図に示されているように入力及び出力の直接接続および交差接続された容量性結合の組合せに基づいている。２つの直列の可変キャパシタの一方（Ｃｓｅｒｉｅｓ１）は第１の入力ポートと第１の出力ポートの間に接続されており、２つの直列の可変キャパシタの他方（Ｃｓｅｒｉｅｓ２）は第２の入力ポートと第２の出力ポートの間に接続されている。２つの交差接続された可変キャパシタの一方（Ｃｃｒｏｓｓ１）は第１の入力ポートと第２の出力ポートの間に接続されており、２つの交差接続可変キャパシタの他方（Ｃｃｒｏｓｓ２）は第２の入力ポートと第１の出力ポートの間に接続されている。さらに２つの入力ポートと２つの出力ポートはシャントコイル（Ｌｓｈｕｎｔ）を使用して相互に接続されている。入力ポートでは、電圧源Ｖsourceが接続され（例えば３Ｖの２ＧＨｚ信号を与える）、出力ポートで負荷（Ｒｌｏａｄ）が接続される。
【００４８】
この構造の原理は直接接続されたキャパシタ（Ｃｓｅｒｉｅｓ１、Ｃｓｅｒｉｅｓ２）を通る変位電流が交差結合されたキャパシタ対（Ｃｃｒｏｓｓ１、Ｃｃｒｏｓｓ２）の変位電流と反対の位相である事実に基づいている。回路が異なって駆動され全ての容量エレメントが同じ値を有するとき、容量電流は消去される。直接接続されたキャパシタ（Ｃｓｅｒｉｅｓ１、Ｃｓｅｒｉｅｓ２）に関して、交差接続されたキャパシタ（Ｃｃｒｏｓｓ１、Ｃｃｒｏｓｓ２）の値を変化することによって、変位電流は消去されず、エネルギは差動入力から出力へ転送され、またはその逆も生じる。この容量カッドを２つのシャントインダクタ（Ｌｓｈｕｎｔ）と結合し、そのエレメント値を適切に寸法決めすることにより、幾つかの非常に特別な特性がこの回路構造で実現されることができ、それはＲＦ電力増幅器段と組み合わせた適応整合ネットワークのような、ＲＦ応用及び特別な応用の振幅変調器として魅力的なものにする。このような組合せは原則として変調された信号または（ゆっくり）変化する出力電力状態に対して非常に高い電力が付加された効率（ＰＡＥ）を助長することに注意する。
【００４９】
前述の実施形態は全部で４つのキャパシタのバラクタ素子を使用するが、交差接続されるキャパシタまたは直列接続されるキャパシタのいずれかが固定されたキャパシタ（可変ではない）により形成される実施形態もまた可能である。
【００５０】
この回路の特別な性質は入力インピーダンスが抵抗性であることを強制することにより最良に研究されることができる。この構造の入力インピーダンスは次式により与えられる。  
【数６】
2009517862.tif 000008
【００５１】
Ｚｉｎの虚数部を強制的にゼロにすることによって、直列及び交差接続されたキャパシタについての以下の関係式が得られる。  
ｃｃｒｏｓｓ＝−（ω２Ｌｃｓｅｒｉｅｓ−２）／（ω２Ｌ）  
ｃｃｒｏｓｓ＝−（ω２Ｌｃｓｅｒｉｅｓ＋１＋ｇｌｏａｄ２ω２Ｌ２）／（ω２Ｌ（ω２Ｌｃｓｅｒｉｅｓ−１））  
ここで、ｃｓｅｒｉｅｓ＝直列キャパシタ値であり、
ｃｃｒｏｓｓ＝交差接続されたキャパシタ値であり、
ｇｌｏａｄ＝シングルエンド負荷のコンダクタンスであり、
Ｌ＝シャント接続されたインダクタのインダクタンスである。  
ｃｓｅｒｉｅｓとｃｃｒｏｓｓの値の前述の条件を満たしながら、ｃｓｅｒｉｅｓ対ｃｃｒｏｓｓの値を変更することにより、以下の特性が実現される。  
−転送（ｓ２１）は−ｊと＋ｊとの間で連続的に変化されることができ、
−入力インピーダンスは常に抵抗性である。
【００５２】
結果として、ｓ２１の位相は常に仮想軸上にあるので、この回路は任意のＡＭでＰＭ（位相変調）歪を導入しない。位相の反転は乗算器としての潜在的な動作を示す。回路が損失がないという事実は電力が入力から出力へ転送されない（ｃｓｅｒｉｅｓ＝ｃｃｒｏｓｓ）とき全てのエネルギの反射（ｓ１１＝ｓ２１＝１）を生じ、ポートで無限大の高いインピーダンスを生じる。（ポートで短絡回路状態を生じるシャントインダクタではなく直列インダクタを使用するならば、反対の性質（ｓ１１＝ｓ２１＝−１）も可能であることに注意する。）入力インピーダンスが電力転送で変化することによって、ネットワークをダイナミック負荷ライン応用に対して興味のあるものにする。さらにこのネットワークの動作周波数は可変キャパシタンスｃｃｒｏｓｓとｃｓｅｒｉｅｓの値を調節することにより容易にカスタム化されることができる。
【００５３】
前述の説明では、ＤＶＡＭの小信号特性について考察した。その原理は直列および交差接続されたキャパシタンスの構成における同調可能なキャパシタンスの使用に基づいている。それ故、この目的ではバラクタを考慮することが論理的である。以下のシミュレーション実験では、この振幅変調器に対するＤＦＶＳとＮＴＳＶＳの大信号性能を比較する。本発明の提案されたバラクタ構造はベースバンドの短絡を使用してこの応用においてＤＦＶＳよりも優れた性能を与えることが示されている。
【００５４】
理想的な可変キャパシタを使用するとき、ＤＶＡＭの入力において３Ｖの信号振幅を有する２ＧＨｚの正弦電圧を提供し、１ＭＨｚの低周波数（ベースバンド）正弦波信号を使用してｃｓｅｒｉｅｓとｃｃｒｏｓｓの値を変調することは何等の相互変調の影響（特に３次のＩＭ）なく完全に乗算された信号、即ち理想的なスペクトル（１．９９９ＧＨｚと２．００１ＧＨｚ）を有する２つのトーン信号を生じる。
【００５５】
前述した歪のないバラクタスタック（ＤＦＶＳ）を可変キャパシタとして使用するとき、図８に示されているスペクトルが得られる。３次の相互変調（ＩＭ３）に関して、このスペクトルは非常に悪い。
【００５６】
（Ｎ／ｘ２ドーププロフィールを有する）本発明の実施形態の１つにしたがってＮＴＳＶＳ装置を使用するとき、ＮＴＳＶＳ装置の中心タップノードとＲＦ端子との間にベースバンド周波数に対する低インピーダンスパスが与えられる。高い値にされたインダクタが変調電圧を各ＮＴＳＶＳの中心タップに接続するために使用されるならば、この条件は自動的に満たされる。これは所望される値にキャパシタンスを制御する場合の大きな利点である。前述した条件と同じ信号条件でこの回路トポロジを使用して発生された２トーン信号のスペクトルが図９に示されている。この実験から着目されるように、入力で３Ｖ振幅スイングを使用して７０ｄＢｃを超える非常にクリーンな２トーン信号が得られる。これは特別であるが理想的な非散逸的な振幅変調器に近い現実的なドーププロフィールを有するバラクタ装置が使用できることを示しているので、これは重要な結果である。
【００５７】
本発明の更に別の実施形態では、ＮＴＳＶＳバラクタ素子はポーラ増幅器回路で使用され、その概略図が図１０に示されている。現在、多数の通信標準方式をサービスすることに関するスペクトル雑音、効率及びフレキシブル性において改良するためにポーラ増幅器の概念が考慮されている。これらの増幅器の共通の特性の１つは増幅器の効率を高めるための能動装置の飽和された動作である。この飽和された動作は増幅器の出力の方形波状の信号状態を生じる。しかしながら、増幅器の飽和された動作のために、出力電力はもはや入力電力に対して線形的な関係ではない。ポーラ増幅器構成の現在のこの問題を解決するため、ダイナミック供給電圧変調が出力電力量を制御するために考慮されている。幾つかの利点を有するが、この方法では以下のような複雑さが存在する。  
-効率の高いＤＣ−ＤＣ変換器が必要とされ、
-ＤＣ−ＤＣ変換器のスイッチング雑音は非現実的に大きな回路構成の使用となる多大の濾波を必要とし、
-電圧変調は能動装置によるＡＭ−ＰＭ変調を生成し、その結果として予めの歪を与えることが必要とされる。
【００５８】
ダイナミック電圧変調されたポーラ増幅器の別の概念は出力電力量を制御するために出力段のダイナミックな負荷を使用することである。前述の実施形態で説明したように、ＤＶＡＭトポロジを使用してこれを実行することは非常に容易である。これは種々の方法で行われることができるが、例示的な１実施形態が図１０に示されている。この図１０では、（各ＮＴＳＶＳスタックの制御点がそれぞれＶｃｓｄ１、Ｖｃｃｄ１、Ｖｃｃｄ２、Ｖｃｓｄ２により示されているバラクタ素子Ｄ１…Ｄ８と、シャントインダクタＬｓ１…Ｌｓ４とを具備している）ＤＶＡＭはダイナミック整合及び変調機能を行う。ＤＶＡＭはＮＴＳＶＳ装置の所望されるキャパシタンス変調を確実にするベースバンド信号により制御される。全てのコンポーネントレベル及び制御信号は所望される出力電力、供給電圧、キャパシタンス同調範囲に関して選択されることができる。トランジスタＴ１とＴ２の出力における付加的なスタブＺ１とＺ２はバイアスのためおよび偶数高調波に対して短絡状態を与えるためである。付加的な直列共振器はそれぞれインダクタンスＬ１、Ｌ２とキャパシタＣ１、Ｃ２を使用して与えられる。付加的な直列共振器（中心周波数ｆ０）は奇数高調波に対して高いインピーダンスを与えるように付加され、両者は最高の電力付加効率（ＰＡＥ）を得るために必要とされる。損失のないインダクタとバラクタを有する理想的なトランジスタ（Default Gummel Poon model）が仮定されるときのＰＡＥ対出力電力は図１１に与えられている。電力掃引はＤＶＡＭ構造のバラクタの静止電圧を変更することにより得られる。図１１の（ａ）は損失のないコンポーネントを使用する増幅器の単一のトーン動作のための効率対出力パワーを示している。図１１の（ｂ）のグラフは受動コンポーネントの１００のＱを仮定するときの結果を与えている。図１１の（ｃ）のグラフではＮＴＳＶＳ素子に対して必要とされるＤＣ制御電圧が電力に対して示されている（上方の曲線は交差接続されたバラクタ素子のものであり、下方の曲線は直列接続されたバラクタ素子のものである）。大きい電力制御範囲にわたって非常に高い効率が得られることができることが観察できる。また、必要とされる制御電圧は値が限定される。さらにコンポーネント値および／またはインピーダンスレベルに関する回路の最適化は必要とされる制御電圧を一層減少させることができる。
【００５９】
本発明の更に別の実施形態では、図１２および１３の概略図で示されているように、ＤＶＡＭを可変位相シフタと組み合わせる直接変調器が提案される。この実施形態では、振幅及び位相シフトはＮＴＳＶＳ素子の制御電圧により設定されることができ、ポーラ変調器が生成される。このような構成は、典型的に無線通信で使用される所望の複素数変調された信号を依然として発生することを可能にしながら、送信機の伝統的なアーキテクチャを著しく簡単にすることができることに注目すべきである。
【００６０】
ＮＴＳＶＳ素子に基づいた直接変調器を使用する新たに提案された送信機アーキテクチャが図１２に示されている。電圧制御された発振器（例えば位相ロックループＰＬＬに基づいたＶＣＯ）21は搬送波を電力増幅器（ＰＡ）22に与える。ＰＡ22の出力は直接変調器23に与えられ、その構造が以下説明する図１３に示されている。直接変調器23はデジタルアナログ変換器24（Ｄ／Ａ）からＮＴＳＶＳ素子の制御電圧を受信し、そのＤ／Ａには搬送波を変調するためのデジタル入力データが供給される。直接変調器23の出力はその後、変調された信号を提供する。
【００６１】
この図面から注目されるように、変調器中のＮＴＳＶＳ素子はデジタルアナログ変換器24により転送される電圧によってそれらのキャパシタンス値に対して制御され、そのデジタルアナログ変換器24はベースバンド周波数で又はその倍数の周波数で動作する。この概念は通常の送信機設計の多くのＲＦ機能ブロックの必要性をなくす。時間変動方法でポーラ変調器の転送を制御することにより、所望の変調のコンステレーション図を得ることができる。さらに適切な方法でコンステレーション点間の転移を正確に制御することによってもまた、ポーラ変調器の出力における結果的な周波数スペクトルは考察下の通信標準方式の要求を満たすように調節されることができる。これは基本的に通常の増幅器構成の中間フィルタの必要性をなくすことに注意すべきである。したがって、結果的な送信機構造はＤ／Ａ変換器24のデジタル入力の入力を単に変化することにより所望される通信標準方式（例えばＱＰＳＫ、ＢＳＫ、ＦＳＫ、ＯＦＤＭ等）にしたがって多くの異なる変調フォーマットを直接サービスすることができる。複素数変調方式はミキサ及び電力増幅器に対して線形のＲＦ回路ブロックを必要とせずに生成されることができることに注意する。これは総合的な送信機の電力の減少を生じる。
【００６２】
ＮＴＳＶＳ素子が同調可能であるので、多数の周波数帯域も（例えばＤＶＡＭ実施形態に関して前述したように）適切な方法でネットワーク中のＮＴＳＶＳ値をオフセットすることにより容易にアドレスされることができる。位相シフタは全てのパスネットワークまたは人工的な伝送線概念に基づいて、容量素子がＮＴＳＶＳ素子により構成される多数のＬＣセクションから構成されるとき、それ自体が本質的に広帯域であり、周波数再構成可能なネットワークを与える。中間フィルタまたは他の（再構成可能な）ＲＦ機能が必要とされないので、多通信標準方式又は多周波数帯域トランシーバを目的とするときこのようなネットワークは顕著な利点を有することができることに注意すべきである。提案されたセットアップはまた低電力の非常に高い周波数の送信機の構成に対しても有用であり、それは他の電力が乏しいＲＦ回路ブロックでさらに少ない電力が必要とされるからである。
【００６３】
このような直接変調器の潜在的な構成例は図１３で概略的に示されている。この概略図では、ＤＶＡＭ（図７の実施形態参照）にはそれぞれが４つの伝送インダクタンス（Ｌtrans1…Ｌtrans4）と容量素子Ｃshuntを具備しているｎ個のＬＣセクションから構成されている人工的な伝送線が後続されている。容量素子ＣshuntはＮＴＳＶＳ素子により構成される。ＮＴＳＶＳ素子の制御電圧を変化することにより、任意の位相シフト又は振幅が実現されることができる。この構成では、入力インピーダンスが所望される出力電力と共に軌道をたどり、ベースバンド制御を有する直接変調器を使用して、高い効率の増幅器の構成を容易にするＤＶＡＭネットワークの特性から利点が得られる。多くのネットワークトポロジがここで示されているように類似の特性を生じる振幅及び位相変調器に対して可能であることを述べておかなければならない。またシングルエンドバージョンも可能である。全てのこれらの解決手段で必須のことは高速度の同調を可能にし、任意の相互変調歪を起こさない同調可能な容量素子である。本発明の実施形態によるＮＴＳＶＳ装置はこのようなコンポーネントである。
【００６４】
本発明によるＮＴＳＶＳ装置を有するＤＶＡＭ構成を使用して、多くの利点が実現されることができる。即ち、
-入力と出力との間で低いＱインピーダンス変換（整合）を与え、
-信号転送（ｓ２１）が−１乃至０から１の間で制御されることができ、
-構造はバラクタの有効な同調範囲において容易にカスタム化されることができ、
-必要とされる制御電圧が低く、
-ｓ１２における１８０の位相反転は完全なアップ変換器ミキサにし、
-同調期間中に位相変化がなく（ＡＭ−ＰＭ歪がない）、
-同調範囲全体にわたって入力及び出力でオーム負荷状態が得られ、
-同調範囲は固定されたインピーダンスと無限大との間で選択されることができ、
-同調範囲は固定されたインピーダンスと基本の短絡回路状態との間で選択されることができ、
-動作周波数はバラクタのバイアス状態を変化することにより容易に同調されることができ、
-正弦波及び方形波入力信号の両者でＮＴＳＶＳダイオードと組み合わせて完全に線形である。
【００６５】
この明細書で与えられている例は本質的にほとんど差動構造であるが、シングルエンドバージョンもまた所望される回路機能（即ち、静的又は動的負荷／出力電力制御状態およびＮＴＳＶＳベースの素子の使用による位相シフト）を実現するために非常に良好に可能である。これは電気通信及びレーダシステムで多くの実際の応用をサービスすることができる。
【００６６】
図１４では、バラクタの同調又は変調された線形の狭帯域応用に対するＱ最適化されたバラクタドーププロフィールのより詳細な図が示されている。これらの実施形態では、以下のプロフィール制約が与えられる。  
・実際及び有用な構成において比２乃至１５またはそれ以上の比率の比ｘｈｉｇｈ／ｘｌｏｗ範囲により規定される有用なキャパシタンス同調比。  
・領域１）スペーサ層  
・スペーサ層の厚さ  
スペーサ層は適切なドープ関係対領域２中の距離を確実にするために必要とされる。スペーサ層の厚さは原則的にＸｌｏｗに等しい。：  
・Ｘｌｏｗは低電圧応用（Ｖｂｒｅａｋｄｏｗｎ＜５Ｖ）の０．０３μｍから高電圧応用（Ｖｂｒｅａｋｄｏｗｎ＞４０Ｖ）の０．３μｍまでの範囲であることができる（表１も参照）。非常に低いか高いで電圧範囲は前述の制約を広くすることができる。  
実際の構成では、接合部の正確な位置はバラクタが適切な回路構造中に与えられるとき線形特性の劣化を避けるために重要である。接合部の正確な位置は＋／−０．２＊Ｘｌｏｗの許容度内でｘ＝０であることを必要とする。  
・スペーサ層ドープ／シート抵抗  
スペーサ層の正確なドープは制御電圧のシフトに比較して意図されている線形特性にはそれほど大きな影響はもたない。しかしながらスペーサ層のドープは電界の不所望な増加を招き、装置のブレークダウン同調範囲品質係数の実現可能な妥協において制限を生じる。この理由のために、スペーサ層のドープ濃度は限定される必要がある。例えばシリコンにおけるΔＥ＝（１／２）Ｅｃｒｉｔ＝３×１０５Ｖ／ｃｍでスペーサ層のドープによる電界の増加が臨界的な電界の値の半分を超えないならば、この層の関連されるシート抵抗は２３８５Ω／□よりも高くなければならない。臨界的なフィールド強度の他の値を有する材料では、類似の考察が行われることができる。  
・領域２）傾斜ドーププロフィール  
この領域は意図している近似的に指数関数Ｃ（Ｖ）特性の特性を有し、それは適切な回路構造と組み合わせて高い線形の動作を行う。高い線形動作のために、傾斜された係数ｍは１．７と２．３の間であるべきである。実際の構造で最高の線形性は２ではなくｍ＝２．１で得られる。これは３次と５次の間の歪成分で生じる消去効果により発生する。Ｃ（Ｖ）関数は何等のハンプ（凹凸）も示さず、純粋に単調である。  
ドープ濃度Ｎ（Ｘｌｏｗ）は以下の詳細な説明で与えられているように式３．７乃至３．１１から導出され、所定のブレークダウン及び容量同調範囲で最良の品質係数を与える。効率的（付勢された）ドープの値は典型的に＜５Ｖの破壊電圧を有する装置に対する４ｅ１８と、＞４０Ｖの破壊電圧を有する装置に対する１ｅ１７の範囲である（表１参照）。  
・領域３）埋設された層  
埋設された層は大きな直列抵抗を導入せずに傾斜ドーププロフィールに直接接続しなければならない。従来技術によるバラクタ構成は傾斜プロフィールと埋設された層との間の低いドープされた接続（直列抵抗）を受け、バラクタの品質係数を低下させている。意図している近似的な指数関数Ｃ（Ｖ）の特性が侵害され、高い歪を生じるので、空乏領域がこの領域に延在するときのこれらの構成のキャパシタンス電圧の関係は本願の応用では関連がない。埋設された層により与えられる直列抵抗は領域２により与えられる固有のシート抵抗よりも非常に低くなければならない。したがって、高いＱのバラクタ構成では、埋設された層のシート抵抗が領域２の固有のシート抵抗よりも低いことを必要とする（以下の詳細な説明の表Ｉを参照）。
【００６７】
図１５では、ノードａとｃの間およびノードｂとｃの間の基本波及び第２高調波に対するベースバンド「短絡」と高調波「開」状態を使用している（図１５で与えられているようなドーププロフィールを有する）本発明によるバラクタの同調される／変調される狭帯域（送信機）応用についての低歪構造の例示的な実施形態が示されている。
【００６８】
狭帯域変調信号に対する低歪バラクタを生成するために、図１５のバラクタ構造が使用されなければならない。目的とされる同調可能なコンポーネントはＲＦ端子ａとｂにより同調可能なネットワークの適切な場所、例えば適応整合ネットワーク又はフィルタへ接続される。既知の低歪バラクタ構造との違いでは、このバラクタ構造はノードａとｃの間およびノードｂとｃの間の基本波及び２次高調波に対してベースバンド「短絡」と「開放」状態を使用し、図１４で与えられているようなドーププロフィールを有するバラクタを使用するときにのみ良好に動作する。
【００６９】
図１５では、狭帯域の変調された信号（＜２００ＭＨｚ帯域幅）の低歪動作の端子のインピーダンスの条件は、
｜ＺＢａｓｅｂａｎｄ｜×１０＜｜Ｚｄｉｏｄｅ｜＠ｆｂａｓｅｂａｎｄ 
｜Ｚｆｕｎｄａｍｅｎｔａｌ｜＞１０×｜Ｚｄｉｏｄｅ｜＠ｆｆｕｎｄａｍｅｎｔａｌ 
｜Ｚｓｅｃｏｎｄ｜＞１０×｜Ｚｄｉｏｄｅ｜＠ｆ２ｎｄ  ｈａｒｍｏｎｉｃ 
ここでＺｄｉｏｄｅは示された周波数における逆バイアスのバラクタダイオードにより与えられるインピーダンスである。
【００７０】
これらの条件は両ダイオードに対して適用され、同時に満たされるべきであり、Ｄ１とＤ２に与えられる個々のインピーダンス値は異なってもよいが、これらは上記の要求を満たさなければならない。制御電圧ＶｃｏｎｒｏｌＤ１とＶｃｏｎｒｏｌＤ２も値が異なるがダイオードを逆バイアスに維持しなければならない。
【００７１】
図１６では、バラクタスタックの簡単な構成が与えられている。２つのショットキーダイオード（またはバラクタ素子）は埋設された層２の上部に形成され、各ショットキーダイオードはドープされた半導体層３ａと３ｂの上部に金属層４ａと４ｂを具備している。各ドープされた層３ａと３ｂのドーププロフィールは前述の実施形態（例えば図１、図２の（ａ）または図１４を参照）にしたがっており、ここで（金属層４ａ、４ｂとドープされた層３ａ、３ｂとの間の）ショットキーインターフェースではｘ＝０である。低インピーダンス材料により２つのショットキーダイオードを接続する埋設された層２が与えられ、これは大きいバラクタキャパシタンス値で高品質の係数を実現するために低いシート抵抗を有する。（図１６でｄｓにより示されている）２つのショットキーダイオード間の距離は２つのショットキーダイオード間のインピーダンスを可能な限り低く維持できるように最小に維持される必要がある。正確な動作のために正確な高調波終端が前述したように図１６で示されている端子ａ、ｂ、ｃで行われる必要があることに注意する。
【００７２】
大きいキャパシタンス値を有するバラクタダイオードの品質係数（Ｑ）を最適化するための集積プロセス技術では、典型的にフィンガ構造は埋設された層２のシート抵抗の影響を減少するために適用される。図１７ではこのような実施形態の端子構造の平面図が示されている。当業者には（図３の（ａ）、（ｂ）、（ｃ）に示されている実施形態の端子ａ、ｂ、ｃに対応する）ａ、ｂ、ｃにより示されている領域が図１６に示されているようなショットキーダイオード及び制御ノード層に対応することが明白である。集積プロセス技術の埋設された層２のシート抵抗は装置を相互から隔離する問題を生じずに任意の程度まで容易に減少されることができないので、この方法は好ましい。フィンガ方法を使用してＲＦ応用のバラクタスタックを構成するとき、この方法はあまり高くないキャパシタンス値（例えば５ｐＦよりも低い）を有するキャパシタでかなり良好に作用する。中心タップインピーダンス（端子ｃ）に対する条件がＲＦパスに対するほど厳しくないので、この端子の接続方式はより緩和され構造全体の１又は２の接触に限定されることができる。
【００７３】
高ドープされた基板を有するバラクタスタックのディスクリートな構成を考慮するとき、ダイオード間の埋設された層２とドープされた基体の実効抵抗はフィンガ構造が省略されることができる程度まで減少されることができる。結果的な装置はもはや隔離されないが、ウェハを切断後、コンポーネントはハイブリッド回路の埋込み上でフリップチップされることができるので、これはもはや問題ではない。中心タップ接続（端子ｃ、例えばインダクタ）の高調波終端がディスクリートなバラクタスタックコンポーネント又はハイブリッドボード上に配置されることができることに注意すべきである。
【００７４】
個々のコンポーネント間に隔離を必要とする集積プロセス技術で埋設された層の実効シート抵抗を減少させる劇的な方法は微細加工と組み合わせて背面の金属接触を使用することである。目的とする構造が図１８の（ａ）に示されている。バラクタスタック装置は参照符合10により示され、シリコンまたはIII−Ｖ族材料ウェハ11上に形成されている。先の実施形態のように、バラクタスタック装置10は低いシート抵抗を有する埋設された層を設けることにより形成され、その上に２つのショットキーダイオードがそれぞれドープされた層３ａ、３ｂと金属層４ａ、４ｂにより形成されている。ショットキーダイオードの間と金属層４ａ、４ｂの周囲には酸化物層12が設けられている。この図面ではウェハ11の後側は埋設層２に到達されるまでエッチングされていることに注意すべきである。このエッチングはエッチング停止層、例えばアイソレータウェハ上のシリコンを使用する場合は埋設された酸化物を使用して、またはIII−Ｖ族材料で類似に技術を使用することにより制御されることができる。エッチング停止層中に接触穴を作り、厚い金属（後側の金属層15）を有する埋設された層２または軽くドープされたＮ領域に直接接触することによって、ＲＦパス中のダイオード間の効率的な抵抗が非常に減少されることができる（２つのバラクタ素子は低インピーダンス材料（の組合せ）により接続されている）。したがって、後側の金属層15がＲＦ信号の伝導を行うので、埋設された層２のシート抵抗は問題が少ない。制御端子５（図３の（ａ）−（ｃ）の等価図の制御ノードｃ）はバイア孔を通してウェハの前面に接続されることができる。その結果フィンガ構造は前面では必要がなくなり、必要なウェハ面積と改良されたＱ係数の実効的な減少が得られる。この方法では要求されたウェハ前面への高品質のバイア孔は存在しないことに注目すべきである。ウェハの前面への唯一の接続は中心タップ端子５の構成であるが、この端子はＤＣとベースバンド信号の接続だけを行うので、インピーダンスの要求はこの接続ではかなり緩和される。図１８の（ｂ）では、図１８の（ａ）のバラクタ装置10の平面図が示されており、金属接触部４ａ、４ｂ、５の位置を示している。上側の（図１７の実施形態のように）フィンガ構造は後側の金属接続15の減少された抵抗のためにもはや必要とされないことに注意する。構造はさらに改良され、機械的安定性を改良するための手段を取ることによって、例えば機械的な支持層を接着または成長することによってカスタム化されることができる。
【００７５】
本発明とその構成及び理論的な背景は以下の説明からより詳細に理解されることができる。
【００７６】
［優れた高い線形特性の狭いトーンスペーシングバラクタスタック］  
要約：逆方向直列接続構造で同じ「指数関数」Ｃ（Ｖ）を有する２つのバラクタは狭い帯域の信号に対して装置の端子の適切な高調波終端と組み合わせて非常に高い線形特性と低い制御電圧との組合せ範囲を示す。結果的なコンポーネントは同調可能な整合ネットワーク、フィルタ、位相シフタ、振幅変調器の構成のためのエネーブリングコンポーネントであることは明らかである。特定のＮ／ｘ２ドーププロフィールが正確なＩＭ３の消去に必要とされることが示される。しかしながら、実際の構成では高い信号レベルでの線形性は３次または５次の非線形の組合せにより制限される。この知識により、これらの装置の実際の構成で高い線形特性を得るためのドーププロフィールの制約が調査される。また実現される同調可能なキャパシタンスに関する高調波終端における特別な要求は提案された構造が線形に動作する変調される信号の最大の帯域幅に関して調査される。実現するためのドーププロフィールの要求と、Ｑ係数、同調範囲、破壊電圧間の良好な妥協を詳細に説明する。結論として、Ｑ係数における装置レイアウトの影響が調査される。
【００７７】
Ｉ．序文  
マルチモードトランシーバと「認知無線」のような次世代の無線システムはＲＦ適応性を促す回路技術を必要とする。適応回路の幾つかの例には同調可能なフィルタ、低雑音のための同調可能な整合ネットワーク、電力増幅器が含まれている。これらの応用の理想的な同調素子は高い同調速度を有し、非常に低損失、低いｄｃ電力消費、高い線形性、高電圧及び高電流に対する頑丈さ、広い同調範囲、高い信頼性、非常に廉価、低い面積使用、連続的に同調可能である。
【００７８】
ＰＩＮダイオードまたはＧａＡｓ  ＰＨＥＭＴはこれらの挑戦的応用で今日広く使用されている。しかしながらこれらの解決方法は非常に高価であるかまたは非常に多くのｄｃ電力を消費すると考えられ、或いは価格及び性能に敏感な応用についての許容可能な長期間の解決策であるように考えられている。
【００７９】
この制限は伝統的な方法の欠点を受けない代替手段を追求するきっかけとなる。１例はＭＥＭＳキャパシタであり、これは最も一般的な構成では２つの固定されたキャパシタンス値間で切り換えることができる。ＭＥＭＳキャパシタは非常に高い品質係数（Ｑ）と異常に高い線形性を与えるが、これらは非標準的な処理及び梱包技術と、高い制御電圧と、それらの信頼性を必要とし、スイッチング速度は半導体ベースの解決策と比較して依然として貧弱である。他の提案された同調技術は電圧可変誘電性に基づいて製造能力と性能について類似の欠点を示す。
【００８０】
この緊急の要求に関して、バラクタダイオードのようなより簡単な同調可能な素子がＲＦ適応性を実行するための論理的選択肢であるように思われる。しかしながら、これらの固有の非線形性質は高いピークと平均の電力比を特徴とする現代の通信標準で使用するには不適格とされ、それらの関連されるＱ係数は最も需要のある応用に関係するマイクロ波周波数では通常非常に低い。
【００８１】
これらの欠点を克服するために、最近、バラクタダイオードベースの回路トポロジおよび高性能のバラクタダイオードプロセス技術が提示され［２−３］、これは所定のダイオードの累乗係数（ｎ≧０．５）では非常に低い、またはｎ＝０．５の特別な場合には理論的に歪がない可変キャパシタとして動作することができる［１、２、４］。しかしながら、提案された解決方法は実際の構成を考えるとき変調された信号または狭いトーン間隔を有する信号に対しては線形性の制約を有する。ここで提示された優れた高い線形性の狭いトーン間隔のバラクタスタック（ＮＴＳＶＳ）は狭帯域の信号の線形性、漏洩に対する感度、高い制御電圧及びキャパシタンス同調範囲に関してこれらの制限を克服することを目的とする。
【００８２】
このＩＭ３歪のないバラクタスタックの動作理論はセクションIIで与えられている。ドーププロフィールおよび同調範囲の妥協、破壊電圧およびＱ係数の要求についてセクションIIIで説明する。線形性における５次の相互変調歪の影響はセクションＩＶで考察される。プロセス偏差及びレイアウトのような実際の構成の問題をセクションＶとＶＩでそれぞれ説明する。
【００８３】
II．動作理論  
高い線形性の狭いトーンスペーシングバラクタスタック構造は図１’の回路のヴォルテラ解析に基づいている。
【００８４】
［図１’］
2009517862.tif 000009
【００８５】
図１’のＩＭ３コンポーネントを解くとき、Ｚｃ（ｆ２−ｆ１）＝０であり、Ｚｃ（ｆ）は全ての他の周波数成分で無限大に高いと仮定すると、幾らかの操作後、非常に狭いトーンスペーシング（Δｆ→０）についての次のＩＭ３消去条件は次式のようになることが分かる。  
ＩＭ３ＢＢｓｈｏｒｔ＝  
（（２ｃ１２−３ｃ０ｃ２）ｇｓ２ｓｃＡ２）／（４ｃ（２ｇｓ−ｓｃｃ）（２ｇｓ＋ｓｃｃ）２）  
（２．１）  
ここで、ｃ０＝ｄｑ（ｖ）／ｄｖ、ｃ１＝（１／２）（ｄ２ｑ（ｖ）／ｄ２ｖ）、  
ｃ２＝（１／６）（ｄ３ｑ（ｖ）／ｄ３ｖ）        （２．２）  
これらはバラクタダイオードのテーラー係数であり、ｇｓはソースコンダクタンス（１／Ｚｓｏｕｒｃｅ（ｆ））であり、ｓ１とｓ２は複素数周波数であり、Ａは電圧信号源の振幅である。
【００８６】
微分方程式３ｃ０ｃ２−２ｃ１２＝０を解くことによって、指数関数Ｃ（Ｖ）特性は最適なテーラー係数を与えることによりＩＭ３条件を満たすことが発見される。  
【数７】
2009517862.tif 000010
【００８７】
この関係式ではａ１とａ２は積分定数を示し、これは解に対して幾らかのフレキシブル性を付加する。ａ１とａ２の任意の選択は式（２．１）を満足し、狭いトーンスペーシングのＩＭ３歪成分の完全な消去を行うことに注意する。このＩＭ３消去に対しては、ベースバンド周波数において中心ノードｃとＲＦ端子ａとｂとの間に低いＡＣインピーダンスパスが存在することが必須である（これはバラクタキャパシタンス自体により与えられるＡＣインピーダンスに関する）ことを強調しておく。同時に、高周波数成分（基本波およびより高い高調波）ではノードｃとａまたはノードｃとｂとの間のＡＣインピーダンスは高くなければならない（これはこれらの周波数成分においてバラクタキャパシタンス自体により与えられるＡＣインピーダンスに関する）。
【００８８】
III．ドーププロフィール及び性能妥協  
Ａ．ドーププロフィール  
ヴォルテラ級数と微分方程式（式（２．１））に基づいて、所望されたキャパシタンス関数が発見された。ここで関係されるドーププロフィールを決定する必要がある。この目的で、片側接合（例えばショットキーダイオード）を仮定し、次式を使用してドーププロフィールを解く［５］。  
Ｎ（ｘ）＝（Ｃ（Ｖ）３／ｑε）（ｄＣ（Ｖ）／ｄＶ）−１    （３．１）  
ここで、ｘ＝ε／Ｃ（Ｖ）      （３．２）
上位の関係を使用すると、指数キャパシタンス電圧特性に対して必要とされるドーププロフィールは次式のようになることが証明されることができる。  
Ｎ（ｘ）＝Ｎ／ｘ２      （３．３）
ここでＮは規定されるドープ濃度定数である。ドーププロフィールの上位の公式はｘ＝０に対して特異であり、したがってこの特異性を避けるための手段が取られなければならないことに注意すべきである。ベースバンド短絡されたバラクタスタックのドーププロフィールがどのようにして規定されるべきであるかを説明するため、本明細書に添付されている図１４を考察する。
【００８９】
この図では、理想化されたドーププロフィールが黒の実線により示されている。無限に高いか極めて低いドープ濃度を与えることができないので、ｘｌｏｗとｘｈｉｇｈにおけるこの関係を絶つ必要がある。そうすることにより、キャパシタンスは距離ｘに反比例するので有用なキャパシタンス同調範囲（Ｃｒａｔｉｏ）を自動的に規定する。  
Ｃｒａｔｉｏ＝ｘｈｉｇｈ／ｘｌｏｗ      （３．４）  
「指数」Ｃ（Ｖ）関係を実現／維持するために、「スペーサ」層が接合位置に関するＮ／ｘ２ドープ対深さの関係を満足させるために必要とされる（例えば距離と接合の倍増はドープ濃度を４分の１に低くする）。有用なバラクタダイオード動作では空乏にされるこの層は好ましくはブレークダウン又はキャパシタンス同調範囲が減少されるのを防止するために電界を顕著に増加させない。これを実現するために、この充填層のドープ濃度はＮ（ｘｌｏｗ）に関して低く維持されなければならない。付録Ｅ中で、これは解析されこのスペーサ層の効率的なシート抵抗に下限を生じる。（簡明にするために）低くドープされた「スペーサ」層が全体的な組込み電圧を消費し、一方印加電圧はＮ／ｘ２領域を空乏にするために完全に使用されるという仮定を使用して、指数関数Ｃ（Ｖ）特性式は次式により与えられる技術パラメータに関して実現されることができる（付録Ａ参照）。  
【数８】
2009517862.tif 000011
【００９０】
ここで、ＶＲは逆方向に加えられた電圧であり、定数（Ａ・ε／ｘｌｏｗ）はゼロバイアスキャパシタンス値である。
【００９１】
実際の状態では、前述の仮定を有効にするために「スペーサ層」の適切なドープ濃度を常に選択することができる。しかしながらスペーサ層の多量のドープはバラクタ接合部における電界を増加し、意図しているよりも低いＱの低い最大動作電圧を生じる。したがって破壊電圧とＱの最適化のために、「スペーサ」のドープ濃度は低い値に維持されるべきである（この点の限定は付録Ｅで評価されている）。この状態ではゼロの印加電圧での空乏距離（ｘ’ｌｏｗ）はｘｌｏｗよりも大きい可能性があり、したがってＣ（Ｖ）関係式は次式に変形されなければならない（付録Ａも参照）。
【数９】
2009517862.tif 000012
【００９２】
先の公式はゼロバイアスされたキャパシタ値がＡ・ε／ｘ’ｌｏｗであり、これは同じ接合部の深さ（ｘｈｉｇｈ）に対して係数ｘ’ｌｏｗ／ｘｌｏｗにより同調範囲を減少することを示している。同調範囲は減少されるが、指数関数Ｃ（Ｖ）特性は存続し、これはＩＭ３歪消去条件を依然として有効にすることに注意すべきである。さらに、Ｎ／ｘ２領域の同じドーププロフィールのために、式（２．３）の係数ａ２も変化しない。この明細書の後の段階で、実際の構成のドーププロフィール制約について調査する。
【００９３】
Ｂ．性能の妥協  
前述の式に基づいて、最大動作電圧（Ｖｍａｘ）、同調範囲、バラクタのＱ係数を最適化することができる。簡明にするために、低くドープされた「スペーサ」領域は電界を増加せずに全体的な組込まれた電圧を消費することを仮定し、バラクタのゼロの印加電圧におけるＶｍａｘ、同調範囲およびＱ係数は次式により与えられる。  
【数１０】
2009517862.tif 000013
【００９４】
低くドープされた「スペーサ」層から開始される電界は簡明にするために省略されることができることが仮定されるので、最大の電界を評価するために低くドープされた領域のエッジとＮ／ｘ２領域の電界を使用し、これは次式により与えられる。  
【数１１】
2009517862.tif 000014
【００９５】
式（３．７）−（３．１１）に基づいて、Ｑ係数（値＞３００＠２ＧＨｚがシリコンで実現可能である）、破壊電圧（値＞１００Ｖが制約されたキャパシタンス同調範囲及び品質係数においてシリコンで実現可能である）、又は同調範囲（値＞１５が制約された破壊電圧およびＱ係数においてシリコンで実現可能である）について改良されることができる。異なるＶｍａｘのゼロバイアスと同調範囲における最大の実現可能なＱ係数が表１にリストされている。この表ではまた、関連されるプロフィールパラメータが与えられ、これは所定の破壊電圧とキャパシタンス同調範囲の最適なＱ係数を結果として生じる。この最適化で使用される移動度は１０００ｃｍ２／Ｖｓであり、シリコン構成を表している。ＧａＡｓのようなより高い移動度を有する他の技術を使用することによりＱ係数を改良することができ、ＧａＡｓはシリコンと比較して約５倍高い移動度を有するために所定のドーププロフィールで約５倍高いＱ係数を生じる。広バンドギャップ材料の使用は装置の接合部において高いドープ濃度と電界状態の使用を可能にするので、これも有効である。
【表１】
2009517862.tif 000015
【００９６】
ＩＶ．線形性におけるＩＭ５歪の影響  
Ａ．バラクタスタックの５次のヴォルテラ級数解析  
指数関数Ｃ（Ｖ）特性は３次相互変調歪（ＩＭ３）を消去するために非常に有効であるが、５次相互変調歪（ＩＭ５）は依然として存在し、このバラクタスタックで最も厄介な歪成分を形成する。線形性におけるＩＭ５の影響を研究するため、５次のヴォルテラ級数を展開する。ＩＭ３消去のために、種々の周波数成分に対する中心タップにおける同じ終端条件を維持する（Ｚｃ（ｆ２−ｆ１）＝０であり、全ての他の周波数成分でＺｃは無限大の高い値である）。
【００９７】
式（２．３）として表されるＣ（Ｖ）関係をＩＭ５公式に代入すると、一般的なケース（Δｆ≠０）で非常に厄介な関係を生じるが、究極の状態Δｆ→０およびＺｓｏｕｒｃｅ（ｆ）→０を取るとき、ＩＭ３周波数で現れるＩＭ５積の式２ｆ１−ｆ２と２ｆ２−ｆ１は以下のように劇的に簡単にされることができる。  
ＩＭ５＝（５／（４８×２４））・ａ２４・Ａ４      （４．１）  
ここで、ａ２＝−εｓ／（ｑ・Ｎ（ｘｌｏｗ）・ｘｌｏｗ２）はＣ（Ｖ）関係の指数係数であり、Ａは基本周波数における２トーン検査信号の振幅である。更に行われる説明と一貫するために、ＡをＶＲＦ＿ｐｅａｋで置き換え、これは２トーン入力電圧信号のピーク振幅を表している。したがって２トーン検査では、ＶＲＦ＿ｐｅａｋはＡの２倍に等しい。したがって、式（４．１）は以下のように変形されることができる。  
ＩＭ５＝（５／（４８×２４））・ａ２４・（ＶＲＦ＿ｐｅａｋ／２）４      （４．２）
式（４．２）に基づいて、５次の入力インターセプト点（IIＰ５）は次式のように表されることができる。  
IIＰ５（Ｖ）＝４×（４８／５）１／４×（１／ａ２）＝７．９４／ａ２    （４．３）
IIＰ５（Ｖ）は中心ピンの印加された制御電圧とは無関係であり勾配係数ａ２にのみ依存し、これは同調範囲を調節するために自由に選択されることができることが注目される。
【００９８】
Ｂ．歪のないバラクタスタック（ＤＦＶＳ）との線形性の比較  
当初から本発明のバラクタスタックが狭いトーンスペーシングで（ＩＭ３消去により）歪「なし」であることを主張したが、実際にはＩＭ５歪は限定要因である。ここでは本発明の優れたバラクタスタックの線形性を既存のものと比較し、線形性において実現可能な改良度をチェックする。この目的で、歪のないバラクタスタック（ＤＦＶＳ）を使用し［４］、これも高い線形性の性能を目的としている。線形性の比較の前に、同調範囲及び最大動作電圧は比較可能に選択されるべきである。［４］にしたがって、歪のない動作では、累乗指数は０．５に等しくなければならず、中心タップ抵抗は可能な限り大きくなければならない。ここで比較のためにＶｍａｘ＝８Ｖと同調範囲＝３を有する５ｐｆ（スタック構造）の例を使用する。したがって本発明の狭いトーンスペーシングバラクタスタック（ＮＴＳＶＳ）の対応する指数係数は０．１３７に等しくなければならない（式（２．３）および（３．８）参照）。中心タップインピーダンスは図３’に示されているように、ＤＦＶＳでは１Ｍｏｈｍであり、ＮＴＳＶＳでは１０ｎＨである。IIＰ３（Ｖ）とIIＰ５（Ｖ）は通常線形性についての受け入れられた良度指数であるが、ＩＭ３をＩＭ５と比較しているので、（ＤＦＶＳの中心タップに与えられる有限インピーダンスは狭いトーンスペーシングの非線形性に対して依然として優性な要素であり、ＩＭ５はＮＴＳＶＳの線形性を制約しているため）ここではこれらの２つのパラメータを適用することは適切ではない。IIＰ３（Ｖ）とIIＰ５（Ｖ）が同じであっても、（非線形成についていずれが主な要素であるかにしたがって）基本信号と３次または５次の歪信号間のｄＢｃは異なる勾配のために動作電圧範囲で異なることに注意する。したがって比較のためにＲＦ動作電圧の関数としてｄＢｃを監視する。装置のブレークダウンとダイオードの順方向バイアスによるクリッピングを防止するため（後の図５’参照）、制御電圧（４Ｖ）をＶｍａｘ（ダイオードの破壊電圧）の半分に選択し、したがって最大の許容可能なピーク値ＲＦ入力電圧（ＶＲＦ＿ｐｅａｋ）は８Ｖである。結果の比較は２Ｖ、４Ｖ、６Ｖ、８ＶのＶＲＦ＿ｐｅａｋにより図４’に示されている。
【００９９】
図４’はフルスイング（ＶＲＦ＿ｐｅａｋ＝８）のＲＦ入力信号がバラクタスタックに与えられるとき、２６．４ｄＢｃの改良が実現されることができ、ＶＲＦ＿ｐｅａｋが２Ｖに等しいとき、−４９．３ｄＢｃの改良が実現可能であることを示している。線形性の最適化は狭いトーンスペーシングを目的としているので、改良はトーンスペーシングがＶＲＦ＿ｐｅａｋ＝２Ｖで５ＭＨｚ、ＶＲＦ＿ｐｅａｋ＝８Ｖで３００ｋＨｚよりも小さいときのみ有効であることが認められる（この値はバラクタスタックの中心タップインダクタとキャパシタンスとの間の相対値にしたがっている）。大きいトーンスペーシング状態では、ＤＦＶＳは良好な代替手段である。
【０１００】
［図３’］
2009517862.tif 000016
【０１０１】
［図４’］
2009517862.tif 000017
【０１０２】
セクションIIで述べたように、理想的な中心タップインピーダンスはベースバンドではゼロであり、全ての他の周波数成分では無限大に高い。ベースバンド周波数で低いインピーダンスを与え、ＲＦ周波数で高いインピーダンスを与えるインダクタは良好な代替手段である。しかしながら前述したように低いＱ係数のインダクタが受け入れ可能であっても、１０ｎＨのインダクタは抵抗よりも大きなチップ面積を消費する。実際に、バラクタのキャパシタンスはベースバンド周波数で非常に高いインピーダンスを示しＲＦ周波数で低いインピーダンスを示すので、慎重に選択された抵抗もまた中心タップインピーダンスの要求をほぼ満たすことができる。図４’は異なる中心タップ抵抗に対するＶＲＦ＿ｐｅａｋ＝８Ｖのシミュレーションの結果を示している。１０ｎＨ中心タップインダクタンスの結果を同じ制御電圧ＶＲＦ＿ｐｅａｋと（キャパシタ値と勾配係数を含んだ）バラクタパラメータと比較すると、これらの中心タップ抵抗による線形性は狭いスペーシング周波数におけるインダクタンスのものと同じ線形性を有することが可能であり、ベースバンド周波数が増加すると線形は悪化することを発見することができる。中心タップ抵抗が低い程、帯域幅は広くなるので、ベースバンド中心タップインダクタンスの要求は実現可能な線形性に対する制限であることが言える。図４’に示されているように、最も広い帯域幅は１ｋオームの中心タップ抵抗で実現されることができ、これはゼロバイアスのＱ係数を５ｐｆキャパシタンス（スタックされた値）の２５０へ制限し、Ｑ係数は制御電圧の増加により悪化する（同調範囲＝３の場合、Ｑ係数はＶｃｏｎ＝Ｖｍａｘのとき８３へ減少される）。結果として、中心タップ抵抗はかなり高いＱ係数（ほぼ１００）を有する狭帯域（５００ｋＨｚよりも下）応用で適用されることができることが結論付けられる。
【０１０３】
Ｃ．線形性、Ｑ係数、Ｖｍａｘ、有効同調範囲の妥協  
セクションIIIでは、線形性は考慮されず、同調範囲はＲＦ電圧スイングにより制限されていないので、それ故バラクタスタックは与えられた信号において全く制約のナイ理想的に線形のコンポーネントとみなされる。これらの理由で、ブレークダウン、順方向バイアス、線形性に関連される制約を含んだ同調範囲についてこの解析を反復することが有用である。
【０１０４】
許容可能な線形性を維持するために、スタックの各個々のバラクタダイオードは大信号動作期間中に十分に逆バイアスにされた状態でなければならず、したがってキャパシタンスバリエーションの有用な範囲は与えられたＲＦ信号の大きさにより減少される。この理由で、セクションIIIの同調範囲は効率的な同調範囲により置換され、これはＶｍａｘとＶＲＦ＿ｐｅａｋの関数である。ＲＦ入力信号のピーク値はＶＲＦ＿ｐｅａｋであり、図１’のノードｃとｃ’との間のＲＦインピーダンスであるので、各個々のダイオードのＲＦピーク値はＶＲＦ＿ｐｅａｋの半分である。したがって中心タップのＤＣバイアス電圧は順方向バイアスになるのを防止するためにＶＲＦ＿ｐｅａｋ／２よりも高く、クリッピング又は装置のブレークダウンから遠ざけるためにＶｍａｘ−ＶＲＦ＿ｐｅａｋ／２よりも低くなければならない。簡単にするために、バラクタ素子がその所望される指数キャパシタンス電圧特性を示し始める「スイッチオン電圧」はここではゼロとして規定されている。
【０１０５】
［図５’］  
2009517862.tif 000018
【０１０６】
図５’に示されているように、ダイオードがＶＲＦ＿ｐｅａｋ／２でバイアスされるとき、対応するキャパシタ値はＣｍａｘであり、ダイオードがＶｍａｘ−ＶＲＦ＿ｐｅａｋ／２でバイアスされるとき、対応するキャパシタ値はＣｍｉｎである。それ故、実効的な同調範囲は次式のように書かれることができる。
【数１２】
2009517862.tif 000019
【０１０７】
ここでＴｕｎｉｎｇ＿ｒａｎｇｅは式（３．７）に規定されている本来の同調範囲である。
【０１０８】
式（４．４）からＣ（Ｖ）指数ａ２はＶｍａｘ、ＶＲＦ＿ｐｅａｋ、Ｅｆｆ＿Ｔｕｎｉｎｇの関数として表されることができる。  
ａ２＝（１ｎ（Ｅｆｆ＿Ｔｕｎｉｎｇ））／（Ｖｍａｘ−ＶＲＦ＿ｐｅａｋ）      （４．５）
前述の公式を式（４．２）に代入し、ｄＢを取ると、ｄＢｃのＩＭ５は次式のように書かれることができる。  
【数１３】
2009517862.tif 000020
【０１０９】
式（４．４）、（３．１０）、（３．１１）に基づいて、バラクタのＱ係数はＶｍａｘ、ＶＲＦ＿ｐｅａｋ、Ｅｆｆ＿Ｔｕｎｉｎｇの関数として書き換えられることもできる。それ故、図６’に示されているように異なるＶＲＦ＿ｐｅａｋ値について効率的な同調範囲、Ｑ係数、およびＶｍａｘを含む新しい数字のセットを示すことができる。ＧａＡｓ技術を使用するときに実現可能な性能についての指示を与えるために、図６’の計算はＧａＡｓの移動度に基づいている（μｎ＝６０００ｃｍ２／Ｖ・ｓ）。シリコンの状態については、単に５−６の係数によりＱ係数を割算することができる。
【０１１０】
図６’はバラクタの性能が妥協されるべきであることを示している。ＶＲＦ＿ｐｅａｋが小さい場合には、４００のＱ係数、−１１０ｄＢｃのＩＭ５、４の実効同調範囲、１２Ｖのバラクタの破壊電圧が実現可能である（図６’の（ａ）参照）。大信号入力の場合、高いＱ係数、高い線形性、高い破壊電圧は式（４．４）で示されているように、依然として実効的な同調範囲を犠牲にして実現されることができる。
【０１１１】
［図６’］
2009517862.tif 000021
【０１１２】
Ｖ．線形性におけるプロセス偏差の影響  
Ａ．プロセス偏差  
必要とされる高調波終端に加えて、本発明の狭いトーンスペーシングバラクタスタックの線形性についての主な問題は指数関数Ｃ（Ｖ）特性であり、これは図２に示されているＮ／ｘ２ドーププロフィールを必要とする。しかしながら実際の構成の期間中、実際のドーププロフィールは所望されるプロフィールからやや偏差する可能性がある。
【０１１３】
セクションIIで、Ｃ（Ｖ）関係が式（２．３）として書かれることができる限り、ＩＭ３歪は消去されることを発見した。付録Ａ中のＣ（Ｖ）特性の導出を想起すると、指数関数Ｃ（Ｖ）特性の侵害を生じるプロフィールの以下の２つの論理的偏差が存在する。  
１．ドープ濃度の勾配は１／ｘ２に等しくない。  
２．「スペーサ」層の厚さはｘｌｏｗに等しくなく、Ｎ／ｘ２領域の原点のオフセットを生じる。距離と接合の２重の増加はドープ濃度を４分の１に下げることに注意する必要がある。Ｎ／ｘ２領域の原点が変化するならば、この条件はしたがって侵害され、Ｎ／ｘ２ドープ関係はドープ濃度の対数対距離の対数（ｘ）において直線として現れない。
【０１１４】
第１のケースに対しては、ドープ濃度の勾配に随意選択的な電力（ｍ）を割当てることができ、したがってＣ（Ｖ）特性（付録Ｂを参照）は以下のように明示的な形態で書かれることができる。  
【数１４】
2009517862.tif 000022
【０１１５】
第２のケースでは、距離（ｘ）の原点がΔｘの係数によりオフセットされることを仮定でき、したがってＣ（Ｖ）特性（付録Ｃを参照）は以下のように暗示的な形態で書かれることができる。  
【数１５】
2009517862.tif 000023
【０１１６】
これらの２つのプロセス偏差を共に組み合わせるならば、新しいＣ（Ｖ）特性（付録Ｄを参照）は以下の暗示的な形態で書かれることができる。  
【数１６】
2009517862.tif 000024
【０１１７】
Ｂ．ＮＴＳＶＳの線形性におけるプロセス偏差の影響  
Ｂ．１  累乗指数（ｍ）のプロセス偏差からの影響  
式（５．１）に基づいて、ＡＤＳ高調波平衡シミュレータを使用してｍ＝２のケースからの累乗係数の偏差の影響を解析することができる。図７’はｄＢｃにおけるＩＭ３＋ＩＭ５のシミュレーションの結果（ＡＤＳはＩＭ３とＩＭ５の貢献を分離しないが、これらを勾配により弁別することができる）と入力ＲＦ信号（ＶＲＦ＿ｐｅａｋ）のピーク値との関係を示している。図７’では、式（４．２）により予測されるように、ｍ＝−２の曲線の勾配は−８０ｄＢｃ／デケードである。ｍ＝−１．８とｍ＝−１．９の線の勾配はＶＲＦ＿ｐｅａｋが小さいときほぼ−４０ｄＢｃ／デケードであり、これはＩＭ３がそこでの非線形の優性係数であり、ＶＲＦ＿ｐｅａｋが増加すると勾配は大きくなり、最終的に勾配はｍ＝−２の曲線の勾配と類似であることを示している。ｍ＝−２．１とｍ＝−２．２の曲線は明白に他とは異なることが分かる。これは次のように説明されることができる。ＶＲＦ＿ｐｅａｋが小さいときＩＭ３は線形性を制約し、ＩＭ５は４の累乗によりＶＲＦ＿ｐｅａｋと共に増加し、反対の符合を有するので、ＶＲＦ＿ｐｅａｋが大きくなるときＩＭ３間の消去と貢献ＩＭ５が生じる。したがってＶＲＦ＿ｐｅａｋが増加し続けるとき、ＩＭ５は非線形性を増加し、ｍ＝−２の曲線と類似の勾配を生じる。ＩＭ３とＩＭ５はこれらの２つのケースでは常に同じ符合を有するので、ＩＭ３とＩＭ５の消去現象はｍ＝−１．９と−１．８の線に対して生じない。
【０１１８】
［図７’］
2009517862.tif 000025
【０１１９】
線形性を解析する前に、最大の許容可能なＲＦ入力信号と中心タップ制御電圧との関係について検討する。図８’に示されているように、中心タップＤＣ制御電圧はＶｃｏｎｔであり、ピーク振幅ＲＦ入力電圧は各バラクタに割当てられたＲＦ電圧を意味するＶＲＦ＿ｐｅａｋであり、ＶｄｉｏｄｅはＶＲＦ＿ｐｅａｋの半分である。前述したように、バラクタの完全な空乏を生じる最大の制御電圧Ｖｍａｘが存在する。対応するＣ−Ｖ曲線も図６’に示されている。ＶｃｏｎｔがＶｍａｘ／２よりも小さいならば、入力ＲＦ信号は順方向バイアス条件により制限され、最大の許容可能なＲＦ信号のピーク振幅がＶｃｏｎｔの二倍であることが発見される。同様に、ＶｃｏｎｔがＶｍａｘ／２よりも大きいとき、入力ＲＦ信号はクリッピング条件により制限され、最大の許容可能なＲＦ信号のピーク振幅はＶｍａｘ−Ｖｃｏｎｔの二倍である。ＶｃｏｎｔがＶｍａｘ／２に等しい究極のケースでは、最大の許容可能なＲＦ信号のピーク振幅はＶｍａｘに到達することができる。
【０１２０】
［図８’］
2009517862.tif 000026
【０１２１】
線形性の要件を−６０ｄＢｃとして特定し（ほとんどの応用において十分である）、ｍとＶＲＦ＿ｐｅａｋの許容可能な範囲をチェックする。図９’は−６０ｄＢｃの線形性の最大のＶＲＦ＿ｐｅａｋとｍとの関係を示しており、ここで所定のｍとＤＣ制御電圧に対しては（図７’で示されているように）ＶＲＦ＿ｐｅａｋ＿ｍａｘは−６０ｄＢｃよりも小さいＩＭ３コンポーネントを生じる。異なるＤＣ中心タップ制御電圧に対するＲＦ入力信号の最大の許容可能なピーク値も図９’に含まれ、この図ではＤＣ制御電圧が小さいかＶｍａｘに近いときＶＲＦ＿ｐｅａｋ＿ｍａｘは通常順方向バイアス又はクリッピング条件により限定されることが発見される。ＤＣ制御電圧が半分のＶｍａｘに等しい状況では、インターバル−２．１５＜ｍ＜−２で生じるＩＭ３とＩＭ５の消去のためにｍが−２．１５に接近するとき線形性はさらに良好になり、一方、ＩＭ５と同じ符合を有するＩＭ３の存在はｍ＞−２では線形性を劣化させる。ｍ＝−２．１５での急激な変化は−６０ｄＢｃの限度（図７’）を超えるＩＭ３のハンプによるものである。要約すると、ｍが−１．８５乃至−２．１５の範囲にあるとき、ｍがインターバル−２．１５＜ｍ＜−２にあるとき合理的な高い線形性が最良の結果で実現されることができるということが結論付けられる。
【０１２２】
［図９’］
2009517862.tif 000027
【０１２３】
Ｂ．２  「スペーサ」層の厚さ（ｘｌｏｗ）のプロセス偏差からの影響  
式（５．２）に基づいて、ＡＤＸ高調波平衡シミュレータとＭＡＰＬＥソフトウェアの補助により線形性における「スペーサ」層の厚さ偏差の影響を解析することができる。図１０’はｄＢｃにおけるＩＭ３＋ＩＭ５の計算された結果とＭＡＰＬＥによる入力ＲＦ信号（ＶＲＦ＿ｐｅａｋ）のピーク値との関係を示している。図１０’は「スペーサ」層の厚さがｘｌｏｗよりも大きいとき（ｄｅｌｔａ＿ｘ＞０）、ＩＭ３とＩＭ５の消去が生じ、「スペーサ」層の厚さがｘｌｏｗよりも小さい（ｄｅｌｔａ＿ｘ＜０）とき、消去は生じず、ＩＭ３が非線形性を示す。
【０１２４】
［図１０’］
2009517862.tif 000028
【０１２５】
表２は異なる制御電圧に対するΔｘの許容可能な範囲をリストし、ＩＭ３コンポーネントの線形性の要件は依然として−６０ｄＢｃとして特定されている。Ｖｍａｘ＝２０Ｖと同調範囲＝６である（ｘｌｏｗは０．２μｍであり、本来の空乏層の厚さはゼロバイアスで０．３３６μｍ）である場合、Δｘの許容範囲は−０．０４μｍから０．０３μｍであり、一方、Ｖｍａｘ＝５Ｖと同調範囲＝６（ｘｌｏｗ＝０．０３）である場合には、この範囲は代わりに−０．００６μｍから０．００６μｍである。
【表２】
2009517862.tif 000029
【０１２６】
したがって、「スペーサ」層のもとの厚さに関連される２０％の偏差は−６０ｄＢｃの線形性の要求に対して許容可能であることが結論付けられる。
【０１２７】
ＶＩ．レイアウトの最適化  
表１でリストされた最適化された値は本質的な部分だけを考慮している。専用のシリコンオンガラスバラクタ技術が適用される場合、イントリンシックなバラクタは両側面上の厚い金属により直接接続されることができ、埋設された層またはフィンガ構造は必要とされないので、Ｑ係数についてのレイアウトの影響はほとんど無視されることができる。このバラクタが通常のシリコンまたはＧａＡｓ技術で構成されるならば、イントリンシック領域下の埋設された層は接続装置のために使用されなければならず、これはＱ係数を非常に緩和する。埋設された層の抵抗を減少するための通常許容される方法はインターディジタル電極構造を使用することである。このような状態では、図１１’に示されているように電極の抵抗、埋設された層、接触部のような実現可能なＱ係数を下げる幾つかの要因を考慮すべきである。この目的で、図１２’で示されているようにインターディジタル電極を有するバラクタの分布モデルに基づいて電極のレイアウトを最適化する。インターディジタル電極と真性シリコンのパラメータはそれぞれＡＤＳ運動量シミュレータとＭＥＤＩＣＩにより得ることができ、接触部と埋設された層の抵抗は式により評価されることができる。
【０１２８】
［図１１’］
2009517862.tif 000030
【０１２９】
［図１２’］
2009517862.tif 000031
【０１３０】
レイアウトの問題を含めた実現可能なＱ係数において印象を与えるために、６のもとの（ＶＲＦ＿ｐｅａｋ＝０）同調範囲と５ＶのＶｍａｘを有するバラクタスタックについて表３及び表４において最適の結果をリストしている。ＭＥＤＩＣＩによりシミュレートされる真性部分のＱ係数はＧａＡｓ材料において２ＧＨｚで８４８、３０ＧＨｚで５６．６である。
【表３】
2009517862.tif 000032
【表４】
2009517862.tif 000033
【０１３１】
表３および表４は無線通信応用において、Ｖｍａｘ＝５Ｖと６の同調範囲を有する１ｐｆのＧａＡｓバラクタ（スタック構造）が２ＧＨｚに対してゼロバイアスで１９０のＱ係数を実現されることができ、一方、ミリメートル応用では、Ｖｍａｘ＝５Ｖと６の同調範囲を有する０．５ｐｆのＧａＡｓバラクタ（スタック構造）が３０ＧＨｚに対してゼロバイアスで１８．８のＱ係数が実現されることができることを示している。
【０１３２】
シリコンの場合、レイアウトは４のもとの（ＶＲＦ＿ｐｅａｋ＝０）同調範囲と４ＶのＶｍａｘを有するバラクタスタックについて最適化されている。ＭＥＤＩＣＩによりシミュレートされる真性部分のＱ係数は３０ＧＨｚで１５．５である。表５にリストされているように、０．５ｐｆのバラクタ（スタック構造）が３０ＧＨｚに対してゼロバイアスで１０．３のＱ係数を実現することができる。
【表５】
2009517862.tif 000034
【０１３３】
［参考文献］  
［１］R. G. MeyerとM. L. Stephens、“Distortion in variable-capacitance diodes”、Journal of Solid-State Circuits、SC-10巻、第１刷、47−55頁、1975年２月  
［２］K. Buisman、L. C. N. de Vreede、L. E. Larson、M. Spirito、A. Akhnoukh、T. L. M. Scholtes、L. K. Nanver、“‘Distortion free’ varactor diode topologies for RF adaptivity”、2005 IEEE MTT-S Int.、Microwave Symp. Dig.、ロングビーチ、カリフォルニア州、2005年６月  
［３］K. Buisman、L. C. N. de Vreede、L. E. Larson、M. Spirito、A. Akhnoukh、Y. Lin、L. K. Nanver、“Low-Distortion, low-loss varactor-based adaptive matching networks, implemented in a silicon-on-glass technology”、Proc.、2005 Radio Frequency IC Symp.、ロングビーチ、カリフォルニア州、2005年６月  
［４］K. Buisman、L. C. N. de Vreede、Lawrence E. Larson、M. Spirito、A. Akhnoukh、Y. Lin、X. Liu、L. K. Nanver、“High-Linearity Varactor Diode Circuits for RF Adaptivity”、出版のためIEEE MTTへ提出
[付録Ａ：指数関数Ｃ（Ｖ）特性のドーププロフィールの導出]  
図２およびＣ（Ｖ）特性で示されているように、ドーププロフィール間の解析関係を展開するため、以下のことを仮定する。  
１．Ｎ型領域は低ドープされた「スペーサ」領域とＮ／ｘ２領域との間に急峻な境界を有し、
２．ドナードープ濃度はＮ型領域の電子濃度と同じであり、
３．Ｎ／ｘ２領域のスタート部分の高ドープレベルによって、低ドープされた「スペーサ」領域は総合的な組込み電圧を消費し、印加電圧は完全にＮ／ｘ２領域を空乏にするために使用される。
【０１３４】
バラクタのドープ濃度は次式により規定される。  
【数１７】
2009517862.tif 000035
【０１３５】
電界はポアソンの方程式から決定され、これは１次元解析では、
ｄ２φ（ｘ）／ｄｘ２＝−ρ（ｘ）／εｓ＝−ｄＥ（ｘ）／ｄｘ    （Ａ．２）  
ここでφ（ｘ）は電位であり、Ｅ（ｘ）は電界であり、ρ（ｘ）は体積電荷密度であり、εｓは半導体の誘電率である。
【０１３６】
ｎ領域の電界は式（Ａ．２）を積分することにより得られ、次式が得られる。  
【数１８】
2009517862.tif 000036
【０１３７】
ショットキー接触によって、ｘ＝０における電位はゼロとして規定されることができる。式（Ａ．３）および（Ａ．４）に基づいて、ｘ０の電位が決定されることができる。  
【数１９】
2009517862.tif 000037
【０１３８】
ｘ＝ｘ０における電位の大きさは印加電圧と組込み電圧の和に等しい。式（Ａ．５）から次式が得られる。  
【数２０】
2009517862.tif 000038
【０１３９】
式（Ａ．６）の第１の項は組込み電圧であり、次式が得られる。  
（ｑ・Ｎ（ｘｌｏｗ）・ｘｌｏｗ２／εｓ）（１ｎｘ０−ｉｎｘｌｏｗ）＝ＶＲ    （Ａ．７）
ＶＲに対する微分は式（Ａ．７）の両側で行われ、次式が得られる。  
【数２１】
2009517862.tif 000039
【０１４０】
接合キャパシタンスは以下のように規定される。
【数２２】
2009517862.tif 000040
【０１４１】
式（Ａ．７）を式（Ａ．１０）に代入すると、次式が得られる。  
【数２３】
2009517862.tif 000041
【０１４２】
ここで定数（（Ａ・εｓ）／ｘｌｏｗ）は空乏領域のキャパシタ値である。
【０１４３】
前述のＣ（Ｖ）特性の導出は低ドープされた「スペーサ」領域が全体的な組込み電圧を消費し、一方、印加電圧は完全にＮ／ｘ２領域を空乏にするために使用されると仮定する。しかしながらＮ／ｘ２領域のスタートが高ドープされていても（通常は２ｅ１７ｃｍ−３から５ｅ１７ｃｍ−３）、依然として組込み電圧の一部を消費する。ゼロの印加電圧における空乏層の幅はｘ’ｌｏｗであり、これはｘよりも大きいことを仮定する。
【０１４４】
この状態では、ドーププロフィールの変化がないので、式（Ａ．６）は依然として有効である。唯一の差は組込み電圧が式（Ａ．６）の第１の項に等しくないことである。代わりにこれは以下のように書かれなければならない。  
【数２４】
2009517862.tif 000042
【０１４５】
先に行ったように、式（Ａ．１３）を式（Ａ．６）に代入し、次式を得る。  
【数２５】
2009517862.tif 000043
【０１４６】
ｘ’ｌｏｗは式（Ａ．１３）により得られることができ、Ｖｂｉは次式により与えられる。
【数２６】
2009517862.tif 000044
【０１４７】
同様に、Ｃ−Ｖ関係は次式のように書かれることができる。  
【数２７】
2009517862.tif 000045
【０１４８】
ここで定数（（Ａ・εｓ）／ｘ’ｌｏｗ）は空乏領域のキャパシタの値である。
【０１４９】
式（Ａ．１２）と（Ａ．１６）の差をチェックするため、次の例を与える。Ｎ（fill）＝１×１０１６ｃｍ−３、Ｎ（ｘｌｏｗ）＝４×１０１７ｃｍ−３、ｘｌｏｗ＝０．１×１０−４ｃｍ、Ａ＝（１０−４×１０−４）ｃｍ２。（赤色によりマークされている）式（Ａ．１２）と（青色によりマークされている）式（Ａ．１６）のＣ−Ｖ曲線が図Ａに示されている。この場合に対する計算された本来の空乏幅は０．１１５μｍであり、これは図Ａの赤線と青線との間の偏差を説明するために使用されることができる。
【０１５０】
［図Ａ］
2009517862.tif 000046
【０１５１】
[付録Ｂ：累乗のプロセス偏差のＣ（Ｖ）関係の導出]  
ここで、付録Ａで前述されている３つの仮定を維持する。バラクタのドープ濃度は次式のように変形されなければならない。  
【数２８】
2009517862.tif 000047
【０１５２】
ドーププロフィールの累乗だけがここでは変更されることに注意する。
【０１５３】
ポアソンの方程式を使用して、Ｎ領域の電界は次式のように書かれることができる。  
【数２９】
2009517862.tif 000048
【０１５４】
依然としてｘ＝０における電位をゼロとして規定し、式（Ｂ．２）と（Ｂ．３）に基づいて、ｘ０の電位は次式により与えられる。  
【数３０】
2009517862.tif 000049
【０１５５】
類似して、先の第１の項は組込み電圧Ｖｂｉにより消去された。したがって、Ｃ（Ｖ）特性は次式のように書かれることができる。  
【数３１】
2009517862.tif 000050
【０１５６】
前述の結果はｍが２に等しくないときのみ有効であることに注意する。
【０１５７】
[付録Ｃ：原点におけるプロセス偏差のＣ（Ｖ）特性の導出]  
ここで、付録Ａで前述された３つの仮定を維持する。バラクタのドープ濃度は以下のように変更されなければならない。  
【数３２】
2009517862.tif 000051
【０１５８】
ポアソンの方程式を使用して、Ｎ領域の電界は次式のように書かれることができる。  
【数３３】
2009517862.tif 000052
【０１５９】
ｘ＝０における電位をゼロとして規定し、組込み電圧を消去し、式（Ｃ．２）と（Ｃ．３）に基づいて、ｘ０（ＶＲ）の電位は以下のように書かれることができる。  
【数３４】
2009517862.tif 000053
【０１６０】
したがって、Ｃ（Ｖ）特性は次式により与えられる。
【数３５】
2009517862.tif 000054
【０１６１】
Ｃ（Ｖ）特性は暗示的な形態で書かれることだけが可能であることに注意する。
【０１６２】
[付録Ｄ：累乗と原点の両者におけるプロセス偏差のＣ（Ｖ）特性の導出]  
ここで、付録Ａで前述された３つの仮定を維持する。バラクタのドープ濃度は以下のように変更される必要がある。  
【数３６】
2009517862.tif 000055
【０１６３】
前述の式はＮ領域の原点がΔｘだけオフセットされることを示していることに注意すべきである。
【０１６４】
ポアソンの方程式を使用して、Ｎ領域の電界は次式のように書かれることができる。  
【数３７】
2009517862.tif 000056
【０１６５】
ｘ＝０における電位をゼロとして規定し、組込み電圧を消去し、式（Ｄ．２）と（Ｄ．３）に基づいて、ｘ０（ＶＲ）の電位は以下のように書かれることができる。  
【数３８】
2009517862.tif 000057
【０１６６】
したがって、Ｃ（Ｖ）特性は次式により与えられる。
【数３９】
2009517862.tif 000058
【０１６７】
Ｃ（Ｖ）特性は暗示的な形態で書かれることだけが可能であることに注意する。
【０１６８】
[付録Ｅ：スペーサ層のドープによる電界の増加]  
ここで、同調範囲、破壊電圧、品質係数の最適さを深刻に劣化しないようにするためにスペーサ層のドープに制限を与える。
【０１６９】
［図Ｅ］
2009517862.tif 000059
【０１７０】
スペーサ層のドープ内容の制限は以下の導出により展開されることができる。
【０１７１】
スペーサ層が随意選択的にドープされ、ドープ濃度がＮｆｉｌｌ（ｘ）…………（０＜ｘ＜ｘｌｏｗ）として規定されると仮定する。
【０１７２】
スペーサ層による電界は次式により表されることができる。  
【数４０】
2009517862.tif 000060
【０１７３】
スペーサ層のシート抵抗は次式のように書かれることができる。  
【数４１】
2009517862.tif 000061
【０１７４】
したがって、電界の増加がΔＥ＝（１／２）Ｅｃｒｉｔ＝３×１０５Ｖ／ｃｍに限定されなければならないと仮定するならば、スペーサ層のシート抵抗は２３８５オーム／□に等しいことを導出できる。その結果として、Ｑの最適化されたバラクタダイオードの実際の構成はこの数よりも高いスペーサ層のシート抵抗を示す。
【図面の簡単な説明】
【０１７５】
【図１】片側の接合部を有する本発明によるバラクタ素子の１実施形態のドーププロフィールを示す図。
【図２】本発明によるバラクタ素子のさらに別の実施形態のドープ濃度対深さプロフィールを示す図と、関連されるキャパシタンス−電圧特性を示す図。
【図３】制御された可変キャパシタの通常のシンボルを示す図と、２つの可変キャパシタンスバラクタダイオードの逆方向直列接続構成を使用するこのようなキャパシタンスの実施形態を示す図。
【図４】種々のシミュレーションで使用されるバラクタダイオードの逆方向直列接続構成の１実施形態の概略回路図。
【図５】１ＧＨｚの搬送波の１ＭＨｚの２トーン信号をＲＦ端子に与えながら、ノードｃ’が３ＭＨｚ信号により変調されるとき、通常のバラクタダイオードを使用して図４の回路のバラクタスタックを通って流れる容量性電流の結果的なスペクトルを示す図。
【図６】本発明の１実施形態によるバラクタ素子を使用するとき図５と同じ状態下の結果的なスペクトルを示す図。
【図７】本発明の１実施形態による差動バラクタ振幅変調器の回路図。
【図８】図７の回路図の可変キャパシタとして通常のバラクタダイオードを使用して１ＭＨｚベースバンド信号により変調される２ＧＨｚ正弦波ソース信号の結果的なスペクトルを示す図。
【図９】本発明によるバラクタ素子の１実施形態を使用するときの類似のスペクトルを示す図。
【図１０】本発明の１実施形態による４ポート電子装置の１実施形態を使用する増幅回路の回路図。
【図１１】損失のないコンポーネントを使用した図１０の増幅回路の単一のトーン動作に対する効率対出力パワー曲線を示す図と、受動コンポーネントの１００のＱファクタを仮定するときの効率対出力パワーを示す図と、バラクタ素子の必要とされるＤＣ制御電圧を示す図。
【図１２】本発明の実施形態によるバラクタ素子に基づいて直接変調器を使用する送信機アーキテクチャの１実施形態の概略図。
【図１３】図１２の送信機で使用されるときの直接ポーラ変調器の１実施形態の回路図。
【図１４】片側の接合部を有する本発明によるバラクタ素子の更に別の実施形態のドーププロフィールを示す図。
【図１５】本発明の１実施形態による同調されるバラクタ／変調される狭帯域（送信機）応用についての低歪構造を示す図。
【図１６】２個のショットキーダイオードを含む本発明の１実施形態によるバラクタスタック装置の可能な構成を示す図。
【図１７】本発明の１実施形態によるバラクタスタック回路の端子の平面図。
【図１８】本発明の更に別の実施形態によるバラクタスタックアセンブリの半導体構造の断面図と、その断面図のバラクタスタック配置の平面図。
【図１】
2009517862.tif 000062
【図２】
2009517862.tif 000063
【図３】
2009517862.tif 000064
【図４】
2009517862.tif 000065
【図５】
2009517862.tif 000066
【図６】
2009517862.tif 000067
【図７】
2009517862.tif 000068
【図８】
2009517862.tif 000069
【図９】
2009517862.tif 000070
【図１０】
2009517862.tif 000071
【図１１】
2009517862.tif 000072
【図１２】
2009517862.tif 000073
【図１３】
2009517862.tif 000074
【図１４】
2009517862.tif 000075
【図１５】
2009517862.tif 000076
【図１６】
2009517862.tif 000077
【図１７】
2009517862.tif 000078
【図１８】
2009517862.tif 000079
【手続補正書】
【提出日】平成20年9月25日(2008.9.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれが２つの端子を有する２つのバラクタ素子を具備し、それら２つのバラクタ素子は逆方向直列接続構造で接続され、それにおいて制御ノードは２つの相互接続された端子により与えられ、２つのＲＦ接続ノードは他方の端子により与えられ、各２つのバラクタ素子は接合領域を有し、逆バイアス電圧がバラクタ素子に与えられるとき、バラクタ素子の空乏キャパシタンスが変化するバラクタスタック回路構成において、
各バラクタ素子は指数関数的な空乏キャパシタンス−電圧特性を有し、
バラクタ回路構成はさらに制御ノードに接続された中心タップインピーダンスを具備し、その中心タップインピーダンスは制御ノードと２つの各ＲＦ接続ノードとの間にベースバンド周波数成分に対する低インピーダンスパスを与えていることを特徴とするバラクタスタック回路構成。
【請求項２】
中心タップインピーダンスはベースバンド周波数成分に対してバラクタ素子のキャパシタンスよりも低いインピーダンスを有している請求項１記載のバラクタスタック構成。
【請求項３】
前記接合領域は片側の接合を具備し、バラクタ素子にはＮ（ｘ）＝Ｎ／ｘｍにより実質的に規定されるドーププロフィールが与えられ、Ｎ（ｘ）はｘの関数として１次元におけるバラクタ素子のドープ濃度であり、ｘは接合からの距離であり、Ｎは予め定められたドープ濃度定数であり、ｍは指数係数であり、
指数係数は１．７＜ｍ＜２．３の範囲の値を有し、接合領域は、距離ｘｌｏｗ（Ｎ（ｘｌｏｗ））におけるドープ濃度よりも低いドープ濃度Ｎｆｉｌｌを有するｘｌｏｗよりも低い距離間隔に充填層が設けられている請求項１又は２記載のバラクタスタック回路構成。
【請求項４】
接合領域は両側接合である請求項１または２記載のバラクタスタック回路構成。
【請求項５】
２つのバラクタ素子は低インピーダンス材料により接続されている請求項１乃至４のいずれか１項記載のバラクタスタック回路構成。
【請求項６】
低インピーダンス材料は後面の金属被覆を具備している請求項５記載のバラクタスタック回路構成。
【請求項７】
２つの直列のキャパシタと２つの交差接続されたキャパシタを具備しており、２つの直列のキャパシタの一方は第１の入力ポートと第１の出力ポートとの間に接続され、２つの直列のキャパシタの他方は第２の入力ポートと第２の出力ポートとの間に接続され、２つの交差接続されたキャパシタの一方は第１の入力ポートと第２の出力ポートとの間に接続され、２つの交差接続されたキャパシタの他方は第２の入力ポートと第１の出力ポートとの間に接続されており、少なくとも２つの直列のキャパシタ又は２つの交差接続されたキャパシタは請求項１乃至６のいずれか１項記載のバラクタスタック構成を具備している４ポート電子装置。
【請求項８】
さらに、第１と第２の入力ポートの間に接続されている第１のシャントインダクタと、第１と第２の出力ポートの間に接続されている第２のシャントインダクタとを具備している請求項７記載の４ポート電子装置。
【請求項９】
第１及び第２の出力ポートはさらに一連の位相シフトセクションに接続され、各位相シフトセクションは請求項１乃至６のいずれか１項記載のバラクタスタック構成を具備している請求項７又は８記載の４ポート電子装置を具備している直接ポーラ変調器。
【請求項１０】
適応またはダイナミック整合ネットワークにおける請求項１乃至６のいずれか１項記載のバラクタスタック構成の使用。
【請求項１１】
適応または同調可能な位相シフタ装置における請求項１乃至６のいずれか１項記載のバラクタスタック構成の使用。
【請求項１２】
直接変調装置における請求項１乃至６のいずれか１項記載のバラクタスタック構成の使用。
【請求項１３】
上方変換ミキサまたは変調器としての請求項１乃至６のいずれか１項記載のバラクタスタック構成の使用。
【請求項１４】
ＲＦスイッチにおける請求項１乃至６のいずれか１項記載のバラクタスタック構成の使用。
【請求項１５】
同調可能なフィルタまたはマルチプレクサにおける請求項１乃至６のいずれか１項記載のバラクタスタック構成の使用。
【請求項１６】
アンテナアレイシステムにおける請求項１乃至６のいずれか１項記載のバラクタスタック構成の使用。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明はそれぞれが２つの端子を有する２つのバラクタ素子を具備しているバラクタスタック回路構成に関し、２つのバラクタ素子は逆方向直列接続構造で接続され、それにおいて制御ノードは２つの相互接続された端子により与えられ、２つのＲＦ接続ノードは他方の端子により与えられ、各２つのバラクタ素子は接合領域を有し、逆バイアス電圧がバラクタ素子に与えられるとき、バラクタ素子の空乏キャパシタンスが変化する。このようなバラクタ素子はまたバラクタダイオード、同調可能なダイオードまたは電圧制御キャパシタとしても知られている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
請求項１の冒頭に記載されているバラクタスタック構成は例えばK. Buisman、L.C.N.K. Buisman、L.C.N. de Vreede、L.E. Larson、M. Spirito、A. Akhnoukh、T.L.M. Scholtes、L.K. Nanverの“Distortion free’ varactor diode topologies for RF adaptivity”、2005 IEEE MTT-S Int. Microwave Symp. Dig.、ロングビーチ、カリフォルニア州、2005年６月の文献から知られている。 
バラクタスタック構成で使用されるようなバラクタ素子が知られており、その性質はよく理解されている。テキストブックでは、ダイオードベースのバラクタ素子では、キャパシタンス電圧特性はＣ（Ｖ）＝Ｋ／（φ＋Ｖ）ｍの形態であることが知られており、ここでＣ（Ｖ）はダイオードを横切る全（逆）電圧Ｖの関数として得られるキャパシタンスであり、φはダイオードの内部拡散（ビルトイン）電位であり、ｍはダイオードキャパシタンスの累乗指数であり、Ｋはキャパシタンス定数である。均一なドープ不純物プロフィールを有するダイオードでは、ｍ＝０．５であり、超階段接合を有するダイオードでは、ｍは約１．５である。このような特性はしかしながら、低歪バラクタスタックのようなある高品質の応用では、特に多くの現代の通信システムでのような狭いトーンの間隔の信号で動作するように設計された装置において使用されるときバラクタの適用を制限する（前述の文献を参照）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明によれば、本明細書の冒頭に記載されたようなバラクタスタック回路構成が与えられ、各バラクタ素子は指数状の空乏キャパシタンス−電圧特性を有し、バラクタ回路構成はさらに制御ノードに接続された中心タップインピーダンスを具備し、中心タップインピーダンスは制御ノードと２つの各ＲＦ接続ノードとの間にベースバンド周波数成分に対する低インピーダンスパスを与えている。Ｃ（Ｖ）がバラクタ素子を横切る全（逆）電圧Ｖの関数としての空乏キャパシタンスであり、ａ１とａ２が予め定められた定数である次式の形態のこのようなキャパシタンス電圧特性は狭帯域の信号の線形性、バラクタ漏洩電流に対する感度、高い制御電圧、キャパシタンス同調範囲が重要な設計制約である多くの応用を設計することを可能にする。
【数１】
2009517862.tif 000080
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
指数状の空乏キャパシタンス−電圧特性は接合領域に予め定められたドーププロフィールを与えることにより得られることができる。既知の均一又は超階段ドーププロフィールとは異なる予め定められたドーププロフィールを選択することにより、バラクタ素子の指数状のキャパシタンス−電圧特性が得られることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
狭いトーン間隔のバラクタスタック（ＮＴＳＶＳ）とも呼ばれる本発明による構成は既存の構成と比較して改良された性能を与える。２つのバラクタ素子は共通の陰極、または共通の陽極を使用して互いに接続されることができる。これはバラクタ回路構成で使用されることのできる制御電圧の種類（ＲＦ端子に関して正または負）を選択することを可能にする。この構成で使用されるバラクタ素子は同一のものであってもよい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
この実施形態によるバラクタ回路構成は制御ノードに接続される中心タップインピーダンスを具備し、中心アップインピーダンスは制御ノードと２つの各ＲＦ接続ノードとの間にベースバンド周波数成分に対する低インピーダンスパスを与える。基本波および高次の高調波周波数成分のための高インピーダンスパスも与えられることができる。低および高いインピーダンスの指示は考察下の周波数成分のバラクタ回路構成自体により提供されるインピーダンスを指している。これは均一なドープされたバラクタと比較して、変調された信号と狭いトーン間隔に対する高い線形性と高い同調範囲を有するバラクタ回路構成を生じる。さらにベースバンド周波数では高いインピーダンス状態は必要とされず、これを変調器、ミキサ、ダイナミック／適応整合ネットワークの構成に対してより適するものにする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
低インピーダンスパスはベースバンド周波数成分に対するバラクタ素子キャパシタンスにより提供されるインピーダンスよりも低いインピーダンスを有し、それはバラクタ回路装置の３次の相互変調歪の非常に効率的な抑制を可能にする。  
更に別の実施形態では、接合領域は片側の接合を具備し、バラクタ素子は例えばＮ（ｘ）＝Ｎ／ｘｍにより実質的に規定されたドーププロフィールが与えられており、Ｎ（ｘ）はｘの関数としての１次元におけるバラクタ素子のドープ濃度であり、ｘは接合からの距離であり、Ｎは予め定められたドープ濃度定数であり、ｍは指数係数であり、その指数係数は１．７＜ｍ＜２．３の範囲の値を有し、接合領域は距離ｘｌｏｗ（Ｎ（ｘｌｏｗ））のドープ濃度よりも低いドープ濃度Ｎｆｉｌｌを有する距離ｘｌｏｗよりも低い距離間隔の充填層を有している。これらの特性を有する充填層は接合位置に関してＮ／ｘ２ドープ対深さの関係を維持することを可能にする。充填層中の低いドープ濃度は目的とするダイオードの破壊電圧を下げずまたは必要な制御電圧を不必要に増加しないようにするため電界に対して低い影響力を行う。 
特に３次の相互変調が抑制される必要のあるＲＦ信号の変調用の電子回路設計では、このようなバラクタ素子は狭いトーン間隔信号が含まれるときでさえも有効に適用されることができる。 
ドーププロフィールが少なくとも間隔ｘｌｏｗ．．．ｘｈｉｇｈではＮ（ｘ）に実質的に等しく、ｘｌｏｗがｘｈｉｇｈよりも接合に近いという特性は実現可能な値のドープ濃度を有するプロフィールを得ることを可能にする（前述の式はｘ＝０では特異になる）。ｘｈｉｇｈとｘｌｏｗの比は有効なキャパシタンス同調範囲を規定している。 
バラクタ素子の接合領域は両側または二重側の接合であってもよい。この場合には指数特性を得ることはさらに複雑であるが、例えばより複雑なドーププロフィールを使用して多くの異なる方法で実現可能である。二重側接合の１例は例えば充填層に対する低いＰ型ドープの使用であり、ここでは通常のバラクタ動作は完全に空乏にされる。ドープ接合が動かされるけれども、このような構造では、結果的なＣ（Ｖ）特性は依然として電圧の所望の指数依存性を示す可能性があることに注意すべきである。
【国際調査報告】
2009517862.tif 000081
2009517862.tif 000082
2009517862.tif 000083