(57)【要約】２つのＰＭＯＳスイッチおよび２つのＮＭＯＳスイッチを含む、全波整流器（ＣＭＯＳブリッジ、２０５）が開示される。該整流器（２０５）は、極性保護に寄与するものであって、抵抗負荷を伴うが、並列接続された平滑コンデンサを伴うか否かに関わらず、単一のチップ上に統合されることに適している。該整流器は、自動車分野または医療分野などにおいて、整流作用を提供することおよび／または所望の供給電圧極性を保証することなどにも用いられ得る。例えば、網膜インプラントシステムまたは渦巻管インプラントシステムなどの移植可能な医療デバイスの一部であり得る。
2009500997.tif 000002
【特許請求の範囲】
【請求項１】
方形波の入力電圧を受ける第１および第２の入力端子と、
整流された直流出力電圧を提供する第１および第２の出力端子と、
該第１の入力端子と第１のノードとの間に結合された第１のスイッチであって、該第１のノードは該第１の出力端子に結合されている、第１のスイッチと、
該第２の入力端子と該第１のノードとの間に結合された第２のスイッチと、
該第１の入力端子と第２のノードとの間に結合された第３のスイッチであって、該第２のノードは該第２の出力端子に結合されている、第３のスイッチと、
該第２の入力端子と該第２のノードとの間に結合された第４のスイッチと
を備えている、整流器回路であって、
該入力電圧が第１の極性のときには、該第１のスイッチおよび該第４のスイッチが、制御され続け、該入力電圧が該第１の極性とは逆の第２の極性であるときには、該第２のスイッチおよび該第３のスイッチが、制御され続け、これによって該入力電圧の振幅に実質的に等しい振幅を有する出力電圧を提供する、整流器回路。
【請求項２】
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチおよび前記第４のスイッチは、ＭＯＳトランジスタである、請求項１に記載の整流器回路。
【請求項３】
前記第１のスイッチおよび前記第２のスイッチは、ＰＭＯＳトランジスタであり、前記第３のスイッチおよび前記第４のスイッチは、ＮＭＯＳトランジスタである、請求項２に記載の整流器回路。
【請求項４】
前記第１のスイッチおよび前記第４のスイッチは、前記第１の入力端子および前記第２の入力端子のうちの一方によって制御され、前記第２のスイッチおよび前記第３のスイッチは、該第１の入力端子および該第２の入力端子のうちの他の一方によって制御される、請求項３に記載の整流器回路。
【請求項５】
前記出力電圧は、抵抗とコンデンサとの並列負荷の組み合わせに対して提供される、請求項１に記載の整流器回路。
【請求項６】
前記並列負荷および前記整流器回路は、単一のチップ上に統合されている、請求項５に記載の整流器回路。
【請求項７】
前記出力電圧は、分離した並列コンデンサを伴わない抵抗負荷に対して提供される、請求項１に記載の整流器回路。
【請求項８】
前記抵抗負荷および前記整流器回路は、単一のチップ上に統合されている、請求項７に記載の整流器回路。
【請求項９】
請求項１に従った前記整流器回路を含む、極性保護回路。
【請求項１０】
請求項１に従った前記整流器回路を含む、移植される医療デバイス。
【請求項１１】
請求項１に従った移植される医療デバイスであって、該医療デバイスは網膜インプラントである、医療デバイス。
【請求項１２】
請求項１に従った移植される医療デバイスであって、該医療デバイスは渦巻管インプラントである、医療デバイス。
【請求項１３】
請求項１に従った前記整流器回路と、
第１の出力端子と第２の出力端子との間に結合された抵抗と容量との並列負荷の組み合わせと
を備えている、チップ。
【請求項１４】
前記負荷は、シグナルプロセッサを含む、請求項１３に記載のチップ。
【請求項１５】
請求項１に従った前記整流器回路と、
分離した並列コンデンサを伴わない、第１の出力端子と第２の出力端子との間に結合された抵抗負荷と
を備えている、チップ。
【請求項１６】
前記負荷は、シグナルプロセッサを含む、請求項１５に記載のチップ。
【請求項１７】
整流する方法であって、該方法は、
第１の入力端子と第２の入力端子との間に方形波入力信号を印加することであって、第１のスイッチは、該第１の入力端子と第１のノードとの間に結合され、第２のスイッチは、該第２の入力端子と該第１のノードとの間に結合され、該第１のノードは、第１の出力端子に結合され、第３のスイッチは、該第１の入力端子と第２のノードとの間に結合され、第４のスイッチは、該第２の入力端子と該第２のノードとの間に結合され、該第２のノードは、第２の出力端子に結合されている、印加すること
を包含し、
該第１のスイッチおよび該第４のスイッチは、該入力信号が第１の極性であるときに制御され続け、該第２のスイッチおよび該第３のスイッチは、該入力信号が該第１の極性とは逆の第２の極性であるときに制御され続け、その結果として、該第１および第２の出力端子は、該入力電圧の振幅に実質的に等しい振幅を有する、整流された直流電圧を提供する、方法。
【請求項１８】
前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチおよび前記第４のスイッチは、ＭＯＳトランジスタである、請求項１７に記載の方法。
【請求項１９】
前記第１のスイッチおよび前記第２のスイッチは、ＰＭＯＳトランジスタであり、前記第３のスイッチおよび前記第４のスイッチは、ＮＭＯＳトランジスタである、請求項１８に記載の方法。
【請求項２０】
前記第１のスイッチおよび前記第４のスイッチは、前記第１の入力端子および前記第２の入力端子のうちの一方によって制御され、前記第２のスイッチおよび前記第３のスイッチは、該第１の入力端子および該第２の入力端子のうちの他の一方によって制御される、請求項１９に記載の方法。
【請求項２１】
前記出力電圧は、抵抗と容量との並列負荷の組み合わせに対して提供される、請求項１７に記載の方法。
【請求項２２】
前記出力電圧は、分離した並列コンデンサを伴わない、抵抗負荷に対して提供される、請求項１７に記載の方法。
【請求項２３】
前記スイッチが制御され続けた後の一定期間、前記入力端子から前記入力信号を切断することをさらに含む、請求項１７に記載の方法。
【請求項２４】
前記方形波入力信号は、非周期的である、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流器回路に関し、より具体的には、ＣＭＯＳ全波整流器回路に関する。
【背景技術】
【０００２】
一般的に、整流器は、交流から直流への電圧の変換に用いられる。ダイオードブリッジ１０５を含む、従来の全波整流器が、図１において示される。ダイオードブリッジ１０５は、非線形二ポートデバイスとして見なされ、入力電圧ｕ１（ｔ）、出力電圧ｕ２（ｔ）、および４つのダイオード１０１、１０２、１０３および１０４を含む。概して、出力ポートは、負荷１０６に接続される。負荷１０６が単に抵抗型負荷１０７である場合には、入力電圧ｕ１（ｔ）の符号は、整流器１０５を通る電流経路、すなわち、電流がダイオード１０１および１０２を通って流れているか、またはダイオード１０３および１０４を通って流れているかを限定する。しかし、負荷１０７を通る電流は、両方の場合において、同一の方向を有する。結果的に生じる電圧ｕ２（ｔ）は、
【０００３】
【数１】
2009500997.tif 000003
によって与えられ、ここで、ｕＤは、１つのダイオードによる電圧降下を意味する。一般的な不利益として、負荷１０７による電圧降下は、入力電圧差｜ｕ１（ｔ）｜の全振幅ではなく、２ｕＤ、すなわち２つのダイオードによる電圧降下（通常は１．４ｖ）によって減少させられる。低電力のアプリケーションにとっては、ダイオード電圧は、回路の全体的な電力消費に大いに寄与し得る。
【０００４】
図１に示されるダイオードブリッジは、供給電圧の生成のために頻繁に用いられる。この場合において、負荷は、抵抗１０８（複雑な電子回路の電力消費を代表する）および並列に接続された平滑コンデンサ１０９であり得る。入力信号ｕ１（ｔ）の所与の周波数に対して、コンデンサ１０９は、通常は十分に大きなものが選択されることによって、ほぼ一定の供給電圧ｕ２（ｔ）を保証する。
【発明の開示】
【課題を解決するための手段】
【０００５】
整流器および整流方法は、ダイオードとは対照的なスイッチを用いて有利に実装される、ブリッジを含む。該スイッチは、ＭＯＳトランジスタであり得、それに限定されない。そのような整流器は、例えば医療分野または自動車分野などの幅広くさまざまな用途において用いられ得る。
【０００６】
本発明の実施形態に従って、整流器回路が提供され、該整流器回路は、方形波入力電圧を受けるための第１および第２の入力端子と、整流された直流出力電圧を提供する第１および第２の出力端子とを含む。第１のスイッチは、第１の入力端子と第１のノードとの間に結合され、第１のノードは、第１の出力端子に結合される。第２のスイッチは、第２の入力端子と第１のノードとの間に結合される。第３のスイッチは、第１の入力端子と第２のノードとの間に結合され、第２のノードは、第２の出力端子に結合される。第４のスイッチは、第２の入力端子と第２のノードとの間に結合される。第１のスイッチおよび第４のスイッチは、入力電圧が第１の極性であるときに制御され続ける。第２のスイッチおよび第３のスイッチは、入力電圧が第１の極性とは逆の第２の極性であるときに制御され続け、それによって入力電圧の振幅に実質的に等しい振幅を有する出力電圧を提供する。
【０００７】
本発明の関連した実施形態に従って、第１のスイッチ、第２のスイッチ、第３のスイッチおよび第４のスイッチは、ＭＯＳトランジスタであり得る。例えば、第１のスイッチおよび第２のスイッチは、ＰＭＯＳトランジスタであり得、第３のスイッチおよび第４のスイッチは、ＮＭＯＳトランジスタであり得る。第１のスイッチおよび第４のスイッチは、第１の入力端子および第２の入力端子のうちの一方によって制御され得、第２のスイッチおよび第３のスイッチは、第１の入力端子および第２の入力端子のうちの他の一方によって制御され得る。抵抗と容量との並列負荷の組み合わせは、第１と第２の出力端子の間の整流器回路に結合され得る。または、抵抗負荷は、分離した並列コンデンサを伴わずに、第１と第２の出力端子の間の整流器回路に結合され得る。負荷および整流器回路の両方は、単一のチップ上に統合され得る。回路は、所望の供給電圧極性を保証するために用いられ得る。
【０００８】
本発明の別の実施形態に従って、極性保護回路は、上述の実施形態の整流器回路を含む。別の実施形態に従って、移植される医療デバイス、例えば網膜インプラントまたは渦巻管インプラントは、上述の実施形態の整流器回路を含む。本発明のさらに別の実施形態に従って、チップは、上述の実施形態の整流器回路および第１と第２の出力端子の間に結合された抵抗と容量との並列負荷の組み合わせの両方を含む。または、負荷は、分離した並列コンデンサを伴わない、抵抗負荷であり得る。負荷は、シグナルプロセッサを含み得る。
【０００９】
本発明のさらに別の実施形態に従って、整流の方法が提示される。該方法は、第１の入力端子と第２の入力端子との間に方形入力信号を印加することを含む。第１のスイッチは、第１の入力端子と第１のノードとの間に結合され、第２のスイッチは、第２の入力端子と第１のノードとの間に結合される。第１のノードは、第１の出力端子に結合される。第３のスイッチは、第１の入力端子と第２のノードとの間に結合され、第４のスイッチは、第２の入力端子と第２のノードとの間に結合される。第２のノードは、第２の出力端子に結合される。第１のスイッチおよび第４のスイッチは、入力信号が第１の極性であるときに制御され続け、第２のスイッチおよび第３のスイッチは、入力信号が第１の極性とは逆の第２の極性であるときに制御され続け、それによって第１と第２の出力端子は入力電圧の振幅に実質的に等しい振幅を有する出力電圧を提供する。
【００１０】
本発明の関連した実施形態に従って、第１のスイッチ、第２のスイッチ、第３のスイッチおよび第４のスイッチは、ＭＯＳトランジスタであり得る。第１のスイッチおよび第２のスイッチは、ＰＭＯＳトランジスタであり得、第３のスイッチおよび第４のスイッチは、ＮＭＯＳトランジスタであり得る。第１のスイッチおよび第４のスイッチは、第１の入力端子および第２の入力端子のうちの一方によって制御され得、第２のスイッチおよび第３のスイッチは、第１の入力端子および第２の入力端子のうちの他の一方によって制御され得る。該方法は、第１と第２の出力端子の間の抵抗と容量の並列負荷の組み合わせに結合されることをさらに含み得る。または、該方法は、分離した並列コンデンサを伴わずに、第１と第２の出力端子の間に抵抗負荷を結合することをさらに含み得る。更なる実施形態において、スイッチが制御され続けた後の一定期間、入力信号が、入力端子から切断され得る。
【発明を実施するための最良の形態】
【００１１】
例示的な実施形態において、整流器は、スイッチを用いて実装されるブリッジを含む。スイッチは、例えばＣＭＯＳトランジスタであり得る。例示的な実施形態の詳細は、以下に論じられる。
【００１２】
図２は、本発明の例示的な実施形態に従った、さまざまな負荷を有するＣＭＯＳブリッジを示す、模式図である。図２において示されるトランジスタの配列は、入力電圧ｕ１（ｔ）および出力電圧ｕ２（ｔ）を有する非線形二ポートデバイス２０５を表す。図１のダイオードブリッジと比較すると、４つのダイオードは、４つのトランジスタ、すなわち２つのＰＭＯＳトランジスタ２０１および２０３、ならびに２つのＮＭＯＳトランジスタ２０２および２０４によって置換され、これらは、オン／オフスイッチとして動作される。理解されるべきは、さまざまな実施形態において、ＭＯＳトランジスタは、例えば電気的、機械的、生物学的、または自然の分子などであり得る、他の種類のスイッチング技術によって置換され得、本発明は、ＭＯＳ技術に限定されないということである。
【００１３】
図２において示されるように、二ポートデバイス２０５の出力端子２１１および２１２は、負荷２０６に接続され得る。負荷２０６は、例えば、抵抗負荷２０７または容量性負荷２０９と並列の抵抗負荷２０８であり得る。二ポートデバイス２０５および負荷２０６の両方は、単一チップ上に有利に統合され得る。例えば、二ポートデバイス２０５は、他の回路網、例えばシグナルプロセッサ、二ポートデバイス２０５、および単一チップ上に統合されたシグナルプロセッシング回路網と電気的に結合され得る。
【００１４】
トランジスタのゲートは、入力電圧レールに直接的に接続され得る。純粋な抵抗負荷２０７およびトランジスタの理想的なスイッチング性能を想定すると、以下の条件が満たされる。
【００１５】
【数２】
2009500997.tif 000004
式中、電圧ｕＴＨＲは、ＭＯＳ閾値電圧を意味し、ここで、ＰＭＯＳおよびＮＭＯＳトランジスタの両方に対して等しいものと想定される。ｕ１（ｔ）≧ｕＴＨＲに対して、トランジスタ２０１および２０２は、スイッチが入れられ（低インピーダンス）、ここで、トランジスタ２０３および２０４は、スイッチが切られる（高インピーダンス）。逆に、ｕ１（ｔ）≦−ｕＴＨＲに対して、トランジスタ２０３および２０４が、スイッチが入れられ、トランジスタ２０１および２０２が、スイッチが切られる。故に、オーム負荷の特別な場合において、図２のＣＭＯＳブリッジは、図１のダイオードブリッジに類似した全波整流器を表す。ここでは、全ての入力電圧振幅が、負荷２０７に印加され、ダイオードの電圧降下による減少は、全くないことに留意されたい。一般的に、ＭＯＳ閾値電圧は、ｕＴＨＲ〜０．７Ｖである。
【００１６】
図２におけるブリッジの実装に対して、標準的なＣＭＯＳ技術が用いられ得る。例えば、Ｎウェル技術を用いて、Ｐシリコン基板材料が、負の電位２１１に接続され、Ｎウェルが、出力ポートの正の電位２１２に接続される。さまざまな実施形態において、４つのトランジスタは、十分に大きなものであることによって、スイッチオンの状態の間の小さな電圧降下を保証する。これらの電圧降下が、大きすぎる（通常は約０．７Ｖよりも大きい）場合には、寄生基板ＰＮダイオードが導電性となり、例えば二ポート２０５および負荷２０６の両方を含むチップの動作に逆の影響を及ぼす。
【００１７】
正弦波入力電圧を想定すると、図２におけるＣＭＯＳブリッジ２０５は、全種類の負荷に対しては整流器として十分には作動しない。この理由は、ダイオードとは対照的に、オン状態において動作されるトランジスタは、両方向における電流の流れを可能にするからである。例えば、負荷２０６が、抵抗２０８と並列の平滑コンデンサ２０９とから成る場合には、コンデンサは、スイッチターンオン状態において、トランジスタを介して部分的に放電される。ｕ１（ｔ）＞ｕＴＨＲを想定すると、トランジスタ２０１および２０２は、スイッチが入れられ、この状況において、電圧ｕ２（ｔ）は、単純に入力電圧ｕ１（ｔ）に従う。これは、コンデンサ２０９が、抵抗２０８を介してだけではなく、入力ラインを介しても放電されることを意味する。しかし、ダイオード２１０が、抵抗２０８およびコンデンサ２０９と直列に接続される場合には、真の整流器特性が、再び取得される。図１のダイオードブリッジと比較しての利点は、２つではなく、１つのダイオードの電圧降下だけが現われることである。
【００１８】
図３は、本発明の実施形態に従った、正方形波または方形波の入力信号を有するが、それらに限定されることのない、使用のためのＣＭＯＳブリッジ３０２を示す模式図である。図３において示されるように、入力電圧が正弦波ではなく、２つのレベル±Ｕ１を有する正方形波または方形波３０１である場合には、ＣＭＯＳブリッジ３０２は、追加のダイオードを用いることなく、全波整流器として動作され得る。これは、負荷が、抵抗３０４とコンデンサ３０３とから成る場合にも然りである。この場合において、出力電圧は、ｕ２（ｔ）〜Ｕ１である。抵抗３０４は、複雑な電子回路の出力消費を表し得る。
【００１９】
図３は、実施形態に印加された正方形波信号を示すが、入力が有用であるためには、より一般的な方形波信号であり得る。方形波入力信号の一般的な場合において、実施形態は、必ずしも出力コンデンサ３０３などの分離した容量性構成要素を要求し得ることはなく、その結果として、出力容量のみが、構成要素およびリードからの比較的に小さな寄生容量であり得る。
【００２０】
さらに、図３において示される回路に対して、入力端子が、該入力端子の間で高インピーダンスを有する場合には、それらが接続されていないとき、ブリッジ回路は、そのままのロジック状態で安定し続けるという興味深い特性を有し得る。例えば、図４において示されるように、＋５ｖの直流入力が、「活動」と左側に名称を付けられた期間に入力端子に印加される。次いで、同一の＋５ｖの直流が、出力端子に送られ、出力抵抗３０４および出力コンデンサ３０３に及ぶ。入力信号は、次いで入力端子から切断されると想定すると、回路の左上のＰＭＯＳスイッチおよび右下のＮＭＯＳスイッチは、低インピーダンス状態に留まり、また、抵抗３０４とコンデンサ３０３とのＲＣ時定数が十分に大きなものであると仮定すると、加えられた電圧は、コンデンサ３０３に依存して＋５ｖの直流で浮動し続ける。同一のことが、第２の活動および浮動期間中に、図４の右側で逆に起こり得る。これは、一部の状況、例えば比較的短い活動期間中に入力信号を印加し、続く非活動期間中に回路を浮動させることが可能であり得るという、低電力の印加において有用な特性であり得る。そのような活動と浮動期間とを有する信号は、必ずしも周期的である必要はなく、一部の適用において、データ信号などの非周期的信号であり得る。
【００２１】
上述の実施形態におけるＣＭＯＳブリッジは、幅広いさまざまな用途において有利に用いられ得る。例えば、ＣＭＯＳブリッジは、様々な分野、例えば、限定するものではないが、自動車分野または医療分野などにおいて、整流作用を提供することおよび／または所望の供給電圧極性を保証することに用いられ得る。例えば、そのようなＣＭＯＳブリッジを含むチップは、網膜インプラントシステムまたは渦巻管インプラントシステムなどの移植可能な医療デバイスの一部であり得る。実施形態はまた、そのような回路を、直流電源への入力の任意の接続を極性に関係なく可能にする極性保護回路のための基礎として用いることを含み得る。
【００２２】
本発明のさまざまな例示的な実施形態が開示されたが、本発明の真の範囲から逸脱することなく、さまざまな変更および修正がなされ得ることを、当業者は明確に理解するべきである。
【図面の簡単な説明】
【００２３】
【図１】図１は、さまざまな負荷を有する全波ブリッジ整流器（従来技術）を示す模式図である。
【図２】図２は、本発明の例示的な実施形態に従った、さまざまな負荷を有するＣＭＯＳブリッジを示す、模式図である。
【図３】図３は、本発明の実施形態に従った、正方形波の入力信号に対する、供給電圧の生成ためのＣＭＯＳブリッジを示す模式図である。
【図４】図４は、本発明の一実施形態に従った、活動および浮動期間を有する方形波入力信号を示す。
【図１】
2009500997.tif 000005
【図２】
2009500997.tif 000006
【図３】
2009500997.tif 000007
【図４】
2009500997.tif 000008
【国際調査報告】
2009500997.tif 000009
2009500997.tif 000010
2009500997.tif 000011