(57)【要約】  本発明の１つの態様は、集積回路（ＩＣ）（４００ｂ）を提供する。ＩＣは、トランジスタ（４１０ｂ）及びコンタクトヒューズ（４２２ｂ）を含む。コンタクトヒューズは各々導電層（４２４ｂ）を含み、錐体形コンタクト（４２６ｂ）は、導電層に接触する狭い端部と、導電層上に配置される第１の金属層（４２７ｂ）とを有する。錐体形コンタクトの広い端部は第１の金属層に接触する。錐体形コンタクトは、約１．２以上である、狭い端部に対する広い端部の開口の比を有する。コンタクトヒューズは各々、第１の金属層上に配置されて接触するヒートシンク（４３２ｂ）を更に含む。【選択図】図４Ａ
2009535822.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に配置された導電層と、
前記導電層に接触する狭い端部を有する錘台形コンタクトと、
前記導電層の上に配置された第１の金属層と、
を備え、前記錘台形コンタクトの広い端部が前記第１の金属層に接触し、前記錘台形コンタクトの狭い端部に対する広い端部の幅比が、約１．２以上である、
ことを特徴とする半導体デバイス。
【請求項２】
前記導電層、前記錘台形コンタクト、及び第１の金属層がコンタクトヒューズを含む、
請求項１に記載のデバイス。
【請求項３】
前記第１の金属層の上に配置され且つ接触しているヒートシンクを更に備える、
請求項１又は２に記載のデバイス。
【請求項４】
前記ヒートシンクがいかなる上にある層又は構造体にも接続されていない、
請求項３に記載のデバイス。
【請求項５】
第２の金属層が前記導電層上に配置され、コンタクトが該第２の金属層と前記導電層とを接続し、該コンタクトの端部対端部の幅比が１．２よりも大きい、
請求項１又は２に記載のデバイス。
【請求項６】
前記半導体デバイスが、複数のコンタクトヒューズを備えた集積回路であり、
半導体基板上に配置され、その一部が前記コンタクトヒューズの切断を制御するように構成されているトランジスタと、
前記トランジスタ及び前記コンタクトヒューズの上に配置された誘電層と、
前記誘電層内及びその上に形成され、前記トランジスタ及び前記コンタクトヒューズに接触する相互接続部と、
を更に備える、
請求項２に記載のデバイス。
【請求項７】
前記相互接続が、端部対端部の幅比が約１．０のコンタクトプラグ又はバイアを含む、
請求項６に記載のデバイス。
【請求項８】
半導体デバイスを製造するための方法であって、
半導体基板上に導電層を形成する段階と、
前記導電層の上に配置された誘電層において、狭い端部が前記導電層に接触し且つ該狭い端部に対する広い端部の幅比が約１．２以上であるように錘台形コンタクトプラグを形成する段階と、
前記錘台形コンタクトの広い端部が接触するように、前記誘電層上に第１の金属層を形成する段階と、
を含む方法。
【請求項９】
前記導電層、前記錘台形コンタクト、及び第１の金属層がコンタクトヒューズを含む、
請求項８に記載の方法。
【請求項１０】
前記第１の金属層の上に且つ接触した状態でヒートシンクを形成する段階を更に含む、
請求項８又は９に記載の方法。
【請求項１１】
前記ヒートシンクが上にある金属層又は構造体に接続されていない、
請求項１０に記載の方法。
【請求項１２】
集積回路（ＩＣ）であって、
半導体基板上に配置されたトランジスタと、
前記トランジスタの一部に接続され、且つ切断を制御するように構成されたコンタクトヒューズと、
前記半導体基板上に配置された導電層と、
前記導電層に接触する狭い端部を有する錘台形コンタクトと、
前記導電層上に配置された第１の金属層と、
を備え、
前記錘台形コンタクトの広い端部が前記第１の金属層と接触し、前記錘台形コンタクトが約１．２以上である前記狭い端部に対する広い端部の開口の比を有し、
前記集積回路が更に、
前記第１の金属層の上に接触して配置され、上にある金属層又は構造体に接続されていないヒートシンクと、
前記トランジスタ及び前記コンタクトヒューズの上に配置された誘電層と、
前記誘電層内及びその上に形成され且つ前記トランジスタに接触し、約１：１の端部対端部の幅比を有するコンタクトプラグ又はバイアを含む相互接続部と、
を備える、
ことを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体デバイスに関し、より具体的にはコンタクトヒューズの信頼性が向上した半導体デバイスに関する。
【背景技術】
【０００２】
半導体製造業内における品質、生産性、及び製品歩留まりの向上の追求は、継続した試みである。このために、半導体製造業では、メイン回路から動作不能な又は欠陥のあるメモリもしくは他の回路を「トリミング」又は電気的に除去することによって、動作歩留まりを改善する技術が開発されてきた。このような場合には、集積回路はまた、冗長メモリアレイ又は回路を含み、これらは、欠陥部分が検出されたときに集積回路設計に電気的に組み込むことができるようにレイアウトされている。所与のメモリブロックに欠陥がある場合には、当該ブロックは、メイン回路から欠陥のある構成部品を電気的に切り離すヒューズ又はヒューズのグループを使用することにより、メイン回路から電気的に「トリミング」又は電気的に除去することができる。欠陥のあるメモリブロック又は回路が検出されると、関連のある１つ又は複数のヒューズが切断されて開放構成になり、欠陥のあるメモリ又は回路が、回路から電気的に除去されるようになる。
【０００３】
この目的を達成する１つの手法は、ポリ半導体ｅ−ｆｕｓｅを使用することに基づく。従来のポリ半導体ｅ−ｆｕｓｅは通常、極狭ネック領域を有し且つ単一のタイプのドーパントがドープされたポリシリコン本体からなる。こうした従来のデバイスで使用されるドーパントは、ヒ素又はリン、及び多くの場合両方が使用されるようなＮ型ドーパントであり、ポリｅ−ｆｕｓｅ上で良好な金属シリサイド化を得ることが必要とされる。ポリシリコンｅ−ｆｕｓｅは、開放又は切断されたときに、欠陥のある構成要素をメイン回路から切り離すように回路内に位置付けられる。次いで、論理アルゴリズムを用いて、データストリームを冗長メモリブロック又は回路に配向する。ヒューズは、極狭ネック領域内の導電層が溶融するように、ポリシリコンｅ−ｆｕｓｅに比較的高い電圧を印加することによって切断される。ほとんどの場合、ポリシリコンｅ−ｆｕｓｅの下にある本体部分はまた、ポリシリコンｅ−ｆｕｓｅの２つの部分が互いに完全に物理的に分離されるように切断される。
【０００４】
しかしながら、場合によっては、ヒューズの本体部分は、物理的に分離されておらず、又は、ヒューズが正常に切断された場合には、ポリシリコンは、熱的及び物理的応力により移動し、ヒューズを越えて導電経路を再確立することができる。このことは、いずれの場合においてもポリシリコンｅ−ｆｕｓｅが依然として導電性であり、これによりトリミング効果が機能しなくなるので、問題となる可能性がある。
【０００５】
これらのポリｅ−ｆｕｓｅに関連する問題を回避するために、半導体製造業ではコンタクトヒューズの使用に転向した。コンタクトヒューズは、ポリｅ−ｆｕｓｅのような狭いネック領域を含まない、幅広のポリシリコン本体の使用を採用している。更に、これらは、ポリシリコンの領域を切断するのではなく、ポリシリコンに接触するコンタクトが切断される点で相違している。その上、コンタクトヒューズの歩留まりは極めて高く、従来のポリシリコンｅ−ｆｕｓｅよりも遙かに良好であり、これもまた不利な点である。これらのヒューズの僅かな比率で、コンタクトは、通常は銅相互接続部に接続されているヒューズ上部近傍で切断される場合がある。こうした場合、ヒューズ切断は、銅を遊離することになり、その結果、銅は、誘電材料及びポリヒューズ本体に移動し、電気作動バイアス下で隣接する構造に対する導電経路を生成することができる。遊離銅は、デバイスの信頼性を有意に劣化させる。これにより、電気的接続が所定位置で保持することが可能になり、デバイス内のヒューズの信頼性が低下する。
【０００６】
従って、現在のデバイスに付随する欠点を回避する半導体デバイスが必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明は、１つの実施形態において、半導体基板の上に配置された導電層と、導電層に接触する狭い端部を有する錘台形コンタクトとを備える半導体デバイスを提供する。デバイスは更に、導電層の上に配置された第１の金属層を備え、錘台形コンタクトの広い端部が前記第１の金属層に接触する。錘台形コンタクトの狭い端部に対する広い端部の開口の比が約１．２以上である。
別の実施形態において、本発明は、半導体基板の上に配置された導電層と、コンタクトヒューズの上に配置された第１の金属層と、１の金属層の上に接触して配置されたヒートシンクとを備える半導体デバイスを提供する。
更に別の実施形態において、本発明は、半導体デバイスを製造する方法を提供する。この実施形態において、本方法は、半導体基板上に導電層を形成する段階と、導電層と接触して錘台形コンタクトの狭い端部を配置する段階と、導電層の上に第１の金属層を形成する段階とを含む。錘台形コンタクトの広い端部は、第１の金属層と接触し、錘台形コンタクトの狭い端部に対する広い端部の開口の幅比は約１．２以上である。
別の実施形態において、半導体デバイスは、集積回路（ＩＣ）として構成される。ＩＣは、半導体基板上に配置されたトランジスタと、トランジスタの一部に接続されたコンタクトヒューズとを備える。トランジスタの一部は、コンタクトヒューズの切断を制御するよう構成される。コンタクトヒューズは各々、半導体基板上に配置された導電層と、導電層に接触する狭い端部を有する錘台形コンタクトと、導電層上に配置された第１の金属層とを備える。錘台形コンタクトの広い端部は、第１の金属層に接触し、錘台形コンタクトは約１．２以上である狭い端部に対する広い端部の開口の比を有する。コンタクトヒューズは各々、第１の金属層上に接触して配置されたヒートシンクを更に含む。ヒートシンクは、上にある金属層又は構造体には接続されていない。誘電層は、トランジスタ及びコンタクトヒューズ上に配置され、相互接続部は、トランジスタに接触する誘電層内及びその上に配置される。トランジスタに接触する相互接続部は、約１：１の端部対端部の幅比を有するコンタクトプラグ又はバイアを含む。
【発明を実施するための最良の形態】
【０００８】
図１Ａは、トランジスタ１０５及びコンタクトヒューズ１１０を含む本発明の半導体デバイス１００ａの１つの実施形態を示している。トランジスタ１０５及びコンタクトヒューズ１１０は、ウェーハなどの半導体基板１１５上に形成される。基板１１５は、シリコン、シリコンゲルマニウム、又はガリウムヒ素などの従来の材料を含むことができる。基板１１５上に活性層１２０が配置される。活性層は、基板１１５のドープされた部分とすることができ、又は、エピタキシャル層のような別個に堆積しドープされた層であってもよい。トランジスタ１０５は、分離構造部１２５、ソース／ドレイン１３０、及びシリサイドコンタクト１３５を備え、これらは活性層１２０内に形成される。他の実施形態では、ソース／ドレイン１３０は、活性層１２０の上部に形成することができる。
【０００９】
プリメタル誘電体（ＰＭＤ）層又は層間誘電層１４０が、トランジスタ１１５及びコンタクトヒューズ１１０上に配置される。コンタクト１４５は、コンタクトプラグ及びバイアの一方又は両方を含み、ソース／ドレイン１３０及びトランジスタ１１５を、銅で構成することができる金属配線１５０ａ〜１５０ｃに接続する。コンタクトヒューズ１１０は、コンタクト１４５とは異なるコンタクト構造を有する。コンタクトヒューズ１１０は、コンタクトヒューズ本体１６０の一方端に配置され、コンタクトヒューズ本体１６０を金属配線１５０ｄに接続する錐台形コンタクト１５５を備える。錐台形コンタクト１５５は、コンタクト１５５と関連付けることができるあらゆる障壁層又は配線を含む。図示の実施形態では、これらの障壁層又は配線は、簡単にするために図示していないが、別の実施形態では存在することができる。本明細書で使用する用語「錐台形」とは、一方端から他端に向けて断面の大きさが増大するあらゆる幾何学的形状を含み、従って、円錐形状だけに限定されない。コンタクトヒューズ１１０は更に、コンタクトヒューズ本体１６０の反対側の端部に配置され、コンタクトヒューズ本体１６０を金属配線１５０ｅに接続する別のコンタクト１６５を含む。図示の実施形態では、コンタクト１６５は錐台形状ではないが、別の実施形態では錐台形状であってもよい。
【００１０】
錐台形コンタクト１５５の広い端部では、金属配線１５０ｃに接触する点での抵抗が小さくなり、狭い端部では抵抗が大きくなる。広い端部の方が抵抗がより小さいので、コンタクトヒューズ１１０は、狭い端部に隣接し且つ金属配線１５０ｃから離れた位置で切断する可能性が高くなる。これは、遊離銅の形成を低減し、従来のコンタクトヒューズ構造に付随する欠点を排除することができる。
【００１１】
図１Ｂは、本発明の半導体デバイス１００ｂの別の実施形態を示す。この実施形態は、図１Ａの実施形態（同様の参照符号が付けられている）と同様の構成要素の多くを含むことができる。しかしながら、この特定の実施形態では、コンタクトヒューズ１１０は、１つ又はそれ以上のコンタクト１７２により金属配線１５０ｄに熱的に結合されるヒートシンク１７０を含む。コンタクトヒューズ１１０は、コンタクト１７５がいずれも錐台形状ではない場合が図示されているが、上記で議論した錐台形のコンタクトは、この実施形態で存在してもよい点は理解されたい。ヒートシンクは、金属配線１５０ｄから熱を取り出し、金属配線１５０ｄに接触するコンタクト１７５の端部近くで熱が蓄積するのを防ぐ。この熱の低減により、コンタクト１７５が導電層１６０近くで且つ金属配線１５０から離れた位置で切断する可能性が高くなる。これは、遊離銅の形成を低減し、従来のコンタクトヒューズ構造に付随する欠点を排除することができる。次に、図１Ａ及び１Ｂに示すデバイスを形成する実施形態について議論する。
【００１２】
図２Ａは、図１Ａのデバイス１００ａの製作方法におけるステップを示している。図２Ａでは、トレンチ分離構造部１２５並びにウェル２１０ａ及び２１０ｂが形成された後、誘電層２０５が活性層１２０の上に形成されている。トレンチ分離構造部１２５は、酸化物で充填することができ、酸化物ライナも含むことができる。ウェル２１０ａ及び２１０ｂは、従来の方式でｎ型ドーパント又はｐ型ドーパントでドープすることができ、これらは同じ様にドープしても、又は異なるようにドープしてもよい。誘電層２０５は、トランジスタ領域２０６及びコンタクトヒューズ領域の両方の上に延びることができる。誘電層２０５は、酸化物のような熱的に成長する高品質の層とすることができる。他の実施形態では、誘電層２０５は、金属／酸化物又は窒素／酸化物などのスタック構造を含むことができる。従来のプロセス及び材料を用いてこれらの構成要素を形成することができる。
【００１３】
図２Ａはまた、誘電層２０５の上に配置された電極層２１２を示している。１つの実施形態において、電極層２１２は、ポリシリコン又は金属シリサイドから構成することができ、これは、一面を覆うようにしてウェーハの少なくとも実質的に一部上に堆積される。或いは、電極層２１２の組成は、コンタクトヒューズ領域２０７ではなくトランジスタ領域２０６で異なるようにすることができる。例えば、多くの製造業者は、トランジスタに金属電極又は金属シリサイド電極を利用し始めている。こうした実施形態では、コンタクトヒューズ領域２０７は、金属又は金属シリサイド電極の形成の間はマスクされる可能性がある。トランジスタ領域２０６における電極層２１２の一部は、コンタクトヒューズ領域２０７におけるポリシリコンの堆積中はマスクされる。しかしながら、図示の実施形態では、電極層２１２は、トランジスタ領域２０６とコンタクトヒューズ領域２０７の両方で同じ組成を有する。従来のプロセス及び材料を用いて、電極層２１２を堆積することができる。
【００１４】
電極層２１２は、適切にマスクされ、ドーパント打ち込み又は拡散プロセス２１４を受ける。マスキング段階はここでは図示していないが、電極層２１２及び選択された打ち込み部の所望の部分を露出するように、電極層２１２がマスクされる点は理解されたい。電極層２１２の露出部分は、ホウ素などのｐ型ドーパント、或いはヒ素又はリンなどのｎ型ドーパントのいずれかでドープし、電極層２１２を導電性にすることができる。このドーピングにより、ＮＭＯＳ又はＰＭＯＳ構造をもたらすことができる。コンタクトヒューズ領域２０７における電極層の一部は、ｎ型ドーパント又はｐ型ドーパントでドープすることができる。注入濃縮を含む従来の打ち込み又は拡散プロセスを利用して、電極層２１２をドープすることができる。注入濃縮は、電極層２１２に所望の導電性を与えるのに十分であることが必要となる。
【００１５】
図２Ｂは、トランジスタ並びにコンタクトヒューズ領域２０６及び２０７における電極の形成に使用されるマスク層２１６の堆積及びパターン形成後の図２Ａのデバイス１００ａを示している。マスク層２１６は、従来のフォトレジスト材料とすることができ、フォトリソグラフィ又は画像転送技術などの従来のリソグラフィ技術を用いてパターンを形成することができる。
【００１６】
図２Ｃは、ゲート構造２１８及び導電層２２０をもたらすパターン形成後の図２Ｂのデバイス１００ａを示す。化学エッチングを用いて、パターン形成されたマスク層２１６の周辺の外側にある電極層２１２及び誘電層２０５を除去することができる。パターン形成後、マスク層２１６は、プラズマエッチング法などの従来のプロセスにより除去することができる。導電層２２０は、従来のポリｅ−ｆｕｓｅとは異なるように構成される。従来のポリｅ−ｆｕｓｅは通常、ポリシリコン本体を切断させる極狭本体領域を含んでいた。導電層２２０は狭領域を含む場合があるが、当該領域は、ポリシリコン本体を切断させるほど狭くはない。これとは反対に、その幅は、ポリシリコン本体ではなくコンタクトを切断させるのに十分である。
【００１７】
図２Ｄは、フォトレジスト２２１の堆積及びパターン形成後の図２Ｃのデバイス１００ａを示している。フォトレジスト２２１は、トランジスタ領域２０６を露出させ、コンタクトヒューズ領域２０７を保護するようにパターン形成される。次いで、デバイス１００ａは、ドープ打ち込みプロセス２２２を受け、ゲート構造部２１８に隣接した任意選択の低ドープドレイン（ＬＤＤ）延長部２２４を形成する。ある実施形態において、ＬＤＤ延長部２２４は存在しなくてもよい。延長部２２４は、ゲート構造２１８に隣接して形成することができ、従来のプロセス及びドープ濃縮を利用して、フォトレジスト及び延長部２２４を堆積しパターン形成することができる。
【００１８】
図２Ｅは、簡潔にするために詳細には図示又は議論していない幾つかの中間作製ステップ後の図２Ｄのデバイス１００ａを示している。これらのステップは、基本トランジスタ２２６及び導電層２２８を完成させる。延長部２２４の形成後、ゲート構造２１８及び導電層２２０の両方の上に酸化物スペーサ２３０が形成される。酸化物スペーサ２３０は、図示のようなスタックされた構造体とすることができ、或いは、単一の層から構成してもよい。１つの実施形態において、酸化物スペーサ２３０は、酸化物或いは酸化物と窒素をＣＶＤ又はＰＶＤ堆積することによって形成することができ、その後、異方性エッチングを行う。酸化物スペーサ２３０の形成後、フォトレジスト材料が堆積され、トランジスタ２２６を露出させ且つ導電層２２８を保護するようにパターン形成される。ソース／ドレイン打ち込み又は拡散プロセスを行い、ソース／ドレイン２３２を形成する。次いで、ソース／ドレイン２３２内及びゲート電極層２３２（図示せず）の上部にシリサイドコンタクト２３４を形成することができる。従来の材料、プロセス、及びパラメータを用いて、酸化物スペーサ２３０、ソース／ドレイン２３２、及びシリサイドコンタクト２３４を形成することができる。
【００１９】
図２Ｆでは、ＰＭＤ又は層間誘電層２３６がトランジスタ２２６及び導電層２２８の上に堆積される。従来のプロセス及び材料を用いて誘電層２３６を形成することができる。
【００２０】
図２Ｇは、フォトレジストを画像形成して、本発明の様々なコンタクトプラグ又はバイア開口を形成することができるレチクル２３８の１つの実施形態の全体図である。図２Ｇは、例示の目的のものであり、レチクル２３８のレイアウトは、どのような異なる構成であってもよい。例えば、図２Ｇでは、２つの異なるサイズにされた開口が図示されている。トランジスタ領域２０６に配置された開口２４０は、長さ対幅（Ｌ／Ｗ）比が約１．０（１：１）とすることができる。コンタクトヒューズの第２のコンタクトが錐台形でない実施形態では、開口部分２４０の一部はまた、図２Ｇで見られるようにコンタクトヒューズ領域２０７内に配置されることになる。錐台形コンタクトを形成するのに使用される開口２４２は、開口２４０よりも大きなＬ／Ｗ比を有し、少なくとも約１．２（１．２：１）から約１．８（１．８：１）又はそれよりも大きい範囲に及ぶことができる。従って、１．８よりも大きなＬ／Ｗ比もまた本発明の範囲内にある。コンタクトヒューズの両コンタクトが錐台形である実施形態では、コンタクトヒューズ領域２０７の開口は、開口２４２と全て同じサイズとなる。
【００２１】
開口２４０及び２４２は、形成される開口の端部の幅が近似的な又は等しい比を有する開口をフォトレジストにおいてもたらすことになる。例えば、１つの実施形態において、２１０×１６０ｎｍのレチクル開口（Ｌ／Ｗ比が１．３）は、フォトレジストにおいて１２０×９０ｎｍの端部幅（比が１．３）を有する錘台形開口をもたらすことになる。従って、開口２４０により形成された開口のそれぞれの端部の幅の比は約１．０になり、開口２４２により形成された開口のそれぞれの端部の幅の比は、少なくとも約１．２〜約１．８の範囲に及ぶことになる。
【００２２】
これらの大きさは、コンタクトの上側部分の表面積をコンタクトの下側端部の表面積よりも増大させるので、本発明において特に有用である。これは、上側端部での抵抗を低減し、下側端部に隣接してヒューズが切断される可能性を高め、半導体基板内での遊離銅の発生が低減される。例えば、１つの態様では、コンタクトの上側部分では、抵抗を４４％低減することができる。１．８よりも大きな比も利用することができるが、デバイスサイズ及び構成部品密度のような設計配慮又は制限が、この比の上限を規定することになる。
【００２３】
図２Ｈでは、照射２４４を受けて図２Ｇのマスク２３８を通って感光性材料層２４６を露光させているデバイス１００ａが図示されている。図から分かるように、異なる大きさの開口２４０及び２４２は、照射に対して層２４４の異なる大きさの部分を露光する。図示の実施形態では、開口２４２は、エッチングされると錐台形の開口をもたらし、開口２４０は、実質的に非錐台形の開口をもたらすことになる。フォトレジストのような従来の材料は、層２４６を形成するのに用いることができ、従来のリソグラフィープロセスは、マスク２３８を通して層２４６を露光するのに用いることができる。
【００２４】
図２Ｈでは、感光性層２４６は、パターン形成及びエッチングされてガイド開口（破線）を形成する。次に、別のエッチングを更に行い、誘電層２３６内に開口を形成する。層２４６の残りの部分が除去され、洗浄ステップが行われる。図２Ｉにおいて、タングステンのような導電性金属がエッチング開口内に堆積される。上述のように、タンタル／窒化タンタル又はチタン／窒化チタンなどの障壁層もまた、導電性金属が堆積する前に堆積させることができる。エッチングプロセス又は化学的／機械的平坦化プロセスにより、過剰な金属が除去される。これにより、トランジスタ領域２０６及び２０７内に実質的に非錐台形コンタクト２４８と、コンタクトヒューズ領域２０７内に錐台形コンタクト２５０とが得られる。コンタクトは、底部及び上部における開口の幅の比が約１又は１．２未満である場合に実質的に非錐台形状である。従って、ある実施形態では、コンタクト２４８は、完全には真っ直ぐになることができず、エッチングプロセスに起因して僅かな角度変位を有する場合がある。これらのステップは、従来の材料及びプロセスを利用して達成することができる。
【００２５】
図２Ｊでは、コンタクト２４８及び２５０の形成後、銅などの層間金属層が誘電層２３６の上に堆積されてパターン形成される。パターン形成プロセスは、トランジスタ領域２０６内の金属配線２５２と、錐台形コンタクト２５０に接触する金属配線２５４と、非錐台形コンタクト２４８に接触する金属配線２５６とを形成する。金属層を堆積しパターン形成するのに用いるプロセスは従来のものとすることができる。
【００２６】
錐台形コンタクトは、業界の慣行に反するものである。デバイスの継続的な小型化及び構成部品の更なる高密度化に起因して、業界では、実質的に非錐台形又は垂直方向に真っ直ぐなコンタクトをもたらすフォトリソグラフィ技術及びエッチングプロセスを開発することに懸命に取り組んでいる。本発明は、他のコンタクト寸法を業界規格内に維持しながら、コンタクトヒューズ領域において錐台形コンタクト又はバイアを使用することに関する利点があることを認識している。従って、本発明は、コンタクトの両方のタイプを提供する半導体デバイスをもたらし、各コンタクトが該デバイスに対して利点を提供する。
【００２７】
製作プロセスにおけるこの時点で、従来のプロセス及び材料を用いてデバイス１００ａを完成させることができる。しかしながら、図１Ｂのヒートシンク１７０を含む実施形態では、ヒートシンクを構成するための付加的なステップが行われる。図３Ａは、ヒートシンク３１０を組み込む半導体デバイス１００ｂを形成するための方法ステップを示している。図３Ａにおいて、層間誘電層３１２が金属配線２５２、２５４、及び２５６の上に堆積される。次に、誘電層２３６と同様にして、誘電層３１２をパターン形成及びエッチングすることができる。非錘台形バイア３１４は、コンタクト２４８と同様にして、トランジスタ領域２０６内に形成することができる。同時に、コンタクトヒューズ領域２０６に非錘台形バイア３１６を形成することができる。１つの実施形態において、金属配線２５４からの熱を伝導するために複数のバイア３１６が形成される。バイア３１６は、金属ライン２５４から熱を引き出す冷却フィンとして機能する。バイア３１６は図３Ａに示すように金属ライン２５４に接触する。障壁層は図示されていないが、バイア３１４及び３１６が障壁層を含めることができる。
【００２８】
バイア３１４及び３１６の完成に続いて、銅などの別の金属レベルが堆積及びパターン形成されて、トランジスタ領域２０６内に金属配線３１８とトランジスタ領域２０７内に金属配線３２０とを形成する。また、上述と同様のプロセスを用いて、金属配線３１８及び３２０を形成することができる。１つの実施形態において、これらのステップは、ヒートシンク３１０の構成を完成し、従来のプロセス及び材料を用いて半導体デバイスを完成させることができる。しかしながら、図３Ｂに示すような別の実施形態では、ヒートシンク３１０は、コンタクト又はバイアにより相互接続されるあらゆる数の付加的な金属レベルを含むことができる。図３Ｂに示す実施形態では、ヒートシンクは２つの金属レベルを含む。ヒートシンク３１０の目的は、金属配線２５４及び錐体形コンタクト２５０の上側部分から熱を引き出すことである。錐体形コンタクト２５０が過熱するようになった場合、金属配線２５４近傍で切断することができ、これにより銅が遊離する。１つの実施形態において、ヒートシンクは、下側のレベルと上側のレベルとの間の電気的接続を提供するようには機能しない。このような実施形態では、ヒートシンクは、どのような上にある相互接続部にも直接接続されない。更に、トランジスタ領域２０６における金属配線、コンタクト、及びバイアを形成するのに用いる同じステップを利用してトランジスタ領域２０７内にヒートシンク３１０を形成することができるので、ヒートシンクの構成には、何らかの特別な加工ステップは必要ではない。従って、デバイス１００ｂへのヒートシンク３１０の組み込みは、現在のプロセスと互換性があり、追加コストは全く伴わない。
【００２９】
ヒートシンク３１０は冷却を改善し（例えば、約５０％を上回る）、金属配線２５４の上部の金属熱質量の追加により、金属−１（例えば金属配線２５４）融合を約５５％阻止する。すなわち、存在する金属が多いほど、金属を溶融するのにより多くのエネルギが必要となる。金属配線２５４の上部に付加的な金属質量を付加することにより、構造全体を溶融するためにより多くのエネルギが必要となる。しかしながら、切断エネルギは本質的に一定であるので、より大きな金属構造体を溶融することにより上部を切断することは不可能である。
【００３０】
図４Ａは、ＩＣ４００ａとして構成された半導体デバイス１００ａを示している。ＩＣ４００ａは、不良又は動作不能回路の一部をトリミングする能力を有するのが望ましい幾つかの電気的用途に好適である。ＩＣ４００ａは、完成した半導体チップ又はダイ或いはその一部とすることができる。ＩＣ４００ａはまた、メモリアレイ、アナログ回路、又はデジタル回路、その他などのあらゆる数の電気デバイスとして構成することができる。ＩＣ４００ａは、トランジスタ領域４０６及びコンタクトヒューズ領域４０７を含む。トランジスタ領域４０６は、上述のようなトランジスタ４１０と、全体的に４１５で示された、誘電層４２０内に形成される金属相互接続部とを含む。コンタクトヒューズ領域４０７は、コンタクトヒューズ本体４２４を含むコンタクトヒューズ４２２と、金属配線４２６にコンタクトヒューズ本体４２４の一方端を接続する錘台形コンタクト４２６とを含む。コンタクトヒューズ本体４２４の反対側は、上述のような実質的に非錘台形のコンタクト４３０により第２の金属配線４２８に接続される。他の実施形態は、錘台形のコンタクト４３０を提供する。
【００３１】
図４Ｂは、ＩＣ４００ｂとして構成された半導体デバイス１００ｂを示している。ＩＣ４００ｂはまた、不良又は動作不能回路の一部をトリミングする能力を有するのが望ましい幾つかの電気的用途に好適である。ＩＣ４００ｂは、完成した半導体チップ又はダイ或いはその一部とすることができる。ＩＣ４００ｂはまた、メモリアレイ、アナログ回路、又はデジタル回路、その他などのあらゆる数の電気デバイスとして構成することができる。ＩＣ４００ｂは、トランジスタ領域４０６ｂ及びコンタクトヒューズ領域４０７ｂを含む。トランジスタ領域４０６は、上述のようなトランジスタ４１０ｂと、全体的に４１５ｂで示された、誘電層４２０ｂ内に形成される金属相互接続部とを含む。コンタクトヒューズ領域４０７ｂは、コンタクトヒューズ本体４２４ｂを含むコンタクトヒューズ４２２ｂと、金属配線４２７ｂにコンタクトヒューズ本体４２４ｂの一方端を接続する錘台形コンタクト４２６ｂとを含む。
【００３２】
別の実施形態では、錘台形コンタクト４２６ｂは、上述のように実質的に非錘台形コンタクトであってもよい。コンタクトヒューズ本体４２４ｂの反対側は、実質的に非錘台形コンタクト４３０ｂにより第２の金属配線４２８ｂに接続される。他の実施形態は、錘台形のコンタクト４３０ｂを提供する。コンタクトヒューズ４２２ｂはまた、上述のようにヒートシンク４３２ｂを含む。複数のバイア４３４ｂが、金属配線４２７ｂを第２の金属配線４３６ｂに接続する。ヒートシンク４３２ｂは、図４Ｂに示すように、どのような上にある層又は構造体にも直接接続されない。
【００３３】
本発明が関連する当業者であれば、請求項に記載された本発明の範囲から逸脱することなく、記載された実施形態に対して他の及び更なる付加、削除、置換、及び修正を行い得る点は理解されるであろう。
【図面の簡単な説明】
【００３４】
【図１Ａ】本発明により提供される半導体デバイスの実施形態を示す図である。
【図１Ｂ】本発明により提供される半導体デバイスの別の実施形態を示す図である。
【図２Ａ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｂ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｃ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｄ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｅ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｆ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｇ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｈ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｉ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図２Ｊ】図１Ａの半導体デバイスの実施形態の製造段階を示す図である。
【図３Ａ】図１Ｂの半導体デバイスで得るヒートシンクの形成を示す図である。
【図３Ｂ】図１Ｂの半導体デバイスで得るヒートシンクの形成を示す図である。
【図４Ａ】図１Ａの半導体デバイスを組み込むＩＣを示す図である。
【図４Ｂ】図１Ｂの半導体デバイスを組み込むＩＣを示す図である。
【符号の説明】
【００３５】
４００ａ  ＩＣ
４０６  トランジスタ領域
４０７  コンタクトヒューズ領
４１０  トランジスタ
４１５  金属相互接続部
４２０  誘電層
４２２  コンタクトヒューズ
４２４  コンタクトヒューズ本体
４２６  錘台形コンタクト
４２８  第２の金属配線
４３０  非錘台形のコンタクト
【図１Ａ】
2009535822.tif 000003
【図１Ｂ】
2009535822.tif 000004
【図２Ａ】
2009535822.tif 000005
【図２Ｂ】
2009535822.tif 000006
【図２Ｃ】
2009535822.tif 000007
【図２Ｄ】
2009535822.tif 000008
【図２Ｅ】
2009535822.tif 000009
【図２Ｆ】
2009535822.tif 000010
【図２Ｇ】
2009535822.tif 000011
【図２Ｈ】
2009535822.tif 000012
【図２Ｉ】
2009535822.tif 000013
【図２Ｊ】
2009535822.tif 000014
【図３Ａ】
2009535822.tif 000015
【図３Ｂ】
2009535822.tif 000016
【図４Ａ】
2009535822.tif 000017
【図４Ｂ】
2009535822.tif 000018
【国際調査報告】
2009535822.tif 000019