(57)【要約】  第１および第２の差動入力信号を出力信号に変換する回路（１）は、複雑な演算増幅器を避けるために、第１の差動入力信号を受け取るための第１および第２の入力端（１１、１２）を有し、第１および第２の出力端（１３、１４）を有する、第１の差動入力段（１０）と、第２の差動入力信号を受け取るための第３および第４の入力端（２１、２２）を有し、第３および第４の出力端（２３、２４）を有する、第２の差動入力段（２０）と、第３の出力端（２３）にさらに接続される第１の出力端（１３）に接続された第１の端子（３１）を有し、第４の出力端（２４）にさらに接続される第２の出力端（１４）に接続された第２の端子（３２）を有し、出力信号を供給するための第３の端子（３３）を有する出力段（３０）と、を備える。差動入力段（１０、２０）は、２対のトランジスタ（１５、１６、２５、２６）を備えると共に、出力段（３０）は第３の対のトランジスタ（３４、３５）を用いたカレント・ミラーを備える。レギュレータ（４）は、回路（１）と、出力信号に応答して電源信号を変調するための変調器段（４０）と、を備える。
2009531013.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の差動入力信号を出力信号に変換するための回路であって、
前記第１の差動入力信号を受け取るための第１および第２の入力端を有し、第１および第２の出力端を有する、第１の差動入力段と、
前記第２の差動入力信号を受け取るための第３および第４の入力端を有し、第３および第４の出力端を有する、第２の差動入力段と、
前記第１の出力端に接続された第１の端子を有し、前記第２の出力端に接続された第２の端子を有し、前記出力信号を供給するための第３の端子を有する出力段とを備え、前記第１の出力端はさらに前記第３の出力端に接続され、前記第２の出力端はさらに前記第４の出力端に接続される回路。
【請求項２】
前記第１の差動入力段が、第１の対のトランジスタであって、互いに接続された第１の主電極を有し、前記第１および第２の入力端を構成する制御電極を有し、前記第１および第２の出力端を構成する第２の主電極を有する第１の対のトランジスタを備え、前記第２の差動入力段が、第２の対のトランジスタであって、互いに接続された第１の主電極を有し、前記第３および第４の入力端を構成する制御電極を有し、前記第３および第４の出力端を構成する第２の主電極を有する第２の対のトランジスタを備える、請求項１に記載の回路。
【請求項３】
前記出力段が、カレント・ミラー段であって、前記第１の端子を構成する第５の入力端を有し、前記第２の端子を構成する第５の出力端を有するカレント・ミラー段を備え、前記カレント・ミラー段は、第３の対のトランジスタであって、互いに接続された制御電極を有し、互いに接続された第１の主電極を有し、前記第５の入力端および前記第５の出力端を構成する第２の主電極を有し、前記第５の入力端は前記第３の対のトランジスタの前記制御電極に接続された、第３の対のトランジスタを備え、前記出力段はさらに、トランジスタであって、前記第５の出力端に接続された制御電極を有し、前記第３の端子を構成する主電極を有するトランジスタを備える、請求項１に記載の回路。
【請求項４】
請求項１に記載の回路を備え、前記出力信号に応答して電源信号を変調するための変調器段をさらに備える、レギュレータ。
【請求項５】
第１の抵抗をさらに備え、前記第１の抵抗の一端は前記第２の入力端および第２の抵抗の一端に接続され、前記第２の抵抗の他端は前記第４の入力端および接地に接続され、前記第１の入力端は基準端子に接続され、前記第１の抵抗の他端は負荷の一端に接続可能であり、前記第３の入力端は前記負荷の他端に接続可能である、請求項４に記載のレギュレータ。
【請求項６】
インダクタをさらに備え、前記インダクタの一端は前記変調器段に接続され、前記インダクタの他端は第１の導線の一端に接続され、前記第１の導線の他端は前記負荷の前記一端に接続可能であり、前記接地は第２の導線の一端に接続され、前記第２の導線の他端は前記負荷の他端に接続可能である、請求項５に記載のレギュレータ。
【請求項７】
請求項４に記載のレギュレータを備え、前記電源信号を供給するための電源をさらに備える、装置。
【請求項８】
請求項５に記載のレギュレータを備え、前記負荷をさらに備える、装置。
【請求項９】
請求項６に記載のレギュレータを備え、前記導線をさらに備える、装置。
【請求項１０】
第１および第２の差動入力信号を出力信号に変換するための方法であって、
前記第１の差動入力信号を受け取るための第１および第２の入力端を有し、第１および第２の出力端を有する、第１の差動入力段を用いて、前記第１の差動入力信号を受け取ることと、
前記第２の差動入力信号を受け取るための第３および第４の入力端を有し、第３および第４の出力端を有する、第２の差動入力段を用いて、前記第２の差動入力信号を受け取ることと、
前記第１の出力端に接続された第１の端子を有し、前記第２の出力端に接続された第２の端子を有し、前記出力信号を供給するための第３の端子を有する出力段であって、前記第１の出力端はさらに前記第３の出力端に接続され、前記第２の出力端はさらに前記第４の出力端に接続される、出力段を用いて、前記出力信号を供給することと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１および第２の差動入力信号を出力信号に変換するための回路に関し、また回路を備えるレギュレータ、レギュレータを備える装置、および方法に関する。
【０００２】
このようなレギュレータの例は、スイッチング電源およびその他の種類の電源である。このような装置の例は、民生用製品および非民生用製品である。
【背景技術】
【０００３】
第１の差動入力信号を出力信号に変換するための従来技術の回路は、ＵＳ２００５／０２５８９０１により知られている。
【０００４】
第１の差動入力信号を出力信号に変換するための一般的な従来技術の回路は、演算増幅器である。第１および第２の差動入力信号を出力信号に変換するための回路を形成するには、３つの演算増幅器が必要となり得る。第１の演算増幅器は、第１の差動入力信号を第１の中間信号に変換し、第２の演算増幅器は、第２の差動入力信号を第２の中間信号に変換し、第３の演算増幅器は、第１および第２の中間信号を出力信号に変換する。通常、これら第１および第２の演算増幅器を制御するために、第１および第２の演算増幅器の出力端に結合された同相帰還回路がさらに必要となり得る。
【０００５】
第１および第２の差動入力信号を出力信号に変換するための従来技術の回路は、とりわけ、比較的複雑であるために不利である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
とりわけ、第１および第２の差動入力信号を出力信号に変換するための比較的簡単な回路を実現することが、本発明の一目的である。
【０００７】
本発明の別の目的は、とりわけ、比較的簡単な回路を備えるレギュレータ、レギュレータを備える装置、および方法を実現することである。
【課題を解決するための手段】
【０００８】
第１および第２の差動入力信号を出力信号に変換するための、本発明による回路は、
第１の差動入力信号を受け取るための第１および第２の入力端を有し、第１および第２の出力端を有する、第１の差動入力段と、
第２の差動入力信号を受け取るための第３および第４の入力端を有し、第３および第４の出力端を有する、第２の差動入力段と、
第１の出力端に接続された第１の端子を有し、第２の出力端に接続された第２の端子を有し、出力信号を供給するための第３の端子を有する出力段とを備え、第１の出力端はさらに第３の出力端に接続され、第２の出力端はさらに第４の出力端に接続される。
【０００９】
第１の出力端が第３の出力端に接続され、第２の出力端が第４の出力端に接続されるために、互いに並列に接続された２つの差動入力段を回路に設けることにより、２つの差動入力段は共に、結果としての中間信号を発生する。さらに、結果としての中間信号を出力信号に変換する出力段を回路に設けることによって、各段をたとえば少数のトランジスタのみで実現できるために、簡単な回路が形成された。
【００１０】
本発明による回路はさらに、とりわけ、３つの複雑な演算増幅器と、複雑な同相帰還回路が不要であるという点で有利である。
【００１１】
本発明による回路の一実施形態は、第１の差動入力段が、第１の対のトランジスタであって、互いに接続された第１の主電極を有し、第１および第２の入力端を構成する制御電極を有し、第１および第２の出力端を構成する第２の主電極を有する第１の対のトランジスタを備え、第２の差動入力段が、第２の対のトランジスタであって、互いに接続された第１の主電極を有し、第３および第４の入力端を構成する制御電極を有し、第３および第４の出力端を構成する第２の主電極を有する第２の対のトランジスタを備えることによって定義される。この実施形態は、極めて簡単である。
【００１２】
本発明による回路の一実施形態は、出力段が、カレント・ミラー段であって、第１の端子を構成する第５の入力端を有し、第２の端子を構成する第５の出力端を有するカレント・ミラー段を備え、カレント・ミラー段は、第３の対のトランジスタであって、互いに接続された制御電極を有し、互いに接続された第１の主電極を有し、第５の入力端および第５の出力端を構成する第２の主電極を有し、第５の入力端は第３の対のトランジスタの制御電極に接続された、第３の対のトランジスタを備え、出力段はさらに、トランジスタであって、第５の出力端に接続された制御電極を有し、第３の端子を構成する主電極を有するトランジスタを備えることによって定義される。この実施形態は、極めて簡単である。
【００１３】
本発明によるレギュレータは、本発明による回路を備え、出力信号に応答して電源信号を変調するための変調器段をさらに備える。このような変調器段は、たとえばパルス幅変調器段を備え、その場合出力信号は、パルス幅変調器段によって発生されるパルスの、パルス幅および／またはデューティ・サイクルを規定するために用いられる。その他の種類の変調器段を、除外するものではない。
【００１４】
本発明によるレギュレータの一実施形態は、第１の抵抗をさらに備え、第１の抵抗の一端は第２の入力端および第２の抵抗の一端に接続され、第２の抵抗の他端は第４の入力端および接地に接続され、第１の入力端は基準端子に接続され、第１の抵抗の他端は負荷の一端に接続可能であり、第３の入力端は負荷の他端に接続可能であることによって定義される。このレギュレータは、負荷の両端の出力電圧を安定化する能力を有する。
【００１５】
本発明によるレギュレータの一実施形態は、インダクタをさらに備え、インダクタの一端は変調器段に接続され、インダクタの他端は第１の導線の一端に接続され、第１の導線の他端は負荷の一端に接続可能であり、接地は第２の導線の一端に接続され、第２の導線の他端は負荷の他端に接続可能であることによって定義される。このレギュレータは、導線の両端の電圧降下を補償する能力を有する。
【００１６】
本発明による装置は、本発明によるレギュレータを備えることができ、電源信号を供給するための電源をさらに備えることができる。
【００１７】
本発明による装置は、本発明によるレギュレータを備えることができ、負荷をさらに備えることができる。
【００１８】
本発明による装置は、本発明によるレギュレータを備えることができ、導線をさらに備えることができる。
【００１９】
本発明による方法の実施形態は、本発明による回路および／または本発明による装置の実施形態に対応する。
【００２０】
本発明は、とりわけ、第１および第２の差動入力信号を出力信号に変換するための従来技術の回路は複雑であるとの洞察に基づき、かつ、とりわけ、互いに並列に接続され、簡単な出力段に接続された、２つの簡単な差動入力段で十分であるという基本概念に基づいている。
【００２１】
本発明は、とりわけ、第１および第２の差動入力信号を出力信号に変換するための比較的簡単な回路を実現するための問題を解決し、とりわけ、３つの複雑な演算増幅器と、複雑な同相帰還回路が不要であるという点でさらに有利である。
【００２２】
本発明の上記その他の態様は、以下に説明する実施形態から明らかになり、それらを参照することにより明瞭となるであろう。
【発明を実施するための最良の形態】
【００２３】
図１に示される従来技術の回路は、３つの演算増幅器１０１〜１０３を備える。第１の演算増幅器１０１は、２つの入力端と、抵抗１０５の一端および同相帰還ユニット１０４の第１の入力端に接続された出力端とを有する。第２の演算増幅器１０２は、２つの入力端と、抵抗１０６の一端および同相帰還ユニット１０４の第２の入力端に接続された出力端とを有する。同相帰還ユニット１０４の第１および第２の出力端は、演算増幅器１０１および１０２の制御入力端に接続される。抵抗１０５の他端は、第３の演算増幅器１０３の一方の入力端および抵抗１０７の一端に接続され、抵抗１０６の他端は、第３の演算増幅器１０３の他方の入力端および抵抗１０８の一端に接続される。抵抗１０７の他端は演算増幅器１０３の出力端に接続され、抵抗１０８の他端は接地に接続される。
【００２４】
この従来技術の回路は、３つの複雑な演算増幅器と、複雑な同相帰還ユニットとを用いて、２つの差動入力信号を出力信号に変換する。
【００２５】
図２に示される本発明による簡単な回路１は、第１の差動入力段１０であって、第１の差動入力信号を受け取るための第１および第２の入力端１１、１２と、第１および第２の出力端１３、１４を有する第１の差動入力段１０と、第２の差動入力段２０であって、第２の差動入力信号を受け取るための第３および第４の入力端２１、２２と、第３および第４の出力端２３、２４を有する第２の差動入力段２０と、出力段３０であって、第１の出力端１３に接続された第１の端子３１と、第２の出力端１４に接続された第２の端子３２と、出力信号を供給するための第３の端子３３を有する出力段３０と、を備える。第１および第２の差動入力段は、第１の出力端１３がさらに第３の出力端２３に接続され、第２の出力端１４がさらに第４の出力端２４に接続されるように、並列に接続される。
【００２６】
第１の差動入力段１０は、第１の対のトランジスタ１５、１６であって、互いに接続され、かつトランジスタ１７の主電極に接続された第１の主電極を有し、第１および第２の入力端１１、１２を構成する制御電極を有し、第１および第２の出力端１３、１４を構成する第２の主電極を有する、第１の対のトランジスタ１５、１６を備える。第２の差動入力段２０は、第２の対のトランジスタ２５、２６であって、互いに接続され、かつトランジスタ２７の主電極に接続された第１の主電極を有し、第３および第４の入力端２１、２２を構成する制御電極を有し、第３および第４の出力端２３、２４を構成する第２の主電極を有する、第２の対のトランジスタ２５、２６を備える。
【００２７】
出力段３０はカレント・ミラー段であって、第１の端子３１を構成する第５の入力端を有し、第２の端子３２を構成する第５の出力端を有するカレント・ミラー段を備える。カレント・ミラー段は、第３の対のトランジスタ３４、３５であって、互いに接続された制御電極を有し、互いに接続され、かつ接地に接続された第１の主電極を有し、第５の入力端および第５の出力端を構成する第２の主電極を有する、第３の対のトランジスタ３４、３５を備える。第５の入力端は、第３の対のトランジスタ３４、３５の制御電極に接続され、出力段３０は、トランジスタ３６であって、第５の出力端に接続された制御電極を有し、第３の端子３３を構成する主電極を有し、接地に接続された別の主電極を有する、トランジスタ３６をさらに備える。第３の端子３３は、さらにトランジスタ３７の主電極に接続され、さらにキャパシタ３９と抵抗３８の直列構成を通じてトランジスタ３６の制御電極に接続される。トランジスタ１７、２７、３７の別の主電極は互いに接続され、かつ供給端子に接続され、トランジスタ１７、２７、３７の制御電極は互いに接続され、かつ別の供給端子に接続される。これらのトランジスタ１７、２７、３７は、バイアスする機能を有する。
【００２８】
本発明による装置５は本発明によるレギュレータ４を備える。このレギュレータ４は、回路１を備え、電源５４から生ずる電源信号を、出力信号に応答して変調するための変調器段４０をさらに備える。そこでは、変調器段４０は、変調器４１であって、第３の端子３３に接続された入力端を有し、トランジスタ４２の制御電極に接続された第１の出力端を有し、トランジスタ４３の制御電極に接続された第２の出力端を有する、変調器４１を備える。トランジスタ４２の１つの主電極は電源５４に接続され、別の主電極はインダクタ４４の一端に接続される。トランジスタ４３の１つの主電極はインダクタ４４の一端に接続され、トランジスタ４３の別の主電極は接地に接続される。
【００２９】
変調器４１は、たとえばパルス幅変調器を備え、その場合、回路１からの出力信号は、パルス幅変調器によって発生されるパルスの、パルス幅および／またはデューティ・サイクルを規定するために用いられる。
【００３０】
レギュレータ４は、第１の抵抗４５を備える。第１の抵抗４５の一端は、第２の入力端１２に接続され、かつ第２の抵抗４６の一端に接続される。第２の抵抗４６の他端は、第４の入力端２２および接地に接続される。第１の入力端１１は、基準端子４８に接続される。第１の抵抗４５の他端は、負荷５１の一端に接続される。第３の入力端２１は、負荷５１の他端に接続される。
【００３１】
インダクタ４４の他端は、第１の導線５２の一端に接続され、キャパシタ４７を通じて接地に接続される。第１の導線５２の他端は、負荷５１の一端に接続される。接地は、第２の導線５３の一端に接続される。第２の導線５３の他端は、負荷５１の他端に接続される。
【００３２】
各トランジスタは、その他の種類のトランジスタを除外することなく、Ｎ−ＦＥＴまたはＰ−ＦＥＴ、あるいはＮ−ＭＯＳまたはＰ−ＭＯＳなどとすることができる。本発明の範囲から逸脱することなく、例えばバイアス目的のために、他の要素を導入してもよい。
【００３３】
高性能システムには、高性能電源が要求される。たとえば、正しい動作を保証するために、ペンティアム（登録商標）４マイクロプロセッサの電源電圧は、１．２５Ｖ〜１．４Ｖに厳密に制限されなければならない。１．３２５Ｖの公称電圧を出力する電源を設計するのは難しくないが、マイクロプロセッサに対して、上記に規定された範囲を確実にすることは挑戦を要する。プロセッサは、７８Ａもの電流を引き込み、わずか１７ｍΩの負荷を示すだけであるので、電源ラインに沿った非常に小さな寄生抵抗さえも、許容できないＩＲ降下（電圧降下）を生じ得る。寄生抵抗は予測困難であり、制御が難しく、ほとんどの応用例では電源電流が変化するので前置補償は難しい。この問題に対する答えは、スイッチング・レギュレータおよびリニア・レギュレータに、ＩＲ降下補償を付加することである。最も簡単なものは、部分補償である。部分補償は、プロセッサの電源端子における電圧を検出するために追加の接続を用いる。この場合は主にコスト上の理由から、電源経路に沿った電圧降下のみ補償され、戻り経路に沿った電圧降下は補償されないままとなる。全補償は、両方の電圧降下を補償する。全補償は、たとえば図１に示されるように、３つの演算増幅器、４つの抵抗、同相帰還ユニット、および１つの追加の検出リードなど、多くの構成要素を必要とするので高価格となる。明らかにこの価格は、多くの商用製品には高すぎる。この種類による実現は、確かに複雑である。帰還ループ内にあることで、追加された差動増幅器およびフローティング電圧により、不可避的な複雑さおよび位相遅延が加わり、したがって安定性とループ動特性を悪化させる。これらの影響を軽減するためには、両方の帯域が非常に広くなければならない。さらに不便であり厄介なのは、出力電圧のプログラム可能性が永久に失われることである。固定電圧しか利用できないので、製造コストは増加し、用途の融通性は失われ、用途の領域は限られる。
【００３４】
本発明により、ブレークスルーが報告され、それにより無視できるオーバーヘッド／コストで全補償が可能になる。本発明により、全補償かつ動的補償が、すぐに商用レギュレータ製品に対する業界標準となることが予想される。
【００３５】
本発明は出力電圧のプログラム可能性を維持し、実装は極めて簡単であり、３つのトランジスタを追加しなければならないだけであり、ループ動特性は維持され、ループ安定性は維持され、事実上、シリコン面積上のオーバーヘッドはなく、ＩＲ降下補償のない高レベル集積化の製品と比べて、事実上、電力消費のオーバーヘッドはなく、これらはすべて低コストでなされる。
【００３６】
ループ動特性は、スイッチング・レギュレータの設計においては非常に重要な側面である。図２に示される回路１に基づく、提案の全補償かつ動的補償では、４入力誤差増幅器（回路１）がもとの２入力誤差増幅器と同じ周波数特性をもつならば、同じループ動特性が維持されることが可能である。これは、図２に示すものを用いて、容易に実現可能である。
【００３７】
提案の全補償法を用いたスイッチング・レギュレータは、図３に示される。誤差増幅器の２つの入力差動対は、図示のように接続される。サンプルされた出力電圧および基準電圧は、誤差増幅器の１つの入力差動対の入力端に印加され、一方、第２の導線５３の両端の電圧は、もう１つの入力差動対の入力端に印加される。その場合、図３に負荷５１によって表される、例えばベースバンドＩＣは、全電源経路に沿ったＩＲ降下にかかわらず、この負荷５１の両端にて、その電源端子に対する必要な電圧を常に正確に得る。
【００３８】
図４には、変調器電圧（上側の波形）および出力電圧（下側の波形）が、時間の関数として示される。これは、シミュレーションによる検証である。実際的な例が、検証用に選ばれた。提案の全補償かつ動的補償は、１．２Ｖの電源にて動作し３００ｍＡの電流を引き込む、ディジタル・ベースバンドＩＣ用の降圧スイッチング・レギュレータ内に実施される。レギュレータに対してコンピュータ・シミュレーションが行われ、図４は、導線５２および５３の抵抗が５０ｍΩであると仮定した場合の、１つのシミュレーション結果を示す。上側の波形は「パルス幅変調器」段の出力であり、下側の波形はベースバンドＩＣに対する電源電圧を示す。比較のために下側の波形には、６１によって示される無補償での結果、６２によって示される従来型の部分補償での結果、および６３によって示される本発明による全補償での結果が示される。
【００３９】
回路１内の付加された追加の入力差動対は、周波数特性を変化させない。理想カレント・ミラーの仮定の下での、両方の入力段の全体的な出力インピーダンスは、入力差動対が並列に接続されているために、半分になる。同時に両方の入力段の全体的なキャパシタンスは２倍になり、したがって両方の入力差動対の出力端での時定数には、実際的に正味の変化はない。実際的なカレント・ミラーでは、２差動対型の入力段は、このインピーダンスがおよそ全く変化しないように設計されることが可能である。簡単にこのようにして、ループ安定性およびループ動特性の両方が維持されることが可能であり、これは大きな利点である。
【００４０】
本発明は、正確で安定な電源電圧が重要な要件であり、ＩＲ降下補償が用いるべき唯一の技法である、特にサーバ、ワークステーション、ネットワーク・システム、大型メモリ・アレイ、およびハイエンド・デスクトップなどの、低電圧大電流用途での高度の要求の応用分野で使用されることが可能である。
【００４１】
上述の実施形態は、本発明を説明するものであって、本発明を限定するものではなく、当業者なら添付の特許請求の範囲から逸脱することなく、多くの代替実施形態を設計することが可能であることに留意すべきである。特許請求の範囲において、括弧内に置かれた何れの参照記号も、特許請求の範囲を限定するものと解釈されるべきではない。「備える（comprise）」という動詞およびその活用形の使用は、請求項中に記載されたもの以外の要素またはステップの存在を除外するものではない。要素に先行する冠詞「a」または「an」は、複数のそのような要素の存在を除外するものではない。本発明は、複数の異なる要素を含むハードウェアを用いて、かつ適切にプログラミングされたコンピュータを用いて実施されることが可能である。複数の手段を列挙した、装置に関する請求項では、これらの手段のいくつかが同じ１つのハードウェア品目によって具体化されることが可能である。何らかの複数の処置が、互いに異なる従属請求項中に記載されていても、それだけでは、それらの処置の組合せが利用できないということにはならない。
【図面の簡単な説明】
【００４２】
【図１】従来技術の回路を概略的に示す図である。
【図２】本発明による回路を概略的に示す図である。
【図３】本発明による装置を概略的に示す図である。
【図４】変調器電圧および出力電圧を、時間の関数として示す図である。
【図１】
2009531013.tif 000003
【図２】
2009531013.tif 000004
【図３】
2009531013.tif 000005
【図４】
2009531013.tif 000006
【国際調査報告】
2009531013.tif 000007
2009531013.tif 000008
2009531013.tif 000009