(57)【要約】  装置および方法が、ＩＣパッケージ化工程において裸ボンディングワイヤを絶縁ボンディングワイヤと置き換えることの影響の低減を提供する。詳細には、組立工程に必要とされる変更を限定し、それによって、現在の組立プロセスのより速くより安価な転換を可能にするための方法および装置が提示される。
2009503822.tif 000002
【特許請求の範囲】
【請求項１】
ボンディングワイヤを用いて集積回路（ＩＣ）を基板にステッチボンディングで接合する方法であって、前記ボンディングワイヤは、一端において前記ＩＣに接合されており、前記方法は、
（ａ）高さ５ミル（約１２７μｍ）以下のツール変化点を設定するステップと、
（ｂ）前記設定されたツール変化点を用いて、前記基板上の接合部位において接合を効果的に生成するステップと
を有することを特徴とする方法。
【請求項２】
前記接合を効果的に生成する前記ステップは、
（ａ）前記接合を生成するために前記接合部位に第１回目の打撃を加え、
（ｂ）所定の高さへ退き、
（ｃ）前記接合を強化するために前記接合部位に第２回目の打撃を加えること、
を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記接合部位への前記第１および第２の打撃がずれて行われることを特徴とする請求項２に記載の方法。
【請求項４】
接合部位へワイヤを効果的に接合する方法であって、
（ａ）前記接合を生成するために前記接合部位に第１回目の打撃を加えるステップと、
（ｂ）所定の高さへ退くステップと、
（ｃ）前記接合部位に第２回目の打撃を加えるステップと、
を有することを特徴とする方法。
【請求項５】
前記所定の高さは、前記所定の高さへ退いている間に前記ボンディングワイヤが切断されるように設定されることを特徴とする請求項４に記載の方法。
【請求項６】
前記ボンディングワイヤは、絶縁ワイヤであることを特徴とする請求項４に記載の方法。
【請求項７】
前記第２の打撃は前記第１の打撃からずれて行われることを特徴とする請求項４に記載の方法。
【請求項８】
パッケージ集積回路（ＩＣ）であって、基板に取り付けられたＩＣを備え、前記ＩＣは、ボンディングワイヤを介して前記基板と電気的に接続されており、前記ボンディングワイヤは、一端において前記ＩＣに接合され、他端において前記基板に接合されており、前記接合のうちの少なくとも１つは、２回の打撃を行うステッチ接合を含むことを特徴とするパッケージＩＣ。
【請求項９】
前記接合の前記２回の打撃は互いにずれて行われることを特徴とする請求項８に記載のパッケージＩＣ。
【請求項１０】
絶縁ボンディングワイヤを用いて接合された集積回路と基板との結合体から汚染を除去するための洗浄装置を構成する方法であって、
（ａ）前記洗浄装置を、継続時間およびパワーのうちの少なくとも１つのパラメータについて、あらかじめ定められた値に設定するステップと、
（ｂ）前記設定されたパラメータを用いて、試験基板と絶縁ボンディングワイヤ試料とを洗浄するステップと、
（ｃ）前記基板の汚染を洗浄して３０度未満の接触角をもたらすのに十分なほど前記パラメータが高いか否かを決定するために、洗浄された前記試験基板を分析するステップと、
（ｄ）前記絶縁ボンディングワイヤ試料の破壊電圧を１０パーセントより多く低下させないほど十分に前記パラメータが低いか否かを決定するために、洗浄された前記絶縁ボンディングワイヤ試料を分析するステップと、
（ｅ）（ｃ）および（ｄ）の両ステップを満足する少なくとも１つの設定を決定するために、前記パラメータのうちの少なくとも１つについて、変更された値を用いて前記試験を反復して繰り返すステップと、
を有することを特徴とする方法。
【請求項１１】
前記洗浄装置が動作中である前記継続時間が２００秒を超えないことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記洗浄装置は、プラズマ洗浄装置であることを特徴とする請求項１０に記載の方法。
【請求項１３】
絶縁ボンディングワイヤを用いて接合された集積回路と基板との結合体から汚染を除去するために洗浄装置を用いる方法であって、
（ａ）前記集積回路と基板との結合体をチップキャリア上に置くステップと、
（ｂ）前記チップキャリアを前記洗浄装置から電気的に隔離するステップと、
（ｃ）標準的なパラメータを用いて前記集積回路と基板との結合体を洗浄するステップと、
を有することを特徴とする方法。
【請求項１４】
前記洗浄装置は、プラズマ洗浄装置であることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記チップキャリアは、マガジンであり、複数の集積回路と基板との結合体が、同時に洗浄されるために前記マガジンに置かれることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記マガジンは、前記マガジンを電気的に隔離するための隔離材を備える脚を含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記マガジンは、前記洗浄装置との間に隔離シートを設けることによって前記洗浄装置から電気的に隔離されることを特徴とする請求項１５に記載の方法。
【請求項１８】
前記隔離シートは前記マガジンの設置面形状と合うように構成されることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記隔離材は、基板、ガラス、またはセラミックを含むことを特徴とする請求項１４に記載の方法。
【請求項２０】
プラズマ電極の十分な接地に対する電源比を維持するために、マガジン間に十分な間隔が置かれることを特徴とする請求項１５に記載の方法。
【請求項２１】
前記マガジンの上部および底部にダミーの細片が設けられていることを特徴とする請求項１５に記載の方法。
【請求項２２】
隣接する集積回路と基板との結合体が、均一に間隔を空けられていることを特徴とする請求項１５に記載の方法。
【請求項２３】
前記間隔は、ホットスポットを低減するように設けられることを特徴とする請求項２２に記載の方法。
【請求項２４】
前記間隔は、およそ６ｍｍであることを特徴とする請求項２３に記載の方法。
【請求項２５】
前記プラズマ洗浄の時間は、前記絶縁ボンディングワイヤに対する過度の損傷を低減するために５分未満に限定されることを特徴とする請求項１５に記載の方法。
【請求項２６】
前記プラズマ洗浄装置は、インライン式プラズマ洗浄装置であり、前記チップキャリアは、前記ＩＣと基板との結合体を前記インライン式プラズマ洗浄装置のレールに沿って搬送することを特徴とする請求項１４に記載の方法。
【請求項２７】
前記レールは、前記インライン式プラズマ洗浄装置の電極を備え、前記チップキャリアは、隔離材によって前記レールから隔離されることを特徴とする請求項２６に記載の方法。
【請求項２８】
隔離材を用いて前記レールを前記インライン式プラズマ洗浄機の電極から隔離することによって前記チップキャリアが隔離されることを特徴とする請求項２６に記載の方法。
【請求項２９】
前記プラズマ洗浄の時間は、前記絶縁ボンディングワイヤに対する過度の損傷を低減するために３０秒未満に限定されることを特徴とする請求項２６に記載の方法。
【請求項３０】
プラズマ洗浄の工程は、前記絶縁材の表面特性の変化を抑えるために不活性ガスを用いることを特徴とする請求項１４に記載の方法。
【請求項３１】
絶縁ボンディングワイヤを用いて接合されたＩＣと基板との結合体を少なくとも１つ、洗浄装置において支持するためのチップキャリアであって、前記絶縁ボンディングワイヤに対する洗浄工程の影響を低減するために前記チップキャリアを前記洗浄装置から電気的に隔離するように構成された隔離材を含むことを特徴とするチップキャリア。
【請求項３２】
前記チップキャリアは、マガジンであり、複数のＩＣと基板との結合体が、同時に洗浄されるために前記マガジンに置かれることを特徴とする請求項３１に記載のチップキャリア。
【請求項３３】
前記マガジンは、前記マガジンを前記洗浄装置から電気的に隔離するための前記隔離材を備える脚を含むことを特徴とする請求項３２に記載のチップキャリア。
【請求項３４】
前記マガジンは、前記洗浄装置との間に隔離シートを設けることによって前記洗浄装置から電気的に隔離されることを特徴とする請求項３２に記載のチップキャリア。
【請求項３５】
前記隔離シートは、前記マガジンの設置面形状と合うように構成されることを特徴とする請求項３４に記載のチップキャリア。
【請求項３６】
前記隔離材は、基板、ガラス、またはセラミックを含むことを特徴とする請求項３１に記載のチップキャリア。
【請求項３７】
隣接する集積回路と基板との結合体のためのスロットが、均一に間隔を空けられていることを特徴とする請求項３２に記載のチップキャリア。
【請求項３８】
前記間隔は、ホットスポットを低減するように設けられることを特徴とする請求項３７に記載のチップキャリア。
【請求項３９】
前記間隔は、およそ６ｍｍであることを特徴とする請求項３８に記載のチップキャリア。
【請求項４０】
前記ＩＣと基板との結合体をインライン式洗浄装置のレールに沿って支持するように構成されたことを特徴とする請求項３１に記載のチップキャリア。
【請求項４１】
前記レールは、前記インライン式洗浄装置の電極を備え、前記チップキャリアは、隔離材によって前記レールから隔離されることを特徴とする請求項４０に記載のチップキャリア。
【請求項４２】
インライン式の洗浄装置であって、絶縁ボンディングワイヤを用いて接合されたＩＣと基板との結合体を少なくとも１つ支持するチップキャリアを前記洗浄装置から電気的に隔離するように構成されており、
洗浄工程中に前記チップキャリアが前記インライン式の洗浄装置を通過するのを案内するためのレールを備え、前記レールが、隔離材を用いて前記洗浄装置の電極から電気的に隔離されて、前記絶縁ボンディングワイヤに対する前記洗浄工程の影響を低減することを特徴とするインライン式の洗浄装置。
【請求項４３】
絶縁ボンディングワイヤの絶縁破壊点を試験するための試験器を作るための部品を含む試験キットであって、
（ａ）前記試験器を支持するための基部と、
（ｂ）１対の導電性の棒であって、前記棒の一方は電源の陽極へ電気的に接続され、前記棒の他方は前記電源の陰極へ電気的に接続され、あらかじめ定められた距離だけ離れて配置される１対の導電性の棒と、
（ｃ）試験される前記絶縁ボンディングワイヤを、前記絶縁ボンディングワイヤが前記導電性の棒のそれぞれと接触するように支持するためのスライドと、
（ｄ）前記１対の導電性の棒を前記基部へ接続するための第１の接続手段と、
（ｅ）前記絶縁ボンディングワイヤを前記スライドへ接続するための第２の接続手段と、
を備えることを特徴とする試験キット。
【請求項４４】
絶縁ボンディングワイヤに対するワイヤボンディング工程の影響を試験するための試験装置であって、対向する第１および第２の面を有する基板を備え、前記基板は、
（ａ）絶縁ボンディングワイヤの両端を接合するための、前記第１の面上のボンディングパッドの対と、
（ｂ）前記絶縁ボンディングワイヤの電気的な試験を容易にするために、対応するボンディングパッドの対へ電気的に接続される、前記第２の面上の試験点の対と、
をさらに備えることを特徴とする試験装置。
【請求項４５】
前記基板は、前記基板上に配置されたＩＣをさらに含むことを特徴とする請求項４４に記載の試験装置。
【請求項４６】
集積回路（ＩＣ）と基板との結合体であって、前記ＩＣと基板とは、それらの間に接合された絶縁ボンディングワイヤを介して電気的に接続されており、前記絶縁ボンディングワイヤが、
（ａ）限定されたワイヤループ高さと、
（ｂ）後続の成形工程中に物理的損傷を受けやすい領域において交差個所が生じるのを避ける幾何学的構成と、
を有することにより前記絶縁ボンディングワイヤが成形工具と適合するように構成されることを特徴とする集積回路（ＩＣ）と基板との結合体。
【請求項４７】
絶縁ボンディングワイヤを含むＩＣと基板との結合体を、前記ＩＣと基板との結合体が型の内部に置かれたときにトランスファー成形機を用いて成形材料で包み込む方法であって、
（ａ）前記型の内部において前記成形材料をキャビティに初期流量で移送するステップと、
（ｂ）前記キャビティの内部において流れの壁を確立するステップと、その後に
（ｃ）前記成形材料の挿入速度を最終流量へ増大するステップと、
を有することを特徴とする方法。
【請求項４８】
前記ＩＣと基板との結合体を包み込むのに必要な時間に少なくとも等しいゲル化時間を有するように前記成形材料が選択されることを特徴とする請求項４７に記載の方法。
【請求項４９】
比較的小さなフィラーの大きさを有するように前記成形材料が選択されることを特徴とする請求項４７に記載の方法。
【請求項５０】
球状フィラー粒子を比較的高い割合で有するように前記成形材料が選択されることを特徴とする請求項４７に記載の方法。
【請求項５１】
前記割合は少なくとも８０パーセントであることを特徴とする請求項５０に記載の方法。
【請求項５２】
前記絶縁ボンディングワイヤが、前記トランスファー成形機のゲートに近い領域では交差しないように構成されることを特徴とする請求項４７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、集積回路を組み立てるためのシステムおよび方法に関し、特に、組立に用いられるワイヤボンドが絶縁被覆によって保護されている場合に集積回路を組み立てるためのシステムに関する。
【背景技術】
【０００２】
小型化は、現代の電子デバイスの特徴である。集積回路（ＩＣ）では非常に多くの小型化が行われており、集積回路は、例えばさまざまな公知の技術によってシリコンウエハ上に作成される。ＩＣは、一般的に、高密度に詰め込まれた電子回路を含み、あらゆる知的電子デバイスの心臓部に位置しており、その機能へアクセスできるようにするため、外界に接続されなければならない。
【０００３】
一方、ＩＣは、典型的に、一つの完成された電子式デバイスを作るため、他のデバイスに接続される必要がある。例えば、ＩＣは、直接あるいは回路基板を介して、他のＩＣまたは他の電子部品に接続されることが必要となる場合がある。例えば、ワイヤで接合されたデバイスにおいて、ＩＣには、ボンディングパッドを備える入力ポートおよび出力ポートが設けられる。ボンディングパッドにより、ワイヤがポートに接続または接合されて、機能的なデバイスを作ることが容易になる。
【０００４】
ところが、ＩＣは非常に小さくて壊れやすいので、製造工程中にＩＣを直接操作するのがあまりに困難であることが多い。そのため、ＩＣはパッケージＩＣへと加工され、それによって、パッケージ化されていないＩＣを製造工程で用いることに伴う問題を低減する。
【０００５】
有機プラスチックカプセル化モジュールの標準的なパッケージ工程を、以下に説明する。いくつかのＩＣが、典型的には単一のシリコンウエハ上に作られる。そして、ＩＣがウエハから切り取られ、またはさいの目に切り出されて、個々のＩＣとなるが、これらは「ダイ」とも呼ばれる。各ダイは、ボンディング基板に取り付けられる。一般に、製造工程の効率を改善するため、多数のダイが単一のボンディング基板に取り付けられる。このＩＣと基板との結合体は、次のステップであるワイヤボンディングを妨げかねない異質物による汚染または酸化物を除去するため、プラズマで洗浄される。
【０００６】
ワイヤボンディングでは、導電性の細い裸線を取って、その裸線をＩＣの接続パッドから基板の接続パッドへと溶接により結合する。ＩＣが取り付けられる基板は、いくつかのボンドパッドを含む。ボンドパッドは、ボンドフィンガまたはリードフィンガと呼ばれることがある。ボンドフィンガは、典型的には、基板の外側の縁のまわりに配置され、短絡を防ぐため、互いに電気的に絶縁される。ワイヤボンディング工程は、基板のボンドフィンガを対応するＩＣボンドパッドへ、裸の金ボンディングワイヤを介して電気的に接続する。ボンドフィンガは、典型的には、基板に沿って（典型的には金属または半田ボールの接続部である）リードまたはパッドへ配線される。そして、リードまたはパッドは、電気的なデバイスを完成させるために、必要に応じて他の部品へ電気的に接続されてよい。
【０００７】
ワイヤで接合されたＩＣと基板との結合体は、たいていの場合、成形段階あるいはカプセル化の前に再びプラズマで洗浄される。この洗浄の主な目的は、次の段階が始まる前に異質物による汚染を除去することである。
【０００８】
成形段階では、ワイヤで接合されたＩＣと基板との結合体を環境から物理的に遮蔽するため、フィラー入りの高分子材料が高圧で射出されて、ワイヤとＩＣとを保護用のエポキシ誘電体で包み込む。先のプラズマ洗浄段階は、成形用エポキシの基板への接着を強め、成形用エポキシは、ＩＣ全体と、すべてのボンディングワイヤと、基板の対応部分とを覆う。そして、組立品全体が硬化させられる。
【０００９】
包み込みが行われると、例えば半田ボールなどのリードまたは導線が基板に取り付けられる。基板が、多くのデバイスが細片状に並んだ形状である場合は、次に基板が個々の部品へと切断される。これらが、所望のパッケージＩＣである。
【００１０】
上で概説したプロセスは、アドバンスト・パッケージング２００１年３月号の、パトリック・マッキニーによる「Ｆｒｏｍ  ｄｉｃｉｎｇ  ｔｏ  ｐａｃｋｉｎｇ：  Ｅｘａｍｉｎｉｎｇ  ｔｈｅ  ｐａｃｋａｇｉｎｇ  ｐｒｏｃｅｓｓ」に詳しく説明されている。このプロセスは、特定用途向け集積回路（ＡＳＩＣ）、マイクロプロセッサユニット（ＭＰＵ）、デジタルシグナルプロセッサ（ＤＳＰ）等といった、価格性能比を重視する種類のＩＣに典型的である。パッケージ構成としては、ボールグリッドアレイ（ＢＧＡ）、クワッドフラットパック（ＱＦＰ）、チップスケールパッケージ（ＣＳＰ）等が提供されており、これらが、パッケージＩＣの基本的な物理的形状、大きさ、および様式を規定する。
【００１１】
この種のワイヤボンディングに用いられるワイヤは、典型的には裸である。したがって、ＩＣのパッケージ化およびボンディングパッドは、短絡を起こさずにワイヤが配置され得るほどの十分な間隙によって、ＩＣの入力および出力を分離させている。しかしながら、裸線を使用すると、ワイヤ間の比較的大きな間隔が必要とされるので、ボンドワイヤのパターンに制約が生じる。そのような大きな間隙が必要になると、小型化が阻害されて、不必要に回路経路が長くなり、組み立てられたデバイスの速さと効率を低下させてしまう。
【００１２】
したがって、絶縁ボンディングワイヤを標準的なパッケージ工程に導入することが望まれる。マイクロエレクトロニクスにおいては、絶縁ボンディングワイヤの使用が長い間、求められてきた。電気的な短絡の危険を冒さずにボンドワイヤを互いに直接、物理的に接触するよう配置できれば、入出力の接続部の増加に始まり、改良された性能、大きさ、製品化までの時間に至るまで、ＩＣパッケージ設計に新しい融通性がもたらされる。
【００１３】
そのため、最近になって、裸線の代わりに絶縁ワイヤを用いることが提案されてきている。例えば、２００１年１月２３日にマンテギーに対して付与された「ＳｉＯ２  Ｗｉｒｅ  Ｂｏｎｄ  Ｉｎｓｕｌａｔｉｏｎ  ｉｎ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ａｓｓｅｍｂｌｉｅｓ」という名称の米国特許第６，１７７，７２６号は、裸線のワイヤボンディング後の絶縁を含むプロセスについて記載している。しかし、ワイヤボンディング中はワイヤが裸なので、電気的な短絡を防ぐためワイヤどうしを離しておかなければならない。したがって、この解決法は、絶縁ワイヤを用いることの可能性を限定してしまう。
【００１４】
そこで、最大の融通性を実現するためには、「あらかじめ絶縁された」ボンディングワイヤを使用できることがより一層望ましい。木村に対して付与された「Ｒｅｓｉｎ  Ｃｏａｔｅｄ  Ｂｏｎｄｉｎｇ  Ｗｉｒｅ，  Ｍｅｔｈｏｄ  ｏｆ  Ｍａｎｕｆａｃｔｕｒｉｎｇ  ｔｈｅ  Ｓａｍｅ，  ａｎｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅ」という名称の米国特許第５，３９６，１０４号、およびオットーに対して付与された「Ｂａｌｌ  Ｂｏｎｄｉｎｇ  ｏｆ  Ａｌｕｍｉｎｕｍ  Ｂｏｎｄｉｎｇ  Ｗｉｒｅ」という名称の米国特許第４，８６０，  ９４１号は、絶縁ボンディングワイヤについて記載している。
【００１５】
上に例示したような絶縁ボンディングワイヤによって、２点間接続の融通性を最高度に可能になり、高密度な「チップ上」の相互接続から複雑なチップ間の組立に至るまでの構成が可能になる。しかしながら、絶縁ボンディングワイヤがパッケージＩＣ組立工程に導入されると、支障が生じる。パッケージＩＣ組立工程はかなり確立されたものであるため、絶縁被覆線あるいは絶縁ワイヤを用いる際に組立工程に要求される変更を、限定することが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
したがって、上記不都合の少なくともいくつかを未然に防ぎ、または緩和することが、本発明の目的である。
【課題を解決するための手段】
【００１７】
本発明は、ＩＣパッケージ工程において裸ボンディングワイヤを絶縁ボンディングワイヤで置き換えることの影響を低減することを試みるものである。そのため、組立工程に要求される変更を限定するためにいくつかの方法が提示され、それによって、現在の組立工程をより速くより安価に転換可能にする。
【００１８】
本発明の一態様により、絶縁被覆を有するボンディングワイヤを用いて集積回路と基板との結合体（integrated circuit/substrate combination）を組み立てて集積回路パッケージにするためのプロセス工程が提供され、そのプロセス工程は、プラズマを用いてＩＣと基板との結合体を洗浄するステップと、絶縁ボンディングワイヤを用い、接合されるワイヤのパターンのそれぞれの態様を３次元で制御して、ＩＣと基板との結合体をワイヤで接合するステップと、絶縁ボンディングワイヤの被覆に対して最小限度だけ影響を及ぼしつつ汚染を除去するように構成された、パワーを減らされたプラズマ洗浄装置を用いて、ワイヤを付けられたＩＣと基板との結合体を洗浄するステップと、ワイヤで接合されたＩＣと基板との結合体を最適化された速度でエポキシで包み込むように構成された成形工具（molding tool）を用いてワイヤで接合されたＩＣと基板との結合体を成形し、それにより絶縁ボンディングワイヤに対する損傷を限定するステップと、ワイヤで接合されたＩＣと基板とを環境への直接的な曝露から保護するパッケージＩＣを提供するために、エポキシを硬化させるステップとを有する。
【００１９】
本発明のさらなる態様により、ボンディングワイヤを用いて集積回路（ＩＣ）を基板にステッチボンディングで接合する方法が提供される。ボンディングワイヤは、一端においてＩＣに接合されており、この方法は、高さ５ミル（約１２７μｍ）以下のツール変化点（ツール変曲点、Tool Inflection Point）を設定するステップと、基板上の接合部位において接合を効果的に生成するために、設定されたツール変化点を用いるステップとを有する。
【００２０】
本発明のさらなる態様により、ボールステッチボンディング機にて絶縁被覆を有するボンディングワイヤを用いてＩＣを基板にボールステッチボンディングで接合する方法が提供され、その方法は、絶縁ボンディングワイヤの自由端にアークを発生させるステップであって、ボンディングワイヤがフリーエアボールを生成するように絶縁被覆を裂けさせるステップと、ＩＣ上のボンドパッドにおいてボール接合を生成するステップと、ワイヤを曲げてループ形状を形成するためにキャピラリを用いるステップと、接合を生成するために低いツール変化点（ＴＩＰ）を用いて基板上のボンドフィンガにおいてステッチ接合を生成し、それによってＩＣと基板との間に電気的な接続を生成するステップとを有する。
【００２１】
本発明のさらなる態様により、ワイヤを接合部位へ効果的に接合する方法が提供され、その方法は、接合を生成するために接合部位に第１回目の打撃を加えるステップと、所定の高さへ退くステップと、接合部位に第２回目の打撃を加えるステップとを有する。
【００２２】
本発明のさらなる態様により、パッケージ集積回路（ＩＣ）が提供され、パッケージＩＣは基板に取り付けられたＩＣを備え、ＩＣはボンディングワイヤを介して基板と電気的に接続されており、ボンディングワイヤは一端においてＩＣに接合され、他端において基板に接合されており、接合のうちの少なくとも１つは、２回の打撃を行うステッチ接合を含む。
【００２３】
本発明のさらなる態様により、絶縁ボンディングワイヤの被覆に対して最小限度だけ影響を及ぼしつつ、絶縁ボンディングワイヤを用いてワイヤで接合された集積回路と基板との結合体から汚染を除去する洗浄装置を構成する方法が提供され、その方法は、試験基板と絶縁ボンディングワイヤ試料とを試験するために、あらかじめ定められた設定を用いるステップと、洗浄装置が基板の汚染を効果的に洗浄するのに十分なほど高いパワー構成に設定されていることを決定するために、試験基板を分析するステップと、洗浄装置が絶縁ボンディングワイヤから最小限度の被覆を除去するのに十分なほど低いパワー構成に設定されていることを決定するために、絶縁ボンディングワイヤ試料を分析するステップと、上記の両ステップを満足する少なくとも１つの設定を決定するために、変更された設定を用いて試験を反復して繰り返すステップとを有する。
【００２４】
本発明のさらなる態様により、絶縁ワイヤを成形工具と適合（両立）するように構成する方法が提供され、絶縁ワイヤはＩＣと基板との間にワイヤで接合され、後に高分子材料に覆われるワイヤであり、その方法は、ワイヤのループ高さを限定するステップであって、それにより高分子材料の流れによるワイヤの引張りを最小化するステップと、成形工程によって物理的損傷を受けやすい領域および幾何学的構成において交差個所が生じるのを避けるステップとを有する。
【００２５】
本発明のさらなる態様により、集積回路（ＩＣ）と基板との結合体が提供され、ＩＣと基板とは、それらの間に接合された絶縁ボンディングワイヤを介して電気的に接続されており、絶縁ボンディングワイヤが、ワイヤの限定されたループ高さと、後続の成形工程中に物理的損傷を受けやすい領域において交差個所が生じるのを避ける幾何学的構成とを有することにより、絶縁ボンディングワイヤが成形工具と適合（両立）できるように構成される。
【００２６】
本発明のさらなる態様により、絶縁ボンディングワイヤの被覆に対する損傷を限定しつつ絶縁ボンディングワイヤを用いてワイヤで接合されたＩＣと基板との結合体を成形材料で包み込む成形工具を構成する方法が提供され、その方法は、流れの壁が確立されるまで初期に最低流量で成型材料を挿入するステップと、流れの壁が確立されると、エポキシの挿入速度を増大した流量まで増大するステップとを有し、成形工程の継続時間は、ＩＣと基板との結合体を空隙なく完全に覆うのに十分であるが、成形材料のゲル化時間よりも短くなっている。
【００２７】
本発明のさらなる態様により、絶縁ボンディングワイヤの絶縁破壊点を試験するための試験器を作るための部品を含む試験キットが提供され、試験キットは、試験器を支持するための基部と、１対の導電性の棒であって、棒の一方は、電源の陽極へ電気的に接続され、棒の他方は、電源の陰極へ電気的に接続されており、あらかじめ定められた距離だけ離れて配置される１対の導電性の棒と、試験される絶縁ボンディングワイヤを、絶縁ボンディングワイヤが導電性の棒のそれぞれと接触するように支持するためのスライドと、１対の導電棒を基部へ接続するための第１の接続手段と、絶縁ボンディングワイヤをスライドへ接続するための第２の接続手段とを備える。
【発明を実施するための最良の形態】
【００２８】
ここから、以下の図面を参照して、単なる一例として、本発明の実施の形態を説明する。
図１は、ワイヤボンディング工程の動作を説明するフローチャートである。
図２は、ボール接合を生成するためのワイヤボンダの図である。
図３ａは、ステッチ接合（先行技術）の標準的なＴＩＰを説明する図である。
図３ｂは、本発明によるステッチ接合のキャピラリを説明する図である。
図４は、第２の接合で想定され得るＬＦ２位置を説明する図である。
図５は、単一列構成を採用するＩＣのワイヤ密集度の改善を説明する概略図である。
図６は、多列構成を採用するＩＣのワイヤ密集度の改善を説明する概略図である。
図７は、絶縁ワイヤのフリーエアボールの図である。
図８ａは、絶縁破壊電圧を試験するための、組み立てられた試験キットの斜視図である。
図８ｂは、図８ａで説明された、組み立てられたキットの、電気的な接続の概略図である。
図８ｃは、試験中に絶縁ワイヤを支持するための試験基板の斜視図である。
図９は、成形工具を説明するブロック図である。
図１０は、成形工程中に敏感となるワイヤ領域を説明する図である。
図１１ａは、成形工程中に敏感となるワイヤ交差領域を説明する、接合されたＩＣと基板との結合体の上面図である。
図１１ｂは、成形工程中に敏感となるワイヤ交差領域を説明する、接合されたＩＣと基板との結合体の側面図である。
図１２は、図８ａに示された試料試験器の代替となる試料試験器のブロック図である。
図１３ａは、プラズマ洗浄工程のパワーを減らすように構成されたマガジンを説明する図である。
図１３ｂは、図１３ａの代替となる実施の形態を説明する図である。
図１４ａは、図１３ａおよび図１３ｂの代替となる実施の形態を説明する図である。
図１４ｂは、図１３ａおよび図１３ｂの代替となる実施の形態を説明する図である。
【００２９】
便宜のため、説明における同一の番号は、図における同一の構成を指すものとする。図１を参照すると、絶縁ボンディングワイヤを用いてパッケージＩＣを提供するための工程を説明するフローチャートが、全体として番号１００で示される。
【００３０】
ステップ１０２において、ＩＣがウエハから切り取られ、あるいはさいの目に切り出されて、個々のＩＣとなる。ステップ１０４において、ＩＣは、ボンディング基板に取り付けられる。ステップ１０６において、ＩＣと基板との結合体は、ワイヤボンディングに備えて洗浄される。洗浄は典型的にはプラズマを用いて実現されるが、当業者であれば、ＩＣと基板との結合体を洗浄するのに他の方法を用いてよいことを認識するであろう。代替となる洗浄手法の例として、化学洗浄や、紫外線（ＵＶ）オゾンなどの方法がある。ステップ１０８において、絶縁金ボンディングワイヤを用いて、ＩＣのボンディングパッドが基板のボンディングパッドに接続される。ステップ１１０において、接合されたＩＣと基板との結合体は、再びプラズマ洗浄される。ステップ１１２において、成形工程中、ワイヤとＩＣとを封入して環境から保護するために、それらをカプセル化して包み込むためにエポキシが射出される。そして、組立品全体が硬化させられる。ステップ１１４において、リードまたは導線が、典型的には半田ボールの形態で、基板に取り付けられる。ステップ１１６において、基板は、個々のパッケージＩＣへと切断される。工程１００についての以下の詳細な説明によって、絶縁ワイヤの使用を容易にするためになされた変更を明らかにする。
【００３１】
ステップ１０２から１０６は、絶縁ワイヤをＩＣ組立工程へ投入する前に起こるので、現状技術によって行われ得る。ステップ１０８において、絶縁ワイヤがＩＣと基板との間に接合される。ワイヤボンディングには通常、２種類のワイヤボンダが用いられる。１つはボールボンダと呼ばれ、もう１つはウェッジボンダと呼ばれる。以下、ボールボンダを用いる絶縁ボンディングワイヤの適用について説明する。ボールボンダを用いるワイヤボンディングは、第１の接合とも呼ばれるボールボンディング工程と、第２の接合またはウェッジ接合とも呼ばれるステッチボンディング工程とを有する。ボールボンディングは通常、半導体のダイ上のボンドパッドにおいて行われ、ステッチボンディングは、基板上のリードフィンガにおいて行われる。本実施の形態では、ＩＣのボンディングパッドへのワイヤボンディングは、自動ボールステッチワイヤボンディング法を用いて実現され、同方法は、例えばキューリック＆ソファや、ＡＳＭ、新川、カイジョー、ＥＳＥＣから提供される業界標準機器で利用できる。
【００３２】
ボールステッチワイヤボンディング機の全体の動作について、以下に説明する。デバイスと基板との結合体は、定められた温度まで基板の下の加熱体で加熱される。絶縁ワイヤの自由端が火花放電させられ、フリーエアボール（ＦＡＢ）を生成する。ワイヤボンディング機は、圧力と超音波振動とを高温で用いてＦＡＢをＩＣの入出力パッドに接合するが、これは第１の接合、またはボール接合と呼ばれる。次に、ワイヤボンディング機は、基板の、対応するボンディングパッドまたはフィンガ上に位置する。ワイヤボンディング機は、圧力と超音波振動とを用いて絶縁ワイヤを基板に接合するが、これは第２の接合、またはステッチ接合と呼ばれ、次に絶縁ワイヤを切断し、このようにしてＩＣと基板との間の電気的な接続、すなわちループを生成する。ワイヤの自由端からはフリーエアボールが再び生成され、それがＩＣ上に位置付けられて、次のループが生成される。この工程は、所望のワイヤボンド接続がすべて完了するまで繰り返される。
【００３３】
図２を参照すると、第１の接合を生成するためのボールステッチボンディング機の例が、全体として番号２００で示される。絶縁ボンドワイヤ２０１が、自由端２０４から離れたスプール２０２から延びているのが示されている。本実施の形態において、絶縁ボンドワイヤ２０１は、マイクロボンズ社のＸ−Ｗｉｒｅ（登録商標）であり、厚さ約０．１μmから０．５μmの絶縁材を有する。スプール２０２は、絶縁ワイヤ２０１の供給源として働く。また、中央の穴または管２０７を有する導電性または金属製のキャピラリ（capillary）２０６も示されており、中央の穴または管２０７を通して絶縁ワイヤ２０１が繰り出される。キャピラリ２０６は、ボールボンディングのためにボールを形成する間、ワイヤ保持具として働く。強度と、導電率と、製造容易性を有利に組み合わせられるようにキャピラリには多くの種類の素材が用いられてよいが、タングステンカーバイドのキャピラリが好ましい。
【００３４】
ワイヤクランプ２０８が、ワイヤ２０１が接合される面２１０からある距離だけ離れて、キャピラリ２０６の上に配置される。電子式フレームオフ（ＥＦＯ）ワンド（棒部：wand）２１２が、ワイヤ２０１の自由端２０４の近傍位置、キャピラリまたはワイヤ保持具のおよそ下方に示されている。超音波トランスデューサアーム２１４も示されており、超音波トランスデューサアーム２１４は、ワイヤの自由端に形成されたボールを基板に接合するのに十分な超音波と加圧のエネルギーを発生する。
【００３５】
上記のボールステッチボンディング装置の動作について、以下に簡単に説明する。絶縁ワイヤは、キャピラリ２０６の中央の穴を通され、ワイヤの自由端がキャピラリの端を超えるまで延ばされる。ワンド２１２は、電気エネルギーの電荷またはアークを、ワイヤ２０１に対して放出する。すると、このエネルギーはワイヤ２０１へ飛び、たとえワイヤが絶縁されていても、エネルギーが絶縁の電気的な破壊電位を超え、絶縁を破って接地させる。本実施の形態では、電気的に伝導性のあるキャピラリ２２８が接地（グランド）である。この工程において、ワイヤ２０１の自由端が溶け、絶縁が裂けて、好適なボールが形成される。絶縁ボンディングワイヤとともに用いるボールステッチボンダの詳細については、リンらによる「Ｗｉｒｅ  Ｂｏｎｄｅｒ  ｆｏｒ  Ｂａｌｌ  Ｂｏｎｄｉｎｇ  Ｉｎｓｕｌａｔｅｄ  Ｗｉｒｅ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｕｓｉｎｇ  Ｓａｍｅ」という名称の、米国特許第６，８９６，１７０号に詳述されている。
【００３６】
さらに、同じパラメータの下では、絶縁ワイヤのＦＡＢの大きさは、裸線のＦＡＢの大きさと異なるであろうことに留意すべきである。典型的には、絶縁ワイヤのＦＡＢの大きさは、裸線のＦＡＢの大きさよりも大きくなると予測される。下記の表１を参照して、マイクロボンズ社の提供による、裸線と絶縁ワイヤＸ−Ｗｉｒｅ（登録商標）との比較を、ＦＡＢの大きさのさまざまなパラメータについて示す。これにより、当業者は、絶縁ワイヤが用いられる場合、ＦＡＢの所望の大きさを得るためには、ボンディング機のパラメータを異なって設定する必要があり得ることを認識するであろう。
【表１】
2009503822.tif 000003
【００３７】
第２の接合には、ツール変化点（ＴＩＰ：Tool Inflection Point）、等速度運動（ＣＶ：Constant Velocity Motion）、超音波パワー、時間、力、温度、ループファクタ２（ＬＦ２：Loop Factor 2）、ループ形状の軌道と接触角、ステッチオプションなどといった関連する第２の接合のパラメータを含む、いくつかの考慮すべきパラメータがある。図３ａを参照すると、先行技術に従って第２の接合を生成するための位置を説明する図が、全体として番号３００で示される。ＩＣ３０２が基板３０４に取り付けられ、裸線３０６の自由端が、上述のようにして、すでにＩＣ３０２へ接合されている。キャピラリ２０６のクランプは閉じられており、第２の接合を作るべく位置している。ＴＩＰ３０８は、第２の接合を生成するための下向きの動きがＣＶ設定へと減速する時点における、キャピラリ２０６と基板３０４との間の距離を表す。標準ＣＶは、ワイヤ形成サイクル中の最高点であるワイヤループ形成が完了する点からの高速下降と比べると比較的低い。
【００３８】
図３ｂを参照すると、本実施の形態に従って第２の接合を生成する例が、全体として番号３５０で示される。絶縁ワイヤ３２２の自由端は、ＩＣ３０２に接合されている。第２の接合を効果的に生成するためには、当技術分野の標準よりも低いＴＩＰとより高いＣＶが用いられるべきであることが決定されている。したがって、本実施の形態においては、ＴＩＰは、標準的な実装のＴＩＰのおよそ半分、ＣＶは、標準的なＣＶのおよそ２倍である。低いＴＩＰでの速度の急激な増加がより高い衝撃を引き起こすように決まっており、これはワイヤ３２２が絶縁被覆を備えることを考えると好ましいことである。具体的には、ワイヤのサイズに応じて、５ミル（約１２７μｍ）未満、より好ましくは２〜３ミル（約５０．８〜約７６．２μｍ）のＴＩＰと、１．０〜２．５ミル／ミリ秒（約２５．４〜約６３．５μｍ／msec）のＣＶとが、必要な衝撃を与えることが分かっている。
【００３９】
したがって、第２の接合の強度は、絶縁ワイヤのための標準的な方法に比べて改良される。上記の工程は強い第２の接合を常に生み出した。具体的には、２００ミル（約５．０８ｍｍ）のワイヤ長さを有する、ＡＳＴＭ  Ｆ７２−９５準拠の、ベリリウムで改質された４Ｎの金絶縁ワイヤを使用し、ＭＩＬ−ＳＴＤ−８８３試験方法２０１１．７に準拠して中央部引っ張りを採用すると、絶縁ワイヤならびに上述のＴＩＰおよびＣＶを用いることで、５ｇｆ（約４９ｍＮ）から８ｇｆ（約７８ｍＮ）の平均接合強さが得られる。
【００４０】
図４を参照すると、想定され得るＬＦ２位置の例が、全体として番号４００で示される。ＬＦ２は、基板上のプログラムされた接合場所を基準として、ＴＩＰにおけるキャピラリの水平位置を規定するものであり、第２の接合を形成するための基板ボンディングフィンガへのＣＶ下降という最後のステップの目標を定める。プログラムされた接合場所の直上にキャピラリがある場合は、ＬＦ２は０であると言われる。キャピラリがＩＣとフィンガとの間にある場合は、ＬＦ２は正であると言われる。キャピラリが、ＩＣから見てボンディングフィンガを超えている場合は、ＬＦ２は負であると言われる。ワイヤボンディングにおけるＬＦ２の典型的な値は、ワイヤ間でたるみを低減するように正となっており、そうして短絡を防いでいる。しかし、本実施の形態は絶縁ワイヤを実装するので、隣接するワイヤどうしによる短絡はそれほど懸念とはならない。さらに、成形工程１１２に関連して説明するように、隣接するワイヤ間におけるある程度のたるみは、成形中の短絡の発生を防ぐ場合がある。よって、本実施の形態は、第２の接合を生成する際に負のＬＦ２を利用できる。
【００４１】
先述したように、ＥＦＯから与えられるエネルギーは、絶縁の電気的な破壊電位を超える。したがって、上述したワイヤボンディング工程が、（ＩＣ側の接続のための）ボール形成の間にワイヤの被覆を「焼き切る」一方で、残りのワイヤの被覆をできるだけ多く維持する、という能力を有することが分かる。本実施の形態において、絶縁被覆は、第２の接合の首まで、そして第１の接合のボールの上側まで、維持される。
【００４２】
上記のボンディング工程により、想定され得るさまざまな形態での絶縁ワイヤの接合が容易になる。絶縁ワイヤが最小限の絶縁の低下だけでＩＣと基板との間に接合され得るので、ワイヤの形態を、先行技術と比べて、より密集した複雑なものとすることができる。
【００４３】
例として、図５を参照して、ＩＣ外周の単位長さ当たりのボンディングワイヤの密集度が改良されている様子を説明する概略図を示す。最近の実験によると、ワイヤどうしの間隔を０．４μｍまで近づけられることが分かった。ワイヤが絶縁されているので、互いに接触したとしても心配がほとんどない。このような密集度の改良によって、ＩＣが他の部品に対して提供できる入出力ポートの数が増えて、電子部品をさらに小型化する助けとなり得る。
【００４４】
図６を参照すると、入出力ポートの列をもはやＩＣ外周に沿って置くことに限定しないで入出力ポートの列の数を増やすことにより、利用できる入出力ポートの数をさらに増やすことができる。ワイヤが絶縁されているので、このようなレイアウトを用いても短絡を生じる危険が大いに低下している。
【００４５】
さらに、図５および図６の両方で説明されたレイアウトについては、短絡を生じる危険をほとんど冒さずにワイヤを互いに物理的に接触させることができるので、さらに複雑な接続が可能である。これにより、チップ設計者にとって、想定できる回路レイアウトが大いに広がる。
【００４６】
上記のワイヤボンディングでは、ワイヤが金系の金属または銅系の金属のボンドワイヤで構成されることが好ましい。本実施の形態では、金系の金属のボンドワイヤが用いられる。さらに、ボンドワイヤは、直径０．００５インチ（約１２７μｍ）以下であることが好ましい。さらには、ワイヤの直径は、０．００２インチ（約５０．８μｍ）未満であることがより好ましく、０．００１インチ（約２５．４μｍ）未満が最も好ましい。しかしながら、当業者は、具体的な実装の際の必要に応じてボンドワイヤの直径が異なってよいことを認識するであろう。
【００４７】
図７を参照して、上記のように、絶縁ワイヤの場合のフリーエアボールの図を示す。本実施の形態では、絶縁被覆と金属面とは、ＥＦＯによるフリーエアボール形成において十分な接着力を示す。図から明らかになるように、絶縁被覆はボール上に存在しており、「スイカの縞」によって表されている。これから、ボールボンディング中にアークを飛ばされると、絶縁が裂けることが分かる。
【００４８】
本実施の形態では、ＩＣを基板と電気的に接続するのにボールステッチ接合を用いることを説明しているが、当業者は、ウェッジボンダを用いるウェッジ・ウェッジ・ボンディングを含む他のボンディング方法を本発明が包含することを認識するであろう。
【００４９】
代替となる実施の形態では、ステッチ接合を改良するために、２回打撃ステッチ技法が実行される。先に説明したように、通常のステッチボンディング工程においては、ボンディングワイヤと基板のボンディングパッドとの間に接合を生成するために、ボンディングツールつまりボンディングキャピラリを介して、超音波パワーおよび力が高温で加えられる。ボンディングキャピラリは、超音波パワーおよび力を加える前に、着地して基板のリードフィンガと接触を保つ必要がある。ワイヤの接合強度は、組立工程および信頼性試験を乗り切るのに必要な業界仕様を満たすのに十分なほど高くなければならない。
【００５０】
絶縁ワイヤでは、ボンディング中にワイヤボンダが絶縁被覆を割る必要がある。ステッチボンディング工程において２回打撃を行って、被覆を割るのを助けて金属をボンディングのために露出させ、魚尾状の割れまたは剥がれの傾向を改良することは、有益なことである。２回打撃ステッチ技法を用いると、以下に説明するように、ループ形成工程を除くステッチボンディング工程が、同じ接合部位において２度繰り返される。ステッチ接合の第１の打撃が行われた後、プログラムされた高さまでボンディングキャピラリが持ち上げられ、もう１回の打撃、つまり第２の打撃が、同じ接合部位において行われる。それぞれの着地において、超音波パワーおよび力が加えられる。本実施の形態では、プログラムされた高さは、第２の打撃の前に絶縁ワイヤを切断するのに十分である。しかし、そうである必要はないと予想される。
【００５１】
ステッチボンディング工程は同じ接合部位で繰り返されるが、ステッチ接合の第１の打撃からの接合ずらし（オフセット）が適用され得る。正の接合ずらし設定は、ステッチ接合の第２の打撃をボール接合の方へずらし、負の接合ずらし設定は、ステッチ接合の第２の打撃をボール接合から離れる方へずらす。
【００５２】
ワイヤボンディング１０８が完了すると、プロセスはステップ１１０のプラズマ洗浄へと続く。前述したように、プラズマ洗浄１１０の目的は、ＩＣと基板との結合体から、想定され得る汚染を除去することであり、想定され得る汚染は、成形材料の接着に影響を及ぼす可能性のある、吸収された汚染物質の類、および空気中を伝達された汚染物質の類を含む。したがって、このステップ１１０は、成形工程１１２がワイヤボンディング１０８の後すぐに実行される場合は、必要ではないかもしれない。しかし、成形工程１１２は、典型的には、別の施設において、あるいは同じ施設の別の区域において、ボンディング１０８とは別々に実行されるため、これらのステップの間に相当の時間が経過する可能性が高い。したがって、ワイヤボンディング後のプラズマ洗浄１１０は、本組立プロセスの典型的なステップとなっている。
【００５３】
しかしながら、プラズマ洗浄１１０は、絶縁ワイヤから絶縁の一部を意図せず除去してしまうことにより絶縁ワイヤの効果を低下させ、それにより裸線を短絡の可能性にさらしてしまうことがあり得る。これは、交差する形態を含めて、絶縁ワイヤがしばしば極めて接近した形態で配置されるため、特に当てはまることである。
【００５４】
したがって、プラズマ洗浄ステップ１１０は、ワイヤ間の導電を防ぐために、絶縁に対する損傷を限定するよう修正される。具体的には、プラズマの洗浄特性が依然として効果的でありながら絶縁ワイヤの被覆に対する影響を最小にするよう、プラズマのパワーが減らされる。さらに、洗浄工程１１０のためのプラズマの典型的な選択は、アルゴン（Ａｒ）、およびアルゴンと酸素との混合気体を含む。後者が裸線に好適である一方、本実施の形態には前者を用いるのが好ましいが、これは、酸素は絶縁ワイヤの被覆材料と反応して、その効果をさらに限定してしまう場合があるからである。例えば、酸素は、耐湿性、延性、絶縁破壊などといった被覆の特質に影響を与える場合がある。両者ともに一般に用いられているので、アルゴンを選択することによるプラズマ洗浄工程１１０の実装に対する影響は、ほとんどない。
【００５５】
しかしながら、プラズマ洗浄ステップ１１０に用いられるプラズマ洗浄機にはいくつかの異なる種類があることを当業者は認識するであろう。さらに、異なる施設にある同じプラズマ洗浄装置の動作は、異なる環境条件やプラズマ洗浄装置の物理的状態のために、相違する場合がある。したがって、各プラズマ洗浄装置のパワーは、評価キットを用いて別々に設定される。
【００５６】
評価キットは、成形前または手直し前の、低いパワーによるプラズマ工程のパラメータの評価用に必要とされる材料および推奨される指示を提供する。以下の説明は、評価工程の指針を提供するためのものである。当業者は特定のユーザの要求を満たすために、指針の変更が必要になる場合があることを認識するであろう。
【００５７】
図８ａを参照すると、評価キットを用いて作成された試料試験器が、全体として番号８００で示される。試料試験器８００は、絶縁破壊試験を行うのに用いられる。試験器８００は、プラスチックまたはガラスのベースプレート８０２と、幅Ｗだけ離れた１対のステンレス鋼棒８０４とを備える。棒８０４は、ばね仕掛けの導電性クリップ（図示せず）を用いてしかるべき位置に保持される。本実施の形態では、Ｗ＝２５ｍｍである。試験される１以上の試料絶縁ワイヤ８０８を備えるガラススライド８０６が、棒８０４に渡して置かれる。ガラススライドは、試料ワイヤ８０８が棒８０４と直接接触するように、試料ワイヤ８０８を下向きにして棒８０４に置かれる。
【００５８】
図８ｂを参照すると、図８ａで説明された試験器の電気的な接続を説明する概略図が、全体として番号８２０で示される。棒８０４の一方が、電源８２２の正の出力へ電気的に接続されるのに対して、棒８０４の他方は、電源８２２の負の出力へ電気的に接続される。本実施の形態では、電源８２２は、１Ａで０Ｖから２００Ｖを供給できる。ただし、電流をワイヤの溶断電流のすぐ上で制限するように、必要な回路が設けられる。電圧計８２４が、棒８０４へ電源８２２と並列に接続される。電圧計は、電源の最大値まで測定することができる。電源の最大値は、本実施の形態では、２００Ｖである。
【００５９】
図８ｃを参照し、試験される試料ワイヤ８０８を準備するために用いられる試験基板８６０の構成を示す。本実施の形態では、試験基板８６０は、長さ１５ｃｍよりも大きい。試験基板は、最も良い結果を確認するために、実際に用いられる基板と同様の厚さであることが好ましい。ワイヤポスト８６２は、試験基板８６０の幅方向に両端間を渡すように置かれる。ワイヤポスト８６２は、好適なダイ接着剤を用いて取り付けられる。各ワイヤポスト８６２は、試料ワイヤ８０８を受けるための上向きの１対の溝（図示せず）を含む。試料ワイヤ８０８は、ワイヤポスト８６２によって、試験基板８６０の表面からおよそ１ｍｍ上に掛けられる。試料ワイヤ８０８は、例えばカプトンテープのような粘着テープ８６４を用いて、ワイヤポスト８６２に固定される。試料ワイヤ８０８は、わずかに張力を受けるように、ワイヤポスト８６２の間に渡して置かれる。
【００６０】
成形前のプラズマ洗浄１１０の望ましいパラメータを決定するために上記の評価キットを用いる際の動作について、以下に詳述する。
【００６１】
試験されるワイヤ８０８が、図８ｃで説明したように試験基板８６０へ装着される。試験基板８６０は、目的の工程条件と同じ方法でプラズマ室内へ置かれる。多層プラズマ室においてパワーの低いプラズマを用いる際には、単一の層を用いるべきであることに留意すべきである。実験結果によると、異なる層の間ではプラズマ洗浄の効果が著しく異なることが分かっている。したがって、一貫性を保つため、単一の層が用いられるべきである。さらに、プラズマ室内における基板の最適な置き方は、チェッカー盤模様である。しかし、結果にわずかな違いを伴うだけの他の置き方の模様が用いられてもよいことは理解されるであろう。
【００６２】
表２で与えられる推奨条件に従って、パワーの低いプラズマ洗浄が開始される。前述したように、好ましいプラズマは、アルゴンである。
【表２】
2009503822.tif 000004
【００６３】
プラズマ洗浄の継続時間は、最初は低い方の制限時間近くに設定される。プラズマ洗浄が完了したら、試料ワイヤ８０８は、試験基板８６０から取り外される。試験基板８６０上のいくつかの異なる場所で、接触角の測定が行われる。接触角の測定は、プラズマ洗浄後６０分以内に行われるのが好ましい。
【００６４】
本実施の形態では、少なくとも３個所が分析される。接触角の測定は、試験基板８６０の「清浄度」を求めるために用いられる。接触角が小さいほど、試験基板８６０は「清浄」である。比抵抗が１２ＭΩより大きな脱イオン（ＤＩ）水を用いて接触角が３０度未満であれば、試験基板は十分に清浄であるとみなされる。そうでない場合は、プラズマ洗浄の継続時間が増やされて試験工程が繰り返され、許容される最小限度のプラズマ洗浄継続時間が接触角の測定結果に基づいて決定されるまで行われる。
【００６５】
本実施の形態では、試験の継続時間には、２００秒の上限が設けられる。満足いく接触角の測定結果が得られぬまま、この継続時間に達したときは、パワーが上げられ、継続時間の下限からあらためて工程が開始される。
【００６６】
好適な制限時間が設定されたら、プラズマ洗浄が絶縁被覆を破壊しなかったことを確認するために、試料ワイヤ８０８が試験される。よって、試料ワイヤ８０８は、ワイヤポスト８６２から取り外され、カプトンテープ８６４の下側にあったワイヤの一部分が切り取られる。カプトンテープ８６４の下側だったワイヤの切れ端はプラズマに露出されなかったので、絶縁破壊試験の結果をゆがめてしまう場合がある。
【００６７】
６本のワイヤ試料８０８が、試験に向けて、ガラススライド８０６へ接着されることにより、位置決めされる。本実施の形態では、１枚のガラススライド８０６当たり２本の試料ワイヤ８０８が試験される。取り扱い中に試料ワイヤが機械的に傷つけられないよう、注意が払われなければならない。例えば、取り扱いによる刻み目、曲げ、または被覆損傷は、試験結果に影響を与える場合がある。同様に、プラズマ洗浄されなかった６本のワイヤ試料が、基準用として試験される。
【００６８】
各ガラススライド８０６は、以下のように試験される。ガラススライド８０６が、ワイヤ試料８０８を下向きにして棒８０４に置かれる。ガラススライド８０６の試料ワイヤ８０８は、４個所で棒８０４と接触している。ガラススライド８０６は、棒８０４どうしの間の中心線に基づいて、中央に置かれることが好ましい。ガラススライド８０６が中心をずれていると、おのおののワイヤ接点に異なる重量が掛かり、それによって試験の正確さに影響を与えてしまう場合がある。
【００６９】
電源８２２から直流電圧が印加され徐々に上げられる一方、十分な照明のもとでワイヤが監視される。ワイヤの絶縁破壊が起きると直ちに、電源において電流の流れるのが検出され、ワイヤは、典型的には２本に切れる。電圧上昇が停止され、電圧計８２４の電圧の読みが記録される。Ｘ−Ｗｉｒｅ（登録商標）の典型的な絶縁破壊電圧の範囲は、３０ＶＤＣから８０ＶＤＣであることに留意されたい。
【００７０】
１枚のスライド当たり２本のワイヤがあることから、第２のワイヤ破壊が起きるまで再び電圧がゆっくりと上げられる。電圧計の読みが記録され、電源８２２は、次のワイヤ試料８０８を試験するのに備えるため、０へと下げられる。
【００７１】
基準用およびプラズマ処理済みの両試料の絶縁破壊に関する以下のデータが収集される。すなわち、６つの絶縁破壊電圧の平均、データセット（基準用および試験試料）の標準偏差、およびセット内の最小絶縁破壊電圧である。
【００７２】
許容絶縁破壊電圧がどの程度とみなされるかは、設計ごとに決まるべきものである。以下は、Ｘ−Ｗｉｒｅ（登録商標）の一般的な許容値の指針である。許容できるとみなされるためには、プラズマ処理済みのワイヤとプラズマ処理済みでないワイヤとの平均絶縁破壊電圧の差が１０パーセント未満であるものとする。同じく、最小絶縁破壊電圧の読みは、２５ＶＤＣより大きいものとする。
【００７３】
このようにしてプラズマ洗浄の継続時間の範囲が試験キットを用いて決定され得るということが分かる。好適な接触角の測定値を与え得る最短の時間が継続時間の範囲の下端となり、好適な絶縁破壊結果を与え得る最長の時間が範囲の上限となる。このようにして、成形前のプラズマ洗浄は、ＩＣと基板との結合体を洗浄するけれどもボンディングワイヤの絶縁被覆には実質的に影響を及ぼさないパワーの低い洗浄を行う。
【００７４】
図１２を参照すると、代替となる試料試験器の実施の形態が、全体として番号１２００で示される。本実施の形態では、試料試験器は基板１２０２であって、基板１２０２の一つの側の複数のボンディングパッド１２０４と、基板１２０２のもう１つの側の複数の試験点（図示せず）とを備える。試験点は、ボンディングパッド１２０４のうちの対応するものと電気的に接続される。
【００７５】
２本以上の絶縁ボンディングワイヤ１２０６が、交差する形態で接合している。交差する形態の実例を図１２で説明する。交差する形態により、絶縁ボンディングワイヤ１２０６どうしが互いに接触している。
【００７６】
本実施の形態においてワイヤの絶縁破壊電圧を試験するため、２つの接触しているワイヤ間に、試験点を介して電圧が印加される。電圧上昇法が用いられて、絶縁材に絶縁破壊が起きるまで電圧が上げられる。接触しているワイヤのいずれかに電流が流れるのを検出することによって、絶縁破壊が特定される。これは、ワイヤの、対応する試験点を監視することによって実現される。電圧が書き留められ、その電圧が、工程が満足いくものであるか否かを確定するために用いられ得るのは、前述した通りである。
【００７７】
本実施の形態の試料試験器１２００を用いることの利点は、試験器が、工程の間ずっと継続できること、そして、例えば、カプセル化の後に絶縁破壊電圧を測定するのに用いられ得ることである。これが実現されるのは、ユーザが試験点にアクセスできるからである。さらに、図１２には示されていないが、基板は、実際のＩＣと基板との結合体により近く似るようにダミーＩＣを含んでもよい。
【００７８】
前述したように、洗浄剤としてプラズマが用いられているが、他の洗浄剤が用いられてもよい。したがって、当業者は、上記のように洗浄装置を構成するという概念がそうした洗浄剤および洗浄の仕組みに適用されてもよいことを認識するであろう。
【００７９】
代替となる実施の形態では、標準的なプラズマ洗浄ユニットが、標準的なパワーの水準で用いられてよい。以下の実施の形態では、パワーの低い効果的なプラズマ洗浄が、ＩＣと基板との結合体のキャリアを電気的に隔離することによって実現される。キャリアを隔離すると、キャリアがプラズマ場の境界に対して浮遊電位に保たれることにより直接的なプラズマの効果が減少し、その結果、プラズマの絶縁被覆に対する損傷が減少する。したがって、絶縁ワイヤで接合されたチップのキャリアの大容量プラズマ洗浄が、マガジン装填またはインライン式のプラズマ洗浄機を用いて行われ得る。これらの実施の形態について、以下に説明する。
【００８０】
ある実施の形態では、鉛直マガジンが実装される。図１３ａを参照すると、鉛直マガジンが全体として番号１３００で示される。本実施の形態において、鉛直マガジン１３００は、複数の接合されたＩＣと基板との結合体を棚に載せるための複数の水平ラック１３０２を含む。さらに、鉛直マガジン１３００は、鉛直マガジン１３００を支持し鉛直マガジン１３００と鉛直マガジン１３００が置かれる面との距離を維持するための４本の脚１３０４を含む。脚１３０４は、プラズマ工程中の安定性で選択された材料で構成される。そのような材料には、例えば、ガラスや、セラミック、半導体ウエハがある。また、望ましい特質を示す他の材料が用いられてもよい。
【００８１】
そして、鉛直マガジン１３００がプラズマ洗浄機（図示せず）に置かれる際は、電極のうちの１つの上に置かれる。したがって、脚１３０４は、鉛直マガジン１３００を電極から電気的に隔離し、それによって、プラズマ洗浄の強さを低下させて絶縁ワイヤに対する著しい損傷を防ぐ。
【００８２】
別の実施の形態では、水平マガジンが実装される。図１３ｂを参照すると、水平マガジンが全体として番号１３５０で示される。水平マガジン１３５０は、その向き以外は鉛直マガジン１３００と類似している。水平マガジン１３５０は、水平ラック１３０２の代わりに鉛直ラック１３５２を含む。
【００８３】
さらに別の実施の形態では、電気的な隔離を保つために、絶縁シート（板）が設けられる。図１４ａを参照し、鉛直マガジンのさらなる例１４００を示す。本例では、絶縁シート１４０２が、鉛直マガジン１４００を電極から隔離するために、鉛直マガジン１４００の下に置かれる。同様に、図１４ｂを参照して、水平マガジンのさらなる例１４５０を示す。本例では、絶縁シート１４５２が、水平マガジン１４５０を電極から隔離するために、水平マガジン１４５０の下に置かれる。
【００８４】
図１４ａおよび図１４ｂの両方で図示してあるように、絶縁シートの大きさおよび形は、電極上のマガジンの設置面形状と合うか、あるいはほぼ合っている。
【００８５】
さらに、絶縁シートは、絶縁シートが置かれている電極を覆って事実上、遮蔽している。これにより、電極の表面積が減り、プラズマが上部の電極（例えば電源）から下部の電極（例えば接地）へと流れることのできる経路が減る。仮に多数のマガジンが電極上に置かれてわずかな間隔かまたは間隔なしで横並びに詰め込まれると、プラズマが上部の電極から下部の電極へ流れることができなくなるまで電極が覆われてしまい得る。そこで、プラズマ電極の十分な接地対電源比を維持するために、マガジンどうしの間に間隔が空けられる。
【００８６】
さらなる実施の形態によると、マガジン内で隣接する２つのＩＣと基板との結合体の間隙が、局所的なプラズマ領域、すなわちホットスポットを生成するのを防ぐのに十分なほど短い距離に保たれる。例えば、マガジン内で隣接する２つのＩＣと基板との結合体の間隙が１２ｍｍであるダブルギャップのマガジン装填は、洗浄時に不規則なホットスポットを呈する。しかし、マガジン内で隣接する２つのＩＣと基板との結合体の間隙が６ｍｍであるシングルギャップのマガジン装填は、ホットスポットをほとんど、または全く呈しない。６ｍｍについては他の距離も許容されてよいこと、そしてそれが実験によって検証され得ることを、当業者は認識するであろう。さらに、プラズマの流量、圧力、時間などといった要因に応じて距離が変わってよいことが認められるであろう。
【００８７】
したがって、本実施の形態においては、マガジンのすべてのスロットが埋められる。マガジンを埋めるのに不十分な数のＩＣと基板との結合体しかない場合は、ダミーの細片（strip）が用いられる。例えば空の、または廃棄された基板といったダミー基板が、ダミーの細片として用いられるのに最も好都合な素材となり得る。しかし、その代わりに、ガラス、セラミック等といった他の絶縁材料も用いられてよい。
【００８８】
さらなる実施の形態によると、ＩＣと基板との結合体の絶縁ボンディングワイヤに対する損傷をさらに防ぐために、マガジンスロットの上部および下部に遮蔽が設けられる。マガジンスロットの上部および下部は両方とも、マガジンの残りの部分と比べて高いエネルギーのプラズマにさらされる。マガジンの下部のスロットは通常、高温の電子や、高濃度の電離気体等にさらされるプラズマシース領域に近い。マガジンの上部のスロットは通常、マガジン表面に対する自己バイアスにさらされるが、これは一般に、金属または陽極酸化処理された金属の材料によってもたらされる。このような訳で、ＩＣと基板との結合体を遮蔽するために、マガジンの上部および下部の両方にダミーの細片が置かれる。
【００８９】
上記の実施の形態は、プラズマ洗浄段階中に集積回路と基板との結合体におけるプラズマエネルギーを効果的に減らすために、電極からのマガジンの隔離を利用する。下記の表３は、プラズマ洗浄に用いられる効果的なパラメータの実例を説明するものである。プラズマ洗浄工程にはマーチ・プラズマのＰＸ−１０００が使用されたが、他のプラズマ洗浄機が使用されてもよい。穴あき接地棚構成（接地棚を鉛直方向に並行させ、電源電極をチャンバの底に置く）が採用された。マガジンは、ガラススライドを用いて隔離された。
【表３】
2009503822.tif 000005
【００９０】
試験から、以下の性能特性が確認された。穴あき接地棚構成はプラズマ洗浄中に気体の流れを増強するが、穴あき電源棚構成などの他の構成でも十分であろう。さらに、５分を超える長さのプラズマ工程をかけると、絶縁被覆の過度の損傷を引き起こす可能性がある。さらにまた、マガジン装填を用いる場合は、マガジン装填の中央部において気体の届き方に限りがあるため、必然的に不均一なプラズマ洗浄となる。
【００９１】
さらなる実施の形態によると、改良されたインライン式プラズマ洗浄機器を用いて、集積回路と基板との結合体の、高容量のプラズマ洗浄が実現される。先の実施の形態と同様に、集積回路と基板との結合体が電極から隔離される。
【００９２】
したがって、インライン式プラズマ洗浄機は、チップキャリアに載せられてプラズマ洗浄機へと入るＩＣと基板との結合体が隔離されるように構成される。このインライン式のプラズマ隔離は、２つの方法を用いて実現され得る。第１の方法では、キャリアと、プラズマ洗浄工程中にチップキャリアを支持して搬送するのに用いられるプラズマ洗浄機のレールとの間に、隔離材を設けることによって、チップキャリアが隔離される。第２の方法では、プラズマ洗浄機のレールが、プラズマ洗浄機の電極から隔離されるように構成される。
【００９３】
このような改良に適した高容量インライン式プラズマ洗浄機器の例としては、マーチ・プラズマのＴＲＡＫ（登録商標）シリーズのプラズマ処理システムや、パナソニックのＰＳＸ３０３などがある。
【００９４】
上記の実施の形態は、プラズマ洗浄段階中にチップキャリアの位置におけるプラズマエネルギーを効果的に減らすために、電極からのレールの隔離、またはレールからのキャリアの隔離を利用する。下記の表４は、プラズマ洗浄に用いられる効果的なパラメータの実例を説明するものである。プラズマ洗浄工程には、２インチ（約５０．８ｍｍ）の電極距離を有するマーチ・プラズマのＩＴＲＡＫインライン式プラズマ洗浄機が使用されたが、他のインライン式プラズマ機器が使用されてもよい。
【表４】
2009503822.tif 000006
【００９５】
試験から、以下の性能特性が確認された。１０度未満の接触角を実現するには、１０秒のプラズマ時間で十分である。インライン式のプラズマ条件下で、試料は均一に洗浄された。
【００９６】
プラズマ洗浄１１０が完了すると、ワイヤおよびＩＣをカプセル化して環境から保護するために、フィラー入りまたはフィラーなしで高分子材料を射出することによって、成形工程１１２が実行される。本実施の形態では高分子材料の使用について説明するが、当業者には理解されるように他の成形材料が使用されてもよい。高分子材料の一例は、シリカフィラー入りのエポキシ系成形材料である。そして、組立品全体が硬化させられる。ただし、高分子材料の高い圧力と温度、それに成形工程中に高分子材料が型を満たす際の高分子材料の動きが、熱的および機械的な効果の組み合わせとして、機械的にも（物理的な接触を介して）ワイヤ被覆に損傷を与える可能性があり得る。
【００９７】
したがって、成形工程において考慮すべき問題のいくつかとしては、ループ高さ、ワイヤ間の敏感な交差形状と位置、フィラーの大きさや配分といったトランスファーパラメータおよび材料選択基準、成形材料の硬化時の収縮および熱膨張率などがある。
【００９８】
より低いループ高さにより接合されたワイヤに対する成形工程の引張りの効果を低減するということが決定されている。具体的には、より低いループ高さは、成形工程中にワイヤボンドに働く力を限定し、それによってワイヤ接点の「浮き上がり」を低減する。
【００９９】
さらに、より低いループ高さは、ワイヤの構造的な強度を最大化して、ワイヤ流れを最小化する。ワイヤ弛みが鉛直面におけるものであるのに対して、ワイヤ流れは、接合されたワイヤが成形中に水平面上で元の位置から動かされたときに起きる。絶縁ワイヤではワイヤ流れはあまり懸念とならないものの、ワイヤ流れを低減することにより、ワイヤ交差部において絶縁被覆に働く力が限定される。これにより、成形中にエポキシからの圧力によって２本の交差するワイヤが互いに「切り」込み、それにより裸線が露出して短絡の可能性が生じる、といったことが限定される。例えば、ＢＴ基板と厚さ２５０μｍから４００μｍのシリコンＩＣとを有し、絶縁ワイヤとしてＸ−Ｗｉｒｅ（登録商標）を用いるＰＢＧＡでは、４ｍｍを超える長さのワイヤについて、選択的なループ高さが２６６μｍより下となるように設定される。
【０１００】
高分子材料は、トランスファー成形機および関連する成形器具を用いて適用される。トランスファー成形は、エポキシが小さなオリフィスと走路系を通ってキャビティ内へ射出され得るように型に組み込まれたピストンとシリンダのような装置を含む。図９を参照して、成形工具を説明するブロック図を示す。ＩＣと基板との結合体は、エポキシがトランスファープレスによって注入される際に通るゲート９０４を有するハウジング９０２の中に置かれる。トランスファープレスは、電気機械的なプレスまたは液圧プレスを備えてよい。ゲート９０４の位置は、当技術分野で標準的となっているように、ハウジング９０２の側面または隅とされる。
【０１０１】
細い部分（ゲートへの流入）が急激に太くなる（ゲートからの流出）ときに引き起こされる、エポキシ内の乱流である「ジェッティング」を最小化するため、エポキシがゲートから出て流れの壁が確立されるまでは、低い移送速度が設定される。流れの壁が確立されたら、移送速度を上げることができる。推奨される最高移送速度よりも低い速度を用いるのが好ましい場合もあるが、全体的な移送速度は、キャビティの大きさと、選択されたエポキシのゲル化時間とによって必然的に決まる。つまり、移送速度は、ゲル化時間より短い時間内にハウジングがエポキシで満たされるのに十分でなければならず、そうでないと、トランスファー工程中にエポキシが固まり始めてしまうことになる。トランスファー工程中にエポキシが固まり始めると、絶縁ワイヤに対する損傷の可能性が増大する。さらに、エポキシのゲル化時間は同じなので、より大きなキャビティは、より小さなキャビティよりも高い移送速度を必要とするであろうことが明らかであろう。
【０１０２】
従って、成形工程で用いるエポキシとしては、以下の特性をもつものを選択することが望ましい。成形温度における比較的大きなスパイラルフローが望ましい。スパイラルフローは、半導体デバイス用の成形温度における熱硬化性プラスチック成形材料の粘度および流動特性の尺度であり、長さの単位で測定される。スパイラルフローは特別に設計された試験型において測定されるが、スパイラルフローが短いほど、エポキシのキャビティへの挿入中に、より大きな引張力がワイヤに対して働くことになる。移送圧力なしでは材料があまり自然に流れないからである。粘度とスパイラルフローは、緊密に関係している。上記の例においては、成形温度におけるスパイラルフローは、１４０ｃｍより大きいことが望ましい。この特定のスパイラルフローが、与えられた例に特有のものであって、別の例においては異なってよいことは、当業者には理解されるであろう。
【０１０３】
前述したように、エポキシのゲル化の可能性を低減するには比較的長いゲル化時間が望ましいが、これは、比較的長いゲル化時間によって、移送中の粘度の実質的な増加がもたらされるためである。本例について続けると、３０秒より長いゲル化時間が望ましい。
【０１０４】
さらに、エポキシといった成形材料は、ワイヤとの相互干渉を限定するために、低い粘度を有することが好ましい。同様に、エポキシのフィラーは、比較的小さなフィラーサイズを有することが好ましい。本例においては、６０ポアズ（６Ｐａ・ｓ）より低い粘度と、１９μｍより小さな平均フィラーサイズとが望ましい。同様に、エポキシは、比較的低い割合のフィラー含有量を有することが好ましい。
【０１０５】
さらにまた、流動特性およびワイヤの損傷がでこぼこした粒子によって増大するので、フィラー全体に対する球状フィラー粒子の割合が比較的高いことが好ましい。本例においては、球状フィラー粒子の割合は、８０パーセントより大きい。
【０１０６】
しかしながら、たとえトランスファー成形中に上記の予防策のすべてに留意したとしても、成形工程による物理的損傷を受けやすい領域および幾何学的構成がまだいくつか存在する。したがって、これらの領域については、ワイヤの交差する位置を管理してワイヤの接触の可能性を低減することが好ましい。
【０１０７】
例として、図１０を参照すると、ゲート付近の敏感な領域を説明するブロック図が、全体として番号１０００で示される。図示のように、鉛直線模様で示された、ゲートに最も近い領域と、ハウジングの端部に沿った領域とが、成形工程中に最も敏感である。斜め線模様で表された領域は、敏感さは弱まるものの、やはり注意が払われるべきである。したがって、これらの領域においては、ワイヤの交差の数を限定することが好ましい。第２の接合用のフィンガがゲートに接近して置かれているハウジングでは、第２の接合用のフィンガがゲートから離れて置かれているハウジングよりも、これらの領域がより敏感になる、ということは明らかであろう。
【０１０８】
さらにまた、図１１を参照すると、敏感なワイヤ構成を説明するブロック図が、全体として番号１１００で示される。図示のように、鉛直線模様で示された、基板に最も近いワイヤの交差が、成形工程において最も敏感である。斜め線模様で表された領域は、敏感さは弱まるものの、やはり注意が払われるべきである。典型的に、絶縁ワイヤはこの点における柔軟性が少なく、よって、成形工程中に圧力下に置かれたときに「たわみ」がほとんどない。前述したように絶縁ワイヤは短絡に関する心配をあまりせずに交差構成をとるよう設計され得るとはいえ、成形工程による圧力によって、交差したワイヤが絶縁被覆を切り裂いて短絡を生じる可能性があり得る。この危険は、交差したワイヤが、ループが降りてくる部分や、第２の接合付近、そしてゲート付近にある場合に増大する。従って、これらのパラメータは、ＩＣと基板との結合体のレイアウトを設計する際や、接合図を設計する際、あるいは製造のためにワイヤボンダをプログラムする際に、考慮されるべきである。
【０１０９】
ステップ１１４とステップ１１６、すなわちボール取り付けと個片化は、絶縁ワイヤとＩＣとがパッケージ化されてから行われるので、変更する必要がない。ただし、当技術分野において標準的であるように、パッケージＩＣは、機械的損傷および静電気放電の懸念を最小にするよう、注意して取り扱われるべきである。
【０１１０】
以上から、上記の工程は、ＩＣパッケージを組み立てる際の、絶縁材料で被覆されたボンディングワイヤの使用を容易にする一方、組立工程全体に必要となる変更を最小にするＩＣ組立プロセスを提供するものである、ということが理解されるであろう。
【０１１１】
組み立てられたＩＣパッケージは、半導体デバイスと、半導体デバイスが取り付けられる基板と、接着剤または半田付け材料で基板に取り付けられた半導体デバイスと、少なくとも１つの、「ダイボンドパッド」と呼ばれる半導体デバイス上の接合端子と、少なくとも１つの、「ボンドフィンガ」と呼ばれる基板上の接合端子と、チップのボンドパッドをボンドフィンガへループの形態で接続する、少なくとも１つの接合されたワイヤと、ボンディングワイヤとを備え、ワイヤは絶縁ボンディングワイヤである。
【０１１２】
本発明の好ましい実施の形態についてここに説明したが、本発明の精神または添付の請求の範囲から逸脱することなく変形が可能であることは、当業者には理解されるであろう。
【図面の簡単な説明】
【０１１３】
【図１】図１は、ワイヤボンディング工程の動作を説明するフローチャートである。
【図２】図２は、ボール接合を生成するためのワイヤボンダの図である。
【図３ａ】図３ａは、ステッチ接合の標準的なＴＩＰ（先行技術）を説明する図である。
【図３ｂ】図３ｂは、本発明によるステッチ接合のキャピラリを説明する図である。
【図４】図４は、第２の接合で想定され得るＬＦ２位置を説明する図である。
【図５】図５は、単一列構成を採用するＩＣのワイヤ密集度の改善を説明する概略図である。
【図６】図６は、多列構成を採用するＩＣのワイヤ密集度の改善を説明する概略図である。
【図７】図７は、絶縁ワイヤのフリーエアボールの図である。
【図８ａ】図８ａは、絶縁破壊電圧を試験するための、組み立てられた試験キットの斜視図である。
【図８ｂ】図８ｂは、図８ａで説明された、組み立てられたキットの、電気的な接続の概略図である。
【図８ｃ】図８ｃは、試験中に絶縁ワイヤを支持するための試験基板の斜視図である。
【図９】図９は、成形工具を説明するブロック図である。
【図１０】図１０は、成形工程中に敏感となるワイヤ領域を説明する図である。
【図１１ａ】図１１ａは、成形工程中に敏感となるワイヤ交差領域を説明する、接合されたＩＣと基板との結合体の上面図である。
【図１１ｂ】図１１ｂは、成形工程中に敏感となるワイヤ交差領域を説明する、接合されたＩＣと基板との結合体の側面図である。
【図１２】図１２は、図８ａに示された試料試験器の代替となる試料試験器のブロック図である。
【図１３ａ】図１３ａは、プラズマ洗浄工程のパワーを減らすように構成されたマガジンを説明する図である。
【図１３ｂ】図１３ｂは、図１３ａの代替となる実施の形態を説明する図である。
【図１４ａ】図１４ａは、図１３ａおよび図１３ｂの代替となる実施の形態を説明する図である。
【図１４ｂ】図１４ｂは、図１３ａおよび図１３ｂの代替となる実施の形態を説明する図である。
【図１】
2009503822.tif 000007
【図２】
2009503822.tif 000008
【図３ａ】
2009503822.tif 000009
【図３ｂ】
2009503822.tif 000010
【図４】
2009503822.tif 000011
【図５】
2009503822.tif 000012
【図６】
2009503822.tif 000013
【図７】
2009503822.tif 000014
【図８ａ】
2009503822.tif 000015
【図８ｂ】
2009503822.tif 000016
【図８ｃ】
2009503822.tif 000017
【図９】
2009503822.tif 000018
【図１０】
2009503822.tif 000019
【図１１ａ】
2009503822.tif 000020
【図１１ｂ】
2009503822.tif 000021
【図１２】
2009503822.tif 000022
【図１３ａ】
2009503822.tif 000023
【図１３ｂ】
2009503822.tif 000024
【図１４ａ】
2009503822.tif 000025
【図１４ｂ】
2009503822.tif 000026
【国際調査報告】
2009503822.tif 000027
2009503822.tif 000028
2009503822.tif 000029