(57)【要約】本発明は、電子回路もしくは回路網を、その電子回路もしくは回路網における電力消費が最低化され、各回路が、自身の制御信号と伝達信号のすべてがゼロレベルとなるような既定の回路状態（４２、５２）となるよう制御するシャットダウンに関する。本発明は、前記回路を、前記信号と伝達ラインのすべてがゼロとなる既定の回路状態（４２、５２）にし、このことによって、シャットダウンもしくはスタンバイ状態として定義されるような状態になったとき電子回路内の電力消費を低減する方法に関する。
2009508202.tif 000002
【特許請求の範囲】
【請求項１】
稼動中でない、第一入力ポートを含む第一機能回路ブロック（１３、１３ｂ、２３）を決定する工程と、
イニシエータ回路（１１、１１ｂ、２１）に、第一信号を前記第一入力ポートへ出力させる工程と、
第一機能回路ブロック（１３、１３ｂ、２３）がパワーダウン状態にある間は第一信号を省電力状態にするようにイニシエータ回路（１２、１２ｂ、２２）を切り替えること、および、第一機能回路ブロック（１３、１３ｂ、２３）を低電力消費状態にパワーダウンさせることによって、第一機能回路ブロック（１３、１３ｂ、２３）をパワーダウンさせる工程と、を具えた方法。
【請求項２】
前記第一信号は、第一機能回路ブロック（１３、１３ｂ、２３）に対するパワーダウンのコマンドとは無関係に第一機能回路ブロック（１３、１３ｂ、２３）に出力される信号であることを特徴とする請求項１に記載の方法。
【請求項３】
第一機能回路ブロック（１３、１３ｂ、２３）は、少なくとも通信プロトコルの一部に対応するものであり、この通信プロトコルの要求に則って切り替わるものであることを特徴とする請求項１もしくは２に記載の方法。
【請求項４】
前記通信プロトコルが二相データ転送プロトコルよりなることを特徴とする請求項３に記載の方法。
【請求項５】
イニシエータ回路（１２、１２ｂ、２２）の切換は、イニシエータ回路（１２、１２ｂ、２２）から機能回路ブロック（１３、１３ｂ、２３）に出力された各信号が、第一機能回路ブロック（１３、１３ｂ、２３）がパワーダウン状態にある間、省電力状態となるようにして実行される請求項１〜４のいずれかに記載の方法。
【請求項６】
駆動信号を第一機能回路ブロック（１３、１３ｂ、２３）に出力している各回路を決定する工程と、それらの各回路から第一機能回路ブロック（１３、１３ｂ、２３）に出力される各駆動信号が、第一機能回路ブロック（１３、１３ｂ、２３）がパワーダウン状態にある間、省電力状態となるようにそれらの回路のおのおのを切り替える工程とを具える請求項１〜５のいずれかに記載の方法。
【請求項７】
第一機能回路ブロック（１３、１３ｂ、２３）から出力される各出力信号が、第一機能回路ブロック（１３、１３ｂ、２３）がパワーダウン状態にある期間より前に、およびこの期間の間、省電力状態となるように第一機能回路ブロック（１３、１３ｂ、２３）を切り替える工程を具える請求項１〜６に記載の方法。
【請求項８】
２〜５回の読込動作で前記切り替えが実行できることを特徴とする請求項１〜７のいずれかに記載の方法。
【請求項９】
前記第一機能回路ブロック（１３、１３ｂ、２３）は、パワーダウン可能に構成された機能回路ブロックの一部であり、この機能回路ブロックがパワーダウンしたとき、第一機能回路ブロック（１３、１３ｂ、２３）もパワーダウンすることを特徴とする請求項１〜８のいずれかに記載の方法。
【請求項１０】
アドレス可能な状態を保ってこれを最低の電力消費状態にセットしたあと、パワーレールへの電力を連続して減少させ、それによって前記回路ブロックの回路へのバイアスをカットすることを特徴とする請求項１〜９に記載の方法。
【請求項１１】
入力ポートを有する第一機能回路ブロック（１３、１３ｂ、２３）と、第一機能回路ブロック（１３、１３ｂ、２３）の前記入力ポートに第一信号を出力するイニシエータ回路（１２、１２ｂ、２２）と、第一機能回路ブロック（１３、１３ｂ、２３）がパワーダウン状態にある間、第一信号が省電力状態となるように、イニシエータ回路（１２、１２ｂ、２２）を切り替え、第一機能回路ブロック（１３、１３ｂ、２３）を低電力消費状態（４２、５２）にパワーダウンする電源管理ブロック（１１、１１ｂ、２１）とを具える回路。
【請求項１２】
実質的に作動していない１つの回路を検出してこれを第一機能回路ブロック（１３、１３ｂ、２３）とする検出回路を具えてなる請求項１１に記載の回路。
【請求項１３】
データ通信プロトコルに則った通信を行う回路網を具えてなる請求項１１もしくは１２に記載の回路。
【請求項１４】
前記通信プロトコルが二相データ転送プロトコルよりなることを特徴とする請求項１３に記載の回路。
【請求項１５】
前記第一信号が、電源管理ブロック（１１、１１ｂ、２１）によって駆動される信号以外の信号であることを特徴とする請求項１１〜１４のいずれかに記載の回路。
【請求項１６】
電源管理ブロック（１１、１１ｂ、２１）は、そこから駆動された信号が省電力状態になるように切り替えられる回路のアドレスを設定するアドレス設定回路網を具えることを特徴とする請求項１１〜１５に記載の回路。
【請求項１７】
電力管理ブロック（１１、１１ｂ、２１）は、各回路を、この回路によって駆動され、第一機能回路ブロック（１３、１３ｂ、２３）の入力ポートに出力される入力信号が省電力状態に切り替わるように切り替える回路網を具えることを特徴とする、請求項１１〜１６のいずれかに記載の回路。
【請求項１８】
電力管理ブロック（１１、１１ｂ、２１）は、第一機能回路ブロック（１３、１３ｂ、２３）内の回路網に電力も供給することのできる入力信号を第一機能回路ブロック（１３、１３ｂ、２３）の入力ポートに出力する各回路を、それらの入力信号が省電力状態に切り替わるように切り替える回路網を具えることを特徴とする請求項１１〜１６のいずれかに記載の回路。
【請求項１９】
電力管理ブロック（１１、１１ｂ、２１）は、第一機能回路ブロック（１３、１３ｂ、２３）を、そこからの出力信号が省電力状態に制御されて切り替わるように切り替える制御回路網を具えることを特徴とする請求項１１〜１８のいずれかに記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは、集積回路設計における電源管理に関し、特には、稼動中以外は、集積回路内の機能ブロックの電源を不能にすることによって電力消費量を低減する方法および装置に関する。
【背景技術】
【０００２】
どんな電子回路でも、一般的に、実稼働中、シャットダウン時、あるいは、スタンバイ時においてその電力消費量を最小限にすることは望ましい。このことは、電力供給網に接続されている回路でであっても、バッテリのようなポータブルな電源に接続されている回路であっても、また、常時的に使用されるものであっても、例えば非常時用のような間欠的に用いられるものであっても然りである。常時バッテリから電力を受けている装置のほんの一例として、携帯電話、携帯情報端末、携帯音楽端末、あるいは、ＧＰＳ端末などが挙げられる。業界は、ますます、集積回路やいわゆるマルチチップ・モジュール（ＭＣＭ）、或いは、システムオンナチップ（ＳＯＣ）における電力消費を低減する方法を探し求めていて、これらのものでは、機能的な統合の強化やインターフェースポートの低減によって既に低い電力消費を実現している。
【０００３】
統合化の強化とは別に、回路で消費される動的な電力をなくしたり低減したりするために、クロック信号を殺したり、あるいはその周波数を下げたりする技術が研究されてきている。この技術は、回路に供給されるクロック信号と回路内で生成されるクロック信号との両方に適用される。消費電力を低減する他のアプローチとして、機能回路ブロックの電源レールへの電力を低減しもしくは止めることによって、機能回路ブロックに供給される電力をカットする方法である
【０００４】
ＳＯＣやＭＣＭを含む集積回路は、どの世代においても、その複雑さ、機能、容量そして速度の点において進化している。今日の携帯電話は、ビデオレコーダやデジタルカメラ、ウエブブラウザ、そして、音楽ストレージとしても使うことができる。このように、電話の内部回路は、１もしくは２個の機能ブロックから数十または数百の機能ブロックまでのいずれかを含んでいる。そして、これらのブロックは、しばしば、信号のやりとりを互いに独立して行うことができ、その結果、典型的な通信ネットワークは有効な要素（通信回路）と、無効な要素とを同時に含んでいる。
【０００５】
欧州特許出願公開第１２０４０１７号明細書（Francis et al）において開示されている構成では、クロック制御は、各機能をいつシャットダウンするかを決定しシャットダウン動作を制御する制御ブロックによって処理される。しかしながら、回路および通信ネットワークが複雑になるとこのことに起因して、回路が、ローカルレベルでその回路内のブロックがビジーであるかアイドルであるかを判定することは難しく、しばしば、Francis et alの制御の選択枠の範囲を超えてしまう。
【０００６】
もし、パワーダウンが単にクロック信号を止めるだけで達成されるものであるならば、回路を最後の状態に固定するとともに電力をそのときのレベルに保持できることは分かる。しかし、回路は、必ずしも、すべてのゲートが最小の電力を消費するようになっているような、電力消費が最小の状態であるとは限らない。したがって、このアプローチによる電力消費は、パワーダウンの操作ごとに変わってしてしまう。このことによって、設計者は、に電力消費量の増加を見込むようになりバッテリのフル充電状態からの作動可能時間の予測値を最小にしてしまう。また、回路の電力消費は、回路の一部分への供給電圧をなくすことによっても低減することができる。
【０００７】
ここで、既知のパワーダウン技術に関し２つの大きな問題がある。第一の問題は、回路の機能単位の作動の問題であり、第二は、パワーダウンしている時の回路の電力消費に係る問題である。回路の機能単位の作動は、回路がネットワークあるいはバスを介して他の回路と通信しているとき、もしくは、複数の機能設計ブロックの場合に、それらが包括的な相互運用性を意図している時には重要な意味をもつ。このような場合、機能ブロック単位の動作には、そのためのプロトコルもしくは仕様というものが存在するので、ブロックごとのパワーダウンにおいては、しばしば、実際の出力ポート以外の部分だけをパワーダウンする方策がとられる。あるいはこの方策に代えて、他の回路と交信しなくなるの待ってそこへの電力供給を止めることが行われる。
【０００８】
しかしながら、これらのいずれの方策にも問題がある。前者の方策の問題は、出力ポートの電力消費が、しばしば、回路の残余部分の電力消費と同等以上であることである。後者の方策の問題は、多くのプロトコルがパワーダウンに対応していないので、単純に、このプロトコルに対応している回路はパワーダウンできる部分がないという点である。
【０００９】
回路がパワーダウンしているときの電力消費も重要な問題である。回路は、電源レールを介して電源から電力を供給されるようになってはいるが、各入力ポートから電力を引き込み、出力ポートから電力を引き出すことも行われている。その結果、パワーダウンした回路の入力ポートに入る信号はしばしば、機能していない回路ブロックの入力ポートへ電流を引き込んでしまう。このようにして消費される電力は回路を機能させることにはつながっていないので無効な電力である。
【００１０】
また、一つの機能ブロックの入力ポートにおける電力はこの機能ブロックの出力ポートの電力となり、この出力ポートの電力はこれに続く機能ブロックの入力ポートの電力となるので、次々と、パワーダウンしている機能ブロックを通過して電力が供給されてゆくことも問題である。
【００１１】
この問題をさらに大きくしているのは、最近の電子回路における低電圧稼動であり、低電圧稼動においては、回路は低電圧で動作し、論理０と論理１とを区別する電圧の差が小さい。
【００１２】
回路の電力消費をさらに削減するために、回路の一部分への電圧供給がカットされるとき、パワーダウンする回路を指定する信号はそのままアクティブとなっていて、このような信号によって、間接的にパワーダウンした回路網には間接的に電力を供給されてしまうことが知られている。この現象は、受動的フォワードバイアスとして知られていて、機能ブロックを指定する制御ラインの数が、8ビットアドレス構成から１６ビットアドレス構成へ、さらには32ビットアドレス構成へと移行するにつれて増加すること、および、論理回路の状態を定義する電圧の差が、今や1ボルトの何分の一程度に小さくなることの両方に付随して、この現象が発生する可能性が増加する。
【００１３】
したがって、受動的フォワードバイアスは、アクティブな入力信号が回路内に入り、機能ブロックを、電力供給されている状態とパワーダウンした状態との間の遷移状態に移行させることになる。これは、機能ブロックの電力消費をゼロもしくは殆どゼロにするのが目的であるのに対して、回路網が疑似電力を引き込むという結果をもたらす。
【００１４】
これに加えて、受動的フォワードバイアスは、しばしば、回路のパワーダウンした部分の出力アドレスラインを不定の状態にする。これらの出力ラインは、分散制御システムにおける次の回路ブロックの機能入力ラインとなっているので、パワーダウンしている回路が間違った判定や動作をする可能性がある。アドレスラインはパワーダウン状態にある制御システムの、アクティブなアドレス、クロック速度、負荷ライン等の決まった変数に依存するのみならず、実際の半導体回路の、製造上の許容範囲にも依存するので、アドレスラインの電力がいつも確定的なものであるとは限らない。
【００１５】
従来技術のこのような欠点のいくつかを克服して、回路の中の機能回路ブロックの電力消費を低減するための方法並びに回路を提供することは有意義なことである。本発明によれば、稼動中でない、第一入力ポートを含む第一機能回路ブロックを決定する工程と、イニシエータ回路に、第一信号を前記第一入力ポートへ出力させる工程と、第一機能回路ブロックがパワーダウン状態にある間は第一信号を省電力状態にするようにイニシエータ回路を切り替えること、および、第一機能回路ブロックを低電力消費状態にパワーダウンさせることによって、第一機能回路ブロックをパワーダウンさせる工程とを具えた方法が提供される。
【００１６】
本発明の他の態様によれば、入力ポートを含む第一機能回路ブロックと、第一機能回路ブロックの前記入力ポートに第一信号を出力するイニシエータ回路と、第一機能回路ブロックがパワーダウン状態にある間、第一信号が省電力状態となるように、イニシエータ回路を切り替え、第一機能回路ブロックを低電力消費状態にパワーダウンする電源管理ブロックとを具える回路が提供される。
【００１７】
本発明の一つの態様によれば、おのおのがクロック信号入力ポート、出力ポート、および、アドレス可能なデータ入力ポートを有し、全体システムの部分的な機能の一部を実行する回路ブロック群の１つと、複数の回路ブロックの各ローカルクロック入力ポートに連結したマスターシステムクロック分配回路と、複数の回路ブロックのいくつかを独立して低電力消費状態に制御可能に切り替えるマスター電力管理回路とを具え、
前記回路ブロック群の複数個は、実質的に、より大きな分散制御システムの回路ブロックの集まりとして挙動するよう構成され、
前記低電力消費状態において、回路ブロックの、アドレス可能なデータ入力ポートと出力ポートとの両方が互いの論理状態より低い電力消費量を有する省電力状態にあり、
その回路は、個々の回路レベルから回路ブロック群の集まりのレベルまでの異なるレベルでパワーダウン可能なように構成され、
局在化された回路が他の隣接する回路ブロック群の挙動からパワーダウンできるよう構成された分散制御システムが提供される。
【００１８】
本発明によれば、第一入力ポートを含む第一機能回路ブロックを決定する工程と、第一機能回路ブロックに入力データ信号を出力する回路を、この入力データ信号が省電力状態になるまで制御しながら切り替え、第一機能回路ブロックを低電力消費状態にパワーダウンすることにより、第一機能回路ブロックをパワーダウンさせる工程とを具える方法が提供される。
【００１９】
本発明によれば、複数の出力ポートを含む第一機能回路ブロックを決定する工程と、出力データ信号を出力する第一機能回路ブロックを、出力データ信号が省電力状態になるまで制御しながら切り替え、第一機能回路ブロックを低電力消費状態にパワーダウンすることにより、第一機能回路ブロックをパワーダウンさせる工程とを具える方法が提供される。
【００２０】
本発明によれば、機能回路ブロックの一以上の出力信号を、回路の動作に応じて最低電力消費状態にする。このように、回路が遵守するプロトコルは、出力信号が最低電力消費状態になるまでの間ずっと保持され、遵守される。機能回路ブロックがパワーダウン状態にはいる前に、この機能回路ブロックのすべての出力信号がその最省電力状態になるよう駆動されるのが好ましい。本発明のそれらの実施形態を、同じ特徴を有するものには同じ符号をつけて表された図面を参照して以下に説明する。
【発明を実施するための最良の形態】
【００２１】
本発明を、分散制御システム下のコントローラ（ＤＣＳコントローラ）の実施形態について、以下に詳細説明で説明する。この基本的な原理は、非分散システムを含む他の制御方法論にも適用できることは、当業者にはよく理解できるであろう。また、配線から、アプリケーションによって処理されるコードまで、種々の機能レベルのものに適用することができる。
【００２２】
図１は、分散制御システム（ＤＳＣ）の階層構造を示す。ＤＳＣには、複数の結合ブロック、主クロック発生器１０、電源管理ユニット１１、入力シーケンスを供給するためのイニシエータ１２、イニシエータ１２のターゲットとなるとともに計算と決定とに関わる決定ブロック１３、そして、計算と決定とに基づいて制御を行う制御ブロックの形態のターゲット１４がある。
【００２３】
決定ブロック１３には、例えば、イニシエータ１２ａ、決定回路１３ａ、および、ターゲット１４ａが設けられる。さらに、この階層図において、前記決定回路１３ａそれ自身はイニシエータ１２ｂ、決定回路１３ｂ、そして、ターゲット１４ｂを含む要素で構成されている。主クロック発生器１０、電源管理ユニット１１、イニシエータ１２、決定ブロック１３、制御ブロック１４とのインターフェースは、第一コントローラ回路１５（例えば、１５ａ、１５ｂ、１５ｃ、１５ｄ）が担っている。
【００２４】
図２を参照して説明すると、第一コントローラ２５は、これが、一つのブロック、例えばイニシエータブロック２２内で不活性状態を検出すると、イニシエータブロック２２に活性状態を監視させたままにして、決定ブロック２３と制御ブロック２４とをパワーダウン状態にする。このために、第一コントローラ２５は、電源管理ユニット２１にそれらの機能ブロックをパワーダウンさせる指令を出すプロセスを開始する。クロック回路２０は、クロック信号を回路内の全ブロックに送る。クロック回路はいくつかあってもよい。
【００２５】
図３は、パワーダウン操作を単純化して示すフローチャートである。３０１において、不活動状態が検知され不活性回路部分を特定する論理アドレスが設定される。３０２においては、これらのアドレスがコントローラ回路に送信される。コントローラ回路では、３０３において、その回路部分をパワーダウンするか、それとも、工程３０９でアドレスをリセットして３０１に戻るかの最初の決定がなされる。
【００２６】
最終的にはパワーダウンの決定がなされ、そしてコントローラはアドレスを確定するループ３０４に入りすべての論理状態をゼロにしようとする。決定３０５では、カウンタを進めてループ３１０に入るか、３０６に進んでパワーダウンするかを決め、３０７では、例えば、電力供給を、一つの電源レールだけの状態、もしくは、両方の電源レールもなくなった状態にする。ステップ３０８では、当該部分をパワーダウンしたことが分散システムに知らされる。
【００２７】
コントローラは、３０１に戻る前に、３１１でアドレスラインをリセットする等の、適切な処理を行う。例示したフローチャートの各ステップは、新クロックサイクル要求CLOCK REQUESTのようなトリガによって制御される。これは、各被駆動ラインの状態を正確に制御し、制御されたパワーダウンを可能にし、機能ブロックが無効になることによって電流が引き込まれる付随的なリスクを低減するような低電力消費の状態にすることができる。
【００２８】
図４は、ハイレベルの状態図４２を例示するものであり、状態マシンを表している。この状態は、信号（例えば決定ブロック１３（図１参照）内の信号）を、低エネルギ消費の予め定められた状態にする状態に対応している。この状態マシンはイニシエータ１２内に設けられる。前記第一コントローラ１５内には、パワーダウン可能な機能ブロックに関連したすべてのイニシエータを表す共通のアドレスが予約されている。イニシエータ１２の例として、キーパッド制御回路、マイクロフォン制御回路、および、モーション検出回路を挙げることができる。
【００２９】
CLOCK REQUEST（例えばハイからローへの遷移を有するものとする）が生成されると、イニシエータは、主クロックコントローラ１０からのクロック信号をトリガ出力し、そして、電力管理ユニット１１から、パワーダウン設定が可能なイニシエータに対して定義されている共通アドレスを取得する。このアドレス取得が完了した時、この状態を図４に示されているREAD_STATEということにして、このとき、対応するデータバスを通って返された値READ_DATA_Iは、イニシエータのコマンド要求ラインの値COMMAND_REQUEST_Iとなっている。この例において、この値の読みにおける最下位ビット（ＬＳＢ）が重要である。これに代わる種々の適切な構成が可能であることは当業者には明白であろう。
【００３０】
もし、バス値COMMAND_REQUEST_Iがゼロの場合、この例では、このバス値とバス値READ_DATA_Iとがロー状態である。したがって、COMMAND_DONE_I（I番目のサイクルのCOMMAND_DONE）信号もロー状態となっているはずである。したがって、すべてのラインにおいて、バス値はゼロとなるので、イニシエータの出力ポートは、POWER_DOWN_STATE状態となる。
【００３１】
次に、上記に代わる場合として、READ_STATEにおいてアドレス取得した後、バス値READ_DATA_Iがゼロでない場合を検討する。このときCOMMAND_REQUEST_I信号の現在値はハイ状態であり、そして暗黙的にCOMMAND_DONE_Iもハイ状態である。それ故に、インターフェースはそれまでゼロにされておらず、この回路はREAD_STATEループ内に留まる。
【００３２】
このことによって、再度クロック要求がトリガとして出力され、アドレス取得が行われる。この新しいトランザクションを始めるに際してCOMMAND_REQUEST_Iがロー状態に保持され、次に、これによってREAD_DATA_Iがゼロとなり、回路は、最初のループに対して考えられていたと同じ、最後の状態にはいる。この場合、イニシエータをPOWER_DOWN_STATE状態にするのに２回のクロック要求がなされている。
【００３３】
一旦、POWER_DOWN_STATE状態にはいると、そのイニシエータは、他のすべてのDCSコマンドアドレス、例えばCOMMAND_ADDRESS_I、COMMAND_MASK_I、 COMMAND_READ_I、INITIAL_ID_Iをロー状態にし、これで始めて、回路のすべての入力ポートと出力ポートが論理「OFF」となる。このイニシエータ（あるいは、イニシエータアダプタ）への電力は、ターゲット回路のパワーダウンより前に止めるのが好ましい。
【００３４】
上記のことを図２のブロック線図に対応させると、ＤＣＳは、イニシエータ２２の出力ポートをゼロにし、次いで、回路２３への電力供給を止め、これによって、回路２３の出力レジスタがロー状態になる。もし、回路２３が、その出力ポートの、クロックにあわせたパワーダウンも要求したときには、コントローラ２２と同じアドレスが読み込まれているので上記の手順が同時にトリガ出力される。
【００３５】
また、このような動作は、図１を参照して分かるように、内部的には、イニシエータ１２ｂの出力ポートをゼロにし１３ｂへの電力供給を止め、その結果１３ｂの出力レジスタをロー状態にする。そしてこのあと、要素１１ｂ〜１５ｂをパワーダウンし、もしこれが唯一の下層回路である場合、あるいは、すべての他の下層回路もシャットダウンされていた場合には、分散コントローラが１３ａをパワーダウンする。この場合、回路１３ａは、上記に説明したようにして出力ポートをクロックにあわせてパワーダウンする。このパワーダウンは、１２に対してもコントローラ１２ｂと同じアドレスとして同時に行ってもよい。
【００３６】
図５は、決定回路１３のようなターゲット回路の簡単化された状態図５２を表し、この状態図は、二相配置においてゼロにされる回路に対応する。この場合にも、パワーダウン動作は、電力管理コントローラ１１によって制御される。
【００３７】
ターゲット内では、パワーダウン実行のため１個のアドレスが用いられる。このアドレスは、イニシエータのコントローラ内のアドレスと同様の働きを行うのに用いられる。便宜上、このアドレスを、READ_TARGET_POWER_DOWNとする。READ_TARGET_POWER_DOWNアドレスに対してデータ取得動作が行われたとき、READ_DATA上に得られた値は、データ読み取りバスの現在値であり、最後に登録された値と、READ_DATAの蓄積値とのXOR演算がなされる。
【００３８】
このことは、制御構成に精通した者ならば容易に理解できるように、例えば、COMMAND_RETRY（バスがビジー状態である）やCOMMAND_ERROR（アドレスが不完全である）そしてさらにはCOMMAND_SELECTのような他の分散された制御アドレスと関連して用いられるような読み取りデータにも拡張可能である。
【００３９】
これらは、同様にXOR演算されて、アドレスの、ビット２、１、もしくは０に順番に入力される。このように、RETRYがハイのときには、RETRＹ要求が返され、バス値が読み込まれる。同様にして、ERRORの現在値がハイである場合には、ERRORが取り込まれアドレス値がクロック信号に同期してレジスタに再出力される。
【００４０】
例えば、ターゲットに対するREAD_DATAバス上の現在値が0x0505であるとき、RETRY信号はローであり、ERROR信号はハイであり、SELECT信号はローである。READ_TARGET_POWER_DOWNアドレスに対するリード動作は、読み取りデータ(0x0505|0x0|0x8|0x0)=0x050Dを返す。XOR演算がなされたとき、ERROR信号が保持されたまま、0x0008(0x050D^0x0505)がDATAラインに送られる。SELECT信号によって影響をうけるビットは各リード動作によって変化し、ビッド０、１、２を順繰りに移動する。
【００４１】
最初のDATAの値が0x00000505であり、CLOCK_REQUESTがローであるとき、状態マシンはREAD_FIRSTの状態にはいる。この状態において、リード動作は、READ_TARGET_POWER_DOWNアドレスに対して行われる。この例においては、RETRY信号とERROR信号とがハイであり、SELECT信号がローである。DATAラインに載せられる値は、0x0018((0x0505|0x18)^0x0505)であり、ERROR信号とRETRY信号とはそれぞれ、エラーとリトライとを示すものとなっている。イニシエータはリードデータを0x051D(0x0505|0x18)として検出する。エラーやリトライの信号を発したあとRETRY信号とERROR信号とはローに切り替わる。さらに、SELECT信号はローのまま保持される。
【００４２】
状態マシンはREAD_AGAIN状態へ復帰し、次のリード動作を実行する。このリード動作の最初においてSELECT信号はハイに切り替わっている。順番制ビット選択において、ビット０がSELECT信号の影響を受けるものであるとしたとき、リードデータは0x0019(0x0018|0x01)にセットされる。これによって、0x0001がDATA（0x0019^0x0018）ラインに送られる。リード値（0x0019）は、その前のリード値（0x0018）とは違うので、状態マシンは、READ_AGAIN状態に留まり、再度リード動作を行う。
【００４３】
リード動作の始めに、SELECT信号はロー状態に切り替わり、ビット１が影響を受けるビットとなる。リード値は、SELECT信号からの0x0との間でXOR演算されたDATAの値に基づいて0x0001となる。これは、DATAの値をすべてゼロ（0x0001^0x0001）にする。状態マシンは、0x0001を0x0019と比べ違いを認識し、READ_AGAIN状態に留まり、再度リード動作を行う。
【００４４】
このリード動作は、SELECT信号をその修正のためビット２のハイに遷移させる。リード値は、0x0000|0x4 = 0x0004であり、DATAには0x0004の値が載せられる。状態マシンは、再びこれと最後に読まれた値とを比較してその差(0x0004/= 0x0001)を検出する。状態マシンは、まだREAD_AGAIN状態であり、再度リード動作を行う。SELECT信号はローに移りDATAからのリード値は0x0004である。これは、DATAを0x0000の状態にする。状態マシンは、同じデータが続けて２回読まれたことを検知し、POWER_DOWN状態にはいる。
【００４５】
以上のアプローチは、SELECT、RETRY、ERROR信号のどの最初の値、そして、DATAバスのどの最初の値に対しても機能する。典型的なプロセスおいては、POWER_DOWN状態になる前に２〜５のリード動作が行われている。プロセサーのスピードを考えると、そのような値のクロック周期は極めて短い時間である。ここで、すべてのラインがゼロであるので、電源管理ユニット１１は、この機能ユニットに対する電源レールのパワーダウンを行うことができる。
【００４６】
上記の実施形態においては、CLOCK_REQUEST（図６参照）が記載されている。例えば、CLOCK_REQUESTは、図１のコントローラ１０とのコマンドインターフェースを通して有効になる。コントローラ１０が、特定の回路ブロック、あるいは回路ブロックの一部をパワーダウンすると決めたとき、POWER_MANAGEMENTビットが電源管理ユニット１１内にセットされる。DSCネットワークについて提供された上記の例において、開示されたのは、いつ、ネットワークがパワーダウンできる状態になると考えられるかに関連していて、それ以上のやりとりはなされない。このように、パワーダウンは、基本的には、不活動状態の期間に実行される。当業者ならば、不活動が始まっていないとき、この発明の方法を適用する前に別のアクションが行われることが分かるであろう。図６に示した通り、CLOCK REQUIRED信号がハイのとき、それは、回路要素はまだパワーダウンの準備ができておらずクロックが必要なことを示している。
【００４７】
もし、CLOCK_REQUESTが確定されなければ、その機能ブロックはパワーダウン状態にはいる準備ができている。DSC仕様に関して、そのようなやりとりの完了は、COMMAND_REQUEST_Iライン、および、COMMAND_DONE_Iが等しくなったとき完了と見なされる。このようにして、XOR演算あるいはゲートが与えられた回路ブロックにやりとりが残っているかを確定する。そして、各イニシエータの、N番目の回路のREQUESTとDONEとのアドレスを用いたXOR演算結果は、POWER_MANAGEMENTビット（反転表示されている）との間でOR演算がなされる。
【００４８】
分散制御スキームについて説明した上記の例は、他のネットワークや、異なるプロトコル、あるいは、仕様が合っているコマンド構造でも実行されうることは、当業者ならば明らかである。そして、その実行に際しては、異なるプロトコルや異なる他のネットワークと整合性がとれている間に素早く出力ポートを切り替えるのが好ましい。
【００４９】
上記の記載の中で、回路ブロックの機能の特定は、限定的なものと考えている。他の回路ブロックへの入力アドレスラインを提供する回路ブロックは、実は、それ自身の入力アドレスラインをもつことができる。したがって、前記ブロックは、上記の例とは異なる配置にもリンクするものとすることができ、しかし、それでも、パワーダウンしているときは最低の電力消費を達成することで制御され続けることができることは当業者には明白である。
【００５０】
さらに、ＤＣＳの要素間のインターフェース技術に詳しい者にとって、１セットのデータラインは、全体のプロトコルの定義に対応するシステムの構成に応じて、入力ラインとして名付けられ、同様に出力ラインともされ、さらには、リード／ライトの両方向ラインとなりうることは理解できるであろう。
【００５１】
本発明の精神あるいは範囲を変えることなく、このほかにも、数多くの実施形態が考えられる。
【図面の簡単な説明】
【００５２】
【図１】分散制御システムを示す単純化された階層ブロック線図である。
【図２】分散制御システム内の機能要素を示す模式図である。
【図３】分散制御システム内の決定トリーを示す単純化されたウｆローチャートである。
【図４】イニシエータもしくはイニシエータアダプタをパワーダウンするための状態図である。
【図５】ターゲットもしくはターゲットアダプタをパワーダウンする状態図である。
【図６】クロック要求を生成する論理回路を表す模式図である。
【図１】
2009508202.tif 000003
【図２】
2009508202.tif 000004
【図３】
2009508202.tif 000005
【図４】
2009508202.tif 000006
【図５】
2009508202.tif 000007
【図６】
2009508202.tif 000008
【国際調査報告】
2009508202.tif 000009
2009508202.tif 000010