(57)【要約】増幅器（１０）は、デジタル的にクロック制御された自動利得制御ループ（１１，１２，１３，１４）を備える。擬似乱数クロック発生器（１４）が、ループ用にクロック信号を発生する。本出願は、デジタル利得制御ループが生ずる側波帯を低減する方式を導入するものである。システムに対する利得制御の効果は、その振幅を制御する信号に対する振幅変調と見なすことができる。この振幅変調は、ＡＭ変調に共通して見られるのと同じ側波帯を生ずる。本発明は、デジタル的に制御された利得制御ループに関するＡＭ側波帯を軽減する新規の方法を導入するものである。【選択図】図３
2009530888.tif 000002
【特許請求の範囲】
【請求項１】
ディザー処理クロック信号を用いて利得制御回路網をクロック制御するデジタル自動利得制御ループを有する、ことを特徴とする増幅装置。
【請求項２】
前記クロック信号は、疑似乱数２進系列から導出する、請求項１記載の増幅装置。
【請求項３】
前記クロック信号は所定期間に亙り平均的なクロック周波数を維持する、請求項１又は２記載の増幅装置。
【請求項４】
前記クロック信号は線形帰還シフトレジスタから導出する、請求項１乃至３のいずれか１項記載の増幅装置。
【請求項５】
前記自動利得制御への信号入力は連続可変アナログ信号である、請求項１乃至４のいずれか１項記載の増幅装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の増幅装置を有する、ことを特徴とする無線受信機。
【請求項７】
前記増幅装置はＲＦフロントエンドにある、請求項６記載の無線受信機。
【請求項８】
前記利得制御信号は前記受信信号強度指示から導出する、請求項７記載の無線受信機。
【請求項９】
使用時に前記増幅装置に印加する前記信号を位相偏移キーイングを用いてエンコードするデジタル音声ブロードキャスト信号を受信し再生する手段を有する、請求項６乃至８のいずれか１項記載の無線受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自動利得制御付き増幅装置に関する。
【背景技術】
【０００２】
これは、信号路中の利得段がデジタル的にプログラム可能なＲＦ（高周波）フロントエンド受信機型システムに使用するのに特に適したものである。しかしながら、この概念は充分一般的であり、かくして信号路の利得をデジタル的に切替えるあらゆる用途に使用し得る。
【０００３】
デジタル自動利得制御（ＡＧＣ）は、文献２，３（非特許文献１，２）に記述されているような多くの市販の集積回路解決策に用いられる一般的な概念である。
【０００４】
デジタルＡＧＣに関する特許は、文献５〜７（特許文献１〜３）に見出すことができる。
【０００５】
自動利得制御（ＡＧＣ）ループはシステムの利得を自動的に調整し、これによりそれはシステム内に生起し得るあらゆる信号電力について最適条件下で動作する。アナログＡＧＣがそのシステムの利得を連続的に制御できるのに対し、デジタルＡＧＣはその利得を離散的刻みをもって調整する。
【０００６】
【特許文献１】Ｃｈａｍｂｅｒｓ，Ｒａｍｏｎ  Ｐ．とＳａｎｄｅｒｓ，Ｄａｖｉｄ  Ｅ．とＧｏｒｄｙ，Ｒｏｂｅｒｔ  Ｓ．の米国特許第４０６６９７７Ａ号明細書
【特許文献２】Ｂｏｎｇｆｅｌｄｔ，Ｄａｖｉｄの米国特許第６８８９０３３Ｂ２号明細書
【特許文献３】Ｓｉｄｍａｎ，Ｍｉｃｈａｅｌ  Ｄ．の米国特許第５２２０４６８Ａ号明細書
【非特許文献１】Ｍａｘｉｍ社製ＲＦ送受信機ＭＡＸ２８２５，ＭＡＸ２８２６，ＭＡＸ２８２７、ＲＦＭ社製ＲＦ受信機ＲＸ５０００
【非特許文献２】Ａｓａｄ  Ａ．Ａｂｉｄｉ著、「高周波ＣＭＯＳ時代の到来」、ＩＥＥＥ学会誌ソリッドステート回路、第３９巻、第４号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
信号路中のデジタル的に制御される利得段に付随する課題は、それらが目的信号内へ振幅変調を持ち込み、その信号のレベルが使用する離散的利得刻みの相対的な大きさに対応する点にある。プログラム可能な利得路のデジタル特性が故に、安定した動作点は二つの隣接する利得設定付近を行き来することがある。ＡＧＣによる振幅の各変動は信号を振幅変調し、片や帯域内偽信号の増加に通ずる側波帯を生ずる。ＡＭ側波帯のピーク出力の低減が、本発明の主目的である。
【課題を解決するための手段】
【０００８】
本願明細書に提案する方法は、固定期間を有するクロックに代えて用いる擬似乱数クロック周期を有するクロックを導入するものである。擬似乱数２進系列発生器の使用は、分数−Ｎ分周ＰＬＬ（文献４（Ｔ．Ａ．Ｄ．ＲｉｌｅｙとＭ．Ａ．ＣｏｐｅｌａｎｄとＴ．Ａ．Ｋｗａｓｎｉｅｗｓｋｉ著、「分数−Ｎ周波数合成におけるデルタ−シグマ変調（Ｄｅｌｔａ−ｓｉｇｍａ  ｍｏｄｕｌａｔｉｏｎ  ｉｎ  ｆｒａｃｔｉｏｎａｌ−Ｎ  ｆｒｅｑｕｅｎｃｙ  ｓｙｎｔｈｅｓｉｓ）」、ＩＥＥＥ学会誌ソリッドステート回路、第２８巻、１９９３年５月、ｐ．５５３−５５９）と、文献５（特許文献１）とを参照）同様の多くの用途において、スペクトル出力の拡散に用いられてきた。しかしながら、ＡＧＣに対する擬似乱数クロックの適用は本願明細書に導入する新規概念である。
【０００９】
線形帰還シフトレジスタ（ＬＦＳＲ）を用いる擬似乱数２進系列（ＰＲＢＳ）の生成は一般的な知識でもあり、例えば文献１（Ｄａｖｉｄ  Ｇｒｅｅｎ著、「最新ロジック設計（Ｍｏｄｅｒｎ  Ｌｏｇｉｃ  Ｄｅｓｉｇｎ）」、Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ出版社、１９８６年、１８２頁以降）を参照されたい。
【００１０】
本発明の好適な実施形態は、擬似乱数２進（ＰＲＢＳ）クロックを用いるデジタル的にクロック制御する自動利得制御（ＡＧＣ）ループを含む。ＰＲＢＳクロックの目的は離散的刻みでの利得の切替えに起因して信号路に形成されるあらゆる信号の側波帯のエネルギを拡散させることにある。
【００１１】
大半の用途について、ＰＲＢＳクロックは所要のＡＧＣループ利得帯域幅積の維持に充分な平均的クロックレートを持たせるべきであるが、ＰＲＢＳ系列に起因するクロックエッジの乱数的変動が利得変調に起因する信号側波帯の電力を拡散させ、それらのピーク値がずっと低いレベルとなるようにする。
【００１２】
このことが、目的信号が遭遇する干渉のピークレベルを低減し、白色ノイズ下限の増大としてＡＭ側波帯をより多く出現させる。これは、複数搬送波変調方式に関する極めて重要な因子となる。
【発明を実施するための最良の形態】
【００１３】
本発明の一実施形態を、ここで例示としてのみ添付図面を参照し説明することにする。
【００１４】
それが制御するブロックと併せた典型的なＡＧＣループが、図３に示してある。入来ＲＦ信号は、アナログ増幅器１０に入力される。単一の増幅器を図示したが、これは２以上を並列にして置き換え得る。増幅器１０からの増幅された電圧出力を、受信信号強度指示（ＲＳＳＩ）検出器１１と比較器１２と積分器１３とを含む帰還ループ内で用いる。
【００１５】
検出器１１の出力は入力ＲＦ信号レベルと共に変化し、連続的に変化するアナログ電圧となる。これは、積分器１３にその出力を供給する比較器１２内で基準値と比較される。積分器は通常、デジタルのアップ／ダウンカウンタとデジタル−アナログ変換器とを含み、デジタル化された（すなわち、ステップ的に変化する）利得制御信号を入力増幅器１０へ出力することになる。
【００１６】
積分器１３は、好ましくは図２に示す線形帰還シフトレジスタの形をとる擬似乱数クロック発生器１４を用いてクロック制御する。
【００１７】
本例は、ＲＦ受信機から取り上げたものである。本例における利得制御ループは一部デジタルであり、それ故にクロック入力を必要とする。
【００１８】
このクロックが固定周波数を有する場合、ＡＧＣの動作は受信信号に対するＡＭ変調として現れることがある。図１に示す信号スペクトルが、これを示している。先ず、それはＱＰＳＫ（４相位相偏移変調）信号のスペクトルを示す。第２のスペクトルはＱＰＳＫ信号のものであり、それは同様に４ｄＢの刻み幅と固定周期１６ｋＨｚクロックでもってＡＭ変調されている。第３のスペクトルは、ＱＰＳＫ信号をＡＭ変調するディザー処理クロックを用いて得られたものである。ディザー処理クロックは、１５ビットＬＦＳＲにより生成される。本方法を用いることで、側波帯電力を相当に低減できることが理解できる。
ＰＲＢＳクロックの平均的クロック周波数は、非ディザー処理クロックの周波数にほぼ等しいものとした。
【００１９】
４ビットＬＦＳＲが真の乱数クロックの生成に充分ではないことに、留意されたい。我々の研究用に、我々は実際に１５ビットＬＦＳＲを用いた。図２に示す回路は、この技術の例示に過ぎない。
【００２０】
本例の場合、ＱＰＳＫ変調を選択したが、それは目標用途が変調方式としてＯＦＤＭ（直交周波数分割多重）とＤＱＰＳＫ（差動４相位相偏移変調）を用いるＤＡＢ（デジタル・オーディオ・ブロードキャスト）であったからである。１５ビットを選択したのは、これが簡易実装の利点と合わせ充分な乱数クロックを生成するからである。１５個のＤ−ＦＦ（Ｄ型フリップフロップ）の外には、２入力ＸＯＲ（排他的論理和）ゲートしか必要ない。
【００２１】
ＡＭ変調が側波帯を生ずることを、見て取ることができる。しかしながら、これらの側波帯はディザー処理クロックを用いて低減することができる。グラフに示す如く、ピーク側波帯電力における低減はより大きな周波数範囲に亙る側波帯電力の拡散により達成される。側波帯は、単純にノイズ下限の増大として現れる。ピーク側波帯出力の低減が、増大する複雑さを伴いつＬＦＳＲを最大でおよそ５０ビットまでに改善する。
【００２２】
先に触れたように、本願明細書に導入した概念はシステム利得を制御ループによりデジタル的に調整するあらゆるシステムに用いることができる。本発明の主用途はＲＦ受信機システムであるが、デジタルカメラや音量制御における利得調整等の他の用途も見出し得る。
【図面の簡単な説明】
【００２３】
【図１】本発明の効果を説明するＱＰＳＫ変調信号の３個の重畳スペクトルを示す図である。
【図２】ＰＲＢＳクロックの生成に用いることのできる４ビットＬＦＳＲを示す図である。
【図３】ディザー処理クロックと共に用いることのできる典型的なＡＧＣ制御ループを示す図である。
【符号の説明】
【００２４】
１０  増幅器
１１  検出器
１２  比較器
１３  積分器
１４  擬似乱数クロック発生器
【図１】
2009530888.tif 000003
【図２】
2009530888.tif 000004
【図３】
2009530888.tif 000005
【国際調査報告】
2009530888.tif 000006
2009530888.tif 000007
2009530888.tif 000008