(57)【要約】  半導体検査のためのテスト装置のプローブカードが開示される。本発明のプローブカードは、外部から電気的信号が印加されるプリント回路基板と、検査対象体（チップパッド）と直接接触する複数のプローブを有するスペーストランスフォーマと、プリント回路基板とスペーストランスフォーマのプローブとを相互電気的に連結する相互接続体と、を含む。前記スペーストランスフォーマは、前記プローブが一面に設けられた個片基板と、該個片基板が同一平面上で大面積基板に組立てられるように、個片基板を相互結合させて一体化する結合部材と、を含む。上記のような構成を有する本発明のプローブカードは、基板（Ｗａｆｅｒ）に形成された全体半導体チップに対して一括的にテストできるだけでなく、大面積でありながら平坦度が高いという長所がある。
2009526992.tif 000002
【特許請求の範囲】
【請求項１】
半導体検査装置のプローブカードであって、
外部から電気的信号が印加されるプリント回路基板と、
検査対象体と直接接触する複数のプローブを有するスペーストランスフォーマと、
前記プリント回路基板と前記スペーストランスフォーマのプローブとを相互電気的に連結する相互接続体と、を含み、
前記スペーストランスフォーマは、
前記プローブが一面に設けられた個片基板と、
前記個片基板が同一平面上で大面積基板に組立てられるように、前記個片基板を相互結合させて一体化する結合部材と、を含むことを特徴とするプローブカード。
【請求項２】
前記結合部材は、前記個片基板を支持する少なくとも一つのフレームと、
前記少なくとも一つのフレームと前記個片基板とを結合させる接着層と、を含むことを特徴とする請求項１に記載のプローブカード。
【請求項３】
前記少なくとも一つのフレームは、前記個片基板の連結部分を支持する第１フレームを含むことを特徴とする請求項２に記載のプローブカード。
【請求項４】
前記少なくとも一つのフレームは、前記個片基板の連結部分を支持する第１フレームと、前記個片基板のエッジを支持する第２フレームとを含むことを特徴とする請求項２に記載のプローブカード。
【請求項５】
前記第１フレームと第２フレームは、接着剤または締結手段により相互結合することを特徴とする請求項４に記載のプローブカード。
【請求項６】
前記スペーストランスフォーマの個片基板の各々は、
前記相互接続体から電気的信号が印加される第１端子、前記プローブが接触する第２端子及び前記第１端子と第２端子を連結する内部配線とを含むチャネルを有することを特徴とする請求項１乃至５のうち何れか一つに記載のプローブカード。
【請求項７】
プローブカードのスペーストランスフォーマであって、
検査対象体と直接接触する複数のプローブを有する個片基板と、
前記個片基板が同一平面上で大面積基板に組立てられるように、前記個片基板を相互結合させて一体化する結合部材と、を含むことを特徴とするプローブカードのスペーストランスフォーマ。
【請求項８】
前記結合部材は、
前記個片基板を支持する少なくとも一つのフレームと、
前記少なくとも一つのフレームと前記個片基板を結合させる接着層と、を含むことを特徴とする請求項７に記載のプローブカードのスペーストランスフォーマ。
【請求項９】
前記少なくとも一つのフレームは、
前記個片基板の連結部分を一面で支持する第１フレームと、
前記個片基板のエッジを他面で支持する第２フレームと、を含むことを特徴とする請求項８に記載のプローブカードのスペーストランスフォーマ。
【請求項１０】
プローブカードのスペーストランスフォーマを製造する方法であって、
検査対象体と直接接触する複数のプローブが一面に形成された個片基板を準備するステップと、
前記個片基板を相互整列させて、一つの目的とする大面積基板形態になるように整列させるステップと、
整列した前記個片基板の他面を第１フレームで固定するステップと、を含むことを特徴とするプローブカードのスペーストランスフォーマモジュール製造方法。
【請求項１１】
前記プローブカードのスペーストランスフォーマモジュール製造方法は、
前記第１フレームにより固定された前記個片基板の一面エッジを第２フレームで固定するステップをさらに含むことを特徴とする請求項１０に記載のプローブカードのスペーストランスフォーマモジュール製造方法。
【請求項１２】
前記個片基板と前記第１フレームの固定ステップでは、
前記個片基板と前記第１フレームの間、そして隣接する前記個片基板の間に接着剤を注入して固定することを特徴とする請求項１０に記載のプローブカードのスペーストランスフォーマモジュール製造方法。
【請求項１３】
前記個片基板を相互整列させるステップは、
前記個片基板のうち何れか一つの個片基板を基準にして、他の前記個片基板を整列させることを特徴とする請求項１０に記載のプローブカードのスペーストランスフォーマモジュール製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体検査のためのテスト装置に関し、さらに詳細には、大型化していく半導体基板の複数のチップを同時にテストできる大面積のスペーストランスフォーマとそれの製造方法及びスペーストランスフォーマを有するプローブカードに関する。
【背景技術】
【０００２】
半導体素子の製造工程では、酸化工程、拡散工程、エッチング工程及び金属工程など様々な単位工程を繰り返して実施することで、半導体ウェハなどのような基板上にそれぞれの領域に分けられる多数のチップが形成される。この時、半導体素子の製造工程で発生する欠陷によってチップの不良が発生する。このようなチップの不良は、パッケージング工程のための基板ソーイング（ｓａｗｉｎｇ）工程を実施する前に判別することが、半導体素子の収率向上及び費用節減の側面で有利である。
【０００３】
基板を構成するそれぞれのチップに対する不有無を判別するために、プロービングシステム（ｐｒｏｂｉｎｇ  ｓｙｓｔｅｍ）を用いてチップの電気的特性検査であるＥＤＳ（Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ）工程を実施する。このようなＥＤＳ工程では、基板上のチップに設けられた接触パッドに電気的に接触して電流を印加することで出力される電気的特性をシステム内に格納されたデータと比べて、チップの不良有無を判別する。
【０００４】
一方、半導体技術の発展につれ、原価節減及び生産性向上のために、より多い数のチップが単一基板に形成され、最近には３００ｍｍ基板工程の具現で基板当たり半導体チップ数量（６４ＤＵＴ、１２８ＤＵＴ）の増加が加速化されている。
【０００５】
しかし、現在テスト工程に係わる技術は、このような技術進化に追いついていない。特に、至急要求されるテスト工程技術の中で、大面積プローブカード開発に係わる技術が代表的である。
【０００６】
現在、スペーストランスフォーマは４−６インチ半導体工程ラインでＭＥＭＳ及び半導体技術を活用して製作される。従って、３００ｍｍ基板に形成された６４個または１２４個のチップに対して一括的にプローブテストを行うことができる大面的プローブカードのスペーストランスフォーマは工程限界により製作が難しい。そして、大面積プローブカードに適合したスペーストランスフォーマ製作のためには高価の新規装備（８インチまたは１２インチ工程が可能な装備）への交替が必要であるため、装備交替に莫大な時間と費用が必要となる。
【０００７】
また、プローブカードの面積が大きくなるほど前記プローブカードの面積に対応して大面積スペーストランスフォーマが製作されなければならないが、大面積スペーストランスフォーマは既存の小面積スペーストランスフォーマに比べて平坦度が非常に低くて、最終製作収率の低下という問題を誘発する。
【０００８】
そして、通常、スペーストランスフォーマ上に具現されるプローブの不良は、少なくとも一つ以上のプローブ不良が発生すると、全体プローブ製造工程の不良と認識される。したがって、大面積スペーストランスフォーマは小面積スペーストランスフォーマに比べて相対的に多くのプローブを有するので、小面積スペーストランスフォーマに比べてプローブの不良発生確率が高くなるという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、基板（ｗａｆｅｒ）に形成された全体のチップに対して一括的にテストできる大面積のスペーストランスフォーマとそれの製造方法及びスペーストランスフォーマを有するプローブカードを提供することにある。
【００１０】
本発明の目的は、検査効率向上及び検査費用の低減が可能な大面積のスペーストランスフォーマとそれの製造方法及びスペーストランスフォーマを有するプローブカードを提供することにある。
【００１１】
本発明の目的は、大面積でありながら平坦度が高く、収率も向上する大面積のスペーストランスフォーマとそれの製造方法及びスペーストランスフォーマを有するプローブカードを提供することにある。
【００１２】
本発明の目的は、様々な大きさに制作可能な大面積のスペーストランスフォーマとそれの製造方法及びスペーストランスフォーマを有するプローブカードを提供することにある。
【００１３】
本発明の目的は、既存の量産ライン（６インチ以下）を通して製作されたスペーストランスフォーマを用いて大面積プローブカードを製造できる大面積のスペーストランスフォーマとそれの製造方法及びスペーストランスフォーマを有するプローブカードを提供することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成すべく、本発明による半導体検査装置のプローブカードは、外部から電気的信号が印加されるプリント回路基板と、検査対象体（チップパッド）と直接接触する複数のプローブを有するスペーストランスフォーマと、前記プリント回路基板と前記スペーストランスフォーマのプローブとを相互電気的に連結する相互接続体と、を含み、前記スペーストランスフォーマは、前記プローブが一面に設けられた個片基板と、前記個片基板が同一平面上で大面積基板に組立てられるように、前記個片基板を相互結合させて一体化する結合部材と、を含む。
【００１５】
本発明の実施の形態によると、前記結合部材は、前記個片基板を支持する少なくとも一つのフレームと、前記少なくとも一つのフレームと前記個片基板とを結合させる接着層と、を含む。
【００１６】
本発明の実施の形態によると、前記少なくとも一つのフレームは、前記個片基板の連結部分を支持する第１フレームと、前記個片基板のエッジを支持する第２フレームとを含む。前記第１フレームと第２フレームは、接着剤または締結手段により相互結合する。
【００１７】
本発明の実施の形態によると、前記スペーストランスフォーマの個片基板の各々は、前記相互接続体から電気的信号が印加される第１端子、前記プローブが接触する第２端子及び前記第１端子と第２端子を連結する内部配線とを含むチャネルを有する。
【００１８】
上記の目的を達成すべく、本発明によるプローブカードのスペーストランスフォーマは、検査対象体（チップパッド）と直接接触する複数のプローブを有する個片基板と、前記個片基板が同一平面上で大面積基板に組立てられるように、前記個片基板を相互結合させて一体化する結合部材と、を含む。
【００１９】
上記の目的を達成すべく、本発明によるプローブカードのスペーストランスフォーマを製造する方法は、検査対象体（チップパッド）と直接接触する複数のプローブが一面に形成された個片基板を準備するステップと、前記個片基板を相互整列させて、一つの目的とする大面積基板形態になるように整列させるステップと、整列した前記個片基板の他面を第１フレームで固定するステップと、を含む。
【００２０】
本発明の実施の形態によると、前記プローブカードのスペーストランスフォーマモジュール製造方法は、前記第１フレームにより固定された前記個片基板の一面エッジを第２フレームで固定するステップをさらに含む。
【００２１】
本発明の実施の形態によると、前記個片基板と前記第１フレームの固定ステップでは、前記個片基板と前記第１フレームの間、そして隣接する前記個片基板の間に接着剤を注入して固定する。
【００２２】
本発明の実施の形態によると、前記個片基板を相互整列させるステップは、前記個片基板のうち何れか一つの個片基板を基準にして、他の前記個片基板を整列させる。
【発明の効果】
【００２３】
本発明によると、別途の新規装備に投資せず大面積スペーストランスフォーマを製作することができる。本発明によると、基板（Ｗａｆｅｒ）に形成された全体チップに対して一括的にテスト可能なので、検査効率を向上させることができる。本発明によると、大面積なでありながら平坦度が高いので、プローブと検査対象体（チップパッド）の間の電気的接続に対する信頼性が高くなり、収率向上の効果を期待できる。本発明によると、１２インチまたはそれ以上のスペーストランスフォーマの製作が可能である。
【発明を実施するための最良の形態】
【００２４】
例えば、本発明の実施の形態は様々な形態に変形でき、本発明の範囲が後述する実施の形態によって限定されると解釈されてはならない。本実施の形態は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されら。したがって、図面における要素の形状などは、より明確な説明を強調するために誇張される。
【００２５】
以下、本発明の実施の形態を添付の図１乃至図１１に基づいて詳しく説明する。また、前記図面で同一の機能を果たす構成要素に対しては同一の参照符号を付ける。
【００２６】
本発明の基本的な意図は、別途の新規装備に投資せず大面積スペーストランスフォーマとそれの製造方法及びそれを有する大面積プローブカードを提供することにある。そのために、本発明のスペーストランスフォーマは、既存のプローブカード量産装備によって製作された複数の小型基板（多層回路基板にプロービング構造物（プローブ）を形成した個片基板）を結合させて、単一の大面積スペーストランスフォーマを具現することにその特徴がある。
【００２７】
図１は、本発明の実施の形態によるプローブカードの概略構成図である。図２乃至図４は、本発明の好ましい実施の形態によるスペーストランスフォーマの分解斜視図、平面図及び底面図である。図５は、図３に図示されたスペーストランスフォーマのａ‐ａ´線に沿う断面図である。
【００２８】
図１及び図２を参照すると、プローブカード１００は、半導体基板（図示せず）上に形成されたチップの電気的特性を通じてチップの不良有無をテストするプロービングシステム（ｐｒｏｂｉｎｇ  ｓｙｓｔｅｍ）のテスタ機（図示せず）に装着されて使用される。
【００２９】
プローブカード１００は、内部回路と連結された複数の接続ホール１１２が形成されたプリント回路基板１１０、検査対象体（ウェハチップ）と直接接触する複数のプローブ（Ｐｒｏｂｅ）１０が下面に付着したスペーストランスフォーマ（ｓｐａｃｅ  ｔｒａｎｓｆｏｒｍｅｒ）１３０、プリント回路基板１１０とスペーストランスフォーマ１３０の間に配置されてこれらを相互電気的に連結するインタフェース手段の相互接続体１２０、及びスペーストランスフォーマ１３０をプリント回路基板１１０に結合支持する支持手段を含む。支持手段は、プリント回路基板１１０とスペーストランスフォーマ１３０上下部に位置する補強板４２、４６及びボルト４３、４７などの補助要素からなり、これらが締結されることで、スペーストランスフォーマ１３０がプリント回路基板１１０に結合支持される。
【００３０】
プリント回路基板１１０の一側表面には、複数のドットまたはパッドからなる基板端子部（図示せず）が垂直及び水平軸上の多数の位置に複数で提供される。そして、接続ホール１１２には、内部回路と連結されるように、内壁に銅などの導電性物質からなる導電膜（図示せず）が形成される。
【００３１】
相互接続体１２０の第２接続部１２２は接続ホール１１２に挿入される。この時、相互接続体１２０の第２接続部１２２は、中空の長いＯリング形状からなるので、突起が強制嵌合方式により接続ホール１１２内部に挿入されながら、第２接続部１２２は縮んだ後、自体弾性力により広まって接続ホール１１２内部に挿入されて導電膜と接触するようになる。また、相互接続体１２０の連結部１２４は、プリント回路基板１１０とスペーストランスフォーマ１３０の間の離隔空間内部に位置し、第１接続部１２６はスペーストランスフォーマ１３０のメインチャネル１３４の第１端子１３４ａと接触する。例えば、プリント回路基板１１０とスペーストランスフォーマ１３０を電気的に連結するインタフェース手段である相互接続体１２０は、様々な形状からなることができ、相互接続体１２０は、プリント回路基板１１０の底面にスペーストランスフォーマ１３０の第１端子１３４ａと接触する接続パッド形態で提供されることもできる。プローブ１０、メインチャネル１３４を有するスペーストランスフォーマ１３０、相互接続体１２０及びプリント回路基板１１０内部の回路は互いに電気的に連結されている。
【００３２】
図１乃至図５を参照すると、スペーストランスフォーマ１３０は、プローブが底面に設けられた４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄと、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄが同一平面上で大面積基板として構成されるように４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄを相互結合させて一体化する結合部材１４０とを含む。本発明の実施の形態では、個片基板がそれぞれ３２ＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）の配列構造を有し、総１２８個のチップに対して一括的にプローブテストを行うことができる。
【００３３】
個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄそれぞれは、テストしようとする半導体基板に形成されたチップの接触パッド（図示せず）とそれぞれ接触するプローブ１０と、プローブ１０と相互接続体１２０とを電気的に連結するチャネル１３４を有する。
【００３４】
チャネル１３４は、スペーストランスフォーマ１３０の第１表面１３１ａに提供され相互接続体１２０の第１接続部１２６と接触する第１端子１３４ａと、他の第２表面１３１ｂに提供されプローブ１０が電気的に連結される第２端子１３４ｂと、内部に提供され第１、２表面の第１、２端子１３４ａ、１３４ｂを該当端子同士に電気的に連結する内部配線１３４ｃとを含む。このような構造の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄは、４−６インチ工程ラインでＭＥＭＳ及び半導体技術を使用して製作される。
【００３５】
結合部材１４０はフレーム１４２及び接着層１４８を含む。フレーム１４２は、整列した４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄを支持するために、個片基板の連結部分を第１表面１３１ａで支持する第１フレーム１４３と、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄのエッジ（底面と外郭側面）を支持する第２フレーム１４５とを含む。第１フレーム１４３は、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの連結部分と対応するように十字形態からなる。第２フレーム１４５は、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄのエッジを支持するために整列した状態の個片基板のエッジと対応する八角リング形態からなり、その中心を横切る支持台１４６と、支持台１４６に突出形成され、第１フレーム１４３の中心に形成された穴に挿入される突起１４７を有する。第１フレーム１４３と第２フレーム１４５は、ボルトのような締結手段により相互結合されるかエポキシ樹脂などの接着剤によって相互結合されることができる。第１フレーム１４３と第２フレーム１４５は、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの組み合わせの形状及び個数によってで様々な形状で提供されることができる。
【００３６】
接着層１４８は、フレーム１４２と個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄとを結合させ、エポキシ樹脂などからなる。エポキシ樹脂は、第１、２フレーム１４３、１４５と個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの間の隙間に注入されて、これらを相互接着固定する。
【００３７】
上述したような大面積のスペーストランスフォーマ１３０は、以下のような過程を通じて組立（製作）される。
【００３８】
先に、４−６インチ工程ラインでＭＥＭＳ及び半導体技術を用いて４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄを製造する。この製造過程には、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄが相互整列して、目的とする一体の大面積基板になるように、エッジを所望の大きさ及び形状に切断する過程が含まれることができる。こうして用意された４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄは整列装置２００（図６に図示）で一つの目的とする大面積基板形態になるように整列過程を経る。そして、４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄが整列すると、その整列状態を保持するために第１フレーム１４２に接着剤で固定される。
【００３９】
図６及び図７は、４個の個片基板を整列させるための整列装置の斜視図及び平面図である。
【００４０】
図６及び図７を参照すると、整列装置２００はベイス板２０２上部に備えられた４個の据置台２１０と、据置台２１０に載置される固定板２２０と、固定板２２０に載置される４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄを相互整列させる整列部材２３０と、基準になる個片基板１３２ａを除いた他の３個の個片基板１３２ｂ、１３２ｃ、１３２ｄの高低調節のためにリフトピン２４２が備えられた３個の高低部材２４０と、固定板２２０を固定する圧入部材２５０とを含む。
【００４１】
圧入部材２５０は、長孔２５１に沿って前進または後進し、固定板２２０を整列部材２３０側に押して、据置台２１０の安着部２１２に密着固定させる。
【００４２】
据置台２１０は４方向に配置され、段差のある安着部２１２が形成されているので、固定板２２０が安定的に載置される。固定板２２０は、高低部材２４０と対応する部分に３個のオープニング２２２が形成され、上面には第１フレーム１４３が位置する溝２２４が形成される。前記溝２２４には第１フレーム１４３が位置する。
【００４３】
整列部材２３０は、ベース板２０１の側面に柱形状の本体部２３１が形成され、本体部２３１上部には固定バー２３５が設けられ、本体部２３１にはＸ、Ｙ、θ軸駆動部２３２、２３３、２３４が設けられる。固定バー２３５は、前記駆動部２３２、２３３、２３４によってＸ軸とＹ軸への移動及びθ軸を中心に水平回同する。固定バー２３５は、「Ｌ」字形状で、その一側面、すなわち、個片基板側に向かう一側面に真空ホール２３５ａが長さ方向に沿って複数で形成されて、整列しようとする個片基板の外郭側面を真空で固定する。一方、高低部材２４０は、基準になる個片基板１３２ａとの高さを調節するためのもので、固定板２２０に載置された個片基板１３２ｂ、１３２ｃ、１３２ｄの底面を支持するリフトピン２４２を含む。
【００４４】
以下、上述したような構成からなる整列装置による個片基板の整列過程を具体的に説明する。
【００４５】
図８乃至図１１を参照すると、据置台２１０の安着部２１２に固定された固定板２２０上面に、４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄを載置する（図８参照）。そして、その中から基準位置に載置された個片基板１３２ａを固定した状態で、他の３個の個片基板１３２ｂ、１３２ｃ、１３２ｄを基準位置に載置された個片基板１３２ａを基準に整列させる（図９参照）。
【００４６】
整列過程は、座標測定のために通常的に使用されるマイクロスコープ（ｍｉｃｒｏｓｃｏｐｅ、図示せず）を介して、３個の個片基板１３２ｂ、１３２ｃ、１３２ｄの整列状態を確認しながら正確な座標値（位置）へ移動させる。この時、整列部材２３０と高低部材２４０が用いられ、固定された基準になる個片基板１３２ａを中心にして相互接した座標値によって、Ｘ、Ｙ、θ軸駆動部２３２、２３３、２３４及び高低部材２４０の微細調整で整列する。ここで、整列部材２３０による個片基板１３２ｂ、１３２ｃ、１３２ｄの移動は、固定バー２３５の真空ホール２３５ａによって各個片基板１３２ｂ、１３２ｃ、１３２ｄが真空吸着された状態で行われる。
【００４７】
上述したように整列した４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄは、エポキシ樹脂により固定される。すなわち、４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの整列状態を保持するために、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの隙間にエポキシ樹脂を注入する。エポキシ樹脂は、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの隙間と、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄと第１フレーム１４３との間に流れ込む。そして、エポキシ樹脂は硬化され、第１フレーム１４３と個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄとを相互接着する接着層１４８として提供される（図１０参照）。次は、第２フレーム１４５が４個の個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄのエッジに位置するように載置し、第２フレーム１４５と個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄの間の隙間にエポキシ樹脂を注入して、第２フレーム１４５と個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄを固定する（図１１参照）。
【００４８】
このような過程により、４個の小さな個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄは相互結合して、大面積のスペーストランスフォーマ１３０として具現される。
【００４９】
上述したように、個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄは、小さな大きさに製作されたので、平坦度が非常に高く、このような個片基板１３２ａ、１３２ｂ、１３２ｃ、１３２ｄを一体で結合させた時にも、広い面積でありながら高い平坦度を有し、プローブとテスト対象であるチップとの電気的接続に対する信頼性を向上させることができる。
【００５０】
一方、本発明による前記の方法で製造された大面積のスペーストランスフォーマ及びそれの製造方法、そしてそれを有するプローブカードは、様々に変形されることができ、様々な形態を有することができる。しかし、本発明は前記の詳細な説明で言及される特別な形態に限定されると理解されてはならず、むしろ添付の請求の範囲により定義される本発明の精神と範囲内にある全ての変形物と均等物及び代替物を含むと理解されるべきである。
【産業上の利用可能性】
【００５１】
本発明は、大型化される半導体基板の複数のチップを同時にテストできるテスト工程関連分野に適用されることができる。
【図面の簡単な説明】
【００５２】
【図１】図１は、本発明の実施の形態によるプローブカードの概略構成図である。
【図２】図２は、本発明の好ましい実施の形態によるスペーストランスフォーマの分解斜視図である。
【図３】図３は、本発明の好ましい実施の形態によるスペーストランスフォーマの平面図である。
【図４】図４は、本発明の好ましい実施の形態によるスペーストランスフォーマの底面図である。
【図５】図５は、図３に図示されたスペーストランスフォーマのａ‐ａ´線に沿う断面図である。
【図６】図６は、４個の個片基板を整列させるための整列装置の斜視図及び平面図である。
【図７】図７は、４個の個片基板を整列させるための整列装置の斜視図及び平面図である。
【図８】図８は、整列装置による個片基板の整列過程を具体的に説明するための図である。
【図９】図９は、整列装置による個片基板の整列過程を具体的に説明するための図である。
【図１０】図１０は、整列装置による個片基板の整列過程を具体的に説明するための図である。
【図１１】図１１は、整列装置による個片基板の整列過程を具体的に説明するための図である。
【符号の説明】
【００５３】
１０        プローブ            １００       プローブカード
１１０      プリント回路基板    １２０       相互接続体
１３０      スペーストランスフォーマ
１３２ａ、１３２ｂ、１３２ｃ、１３２ｄ       個片基板
１４０      結合部材            １４２       フレーム
【図１】
2009526992.tif 000003
2009526992.tif 000004
【図２】
2009526992.tif 000005
【図３】
2009526992.tif 000006
【図４】
2009526992.tif 000007
【図５】
2009526992.tif 000008
【図６】
2009526992.tif 000009
【図７】
2009526992.tif 000010
【図８】
2009526992.tif 000011
【図９】
2009526992.tif 000012
【図１０】
2009526992.tif 000013
【図１１】
2009526992.tif 000014
【国際調査報告】
2009526992.tif 000015
2009526992.tif 000016