(57)【要約】  本発明はタコグラフと、データカードのデータメモリ）を有している装置に関する。前記タコグラフ）は自身とデータメモリの間のデータ交換に用いるインターフェースと論理機能モジュールと少なくとも１つのメモリを有している。本発明はこのタコグラフを作動するための方法に関する。高度なセキュリティ要求の結果としてデータメモリとタコグラフの間のデータ伝送が非常にタイムインテンシブに行われる。本発明によれば、データ伝送の開始時点でタコグラフのメモリ内にデータメモリの仮想結像が作成される。論理機能モジュールはメモリ）内の仮想結像に対する読み出し/書き込みアクセスを有し、データは前記メモリに対する書込みアクセス手段を用いてデータカードのデータメモリに規則的に書き込まれる。それにより仮想結像とデータメモリの間の相違が消去される。
2009508244.tif 000002
【特許請求の範囲】
【請求項１】
タコグラフ（ＤＴＣＯ）とデータメモリ（１３，１４）、例えばデータカード（４，５）のデータメモリ（１３，１４）を備え、
前記タコグラフ（ＤＴＣＯ）はインターフェースを有し、該インターフェースは当該タコグラフ（ＤＴＣＯ）とデータメモリ（１３，１４）の間のデータ交換に用いられており、さらに前記タコグラフ（ＤＴＣＯ）は論理機能モジュール（ＦＭ）と少なくとも１つのメモリ（ＤＭＥＭ）を有している装置（１）において、
データ伝送の開始時点でまずタコグラフ（ＤＴＣＯ）のメモリ（ＤＭＥＭ）内にデータメモリ（１３，１４）の仮想マップ（ＶＩ）を作成し、
前記メモリ（ＤＭＥＭ）内の仮想マップ（ＶＩ）に対する論理機能モジュール（ＦＭ）の後続の書き込み及び読み出しアクセスを行い、
前記データカード（４，５）のデータメモリ（１３，１４）に対するアクセスのもとで書込み過程を規則的に行い、
その間に仮想マップ（ＶＩ）とデータメモリ（１３，１４）との間の相違が調整されるようにしたことを特徴とする装置（１）。
【請求項２】
規則的な書き込み及び読み出しアクセスが周期的な時間間隔毎、例えば１２時間毎に行われる、請求項１記載の装置。
【請求項３】
仮想マップ（ＶＩ）とデータメモリ（１３，１４）の間で所定のデータ量がマップの変更に基づいて調整される場合に、規則的な書き込み及び読み出しアクセスが行われる、請求項１記載の装置。
【請求項４】
タコグラフ（ＤＴＣＯ）からのデータメモリ（１３，１４）の分離の前に仮想マップ（ＶＩ）とデータメモリ（１３，１４）との調整が行われる、請求項１記載の装置。
【請求項５】
データメモリ（１３，１４）とタコグラフ（ＤＴＣＯ）の間のデータ伝送が暗号化して行われる、請求項１記載の装置。
【請求項６】
前記データメモリ（１３，１４）は、リングメモリ（ＲＮＧ）を有している、請求項１記載の装置。
【請求項７】
前記リングメモリ（ＲＮＧ）のマップ（ＶＩ）は、第１のエントリーに対する始端アドレス（１ｓｔ）と最後のエントリーに対する終端アドレス（ｘｓｔ）を有する線形メモリ（ＤＭＥＭ）として構成され、この場合固定のアドレッシングシーケンス（ＡＤＲＳＥＱ）により、終端アドレス（ｘｓｔ）の呼び出しの後で引き続き開始アドレス（１ｓｔ）の呼び出しが実施される、請求項６記載の装置。
【請求項８】
データメモリ（１３，１４）の仮想マップ（ＶＩ）は、データメモリ（１３，１４）のアーキテクチャをマッピングし、リングメモリ（ＲＮＧ）内に記憶されたデータが部分的にのみ前記マップ（ＶＩ）にマッピングされる、請求項１記載の装置。
【請求項９】
最初の形成後の仮想マップ（ＶＩ）は、データメモリ（１３，１４）のリングメモリ（ＲＮＧ）の最後のエントリーブロックのデータのみをマッピングする、請求項６から８いずれか１項記載の装置。
【請求項１０】
仮想マップ（ＶＩ）に少なくとも１つの変更指針（ｐ１，ｐ２）が対応付けられており、詳細にはタコグラフ（ＤＴＣＯ）のデータメモリ（１３，１４）内に、最後の調整以来初めての変更が行われた、リングメモリ（ＲＮＧ）の仮想マップの位置が記憶される、請求項６から８いずれか１項記載の装置。
【請求項１１】
仮想マップ（ＶＩ）の終端アドレス（ｘｓｔ）から始端アドレス（１ｓｔ）へ延在する書き込み過程のもとで、仮想マップ（ＶＩ）内において少なくとも１つの第１の変更指針（ｐ１）が、終端アドレス（ｘｓｔ）前の最後の調整の後で変更が開始された位置をマーキングし、少なくとも１つの第２の変更指針（ｐ２）は、終端アドレス（ｘｓｔ）後に書き込み過程が継続された位置をマーキングする、請求項１０記載の装置。
【請求項１２】
前記変更指針（ｐ１）は指示位置から開始されるリングメモリ（ＲＮＧ）内に最後の調整以降に記憶されたバイト数（ｎ１，ｎ２）に関するさらなる付加的な情報を含んでいる、請求項１０または１１記載の装置。
【請求項１３】
論理機能モジュール（ＦＭ）のいくつかは、前記マップ（ＶＩ）に対する書き込みまたは読み出しアクセスを実行し、その際には中央の状態変数（ＣＤＳ）を用いたコーディネートが行われる、請求項１から１２いずれか１項記載の装置。
【請求項１４】
論理機能モジュール（ＦＭ）のいくつかは、前記マップ（ＶＩ）のメモリ領域に対する書き込みアクセスを実行し、その際には前記機能モジュール（ＦＭ）が状態変数（ＣＤＳ）を規則的に問い合わせし、状態変数（ＣＤＳ）がそのつどの問い合わせされる機能モジュール（ＦＭ）に割り当てられている所定の値である場合には所定の書き込み過程が開始される、請求項１から１３いずれか１項記載の装置。
【請求項１５】
前記マップ（ＶＩ）のメモリ領域に対する書き込みアクセスを実行する論理機能モジュール（ＦＭ）が所定の書き込みアクセスの終了後に状態変数（ＣＤＳ）を変更する、請求項１から１４いずれか１項記載の装置。
【請求項１６】
論理機能モジュール（ＦＭ）はマッピング状態モジュール（ＣＤＳＡ）を含んでおり、該マッピング状態モジュール（ＣＤＳＡ）は、状態変数（ＣＤＳ）を規則的に問い合わせし、他の機能モジュールＦＭが事前に値を変更した場合には当該状態変数に新たな値を割り当て、前記マッピング状態モジュールは新たな値を所定の機能モジュールに書き込みアクセス開始のために割り当てる、請求項１から１５いずれか１項記載の装置。
【請求項１７】
前記装置（１）は電圧供給部（Ｕ）を含んでおり、さらに次のように構成されている、すなわち、故障が生じた後ではデータメモリ（１３，１４）への別のあらゆるアクセス前にまずデータメモリ（１３，１４）の識別データをデータメモリ（１３，１４）の仮想マップの識別データと比較するように構成されている、請求項１から１６いずれか１項記載の装置。
【請求項１８】
前記装置は、データメモリ（１３，１４）からの読み出し過程ないしはデータメモリ（１３，１４）への書き込み過程の開始直前に電圧が遮断した場合に、電圧が復旧した後でまずデータメモリ（１３，１４）の識別データをデータメモリ（１３，１４）の仮想マップの識別データと比較し、それに続いて読み出しないしは書き込み過程を開始するように構成されている、請求項１から１７いずれか１項記載の装置。
【請求項１９】
データメモリ（１３，１４）からの読み出し過程の間に電圧が遮断した場合に、機能モジュール（ＦＭ）が目下の状態を電圧復旧時点まで維持し、引き続きデータメモリ（１３，１４）の識別データとデータメモリ（１３，１４）の仮想マップの識別データを比較した後で前記状態から読み出し過程を継続する、請求項１から１８いずれか１項記載の装置。
【請求項２０】
データメモリ（１３，１４）からの読み出し過程ないしはデータメモリ（１３，１４）への書き込み過程の終了直後に電圧が遮断した場合に、電圧が復旧した後でまずデータメモリ（１３，１４）の識別データとデータメモリ（１３，１４）の仮想マップの識別データが比較される、請求項１から１９いずれか１項記載の装置。
【請求項２１】
請求項１から２０いずれか１項記載の装置（１）を作動するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タコグラフとデータメモリ、特にデータカードのデータメモリを備え、前記タコグラフはインターフェースを有しており、該インターフェースは当該タコグラフとデータメモリの間のデータ交換に用いられており、さらに前記タコグラフは論理機能モジュールと少なくとも１つのメモリを有している装置に関する。
【０００２】
背景技術
ＥＥＣ（欧州経済共同体）の条例Ｎｒ.３８２１／８５によれば、将来的には、商用車に用いられている運転データを記録するためのタコグラフがもはや従来のように紙製のダイヤグラム盤にアナログ方式で書き込んでいくのではなく、時間軸に亘って速度データをデジタル方式でデータメモリ、具体的にはデータカードのデータメモリに記録することが示唆されている。さらにこの欧州経済共同体条例には、とりわけ法的な証明に対する要求を十分に満たさなければならない記録データをどのように記憶し、そして改ざんに対してどのように保護するかを包含した内容も含まれている。このような条例の厳しい要求を十分に満たすためには、非常に複雑な暗号化手法による保護機構と認証手法が実施されなければならない。特にこの場合にはデータカードのデータメモリとタコグラフとの間のデータ伝送の実現に注意が集まる。データカード記録装置を用いることは既にドイツ連邦共和国特許出願公開第１０３２１２５２号明細書に開示されており、ここでは不正操作から保護されたカードのタコグラフへの受け入れが記載されている。特にデータカードのデータメモリとタコグラフのメモリとの間のデータ転送が不正操作に対して保護されている。というのもこの領域ではこの種のアクセスが経験上最もあぶないからである。このような理由からこの種のタコグラフとデータカードにはそれぞれ１つの暗号化ユニットが集積化された構成要素として設けられており、それらのユニットを用いることでデータの伝送が専ら所定のキーを用いた暗号化手法による保護のもとで行われている。しかしながらこのような保護はユーザーに対して非常に高いコストと多くの忍耐を要求する。なぜならタコグラフとデータカードの間のデータ伝送の保護に基づいてアクセス時間が忍耐の限界を超える位に長引くからである。その上さらにＩＳＯ規格によれば、データカードのデータメモリに対する書き込み／読み出しアクセスが２５６バイトの長さに制限されているためこの箇所に用いられるＥＥＣ条例に準拠したシリアル接続を介した通信は非常に緩慢にしか行うことができない。
【０００３】
このような従来技術における問題と欠点に鑑み本発明が課題とするところは、タコグラフの取り扱いにおいて安全性を脅かすことなく、特にタコグラフとデータカードの間の通信に関するアクセス時間をより短縮させることである。
【０００４】
前記課題は本発明により、データ伝送の開始時点でまずタコグラフのメモリ内にデータメモリの仮想マップを作成し、前記メモリ内の仮想マップに対する論理機能モジュールの後続の書き込み及び読み出しアクセスを行い、前記データカードのデータメモリに対するアクセスのもとで書込み過程を規則的に行い、その間に仮想マップとデータメモリとの間の相違が調整されるようにして解決される。
【０００５】
本発明による大きな利点は、タコグラフとデータメモリないしデータカードの間の多数のデータ伝送周期の節約にある。この種のタコグラフは通常は２枚のデータカードのために２つの記録装置を有しているので、これらのコストの削減は重量においてもほぼ２倍に反映される。タコグラフは計算ユニットに関してはその作動中に速度センサから規則的に発生する割り込み制御された高周波な記録信号に基づいて、中央計算ユニットの負荷が比較的高くなるので、本発明によるその負担軽減は非常に大きな利点となり得る。本発明による規則的な調整（補償調整）は、比較的まれに行うことができる（例えば１２時間毎に）。タコグラフからのデータカードの引き出し要求の際、ないしはデータメモリとタコグラフの分離の際にはメモリにおける仮想マップとデータカードのデータメモリとの間で調整が必要となる。しかしながらこの引き出し要求は、通常は商用車の停車状態において行われるので、高周波な速度信号は発生せず、中央計算ユニットはいずれにせよ負荷軽減されている。このようにしてタコグラフからのデータメモリの分離の際の所要の調整にも係わらず許容可能なアクセス時間が達成される。
【０００６】
タコグラフのデータメモリ、特にデータカードに対する周期的な時間間隔、例えば１２時間毎に行われる規則的な書き込み及び読み出しアクセスに対して代替的に若しくは付加的に、この種のデータ交換は、仮想マップとデータメモリの間で所定のデータ量がマップの変更に基づいて調整される場合に行うようにしてもよい。また関連するセキュリティ規定を満たす最低基準として有利には、タコグラフからのデータメモリの分離の前に仮想マップとデータメモリの調整を行うようにしてもよい。有利にはタコグラフは次のように構成される。すなわち、データカードがタコグラフのデータカードスロット装置によって完全に収容され、そして機器から直接取り出されるのではなくて、ユーザーがボタンプッシュによって取り出し要求を機器に伝え、その際に相応のデータ交換が終わってからデータカードがタコグラフから排出されるように構成される。最近のタコグラフでは頻繁にデータメモリとタコグラフの間のデータ伝送を不正操作から保護する全てが機械的に可能なセキュリティ機構が既に設けられてはいるが、有利にはデータメモリとタコグラフの間のデータ伝送が暗号化して行われる。データーメモリに対しては特に商用車の速度データと車両ドライバーの活動が記録される。これに対してはデータカードの使用可能なメモリスペースが限られてしまうため、データメモリの一部が有利にはリングメモリとして構成され、それによって最も古い記録が常に最新の記録に書き換えられるようになる。また有利な考慮手段として、リングメモリのマップが、第１のエントリーに対する始端アドレスと最後のエントリーに対する終端アドレスを有する線形メモリとして構成され、その際に固定のアドレッシングシーケンスによって、終端アドレスの呼び出しの後で引き続き開始アドレスの呼び出しが行われるようにしてもよい。その場合有利には、データメモリの仮想マップがデータメモリのアーキテクチャをマッピングし、リングメモリ内に記憶されたデータは部分的にのみ前記マップにマッピングされる。例えばカードをタコグラフに差し込んだ際のデータメモリの全ての内容の完全な伝送は、とりわけ許容不能なくらいに長引くことがあり、その際の古いデータには必ずしも実用レベルでの有用性が伴うわけではない。そのため有利には、最初の形成後の仮想マップはデータメモリのリングメモリの最後のエントリーブロックのデータのみをマッピングするようにしてもよい。
【０００７】
データ伝送の際の多大なコストを低減するために有利には、仮想マップに少なくとも１つの変更指針が対応付けられ、詳細にはタコグラフのデータメモリ内に、リングメモリの仮想マップにおける最後の調整以来初めて変更が行われた位置が記憶される。
【０００８】
本発明の別の有利な実施例によれば、仮想マップの終端アドレスから始端アドレスへ延在する書き込み過程のもとで、仮想マップ内において少なくとも１つの第１の変更指針により、終端アドレス前において最後の調整後の変更が開始された位置がマーキングされ、少なくとも１つの第２の変更指針によって、終端アドレスの後に書き込み過程が継続される位置がマーキングされる。この種のリングメモリのアドレスジャンプを介したマーキングは、データメモリとタコグラフのメモリとの間のコンフリクトのない調整を保証する。この過程の信頼性は次のことによってさらに高めることが可能である。すなわち前記変更指針に、指示位置から開始されるリングメモリ内に最後の調整以降に記憶されたバイト数に関するさらなる付加的な情報を含ませることである。
【０００９】
様々な論理機能モジュールがマッピングに対する書き込み／読み出しアクセスを実施し、それに対して固定の時間窓しか設けられていない場合には多くの時間が失われる可能性がある。この種の過程は割り込み制御による誘導が可能ではあるが、しかしながらこのことは中央計算ユニットの計算過程を不安定にしかねない。それ故特に有利には、論理機能モジュールのコーディネーションによってマップに対する書き込みまたは読み出しアクセスが中央の状態変数を用いて実施される。この場合にさらに有利には、機能モジュールが状態変数を規則的に問い合わせし、状態変数がそのつどの問い合わせすべき機能モジュールに割り当てられている所定の値である場合には所定の書き込み過程が開始される。また有利には、前記マップのメモリ領域に対する書き込みアクセスを実行する論理機能モジュールが所定の書き込みアクセスの終了後に状態変数を変更する。またこのデータメモリに対するアクセスのコンフリクトなしのコーディネートは特に次のような場合に保証される。すなわち論理機能モジュールがマッピング状態モジュールを含んでおり、該マッピング状態モジュールは、状態変数を規則的に問い合わせし、他の機能モジュールＦＭが事前に値を変更した場合には当該状態変数に新たな値を割り当て、前記マッピング状態モジュールは新たな値を所定の機能モジュールに書き込みアクセス開始のために割り当てる場合である。
【００１０】
また本発明の別の有利な構成により、機能モジュールが暗号化ユニットを含み、その構成要素を用いてタコグラフとデータメモリの間のデータ伝送が暗号化されるならば特に所要時間に関する利点が得られる。これについてはデータメモリが同様に暗号化ユニットを有していてもよい。
【００１１】
本発明による仮想マップの調整すべきデータのマーキングに基づいて、本発明は電圧供給が遮断された場合にもさらなる利点を得られる。この場合には本発明による装置は、データメモリへの別のあらゆるアクセスの前に電圧供給が遮断した場合には、まずデータメモリの識別データをデータメモリの仮想マップの識別データと比較するように構成されてもよい。この構成は供給電圧の欠落の際にはデータメモリの交換の際に不正操作の試みが生じ得るために有利である。本発明の利点はこの構成においては特に、データメモリの仮想マップが既に識別データも含めて存在することにある。そのため比較のみが行われるだけでよい。電圧の遮断がデータ伝送の開始直前、若しくはこの種のデータ伝送の終了直後に発生した場合には、データメモリが電圧復旧後に認証されるだけでよい。データメモリからの読み出し過程の間に電圧が遮断した場合には本発明の有利な実施例によれば、機能モジュールが目下の状態を電圧復旧時点まで維持し、引き続き識別データが相互に比較された後で前記状態から読み出し過程に継続される。
【００１２】
たとえ明示的な説明がなかったとしても本発明の機能的な特徴は常に、要求される機能が本発明による装置を用いて実施可能であることに基づく装置構成に関連する。また本発明による装置の他にも、少なくとも１つの請求項若しくは複数の請求項の組み合わせに従って装置を作動させるための方法も本発明の対象である。この場合特に本発明で権利主張される特徴は、明示的な相応の再帰関係に欠けているとしても本発明による方法の対象であることに代わりはない。
【００１３】
以下では本発明の限定を意味するものではない特定の実施例に基づいて本発明をより詳細に説明する。その際に引用する図面のうち、
図１は本発明による装置の概略図であり、
図２は本発明による装置の作動の際の基礎となるプロセス経過を概略的に表した図であり、
図３は本発明による仮想マッピングの際のリングメモリの置換を概略的に表した図であり図４は本発明による状態変数を用いてコーディネートされる、論理機能モジュールとメモリとの協働作用を概略的に表した図である。
【００１４】
実施例
図１にはタコグラフＤＴＣＯを備えた本発明による装置１が示されている。このタコグラフＤＴＣＯは速度信号ｎを供給するセンサＳと接続形成されており、さらにデータカード４，５が挿入可能なデータカードスロット３も有している。またタコグラフＤＴＣＯは種々の論理機能モジュールＦＭを有しており、これらの論理機能モジュールＦＭはとりわけ中央処理ユニットＣＰＵ、インターフェース管理モジュールＩＦ、暗号化モジュールＫＲＹ、メモリＭＥＭ、プリンターコントローラＰＲＮを含んでいる。その他にもタコグラフＤＴＣＯはさらに表示ユニット６、種々の操作要素７、電圧供給部Ｕ、印刷モジュール８を有している。これらの個々の機能モジュールＦＭ間では相互に信号伝送のための接続が形成されている。データカード４，５はそれぞれ１つのインターフェース１１，１２を有しており、これらのインターフェースは、タコグラフＤＴＣＯのここでは詳細に図示されていないインターフェースとデータ伝送のための接続形成が可能である。これらのインターフェース１１，１２を用いることによってデータカード４，５がそれぞれ自身のデータカード４，５のデータメモリ内に格納されている情報をタコグラフ２に伝送できる。その場合にはデータカード４，５の暗号化モジュールＫＲＹもタコグラフＤＴＣＯの暗号化モジュールＫＲＹも暗号化手法で保護された伝送のために配慮する。
【００１５】
図２には、データカード４のデータメモリ１３に基づいたタコグラフＤＴＣＯのメモリＤＭＥＭ内での仮想マップＶＩ作成の経過が概略的に示されている。なおこの図２においては本当のデータメモリ１３の構成要素に相応している構成要素の符号にダッシュ（′）が付されている。第１のステップ（１）では、タコグラフＤＴＣＯとデータカード４のデータメモリ１３が相互に信号伝送すべく接続を形成し、その際には認証過程（Ａｕｔｈ．）が自動的に行われ、これらの２つの加入者間で通信が開始される。前記認証過程（Ａｕｔｈ．）が適正に成立すると、タコグラフＤＴＣＯはデータカード４のデータメモリ１３から自身のメモリＤＭＥＭ内に仮想マップＶＩを作成する。この場合データメモリの全体構造が仮想マップＶＩにマッピングされる。ここでは通常の状態の第１のメモリ部分１６，１６′と、リングメモリＲＮＧ，ＲＮＧ′として構成されている第２のメモリ部分１７，１７′が含まれている。タコグラフＤＴＣＯのメモリＤＭＥＭ内での仮想マップＶＩの作成後はステップ（３）においてタコグラフ２の実質的な検出作動モードが実行される。その期間中は速度信号ｎが仮想マップＶＩに記録される。図には示されていない方式で１２時間毎にデータカード４のデータメモリ１３と仮想マップＶＩとの調整が行われる。この調整においては実質的にリングメモリＲＮＧの複数のエントリーが相互に補償調整される。ステップ（４）において示されているように、デジタルタコグラフＤＴＣＯにおいて取り出し要求信号（ＥＪＥＣＴ）が発生すると、まず仮想マップＶＩがデータメモリ１３と調整され、それに続いてデータカード４が排出される。
【００１６】
図３には、仮想マップＶＩ、特にリングメモリＲＮＧ′の仮想マップＶＩと、同じくリングメモリＲＮＧのデータメモリ１３との補償調整が示されている。この場合に重要なことは仮想マップＶＩのリングメモリＲＮＧ′の構造が実質的に線形構造を有していることである。この場合所定のアドレッシングシーケンスＳＥＱＡＤＲがこの線形メモリの最後のメモリスペースのアドレスｘｓｔに第１のメモリスペースのアドレス１ｓｔを続けさせている。このことはデータカード４のリングメモリＲＮＧにおいてメモリスペース１ｓｔｒｎｇとｘｓｔｒｎｇに相当している。
【００１７】
タコグラフＤＴＣＯないしメモリＤＭＥＭのリングメモリＲＮＧ′は、変更指針ｐ１，ｐ２を有しており、これらの変更指針を用いることによって、仮想マップとデータメモリ１３との最後の補償調整の後で生じた変更がマーキングされる。この場合、変更されたエントリーの開始は符号ｐ１の付された指針を用いて記録される。図３に示されている状況では"ｄ  ｈｅａｄ"と"ａｃｔ．"の付されたエントリーが示されており、これは仮想マップＶＩの始端アドレス１ｓｔと終端アドレスｘｓｔに亘って延在している。ここでは第１の変更指針ｐ１の他にさらに第２の変更指針ｐ２が次のような位置をマーキングしている。すなわち終端アドレスｘｓｔの後に続いて書き込み過程が継続されることを表す位置、すなわち始端アドレス１ｓｔである。このエントリーは、"Ｈｅａｄｅｒ"と、記憶されている車両ドライバの操作タイプ"ａｃｔ．"からなっている。変更指針ｐ１，ｐ２にはそれぞれさらに図示の位置から開始され、リングメモリ内での最後の補償調整以降に記憶されているバイト数に関する情報が含まれている。それによりそのつどの補償調整すべきデータの開始点と長さが変更指針を用いて示される。
【００１８】
図４には仮想マップＶＩへの書き込みの際のカードデータ状態ＣＤＳを用いた複数の機能モジュールＦＭのコーディネートが概略的に示されている。種々異なる機能モジュールＦＭ、例えば中央計算ユニットＣＰＵ、アクティブハードウエア保護モジュールＡＨ、インターフェース管理モジュールＩＦ、印刷モジュールＰＲＮ、センサモジュールＳＥＮが十分自立的にメモリＤＭＥＭないしその仮想マップＶＩ内に書き込む。その場合にコンフリクトの問題が生じないようにするために、中央の状態変数ＣＤＳが設けられ、これが機能モジュールＦＭとマッピング状態モジュールＣＤＳＡの相互に値を割り当てる。この場合マッピング状態モジュールＣＤＳＡは状態変数ＣＤＳに機能モジュールＦＭの１つに割り当てられる値をそれぞれ割り当てる。機能モジュールＦＭは状態変数ＣＤＳの値を規則的に問い合わせし、その値が対応する機能モジュールに割り当てられている値に相応する場合には、マップＶＩへの所定の書き込み過程を開始する。この書き込み動作が終了した後では機能モジュールは状態変数ＣＤＳに対して書き込み動作の終了をマッピング状態モジュールに示す新たな値を割り出し、それによって状態変数ＣＤＳに新たな値が割り当てられる。
【図面の簡単な説明】
【００１９】
【図１】図１は本発明による装置の概略図
【図２】本発明による装置の作動の際の基礎となるプロセス経過を概略的に表した図
【図３】本発明による仮想マッピングの際のリングメモリの置換を概略的に表した図
【図４】本発明による状態変数を用いてコーディネートされる、論理機能モジュールとメモリとの協働作用を概略的に表した図
【図１】
2009508244.tif 000003
【図２】
2009508244.tif 000004
【図３】
2009508244.tif 000005
【図４】
2009508244.tif 000006
【手続補正書】
【提出日】平成19年5月11日(2007.5.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
ドイツ連邦共和国特許出願第１９５３３５１５号明細書からは走行記録装置が開示されている。このドライバーズカードは不揮発性メモリを有し、コントロールデータ記録のための書き換え可能なメモリを有している。この走行記録装置はコントロールデータをドライバーズカードのメモリに書き込むための装置と、記憶されているコントロールデータを読み出すための装置を有している。さらに一時的なコントロールデータメモリと制御装置が設けられている。この制御装置は走行記録装置の作動状態を次のように制御している。すなわちドライバーズカードの走行記録装置への挿入の際に、ドライバーズカードに記憶されているコントロールデータが一時的なコントロールデータメモリにロードされるように制御している。ドライバーズカードが走行記録装置内に留まっている間は一時的なコントロールデータメモリ内に引き続き書き込みが行われ、この書き込まれたコントロールデータがドライバーズカードの抜き取りの際にコントロールデータメモリにロードされる。これらのコントロールデータは、走行過程に該当する一次データからのさらなる処理（特に時間に関する総和によって）によって得られる二次データである。これらの二次データは労働時間体制に係わる情報を含んでいる。ＧＢ２２７１１８０Ａ明細書には車両位置検出ユニットを備えた電子制御式タコグラフが開示されている。このタコグラフは中央計算ユニットとメモリを有しており、このメモリには計算ユニットが直接アクセスする。この計算ユニットは、さらにドライバ若しくはドライバ助手に割り当てられている持ち出し可能なメモリカードからの情報も使用できる。このメモリカードはドライバーのＩＤやドライバーパラメータなどの情報を送信する。メモリカードから受信された情報はタコグラフのメモリに記録される。このメモリはさらにメモリカードに供給される計算ユニットの情報も含んでいる。このような従来技術における問題と欠点に鑑み本発明が課題とするところは、タコグラフの取り扱いにおいて安全性を脅かすことなく、特にタコグラフとデータカードの間の通信に関するアクセス時間をより短縮させることである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
前記課題は本発明により、前記論理機能モジュールが次のように構成、すなわち、
データ伝送の開始時点でまずタコグラフのメモリ内にデータメモリの仮想マップを作成し、前記メモリ内の仮想マップに対する論理機能モジュールの後続の書き込み及び読み出しアクセスを行い、前記データカードのデータメモリに対するアクセスのもとで書込み過程を規則的に行い、その間に仮想マップ（ＶＩ）とデータメモリ（１３，１４）との間の相違が調整されるように構成されて解決される。この場合規則的な書き込み及び読み出しアクセスが周期的な時間間隔で行われ、及び／又は仮想マップとデータメモリの間で所定のデータ量がマップの変更に基づいて調整される場合に、規則的な書き込み及び読み出しアクセスが行われる。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
タコグラフ（ＤＴＣＯ）とデータメモリ（１３，１４）、例えばデータカード（４，５）のデータメモリ（１３，１４）を備え、
前記タコグラフ（ＤＴＣＯ）はインターフェースを有し、該インターフェースは当該タコグラフ（ＤＴＣＯ）とデータメモリ（１３，１４）の間のデータ交換に用いられており、さらに前記タコグラフ（ＤＴＣＯ）は論理機能モジュール（ＦＭ）と少なくとも１つのメモリ（ＤＭＥＭ）を有し、前記論理機能モジュール（ＦＭ）は次のように構成されている、すなわち、
データ伝送の開始時点でまずタコグラフ（ＤＴＣＯ）のメモリ（ＤＭＥＭ）内にデータメモリ（１３，１４）の仮想マップ（ＶＩ）を作成し、
前記メモリ（ＤＭＥＭ）内の仮想マップ（ＶＩ）に対する論理機能モジュール（ＦＭ）の後続の書き込み及び読み出しアクセスを行い、
前記データカード（４，５）のデータメモリ（１３，１４）に対するアクセスのもとで書込み過程を規則的に行い、
その間に仮想マップ（ＶＩ）とデータメモリ（１３，１４）との間の相違が調整されるように構成されている装置（１）において、
規則的な書き込み及び読み出しアクセスが周期的な時間間隔で行われ、及び／又は仮想マップ（ＶＩ）とデータメモリ（１３，１４）の間で所定のデータ量がマップの変更に基づいて調整される場合に、規則的な書き込み及び読み出しアクセスが行われることを特徴とする装置（１）。
【請求項２】
前記規則的な書き込み及び読み出しアクセスが１２時間毎に行われる、請求項１記載の装置。
【請求項３】
タコグラフ（ＤＴＣＯ）からのデータメモリ（１３，１４）の分離の前に仮想マップ（ＶＩ）とデータメモリ（１３，１４）との調整が行われる、請求項１記載の装置。
【請求項４】
データメモリ（１３，１４）とタコグラフ（ＤＴＣＯ）の間のデータ伝送が暗号化して行われる、請求項１記載の装置。
【請求項５】
前記データメモリ（１３，１４）は、リングメモリ（ＲＮＧ）を有している、請求項１記載の装置。
【請求項６】
前記リングメモリ（ＲＮＧ）のマップ（ＶＩ）は、第１のエントリーに対する始端アドレス（１ｓｔ）と最後のエントリーに対する終端アドレス（ｘｓｔ）を有する線形メモリ（ＤＭＥＭ）として構成され、この場合固定のアドレッシングシーケンス（ＡＤＲＳＥＱ）により、終端アドレス（ｘｓｔ）の呼び出しの後で引き続き開始アドレス（１ｓｔ）の呼び出しが実施される、請求項５記載の装置。
【請求項７】
データメモリ（１３，１４）の仮想マップ（ＶＩ）は、データメモリ（１３，１４）のアーキテクチャをマッピングし、リングメモリ（ＲＮＧ）内に記憶されたデータが部分的にのみ前記マップ（ＶＩ）にマッピングされる、請求項１記載の装置。
【請求項８】
最初の形成後の仮想マップ（ＶＩ）は、データメモリ（１３，１４）のリングメモリ（ＲＮＧ）の最後のエントリーブロックのデータのみをマッピングする、請求項５から７いずれか１項記載の装置。
【請求項９】
仮想マップ（ＶＩ）に少なくとも１つの変更指針（ｐ１，ｐ２）が対応付けられており、詳細にはタコグラフ（ＤＴＣＯ）のデータメモリ（１３，１４）内に、最後の調整以来初めての変更が行われた、リングメモリ（ＲＮＧ）の仮想マップの位置が記憶される、請求項５から７いずれか１項記載の装置。
【請求項１０】
仮想マップ（ＶＩ）の終端アドレス（ｘｓｔ）から始端アドレス（１ｓｔ）へ延在する書き込み過程のもとで、仮想マップ（ＶＩ）内において少なくとも１つの第１の変更指針（ｐ１）が、終端アドレス（ｘｓｔ）前の最後の調整の後で変更が開始された位置をマーキングし、少なくとも１つの第２の変更指針（ｐ２）は、終端アドレス（ｘｓｔ）後に書き込み過程が継続された位置をマーキングする、請求項９記載の装置。
【請求項１１】
前記変更指針（ｐ１）は指示位置から開始されるリングメモリ（ＲＮＧ）内に最後の調整以降に記憶されたバイト数（ｎ１，ｎ２）に関するさらなる付加的な情報を含んでいる、請求項９または１０記載の装置。
【請求項１２】
論理機能モジュール（ＦＭ）のいくつかは、前記マップ（ＶＩ）に対する書き込みまたは読み出しアクセスを実行し、その際には中央の状態変数（ＣＤＳ）を用いたコーディネートが行われる、請求項１から１１いずれか１項記載の装置。
【請求項１３】
論理機能モジュール（ＦＭ）のいくつかは、前記マップ（ＶＩ）のメモリ領域に対する書き込みアクセスを実行し、その際には前記機能モジュール（ＦＭ）が状態変数（ＣＤＳ）を規則的に問い合わせし、状態変数（ＣＤＳ）がそのつどの問い合わせされる機能モジュール（ＦＭ）に割り当てられている所定の値である場合には所定の書き込み過程が開始される、請求項１から１２いずれか１項記載の装置。
【請求項１４】
前記マップ（ＶＩ）のメモリ領域に対する書き込みアクセスを実行する論理機能モジュール（ＦＭ）が所定の書き込みアクセスの終了後に状態変数（ＣＤＳ）を変更する、請求項１から１３いずれか１項記載の装置。
【請求項１５】
論理機能モジュール（ＦＭ）はマッピング状態モジュール（ＣＤＳＡ）を含んでおり、該マッピング状態モジュール（ＣＤＳＡ）は、状態変数（ＣＤＳ）を規則的に問い合わせし、他の機能モジュールＦＭが事前に値を変更した場合には当該状態変数に新たな値を割り当て、前記マッピング状態モジュールは新たな値を所定の機能モジュールに書き込みアクセス開始のために割り当てる、請求項１から１４いずれか１項記載の装置。
【請求項１６】
前記装置（１）は電圧供給部（Ｕ）を含んでおり、さらに次のように構成されている、すなわち、故障が生じた後ではデータメモリ（１３，１４）への別のあらゆるアクセス前にまずデータメモリ（１３，１４）の識別データをデータメモリ（１３，１４）の仮想マップの識別データと比較するように構成されている、請求項１から１５いずれか１項記載の装置。
【請求項１７】
前記装置は、データメモリ（１３，１４）からの読み出し過程ないしはデータメモリ（１３，１４）への書き込み過程の開始直前に電圧が遮断した場合に、電圧が復旧した後でまずデータメモリ（１３，１４）の識別データをデータメモリ（１３，１４）の仮想マップの識別データと比較し、それに続いて読み出しないしは書き込み過程を開始するように構成されている、請求項１から１６いずれか１項記載の装置。
【請求項１８】
データメモリ（１３，１４）からの読み出し過程の間に電圧が遮断した場合に、機能モジュール（ＦＭ）が目下の状態を電圧復旧時点まで維持し、引き続きデータメモリ（１３，１４）の識別データとデータメモリ（１３，１４）の仮想マップの識別データを比較した後で前記状態から読み出し過程を継続する、請求項１から１７いずれか１項記載の装置。
【請求項１９】
データメモリ（１３，１４）からの読み出し過程ないしはデータメモリ（１３，１４）への書き込み過程の終了直後に電圧が遮断した場合に、電圧が復旧した後でまずデータメモリ（１３，１４）の識別データとデータメモリ（１３，１４）の仮想マップの識別データが比較される、請求項１から１８いずれか１項記載の装置。
【請求項２０】
請求項１から１９いずれか１項記載の装置（１）を作動するための方法。
【国際調査報告】
2009508244.tif 000007
2009508244.tif 000008
2009508244.tif 000009
2009508244.tif 000010