(57)【要約】【課題】仮想接地ノードを適切なレベルに維持すること等ができるサンプル値回路を提供すること。【解決手段】サンプル値アナログ回路はレベル交差検出手段（３０）を含む。レベル交差検出手段はサンプリングスイッチ（ｓ２２ｎ、ｓ２３ｎ、ｓ２２ｐ、ｓ２３ｐ）を制御して、入力信号が所定レベルと交差したことがレベル交差検出手段により検出された際に、出力電圧の正確なサンプルを供給する。レベル交差検出はゼロ交差検出であり得る。任意の同相帰還回路（４００）により、出力同相電圧を略一定に保つことができる。【選択図】図４
2009500922.tif 000002
【特許請求の範囲】
【請求項１】
差動型スイッチトキャパシタ回路であって、
第１入力信号と第２入力信号との差が所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、
複数のキャパシタと、
前記レベル交差検出手段に動作可能に連結したサンプリングスイッチと、
を含み、
前記レベル交差検出信号がレベル交差を示すと前記サンプリングスイッチがオフとなること、
を特徴とする差動型スイッチトキャパシタ回路。
【請求項２】
前記キャパシタに動作可能に連結し、所定の波形を生成する波形生成手段をさらに含むこと、を特徴とする請求項１に記載の差動型スイッチトキャパシタ回路。
【請求項３】
前記レベル交差検出手段がゼロ交差検出手段であること、を特徴とする請求項１に記載の差動型スイッチトキャパシタ回路。
【請求項４】
前記キャパシタに動作可能に連結し、複数の所定の波形を生成する波形生成手段をさらに含むこと、を特徴とする請求項１に記載の差動型スイッチトキャパシタ回路。
【請求項５】
前記波形生成手段が所定の波形を供給して、前記レベル交差検出手段に関連した有限遅延により生じる電圧誤差を補償すること、を特徴とする請求項４に記載の差動型スイッチトキャパシタ回路。
【請求項６】
差動型スイッチトキャパシタ回路であって、
第１入力信号と第２入力信号との差が第１所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、
第１入力信号と第２入力信号との差が第２所定レベルと交差した際に第２レベル交差検出信号を生成する第２レベル交差検出手段と、
複数のキャパシタと、
前記レベル交差検出手段に動作可能に連結したサンプリングスイッチと、
を含み、
第１入力信号と第２入力信号との前記差が前記第２所定レベルと交差したことを第２レベル交差検出信号が示すと、前記サンプリングスイッチがオフとなること、
を特徴とする差動型スイッチトキャパシタ回路。
【請求項７】
前記キャパシタに動作可能に連結し、所定の波形を生成する波形生成手段をさらに含むこと、を特徴とする請求項６に記載の差動型スイッチトキャパシタ回路。
【請求項８】
前記第１レベル交差検出手段及び前記第２レベル交差検出手段がゼロ交差検出手段であること、を特徴とする請求項６に記載の差動型スイッチトキャパシタ回路。
【請求項９】
前記キャパシタに動作可能に連結し、複数の所定の波形を生成する波形生成手段をさらに含むこと、を特徴とする請求項６に記載の差動型スイッチトキャパシタ回路。
【請求項１０】
前記波形生成手段が所定の波形を供給して、前記レベル交差検出手段に関連した有限遅延により生じる電圧誤差を補償すること、を特徴とする請求項９に記載の差動型スイッチトキャパシタ回路。
【請求項１１】
差動型スイッチトキャパシタ回路であって、
第１入力電圧を受け入れる入力端子を備えた第１スイッチトキャパシタンスネットワークと、
第２入力電圧を受け入れる入力端子を備えた第１スイッチトキャパシタンスネットワークと、
出力端子及び入力端子を備えたレベル交差検出手段であって、前記第１入力信号と前記第２入力信号との差が所定レベルと交差した際にレベル交差検出信号を生成する、前記レベル交差検出手段と、
前記レベル交差検出手段に動作可能に連結した第３スイッチトキャパシタンスネットワークと、
を含み、
前記第１入力信号と前記第２入力信号との前記差が前記所定レベルと交差すると、前記第３スイッチトキャパシタンスネットワークがオフとなること、
を特徴とする差動型スイッチトキャパシタ回路。
【請求項１２】
前記キャパシタに動作可能に連結し、所定の波形を生成する波形生成手段をさらに含むこと、を特徴とする請求項１１に記載の差動型スイッチトキャパシタ回路。
【請求項１３】
前記第１レベル交差検出手段及び前記第２レベル交差検出手段がゼロ交差検出手段であること、を特徴とする請求項１１に記載の差動型スイッチトキャパシタ回路。
【請求項１４】
前記キャパシタに動作可能に連結し、複数の所定の波形を生成する波形生成手段をさらに含むこと、を特徴とする請求項１１に記載の差動型スイッチトキャパシタ回路。
【請求項１５】
前記波形生成手段が所定の波形を供給して、前記レベル交差検出手段に関連した有限遅延により生じる電圧誤差を補償すること、を特徴とする請求項１４に記載の差動型スイッチトキャパシタ回路。
【請求項１６】
アナログ信号をサンプリングする方法であって、
（ａ）入力電圧をサンプリングすることと、
（ｂ）第１信号と第２信号との差が所定レベルと交差する時点を決定することと、
（ｃ）前記第１信号と前記第２信号との前記差が前記所定レベルと交差したことが決定された際に、出力電圧のサンプルを供給することと、
を含むことを特徴とする方法。
【請求項１７】
前記所定レベルがゼロ電圧レベルであること、を特徴とする請求項１６に記載の方法。
【請求項１８】
アナログ信号をサンプリングする方法であって、
（ａ）入力電圧をサンプリングすることと、
（ｂ）第１信号と第２信号との差が第１所定レベルと交差する時点を決定することと、
（ｃ）前記第１信号と前記第２信号との差が第２所定レベルと交差する時点を決定することと、
（ｄ）前記第１信号と前記第２信号との前記差が前記第２所定レベルと交差したことが決定された際に、出力電圧のサンプルを供給することと、
を含むことを特徴とする方法。
【請求項１９】
前記第１所定レベルと前記第２所定レベルがゼロ電圧レベルであること、を特徴とする請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にスイッチトキャパシタ回路に関し、より詳細には小型半導体プロセスによって製造した集積回路用のスイッチトキャパシタ回路に関する。
本出願は米国特許法第１１９条（ｅ）に基づき、２００６年６月１６日出願の米国特許出願番号１１／４５４，４３５号、２００５年７月１日出願の米国特許仮出願番号第６０／５９５，４１４号の優先権を主張する。また、本出願は米国特許法第１１９条（ｅ）に基づき、２００５年７月１１日出願の米国特許仮出願番号６０／５９５，４９３号の優先権を主張する。２００６年６月１６日出願の米国特許出願番号第１１／４５４，４３５号、２００５年７月１日出願の米国特許仮出願番号第６０／５９５，４１４号、及び２００５年７月１１日出願の米国特許仮出願番号第６０／５９５，４９３号の内容全てを参照して、本文の記載の一部とする。
【背景技術】
【０００２】
スイッチトキャパシタフィルタ、アナログ−デジタル変換器、デルタ−シグマ変調器等の大抵のサンプル値アナログ回路には、信号を処理するためにオペアンプが必要である。図２に示すスイッチトキャパシタ積分器の例を参照されたい。まずスイッチＳ１１とＳ１３を閉じて、サンプリングキャパシタＣＳ１において入力電圧ｖｉｎをサンプリングする。次にＳ１１とＳ１３を開け、Ｓ１２とＳ１４を閉じる。この操作により、サンプリングキャパシタＣＳ１の電荷が積分キャパシタＣＩ１に移行する。第１積分器１１００の出力電圧ｖｏｕｔは、例えば別のスイッチトキャパシタ積分器のような別のサンプル値回路によってサンプリングされるのが典型的である。図２に示す回路では、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４と第２サンプリングキャパシタＣＳ２からなる回路が、第２スイッチトキャパシタ積分器の一部を構成する。スイッチＳ２１とＳ２３を閉じることによって、第１積分器１０の出力電圧ｖｏｕｔを第２サンプリングキャパシタＣＳ２でサンプリングする。
【０００３】
図３にタイミング図の一例を示す。クロック信号は２つの重複しない位相Φ１とΦ２を有する。スイッチＳ１１、Ｓ１３、Ｓ２１、及びＳ２３には位相Φ１を適用し、スイッチＳ１２、Ｓ１４、Ｓ２２、及びＳ２４には位相Φ２を適用する。このタイミングであれば、回路はフルクロック遅延で非反転離散積分を実行する。積分器の出力ｖｏｕｔにおける波形と仮想接地ノード１００の出力ｖ１における波形を図３に示す。クロック位相の構成を異ならせることで、積分器とは異なる応答が得られる。例えば、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４にΦ１を適用し、スイッチＳ１２、Ｓ１４、Ｓ２１、及びＳ２３にΦ１を適用すると、回路は半クロック遅延で非反転積分を実行する。
【０００４】
入力信号を正確に積分するには、ｖ１を可能な限り接地に近くなるよう駆動しなければならない。これを行うには、オペアンプにより十分な開ループ利得と低ノイズを供給しなければならない。さらに、高速な動作を行うために図２のオペアンプ１０は速く安定する必要がある。
【０００５】
図３では、スイッチＳ１２とＳ１４を閉じることでサンプリングキャパシタＣＳ１がノード１００に切り替わる際に、外乱の後で電圧ｖ１が接地に戻って安定するよう示されている。開ループ利得が高く速く安定時間になることに加え、オペアンプは高いダイナミックレンジに対して大きな出力スイングを供給しなければならない。技術のレベルが上がるにつれて、オペアンプからこのような特徴を達成することはますます難しくなる。オペアンプの設計を難しくする主な要因は、電源電圧とデバイス利得が共に低いことである。
【０００６】
上記のように、図２のノード１００を正確に接地で保持できれば、正確な出力電圧を得ることができる。しかし、サンプル値回路で正確な出力電圧が必要となる時点は、出力電圧を別のサンプリング回路によってサンプリングする瞬間のみである。よって、ノード１００における電圧を常に接地で維持する必要はない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、別のサンプリング回路が出力電圧をサンプリングする瞬間に、仮想接地ノードを適切なレベルに維持するサンプル値回路を供給することが望ましい。さらに、別のサンプリング回路が出力電圧をサンプリングする瞬間に、仮想接地ノードを適切なレベルに維持すると共に、サンプル値回路に対して差分信号経路を供給するサンプル値回路を供給することが望ましい。また、対称的な差分信号処理を行うことによって電源、基板、及び同相ノイズの影響を減少するサンプル値回路を供給することが望ましい。差分信号経路を含むことによって、信号範囲を増大するサンプル値回路を供給することが望ましい。
【課題を解決するための手段】
【０００８】
本発明の一態様は、スイッチトキャパシタ回路である。このスイッチトキャパシタ回路は、入力信号が所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、複数のキャパシタと、レベル交差検出手段に動作可能に連結したサンプリングスイッチとを含む。レベル交差検出信号がレベル交差を示すと、このサンプリングスイッチはオフとなる。
【０００９】
本発明の別の態様は、スイッチトキャパシタ回路である。このスイッチトキャパシタ回路は、入力信号が第１所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、入力信号が第２所定レベルと交差した際に第２レベル交差検出信号を生成する第２レベル交差検出手段と、複数のキャパシタと、第２レベル交差検出手段に動作可能に連結したサンプリングスイッチとを含む。入力信号が第２所定レベルと交差したことを第２レベル交差検出信号が示すと、サンプリングスイッチはオフとなる。
【００１０】
本発明のまた別の態様は、スイッチトキャパシタ回路である。このスイッチトキャパシタ回路は、回路入力電圧を受け入れる入力端子を有する第１スイッチトキャパシタンスネットワークと、出力端子及び入力端子を備えたレベル交差検出手段であって、前記入力端子における信号が所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、前記レベル交差検出手段に動作可能に連結した第２スイッチトキャパシタンスネットワークとを含む。第２スイッチトキャパシタンスネットワークは、第１入力信号と第２入力信号との差が所定レベルと交差するとオフとなる。
【００１１】
本発明の別の態様は、アナログ信号をサンプリングする方法である。この方法は、スイッチトキャパシタンスネットワークを用いて入力電圧をサンプリングすることと、前記スイッチトキャパシタンスネットワークのノード電圧が所定レベルと交差する時点を決定することと、スイッチトキャパシタンスネットワークのノード電圧が所定レベルと交差したことが決定された際に、スイッチトキャパシタンスネットワークの出力電圧のサンプルを供給することとを含む。
【００１２】
本発明の別の態様は、アナログ信号をサンプリングする方法である。この方法は、スイッチトキャパシタンスネットワークを用いて入力電圧をサンプリングすることと、スイッチトキャパシタンスネットワークのノード電圧が第１所定レベルと交差した時点を決定することと、スイッチトキャパシタンスネットワークのノード電圧が第２所定レベルと交差した時点を決定することと、スイッチトキャパシタンスネットワークのノード電圧が第２所定レベルと交差したことが決定されると出力電圧のサンプルを供給することとを含む。
【００１３】
本発明の別の態様は、差動型スイッチトキャパシタ回路である。この差動型スイッチトキャパシタ回路は、第１入力信号と第２入力信号の差が所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、複数のキャパシタと、レベル交差検出手段に動作可能に連結したサンプリングスイッチとを含む。レベル交差検出信号がレベル交差を示すとサンプリングスイッチはオフとなる。
【００１４】
本発明の別の態様は、差動型スイッチトキャパシタ回路である。この差動型スイッチトキャパシタ回路は、第１入力信号と第２入力信号との差が第１所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、第１入力信号と第２入力信号との差が第２所定レベルと交差した際に第２レベル交差検出信号を生成する第２レベル交差検出手段と、複数のキャパシタと、レベル交差検出手段に動作可能に連結したサンプリングスイッチとを含む。第１入力信号と第２入力信号との差が第２所定レベルと交差したことを第２レベル交差検出信号が示すと、サンプリングスイッチはオフとなる。
【００１５】
本発明の別の態様は、差動型スイッチトキャパシタ回路である。この差動型スイッチトキャパシタ回路は、第１入力電圧を受け入れる入力端子を有する第１スイッチトキャパシタンスネットワークと、第２入力電圧を受け入れる入力端子を有する第１スイッチトキャパシタンスネットワークと、出力端子及び入力端子を備えたレベル交差検出手段であって、第１入力信号と第２入力信号との差が所定レベルと交差した際にレベル交差検出信号を生成するレベル交差検出手段と、レベル交差検出手段に動作可能に連結した第３スイッチトキャパシタンスネットワークとを含む。第１入力信号と第２入力信号との差が所定レベルと交差すると、第３キャパシタンスネットワークはオフとなる。
【００１６】
本発明の別の態様は、アナログ信号をサンプリングする方法である。この方法は、入力電圧をサンプリングすることと、第１信号と第２信号との差が所定レベルと交差する時点を決定することと、第１信号と第２信号との差が所定レベルと交差したことが決定されると出力電圧のサンプルを供給することとを含む。
【００１７】
本発明の別の態様は、アナログ信号をサンプリングする方法である。この方法は、入力電圧をサンプリングすることと、第１信号と第２信号との差が第１所定レベルと交差した時点を決定することと、第１信号と第２信号との差が第２所定レベルと交差した時点を決定することと、第１信号と第２信号との差が第２所定レベルと交差したことが決定されると出力電圧のサンプルを供給することとを含む。
【００１８】
本発明は多様な構成要素を用いてそれらの構成要素を様々に配置し、また多様なステップを用いてそれらステップを様々に配して実施することができる。図面は単に好適な実施形態を示すためのものであり、本発明を制限するものとして解釈すべきではない。
【発明を実施するための最良の形態】
【００１９】
好適な実施形態に関連して本発明を説明する。ただし、本発明は本明細書に記載した実施形態に限定されるものではないことを理解されたい。むしろ、添付の特許請求の範囲によって定義される本発明の主旨及び範囲内に含み得る全ての代替案、変更、等価物が、本発明に含まれるものとする。
【００２０】
本発明の全般的な理解を得るため、図面を参照する。図面では、同一又は同等の要素については同じ参照番号を付して示す。なお、本発明を示す各図面は実物大ではなく、本発明の特徴及び概念を適切に示すことができるよう、一部の部位によっては意図的に不均衡に示したものもある。
【００２１】
各図面において、接地の記号はシステムの同相電圧を示す。例えば、２．５Ｖの電源と−２．５Ｖの電源を備えたシステムにおいて、システムの同相電圧は接地レベルであり得る。２．５Ｖの電源を１つ備えるシステムでは、システムの同相電圧は１．２５Ｖであり得る。
【００２２】
上記のように、図２のノード１００を正確に接地レベルで維持すれば、正確な出力電圧を得ることができる。しかしサンプル値回路では、正確な出力電圧が必要となる時点は、別のサンプリング回路が出力電圧をサンプリングする時のみである。よって、ノード１００における電圧を常に接地レベルで維持する必要はない。
【００２３】
図４は本発明の概念による非反転積分手段を示す。より詳細には、半クロック遅延の非反転積分手段の一例を図４に示す。
【００２４】
図４に示すように、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４にはクロック位相Φ１を適用し、スイッチＳ１２、Ｓ１４、及びＳ２１には別の位相Φ２を適用する。ゼロ交差検出手段３０を使用して、ノード１００が接地レベルと交差する時点を検出する。ゼロ交差検出手段３０の出力により、スイッチＳ２３を制御する。ゼロ交差検出手段３０の出力を使用して、出力電圧ｖｏｕｔをサンプリングする時点を決定する。波形生成手段２０は、キャパシタＣＳ１とＣＩ１の電荷が通常動作範囲にあれば、ノード１００における電圧がゼロ交差するというようにして、電圧波形を出力電圧ｖｏｕｔとして生成する。
【００２５】
図５に示すタイミング図では、波形生成手段２０の生成する波形をランプとして示す。ノード１００における電圧ｖ１が時点ｔ１においてゼロ交差すると、ゼロ交差検出手段３０の出力ｖｚｃは低下し、スイッチＳ２３はオフとなる。その瞬間に、ＣＳ２において出力電圧ｖｏｕｔをサンプリングする。
【００２６】
ｖ１が非常にゼロに近いため、ｖ２をサンプリングした際にＣＳ２において正確な出力電圧がサンプリングされる。次のクロックサイクルでも同様の操作を繰り返し、出力電圧を時点ｔ２においてサンプリングする。
【００２７】
なお、キャパシタＣＳ１とＣＩ１における電荷が通常動作範囲外となった時点を決定するというオーバフロー検出機能をゼロ交差検出手段３０に備えることも、任意に行うことができる。これは、Φ２が低くなった際にゼロ交差検出手段３０の出力ｖｚｃを低くする論理回路によって実行することができる。ｖ１がゼロ交差しない場合に、Φ２の立下りでサンプリングする。同時に、論理回路はオーバフローを示すフラグを生成する。
【００２８】
上記実施形態及び以下に記載する各実施形態では、比較手段の代わりにゼロ交差検出手段を使用する。比較手段は２つの任意の入力電圧を比較する設計となっているのが一般的である。比較手段はカスコード増幅器、再生ラッチ、あるいは両者を組み合わせたものとして実行することができる。比較手段を用いて、ゼロ電圧レベル交差又は所定の電圧レベル交差を検出することも可能である。
【００２９】
なお、記載する各実施形態の入力波形は任意なものではなく、決定的且つ反復的なものである。よって記載する各実施形態では、入力信号の相対振幅よりもゼロ電圧レベル又は所定の電圧レベルを越えた瞬間を決定する。かかる決定的入力に対しては、ゼロ交差検出手段がより効率的である。
【００３０】
立上がり入力信号を検出するゼロ交差検出手段の一例を図１に示す。まず、ノード１とノード２はそれぞれ、ＶＤＤと接地レベルに予め帯電している。ゼロ交差回路によってランプ入力電圧ＶＩＮを印加する。入力ノードが閾値と交差した時点で、ノード１を急速に放電し、ノード２をＶＤＤに引き上げる。図１のゼロ交差検出手段は動的回路であるため直流電力を消費しない。よって極めて低い電力で動作を高速に行うことが可能である。立下り信号をゼロ交差により検出するために、ＰＭＯＳ入力トランジスタを備えたコンプリメンタリ回路を利用することができる。
【００３１】
図６に示すように、非反転積分手段は電流源２００である波形生成手段を含む。図６に示すように、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４にはクロック位相Φ１を適用し、スイッチＳ１２、Ｓ１４、及びＳ２１には別の位相Φ２を適用する。ゼロ交差検出手段３０を使用して、ノード１００が接地レベルと交差する時点を検出する。ゼロ交差検出手段３０の出力によりスイッチＳ２３を制御する。ゼロ交差検出手段３０の出力を使用して、出力電圧ｖｏｕｔをサンプリングする。
【００３２】
電流源２００がキャパシタＣＳ２と、直列接続したＣＳ１及びＣＩ１とを充電すると、ランプが生成される。Φ２の始まりでは出力をしばらく既知の電圧ＶＮＥＧに短絡するが、この電圧値については、信号が通常動作範囲にある場合にノード１００における電圧ｖ１がゼロ交差することを保証するように選択する。
【００３３】
図７に示すように、非反転積分手段は波形生成手段２０を含む。好適には、この波形生成手段２０は出力電圧の変化率の異なる複数のセグメントを波形中に生成する。第１セグメントは最も高い変化率を有するように調整し、あとのセグメントにいくにつれて変化率を徐々に低くするように調整する。ゼロ交差検出手段３０がゼロ交差を検出すると、波形は次のセグメントに進む。波形の最終セグメントにおいてゼロ交差を検出するまで、ゼロ交差検出手段３０の出力信号ｖｚｃ２は高いままである。
【００３４】
タイミング図の１つのクロックサイクルを図８に示す。Φ２の始まりでは、波形生成手段２０は上昇ランプを生成する。電圧ｖ１は時点ｔ１でゼロ交差するように示されている。ゼロ交差検出手段３０の１つの出力ｖｚｃ１の状態は、有限遅延ｔｄ１の後に変化する。
【００３５】
遅延ｔｄ１は典型的なゼロ交差検出手段３０の有限遅延を示す。このように状態が変化すると、波形は次のセグメントに進む。
【００３６】
ゼロ交差検出手段３０の遅延ｔｄ１のために、電圧ｖ１は接地レベルをわずかに超えることになる。波形生成手段の第２セグメントは、時点ｔ２においてもう一度ゼロ交差させる下降ランプである。第２遅延ｔｄ２の後でゼロ交差検出手段３０の出力ｖｚｃ２が低くなるとスイッチＳ２３がオフとなり、出力電圧ｖｏｕｔのサンプリングが休止する。
【００３７】
２番目のゼロ交差の遅延ｔｄ２は、最初のゼロ交差に関連した遅延ｔｄ１と必ずしも同じではない。遅延ｔｄ２により、サンプリングした出力電圧をわずかに超過することとなる。超過の影響は、電荷のサンプリングにおける一定のオフセットであると示すことができる。大抵のサンプル値回路ではこのような一定のオフセットがあっても、ほとんど問題にはならない。
【００３８】
ゼロ交差検出手段３０は、波形のセグメントが進行するにつれてゼロ交差の検出精度を高めていくようにするのが好ましい。最初の検出は大まかな検出でよく、非常に正確である必要はない。このように精度を低くすれば検出を高速に行うことができる。所与のサイクルにおける最後のゼロ交差検出により、出力電圧の精度が決まる。このため、最後のゼロ交差検出は最も正確でなければならない。
【００３９】
ゼロ交差検出が進行する中、精度、速度、及び消費電力と最適な全体的性能との間で優先度を適切に変えることができる。例えば、最初の検出はより精度を低くして粗く行うが、より高速（遅延が短い）で低消費電力である。最後の検出は精度を高くして緩徐に行うため、高消費電力又は低速（遅延がより長い）である。
【００４０】
２つの電流源（２１０、２２０）からなる２セグメント波形生成手段の一例を図９に示す。図９に示すように、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４にはクロック位相Φ１を適用し、スイッチＳ１２、Ｓ１４、及びＳ２１には別の位相Φ２を適用する。ゼロ交差検出手段３０を使用して、ノード１００が接地レベルと交差する時点を検出する。ゼロ交差検出手段３０の出力によりスイッチＳ２３を制御する。ゼロ交差検出手段３０の出力を使用して、出力電圧ｖｏｕｔをサンプリングする時点を決定する。
【００４１】
電流源２１０と２２０がキャパシタＣＳ２と、直列接続したＣＳ１及びＣＩ１とを充電すると、ランプ波形の２つのセグメントが生成される。Φ２の始まりには、既知の電圧ＶＮＥＧに出力をしばらく短絡する。この電圧値は、信号が通常動作範囲にある場合に電圧ｖ１がゼロ交差することを保証するように選択する。第１セグメントの間は電流源２１０から出力に向かうが、第２セグメントの間は電流源２２０を出力に誘導する。これにより２つの異なるランプ傾斜が生じる。
【００４２】
図１０に示すように、非反転積分手段は複数の閾値を有するレベル交差検出手段３００を含む。図１０に示すように、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４にはクロック位相Φ１を適用し、スイッチＳ１２、Ｓ１４、及びＳ２１には別の位相Φ２を適用する。レベル交差検出手段３００を使用して、ノード１００が以下に記載する複数の所定のレベルのうちの１つと交差する時点を検出する。レベル交差検出手段３００の出力により、スイッチＳ２３を制御する。レベル交差検出手段３００の出力を用いて、出力電圧ｖｏｕｔをサンプリングする時点を決定する。
【００４３】
閾値は所定の電圧レベルである。レベル交差検出手段３００の閾値を調整して、超過量を最小化することもできる。
【００４４】
例えば最初の検出に対する閾値は、第１セグメントにおける予期超過量より極少量マイナスとなるようにする。こうすると第２セグメントにおける下降時間が最小になる。また第２セグメントに対する閾値は、超過量の影響を相殺するべく第２セグメントにおける超過量分プラスとなるようにする。代替的に、第１セグメントに対する閾値を第１セグメントにおける予期超過量よりマイナスとなるようにする。こうした場合、図１１に示すように第２セグメントを下降ランプではなく上昇ランプとすることができる。
【００４５】
最終セグメントにおいて最も正確に検出することが有利である。最終セグメントにおける検出については、他のセグメントにおける検出よりその精度を高めて行うものとする。これは、最終セグメントにおける遅延をより長くしたり、最終セグメントにおける電力消費をより多くすることにより達成することができる。
【００４６】
図１２に示すように、非反転積分手段は２つのゼロ交差検出手段であるゼロ交差検出手段１（３１０）とゼロ交差検出手段２（３２０）を有するレベル交差検出手段を含む。図１２に示すように、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４にはクロック位相Φ１を適用し、スイッチＳ１２、Ｓ１４、及びＳ２１には別の位相Φ２を適用する。ゼロ交差検出手段１（３１０)とゼロ交差検出手段２（３２０）を用いて、ノード１００が以下に記載する複数の所定レベルのうちの１つと交差する時点を検出する。ゼロ交差検出手段２（３２０）の出力によりスイッチＳ２３を制御する。ゼロ交差検出手段２（３２０）の出力を用いて、出力電ｖｏｕｔをサンプリングする時点を決定する。
【００４７】
ゼロ交差検出手段１（３１０）とゼロ交差検出手段２（３２０）の閾値は、超過量を最小とするよう選択する。例えば、ゼロ交差検出手段１（３１０）の閾値は、第１セグメントにおける予期超過量より極少量マイナスとなるように選択する。こうすると第２セグメントにおけるランプ下降時間が最小となる。またゼロ交差検出手段２（３２０）については、超過量の影響を相殺するべく第２セグメントにおける超過量分プラスとなるよう選択する。代替的に、ゼロ交差検出手段１（３１０）の閾値を、第１セグメントにおける予期超過量よりもマイナスとなるよう選択してもよい。この場合には、ゼロ交差検出手段２（３２０）のランプは下降ランプではなく上昇ランプとなる。
【００４８】
換言すれば、ゼロ交差検出手段１（３１０）の検出は大まかに行い、ゼロ交差検出手段２（３２０）の検出は詳細に行う。このため、ゼロ交差検出手段２（３２０）については、より精度の高いものとするのが好ましい。
【００４９】
図１３に示すように、非反転積分手段は２つのゼロ交差検出手段であるゼロ交差検出手段１（３１０）とゼロ交差検出手段２（３２０）を有するレベル交差検出手段を含む。図１３に示すように、スイッチＳ１１、Ｓ１３、Ｓ２２、及びＳ２４にはクロック位相Φ１を適用し、スイッチＳ１２、Ｓ１４、及びＳ２１には別の位相Φ２を適用する。ゼロ交差検出手段１（３１０）とゼロ交差検出手段２（３２０）を用いて、ノード１００が以下に記載する複数の所定レベルのうちの１つと交差する時点を検出する。ゼロ交差検出手段２（３２０）の出力により、スイッチＳ２３を制御する。ゼロ交差検出手段２（３２０）の出力を用いて、出力電圧ｖｏｕｔをサンプリングする時点を決定する。
【００５０】
ゼロ交差検出手段１（３１０）とゼロ交差検出手段２（３２０）の両検出手段の閾値は名目上ゼロである。検出閾値は、ゼロ交差検出手段１（３１０）とゼロ交差検出手段２（３２０）の入力にそれぞれ印加する電圧Ｖｔｒ１とＶｔｒ２によって決まる。ゼロ検出手段１（３１０）は大まかに検出を行い、ゼロ交差検出手段２（３２０）は詳細に検出を行う。よって、ゼロ交差検出手段２（３２０）については精度のより高いものとするのが有利である。
【００５１】
なお、上記実施形態は自己タイミング型システムとして動作することができる。この構成では、定周波数クロック位相Φ１とΦ２を適用するのではなく、ゼロ交差検出手段１（３１０）とゼロ交差検出手段２（３２０）の出力からクロック位相を導き出す。図１４は自己タイミング型の動作を示す。
【００５２】
図１４に示すように、位相Φ２の終了は最終セグメントにおける検出の出力により定義する。クロック位相Φ１の始まりは、Φ２の終了後に、例えば論理遅延等の短遅延をおいて定義する。一般に、クロック位相同士が重なり合わないことを保証するために短遅延が必要である。クロック位相Φ１の終了は、同様に前段階又は後段階のゼロ交差検出により決まる。
【００５３】
なお上記の各実施形態は、パイプライン型アナログ−デジタル変換器、アルゴリズム型アナログ−デジタル変換器、スイッチトキャパシタ増幅器、デルタ−シグマ変調器、自己タイミング式アルゴリズム型アナログ−デジタル変換器等で使用することができる。
【００５４】
また、上記各実施形態はシングルエンド式の信号経路を有するため、差分信号経路を供給することが望ましい。以下に記載する各実施形態では、差分信号経路を供給する。
【００５５】
図１５は、半クロック遅延を示す非反転積分手段の別の例を示す。図１５では、本経路と補助経路の２つの信号経路が存在する。本信号経路はキャパシタ（ＣＳ１ｐ、ＣＩ１ｐ、ＣＳ２ｐ）とスイッチ（Ｓ１１ｐ、Ｓ１２ｐ、Ｓ１３ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ２２ｐ、Ｓ２３ｐ、Ｓ２４ｐ）を含む。補助信号経路はキャパシタ（ＣＳ１ｎ、ＣＩ１ｎ、ＣＳ２ｎ）とスイッチ（Ｓ１１ｎ、Ｓ１２ｎ、Ｓ１３ｎ、Ｓ１４ｎ、Ｓ２１ｎ、Ｓ２２ｎ、Ｓ２３ｎ、Ｓ２４ｎ）を含む。スイッチＳ１１ｐ、Ｓ１３ｐ、Ｓ２２ｐ、Ｓ２４ｐ、Ｓ１１ｎ、Ｓ１３ｎ、Ｓ２２ｎ、及びＳ２４ｎにはクロック位相Φ1を適用し、Ｓ１２ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ１２ｎ、Ｓ１４ｎ、及びＳ２１ｎには別のクロック位相Φ２を適用する。ゼロ交差検出手段３００を用いて、ノード１１０の電圧とノード１２０の電圧が互いに交差する時点を検出する。ゼロ交差検出手段３００の出力により、サンプリングスイッチＳ２３ｐとＳ２３nを制御する。ゼロ交差検出手段３００の出力を用いて、出力電圧ｖｏｕｔｐとｖｏｕｔｎをサンプリングする時点を決定する。
【００５６】
波形生成手段２０は、キャパシタＣＳ１ｐ、ＣＩ１ｐ、ＣＳ１ｎ、ＣＩ１ｎにおける電荷が通常動作範囲にある場合にノード１１０の電圧とノード１２０の電圧の差（ｖ１ｐ−ｖ１ｎ）がゼロ交差するように、出力ノード（１３０、１４０）における差分電圧波形を生成する。図１６に示すタイミング図では、波形生成手段２０の生成するｖｏｕｔｐとｖｏｕｔｎに対する波形はそれぞれ、上昇ランプと下降ランプとして示されている。
【００５７】
波形生成手段２０は任意に、同相出力電圧（ｖ１ｐ＋ｖ１ｎ）／２を略一定に保つ同相帰還回路を含む。（ｖ１ｐ−ｖ１ｎ）が時点ｔ１においてゼロ交差すると、ゼロ交差検出手段３００の出力ｖｚｃは低くなり、スイッチＳ２３ｐとＳ２３ｎがオフとなる。その瞬間にＣＳ２ｐとＣＳ２ｎでそれぞれ出力電圧ｖｏｕｔｐとｖｏｕｔｎをサンプリングする。（ｖ１ｐ−ｖ１ｎ）がゼロに非常に近いため、ｖｏｕｔｐとｖｏｕｔｎをサンプリングした際にはＣＳ２ｐとＣＳ２ｐにおいて正確な出力電圧がサンプリングされる。次のクロックサイクルに対してもこの操作を繰り返し、時点ｔ２において出力電圧をサンプリングする。
【００５８】
ゼロ交差検出手段３００は任意に、キャパシタＣＳ１ｐ、ＣＩ１ｐ、ＣＳ１ｎ、ＣＩ１ｎにおける電荷が通常動作範囲外にあることを決定するオーバフロー検出機能を有する。これは、Φ２が低くなった場合にゼロ交差検出手段３００の出力ｖｚｃを低くする論理回路により実行できる。
【００５９】
ｖ１がゼロ交差しない場合には、Φ２の立下りエッジにおいてサンプリングを行う。同時に、論理回路はオーバフローを示すフラグを生成する。
【００６０】
図１７は、半クロック遅延を示す非反転積分手段の別の例を示す。図１７では、本経路と補助経路の２つの信号経路が存在する。本信号経路はキャパシタ（ＣＳ１ｐ、ＣＩ１ｐ、ＣＳ２ｐ）とスイッチ（Ｓ１１ｐ、Ｓ１２ｐ、Ｓ１３ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ２２ｐ、Ｓ２３ｐ、Ｓ２４ｐ）を含む。補助信号経路はキャパシタ（ＣＳ１ｎ、ＣＩ１ｎ、ＣＳ２ｎ）とスイッチ（Ｓ１１ｎ、Ｓ１２ｎ、Ｓ１３ｎ、Ｓ１４ｎ、Ｓ２１ｎ、Ｓ２２ｎ、Ｓ２３ｎ、Ｓ２４ｎ）を含む。スイッチＳ１１ｐ、Ｓ１３ｐ、Ｓ２２ｐ、Ｓ２４ｐ、Ｓ１１ｎ、Ｓ１３ｎ、Ｓ２２ｎ、及びＳ２４ｎにはクロック位相Φ1を適用し、Ｓ１２ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ１２ｎ、Ｓ１４ｎ、及びＳ２１ｎには別のクロック位相Φ２を適用する。ゼロ交差検出手段３００を用いて、ノード１１０の電圧とノード１２０の電圧が互いに交差する時点を検出する。ゼロ交差検出手段３００の出力により、サンプリングスイッチＳ２３ｐとＳ２３ｎを制御する。ゼロ交差検出手段３００の出力を用いて、出力電圧ｖｏｕｔｐとｖｏｕｔｎをサンプリングする時点を決定する。
【００６１】
波形生成手段２０は、キャパシタＣＳ１ｐ、ＣＩ１ｐ、ＣＳ１ｎ、ＣＩ１ｎにおける電荷が通常動作範囲にある場合にノード１１０の電圧とノード１２０の電圧の差（ｖ１ｐ−ｖ１ｎ）がゼロ交差するように、出力ノード（１３０、１４０）における差分電圧波形を生成する。
【００６２】
図１７に示すように、波形生成手段は１対の電流源（２１０、２２０）を含み得る。電流源２２０がキャパシタＣＳ２ｐと、直列接続したキャパシタＣＳ１ｐとＣＩ１ｐとを充電すると、上昇ランプが生成される。電流源２１０がキャパシタＣＳ２ｎと、直列接続したキャパシタＣＳ１ｎとＣＩ１ｎを充電すると、下降ランプが生成される。名目上、電流２１０と２２０は大きさが等しく、符号は逆である。Φ２の始まりでは、出力ｖｏｕｔｐとｖｏｕｔｎをそれぞれ既知の電圧ＶＮＥＧとＶＰＯＳにしばらく短絡する。これら電圧の値は、信号が通常動作範囲にある場合に電圧（ｖ１ｐ−ｖ１ｎ）がゼロ交差することを保証するように選択する。
【００６３】
図１８は、半クロック遅延を示す非反転積分手段の別の例を示す。図１８では、本経路と補助経路の２つの信号経路が存在する。本信号経路はキャパシタ（ＣＳ１ｐ、ＣＩ１ｐ、ＣＳ２ｐ）とスイッチ（Ｓ１１ｐ、Ｓ１２ｐ、Ｓ１３ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ２２ｐ、Ｓ２３ｐ、Ｓ２４ｐ）を含む。補助信号経路はキャパシタ（ＣＳ１ｎ、ＣＩ１ｎ、ＣＳ２ｎ）とスイッチ（Ｓ１１ｎ、Ｓ１２ｎ、Ｓ１３ｎ、Ｓ１４ｎ、Ｓ２１ｎ、Ｓ２２ｎ、Ｓ２３ｎ、Ｓ２４ｎ）を含む。スイッチＳ１１ｐ、Ｓ１３ｐ、Ｓ２２ｐ、Ｓ２４ｐ、Ｓ１１ｎ、Ｓ１３ｎ、Ｓ２２ｎ、及びＳ２４ｎにはクロック位相Φ1を適用し、Ｓ１２ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ１２ｎ、Ｓ１４ｎ、及びＳ２１ｎには別のクロック位相Φ２を適用する。ゼロ交差検出手段３００を用いて、ノード１１０の電圧とノード１２０の電圧が互いに交差する時点を検出する。ゼロ交差検出手段３００の出力により、サンプリングスイッチＳ２３ｐとＳ２３nを制御する。ゼロ交差検出手段３００の出力を用いて、出力電圧ｖｏｕｔｐとｖｏｕｔｎをサンプリングする時点を決定する。
【００６４】
波形生成手段２０は、キャパシタＣＳ１ｐ、ＣＩ１ｐ、ＣＳ１ｎ、ＣＩ１ｎにおける電荷が通常動作範囲にある場合にノード１１０の電圧とノード１２０の電圧の差（ｖ１ｐ−ｖ１ｎ）がゼロ交差するように、出力ノード（１３０、１４０）における差分電圧波形を生成する。
【００６５】
図１８では、波形生成手段２０は出力電圧の変化率を変えて波形に複数のセグメントを生成し得る。最適な動作に対しては、第１セグメントの変化率が最も高くなるように調整し、あとのセグメントにいくにしたがって変化率が低くなるよう調整する。波形生成手段２０は任意に、同相出力電圧（ｖ１ｐ＋ｖ１ｎ）／２を略一定に保つために同相帰還回路を含み得る。ゼロ交差検出手段３００がゼロ交差を検出すると、波形の次のセグメントに進行する。ゼロ交差検出手段３００の出力信号ｖｚｃ２は、波形の最終セグメントにおいてゼロ交差が検出されるまで高いままである。
【００６６】
図１８の複数セグメント回路に対するタイミング図の１つのクロックサイクルを図１９に示す。Φ２の始まりにおいて、波形生成手段２０はｖｏｕｔｐに対しては上昇ランプを、そしてｖｏｕｔｎに対しては下降ランプを生成する。電圧（ｖ１ｐ−ｖ１ｎ）は時点ｔ１においてゼロ交差するように示されている。ゼロ交差検出手段３００の出力ｖｚｃ１の状態は、有限遅延ｔｄ１の後に変化する。遅延ｔｄ１は、ゼロ交差検出手段３００に関連した有限遅延を示す。状態がこのように変化すると、波形の次のセグメントに進行する。
【００６７】
ゼロ交差検出手段３００のｔｄ１により、電圧（ｖ１ｐ−ｖ１ｎ）はゼロをわずかに超過する。波形生成手段２０の第２セグメントは、時点ｔ２においてもう一度ゼロ交差するように、ｖｏｕｔｐに対しては下降ランプ、そしてｖｏｕｔｎに対しては上昇ランプとなる。第２の遅延ｔｄ２の後、ゼロ交差検出手段３００の出力ｖｚｃ２は低くなり、これによりスイッチＳ２３がオフとなると共に、出力電圧ｖｏｕｔｐとｖｏｕｔｎのサンプリングが休止する。
【００６８】
２番目のゼロ交差の遅延ｔｄ２は最初のゼロ交差に関連する遅延ｔｄ１と同じでない場合もある。遅延ｔｄ２があるために、サンプリングされた出力電圧をわずかに超過することとなる。超過の影響は、電荷のサンプリングにおける一定のオフセットであると示すことができる。大抵のサンプル値回路ではこのような一定のオフセットがあっても、ほとんど問題にはならない。
【００６９】
ゼロ交差検出手段３００は、波形のセグメントが進行するにつれてゼロ交差の検出精度を高めていくことが好ましい。最初の検出は大まかに行い、非常に正確に行う必要はない。そのため、精度を低くして高速に検出を行うことができる。所与のサイクルにおける最終のゼロ交差検出で、出力電圧の精度が決まる。このため、最終のゼロ交差検出は最も正確でなければなない。
【００７０】
ゼロ交差検出が進行する中、精度、速度、及び消費電力と最適な全体的性能との間で優先度を適切に変えることができる。例えば、最初の検出はより精度を低くして粗く行うが、より高速（遅延が短い）で低消費電力である。最後の検出は精度を高めて緩徐に行うため、高電力消費又は低速（遅延がより長い）である。
【００７１】
図２０は、半クロック遅延を示す非反転積分手段の別の例を示す。図２０では、本経路と補助経路の２つの信号経路が存在する。本信号経路はキャパシタ（ＣＳ１ｐ、ＣＩ１ｐ、ＣＳ２ｐ）とスイッチ（Ｓ１１ｐ、Ｓ１２ｐ、Ｓ１３ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ２２ｐ、Ｓ２３ｐ、Ｓ２４ｐ）を含む。補助信号経路はキャパシタ（ＣＳ１ｎ、ＣＩ１ｎ、ＣＳ２ｎ）とスイッチ（Ｓ１１ｎ、Ｓ１２ｎ、Ｓ１３ｎ、Ｓ１４ｎ、Ｓ２１ｎ、Ｓ２２ｎ、Ｓ２３ｎ、Ｓ２４ｎ）を含む。スイッチＳ１１ｐ、Ｓ１３ｐ、Ｓ２２ｐ、Ｓ２４ｐ、Ｓ１１ｎ、Ｓ１３ｎ、Ｓ２２ｎ、及びＳ２４ｎにはクロック位相Φ1を適用し、Ｓ１２ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ１２ｎ、Ｓ１４ｎ、及びＳ２１ｎには別のクロック位相Φ２を適用する。ゼロ交差検出手段３００を用いて、ノード１１０の電圧とノード１２０の電圧が互いに交差する時点を検出する。ゼロ交差検出手段３００の出力により、サンプリングスイッチＳ２３ｐとＳ２３nを制御する。ゼロ交差検出手段３００の出力を用いて、出力電圧ｖｏｕｔｐとｖｏｕｔｎをサンプリングする時点を決定する。
【００７２】
波形生成手段２０は、キャパシタＣＳ１ｐ、ＣＩ１ｐ、ＣＳ１ｎ、ＣＩ１ｎにおける電荷が通常動作範囲内にある場合にノード１１０の電圧とノード１２０の電圧の差（ｖ１ｐ−ｖ１ｎ）がゼロ交差するように、出力ノード（１３０、１４０）における差分電圧波形を生成する。
【００７３】
図２０において、波形生成手段は複数の電流源を含み得る。電流源２１０と２２０がキャパシタを充電すると、本経路の出力ｖｏｕｔｐにおいてランプ波形の２つのセグメントが生成される。電流源２３０と２４０がキャパシタを充電すると、補助経路の出力ｖｏｕｔｎにおいてランプ波形の２つのセグメントが生成される。
【００７４】
Φ２の始まりでは、出力ｖｏｕｔｐとｖｏｕｔｎをそれぞれ既知の電圧ＶＮＥＧとＶＰＯＳにしばらく短絡する。これら既知の電圧値は、信号が通常動作範囲にある場合に電圧（ｖ１ｐ−ｖ１ｎ）がゼロ交差することを保証するように選択する。
【００７５】
第１セグメントの間、出力ｖｏｕｔｐとｖｏｕｔｎにはそれぞれ電流源２１０と２３０が接続し、一方第２セグメントの間は、出力ｖｏｕｔｐとｖｏｕｔｎにはそれぞれ電流源２２０と２４０が接続するため、２つの異なるランプ傾斜が生じる。これは、スイッチＳ１６ｐ、Ｓ１７ｐ、Ｓ１６ｎ、及びＳ１７ｎの投入をゼロ交差検出手段３００が適切に制御することによって達成される。
【００７６】
図２１は、半クロック遅延を示す非反転積分手段の別の例を示す。図２１では、本経路と補助経路の２つの信号経路が存在する。本信号経路はキャパシタ（ＣＳ１ｐ、ＣＩ１ｐ、ＣＳ２ｐ）とスイッチ（Ｓ１１ｐ、Ｓ１２ｐ、Ｓ１３ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ２２ｐ、Ｓ２３ｐ、Ｓ２４ｐ）を含む。補助信号経路はキャパシタ（ＣＳ１ｎ、ＣＩ１ｎ、ＣＳ２ｎ）とスイッチ（Ｓ１１ｎ、Ｓ１２ｎ、Ｓ１３ｎ、Ｓ１４ｎ、Ｓ２１ｎ、Ｓ２２ｎ、Ｓ２３ｎ、Ｓ２４ｎ）を含む。スイッチＳ１１ｐ、Ｓ１３ｐ、Ｓ２２ｐ、Ｓ２４ｐ、Ｓ１１ｎ、Ｓ１３ｎ、Ｓ２２ｎ、及びＳ２４ｎにはクロック位相Φ1を適用し、Ｓ１２ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ１２ｎ、Ｓ１４ｎ、及びＳ２１ｎには別のクロック位相Φ２を適用する。ゼロ交差検出手段３００を用いて、ノード１１０の電圧とノード１２０の電圧が互いに交差する時点を検出する。ゼロ交差検出手段３００の出力により、サンプリングスイッチＳ２３ｐとＳ２３ｎを制御する。ゼロ交差検出手段３００の出力を用いて、出力電圧ｖｏｕｔｐとｖｏｕｔｎをサンプリングする時点を決定する。
【００７７】
図２１は、同相帰還回路４００をさらに示す。同相帰還回路は従来の完全微分型オペアンプのものと類似する。同相増幅手段４００は、出力同相電圧（ｖｏｕｔｐ＋ｖｏｕｔｎ）／２と所望の出力同相電圧との差を増幅する。同相増幅手段４００の出力は電流源２１０と２２０を制御する負帰還を供給して、出力同相電圧を一定に保つ。
【００７８】
代替的に、同相増幅手段４００の出力が電流源２３０と２４０を制御するようにしてもよい。全てのセグメントにおいて又はいずれかのセグメントにおいて同相帰還を行うことができる。電流源２２０を一定に保ち電流源２４０に調和させながら、第１セグメントのみにおいて同相帰還を行うようにすることが好ましい。
【００７９】
図２２は、半クロック遅延を示す非反転積分手段の別の例を示す。図２２では、本経路と補助経路の２つの信号経路が存在する。本信号経路はキャパシタ（ＣＳ１ｐ、ＣＩ１ｐ、ＣＳ２ｐ）とスイッチ（Ｓ１１ｐ、Ｓ１２ｐ、Ｓ１３ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ２２ｐ、Ｓ２３ｐ、Ｓ２４ｐ）を含む。補助信号経路はキャパシタ（ＣＳ１ｎ、ＣＩ１ｎ、ＣＳ２ｎ）とスイッチ（Ｓ１１ｎ、Ｓ１２ｎ、Ｓ１３ｎ、Ｓ１４ｎ、Ｓ２１ｎ、Ｓ２２ｎ、Ｓ２３ｎ、Ｓ２４ｎ）を含む。スイッチＳ１１ｐ、Ｓ１３ｐ、Ｓ２２ｐ、Ｓ２４ｐ、Ｓ１１ｎ、Ｓ１３ｎ、Ｓ２２ｎ、及びＳ２４ｎにはクロック位相Φ1を適用し、Ｓ１２ｐ、Ｓ１４ｐ、Ｓ２１ｐ、Ｓ１２ｎ、Ｓ１４ｎ、及びＳ２１ｎには別のクロック位相Φ２を適用する。ゼロ交差検出手段３００を用いて、ノード１１０の電圧とノード１２０の電圧が互いに交差する時点を検出する。ゼロ交差検出手段３００の出力により、サンプリングスイッチＳ２３ｐとＳ２３ｎを制御する。ゼロ交差検出手段３００の出力を用いて、出力電圧ｖｏｕｔｐとｖｏｕｔｎをサンプリングする時点を決定する。
【００８０】
図２２では、キャパシタＣＣＭｐとＣＣＭｎは同相増幅手段１０の入力においてｖｏｕｔｐとｖｏｕｔｎの同相電圧ｖｏｃを生成する。ＭＯＳトランジスタＭ１とＭ２はそれぞれＩ１ｐとＩ２ｐを生じる電流源として機能する。同相増幅手段１０の出力はトランジスタＭ１とＭ２のゲートを制御する。その結果負帰還が生じ、同相出力電圧ｖｏｃは所望の同相電圧となる。
【００８１】
代替的に、同相増幅手段１０の出力により、それぞれ電流Ｉ１ｎとＩ２ｎを生成する電流源を制御するようにしてもよい。すべてのセグメントにおいて又はいずれかのセグメントにおいて同相帰還を行うようにすることができる。電流Ｉ２ｐを一定に保ち電流Ｉ２ｎに調和させながら、第１セグメントのみにおいて同相負帰還を行うようにすることが好ましい。
【００８２】
本発明の種々の例と実施形態を示して本発明を説明したが、当業者であれば、本発明の主旨及び範囲は、ここで示した特定の記載や図面に限定されることなく、多様な変形、変更等にも及ぶことを理解できよう。
【図面の簡単な説明】
【００８３】
【図１】ゼロ交差検出手段を示す図である。
【図２】スイッチトキャパシタ積分手段を示す図である。
【図３】図２のスイッチトキャパシタ積分手段のタイミング図である。
【図４】本発明の概念による非反転積分手段を示す図である。
【図５】図４の非反転積分手段のタイミング図である。
【図６】本発明の概念による、電流源である波形生成手段を備えた非反転積分手段を示す図である。
【図７】本発明の概念による別の非反転積分手段を示す図である。
【図８】図７の非反転積分手段のタイミング図である。
【図９】本発明の概念による別の非反転積分手段を示す図である。
【図１０】本発明の概念による別の非反転積分手段を示す図である。
【図１１】図１０の非反転積分手段のタイミング図である。
【図１２】本発明の概念による別の非反転積分手段を示す図である。
【図１３】本発明の概念による別の非反転積分手段を示す図である。
【図１４】図１３の非反転積分手段のタイミング図である。
【図１５】本発明の概念による差分信号経路を備えた非反転積分手段を示す図である。
【図１６】図１５の非反転積分手段のタイミング図である。
【図１７】本発明の概念による差分信号経路を備えた別の非反転積分手段を示す図である。
【図１８】本発明の概念による差分信号経路を備えた別の非反転積分手段を示す図である。
【図１９】図１８の非反転積分手段のタイミング図である。
【図２０】本発明の概念による差分信号経路を備えた別の非反転積分手段を示す図である。
【図２１】本発明の概念による差分信号経路を備えた別の非反転積分手段を示す図である。
【図２２】図２１の非反転積分手段のタイミング図である。
【符号の説明】
【００８４】
２０  波形生成手段
３０  ゼロ交差検出手段
１００、１１０、１２０  ノード
２１０、２２０  電流源
３００  レベル交差検出手段
４００  同相増幅手段
【図１】
2009500922.tif 000003
【図２】
2009500922.tif 000004
【図３】
2009500922.tif 000005
【図４】
2009500922.tif 000006
【図５】
2009500922.tif 000007
【図６】
2009500922.tif 000008
【図７】
2009500922.tif 000009
【図８】
2009500922.tif 000010
【図９】
2009500922.tif 000011
【図１０】
2009500922.tif 000012
【図１１】
2009500922.tif 000013
【図１２】
2009500922.tif 000014
【図１３】
2009500922.tif 000015
【図１４】
2009500922.tif 000016
【図１５】
2009500922.tif 000017
【図１６】
2009500922.tif 000018
【図１７】
2009500922.tif 000019
【図１８】
2009500922.tif 000020
【図１９】
2009500922.tif 000021
【図２０】
2009500922.tif 000022
【図２１】
2009500922.tif 000023
【図２２】
2009500922.tif 000024
【国際調査報告】
2009500922.tif 000025
2009500922.tif 000026