(57)【要約】  基板と、基板の上面及び下面のそれぞれに形成された第１及び第２の急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）構造体と、を備える急激な金属−絶縁体転移素子である。保護されるべき電気電子システムに並列連結され、少なくとも２個の急激な金属−絶縁体転移素子が直列連結された急激な金属−絶縁体転移素子列を備える高電圧ノイズ除去回路である。
2009503841.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上面及び下面のそれぞれに形成された第１及び第２の急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ  Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）構造体と、
を備え、
前記急激なＭＩＴ構造体は、
所定の限界電圧未満では、絶縁体の性質を表し、
前記限界電圧以上では、金属の性質を表すことを特徴とする急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ  Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子。
【請求項２】
前記第１及び第２の急激な金属−絶縁体転移構造体のそれぞれは、
急激な金属−絶縁体転移薄膜と、
前記急激な金属−絶縁体転移薄膜にコンタクトする少なくとも２個の電極薄膜と、
を備えることを特徴とする請求項１に記載の急激な金属−絶縁体転移素子。
【請求項３】
前記急激な金属−絶縁体転移薄膜は、酸素、炭素、半導体元素（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、遷移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、及び、低濃度の正孔が添加された酸化物半導体及び絶縁体のうちから少なくとも一つを含むことを特徴とする請求項２に記載の急激な金属−絶縁体転移素子。
【請求項４】
前記急激な金属−絶縁体転移薄膜は、ｎ型半導体及び絶縁体を含むことを特徴とする請求項２に記載の急激な金属−絶縁体転移素子。
【請求項５】
前記電極薄膜は、Ｗ、Ｍｏ、Ｗ／Ａｕ、Ｍｏ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｗ、Ｔｉ／Ａｌ／Ｎ、Ｎｉ／Ｃｒ、Ａｌ／Ａｕ、Ｐｔ、Ｃｒ／Ｍｏ／Ａｕ、ＹＢａ２Ｃｕ３Ｏ７−ｄ、Ｎｉ／Ａｕ、Ｎｉ／Ｍｏ、Ｎｉ／Ｍｏ／Ａｕ、Ｎｉ／Ｍｏ／Ａｇ、Ｎｉ／Ｍｏ／Ａｌ、Ｎｉ／Ｗ、Ｎｉ／Ｗ／Ａｕ、Ｎｉ／Ｗ／Ａｇ及びＮｉ／Ｗ／Ａｌのうちから少なくとも一つの物質を含むことを特徴とする請求項２に記載の急激な金属−絶縁体転移素子。
【請求項６】
前記第１の急激な金属−絶縁体転移構造体は、
前記基板の上面に形成された急激な金属−絶縁体転移薄膜と、
前記基板の上面の露出部及び前記急激な金属−絶縁体転移薄膜の一側面及び上面の一部に形成された第１の電極薄膜と、
前記基板の上面の露出部及び前記急激な金属−絶縁体転移薄膜の他側面及び上面の一部に、前記第１の電極薄膜に対向して形成された第２の電極薄膜と、
を備え、
前記第２の急激な金属−絶縁体転移構造体は、
前記基板の下面に形成された急激な金属−絶縁体転移薄膜と、
前記基板の下面の露出部及び前記急激な金属−絶縁体転移薄膜の一側面及び下面の一部に形成された第１の電極薄膜と、
前記基板の下面の露出部及び前記急激な金属−絶縁体転移薄膜の他側面及び下面の一部に、前記第１の電極薄膜に対向して形成された第２の電極薄膜と、
を備えることを特徴とする請求項１に記載の急激な金属−絶縁体転移素子。
【請求項７】
前記第１の急激な金属−絶縁体転移構造体は、
前記基板の上面に形成された第１の電極薄膜と、
前記第１の電極薄膜の上面に形成された急激な金属−絶縁体転移薄膜と、
前記急激な金属−絶縁体転移薄膜の上面に形成された第２の電極薄膜と、
を備え、
前記第２の急激な金属−絶縁体転移構造体は、
前記基板の下面に形成された第１の電極薄膜と、
前記第１の電極薄膜の下面に形成された急激な金属−絶縁体転移薄膜と、
前記急激な金属−絶縁体転移薄膜の下面に形成された第２の電極薄膜と、
を備えることを特徴とする請求項１に記載の急激な金属−絶縁体転移素子。
【請求項８】
前記急激な金属−絶縁体転移素子は、
前記基板の上面に、前記第１の急激な金属−絶縁体転移構造体、及び、前記第１の急激な金属−絶縁体転移構造体と離隔された少なくとも一つの急激な金属−絶縁体転移構造体を含む第１の急激な金属−絶縁体転移素子列と、
前記基板の下面に、前記第２の急激な金属−絶縁体転移構造体、及び、前記第２の急激な金属−絶縁体転移構造体と離隔された少なくとも一つの急激な金属−絶縁体転移構造体を含む第２の急激な金属−絶縁体転移素子列と、
を備えることを特徴とする請求項６に記載の急激な金属−絶縁体転移素子。
【請求項９】
前記第１及び第２の急激な金属−絶縁体転移素子列のそれぞれは、前記基板の上面の急激な金属−絶縁体転移構造体間の直列コンタクトライン、及び、前記基板の下面の急激な金属−絶縁体転移構造体間の直列コンタクトラインによって直列連結されていることを特徴とする請求項８に記載の急激な金属−絶縁体転移素子。
【請求項１０】
前記第１及び第２の急激な金属−絶縁体転移素子列は、前記基板を貫通する並列コンタクトラインによって並列連結されていることを特徴とする請求項９に記載の急激な金属−絶縁体転移素子。
【請求項１１】
前記基板は、Ｓｉ、ＳｉＯ２、ＧａＡｓ、Ａｌ２Ｏ３、プラスチック、ガラス、Ｖ２Ｏ５、ＰｒＢａ２Ｃｕ３Ｏ７、ＹＢａ２Ｃｕ３Ｏ７、ＭｇＯ、ＳｒＴｉＯ３、ＮｂのドーピングされたＳｒＴｉＯ３及び絶縁薄膜上のシリコン（ＳＯＩ）のうちから少なくとも一つの物質を含むことを特徴とする請求項１に記載の急激な金属−絶縁体転移素子。
【請求項１２】
前記基板は、上面及び下面にバッファ層をさらに備えることを特徴とする請求項１に記載の急激な金属−絶縁体転移素子。
【請求項１３】
前記バッファ層は、ＳｉＯ２又はＳｉ３Ｎ４膜を備えることを特徴とする請求項１２に記載の急激な金属−絶縁体転移素子。
【請求項１４】
基板と、
急激な金属−絶縁体転移薄膜及び前記急激な金属−絶縁体転移薄膜にコンタクトする少なくとも２個の電極薄膜を備えた急激な金属−絶縁体転移構造体が少なくとも二つ相互に離隔されて前記基板上に形成された急激な金属−絶縁体転移素子列と、
を備えることを特徴とする急激な金属−絶縁体転移素子。
【請求項１５】
前記急激な金属−絶縁体転移素子列は、基板上の急激な金属−絶縁体転移構造体間に形成された直列コンタクトラインを通じて直列連結されていることを特徴とする請求項１４に記載の急激な金属−絶縁体転移素子。
【請求項１６】
保護されるべき電気電子システムに並列連結された急激な金属−絶縁体転移素子列を備え、
前記急激な金属−絶縁体転移素子列は、相互に直列連結された少なくとも２個の急激な金属−絶縁体転移素子を備え、
前記急激な金属−絶縁体転移素子のそれぞれは、
所定の限界電圧未満では、絶縁体の性質を有し、
前記限界電圧以上では、金属の性質を有することを特徴とする高電圧ノイズ除去回路。
【請求項１７】
前記急激な金属−絶縁体転移素子列に並列連結された少なくとも一つの他の急激な金属−絶縁体転移素子列をさらに備えることを特徴とする請求項１６に記載の高電圧ノイズ除去回路。
【請求項１８】
前記急激な金属−絶縁体転移素子のそれぞれに並列連結された少なくとも一つの急激な金属−絶縁体転移素子をさらに備えることを特徴とする請求項１６に記載の高電圧ノイズ除去回路。
【請求項１９】
前記急激な金属−絶縁体転移素子のそれぞれは、前記急激な金属−絶縁体転移素子のそれぞれを保護するための保護抵抗を含むことを特徴とする請求項１６に記載の高電圧ノイズ除去回路。
【請求項２０】
前記急激な金属−絶縁体転移素子列は、前記急激な金属−絶縁体転移素子のそれぞれの限界電圧の和に対応する全体限界電圧を有し、前記全体限界電圧以上の高電圧ノイズが除去されることを特徴とする請求項１６に記載の高電圧ノイズ除去回路。
【請求項２１】
急激な金属−絶縁体転移素子を備える高電圧ノイズ除去回路であって、
保護されるべき電気電子システムに並列連結され、
基板と、少なくとも２個の急激な金属−絶縁体転移構造体を直列連結することにより得られる急激な金属−絶縁体転移素子列と、を含むことを特徴とする高電圧ノイズ除去回路。
【請求項２２】
前記急激な金属−絶縁体転移素子列に並列連結された少なくとも一つの他の急激な金属−絶縁体転移素子列をさらに備えることを特徴とする請求項２１に記載の高電圧ノイズ除去回路。
【請求項２３】
前記急激な金属−絶縁体転移構造体のそれぞれは、
急激な金属−絶縁体転移薄膜と、
前記急激な金属−絶縁体転移薄膜にコンタクトする少なくとも２個の電極薄膜と、
を備えることを特徴とする請求項２１に記載の高電圧ノイズ除去回路。
【請求項２４】
前記急激な金属−絶縁体転移素子列の前記急激な金属−絶縁体転移構造体は、前記基板の上部に形成された直列コンタクトラインにより相互に直列連結されることを特徴とする請求項２１に記載の高電圧ノイズ除去回路。
【請求項２５】
前記急激な金属−絶縁体転移素子列は、
前記基板の上面に形成され、少なくとも２個の急激な金属−絶縁体転移構造体が相互に直列連結された第１の急激な金属−絶縁体転移素子列と、
前記基板の下面に形成され、少なくとも２個の急激な金属−絶縁体転移構造体が相互に直列連結された第２の急激な金属−絶縁体転移素子列と、
を備えることを特徴とする請求項２１に記載の高電圧ノイズ除去回路。
【請求項２６】
前記第１の急激な金属−絶縁体転移素子列の前記急激な金属−絶縁体転移構造体は、前記基板の上部に形成された直列コンタクトラインにより相互に直列連結され、
前記第２の急激な金属−絶縁体転移素子列の前記急激な金属−絶縁体転移構造体は、前記基板の下部に形成された他の直列コンタクトラインにより相互に直列連結されていることを特徴とする請求項２５に記載の高電圧ノイズ除去回路。
【請求項２７】
前記第１の急激な金属−絶縁体転移素子列と前記第２の急激な金属−絶縁体転移素子列とは、前記基板を貫通する並列コンタクトラインを通じて並列連結されていることを特徴とする請求項２６に記載の高電圧ノイズ除去回路。
【請求項２８】
保護されるべき電気電子システムと、
前記電気電子システムに並列連結された急激な金属−絶縁体転移素子列を含む高電圧ノイズ除去回路と、
を備え、
前記急激な金属−絶縁体転移素子列は、少なくとも２個の急激な金属−絶縁体転移素子を相互に直列連結することにより得られ、
前記急激な金属−絶縁体転移素子のそれぞれは、
所定の限界電圧未満では、絶縁体の性質を有し、
前記限界電圧以上では、金属の性質を有することを特徴とする電気電子システム。
【請求項２９】
前記高電圧ノイズ除去回路は、
前記急激な金属−絶縁体転移素子列に並列連結された少なくとも一つの他の急激な金属−絶縁体転移素子列をさらに備えることを特徴とする請求項２８に記載の電気電子システム。
【請求項３０】
前記急激な金属−絶縁体転移素子のそれぞれは、前記急激な金属−絶縁体転移素子のそれぞれを保護するための保護抵抗を含むことを特徴とする請求項２８に記載の電気電子システム。
【請求項３１】
前記急激な金属−絶縁体転移素子列は、前記急激な金属−絶縁体転移素子のそれぞれの限界電圧の和に対応する全体限界電圧を有し、前記全体限界電圧以上の高電圧ノイズが除去されることを特徴とする請求項２８に記載の電気電子システム。
【請求項３２】
前記電気電子システムは、高電圧を遮断する高電圧開閉器であることを特徴とする請求項２８に記載の電気電子システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子及び電気電子システムを保護するための回路に係り、特に、急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ  Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子、及び、信号ライン又は電源ラインを通じて電気電子システムに印加される高電圧ノイズをその急激なＭＩＴ素子を使用して除去する回路、並びに、その回路を備えた電気電子システムに関する。
【背景技術】
【０００２】
電気電子部品に影響を与えるノイズ成分は、電気電子システムに電源を供給する電源ライン（Ｐｏｗｅｒ  Ｌｉｎｅ）及び電気電子システムに対して電気的信号が入出力される信号ライン（Ｓｉｇｎａｌ  Ｌｉｎｅ）を通じて流入する。従って、電気電子システム保護回路は、電源ラインと内部電子部品との間、又は、信号ラインと内部電子部品との間に設置される。電気電子システム保護回路は、電子部品を含む総ての電子製品に必須的に要求されると言えるほど重要である。
【０００３】
一方、電気電子部品の一つであって、変電所で使用する８００ＫＶのＳＦ６ガス絶縁開閉器（Ｇａｓ  Ｉｎｓｕｌａｔｉｎｇ  Ｓｗｉｔｃｈｇｅａｒ：ＧＩＳ）は、送電線の一定部分若しくは送電線の端部にある電気電子システムで漏電が生じるか、又は、突発状況によって過電流が流れるときに送電を遮断する役割を担う高電圧スイッチである。ここで、ＳＦ６ガスは、誘電率が空気より２倍以上大きい絶縁ガスである。
【０００４】
しかし、突発事故が起きてスイッチが開閉されるときに、送電電圧より高いスパイク電流が流れ、このとき、絶縁用ガスあるいは硬化性合成樹脂が破壊され、開閉器の温度が上昇して開閉器が爆発することがある。また、変電所が落雷を受けると、高電圧用電線及び遮断用開閉器の故障がおきる虞がある。このようなことが発生すれば送電を一時中断しなければならないので、経済的な損失が非常に大きい。そこで、絶縁破壊監視システムを作って高電圧開閉器を監視している。
【０００５】
このように、絶縁破壊現象は、定格電圧以上の高電圧ノイズ信号、特に超高電圧ノイズ信号が印加される瞬間、絶縁物質内の不純物を通じて電流が偏重することにより、均一な電流の流れが妨害され、温度上昇によって絶縁物質が破壊されるために発生する。従って、絶縁破壊現象を防止しようとすれば、定格電圧以上の超高電圧ノイズ信号をバイパスさせて流せなければならない。
【０００６】
一般的に、高電圧ノイズは、半導体抵抗素子であるバリスタによって除去されることが知られているが、超高電圧ノイズをバイパスさせるために、酸化亜鉛（ＺｎＯ）で製造された超高電圧用セラミックバリスタが活用されている。しかし、セラミックバリスタは、大きい内部抵抗を有するので、ある程度サイズを小さくすることはできるが、限界がある。また、内部抵抗によってノイズ信号を完全に除去できず、内部抵抗の大きさによってノイズの大きさを相対的に低減する機能のみを果たす。それでも、これまでは、それを代替するほどのいかなるものも提示されていない。
【０００７】
一方、米国特許第５,９１２,６１１号明細書（特許文献１）及び米国特許第６,５９４,１３３号明細書（特許文献２）は、上記セラミックバリスタと類似したセラミックバリスタを使用して、サージ電圧を抑制するサージアレスタを開示している。しかし、そのようなサージアレスタも、まだ８００ＫＶ以上の超高電圧用は、開発されていない。
【特許文献１】米国特許第５,９１２,６１１号明細書
【特許文献２】米国特許第６,５９４,１３３号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、電気電子システム、特に高電圧開閉器等を、超高電圧から保護するために超高電圧ノイズをバイパスさせるための急激な金属−絶縁体転移（ＭＩＴ）素子、及び、急激なＭＩＴ素子を使用して超高電圧ノイズをバイパスさせる高電圧ノイズ除去回路、並びに、高電圧ノイズ除去回路を備えた電気電子システムを提供する。
【課題を解決するための手段】
【０００９】
本発明の一態様は、基板と、第１の急激なＭＩＴ構造体と、第２の急激なＭＩＴ構造体と、を備える急激なＭＩＴ素子を提供する。上記第１及び第２の急激なＭＩＴ構造体は、それぞれ、上記基板の上面及び下面に形成されている。
【００１０】
上記第１及び第２の急激なＭＩＴ構造体は、所定の限界電圧未満では絶縁体の性質を有し、上記限界電圧以上では金属の性質を有する。
【００１１】
また、上記第１及び第２の急激なＭＩＴ構造体は、急激なＭＩＴ薄膜と、上記急激なＭＩＴ薄膜にコンタクトする少なくとも２個の電極薄膜と、を備える。
【００１２】
上記急激なＭＩＴ薄膜は、酸素、炭素、半導体元素（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、遷移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、並びに、低濃度の正孔が添加された酸化物半導体及び絶縁体のうち少なくとも一つを含んで形成される。
【００１３】
また、上記電極薄膜は、Ｗ、Ｍｏ、Ｗ／Ａｕ、Ｍｏ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｗ、Ｔｉ／Ａｌ／Ｎ、Ｎｉ／Ｃｒ、Ａｌ／Ａｕ、Ｐｔ、Ｃｒ／Ｍｏ／Ａｕ、ＹＢａ２Ｃｕ３Ｏ７−ｄ、Ｎｉ／Ａｕ、Ｎｉ／Ｍｏ、Ｎｉ／Ｍｏ／Ａｕ、Ｎｉ／Ｍｏ／Ａｇ、Ｎｉ／Ｍｏ／Ａｌ、Ｎｉ／Ｗ、Ｎｉ／Ｗ／Ａｕ、Ｎｉ／Ｗ／Ａｇ及びＮｉ／Ｗ／Ａｌのうちから少なくとも一つの物質を含んで形成される。
【００１４】
また、本発明の他の一態様は、保護されるべき電気電子システムに並列連結された急激なＭＩＴ素子列を含み、急激なＭＩＴ素子列は、相互に直列連結された少なくとも２個の急激なＭＩＴ素子を備える、高電圧ノイズ除去回路を提供する。
【００１５】
上記電気電子システムは、高電圧を遮断するための高電圧開閉器であり得る。上記急激なＭＩＴ素子列は、上記直列連結された急激なＭＩＴ素子のそれぞれの限界電圧の和に相当する全体限界電圧を有しする。上記全体限界電圧以上の電圧が印加されるとき、前記急激なＭＩＴ素子のそれぞれが同時に絶縁体特性から金属特性への転移を起こす。一方、上記高電圧ノイズ除去回路は、電流を分散させるために、上記急激なＭＩＴ素子列に並列連結された少なくとも一つの他の急激なＭＩＴ素子列をさらに備え得る。
【００１６】
さらに、本発明の他の一態様は、急激なＭＩＴ素子を備える高電圧ノイズ除去回路であって、保護されるべき電気電子システムに並列連結され、基板と、少なくとも２個の急激なＭＩＴ構造体を直列連結することにより得られる急激なＭＩＴ素子列とを含む、高電圧ノイズ除去回路を提供する。
【００１７】
上記急激なＭＩＴ素子列は、上記基板の上面に形成された少なくとも２個の急激なＭＩＴ構造体が直列連結された第１の急激なＭＩＴ素子列と、前記基板の下面に形成された少なくとも２個の急激なＭＩＴ構造体が直列連結された第２の急激なＭＩＴ素子列と、を備え得る。また、上記第１及び第２の急激なＭＩＴ素子列は、上記基板を貫通する並列コンタクトラインを通じて並列連結される。
【００１８】
一方、本発明の他の一態様は、保護されるべき電気電子システムと、上記電気電子システムに並列連結され、少なくとも２個の急激なＭＩＴ素子が直列連結された急激なＭＩＴ素子列を備えた高電圧ノイズ除去回路と、を備える電気電子システムを提供する。
【００１９】
上記高電圧ノイズ除去回路は、急激なＭＩＴ素子列に並列連結された他の急激なＭＩＴ素子列をさらに備え得る。
【発明を実施するための最良の形態】
【００２０】
本発明では、印加される信号の電圧レベルによって電気的特性が急激に変化する新たな物質、及び、その物質を使用して高電圧ノイズを除去する高電圧ノイズ防止回路を提案する。上記新たな物質は、ここでは、急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ  Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子という。
【００２１】
本発明において使用される急激なＭＩＴ素子は、急激なＭＩＴ薄膜（以下、「転移薄膜」という。）、上記転移薄膜にコンタクトする第１の電極薄膜及び第２の電極薄膜を備え、上記転移薄膜、第１の電極薄膜及び第２の電極薄膜の配置によって積層型（又は垂直型）構造と平面型構造とを有し得る。
【００２２】
図１は、本発明に適用される積層型構造を有する急激なＭＩＴ素子の垂直断面図である。
【００２３】
図１を参照すると、積層型構造を有する急激なＭＩＴ素子は、基板１００と、基板１００上に形成されたバッファ層２００と、バッファ層２００の上部に形成された第１の電極薄膜４１０、転移薄膜３００及び第２の電極薄膜４２０とを備える。
【００２４】
バッファ層２００は、基板１００と第１の電極薄膜４１０との間の格子不整合を緩和する役割を担う。基板１００と第１の電極薄膜４１０との間の格子不整合が非常に小さい時には、バッファ層２００なしに第１の電極薄膜４１０を基板上に形成し得る。このようなバッファ層２００は、ＳｉＯ２又はＳｉ３Ｎ４膜を含み得る。
【００２５】
一方、上記第１及び第２の電極薄膜４００は、Ｗ、Ｍｏ、Ｗ／Ａｕ、Ｍｏ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｗ、Ｔｉ／Ａｌ／Ｎ、Ｎｉ／Ｃｒ、Ａｌ／Ａｕ、Ｐｔ、Ｃｒ／Ｍｏ／Ａｕ、ＹＢａ２Ｃｕ３Ｏ７−ｄ及びＮｉ／Ｍｏ／Ａｕのうちから少なくとも一つの物質を含んで形成する。上記基板１００は、Ｓｉ、ＳｉＯ２、ＧａＡｓ、Ａｌ２Ｏ３、プラスチック、ガラス、Ｖ２Ｏ５、ＰｒＢａ２Ｃｕ３Ｏ７、ＹＢａ２Ｃｕ３Ｏ７、ＭｇＯ、ＳｒＴｉＯ３、ＮｂがドーピングされたＳｒＴｉＯ３、及び絶縁薄膜上のシリコン（ＳＯＩ）のうちから少なくとも一つの物質を含んで形成する。
【００２６】
図２Ａは、本発明に適用される平面型構造を有する急激なＭＩＴ素子の垂直断面図である。
【００２７】
図２Ａを参照すると、平面型構造を有する急激なＭＩＴ素子は、基板１００と、基板１００上に形成されたバッファ層２００と、バッファ層２００の上面の一部に形成された転移薄膜３００ａと、バッファ層２００の露出部及び転移薄膜３００ａの側面と上面の一部とを被覆し、相互に対向して形成された第１の電極薄膜４１０ａ及び第２の電極薄膜４２０ａを備える。即ち、第１の電極薄膜４１０ａと第２の電極薄膜４２０ａとは、転移薄膜３００ａを介して相互に分離されている。
【００２８】
バッファ層２００は、転移薄膜３００ａと基板１００との間の格子不整合を緩和する。基板１００と転移薄膜３００ａとの間の格子不整合が非常に小さいときには、バッファ層２００なしに転移薄膜３００ａを基板１００上に形成し得る。
【００２９】
バッファ層２００、第１及び第２の電極薄膜４００ａ並びに基板１００は、図１の説明で前述した材質で形成される。
【００３０】
転移薄膜３００、３００ａは、所定の電圧で急激に電気伝導度が変化するが、このような電気伝導度の変化は、急激なＭＩＴに起因する。一方、転移薄膜３００、３００ａは、急激なＭＩＴが発生しても物質的構造は変化しない特性を有する。
【００３１】
そのような転移薄膜３００、３００ａは、絶縁体に低濃度の正孔を適切に添加することによって具現化し得る。絶縁体への低濃度の正孔添加によって起こる急激なＭＩＴ現象についてのメカニズムは、本発明の発明者の論文、即ち、Ｎｅｗ  Ｊ．Ｐｈｙｓｉｃｓ  ６（２００４）５２及びｈｔｔｐ／／ｘｘｘ．ｌａｎｌ．ｇｏｖ／ａｂｓ／ｃｏｎ−ｍａｔ／０４１１３２８及びＡｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８６（２００５）２４２１０１、並びに、発明者らの米国特許第６，６２４，４６３号に開示されている。
【００３２】
前述した急激なＭＩＴを起こす転移薄膜３００、３００ａは、酸素、炭素、半導体元素（ＩＩＩ−Ｖ族及びＩＩ−ＩＶ族）、転移金属元素、希土類元素、ランタン系元素のうち少なくとも一つを含む低濃度の正孔が添加されたｐ型無機物半導体及び絶縁体、低濃度の正孔が添加されたｐ型有機物半導体及び絶縁体、低濃度の正孔が添加されたｐ型半導体、及び、低濃度の正孔が添加されたｐ型酸化物半導体及び絶縁体のうち少なくとも一つを含んで形成される。また、急激なＭＩＴを起こす転移薄膜３００、３００ａは、ｎ型であり且つ非常に大きい抵抗を有する半導体及び絶縁体を含んで形成されることもある。
【００３３】
以下、上記急激なＭＩＴ素子の電気的特性が絶縁体から金属性の物質に急激に変化する電圧を「限界電圧」と定義する。限界電圧は、急激なＭＩＴ素子を構成する構成要素の材質や構造によって変化し得る。
【００３４】
図２Ｂは、図２Ａにおいて説明した平面型の急激なＭＩＴ素子の平面図である。図２Ｂを参照すると、急激なＭＩＴ素子のバッファ層２００、転移薄膜３００ａ並びに第１及び第２の電極薄膜４１０ａ、４２０ａが示されている。急激なＭＩＴ素子の限界電圧は、素子の構成要素の構造によって変化し得る。例えば、二つの電極薄膜４１０ａ、４２０ａの距離ｄの変化や電極薄膜の幅ｗの変化を与えることによって、限界電圧を変化させ得る。
【００３５】
図３は、本発明の実施の一形態に係る両面積層型の急激なＭＩＴ素子の断面図である。
【００３６】
図３を参照すると、急激なＭＩＴ素子は、基板１００、基板１００の上下部に形成されたバッファ層２００ａ及び２００ｂ、上部バッファ層２００ａに形成された第１の急激なＭＩＴ構造体５００、並びに、下部バッファ層２００ｂに形成された第２の急激なＭＩＴ構造体５００ａを備える。第１の急激なＭＩＴ構造体５００は、上部バッファ層２００ａの上部に形成された第１の電極薄膜４３０、転移薄膜３００ｂ及び第２の電極薄膜４４０を備え、第２の急激なＭＩＴ構造体５００ａは、下部バッファ層２００ｂの下部に形成された第１の電極薄膜４３０ａ、転移薄膜３００ｃ及び第２の電極薄膜４４０ａを備える。
【００３７】
基板１００、電極薄膜４００ｂ、４００ｃ及び転移薄膜３００ｂ、３００ｃは、図１において説明した材質で形成される。また、基板と第１の電極薄膜４３０、４３０ａとの間の格子不整合が小さい場合、バッファ層２００ａ、２００ｂが省略されることもある。
【００３８】
本実施の形態は、一つの基板１００の上下面に第１及び第２の急激なＭＩＴ構造体５００、５００ａを形成することによって、二つの急激なＭＩＴ素子を形成し得るという長所を有する。一方、基板１００に適切な導電性コンタクトラインを形成することによって、上下面の急激なＭＩＴ素子の並列及び直列連結を構成することもある。それについては、図５以下で詳細に説明する。
【００３９】
図４は、本発明の他の実施の形態に係る両面平面型の急激なＭＩＴ素子の断面図である。
【００４０】
図４を参照すると、平面型の急激なＭＩＴ素子は、基板１００、基板１００の上下部に形成されたバッファ層２００ａ及び２００ｂ、上部バッファ層２２０ａの上部に形成された第１の急激なＭＩＴ構造体６００、及び、下部バッファ層２２０ｂの下部に形成された第２の急激なＭＩＴ構造体６００ａを備える。
【００４１】
第１の急激なＭＩＴ構造体６００は、上部バッファ層２００ａの上面の一部に形成された転移薄膜３００ｄと、上部バッファ層２００ａの露出部及び転移薄膜３００ｄの側面と上面の一部とを被覆し、相互に対向して形成された第１の電極薄膜４５０及び第２の電極薄膜４６０を備え、第１の電極薄膜４５０と第２の電極薄膜４６０とは、転移薄膜３００ｄを介して相互に分離されている。
【００４２】
第２の急激なＭＩＴ構造体６００ａは、下部バッファ層２００ｂの下面の一部に形成された転移薄膜３００ｅと、下部バッファ層２００ｂの露出部及び転移薄膜３００ｅの側面と下面の一部とを被覆し、相互に対向して形成された第１の電極薄膜４５０ａ及び第２の電極薄膜４６０ａを備え、第１の電極薄膜４５０ａと第２の電極薄膜４６０ａとは、同様に転移薄膜３００ｅを介して相互に分離されている。
【００４３】
基板１００、電極薄膜４００ｄ、４００ｅ及び転移薄膜３００ｄ、３００ｅは、図１において説明した材質で形成され、バッファ層２００ａ、２００ｂは省略され得る。また、図３において説明したように、第１及び第２の急激なＭＩＴ構造体６００、６００ａは、導電性コンタクトラインを通じて直列又は並列連結される。
【００４４】
図５は、本発明のさらに他の実施の形態に係る複数の平面型の急激なＭＩＴ構造体を備える片面型の急激なＭＩＴ素子の断面図である。
【００４５】
図５を参照すると、片面型の急激なＭＩＴ素子は、基板１０００、基板１０００の上部に形成されたバッファ層１２００、及び、複数の急激なＭＩＴ構造体を備える。急激なＭＩＴ構造体は、バッファ層１２００ａの上面の一部に形成された転移薄膜１３００と、バッファ層１２００の露出部及び転移薄膜１３００の側面と上面の一部とを被覆し、相互に対向して形成された第１の電極薄膜１４１０及び第２の電極薄膜１４２０とを備える。
【００４６】
本実施の形態における片面型の急激なＭＩＴ素子は、基板１０００の上部に複数の急激なＭＩＴ構造体を備え、それぞれの急激なＭＩＴ構造体は、相互に離隔されており、導電性直列コンタクトライン１５００によって連結されている。直列コンタクトライン１５００を通じて連結されることによって、複数の急激なＭＩＴ構造体は、電気的に直列連結された急激なＭＩＴ素子列１６００を形成する。即ち、左側端部構造体の第１の電極薄膜１４１０及び右側端部構造体の第２の電極薄膜１４２０に電圧を印加すれば、複数の構造体間の直列連結が形成される。
【００４７】
急激なＭＩＴ素子間の直列連結が必要な場合、本実施の形態のように、一つの基板１０００及びバッファ層１２００に複数の急激なＭＩＴ構造体及び直列コンタクトライン１５００を形成することによって、容易に直列連結を形成し得る。本実施の形態では、基板１０００上に１次元的に形成された急激なＭＩＴ構造体を例としているが、基板１０００に２次元的に複数の急激なＭＩＴ構造体を形成し、適切なコンタクトラインを通じて急激なＭＩＴ構造体間の直列及び並列連結を形成し得る。一方、このような急激なＭＩＴ構造体は、同時に形成される。
【００４８】
基板１０００、電極薄膜１４００及び転移薄膜１３００は、図１において説明した材質で形成され、バッファ層１２００が省略され得る。一方、本実施の形態では、平面型の急激なＭＩＴ構造体を使用しているが、積層型の急激なＭＩＴ構造体も使用し得る。急激なＭＩＴ素子又は急激なＭＩＴ構造体の直列連結による電気的特性は、図１０Ａ以下のグラフを通じて詳細に説明する。
【００４９】
図６は、本発明のさらに他の実施の形態に係る複数の平面型の急激なＭＩＴ構造体を備える両面型の急激なＭＩＴ素子の断面図である。
【００５０】
図６を参照すると、両面型の急激なＭＩＴ素子は、図５の片面型の急激なＭＩＴ素子と類似しているが、基板２０００の下面にも複数の急激なＭＩＴ構造体をさらに備える。即ち、両面型の急激なＭＩＴ素子は、基板２０００の上部に形成された複数の平面型の急激なＭＩＴ構造体が直列連結された第１の急激なＭＩＴ素子列２７００と、基板２０００の下部に形成された複数の平面型の急激なＭＩＴ構造体が直列連結された第２の急激なＭＩＴ素子列２７００ａとを備える。上部バッファ層２２００ａの上部の構造体は、直列コンタクトライン２５００を通じて直列連結された第１の急激なＭＩＴ素子列２７００を形成し、下部バッファ層２２００ｂの下部の構造体は、直列コンタクトライン２５００ａを通じて第２の急激なＭＩＴ素子列２７００ａを形成する。
【００５１】
一方、本実施の形態では、第１の急激なＭＩＴ素子列２７００及び第２の急激なＭＩＴ素子列２７００ａが基板２０００及びバッファ層２２００ａ、２２００ｂを貫通する導電性並列コンタクトライン２６００、２６５０を通じて並列連結される。即ち、左側端部の上部又は下部の構造体の第１の電極薄膜２３００、２３００ａ及び右側端部の上部又は下部の構造体の第２の電極薄膜２７００、２７００ａに電圧を印加することによって、第１及び第２の急激なＭＩＴ素子列２７００、２７００ａの間に並列連結が形成される。また、一方側の並列コンタクトライン２６００、２６５０を省略し、並列コンタクトラインが形成されていない側の上部及び下部構造体の第１及び第２の電極薄膜に電圧を印加することによって、上下部全体構造体間の直列連結を形成することもある。
【００５２】
急激なＭＩＴ素子間の直列連結及び並列連結が必要な場合、本実施の形態のように、一つの基板２０００の上下部に複数の急激なＭＩＴ構造体と直列コンタクトライン２５００、２５００ａ及び並列コンタクトライン２６００、２６５０とを形成することによって、容易に直列連結及び並列連結を形成し得る。また、図５の実施の形態において説明したように、基板２０００の上下部に急激なＭＩＴ構造体を２次元的に形成して、急激なＭＩＴ構造体間の直列及び並列連結を形成することもある。
【００５３】
基板２０００の上部及び下部の急激なＭＩＴ構造体は、同じ順序によって共に形成される。また、基板２０００、電極薄膜２４００、２４００ａ及び転移薄膜２３００、２３００ａは、図１において説明した材質で形成され、バッファ層２２００ａ、２２００ｂが省略されることもある。
【００５４】
一方、本実施の形態では、基板２０００の両面に平面型の急激なＭＩＴ構造体を使用しているが、積層型の急激なＭＩＴ構造体を使用することもあり、両面に異なる急激なＭＩＴ構造体、例えば、基板２０００の上面には、平面型の急激なＭＩＴ構造体を使用して第１の急激なＭＩＴ素子列を形成し、下面には、積層型の急激なＭＩＴ構造体を使用して第２の急激なＭＩＴ素子列を形成し得る。
【００５５】
以下では、急激なＭＩＴ素子を使用して、高電圧ノイズから電気電子システムを保護し得る高電圧ノイズ制御回路及びその高電圧ノイズ制御回路を備える電気電子システムについて実施の形態を通じて詳細に説明する。
【００５６】
図７は、本発明の実施の一形態に係る急激なＭＩＴ素子列を備えた高電圧ノイズ除去回路を含む回路図である。
【００５７】
図７を参照すると、高電圧ノイズ除去回路３０００は、等価インピーダンスＺＬに並列連結され、急激なＭＩＴ素子ＭＩＴ１乃至ＭＩＴｎが直列連結された急激なＭＩＴ素子列（ＭＩＴ列）を備える。
【００５８】
ここで、等価インピーダンスＺＬは、保護されるべき電気電子システムを表す。電気電子システムＺＬは、総ての電子素子、電気部品、電子システム又は高圧電気システム等、高電圧ノイズから保護が必要ないかなる電気電子システムも可能であるが、特に、高電圧開閉器、高電圧電線、高電圧電気部品、家庭用遮断スイッチ（安全開閉器ともいう。）、高電圧スイッチ等の超高電圧から保護が必要な電気電子システムが望ましい。一般的に、電気電子システムＺＬは、約５０Ωの純粋抵抗を有するが、場合によって、さらに高い抵抗であり得る。一方、高電圧開閉器の場合は、絶縁を形成し得る。
【００５９】
急激なＭＩＴ素子列（ＭＩＴ列）は、個々の急激なＭＩＴ素子を直列連結して形成することもあるが、急激なＭＩＴ素子についての図５又は図６の実施の形態のように、基板上に複数の急激な構造体を構成して急激なＭＩＴ素子列（ＭＩＴ列）を形成することもある。一方、急激なＭＩＴ素子列（ＭＩＴ列）の全体抵抗を下げて急激なＭＩＴ素子のそれぞれを保護するために、急激なＭＩＴ素子のそれぞれに並列連結された少なくとも一つの他の急激なＭＩＴ素子を含むこともある。
【００６０】
本実施の形態では、直列連結された急激なＭＩＴ素子を使用して、それぞれの急激なＭＩＴ素子の限界電圧の和に該当する全体限界電圧以上の高電圧ノイズを除去し得る。即ち、高電圧開閉器のような電気電子システムＺＬに電源ライン又は高電圧電線Ｌ１を通じて所定電圧以上の高電圧が印加されるとき、急激なＭＩＴ素子を通じてほとんどの電流をバイパスさせることによって、電気電子システムＺＬを保護する。
【００６１】
急激なＭＩＴ素子のそれぞれの限界電圧が低くても直列連結して全体限界電圧を上昇させ得るので、必要な限界電圧を設定して、それ以上の電圧から電気電子システムＺＬを保護し得る。急激なＭＩＴ素子の直列連結についての電気的特性は、図１０Ａ以下で説明する。
【００６２】
図８は、本発明の他の実施の形態に係る複数の急激なＭＩＴ素子列が並列連結された高電圧ノイズ除去回路を含む回路図である。
【００６３】
図８を参照すると、高電圧ノイズ除去回路４０００は、電気電子システムＺＬに並列連結され、第１の急激なＭＩＴ素子列（第１ＭＩＴ列）に並列連結された少なくとも一つの急激なＭＩＴ素子列（第２乃至第ｎＭＩＴ列）を備える。急激なＭＩＴ素子列は、図７の実施の形態のように、複数の急激なＭＩＴ素子の直列連結によって形成される。例えば、第１の急激なＭＩＴ素子列（第１ＭＩＴ列）は、ｎ個の急激なＭＩＴ素子ＭＩＴ１１乃至ＭＩＴ１ｎの直列連結によって形成される。
【００６４】
本実施の形態では、第１の急激なＭＩＴ素子列（第１ＭＩＴ列）に少なくとも一つの他の急激なＭＩＴ素子列を並列連結することによって、第１の急激なＭＩＴ素子列（第１ＭＩＴ列）への過度な電流の流れを防止し得る。急激なＭＩＴ素子列は、それぞれの急激なＭＩＴ素子を直列連結して形成することもあるが、急激なＭＩＴ素子についての図５又は図６の実施の形態の基板上に形成された複数の急激なＭＩＴ構造体を使用して形成し得る。
【００６５】
また、急激なＭＩＴ素子列間の並列連結も、急激なＭＩＴ素子についての図６の実施の形態における基板の両面の第１及び第２の急激なＭＩＴ素子列の並列連結を使用することによってさらに容易に達成し得る。３個以上の急激なＭＩＴ素子列が必要な場合、基板の両面に２次元的に急激なＭＩＴ構造体を形成し、適切な電気的コンタクトを行うことによって達成し得る。
【００６６】
図９は、本発明のさらに他の実施の形態に係る複数の急激なＭＩＴ素子列が並列連結された高電圧ノイズ除去回路を含む回路図である。
【００６７】
図９を参照すると、高電圧ノイズ除去回路５０００は、電気電子システムＺＬに並列連結され、急激なＭＩＴ素子ＭＩＴ１乃至ＭＩＴｎが直列連結された第１の急激なＭＩＴ素子列（第１ＭＩＴ列）を備える。本実施の形態の高電圧ノイズ除去回路５０００は、高電圧ノイズ消去回路３０００と類似しているが、急激なＭＩＴ素子ＭＩＴ１乃至ＭＩＴｎのそれぞれは、素子を保護するための保護抵抗Ｒ１乃至Ｒｎを含む。急激なＭＩＴ素子自体の限界抵抗が小さいか又は過度な電圧の印加によって破壊される可能性がある場合に、それぞれの急激なＭＩＴ素子ＭＩＴ１乃至ＭＩＴｎに直列連結された保護抵抗Ｒ１乃至Ｒｎを置くことによって、必要な全体限界電圧を下げ、急激なＭＩＴ素子ＭＩＴ１乃至ＭＩＴｎ自体を保護し得る。
【００６８】
例えば、１０ｋＶ以上の高電圧ノイズから電気電子システムを保護しようとする場合に、保護抵抗がないときは、急激なＭＩＴ素子の限界電圧の和として、全体限界電圧１０ｋＶを形成しなければならないが、保護抵抗があるときは、一定電圧が保護抵抗に分配されることによって、急激なＭＩＴ素子の限界電圧の和（全体限界電圧）を１０ｋＶ以下に下げ得る。それにより、必要な急激なＭＩＴ素子の数を低減することもある。
【００６９】
図１０Ａ乃至図１０Ｅは、本発明の実験の結果、即ち、本発明に係る高電圧ノイズ除去回路に含まれた急激なＭＩＴ素子の直列連結による電気的特性を示すグラフである。本実験例を通じて急激なＭＩＴ素子の直列連結による全体限界電圧がどのように変化するかが分かる。本実験例における急激なＭＩＴ素子は、図２Ａ及び図２Ｂの平面型の急激なＭＩＴ素子を使用している。
【００７０】
図１０Ａのグラフは、第１の電極薄膜４１０ａと第２の電極薄膜４２０ａとの距離ｄが２０μｍであり、第１及び第２の電極薄膜４１０ａ、４２０ａの幅ｗが４０μｍであり、Ａｌ２Ｏ３基板１００上に転移薄膜３００ａをＶＯ２で製作した急激なＭＩＴ素子１の限界電圧を示すグラフである。急激なＭＩＴ素子１は、１７．６Ｖで絶縁体から金属に急激に転移（Ａ部分）する現象を示す。即ち、第１及び第２の電極薄膜４１０ａ、４２０ａの間に約１７．６Ｖの電圧が印加されるとき、電流の急激な上昇（Ａ部分）を示す。従って、急激なＭＩＴ素子１の限界電圧は、１７．６Ｖとみなされる。
【００７１】
図１０Ｂのグラフは、第１の電極薄膜４１０ａと第２の電極薄膜４２０ａとの距離ｄが２０μｍであり、第１及び第２の電極薄膜４１０ａ、４２０ａの幅ｗが５０μｍであり、転移薄膜３００ａ及び基板１００が、それぞれ、急激なＭＩＴ素子１と同様にＶＯ２及びＡｌ２Ｏ３で形成されている急激なＭＩＴ素子２の限界電圧を示すグラフである。急激なＭＩＴ素子２は、１６Ｖで絶縁体から金属に急激に転移（Ｂ部分）する現象を示す。従って、急激なＭＩＴ素子２の限界電圧は、１６Ｖとみなされる。ここでは、第１及び第２の電極薄膜４１０ａ、４２０ａの幅ｗが急激なＭＩＴ素子１より広いので、形成される電場のサイズが大きくなり、それにより、急激なＭＩＴ素子の限界電圧が低くなるというのは、ある程度予想し得る。
【００７２】
図１０Ｃのグラフは、第１の電極薄膜４１０ａと第２の電極薄膜４２０ａとの距離ｄが２０μｍであり、第１及び第２の電極薄膜４１０ａ、４２０ａの幅ｗが１００μｍであり、基板１００及び転移薄膜３００ａが、それぞれ、急激なＭＩＴ素子１と同様にＶＯ２及びＡｌ２Ｏ３で形成されている急激なＭＩＴ素子３の限界電圧を示すグラフである。急激なＭＩＴ素子３は、１５Ｖで絶縁体から金属に急激に転移（Ｃ部分）する現象を示す。従って、急激なＭＩＴ素子３の限界電圧は、１５Ｖとみなされる。
【００７３】
図１０Ｄのグラフは、第１の電極薄膜４１０ａと第２の電極薄膜４２０ａとの距離ｄが５μｍであり、第１及び第２の電極薄膜４１０ａ、４２０ａの幅ｗが１００μｍであり、基板１００及び転移薄膜３００ａが、それぞれ、急激なＭＩＴ素子１と同様にＶＯ２及びＡｌ２Ｏ３で形成されている急激なＭＩＴ素子４の限界電圧を示すグラフである。急激なＭＩＴ素子４は、７.５Ｖで絶縁体から金属に急激に転移（Ｄ部分）する現象を示す。従って、急激なＭＩＴ素子４の限界電圧は、７．５Ｖとみなされる。
【００７４】
一方、本グラフを通じて第１及び第２の電極薄膜４１０ａ、４２０ａ間の距離ｄによって限界電圧が大きく変化することを確認することができる。これは、結局、第１及び第２の電極薄膜４１０ａ、４２０ａの下部に存在する転移薄膜３００ａの部分よりは、第１及び第２の電極薄膜４１０ａ、４２０ａの間に存在する転移薄膜３００ａの部分に限界電圧が大きく依存することを示す。
【００７５】
図１０Ｅのグラフは、急激なＭＩＴ素子１、２、３及び４を直列連結して測定した全体限界電圧を示すグラフである。グラフは、それぞれの急激なＭＩＴ素子の限界電圧は測定せず、急激なＭＩＴ素子全体の限界電圧を測定したデータを示す。直列連結された急激なＭＩＴ素子全体は、約５３Ｖで絶縁体から金属に急激な転移（Ｅ部分）する現象を示す。従って、直列連結された急激なＭＩＴ素子の全体限界電圧は、約５３Ｖである。これは、急激なＭＩＴ素子のそれぞれの限界電圧の和である５６．１Ｖとほぼ一致している。誤差因子としては、測定上のエラー及び隣接する急激なＭＩＴ素子で発生する電場による影響を考慮し得る。
【００７６】
直列連結された急激なＭＩＴ素子の限界電圧がそれぞれの限界電圧の和として現れる現象は、次のように説明される。即ち、印加される電圧が全体限界電圧未満である場合には、それぞれの急激なＭＩＴ素子は、高低抗の抵抗体として作用し、印加される電圧は、抵抗の直列連結による電圧分配法則によってそれぞれの急激なＭＩＴ素子に分配されて印加される。このとき、分配された印加電圧は、それぞれの急激なＭＩＴ素子の限界電圧より低い。一方、印加される電圧が全体限界電圧以上となれば、それぞれの急激なＭＩＴ素子に分配された印加電圧もそれぞれの急激なＭＩＴ素子の限界電圧以上となり、それにより、総ての急激なＭＩＴ素子は、ＭＩＴを起こす。
【００７７】
本実験例は、急激なＭＩＴ素子の限界電圧が低くても、適切な数の急激なＭＩＴ素子を直列連結することによって、高電圧ノイズを効果的に除去し得るということを証明する。例えば、１ｋＶの高圧電線から２ｋＶの高圧ノイズを除去しようとすれば、２００Ｖの限界電圧を有する急激なＭＩＴ素子を７個又は８個直列連結して使用することによって、２ＫＶ以上の高電圧ノイズを除去し、それにより、定格電圧又は定格信号を安定的に伝送し得る。
【００７８】
一方、電気電子システムが所定電圧以上で損傷を受ける場合は、急激なＭＩＴ素子の全体限界電圧を所定電圧と一致して形成するよりは、それ以下に形成することが電気電子システムの確実な保護のために望ましい。上記例において、急激なＭＩＴ素子１０個を使用しない理由でもある。
【００７９】
本実験例を通じて超高電圧に適する限界電圧の急激なＭＩＴ素子を作製しなくても、低い限界電圧を有する急激なＭＩＴ素子を直列連結して、超高電圧でＭＩＴが起きる効果を実現させ得るということが分かる。これは、超高電圧ノイズに対応して急激なＭＩＴを起こす大面積転移薄膜を作製できない問題点を解決し得る一長所となる。
【００８０】
従って、急激なＭＩＴ素子の構造及び材質を適切に調節し、急激なＭＩＴ素子間の適切な連結を形成することによって、各電気電子システムに適した高電圧ノイズ除去回路を設計し得る。
【産業上の利用可能性】
【００８１】
本発明に係る急激なＭＩＴ素子は、一つの基板に複数の急激なＭＩＴ構造体を含むことにより、複数の急激なＭＩＴ素子の形成過程及び直並列連結の観点において有利である。
【００８２】
また、本発明に係る高電圧ノイズ除去回路は、直列連結された急激なＭＩＴ素子を使用することにより、それぞれの限界電圧よりはるかに高い高電圧ノイズを効果的に除去し得る。一方、直列連結された急激なＭＩＴ素子は、一つの基板に形成された複数の急激なＭＩＴ構造体及びコンタクトラインを通じて容易に実現させ得る。
【００８３】
このような高電圧ノイズ除去回路は、高電圧ノイズから保護されるべき電気電子システム、例えば、高電圧開閉器、高電圧電線、高電圧電気部品、家庭用遮断スイッチ（安全開閉器ともいう。）、高電圧スイッチ、リレー、ブザー、電子部品、電子システムの電源、スイッチング電子部品、その他の電気電子部品及びシステムに効果的に適用される。
【００８４】
以上、本発明を図面に示された実施の形態を参照して説明したが、これは、例示的なものに過ぎず、当業者ならば、これらから多様な変形及び均等な他の実施の形態が可能であるということが分かるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により決定されなければならない。
【図面の簡単な説明】
【００８５】
【図１】本発明に適用される積層型の急激なＭＩＴ素子の断面図である。
【図２Ａ】本発明に適用される平面型の急激なＭＩＴ素子の断面図である。
【図２Ｂ】図２Ａの平面型の急激なＭＩＴ素子の平面図である。
【図３】本発明の実施の一形態に係る両面積層型の急激なＭＩＴ素子の断面図である。
【図４】本発明の他の実施の形態に係る両面平面型の急激なＭＩＴ素子の断面図である。
【図５】本発明の他の実施の形態に係る複数の平面型の急激なＭＩＴ薄膜構造体を含む片面型の急激なＭＩＴ素子の断面図である。
【図６】本発明の他の実施の形態に係る複数の平面型の急激なＭＩＴ薄膜構造体を含む両面型の急激なＭＩＴ素子の断面図である。
【図７】本発明の他の実施の形態に係る急激なＭＩＴ素子列を備えた高電圧ノイズ除去回路を備える回路図である。
【図８】本発明の他の実施の形態に係る急激なＭＩＴ素子列に並列連結された少なくとも一つの他の急激なＭＩＴ素子列を備えた高電圧ノイズ除去回路を備える回路図である。
【図９】本発明の他の実施の形態に係る急激なＭＩＴ素子列を備えた高電圧ノイズ除去回路を備える回路図である。
【図１０Ａ】本発明に係る高電圧ノイズ除去回路に含まれる急激なＭＩＴ素子のそれぞれの限界電圧及びそれらの急激なＭＩＴ素子の直列連結による全体限界電圧を示すグラフである。
【図１０Ｂ】本発明に係る高電圧ノイズ除去回路に含まれる急激なＭＩＴ素子のそれぞれの限界電圧及びそれらの急激なＭＩＴ素子の直列連結による全体限界電圧を示すグラフである。
【図１０Ｃ】本発明に係る高電圧ノイズ除去回路に含まれる急激なＭＩＴ素子のそれぞれの限界電圧及びそれらの急激なＭＩＴ素子の直列連結による全体限界電圧を示すグラフである。
【図１０Ｄ】本発明に係る高電圧ノイズ除去回路に含まれる急激なＭＩＴ素子のそれぞれの限界電圧及びそれらの急激なＭＩＴ素子の直列連結による全体限界電圧を示すグラフである。
【図１０Ｅ】本発明に係る高電圧ノイズ除去回路に含まれる急激なＭＩＴ素子のそれぞれの限界電圧及びそれらの急激なＭＩＴ素子の直列連結による全体限界電圧を示すグラフである。
【図１】
2009503841.tif 000003
【図２Ａ】
2009503841.tif 000004
【図２Ｂ】
2009503841.tif 000005
【図３】
2009503841.tif 000006
【図４】
2009503841.tif 000007
【図５】
2009503841.tif 000008
【図６】
2009503841.tif 000009
【図７】
2009503841.tif 000010
【図８】
2009503841.tif 000011
【図９】
2009503841.tif 000012
【図１０Ａ】
2009503841.tif 000013
【図１０Ｂ】
2009503841.tif 000014
【図１０Ｃ】
2009503841.tif 000015
【図１０Ｄ】
2009503841.tif 000016
【図１０Ｅ】
2009503841.tif 000017
【国際調査報告】
2009503841.tif 000018
2009503841.tif 000019