(57)【要約】  構造変化を経ずに均一な薄膜を保持して、高速スイッチング動作が可能なメモリ素子及びその動作方法を提供する。その素子及び方法は、電子のエネルギー変化により急激に金属−絶縁体転移をする金属−絶縁体転移物質層にコンタクトさせられ、熱により融解されて転移物質層に導電性経路を形成する少なくとも２個の電極を備える。
2009500844.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に位置し、ホールドーピングによる電子のエネルギー変化により急激に金属−絶縁体転移をする金属−絶縁体転移物質層と、
前記転移物質層にコンタクトさせられ、熱により融解されて前記転移物質層に導電性経路を形成する少なくとも２個の電極と、
を備えることを特徴とする金属−絶縁体転移を利用したメモリ素子。
【請求項２】
前記転移物質層は、酸素、炭素、半導体元素（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、転移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、並びに、低濃度の正孔が添加された酸化物半導体及び絶縁体のうち選択された少なくとも一つであることを特徴とする請求項１に記載の急激な金属−絶縁体転移を利用したメモリ素子。
【請求項３】
前記電極は、Ｌｉ、Ｂｅ、Ｃ、Ｎａ、Ｍｇ、Ａｌ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｃｓ、Ｂａ、Ｌａ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｉ、Ｐｂ、Ｂｉ、Ｐｏ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｔｈ、Ｕ、Ｎｐ、Ｐｕの金属、前記金属の化合物、並びに、前記金属及び前記化合物を含む酸化物のうち選択された少なくとも一つ以上の物質からなることを特徴とする請求項１に記載の急激な金属−絶縁体転移を利用したメモリ素子。
【請求項４】
前記電極は、相互に離隔して配置された二つの電極であることを特徴とする請求項１に記載の急激な金属−絶縁体転移を利用したメモリ素子。
【請求項５】
前記二つの電極のうち、一つの電極は、前記金属−絶縁体転移物質層の下面に配置され、他の電極は、前記金属−絶縁体物質層の上面に配置されていることを特徴とする請求項１に記載の急激な金属−絶縁体転移を利用したメモリ素子。
【請求項６】
電子間のエネルギー変化により急激に金属−絶縁体転移をする金属−絶縁体転移物質層を基板上に形成するステップと、
前記転移物質層にコンタクトする少なくとも２個の電極を形成するステップと、
前記電極に第１電圧を印加して前記電極を融解させて、前記転移物質層に導電性経路を形成するステップと、
を含むことを特徴とする急激な金属−絶縁体転移を利用したメモリ素子の動作方法。
【請求項７】
前記導電性経路を形成するステップ以後に、
前記転移物質層が絶縁体に転移するように第３電圧を前記電極に印加するステップをさらに含むことを特徴とする請求項６に記載の急激な金属−絶縁体転移を利用したメモリ素子の動作方法。
【請求項８】
前記第３電圧は、前記導電性経路における表面張力を低減して前記導電性経路を電気的に開放させることを特徴とする請求項７に記載の急激な金属−絶縁体転移を利用したメモリ素子の動作方法。
【請求項９】
前記導電性経路をなす前記電極は、前記転移物質層の多結晶の結晶粒界に侵入することを特徴とする請求項６に記載の急激な金属−絶縁体転移を利用したメモリ素子の動作方法。
【請求項１０】
前記導電性経路を形成するステップは、
前記電極に前記第１電圧を印加して前記電極のうち一つの電極を融解させるステップと、
前記第１電圧を印加し続けて、前記融解した電極を前記転移物質層に流すステップと、
前記第１電圧を印加し続けて、前記融解した電極を対向する前記電極と電気的に連結させるステップと、
を含むことを特徴とする請求項６に記載の急激な金属−絶縁体転移を利用したメモリ素子の動作方法。
【請求項１１】
前記メモリ素子は、前記第１電圧ではオフ状態を保持し、第２電圧ではオン状態を保持することを特徴とする請求項６に記載の急激な金属−絶縁体転移を利用したメモリ素子の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ素子及びその動作方法に係り、特に急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ  Ｔｒａｎｓｉｔｉｏｎ；ＭＩＴ）を利用したメモリ素子及びその動作方法に関する。
【背景技術】
【０００２】
メモリ素子の一つの事例として、結晶質と非結晶質との間の構造変化を伴った相転移を利用した相変化メモリ素子がある。相変化メモリ素子は、相変化物質を融解させるために高温が必要とされ、結晶化に長時間を要し、反復的なスイッチング動作の信頼性が低下する。なぜなら、相変化メモリ素子は、相変化物質の構造変化を利用するためである。
【０００３】
メモリ素子の他の事例として、物質の構造変化に伴う抵抗変化を利用する抵抗変化メモリ素子がある。抵抗変化メモリ素子は、米国特許第５，７６１，１１５号明細書（特許文献１）、米国特許第５，８９６，３１２号明細書（特許文献２）、米国特許第５，９１４，８９３号明細書（特許文献３）、米国特許第６，０８４，７９６号明細書（特許文献４）及び米国特許第６，６５３，１９３号明細書（特許文献５）並びにＳ．Ｓｅｏらの論文（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ，８５，ｐ５６５５，２００４）（非特許文献１）に公開されている。上記資料によれば、抵抗変化メモリ素子は、上記抵抗変化を起こす物質（以下、抵抗変化物質）内に存在する樹枝状結晶導体を利用するものである。即ち、抵抗変化物質に電圧を加えれば、樹枝状結晶導体が成長又は縮少して抵抗変化を誘発する。具体的には、抵抗変化物質に正の電圧を加えれば、樹枝状結晶導体が成長して電極間に導電性経路が形成されて、上記抵抗変化物質は、電気伝導度の高い状態である低抵抗状態になる。一方、負の電圧を加えれば、樹枝状結晶導体が縮小して上記導電性経路が縮小し、上記抵抗変化物質は、高抵抗状態に転換される。
【０００４】
他方、抵抗変化メモリ素子は、抵抗変化物質の構造変化を伴う。即ち、抵抗変化物質は、樹枝状結晶導体を含んで少なくとも二つの相が存在する不均一な物質である。また、抵抗変化メモリ素子は、樹枝状結晶導体が生成されていないか、その濃度が薄ければ、メモリの特性を具現化できないという短所がある。さらに、抵抗変化メモリ素子は、高抵抗状態で発熱が起きて長期的にメモリの特性を失う虞もある。
【０００５】
また、不揮発性相変化メモリ素子及び抵抗変化メモリ素子は構造変化を経るために、高速スイッチング素子には適していない。従って、構造変化を経ずに均一な薄膜を保持し、高速スイッチング動作の可能な新しい形態のメモリ素子が要求されている。
【特許文献１】米国特許第５，７６１，１１５号明細書
【特許文献２】米国特許第５，８９６，３１２号明細書
【特許文献３】米国特許第５，９１４，８９３号明細書
【特許文献４】米国特許第６，０８４，７９６号明細書
【特許文献５】米国特許第６，６５３，１９３号明細書
【非特許文献１】Ｓ．Ｓｅｏらの論文（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ，８５，ｐ５６５５，２００４）
【非特許文献２】Ｈ．Ｔ．Ｋｉｍらの論文（Ｎｅｗ  Ｊ．Ｐｈｙｓ．６（２００４）５２
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、構造変化を経ずに均一な薄膜を保持し、高速スイッチング動作の可能なメモリ素子を提供するところにある。
【０００７】
また、本発明が解決しようとする他の技術的課題は、上記メモリ素子の動作方法を提供するところにある。
【課題を解決するための手段】
【０００８】
上記技術的課題を達成するための本発明に係るメモリ素子は、基板と、前記基板上に位置し、ホールドーピングによる電子のエネルギー変化により急激に金属−絶縁体転移をする金属−絶縁体転移物質層と、前記転移物質層にコンタクトさせられ、熱により融解されて前記転移物質層に導電性経路を形成する少なくとも２個の電極と、を備える。
【０００９】
前記電極は単結晶又は多結晶であり、熱により容易に融解する融点を有する物質からなり得る。
【００１０】
本発明の実施例において、前記電極は、相互に離隔して配置された二つの電極を提示しており、二つの電極間の間隔は、前記導電性経路が十分に形成される程度であることが望ましい。
【００１１】
前記他の技術的課題を達成するための本発明に係るメモリ素子の動作方法は、先ず、ホールドーピングによる電子のエネルギー変化により急激に金属−絶縁体転移をする金属−絶縁体転移物質層を基板上に形成し、その後、熱により融解されて前記転移物質層に導電性経路を形成する少なくとも２個の電極を前記転移物質層にコンタクトさせ、前記電極に第１電圧を印加して前記電極を融解させて前記転移物質層上に導電性経路を形成し、前記電極に第２電圧を印加して前記金属−絶縁体転移物質層を金属状態に保持させる。ホールドーピングによる急激な金属−絶縁体転移についての内容は、Ｈ．Ｔ．Ｋｉｍらの論文（Ｎｅｗ  Ｊ．Ｐｈｙｓ．６（２００４）５２（非特許文献２）に説明されている。
【００１２】
前記導電性経路を形成するステップ以後に、前記転移物質層が絶縁体に転移するように第３電圧を前記電極に印加するステップをさらに備え得る。前記第３電圧は、前記導電性経路における表面張力を低減させて前記導電性経路を電気的に開放させることができる。
【００１３】
前記メモリ素子は、前記第１電圧ではオン状態を保持し、前記第２電圧ではオフ状態を保持し、前記第１電圧と前記第２電圧との差は、前記転移物質層の形状、使用された前記転移物質層の種類及び前記二つの電極間の間隔により決定され得る。
【発明の効果】
【００１４】
本発明に係るＭＩＴ転移を利用したメモリ素子及びその動作方法によれば、ＭＩＴ物質層を覆う導電性経路を利用してオン状態を定義することにより、構造変化を経ずに均一な薄膜を保持して高速スイッチング動作の可能なメモリ素子を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。後述する実施例は、様々な他の形態に変形することができ、本発明の範囲は、後述する実施例に限定されるものではない。本発明の実施例は、当業者に本発明をさらに完全に説明するために提供されるものである。実施例全体にわたって同じ参照符号は同じ構成要素を表す。
【００１６】
本発明の実施例は、急激な金属−絶縁体転移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ  Ｔｒａｎｓｉｔｉｏｎ；ＭＩＴ）物質層を利用して構造変化を伴わないメモリ素子を提供することである。構造変化を伴わなければ、高速のスイッチング動作ができて欠陥が発生する虞が大きく低減し、高品質のメモリ素子を作ることができる。ここで、ＭＩＴ物質層は、電子間のエネルギー変化により急激に絶縁体から金属に相転移する特徴を有する。具体的な例として、ＭＩＴ物質層は、束縛されて金属的な電子構造を有する絶縁体に正孔を注入すると、電子間のエネルギー変化により急激に金属に相転移する。ＭＩＴ物質層は、酸素、炭素、半導体元素（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、転移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、並びに、低濃度の正孔が添加された酸化物半導体及び絶縁体のうち選択された少なくとも一つを含むことができる。
【００１７】
図１は、本発明の実施例に適用された急激なＭＩＴ物質層の電圧（Ｖ）と電流（Ｉ）との関係を例示した図面である。
【００１８】
図１を参照すると、急激なＭＩＴ物質層は、絶縁体ａから金属ｃに急激に電気的特性が変化する臨界電圧ｂを有する。図示された例において、本発明に適用された急激なＭＩＴ物質層の臨界電圧ｂは、約４５Ｖである。具体的には、両端の電圧降下が０Ｖから約４５Ｖまではほとんど電流が流れない絶縁体ａであり、約４５Ｖより大きい電圧では金属状態ｃである。即ち、約４５Ｖで電流の不連続ジャンプが起きる。臨界電圧は、急激なＭＩＴ物質層を備える素子の構造及び使用された物質層種類によって変化し得る。
【００１９】
本発明に係る不揮発性メモリ素子は、図１を参照して説明したＭＩＴ物質層と、ＭＩＴ物質層の両端に配置され、熱により融解されてＭＩＴ物質層に導電性経路を形成する少なくとも２個の電極とを備える。以下、本発明の実施例は、上記ＭＩＴ物質層及び電極が配置されている状態を中心に区分されて説明される。
【第１実施例】
【００２０】
図２は、本発明の第１実施例に係るメモリ素子１００（以下、第１メモリ素子）を示す断面図であり、水平構造の２端子素子として具現化された例を図示する。
【００２１】
図２を参照すると、基板１０２上にＭＩＴ物質層１０６が形成されている。ここで、ＭＩＴ物質層１０６は、基板１０２の一部表面上にのみ配置され得る。また、基板１０２とＭＩＴ物質層１０６との間にバッファ層１０４をさらに配置することができる。バッファ層１０４は、基板１０２の全面に配置され得る。ＭＩＴ物質層１０６には、二つの電極、例えば、第１電極１０８と第２電極１１０とがコンタクトさせられている。
【００２２】
基板１０２は、特別な制限はないが、例えば、サファイア単結晶、シリコン、ガラス、水晶、化合物半導体及びプラスチック等の多様な物質を使用することができる。但し、ガラスやプラスチックの場合は反応温度の制限があり、プラスチックの場合にはフレキシブル基板として使用することができる。シリコン、ガラス及び水晶は、基板１０２に８インチ以上の直径が要求される条件で有利であり、このために絶縁膜上のシリコン（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ：ＳＯＩ）を使用してもよい。
【００２３】
バッファ層１０４は、ＭＩＴ物質層１０６の結晶性を改善して付着力を向上させるためのものである。このために、ＭＩＴ物質層１０６の格子定数と類似した値を有する結晶性薄膜を使用することが望ましい。例えば、バッファ層１０４は、酸化アルミニウム膜、高誘電膜、結晶性金属膜及びシリコン酸化膜のうち、少なくともいずれか一つの膜を使用することができる。ここで、酸化アルミニウム膜は、結晶性がある程度保持される程度であれば十分であり、シリコン酸化膜は、可能な限り薄く形成することが望ましい。特に、結晶性に優れた高誘電膜、例えば、ＴｉＯ２膜、ＺｒＯ２膜、Ｔａ２Ｏ５膜及びＨｆＯ２膜又はこれらの混合膜及び／又は結晶性金属膜を含む多層膜をバッファ層１０４として形成することができる。
【００２４】
二つの電極１０８、１１０は、導電性物質であれば、適用には制限がない。例えば、Ｌｉ、Ｂｅ、Ｃ、Ｎａ、Ｍｇ、Ａｌ、Ｋ、Ｃａ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｒｂ、Ｓｒ、Ｙ、Ｚｒ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｃｄ、Ｉｎ、Ｓｎ、Ｓｂ、Ｃｓ、Ｂａ、Ｌａ、Ｈｆ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｈｇ、Ｔｉ、Ｐｂ、Ｂｉ、Ｐｏ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｔｈ、Ｕ、Ｎｐ、Ｐｕの金属、前記金属の化合物、並びに、前記金属及び前記化合物を含む酸化物で形成された少なくとも１層であり得る。ここで、前記金属の化合物には、ＴｉＮ及びＷＮがあり、前記金属及び前記化合物を含む酸化物には、ＩＴＯ（Ｉｎ−Ｔｉｎ  Ｏｘｉｄｅ）及びＡＺＯ（Ａｌ−Ｚｉｎｃ  Ｏｘｉｄｅ）あるいはＺｎＯがある。
【００２５】
しかし、本発明に係る第１メモリ素子１００に適用する二つの電極１０８、１１０は、外部から印加される電圧により発生するジュール熱により融解しなければならない。これにより、二つの電極１０８、１１０は、上記ジュール熱により容易に融解することが望ましい。例えば、タングステン（Ｗ）は、本発明に係る第１メモリ素子の電極として使用するには融点が高い。ＭＩＴ物質層１０６の厚さは１０乃至１００００ｎｍが望ましい。二つの電極１０８、１１０に電圧を印加すると、電流は基板１０２に水平方向に流れる。電圧が印加されると、ＭＩＴ物質層１０６には、図１のようなＭＩＴが観察される。一方、ＭＩＴ物質層１０６の厚さの変化によって臨界電圧は変化し得る。
【００２６】
図３Ａ乃至図３Ｃは、本発明に係る第１メモリ素子１００の電圧によるＭＩＴ物質層１０６の表面状態の変化を平面的に示すＳＥＭ写真である。ここで、第１メモリ素子１００は、バッファ層１０４なしに、基板１０２はＡｌ２Ｏ３、ＭＩＴ物質層１０６はＶＯ２、電極１０８、１１０は積層されたＣｒ及びＣｕからなる水平構造の２端子素子を使用した。
【００２７】
図３Ａを参照すると、高い融解温度を有する二電極１０８、１１０に電圧が印加されるが、二電極１０８、１１０は所定間隔だけ離隔しており、それぞれＭＩＴ物質層１０６の両側面を覆っている。図３Ａから分かるように、ＭＩＴ物質層１０６の表面には何の変化も起きないことが示されている。即ち、ＭＩＴ物質層１０６は、絶縁状態を保持する。また、ＭＩＴ物質層１０６は、複数の結晶粒からなる多結晶であり得る。場合によって、ＭＩＴ物質層１０６は、単結晶であり得る。このように、何の変化も起きない状態を１次状態という。
【００２８】
図３Ｂを参照すると、低い融解温度を有する二つの電極１０８、１１０に一定の電圧が印加されると、二つの電極１０８、１１０のうち一つの電極、例えば、第２電極１１０の一部分１２０がジュール熱により融解する。これにより、本発明の第１実施例に適用された電極１０８、１１０は、上記ジュール熱により容易に融解する物質からなることが望ましい。融解した電極の一部分１２０は、ＭＩＴ物質層１０６の表面を覆いつつ、結晶粒間の結晶粒界に侵入する。もし、ＭＩＴ物質層１０６が単結晶であれば、融解した電極の一部分１２０は、露出させられたＭＩＴ物質層１０６の表面を覆うことができる。このように、電極の一部分が融解した状態を２次状態という。
【００２９】
図３Ｃを参照すると、二つの電極１０８、１１０に電場又は電流をさらに印加すると、図３Ｂで説明した第２電極１１０は、ジュール熱によりさらに融解して、ＭＩＴ物質層１０６の表面に沿って流れて第１電極１０８と連結された導電性経路１３０を形成する。即ち、導電性経路１３０は、第２電極１１０が融解して形成されたものである。導電性経路１３０をなす電極物質は、結晶粒間の結晶粒界に侵入する。結晶粒界に侵入した電極物質は、ＭＩＴ物質層１０６の電子状態を変化させて、ＭＩＴ物質層１０６を急激に金属状態に転移させる。例えば、上記電極物質は、ＭＩＴ物質層１０６に正孔を添加する。これにより、第１電極１０８と第２電極１１０とは電気的に連結され、ＭＩＴ物質層１０６は金属状態を保持する。ＭＩＴ物質層１０６が単結晶である場合には、ＭＩＴ物質層１０６の表面を覆う導電性経路１３０が多結晶の場合と同じ役割を担う。このように、二つの電極１０８、１１０が電気的に連結された状態を３次状態という。二つの電極１０８、１１０間の間隔は、導電性経路１３０を十分に形成する程度であればよい。
【００３０】
図４Ａは、本発明に係る第１メモリ素子１００における電圧（Ｖ）と電流（Ｉ）との関係を示す図面であり、図４Ｂは、図４Ａのａ部分を拡大した図面である。ここで、図４Ａ及び図４Ｂにおいて、□は１次状態、○は２次状態、そして△及び▽は３次状態を表す。図４Ａ及び図４Ｂにおける電圧と電流との関係は、図３Ａ乃至図３Ｃを参照して説明した第１メモリ素子と同じ傾向を示す。また、上記図面は、バッファ層（図２の１０４）が基板１０２とＭＩＴ物質層１０６との間に挿入されていない状態で測定したものである。
【００３１】
図４Ａ及び図４Ｂを参照すると、１次状態（□）のＶ−Ｉ曲線１４０でのＭＩＴ物質層１０６は、約２８．５Ｖの臨界電圧で急激に絶縁体から金属に転移する。約２８．５Ｖの臨界電圧は、本発明に係る第１メモリ素子１００では高抵抗状態と定義され、これはオフ状態とみなされる。即ち、電圧を印加した直後のＶ−Ｉ曲線１４０ａでＭＩＴ物質層１０６は絶縁体である。
【００３２】
２次状態（○）のＶ−Ｉ曲線１４２でのＭＩＴ物質層１０６は、約２６Ｖの臨界電圧において急激に絶縁体から金属に転移する。約２６Ｖの臨界電圧は、本発明に係る第１メモリ素子１００では１次状態と同じく高抵抗状態と定義され、これはオフ状態とみなされる。即ち、図４Ｂにおいて電圧を印加した直後のＶ−Ｉ曲線１４２ａでＭＩＴ物質層１０６は、部分的に融解した電極物質（図３Ｂの１２０）で覆われた部分を除いては絶縁体である。このとき、二つの電極１０８、１１０は電気的に連結されていないため、まだオフ状態を保持する。
【００３３】
３次状態（△及び▽）のＶ−Ｉ曲線１４４におけるＭＩＴ物質層１０６は、約６Ｖの臨界電圧において急激に絶縁体から金属に転移する。約６Ｖの臨界電圧は、本発明に係る第１メモリ素子１００では低抵抗状態に定義され、これはオン状態とみなされる。即ち、電圧を印加した直後のＶ−Ｉ曲線１４４ａから分かるように、ＭＩＴ物質層１０６は、１次又は２次状態に比べて高い電流値を有し、これによりＭＩＴ物質層１０６上に導電性経路（図３Ｃの１３０）が形成されていることが分かる。
【００３４】
一方、２次状態のオフ状態を定義する電圧約２６Ｖと、３次状態でオン状態を定義する電圧約６Ｖとの差である約２０Ｖは、本発明に係る第１メモリ素子のメモリ単位になり得る。ここで、上記メモリ単位は、ＭＩＴ物質層１０６の形状、使用された物質層１０６の種類及び二つの電極１０８、１１０の間隔等により変化し得る。
【００３５】
さらに、導電性経路１３０は、ＭＩＴ物質層１０６に例えば正孔を注入して、１次又は２次状態に比べて相対的に低い臨界電圧で急激な絶縁体−金属転移を起こす。オン状態を保持し続ければ、第１メモリ素子１００は不揮発性状態である。従って、本発明に係る第１メモリ素子１００は、不揮発性メモリ素子として応用され得る。一方、先立って二つの電極１０８、１１０に印加された電圧の逆の電圧を印加するか、ＭＩＴ物質層の金属状態が破壊される程度まで電圧を印加すると、第１メモリ素子１００は、再び高抵抗状態のオフ状態に復帰することができる。これは、ＭＩＴ物質層１０６が絶縁体に転移され、導電性経路１３０が破壊されたことを意味する。オフ状態の回復は、図５を参照して説明する。
【００３６】
図５は、第１メモリ素子１００の３次状態において測定した電圧（Ｖ）と電流（Ｉ）との関係を示す図面である。ここで、○は３次状態を表す。このとき、第１メモリ素子１００は、基板１０２はＡｌ２Ｏ３、ＭＩＴ物質層１０６はＶＯ２、電極１０８、１１０は積層されたＣｒ及びＣｕからなる水平構造の２端子素子を使用した。
【００３７】
図５を参照すると、３次状態（○）のＶ−Ｉ曲線でのＭＩＴ物質層１０６は、約６．５Ｖの臨界電圧で急激に絶縁体から金属に転移する。約６．５Ｖの臨界電圧は、本発明に係る第１メモリ素子１００では低抵抗状態と定義され、これはオン状態とみなされる。
【００３８】
二つの電極１０８、１１０に印加された電圧が増加するにつれて、ＭＩＴ物質層１０６は、次のような過程による電流の変化を示す。約６．５Ｖで急激な絶縁体−金属転移現象が発生する。即ち、ＭＩＴ物質層１０６は、部分的に金属状態に転移される。臨界電圧である約６．５Ｖにおいて、不連続ジャンプ１５２が起こる。不連続ジャンプは、ＭＩＴ物質層１０６上に導電性経路１３０が形成されて、ＭＩＴ物質層１０６が３次状態に変換されたことを意味する。即ち、第１メモリ素子１００は、不揮発性状態に転換されている。
【００３９】
印加電圧が臨界電圧を超えて増加すると、ＭＩＴ物質層１０６は、金属の特徴であるオームの法則によって抵抗値が線形的に変化する。即ち、臨界電圧を通過すると、ＭＩＴ物質層１０６は、二つの電極が電気的に連結されたオン状態となる。一方、約１０ｍＡの電流は、非常に高い電流密度である約１×１０６Ａ／ｃｍ２に相当する。電流を増加させ続けると、約１１ｍＡレベル１５６において急激に電流は減少して絶縁状態１５８になる。即ち、電流が約１１ｍＡレベル１５６より大きくなれば、金属状態から絶縁状態に転移されることを示している。このとき、増加させられたジュール熱は、表面張力を低減する方向に導電性経路１３０を融解させて、導電性経路１３０を電気的に開放させる。例えば、ＭＩＴ物質層１０６上に存在する導電性経路１３０は融解されて滴状になって互いに分離される。
【００４０】
本発明に係る第１メモリ素子は、従来の相変化メモリ素子や抵抗変化メモリ素子とは根本的に異なる。具体的には、本発明に係る第１メモリ素子は、電極を融解させてＭＩＴ物質層の表面を覆ってＭＩＴ物質層に正孔を添加することによって、オン状態を誘導するものである。これにより、ＭＩＴ物質層の構造変化は伴わない。
【００４１】
これに対し、相変化メモリ素子は過電流による熱によって高低抗の晶質状態である相変化物質を融解させて低抵抗の非晶質状態に変化させた後、急冷して低抵抗の非晶質状態を保持するものである。抵抗変化メモリ素子は、抵抗変化物質を形成する時に樹枝状結晶体を存在させ、正（＋）の電圧で樹枝状結晶体を成長させて低抵抗状態を保持させるものである。相変化メモリ素子と抵抗変化メモリ素子とはいずれも構造変化を伴う。
【００４２】
一方、本発明に係る第１メモリ素子を一つの単位として複数の第１メモリ素子が集積された形態の集積回路を製作することができる。このとき、集積回路の集積度を高めるために、ＭＩＴ物質層１０６の大きさを小さくすることが望ましい。従って、ＭＩＴ物質層１０６は、集積度を向上させるために有利である。
【第２実施例】
【００４３】
図６は、本発明の第２実施例に係るメモリ素子２００（以下、第２メモリ素子）を示す断面図であり、垂直構造の２端子素子として具現化された例を図示する。ここで、第２メモリ素子２００は、基板２０２はＳｉ、バッファ層２０４はＳｉＯ２、ＭＩＴ物質層２０８はＺｒＯ２、電極２０６、２１０は積層されたＣｒ及びＣｕからなる垂直構造の２端子素子を使用している。
【００４４】
図６を参照すると、基板２０２上に第１電極２０６、ＭＩＴ物質層２０８及び第２電極２１０が順次に積層された構造を有する。即ち、二つの電極のうち、第１電極２０６、例えば、ソース電極は、ＭＩＴ物質層２０８の下面に配置されており、二つの電極のうち、第２電極２１０、例えば、ドレイン電極はＭＩＴ物質層２０８の上面に配置されている。また、基板２０２と第１電極２０６との間にバッファ層２０４をさらに配置することができる。二つの電極２０６、２１０間の間隔、即ち、ＭＩＴ物質層２０８の厚さは、ＭＩＴ物質層２０８内に第１メモリ素子について説明した導電性経路を十分に形成することができる程度であればよい。但し、本発明に係る第２メモリ素子２００に使用されるＭＩＴ物質層２０８は、多結晶であることが望ましい。
【００４５】
上記第２メモリ素子２００の動作は、ＭＩＴ物質層２０８が金属に転移されて流れる電流の方向が基板２０２に垂直方向という点を除いては、第１メモリ素子１００の動作と同一である。第１電極２０６、ＭＩＴ物質層２０８及び第２電極２１０の積層順序を除いては、その製造方法も前述した第１メモリ素子１００の製造方法と同一である。但し、第２メモリ素子は、第１メモリ素子と異なる形態で製作することができる可能性を提示し、これにより本発明に係るメモリ素子は、上記第１メモリ素子や第２メモリ素子に限定されずに多様に変形された形態で製造することができる。
【００４６】
図７は、本発明に係る第２メモリ素子２００における電圧（Ｖ）と電流（Ｉ）との関係を示す図面である。第１実施例で説明した３次状態において、●は第１回測定、○は第２回測定におけるＶ−Ｉ関係を表す。
【００４７】
図７を参照すると、第１回測定（●）では、約６．０Ｖの臨界電圧において急激なＭＩＴを示している。第２回測定（○）では、第１電極２０６及び第２電極２１０に印加する電圧のサイズが増加するにつれて、非常に大きい電流が流れる現象２２２と再び急激に電流が減少する現象２２４とを示す。これは、第１実施例による第１メモリ素子１００の動作と一致する。
【００４８】
＜実験例＞
本発明の実験例では、基板１０２はＡｌ２Ｏ３、ＭＩＴ物質層１０６は低濃度の正孔が添加されたｐ型ＧａＡｓ、電極１０８、１１０は積層されたＣｒ及びＣｕからなる水平構造の２端子素子を使用した。
【００４９】
図８Ａは、電圧が印加されていない時（Ａ）のＭＩＴ物質層に対するマイクロＸ線回折紋についての写真である。
【００５０】
図８Ｂは、臨界電圧を超える電圧印加時におけるＭＩＴ物質層に対するマイクロＸ線回折紋についての写真である。
【００５１】
図８Ａ及び図８Ｂを参照すると、ＭＩＴ物質層についての写真は同じ回折紋を示すが、これは、ＭＩＴ物質が同じ構造であるということを意味する。即ち、金属−絶縁体転移が起きた臨界電圧前後にＭＩＴ物質層の構造は変化していない。ＭＩＴ物質層の構造変化が伴わなければ高速スイッチング動作が可能であり、ＭＩＴ物質層に欠陥が発生する可能性がほとんどないので、高品質のメモリ素子を製造することができる。
【００５２】
以上、本発明の望ましい実施例を挙げて詳細に説明したが、本発明は、上記実施例に限定されず、本発明の技術的思想の範囲内で当業者によって様々な変形が可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明に適用された急激なＭＩＴ物質層の電圧（Ｖ）と電流（Ｉ）との関係を例示した図面である。
【図２】本発明に係る第１メモリ素子を示す断面図であり、水平構造の２端子素子として具現化された例を示す図面である。
【図３Ａ】本発明に係る第１メモリ素子の電圧によるＭＩＴ物質層の表面状態の変化を平面的に示すＳＥＭ写真である。
【図３Ｂ】本発明に係る第１メモリ素子の電圧によるＭＩＴ物質層の表面状態の変化を平面的に示すＳＥＭ写真である。
【図３Ｃ】本発明に係る第１メモリ素子の電圧によるＭＩＴ物質層の表面状態の変化を平面的に示すＳＥＭ写真である。
【図４Ａ】本発明に係る第１メモリ素子における電圧（Ｖ）と電流（Ｉ）との関係を示す図面である。
【図４Ｂ】図４Ａのａ部分を拡大した図面である。
【図５】本発明に係る第１メモリ素子において基板とＭＩＴ物質層及び電極との間にバッファ層がさらに形成された状態で測定した電圧（Ｖ）と電流（Ｉ）との関係を示す図面である。
【図６】本発明の第２実施例に係る第２メモリ素子を示す断面図であり、垂直構造の２端子素子として具現化された例を図示する。
【図７】本発明に係る第２メモリ素子における電圧（Ｖ）と電流（Ｉ）との関係を示す図面である。
【図８Ａ】電圧が印加されていない時のＭＩＴ物質層に対するマイクロＸ線回折紋についての写真である。
【図８Ｂ】臨界電圧を超える電圧印加時のＭＩＴ物質層に対するマイクロＸ線回折紋についての写真である。
【図１】
2009500844.tif 000003
【図２】
2009500844.tif 000004
【図３Ａ】
2009500844.tif 000005
【図３Ｂ】
2009500844.tif 000006
【図３Ｃ】
2009500844.tif 000007
【図４Ａ】
2009500844.tif 000008
【図４Ｂ】
2009500844.tif 000009
【図５】
2009500844.tif 000010
【図６】
2009500844.tif 000011
【図７】
2009500844.tif 000012
【図８Ａ】
2009500844.tif 000013
【図８Ｂ】
2009500844.tif 000014
【国際調査報告】
2009500844.tif 000015
2009500844.tif 000016