(57)【要約】  液晶ディスプレイ装置用の能動マトリックスは、行と列の交差するネットワーク内に配置された画素電極を含む。各画素電極に関連して、前記画素電極（ＥＰｉ，ｊ）と、関連する列（ｃｏｌｊ）との間に接続された第一スイッチング素子（Ｔ）を含む、電子制御装置が備えられ、前記スイッチング素子（Ｔ）の制御電極（ｇ）は関連する行（ｒｉ）に接続される。制御装置は前記画素電極（ＥＰｉ，ｊ）に接続された第二スイッチング素子（Ｔ’）を含む前記画素電極用の初期化回路を備え、その制御電極（ｇ’）はネットワークの前の行（ｒｉ−１）に接続される。  能動マトリックスの双安定ネマチックディスプレイに適用され得る。
2009503595.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレイ装置用の能動マトリックスであって、行と列の交差するネットワーク内に配置された画素電極を備え、そして各画素電極と関連し、電子制御装置が前記画素電極（ＥＰｉ，ｊ）と、関連する列（Ｃｏｌｊ）との間に接続された第一スイッチング素子（Ｔ）を備え、前記第一スイッチング素子（Ｔ）の制御電極（ｇ）が関連する行（ｒｉ）に接続され、前記制御装置がリセットバス及び、前記画素電極（ＥＰｉ，ｊ）と前記リセットバスとの間に接続された第二スイッチング素子（Ｔ’）を備える前記画素電極を初期化するための回路を含み、その制御電極（ｇ’）が前記ネットワークの前の行（ｒｉ−１）に接続される能動マトリックス。
【請求項２】
前記電子制御装置の前記第一及び第二のスイッチング素子がトランジスタである、請求項１に記載の能動マトリックス。
【請求項３】
前記リセットバスが特定の電力供給バス（リセット）である、請求項１あるいは２に記載の能動マトリックス。
【請求項４】
前記電力供給バスが、列に平行、又は行に平行に配置された複数の導体を含む、請求項３に記載の能動マトリックス。
【請求項５】
前記電力供給バスが、少なくとも一つの絶縁層により前記画素電極から隔てられた層に形成される、前記マトリックスの透明又は不透明な機能導電層（Ｆ）である、請求項３に記載の能動マトリックス。
【請求項６】
前記マトリックスのランクｉの各行（ｒｉ）に対して、前記行の画素電極の行（Ｒｉ）の下に埋められ、前の行（ｒｉ−１）に接続された導電性のバス（Ｂｉ）を備え、前記バスが、前記ランクｉの行の各々の画素電極と共に記憶容量を形成し、
前記導電性のバスがリセットバスを形成し、そして各画素電極（ＥＰｉ，ｊ）に関連する初期化回路の前記第二スイッチング素子（Ｔ’）が、前記電極と共に記憶容量を形成する前記導電性のバス（Ｂｉ）を含み、前記容量の端子が前記画素電極に接続され、前記容量の別の端子が前記導電性のバスにより形成され、そして前記の前の行に接続されるタイプの、請求項１に記載の能動マトリックス。
【請求項７】
前記第二スイッチング素子がダイオード（Ｄ）である、請求項１に記載の能動マトリックス。
【請求項８】
前記ダイオードがトランジスタ、一つの伝導電極、前記ゲート（ｇ’）に接続されたドレイン（ｄ’）又はソース（ｓ）により形成され、その他の伝導電極が前記画素電極（ＥＰｉ，ｊ）に接続される、請求項７に記載の能動マトリックス。
【請求項９】
各画素電極（ＥＰｉ，ｊ）の接地回路もまた含む、請求項１〜８のいずれか一項に記載の能動マトリックス。
【請求項１０】
前記接地回路が、前記画素電極（ＥＰｉ，ｊ）と前記機能層との間に接続されたスイッチング素子（Ｔ’’）を備え、その制御電極（ｇ’’）が前記マトリックス内の次の行（ｒｉ＋１）に接続され、前記機能層が接地される、導電機能層（Ｆ）を含むタイプの請求項９に記載の能動マトリックス。
【請求項１１】
前記接地回路が、前記行が選択されていないときに前記画素電極の放電を確実にすることができる、各画素電極（ＥＰｉ，ｊ）と関連する行（ｒｉ）との間の浮遊結合容量（Ｃｐｉｘｅｌ／ｒｉ）により形成される、請求項９に記載の能動マトリックス。
【請求項１２】
各画素電極の前記制御装置の前記第一スイッチング素子（Ｔ）及び／又は前記第二スイッチング素子（Ｔ’）が多結晶、単結晶、多形性、又は有機トランジスタである、請求項９に記載の能動マトリックス。
【請求項１３】
前記接地回路が液晶を含む空洞内にスペーサ（ｅ）を備え、前記スペーサ（ｅ）が各画素電極と対電極ＣＥとの間で各画素電極に置かれ、幾らかの行の時間にわたり前記画素電極を放電することができる漏れ電流を有する、請求項９に記載の能動マトリックスを備えた液晶ディスプレイ。
【請求項１４】
各画素電極（ＥＰｉ，ｊ）と関連する前記制御回路を制御可能な行ドライバ（３）及び列ドライバ（４）を備え、前記第一スイッチング素子（Ｔ）が、前記画素電極（ＥＰｉ，ｊ）上に表示されるべきグレーレベルに対応する電圧レベル（ＶＤｉ）を加えるために、前記行（ｒｉ）のアドレス指定時間（ｔｌｉ）において前記行ドライバにより駆動され、前記電圧レベルが前記行ドライバ（４）により前記アドレス指定時間（ｔｌｉ）において関連する列に加えられ、前記第二スイッチング素子（Ｔ’）が、初期化電圧レベル（Ｖｒｅｓｅｔ）を加えるために前の行（ｒｉ−１）のアドレス指定時間（ｔｌｉ−１）において前記行ドライバにより駆動される、請求項１〜８のいずれか一項に記載の能動マトリックスを備えた液晶ディスプレイ。
【請求項１５】
各画素電極（ＥＰｉ，ｊ）と関連する前記制御回路を制御可能な行ドライバ（３）及び列ドライバ（４）を備え、前記第一スイッチング素子が、前記画素電極（ＥＰｉ，ｊ）上に表示されるべきグレーレベルに対応する電圧レベル（ＶＤｉ）を加えるために、前記行（ｒｉ）のアドレス指定時間（ｔｌｉ）において前記行ドライバにより駆動され、前記電圧レベルが前記行ドライバ（４）により前記アドレス指定時間（ｔｌｉ）において前記関連する列に加えられ、前記第二スイッチング素子が、初期化電圧レベル（Ｖｒｅｓｅｔ）を加えるために前の行（ｒｉ−１）のアドレス指定時間（ｔｌｉ−１）において前記行ドライバにより駆動され、そして前記列ドライバ（４）が、依然として選択されている行の各アドレス指定時間の最後に全ての列を接地に引き込む、請求項９と組み合わされた請求項１〜８のいずれか一項に記載の能動マトリックスを備えた液晶ディスプレイ。
【請求項１６】
請求項９〜１２のいずれか一項に記載の能動マトリックスを備えた、請求項１４に記載のディスプレイ。
【請求項１７】
双安定ネマチックタイプの、請求項１３〜１６のいずれか一項に記載のディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶ディスプレイ装置用の能動マトリックスに関する。
【０００２】
本発明は特に、通常ＢｉＮｅｍ（登録商標）装置と呼ばれる双安定ネマチック液晶ディスプレイ装置に適用される。以下の説明において、双安定ネマチックディスプレイという用語が用いられるであろう。双安定ネマチックディスプレイは様々な用途において使用され、更にとりわけ、いわゆるローミング用途に用いられる。これらのほんの少しの例は携帯電話又は携帯情報端末（ＰＤＡ）のようなポケット・コンピュータ、或いは電子ブックまでも含む。
【背景技術】
【０００３】
これらの双安定ネマチックディスプレイは、画像リフレッシュを必要としないという特に興味深い特性を有し、これは電力消費が最小限に保たれねばならない、これら全てのローミング用途のために非常に好ましい。それらは行の数に関係なく高画質を提供する。
【０００４】
これらの双安定ネマチックディスプレイは通常、いわゆる受動マトリックスを含む。各画素は行信号及び列信号により直接制御される。受動マトリックスの欠点は、画像が表示される間、行の画素が行の各々の画素に加えられる全ての信号を「見る」ことである。これは大きな画面に対するこの技術の使用に問題を生じる。更に、切り替えが遅く、それはこの技術をビデオ用途に対して使用不可能にする。
【０００５】
従って、これらの受動マトリックスディスプレイは画像の変化が少ないか遅く、そして小さいサイズの用途、典型的には電子ブックタイプの用途にとりわけ適している。
【０００６】
これら様々な理由のため、そのようなディスプレイで能動マトリックスを使用するための努力がなされて来た。用語「能動マトリックス」はアドレス指定が各画素電極と関連するスイッチングデバイスを含む、画素電極のマトリックス構造を意味するために使用される。画素がアドレス指定されない場合、関連するスイッチングデバイスは（浮遊容量による結合の問題とは別に）画素電極を列信号及び行信号から切り離す。
【０００７】
スイッチングデバイスはダイオード又はトランジスタであり得る。それはアモルファスシリコン（ａ−Ｓｉ）の薄膜を用いる標準のＴＦＴ（薄膜トランジスタ）タイプのトランジスタであることが有利である。実際、これらのトランジスタはゼロ又は非常に小さい漏れ電流を有する点で、多結晶シリコントランジスタよりも利点を持ち、それはＴＮタイプ画素において情報を維持することに関して、非常に重要な特性である。
【０００８】
能動マトリックスは画素電極を備え、スイッチングデバイス及び行と列の導体は第一の基板上に作られる。
【０００９】
ディスプレイは能動マトリックスに加えて、全ての画素に共通で対電極とも呼ばれる別の画素電極を形成する、第二の基板を備える。第二の基板は空洞が能動マトリックスの上端部と第二の基板との間に形成されるように配置される。空洞は計画された技術に依存する成分と分子の向きを有する液晶で充填される。画素電極及び対電極は次に画素の静電容量の二つの極板を形成し、情報を記憶するために用いられる双安定材料は二つの極板の間にある。
【００１０】
双安定ネマチック及び能動マトリックスのタイプの液晶ディスプレイは、「高度化された双安定ネマチック液晶ディスプレイの方法及び素子」（“Ｐｒｏｃｅｄｅ  ｅｔ  ｄｉｓｐｏｓｉｔｉｆ  ｐｅｒｆｅｃｔｉｏｎｎｅｓ  ｄ’ａｆｆｉｃｈａｇｅ  ａ  ｃｒｉｓｔａｌ  ｌｉｑｕｉｄｅ  ｎｅｍａｔｉｑｕｅ  ｂｉｓｔａｂｌｅ”（Ｓｏｐｈｉｓｔｉｃａｔｅｄ  ｂｉｓｔａｂｌｅ  ｎｅｍａｔｉｃ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ  ｍｅｔｈｏｄ  ａｎｄ  ｄｅｖｉｃｅ））の題名で、第０２  １４８０６号の下に登録され、ネムオプティック（Ｎｅｍｏｐｔｉｃ）社により出願された、仏国特許出願に記述されている。ＡＭＬＣＤ（能動マトリックス液晶ディスプレイ）タイプの（画面）ディスプレイが得られる。
【００１１】
上記の用途において記述されている双安定ネマチックディスプレイ用の能動マトリックス構造は、図式的に図１に例示されている。
【００１２】
能動マトリックスの構造Ｍは、通常はｍ行ｒ１，ｒ２，．．．ｒｍ、及びｐ列ｃｏｌ１，ｃｏｌ２，．．．ｃｏｌｐのネットワークに配置されているｍ＊ｐ組（画素電極１、トランジスタ２）を含む。
【００１３】
各画素電極１と関連するトランジスタ２は、画面の対応する画素が行導体及び列導体によって個々にアドレス指定されることを可能にする。
【００１４】
以下の説明において、用語「行」又は「列」は電気的な感覚での導体を意味し、或いはマトリックス配置の感覚での行又は列を意味する。
【００１５】
各電極１に関連するトランジスタ２はスイッチング素子として働く。オン状態に切り替えられたとき、それは決定された電圧レベルが画素電極に加えられることを可能にし、対応するグレーレベルを画面の画素上に表示出来るようにする。オフ又はブロックされた状態に切り替えられたとき、（浮遊容量による結合とは別に）それは画素電極を残りのマトリックスから切り離す。トランジスタはドレインｄ及びソースｓと呼ばれる二つの伝導電極及び一つのゲート電極ｇを備え、それらを通じてトランジスタの「オン」又は「オフ」状態が制御される。
【００１６】
より具体的には、トランジスタは通常次のようにマトリックス構造において接続される。伝導電極、例えばドレインｄは画素電極に接続される。トランジスタのゲートｇは関連する行に加えられる行選択信号により制御される。トランジスタのもう一つの伝導電極、例としてソースｓは関連する列に接続される。
【００１７】
従って、一つの同じ行の全てのトランジスタのゲートは、すべてその行に接続され、一方で一つの同じ列の全てのトランジスタのソースは、すべてその列に接続される。トランジスタが「オン」にセットされたとき、それはソースｓと関連する列によって加えられる電圧をドレインｄに切り替える。従って、画素電極１は表示されるべきビデオデータ項目（グレーレベル）に対応する電圧レベルまで充電される。
【００１８】
画素電極１は周辺のアドレス指定回路により、それらの関連するトランジスタ２を通じて各々制御される。これらのアドレス指定回路は一般的に、より簡単には以下に続く説明において行ドライバと呼ばれる行制御回路３と、より簡単には以下に続く説明において列ドライバと呼ばれる列制御回路４とを含む。行制御回路３はある時間枠にわたり順次に行を選択するために、行に対して連続的に複数の電圧レベルを加える。各行の時間において、列の制御回路４は選択された行の各画素における与えられたグレーレベルを表示するために、適切な電圧レベルを列に加える。
【００１９】
双安定ネマチック画面の画素の制御は、画素の二つの安定した状態の間の切り替えが速い必要がある場合に、高い電圧の使用を前提とする。これら二つの安定した状態は、一様なテクスチャ及びねじれたテクスチャの二つの異なるテクスチャに相当する。それらは、液晶で充填された空洞を形成する基板（又はウェーハ）の各々の面で異なる分子の方向の層に関連する、液晶の適切な組成からもたらされる。
【００２０】
一様なテクスチャとは画素の厚さの中で、０°に近い小さなねじれ角度により定義される。ねじれたテクスチャとは画素の厚さの中で、１８０°に近い大きなねじれ角度により定義される。
【００２１】
これらの二つのテクスチャは、各ウェーハにおける一つの固着が液晶を含む空洞を形成し、各々がそのために適切な異なる方向の層でコーティングされている、二つの分子固着点の存在により特徴付けられる。一つの固着点は非常に強く、電界の付加によって殆ど影響されない。もう一つの固着点は弱い。この弱い固着は強い電界が加えられるときに破壊され得る。従って、一つの安定した状態からもう一つの状態に切り替える唯一の方法は、その効果が弱い固着点を破壊する、電気パルスの形のエネルギーを加えることである。そのとき、パルスの形によって、分子は画素の厚さの中で一つ又は二つの安定した状態に組織化される。この技術のより包括的な詳細及びその原理は、イワン・Ｎ．ドゾブら（Ｉｖａｎ  Ｎ．Ｄｏｚｏｖ  ｅｔ  ａｌ．）による次の出版物、「結合した表面固着の破壊に基づく高速双安定ネマチックディスプレイ（Ｆａｓｔ  ｂｉｓｔａｂｌｅ  ｎｅｍａｔｉｃ  ｄｉｓｐｌａｙ  ｆｒｏｍ  ｃｏｕｐｌｅｄ  ｓｕｒｆａｃｅ  ａｎｃｈｏｒｉｎｇ  ｂｒｅａｋｉｎｇ）」、ＳＰＩＥ  プロシーディングス（ＳＰＩＥ  Ｐｒｏｃｅｅｄｉｎｇｓ）  ３０１５巻、６１〜６９頁（０−８１９４−２４２６−９、  ２１４頁、１９９７年発行）及び、「標準製作設備により作られる、Ｂｉｎｅｍ（登録商標）技術を用いた超低出力の明るい反射ディスプレイ（Ｕｌｔｒａ  ｌｏｗ  ｐｏｗｅｒ  ｂｒｉｇｈｔ  ｒｅｆｌｅｃｔｉｖｅ  ｄｉｓｐｌａｙｓ  ｕｓｉｎｇ  Ｂｉｎｅｍ（登録商標）  ｔｅｃｈｎｏｌｏｇｙ  ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｓｔａｎｄａｒｄ  ｍａｎｕｆａｃｔｕｒｉｎｇ  ｅｑｕｉｐｍｅｎｔ）」、技術論文のＳＩＤシンポジウム・ダイジェスト（ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ）−−２００２年５月−−３３巻、第一版、３０〜３３頁において見出すことが出来る。
【００２２】
従って、画素の端子に加えられる電界の形は、テクスチャの「リセット」段階に等価な高い電界値で固着を破壊するステップの後に、二つのテクスチャの一つ又はもう一つを選択する方法を提供する。このリセット段階は、決定された破壊電圧レベル及び加圧時間により特徴付けられる。
【００２３】
後に続く書き込み段階において、一つ又はもう一つのテクスチャは加えられる電気パルスの形に従って得られる。実際に、一つ又はもう一つの安定した状態への切り替えは、電気パルスの下降する縁の形状によって得られる。
−均一なテクスチャＵは、例えば弾力的な緩和挙動を助ける、破壊電圧レベルからの段階的な形状又はアナログの下降する電圧勾配による、ゆっくりした下降の縁を有する切り替えによって得られる。この弾力的な緩和プロセスは、分子をねじれ角度を伴わずそれ自体を平行に配置するように導き、一様なテクスチャＵをもたらす。画素はディスプレイ上で黒として現れる。
−ねじれたテクスチャＴは、「バックフロー（ｂａｃｋｆｌｏｗ）」として知られる分子の方向変化の動的なプロセスを助ける、破壊電圧レベルからの急峻な下降の縁を有する切り替えによって得られる。画素の液晶分子の強い流体力学的な流れは、分子の弱い固着における破壊及び、およそ１８０°のねじれ角度を有する分子の組織をもたらす。画素はディスプレイ上で白として現れる。
【００２４】
最先端技術によれば、表示されるべきグレーレベルによる可変の比率において、画素の厚さの中で双方のテクスチャの共存に導く中間的な縁を有する切り替えによる、混合したテクスチャに対応するグレーレベルを如何にして表示するかもまた知られている。
【００２５】
双安定ネマチックディスプレイにおけるグレーレベルの表示制御信号ＳＤ（Ｐ１，Ｐ２）を図２に示す。そのような信号は特に上記の仏国特許出願（ＦＲ０２  １４８０６号）に記述されている。これは各行の時間の間にマトリックスの列に加えられる二つのステージＰ１及びＰ２を有する信号である。第一ステージＰ１は固着破壊段階に相当する。それは期間τ１及び決定された電圧レベルＶＰ１により特徴付けられる。この電圧レベルは実際に加圧時間τ１に従って、技術のために定義された破壊電圧以上になるように選択される。
【００２６】
第二ステージＰ２は新たなテクスチャの表示段階（又は書き込み段階）に相当する。それは期間τ２及び、固着破壊電圧ＶＰ１よりも小さい電圧レベルＶＰ２により特徴付けられる。従って、各列において、信号ＳＣの形は表示されるべきデータに依存する。
【００２７】
合計τ１＋τ２は表示の行の時間、すなわちマトリックスの選択された行の画素における新たな表示データを表示するために必要な時間を与える。
【００２８】
第一ステージＰ１と第二ステージＰ２との間の段差（又は高さ）は、得られるべきテクスチャに依存する。
【００２９】
一様なテクスチャＵを得るために必要な、ゆっくりと下降する縁は、従ってより低い第二の、しかし第一ステージから余り遠過ぎないステージＰ２を選択することによって得られる。
【００３０】
ねじれたテクスチャＴを得るために必要な、急峻に下降する縁は、更に離れたそれゆえ前の場合よりも低い第二ステージＰ２を選択することによって得られる。
【００３１】
ＶＰ１は第一ステージＰ１の電圧レベルを表わすために用いられ、そしてＶＰ２は得られるべきテクスチャに依存する、期間τ２の第二ステージＰ２の可変電圧レベルを表わすために用いられる。一様なテクスチャＵ（黒の表示）を制御するため、ＶＰ２＝ＶＵ＜ＶＰ１であり、ねじれたテクスチャＴ（白の表示）を制御するため、ＶＰ２＝ＶＴ＜ＶＵ＜ＶＰ１であり、そしてＶＰ２は二つのテクスチャＵ及びＴが共存する（グレーレベル表示）混合したテクスチャＭ（Ｕ，Ｔ）ｉを制御するため、ＶＴとＶＵの間の中間値ＶＭｉに等しい（ＶＴ＜ＶＭｉ＜ＶＵ＜ＶＰ１）。
【００３２】
電圧ＶＰ２は従ってＶＵとＶＴの値の間であらゆる値をとることができ、これは技術の特徴である。例示されている例では、ＶＰ２＝ＶＭ１に対し、一様なテクスチャＵにおいて一部のねじれたテクスチャＴが現れる。その結果は決定されたグレーレベルに相当する混合のテクスチャＭ（Ｕ，Ｔ）１である。ＶＰ２＝ＶＭ２＜ＶＭ１に対して、ねじれたテクスチャＴの割合がより大きくなる。その結果は前よりも明るい、決定されたグレーレベルに相当する混合のテクスチャＭ（Ｕ，Ｔ）２である。
【００３３】
従って、中間のグレーレベルは極値ＶＵとＶＴの間で第二ステージの電圧レベルＶＰ２を変えることにより得られる。実際的な例において、最先端の与えられた技術に対して、ＶＵとＶＴの間で約３Ｖの変動範囲（ＶＵ−ＶＴ≒３Ｖ）が従って有効である。ステージＰ２の電圧レベルがＶＴに近付く程、「バックフロー」効果が大きくなる。図２における左から右への二本線の矢印は、第二ステージの電圧によるこの効果の上昇方向を例示している。
【００３４】
実際的な例において、固着破壊電圧ＶＰ１のレベルは、かなり長い行の時間に対して約１５〜１８Ｖである。
【００３５】
能動マトリックスの場合、これらの電圧はスイッチング・トランジスタを介して画素電極に加えられなければならない。
【００３６】
図２に関連して説明したばかりのディスプレイ制御信号ＳＤ（Ｐ１，Ｐ２）が列に与えられる一方で、行選択信号が順に行の時間の間にマトリックスの各行に与えられる。ディスプレイ制御信号は二つの別個の連続的な信号成分すなわちリセット信号及びビデオ信号を有する。リセット信号は初期の固着破壊段階に対応する。ビデオ信号は新たなテクスチャ書き込み又はプログラミング段階に対応する。これら二つの信号は異なる電圧レベルを有する。
【００３７】
実際に、新たなデータを表示するための、マトリックスの行をアドレス指定する手順は次の通りである。行は電圧パルスの形を有する選択信号を与えることにより、行の時間の間に選択される。このパルスは実際、行の各トランジスタのゲートｇ（図１）に加えられる。このパルスは、行のトランジスタ２の各々を「オン」状態に切り替えるために十分な高い電圧レベルを有する。
【００３８】
ディスプレイ制御信号はマトリックスの各列に与えられ、従ってトランジスタのソースｓに与えられる。
【００３９】
選択された行のトランジスタに加えられるゲート電圧は、選択された行の各トランジスタが実質的に損失無しに、関連する画素電極に対してディスプレイ信号ＳＣを切り替えるために、少なくとも列に加えられる電圧＋トランジスタのしきい値電圧Ｖｔｈ（すなわち、導体であるトランジスタに対して、ゲートとドレインの間、又はゲートとソースの間に加えられる最小電圧）に等しくなければならない。
【００４０】
最先端技術による能動マトリックスは、制御電圧レベルを維持するように設計された標準の行及び列ドライバと共に、更にとりわけＴＮ「ねじれたネマチックス（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃｓ）」又はＩＰＳ「動作中の切り替え（Ｉｎ  Ｐｌａｙ  Ｓｗｉｔｃｈｉｎｇ）」タイプの液晶画面用に開発された。これらの行又は列ドライバは能動マトリックス内に組み込まれることが望ましい。それらは外部回路に作られることが可能である。それらは受け取るビデオデータを表示するために必要な、アナログの電力供給を受ける。行ドライバは行を連続的にスキャンすることを保証し、列ドライバは各行に対して、行の各画素上に対応するデータ項目（グレーレベル）を表示するために画素電極に加えられるべき電圧レベルを列に与えることを保証する。
【００４１】
標準のＴＮの場合、高い電圧の列ドライバは１３Ｖを供給するように設計され、液晶において約６Ｖの実効値（プラスとマイナスの半波）が得られることを可能にする。標準のＩＰＳ能動マトリックスに対して、最大電圧は１６．５Ｖに達する。標準の行ドライバは、例えば−１０Ｖ〜３０Ｖの電圧レベルを出力することができる。
【００４２】
従って、比較的長い行の時間に対し、双安定ネマチックディスプレイの制御に必要な電圧範囲は、最先端技術であるＴＮ又はＩＰＳの標準能動マトリックスのドライバに適合する。
【００４３】
本発明において、特にビデオ用途のための能動マトリックス双安定ネマチックディスプレイに興味の焦点が当てられている。これらのビデオ用途に対して行の時間はより短い必要があり、画素の切り替え時間の低減が要求される。この問題は従って如何にしてリセット段階を極力短く出来るかである。ところで、固着破壊段階が短い程、必要な破壊電圧は高くなる必要がある。これは特に上記の出版物（とりわけ３．４節及び図５を参照）、及びイワン・ドゾブら（Ｉｖａｎ  Ｄｏｚｏｖ  ｅｔ  ａｌ．）によるより最近の出版物、「固着破壊による双安定ネマチックディスプレイ・スイッチの最近の改善（Ｒｅｃｅｎｔ  ｉｍｐｒｏｖｅｍｅｎｔｓ  ｏｆ  ｂｉｓｔａｂｌｅ  ｎｅｍａｔｉｃ  ｄｉｓｐｌａｙｓ  ｓｗｉｔｃｈ  ｂｙ  ａｎｃｈｏｒｉｎｇ  ｂｒｅａｋｉｎｇ）」、ＳＩＤシンポジウム・ダイジェスト（ＳＩＤ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ）３２巻、２２４号（２００１年）において説明されている。５０μｓ以下（ビデオ用途に対して、行の時間は４０μｓ以下であることが必要）の行の時間に適合する切り替え時間を得るために、破壊電圧はそのとき現在の双安定ネマチックディスプレイにおいて２０Ｖよりも大きい。
【００４４】
双安定ネマチックディスプレイに関連して、標準の能動マトリックスの使用においてそのとき生じる問題は、これらのディスプレイを制御するために必要な電圧範囲と能動マトリックスの列ドライバの標準的技術との間には、もはや適合性がないということである。
【００４５】
実際に、最先端技術において、破壊電圧レベルが列ドライバ４（図１）により如何にしてマトリックスの列に加圧されるかが見られた。また最先端技術の行ドライバが４０Ｖまで及び得る振幅を有するゲート電圧レベルを加えるために、如何にして設計されるかが見られた。しかしながら、列ドライバは最良の場合（ＩＰＳ標準）でも、マトリックスのトランジスタのドレイン（又はソース）に１６．５Ｖより大きい電圧を加えることは出来ない。従って、マトリックスの列に１３Ｖ（ＴＮドライバ）又は１６．５Ｖ（ＩＰＳドライバ）よりも大きい電圧を指令することは不可能である。これらのレベルは、ビデオ用途に適合するために十分短い行の時間での固着破壊を可能にするには不十分である。
【００４６】
従って、画素電極に関連するＴＦＴトランジスタが例え２０Ｖよりも大きい電圧を維持し、切り替えることが出来ても、最先端技術の標準ドライバを用いてそのような電圧を加えることは可能でない。
【００４７】
トランジスタのゲートに加えられるべき電圧及び、それぞれがねじれたテクスチャＴと一様なテクスチャＵに対応する、加えられるべきビデオ信号の電圧レベル範囲［ＶＵ，ＶＴ］すなわち実際には１０〜１３Ｖの間の範囲が、これらのマトリックスのドライバの標準仕様内に確かに含まれる場合、それと同じ事は、列に与えられるディスプレイ制御信号ＳＤ（Ｐ１，Ｐ２）の初期化構成要素（ステージＰ１）には適用されない。最先端技術の標準の列ドライバを用いて、２０Ｖ以上の破壊電圧を加えることは実際に可能ではない。
【発明の開示】
【発明が解決しようとする課題】
【００４８】
ところで、新しい特定のドライバを開発することは常に長期にわたり、コストのかかる作業である。
【００４９】
本発明の一つの目的は、この技術的問題を解決することである。
【００５０】
本発明の一つの目的は、画素電極に高い電圧レベルを加えるために、（組み込まれているか又は外部の）標準ドライバと共に使用可能な、能動マトリックスの双安定ネマチックディスプレイ構造を提供することである。
【００５１】
本発明の一つの目的は、そのような能動マトリックスを低コストで提案することである。
【００５２】
本発明の一つの目的は、本質的にＴＮ又はＩＰＳディスプレイ用の標準的能動マトリックスを作るために用いられるマスクの図面を変更することによって、双安定ネマチックディスプレイ装置用の能動マトリックスを得ることである。
【課題を解決するための手段】
【００５３】
本発明が基づく一つのアイデアは、標準的能動マトリックスから出発して、マトリックスの信頼性又はドライバの信頼性を低下させることなく、標準ドライバを使用出来るようにその構造を変更し、そして画素電極に対して必要な制御電圧レベルを加えることである。
【００５４】
本発明によれば各画素電極と関連するスイッチングデバイスが、別のスイッチング素子、例えばその機能が画素の固着点の破壊を確実にすることである、別のトランジスタを含む備えがなされる。従って、スイッチングデバイスにおいて、新たなテクスチャのリセット機能と書き込み機能は分けられている。この別のスイッチング素子はおよそ４０Ｖの高い電圧を維持する行ドライバによって制御されることができ、そしておよそ２０Ｖ以上の破壊電圧を切り替えるために特定の電力供給バスに接続される。この破壊電圧は特定の電力供給バスにより加えられ、もはや列ドライバによってではなく、列ドライバはそのとき標準のＴＮ又はＩＰＳマトリックス用として、表示されるべきビデオに対応する電圧レベルを制御するため専用に用いられる。
【００５５】
特定の電力供給バスは、導電層レベルにおいてマトリックスの構造に追加される導体により、又は既にマトリックス内に備えられた機能導電層により製作されることが出来るが、しかしその機能はそこに破壊電圧レベルを加える目的のために変えられ得る。これらは一般的に能動マトリックス構造内に記憶容量として備えられる導電性の機能層である。これらの層は、双安定ネマチックディスプレイの画素が、画素電極における電圧レベルを維持するために記憶容量を必要としないため、それらの元の機能から変えられ得る。実際に、一旦新しいテクスチャが画素に「書き込まれる」と、それは固着点が破壊されない限りそこに永久に残る。通常は開口率ＯＡＲを改善するために用いられる、「遮光」タイプの光の遮断スクリーンを使用することもまた可能である。実際、このスクリーンは記憶容量を改善するために、一般に導電性である。従って、破壊電圧用、及び少ない開発コストのための特定の電力供給バスを製作する目的で、最先端技術のＴＮ又はＩＰＳ能動マトリックスにおいて備えられる機能層を変えることが可能である。
【００５６】
本発明は従って、行と列の交差するネットワーク内に配置された画素電極を備え、そして各画素電極と関連し、電子制御装置が前記画素電極と、関連する列との間に接続された第一スイッチング素子を備え、前記第一スイッチング素子の制御電極が関連する行に接続され、前記制御装置がリセットバス及び、前記画素電極と前記リセットバスとの間に接続された第二スイッチング素子を備える前記画素電極を初期化するための回路を含み、その制御電極が前記ネットワークの前の行に接続される、液晶ディスプレイ装置用の能動マトリックスに関する。
【００５７】
本発明はそのような能動マトリックス、及び特に双安定ネマチックタイプのディスプレイを備えた液晶ディスプレイに適用する。
【００５８】
本発明の他の利点及び特徴は、参考として及び制限されない方法で与えられている以下に続く本発明の説明を読み、そして添付図面を参照することから更にはっきりと明らかになるであろう。
【発明を実施するための最良の形態】
【００５９】
図３ａは使用されるトランジスタの故障の危険性無しに、画素電極に加えられる非常に高い電圧レベルを許容できる、本発明による標準的なトランジスタを有する能動マトリックスの第一の例を例示している。双安定ネマチックディスプレイにおいて使用されるそのようなマトリックス構造は、そのときディスプレイが４０μｓ未満の行の時間を有するビデオ用途において使用されることを可能にし、それはこれらのディスプレイの市場を広げる興味深い展望を提供する。
【００６０】
行ｒｉ及び列Ｃｏｌｊを有するマトリックスに関連する画素電極ＥＰｉ，ｊは、関連する制御装置を備える。この装置は通常、列Ｃｏｌｊと画素電極ＥＰｉ，ｊとの間に接続されるスイッチング素子Ｔを備える。このスイッチング素子Ｔの制御電極ｇは行ｒｉに接続される。スイッチング素子は典型的にはその一つの導体電極、例えばソースｓが列に接続され、そのもう一つの導体電極、例えばドレインｄが画素電極に接続されるトランジスタである。
【００６１】
本発明によれば、各画素電極の制御装置は前の行の時間に対する画素電極を初期化するための回路をまた備える。
【００６２】
示されている実施形態において、この初期化回路はトランジスタ・タイプのスイッチング素子Ｔ’である。
【００６３】
この初期化トランジスタＴ’は特定のリセット電力供給バスにリンクされた導体と画素電極との間に接続される。例えば、トランジスタＴ’のソースｓ’は画素電極ＥＰｉ，ｊに接続され、トランジスタＴ’のドレインｄ’はリセットバスに接続される。この初期化トランジスタのゲートｇ’は例において、前の行ｒｉ−１に接続されている。
【００６４】
そのようなマトリックスを用いる液晶ディスプレイが考慮される場合、対応する画素は画素電極ＥＰｉ，ｊと対電極ＣＥとの間に形成される。
【００６５】
図３ｂに例示されるように行、例えば行ｒｉの選択はこの行に対して加えられる電圧レベルＶｇｏｎの、行ドライバ３による適用により表現される。そのゲートがこの行に接続されているトランジスタは、そのとき短絡と等価な「オン」状態にある。この行の非選択は、この行に対して加えられる電圧レベルＶｇｏｆｆにより表現される。選択されない行のトランジスタはそのとき、開いた回路に等しい「オフ」状態にある。
【００６６】
行ｒｉの画素電極ＥＰｉ，ｊと関連し、そのゲートが前の行ｒｉ−１に接続されたトランジスタＴ’は、行ｒｉ−１が選択されたとき、前の行の時間ｔｌｉ−１において「オン」状態にセットされることが従って理解されるであろう。さもなければ、それらは「オフ」状態にある。特に、それらは行の時間ｔｌｉにおいて「オフ」状態にある。トランジスタＴはそれら自身、行の時間ｔｌｉにおいて「オン」状態にあり、他の行の時間において「オフ」状態にある。
【００６７】
リセットバスは液晶分子の固着破壊電圧以上の連続的電圧レベルＶｒｅｓｅｔに達する。トランジスタＴ’が「オン」状態に切り替わったとき、それは行の時間ｔｌｉ−１において、画素電極ＥＰｉ，ｊに対する電圧レベルＶｒｅｓｅｔを、破壊電圧よりも大きくなければならないレベルＶｇｏｎ−Ｖｔｈに移動させる。
【００６８】
行ｒｉが行の時間ｔｌｉにおいて次に選択されたとき、トランジスタＴ’は「オフ」状態に切り替わり（行ｒｉ−１は選択されない）、そしてトランジスタＴは「オン」状態に切り替わる。画素電極ＥＰｉ，ｊはトランジスタＴにより、関連する列Ｃｏｌｊと同時のｔｌｉにおいて加えられる電圧レベルＶＤｉまで充電される。
【００６９】
用語「行の時間（ｒｏｗ  ｔｉｍｅ）」は、その間に行の制御回路（行ドライバ）が選択信号をその行に与え、その効果がその行の全てのスイッチング素子Ｔをオンに切り替えることである、行のアドレス指定時間を意味するために用いられる。他の全ての行はこの行の時間の間は選択されない。
【００７０】
従って、図３ｂに表わされるように、行ドライバは行ｒｉの行の時間ｔｌｉにおいて、その行の全てのトランジスタＴをオンに切り替える電圧レベルＶｇｏｎを加える。他の行に対して、行ドライバは全てのトランジスタが「オフ」であるように電圧レベルＶｇｏｆｆを加える。Ｖｇｏｆｆは実際にトランジスタＴのしきい値電圧よりも小さい。Ｖｇｏｆｆ＝０Ｖを有することは可能である。トランジスタＴは次に関連する列Ｃｏｌｊによって、そのソースに加えられた電圧ＶＤｉを切り替える。この切り替えは、ＶＤｉが最大でも一様なテクスチャに対する電圧レベルに等しく、又は最先端技術において１３Ｖであり、一方でゲート電圧Ｖｇｏｎがはるかに大きく、およそ２０Ｖ以上であるため、損失無しに達成される。
【００７１】
選択された行ｒｉのトランジスタＴに接続された画素電極ＥＰｉ，ｊは、従って行の時間ｔｌｉにおいて対応する列Ｃｏｌｊに加えられる、おおよその電圧レベルＶＤｉに充電される。この電圧レベルは一般に表示されるべきデータ項目に対応する。
【００７２】
画素電極ＥＰｉ，ｊにおいて、行の時間ｔｌｉ−１及びｔｌｉにわたって広がる二つのステージを有する信号の形がある。第一ステージは固着破壊段階τＣに対応し、第二ステージは新たなビデオデータ項目書き込み段階τＶに対応する。
【００７３】
図３ｂに関連して説明されたように制御され、双安定ネマチックディスプレイにおいて使用される本発明によるそのようなマトリックスは、破壊段階τＣが前の行の時間において生じ、そして加えられる電圧レベルが標準のＴＮ又はＩＰＳ技術に適合するため、従って考慮されるべきビデオ用途を可能にするのに十分速い切り替えと共に、画素が様々なグレーレベルを表示するために適切に制御されることを可能にする。
【００７４】
実際に、双安定ネマチックディスプレイの説明に関連して、初期化電圧Ｖｒｅｓｅｔはビデオ用途に適合する行の時間に対して、約２０Ｖか、又は２０Ｖよりも大きかったことが見られている。図３ａに例示されている発明において、この電圧は特定のバスによりマトリックスのトランジスタＴ’のドレインに直接加えられ、一方で行ドライバにより制御されるゲートｇ’は、電圧ＶｒｅｓｅｔよりもトランジスタＴ’のしきい値電圧Ｖｔｈだけ少なくとも大きい電圧Ｖｇｏｎを受ける。しきい値電圧Ｖｇｏｎは３０Ｖ未満に留まる。従ってそれは標準的な行ドライバのゲート制御電圧範囲に適合する。
【００７５】
列ドライバによってトランジスタＴのソース又はドレインに加えられるビデオ電圧レベルは、一様なテクスチャＵを得るための１３ＶとねじれたテクスチャＴを得るための１０Ｖとの間で変化する。これらの電圧レベルは標準の列ドライバにより供給される制御電圧の範囲内にある。
【００７６】
双安定ネマチックディスプレイにおいて、マトリックス内に組み込まれているか否かに拘わらず、標準の行及び列ドライバと共に用いられる図３ａに例示されている能動マトリックスは、従って二つの別個の行時間において、行ｒｉの各画素に対する固着破壊及び新たなビデオデータの表示すなわち前の行の時間ｔｌｉ−１における固着破壊及び、行の時間ｔｌｉにおける新たなビデオデータの表示を可能にする能力がある。
【００７７】
本発明によるトランジスタＴ及び初期化回路Ｔ’を備える各画素電極の制御装置は、従って画素電極ＥＰｉ，ｊとＥＰｉ＋１，ｊに関する図３ｂに例示されるような、画素電極における二段階の信号形状を簡単に得るために使用され得る。
【００７８】
この信号は双安定ネマチックディスプレイの画素の制御に適合する。これは単純にトランジスタをマトリックスに追加することにより、ＴＮ又はＩＰＳディスプレイに対して、標準の行及び列ドライバを有する標準の能動マトリックスを使用することによって得られる。これは標準の製作方法のステップを変更する必要無しに、マスクの図面を変更することにより簡単に得られる。
【００７９】
双安定ネマチックディスプレイに関して、そのようなディスプレイを用いる非常に携帯性の良い装置は、通常反射モードで動作するため、トランジスタを各画素に追加することはＯＡＲの観点から有害ではない。
【００８０】
更に、トランジスタＴ及びＴ’は各々通常の電圧範囲で使用される。
【００８１】
従って、異なる行の時間において駆動される異なった切り替え手段により、固着破壊機能とビデオ表示機能を分離することは、技術及びビデオ用途に適合した電圧レベルを加える方法を提供する。
【００８２】
図３ａに表わされる例において、マトリックスの初期化トランジスタのドレイン又はソースに初期化電圧Ｖｒｅｓｅｔを導く、特定のリセット電力供給バスは、列と平行に配置される複数の導体を含む。実際に、これらの導体はマトリックスの列と同じ層に備えられるか、又は別の層に備えられる。
【００８３】
同様の方法で、リセット電力供給バスの導体がマトリックスの行と平行に配置されるように備えることが可能である。これは図３ｃに表わされている変形である。この点に関し、最先端技術において各画素用に列、アドレス指定の行、及び記憶容量の行を備えるマトリックスがあることは注目されるであろう。適切な接続をこれらの行とこれらのドレイン（又はソース）との間に備えることによって、そのとき、これら記憶の行の機能を、初期化電圧Ｖｒｅｓｅｔを初期化トランジスタＴ’のドレイン（又はソース）に導くための機能に変えることを通じて、最先端技術のこれらのマトリックスを用いることは容易である。
【００８４】
図３ｄに例示される、本発明によるマトリックスの別の変形実施形態の中で、リセット電力供給バスは特に標準ＴＮマトリックスにおいて、各画素電極と共に記憶容量を形成するために通常使用される、埋められた接地平面のような標準マトリックスの導電機能層Ｆにより形成される。そのような機能層は、画素静電容量Ｃｐｉｘｅｌと並列の記憶容量を形成するために、画素電極から少なくとも一つの絶縁層だけ隔てられた層に形成される。
【００８５】
実際、既に説明されたように、一様な又はねじれたテクスチャのタイプに従って一旦方向付けられた分子は、弱い固着が破壊されない限り永遠にその状態に留まるため、そのような記憶容量は双安定ネマチックディスプレイにおいては役立たない。
【００８６】
この機能層は「遮光」タイプの層、すなわち、構造により誘起される電界の線に起因する光の漏れを覆い隠すため、特に標準ＴＮマトリックスにおいて一般的に使用されるスクリーンであり得る。これは通常は格子形のチタンで出来た導電性の不透明な層であり、それは能動マトリックスの下（すなわちトランジスタの下）、又は（トランジスタのドレイン／ソースを形成する）行／列の層と画素電極との間に配置され得る。この導電層は通常は画素電極から少なくとも一つの絶縁層だけ隔てられた層に形成され、従ってこれらの構造内で各画素電極用の記憶容量として使用される。前と同じ理由で、従ってこの層を何ら困難なく、初期化電圧Ｖｒｅｓｅｔを各々の初期化トランジスタＴ’のドレイン（又はソース）に導くためのバスとして使用することができる。
【００８７】
本発明による初期化回路の別の実施形態は図４ａに表わされる。行ｒｉの画素電極の制御装置の初期化回路は、そのとき画素電極ＥＰｉ，ｊと前の行ｒｉ−１の間に接続されたダイオードＤを含む。
【００８８】
ダイオードＤは、そのドレインｄ’（又はソース）とゲートｇ’が共に前の行ｒｉ−１に接続されているトランジスタにより一般的に得られる。トランジスタの別の導電電極、例としてソースｓ’は画素電極ＥＰｉ，ｊにリンクされる。
【００８９】
図４ｂは異なる行の時間ｔｌｉ−１、ｔｌｉ、ｔｌｉ＋１等の間に、マトリックスの行と列に与えられる信号に従って、画素電極ＥＰｉｊにおいて得ることができる信号の形を示す。それはおおよそ図３ｂに例示されているものと同じである。
【００９０】
図５は「ディスプレイ画面用の能動マトリックス構造及びそのようなマトリックスを含む画面」（“Ｓｔｒｕｃｔｕｒｅ  ｄｅ  ｍａｔｒｉｃｅ  ａｃｔｉｖｅ  ｐｏｕｒ  ｅｃｒａｎ  ｄｅ  ｖｉｓｕａｌｉｓａｔｉｏｎ  ｅｔ  ｅｃｒａｎ  ｃｏｍｐｏｒｔａｎｔ  ｕｎｅ  ｔｅｌｌｅ  ｍａｔｒｉｃｅ”（Ａｃｔｉｖｅ  ｍａｔｒｉｘ  ｓｔｒｕｃｔｕｒｅ  ｆｏｒ  ｄｉｓｐｌａｙ  ｓｃｒｅｅｎ  ａｎｄ  ｓｃｒｅｅｎ  ｃｏｍｐｒｉｓｉｎｇ  ｓｕｃｈ  ａ  ｍａｔｒｉｘ））の題名で、番号０２  １５４８４の下に登録された仏国特許出願において記述されている例示的な能動マトリックスを例証する。そのようなマトリックスは行に平行で、画素電極の各行の下に配置され、そして記憶容量として用いられるバスを描写する。そのようなマトリックスは本発明によるマトリックスを作るためにも使用され得る。
【００９１】
そのようなマトリックスは図５に例示されている。それは画素電極の各行の下に備えられる記憶容量バスを含む。各画素電極ＥＰｉ，ｊは二つの連続的な行と列により囲まれた大きな領域の部分をカバーする。図において、画素電極の行Ｒｉは関連する選択行ｒｉ、及び直前の行の選択行ｒｉ−１によって囲まれている。
【００９２】
画素電極の各行Ｒｉに対して、関連する記憶容量バスＢｉはおおよそ同じ幅の行の下方に備えられている。このバスＢｉは二つの選択行ｒｉとｒｉ−１との間に平行に配置されている。それは前の行の選択行ｒｉ−１に接続されている。表わされている例において、それは二つの端部を介してマトリックスの活性領域、ＺＡの外側でこの行に接続されている。
【００９３】
このバスＢｉは行Ｒｉの各画素電極ＥＰｉ，ｊと共に記憶容量Ｃｓｔを形成する。
【００９４】
本発明において、大きくて前の選択行ｒｉ−１に接続されているバスＢｉによって形成されるこの記憶容量は、行ｒｉの画素電極ＥＰｉ，ｊを要求される初期化電圧まで、一般的には初期化電圧Ｖｒｅｓｅｔまで充電するため有利に利用される。これは接続の偏位が要求される初期化電圧よりも大きくなるように、記憶容量（記憶容量の平面と画素電極との間に面している領域、使用される誘電体、及び誘電体の厚さ）のサイズを決定することにより得られる。
【００９５】
従って、図３ａの画素電極ＥＰｉ，ｊに接続されたスイッチング素子Ｔ’は、ここで等価な方法でバスＢｉにより置き換えられる。実際、このバスはこの電極ＥＰｉ，ｊと共に記憶容量を形成し、この容量の端子は画素電極に接続され、容量の別の端子はそれ自体が導電性のバスにより形成され、前の行ｒｉ−１に接続されている。行ｒｉ−１における電圧Ｖｇｏｆｆから電圧Ｖｇｏｎへの切り替えは、記憶容量の別の端子において接続の偏位に等しい電圧、即ちおよそ電圧Ｖｒｅｓｅｔの切り替えをもたらす。
【００９６】
従って、図３ｂに戻ると、前の行の時間ｔｌｉ−１において、前の行ｒｉ−１は初期化電圧Ｖｒｅｓｅｔよりも大きくなるように選ばれたレベルＶｇｏｎにある。前の行ｒｉ−１に接続されたバスＢｉを経由する結合により、行ｒｉの全ての画素電極は初期化電圧Ｖｒｅｓｅｔに導かれる。各画素電極と関連する初期化回路は、従って前記電極と共に記憶容量を形成するバスを含む。
【００９７】
従って、より一般的には、本発明の実施形態によればマトリックスは各行ｒｉに対して、前記行の画素電極の行の下に埋められ、前の行ｒｉー１に接続された導電性のバスＢｉを備える。このバスはランクｉの前記行の各画素電極と共に記憶容量を形成する。この記憶容量は初期化電圧Ｖｒｅｓｅｔよりも大きい接続の偏位を超えるようにサイズを決定される。
【００９８】
各画素電極と関連する初期化回路は、そのとき前記電極と共に記憶容量を形成するバスを含む。
【００９９】
これまで丁度説明されて来た本発明は、各画素電極に二つの段階すなわち破壊のための初期化段階、及び新たなビデオデータ項目を書き込むための段階を有する電気信号形状を与えるために使用され得る。画素電極は新たなビデオフレームの次の行の時間まで第二の段階に留まる。
【０１００】
本発明の改良は行の時間の最後に、各行の画素電極を接地するための回路を含む。
【０１０１】
そのとき画素電極に対して三段階を有する信号形状がある。固着破壊に対応する段階、新たなビデオデータ項目（グレーレベル）の表示に対応する段階、及び接地に戻る段階である。ネムオプティック（Ｎｅｍｏｐｔｉｃ）により出願された上記の特許によれば、画素電極を制御するそのような方法はより良い性能を提供する。
【０１０２】
そのような接地回路を含む本発明によるマトリックスの第一の実施形態は図６ａに表わされている。
【０１０３】
この実施形態において、接地回路は画素電極ＥＰｉ，ｊとマトリックスの接地平面ＧＰとの間に接続され、次の行の時間ｔｌｉ＋１において駆動される別のスイッチング素子、典型的にはトランジスタＴ’’である。この目的を達成するために、この接地トランジスタＴ’’のゲートｇ’’は次の行ｒｉ＋１に接続される。
【０１０４】
図６ｂに例示されるように、画素電極ＥＰｉ，ｊの電圧レベルは行の時間ｔｌｉにおいて電気的接地（０Ｖ）に向けて充電されるビデオレベルＶＤｉから、行の時間ｔｌｉ＋１において引き上げられる。
【０１０５】
行ｒｉの画素電極ＥＰｉ，ｊに対する制御信号の三つの電圧段階に対応する、三つの行の時間の動作モードがある。
−（固着破壊用の）これらの画素電極の初期化サイクルτＣに対応する行の時間ｔｌｉ−１。
−これらの画素電極に対する新たなビデオの表示サイクルτＶに対応する行の時間ｔｌｉ。
−これらの画素電極の接地サイクルτｍに対応する行の時間ｔｌｉ＋１。
【０１０６】
従って行から行へ、三つの連続的な行の時間すなわち前の行の行時間、現在の行の行時間、次の行の行時間に対する三つのサイクルτＣ、τＶ、τｍが順番に続く。
【０１０７】
これらの行の時間は、例において直接的に連続しており、それは設計を容易にする選択肢であるが、しかしこれらの行の時間を多数の行の時間に分けることは完全に可能である。
【０１０８】
図６ａは接地用の三つのトランジスタすなわちビデオを充電するためのトランジスタＴ、初期化用のトランジスタＴ’、及び接地用のトランジスタＴ’’を有する制御装置を示す。例において、接地トランジスタは埋められた接地平面ＧＰに接続されている。これは初期化トランジスタＴ’が、それ自体電圧Ｖｒｅｓｅｔに導かれるバス又は異なる導電平面に接続されることを前提とする。図６ａにおいて、電圧Ｖｒｅｓｅｔは従って（図３ａの実施形態に対応する）列に平行な導体を含む、リセット電力供給バスにより導かれる。図６ｃにおいて、電圧Ｖｒｅｓｅｔは（図３ｄに関連して説明された実施形態に対応する）遮光ＬＳタイプの導電平面により導かれる。
【０１０９】
より一般的に、そして図６ｄに例示されているように、接地トランジスタＴ’’は接地されているマトリックスの導電機能層Ｆに接続される。
【０１１０】
接地回路は図４ａに例示されている行／画素浮遊容量Ｃｐｉｘｅｌ／ｒｉによってさえも作られることができる。画素電極を放電するため、容量の値は行が選択されていないとき、少なくとも画素のねじれのしきい値電圧への移行を保証するために適合する。
【０１１１】
別の実施形態によれば、これらのトランジスタが多結晶、単結晶、多形性、又は有機物であるとき、接地は各画素電極の制御装置の第一スイッチング素子（Ｔ）、及び／又は第二スイッチング素子からの漏れ電流の自然の作用により得られる。
【０１１２】
図７はそれに従ってディスプレイの液晶を含む空洞内で通常用いられるスペーサｅからの漏れ電流が使用される、本発明によるマトリックスにおける接地回路の別の実施形態を例示している。本発明によれば、各電極には一つ以上のスペーサがある。これらのスペーサは画素電極及び対電極ＣＥと接触している。そのとき、各スペーサにおいて画素電極を対電極の電位（一般的に接地）に向けて引き寄せる漏れ電流がある。これらのスペーサは画素の充電を妨げない程十分に高く、しかし幾らかの行の時間後に放電を得る程に十分低い、決められた導電率を有する選ばれた材料から作られる。
【０１１３】
図８は各行の時間の最後における、すなわちこの場合、行がまだ選択されることが必須であるため、行の時間の最後の直前における、列ドライバ４に対する電力供給の適切な制御と組み合わされた、図３ａ、３ｂ、３ｃ、３ｄ、４ａ、又は５に例示されている任意の一つの実施形態、又はその変形によるマトリックスを有する、本発明によるマトリックス内の接地回路の更に別の実施形態を例示している。
【０１１４】
行の画素電極の接地は従って列に対して、各行の時間の最後にゼロへの戻りを制御することにより得られる。従って各々の行の時間、例えば行の時間ｔｌｉにおいて、各列、例えば列ｃｏｌｉに対して、まずＶＤｉで表示され、次にレベル０で表示されるビデオ電圧レベルがある。これは明確に図８において見られる。これは列の制御回路（列ドライバ）において、又は適切な方法で制御される別個の回路を経由して、各行の時間の最後の直前（行はまだ選択なければならない）に、アナログ電圧の接地を提供することにより得られる。
【０１１５】
実際に、これまで丁度説明されて来た本発明において、変形の実施形態によりマトリックスＴ及びＴ’（又はＤ）、或いはＴ，Ｔ’及びＴ’’のトランジスタはＴＦＴトランジスタであることができ、そのチャンネルはアモルファスシリコンで作られ、それは漏れ電流の源ではないという利点を提供する。これはＴＮ又はＩＰＳディスプレイに関して重要なパラメータである。
【０１１６】
一旦テクスチャが「書かれる」と、画素はその情報を永久に保持するため、漏れ電流による妨害が適用されない双安定ネマチックディスプレイに対して、多結晶、微晶質、多形性、又は有機タイプのトランジスタさえも有利に使用することができる。この場合、画素電極を放電するであろうトランジスタＴ及び／又はＴ’からの漏れ電流の作用により、如何にして接地が簡単に得られるかが見られた。
【０１１７】
初期化回路及び接地回路に関して見られる様々な実施形態は、一緒に組み合わせられる。図面は例としてのこれら幾つかの組合せが本発明を説明していることを示す。本発明はこれらの例示された組合せだけに限らず、当業者が彼らの通常の知識を適用することによりそれらに由来する全ての変形をカバーする。
【０１１８】
一体化されているか又はそうでない標準の行ドライバ又は列ドライバを有する、本発明による能動マトリックスを備えた双安定ネマチックディスプレイは、従って４０μｓ未満の行の時間で駆動されることができ、それが双安定ネマチック技術により提供される全ての利点と共に、非常に多くの用途に対して、そしてより低いコストで使用され得ることを意味する。
【０１１９】
液晶ディスプレイにおいて、画素電極及び対電極は画素静電容量の二つの極板を形成し、情報を記憶するために用いられる双安定材料は二つの極板の間にある。
【０１２０】
これまで丁度説明されて来た本発明は、双安定材料が情報記憶容量の二つの極板の間にある、ＲＯＭ、ＲＡＭ、ＣＣＤ、及び他のタイプのメモリのような、少なくとも二つの安定状態を有するマトリックス・メモリ素子に対して等価な方法で適用される。これに関連して、画素電極はこの静電容量の極板だと理解されるべきである。
【図面の簡単な説明】
【０１２１】
【図１】最新技術による、双安定ネマチックディスプレイ用の能動マトリックス構造を表わす。
【図２】双安定ネマチックディスプレイの画素のディスプレイ制御を例示する。
【図３ａ】前の行のアドレス指定時間に行なわれる固着の破壊に対応した、マトリックスの各行のための初期化段階を有する、本発明による能動マトリックスの第一の実施形態を例示する。
【図３ｂ】図３ａのマトリックスの様々な導体の電気信号形状を例示する。
【図３ｃ】本発明による能動マトリックスの変形の実施形態を表わす。
【図３ｄ】本発明による能動マトリックスの変形の実施形態を表わす。
【図４ａ】本発明による能動マトリックスの別の実施形態を例示する。
【図４ｂ】マトリックスの行又は列に対して対応する電気信号を表わす。
【図５】画素電極の各行の下に記憶容量バスを備え、本発明において使用可能な、最先端技術の能動マトリックスを例示する。
【図６ａ】本発明による能動マトリックスの改良の第一実施形態を例示する。
【図６ｂ】マトリックスの行及び列に対して対応する電気信号を表わす。
【図６ｃ】改良の変形実施形態を例示する。
【図６ｄ】改良の変形実施形態を例示する。
【図７】本発明による能動マトリックスの改良の別の実施形態を例示する。
【図８】図３ａによるマトリックス構造を制御する方法の変形を例示する。
【図１】
2009503595.tif 000003
【図２】
2009503595.tif 000004
【図３ａ】
2009503595.tif 000005
【図３ｂ】
2009503595.tif 000006
【図３ｃ】
2009503595.tif 000007
【図３ｄ】
2009503595.tif 000008
【図４ａ】
2009503595.tif 000009
【図４ｂ】
2009503595.tif 000010
【図５】
2009503595.tif 000011
【図６ａ】
2009503595.tif 000012
【図６ｂ】
2009503595.tif 000013
【図６ｃ】
2009503595.tif 000014
【図６ｄ】
2009503595.tif 000015
【図７】
2009503595.tif 000016
【図８】
2009503595.tif 000017
【国際調査報告】
2009503595.tif 000018
2009503595.tif 000019
2009503595.tif 000020
2009503595.tif 000021