(57)【要約】  自動利得制御（ＡＧＣ）ユニットであって、利得を同時に調整するように接続され、結合したインパルス型の利得変化をもたらすステップ型自動利得制御ユニットおよび第２の自動利得制御ユニットのカスケード接続に基づいていることを特徴とする回路。これにより、例えばテレビチューナーのＲＦ部分において、連続型の自動利得制御ユニットの代わりにステップ型の自動利得制御ユニットを使用することを可能とし、これはデジタルおよびアナログテレビ両方に対して適用できる。好適な実施例により、２つの自動利得制御ユニットの間の同期は、利得の調整において制御信号を生成する前記第１の自動利得制御ユニットによって達成され、前記制御信号は前記第２の利得制御ユニットの利得変化を制御するループバンド幅を高速化する働きをする。他の実施例において、前記第１の自動利得制御ユニットによって生成された前記制御信号が前記第２の自動利得制御ユニットの利得ステップを制御するために使用される。さらに、本発明は前記自動利得制御ユニットを有するチューナーと、このようなチューナーを有する、例えばテレビやハードディスクレコーダーなどのデバイスを提供する。
2009530953.tif 000002
【特許請求の範囲】
【請求項１】
自動利得制御回路であって、
ステップで利得を調整するように構成された第１の自動利得制御ユニットと、
前記第１の自動利得制御ユニットとカスケード接続された第２の自動利得制御ユニットとを具え、
利得を同期させて調整するように前記第１および前記第２の自動利得制御ユニットが接続されていることを特徴とする自動利得制御回路。
【請求項２】
前記第１の自動利得制御ユニットは、利得調整時に前記第２の自動利得制御ユニットに制御信号を発生するように構成され、前記第２の自動利得制御ユニットが、前記制御信号に応答して利得を調整するように構成されていることを特徴とする、請求項１に記載の自動利得制御回路。
【請求項３】
前記第２の自動利得制御ユニットは、前記制御信号に応答して利得調整率を高速化するように構成されていることを特徴とする、請求項２に記載の自動利得制御回路。
【請求項４】
前記第２の自動利得制御ユニットは、前記第１の自動利得制御ユニットの調整を打ち消すように前記制御信号に応答して利得を調整するように構成されていることを特徴とする、請求項２に記載の自動利得制御回路。
【請求項５】
前記第１および前記第２の自動利得制御ユニットを同期させて、利得調整時に前記第１および前記第２の自動利得制御ユニットの組み合わせの利得がインパルス型の変化を示すようにしたことを特徴とする、請求項１に記載の自動利得制御回路。
【請求項６】
前記第２の自動利得制御ユニットが、利得をステップで調整するように構成されていることを特徴とする、請求項１に記載の自動利得制御回路。
【請求項７】
前記第２の自動利得制御ユニットが、利得を連続的に調整するように構成されていることを特徴とする、請求項１に記載の自動利得制御回路。
【請求項８】
前記第２の自動利得制御ユニットが、デュアルゲートＭＯＳＦＥＴを具えることを特徴とする、請求項１に記載の自動利得制御回路。
【請求項９】
請求項１に記載の自動利得制御回路およびミキサーを具えることを特徴とする、ＲＦチューナー。
【請求項１０】
前記第１および前記第２の自動利得制御ユニットの間に、少なくともトラッキングフィルターが接続されていることを特徴とする、請求項９に記載のＲＦチューナー。
【請求項１１】
前記第１のステップ型自動利得制御ユニットが第１のチューナーの入力端にて接続され、前記第２の自動利得制御ユニットが第２のチューナーに対して接続されていることを特徴とする、請求項９に記載のＲＦチューナー。
【請求項１２】
請求項９に記載のＲＦチューナーを具えることを特徴とする装置。
【請求項１３】
テレビ装置であって、前記テレビ装置の垂直走査同期信号により利得調整を同期するように前記自動利得制御回路が接続されたことを特徴とする、請求項１２に記載の装置。
【請求項１４】
自動利得制御法であって、
ステップで第１の自動利得制御ユニットの利得を調整するステップと、
前記第１の自動利得制御ユニットにカスケード接続された第２の自動利得制御ユニットの利得を調整するステップと、
前記第１および前記第２の自動利得制御ユニットの利得調整が同時に行うステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は自動利得制御の分野に関するものである。
【０００２】
アナログまたはデジタルテレビに対する広帯域受信機において、ＲＦ受信機回路にて入力信号のレベルを適合させるのに連続型自動利得制御（AGCｓ）が通常使用される。連続型AGCを使用するのは、例えば１ｄB以上のステップサイズを有するステップ型AGCを使用すると画像に対して深刻な障害を引き起こしうるためである。アナログテレビにおいて、ＲＦ受信機回路中の利得をステップで調整する場合、画像中に厄介なグリッチを生じる一方、デジタルテレビにおいては０．５ｄBより高い利得ステップが使用された時、このようなステップ状の利得の調整は場合によっては画像の完全な消失へとつながる。さらに、多重チューナーへの応用に対しては、第１のチューナーにおける利得のステップが、第２のチューナーによって受信された画像中に障害を引き起こしうる。こうして多重チューナーへの応用においては、信号が２つあるいはさらに多くのチューナーに送られる以前に分離機能を提供するために、固定利得を有する低雑音増幅器が通常使用される。
【０００３】
設計の観点からは、ステップ型ＡＧＣは連続型ＡＧＣよりも高線形性、高利得と共に、低消費電力、低雑音に関する要件を容易に満足するため、多くの理由によってステップ型ＡＧＣを実装することが好ましい。一般にステップ型ＡＧＣはより単純な設計を可能にし、多くのパラメータに対して改善された性能を有する受信機を得ることができる。
【０００４】
特許文献１はアナログテレビ信号を受信するためのテレビチューナーを開示している。前記テレビチューナーは、垂直同期の合間のみに画像中に深刻な視覚的アーチファクトを形成しないようにステップを０．１、０．５または１ｄBに調整されたステップ型ＡＧＣ増幅器１を具える。これを得るために、ステップ型ＡＧＣは分離回路、つまり中間周波（IF)復調回路によって提供される垂直同期信号ｖ−ｓｙｎｃに基づいて調整されている。
【特許文献１】国際特許出願第２００４／０８６７５７号
【発明の開示】
【０００５】
本発明の目的は、テレビチューナー中に使用されるような自動利得制御回路を提供することにあり、深刻な視覚的アーチファクトのない画像を提供しつつステップ型ＡＧＣの利用が可能である。本発明は独立した請求項によって特定されている。従属する請求項は有利な実施例を特定している。
【０００６】
本発明の第１の特徴は、自身の利得をステップで調節するように構成された第１のＡＧＣと、第２のＡＧＣとのカスケード接続を具える自動利得制御（ＡＧＣ）回路を提供し、前記第１および第２のＡＧＣはそれらの利得を同時に調整するように接続されている。
【０００７】
「カスケード」とは、第１および第２のＡＧＣが互いに直列に配列されることと理解されるのが好ましく、つまり第１のＡＧＣの出力が第２のＡＧＣの入力端に直接接続されていてもよいし、第１および第２のＡＧＣが直接にはカスケード接続されていない、つまり別の回路が第１のＡＧＣの出力と第２のＡＧＣの入力との間に中間接続されてもよい。
【０００８】
第１の特徴による前記ＡＧＣ回路は、例えばテレビチューナーなどのチューナーのＲＦ部分への実装に関して有利である。ＡＧＣとして第２のＡＧＣにカスケード接続されたステップ型ＡＧＣを与え、利得調整を同期させることによって、許容できる入力雑音パルスに対する地上デジタルテレビ放送（ＤＶＢ−Ｔ）の要件に準拠する組み合わせの利得変化を得ることができる。こうして第１の特徴を持つＡＧＣ回路によって、１ｄＢ以上の利得ステップを有するステップ型ＡＧＣを使用したテレビチューナーを実装することが可能であり、前記利得ステップにおいても画像アーチファクトのないデジタルテレビ信号を受信するチューナーをも可能とする。前記ＡＧＣ回路はアナログテレビチューナーとしても使用でき、そこでは利得調整は単に画像中の小さなアーチファクトを引き起こすに過ぎない。
【０００９】
前記第１のＡＧＣは、利得の調整に関して前記第２のＡＧＣへの制御信号を生成するように構成されることが好ましい。また前記第２のＡＧＣは前記制御信号に応答して自身の利得を調整するように構成されるのが好ましい。ある実施例において、前記第２のＡＧＣは第１のＡＧＣの調整を打ち消すための制御信号に応答して利得を調整するように構成される。他の実施例においては、第２のＡＧＣは制御信号に応答して利得調整率の速度を増大するように構成される。
【００１０】
第１および第２のＡＧＣは、利得調整において同期され、第１および第２のＡＧＣの組み合わせの利得がインパルス型の変化を示すことが好ましい。また組み合わせの利得のインパルス型変化は、画像の不具合のない許容できるインパルス雑音に対するＤＶＢ−Ｔの要件に準拠することが好ましい。こうしてこのような実施例において、前記ＡＧＣ回路は画像のアーチファクトなしにデジタルテレビチューナーのために使用可能となる。
【００１１】
好適な実施例においては、第１および第２のＡＧＣは多くの利点を有するために共にステップ型ＡＧＣである。しかし第２のＡＧＣは代わりに連続的に利得を調整するように構成されてもよく、それはステップ型の第１のＡＧＣに接続しての利用は、例え第２のＡＧＣが連続型のＡＧＣであっても第２のＡＧＣに対する要件を緩和するためである。
【００１２】
第２のＡＧＣはデュアルゲートＭＯＳＦＥＴを使用して実装することができ、特にデュアルゲートＭＯＳＦＥＴは連続型の第２のＡＧＣを実装するように使用可能である。
【００１３】
第２の特徴において、本発明は入力にて第１の特徴による自動利得制御回路を具えるラジオ周波数（ＲＦ）チューナーを提供する。幾つかの実施例において、少なくともトラッキングフィルターが第１および第２のＡＧＣの間に接続される。ミキサーのような前記ＲＦ受信回路の更なる部品が第１および第２のＡＧＣの間に接続されてもよい。ミキサーの後に第２のＡＧＣが接続される場合、そのＡＧＣは連続型ＡＧＣであることが好ましい。
【００１４】
マルチチューナーへの応用の場合、第１のステップ型ＡＧＣは第１のチューナーの入力端にて接続し、一方第２のＡＧＣは第２のチューナーに対して接続することができる。こうして、前記２つのＡＧＣを２つのチューナーの間に分離することによって、マルチチューナーの装置にステップ型ＡＧＣを利用することができる。第２のチューナーは第１のチューナー中のＡＧＣの利得変化に反応するため、第１のチューナーは第２のチューナーに対するマスターチューナーと見なすことができる。一般に、この原理はマルチチューナーに拡張可能であり、そこでは１つのチューナーが２つまたは別のスレーブチューナーに対するマスターチューナーとして機能する。
【００１５】
第３の特徴において、本発明は第２の特徴によるＲＦチューナーを具えるデバイスを提供する。特に前記装置はデジタルテレビ装置またはアナログテレビ装置のどちらかのテレビ装置とすることができる。アナログテレビ装置の場合、テレビ装置の垂直走査同期信号に従って、つまり特許文献１に開示されているように、利得調整を同期させるように前記自動利得制御回路が接続されてもよい。ここからは利得調整に関連する視覚的アーチファクトなしに、前記ＡＧＣ回路をアナログテレビ信号の受信のために利用することが可能である。前記装置は原理的にＲＦチューナーを有する装置、つまりハードディスクレコーダーやメディアセンターなど、どのような種類の装置であってもよい。
【００１６】
第４の特徴において、本発明はステップで第１のＡＧＣの利得を調整するステップと、および前記第１のＡＧＣにカスケード接続された第２のＡＧＣの利得を調整するステップと、を含む自動利得制御法を提供し、そこでは前記第１および第２の利得の調整を同時に行う。
【００１７】
第１の特徴として記載された利点と実施例はまた、本発明の第２、第３および第４の特徴に適合することが好ましい。こうして、本発明のそれぞれどの特徴と他の特徴のいずれかとを組み合わせることができる。
【００１８】
ここで付属する図を参照し、実施例のみによって本発明を説明する。図１は、例えばテレビチューナーのＲＦ入力部分における利用に対する本発明による第１のＡＧＣ回路の実施例を示している。第１のステップ型ＡＧＣは第２のＡＧＣにカスケード接続されている。第２のＡＧＣ２は連続型または、例えば０．５ｄＢ以下のステップサイズを有するステップ型ＡＧＣのどちらでもよい。示された実施例において、第１および第２のＡＧＣ１、２は接続３を経て直接に接続されている。さらに、第１のＡＧＣが利得を変化させる時、第１のＡＧＣ１は第２のＡＧＣ２に制御信号４を送り、こうして制御信号４は２つのＡＧＣ１、２が利得調整を同期することを可能にする。所望の信号を妨害しかねない振幅変調した不所望な信号の雑音のような現場の状況に対応するため、第２のＡＧＣは自身の利得をゆっくり変化させる（つまり利得ループバンド幅を数ヘルツから数百ヘルツの間に設定する）。しかし制御信号４を受信することによって、第２のＡＧＣのループバンド幅が増加し、続いて第２のＡＧＣの利得変化率は高速な逆作用の利得ステップを発生するように高速化される。第１および第２のＡＧＣの組み合わせた動作は、図２ａから図２ｄのグラフ中の実施例に示されるように望ましい利得応答を提供する。
【００１９】
図２ａは第１のＡＧＣ１の利得を時間の関数として示している。図示するように、利得はある時刻にて一ステップ上方に調整されている。図２ｂは第１のＡＧＣ１によって生成された制御あるいは「高速化」信号４を時間の関数として示している。図示するように、第１のＡＧＣの利得調整に関する短期間にてこの制御信号４は「ハイ」である。図２ｃは第２のAGCの利得変化を時間の関数として示している。図示するように、第２のAGCは自身の利得を低減させることによって、「ハイ」の状態である制御信号に応答している。第１および第２のＡＧＣの組み合わせの利得の結果が時間に対して図２ｄに示されている。図示するように、増加された第１のＡＧＣの利得が第２の利得の低減によって打ち消され、その結果２つのＡＧＣ、つまり全ＡＧＣ回路の組み合わせの利得はインパルス型の変化となる。
【００２０】
図３は他のＡＧＣ回路の実施例を示している。再びステップ型ＡＧＣ１１が第２のＡＧＣ１２にカスケード接続されており、前記第２のＡＧＣステップは連続型ＡＧＣでも小さな利得ステップを有する（０．５ｄＢよりも小さなステップ）ステップ型ＡＧＣでもよい。本実施例において、前記２つのＡＧＣ１１、１２は、前記ステップ型ＡＧＣ１１の利得変化によって前記ステップ型ＡＧＣ１１で生成され、ＡＧＣ１２によって受信された制御信号１３によって同期されている。第２のＡＧＣ１２は前記ステップ型ＡＧＣ１１の利得ステップを打ち消すように、制御信号１３に応答して逆作用の利得ステップを発生する。
【００２１】
図４ａから図４ｄは、図３の実施例における利得変化と制御信号１３の例を示している。図４ａは、ステップ型ＡＧＣ１１に対するある時刻における一ステップ利得の増加を示している。その利得変化に同調してステップ型ＡＧＣ１１によって生成された制御信号１３が図４ｂに示されている。制御信号１３に応答する第２のＡＧＣ１２の利得変化が図４ｃに示されている。図示するように、第２のＡＧＣ１２の利得はステップ型ＡＧＣ１１のステップを打ち消すように調整されている。図４ｄは図３のＡＧＣ回路における結合利得の変化を示している。図示するように、ステップ型ＡＧＣ１１の初期利得ステップに対して短時間遅延された逆作用の利得ステップに応答する第２のＡＧＣ１２によって、２つのＡＧＣ１１，１２の組み合わせの利得の変化はインパルス状となる。
【００２２】
地上デジタル放送（ＤＶＢ−Ｔ）チャンネルデコーダーの動作を考慮すると、こうしたチャンネルデコーダーは（Ｄ−ｂｏｏｋとして特定される）インパルス型の雑音に関する幾つかの要件を満足する必要がある。チャンネルデコーダーがインパルスの持続時間とレベルが特定の範囲よりも下にあるインパルス雑音を受け取った場合に、画像の損傷を生じることが許されないのは明らかである。例えば、１５ｄＢレベルは０．３マイクロ秒のインパルス継続時間に対して許されており、１０ｄＢレベルは１マイクロ秒が、そして５ｄＢのレベルは２マイクロ秒が許される。図２ｄおよび図４ｄに示されるようなインパルス型の利得変化の挙動を有するＡＧＣ回路を、デジタルテレビの受信用のチューナーのＲＦチェーンに使用する場合、インパルス型の利得変化に対する前記ＤＶＢ−Ｔ条件が満たされる限り、画像損傷のない条件を満足するため、本発明におけるＡＧＣ回路実施例はＤＶＢ−Ｔデコーダーの性能を生かす。これらの条件は実用的な実施例において容易に達成できる。こうしてステップ型ＡＧＣはデジタルテレビ受信に対するテレビチューナーのＲＦ入力部分として利用可能となる。
【００２３】
前記ＡＧＣ回路実施例はまた、アナログテレビチューナーに対しても利用可能である。ここでインパルス型の利得挙動が画像中のグリッチよりもはるかに気にならない輝度の変化を引き起こすが、これはアナログテレビ受信のためのテレビチューナーにおけるＲＦ部分中に大きなステップを有するステップ型ＡＧＣを利用する結果である。
【００２４】
図５は、図１および図３のどのようなＡＧＣ回路の実施例に対する第２のＡＧＣとして利用できる連続型ＡＧＣ素子の可能な実装方法を示している。デュアルゲート２２、２３を使用してＭＯＳＦＥＴ２１に供給するように電流源２５が接続されている。ゲート２３に接続されているＮＭＯＳＴのドレイン電圧を変化させるように、第１のゲート２２に接続されているＮＭＯＳＴが使用されている。続いてドレイン電圧を変化させることによって、ＮＭＯＳＴの電流と相互コンダクタンス（ｇｍ）を変化させる。可変抵抗２４のレジスタンスＲはＮＭＯＳＴのｇｍと共に、Ａ＝Ｒ・ｇｍで与えられる回路全体の電圧増幅率Ａを決定する。こうして、可変抵抗２４の抵抗値Ｒを変化させるか、ＮＭＯＳＴのｇｍを変化させることによって、電圧増幅率Ａを調整することができる。従って、ゲート２３はＡＧＣ入力として使用されるのに対して、ゲート２２は制御信号入力として使用される。
【００２５】
図６は本発明によるＲＦチューナーの実施例３０を示しており、本発明によるＡＧＣ回路３２、３４が使用されている。アンテナ３１からのＲＦ信号がステップ型ＡＧＣ３２によって受信される。例えばトラッキングフィルターやミキサーを具える他の受信回路部３３が２つのＡＧＣ３２、３４の間に接続されているため、このステップ型ＡＧＣは第２のステップ３４に直接はカスケード接続されていない。図１および図３の実施例に関連して記載されたように、制御信号３６は２つのＡＧＣ３２、３４を同期させる働きをする。更なる可能な受信回路３５、例えば中間周波（ＩＦ）フィルターが第２のＡＧＣ３４に続いている。チューナー３０は、例えばテレビセットおよびハードディスクレコーダーなどへの集積のためのテレビチューナーとして機能する。
【００２６】
図７は２つのチューナーの実施例を示している。アンテナ４１からのＲＦ信号はステップ型ＡＧＣ４２によって受信される。そのステップ型ＡＧＣ４２からの出力は第１のチューナーの別の回路４３に利用される。さらにステップ型ＡＧＣ４２の出力は第２のＡＧＣ４４の入力に使用され、前記ＡＧＣ４４の出力は第２のチューナーのさらに別の回路４５に接続されている。制御信号４６は、前記のとおり２つのＡＧＣ４２、４４を同期する働きをする。こうして、２つのチューナーの実施例４０における画像の損傷を避けるためには、ＡＧＣ回路は２つの離れたチューナーに分離されており、ステップ型ＡＧＣ４２を有する第１のチューナーは、マスターとして働き、第２のＡＧＣ４４を有する第２のチューナーはスレーブとして働き、つまり第２のチューナーにおける前記ＡＧＣ４４は、第１のチューナーにおけるステップ型ＡＧＣ４２によって生成される利得ステップに応答する。１つのチューナー構成に対して説明したように、第２のチューナーにおけるＡＧＣ４４は原理的には第２の受信回路のどこにでも接続可能であり、つまり第２のチューナーの入力端に挿入する必要はない。
【００２７】
同様の原理が、マスタースレーブ構成において一体化した、例えば３、４、５、６、あるいは更なるチューナーなどのマルチチューナー構成においても一般に成り立つのは好ましいことである。図１あるいは図３の実施例に対して説明された高速化信号４あるいは利得制御信号１３は得られる画像の損傷を避けるため、スレーブチューナーに与えられなければならない。
【００２８】
図８はアナログテレビ装置５０の実施例を示している。アンテナ５１からのＲＦ信号は、図６に示されたＲＦチューナー５２によって受信される。チューナーの出力はテレビ装置５０の表示ユニット５３に使用される。垂直同期の合間のみにチューナー５２のＡＧＣシステムが利得を調整することを可能にするために、前記表示ユニット５３からの垂直同期信号５４はチューナー５２に使用され、それによって生成された許容しうる画像の輝度変化を可能とする。
【００２９】
本発明の実施例における素子、部品は、適切な方法にて物理的に、機能的、そして論理的に実装される。実際、機能性は１つのユニット中に、複数のユニット中に、あるいは他の機能ユニットの一部として実装されてもよい。このように、本発明は１つのユニット中に実装されてもよいし、異なるユニットおよび処理装置の間に物理的におよび機能的に分散されてもよい。
【００３０】
結論として、本発明は同時に利得を調整して結合されたインパルス型の利得変化を引き起こすように接続されたステップ型ＡＧＣと第２のＡＧＣのカスケード接続に基づくＡＧＣ回路を提供する。この結果、例えばこれはデジタルまたはアナログテレビチューナー共に適用されるが、視覚的アーチファクトを引き起こすことなくテレビチューナーのＲＦ部分において連続型ＡＧＣの代わりにステップ型ＡＧＣを利用することを可能とする。好適な実施例によれば、２つのＡＧＣ間の同期は利得調整における制御信号を生成する第１のＡＧＣによって達成され、この制御信号は第２のＡＧＣの利得変化を制御し、ループバンド幅を高速化する働きをする。他の実施例において、第１のＡＧＣによって生成された制御信号は第２の利得ステップを制御するために使用される。さらに本発明は前記のＡＧＣ回路を有するチューナー、および例えばこのようなチューナーを有するテレビまたはハードディスクレコーダーなどのデバイスを提供する。
【００３１】
本発明は特定の実施例に関して記載されたが、ここで説明された特定の形式に制限することを意図していない。むしろ本発明の範囲は付随する請求項によってのみ制限される。請求項において、「具える」という言葉は他の要素やステップの存在を除外しない。さらに個々の特徴は異なる請求項の中に含まれているかもしれないが、これらは都合よく結合されても構わず、異なる請求項に含まれていることが、特徴の結合が不適切および／または有利でないということを暗示しているわけではない。また単数形は複数を排除するものではない。さらに請求項中の参照番号は範囲を制限するものとして解釈されるべきではない。
【図面の簡単な説明】
【００３２】
【図１】自動利得制御回路の第１の実施例を示している。
【図２ａ】第１の実施例による利得変化のグラフを示している。
【図２ｂ】第１の実施例による利得変化のグラフを示している。
【図２ｃ】第１の実施例による利得変化のグラフを示している。
【図２ｄ】第１の実施例による利得変化のグラフを示している。
【図３】自動利得制御回路の第２の実施例を示している。
【図４ａ】第２の実施例による利得変化のグラフを示している。
【図４ｂ】第２の実施例による利得変化のグラフを示している。
【図４ｃ】第２の実施例による利得変化のグラフを示している。
【図４ｄ】第２の実施例による利得変化のグラフを示している。
【図５】例えば第１または第２の実施例における連続型ＡＧＣ素子の利用可能な装置を示している。
【図６】本発明によるＲＦチューナーの実施例を示している。
【図７】本発明による２つのチューナーの実施例を示している。
【図８】本発明によるテレビ装置を示している。
【図１】
2009530953.tif 000003
【図２ａ】
2009530953.tif 000004
【図２ｂ】
2009530953.tif 000005
【図２ｃ】
2009530953.tif 000006
【図２ｄ】
2009530953.tif 000007
【図３】
2009530953.tif 000008
【図４ａ】
2009530953.tif 000009
【図４ｂ】
2009530953.tif 000010
【図４ｃ】
2009530953.tif 000011
【図４ｄ】
2009530953.tif 000012
【図５】
2009530953.tif 000013
【図６】
2009530953.tif 000014
【図７】
2009530953.tif 000015
【図８】
2009530953.tif 000016
【国際調査報告】
2009530953.tif 000017
2009530953.tif 000018