(57)【要約】ヒータ（２６）に沿って延在するカルコゲナイドメモリ領域（２８）を持つ複数の相変化メモリ装置によって形成した相変化メモリ。ヒータ（２６）はすべて比較的均一な高さを持つ。高さの均一性は、エッチングストップ層（１８）および犠牲層（２４）を有する絶縁体における細孔内にヒータを形成することにより生ずる。犠牲層は化学機械的平坦化のようなエッチング処理により除去する。エッチングストップ層が繰り返し可能に形成され、ウエハ上のすべてのメモリ装置で共通であるため、ヒータ高さには、かなりの均一性が得られる。ヒータ高さの均一性の結果として、プログラムされるメモリ特性がより均一となる。
2009508346.tif 000002
【特許請求の範囲】
【請求項１】
エッチングストップ層（１８）を含む絶縁体（１４，１６，１８，２４）を形成するステップと、
前記絶縁体中に細孔を形成するステップと、
前記細孔中にヒータ（２６）を堆積するステップと、
前記エッチングストップ層（１８）に至るまで前記ヒータを平坦化する平坦化ステップと、
を有することを特徴とする、相変化メモリ装置の製造方法。
【請求項２】
前記絶縁体（１４，１６，１８，２４）を形成するステップは、前記エッチングストップ層（１８）を形成するステップおよび前記エッチングストップ層上を覆う犠牲層（２４）を形成するステップを有するものとし、
前記平坦化ステップは、前記犠牲層を除去するステップを有するものとした、
ことを特徴とする、請求項１に記載の方法。
【請求項３】
酸化物の前記犠牲層を形成するステップと、窒化物の前記エッチングストップ層を形成するステップを有するものとした、請求項１または２に記載の方法。
【請求項４】
前記絶縁体を形成するステップは、第１材料および第２材料の交互の層（１４，１６，１８，２４）で形成するものとした、請求項１〜３のうちいずれか一項に記載の方法。
【請求項５】
前記エッチングストップ層を形成するステップは、所要のヒータ高さとなるようにした、請求項１〜３のうちいずれか一項に記載の方法。
【請求項６】
前記細孔内に側壁スペーサ（２２）の形成するステップを有するものとした、請求項１〜５のうちいずれか一項に記載の方法。
【請求項７】
前記側壁スペーサ（２２）を形成するステップは、肩部（３６）を形成するものとし、前記平坦化ステップ中に前記肩部を除去するものとした、請求項６に記載の方法。
【請求項８】
前記ヒータ（２６）にわたりカルコゲナイド層（２８）を形成するステップを有するものとした、請求項１〜７のうちいずれか一項に記載の方法。
【請求項９】
前記カルコゲナイド層（２８）を形成するステップは、平坦で前記ヒータ（２６）に接触する平坦な前記カルコゲナイド層（２８）を形成するものとした、請求項８に記載の方法。
【請求項１０】
エッチングストップ層（１８）およびこのエッチングストップ層を覆う犠牲層（２４）を含む絶縁体（１４，１６，１８，２４）と、
前記絶縁体および前記犠牲層に形成する細孔と、
前記細孔中に形成するヒータ材料（２６）と、
を有することを特徴とする中間半導体構造。
【請求項１１】
前記ヒータ材料（２６）を、前記細孔および前記絶縁体（１４，１６，１８，２４）にわたり延在させた、請求項１０に記載の中間半導体構造。
【請求項１２】
前記絶縁体（１４，１６，１８，２４）は、第１材料および第２材料の交互の層を有するものとした、請求項１０または１１に記載の中間半導体構造。
【請求項１３】
前記第１材料を酸化物、前記第２材料を窒化物とした、請求項１２に記載の中間半導体構造。
【請求項１４】
前記エッチングストップ層（１８）は窒化物を有するものとした、請求項１０〜１３のうちいずれか一項に記載の中間半導体構造。
【請求項１５】
前記細孔中に側壁スペーサ（２２）を有するものとした、請求項１０〜１４のうちいずれか一項に記載の中間半導体構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的に相変化メモリに関するものであり、とくに、より均一な高さのヒータを有する相変化メモリ、およびその製造方法に関するものである。
【背景技術】
【０００２】
相変化メモリ装置は、電子メモリとして相変化材料、すなわち、一般的な非晶質（アモルファス）状態と、一般的な結晶質状態との間で電気的に切り換えることができる材料を使用する。あるタイプのメモリ素子は、ほぼ非晶質（アモルファス）状態の構造的状態とほぼ結晶質状態の局部的規則性の状態との間で、あるいは、完全な非晶質（アモルファス）状態と完全な結晶質状態の間で全範囲にわたって、局部的規則性の異なる検出可能な状態の間で、電気的に切り換えることができる相変化材料を使用する。結晶質、半結晶質、非晶質（アモルファス）、半非晶質（半アモルファス）のいずれかの状態における抵抗値を表す状態にセットされている場合、相状態または物理的状態、およびそれに関連付けられた抵抗値は、他のプログラミングイベントにより変化するまで維持されるという点で、相変化材料はまた不揮発性である。状態は電力を除去しても影響を受けない。
【０００３】
このタイプのメモリの問題点は、現在の製造プロセスを考慮すると、ヒータ層の高さが、同一ウエハ内で、またウエハウエハ相互間で変動し、それゆえにプログラミング電流変動が大きくなることである。
【０００４】
このことは、プログラムされたメモリセルの物理的状態、およびそれに関する電気的特性は、プログラミング電流値によって決まるため、欠点である。プログラミング電流の変動は、とくに多重レベルメモリの場合に記憶しているデータに誤りを生ずることになり、また、したがって読み取り中に誤りを生ずることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
それゆえに、本発明の目的は上述した問題を解決することである。
【課題を解決するための手段】
【０００６】
本発明によると、半導体構造および中間半導体構造の製造方法は、それぞれ請求項１および１０に明示され、定義される。
【０００７】
本発明の理解のために、添付図面につき、単なる非制限的な例示として、好ましい実施形態を以下に説明する。
【発明を実施するための最良の形態】
【０００８】
図１につき説明すると、ウエハは基体１０を有し、この基体１０としては、例えば半導体基板を覆う層間誘電層がある。層間誘電層は、例えば酸化物である。底部側アドレス線１２を層間誘電体１０内に形成する。底部側アドレス線１２は従来の技術により形成した銅製の行ラインである。
【０００９】
層スタックをこの底部側アドレス線１２上に積層する。図１の実施形態において、この層スタックは、第１材料の第１誘電層１４、第２材料の第２誘電層１６、第１材料の第３誘電層１８、第２材料の犠牲誘電層２４を有する。例えば第１材料を窒化物とし、第２材料を酸化物とする。この後、細孔２０を層１４，１６，１８，２４のスタックにパターン形成し、またエッチングする。
【００１０】
つぎに、図２に示すように、側壁スペーサ２２を、スペーサ材料の堆積とそれに続く異方性エッチングにより形成する。スペーサ材料は、例えば、窒化物とする。その結果生ずる細孔２０はリソグラフィ技術以下の幅を有し、例えば、４０〜８０ナノメートルである。さらに、側壁スペーサ２２は傾斜した肩部３６を有する。
【００１１】
図３に示す段階で、ヒータ材料２６を細孔２０内に堆積する。ヒータ材料２６は高抵抗金属、例えば窒化チタンシリコンとする。このように、細孔２０に充填し、層１４，１６，１８，２４のスタックをヒータ材料２６によりカバーする。
【００１２】
つぎに、図４に示すように、化学機械的平坦化（ＣＭＰ）を行い、平坦化した表面を形成する。平坦化はヒータ材料２６および犠牲誘電体２４から開始し、ここでは窒化物である第３誘電層１８上で停止する。それゆえ、第３誘電層は化学機械的平坦化あるいは他のエッチング処理によるエッチングストップとして作用すると理解されたい。
【００１３】
化学機械的平坦化において、例えば酸化物と窒化物との間に高い研磨選択性を有する多くのタイプのスラリーを使用することができる。第３誘電層１８が化学機械的エッチングストップとして機能することにより、いかなるウエハであっても、そのウエハ内およびウエハ相互間のヒータ高さに高い再現性が得られる。
【００１４】
化学機械的平坦化によって同様に側壁スペーサ２２の傾斜した肩部３６（図３）を除去し、その結果、図４に示すように平坦となる。それから、カルコゲナイド層２８を堆積し、続いて、最終的に相変化メモリセルの上部電極を形成するのに使用される導電層３０を堆積する。
【００１５】
つぎに図６につき説明すると、カルコゲナイド層２８および導電層３０をパターン形成し、エッチングによってアイランドやストライプを形成し、これによりメモリ素子または相変化メモリ装置を形成する。
【００１６】
図７に示すように、カプセル化層３６を、層３０および２８を含むスタック上に形成する。カプセル化層３６はカルコゲナイド層２８の側壁を保護する。一実施形態では、層３６は低温窒化物から成る。この後、絶縁体３４をカプセル化層３６上に形成し、カプセル化層３６をエッチングして細孔を形成する。さらに、頂部側アドレス線３２を、絶縁体３４およびカプセル化層３６中の細孔内に堆積して形成する。例えば、頂部側アドレス線３２は列ラインを形成し、概して底部側アドレス線に対してほぼ交差する方向に配置する。
【００１７】
図７の相変化メモリ装置において、第３誘電層１８は、あるウエハ上に形成されるすべての相変化メモリ装置に共通であるため、すべてのメモリ装置は正確に同じあるいは少なくとも実質的に同じ高さのヒータ２６を有する。すなわち、異なるメモリ装置でエッチングストップ誘電体として機能する共通の第３誘電層１８を使用することによって、結果として共通ヒータ高さとなる。
【００１８】
共通ヒータ高さを有することの一つの利点は、すべての相変化メモリ装置がほぼ同一のプログラミング電流を受容する点である。結果として、相変化メモリ装置は、所定状態にプログラムされるとき、同一状態にある他のメモリ装置と同一特性を有し、そのような多数のメモリ装置からなるメモリアレイ全体によりよい均一性を与える。
【００１９】
多くの異なるメモリ装置は、メモリアレイにおける多数のメモリ装置にわたり共通のエッチングストップ層を使用して、ヒータ２６の共通高さを決定する。例えば、４個の交互に積層する層１４，１６，１８，２４を使用する代わりに、窒化物など一種類の材料で下側層を形成した単に２個の層で、要求されるヒータ高さにすることもできる。
【００２０】
カルコゲナイド層２８は相変化を起こし、プログラム可能なメモリ材料は、電流を流すことによって少なくとも２つのメモリ状態のうちいずれかにプログラムすることができる。より結晶質の状態とより非晶質（アモルファス）の状態の間でメモリ材料の相状態を変化させるが、ほぼ非晶質の状態にあるメモリ材料の電気抵抗は、ほぼ結晶質の状態にあるメモリ材料の抵抗よりも大きくなる。
【００２１】
メモリ材料の状態または相を変えるためにカルコゲナイド層２８をプログラムすることは、電極またはアドレス線１２および３２に対して電圧電位差を印加することで達成され、これにより、カルコゲナイド層２８に電圧電位差が生ずる。印加した電位差に応じて、電流はカルコゲナイド層を通して流れ、その結果、カルコゲナイド層を加熱する。
【００２２】
この加熱は、カルコゲナイドの状態または相を変化させる。カルコゲナイド層１８の状態または相の変化によって、メモリ材料の電気的特性が変化する。例えば、メモリ材料の相を変化させることにより、メモリ材料の抵抗が変化する。
【００２３】
「リセット」状態では、メモリ材料は非晶質（アモルファス）あるいは半非晶質（半アモルファス）状態にあるものとし、「セット」状態では、メモリ材料は結晶質または半結晶質状態にあるものとすることができる。非晶質（アモルファス）状態あるいは半非晶質（半アモルファス）状態にあるメモリ材料の抵抗は、結晶質あるいは半結晶質状態にあるメモリ材料の抵抗よりも大きい。「リセット」とおよび「セット」と、非晶質（アモルファス）および結晶質状態のそれぞれの関係は、予め定められているが、別の関係が適用されても良い。
【００２４】
電流によってメモリ材料が比較的高温まで加熱され、メモリ材料が非晶質（アモルファス）化され、「リセット」メモリ材料となる（例えば、論理値「０」のプログラムメモリ材料）。メモリ材料の内部が比較的低い結晶化温度に加熱されることによって、メモリ材料が結晶化し、「セット」メモリ材料が得られる（例えば、論理値「１」のプログラムメモリ材料）。メモリ材料の各種抵抗により、メモリ材料の内部を流れる電流量や時間が変化することで、情報を記憶することができる。
【００２５】
つぎに図８につき説明すると、本発明の実施形態によるシステム５００の一部を示す。システム５００は、無線装置、例えば、パーソナルデジタルアシスタント（ＰＤＡ）、無線機能を持つラップトップまたは携帯コンピュータ、ウェブタブレット、無線電話、ポケベル、インスタントメッセージ装置、デジタル音楽プレーヤー、デジタルカメラ、または無線で情報を発信および／または受信するのに適合する他の装置がある。システム５００は、以下のいかなるシステムにも使用することができる。すなわち、無線ローカルエリアネットワーク（ＷＬＡＮ）システム、無線パーソナルエリアネットワーク（ＷＰＡＮ）システムまたはセルラーネットワークに使用できる。ただし本発明の範囲は、これらに限定するものではない。
【００２６】
システム５００は、コントローラ５１０、入／出力（Ｉ／Ｏ）装置５２０（例えば、キーパッド、ディスプレイ）、メモリ５３０、無線インタフェース５４０とを有し、これらは、バス５５０を介して相互に結合される。システム５００はバッテリ５８０により作動する。本発明の範囲は、これらのいずれかのあるいは全ての部品を持つ実施形態に限定されるものではないことに留意されたい。
【００２７】
コントローラ５１０は、例えば１個またはそれ以上のマイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラ等を有する。メモリ５３０は、システム５００へまたはシステム５００から発信されるメッセージを記憶するために使用することができる。メモリ５３０はまた、随意的に、システム５００の作動中、コントローラ５１０によって実行される指令を記憶するために使用することができ、またメモリ５３０を使用して、ユーザーデータを記憶することもできる。メモリ５３０は、本明細書で説明した相変化メモリ装置により形成されるメモリアレイを持つ相変化メモリを有するものとすることができる。
【００２８】
Ｉ／Ｏ装置５２０は、メッセージを発生するためにユーザーが使用する。システム５００は、無線インタフェース５４０を使用して、無線ラジオ周波数（ＲＦ）信号と共に、無線通信ネットワークへおよび無線通信ネットワークからメッセージを送信および受信する。無線インタフェース５４０の一例は、アンテナまたは無線トランシーバである。ただし本発明の範囲は、これらに限定するものではない。スタティックＲＡＭ（ＳＲＡＭ）５６０も同様にバス５００と結合する。
【００２９】
最後に、本明細書に記載および図示した相変化メモリ装置および製造方法に対して、多くの変更および修正を加えることができ、すべてのそのような変更および修正も添付の特許請求の範囲で定義した本発明の範囲内にあることは明らかである。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に従った相変化メモリにおける順次の製造段階を示す拡大断面図である。
【図２】本発明の一実施形態に従った相変化メモリにおける順次の製造段階を示す拡大断面図である。
【図３】本発明の一実施形態に従った相変化メモリにおける順次の製造段階を示す拡大断面図である。
【図４】本発明の一実施形態に従った相変化メモリにおける順次の製造段階を示す拡大断面図である。
【図５】本発明の一実施形態に従った相変化メモリにおける順次の製造段階を示す拡大断面図である。
【図６】本発明の一実施形態に従った相変化メモリにおける順次の製造段階を示す拡大断面図である。
【図７】本発明の一実施形態に従った相変化メモリにおける順次の製造段階を示す拡大断面図である。
【図８】図７のメモリを組み込んだシステムを示す説明図である。
【図１】
2009508346.tif 000003
【図２】
2009508346.tif 000004
【図３】
2009508346.tif 000005
【図４】
2009508346.tif 000006
【図５】
2009508346.tif 000007
【図６】
2009508346.tif 000008
【図７】
2009508346.tif 000009
【図８】
2009508346.tif 000010
【国際調査報告】
2009508346.tif 000011
2009508346.tif 000012
2009508346.tif 000013