(57)【要約】【課題】  再プログラム可能な電気的プログラム可能ヒューズを提供すること。【解決手段】  再プログラム可能な電気的プログラム可能ヒューズを設ける装置及び方法を提供する。その装置及び方法により、プログラム電流源及び検出電流源に結合する一対のｅＦｕｓｅが設けられる。ｅＦｕｓｅの対をプログラム化するときには、第１プログラミング電流を第１ｅＦｕｓｅに印加して第１ｅＦｕｓｅの抵抗を増分量だけ増加させる。ｅＦｕｓｅの対を非プログラム化状態に戻すときには、第２プログラミング電流を第２ｅＦｕｓｅに印加して第２ｅＦｕｓｅの抵抗を第１ｅＦｕｓｅの抵抗よりも大きくなるように増加させる。検出電流をｅＦｕｓｅに印加するときには、ｅＦｕｓｅを横切って生じる電圧の差分が識別され、再プログラム可能ｅＦｕｓｅがプログラム化状態にあるか非プログラム化状態にあるかを示すのに用いられる。【選択図】      図２
2009515321.tif 000002
【特許請求の範囲】
【請求項１】
再プログラム可能な電気的プログラム可能ヒューズ（ｅＦｕｓｅ）であって、
第１プログラミング電流源及び第１検出電流源に結合した第１ｅＦｕｓｅと、
第２プログラミング電流源及び第２検出電流源に結合した第２ｅＦｕｓｅと、
前記第１プログラミング電流源からの第１プログラミング電流と前記第１検出電流源からの第１検出電流との前記第１ｅＦｕｓｅへの印加を制御するため、及び、前記第２プログラミング電流源からの第２プログラミング電流と前記第２検出電流源からの第２検出電流との前記第２ｅＦｕｓｅへの印加を制御するための制御論理と、
前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに結合し、前記第１ｅＦｕｓｅの信号出力と前記第２ｅＦｕｓｅの出力信号との差分を検出するための検出増幅器と
を備える再プログラム可能ｅＦｕｓｅ。
【請求項２】
前記検出増幅器は、前記第１ｅＦｕｓｅの信号出力と前記第２ｅＦｕｓｅの出力信号との前記差分に基づく論理値を出力するように動作可能である、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項３】
前記論理値は、前記差分が、前記第１ｅＦｕｓｅがプログラム化状態にあることを示す場合には第１の値となり、前記差分が、前記第１ｅＦｕｓｅが非プログラム化状態にあることを示す場合には第２の値となる、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項４】
前記第２プログラミング電流は前記第１プログラミング電流よりも大きい、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項５】
前記第１プログラミング電流は、前記第１ｅＦｕｓｅの最大抵抗よりも小さな第１増分量だけ前記第１ｅＦｕｓｅの抵抗を増加させる、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項６】
前記第２プログラミング電流は、前記第２ｅＦｕｓｅの最大抵抗よりも小さく、前記第１増分量よりも大きな第２増分量だけ前記第２ｅＦｕｓｅの抵抗を増加させる、請求項５に記載の再プログラム可能ｅＦｕｓｅ。
【請求項７】
前記第１プログラミング電流及び第２プログラミング電流は、それぞれ前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに対して、複数回前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅの最大抵抗に達するまで、前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅの抵抗を増加させるために複数回印加することができる、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項８】
前記再プログラム可能ｅＦｕｓｅは、電気的消去可能なプログラム可能読み出し専用メモリ回路の部分である、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項９】
複数のスイッチであって、前記制御論理が前記複数のスイッチのうちの適切なスイッチを開閉させて、前記第１プログラミング電流源からの前記第１プログラミング電流と前記第１検出電流源からの前記第１検出電流との前記第１ｅＦｕｓｅへの印加を制御し、前記制御論理が前記複数のスイッチのうちの適切なスイッチを開閉させて、前記第２プログラミング電流源からの前記第２プログラミング電流と前記第２検出電流源からの前記第２検出電流との前記第２ｅＦｕｓｅへの印加を制御する、複数のスイッチをさらに備える、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項１０】
前記検出増幅器を較正する較正論理をさらに備える、請求項１に記載の再プログラム可能ｅＦｕｓｅ。
【請求項１１】
再プログラム可能な電気的プログラム可能ヒューズ（ｅＦｕｓｅ）を設ける方法であって、
第１プログラミング電流源及び第１検出電流源に結合した第１ｅＦｕｓｅを設けるステップと、
第２プログラミング電流源及び第２検出電流源に結合した第２ｅＦｕｓｅを設けるステップと、
前記第１プログラミング電流源からの第１プログラミング電流と前記第１検出電流源からの第１検出電流との前記第１ｅＦｕｓｅへの印加を制御し、及び、前記第２プログラミング電流源からの第２プログラミング電流と前記第２検出電流源からの第２検出電流との前記第２ｅＦｕｓｅへの印加を制御する制御論理を設けるステップと、
前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに結合し、前記第１ｅＦｕｓｅの信号出力と前記第２ｅＦｕｓｅの出力信号との差分を検出する検出増幅器を設けるステップと
を含む方法。
【請求項１２】
前記第１ｅＦｕｓｅの信号出力と前記第２ｅＦｕｓｅの出力信号との前記差分に基づく論理値を出力するように前記検出増幅器を構成するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記検出増幅器は、前記差分が、前記第１ｅＦｕｓｅがプログラム化状態にあることを示す場合に第１の値である論理値を出力し、前記差分が、前記第１ｅＦｕｓｅが非プログラム化状態にあることを示す場合に第２の値を出力するように構成される、請求項１２に記載の方法。
【請求項１４】
前記第２プログラミング電流は、前記第１プログラミング電流よりも大きい、請求項１１に記載の方法。
【請求項１５】
前記第１プログラミング電流は、前記第１プログラミング電流が前記第１ｅＦｕｓｅの最大抵抗よりも小さな第１増分量だけ前記第１ｅＦｕｓｅの抵抗を増加させるように設定される、請求項１１に記載の方法。
【請求項１６】
前記第２プログラミング電流は、前記第２プログラミング電流が前記第２ｅＦｕｓｅの最大抵抗よりも小さく前記第１増分量よりも大きな第２増分量だけ前記第２ｅＦｕｓｅの抵抗を増加させるように設定される、請求項１５に記載の方法。
【請求項１７】
前記第１プログラミング電流及び第２プログラミング電流は、それぞれ前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに対して、複数回前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅの最大抵抗に達するまで、前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅの抵抗を増加させるために複数回印加することができる、請求項１１に記載の方法。
【請求項１８】
前記再プログラム可能ｅＦｕｓｅを電気的消去可能なプログラム可能読み出し専用メモリ回路の部分として設けるステップをさらに含む、請求項１１に記載の方法。
【請求項１９】
複数のスイッチであって、前記制御論理が前記複数のスイッチのうちの適切なスイッチを開閉させて、前記第１プログラミング電流源からの前記第１プログラミング電流と前記第１検出電流源からの前記第１検出電流との前記第１ｅＦｕｓｅへの印加を制御し、及び、前記制御論理が前記複数のスイッチのうちの適切なスイッチを開閉させて、前記第２プログラミング電流源からの前記第２プログラミング電流と前記第２検出電流源からの前記第２検出電流との前記第２ｅＦｕｓｅへの印加を制御する、複数のスイッチをさらに設けるステップを含む、請求項１１に記載の方法。
【請求項２０】
前記検出増幅器を較正する較正論理を設けるステップをさらに含む、請求項１１に記載の方法。
【請求項２１】
データ処理装置であって、
プロセッサと、
前記プロセッサに結合した再プログラム可能メモリ
とを備え、
前記再プログラム可能メモリは、請求項１から請求項１０までの何れかに記載される型の、１つ又は複数の再プログラム可能な電気的プログラム可能ヒューズ（ｅＦｕｓｅ）を備えるデータ処理装置。
【請求項２２】
前記データ処理装置は、集積回路チップ、多チップ・パッケージ、マザーボード、ゲーム機、ハンドヘルド・コンピュータ装置、携帯用コンピュータ装置、又は非携帯用コンピュータ装置のうちの１つである、請求項２１に記載のデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般には改善された集積回路デバイスに関する。より具体的には、本発明は再プログラム可能な電気的プログラム可能ヒューズ（ｅＦｕｓｅ）に関する。
【背景技術】
【０００２】
電気的プログラム可能なヒューズ（ｅＦｕｓｅ）は、２つの異なる状態、溶断及び非溶断状態の内の一方の状態を有する簡単な回路素子である。当技術分野では公知であるように、データをｅＦｕｓｅに書き込むステップは、ｅＦｕｓｅを溶断して「１」を表示するステップと、ｅＦｕｓｅをそれらのデフォルト状態、即ち非溶断状態にとどめて「０」値を表示するステップとを含む。非溶断状態では、ｅＦｕｓｅは電気的接触を可能にし、一方溶断状態では電気的接触が切断される。しかし、例えば、ｅＦｕｓｅの溶断が実際には電気的接触を可能にして、デフォルト状態が「１」を表示する条件のもとで「０」を表示する反転ｅＦｕｓｅの場合には、反対の段取りをつけることができる。
【０００３】  （公序良俗違反につき、不掲載）から入手可能な多くの集積回路チップは、集積回路チップに自動修復機能を与えるために用いられるｅＦｕｓｅの１つ又は複数のバンクを既に含んでいる。ｅＦｕｓｅがあると、集積回路内に欠陥が検知された場合、適切なｅＦｕｓｅが取り外される、即ち溶断される。活性化されたヒューズは、チップが個々の回路の速さを制御して電力消費、及び、不意の費用のかかる可能性のある欠陥の修復を管理することを助長する。個々の回路の動作が速すぎる又は遅すぎるためにチップが機能不全になっていることを技術が検知する場合には、チップは適切な局所電圧を制御することにより、それらの回路を減速又は加速させることができる。ｅＦｕｓｅは、仮にかかったとしても僅かの追加費用で集積回路チップに設けられる。【０００４】
図１は、既知の構造によるｅＦｕｓｅの図である。図１に示すように、ｅＦｕｓｅ素子１００は、ポリシリコン・ヒューズ１１０、ヒューズ・ラッチ１２０、プログラム・ラッチ１３０、プログラム電界効果トランジスタ（ＦＥＴ）１４０、及びルックアヘッド・プログラミング・マルチプレクサ１５０を含む数個のコンポーネントからなる。第１の主要なコンポーネントは、ポリシリコン・ヒューズ１１０である。ヒューズ１１０は、２つの可能な論理状態を有する。図示された例においては、その値が論理「０」と評価されるときは、そのままの状態に留まることができる。もう一つの状態は「プログラム化された」であって論理「１」と評価される。ヒューズ１１０をプログラムするには約１０ｍＡの振幅と２００μ秒の継続時間を有するＤＣ電流パルスが必要である。この高電流がポリシリコン・リンクの抵抗を動的に増加させてヒューズ１１０をプログラムする。ヒューズ・ラッチ１２０は次の３つの機能を果たす。（１）ヒューズのプログラミング中、全てのヒューズ・ラッチ１２０は論理「０」に初期化され、次いで単一の論理「１」が移動させられて、各々のヒューズ１１０をいつプログラムするかを判断する機構を可能にする順序を与え、（２）ヒューズ値を読み出すとき、ヒューズ・ラッチ１２０はヒューズ値を検出してストアするために用いられ、そして（３）ヒューズ・ラッチは、全ヒューズへの順次アクセスを可能にする全ヒューズ間のデイジー・チェーンを形成するのに用いられる付加的なデータ・ポートを有する。単一のヒューズをプログラムするのに必要な高ＤＣ電流要件のために、一度に１つのヒューズをプラグラムするのに、論理「１」がデイジー・チェーン化された状態のラッチを用いてゼロの場の中を移動させられる。
【０００５】
ｅＦｕｓｅ１００の残りのコンポーネントは、ヒューズ１１０のプログラミングのときにだけ機能する。ヒューズの望ましい状態はプログラム・ラッチ１３０の中に移される。プログラム・ラッチ１３０が論理「１」をロードされるとき、それはプログラムＦＥＴ１４０を選択し、またルックアヘッド・プログラミング・マルチプレクサ１５０を使用不能にする。ルックアヘッド・プログラミング・マルチプレクサ１５０は、ヒューズ・ラッチの移動する「１」を、プログラミングのために選択されていないヒューズを飛び越させてヒューズのプログラミング時間を節約する。
【０００６】
プログラミングが行われるには、ＥＦｕｓｅＰｒｏｇ信号が使用可能にされ、ＦＳｏｕｒｃｅ入力を用いてヒューズ１１０を横切って高電圧が加えられ、その結果生じる電流は、プログラムＦＥＴ１４０を通じて減衰させられる。この高電流経路が使用可能であるときにだけ、ヒューズをプログラムすることができる。プログラムＦＥＴ１４０は、プログラム・ラッチ１３０が設定され、移動する「１」がヒューズ・ラッチ１２０に達するときに使用可能になる。ｅＦｕｓｅ、及びｅＦｕｓｅを用いてオンチップ修復を行う方法に関するさらに多くの情報に対しては、引用によりここに組み入れられるＣｏｗａｎ他による非特許文献１を参照されたい。
【０００７】  前述のように、電気的プログラム可能ヒューズは、（公序良俗違反につき、不掲載）により、回路上の動作設定を電気的にプログラムするため又はチップ上の故障回路を確定するための、金属及びレーザ・ヒューズと取り替えるために用いられてきた。しかし、上記のことから明らかなように、現在のｅＦｕｓｅ技術は、ｅＦｕｓｅをプログラムする方式としてｅＦｕｓｅ抵抗の低値−高値の変化を利用している。そのようにすると、ｅＦｕｓｅは一度プログラムできるだけで再プログラムすることはできない。【０００８】
【非特許文献１】Ｃｏｗａｎ他、「Ｏｎ−Ｃｈｉｐ  Ｒｅｐａｉｒ  ａｎｄ  ａｎ  ＡＴＥ  Ｉｎｄｅｐｅｎｄｅｎｔ  Ｆｕｓｉｎｇ  Ｍｅｔｈｏｄｏｌｏｇｙ」、ＩＴＣ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｓｔ  Ｃｏｎｆｅｒｅｎｃｅ，ＩＥＥＥ２００２、１７８−１８６ページ。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この制約のため、現在の技術のもとでは、ｅＦｕｓｅは再プログラム可能性が必要な用途に用いるのには適さない。例えば、ｅＦｕｓｅは電気的消去可能なプログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ）の用途、即ち、通常ＥＥＲＯＭを再プログラム可能な方式で書き込み、読み出し、及び消去することを必要とする用途には用いることができない。
【課題を解決するための手段】
【００１０】
上記のことを考慮すると、電気的プログラム可能なヒューズ（ｅＦｕｓｅ）であって、ｅＦｕｓｅの初期プログラミング後に再プログラムすることのできるものがあれば便利であろう。本発明は、そのような再プログラム可能なｅＦｕｓｅ及びそのｅＦｕｓｅをプログラムする方法を提供する。
【００１１】
本発明によれば、プログラム可能な信号は、２つのｅＦｕｓｅを横切る差分信号（電圧又は電流）を検出することによって取得される。ｅＦｕｓｅは、プログラミング電流源により微細に与えられる電流ストレスにより、低値から高値まで調節可能な値を有する可変抵抗として取り扱われる。ｅＦｕｓｅは理想的には、ｅＦｕｓｅのプログラミングのより良好な制御をもたらすために、時間又はストレス電流とともに直線的に増加する抵抗を有する。
【００１２】
較正に際して、一対のｅＦｕｓｅの両方のｅＦｕｓｅは同じ抵抗値に較正される。ｅＦｕｓｅの対に書き込むためには、第１のプログラミング電流を２つのｅＦｕｓｅのうちの第１のものに印加して、その抵抗値を増分量だけ増加させる。この増分量はｅＦｕｓｅを制御可能な仕方でプログラムすることのできる最小の抵抗ステップに等しく、ｅＦｕｓｅ内のヒューズを形成するのに用いる材料の抵抗特性に依存する。ｅＦｕｓｅの１つの抵抗のこの増加の結果として、２つのｅＦｕｓｅを横切る電圧の差が生じる。この差分は、第１ｅＦｕｓｅがプログラム化状態にあることを示す。
【００１３】
プログラミングの後、小さな電流源を用い、２つのｅＦｕｓｅの間に異なる電圧を発生させてｅＦｕｓｅ対の論理値を検出する。第１ｅＦｕｓｅが第２ｅＦｕｓｅより高い電圧を有することを示す電圧差分は、第１ｅＦｕｓｅのプログラム化状態を示す。好ましい実施形態においては、第１ｅＦｕｓｅの非プログラム化状態は論理「０」に対応し、一方第１ｅＦｕｓｅのプログラム化状態は論理「１」に対応する。検出増幅器の論理値を「０」にリセットするためには、第２ｅＦｕｓｅへのその後の書き込みを利用する。第１ｅＦｕｓｅに印加されるプログラミング電流よりも大きなプログラミング電流が第２ｅＦｕｓｅに印加される。その結果、より大きなプログラミング電流が第２ｅＦｕｓｅに印加されるとき、第２ｅＦｕｓｅの抵抗率は第１ｅＦｕｓｅの抵抗率よりも大きくなる。従って、検出電流を用いて２つのｅＦｕｓｅの間の電圧差を検出するときには、第２ｅＦｕｓｅは第１ｅＦｕｓｅよりも高い電圧を有して論理「０」出力を生ずることになる。
【００１４】
同じ手順に従って、次にｅＦｕｓｅは前述と同じ仕方で再書き込みすることができる。このプロセスは、ｅＦｕｓｅが非常に高い抵抗値に達してそれ以上のプログラミングは適切に制御できなくなるまで、可能な限り多くの回数繰り返すことができる。
【００１５】
本発明の１つの例示的な実施形態において、第１プログラミング電流源及び第１検出電流源に結合した第１ｅＦｕｓｅと、第２プログラミング電流源及び第２検出電流源に結合した第２ｅＦｕｓｅとを備えた再プログラム可能な電気プログラム可能ヒューズ（ｅＦｕｓｅ）が提供される。第１プログラミング電流源からの第１プログラミング電流と第１検出電流源からの第１検出電流との第１ｅＦｕｓｅへの印加を制御し、そして第２プログラミング電流源からの第２プログラミング電流と第２検出電流源からの第２検出電流との第２ｅＦｕｓｅへの印加を制御する制御論理を設けることができる。第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに結合し、第１ｅＦｕｓｅの出力信号と第２ｅＦｕｓｅの出力信号との差分を検出する、検出増幅器をさらに設けることができる
【００１６】
第２プログラミング電流は、第１プログラミング電流より大きくすることができる。第１プログラミング電流は第１ｅＦｕｓｅの抵抗を、第１ｅＦｕｓｅの最大抵抗より小さな第１増分量だけ増加させることができる。第２プログラミング電流は第２ｅＦｕｓｅの抵抗を、第２ｅＦｕｓｅの最大抵抗より小さく第１増分量よりも大きな第２増分量だけ増加させることができる。第１プログラミング電流と第２プログラミング電流は、それぞれ第１ｅＦｕｓｅと第２ｅＦｕｓｅに対して、複数回第１ｅＦｕｓｅと第２ｅＦｕｓｅの最大抵抗に達するまで、第１ｅＦｕｓｅと第２ｅＦｕｓｅの抵抗を増加させるために複数回印加することができる。
【００１７】
検出増幅器は、第１ｅＦｕｓｅの信号出力と第２ｅＦｕｓｅの信号出力との差分に基づく論理値を出力することができる。論理値は、差分が第１ｅＦｕｓｅがプログラム化状態であることを示す場合には第１値とすることができ、差分が第１ｅＦｕｓｅが非プログラム化状態であることを示す場合には第２値とすることができる。検出増幅器を較正する較正論理を設けることができる。
【００１８】
上記のものに加えて、複数のスイッチを設けて、制御論理が複数のスイッチのうちの適切なスイッチを開閉させて、第１プログラミング電流源からの第１プログラミング電流と第１検出電流源からの第１検出電流との第１ｅＦｕｓｅへの印加を制御するようにすることができる。制御論理はさらに、複数のスイッチのうちの適切なスイッチを開閉させて、第２プログラミング電流源からの第２プログラミング電流と第２検出電流源からの第２検出電流との第２ｅＦｕｓｅへの印加を制御することができる。
【００１９】
再プログラム可能なｅＦｕｓｅは、電気的消去可能なプラグラム可能読み出し専用メモリ回路の部分とすることができる。再プログラム可能なｅＦｕｓｅはさらに、データ処理装置の部分とすることができる。このデータ処理装置は、例えば、集積回路チップ、多チップ・パッケージ、マザーボード、ゲーム機、ハンドヘルド・コンピュータ装置、携帯用コンピュータ装置、又は非携帯用コンピュータ装置とすることができる。
【００２０】
本発明のさらなる実施形態においては、再プログラム可能な電気的プログラム可能ヒューズ（ｅＦｕｓｅ）を設ける方法を提供する。この方法は、第１プログラミング電流源及び第１検出電流源に結合した第１ｅＦｕｓｅを設けるステップと、第２プログラミング電流源及び第２検出電流源に結合した第２ｅＦｕｓｅとを設けるステップとを含む。この方法は、第１プログラミング電流源からの第１プログラミング電流と第１検出電流源からの第１検出電流との第１ｅＦｕｓｅへの印加を制御し、そして第２プログラミング電流源からの第２プログラミング電流と第２検出電流源からの第２検出電流との第２ｅＦｕｓｅへの印加を制御する制御論理を設けるステップをさらに含むことができる。この方法はまた、第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに結合し、第１ｅＦｕｓｅの信号出力と第２ｅＦｕｓｅの信号出力との差分を検出する検出増幅器を設けるステップを含むことができる。
【００２１】
本発明のこれら及び他の特徴と利点は、本発明の例示的な実施形態に関する以下の詳細な説明のなかに記述され、或いは、当業者にはそれらを考慮すれば明白となるであろう。
これから、本発明の実施形態を、添付の図面を参照しながら例証としてのみ説明する。
【発明を実施するための最良の形態】
【００２２】
図２は、本発明の例示的な一実施形態による、再プログラム可能ｅＦｕｓｅを設けるための例示的な回路を示す図である。図２に示すように、回路２００は、検出増幅器２３０に結合する第１ヒューズ２１０及び第２ヒューズ２２０、並びに複数の電流源２４０〜２４６を含む。複数の電流源２４０〜２４６は、第１検出電流源２４０、第１プログラミング電流源２４２、第２検出電流源２４４、及び第２プログラミング電流源２４６を含む。
【００２３】
電流源２４０〜２４６は、信号線及びスイッチ２５０〜２６０を介して一対のｅＦｕｓｅ２１０及び２２０に結合する。スイッチ２５０〜２６０は、第１検出スイッチ２５０、第１プログラミング・スイッチ２５２、第２検出スイッチ２５４、及び第２プログラミング・スイッチ２５６、第１ｅＦｕｓｅスイッチ２５８、及び第２ｅＦｕｓｅスイッチ２６０を含む。スイッチ２５０〜２６０の開閉は、読み出し／書込み制御論理２７０により制御する。較正及び出力制御論理２８０は、検出増幅器２３０を較正し出力を制御するために設ける。
【００２４】
公知のように、電子フィルム又はビアの抵抗は、導電体中を電流が流れる結果としての導電体の金属原子のゆるやかな移動である、エレクトロマイグレーションに従って増加する。抵抗の増加は、ストレス時間、温度、ストレス電流、導電体の材料、及び導電体の構造に依存する。本発明のｅＦｕｓｅの技術は、ｅＦｕｓｅの抵抗を低抵抗値から高抵抗値まで徐々増加させるためにエレクトロマイグレーションを利用する。
【００２５】
本発明によれば、２つのｅＦｕｓｅ２１０及び２２０を横切る差分信号（電圧又は電流）を検出することにより、プログラム可能信号が取得される。ｅＦｕｓｅは、それらの抵抗値が電流ストレス、例えば、第１及び第２プログラミング電流源２４２及び２４６からのプログラミング電流源により微細な粒度で与えられるＩｐｒｏｇ１及びＩｐｒｏｇ２、によって低値から高値まで調節可能な可変抵抗として取り扱われる。ｅＦｕｓｅ２１０及び２２０は、ポリシリコン、金属、又はシリコン集積回路の形成プロセスにおいて一般的に利用できる他の材料を含む任意の適切な材料から形成することができる。理想的には、ｅＦｕｓｅ２１０及び２２０は、ｅＦｕｓｅのプログラミングをより良好に制御するために、時間又はストレス電流とともに直線的な抵抗の増加をもたらす材料及び構築法で形成する。
【００２６】
理想的には、検出増幅器の出力の初期値は、ｅＦｕｓｅの対２１０及び２２０とそれらに結合するスイッチ及び電流源との間に完全な適合性が存在する場合には、「０」又は「１」の何れでもなく、電流源とグラウンドの間の電圧の半分とするべきである。しかし、プロセス誘起の変動がこれらのコンポーネントの不適合性を生じる可能性がある。その結果、検出増幅器の出力は初めに「１」又は「０」とすることができる。このオフセットを補償するためには、検出増幅器を読み出し動作中に高い利得領域で動作するように較正することが必要である。そうすることによって、最小の電圧差分、従って抵抗変化が「１」又は「０」をプログラムするのに必要となる。このような較正は、較正及び出力制御論理２８０の制御下で実施することができる。
【００２７】
較正後、次にｅＦｕｓｅ２１０及び２２０に書き込むことができる。ｅＦｕｓｅ２１０及び２２０の対に書き込むためには、第１プログラミング電流、例えばＩｐｒｏｇ１を２つのｅＦｕｓｅのうちの第１のもの、例えばｅＦｕｓｅ２１０に印加してその抵抗値を一増分量だけ増加させる。この増分量は、ｅＦｕｓｅ２１０を制御可能な仕方でプログラムすることができる最小の抵抗ステップであり、ｅＦｕｓｅ２１０内のヒューズを形成するのに用いた材料の抵抗特性に依存することになる。データをｅＦｕｓｅ２１０に書き込むステップは、読み出し／書込み制御論理２７０により制御される。
【００２８】
ｅＦｕｓｅ２１０の抵抗増加の結果、２つのｅＦｕｓｅ２１０及び２２０を横切る電圧の差分が生じる。この差分はｅＦｕｓｅがプログラム化状態にあることを示す。即ち、検出電流を両方のｅＦｕｓｅ２１０及び２２０に印加したとき、検出増幅器２３０において検出される電圧は、ｅＦｕｓｅ２２０に対してよりもｅＦｕｓｅ２１０に対してより大きくなり、それにより２つのｅＦｕｓｅ２１０及び２２０を横切る電圧差分が生じる。
【００２９】
第１ｅＦｕｓｅ２１０の論理値を「０」にリセットするためには、第２ｅＦｕｓｅへのその後の書き込みを利用する。プログラミング電流を第２ｅＦｕｓｅ２２０に印加して、第２ｅＦｕｓｅ２２０の抵抗率を、第１ｅＦｕｓｅ２１０の抵抗率よりも大きくする。従って、検出電流Ｉｓｅｎｓｅを用いて２つのｅＦｕｓｅ２１０及び２２０の間の電圧差を検出するとき、第２ｅＦｕｓｅ２２０が第１ｅＦｕｓｅ２１０よりも高い電圧を有することになり、論理「０」出力を生じる。
【００３０】
同じ手順に従って、次にｅＦｕｓｅ２１０及び２２０に前述と同じ仕方で再書き込みすることができる。検出増幅器２３０のその後の再較正は不要、即ち較正は一度だけ行う必要があることに注意されたい。読み出し及び書き込みプロセスは、ｅＦｕｓｅ２１０及び２２０が非常に高い抵抗値に達してそれ以上のプログラミングを適切に制御できなくなるまで、可能な限り何回でも繰り返すことができる。
【００３１】
図３は、本発明の例示的な一実施形態による、図２の再プログラム可能ｅＦｕｓｅに関する、プログラミング、読み出し、及び再プログラミング中の、抵抗値及び対応するｅＦｕｓｅ出力を識別する表である。図３に示すように、表３００は、ｅＦｕｓｅ対の動作モードを識別する列３１０、図２に示す回路内のスイッチの状態（「１」はスイッチが閉じていることを示し、「０」はスイッチが開いていることを示す）を識別する列３２０、第１ｅＦｕｓｅ２１０の抵抗値を識別する列３３０、第２ｅＦｕｓｅ２２０の抵抗値を識別する列３４０、及び検出増幅器の出力を識別する列３５０を含む。
【００３２】
図３に示すように、較正の間、スイッチ２５０、２５４、２５８及び２６０を閉じ、他のスイッチを開くことによって、小さな検出電流ＩｓｅｎｓｅをｅＦｕｓｅ２１０及び２２０に印加する。検出増幅器２３０は、この設定のもとで較正して最適性能にする。ｅＦｕｓｅ２１０及び２２０の対のプログラミング中、スイッチ２５２及び２５８を閉じて第１プログラミング電流Ｉｐｒｏｇ１をｅＦｕｓｅ２１０に印加する。これにより、第１ｅＦｕｓｅ２１０はＲ＋δＲの抵抗値を有し、第２ｅＦｕｓｅは元の抵抗値Ｒを有するようになる。ｅＦｕｓｅの対は検出されないので、ｅＦｕｓｅの対の出力は与えられない、即ち「Ｘ」値となる。
【００３３】
読み出し動作の間、スイッチ２５０、２５４、２５８及び２６０を閉じ、他のスイッチを開くことによって、検出電流ＩｓｅｎｓｅをｅＦｕｓｅ２１０及び２２０に印加する。ｅＦｕｓｅ２１０の抵抗は、ｅＦｕｓｅ２２０の抵抗よりもδＲだけ大きいので、ｅＦｕｓｅ２１０を横切る電圧はｅＦｕｓｅ２２０を横切る電圧よりも大きい。その結果、ｅＦｕｓｅの対からの出力に基づく検出増幅器２３０の出力は論理「１」となる。
【００３４】
その後、続いて第２ｅＦｕｓｅ２２０への書き込みが、スイッチ２５６及び２６０を閉じ、他のスイッチは開くことにより実行される。第２ｅＦｕｓｅ２２０への書き込みの結果、第１ｅＦｕｓｅ２１０の抵抗はＲ＋δＲ、第２ｅＦｕｓｅの抵抗はＲ＋２＊δＲとなる。従って、第２ｅＦｕｓｅ２２０の抵抗は、第１ｅＦｕｓｅ２１０の抵抗よりも大きくなる。その後の読み出し動作の間、この抵抗の差分は、ｅＦｕｓｅ２１０及び２２０を横切る電圧の差分をもたらし、第１ｅＦｕｓｅを横切る電圧は第２ｅＦｕｓｅを横切る電圧よりも小さくなる。その結果、ｅＦｕｓｅの対の出力は論理「０」となる。
【００３５】
このｅＦｕｓｅ対に書き込む同じプロセスは、代替的に、もはやそれ以上のプログラミングが可能ではなくなる閾値抵抗に達するまで徐々に増加し続けるｅＦｕｓｅの抵抗値により繰り返すことができる。第１ｅＦｕｓｅへのその後の書込みは、ｅＦｕｓｅ２１０及び２２０の間の抵抗値の差分を確実に維持するため、従って、第１ｅＦｕｓｅ２１０がプログラムされていることを示す電圧差分が検出増幅器２３０により検出されるためには、δＲよりも大きな抵抗変化をもたらす必要がある。ｅＦｕｓｅの抵抗は、電流と電流の印加時間との積である印加されたストレスに比例するので、ｅＦｕｓｅ２１０の抵抗の変化は、読み出し／書込み論理２７０を経由して、例えばより高電流を供給するように電流源を制御するか、或いは、電流をｅＦｕｓｅ２１０に印加する時間を増加することにより、達成することができる。
【００３６】
一つの例示的な実施形態においては、初めにｅＦｕｓｅ２１０が書き込まれ、電流源は、δＲの抵抗変化をｅＦｕｓｅにおいて達成する制御手段である。ｅＦｕｓｅ２１０及びｅＦｕｓｅ２２０の両方に対する全てのその後の書き込みにおいて、電流源は、２＊δＲの抵抗変化を得る制御手段である。このことは、ｅＦｕｓｅ２１０及び２２０の間に抵抗、従って出力電圧にいくらかの差が常に存在することを保証する。このようにして、再プログラム可能ｅＦｕｓｅが得られる。
【００３７】
図４は、本発明の再プログラム可能ｅＦｕｓｅをＥＥＰＲＯＭ用途の構成に利用するための例示的な回路を示す図である。図４に示すように、ｅＦｕｓｅ対４１０の一連の４８０及び対応するスイッチ群４２０が設けられ、電流源４３０〜４６０から各々のｅＦｕｓｅ対におけるｅＦｕｓｅのそれぞれ１つに対する信号ラインが設けられている。ｅＦｕｓｅ対４１０の一連の４８０を設けることにより、本発明による再プログラム可能ｅＦｕｓｅを利用する電気的消去可能なプログラム可能ＲＯＭデバイスが可能となる。
【００３８】
図５〜図６は、本発明の例示的な一実施形態による、再プログラム可能ｅＦｕｓｅへの書き込み、それからの読み出し、及びその再プログラミングに関する、本発明の例示的な動作の概略を示すフローチャートである。フローチャート図の各々のブロック、及びフローチャート図中のブロックの組合せは、コンピュータ・プログラムの命令により実施することができることを理解されたい。これらのコンピュータ・プログラムの命令は、プロセッサ又は他のプログラム可能なマシーンを形成するデータ処理装置に与えることができ、その結果、プロセッサ又は他のプログラム可能なデータ処理装置の上で実行される命令は、フローチャートのブロック又は複数のブロック内で指定された機能を実施する手段を作成する。これらのコンピュータ・プログラムの命令はまた、プロセッサ又は他のプログラム可能なデータ処理装置に特定の仕方で機能するように指令することのできるコンピュータ可読メモリ又は記憶媒体の中にストアすることができて、その結果、コンピュータ可読メモリ又は記憶媒体の中にストアされた命令は、フローチャートのブロック又は複数のブロック内で指定された機能を実施する命令手段を含む製品を作り出す。
【００３９】
従って、フローチャート図のブロックは、指定された機能を実施する手段の組合せと、指定された機能を実施するステップの組合せと、指定された機能を実施するプログラム命令手段とをサポートする。また、フローチャート図の各々のブロック、及びフローチャート図中のブロックの組合せは、指定された機能又はステップを実行する専用ハードウェアに基づくコンピュータ・システムにより、又は専用ハードウェアとコンピュータ命令との組合せによって実行することができることを理解されたい。
【００４０】
図５は、本発明の例示的な一実施形態による、再プログラム可能ｅＦｕｓｅの対に対して書き込み及び消去するときの、本発明の例示的な動作の概略を示すフローチャートである。図５に示した動作は、例えば、再プログラム可能ｅＦｕｓｅの対を有する集積回路中の制御論理によって実行することができる。
【００４１】
図５に示すように、動作は検出増幅器の較正を始めることにより開始する（ステップ５１０）。較正後のある時間に、ｅＦｕｓｅの対に対して書き込み動作を実行するかどうかの判断を行う（ステップ５２０）。この判断は、例えば、制御論理内に書き込み信号が受信されたかどうかに基づいて行うことができる。
【００４２】
制御信号は、第１プログラミング電流をｅＦｕｓｅの対のうちの第１ｅＦｕｓｅに印加してその抵抗を増加させるために生成される。この制御信号は、例えば、集積回路内のスイッチを制御して、第１プログラミング電流を第１ｅＦｕｓｅに印加するために適切なスイッチを開閉させる信号とすることができる。この第１ｅＦｕｓｅに対する書き込みは、ｅＦｕｓｅの対の第１及び第２ｅＦｕｓｅの間の抵抗値の差分、従ってこれらのｅＦｕｓｅを横切る何らかの検出された電圧／電流の差分をもたらす。これは、プログラム化された結果、例えばｅＦｕｓｅの対により出力される論理「１」をもたらす。
【００４３】
操作は次に、ｅＦｕｓｅの対を非プログラム化状態に戻す命令を待つ（ステップ５４０）。ｅＦｕｓｅの対を非プログラム化状態、即ち、論理「０」出力に戻すかどうかの判断を行う（ステップ５５０）。戻さない場合には、動作はステップ５４０に戻り待つことを続ける。ｅＦｕｓｅの対を非プログラム化状態に戻す場合には、第２プログラミング電流をｅＦｕｓｅ対の第２ｅＦｕｓｅに印加するための制御信号が生成される（ステップ５６０）。この制御信号は、例えば、集積回路内のスイッチを制御して、第２プログラミング電流を第２ｅＦｕｓｅに印加するために適切なスイッチを開閉させる信号とすることができる。この第２の印加されたプログラミング電流は、第１ｅＦｕｓｅの抵抗値よりも大きな第２ｅＦｕｓｅの抵抗値をもたらし、それによりｅＦｕｓｅ対からの論理「０」の出力をもたらす。次いで動作は終了する。
【００４４】
図５に概略を示した動作は、再プログラム可能ｅＦｕｓｅのプログラミングを望むたび毎に繰り返すことができることを理解されたい。しかし、検出増幅器の較正は一度必要なだけである。ｅＦｕｓｅ対をプログラムするためのｅＦｕｓｅ対へのその後の書き込みにより、電流及び／又は電流印加の継続時間を変更してｅＦｕｓｅ対のｅＦｕｓｅの間の電圧差分を達成することができる。従って、ｅＦｕｓｅ対への第の１書き込みは第１の電流及び継続時間を用いることができ、一方その後のｅＦｕｓｅ対への全ての書き込みは第２の電流及び／又は継続時間を用いることができる。さらにこの動作は、システム又は装置内に設けられた各々の再プログラム可能ｅＦｕｓｅ対に対して実行することができる。従って、図５に示す上記の動作は、同じ集積回路装置内で多数回繰り返すことができる。
【００４５】
図６は、本発明の例示的な一実施形態による、一対の再プログラム可能ｅＦｕｓｅから論理出力値を読み出すときの、本発明の例示的な動作の概略を示すフローチャートである。図６に示す動作は、例えば、本発明による一対の再プログラム可能ｅＦｕｓｅを有する集積回路内に設けられた制御論理により実行することができる。
【００４６】
図６に示すように、動作は、一対のｅＦｕｓｅに検出電流を印加させる制御信号を生成することで始まる（ステップ６１０）。この制御信号は、例えば、集積回路内の適切なスイッチを開閉させてｅＦｕｓｅの対のうちの第１及び第２ｅＦｕｓｅに検出電流を印加する制御信号とすることができる。結果として生じるｅＦｕｓｅの電圧出力の間の差分が検出される（ステップ６２０）。その差分がｅＦｕｓｅの対のプログラム化状態を示すかどうかの判断が行われる（ステップ６３０）。示す場合には、ｅＦｕｓｅの対の出力は論理「１」値にセットされる（ステップ６４０）。そうでなければ、ｅＦｕｓｅの対の出力は論理「０」値にセットされる（ステップ６５０）。次いで動作は終了する。
【００４７】
このようにして、本発明は再プログラム可能ｅＦｕｓｅ装置を提供する。本発明の機構は、永続的な記憶装置の再プログラム可能性が望まれる任意の用途に利用することができる。例えば、本発明の１つの可能な用途は、ＥＥＰＲＯＭ型装置としてである。本発明はまた、集積回路に多重自動修復機能を与えることができる。
【００４８】
前述の回路は、集積回路チップに対する設計の一部分である。チップ設計は、グラフィカル・コンピュータ・プログラミング言語で作成され、コンピュータ記憶媒体（ディスク、テープ、物理ハード・ドライブ、又はストレージ・アクセス・ネットワーク内などの仮想ハード・ドライブなど）内にストアされる。設計者が、チップ又はチップ製造用フォトリソグラフィ・マスクを製造しない場合には、設計者は結果の設計を、物理的手段により（例えば、設計をストアしている記憶媒体のコピーを提供することにより）又は電気的に（例えば、インターネットにより）製造事業部に、直接又は間接に伝達する。次に、ストアされた設計は、ウェハ上に形成する当該チップ設計の典型的には複数のコピーを含むフォトリソグラフィ・マスクの製造のために、適切なフォーマット（例えば、ＧＤＳＩＩ）に変換される。フォトリソグラフィ・マスクは、ウェハのエッチング又は他の処理を行う領域を画定するのに用いられる。
【００４９】
結果として得られた集積回路チップは、制作者により未加工のウェハの形態（即ち、多数の未パッケージ・チップを有する単一のウェハ）でむき出しのダイとして、又はパッケージされた形態で配布することができる。後者の場合には、チップは単一チップ・パッケージ（マザーボードに接続したリードを有するプラスチック担体、又は他の高レベルの担体など）内に又は多チップ・パッケージ（表面相互接続部又は埋め込み相互接続部の何れか又は両方を有するセラミック担体など）内に取付けられる。何れの場合においても、チップは次に、（ａ）マザーボードのような中間製品又は（ｂ）最終製品の部品として、他のチップ、別々の回路素子、及び／又は他の信号処理装置と統合される。最終製品は、玩具及び他の低価格用途から、ゲーム機、ハンドヘルド又は携帯用コンピュータ装置、並びに、ディスプレイ、キーボード又は他の入力デバイス、及び中央処理装置を有する他の進んだ非携帯用コンピュータ製品に至る、集積回路チップを含む任意の製品とすることができる。
【００５０】
図７は本発明の再プログラム可能ｅＦｕｓｅメモリ・デバイスを実装することのできるデータ処理装置を示す例示的なブロック図である。図７に示すように、再プログラム可能ｅＦｕｓｅメモリ・デバイス７２０は、プロセッサ７３０に関連するデータ処理装置上に又はその中に設けられる。データ処理装置７１０は、プロセッサ７３０に結合した単一の再プログラム可能ｅＦｕｓｅメモリ・デバイス７２０を有するように描かれているが、本発明はそれに限定されないことに注意されたい。本発明によれば、むしろ複数の再プログラム可能ｅＦｕｓｅメモリ・デバイス７２０をデータ処理装置７１０内の１つ又は複数のプロセッサ７３０に関連して設けることができる。これらの再プログラム可能ｅＦｕｓｅメモリ・デバイス７２０は、ＥＥＰＲＯＭ型デバイス、不揮発性ランダム・アクセス・メモリ・デバイスなどとして設けることができる。
【００５１】
上記のように、データ処理装置７１０は、種々多様な型のデータ処理装置の何れかとすることができる。そのようなデータ処理装置は、集積回路チップ、多チップ・パッケージ、マザーボードなどを含むが、それらに限定されない。データ処理装置７１０は、より大きなデータ処理システム又は装置７００の部分とすることができる。このより大きなデータ処理システム又は装置７００は、玩具及び他の低価格用途から、ゲーム機、ハンドヘルド又は携帯用コンピュータ装置、並びに、デスクトップ・コンピュータ、サーバなどの他の進んだ非携帯用コンピュータ装置に至る、データ処理装置７１０を用いる任意の型の装置とすることができる。
【００５２】
本発明の説明は、例証及び説明の目的で示されており、本発明を網羅するものではなく、また開示された形態に限定するものでもない。当業者には多くの修正及び変更が明らかとなるであろう。実施形態は、本発明の原理を最も良く説明するため、そして当業者が本発明を、企図する特定の用途に適した種々の修正を伴う種々の実施形態に関して理解することができるように、選択され記述されたものである。
【図面の簡単な説明】
【００５３】
【図１】従来技術による、電気的プログラム可能ヒューズ（ｅＦｕｓｅ）を示す図である。
【図２】本発明の例示的な一実施形態による、再プログラム可能ｅＦｕｓｅを設けるための例示的な回路を示す図である。
【図３】本発明の例示的な一実施形態による、図２の再プログラム可能ｅＦｕｓｅに関する、プログラミング、読み出し、及び再プログラミング中の、抵抗値及び対応するｅＦｕｓｅ出力を識別する表である。
【図４】本発明の再プログラム可能ｅＦｕｓｅをＥＥＰＲＯＭ用途の構成に利用するための例示的な回路を示す例示的な図である。
【図５】本発明の例示的な一実施形態による、一対の再プログラム可能ｅＦｕｓｅに対して書き込み及び消去するときの、本発明の例示的な動作の概略を示すフローチャートである。
【図６】本発明の例示的な一実施形態による、一対の再プログラム可能ｅＦｕｓｅから論理出力値を読み出すときの、本発明の例示的な動作の概略を示すフローチャートである。
【図７】本発明の再プログラム可能ｅＦｕｓｅメモリ装置を実装することのできるデータ処理装置を示す例示的なブロック図である。
【符号の説明】
【００５４】
１００：ｅＦｕｓｅ素子
１１０：ポリシリコン・ヒューズ
１２０：ヒューズ・ラッチ
１３０：プログラム・ラッチ
１４０：電界効果トランジスタ（ＦＥＴ）
１５０：ルックアヘッド・プログラミング・マルチプレクサ
２００：回路
２１０：第１ｅＦｕｓｅ
２２０：第２ｅＦｕｓｅ
２３０：検出増幅器
２４０、２４２、２４４、２４６：電流源
２５０、２５２、２５４、２５６、２５８、２６０：スイッチ
２７０：読み出し／書き込み制御論理
２８０：較正及び出力制御論理
３００：表
３１０：ｅＦｕｓｅの対の動作モードを識別する列
３２０：スイッチの状態を識別する列
３３０：第１ｅＦｕｓｅの抵抗値を識別する列
３４０：第２ｅＦｕｓｅの抵抗値を識別する列
３５０：検出増幅器の出力を識別する列
４１０：ｅＦｕｓｅの対
４３０、４４０、４５０、４６０：電流源
４８０：一連のｅＦｕｓｅ対
【図１】
2009515321.tif 000003
【図２】
2009515321.tif 000004
【図３】
2009515321.tif 000005
【図４】
2009515321.tif 000006
【図５】
2009515321.tif 000007
【図６】
2009515321.tif 000008
【図７】
2009515321.tif 000009
【手続補正書】
【提出日】平成20年10月23日(2008.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気的プログラム可能ヒューズ（ｅＦｕｓｅ）であって、
第１プログラミング電流源及び第１検出電流源に結合した第１ｅＦｕｓｅと、
第２プログラミング電流源及び第２検出電流源に結合した第２ｅＦｕｓｅと、
前記第１プログラミング電流源からの第１プログラミング電流と前記第１検出電流源からの第１検出電流との前記第１ｅＦｕｓｅへの印加を制御するため、及び、前記第２プログラミング電流源からの第２プログラミング電流と前記第２検出電流源からの第２検出電流との前記第２ｅＦｕｓｅへの印加を制御するための制御論理であって、前記第１プログラミング電流の前記印加の後の前記第２プログラミング電流の前記印加を制御するように動作可能な制御論理回路と、
前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに結合し、前記第１ｅＦｕｓｅの信号出力と前記第２ｅＦｕｓｅの出力信号との差分を検出するための検出増幅器と
を備えるｅＦｕｓｅ。
【請求項２】
前記検出増幅器は、前記第１ｅＦｕｓｅの信号出力と前記第２ｅＦｕｓｅの出力信号との前記差分に基づく論理値を出力するように動作可能である、請求項１に記載のｅＦｕｓｅ。
【請求項３】
前記論理値は、前記差分が、前記第１ｅＦｕｓｅがプログラム化状態にあることを示す場合には第１の値となり、前記差分が、前記第１ｅＦｕｓｅが非プログラム化状態にあることを示す場合には第２の値となる、請求項２に記載のｅＦｕｓｅ。
【請求項４】
前記第２プログラミング電流は前記第１プログラミング電流よりも大きい、請求項１に記載のｅＦｕｓｅ。
【請求項５】
前記第１プログラミング電流は、前記第１ｅＦｕｓｅの最大抵抗よりも小さな第１増分量だけ前記第１ｅＦｕｓｅの抵抗を増加させる、請求項１に記載のｅＦｕｓｅ。
【請求項６】
前記第２プログラミング電流は、前記第２ｅＦｕｓｅの最大抵抗よりも小さく、前記第１増分量よりも大きな第２増分量だけ前記第２ｅＦｕｓｅの抵抗を増加させる、請求項５に記載のｅＦｕｓｅ。
【請求項７】
前記第１プログラミング電流及び第２プログラミング電流は、それぞれ前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに対して、複数回前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅの最大抵抗に達するまで、前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅの抵抗を増加させるために複数回印加することができる、請求項１に記載のｅＦｕｓｅ。
【請求項８】
前記電気的プログラム可能なｅＦｕｓｅは、電気的消去可能なプログラム可能読み出し専用メモリ回路の部分である、請求項１に記載のｅＦｕｓｅ。
【請求項９】
複数のスイッチであって、前記制御論理が前記複数のスイッチのうちの適切なスイッチを開閉させて、前記第１プログラミング電流源からの前記第１プログラミング電流と前記第１検出電流源からの前記第１検出電流との前記第１ｅＦｕｓｅへの印加を制御し、前記制御論理が前記複数のスイッチのうちの適切なスイッチを開閉させて、前記第２プログラミング電流源からの前記第２プログラミング電流と前記第２検出電流源からの前記第２検出電流との前記第２ｅＦｕｓｅへの印加を制御する、複数のスイッチをさらに備える、請求項１に記載のｅＦｕｓｅ。
【請求項１０】
前記検出増幅器を較正する較正論理回路をさらに備える、請求項１に記載のｅＦｕｓｅ。
【請求項１１】
データ処理装置であって、
プロセッサと、
前記プロセッサに結合した再プログラム可能メモリとを備え、
前記再プログラム可能メモリは、１つ又は複数の電気的プログラム可能ヒューズ（ｅＦｕｓｅ）を備え、各ｅＦｕｓｅは、
第１プログラミング電流源及び第１検出電流源に結合した第１ｅＦｕｓｅと、
第２プログラミング電流源及び第２検出電流源に結合した第２ｅＦｕｓｅと、
前記第１プログラミング電流源からの第１プログラミング電流と前記第１検出電流源からの第１検出電流との前記第１ｅＦｕｓｅへの印加を制御するため、及び、前記第２プログラミング電流源からの第２プログラミング電流と前記第２検出電流源からの第２検出電流との前記第２ｅＦｕｓｅへの印加を制御するための制御論理であって、前記第１プログラミング電流の前記印加の後の前記第２プログラミング電流の前記印加を制御するように動作可能な制御論理回路と、
前記第１ｅＦｕｓｅ及び第２ｅＦｕｓｅに結合し、前記第１ｅＦｕｓｅの信号出力と前記第２ｅＦｕｓｅの出力信号との差分を検出するための検出増幅器とを有する、データ処理装置。
【請求項１２】
前記データ処理装置は、集積回路チップ、多チップ・パッケージ、マザーボード、ゲーム機、ハンドヘルド・コンピュータ装置、携帯用コンピュータ装置、又は非携帯用コンピュータ装置のうちの１つである、請求項１１に記載のデータ処理装置。
【国際調査報告】
2009515321.tif 000010
2009515321.tif 000011