(57)【要約】  第１端子で上側浮遊供給電圧に、第２端子でスイッチドノード電圧に接続したブーストラップコンデンサの充電を最適化する回路であって、電流を負荷に供給するために、ハーフブリッジのスイッチドノードで接続した上側および下電圧側スイッチを駆動する上側および下側ドライバー回路を有するゲートドライバー回路に含まれ、上側ドライバー回路は、第１レベルを基準とする第１制御電圧を受け入れ、下側ドライバー回路は、第２レベルを基準とする第２制御電圧を受け入れ、ブーストラップコンデンサは供給電圧を上側ドライバー回路に供給する。ブーストラップコンデンサの第１端子に接続した第１スイッチと、スイッチドノード電圧を感知し、スイッチドノード電圧がＬＯＷである場合に第１スイッチをＯＮにする位相感知比較器とを含み、位相感知比較器が動作可能にされると、ブーストラップコンデンサの充電は最適化される。【選択図】      図８
2009533899.tif 000002
【特許請求の範囲】
【請求項１】
第１端子で上側浮遊供給電圧に、第２端子でスイッチドノード電圧に接続したブーストラップコンデンサの充電を最適化する最適化回路であって、電流を負荷に供給するために、ハーフブリッジのスイッチドノードで接続した上側および下側スイッチを駆動する上側および下側入力信号を供給する上側および下側ドライバー回路を有するゲートドライバー回路に含まれ、前記上側ドライバー回路は、第１レベルを基準とする第１制御電圧を受け入れ、前記下側ドライバー回路は、第２レベルを基準とする第２制御電圧を受け入れ、前記ブーストラップコンデンサは、供給電圧を前記上側ドライバー回路に供給するようになっている最適化回路において、
前記ブーストラップコンデンサの前記第１端子と下側ドライバー回路の供給電圧との間に接続された第１スイッチを備えるブーストラップ・ダイオードエミュレーター回路と、
前記スイッチドノード電圧を感知し、前記スイッチドノード電圧がＬＯＷである場合に、前記第１スイッチをＯＮにする位相感知比較器であって、該位相感知比較器が動作可能である場合に、前記ブーストラップコンデンサの充電は最適化され、該位相感知比較器は、前記上側および下側入力信号に応答する位相感知比較器とを備え、
前記上側および下側入力信号がＯＦＦである場合に、前記スイッチドノード電圧がＬＯＷのままであるか、またはＤＣ―レベルに低下すると、前記位相感知比較器は動作可能になり、かつ前記第１スイッチはＯＮになり、前記スイッチドノード電圧がＨＩＧＨのままであるか、またはＤＣ＋レベルに上昇すると、前記位相感知比較器は動作不能になり、かつ前記第１スイッチはＯＦＦになる最適化回路。
【請求項２】
前記ブーストラップ・ダイオードエミュレーター回路は、前記ブーストラップコンデンサに接続した動的バックゲートバイアス回路をさらに備える請求項１に記載の最適化回路。
【請求項３】
前記第１スイッチは、ダイオードよりも小さい順方向損失を有する請求項１に記載の最適化回路。
【請求項４】
前記ブーストラップ・ダイオードエミュレーター回路は、前記第１スイッチを駆動するゲート制御回路と、動的バックゲートバイアス回路とをさらに備える請求項１に記載の最適化回路。
【請求項５】
前記ブーストラップ・ダイオードエミュレーター回路は、前記第１スイッチを制御するために前記第１スイッチの制御端子に接続したエミュレータードライバー回路を備え、前記位相感知比較器および前記エミュレータードライバー回路は、前記下側供給電圧と接地電位との間に接続されている請求項１に記載の最適化回路。
【請求項６】
前記位相感知比較器は、下側入力信号から下側出力プリドライバーによって生成された許可信号ＬＯＰＤを受け取り、出力信号ＶＳsense outを、前記下側ドライバーに供給するようになっている請求項１に記載の最適化回路。
【請求項７】
前記位相感知比較器は、前記上側入力信号がＨＩＧＨであるとき動作不能であり、前記下側入力信号がＨＩＧＨであるとき動作可能であり、前記ＨＩＧＨの下側入力信号は、前記位相感知比較器の許可信号をＨＩＧＨにする請求項６に記載の最適化回路。
【請求項８】
前記上側および下側入力信号に応答するタイムアウト回路をさらに備え、前記上側および下側入力信号がＯＦＦになると、タイムアウトが前記位相感知比較器を動作可能にしておくために用いられる請求項７に記載の最適化回路。
【請求項９】
前記タイムアウトは、約１マイクロ秒である請求項８に記載の最適化回路。
【請求項１０】
前記位相感知比較器は、前記タイムアウトの終りに前記電圧ＶＳがＬＯＷである場合は動作可能のままであり、電圧ＶＳがＨＩＧＨになると、ＯＦＦになる請求項７に記載の最適化回路。
【請求項１１】
前記下側ドライバー入力はＯＮであり、かつ前記スイッチドノード電圧は、ＬＯＷである場合に、前記位相感知比較器が、前記ブーストラップ・ダイオードエミュレーターをＯＮにすることによって、前記ブーストラップコンデンサを充電するために、ダブルイネーブルを供給するようになっている請求項１０に記載の最適化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路」という発明の名称の２００６年４月７日に提出の米国仮特許願第６０／７９０４０６号に関連するものである。「動的バックゲートバイアスを備えるブーストラップ・ダイオードエミュレーター」という発明の名称の２００３年１１月１２日に提出の米国特許出願第１０／７１２８９３号、および「動的バックゲートバイアスおよび短絡保護を備えたブーストラップ・ダイオードエミュレーター」という発明の名称の２００５年８月１９日に提出の米国特許出願第１１／２０７４６５号の全内容は、参照のためのものとして、本明細書に盛り込まれる。
【０００２】
本発明は、ブーストラップコンデンサの充電の最適化に関するものであり、ブーストラップコンデンサは、ブーストラップダイオードをエミュレートする回路によって充電される。
【背景技術】
【０００３】
図１は、負荷を駆動する一般的なハーフブリッジ・ゲートドライバー回路１００を示す。ゲートドライバー回路１００は、上側および下側トランジスタ１０５ａおよび１０５ｂを相補形式で駆動する上側および下側ドライバー回路ＤＲＶ１およびＤＲＶ２を含んでいる。図示の回路１００では、電圧ＤＣ１を上側ドライバー回路ＤＲＶ１に供給する必要があり、この回路ＤＲＶ１の基準を、下側ドライバー回路ＤＲＶ２に供給される電圧ＤＣ２と異なる基準レベルとする。
【０００４】
これは、上側トランジスタ１０５ａの源が下側トランジスタ１０５ｂの源の上にあるためである。上側ドライバー回路ＤＲＶ１の基準を、上側出力トランジスタ１０５ａの源とする。従って上側ドライバー回路ＤＲＶ１の供給電圧は、下側ドライバー回路ＤＲＶ２の供給電圧よりも高くなければならない。
【０００５】
これを行うために、ブーストラップコンデンサＣＢＳ、および電圧ＤＣ２に結合されているダイオードＤＢＳを含む、図２に示すブーストラップが用いられている。ダイオードＤＢＳは、下側トランジスタ１０５ｂが導通し、かつ上側出力トランジスタ１０５ａがオフである間に、ブーストラップコンデンサＣＢＳがスイッチドノードＡにおける源電圧よりも高い上側浮遊供給電圧ＶＢＳに充電されることを可能にする。下側トランジスタ１０５ｂがオフである場合に、上側ドライバー回路ＤＲＶ１の供給電圧は、スイッチドノードＡにおける源電圧から電圧ＤＣ２高いくらいのレベルである。これは、コンデンサＣＢＳが供給電圧ＤＣ２からダイオードＤＢＳを通して充電されたためである。それにより、上側ドライバーの上側浮遊供給電圧ＶＢＳは、このブーストラップ回路を用いて、下側ドライバー回路ＤＲＶ２に電力を供給するＤＣ２のレベルよりも増大した。
【０００６】
図３に示す別の回路３００では、ブーストラップダイオードＤＢＳ（図２）は、ブーストラップコンデンサＣＢＳを充電するために用いるブーストラップ・ダイオードエミュレーター回路３０２によって置き換えられている。回路１０１（図２）に比べた回路３００の長所は、ダイオードに因る損失は小さいことである。
【０００７】
図４は、ブーストラップ・ダイオードエミュレーター回路３０２を示す。通常、このような回路は、ダイオードよりも小さい順方向損失を有するＦＥＴ４０５を使用している。ブーストラップ・ダイオードエミュレーター回路３０２は、下側入力信号ＬＩＮを受け入れ、ＦＥＴ４０５を駆動するゲート制御回路４１０と、動的バックゲートバイアス回路４１５とをさらに用いる。動的バックゲートバイアス回路４１５は、下側入力信号ＬＩＮを受け入れ、下側リターンノードＢ（図３参照）およびブーストラップコンデンサＣＢＳに接続される。ＦＥＴ４０５もまた、ブーストラップコンデンサＣＢＳおよび下側供給電圧ＤＣ２ ＶCCに接続される
【０００８】
図５は、ゲート制御回路４１０を示す。図６は、スイッチ５２０、５２５、５３０、５３５、および５４５と、インバーター回路５０５および５１５と、源５１０とを含んでいる。動的バックゲートバイアス回路４１５を示す。この回路は、スイッチ６２０、６２５、６３０、および６３５と、２つの源６１０および６１５と、インバーター回路６０５とを含んでいる。図７の回路７００は、図３の回路３００の残りの部分と結合したゲート制御回路４１０、および動的バックゲートバイアス回路４１５の部品を示す。回路７００は、特許文献１の主題であり、これは参照するためのものとして、本明細書に盛り込まれる。
【特許文献１】米国特許出願第１０／７１２８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
回路７００には、たとえスイッチドノードＡの電圧ＶＳがまだ小さいとしても、下側ドライバーへの下側入力信号ＬＩＮは小さいために、ブーストラップコンデンサをフル充電できない場合の状態を含む限界がある。この状態では、下側入力信号ＬＩＮが小さい場合に、ブーストラップ・ダイオードエミュレーターがオフであるので、ブーストラップコンデンサＣＢＳを充電できない。この欠陥により、上側ドライバーに適切に給電するために、ブーストラップコンデンサＣＢＳの十分な両端電圧を生じさせない可能性がある。
【課題を解決するための手段】
【００１０】
本発明の目的は、ブーストラップコンデンサがスイッチドノードＡの電圧ＶＳが小さくても、充電することを可能にするために、ブーストラップコンデンサの充電を最適化する回路を提供することである。
【００１１】
第１端子で上側浮遊供給電圧に、第２端子でスイッチドノード電圧に接続したブーストラップコンデンサの充電を最適化する回路が提供され、最適化回路は、電流を負荷に供給するためにハーフブリッジのスイッチドノードで接続した上側および下側スイッチを駆動する上側および下側ドライバー回路を有するゲートドライバー回路に含まれ、上側ドライバー回路は、第１レベルを基準とする第１制御電圧を受け入れ、下側ドライバー回路は、第２レベルを基準とする第２制御電圧を受け入れ、ブーストラップコンデンサは、供給電圧を上側ドライバー回路に供給する。最適化回路は、ブーストラップコンデンサの第１端子に接続した第１スイッチと、スイッチドノード電圧を感知し、スイッチドノード電圧がＬＯＷである場合に、第１スイッチをＯＮにする位相感知比較器とを含み、それによって、位相感知比較器が動作可能にされると、ブーストラップコンデンサの充電は最適化される。
【００１２】
本発明の他の特徴および利点については、添付図面に基づく本発明の次の説明により明らかにする。
【発明を実施するための最良の形態】
【００１３】
図８は、本発明に従って、ブーストラップコンデンサがスイッチドノードＡの電圧ＶＳ（図７）が小さくても、充電することを可能にするために、ブーストラップコンデンサＣＢＳの充電を最適化する回路８００を示す。回路８００は、位相感知比較器２２０と、ＦＥＴ４０５（図４も参照）によって示すエミュレーターダイオードと、ブーストラップ・ダイオードエミュレータードライバー２００とを含んでいる。
【００１４】
位相感知比較器２２０、およびブーストラップ・ダイオードエミュレータードライバー２００は、下側供給電圧ＶCCと接地ＶSSとの間に接続されている。位相感知比較器２２０は、ブーストラップ・ダイオードエミュレータードライバー２００から信号、および下側入力信号ＬＩＮから、下側出力プリドライバーによって生成された許可信号ＬＯＰＤを受け取り、出力ＶＳsense outを下側ドライバーに供給する。ダイオードエミュレーターＬＤＭＯＳ ４０５は、下側供給電圧ＶCCと上側浮遊供給電圧ＶＢＳとの間に接続されている。上側浮遊供給電圧ＶＢＳは、コンデンサＣBSの両端子間に供給され、コンデンサＣBSは、スイッチドノード（位相）ＶＳに接続されている。
【００１５】
本発明に従って、上側および下側入力信号ＨＩＮおよびＬＩＮが感知される。上側入力信号ＨＩＮがＨＩＧＨであると、位相感知比較器２２０は動作不能である。下側入力信号ＬＩＮがＨＩＧＨであり、従って、下側入力信号ＬＩＮから生成されたＬＯＰＤ信号がＨＩＧＨであると、位相感知比較器２２０は動作可能である。
【００１６】
上側および下側入力信号ＨＩＮまたはＬＩＮがＯＦＦになる場合に、タイムアウト、例えば１マイクロ秒は、位相感知比較器２２０を動作可能の状態にしておくために用いられる。タイムアウト中に、電圧ＶＳがＯＦＦのままであるか、またはＤＣ―レベルに変わると、ブーストラップ・ダイオードエミュレーター４０５はＯＮになったままである。タイムアウト中に、スイッチドノード電圧ＶＳがＤＣ＋のままであるか、またはＤＣ＋に変わると、ブーストラップ・ダイオードエミュレーター４０５はＯＦＦになり、位相感知比較器２２０は動作不能になる。従って、ブーストラップ・ダイオードエミュレーター４０５は、位相感知比較器２２０によってだけ駆動される。位相感知比較器２２０が動作可能であるときはいつでも、ブーストラップコンデンサＣＢＳは充電される。
【００１７】
位相感知比較器２２０は電圧ＶＳを感知する。タイムアウトの終りに、電圧ＶＳの位相が小さい場合は、位相感知比較器２２０は動作可能のままである。電圧ＶＳがＨＩＧＨになると、位相感知比較器２２０はＯＦＦになる。
【００１８】
図９に示すように、信号ＬＯＰＤ（ＬＩＮ）がＨＩＧＨであり、かつ上側オフセット電圧ＶＳがＤＣ―で小さい場合に、位相感知比較器２２０は、電圧ＶＳsense outputで高出力を供給する。従ってダブルイネーブルがある。下側ドライバー入力ＬＩＮがＯＮであり、かつ上側オフセット電圧ＶＳが小さい場合には、ブーストラップ・エミュレーターダイオード４０５は位相感知比較器２２０によってＯＮになる。従って、本発明によれば、ブーストラップ・ダイオードエミュレーター４０５は、スイッチドノードＡの電圧ＶＳが小さくなるたびに、ＯＮになって、ブーストラップコンデンサＣＢＳの充電が最適化されることを確かにする。
【００１９】
位相感知比較器２２０の回路を図１０に示す。この回路は、ヒステリシスおよび２つのスイッチを有する電流比較器２３０を含んでいる。位相感知比較器２２０は、上側浮遊供給電圧ＶＢＳおよびＶＣＣを比較するために、ＬＤＭＯＳ素子２１０および低電圧ＮＭＯＳ素子２２５を使用する。上側浮遊供給電圧ＶＢＳは、電圧ＶＳとＶＣＣの組み合わせとほぼ等しい。ＬＤＭＯＳ素子２１０およびＮＭＯＳ素子２２５を通って、抵抗ＲaおよびＲbを経由するそれぞれの電流ＩAおよびＩBは、ヒステリシス特性を有する電流比較回路２３０に供給される。
【００２０】
図１１は、回路２２０の構成部分のタイミング信号を示す。図示のように、上側浮遊供給電圧ＶＢＳは、浮遊高電圧側ブーストラップ電圧を表わし、信号ＣＭＤは信号ＬＯＰＤから生成され、信号ＬＯＰＤは、下側入力信号ＬＩＮおよびゲート制御回路から生成される。信号ＡおよびＢは、図１０で識別されている位置における電圧であり、信号ＯＵＴは、ヒステリシスを有する電流比較器２３０からブーストラップ・ダイオードエミュレーター４０５のゲート制御回路への出力を表わす。
【００２１】
信号ＬＯＰＤがＯＮになると、電流比較器２３０は動作可能になり、第１ゲート制御回路は、「ＶＳsense」ＬＤＭＯＳ素子２１０をＯＮにするために用いる信号を供給する。次に、図１１に示すように、ＶＢＳ≦ＶＣＣ＋Ｖhysteresisである場合は、電流比較器２３０は、第２ゲート制御回路を動作可能にして、ダイオードエミュレーターＬＤＭＯＳ４０５をＯＮにする（ＶＳsense outはＨＩＧＨになる）。信号ＬＯＰＤがＯＦＦになるまで、またはＶＢＳ≧ＶＣＣ＋Ｖhysteresisとなるまで、ダイオードエミュレーター４０５はＯＮになったままである。
【００２２】
図１２は、モーターを備える負荷の位相を駆動するために、ハーフブリッジ段で接続した２つの出力トランジスタＱ１およびＱ２を示す。上側入力信号ＨＩＮがＬＯＷである場合に、位相感知比較器２２０は動作可能になる。上側入力信号ＨＩＮがＨＩＧＨである場合に、出力トランジスタＱ１は動作可能になって、符号１によって図で示すように、電流がモーター負荷へ流れるのを可能にする。次に、上側入力信号ＨＩＮがＯＦＦになる場合に、出力トランジスタＱ１は、符号２によって図で示すように、動作不能になり、そしてタイムアウト状態に入る。出力トランジスタＱ１が完全にＯＦＦである場合に、しかし下側トランジスタＱ２がＯＮになる前に、符号３によって図で示すように、電流はフリーホイールダイオードを通ってモーターへ流れる。
【００２３】
その時、上側入力信号ＨＩＮはＯＦＦであり、下側入力信号ＬＩＮもＯＦＦであり、そして位相感知比較器２２０は１マイクロ秒間動作可能である。この時間中、上側オフセット電圧ＶＳは監視される。
【００２４】
スイッチドノード電圧ＶＳがＤＣ―レベルである場合は、ブーストラップ・ダイオードエミュレーターはＯＮになる。電圧ＶＳがＶＣＣよりも大きい場合は、ブーストラップ・ダイオードエミュレーターはＯＦＦになり、位相感知比較器２２０は動作不能になる。
【００２５】
以上本発明を、その特定の実施形態に即して説明したが、多くの他の変形例と変更態様、および他の用途が当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によって限定されるものではない。
【図面の簡単な説明】
【００２６】
【図１】負荷を駆動するハーフブリッジ段を有する、よく用いられるゲートドライバー回路を示す。
【図２】上側ドライバー回路の電源の代わりにブーストラップ回路を用いる図１のゲートドライバーを示す。
【図３】ブーストラップダイオードの代わりに、ブーストラップ・ダイオードエミュレーターを用いるブーストラップ回路を有する図２のゲートドライバーの別のバージョンを示す。
【図４】図３のダイオードエミュレーター回路を示す。
【図５】図４のゲート制御回路を示す。
【図６】図４の動的バックゲートバイアス回路を示す。
【図７】図３〜６に記載した回路を組み合わせた図を示す。
【図８】本発明の位相感知比較器によって制御されるブーストラップ・ダイオードエミュレーターを示す。
【図９】信号の経時的な動作順序を示すグラフである。
【図１０】位相感知比較回路を示す。
【図１１】図１０の位相感知比較回路の構成部分の信号の経時的な動作順序を示すグラフである。
【図１２】モーターを駆動するためにハーフブリッジで接続した２つの出力トランジスタを示す。
【符号の説明】
【００２７】
１００  ゲートドライバー回路
１０１  回路
１０５ａ  上側トランジスタ
１０５ｂ  下側トランジスタ
２００  ブーストラップ・ダイオードエミュレータードライバー
２１０  ＬＤＭＯＳ素子
２２０  位相感知比較器
２２５  低電圧ＮＭＯＳ素子
２３０  電流比較器
３００  回路
３０２  ブーストラップ・ダイオードエミュレーター回路
４０５  ブーストラップ・ダイオードエミュレーター
４１０  ゲート制御回路
４１５  動的バックゲートバイアス回路
５０５  インバーター回路
５１５  インバーター回路
５１０  源
５２０  スイッチ
５２５  スイッチ
５３０  スイッチ
５３５  スイッチ
５４５  スイッチ
５１０  源
６０５  インバーター
６１５  源
６２０  スイッチ
６２５  スイッチ
６３０  スイッチ
６３５  スイッチ
７００  回路
８００  回路
Ａ  スイッチドノード
Ｂ  下側リターンノード
ＣＢＳ  ブーストラップコンデンサ
ＤＢＳ  ダイオード
ＣＭＤ  信号
ＤＣ１  電圧
ＤＣ２  電圧
ＤＲＶ１  上側ドライバー回路
ＤＲＶ２  下側ドライバー回路
ＨＩＮ  上側入力信号
ＩA 電流
ＩB 電流
ＬＩＮ  下側入力信号
ＬＯＰＤ  許可信号
ＯＵＴ  信号
Ｑ１ 出力トランジスタ
Ｑ２ 出力トランジスタ
Ｒa 抵抗
Ｒb 抵抗
ＶCC  下側供給電圧
ＶSS 接地
ＶＢＳ  上側浮遊供給電圧
ＶＳ  電圧
ＶＳsense out 出力電圧
【図１】
2009533899.tif 000003
【図２】
2009533899.tif 000004
【図３】
2009533899.tif 000005
【図４】
2009533899.tif 000006
【図５】
2009533899.tif 000007
【図６】
2009533899.tif 000008
【図７】
2009533899.tif 000009
【図８】
2009533899.tif 000010
【図９】
2009533899.tif 000011
【図１０】
2009533899.tif 000012
【図１１】
2009533899.tif 000013
【図１２】
2009533899.tif 000014
【手続補正書】
【提出日】平成20年10月22日(2008.10.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１端子で上側浮遊供給電圧に、第２端子でスイッチドノード電圧に接続したブーストラップコンデンサの充電を最適化する最適化回路であって、電流を負荷に供給するために、ハーフブリッジのスイッチドノードで接続した上側および下側スイッチを駆動する上側および下側入力信号を供給する上側および下側ドライバー回路を有するゲートドライバー回路に含まれ、前記上側ドライバー回路は、第１レベルを基準とする第１制御電圧を受け入れ、前記下側ドライバー回路は、第２レベルを基準とする第２制御電圧を受け入れ、前記ブーストラップコンデンサは、供給電圧を前記上側ドライバー回路に供給するようになっている最適化回路において、
前記ブーストラップコンデンサの前記第１端子と下側ドライバー回路の供給電圧との間に接続された第１スイッチを備えるブーストラップ・ダイオードエミュレーター回路と、
前記スイッチドノード電圧を感知し、前記スイッチドノード電圧がＬＯＷである場合に、前記第１スイッチをＯＮにする位相感知比較器であって、該位相感知比較器が動作可能である場合に、前記ブーストラップコンデンサの充電は最適化され、該位相感知比較器は、前記上側および下側入力信号に応答する位相感知比較器とを備え、
前記上側および下側入力信号がＯＦＦである場合に、前記スイッチドノード電圧がＬＯＷのままであるか、またはＤＣ―レベルに低下すると、前記位相感知比較器は動作可能になり、かつ前記第１スイッチはＯＮになり、前記スイッチドノード電圧がＨＩＧＨのままであるか、またはＤＣ＋レベルに上昇すると、前記位相感知比較器は動作不能になり、かつ前記第１スイッチはＯＦＦになる最適化回路。
【請求項２】
前記ブーストラップ・ダイオードエミュレーター回路は、前記ブーストラップコンデンサに接続した動的バックゲートバイアス回路をさらに備える請求項１に記載の最適化回路。
【請求項３】
前記第１スイッチは、ダイオードよりも小さい順方向損失を有する請求項１に記載の最適化回路。
【請求項４】
前記ブーストラップ・ダイオードエミュレーター回路は、前記第１スイッチを駆動するゲート制御回路と、動的バックゲートバイアス回路とをさらに備える請求項１に記載の最適化回路。
【請求項５】
前記ブーストラップ・ダイオードエミュレーター回路は、前記第１スイッチを制御するために前記第１スイッチの制御端子に接続したエミュレータードライバー回路を備え、前記位相感知比較器および前記エミュレータードライバー回路は、前記下側供給電圧と接地電位との間に接続されている請求項１に記載の最適化回路。
【請求項６】
前記位相感知比較器は、下側入力信号から下側出力プリドライバーによって生成された許可信号ＬＯＰＤを受け取り、出力信号ＶＳsense outを、前記下側ドライバーに供給するようになっている請求項１に記載の最適化回路。
【請求項７】
前記位相感知比較器は、前記上側入力信号がＨＩＧＨであるとき動作不能であり、前記下側入力信号がＨＩＧＨであるとき動作可能であり、前記ＨＩＧＨの下側入力信号は、前記位相感知比較器の許可信号をＨＩＧＨにする請求項６に記載の最適化回路。
【請求項８】
前記上側および下側入力信号に応答するタイムアウト回路をさらに備え、前記上側および下側入力信号がＯＦＦになると、タイムアウトが前記位相感知比較器を動作可能にしておくために用いられる請求項７に記載の最適化回路。
【請求項９】
前記位相感知比較器は、前記タイムアウトの終りに前記電圧ＶＳがＬＯＷである場合は動作可能のままであり、電圧ＶＳがＨＩＧＨになると、ＯＦＦになる請求項７に記載の最適化回路。
【請求項１０】
前記下側ドライバー入力はＯＮであり、かつ前記スイッチドノード電圧は、ＬＯＷである場合に、前記位相感知比較器が、前記ブーストラップ・ダイオードエミュレーターをＯＮにすることによって、前記ブーストラップコンデンサを充電するために、ダブルイネーブルを供給するようになっている請求項９に記載の最適化回路。
【国際調査報告】
2009533899.tif 000015