(57)【要約】  本願に記載した実施例は、通信インタフェース（例えば、ＵＡＲＴポート（７６））を駆動させるために使用する安定クロック信号を生成するための、低コストの信号調節又は信号校正の方法及び装置に関する。特に、マイクロコントローラ（６０）内のプロセッサ（６１）は、低周波水晶発振器（７２）及びスケーリング・モジュール（７８）を使用して、高周波ＲＣ発振器（６４）によって生成される不安定クロック信号に含まれる周波数オフセット・エラーを除去する。特定のトリガ・イベントが生じた場合（マイクロコントローラの電源が投入された場合、マイクロコントローラが、スリープ・モード又は待機モードからウェイクアップされた場合、マイクロコントローラに通信エラーが生じた場合など）、プロセッサは周波数オフセット・エラーを検出し、除去する。
2009517982.tif 000002
【特許請求の範囲】
【請求項１】
装置において安定クロック信号を供給する方法であって、
要求された期間の間、第１の信号を要求する工程であって、前記第１の信号が第１の周波数及び周波数オフセット・エラーを有する工程と、
第２の周波数を有する第２の信号を生成する工程と、
前記第２の信号を使用して、前記要求された信号の実際の期間を測定する工程と、
前記要求された期間と前記実際の期間との間の差を求める工程と、
前記周波数オフセット・エラーを前記差から得る工程と、
前記周波数オフセット・エラーを除去するよう前記第１の信号を調節する工程とを含む方法。
【請求項２】
請求項１記載の方法であって、前記第１の信号が、ＲＣ発振器によって生成されるシステム・クロック信号である方法。
【請求項３】
請求項１記載の方法であって、前記第２の信号が、水晶発振器によって生成されるリアルタイム・クロック信号である方法。
【請求項４】
請求項１記載の方法であって、汎用非同期式送受信機構ポートを前記調節された第１の信号を使用して駆動させる工程を更に備える方法。
【請求項５】
請求項１記載の方法であって、前記調節する工程は、前記第１の信号の周波数を削減する工程を更に備える方法。
【請求項６】
請求項５記載の方法であって、前記調節された第１の信号の周波数は、前記第１の信号の周波数よりも低く、前記第２の信号の周波数よりも高い方法。
【請求項７】
請求項１記載の方法であって、前記装置の電源が投入されるか、前記装置がスリープ・モードからウェイクアップされるか、前記装置が通信エラーを受ける場合にのみ起動される方法。
【請求項８】
デバイスの通信インタフェースを駆動させるために使用されるクロック信号を調節する装置であって、
第１の周波数許容範囲内の第１の周波数においてシステム・クロック信号を生成するシステム・クロックと、
第２の周波数許容範囲内の第２の周波数においてリアルタイム・クロック信号を生成するリアルタイム・クロックと、
前記第１の周波数と前記第２の周波数との間の周波数、及び前記第１の周波数許容範囲と前記第２の周波数許容範囲との間の周波数許容範囲を有するクロック信号を必要とする通信インタフェースと、
前記システム・クロック及び通信モジュールに接続されたスケーリング・モジュールであって、前記スケーリング・モジュールは、調節値に基づいて前記システム・クロック信号の周波数及び周波数許容範囲を調節するスケーリング・モジュールと、
前記システム・クロックと、前記リアルタイム・クロックと、前記スケーリング・モジュールとに接続されたプロセッサであって、前記プロセッサは、トリガ・イベントを検出し、前記システム・クロックが、所望の期間の間、システム・クロック信号を生成する旨を要求し、前記リアルタイム・クロック信号を用いて前記システム・クロック信号の実際の期間を測定し、前記所望の期間と前記実際の期間との間の差を求め、前記差、並びに、前記通信インタフェースが必要とする前記クロック信号の周波数及び周波数許容範囲に基づいて前記スケーリング・モジュールの調節値を得るプロセッサとを備える装置。
【請求項９】
請求項８記載の装置であって、前記システム・クロックがＲＣ発振器を含む装置。
【請求項１０】
請求項８記載の装置であって、前記リアルタイム・クロックが水晶発振器を含む装置。
【請求項１１】
請求項８記載の装置であって、前記通信インタフェースが、汎用非同期式送受信機構ポートである装置。
【請求項１２】
請求項８記載の装置であって、前記トリガ・イベントは、オーディオ・ビデオ装置の電源が投入されること、前記オーディオ・ビデオ装置がスリープ・モードからウェイクアップされること、及び前記オーディオ・ビデオ装置が通信エラーを受けることの何れか１つである装置。
【請求項１３】
デバイスにおいて安定クロック信号を供給する装置であって、
要求された期間の間、第１の信号を要求する手段であって、前記第１の信号が第１の周波数及び周波数オフセット・エラーを有する手段と、
第２の周波数を有する第２の信号を生成する手段と、
前記第２の信号を使用して、前記要求された信号の実際の期間を測定する手段と、
前記要求された期間と前記実際の期間との間の差を求める手段と、
前記周波数オフセット・エラーを前記差から得る手段と、
前記周波数オフセット・エラーを除去するよう前記第１の信号を調節する手段とを含む装置。
【請求項１４】
請求項１３記載の装置であって、前記第１の信号がＲＣ発振器によって生成される装置。
【請求項１５】
請求項１３記載の装置であって、前記第２の信号を生成する手段が水晶発振器を備える装置。
【請求項１６】
請求項１３記載の装置であって、汎用非同期式送受信機構ポートを前記調節された第１の信号を使用して駆動させる工程を更に備える装置。
【請求項１７】
請求項１３記載の装置であって、前記調節する手段が、前記第１の信号の周波数を低減させる手段を更に備える装置。
【請求項１８】
請求項１７記載の装置であって、前記調節された第１の信号の周波数は、前記第１の信号の周波数よりも低く、前記第２の信号の周波数よりも高い装置。
【請求項１９】
請求項１３記載の装置であって、前記装置の電源が投入されるか、前記装置がスリープ・モードからウェイクアップされるか、前記装置が通信エラーを受ける場合にのみ起動される装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に安定クロック信号の供給に関し、特に、安定した汎用非同期式送受信機構（ＵＡＲＴ）クロック信号を供給する手法に関する。
【背景技術】
【０００２】
この部分は、本明細書及び／又は特許請求の範囲に記載する本発明の種々の局面に関係し得る、当該技術分野の種々の局面を示すことを意図している。この記載は、本発明の種々の局面のより深い理解を容易にするための背景情報の提供に有用であると考える。したがって、前述の記載が、従来技術と認めるものとしてではなく、前述に照らして読まれるものとする。
【０００３】
次に図１を参照すれば、ＡＶ  ＭＰ３プレイヤなどの携帯型オーディオ／ビデオ（ＡＶ）装置において通常みられる例示的な処理装置１０を示す。話を明瞭にする目的で、処理装置１０の構成又は要素が全て、本明細書に示されている、又は説明されている訳でないものとする。本明細書及び特許請求の範囲に示していないか、又は記載していない構成又は要素の使用は、ＡＶ装置の技術分野における当業者の知識の範囲内であるものとする。処理装置１０は、主プロセッサ１２と、汎用非同期式送受信機構（ＵＡＲＴ）バス１６などのシリアル・バスを介して主プロセッサ１２に、通信するよう接続されたマイクロコントローラ（ＭＣＵ）１４とを含む。主プロセッサ１２は、限定的でないが、ＡＶ再生、ユーザ・インタフェース（ＵＩ）ナビゲーション、ファイル・システム管理、及び組み込みオペレーティング・システム（ＯＳ）実行をはじめとする、ＡＶ装置の制御の役割を果たす高度なプロセッサである。ＭＣＵ１４は、キー・マトリクス走査１６、バッテリ検出１８、電力制御２０、ＩＲリモート・コントローラ検出２２、及びリアルタイム・クロック（ＲＴＣ）生成２４などのＡＶ装置機能の制御の役割を果たす低コストのコントローラである。ＭＣＵ１４は、ＵＡＲＴバス１６を介して信号ＴＸＤ２６を送信し、信号ＲＸＤ２８を受信することにより、主プロセッサ１２と通信する。
【０００４】
次に図２を参照すれば、従来のＭＣＵ１４のタイミング回路を示す。タイミング回路は、抵抗４４及びコンデンサ４６に接続されたＲＣ発振器４２と、３２．７６８ＫＨｚ水晶などの水晶５０に接続された水晶発振器４８と、ＵＡＲＴモジュール又はポート５４に接続されたＵＡＲＴクロック５２とを備える。ＲＣ発振器４２は、ＭＣＵ１４及びＭＣＵ周辺装置１６乃至２２の主システム・クロックとして使用される高速発振器である。一般に、ＲＣ発振器周波数は、２乃至８ＭＨｚの範囲内であり得る。ＲＣ発振器４２の周波数は温度、抵抗４４及びコンデンサ４６の値、電源の変動等とともに変動する。その結果、ＲＣ発振器４２は、最大１０％の周波数オフセット・エラーを有し得る。水晶発振器４８は、ＲＴＣ生成２４に使用される低速発振器である。ＡＶ装置は、コンテンツにタイムスタンプし、カレンダーを維持し、画面上クロックをユーザに向けて表示することが可能であるように、ＲＴＣを使用してリアルタイムに追跡する。ＡＶ装置が待機モード又は特定の他の低電流消費モードにある場合、ＲＴＣはシステム・クロックとしての役目を担うことも可能である。水晶発振器の性能は通常、非常に良好である（例えば、３２．７６８ｋＨｚ  ＋／−  １００ｐｐｍ）である。ＭＣＵ１４と主プロセッサ１２との通信が適切であることを確実にするために、ＵＡＲＴモジュール５４は、５％未満の周波数オフセット・エラーを有する１１５．２ｋＨｚクロック信号によって駆動される必要がある。適切な周波数で、かつ、５％未満の、周波数オフセット・エラーへの許容値でＵＡＲＴモジュール５４が動作することを確実にするために実施可能な手法の１つに、１１５．２ｋＨｚ水晶発振器クロックなどの専用ＵＡＲＴクロックを有する手法がある。専用ＵＡＲＴクロックを使用すると、欠点として、ＭＣＵ１４の費用が増加し、その結果、ＡＶ装置の費用が増加する。別の手法には、ＲＣ発振器４２又は水晶発振器４８をＵＡＲＴクロック５２として使用する手法がある。しかし、この手法の欠点は、ＲＣ発振器４２の周波数オフセットがＵＡＲＴモジュール５４の５％の周波数オフセット・エラーへの許容値を超え、水晶発振器の周波数（例えば、３２．７６８ｋＨｚ）が、ＵＡＲＴモジュール５４の駆動に必要な１１５．２ｋＨｚクロック信号をサポートすることが可能でないという点である。更に別の手法には、ＲＣ発振器４２を２乃至８ＭＨｚ水晶発振器で置き換え、主システム・クロックに発振器をＵＡＲＴモジュール５４と共有させる手法がある。この共有手法は、専用の３２．７６８ｋＨｚＵＡＲＴクロックを有するよりも費用が低いが、ＭＣＵ１４の費用を不必要に増加させ、その結果、ＡＶ装置の費用を不必要に増加させてしまうという欠点を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、前述の欠点を解消することに関する。
【課題を解決するための手段】
【０００６】
本願に記載した実施例は、通信インタフェース（例えば、ＵＡＲＴポート）を駆動させるために使用する安定クロック信号を生成するための、低コストの信号調節又は信号校正の方法及び装置に関する。特に、マイクロコントローラ内のプロセッサは、低周波水晶発振器及びスケーリング・モジュールを使用して、高周波ＲＣ発振器によって生成される不安定クロック信号に含まれる周波数オフセット・エラーを除去する。特定のトリガ・イベントが生じた場合（マイクロコントローラの電源が投入された場合、マイクロコントローラがスリープ・モード又は待機モードからウェイクアップされた場合、マイクロコントローラに通信エラーが生じた場合など）、プロセッサは周波数オフセット・エラーを検出し、除去する。
【発明を実施するための最良の形態】
【０００７】
本発明の１つ又は複数の特定の実施例を以下に説明する。前述の実施例の簡潔な説明を提供しようとして、実際の実現形態の構成全てを本明細書に記載している訳でない。前述の何れの実際の実現形態の開発においても、何れのエンジニアリング・プロジェクトや設計プロジェクトとも同様に、実現形態特有の多くの決定を行って、実現形態単位で異なり得る開発者の特定の目標（システム関連の制約及びビジネス関連の制約との準拠など）を達成し得る。更に、前述の開発労力は、複雑で、時間がかかり得るが、しかし、本願の開示の恩恵を受ける当業者にとっては設計、組み立て及び製造の慣例的な作業になる。
【実施例】
【０００８】
次に図３を参照すれば、本発明のＭＣＵ６０のタイミング回路を示す。タイミング回路は、ハードウェア、ソフトウェア、又はハードウェア及びソフトウェアの組み合わせで実現することができる。タイミング回路は、主システム・クロック６２（ＲＣ発振器６４、抵抗６６及びコンデンサ６８を含む）に接続されたプロセッサ６１、ＲＴＣ７０（水晶発振器７２と、３２．７６８ｋＨｚ水晶などの水晶７４とを含む）、並びに通信インタフェース７６（ＵＡＲＴモジュールやポート）にスケーリング・モジュール７８を介して接続されたプロセッサ６１を含む。主システム・クロック６２は、スケーリング・モジュール７８を介してＵＡＲＴモジュール又はポート７６にも接続される。
【０００９】
主システム・クロック６２のＲＣ発振器６４は、２乃至８ＭＨｚの範囲内で動作する高速発振器である。ＲＣ発振器６４の周波数は温度、抵抗６６及びコンデンサ６８の値、電源の変動等とともに変動する。その結果、ＲＣ発振器６４の周波数オフセット・エラーは最大１０％になり得る。ＲＴＣ７０の水晶発振器７２は、ＲＴＣ信号生成に使用される低速発振器である。ＡＶ装置は、コンテンツにタイムスタンプし、カレンダーを維持し、画面上クロックをユーザに向けて表示することが可能であるように、ＲＴＣを使用してリアルタイムに追跡する。ＡＶ装置が待機モード又は特定の他の低電流消費モードにある場合、ＲＴＣはシステム・クロックとしての役目を担うことも可能である。ＡＶ装置が待機モード又は特定の他の低電流消費モードにある場合、水晶発振器７２はシステム・クロックとしての役目を担うことも可能である。水晶発振器の性能は通常、非常に良好である（例えば、３２．７６８ｋＨｚ  ＋／−  １００ｐｐｍ）である。
【００１０】
前述の通り、ＭＣＵ６０と主プロセッサ１２との通信が適切であることを確実にするために、ＵＡＲＴモジュール７６は、５％未満の周波数オフセット・エラーを有する１１５．２ｋＨｚの安定クロック信号によって駆動される必要がある。更に、前述の通り、ＭＣＵ及びＡＶ装置の費用をあまり増加させることなく、ＵＡＲＴクロックの周波数、及び周波数エラーへの許容値の目標を達成することが望ましい。本発明は、スケーリング・モジュール７８、及びプロセッサ６１によって実行されるソフトウェア・ルーチンとともにシステム・クロック６２及びＲＴＣ７０を使用することにより前述の目標を達成する。特に、主システム・クロック６２によって生成されるクロック信号が、スケーリング・モジュール７８に転送される。スケーリング・モジュール７８は、スケーリング係数Ｋに基づいて、受け取られたクロック信号を調節し、ＵＡＲＴモジュール７６を駆動させるために使用されるスケーリングされたクロック信号を出力する。以下に更に詳細に説明するように、スケーリング係数を使用して、主システム・クロック６２によって生成されるクロック信号を調節して、ＵＡＲＴモジュール７６を駆動させるために使用されるスケーリングされた信号が、約１１５．２ｋＨｚであり、周波数オフセット・エラーが５％未満である。主システム・クロック６２によって生成されるクロック信号の周波数と、スケーリング・モジュール７８によって出力されるスケーリングされたクロック信号の周波数と、スケーリング係数Ｋとの間の関係は、
Ｆｕ＝Ｆｍ／Ｋである。
【００１１】
ここで、Ｆｍは主システム・クロック６２によって生成されるクロック信号の周波数であり、Ｆｕは、スケーリング・モジュール７８によって出力されるスケーリングされたクロック信号の周波数である。主システム・クロック６２のＲＣ発振器６４の周波数は温度、抵抗６６及びコンデンサ６８の値、電源の変動等とともに変動するので、スケーリング係数Ｋを周期的に調節して、スケーリングされたクロック信号の周波数Ｆｕが安定していることを確実にしなければならない。
【００１２】
次に図４を参照すれば、スケーリング係数Ｋを算出し、調節又は校正するためにプロセッサ６１によって実行されるソフトウェア・ルーチン９０を示す。工程９２で、プロセッサ６１は、ソフトウェア・ルーチンの実行を開始する。ルーチンは時間資源及びシステム資源を消費するので、適切な時点でソフトウェア・ルーチンを実行することが重要である。すなわち、適切なトリガ・イベントが生じた時点である。ＡＶ  ＭＰ３プレイヤなどのＡＶ装置では、主プロセッサ１２の電源を投入する前、スリープ・モード又は待機モードにある主プロセッサ１２をウェイクアップする前、及びＵＡＲＴ通信の物理層エラーが生じた場合にはいつでも、ソフトウェア・ルーチンを実行すべきである。ＵＡＲＴモジュール７６を駆動させるために使用されるスケーリングされたクロック信号が５％以上の周波数オフセット・エラーを含む場合、物理層エラー（例えば、パリティ・エラー）が生じるものとする。次に、工程９４で、プロセッサ６１は、所定の期間（例えば、１０ｍｓ）の間、クロック信号を生成する旨を主システム・クロック６２に指示する。更に、工程９６では、主システム・クロック６２によって生成されるクロック信号の実際の期間を測定するためにプロセッサ６１が工程９８で使用する信号（例えば、３２．７８９ｋＨｚ信号）を生成する旨を、より高精度のＲＴＣ７０に指示する。プロセッサ６１がＲＴＣ信号を使用して、要求された主システム・クロック信号を測定することが可能なやり方の１つは、ＲＴＣ信号に基づいてカウンタを実現することによる。カウンタを次いで使用して、要求された主システム・クロック信号の実際の期間を集計する。その後、工程１００で、プロセッサ６１は、実際の期間と、要求された時間との間のオフセットが、所定の限度（例えば、５％）以上であるかが判定される。このオフセットは、システム・クロック６２のＲＣ発振器６４の周波数オフセット・エラーに等しい。オフセットが所定の限度を超えない場合、プロセッサ６１は工程１０４で、スケーリング係数Ｋを調節せず、次のソフトウェア・ルーチン実行要求（すなわち、前述のイベントの１つの検出に基づいた要求）を待つ。オフセットが所定の限度を超える場合、プロセッサ６１は工程１０２で、ＵＡＲＴモジュール７６を駆動させるために使用されるスケーリングされたクロック信号から周波数オフセット・エラーを除去するようスケーリング係数Ｋを調節する。あるいは、プロセッサ６１は、周波数オフセット・エラーが、所定の限度を下回るように、スケーリング・クロック信号内の周波数オフセット・エラーを削減するようスケーリング係数Ｋを調節することができる。その後、プロセッサ６１は、工程９４に戻り、工程９４乃至１００を再実行して、スケーリングされたクロック信号内の周波数オフセット・エラーが除去されているか、又は所定の限度未満に削減されていることを確実にする。
【００１３】
本発明は、種々の修正及び代替的形態の対象となり得るが、特定の実施例を添付図面に例を挙げて示しており、本明細書において詳細に説明する。しかし、記載した特定の形態に本発明を限定することを意図するものでない。むしろ、本発明は、特許請求の範囲によって規定された本発明の趣旨及び範囲内に収まる修正、均等物及び代替全てを包含するものとする。
【図面の簡単な説明】
【００１４】
【図１】ＡＶ装置における例示的なＭＣＵ及び主プロセッサ装置を示すブロック図である。
【図２】従来のＭＣＵタイミング回路を示すブロック図である。
【図３】本発明のＭＣＵタイミング回路を示すブロック図である。
【図４】本発明による、図３のＭＣＵタイミング回路の動作を示す処理フロー図である。
【図１】
2009517982.tif 000003
【図２】
2009517982.tif 000004
【図３】
2009517982.tif 000005
【図４】
2009517982.tif 000006
【国際調査報告】
2009517982.tif 000007
2009517982.tif 000008
2009517982.tif 000009