(57)【要約】相反した構造対称性により、積層されたウェーハ（１２０、１２２）またはダイ（１５４）・オン・ウェーハで、同一の設計、または少数層（例えば金属相互接続層）によってのみ異なる設計を使用することが可能になる。１つのダイまたはウェーハを反転または回転させることによって、積層ダイが、互いに相反する配向を有することが可能になり、これを、垂直に積層されたダイおよび／またはウェーハ間に必要な相互接続（２７０〜２７９、８９〜８０）を減少させるために使用することができる。反転および／または回転は、ウェーハおよび／またはダイが積層されるときの熱放散の改善に使用され、次いで、積層されたウェーハまたはダイがパッケージ化される。
2009508357.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
第１のダイと、該第１のダイ上に位置する第２のダイとを備え、
前記第１のダイが、
第１の表面上に第１の複数の導電性パッドを含み、前記第１の表面とは反対側に第２の表面を有する第１の層であって、前記第１の複数の導電性パッドの少なくとも一部分が第１の対称軸に対して互いに対称性を有する、第１の層と、
前記第１の層の第２の表面に接触する第１の表面を有し、少なくとも第１の回路機能部と第２の回路機能部との間で分離されている回路部分と、
前記回路部分の第１の表面とは反対側の前記回路部分の第２の表面に接触する第１の表面を有する第２の層であって、該第２の層は、該第２の層の第１の表面とは反対側の第２の表面上に配置された第２の複数の導電性パッドを含み、該第２の複数の導電性パッドの少なくとも一部分が、前記対称軸に対して互いに対称性を有するとともに、前記第１の層の第１の表面上の前記第１の複数の導電性パッドに対して少なくとも部分的な対称性を有しており、前記第１の複数の導電性パッドおよび前記第２の複数の導電性パッドの一部分が、前記回路部分の前記第１および第２の回路機能部に接続されている、第２の層と、を含み、
前記第２のダイが、前記第１のダイに対して相反する配向で、前記第１のダイと実質的に同じ構造を有している、半導体装置。
【請求項２】
前記第２のダイが第１の回路機能部と第２の回路機能部とを含み、前記第１のダイの第２の回路機能部が前記第２のダイの第１の回路機能部の下に位置し、前記第１のダイの第１の回路機能部が前記第２のダイの第２の回路機能部の下に位置し、前記第２のダイの背面が前記第１のダイの正面に電気的に接触している、請求項１に記載の半導体装置。
【請求項３】
前記第２のダイが、前記第１のダイ上に位置するように該第１のダイに対して１８０°反転または回転されている、請求項１に記載の半導体装置。
【請求項４】
前記第２のダイが第１の回路機能部と第２の回路機能部とを含み、前記第１のダイの第２の回路機能部が前記第２のダイの第１の回路機能部の下に位置し、前記第１のダイの第１の回路機能部が前記第２のダイの第２の回路機能部の下に位置し、前記第２のダイの正面が前記第１のダイの正面に電気的に接触している、請求項１に記載の半導体装置。
【請求項５】
前記第１の複数の導電性パッドの少なくとも１つまたは前記第２の複数の導電性パッドの少なくとも１つが前記第１のダイの回路部分と非接続である、請求項１に記載の半導体装置。
【請求項６】
前記第１の複数の導電性パッドの少なくとも１つまたは前記第２の複数の導電性パッドの少なくとも１つが、熱導体を主とした材料によって前記回路部分の前記第１および第２の回路機能部に接続されている、請求項１に記載の半導体装置。
【請求項７】
前記第１の回路機能部がメモリを含み、前記第２の回路機能部が論理回路を含む、請求項１に記載の半導体装置。
【請求項８】
前記互いに対称性を有する第１の複数の導電性パッドの少なくとも一部分が前記第１の複数の導電性パッドの全てを含み、前記互いに対称性を有する第２の複数の導電性パッドの少なくとも一部分が前記第２の複数の導電性パッドの全てを含む、請求項１に記載の半導体装置。
【請求項９】
半導体装置であって、
所定の機能を実装するための所定の回路レイアウトを有し、相反した構造対称性を有する第１の回路層と、
前記第１の回路層上に位置し、該第１の回路層とその少なくとも一部分が電気的に接続される第１の複数の接点パッドと、
前記第１の複数の接点パッドの少なくとも一部分と電気的に接触する第２の複数の接点パッドと、
前記第１の回路層の所定の回路レイアウトに対して相反した回路レイアウトを有し、前記第２の複数の接点パッドの少なくとも一部分と電気的に接続される第２の回路層であって、前記相反した回路レイアウトは、前記第１の回路層上に相反した構造配向で位置している、第２の回路層と、
を備える半導体装置。
【請求項１０】
前記第１の回路層および前記第２の回路層がそれぞれ、第１の半導体ダイおよび第２の半導体ダイからなる、請求項９に記載の半導体装置。
【請求項１１】
前記第１の回路層および前記第２の回路層がそれぞれ、第１の半導体ウェーハおよび第２の半導体ウェーハからなる、請求項９に記載の半導体装置。
【請求項１２】
前記第１の回路層および前記第２の回路層がそれぞれ、第１の半導体ウェーハおよび第２の半導体ダイからなる、請求項９に記載の半導体装置。
【請求項１３】
半導体装置を形成する方法であって、
所定の機能を実装するための所定の回路レイアウトを有し、相反した構造対称性を有する第１の回路層を設けること、
前記第１の回路層上に位置し、該第１の回路層とその少なくとも一部分が電気的に接続される第１の複数の接点パッドを設けること、
前記第１の複数の接点パッドの少なくとも一部分と電気的に接触する第２の複数の接点パッドを設けること、
前記第１の回路層の所定の回路レイアウトに対して相反した回路レイアウトを有し、前記第２の複数の接点パッドの少なくとも一部分と電気的に接続される第２の回路層を設けることであって、前記相反した回路レイアウトは、前記第１の回路層上に相反した配向で位置している、第２の回路層を設けること、
を備える方法。
【請求項１４】
前記第１の回路層と前記第１の複数の接点パッドとを有する第１の半導体ダイを、第１のマスク・セットを用いて形成すること、
前記第１のマスク・セットのうち４枚以下のマスク・レチクルを変更して、前記第２の回路層と前記第２の複数の接点パッドとを有する第２の半導体ダイを形成すること、
をさらに備える、請求項１３に記載の方法。
【請求項１５】
前記第１の回路層と前記第１の複数の接点パッドとを有する第１の半導体ウェーハを、第１のマスク・セットを用いて形成すること、
前記第１のマスク・セットのうち４枚以下のマスク・レチクルを変更して、前記第２の回路層と前記第２の複数の接点パッドとを有する第２の半導体ウェーハを形成すること、
をさらに備える、請求項１３に記載の方法。
【請求項１６】
前記相反した回路レイアウトを１８０°回転させることによって得られた該回転後の第２の回路層と前記第２の複数の接点パッドとを前記第１の複数の接点パッド上に置くことにより、前記相反した回路レイアウトの相反する配向を有する前記第２の回路層を設けることをさらに備える、請求項１３に記載の方法。
【請求項１７】
前記相反した回路レイアウトを反転させることによって得られた該反転後の第２の回路層と前記第２の複数の接点パッドとを前記第１の複数の接点パッド上に置くことにより、前記相反した回路レイアウトの相反する配向を有する前記第２の回路層を設けることをさらに備える、請求項１３に記載の方法。
【請求項１８】
前記相反した回路レイアウトを１８０°回転させ、該回転後の相反した回路レイアウトを反転させることによって得られた該回転および反転後の第２の回路層と前記第２の複数の接点パッドとを前記第１の複数の接点パッド上に置くことにより、前記相反した回路レイアウトの相反する配向を有する前記第２の回路層を設けることをさらに備える、請求項１３に記載の方法。
【請求項１９】
前記半導体装置の周りにパッケージを形成して、複数のダイを有する単一パッケージ化された半導体チップを形成することをさらに備える、請求項１３に記載の方法。
【請求項２０】
半導体装置であって、
相反した構造対称性を有する第１の回路部分と、
前記第１の回路部分上に位置する第２の回路部分であって、前記第１の回路部分に対して相反する配向で、前記第１の回路部分と実質的に同じ構造を有する第２の回路部分と、
前記第１の回路部分と前記第２の回路部分との間の第１の複数の導電性接続部であって、前記第１の回路部分と前記第２の回路部分とを導電接続するための第１の複数の導電性接続部と、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体に関し、より詳細には、積層ダイ／ウェーハの構成およびパッケージングに関する。
【背景技術】
【０００２】
積層されたダイ間で直接電気接続を有する、ダイを互いに重ね合った垂直集積は、基板上へのダイの並列配置に比べて、または外部のワイヤ・ボンドによって接続された積層ダイと比べても、ダイ間相互接続長を実質的に低減させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、１つまたは複数のウェーハおよび／またはダイが重ねて積層される場合、いくつかの問題が生ずる。熱放散が大幅に低減されて、ダイ温度の増大を生じ、したがってより遅い動作速度、漏れ消費電力の増大、また場合によっては信頼性の低減が生ずる恐れがある。この熱の問題は、２つのダイが、互いの上に重なる局所的なホット・スポットを伴って垂直に集積される場合、悪化する恐れがある。もう１つの問題は、垂直に集積される各ダイについて、別々の設計およびレチクル・セットが必要となり、したがって、コストおよび製造の複雑さが増大し得ることである。
【課題を解決するための手段】
【０００４】
本発明は、垂直に集積されるダイを、同じレチクル・セットまたは実質的に同じレチクル・セットを使用して製作することができるような、相反した構造対称性（reciprocal design symmetry）を利用する。本明細書中、「相反した構造対称性」という用語は、そのような設計レイアウトを有する第１の集積回路と、それと同じ（または実質的に同じ）設計レイアウトの第２の集積回路とを、第１および第２の集積回路の表面上にある隣接する接点を接続してそれら第１および第２の集積回路の両方の回路要素を含んだ所望の回路が完全なものになるように、第２の集積回路を回転または反転し、次いでそれを（本来の配向の）第１の集積回路の面上に配置することによって組み合わせることができる特性を有する構造を指す。したがって、第１および第２の集積回路の両方のレイアウトは、互いの「相反回路レイアウト」であると定義される。さらに、回転または反転後の第２の集積回路は、第１のダイに対して「相反した配向」であると定義される。本発明の更なる利点は、本発明が、ダイの特定部分に関連する局所的なホット・スポットが互いに重なり合って積層されないように、垂直に集積されるダイ相互の相対的な配向を提供できることである。
【発明を実施するための最良の形態】
【０００５】
図１は、本発明の１つの実施形態による集積回路ダイ１０の上面図を、ブロック図の形式で示す。図示の実施形態では、ダイ１０が、論理回路１２、メモリ１４、外部入力／出力（Ｉ／Ｏ）１６および１８、ならびに相互接続２０を備える。反転軸２１が、フリップ・チップ・パッケージングに使用されるのと同様にダイ１０を反転させるための第１の軸を示す。外部Ｉ／Ｏ１６および１８は、ダイ１０をパッケージ（例えば、図６の１１、図７の１３）に結合するために使用することができる。代替実施形態では、メモリ１４および論理回路１２の全てが、１つまたは複数の外部Ｉ／Ｏ１６および１８を有していなくても、１つまたは複数のメモリ１４および論理回路１２が、１つまたは複数の外部Ｉ／Ｏ１６および１８を有してもよい。相互接続２０の代替実施形態は、外部Ｉ／Ｏ１６および１８を有することができる。図示の実施形態では、相互接続２０を、ダイ間、ウェーハ間、ダイとウェーハの間、ダイとパッケージの間、および／またはウェーハとパッケージの間のうち、１つまたは複数に使用することができる。相互接続２０のレイアウトは、任意の所望の適当な形状を有してよい。さらに、代替実施形態では、相互接続２０を複数の部分に分割し、それらをダイ１０の周囲または内部上の任意の所望の位置に配置することもできる。メモリ１４は、どんなタイプのメモリでもよい。
【０００６】
論理回路１２は、例えばコア・プロセッサなど、任意のタイプの論理回路を含むことができる。本発明の代替実施形態では、論理回路１２およびメモリ１４に任意の回路を使用することができる。例えば、メモリ１４は単に、非メモリ回路を含む他の任意のタイプの回路とすることができる。本発明の代替実施形態では、任意数の分離した論理回路１２およびメモリ１４を使用することができる。例えば、図１のダイ１０は、第１の論理回路部分と、その隣に第１のメモリ部分と、その隣に第２の論理回路部分と、その隣に第２のメモリ部分とを備えることができる。また、例えばＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、および／またはバイポーラ技術など、任意のタイプの加工技術を使用して、ダイ１０上に１つまたは複数の論理回路１２、メモリ１４、および他の回路を形成することができる。図１のダイ１０は、パッド４０〜４９、２００〜２０３、２４０〜２４９を有する。パッド４０〜４９、２００〜２０３、２４０〜２４９は、ダイ間、ウェーハ間、ダイとウェーハの間、またはダイとパッケージの間の接続のうち、１つまたは複数に使用することができる。代替実施形態では、ダイ１０は、任意数のパッドを有することができる。ダイ１０は、どんな接続にも使用されないダミー・パッドを有することもできる。図１は、ダイ１０の上面図に直交する第２の回転軸２４を示す。回転軸２４を中心として使用すると、ダイ１０を上面図平面内で時計回りまたは反時計回りに回転させることができる。なお、反転軸２１および回転軸２４はそれぞれ、上面図平面内に水平および垂直に位置している。
【０００７】
図２は、本発明の１つの実施形態による図１の集積回路ダイ１０の断面図をブロック図形式で示す。図２を参照すると、対称軸２２が、パッド４０〜４９および５０〜５９が対称となるような第１の軸を示す。軸２２は、軸２１（図１を参照）に直交している。対称軸２３は、パッド４０〜４９および５０〜５９が対称となるような第２の軸を示す。ダイ１０は、内部３２の上に重なる正面３０を備え、内部３２は次いで背面３４の上に重なる。図示の実施形態では、内部３２が、回路１２、１４、１６、１８および２０の部分として使用することができるトランジスタおよび他の回路を備える。本明細書では、ダイの「正面」という語は、ダイのトランジスタ要素の大部分に最も近いダイの表面を指す。ダイの「背面」という語は、ダイのバルクまたは基板に最も近いダイの表面を指す。いくつかの形式では、トランジスタを、ダイの正面と背面の両方にわたって実装することができるが、大多数のトランジスタ・デバイスは、背面ではなく正面の最も近くに配置される。正面および背面についてのこれらの定義は、任意のウェーハ薄化前の、トランジスタ要素形成後のダイに関するものであることが理解されよう。表面は、垂直集積中の大幅なダイ薄化により、正面がトランジスタ要素に近い以上に背面がトランジスタ要素に近づく場合であっても、これらの定義を維持する。
【０００８】
図示の実施形態では、正面３０が、相互接続構造７０〜７４および７６〜７９を備える層であり、これらはそれぞれ、パッド４０〜４４および４６〜４９を電気的に結合するために使用される。パッド４５は、内部３２に電気的に結合されず、したがって機械的取付点として働く。図示の実施形態では、背面３４が、相互接続構造８０〜８９を備える層であり、相互接続構造８０〜８９はそれぞれ、パッド５０〜５９を電気的に結合するために使用される。背面３４がウェーハまたはダイの裏面上に形成される場合、相互接続構造８０〜８９は、例えばウェーハまたはダイの裏面内にエッチングする、あるいはウェーハまたはダイの裏面を予め形成されたまたは埋め込まれた構造８０〜９０に達するまで下方に研磨するなど、所望の周知の方式で形成できる。
【０００９】
図３は、本発明の１つの実施形態による図１の集積回路ダイ１０の第２の断面図を、ブロック図の形式で示す。図３を参照すると、対称軸２５が、パッド２４０〜２４９および２５０〜２５９が対称になるような第１の対称軸を示す。軸２５は、軸２１（図１を参照）に直交している。対称軸２６は、パッド２４０〜２４９および２５０〜２５９が対称になるような第２の対称軸を示す。図示の実施形態では、正面３０が、相互接続構造２７０〜２７９を備える層であり、相互接続構造２７０〜２７９はそれぞれ、パッド２４０〜２４９を電気的に結合するために使用される。図示の実施形態では、背面３４が、相互接続構造２８０〜２８９を備える層であり、相互接続構造２８０〜２８９はそれぞれ、パッド２５０〜２５９を電気的に結合するために使用される。
【００１０】
図４は、本発明の１つの実施形態による、図１の垂直軸２４の周りで１８０°回転された図１の集積回路ダイ１０の上面図を、ブロック図の形式で示す。図１のダイ１０が製造後に物理的に回転されたことを除き、図１のダイ１０に関する上記の説明は、図４のダイ１０に引き続き当てはまる。
【００１１】
しかし、図示の実施形態では、この２つのダイが積層される場合、図１のダイ１０の相互接続２０の少なくとも１つの部分が、図４のダイ１０の相互接続２０の少なくとも１つの部分の上に重なる。図１２〜１５は、ダイ１０を積層するさまざまな方式を示す（図１２のダイ１４２、図１３のダイ１４６、図１４のダイ１５０、および図１５のダイ１５４を参照）。積層ダイ１０間のオーバーラップが、複数のダイが積層される１つまたは複数の方式（図１２〜１５のダイ１４２、１４６、１５０および１５４を参照）で達成されるように、相互接続２０を物理的にレイアウトして、ダイ１０上に配置することができる。
【００１２】
図５は、本発明の１つの実施形態による、１８０°回転された図１の集積回路ダイ１０の断面図をブロック図形式で示す。１８０°の回転は、ダイ１０の製造後に、軸２４（図１を参照）の周りで実施されている。図１のダイ１０が製造後に物理的に回転されたことを除き、図１のダイ１０に関する上記の説明は、図５のダイ１０に引き続き当てはまる。図５に示すダイ１０の断面は、図２に示すダイ１０の断面の反転像である。
【００１３】
図６は、本発明の１つの実施形態による、図３の第１の集積回路ダイ１０および図５の第２の集積回路ダイ１０の断面図をブロック図形式で示す。垂直に集積されたダイが、パッケージ１１内に配置される。パッケージ化されたデバイス１７では、図１０および１４に示す積層方法が使用されている。したがって、底部ダイ１０は、図１および３のダイ１０と同じように配向される。しかし、上部ダイ１０は、図１０および１４に示すように、１８０°回転されている。したがって、上部ダイ１０は、図４および５のダイ１０と同じように配向される。底部ダイ１０の正面３０を上部ダイ１０の背面３４に接合するために、正面対背面のボンディングを使用可能である。底部ダイ１０上のパッド２４０〜２４９がそれぞれ、上部ダイ１０上でパッド５９〜５０に電気的に結合され、かつ／または物理的に接続される。本発明では、ダイ１０の回路設計が、回転後の上部ダイ１０、およびその本来の配向の底部ダイ１０が、所望の完成回路を形成するように、相反した構造対称性を有する。
【００１４】
図６の上部ダイ１０を１８０°回転させることによって、上部ダイ１０のメモリ１４が、底部ダイの論理回路１２のより近くに配向され、上部ダイ１０の論理回路１２が、底部ダイのメモリ１４のより近くに配向される。上部および底部ダイ１０のメモリ１４および論理回路１２は、この時点で（回転のため）より接近し、他のマルチ・ダイ・パッケージに比べて、底部ダイ１０と上部ダイ１０の間の相互接続構造（例えば、２７０〜２７９、８９〜８０）の長さを減少させるという利点がある。さらに、上部ダイのメモリ１４と底部ダイの論理回路１２との間の相互接続の距離が最小限に抑えられ、底部ダイのメモリ１４と上部ダイの論理回路１２との間の相互接続長も同様である。メモリと論理回路を垂直に隣接して配置する更なる利点は、メモリは一般に、論理回路よりも少ない熱を発生させるため、ホット・スポットが低減されることである。さらに、いくつかの実施形態の場合、上部ダイ１０上の外部Ｉ／Ｏ１８および１６を、相互接続構造（例えば８８）によって、底部ダイ１０の入力／出力として使用することができる。反対に、底部ダイ１０上の外部Ｉ／Ｏ１８および１６を、相互接続構造（例えば２７１）によって、上部ダイ１０の入力／出力として使用することができる。正面３０および背面３４内でダイ１０を水平に横切る、必要な相互接続の長さを最小限に抑えるために、ダイ１０の周囲と内部の両方に配置された相互接続２０の複数の不連続部分を使用することも有利となり得る。
【００１５】
図７は、本発明の１つの実施形態による、図２の第１の集積回路ダイ１０、および図１に示す軸２１の周りで１８０°反転された、図２の第２の集積回路ダイ１０の断面図を、ブロック図の形式で示す。垂直に集積されたダイが、パッケージ１３内に配置されている。パッケージ化されたデバイス１９では、図８および１２に示す積層方法が使用されている。したがって、底部ダイ１０は、図１、２および３のダイ１０と同じように配向される。しかし、上部ダイ１０は、図８および１２に示すように（回転せずに）反転されている。したがって、上部ダイ１０は、反転された後の図１〜図３のダイ１０と同じように配向される。底部ダイ１０の正面３０を上部ダイ１０の正面３０に接合するために、正面対正面のボンディングが使用される。底部ダイ１０上のパッド４０〜４９がそれぞれ、上部ダイ１０上で、パッド４９〜４０に電気的に結合され、かつ／または物理的に接続される。底部ダイ１０上のパッド４５および上部ダイ１０上のパッド４５は、物理的接続および機械的支持のために使用されるにすぎず、電気的接続性を得るためには使用されない。この実施形態におけるダイ１０の設計は、反転後の上部ダイ１０、およびその本来の配向の底部ダイ１０が、完成回路を形成するように、相反した構造対称性を有する。さらに、この実施形態では、垂直に集積されるダイが、互いに重なって垂直に積層されるメモリおよび論理回路の部分を有するように、メモリおよび論理回路が別々の部分内にある状態でダイを設計することができる。
【００１６】
図６および７にそれぞれ示される積層デバイス１７および１９に関して、上部ダイ１０と底部ダイ１０の両方を形成するために、同じマスク・セットまたは実質的に同じマスク・セットが使用される。図６に示す実施形態におけるダイ１０の設計は、回転相反の構造対称性（rotational reciprocal design symmetry ）を有し、図７に示す実施形態におけるダイ１０の設計は、反転後の上部ダイ１０それぞれ、およびその本来の配向の底部ダイ１０が完成回路を形成するような、反転相反の構造対称性（flip reciprocal design symmetry ）を有する。これにより、積層設計で使用される複数のダイに１つのマスク・セットしか要さないので、大きな効率がもたらされる。
【００１７】
説明を簡単にするために、相互接続構造は、相互接続構造７２を除き、図全体を通して、内部３２との境界面で終端している。代替実施形態は、内部３２内で任意の所望の層に電気的に結合された、１つまたは複数の相互接続構造７０〜７４、７６〜７９、８０〜８９、２７０〜２７９、２８０〜２８９を有することができる。代替実施形態は、背面層３４内の相互接続構造も、電気的に結合されたパッドも形成しないことによって、ダイ１０のうち１つの工程簡略化を享受することもできる。これは、ダイのうち１つに対し、また垂直に集積されたダイ対の外面である背面層に対してだけ行われるにすぎない。例えば、１つの実施形態は、相互接続構造２８０〜２８９およびパッド２５０〜２５９が存在しないことを除き、図６に示す断面に類似する。別の例では、１つの実施形態が、上部ダイの相互接続構造８９〜８０およびパッド５９〜５０が除外された図７の断面によって表される。あるいは、別の実施形態では、底部ダイの相互接続構造８０〜８９およびパッド５０〜５９を除外することも可能である。さらに、正面３０と内部３２の間の境界は、図２、３、５、６および７に示すように平坦である必要はない。
【００１８】
図６および７のデバイス１７および１９は、任意の所望の方式でパッケージ化できる。例えば、フリップ・チップＢＧＡ（ボール・グリッド・アレイ）、ワイヤ・ボンドＢＧＡ、リード・フレーム・パッケージ（例えば、ＱＦＰ（クワッド・フラット・パッケージ）、ＱＦＮ（クワッド・フラット・ノンリード））、ＤＩＰ（デュアル・インライン・パッケージ）である。１つまたは複数の利用可能なパッド（例えば、図６の４０〜４９、２５０〜２５９）間の相互接続を、パッケージのタイプにより必要とされる任意の所望の、または標準の方式で実施することができる。例えば、再配線層が、パッド４０〜４９、２５０〜２５９と、パッケージとの間に介在してよい。あるいは、ボール・アタッチ、ピン・アタッチ、またはワイヤ・アタッチを使用することもできる。また、パッド４０〜４９、２５０〜２５９を、任意の所望の材料で形成することもでき、任意の所望の形状にすることもできる。
【００１９】
図６および７に示す実施形態は、２積層ダイを示すが、代替実施形態は、任意数の積層ダイを使用することができる。例えば、図３に示すように配向されたダイ１０を、図６に示す上部ダイ１０の上面上に積層しても、別法として図２に示すように配向されたダイ１０を、図７に示す上部ダイの上面上に積層してもよい。ダイ１０の設計は、必要な追加の相反対称性を考慮に入れる必要がある。
【００２０】
図８〜１５は、本発明の複数の実施形態によるさまざまな配向の集積回路ウェーハおよびダイの上面図を、ブロック図の形式で示す。ウェーハを配向するために、ノッチ１７０が使用される。図８〜１１は、複数のウェーハを積層する方法を示す。図１２〜１５は、ウェーハ上にダイを積層する方法を示す。ダイ・オン・ウェーハは、さまざまな目的に使用することができる。そうした目的の１つは、性能確認済みダイの歩留まりが、ウェーハ間積層を使用するのに十分なほど高くない場合に、性能確認済みダイを性能確認済みダイの上面上に積層することである。図６および７は、ダイ上にダイを積層する方法を示す。代替実施形態は、積層されるダイ間の所望の相反する配向を達成するために、反転、回転、非反転、および非回転の適当な組合せを使用することができる。
【００２１】
図８は、ウェーハ１２２が反転されて、ウェーハ１２０の上面上に正面対正面で積層される方法１００を示す。図９は、ウェーハ１２６の背面がウェーハ１２４の正面の上にあるように、ウェーハ１２６が積層される方法１０２を示す。図１０は、ウェーハ１３０が、まず１８０°回転されて、次いでウェーハ１３０の背面がウェーハ１２８の正面の上にあるように積層される方法１０４を示す。図１１は、ウェーハ１３４がまず１８０°回転され、次いで反転されて、ウェーハ１３２の上面上に正面対正面で積層される方法１０６を示す。
【００２２】
図１２は、ダイ１４２が反転されて、ウェーハ１４０の上面上に正面対正面で積層される方法１１０を示す。図１３は、ダイ１４６の背面がウェーハ１４４の正面の上にあるように、ダイ１４６が積層される方法１１２を示す。図１４は、ダイ１５０が、まず１８０°回転されて、次いでダイ１５０の背面がウェーハ１４８の正面の上にあるように積層される方法１１４を示す。図１５は、ダイ１５４がまず１８０°回転され、次いで反転されて、ウェーハ１５２の上面上に正面対正面で積層される方法１１６を示す。
【００２３】
図１１に示す方法１０６は、ウェーハ１３４を実際に使用される反転軸に直交するウェーハ平面内の軸の周りで反転させるのと同じ配向を、ウェーハ１３４に対してもたらす。同様の状況が、図１５に示す方法１１６について生ずる。回転に反転を加えると、異なる軸の周りでの反転と等しくなる。
【００２４】
図８および１２のダイ・スタックは、あるダイのメモリ１４が、別のダイの論理回路１２の上部または下部にある、図７のデバイス１９に示すのと同じ回路スタック配向をもたらす。同じ回路スタック配向を、図９でダイ１０をウェーハ１２６内に製造する前に、また図１３でダイ１４６を製造する前に、レチクル・セットが１８０°回転される場合に、図９および１３において達成することができる。ダイ１０を、回転されたレチクル・セットを用いて製造すると、本来のレチクル・セットを用いたウェーハまたはダイ１０のセットに加えて、別のウェーハまたはダイ・セットが形成される。しかし、製造コストはそれにもかかわらず、新しいレチクル・セットの必要がないため低減される。この手順の１つの利点は、図９の接合される各ウェーハのノッチが整合されることである。この利点は、図１３に示すダイ・オン・ウェーハの場合には当てはまらない。
【００２５】
代替実施形態では、少数のマスク層によって異なるダイ１０を使用することができ、例えば、ダイ１０のいくつかの実施形態では、１層または複数層の金属相互接続層（例えば、図７の相互接続層１５を参照）によって異なってよい。図１〜６のダイ１０は、相互接続層１５（図示せず）も有する。そのような実施形態は、ダイの３次元スタックで使用される複数のダイの形成に、同じマスクをほとんど使用するという、コストおよび製造容易性の利点を引き続き維持する。しかし、積層ダイ１０を１層または少数層によって変更することによって、わずかなマスクのコストおよび製造の複雑さと引き換えに、追加の機能性を得ることができる。また、デバイス１７および１９（図６および７を参照）は、複数のダイ１０から製作されているので、デバイス１７および１９を、ダイ１０自体の製造およびテストに対して、ほとんど追加コストをかけずに製造し、テストすることができる。また、いくつかの実施形態では、ダイ１０内の相互接続２０が、例えば、その特定のダイ１０に関する追加の機能性を選択的に決定するのに使用することができる、プログラム可能ヒューズなどのプログラム可能回路を備えることができる。他のダイ１０を、異なる機能性を選択するためにプログラム可能とすることができる。このようにして、上部ダイ１０および底部ダイ１０を、異なる機能性を有するようにプログラムすることができる。図７の相互接続層１５は、内部３２の１層または複数層が、ダイ・スタック内の上部ダイ１０と底部ダイ１０の間で異なってよいことを示している。代替実施形態は、内部３２内の１層または複数層の追加層によって異なってよい（例えば、異なる拡散マスクを使用することによって、異なるエッチ・マスクを使用することによって、など）。
【００２６】
本発明の別の実施形態が図１６に示されており、図は、回転相反の構造対称性を有するダイ３００を、ブロック図の形式で示す。回路設計ならびに接続性パッドのレイアウトが組み合わさって、相反した構造対称性がもたらされる。ダイ３００は、論理回路部分３１２およびメモリ部分３１４を有する。ダイ３００の論理回路部分３１２は、データ・バス３３２およびパッド３４０〜３４４を有し、これらのパッドはそれぞれ、データ・バス線の機能Ｄ０、Ｄ１、Ｄ２、Ｄｎ−２およびＤｎ−１の接続を表す。論理回路部分は、アドレス・バス３３６ならびにパッド３６０、３６１、３６３および３６４も有し、これらのパッドはそれぞれ、アドレス・バス線の機能Ａ０、Ａ１、Ａｍ−２およびＡｍ−１の接続を表す。ダイ３００のメモリ部分３１４は、データ・バス３３８およびパッド３６５〜３６９を有し、これらのパッドはそれぞれ、データ・バス線の機能Ｄｎ−１、Ｄｎ−２、Ｄ２、Ｄ１およびＤ０の接続を表す。メモリ部分は、アドレス・バス３３４ならびにパッド３４５、３４６、３４８および３４９も有し、これらのパッドはそれぞれ、アドレス・バス線の機能Ａｍ−１、Ａｍ−２、Ａ１およびＡ０を表す。ダイ３００は、パッド３１０、３１１、３１３、３１５、３２０および３３０も有し、それらは、電源、グランド、ならびにさまざまな追加の論理回路およびメモリの接続とすることができる。ダイ３００は、ここに示されていない追加のパッドを有することもできる。
【００２７】
図１７は、ダイ３００に対して相反する設計対称性を有するダイ４００を示す。さらに、ダイ４００は、ダイ３００に対して相反する配向になるように、垂直軸４２４の周りで回転されている。ダイ４００は、論理回路部分４１２およびメモリ部分４１４を有する。ダイ４００の論理回路部分４１２は、データ・バス４３２およびパッド４４０〜４４４を有し、これらのパッドはそれぞれ、データ・バス線の機能Ｄ０、Ｄ１、Ｄ２、Ｄｎ−２およびＤｎ−１の接続を表す。論理回路部分は、アドレス・バス４３６ならびにパッド４６０、４６１、４６３および４６４も有し、これらのパッドはそれぞれ、アドレス・バス線の機能Ａ０、Ａ１、Ａｍ−２およびＡｍ−１の接続を表す。ダイ４００のメモリ部分４１４は、データ・バス４３８およびパッド４６５〜４６９を有し、これらのパッドはそれぞれ、データ・バス線の機能Ｄｎ−１、Ｄｎ−２、Ｄ２、Ｄ１、およびＤ０の接続を表す。メモリ部分は、アドレス・バス４３４ならびにパッド４４５、４４６、４４８および４４９も有し、これらのパッドはそれぞれ、アドレス・バス線の機能Ａｍ−１、Ａｍ−２、Ａ１およびＡ０を表す。ダイ４００は、パッド４１０、４１１、４１３、４１５、４２０および４３０も有し、それらは、電源、グランド、ならびにさまざまな追加の論理回路およびメモリの接続とすることができる。ダイ４００は、ここに示されていない追加のパッドを有することもできる。
【００２８】
ダイ４００がダイ３００の上面上に積層される場合、ダイ４００のメモリ部分４１４が、ダイ３００の論理回路部分３１２の少なくとも一部分の上に重なる。さらに、ダイ４００のメモリ４１４のデータ・バス４３８が、ダイ３００の論理回路３１２のデータ・バス３３２の上に重なる。本実施形態では、ダイ４００が、背面上に複数のパッドを有し、それらのパッドは、ダイ４００の正面上のパッド（すなわち、パッド４１０、４１１、４１３、４１５、４２０、４３０、ならびにデータ・バス４３２、アドレス・バス４３４、アドレス・バス４３６、およびデータ・バス４３８のパッド）と同じレイアウトを有する。さらに、ダイ４００の正面上のパッドのうち１つの直接下にある、ダイ４００の背面上の各パッドが、上に重なるパッドに電気的に結合される。次いで、ダイ４００の背面パッドが、下にあるダイ３００のパッドに接続されると、ダイ４００のメモリ４１４のデータ・バス４３８が、ダイ３００の論理回路３１２のデータ・バス３３２に、パッド４６９〜４６５がそれぞれパッド３４０〜３４４に接続した状態で接続される。さらに、ダイ４００のメモリ４１４のアドレス・バス４３４が、ダイ３００のアドレス・バス３３６に、パッド４４９、４４８、４４６および４４５がそれぞれパッド３６０、３６１、３６３および３６４に接続した状態で接続される。したがって、適当な接続が行われて、上部ダイ内のメモリ４１４と底部ダイ内の論理回路３１２との間のアドレス・バスおよびデータ・バスが完全なものになる。さらに、上部ダイ４００の論理回路４１２が、底部ダイ３００のメモリ３１４の少なくとも一部分の上に重なる。ダイ４００の背面パッドが、下にあるダイ３００のパッドに接続されると、上部ダイ４００の論理回路４１２のアドレス・バス４３６が、パッド４６４、４６３、４６１および４６０それぞれの、パッド３４５、３４６、３４８および３４９への接続によって、底部ダイ３００のメモリ３１４のアドレス・バス３３４に接続される。さらに、ダイ４００の論理回路４１２のデータ・バス４３２が、パッド４４４〜４４０それぞれの、パッド３６５〜３６９への接続によって、ダイ３００のメモリ３１４のデータ・バス３３８に接続される。したがって、適当な接続が行われて、上部ダイ内の論理回路４１２と底部ダイ内のメモリ３１４との間のアドレス・バスおよびデータ・バスが完全なものになる。さらに、パッド４１３、４１５、４１１および４１０がそれぞれ、パッド３１０、３１１、３１５および３１３に接続され、パッド４３０がパッド３２０に接続され、パッド４２０がパッド３３０に接続されて、追加の回路または相互接続の機能が完全なものになる。この実施形態では、ダイ３００およびダイ４００が、回転相反の構造対称性を有するが、それらは、反転相反の構造対称性を有していない。
【００２９】
本発明のさらに別の実施形態が、図１８に示されており、図は、反転相反の構造対称性を有するダイ５００を、ブロック図の形式で示す。回路設計ならびに接続性パッドのレイアウトが組み合わさって、相反した構造対称性がもたらされる。ダイ５００は、論理回路部分５１２およびメモリ部分５１４を有する。ダイ５００の論理回路部分５１２は、データ・バス５３２およびパッド５４０〜５４４を有し、それらのパッドはそれぞれ、データ・バス線の機能Ｄ０、Ｄ１、Ｄ２、Ｄｎ−２およびＤｎ−１の接続を表す。論理回路部分は、アドレス・バス５３６ならびにパッド５６０、５６１、５６３および５６４も有し、それらのパッドはそれぞれ、アドレス・バス線の機能Ａ０、Ａ１、Ａｍ−２およびＡｍ−１の接続を表す。ダイ５００のメモリ部分５１４は、データ・バス５３４およびパッド５４５〜５４９を有し、それらのパッドはそれぞれ、データ・バス線の機能Ｄｎ−１、Ｄｎ−２、Ｄ２、Ｄ１およびＤ０の接続を表す。メモリ部分は、アドレス・バス５３８ならびにパッド５６５、５６６、５６８および５６９も有し、それらのパッドはそれぞれ、アドレス・バス線の機能Ａｍ−１、Ａｍ−２、Ａ１およびＡ０を表す。ダイ５００は、パッド５１０、５１１、５１３、５１５、５２０および５３０も有し、それらは電源、グランド、ならびにさまざまな追加の論理回路およびメモリの接続とすることができる。ダイ５００は、ここに示されていない追加のパッドを有することもできる。
【００３０】
図１９は、ダイ５００に対して相反する設計対称性を有するダイ６００を示す。さらに、ダイ６００は、ダイ５００に対して相反する配向になるように、水平軸６２１の周りで反転されている。図１９に示すダイ６００の図は、ダイ６００を反転させて相反する配向にした後のダイの下部となるところを通る断面のトップ・ダウン図である。ダイ６００は、論理回路部分６１２およびメモリ部分６１４を有する。ダイ６００の論理回路部分６１２は、データ・バス６３２およびパッド６４０〜６４４を有し、それらのパッドはそれぞれ、データ・バス線の機能Ｄ０、Ｄ１、Ｄ２、Ｄｎ−２およびＤｎ−１の接続を表す。論理回路部分は、アドレス・バス６３６ならびにパッド６６０、６６１、６６３および６６４も有し、それらのパッドはそれぞれ、アドレス・バス線の機能Ａ０、Ａ１、Ａｍ−２、およびＡｍ−１の接続を表す。ダイ６００のメモリ部分６１４は、データ・バス６３４およびパッド６４９〜６４５を有し、それらのパッドはそれぞれ、データ・バス線の機能Ｄ０、Ｄ１、Ｄ２、Ｄｎ−２およびＤｎ−１の接続を表す。メモリ部分は、アドレス・バス６３８ならびにパッド６６９、６６８、６６６および６６５も有し、それらのパッドはそれぞれ、アドレス・バス線の機能Ａ０、Ａ１、Ａｍ−２およびＡｍ−１を表す。ダイ６００は、パッド６１０、６１１、６１３、６１５、６２０および６３０も有し、それらは、電源、グランド、ならびにさまざまな追加の論理回路およびメモリの接続とすることができる。ダイ６００は、ここに示されていない追加のパッドを有することもできる。
【００３１】
ダイ６００がダイ５００の上面上に積層される場合、ダイ６００のメモリ部分６１４が、ダイ５００の論理回路部分５１２の少なくとも一部分の上に重なる。さらに、ダイ６００のメモリ６１４のデータ・バス６３４が、ダイ５００の論理回路５１２のデータ・バス５３２の上に重なる。次いで、反転後のダイ６００の下部表面となるところの上にあるパッドが、下にあるダイ５００のパッドに接続されると、ダイ６００のメモリ６１４のデータ・バス６３４が、ダイ５００の論理回路５１２のデータ・バス５３２に、パッド６４９〜６４５がそれぞれパッド５４０〜５４４に接続した状態で接続される。さらに、ダイ６００のメモリ６１４のアドレス・バス６３８が、ダイ５００のアドレス・バス５３６に、パッド６６９、６６８、６６６および６６５がそれぞれパッド５６０、５６１、５６３および５６４に接続した状態で接続される。したがって、適当な接続が行われて、上部ダイ内のメモリ６１４と底部ダイ内の論理回路５１２との間のアドレス・バスおよびデータ・バスが完全なものになる。さらに、上部ダイ６００の論理回路６１２が、底部ダイ５００のメモリ５１４の少なくとも一部分の上に重なる。ダイ６００のパッドが、下にあるダイ５００のパッドに接続されると、上部ダイ６００の論理回路６１２のアドレス・バス６３６が、パッド６６４、６６３、６６１および６６０それぞれの、パッド５６５、５６６、５６８および５６９への接続によって、底部ダイ５００のメモリ５１４のアドレス・バス５３８に接続される。したがって、適当な接続が行われて、上部ダイ内の論理回路６１２と底部ダイ内のメモリ５１４との間のアドレス・バスおよびデータ・バスが完全なものになる。さらに、パッド６１０、６１１、６１３および６１５がそれぞれ、パッド５１０、５１１、５１３および５１５に接続され、パッド６３０がパッド５２０に接続され、パッド６２０がパッド５３０に接続されて、追加の回路または相互接続の機能が完全なものになる。ダイ５００、ダイ６００、またはその両方の回路の一部が、当該技術分野で周知のように、例えば、適当な貫通ビア接続を使用することによって設けられた外部接続を有していてもよい。この実施形態では、ダイ５００およびダイ６００が、反転相反の構造対称性を有するが、それらは、回転相反の構造対称性を有していない。
【００３２】
本発明を特定の実施形態に即して説明したが、当業者は、種々の変形や変更を、添付の特許請求の範囲に記載の本発明の範囲から逸脱することなく行うことができる。したがって、明細書および図面は、限定的な意味ではなく、例示的な意味として見なされるべきであり、かかる全ての変形は、本発明の範囲内に含まれる。
【００３３】
なお、図中の要素は、簡単かつ明確化のために示されており、必ずしも原寸に比例していないことを当業者は理解し得る。例えば図中のいくつかの要素の寸法は、本発明の実施形態の理解の向上を容易にするために、他の要素に対して誇張されている。
【図面の簡単な説明】
【００３４】
【図１】本発明の１つの実施形態による集積回路ダイ１０の上面図を、ブロック図の形式で示す図。
【図２】本発明の１つの実施形態による図１の集積回路ダイ１０の断面図を、ブロック図の形式で示す図。
【図３】本発明の１つの実施形態による図１の集積回路ダイ１０の第２の断面図を、ブロック図の形式で示す図。
【図４】本発明の１つの実施形態による、１８０°回転された図１の集積回路ダイ１０の上面図を、ブロック図の形式で示す図。
【図５】本発明の１つの実施形態による図４の集積回路ダイ１０の断面図を、ブロック図の形式で示す図。
【図６】本発明の１つの実施形態による、図３の第１の集積回路ダイ１０および図５の第２の集積回路ダイ１０の断面図を、ブロック図の形式で示す図。
【図７】本発明の１つの実施形態による、図２の集積回路ダイ１０、および１８０°反転された図２の集積回路ダイ１０の断面図を、ブロック図の形式で示す図。
【図８】本発明の１つの実施形態による、ある配向の集積回路ウェーハの上面図を、ブロック図の形式で示す図。
【図９】本発明の１つの実施形態による、図８とは異なる配向の集積回路ウェーハの上面図を、ブロック図の形式で示す図。
【図１０】本発明の１つの実施形態による、図８〜９とは異なる配向の集積回路ウェーハの上面図を、ブロック図の形式で示す図。
【図１１】本発明の１つの実施形態による、図８〜１０とは異なる配向の集積回路ウェーハの上面図を、ブロック図の形式で示す図。
【図１２】本発明の１つの実施形態による、ある配向の集積回路ウェーハおよびダイの上面図を、ブロック図の形式で示す図。
【図１３】本発明の１つの実施形態による、図１２とは異なる配向の集積回路ウェーハおよびダイの上面図を、ブロック図の形式で示す図。
【図１４】本発明の１つの実施形態による、図１２〜１３とは異なる配向の集積回路ウェーハおよびダイの上面図を、ブロック図の形式で示す図。
【図１５】本発明の１つの実施形態による、図１２〜１４とは異なる配向の集積回路ウェーハおよびダイの上面図を、ブロック図の形式で示す図。
【図１６】本発明の１つの実施形態による、回転相反の構造対称性を有する集積回路ダイの上面図を、ブロック図の形式で示す図。
【図１７】本発明の１つの実施形態による、図１６のダイに対して相反する配向の、回転相反の構造対称性を有する集積回路ダイの上面図を、ブロック図の形式で示す図。
【図１８】本発明の１つの実施形態による、反転相反の構造対称性を有する集積回路ダイの上面図を、ブロック図の形式で示す図。
【図１９】本発明の１つの実施形態による、図１８のダイに対して相反する配向での、反転相反の構造対称性を有する集積回路ダイの断面のトップ・ダウン図を、ブロック図の形式で示す図。
【図１】
2009508357.tif 000003
【図２】
2009508357.tif 000004
【図３】
2009508357.tif 000005
【図４】
2009508357.tif 000006
【図５】
2009508357.tif 000007
【図６】
2009508357.tif 000008
【図７】
2009508357.tif 000009
【図８】
2009508357.tif 000010
【図９】
2009508357.tif 000011
【図１０】
2009508357.tif 000012
【図１１】
2009508357.tif 000013
【図１２】
2009508357.tif 000014
【図１３】
2009508357.tif 000015
【図１４】
2009508357.tif 000016
【図１５】
2009508357.tif 000017
【図１６】
2009508357.tif 000018
【図１７】
2009508357.tif 000019
【図１８】
2009508357.tif 000020
【図１９】
2009508357.tif 000021
【国際調査報告】
2009508357.tif 000022