(57)【要約】半導体基板内に導電バイアすなわちウェハ貫通相互接続部を形成する方法、および結果として得られるウェハ貫通相互接続構造体を開示する。本発明の一実施形態では、ウェハ貫通相互接続構造体を形成する方法は、基板の第１の表面に開口を形成する処置と、開口の内部表面に第１の絶縁層または誘電体層を堆積させる処置と、第１の誘電体層の上に導電層を堆積させる処置と、導電材料を覆って開口の内部表面に第２の絶縁層または誘電体層を堆積させる処置と、基板の反対側の第２の表面を貫通して導電層の一部分を露出させる処置とを含む。本発明の方法を用いて生成されたウェハ貫通相互接続部を含む半導体デバイスもまた開示する。【選択図】図８
2009503906.tif 000002
【特許請求の範囲】
【請求項１】
基板の第１の表面に盲開口を形成するステップと、
前記開口の内部表面に第１の誘電体層を堆積させるステップと、
前記第１の誘電体層の上に導電層を堆積させるステップと、
前記導電層の上に第２の誘電体層を堆積させるステップと、
前記基板の反対側の第２の表面を貫通して前記導電層の一部分を露出させるステップとを含む、ウェハ貫通相互接続部を形成する方法。
【請求項２】
前記基板の反対側の前記第２の表面を貫通して前記導電層を露出させるステップの前に、前記基板の第２の表面を貫通して前記第１の誘電体層を露出させるステップと、前記基板の反対側の前記第２の表面の上、および前記露出させた第１の誘電体層の上に第３の誘電体層を配置するステップとをさらに含む、請求項１に記載の方法。
【請求項３】
前記導電層の一部分を露出させるステップの前に、前記基板の反対側の前記第２の表面を貫通して前記第１の誘電体層の一部分を露出させるステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記基板の前記第２の表面を貫通して前記第１の誘電体層の一部分を露出させるステップが、前記基板の一部分を除去するステップを含む、請求項２に記載の方法。
【請求項５】
前記基板の反対側の前記第２の表面を貫通して前記導電層を露出させるステップがさらに、前記第３の誘電体層の一部分、および前記第１の誘電体層の一部分を除去するステップを含む、請求項２に記載の方法。
【請求項６】
前記基板の前記第１の表面に前記開口を形成するステップが、前記基板の前記第１の表面上のボンド・パッドを貫通して前記開口を形成するステップを含む、請求項１に記載の方法。
【請求項７】
前記導電層の上に前記第２の誘電体層を堆積させるステップが、前記基板の前記第１の表面の上、および前記導電層を含む前記開口の内部表面の上に前記第２の誘電体層を堆積させるステップを含み、前記方法がさらに、前記基板の少なくとも前記第１の表面から前記第２の誘電体層を除去するステップを含む、請求項１に記載の方法。
【請求項８】
前記基板の少なくとも前記第１の表面から前記第２の誘電体層を除去するステップが、スペーサ・エッチングするステップを含む、請求項７に記載の方法。
【請求項９】
前記基板の反対側の前記第２の表面を貫通して露出させた前記導電層の一部分の上に導電材料を配置するステップをさらに含む、請求項１に記載の方法。
【請求項１０】
前記開口を充填材料で充填するステップをさらに含む、請求項１に記載の方法。
【請求項１１】
前記導電層を堆積させるステップが、前記第１の誘電体層の上に金属の少なくとも１つの層を堆積させるステップを含む、請求項１に記載の方法。
【請求項１２】
基板内にウェハ貫通相互接続部を形成する方法であって、
前記基板の第１の表面に盲開口を形成するステップと、
前記開口の内部表面に第１の誘電体層を堆積させるステップと、
前記第１の誘電体層の上に導電層を堆積させるステップと、
前記基板の前記第１の表面の上、および前記導電層の上に第２の誘電体層を堆積させる
ステップと、
前記第２の誘電体層が前記導電層の少なくとも一部分の上に残るように、前記基板の前記第１の表面から前記第２の誘電体層を除去するステップと、
前記基板の第２の表面を貫通して前記第１の誘電体層の一部分を露出させるステップと、
前記基板の反対側の前記第２の表面の上、および前記第１の誘電体層の前記露出させた部分の上に第３の誘電体層を配置するステップと、
前記第３の誘電体層の一部分を除去して、前記第３の誘電体層の残りの部分を貫通して前記第１の誘電体層の一部分を露出させるステップと、
前記第１の誘電体層の前記露出させた部分を除去し、前記基板の反対側の前記第２の表面、および前記第３の誘電体層の前記残りの部分を貫通して前記導電層の一部分を露出させるステップとを含む、方法。
【請求項１３】
第１の表面、および反対側の第２の表面を有する基板と、
前記第１の表面から反対側の前記第２の表面まで延びるウェハ貫通相互接続構造体とを含む半導体デバイスであって、前記ウェハ貫通相互接続部が、
前記基板の前記第１の表面から前記基板の反対側の前記第２の表面まで延びる導電材料を含み、前記導電材料の第１の部分が前記基板の前記第１の表面を貫通して露出し、前記導電材料の第２の部分が前記基板の反対側の前記第２の面を貫通して露出し、前記ウェハ貫通相互接続部がさらに、
前記導電材料と前記基板の間に配置され、前記基板の反対側の前記第２の表面から前記導電材料の前記第１の部分まで延びる第１の誘電体材料と、
前記導電材料の一部分の上に配置され、前記第１の表面から反対側の前記第２の表面に向かって延びる盲開口を画定する表面を呈する第２の誘電体材料とを含む、半導体デバイス。
【請求項１４】
前記基板の反対側の前記第２の表面の少なくとも一部分を覆う誘電体層をさらに含む、請求項１３に記載の半導体デバイス。
【請求項１５】
反対側の前記第２の表面の少なくとも一部分を覆う前記誘電体層が、パリレン（登録商標）ポリマー、ピラリン・ポリマー、ＰＢＯ、ＢＣＢ、誘電体エポキシ、低シラン酸化物、二酸化シリコン、および酸化アルミニウムのうちの少なくとも１つを含む、請求項１４に記載の半導体デバイス。
【請求項１６】
前記導電材料の前記第２の部分上に配置された第２の導電材料をさらに含む、請求項１３に記載の半導体デバイス。
【請求項１７】
前記第２の導電材料が、ニッケル、窒化チタン、チタン、多結晶シリコン、パラジウム、スズ、タンタル、タングステン、コバルト、銅、銀、アルミニウム、イリジウム、金、モリブデン、白金、ニッケル−リン、パラジウム−リン、コバルト−リン、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１６に記載の半導体デバイス。
【請求項１８】
前記第２の誘電体材料の前記表面によって画定される前記盲開口内に配置された充填材料をさらに含む、請求項１３に記載の半導体デバイス。
【請求項１９】
前記充填材料が、ニッケル、窒化チタン、チタン、窒化シリコン、多結晶シリコン、パラジウム、スズ、鉛、タンタル、タングステン、コバルト、銅、銀、アルミニウム、イリジウム、金、モリブデン、白金、ニッケル−リン、パラジウム−リン、コバルト−リン、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１８に記載の
半導体デバイス。
【請求項２０】
前記導電材料が、ニッケル、窒化チタン、チタン、窒化シリコン、多結晶シリコン、パラジウム、スズ、タンタル、タングステン、コバルト、銅、銀、アルミニウム、イリジウム、金、モリブデン、白金、ニッケル−リン、パラジウム−リン、コバルト−リン、導電性ポリマー、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２１】
前記第１の誘電体材料が、低シラン酸化物、パリレン（登録商標）ポリマー、ＰＢＯ、ＢＣＢ、二酸化シリコン、酸化アルミニウム、オルト珪酸テトラエチル、スピン・オン・ガラス、熱酸化物、アルミニウムが多い酸化物、窒化シリコン、酸窒化シリコン、ホスホシリカートガラス、ボロシリカートガラス、ボロホスホシリカートガラス、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２２】
前記第２の誘電体材料が、低シラン酸化物、パリレン（登録商標）ポリマー、ＰＢＯ、ＢＣＢ、二酸化シリコン、酸化アルミニウム、オルト珪酸テトラエチル、スピン・オン・ガラス、熱酸化物、アルミニウムが多い酸化物、窒化シリコン、酸窒化シリコン、ホスホシリカートガラス、ボロシリカートガラス、ボロホスホシリカートガラス、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２３】
前記基板が、シリコン、砒化ガリウム、リン化インジウム、多結晶シリコン、シリコン・オン・インシュレータ、シリコン・オン・セラミック、シリコン・オン・ガラス、シリコン・オン・サファイア、ポリマー、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２４】
前記ウェハ貫通相互接続部が約１５０μｍ以上の基板貫通長を有する、請求項１３に記載の半導体デバイス。
【請求項２５】
前記ウェハ貫通相互接続部が約１５μｍ以上の断面幅を有する、請求項１３に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体製造技術、および半導体基板中に電気接点を形成する方法に関する。より詳細には、本発明は、半導体基板中にウェハ貫通相互接続部を形成する方法、およびそれから得られる構造体に関する。
【背景技術】
【０００２】
半導体基板は多くの場合、それを貫通して延びるバイアを有し、このバイアは導電材料で充填されて、たとえば半導体デバイスの一方の表面上の回路をその他方の表面上の回路に接続するため、あるいは外部回路との接続に対応するために使用される相互接続部（一般にウェハ貫通相互接続部、または「ＴＷＩ」と呼ばれる）を形成する。
【０００３】
本明細書では、「バイア」とは、導電材料または導電部材をその中に有し、基板を実質的に貫通して（たとえば、実質的に一方の表面から反対側の他方の表面まで）延びる孔または開口を指す。バイアは、ボンド・パッドが形成された側以外の基板の側に配置された半導体デバイス、電気部品、または回路の電気的接続に対応するために使用することができる。バイアは従来から、様々な用途の様々な基板に形成されている。たとえば、単一ダイ・パッケージ用の中間基板（interposer）、複数ダイ・パッケージ用の相互接続部、および半導体ダイを試験装置に一時的に接続するための接触プローブ・カードは多くの場合、それらの構造内にバイアを使用する。
【０００４】
より具体的な例では、試験装置が、半導体ダイのボンド・パッドを一時的に、かつ同時に接続するように構成されることがある（たとえば、全ウェハまたは部分ウェハ試験装置で）。供試中間基板として使用される基板は、それを貫通するバイアを含み、それによって、半導体ダイのボンド・パッド・パターンに適合する導電性相互接続構造体のパターンを中間基板の片側に設けるばかりでなく、試験装置との接続用の複数の相互接続構造体を中間基板の反対側に設けることができる。すなわち中間基板のバイアは、半導体ダイ（または他のデバイス）と試験装置の間の電気的相互接続を行う。
【０００５】
バイアがシリコンなどの半導体材料を貫通して形成されるべき場合、バイアを作製する１つの既知の方法は、いわゆる「トレパン（ｔｒｅｐａｎ）」加工によって第１孔（「先行孔」と呼ばれることもある）を形成することを含み、ルータまたはドリルの非常に小さな刃を長軸まわりに径方向に移動させながらその軸のまわりに回転させて、この先行孔を作り出す。先行孔は直径が、完成バイアの意図された直径よりも大きい。先行孔の形成に続いて絶縁（または誘電体）層が、酸化雰囲気に曝すことで孔の表面に薄い酸化シリコン層を形成することによって、あるいは孔を酸化し、次いでそれを絶縁性高分子材料で被覆することによって孔の中に形成される。高分子の絶縁性材料被覆が望ましい場合には、パリレン（登録商標）ポリマーなどの適切なポリマーを基板の上、およびその基板の一方の側の各先行孔内に、孔の反対側の端部に負圧（すなわち真空）を加えながら蒸着させることができる。場合によっては、所与のポリマー材料のシリコンとの付着性が比較的よくないことがあるので、孔の表面を酸化させてポリマー材料の付着性を改善することもある。
【０００６】
絶縁性高分子材料は各先行孔内に吸い込まれ、それを充填して、ポリマーが硬化される。バイア・ホールは、先行孔よりも小さな直径を呈するように（パーカッション・ドリルまたはレーザなどによって）穴をあけられ、あるいは別な方法で、硬化された絶縁性高分子材料中に形成される。次に、バイア・ホールは、従来の金属、金属合金、または金属含有材料を含む導電材料で充填されて、基板の両側間に導電経路が設けられる。バイアの導電材料は、絶縁性高分子材料の１つまたは複数の層によって基板自体から絶縁される。
【０００７】
このような方法は、基板の一方の表面から基板の他方の表面までの電気的相互接続を可能にする適切な構造体を提供するが、このような方法を使用してバイアの高密度配置を実現するのが困難であること、また高いアスペクト比（すなわち高さと幅の比、または断面寸法比）を示すバイアを形成するのが困難であることに注意されたい。
【０００８】
バイアを形成する別の従来技術の方法では、シリコンウェハが二酸化シリコンの薄い層を両方の主要対向面に備える。このウェハの上にパターンが、バイアのない領域のエッチングを防止するマスク層を使用して形成される。エッチング液が両方の主要面に塗布されて、ウェハの中間で一緒になる孔、すなわち「フィードスルー（ｆｅｅｄｔｈｒｏｕｇｈ）」を形成する。次に、フィードスルー側壁を含むウェハ表面上に誘電体層が形成される。この誘電体層上に金属層が形成され、フィードスルー内に導電材料が配置されて導電バイアが完成する。各バイアを分離絶縁するために金属層は、フィードスルー表面だけを覆うように構成されなければならない、すなわちバイアおよびウェハの外面から後で除去されなければならないことに注意されたい。そしてまたしても、このような従来の方法を使用して高いアスペクト比を得ることは困難であり、したがってこのようなバイアの高いレベルの密度を所与の用途に実現することは困難である。
【０００９】
バイアを形成するための他の従来技術の方法は、Ｔａｎｉｅｌｉａｎの米国特許第５１６６０９７号、Ｇｅｌｌｅｒらの米国特許第５０６３１７７号、およびＡｋｒａｍらの米国特許第６４００１７２号で一般的に説明されている。
【００１０】
半導体製造に使用される製造技術および製造方法を改善することが引き続き求められている。高い密度のバイアを可能にし、高いアスペクト比のＴＷＩ構造体の製造を可能にし、ＴＷＩ構造体の信頼性を維持または改善しながら製造工程の単純さを向上する、ウェハ貫通相互接続部のより効率的な形成方法を提供することは有利なはずである。
【発明の開示】
【００１１】
本発明は、本明細書でウェハ貫通相互接続部（ＴＷＩ）とも呼ばれる導電バイアを基板中に形成する方法と、結果として得られる、ＴＷＩ構造体を含む半導体デバイス、電気部品、および組立品とを開示する。
【００１２】
一実施形態では、ウェハ貫通相互接続部を形成する方法は、基板の第１の表面に開口を形成すること、開口の内部表面に第１の誘電体層を堆積させること、第１の誘電体層の上に導電層を堆積させること、開口の内部表面に第２の誘電体層を堆積させること、ならびに基板の反対側の第２の表面を貫通して導電層の一部分を露出させることを含む。
【００１３】
本発明の別の態様によれば、別の方法は、ウェハ貫通相互接続構造体を形成することを含む。この方法は、基板の第１の表面に開口を形成すること、開口の内部表面に第１の誘電体層を堆積させること、第１の誘電体層上に導電層を堆積させること、第１の表面、および導電層の少なくとも一部分を覆って第２の誘電体層を堆積させること、ならびに第２の誘電体層が導電層の少なくとも一部分を覆ったままであるように第２の誘電体層を基板の第１の表面から除去することを含む。第１の誘電体層の一部分が基板の第２の表面を貫通して露出し、第３の誘電体層が基板の反対側の第２の表面の上、および第１の誘電体層の露出部分の上に配置される。第３の誘電体層の一部分が除去されて、第１の誘電体層の一部分が第３の誘電体層の残りの部分を貫通して露出する。第１の誘電体層の露出部分は除去され、それによって導電層の一部分が基板の反対側の第２の表面、および第３の誘電体層の残りの部分を貫通して露出する。
【００１４】
本発明のもう１つの態様によれば、半導体デバイスが提供される。この半導体デバイス
は、第１の表面、および反対側の第２の表面を有する基板と、基板の第１の表面内に延びるウェハ貫通相互接続部とを含む。ウェハ貫通相互接続部は、基板の第１の表面から基板の反対側の第２の表面まで延びる導電材料を含み、この導電材料の第１の部分が基板の第１の表面を貫通して露出し、導電材料の第２の部分が基板の反対側の第２の表面を貫通して露出する。第１の誘電体材料が導電材料と基板の間に配置され、基板の反対側の第２の表面から導電材料の第１の部分まで延びる。第２の誘電体材料が導電材料の一部分の上に配置され、第１の表面から反対側の第２の表面に向かって延びる盲開口を画定する表面を呈する。
【発明を実施するための最良の形態】
【００１５】
本発明では、導電バイアすなわちウェハ貫通相互接続部（ＴＷＩ）がその中に形成されるべき半導体ウェハまたはその一部分、基板、および構成要素は、ＴＷＩの目的、あるいは基板またはＴＷＩの構造の構成要素にかかわらず、本明細書で「基板」として同一に扱われる。したがって、たとえば、「基板」という用語が半導体ウェハ、半導体ウェハ部分、他のバルク半導体基板、半導体デバイス、中間基板、プローブ試験カードなどに関して使用されることがある。本発明を、半導体基板の作製に広く適用されるものとして説明する。半導体デバイス中にＴＷＩを作製する方法、ならびにそのようにして作製された、結果として得られる構造体、構成要素、および組立品について説明する。
【００１６】
本明細書で開示される方法のいくつかは室温で使用されるポリマーを使用するので、ＴＷＩを形成する方法、および結果として得られる構造体は、従来の方法よりも低い温度処理を使用することから利益を得る。さらに、本発明のＴＷＩを形成する方法のいくつかは、熱はんだ処理のためのガス抜きの必要がなく、はんだ充填工程が不要であるのでフラックス洗浄が不要である。加えて、本明細書に記載の方法は、高アスペクト比のＴＷＩの製作を可能にし、このＴＷＩは導電材料で充填されても、されなくてもよい。
【００１７】
ここで図１〜８を参照すると、本発明の一実施形態による方法および構造が開示されている。図１は、本発明の一実施形態の一例による、第１の表面１２、および反対側の第２の表面１４を有する半導体デバイス１０の断面図である。半導体デバイス１０は、半導体基板１６（すなわちシリコン基板）を含み、誘電体層（図示せず）、不活性化層（パッシベーション層）１７、またはボンド・パッド１８を含む導電要素を任意選択で含むことができ、この導電要素は、当業者には理解されるように内部回路（図示せず）に結合することができる。
【００１８】
基板１６は、それだけには限らないが、バルク半導体基板を含んでよく（たとえば、シリコン、砒化ガリウム、リン化インジウム、多結晶シリコンなどの半導体材料からなる全ウェハまたは部分ウェハや、シリコン・オン・セラミック（ＳＯＣ）、シリコン・オン・ガラス（ＳＯＧ）、シリコン・オン・サファイア（ＳＯＳ）などのシリコン・オン・インシュレータ（ＳＯＩ）型基板、あるいは半導体製造に適した高分子材料など）、このバルク半導体基板は、その中に形成された複数の半導体ダイまたは他の半導体デバイスを含むことができる。基板１６がウェハである場合、基板１６はまた、供給業者から受け取ったときの全厚さのウェハでよく、あるいは半導体デバイス１０の製造後に薄くされた（たとえば、それによって第２の表面１４を画定する）ウェハでもよい。具体的には図示されていないが、半導体デバイス１０はさらに、様々な導電要素、活性部分または領域、トランジスタ、コンデンサ、再配線ライン、あるいは集積回路を生成するために使用される他の構造体を含むことができ、あるいはこれらを含むようにさらに加工することもできる。本発明のＴＷＩは、製造工程の個別の必要に応じて、半導体ダイ・レベルで、あるいはウェハ（または他のバルク基板）レベルで形成することができる。したがって、図１〜８は、単一のボンド・パッド１８（図面では２つの断面部分として示されている）を伴う単一のＴＷＩの製作を示すが、半導体デバイス１０は複数のＴＷＩを含むように作製できること
、またこのようなＴＷＩを内部回路（図示せず）に接続することができ、あるいは基板１６の「デッド・スペース」内に形成できることを理解されたい。さらに、図１に示されるように、ボンド・パッド１８を半導体デバイス１０の上に配置するために使用されるプロセスの種類に応じて、ボンド・パッド１８を部分的に不活性化層１７で覆うこともできる。当業者には理解されるように、不活性化層１７は、半導体材料の酸化を防止するために、基板の表面に配置された絶縁材料または誘電体材料の適切な層を含むことができる。
【００１９】
図１に示されるように、本開示の実施形態において盲穴として形成された開口２０は、半導体デバイス１０の第１の表面１２に形成される。一実施形態では、開口２０はパターニングされ、ボンド・パッド１８を貫通して基板１６内にエッチングされる。開口２０は、フォトレジストまたは他の材料（たとえば酸化膜ハード・マスク）を適切にマスキングしパターニングし、たとえばディープ・シリコン・エッチングされたバイアなどのＴＷＩの形成に適した所定の深さに開口２０を形成するように湿式または乾式エッチングすることによって形成することができる。１つの適切な「湿式」金属エッチングでは、脱イオン（ＤＩ）水に硝酸とフッ化水素（ＨＦ）酸を混ぜた物を使用する。「乾式」エッチングもまた、反応性イオンエッチング（ＲＩＥ）と称される。湿式エッチング液と乾式エッチング液のどちらも、ボンド・パッド１８（および、存在すれば基板１６の上の他の材料）を貫通してエッチングするためだけでなく、開口２０を形成するために使用することができる。さらに、基板１６がシリコン製の場合には、二酸化シリコンの自然酸化膜を除去する必要があり、その下にある基板１６のシリコンのエッチングの前に、ＨＦエッチング液をこの目的に使用することができる。他の実施形態では、開口２０は、たとえばレーザ・ドリル加工、レーザ・アブレーション、または機械式ドリル加工によって形成することができる。形成後、開口２０を洗浄処理にかけて、開口形成工程中に形成されたあらゆる不要な反応物または不純物を除去することができる。
【００２０】
開口２０が形成された後、金属化層または他の導電層２２をボンド・パッド１８の一部分の上に形成することができる。導電層２２は、ボンド・パッド１８と、それに続く金属ライナーまたは素材メッキなどの導電材料との間の材料付着性を増大させることができる。たとえば、ボンド・パッドがアルミニウムなどの材料で形成され、それに続く導電層の材料がニッケルを含むなら、導電層２２をボンド・パッド１８の上に配置してニッケルメッキの付着性を確保することができる。
【００２１】
図１を引き続き参照すると、絶縁層２４が開口２０の内部表面に付けられている。絶縁層２４は、たとえば低シラン酸化物（ＬＳＯ）、Ｃｏｏｋｓｏｎ  ＥｌｅｃｔｒｏｎｉｃｓのＳｐｅｃｉａｌｔｙ  Ｃｏａｔｉｎｇ  Ｓｙｓｔｅｍｓ部門から入手可能なものなどのパリレン（登録商標）ポリマー、二酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、ポリベンゾオキサゾール（ＰＢＯ）またはベンゾシクロブテン（ＢＣＢ）など不活性化の目的に適した有機高分子材料、あるいはこれらの任意の組合せのパルス堆積層（ＰＤＬ）、などの誘電体材料を含むことができる。絶縁層２４として使用できる他の誘電体材料は、オルト珪酸テトラエチル（ＴＥＯＳ）、スピン・オン・ガラス、熱酸化物、アルミニウムが多い酸化物を含むパルス堆積層、窒化シリコン、酸窒化シリコン、ガラス（すなわちボロホスホシリカートガラス（ＢＰＳＧ）、ホスホシリカートガラス、ボロシリカートガラス）、または当技術分野で周知の他の任意の適切な誘電体材料を含む。絶縁層２４を堆積させる方法は当業者には周知であり、絶縁層２４に使用される材料の種類に応じて異なりうる。
【００２２】
導電層２６を絶縁層２４の上に堆積させ、開口２０を取り囲むように半導体デバイス１０の第１の表面１２を覆って部分的に配置することができる。導電層２６は、たとえばニッケル（Ｎ）などの導電材料の少なくとも１つの層を含む。
【００２３】
一実施形態では、導電層２６はメッキ付着性被覆（ＰＡＣ）、または何らかの種類のシード層など別の層を含むことができ、この別の層は、絶縁層２４の上に配置されて導電層２６の堆積を増加させる。導電層２６を形成するために、たとえば、窒化チタン（ＴｉＮ）が絶縁層２４の上に化学気相成長（ＣＶＤ）技術を使用して配置されて、たとえば無電解メッキまたは電解メッキなどのメッキ処理による後続のシード層の堆積用のＰＡＣとして働くことができる。
【００２４】
導電層２６を形成するために使用できる他の導電材料は、それだけには限らないが、チタン（Ｔｉ）、多結晶シリコン、パラジウム（Ｐｄ）、スズ（Ｓｎ）、タンタル（Ｔａ）、タングステン（Ｗ）、コバルト（Ｃｏ）、銅（Ｃｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、イリジウム、金（Ａｕ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、ニッケル−リン（ＮｉＰ）、パラジウム−リン（Ｐｄ−Ｐ）、コバルト−リン（Ｃｏ−Ｐ）、Ｃｏ−Ｗ−Ｐ合金、上記の金属のいずれかの他の合金、導電性ポリマーまたはポリマー中に混入された導電材料（すなわち導電性エポキシまたは導電体入りエポキシ）、ならびにこれらの任意の混合物を含む。
【００２５】
導電層２６の種々の層を堆積させるために使用できる他の堆積プロセスは、有機金属化学気相成長（ＭＯＣＶＤ）、物理気相成長（ＰＶＤ）、プラズマ促進化学気相成長（ＰＥＣＶＤ）、真空蒸着、およびスパッタリングを含む。種々の層の材料、または導電層２６に使用される材料の種類および厚さと、導電層２６の層を堆積させるために使用される堆積プロセスとは、たとえばＴＷＩを形成するために使用される所望の材料の電気的要件および種類、ならびにＴＷＩの意図された用途に応じて異なることが当業者には理解されよう。
【００２６】
次に図２を参照すると、第２の絶縁層２８が半導体デバイス１０の第１の表面１２、および開口２０の内部表面を覆って配置されている。一実施形態では、第２の絶縁層２８はパリレン（登録商標）ポリマーを含むことができるが、他の実施形態では、第２の絶縁層２８は、図１の絶縁層２４に関して本明細書で論じたものなど別の誘電体材料を含むことができる。したがって第２の絶縁層２８は、開口２０の内部表面を共形で被覆するはんだ付け不可の層を形成し、その結果、ＴＷＩ構造を形成する従来技術と同様に、フラックス洗浄、熱はんだ処理、およびガス抜きが必要とされない。
【００２７】
第２の絶縁層２８の、半導体デバイス１０の導電層２６および第１の表面１２の上にある部分は、たとえば反応性イオン（乾式）エッチングによるスペーサ・エッチングなどの処理で除去される。この結果、図３に示される半導体デバイス１０の構造が得られる。他の実施形態では、第２の絶縁層２８のその部分は、それだけには限らないが、化学的機械的平坦化（ＣＭＰ）、機械的剥離法、湿式または乾式エッチングを伴う適切なフォトレジストのマスキングおよびパターニング、あるいは他の周知のプロセスを含む他のプロセスを使用して除去することができる。一実施形態では、第２の絶縁層２８はパリレン（登録商標）ポリマーを含み、第２の絶縁層２８をマスキングし、パターニングし、エッチングして第２の絶縁層２８の所望の部分を除去し、図３に示されたように、本明細書で相互接続パッド２９と呼ばれる導電層２６の上部を露出させる。
【００２８】
次に図４を参照すると、半導体デバイスは、後続の工程処置、および結果として得られるフィーチャを説明する際の便宜上、図１〜３の向きから水平線のまわりに反転させて示されている。半導体デバイス１０は、基板１６の一部分を半導体デバイス１０の第２の表面１４から除去することによって薄くされ、その結果、新たに画定された第２の表面１４’が得られる。半導体デバイス１０を薄くすると、最初は開口２０の表面に沿って形成された絶縁層２４が、半導体デバイス１０の第２の表面１４’を部分的に貫通して延びるように露出する。基板１６は、任意の適切なプロセスを使用して薄くすることができ、この
プロセスは、それだけには限らないが、ＣＭＰまたは従来の背面研磨などの摩耗技術、基板１６を選択的にエッチングする化学薬品の使用、あるいは、たとえば基板１６を除去するための湿式または乾式エッチングが後に続くパターン化フォトレジストなど、第２の表面１４（図１〜３）の適切なマスキング、パターニング、およびエッチングを含むことができる。
【００２９】
次に図５を参照すると、第３の絶縁層３０が半導体デバイス１０の第２の表面１４の上、および絶縁層２４の露出部分の上に堆積されている。一実施形態では、第３の絶縁層３０は、パリレン（登録商標）ポリマー、ピラリン・ポリマー（ＰＩ−２６１１ポリマーとしても知られ、デュポンから入手可能）、ポリベンゾオキサゾール（ＰＢＯ）、ベンゾシクロブテン（ＢＣＢ）、絶縁性エポキシ、ＬＳＯのＰＤＬ、二酸化シリコン（ＳｉＯ2）、酸化アルミニウム（Ａｌ2Ｏ3）、あるいは本明細書で図１に関して示した絶縁層２４を形成するために使用される材料のうちのいずれか１つなどのポリマーを含む。
【００３０】
図６に示されるように、第３の絶縁層３０の一部分が除去され、絶縁層２４の小部分が再び露出する。第３の絶縁層３０の、絶縁層２４の上にある部分を除去するために使用されるプロセスは、第３の絶縁層３０として使用される材料の種類に適している。たとえば、パリレン（登録商標）ポリマーまたはピラリン・ポリマーが第３の絶縁層３０として使用される一実施形態では、第３の絶縁層３０を除去するためのプロセスは、第３の絶縁層３０の上にフォトレジストをマスキングしパターニングすること、および第３の絶縁層３０の露出部分を貫通して乾式エッチングすること、次いでフォトレジストを剥離することを含むことができる。
【００３１】
別の実施形態で、絶縁性エポキシが使用される場合には、エポキシ・パターンを形作るためにレジストを使用し、エポキシを塗布し、次いでレジストを除去することができ、それによって第２の表面１４’が覆われ、絶縁層２４が露出したままとなる。
【００３２】
別の実施形態で、ＰＢＯが第３の絶縁層３０として使用される場合には、ＰＢＯを選択的に露出させ、光現像し、焼き付けて、突出する絶縁層２４を露出しておくことができる。
【００３３】
さらに別の実施形態では、光造形プロセス（すなわち科学技術振興機構（ＪＳＴ）のものなど）を使用して第２の表面１４’の上に第３の絶縁層３０を選択的に設け、突出する絶縁層２４を露出しておくことができる。別の実施形態では、Ｏｂｊｅｔ  ＧｅｏｍｅｔｒｉｅｓのＰｏｌｙＪｅｔ（登録商標）技術を使用してポリマーを第３の絶縁層３０の上のパターン内に分散させ、絶縁層２４を露出しておくことができる。別の実施形態で、ＬＳＯまたはＰＤＬが第３の絶縁層３０として使用される場合には、ＣＭＰを使用して第３の絶縁層３０の一部分を除去し、突出する絶縁層２４を露出させることができる。もちろん他の技術、またはこのような技術の様々な組合せもまた、当業者には理解されるように、第３の絶縁層３０の一部分を選択的に除去するために使用することができる。
【００３４】
次に図７を参照すると、絶縁層２４の突出部分が除去され、それによってその下にある導電層２６の一部分が露出している。この部分は相互接続パッド３１と呼ばれることがある。絶縁層２４の突出部分は、絶縁層２４に使用される材料の種類に応じた適切な任意のプロセスを使用して除去することができる。たとえば、絶縁層２４の突出部分は、機械的摩耗または研磨、ＣＭＰ、絶縁層２４をエッチング除去するために絶縁層２４に対して選択的なエッチング液を使用することなどによって機械的に除去することができ、あるいは適切な光造形プロセスを使用することもできる。導電層２６の一部分が露出すると、相互接続パッド２９と３１が互いに電気的に連絡し、さらにそれらが半導体デバイス１０のボンド・パッド１８と電気的に接続するＴＷＩ構造体が形成される。前に論じたようにボン
ド・パッド１８は、基板１６の中または上に形成された電気回路と電気的に連絡することができる。他の実施形態では、結果として得られたＴＷＩ構造体が基板に付随するどの回路にも接続されずに、基板１６の両側に配置された様々な外部電気部品の電気的相互接続を行うだけのこともある。
【００３５】
本発明のいくつかの実施形態では、第３の絶縁層３０の除去、および絶縁層２４の別様の突出部分の除去は、同一の処置中に実施できることに注意されたい。しかし、その下にある導電層２６を形成する材料によっては、別々の処置で第３の絶縁層３０の一部分を除去し、導電層の相互接続パッド３１を露出させることが望ましいこともある。たとえば、導電層２６がニッケルで形成され、第３の絶縁層３０の一部分を除去するためにＣＭＰプロセスが使用される場合、このようなプロセスでは、ニッケル相互接続パッド３１の上が均一な表面にならないことがある。したがって、図６および図７に関して説明したように、相互接続パッド３１を露出させるには別個の処置が望ましいことがある。
【００３６】
次に図８を参照すると、一実施形態では、導電層２６の露出部分（すなわち相互接続パッド３１）は金属キャップ３２など、導電材料の１つまたは複数の層を含むことができる。金属キャップ３２は、たとえばニッケル（Ｎｉ）、金（Ａｕ）、それらの組合せ、または本明細書で導電層２６に関して前述したものを含めて、導電層２６に適合した他の任意の導電材料を含むことができる。たとえば、金属キャップ３２は、それに使用される導電材料の種類によりメッキ処理または他の適切なプロセスを用いて堆積させることができる。
【００３７】
さらに別の実施形態では、開口２０を導電性充填材料で充填することができる。たとえば開口２０は、スズ（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）、本明細書で前述した導電層２６に使用できる材料のうちの１つ、それらの任意の組合せ、あるいはバイアを充填するために使用される、または当業者に周知の固体導電バイアを形成するために使用される他の材料で充填することができる。他の充填材料は、金属粉末、金属または合金粉末、はんだ（たとえば、Ｐｂ／ＳｎまたはＡｇ／Ｓｎ）、流動性の導電性光ポリマー、熱可塑性の導電性樹脂、あるいは樹脂被覆の粒子状金属材料を含む。加えて、開口２０を導電材料で充填するために種々のプロセス、たとえばウェーブはんだ技術、真空はんだリフロー技術、あるいは、はんだボールを開口２０内に堆積するためのドイツのＰａｃ  Ｔｅｃｈ  ＧｍｂＨ  ｏｆ  Ｎａｕｅｎから入手可能なレーザ球を使用する技術、を使用することができる。
【００３８】
開口２０が導電性充填材料で充填される実施形態では、充填材料が導電層２６と電気的に接続するように、絶縁層２４の一部分３４が適切なプロセスを使用して除去される。さらに充填材料は、たとえば、本明細書で相互接続パッド２９と定義されている導電層２６の一部分と接触するように構成することもできる。
【００３９】
導電性充填材が使用される場合、基板は、充填材が基板の第２の表面１４’を貫通して露出できる程度まで薄くすることができるが、第２の表面１４’に相互接続パッド３１を形成する導電層２６が存在するので、そうしたことは不要であることにもさらに注意されたい。
【００４０】
表１は、本開示の発明により生成された様々なウェハ貫通相互接続部（ＴＷＩ）について得られたデータを列記している。一実施形態では、様々なＴＷＩの絶縁層２４はＰＤＬを含み、導電層２６は、示された断面厚さのＴａまたはＷのＰＡＣ、Ｃｕのシード層、およびＮｉのライナーを含む。
【００４１】
【表１】
2009503906.tif 000003
【００４２】
図１〜８に関して本明細書で説明した方法を使用して、種々の半導体デバイス内にＴＷＩを形成することができる。このＴＷＩは、直径が約１５μｍ以上、長さが１５０μｍ以上など従来の寸法を有するだけでなく、将来の半導体デバイスのさらなる小型化に適用できるより小さなＴＷＩを含むことができる。もちろん、より小さな直径のＴＷＩをより薄い基板内に形成することができ、ＴＷＩの所望のアスペクト比は、基板材料に適合したエッチング化学薬品を選択することによって実現することができる。基板が薄くなるにつれその物理的強度や、集積回路が基板材料中に延在する深さなどの他の考慮すべき事項が、本発明自体の方法ではなく、本発明により形成できるＴＷＩの深さおよび幅の重要な要素になりうる。半導体デバイスはさらに、再配線層を用いて構成することができ、この再配線層は導線と、任意選択ではんだバンプ、導電性エポキシ、または導電体入りエポキシなど、再配線層の上に形成された関連する個別外部導電要素とを含み、これら個別外部導電要素は、半導体デバイスの一方の表面に配置または形成し、導線でＴＷＩと電気的に相互接続し、あるいは当業者に周知の技術によって導電層２６または金属キャップ３２の上でＴＷＩ上に直接配置することができる。
【００４３】
本発明により生成されるＴＷＩはまた、必要に応じて、後から集積回路に接続して使用することもできる。たとえば高レベル・パッケージ・システムが、本発明の方法を用いて生成されたＴＷＩを有する半導体デバイスを含むことができる。たとえば、第１の半導体デバイスおよび第２の半導体デバイスを有するＰＣ基板を、本発明のＴＷＩ構造を利用して積層構成の形で配置することができる。
【００４４】
上述の半導体デバイス１０、あるいは本発明の１つまたは複数のＴＷＩ構造体を組み込む他の構成要素は、コンピュータ環境において利用できることにもさらに注意されたい。たとえば、図９を参照すると、半導体デバイスを計算システム１００内に組み込むことができ、この計算システムは、たとえばメモリ・デバイス１０２（様々なランダム・アクセス・メモリ・デバイス、フラッシュ・メモリ、または他の種類のメモリ・デバイスのいずれかを含んでよい）と、メモリ・デバイス１０２と動作可能に結合された中央演算処理ユニットまたは他の論理デバイスなどのプロセッサ・デバイス１０４とを含むことができる。メモリ・デバイス１０２とプロセッサ・デバイスのどちらも、本発明によるＴＷＩ構造体を用いて構成することができる。プロセッサ・デバイス１０４はまた、１つまたは複数
の適切な入力デバイス１０６（たとえばマウス、キーボード、ハード・ドライブ、マイクロホンなど）、および１つまたは複数の出力デバイス１０８（たとえばモニタ、プリンタ、スピーカなど）と結合することもできる。
【００４５】
以上の説明は多くの細目を含むが、これらは本発明の範囲を限定するものとして解釈すべきではなく、単に特定の例示的実施形態を提供するものである。同様に、本発明の精神または範囲から逸脱しない、本発明の他の実施形態を考案することができる。したがって、本発明の範囲は、以上の説明によってではなく、添付の特許請求の範囲、およびその法的等価物によってのみ示され限定される。特許請求の範囲の趣旨および範囲に入る、本明細書で開示された本発明に対するすべての追加、削除および修正は、本発明に包含される。
【図面の簡単な説明】
【００４６】
図面では、本発明の様々な特徴の非限定的な実施形態を示すが、様々な要素は必ずしも原寸に比例しない。
【図１】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図２】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図３】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図４】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図５】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図６】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図７】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図８】本発明の特定の態様による、ウェハ貫通相互接続構造体の形成を含む製造の種々の段階における半導体デバイスの断面図である。
【図９】本発明により構成された半導体デバイスを含む計算システムを示す概略図である。
【図１】
2009503906.tif 000004
【図２】
2009503906.tif 000005
【図３】
2009503906.tif 000006
【図４】
2009503906.tif 000007
【図５】
2009503906.tif 000008
【図６】
2009503906.tif 000009
【図７】
2009503906.tif 000010
【図８】
2009503906.tif 000011
【図９】
2009503906.tif 000012
【手続補正書】
【提出日】平成19年1月16日(2007.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の第１の表面に、ボンド・パッドに近接した盲開口を形成するステップと、
前記ボンド・パッドの上面に、前記開口の内部表面まで延びるカラーを形成するステップと、
前記開口の前記内部表面に、前記カラーに隣接して第１の誘電体層を堆積させるステップと、
前記開口内の前記第１の誘電体層の上、および前記カラーの一部分の上に、前記基板の前記第１の表面に対して平行な平面上で終わる導電層を堆積させることによって、前記開口に隣接した相互接続パッドを形成するステップと、
前記導電層の上に第２の誘電体層を堆積させるステップと、
前記基板の反対側の第２の表面を貫通して前記導電層の一部分を露出させるステップとを含む、ウェハ貫通相互接続部を形成する方法。
【請求項２】
前記基板の反対側の前記第２の表面を貫通して前記導電層を露出させるステップの前に、前記基板の第２の表面を貫通して前記第１の誘電体層を露出させるステップと、前記基板の反対側の前記第２の表面の上、および前記露出させた第１の誘電体層の上に第３の誘電体層を配置するステップとをさらに含む、請求項１に記載の方法。
【請求項３】
前記導電層の一部分を露出させるステップの前に、前記基板の反対側の前記第２の表面を貫通して前記第１の誘電体層の一部分を露出させるステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記基板の前記第２の表面を貫通して前記第１の誘電体層の一部分を露出させるステッ
プが、前記基板の一部分を除去するステップを含む、請求項２に記載の方法。
【請求項５】
前記基板の反対側の前記第２の表面を貫通して前記導電層を露出させるステップがさらに、前記第３の誘電体層の一部分、および前記第１の誘電体層の一部分を除去するステップを含む、請求項２に記載の方法。
【請求項６】
前記基板の前記第１の表面に前記開口を形成するステップが、前記基板の前記第１の表面上の前記ボンド・パッドを貫通して前記開口を形成するステップを含む、請求項１に記載の方法。
【請求項７】
前記導電層の上に前記第２の誘電体層を堆積させるステップが、前記基板の第１の表面、および前記導電層を含む前記開口の内部表面の上に前記第２の誘電体層を堆積させるステップを含み、前記方法がさらに、前記基板の少なくとも前記第１の表面から前記第２の誘電体層を除去するステップを含む、請求項１に記載の方法。
【請求項８】
前記基板の少なくとも前記第１の表面から前記第２の誘電体層を除去するステップが、スペーサ・エッチングするステップを含む、請求項７に記載の方法。
【請求項９】
前記基板の反対側の前記第２の表面を貫通して露出させた前記導電層の一部分の上に導電材料を配置するステップをさらに含む、請求項１に記載の方法。
【請求項１０】
前記開口を充填材料で充填するステップをさらに含む、請求項１に記載の方法。
【請求項１１】
前記導電層を堆積させるステップが、前記第１の誘電体層の上に金属の少なくとも１つの層を堆積させるステップを含む、請求項１に記載の方法。
【請求項１２】
基板内にウェハ貫通相互接続部を形成する方法であって、
前記基板の第１の表面に、ボンド・パッドに近接した盲開口を形成するステップと、
前記ボンド・パッドの上面に、前記開口の内部表面まで延びるカラーを形成するステップと、
前記開口の前記内部表面に第１の誘電体層を堆積させるステップと、
前記第１の誘電体層の上に導電層を堆積させることによって、前記ボンド・パッドと電気的に接触する相互接続パッドを形成するステップと、
前記基板の前記第１の表面の上、および前記導電層の上に第２の誘電体層を堆積させるステップと、
前記第２の誘電体層が前記導電層の少なくとも一部分の上に残るように、前記基板の第１の表面から前記第２の誘電体層を除去するステップと、
前記基板の第２の表面を貫通して前記第１の誘電体層の一部分を露出させるステップと、
前記基板の反対側の前記第２の表面の上、および前記第１の誘電体層の前記露出させた部分の上に第３の誘電体層を配置するステップと、
前記第３の誘電体層の一部分を除去して、前記第３の誘電体層の残りの部分を貫通して前記第１の誘電体層の一部分を露出させるステップと、
前記第１の誘電体層の前記露出させた部分を除去し、前記基板の反対側の前記第２の表面、および前記第３の誘電体層の前記残りの部分を貫通して前記導電層の一部分を露出させるステップとを含む、方法。
【請求項１３】
第１の表面、および反対側の第２の表面を有する基板と、
前記基板の前記第１の表面上のボンド・パッドと、
前記ボンド・パッドに近接し、前記第１の表面から反対側の前記第２の表面まで延びる
ウェハ貫通相互接続構造体とを含む半導体デバイスであって、前記ウェハ貫通相互接続部が、
前記ボンド・パッドの上面から前記ウェハ貫通相互接続構造体の内部表面に向かって延びるカラーと、
前記カラーの上面で始まり、前記基板の前記第１の表面から前記基板の反対側の前記第２の表面まで延びる導電材料とを含み、前記導電材料の第１の部分が前記基板の前記第１の表面を貫通して露出し、前記導電材料の第２の部分が前記基板の反対側の前記第２の面を貫通して露出し、前記ウェハ貫通相互接続部がさらに、
前記導電材料と前記基板の間に配置され、前記基板の反対側の前記第２の表面から前記導電材料の前記第１の部分まで延びる第１の誘電体材料と、
前記導電材料の一部分の上に配置され、前記第１の表面から反対側の前記第２の表面に向かって延びる盲開口を画定する表面を呈する第２の誘電体材料とを含む、半導体デバイス。
【請求項１４】
前記基板の反対側の前記第２の表面の少なくとも一部分を覆う誘電体層をさらに含む、請求項１３に記載の半導体デバイス。
【請求項１５】
反対側の前記第２の表面の少なくとも一部分を覆う前記誘電体層が、パリレン（登録商標）ポリマー、ピラリン・ポリマー、ＰＢＯ、ＢＣＢ、誘電体エポキシ、低シラン酸化物、二酸化シリコン、および酸化アルミニウムのうちの少なくとも１つを含む、請求項１４に記載の半導体デバイス。
【請求項１６】
前記導電材料の前記第２の部分上に配置された第２の導電材料をさらに含む、請求項１３に記載の半導体デバイス。
【請求項１７】
前記第２の導電材料が、ニッケル、窒化チタン、チタン、多結晶シリコン、パラジウム、スズ、タンタル、タングステン、コバルト、銅、銀、アルミニウム、イリジウム、金、モリブデン、白金、ニッケル−リン、パラジウム−リン、コバルト−リン、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１６に記載の半導体デバイス。
【請求項１８】
前記第２の誘電体材料の前記表面によって画定される前記盲開口内に配置された充填材料をさらに含む、請求項１３に記載の半導体デバイス。
【請求項１９】
前記充填材料が、ニッケル、窒化チタン、チタン、窒化シリコン、多結晶シリコン、パラジウム、スズ、鉛、タンタル、タングステン、コバルト、銅、銀、アルミニウム、イリジウム、金、モリブデン、白金、ニッケル−リン、パラジウム−リン、コバルト−リン、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１８に記載の半導体デバイス。
【請求項２０】
前記導電材料が、ニッケル、窒化チタン、チタン、窒化シリコン、多結晶シリコン、パラジウム、スズ、タンタル、タングステン、コバルト、銅、銀、アルミニウム、イリジウム、金、モリブデン、白金、ニッケル−リン、パラジウム−リン、コバルト−リン、導電性ポリマー、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２１】
前記第１の誘電体材料が、低シラン酸化物、パリレン（登録商標）ポリマー、ＰＢＯ、ＢＣＢ、二酸化シリコン、酸化アルミニウム、オルト珪酸テトラエチル、スピン・オン・ガラス、熱酸化物、アルミニウムが多い酸化物、窒化シリコン、酸窒化シリコン、ホスホシリカートガラス、ボロシリカートガラス、ボロホスホシリカートガラス、およびこれら
の任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２２】
前記第２の誘電体材料が、低シラン酸化物、パリレン（登録商標）ポリマー、ＰＢＯ、ＢＣＢ、二酸化シリコン、酸化アルミニウム、オルト珪酸テトラエチル、スピン・オン・ガラス、熱酸化物、アルミニウムが多い酸化物、窒化シリコン、酸窒化シリコン、ホスホシリカートガラス、ボロシリカートガラス、ボロホスホシリカートガラス、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２３】
前記基板が、シリコン、砒化ガリウム、リン化インジウム、多結晶シリコン、シリコン・オン・インシュレータ、シリコン・オン・セラミック、シリコン・オン・ガラス、シリコン・オン・サファイア、ポリマー、およびこれらの任意の組合せからなる群から選択された材料を含む、請求項１３に記載の半導体デバイス。
【請求項２４】
前記ウェハ貫通相互接続部が約１５０μｍ以上の基板貫通長を有する、請求項１３に記載の半導体デバイス。
【請求項２５】
前記ウェハ貫通相互接続部が約１５μｍ以上の断面幅を有する、請求項１３に記載の半導体デバイス。
【請求項２６】
前記充填材が前記導電層と電気的に接続する、請求項１８に記載の半導体デバイス。
【請求項２７】
前記開口内の前記第２の誘電体層の一部分を除去して、前記導電層を露出させるステップをさらに含む、請求項１に記載の方法。
【請求項２８】
前記開口内の前記第２の誘電体層の一部分を除去して、前記導電層を露出させるステップをさらに含む、請求項１２に記載の方法。
【国際調査報告】
2009503906.tif 000013
2009503906.tif 000014
2009503906.tif 000015