(57)【要約】  本発明は、混成のアナログとデジタル電子システム内での構成要素間の干渉に由来するノイズに対する耐性を試験する方法に関する。前記方法は、システム内で観察される最高レベルのノイズ、または干渉によって発生する最悪ノイズをシミュレーションすることによって判定することにある。この最悪ノイズを注入してノイズ感受性の試験が合格である場合に、システムは承認される。最悪ノイズ試験が不合格になる場合には、この方法は、前記システム内で観察される最低レベルのノイズ、または注入される最良ノイズをシミュレーションすることによって計算することにある。また、この最良ノイズを注入してノイズ感受性の試験が不合格になる場合には、そのシステムは除外される。本発明はまた、前記最悪ノイズおよび前記最良ノイズを注入するためのセルのマクロモデル電流源の抽出にも関する。前記抽出は、各セルの詳細なモデルに基づき、回路セルの入力に加えられるそれぞれ異なるスイッチングパターンについて得られる周波数スペクトルを比較することによって行われる。【選択図】図４
2009526285.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが１つの機能を実現する複数の基本セル（２．１〜２．４）を含む、複合のデジタルおよびアナログおよび／または無線周波数型のシステムの中で発生するノイズを推定する方法であって、
前記セル（２．１）によって前記システム内に注入されるノイズをモデル化するための電流源を含むノイズ注入マクロモジュール（４）によって、それぞれのデジタルおよび／またはアナログおよび／または無線周波数セル（２．１）をモデル化するステップと、
シミュレーションによってマクロモデルの電流源を抽出するステップと、
前記デジタルセル（２．１）のスイッチングの時点の分布モデル（２７）を定義するステップであって、この分布モデル（２７）が、前記システムの前記セルが切り替わる時点を定義するステップと、
前記定義された分布モデル（２７）により前記マクロモデル内で抽出された前記電流源を再使用するステップと、
前記システム内で観察可能なノイズを計算するステップとを含む方法において、前記マクロモデル内で前記発生源を再使用する前記ステップが、
前記電流源によって注入され得る限界ノイズをシステム（１）内へ注入するステップを含み、この限界ノイズが、前記システムの動作中に前記電流源によって注入され得る、考えられる最悪および最良のノイズであり、
前記最悪ノイズが、周波数領域内のその表現で、前記システム（１）の動作中に前記電流源によって注入され得る最高レベルのノイズであり、
前記最良ノイズが、周波数領域内のその表現で、前記システム（１）の動作中に前記電流源によって注入され得る最低レベルのノイズであることを特徴とする方法。
【請求項２】
前記システムが集積回路であって、前記セル（２．１〜２．４）が、この回路（１）の基板（３）上に作製され、
前記マクロモデルの前記電流源が、前記基板（３）、前記回路（１）の相互接続部、および前記回路（１）のパッケージ内に伝搬されるノイズ電流をモデル化することを特徴とする、請求項１に記載の方法。
【請求項３】
各マクロモデル（４）の前記電流源を抽出するために、
前記セル（２．１）を詳細なモデリングによってモデル化するステップであって、このモデリングが、このセル（２．１）を形成するトランジスタのモデル化を実現し、基本セルのライブラリからもたらされる可能性があるステップと、
このセル（２．１）の試験環境を定義するステップであって、この環境が、第７の（２．１）で発生するノイズに影響を及ぼすパラメータによって定義されるステップと、
それぞれ異なるスイッチングパターンを前記セルの入力端子（Ｅ１〜ＥＮ）に、これらの入力端子（Ｅ１〜ＥＮ）と接続された電圧源（Ｕ１〜ＵＮ）によって加えて、各スイッチングパターンに対するノイズ源波形（１５〜１７）を得るステップと、
これらの波形（１５〜１７）を、それらと関連付けられたノイズレベルに応じて分類するステップと、
これらの波形（１５〜１７）と関連付けられたノイズ源、および前記セルの前記マクロモデル（４）をメモリ内に格納するステップとを含むことを特徴とする、請求項２に記載の方法。
【請求項４】
前記セルがＭＭ９、ＢＳＩＭ３またはＢＳＩＭ４型のＳＰＩＣＥモデルによってモデル化されることを特徴とする、請求項３に記載の方法。
【請求項５】
前記試験環境を定義するために、
前記セル（２．１）の入力での前記発生源の信号の立上がり時間（ＲＴ）および立下がり時間（ＦＴ）を固定するステップと、
前記セル（２．１）の別個の出力（Ｓ１〜ＳＭ）に接続された容量性負荷（Ｃ１〜ＣＭ）の値を固定するステップとを含むことを特徴とする、請求項３から４の一項に記載の方法。
【請求項６】
前記試験環境を定義するために、
前記セル（２．１）の電源回路網を、前記セルの端子に接続されたこの回路網の寄生物および電源ライン結合を考慮してモデル化するステップをさらに含むことを特徴とする、請求項５に記載の方法。
【請求項７】
前記セルの前記入力端子（Ｅ１〜ＥＮ）に加えられるべきスイッチングパターンのサンプルを、確率的に等しいとみなされるすべての可能な前記スイッチングパターンの中から無作為に引き出すステップを含むことを特徴とする、請求項３から６の一項に記載の方法。
【請求項８】
前記波形（１５〜１７）を分類するために、
得られた前記波形（１５〜１７）の周波数スペクトルをフーリエ変換によって計算するステップと、
前記周波数スペクトル（１９〜２１）のスペクトル密度を計算するステップと、
それらのスペクトル密度の値に応じて前記波形を分類するステップとを含むことを特徴とする、請求項３から７の一項に記載の方法。
【請求項９】
前記周波数スペクトル（１９〜２１）の前記スペクトル密度が、スペクトル全体について、または１つの周波数範囲（Ｄｆ）について、または特定のスペクトル線について計算されることを特徴とする、請求項８に記載の方法。
【請求項１０】
前記マクロモデル（４）の最悪ノイズ源として最高スペクトル密度を含む前記波形（１５〜１７）を選択するステップと、
前記マクロモデル（４）の最良ノイズ源として最低スペクトル密度を含む前記波形（１５〜１７）を選択するステップとを含むことを特徴とする、請求項８から９の一項に記載の方法。
【請求項１１】
前記波形の周波数スペクトルの実数部に近づく第１の多項式と、前記波形の周波数スペクトルの虚数部に近づく第２の多項式とを波形ごとに最小自乗近似技法によって計算するステップと、
前記波形のサイズが前記スペクトル全体の点の保存と比べて低減されるように、メモリ内で得られる多項式の係数を波形ごとに記憶するステップとを含むことを特徴とする、請求項３から１０の一項に記載の方法。
【請求項１２】
前記回路内で観測可能なノイズを計算するために、
別々のセルの波形の周波数スペクトルの合計を、各スペクトルと関連付けられた多項式を用いることによって得るステップを含み、このような合計の計算時間が、波形の合計をその時間領域で得るのに必要な計算時間よりも短く、
周波数スペクトルの多項式が、波形の別個の期間について再使用可能であり、Ｔが前記回路のクロック周期のとき１／Ｔの倍数のスペクトルの線を選択することが可能であることを特徴とする、請求項１１に記載の方法。
【請求項１３】
複合のデジタルおよび／またはアナログおよび／または無線周波数型システム（１）のノイズに対する耐性を試験する方法であって、このシステム（１）が、２つのセルの間、またはセルと前記システムの電源回路網との間の接続部にそれぞれが相当する回路ノードを介して互いに接続されたセル（２．１〜２．４）を含む方法であって、
ＲＬＣ型の接続構成要素と、前記システム内の前記セルによるノイズ注入をモデル化するノイズ源とを含むマクロモデル（４）によって前記デジタルセル（２．１）をモデル化するステップと、
これらのマクロモデルの前記接続構成要素によってこれらのマクロモデルを前記システムの残りの部分と接続するステップと、
前記システム内にノイズを注入するために、前記マクロモデル内で抽出したノイズ源を使用するステップと、
前記システムの各ノードにおけるノイズレベルを計算するステップと、
前記注入されるノイズに対するこのシステムの感受性の試験を実施するステップであって、
前期試験が、前記システムの感受性閾値よりも前記計算されたノイズが小さい場合は合格であり、同じ感受性閾値よりも前記計算されたノイズが大きい場合は不合格であるステップとを含む方法において、
前記マクロモデル内で発生源を再使用する前記ステップが、
前記セルによって前記システム内に注入され得る最悪ノイズを注入するステップであって、この最悪ノイズが、前記システム（１）の動作中に前記セルによって前記システム内に注入され得る最大ノイズであるステップと、
最悪ノイズを注入して前記感受性試験が合格である場合に、前記回路を承認するステップとを含むことを特徴とする方法。
【請求項１４】
前期試験が最悪ノイズを注入して不合格である場合に、
前記セルによって注入され得る最良のノイズを前記システム内に注入するステップであって、この最良ノイズが、前記システムの動作中に前記セルによって前記システム内に注入され得る最小ノイズであるステップと、
前記感受性試験が不合格になる場合に、前記システムを除外するステップとを含むことを特徴とする、請求項１３に記載の方法。
【請求項１５】
前記感受性試験が、最悪ノイズでは不合格になるが最良ノイズでは合格する場合に、
このシステムの動作中に前記セルによって注入され得る中間ノイズを前記システム内に注入するステップと、
前記感受性試験が合格である場合に、前記回路の構成を修正するステップと、請求項１３および１４に記載のステップを再開するステップとを含むことを特徴とする、請求項１３から１４の一項に記載の方法。
【請求項１６】
請求項１から１２の一項に記載の方法のステップ、および／または請求項１３から１５の一項に記載の方法のステップを実施することができるデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子システム内で発生するノイズを推定する方法、および耐性を試験する関連方法に関する。本発明は特に、システム内のノイズの解析によってそのシステムの効率的な動作または動作不良を判定することを目的とする。本発明は、アナログおよびデジタル構成要素を含む複合電子システムの分野において特定の利点のために利用することができる。このようなシステムの非網羅的な例としては、同一のパッケージ内で単一のシリコンブロック上、または複数のシリコン基板上に集積回路を含む電子システム、ならびにプリント基板上に（集積化されていようといまいと）構成要素のアセンブリを含む電子システムがある。
【背景技術】
【０００２】
これらの電子システムの製造は、シリコン上に集積化された１つまたは複数の構成要素をそのシステムが有する場合には特に、非常に多大の費用を要する事業である。したがって、製造される回路が満足に動作する確率を最大にするように、大規模な製造を開始する前には、すべての製造パラメータを管理し、特定のパラメータに値を付与することが不可欠である。
【０００３】
この目的のために、「電子設計自動化ツール」と呼ばれる一連のソフトウェア製品があり、これは、構成されるべきシステムの仕様の記述から始まり、システムの製造の際に使用される写真マスクの製作まで進む電子システムの設計を支援するために使用される。
【０００４】
電子システムを設計するために使用される主要な要素の１つは、特に複合システム内の回路によって生成されるノイズの定量化である。この目的のために本方法は、ノイズ発生回路（侵害側と呼ばれる）、およびノイズの影響を受けやすい回路（被害側と呼ばれる）を特定する。
【０００５】
より具体的には、システムの回路はすべて、ノイズ発生器（侵害側）と考えることができる。しかし、デジタル回路、メモリセル、ＶＣＯ（電圧制御発振器）などのアナログ回路および無線周波数（ＲＦ）回路、電力増幅器、ならびに入力／出力回路を含む群からノイズ発生回路を選択するのが好ましい。特にデジタル回路は、その入力信号が切り換えられるときにノイズを発生する傾向がある。もちろん、少なくとも１つのノイズ発生回路を有する回路は、それ自体ノイズ発生回路と考えられる。
【０００６】
ノイズの影響を受けやすい回路（すなわち被害側）は、増幅器、フィルタ、発振器、ミキサ、サンプルアンドホールド回路、メモリ型デジタル回路、位相ロックループ、入力／出力回路、ならびに電圧基準などのアナログ回路およびＲＦ回路を含む群から選択される。もちろん、少なくとも１つのノイズ発生回路を有する回路は、それ自体ノイズの影響を受けやすい回路と考えられる。
【０００７】
侵害側で発生したノイズは、回路がその上に実装されている基板、金属製相互接続部およびパッケージを通過する際に被害側に向かって広がる。このノイズは、被害側の性能を損ねることになりがちである。したがって、「ノイズ」という語は、侵害側ブロックによって発生する、被害側に望ましくない影響を及ぼすあらゆる信号を意味すると理解されたい。
【０００８】
ＳＰＩＣＥなどのソフトウェアプログラムが、被害側に及ぼす侵害側ブロックの影響を解析するために使用される。この目的のために、インピーダンスモデルを元の複合システムのＳＰＩＣＥモデルに追加して基板をモデル化する。こうして、侵害側から基板を介して注入されるノイズの被害側に及ぼす影響を解析することが可能になる。しかし、数百万のトランジスタまたは論理ゲートを含む大規模な電子システムで、典型的にはシステムが集積回路を含む場合に、ＳＰＩＣＥモデルは過大な量のシステム資源を必要とする。これらの大規模なシステムでは、実施される方法はむしろ、基板の近似モデルを使用し、電流源によるこの基板内へのノイズの注入をモデル化するものである。
【０００９】
したがって、米国特許第６９４１２５８号に記載された周知の方法があり、同特許では、一連のセルで構成される集積回路が考察されている。セルは、アナログ型またはデジタル型の回路の基本システムである。セルは、所与の機能を実現し、例えば１つの論理ゲートまたは一連の論理ゲートの形をとることができる。
【００１０】
各セルは、関連付けられたマクロモデルを有し、このマクロモデルは、セルによって基板に注入されるノイズ、セルの寄生素子、ならびにシステムの残りの部分との接続をモデル化する。このマクロモデルは電流源を含み、これは、例えばセルによって発生するスイッチングノイズ電流であるノイズ電流を基板内に注入する。さらにマクロモデルは、抵抗、コンデンサ、また場合によりインダクタを含み、これらは、セルの端子間、電源ノード間、および基板への接続間の連結をモデル化する。
【００１１】
マクロモデルから電流源を抽出するために、セルによって注入されるノイズ電流は、セルのシミュレーションの非常に詳細なモデルを使用して計算される。次に、セルと関連付けられるノイズは、その入力が切り換えられることによって計算される。したがって、セルの入力の１つの状態から別の状態への移行を特徴づけるスイッチングパターンは、所与の抽出位相に対して定義される。また、これらのスイッチングパターンをセルの入力端子に加えている間に、このセルのノイズ発生電流が測定され抽出される。
【００１２】
回路の総ノイズを計算するために、セルのマクロモデルと、それが発生するノイズ信号とが、セルの状態変化の間にスイッチング遅延を導入することによって組み合わされる。というのは、これらのセルは、すべてが同時にはノイズを基板内に注入しないからである。したがって、マクロモデルとノイズ信号は、回路のセルのスイッチングの時点のモデルに応じて組み合わされる。
【００１３】
実際には、米国特許第６９４１２５８号に提示されている方法は、回路のセルのマクロモデルの組合せである回路全体の総マクロモデルを計算することを提案する一方で、同時に、セルによる集積回路の残りの部分内へのノイズの注入の際のシフトを考慮している。したがって、この総マクロモデルのノイズ源は、各セルのマクロモデルのノイズ源の組合せである。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
この種のノイズ計算方法は、シリコン上の単一の集積回路内の観察可能なノイズをシミュレーションするために使用され、現実に近い結果を与える。確かにこのシミュレーションの結果は、デジタル回路の全トランジスタシミュレーションによって得られる結果に近い。しかし、この種のシミュレーション方法を使用して、回路の効率的な動作についてのどんな確定的な断定も行うことができない。実際この方法は、集積回路の基板内に単独で注入されるノイズを判定し、特に、シリコン上であろうとパッケージ内であろうと、あるいはプリント回路上であろうと、セルの相互接続と互いに関連付けられたノイズは考慮していない。
【００１５】
さらにこの方法は、デジタル回路によって発生する中程度のノイズについての明確な知識を与える最も厳密なシミュレーションである。しかし、この方法は、スイッチング動作に関してシステムの限界動作の場合を考慮しておらず、システムの性能を損なうこともある製造における偶発要因も考慮していない。
【課題を解決するための手段】
【００１６】
したがって本発明は、システムの所望の動作が、そのセルによって、特にそのデジタルセルによって注入されたノイズによってかなり影響を受けるか、あるいは影響を受けないかを確実に解明することが可能になるように、電子システム内に注入されるノイズについて関連性がより大きい情報を提供することを提案する。
【００１７】
この目的ために、本発明では、最悪ケースにおいてシステム内で観察できる最大ノイズの計算が行われる。実施の１つのモードでは、このノイズを計算するために、すべてのセルが、システム内にそれらが注入できる最大ノイズを注入する。
【００１８】
最悪ケースでのノイズ感受性の試験が合格の場合、すなわちシステム内で計算されたノイズが、影響を受けやすい回路の許容閾値未満の場合には、このことからシステムは、ノイズに関してのシステムの最良および最悪の動作条件で、その製造偶発要因を伴いながら、そのデジタルセルによって生成されるノイズの影響を受けないと推定される。この場合には、追加の試験は不要である。
【００１９】
対照的に、試験が不合格になる場合、すなわちシステム内で計算されたノイズが、影響を受けやすい回路の許容閾値より大きい場合には、最良ケースにおいて、システム内で観察できる最小のあり得るノイズのシミュレーションによって計算が行われる。実施の１つのモードでは、このノイズを計算するために、すべてのセルが、システム内にそれらが注入できる最小ノイズを注入する。
【００２０】
この最良ケースでのノイズの試験が不合格の場合には、システムの構成に大きな問題があり、ノイズに対する耐性の条件を満たすにはシステム全体が修正されなければならないことが非常に多い。この目的のために、構成要素の配置と、集積回路の端子における入力／出力信号の配分とを修正すること、また場合によりノイズの被害側の周囲に遮蔽を導入することが必要になる。最良ケースで試験が不合格であると、より高コストのパッケージを集積回路用に使用することを余儀なくされることもあり得る。
【００２１】
感受性試験が最悪ケースでは不合格になるが最良ケースでは合格する場合には、システムのいくつかの態様が修正されなければならない。他のモデル、例えば、基板内に中程度のノイズを注入するノイズ源を用いてシステムがモデル化される中間ケースのモデルを実施することもできる。システムのこれらすべてのモデルと、それらに関連したノイズ感受性の試験とは、試験されるシステムのノイズに対する耐性の指標を与える。
【００２２】
ノイズ注入の極端なケースは、その発生の現実性を考慮して用意されることに注意されたい。実際、最良および最悪のケースに意味があるためには、システムの動作モードにおいてそれらに遭遇する可能性がなければならない。したがって、最悪ケース（および最良ケースそれぞれ）は、検討されるシステムのノイズに対する耐性についての正確な知識を与えるように、過度に悲観的（または過度に楽観的）なものではない。
【００２３】
上記のそれぞれ異なるケースでのデジタルシステムおよびノイズ注入をモデル化するために、システムのそれぞれの回路について、基板、相互接続部、およびセルのパッケージを介してシステム内に注入されるノイズのマクロモデルが定義される。このマクロモデルは、それぞれ異なるノイズ注入モード（最悪および最良のケース）に相当する一連の発生源、ならびに一連の受動素子、特にコンデンサ、抵抗およびインダクタを有し、これらの受動素子は、モデルの別々の発生源の間、ならびに基板、相互接続部およびパッケージ構成要素との結合部の間の寄生相互作用を反映するものである。実際には、最良および最悪のケースを決定するために、ノイズ源のモデリングが調整され、回路のマクロモデルの受動素子は一方のケースから他方のケースまで同じままである。
【００２４】
この目的ために、このマクロモデルの電流源が抽出される。この目的のために、まず、基本デジタルセルの設計キット（またはＣｏｒｅｌｉｂ）で利用可能なトランジスタの最も完全なあり得るモデルを使用することによって、各セルが可能な限り正確にモデル化される。次に、試験されるべきセルに対して試験環境が定義され、この環境は、２つの状態の変化の間の特定の立上がり／立下がり時間を含む入力電圧源、セルの各出力に接続された容量性負荷、ならびに電源モデルによって定義される。
【００２５】
入力電圧源は各スイッチングパターンに従う。これらのスイッチングパターンは、セルの入力の１つの電圧レベルから別の電圧レベルへの移行を定義する。これらのパターンは網羅的なものにすることができる。すなわちあり得るすべての入力変化がセルに入力される。あるいはそれらを疑似網羅的なものにすることもできる。すなわちあり得る入力変化の一部だけがセルに入力される。
【００２６】
セルのＳＰＩＣＥシミュレーションは、その試験環境において、統計的な分類が行われる波形を与える（スイッチングパターン当たり１つの波形）。したがってこれらの波形は、そのスペクトル密度に応じて分類することができる。この目的のために、波形は周波数領域に転置され、次に多項式関数によって近似される。この多項式関数は、これらの波形の保存と、所与のブロックによってシステム内に注入された電流の合計を再構成するための波形の再使用とを容易にする。
【００２７】
波形のスペクトル密度が大きいほど、発生するノイズが大きいケースであると考えられる（最悪ケース）。また波形のスペクトル密度が小さいほど、発生するノイズが小さい（最良ケース）。したがって、セルごとに最悪ケース、最良ケース、および中間ケースのノイズ源を特定し抽出することが可能である。これらのノイズ源はメモリ内に保存され、１つのシステムから別のものに再利用される。
【００２８】
次にデジタルブロックが定義される。これらのデジタルブロックは、一連のデジタルセルを含む。したがって、「電子システム内の回路」という語は、ブロックの様々な階層レベルで見出すことができる要素を意味すると理解されたい。第１のレベルは、トランジスタなどの構成要素からなるものである。第２のレベルは、ＡＮＤゲートまたはＯＲゲートなどの基本機能からなるものである。第３のレベルは、所定の機能を実現するために使用される基本機能のアセンブリからなるものであり、階層レベルの数は限定されない。
【００２９】
システムのブロックでは、等価な注入モデルが定義され、それによってセル内の突入電流サージ中の電流ノイズの注入がモデル化される。この目的ために、本発明ではスイッチング動作のモデリングを選択し、このモデリングは、デジタルブロックまたはそれを形成するセルがそのノイズをシステム内に注入する時点を定義する。したがってノイズは、様々な階層レベルのブロックについてシステム内で計算することができる。次に、これらのブロックのノイズを互いに組み合わせて、システム内の観察可能な総ノイズを計算することができる。
【００３０】
この注入モデルは、マクロモデルの定義と、想定したそれぞれ異なるケースにおける電流源の抽出のために選択されたパラメータの組の定義と、セルのスイッチングの時点の記述によるブロック内部のノイズ源の再使用とに関して、精緻化することができる。
【００３１】
本発明の方法は電子システムを用いて実施することができ、このシステムは、シリコン上の単一の集積回路をそのパッケージ内に含み、シリコン上の複数の集積回路を１つのパッケージ内に含み、あるいはプリント回路に接続された集積回路を任意選択で伴う複数の電子構成要素を含む。
【００３２】
したがって本発明は、それぞれが１つの機能を実現する複数の基本セルを含む、複合のデジタルおよびアナログおよび／または無線周波数型のシステムの中で発生するノイズを推定する方法であって、
セルによってシステム内に注入されるノイズをモデル化するための電流源を含むノイズ注入マクロモジュールによって、それぞれのデジタルおよび／またはアナログおよび／または無線周波数セルをモデル化するステップと、
シミュレーションによってマクロモデルの電流源を抽出するステップと、
デジタルセルのスイッチングの時点の分布のモデルを定義するステップであって、この分布モデルが、システムのセルが切り替わる時点を定義するステップと、
定義された分布モデルによりマクロモデル内で抽出された電流源を再使用するステップと、
システム内で観察可能なノイズを計算するステップとを含む方法において、マクロモデル内で発生源を再使用するステップが、
電流源によって注入され得る限界ノイズをシステム内へ注入するステップを含み、この限界ノイズが、システムの動作中に電流源によって注入され得る、考えられる最悪および最良のノイズであり、その最悪ノイズが、システムの動作中に電流源によって注入され得る最高レベルのノイズであり、その最良ノイズが、システムの動作中に電流源によって注入され得る最低レベルのノイズであることを特徴とする方法に関する。
【００３３】
本発明はさらに、複合のデジタルおよび／またはアナログおよび／または無線周波数型システムのノイズに対する耐性を試験する方法であって、このシステムが、２つのセルの間、またはセルとシステムの電源回路網との間の接続部にそれぞれが相当する回路ノードを介して互いに接続されたセルを含む方法であって、
ＲＬＣ型の接続構成要素と、システム内のセルによるノイズ注入をモデル化するノイズ源とを含むマクロモデルによってデジタルセルをモデル化するステップと、
これらのマクロモデルの接続構成要素によってこれらのマクロモデルをシステムの残りの部分と接続するステップと、
システム内にノイズを注入するために、マクロモデル内で抽出したノイズ源を使用するステップと、
システムの各ノードにおけるノイズレベルを計算するステップと、
注入されるノイズに対するこのシステムの感受性の試験を実施するステップであって、その試験が、システムの感受性閾値よりも計算されたノイズが小さい場合は合格であり、同じ感受性閾値よりも計算されたノイズが大きい場合は不合格であるステップとを含む方法において、
マクロモデル内で発生源を再使用するステップが、
セルによってシステム内に注入され得る最悪ノイズを注入するステップであって、この最悪ノイズが、システムの動作中にセルによってシステム内に注入され得る最大ノイズであるステップと、
最悪ノイズを注入して感受性試験が合格である場合に、回路を承認するステップとを含むことを特徴とする方法に関する。
【００３４】
本発明は、以下の説明および添付の図面からより明確に理解されよう。これらの図面は単に例示のために示されており、決して本発明の範囲を限定するものではない。
【００３５】
同じ要素は、１つの図面から次の図面まで同じ参照符号を保持する。
【発明を実施するための最良の形態】
【００３６】
図１は、基本機能を実行するデジタル回路およびアナログ回路２．１〜２．４を含む集積回路１を示す。例えば論理ゲートの組であるこれらのセルは、この回路１の基板３の上に実装される。デジタルセルは、スイッチングモードで動作するときにこの回路内にノイズを注入する。
【００３７】
各デジタルセルから基板３内へのノイズの注入は、図２に示された既知のマクロモデル４によってモデル化することができる。このマクロモデル４は、ノイズをモデル化する４つの電流源ＩＰｖｄｄ、ＩＰｇｎｄ、ＩＢｓｕｂ、およびＩＢｃａｉｓを有し、ノイズは、ＮＭＯＳおよびＰＭＯＳトランジスタのスイッチングによって発生し、回路１の残りの部分、すなわち基板３の中、ならびに回路１の相互接続部と電源回路網の組に注入される。
【００３８】
より具体的には、電流ＩＰｖｄｄは、スイッチング動作のためにセルによって消費される電流である。ＩＰｖｄｄによって供給される電流の一部が出力負荷に向かって分流され、また回路基板３に分流されるので、電流ＩＰｇｎｄは、ＩＰｖｄｄによって供給される電流とは異なる。電流ＩＢｓｕｂは、基板に向かって漏洩するリーク電流であり、電流ＩＢｃａｉｓは、回路１のウェルに向かって漏洩するリーク電流である。
【００３９】
さらに、セルの端子と基板３の間の連結が、互いに接続されたこれらのインピーダンスＺ１〜Ｚ６によってモデル化される。さらに、２つの抵抗ネットワークを接続するコンデンサＣが、Ｎドープされた基板の部分とＰドープされた基板の部分との間の連結をモデル化する。マクロモデル４は、抵抗Ｒ１〜Ｒ４によって集積回路１の残りの部分と接続される。要素Ｚ１〜Ｚ６、ＣおよびＲ１〜Ｒ４の値は、特にセルの形状に依存し、検討される各セルについて原理上は既知である。
【００４０】
一変形形態として、マクロモデルは複数の電源を含むことができる。ＮＭＯＳおよびＰＭＯＳ構造の寄生素子もまた別個にモデル化することができる。
【００４１】
もちろん、本発明による方法では、他のマクロモデルを実施することもできる。
【００４２】
マクロモデル４から電流源を抽出するために、各セル２．１〜２．４が試験環境内でモデル化される。したがって、入力Ｅ１〜ＥＮおよび出力Ｓ１〜ＳＭを含むセル２．１が、図３の試験環境内に示されている。「試験環境」という語は、セルの動作に影響を及ぼす、特にセルが回路１内に注入できるノイズに影響を及ぼす、セルの外部のすべてのパラメータを意味すると理解されたい。
【００４３】
より具体的には、このセル２．１は、Ｄｅｓｉｇｎｋｉｔとして知られる一連のデータファイルに含まれるモデルによってモデル化される。これらのデータファイルはＶＨＤＬ、ＳＰＩＣＥ、またはＶＩＴＡＬ型のデジタル回路設計および検証ソフトウェアプログラムによって使用される。このモデルは、セル２．１内に発生する各物理的現象のモデルを正確に設定し、それを形成するトランジスタのノイズ注入の様々なモードのモデル化を可能にする。一例では、セル２．１は、ＥＫＶ、ＭＭ９、ＢＳＩＭ３ｖ３、またはＢＳＩＭ４型のＳＰＩＣＥモデル、ならびにコンデンサ、抵抗およびダイオードなど種々の寄生素子によってモデル化される。
【００４４】
セル２．１は、理想的なものとしてモデル化できるゼネレータ４によって電源供給される。しかし、各デジタルセルに至る電源供給ラインの寄生物および結合部をモデル化するゼネレータのモデルを実施することも可能である。
【００４５】
この環境では、セル２．１の入力Ｅ１〜ＥＮに加えられる信号Ｕ１〜ＵＮの立上がり時間ＲＴ、および立下がり時間ＦＴは固定される。この立上がり時間ＲＴおよび立下がり時間ＦＴは、考察されるセルの入力を制御しそうなデジタルセルの最小、最大または中間の切り換え時間とすることができる。立上がり時間が短い（すなわちスイッチングが急である）ほど、観察可能なセルによって注入されるノイズが大きくなる。反対に、立上がり時間が長くなるほど、セルによって注入されるノイズが小さくなる。
【００４６】
さらに、セル２．１の出力Ｓ１〜ＳＭに接続される容量性負荷Ｃ１〜ＣＭの値は固定される。これらの負荷Ｃ１〜ＣＭは、セル２．１の出力に接続される次のセルの内部入力静電容量に相当する。複数の組の静電容量を使用することができ、出力静電容量の値がセルのスイッチング時間だけでなく、スイッチング時にセル２．１によって発生するノイズにも影響を及ぼす。
【００４７】
次に、Ｕ１〜ＵＮから回路の入力Ｅ１〜ＥＮに加えられるスイッチングパターンによって定義が作成される。これらのパターンが、１つの状態から別の状態へのセルの入力レベルの移行を定義することを思い起こされたい。スイッチングパターンは、例えば図３の右上に示されている。最初に、パターン内で変化できる状態の数が定義される。次に、それを、Ｇｒａｙ型のコードに従って入力Ｅ１〜ＥＮの変化を引き起こすように選択することができる。この場合に、１つのスイッチングパターン内では１つの入力だけが変化する。一変形形態として、それが、スイッチングパターン内で複数の入力を同時に変化させるように選択される。一変形形態として、入力の状態変化の間の時間遅延を考慮することが可能である。
【００４８】
第２の段階では、入力Ｅ１〜ＥＮに加えられるべきいくつかのスイッチングパターンが選択される。したがって、あり得るすべての入力のパターン、すなわち２Ｎ．（２Ｎ−１）個のパターンを加える選択をすることも可能である。しかし、このような選択をすると非常に長い演算時間が必要になる。したがって、好ましくは限定された数のパターンが、シミュレーションされるパターンを無作為に引き込むことによって選択され、そのすべてのパターンは確率的に等しいとみなされる。経験から、サンプルのサイズまたは推定量が十分であれば、このようにパターンを限定しても最悪ケースおよび最良ケースの波形の妥当な推定が行われることがわかっている。こうしたパターンの限定により、電流源の抽出の時間の増大がもたらされ、本発明の電流源抽出ツールをソフトウェアプログラム内に一体化することが容易になる。一変形形態として、セル２．１の入力で最も観察されそうなパターンを考慮するようにパターンに重み付けすることができる。
【００４９】
試験環境が定義されると、それぞれ異なるスイッチングパターンがセル２．１の入力に加えられる。スイッチングパターンごとに、図４に示されたメモリ１３に記憶されたシミュレーションデータが得られる。
【００５０】
したがって、図５ａは、３つの異なるスイッチングパターンでのノイズ源ＩＢｓｕｂの時間波形１５〜１７を示す。これらの波形１５〜１７は、時間の異なる点においてそれぞれ異なる最小値および最大値Ｉ（ｔ）およびｄＩ／ｄｔを有し得る。したがって、どの波形が最悪ケースまたは最良ケースを表しているかを見出すのは非常に困難である。これらの波形が被害側に及ぼす影響は、推定するのがさらに困難である。
【００５１】
これらの時間波形１５〜１７は、フーリエ変換セル１８によって周波数領域に転置される。次に、周波数スペクトルが得られる。図５ｂに、その大きさ１９〜２２が示され、図５ｃに、−πと＋πの間で振動するその位相２２が示される。波形は記憶され、周波数ごとにマトリクス分析を実施するシステムの解析アルゴリズムの性質に基づいて、またアナログまたは無線周波数型の被害側の性質に基づいて、波形のスペクトルの形で再利用される。
【００５２】
次に、ステップ２４で、周波数スペクトルの実数部および虚数部に対し最小自乗近似技法が実行される。このステップ２４は、２つの多項式、すなわちスペクトルの実数部に近づく第１の多項式と、スペクトルの虚数部に近づく第２の多項式とによって、各周波数スペクトル１９〜２２の近似を可能にする。次に、一連の多項式２５が得られ、その係数がメモリ２６内に記憶される。
【００５３】
この種の係数を保存することには、占有するスペースがスペクトルの点の保存よりも小さいという利点と、周波数領域内の線の間隔に対応する同じ信号の別の期間の値を再生するために波形の再使用を可能にするという利点とがある。実際、波形の別の期間のスペクトルを再使用することが可能であり、Ｔがクロック周期のとき１／Ｔの倍数であるこれらのスペクトル４１〜４３の線を選択することが可能である。多項式を保存することの別の利点は、あるブロックのノイズの計算のためにスペクトルの合計を計算するときの演算時間が低減すること、ならびに高い精度の結果が得られることである。
【００５４】
したがって、ブロック３３を形成するブロック１４、１８、２３〜２５は、マクロモデルのノイズ源を抽出するステップを表す。ノイズ源が抽出されると、セルによる注入ノイズの最悪ケースおよび最良ケースに対応する各セルの最小および最大ノイズ源を特定するために、得られたスペクトルで統計的分類が行われる。
【００５５】
この目的のために、そのスペクトルのスペクトル密度が、それらのスペクトル線から計算される。スペクトルのノイズレベルによるスペクトルの分類を得るには、スペクトル密度が大きいほどノイズレベルが大きいケースであると考える。また、スペクトル密度が小さいほど、セルによって発生するノイズのレベルが小さい。したがって、最悪ケースの発生源は、最大のスペクトル密度を有する波形の抽出によってセルから抽出される。また、最良ケースの発生源は、最小のスペクトル密度を有する波形の抽出によって抽出される。
【００５６】
スペクトル密度は、周波数スペクトル全体にわたって計算することができる。しかし、このスペクトル密度はまた、周波数ＤＦの範囲、または特定の周波数線について計算することもできる。選択されたスペクトル密度の計算の種類、および選択された周波数の範囲に応じて、波形の様々な分類が可能である。このステップでは、平均スペクトル、スペクトル間の標準偏差、またはセルによって注入され得るノイズに関する指標を与える他の任意の統計的データを判定することも可能である。
【００５７】
一変形形態として、他の方法を使用して様々なスペクトルを互いに比較し、それらを分類することもできる。
【００５８】
図４の後続のブロック２６〜３０は、デジタル回路のノイズモデルを再構築するための段階３２を表す。言い換えると、これらのブロック２６〜３０は、特定の回路における最悪ケースのノイズ、最良ケースのノイズ、または他のあらゆる可能性を計算するためにマクロモデルおよび抽出された電流源を使用する各ステップを表す。
【００５９】
より具体的には、この再構築の段階中に、各セルの最良ケースまたは最悪ケースのノイズ２６が、セルのスイッチング時間を考慮する上でスペクトル形状の中に注入される。
【００６０】
この目的のために、本発明では、セルのスイッチング時点を時間でモデル化するモデル２７を使用する。このモデル２７は、呼び出されるセルの数の時間による増加、すなわちスイッチングモードでのセルの数の時間による増加を判定することを可能にする。
【００６１】
したがって図６は、クロック周期Ｔの間の突入電流サージの離散的な分布をモデル化するヒストグラムの例を示す。このグラフは、各時間間隔［ｔｉ、ｔｉ＋１［で呼び出されそうなセルの数（整数）を示す。時点ｔ１〜ｔＰは、期間ＴのＰ個の時間間隔への離散的細分を構成する。
【００６２】
各期間Ｔ中に、スイッチングモードのセルの数が展開し、デジタルセルが信号を１つのセルから次のセルまで伝送する。したがって、このグラフは、各クロック周期に適したスイッチング動作をモデル化し、この動作は、デジタルブロックの入力の修正と関連付けられる。スイッチングモードのセルの数は、あるピークに達するまで増加する。この増加は、ファンアウトパラメータによって決まり、このパラメータは、各セルの出力端に接続され、各セルの出力がその状態を変化させるセルの数を示す。ピークの後に、スイッチング状態のセルの数はゼロに達するまで減少する。
【００６３】
スイッチング動作モデル２７から、セルがそのノイズを基板に注入する時点を決定することが可能である。次に、回路のクロック信号エッジを基準とするスイッチング遅延が各セルと関連付けられる。この遅延はセルの実効呼出時間を示し、したがってノイズがセルに注入される時点を示す。選択されたケース（最良ケースまたは最悪ケース）に応じて、セルのスイッチング動作モデルを適合させることもできる。特に、スイッチングが可能な、したがってそのノイズを注入することが可能なセルの数は、ケースごとに変わり得る。
【００６４】
さらに、様々なノイズ注入スペクトルが、選択された動作のケースに応じて各セルと関係付けられる。動作の最悪ケースでは、ほとんどのセルまたはすべてのセルが、それらの最大ノイズに対応する抽出波形を注入するものとする。動作の最良ケースでは、ほとんどのセルまたはすべてのセルが、それらの最小ノイズに対応する抽出波形を注入するものとする。動作の中間ケースでは、各セルのノイズ源の中間波形を決定するために、抽出波形について計算が行われる。多数の呼出しセルに対しては、各セル用に抽出され使用可能なものの中から無作為に波形を選択することが可能である。
【００６５】
したがって、各セルは、関連付けられたノイズスペクトル、および関連付けられたノイズ注入時間を有する。次に、これらのスペクトルおよびこれらの遅延の頻度合計がステップ２８で得られる。次に、結果としてノイズスペクトル２９が周波数領域に得られる。次に、システムの解析の要件に応じて、逆フーリエ変換セル３１によって、このノイズスペクトル２９をさらに合成ノイズ時間信号に変換することができる。したがって、ブロック３２は、デジタルブロックによって注入することができるノイズの時間波形または周波数波形を得ることを可能にし、このデジタルブロックは、そのブロックの内部の抽出セルのノイズ源についての知識、およびスイッチングモデルについての知識を用いる。
【００６６】
結果として得られたノイズに回路１が影響を受けやすいかどうかを知るには、各被害側にノイズ感受性テンプレートが考えられる。このテンプレートは、周波数ごとに被害側のノイズ感受性閾値を与える。次に、計算されたブロックノイズとテンプレートを比較することによってノイズ感受性の試験が行われる。
【００６７】
図７の表は、ノイズ注入の最悪ケース、中間ケースおよび最良ケースで実施されたシステムの感受性試験の結果に応じて、３つのシステムの承認または非承認の判定を示す。文字Ｒは、システムで実施された試験が合格であったこと、すなわちシステム内で計算されたノイズレベルが、考察された被害側の感受性テンプレート、または各被害側の感受性試験プロトコルを考えれば許容できることを意味する。文字ＮＲは、システムで実施された試験が不合格であったこと、すなわちシステム内で計算されたノイズレベルが、考察された被害側の感受性テンプレート、または各被害側の感受性試験プロトコルを考えれば許容できないことを意味する。
【００６８】
より具体的には、システム１は、ノイズ注入の最悪ケース、最良ケースおよび中間ケースでのノイズ感受性の試験を受けて合格している。したがってシステム１は、ノイズに対して高い耐性を有し、したがって許容できると考えられる。この判定は、最悪ノイズを用いて実施された試験が合格である場合に行われる。したがって、限界モードを含むシステムの全使用モードで注入されるノイズがどのレベルであろうと、システムが動作することは確実である。
【００６９】
システム２では、ノイズ注入のすべてのケースでノイズ感受性試験が不合格になっている。したがってシステム２は、保有するノイズ耐性が不十分であると考えられ、したがって生産品から除外されなければならない。この選択は、ノイズ注入の最良ケースで感受性試験が不合格であったことが明確である場合に行われる。すなわち、システム２が決して適切に動作できないことは確かである。
【００７０】
システム３では、ノイズ感受性試験が最良ケースおよび中間ケースでは合格しているが、注入の最悪ケースでは不合格になっている。したがって、システム３が許容できるかできないかを決定するのは困難である。解析を改善するために、システム内に中間ノイズレベルを注入することによって試験を行うことが可能である。おそらくは、このシステム３が許容可能になるように、システム３の構成の修正が行われなければならない。
【００７１】
本発明の方法の実施の一モードでは、感受性試験がまず最悪ケースで行われ、次に最良ケース、最後に中間ケースで行われる。したがって、ノイズに対する高い耐性をシステムが有するかどうかをすぐに知ることが可能である。最悪ケースが不合格であった場合には、システムの解析を深めるために別の追加の解析が必要になる（最良ケース、中間ケース）。
【００７２】
動作の最悪ケース（および最良ケースそれぞれ）が、別個のセルに対する最悪の（またはそれぞれ最良の）スイッチング、環境、およびノイズ源の諸パラメータを選択することによっては必ずしも得られないことに注意されたい。実際に、これらの異なる動作ケースがシステムの実動作において観察できなければならない。言い換えると、これらの動作ケースは作為的なケースではなく、システムがその限度内で動作するときに起こり得るケースである。したがって、すべての最悪（および最良）のノイズ注入パラメータの選択がそれぞれ、所与のシステムのノイズ注入の最悪（および最良）のケースと対応しないということが起こり得る。というのは、このようなケースが決して起きないこともあるからである。
【００７３】
試験および実験を用いて、あまりに悲観的（またはそれぞれあまりに楽観的）であってはならない最悪（およびそれぞれ最良）のケースの妥当なモデル化の選択を調整することができる。
【００７４】
もちろん、本発明の方法の様々なステップは、電子回路によって、またはコンピュータが実行するソフトウェアプログラムによって更新することができ、このソフトウェアプログラムは、ＵＳＢメモリ、ＤＶＤ、ＣＤ、またはフロッピー型キャリアに記録されている。
【図面の簡単な説明】
【００７５】
【図１】デジタルセルおよびアナログセルを含む典型的な複合電子システムの概略図である。
【図２】デジタルセルをモデル化する従来技術のマクロモデルの概略図である。
【図３】本発明による方法でのセルと、ノイズ源を抽出するためのセルの試験環境との概略図である。
【図４】本発明による方法でのマクロモデルのノイズ源の抽出のステップと、これらの発生源の再使用のステップとを示すブロック図である。
【図５ａ】本発明によるノイズ源の抽出中に、それぞれ異なるスイッチングパターンに対して時間領域および周波数領域で得られた波形のグラフである。
【図５ｂ】本発明によるノイズ源の抽出中に、それぞれ異なるスイッチングパターンに対して時間領域および周波数領域で得られた波形のグラフである。
【図５ｃ】本発明によるノイズ源の抽出中に、それぞれ異なるスイッチングパターンに対して時間領域および周波数領域で得られた波形のグラフである。
【図６】各時間間隔［ｔｉ；ｔｉ＋１［において、呼び出されやすいシステムのセルの数を表すヒストグラムである。
【図７】システムの承認または非承認の判定を、これらのシステムの動作のそれぞれ異なるケースにおける感受性試験の結果に応じて示す、本発明による表である。
【図１】
2009526285.tif 000003
【図２】
2009526285.tif 000004
【図３】
2009526285.tif 000005
【図４】
2009526285.tif 000006
【図５ａ】
2009526285.tif 000007
【図５ｂ】
2009526285.tif 000008
【図５ｃ】
2009526285.tif 000009
【図６】
2009526285.tif 000010
【図７】
2009526285.tif 000011
【国際調査報告】
2009526285.tif 000012
2009526285.tif 000013
2009526285.tif 000014
2009526285.tif 000015
2009526285.tif 000016
2009526285.tif 000017