(57)【要約】  １つの実施の形態は、集積回路（ＩＣ）（１００）の少なくとも１つの部品を保護するためのシステムを提供する。システムは、ＩＣの端子と少なくとも１つの部品（１０８）との間に電気的に接続された切断要素（１０４）を含む。切断要素は、端子から少なくとも１つの部品に電気信号が伝搬するのを許容する第１の状態と、端子を少なくとも１つの部品から電気的に切断する高インピーダンス状態に対応する第２の状態とを有するように構成される。制御システム（１１０）は、少なくとも１つの予め決められた起動条件に基づいて、切断要素を第１の状態から第２の状態に遷移させるように構成される。
2009503868.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）の少なくとも１つの部品を保護するためのシステムであって、
ＩＣの端子と少なくとも１つの部品との間に電気的に直列に接続された切断要素であって、端子から少なくとも１つの部品に電気信号が伝搬するのを許容する第１の状態と、端子を少なくとも１つの部品から電気的に切断する高インピーダンス状態に対応する第２の状態とを有するように構成された切断要素と、
少なくとも１つの予め決められた起動条件に基づいて、切断要素を第１の状態から第２のものに遷移させるように構成された制御システムと、
を含むシステム。
【請求項２】
請求項１記載のシステムであって、少なくとも１つの部品は、プログラマブル・メモリ・デバイスを含み、システムは、更にプログラマブル・メモリ・デバイスにプログラミングするためのデータと制御ビットを記憶するデータ・レジスタを含み、制御ビットは、複数の動作モードを定義する値を有し、動作モードの１つには、プログラマブル・メモリ・デバイスがプログラムされたあとでセットされる起動モードが含まれ、制御システムは、起動モードに対応する制御ビットに基づいて、またＩＣの端子における信号が予め決められた閾値を超えることに基づいて起動条件を検出する前記システム。
【請求項３】
請求項２記載のシステムであって、端子は、第１のピンであり、プログラマブル・メモリ・デバイスは、電気的に消去可能なプログラマブル読出し専用メモリ・デバイス（ＥＥＰＲＯＭ）を含み、ＥＥＰＲＯＭは、ＩＣの制御された電圧を超える高いプログラム電圧が第１のピンに供給される間に、ＩＣの制御された電圧に等しいか、それよりも低いレベルで第２のピンに供給されるデータによってプログラムされる前記システム。
【請求項４】
請求項１記載のシステムであって、制御システムは、更に、
少なくとも１つの起動条件の発生を決定して、それを示す論理信号を供給するように構成された論理と、
切断要素に接続されて、論理信号に基づいて切断要素に高インピーダンス状態を実現させるように構成された回路と、
を含む前記システム。
【請求項５】
請求項４記載のシステムであって、更に、端子における電圧と予め決められた閾値との比較に基づいて変化する状態を有する出力信号を供給する閾値検出器を含み、論理は、閾値検出器からの出力信号と、少なくとも１つの部品の動作モードを定義するようにセットされた制御情報とに基づいて起動条件を検出する前記システム。
【請求項６】
請求項５記載のシステムであって、端子は、ＩＣの第１のピンであり、システムは、更にＩＣの第２のピンに入力されるデータに基づいて制御情報を含む制御データを記憶するように構成されたデータ・レジスタを含み、論理は、予め決められた状態を有する出力信号と、予め決められた値を有する制御ビットに対応する制御情報とに応答して起動条件の発生を検出する前記システム。
【請求項７】
請求項６記載のシステムであって、回路は、駆動条件の発生を示す論理信号に応答して起動され、データ・レジスタからの不活性化信号を受信することによって反転しない限り、本質的に永久的に高インピーダンス状態が続くようにするプログラマブル回路を含む前記システム。
【請求項８】
集積回路（ＩＣ）チップであって、
第１のピンと、
第１のピンと保護される回路との間に電気的に接続された切断要素であって、第１のピンを保護される回路に電気的に接続する第１の状態と、第１のピンを保護される回路から切断する第２の状態とを有するように構成されており、第１の信号は、通常第１のピンに供給される、ＩＣ用の制御された電圧あるいは制御された電圧を超える電圧の一方である切断要素と、
保護される回路によって使用される第２の信号を供給するように接続された第２のピンであって、第２の信号は、通常、制御された電圧に等しいか、それよりも低い電圧レベルにある第２のピンと、
起動条件の検出に応答して、切断要素を第１の状態から第２の状態に遷移させて、第２の状態に永久的に留めるように構成された制御システムと、
を含む集積回路チップ。
【請求項９】
請求項８記載のＩＣチップであって、切断要素は、トランスミッション・ゲートを含み、制御システムは、起動状態の検出に応答してトランスミッション・ゲートを永久的にターン・オフする前記ＩＣチップ。
【請求項１０】
請求項８記載のＩＣチップであって、切断要素は、ヒューズ・リンクを含み、制御システムは、起動条件の検出に応答してヒューズ・リンクを飛ばす電流を供給する前記ＩＣチップ。
【請求項１１】
請求項８記載のＩＣチップであって、制御システムは、更に、
第１の信号と、保護される回路に付随するモード制御データとに基づいて、起動条件の発生を検出するように構成された論理と、
切断要素に接続されて、起動条件の発生を論理が検出するのに応答して、切断要素を第２の状態へ遷移させるように構成された制御回路と、
を含む前記ＩＣチップ。
【請求項１２】
請求項１１記載のＩＣチップであって、制御回路は、起動モードを定義するようにセットされたモード制御データと、予め決められた電圧閾値を超える第１の信号とに基づいて起動条件の発生を論理が検出するのに応答して飛ばされるヒューズ・リンクを含む前記ＩＣチップ。
【請求項１３】
集積回路（ＩＣ）であって、
第１のピンと、
ＩＣ内のプログラマブル回路と第１のピンとの間に接続された切断要素であって、第１のピンをプログラマブル回路に電気的に接続する第１の状態と、第１のピンをプログラマブル回路から電気的に分離する第２の状態とを有するように構成されており、ＩＣの通常動作用の制御された電圧と、制御された電圧を超える、プログラマブル回路のプログラミングを実施するためのより高いプログラム電圧にある信号が第１のピンに供給される切断要素と、
プログラマブル回路をプログラミングするためのデータを有する第２の信号を受信するレジスタであって、第２の信号は、通常、制御された電圧に等しいか、それよりも低いレベルにある前記レジスタと、
起動条件の検出に応答して、切断要素を第１の状態から第２の状態へ遷移させるように構成された制御システムであって、起動条件は、第１の信号と第２の信号とに基づいて検出される前記制御システムと、
を含む集積回路。
【請求項１４】
請求項１３記載のＩＣであって、切断要素は、更にヒューズ・リンクを含み、起動条件は、第１の信号が予め決められた電圧閾値を超え、同時に第２の信号が制御ビットを起動モードにセットしていることに応答して検出される前記ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路に関するものであって、更に詳細には、集積回路の部品を保護するためのシステムに関する。
【背景技術】
【０００２】
（背景）
集積回路（ＩＣ）は、多くの用途に広く使用されている。ＩＣは、単独のシステムとして、あるいは、他の回路部品と共同して動作できる多様な回路を含むことができる。ＩＣは、ＩＣに対する情報を通信するほか、電力を受信するための手段を提供するピンの配置を含む。この結果、ＩＣは、それらのピンを通して外部の環境条件に脆弱になる。例えば、ＩＣは、静電気放電（ＥＳＤ）事象によって損傷を受ける可能性があり、その場合、通常は、１又は複数のピンから始まる大きな電流がＩＣを通って流れる。
【０００３】
ＥＳＤやその他の事象に対するＩＣチップの脆弱性は、ＥＳＤ保護回路の必要性を生み出した。それに従って、ＥＳＤ保護回路がＩＣチップの集積設計にしばしば追加される。多くの従来型のＩＣ用ＥＳＤ保護方式は、低インピーダンス経路を提供することによって、ＥＳＤ電流をデバイスのピン又はパッドからアースに流すための専用の周辺回路を採用している。こうすることで、ＥＳＤ電流は、チップ中のより脆弱な回路を流れず、むしろＥＳＤ保護回路を流れるようになる。
【０００４】
図１は、電気的に消去可能なプログラマブル読出し専用メモリ（ＥＥＰＲＯＭ）４を含むＩＣ２の一部分の例を示す。ＥＥＰＲＯＭ４は、ピン（ＥＮＢ）６にイネーブル入力信号を供給することによってプログラムできる。ピン６は、またイネーブル内部論理などの他の回路にもイネーブル信号を供給できる。１又は複数のＥＳＤ保護回路８をピン６に付随させることができる。例えば、第１のＥＳＤ保護回路をピン６に直接接続することができる。別のＥＳＤ保護回路８を抵抗ＲとＥＥＰＲＯＭ４との間の信号経路に接続することができる。ＥＳＤ保護回路８は、例えば、ＥＳＤ事象の間にピン６における信号の関数として駆動されて、ＥＥＰＲＯＭ４から電流を分岐させる高速のスイッチ又はクランプとＲＣフィルタとを含むことができる。ＥＳＤ保護回路８は、入力から電流をそらし、その電流をＥＳＤ保護回路を通して放電させることによって、ＥＥＰＲＯＭ４をＥＳＤ事象によって生ずる損傷から保護する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来のＥＳＤ保護は、あらゆる状況で適切な保護を与えることができない。例えば、或るタイプのＩＣは、特定の動作モード（例えば、プログラミング・モード）を実現するために、１又は複数のピンにより高い電圧を供給する必要がある、電気的にプログラム可能な読出し専用メモリ（ＥＰＲＯＭ）のようなプログラマブル回路を含む。より高い電圧がＩＣに加えられるため、従来のＥＳＤ保護は、より高い電圧での動作を許容するように修正しなければならなくなり、従って、特定の過渡的事象の抑制において効果的でなくなる。従って、外部電圧の印加や寄生的な要因などにより入力ピンの入力電圧に含まれるスパイクが特定のＩＣチップによる脆弱な電場保存や意図しない再プログラミングを引き起こす可能性がある。
【課題を解決するための手段】
【０００６】
（概要）
発明は、電子回路に関するものであって、更に詳細には、入力ピンに供給された電圧から集積回路（ＩＣ）の回路部品を保護するためのシステムおよび方法に関する。システムは、例えば、保護すべき回路部品の動作モードのほか、入力ピンにおける電圧に基づくなどの起動条件に応答して、ピンをＩＣの内部部品から電気的に切断することによって動作する。
【０００７】
１つの実施の形態は、集積回路（ＩＣ）の少なくとも１つの部品を保護するためのシステムを提供する。システムは、ＩＣの端子と少なくとも１つの部品との間に電気的に直列に接続された切断要素を含む。切断要素は、端子から少なくとも１つの部品に電気信号が伝搬することを許容する第１の状態と、端子を少なくとも１つの部品から電気的に切断する高インピーダンス状態に対応する第２の状態とを有するように構成される。制御システムは、少なくとも１つの予め決められた起動条件に基づいて、切断要素を第１の状態から第２の状態に遷移させるように構成される。
【０００８】
発明の別の実施の形態は、第１のピンと、第１のピンと保護される回路との間に電気的に接続された切断要素とを含む集積回路（ＩＣ）を提供する。切断要素は、第１のピンを保護される回路に電気的に接続する第１の状態と、第１のピンを保護される回路から電気的に切断する第２の状態とを有するように構成される。通常、ＩＣ用の制御された電圧と、制御された電圧を超える電圧（例えば、ＥＥＰＲＯＭのプログラミング電圧で、それは、典型的には、制御された電圧の約２倍）とのいずれかにある第１の信号が第１のピンに対して供給される。第２のピンは、保護される回路が使用する第２の信号を供給するように接続される。第２の信号は、通常、制御された電圧か、あるいは、それよりも低い（例えば、保護される回路に対するプログラミング・データ供給のため）レベルで供給される。制御システムは、起動条件の検出に応答して、切断要素を第１の状態から第２の状態に遷移させ、第２の状態に永久的に留まらせるように構成される。
【０００９】
発明の更に別の態様は、第１のピンと、第１のピンとＩＣ内のプログラマブル回路との間に電気的に接続された切断要素とを含む集積回路（ＩＣ）を提供する。切断要素は、第１のピンをプログラマブル回路に電気的に接続する第１の状態と、第１のピンをプログラマブル回路から電気的に切断する第２の状態とを有するように構成される。ＩＣの通常動作のための制御された電圧と、制御された電圧を超え、プログラマブル回路をプログラミングするためのより高いプログラム電圧とにある信号が第１のピンに供給される。レジスタは、プログラマブル回路をプログラミングするためのデータを有する第２の信号を受信し、第２の信号は、通常、制御された電圧か、それよりも低い電圧レベルで供給される。制御システムは、起動条件の検出に応答して、切断要素を第１の状態から第２のものに遷移させるように構成され、起動条件は、第１の信号および第２の信号に基づいて検出される。
【００１０】
発明は、電子回路に関するものであって、更に詳細には、集積回路（ＩＣ）の回路部品を１又は複数のピンに供給された電圧から保護するためのシステムおよび方法に関する。システムは、起動条件に応答して、ＩＣの内部部品からピンを電気的に切断することによって動作する。ピンと内部部品との間の切断は、永久的でもよいし、あるいは、それをプログラムすることもできる。切断は、ピンに供給された信号が他のより脆弱性の少ない回路へ供給されることを許容するＩＣの場所に実施することができる。
【実施例】
【００１１】
図２は、発明の１つの態様に従う保護システム１０２を実施するＩＣ１００の一部分の例を示す。保護システム１０２は、ピン１０６と１又は複数の内部部品１０８との間に接続された切断要素１０４を含む。切断要素１０４は、第１の状態において電気信号がピン１０６から内部部品１０８に妨害されずに伝搬することを許容し、また第２の状態で電気信号の送信を阻止する本質的にガルバニックな障壁を提供するように構成された装置として実現できる。「ガルバニックな障壁」というのは、切断要素１０４がピン１０６と１又は複数の部品１０８との間に物理的分離障壁（例えば、ギガ・オーム台のような非常に高いインピーダンス）を提供することを意味する。例えば、切断要素１０４は、ヒューズ・リンクでよい。その他のタイプの切断要素１０４を用いることも可能で、それらには、トランスミッション・ゲート（ｔゲート）デバイスやその他トリガされることによってピン１０６と内部部品１０８との間に適切な高インピーダンス経路を提供できるＩＣ部品が含まれる。
【００１２】
保護システム１０２は、また少なくとも１つの予め決められた起動条件に基づいて、第１の状態から第２の状態への遷移を引き起こすことによって切断要素１０４を制御する制御システム１１０を含む。制御システム１１０は、切断要素１０４を第２の状態に駆動して、ピン１０６と１又は複数の部品１０８との間に望みの分離障壁を提供するように構成された制御論理および駆動回路を含むことができる。起動条件は、１又は複数の部品１０８に付随する１つの条件および／又はピン１０６における電気的条件に対応することができる。ピンにおける電気的条件は、１１４に示すように、切断要素１０４と１又は複数の回路部品１０８との間のノードにおける電圧として検出できる。ＩＣ１００は、また内部部品１０８に対して第２の信号（例えば、データ信号）を供給するために用いられる別のピン１１６を含む。
【００１３】
制御システム１１０は、例えば、ピン１０６における電圧をモニタするとともに、内部部品１０８から入力信号１１２を受信することができる。制御システム１１０は、入力信号１１２が予め決められた値を有し、同時にピン１０６における電圧が予め決められた閾値を超えるときに、起動条件を検出できる。入力信号１１２は、保護される回路部品１０８に付随する動作状態を定義するようにセットされる値を有する単一ビット又はマルチ・ビットの信号として供給できる。入力信号１１２の値は、ＩＣ１００の別のピン１１６を介するなどして入力データとして入力することができる。
【００１４】
ここおよび添付の請求の範囲で使用される用語「予め決められた閾値を超える」およびそれの変形は、正の閾値よりも大きいことと、負の閾値よりも低いことの両方の意味を含む。閾値とピン１０６における電圧との間の適切な関係は、ＩＣ１００内部の電圧レベルと保護システム１０２の構成とによって確立できる。更に理解すべきことは、ピン１０６における電圧が正の閾値よりも大きいか、あるいは、負の閾値よりも低い場合に切断要素をトリガするように保護システムを構成できることである。
【００１５】
別の例として、内部部品１０８は、複数の動作モードを有するプログラマブル・メモリ・デバイス（例えば、ＥＥＰＲＯＭ）を含むことができる。入力信号１１２は、ロード・モード、プレビュー・モード、プログラム・モード又は保護駆動モードのようなプログラマブル・メモリ・デバイスの動作モードを定義する値にセットできる。保護駆動モードは、例えばメモリにデータをプログラムすることに成功したあとで、（例えば、ピン１１６を介して）セットできる。ピン１０６は、プログラマブル・メモリ・デバイスをプログラミングするための対応するプログラム電圧（例えば、クロック信号）が供給されるイネーブル・ピンに対応できる。ピン１０６における電圧は、プログラマブル・メモリの動作モードに従って変化できる。例えば、ロード・モードおよびプレビュー・モードを含む通常の動作モードの間、ピン１０６における電圧は、ＩＣ１００用の制御された電圧（例えば、典型的には、約５ボルトから５．５ボルト）と電気的アースとの間で交番するクロック信号として供給することができる。プログラム・モードにある間、メモリにデータをプログラムするための特に高いピーク電圧（例えば、１２ボルトから約１５ボルトの範囲、あるいは、それよりも高いプログラム電圧）にある電圧をピン１０６に供給することができる。プログラム電圧は、また起動状態をトリガするためにも使用できる。対照的に、ピン１１６における電圧は、すべてのモードの間で、制御された電圧に等しいか、それよりも低いままに留まる。ピン１１６は、メモリをプログラミングし、メモリの動作モードをセットするためにデータを入力するために使用されるデータ・ピンに対応できる。
【００１６】
従来のＥＳＤ保護回路（図示されていない）は、通常、ピン１１６における過渡的現象を制限するのに有効であるが、例えば、プログラミングの間にしばしば供給される高電圧のせいで、ピン１０６においては、常に有効であると限らない。このように、内部部品１０８は、ピン１０６における電圧スパイクやその他の過渡的現象に対して脆弱となる。ＥＳＤ事象によって損傷を受けなくても、プログラムされた内容が失われることがある。起動条件を用いて、例えば、内部回路がプログラムされるか、望みの状態に構成されたあとで、内部部品１０８のための付加的保護をトリガすることができる。起動条件の検出に応答して、制御システム１１０は、ピン１０６と内部部品１０８との間に物理的分離障壁（例えば、非常に高いインピーダンス構造）が設けられる第２の状態に切断要素１０４を起動する。物理的分離障壁は、永久的なものでもよいし、あるいは、それをプログラムすることもできる。物理的分離は、ピン１０６においてそれ以降に発生するかもしれないスパイクやその他の電圧上昇に対する内部部品の脆弱性を有効に緩和する。
【００１７】
図３は、発明の１つの態様に従う保護システム１５２を実施するＩＣ１５０の一部分の例を示す。保護システム１５２は、イネーブル入力ピン１５６と内部回路１５８との間に接続されたトランスミッション・ゲート（ｔゲート）１５４を含む。トランスミッション・ゲートは、並列に接続されて反転ゲート電圧によって制御されるＮ形および１つのＰ形トランジスタを含む。起動条件の検出に応答して、ｔゲート１５４の動作を制御するように制御システム１６０が接続される。例えば、起動条件は、ピン１５６における電圧と制御入力１６２の状態の関数として検出できる。図３の例で、ＥＳＤ保護回路１６６は、ＩＣ１５０の内部でも外部でもよいが、ピン１５６に設けられる。付加的な保護回路１６８も、ｔゲート１５４と内部回路部品１５８との間のノードに接続できる。
【００１８】
制御入力１６２は、ＩＣ１５０のデータ・レジスタ１６４によって供給される。制御入力は、データ・レジスタの１又は複数のビットに対応できる。一例として、内部回路１５８は、ＥＥＰＲＯＭを含むことができ、データ・レジスタからの制御入力１６２は、ＥＥＰＲＯＭの状態に関するデータ表現制御ビットの２つのビットに対応できる。データ・レジスタ１６４は、また内部回路１５８にデータ信号１６５として供給されるようなその他のデータ・ビットを含むこともできる。
【００１９】
制御入力１６２およびデータ信号１６５は、例えば、別の入力信号１７０に基づいてプログラムできる。入力信号１７０は、例えば、ＩＣの別のピン（図示されていない）から制御された電圧に等しいか又はそれより低い電圧において供給される入力信号に対応できる。すなわち、データ・レジスタ１６４によって供給される制御入力信号１６２は、入力信号１７０の関数としてセットされる。対照的に、ピン１５６に供給される信号は、通常、２つ以上の電圧モードで供給されるイネーブル信号（例えば、クロック信号）に対応できる。例えば、通常の動作モードは、制御された電圧に等しいか又はそれよりも低い電圧にあるクロック信号をイネーブル信号としてピン１５６に供給できる。更に、ピン１５６に供給される電圧は、制御された電圧よりも本質的に高い上昇した電圧としても供給できる。従って、ＥＳＤ保護装置１６６および１６８は、ピン１５６における上昇電圧を許容するように構成される。
【００２０】
ｔゲート１５４は、ピン１５６から内部回路１５８にイネーブル入力信号を自由に通過させる第１の（例えば、オン）状態と、イネーブル入力信号がｔゲートを通って送信されるのを阻止する非常に高いインピーダンスを提供する第２の（例えば、オフ）状態とで動作する。制御システム１６０は、制御入力信号１６２に基づいて、またピン１５６におけるイネーブル入力信号のレベルが予め決められた電圧閾値を超えることに基づいて、起動条件を検出するように構成された論理を含むことができる。制御システム１６０は、またｔゲート１５４をターン・オフするように構成された回路を含むことができ、それは、永久的なものとすることも、あるいは、そこに組み込まれた制御回路に基づいてプログラムすることも可能である。可能な制御回路の例が図５に示され、それに関連して説明される。
【００２１】
図４は、発明の１つの態様に従って実施できる保護システム２０２を実施する集積回路２００の一部分の例を示す。図４の例で、切断要素は、ＩＣ２００のピン２０６と内部回路２０８との間に接続されたヒューズ・リンク２０４として示されている。ヒューズ・リンク２０４は、このように入力ピン２０６を内部回路２０８から切断するための永久的なガルバニックな解決策を提供する。
【００２２】
制御システム２１０は、データ・レジスタ２１４によって供給される制御入力信号２１２に基づいてヒューズ・リンク２０４を制御する。データ・レジスタ２１４は、例えば、対応する入力信号２１６に基づいて内部回路部品２０８にデータ２１５を供給するように構成される。ヒューズ・リンク２０４は、ピン２０６と内部回路２０８との間に永久的な物理的分離障壁を提供するように駆動できるので、ピン２０６と回路部品２０８との間にＥＳＤ保護装置は、必要ない。しかしそれでも、従来のＥＳＤ保護は、２１８に示すように、ピン２０６に設けられる。
【００２３】
図４の例で、制御システム２１０は、トランジスタ・デバイス２２２に接続された論理ブロック２２０を含む。トランジスタ・デバイス２２２は、ヒューズ・リンク２０４と内部回路２０８を相互接続するノードと電気的アースとの間に接続される。論理ブロック２２０は、起動条件発生の決定に基づいて、トランジスタ２２２を動作させる論理出力信号を供給するように構成される。論理ブロック２２０は、制御入力信号２１２に基づいて、またピン２０６に供給される信号の電圧に基づいて、起動条件の発生を確認するように構成される。こうして、論理ブロックが起動条件を検出すると、論理ブロックは、トランジスタ・デバイス２２２のゲートを駆動して、内部ノードからトランジスタ・デバイスを通って電気的アースに電流を流す。このようにトランジスタ・デバイス２２２を通して電流を分岐させることによって、ヒューズ・リンクを飛ばすに十分な電流がヒューズ・リンク２０４を通して引き出され、それによってピン２０６と内部回路２０８との間に本質的にガルバニックな障壁が提供される。ヒューズ・リンク２０４によって提供されるガルバニックな障壁があっても、ピン２０６に供給されるイネーブル信号は、他の内部回路接続（図示されていない）を通して他の回路にも供給される。しかし、ピン２０６における電位スパイクや過渡的現象は、内部回路２０８から永久的に分離される。
【００２４】
図５は、発明の別の態様に従って実施できる保護システム２２５を実施する集積回路２２４の一部分の例を示す。図４の例と同様に、切断要素は、ＩＣ２２４のピン２２８と内部回路２３０との間に接続されたヒューズ・リンク２２６として示されている。しかし、図５の例で、ヒューズ・リンク２２６は、ピン２２８に供給される十分に負の電圧の発生に応答して起動されて、ピン２２８を内部回路２３０から切断する。ヒューズ・リンク２２６（図４の例と同じように）を飛ばすことによって、入力ピン２２８を内部回路２３０から切断する永久的なガルバニックな障壁が提供される。
【００２５】
保護システム２２５は、データ・レジスタ２３４によって供給される制御入力信号２３３およびピン２２８における電圧に基づいてヒューズ・リンク２２６を制御するように構成される制御システム２３２を含む。データ・レジスタ２３４は、例えば、対応する入力信号２３６に基づいて内部回路２３０にデータ２３５を供給するように構成される。ヒューズ・リンク２２６がピン２２８と内部回路２３０との間に永久的な物理的分離障壁を提供するように駆動できるので、ピン２２８と回路部品２０８との間にＥＳＤ保護装置は、必要ない。しかしそれでも２３８に示すように、ピン２２８にＥＳＤ保護が提供される。ヒューズ・リンク２２６と内部回路２３０との間に、内部回路の保護を助ける付加的な抵抗（例えば、約１０キロ・オーム又はそれより大きい）２４０を直列に接続することができる。
【００２６】
図５の例で、制御システム２３２は、ヒューズ・リンク２２６を飛ばすためのトランジスタ・デバイス２４４を制御するように接続された論理ブロック２４２を含む。トランジスタ・デバイス２４４は、ＶＩＮ（例えば、ＩＣ用の正の電源レール）と、抵抗２４０とヒューズ・リンク２２６との間の内部ノードとの間に接続される。論理ブロック２４２は、起動条件発生の決定に基づいてトランジスタ２４４をターンさせる出力信号を供給するように構成される。図５の例で、トランジスタ・デバイスは、Ｐチャネルの電界効果トランジスタ（ＰＦＥＴ）として実現されており、従って、論理ブロックからの出力は、ＰＦＥＴをターン・オンするのに十分なゲート・ソース電圧とヒューズ・リンク２２６を飛ばすためのソース電流とを供給する。もしもチャージ・ポンプのゲート電圧が利用できれば、ヒューズ・リンクを飛ばすためにＮＦＥＴを使用することも可能である。
【００２７】
論理ブロック２４２は、ヒューズ・リンク２２６と抵抗２４０との間の内部ノードに示されるように、ピン２２８に供給される信号の電圧に基づいて、また制御入力信号２３３に基づいて、起動条件の発生を確認するように構成される。特に、トランジスタ・デバイス２４６（例えば、Ｎチャネルの電界効果トランジスタ（ＮＦＥＴ））が内部ノードと論理ブロック２４２との間に接続され、また抵抗２４８が内部ノードと電気的アースとの間に接続される。トランジスタ２４６のゲートは、１つの電圧レベル（例えば、電気的アース）に接続されるが、それは、トランジスタをオン状態にバイアスするために必要なゲート・ソース電圧を確立するために内部ノードに負電圧を必要とする。従って、理解されるように、トランジスタ２４６のゲート電圧は、起動条件のためにピン２２８に望みの負電圧の閾値を確立するために任意の電圧にセットできる。こうして、論理ブロック２４２が起動条件（例えば、内部ノードにおける十分な負電圧と制御入力信号２３３）を検出すると、論理ブロックは、トランジスタ・デバイス２４４のゲートを駆動して、ＶＩＮからトランジスタ・デバイスを通して、負電圧が印加されたピン２２８に電流を流す。このようにしてトランジスタ・デバイス２２２を通して電流を分岐させることによって、ヒューズ・リンクを飛ばすのに十分な電流がヒューズ・リンク２２６を通して供給され、それによってピン２２８と内部回路２３０との間に本質的にガルバニックな障壁が提供される。ヒューズ・リンク２２６によってガルバニックな障壁が提供されるにも拘らず、ピン２２８に供給される信号は、その他の内部回路接続（図示されていない）を通して他の回路にも供給される。しかし、ピン２２８に現れる電位スパイクおよび過渡的現象は、内部回路２３０から永久的に分離される。図４および５の例は、別々に示されているが、両方の方式を実施するように１つのＩＣを構成することが可能で、それによってヒューズ・リンクを飛ばすための幅広いオプションが提供されることを理解すべきである。
【００２８】
図６は、発明の１つの態様に従う保護システム２５２を実施する集積回路２５０の一部分の例を示す。図６の例で、保護システム２５２は、入力ピン２５６とＥＥＰＲＯＭ２５８との間に接続されたｔゲート２５４を含むように示されているが、この方式は、ｔゲート型の切断要素と一緒に使用する場合に限定されない。制御システム２６０は、データ・レジスタ２６４によって供給される、モード制御信号のような制御入力信号２６２に基づいてｔゲート２５４を制御するように接続される。例えば、制御入力信号２６２は、データ・レジスタ２６４の１又は複数ビットに対応するような、ＥＥＰＲＯＭ２５８の動作モードを指示する値を有することができる。一例として、制御入力信号２６２は、表１に提示されるように、ＥＥＰＲＯＭの動作モードを定義する２ビット・ワードとして実施できる。
【００２９】
【表１】
2009503868.tif 000003
【００３０】
データ・レジスタ２６４は、ＥＥＰＲＯＭにプログラムされるデータに対応して、ＥＥＰＲＯＭ２５８に対してその他のマルチ・ビット・データ２６６を供給することもできる。制御入力信号２６２の制御ビットとともに、プログラム・データ２６６は、データ・ピン（図示されていない）を介するなどによってデータ・レジスタ２５４に入力された入力データ２７０に基づいて供給される。データ・ピンは、制御された電圧に等しいか、それよりも低いレベルにあるデータ信号２６０を供給する。例えば、データ・ピンに供給されるデータは、ピン２５６に供給されるイネーブル信号に従うレートで、その関数としてデータ・レジスタ２６４にクロック入力できる。ピン２５６におけるイネーブル信号は、通常の動作モードの間は、より低い制御された電圧レベルで供給され、ＥＥＰＲＯＭ中へデータをプログラムするためには、より高いプログラミング電圧レベルで供給される。
【００３１】
ＥＥＰＲＯＭのプログラミングを許容するために、ＥＳＤ保護回路２７２がピン２５６においてより高い電圧を許容しなければならないという要求のせいで、ＥＥＰＲＯＭは、保護システム２５２が欠如している状況で、ピン２５６における電圧スパイクに対して脆弱になる。制御システム２６０は、起動条件の検出に応答して、ｔゲート２５４をターン・オフ又は不活性化するように構成される。ここに述べたように、起動条件は、制御入力信号２６２およびピン２５６における電圧の関数として検出できる。例えば、制御入力信号２６２が起動モードを定義する値（例えば、１１）を同時に有する場合は、ｔゲート１５４の不活性化をトリガするためにより高いプログラミング電圧をピン２５６に採用することができる。制御システム２６０は、ｔゲート２５４を永久的にターン・オフするように構成するか、あるいは、ｔゲートの状態を変えるようにプログラムすることができる。
【００３２】
制御システム２６０は、図６に示すように、１又は複数の制御回路と一緒に実施することができる。第１の制御回路２７６は、データ・レジスタ２６２からの制御入力信号（例えば、制御ビット）２６２に基づいて、またピン２５６における信号の電圧に基づいて、起動条件を検出する論理ブロック２８０を含む。例えば、論理ブロック２８０は、２５６における電圧を予め決められた高電圧閾値と比較して、その比較に基づいて比較器出力信号（例えば、論理信号）を供給する比較器を含むことができる。もし２５６における電圧が予め決められた閾値電圧を超えて、制御入力信号２６２が予め決められた値を有すれば、起動条件が存在する。
【００３３】
論理２８０は、起動条件が存在すると決定した場合にトランジスタ・デバイス２８２を駆動するように接続される。トランジスタ・デバイス２８２は、ＶＩＮと示された制御された電圧と電気的アースとの間に、ヒューズ・リンク２８４と直列に接続される。従って、論理２８０がトランジスタ２８２を駆動して、デバイスを通る電流を流すときは、ヒューズ・リンク２８４が飛ぶ。ヒューズ・リンク２８４が飛ぶと、ｔゲート２５４の制御入力は、トランジスタ２８２を通してプル・ダウンされて、ｔゲートを永久的にターン・オフする。当業者であれば、理解できるように、ｔゲート２５４に関して、その他の実施および構成が利用可能であり、それらは、ｔゲートをターン・オフするために異なる電圧レベルを必要とするかもしれない。ヒューズ・リンク２８４の代わりに、その他の永久的な解決策を用いることもできる。
【００３４】
その他の制御回路２９０は、一回だけプログラム可能なネットワークに対応する。制御回路２９０は、起動条件を検出するように動作する論理ブロック２８０を含む。説明を簡単にする目的で、論理ブロック２８０は、制御回路２７６中の論理ブロックと同じ参照符号で示されている。理解されるように、それらの論理ブロックは、同じものであっても異なっていてもよい。論理ブロック２８０は、電流源２９４と並列にノード２９８と電気的アースとの間に接続されたトランジスタ・デバイス２９２を駆動する。電流源２９４は、適切に構成され、適切なサイズのトランジスタ・デバイスを用いて実施された小電流源（例えば、２０ｎＡ）でよい。浮遊ゲート・トランジスタ・デバイス（例えば、浮遊ゲートＰＭＯＳデバイス）２９６が、制御された電圧（ＶＩＮ）とノード２９８との間に接続される。駆動モードを示す制御入力２６２と、予め決められた高電圧閾値（例えば、約１２−１４Ｖよりも高い）を超えるピン２５６の電圧に応答して、論理２８０は、トランジスタ・デバイス２９２をターン・オンする。トランジスタ・デバイス２９２が起動されると、浮遊ゲートＰチャネル・デバイス２９６のゲートが充電され、次にＰチャネル・デバイスを駆動して（Ｐチャネル・デバイスは、電流源２９４よりも強力である）、それによってノード２９８は、浮遊ゲートＰチャネルを通して高レベルにプル・アップされる。２９８における信号は、インバータ３００（ｔゲートをターン・オフするために論理的低レベルが必要であると仮定して）を通して反転でき、ｔゲート２５４をターン・オフするための対応する制御信号として供給される。
【００３５】
ｔゲート２５４を制御する観点で図６の制御システムについて説明してきたが、制御回路２７６および２９０のそれぞれが、発明の１つの態様に従って実施されるその他のタイプの保護システムを制御するものとして同等に適用可能であることを理解されよう。制御回路２７６および２９０の各々は、個別に又は組み合わせて、発明の１つの態様に従う保護システムを実施するための制御システムの一部として利用することができる。あるいは、両タイプの制御システムを利用して、ｔゲート２５４の永久的な不活性化又は一回だけプログラム可能なデバイス２９０を通したプログラマブル型接続のいずれかを選んで、ピン２５６をＥＥＰＲＯＭ２５８から切断することを可能にできる。
【００３６】
別の例として、一回だけの可逆的障壁を生成するために、論理的配置と協力した複数のヒューズ・リンク又は複数のトランジスタ２９２を使用することができる。例えば、０１１（例えば、３ビット配置を仮定して）の論理制御入力を供給して、入力ピン２５６をＥＥＰＲＯＭ２５８から切断することができるし、制御入力００１は、ピンをＥＥＰＲＯＭに再び接続するし、０００は、その後に供給して、ピンをＥＥＰＲＯＭから再度切断することができる。当業者が理解するように、ここに含まれる教えに基づいて、その他の形態の保護を実施するためにその他各種の方式を利用することができる。
【００３７】
図７は、発明の１つの態様に従う保護システム３０２を含むことのできる別のタイプの集積回路の例を示す。図７の例は、ＥＥＰＲＯＭ３０８のプログラミングに関連して用いられるＩＣ３００の一対のピン３０４および３０６に関連して提供されている。すなわち、図７の回路は、保護システム３０２用の付随回路と一緒に、ＥＥＰＲＯＭのプログラミングおよび試験の実施に関連する付加的な回路を示す。
【００３８】
図７で、保護システム３０２は、イネーブル・ピン３０４とＥＥＰＲＯＭ３０８との間に接続されたｔゲート３１０を含む。ｔゲート３１０は、通常の動作中に、３０４に供給されるイネーブル信号をＥＥＰＲＯＭのほか、付随するイネーブル・ネットワークにも供給するように構成される。イネーブル・ネットワーク３１２は、付随するプログラムおよびプレビュー論理３１４にイネーブル信号を供給するように構成される。例えば、イネーブル・ネットワーク３１２は、イネーブル・ピン３０４に供給されるプログラム電圧が、制御された電圧レベル（ＶＤＤ）に対応するような第１のレベルにあるときに、論理３１４に対してプレビュー・イネーブル（ＰＲＥＶＩＥＷ＿ＥＮ）信号を供給することができる。ＶＤＤは、ＩＣ３００内部で生成するか、あるいは、外部回路から別のピンを経由してＩＣに供給できる。更に、イネーブル・ネットワーク３１２は、ピン３０４に供給される信号がより高いプログラム電圧を有するときに、プログラム・イネーブル（ＰＲＯＧＲＡＭ＿ＥＮ）信号３１４を供給できる。イネーブル・ネットワーク３１２は、またＩＣ３００の付随回路に対して内部ＣＬＯＣＫ信号を供給する手助けをすることもできる。
【００３９】
ＩＮＰＵＴ  ＤＡＴＡは、プログラム・データおよびモード制御データを含み、ＥＥＰＲＯＭ３０８をプログラミングするために、データ・ピン３０６に入力できる。レジスタ３１８は、データ・ピン３０６に入力されたデータを記憶する。レジスタ３１８は、ＤＡＴＡおよびＣＯＮＴＲＯＬビットを含むマルチ・ビット出力を供給するマルチ・ビット・シフト・レジスタとして実施できる。ＤＡＴＡビットは、ＥＥＰＲＯＭ３０８に対するマルチ・ビット出力として供給され、ＥＥＰＲＯＭ３０８中にプログラムできる値（例えば、トリム値）を含む。レジスタ３１８のＣＯＮＴＲＯＬビットは、ＥＥＰＲＯＭの対応するモードを制御するために、プログラム・プレビュー論理３１４に供給できる。例えば、ＣＯＮＴＲＯＬビットは、表１に示し、それに関連して説明されたマルチ・ビット・ワードに対応できる。プログラム・プレビュー論理３１４は、次にＥＥＰＲＯＭ３０８に対してＰＲＯＧＲＡＭおよびＰＲＥＶＩＥＷ制御信号を供給する。こうして、ＣＯＮＴＲＯＬビットがレジスタ３１８によって供給され、ＰＲＯＧＲＡＭ＿ＥＮ信号が特定の予め決められた値を有するときに、ＥＥＰＲＯＭ３０８をＤＡＴＡでプログラムすることができる。同様に、ＣＯＮＴＲＯＬビットおよびＰＲＥＶＩＥＷ＿ＥＮ信号が他の予め決められた値を有するとき、プログラム・プレビュー論理３１４は、ＥＥＰＲＯＭ３０８に書き込むべきデータのプレビューを駆動できる。
【００４０】
ＣＯＮＴＲＯＬビットは、またｔゲート３１０を制御するように構成された制御システム３２０にも供給される。制御システム３２０は、起動条件の検出に応答して、ｔゲート３１０を共同して制御する論理と駆動回路とを含む。閾値検出回路３２２によって付加的な論理入力を供給することができる。閾値検出回路３２２は、イネーブル・ピン３０４に供給される電圧をモニタして、ピン電圧と予め決められたプログラミング閾値（例えば、閾値に達するかそれを超えた場合に、論理的ＨＩＧＨにある）との比較に基づいて、対応する論理出力を供給する。当業者であれば、対応する出力を制御システム３２０に供給するために、閾値検出回路３２２が使用できる各種の閾値レベルおよび各種タイプの比較器回路を理解しよう。
【００４１】
制御システム３２０は、シフト・レジスタ３１８によって供給されるＣＯＮＴＲＯＬビットがある値（例えば、１１）にセットされて、ＥＥＰＲＯＭ３０８のプログラミングが完了したことを示し、また閾値検出回路３２２からの信号がピン３０４におけるプログラミング電圧が、本質的に制御された電圧よりも高い予め決められた閾値を超えたことを示すとき、ｔゲートをターン・オフする制御信号を供給する。制御システム３２０は、ｔゲート３１０を永久的にターン・オフするように構成できるが、別のやり方として、ｔゲートが再びターン・オンされてイネーブル・ピン３０４をＥＥＰＲＯＭ３０８と接続するように制御システムをプログラマブルなものとすることもできる。更に、ｔゲート３１０とＥＥＰＲＯＭとの間に、当該分野で既知のように、対応するＥＳＤ保護を提供するために、ＥＥＰＲＯＭへのプログラム入力にＥＳＤ保護装置３２６を設けることもできる。
【００４２】
ＩＣ３００は、またイネーブル内部論理ブロック３２４を含むことができ、それは、ＩＣ３００の他の内部部品をイネーブルするための対応するクロック信号を供給できる。例えば、イネーブル内部論理３２４は、イネーブル・ピン３０４に供給される信号の電圧レベルに関係なく、対応する制御されたレベル（ＶＤＤ）又はそれよりも低いレベルにあるクロック信号を供給するように構成された回路でよい。このようにして、データは、データ・ピン３０６に連続したデータ・ストリームとして供給され、それは、クロック信号に基づいてレジスタ３１８にクロック入力される。レジスタ３１８中に適切なデータ・ストリームがロードされたあとで、例えばＣＯＮＴＲＯＬビットを介してプレビュー・モードに入って、データを観察する（例えば、プログラミング・ツールで）ことによって、データを確認することができる。シフト・レジスタに入力されたデータがプレビュー・モードの間に確認された場合は、適当なＣＯＮＴＲＯＬビットをシフト・レジスタ３１８に入力して、対応するプログラム・モードに入ることができる。一例として、プログラム電圧レベル（例えば、典型的には、ＶＤＤの約２倍）をイネーブル・ピン３０４に供給し、それとともに、プログラム制御ビットをシフト・レジスタにシフトすることによって、シフト・レジスタのデータ出力をＥＥＰＲＯＭの対応するビットをプログラムするために利用できるようになる。しかし、制御ビットが起動条件に対応しないため、制御システム３２０は、ｔゲート３１０をターン・オフしない。プログラミングが完了したあとで、対応するＣＯＮＴＲＯＬビット（例えば、１１）をシフト・レジスタ３１８中にシフトさせ、対応するプログラム電圧レベルがイネーブル・ピン３０４に供給されることによって、起動条件が存在し、制御システム３２０は、ｔゲート３１０をターン・オフする。ＥＥＰＲＯＭ３０８がプログラムされたあとで、例えば、ＩＣ３００のトリミング・パラメータのためのようなＩＣ中の他の回路に対して対応する出力ＥＥＰＲＯＭデータ・ビット３２８を供給することができる。
【００４３】
図８は、ほとんどの部分が図７に示された回路と本質的に同様なＩＣ４００の一部分を示す。従って、簡単なように、１００を加えた同じ参照符号は、図７に関して先に説明した対応する部品および回路を指す。従って、図７に関して先に説明したＩＣ４００の部分を参照しながら、それらの部品の付加的情報について説明する。
【００４４】
図８を参照すると、ＩＣ４００は、発明の１つの態様に従う保護システム４０２を含む。図８に示された保護システム４０２は、イネーブル・ピン４０４とＥＥＰＲＯＭ４０８との間に接続されたヒューズ・リンク４３０を含む。保護システム４０２は、またヒューズ・リンク４３０を制御するように構成された制御システム４２０を含む。制御システム４２０は、ヒューズ・リンク４３０と電気的アースとの間に接続されたＮＭＯＳデバイス４３２に接続されている。この構成で、ＮＭＯＳデバイスは、ピン２２８の制御された電圧よりも本質的に高いドレイン電圧を保持できなければならない。別の可能な構成は、図５に関して説明される。制御システム４２０は、起動条件の検出に応じて、ＮＭＯＳデバイス４３２のゲートに対して対応する出力信号を供給し、そのデバイスを通して電流を引き出す。
【００４５】
先に述べたように、制御ビット（ＤＡＴＡ信号によって定義される）が起動条件を示すようにセットされたときに、そしてイネーブル・ピン４０４に供給された電圧が予め決められた電圧閾値を超えたときに、起動条件が存在する。起動されると、ヒューズ・リンク４３０は、図４（同様に図５のようにも構成できるのであるが）に関して示し、説明したように動作する。すなわち、イネーブル・ピン４０４とＥＥＰＲＯＭ４０８との間に永久的で本質的にガルバニックな分離障壁を提供する。発明の１つの態様に従う保護システムを利用できるその他の実施および回路タイプを当業者は、理解しよう。
【００４６】
上で説明したものは、発明の例である。もちろん、発明を説明する目的で、部品又は方法のあらゆる考えつく組合せについて説明することは、可能でないが、当業者であれば、数多くの発明の更なる順列および組合せが可能であることを理解しよう。従って、特許請求される発明の範囲内に、そのような変更、修正および変形のすべてが包含されると理解すべきである。
【図面の簡単な説明】
【００４７】
【図１】（従来技術）従来技術のＥＳＤ検出および保護回路を含むＩＣの一部分の例を示す図。
【図２】発明の１つの態様に従って回路部品を保護するためのシステムの一例を示す図。
【図３】発明の１つの態様に従って回路部品を保護するためのシステムの別の例を示す図。
【図４】発明の１つの態様に従って回路部品を保護するためのシステムの更に別の例を示す図。
【図５】発明の１つの態様に従って回路部品を保護するためのシステムの別の例を示す図。
【図６】発明の１つの態様に従って回路部品を保護するためのシステムの更に別の例を示す図。
【図７】発明の１つの態様に従う保護システムを実施する集積回路の一部分を示す図。
【図８】発明の１つの態様に従う別のタイプの保護システムを実施する集積回路の一部分を示す図。
【図１】
2009503868.tif 000004
【図２】
2009503868.tif 000005
【図３】
2009503868.tif 000006
【図４】
2009503868.tif 000007
【図５】
2009503868.tif 000008
【図６】
2009503868.tif 000009
【図７】
2009503868.tif 000010
【図８】
2009503868.tif 000011
【国際調査報告】
2009503868.tif 000012