(57)【要約】半導体基板に形成されるデバイスのゲート酸化膜の絶縁破壊を防止してゲート酸化膜の信頼性を向上させる半導体基板の製造方法及び半導体装置の製造方法を提供すること。本発明にかかる半導体基板の製造方法は、単結晶のシリコンからなり、半導体デバイスを形成する活性層基板１の表面にシリコン面を露出し、単結晶のシリコンからなる支持基板２の表面に酸化膜を形成し、活性層基板１のシリコン面と支持基板２に形成される酸化膜とを貼り合わせる。活性層基板１は表面に形成されている自然酸化膜７を除去することによりシリコン面を露出させる。【選択図】図１０
2009536446.tif 000002
【特許請求の範囲】
【請求項１】
単結晶のシリコンからなり、半導体デバイスを形成する側である活性層基板の表面にシリコン面を露出し、
単結晶のシリコンからなる支持基板の表面に酸化膜を形成し、
前記活性層基板の前記シリコン面と前記支持基板に形成される前記酸化膜とを貼り合わせる半導体基板の製造方法。
【請求項２】
前記活性層基板の表面に形成されている自然酸化膜を除去することにより前記シリコン面を露出させる
ことを特徴とする請求項１記載の半導体基板の製造方法。
【請求項３】
前記活性層基板の前記シリコン面と前記支持基板に形成される前記酸化膜の貼り合わせ面の前記シリコン面に結晶欠陥を形成する
ことを特徴とする請求項１又は２記載の半導体基板の製造方法。
【請求項４】
前記活性層基板の前記シリコン面と前記支持基板に形成される前記酸化膜の貼り合わせ面の前記シリコン面にはドーパントが存在しない
ことを特徴とする請求項１乃至３のいずれか１項記載の半導体基板の製造方法。
【請求項５】
前記活性層基板の表面の自然酸化膜を、洗浄又はエッチングの少なくともいずれか１つを用いて除去する
ことを特徴とする請求項１乃至４のいずれか１項記載の半導体基板の製造方法。
【請求項６】
前記自然酸化膜の除去処理は、ＳＣ１洗浄、ＨＦ洗浄、又は機械的研磨の少なくともいずれか１つを用いて行う
ことを特徴とする請求項５記載の半導体基板の製造方法。
【請求項７】
前記自然酸化膜の除去処理は、ＳＣ１洗浄、ＨＦ洗浄、又は機械的研磨の少なくともいずれか１つに加えてさらに、ＳＣ２洗浄又はＳＰＭ洗浄を行う
ことを特徴とする請求項５記載の半導体基板の製造方法。
【請求項８】
単結晶のシリコンからなり、半導体デバイスを形成する側である活性層基板の表面にシリコン面を露出し、
単結晶のシリコンからなる支持基板の表面に酸化膜を形成し、
前記活性層基板の前記シリコン面と前記支持基板に形成される前記酸化膜を貼り合わせて、
前記活性層基板の貼り合わせ面と対向する面の一部を研磨又は研削し、
前記活性層基板の前記研磨又は前記切削した領域に半導体デバイスを形成する半導体デバイスの製造方法。
【請求項９】
前記活性層基板の表面に形成されている自然酸化膜を除去することにより前記シリコン面を露出させる
ことを特徴とする請求項８記載の半導体デバイスの製造方法。
【請求項１０】
前記活性層基板の前記シリコン面と前記支持基板に形成される前記酸化膜との貼り合わせ面の前記シリコン面に結晶欠陥を形成する
ことを特徴とする請求項８記載の半導体デバイスの製造方法。
【請求項１１】
前記活性層基板の前記シリコン面と前記支持基板に形成される前記酸化膜との貼り合わせ面の前記シリコン面にはドーパントが存在しない
ことを特徴とする請求項８乃至１０のいずれか１項記載の半導体デバイスの製造方法。
【請求項１２】
前記活性層基板の表面の自然酸化膜を、洗浄又はエッチングの少なくともいずれか１つを用いて除去する
ことを特徴とする請求項８乃至１１のいずれか１項記載の半導体デバイスの製造方法。
【請求項１３】
前記自然酸化膜の除去処理は、ＳＣ１洗浄、ＨＦ洗浄、又は機械的研磨の少なくともいずれか１つを用いて行う
ことを特徴とする請求項１２記載の半導体デバイスの製造方法。
【請求項１４】
前記自然酸化膜の除去処理は、ＳＣ１洗浄、ＨＦ洗浄、又は機械的研磨の少なくともいずれか１つに加えてさらに、ＳＣ２洗浄又はＳＰＭ洗浄を行う
ことを特徴とする請求項１２記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法及び半導体デバイスの製造方法であって、特に貼り合わせＳＯＩ基板の製造方法及び貼り合わせＳＯＩ基板を用いた半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
大規模集積回路において、動作速度の高速化が望まれている。大規模集積回路の更なる高速化のためには寄生容量の低減が不可欠である。この寄生容量を低減するために、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板技術が有望視されている。図１１ＡにＳＯＩ基板上にトランジスタ等を形成した半導体デバイス９０（以下、「ＳＯＩデバイス９０」という。）の模式図を示す。また、図１１ＢにＳｉ基板上にトランジスタ等を形成した従来の半導体デバイス１００（以下、「Ｓｉ基板デバイス１００」という。）の模式図を示す。図１１Ａに示すように、ＳＯＩ基板は、Ｓｉからなる活性層基板（ＳＯＩ層）９１と、このＳＯＩ層９１を裏面側から支持する支持基板９２との間に厚さ数μｍの埋め込み酸化膜（ＳｉＯ２）９３が埋め込まれている基板である。このＳＯＩ基板の活性層基板９１上にトランジスタ等のデバイス１０１が形成されたものがＳＯＩデバイス９０である。ＳＯＩデバイス９０は、埋め込み酸化膜９３により、ＳＯＩ層９１と支持基板９２が分離される。このため、ＳＯＩデバイス９０では薄いＳＯＩ層９１にトランジスタ等を形成することができ、図１１Ｂに示す従来のＳｉ基板デバイス１００がＳｉ基板９４上に直接トランジスタ等を形成するのに対し、ソース／ドレイン領域の寄生容量を小さくできるため高速動作が可能となる。
【０００３】
しかしながら、このＳＯＩデバイス９０は、デバイスを形成する際の製造設備等で発生する金属不純物等によりデバイスのゲート酸化膜の不良が多いという問題点がある。図１１Ｂに示すように、従来のＳｉ基板デバイス１００はＳｉ基板９４の内に金属不純物９５等を捕獲するための十分なゲッタリングサイトを有する。このゲッタリングサイトによって、金属不純物９５等を捕獲する。このため、Ｓｉ基板デバイス１００の製造工程中にＳｉ基板９４内に金属不純物が混入しても、このゲッタリングサイトが金属不純物９５等を捕獲することができる。これにより、金属不純物９５等により引き起こされるデバイスのゲート酸化膜９６の不良が少ない。
【０００４】
一方、図１１Ａに示すＳＯＩデバイス９０においては、ＳＯＩ層９１が薄いため、金属不純物９５等を捕獲する十分なゲッタリングサイトがない。また、ＳｉからなるＳＯＩ層９１と支持基板９２との間に埋め込み酸化膜９３であるＳｉＯ２を有する。金属の拡散係数はＳｉ内よりＳｉＯ２内の方が小さいため、ＳｉＯ２内を金属不純物９５が通過することが容易でない。これにより、ＳＯＩ層９１に金属不純物９５が蓄積してしまう。すなわち、ＳＯＩ層９１に金属不純物９５が蓄積することにより、金属不純物９５がＳＯＩ層基板９１上に形成するデバイスに影響を与える確率が高くなる。この金属不純物９５による汚染は、接合リークやゲート酸化膜の耐圧劣化等を引き起こす原因となる。
【０００５】
この金属不純物等によるゲート酸化膜の不良を抑制する方法として、基板に結晶欠陥を形成して、この結晶欠陥で金属不純物を捕獲するゲッタリング技術がある。このゲッタリング技術が特許文献１に記載されている。特許文献１に記載のゲッタリングサイトが形成されたＳＯＩデバイスの製造方法を図１２Ａ乃至図１２Ｈに示す。まず、図１２Ａに示すように、支持基板９２を用意する。そして、図１２Ｂに示すように、支持基板９２の周囲に埋め込み酸化膜９３を形成する。
【０００６】
次に、図１２Ｃに示すように、活性層基板９１を用意して、この活性層基板９１の一部に所定量のヒ素又はアンチモン等のドーパントを注入する。このとき、Ｓｉからなる活性層基板９１の表面はドーパント注入により、アモルファス化されてアモルファス層９８が形成されている。次に、図１２Ｄに示すように、ドーパントを拡散させるために活性層基板９１を熱処理する。このとき、アモルファス層９８は再結晶化する。ここで、ドーパントを拡散させるために行う熱処理が酸素雰囲気下で行われるため、アモルファス層９８に酸素及びシリコン等が供給されてアモルファス層９８の再結晶化が阻害され、結晶欠陥９７が形成される。このとき、活性層基板９１にシリコン酸化膜９９が形成される。その後、図１２Ｅに示すように、コンタミネーションの除去を目的として、活性層基板９１をＳＣ１洗浄、ＳＣ２洗浄等により貼り合わせ前の洗浄を行う。そして、図１２Ｆに示すように、埋め込み酸化膜９３が形成された支持基板９２と、活性層基板９１の結晶欠陥９７が形成された面とを貼り合わせて熱処理等を行う。次に、図１２Ｇに示すように、活性層基板９１の研削又は研磨等を行う。そして、図１２Ｈに示すように、活性層基板９１の研削又は研磨等を行った面上にトランジスタ等のデバイス１０１を形成することにより、ＳＯＩデバイスを形成する。
【特許文献１】特開２００６−５３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に記載の技術においては、ドーパントを注入し、その後熱処理を行わなければ結晶欠陥９７が形成されないため、ドーパント注入工程及び熱処理工程が必須である。すなわち、ＳＯＩデバイスの製造工程数が増加するという問題点がある。さらに、空乏層がドーパント注入部に到達するようなデバイスでは耐圧の低下が発生するという問題点がある。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明に係る半導体装置の製造方法は、単結晶のシリコンからなり、半導体デバイスを形成する活性層基板の表面にシリコン面を露出し、単結晶のシリコンからなる支持基板の表面に酸化膜を形成し、前記活性層基板の前記シリコン面と前記支持基板に形成される前記酸化膜とを貼り合わせることを特徴とする。
【０００９】
本発明においては、この表面を露出させた単結晶シリコンからなる活性層基板と、酸化膜が形成された単結晶シリコンからなる支持基板とを貼り合わせることにより、活性層基板のシリコン面と支持基板に形成される酸化膜との貼り合わせ面のシリコン面に結晶欠陥を形成する。
【発明の効果】
【００１０】
本発明に係る半導体基板の製造方法によれば、活性層基板に形成された結晶欠陥に金属不純物を捕獲することにより、半導体基板に形成されるデバイスのゲート酸化膜の絶縁破壊電圧の低下を防止してゲート酸化膜の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
上述したように、従来のＳＯＩ基板の製造方法においては、ドーパントの注入工程等を有するため、ＳＯＩ基板の製造工程が煩雑であると共に、空乏層がドーパント注入部に到達するようなデバイスでは耐圧の低下が発生するという問題点がある。これらの問題点を解決すべく本願発明者が鋭意実験研究した結果、活性層基板に形成されている自然酸化膜を完全に除去しＳｉ面を露出した状態で酸化膜を形成した支持基板と貼り合せて熱処理することのみで、活性層基板と埋め込み酸化膜との間に結晶欠陥が形成されることを知見した。
【００１２】
本発明においては、支持基板と活性層基板の貼り合わせ面（「接合面」ともいう。）が、支持基板に形成される酸化膜の上側に形成されるようにした。以下にその理由を説明する。通常、貼り合わせＳＯＩ基板の製造方法としては、表面に酸化膜が形成された活性層基板に支持基板を貼り合わせる方法（以下、「活性側酸化」という。）と、表面に酸化膜が形成された支持基板に活性層基板を貼り合わせる方法（以下、「支持側酸化」という。）との２つの方法がある。まず、図１Ａ乃至図１Ｄを用いて、活性側酸化のＳＯＩ基板の製造方法について説明する。図１Ａに示すように、支持基板２を用意する。そして、図１Ｂに示すように、活性層基板１を用意して活性層基板１の周囲に埋め込み酸化膜３を形成する。そして、図１Ｃに示すように、支持基板２に、埋め込み酸化膜３が形成された活性層基板１を貼り合わせて熱処理を行う。そして、図１Ｄに示すように、活性層基板１にデバイスを形成するために、活性層基板１の研削又は研磨等行う。
【００１３】
次に図２Ａ乃至図２Ｄを用いて、支持側酸化のＳＯＩ基板の製造方法について説明する。まず、図２Ａに示すように、支持基板２の周囲に埋め込み酸化膜３を形成する。そして、図２Ｂに示すように活性層基板１を用意する。次に、図２Ｃに示すように、活性層基板１と埋め込み酸化膜３が形成された支持基板２とを貼り合わせて熱処理を行う。そして、図２Ｄに示すように、活性層基板１にデバイスを形成するために、活性層基板１を研削又は研磨等行う。
【００１４】
ここで、ゲート酸化膜の不良を防ぐために結晶欠陥は活性層基板１に形成することが効果的である。以下にその説明をする。図３Ａに結晶欠陥を支持基板に形成する活性側酸化のＳＯＩデバイスの模式図を示す。また、図３Ｂに結晶欠陥を活性層基板に形成する支持側酸化のＳＯＩデバイスの模式図を示す。後述するように、結晶欠陥は、露出させたＳｉ基板と埋め込み酸化膜３との間に形成される。このため、図３Ａに示すように、活性側酸化に本手法を適用することにより、活性側酸化のＳＯＩデバイスは埋め込み酸化膜３の下側の支持基板２に結晶欠陥４が形成される。また、上述したように、ＳｉＯ２からなる埋め込み酸化膜３はＳｉからなる活性層基板１より拡散係数が小さいため、埋め込み酸化膜３において金属不純物５の拡散速度が遅い。このため、金属不純物５は埋め込み酸化膜３を通過することが容易でない。これにより、埋め込み酸化膜３の下側に形成される結晶欠陥４で活性層基板１内の金属不純物５を捕獲することができず、金属不純物５が活性層基板１内に蓄積する。すなわち、活性層基板１に蓄積している金属不純物５がデバイスのゲート酸化膜の不良を起こす。
【００１５】
一方、図３Ｂに示すように、支持側酸化に本手法を適用することにより、支持側酸化のＳＯＩデバイスは埋め込み酸化膜３の上側（活性層基板のシリコン面と支持基板に形成される酸化膜との貼り合わせ面）の活性層基板１（シリコン面）に結晶欠陥４が形成される。このため、活性層基板１内の金属不純物５等がこの結晶欠陥４に捕獲される。すなわち、支持側酸化のＳＯＩデバイスに本手法を適用することにより、金属不純物５がゲート酸化膜の不良を起こすことを抑制することができる。以上のことから、本発明においては図３Ｂに示す支持側酸化を採用する。
【００１６】
次に、活性層基板１の貼り合わせ面（シリコン面）に結晶欠陥４を確実に形成するためには、活性層基板１の表面の自然酸化膜を完全に除去し、清浄なＳｉ面が露出した状態で、酸化膜を形成した支持基板と貼り合わせることが有効であることを本願発明者は見出した。その理由について説明する。まず、２つの洗浄方法について比較する。この洗浄方法は、支持基板と活性層基板とを貼り合わせる前の活性層基板の洗浄方法（以下、貼り合わせ前処理という。）が異なるものであって、図４に各洗浄方法とその効果について示す。図４に示すように、サンプル１を用いた洗浄方法１は、ＮＨ４、Ｈ２Ｏ２及びＨ２Ｏの混合薬液を用いるＳＣ１洗浄であり、一分間に略１ｎｍエッチングされる。すなわち、ＳＣ１洗浄はアルカリ性であることにより、水酸化物イオン（ＯＨ−）がエッチャントとなるＳｉＯ２のエッチングが生じる。また、パーティクルより大きい異物の除去を行う有機物除去及び金属汚染物質の除去の効果は小さい。一方、サンプル２を用いた洗浄方法２は、ＨＣｌ、Ｈ２Ｏ２及びＨ２Ｏの混合薬液を用いるＳＣ２洗浄であり、Ｓｉ及びＳｉＯ２がエッチングされることはない。また、ＳＣ２洗浄はパーティクル除去及び有機物除去能力の効果は少なく、金属汚染物質の除去の効果が大きい。
【００１７】
そして、支持側酸化のＳＯＩデバイスにおいて貼り合わせ前処理を前記の２つの洗浄方法で実施した。ＳＣ１洗浄を行ったサンプル１及びＳＣ２洗浄を行ったサンプル２のＳＯＩデバイスのゲート酸化膜の絶縁耐圧分布評価結果及び活性層基板内の結晶欠陥の有無について図５に示す。ゲート酸化膜の絶縁耐圧分布評価結果については９．５ＭＶ／ｃｍ以上の耐圧を有しているものを真性絶縁耐圧で破壊したサンプルとし、その破壊の割合を示す。図５は、サンプル１のＳＯＩデバイスは結晶欠陥が形成され、サンプル２のＳＯＩデバイスでは結晶欠陥は形成されていないことを示している。またゲート酸化膜の絶縁耐圧分布はサンプル１の方が良好である。すなわちサンプル１は結晶欠陥が形成され金属不純物等のゲッタリング効果が発揮されている。その結果ゲート酸化膜の絶縁耐圧分布が改善されたことを示している。
【００１８】
ここで、結晶欠陥が形成されたサンプル１の支持側酸化のＳＯＩ基板のＴＥＭ（Transmission  Electron  Microscope）画像をトレースした図を図６に示す。図６は、埋め込み酸化膜３と活性層基板１の接合面の一部を示すトレース図であり、倍率は１０６倍である。図６に示すように、活性層基板１側に結晶欠陥４が形成されていた。
【００１９】
以上のことから考察できることを図７Ａ乃至図７Ｃに３種類のＳＯＩ基板を用いて示す。図７Ａに示すように、ＳｉＯ２からなる埋め込み酸化膜３同士を貼り合わせても結晶欠陥は形成されない。一方、図７Ｂに示すように、Ｓｉからなる活性層基板１をＳＣ１洗浄することにより、Ｓｉ及びＳｉＯ２のエッチングが行われる。これにより、自然酸化膜７が完全に除去される。そして、埋め込み酸化膜３と貼り合せて熱処理することにより、結晶欠陥４が形成される。また、図７Ｃに示すように、Ｓｉからなる活性層基板１を十分に洗浄しないで活性層基板１に部分的に自然酸化膜７が残っている場合、活性層基板１とＳｉＯ２からなる埋め込み酸化膜３を貼り合わせると、活性層基板１に自然酸化膜７が形成されているため、結晶欠陥ができない。
【００２０】
すなわち、ＳｉＯ２のエッチング能力がある洗浄液により貼り合わせ前処理を行い、自然酸化膜を除去してから貼り合わせを行うことにより、活性層基板に結晶欠陥が形成される。
【００２１】
ここで、結晶欠陥を確実に形成するためには、貼り合わせ前処理において活性層基板に形成されている自然酸化膜が完全に除去されることが好ましい。その理由について説明する。ここでは、ＳｉＯ２のエッチング能力の異なる２つの洗浄液により貼り合わせ前処理を行い、ゲート酸化膜の絶縁耐圧分布を評価した結果について説明する。この評価においてＳＣ１洗浄と、ＳＣ１洗浄よりもＳｉ及びＳｉＯ２のエッチング効果が大きいＨＦ洗浄を用いることとする。また、使用する基板は、ゲート酸化膜の絶縁耐圧分布の改善がみられたサンプル１の活性側酸化のＳＯＩ基板を用いる。この検証結果について図８に示す。貼り合わせ前処理でＳＣ１洗浄を行った基板では部分的に結晶欠陥が形成されず、その部分のゲート酸化膜の絶縁耐圧が低下している。一方、貼り合わせ前処理でＨＦ洗浄を行った基板は結晶欠陥が基板全体に形成されていて、ゲートの酸化膜の絶縁耐圧の低下はみられない。
【００２２】
また、図９に貼り合わせ前処理がＳＣ１洗浄である支持側酸化及び活性側酸化のＳＯＩデバイスのゲート酸化膜破壊耐圧の分布を示す。ここで、横軸は、ゲート酸化膜破壊耐圧Ｅｂｄ［ＭＶ／ｃｍ］、縦軸は、ゲート酸化膜の累積不良の割合を示している。また、貼り合わせ前処理にＳＣ１洗浄を行った活性側酸化のＳＯＩデバイスの分布を丸のプロットで示す（サンプル３）。そして、貼り合わせ前処理のＳＣ１洗浄が不十分で活性層基板の表面に自然酸化膜が部分的に残っている支持側酸化のＳＯＩデバイスの分布を四角のプロットで示す（サンプル４）。さらに、貼り合わせ前処理にＳＣ１洗浄を行い活性層基板に形成されている自然酸化膜を完全に除去した支持側酸化のＳＯＩデバイスの分布を三角のプロットで示す（サンプル５）。
【００２３】
図９に示すように、活性層基板側に結晶欠陥が形成されていない活性側酸化のＳＯＩデバイス（サンプル３）は真性絶縁耐圧で破壊した割合（略９．５ＭＶ／ｃｍ以上のゲート酸化膜破壊耐圧がある割合）が略１１％である。これに対し、支持側酸化でＳＣ１洗浄を行っているサンプル４及びサンプル５のＳＯＩデバイスはそれぞれ真性絶縁耐圧で破壊した割合が９３％、１００％と飛躍的にゲート酸化膜の真性絶縁耐圧での破壊率が向上していることがわかる。ここで、部分的に自然酸化膜が残っているＳＯＩデバイス（サンプル４）は、ＳＯＩ基板全体の７％程度が、略９．５ＭＶ／ｃｍの耐圧を有していない。一方、自然酸化膜を完全に除去したＳＯＩデバイス（サンプル５）は、ＳＯＩ基板全体に亘って略１０ＭＶ／ｃｍの耐圧を有している。
【００２４】
すなわち、Ｓｉ及びＳｉＯ２のエッチングの効果のある洗浄方法により、貼り合わせ前洗浄を行う。そして、活性層基板に形成されている自然酸化膜を除去することにより、ＳＯＩデバイスの基板に結晶欠陥が形成される。そして、結晶欠陥が形成されることにより、ＳＯＩデバイスのゲート酸化膜の真性絶縁耐圧での破壊率が向上する。すなわち、ＳＯＩデバイスにおいて真性絶縁耐圧より低いゲート酸化膜破壊耐圧を有する比率が低減し、信頼性が向上する。ここで、自然酸化膜を完全に除去することにより、ＳＯＩデバイスの基板全体に結晶欠陥が形成されるため、さらにＳＯＩデバイスのゲート酸化膜の真性絶縁耐圧での破壊率が向上する。
【００２５】
以上のことから、結晶欠陥を確実に形成するために、まず、貼り合わせ前処理において、活性層基板に形成されている自然酸化膜を完全に除去し、活性層基板のＳｉを露出させる。そして、埋め込み酸化膜が形成されている支持基板と貼り合わせて熱処理することにより、活性層基板全体に亘って結晶欠陥を形成することができる。これにより、ＳＯＩデバイスのゲート酸化膜の真性絶縁耐圧での破壊率も向上させることができ、ＳＯＩデバイスの信頼性を向上できる。
【００２６】
実施の形態１．
以下、本実施の形態について、図１０Ａ乃至図１０Ｇを参照しながら詳細に説明する。図１０Ａ乃至図１０Ｇは本実施の形態にかかるＳＯＩ基板及びＳＯＩ基板にデバイスを形成する製造工程を示す模式図である。図１０Ａに示すように、まず、単結晶のＳｉからなる支持基板２を用意する。次に、図１０Ｂに示すように、支持基板２を熱酸化することにより、支持基板２の周囲にＳｉＯ２からなる埋め込み酸化膜３を形成する。
【００２７】
そして、図１０Ｃに示すように、単結晶のＳｉ基板である活性層基板１を用意する。そして、図１０Ｄに示すように、活性層基板１の周囲に形成されている自然酸化膜７を除去するために貼り合わせ前処理を行う。上述したように、活性層基板１に形成されている自然酸化膜７を貼り合わせ前処理によって除去することにより、活性層基板１に結晶欠陥４を形成できる。これにより、ゲート酸化膜の真性絶縁耐圧での破壊率を向上させることができる。そのため、貼り合わせ前処理において、活性層基板１の周囲に形成されている自然酸化膜７を除去して、活性層基板１の表面を露出させる処理を行なう。すなわち、活性層基板１の周囲に形成されている自然酸化膜７が除去でき、活性層基板１の表面のＳｉを露出させるための貼り合わせ前処理を行う。
【００２８】
例えば、上述したＳＣ１洗浄を行うことにより、Ｓｉ及びＳｉＯ２をエッチングして活性層基板１に形成されている自然酸化膜７を除去する。ここで、ＳＣ１洗浄の薬液の混合比は、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：５とすることが好ましいが、自然酸化膜７を除去することができればよく、ＮＨ４ＯＨの混合比は適宜変更可能である。また、自然酸化膜７を完全に除去するために十分な洗浄時間とすることが好ましい。さらに、ＨＦ洗浄においてもＳｉ及びＳｉＯ２のエッチングを行うことが可能である。ここで、ＨＦ洗浄の薬液の混合比はＨＦ：Ｈ２Ｏ＝１：１００とすることが好ましいが、自然酸化膜７を除去することができる混合比であればよい。さらに、ＨＦ洗浄においては、ＨＦ以外にもＨＦ−Ｈ２Ｏ２洗浄及びＨＦ−ＨＣｌ洗浄も可能である。また、機械的研磨であるＣＭＰ（Chemical  Mechanical  Polishing）を用いて自然酸化膜７を除去することも可能である。以上のことから、自然酸化膜７の除去を目的として、以下の組み合わせで貼り合わせ前処理を行うことができる。例えば、ＳＣ１洗浄のみ、ＨＦ洗浄のみ、ＣＭＰのみ、ＳＣ１洗浄及びＨＦ洗浄を用いて貼り合わせ前処理を行う。
【００２９】
また、Ｓｉ及びＳｉＯ２エッチングの効果はほとんどないが、活性層基板１の表面を清浄化することができる処理として、ＳＰＭ洗浄と上述のＳＣ２洗浄がある。例えばＳＣ１洗浄を行ってＳｉ及びＳｉＯ２エッチングすることにより、活性層基板１に形成されている自然酸化膜７を除去すると供に、ＳＰＭ洗浄又はＳＣ２洗浄等を行うことにより、活性層基板１の基板汚染も改善することができる。ここで、ＳＰＭ洗浄は、Ｈ２ＳＯ４とＨ２Ｏ２の混合薬液を用いる洗浄であって、有機物除去能力及び金属汚染除去能力は大きいが、パーティクル除去の効果は少ない。ＳＰＭ洗浄の薬液の混合比は、Ｈ２ＳＯ４：Ｈ２Ｏ２＝４：１とすることが好ましい。また、ＳＣ２洗浄の薬液の混合比は、ＨＣｌ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：６とすることが好ましい。
【００３０】
次に、図１０Ｅに示すように、十分に自然酸化膜７が除去され、Ｓｉが露出した活性層基板１と、埋め込み酸化膜３が形成された支持基板２とを貼り合せて熱処理する。このとき、活性層基板１側の貼り合わせ面近傍に結晶欠陥４が形成される。そして、図１０Ｆに示すように、活性層基板１を所定の厚さとするために、貼り合わせ面と対向する面を切削、研磨等行う。このとき、清浄化のために、ＳＣ１洗浄や、金属汚染除去効果のあるＳＣ２洗浄及びＳＰＭ洗浄等を行ってもよい。
【００３１】
そして、図１０Ｇに示すように、活性層基板１と、埋め込み酸化膜３が形成された支持基板２とを貼り合わせて形成されたＳＯＩ基板にデバイスを形成する。すなわち、活性層基板１にソース領域８ａ及びゲート領域８ｂを形成する。そして、活性層基板１上にゲート酸化膜９を介してゲート電極１０を形成することによりＳＯＩ基板にデバイスを形成してＳＯＩデバイスを形成する。
【００３２】
本実施の形態では、活性層基板１と、埋め込み酸化膜３が形成された支持基板１とを貼り合わせる前に活性層基板１に形成されている自然酸化膜７を除去して、埋め込み酸化膜３が形成された支持基板２と貼り合わせる。すなわち、自然酸化膜７が除去されてＳｉが露出した活性層基板１のＳｉと埋め込み酸化膜３のＳｉＯ２を貼り合わせて熱処理することにより、活性層基板１の貼り合わせ面近傍に結晶欠陥を形成する。この活性層基板１の貼り合わせ面近傍に形成された結晶欠陥において活性層基板１内の金属不純物が捕獲される。これにより、活性層基板１に形成するゲート酸化膜９に与える金属不純物の影響を抑制することができるため、ゲート酸化膜９の破壊耐電圧を向上させることができる。そして、ゲート酸化膜９の真性絶縁耐圧での破壊率を向上させることができる。また、本実施の形態においては、活性層基板１にイオン等を注入する工程及びイオン注入された活性層基板１を熱処理する製造工程を経ることなく結晶欠陥４を形成することができるため、基板形成のコストを抑えることができる。さらに、空乏層がドーパント注入部に到達するようなデバイスでの耐圧の低下をなくすことができる。
【００３３】
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【産業上の利用可能性】
【００３４】
本発明は、半導体基板の製造方法及び半導体デバイスの製造方法であって、特に貼り合わせＳＯＩ基板の製造方法及び貼り合わせＳＯＩ基板を用いた半導体デバイスの製造方法を提供する。
【図面の簡単な説明】
【００３５】
【図１】活性側酸化のＳＯＩ基板の製造方法を示す製造工程を示す模式図である。
【図２】支持側酸化のＳＯＩ基板の製造方法を示す製造工程を示す模式図である。
【図３】結晶欠陥を支持基板と活性層基板の貼り合わせ面の上側に形成する場合と下側に形成する場合のＳＯＩデバイスの模式図である。
【図４】ＳＯＩ基板の貼り合わせ前洗浄方法と効果を示す図である。
【図５】サンプル１及びサンプル２のＳＯＩデバイスのゲート酸化膜の真性絶縁耐圧での破壊率及び結晶欠陥の有無を示す図である。
【図６】サンプル１の支持側酸化のＳＯＩ基板のＴＥ画像をトレースした図である。
【図７】３種類のＳＯＩ基板を用いた発明者の考察を示すＳＯＩ基板の模式図である。
【図８】貼り合わせ前洗浄の異なるＳＯＩデバイスのゲート酸化膜耐圧のウエハ面内分布と結晶欠陥の有無とを示す図である。
【図９】貼り合わせ前処理がＳＣ１洗浄である支持側酸化及び活性側酸化のＳＯＩデバイスのゲート酸化膜破壊耐圧の分布図である。
【図１０】本実施の形態におけるＳＯＩデバイスの製造工程を示す模式図である。
【図１１】貼り合わせ面が支持基板と活性層基板の場合のＳＯＩデバイスの模式図である。
【図１２】従来のドーパントをイオン注入するＳＯＩデバイスの製造工程を示す模式図である。
【符号の説明】
【００３６】
１、９１  活性層基板
２、９２  支持基板
３、９３  埋め込み酸化膜
４、９７  結晶欠陥
５、９５  金属不純物
６  ＳｉＯ２の酸化膜
７  自然酸化膜
８ａ  ソース領域
８ｂ  ゲート領域
９、９６  ゲート酸化膜
１０  ゲート電極
９０  ＳＯＩデバイス
９４  Ｓｉ基板
９８  アモルファス層
９９  シリコン酸化膜
１００  Ｓｉ基板デバイス
１０１  トランジスタ等のデバイス
【図１】
2009536446.tif 000003
【図２】
2009536446.tif 000004
【図３】
2009536446.tif 000005
【図４】
2009536446.tif 000006
【図５】
2009536446.tif 000007
【図６】
2009536446.tif 000008
【図７】
2009536446.tif 000009
【図８】
2009536446.tif 000010
【図９】
2009536446.tif 000011
【図１０】
2009536446.tif 000012
【図１１】
2009536446.tif 000013
【図１２】
2009536446.tif 000014
【国際調査報告】
2009536446.tif 000015
2009536446.tif 000016
2009536446.tif 000017