(57)【要約】  記憶セルは、トレンチを画成する半導体基板、トレンチの内側を覆う底部誘電体、及び底部誘電体上の電荷格納層を有している。電荷格納層は複数の不連続な記憶要素（ＤＳＥ）を含んでいる。制御ゲート及び頂部誘電体がＤＳＥを覆っている。記憶セルはトレンチの下にソース／ドレイン領域を有している。ＤＳＥはシリコンナノ結晶であってもよく、制御ゲートはポリシリコンであってもよい。制御ゲートは半導体基板の上面の下方までリセス化され、最も上側のＤＳＥは縦方向で制御ゲートの上面に揃えられている。記憶セルは、トレンチの側壁に隣接するシリコンナノ結晶に横方向で揃えられ、且つ最も上側のシリコンナノ結晶から基板の上面まで縦方向に延在している酸化物ギャップ構造を含んでいる。ＤＳＥ群は少なくとも２つのプログラム可能な注入領域を含んでいる。
2009503855.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にトレンチを形成する工程；
底部誘電体で前記トレンチの内側を覆う工程；
前記底部誘電体上に不連続な記憶要素群の層を形成し、且つ該不連続な記憶要素群の層上に頂部誘電体を形成する工程；
前記頂部誘電体上に導電性の制御ゲートを形成する工程；及び
前記半導体基板内に、前記トレンチの下に位置するソース／ドレイン領域を形成する工程；
を有する半導体製造方法。
【請求項２】
前記トレンチを形成する工程は：
前記半導体基板上に酸化物層を堆積し、且つ該酸化物層上にハードマスクを堆積すること；
前記半導体基板の一部を露出させるように、前記酸化物層及び前記ハードマスクをパターニングすること；及び
前記半導体基板の露出部分をエッチングすること；
を含む、請求項１に記載の方法。
【請求項３】
前記トレンチの内側を覆う工程は、前記トレンチの側壁を熱酸化することを有する、請求項１に記載の方法。
【請求項４】
前記不連続な記憶要素群の層を形成する工程は、シリコンナノ結晶の層を形成することを有する、請求項１に記載の方法。
【請求項５】
前記頂部誘電体を形成する工程は、前記シリコンナノ結晶の層上に酸化物を堆積する高温酸化物プロセスを有する、請求項４に記載の方法。
【請求項６】
前記導電性の制御ゲートを形成する工程は、ポリシリコンから成る制御ゲート層を堆積することを含む、請求項１に記載の方法。
【請求項７】
前記トレンチ内にリセス状の制御電極を生成するように前記制御ゲート層をエッチバックすることを更に含み、該リセス状の制御ゲートの上面は前記半導体基板の上面の下方まで縦方向に移動させられる、請求項６に記載の方法。
【請求項８】
制御ゲート酸化物を形成するように前記制御電極の上部を熱酸化することを更に有する、請求項７に記載の方法。
【請求項９】
前記制御電極の上部を熱酸化することは、前記不連続な記憶要素群の一部を酸化することを含む、請求項８に記載の方法。
【請求項１０】
トレンチを画成する半導体基板；
前記トレンチの内側を覆う底部誘電体；
前記底部誘電体上の、不連続な記憶要素群を含む電荷格納層；
前記不連続な記憶要素群を含む層の上に位置する頂部誘電体；
前記頂部誘電体上の、前記トレンチ内に位置する部分を含む導電性の制御ゲート；及び
前記トレンチの下に位置する拡散領域；
を有する記憶セル。
【請求項１１】
前記不連続な記憶要素群はシリコンナノ結晶から成る、請求項１０に記載の記憶セル。
【請求項１２】
前記導電性の制御ゲートはポリシリコンから成る、請求項１１に記載の記憶セル。
【請求項１３】
前記導電性の制御ゲート上の制御ゲート酸化物を更に有する請求項１２に記載の記憶セル。
【請求項１４】
前記制御ゲートの上面は前記半導体基板の上面の下方まで縦方向に移動させられており、且つ最も上側のポリシリコンナノ結晶は縦方向で前記制御ゲートの上面に揃えられている、請求項１３に記載の記憶セル。
【請求項１５】
前記トレンチの側壁に隣接するポリシリコンナノ結晶に横方向で揃えられ、且つ前記最も上側のポリシリコンナノ結晶から前記半導体基板の上面まで縦方向に延在している酸化物ギャップ構造、を更に有する請求項１４に記載の記憶セル。
【請求項１６】
前記半導体基板内に第２のソース／ドレイン領域を更に有し、前記不連続な記憶要素群を含む電荷格納層は、少なくとも２つのプログラム可能な注入領域を含んでおり、前記制御ゲート、前記ソース／ドレイン領域及び前記半導体基板を第１のバイアス状態にバイアスすることで前記注入領域のうちの第１の注入領域がプログラムされ、前記制御ゲート、前記ソース／ドレイン領域及び前記半導体基板を第２のバイアス状態にバイアスすることで前記注入領域のうちの第２の注入領域がプログラムされる、請求項１０に記載の記憶セル。
【請求項１７】
半導体基板に第１及び第２のトレンチを形成する工程；
前記第１及び第２のトレンチの下に位置するソース／ドレイン領域を形成する工程；
底部誘電体及び該底部誘電体上の不連続な記憶要素群の層で前記第１及び第２のトレンチの内側を覆う工程；
前記不連続な記憶要素群の層上に頂部誘電体を形成する工程；及び
前記第１及び第２のトレンチ内に、前記頂部誘電体上に位置する制御ゲート材料の層を形成する工程；
を有する記憶素子の製造方法。
【請求項１８】
前記第１及び第２のトレンチのうちの少なくとも一方のトレンチの側壁に隣接する不連続な記憶要素群に横方向で揃えられ、且つ縦方向で最も上側の不連続な記憶要素と前記半導体基板の上面との間に位置する酸化物ギャップ構造を形成する工程、を更に有する請求項１７に記載の方法。
【請求項１９】
前記制御ゲート上に制御ゲート酸化物を形成する工程を更に有する請求項１８に記載の方法。
【請求項２０】
前記制御ゲートはポリシリコンから成り、且つ前記酸化物ギャップ構造を形成する工程及び前記制御ゲート酸化物を形成する工程は同時に行われる、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスに関し、より具体的には不揮発性記憶素子に関する。
【背景技術】
【０００２】
不揮発性記憶素子は、実質的に全ての電子デバイスの設計において重要な素子である。無線及び可搬式の電子機器の分野では、不揮発性記憶素子は小型で低消費電力でなければならない。様々な不揮発性記憶セルが提案され実現されてきた。これらの従来セルには、プレーナ型記憶セルや電荷格納要素としてフローティングゲートを採用した記憶セルが含まれる。プレーナ型記憶セルは、典型的にウェハ基板の上面に近接して配置されたプレーナ型トランジスタのチャネル領域によって特徴付けられる。プレーナ技術は成熟しており十分に理解されているが、プレーナ型デバイスは望ましくないほど大きいウェハ面積を消費する。
【０００３】
電荷格納要素に関し、従来のフローティングゲートは、例えばポリシリコン等の導電性材料から成る連続したストリップで製造されている。導電性のフローティングゲートは、非常に薄い誘電体を用いたデバイスにおいて問題を抱えている。薄い誘電体は、とりわけ、ピンホール欠陥の影響を受けやすい。導電性のフローティングゲートを用いると、フローティングゲート上の蓄積電荷の全てが、誘電体内の単一のピンホール欠陥を介してリークし失われてしまう。また、従来のフローティングゲートは、注入された電子を電荷格納要素の特定の位置に閉じ込める局所的プログラミングに適していない。局所的プログラミングは、各ビットが電荷格納要素の特定の領域に関連付けられる多ビット記憶セルの可能性をもたらすものである。従って、実現されたデバイスがプレーナ型デバイス及び従来の電荷格納要素を用いたデバイスより小さい面積のみを消費するような、非常に薄い誘電体を用いる最先端プロセスでの使用に適した多ビット記憶セルを実現することが望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、トレンチ内に不連続な記憶要素群を含むプログラム可能な記憶セルを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様において、半導体ベースの記憶セル及び対応する製造プロセスは、半導体基板内にエッチングされたトレンチと、トレンチの側壁に沿って形成された電荷格納層とを用いている。電荷格納層は好ましくは、一組の不連続な記憶要素（discontinuous  storage  element；ＤＳＥ）群を含んでいる。この実施形態において、ＤＳＥはシリコンナノ結晶であってもよい。シリコンナノ結晶は、誘電体層内に埋め込まれた小さい別個のシリコン構造であり、正電荷又は負電荷を保持することが可能である。ＤＳＥは物理的又は電気的に互いに接続されていないので、ＤＳＥは、例えばポリシリコンのフローティングゲート構造などの従来の記憶要素と比較して、誘電体層内のピンホールを介した電荷損失の影響を受けにくい。好適に実現された記憶素子は、ホットキャリア注入（ＨＣＩ）プログラミング、ソースサイド注入（ＳＳＩ）又はこれら双方を用いて多ビットの情報を記憶することができる。
【発明を実施するための最良の形態】
【０００６】
本発明は、添付の図面によって限定されるものではなく、それによって例として示される。図面において、似通った参照符号は同様の要素を指し示している。当業者に認識されるように、図中の要素は単純化及び明瞭化のために例示されたものであり、必ずしも縮尺通りに描かれてはいない。例えば、図中の一部の要素の寸法は、本発明の実施形態のより良い理解の助けとなるよう、その他の要素に対して誇張されていることがある。
【０００７】
図面を参照するに、図１乃至１２は、不揮発性記憶素子100の一実施形態を製造するプロセスの様々な段階におけるウェハの部分断面図を示している。図１において、半導体ウェハ101から成る半導体基板102の上面に、それを覆う誘電体層である誘電体ライナー104、及びハードマスク106が形成されている。半導体基板102は好ましくは、ドープされた、あるいはドープされていない単結晶シリコンである。他の実施形態においては、半導体基板102は、例えばゲルマニウム、又はガリウム砒素を含むIII-V族半導体合金のような様々な半導体合金などの、その他の半導体を含んでいてもよい。
【０００８】
一実施形態において、誘電体ライナー104はシリコン酸化物であり、それは熱形成（成長）されたものであってもよいし、ＣＶＤ（化学気相堆積）を用いて堆積されたものであってもよい。ハードマスク106は好ましくは、基板102に対して選択的にエッチングされ得る誘電体である。ハードマスク106は好ましくは、下地の半導体の酸化を防止できる点で望ましいＣＶＤシリコン窒化物である。
【０００９】
次に図２を参照するに、半導体基板102にトレンチ108が形成されている。トレンチ108は、記憶素子100が形成される基礎構造を画成している。トレンチ108の形成は、誘電体ライナー104及びハードマスク106の従来からのフォトリソグラフィ・パターニングと、それに続くライナー104及びハードマスク106に対して半導体材料（例えば、シリコン）を選択的にエッチングするドライエッチングプロセスとを含んでいる。この種のエッチングプロセスは半導体製造分野で周知である。図示された実施形態において、トレンチ108は約１２のアスペクト比を有している。トレンチ108の深さは実施時の詳細事項であるが、無線用途や高密度記憶アレイを必要とするその他の用途では約５０ｎｍから３００ｎｍの範囲内の深さを有するトレンチが望ましい。
【００１０】
図３において、電荷格納スタックの形成の第１工程は、ここでは底部誘電体110と参照される誘電体をトレンチ108の側壁及び底面に形成することを含んでいる。底部誘電体110は、ＤＳＥのプログラミング及び消去に使用される好ましくは薄い（例えば、１ｎｍから１０ｎｍ）高品質の誘電体である。薄い誘電体は、注入又はトンネリングの何れかに基づくプログラミング技術を用いて適正なプログラミング時間を達成するために必要とされる。高品質の誘電体は、破壊又は有意なリークを示すことなく潜在的に大きいプログラミング電圧及び電流と、潜在的に多数のプログラミングサイクルに耐えるために必要とされる。好適な実施形態において、底部誘電体110は、約４ｎｍから１０ｎｍの範囲内の厚さを有する熱形成された二酸化シリコン膜である。一部の実施形態において、底部誘電体110は複数の誘電体層を含んでいてもよい。トレンチ壁の熱酸化は、図３に示されるように、ハードマスク106がシリコン窒化物のハードマスクである場合、誘電体ライナー104がシリコン酸化物である実施形態においても誘電体ライナー104の厚さを実質的に増大させない。
【００１１】
図４において、トレンチ108の下にソース／ドレイン領域112-1及び112-2（総称的あるいは集合的に、ソース／ドレイン領域112と呼ぶ）が形成されている。ソース／ドレイン領域112は、半導体基板102の導電型とは反対の導電型を有する導電性の高濃度ドープされた領域である。例えば、ＮＭＯＳ記憶素子を用いる実施形態では、半導体基板は好ましくは低濃度ドープされたｐ型（ｐ−）シリコンであり、ソース／ドレイン領域112は１×１０１８ｃｍ−３より高い不純物濃度を有する高濃度ドープされたｎ型（ｎ＋）シリコンである。一実施形態において、ソース／ドレイン領域112は、トレンチ108の下にある基板102に不純物をイオン注入し、その後、拡散工程を実行することによって形成された埋込拡散領域である。他の実施形態においては、底部酸化物110の完全性を維持するために、このイオン注入工程は省略されてもよい。
【００１２】
図５において、底部酸化物110とハードマスク106の上面との上に電荷格納層121が非選択的に形成されている。電荷格納層121は、記憶素子100のビット又はビット群をプログラムあるいは消去するために、その内部又は表面に電荷が格納されることになる構造を意味する。図示された実施形態において、電荷格納層121は複数のＤＳＥ120を含んでいる。ＤＳＥ群120（ナノ結晶と呼ぶこともある）は、一組の離散的に集積された、電荷を格納することが可能な材料である。好適な材料には、シリコン、ポリシリコン、及び例えばシリコン窒化物又はシリコン酸窒化物などの誘電体が含まれる。
【００１３】
好適な実施形態において、ＤＳＥ120はシリコンＤＳＥ（シリコンナノ結晶）である。この実施形態において、ＤＳＥ120は、好ましくは如何なるフォトグラフィ工程をも必要とせずに、様々ある手法の何れかによって形成され得る。１つの周知のＤＳＥ形成技術は、アモルファスシリコン層を堆積し、それを加熱してナノ結晶を形成するものである。他の１つの技術は、化学気相堆積（ＣＶＤ）を用いてナノ結晶を堆積するものである。ＤＳＥは用いられる堆積技術に応じて、半球状及び球状などを含む様々な形状を有し得る。一実施形態において、ＤＳＥ群120は直径で約１０ｎｍであり、約１０ｎｍのほぼ均一な間隔で相隔てられている。使用される形成技術に係わらず、各ＤＳＥ120は、隣のＤＳＥ120から電気的且つ物理的に分離されたシリコン粒子である。例えばシリコン窒化物などの誘電体材料を含む代替材料がＤＳＥに用いられてもよい。
【００１４】
図６を参照するに、電荷格納層121上に頂部誘電体130が非選択的に形成されており、底部誘電体110、電荷格納層121（図５）及び頂部誘電体130を含む電荷格納スタックの形成が完了している。好適な実施形態において、頂部誘電体130は、熱形成された二酸化シリコンと実質的に同等な特性（例えば、密度及び絶縁耐性）を示す点で望ましい高温酸化物（ＨＴＯ）である。この実施形態において、ＨＴＯは、例えば９００℃に近い温度でジクロロシラン及び亜酸化窒素を反応させること等、従来からのＨＴＯプロセスによって形成され得る。他の実施形態においては、ＤＳＥ120のシリコンの意図的でない酸化を防止するために、より低い温度のプロセス（例えば、ＴＥＯＳ（tetraethylorthosilicate）プロセス）を用いることが望ましいことがある。頂部誘電体130の厚さは好ましくは約５ｎｍから１０ｎｍの範囲内である。頂部誘電体130は誘電体膜から成る複数の層を含んでいてもよい。
【００１５】
図７を参照するに、トレンチ108（図５）の内部も含めてウェハ101上に導電性の制御ゲート材料を非選択的に堆積すること、実質的に平坦な上面が作り出されるように、堆積された制御ゲート材料を平坦化すること（例えば、化学機械研磨（ＣＭＰ）及び／又はエッチバック）、及び従来からのリソグラフィ及びエッチング技術を用いて、堆積された材料をパターニングすることによって、制御ゲート層140が形成されている。一実施形態において、制御ゲート層140は従来からのポリシリコンのＣＶＤによって形成される。この実施形態において、ポリシリコンはその場（in  situ）でドープされてもよいし、あるいは堆積後にイオン注入を用いてドープされてもよい。例えば、ＮＭＯＳトランジスタを用いる一実施形態においては、制御ゲート層140は例えばヒ素又はリン等のｎ型不純物でドープされ得る。
【００１６】
図７に示された記憶素子100は機能的な不揮発性記憶素子である。より具体的には、図７に示された記憶素子100は、ホットキャリア注入プログラミング技術を用いるのに適し、且つ２ビットの情報（すなわち、４つの固有状態）を記憶することが可能な対称性を有するプログラム可能素子である。ＮＭＯＳ（ソース／ドレイン領域112がｎ型で、半導体基板102がｐ型）の実施形態では、情報の第１のビットは、図７には示されていないソース／ドレインコンタクトを介して、第１のソース／ドレイン領域112-1を第１のプログラミング電圧（ＶＰ１）にバイアスし、制御ゲート140を第２のプログラミング電圧（ＶＰ２）にバイアスし、且つ第２のソース／ドレイン領域112-2及び半導体基板102を接地することによってプログラムされ得る。一実施形態において、ＶＰ１及びＶＰ２は何れも好ましくは約６Ｖから９Ｖの範囲内である。これらのバイアス条件の下で、ソース／ドレイン領域112-1はドレインとしての役割を果たし、基板102の上部に形成される導電性経路に沿ってソース112-2からドレイン112-1へと電子が流れる。電子は、ドレイン112-1とソース112-2との間の電位差に起因する電界によって加速されるので、バイアスされたドレインを囲む空乏領域へと押し入れられる。これらの高い運動エネルギーの電子の一部は半導体基板の格子内の原子と衝突し、電子−正孔対を生成させる。こうして生成された電子の一部は、制御ゲート層140の正バイアスに起因する電界によって電荷格納層121に注入される。このホットキャリア注入プロセスは主として、電界がその最大値をとるドレイン112-1の近傍の、図７において参照符号142で表された狭い注入領域にて起こる。注入領域142に包含されるＤＳＥ群120は注入された電荷を保持し、記憶素子の電気特性に検出可能な変化を生じさせる。この変化は読み出しサイクル中にＩＤＳの変化として検知されることができる。斯くして、注入領域142内のＤＳＥ群120に格納された電荷は、記憶素子100の第１のビットに対応したものとなる。
【００１７】
電荷記憶素子100の第２の注入領域144は、ソース／ドレインのバイアスの極性を逆にすることで、ソース／ドレイン領域112-2をバイアスされたドレイン端子として機能させ、且つソース／ドレイン領域112-1を接地されたソース端子として機能させることによってプログラムされる。注入領域142及び144を消去することは、制御ゲート層140を負電位（ＶＥ１）にバイアスし、半導体基板102を正の値（ＶＢ２）にバイアスすることによって達成され得る。消去動作中、ソース／ドレイン領域112はフローティングにされ得る。消去動作は、この設定において、注入領域142及び144から同時に格納電荷を排除することによって双方のビットを同時に消去する。
【００１８】
図１３に示されるプログラミングテーブル145は、図７に示された記憶素子100に対してのプログラム、消去、及び読み出し（検知）動作のバイアス条件をまとめたものである。読み出し動作は、プログラミング用のバイアス設定に類似したバイアス設定を使用するが、より低い電圧を使用する。種々のバイアス電圧の大きさは実施時の詳細事項であり、例えば底部酸化物110の厚さなどの使用される製造技術に依存する。５ｎｍから１０ｎｍの厚さの底部誘電体層を用いるＮＭＯＳの実施形態においては、ＶＰ１及びＶＰ２は約６Ｖから９Ｖの範囲内、ＶＲ１及びＶＲ２は約３Ｖから６Ｖの範囲内、ＶＥ１は約−６Ｖから−９Ｖの範囲内、そしてＶＥ２は約６Ｖから９Ｖの範囲内となり得る。電気的プログラム可能記憶セル設計の当業者に認識されるように、プログラミング、消去及び読み出しに必要なバイアス状態を生成可能な回路は周知である。
【００１９】
図７に示された記憶素子100はＨＣＩプログラミングを使用し、上述のような２ビット／セルに限られる。セルサイズの増大に伴ってセル当たり２ビットより多くを記憶することが可能な記憶素子を形成するために、図８乃至１２に関して以下にて説明される更なる処理が実行されてもよい。図８において、制御ゲート層140は、ＣＭＰによって研磨され、エッチバックされ、あるいはこれらの組み合わせが行われ、各々が半導体基板102内の対応するトレンチ108（図６）内に備えられた２つの別個の制御ゲート145が形成されている。図示された実施形態において、制御ゲート層140の研磨は、別個の制御ゲート145を作り出すことに加えて、トレンチ108の外部にある頂部誘電体130及びＤＳＥ群120の部分を除去するが、ハードマスク層106にて停止する。
【００２０】
図９において、図８の制御ゲート145は部分的にエッチングされ、あるいはその他の方法で除去され、リセス状の制御ゲート150が作り出されている。制御ゲート材料がポリシリコンである実施形態では、リセス状の制御ゲート150は、ハードマスク106に対して選択的な既知のシリコンエッチングプロセスによって形成される。リセス状の制御ゲート150の上面152は、半導体基板102の上面の下方まで縦方向に移動させられており、それにより、この上面152と半導体基板102の上面との間にギャップ154が存在している。記憶素子100の記憶可能なビット数を増大させるために第２のプログラミング技術を用いる目的で重要なことに、ギャップ154は頂部酸化物130の一部を露出させている。これは、ソースサイド注入プログラミング（後述）を用いるのに適した構造を作り出す手段として、後にギャップ154内のＤＳＥ群120を意図的に酸化することを容易にするものである。
【００２１】
図１０において、後続の熱酸化プロセスに備えてハードマスク106が除去されている。一部の実施形態においては、次に行われる熱酸化の間に誘電体ライナー104の厚さを増大させることが望ましく、シリコン窒化物ハードマスク106の除去はこの目的を達成するために必要とされる。これらの実施形態において、ハードマスク106は従来からのシリコン窒化物剥離プロセス（例えば、熱リン酸への浸漬）によって除去される。
【００２２】
図１１において、熱酸化プロセスが実行され、ここでは制御ゲート酸化物160又は分離用誘電体160として参照される酸化膜160が形成されている。制御ゲート酸化物160はリセス状の制御ゲート150の絶縁をもたらしている。この熱酸化はまた、既存の誘電体ライナー104に酸化物の層162を付加する。さらに、この熱酸化プロセスは、ギャップ154（図９）内のシリコンＤＳＥ群120を酸化し、ＤＳＥ群120に縦方向で隣接する酸化物ギャップ構造156を生成する。
【００２３】
後述のように記憶セルの完成時、酸化物ギャップ構造156は、適切なバイアス（後述）の下で該ギャップ構造156付近の電子を加速させることによってソースサイド注入（ＳＳＩ）を促進させる。これら加速された電子の一部はギャップ構造156に近い位置のＤＳＥ群120に注入され、それによってこれらのＤＳＥ群をプログラムすることになる。このようにＳＳＩによってプログラムされるＤＳＥ群120は、ソース／ドレイン領域112-2がドレイン端子になる設定においては、図１１にて参照符号158によって指し示された注入領域に位置している。
【００２４】
図１２において、選択ゲート相互接続170が形成され、４ビット／セルの記憶素子200が完成されている。選択ゲート相互接続170はポリシリコン相互接続であってもよいし、従来からの金属相互接続（例えば、アルミニウム、銅など）であってもよい。図１２に示された記憶素子200は、トレンチ108（図６を参照）と該トレンチの内側を覆う底部誘電体110とを画成する半導体基板102を含んでいる。電荷格納層121は底部誘電体110上に位置しており、一組の不連続な格納要素（ＤＳＥ）120を含んでいる。頂部誘電体130及び導電性（例えば、ポリシリコン）の制御ゲート150がＤＳＥ群120上に位置している。ソース／ドレイン領域112（拡散領域112とも呼ぶ）がトレンチの下に位置している。ＤＳＥ群120は好ましくはポリシリコンのナノ結晶である。
【００２５】
図１４を参照するに、記憶素子200用のＳＳＩプログラミングテーブル155が示されている。表155の実施形態に従って、記憶素子200のＳＳＩ注入領域159をプログラムすることは、ソース／ドレイン領域112-2を第３のプログラミング電圧（ＶＰ３）にバイアスし、第１の制御ゲート150-1を第４のプログラミング電圧（ＶＰ４）にバイアスし、第２の制御ゲート150-2を第５のプログラミング電圧（ＶＰ５）にバイアスし、選択ゲート170を第６のプログラミング電圧（ＶＰ６）にバイアスし、且つソース／ドレイン領域112-1及び半導体層102を０Ｖにバイアスすることによって達成され得る。一実施形態において、ＶＰ３は６Ｖ、ＶＰ４は８Ｖ、ＶＰ５は５Ｖ、そしてＶＰ６は３Ｖである。記憶素子200のＳＳＩ注入領域158をプログラムすることは、ソース／ドレイン領域112-2をＶＰ３にバイアスし、第１の制御ゲート150-1をＶＰ５にバイアスし、第２の制御ゲート150-2をＶＰ４にバイアスし、選択ゲート170をＶＰ６にバイアスし、且つソース／ドレイン領域112-1及び半導体層102を０Ｖにバイアスすることによって達成され得る。表155は更に、記憶素子200のＨＣＩ注入領域142をプログラムするための条件を示しており、これは、制御ゲート150-1、制御ゲート150-2及び選択ゲート170をＶＰ２にバイアスし、ソース／ドレイン領域112-2をＶＰ１にバイアスし、且つソース／ドレイン領域112-1及び半導体層102を０Ｖにバイアスすることを含んでいる。記憶素子200のＨＣＩ注入領域144をプログラムすることは、制御ゲート150-1、制御ゲート150-2及び選択ゲート170をＶＰ２にバイアスし、ソース／ドレイン領域112-1をＶＰ１にバイアスし、且つソース／ドレイン領域112-2及び半導体層102を０Ｖにバイアスすることを含んでいる。
【００２６】
図示された記憶素子200の実施形態においては、制御ゲート150はトレンチ内でリセス状（制御ゲートの上面が基板の上面の下方まで縦方向に移動させられている）にされており、制御ゲート酸化物160が導電性の制御ゲート150の上に位置している。最も上側のＤＳＥは制御ゲートの上面に縦方向で揃えられており、酸化物ギャップ構造156は、トレンチの側壁に隣接するＤＳＥ群120に横方向で揃えられ、且つ最も上側のＤＳＥから基板の上面まで縦方向に延在している。
【００２７】
ＤＳＥ群120の層121は、少なくとも２つの別々にプログラム可能な注入領域（142、144、158及び159）を含んでいる。これら注入領域は、制御ゲート150、ソース／ドレイン領域112及び半導体基板102を適切にバイアスすることによってプログラムされる。図１２に示された注入領域は、ＨＣＩ注入領域142及び142と、ＳＳＩ注入領域158及び159とを含んでいる。図１２に示されるように、単位セルが第１のソース／ドレイン領域112の中心から隣接するソース／ドレイン領域の中心まで延在している場合、セル200は４つのプログラム可能ビットを含んでいる。酸化物ギャップ構造156を含まない実施形態においては、セル200は２つのＨＣＩプログラム可能な注入領域142及び144を含む。
【００２８】
以上の明細書にて、本発明は特定の実施形態を参照して説明された。しかしながら、当業者に認識されるように、添付の特許請求の範囲にて説明される本発明の範囲を逸脱することなく、様々な変更及び変形が為され得る。例えば、示された実施形態はＮＭＯＳトランジスタの実施形態であったが、ＰＭＯＳの実施形態も等しく包含される。従って、この明細書及び図面は限定的ではなく例示的な意味で考慮されるべきものであり、全てのこのような変更及び変形は本発明の範囲に含まれるものである。
【００２９】
利点、その他の効果、及び問題の解決策が、具体的な実施形態に関して説明されてきた。しかしながら、利点、効果若しくは問題の解決策、又は利点、効果若しくは解決策を生じさせる如何なる要素も、何れか又は全ての請求項についての決定的な、必要な、あるいは不可欠な特徴又は要素として解されるべきではない。
【００３０】
ここでは、用語“有する”、“有している”、又はこれらの如何なる変形も、非排他的に含有することに及ぶものであり、故に、要素リストを有するプロセス、方法、品目又は装置は、それらの要素のみを含むわけではなく、明示的に列挙されていない、あるいはそのようなプロセス、方法、品目又は装置に本来備わっているその他の要素を含み得るものである。
【図面の簡単な説明】
【００３１】
【図１】製造プロセスに係る一実施形態の中間段階におけるウェハを示す断面図であり、ウェハから成る半導体基板上の誘電体ライナーの上にハードマスクが形成されている。
【図２】図１に続く処理を示す図であり、半導体基板にトレンチが形成されている。
【図３】図２に続く処理を示す図であり、トレンチの内側が底部誘電体で覆われている。
【図４】図３に続く処理を示す図であり、トレンチの下にソース／ドレイン領域が形成されている。
【図５】図４に続く処理を示す図であり、不連続な記憶要素群の層がウェハに堆積されている。
【図６】図５に続く処理を示す図であり、不連続な記憶要素群の層の上に頂部誘電体が形成されている。
【図７】図６に続く処理を示す図であり、トレンチ内に制御ゲート層が形成されている。
【図８】図７に続く処理を示す図であり、制御ゲートが研磨除去され、各トレンチ内に別個の制御ゲートが形成されている。
【図９】図８に続く処理を示す図であり、制御ゲートが更に処理され、リセス状にされた制御ゲートが作り出されている。
【図１０】図９に続く処理を示す図であり、ハードマスクが除去されている。
【図１１】図１０に続く処理を示す図であり、リセス状制御ゲートの上に分離用誘電体が形成されている。
【図１２】図１１に続く処理を示す図であり、分離用誘電体上に選択ゲートが形成されている。
【図１３】図７に描写された記憶素子に関するホットキャリア注入プログラミングテーブルを示す図である。
【図１４】図１２の記憶素子に関するソースサイド注入プログラミングテーブルを示す図である。
【図１】
2009503855.tif 000003
【図２】
2009503855.tif 000004
【図３】
2009503855.tif 000005
【図４】
2009503855.tif 000006
【図５】
2009503855.tif 000007
【図６】
2009503855.tif 000008
【図７】
2009503855.tif 000009
【図８】
2009503855.tif 000010
【図９】
2009503855.tif 000011
【図１０】
2009503855.tif 000012
【図１１】
2009503855.tif 000013
【図１２】
2009503855.tif 000014
【図１３】
2009503855.tif 000015
【図１４】
2009503855.tif 000016
【国際調査報告】
2009503855.tif 000017