(57)【要約】  電気エネルギー貯蔵装置（１０）は、外部表面を持ち前記外部表面と連絡している複数のキャビティ（２２）を有する基板（２０）を含む。キャビティは内部キャビティ表面を有する。第１電極層（２４）は少なくとも内部キャビティ表面上に堆積している。電解質セパレータ層（２８）は、キャビティを満たし平面基板の外部表面上に延びるように第１電極層上に形成されている。第２電極層（３０）は、平面基板の外部表面の電解質セパレータ層上に形成されている。
2009530765.tif 000002
【特許請求の範囲】
【請求項１】
電気エネルギー貯蔵装置であって、
外部表面を有し前記外部表面と連絡している複数のキャビティを有する基板であって、前記キャビティが内部キャビティ表面を有する基板；
少なくとも前記内部キャビティ表面上に堆積している第１電極層；
前記キャビティを満たし前記平面基板の外部表面上に延びるよう第１電極層上に形成される電解質セパレータ層；および
前記平面基板の外部表面上の電解質セパレータ層上に形成される第２電極層
を含んでなる、電気エネルギー貯蔵装置。
【請求項２】
前記基板が平面および球形の少なくとも一方を有する、請求項１に記載の装置。
【請求項３】
前記基板が有孔板およびマイクロチャネルプレート（ＭＣＰ）の少なくとも一方を含んでなる、請求項１に記載の装置。
【請求項４】
前記基板が２つの逆向きの外部表面を持ち、前記キャビティが前記２つの外部表面と連絡するスルーキャビティを含み、前記電解質セパレータ層が前記２つの外部表面上に延び、前記第２電極層が前記の２つの逆向きの外部表面上の電解質セパレータ層上に形成されている、請求項１に記載の装置。
【請求項５】
前記基板が、半導体、ガラス、プラスティック、金属、合金、炭素および複合材料の少なくとも１つを含む、請求項１に記載の装置。
【請求項６】
前記キャビティの高さをキャビティの幅で割った比が１より大きい、請求項１に記載の装置。
【請求項７】
前記基板の少なくとも１部分を被覆し、前記基板の内部キャビティ表面と第１電極層の間に堆積する第１の中空電流コレクタ層をさらに含んでなる、請求項１に記載の装置。
【請求項８】
前記第２電極層の上に形成される第２電流コレクタ層をさらに含んでなる、請求項１に記載の装置。
【請求項９】
前記第１電極層と第２電極層の一方が装置のカソードを含み、第１電極層と第２電極層の他方が装置のアノードを含む、請求項１−８のいずれかに記載の装置。
【請求項１０】
前記カソードが、オキシ硫化モリブデン（ＭｏＳ2）、ＦｅＳ、ＦｅＳ2、ＷＳ2、ＬｉＣｏＯ2、ＬｉＮｉＯ2、ＬｉＭｎ2Ｏ4、ＣｕＳ、ＣｕＳ2、ＴｉＳ2、Ｖ2Ｏ5、Ｖ3Ｏ8、Ｌｉ1+xＭｎ2-yＯ4、ＭｏＯ2、ＭｏＯ3、ＣｏＯおよびＦｅxＭｏyＳＯの少なくとも１つを含む、請求項９に記載の装置。
【請求項１１】
前記カソードが、ポリマーが添加されている複合カソードを含んでなる、請求項９に記載の装置。
【請求項１２】
前記アノードが、グラファイト、アルカリ金属およびアルカリ金属合金の少なくとも１つを含んでなる、請求項９に記載の装置。
【請求項１３】
前記電解質セパレータ層が、ハイブリッドポリマー電解質（ＨＰＥ）メンブレン、ゲル電解質、固体セラミック電解質および固体ポリマー電解質の少なくとも１つを含む、請求項１−８のいずれかに記載の装置。
【請求項１４】
電気エネルギー貯蔵装置を製造する方法であって、
外部表面を有し前記外部表面と連絡している複数のキャビティを有する基板であって、前記キャビティが内部キャビティ表面を有する基板を提供する工程；
少なくとも前記内部キャビティ表面上に第１電極層を堆積させる工程；
前記キャビティを満たし前記平面基板の外部表面上に延びるように第１電極層上に電解質セパレータ層を形成する工程；および
前記平面基板の外部表面上の電解質セパレータ層上に第２電極層を形成する工程
を含む、電気エネルギー貯蔵装置を製造する方法。
【請求項１５】
前記基板が、平面および球形の少なくとも一方を有する、請求項１４に記載の方法。
【請求項１６】
前記基板の提供が、有孔板の提供およびマイクロチャネルプレート（ＭＣＰ）の提供の少なくとも一方を含んでなる、請求項１４に記載の方法。
【請求項１７】
前記基板が２つの逆向きの外部表面を持ち、前記キャビティが前記２つの外部表面と連絡するスルーキャビティを含み、前記電解質セパレータ層の形成が前記２つの外部表面上に前記電解質層を延ばすことを含み、前記第２電極層の形成が前記の２つの逆向きの外部表面上の電解質セパレータ層上に第２電極層を塗布することを含む、請求項１４に記載の方法。
【請求項１８】
前記基板が、半導体、ガラス、プラスティック、金属、合金、炭素および複合材料の少なくとも１つを含む、請求項１４に記載の方法。
【請求項１９】
前記キャビティの高さをキャビティの幅で割った比が１より大きい、請求項１４に記載の方法。
【請求項２０】
前記基板の内部キャビティ表面と第１電極層の間で前記基板の少なくとも１部分を被覆するように第１の中空電流コレクタ層を堆積させることをさらに含んでなる、請求項１４に記載の方法。
【請求項２１】
前記第２電極層の上での第２電流コレクタ層の形成をさらに含んでなる、請求項１４に記載の方法。
【請求項２２】
前記第１電極層と第２電極層の一方が装置のカソードを含み、第１電極層と第２電極層の他方が装置のアノードを含む、請求項１４−２１のいずれかに記載の方法。
【請求項２３】
前記カソードが、オキシ硫化モリブデン（ＭｏＳ2）、ＦｅＳ、ＦｅＳ2、ＷＳ2、ＬｉＣｏＯ2、ＬｉＮｉＯ2、ＬｉＭｎ2Ｏ4、ＣｕＳ、ＣｕＳ2、ＴｉＳ2、Ｖ2Ｏ5、Ｖ3Ｏ8、Ｌｉ1+xＭｎ2-yＯ4、ＭｏＯ2、ＭｏＯ3、ＣｏＯおよびＦｅxＭｏyＳＯの少なくとも１つを含む、請求項２２に記載の方法。
【請求項２４】
複合カソードを製造するようにカソードにポリマーを添加することをさらに含んでなる、請求項２２に記載の方法。
【請求項２５】
前記アノードが、グラファイト、アルカリ金属およびアルカリ金属合金の少なくとも１つを含んでなる、請求項２２に記載の方法。
【請求項２６】
前記電解質セパレータ層が、ハイブリッドポリマー電解質（ＨＰＥ）メンブレン、ゲル電解質、固体セラミック電解質および固体ポリマー電解質の少なくとも１つを含む、請求項１４−２１のいずれかに記載の方法。
【請求項２７】
前記の第１電極層の堆積が、電気化学堆積法、無電解析出法および化学蒸着法の少なくとも１つの利用を含んでなる、請求項１４−２１のいずれかに記載の方法。
【請求項２８】
前記の電解質セパレータ層の形成が、スピンコート法、真空支援引き法、ペースト法、圧力充填法およびキャスト法の少なくとも１つを利用する電解質層のキャビティ内への挿入を含んでなる、請求項１４−２１のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に電気エネルギー源に、詳細には３次元（３−Ｄ）マイクロ電池に関する。
【背景技術】
【０００２】
いくつかの３−Ｄマイクロ電池構成およびそのような電池を製造する方法は当業界に公知である。例えば、米国特許第6,197,450号は、その開示が参照により本願に取り込まれるが、マイクロ電池および二重層キャパシタ（ＤＬＣ）などの薄膜マイクロエレクトロケミカルエネルギー貯蔵セル（ＭＥＥＳＣ）を記載している。エネルギー貯蔵セルは、２つの薄層電極、固体電解質の中間薄層および任意の第４の薄い電流コレクタ層を含んでいる。これらの層は、基板の表面上に順番に堆積される。基板は、アスペクト比が高い任意の形状のスルーキャビティ（through cavity）を多数含み、これが体積当たりの全電極面積率を増加させている。
【０００３】
他の３−Ｄマイクロ電池構成はＬｏｎｇらにより、“Three-Dimensional Battery Architectures”、Chemical Review、10巻、104号、10月、2004年、4463-4492ページに記載されており、これを参照によって本願に組み込む。
【０００４】
参照により本願に組み込まれる、2004年10月14日に出願のＰＣＴ特許出願PCT/IL2004/000945は、マイクロチャネルプレート（ＭＣＰ）構造上に多数の薄膜層を形成することにより製造される、３−Ｄマイクロ電池などの３−Ｄ貯蔵セルを記載している。参照により本願に組み込まれる、2005年4月20日に出願のＰＣＴ特許出願PCT/IL2005/000414は、基板中に形成された２組の高アスペクト比マイクロコンテナを含んでなる３−Ｄマイクロ電池を記載している。マイクロコンテナには適切なアノードおよびカソード材料が満たされており、マイクロ電池の電極として使用される。アノードおよびカソードはインターレースパターンに配置されており、基板材料の壁により分離されている。マイクロコンテナを分離する基板の壁はイオン伝導性および電気絶縁性を高めるように処理されている。
【発明の開示】
【０００５】
本発明の実施形態は、３−Ｄマイクロ電池などの小型の３次元（３−Ｄ）電気エネルギー貯蔵装置およびそのようなセルを製造する方法を提供する。
【０００６】
公知の３−Ｄマイクロ電池構成において、エネルギーセルは、基板中に多数の小さなキャビティが形成されている基板中に製造されている。カソード、セパレータ層およびアノードが３−Ｄ構造中に形成されている。詳細には、異なる層がキャビティの内部に挿入されている。
【０００７】
これらの公知の構成とは異なり、本発明の実施形態において、電極の片方のみ、電解質セパレータ層および任意に１つの電流コレクタがキャビティ内に形成されている。電解質セパレータ層はキャビティ内部を満たし、基板の外部表面の上に延びている。第２の電極は、基板表面上の電解質セパレータ層に取り付けられている。キャビティ内部に形成する必要があるのは層のいくつかのみなので、本願記載の３−Ｄセル構成は、従来の製造プロセスを利用して製造するのにより簡単であろう。
【０００８】
さらに、以下に記載の構成は、公知の構成に比べ厚いカソードの堆積が可能であり、エネルギー容量および密度を著しく増加させる。開示される方法を利用して製造される典型的な３−Ｄマイクロ電池を以下に記載する。
【０００９】
したがって、本発明の実施形態により、電気エネルギー貯蔵装置であって、
外部表面を有し前記外部表面と連絡している複数のキャビティを有する基板であって、前記キャビティが内部キャビティ表面を有する基板；
少なくとも前記内部キャビティ表面上に堆積している第１電極層；
前記キャビティを満たし前記平面基板の外部表面上に延びるよう第１電極層上に形成される電解質セパレータ層；および
前記平面基板の外部表面上の電解質セパレータ層上に形成される第２電極層
を含む、電気エネルギー貯蔵装置が提供される。
【００１０】
１実施形態において、基板は平面および球形の少なくとも片方を有する。基板は、有孔板（perforated plate）およびマイクロチャネルプレート（ＭＣＰ）の少なくとも片方を含んでよい。他の実施形態において、基板は２つの逆向きの外部表面を有し、キャビティは前記２つの外部表面と連絡するスルーキャビティを含み、電解質セパレータ層は前記２つの外部表面上に延び、第２電極層は前記の２つの逆向きの外部表面上の電解質セパレータ層上に形成されている。さらに、またはその代わりに、基板は、半導体、ガラス、プラスティック、金属、合金、炭素および複合材料の少なくとも１つを含むことがある。さらに他の実施形態において、キャビティの高さをキャビティの幅で割った比は１より大きい。
【００１１】
１実施形態において、前記装置は、基板の少なくとも一部を被覆し、基板の内部キャビティ表面と第１電極層の間に堆積する第１の中空電流コレクタ層をさらに含む。さらに、またはその代わりに、前記装置は第２電極層の上に形成される第２電流コレクタ層を含むこともある。
【００１２】
他の実施形態において、第１電極層と第２電極層の一方は装置のカソードを含み、第１電極層と第２電極層の他方は装置のアノードを含む。１実施形態において、カソードは、オキシ硫化モリブデン（ＭｏＳ2）、ＦｅＳ、ＦｅＳ2、ＷＳ2、ＬｉＣｏＯ2、ＬｉＮｉＯ2、ＬｉＭｎ2Ｏ4、ＣｕＳ、ＣｕＳ2、ＴｉＳ2、Ｖ2Ｏ5、Ｖ3Ｏ8、Ｌｉ1+xＭｎ2-yＯ4、ＭｏＯ2、ＭｏＯ3、ＣｏＯおよびＦｅxＭｏyＳＯの少なくとも１つを含む。さらに他の実施形態において、カソードはポリマーが添加されている複合カソードを含む。さらに他の実施形態において、アノードは、グラファイト、アルカリ金属およびアルカリ金属合金の少なくとも１つを含む。１実施形態において、電解質セパレータ層は、ハイブリッドポリマー電解質（ＨＰＥ）メンブレン、ゲル電解質、固体セラミック電解質および固体ポリマー電解質の少なくとも１つを含む。
【００１３】
本発明の実施形態により、電気エネルギー貯蔵装置を製造する方法であって、
外部表面を有し前記外部表面と連絡している複数のキャビティを有する基板であって、前記キャビティが内部キャビティ表面を有する基板を提供する工程；
少なくとも前記内部キャビティ表面上に第１電極層を堆積させる工程；
前記キャビティを満たし前記平面基板の外部表面上に延びるように第１電極層上に電解質セパレータ層を形成する工程；および
前記平面基板の外部表面上の電解質セパレータ層上に第２電極層を形成する工程
を含む、電気エネルギー貯蔵装置を製造する方法が提供される。
【００１４】
１実施形態において、第１電極層の堆積は、電気化学堆積法、無電解析出法および化学蒸着法の少なくとも１つの利用を含む。さらに、または代わりに、電解質セパレータ層の形成は、スピンコート法、真空支援引き法（vacuum-assisted pulling process）、ペースト法、圧力充填法（pressure-filling process）およびキャスト法の少なくとも１つを利用する電解質層のキャビティ内への挿入を含む。
【００１５】
本発明は、以下の図面とともに以下の実施形態の詳細な説明からより良く理解されるであろう。
【発明を実施するための最良の形態】
【００１６】
マイクロ電池構造および製造方法
図１は、本発明の実施形態による、マイクロ電池１０を製造するベースとして使用される有孔基板２０の略図である。図１の典型的な実施形態において、基板２０は２つの反対面を有する平面構造を含んでなるが、球形基板など他の形状および形態を有する基板も使用できる。多数のスルーキャビティ２２が基板２０に穴を開けており、１面から他の面へ基板の厚さ全体を貫いている。
【００１７】
ある実施形態において、基板２０は、キャビティ２２が好適な電気化学エッチングまたはリソグラフィプロセスを利用して形成されている、ウェハまたは他のプレートを含んでなる。キャビティを作る典型的な方法は、上記で引用したＰＣＴ特許出願PCT/IL2005/000414に記載されているが、前記特許は本発明出願の譲受人に譲渡されている。基板材料は、シリコンなどの半導体、プラスティック、金属、合金、炭素、複合材料または他の好適な材料を含んでよい。
【００１８】
あるいは、基板２０は、マイクロチャネルプレート（ＭＣＰ）構造、すなわち、互いに融合しスライスされて薄板を形成している非常に小さい直径の管の２次元アレイを含んでいてもよい。ＭＣＰは通常ガラスでできているが、カーボンファイバーなど他の材料でできていてもよい。ＭＣＰは、Del Mar Ventures（カリフォルニア州、サンディエゴ）およびBurle Electro-Optics,Inc.（マサチューセッツ州、スターブリッジ）など多くの源から市販されている。ＭＣＰの製造方法は、例えば、米国特許第6,300,709号、第6,260,388号および第6,270,714号に記載されており、その開示を参照により本願に組み込む。ＭＣＰを利用してマイクロ電池を製造するいくつかの態様は、上記に引用したＰＣＴ特許出願PCT/IL2004/000945に記載されており、前記特許は本発明出願の譲受人に譲渡されている。
【００１９】
他の実施形態において、基板２０は、好適な電気化学エッチングまたはリソグラフィプロセスを利用してキャビティ２２が形成されているウェハを含んでもよい。キャビティを製造する典型的な方法は、上記に引用したＰＣＴ特許出願PCT/IL2005/000414に記載されており、前記特許は本発明出願の譲受人に譲渡されている。
【００２０】
基板２０の厚さ（およびキャビティ２２の高さ）は好ましくは１００−８００ミクロンの範囲であるが、以下に記載する方法を利用して、どのような厚さの基板中にもマイクロ電池を製造することもできる。キャビティの特徴的な幅または直径は、典型的には数十ミクロン程度である。典型的には、キャビティは１を超えるアスペクト比（すなわち高さ対幅の比）を有する。キャビティは、典型的には１ミクロンから数十ミクロンの範囲の厚さを有する基板壁により分離されている。典型的なマイクロ電池中のマイクロコンテナの総数は、キャビティの直径、壁の厚さおよび電池の電気的特性により、数百から数万になることがある。典型的には、キャビティは高アスペクト比を有し、すなわち高さがその直径よりもはるかに大きい。以下の例は丸い断面を有する円筒状キャビティを示すが、他の形状および断面も利用可能である。ある実施形態において、キャビティは必ずしもスルーキャビティを含まないことがあり、すなわちキャビティが基板の表面の片方のみを貫通している。
【００２１】
図２は、本発明の実施形態によるマイクロ電池１０の断面略図である。ある実施形態において、第１電流コレクタ層２４が基板２０の表面積上に形成されている。層２４は、典型的には金属層を含んでなり、当業界に公知の好適な薄膜堆積プロセスを利用して基板２０上に堆積している。典型的には、層２４は、キャビティ２２の内部および外部の両方で、有孔基板の表面積全体を被覆する中空構造または外皮を形成する。特に、層２４はキャビティ２２の内部表面を被覆する。層２４が２−４ミクロンのニッケル層を含んでなる典型的なマイクロ電池を以下に記載する。別法としては、より薄い（例えば１ミクロン）またはより厚い電流コレクタ層も使用できる。
【００２２】
電流コレクタ層２４は、マイクロ電池の端子の一方を形成している。別の実施形態において、例えば基板２０が導電性材料を含んでなる場合、電流コレクタ２４を省略できる。層２４の使用を不要にするほど、炭素または金属基板が十分に導電性である場合もある。例えば、有孔金属シート、炭素（例えばグラファイト）メッシュまたは高ドープシリコンウェハは導電性基板として機能する。
【００２３】
カソード層２６は第１電流コレクタ層の上に（あるいは、第１電流コレクタ層が省略されている場合、有孔基板の直接上に）形成されている。層２６は、キャビティ２２の内部および外部の両方で、第１電流コレクタの表面積全体を実質的に被覆している。第１電流コレクタ層２４が省略される場合、カソード層は基板を被覆し、基板自体がマイクロ電池１０の端子の一方を形成している。
【００２４】
以下の実施例において、層２６はオキシ硫化モリブデン（ＭｏＳ2）を含んでなる。使用できる別なカソード材料は、上記に引用した米国特許第6,197,450号ならびにＰＣＴ特許出願PCT/IL2004/000945およびPCT/IL2005/000414に記載されている。例えば、別なカソード材料は、ＦｅＳ、ＦｅＳ2、ＷＳ2、ＬｉＣｏＯ2、ＬｉＮｉＯ2、ＬｉＭｎ2Ｏ4、ＣｕＳ、ＣｕＳ2、ＴｉＳ2、Ｖ2Ｏ5、Ｖ3Ｏ8、Ｌｉ1+xＭｎ2-yＯ4、ＭｏＯ2、ＭｏＯ3、ＣｏＯおよびＦｅxＭｏyＳＯを含んでよい。
【００２５】
ある実施形態において、追加のポリマーをカソード材料に加えてより厚い複合カソードが形成される。複合カソードは、例えば、参照により本願に組み込む、Golodnitskyらの“Progress in Three-Dimensional(3D)Li-Ion Microbatteries,”The 15th International Conference on Solid State Ionics(SSI-15)、Baden-Baden、Germany、July 17-22、2005に記載されている。二次電池に使用される複合負極構成は、米国特許第5,162,178号に記載されており、その開示を参照により本願に組み込む。
【００２６】
本願に記載のマイクロ電池構成に使用される複合カソードの厚さは、およそ２０ｎｍから１０ミクロン超まで変わることがあるが、元のカソードの厚さは典型的には１０ｎｍと２ミクロンの間である。より厚いカソードは、典型的には電池のエネルギー密度を増加させる。複合カソードを含む典型的な電池構成および関連するエネルギー密度（容量）試験結果を以下に示す。本願記載のマイクロ電池構成は複合カソードを配置するのに特に好適であるが、キャビティの内部に利用される電池層がより少ないからである。したがって、より大きいキャビティ容積がより厚いカソードを支持するのに利用できる。
【００２７】
カソード層は、電気化学堆積法を利用して、あるいは無電解析出および化学蒸着などの他の好適な方法を利用して形成できる。カソード層の特徴的な厚さは、０．２から５ミクロンの範囲であるが、他の厚さも利用できる。典型的には、層２６は、第１電流コレクタまたは基板の表面全体を被覆するように形成される。
【００２８】
当業界に公知であるとおり、電解質セパレータ層はカソード層２６上に塗布されてマイクロ電池のセパレータ層を形成する。ある実施形態において、電解質セパレータ層は、イオン伝導性電解質メンブレン２８を含んでなる。メンブレン２８は、カソード層を被覆しキャビティ２２の残りの内部容積を満たすように堆積する。メンブレン２８は基板２０の外部表面（または複数の表面）を越えて延びる。典型的には、図２の実施例など、メンブレンは基板の反対面両方を越えて延び、２つの逆向きの平面外部表面を有する。理解できるとおり、メンブレン２８は、カソードメッキキャビティの内部およびカソードメッキ基板の外部面上の両方で、広い表面積にわたりカソード層２６と接触している。
【００２９】
以下に記載の実施例において、メンブレン２８はハイブリッドポリマー電解質（ＨＰＥ）を含んでなる。あるいは、メンブレン２８はセラミックまたは他の固体電解質、ポリマー電解質またはゲル電解質を含むこともある。典型的には、メンブレン２８は電気絶縁性およびイオン伝導性である。メンブレン材料は、スピンコーティング、真空支援引き法、ペースト法、圧力充填法およびキャスト法などの当業界に公知の好適なプロセスを利用してキャビティ中に挿入できる。
【００３０】
基板２０、カソード層２６および電解質メンブレン２８が、互いに化学的に適合性があるように、すなわち互いに反応せず、腐食を起こさないように選択されなければならないことに留意されたい。
【００３１】
アノード層３０は、イオン伝導性メンブレンの外部表面または複数の表面上に形成され、または他の方法で取り付けられている。以下に記載の実施例において、アノード層３０はグラファイトを含んでなる。あるいは、アノードは、リチウムと可逆的にインターカレートすると知られている種々のリチウム合金などの他の好適な材料を含んでよく、Ｓｉ、Ｓｎ、Ｓｂ、Ａｌ、Ｍｇ、Ｃｕ、ＮｉおよびＣｏから選択される１種または複数の元素を含む。あるいは、アノードは他の好適なアルカリ金属またはアルカリ金属合金を含んでよい。
【００３２】
アノード層は実質的に平坦な層または膜を含む。アノードは、薄膜または厚膜堆積法を利用してメンブレンの外部表面に堆積できる。あるいは、アノードは、アノード材料でできていてメンブレンの表面に取り付けられた薄い箔を含むことがある。アノード層はメンブレン２８の外部表面の一方または両方に取り付けられる。
【００３３】
第２電流コレクタ層３２は任意にアノード層に取り付けられ、電池１０の他の端子に接続している。アノードが導電性材料（グラファイトなど）を含んでなる実施形態において、第２電流コレクタを省略でき、電池端子は直接アノードに接続する。公知のいくつかの３−Ｄマイクロ電池構成と違い、アノードおよび第２電流コレクタは、キャビティ２２に貫通していない実質的に平坦な２−Ｄ層である。
【００３４】
アノード、カソードおよび電解質層の種々の別な材料組成物ならびにこれらの層を堆積させる好適なプロセスは、上記で引用した背景参照文献に記載されている。
【００３５】
３４Ａおよび３４Ｂと表示されるマイクロ電池の２つの端子は、それぞれ第１および第２電流コレクタ層と接続している。端子３４Ａは、マイクロ電池構造中の好適な開口部を通って層２４に接続している。端子３４Ｂは層３２に接続している。上述のとおり、層２４が省略される実施形態において、端子３４Ａは基板２０に直接接続している。同様に、層３２が省略される場合、端子３４Ｂはアノード層３０に直接接続している。
【００３６】
図３は、本発明の実施形態による上記図２のマイクロ電池の平面断面略図である。図は、キャビティ２２のある基板２０を示す、上記図２でＩＩＩと印の付いた水平面の平面断面図を示す。キャビティの内部表面は第１電流コレクタ層２４によりメッキされており、次いでカソード層２６によりメッキされている。キャビティ内部の残りの容積はメンブレン２８により満たされている。
【００３７】
公知のいくつかの３−Ｄマイクロ電池構成と比較して、図２および３に示すマイクロ電池１０の構造は製造するのがより簡単である。アノード層がキャビティの外側に塗布されているので、イオン伝導性メンブレンは、追加のアノード層を収容する必要なく、キャビティの残りの容積全体を満たすことができる。したがって、メンブレンは、種々の充填、ペーストおよび／またはキャスト法を利用して、必ずしも共形堆積（conformal deposition）法を利用せずに塗布することができる。さらに、カソード層をより厚くでき、それにより電池のエネルギー容量を高めることができる。
【００３８】
図２および３の典型的な実施形態において基板はカソード層に被覆されアノード層は外部の平坦層であるが、２つの電極の役割は反対にできる。言い換えると、別な実施形態において、マイクロ電池は基板を被覆するアノード層および平坦な外部カソードを含んでよい。
【００３９】
図４は、本発明の実施形態によるマイクロ電池１０の製造方法を図式的に示すフローチャートである。図４の方法を利用して製造される特定のマイクロ電池のいくつかの例を以下にさらに説明する。前記方法は、基板供給工程４０で有孔基板２０を製造または他の方法で得る工程により始まる。ある実施形態において、有孔基板はマイクロ電池製造プロセスの一部として製造されることもある。あるいは、好適な有孔基板を事前に提供してもよい。
【００４０】
任意に、第１電流コレクタ２４を、第１電流コレクタ形成工程４２で、基板上に堆積させる。次いで、第１電極層（本例においてカソード層）を、第１電極形成工程４４で形成し第１電流コレクタ層を被覆する。第１電流コレクタを省略する場合、第１電極層は基板を被覆する。
【００４１】
次いで、メンブレン形成工程４６でメンブレン２８を塗布する。上述のとおり、メンブレン材料はキャビティ２２の残りの容積を満たし、基板の３−Ｄ構造を越えて延び、１つまたは２つの外部表面を形成する。次いで、第２電極形成工程４８で、第２電極層（本例においてアノード層）をメンブレンの外部表面の少なくとも一方に塗布する。任意に、第２電流コレクタ形成工程５０で、第２電流コレクタ層３２をアノード層に塗布する。次いで、端子をマイクロ電池に接続し、組み立てられたマイクロ電池を、好適な手段を利用して包装および／または密封できる。
【００４２】
典型的なマイクロ電池
以下の実施例は、開示された構造および方法を利用する可能性のある３−Ｄマイクロ電池装置をいくつか示す。
【００４３】
実施例１
３−Ｄマイクロ電池を、上記の図１−３の配置により組み立てる。マイクロ電池は、ＭｏＳ2カソード、ハイブリッドポリマー電解質（ＨＰＥ）メンブレンおよびリチウムイオングラファイトアノードを含んでなる。カソード電流コレクタとしてニッケル層を使用する。
【００４４】
本実施例に使用する基板は、円形ソーダライムＭＣＰ基板（BURLE Electro-Optics,Inc.製造、部品番号C13S05M50）を含んでなる。基板は、外径１３ｍｍ、厚さ０．５ｍｍであり、直径５０ミクロンの円形スルーキャビティを多数有する。ＭＣＰ基板は、以下の組成（ｗ／ｗ％）を有するソーダライムガラスでできている：ＳｉＯ2（７２．８）、Ｎａ2Ｏ（１３．７）、ＣａＯ（８．８）、ＭｇＯ（４．０）、Ｆｅ2Ｏ3（０．１２）、Ａｌ2Ｏ3（０．１）。
【００４５】
最初に、基板を処理してニッケル電流コレクタの接着を高める。処理は、室温で超音波浴中で実施される、洗剤溶液およびエタノール中での連続した浸漬および脱脂を含む。その後、基板を沸騰シクロヘキサンおよび濃（９８％）硫酸に浸漬する。脱脂された表面を、フッ化水素酸（４０％）と硫酸（９８％）の１：４混合物でエッチングする。
【００４６】
共形被覆を与えると当業界に公知の無電解法を使用して、ＭＣＰ基板の露出した表面全体にニッケル電流コレクタを堆積させる。ニッケルの無電解析出は、ＳｎＣｌ2、ＨＣｌ：Ｈ2Ｏ溶液中での増感、ＰｄＣｌ2、ＨＣｌ：Ｈ2Ｏ溶液での活性化およびニッケル還元の数回の連続的な繰り返しを含んでなる。活性化されたニッケルメッキ基板を、錯形成剤としてのクエン酸３ナトリウムおよび還元成分としての次亜リン酸ナトリウムとともにアルカリ性Ｎｉ−無電解浴に浸漬する。自己触媒プロセスは、６５−７０℃で５−１５分実施する。析出したニッケル層の厚さは析出時間により変わる。例えば、１５分の析出は、およそ２ミクロンの層の厚さを生み出す。
【００４７】
無電解溶液の組成は以下のとおりである：スルファミン酸ニッケル：０．１００Ｍ、クエン酸ナトリウム：０．１２５Ｍ、酢酸ナトリウム：０．１００Ｍ、次亜リン酸ナトリウム：０．３１４Ｍ、チオ尿素：０．１ｍｄ／Ｌ、ドデシル硫酸ナトリウム：１０ｍｇ／Ｌ、ｐＨ  ９。得られた電流コレクタ層は共形であり、粘着性が高く、完全にキャビティを被覆する。上述の無電解プロセスは、キャビティ内部および基板の外部面上の両方に均一な２−４ミクロンのニッケル層を作り出す。
【００４８】
ニッケルメッキ基板を脱イオン水で洗浄し、次いで電気化学カソード堆積を行う。電気化学堆積法は、テトラチオモリブデート（ＭｏＳ42-）アニオンを電気活性種として含んでなる電解浴中で実施する。浴は、Ｎａ2ＳおよびＮａ2ＭｏＯ4の水溶液を混合し、ＨＣｌまたはＫＨ2ＰＯ4を加えて溶液のｐＨを７．５−８．０の範囲の値に調整して調製する。
【００４９】
流量制御装置を使用し、高アスペクト比のキャビティ内部に共形堆積を確実にする。この装置において、ニッケルメッキ基板を対電極として働く２つのグラファイトプレート間に置く。蠕動ポンプは、電解浴中に最大０．４Ｌ／分の一定流速を与える。薄膜ＭｏＳ2層は、ニッケルメッキ基板に一定負電位／電流を印加することによりテトラチオモリブデートアニオンの電解還元から得られる。
【００５０】
本実施例において、ＨＰＥイオン伝導性メンブレンは、市販のＰＶＤＦ−２８０１コポリマー（Kynar）を含んでなる。ＳｉＯ2（Aerosil 130）をポリマーマトリックスに加えて、イオン伝導性および電解質取り込みを増加させる。ＰＶＤＦパウダーを高純度シクロペンタノン（Aldrich）またはＤＭＳＯに溶かす。次いで、ヒュームドシリカ１３０（Degussa）およびプロピレンカーボネート（PC、Merck）を加え、混合物を室温でおよそ２４時間攪拌し、均質なスラリーを作る。
【００５１】
あるいは、ＰＥＧＤＭＥをポア形成剤（pore former）として使用できる。メンブレンの厚さおよびそのモルフォロジーは、キャスティングスラリー中の固体の量ならびに使用する溶媒およびポア形成剤の種類による。メンブレンスラリーを、数回の連続的なスピンコーティングおよび真空引き工程を利用して、キャビティ中に挿入する。
【００５２】
次に、アノード材料を準備する。ＭＣＭＢ  ６−２８（メソカーボンマイクロビーズ、大阪ガス株式会社）を、アノードリチウムインターカレーションホスト材料として使用する。ＭＣＭＢを、２００℃でおよそ８時間乾燥する。適当量のＭＣＭＢ、ポリマーバインダーおよび溶媒を混合してアノードスラリーを準備する。次いで、アノードスラリーをＨＰＥメンブレンの外部表面にペーストする。メンブレンと密接にかみあうように、リチウム薄膜をグラファイトアノードの表面に緩やかな圧力をかけてあてがう。グラファイトアノードのリチウム化は、電池製造の１０時間以内に実施されることが好ましい。マイクロ電池の総電極面積は０．２ｃｍ2である。
【００５３】
次いで、材料の完全な濡れを確実にするため、真空下で１Ｍ  ＬｉＢＦ4  １ＥＣ：９ＤＥＣ電解質にマイクロ電池を浸す。マイクロ電池を、２３２４コイン電池中に密封する。
【００５４】
ＬｉＣ6-x／ＨＰＥ／ＭｏＳ2電池を、Ｍａｃｃｏｒシリーズ２０００電池試験システムを利用して室温でサイクルさせた。カットオフ電圧は１．３−２．４Ｖの範囲であった。充電／放電電流密度は、１０μＡ／ｃｍ2であった。電池は、０．０５％／サイクルの容量減退率で、１００を超える可逆サイクルでサイクル当たり１．５ｍＡｈ／ｃｍ2の容量をもたらした。ファラデー効率は１００％に近かった。
【００５５】
実施例２
３−Ｄマイクロ電池を上記実施例１と同様に組み立てる。しかし、本実施例において、カソード層はより厚い複合カソードを含んでいる。異なる分子量および濃度のＰＥＧＤＭＥおよびＰＥＯ付加物を電解浴に加えることにより、電気化学堆積法を利用して、複合ＭｏＳ2系カソードを製造する。
【００５６】
図５は、本発明の実施形態による複合カソードと元のカソードを有する２−Ｄおよび３−Ｄマイクロ電池の可逆容量の間の比較を示すグラフである。グラフは、いくつかの典型的なマイクロ電池のサイクル数の関数として容量（ｍＡｈ／ｃｍ2で表したエネルギー密度）を示す。
【００５７】
データポイント５４は、元のカソードを有する、実施例２により組み立てた３−Ｄマイクロ電池の容量を示す。この電池の容量は、およそ１．５ｍＡｈ／ｃｍ2で始まることが示されている。データポイント５８は、複合カソードを有する同等な大きさの電池の容量を示す。この電池の容量はおよそ３．５ｍＡｈ／ｃｍ2で始まることが示されている。添加剤対テトラチオモリブデートの比および複合カソードの電気化学堆積中の電流密度は、リチウムおよびリチウムイオン電池の可逆容量に著しく影響を与える。データポイント５８は、１：１のポリマー対塩の比を示す。
【００５８】
複合カソードを製造する場合、カソード堆積に利用する電流密度は倍になる。カソード堆積時間も増加し、典型的には０．５から２時間である。複合カソード膜は基板に対する粘着性が高い。
【００５９】
３−Ｄマイクロ電池により得られる容量は、同等の２−Ｄ（平面）電池により得られるものより著しく大きい。データポイント６２は、元のカソードを持ち上述の３−Ｄマイクロ電池と同じ面積を有する２−Ｄ薄膜電池の容量を示す。データポイント６６は、複合カソードを有する同等の２−Ｄ電池の容量を示す。図から分かるように、３−Ｄマイクロ電池の容量は、同等の２−Ｄ電池の容量より一桁大きい。
【００６０】
実施例３
３−Ｄマイクロ電池を実施例２と同様に組み立てる。しかし、本実施例において、１：６のポリマー対塩の比を有する電解質を電流密度２０ｍＡ／ｃｍ2で１時間使用し、複合カソードを堆積させる。
【００６１】
図６は、本発明の実施形態による、複合カソードおよび元のカソードを有する２−Ｄおよび３−Ｄマイクロ電池の可逆容量の比較を示すグラフである。データポイント６２および６６は、それぞれ元のカソードおよび複合カソードを有する２−Ｄ電池の容量を示す。データポイント７０は実施例３の３−Ｄマイクロ電池の容量を示し、その複合カソードは、ポリマー対塩の比が１：６の電解質を使用して堆積している。図から分かるように、３−Ｄマイクロ電池の可逆放電容量は１０ｍＡｈ／ｃｍ2に近づいており、同等の２−Ｄ電池の容量よりほとんど２桁大きい。
【００６２】
実施例４
３−Ｄマイクロ電池を実施例１および２と同様に組み立てる。しかし、本実施例において、ＨＰＥメンブレンを基板の１表面にのみキャストする。得られたマイクロ電池は、容量損失が０．１％／サイクル未満で、４０の可逆サイクルにわたり運転する。この実施例は、元のカソードおよび複合カソードの両方に当てはまる。
【００６３】
実施例５
３−Ｄマイクロ電池を実施例１および２と同様に組み立てるが、ＨＰＥメンブレンをＭＣＰ基板の両面にキャストする。この実施例のカソードは、複合カソードを含んでなる。マイクロ電池は室温でおよそ５ｍＡｈ／ｃｍ2の可逆容量を有する。
【００６４】
実施例７
アノードとカソードの間に起こりうる短絡を防ぐため、基板にニッケル電流コレクタおよびオキシ硫化モリブデンカソードを被覆した後、ＬｉＢＦ4：Ｐ（ＥＯ）20ポリマー電解質の１０ミクロンの追加層をスピンコーティングによりＭＣＰ基板の２つの外部表面に塗布できる。ポリ（エチレンオキシド）（Ｐ（ＥＯ））（Aldrich、平均分子量５×１０6）を、４５−５０℃でおよそ２４時間真空乾燥する。平均径がおよそ１５０ÅのＡｌ2Ｏ3（Buehler）などの必要な量の無機フィラーとともに、既知量のＰ（ＥＯ）およびＬｉＢＦ4を分析グレードのアセトニトリルに分散してポリマースラリーを調製する。均一な懸濁液の形成を確実にするため、超音波浴または高速ホモジナイザーを使用できる。懸濁液をおよそ２４時間攪拌してから、精密研磨したテフロン（登録商標）支持体（面積６４ｃｍ2）上にＰＥフィルムをキャストする。溶媒をゆっくりと蒸発させる。溶媒のないＰＥフィルムの最終的な厚さは１０−１５ミクロンである。
【００６５】
上記実施例１と同様にキャスト法および真空充填工程を利用して、ＰＶＤＦ−ＳｉＯ2メンブレン挿入を実施する。得られた電池では、Ｌｉ／ＰＥＯ−ＰＶＤＦ／ＭｏＯxＳy電池が電流密度４０μＡ／ｃｍ2および１．３−２．２Ｖの範囲のカットオフ電圧でサイクルされる場合、容量劣化の程度が０．５％／サイクル（１００％ＤＯＤ）以下である。
【００６６】
実施例８
３−Ｄマイクロ電池を、実施例１、２または４と同様に組み立てる。Ｃｅｌｇａｒｄ  ２４００セパレータをポリマーメンブレンとして使用する。得られるカットオフ電圧は１．３−２．４Ａの範囲である。充電／放電電流密度は４０μＡ／ｃｍ2である。電池は、０．０６％／サイクルの容量減退率で、２０を超える可逆サイクルでサイクル当たり４．５ｍＡｈの容量をもたらす。ファラデー効率は１００％に近い。
【００６７】
実施例９
３−Ｄマイクロ電池をシリコン基板上に組み立てる。電池は、リチウムイオンアノード、ＨＰＥメンブレンおよびＭｏＳ2カソードを含んでなる。有機残渣を除去するため、シリコン基板をアセトンと弱塩基溶液に５分間浸漬し、次いで脱イオン水で洗浄し、Ｈ2Ｏ2：ＨＣｌ混合物に５分間続いて浸漬する。脱イオン水ですすいだ後、シリコン表面を粗くし表面への電流コレクタの接着を高めるために、基板をＮＨ4Ｆ：ＨＦ溶液で２分間エッチングする。
【００６８】
オキシ硫化モリブデンを上記の実施例２と同様に基板に堆積させる。市販のＰＶＤＦ−２８０１コポリマー（Kynar）をバインダーとして使用し、ヒュームドシリカをポリマーメンブレンのフィラーとして使用する。
【００６９】
電池に、液体リチウムイミド−エチレンカーボネート（ＥＣ）：ジメチルカーボネート（ＤＭＣ）１：１（ｖ／ｖ）電解質を充填する。得られる３−Ｄリチウムイオン／ハイブリッドポリマー電解質／ＭｏＳ2電池を、Ｍａｃｃｏｒシリーズ２０００電池試験システムを使用して室温でサイクルさせる。カットオフ電圧は１．２−２．３Ｖの範囲である。充電／放電電流密度は１０−１００μＡ／ｃｍ2である。電池は、０．１％／サイクルの容量減退率で、４０μＡ／ｃｍ2において３０を超える可逆サイクルでサイクル当たり２ｍＡｈを超える容量をもたらす。ファラデー効率は１００％に近い。
【００７０】
リチウム化の程度を制御するため、残されたグラファイトフレークを濾過し、乾燥ヘキサンで洗浄する。蒸留水をゆっくりと溶液に加える。既知量のＬｉＯＨ（水層中）をＨＣｌで滴定する。計算したＬｉＯＨのモル数を、初期のＬｉ−ＮＭモル数から引き、インターカレーションしたリチウムの実際のモル数を得る。
【００７１】
実施例１０
異なる電気化学堆積カソード（ＣｏＯxＳy、ＦｅＯxＳ2-x、Ｖ2Ｏ5-xＳxおよびＣｕ2Ｓ）を有するいくつかの３−Ｄマイクロ電池を組み立て試験する。１ミクロンの厚さのフィルムカソードを有するＬｉ／ＨＰＥ／Ｃｕ2Ｓ  ３−Ｄマイクロ電池を、以下の材料、３３ｍｇのＬｉＩ、２１６ｍｇのＰ（ＥＯ）、４１ｍｇのＥＣ、１００ｍｇのＡｌ2Ｏ3で出発して、上記の実施例１と同様に組み立てる。無電解ニッケル（または金）に電着させた金属銅層の陽極酸化により、密度１００％のＣｕ2Ｓカソードを調製する。鋼の電着のための電解質は、２００−２５０（ｇ／Ｌ）のＣｕＳＯ4ｘ５Ｈ2Ｏおよび５０−６０（ｇ／Ｌ）のＨ2ＳＯ4を含む。電着は、室温で、電流密度５０ｍＡ／ｃｍ2で８分間実施する。銅層を、０．１−０．５ｍＡ／ｃｍ2の一定電流でポリスルフィド（１０ｍＭのＮａ2Ｓ、０．１ＭのＮａＯＨおよび元素状硫黄）の水溶液中で数秒間電解酸化する。得られたリチウムイオン／ＨＰＥ／Ｃｕ2Ｓマイクロ電池の容量劣化の程度は、１．５％／サイクル以下である。
【００７２】
本願に記載する方法および装置は主に３−Ｄマイクロ電池の組み立てを扱っているが、本発明の原理は、二重層キャパシタ（ＤＬＣ）および他のキャパシタタイプなどの他のエネルギー貯蔵装置の組み立てにも利用できる。
【００７３】
したがって、上述の実施形態が例示のために引用され、本発明が上記に詳細に示され説明されてきたものに限定されないことが理解されるであろう。むしろ、本発明の範囲は上述の種々の特徴の組み合わせおよび副組み合わせの両方を含み、さらに従来技術には開示されておらず、先行の説明を読めば当業者には思い浮かぶであろうその変形物および修正物も含む。
【図面の簡単な説明】
【００７４】
【図１】図１は、本発明の実施形態による有孔基板（perforated substrate）の略図である。
【図２】図２は、本発明の実施形態によるマイクロ電池の略図である。
【図３】図３は、本発明の実施形態によるマイクロ電池の平面断面略図である。
【図４】図４は、本発明の実施形態によるマイクロ電池を製造する方法を大まかに示すフローチャートである。
【図５】図５は、本発明の実施形態によるマイクロ電池の容量を示すグラフである。
【図６】図６は、本発明の実施形態によるマイクロ電池の容量を示すグラフである。
【図１】
2009530765.tif 000003
【図２】
2009530765.tif 000004
【図３】
2009530765.tif 000005
【図４】
2009530765.tif 000006
【図５】
2009530765.tif 000007
【図６】
2009530765.tif 000008
【国際調査報告】
2009530765.tif 000009
2009530765.tif 000010