(57)【要約】本発明は、共通して１つの基板（８）上に位置する、専用ファンクションを実行する少なくとも２つの電子コンポーネント（２，３）及びシステムバス（７）及び第１の電子コンポーネント（２）に組み込まれた少なくとも１つのランダムアクセスメモリ（９）を備え、前記システムバス（７）が前記電子コンポーネント（２，３）を接続し、前記第１の電子コンポーネント（２）の前記ランダムアクセスメモリ（９）を、前記システムバス（７）を介して前記第２の電子コンポーネント（３）と時間を共有可能な、システムオンチップ装置（１）及び係るシステムオンチップ装置の制御方法に関する。
2009515247.tif 000002
【特許請求の範囲】
【請求項１】
共通して１つの基板上に位置する、専用ファンクションを実行する少なくとも２つの電子コンポーネント及びシステムバス及び第１の電子コンポーネントに組み込まれた少なくとも１つのランダムアクセスメモリを備え、前記システムバスが前記電子コンポーネントを接続し、前記第１の電子コンポーネントの前記ランダムアクセスメモリを、前記システムバスを介して前記第２の電子コンポーネントと共有可能な、システムオンチップ装置。
【請求項２】
第３の電子コンポーネントとして中央処理装置を備える、請求項１に記載のシステムオンチップ装置。
【請求項３】
前記第１の電子コンポーネントの前記ランダムアクセスメモリを前記中央処理装置が共有可能である、請求項２に記載のシステムオンチップ装置。
【請求項４】
マルチプレクサが、前記第１の電子コンポーネントの前記ランダムアクセスメモリへ、及び／又は前記電子コンポーネント間の汎用ランダムアクセスメモリへ、一時的に排他的アクセスを割り当てる、請求項１〜３のいずれか一項に記載のシステムオンチップ装置。
【請求項５】
前記中央処理装置が前記マルチプレクサとして機能する、請求項４に記載のシステムオンチップ装置。
【請求項６】
前記中央処理装置が前記第１及び第２の電子コンポーネントの前記専用ファンクションを有効及び無効にする、請求項５に記載のシステムオンチップ装置。
【請求項７】
第４の電子コンポーネントとして、前記システムバスに接続された汎用ランダムアクセスメモリを備える、請求項１〜６のいずれか一項に記載のシステムオンチップ装置。
【請求項８】
前記システムバスを介して、前記第１及び／又は第２の電子コンポーネント及び／又は前記中央処理装置が前記汎用ランダムアクセスメモリを共有可能である、請求項７に記載のシステムオンチップ装置。
【請求項９】
前記第２の電子コンポーネントの内部に組み込まれ、前記第１の電子コンポーネント及び／又は前記中央処理装置と共有可能な他のランダムアクセスメモリを備える、請求項１〜８のいずれか一項に記載のシステムオンチップ装置。
【請求項１０】
前記第１の電子コンポーネントが無線ローカルエリアネットワーク送受信機、及び前記第２の電子コンポーネントが携帯機器向けデジタルビデオブロードキャスティング用の送信器及び／又は受信器であるか、又は、前記第２の電子コンポーネントが無線ローカルエリアネットワーク送受信機、及び前記第１の電子コンポーネントが携帯機器向けデジタルビデオブロードキャスティング用の送信器及び／又は受信器である、請求項１〜９のいずれか一項に記載のシステムオンチップ装置。
【請求項１１】
専用ファンクションを実行する少なくとも２つの電子コンポーネント及びシステムバス及び第１の電子コンポーネントに組み込まれ、システムバスを介して第２の電子コンポーネントと共有可能である少なくとも１つのランダムアクセスメモリを備え、前記第１の電子コンポーネントの前記ランダムアクセスメモリへのアクセスは、前記第１の電子コンポーネントの前記専用ファンクションが無効である場合に前記第２の電子コンポーネントに割り当てられ、さらに、前記第２の電子コンポーネントの前記専用ファンクションが無効である場合に破棄される、システムオンチップの制御方法。
【請求項１２】
エンドユーザが、２つの標準規格の同時処理を経験するように、標準規格に規定される非活動期間を他の標準規格を実行するのに利用する、請求項１０に記載のシステムオンチップ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、専用ファンクションを実行する少なくとも２つの電子コンポーネントを備えるシステムオンチップ装置及びかかる装置の制御方法に関する。
【背景技術】
【０００２】
システムオンチップ（ＳｏＣと省略する。）装置は、携帯電話やデジタルカメラのような“システム”のために必要な電子回路、コンポーネント、及びパーツの全てを、一般にマイクロチップとして知られる単一の集積回路（ＩＣ）上にパッケージングしたものである。システムオンチップ装置は、専用のハードウェアコンポーネント又はハードウェアアクセラレータだけでなく、プロセッサ・コア、バスシステム及びメモリのような汎用のコンポーネントから構成される。例えば、音声検出器用のシステムオンチップ装置は、音声受信器、アナログ−デジタル変換器（ＡＤＣと略称する。）、マイクロプロセッサ、メモリ、及びユーザのための入力／出力ロジック制御を含むことができ、これらのコンポーネントは全て単一のマイクロチップ上にある。
【０００３】
専用ファンクションとは、例えば、自律的な画像のレンダリング、データの測定又は情報の送信のようなタスクの高速実行である。
【０００４】
システムオンチップ（ＳＯＣ又はＳｏＣと略称する。）装置は、基本的には従来技術で既知である。例えば、ＵＳ２００４／００１０６５２Ａ１において、少なくとも１つのプロセッサ・コア、及び、任意の信号イニシエーターと任意の信号ターゲットとの間で任意の数のパイプラインステージを有効にするレイテンシ耐性信号プロトコルを有する信号を伝送する第１の内部バス上で通信する１つ以上の周辺装置を含む、システムオンチップ装置が開示されている。共有メモリ・サブシステム、ダイレクトメモリアクセス型（ＤＭＡと略する）周辺装置、及び第１のバスにオーバーラップするトポロジーを有する第２の内部バスを含むこともできる。共有メモリ・サブシステム用の、オンチップ・ランダムアクセスメモリ（ＲＡＭと略称する）も開示されている。両バスを渡る信号は全てポイント  トゥ  ポイントであり、登録されて、さらに、両バス上のトランザクションは全てハンドシェークされる。任意数のフリップフロップ、多重ルータ、及び／又はデコードルータを、任意の信号イニシエータといずれかのバス上の任意の信号ターゲットとの間に含めることができ、さらに、システムオンチップの設計及びレイアウトの期間の任意の時間に追加することができる。
【０００５】
システムオンチップの幾つかの機器において、専用ファンクションを実行する周辺装置又は他の電子コンポーネントは、それらのタスクを実行するために、ランダムアクセスメモリのリソースを必要とする。これら専用のコンポーネントは、ソフトウェアファンクション又はハードウェアロジックを高速化するのに用いられるため、ハードウェアアクセラレータと呼ばれることがよくある。
【０００６】
例えば、グラフィックアクセラレータコンポーネントは、通常、画像をレンダリングするのに内部グラフィックスメモリを用いる。それとは別に、上述の従来技術に開示されているようなシステムバスを介して複数のコンポーネントで共有可能な、汎用のランダムアクセスメモリを用いる可能性もある。従って、メモリリソースが必要ないずれの電子コンポーネントにも、それぞれに組み込みランダムアクセスメモリを設けるか、及び／又は追加の汎用ランダムアクセスメモリをチップ上に設けなければならない。各メモリは追加のチップ領域を必要とし、それは、チップに対するより高い漏れ電流の存在を意味する。
【０００７】
より詳細には、例えばメモリをアクセラレータ内部で用いる場合は、これらはそれらのアプリケーション用に合わせてあり、他の用途に用いることができない。これは、コンポーネントが常に使用されている場合には効率的な方法である。しかしながら、複雑なシステムオンチップ装置は、異なる標準規格又はアプリケーションをサポートすることがある。あるアプリケーションが特定のアクセラレータを用いる一方で、他のものが、データ格納用の汎用メモリをより多く必要とすることがある。メモリを両方のアプリケーションで用いることができない場合は、メモリリソースを２倍供給して、１つのインスタンスが常に未使用であるようにしなければならない。
【０００８】
【特許文献１】米国特許出願公開第２００４／００１０６５２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、必要なランダムアクセスメモリ設備がより少ない、改良したシステムオンチップ装置及びかかるシステムオンチップ装置の改良した制御方法を提供することにある。
【課題を解決するための手段】
【００１０】
この課題は、請求項１に記載の特徴を含むシステムオンチップ装置及び請求項１１に記載の特徴を含む方法によって解決される。
【００１１】
独立請求項に、本発明の有利な実施態様を記載する。
【００１２】
本発明によれば、システムオンチップ装置は、共通して１つの基板上に位置する、専用ファンクションを実行する少なくとも２つの電子コンポーネント及びシステムバス及び第１の電子コンポーネントに組み込まれた少なくとも１つのランダムアクセスメモリを備え、システムバスは電子コンポーネントを接続し、第１の電子コンポーネントのランダムアクセスメモリを、前記システムバスを介して第２の電子コンポーネントが共有することができる。本発明によれば、第１の電子コンポーネントのランダムアクセスメモリ設備を、第２の電子コンポーネントが使用することが可能となる。従って、それぞれのランダムアクセスメモリを必要としないか、又は少なくとも小さなものしか必要としないため、チップ上のメモリの総量を削減することができる。これにより、内部又は付加的な外部のオンチップ汎用ランダムアクセスメモリ設備に対するコストをセーブすることができる。従って、一時的に未使用のコンポーネントのメモリがアイドルのままとなる非効率な状態を、回避することができる。オンチップ汎用ランダムアクセスメモリを削除すれば、ランダムアクセスメモリに必要なチップ領域が少なくなるため、漏れ電流が低減される。要約すると、本発明の本質的な特徴は、一時的に未使用のメモリが存在するのを回避することである。システムオンチップ装置は、バックボーンバスシステムで利用可能な、汎用及び多重利用のより大きなメモリを有する。この多重利用の相乗効果により、かなりの量のメモリをセーブすることができ、従って、漏れ電流のみならず、チップ領域及びコストをも削減できる。
【００１３】
好適なシステムオンチップ装置は、第３の電子コンポーネントとして中央処理装置を備える。中央処理装置によって、電子コンポーネントを効率的に制御することができる。
【００１４】
有利な実施態様において、第１の電子コンポーネントのランダムアクセスメモリを、中央処理装置と共有可能とする。このことは、中央処理装置の存在にもかかわらず、必要なランダムアクセスメモリの総量を削減することができる。
【００１５】
好適には、マルチプレクサが、第１の電子コンポーネントのランダムアクセスメモリへ、及び／又は電子コンポーネント間の汎用ランダムアクセスメモリへ、一時的に排他的アクセスを割り当てる。セントラルマルチプレクサを用いることによって、データのコリジョンを避けることができる。
【００１６】
中央処理装置がマルチプレクサとして機能するのが好都合である。この場合は、別個のマルチプレクサを必要としない。
【００１７】
中央処理装置が第１及び第２の電子コンポーネントの専用ファンクションを有効及び無効にできる場合は、第１の電子コンポーネントのランダムアクセスメモリへアクセスする間のコリジョンを回避することができる。第１の電子コンポーネントの専用ファンクションが無効にされた場合は、第２の電子コンポーネントが、第１の電子コンポーネントのアクセス又は他のアクションによって割り込みされることなく、第１の電子コンポーネントのランダムアクセスメモリにアクセスすることができる。
【００１８】
高度な実施態様は、第４の電子コンポーネントとして、システムバスに接続された汎用ランダムアクセスメモリを備える。そのような汎用ランダムアクセスメモリは、例えば、第１及び第２の電子コンポーネントの両方が有効であり、かつ同時にメモリアクセスを実行する必要がある場合に、アクセス時間の短いフレキシブルな記憶領域を提供する。
【００１９】
そのような実施態様において、システムバスを介して、第１及び／又は第２の電子コンポーネント及び／又は中央処理装置が汎用ランダムアクセスメモリを共有可能であることが好ましい。これにより、これら全ての電子コンポーネント間の広範な共通利用が可能となる。従って、ランダムアクセスメモリの総量を削減することができる。
【００２０】
他の高度な実施態様は、第２の電子コンポーネントの内部に組み込まれ、第１の電子コンポーネント及び／又は中央処理装置と共有可能な他のランダムアクセスメモリを備える。このようにして、第１及び第２の電子コンポーネントは、相互に、それらの内部メモリを共有することができる。この実施態様は、全てのより大きなランダムアクセスメモリ、特に、電子コンポーネントの内部メモリ及び任意の汎用メモリを、システムバスを介して、システムオンチップの幾つかの、又は全てのコンポーネント間でも共有可能な実施態様に一般化することができる。特に、一連のコンポーネントの内部メモリは、汎用メモリに置換することも可能である。このことは、コスト及びランダムアクセスメモリに必要なチップ領域を最小化する。複数の電子コンポーネントを、それぞれ内部ランダムアクセスメモリなしで設計することもできる。
【００２１】
ある実施態様において、第１の電子コンポーネントは無線ローカルエリアネットワーク（ＷＬＡＮと省略する）送受信機、第２の電子コンポーネントは携帯機器向けデジタルビデオブロードキャスティング（Digital Video Broadcasting for Handheld）（ＤＶＢ−Ｈと省略する）用の送信器及び／又は受信器であるか、又は、その逆である。この実施態様において、第１及び第２のコンポーネントは、あるいは、どの種類の通信が同時に可能であるかに応じて、例えば環境及び隣接する無線局への距離に依存して、外部通信を行う。従って、それぞれ他のコンポーネントを無効にして、その内部メモリをアクティブなコンポーネントに割り当て可能とすることができる。
【００２２】
高度な実施態様において、２つの標準規格の特別な特性による効果を得ることができる。各標準規格において、例えば電力低減のような非活動期間が規定される可能性がある。一方の標準規格を他方の非活動期間に使用可能であれば、装置のエンドユーザが、送受信機のメモリの共有に気づくことすらない。
【００２３】
本発明の、専用ファンクションを実行する少なくとも２つの電子コンポーネント及びシステムバス及び第１の電子コンポーネントに組み込まれ、システムバスを介して第２の電子コンポーネントが共有可能である少なくとも１つのランダムアクセスメモリを備えるシステムオンチップの制御方法によれば、第１の電子コンポーネントのランダムアクセスメモリへのアクセスは、第１の電子コンポーネントの専用ファンクションが無効である場合に第２の電子コンポーネントに割り当てられ、さらに、第２の電子コンポーネントの専用ファンクションが無効である場合に破棄される。
【００２４】
これ以降に、本発明を図面を用いて詳細に説明していく。
【発明を実施するための最良の形態】
【００２５】
図１に示すシステムオンチップ装置１は、第１の電子コンポーネント２、第２の電子コンポーネント３、第３の電子コンポーネントとして中央処理装置４、第４の電子コンポーネントとして汎用のランダムアクセスメモリ５、及びシステムバス７の一部分であるマルチプレクサ６を備え、それら全ては、集積回路として共通基板８に配置されている。
【００２６】
第１の電子コンポーネント２は、第１の外部アンテナ１１に接続されている無線ローカルエリアネットワーク送受信機である。これは、専用の通信ファンクションを実行するためのバッファとして、例えば２ＭＢｉｔのサイズを有する第１の内部ランダムアクセスメモリ９を含む。第２の電子コンポーネント３は、第２の外部アンテナ１２に接続されている、携帯機器向けデジタルビデオブロードキャスティング（Digital Video Broadcasting for Handheld）用の送受信機である。第２の電子コンポーネント３は、専用の通信ファンクション用のバッファとして機能する２Ｍｂｉｔの内部ランダムアクセスメモリ１０を備える。他の２Ｍｂｉｔの汎用ランダムアクセスメモリ設備５は、特に中央処理装置４に割り当てられたセクションにおいて、中央処理装置４に対する命令及びデータを格納する。
【００２７】
全ての電子コンポーネント２，３，４，５は、システムバス７に接続されている。第１及び第２の電子コンポーネント２，３の第１及び第２の内部ランダムアクセスメモリ９，１０、ならびに汎用ランダムアクセスメモリ５は、システムバス７を介して、それぞれ他の電子コンポーネント３，２，４で共有することができる。このような、他のコンポーネントからのアクセスは、マルチプレクサ６によって、排他的に割り当て及び制御される。最初の３つの電子コンポーネント２，３，４のいずれも、マルチプレクサ６を介して、３つのランダムアクセスメモリ５，９，１０のいずれにもアクセスすることができる。電子コンポーネント２，３，４のいずれか１つがあるメモリ５，９，１０にアクセスしている間、マルチプレクサ６は、他の電子コンポーネント２，３，４による、それぞれのメモリ５，９，１０へのあらゆるアクセスをブロックする。
【００２８】
中央処理装置４、すなわち第３の電子コンポーネントは、例えば、どちらがより強い受信信号を提供しているか、又は２つのサービスのうちどちらが現在ユーザに要求されているかに応じて、第１及び第２の電子コンポーネント２及び３をシステムバス７を介して有効又は無効にすることができる。この方法によって、第１の電子コンポーネント２及び第２の電子コンポーネント３が有効にされるか、又はアクティブである場合のみ、有効にされたそれぞれの電子コンポーネント２，３が、第１及び第２の内部ランダムアクセスメモリ９，１０の両方を使用することができる。また、汎用ランダムアクセスメモリ５の特別のセクションに中央処理装置がアクセスしていない場合に、汎用ランダムアクセスメモリ５のそのセクションを使用することもできる。従って、個々の内部ランダムアクセスメモリ９，１０を、今までよりも小型に設計することができるため、ランダムアクセスメモリの総量を、既知のシステムオンチップと比較して削減することができる。
【００２９】
第１及び第２の電子コンポーネント２，３は、ランダムアクセスメモリ５，９，１０にアクセスするのに、例えばダイレクトメモリアクセス（ＤＭＡ）を用いることができる。
【００３０】
他の実施例において、マルチプレクサ６のファンクションを、中央処理装置４が提供することもできる。従って、中央処理装置４を、特にこの目的に合うようにプログラムする。
【００３１】
図２は、図１と同様の、より簡単なシステムオンチップ装置である。これは、第１の電子コンポーネント２、第２の電子コンポーネント３、中央処理装置４の形で第３の電子コンポーネント、及びシステムバス７を備え、それらは全て共通基板８上に配置される。
【００３２】
第１の電子コンポーネント２は、第１の外部アンテナ１１に接続された無線ローカルエリアネットワーク送受信機である。これは、専用の通信ファンクションを実行するためのバッファとして、例えば３ＭＢｉｔのサイズを有する第１の内部ランダムアクセスメモリ９を含む。第２の電子コンポーネント３は、第２の外部アンテナ１２に接続されている、携帯機器向けデジタルビデオブロードキャスティング（Digital Video Broadcasting for Handheld）用の送受信機である。これは、内部ランダムアクセスメモリを１つも含んでいない。第３の電子コンポーネント、すなわち中央処理装置４は、１ＭＢｉｔのサイズの第２の内部ランダムアクセスメモリ１０を含む。これは、特に中央処理装置４に対する命令及びデータを格納する。
【００３３】
電子コンポーネント２，３，４は、システムバス７に接続されている。第１の電子コンポーネント２の第１の内部ランダムアクセスメモリ９は、システムバス７を介して、第２の電子コンポーネント３と共有可能である。中央処理装置４、すなわち第３の電子コンポーネントは、どちらが信号源からデータを受信するかに応じて、第１及び第２の電子コンポーネント２及び３を、システムバス７を介して、交互に有効又は無効にすることができる。同時に有効にされたそれぞれの電子コンポーネント２，３のみが、第１の内部ランダムアクセスメモリ９を使用することができる。中央処理装置４は、その第２の内部ランダムアクセスメモリ１０のみを使用する。
【００３４】
この実施例では、汎用のランダムアクセスメモリを必要としない。従って、ランダムアクセスメモリの総量をさらに削減することができる。第２の電子コンポーネント３の内部ランダムアクセスメモリ又は汎用ランダムアクセスメモリ設備に対するコストを、セーブすることができる。その上、この方法により、基板８のチップ領域を、より効率的に使用することができる。
【００３５】
要約すれば：電子コンポーネント２，３，４とシステムバス７との間でメモリを共有するための可能性は２つある：
１．  電子コンポーネント２，３，４に、ダイレクトメモリアクセス機構を用いる汎用メモリ５へのアクセスを提供する。電子コンポーネント２，３，４がデータの並び替えに関して特別な要求を有する場合は、システムメモリを、このアクセスのために最適化しなければならない。メモリ５のメモリブロックが再利用される間は、付加的なロジックだけを追加しなければならない。メモリ５が十分なサイズを有するため、標準セルロジックにおけるオーバーヘッドはごくわずかとなる。
２．  コンポーネントの内部メモリ９，１０へのバスインターフェースを提供し、“バックボーン”システムバス７を介した専用メモリへのアクセスを可能とする。
【図面の簡単な説明】
【００３６】
【図１】第１のシステムオンチップ装置のブロック図である。
【図２】第２のシステムオンチップ装置のブロック図である。
【符号の説明】
【００３７】
１  システムオンチップ装置
２  第１の電子コンポーネント
３  第２の電子コンポーネント
４  中央処理装置
５  汎用ランダムアクセスメモリ
６  マルチプレクサ
７  システムバス
８  基板
９  第１の内部ランダムアクセスメモリ
１０  第２の内部ランダムアクセスメモリ
１１  第１のアンテナ
１２  第２のアンテナ
【図１】
2009515247.tif 000003
【図２】
2009515247.tif 000004
【国際調査報告】
2009515247.tif 000005
2009515247.tif 000006
2009515247.tif 000007