(57)【要約】本発明は、半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに形成される音響MEMSトランスデューサおよびこれを製造する方法に関する。音響MEMSトランスデューサは、背面容積を提供するようにダイに形成される空洞を備え、背面容積の上部は空洞の開口部に対面し、下部は空洞の底部に対面する。背極板及び振動板は、それらの間に空隙を配して平行的に配置され、かつ空洞の開口部に少なくとも部分的に横断し、背極板及び振動板はダイの表面部分と一体的に形成される。空洞の底部はダイによって境界付けられる。振動板は背極板の上に配置されてもよく、背極板上を少なくとも部分的には横断する。裏側開口部はダイに形成されることが好ましく、その開口部はダイの裏面部分から空洞の底部まで到達する。裏側開口部の一部または全部は、封止材料によって音響的に封止されてもよい。【選択図】図３
2009531884.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに形成される音響MEMS（Micro Electrical Mechanical System; 微小電気機械システム）トランスデューサであって、
前記ダイに形成される空洞であって、その上部が前記空洞の開口部に対面し、その下部が前記空洞の底部に対面するような背面容積を提供する、空洞と、
間に空隙を配して平行的に配置され、かつ前記空洞の前記開口部上を少なくとも部分的には横断する背極板および振動板であって、前記ダイの前記表面部分と一体的に形成される背極板および振動板と、
を備え、前記空洞の前記底部は前記ダイによって境界付けられる、音響MEMSトランスデューサ。
【請求項２】
前記振動板は前記背極板の上に配置され、前記背極板上を少なくとも部分的には横断する、請求項1に記載の音響トランスデューサ。
【請求項３】
前記ダイに、該ダイの前記裏面部分から前記空洞の底部へ到達する、複数の裏側開口部が設けられる、請求項1から2のいずれかに記載の音響トランスデューサ。
【請求項４】
前記裏側開口部の少なくとも一部または全部は、封止材料によって音響的に封止される、請求項3に記載の音響トランスデューサ。
【請求項５】
前記底部から前記上部または前記空洞の開口部までの距離は、約300μmなど100〜500μmの範囲内である、請求項1から4のいずれかに記載の音響トランスデューサ。
【請求項６】
前記ダイの前記表面部分に集積回路が設けられ、前記振動板および背極板は、前記ダイの前記表面部分内またはその上に形成される電気的接続を介して前記集積回路に電気的に接続される、請求項1から5のいずれかに記載の音響トランスデューサ。
【請求項７】
前記ダイの前記表面部分内またはその上に１つ以上のコンタクトパッドが形成され、１つまたは複数の前記コンタクトパッドは、前記ダイの前記表面部分内またはその上に形成される１つ以上の電気的接続を介して前記集積回路に電気的に接続される、請求項6に記載の音響トランスデューサ。
【請求項８】
前記コンタクトパッドの少なくとも一部はSMDプロセス技術に適合し、また、前記ダイの前記表面部分の平面状の部分に形成される、請求項7に記載の音響トランスデューサ。
【請求項９】
前記ダイの前記裏面部分内またはその上に１つ以上のコンタクトパッドが形成され、１つまたは複数の前記コンタクトパッドは、前記ダイの前記表面部分から前記ダイの裏面部分への１つ以上の電気的フィードスルーを介して前記集積回路に電気的に接続される、請求項6に記載の音響トランスデューサ。
【請求項１０】
前記ダイの前記裏面部分に集積回路が設けられ、前記振動板および背極板は、前記ダイの前記表面部分から前記ダイの前記裏面部分への電気的フィードスルーを介して、前記集積回路に電気的に接続される、請求項1から5のいずれかに記載の音響トランスデューサ。
【請求項１１】
前記ダイの前記裏面部分内またはその上に１つ以上のコンタクトパッドが形成され、１つまたは複数の前記コンタクトパッドは、前記ダイの前記裏面部分内またはその上に形成される１つ以上の電気的接続を介して前記集積回路に電気的に接続される、請求項10に記載の音響トランスデューサ。
【請求項１２】
前記ダイの前記裏面部分は平面状であり、前記コンタクトパッドの少なくとも一部はSMDプロセス技術に適合する、請求項9または11に記載の音響トランスデューサ。
【請求項１３】
前記ダイはSiベースの材料を含む、請求項1から12のいずれかに記載の音響トランスデューサ。
【請求項１４】
前記背極板および／または前記振動板は導電性Siベースの材料によって形成される、請求項1から13のいずれかに記載の音響トランスデューサ。
【請求項１５】
半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに、音響微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサを製造する方法であって、
a）  前記ダイに空洞を形成することであって、それによって、その上部が前記空洞の開口部に対面し、その下部が前記空洞の底部に対面するような背面容積を形成することと、
b）  前記空洞開口部を横断するように背極板および振動板を形成することであって、前記背極板および振動板は、それらの間に空隙を配して平行的に配置され、かつ前記半導体基板の前記表面部分と一体的に形成されることと、
を含み、
前記空洞は、その底部が前記ダイによって境界付けられるように形成される、方法。
【請求項１６】
前記空洞を前記形成することa）は、
aa）  前記ダイの前記表面部分から前記空洞の底部に亘って、前記ダイの中に、空洞容積を画定することとなる多孔質半導体構造を形成すること、
を含む、請求項15に記載の方法。
【請求項１７】
前記多孔質半導体構造を前記形成することaa）は、
aa1）  表側および裏側を有するCMOSに適合するSi基板またはウエハを準備することと、
aa2）  前記Si基板の前記裏側に、高度にドープされた導電性半導体層を形成することと、
aa3）  前記ドープされた導電性半導体層の前記裏側の少なくとも一部に、裏側金属層を成膜することによって、前記導電層への電気コンタクトを確保することと、
aa4）  前記Si基板の前記表側の一部に、Si酸化層などの表側保護層を形成することと、
aa5）  電気化学セルに前記Si基板を装着することと、
aa6）  シリコン陽極酸化の使用によって、多孔質Si半導体構造を形成することと、
aa7）  前記Si基板を前記電気化学セルから脱着することと、
aa8）  エッチングによって前記裏側金属層を除去することと、
aa9）  前記表側保護層の少なくとも一部または全部を、エッチングによって除去することと、
を含む、請求項16に記載の方法。
【請求項１８】
陽極酸化の使用によって前記多孔質Si構造を前記形成することaa6）は、
既定濃度のエッチング液を前記基板の前記表側に塗布することと、
既定電圧範囲内の外部DC電圧を、前記裏側金属層と表側エッチング液との間に 既定時間印加することによって、前記多孔質構造を形成すること、
を含む、請求項17に記載の方法。
【請求項１９】
前記エッチング液は、HF：H2O：C2H5OHが1：1：2または1：1：1の溶液などのHF、水、およびエタノールの溶液であるHF溶液を含み、前記DC電圧は、1〜500mVの範囲内であり、前記HF溶液により50mA/cm2のDC電流密度を得るように調整され、また、前記DC電圧は、約100分などの30〜150分の範囲内の時間印加される、請求項18に記載の方法。
【請求項２０】
前記背極板および前記振動板を前記形成することb）は、
前記多孔質構造の上に、導電性背極板層および導電性振動板膜層を成膜することであって、前記層の各々は、前記多孔質構造の前記表面に延在すること、
を含む、請求項16から19のいずれかに記載の方法。
【請求項２１】
前記背極板および前記振動板の前記形成は、
前記多孔質構造の前記表面の上に第1の絶縁層を形成することと、
前記第1の絶縁層の上に導電性背極板層を成膜することと、
前記背極板層に開口部を形成することによって、背極板を形成することと、
前記背極板の上に第2の絶縁層を形成することと、
前記第2の絶縁層の上に導電性振動板膜層を成膜することと、
を含む、請求項16から20のいずれかに記載の方法。
【請求項２２】
前記背極板および前記振動板の前記形成は、
前記多孔質基板の前記表面の上に第1の絶縁層を形成することと、
前記第1の絶縁層の上に導電性振動板膜層を成膜することと、
前記膜層の上に第2の絶縁層を形成することと、
前記第2の絶縁層の上に、導電性背極板層を成膜することと、
前記背極板層に開口部を形成することによって、背極板を形成することと、
を含む、請求項16から20のいずれかに記載の方法。
【請求項２３】
前記方法は、前記背極板開口部を介して、前記表面部分から前記第2の絶縁層を少なくとも部分的にエッチングすることをさらに含む、請求項22に記載の方法。
【請求項２４】
前記空洞の前記形成は、
前記ダイの前記裏面部分から前記多孔質構造の下部まで延在する裏側開口部を形成することと、
前記裏側開口部を介して、前記裏面部分から前記ダイの前記多孔質構造をエッチングすることと、
をさらに含む、請求項16から23のいずれかに記載の方法。
【請求項２５】
前記裏側開口部の前記形成は、
前記ダイの前記裏側に裏側保護絶縁層を形成することと、
前記保護絶縁層をパターン化することによって、前記裏側開口部の領域を画定することと、
前記ダイの前記裏面部分を介して、前記多孔質構造の下部までの前記画定された領域において裏側をエッチングすることと、
を含む、請求項24に記載の方法。
【請求項２６】
前記方法は、
前記裏側開口部を介して、前記裏面部分から前記第1の絶縁層を少なくとも部分的にエッチングすること、
をさらに含む、請求項22および24または25に記載の方法。
【請求項２７】
前記方法は、
前記裏側開口部および前記背極板開口部を介して、前記裏面部分から前記第1および第2の絶縁層を少なくとも部分的にエッチングすること、
をさらに含む、請求項21および24または25に記載の方法。
【請求項２８】
前記方法は、キャッピング層を前記裏面部分に成膜することによって、前記裏側開口部を少なくとも部分的に閉鎖または音響的に封止すること、をさらに含む、請求項24から27のいずれかに記載の方法。
【請求項２９】
半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに、音響微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサを製造する方法であって、
前記ダイの前記表面部分から前記ダイの中へと多孔質半導体構造を形成することであって、前記多孔質構造は、空洞容積を画定し、かつ前記ダイの前記裏面部分に対面する下部と、前記ダイの前記表面部分に対面する表面とを有することと、 
前記多孔質構造の前記表面の上に第1の絶縁層を形成することと、
前記第1の絶縁層の上に導電性背極板層を成膜することと、
前記背極板層に開口部を形成することによって、背極板を形成することと、
前記背極板の上に第2の絶縁層を形成することと、
前記第2の絶縁層の上に導電性振動板膜層を成膜することと、
前記ダイの前記裏面部分から前記多孔質構造の前記下部まで延在する裏側開口部を形成することと、
前記裏側開口部を介して、前記裏面部分から前記ダイの前記多孔質構造をエッチングすることと、
前記裏側開口部および前記背極板開口部を介して、前記裏面部分から前記第1および第2の絶縁層を少なくとも部分的にエッチングすることと、
を含む、方法。
【請求項３０】
半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに、音響微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサを製造する方法であって、
前記ダイの前記表面部分から前記ダイの中へと多孔質半導体構造を形成することであって、前記多孔質構造は、空洞容積を画定し、かつ前記ダイの前記裏面部分に対面する下部と、前記ダイの前記表面部分に対面する表面とを有することと、
前記多孔質構造の前記表面の上に第1の絶縁層を形成することと、
前記第1の絶縁層の上に導電性振動板膜層を成膜することと、
前記膜層の上に第2の絶縁層を形成することと、
前記第2の絶縁層の上に導電性背極板層を成膜することと、
前記背極板層に開口部を形成することによって、背極板を形成することと、
前記ダイの前記裏面部分から前記多孔質構造の前記下部まで延在する裏側開口部を形成することと、
前記裏側開口部を介して、前記裏面部分から前記ダイの前記多孔質構造をエッチングすることと、
前記裏側開口部および前記前記背極板開口部を介して、前記裏面部分から前記第1の絶縁層を少なくとも部分的にエッチングすることと、
前記背極板開口部を介して、前記裏面部分から第2の絶縁層を少なくとも部分的にエッチングすることと、
を含む、方法。
【請求項３１】
前記方法は、前記裏面部分にキャッピング層を成膜することによって、前記裏側開口部を少なくとも部分的に閉鎖または音響的に封止すること、をさらに含む、請求項29または30に記載の方法。
【請求項３２】
前記ダイはSiベースの材料を含む、請求項15から31のいずれかに記載の方法。
【請求項３３】
前記背極板および／または前記振動板は、導電性Siベースの材料によって形成される、請求項15から32のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料をベースとする単一のダイに形成される音響微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサに関する。
【発明の背景】
【０００２】
移動端末および補聴器などの携帯通信装置に利用されるMEMS音響トランスデューサ（MEMS Acoustic Transducer）は、小型で低コストである強固な装置でなければならないと同時に、良好な電気音響性能、信頼性、および取扱容易性を維持しなければならない。MEMS音響トランスデューサの製造コストを抑え、かつ信頼性を高めるにあたって、製造、検査、および組み立てる必要のある個々の部品の数を減らすことは重要な問題である。多数の部品を含むMEMS音響トランスデューサを組み立てることは、これらの各部品の寸法が小さいことや、これらの各部品を精密に整合する必要があることから、いくつかの欠点を有する。組み立て工程が微細であるため、製造時間が増加し、歩留まり損失に至り、これが製造コストの増加につながる。
【０００３】
欧州特許第0561566B1号は、少なくとも2つの個々の部品（MEMSトランスデューサダイおよび基板部材）を備えるシリコンマイクロホン組立体を開示している。MEMSトランスデューサダイは、内部に形成される振動板および背極板（Back Plate）構造、FET回路、ならびに電圧バイアス源を備える。貫通する開口が、振動板および背極板構造が配置されるMEMSトランスデューサダイの上部から、背極板の真下を通ってMEMSトランスデューサダイの下面部分まで到達する。基板部材は、ウエハレベルの接着工程によってMEMSトランスデューサダイの下面に固定され、MEMSトランスデューサの下面部分で貫通開口を封止し、また、シリコンマイクロホン組立体の密閉された背面チャンバを形成するようにする。従来技術に関する文献は、PCBなどの外部キャリアに接続性を提供するように、記載されるシリコンマイクロホン組立体上に電気端子またはバンプを位置付ける方法または場所を開示していない。
【０００４】
米国特許第2005/0018864号は、3つの個々の部品（MEMSトランスデューサダイ、集積回路ダイ、および従来のPCBベースの基板）を備えるシリコンマイクロホン組立体を開示している。MEMSトランスデューサダイおよび集積回路は、PCBベースの基板の上面に取り付けられ、また電気配線で相互連結される。対向する上面および仮面の間にあるめっきフィードスルーホールにより、PCBベースの基板の下面への電気的接続が確立され、また、PCBベースの基板の下面は、シリコンマイクロホン組立体を外部PCBに電気的に接続する電気端子またはバンプも保持する。下面は平面状であり、電気バンプは、従来のリフローはんだ付け工程によってシリコンマイクロホン組立体を外部PCBに取り付け可能にするように配置される。MEMSトランスデューサダイおよび集積回路基板またはダイのそれぞれの電気コンタクトパッドは、PCBベースの基板の上面に配置される対応するパッドにワイヤボンディングされる。MEMSトランスデューサダイの振動板および背極板構造下に配置されるPCB基板におけるくぼみまたは開口は、MEMSトランスデューサダイの背面チャンバまたは背面容積としての役割を果たす。導電性の蓋またはカバーが、PCB基板の上部の周辺付近に取り付けられ、トランスデューサダイおよび集積回路を、光および湿気などの外部環境から遮断するようにする。導電性の蓋に形成される音声入口ポートおよび導電性の蓋およびPCB基板の上面の下に囲まれる内部容積にグリッドが位置付けられ、シリコンマイクロホン組立体の前面チャンバを形成する。
【０００５】
米国特許第6,522,762号は、いわゆる「チップスケールパッケージ」に形成されるシリコンマイクロホン組立体を開示している。シリコンマイクロホン組立体は、MEMSトランスデューサダイ、個別の集積回路ダイ、およびシリコンキャリア基板を備え、スルーホールはそれらの内部に形成される。MEMSトランスデューサダイおよび集積回路は隣接して配置され、いずれも、それぞれの組の接着パッドを介してフリップチップ接着によってシリコンキャリア基板の上面に取り付けられる。MEMSトランスデューサダイおよび集積回路は、シリコンキャリア基板を通る電気配線で相互接続される。シリコンキャリア基板の対向する上面および下面の間のフィードスルー構造により、シリコン基板の下面への電気的接続が確立され、また、このシリコン基板の下面は、シリコンマイクロホン組立体を外部PCBに電気的に接続する電気端子またはバンプも保持する。下面は平面状であり、電気バンプは、従来のリフローはんだ付け工程によってシリコンマイクロホン組立体を外部PCBに取り付け可能にするように配置される。Akustica Inc.は、2003年6月9日に、Electronic Design Magazine誌において、シリコンにおいてエッチングされ、かつMOSFET増幅器と一体化した一連の64個のマイクロマシンコンデンサマイクロホンを備えるアナログCMOS ICを発表した。
【０００６】
米国特許第6,829,131号は、静電アクチュエーションにより音圧信号を生成するように構成されるシリコン膜構造に連結される、一体型デジタルPWM増幅器を備えるMEMSダイについて記載している。
【特許文献１】EP0561566B1
【特許文献２】US2005/0018864
【特許文献３】US6,522,762
【特許文献４】US6,829,131
【０００７】
本発明の目的は、単一の半導体ダイに形成される改良型MEMS音響トランスデューサを提供することにあり、これによって、いくつかの部品に関するウエハレベルの接着工程および／または組み立てを、MEMS音響トランスデューサを製造する際に回避することができる。
【発明の摘要】
【０００８】
本発明の第1の側面によると、半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに形成される音響（Acoustic）微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサであって、
・  ダイに形成される空洞であって、その上部が空洞の開口部に対面し、その下部が空洞の底部に対面するような背面容積を提供する、空洞と、
・  間に空隙を配して平行的に配置され、かつ空洞の開口部上を少なくとも部分的には横断する背極板および振動板であって、ダイの表面部分と一体的に形成される背極板および振動板と、
を備え、
・  前記空洞の底部は、ダイによって境界付けられる、
音響MEMSトランスデューサが提供される。
【０００９】
本発明は、背極板が振動板の上に配置され、かつ背極板上を少なくとも部分的には横断する実施形態を含んでいるが、振動板が背極板の上に配置され、かつ背極板上を少なくとも部分的には横断する他の好適な実施形態も含んでいる。
【００１０】
ダイの裏側に開口部が形成され、この開口部は、ダイの裏面部分から空洞の底部へと延びていることも、本発明のトランスデューサに関する実施形態の範囲内にある。ここで、裏側開口部の少なくとも一部または全部は、封止材料によって音響的に封止されてもよい。
【００１１】
裏側開口部が音響的に封止される場合、形成されたトランスデューサは、全指向性マイクロホンになり得る。一方、裏側開口部が音響的に封止されない場合、形成されたトランスデューサは、指向性マイクロホンになり得る。背面容積つまり裏側開口部を実質的に閉鎖することによって、音響的に封鎖された容積を得ることが好ましい。しかしながら、静圧等化孔（Static Pressure Equalizing vent）または開口を背面容積に設けることも好ましい。ここで、例えば、１つ以上の裏側開口部を封止しないようにすることによって、あるいは振動板を通る通気孔を設けることによって、静圧等化孔または開口を、背面容積の底部および／または上部に設けてもよい。
【００１２】
本発明のトランスデューサに関するある実施形態によれば、底部から上部または空洞の開口部までの距離は、約300μmなどの100〜500μmの範囲内など、100〜700μmの範囲内である。
【００１３】
また、本発明のトランスデューサは、１つ以上のCMOS回路などの１つ以上の集積回路がダイの表面部分に形成され、振動板および背極板は、ダイの表面部分内またはその上に形成される電気的接続を介して、１つまたは複数の集積回路に電気的に接続される実施形態も含んでいる。
【００１４】
ダイの表面部分に１つ以上の集積回路を有する本発明のトランスデューサに関する実施形態では、ダイの表面部分内またはその上に１つ以上のコンタクトパッド（Contact Pad）が形成されてもよく、これら１つまたは複数のコンタクトパッドは、ダイの表面部分中またはその上に形成される１つ以上の電気的接続を介して、１つまたは複数の集積回路に電気的に接続される。コンタクトパッドの少なくとも一部は、SMDプロセス技術に適合し、また、ダイの表面部分の平面状の部分に形成されることが好ましい。
【００１５】
しかしながら、ダイの表面部分に１つ以上の集積回路を有する本発明のトランスデューサに関するその他の実施形態について、ダイの裏面部分内またはその上に１つ以上のコンタクトパッドが形成されてもよく、これら１つまたは複数のコンタクトパッドは、ダイの表面部分からダイの裏面部分への１つ以上の電気的フィードスルーを介して、１つまたは複数の集積回路に電気的に接続される。ここで、ダイの裏面部分は、平面状であり、また、コンタクトパッドの少なくとも一部は、SMDプロセス技術に適合することが好ましい。
【００１６】
本発明のトランスデューサは、１つ以上のCMOS回路などの１つ以上の集積回路がダイの表面部分に形成され、振動板および背極板は、ダイの表面部分からダイの裏面部分への電気的フィードスルーを介して、１つまたは複数の集積回路に電気的に接続される実施形態も含んでいる。ここで、１つ以上のコンタクトパッドは、ダイの裏面部分内または上に形成され、１つまたは複数のコンタクトパッドは、ダイの裏面部分内または上に形成される１つ以上の電気的接続を介して、１つまたは複数の集積回路に電気的に接続される。また、ここで、ダイの裏面部分は、平面状であり、また、コンタクトパッドの少なくとも一部は、SMDプロセス技術に適合することが好ましい。
【００１７】
本発明のトランスデューサは、Siベースの材料を含むダイに形成されることが好ましい。また、背極板および／または振動板は、導電性Siベースの材料によって形成されることが好ましい。
【００１８】
本発明のトランスデューサに関する実施形態によると、背極板は、実質的に剛性であってもよく、多数の背極板開口部が背極板を通して設けられる。また、振動板が柔軟性を有するものであることも本発明の実施形態の範囲内にある。
【００１９】
本発明の第2の側面によると、半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに、音響微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサを製造する方法が提供される。この方法は、
a）  ダイに空洞を形成することであって、それによって、その上部が空洞の開口部に対面し、その下部が空洞の底部に対面するような背面容積を形成することと、
b）  空洞の開口部を横断するように背極板および振動板を形成することであって、これら背極板および振動板は、それらの間に空隙を配して平行的に配置され、かつ半導体基板の表面部分と一体的に形成されることと、
を含み、前記空洞は、その底部がダイによって境界付けられるように形成される。
【００２０】
本発明の第2の側面に関する実施形態によると、上記空洞または背面容積を形成することa）は、異方性ドライエッチングと等方性ドライエッチングの組み合わせを利用することを含んでもよい。ここで、異方性ドライエッチングを、ダイまたは基板の裏側から実行してもよく、ここで、孔はダイの裏側に形成されていてもよい。これは、等方性ドライエッチングの後に実行してもよく、これによって、空洞または背面容積がダイまたは基板に形成されてもよい。
【００２１】
上記空洞を形成することa）が、
aa）  空洞または背面容積を画定するように多孔質半導体構造を形成することを含むことも、本発明の第2の側面の実施形態の範囲内にある。ここで、半導体材料はSiであってもよく、また、多孔質半導体構造は、シリコン陽極酸化の使用によって形成されてもよい。本発明の第2の側面に関する実施形態によると、多孔質半導体構造は、ダイまたは基板またはウエハの裏側から、シリコン陽極酸化によって形成されてもよい。
【００２２】
本発明の第2の側面に関する別の実施形態によると、aa）は、ダイの表面部分からダイの中へと多孔質半導体構造を形成することによって、空洞または背面容積を画定することを含んでもよい。ここで、多孔質半導体構造を形成することaa）は、
aa1）  表側および裏側を有するCMOSに適合するSi基板またはウエハを準備することと、
aa2）  Si基板の裏側に、高度にドープされた導電性半導体層を形成することと、
aa3）  ドープされた導電性半導体層の裏側の少なくとも一部に、裏側金属層を成膜することによって、導電層への電気コンタクトを確保することと、
aa4）  Si基板の表側の一部に、Si酸化層などの表側保護層を形成することと、
aa5）  電気化学セルにSi基板を装着することと、
aa6）  シリコン陽極酸化の使用によって、多孔質Si半導体構造を形成することと、
aa7）  Si基板を電気化学セルから脱着することと、
aa8）  エッチングによって裏側金属層を除去することと、
aa9）  表側保護層の少なくとも一部または全部を、エッチングによって除去することと、
を含んでもよい。
【００２３】
陽極酸化の使用によって多孔質Si構造を形成することaa6）は、
・  既定濃度のエッチング液を基板の表側に塗布することと、
・  既定電圧範囲内の外部DC電圧を、裏側金属層と表側エッチング液との間に 既定時間印加することによって、多孔質構造を形成すること、を含むことが好ましい。ここで、エッチング液は、HF：H2O：C2H5OHが1：1：2または1：1：1の溶液などのHF、水、およびエタノールの溶液であるHF溶液を含んでもよい。DC電圧は、1〜500mVの範囲内であってもよく、HF溶液により50mA/cm2のDC電流密度を得るように調整される。さらに、DC電圧は、約100分などの30〜150分の範囲内の時間印加されてもよい。
【００２４】
本発明の第2の側面の方法に関する実施形態によると、背極板および振動板を形成することb）は、
・  導電性背極板層および導電性振動板膜層を多孔質構造の上に成膜することであって、層の各々は、多孔質構造の表面に延在すること、
を含んでもよい。
【００２５】
本発明の第2の側面の方法に関する好適な実施形態によると、背極板および振動板の形成は、
・  多孔質構造の表面の上に第1の絶縁層を形成することと、
・  第1の絶縁層の上に導電性背極板層を成膜することと、
・  背極板層に開口部を形成することによって、背極板を形成することと、
・  背極板の上に第2の絶縁層を形成することと、
・  第2の絶縁層の上に導電性振動板膜層を成膜することと、
を含んでもよい。
【００２６】
本発明の第2の側面の方法に関する別の実施形態によると、背極板および振動板の形成は、
・  多孔質基板の表面の上に第1の絶縁層を形成することと、
・  第1の絶縁層の上に導電性振動板膜層を成膜することと、
・  膜層の上に第2の絶縁層を形成することと、
・  第2の絶縁層の上に導電性背極板層を成膜することと、
・  背極板層に開口部を形成することによって、背極板を形成することと、
を含んでもよい。ここで、上記方法は、背極板開口部を介して表面部分から第2の絶縁層を少なくとも部分的にエッチングすることをさらに含んでもよい。
【００２７】
多孔質半導体構造が形成されている本発明の第2の側面の方法に関する実施形態について、上記空洞の形成は、
・  ダイの裏面部分から多孔質構造の下部へと到達する裏側開口部を形成することと、
・  上記裏側開口部を介して、裏面部分からダイの多孔質構造をエッチングすることと、
をさらに含んでもよい。ここで、裏側開口部の形成は、
・  ダイの裏側に裏側保護絶縁層を形成することと、
・  保護絶縁層をパターン化することによって、裏側開口部の領域を画定することと、
・  ダイの裏面部分を介して、多孔質構造の下部までの画定された領域において裏側をエッチングすることと、
を含んでもよい。
【００２８】
裏側開口部が形成されている本発明の第2の側面の方法の実施形態について、上記方法は、裏側開口部を介して、裏面部分から第1の絶縁層を少なくとも部分的にエッチングすることをさらに含んでもよい。背極板が第1の絶縁層の上に形成されており、第2の絶縁層が背極板の上に形成される実施形態について、裏側開口部および背極板開口部を介して、裏面部分から第1および第2の絶縁層の少なくとも一部をエッチングすることが好ましい。裏側開口部を介する１つ以上のエッチング工程が完了すると、キャッピング層を裏面部分に成膜することによって、裏側開口部を少なくとも部分的に閉鎖または音響的に封止することは、本発明の第1の側面の方法に関する実施形態にある。
【００２９】
また、本発明によると、第3の側面において、半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに、音響微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサを製造する方法が提供される。この方法は、
・  ダイの表面部分からダイの中へと多孔質半導体構造を形成することであって、該多孔質構造は、空洞容積を画定し、かつダイの裏面部分に対面する下部と、ダイの表面部分に対面する表面とを有する、ことと、
・  多孔質構造の表面の上に第1の絶縁層を形成することと、
・  第1の絶縁層の上に導電性背極板層を成膜することと、
・  背極板層に開口部を形成することによって、背極板を形成することと、
・  背極板の上に第2の絶縁層を形成することと、
・  第2の絶縁層の上に導電性振動板膜層を成膜することと、
・  ダイの裏面部分から多孔質構造の下部まで延在する裏側開口部を形成することと、
・  裏側開口部を介して、裏面部分からダイの多孔質構造をエッチングすることと、
・  裏側開口部および背極板開口部を介して、裏面部分から第1および第2の絶縁層を少なくとも部分的にエッチングすることと、
を含む。
【００３０】
また、本発明によると、第4の側面において、半導体材料をベースとし、かつ互いに対向する表面部分および裏面部分を有する単一のダイに、音響微小電気機械システム（Micro Electrical Mechanical System; MEMS）トランスデューサを製造する方法であって、
・  ダイの表面部分からダイの中へと多孔質半導体構造を形成することであって、多孔質構造は、空洞容積を画定し、かつダイの裏面部分に対面する下部と、ダイの表面部分に対面する表面とを有することと、
・  多孔質構造の表面の上に第1の絶縁層を形成することと、
・  第1の絶縁層の上に導電性振動板膜層を成膜することと、
・  膜層の上に第2の絶縁層を形成することと、
・  第2の絶縁層の上に導電性背極板層を成膜することと、
・  背極板層に開口部を形成することによって、背極板を形成することと、
・  ダイの裏面部分から多孔質構造の下部まで延在する裏側開口部を形成することと、
・  裏側開口部を介して、裏面部分からダイの多孔質構造をエッチングすることと、
・  裏側開口部および背極板開口部を介して、裏面部分から第1の絶縁層を少なくとも部分的にエッチングすることと、
・  背極板開口部を介して、裏面部分から第2の絶縁層を少なくとも部分的にエッチングすることと、
を含む、方法も提供される。
【００３１】
上記多孔質半導体構造の形成は、
・  表側および裏側を有するCMOSに適合するSi基板またはウエハを準備することと、
・  Si基板の裏側に、高度にドープされた導電性半導体層を形成することと、
・  ドープされた導電性半導体層の裏側の少なくとも一部に裏側金属層を成膜することによって、導電層への電気コンタクトを確保することと、
・  Si基板の表側の一部に、Si酸化層などの表側保護層を形成することと、
・  電気化学セルにSi基板を装着することと、
・  シリコン陽極酸化の使用によって、多孔質Si半導体構造を形成することと、
・  Si基板を電気化学セルから脱着することと、
・  エッチングによって裏側金属層を除去することと、
・  表側保護層の少なくとも一部または全部を、エッチングによって除去することと、を含むことは、本発明の第3および第4の側面の方法に関する実施形態の範囲内にある。
【００３２】
陽極酸化の使用による多孔質Si構造の形成が、
・  既定濃度のエッチング液を基板の表側に塗布することと、
・  既定電圧範囲内の外部DC電圧を、裏側金属層と表側エッチング液との間に 既定時間印加することによって、多孔質構造を形成すること、
を含むことは、本発明の第3および第4の側面の方法に関する実施形態の範囲内にある。ここで、エッチング液は、HF：H2O：C2H5OHが1：1：2または1：1：1の溶液などのHF、水、およびエタノールの溶液であるHF溶液を含んでもよい。DC電圧は、1〜500mVの範囲内であってもよく、HF溶液により50mA/cm2のDC電流密度を得るように調整される。また、DC電圧は、約100分などの30〜150分の範囲内の時間印加されてもよい。
【００３３】
また、裏側開口部の形成が、
・  ダイの裏側に裏側保護絶縁層を形成すること、
・  保護絶縁層をパターン化することによって、裏側開口部の領域を画定すること、
・  ダイの裏面部分を介して、多孔質構造の下部までの画定された領域において裏側をエッチングすること、
を含むことは、本発明の第3および第4の側面の方法に関する実施形態の範囲内にある。
【００３４】
また、本発明の第3および第4の側面に係る方法について、裏側開口部を介する１つ以上のエッチング工程が完了すると、キャッピング層を裏側表面部分に成膜することによって、裏側開口部を少なくとも部分的に閉鎖または音響的に封止してもよいことが好ましい。
【００３５】
本発明の方法に関し、MEMSトランスデューサが形成されるダイは、Siベースの材料を含むことが好ましい。さらに、背極板および／または振動板は、導電性Siベースの材料によって形成されることが好ましく、また、背極板は、実質的に剛性であってもよく、1,000個から50,000個の間の多数の背極板を貫通する開口部を備えてもよい。また、振動板は、柔軟性を有するものであることが好ましく、既定値の張力を有する。振動板は、米国特許第5,490,220号に開示される構造に従い、実質的に浮き構造を備えてもよい。
【００３６】
本発明のその他の特徴および利点は、添付の図面と併用して、以下の詳細により明白になるであろう。
【発明の詳細な説明】
【００３７】
本発明の実施形態によると、MEMSコンデンサマイクロホン形式の音響MEMSトランスデューサは、単一ダイの半導体構造上に製造される。
【００３８】
本発明に従うコンデンサマイクロホンの製造または製作に関する代表的な半導体基板は、表面配向が<100>または<110>である単結晶シリコンウエハを含む。
【００３９】
本発明に対応する音響トランスデューサまたはコンデンサマイクロホンを製造する１つの方法について、図1a〜1nを参照して以下に詳述する。図1a〜1hは、多孔質半導体構造の形成工程に関する種々のステップを示し、図1gは、MEMSトランスデューサ構造の形成工程を示し、図1j〜1lは、背面容積形成工程を示し、図1mは、トランスデューサ構造を解放するためのエッチング工程を示し、図1nは、背面容積の封鎖工程を示す。
〔多孔質Si工程シーケンス（図1a〜1n）〕
【００４０】
本発明のトランスデューサに関する好適な実施形態によると、トランスデューサの背面容積は、多孔質半導体構造を形成してから多孔質構造をエッチングすることによって製作されることができる。
【００４１】
第1のステップにおいて、好ましくは１つ以上のCMOS回路工程に適合するSi基板1を準備する（図1a参照）。次に、高度にドープされた導電層2を基板の裏側に形成する（図1b参照）。高度にドープされた層2は、多孔質Si形成のためのコンタクト層として使用され、B++Epiの成膜またはドーパントの注入および拡散によって得ることができる。次に、多孔質Si形成中の電気コンタクトのための金属層3（Al）を裏側に成膜する（図1c参照）。金属層3は、例えば、リフトオフ技術を使用して成膜してもよい。多孔質構造形成中に基板1の表面をマスクするために、次のステップにおいて、Si酸化保護層4を表側に成膜およびパターン化し、フォトレジストマスクおよびHFエッチングを使用することによって構築する（図1d参照）。
【００４２】
次に、Si基板またはウエハ1を、多孔質Si形成のための電気化学セルに装着する（図1e参照）。セルは、表側を裏側から分離するホルダ5を含み、エッチング液6が基板1の表側のみを腐食可能にする。さらに、電圧源8を介して、基板金属電極3をセルの電極7に連結する。基板またはウエハ1がセルに装着されると、多孔質Si構造9が、外部印加DC電圧8およびHF溶液6の使用により、非保護領域に形成される（図1f参照）。この工程は、シリコン陽極酸化（Silicon Anodization）と呼ばれ、DC電圧8およびHF濃度6を変化させることによって、多孔質レベルを1nmから1μmまで調整することができる。
【００４３】
エッチング液は、HF：H2O：C2H5OHが1：1：2または1：1：1の溶液などの、HF、水、およびエタノールの溶液であるHF溶液であることが好ましい。DC電圧8は、1〜500mVの範囲内であってもよく、HF溶液により50mA/cm2のDC電流密度を得るように調整してもよい。DC電圧は、約100分などの30〜150分の範囲内の時間、印加されてもよく、これによって、所望の厚さの多孔質構造を得ることができ、その厚さは、100〜500μmの範囲内または約300μmであってもよい。
【００４４】
多孔質Si構造9の形成後、基板1を電気化学セルから脱着し（図1g参照）、Al金属電極3をリン酸溶液中でエッチングし、保護層4をHF中でエッチングする（図1h参照）。
【００４５】
多孔質シリコン構造の形成は、Z.M Rittersmaによる「多孔質シリコンのマイクロセンサ適用」において説明され、参照することによって本明細書に含まれる。
〔MEMS構造形成〕
【００４６】
多孔質Si構造9が形成されたところで、MEMSコンデンサマイクロホンを得るために、背極板および振動板を形成しなければならない。この形成は図1iに描かれている。この図面において、MEMSコンデンサマイクロホンの層の成膜および構築が示される。第1のSi酸化層10を基板1の表側に形成し、次に、導電性Siベースの材料（例えば、SiGe）を、背極板11を得るべく成膜し構造を形成する。次に、第2の酸化層10を、背極板11および第1のSi酸化層10の上に形成し、導電性Siベースの材料（例えば、SiGe）を、振動板12を形成するべく第2のSi酸化層10の上に成膜し構造を形成する。単一ダイがCMOS回路を備える本発明の実施形態において、MEMS構造の形成に関連する全工程は、CMOS回路へのいかなる影響も回避するために、低温工程であることが重要である。背極板11および振動板12の形成に関するさらに詳しい記載および説明は、図2j〜2mに関連して以下に提供される。図1iにおいて、静圧等化孔（Static Pressure Equalizing Vent）または開口部を得るために、通気孔が振動板に形成されていることが示される。また、背極板11および振動板12は、基板1の前面に導電的に連結されてもよく、その前面において、振動板12および背極板11からの信号出力を処理するための電気回路が形成されていてもよい。
〔背面容積形成〕
【００４７】
コンデンサマイクロホンを得るために、背面容積を多孔質Si構造9に形成しなければならない。これは、図1j〜1lに示される。図1jは、Si酸化マスク層13をSi構造の裏側に成膜し、さらに、フォトレジストおよびHFエッチングを使用してパターン化することを示す。次に、裏側からエッチングを行って、Si構造の裏側から多孔質Si領域9まで到達する裏側開口部またはチャネル14を形成する（図1k参照）。その後、KOH（水酸化カリウム）ベースの溶液を使用して、多孔質Si領域9の犠牲エッチングを行ない、背面容積15を形成する（図11参照）。このエッチング中、耐KOHポリマー層またはフォトレジストで表側を保護しなければならない。
〔MEMS解放工程 〕
【００４８】
背極板11および振動板12の形成中に使用されるSi酸化層10（ここで第2のSi酸化層は、マイクロホン空隙16を画定する）と、保護Si酸化層13とは、MEMSマイクロホン構造を解放するために蒸気HFにおいてエッチングされる（図1m）。HFは、裏側における裏側エッチングチャネル14を介して、振動板12と背極板11との間の酸化物に到達する。マイクロホン空隙16の高さは、電子通信および補聴器の用途に適切な小型の実施形態に関し、2から5μmなどの1から20μmの間の高さであってもよい。
〔背面容積閉鎖〕
【００４９】
裏側開口部またはチャネル14は、指向性マイクロホンを形成するために開放したままであってもよい。しかしながら、好適な実施形態によると、裏側チャネル14を封止して、実質的に閉鎖された背面容積15を形成し、全指向性マイクロホンを形成する。これは、図1nに示され、本図面において、化学気相堆積（Air Pressure Chemical Vapour Deposition; APCVD）工程を使用して、Si酸化層17を裏側チャネル14に成膜することによって裏側チャネルを封鎖している。Si酸化物の代わりに、厚いスピンオンポリマーのようなその他の材料を使用して、裏側エッチングチャネル14を閉鎖してもよい。例えば、１つ以上の裏側チャネル14を開放したままにすることによって、静圧均圧化孔を振動板または裏側に形成してもよい。
〔CMOS回路を含む本発明の実施形態〕
【００５０】
上に説明され、かつ図1a〜1nに示されるように製造されるシリコンマイクロホンは、典型的には、非常に低い信号出力を有し、また、本質的に容量性の非常に高いインピーダンスを有する信号源としての役割を果たす。高い信号対雑音比および／またはEMI雑音に対する耐性を得るためには、マイクロホン出力からCMOS増幅回路への電気信号経路の長さを可能な限り短くし、信号損失を最小化するように寄生容量をできるだけ小さくすることが重要となる。本発明のこの実施形態によれば、マイクロホンも形成される単一ダイ上に増幅回路を形成することによって、この問題に対するソリューションが提供される。このようなソリューションに関する第1の実施形態は、図2a〜2vに示され、これらの図面は、CMOS回路がダイに設けられる単一ダイ型コンデンサマイクロホンの製造に関する種々のステップ中における、半導体構造の断面側面図を示している。
【００５１】
図1a〜1nに使用されるステップは、図2a〜2vに示される実施形態にも使用されるが、CMOS回路および電気コンタクト構造を形成するために、追加のステップが含まれる。
【００５２】
第1のステップにおいて、CMOSに適合するSi基板を準備する（図1a参照）。次に、高度にドープされた導電層を、基板の裏側に形成する（図2b参照）。高度にドープされた層は、多孔質Si形成のためのコンタクト層として使用され、B++Epiの成膜によって得られてもよい。
〔縦方向フィードスルーの一体化〕
【００５３】
次に、Si構造またはダイの表側から裏側への電気信号経路を得るために、基板に縦方向フィードスルー（Feedthrough）を形成する。まず、縦方向スルーホールの深掘反応性イオンエッチング（Deep Reactive Ion Etching; DRIE）を実行する（図2c参照）。次に、SiO2（Si酸化物）の絶縁層を成膜し、スルーホールの残りの部分を高度にドープされたポリSiの導電層で充填する（図2d参照）。最後に、裏側のポリSiおよびSiO2に対して裏側からエッチングおよび研磨を実行し、ドープされたポリSiを介して基板を通る電気フィードスルーを得る（図2e参照）。
〔CMOSの一体化〕
【００５４】
次の工程ステップにより、CMOS回路などの増幅回路を備えるダイが形成される。このCMOS回路はアナログ部分およびデジタル部分を含んでもよく、また、低雑音マイクロホン前段増幅器と、オーバーサンプリングされたシグマデルタなどのアナログ／デジタルトランスデューサ（Analog to Digital Converter; ADC）とを含んでもよい。さらにCMOS回路は、背極板11および振動板12の間に既定値のDCバイアス電圧を供給するために、低雑音電圧調整器に連結される電圧ポンプまたは電圧ダブラーを備えてもよい。これは、図2fにおいて示され、この場合、ASIC回路は、一体化した縦方向フィードスルーを有するウエハの上に形成される。ASIC回路は、適切なCMOS工程を使用して形成される。複数のCMOS回路を、ウエハの上に形成してもよい。CMOS工程のメタライズ層を使用して、フィードスルーへのコンタクトがもたらされる。
〔背面容積を画定する多孔質シリコンの局所的形成〕
【００５５】
次の工程ステップは、図1c〜1hに関連して説明された多孔質シリコン構造の形成を含む。この工程は、裏側におけるコンタクト金属（Al）の成膜で始まる（図2g参照）。多孔質シリコン構造の形成には、電気化学セルにおいてHF（フッ化水素酸）を使用することによって多孔質シリコンを形成することが含まれ、CMOS回路および裏側の保護が実現される（図2h参照）。多孔質シリコン構造形成工程は、電気化学セル工程で使用した裏側コンタクト金属を除去することをさらに含む。
〔多孔質シリコン領域の上のMEMSマイクロホン構造の製作〕
【００５６】
多孔質Si構造の形成後、背極板および振動板を形成しなければならない。この形成は、図2j〜2mに示される。第1の低温Si酸化物絶縁層を、基板の表側および裏側に形成し（図2j参照）、次に、低温導電性Siベースの材料（例えば、SiGe）またはシリコン窒化物を含むサンドイッチ層を、背極板を得るように成膜し構造を形成する（図2k参照）。図2jおよび2kにおいて、CMOS回路の上の第1の絶縁層にコンタクトホールが形成されること、ならびに、背極板を形成する材料を成膜して、これらのコンタクトホールを充填することによって、コンタクトホールの第1の部分を介してCMOS回路と背極板との間に導電コンタクトが確立されることが示される。図2mに示されるように、コンタクトホールの第2の部分を使用して、CMOS回路と振動板との間の電気コンタクトが形成される。背極板が形成されると、第2の低温Si酸化物絶縁層を背極板および第1のSi酸化層の上に形成し（図2l参照）、また、コンタクトホールの第2の部分に対する第2の絶縁層に開口部を提供する。最後に、低温導電性Siベースの材料（例えば、SiGe）またはシリコン窒化物を含むサンドイッチ層を、第2のSi酸化層の上に成膜および構築して振動板を形成する。図2mにおいて、静圧等化孔または開口部を得るために、振動板において通気孔が形成されてもよいことが示される。
（裏側金属）
【００５７】
ダイの裏側からフィードスルーを経てダイの表側の回路への電気コンタクトを確保するために、コンタクトホール開口部を、裏側絶縁酸化物層に準備する（図2n参照）。その後、Al裏側金属層の成膜およびパターン化を行なう（図20参照）。その後、NiおよびAu、またはNi、Pd、およびAu、またはNiおよびPdを含むバンプ下金属（Under-Bump Metallization; UBM）の成膜を行ない（図2p参照）、裏側の電気コンタクトが、表面実装部品（Surface Mount Device; SMD）加工技術に適合するようにする。
〔犠牲エッチングのための裏側構造〕
【００５８】
ダイの裏側から多孔質Si領域の底部までの裏側開口部を得るために、裏側絶縁酸化層を、フォトレジストおよびHFエッチングを使用してパターン化し、裏側開口部のエッチングのための領域を画定する（図2q参照）。次に、反応性イオンエッチング（Reactive Ion Etching; RIE）によって裏側エッチングを実行し、ダイまたはSi構造の裏側から多孔質Si領域まで到達する裏側開口部またはチャネルを形成する（図2r参照）。
〔犠牲エッチング〕
【００５９】
次に、KOHまたはTMAH（水酸化テトラメチルアンモニウム）エッチングを使用して、多孔質Si領域の犠牲ウェットエッチングを実行し、背面容積を形成する（図2s参照）。このエッチング中、耐エッチング性ポリマー層またはフォトレジストで表側および裏側を保護する。
【００６０】
多孔質のウェットエッチングの後に、犠牲酸化物の蒸気HFエッチングを行ない、これにより、背極板の上下にある第1および第2の酸化層がエッチングされ、MEMSマイクロホン構造が解放される（図2t参照）。さらに、膜および背極板のSAMの被膜を準備する。この被膜は、膜および背極板上に成膜される自己組織化単分子膜（Self-Assembled Monolayer; SAM）の疎水性層である。この場合、背極板のSAM被膜は、裏側開口部および／または振動板の通気孔を介して実行してもよい。
（背面容積の閉鎖）
【００６１】
裏側開口部またはチャネルは、指向性マイクロホンを形成するために開放したままであってもよい。しかしながら、好適な実施形態によると、背面容積を封止し、かつ全指向性マイクロホンを得るように裏側チャネルを閉鎖する。これは、図2uに示され、本図面において、化学気相堆積（Air Pressure Chemical Vapour Deposition; APCVD）工程を使用して、キャッピングSi酸化層を裏側チャネルに成膜することによって裏側チャネルを閉鎖している。Si酸化物の代わりに、厚いスピンオンポリマーのようなその他の材料を使用して、裏側エッチングチャネルを閉鎖してもよい。静圧等化孔または開口部を得るための通気孔が振動板に存在しない場合、例えば、１つ以上の裏側チャネルまたは開口部を開放したままにすることによって、このような通気孔を裏側に形成してもよい。最後に、反応性イオンエッチング（Reactive Ion Etching; RIE）またはウェットエッチングを使用して、裏側電気コンタクトパッドへの開口部を、封止酸化層を介して形成する。
〔陽極酸化によってウエハの裏側に形成される多孔質シリコン（図5〜7）〕
【００６２】
また、本発明は、図5〜7に示されるように、陽極酸化工程を使用してウエハの裏側から多孔質シリコン構造を形成することによってトランスデューサの背面容積を形成し得る実施形態も含む。この工程は、図1a〜1hに示される工程と置き換えられる製作工程1と、図2g〜2hに示される工程を置き換えられる製作工程2と、図3に示されるダイのために使用する製作工程3と、に関連して使用してもよい。これにより、空洞の底床部を開放するためにエッチングを実行する必要がないことが示される。
【００６３】
ウエハの表側にp+を注入し、金属層コンタクトを成膜する。CMOS回路がウエハ上に含まれる場合、これらの層は、CMOS工程により生じてもよい。次に、陽極酸化のためのマスクをウエハの裏側に形成する。この段階におけるウエハは、図5に示されるようになる。
【００６４】
シリコンウエハの事前パターン化は、マスク開口部を介してKOHまたはTMAHエッチングを使用して実行される。これは、図6に示される。
【００６５】
事前パターン化領域における多孔質シリコン形成は、基板に約50μm厚さのマクロ多孔質シリコンを得るために、電流密度および電解質組成を調整することによって実行される。マクロ多孔質シリコンは、壁厚が約1μmであるシリコンマトリクスを有してもよい。次に、陽極酸化の電流密度および／または電解質組成を変更して、微多孔質シリコンを、マクロ多孔質シリコン領域の端部からウエハの前面に形成する。これは、図7に示される。ナノ多孔質シリコンは、壁厚が約1nmであるシリコンマトリクスを有する。
【００６６】
壁厚の違いにより、上述のようにマクロ多孔質シリコンをエッチングせずに、微多孔質シリコンを選択的にエッチングすることが可能である。微多孔質シリコンの除去および犠牲酸化物の除去後、マクロ多孔質シリコン構造を、前述のAPCVD酸化物またはポリマーのスピンオフを使用して閉鎖することができる。
〔n+マスクによる表側からの陽極酸化−n+が埋め込まれた単結晶シリコンによる背極板の形成（図8および9）〕
【００６７】
また、本発明は、図8および9に示されるように、陽極酸化を使用してウエハの表側から多孔質シリコン構造を形成することによってトランスデューサの背面容積を形成し得る代替の実施形態も含んでいる。この工程を使用することによって、陽極酸化工程中に、単結晶シリコンにより背極板が形成される。この工程は、図1c〜1hに示されるステップと置き換えられる工程1に関連して使用してもよい。この場合、図1iにおいて、背極板は成膜およびパターン化されない。また、この工程は、図2g〜2jに示されるステップと置き換えられる工程2に関連して使用してもよい。この場合、図2kにおいて、背極板は成膜されない。最後に、この工程は、図3に示されるダイの製作のために使用されてもよい。
【００６８】
Epi B++層をウエハの裏側に成膜し、その後、金属コンタクト層成膜が行なわれる。次に、陽極酸化のためのマスクをウエハの表側に形成する。これは、図8aに示されるように、n+の植え込み（implant）、SiO2成膜、およびポリSi成膜を含んでもよく、あるいは、図8bに示されるようにn+ epi層成膜、SiO2成膜、およびポリSi成膜を含んでもよい。次に、マスク層を背極板としてパターン化する。
【００６９】
多孔質シリコンの形成は陽極酸化によって実行され、これは、ウエハを通じて、++ epi層上で停止するように作られる層を形成する。これにより、陽極酸化されていない埋め込みn+のエッチング／陽極酸化が進まない結果となる。この段階におけるウエハは図9aに示されるようになり、n+が埋め込まれた層から形成される単結晶背極板を有する。n+epi層から形成される背極板の場合、ウエハは、図9bで示されるようになる。
〔異方性ドライエッチングと等方性ドライエッチングの組み合わせを使用する背面容積の形成（図10〜15）〕
【００７０】
本発明は、MEMS構造の形成後に、CMOSに適合する加工後ステップにおいて背面容積が形成される実施形態をさらに含んでもよい。CMOSに適合する加工ステップは、ダイの裏側における孔を開放するために、裏側からの高度に異方向性のドライエッチングを含んでもよい。以下の等方性ドライエッチングステップは、背面容積を形成する。
【００７１】
このような工程は、以下のとおり説明される図10〜15に示される。
【００７２】
図10：膜および背極板構造で先に加工されているウエハの裏側に、マスク層を成膜する。ウエハがCMOS構造をその上に有することも可能である。
【００７３】
図11：フォトリソグラフィーおよびエッチングステップを使用してマスク層をパターン化する。
【００７４】
図12：深堀反応性イオンエッチング工程などの異方性エッチングを使用して孔を製作する。
【００７５】
図13：空洞を拡大するために、等方性エッチングを実行する。エッチングは、背極板構造の下のシリコン酸化物層で停止する。
【００７６】
図14：気相フッ化水素酸エッチングを実行して、膜および背極板構造を解放する。
【００７７】
図15：空洞の底部における孔を、上述のとおりAPCVD工程またはポリマーのスピンオン工程を使用して、または接着ステッカーなどの接着箔を使用して閉鎖する。
【００７８】
本方法は、製作工程1、2、および3と関連して使用可能である。工程1において、図1b〜1hに示されるステップは不要になる。工程2において図2b〜2j示されるステップは不要になる。
〔ビア工程を使用する陽極酸化容積の閉じ込め（図16〜18）〕
【００７９】
陽極酸化容積の横方向の拡張をより正確に制御するために、陽極酸化容積を閉じ込めるために既存のビア工程（via process）を使用することが可能である。従って、形成された縦方向絶縁シリコン酸化物は、陽極酸化の横方向の閉じ込めとしての役割を果たすことができる。この工程は、図2c〜2eによって示されるステップで表される工程2において、また図3に示されるダイに使用する製作工程3において、使用されてもよい。
【００８０】
この工程は、以下のとおり説明される図16〜18に示される。
【００８１】
図16：前述のように、標準的なビア工程を使用して、標準的なウエハをビアで加工している。また、このウエハは、その上にCMOS回路も有する。ウエハの上において示されるように、ビア工程を使用して、円形またはその他の形状のトレンチを製作している。
【００８２】
図17：ビア工程で形成されたトレンチの周辺内部のウエハの上部に、p+注入を行ない、金属コンタクトを成膜する。これらのp+注入および金属コンタクトは、CMOS回路がウエハ上に含まれる場合、CMOS工程の一部であることが可能である。ウエハの裏側において、マスク層を成膜およびパターン化する。本マスク層は、SiO2層またはSU8フォトレジスト層であることが可能である。
【００８３】
図18：電気化学エッチングセルを使用してシリコンを陽極酸化する。絶縁ビアにより、多孔質シリコンをトレンチ内に閉じ込める。
【００８４】
多孔質シリコン形成の代わりに、等方性反応性イオンエッチングによって、図17から進めることも可能である。これは、トレンチの両側におけるSiO2層によって閉じ込められる。これにより、膜および背極板を、背面チャンバの形成前に形成することが必要になる。この工程は、具体的には工程2において、図2pに示される工程から使用可能である。さらに、図2g〜2jにより示される工程は不要になる。
〔CMOS回路を含む、本発明のさらなる実施形態〕
【００８５】
CMOS回路を有する単一ダイ型音響MEMSトランスデューサの第2の実施形態を図3に示す。
【００８６】
図2vと図3の単一ダイのソリューションにおける主な違いは、図2vでは、CMOS回路が、ダイの表面部分に形成されるが、図3のソリューションでは、CMOS回路がダイの裏面部分に形成されることにある。図3の単一ダイ型MEMSトランスデューサの生成に使用する工程ステップは、図2a〜2vの工程ステップと類似しているが、CMOS統合は、図2fに示されるようなウエハの表側ではなく、ウエハの裏側において実行される。ここで、高度なドーピングを受けていないダイの裏側の領域にCMOSを加工して、CMOSに適合するダイ表面を維持しなくてはならない。その目的のために、例えば、酸化またはフォトレジストマスクを介するイオン注入によって、ドーピングを選択的に実行しなければならない。
【００８７】
図3に示される単一ダイ型MEMSトランスデューサに関し、シリコン基板の裏側と封止キャッピング層との間に裏側Si酸化層が存在しないことにも留意されたい。この裏側Si酸化層は、図2jに示されるように、第1の絶縁Si酸化層の形成中に設けられ、図2tに示されるように、背極板の上下に存在する酸化層の犠牲酸化エッチング中に除去されてもよい。
【００８８】
図2vおよび3に関する実施形態に関し、ダイの裏側にSMDパッドを配置することによって、これらの単一ダイ型MEMSトランスデューサは、表面実装（SMD）技術に十分適切になる。
【００８９】
CMOS回路がダイに設けられる単一ダイ型音響MEMSトランスデューサに関する第3の実施形態を、図4に示す。
【００９０】
図2vと図4の単一ダイのソリューションにおける主な違いは、図4では、ダイの裏側にコンタクトパッドが存在しないため、ダイの表側から裏側への電気コンタクトを確保するためのフィードスルーが存在しないことになる。従って、図2c〜2eに示されるステップは、図4のソリューションでは省略され、図2n〜2pに示される裏側コンタクトステップは、表側コンタクトの提供のための対応するステップに置き換えられることによって、表側におけるCMOS回路への電気コンタクトを確保する。また、図4に示される単一ダイ型MEMSトランスデューサに関し、シリコン基板の裏側と封止キャッピング層との間に裏側Si酸化層が存在せず、これに関しては、図3に関連して提供される上記説明を参照されたい。
【００９１】
図4の実施形態に関し、表側コンタクトは、振動板よりも高い位置に到達するSMDバンプパッドを有する。従って、図4の単一ダイ型MEMSトランスデューサも、表面実装（SMD）技術に十分適している。
【００９２】
図1〜4に関連する上述の本発明の実施形態に関し、マイクロホンの振動板は、背極板の上に配置される。しかしながら、本明細書で開示する原理を使用し、背極板が振動板上に形成または配置される背極板を有する単一ダイ型マイクロホンも、本発明の一部であることを理解されたい。例えば振動板が背極板の上に配置される図2j〜2mに示されるMEMSマイクロホン構造の工程ステップについて述べると、図2kおよび2mの工程ステップを入れ替えるべきである。つまり、第1の低温Si酸化物絶縁層を、基板の表側および裏側上に形成し（図2j参照）、低温導電性Siベースの材料（例えば、SiGe）またはシリコン窒化物を含むサンドイッチ層を、振動板を得るように成膜し構造を形成する（図2m参照）。振動板が形成されると、第2の低温Si酸化物絶縁層を、背極板および第1のSi酸化層の上に形成する（図2l参照）。最後に、背極板を形成するように、低温導電性Siベースの材料（例えば、SiGe）またはシリコン窒化物を含むサンドイッチ層を第2のSi酸化層の上に成膜し構造を形成する（図2k参照）。図2mにおいて、静圧等化孔または開口部を得るために、振動板において通気孔を形成してもよいことが示される。第2のSi酸化層のエッチングを、背極板の開口部を介してダイの表側から実行してもよい。
【００９３】
種々の修正を上述の実施形態に加えてもよいことを理解されたい。また、添付の請求項の範囲内にあるこのような修正および機能的に同等物の全てを含めることが望ましい。
【図面の簡単な説明】
【００９４】
図1a〜1nは、本発明の方法の実施形態に従う単一ダイ型音響MEMSトランスデューサを製造する種々のステップ中における、半導体構造の断面側面図である。
図2a〜2vは、CMOS回路がダイに設けられる、本発明の方法の第1の実施形態に従う単一ダイ型音響MEMSトランスデューサを製造する種々のステップ中における、半導体構造の断面側面図である。
図3は、CMOS回路がダイに設けられる、本発明の第2の実施形態に従う単一ダイ型音響MEMSトランスデューサの断面側面図である。
図4は、CMOS回路がダイに設けられる、本発明の第3の実施形態に従う単一ダイ型音響MEMSトランスデューサの断面側面図である。
図5〜7は、陽極酸化を使用することによってウエハの裏側から多孔質シリコン構造を形成する種々のステップ中における、半導体構造の断面側面図である。
図8a〜9bは、陽極酸化を使用することによってウエハの表側から多孔質シリコン構造を形成する種々のステップ中における、半導体構造の断面側面図である。
図10〜15は、本発明の実施形態に従う空洞形成の種々のステップ中における、半導体構造の断面側面図である。
図16〜18は、陽極酸化中の縦方向閉じ込めのための絶縁酸化物の使用を示す種々の製作ステップ中における、半導体構造の断面側面図である。
【図１ａ】
2009531884.tif 000003
【図１ｂ】
2009531884.tif 000004
【図１ｃ】
2009531884.tif 000005
【図１ｄ】
2009531884.tif 000006
【図１ｅ】
2009531884.tif 000007
【図１ｆ】
2009531884.tif 000008
【図１ｇ】
2009531884.tif 000009
【図１ｈ】
2009531884.tif 000010
【図１ｉ】
2009531884.tif 000011
【図１ｊ】
2009531884.tif 000012
【図１ｋ】
2009531884.tif 000013
【図１ｌ】
2009531884.tif 000014
【図１ｍ】
2009531884.tif 000015
【図１ｎ】
2009531884.tif 000016
【図２ａ】
2009531884.tif 000017
【図２ｂ】
2009531884.tif 000018
【図２ｃ】
2009531884.tif 000019
【図２ｄ】
2009531884.tif 000020
【図２ｅ】
2009531884.tif 000021
【図２ｆ】
2009531884.tif 000022
【図２ｇ】
2009531884.tif 000023
【図２ｈ】
2009531884.tif 000024
【図２ｉ】
2009531884.tif 000025
【図２ｊ】
2009531884.tif 000026
【図２ｋ】
2009531884.tif 000027
【図２ｌ】
2009531884.tif 000028
【図２ｍ】
2009531884.tif 000029
【図２ｎ】
2009531884.tif 000030
【図２ｏ】
2009531884.tif 000031
【図２ｐ】
2009531884.tif 000032
【図２ｑ】
2009531884.tif 000033
【図２ｒ】
2009531884.tif 000034
【図２ｓ】
2009531884.tif 000035
【図２ｔ】
2009531884.tif 000036
【図２ｕ】
2009531884.tif 000037
【図２ｖ】
2009531884.tif 000038
【図３】
2009531884.tif 000039
【図４】
2009531884.tif 000040
【図５】
2009531884.tif 000041
【図６】
2009531884.tif 000042
【図７】
2009531884.tif 000043
【図８ａ】
2009531884.tif 000044
【図８ｂ】
2009531884.tif 000045
【図９ａ】
2009531884.tif 000046
【図９ｂ】
2009531884.tif 000047
【図１０】
2009531884.tif 000048
【図１１】
2009531884.tif 000049
【図１２】
2009531884.tif 000050
【図１３】
2009531884.tif 000051
【図１４】
2009531884.tif 000052
【図１５】
2009531884.tif 000053
【図１６】
2009531884.tif 000054
【図１７】
2009531884.tif 000055
【図１８】
2009531884.tif 000056
【国際調査報告】
2009531884.tif 000057
2009531884.tif 000058