(57)【要約】本発明は集積回路の設計方法、特にデザインルールの記述及び検証に関するものであり、該方法においては、異なる電位を持つ条導体（１２、１３、１４）が存在する、たとえば高電圧スマートパワー回路の条導体を作製するためのメタライゼーション・レベルなど、ある一つのプロセスレベルにおいて異なるデザインルール（６、７）が適用される。該方法はエラー制御を改善し、合理的であり、また半導体基板（ウェハ）上の面積節約につながる。
2009503710.tif 000002
【特許請求の範囲】
【請求項１】
一つのプロセスマスク・レベルのために使われたデザインレベルが複数のデザインレベルに分割されるか、または、複数のデザインレベルにおいてそれぞれ一つのレイアウトが個別に構成され、その際これら分割されたデザインレベルのそれぞれについて少なくとも一つの独自のデザインルール（６、７）が適用される、集積回路の設計方法またはそのような集積回路のためのプロセスマスクの製造方法において
該分割されたデザインレベル（ＨＶ、ＮＶ）のそれぞれに関する該少なくとも一つのデザインルールが、それぞれのデザインレベルのための独自のデザインルールチェックにおいてそれぞれ検証された後に初めて、検証済みのこれら複数のデザインレベルが重ね合わされて一つのデータレベルが作られること、
次に、重ね合わされてできたこのデータレベルから、該検証済みのデザインレベルに対応する一つのプロセスマスクが作製されることを特徴とする方法。
【請求項２】
分割されたデザインレベル（ＮＶ、ＨＶ）のそれぞれが全体回路レイアウト内で使用されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記プロセスマスク・レベルが、特に、条導体（１１から１５）が異なる電位に適しているかまたは異なる電位用である高電圧スマートパワー回路内の条導体（１１から１５）を作製するためのメタライゼーション・レベルであること、
高電位用の条導体（１１、１２）は第１デザインレベルで設計され、低電位用の条導体（１３、１４、１５）は第２デザインレベルで設計されること、及び、
これらデザインレベルのそれぞれについて少なくとも一つのデザインルール（６、７）が適用され、これらデザインルールが同じではないまたは異なることを特徴とする請求項１または請求項２に記載の方法。
【請求項４】
異なる電位を持つ条導体の間の電気的フラッシュオーバーを回避するために、条導体（１１から１５）の間の幾何学的関係、特に最小間隔（６、７）がデザインルールとして定められていることを特徴とする、請求項３に記載の方法。
【請求項５】
少なくとも一方が高電位に適している及び／または高電位で使用可能であり、第１デザインレベルで設計される条導体（１１、１２）の間に、低電位のためだけに用意され、第２デザインレベルで設計される条導体（１３、１４、１５）の間の最小間隔（７）より広い最小間隔（６）が、デザインルールとして定められることを特徴とする、請求項１から請求項４のいずれか一つ、特に請求項４に記載の方法。
【請求項６】
第１及び第２デザインレベルが、ただ一つのプロセスレベルにおいて、ただ一つのフォトリソグラフィー・プロセスマスクにより作製されることを特徴とする、請求項１から請求項５のいずれか一つに記載の方法。
【請求項７】
前記２つのデザインレベル（ＮＶ、ＨＶ）が同じメタライゼーション・レベルに適用されることを特徴とする、請求項３に記載の方法。
【請求項８】
全体回路レイアウトが、分割されて独自のデザインルールにより検証済みの複数のデザインレベルから構成されている集積回路において、該集積回路作製に関与するためのただ一つのプロセスマスクを構成するために、これら個別に検証されたデザインレベルを重ね合わせてただ一つのデータレベルにできることを特徴とする集積回路。
【請求項９】
請求項１から請求項７に記載されたいずれか一つの方法または検証を実行するためのプログラムコードを持つコンピュータプログラムにおいて、該プログラムがコンピュータで実行されることを特徴とするプログラム。
【請求項１０】
集積回路の設計方法において、
（ｉ）プロセスマスク・レベルのために使用されるデザインレベルが複数のデザインレベルに分割されるかまたは複数の分けられたレベルが作られる／作られていること、
（ｉｉ）これらデザインレベルのそれぞれについて独自のデザインルール（６、７）が適用され、これら独自のデザインルールもデザインルール検証において個別に検証されること、
（ｉｉｉ）その後、該複数の検証済みデザインレベルが重ね合わされてただ一つのデータレベルが作られ、この重ね合わされたデータレベルから、これらデザインレベルのそれぞれが全体レイアウト内で使用される、全体レイアウトを持つ一つの（唯一の）プロセスマスクが作製されることを特徴とする方法。
【請求項１１】
少なくとも２つのデザインレベルのための少なくとも２つのデザインルールが同一ではないことを特徴とする、請求項１０に記載の方法。
【請求項１２】
少なくとも２つのデザインルール（６、７）が同一ではないことを特徴とする、請求項１に記載の方法。
【請求項１３】
２つより多いデザインレベルが設けられていることを特徴とする、請求項６に記載の方法。
【請求項１４】
２つのレベル（ＨＶ、ＮＶ）が直接隣接している移行領域において、より高い電圧のための第１レベルのデザインルールが、より電圧の低い第２デザインレベル（ＮＶ）上の条導体（１３）にも移行的に適用されることを特徴とする、請求項３または請求項５のいずれかに記載の方法。
【請求項１５】
第２レベル（ＮＶ）の一番外側の条導体への移行的適用、及び、第２レベルの第１レベル（ＨＶ）に対する関係に制限があることを特徴とする、請求項１４に記載の方法。
【請求項１６】
デザインレベル（ＨＶ、ＮＶ）が、ウェハまたは基板内のメタライゼーション・レベルに関するものであることを特徴とする、請求項１または請求項１０のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路または付属のプロセスマスクの設計方法、及び、集積回路、及び、設計されたレイアウトをチェックするためのプログラムコードを持つコンピュータプログラム（デザインチェック）に関する。
【背景技術】
【０００２】
半導体回路の製造工程の始めではまず、半導体回路の機能を決定する回路レイアウトが設計される。このレイアウトによりシリコンウェハへの回路の物理的な変換が決定される。ウェハ上に回路を作製する既知の方法はリソグラフィーに基づいている。特に回路レイアウトはこのときまずマスクで覆い、次にこのマスクを露光することによりウェハ上に転写される。
【０００３】
チップ製造には多くの工程があり、その際、各製造工程において不正確さが生じるが、この不正確さは理想的にはレイアウト設計の際にすでに考慮されているべきである。そのために、該レイアウトの後の機能性を確保するためにレイアウト設計の際に注意すべきデザインルールが用意されている。たとえばそのようなレイアウトルールにより、２つのトランジスタの間の最小間隔または金属トラックの幅を決定できる。回路レイアウト完成後、そのレイアウトはソフトウェアにより、デザインルールに準拠しているかどうかがチェックされ、場合によっては修正される。この工程は「検証」と呼ばれ、コンピュータにより実行される。
【０００４】
回路レイアウトには、さまざまなフォトリソグラフィー・マスクを作成するために必要なデータが含まれている。これらのマスクは、半導体製造プロセスにおいてさまざまな層を構造化するために使われる。
【０００５】
特許文献１より、デザインレベル（設計レベル）及びそれに適用されるデザインルールをチェックする方法が知られている。このチェックは、各デザインレベル及びそれに付属する各デザインルールについて行うことができる。その際、原則的に、各ルールについて付属するすべてのデザインレベルをチェックするか、または、一つのルールセット及び複数のデザインレベルについてのチェックを行うことができる。
【０００６】
一つのデザインレベルにおいて、後のマスクレイアウトのさまざまな領域のために、同一の項目に関してさまざまなデザインルールを設けるのが目的にかなっている場合、それに対応するマスクをエラーなしで実現することは複雑になる。もっとも単純であるのは、さまざまなマスク領域のためにデザインルールをそれぞれ適応させることを放棄したうえで、クリティカルな場合に適応した、回路を後に実現する際にはそれ自体は不必要な追加コストを認容しつつ残りの条件も一緒にカバーしている、ただ一つのデザインルールだけを考慮することである。具体例としては、高電圧スマートパワー回路のメタライゼーション・レベルが挙げられる。この中には、低いＣＭＯＳ論理電圧（３．３Ｖなど）も高電圧（６００Ｖなど、またはそれ以上）も混在させることができる。電位の異なる金属条導体間の電気的フラッシュオーバーを回避するために、デザインルールに付属した、対応する最小間隔を保持する必要があり、その最小間隔はたとえば６００Ｖにおいては最高数マイクロメータになる可能性がある。非常に高い電位差のために求められるこのような最小間隔は、ほかの回路部分で技術的に必要とされるものよりかなり大きい。そのような回路においては、論理部分の条導体に生じる電位差は数Ｖであり、この電位差では条導体の間隔をかなり小さくできる。
【０００７】
電位の高低については、１０Ｖより低い場合は電位が低い、１００Ｖより高い場合は電位が高いと言うことができる。
【０００８】
特許文献２より、デザインルールチェックのために、完成した回路レイアウトのプロセスマスク用の一つのデザインレベルのデータを、２つのデータレベルＡ及びＢに分解する方法が知られている。この２つのデータレベルのチェックは、対応するデザインルールＡ、Ｂ及びＡＢに対して行われる。これら２つのデータレベルＡ及びＢは次に一つのフォトリソグラフィー・マスクに加工される。この方法においては、２つのデータレベルへの分割は、デザインルールチェックの間にのみ実施される。実際のレイアウトでは、一つのデータレベル内に一つのプロセスマスク用のデータが含まれている。
【０００９】
この方法はコストが高く、また、デザインレベルの絶対的に確実な制御が含まれていない。そのため、さらなるレイアウト制御が必要である。エラーは、完成したレイアウトにおいて初めて発見されるため、それから行う修正には高いコストがかかる。
【００１０】
特許文献３より、プロセスマスク・レベルに使われているデザインレベルを複数のデザインレベル１からｎに分割し、それらを重ね合わせて一つの全体レベルＬを作る、集積回路の設計方法が知られている。この方法においてはしかし、デザインルールチェック（ＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）が重ね合わされた全体レベルＬ内で行われるため、エラーは全体のレイアウトが完成してからでないと発見されない。
【特許文献１】米国特許第６３７８１１０号明細書
【特許文献２】米国特許第５４４２７１４号明細書
【特許文献３】特開平２−９３９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、ウェハ（基板）上の必要面積を大幅に縮小しつつ、外部のパラメータに応じて、一つの同じプロセスマスク・レベル用にさまざまなデザインルールを使用できる、質的に改善された、制御確実な方法を提供することである。
【課題を解決するための手段】
【００１２】
この課題は、独立請求項に記載された特徴により解決できる（請求項１または１０、または製品請求項８、９）。
【００１３】
本発明で提供する集積回路設計方法では、一つのプロセスマスク・レベル用に使われる一つのデザインレベルが複数のデザインレベルに分割されるが、その際、これらの各デザインレベルについて少なくとも一つの独自のデザインルールが適用され、また、独立したそれぞれのデザインレベルのデザインルールが、さらなる方法ステップにおいて個別に検証され、その後はじめて、チェックされた複数のデザインレベルを重ね合わせてただ一つのデータレベルが作られる。次に、この重ね合わせたデータレベルからただ一つのプロセスマスクが作製される。
【００１４】
本発明の方法により、外部のパラメータに応じて、一つのデザインレベルについて、同じ項目（属性）に関するさまざまなデザインルールを決定すること、及び、割り当てられたこれら複数の個別デザインレベルに基づいてより簡単にチェックを行うことが可能となる。さらに、該デザインルールが、集積回路のコンポーネントを表現する多角形の幾何学的な特性及びその幾何学的な互いの関係に関するものである場合は、コンポーネントが必要とする面積を大幅に減らすことができる。
【００１５】
本発明の方法において特に好適と考えられるのは、（分割された）それぞれのデザインレベルが回路全体レイアウトにおいて用いられていることである。
【００１６】
通常行われる、プロセスマスク・レベルのためのデザインレベルを複数のデザインレベルに「分割」するとは、複数のデザインレベルによりその状態が作られていることを示している。これら複数のデザインレベルにおいては、それぞれのレイアウトは別個に形成されているため、分割すなわち別個にすることであり、換言すると、それぞれ少なくとも一つの独自のデザインルールが適用される（請求項１、請求項１０）、２つの別個のデザインレベルがある、または、「その２つのデザインレベルに分割されている」ことを表す。さらに明確に表現すると、分割は設計ドキュメント作成、概念設計などの際にすでに行われており、複数のデザインレベルが分割された状態で存在している。一つのデザインレベルの分割は上流において行われるか、または、そのことを前提としてそれぞれ独自のデザインレベルにおいてレイアウトが行われる。
【００１７】
プロセスマスク・レベルが、さまざまな電位のために条導体が用意され適応している、一つの高電圧スマートパワー回路内に条導体を作成するためのメタライゼーション・レベルに関する場合、高電位のための条導体は望ましくは第１のデザインレベルで設計され、低電位のための条導体は第２のデザインレベルで設計され、その際、これらデザインレベルのそれぞれについて少なくとも一つの異なるデザインルールが適用される。それにより条導体に必要な面積を最小限にまで縮小することができる。
【００１８】
高電位及び低電位は、前述の「背景技術」の説明に準ずる。
【００１９】
前記２つのデザインレベルにおいては、それぞれについて少なくとも一つのデザインルールが適用され、これら少なくとも２つのルールが同じではなく、該２つのデザインレベルは高電圧スマートパワー回路に条導体を作製するための同一のメタライゼーション・レベルに適しているのが望ましい。
【００２０】
回路動作中はさまざまな電位を持つ条導体の間の電気的フラッシュオーバーを回避するために、望ましくは、幾何学的関係、特に高電圧スマートパワー回路の条導体の間の最小間隔がデザインルールとして決定される。
【００２１】
特に好適であるのは、少なくとも一つの条導体が高電位に対応している、第１のデザインレベルにおいて設計される複数の条導体の間に定められる第１の最小間隔が、低電位にのみ対応した第２のデザインレベルにおいて設計される条導体の間の第２の最小間隔よりも大きいことがデザインルールとして決定されることである（請求項１２、請求項３）。
【００２２】
望ましくは第１及び第２のデザインレベルは、ただ一つのプロセスレベルにおいて、ただ一つのフォトリソグラフィー・プロセスマスクに作製されるか、または、重ね合わされる。さらなるレベル、つまり第３及び第４のレベルを追加することもできる。第１及び第２レベルというのは単なる名称であって、その数字に制限があるわけではない。
【００２３】
本発明によるとさらに、一つの全体回路レイアウトにより一つの集積回路が作製され、該集積回路においては、前記全体回路レイアウトは、独自のデザインルールに基づいてチェックされた複数の別個のデザインレベルで構成されており、これら個別にチェックされたデザインレベルは、ただ一つのプロセスマスクを形成するために、重ね合わせてただ一つのデータレベルにすることが可能である。これら別個になっているレベルは、あらかじめ設計ドキュメント、概念設計などを作成する際にすでに分割しておくことも可能である。また、これらはそれぞれ独自の／別個のレベルとして存在することもできる。
【００２４】
また、本発明の方法をコンピュータで実行する場合に、これを実行するためのプログラムコードを備えるコンピュータプログラムも提供される。
【００２５】
本発明によりさらに、集積回路の設計方法が提供されるが、該方法においては、プロセスマスク・レベルのために使われるデザインレベルが複数のデザインレベルに分かれて存在し（分割され）、これらデザインレベルのそれぞれについて独自のデザインルールが適用され、該デザインルールはデザインルールチェックにおいて検証され、その後、チェックされた複数のデザインレベルが重ね合わされてただ一つのデータレベルが作られ、次に、重ね合わされたこのデータレベルからただ一つのプロセスマスクが作製され、また、これらデザインレベルのそれぞれが全体レイアウトで用いられる。
【発明を実施するための最良の形態】
【００２６】
以下に本発明の好適な実施形態を、図を参照しながら詳しく説明する。
【００２７】
以下の説明においては、同じ部分または同じ機能の部分は同じ記号で表す。図中に示された要素は、忠実な比率で図示されているわけではない。
【００２８】
図１は、従来の技術による、高電圧スマートパワー回路のメタライゼーションの一つのデザインレベルの一部である。該デザインレベルには、高電位ＨＶを持つ第１条導体１及び第２条導体２、及び、低電位ＮＶを持つ第１条導体３、第２条導体４、第３条導体５がある。高電位では、異なる電位を持つ条導体の間の電気的フラッシュオーバーを回避するために、条導体間の最小間隔を大きくする必要がある。図１からわかるように、異なる電位を持つ条導体１、２、３、４、５の間の最小間隔６はすべて同じであり、より高い電圧を持つＨＶレベルの電圧に対応している。
【００２９】
図２は、本発明の一つの実施形態に基づく高電圧スマートパワー回路のメタライゼーションの第１デザインレベルの一部及び第２デザインレベルの一部である。図５も参照のこと。
【００３０】
プロセスマスク用に設けられた一つのデザインレベルから複数のデザインレベルを分離することを、本方法の正式な一つのステップとする必要はない。レイアウトが行われるこれら複数のレベルは、「分けられたまたは区分けされた」デザインレベルとしてそれ自体が分割されていることも可能である。分割ステップについては、分割ステップはないものの、分けられた複数のデザインレベルにより作られた分割状態という結果だけが存在するか、または、複数のデザインレベルへの分割が、該集積回路特に条導体が配されるメタライゼーション・レベルのプロセスマスク・レベルに関する設計ドキュメントの作成や概念設計などにおいてすでに行われているかのいずれかである。
【００３１】
条導体１１及び１２は、高電位ＨＶ用に設けられており（そのためそれに「適している」）、メタライゼーション・レベルに関する第１のデザインレベルにおいて設計される。このときたとえば複数のデザインルールの一つのとして、条導体１１と１２との間の最小間隔６が決定される。
【００３２】
条導体という記述をしてきたが、実際の条導体は、たとえばリソグラフィー法により回路をウェハに物理的に転換する際に、マスクレベルからマスクを転写することにより初めて、リソグラフィーによりメタライゼーション・レベルが部品に転写されるそれぞれの時点においてメタライゼーション・レベル内に生じるものであるため、記述してきた条導体とは、実際の条導体をデータ的に代替する物である。理解しやすくするためにここではそれぞれ条導体１１、１２（高電圧レベルＨＶ）、または条導体１３から１５（低電圧レベルＮＶ）として記述するが、これらが指すものは、それぞれの論理デザインレベルにおけるそれぞれの代替物である。これら代替物は構造であり、その構造の形状は、半導体基板のメタライゼーション・レベルにおける後の構造に対応しており、集積回路の完成に寄与する。マスク上のこれらの構造の大きさは、実際の構造とは異なることがあるが、形状は同じであるため数学的には類似しており、たとえば１：１の露光においてはマスク上の構造は同一のものがメタライゼーション・レベル上の構造に転写され、５：１の露光においては、マスク構造は、１／５に縮小されて基板のたとえばメタライゼーション・レベルに転写される。
【００３３】
基板上には、たとえば１０Ｖまで用、１００Ｖ用、３００Ｖ用、３００Ｖを超える電圧において使用するものなど、複数のメタライゼーション・レベルがある。複数のレベルが存在できるのと同様に、一つのレベル内、すなわちここではメタライゼーション・レベル内において複数の異なる電圧が存在することができる。たとえば３つのレベルというのは限定的ではなく、複数のレベルがそれぞれ独自に設計され、レイアウト内で検証が行われることを示すさらなる一つの例にすぎない。
【００３４】
メタライゼーション・レベルに関する第２デザインレベルにおいては、（動作中に）低電位ＮＶを持つ条導体１３、１４、１５が設計される。これら条導体１２、１３、１４の間の最小間隔７は、ここに適用される複数のデザインルールのうちのどれよりも、明確に小さく決定されて使用されており、そのため、後のマスク及び条導体に必要となる面積の大幅な縮小につながる。
【００３５】
第１ルールと、もう一つのルールは同じではない。本例においては、最小間隔７は、完成した部品のメタライゼーション・レベルにおいてより近く隣接して並べられる条導体より小さく、また、ルールとして高電圧レベルに適用され、また、ＨＶレベルにおいて、マスク及びリソグラフィー法によりメタライゼーション・レベルで転写される際に生じる条導体に付属する最小間隔６よりも小さい。
【００３６】
フォトリソグラフィー・マスクを作製するために、該２つのデザインレベルを重ね合わせて、一つのマスクレベルのためのただ一つのデータレベルを作る。
【００３７】
これら２つのデザインレベルを重ね合わせる際、図２からわかるように、異なる電位を持って互いに隣接している、ここでは条導体６と１３または１４との間にある、より大きな最小間隔６はそのまま保たれる。
【００３８】
図３には、製造工程において、ただ一つのフォトリソグラフィー・プロセスマスク（図示されず）を持つただ一つのプロセスレベル（図示されず）内において重ね合わされたデザインレベルが図示されており、その際フォトマスク上のすべての条導体１６には、図２に図示され、また上述もされた最小間隔６または７が設けられている。これら最小間隔は領域により異なっていて設計も別個に行われており、それらがどのように分けられているかは２つのデザインレベル図４ａ（低電圧レベル）及び図４ｂ（高電圧レベル）に示されている。そこでは、たとえば高電圧レベルにある２つの条導体１１、１２、及び、図４ａの低電圧レベルあるたとえば３つの条導体またはスプリットされた一つのＹ字型条導体による、それぞれのデザインルールを見ることができる。
【００３９】
境界部分における例外は、図２で隣接していた（互いにすぐ隣に位置していた）条導体１４、１２における間隔６がより広くなっていることである。隣接する条導体とは、正確に互いに向かい合っている条導体であり、実際には条導体１２及び１３であるが、もう一つの条導体１４は、条導体１３が終了しているところでは、高電圧レベルの最後の条導体に対して、低電圧レベルにおいてもっとも近くに隣接している条導体である。隣接する条導体のこの並び、また部分的に階段状になった並びについては、全体的に、低電圧レベルの外側境界にあって高電圧レベルの外側境界に隣接するすべての条導体は、ＨＶレベルの場合より広い間隔６を採用するという移行寸法規則が適用される。
【００４０】
ＤＲＣは（デザインルールとして）たとえば先述の最小間隔を定義する。このとき条導体１３と条導体１４との間の間隔は、少なくとも図２の間隔矢印７で示された大きさである。ここでは、マスクレベル上のそれぞれのサイズを、マスクレベルを基板に転写する際にそれぞれ縮小または拡大することが考慮されている。本例では転写比率を１：１とし、マスクレベルにおいてはレイアウトの下にある構造は、条導体の代替物でしかないもののその意味に合わせて「条導体」と呼ぶ。条導体１４の上部と、より短い条導体１３との間にある、図２の前記間隔７は、さらに広くすることもできる。図示した実施例においては、条導体１３を少し右にずらすことができ、それにより条導体１２（の上部）との間の間隔が広がり、より広くなったこの間隔は、高電圧レベルのための第２デザインルールの最小間隔より広い。それにより、高電圧レベル（たとえばメタライゼーション・レベル内の図示された高電圧領域）と、低電圧デザインレベルに対応する低電圧領域との間の条導体１３を用いた構成のためのさらなる実施例が生まれる。
【００４１】
より短い要素としての条導体１３が、レイアウト内でさらに右寄りに設計されている場合、間隔７を下回ってはならないという、右に関して引き続き適用されるデザインルールに注意する必要がある。２つのデザインルールが満足されるよう、その場合も（条導体１３の左の）間隔６は下回ってはならない。
【００４２】
レイアウト内に配する条導体１３については、図示された、折れ曲がった形の条導体１２のおかげで複数の可能性があるが、図にはそのうちで条導体が一番左に来る場合が示されており、同様に、一番右に来るバリエーションでは、条導体１３の右端は、図示された間隔７の矢印の左端に接するところに来る。
【００４３】
それにより、図２のこのレイアウトの上部については、条導体１２、１３の間または条導体１３と１４との間、またはどれか２つの条導体対の間に、所与の最小間隔６及び７より広い間隔が生まれる。それにより、２つの検証が満足され、複数のレイアウトが可能となり、占める必要面積も、複数のレイアウト可能性のうちのいずれについても評価が悪化することはない。
【００４４】
条導体１２、１３の間の下の部分における最小間隔６により、ここに高電圧領域と低電圧領域との間の最小間隔として間隔６を設けるという必要性が定義され、より短い条導体１３は上部においてレイアウトにさらに複数の位置可能性を有する。
【００４５】
先述の「移行寸法規則」はしたがって、かなり許容的であり、条導体の並びに応じて複数の構成を許容するが、高電圧領域と、それに付属する高電圧レベルという特徴があり、該高電圧レベルではその最小間隔６は、（半導体内の低電圧領域の）低電圧レベルの一番外側にある条導体との間に少なくともこの最小間隔６を設けるよう配する必要がある。換言すると、高電圧レベルのデザインルールは、低電圧レベルへの移行領域にも適用される。そのため、図４ａの間隔ａにより遊びが生まれ、その枠内で２つのレベルのすべてのデザインルールが引き続き適用される。
【００４６】
プログラムコードを備えるコンピュータプログラムには、別個に設計されたデザインレベルのそれぞれの検証が含まれている。第１ルール及び、２つのデザインレベルに関する、これとは異なる少なくとも一つのルール、及びこのプログラムにより、少なくとも一つのデザインルールにより設計された、第１デザインレベルのレイアウトが検証され、また、少なくとも一つのほかのデザインルールにより設計された第２デザインレベルが検証されるが、それは、これら別個に検証されたデザインレベルを、重ね合わされたただ一つのデータレベル内において使用できるようにするためである。
【００４７】
それにより、一つの集積回路が生まれ、該集積回路の作製にはその他のプロセス工程での加工も含まれているが特にメタライゼーション・レベルを備えており、該メタライゼーション・レベルは、複数のデザインレベルの全体回路レイアウトが元になっており、これら複数のデザインレベルは別個に取り扱われ、別個に検証されており、その際それぞれのデザインレベルがその少なくとも一つのデザインルールにより検証されており、これらは前述の２つのデザインルールとは異なる。
【００４８】
デザインルールの他のパラメータがあるという場合も十分に考えられる。これらデザインルールは必ずしも異なっている必要はないが、少なくとも一つのルールは異なっているため、高電圧レベル用及び低電圧レベル用の２つのデザインルール・セットを同じものと言うことはできない。
【００４９】
本例においては、それはたとえば条導体の間隔に関するものである。その他のデザインルールは条導体の幅に関するものにすることもできる。
【図面の簡単な説明】
【００５０】
【図１】従来の技術に基づいた、高電圧スマートパワー回路のメタライゼーションの一つのデザインレベルの一部である。
【図２】本発明の一つの実施形態に基づいた、高電圧スマートパワー回路のメタライゼーションの一つの第１デザインレベルの一部、及び、一つの第２デザインレベルの一部である。
【図３】図２に基づくメタライゼーション・レベルのプロセスマスクの一部である。
【図４ａ】図２におけるルール間隔７と一緒に図示された、デザインレベルＮＶ（低電圧レベル）を表わした図である。間隔７は低電圧レベルに対応している。これらのレベルは論理デザインレベルである。これら（図４ａと図４ｂ）は図２で図示されたように、マスクを作製するために一つのデータレベル内で重ね合わされる。
【図４ｂ】図２におけるルール間隔７と一緒に図示された、デザインレベルＨＶ（高電圧レベル）を表わした図である。間隔７より広い間隔６は高電圧レベルに対応している。これらレベルは論理デザインレベルである。これら（図４ａと図４ｂ）は図２で図示されたように、マスクを作製するために一つのデータレベル内で重ね合わされる。
【符号の説明】
【００５１】
１  ただ一つのデザインレベル（メタライゼーション・レベル）内で高い電位を持つ第１条導体
２  ただ一つのデザインレベル（メタライゼーション・レベル）内で高い電位を持つ第２条導体
３  ただ一つのデザインレベル（メタライゼーション・レベル）内で低い電位を持つ第１条導体
４  ただ一つのデザインレベル（メタライゼーション・レベル）内で低い電位を持つ第２条導体
５  ただ一つのデザインレベル（メタライゼーション・レベル）内で低い電位を持つ第３条導体
６  高い電位を持つ条導体の最小間隔
７  低い電位を持つ条導体の最小間隔
１１  第１のデザインレベル（メタライゼーション・レベル）内で高い電位を持つ第１条導体
１２  第１のデザインレベル（メタライゼーション・レベル）内で高い電位を持つ第２条導体
１３  第２のデザインレベル（メタライゼーション・レベル）内で低い電位を持つ第１条導体
１４  第２のデザインレベル（メタライゼーション・レベル）内で低い電位を持つ第２条導体
１５  第２のデザインレベル（メタライゼーション・レベル）内で低い電位を持つ第３条導体
１６  フォトマスク上の「条導体」
【図１】
2009503710.tif 000003
【図２】
2009503710.tif 000004
【図３】
2009503710.tif 000005
【図４ａ】
2009503710.tif 000006
【図４ｂ】
2009503710.tif 000007
【国際調査報告】
2009503710.tif 000008
2009503710.tif 000009
2009503710.tif 000010
2009503710.tif 000011
2009503710.tif 000012
2009503710.tif 000013