(57)【要約】  集積回路は、第１のソース、第１のドレイン、第２のソース、第１のソースと第１のドレインとの間に配置された第１のゲート、および、第１のドレインと第２のソースとの間に配置された第２のゲートを有する。第１および第２のゲートは、ドレイン内に交互に配置される第１および第２の領域を定める第１および第２のゲートは、第２の領域よりも第１の領域内での方が間隔をより大きくとって配置される。【選択図】なし
2009536789.tif 000002
【特許請求の範囲】
【請求項１】
第１のソースと、
第１のドレインと、
第２のソースと、
前記第１のソースと前記第１のドレインとの間に配置される第１のゲートと、
前記第１のドレインと前記第２のソースとの間に配置される第２のゲートと、
を備える集積回路であって、
前記第１および第２のゲートは、前記ドレイン内に交互に配置される第１および第２の領域を定め、前記第１および第２のゲートは、前記第２の領域より前記第１の領域内での方が間隔をより大きくとって配置される、
集積回路。
【請求項２】
前記第１の領域内に配置されるウェル基板コンタクトをさらに備える、請求項１に記載の集積回路。
【請求項３】
前記第１の領域内に配置されるＲ個のウェル基板コンタクトをさらに備え、Ｒは１より大きい整数である、請求項１に記載の集積回路。
【請求項４】
Ｒは、３より大きく７より小さい整数である、請求項３に記載の集積回路。
【請求項５】
前記集積回路は、複数のトランジスタを有する、請求項１に記載の集積回路。
【請求項６】
前記トランジスタは、ＰＲＯＭトランジスタを含む、請求項５に記載の集積回路。
【請求項７】
前記Ｒ個のウェル基板コンタクトは、Ｒ個のトランジスタのそれぞれと関連付けられる、請求項３に記載の集積回路。
【請求項８】
第２のドレインと、
前記第２のソースと前記第２のドレインとの間に配置される第３のゲートと、
をさらに備え、
前記第２および第３のゲートは、交互に配置される第３および第４の領域を定め、前記第２および第３のゲートは、前記第４の領域より前記第３の領域内での方が間隔をより大きくとって配置される、請求項１に記載の集積回路。
【請求項９】
前記第１の領域は、前記第４の領域に隣り合って配置され、前記第２の領域は、前記第３の領域の近傍に配置される、請求項８に記載の集積回路。
【請求項１０】
前記第１および第３の領域は、Ｒ個のウェル基板コンタクトを含む、請求項９に記載の集積回路。
【請求項１１】
集積回路を提供する方法であって、
第１のソースを提供することと、
第１のドレインを提供することと、
第２のソースを提供することと、
前記第１のソースと前記第１のドレインとの間に第１のゲートを配置することと、
前記第１のドレインと前記第２のソースとの間に第２のゲートを配置することと、
前記第１および第２のゲートを用いて、前記ドレイン内に交互に配置される第１および第２の領域を定めることと、
前記第２の領域よりも前記第１の領域内において間隔をより大きくとって前記第１および第２のゲートを配置することと、
を含む方法。
【請求項１２】
前記第１の領域内にウェル基板コンタクトを配置することをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記第１の領域にＲ個のウェル基板コンタクトを配置することを含み、Ｒは、１より大きい整数である、請求項１１に記載の方法。
【請求項１４】
Ｒは、３より大きく７より小さい整数である、請求項１３に記載の方法。
【請求項１５】
前記集積回路は、複数のトランジスタを有する、請求項１１に記載の方法。
【請求項１６】
前記トランジスタは、ＰＭＯＳトランジスタを含む、請求項１５に記載の方法。
【請求項１７】
前記Ｒ個のウェル基板コンタクトをＲ個のトランジスタのそれぞれと関連付けることをさらに含む、請求項１３に記載の方法。
【請求項１８】
第２のドレインを提供することと、
前記第２のソースと前記第２のドレインとの間に第３のゲートを提供することと、
前記第２および第３のゲートを用いて、第３および第４の領域を定めることと、
前記第４の領域よりも前記第３の領域内において間隔をより大きくとって前記第２および第３のゲートを配置することと、
をさらに含む、請求項１１に記載の方法。
【請求項１９】
前記第１の領域を前記第４の領域の近傍に配置し、前記第２の領域を前記第３の領域の近傍に配置することをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記第１および第３の領域は、Ｒ個のウェル基板コンタクトを含み、Ｒは、１より大きい整数である、請求項１９に記載の方法。
【請求項２１】
略矩形を有する第１のドレイン領域と、
略矩形を有し、前記第１のドレイン領域の側面の近傍に配置される第１、第２、第３、および、第４のソース領域と、
前記第１、第２、第３、および、第４のソース領域と、前記第１のドレイン領域との間に配置されるゲート領域と、
前記第１のドレイン領域の隅の近傍に配置される第１、第２、第３、および、第４の基板コンタクト領域と、
を備える集積回路。
【請求項２２】
前記第１、第２、第３、および、第４のソース領域の長さは、前記ドレイン領域の長さと実質的に等しい、請求項２１に記載の集積回路。
【請求項２３】
前記第１、第２、第３、および、第４のソース領域の幅は、前記第１のドレイン領域の幅より小さい、請求項２１に記載の集積回路。
【請求項２４】
前記第１、第２、第３、および、第４のソース領域の前記幅は、前記第１のドレイン領域の幅のほぼ半分である、請求項２３に記載の集積回路。
【請求項２５】
略矩形を有し、その側面の１つは、前記第１のソース領域の近傍に配置される第２のドレイン領域と、
略矩形を有し、前記第２のドレイン領域の他の側面の近傍に配置される第５、第６、および、第７のソース領域と、
をさらに備える、請求項２１に記載の集積回路。
【請求項２６】
前記第１、第５、第６、および、第７のソース領域と、前記第２のドレイン領域との間に配置されるゲート領域をさらに備える、請求項２５に記載の集積回路。
【請求項２７】
前記第２のドレイン領域の隅の近傍に配置される第５および第６の基板コンタクト領域をさらに備える、請求項２６に記載の集積回路。
【請求項２８】
前記集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを有する、請求項２１に記載の集積回路。
【請求項２９】
前記第１、第２、第３、および、第４のソース領域のそれぞれにおけるＢ個のソースコンタクトと、１つのドレインコンタクト領域とをさらに備え、Ｂは、１より大きい整数である、請求項２１に記載の集積回路。
【請求項３０】
前記第１および第２のドレインコンタクトは、面積Ｄを有し、前記Ｂ個のソースコンタクトは、面積Ａを有し、前記面積Ｄは、２＊Ｂ＊Ａ以上である、請求項２９に記載の集積回路。
【請求項３１】
集積回路を提供する方法であって、
略矩形を有する第１のドレイン領域を提供することと、
略矩形を有する第１、第２、第３、および、第４のソース領域を、前記第１のドレイン領域の側面の近傍に配置することと、
前記第１、第２、第３、および、第４のソース領域と前記第１のドレイン領域との間にゲート領域を配置することと、
前記第１のドレイン領域の隅の近傍に第１、第２、第３および第４の基板コンタクト領域を配置することと、
を含む方法。
【請求項３２】
前記第１、第２、第３、および、第４のソース領域の長さは、前記ドレイン領域の長さと実質的に等しい、請求項３１に記載の方法。
【請求項３３】
前記第１、第２、第３、第４のソース領域の幅は、前記第１のドレイン領域の幅より小さい、請求項３１に記載の方法。
【請求項３４】
第１、第２、第３、第４のソース領域の幅は、前記第１のドレイン領域の幅のほぼ半分である、請求項３１に記載の方法。
【請求項３５】
略矩形を有する第２のドレイン領域の１つの側面を前記第１のソース領域の近傍に配置することと、
略矩形を有する第５、第６、および、第７のソース領域を前記第２のドレイン領域の他の側面の近傍に配置することと、
をさらに含む、請求項３１に記載の方法。
【請求項３６】
前記第１、第５、第６、および、第７のソース領域と、前記第２のドレイン領域との間にゲート領域を配置することをさらに含む、請求項３５に記載の方法。
【請求項３７】
第５および第６の基板コンタクトを前記第２のドレイン領域の隅の近傍に配置することをさらに含む、請求項３６に記載の方法。
【請求項３８】
前記集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを有する、請求項３１に記載の方法。
【請求項３９】
前記第１、第２、第３、および、第４のソース領域のそれぞれにおけるＢ個のソースコンタクトと、前記ドレイン領域における１つのドレインコンタクト領域とを配置することをさらに備え、Ｂは、１より大きい整数である、請求項３１に記載の方法。
【請求項４０】
前記第１および第２のドレインコンタクトは、面積Ｄを有し、前記Ｂ個のソースコンタクトは、面積Ａを有し、前記面積Ｄは、２＊Ｂ＊Ａ以上である、請求項３９に記載の方法。
【請求項４１】
水平および垂直の中心線の少なくとも１つを横切る対称形を有する第１のドレイン領域と、
前記第１のドレイン領域を囲む第１の形状を有する第１のゲート領域と、
前記対称形を有する第２のドレイン領域と、
前記第２のドレイン領域を囲む前記第１の形状を有する第２のゲート領域と、
前記第１および第２のゲート領域を接続する接続ゲート領域と、
前記第１のゲート領域、前記第２のゲート領域、および、前記接続ゲート領域の１つの側面に隣接して配置される第１のソース領域と、
前記第１のゲート領域、前記第２のゲート領域、および、前記接続ゲート領域の１つの側面に隣接して配置される第２のソース領域と、
を備える集積回路。
【請求項４２】
前記対称形は、その中心から遠ざかるほど細くなる、請求項４１に記載の集積回路。
【請求項４３】
前記第１および第２のソース領域に配置される第１および第２の基板コンタクトをさらに備える、請求項４１に記載の集積回路。
【請求項４４】
前記集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを有する、請求項４１に記載の集積回路。
【請求項４５】
前記対称形は、円形である、請求項４１に記載の集積回路。
【請求項４６】
前記対称形は、楕円形である、請求項４１に記載の集積回路。
【請求項４７】
前記対称形は、多角形である、請求項４１に記載の集積回路。
【請求項４８】
前記対称形は、六角形である、請求項４１に記載の集積回路。
【請求項４９】
集積回路を提供する方法であって、
水平および垂直の中心線の少なくとも１つを横切る対称形を有する第１のドレイン領域を提供することと、
前記第１のドレイン領域を囲む第１の形状を有する第１のゲート領域を提供することと、
前記対称形を有する第２のドレイン領域を提供することと、
前記第２のドレイン領域を囲む前記第１の形状を有する第２のゲート領域を提供することと、
前記第１および第２のゲート領域に、接続ゲート領域を接続することと、
前記第１のゲート領域、前記第２のゲート領域、および、前記接続ゲート領域の１つの側面に隣接して第１のソース領域を配置することと、
前記第１のゲート領域、前記第２のゲート領域、および、前記接続ゲート領域の１つの側面に隣接して第２のソース領域を配置することと、
を含む方法。
【請求項５０】
前記対称形は、その中心から遠ざかるほど細くなる、請求項４９に記載の方法。
【請求項５１】
前記第１および第２のソース領域内に第１および第２の基板コンタクトを配置することをさらに含む、請求項４９に記載の方法。
【請求項５２】
前記集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを有する、請求項４９に記載の方法。
【請求項５３】
前記対称形は、円形である、請求項４９に記載の方法。
【請求項５４】
前記対称形は、楕円形である、請求項４９に記載の方法。
【請求項５５】
前記対称形は、多角形である、請求項４９に記載の方法。
【請求項５６】
前記対称形は、六角形である、請求項４９に記載の方法。
【請求項５７】
略矩形を有する第１および第２のドレイン領域と、
略矩形を有する第１、第２、および、第３のソース領域と、
第４および第５のソース領域と、
前記第１、第２、第３、第４、および、第５のソース領域と、前記第１および第２のドレイン領域との間に配置されるゲート領域と、
前記第１および第２のドレイン領域内に配置される第１および第２のドレインコンタクトと、
を備え、
前記第１のソース領域は、前記第１のドレイン領域の第１の側面と、前記第２のドレイン領域の第１の側面との間に配置され、
前記第２および第３のソース領域は、前記第１のドレイン領域の第２の側面および第２のドレイン領域の第２の側面の近傍に配置され、
前記第４のソース領域は、前記第１のドレイン領域の第３の側面および前記第２のドレイン領域の第３の側面の近傍に配置され、
前記第５のソース領域は、前記第１のドレイン領域の第４の側面および前記第２のドレイン領域の第４の側面の近傍に配置される、
集積回路。
【請求項５８】
前記第１、第２、および、第３のソース領域の長さは、前記第１のドレイン領域の長さと実質的に等しく、前記第４および第５のソース領域の長さは、前記第１および第２のドレイン領域の長さ以上である、請求項５７に記載の集積回路。
【請求項５９】
前記第１、第２、第３、第４のソース領域の幅は、第１のドレイン領域の幅より小さい、請求項５７に記載の集積回路。
【請求項６０】
前記第１、第２、および、第３のソース領域の前記幅は、前記第１のドレイン領域の幅のほぼ半分である、請求項５９に記載の集積回路。
【請求項６１】
前記第４および第５のソース領域は、その側面から駆動される、請求項５７に記載の集積回路。
【請求項６２】
前記第１および第２のドレインコンタクトのサイズは、最小ドレインコンタクトサイズより大きい、請求項５７に記載の集積回路。
【請求項６３】
前記ドレインコンタクトは、規則正しい形状、または、不規則な形状を有する、請求項５７に記載の集積回路。
【請求項６４】
前記ドレインコンタクトは、正方形、矩形、または、十字形である、請求項５７に記載の集積回路。
【請求項６５】
前記第１、第２、および、第３のソース領域は、ソースコンタクトを有する、請求項５７に記載の集積回路。
【請求項６６】
前記第１および第２のドレイン領域と、前記第１、第２、および、第３のソース領域とは、第１の行、および、さらに追加されるＮ個の行に配置され、前記Ｎ個の追加された行の少なくとも１つのドレイン領域は、前記第４および第５のソース領域の１つを共有する、請求項５７に記載の集積回路。
【請求項６７】
前記第４および第５のソース領域の少なくとも１つに配置される少なくとも１つの基板コンタクトをさらに備える、請求項５７に記載の集積回路。
【請求項６８】
前記第４および第５のソース領域の前記少なくとも１つは、緩衝域を含み、前記緩衝域に前記基板コンタクト領域を配置することをさらに含む、請求項６７に記載の集積回路。
【請求項６９】
前記少なくとも１つの基板コンタクトの寸法は、前記第４および第５のソース領域の前記少なくとも１つの対応する第１および第２の寸法より小さい第１および第２の寸法を有する、請求項６７に記載の集積回路。
【請求項７０】
前記第１、第２、および、第３のソース領域のそれぞれに配置されるＢ個のソースコンタクトをさらに備え、Ｂは、１より大きい整数である、請求項５７に記載の集積回路。
【請求項７１】
前記第１および第２のドレインコンタクトは、面積Ｄを有し、前記Ｂ個のソースコンタクトは、面積Ａを有し、前記面積Ｄは、２＊Ｂ＊Ａ以上である、請求項７０に記載の集積回路。
【請求項７２】
Ｂは、３または４である、請求項７１に記載の集積回路。
【請求項７３】
略矩形を有し、前記第３のソース領域の近傍に配置される第３のドレイン領域と、
略矩形を有し、前記第３のドレイン領域の近傍に配置される第６のソース領域と、
前記第３のドレイン領域、および、前記第６のソース領域の近傍に配置される第７および第８のソース領域と、
前記第４および第５のソース領域と、前記第７および第８のソース領域との間に配置される基板コンタクトと、
をさらに備える請求項５７に記載の集積回路。
【請求項７４】
前記第７および第８のソース領域は、前記第４および第５のソース領域と同一直線上にあり、前記第７および第８のソース領域は、前記集積回路の一方の側から駆動され、前記第４および第５のソース領域は、前記集積回路の他方の側から駆動される、請求項７３に記載の集積回路。
【請求項７５】
前記緩衝域は、前記第４および第５のソース領域の少なくとも１つの一端に沿って配置される、請求項６８に記載の集積回路。
【請求項７６】
前記緩衝域は、前記第４および第５のソース領域の少なくとも１つの中心部分に配置される、請求項６８に記載の集積回路。
【請求項７７】
前記集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを有する、請求項５７に記載の集積回路。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、２００６年９月１３日に出願の米国仮出願番号６０／８２５、５１７、２００６年９月１日出願の米国仮出願番号６０／８２４、３５７、２００６年８月２３日出願の米国仮出願番号６０／８２３、３３２、２００６年８月１日出願の米国仮出願番号６０／８２１、００８、および、２００６年５月８日に出願の米国仮出願番号６０／７９８、５６８に基づく優先権の利益を主張する、２００６年９月２０日に出願の米国特許出願１１／５２４、１１３、２００６年１０月２５日出願の米国特許出願１１／５８６、４６７、２００６年１０月２５日出願の米国特許出願１１／５８６、４７０、および、２００６年１０月２５日出願の米国特許出願１１／５８６、４７１の継続出願である。上記出願の開示は、その全体を参照によりここに組み込む。
【技術分野】
【０００２】
本発明は、トランジスタ構造に関し、より詳しくは、チップ領域を縮小したトランジスタ構造に関する。
【背景技術】
【０００３】
集積回路またはチップは、相互接続されたトランジスタを多数有している。トランジスタおよび他の回路素子がさまざまな方法で相互接続されることによって、所望の回路機能が実現する。一般的に最も効率的なのは、単一のウェハに多数の集積回路を作製することである。処理の後、ウェハに作製された集積回路は、分離されてパッケージ化される。ウェハは、所定の集積回路サイズに対して一定の数の集積回路を収容することができる。集積回路内の個々のトランジスタのサイズを縮小することにより、集積回路全体のサイズを縮小することができる。これによって、各ウェハにおける集積回路またはチップの数を増やすと共に、集積回路のコストを下げることができる。
【０００４】
図１および２を参照すると、典型的なトランジスタ１０は、ドレイン１２、ゲート１４、ソース１６、本体１８、または、基板タップを有する。例えば、図１のトランジスタ１０は、ＮＭＯＳトランジスタである。ある状況では、本体１８は、図２に示されるように、ソース１６に接続される。
【０００５】
図３を参照すると、本体１８は、ｐ＋領域を有し、また、コンタクトタップ３０を有してもよい。ソース１６は、ｎ＋領域を有し、また、コンタクトタップ３２を有してもよい。ドレイン１２は、ｎ＋領域を有し、また、コンタクトタップ３４を有してもよい。図３の「...」で示されるようなトランジスタ１０の片側または両側に、追加のトランジスタが作製されてよい。
【０００６】
図４を参照すると、本体１８は、隣接するトランジスタのソース１６の間に形成されうる。本体１８は、主要なチップ領域を占め、トランジスタおよび集積回路を大きくする。図４の「...」で示されるように、トランジスタ１０の１つ以上の側面に追加のトランジスタが配置されてよい。
【発明の開示】
【０００７】
集積回路は、第１のソース、第１のドレイン、第２のソース、第１のソースと第１のドレインとの間に配置された第１のゲート、および、第１のドレインと第２のソースとの間に配置された第２のゲートを有する。第１および第２のゲートは、ドレイン内に交互に配置される第１および第２の領域を定める。第１および第２のゲートは、第２の領域よりも第１の領域内での方が間隔をより大きくとって配置される。
【０００８】
他の特長としては、第１の領域にはウェル基板コンタクトが配置される。あるいは、第１の領域にはＲ個のウェル基板コンタクトが配置され、ただし、Ｒは、１より大きい整数である。Ｒは、３より大きく７より小さい整数である。集積回路は、複数のトランジスタを有する。トランジスタは、ＰＭＯＳトランジスタを含む。Ｒウェル基板コンタクトは、Ｒ個のトランジスタのそれぞれと関連する。
【０００９】
他の特長としては、集積回路は、第２のドレイン、および、第２のソースと第２のドレインとの間に配置された第３のゲートを有する。第２および第３のゲートは、交互に配置される第３および第４の領域を定める。第２および第３のゲートは、第４の領域よりも第３の領域内での方が間隔をより大きくとって配置される。
【００１０】
さらに他の特長としては、第１の領域は、第４の領域近傍に配置され、第２の領域は、第３の領域近傍に配置される。第１および第３の領域は、Ｒ個のウェル基板コンタクトを含む。
【００１１】
集積回路を提供する方法は、第１のソースを提供することと、第１のドレインを提供することと、第２のソースを提供することと、第１のソースと第１のドレインの間に第１のゲートを配置することと、第１のドレインと第２のソースとの間に第２のゲートを配置することと、第１および第２のゲートを用い、ドレイン内に交互に配置される第１および第２の領域を定めることと、第２の領域より第１の領域内での方が間隔をより大きくとって第１のゲートおよび第２のゲートを配置することと、を含む。
【００１２】
他の特長としては、方法は、第１の領域にウェル基板コンタクトを配置することを含む。方法は、第１の領域にＲ個のウェル基板コンタクトを配置することを含む。ただし、Ｒは、１より大きい整数である。Ｒは、３より大きく７より小さい整数である。集積回路は、複数のトランジスタを有する。トランジスタは、ＰＭＯＳトランジスタを含む。方法は、Ｒ個のウェル基板コンタクトをＲ個のトランジスタのそれぞれと関連付けることを含む。
【００１３】
他の特長としては、方法は、第２のドレインを提供することと、第２のソースと第２のドレインとの間に第３のゲートを提供することと、第２および第３のゲートを用いて交互に配置される第３および第４の領域を定めることと、第４の領域よりも第３の領域において、より距離をおいて第２および第３のゲートを配置することと、をさらに含む。
【００１４】
他の特長としては、方法は、第４の領域の近傍に第１の領域を配置し、第３の領域の近傍に第２の領域を配置することを含む。第１および第３の領域は、Ｒ個のウェル基板コンタクトを含み、ただし、Ｒは、１より大きい整数である。
【００１５】
集積回路は、略矩形を有する第１のドレイン領域を有する。第１、第２、第３、および、第４のソース領域は、略矩形を有し、第１のドレイン領域の側面の近傍に配置される。ゲート領域は、第１、第２、第３、および、第４のソース領域と、第１のドレイン領域との間に配置される。第１、第２、第３、および、第４の基板コンタクト領域は、第１のドレイン領域の隅の近傍に配置される。
【００１６】
他の特長としては、第１、第２、第３、第４のソース領域の長さは、ドレイン領域の長さと実質的に等しい。第１、第２、第３、第４のソース領域の幅は、第１のドレイン領域の幅より小さい。第１、第２、第３、第４のソース領域の幅は、第１のドレイン領域の幅のほぼ半分である。
【００１７】
他の特長としては、第２のドレイン領域は、略矩形を有し、第１のソース領域の近傍に配置される１つの側面を有する。第５、第６、第７のソース領域は、略矩形を有する。第５、第６、第７のソース領域は、第２のドレイン領域の他の側面の近傍に配置される。
【００１８】
他の特長としては、ゲート領域は、第１、第５、第６、第７のソース領域と、第２のドレイン領域との間に配置される。第５および第６の基板コンタクト領域は、第２のドレイン領域の隅の近傍に配置される。集積回路は、ＬＤＭＯＳＦＥＴ（Ｌａｔｅｒａｌｌｙ  Ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを有する。
【００１９】
集積回路を提供する方法は、略矩形を有する第１のドレイン領域を提供することと、略矩形を有する第１、第２、第３、第４のソース領域の側面を第１のドレイン領域の側面の近傍に配置することと、第１、第２、第３、第４のソース領域と、第１のドレイン領域との間にゲート領域を配置することと、第１、第２、第３、第４の基板コンタクト領域を第１のドレイン領域の隅に隣接して配置することと、を含む。
【００２０】
他の特長としては、第１、第２、第３、第４のソース領域の長さは、ドレイン領域の長さと実質的に等しい。第１、第２、第３、第４のソース領域の幅は、第１のドレイン領域の幅より小さい。第１、第２、第３、第４のソース領域の幅は、第１のドレイン領域の幅のほぼ半分である。
【００２１】
他の特長としては、方法は、略矩形を有する第２のドレイン領域の１つの側面を、第１のソース領域に隣接して配置することと、略矩形を有する第５、第６、第７のソース領域を、第２のドレイン領域の他の側面の近傍に配置することと、を含む。方法は、第１、第５、第６、第７のソース領域と第２のドレイン領域との間にゲート領域を配置することを含む。方法は、第５および第６の基板コンタクト領域を第２のドレイン領域の隅の近傍に配置することを含む。集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを含む。
【００２２】
集積回路は、水平および垂直の中心線の少なくとも１つを横切る対称形を有する第１のドレイン領域を有する。第１のゲート領域は、第１のドレイン領域を囲む第１の形状を有する。第２のドレイン領域は、対称形を有する。第２のゲート領域は、第２のドレイン領域を囲む第１の形状を有する。接続ゲート領域は、第１のゲート領域と第２のゲート領域とを接続する。第１のソース領域は、第１のゲート領域、第２のゲート領域、および、接続ゲート領域の１つの側面に隣接して配置される。第２のソース領域は、第１のゲート領域、第２のゲート領域、および、接続ゲート領域の１つの側と隣接するかまたは１つの側に配置される。
【００２３】
他の特長としては、対称形は、中心から離れていくほど細くなっていく。第１および第２の基板コンタクトは、第１および第２のソース領域に配置される。集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを含む。
【００２４】
他の特長としては、対称形は、円形である。対称形は、楕円形である。対称形は、多角形である。対称形は、六角形である。
【００２５】
集積回路を提供する方法は、水平および垂直の中心線の少なくとも１つを横切る対称形を有する第１のドレインを提供することと、第１のドレイン領域を囲む第１の形状を有する第１のゲート領域を提供することと、対称形を有する第２のドレイン領域を提供することと、第２のドレイン領域を囲む第１の形状を有する第２のゲート領域を提供することと、接続ゲート領域を第１および第２のゲート領域に接続することと、第１のソース領域を、第１のゲート領域、第２のゲート領域、および、接続ゲート領域の１つの側面に隣接して配置することと、第２のソース領域を第１のゲート領域、第２のゲート領域、および、接続ゲート領域の１つの側に隣接して配置することと、を含む。
【００２６】
他の特長としては、対称形は、中心から遠ざかるほど細くなっていく。他の特長としては、方法は、第１および第２のソース領域に第１および第２の基板コンタクトを配置することを含む。集積回路は、ＬＤＭＯＳＦＥＴ（ｌａｔｅｒａｌｌｙ−ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタを含む。
【００２７】
他の特長としては、対称形は、円形である。対称形は、楕円形である。対称形は、多角形である。対称形は、六角形である。
【００２８】
集積回路は、略矩形を有する第１および第２のドレイン領域を含む。第１、第２、および、第３のソース領域は、略矩形を有し、第１のソース領域は、第１のドレイン領域の第１の側面と第２のドレイン領域の第１の側面との間に配置され、第２および第３のソース領域は、第１のドレイン領域の第２の側面、および、第２のドレイン領域の第２の側面の近傍に配置される。第４のソース領域は、第１のドレイン領域の第３の側面、および、第２のドレイン領域の第３の側面の近傍に配置される。第５のソース領域は、第１のドレイン領域の第４の側面、および、第２のドレイン領域の第４の側面の近傍に配置される。ゲート領域は、第１、第２、第３、第４、第５のソース領域と、第１および第２のドレイン領域との間に配置される。第１および第２のドレインコンタクトは、第１および第２のドレイン領域に配置される。
【００２９】
集積回路を提供する方法は、略矩形を有する第１および第２のドレイン領域を提供することと、第１のドレイン領域の第１の側面と第２のドレイン領域の第１の側面との間に第１のソース領域を配置することと、第２および第３のソース領域を第１のドレイン領域の第２の側面および第２のドレイン領域の第２の側面の近傍に配置することと、第４のソース領域を第１のドレイン領域の第３の側面および第２のドレイン領域の第３の側面の近傍に配置することと、第５のソース領域を第１のドレイン領域の第４の側面および第２のドレイン領域の第４の側面の近傍に配置することと、第１、第２、第３、第４、第５のソース領域と、第１および第２のドレイン領域との間にゲート領域を配置することと、第１および第２のドレイン領域内に第１および第２のドレインコンタクトを配置することと、を含む。
【００３０】
集積回路および方法の他の特長としては、第１、第２、第３のソース領域の長さは、第１のドレイン領域の長さと実質的に等しい。第４および第５のソース領域の長さは、第１および第２のドレイン領域の長さ以上である。第１、第２、第３のソース領域の幅は、第１のドレイン領域の幅より小さい。第１、第２、第３のソース領域の幅は、第１のドレイン領域の幅のほぼ半分である。第４および第５のソース領域は、その側面から駆動される。第１および第２のドレインコンタクトのサイズは、最小ドレインコンタクトのサイズより大きい。ドレインコンタクトは、規則正しい形状、または、不ぞろいな形状を有する。ドレインコンタクトは、正方形、矩形、または、十字形である。第１、第２、第３のソース領域は、ソースコンタクトを含む。第１および第２のドレイン領域と、第１、第２、および、第３のソース領域とは、第１の行、および、さらにＮ個の追加の行に配置され、Ｎ個の追加の行の少なくとも１つのドレイン領域は、第４および第５のソース領域の１つを共有する。
【００３１】
集積回路は、略矩形を有する第１および第２のドレイン領域を含む。第１、第２、および、第３のソース領域は、略矩形を有し、第１のソース領域は、第１のドレイン領域の第１の側面と第２のドレイン領域の第１の側面との間に配置され、第２および第３のソース領域は、第１のドレイン領域の第２の側面および第２のドレイン領域の第２の側面の近傍に配置される。第４のソース領域は、第１のドレイン領域の第３の側面および第２のドレイン領域の第３の側面の近傍に配置される。第５のソース領域は、第１のドレイン領域の第４の側面および第２のドレイン領域の第４の側面の近傍に配置される。ゲート領域は、第１、第２、第３、第４、第５のソース領域と、第１および第２のドレイン領域との間に配置される。第１および第２のドレインコンタクトは、第１および第２のドレイン領域に配置される。
【００３２】
集積回路を提供する方法は、略矩形を有する第１および第２のドレイン領域を提供することと、第１のドレイン領域の第１の側面と第２のドレイン領域の第１の側面との間に第１のソース領域を配置することと、第２および第３のソース領域を第１のドレイン領域の第２の側面および第２のドレイン領域の第２の側面の近傍に配置することと、第４のソース領域を第１のドレイン領域の第３の側面および第２のドレイン領域の第３の側面の近傍に配置することと、第５のソース領域を第１のドレイン領域の第４の側面および第２のドレイン領域の第４の側面の近傍に配置することと、第１、第２、第３、第４、第５のソース領域と、第１および第２のドレイン領域との間にゲート領域を配置することと、第１および第２のドレイン領域内に第１および第２のドレインコンタクトを配置することと、を含む。
【００３３】
集積回路および方法の他の特長としては、第１、第２、第３のソース領域の長さは、第１のドレイン領域の長さと実質的に等しい。第４および第５のソース領域の長さは、第１および第２のドレイン領域の長さ以上である。第１、第２、第３のソース領域の幅は、第１のドレイン領域の幅より小さい。第１、第２、第３のソース領域の幅は、第１のドレイン領域の幅のほぼ半分である。第４および第５のソース領域は、その側面から駆動される。第１および第２のドレインコンタクトのサイズは、最小ドレインコンタクトのサイズより大きい。ドレインコンタクトは、規則正しい形状、または、不ぞろいな形状を有する。ドレインコンタクトは、正方形、矩形、または、十字形である。第１、第２、第３のソース領域は、ソースコンタクトを含む。第１および第２のドレイン領域と、第１、第２、および、第３のソース領域とは、第１の行、および、さらにＮ個の追加の行に配置され、Ｎ個の追加の行の少なくとも１つのドレイン領域は、第４および第５のソース領域の１つを共有する。
【００３４】
本発明の適用性のさらなる領域は、以下の詳細な説明から明らかになるであろう。詳細な説明および特定の例は、本発明の好適な実施形態を示すが、例示に過ぎず、本発明の範囲を限定する意図はないことを理解されたい。
【図面の簡単な説明】
【００３５】
以下の詳細な説明および添付の図面から本発明は完全に理解されるだろう。
【００３６】
【図１】従来技術における、ドレイン、ソース、ゲート、および、本体を有するトランジスタの電気記号である。
【００３７】
【図２】従来技術における、ドレイン、ソース、ゲート、および、ソースに接続された本体を有するトランジスタの電気記号である。
【００３８】
【図３】従来技術における図２のトランジスタの典型的なレイアウトを示す。
【００３９】
【図４】従来技術における一列に配置された多数のトランジスタの典型的なレイアウトを示す。
【００４０】
【図５Ａ】ソースに配置された本体を含むトランジスタの第１典型的なのレイアウトである。
【００４１】
【図５Ｂ】ゲートと位置合わせされたエッジを有する本体を含むトランジスタの第２の典型的なレイアウトを平面図に示す。
【００４２】
【図６】ソースに配置された本体を有するトランジスタの第２の典型的なレイアウトを示す。
【００４３】
【図７】ソースに配置された本体を有するトランジスタの第３の典型的なレイアウトを示す。
【００４４】
【図８】ソースに配置された本体を有するトランジスタの第４の典型的なレイアウトを示す。
【００４５】
【図９】ソースに配置された本体を有するトランジスタの第５の典型的なレイアウトを示す。
【００４６】
【図１０】従来技術におけるＰＭＯＳトランジスタの断面図である。
【００４７】
【図１１】ウェル基板コンタクトを含む第６の典型的なレイアウトを示す平面図である。
【００４８】
【図１２Ａ】ＲＤＳｏｎを減少させるための第７の典型的なレイアウトを示す平面図である。
【００４９】
【図１２Ｂ】図１２Ａの第７の典型的なレイアウトを示す平面図である。
【００５０】
【図１２Ｃ】ＲＤＳｏｎを減少させるための第８の典型的なレイアウトを示す平面図である。
【００５１】
【図１２Ｄ】図１２Ｃと同様のＲＤＳｏｎを減少させるための第９の典型的なレイアウトを示す平面図である。
【００５２】
【図１２Ｅ】図１２Ｃと同様のＲＤＳｏｎを減少させるための第１０の典型的なレイアウトを示す平面図である。
【００５３】
【図１２Ｆ−Ｉ】他の典型的なドレインコンタクトを示す。
【００５４】
【図１３】ＲＤＳｏｎを減少させるための第１１の典型的なレイアウトを示す平面図である。
【００５５】
【図１４】ＲＤＳｏｎを減少させるための第１２の典型的なレイアウトを示す平面図である。
【００５６】
【図１５】ＲＤＳｏｎを減少させるための第１３の典型的なレイアウトを示す平面図である。
【００５７】
【図１６Ａ】ハードディスクドライブの機能ブロック図である。
【００５８】
【図１６Ｂ】ＤＶＤドライブの機能ブロック図である。
【００５９】
【図１６Ｃ】ハイビジョンテレビの機能ブロック図である。
【００６０】
【図１６Ｄ】車両制御システムの機能ブロック図である。
【００６１】
【図１６Ｅ】携帯電話の機能ブロック図である。
【００６２】
【図１６Ｆ】セットトップボックスの機能ブロック図である。
【００６３】
【図１６Ｇ】メディアプレーヤの機能ブロック図である。
【発明を実施するための最良の形態】
【００６４】
以下の好適な実施形態の説明は、事実上単なる例に過ぎず、本発明、その用途、または、使用を限定することを意図しない。説明を明確にする目的で、図面中では同様の構成要素を識別するのに同様の参照符号が用いられる。図中「...」として示されるようなトランジスタの１つ以上の側面に追加のトランジスタが配置されてよい。
【００６５】
図５Ａおよび５Ｂを参照すると、１つ以上のソース５４、および、１つ以上のドレイン５６を有する本発明におけるトランジスタ５０が示されている。ソース５４およびドレイン５６は、ｎ＋領域を含む。ＮＭＯＳトランジスタが示されているが、当業者であれば、本発明は、ＰＭＯＳトランジスタなどの他のタイプのトランジスタにも適用できると理解できよう。ゲート５８は、ソース５４とドレイン５６との対に接するよう挟まれている。一実施態様では、ソース５４の両側に配置されたゲート５８は、６４に示すように互いに接続されている。しかしながら、他の構成では、ゲート５８は必ずしも互いに接続されていなくてもよい。
【００６６】
ｐ＋領域を含む本体６６は、ソース５４の内部に配置される。本体６６は、その中央部と隣接するゲートとの間隔が狭くなるにつれ、細くなっていくような形状を好ましくは有する。図５Ａおよび５Ｂの平面図では、本体６６は、ゲート５８と接触してもしなくてもよい。換言すれば、本体６６の一端または両端は、（図５Ａに示すような）平面図ではゲート５８から離れているか、および／または、（図５Ｂに示すような）平面図ではゲートと実質的に位置合わせされてよい。ソース５４の領域を一部本体６６の領域として使うことにより、トランジスタ５０の全体のサイズは、従来のトランジスタに比べて小さくなる。図５に示される典型的な実装では、本体６６は、ダイヤモンド形を有する。
【００６７】
図６および７を参照すると、本体６６の他の典型的な形状が示されている。図６では、本体６６は、六角形である。図７では、本体は、略フットボール形である。当業者であれば、他にも多数の適切な形状があると理解できよう。例えば、図８には円形の本体が示されている。他の適切な形状は、楕円形、八角形などを含む。
【００６８】
図８および９を参照すると、ゲート５８は、コンタクトタップがない場合には、接近して配置され、コンタクトタップがある場合には、間隔を置いて配置されてよい。図８では、ソースのコンタクトタップ７０は、本体６６には配置されず、隣り合うゲート５８が間隔を置いて配置されている領域内に配置される。図９では、本体のコンタクトタップ８０は本体６６内に配置され、かつ、隣接するゲート５８が間隔を置いて配置されるソース５４内に配置される。
【００６９】
図１０を参照すると、ＰＭＯＳトランジスタ１２０が示されている。トランジスタ１２０は、ゲートコンタクト１２２、ソースコンタクト１２６、ドレインコンタクト１２８、および、負の（Ｎ）ウェルコンタクト１３０を有する。ソースコンタクト１２６は、Ｎ型基板層１３８に形成されたＰ＋＋領域１３４への接続を提供する。Ｎ型層１３８は、Ｐ型基板１４０内に形成されている。Ｐ＋＋領域１３４は、ソースを形成する。ドレインコンタクト１２８は、Ｎ型層１３８に形成されるＰ＋＋領域１３６への電気的接続を提供する。Ｐ＋＋領域１３６は、ドレインを形成する。Ｎウェルコンタクト１３０は、Ｎ＋＋領域１４１またはＮウェルへの接続を提供する。
【００７０】
図１１を参照すると、第６の典型的なレイアウトの平面図が示されている。ＰＭＯＳおよび／またはＮＭＯＳトランジスタなどのいくつかのトランジスタ設計にとっては、静電放電（ＥＳＤ）は、他の設計基準に比べあまり重要でない。したがって、Ｎウェル接触面は、最小限でよい。ＰＭＯＳトランジスタに関しては、Ｎウェル接触面は、ＮＭＯＳトランジスタの接触面のほぼ２．５乃至３倍であってよい。ソース−ドレイン抵抗は、あまり重要でない。したがって、図１１におけるレイアウトでは、最小限のＮウェル接触面およびソース−ドレイン領域である。当業者であれば、上記説明はＰＭＯＳトランジスタに関するものであるが、同様の原理がＮＭＯＳトランジスタにも当てはまると理解できよう。
【００７１】
図１１に示すレイアウトでは、ゲート領域２００−１、２００−２、...２００−Ｇ（まとめてゲート領域またはゲート２００と呼ぶ）は、ソース領域２２４−１、２２４−２、...２２４−Ｓ（まとめてソース領域２２４と呼ぶ）と、ドレイン領域２２０−１、２２０−２、...、２２０−Ｄ（まとめてドレイン領域２２０と呼ぶ）との間に形成される。隣り合うゲート２００−１および２００−２は、領域２１０を定め、当該領域２１０の幅は、その直後の領域２１２の幅より広い。ドレイン領域２２０およびソース領域２２４は、隣り合うゲート２００間に交互に形成される。
【００７２】
トランジスタ群２３０−１１、２３０−１２、...、２３０−ＸＹ（まとめてトランジスタ群２３０と呼ぶ）は、隣り合って配置される。隣り合うトランジスタ群２３０は、Ｒ個のＮウェルコンタクト２６０を共有し、ただし、Ｒは、１より大きい整数である。Ｒ個のＮウェルコンタクト２６０は、領域２１０内の隣り合うトランジスタ群２３０間に配置されてよく、この場合、ゲート２００はさらに間隔を置いて配置されている。
【００７３】
ソース−ドレイン領域は、このレイアウトでは、最小化されている。例えば、各群は、４乃至６のトランジスタを有してよい。Ｒ個のＮウェルコンタクト２６０は、垂直および水平の両方向に隣り合う群を提供する。したがって、Ｒ個のＮウェルコンタクト２６０のない隣り合う群の付き合わされた端同士は、ゲート間隔が狭い領域２１２にあってよい。換言すると、ゲート２００の間隔を狭めて配置することにより、Ｒ個のＮウェルコンタクト２６０をなくして領域２１２の面積を最小化できる。
【００７４】
図１２を参照すると、ＬＤＭＯＳ（ｌａｔｅｒａｌｌｙ  ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタ３００が示されている。このレイアウトは、オンにされたドレイン−ソース抵抗ＲＤＳｏｎを小さくする傾向にある。トランジスタ３００は、ソース（Ｓ）領域３０４、ドレイン（Ｄ）領域３０６、および、ゲート３１０を有する。ソース領域３０４のいくつか、または、すべては、１つ以上のソースコンタクト３１１を有しても有さなくてもよい。説明の便宜上、すべてのソース領域３０４がソースコンタクト３１１を有するようには示していない。
【００７５】
ゲート３１０は、チェッカーボードパターンを定める。ソース領域３０４は、ドレイン領域３０６の側面に沿って配置される。より詳しくは、ドレイン領域３０６は、略矩形を有しうる。ソース領域３０４は、略矩形を有するドレイン領域３０６の各側面に沿って配置され得る。基板コンタクト３３０は、隣り合うソース領域３０４の交点におけるドレイン領域３０６の隅の近傍に設けられてよい。ドレインコンタクト３３４は、ドレイン領域３０６内の中心位置に設けられてよい。
【００７６】
各ドレイン領域３０６は、他の隣接するドレイン領域３０６と共通のソース領域３０４の近傍に配置されてよい。図１２Ａにおけるドットで囲まれた領域３３１内では、ドレイン領域３０６−１と、ドレイン領域３０６−２とでソース領域３０４−１を共有する。ドレイン領域３０６−１と、ドレイン領域３０６−３とでソース領域３０４−２を共有する。ドレイン領域３０６−１と、ドレイン領域３０６−４とでソース領域３０４−３を共有する。ドレイン領域３０６−１と、ドレイン領域３０６−５とでソース領域３０４−４を共有する。隣り合うドレイン領域３０６ではこのパターンが繰り返される。
【００７７】
ドレイン領域３０６のそれぞれの面積は、ソース領域３０４のそれぞれの面積の２倍以上であってよい。図１２Ａでは、ドレイン領域３０６は、幅「ｂ」および高さ「ａ」を有する。ソース領域３０４は、幅（または高さ）「ｄ」および高さ（または幅）「ｃ」を有する。ドレイン領域３０６は、ソース領域３０４と実質的に同じ長さを有してよい。ドレイン領域３０６は、ソース領域３０４の幅の２倍以上の幅を有してよい。
【００７８】
図１２Ｂを参照すると、図１２Ａのレイアウトの一部がより詳細に示されている。ドレインコンタクト３３４−１および３３４−３は、ドレイン領域３０６−１および３０６−３とそれぞれ関係する。基板コンタクト３３０は、ドレイン領域３０６−１の隅の近傍に配置される。ソースコンタクト３１１−１、３１１−２、...、３１１−Ｂは、ソース領域３０４−２および３０４-４に隣接して配置され、ただし、Ｂは、整数である。ドレインコンタクト３３４−１および３３４−３は、ドレイン領域３０６−１、３０６−３のそれぞれに配置されてよい。ドレインコンタクト３３４−１は、ソース領域３０４−２におけるソースコンタクト３１１−１より大きい面積を定めうる。
【００７９】
ドレイン領域３０６−３と、隣り合うソース領域３０４−２のソースコンタクト３１１−１、３１１−２、...３１１−Ｂとの間を流れる実質的にすべての電流は、ドレインコンタクト３３４−３の対向部分３３５と、ソース領域３０４−２におけるソースコンタクト３１１−１、３１１−２、...３１１−Ｂのそれぞれの対向部分３３７−１．３３７−２...３３７−Ｓとの間を流れる。ドレインコンタクト３３４−３の他の対向部分と、他の隣り合うソース領域３０４−５、３０４−６、および、３０４−７におけるソースコンタクト（図示せず）との間でも同様に電流が流れる。
【００８０】
図１２Ｃを参照すると、ＬＤＭＯＳ（ｌａｔｅｒａｌｌｙ  ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）トランジスタ３４０の他の典型的な高密度レイアウトが示されている。このレイアウトは、低ターンオンドレイン−ソース抵抗ＲＤＳｏｎを提供する傾向にある。トランジスタ３４０は、ソース領域３０４−１１、３０４−１２、...３０４−４Ｑ、ドレイン領域３０６−１１、３０６−１２、...３０６−４Ｔ、および、ゲート３１０を含み、ＱおよびＴは、整数である。図１２Ｂには４つの行が示されているが、より多いおよび／またはより少ない行および／または列も用いられる。ソース領域３０４のいくつかまたはすべては、ソースコンタクト３１１を有しても有しなくてもよい。説明の便宜上、すべてのソース領域３０４がソースコンタクトを有するようには示していない。例えば、ソース領域３０４−１２は、ソースコンタクト３１１−１、３１１−２、...３１１−Ｂを有し、Ｂは、整数である。
【００８１】
ドレイン領域３０６の行（または列）の間には他の細長いソース領域３４４−１、３４４−２、３４４−３、...３４４−Ｒが配置され、図１２Ｂにおけるレイアウトの片側または両側（または上面）に配置されたドライバ３４６−１、３４６−２、...３４６−Ｒで駆動されてよい。細長いソース領域３４４−１、３４４−２、３４４−３、...３４４−Ｒは、少なくともドレイン領域３０６−１１および３０６−１２などの少なくとも２つのドレイン領域３０６の側面の近傍に延びてよい。
【００８２】
ドレイン領域３０６（ドレイン領域３０６−１１など）のそれぞれは、ソース領域３０４（例えばソース領域３０４−１２）のそれぞれの面積の２倍以上の面積を有してよい。ドレイン領域３０６（ドレイン領域３０６−１１など）は、ソース領域３０４（ソース領域３０４−１２）と実質的に同じ長さを有してよい。ドレイン領域３０６（ドレイン領域３０６−１１）の幅は、ソース領域３０４（ソース領域３０４−１２）の幅の２倍以上であってよい。
【００８３】
基板コンタクト３４７−１１、３４７−１２、３４７−２１、３４７−２２、３４７−２３、...３４７−５１、３４７−５２（まとめて基板コンタクト３４７と呼ぶ）は、細長いソース領域３４４のいくつかまたはすべてに配置されてもされなくてもよい。基板コンタクト３４７の配置および数は、細長いソース領域３４４すべてに対して均一かまたはそれぞれによって異なってもよい。単なる例として、図１２Ｃに示されている基板コンタクト３４７は、隣り合う細長いソース領域３４４における基板コンタクト３４７とオフセットにされてよい。細長いソース領域３４４のそれぞれは、隣り合う細長いソース領域３４４と同数または異なる数の基板コンタクト３４７を有してよい。基板コンタクト３４７は、図示されるように位置合わせされているかまたはオフセットにされてよい。いくつかの細長いソース領域３４４は、基板コンタクト３４７を含まなくてもよい。他のバリエーションも考慮される。
【００８４】
図１２Ｄを参照すると、第１の領域３４５−Ａ１、３４５−Ａ２、３４５−Ａ３、および、３４５−Ａ４は、有益なトランジスタ領域を提供しうる。例えば、第１の領域３４５−Ａ１、３４５−Ａ２、３４５−Ａ３、および、３４５−Ａ４は、ドレイン領域３０６−１２と、ソース領域３０４−１２、３４４−１、３０４−１３、および、３４４−２との間にそれぞれ配置されうる。第２の領域３４５−Ｂ１、３４５−Ｂ２、３４５−Ｂ３、および、３４５−Ｂ４は、有益なトランジスタ領域を提供しない。例えば、第２の領域３４５−Ｂ１、３４５−Ｂ２、３４５−Ｂ３、および、３４５−Ｂ４は、ソース領域３０４−１２、３４４−１、３０４−１３、および、３４４−２の間に配置されてよい。
【００８５】
いくつか実施態様において、基板コンタクト３４７−１１、３４７−１２、３４７−２１、３４７−２２、３４７−２３、...は、例えば、図１２Ｄに示すようなソース領域３４４−１、３４４−２、...３４４−Ｒの第２の領域３４５−Ｂ１、３４５−Ｂ２、３４５−Ｂ３、および、３４５−Ｂ４のいくつかまたはすべてに配置されてもされなくてもよい。基板コンタクト３４７−１１、３４７−１２、３４７−２１、３４７−２２、３４７−２３、...は、細長い基板領域３４４−１および３４４−２に配置され、ＲＤＳ＿ＯNを下げる傾向にある。基板コンタクト３４７−１１、３４７−１２、３４７−２１、３４７−２２、３４７−２３、...は、（図１２Ａに示すような）ソース領域３０４の幅「ｃ」以下の高さと、（図１２Ａに示すような）ソース領域３０４の幅「ｄ」以下の幅とを有する。
【００８６】
図１２Ｅを参照すると、対の細長いソース領域３４４−１Ａと３４４−１Ｂとの間には基板コンタクト３３０−１が設けられ、対の細長いソース領域３４４−２Ａと３４４−２Ｂとの間には基板コンタクト３３０−２が設けられる。細長いソース領域３４４−１Ａおよび３４４−２Ａは、ドライバ３４６−１Ａおよび３４６−２Ａにより１つの側面から駆動される。細長いソース領域３４４−１Ｂおよび３４４−２Ｂは、ドライバ３４６−１Ｂおよび３４６−２Ｂにより他の側面から駆動される。
【００８７】
図１２Ａ−１２Ｅにおけるドレインコンタクト３３４は、最小サイズ、または、最小サイズより大きいサイズを有する。ドレインコンタクト３３４は、単純な形または矩形、および／または、不規則な形または複雑な形を有しうる。例えば、ドレインコンタクト３３４は、（図１２Ａの３４４に示すような）正方形または矩形、（図１２Ｆの３４４−Ｗに示すような）十字形、（図１２Ｇおよび１２Ｈの３３４−Ｘ、および、３３４−Ｙにそれぞれ示すような）クローバーの葉の形、（図１２Ｉの３３４−Ｚに示すような）変形十字形の領域、および、または、例えば、これらに限定されないが、ダイヤモンド形、円形、対称形、非対称形などの他の適切な形状を有してよい。基板コンタクト３４７は、ドレインコンタクト３３４と同様の単純なまたは規則的な形状、および／または、不規則なまたは複雑な形状を有してよい。
【００８８】
いくつかの実施態様では、所定のソース領域におけるソースコンタクトＢの数は、１より大きく６より小さい整数であってよい。いくつかの実施態様では、Ｂは、３または４であってよい。ドレインコンタクト３３４−３の面積は、２＊Ｂ＊（ソースコンタクト３１１−１、３１１−２、...３１１−Ｂの面積の１つ）以上である。例えば、Ｂが３であるとき、ドレインコンタクト領域３３４−３は、ソースコンタクト３１１−１、３１１−２、...または、３１１−Ｂの１つの面積のほぼ６倍以上である。Ｂが４であるとき、ドレインコンタクト領域３３４−３は、ソースコンタクト３１１−１、３１１−２、...または、３１１−Ｂの１つの面積のほぼ８倍以上である。
【００８９】
ドレインコンタクト３３４のサイズが対応するドレイン領域３０６に対して大きくなると、オーバーエッチングが起きる可能性がある。換言すると、エッチングプロセスは、隣り合う領域および／または下位層に悪影響を及ぼしうる。オーバーエッチングの問題を軽減すべく、ドレインコンタクト３３４は図１２Ｆ−１２Ｉにおける複雑な形状、および／または、他の複雑な形状をとってよい。または、ドレインコンタクト３３４は、当該ドレインコンタクト３３４内および／または下までイオンが深く注入されてよい。
【００９０】
細長いソース領域３４４には、基板コンタクト３３０を配置する代わりに、領域３４５−Ｂ１、３４５−Ｂ２、３４５−ｂ３、および、３４５−Ｂにおけるソース領域３４４の片側または両側に緩衝域が設けられてよい。基板コンタクト領域３３０は、緩衝域内に配置されうる。細長いソース領域３４４の形状が干渉域の反対側で調整されることにより、緩衝域の効果を相殺し、緩衝域近傍の細長いソース領域３４４における面積内の電流密度の減少を防ぐことができる。
【００９１】
図１３−１５を参照すると、ドレイン、ソース、および、ゲート領域は、ＲＤＳＯＮを最小化するのに用いられうる他の形状を有してもよい。例えば、ドレイン領域３４８は、図１３に示すような円形、図１４に示すような楕円形、および／または、他の適切な形状を有してよい。ゲート領域３４９は、線形ゲート接続領域３５２により接続される円形ゲート領域３５０を含む。同様の要素は、図１４内にプライム記号「'」を用いて表される。ドレイン領域３４８は、円形ゲート領域３５０内に配置される。ソース領域３６０は、円形ゲート領域３５０の内部以外の領域におけるゲート領域３４９間に配置される。基板コンタクト３６４は、ソース領域３６０に配置される。ドレイン領域３４８は、コンタクト領域３６６を有しうる。線形ゲート領域３５２は、密度を上げるべく最小化される垂直方向の間隔「ｇ」を有しうる。同様に、隣り合う円形ゲート領域３５０間の「ｆ」で示される左右の間隔も、密度を上げるために最小化されてよい。
【００９２】
ドレイン領域３６８は、多角形であってもよい。例えば、ドレイン領域は、図１５に示すような六角形を有しうるが、他の形状であってもよい。ゲート領域３６９は、線形ゲート接続領域３７２により接続される六角形のゲート領域３７０を含む。ドレイン領域３６８は、六角形のゲート領域３７０内に配置される。ソース領域３８０は、六角形のゲート領域３７０の内部以外の領域におけるゲート領域３６９間に配置される。基板コンタクト３８４は、ソース領域３８０内に配置される。ドレイン領域は、コンタクト領域３８６を含みうる。線形ゲート接続領域３７２は、密度を上げるべく最小化される垂直方向の間隔「ｊ」を好ましくは有する。同様に、隣り合う六角形のゲート領域３７０間の「ｉ」で示される左右の間隔も密度を上げるべく最小化される。
【００９３】
図１３乃至１５から理解できるように、ドレインおよびゲート領域の形状は、ドレイン領域の水平および垂直の中心線の少なくとも１つに関して対称であるいかなる形状であってもよい。図１３乃至１５におけるトランジスタは、ＬＤＭＯＳトランジスタであってよい。ドレイン領域の形状は、任意の対称形を含みうる。形状は、ドレイン領域の中心点からの距離が大きくなるほど、および／または、１つ以上のトランジスタに対するドレイン領域の中心点からの距離が一方向に大きくなるほど、先が細くなっていってよい。
【００９４】
図１６Ａ乃至１６Ｇを参照すると、本開示の教示を含むさまざまな例示的実施態様が示されている。
【００９５】
図１６Ａを参照すると、本開示の教示は、ハードディスクドライブ（ＨＤＤ）４００のトランジスタに実装されうる。ＨＤＤ４００は、ハードディスクアセンブリ（ＨＤＡ）４０１およびＨＤＤ  ＰＣＢ４０２を有する。ＨＤＡ４０１は、データを格納する１つ以上のプラッタなどの磁気媒体４０３、および、読み書きデバイス４０４を含みうる。読み書きデバイス４０４は、アクチュエータアーム４０５に配置され、磁気媒体４０３から／にデータを読み／書きしうる。また、ＨＤＡ４０１は、磁気媒体４０３を回転させるスピンドルモータ４０６、および、アクチュエータアーム４０５を起動させるボイスコイルモータ（ＶＣＭ）４０７を含む。プリアンプ４０８は、読み取り動作の間に読み書きデバイス４０４により生成される信号を増幅し、書き込み動作の間に、読み書きデバイス４０４に信号を供給する。
【００９６】
ＨＤＤ  ＰＣＢ４０２は、読み書きチャネルモジュール（以降読み出しチャネルと呼ぶ）４０９、ハードディスクコントローラ（ＨＤＣ）モジュール４１０、バッファ４１１、不揮発性メモリ４１２、プロセッサ４１３、および、スピンドル／ＶＣＭドライバモジュール４１４を含む。読み出しチャネル４０９は、プリアンプ４０８との間で送受信されるデータを処理する。ＨＤＣモジュール４１０は、ＨＤＡ４０１の構成要素を制御し、Ｉ／Ｏインターフェース４１５を介して外部デバイス（図示せず）と通信する。外部デバイスは、コンピュータ、マルチメディアデバイス、モバイルコンピュータなどを含みうる。Ｉ／Ｏインターフェース４１５は、有線および／または無線通信リンクを含みうる。
【００９７】
ＨＤＣモジュール４１０は、ＨＤＡ４０１、読み出しチャネル４０９、バッファ４１１、不揮発性メモリ４１２、プロセッサ４１３、スピンドル／ＶＣＭドライバモジュール４１４、および／または、Ｉ／Ｏインターフェース４１５からデータを受信してよい。プロセッサ４１３は、符号化、復号化、フィルタリング、および／または、フォーマッティングを含むデータ処理を行ってよい。処理済データは、ＨＤＡ４０１、読み出しチャネル４０９、バッファ４１１、不揮発性メモリ４１２、プロセッサ４１３、スピンドル／ＶＣＭドライバモジュール４１４、および／または、Ｉ／Ｏインターフェース４１５に出力されてよい。
【００９８】
ＨＤＣモジュール４１０は、バッファ４１１および／または不揮発性メモリ４１２を用いることにより、ＨＤＤ４００の制御および動作に関連するデータを格納してよい。バッファ４１１は、ＤＲＡＭおよびＳＤＲＡＭなどを含んでよい。不揮発性メモリ４１２は、フラッシュメモリ（ＮＡＮＤ、および、ＮＯＲフラッシュメモリを含む）、層変化メモリ、磁気ＲＡＭ、または、各メモリセルが３つ以上の状態を有するマルチステートメモリ含みうる。スピンドル／ＶＣＭドライバモジュール４１４は、スピンドルモータ４０６およびＶＣＭ４０７を制御する。ＨＤＤ  ＰＣＢ４０２は、ＨＤＤ４００の構成要素に電力を供給する電源４１６を含む。
【００９９】
図１６Ｂを参照すると、本開示の教示は、ＤＶＤドライブ４１８またはＣＤドライブ（図示せず）のトランジスタに実装されうる。ＤＶＤドライブ４１８は、ＤＶＤ  ＰＣＢ４１９およびＤＶＤアセンブリ（ＤＶＤＡ）４２０を含む。ＤＶＤ  ＰＣＢ４１９は、ＤＶＤ制御モジュール４２１、バッファ４２２、不揮発性メモリ４２３、プロセッサ４２４、スピンドル／ＦＭ（フィードモータ）ドライバモジュール４２５、アナログフロントエンドモジュール４２６、ライトストラテジモジュール４２７、および、ＤＳＰモジュール４２８を含む。
【０１００】
ＤＶＤ制御モジュール４２１は、ＤＶＤＡ４２０の構成要素を制御し、Ｉ／Ｏインターフェース４２９を介して外部デバイス（図示せず）と通信する。外部デバイスは、コンピュータ、マルチメディアデバイス、モバイルコンピュータなどを含みうる。Ｉ／Ｏインターフェース４２９は、有線および／または無線通信リンクを含みうる。
【０１０１】
ＤＶＤ制御モジュール４２１は、バッファ４２２、不揮発性メモリ４２３、プロセッサ４２４、スピンドル／ＦＭドライバモジュール４２５、アナログフロントエンドモジュール４２６、ライトストラテジモジュール４２７、ＤＳＰモジュール４２８、および／または、Ｉ／Ｏインターフェース４２９からデータを受信しうる。プロセッサ４２４は、符号化、復号化、フィルタリング、および／または、フォーマッティングを含むデータ処理を行ってよい。ＤＳＰモジュール４２８は、ビデオおよび／または音声符号化／復号化などの信号処理を実行する。処理済データは、バッファ４２２、不揮発性メモリ４２３、プロセッサ４２４、スピンドル／ＦＭドライバモジュール４２５、アナログフロントエンドモジュール４２６、ライトストラテジモジュール４２７、ＤＳＰモジュール４２８、および／または、Ｉ／Ｏインターフェース４２９に出力されてよい。
【０１０２】
ＤＶＤ制御モジュール４２１は、バッファ４２２および／または不揮発性メモリ４２３を用いて、ＤＶＤドライブ４１８の制御および動作に関連するデータを格納してよい。バッファ４２２は、ＤＲＡＭおよびＳＤＲＡＭなどを含みうる。不揮発性メモリ４２３は、フラッシュメモリ（ＮＡＮＤ、および、ＮＯＲフラッシュメモリを含む）、層変化メモリ、磁気ＲＡＭ、または、各メモリセルが３つ以上の状態を有するマルチステートメモリを含みうる。ＤＶＤ  ＰＣＢ４１９は、ＤＶＤドライブ４１８の構成要素に電力を供給する電源４３０を含む。
【０１０３】
ＤＶＤＡ４２０は、プリアンプ４３１、レーザドライバ４３２、および、光学式読み書き（ＯＲＷ）デバイス、または、光学式リードオンリー（ＯＲ）デバイスでありうる光デバイス４３３を含みうる。スピンドルモータ４３４は、光記憶媒体４３５を回転させ、フィードモータ４３６は、光記憶媒体４３５と関連して光デバイス４３３を起動させる。
【０１０４】
光記憶媒体４３５からデータを読み出すとき、レーザドライバは、光デバイス４３３に読み出すための電力を供給する。光デバイス４３３は、光記憶媒体４３５からデータを検出し、当該データをプリアンプ４３１に伝送する。アナログフロントエンドモジュール４２６は、プリアンプ４３１からデータを受信し、フィルタリングおよびＡＤ変換などの機能を実行する。光記憶媒体４３５に書き込むべく、ライトストラテジモジュール４２７は、電力レベルおよびタイミング情報をレーザドライバ４３２に伝送する。レーザドライバ４３２は、光記憶媒体４３５にデータを書き込むよう光デバイス４３３を制御する。
【０１０５】
図１６Ｃを参照すると、本開示の教示は、ハイビジョンテレビ（ＨＤＴＶ）４３７のトランジスタに実装されうる。ＨＤＴＶ４３７は、ＨＤＴＶ制御モジュール４３８、ディスプレイ４３９、電源４４０、メモリ４４１、記憶装置４４２、ＷＬＡＮインターフェース４４３、付随するアンテナ４４４、および、外部インターフェース４４５を含む。
【０１０６】
ＨＤＴＶ４３７は、ケーブル、広帯域インターネット、および、または、衛星を介して情報を送受信するＷＬＡＮインターフェース４４３、および／または、外部インターフェース４４５から入力信号を受信する。ＨＤＴＶ制御モジュール４３８は、符号化、復号化、フィルタリング、および／または、フォーマッティングを含む入力信号処理を行い、出力信号を生成する。出力信号は、ディスプレイ４３９、メモリ４４１、記憶装置４４２、ＷＬＡＮインターフェース４４３、および、外部インターフェース４４５の１つ以上に伝達されうる。
【０１０７】
メモリ４４１は、ランダムアクセスメモリ（ＲＡＭ）、および／または、フラッシュメモリなどの不揮発性メモリ、層変化メモリ、または、各メモリセルが３つ以上の状態を有するマルチステートメモリを含みうる。記憶装置４４２は、ＤＶＤドライブなどの光学式記憶ドライブ、および／または、ハードディスクドライブ（ＨＤＤ）を含みうる。ＨＤＴＶ制御モジュール４３８は、ＷＬＡＮインターフェース４４３および／または外部インターフェース４４５を介して外部と通信する。電源４４０は、ＨＤＴＶ４３７の構成要素に電力を供給する。
【０１０８】
図１６Ｄを参照すると、本開示の教示は、車両４４６のトランジスタに実装されうる。車両４４６は、車両制御システム４４７、電源４４８、メモリ４４９、記憶装置４５０、ＷＬＡＮインターフェース４５２、および、付随するアンテナ４５３を含みうる。車両制御システム４４７は、動力伝達系制御システム、本体制御システム、エンターテイメント系制御システム、アンチロックブレーキングシステム（ＡＢＳ）、ナビゲーションシステム、テレマチックシステム、レーンデパーチャーシステム、車間距離制御システムなどであってよい。
【０１０９】
車両制御システム４４７は、１つ以上のセンサ４５４と通信し、１つ以上の出力信号４５６を生成してよい。センサ４５４は、温度センサ、加速度センサ、圧力センサ、回転センサ、気流センサなどを含みうる。出力信号４５６は、エンジン操作パラメータ、伝送操作パラメータ、サスペンションパラメータなどを制御しうる。
【０１１０】
電源４４８は、車両４４６の構成要素に電力を供給する。車両制御システム４４７は、メモリ４４９および／または記憶装置４５０にデータを格納しうる。メモリ４４９は、ランダムアクセスメモリ（ＲＡＭ）、および／または、フラッシュメモリなどの不揮発性メモリ、層変化メモリ、または、各メモリセルが３つ以上の状態を有するマルチステートメモリを含んでよい。記憶装置４５０は、ＤＶＤドライブ、および／または、ハードディスクドライブ（ＨＤＤ）などの光学式記憶ドライブを含みうる。車両制御システム４４７は、ＷＬＡＮインターフェース４５２を用いて外部と通信しうる。
【０１１１】
図１６Ｅを参照すると、本開示の教示は、携帯電話４５８のトランジスタ内に実装されうる。携帯電話４５８は、電話制御モジュール４６０、電源４６２、メモリ４６４、記憶装置４６６、および、セルラーネットワークインターフェース４６７を含む。携帯電話４５８は、ＷＬＡＮインターフェース４６８、付随するアンテナ４６９、マイクロフォン４７０、スピーカおよび／または出力ジャックなどの音声出力４７２、ディスプレイ４７４、および、キーパッドおよび／またはポインティングデバイスなどのユーザ入力デバイス４７６を含みうる。
【０１１２】
電話制御モジュール４６０は、セルラーネットワークインターフェース４６７、ＷＬＡＮインターフェース４６８、マイクロフォン４７０、および／または、ユーザ入力デバイス４７６から入力信号を受信しうる。電話制御モジュール４６０は、符号化、復号化、フィルタリング、および／または、フォーマッティングを含む信号処理を行い、出力信号を生成する。出力信号は、メモリ４６４、記憶装置４６６、セルラーネットワークインターフェース４６７、ＷＬＡＮインターフェース４６８、および、音声出力４７２の１つ以上に伝達されうる。
【０１１３】
メモリ４６４は、ランダムアクセスメモリ（ＲＡＭ）、および／または、フラッシュメモリなどの不揮発性メモリ、層変化メモリ、または、各メモリセルが３つ以上の状態を有するマルチステートメモリを含みうる。記憶装置４６６は、ＤＶＤドライブなどの光学式記憶ドライブ、および／または、ハードディスクドライブ（ＨＤＤ）を含みうる。電源４６２は、携帯電話４５８の構成要素に電力を供給する。
【０１１４】
図１６Ｆを参照すると、本開示の教示は、セットトップボックス４７８のトランジスタに実装されうる。セットトップボックス４７８は、セットトップ制御モジュール４８０、ディスプレイ４８１、電源４８２、メモリ４８３、記憶装置４８４、ＷＬＡＮインターフェース４８５、および、付随するアンテナ４８６を含む。
【０１１５】
セットトップ制御モジュール４８０は、ケーブル、広帯域インターネット、および／または、衛星を介して情報を送受信できるＷＬＡＮインターフェース４８５および外部インターフェース４８７から入力信号を受信する。セットトップ制御モジュール４８０は、符号化、復号化、フィルタリング、および／または、フォーマッティングを含む信号処理を行い、出力信号を生成する。出力信号は、標準および／またはハイビジョンフォーマットの音声および／またはビデオ信号を含みうる。出力信号は、ＷＬＡＮインターフェース４８５および／またはディスプレイ４８１に伝達されうる。ディスプレイ４８１は、テレビ、プロジェクタ、および／または、モニタを含みうる。
【０１１６】
電源４８２は、セットトップボックス４７８の構成要素に電力を供給する。メモリ４８３は、ランダムアクセスメモリ（ＲＡＭ）、および／または、フラッシュメモリなどの不揮発性メモリ、層変化メモリ、または、各メモリセルが３つ以上の状態を有するマルチステートメモリを含みうる。記憶装置４８４は、ＤＶＤドライブなどの光学式記憶ドライブ、および／または、ハードディスクドライブ（ＨＤＤ）を含みうる。
【０１１７】
図１６Ｇを参照すると、本開示の教示は、メディアプレーヤ４８９のトランジスタに実装されうる。メディアプレーヤ４８９は、メディアプレーヤ制御モジュール４９０、電源４９１、メモリ４９２、記憶装置４９３、ＷＬＡＮインターフェース４９４、付随するアンテナ４９５、および、外部インターフェース４９９を含みうる。
【０１１８】
メディアプレーヤ制御モジュール４９０は、ＷＬＡＮインターフェース４９４および／または外部インターフェース４９９から入力信号を受信しうる。外部インターフェース４９９は、ＵＳＢ、赤外および／またはイーサネットを含みうる。入力信号は、圧縮音声および／またはビデオ信号を含み、ＭＰ３フォーマットに対応しうる。また、メディアプレーヤ制御モジュール４９０は、キーパッド、タッチパッド、または、個々のボタンなどのユーザ入力４９６から入力信号を受信しうる。メディアプレーヤ制御モジュール４９０は、符号化、復号化、フィルタリング、および／または、フォーマッティングを含む入力信号処理を実行し、出力信号を生成する。
【０１１９】
メディアプレーヤ制御モジュール４９０は、音声信号を音声出力４９７に出力し、ビデオ信号をディスプレイ４９８に出力する。音声出力４９７は、スピーカおよび／または出力ジャックを含みうる。ディスプレイ４９８は、メニュー、アイコンなどを有しうるグラフィカルユーザインターフェースを表してよい。電源４９１は、メディアプレーヤ４８９の構成要素に電力を供給する。メモリ４９２は、ランダムアクセスメモリ（ＲＡＭ）、および／または、フラッシュメモリなどの不揮発性メモリ、層変化メモリ、または、各メモリセルが３つ以上の状態を有するマルチステートメモリを含みうる。記憶装置４９３は、ＤＶＤドライブ、および／または、ハードディスクドライブ（ＨＤＤ）などの光学式記憶ドライブを含みうる。
【０１２０】
当業者であれば、上記記載から、本発明の広い教示はさまざまな形式で実装されうることが明らかであろう。したがって、これまで特定の例と関連付けて本発明を説明してきたが、本発明の真の範囲は、それらに限定されるべきでなく、図面、明細書、および、添付の請求項の教示に基づき、他の修正も当業者には明らかであろう。
【図１】
2009536789.tif 000003
【図２】
2009536789.tif 000004
【図３】
2009536789.tif 000005
【図４】
2009536789.tif 000006
【図５Ａ】
2009536789.tif 000007
【図５Ｂ】
2009536789.tif 000008
【図６】
2009536789.tif 000009
【図７】
2009536789.tif 000010
【図８】
2009536789.tif 000011
【図９】
2009536789.tif 000012
【図１０】
2009536789.tif 000013
【図１１】
2009536789.tif 000014
【図１２Ａ】
2009536789.tif 000015
【図１２Ｂ】
2009536789.tif 000016
【図１２Ｃ】
2009536789.tif 000017
【図１２Ｄ】
2009536789.tif 000018
【図１２Ｅ】
2009536789.tif 000019
【図１２Ｆ】
2009536789.tif 000020
【図１２Ｇ】
2009536789.tif 000021
【図１２Ｈ】
2009536789.tif 000022
【図１２Ｉ】
2009536789.tif 000023
【図１３】
2009536789.tif 000024
【図１４】
2009536789.tif 000025
【図１５】
2009536789.tif 000026
【国際調査報告】
2009536789.tif 000027
2009536789.tif 000028
2009536789.tif 000029
2009536789.tif 000030
2009536789.tif 000031