(57)【要約】アナログ‐ディジタル変換器（８０）の特性評価を行う装置であって、第１次正弦曲線成分を有する入力信号を、アナログ‐ディジタル変換器に供給する信号発生器（５０）と、アナログ‐ディジタル変換器からの複数の出力値を受け取って記憶する取得装置（８２）、およびビット重み誤差による不一致を特定してビット重みまたはビット重み誤差の推定値を計算するために、出力値を調べるように配設されたデータプロセッサ（８６）を含む、前記装置が提示される。ビット重み（誤差）の特定は、行列方程式ｂ＝Ａｘの解を見いだすことを含み、ここで、列ベクトルｘはビット重み（誤差）を表わし、ＡＤＣの出力値は行列Ａに格納され、入力信号の離散表現は列ベクトルｂに格納される。
2009501502.tif 000002
【特許請求の範囲】
【請求項１】
アナログ‐ディジタル変換器の特性評価を行う方法であって、
ａ）アナログ‐ディジタル変換器に第１次正弦曲線成分を有する入力信号を供給すること、およびそこから複数の出力値を得ることを含む取得ステップ、および
ｂ）ビット重み誤差による不一致を特定してビット重みまたはビット重み誤差の推定値を得るために、前記出力値を調べることを含む分析ステップであって、前記入力信号の離散表現が列ベクトルｂに格納され、前記ＡＤＣの出力値が行列Ａに格納され、前記ビット重みが列ベクトルｘ内に表わされて、行列方程式ｂ＝Ａｘの解を見いだすことによって前記ビット重みが求められる前記分析ステップ
を含む、前記方法。
【請求項２】
入力信号の周波数が正確に既知である、請求項１に記載の方法。
【請求項３】
正弦曲線入力信号の振幅が、データ取得ステップの間、実質的に不変である、請求項２に記載の方法。
【請求項４】
入力信号が、第１次正弦曲線成分の周波数の倍数の高次高調波を含んでもよい、請求項１に記載の方法。
【請求項５】
高次高調波の寄与が評価されて考慮に入れられる、請求項４に記載の方法。
【請求項６】
列ベクトルｘ内のビット重みが、式：
【数１】
2009501502.tif 000041
但し、入力信号の離散表現が列ベクトルｂに格納され、アナログ‐ディジタル変換器の出力値が行列Ａに格納され、ビット重みが列ベクトルｘ内に表わされる、を用いて評価され、行列方程式ｂ＝Ａｘを解くことによって前記ビット重みが求められる、請求項１に記載の方法。
【請求項７】
入力信号の離散表現が列ベクトルｂに格納され、アナログ‐ディジタル変換器の出力値が行列Ａに格納され、ビット重みが列ベクトルｘ内に表わされて、行列方程式ｂ＝Ａｘを解くことによってビット重みが求められとともに、位相ずれ項を前記列ベクトルｘ内に含め、第１次正弦曲線成分の周波数における余弦波の表現を行列Ａに含めることによって、位相ずれ補正が行われる、請求項１に記載の方法。
【請求項８】
入力信号の離散表現が列ベクトルｂに格納され、アナログ‐ディジタル変換器の出力値が行列Ａに格納され、ビット重みが列ベクトルｘ内に表わされて、行列方程式ｂ＝Ａｘを解くことによって、前記ビット重みが求められるとともに、第１次正弦曲線成分の周波数のＨ倍における正弦波の表現を行列Ａに付加し、前記正弦波の大きさを表わす項を列ベクトルｘとして付加することによって、前記第１次正弦曲線成分の周波数のＨ倍における入力信号内の高調波成分の存在が考慮に入れられる、請求項１に記載の方法。
【請求項９】
第１次正弦曲線成分の周波数のＨ倍における、余弦波の表現を行列Ａに付加すること、および余弦波の大きさを表わす項を列ベクトルｘに付加することをさらに含む、請求項８に記載の方法。
【請求項１０】
入力信号の離散表現が列ベクトルｂに格納され、アナログ‐ディジタル変換器の出力値が行列Ａに格納され、ビット重みが列ベクトルｘ内に表わされて、行列方程式ｂ＝Ａｘを解くことによって、前記ビット重みが求められるとともに、非ゼロ一定値を含む列をＡに付加し、対応する項をｘに付加することによって、ＤＣオフセットが考慮に入れられる、請求項１に記載の方法。
【請求項１１】
ビット重みまたはビット重み誤差の推定値を使用して、変換器の性能を向上させるためのトリミング値を導出する、請求項１に記載の方法。
【請求項１２】
トリミング値を使用して、変換器の線形性を向上させる、請求項１１に記載の方法。
【請求項１３】
アナログ‐ディジタル変換器のトリミングを行う方法であって、
ａ）アナログ‐ディジタル変換器に入力信号を供給すること、およびそこから複数の出力値を得ることを含む取得ステップ、
ｂ）複数のサンプルに対して前記入力信号と前記出力値とを比較して、前記入力信号の表現をベクトルｂに、前記出力値を行列Ａに、前記変換器のビット重みをベクトルｘに格納して、方程式ｂ＝Ａｘを解くことによって、前記変換器内における相対ビット重みを求めるステップ、および
ｃ）前記ビット重みに基づいて前記変換器内のビットをトリミングするステップ
を含む、前記方法。
【請求項１４】
プログラム可能なコンピュータに請求項１の方法を実行させる、コンピュータプログラムプロダクト。
【請求項１５】
アナログ‐ディジタル変換器の特性評価を行う装置であって、
アナログ‐ディジタル変換器に入力信号を供給する信号発生器と、前記アナログ‐ディジタル変換器から複数の出力値を受け取って記憶する取得装置と、ＡＤＣ内の相対ビット重みを求めるために、行列方程式ｂ＝Ａｘを解くように配設されたデータプロセッサであって、前記入力信号のディジタル化表現が配列ｂに格納され、前記ＡＤＣからの出力が配列Ａに格納され、前記相対ビット重みが配列ｘに格納される前記データプロセッサとを備える、前記装置。
【請求項１６】
第１次正弦曲線成分の周波数が正確にわかっている、請求項１５に記載の装置。
【請求項１７】
高調波信号を減衰させるために、入力信号がバンドパスフィルタリング処理される、請求項１６に記載の装置。
【請求項１８】
入力信号の大きさが、データ取得の間、実質的に不変である、請求項１５に記載の装置。
【請求項１９】
高調波およびその他の不要成分の内の少なくとも１つを評価して、それらを考慮に入れるように、さらに配設された、請求項１５に記載の装置。
【請求項２０】
アナログ‐ディジタル変換器内のビット重みを求めるために、式ｂ＝Ａｘを解くように配設された装置であって、入力信号のディジタル化表現が配列ｂに格納され、アナログ‐ディジタル変換器からの出力が配列Ａに格納され、ビット重みが配列ｘに格納される、前記装置。
【請求項２１】
入力信号の余弦成分を配列Ａに付加し、位相ずれ項を配列ｘに付加することによって、バンドパスフィルタでの位相ずれを補償するようにさらに配設された、請求項２０に記載の装置。
【請求項２２】
非ゼロ値を含む列をＡに付加し、対応するオフセット項を配列ｘ内に付加することによって、オフセットを補償するようにさらに配設された、請求項２０に記載の装置。
【請求項２３】
高調波成分を表わす列をＡに付加し、対応する項をｘ内に付加することによって、高調波成分を補償するようにさらに配設された、請求項２０に記載の装置。
【請求項２４】
方程式ｂ＝Ａｘに対する最小二乗解を見いだすように配設された、請求項２０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ‐ディジタル変換器の特性評価を行う方法および装置に関する。
【背景技術】
【０００２】
商業的に製造されるアナログ‐ディジタル変換器（ＡＤＣ）およびディジタル‐アナログ変換器（ＤＡＣ）は、所与の入力に対して、変換器が生成する出力が理想出力値または期待出力値と異なる、出力誤差を発生する可能性がある。この誤差は、変換器内の「ビット重み」間の不整合によって発生する可能性がある。この不整合は、変換器を製造する間のプロセス変動によって生ずるか、または単に、変換器に使用される半導体ダイ内部のスケール効果（scaling effects）および寄生容量（parasitic capacitances）によって生じることがある。
【０００３】
相対ビット重みが既知の場合には、例えば、ＤＡＣまたはＡＤＣの出力にそれぞれディジタル補正を加えることによるか、またはプログラム可能なヒューズを使用し、ＡＤＣ配列にトリミングキャパシタ（trimming capacitor）を接続して製造後の構成要素値を調整することによって、ＡＤＣまたはＤＡＣの動作を全体的または部分的に補正することが可能である。しかしながら、特に高解像度デバイスにおいてビット重みを特定するには、高価な試験設備や長時間の試験を必要とするために、コストがかかる可能性がある。また、ノイズの存在によっても、ビット重み計測の信頼性が損なわれる可能性がある。この結果として、ノイズの影響を低減するために、さらに試験が必要となることがある。
【発明の開示】
【０００４】
本発明の第１の観点によれば、アナログ‐ディジタル変換器の特性評価を行う方法であって、
ａ）アナログ‐ディジタル変換器（ＡＤＣ）に入力信号を供給すること、およびそこから複数の出力値を得ることを含む取得ステップ、および
ｂ）ビット重み誤差による不一致を特定してビット重みまたはビット重み誤差の推定値を得るために、前記出力値を調べることを含む分析ステップであって、前記入力信号の離散表現が列ベクトル（column matrix）ｂに格納され、前記ＡＤＣの出力値が行列Ａに格納され、前記ビット重みが列ベクトルｘ内に表わされて、行列方程式ｂ＝Ａｘの解を見いだすことによって前記ビット重みが求められる前記分析ステップ、
を含む前記方法が提供される。
【０００５】
したがって、高精度のランプ波発生器（ramp generator）の必要性を回避する特性評価技法を提供することができる。
好ましくは、入力信号は第１次正弦曲線成分（first sinusoidal component）を有し、より好ましくは、入力信号は実質的に第１次正弦曲線成分だけを含む。
【０００６】
従来、アナログ‐ディジタル変換器の特性評価は、アナログ‐ディジタル信号にランプ波信号を供給し、変換器の出力を調べて、名目上は線形であるその出力のディジタル近似が理想値とどの程度異なるかを観察することによって行われていた。しかしながら、変換器への入力として、正確に線形のランプ波信号を生成することは困難であった。これに対して、正弦曲線（sinusoid）は安価に発生させることができる。バンドパスフィルタを使用して、周期信号から高調波を実質的に除去して、例えば、ディジタル‐アナログ変換器を使用して正弦曲線のディジタル近似を発生させる、安価な信号発生器でも、十分に高い品質の正確に特性評価された正弦曲線の源として使用することが可能になる。本発明によって、正弦曲線（または、正確に特性評価された周期性を有し、いくつかの正弦曲線成分によって記述することのできる信号）を入力信号として使用することが可能になる。
【０００７】
明確に定義された周波数を有する正弦曲線は、正弦波のディジタル合成によって生成することができる。この技法においては、正弦波のディジタル近似がＤＡＣに供給される。ＤＡＣがその出力を更新する速度は、ディジタルシステムのクロックから正確に導出され、したがって周波数は正確に制御される。どのようなディジタル近似でも、出力信号中に、不要な成分を構成する高調波を導入することになる。これらの高調波成分を除去するために、ＤＡＣ出力は、ローパスフィルタまたは好ましくはバンドパスフィルタを通されて、おそらくは基本波成分と、いくつかの低振幅の低次高調波成分が残る。このフィルタは、ほとんど間違いなく信号の振幅を変化させるとともに、位相ずれも導入することになる。しかしながら、この位相ずれは、後に説明するように、補償することができる。有利には、正弦曲線の表現をＲＯＭなどのメモリに記憶し、このメモリをクロック制御してＤＡＣに入力を供給する。
【０００８】
好ましくは、出力値を調べるステップは、所与の出力値を、対応する入力値と比較することを含む。この比較には、以下で説明するように、位相ずれの補正を含めてもよい。このことは、ディジタルドメインにおいては、（正弦曲線がＤＡＣによって生成されるものと仮定して）ｉ番目のＡＤＣ出力値は、必ずしもｉ番目のＤＡＣ入力値から発生するものではないこと、および入力値と出力値の間のオフセットが必要となることがあることを意味する。
有利には、変換は正弦曲線の複数のサイクルにわたって実行される。すなわち、単一のデータ取得パスで、数千のサンプルを取り込むこともできる。
有利には、サンプリングされたデータは、配列ＡＪ，ｊ＝１〜Ｎに格納される。
【０００９】
理想的なＡＤＣの入力および出力それぞれにおける、アナログ値とディジタル値の関係は、行列項によって
ｂ＝Ａｘ
で表わされ、ここで
ｂは、アナログサンプル／入力値を含むベクトル（列ベクトル）であり、
ｘは変換器のビット重みを含むベクトルであり、
Ａはディジタルワード値の行列であり、ここで行列ａ中の各行はｂにおけるそれぞれの行に対応することがわかっている（とともにそれを示す）。
ベクトルｂは、Ａにおける列ベクトルの線形結合である。このことは、ベクトルｂは、Ａの列空間内にあることを意味する。
【００１０】
ＮビットＡＤＣを使用してＭ回の変換を行うシステムに対して、次元がＭ×Ｎである行列ＡとＭ×1ｂ行列がある。ここで、Ａにおける各列ベクトルがＭ個の要素を有するので、Ｒｍの系があるということができる。最大列階数（full column rank）の場合に、部分空間はＮ次である。このＮ＜Ｍである系において、系は条件過多（over specified）であり、１つの解があるか、または解がないかのいずれかである。実際には、ノイズが存在する場合に、ベクトルｂは完全にはＡの列空間内にはない。しかしながら、上記の方程式に対する解を見いだすために、ｂを列空間に射影したい。このことは、数学的には、列空間に直交するようにベクトルｅを、さらに追加することによって行うことができる。
【００１１】
ここで、ベクトルＸおよびＹが直交していると、ＸＴＹ＝０であり、したがってこの場合には、ＡＴｅ＝０であるという既知の事実に依拠している。
特性評価過程において、ｂの値は、それらが試験装置から提供されるので、既知であるとともに、Ａの値は、それらが変換器からの出力結果であるので既知である。したがって、ｘ内の値を推論することができる筈である。
【００１２】
十分な数のサンプルが与えられると、様々な数学的または数値的な技法によって解が得られることになる。例えば、各ビットの実際の値はその名目値に近いという開始仮説を用いて、数値的探索過程を実行して、ビット重み
【数１】
2009501502.tif 000003
（ここで、
【数２】
2009501502.tif 000004
は、フィッティングされた重みを意味する）に対する、フィッティング近似を求めてもよい。各サンプルに対して理想値と実際値とを計算し、それらの間の誤差を形成することができる。次いで、各誤差の２乗和を形成して、これを尺度として用いて、実際のビット値が、どの程度正確に理想ビット値を近似するかを判定することができる。ビット値が理想的である場合には、ノイズが不在の場合には、個々の差異の２乗和はゼロとなる筈である。
【００１３】
しかしながら、ノイズが存在すると、ビットのすべてがその理想重みに厳密に一致する場合でも、この和は非ゼロとなる。したがって、個別に、または一度に数個づつ、重みをディザリング（dithering）する効果を調べ、誤差値の２乗和を再計算することができる。これらの変化は、ディザの大きさと比較すると、試験中のビットに対する勾配（変化率）を計算するのに使用することができ、この２乗誤差の勾配と和を調べて、誤差を最小化する筈である、ビット値に対する変更を推定することができる。この過程は、概念的には簡単であるが、反復が多く、大量の計算を伴うことがある。しかしながら、現代のデータ処理システム上では、このことが問題とならないほど十分に迅速に、この計算を実行することができる。
【００１４】
しかしながら、さらに洗練された数学的技法や数値的技法があり、当業者であれば各自の技量および／または見解にしたがって、それらを利用することができる。
好ましくは、ビット値は次式の値を求めることによって実行される。
【数３】
2009501502.tif 000005
この式は、データプロセッサ内部で、迅速に値を求めることができるものであり、これによって、行列逆変換過程の内部的な仕組みを理解する必要なく、よく知られており当業者には容易に利用可能である、行列逆変換ルーチンなどの標準的な数値計算ツールを使用することが可能となる。
【００１５】
有利には、入力信号は、ディジタル信号発生器から導出される、周波数が正確に特定されているような、正弦曲線である。このような発生器を使用することによって、量子化問題が発生する可能性があるが、これは、周波数ドメインで見ると、高次高調波成分の大きさの増加として表れることが多い。このような特定に対しては、正弦曲線の周波数が正確にわかっていることが重要である。入力信号の振幅が正確に制御されていることは必須要件ではないが、データ取得パスの持続期間を通して、それが実質的に一定であることが好ましい。
好ましくは、ｂは、計算された正弦曲線値、または信号発生器のＤＡＣを駆動するのに使用された値で占められる。
【００１６】
アナログ入力信号の位相は、既知でなくてはならず、フィルタを通過することによって変化していることがあるので、この変化の可能性を考慮に入れる必要がある。さらに、したがってＡは、（アナログ入力信号の周波数でもある）ｂにおける値と同じ周波数において、余弦値の列を含む。また、
【数４】
2009501502.tif 000006
も、Ａにおける余弦値の列に対応する行ｒに、余弦係数項を含む。したがって、
【数５】
2009501502.tif 000007
の解を求めるときに、計算は、ＡＤＣへのアナログ入力信号における位相変化があればそれを考慮に入れるとともに、それの相対的な大きさを
【数６】
2009501502.tif 000008
における余弦係数として提供する。すなわち、入力正弦曲線は、未知の位相のものである可能性がある。
【００１７】
好ましくはバンドパスフィルタを使用して高調波を除去するが、高調波周波数が、バンドパスフィルタを通過して、試験中のＡＤＣの入力中に漏洩する可能性がある。ＡＤＣの入力段階は、それ自体が高調波の発生源となることがある。これらも、Ａに対してさらに列を加えることによって計算において考慮に入れることができる。基本周波数のＨ倍における高調波による影響を相殺することが望まれる場合には、基本周波数のＨ倍における高調波の正弦係数および余弦係数に対応する、２つの列がＡに加えられる。このようにすると、高調波の大きさと位相が既知である必要がない。
【００１８】
アナログ入力信号は、代替的に任意の明確に定義された周期信号であるか、または有限数の直交成分によって記述することのできる、その他任意所定の反復性の入力信号であってもよい。ベクトルｂは、入力信号の表現、または少なくとも、Ａにおける列および
【数７】
2009501502.tif 000009
における対応する係数によって表わされない成分を含まなくてはならない。代替的に、入力信号は、ランプ波発生器または鋸歯状波発生器（saw tooth generator）などの関数発生器を使用して提供してもよい。
【００１９】
さらに、非ゼロの一定値、例えば１の列を行列Ａに加え、かつ対応するオフセット係数を
【数８】
2009501502.tif 000010
に加える（すなわち、オフセット係数は、１の列の列番号と同じ行番号にある）ことによって、式においてオフセットを考慮に入れてもよい。このようにすると、入力アナログ値と出力ディジタル値の間の一定オフセットの存在が、
【数９】
2009501502.tif 000011
におけるビット重みに影響を与えることがなく、その相対的な大きさは、
【数１０】
2009501502.tif 000012
におけるオフセット係数として計算される。これは、オフセットが未知の場合に、特に有用である。
【００２０】
本明細書において提示する解法は、変換器の内部アーキテクチャについて、いかなる仮定も継承していないことに留意すべきである。すなわち、本発明は、２値重み付けキャパシタ配列を有するＡＤＣ変換器に限定されるものではない。本発明は、２未満の基数、例えば１．８などの、その他の重みを有する変換器に使用するかまたは／とともに、冗長ビットを含む変換器に使用することができる。
【００２１】
本発明の第２の観点によれば、ＡＤＣの特性評価を行う装置であって、アナログ‐ディジタル変換器に入力信号を供給する信号発生器と、前記アナログ‐ディジタル変換器からの複数の出力値を受け取って記憶する取得装置と、ＡＤＣ内の相対ビット重みを求めるために、行列方程式ｂ＝Ａｘを解くように配設されたデータプロセッサであって、前記入力信号のディジタル化表現が配列ｂに格納され、前記ＡＤＣからの出力が配列Ａに格納され、前記相対ビット重みが配列ｘに格納される前記データプロセッサとを備える、前記装置が提供される。
【００２２】
本発明のさらに別の観点によれば、アナログ‐ディジタル変換器のトリミング（trimming）を行う方法であって、
１）アナログ‐ディジタル変換器に入力信号を供給すること、およびそこから複数の出力値を得ることを含む取得ステップ、および
２）複数のサンプルに対して前記入力信号と前記出力値とを比較して、前記変換器内における相対ビット重みを求めるステップ、および
３）前記ビット重みに基づいて前記変換器内のビットをトリミングするステップを含む、前記方法が提供される。
【００２３】
好ましくは、入力信号と出力値を比較するステップは、ビット重みを求めるための、最小二乗法フィッティング手順または連立方程式の解法を含む。
好ましくは、トリミングステップは、（当該技術において知られているように）トリミングキャパシタをビット重みと関連付けることによって、またはＡＤＣ配列におけるキャパシタのトリミングまたは配列の入力へのトリムワード（trim word）（オフセット）の追加などの、アナログトリム方法によって、ビット重みをディジタルトリミングすることを含む。
【００２４】
入力信号は、完全なコード有効範囲（code coverage）を必ずしも有する必要のない、実質的に直線状のランプ波信号としてもよい。すなわち、Ｎビット２値ＡＤＣに対して、取り込むサンプル数も、２Ｎ未満とすることができる。ノイズ性能は、サンプル数が増加すると向上するが、少数のサンプルを採取することは、相関サンプルアーティファクト（correlated sample artifacts）による誤差を低減する効果がある。実質的に、正弦曲線の入力試験は、その特性が相関サンプル誤差を低減するように作用するので、好ましい。
次に、本発明を、例示だけの目的で、添付の図面を参照して説明する。
【００２５】
本発明の好ましい態様の詳細な説明
アナログ‐ディジタル変換器の特性評価について考察する前に、ディジタル‐アナログ変換器におけるビット重み誤差の影響について考察するのが有益である。
補正されていないＤＡＣに増大するディジタル入力が、その出力が直線になるように供給されると仮定する。しかしながら、ＤＡＣは、その最上位ビット（ＭＳＢ）に関連する、ビット重み誤差を有する。この例では、ＭＳＢは「過小重み（underweight）」づけされ、すなわちその理想的重みよりも出力に与える寄与が少なく、図１に示すように、ＤＡＣの全有効範囲の中途において、（８ビット変換器の場合には）０１１１１１１１から１０００００００への遷移において遷移誤差１０を生じる。その他すべてのビットは、正しい重みを与えられている。その結果として、遷移誤差１０までは、アナログ出力は、理想線１２に追従する。遷移１０より上では、出力は、理想出力１６からオフセットした線１４に追従する。ノイズや、入力と出力の間の一定オフセット値などのその他の要因は、この理論的解析に対しては考慮されていない。
【００２６】
図２は、ＤＡＣからのアナログ出力のより複雑な例を示しており、この場合には、上位３ビットのビット重みがそれらの理想値と異なっている。これは、一連の遷移２０、２２、２４および２６を生じる。しかしながら、ＤＡＣの全有効範囲の中心における遷移２０は、入力値が増大するときに遭遇する（第３位のビットによる）第１の遷移２２と異なっている。これは、遷移２０が、３つの最上位ビットすべてのビット重み誤差によるからである。したがって、ビット重みは、ある点において付加的であり、出力において重大な誤差につながる可能性がある。第３番目の最上位ビットのビット重み誤差も、図２のグラフ上の遷移２４、２６に寄与し、第２番目の最上位ビットのビット重み誤差も遷移２６に寄与する。
【００２７】
ＤＡＣ内のビットの相対ビット重みが求められると、ＤＡＣは誤差を補正するように調整することができる。ＤＡＣの相対ビット重みを求める既知の方法は、ＤＡＣにディジタル「ランプ波」入力を供給して、アナログ出力の周期的サンプルを取るものである。次いで、出力サンプルを、図１および図２のもののような遷移について調べ、これが相対ビット重み誤差を明らかにする。ノイズが存在すると、多数の測定値を採取して、結果の精度を確保しなくてはならない。
【００２８】
ＡＤＣは、相対ビット重み誤差を同様に有する可能性がある。これらは、従来は、アナログランプ波入力をＡＤＣに付加して、ディジタル出力の一連のサンプルを取り込むことによって特定されていた。この出力サンプルを調べて、ビット重み誤差を特定することができる。しかしながら、正確に制御されたアナログランプ波入力を生成することは、高価な試験装置を要する、困難なタスクである。また、試験はノイズの影響を排除するために反復しなくてはならない。
【００２９】
ＤＡＣまたはＡＤＣの反復試験によって、試験時間、したがってコストが増大する。
数学的には、理想ＡＤＣまたはＤＡＣの動作は、
ｂ＝Ａｘ                            式１
で表わされ、ここで
ｂは、アナログ値を含むベクトルであり、
Ａは、ビットの状態に対応するディジタル値の行を含む行列であり、
ｘは、変換器のビット重みを含むベクトルである。
【００３０】
このように、３ビット変換器は次のように表わすことができる。
【数１１】
2009501502.tif 000013
ＤＡＣにおいては、ｂは出力値を表わし、Ａはこのビットを設定するのに使用される入力値を表わすのに対して、ＡＤＣにおいては、ｂは入力値を表わし、Ａはビットトライアル完了後のビット値を表わす。
【００３１】
最終目標は、試験中の変換器に対するｘを見いだすことであり、Ａおよびｂは、すでに求められるか、計測されている。ＡＤＣの特性評価を行うという文脈においては、次の１組の連立方程式の解を有効に探索していると見ることができ、
【数１２】
2009501502.tif 000014
ここで、Ａｎ，ｍは、Ｎ番目のサンプルおよびＭ番目のビットに対するＡの値を表わし、（３ビット変換器では）Ａの３つの独立する行だけを取り出し、以下を計算することによって、ｘを見いだすことができる。
【数１３】
2009501502.tif 000015
ここで、ＡＲは、各ビットの寄与が特定できるように選ばれたＡの３つの行を含む、正方行列である。この例の文脈においては、ＡＲは、逆が計算可能であるために正方でなくてはならない。一般的なｍビット変換器に対して、ＡＲは、Ａからのｍ行を含むことになる。
【００３２】
このアプローチは、
【数１４】
2009501502.tif 000016
におけるビット重みを計算するのに非常に少ない結果が使用されるので、ノイズ耐性において劣っている。したがって、計算の精度を向上させるためには、異なる試験結果からの、
【数１５】
2009501502.tif 000017
の反復計算が必要となる。
Ａとｂの間の真の関係は以下のように表わすことができる。
【数１６】
2009501502.tif 000018
ここで、ｅは、それぞれｂおよびＡにおける各アナログとディジタル値の間の誤差値のベクトルである。この誤差は、ノイズおよびその他の因子により生ずるが、ビット重みの不正確さのためではない。
【００３３】
解を見いだすためには、数学的観点では、列空間Ａにある、列ベクトルｂの射影を見いだす必要がある。この射影を形成するのに使用するベクトルｅは、Ａに対して直交する必要がある。
【数１７】
2009501502.tif 000019
このことは、Ａにおける結果において、（単一ビットに対応する）Ａの各列におけるノイズにより存在する誤差は、多数の結果に対しては合計がゼロになることを考えることによって理解することができる。
【００３４】
上記の式は、式４にＡＴを予め乗算して以下の形に変形することによって結合することができる。
【数１８】
2009501502.tif 000020
ここで、
【数１９】
2009501502.tif 000021
は、フィッティングされた重みを示す。
【００３５】
これは、次のように変形できる。
【数２０】
2009501502.tif 000022
ＡＴＡは常に正方行列であり、したがって、逆が存在する。結果的に、この式は以下のように書くことができる。
【数２１】
2009501502.tif 000023
【００３６】
したがって、
【数２２】
2009501502.tif 000024
の計算は、比較的簡単な演算である。さらに、Ａの大きさ（すなわち、試験結果の数）には制約がない。したがって、単一パスにおいて、多数の試験結果を得ることができる。上記の式は、反復結果を自動的に合成する。したがって、反復試験は不要である。Ａには数千の試験結果が含まれることがあるが、行列ＡＴＡは、比較的小さく（例えば、１２ビット変換器に対して１２ユニット四方）、その逆を計算することは、計算上困難なタスクではない。後で示すように、入力信号内にオフセットおよび高調波成分の影響を許容すると、寸法がわずかに大きくなる。
【００３７】
この計算には、Ａにおける出力データの行は、ｂにおける入力データの同一の行に対応することが必要である。言い換えると、入力信号の形態は、正確に既知でなければならない。相対ビット重みが不変であり、これらは各ビット重みを最大ビット重みで除算することによって正規化することができるので、入力信号の大きさは既知である必要がない。
【００３８】
例えば、３ビット変換器があり、それがオフセットを示しやすいと仮定する。また、（分かりやすくするために）高速ランプ波信号を、変換器がその出力コードのそれぞれに対して多重変換を行うことができないように供給すること、および、一連の５つのサンプルに対して、以下のようになる（ここで入力値は、出力語（output word）間の遷移値を表わす）と仮定する。
【表１】
2009501502.tif 000025
【００３９】
オフセットを許容する場合には、以下の行列を設定する。
【数２３】
2009501502.tif 000026
【００４０】
ここで、Ａの最初の３つの列は、出力語に対応しており、４番目の列は、オフセット計算のための一定値であることがわかる。
これは以下のように解ける。
【数２４】
2009501502.tif 000027
【００４１】
フィッティングされたｘをその最初の要素に対してスケーリングすることによって、最初の３つの行として、１、０．５０００５、０．２５０２０を得るとともに、−９．７５×１０−３のオフセットを得る。
上記の計算において、出力サンプル行列Ａにおける各サンプルは、ｂにおける対応する入力サンプルと同じ行になくてはならない。
ＡＤＣ試験は、入力信号として周期信号を供給して、多数のサンプルを取り込むこと、および計算を、入力サンプルおよび出力サンプルが厳密な対応を持つ必要がないように、拡張することによって改善することができる。したがって、周期入力信号における位相ずれを、許容することができる。
【００４２】
入力信号は、正弦曲線となるように選択してもよい。正弦曲線信号は、図３に示すような、Ｄｉｒｅｃｔ  Ｄｉｇｔａｌ  Ｓｙｎｔｈｅｓｉｓ（ＤＤＳ）を用いる装置５０を使用して非常に容易、かつ非常に安価に生成することができる。この装置は、正弦曲線信号のディジタル表現を含む、ＲＯＭ５２を備える。ＲＯＭ５２には、１番目の位相を逆変換することによって２番目の位相を生成することができるので、１つの位相のみを記憶する必要がある。制御回路５４は、ＲＯＭ５２にアドレスを提供し、ＲＯＭはそのアドレスの内容を出力する。このアドレスは、制御回路５４内のカウンタによって供給され、クロック発生器５６からのクロックによって進められる。このカウンタは、ＲＯＭ５２内のサンプル数の範囲を有する必要がある。
【００４３】
正弦曲線信号のサンプルである、ＲＯＭ５２のディジタル出力は、ＤＡＣ５８に供給される。クロック発生器５６からのクロックも、ＤＡＣ５８に供給されて、ＤＡＣ５８にディジタル入力をサンプリングして対応するアナログ出力を供給するように指示する。周期クロックは、ＲＯＭ５２から、正弦曲線のディジタル近似を出力させる。正弦曲線の周波数は、クロック周波数と正確に関係している。
ＤＡＣ５８からのアナログ出力は、狭帯域バンドパスフィルタ６０に供給される。フィルタ６０の中心周波数は、ＲＯＭ５２によって生成される正弦曲線の周波数となるように選択される（またはその逆）。純粋な正弦曲線信号を得ることだけに関心があるので、フィルタの帯域幅は狭くして、理想的に高調波成分が存在しないようにしなくてはならない。
【００４４】
フィルタ６０の出力は、試験中のＡＤＣに入力信号として供給される。このＡＤＣは、クロック発生器５６によって生成される同一のクロックを使用して駆動することができる。ＡＤＣの出力はメモリに記憶される。これによって、行列Ａが、ＡＤＣからの正弦曲線を表わすディジタル出力サンプルと、それに加えて不正確なビット重みおよびノイズによる何らかの誤差で満たされる。ベクトルｂは、Ａにおける正弦曲線と同一の周波数の正弦曲線のサンプルで満たされ、これは入力正弦曲線の周波数となる。ｂにおけるサンプルは、適当なデータ処理装置を使用するか、または単にＲＯＭ５２にから読み取ることによって計算することができる。フィルタリング後に、基本正弦曲線成分は、ＡＤＣに対して利用可能にされるので、ＤＡＣで使用されるよりも多数のビットに、理想化された正弦曲線を追従するように、ｂに入れる値を計算することができる。この計算は、量子化のノイズを効果的に低減するので、好ましい。
【００４５】
ＡＤＣへの入力正弦曲線の位相は、容易には特定されない。フィルタ６０は、不可避に位相ずれを導入する。したがって、位相が既知である必要がないように、Ａには、ｂにおける正弦曲線と直交する余弦値を含む、さらに別の列が追加される。対応する（未知の）余弦振幅係数が
【数２５】
2009501502.tif 000028
に追加される。そうすると、式
【数２６】
2009501502.tif 000029
の一例は次のようになる。
【数２７】
2009501502.tif 000030
ここで、
ｂ１、ｂ２、ｂ３は正弦曲線値、
ｃ１、ｃ２、ｃ３は余弦値、
Ｍｃは余弦振幅係数、
Ａ１１、Ａ１２、Ａ１３は、３ビットＡＤＣからの出力のディジタルサンプルである。
【００４６】
上記の式は、Ａにさらに列を加える（例えば、Ａ１４、Ａ１５など）とともに、
【数２８】
2009501502.tif 000031
に対応する行を加えることによって、３ビットを超えるＡＤＣに拡張することができる。
したがって、Ａにおける出力サンプルの値は、アナログ入力信号の未知の位相に対応する、未知の位相を有することができる。Ａにおける余弦信号の存在は、「位相補正」信号として作用し、式
【数２９】
2009501502.tif 000032
を、
【数３０】
2009501502.tif 000033
について解くと、係数Ｍｃは、ｂにおける正弦曲線を位相補正するための余弦係数の大きさを含む。
【数３１】
2009501502.tif 000034
におけるビット重みは、ｂと、Ａにおけるサンプルとの間に位相差があるにもかかわらず、正しく計算されていることになる。すなわち、係数Ｍｃは、ビット重みを見いだすためのさらなる計算には必要ではないために、廃棄することができる。
【００４７】
Ａにさらなる列を追加して、
【数３２】
2009501502.tif 000035
の計算におけるその他の係数を含めることが可能であり、例えば、試験中のＡＤＣの入力と出力の間に一定のオフセットがある場合には、このオフセットは、Ａ中に１の列と、（未知の）オフセット大きさ係数Ｍｕを挿入することによって、次のように計算することができる。
【数３３】
2009501502.tif 000036
【００４８】
こうして、ビット重みは、オフセットおよび入力信号位相にかかわらず、正しく計算されることになり、オフセットは、
【数３４】
2009501502.tif 000037
における、Ｍｏとして計算される。計算されたオフセットは、試験が終了すると、ＡＤＣの動作を補正するのに使用することができる。
１の列の代わりに、任意の定数Ｍｏを含む列を代わりに挿入することもできる。これによって、計算されたオフセット係数Ｍｕの相対的な大きさが変化することになる。
【００４９】
図３に示す信号発生装置は、基本振動数自体に加えて、基本正弦曲線信号の高調波を生成することがある。これらの高調波は、構成要素制限によるものである可能性があり、それらの振幅は小さくなりがちであるが、それでも、試験中のＡＤＣからの出力に影響を与えることがあり、ＡＤＣ入力段階における非線形性から生じることもある。これらの高調波（およびその他の任意の周波数の係数）は、
【数３５】
2009501502.tif 000038
の計算において、高調波の周波数において正弦列と余弦列の組をさらにＡに導入するとともに、
【数３６】
2009501502.tif 000039
の中に、さらなる振幅係数を挿入することによって、補償することができる。高調波の位相が未知であるために、正弦列および余弦列の両方が必要となる。このようにして、多数の高調波を考慮に入れることが可能であり、２つの列（正弦および余弦）が、それぞれＡ中に挿入される。
【００５０】
例えば、基本周波数の２倍である、１つの高調波の影響を排除したい場合には、上記の式は次のようになる：
【数３７】
2009501502.tif 000040
ここで、
ｈｓ１、ｈｓ２、ｈｓ３は、高調波における正弦波、
ｈｃ１、ｈｃ２、ｈｃ３は、高調波における余弦波、
Ｍｈｓは、高調波正弦成分の大きさ、
Ｍｈｃは、高調波余弦成分の大きさである。
【００５１】
高調波、オフセットおよび基本位相に関する係数は、Ａの中に別個に含めることも可能であり、一緒に導入する必要はない。例えば、Ａには、１つまたは２つ以上の高調波の係数を含めるが、基本位相またはオフセットの係数は含めなくてもよい。
図４は、ＡＤＣ８０を試験して、その相対ビット重みや、一定オフセットなどのその他の特性を求めるのに適した装置を示す。既知の周波数と、未知ではあるが実質的に不変の振幅および位相とを有する正弦曲線信号を生成する装置５０は、試験中のＡＤＣ８０にその信号を供給する。信号発生装置５０およびＡＤＣ８０は、クロック発生器５６からの単一のクロックを使用して制御される。ＡＤＣ８０のｎビットディジタル出力が、コンピュータ８４のインターフェイス８２に供給される。
【００５２】
コンピュータ８４は、インターフェイス８２およびメモリ８８と通信中のマイクロプロセッサ８６を含む。このコンピュータはまた、表示デバイス９０およびキーボードのような入力デバイス９２を含む。
コンピュータ８４は、順次ディジタル出力サンプルをＡＤＣ８０から読みだすことができる。したがって、コンピュータは、クロック発生器５６からのクロック信号に応答して、ＡＤＣ出力を取り込んでもよい。ＡＤＣ８０を試験するときに、コンピュータ８４は、ビット重みやオフセットなどのＡＤＣ８０の特性を特定する（すなわち特性評価する）ために、ＡＤＣ８０からの多数の測定値を記憶し、その後に（上記のような）行列計算を実行する。コンピュータ８４は、ＡＤＣ入力正弦曲線データ（ｃ１，ｃ２，．．．）および高調波データ（例えば、ｈｃ１，ｈｃ２，．．．）を含むものなど、Ａ行列の追加の列を計算してもよい。
【００５３】
代替態様においては、その他の信号発生装置を使用して、試験中のＡＤＣ８０に入力信号を供給してもよい。その他のデータ処理装置を、コンピュータ８４の代わりに使用してもよい。
したがって、ＡＤＣの特性評価をするための、高価な線形ランプ波発生機器を不要にして、正弦曲線は比較的生成するのが容易であるので、代わりに正弦曲線を使用することができる。しかしながら、ランプ波入力も問題なく作用する。
相対ビット重みが求められると、これらを使用して、ＡＤＣの精度を向上させるために、成分のトリミングを制御してもよい。
【００５４】
ここまでは、ＡＤＣは、正しい値に整定するのに十分な時間があったと仮定されていた。これには、変換器の分解能に（相対的に）応じて、いくらかの時間がかかる。
しかしながら、本願発明者による分析によると、整定誤差は、真の変換値のまわりに無作為に分布する筈であり、したがって多数のサンプルについては、ほとんどノイズと等価であること、および真のビット重みがなお求められることが示唆された。
冗長ビットを含めるビットトライアル中に、逐次近似変換器の速度、および誤差から復帰する能力を向上させることを試みることが知られている。
【００５５】
この種の変換器の一例が、米国特許第４８１４７６７号に、アナログデバイス社（Analog Devices Inc.）の名義で開示されている。この装置は、アナログ入力信号をサンプリングすること、次いでその信号をディジタルワードに変換することの両方に、キャパシタの配列を使用している。このキャパシタは、名目的に２値重み付けされているが、装置の物理特性および製造公差によって、名目重みからいくらかの較差が不可避的に生じる。これを克服するために、余分のキャパシタを製造し、この例においては、キャパシタの重みは、１、２、２、４、８、８、１６、３２、６４、６４、１２８．．．の順である。この配列内の冗長ビットによって、最上位のキャパシタよりも下位の、配列内のキャパシタの合計が、最上位キャパシタの値よりも大きな値になることが保証される。これによって、変換器範囲に発生する穴が防止される。また冗長ビットの使用によって、キャパシタが同程度まで「整定する（settle）」のを待つ必要がないので、変換速度を増大させることができる。
【００５６】
典型的には、スイッチドキャパシタ変換器内のキャパシタは、そのキャパシタに関連する電流流路内の抵抗によって、そのキャパシタと関連する時定数を有することになる。冗長性のない逐次近似変換器（successive approximation converter）に対しては、ビットトライアルの結果を調べる前に、回路が整定したことを確認するために、一般に、その時定数の１１倍または１２倍の時間の間、待つことが必要である。しかしながら、冗長キャパシタを有する回路においては、変換器内の後続の冗長ビットによって、一般に整定誤差が回復または補正されるので、この時間遅れは、一般にその時定数の約２倍から３倍にまで低減することが可能である。
【００５７】
本発明は、冗長ビットを有するキャパシタに対処するように、容易に拡張することができる。行列Ａは、ＡＤＣ配列からの「未処理（raw）」ビットトライアル結果を含めるように、すなわち、ビット結果が２値数に再配置される以前に、単に拡張される。
しかしながら、名目的に同一の重みを有するビット同士を区別する必要がある。これは、多くの方法で達成することができる。第１の方法は、ＡＤＣの第１の特性評価中は、冗長ビットのスイッチを切ることである。これが終了すると、冗長ビットを再び使用可能にして、任意選択で、名目的に同一の重みを有するビットを使用不可として、先に使用不可にされたビットを特性評価できるようにしてもよい。代替アプローチとしては、異なる大きさの冗長ビットを、名目２値重み付けシーケンスの外に位置するようにするものである。これは、永久的な寸法変更とするか、または、例えば、特性評価中に既知の、または確定可能な並列キャパシタにおいて切替えすることによって、調整を一時的なものとしてもよい。
【００５８】
ビット重みが決定されると、名目値との較差を用いて、主ＡＤＣは配列中に切替えて入れることのできる補償用キャパシタバンクや、溶断して、ＡＤＣ配列の主キャパシタと並列に補償用キャパシタを付加することのできるヒューズなどの、補償装置を駆動してもよい。
代替的に、正確に特性評価することによって、実際のＡＤＣの出力を理想ＡＤＣの特性に写像（map）する、写像を生成することができる。これは、ＡＤＣ出力の事後処理として実現して、完全にディジタルドメインにおいて行うことができる。
【００５９】
本明細書に提示した例は、その分かりやすさを保つために、３ビットＡＤＣだけについて考慮したが、この技法は、いかなる創意に富む修正も必要とすることなく、１２、１６、１８ビットおよびそれを超えて容易に拡張することができる。同様に、この技法は、入力と出力とがいくつかのパラメータによって関係づけられるその他のシステムの特性評価に拡張することができる。
【００６０】
正弦曲線試験信号を有する態様においては、高調波成分を考慮に入れる高次補正係数がＡ行列に付加された。同様な補正を、その他の入力信号に対して行うことができる。すなわち、線形ランプ波に対して、いずれの高次偏差も、ランプ波の反り（bowing）として表れると仮定してもよい。補正係数は、合計することによって、この反りの正確な表現を形成することのできる直交成分でなくてはならない。すなわち、１次補正係数は、ランプ波の長さにまたがる、正弦曲線成分の半サイクルの形態として適用してもよい。さらに、補正信号は、１次補正係数の高調波として付加することもできる。
【図面の簡単な説明】
【００６１】
【図１】単一ビット重み誤差を備えるＤＡＣの伝達関数を示す図である。
【図２】多重ビット重み誤差を有するＤＡＣの伝達関数を示す図である。
【図３】正弦曲線信号発生装置を示す概略図である。
【図４】ＡＤＣを試験するための装置を示す図である。
【図１】
2009501502.tif 000042
【図２】
2009501502.tif 000043
【図３】
2009501502.tif 000044
【図４】
2009501502.tif 000045
【国際調査報告】
2009501502.tif 000046
2009501502.tif 000047
2009501502.tif 000048