(57)【要約】本発明は非侵襲電位測定用の電位センサ（２８）を提供する。当該センサは、試験下のサンプルと容量結合し、測定信号を生成するために配列される少なくとも１の検出電極（１２）と、入力として前記測定信号を受信し、出力として増幅した検出信号を供給するのに適応するセンサ増幅器（１４）とを具える。入力インピーダンス向上手段（１２ａ、３２、３６、３８、４４）は、減少した電位に対する前記電極の感度を増加させるために、高入力インピーダンスを前記センサ増幅器に提供するために含まれ、独立型前置増幅器ステージ（３０）は、前記センサ増幅器と協同して、前記増幅器の入力キャパシタンスを減ずるように配列される。【選択図】図２
2009530628.tif 000002
【特許請求の範囲】
【請求項１】
試験下のサンプルと容量結合し、測定信号を生成するために配列される少なくとも１の検出電極と；
入力として前記測定信号を受信し、出力として増幅した検出信号を供給するのに適応するセンサ増幅器と；
減少した電位に対する前記電極の感度を増加させるために、高入力インピーダンスを前記センサ増幅器に提供する入力インピーダンス向上手段と；
前記センサ増幅器と協同して、前記増幅器の入力キャパシタンスを減ずるように配列される独立型前置増幅器ステージと；
を具えることを特徴とする電位センサ。
【請求項２】
前記検出電極が、零の基準電位へ接続される導電素子と並列されることを特徴とする、請求項１に記載の電位センサ。
【請求項３】
前記導電素子が前記検出電極を囲む環状の輪であることを特徴とする、請求項２に記載の電位センサ。
【請求項４】
前記入力インピーダンス向上手段が、ガード回路、ブートストラッピング回路、及び中和回路のうちの少なくとも１つを具えることを特徴とする請求項１乃至３に記載の電位センサ。
【請求項５】
前記入力インピーダンス向上手段が、ガード回路、ブートストラッピング回路、及び中和回路を具えることを特徴とする請求項１乃至３に記載の電位センサ。
【請求項６】
前記独立型前置増幅器ステージが、前記検出電極により生成される前記測定信号の振幅を増加させるように配列されることを特徴とする、請求項１乃至５のいずれか１項に記載の電位センサ。
【請求項７】
前記独立型前置増幅器ステージが、前記検出電極と前記センサ増幅器との間に位置していることを特徴とする、請求項１乃至６のいずれか１項に記載の電位センサ。
【請求項８】
前記独立型前置増幅器ステージが、前記センサ増幅器のフィードバックループ内に位置していることを特徴とする、請求項１乃至６のいずれか１項に記載の電位センサ。
【請求項９】
前記独立型前置増幅器ステージが、前記センサ増幅器と異なる温度で維持されるゾーンに前記センサ増幅器から物理的に分離されることを特徴とする、請求項１乃至８のいずれか１項に記載の電位センサ。
【請求項１０】
前記独立型前置増幅器ステージが高電子移動度トランジスタを具えることを特徴とする、請求項１乃至９のいずれか１項に記載の電位センサ。
【請求項１１】
前記独立型前置増幅器ステージがＦＥＴ配列を具えることを特徴とする、請求項１乃至１０のいずれか１項に記載の電位センサ。
【請求項１２】
前記独立型前置増幅器ステージの出力が、直流レベル再生回路によって前記センサに供給されて、不必要な直流ドリフト及びオフセットのうちの少なくとも１つを除去することを特徴とする、請求項１乃至１１のいずれか１項に記載の電位センサ。
【請求項１３】
前記独立型前置増幅器ステージが内部でブートストラップされることを特徴とする、請求項１乃至１２のいずれか１項に記載の電位センサ。
【請求項１４】
ＳＮ比を増加させるために雑音振幅を減ずる手段を更に具えることを特徴とする、請求項１乃至１３のいずれか１項に記載の電位センサ。
【請求項１５】
前記雑音振幅を減ずる手段が、直流安定性ゲイン設定回路、ノイズマッチング回路及び強化ブートストラッピング回路のうちの少なくとも１つを具えることを特徴とする、請求項１４に記載の電位センサ。
【請求項１６】
試験下のサンプルと容量結合し、測定信号を生成するために配列される少なくとも１の検出電極と；
入力として前記測定信号を受信し、出力として増幅した検出信号を供給するのに適応するセンサ増幅器と；
減少した電位に対する前記電極の感度を増加させるために、高入力インピーダンスを前記センサ増幅器に提供する入力インピーダンス向上手段と；
直流安定性ゲイン設定回路、ノイズマッチング回路及び強化ブートストラッピング回路のうちの少なくとも１つを具える雑音振幅を減ずる手段と；
を具えることを特徴とする電位センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広く多様なアプリケーション、例えば、医療診断や生物測定学のセンシングの分野において、非侵襲での電位測定に使用するための電位センサに関する。
【背景技術】
【０００２】
感受性の電気力学的な測定デバイスを作成するために、高入力インピーダンスを提供し、それによってデバイスを動作させるのに要求される入力信号の電力を減ずるのが通例である。しかしながら、非常に高い入力インピーダンスを有する電子回路は、不安定となる傾向にあり、従って、実際のデバイスは通常、必要な程度の感度を得ることと、所望の入力インピーダンスを提供することと、許容可能な程度の安定性を保証することと、の間での折衷案となる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
国際特許出願第ＷＯ０３／０４８７８９号においては、既知の電気力学的センサと比較することにより、様々な回路技術が数オーダの感度の改良を成し遂げるように組み合わされる一方、なお十分な安定性を維持して、熟練していないオペレータが平常状態で測定することが可能である電気力学的センサが開示されている。この初期のアプリケーションによると、電気力学的センサが提供され、少なくとも１の入力プローブによって試験下の対象から生ずる微小電位を測定するのに適用される高入力インピーダンス電位計を具え、対象と直接的な電気接続を有していない。本発明の電位計の回路配列は、前記微小電位に対する前記電位計の感度を増加させるように累積的に配列される補助回路の組合せを含む増幅器を具える一方、それに関連する電場を摂動せず、補助回路は前記センサのためにガーディング、ブートストラッピング、中和、補助レールドリフト補正、補助変調及びオフセット補正のうちの少なくとも２つを提供するのに役立つ。
【０００４】
これらの特徴が高い入力インピーダンスと相対的に安定した動作とを有するセンサを提供するのを補助するが、それにも拘わらず、試験下のソースあるいはサンプルに対するる弱い容量結合、あるいは生成される小さい振幅の信号がある場合においては、雑音の問題が残ったままであり、精密な信号測定を抑制又は妨害する。弱い容量結合のみがあり、更に高精度の信号測定が不可欠である特定の医療用及び顕微鏡アプリケーション、例えば、その、あるいは、各々のプローブがヒトの身体と物理的な接触を有さず、一般的に弱い容量結合が１ｐＦ未満になる、リモート身体外モードのセンシングの場合において特にこのようになる。
【０００５】
特に、試験下のサンプルとセンサ電極との間の弱い結合があるアプリケーションにおいては、サンプルに対する容量結合はセンサの入力キャパシタンスと同等にするか、あるいは、より小さくできる。この場合においては、センサによって受信される測定信号は、結合キャパシタンス及び入力キャパシタンスによって形成される容量分圧器によって減衰され、捕捉するのが難しくなる。
【０００６】
従って、精密な信号測定についての可能性が、試験下のサンプルに対する弱い容量結合の場合に向上する電位センサに対する、示差的な要求が存在する。
【０００７】
このような要求は信号測定の精度が非常に重要である場合、例えば、生物測定学及び医学測定の場合に特に言明される。
【０００８】
更に、ＳＮ比が実質的に改善される電位センサに対する示唆的な要求が存在する。
【課題を解決するための手段】
【０００９】
本発明は上述の問題を克服し、高精度かつ非侵襲の信号測定ができる新規の電位センサを提供するように努める。
【００１０】
本発明は更に、少なくとも下記の好ましい態様においては、ＳＮ比が有意に向上する電位センサを提供するように努める。
【００１１】
本発明は更に、電位センサのＳＮ比を向上させる様々な技術と技術の組合せとを提供するように努める。
【００１２】
本発明によると：
試験下のサンプルと容量結合し、測定信号を生成するために配列される少なくとも１の検出電極と；
入力として前記測定信号を受信し、出力として増幅した検出信号を供給するのに適応するセンサ増幅器と；
減少した電位に対する前記電極の感度を増加させるために、高入力インピーダンスを前記センサ増幅器に提供する入力インピーダンス向上手段と；
前記センサ増幅器と協同して、前記増幅器の入力キャパシタンスを減ずるように配列される独立型前置増幅器ステージと；
を具える電位センサが提供される。
【００１３】
本発明によると、前記独立型前置増幅器ステージが前記入力測定信号の振幅を増加させ、それによって、前記ＳＮ比を向上させて、信号測定を向上させるのに役立っている。前記独立型前置増幅器ステージは例えば、高電子移動度トランジスタ又はＦＥＴの配列により提供できる。
【００１４】
前記入力インピーダンス向上手段はガード回路と、ブートストラッピング回路と、中和回路のうちの少なくとも１つを具えることができる。前記入力インピーダンス向上手段は、センサために補助レールドリフト補正、補助変調、及びオフセット補正用の１又はそれ以上の回路を更に具えることができる。
【００１５】
下記のある好ましい実施例においては、前記検出電極は有効なソースインピーダンスを減ずるために零の基準電位と接続される導電素子と並列され、当該導電素子は前記検出電極を囲む環状の輪の形態となっている。
【００１６】
本発明の更なる実施例においては、前記ＳＮ比を増加させるために雑音振幅を減ずる追加手段に提供される。例えば、前記雑音振幅を減ずるこのような手段は、直流安定性ゲイン設定回路、ノイズマッチング回路、強化ブートストラップ回路のうちの少なくとも１つを具えることができる。
【００１７】
本発明は従って前記信号の振幅を増加させることによって、あるいは、前記雑音振幅を減ずることによって、あるいはその両方で前記ＳＮ比を増加させることを目的とする。
【発明を実施するための最良の形態】
【００１８】
本発明は例示により、添付の図を引用して更に記載される。
【００１９】
図１により、国際特許出願第ＷＯ０３／０４８７８９号に開示されるような電気力学的センサがまず述べられる。
【００２０】
図１に示されるように、国際特許出願第ＷＯ０３／０４８７８９号による電気力学的センサ１０は、非反転入力のセンサ増幅器１４に接続される検出電極１２を具えている。使用時において、検出電極１２は測定信号をセンサ増幅器１４へ供給し、その出力は出力としての増幅された検出信号を供給する。
【００２１】
検出電極１２は導電性ステム１８に取り付けられるディスク電極１６を含み、ディスク電極１６は基板２２上の表面酸化層２０を具えている。センサ増幅器１４は電極１２と非反転入力の増幅器１４との間に結合される、固定化入力抵抗２４を有し、安定した入力バイアス電流を増幅器１４へ提供している。実際には、入力抵抗２４は一般的に１００ＧΩ又はそれ以上のオーダの高い抵抗値を有している。センサ増幅器１４は電極１２と抵抗２４を含む入力回路を物理的に囲み、増幅器１４の出力によって駆動されるシールドを提供するガード２６を更に有している。漂遊容量は従って、ガード又はシールド２６上の電位を入力検出電極１２上と同一に維持することによる、この受動フィードバック技術によって緩和される。
【００２２】
ガード２６に加えて、更なる回路素子は国際特許出願第ＷＯ０３／０４８７８９号に記載のように、センサのブートストラッピングや中和のために提供できる。
【００２３】
図１に示した初期のセンサを電気力学的なボディセンシング用に使用して、酸化層２０が観察下で、ヒトの皮膚に比較的強い電気的結合を提供するコンデンサを形成する場合には、接触モードで、あるいは、酸化層２０を省くことができ、比較的弱い電気結合を提供する容量結合を、衣類又はその他の介在層を通じて得ることができる場合は、電気的に絶縁されたセンシングモードで、生物測定学的な測定を得ることができる。
【００２４】
本発明によるセンサ２８は、このようなセンサが図１のセンサ１０を効果的に具えるように図２により記載され、検出電極１２とセンサ増幅器１４を有し、特に、試験下の対象に対する弱い容量結合がある場合には、信号測定の精度を増加させる更なる及び異なる素子を含んでいる。
【００２５】
１のこのような追加素子は、電極１２を囲み、アースあるいはセンサ増幅器の零の電位点のような、基準電圧電位Ｖｒと接続される環状導電素子１２ａを具えている。環状素子１２ａの効果は、電極１２からセンサ増幅器１２用のアース点までの有効距離を減ずることによって、ソースインピーダンス、すなわち、試験下のサンプルと、結合抵抗Ｒｃと結合コンデンサＣｃとの組合せにより提供されるようなセンサ増幅器１４の入力との間の結合インピーダンスを減少させることである。素子１２ａは環状である必要はなく、他の構造でも良い。
【００２６】
更なる追加の素子はセンサ回路自体に含まれている。特に本発明のセンサ２８は、図１のセンサ１０の特徴と協同して、市販用のオペアンプで利用可能なものよりも本質的に低いデバイス入力容量を有する、独立型前置増幅器ステージ３０を使用する。このような独立型前置増幅器ステージ３０は図２に概略的に示され、この独立型デバイスの実施例が図３乃至６により述べられている。本発明は、例えば図２乃至６にそれぞれ示したように、独立型デバイスの動作を向上させるために前置増幅器ステージ３０と組み合わせて、様々なブートストラッピング技術を更に使用できる。更に、又は代わりに、本発明は、例えば図２や７乃至９に示したような、雑音の振幅を減ずる技術を使用できる。
【００２７】
図２はどのように、これらの異なる技術がセンサに適用されて、有意にＳＮ比を向上させるかを示す、本発明によるセンサ２８のブロック図である。実際に検出電極１２とセンサ増幅器１４との間に挿入される独立型前置増幅器ステージ３０の一実施例は、図３及び４に詳細に示され、述べられている。この実施例は、図２に分離して示されているブートストラッピング回路３２を含んでいる。ブートストラッピング回路３２並びに直流レベル再生回路３４を更に含む、独立型前置増幅器ステージ３０の別の実施例は図５に例示されている。
【００２８】
図５の独立型前置増幅器ステージ３０は、例えば、図６に示したようなカスコード回路接続３６によって提供されて、前置増幅器ステージ３０として使用されるＦＥＴのソースをブートストラップし、及び／又は、図７に示したようなドレインブートストラップ回路３８によって提供されて、前置増幅器ステージ３０として使用されるＦＥＴのドレインをブートストラップする、追加のブートストラッピングによって更に向上できる。
【００２９】
図８乃至１２に示した雑音の減少のための更なる技術は、センサ２８に更に適用することができる。これらの技術は、低周波数不安定性の問題を克服するための図８に示した直流安定性ゲイン設定回路４０、及び／又は低周波数雑音の問題を取り扱うための図９及び１０に示したノイズマッチング回路４２、及び／又は、ドリフト減少の問題を取り扱うための図１１乃至１２に示された強化ブートストラップ回路４４の提供を含むことができる。これらの追加の回路は総て、一般的にオペアンプベースのセンサにとって、並びに、特に図２に関して述べたような独立型前置増幅器ステージ３０を含むセンサ２８のバージョンにとって適切である。しかしながら、検出電極１２と試験下のサンプルとの間の弱い結合の場合においては、最大のＳＮ比は、図２乃至７による下記のような独立型前置増幅器ステージ３０と、図８乃至１２に関する下記のような技術の少なくとも１つとの双方を利用することによって得られる。
【００３０】
独立型前置増幅器ステージ
試験下のサンプルとセンサ２８との間の結合キャパシタンスＣｃが、センサ２８の入力キャパシタンスＣｉｎより更に小さい場合について、利用可能な測定信号はキャパシタンスＣｃとＣｉｎで作られる容量分圧器によって減衰する。実際に多くの遠隔モニタリングアプリケーションに対する、及び、特に例えば、生物測定的センシングの分野における顕微鏡プローブに対する場合にこのようになる。この場合において、ＳＮ比を増加させる最良の方法は、入力キャパシタンスＣｉｎを減少させ、結合キャパシタンスＣｃより小さく、又は同等にすることである。しかしながら、市販の利用可能なオペアンプは１乃至１０ｐＦの範囲の入力キャパシタンスＣｉｎを有し、更に減ずることができない。本発明は、０．１ｐＦと同程度に低い入力キャパシタンスを有する独立型前置増幅器ステージ３０が、より低い入力キャパシタンスをあるのに有効な検出電極１２とセンサ増幅器１４を組み合わせて、使用することができるという認識に基づいている。フロントエンドの前置増幅器のようなデバイスの使用は、大きなファクタ（１０倍ないし１００倍）まで利用可能な信号を増加させる。
【００３１】
図３に示したようなセンサ２８の一実施例においては、前置増幅器ステージ３０は入力Ｖｉｎによって図３に示される既知のセンサの検出電極１２と、既知のセンサのオペアンプ１４との間に位置する高電子移動度トランジスタ（ＨＥＭＴ）デバイス５０を用いて得られる。ＨＥＭＴデバイス５０は、デバイスの半導体チャネル内の電荷担体の非常に高い移動度のために非常に低いノイズ特性を示す。ＨＥＭＴデバイス５０はこの例では共通のソース増幅器として構成され、反転の電圧ゲイン特性を有している。抵抗ＲｄはＨＥＭＴデバイス５０のチャネルを通ずる電流を制限し、直流動作点は、ＨＥＭＴデバイス５０のゲートに接続されるゲート抵抗Ｒｇに適用される電圧によって設定される。ＨＥＭＴデバイス５０のドレインから受け取られる出力信号は、センサ増幅器１４を構成するオペアンプＯＰＡ１により増幅され、オペアンプＯＰＡ１のゲインは、２つの抵抗Ｒ１、Ｒ２及びコンデンサＣ１とのフィードバック接続によって設定される。
【００３２】
オペアンプＯＰＡ１からの出力の減衰バージョンは、ゲート抵抗ＲｇのためにコンデンサＣ２を介してブートストラップ信号を提供するように配列される更なるオペアンプＯＰＡ２を具えるブートストラップ回路３２（図２参照）を含む受動フィードバックループにより、フィードバックされて増幅され、それによってセンサ２８の入力インピーダンスを増加させる。オペアンプＯＰＡ２のゲインは２つの抵抗Ｒ３とＲ４により設定される。更に、抵抗Ｒ５はＨＥＭＴデバイス５０により要求される入力バイアス電流のために直流経路を提供している。
【００３３】
ＳＮ比の更なる向上は、独立型前置増幅器ステージ３０を提供する第１段階のトランジスタ５０を物理的に分離し、例えば図４に示したように低温で動作させることによって得ることができる。図４の回路は、破線の左側の回路部分が、低温動作のために極低温で維持され、右側の部分が室温になる。
【００３４】
ＨＥＭＴデバイス５０が、図３及び４に示されるように、センサ増幅器１４の前の前置増幅器の形態を取るか、代わりに、次のオペアンプＯＰＡ１のフィードバックループ内に取り込むことができることは留意すべきである。更に、ＨＥＭＴデバイス５０は作動的に用いられる場合、２又はそれ以上のデバイスを具えることができる。
【００３５】
図５に示された別の実施例において、シリコンデュアルゲートＭＯＳＦＥＴ（又は、そのように接続された２つのＦＥＴ）は、前置増幅器ステージ３０として使用される。ＭＯＳＦＥＴ６０は適切なドレイン抵抗Ｒｄによってバイアスをかけられて、反転の電圧ゲインを与える。センサ電極１２からの入力信号はＭＯＳＦＥＴ６０のゲートＧ２と結合し、ＭＯＳＦＥＴ６０のゲートＧ２は、更なる抵抗ＲＧ１によって適切なバイアス電圧で保持される。この例での入力バイアス電流は一般的には、ブートストラップ回路３２に接続される、１０乃至１００ＧΩの範囲の抵抗値を有する高い数値の抵抗Ｒｂによって提供され、必要な結合と直流バイアスとを、抵抗Ｒｂに提供するコンデンサＣ４と抵抗Ｒ１０の並列接続を具えている。
【００３６】
ドレインＤから受け取られる、この実施例のＭＯＳＦＥＴ６０の出力は、増幅された入力信号と不必要な直流オフセットの双方を含んでいる。この直流オフセットは、次のオペアンプ回路ＯＰＡ３と組み合わせた直流レベル再生回路によって除去でき、差動増幅器として構成され、センサ２８のセンサ増幅器１４を表わしている。オペアンプＯＰＡ３のゲインは、反転入力用の抵抗Ｒ６及びＲ７により、非反転入力用の抵抗Ｒ７及びＲ９によって設定される。更にコンデンサＣ３は、そこに結合される信号の交流成分を排除するローパスフィルタとして機能を果たすように抵抗Ｒ９を横切って接続され、それによって直流オフセットが残る。このようにして、オペアンプＯＰＡ３によって増幅される差分信号は、必要な信号のみからなる。この技術は、ＭＯＳＦＥＴ６０の出力にある直流ドリフトに応答し、フィルタ素子の時定数によって設定される折点周波数以下の信号からこれを除去するという利点を有する。
【００３７】
オペアンプＯＰＡ３からの出力は、図１に示したようなガード回路用、及び既述のようなブートストラップ回路、並びに国際特許出願第ＷＯ／０３０４８７８９号に記載のような中和回路用の受動フィードバック信号を提供するのに適している。図５の構造を有するセンサ２８用の１ｐＦ未満の入力キャパシタンスは、この実施例を用いて実験的な試行で測定されてきた。
【００３８】
抵抗Ｒｂにより提供されるような上述の直流入力バイアス電流は、実際は：第１に、ブートストラップコンデンサＣ４を通ずる漏れにより（通常は、コンデンサの有効抵抗値は、バイアス抵抗の抵抗値よりかなり低い）；第２に、ブートストラップコンデンサＣ４と並列になる抵抗Ｒ１０の追加により；第３に、バイアス抵抗ＲｂとブートストラップコンデンサＣ４との組合せからアースする抵抗を含むことにより；という３つの手段の一の又はある組合せにより、提供されうることに留意すべきである。
【００３９】
図６及び７に示された実施例は図５に示され、述べられている回路の変形であり、これらが記載されている。同じような部分は同一の引用符号で示され、更に詳細には述べていない。
【００４０】
図６に示された図５の実施例のバージョンにおいて、シリコンデュアルゲートＭＯＳＦＥＴ６０は、デバイスがソースＳに内蔵ブートストラップされるカスコード構造で接続されて、内蔵ブートストラッピングは前置増幅器ステージ内に提供される。このようなカスコード接続３６（図２参照）は、ＭＯＳＦＥＴ６０と、ＭＯＳＦＥＴ６０がセンサ２８の入力ステージである場合、総てのセンサとの双方で入力キャパシタンスをＣｉｎを大きく減ずる効果を有する。この回路については、ＭＯＳＦＥＴ６０により提供される第１の独立型前置増幅器ステージの電圧ゲインは１であり、転置されない。ＭＯＳＦＥＴ６０の出力は、オペアンプＯＰＡ３（増幅器１４）を含む直流レベル再生回路３４を通じて供給され、次いで反転増幅器ＯＰＡ４と結合されて、ブートストラップ回路３２用のフィードバック信号の補正位相を提供している。オペアンプＯＰＡ４のゲインは、２つの抵抗Ｒ１１及びＲ１２によって設定される。オペアンプＯＰＡ４からの出力の端数部は以前のようにブートストラップ回路３２のために用いられる。０．２ｐＦ未満の入力キャパシタンスはセンサ２８用のこの構成を用いて、実験的な試行で測定されてきた。
【００４１】
カスコード回路接続３６を有する図６の実施例の更なる向上は、図７の実施例に示されるように可能である。この実施例によると、ソースＳに対するブートストラップと同様に、ＭＯＳＦＥＴ６０のドレインＤに対する追加のブートストラップは、本来の入力キャパシタンスを更に減ずることを可能にしている。追加のブートストラップ３８はこの例においてはコンデンサＣ４と抵抗Ｒ１０との並列接続のＭＯＳＦＥＴ末端と、ＭＯＳＦＥＴ６０のドレインＤとの間に接続されるブートストラップコンデンサＣ５を用いて得られる。代替的に例えば、Ｃ４／Ｒ１０の並列接続の他方の末端から得られる独立して誘導されるブートストラップ信号を使用することは可能である。
【００４２】
例によると、入力キャパシタンスは図７の回路を用いて０．１ｐＦ未満に減ずることができる。これは〜０．１ｐＦ又はより大きい結合キャパシタンスがある限りにおいては、最適なＳＮ比が得られることを示している。しかしながら、回路のこの構造のために、測定可能にすることは予測され、〜１０−１５Ｆまで減った結合キャパシタンスについて、１０：１のＳＮ比がソースでの１ボルト信号を推測する。
【００４３】
図３乃至７の回路は、弱い結合がサンプルに生ずる場面において、試験下のサンプルに対する電位センサ２８の全体反応を有意に向上させる。しかしながら、下に示す特定の状況においては、問題が低周波数の動作でまだ生ずる。図８乃至１２で示され、述べられた回路はこれらの問題を取り扱う。
【００４４】
直流安定性ゲイン設定回路
ほとんどの増幅器の最適な雑音性能は、閉ループゲインが１よりかなり大きい、一般的には３０倍ないし１００倍の場合に得られる。電位センサ２８内に大きな電圧ゲインを取り込むことは、雑音性能の改善を引き起こすが、更に低周波数不安定性を導入し、センサの設定時間を増加させる。この問題を軽減する一のアプローチは、国際特許出願第ＷＯ／０３０４８７８９号に述べたような低周波数ネガティブフィードバック安定化ループを使用している。別の簡単かつ有効な技術は、図８に詳細に示したような直流安定性ゲイン設定回路４０（図２参照）を使用することによって、交流結合をゲイン設定回路網に導入することである。このような直流安定性ゲイン設定回路４０は、図３乃至７の実施例に述べられた１又はそれ以上の技術との組合せで、都合よく使用できるが、独立して単独で使用した場合でも利益を提供できる。
【００４５】
特に、図８の直流安定性ゲイン設定回路４０は、センサ２８のセンサ増幅器１４の出力でのネガティブフィードバックループと接地との間に、時定数を低周波数動作のセンサ２８用に設定するための動作直列接続の抵抗ＲｆとコンデンサＣｆを具え、時定数は：
ｆｃ＝１／２πＲｆＣｆ
によって与えられる。この効果は、直流で１にセンサ増幅器１４のゲインを減じることである一方、信号周波数で高ゲインを維持し、このようにしてセンサを安定化し、設定時間を改善している。このようにして、高い電圧ゲインと安定性と共に低い雑音性能を得ることが可能となる。
【００４６】
ノイズマッチング回路
センサ２８のセンサ増幅器１４のような差動入力増幅器の雑音性能は、多くのファクタに依存している。パラメータ間で考慮されるのは、ソースインピーダンスのレベル、すなわち、試験下のサンプルと、入力抵抗Ｒｉｎと入力キャパシタンスＣｉｎとの組合せにより提供されるような入力インピーダンスと比較される、結合抵抗Ｒｃと結合キャパシタンスＣｃとの組合せにより提供されるようなセンサ増幅器１４の入力との間の結合インピーダンスと、電圧及び電流雑音の相対的な寄与が増幅器１４の出力で観察されるような全体的な周波数依存性雑音を生成するように組み合わされる範囲とである。サンプルと入力との間の結合インピーダンスが非常に高い場合について（すなわち、Ｒｃ＞＞Ｒｉｎ及び／又はＣｃ＜＜Ｃｉｎ）、このファクタは周波数依存性雑音に非常に大きな影響を及ぼす。
【００４７】
センサ増幅器１４の反転及び非反転入力の間にある精密なインピーダンス整合は、共通モードの除去比率を最大化するだけではなく、雑音を最小化するのに役立つ。このことは、例えば図９に示されるような図２のノイズマッチング回路４２を提供する周波数依存性整合回路網を含むことによって得ることができる。この回路網においては、Ｒｍ＝Ｒｃ及びＣｍ＝Ｃｃの抵抗ＲｍとコンデンサＣｍからなる並列結合は、センサ増幅器１４の入力に加えられて、この平衡状態と、これによるセンサ増幅器１４の出力で観察される周波数依存性雑音の減少とを得る。
【００４８】
図９の回路の変形において、並列素子Ｒｍ、Ｃｍは、図１０で示したような適したバイアス素子があれば、ＦＥＴや可変容量ダイオードの並列結合によって置換されて、信号対雑音の最適化用の抵抗及びキャパシタンスに遠隔整調できる値を許容することができる。バイアス電圧ＶｇとＶｖはＦＥＴチャネルの抵抗と可変容量ダイオードのキャパシタンスをそれぞれ制御する。
【００４９】
図８の回路の場合のように、図９又は１０のノイズマッチング回路４２は、図３乃至７の実施例により述べられた１又はそれ以上の技術との組合せで都合よく使用することができるが、独立して単独で使用した場合でも利益を提供できる。
【００５０】
国際特許出願第ＷＯ／０３０４８７８９号に述べたような、入力バイアス回路網をブートストラップするのに高域透過特性を有する受動フィードバックループを使用することは、入力インピーダンスを増加させることによって、基本センサ１０の性能を有意に向上させる。しかしながら、この技術は、ブートストラップ回路の抵抗ＲとコンデンサＣ用に選択される値によって設定された場合、要求される長い時定数により非常に低周波数（つまり、１Ｈｚ未満）で、実行することを困難にしている。言い換えれば、ＳＮ比は低周波数で減ずる。この問題を取り扱う一つの方法は図２及び１１に示されたような強化ブートストラップ回路の使用を具え、センサ増幅器１４から利用可能な高ゲイン出力（例えば、１０倍）を利用している。例えば、抵抗値について９：１の比率を示す、増幅器１４の出力での２つのゲイン設定抵抗９Ｒ及びＲの提供は、１０倍のゲインを与える。最大のブートストラップ及び安定動作が得られる場合、ブートストラップ信号は正確に１倍にしなければならない。この強化ブートストラップ回路４４においては、増幅器１４からの出力信号はブートストラップコンデンサＣを通じて、図１１のコンデンサＣの左手側に示された、９：１の比率の更なる抵抗Ｒ及び９Ｒを具える１／１０抵抗型減衰器にフィードバックされて、１倍のブートストラップ信号を提供する。このことは、時定数の１０倍の増加（本例においては）となり、従って、既知の低い動作周波数又は低い周波数動作のために、コンデンサＣ用の小さな値を導いている。
【００５１】
図１１の強化ブートストラップ回路の変形は、ハイパスフィルタを用いて図１２に示すようなより低い動作周波数のブートストラップ回路を設定している。ここで時定数は増幅器１４の出力からのフィードバック回路に接続される抵抗−コンデンサ対（ＲＣ）によって設定され、高インピーダンス緩衝増幅器ＯＰＡ６と共に、ＲＣ対は二次ハイパスフィルタを形成する。ゲインはゲイン設定抵抗Ｒ１とＲ２により提供される。
【００５２】
図１２の変形は、高インピーダンス緩衝増幅器の前に受動ハイパスフィルタか、アクティブハイパスフィルタかのいずれかを使用するできることが分かり、双方が低周波数動作をＲ及びＣの都合よい数値で得られるのを可能にする。
【００５３】
更に、強化ブートストラップ回路４４は図３乃至７の実施例により述べられた１又はそれ以上の技術との組合せで都合よく使用することができるが、独立して単独で使用した場合でも利益を提供できる。
【００５４】
図８乃至１２により述べられた回路は、独立して又は図３乃至７の実施例により述べられた技術との組合せで使用できることは理解すべきである。
【図面の簡単な説明】
【００５５】
【図１】図１は、従来技術による電気力学的センサの回路図である。
【図２】図２は、本発明による電気力学的センサのブロック図である。
【図３】図３は、ブートストラッピングを有する、図２のセンサで使用された独立型前置増幅器ステージの第１の実施例の回路図である。
【図４】図４は、図３の回路の変更の回路図である。
【図５】図５は、ブートストラッピング及び直流レベル再生回路を有する、ＦＥＴによって提供された独立型前置増幅器ステージの更なる実施例の回路図である。
【図６】図６は、ＦＥＴのソースをブートストラップするためのカスコード回路を有する、図５の回路の変更の回路図である。
【図７】図７は、ＦＥＴのドレインをブートストラップするためのドレインブートストラッピング回路を有する、図５の回路の更なる変更の回路図である。
【図８】図８は、図２に示した直流安定性ゲイン設定回路の回路図である。
【図９】図９は、図２に示したノイズマッチング回路の回路図である。
【図１０】図１０は、図９のノイズマッチング回路の変更の回路図である。
【図１１】図１１は、図２に示した強化ブートストラッピング回路の回路図である。
【図１２】図１２は、図１１の強化ブートストラッピング回路の変更の回路図である。
【図１】
2009530628.tif 000003
【図２】
2009530628.tif 000004
【図３】
2009530628.tif 000005
【図４】
2009530628.tif 000006
【図５】
2009530628.tif 000007
【図６】
2009530628.tif 000008
【図７】
2009530628.tif 000009
【図８】
2009530628.tif 000010
【図９】
2009530628.tif 000011
【図１０】
2009530628.tif 000012
【図１１】
2009530628.tif 000013
【図１２】
2009530628.tif 000014
【国際調査報告】
2009530628.tif 000015
2009530628.tif 000016
2009530628.tif 000017
2009530628.tif 000018
2009530628.tif 000019