(57)【要約】  アナログ・デジタル変換回路は、アナログ・デジタル変換された出力信号から量子化ノイズを消去する信号を提供するように構成された第１デジタルノイズ消去フィルタ１６を具える。較正段階では、第２デジタルノイズ消去フィルタ２６が、第１デジタルノイズ消去フィルタ１６の入力に結合された入力を有する。互に異なる少なくとも１つのフィルタ係数セットが、第１及び第２デジタルノイズ消去フィルタ１６、２６に組み込まれる。同じ入力信号を用い、第１及び第２デジタルノイズ消去フィルタから得られるデジタル出力信号の平均サイズ指示間の差分が算出される。前記少なくとも１つのフィルタ係数セットの更新が、平均サイズ表示指示間の差分に基づいて適応化される。
2009531931.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力及びデジタル出力を有するアナログ・デジタル変換回路と、
前記アナログ入力及び前記デジタル出力の間に結合され、アナログからデジタルに変換された信号のノイズを消去する第１デジタルノイズ消去フィルタと、
前記第１ノイズ消去フィルタの入力と追加のデジタル出力との間に少なくとも一時的に結合されるように構成された第２デジタルノイズ消去フィルタと、
前記第１及び第２デジタルノイズ消去フィルタに、それぞれ少なくとも１つのフィルタ係数のセットであって前記セット間に差分を有するすくなくとも１つのフィルタ係数のセットを組み込み、同じ入力信号と前記少なくとも１つのフィルタ係数のセットを用いて得られた前記デジタル出力及び前記追加のデジタル出力における信号値の平均サイズ指示間の差分を算出することによって、ノイズ消去の較正を実行し、前記平均サイズ指示間の差分に基づいて通常動作のための少なくとも１つのフィルタ係数のセットを選択するように構成された制御回路とを具えることを特徴とする電子回路。
【請求項２】
前記アナログ入力端に結合されたスイッチング回路をさらに具え、前記制御回路は、較正中にノイズの多い名目上一定のアナログ信号を前記アナログ入力に供給するように前記スイッチング回路を制御するように構成されることを特徴とする請求項１に記載の電子回路。
【請求項３】
前記アナログ・デジタル変換回路は、
シグマデルタ変換器と、
前記シグマデルタ変換器に結合され、前記シグマデルタ変換器の量子化誤差をデジタル化する誤差変換回路であって、その出力が前記第１ノイズ消去フィルタの入力に結合された誤差変換回路と、
前記シグマデルタ変換器の出力と前記デジタル出力との間に結合され、前記第１ノイズ消去フィルタの出力に結合された補正入力を有する出力回路とを具えることを特徴とする請求項１に記載の電子回路。
【請求項４】
前記シグマデルタ変換回路の出力に結合された入力、前記第２ノイズ消去フィルタの出力に結合された補正入力、及び前記追加のデジタル出力に結合された出力を有する追加の出力回路を具えることを特徴とする請求項３に記載の電子回路。
【請求項５】
前記出力回路及び前記追加の出力回路は、それぞれ、デジメーションフィルタ及びサブサンプリングユニットを具えることを特徴とする請求項４記載の電子回路。
【請求項６】
前記制御回路は、繰り返しサイクルを実行するように構成され、各サイクル毎に、前記第１及び第２デジタルノイズ消去フィルタに、それぞれのフィルタ係数のセットの対であって各対のセット間に差分を有するフィルタ係数のセットの対を組み込み、信号値の平均サイズ指示間の差分を算出し、前記平均サイズ指示間の差分が閾値以下になるまで、フィルタ係数のセットを連続サイクルで適応化するように構成されることを特徴とする請求項１記載の電子回路。
【請求項７】
前記制御回路は、繰り返しサイクルを実行するように構成され、各サイクル毎に、それぞれのフィルタ係数のセットの対であって各対のセット間に差分を有するフィルタ係数のセットの対を組み込み、信号値の平均サイズ指示間の差分を算出し、フィルタ係数のセットを所定の期間の間連続サイクルで適応化させ、適応化時に、操作入力信号を用いて最終決定又は最終決定前のフィルタ係数のセットを用いる動作に切り替えることを特徴とする請求項１記載の電子回路。
【請求項８】
それぞれの直交信号成分をデジタル化する第１及び第２ブランチを有する直行復調回路を具え、前記第１ブランチは、前記アナログ・デジタル変換回路及び前記第１デジタルノイズ消去フィルタを具え、前記第２ブランチは追加のアナログ・デジタル変換回路を具え、前記制御回路は、前記第２デジタルノイズ消去フィルタをノイズを消去するために前記追加のアナログ・デジタル変換回路に結合する通常の動作モードと、前記第２デジタルノイズ消去フィルタを平均サイズ指示値間の差分を決定するために前記アナログ・デジタル変換回路に結合する較正モードとの間で当該電子回路を切り替えるように構成されることを特徴とする請求項１記載の電子回路。
【請求項９】
アナログ・デジタル変換された出力信号から量子化ノイズを消去する信号を生成するように構成された第１デジタルノイズ消去フィルタを設けるステップと、
前記第１デジタルノイズ消去フィルタの入力に結合された入力を有する第２デジタルノイズ消去フィルタを用いて較正フェーズを開始するステップと、
前記第１及び第２デジタルノイズ消去フィルタに、少なくとも１つのフィルタ係数の互いに異なるセットを組み込むステップと、
同じ入力信号を使って、前記第１及び第２デジタルノイズ消去フィルタからの信号を用いて得られたデジタル出力信号の平均サイズ指示間の差分を算出するステップと、
前記少なくとも１つのフィルタ係数のセットの更新を前記平均サイズ指示間の差分に基づいて適応化するステップとを具えるアナログ・デジタル変換回路の動作方法。
【請求項１０】
ノイズの多い名目上一定のアナログ信号を較正フェーズの間アナログ入力に供給するステップをさらに具える請求項９記載の方法。
【請求項１１】
各サイクル毎に、前記第１及び第２デジタルノイズ消去フィルタに、少なくとも１つのフィルタ係数の互に異なるセットの対を組み込むステップと、同じ入力信号を使って、前記第１及び第２デジタルノイズ消去フィルタからの信号を用いて得られたデジタル出力信号の平均サイズ指示間の差分を算出するステップとを含む連続サイクルを実行することによってフィルタ係数の最適なセットを検索することを特徴とする請求項９記載の方法。
【請求項１２】
前記アナログ・デジタル変換回路及び追加のアナログ・デジタル変換回路をそれぞれ具える第１及び第２ブランチを有する直行復調回路を用いるステップと、
前記第２デジタルノイズ消去フィルタが前記第２ブランチでノイズ消去するように機能する通常作動モードと、前記第２デジタルノイズ消去フィルタが、その入力を前記第１デジタルノイズ消去フィルタの入力に結合されて、平均サイズ表示間の差分を算出するように機能する較正モードとの間で直行復調回路を切り替えるステップとをさらに具える請求項９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ・デジタル変換回路を具える回路及びそのような回路の作動方法に関する。
【背景技術】
【０００２】
較正はアナログ・デジタル変換回路の重要な一面である。製造のばらつき、温度の影響、経年劣化などのような要因によって、上記のような回路のアナログ側の回路パラメータが変化し得る。異なるパラメータ値において、同じアナログ信号に対して異なるデジタル変換結果が発生される。パラメータ値変化の影響の一例は、シグマデルタアナログ−デジタル変換器でみられる。このような回路では、パラメータの変化は、量子化ノイズの周波数スペクトル分布の変化を導く。
【０００３】
この較正の必要性は、特にMASH（Multi stage noise shaping）シグマデルタ変換器で顕著である。この変換器の動作は、複数のアナログ・デジタル変換回路のアナログ回路パラメータ間の一定の関係の存在に依存している。この一定の関係への依存性を減少させるため、MASHシグマデルタ変換器は、ある種の回路内較正を提供し、この較正では、種々のアナログ・デジタル変換回路の実際の動作を考慮するために、変換された信号のデジタル後処理に影響を与えるデジタル信号処理パラメータを適応化させている。
【０００４】
一つの較正実施方法は、所定のテスト信号をアナログ・デジタル変換回路に供給し、このテスト信号に対するデジタル信号処理後の応答が所要の信号に一致するようにデジタル回路パラメータを選択する必要がある。特許文献１は、そのような回路を示している。しかしながら、テスト信号を発生させ供給する必要性は、そのような回路の設計を複雑にし、コストを増加させる。
【特許文献１】米国特許第６，８７３，２８１号明細書
【０００５】
所定のテスト信号を必要としない別の構成方法としては、較正すべきアナログ・デジタル回路とともに高精度の追加のアナログ・デジタル変換回路を具える必要がある。これは、例えば、非特許文献１により明らかにされている。この場合には、２つのアナログ・デジタル変換回路からの同じアナログ信号に関する測定値の比較を用いてデジタル回路パラメータを選択することができる。しかしながら、追加の高精度アナログ・デジタル変換回路は、回路のコストを増加する。さらに、通常の信号を処理してテスト信号を供給するために回路を一時的に停止させる必要がある。
【非特許文献１】A. Larsson and S.Sonskusale、「A background calibration scheme for pipelined ADCs including non-linear operational amplifier gain and reference error correction」
【０００６】
さらに他の実施方法では、テスト信号が供給されるアナログ・デジタル変換回路と一時的に交代する追加のアナログ・デジタル変換回路を設けることによって、回路を較正の間動作可能に維持する。この方法は、非特許文献２で述べられている。しかしながら、テスト信号の発生及び供給の必要性は、依然としてそのような回路の設計を複雑にし、それらのコストを増加させる。
【非特許文献２】Gert Cauwenberghs and Gabor C. Temes、「Adaptive Digital Correction of Analog Errors in MASH ADC's-Part I: Off-line and Blind On-line Calibration」、IEEE transactions on circuits and systems II、Analog and digital signal processing Vol. 47、 No 7、2000年7月、p621-628
【０００７】
その他の解決方法としては、較正を実行するために、ノイズ信号を用いる方法がある。これは非特許文献３に述べられている。
【非特許文献３】Lucien J. Breems, Robert Rutten and Gunnar Wetzker、「A cascaded continuous time Sigma Delta Modulator with 67dB dynamic range in 10 Mhz bandwidth」、IEEE transactions on circuits and systems II、Analog and digital signal processing Vol. 39、No 12、2004年12月、p2152-2160
【０００８】
Breemsらは、第１及び第２シグマデルタ段を有するシグマデルタアナログ・デジタル変換器について述べている。前記第１段は、入力信号のアナログ・デジタル変換を実行し、前記第２段は、前記第１段の量子化誤差を示すアナログ信号のアナログ・デジタル変換を実行する。前記第２段のデジタル出力信号から、前記第１段のデジタル出力信号に加える補正信号が得られる。この補正信号は、前記第２段のデジタル出力信号にデジタルフィルタリング処理を適用することにより得られる。
【０００９】
前記デジタルフィルタリング処理のパラメータは、第１段からの信号と補正信号の和において、関連する周波数帯域における量子化ノイズが最小になるように選択される。ノイズを最小化するパラメータのセットは、前記２つの段のアナログ回路パラメータに依存する。このパラメータのセットは、シグマデルタアナログ・デジタル変換器の全入力を短絡して行われる校正測定を用いて選択される。これは出力にデジタルノイズ信号をもたらす。前記デジタルフィルタパラメータは、予め定められた関連する周波数帯域におけるこのノイズ信号の電力が最小になるように選択される。
【００１０】
この回路の１つの問題は、デジタルフィルタのパラメータの選択に長い時間を要することである。ノイズ電力を測定するために短い期間が使用されると、得られる電力測定はノイズに影響され、デジタルフィルタのパラメータを最適値に収斂させることが困難になる。電力測定のノイズは、長い期間に亘り電力を平均化することによって減少できるが、較正に要する時間が増加する。
【発明の開示】
【課題を解決するための手段】
【００１１】
特に、本発明の目的は、回路パラメータの選択にノイズが使用され、回路パラメータの選択に要する時間が短い、フォーム較正を実行できるアナログ・デジタル変換回路を提供するにある。
【００１２】
請求項１に記載の電子回路が提供される。この電子回路では、較正は、少なくとも１つのフィルタ係数からなる互いに異なるセットが組み込まれた第１及び第２ノイズ消去フィルタを共通の信号に適用し、第１及び第２ノイズ消去フィルタの出力を用いてノイズ消去を行うことによって得られた信号の分散間の差分、もっと一般的には、得られた信号の平均（例：合計）サイズ（例：絶対値若しくは２乗値）間の差分、を算出することにより実行される。ここで用いられる平均サイズの差分は、サイズの差分を平均化（例：合計）することによって算出される数及びサイズの平均を減算することにより得られる数をカバーする。通常動作モードのための少なくとも１つのフィルタ係数からなるセットは、前記平均サイズの差分に基づいて選択される。
【００１３】
前記数値の差分は、前記分散の勾配を示す。分散の差分が零又はほぼ零であるとき、少なくとも１つのフィルタ係数からなる最適なセットが見出される。前記数値の差分を用いて連続的な検索サイクルを実行するのが好ましい。同じ信号に対して異なる係数を有する複数のノイズ消去フィルタを並列に用いることによって、当該信号が指示値の平均の差分へ与える影響を除去するために平均化周期を使用する必要がなくなる。
【００１４】
一実施例では、前記アナログ・デジタル変換回路は、シグマデルタ変換器を具え、該シグマデルタ変換器のデジタル化された量子化誤差からシグマデルタ変換結果の補正を得るために前記第１ノイズ消去フィルタを用いる。
【００１５】
一実施例では、直交変換回路において、１つの直交ブランチのノイズ消去フィルタが、そのブランチのフィルタ係数を選択するため、一時的に、他のブランチのための前記ノイズ消去フィルタと並列にされ、他のブランチから信号が供給される。したがって、平均サイズの差分の決定に追加のノイズ消去フィルタが必要とされない。
【００１６】
本発明のこれらの及び他の目的及び有利な特徴は、以下の図を用いた模範的な実施形態の説明から明らかになる。
【発明を実施するための最良の形態】
【００１７】
図１は、第１シグマデルタ変換器１０と、第２シグマデルタ変換器１２と、結合回路１４と、ノイズ消去フィルタ１６と、出力回路１８とを具えるアナログ・デジタル変換回路を示す。この回路は、第１シグマデルタ変換器１０に結合されたアナログ入力１１、及び出力回路１８を経由して第１シグマデルタ変換器に結合されたデジタル出力１７を有する。デジタル出力１７は、得られた信号を処理する他の回路（図示せず）に結合することができる。第１シグマデルタ変換器１０は、結合回路１４を経由して第２シグマデルタ変換器１２の入力に結合される。第２シグマデルタ変換器１２の出力は、ノイズ消去フィルタ１６を経由して出力回路１８の補正入力に結合される。
【００１８】
第１シグマデルタ変換器１０は、減算器１００、ループフィルタ１０２、サンプリング回路１０４、及び量子化器１０６の直列配置を具える。さらに、シグマデルタ変換器１０は、量子化器１０６の出力から減算器１００の減算入力に結合されたデジタル・アナログ変換器回路１０８を具える。第１シグマデルタ変換器１０の図示された構成要素は、主として、シグマデルタ変換器によって実行される機能の機能的な記述を表しているものと理解されよう。実際には、サブ回路でこれらの機能の組み合わせを実現してもよい。一実施例では、量子化器１０６は、その入力信号を基準レベルと比較するシングルビット量子化器である。別の実施例では、量子化器１０６は、アナログ信号をマルチビット数に変換するマルチビット出力のアナログ・デジタル変換回路とすることができる。それに対応して、デジタル・アナログ変換器回路１０８は、単にバイナリ出力を有する変換回路、又は、マルチビット数をそれぞれのアナログレベルに変換するマルチビットデジタル入力の変換回路とすることができる。
【００１９】
第１シグマデルタ変換器１０の動作は従来のものであり、減算器１００は、アナログ入力１１からの入力信号と、量子化器１０６からの既に生成されたデジタル数から形成されたアナログ信号とのアナログ差分信号を形成する。ループフィルタ１０２は、得られた差分信号をフィルタ処理する。サンプリング回路１０４は、サンプリングクロック信号の制御の下でフィルタ処理された信号をサンプリングする。量子化器１０６は、サンプリングされた信号を次のデジタル数に変換する。こうして、周知のとおり、量子化器１０６の低い分解能精度に起因する量子化ノイズがループフィルタ１０２により、その後の処理に関係がない周波数帯域に整形される。
【００２０】
出力回路１８は、遅延回路１８０、加算器１８２及びデシメーションユニット１８４の直列配置を具える。遅延回路１８０は、ノイズ消去フィルタ１６によって生じる遅れを補償するために用いられる。加算器１８２は、第１シグマデルタ変換器１０からの数に補正を加え、補正された結果をフィルタ処理しサブサンプリングしてデジタル出力１７にデジタル出力信号を形成する。
【００２１】
結合回路１４は、デジタル・アナログ変換器１４０と、減算器１４２とを具える。デジタル・アナログ変換器１４０は、量子化器１０６の出力に結合された入力を有する。減算器１４２は、サンプリング回路１０４の入力及びデジタル・アナログ変換器１４０の出力に結合された入力を有する。従って、減算器１４２は、サンプリング回路１０４、量子化器１０６及びデジタル・アナログ変換器１４０に起因する誤差を表わすアナログ差分信号を生成する。
【００２２】
第２シグマデルタ変換器１２は、第１シグマデルタ変換器と類似しており、減算器１２０、ループフィルタ１２２、サンプリング回路１２４、量子化器１２６及びデジタル・アナログ変換器１２８を有する。第２シグマデルタ変換器１２の入力は、カップリング回路１４の減算器１４２の出力に結合され、第２シグマデルタ変換器１２の出力は、ノイズ消去フィルタ１６の入力に結合される。
【００２３】
ノイズ消去フィルタ１６は、第１シグマデルタ変換器１０により発生される誤差を補正する出力信号を発生するように設計されている。
【００２４】
前記誤差は、以下のように説明できる。第１シグマデルタ変換器１０の出力信号Ｙ１(ｓ)は、第１シグマデルタ変換器１０の入力信号Ｘ(ｓ)の寄与分Ｘ(ｓ)Ｕ１(ｓ)と、量子化器１０６の出力における量子化誤差Ｑ１(ｓ)に起因する量子化ノイズとの和により決まる。第１シグマデルタ変換器１２の出力信号Ｙ１(ｓ)の量子化ノイズは、下記のように表せる。
Ｑ１(ｓ)（１−Ｕ１(ｓ)）
【００２５】
ここで、Ｕ１(ｓ)は、第１シグマデルタ変換器１０の伝達関数であり、この伝達関数は、ループフィルタ１０２の伝達関数Ｌ１で下記のように表せる。
Ｕ１(ｓ)＝Ｌ１(ｓ)／（1＋Ｌ１(ｓ)）
【００２６】
同様の関係が、第１シグマデルタコンバータ１２の第２の出力信号Ｙ２(ｓ)について成立し、入力信号として、入力信号Ｘ(ｓ)の代わりに量子化誤差Ｑ１(ｓ)を有し、伝達関数Ｌ２(ｓ)及びＵ２(ｓ)を有する。
【００２７】
ノイズ消去フィルタ１６の出力信号はＨ(ｚ)＊Ｙ２(ｚ)である。ここで、Ｈ（ｚ）はノイズ消去フィルタ１６の伝達関数であり、複素数「ｚ」は、ノイズ消去フィルタ１６にとる処理信号の離散的性質を示すために周波数「ｓ」の代わりに使用される。ベースバンド周波数に対して、デジメーションフィルタ１８４はトランスペアレントであり、結果として、出力回路１８はベースバンド周波数に対応して出力信号：
Ｙ１(ｚ)＋Ｈ(ｚ)＊Ｙ２(ｚ) 
を発生する。
【００２８】
伝達係数Ｈ(ｚ)の適切な選択によって、第１シグマデルタ変換器１０の出力信号Ｙ１内の量子化ノイズを最小化することができる。原理上、これは下式を満たす必要がある。
Ｈ(ｚ)＝−(１−Ｕ１(ｚ) )／Ｕ２(ｚ)
【００２９】
ループ伝達関数Ｌ１(ｚ)、Ｌ２(ｚ)が、多項式Ｎ１(ｓ)、Ｎ２(ｓ)、Ｄ１(ｓ)及びＤ２(ｓ)の比Ｎ１(ｓ)／Ｄ１(ｓ)及びＮ２(ｓ)／Ｄ２(ｓ)である場合、これは、
Ｈ(ｚ)＝−Ｄ１(ｚ)＊(Ｄ２(ｚ)＋Ｎ２(ｚ))／Ｎ２(ｚ)＊(Ｄ１(ｚ)＋Ｎ１(ｚ))
に相当し、
（Ｄ１(ｚ)＋Ｎ１(ｚ)）と（Ｄ２(ｚ)＋Ｎ２(ｚ)）が等しいものと仮定される場合には、
Ｈ(ｚ)＝−Ｄ１(ｚ)／Ｎ２(ｚ)
に相当する。
【００３０】
この場合、ノイズ消去フィルタ１６は、Ｄ１(ｚ)に対応する係数を有するＦＩＲフィルタと、Ｎ２(ｚ)に対応する係数を有する巡回ＩＩＲフィルタとを用いて実現できる。上述の仮定が有効でない場合、もっと多くの係数を有するフィルタが理想的には必要とされる。
【００３１】
ノイズ消去フィルタ１６の最適なフィルタ係数は、アナログループフィルタ１０２、１２２のパラメータによって決まることに注意すべきである。これは問題になる。アナログループフィルタは、これらのパラメータが所定の値を無限の精度で有するように製造することはできない。前記回路は、平均して所定のパラメータ値を実現できるように設計することができるけれども、実際の回路における実際の値は、前記平均値から外れる。従って、較正回路を設けるのが望ましい。
【００３２】
図２は、較正回路を具える回路が示されている。この回路は、図１に示されているものと同じ構成要素を有し、制御回路２０、入力スイッチ２２、追加のノイズ消去フィルタ２６及び追加の出力回路２８が付加されている。入力スイッチ２２は入力１１の前に結合されている。追加の出力回路２８は、第１シグマデルタ変換器１０のデジタル出力からの入力と、第２シグマデルタ変換器１２から追加のノイズ消去フィルタ２６を経て供給される補正信号とを受信する。制御回路２０は、出力回路１８及び追加の出力回路２８の出力に結合された入力、並びに、スイッチ２２、ノイズ消去フィルタ１６及び追加のノイズ消去フィルタ２６の制御入力に結合された出力を有する。
【００３３】
制御回路２０は、最適なノイズ消去が実現されるようにノイズ消去フィルタ１６のフィルタ係数を適応させるのに用いられる。制御回路２０は、通常動作モードと較正モードに切り替えることができる。通常動作モードでは、制御回路２０は、入力信号をアナログ入力１１に渡すように、入力スイッチ２２を切り替える。較正モードでは、制御回路２０は、回路を較正状態に切り替え、この状態では、入力スイッチ２２は第１シグマデルタ変換器１２の入力１１を短絡する。これは、回路をアイドル状態にし、零アナログ信号に量子化及び熱ノイズが加わった信号を表わす信号を発生する効果を有する。
【００３４】
較正モードでは、制御回路２０は、ノイズ消去フィルタ１６及び追加のノイズ消去フィルタ２６のフィルタ係数をそれぞれの係数セットに設定する。制御回路２０は、同じ入力信号でも、係数セット間にわずかな差分を導入し、同じ変換信号Ｙ２(ｚ)をノイズ消去フィルタ１６、２６の入力として用いる。したがって、わずかに異なる補正信号が、第２シグマデルタ変換器１２からの出力信号をフィルタ処理することによって生じる。次に、制御回路２０は、わずかに異なるフィルタ設定を用いて同じ変換信号Ｙ２(ｚ)から得られた出力回路１８及び追加の出力回路２８からの出力信号を入力する。制御回路２０は、それぞれの出力回路１８、２８について、これらの結果の２乗を計算し、これらの２乗を合計する。得られる合計は２つの信号の分散を示し、互いに比較される。代替方法としては、制御回路２０は、異なる出力回路１８、２８からの前記２乗を減算し、それらの差を合計する。これにより合計に要するビット数が少なくなる。合計に用いられるサンプルの数は、ランダムにし得る入力信号に対するそれぞれの分散間の差分の予測誤差が下記に述べる閾値よりも（十分に）小さくなるように、十分に大きく選択される。合計処理は平均化の一形式であることに注意されたい（厳密には、平均化は合計を合計内の項数について正規化する処理を含むが、ここではこのような正規化をしない合計処理も平均化という）。
【００３５】
前記フィルタ係数がノイズ消去フィルタ１６の最適値の近傍(前後)にあるとき、前記分散間の差分は零又はほぼ零になるので、前記最適値は２つのフィルタ係数値の平均となる。前記フィルタ係数が最適値から離れているとき、係数セット間の同じ差分が前記２つの出力信号の分散間に大きな差分を生じる。
【００３６】
それゆえ、制御回路２０は、前記分散間の差分の大きさを閾値と比較する。この閾値は、前記係数セットが最適セットに十分に近似するときに前記係数セット間の所定の差分に対して生じる分散間の予測差分より高く選択する。また、前記閾値は、前記係数のセットが最適セットに十分に近似しないときに前記係数セット間の所定の差分に対して生じる分散間の予測差分より低く選択する。前記分散間の差分の大きさが閾値以下である場合には、制御回路は通常モードへと戻る。ノイズ消去フィルタ１６のフィルタ係数を、較正中の最終値のままにできるが、一実施例では、制御回路２０は、ノイズ消去フィルタ１６のフィルタ係数を、その後のノイズ消去の最適化のために、通常モードへの切り替え時に、最終の２つのセットのフィルタ係数の平均に設定する。
【００３７】
前記分散間の差分が閾値を超える場合、制御回路２０は、ノイズ消去フィルタ１６、２６に対して新しい１対のほぼ等しい係数セットを選択し、前のステップを繰り返す。閾値の使用は、係数値の探索を終了させる方法の一つの可能な実施形態にすぎない。別の実施形態では、前記ステップを単に所定の回数繰り返す。この所定の回数は、閾値に達するために必要な平均繰り返し数より大きく設定される。適切な所定の回数は、複数のテストにおいて閾値を下回る差分を生じる数が見つかるまで数を増加させて試行することによって、容易に見つけることができる。所要の繰り返し数は大きく変化しないことがわかった。所定の繰り返し数の終了時に、最終又は最終前の繰り返しステップからの最終又は最終前の係数セットがその後の使用のために選択される。実際には、探索がサイクルの所定のサイクル数で収斂するとき、これら係数セットは、それより前の繰り返しからの係数セットと同じである。
【００３８】
制御回路２０は、ノイズ消去フィルタ１６、２６に対して新たな係数セットを選択する種々の方法の任意の１つを用いることができる。例えば、品質基準の勾配を最小化することによって最適モデルパラメータを推定する技術から既知の技術を用いることができる。もう１つの例として、分散間の差分を勾配として用い、算出された勾配を用いて関数の最大値又は最小値を探索する既知の方法を用いることができる。単純な実施例では、最低の分散を生じた係数セットを再利用し、最高の分散を生じた係数のセットに比べて反対方向に再利用セットと異なる別の係数セットを生成する。別の実施例では、２つの分散を用いて係数セット間の差分と分散との線形関係を予測し、この線形関係を零分散を発生するものとする係数セットの近くに位置する新たな係数セットを用いる。
【００３９】
ノイズ消去フィルタ１６、２６がただ１つの独立に可変の係数（又は単一の制御値により決まる値を有する複数の係数）を有する一実施例では、係数セットの新しい各対は、前記分散間の差分が閾値未満に減少するまで、独立の係数（又は制御パラメータ）に対して新たな値を選択することによって選択することができ、また、係数セットの選択を所定の回数繰り返した後に選択することもできる。この実施例では、ノイズ消去フィルタ１６、２６の係数セット間の差分は、独立の係数（又は制御パラメータ）の値の差分に対応する。
【００４０】
別の実施例では、ノイズ消去フィルタ１６、２６は、複数の独立に可変の係数を有する。この実施形態では、制御回路２０は、好ましくは、分散間の連続的な差分を算出するために、ノイズ消去フィルタ１６、２６の係数セット間の異なる差分ベクトルを連続的に用いる。この実施例では、制御回路２０は、好ましくは、前記分散間の差分が閾値未満に減少するまで、又は所定数の更新が実行されるまで、連続的に異なるベクトルに従って前記差分のセットを変化させる。モデルパラメータ推定理論の技術を連続的なベクトルの選択に用いることができ、また、複数の変数の関数の最大・最小を探索する既知の勾配ベース探索技術を例えば連続的なベクトルの選択に用いることができる。
【００４１】
分散（２乗の合計）を係数の最適セットが得られたかどうかを決める尺度として用いる実施例を示したが、他の尺度を用いることもでき、例えば、出力回路１８、２８からの出力信号の絶対値の合計間の差分や、出力信号の高い方の電力、又は出力信号の絶対値の増加に伴って増加し、大きな値で飽和する飽和関数のような出力の他の関数などを用いることができる。
【００４２】
ノイズ消去フィルタ１６、２６及び出力回路１８、２８の両方に同じ信号を同時に用いるため、開示の技術は、シグマデルタ変換器１０、１２からの出力信号の記憶及び再生や、記憶したテスト信号の入力１１への供給を必要としないことが理解されよう。同じ信号がノイズ消去フィルタ１６、２６の両方に供給されるため、ランダム信号の使用の影響は両方のフィルタに主として同一に作用するので、これらのランダム信号の影響は前記分散間の差分から大部分除去される。これは、相対的に短いノイズ量推定時間を使用できることを意味している。
【００４３】
図３は、直交変換回路を示しており、該直行変換回路は、局部発振器３０と、一対のミキサ３２と、アナログ・デジタル変換回路３３と、出力回路１８、３８と、ノイズ消去フィルタ１６、３６と、制御回路２０と、さらなる回路３９とを具える。ミキサ３２は、それぞれ、入力信号と局部発振器３０のそれぞれの直角位相出力信号とを受信する。ミキサ３２は、図１に示すように、それぞれ第１シグマデルタ変換器、第２シグマデルタ変換器及びカップリング回路を含むアナログ・デジタル変換回路３３に結合された出力を有する。各アナログ・デジタル変換回路３３は、１つ出力が各出力回路１８、３８に結合され、他の１つ出力が各ノイズ消去フィルタ１６、３６を経由して結合された一対の出力を有する。さらなる回路３９に結合された出力回路１８、３８の出力は、通常動作中に、デジタル信号の更なる処理を実行するために設けられている。
【００４４】
加えて、前記直交変換回路は、アナログ・デジタル変換回路３３と出力回路１８、３８との間及びノイズ消去フィルタ１６、３６との間に結合されたデジタルマルチプレクサ３４、３５を具える。マルチプレクサ３４、３５は、制御回路２０の制御の下で３つのモードの間で切り替え可能に構成されている（マルチプレクサ制御接続は明瞭のために図示していない）。第１のモードでは、第１アナログ・デジタル変換回路３３は、第１出力回路１８に結合された第１出力及び第１ノイズ消去フィルタ１６を経て第１出力回路１８の補正入力に結合された第２出力を有する。この第１モードでは、第２アナログ・デジタル変換回路３３は、第２出力回路３８に結合された第１出力及び第２ノイズ消去フィルタ３６を経て第２出力回路３８の補正入力に結合された第２出力を有する。
【００４５】
第２モードでは、第１アナログ・デジタル変換回路３３は、第１出力回路１８及び第２出力回路３８の両方に結合された第１出力及びそれぞれ第１ノイズ消去フィルタ１６及び第２ノイズ消去フィルタ３６を経て第１出力回路１８及び第２出力回路３８の補正入力に結合された第２出力を有する。第３モードは、第２アナログ・デジタル変換回路３３が第１アナログ・デジタル変換回路３３の役目を引き継ぐことを除いて、第２モードと同様である。
【００４６】
通常動作の間、回路は第１モードで作動する。較正フェーズの間、制御回路２０は、回路を第１モードから第２モードへと切り替え、図２を参照して説明されているように、第１ノイズ消去フィルタ１６のフィルタ係数を選択する。制御回路２０は、その後、選択された係数のセットを保存し、回路を第３モードへと切り替える。この第３モードでは、図２を参照して説明されているように、制御回路２０は第２ノイズ消去フィルタ３６のフィルタ係数を選択する。その後、制御回路２０は、ノイズ消去フィルタ１６、３６の係数を選択されたセットに設定し、回路を第１モードに戻す。
【００４７】
第２及び第３モードの間、第１アナログ・デジタル変換器及び第２アナログ・デジタル変換器３３の入力はそれぞれ短絡して、当該アナログ・デジタル変換器３３は較正中アイドル状態にするのが好ましい。一実施例では、第１アナログ・デジタル変換器及び第２アナログ・デジタル変換器３３は、図１に示すように、第１シグマデルタ変換器、第２シグマデルタ変換器及び結合回路を有する。図３の実施例は、フィルタ係数を最適化するために追加のノイズ消去フィルタ及び出力回路を必要としない利点を有することが理解されよう。
【００４８】
記載された実施例は一例として述べられていることを理解されたい。種々の代案が可能であり、例えば、２つのシグマデルタ変換器１０、１２、及び結合回路１４の代わりに、それぞれの結合回路によって結合された３つ以上のシグマデルタ変換器の縦続接続を用い、それぞれのノイズ消去フィルタによりフィルタリングされたこれらのシグマデルタ変換器からの出力信号の合計を出力信号とすることができる。この場合には、同様の校正技術を使用し、わずかに異なるフィルタによって同じ信号から分散対間の差分を得ることができる。この場合には、全てのシグマデルタ変換器で得られる分散の差分を用いて、全てのノイズ消去フィルタの係数を一緒に適応させることができる。代案としては、連続的に高次の補正を行うために、連続するノイズ消去フィルタの係数をノイズ消去フィルタに対して連続的に適応させ、最適化中のノイズ消去フィルタに対してのみ異なる係数を用いて１対の分散を得ることができる。
【００４９】
更に、図１の特定のタイプの変換回路への適用が示されているが、同様の校正技術を任意の他のアナログ・デジタル補正回路における量子化ノイズ消去フィルタの係数の選択に適用できることが理解されよう。現在信号をわずかに異なる係数をもつ２つのノイズ消去フィルタに供給し、得られた出力信号の分散間の差分を算出し、前記分散間の差分が閾値以下になるまで、又は所定数の更新サイクルが実行されるまで、前記フィルタ係数を適応させることによって、最適な係数セットの選択を可能にすることができる。
【００５０】
デジタル・アナログ変換器の入力は、フィルタ係数の探索の間、短絡するのが好ましい。これは、出力の信号が、もっぱら量子化ノイズに起因することを確実にする。しかしながら、他の信号を較正中入力で使用することができる。例えば、一定のゼロでない信号を用いることができる。異なるノイズ消去フィルタに対して同時に使用されるフィルタ係数セット間の差分を、これらのフィルタがＤＣ信号に対して同一の応答を発生するように選択するとき、このＤＣ信号は最適な係数の探索に影響を与えない。同様に、例えば帯域制限された信号のように時間とともに変化する信号も、同時に使用されるフィルタ係数セット間の差分がこの信号に対して異なる応答を生じないようにするとき、入力で使用することができる。
【００５１】
２つのノイズ消去フィルタを並列に用いて分散間の差分を算出する実施例が示されているが、もっと多くのノイズ消去フィルタを並列に用いることもできることが理解されよう。この場合には、多数の分散間差分を算出できる。この多数の差分は、例えば、フィルタ係数の最適セットの探索においてフィルタ係数の更新ベクトルを選択するため、又は、探索の次のステップとして、どのフィルタ係数を更新するかを選択するために用いることができる。また、この場合には、通常動作の間も使用されるノイズ消去を、較正中に使用される複数のノイズ消去フィルタの１つとして使用する必要がなくなる。
【００５２】
一実施例では、較正は、例えば、製造後に１度実行し、選択された係数を、回路内、例えば不揮発性メモリ内に格納する。他の実施例では、較正は、回路のリセット（スタートアップも含む）毎に実行する。更に他の実施形態では、較正は、動作中、定期的に実行される。係数の最適セットの完全な探索を一度に実行する必要はない。その代わりに、分散間の差分の種々の測定を通常動作の時間間隔で中断して実行することもできる。これは、通常動作を中断する必要がある最大持続時間を減少させる。これは、適応化を徐々に変化する回路パラメータに対して行うことができる利点も有する。較正、又は分散間の差分の個々の測定は、例えば、分散間の差分の測定に適合することがわかっている入力信号の部分の受信中に実行してもよい。
【００５３】
制御回路２０は、係数の更新のために設けられた別個の回路として示されているが、実際には、他の機能も果たす汎用回路を使用してもよいことが理解されよう。一実施形態では、最適なフィルタ係数の探索を実行するためのプログラムが組み込まれたプログラム可能な回路が使用される。
【図面の簡単な説明】
【００５４】
【図１】図１は、アナログ・デジタル変換回路を示す。
【図２】図２は、較正用の構成を示す。
【図３】図３は、直行信号処理回路を示す。
【図１】
2009531931.tif 000003
【図２】
2009531931.tif 000004
【図３】
2009531931.tif 000005
【国際調査報告】
2009531931.tif 000006
2009531931.tif 000007
2009531931.tif 000008