(57)【要約】  有機エレクトロルミネセンス表示画面において、各画点は有機ダイオード（ＯＬＥＤ）と、前記ダイオード用の第１及び第２の電流駆動回路（ＣＯＭ，ＣＯＭ’）とを含み、各駆動回路は、基準電圧と前記ダイオードの１つの電極（Ｅ１）との間に接続された駆動トランジスタ（Ｔ２）と、ゲート電圧を前記駆動トランジスタのゲートへ切り替えるためのスイッチングトランジスタ（Ｔ１）と、前記ゲート電圧を保持するための、前記駆動トランジスタのゲートに接続されたコンデンサ（Ｃ１）と、を備える。駆動トランジスタ（Ｔ２，Ｔ２’）のゲート電圧は交互に、表示段階を制御するビデオ電圧（Ｖｖ）、又は回復段階を制御する遮断電圧（Ｖｂ）である。駆動トランジスタは１つが回復段階において、もう１つが表示段階において交互に制御され、その逆もある。【選択図】図２
2009535658.tif 000002
【特許請求の範囲】
【請求項１】
ｍ行とｎ列を有するマトリックスにおいて組織された、ｎ．ｍ個の画点を備える有機エレクトロルミネセンス表示画面であって、各画点が有機ダイオード（ＯＬＥＤ）と、前記ダイオード用の第１及び第２の駆動回路（ＣＯＭ，ＣＯＭ’）とを含み、各々が、
−基準電圧と前記ダイオードの１つの電極（Ｅ１）との間に接続された駆動トランジスタ（Ｔ２）と、
−ゲート電圧を前記駆動トランジスタのゲートへ切り替えるためのスイッチングトランジスタ（Ｔ１）と、
−前記ゲート電圧を保持するための、前記駆動トランジスタのゲートに接続されたコンデンサ（Ｃ１）と、を備える表示画面であって、
前記ｎ．ｍ個の画点をアドレス指定するための回路が、画点の１つの駆動回路における回復段階及び、その他の駆動回路における表示段階を交互に、そして同時に制御するために、行の選択行として、画点の行ごとに１つあるｍ行の選択行のみを含み、及び／又はデータ列として、画点の列ごとに１つあるｎ列のデータ列のみを含むことを特徴とする表示画面。
【請求項２】
アドレス指定回路が、ｍ行の選択行のみ、及び画点の列ごとに２列ある２．ｎ列のデータ列のみを含み、
前記関連する第１と第２の駆動回路のスイッチングトランジスタ（Ｔ１，Ｔ１’）のゲートに接続された、それぞれの選択行（Ｓｉ）が各画素（Ｐｉｘｉ，ｊ）に対応させられ、
第１のデータ列（Ｄｊ）が、２つの駆動回路のうちの１つの、スイッチングトランジスタ（Ｔ１）に接続され、第２のデータ列（Ｄｊ’）が、２つの駆動回路のうちのもう１つの、スイッチングトランジスタに接続され、
そして１つの映像フレームの間に、前記第１と第２のデータ列のうちの１つがビデオ電圧を供給し、もう１つが遮断電圧を供給し、別の映像フレームの間にその逆が生じることを特徴とする請求項１に記載の表示画面。
【請求項３】
アドレス指定回路が、ｍ行の選択行のみ、及び画点の列ごとに２列ある２．ｎ列のデータ列のみを含み、
第１の選択行（Ｓｉ）及び第２の選択行（Ｓｉ−１）が各画素（Ｐｉｘｉ，ｊ）に対応させられ、その第１（Ｓｉ）が２つの駆動回路のうちの１つ（ＣＯＭ）の、スイッチングトランジスタ（Ｔ１）のゲートに接続され、その第２（Ｓｉ−１）がもう１つの駆動回路（ＣＯＭ’）の、スイッチングトランジスタ（Ｔ１’）のゲートに接続され、第１のデータ列（Ｄｊ）が、２つの駆動回路のうちの１つ（ＣＯＭ）の、スイッチングトランジスタ（Ｔ１）に接続され、第２のデータ列（Ｄｊ’）が、もう１つの駆動回路（ＣＯＭ’）のスイッチングトランジスタに接続され、
そして１つの映像フレームの間に、前記第１と第２のデータ列のうちの１つがビデオ電圧を供給し、もう１つが遮断電圧を供給し、別の映像フレームの間にその逆が生じることを特徴とする請求項１に記載の表示画面。
【請求項４】
アドレス指定回路が、ｍ行の選択行及びｎ列のデータ列のみを含み、２つの関連する駆動回路のスイッチングトランジスタ（Ｔ１，Ｔ１’）に接続された、それぞれのデータ列（Ｄｊ）と、第１の選択行（Ｓｉ）及び第２の選択行（Ｓｉ−１）とが各画素に対応させられ、その第１（Ｓｉ）が２つの駆動回路のうちの１つ（ＣＯＭ）の、スイッチングトランジスタ（Ｔ１）のゲートに接続され、その第２（Ｓｉ−１）がもう１つの駆動回路（ＣＯＭ’）の、スイッチングトランジスタ（Ｔ１’）のゲートに接続され、
そして２つの駆動回路（ＣＯＭ，ＣＯＭ’）の各々には、当該駆動回路の駆動トランジスタのゲートと、それに関連する選択行との間に接続された追加のトランジスタ（Ｔ３，Ｔ３’）が備えられ、そして別の駆動回路に関連する選択行により、そのゲートにおいて制御され、表示画面の選択行の逐次選択順序が各フレームにおいて交互に反転されることを特徴とする、請求項１に記載の表示画面。
【請求項５】
アドレス指定回路が、画点の行ごとに２つの選択行がある２．ｍ行の選択行、及びｎ列のデータ列を含み、
２つの関連する駆動回路のスイッチングトランジスタ（Ｔ１，Ｔ１’）に接続されたそれぞれのデータ列（Ｄｊ）と、第１の選択行（Ｓｉ）及び第２の選択行（Ｓｉ’）とが各画素に対応させられ、その第１の選択行（Ｓｉ）が２つの駆動回路のうちの１つ（ＣＯＭ）の、スイッチングトランジスタＴ１のゲートに接続され、その第２の選択行（Ｓｉ’）がもう１つの駆動回路（ＣＯＭ’）の、スイッチングトランジスタ（Ｔ１’）のゲートに接続され、１つの映像フレームにわたり、第１の選択行を選択する間にビデオ電圧が列（Ｄｊ）に印加され、一方で第２選択行（Ｓｉ’）を選択する間に回復電圧がその列に印加され、そして別の映像フレームの間にその逆が生じることを特徴とする請求項１に記載の表示画面。
【請求項６】
画素の各列（ｊ）が、関連する第１のデータ列（Ｄｊ）及び第２のデータ列（Ｄｊ’）を有する請求項２あるいは３のいずれか一項に記載の表示画面であって、データ列が
第１のデータ列（Ｄｊ）に接続された第１出力、及び前記第２のデータ列（Ｄｊ’）に接続された第２出力において、ビデオ電圧（Ｖｖ）又は、前記ビデオ電圧の関数である遮断電圧（Ｖｂ）を交互に供給することができる、列ドライバを備えることを特徴とする表示画面。
【請求項７】
アドレス指定回路が、選択行及び／又はデータ列を制御するための液晶ディスプレイ（ＬＣＤ）において使用される、行ドライバ及び／又は列ドライバを備えることを特徴とする請求項１〜６のいずれか一項に記載の表示画面。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機エレクトロルミネセンス表示画面に関し、より具体的には能動マトリックス・タイプ又はＡＭＯＬＥＤ（能動マトリックス有機発光ダイオード"Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ"）の有機エレクトロルミネセンス表示画面に関する。
【背景技術】
【０００２】
有機エレクトロルミネセンス表示画面において、画素（ピクセル）は有機発光ダイオードの構造である。そのような表示画面は、ＬＣＤ（液晶ディスプレイ"Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ"）と称される装置のような他の表示装置と対照的に、何ら追加の光源を必要としない。その別の利点は低電力消費、高輝度、及び安い製作費を含む。ダイオードＯＬＥＤによるビデオデータの表示は、ダイオード電流の変調の原理に基づく。これは、表示されるビデオデータに対応する、そのゲートにおいて電圧を受け、対応する電流をダイオードに供給する電流駆動トランジスタにより達成される。
【０００３】
図１には先行技術によるＯＬＥＤの画点又は画素の、等価回路線図が示されている。この図に例示されるように、その装置は通常、選択行Ｓ１，Ｓ２，．．．Ｓｍ、及びデータ列Ｄ１，Ｄ２，．．．Ｄｎの交差した格子を含み、ｍ及びｎは整数である。マトリックスの各画素Ｐｉｘｉ，ｊには、それによってこの画素が制御される１つの選択行Ｓｉ，ｉ∈［１，．．．ｍ］、及び１つのデータ列Ｄｊ，ｊ∈［１，．．．ｎ］が対応する。各画素Ｐｉｘｉ，ｊは有機発光ダイオード又はＯＬＥＤ、及び関連する電流駆動回路を備える。この回路はスイッチングトランジスタＴ１、保持コンデンサＣ１、及び電流制御又は「駆動」トランジスタＴ２を備える。スイッチングトランジスタＴ１のゲート電極は、関連するデータ列Ｄｊに接続された、対応する選択行Ｓｉ及び伝導電極、ソース又はドレインに接続されている。その他の伝導電極は保持コンデンサＣ１の１つの端子、及び駆動トランジスタＴ２のゲート電極に接続されている。保持コンデンサＣ１は、基準電圧ＶＤＤに接続されたその別端子を有する。駆動トランジスタは基準電圧と接地との間で、有機発光ダイオードＯＬＥＤと直列に接続されている。ダイオードの陽極は、従ってトランジスタＴ２の伝導電極（ドレイン又はソース）に接続され、その陰極は表示画面の全てのダイオードに共通の電位ＶＫ、典型的には電気接地に接続されている。本例において、トランジスタＴ１及びＴ２はｎ型である。
【０００４】
通常のやり方では、各々の新たな映像フレームにおいて、画素の行はそれら個別の選択行Ｓ１，Ｓ２，．．．Ｓｍへの、行時間にわたって続く選択電圧Ｖｇｏｎの印加によって順に選択される。画素の選択された行に対応するビデオデータ信号は、データ列Ｄ１，．．．Ｄｊに加えられる。これらの選択行及びデータ列は、マトリックス内又はその外に組み込まれ得る、行ドライバ及び列ドライバと呼ばれるそれぞれの駆動回路により制御される。これらの回路は当業者によく知られている。
【０００５】
画素Ｐｉｘｉ，ｊがここで考慮される。選択行Ｓｉが選択されたとき、スイッチングトランジスタＴ１は行のアドレス指定時間（行時間）にわたってオンする。それはデータ列Ｄｊに存在するビデオ電圧を、駆動トランジスタＴ２のゲートへ切り替える。トランジスタＴ１は次にオフし、画素をデータ列から切り離す。コンデンサＣ１はそのときトランジスタＴ２のゲート電圧が維持されることを確実にする。トランジスタＴ２は制御された電流源として動作する。それは、そのゲートへ切り替えられたビデオ電圧にその強さが依存する電流をダイオードＯＬＥＤに供給する。ダイオードＯＬＥＤは対応する光の強さを放つ。この動作において、トランジスタＴ２は連続的に給電される。従って各映像フレームに関して、この電圧印加に対する負荷サイクルは１００％である。ダイオードもまた１００％の負荷サイクルで連続的に駆動される。
【０００６】
駆動トランジスタＴ２内を流れる電流の強さは、トランジスタＴ２のゲートへ切り替えられた電圧のレベルに依存する。それは又このトランジスタのしきい電圧にも依存する。トランジスタのしきい電圧は、そのソースが電流を流せるように、トランジスタのゲートとソースとの間に印加されねばならない最小の電位差を表わすことが想起される。これ未満では、トランジスタは遮断されていると言われる。電位差が大きい程、トランジスタは飽和する迄より多くの電流を流すことを許容する。ドレイン−ソース間電流Ｉｄｓは次の一般式で与えられる。Ｉｄｓ＝Ｋ（Ｖｇｓ−Ｖｔｈ）２、ここでＶｔｈはしきい電圧、そしてＶｇｓはゲート−ソース間電圧である。
【０００７】
表示画面の十分な輝度と良好な均一性を持つために、所与のグレーレベルに対応する電流Ｉｄｓは表示画面のいずれの画素が考慮されたとしても、時間に対して一定でなければならない。
【０００８】
本発明はとりわけ、その能動マトリックスのトランジスタ（画素Ｐｉｘｉ，ｊのトランジスタＴ１及びＴ２）がＴＦＴと称される薄膜トランジスタである、ＡＭＯＬＥＤ表示画面に関し、そして特にそのマトリックスが有利にも安価な、アモルファスシリコンＴＦＴトランジスタを有する能動マトリックスを用いたＡＭＯＬＥＤ表示画面に関する。これらの表示画面において、駆動トランジスタＴ２のしきい電流の大幅なプラスのドリフトが、そのゲートに連続的に印加される（１００％の負荷サイクルの）電圧レベルに伴って観察される。より一般的に、これらのトランジスタのしきい電圧は、温度と、それに印加されるゲート−ソース間電圧と、そして負荷サイクル、言い換えればフレーム時間に関してその間に電圧Ｖｇｓが印加される時間と共に変化する。これはまた他のタイプのトランジスタ、例えばアモルファスシリコンと多結晶シリコンとの間の材料を使用するトランジスタにも当てはまる。
【０００９】
図２は、しきい電圧Ｖｔｈ０を伴う初期条件下における、アモルファスシリコンＴＦＴトランジスタのゲート−ソース間電圧Ｖｇｓの関数としての、ドレイン−ソース間電流Ｉｄｓの典型的な曲線１を例示する。本例において、トランジスタはｎ型トランジスタである。そのようなトランジスタはプラス又はゼロのしきい電圧を有する。それは、そのしきい電圧よりも高いプラスのゲート−ソース間電圧を印加することにより導通させられる。トランジスタが１フレームの時間（典型的には２０ｍｓ）にわたりプラスのストレスＳＰに、言い換えればトランジスタのしきい電圧よりも高いゲート−ソース間電圧を受けた後で、Ｖｇｓが増加する方向への最初の曲線の移動に相当する、第２の曲線２が得られる。これはプラスのストレスにより、トランジスタのしきい電圧がＶｔｈ０からＶｔｈ１>Ｖｔｈ０へと増加したことを意味する。この影響は、同じゲート−ソース間電圧に対して、より小さい電流Ｉｄｓがトランジスタ内で駆動され、それゆえダイオードＯＬＥＤはより少ない光を発するであろうということである。
【００１０】
表示されるべき所与のデータ値に対して、得られる光のレベルは、従って観察の時のトランジスタの有効しきい電圧に応じて可変である。しきい電圧はプラスのドリフトを有するため、駆動トランジスタにより供給される電流は減少し、それはＡＭＯＬＥＤ表示画面における輝度のロスをもたらす。
【００１１】
表示されるべきビデオ電圧は１つの画素から別の画素へと変化するため、駆動トランジスタＴ２のしきい電圧のこの変化は、さらにＡＭＯＬＥＤ表示画面にわたって著しい不均一をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の１つの目的は、有機発光ダイオードを制御する駆動トランジスタのしきい電圧のドリフトによる、ＡＭＯＬＥＤ表示画面におけるこの表示の劣化の問題を解決することである。
【００１３】
本発明の１つの目的は、回路及びアドレス指定制御に関して、最小コストでの構造を提供することである。
【課題を解決するための手段】
【００１４】
この技術的問題に対する１つの解決策は、主として各画素の駆動トランジスタのしきい電圧におけるドリフトに対し、回復段階を提供することにある本発明において見出されている。この回復段階の間、駆動トランジスタはそのゲートに印加される適切な値の電圧により遮断される。トランジスタは次に、しきい電圧がその初期値Ｖｔｈ０付近に戻るような方法で、表示期間中にそれが受けたストレスとは逆のストレスを受ける。ダイオードは１００％の負荷サイクルで駆動されねばならないため、片方がダイオードにおける電流を駆動する間、他方は遮断され、その逆もあるように、ダイオードあたり第１及び第２の、適切な方法で制御される駆動トランジスタがそれゆえ備えられる。各トランジスタに対して平均的には、しきい電圧のドリフトはゼロである。
【００１５】
従って本発明は、それぞれの選択行及びデータ列を用いて複数の画点上に連続的な映像フレーム・データを表示するために、選択行とデータ列との交差した格子を備え、各画点が有機ダイオードと、前記ダイオード用の第１及び第２の駆動回路とを含み、各駆動回路が、
基準電圧と前記ダイオードの１つの電極との間に接続された駆動トランジスタと、
ゲート電圧を前記駆動トランジスタのゲートへ切り替えるためのスイッチングトランジスタと、
前記ゲート電圧を保持するための、前記駆動トランジスタのゲートに接続されたコンデンサと、を備え、
駆動トランジスタの前記ゲート電圧が交互に、表示段階を制御するビデオ電圧、又は回復段階を制御する遮断電圧であり、そして
駆動トランジスタが交互に、１つは回復段階において、もう１つは表示段階において、及びその逆に制御されることを特徴とする有機エレクトロルミネセンス表示画面に関する。
【００１６】
これらの回路の制御は、ｍ行とｎ列によって組織されるｎ．ｍ個の画点を有するマトリックスにおいて、それが行の選択行としてマトリックスのｍ行の選択行のみ、及び／又はデータ列としてマトリックスのｎ列のデータ列のみを使用するような方法で最適化される。
【００１７】
遮断電圧はビデオ電圧の関数であることが望ましい。
【００１８】
本発明はまた、各駆動回路が、
基準電圧と前記ダイオードの１つの電極との間に接続された駆動トランジスタと、
ゲート電圧を前記駆動トランジスタのゲートへ切り替えるためのスイッチングトランジスタと、
前記ゲート電圧を保持するための、前記駆動トランジスタのゲートに接続されたコンデンサと、そして
ゲート電圧として一方にビデオ電圧を印加し、もう一方に遮断電圧を印加するように、前記第１と第２の回路を制御するための手段と
を含む、有機ダイオードと前記ダイオード用の第１及び第２の駆動回路と、を備える、エレクトロルミネセンス表示画面における制御回路に関する。
１つの変形において、前記第１と第２の駆動回路の各々は、スイッチングトランジスタのゲートと駆動トランジスタのゲートとの間に接続された、別のスイッチングトランジスタを含む。
【００１９】
本発明は表示画面の選択行及び／又はデータ列を用いる、これら駆動回路の制御の幾つかの実施形態に関する。
【００２０】
有利なことに、これらの回路を適切な方法で制御するため、液晶表示（ＬＣＤ）画面において、選択行を制御する行ドライバ及び／又はデータ列を制御する列ドライバが使用される。
【００２１】
本発明のその他の利点及び特徴は、制限されない例として与えられる本発明の実施形態の例示的な図面を参照して、以下の説明に詳述されている。
【発明を実施するための最良の形態】
【００２２】
説明の明快さ及び単純さのため、様々な図に共通の要素は同じ参照記号を持つ。図において、トランジスタＴ２及びＴ２’のゲートに印加される電圧は、Ｖｇ（Ｔ２）及びＶｇ（Ｔ２’）で示される。
【００２３】
本発明により、及び図３、６、９及び１１に例示されるように、有機エレクトロルミネセンス表示画面の各画点（又は画素）Ｐｉｘｉ，ｊは、この点Ｐｉｘｉ，ｊの有機発光ダイオードＯＬＥＤと関連する、同じ構造の２つの駆動回路ＣＯＭ及びＣＯＭ’を含む。ダイオードＯＬＥＤは、それを経由して電流で駆動される第１の電極Ｅ１、及び画面の全てのダイオードに共通の電位ＶＫに接続された第２の電極Ｅ２（陰極）を含む。以下において、この電位は電気接地であると考えられ、対応する記号により表わされる。
【００２４】
２つの駆動回路ＣＯＭ及びＣＯＭ’は各々、それらの出力においてダイオードＯＬＥＤの電極Ｅ１に接続されている。それらは同一の構造を有する。それらは各々スイッチングトランジスタ、駆動トランジスタ、及び保持コンデンサを備える。慣例により、ＣＯＭとして引用される第１の回路のこれら素子は、Ｔ１、Ｃ１、及びＴ２で示され、ＣＯＭ’として引用される第２の回路のこれら素子は、Ｔ１’、Ｃ１’、及びＴ２’で示される。
【００２５】
本発明によれば、これらの回路ＣＯＭ及びＣＯＭ’は、各映像フレームにおいて異なる機能を持つような方法で、マトリックスの選択行及び／又はデータ列により制御され、これらの機能は周期的に反転される。これらの機能は、１．−ダイオードＯＬＥＤへ対応する電流を供給するために、駆動トランジスタのゲートへのビデオ電圧の印加によりビデオ情報を表示すること、及び２．−遮断電圧がその間に駆動トランジスタのゲートに印加される回復段階により、第一の機能によって生じるストレスを補償することである。
【００２６】
従って、所与の映像フレームの間、２つの回路の１つ、例えば回路ＣＯＭは、そのトランジスタＴ２のゲートに対応するビデオ電圧を印加することにより、ダイオードＯＬＥＤを経由してビデオ情報を表示する機能を有し、その一方でＣＯＭ’の例における別の回路は、そのトランジスタＴ２’のゲートに遮断電流を印加する機能を有し、それはこのトランジスタを本発明による、しきい電圧におけるドリフトの回復のための段階へと移す。２つの回路の機能は周期的に反転される。回路ＣＯＭ’はそのとき、そのトランジスタＴ２’に対応するビデオ電圧を印加することにより、ビデオ情報を表示する機能を有し、その一方で回路ＣＯＭは、それに遮断電圧を印加することにより、そのトランジスタＴ２により経験されたストレスを補償する機能を有する。
【００２７】
平均すると、その駆動トランジスタのストレスを除去するために、２つのフレームごとにその１つが各駆動回路に対して使用されるため、能動マトリックスの各駆動トランジスタのしきい電圧の平均ドリフトはゼロ又は、ほぼゼロである。これはダイオードが連続的に駆動された（負荷サイクル１００％）まま留まるように、ダイオードＯＬＥＤへのビデオ電圧の印加に関する、負荷サイクルに影響を与えることなく達成され得る。
【００２８】
駆動回路の機能の反転周期はフレーム期間であることが望ましい。新たな映像フレームごとに、回路の機能は反転される。より一般的には、機能の反転はＫフレーム毎と想定され、Ｋは任意の整数である。回路ＣＯＭ及びＣＯＭ’の対応するアドレス指定モードは、市販の行ドライバ及び列ドライバを使用することにより容易に実施され得ることが見られるであろう。
【００２９】
回復段階の遮断電圧は所定の固定された電圧であり得る。それは可変が有利である。各画点に関し、それはその画点に印加されるビデオ電圧の関数であることが有利である。実際、印加されたビデオ電圧は表示画面の１つの画素から別の画素へ変化する。所与の画素に対して、ビデオ電圧はまた時間と共に１つのフレームから別のフレームへ変化する。しきい電圧のドリフトは従って１つの画素から別の画素にわたって変化し得る。このため、遮断電圧を固定することにより、回復段階にかかわらず不均一な輝度を伴う画像が得られる。それがビデオ電圧の逆であるストレス振幅を駆動トランジスタに加えるように、遮断電圧を有利に準備することにより、しきい電圧のドリフトの巧みな回復が実行される。
【００３０】
図３に例示されている本発明による実施形態がここで考えられる。表示画面はｎ．ｍ個の画素Ｐｉｘｉ，ｊを含み、ｉ＝１〜ｍ、ｊ＝１〜ｎである。それはｍ行の選択行Ｓｉを含み、各行は表示画面のｎ個の画素がアドレス指定されることを可能にする。それはビデオ電圧及び遮断電圧が１つの選択行のｎ個の画素の各々に印加されることを可能にする２．ｎ列のデータ列Ｄｊ及びＤｊ’を含む。
【００３１】
より正確に、各画素Ｐｉｘｉ，ｊには、それにスイッチングトランジスタＴ１及びＴ１’のゲートが接続された１つの選択行Ｓｉ、第１のデータ列Ｄｊ、及び第２のデータ列Ｄｊ’が対応する。第１のデータ列Ｄｊは駆動回路のうちの１つの、スイッチングトランジスタに接続され、第２のデータ列Ｄｊ’はその他の駆動回路のスイッチングトランジスタに接続されている。従って、本例においてＤｊは回路ＣＯＭのスイッチングトランジスタＴ１に接続され、Ｄｊ’は回路ＣＯＭ’のスイッチングトランジスタＴ１’に接続されている。
【００３２】
図４に例示されているように、与えられた映像フレームｋの間、データ列Ｄｊはビデオ電圧Ｖｖを供給し、データ列Ｄｊ’は遮断電圧Ｖｂを供給するであろう。そのとき電流をダイオードＯＬＥＤに供給するのは駆動トランジスタＴ２であり、その一方でトランジスタＴ２’は回復段階にあるであろう。
【００３３】
別の映像フレーム、例えば次のフレームｋ＋１の間、その逆が生じるであろう。列Ｄｊは遮断電圧Ｖｂを供給し、データ列Ｄｊ’はビデオ電圧Ｖｖを供給するであろう。そのとき電流をダイオードＯＬＥＤに供給するのは駆動トランジスタＴ２’であり、その一方でトランジスタＴ２は回復段階にあるであろう。
【００３４】
トランジスタＴ２とＴ２’の二元的な挙動を実証する、対応したアドレス指定シーケンスの一例が図５に図式的に例示されている。１つが表示段階にあるとき、もう１つは回復段階にあり、その逆もある。
【００３５】
画素に印加される遮断電圧は所定の固定された電圧、又は有利に、１つの画素から別の画素にわたって変化し得る電圧であり、それは画素に印加されるビデオ電圧であることが見られた。
【００３６】
液晶ディスプレイ（ＬＣＤ）において通常用いられる列ドライバは、図３の実施形態による表示画面の２ｎ列のデータ列を制御するための列ドライバとして、有利に使用され得る。実際に、これらのドライバは、印加されるビデオ電圧の関数であるミラー電圧と称される電圧を供給するために設計される。より正確には、それらは所与の画素の行に対し、入力において受信されるビデオ信号ＤＡＴＡ  ＶＩＤＥＯの関数である、マトリックスの各データ列Ｄｊに印加されるべきビデオ電圧、又は対応するミラー電圧を通常その出力において供給する。ＬＣＤ画面の画点は、ビデオ電圧がそれに印加される１つの画素電極と、基準電圧がそれに印加される、全画素に共通の対電極とを有する液晶セルであることが想起される。所与のビデオ電圧のミラー電圧は、画素の端子をわたる電界の方向が反転され、しかし同じ輝度（同じグレーレベル）を得ることを可能にするような電圧である。ＬＣＤ画面の列ドライバは、従ってマトリックスの各データ列に対し、関連するフレーム（反転されたフレームモード）に従って、及び／又は画素列（反転された列モード）に従って、１つ又はその他の電圧を通常その出力において供給する。反転された列モードにおいて、以下の動作がそれゆえ生じるであろう。１つのフレームにおいて、ビデオ電圧がデータ列Ｄｊ，Ｄｊ＋２，Ｄｊ＋４に印加され、そしてミラー電圧がデータ列Ｄｊ＋１，Ｄｊ＋３，Ｄｊ＋５に印加される。次のフレームにおいて、その逆が生じる。ミラー電圧がデータ列Ｄｊ，Ｄｊ＋２，Ｄｊ＋４に印加され、そしてビデオ電圧がデータ列Ｄｊ＋１，Ｄｊ＋３，Ｄｊ＋５に印加される、等々である。既知のやり方において、これは画素における電界の方向を交互に入れ替えることにより、「マーキング」として知られる現象が起きることを防止し、そして電力消費の低減を可能にする。
【００３７】
ミラー電圧は、画素においてビデオ電圧に対するのと同じ伝達係数を得るために、対電極の電圧に対して定義される。一般的に言うと、ビデオ電圧はプラスとして取られ、ミラー電圧はマイナスとして取られる。
【００３８】
従って、ミラー電圧はビデオ電圧に相当する逆の振幅を有する。この定義はビデオ電圧の関数である可変の遮断電圧の概念に非常に良く当てはまる。電流伝導を制御するビデオ電圧により生じる電圧ストレスに比べてマイナスである、逆の振幅の電圧におけるストレスがかけられる。この逆振幅の値は、実際に、ビデオ電圧により発生するストレスに対して最適な方法で補償するようなやり方で、測定により決定される。
【００３９】
与えられた振幅のビデオ電圧を補償するために印加される遮断電圧は、適切な測定により決定され得る。所与の表示画面に適用できる対応表が従って定義され得る。そのとき、対応するビデオ電圧レベル及びミラー電圧レベルを通常供給する、分圧器回路における抵抗の適切な値を用いることで十分であろう。
【００４０】
そのようなＬＣＤ画面の列ドライバは、従って図３に例示されているような表示画面のデータ列を制御するために用いられ得る。各画素列ｊに対し、２つの出力であるビデオ電圧Ｓｖｊ及びミラー電圧Ｓｍｊを出力し、これら２つの出力を第１にデータ列Ｄｊに、第２にデータ列Ｄｊ’に接続し、そしてこの列ドライバを反転された列モード（図４）で制御することで十分である。１つのフレームｋにおいて、列ドライバはビデオ電圧をデータ列Ｄｊに印加し、そしてミラー電圧、すなわち遮断電圧をデータ列Ｄｊ’に印加する。次のフレームにおいて、その逆が生じる。列ドライバはミラー電圧、すなわち遮断電圧をデータ列Ｄｊに印加し、そしてビデオ電圧をデータ列Ｄｊ’に印加し、さらに例えばフレームからフレームへと続く。
【００４１】
図６は本発明の別の実施形態を例示している。図３に例示されている実施形態におけるように、表示画面はｎ．ｍ個の画素Ｐｉｘｉ，ｊを含み、ｉ＝１〜ｍ、ｊ＝１〜ｎである。それはｍ行の選択行Ｓｉを含み、各行は表示画面のｎ個の画素がアドレス指定されることを可能にする。それは２．ｎ列のデータ列Ｄｊ及びＤｊ’を含み、それらはビデオ電圧と遮断電圧が、選択行のｎ個の画素の各々に印加されることを可能にする。それは図３に関して見られる前の実施形態に比べて、２つのドライバ回路ＣＯＭ及びＣＯＭ’の制御が同時に、表示画面ＳｉとＳｉ−１の２つの選択行、及び２つのデータ列ＤｊとＤｊ’を使用する点において異なる。
【００４２】
この実施形態は「逆垂直走査」として知られるマトリックスのためのアドレス指定モードに対応する。１フレームの間に選択行は上端から下端まで順次アドレス指定され、次のフレームにおいてそれらは下端から上端へ順次アドレス指定される。
【００４３】
より詳細に見ると、本発明のこの実施形態において、それに駆動回路のうちの１つの、スイッチングトランジスタのゲートが接続された選択行Ｓｉと、それに別の駆動回路のスイッチングトランジスタのゲートが接続された、望ましくは前の選択行Ｓｉ−１であるマトリックスの別の選択行とが、各画素Ｐｉｘｉ，ｊに対応させられている。各画素Ｐｉｘｉ，ｊには、第１のデータ列Ｄｊ及び第２のデータ列Ｄｊ’もまた対応させられている。第１のデータ列Ｄｊは駆動回路のうちの１つの、スイッチングトランジスタに接続され、第２のデータ列Ｄｊ’は別の駆動回路のスイッチングトランジスタに接続されている。このように、本例において、回路ＣＯＭのスイッチングトランジスタＴ１のゲートはＳｉに接続され、回路ＣＯＭ’のスイッチングトランジスタＴ１’のゲートはＳｉ−１に接続されている。Ｄｊは回路ＣＯＭのスイッチングトランジスタＴ１に接続され、Ｄｊ’は回路ＣＯＭ’のスイッチングトランジスタＴ１’に接続されている。
【００４４】
本例は駆動回路ＣＯＭ及びＣＯＭ’の保持コンデンサの接続の変形を例示する。駆動回路のうちの１つの、保持コンデンサは別の駆動回路のスイッチングトランジスタのゲートを制御する選択行に接続されている。このように、駆動回路ＣＯＭの保持コンデンサＣ１は、駆動回路ＣＯＭ’のトランジスタＴ１’のゲートに接続された選択行Ｓｉ−１に接続されている。駆動回路ＣＯＭ’の保持コンデンサＣ１’は、駆動回路ＣＯＭのトランジスタＴ１のゲートに接続された選択行Ｓｉに接続されている。前のように、コンデンサＣ１及びＣ１’は基準電圧Ｖｄｄに接続され得る。
【００４５】
動作モードは次のようであろう。
【００４６】
１つの映像フレーム、例えばフレームｋの間、選択行は上端から下端まで、言い換えれば１からｍまで添え字ｉが増加する方向（図１）に、順次走査される。この場合及び図７に示されるように、データ列Ｄｊはビデオ電圧を供給するために制御され、データ列Ｄｊ’は遮断電圧を供給するために制御される。
【００４７】
選択行Ｓｉ−１がアドレス指定されたとき、電圧レベルＶｇｏｎを対応する行時間の間だけ印加することにより、回路ＣＯＭ’のスイッチングトランジスタＴ１’は導通している。それは列Ｄｊ’にそのとき存在する遮断電圧を、トランジスタＴ２’のゲートへ切り替える。トランジスタＴ２’は回復段階に入る。
【００４８】
選択行Ｓｉが次の行時間にアドレス指定されたとき、電圧レベルＶｇｏｎを対応する行時間の間だけ印加することにより、回路ＣＯＭのスイッチングトランジスタＴ１は導通している。それは列Ｄｊにそのとき存在するビデオ電圧を、トランジスタＴ２のゲートへ切り替える。トランジスタＴ２は表示段階に入り、そして電流をダイオードＯＬＥＤに供給する。
【００４９】
次のフレームｋ＋１の間、選択行は逆の方向に、言い換えれば下端から上端へ、又は代わりにｍから１まで添え字ｉが減少する方向（図１）に、順次走査され、データ列ＤｊとＤｊ’の役割は逆にされる。列Ｄｊは遮断電圧を供給し、列Ｄｊ’はビデオ電圧を供給する（図７）。選択行Ｓｉが、対応する行時間にわたって電圧レベルＶｇｏｎを印加することによりアドレス指定されるとき、回路ＣＯＭのスイッチングトランジスタＴ１は導通している。それはデータ列Ｄｊに存在する遮断電圧を、トランジスタＴ２のゲート及び関連する保持コンデンサＣ１へ切り替える。トランジスタＴ２は回復段階にある。
【００５０】
選択行Ｓｉ−１が次にアドレス指定されたとき、対応する行時間にわたって電圧レベルＶｇｏｎを印加することにより、回路ＣＯＭ’のスイッチングトランジスタＴ１’は導通している。それはデータ列Ｄｊ’に存在するビデオ電圧を、トランジスタＴ２’のゲート及び関連する保持コンデンサＣ１’へ切り替える。
【００５１】
このフレームｋ＋１の間、表示段階にあるのはトランジスタＴ２’であり、回復段階にあるのはトランジスタＴ２である。
【００５２】
対応するアドレス指定シーケンスは図８ａに例示されている。それは垂直走査の交番により、表示段階と回復段階のそれぞれの継続時間が、画素の２つのトランジスタＴ２とＴ２’に関して同じではないことを実証する。図解されている例において、トランジスタＴ２の回復段階はその表示段階よりも長い。トランジスタＴ２’に対し、その逆は真である。実際に、画素Ｐｉｘｉ，ｊのトランジスタＴ２とＴ２’の表示段階と回復段階の継続時間は、対応する選択行Ｓｉの順番ｉに依存する。実際には、１つのフレームの行の走査終了と、次のフレームの行の走査開始との間に遅延時間が含まれる。
【００５３】
上端−下端の走査と下端−上端の走査との間の、近いか又は等しい継続時間に向かって収束するために、
・マトリックスが急速にアドレス指定され、そのとき遅延時間が次の走査の前に残されることができ、
・常に同じ方向へのＸ回の走査が、他の方向へのＸ回の走査に切り替えられる前に達成され得る。図８ｂの表は、Ｘ＝２フレームごとの走査のそのような交番と共に、ＣＯＭとＣＯＭ’間の回復時間とビデオ時間とがバランスされ得るという説明である。この図において、Ｖｖ（ｋ）及びＶｂ（ｋ）は、フレームｋの間に印加される、当該の選択行に対する画素のトランジスタＴ２及びＴ２’のゲート上へ切り替えられるビデオ電圧及び遮断電圧を表わす。当該の選択行が選択されない限り、トランジスタＴ２及びＴ２’のゲートの電圧レベルは、前のフレームｋ−１に対して印加された電圧レベルである。本表において、当該フレーム時間にわたる、及び４つの連続するフレームに対する電圧レベルの変化は、例Ｓ１における表示画面の上端の行に対して、表示画面の中央の行（Ｓｍ／２）に対して、及び表示画面の下端の行（Ｓｍ）に対して示されている。
【００５４】
遮断電圧は固定され得るか、又はビデオ電圧の関数であり得る。後者の場合、そして図３に関連して見られる実施形態のように、ＬＣＤ画面の先行技術からの列ドライバは、図６による表示画面のデータ列をアドレス指定するために用いられることが有利である。ドライバは次に、選択行Ｓｉの走査方向への、ビデオデータの呈示の反転に加えて、前の実施形態に記述されているように、データ列Ｄｊ，Ｄｊ’を制御するために使用されるであろう。例えば、１つのフレームにおいて、列ドライバはビデオ電圧を、上端から下端まで走査される行Ｓｉの連続的順序でデータ列Ｄｊに印加し、そして遮断のミラー電圧をデータ列Ｄｊ’に印加する。次のフレームにおいて、その逆が生じる。列ドライバは遮断のミラー電圧をデータ列Ｄｊ’に印加し、そしてビデオ電圧を、下端から上端へ走査される行Ｓｉの連続的順序でデータ列Ｄｊに印加する。そしてこれらがフレームからフレームへと続けて起こる。
【００５５】
保持コンデンサが、駆動トランジスタのゲートと、選択行の走査の漸進的な交番と組み合わされたその選択行との間に接続されている、図６における実施形態は、Ｃ１又はＣ１’を経由した望ましくない接続の回避を可能にする。
【００５６】
図３及び図６の実施形態において、駆動回路ＣＯＭ及びＣＯＭ’は先行技術の回路（図１）と同一であり、それらの駆動トランジスタＴ２及びＴ２’の交番制御は、制御されるデータ列の数を２倍にすることによって、それらのスイッチングトランジスタＴ１及びＴ１’を制御する選択行及びデータ列により得られる。
【００５７】
図９及び図１０に例示されている１つの変形において、駆動回路ＣＯＭ及びＣＯＭ’の表示機能及び回復機能の交番を可能にするため、データ列を使用する代わりに、選択行が使用される。データ列の数を２倍にする代わりに、選択行の数が２倍にされる。
【００５８】
図９に例示されるように、そのとき画素ごとに２つ、２．ｍ行の選択行があり、ｎのデータ列は表示画面のｎ．ｍ個の画素Ｐｉｘｉ，ｊと関連し、そしてマトリックスは行入れ替えタイプのモードでアドレス指定される。ビデオ電圧は偶数行に印加され、遮断電圧は奇数行に印加され（回復段階）、そして全ては次のフレームにおいて入れ替えられる。
【００５９】
行ドライバに表示の交番制御と駆動回路ＣＯＭ及びＣＯＭ’の回復機能とを移す１つの利点は、複雑さ及びスペースの観点から、行ドライバは列ドライバよりも安価であるという事実にある。さらに、これらのドライバは容易にガラスへ、そして特にアモルファスシリコン技術に組み込まれることができる。
【００６０】
この実施形態において、駆動回路のスイッチングトランジスタのゲートは画素Ｐｉｘｉ，ｊの選択行に接続され、その他の駆動回路のスイッチングトランジスタのゲートはＳｉ’と表示される別の選択行に接続されている。行Ｓｉ及びＳｉ’は行ドライバＳｕ及びＳｕ＋１の２つの連続した行であり、ここでｕ＝１〜２ｍ、ｉ＝１〜ｎである。
【００６１】
マトリックスのアドレス指定は、ビデオをアドレス指定する選択行Ｓｉと回復をアドレス指定する行Ｓｉ’とを有し、そして次のフレームにおいてその逆であるＬＣＤに対する、行入れ替えタイプのアドレス指定に関連し得る。
【００６２】
マトリックスのための対応するアドレス指定モードは、図９に関連してトランジスタＴ２及びＴ２’の二元の挙動を実証する、図１０の表に例示されている。
【００６３】
画素Ｐｉｘｉ，ｊがここで考慮される。
【００６４】
フレームｋの間、行Ｓｕ＝Ｓｉがアドレス指定されたとき、トランジスタＴ１は導通しており、このときデータ列Ｄｊにおいて存在するビデオ電圧Ｖｖを、トランジスタＴ２のゲート及びコンデンサＣ１へ切り替える。
【００６５】
行Ｓｕ＋１＝Ｓｉ’がアドレス指定されたとき、トランジスタＴ１’は導通しており、このときデータ列Ｄｊにおいて存在するビデオ電圧Ｖｂを、トランジスタＴ２’のゲート及びコンデンサＣ１’へ切り替える。
【００６６】
列ドライバの制御に関して、所与の画素の駆動回路に対するビデオ／回復の交番が同じ列において実行される。そこにはビデオ電圧を表示する時間と、回復電圧を印加する時間とがある。行数が倍増される（ｕ＝２．ｍ）ため、行時間は２で除算される。
【００６７】
遮断電圧は前のフレームにおいて印加されたビデオ電圧の逆のビデオ電圧（列ドライバ出力）、あるいは所定のリセット電圧であり得る。このリセット電圧は例えば、そのとき欧州特許第０８１５５５２号明細書の出願において記述されているような、３つのＴＦＴトランジスタを有する集積列ドライバ回路設計を用いることにより、多重化によって列に印加され得る。ドライバ出力か或いはリセット電圧のいずれかが列に送られる。
【００６８】
本発明の別の実施形態は図１１に例示されている。この実施形態は前述の２つの実施形態に比べて、表示画面の通常の選択行及びデータ列のみを用いるという利点を有する。ｎ．ｍ個の画素の表示画面に対して、それゆえ先行技術（図１）のようにｍ行の選択行Ｓｉ及びｎ列のデータ列Ｄｊが存在する。言い換えれば、それは図３、６、及び９に例示されている実施形態とは対照的に、データ列が倍加されることを必要としない。これは回路の接続形態（行の交差、行の制御）及び占有スペースの観点から、貴重な利点である。
【００６９】
これは駆動回路内に、それによって駆動トランジスタの交番制御が確実にされるであろう、追加のスイッチングトランジスタを備えることにより得られる。駆動回路のこの追加トランジスタは、回路ＣＯＭに対してＴ３と表示され、回路ＣＯＭ’に対してＴ３’と表示される。
【００７０】
より詳細に見ると、本発明のこの実施形態において、各画素Ｐｉｘｉ，ｊには、２つの駆動回路ＣＯＭ及びＣＯＭ’のスイッチングトランジスタＴ１及びＴ１’に接続された単一のデータ列Ｄｊと、駆動回路のうちの１つの、スイッチングトランジスタのゲートがそれに接続された第１の選択行Ｓｉと、そして別の駆動回路のスイッチングトランジスタのゲートがそれに接続された、望ましくは前の行Ｓｉ−１であるマトリックスの別の選択行とが対応させられる。本例において、Ｓｉは回路ＣＯＭのスイッチングトランジスタＴ１のゲートに接続され、Ｓｉ−１は回路ＣＯＭ’のスイッチングトランジスタＴ１’のゲートに接続されている。回路ＣＯＭの素子Ｔ１、Ｃ１、及びＴ２と、回路ＣＯＭ’の素子Ｔ１’、Ｃ１’、及びＴ２’とは一緒に接続され、そして前（図１、３、６）のようにダイオードに接続されている。
【００７１】
各駆動回路に備えられた追加のスイッチングトランジスタは、駆動トランジスタのゲートとスイッチングトランジスタのゲートとの間に接続されている。この追加トランジスタのゲートは別の駆動回路と関連する選択行に接続されている。従って、図示されている例において、駆動回路ＣＯＭはスイッチングトランジスタＴ１のゲートと、駆動トランジスタＴ２のゲートとの間に接続された、追加のトランジスタＴ３を備える。この追加のトランジスタは、選択行Ｓｉ−１に接続されたそのゲートを有する。同様に、駆動回路ＣＯＭ’はスイッチングトランジスタＴ１’のゲートと、駆動トランジスタＴ２’のゲートとの間に接続された、追加のトランジスタＴ３’を備える。この追加のトランジスタは、選択行Ｓｉに接続されたそのゲートを有する。
【００７２】
本図において、各駆動回路における保持コンデンサは基準電圧ＶＤＤに接続されている。保持コンデンサはまた図６と丁度同じように接続され得る。
【００７３】
各駆動回路におけるスイッチングトランジスタＴ３及びＴ３’は、アドレス指定されていない選択行の電圧レベルＶｇｏｆｆの切り替えにより、駆動トランジスタの交互遮断を得ることを可能にする。実際に、各選択行はアドレス指定されていないとき、常にＶｇｏｆｆのレベルに設定される。このＶｇｏｆｆのレベルは、スイッチングトランジスタが遮断されるようなレベルである。それがアドレス指定されたとき、それはこの行に接続されたスイッチングトランジスタが「オン」状態に移行し、データ列に存在する電圧を駆動トランジスタのゲートへ切り替えるような方法で、行時間にわたりそれに印加された電圧レベルＶｇｏｎを有する。説明されている例において、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ１’、Ｔ２’、Ｔ３’は、それらのゲートにおけるレベルＶｇｏｎによりオン状態に、そしてそれらのゲートにおけるレベルＶｇｏｆｆによりオフ状態に切り替えられるために、全て同じタイプ、例えばｎタイプである。
【００７４】
対応するアドレス指定シーケンスの一例は、トランジスタＴ２及びＴ２’の二元の挙動を実証する図１２に図式的に例示されている。
【００７５】
この実施形態は交番するやり方で２つの駆動される回路の二元制御を提供するために、逆垂直走査アドレス指定モードを用いる。
【００７６】
この実施形態において、レベルＶｇｏｆｆは従って、追加のトランジスタＴ３により適切な方法で切り替えられる、駆動トランジスタ用の遮断電圧として用いられる。
【００７７】
本動作はそのとき以下のようである。
【００７８】
フレームｋの間、表示画面は上端から下端まで走査される。
選択行Ｓｉ−１がアドレス指定されたとき、トランジスタＴ１’及びＴ３は対応する行時間にわたり「オン」状態に切り替えられる。選択行Ｓｉはこのときアドレス指定されず、Ｖｇｏｆｆのレベルにある。トランジスタＴ１及びＴ３’は「オフ」状態にある。
【００７９】
トランジスタＴ１’はこのときデータ列Ｄｊに存在するビデオ電圧を、駆動トランジスタＴ２’のゲートへ切り替える。トランジスタＴ２’はダイオードを駆動するために必要な電圧を供給する。トランジスタＴ３は行Ｓｉに存在するレベルＶｇｏｆｆを、このトランジスタＴ２を遮断してそれを回復段階に置く、駆動トランジスタＴ２のゲートへ切り替える。
【００８０】
次に、選択行Ｓｉ−１は非選択状態にされてＶｇｏｆｆの電圧レベルに引き戻され、選択行Ｓｉはアドレス指定され、電圧レベルＶｇｏｎは対応する行時間にわたりそれに印加される。トランジスタＴ１及びＴ３’は導通状態又は「オン」状態に切り替えられる。トランジスタＴ１’及びＴ３は「オフ」状態に移行する。トランジスタＴ１はそのときデータ列Ｄｊに存在するビデオ電圧を、駆動トランジスタＴ２のゲートへ切り替える。トランジスタＴ３’はそのとき選択行Ｓｉ−１に存在する電圧レベルＶｇｏｆｆを、スイッチングトランジスタＴ２’のゲートへ切り替え、それは次に遮断され回復段階に入れられる。
【００８１】
従って、遮断された後であって、前の行時間（選択行Ｓｉ−１のアドレス指定）の間は回復段階にあるトランジスタＴ２は、残りのフレーム全体の間、印加されたビデオ電圧に対応する電流をダイオードＯＬＥＤに供給する。
【００８２】
次のフレームｋ＋１の間、表示画面の走査順序は逆にされ、従って行Ｓｉは行Ｓｉ−１の前にアドレス指定される。画素Ｐｉｘｉ，ｊの様々なトランジスタの役割は逆にされる。
【００８３】
選択行Ｓｉがアドレス指定されたとき、トランジスタＴ１及びＴ３’は導通しているか「オン」である。このとき、アドレス指定されていない選択行Ｓｉ−１は電圧レベルＶｇｏｆｆにある。トランジスタＴ１’及びＴ３は従って遮断される。トランジスタＴ１はそのときデータ列Ｄｊに存在するビデオ電圧を、駆動トランジスタＴ２のゲートへ切り替える。トランジスタＴ２は電流をダイオードＯＬＥＤに供給する。トランジスタＴ３’はレベルＶｇｏｆｆを駆動トランジスタＴ２’のゲートへ切り替え、このトランジスタをオフし、回復段階へと変える。
【００８４】
選択行Ｓｉ−１がそれに続いてアドレス指定されたとき、トランジスタＴ１’及びＴ３はオンにされる。もはやアドレス指定されない選択行Ｓｉは、レベルＶｇｏｆｆにある。トランジスタＴ１及びＴ３’は遮断される。
【００８５】
トランジスタＴ１’はそのときデータ列Ｄｊに存在するビデオ電圧を、駆動トランジスタＴ２’のゲートへ切り替え、それはオンされ電流をダイオードＯＬＥＤへと駆動する。トランジスタＴ３はレベルＶｇｏｆｆを駆動トランジスタＴ２のゲートへ切り替え、それはこのトランジスタを遮断して回復段階へと変える。
【００８６】
従って、遮断された後であって、前の行時間（選択行Ｓｉのアドレス指定）の間は回復段階にあるトランジスタＴ２’は、次に残りのフレーム全体の間、印加されたビデオ電圧に対応する電流をダイオードＯＬＥＤに供給する。トランジスタＴ２’が遮断される一方で、電流をダイオードＯＬＥＤに供給するのはトランジスタＴ２である。
【００８７】
変形の実施形態が想定され得る。例えば、追加のトランジスタＴ３及びＴ３’のゲートとドレインは異なる配置に従って選択行に接続され得る。重要なことはＶｇｏｆｆに関する切り替え指令を適切な時点に得ることである。選択行Ｓｉの画素を考えると、トランジスタＴ３のゲートは、例えば、前の選択行Ｓｉ−１に、又そのドレインは現在の選択行Ｓｉに接続されることができ、そしてトランジスタＴ３’のゲートは、次の選択行Ｓｉ＋１に、又そのドレインは選択行Ｓｉに接続されることができる。
【００８８】
図６に関して説明された実施形態のように、表示段階と回復段階の継続時間は２つのトランジスタＴ２とＴ２’に関して等しくない。これらの継続時間は、１０頁３０行目及びそれ以降の行に説明されているのと同じ原理を適用することによって収束させられ得る。
【００８９】
本発明の実施例として丁度説明された実施形態において、又はそれらに由来する、これらの実施形態の変形において、そしてとりわけ図３、４、及び６に関連して見られる実施形態において、液晶表示画面（ＬＣＤ）で通常使用される列ドライバは有利に用いられることが推察され、それらのドライバは、ビデオ電圧の関数である可変の遮断電圧を従って有利に供給し、それらの様々なアドレス指定モード（行入れ替え、列入れ替え、点入れ替え、フレーム入れ替え）は、ダイオードを１００％の負荷サイクルで駆動する一方で、同時に駆動トランジスタにおいて表示段階及び回復段階の交番を備えることを可能にする。
【００９０】
当業者は、表示画面の様々な駆動トランジスタの各々におけるビデオ電圧／遮断電圧の交番を用いて、求められる機能の仕方を達成するために、ドライバのミラー電圧出力を駆動トランジスタ用の遮断電圧出力として使用することにより、本発明による有機エレクトロルミネセンス表示画面を用いて、適切な方法で如何にしてこれらの様々なアドレス指定モードを利用するかを知る。遮断電圧はそのとき印加されたビデオ電圧の関数である。
【００９１】
今しがた説明した本発明は、特にＴＦＴトランジスタ（アモルファスシリコン）を有する能動マトリックスを用いた、有機エレクトロルミネセンス表示画面に適用可能である。それはより一般的に、能動マトリックスのエレクトロルミネセンス表示画面に適用し得る。
【図面の簡単な説明】
【００９２】
【図１】既に上述されているが、先行技術によるダイオードＯＬＥＤの画素構造を例示する。
【図２】トランジスタのしきい電圧のドリフトに関する既知の現象を例示する。
【図３】本発明の第１の実施形態によるダイオードＯＬＥＤの画素構造を例示する。
【図４】対応するアドレス指定モード及びアドレス指定シーケンスを例示する。
【図５】対応するアドレス指定モード及びアドレス指定シーケンスを例示する。
【図６】本発明の別の実施形態によるダイオードＯＬＥＤの画素構造を例示する。
【図７】対応するアドレス指定モード及びアドレス指定シーケンスを例示する。
【図８ａ】対応するアドレス指定モード及びアドレス指定シーケンスを例示する。
【図８ｂ】対応するアドレス指定モード及びアドレス指定シーケンスを例示する。
【図９】本発明の別の実施形態によるダイオードＯＬＥＤの画素構造を例示する。
【図１０】対応するアドレス指定モードを例示する。
【図１１】本発明の別の実施形態によるダイオードＯＬＥＤの画素構造を例示する。
【図１２】対応するアドレス指定シーケンスを例示する。
【図１】
2009535658.tif 000003
【図２】
2009535658.tif 000004
【図３】
2009535658.tif 000005
【図４】
2009535658.tif 000006
【図５】
2009535658.tif 000007
【図６】
2009535658.tif 000008
【図７】
2009535658.tif 000009
【図８ａ】
2009535658.tif 000010
【図８ｂ】
2009535658.tif 000011
【図９】
2009535658.tif 000012
【図１０】
2009535658.tif 000013
【図１１】
2009535658.tif 000014
【図１２】
2009535658.tif 000015
【国際調査報告】
2009535658.tif 000016
2009535658.tif 000017
2009535658.tif 000018
2009535658.tif 000019
2009535658.tif 000020
2009535658.tif 000021