(57)【要約】本発明は、Ｕ型半導体材料スライスを含むフローティングボディトランジスタ構造を含む。Ｕ形状は中心部分に連結した一対の突起を有する。突起の各々は一対のゲート制御可能に接続された（gatedly-coupled）ソース／ドレイン領域のソース／ドレイン領域を含み、トランジスタのフローティングボディは中心部分内にある。半導体材料スライスはフロントゲートとバックゲートの間となり得る。フローティングボディトランジスタ構造は、順に電子システムに組み込まれ得るメモリアレイの中に組み込むことができる。本発明は、フローティングボディトランジスタ構造を形成する方法と、フローティングボディトランジスタ構造をメモリアレイの中に組み込む方法も含む。【選択図】図３８
2009531860.tif 000002
【特許請求の範囲】
【請求項１】
中心部分で連結する一対のリムを持つU型の半導体材料を含むフローティングボディトランジスタ構造であって、前記リムの各々は一対のゲート制御可能に接続されたソース／ドレイン領域のソース／ドレイン領域を含み、前記トランジスタの前記フローティングボディは前記ソース／ドレイン領域間の前記中心部分にわたってのびる、フローティングボディトランジスタ構造。
【請求項２】
前記U型半導体材料の前記Uを充填する電気的に絶縁性の材料をさらに含む、請求項１の構造。
【請求項３】
前記電気的に絶縁性の材料が二酸化シリコンを含む、請求項２の構造。
【請求項４】
前記電気的に絶縁性の材料が二酸化シリコンから構成される、請求項２の構造。
【請求項５】
前記半導体材料が単結晶シリコンを含む、請求項１の構造。
【請求項６】
前記半導体材料が単結晶シリコンから構成される、請求項１の構造。
【請求項７】
前記半導体材料が平面拡張部であり、前記半導体材料拡張部の一側面上に平面ゲートをさらに含む、請求項１の構造。
【請求項８】
前記平面ゲートと前記半導体材料拡張部との間にゲート酸化物をさらに含む、請求項７の構造。
【請求項９】
前記平面ゲートが一つ以上の金属を含む、請求項７の構造。
【請求項１０】
前記平面ゲートがチタン、ルテニウム、窒化チタンの内の一つ以上を含む、請求項７の構造。
【請求項１１】
前記半導体材料が平面拡張部であり、前記半導体材料拡張部の一側面上の平面フロントゲートと、前記半導体材料拡張部の反対の側面上の平面バックゲートをさらに含む、請求項１の構造。
【請求項１２】
前記フロントゲートと前記バックゲートが互いに同一の組成である、請求項１１の構造。
【請求項１３】
前記組成が一つ以上の金属を含む、請求項１２の構造。
【請求項１４】
前記組成がチタン、ルテニウム、窒化チタンの内の一つ以上を含む、請求項１２の構造。
【請求項１５】
前記フロントゲートと前記半導体材料拡張部との間の第一のゲート酸化物と、
前記バックゲートと前記半導体材料拡張部との間の第二のゲート酸化物をさらに含む、請求項１１の構造。
【請求項１６】
電気的に導電性のプレート、
一つ以上の誘電材料によって前記プレートから分離される、前記プレートに隣接する半導体材料の拡張部であって、前記拡張部はベース部分からのびる一対の突起を持ち、前記突起は導電的にドープされた領域を含む、拡張部、
前記突起間の絶縁材料、
前記半導体材料の少なくとも一部分と、前記プレートの少なくとも一部分を含むフローティングボディトランジスタであって、前記突起の前記導電的にドープされた領域が前記トランジスタのソース／ドレイン領域であり、前記プレートは前記トランジスタのゲートを含み、前記拡張部の前記ベース部分は前記トランジスタの前記フローティングボディを含む、フローティングボディトランジスタ、
を含む半導体構造。
【請求項１７】
前記絶縁材料が二酸化シリコンを含む、請求項１６の構造。
【請求項１８】
前記絶縁材料が二酸化シリコンから構成される、請求項１６の構造。
【請求項１９】
前記半導体材料が単結晶シリコンを含む、請求項１６の構造。
【請求項２０】
前記半導体材料が単結晶シリコンから構成される、請求項１６の構造。
【請求項２１】
前記一つ以上の誘電材料が二酸化シリコンを含む、請求項１６の構造。
【請求項２２】
前記一つ以上の誘電材料が二酸化シリコンから構成される、請求項１６の構造。
【請求項２３】
前記プレートが一つ以上の金属を含む、請求項１６の構造。
【請求項２４】
前記プレートがチタン、ルテニウム、窒化チタンの内の一つ以上を含む、請求項１６の構造。
【請求項２５】
一連の電気的に導電性のプレートであって、前記プレートはフロントゲートプレートとバックゲートプレートとの間で交互になっている、プレート、
複数のトラフ型半導体材料の拡張部であって、個々の拡張部はフロントゲートプレートとバックゲートプレートとの間にあり、前記個々の拡張部は中心の谷部分に連結する一対の上方へ突出する側壁を含み、前記側壁はトランジスタソース／ドレイン領域を含み、前記中心部分はフローティングボディトランジスタのフローティングボディ領域を含む、拡張部、
を含む半導体構造。
【請求項２６】
前記フローティングボディトランジスタがメモリアレイ内にあり、
前記個々のフロントゲートの少なくともいくつかが前記個々のフロントゲートプレートの対向側面においてフローティングボディトランジスタのペア間で共有され、
前記個々のバックゲートの少なくともいくつかが前記個々のバックゲートプレートの対向側面においてフローティングボディトランジスタのペア間で共有される、
請求項２５の構造。
【請求項２７】
前記トラフ型拡張部の前記トラフを充填する電気的に絶縁性の材料をさらに含む、請求項２５の構造。
【請求項２８】
前記絶縁性の材料が二酸化シリコンを含む、請求項２７の構造。
【請求項２９】
前記絶縁性の材料が二酸化シリコンから構成される、請求項２７の構造。
【請求項３０】
前記半導体材料が単結晶シリコンを含む、請求項２５の構造。
【請求項３１】
前記フロントゲートプレートが第一のゲート誘電体によって前記半導体材料から分離され、前記バックゲートプレートが第二のゲート誘電体によって前記半導体材料から分離され、前記第一と第二のゲート誘電体は互いに同じ組成である、請求項２５の構造。
【請求項３２】
前記第一と第二のゲート誘電体が二酸化シリコンを含む、請求項３１の構造。
【請求項３３】
前記第一と第二のゲート誘電体が二酸化シリコンから構成される、請求項３１の構造。
【請求項３４】
前記バックゲートプレートが前記フロントゲートプレートと同じ組成である、請求項２５の構造。
【請求項３５】
前記バックゲートプレートが前記フロントゲートプレートと同じ組成であり、前記プレートが一つ以上の金属を含む、請求項２５の構造。
【請求項３６】
前記バックゲートプレートが前記フロントゲートプレートと同じ組成であり、前記プレートがチタン、ルテニウム、窒化チタンの内の一つ以上を含む、請求項２５の構造。
【請求項３７】
一連の電気的に導電性のプレートであって、前記プレートはフロントゲートプレートとバックゲートプレートとの間で交互になっている、プレート、
フローティングボディトランジスタのアレイであって、前記トランジスタアレイの列はフロントゲートプレートとバックゲートプレートとの間にあり、前記列に沿った前記個々のトランジスタの各々はソース領域とドレイン領域を持ち、前記トランジスタの前記ソース及びドレイン領域は前記アレイの前記列に沿って互いに交互になっている、フローティングボディトランジスタのアレイ、
を含み、
前記アレイの前記列に約45度でのびる斜線に沿って前記ソース領域が互いに結合される、半導体構造。
【請求項３８】
前記トランジスタがトラフ型半導体材料の拡張部を含み、個々の拡張部はフロントゲートプレートとバックゲートプレートとの間にあり、前記個々の拡張部は中心の谷部分に連結する一対の上方へ突出する側壁を含み、前記側壁は前記トランジスタのソース及びドレイン領域を含み、前記中心部分は前記フローティングボディトランジスタのフローティングボディ領域を含む、請求項３７の構造。
【請求項３９】
基板を設けるステップ、
前記基板の上に半導体材料の複数の分離トラフ型構造を形成するステップであって、前記個々のトラフ型構造は谷に連結する一対の上方へ突出する側壁を含む、ステップ、
前記トラフ型構造の前記谷を絶縁材料で充填するステップ、
前記トラフ型構造を通ってのびる複数の電気的に導電性のゲート線を形成し、前記トラフ型構造を前記導電性のゲート線のペア間に挟まれた複数のトラフ型スライスにさらに分割するステップ、
前記導電性のゲート線のペアとその間の前記トラフ型スライスをフローティングボディトランジスタに組み込むステップ、
を含む、半導体構造の形成方法。
【請求項４０】
前記トラフ型構造の前記上方へ突出する側壁が一つ以上の犠牲材料でキャップされ、前記電気的に導電性のゲート線を形成するステップの後、
前記一つ以上の犠牲材料を除去するステップと、
前記上方へ突出する側壁の上に追加の半導体材料を成長させ、前記トラフ型スライスの前記上方へ突出する側壁をのばすステップ、
とをさらに含む、請求項３９の方法。
【請求項４１】
前記一つ以上の犠牲材料が二酸化シリコン含有層の上の窒化シリコン含有層を含む、請求項４０の方法。
【請求項４２】
前記一つ以上の犠牲材料が二酸化シリコンの層の上の窒化シリコンの層から構成される、請求項４０の方法。
【請求項４３】
前記トラフ型スライスの前記上方へ突出する側壁内にソース領域とドレイン領域を形成するステップであって、各スライスは一つの側壁内にソース領域を、他方の側壁内にドレイン領域を含む、ステップをさらに含む、請求項３９の方法。
【請求項４４】
前記トラフ型構造の前記上方へ突出する側壁が一つ以上の犠牲材料でキャップされ、前記電気的に導電性のゲート線を形成するステップの後、
前記一つ以上の犠牲材料を除去するステップと、
前記上方へ突出する側壁の上に追加の半導体材料を成長させ、前記トラフ型スライスの前記上方へ突出する側壁をのばすステップと、
前記のばした上方へ突出する側壁内に前記ソースおよびドレイン領域を形成するステップと、
をさらに含む、請求項４３の方法。
【請求項４５】
前記導電性のゲート線が、交互になっているフロントゲート線とバックゲート線であり、前記バックゲート線の全てを互いに電気的に接続するステップをさらに含む、請求項３９の方法。
【請求項４６】
前記半導体材料が単結晶シリコンを含む、請求項３９の方法。
【請求項４７】
前記絶縁材料が二酸化シリコンを含む、請求項３９の方法。
【請求項４８】
前記絶縁材料が二酸化シリコンから構成される、請求項３９の方法。
【請求項４９】
前記基板が半導体ベースの上に絶縁体を含み、前記トラフ型構造は前記絶縁体に直接接触するように形成される、請求項３９の方法。
【請求項５０】
前記絶縁体が二酸化シリコンから構成され、前記半導体ベースが単結晶シリコンを含む、請求項４９の方法。
【請求項５１】
前記導電性のゲート線が一つ以上の金属を含む、請求項３９の方法。
【請求項５２】
前記導電性のゲート線がチタン、ルテニウム、窒化チタンの内の一つ以上を含む、請求項３９の方法。
【請求項５３】
電気的に絶縁性のマスの上に、厚みを持つ半導体材料を含む基板を設けるステップ、
前記半導体材料に及ぶが、前記半導体材料の前記厚みを完全には貫通しない複数の第一のトレンチを形成するステップであって、前記第一のトレンチは定められた横方向に沿って基本的に直線的にのびる、ステップ、
前記半導体材料を完全に貫通し前記絶縁性のマスに及ぶ一つ以上の第二のトレンチを形成するステップであって、前記第二のトレンチを形成するステップは前記第一のトレンチに沿ってその下にのびる前記半導体材料の複数の離間された領域を残し、ここで、前記半導体材料の個々の離間領域はトラフ型で、前記トラフの側壁は前記第一のトレンチの対向
側面に沿っており、前記トラフの底部は前記第一のトレンチの下にある、ステップ、
電気的に絶縁性の材料で前記第二のトレンチを充填するステップ、
前記横方向にほぼ直角な縦方向に沿って基本的に直線的にのびる複数の第三のトレンチを形成するステップであって、ここで、前記第三のトレンチは前記半導体材料の前記トラフ型領域と前記電気的に絶縁性の材料にわたってのび、従って、絶縁材料領域と半導体材料領域を含む周辺部を持ち、前記第三のトレンチは前記トラフ型半導体材料をトラフ型スライスに分割する、ステップ、
前記第三のトレンチの周辺部の前記半導体材料領域を誘電材料で裏打ちするステップ、
前記裏打ちステップ後、前記第三のトレンチ内に導電材料を形成するステップ、
前記半導体材料の前記トラフ型領域の前記側壁の少なくとも一部分を導電的にドープするステップ、
を含み、
前記第三のトレンチ内の前記導電材料が複数のフロントゲート／バックゲートペアを形成し、各ペアはその間に前記トラフ型スライスの一つをサンドイッチし、フロントゲート／トラフ型半導体材料スライス／バックゲートのサンドイッチの各々はフローティングボディトランジスタユニットセルである、
半導体構造の形成方法。
【請求項５４】
前記側壁の前記導電的にドープされた部分がソースおよびドレイン領域であり、ここで、各トラフ型半導体材料スライスは前記スライスの一つの側壁にソース領域を、前記スライスの他方の側壁にドレイン領域を持つ、請求項５３の方法。
【請求項５５】
前記縦方向と横方向に対して斜めにのびる方向に沿って前記複数のソース領域を電気的に相互接続するステップをさらに含む、請求項５４の方法。
【請求項５６】
共通の横方向に沿って前記複数のドレイン領域を電気的に相互接続するステップをさらに含む、請求項５４の方法。
【請求項５７】
前記縦方向と横方向に対して斜めに延びる方向に沿って、前記複数のソース領域をソース相互接続線で電気的に相互接続するステップと、
共通の横方向に沿って前記複数のドレイン領域をビット線で電気的に相互接続するステップと、
をさらに含む、請求項５４の方法。
【請求項５８】
前記ビット線が前記ソース相互接続線の上にある、請求項５７の方法。
【請求項５９】
前記第三のトレンチが前記絶縁性のマスに及ぶが貫通はしない、請求項５３の方法。
【請求項６０】
前記第三のトレンチ内に前記導電材料を形成するステップが、前記第三のトレンチを部分的にのみ充填し、充填されない前記第三のトレンチの上部部分を残し、さらに、前記第三のトレンチの前記上部部分内に電気的に絶縁性のキャップを形成するステップを含む、請求項５３の方法。
【請求項６１】
前記電気的に絶縁性のキャップが窒化シリコンを含む、請求項６０の方法。
【請求項６２】
前記第三のトレンチを部分的にのみ充填するように前記導電材料を形成するステップが、
前記第三のトレンチを完全に充填するように前記導電材料を形成するステップと、
前記第三のトレンチの前記充填されない上部部分を形成するように前記第三のトレンチ内に前記導電材料を埋め込むステップ、
を含む、請求項６０の方法。
【請求項６３】
前記第一のトレンチが前記第二のトレンチより先に形成される、請求項５３の方法。
【請求項６４】
前記第二のトレンチを前記絶縁材料で充填する間に前記第一のトレンチが前記絶縁材料で充填される、請求項５３の方法。
【請求項６５】
前記絶縁材料が二酸化シリコンを含む、請求項６４の方法。
【請求項６６】
前記絶縁材料が二酸化シリコンから構成される、請求項６４の方法。
【請求項６７】
前記バックゲートの全てを互いに電気的に接続するステップをさらに含む、請求項５３の方法。
【請求項６８】
前記半導体材料が単結晶シリコンを含む、請求項５３の方法。
【請求項６９】
前記絶縁性のマスが半導体ベースの上にあり、前記絶縁性のマスは二酸化シリコンから構成され、前記半導体ベースは単結晶シリコンを含む、請求項５３の方法。
【請求項７０】
前記誘電材料が二酸化シリコンから構成され、前記裏打ちステップが前記半導体材料の酸化を含む、請求項５３の方法。
【請求項７１】
前記導電材料が一つ以上の金属を含む、請求項５３の方法。
【請求項７２】
前記導電材料がチタン、ルテニウム、窒化チタンの内の一つ以上を含む、請求項５３の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造および半導体構造の形成方法に関し、また特定の態様では、フローティングボディトランジスタ構造およびフローティングボディトランジスタ構造の形成方法に関する。
【背景技術】
【０００２】
高集積、高速、低電力メモリデバイスを製造するという絶え間ない目標が存在する。従来のメモリデバイスは、スタティックランダムアクセスメモリ（SRAM）およびダイナミックランダムアクセスメモリ（DRAM）である。SRAMは高速で動作できるが、通常は他の種類のメモリと比較して比較的大きな量の半導体有効面積を消費する。DRAMは従来よりトランジスタとキャパシタを含み、個々のDRAMユニットセルはSRAMセルと比較して比較的少ない量の半導体有効面積を消費するように形成できる。しかしながら、増加する集積化のレベルに十分なキャパシタを作成することはますます難しくなっているので、DRAMでさえも次世代レベルの集積化にとっては大き過ぎるようになってきている。
【０００３】
現在の多くの関心は新たな種類のキャパシタレスDRAM（フローティングボディセルとも称される）にあり、これはキャパシタを利用する従来のDRAMよりもかなり高レベルの集積化を実現することができ得る。新たなメモリは、ストレージキャパシタを用いる代わりに、部分的にもしくは完全に空乏化したsilicon on insulator（SOI）電界効果トランジスタ（FET）のフローティングボディをストレージノードとして用いる。
【０００４】
半導体製造プロセスに容易に組み込むことができるフローティングボディセルを開発することが好ましい。また、フローティングボディセルを用いるメモリアレイを開発すること、ならびにそのようなアレイを形成する方法を開発することが好ましい。
【０００５】
本明細書に記載される方法と構造は、少なくとも一部分では、フローティングボディセルの集積化のために開発されたが、当然のことながら本発明はさらなる応用が可能である。
【発明の開示】
【０００６】
特定の態様では、本明細書に記載の発明は、ソース線とドレイン線がU型の半導体フィンの突起に沿って配置されるフローティングボディトランジスタ構造の設計に関する。このレイアウトは、現在のピッチダブリング手順を利用する際は、現在の90ナノメートル技術で6F2以下に縮小することができる。フル装備の8F2レイアウトは40ナノメートル以上まで製造可能となり得る。本発明に従って形成される構造は、拡張性が高くデータ保持に優れていると期待される。
【０００７】
本発明の態様例は図１−３８を参照して説明される。
【発明を実施するための最良の形態】
【０００８】
最初に図１−４を参照すると、本発明の態様に従って予備処理段階における半導体構造10が描かれている。
【０００９】
構造10は、半導体ベース12、ベースの上の電気的に絶縁性のマス（塊）14（本明細書では絶縁体14とも称する）、電気的に絶縁性のマスの上の半導体材料16を含む。半導体材料16と絶縁材料14は、合わせてsemiconductor on insulator（SOI）構造であると考えるこ
とができる。
【００１０】
半導体ベース12は、例えばシリコンウェハのバルク単結晶シリコンを含む任意の適切な半導体材料を含むことができる。いくつかの態様では、ベース12は半導体基板と考えることができる。付随の請求項の解釈を助けるために、“半導電性基板”と“半導体基板”という用語は、半導電性ウェハ（単独でもしくは他の材料をその上に含むアセンブリとしてのいずれか）、半導電性材料層（単独でもしくは他の材料を含むアセンブリとしてのいずれか）などのバルク半導電性材料を含むが限定はされない、半導電性材料を含む任意の構造を意味するものと定義される。“基板”という用語は、上記の半導電性基板を含むが限定はされない任意の支持構造を意味する。
【００１１】
ベース12は通常は半導体材料を含むが、当然のことながらベースは本発明の様々な態様において支持基板となるのに適した他の材料を含むことができる。
【００１２】
マス14の電気的に絶縁性の材料は、任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では、二酸化シリコンを含むか、基本的に二酸化シリコンから構成されるか、もしくは二酸化シリコンのみから構成される。マス14は例えば約1000Åから約1500Åの厚みを持つことができる。
【００１３】
半導体材料16は、任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では、シリコンを含むか、基本的にシリコンから構成されるか、もしくはシリコンのみから構成される。半導体材料16は通常は単結晶であるが、当然のことながら材料は任意の適切な形となり得る。本発明の示される態様では、材料16は絶縁体14に直接接触する。
【００１４】
構造10は材料16の上にパターン化されたマスク18を含み、マスクは層20と22を含むように示される。層20はパッド酸化物に相当することができ（言い換えれば、基本的に二酸化シリコンから構成されるか、もしくは二酸化シリコンのみから構成され得る）、層22は基本的に窒化シリコンから構成されるか、もしくは窒化シリコンのみから構成され得る。層20は材料16の上に熱成長したバッファード酸化物となることができ、例えば約50Åから約100Åの厚みを持つことができる。層22は約500Åから約750Åの厚みを持つことができる。
【００１５】
マスク18はそれを貫通する開口部24、26、28を持ち、それらの開口部は半導体材料16にも及ぶ。マスク18を通って材料16中へ開口部を形成することは、例えば層22の上にフォトリソグラフィーでパターン化されたレジストマスク（図示せず）を形成すること、レジストマスクからのパターンを下にある層20および22に一つ以上の適切なエッチングで転写すること、適切なエッチングでパターンを材料16にさらに転写すること、レジストマスクを除去することを含む、任意の適切な処理で実現できる。
【００１６】
半導体材料16は厚み30を持つように示され、開口部24、26、28は材料16に部分的にのみ及ぶように、従って材料の厚みを完全には貫通しないように示される。厚み30は、例えば約1500Åから約2500Åとなることができ、開口部24、26、28は例えばその厚みの約3/4まで貫通することができる。
【００１７】
開口部24、26、28は図１の上面図において直線的にのびるように、さらに互いにほぼ平行にのびるように見られる。開口部24、26、28が沿ってのびる直線方向は、横方向32と定義できる。いくつかの態様では、開口部24、26、28は定められた横方向に沿って基本的に直線的にのびる第一のトレンチと考えることができる。
【００１８】
破線の境界線33、35、37はそれぞれトレンチ24、26、28の周囲に提供される。破線の境界線はトラフが半導体材料16から最終的にパターン化される位置に対応し、次の説明からより明らかになるだろう。
【００１９】
次に図５−９を参照すると、材料16、20、22の一部分が除去されることで、開口部39を形成し、トレンチ24、26、28に沿ってそれぞれ分離構造34、36、38を残す。続いて、開口部39とトレンチ24、26、28は電気的に絶縁性の材料40で充填される。電気的に絶縁性の材料40は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では二酸化シリコンを含むか、基本的に二酸化シリコンから構成されるか、もしくは二酸化シリコンのみから構成され得る。
【００２０】
開口部39は半導体材料16の厚みを完全に貫通し、また示される態様では電気的に絶縁性のマス14に部分的に及ぶ。開口部39は例えば絶縁性のマス14の厚みの約半分まで及ぶことができる。いくつかの態様では、開口部39は単一の大きな開口部よりも複数の開口部に相当する。
【００２１】
前述の通り、トレンチ24、26、28は構造10内に形成される他のトレンチとそれらを区別するために、第一のトレンチと称することができる。いくつかの態様では、開口部39の形成は、第一のトレンチに沿ってその下にのびる半導体材料16（特に、構造34、36、38の半導体材料）の複数の離間された領域（spaced regions）を残す一つ以上の第二のトレンチの形成と考えることができる。半導体材料の個々の離間領域は、図８の断面に見られるようにトラフ型である。そのようなトラフ‐離間領域（trough-spaced region）は第一のトレンチ24、26、28の対向側面に沿った側壁41を含み、第一のトレンチの下に中心（もしくは底部）領域43を含む。トラフ型の構造は図１−４の位置33、35、37に形成される。
【００２２】
いくつかの態様では、第一のトレンチ24、26、28の周囲にのびる半導体材料はU型であると考えることができ、側壁41はU型構造のリムもしくは突起であると考えることができ、中心領域43はU型構造のベースもしくは中心部分であると考えることができる。さらに他の代わりの態様では、側壁41は領域43に対応する中心の谷部分から上方へのびていると考えることができる。
【００２３】
領域34、36、38は図５においてトレンチに沿って縦方向にのびる伸長部分42を持ち、伸長部分を結合する末端44を有するように見られる。図８に示すトラフの側壁は伸長部分42に沿っている。しかしながら、図６に見られるように末端44に沿った側壁も存在することが注目される。
【００２４】
絶縁材料40はトレンチ24、26、28を充填する。そのようなトレンチは半導体材料16のトラフ型領域34、36、38のトラフであると考えることができ、従って絶縁材料40は半導体材料16のトラフ型領域のトラフ（あるいは谷）を充填すると考えることができる。
【００２５】
絶縁材料40は平坦化された上部表面45を持つように示される。そのような上部表面は、最初に材料40を提供することで、トレンチ24、26、28および開口部39を充填し、その後材料40に研磨を行い、層22の上から材料を除去して平坦化された上部表面45を作り出すことによって形成できる。適切な研磨は化学機械研磨（CMP）であってもよく、層22はそのような研磨の間の停止部として機能できる。
【００２６】
開口部39は、トレンチ24、26、28よりも深いという点で、深い開口部と考えることができる。開口部39の形成は任意の適切な処理で実現でき、例えば層22とトレンチ24、26、28の上にフォトリソグラフィーでパターン化されたレジストマスク（図示せず）を形成すること、レジストマスクからのパターンを下にある層20および22に一つ以上の適切なエッチ
ングで転写すること、適切なエッチングで材料16を通してその後絶縁体14中に部分的にパターンをさらに転写すること、レジストマスクを除去することを含む。
【００２７】
本発明の示される態様例において、深い開口部39は浅いトレンチ24、26、28の後に形成されるように記載されるが、当然のことながら本発明は、深い開口部と浅いトレンチの形成の順序が逆転する態様も包含する。また、深い開口部と浅いトレンチは絶縁材料40で同時に充填されるように示されるが、当然のことながら絶縁材料は深い開口部の形成前に浅いトレンチ内に供給することができ、あるいは逆もまた可能である。さらに当然のことながら浅いトレンチ内の絶縁材料は、本発明のいくつかの態様において、深い開口部内の絶縁材料と組成的に異なってもよい。
【００２８】
次に図９−１２を参照すると、トレンチ50、52、54、56が領域34、36、38のトラフ型半導体材料構造を貫通するように形成される。トレンチはマスキング材料20および22を貫通し、半導体材料16を貫通し、絶縁体14に部分的に及ぶ。特定の態様ではトレンチ50、52、54、56は絶縁体14の厚みの約半分まで及ぶことができる。トレンチ50、52、54、56の形成は任意の適切な処理で実現でき、例えばトレンチの位置を画定するために構造10にわたってフォトリソグラフィーでパターン化されたレジストマスク（図示せず）を形成すること、レジストマスクからのパターンを下にある層20および22に一つ以上の適切なエッチングで転写すること、適切なエッチングで材料16を通ってその後絶縁体14中に部分的にパターンをさらに転写すること、レジストマスクを除去することを含む。
【００２９】
トレンチ50、52、54、56はトラフ型構造をトレンチのペアの間に隣接して挟まれた（サンドイッチされた）複数のトラフ型スライスにさらに分割する。領域36からさらに分割された個々のトラフ型スライスはスライス60、62、64と呼ばれる。スライス62は、中心底部領域65に連結する上方へ突出する側壁63を含むように図１２に示される。図１０と１１の断面は、それぞれ底部部分65と側壁63を通る。トレンチ50、52、54、56は、第一のトレンチ24、26、28と第二のトレンチ39（図５−８）とそれらを区別するために、本発明のいくつかの態様では第三のトレンチと称することができる。
【００３０】
トレンチ50、52、54、56は、図１０−１２の断面で見られるとおり、様々な材料14、16、20、22を含む周辺部を持つ。
【００３１】
本発明の示される態様では、トレンチ50、52、54、56は横方向32にほぼ直角な縦方向68に沿って基本的に直線的にのびる。“ほぼ直角な”という用語は、製造および測定の許容誤差範囲内で縦方向が横方向に直角であることを示すために使用され、縦方向が横方向に完全に直角である応用を含み得るが限定はされない。
【００３２】
トレンチ52と56は半導体材料16のトラフ型スライスのアレイに隣接する相互接続領域70で連結する。次の説明から明らかになる通り、相互接続領域70は最終的に、トレンチ52と56内に形成される導電材料の間に電気的相互接続を提供する（特にバックゲート）。次の説明から明らかになる通り、相互接続領域70は他の層への電気的接続に適した拡張パッドも提供できる。いくつかの態様では、（図示せず）トレンチ52と56は相互接続されない。そのような態様では、トレンチ内に最終的に形成されるバックゲートはトレンチ52と56のレベルに加えて別のレベルで相互接続され得るか、あるいは少なくともいくつかのバックゲートは、別々にバイアスおよび／または調整され得るように互いに相互接続されないままとなり得る。
【００３３】
トレンチ50と54は拡張領域72と74を含み、これらは最終的に他の層への電気的接続に適した導電材料の拡張パッドをパターン化するために利用できる。
【００３４】
次に図１３−１７を参照すると、第三のトレンチ50、52、54、56の周囲に沿った半導体材料領域が一つ以上の誘電材料76で裏打ちされる。特定の態様では、一つ以上の誘電材料は二酸化シリコンを含み、基本的に二酸化シリコンから構成され、もしくは二酸化シリコンのみから構成される。誘電材料が酸化シリコンから構成される場合、それはゲート酸化物と呼ぶことができる。ゲート酸化物は半導体材料16の露出領域から酸化物を熱成長させることによって形成できる。
【００３５】
誘電材料76の形成後、導電性ゲート材料78がトレンチ50、52、54、56内に形成される。導電性ゲート材料は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では一つ以上の金属を含む。例えば、導電性ゲート材料はチタン、ルテニウム、窒化チタンの内の一つ以上を含むか、基本的にそれらから形成されるか、もしくはそれらのみから形成され得る。本発明の示される態様では、導電性ゲート材料78はトレンチ50、52、54、56を部分的にのみ充填し、特にトレンチの上部領域は導電性ゲート材料によって充填されない。そのような構造は、トレンチ50、52、54、56を完全に充填するために導電材料を最初に形成し、その後トレンチの充填されていない上部部分を残すようにトレンチ内に導電材料を埋め込むことによって実現できる。特定の態様では、充填されていない上部部分は約500Åの深さとなる。
【００３６】
本発明の示される態様では、電気的に絶縁性のキャップが導電材料78の上のトレンチの充填されていない上部部分内に形成され、そのようなキャップは絶縁材料80と82を含む。いくつかの態様では、材料80は二酸化シリコンを含むか、基本的に二酸化シリコンから構成されるか、もしくは二酸化シリコンのみから構成され得る。材料82は窒化シリコンを含むか、基本的に窒化シリコンから構成されるか、もしくは窒化シリコンのみから構成され得る。また、当然のことながらキャップは二つの異なる絶縁材料を含むように示されるが、本発明はキャップが一つの電気的に絶縁性の材料のみを含む他の態様（図示せず）、ならびにキャップが二つ以上の電気的に絶縁性の材料を含む態様を含む。
【００３７】
トレンチ50、52、54、56内の導電材料78はトレンチの各々内にゲート線を形成する。ゲート線は平面ゲート線であると考えることができ、あるいはいくつかの態様では、ゲート線が図１４、１５、１７の断面に示す通り比較的高くて薄い形状を持つゲートプレートであると考えることができる。平面ゲートは誘電材料76によって半導体材料16から分離される。
【００３８】
特定の態様では、平面ゲートは交互になっているフロントゲートとバックゲートと考えることができ、フロントゲートは84と86とし、バックゲートは88と90とする。特に、バックゲートは示される態様において相互接続領域70を通って互いに電気的に接続（言い換えれば電気的に結合）される。従って、バックゲートは共通のバイアスで容易に維持できる。前述の通り、本発明はバックゲートがゲートのレベルに加えて別のレベルで相互接続を通って電気的に結合される他の態様も含むことができ、バックゲートの少なくともいくらかが互いに電気的に結合されないさらに他の態様も含むことができる。
【００３９】
本発明の示される態様では、フロントゲートとバックゲートは互いに同時に形成され、従って互いに同じ構成を持つ。しかし当然のことながら、本発明はフロントゲートとバックゲートが互いに構成を異にする態様（図示せず）も含む。また、本発明の示される態様は、バックゲートに関連する誘電材料と同じ構成で同じ時間に形成されるフロントゲートに関連するゲート誘電材料を有するが（そのような誘電材料の全てはラベル76で示される）、当然のことながら本発明は、バックゲートに関連する誘電材料がフロントゲートに関連する誘電材料と異なる態様も含むことができる。
【００４０】
マスキング材料20と22（図９−１２）は、図１３−１７の処理段階で除去されており、
追加の半導体材料92がこうしたマスキング材料の代わりに半導体材料16の上に形成されている。半導体材料16と92の間にそのような半導体材料間の接合部分を示す破線の境界線が提供されるが、当然のことながら半導体材料16と92は、材料が合併して単一の材料を形成するように互いに組成が同一であってもよい。
【００４１】
マスキング材料20と22は任意の適切なエッチングで除去でき、いくつかの態様では材料20と22の周囲の構造10の領域は、材料20と22の除去中、また場合により半導体材料92の形成中にもフォトレジストマスク（図示せず）で保護され、フォトレジストマスクはその後除去される。材料20と22は最終的に除去される点で犠牲材料（sacrificial material）と称することができる。
【００４２】
いくつかの態様では、半導体材料16は単結晶シリコンのみから構成されるか、もしくは基本的に単結晶シリコンから構成され、半導体材料92は半導体材料16の単結晶シリコンからエピタキシャル成長した単結晶シリコンのみから構成されるか、もしくは基本的にそれから構成される。従っていくつかの態様では、半導体材料92は半導体材料16と組成的に同じである可能性がある。
【００４３】
半導体材料92はドレイン領域96と交互になっているソース領域94を形成するために導電的にドープされる。材料92の導電性ドーピングは、半導体材料のin situドーピングおよび／または注入ドーピングを含む任意の適切な処理で実現できる。ドーパントはn型もしくはp型のいずれも可能である。
【００４４】
図１３−１７の処理段階のトラフ型半導体スライスは、複合半導体材料16および92を含む上方へ突出する側壁（もしくは突起）を含むと考えることができる。ソース／ドレイン領域94および96は、そのような上方へ突出する側壁内にある。ソース／ドレイン領域は側壁中で任意の適切な深さまで及ぶことができ、例えば材料92の中に部分的に、材料92を完全に通って材料16の接合部分まで、あるいは材料92を完全に通って材料16の中に部分的に及ぶ場合を含む。
【００４５】
図１６の断面は、各トラフ型半導体スライスが一つの上方へ突出する側壁内にソース領域94を含み、もう一方の上方へ突出する側壁内にドレイン領域96を含むことを示す。
【００４６】
半導体材料スライスは、平面ゲートに隣接する半導体材料の拡張部（expanses）であると考えることができる。作動中、平面ゲートは半導体材料の拡張部と一緒にフローティングボディトランジスタを形成する。トラフ型半導体拡張部の突起内のソースとドレインは、突起間の半導体材料16の中心領域内に含まれるフローティングボディを通して互いにゲート制御可能に接続される（gatedly-connected）。図３８に図解するように、半導体拡張部62と、拡張部の対向側面においてゲート線86および88とを含むフローティングボディトランジスタ100の三次元図を示す。図３８において半導体材料16および92は、それらが示された図において様々な層の後ろにあることを示すために透視図（phantom view）で示される。ゲート線86と88は、誘電材料76（図３８では図示せず）によって半導体材料16から分離されている導電材料78を含む。半導体材料16と92に対応するトラフ型拡張部は、中心（もしくはベース）領域106に連結する一対の突起（もしくは上方へ突出する側壁）102と104を含む。ソース領域94は側壁102内にあり、ドレイン領域96は側壁104内にある。ソースおよびドレイン領域は中心領域106を通って互いにゲート制御可能に接続される。作動中、ゲート86と88はそれぞれフロントゲートとバックゲートであり、ソースおよびドレイン領域間の中心領域106を通る電流を制御する。中心領域106はフローティングボディトランジスタ100のフローティングボディを含む。図１３を参照してわかるように、そのようなフローティングボディトラジスタは複数の同一のフローティングボディトランジスタの内の一つである。そのような複数のフローティングボディトランジスタはメモリアレイ
を形成できる。
【００４７】
図３８の構造は、それらの間に挟まれた単一のトラフ型半導体材料スライス（スライスは半導体材料16と92に対応する）を持つフロントゲート／バックゲートのペア（フロントゲート86とバックゲート88）を含むと考えることができる。
【００４８】
図１３−１７の配置は、一連の電気的に導電性のプレートを含み（プレートはフロントゲートプレートとバックゲートプレートの間で交互になっている）、またフローティングボディトランジスタのアレイを含むと考えることができる。トランジスタアレイの列はフロントゲートプレートとバックゲートプレートの間にある。列に沿った個々のトランジスタの各々はソース領域とドレイン領域を持ち、トランジスタのソースおよびドレイン領域はアレイの列に沿って互いに交互になっている。
【００４９】
次に図１８−２１を参照すると、電気的に絶縁性の材料110が構造10の上部表面にわたって形成され、そこを貫通してソース領域94に及ぶ開口部112を持つようにパターン化される。材料110は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では、二酸化シリコンを含むか、基本的に二酸化シリコンから構成されるか、もしくは二酸化シリコンのみから構成され得る。材料110の下にある様々な構造が図１８に透視図で示される。
【００５０】
次に図２２−２５を参照すると、複数のソース領域94を互いに電気的に接続するために一連のソース相互接続線120、122、124、126が形成される。ソース相互接続線は導電材料128と電気的に絶縁性のキャッピング材料130を含む。側壁スペーサー132が材料128と130の側壁の端に沿って形成される。
【００５１】
導電材料128は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では金属（タングステンもしくはチタンなど）、金属組成物（金属窒化物もしくは金属シリサイド）、および／または導電的にドープされた半導体材料（例えば導電的にドープされたシリコンなど）を含む。
【００５２】
電気的に絶縁性のキャップ130は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では窒化シリコンを含むか、基本的に窒化シリコンから構成されるか、もしくは窒化シリコンのみから構成される。
【００５３】
側壁スペーサー132は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では窒化シリコンと二酸化シリコンの内の一つもしくは両方を含むか、基本的にそれらから構成されるか、またはそれらのみから構成される。
【００５４】
本発明の示される態様では、導電材料128は開口部を部分的に充填するが完全には充填しないように開口部112内に及び、材料130は開口部の残存部分を充填する。当然のことながら本発明は材料128が開口部112を完全に充填する態様も含むことができる。
【００５５】
ソース相互接続線は任意の適切な処理で形成できる。特定の態様では、材料128と130の層が最初に材料110にわたって開口部112内に形成され、それらの層はその後フォトリソグラフィーでパターン化されたフォトレジストマスク（図示せず）と適切なエッチングを利用して所望の構造にパターン化され、その後フォトレジストマスクは除去される。その後側壁スペーサー132が、材料128と130のパターン化構造にわたって、また材料110にわたって適切な材料の層を提供し、その後異方性エッチングによってその層を側壁スペーサーに変換することによって、形成される。
【００５６】
本発明の示される態様では、ソース領域は、図９を参照して上述した横方向32と縦方向68に対して約45度の角度でのびる方向に沿って相互接続される。言い換えれば、フローティングボディトランジスタのソース領域は、図１３−１７のトランジスタアレイの列に約45度でのびる斜線に沿って互いに結合する。
【００５７】
図２６−２９を参照すると、電気的に絶縁性の材料140が、材料110にわたってソース相互接続線の上に形成され、引き続き、材料140がソース相互接続線の間にあるが上にはないように平坦化される。材料140は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では窒化シリコンと二酸化シリコンの内の一つもしくは両方を含むか、基本的にそれらから構成されるか、またはそれらのみから構成され得る。
【００５８】
開口部142は材料140と110を通ってドレイン領域96までエッチングされ、続いてそのような開口部は導電材料144で充填される。開口部142の位置は、開口部の形成後に除去されるフォトリソグラフィーでパターン化されたフォトレジストマスク（図示せず）で画定できる。
【００５９】
導電材料144は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では、金属、金属組成物、および／または導電的にドープされた半導体材料を含む。導電材料144は、開口部を充填するために、最初に開口部を過剰充填するように材料を供給し、その後材料を平坦化することによって形成できる。また、材料は開口部を充填するように示されるが、当然のことながら導電材料は本発明の他の態様（図示せず）では開口部を充填するよりも開口部を裏打ちするように形成することもできる。
【００６０】
次に図３０−３３を参照すると、横方向32（図９）に沿ってドレイン領域96を電気的に接続するためのビット線150、152、154、156、158、160が提供される。ビット線は導電材料162と絶縁キャップ164を含む。ビット線は側壁スペーサー166に囲まれる。導電材料162は材料144に対応する導電性相互接続を通してドレイン領域96に電気的に接触する。
【００６１】
導電材料162は、任意の適切な組成もしくは組成の組み合わせを含むことができ、例えば金属、金属化合物、および／または導電的にドープされた半導体材料を含む。
【００６２】
電気的に絶縁性のキャップ164は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では窒化シリコンと二酸化シリコンの内の一つもしくは両方を含むか、基本的にそれらから構成されるか、またはそれらのみから構成される。
【００６３】
側壁スペーサー166は任意の適切な組成もしくは組成の組み合わせを含むことができ、また特定の態様では二酸化シリコンと窒化シリコンの内の一つもしくは両方を含むか、基本的にそれらから構成されるか、またはそれらのみから構成される。
【００６４】
ビット線は、構造10の上部表面にわたって材料162と164の層を形成すること、ビット線の位置を画定するために層の上にフォトリソグラフィーでパターン化されたフォトレジストマスクを形成すること、ビット線を形成するためにマスクから層へパターンを転写すること、またその後マスクを除去することによってパターン化できる。側壁スペーサーは、ビット線の上に構造10の残存部分にわたって適切な材料の層を提供すること、またその後そのような層に異方性エッチングを行うことによって形成できる。
【００６５】
次に図３４−３７を参照すると、電気的に絶縁性の材料170が構造10にわたって形成され、続いて開口部172、174、176、178、180、182、184が材料を通って様々な導電層にエッチングされる。開口部は適切な電気的に導電性の相互接続で充填でき、ビット線、バックゲート、フロントゲート、ソース相互接続を、メモリアレイからの読み取りと書き込み
を行う適切な回路に接続する。開口部は同時に形成されるように示されるが、当業者は開口部が相互に対して異なる時に形成できることがわかるだろう。絶縁材料170は、例えば窒化シリコンおよび／または二酸化シリコンを含む、任意の適切な組成もしくは組成の組み合わせを含むことができる。
【００６６】
本発明の態様に従って形成されるフローティングゲートメモリセルは、任意の適切な電気パラメータで読み取りと書き込みのためにアクセスできる。例えば、“1”を書き込む書き込み動作は、-2.0ボルトのフロントゲート電圧、1.0ボルトのドレイン電圧、-1.0ボルトのバックゲート電圧で実施できる。“0”を書き込む書き込み動作は、0.8ボルトのフロントゲート電圧、-1.0ボルトのドレイン電圧、-1.0ボルトのバックゲート電圧で実施できる。読み取り動作は0.8ボルトのフロントゲート電圧、0.2ボルトのドレイン電圧、-1.0ボルトのバックゲート電圧で実施できる。こうした動作では、バックゲートはフローティングボディにおけるホール保持（hole retention）のために-1.0ボルトにバイアスされる。
【００６７】
示される構造はフロントゲートとバックゲートの両方を利用するが、当然のことながら本発明のいくつかの態様ではバックゲートを除去できる。しかしながら、フローティングボディトランジスタからの読み取りと書き込みを助けるためにバックゲートを利用することは有利となり得る。バックゲートの全てが互いに電気的に結合され、従って同一のバイアスに容易に維持される場合はさらに有利となり得る。
【００６８】
本発明の示される態様では、フロントゲートの少なくともいくつかはフロントゲートの対向側面においてフローティングボディトランジスタのペア間で共有され、同様に、個々のバックゲートの少なくともいくつかはバックゲートの対向側面においてフローティングボディのペア間で共有される。これは本発明の態様に従って形成されるメモリアレイの高集積化を可能にする。
【００６９】
本発明の様々な態様に従う半導体アセンブリは数多くの用途で利用できる。例えば、本アセンブリは例えばコンピュータシステム、電話、車、飛行機、カムコーダー、カメラ、医療機器などの様々な電子システムに組み込むことができる。本アセンブリはメモリ機能および／または処理機能を含むそのようなシステム内の様々な回路機能を提供できる。
【図面の簡単な説明】
【００７０】
本発明の好ましい実施形態は以下の添付の図面を参照して先に説明される。
【図１】図１−４は本発明の態様例の予備処理段階における半導体構造の断片の上面図と断面側面図である。図２、３、４の断面図は、それぞれ図１の線２−２、３−３、４−４に沿ったものである。図４の断面図は図２と３の線４−４に沿ったもので、図２と３の断面図はそれぞれ図４の線２−２と３−３に沿ったものである。
【図２】図１−４は本発明の態様例の予備処理段階における半導体構造の断片の上面図と断面側面図である。図２、３、４の断面図は、それぞれ図１の線２−２、３−３、４−４に沿ったものである。図４の断面図は図２と３の線４−４に沿ったもので、図２と３の断面図はそれぞれ図４の線２−２と３−３に沿ったものである。
【図３】図１−４は本発明の態様例の予備処理段階における半導体構造の断片の上面図と断面側面図である。図２、３、４の断面図は、それぞれ図１の線２−２、３−３、４−４に沿ったものである。図４の断面図は図２と３の線４−４に沿ったもので、図２と３の断面図はそれぞれ図４の線２−２と３−３に沿ったものである。
【図４】図１−４は本発明の態様例の予備処理段階における半導体構造の断片の上面図と断面側面図である。図２、３、４の断面図は、それぞれ図１の線２−２、３−３、４−４に沿ったものである。図４の断面図は図２と３の線４−４に沿ったもので、図２と３の断面図はそれぞれ図４の線２−２と３−３に沿ったものである。
【図５】図５−８はそれぞれ図１−４の処理段階に続く処理段階における様を示す図１−４の断片の図である。図６、７、８の断面はそれぞれ図５の線６−６、７−７、８−８に沿ったものである。図８の断面は図６と７の線８−８に沿ったものであり、図６と７の断面はそれぞれ図８の線６−６と７−７の線に沿ったものである。
【図６】図５−８はそれぞれ図１−４の処理段階に続く処理段階における様を示す図１−４の断片の図である。図６、７、８の断面はそれぞれ図５の線６−６、７−７、８−８に沿ったものである。図８の断面は図６と７の線８−８に沿ったものであり、図６と７の断面はそれぞれ図８の線６−６と７−７の線に沿ったものである。
【図７】図５−８はそれぞれ図１−４の処理段階に続く処理段階における様を示す図１−４の断片の図である。図６、７、８の断面はそれぞれ図５の線６−６、７−７、８−８に沿ったものである。図８の断面は図６と７の線８−８に沿ったものであり、図６と７の断面はそれぞれ図８の線６−６と７−７の線に沿ったものである。
【図８】図５−８はそれぞれ図１−４の処理段階に続く処理段階における様を示す図１−４の断片の図である。図６、７、８の断面はそれぞれ図５の線６−６、７−７、８−８に沿ったものである。図８の断面は図６と７の線８−８に沿ったものであり、図６と７の断面はそれぞれ図８の線６−６と７−７の線に沿ったものである。
【図９】図９−１２はそれぞれ図５−８の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１０、１１、１２の断面はそれぞれ図９の線１０−１０、１１−１１、１２−１２に沿ったものである。図１２の断面は図１０と１１の線１２−１２に沿ったものである。図１０と１１の断面はそれぞれ図１２の線１０−１０と１１−１１に沿ったものである。
【図１０】図９−１２はそれぞれ図５−８の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１０、１１、１２の断面はそれぞれ図９の線１０−１０、１１−１１、１２−１２に沿ったものである。図１２の断面は図１０と１１の線１２−１２に沿ったものである。図１０と１１の断面はそれぞれ図１２の線１０−１０と１１−１１に沿ったものである。
【図１１】図９−１２はそれぞれ図５−８の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１０、１１、１２の断面はそれぞれ図９の線１０−１０、１１−１１、１２−１２に沿ったものである。図１２の断面は図１０と１１の線１２−１２に沿ったものである。図１０と１１の断面はそれぞれ図１２の線１０−１０と１１−１１に沿ったものである。
【図１２】図９−１２はそれぞれ図５−８の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１０、１１、１２の断面はそれぞれ図９の線１０−１０、１１−１１、１２−１２に沿ったものである。図１２の断面は図１０と１１の線１２−１２に沿ったものである。図１０と１１の断面はそれぞれ図１２の線１０−１０と１１−１１に沿ったものである。
【図１３】図１３−１７は図９−１２の処理段階に続く処理段階における様を示す図１−４の半導体構造の図である。図１３−１６の断片はそれぞれ図１−４の断片に対応し、図１７の断片は図１−４の断片に加えた追加の図である。図１４、１５、１６、１７の断面はそれぞれ図１３の線１４−１４、１５−１５、１６−１６、１７−１７に沿ったものである。図１６と１７の断面はそれぞれ図１４と１５の線１６−１６と１７−１７に沿ったものであり、図１４と１５の断面はそれぞれ図１６と１７の線１４−１４と１５−１５に沿ったものである。
【図１４】図１３−１７は図９−１２の処理段階に続く処理段階における様を示す図１−４の半導体構造の図である。図１３−１６の断片はそれぞれ図１−４の断片に対応し、図１７の断片は図１−４の断片に加えた追加の図である。図１４、１５、１６、１７の断面はそれぞれ図１３の線１４−１４、１５−１５、１６−１６、１７−１７に沿ったものである。図１６と１７の断面はそれぞれ図１４と１５の線１６−１６と１７−１７に沿ったものであり、図１４と１５の断面はそれぞれ図１６と１７の線１４−１４と１５−１５に沿ったものである。
【図１５】図１３−１７は図９−１２の処理段階に続く処理段階における様を示す図１−４の半導体構造の図である。図１３−１６の断片はそれぞれ図１−４の断片に対応し、図１７の断片は図１−４の断片に加えた追加の図である。図１４、１５、１６、１７の断面はそれぞれ図１３の線１４−１４、１５−１５、１６−１６、１７−１７に沿ったものである。図１６と１７の断面はそれぞれ図１４と１５の線１６−１６と１７−１７に沿ったものであり、図１４と１５の断面はそれぞれ図１６と１７の線１４−１４と１５−１５に沿ったものである。
【図１６】図１３−１７は図９−１２の処理段階に続く処理段階における様を示す図１−４の半導体構造の図である。図１３−１６の断片はそれぞれ図１−４の断片に対応し、図１７の断片は図１−４の断片に加えた追加の図である。図１４、１５、１６、１７の断面はそれぞれ図１３の線１４−１４、１５−１５、１６−１６、１７−１７に沿ったものである。図１６と１７の断面はそれぞれ図１４と１５の線１６−１６と１７−１７に沿ったものであり、図１４と１５の断面はそれぞれ図１６と１７の線１４−１４と１５−１５に沿ったものである。
【図１７】図１３−１７は図９−１２の処理段階に続く処理段階における様を示す図１−４の半導体構造の図である。図１３−１６の断片はそれぞれ図１−４の断片に対応し、図１７の断片は図１−４の断片に加えた追加の図である。図１４、１５、１６、１７の断面はそれぞれ図１３の線１４−１４、１５−１５、１６−１６、１７−１７に沿ったものである。図１６と１７の断面はそれぞれ図１４と１５の線１６−１６と１７−１７に沿ったものであり、図１４と１５の断面はそれぞれ図１６と１７の線１４−１４と１５−１５に沿ったものである。
【図１８】図１８−２１はそれぞれ図１３−１７の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１９、２０、２１の断面はそれぞれ図１８の線１９−１９、２０−２０、２１−２１に沿ったものである。図２１の断面は図１９と２０の線２１−２１に沿ったものであり、図１９と２０の断面はそれぞれ図２１の線１９−１９と２０−２０に沿ったものである。
【図１９】図１８−２１はそれぞれ図１３−１７の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１９、２０、２１の断面はそれぞれ図１８の線１９−１９、２０−２０、２１−２１に沿ったものである。図２１の断面は図１９と２０の線２１−２１に沿ったものであり、図１９と２０の断面はそれぞれ図２１の線１９−１９と２０−２０に沿ったものである。
【図２０】図１８−２１はそれぞれ図１３−１７の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１９、２０、２１の断面はそれぞれ図１８の線１９−１９、２０−２０、２１−２１に沿ったものである。図２１の断面は図１９と２０の線２１−２１に沿ったものであり、図１９と２０の断面はそれぞれ図２１の線１９−１９と２０−２０に沿ったものである。
【図２１】図１８−２１はそれぞれ図１３−１７の処理段階に続く処理段階における様を示す図１−４の断片の図である。図１９、２０、２１の断面はそれぞれ図１８の線１９−１９、２０−２０、２１−２１に沿ったものである。図２１の断面は図１９と２０の線２１−２１に沿ったものであり、図１９と２０の断面はそれぞれ図２１の線１９−１９と２０−２０に沿ったものである。
【図２２】図２２−２５はそれぞれ図１８−２１の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２３、２４、２５の断面はそれぞれ図２２の線２３−２３、２４−２４、２５−２５に沿ったものである。図２５の断面は図２３と２４の線２５−２５に沿ったものであり、図２３と２４の断面はそれぞれ図２５の線２３−２３と２４−２４に沿ったものである。
【図２３】図２２−２５はそれぞれ図１８−２１の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２３、２４、２５の断面はそれぞれ図２２の線２３−２３、２４−２４、２５−２５に沿ったものである。図２５の断面は図２３と２４の線２５−２５に沿ったものであり、図２３と２４の断面はそれぞれ図２５の線２３−２３と２４−２４に沿ったものである。
【図２４】図２２−２５はそれぞれ図１８−２１の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２３、２４、２５の断面はそれぞれ図２２の線２３−２３、２４−２４、２５−２５に沿ったものである。図２５の断面は図２３と２４の線２５−２５に沿ったものであり、図２３と２４の断面はそれぞれ図２５の線２３−２３と２４−２４に沿ったものである。
【図２５】図２２−２５はそれぞれ図１８−２１の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２３、２４、２５の断面はそれぞれ図２２の線２３−２３、２４−２４、２５−２５に沿ったものである。図２５の断面は図２３と２４の線２５−２５に沿ったものであり、図２３と２４の断面はそれぞれ図２５の線２３−２３と２４−２４に沿ったものである。
【図２６】図２６−２９はそれぞれ図２２−２５の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２７、２８、２９の断面はそれぞれ図２６の線２７−２７、２８−２８、２９−２９に沿ったものである。図２９の断面は図２７と２８の線２９−２９に沿ったものであり、図２７と２８の断面はそれぞれ図２９の線２７−２７と２８−２８に沿ったものである。
【図２７】図２６−２９はそれぞれ図２２−２５の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２７、２８、２９の断面はそれぞれ図２６の線２７−２７、２８−２８、２９−２９に沿ったものである。図２９の断面は図２７と２８の線２９−２９に沿ったものであり、図２７と２８の断面はそれぞれ図２９の線２７−２７と２８−２８に沿ったものである。
【図２８】図２６−２９はそれぞれ図２２−２５の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２７、２８、２９の断面はそれぞれ図２６の線２７−２７、２８−２８、２９−２９に沿ったものである。図２９の断面は図２７と２８の線２９−２９に沿ったものであり、図２７と２８の断面はそれぞれ図２９の線２７−２７と２８−２８に沿ったものである。
【図２９】図２６−２９はそれぞれ図２２−２５の処理段階に続く処理段階における様を示す図１−４の断片の図である。図２７、２８、２９の断面はそれぞれ図２６の線２７−２７、２８−２８、２９−２９に沿ったものである。図２９の断面は図２７と２８の線２９−２９に沿ったものであり、図２７と２８の断面はそれぞれ図２９の線２７−２７と２８−２８に沿ったものである。
【図３０】図３０−３３はそれぞれ図２６−２９の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３１、３２、３３の断面はそれぞれ図３０の線３１−３１、３２−３２、３３−３３に沿ったものである。図３３の断面は図３１と３２の線３３−３３に沿ったものであり、図３１と３２の断面はそれぞれ図３３の線３１−３１と３２−３２に沿ったものである。
【図３１】図３０−３３はそれぞれ図２６−２９の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３１、３２、３３の断面はそれぞれ図３０の線３１−３１、３２−３２、３３−３３に沿ったものである。図３３の断面は図３１と３２の線３３−３３に沿ったものであり、図３１と３２の断面はそれぞれ図３３の線３１−３１と３２−３２に沿ったものである。
【図３２】図３０−３３はそれぞれ図２６−２９の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３１、３２、３３の断面はそれぞれ図３０の線３１−３１、３２−３２、３３−３３に沿ったものである。図３３の断面は図３１と３２の線３３−３３に沿ったものであり、図３１と３２の断面はそれぞれ図３３の線３１−３１と３２−３２に沿ったものである。
【図３３】図３０−３３はそれぞれ図２６−２９の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３１、３２、３３の断面はそれぞれ図３０の線３１−３１、３２−３２、３３−３３に沿ったものである。図３３の断面は図３１と３２の線３３−３３に沿ったものであり、図３１と３２の断面はそれぞれ図３３の線３１−３１と３２−３２に沿ったものである。
【図３４】図３４−３７はそれぞれ図３０−３３の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３５、３６、３７の断面はそれぞれ図３４の線３５−３５、３６−３６、３７−３７に沿ったものである。図３７の断面は図３５と３６の線３７−３７に沿ったものであり、図３５と３６の断面はそれぞれ図３７の線３５−３５と３６−３６に沿ったものである。
【図３５】図３４−３７はそれぞれ図３０−３３の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３５、３６、３７の断面はそれぞれ図３４の線３５−３５、３６−３６、３７−３７に沿ったものである。図３７の断面は図３５と３６の線３７−３７に沿ったものであり、図３５と３６の断面はそれぞれ図３７の線３５−３５と３６−３６に沿ったものである。
【図３６】図３４−３７はそれぞれ図３０−３３の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３５、３６、３７の断面はそれぞれ図３４の線３５−３５、３６−３６、３７−３７に沿ったものである。図３７の断面は図３５と３６の線３７−３７に沿ったものであり、図３５と３６の断面はそれぞれ図３７の線３５−３５と３６−３６に沿ったものである。
【図３７】図３４−３７はそれぞれ図３０−３３の処理段階に続く処理段階における様を示す図１−４の断片の図である。図３５、３６、３７の断面はそれぞれ図３４の線３５−３５、３６−３６、３７−３７に沿ったものである。図３７の断面は図３５と３６の線３７−３７に沿ったものであり、図３５と３６の断面はそれぞれ図３７の線３５−３５と３６−３６に沿ったものである。
【図３８】図３８は図１３−１７の処理段階における半導体構造の断片の三次元図である。
【図１】
2009531860.tif 000003
【図２】
2009531860.tif 000004
【図３】
2009531860.tif 000005
【図４】
2009531860.tif 000006
【図５】
2009531860.tif 000007
【図６】
2009531860.tif 000008
【図７】
2009531860.tif 000009
【図８】
2009531860.tif 000010
【図９】
2009531860.tif 000011
【図１０】
2009531860.tif 000012
【図１１】
2009531860.tif 000013
【図１２】
2009531860.tif 000014
【図１３】
2009531860.tif 000015
【図１４】
2009531860.tif 000016
【図１５】
2009531860.tif 000017
【図１６】
2009531860.tif 000018
【図１７】
2009531860.tif 000019
【図１８】
2009531860.tif 000020
【図１９】
2009531860.tif 000021
【図２０】
2009531860.tif 000022
【図２１】
2009531860.tif 000023
【図２２】
2009531860.tif 000024
【図２３】
2009531860.tif 000025
【図２４】
2009531860.tif 000026
【図２５】
2009531860.tif 000027
【図２６】
2009531860.tif 000028
【図２７】
2009531860.tif 000029
【図２８】
2009531860.tif 000030
【図２９】
2009531860.tif 000031
【図３０】
2009531860.tif 000032
【図３１】
2009531860.tif 000033
【図３２】
2009531860.tif 000034
【図３３】
2009531860.tif 000035
【図３４】
2009531860.tif 000036
【図３５】
2009531860.tif 000037
【図３６】
2009531860.tif 000038
【図３７】
2009531860.tif 000039
【図３８】
2009531860.tif 000040
【手続補正書】
【提出日】平成20年11月25日(2008.11.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
中心部分で連結する一対のリムを持つU型の半導体材料を含むフローティングボディトランジスタ構造であって、前記リムの各々は一対のゲート制御可能に接続されたソース／ドレイン領域のソース／ドレイン領域を含み、前記トランジスタの前記フローティングボディは前記ソース／ドレイン領域間の前記中心部分にわたってのびる、フローティングボディトランジスタ構造。
【請求項２】
前記U型半導体材料の前記Uを充填する電気的に絶縁性の材料をさらに含む、請求項１の構造。
【請求項３】
前記半導体材料が平面拡張部であり、前記半導体材料拡張部の一側面上に平面ゲートをさらに含む、請求項１の構造。
【請求項４】
前記平面ゲートと前記半導体材料拡張部との間にゲート酸化物をさらに含む、請求項３の構造。
【請求項５】
前記半導体材料が平面拡張部であり、前記半導体材料拡張部の一側面上の平面フロントゲートと、前記半導体材料拡張部の反対の側面上の平面バックゲートをさらに含む、請求項１の構造。
【請求項６】
前記フロントゲートと前記バックゲートが互いに同一の組成である、請求項５の構造。
【請求項７】
電気的に導電性のプレート、
一つ以上の誘電材料によって前記プレートから分離される、前記プレートに隣接する半
導体材料の拡張部であって、前記拡張部はベース部分からのびる一対の突起を持ち、前記突起は導電的にドープされた領域を含む、拡張部、
前記突起間の絶縁材料、
前記半導体材料の少なくとも一部分と、前記プレートの少なくとも一部分を含むフローティングボディトランジスタであって、前記突起の前記導電的にドープされた領域が前記トランジスタのソース／ドレイン領域であり、前記プレートは前記トランジスタのゲートを含み、前記拡張部の前記ベース部分は前記トランジスタの前記フローティングボディを含む、フローティングボディトランジスタ、
を含む半導体構造。
【請求項８】
前記プレートが一つ以上の金属を含む、請求項７の構造。
【請求項９】
前記プレートがチタン、ルテニウム、窒化チタンの内の一つ以上を含む、請求項７の構造。
【請求項１０】
一連の電気的に導電性のプレートであって、前記プレートはフロントゲートプレートとバックゲートプレートとの間で交互になっている、プレート、
複数のトラフ型半導体材料の拡張部であって、個々の拡張部はフロントゲートプレートとバックゲートプレートとの間にあり、前記個々の拡張部は中心の谷部分に連結する一対の上方へ突出する側壁を含み、前記側壁はトランジスタソース／ドレイン領域を含み、前記中心部分はフローティングボディトランジスタのフローティングボディ領域を含む、拡張部、
を含む半導体構造。
【請求項１１】
前記フローティングボディトランジスタがメモリアレイ内にあり、
前記個々のフロントゲートの少なくともいくつかが前記個々のフロントゲートプレートの対向側面においてフローティングボディトランジスタのペア間で共有され、
前記個々のバックゲートの少なくともいくつかが前記個々のバックゲートプレートの対向側面においてフローティングボディトランジスタのペア間で共有される、
請求項１０の構造。
【請求項１２】
前記トラフ型拡張部の前記トラフを充填する電気的に絶縁性の材料をさらに含む、請求項１０の構造。
【請求項１３】
前記フロントゲートプレートが第一のゲート誘電体によって前記半導体材料から分離され、前記バックゲートプレートが第二のゲート誘電体によって前記半導体材料から分離され、前記第一と第二のゲート誘電体は互いに同じ組成である、請求項１０の構造。
【請求項１４】
前記バックゲートプレートが前記フロントゲートプレートと同じ組成である、請求項１０の構造。
【請求項１５】
一連の電気的に導電性のプレートであって、前記プレートはフロントゲートプレートとバックゲートプレートとの間で交互になっている、プレート、
フローティングボディトランジスタのアレイであって、前記トランジスタアレイの列はフロントゲートプレートとバックゲートプレートとの間にあり、前記列に沿った前記個々のトランジスタの各々はソース領域とドレイン領域を持ち、前記トランジスタの前記ソース及びドレイン領域は前記アレイの前記列に沿って互いに交互になっている、フローティングボディトランジスタのアレイ、
を含み、
前記アレイの前記列に約45度でのびる斜線に沿って前記ソース領域が互いに結合される
、半導体構造。
【請求項１６】
前記トランジスタがトラフ型半導体材料の拡張部を含み、個々の拡張部はフロントゲートプレートとバックゲートプレートとの間にあり、前記個々の拡張部は中心の谷部分に連結する一対の上方へ突出する側壁を含み、前記側壁は前記トランジスタのソース及びドレイン領域を含み、前記中心部分は前記フローティングボディトランジスタのフローティングボディ領域を含む、請求項１５の構造。
【請求項１７】
基板を設けるステップ、
前記基板の上に半導体材料の複数の分離トラフ型構造を形成するステップであって、前記個々のトラフ型構造は谷に連結する一対の上方へ突出する側壁を含む、ステップ、
前記トラフ型構造の前記谷を絶縁材料で充填するステップ、
前記トラフ型構造を通ってのびる複数の電気的に導電性のゲート線を形成し、前記トラフ型構造を前記導電性のゲート線のペア間に挟まれた複数のトラフ型スライスにさらに分割するステップ、
前記導電性のゲート線のペアとその間の前記トラフ型スライスをフローティングボディトランジスタに組み込むステップ、
を含む、半導体構造の形成方法。
【請求項１８】
前記トラフ型構造の前記上方へ突出する側壁が一つ以上の犠牲材料でキャップされ、前記電気的に導電性のゲート線を形成するステップの後、
前記一つ以上の犠牲材料を除去するステップと、
前記上方へ突出する側壁の上に追加の半導体材料を成長させ、前記トラフ型スライスの前記上方へ突出する側壁をのばすステップ、
とをさらに含む、請求項１７の方法。
【請求項１９】
前記トラフ型スライスの前記上方へ突出する側壁内にソース領域とドレイン領域を形成するステップであって、各スライスは一つの側壁内にソース領域を、他方の側壁内にドレイン領域を含む、ステップをさらに含む、請求項１７の方法。
【請求項２０】
前記トラフ型構造の前記上方へ突出する側壁が一つ以上の犠牲材料でキャップされ、前記電気的に導電性のゲート線を形成するステップの後、
前記一つ以上の犠牲材料を除去するステップと、
前記上方へ突出する側壁の上に追加の半導体材料を成長させ、前記トラフ型スライスの前記上方へ突出する側壁をのばすステップと、
前記のばした上方へ突出する側壁内に前記ソースおよびドレイン領域を形成するステップと、
をさらに含む、請求項１９の方法。
【請求項２１】
前記導電性のゲート線が、交互になっているフロントゲート線とバックゲート線であり、前記バックゲート線の全てを互いに電気的に接続するステップをさらに含む、請求項１７の方法。
【請求項２２】
前記基板が半導体ベースの上に絶縁体を含み、前記トラフ型構造は前記絶縁体に直接接触するように形成される、請求項１７の方法。
【請求項２３】
前記絶縁体が二酸化シリコンから構成され、前記半導体ベースが単結晶シリコンを含む、請求項２２の方法。
【請求項２４】
電気的に絶縁性のマスの上に、厚みを持つ半導体材料を含む基板を設けるステップ、
前記半導体材料に及ぶが、前記半導体材料の前記厚みを完全には貫通しない複数の第一のトレンチを形成するステップであって、前記第一のトレンチは定められた横方向に沿って基本的に直線的にのびる、ステップ、
前記半導体材料を完全に貫通し前記絶縁性のマスに及ぶ一つ以上の第二のトレンチを形成するステップであって、前記第二のトレンチを形成するステップは前記第一のトレンチに沿ってその下にのびる前記半導体材料の複数の離間された領域を残し、ここで、前記半導体材料の個々の離間領域はトラフ型で、前記トラフの側壁は前記第一のトレンチの対向側面に沿っており、前記トラフの底部は前記第一のトレンチの下にある、ステップ、
電気的に絶縁性の材料で前記第二のトレンチを充填するステップ、
前記横方向にほぼ直角な縦方向に沿って基本的に直線的にのびる、前記半導体材料を完全に通って前記絶縁性のマスに及ぶ複数の第三のトレンチを形成するステップであって、ここで、前記第三のトレンチは前記半導体材料の前記トラフ型領域と前記電気的に絶縁性の材料にわたり、従って、絶縁材料領域と半導体材料領域を含む周辺部を持ち、前記第三のトレンチは前記トラフ型半導体材料をトラフ型スライスに分割する、ステップ、
前記第三のトレンチの周辺部の前記半導体材料領域を誘電材料で裏打ちするステップ、
前記裏打ちステップ後、前記第三のトレンチ内に導電材料を形成するステップ、
前記半導体材料の前記トラフ型領域の前記側壁の少なくとも一部分を導電的にドープするステップ、
を含み、
前記第三のトレンチ内の前記導電材料が複数のフロントゲート／バックゲートペアを形成し、各ペアはその間に前記トラフ型スライスの一つをサンドイッチし、フロントゲート／トラフ型半導体材料スライス／バックゲートのサンドイッチの各々はフローティングボディトランジスタユニットセルである、
半導体構造の形成方法。
【請求項２５】
電気的に絶縁性のマスの上に、厚みを持つ半導体材料を含む基板を設けるステップ、
前記半導体材料に及ぶが、前記半導体材料の前記厚みを完全には貫通しない複数の第一のトレンチを形成するステップであって、前記第一のトレンチは定められた横方向に沿って基本的に直線的にのびる、ステップ、
前記半導体材料を完全に貫通し前記絶縁性のマスの約半分に及ぶ一つ以上の第二のトレンチを形成するステップであって、前記第二のトレンチを形成するステップは前記第一のトレンチに沿ってその下にのびる前記半導体材料の複数の離間された領域を残し、ここで、前記半導体材料の個々の離間領域はトラフ型で、前記トラフの側壁は前記第一のトレンチの対向側面に沿っており、前記トラフの底部は前記第一のトレンチの下にある、ステップ、
電気的に絶縁性の材料で前記第二のトレンチを充填するステップ、
前記横方向にほぼ直角な縦方向に沿って基本的に直線的にのびる、前記半導体材料を完全に通って前記絶縁性のマスの約半分を通る複数の第三のトレンチを形成するステップであって、ここで、前記第三のトレンチは前記半導体材料の前記トラフ型領域と前記電気的に絶縁性の材料にわたり、従って、絶縁材料領域と半導体材料領域を含む周辺部を持ち、前記第三のトレンチは前記トラフ型半導体材料をトラフ型スライスに分割する、ステップ、
前記第三のトレンチの周辺部の前記半導体材料領域を誘電材料で裏打ちするステップ、
前記裏打ちステップ後、前記第三のトレンチ内に導電材料を形成するステップ、
前記半導体材料の前記トラフ型領域の前記側壁の少なくとも一部分を導電的にドープするステップ、
を含み、
前記第三のトレンチ内の前記導電材料が複数のフロントゲート／バックゲートペアを形成し、各ペアはその間に前記トラフ型スライスの一つをサンドイッチし、フロントゲート／トラフ型半導体材料スライス／バックゲートのサンドイッチの各々はフローティングボ
ディトランジスタユニットセルであり、
前記側壁の前記導電的にドープされた部分はソースおよびドレイン領域であり、
各トラフ型半導体材料スライスは前記スライスの一つの側壁中にソース領域を持ち、前記スライスの他方の側壁中にドレイン領域を持つ、
半導体構造の形成方法。
【請求項２６】
前記縦方向と横方向に対して斜めにのびる方向に沿って前記複数のソース領域を電気的に相互接続するステップをさらに含む、請求項２５の方法。
【請求項２７】
共通の横方向に沿って前記複数のドレイン領域を電気的に相互接続するステップをさらに含む、請求項２５の方法。
【請求項２８】
前記縦方向と横方向に対して斜めに延びる方向に沿って、前記複数のソース領域をソース相互接続線で電気的に相互接続するステップと、
共通の横方向に沿って前記複数のドレイン領域をビット線で電気的に相互接続するステップと、
をさらに含む、請求項２５の方法。
【請求項２９】
前記ビット線が前記ソース相互接続線の上にある、請求項２８の方法。
【請求項３０】
前記第三のトレンチ内に前記導電材料を形成するステップが、前記第三のトレンチを部分的にのみ充填し、充填されない前記第三のトレンチの上部部分を残し、さらに、前記第三のトレンチの前記上部部分内に電気的に絶縁性のキャップを形成するステップを含む、請求項２４の方法。
【請求項３１】
前記第二のトレンチを前記絶縁材料で充填する間に前記第一のトレンチが前記絶縁材料で充填される、請求項２４の方法。
【請求項３２】
前記バックゲートの全てを互いに電気的に接続するステップをさらに含む、請求項２４の方法。
【請求項３３】
前記絶縁性のマスが半導体ベースの上にあり、前記絶縁性のマスは二酸化シリコンから構成され、前記半導体ベースは単結晶シリコンを含む、請求項２４の方法。
【国際調査報告】
2009531860.tif 000041
2009531860.tif 000042
2009531860.tif 000043