(57)【要約】  薄膜キャパシタを形成する方法が提供される。この方法は、第１の電極上の誘電体薄膜のゾル・ゲルパターニング、所望でない誘電体薄膜のリフトオフ除去、及び誘電体薄膜と第２の電極との結合を含む。薄膜キャパシタは、その特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す。このような薄膜キャパシタを含む計算システムも開示される。
2009531861.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極上にマスクをパターニングする工程；
前記第１の電極及び前記マスクの上にグリーン誘電体膜を形成する工程；
ポジティブパターンを有する誘電体膜を得るため、前記マスクをリフトオフする工程；及び
シンターされた誘電体を得るため、前記グリーン誘電体膜をシンターする工程；
を有する方法。
【請求項２】
前記グリーン誘電体膜をシンターする工程の前に、前記グリーン誘電体膜に第１のキュアを施す工程を含む請求項１に記載の方法。
【請求項３】
前記グリーン誘電体膜をシンターする工程の前に、前記グリーン誘電体膜に第１のキュアを施す工程を含み、前記グリーン誘電体膜はゾル・ゲルプロセスによって形成され、且つ前記第１のキュアは約５０℃から約１５０℃の範囲内の温度で行われる、請求項１に記載の方法。
【請求項４】
前記マスクをリフトオフする工程は、前記マスクを湿式プロセスで溶解させることを含む、請求項１に記載の方法。
【請求項５】
前記マスクをリフトオフする工程は、前記マスクを気体で隆起させることを含む、請求項１に記載の方法。
【請求項６】
前記シンターする工程は約７００℃から約９００℃の温度範囲内で行われる、請求項１に記載の方法。
【請求項７】
前記シンターする工程は、約７００℃から約９００℃の温度範囲内且つ非反応性雰囲気内で行われる、請求項１に記載の方法。
【請求項８】
前記シンターする工程は、約７００℃から約９００℃の温度範囲内且つ真空内で行われる、請求項１に記載の方法。
【請求項９】
当該方法は更に、前記グリーン誘電体膜をシンターする工程の前に、前記グリーン誘電体膜に第１のキュアを施す工程を含み；
前記シンターする工程は、約７００℃から約９００℃の温度範囲内、且つ非反応性ガス、減圧ガス、及び真空から選択された非反応性雰囲気内で行われ；且つ
当該方法は更に、シンターされた誘電体膜に第２の電極を結合する工程を含む；
請求項１に記載の方法。
【請求項１０】
前記第１の電極の上方に第２の電極を形成する工程を更に含み、前記ポジティブパターンは前記第１の電極と前記第２の電極との間に、それらに接触して配置される、請求項１に記載の方法。
【請求項１１】
第１の電極上にマスクをパターニングする工程；
前記第１の電極及び前記マスクの上に、浸漬法、スプレー法及びスピンオン法から選択された方法で、ゾル・ゲル・チタン酸塩のグリーン誘電体膜を形成する工程；
前記ゾル・ゲル・チタン酸塩のグリーン誘電体膜に、約５０℃から約１５０℃の温度範囲内で、第１のキュアを施す工程であり、第１のキュア後の誘電体膜を得る工程；
ポジティブパターンを有する誘電体膜を得るため、液体で剥離する方法、気体で隆起させる方法、及びこれらの組み合わせから選択された方法で、前記マスクをリフトオフする工程；
シンターされたチタン酸塩の誘電体を得るため、前記ゾル・ゲル・チタン酸塩のグリーン誘電体膜に第２のシンターを施す工程；及び
薄膜キャパシタを形成するため、前記シンターされたチタン酸塩の誘電体に第２の電極を結合する工程であり、前記シンターされたチタン酸塩の誘電体は、下方で前記第１の電極に接触し且つ上方で前記第２の電極に接触する工程；
を有する方法。
【請求項１２】
マイクロエレクトロニクスダイ、搭載基板、及び回路基板から選択された構造とともに組み立てる工程を更に含む請求項１１に記載の方法。
【請求項１３】
前記シンターを施す工程は、約７００℃から約９００℃の温度範囲内、且つ非反応性ガス、減圧ガス、及び真空から選択された非反応性雰囲気内で行われる、請求項１１に記載の方法。
【請求項１４】
第１の電極；
前記第１の電極上に配置された誘電体であり、該誘電体の特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す誘電体；及び
前記誘電体上に配置された第２の電極；
を有する薄膜キャパシタ。
【請求項１５】
前記特性寸法は約０．１μｍから約１μｍの範囲内である、請求項１４に記載の薄膜キャパシタ。
【請求項１６】
当該薄膜キャパシタに結合されたソケットを更に含む請求項１４に記載の薄膜キャパシタ。
【請求項１７】
当該薄膜キャパシタに結合されたダイであり、ダイ側にてソケット上に配置されたダイ；
を更に含む請求項１４に記載の薄膜キャパシタ。
【請求項１８】
当該薄膜キャパシタに結合されたダイ；及び
ソケットに結合された回路基板；
を更に含み、
当該薄膜キャパシタは前記回路基板と前記ソケットとの間に配置されている、
請求項１４に記載の薄膜キャパシタ。
【請求項１９】
マイクロエレクトロニクスダイ；
薄膜キャパシタであり：
第１の電極；
前記第１の電極上に配置された誘電体であり、該誘電体の特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す誘電体；及び
前記誘電体上に配置された第２の電極；
を含む薄膜キャパシタ；並びに
前記薄膜キャパシタに結合されたダイナミック・ランダムアクセスメモリ；
を有する計算システム。
【請求項２０】
当該システムは、コンピュータ、無線通信機器、手持ち式機器、自動車、機関車、飛行機、船、及び宇宙船のうちの１つ内に配置され、且つ前記マイクロエレクトロニクスダイはデータ記憶装置、デジタル信号プロセッサ、マイクロコントローラ、特定用途向け集積回路、及びマイクロプロセッサから選択されている、請求項１９に記載の計算システム。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施形態は平板キャパシタアセンブリに関する。
【背景技術】
【０００２】
プロセッサダイは、しばしば、動作中に生成される過渡的な負荷に応答するために容量性電源を必要とする。ダイの過渡負荷要求に応えるためにキャパシタが設けられる。薄膜キャパシタ（ＴＦＣ）は、典型的に、２つの電極間に誘電体が配置されたものであり、レーザードリル加工によって製造されてきた。レーザードリル加工はコスト及び時間がかかり、また、かなり不均一な熱応答にＴＦＣ構造を晒してしまう。高誘電率（ｈｉｇｈ−ｋ）薄膜キャパシタ（ＴＦＣ）は、電気的コンタクトを提供するため、シンター後にレーザードリル加工されるか、あるいは化学的にエッチングされるかしなければならない。これらのプロセスはシンターされたｈｉｇｈ−ｋ誘電体の化学的性質に影響を及ぼし得る。レーザードリル加工は不均一なレーザー加熱部を生じさせ得る。また、エッチングの化学反応はエッチングエッジ部及びその付近においてｈｉｇｈ−ｋ誘電体を変性させ得る。
【０００３】
シンターされた薄膜キャパシタ（ＴＦＣ）の誘電体層を貫通するコンタクト通路を形成する従来のレーザードリルプロセスにおいては、レーザービームによる極度な過渡熱が、レーザードリルにより切断しようとするエッジ部に熱変性領域を生じさせる。レーザードリル加工されるエッジ部は、レーザードリルプロセスによる極度な過渡熱に晒されるが、切断エッジ部の反対側には、シンターされたＴＦＣ誘電体がシンター処理から不変のままで残され得る。従来のレーザードリルプロセスは、レーザードリル加工されるエッジ部を、該エッジ部から離れた領域に対して、物理的あるいは化学的に変化させる。例えば、レーザードリル加工されたエッジ部は該エッジ部から離れた領域より砕けやすくなる。故に、レーザードリル加工されたエッジ部の熱による形態（モルフォロジー）変化は、シンターされた誘電体内に引き起こされる脆化の表れを示し得る。この脆化は、幾つかある技術の中で特に、物理的な探査（プロービング）によって決定することができる。レーザードリル加工されたエッジ部はまた、極度な過渡熱によって喪失あるいは変性された材料に起因して、化学的性質を変化され得る。故に、レーザードリル加工されたエッジ部の熱によるモルフォロジー変化は、シンターされた誘電体内に化学的な減耗の表れを示し得る。化学的性質の変化は、例えば走査電子顕微鏡（ＳＥＭ）又はイオン結合プラズマ（ＩＣＰ）分析などの顕微鏡技術によって決定することができる。そして、レーザードリルプロセスの極度な過渡熱のため、レーザードリル加工されたエッジ部は更に、離れた領域と比較して、ＴＦＣ誘電体の基質（matrix）内に組み込まれた揮発された浮遊材料を有し得る。故に、レーザードリル加工されたエッジ部の熱によるモルフォロジー変化は、シンターされた誘電体内に化学的添加の表れを示し得る。この化学的性質の変化は、例えばＳＥＭ又はＩＣＰ分析などの顕微鏡技術によって決定することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、薄膜キャパシタの製造のためのゾル・ゲル及びマスクパターニング、それにより製造された薄膜キャパシタ、及び該キャパシタを含むシステムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
一実施形態に従った方法は、第１の電極上にマスクをパターニングする工程、第１の電極及びマスクの上にグリーン誘電体膜を形成する工程、ポジティブパターンを有する誘電体膜を得るため、マスクをリフトオフする工程、及びシンターされた誘電体を得るため、グリーン誘電体膜をシンターする工程を有する。
【０００６】
一実施形態に従った方法は、第１の電極上にマスクをパターニングする工程、第１の電極及びマスクの上に、浸漬法、スプレー法及びスピンオン法から選択された方法で、ゾル・ゲル・チタン酸塩のグリーン誘電体膜を形成する工程、ゾル・ゲル・チタン酸塩のグリーン誘電体膜に、約５０℃から約１５０℃の温度範囲内で、第１のキュアを施す工程であり、第１のキュア後の誘電体膜を得る工程、ポジティブパターンを有する誘電体膜を得るため、液体で剥離する方法、気体で隆起させる方法、及びこれらの組み合わせから選択された方法で、マスクをリフトオフする工程、シンターされたチタン酸塩の誘電体を得るため、ゾル・ゲル・チタン酸塩のグリーン誘電体膜に第２のシンターを施す工程、及び薄膜キャパシタを形成するため、シンターされたチタン酸塩の誘電体に第２の電極を結合する工程であり、シンターされたチタン酸塩の誘電体は、下方で第１の電極に接触し且つ上方で第２の電極に接触する工程を有する。
【０００７】
一実施形態に従った薄膜キャパシタは、第１の電極、第１の電極上に配置された誘電体、及び誘電体上に配置された第２の電極を有し、誘電体は、該誘電体の特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す。
【０００８】
一実施形態に従った計算システムは、マイクロエレクトロニクスダイ、薄膜キャパシタ、及び薄膜キャパシタに結合されたダイナミック・ランダムアクセスメモリを有し、薄膜キャパシタは、第１の電極、第１の電極上に配置された誘電体、及び誘電体上に配置された第２の電極を含み、誘電体は、該誘電体の特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す。
【０００９】
実施形態がどのように得られるかを理解するため、簡単に上述された様々な実施形態を添付の図面を参照して、より具体的に説明する。これらの図は、必ずしも縮尺通りに描かれておらず、実施形態の範囲を限定するものと見なされるべきではない。幾つかの実施形態を、添付図面を使用することにより、更に具体的且つ詳細に説明する。
【発明を実施するための最良の形態】
【００１０】
以下の説明は、例えば、上、下、第１、第２などの用語を含むが、これらの用語は単に説明のために用いられており、限定的なものとして見なされるべきではない。ここで説明されるデバイス又は品目の実施形態は、数多の位置及び向きで製造、使用、あるいは載置され得る。用語“ダイ”及び“チップ”は、概して、様々なプロセス処理によって所望の集積回路デバイスへと変形される基本被加工物である物理的な対象物を意味する。ダイは通常、ウェハから個片化され、ウェハは半導電性材料、非半導電性材料、又はこれらの組み合わせから成り得る。回路基板（ボード）は典型的に、ダイの搭載基板として機能する樹脂含浸処理された繊維ガラス構造である。
【００１１】
ここでは図面を参照するが、似通った構造には似通った参照符号を付する。構造及びプロセスの実施形態を明確に示すため、添付の図面は実施形態を図式的に表現するものである。故に、製造される構造の実際の外観は、例えば顕微鏡写真において、実施形態の本質的な構造を組み込みながらも違って見え得る。また、図面は実施形態の理解に必要な構造のみを示すものである。図面の明瞭性を保つため、技術的に知られた更なる構造は示さない。
【００１２】
図１Ａは、一実施形態に従った処理における薄膜キャパシタ（ＴＦＣ）アセンブリ１００を示す断面図である。この処理段階におけるＴＦＣアセンブリ１００は、上面１１２及び下面１１４を有する第１の電極１１０を含んでいる。第１の電極１１０の上面１１２上にはマスク１１６がパターニングされている。一実施形態において、マスク１１６は、処理中に膨潤（swelling）及び剥離（peeling）の影響を受けやすい。一実施形態において、マスク１１６は液体に対して溶解性を有し、これを除去することにはリフトオフプロセスが有用である。一実施形態において、マスク１１６は気体に対して膨潤性を有し、これを除去することにはリフトオフプロセスが有用である。
【００１３】
図１Ｂは、一実施形態に従った更なる処理後の図１Ａの薄膜キャパシタアセンブリを示す断面図である。ＴＦＣアセンブリ１０１は、第１の電極１１０の上面１１２上とマスク１１６上とに配置されたグリーン誘電体膜１１８を有している。一実施形態において、グリーン誘電体膜１１８は、上面１１２上に置かれたセラミック粉末の懸濁膜である。
【００１４】
一実施形態において、マスク１１６は第１の厚さ１２０を有し、グリーン誘電体膜１１８は第２の厚さ１２２を有する。一実施形態において、第１の厚さ１２０は第２の厚さより大きい。この実施形態においては、マスクの厚さである第１の厚さ１２０がグリーン誘電体膜１１８の厚さである第２の厚さ１２２より大きいため、マスク１１６は、リフトオフ処理の液体又は気体の攻撃の影響を受けやすい露出された側面１２４を有する。一実施形態において、第１の厚さ１２０は第２の厚さ１２２とほぼ同一である。
【００１５】
一実施形態において、グリーン誘電体膜１１８はチタン酸塩化合物のゾル・ゲル溶液を含む。一実施形態において、グリーン誘電体膜１１８はチタン酸バリウム化合物のゾル・ゲル溶液を含む。一実施形態において、グリーン誘電体膜１１８はチタン酸ストロンチウム化合物のゾル・ゲル溶液を含む。一実施形態において、グリーン誘電体膜１１８は主要な存在物としてチタン酸バリウムストロンチウム（ＢＳＴ）化合物のゾル・ゲル溶液を含む。“主要な存在物”は、グリーン誘電体膜１１８がシンター後に約１００％のチタン酸セラミックを含むことを意味してもよく、また、グリーン誘電体膜１１８の大部分がＢＳＴであることを意味してもよい。“主要な存在物”はまた、例えば少なくとも２つの他の誘電体が存在する場合、グリーン誘電体膜１１８が約３４％から約４９％だけＢＳＴであり、これが５０％未満ではあるが最も優勢な誘電体であることを意味してもよい。一実施形態において、ＴＦＣの誘電体としての使用に好適な如何なる他のセラミック誘電体がグリーン誘電体膜１１８として用いられてもよい。一実施形態において、第２の加熱プロセスは適切には、シンターではなくアニールと呼ばれる。この実施形態においては、第１のキュアにおいて、誘電体膜１１８は、流体の喪失のみが起こり、その化学的性質が実質的に変化しないように加熱される。特定の適用は、開示される実施形態のため、ここで定義されたシンター又はここで定義されたアニールを用い得るので、シンターという用語及びアニールという用語は同意語として用いられる。
【００１６】
一実施形態に従ったゾル・ゲル膜１１８の調合は、チタンアルコキシド及びストロンチウム無機塩をメトキシエタノール及びエチレングリコールと混合することを含む。一実施形態において、一実施形態に従ったゾル・ゲル膜１１８の調合は、チタンアルコキシド及びバリウム無機塩をメトキシエタノール及びエチレングリコールと混合することを含む。一実施形態において、一実施形態に従ったゾル・ゲル膜１１８の調合は、チタンアルコキシド、バリウム無機塩及びストロンチウム無機塩をメトキシエタノール及びエチレングリコールと混合することを含む。
【００１７】
一実施形態において、第１の電極１１０及びマスク１１６上へのグリーン誘電体膜１１８の塗布は、露出表面に直角に吹き付ける（スプレーする）ことによって行われる。一実施形態において、グリーン誘電体膜１１８の塗布は、ゾル・ゲル液のスピンオンによって行われる。一実施形態において、グリーン誘電体膜１１８の塗布は、誘電体前駆体の溶液に第１の電極１１０を浸すことによって行われる。
【００１８】
一実施形態において、第１のキュア、その後の第２のシンターと称される二度の加熱プロセスが行われる。より一般的には、このプロセスの実施形態は第１の加熱、その後の第２の加熱と称される。第１の電極１１０及びマスク１１６へのグリーン誘電体膜１１８の塗布後、グリーン誘電体膜１１８を部分的に安定化させるため、第１のキュアプロセスが行われる。一実施形態において、キュアはグリーン誘電体膜１１８を室温で流動性を有しないようにさせるのに十分なだけ加熱することによって行われる。一実施形態において、グリーン誘電体膜１１８は約０．５μｍから約３０μｍの範囲内の厚さを有する。故に、グリーン誘電体膜１１８の非流動性は、該膜の厚さ及び第１のキュアプロセス後の該膜の粘性に関係する。
【００１９】
一実施形態において、第１のキュアは約５０℃から約１５０℃の温度範囲内で、グリーン誘電体膜１１８を室温で流動性を有しないようにさせるのに十分な時間にわたって行われる。第１のキュアはまた、グリーン誘電体膜１１８が室温で流動性を有しないようになりながらも、第１のキュア後の段階において選択された領域からの容易な除去を可能にするのに有効な気孔率を保持することを可能にする。
【００２０】
図１Ｃは、一実施形態に従った更なる処理後の図１Ｂの薄膜キャパシタアセンブリを示す断面図である。図１Ｃにおいては、リフトオフプロセスの進行中のＴＦＣアセンブリ１０２が示されている。リフトオフプロセスはマスク１１７（図１Ｂにおける１１６）を隆起（swelling）させ且つ／或いは持ち上がらせる。グリーン誘電体膜１１８は、マスク１１７上ではなく第１の電極１１０上にパターニングされたところでは、第１の電極１１０に付着したままである。マスク１１７上にパターニングされたグリーン誘電体膜１１９は、剥離し且つ／或いは隆起しつつあるマスク１１７によってリフトオフされる過程にある。
【００２１】
マスク１１７に接触していたグリーン誘電体膜１１９の除去後、ＴＦＣアセンブリ１０２は、残存するグリーン誘電体膜１１８をそのシンターの達成のために加熱することによって更に処理される。一実施形態において、グリーン誘電体膜１１８のキュアは少なくとも何らかの酸化を含み、少なくとも焼成プロセスと称される。一実施形態において、シンターは約７００℃から約９００℃の温度範囲内で行われる。第１の電極１１０を酸化から保護するため、シンター中は非反応性雰囲気にされる。一実施形態において、非反応性雰囲気は、例えばアルゴン等の非反応性ガスを含む。一実施形態において、非反応性雰囲気は、例えば窒素等の非酸化性ガスを含む。一実施形態において、非反応性雰囲気は真空である。一実施形態において、非反応性雰囲気は、例えば０．１気圧程度以下といった減圧雰囲気と例えばアルゴン等の非反応性ガスとを含む。一実施形態において、非反応性雰囲気は、例えば０．０１気圧程度以下といった減圧雰囲気と例えばアルゴン等の非反応性ガスとを含む。
【００２２】
一実施形態において、この開示に係るＴＦＣアセンブリ内の構造の寸法により、グリーン誘電体膜１１８のシンターは、実質的に均一に熱変性されたモルフォロジーを有するＴＦＣ誘電体層１１８（図１Ｄ）をもたらす。
【００２３】
シンター中、監視すべき１つのパラメータは、グリーン誘電体膜１１８の内部熱抵抗の外部熱抵抗に対する比である。熱伝導技術にて知られるビオ係数（Biot  modulus）は、内部熱抵抗の外部熱抵抗に対する比の指標となる。一実施形態において、内部熱抵抗はＺ方向におけるビオ係数の評価により最小化される。例えばシンター等の加熱キュアは、故に、グリーン誘電体膜１１８に実質的に均一な熱負荷を課すので、第１のキュアを施された誘電体膜１１８が完全にシンターされるとき、如何なる方向、特にＸ方向及びＹ方向、の如何なる特性寸法（characteristic  dimension）にもわたって、実質的に均一な熱変性されたモルフォロジーが存在することになる。Ｙ方向は、この図の紙面に直交する方向である。
【００２４】
図１Ｄは、一実施形態に従った更なる処理後の図１Ｃの薄膜キャパシタアセンブリを示す断面図である。図１Ｄにおいて、ＴＦＣアセンブリ１０３は概略的に示されている。ＴＦＣ誘電体膜１１８及び第１の電極１１０に、第２の電極１２６が一体化されている。ＴＦＣアセンブリ１０３はまた、第１の電極１１０を保護する下部誘電体層１２８と、第２の電極１２６を保護する上部誘電体層１３０とを含んでいる。ＴＦＣアセンブリ１０３の構造には更に、第１の電極１１０と接触する第１の電極コンタクト１３２と、第２の電極１２６と接触する第２の電極コンタクト１３４とが含まれている。第１の電極コンタクト１３２及び第２の電極コンタクト１３４は、それぞれのコンタクト通路内に形成されている。このコンタクト通路は、このプロセスの実施形態により、レーザードリル加工等の極度な過渡熱を伴わずに形成されることが可能である。ＴＦＣアセンブリ１０３のうちの実効的なキャパシタ部分は、ＴＦＣアセンブリ１３６としても参照され得る。ＴＦＣアセンブリ１３６は、少なくとも、第１の電極１１０、ＴＦＣ誘電体膜１１８、及び第２の電極１２６を含む。ＴＦＣアセンブリ１３６は基板１３８上に配置されている。それぞれの第１の電極コンタクト１３２及び第２の電極コンタクト１３４は、それぞれの第１の接合パッド１４０及び第２の接合パッド１４２の位置に“ピン配列”されている。一実施形態において、ＴＦＣアセンブリ１３６は基板１３８なしで提供され、それぞれの第１の接合パッド１４０及び第２の接合パッド１４２は、それぞれの第１の電極コンタクト１３２及び第２の電極コンタクト１３４に一体化される。
【００２５】
図２は、一実施形態に従って処理された薄膜キャパシタアセンブリ２００の、切断部２０２を含む上面図である。ＴＦＣアセンブリ２００は、平面図を切開するように“剥離”され、且つＴＦＣ誘電体層の部分を露出させるように“切断”されたものとして示されている。ＴＦＣアセンブリ２００は第１の電極２１０と、２箇所のＴＦＣ誘電体膜２２２を含んでいる。第１の電極２１０はまた、２箇所のＴＦＣ誘電体膜２２２間に描かれた、間隔寸法２４４に達するコンタクト通路の設置部２４２を示している。
【００２６】
ＴＦＣ誘電体膜２２２の特性寸法２４６が示されている。特性寸法２４６は、最長の直交配置においてＴＦＣ誘電体膜２２２を横切るように配置され得る何れかの測定ラインであるように選択される。図２における特性寸法２４６はＴＦＣ誘電体膜２２２をＸ軸に沿って横断するものとして示されている。短軸に沿って定められる厚さが薄いというＴＦＣ誘電体膜２２２の性質により、特性寸法は短軸にあるようには選択されない。例えば、図２においては、ＴＦＣ誘電体膜２２２の短軸は、この図の紙面に直交するＺ方向にある。
【００２７】
マイクロエレクトロニクスダイのチップスケールパッケージに関する一実施形態において、ＴＦＣ誘電体膜２２２の特性寸法２４６は約１００μｍから約３５０μｍの範囲内であり、Ｘ軸またはＹ軸の何れかに沿ったものとし得る。一実施形態において、特性寸法２４６は約２００μｍである。
【００２８】
コンタクト通路を形成するための、シンターされたＴＦＣ誘電体層を貫通しての従来のレーザードリル加工においては、エッジ領域２４８はＴＦＣ誘電体膜２２２の後部領域２５０と異なるように熱変性される。エッジ領域２４８はレーザードリルプロセスによる極度の過渡熱に晒されるが、後部領域２５０は、エッジ領域２４８及び第１の電極２１０の双方が極度な過渡熱に抵抗するヒートシンクとして作用することの恩恵を受ける。従来のレーザードリルプロセスは、エッジ領域２４８のモルフォロジーを後部領域２５０と異なるように変化させ得る。例えば、エッジ領域２４８のモルフォロジーは後部領域２５０よりも砕けやすくなり得る。エッジ領域２４８のモルフォロジーはまた、過渡熱による材料の喪失又は変性によって化学的性質を変化され得る。また、レーザードリルプロセスの極度な過渡熱により、エッジ領域２４８のモルフォロジーは後部領域２５０と比較して、エッジ領域２４８の基質内に組み込まれた揮発された浮遊材料を有し得る。
【００２９】
一実施形態によれば、完成されたポジティブパターンのシンターにより、ＴＦＣ誘電体膜２２２が生成され、熱変性されたＴＦＣ誘電体膜２２２のモルフォロジーは、特性寸法２４６によって定められる方向に沿って実質的に均一になる。この実質的に均一な熱変性後のモルフォロジーは、如何なる位置においてもＴＦＣ誘電体膜２２２の既知の性質を示す。ＴＦＣ誘電体膜２２２のエッジ領域２４８又は後部領域２５０の何れであろうと、熱変性後のモルフォロジーは実質的に均一である。一実施形態において、ＴＦＣ誘電体膜２２２は主要な存在物としてＢＳＴを含む。
【００３０】
図３は、一実施形態に従って形成された薄膜キャパシタアセンブリを含むパッケージ３００を示す断面図である。パッケージ３００は、ダイ３５２及び搭載基板３５４を含んでいる。２箇所のＴＦＣアセンブリ３３４及び３３５が示されている。一実施形態において、ＴＦＣアセンブリ３３４はダイ３５２の側方且つ搭載基板３５４の上に配置される。一実施形態において、ＴＦＣアセンブリ３３５はダイ３５２の下方で搭載基板３５４に一体化して配置される。一実施形態において、ダイ３５２は存在しないが、ダイ設置部が、ダイがダイ３５２のように最終的に占有し得る搭載基板３５４上の同一位置を占有し、ＴＦＣアセンブリ３３５は該ダイ設置部の下方で搭載基板３５４に一体化して配置される。
【００３１】
ダイ３５２の側方に配置されたＴＦＣアセンブリ３３４は、より詳細に図示されている。ＴＦＣアセンブリ３３４は、第１の電極３１０及び第２の電極３２４を含んでおり、これらがＴＦＣ誘電体膜３２２を挟み込んでいる。一実施形態において、ＴＦＣ誘電体層３２２は主要な存在物としてＢＳＴ粉末を含む。ＴＦＣアセンブリ３３４はまた、第１の電極３１０を保護する下部誘電体層３２６と、第２の電極３２４を保護する上部誘電体層３２８とを含んでいる。ＴＦＣアセンブリ３３４の構造には更に、第１の電極３１０と接触する第１の電極コンタクト３３０と、第２の電極３２４と接触する第２の電極コンタクト３３２とが含まれている。第１の電極コンタクト３３０及び第２の電極コンタクト３３２は、それぞれのコンタクト通路内に形成されている。このコンタクト通路は、選択された領域がシンター前に除去されているので、レーザードリル加工等の極度な過渡熱を伴わずに形成されることが可能である。
【００３２】
搭載基板３５４は下部電極接合パッド３３８及び上部電極接合パッド３４０にて、ＴＦＣアセンブリ３３４に結合されている。ダイ３５２の下方に配置され且つ搭載基板３５４に一体化されたＴＦＣアセンブリ３３５は、搭載基板３５４の下方で露出された下部電極接合パッド３３９及び上部電極接合パッド３４１を含んでいる。
【００３３】
図４は、様々な実施形態に従ったプロセスフロー４００を示す図である。
【００３４】
段階４１０にて、このプロセスは、第１の電極上にマスクをパターニングすることを含む。非限定的な例として、図１Ａのマスク１１６が第１の電極１１０上にパターニングされる。パターニングは、レジスト材料をスピンオンし、除去リンスに備えてレジストを露光することにより行われ得る。
【００３５】
段階４２０にて、このプロセスは、マスク及び第１の電極の全体にグリーン誘電体膜を形成することを含む。非限定的な例として、図１Ｂに示したように、グリーン誘電体膜１１８がマスク１１６上及び第１の電極１１０の露出部上に吹き付けられる。グリーン誘電体膜１１８は、チタンアルコキシド、バリウム無機塩、ストロンチウム無機塩、メトキシエタノール、及びエチレングリコールから成るゾル・ゲル組成物である。
【００３６】
段階４３０にて、このプロセスは、グリーン誘電体膜の流れを阻止する条件下でグリーン誘電体膜に第１のキュアを施すことを含む。非限定的な例として、グリーン誘電体膜１１８が約１３０℃で約３時間かけてキュアされる。この温度及び時間により、グリーン誘電体膜１１８は室温で流動性を有しないようになる。
【００３７】
段階４４０にて、このプロセスは、キュアされた誘電体膜を部分的にリフトオフすることを含む。一実施形態において、マスクを隆起させ、且つマスクと結合したキュア後の誘電体膜を除去する剥離液に、構造全体が浸される。
【００３８】
段階４５０にて、このプロセスは、キュア後の誘電体膜に第２のシンターを施して、薄膜誘電体を得ることを含む。非限定的な一例において、８００℃の環境にされ、且つ約０．１気圧未満のアルゴン雰囲気にされる。第２のシンターは約１時間かけて行われる。シンター後、ＴＦＣ誘電体は、この開示にて説明したような実質的に均一なモルフォロジーを示す。
【００３９】
段階４６０にて、このプロセスは、ＴＦＣ誘電体に第２の電極を結合することを含む。これにより、ＴＦＣ誘電体は第２の電極及び第１の電極によって挟み込まれる。
【００４０】
図５は、一実施形態に従った計算システム５００を示す切断図である。上述の薄膜キャパシタの実施形態の１つ以上は、図５の計算システム５００等の計算システムにて用いられ得る。以下では、ＴＦＣの如何なる単独あるいは組み合わせの実施形態も、実施形態の構成と称する。
【００４１】
計算システム５００は、ＩＣチップパッケージ５１０内に収容された少なくとも１つのプロセッサ（図示せず）を含む。ボード５２０上のチップパッケージ５１０の隣に搭載されたＴＦＣ５１１が図示されている。一実施形態において、ＴＦＣ５１１はチップパッケージ５１０に一体化される。一実施形態において、システム５００はまた、例えば、データ記憶システム５１２、キーボード５１４等の少なくとも１つの入力装置、及びモニタ５１６等の少なくとも１つの出力装置を含む。計算システム５００は、データ信号を処理するプロセッサを含み、例えば、インテル社から入手可能なマイクロプロセッサを含んでいてもよい。キーボード５１４に加え、計算システム５００は例えば、マウス５１８等の更なるユーザ入力装置を含み得る。計算システム５００は、図１Ａ−１Ｄ及び図３に示したような処理後のＴＦＣ誘電体の実施形態の構造を含むことができる。一実施形態において、計算システム５００はデスクトップコンピュータのボックス等の筐体５２２を含む。
【００４２】
開示の目的で、請求項記載の対象に従った要素群を具現化する計算システム５００は、例えばダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）、ポリマーメモリ、フラッシュメモリ、及び相変化メモリ等のデータ記憶装置に結合された少なくとも１つのＴＦＣ誘電体の実施形態を含むマイクロエレクトロニクスデバイスシステムを使用する如何なるシステムを含んでいてもよい。この実施形態において、１つ又は複数の実施形態の構成は、プロセッサに結合されることによってこれらの機能の何らかの組み合わせに結合される。しかしながら、一実施形態においては、この開示にて説明された１つ又は複数の実施形態の構成は、これらの機能の何れかに結合される。実施形態の一例においては、データ記憶システム５１２はダイの内蔵ＤＲＡＭ（ｅＤＲＡＭ）キャッシュを含む。さらに、一実施形態において、プロセッサ（図示せず）に結合された１つ又は複数の実施形態の構成は、ＤＲＡＭキャッシュから成るデータ記憶装置に結合された１つ又は複数の実施形態の構成を有するシステムの部分である。さらに、一実施形態において、１つ又は複数の実施形態の構成はデータ記憶システム５１２に結合される。
【００４３】
一実施形態において、計算システム５００はまた、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、又はマイクロプロセッサを格納したダイを含む。この実施形態において、１つ又は複数の実施形態の構成は、プロセッサに結合されることによって、これらの機能の何らかの組み合わせに結合される。実施形態の一例において、ＤＳＰは、ＴＦＣ誘電体の実施形態であるボード５２０上のチップセットの別々の部分として単独型のプロセッサとＤＳＰとを含むチップセットの一部である。この実施形態において、１つ又は複数の実施形態の構成はＤＳＰに結合され、これとは別の１つ又は複数の実施形態の構成がＩＣチップパッケージ５１０内のプロセッサに結合されて存在し得る。さらに、一実施形態において、１つ又は複数の実施形態の構成は、ＩＣチップパッケージ５１０と同一のボード上に搭載されたＤＳＰに結合される。認識されるように、計算システム５００に関して説明した１つ又は複数の実施形態の構成は、この開示内のＴＦＣ誘電体の様々な実施形態によって説明した１つ又は複数の実施形態の構成と組み合わせられ得る。
【００４４】
認識されるように、この開示にて説明した実施形態は、伝統的なコンピュータ以外の装置又は機器にも適用され得る。例えば、ダイは１つ又は複数の実施形態の構成とともにパッケージ化されて、例えば無線通信機器等の可搬式装置、又は例えば携帯情報端末（ＰＤＡ）等の手持ち式機器内に配置されることができる。この実施形態において、システムの筐体は、無線電話又はこれに類するものの外囲器とし得る。他の一例は、１つ又は複数の実施形態の構成とともにパッケージ化されて、例えば自動車、機関車、船、飛行機、又は宇宙船などの乗物内に配置され得るダイである。
【００４５】
図６は、一実施形態に従った電子システム６００を概略的に示している。図示された電子システム６００は、図５に示した計算システム５００を具現化し得るものであるが、より一般的に示されている。電子システム６００は、集積回路ダイなどの電子アセンブリ６１０を備えた、例えば図５に示したボード５２０といった少なくとも１つの搭載基板を組み入れている。一実施形態において、電子システム６００は、電子システム６００の様々な構成要素を電気的に結合するシステムバス６２０を含むコンピュータシステムである。システムバス６２０は単一のバス、又は様々な形態に従ったバス群の何らかの組み合わせである。電子システム６００は、集積回路６１０に電力を供給する電圧源６３０を含んでいる。一部の実施形態において、電圧源６３０はシステムバス６２０を介して集積回路６１０に電流を供給する。一実施形態において、ＴＦＣアセンブリ６８０は電気的に、電圧源６３０と集積回路６１０との間に位置する。一実施形態におけるこのような位置は搭載基板内であり、ＴＦＣアセンブリ６８０は搭載基板に一体化される。一実施形態におけるＴＦＣアセンブリ６８０のこのような位置は、集積回路６１０と例えばプロセッサ及びＴＦＣ部品などのＴＦＣアセンブリ６８０とに場所を提供する搭載基板上であり、各々はボード上で横方向に隣り合わせて搭載される。
【００４６】
集積回路６１０はシステムバス６２０に電気的に結合され、一実施形態に従って何らかの回路、又は回路群の組み合わせを含む。一実施形態において、集積回路６１０はプロセッサ６１２を含む。プロセッサ６１２は如何なる種類であってもよい。ここでは、プロセッサ６１２は、以下に限られないが、マイクロプロセッサ、マイクロコントローラ、グラフィックプロセッサ、デジタル信号プロセッサ、又は他のプロセッサ等の、如何なる種類の回路をも意味する。集積回路６１０に含められ得る他の種類の回路は、例えば携帯電話、ポケットベル、可搬式コンピュータ、送受信兼用無線機、及び同様の電子システム等の無線機器で使用される通信回路６１４のような、カスタム回路又はＡＳＩＣである。一実施形態において、プロセッサ６１０は例えばＳＲＡＭ等のオン・ダイ・メモリ６１６を含む。一実施形態において、プロセッサ６１０は例えばｅＤＲＡＭ等のオン・ダイ・メモリ６１６を含む。
【００４７】
一実施形態において、電子システム６００はまた外部メモリ６４０を含み、外部メモリ６４０は、例えば、ＲＡＭの形態の主メモリ６４２、１つ以上のハードドライブ６４４、及び／又は、フロッピー（登録商標）ディスク、コンパクトディスク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）、フラッシュメモリ・キー及び技術的に知られたその他のリムーバブル媒体などのリムーバブル媒体６４６を扱う１つ以上のドライブなど、具体的な用途に適した１つ以上の記憶要素を含んでいてもよい。
【００４８】
一実施形態において、電子システム６００は表示装置６５０又は音声入力６６０を含む。一実施形態において、電子システム６００は、例えばキーボード、マウス、トラックボール、ゲームコントローラ、マイク、音声認識装置、又は情報を電子システム６００に入力する何らかの他の装置などの入力装置６７０を含む。
【００４９】
ここで示されるように、集積回路６１０は、電子パッケージ、電子システム、コンピュータシステム、集積回路を製造する１つ以上の方法、及びボードに搭載された集積回路と様々な実施形態にて説明したＴＦＣアセンブリの実施形態及びそれらの技術的に認識される均等物とを含む電子アセンブリを製造する１つ以上の方法を含む、多数の異なる形態にて実施されることができる。要素、材料、幾何学形状、寸法、及び処理シーケンスは何れも、具体的なパッケージング要求に適合するように変更され得る。
【００５０】
以上の詳細な説明においては、開示を単純化するため、様々な特徴が単一の実施形態にまとめられた。この開示に係る方法は、この開示に係る請求項記載の実施形態が各請求項に明示的に列挙されていない特徴をも必要とする意図を反映するものとして解釈されるべきではない。むしろ、添付の請求項が反映するように、発明の主題は単一の開示された実施形態に含まれる全ての特徴のうちの一部にあり得る。故に、添付の請求項は、各々が別個の好適実施形態としてそれ自身に基づいており、この詳細な説明に組み込まれるものである。
【００５１】
当業者に容易に理解されるように、実施形態の性質を説明するために述べられ例示された部分群及び方法段階の詳細、材料及び構成には、添付の請求項に明示される本開示の原理及び範囲を逸脱することなく、様々な変更が為され得る。
【図面の簡単な説明】
【００５２】
【図１Ａ】一実施形態に従った処理における薄膜キャパシタアセンブリを示す断面図である。
【図１Ｂ】一実施形態に従った処理における図１Ａの薄膜キャパシタアセンブリを示す断面図である。
【図１Ｃ】一実施形態に従った処理における図１Ｂの薄膜キャパシタアセンブリを示す断面図である。
【図１Ｄ】一実施形態に従った処理における図１Ｃの薄膜キャパシタアセンブリを示す断面図である。
【図２】一実施形態に従って処理された薄膜キャパシタアセンブリの、切断部を含む上面図である。
【図３】一実施形態に従って形成された薄膜キャパシタアセンブリを含むパッケージを示す断面図である。
【図４】様々な実施形態に従ったプロセスフローを示す図である。
【図５】一実施形態に従った計算システムを切除して示す透視図である。
【図６】一実施形態に従った電子システムを概略的に示す図である。
【図１Ａ】
2009531861.tif 000003
【図１Ｂ】
2009531861.tif 000004
【図１Ｃ】
2009531861.tif 000005
【図１Ｄ】
2009531861.tif 000006
【図２】
2009531861.tif 000007
【図３】
2009531861.tif 000008
【図４】
2009531861.tif 000009
【図５】
2009531861.tif 000010
【図６】
2009531861.tif 000011
【国際調査報告】
2009531861.tif 000012
2009531861.tif 000013
2009531861.tif 000014