(57)【要約】  基板は、第１のトレースを含む第１の金属層と、第２のトレースを含む第２の金属層と、第１及び第２の金属層の間に配置される誘電体層と、を有する。基板は、信号経路を形成するために誘電体層を横断する第１及び第２のトレースに電気的に結合される導電信号ビアをさらに有し、ビアの物理的特性は、ビアの信号経路特性が第１及び第２のトレースの信号経路特性と整合するように制御される。
2009503938.tif 000002
【特許請求の範囲】
【請求項１】
第１のトレースを含む第１の金属層と、
第２のトレースを含む第２の金属層と、
前記第１及び前記第２の金属層間に配置される誘電体層と、
信号経路を形成するために前記誘電体層を横断する前記第１及び前記第２のトレースに電気的に結合される導電性信号ビアと、
を含む基板であって、
前記ビアの物理的特性は、前記ビアの信号経路特性が前記第１及び前記第２のトレースの信号経路特性と整合するように制御される、基板。
【請求項２】
前記第１の金属層が前記基板の最上層をさらに含む、請求項１に記載の基板。
【請求項３】
前記第２の金属層が前記基板の最下層をさらに含む、請求項１に記載の基板。
【請求項４】
前記第２の金属層が前記基板の中間層をさらに含む、請求項１に記載の基板。
【請求項５】
前記第１の金属層が前記基板の中間層をさらに含む、請求項１に記載の基板。
【請求項６】
前記信号ビアの信号経路特性が前記第１及び前記第２のトレースの信号経路特性と整合するように物理的特性が制御される、基準ビアをさらに有する、請求項１に記載の基板。
【請求項７】
前記第１のトレースが環状リングによって前記ビアに電気的に接続される、請求項１に記載の基板。
【請求項８】
前記第１のトレースが前記ビアをライニングする金属に電気的に接続される、請求項１に記載の基板。
【請求項９】
それぞれの金属層及び誘電体層におけるアパーチャをさらに含む、請求項１に記載の基板。
【請求項１０】
前記それぞれの層の前記アパーチャが他の層のアパーチャとは異なる、請求項９に記載の基板。
【請求項１１】
前記第２の金属層が基板内にマイクロストリップをさらに含み、前記信号経路特性と整合するように、前記ビア及び前記マイクロストリップの下にある基準層の関係が制御される、請求項１に記載の基板。
【請求項１２】
２つの金属層間に誘電体層を設けることと、
導電性ビアを備えた誘電体層を通じて信号経路を形成することと、を含み、
前記ビアが、前記信号経路が目標の信号特性を有するように形成される、
基板の製造方法。
【請求項１３】
前記信号経路を形成することは、１つの層、及び部分的に別の層を通じて導電ビアを形成することをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記２つの金属層間に前記誘電体層を設けることは、最上面を有する第１の金属層を設けることをさらに含み、導電性トレースが前記最上面に形成される、請求項１２に記載の方法。
【請求項１５】
前記ビアへの入り口で前記導電性トレースを環状リングに電気的に結合することをさらに含む、請求項１２に記載の方法。
【請求項１６】
前記導電性トレースが形成される層以外の金属層内のトレースに、前記環状リングを電気的に結合することをさらに含む、請求項１５に記載の方法。
【請求項１７】
前記信号ビアのインピーダンスを制御するように、前記信号ビアに相対的な位置に配置される基準ビアを形成することをさらに含む、請求項１２に記載の方法。
【請求項１８】
信号経路の適用を決定することと、
信号ビアに対する形状を前記基板に画定することと、
前記信号ビアの信号特性を制御するために使用できる多数の基準ビアを決定することと、
前記信号ビアの第１の端部にアパーチャをセットすることであって、前記アパーチャのサイズは前記信号特性によって決定され、
前記信号ビアに電気的に結合される少なくとも１つのトレースのトポロジを制御することと、
を含む、基板を通じて信号経路を設計する方法。
【請求項１９】
前記適用を決定することは、前記適用が単一の信号又は差分信号のいずれか１つであることを決定することをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記形状を画定することは、前記信号ビアの周囲を画定することをさらに含む、請求項１８に記載の方法。
【請求項２１】
前記少なくとも１つのトレースのトポロジを制御することは、前記信号特性を維持するために表面トレースのトポロジを制御することをさらに含む、請求項１８に記載の方法。
【請求項２２】
前記基板は、少なくとも２つの金属層及び少なくとも１つの誘電体層を有する多層基板をさらに含む、請求項１８に記載の方法。
【請求項２３】
前記信号特性を制御するために、前記基板の少なくとも１つの導電性中間層に対するアパーチャを制御することをさらに含む、請求項２２に記載の方法。
【請求項２４】
前記少なくとも１つの導電性中間層に対するアパーチャを制御することは、前記基板の信号中間層より上の基準中間層に対するアパーチャを制御することをさらに含む、請求項２３に記載の方法。
【請求項２５】
前記少なくとも１つの中間層に対するアパーチャを制御することは、前記基板の信号中間層より下の基準層に対するアパーチャを制御することをさらに含む、請求項２４に記載の方法。
【請求項２６】
前記少なくとも１つのトレースのトポロジを制御することは、表面マイクロストリップのトポロジを制御することをさらに含む、請求項１８に記載の方法。
【請求項２７】
前記少なくとも１つのトレースのトポロジを制御することは、表面マイクロストリップのトポロジを制御することをさらに含む、請求項２２に記載の方法。
【請求項２８】
前記少なくとも１つのトレースのトポロジを制御することは、中間層のトポロジを制御することをさらに含む、請求項２２に記載の方法。
【請求項２９】
前記信号ビアへの接続点で環状リングを調整することをさらに含む、請求項１８に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
本出願は、２００５年７月２０日に出願されて米国仮出願第６０／７０１，１３８号の継続であり、それに対する優先権を主張し、参照によって本明細書中に組み込まれる。
【０００２】
プリント回路基板（ＰＣＢ）又は他の回路基板は多層から構成されることが多く、基板の表面からの接続が基板の中間層トレースに接続される。シグナル・インテグリティのために、ある点から他の点への信号経路のインピーダンスは可能な限り一定でなければならない。基板の層間の移行（トランジション）によって、第１の層を通じた信号経路、第２の層へのトランジション、及び第２の層を通じた信号経路間におけるインピーダンスが不整合になる可能性が高い。これにより、信号経路の端から端まで全体的にインピーダンス不整合が引き起こされ、受信側においてシグナル・インテグリティが低下する結果となる。
【発明を実施するための最良の形態】
【０００３】
発明の実施の形態は、添付図面を参照して発明開示を読むことによって最良に理解され得る。
【０００４】
図１は、回路基板の３次元図面を示す。図示の基板は、カッパークラッドなどの導電材料の５層、即ち１１、１４、１３、１５及び１９、ならびに誘電体の４層１６を有し、１つの層は導電層１４のない側面上にあり、２つの層１６ａ、１６ｂはそれらの間の導電層１４、１７及び１８を備えた側面上にある。これら導電層はトレースの形状を取り得る。しかしながら、これが単に一例であり、本明細書中に開示される実施の形態が任意の数の層に適用することを留意されたい。誘電体は、この性質の基板において使用される一般的な誘電性材料であればよい。一般に、誘電率（ｋ）の低い材料が回路基板の誘電体として普及し始めている。
【０００５】
回路基板１０は上面１１を有し、これはトレースを含むこともある。トレースの例は符号１２で示される。回路基板は層１６、１７及び１８を有し、これらは誘電体として示される。この例において、層１６は、図の左側の単一層であり、右側において２つの副層（サブレイヤ）１６ａと１６ｂに分割される。左側において、層１６は、実質的に２つの異なる誘電性材料から形成することができ、１つはストリップライン１４の上部にあり、他方はそれより下にある。ただし、左側では、これら材料は、導電層間に１つの誘電体層を形成する。ストリップライン１４は、ビア２０によってトレース１２に接続され、このビアはバックドリル若しくはスタブドリルされてビアのスタブ効果を最小限に抑える。これについては以下で更に詳述される。
【０００６】
ここに示されるトランジションが、被覆されたビアを通じたマイクロストリップから内部ストリップラインまでであることに留意されたい。発明の適用は、こうした出来事に制限されない。このトランジションは、マイクロストリップ若しくは他の表面トレースから、他のマイクロストリップ若しくは表面トレース共面導波管まででもよい。別の態様として、このトランジションは、１つの層におけるストリップラインから、回路基板に対して完全に内側にある他の層のストリップラインまででもよい。しかしながら、説明を簡単にするために、ここで、トランジションは、ビア２０が誘電体層を横断して２つの金属層の接続を構成するという理解のもとで、表面マイクロストリップから内部ストリップラインまでとなる。
【０００７】
信号ビア２０の金属スタブは、基板１０を通じて金属被覆ビアから形成されてもよい。現在のところ、金属スタブ２０は、基板を通じた金属被覆ビアとして一般的に形成され、基板は、図１に図示される配向において基板の底部からストリップライン・トレースを越えてスタブを最小限に抑えるように随意にバックドリルされ、大きく縮小された金属スタブ２０を残すことになる。ストリップラインを越えた金属スタブの深さは製造工程限界を考慮して、特定の信号特性に関して現在のところは最適化されず、金属スタブに閉じ込められた反射エネルギによりシグナル・インテグリティに影響を及ぼす経路に反射部を形成することもできる。
【０００８】
信号経路ビア２０は、マイクロストリップ１２及びストリップライン１４に電気的に接続され、信号をマイクロストリップ１２を通じて移動させ、回路基板の層及びストリップライン１４内に移行させることができる。信号ビア２０は、２８などのアパーチャを有する層を通じて移行してもよい。これらの移行（トランジション）、及びマイクロストリップ１２、信号経路ビア２０、及びストリップライン１４間の相違は、信号経路特性の不整合又は不規則性を生じる結果になることがある。
【０００９】
本明細書中で使用される信号経路特性は、経路内の電気信号の測定可能な品質を意味する。これらはインピーダンスに限定されず、インダクタンス、静電容量、抵抗、及びコンダクタンスのインピーダンスの構成要素、反射減衰量、挿入損失、クロストーク、及び減衰量を含む。
【００１０】
インピーダンス不整合が生じる状況において、信号経路付近の電磁（ＥＭ）フィールドに外乱がある。このことは信号強度に影響を及ぼす可能性があり、信号の損失をもたらす。より極端な場合には、たとえば、論理レベル「１」に対応付けられる電圧レベルを有する信号は、信号経路の他端に到達するときに論理レベル「０」に対応付けられる電圧レベルを有するのに十分な損失を起こすこともある。
【００１１】
反射減衰量は、信号ビア及び基準ビア間のインピーダンスの不整合に対応付けられる反射により、信号経路に対するグラウンドプレーンの位置に概して影響を受ける。図１及び図２で理解できるように、基準ビア２２は、図１から見て信号経路ビア２０を包囲する。信号経路ビア２０に対するこれら基準ビアの配置は、信号経路のシグナル・インテグリティに大きな影響をもたらすこともある。
【００１２】
基準ビアの配置に加えて、製造工程において使用される環状リングは、信号特性に対しても同様に制御され得る。基板の表面のこのようなリングの一例は、図３の２６に示される。図４は、基板の中間層上の環状リング２６を示す。「環状リング」という用語は、基板の製造において使用される言葉である。環状リングの存在により、ビアを形成するドリルあけ及びプレーティングされた穴に対するより確実な接続が可能になる。環状リング、及び電気的接続を行なう構造の他の部分は、「パッド」と称されることもある。
【００１３】
将来の実施の形態では、環状リングを排除することが可能になるとともに、そうすることが望ましく、この場合、環状リングなしでビアとライニングする金属に直接接続することになる。たとえば、ビアサイズ及びドリルサイズが十分に小さい場合、ビアは、ビアの周囲がトレースに含まれるようにドリルあけされればよく、環状リングの必要性はない。
【００１４】
信号経路特性における不整合及び不規則性を排除若しくは軽減するために環状リング２６、基準ビア２２、及びアパーチャ２８の構成を最適化することが可能である。上記のように、現在の基板製品は、環状リングを重視し、外側層のインピーダンスを最小限に抑えるためにその構成を最適化している。この例における環状リングの構成は、他層における他のいかなるアパーチャと同様に、その層における信号経路のインピーダンスなどの特定の電気特性に利用されてもよい。
【００１５】
選択された信号特性を管理するために信号経路を設計する方法は図５に示される。説明を簡単にするために、図３の線Ａ−ＡＡに沿ったような基板の断面図が図６に示される。説明の簡略化及びより良い理解のために、このプロセスは、基板の一方の側面上のトレースから基板の他方の側面にビアを有する単一基板上に最初に焦点を当てる。
【００１６】
図６において、信号ビア５０は、その両側に基準ビア５２及び５４を有する。信号ビアのサイズ、基準ビアの数、信号ビア及び基準ビア間の距離、ビアの適用、単一信号あるいは差分信号のいずれかが図５の３０で決定される。この決定は、基板のサイズ、コネクタの性質、回路構成を設計し配置するのに使用される設計ルールを考慮してもよい。
【００１７】
基準ビアの数は、ビアに対し付与される領域の大きさ、信号ビアの用途及び形状、回路要件などによって導かれることもある。信号ビア及び相互についての基準ビアの配置は、更に説明されるように所望の信号特性を制御するために使用されることもある。
【００１８】
３４において、ビアのサイズは、３０で行なわれた決定に基づいて選択される。ドリルがビアを形成するために使用される場合、そのドリルのサイズはビアの形状に基づいて選択される。現在の実装において、レーザドリルなどによる穴あけをするために他の手段が使用され、これは本説明に含まれるように考慮される。したがって、ドリルサイズの選択は、任意のプロセスであるように考慮される。
【００１９】
３６において、アンチパッドとも称されるアパーチャがセットされる。図３及び図４に戻って参照すると、アパーチャ２８は環状リング２６の「外側」にあるビアの周囲の領域である。一実施の形態において、３次元の電磁（ＥＭ）ソルバーツールを使用して、「ポート」を特定の信号特性を備えたアパーチャの領域にあるように定義することもできる。このプロセスは、試験中の構造が所望の特性を満たすまで繰り返される。
【００２０】
４２では、各層上のアパーチャは、信号ビア、基準ビア、誘電体の厚さ及びトレースの上下の特性、スタブ、環状リングなどに応じてそれぞれ異なって処理されてもよい。
【００２１】
ここでの説明による実施の形態では、アパーチャが３６でいったんセットされると、プロセスはトレース形状の制御に移行する。一実施の形態において、トレースは、モデル化のために共面導波管として処理される。共面導波管は、間隙、即ち一般的に同一平面上の空気によって分離される、信号トレースの両側の２つの基準トレースを有するトレース・トポロジである。
【００２２】
共面導波管モデルを使用して、表面トポロジのレイアウトを決定することができる。図７を参照すると、その表面が、ビア２０、環状リング２６、（該リングがある場合に）アパーチャ若しくはエアギャップ２８の周囲の領域を包含する金属パッド６２として見ることができることが理解され得る。この表面は共面導波管としてモデル化され、信号特性が維持されることを保証するためにトポロジに対し調整が行なわれる。
【００２３】
図８において理解できるように、２２ａ−２２ｉのような基準ビアの位置及び個数は用途によって変化することがある。図５を参照すると、調整に利用できる基準ビアの個数は、このプロセス以前には概して３０個以内に決定される。しかしながら、使用中のビアが特定数に限定されず、このため代替的配置が提示される。アパーチャ２８の設定の間に、一般にこのプロセスに先立って行なわれ、アパーチャは、破線円形によって示される位置を含む多数の異なる実行できる位置に調整されていてもよい。アパーチャは基準ビアと交差し、基準ビアなどによって画定される円よりも小さいことがある。
【００２４】
図５の３８においてトレース・トポロジを調整するプロセスの間に、基準ビアの位置はわずかにシフトされることもある。図８の一例において、基準ビア２２ａは、共面導波管の存在に対し調整するために２２ｂの位置にわずかにシフトしてもよい。同様に、ビア２２ｃの位置は、２２ｄで示されるように調整することもできる。その他の基準ビア２２ｅ−２２ｉの配置は左右対称でもそうでなくてもよいが、所望の信号特性に関するそれらの位置の効果によって決まる。
【００２５】
いったんトレース・トポロジが共面導波管に基づいてセットされると、４０において、使用される場合の環状リングの存在により更なる調整が行なわれることもある。一般的に、現在の製造工程において、環状リングの存在は、ビアのプレーティングが切断なしで完全であることを保証する。しかしながら、将来の実装において、環状リングを使用せずに、トレース自体がビアへの接続を構成するのに十分に小さいドリルを用いてビア内にドリルあけすることも可能である。したがって、環状リングに対する調整プロセスは任意でよい。
【００２６】
２つの金属層間に誘電体から成る１つの層を有する基板に対して発明の実施の形態の用途について論議すると、中間層が存在する多層基板を検討することができる。このような基板の断面は図９に示される。
【００２７】
図９において、多層基板は５層を有するが、これは一例にすぎない。本明細書に参照される「層」が金属層又は導電層であることに留意されたい。基板誘電体の挿入層は、層の一部としてカウントされない。層１（Ｌ１）は、表面トレースである。ビアはこの断面においてプレーティングされ、結果としてビアの内壁上に７０及び７８のような金属クラッディングが施されることになる。
【００２８】
層２（Ｌ２）は、基準層であり、基準ビア５２に接続するが、信号ビア５０には接続しない。層３（Ｌ３）は、信号ビア５０に接続する信号層である。ここでの説明のために、基準層２は信号層より上にあるものと称されることになる。同様に、層４（Ｌ４）は別の基準層であり、信号層より下にあるものと称されることになる。この特定の実施の形態において、層５（Ｌ５）は、入力信号トレースとは基板の反対表面にある層である。
【００２９】
中間層、即ち層２−４において、信号ビアに対する基準層のアパーチャは、既に言及された表面アパーチャと同様にセットされ且つ制御されるべきである。アパーチャはそれぞれの層によって異なることもあるが、これは実効誘電率が表面では空気誘電体によって異なるからである。例えば基準層２のアパーチャ８２は、所望の信号特性を維持するために制御され調整される。アパーチャ７４及び７６は、一例として、使用される材料の誘電率又は誘電体の厚さによって、異なるサイズでもよい。
【００３０】
図９の実施の形態において、第２の基準層がある場合、該第２の基準層のアパーチャ、即ち信号層より下にあるものもまた、所望の信号特性を維持するために操作される。関連するアパーチャは、信号ビア、基準ビア、信号トレース、及び環状リングの間の関係によって決まることもある。たとえば、信号ビアは、表面マイクロストリップ及び中間層ストリップライン間、先の例のように２つの表面マイクロストリップ間（ただし、「単体」基板若しくは多層基板を通じて）、あるいは基板の２つの中間層間に接続をもたらすこともある。信号経路が通過するアパーチャを制御することにより、所望の信号経路特性を維持するために信号経路の特性をより微調整することが可能になる。さらに、その結果の位置が８０に示されているように、バックドリルプロセスの深さを制御することは微調整に役立つ。
【００３１】
このようにして、基板の信号トランジション部分は、こうしたトランジションが特定の意図する特性を有するように調整され制御される。たとえば、意図する特性が５０オームの信号経路全体に対するインピーダンスである場合、種々のレベルの信号ビアに対するストリップラインから他のストリップラインへの信号トランジションは、信号経路全体が５０オームのインピーダンスを有するように調整され制御される。このことは、実行された試験のいずれもビアにおけるインピーダンスの変化を示さないときに電気的に「不可視ビア」と称されることもある。
【００３２】
したがって、回路基板を製造するための方法及び装置のための特定の実施の形態をこうした要点で述べてきたが、このような特定の参照は、添付の請求の範囲に記載される限り以外に本発明の範囲の限定として考慮することを意図するものではない。
【図面の簡単な説明】
【００３３】
【図１】回路基板の３次元図面を示す。
【図２】回路基板の代替的３次元図面を示す。
【図３】層遷移における環状リングの実施の形態を示す。
【図４】中間層における環状リングの実施の形態を示す。
【図５】基板を設計する方法の実施の形態のフローチャートを示す。
【図６】クラッドビアを備えた回路基板の断面側面図を示す。
【図７】信号ビアと基準ビアを有する回路基板の平面図を示す。
【図８】信号ビア周囲の基準ビアの代替配列を図示する平面図を示す。
【図９】中間層トランジションを有する回路基板の断面側面図を示す。
【図１】
2009503938.tif 000003
【図２】
2009503938.tif 000004
【図３】
2009503938.tif 000005
【図４】
2009503938.tif 000006
【図５】
2009503938.tif 000007
【図６】
2009503938.tif 000008
【図７】
2009503938.tif 000009
【図８】
2009503938.tif 000010
【図９】
2009503938.tif 000011
【国際調査報告】
2009503938.tif 000012