(57)【要約】本発明は、集積回路の製造に使用される新たな材料、プロセス、およびプロセスシーケンス統合化スキームの発見、実装、最適化、および適格性確認などの、基板上の複数領域における離散化した組合せ処理のための方法およびシステムを提供する。違った処理をされた領域の配列をその上に有する基板は、材料をその基板に供給するか、または基板の領域を改質することによって処理される。特に、本発明は、デバイス製造に使用される単一のモノリシック基板の中および／または上に含まれる独特な領域の離散化した組合せ処理および、この独特な領域の中で行われる組合せプロセスシーケンス統合化に関する。
2009515322.tif 000002
【特許請求の範囲】
【請求項１】
基板を受けることと、
該基板の少なくとも１つの領域を、該基板の少なくとも１つの他の領域とは異なるように処理することであって、該処理することは該少なくとも１つの領域を改質することを含む、こととを含む方法であって、改質することは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含み、該処理することは、該基板上に違った処理をされた領域の少なくとも１つの配列を形成する、方法。
【請求項２】
処理することは、前記少なくとも１つの領域内に少なくとも１つの材料を提供することをさらに含む、請求項１に記載の方法。
【請求項３】
前記物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つは、洗浄、表面改質、表面調製、蒸着、エッチング、研磨、化学機械的研磨、電気化学機械的研磨、リソグラフィ、パターニング、植設、照射、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、熱的な処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびＸ線処理のうちの少なくとも１つを含む、請求項１に記載の方法。
【請求項４】
蒸着は、電気化学蒸着、無電解蒸着、物理蒸着、化学蒸着、原子層蒸着、蒸気段階エピタキシ、液相エピタキシ、化学ビームエピタキシ、分子ビームエピタキシ、分子セルフアセンブリ、および蒸発のうちの少なくとも１つを含む、請求項３に記載の方法。
【請求項５】
表面改質は、機能化を含む、請求項３に記載の方法。
【請求項６】
前記処理することは、改質の少なくとも１つの所定のシーケンスを使用して、前記少なくとも１つの領域を改質することを含む、請求項１に記載の方法。
【請求項７】
前記処理することは、改質の所定のシーケンスを使用して前記少なくとも１つの領域を改質することと、改質の異なる所定のシーケンスを使用して前記少なくとも１つの他の領域を改質することとを含む、請求項１に記載の方法。
【請求項８】
前記処理することは、少なくとも１つの領域群の１つ以上の逐次処理領域と、少なくとも１つの領域群の同時処理領域とを含む、請求項１に記載の方法。
【請求項９】
前記少なくとも１つの領域を特徴評価することをさらに含む、請求項１に記載の方法。
【請求項１０】
前記特徴評価することは、少なくとも１つの領域群の１つ以上の逐次特徴評価領域と、少なくとも１つの他の領域群の同時特徴評価領域とを含む、請求項９に記載の方法。
【請求項１１】
前記特徴評価することは、光学的特性、化学組成、化学反応性、電気的特性、物理的特性、磁気的特性、熱的特性、機械的特性、および有孔性のうちの少なくとも１つを含む材料特性に対して、少なくとも１つの領域を特徴評価することを含む、請求項９に記載の方法。
【請求項１２】
前記特徴評価することは、材料の位置、材料の分配、材料の厚さ、材料の処置適用範囲、材料の連続性、および機械的特性のうちの少なくとも１つを含む構造的特性に対して、少なくとも１つの領域を特徴評価することを含む、請求項９に記載の方法。
【請求項１３】
前記特徴評価することは、収率、バイアチェーン収率、ライン収率、バイア抵抗、ライン抵抗、ケルビン抵抗、漏損、および静電容量のうちの少なくとも１つに対する試験を含む、少なくとも１つの領域のパラメトリック試験を含む、請求項９に記載の方法。
【請求項１４】
前記特徴評価することは、前記少なくとも１つの領域のデバイス試験を含み、デバイス試験は、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、静電容量、抵抗、および電荷密度からなる群から選択される、請求項９に記載の方法。
【請求項１５】
前記特徴評価することは、応力マイグレーション、エレクトロマイグレーション、バイアスの熱応力、熱応力、機械的応力、少なくとも１つの環境パラメータの環境応力、および経時絶縁破壊のうちの少なくとも１つに対する試験を含む、少なくとも１つの領域の信頼性試験を含む、請求項９に記載の方法。
【請求項１６】
前記基板は、ブランケットウエハ、パターン化ウエハ、デバイスを含む基板、機能チップを含む基板、機能デバイスを含む基板、および試験構造体を含む基板を含む群から選択される、請求項１に記載の方法。
【請求項１７】
前記基板のそれぞれの領域は、半導体、集積回路、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、磁気光学デバイス、分子電子デバイス、太陽電池、光子デバイス、およびパッケージデバイスのうちの１つである、請求項１に記載の方法。
【請求項１８】
基板を受けることと、
該基板の複数の領域を組み合わせて処理することとを含む方法であって、
該組合せ処理は、複数の材料、複数のプロセス、複数の処理条件、複数の材料適用シーケンス、および複数のプロセスシーケンスのうちの少なくとも１つを含み、該材料、プロセス、処理条件、材料適用シーケンス、およびプロセスシーケンスのうちの少なくとも１つは、該複数の領域のうちの少なくとも１つの領域における該組合せ処理ごとに、該複数の領域のうちの少なくとも１つの他の領域とは異なる、方法。
【請求項１９】
蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの第１のプロセスから基板を受けることと、
該基板の少なくとも１つの領域を、該基板の少なくとも１つの他の領域とは異なるように処理することによって、処理された基板を生成することであって、該処理することが前記少なくとも１つの領域を改質することを含む、こととを含む方法であって、
改質することは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含み、該処理することは、該基板上に違った処理をされた領域の少なくとも１つの配列を形成する、方法。
【請求項２０】
蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの更なるプロセスに前記処理された基板を提供することをさらに含む、請求項１９に記載の方法。
【請求項２１】
前記処理することは、材料、処理条件、プロセスシーケンス、プロセスシーケンス統合化、およびプロセスシーケンス条件のうちの少なくとも１つを使用することを含む、請求項１９に記載の方法。
【請求項２２】
前記基板の少なくとも１つの領域を、該基板の少なくとも１つの他の領域とは異なるように処理することによって処理された基板を生成することであって、該処理することは該少なくとも１つの領域を改質することを含んでおり、該改質することは物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含み、該処理することは該基板上に違った処理をされた領域の少なくとも１つの配列を形成する、ことと、
蒸着、パターニング、エッチング、洗浄、研磨、植設、および処理からなる群から選択された少なくとも１つの更なるプロセスに前記処理された基板を提供することと
を含む、方法。
【請求項２３】
前記処理することは、材料、処理条件、プロセスシーケンス、プロセスシーケンス統合化、およびプロセスシーケンス条件のうちの少なくとも１つを使用することを含む、請求項２２に記載の方法。
【請求項２４】
少なくとも第１および第２の離散領域を含む基板であって、
該第１の離散領域は、複数の材料、複数のプロセス、複数の処理条件、複数の材料適用シーケンス、および複数のプロセスシーケンスのうちの少なくとも１つを含む第１の組合せ処理を使用して改質した、少なくとも１つの領域を含み、該第２の離散領域は、複数の材料、複数のプロセス、複数の処理条件、複数の材料適用シーケンス、および複数のプロセスシーケンスのうちの少なくとも１つを含む第２の組合せ処理を使用して改質した、少なくとも１つの領域を含み、該材料、プロセス、処理条件、材料適用シーケンス、およびプロセスシーケンスのうちの少なくとも１つは、該第１の組合せ処理と該第２の組合せ処理との間で異なる、基板。
【請求項２５】
違った処理をされた領域の配列を形成する方法であって、
基板を提供することと、
該基板の少なくとも２つの領域の少なくとも一部を処理することであって、少なくとも１つの領域の少なくとも一部は、少なくとも１つの他の領域の少なくとも一部とは異なるように処理され、該処理することは、洗浄、表面改質、エッチング、研磨、パターニング、植設、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびＸ線処理のうちの少なくとも１つを含む、ことと
を含む、方法。
【請求項２６】
前記基板は所定の領域の配列を含み、それぞれの領域が少なくとも２つの構造体またはデバイスを含む、請求項２５に記載の方法。
【請求項２７】
前記処理することは、前記領域を改質することを含み、該改質することは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分子的な改質のうちの少なくとも１つを含む、請求項２５に記載の方法。
【請求項２８】
前記処理することは、化学機械的研磨、電気化学機械的研磨、表面調製、照射、熱処理、およびリソグラフィのうちの１つ以上を含む、請求項２５に記載の方法。
【請求項２９】
前記処理することは、電気化学蒸着、無電解蒸着、物理蒸着、化学蒸着、原子層蒸着、蒸気段階エピタキシ、液相エピタキシ、化学ビームエピタキシ、分子ビームエピタキシ、分子セルフアセンブリ、および蒸発のうちの少なくとも１つを含む蒸着である、請求項２５に記載の方法。
【請求項３０】
前記処理することは、複数のプロセス、プロセスシーケンス、複数の処理条件、材料適用シーケンス、および複数の処理シーケンス条件のうちの少なくとも１つを含み、
該プロセス、プロセスシーケンス、処理条件、材料適用シーケンス、および処理シーケンス条件のうちの少なくとも１つは、前記複数の領域のうちの少なくとも１つの領域における該処理すること毎に異なる、請求項２５に記載の方法。
【請求項３１】
前記処理することは、改質の少なくとも１つの所定のシーケンスを使用して、少なくとも１つの領域の少なくとも一部を改質すること、改質の第１の所定のシーケンスを使用して、第１の領域の少なくとも一部を改質すること、および該改質の第１の所定のシーケンスとは異なる第２の改質の所定のシーケンスを使用して第２の領域の少なくとも一部を改質することのうちの１つ以上を含む、請求項３０に記載の方法。
【請求項３２】
前記処理することは、前記基板の複数の領域の少なくとも２つの領域を互いに異なるように処理する前に、該複数の領域を同じように処理すること、および少なくとも２つの領域を互いに異なるように処理した後に、該基板の全ての領域を同じように処理することのうちの１つ以上を含む処理シーケンスを含む、請求項３０に記載の方法。
【請求項３３】
前記処理することは、それぞれの領域を同時に処理すること、それぞれの領域を逐次的に処理すること、および少なくとも４つの領域を同時に処理することのうちの１つ以上を含む、請求項２５に記載の方法。
【請求項３４】
処理された領域の特性を測定することであって、該特性は、光学的特性、化学組成、化学反応性、電気的特性、物理的特性、磁気的特性、熱的特性、機械的特性、および有孔性のうちの少なくとも１つを含む、ことをさらに含む、請求項２５に記載の方法。
【請求項３５】
前記特性は、材料の位置、材料の分配、材料の厚さ、材料の処置適用範囲、および材料の連続性のうちの少なくとも１つを含む、請求項３４に記載の方法。
【請求項３６】
前記測定することは、収率、抵抗、漏損、および静電容量のうちの少なくとも１つに対する試験を含むパラメトリック試験を含み、該収率に対する試験は、バイアチェーン収率およびライン収率のうちの少なくとも１つを含み、該抵抗に対する試験は、バイア抵抗、ライン抵抗、およびケルビン抵抗のうちの少なくとも１つを含む、請求項３４に記載の方法。
【請求項３７】
前記測定することは、前記少なくとも１つの領域のデバイス試験を含み、該デバイス試験は、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、静電容量、抵抗、および電荷密度からなる群から選択される、請求項３４に記載の方法。
【請求項３８】
前記測定することは、応力マイグレーション、エレクトロマイグレーション、バイアスの熱応力、熱応力、機械的応力、少なくとも１つの環境パラメータの環境応力、および経時絶縁破壊のうちの少なくとも１つに対する試験を含む信頼性試験を含む、請求項３４に記載の方法。
【請求項３９】
それぞれの領域の特性は、同時および逐次的のうちの１つ以上で測定される、請求項３４に記載の方法。
【請求項４０】
前記基板は、複数の所定の領域を含み、該所定の領域は、前記少なくとも１つの領域、前記少なくとも１つの領域の一部、前記少なくとも１つの他の領域、および前記少なくとも１つの他の領域の一部のうちの少なくとも１つを含む、請求項２５に記載の方法。
【請求項４１】
処理することの間に、処理されている領域を前記他の領域から分離することを含む、請求項２５に記載の方法。
【請求項４２】
処理セルを提供することをさらに備え、
前記基板および該処理セルは、互いに相対的に移動するように構成され、前記処理することは、
該基板の第１の領域が該処理セル内に位置するように、該処理セルを該基板に接触させることによって、該第１の領域を該基板の他の領域から分離することと、
該第１の領域を処理することと、
該処理セルと該基板との接触を解除することと、
該基板の第２の領域がチャンバ内に位置するように、該処理セルを該基板に接触させることによって、該第２の領域を該基板の他の領域から分離することと、
該第２の領域を該第１の領域とは異なるように処理することと
を含む、請求項２５に記載の方法。
【請求項４３】
前記処理することは、
前記基板の１つの領域の一部の上に第１の固体層を形成する条件下で、該基板の少なくとも２つの領域のうちの該１つの領域に第１の処理材料を供給することと、
該基板の１つの領域の一部の上に第２の固体層を形成する条件下で、該基板の少なくとも２つの領域のうちの該１つの領域に第２の処理材料を供給することであって、該第１の固体層は、該第１の層が形成される前記１つの領域の一部の上への該第２の固体層の形成を妨げることと、
該基板の該少なくとも２つの領域の少なくとも１つの他の領域に対する、該第１の処理材料および該第２の処理材料の供給することを繰り返すことであって、該１つの領域に供給された該第１の処理材料および該第２の処理材料のうちの少なくとも１つは、該少なくとも１つの他の領域に供給された該第１の処理材料および該第２の処理材料のうちの少なくとも１つとは異なることと
を含む、請求項２５に記載の方法。
【請求項４４】
それぞれの領域は、誘電部分と、導電部分とを含む、請求項２５に記載の方法。
【請求項４５】
それぞれの領域の処理することは、前記誘電部分上にマスキング層を形成することを含む、請求項４４に記載の方法。
【請求項４６】
それぞれの領域の処理することは、前記誘電部分上にキャッピング層を形成することを含む、請求項４４に記載の方法。
【請求項４７】
違った処理をされた領域の配列を形成する方法であって、
所定の領域の配列を含む基板を提供することであって、それぞれの領域は、類似しており、少なくとも２つの異なる構造体またはデバイスを含むことと、
前記基板の少なくとも２つの領域の少なくとも一部を処理することであって、少なくとも１つの領域の少なくとも一部は、少なくとも１つの他の領域の少なくとも一部とは異なるように処理され、前記処理することは、前記少なくとも２つの領域の少なくとも一部に材料を供給すること、および前記少なくとも２つの領域の少なくとも一部を改質することのうちの１つ以上を含むことと、
を含む、方法。
【請求項４８】
違った処理をされた領域の配列を形成する方法であって、該方法は、
基板を提供することと、
該基板の少なくとも２つの領域の少なくとも一部を処理することであって、少なくとも１つの領域の少なくとも一部は、少なくとも１つの他の領域の少なくとも一部とは異なるように処理され、該処理することは、該少なくとも２つの領域の少なくとも一部に材料を供給すること、および該少なくとも２つの領域の少なくとも一部を改質することのうちの１つ以上を含む、ことと、
処理された領域の特性を測定することであって、該特性が、収率、漏損、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、電気抵抗、静電容量、電荷密度、応力マイグレーション、エレクトロマイグレーション、バイアス熱応力、および絶縁膜経時破壊のうちの少なくとも１つを含むことと
を含む、方法。
【請求項４９】
領域の配列上に材料の配列を形成する方法であって、該方法は、
２つ以上の離散領域を含む基板を提供することであって、それぞれの領域が誘電部分および導電部分を含む、ことと、
該２つ以上の領域のうちの少なくとも１つの領域の該誘電部分上にマスキング層を形成することと、
該２つ以上の領域のうちの少なくとも１つの領域の該誘電部分上にキャッピング層を形成することであって、少なくとも１つの領域の該キャッピング層および該マスキング層のうちの少なくとも１つは、少なくとも１つの他の領域の該キャッピング層および該マスキング層のうちの少なくとも１つとは異なる、ことと
を含む、方法。
【請求項５０】
２つ以上の領域間にスペースを形成することをさらに備え、
該スペースの寸法は、該２つ以上の領域間において材料が実質的に相互拡散しないように構成される、請求項４９に記載の方法。
【請求項５１】
前記マスキング層は、少なくとも１つの領域の前記導電部分の上に形成されない、請求項４９に記載の方法。
【請求項５２】
少なくとも１つの領域の前記キャッピング層を形成することの後に、前記マスキング層を除去することをさらに含み、該除去することは、該少なくとも１つの領域の該キャッピング層の選択性を高める、請求項４９に記載の方法。
【請求項５３】
前記キャッピング層は、少なくとも１つの領域の前記誘電部分の上に形成されない、請求項４９に記載の方法。
【請求項５４】
前記マスキング層は、少なくとも１つの領域の前記誘電部分におけるキャッピング層材料の形成を妨げる、請求項４９に記載の方法。
【請求項５５】
２つ以上の離散領域であって、それぞれの領域が導電部分および誘電部分を含む、離散領域と、
該２つ以上の領域のうちの少なくとも１つの該誘電部分の上のマスキング層と、
該２つ以上の領域のうちの少なくとも１つの領域の該導電部分の上のキャッピング層であって、少なくとも１つの領域の該キャッピング層および該マスキング層のうちの少なくとも１つは、少なくとも１つの他の領域の該キャッピング層および該マスキング層のうちの少なくとも１つとは異なる、キャッピング層と
を含む、基板。
【請求項５６】
少なくとも１つの領域は、少なくとも１つの他の領域との間にスペースを提供するようにさらに構成され、該スペースの寸法は、該領域の間で材料が実質的に相互拡散しないように構成される、請求項５５に記載の基板。
【請求項５７】
前記マスキング層は、少なくとも１つの領域の前記導電部分の上に形成されない、請求項５５に記載の基板。
【請求項５８】
少なくとも１つの領域の前記キャッピング層が形成された後に、前記マスキング層が除去され、該マスキング層の除去は、該少なくとも１つの領域の該キャッピング層の選択性を高める、請求項５５に記載の基板。
【請求項５９】
少なくとも１つの領域の前記誘電部分は、キャッピング層を含まない、請求項５５に記載の基板。
【請求項６０】
前記マスキング層は、少なくとも１つの領域の前記誘電部分におけるキャッピング層材料の形成を妨げる、請求項５５に記載の基板。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２００５年１０月１１日に出願された米国特許出願第６０/７２５，１８６号および２００６年２月１０日に出願された米国特許出願第１１/３２５，０７７号の利益を主張する。
【０００２】
（発明の分野）
本発明は、集積回路、半導体デバイス、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、光磁気デバイス、分子電子デバイス、太陽電池、光子デバイス、パッケージデバイスなどの製造に使用される薄膜処理方法を含む、基板領域の組合せ処理に関する。特に、本発明は、デバイス製造に使用される単一のモノリシック基板の中および／または上に含まれる独特な領域の離散化した組合せ処理および、この独特な領域の中で行われる組合せプロセスシーケンス統合化（ｉｎｔｅｇｒａｔｉｏｎ）に関する。
【背景技術】
【０００３】
集積回路（ＩＣ）、半導体デバイス、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、光磁気デバイス、パッケージデバイスなどの製造は、多数の単位処理ステップの統合化およびシーケンシングを伴う。一例として、ＩＣの製造は、一般的に、洗浄、表面調製、蒸着、リソグラフィ、パターニング、エッチング、研磨、植設、熱アニーリング、および他の関連する単位処理ステップなどの一連の処理ステップを含む。単位処理ステップの精密なシーケンシングおよび統合化によって、速度、消費電力、および信頼性などの所望の性能メトリックを満たす機能的なデバイスの形成が可能となる。
【０００４】
チップ（ＳＯＣ）上のシステムなどにおけるデバイスまたはデバイスのシステムの性能が絶えず向上を続ける傾向から、プロセスシーケンス統合化およびデバイス集積の複雑さ、または一群の単位処理ステップが特定のシーケンスにおいて個々にかつ集合的に実行されて、デバイスに所望の特性および性能をもたらす手段の複雑さが飛躍的に増加している。デバイス統合化の複雑さが増すことによって、有効な単位処理ステップを集合的に行うために、正確にシーケンスされたプロセスモジュールを備えた、ますます複雑な処理装置の必要性が高まり、それに続いて、こうした装置の利用が促進されている。例えば、高度な集積銅バリアおよびシード蒸着ツールは、脱ガスモジュール、前洗浄モジュール、バリア蒸着モジュール、シード蒸着モジュール、冷却モジュール、およびそれらの組合せを含む。集合的に、精密なシーケンスにおける精密なモジュールの統合化によって、銅バリアおよびシード層を効果的に蒸着することができる。別の実施例では、高度な銅電気めっきツールは、表面調製モジュール、電気めっきモジュール、スピンリンス乾燥モジュール、熱アニーリングモジュール、およびそれらの組合せを含むことが可能である。さらに別の実施例では、集積銅の化学機械的研磨（ＣＭＰ）ツールは、銅研磨モジュール、バリア研磨モジュール、洗浄モジュール、リンス／乾燥モジュール、およびそれらの組合せを含むことが可能である。
【０００５】
単位処理ツールの精密なシーケンシングは、それぞれのツール内の単位プロセスモジュールに加えて、適切にシーケンシングおよび統合化されなければならない。一例として、ＩＣ製造に使用される一般的な銅の相互接続プロセスフローの場合、銅バリアおよびシード蒸着ツールで処理されたモノリシック基板またはウエハは、その後、別個の電気めっきで次の処理を行ってバルク銅金属蒸着を実質的に形成し、次いで、研磨用の別個のＣＭＰツールで処理されるが、この処理は、余分で不要なバルク銅およびバリア層導電体膜の除去を含む。
【０００６】
ますます困難になるプロセスシーケンス統合化の要件に加えて、生産性およびコストメリットに対して単位処理ステップごとの基板あたりのＩＣをより多くするために、デバイス製造に用いられるツールおよび装置の開発は、４インチから６インチ、および８インチ（または２００ｍｍ）へ、そして現在では１２インチ（または３００ｍｍ）への移行のような、拡大を続ける基板サイズの処理を可能にしている。他の方法が、バッチリアクタを使用して生産性を上げ、かつ製造コストを下げており、それによって、複数のモノリシック基板を同時に処理することができる。共通のテーマは、モノリシック基板にわたって同じ物理的、化学的、電気的などの特性を有する同じ態様で、モノリシック基板またはバッチ基板全体を一様に処理することである。
【０００７】
モノリシック基板全体にわたって、および／または一連のモノリシック基板にわたって一様に処理を行う能力は、ＩＣ製造の所望のプロセスシーケンスフローが、所望の収率および性能仕様を満たすデバイスを提供することが認められたときに、製造のコスト効果、信頼性、および統制に有益である。しかし、基板全体の処理は、基板全体が、名目上は、同じ材料、プロセス、およびプロセスシーケンス統合化のスキームを使用して、同じように作製されているため、新たな材料、新たなプロセス、および／または新たなプロセスシーケンス統合化のスキームを最適化、適格性確認、または調査するときには不利となりうる。従来の全ウエハの均一な処理では、基板ごとのデータがより少なくなり、多種多様なデータの蓄積に時間がより長くかかり、このようなデータの取得に関連するコストがより高くなる。
【０００８】
発見、最適化、および適格性確認プロセスの一部として、集積回路のようなデバイスの製造では、ｉ）異なる材料を試験できること、ｉｉ）それぞれの単位プロセスモジュール内の異なる処理条件を試験できること、ｉｉｉ）統合処理ツール内のプロセスモジュールの異なるシーケンシングおよび統合化を試験できること、ｉｖ）異なるプロセスシーケンス統合化フローの実行時に処理ツールの異なるシーケンシングを試験できること、およびそれらの組合せが望ましい。特に、同等数の材料、処理条件、処理条件のシーケンス、プロセスのシーケンス、およびそれらの組合せごとの同等数のモノリシック基板の消費を必要とせずに、単一の基板上で、集合的に「組合せプロセスシーケンス統合化」として既知である、ｉ）２つ以上の材料、ｉｉ）２つ以上の処理条件、ｉｉｉ）２つ以上の処理条件のシーケンス、ｉｖ）２つ以上のプロセスシーケンス統合化フロー、およびそれらの組合せを試験できる必要がある。これは、製造に必要な材料、プロセス、およびプロセス統合化シーケンスの発見、実装、最適化、および適格性確認に関連する速度を大幅に向上させることができ、またそれらに関するコストを大幅に削減することができる。
【０００９】
加えて、別個の処理ツールに用いた別個の処理ツールおよび／またはプロセスを変更または改質する必要なく、特定の製造フロー内において、モノリシック基板が別個の処理ツールによって予め、および／または後に処理されることができる態様で、このような組合せプロセスシーケンス統合化試験を行うことができる必要がある。これは、別個のプロセスツールで行われる先行の、または、以降のプロセスとのシーケンシングおよび相互作用の重要性を保つ役割を果たす。さらに、このような組合せ試験を容易にする一方で、所望のＩＣ自体の製造に直接使用される基板およびプロセスフローを用いるための特殊な基板の作製を必要としない、このような組合せプロセスシーケンス統合化試験を行うことができる必要がある。これは、所望のＩＣまたはデバイスの製造において、当該の材料およびそれらの処理が以降の材料および／または処理ステップにどのように関連するかに直接とらわれない、特別に設計された特殊な状況において特定の材料特性を試験するという、さらに限定された能力を発展させる。
【００１０】
（参照による援用）
本願明細書において述べられるそれぞれの公報、特許、および／または特許出願は、個々の公報、特許、および／または特許出願が、あたかも具体的かつ個別に参照することにより援用される程度において、全体的に参照することにより本願明細書に援用される。
【発明の開示】
【課題を解決するための手段】
【００１１】
本発明は、集積回路の製造に使用される新たな材料、プロセス、およびプロセスシーケンス統合化スキームの発見、実装、最適化、および適格性確認を含む目的のために、基板の領域の離散化した組合せ処理のための方法およびシステムを提供する。異なるように処理された領域の配列（ａｒｒａｙ）をその上に有する基板は、基板の領域に材料を供給するか、またはこれを改質することによって処理される。処理は、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質を含み、より具体的には、洗浄、表面改質、表面調製、蒸着、供給、反応、機能化、エッチング、研磨、化学機械的研磨、電気化学機械的研磨、リソグラフィ、パターニング、植設、照射、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、熱処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびＸ線処理を含み、さらに具体的には、電気化学蒸着、無電解蒸着、物理蒸着、化学蒸着、原子層蒸着、蒸気段階エピタキシ、液相エピタキシ、化学ビームエピタキシ、分子ビームエピタキシ、分子セルフアセンブリ、および蒸発を含む。処理が行われると、基板の領域は、例えば、電気的、熱的、機械的、形態的、光学的、磁気的、化学的、および他の特性を含む有用な特性が評価され得る。このように、本発明は、基板の領域の組合せ処理および分析のための方法およびシステムを提供する。有用な特性を有することが分かったあらゆる処理された領域は、続いて、大規模な処理に備えることができる。
【００１２】
一側面は、基板上の領域を処理するためのシステムを目的とする。一実施形態では、システムは離散領域の配列を有する基板を含み、それぞれの領域は、複数の構造体および／またはデバイスと、基板のそれぞれの領域を個々に処理するように構成された処理ツールとを備える。
【００１３】
別の実施形態では、システムは、領域の配列を有する基板と、基板のそれぞれの領域を個々に処理するように構成された処理ツールとを含む。処理ツールは、洗浄、表面改質、表面調製、エッチング、研磨、パターニング、植設、熱処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、電子ビーム処理、およびＸ線処理のうちの少なくとも１つを行うように構成される。
【００１４】
本発明の別の側面は、基板上の違った処理をされた領域の配列を形成するための方法を目的とする。一実施形態では、方法は、互いに類似した所定の領域の配列を有する基板を提供するステップであって、それぞれの領域が少なくとも２つの異なる構造体またはデバイスを含むステップと、それぞれの領域の少なくとも一部に材料を提供するか、またはそれぞれの領域の少なくとも一部を改質することによって、基板の互いに異なる、２つの領域の少なくとも一部を処理するステップとを含む。
【００１５】
別の実施形態では、方法は、基板を提供するステップと、基板の互いに異なる、２つの領域の少なくとも一部を処理するステップとを含む。処理ステップは、洗浄、表面改質、エッチング、研磨、パターニング、植設、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、電子ビーム処理、およびＸ線処理のうちの少なくとも１つを含む。
【００１６】
さらに別の実施形態では、方法は、基板を提供するステップと、基板の互いに異なる、２つの領域のうちの少なくとも一部を処理するステップと、処理された領域の特性を測定するステップとを含む。処理ステップは、領域の少なくとも一部に材料を提供するステップか、または領域の少なくとも一部を改質するステップを含む。特性は、収率、漏損、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、電気抵抗、静電容量、電荷密度、応力マイグレーション、エレクトロマイグレーション、バイアス熱応力、および絶縁膜経時破壊のうちの少なくとも１つを含む。
【００１７】
さらに別の実施形態では、方法は、少なくとも２つの離散領域を有する基板を提供するステップと、この離散領域のうちのいくつかの上に層を形成するステップとを含む。基板のそれぞれの離散領域は、誘電部分および導電部分を含む。一実施形態の基板は、材料が領域間で実質的に相互拡散しないように、領域間に十分なスペースを含むことができる。方法は、離散領域の導電部分上ではなく、離散領域のうちのいくつかの誘電部分上にマスキング層を形成するステップと、離散領域の誘電部分ではなく、離散領域のうちのいくつかの導電部分上にキャッピング層を形成するステップとを含む。一実施形態では、マスキング層は、互いに異なっており、それぞれの領域の誘電部分における材料の形成を妨げる。別の実施形態では、キャッピング層は互いに異なる。
【００１８】
さらに別の実施形態では、方法は、蒸着、パターニング、エッチング、洗浄、研磨からなる群から選択される少なくとも１つの第１のプロセスから基板を受けるステップと、基板の２つの領域の少なくとも一部を処理することによって処理された基板を処理および生成するステップであって、２つの領域が互いに異なるように処理されるステップとを含む。処理ステップは、複数のプロセス、プロセスシーケンス、複数の処理条件、および複数の処理シーケンス条件のうちの少なくとも１つを使用して２つの領域の一部を改質するステップを含み、プロセス、プロセスシーケンス、処理条件、および処理シーケンス条件のうちの少なくとも１つは、２つの領域のそれぞれの一部において異なる。
【００１９】
さらに別の実施形態では、方法は、基板の２つの領域の少なくとも一部を処理することによって、処理された基板を生成するステップであって、２つの領域が互いに異なるように処理されるステップと、蒸着、パターニング、エッチング、洗浄、研磨、および処理からなる群から選択される少なくとも１つの更なるプロセスに処理された基板を提供するステップとを含む。処理ステップは、複数のプロセス、プロセスシーケンス、複数の処理条件、および複数の処理シーケンス条件のうちの少なくとも１つを使用して２つの領域の一部を改質するステップを含み、プロセス、プロセスシーケンス、処理条件、および処理シーケンス条件のうちの少なくとも１つは、２つの領域のそれぞれの一部において異なる。
【００２０】
本発明の別の側面は、少なくとも２つの離散領域を有する基板を対象とする。一実施形態では、それぞれの領域は、導電部分と誘電部分とを備える。基板は、領域のうちの少なくとも１つの導電部分上にキャッピング層を有し、領域のうちの少なくとも１つの誘電部分上にマスキング層を有する。これらの実施形態では、領域内のキャッピング層のうちの少なくとも１つが別の層と異なるか、領域内のマスキング層のうちの少なくとも１つが別の層と異なるか、または領域内のキャッピング層のうちの少なくとも１つおよびマスキング層のうちの少なくとも１つが互いに異なる。
【００２１】
別の実施形態では、基板は、少なくとも第１および第２の離散領域を有し、第１の離散領域は、第１の組のプロセスシーケンスおよび第１の組の条件を使用して改質された少なくとも１つの領域を有し、第２の離散領域は、第２の組のプロセスシーケンスおよび第２の組の条件を使用して改質された少なくとも１つの領域を有する。少なくとも１つのプロセスは、第１および第２の組のプロセスシーケンス間で異なり、少なくとも１つの条件は、第１および第２の組の条件間で異なる。
【００２２】
本発明の他の特徴、目的、および利益は、当業者に明らかとなり、以下に記述される。本願明細書において引用した全ての文献は、全ての目的のために参照することにより本願明細書に援用される。さらに、本願明細書に開示および／または主張された内容に関する特許文献および非特許文献は重要であり、当業者には多数の関連する参考文献が利用可能であり、それらは当該の内容に関する更なる説明を提供する。
【発明を実施するための最良の形態】
【００２３】
以下の用語は、本願明細書で使用されるときには、以下の一般的な意味を持つことを意図される。
【００２４】
本願明細書で使用される用語「基板」とは、硬質、半硬質、または軟質の表面を有する材料のことである。基板は、別の基板、材料、および／またはプロセスに作用される物質または材料も含むことができる。一実施形態では、基板は、単一または複数の構成要素（試験構造体など）がその上または中に作製されるか、または構成要素が取り付けられる支持材料（ウエハなど）を含むことができる。別の実施形態では、基板は、支持材料および構成要素を含むことができる。基板は、例えば、集積またはプリント回路がその上および／または中に蒸着または形成される、好適な材料のプレート、ウエハ、パネル、および／または円板を含む。軟質基板は、例えばディスプレイまたは他の柔軟なＩＣ用途に使用される軟質材料のような、プラスチックまたは高分子材料を含むことができる。多くの実施形態では、基板の少なくとも１つの表面は実質的に平坦であるが、いくつかの実施形態では、くぼみ、ウェル、隆起した領域、エッチングされたトレンチなどを有する異なる材料に対して、合成領域を物理的に分離することが望ましい場合がある。いくつかの実施形態では、基板自体が、処理領域の全部または一部を形成する、ウェル、隆起した領域、エッチングされたトレンチなどを含む。
【００２５】
本願明細書で使用される用語「所定の領域」とは、選択された材料の処理または形成に使用される、使用された、または使用されることを意図された基板上の局所領域のことであり、そうでなければ、本願明細書では、「既知の」領域、「選択された」領域、または単純に「領域」と称される。所定の領域は、１つの領域、および／または基板上に予め形成された一連の規則的または周期的な領域を含むことができる。所定の領域は、あらゆる好都合な形状（例、円形、矩形、楕円形、くさび形など）を有することが可能である。いくつかの実施形態では、所定の領域、故に、それぞれのプロセスがその上で行われるか、または相異なる材料がその上に合成される領域は、約２５ｃｍ２未満であり、好ましくは１０ｃｍ２未満であり、より好ましくは５ｃｍ２未満であり、さらに好ましくは１ｃｍ２未満であり、さらに好ましくは１ｍｍ２未満であり、さらに好ましくは０．５ｍｍ２未満である。
【００２６】
本願明細書で使用される用語「放射線」とは、例えば、電子ビーム放射線、ガンマ放射線、Ｘ線放射線、紫外線、可視光、赤外線放射線、マイクロ波放射線、および電波を含む、波長が１０−１４〜１０４メートルであるエネルギを含む、選択的に印加することができるエネルギのことである。「照射」とは、表面への放射線の印加のこと、または基板を標的にしたエネルギの放射のことである。
【００２７】
本願明細書で使用する場合、用語「処理材料」とは、処理のために基板の領域に供給されるそれぞれの物質のことである。
【００２８】
本願明細書で使用される用語「プロセス」または「処理」とは、目的または効果によって定義される、動作、操作、イベント、および／または変化という限定された過程のことである。本願明細書で使用される用語「プロセス」または「処理」は、これらに限定されないが、領域への処理材料の提供、および／または領域の改質を含む。処理は、特に、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質を含み、より具体的には、洗浄、表面改質、表面調製、蒸着、供給、反応、機能化、エッチング、研磨、化学機械的研磨、電気化学機械的研磨、リソグラフィ、パターニング、植設、照射、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、熱処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびＸ線処理を含み、さらに具体的には、電気化学蒸着、無電解蒸着、物理蒸着、化学蒸着、原子層蒸着、蒸気段階エピタキシ、液相エピタキシ、化学ビームエピタキシ、分子ビームエピタキシ、分子セルフアセンブリ、および蒸発を含む。処理条件は、処理が生じる温度、時間、圧力、材料相、量、構成要素の比率などのような条件である。本願明細書で使用される用語「プロセスシーケンス」とは、所望の結果を生じさせて、例えば、構造体、試験構造体、デバイス、集積回路などを形成または改質するために、独特の順序または組合せで行われる一連のプロセスのことである。「プロセスシーケンス条件」は、一連の処理が生じる温度、時間、圧力、材料相、量、構成要素の比率などのような条件である。本願明細書で使用される用語「組合せプロセスシーケンス統合化」は、集積回路などのデバイスの製造において使用されるような、ｉ）異なる材料の評価、ｉｉ）異なる処理条件の評価、ｉｉｉ）異なるプロセスのシーケンシングおよび統合化の評価（ツール内のモジュールおよびプロセスフロー内の複数のツールの両方に関する）を表すものである。
【００２９】
本願明細書で使用される用語「デバイス」とは、いくつかの特定の機能を実行することができる単位のことである。デバイスは、離散的な電子部品のような、電気的、生物学的、および／または機械的構成要素を含むことができる。デバイスはまた、アクティブまたはパッシブとすることができる、特定のタイプ（電子、磁気、光子、光電子、磁気電子、磁気光学、分子など）の構成要素（例、トランジスタ、抵抗、ダイオード、コンデンサなど）を基板上に含むことができる。
【００３０】
本願明細書で使用される用語「構造体」とは、１つ以上の部分および／または要素の配列、組織、および／または配置のことである。構造体は、バイア、孔、ライン、トレンチおよび試験構造体のような形状的特徴を含むことができ、プロセスに関する情報の取り出し、プロセスの問題点の識別、およびプロセスおよびデバイスの性能の向上に有用である。試験構造体には、デバイス試験構造体（トランジスタ、コンデンサ、およびダイオードなど）、プロセス試験構造体（４ポイントプローブ構造、バイアチェーン構造、および連続および分離構造体）、回路試験構造体（インバータおよびリング発振器など）、およびＳＥＭ試験構造体が挙げられる。
【００３１】
本発明は、一般的にデバイス製造に使用される単一の基板上に含まれる領域の組合せ調査およびプロセスシーケンス統合化のための方法および装置を提供する。本発明は、ＩＣの処理に関して本願明細書に記述されるが、他のタイプのデバイスの処理および当該の仕様に対する新たな材料の調査に容易に適用することができる。本発明の方法に基づいて処理することができるいくつかのタイプの基板には、例えば、デバイス、機能チップ、機能デバイス、および試験構造体を含むブランケットウエハ、パターン化ウエハ、および構造体が挙げられる。より具体的には、本発明の方法に基づいて処理することができる基板には、これらに限定されないが、半導体デバイス、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、磁気光学デバイス、分子電子デバイス、太陽電池、光子デバイス、およびパッケージデバイス、または本開示を精査することによって当業者に明らかとなる他のデバイスが挙げられる。
【００３２】
いくつかの実施形態では、基板の領域は、例えば、洗浄、表面改質、表面調整、および蒸着を含む、湿式（すなわち液体ベース）の処理技術を使用して処理される。例示的な洗浄プロセスには、これらに限定されないが、金属汚染の除去、有機汚染の除去、および酸化物の除去が挙げられる。例示的な表面改質および調製プロセスには、これらに限定されないが、表面化学状態の改質、表面結合位置の改質、表面電荷の改質、表面環境の改質、および１つ以上の材料、および／または反応を抑制、加速、および／または触媒する種類の材料（これらの材料は、その一構成要素となる反応から生じるあらゆる構造体および／または材料に組み込むことができるが、それには限定されない）を使用した改質が挙げられる。例示的な蒸着プロセスには、これらに限定されないが、自己組織化単分子膜（ＳＡＭ）、高分子電解質、層ごとの高分子電解質、界面活性剤、ナノ粒子などによる有機コーティングの形成、電気化学蒸着、および無電解蒸着が挙げられる。類似した方法を、当業者に既知である乾式（例、プラズマベース、およびガスおよび／または蒸気相）の処理技術に適用することができる。
【００３３】
処理された領域の配列をその上に有する得られた基板には種々の用途がある。例えば、基板は、調整されると、有用な特性を有する材料に対してスクリーニングされ得る。あるいは、基板の処理された領域は、有用な特性を有する構造体およびデバイスに対してスクリーニングされ得る。さらに、基板は、デバイスの最適化、開発、性能、収率、統合化などに有用なプロセス、プロセスシーケンス、および／またはプロセスシーケンス統合化に対してスクリーニングされ得る。さらに、基板は、調整されると、例えば、基板の以降の処理および処理された基板を他の構成要素に組み込むプロセスなどの、１つ以上の他のプロセスに提供され得る。その点を考慮して、処理された領域の配列は、単一の基板上にあることが好ましい。単一の基板上の領域の配列を処理することによって、有用な特性を有する領域に対する配列のスクリーニングが、より容易かつ効率的に行われる。
【００３４】
スクリーニングを行うことができる特性には、例えば、光学的特性、化学組成、化学反応性、電気的特性、物理的特性、磁気的特性、熱的特性、構成的特性、および機械的特性が挙げられる。より具体的には、スクリーニングを行うことができる特性には、例えば、材料の位置、材料の分配、材料の厚さ、材料の処置適用範囲、材料の連続性；収率、バイアチェーン収率、ライン収率、バイア抵抗、ライン抵抗、ケルビン抵抗、漏損、および静電容量のためのパラメトリック試験；動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、静電容量、抵抗、ボディー効果、チャネルドーピング、サブ閾値行動、および電荷密度のためのデバイス試験；および、応力マイグレーション、エレクトロマイグレーション、バイアス熱応力、熱応力、機械的応力、少なくとも１つの環境パラメータの環境応力、および絶縁膜経時破壊のための信頼性試験が挙げられる。他の特性には、伝導、超伝導、熱伝導、異方性、硬度、結晶度、光透過性、磁気抵抗、導磁性、周波数倍増、光電効果、保磁力、臨界電流、または本開示を精査することによって当業者に明らかとなる他の有用な特性が挙げられる。重要なことに、処理および種々の一連の処理条件のスクリーニングによって、チップ製造などの分野での使用に対して、新たな物理的特性、新たなプロセス、新たな処理条件、新たなプロセスシーケンス、新たなプロセスシーケンス統合化などによる新たな組成物の評価が可能となる。現在の材料／プロセスを向上させることが分かったあらゆるプロセスは、続いて、大規模に処理することができる。本発明の方法を使用して特性が一旦認識されれば、種々の異なる方法を使用して、基本的にそれと同じ特性によって大規模に、またはバッチスケールで、このような有用な材料／処理／プロセスシーケンス統合化の処理を行うことができることは、当業者にとって明らかであろう。したがって、本願明細書に記述された方法およびシステムをプロセスで使用して、組合せプロセスシーケンス統合化を達成することができるが、材料／プロセスの特徴評価に限定されるものではない。
【００３５】
本発明のいくつかの実施形態では、方法を使用して、リソグラフステップ、乾式エッチングステップ、蒸着ステップ、またはＣＭＰなどの、プロセスステップの変化を分析する。例えば、当技術分野で既知のように、しばしばＣＭＰプロセスを使用して、多層の蒸着プロセス中に構築される構造体を研磨する。これらの構造体は、ダマシン相互接続、導電プラグとして、または他の目的に使用することができる。ＣＭＰプロセスは、銅は容易に乾式エッチング（生成物は不揮発性である）できないが、ＣＭＰを使用して容易に処理されるので、銅の金属化に重要である。なお、ＣＭＰプロセスは、回路レイアウトの密度、ピッチおよび／または水平アスペクト比（長さ：幅）が大きく変化したときに、または特定のＣＰＭ処理条件下で回路レイアウト大きく変化したときに、ディッシング（開口をもたらす）または銅のスメアリング（短絡をもたらす）によって、機能回路部分を研磨除去することが可能である。ＣＰＭプロセスおよびＣＰＭの前に領域を処理するための処理のような、プロセスの変化を調査する本発明のシステムの能力は、タイムリかつより費用効果に優れた様態で上述の問題点を解決する最適な処理条件をもたらす。
【００３６】
また、例えば、リソグラフィプロセスのレジストは、極めて小さなサイズが必要とされる。１００ｎｍ未満の形状のパターン転写の場合、ラインエッジの粗さがますます重要になる。本願明細書に記述された本発明の方法およびシステムを使用して、円滑なパターン転写の達成に必要な化学的性質およびプロセス、および／またはプロセスのシーケンシングを最適化することができる。また、本発明のシステムおよび方法は、バリア層、接着層、およびシード層のような、チップ製造プロセスのための新たな材料を発見するための、およびチップ製造プロセスに用いられる材料の処理条件を改善するための用途を有する。
【００３７】
本発明は、図を参照して以下に詳述するが、いくつかの図面では、同様のアイテムには同じ参照番号が付されている。
【００３８】
概して、領域の配列は、基板上の所定の領域に処理材料を供給することによって、および／または所定の領域を改質することによって処理される。図１Ａは、本発明の一実施形態による、組合せプロセスシーケンス統合化のための方法を示すフローチャートである。本実施形態は、分析に対して所望のプロセスを実行する処理ツール（集合的に有効な単位プロセスを行う離散的な単位モジュールからなる統合ツールとなる場合も、ならない場合もある）を用いることが可能である。一実施形態では、処理ツールは、ＩＣ製造に使用される直径３００ｍｍのウエハのような、単一のモノリシック基板に含まれる独特の領域内で、離散化形態のプロセスを行うことができる。基板は、システムに提供されて（ステップ１００）、離散化した（好ましくは分離した）形態（直列、並列、または直列−並列モードのいずれか）で処理され、それによって、基板の少なくとも２つの領域が互いに異なるように処理される（ステップ１１０）。上述の組合せ形態で処理した基板は、状況に応じて、少なくとも１つのプロセスステップを有する従来の形態で、事前に処理する（ステップ１２０）、および／または事後に処理する（ステップ１３０）こともでき、それによって、基板全体またはほぼ全体が同じ処理条件となる。これによって、上述の組合せ処理／組合せプロセスシーケンス統合化手法を、端末デバイス、集積回路などの構築に必要なプロセスフロー内の所望のセグメントに用いることができる。デバイスまたは作製されたデバイスの一部などの処理された領域は、次いで、収率、バイア抵抗、ライン抵抗、静電容量などの特性に対するパラメトリック試験、および／または応力マイグレーション、エレクトロマイグレーション、バイアス熱応力、絶縁膜経時破壊などの特性に対する信頼性試験、および当業者に既知の関連する試験のような、分析のための従来の方法を使用して対象の特性を試験する（ステップ１４０）ことができる。処理された領域は、同時に、逐次的に、または並列−直列モードで検知することができ、第１の複数の領域は同時に試験され、その後に第２の複数の領域が同時に試験される。試験ステップ１４０は、組合せプロセスシーケンス統合化のための方法の１つ以上の別の実施形態において、状況に応じて行われる。
【００３９】
一実施形態の組合せプロセスシーケンス統合化は、本願明細書においてサイト分離処理ツールと称される、１つ以上のプロセスを行う処理ツールを使用する。一実施形態では、サイト分離処理ツールは、基板の独特の領域内で、離散化、分離された形態（直列、並列、または直列−並列モードのいずれか）で基板を処理する（例えば、基板の少なくとも２つの領域が互いに異なるように処理される）。領域の配列の処理では、本願明細書に記述されるように、処理材料は、基板上の領域（所定の領域を含む）に供給することができ、および／または領域（所定の領域を含む）は、複数の従来の処理プロセスまたはシーケンスと組み合わせて、複数のサイト分離処理プロセスまたはシーケンスを使用して改質することができる。例えば、本願明細書の組合せプロセスシーケンス統合化による方法は、蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの第１のプロセスから基板を受ける。本方法は、基板の少なくとも１つの領域を、基板の少なくとも１つの別の領域とは異なるように処理することによって、処理された基板を生成する。処理ステップは、少なくとも１つの領域を改質するステップを含み、改質ステップは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含み、処理ステップは、基板上に違った処理をされた領域の少なくとも１つの配列を形成する。一実施形態では、上述の処理ステップは、材料、処理条件、プロセスシーケンス、プロセスシーケンス統合化、およびプロセスシーケンス条件のうちの少なくとも１つを使用して改質するステップを含む。他の一実施形態では、上述の処理された基板は、蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの更なるプロセスに提供される。
【００４０】
別の実施例として、本願明細書の組合せプロセスシーケンス統合化による方法は、基板の少なくとも１つの領域を、基板の少なくとも１つの別の領域とは異なるように処理することによって、処理された基板を生成する。処理ステップは、少なくとも１つの領域を改質するステップを含み、改質ステップは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含み、処理ステップは、基板上に違った処理をされた領域の少なくとも１つの配列を形成する。本方法は、上述の処理された基板を、蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの更なるプロセスに提供することによって継続する。一実施形態では、上述の処理ステップは、材料、処理条件、プロセスシーケンス、プロセスシーケンス統合化、およびプロセスシーケンス条件のうちの少なくとも１つを使用して改質するステップを含む。
【００４１】
図１Ｂは、一実施形態に基づいた、サイト分離処理および／または従来の処理を含む、組合せプロセスシーケンス統合化のための全般的な方法１００−Ｂを示すフローチャートである。本願明細書の一実施形態による処理シーケンスの一例は次の通りである。従来のプロセス（Ｃｏｎｖｅｎｔｉｏｎａｌ  Ｐｒｏｃｅｓｓ）Ｎを使用して基板を処理し、次いでサイト分離プロセス（Ｓｉｔｅ−Ｉｓｏｌａｔｅｄ  Ｐｒｏｃｅｓｓ）Ｎ＋１を使用して基板を処理し、次いでサイト分離プロセスＮ＋２を使用して基板を処理し、次いで従来のプロセスＮ＋３を使用して基板を処理し、次いで電気試験（Ｅ−Ｔｅｓｔ）（例、電気的な検査）を行う。本願明細書の実施形態による処理シーケンスの別の例は次の通りである。サイト分離プロセスＮを使用して基板を処理し、次いでサイト分離プロセスＮ＋１を使用して基板を処理し、次いで従来のプロセスＮ＋２を使用して基板を処理し、次いでサイト分離プロセスＮ＋３を使用して基板を処理し、次いで電気試験を行う。本願明細書の実施形態による処理シーケンスのさらに別の例は次の通りである。サイト分離プロセスＮを使用して基板を処理し、次いで従来のプロセスＮ＋１を使用して基板を処理し、次いでサイト分離プロセスＮ＋２を使用して基板を処理し、次いで従来のプロセスＮ＋３を使用して基板を処理し、次いで電気試験を行う。種々の他の処理シーケンスは、方法１００−Ｂに基づいて達成することができる。組合せプロセスシーケンス統合化は、したがって、例えば、ダイ配列を備えた半導体ウエハ２００を生成するが、このダイ配列は複数のダイ２０２を含み、このダイは対象とする集積回路を含む試験ダイおよび／または実際の製品ダイとすることができる。ブランケットウエハ、パターン化ウエハ、デバイス、機能チップ、機能デバイス、試験構造体、半導体、集積回路、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、磁気光学デバイス、分子電子デバイス、太陽電池、光子デバイス、およびパッケージデバイスは、上述の組合せプロセスシーケンス統合化方法を使用して、処理および／または生成することができる。組合せプロセスシーケンス統合化は、プロセスフロー全体のあらゆる所望のセグメントおよび／またはその一部に適用することができる。電気試験を含む特徴評価は、必要に応じておよび／または望まれる場合に、プロセスフローにおける各プロセスステップおよび／または一連のプロセスステップの後に行うことができる。
【００４２】
図１Ｃは、一実施形態に基づいた、サイト分離処理および／または従来の処理を含む、組合せプロセスシーケンス統合化のためのより具体的な方法１００−Ｃを示すフローチャートである。本願明細書の一実施形態による処理シーケンスの一例は次の通りである。従来の前洗浄（Ｃｏｎｖｅｎｔｉｏｎａｌ  Ｐｒｅ−Ｃｌｅａｎ）を使用して基板を処理し、次いでサイト分離分子マスク（Ｓｉｔｅ−Ｉｓｏｌａｔｅｄ  Ｍｏｌｅｃｕｌａｒ  Ｍａｓｋ）を使用して基板を処理し、次いでサイト分離無電解キャップ（Ｓｉｔｅ−Ｉｓｏｌａｔｅｄ  Ｅｌｅｃｔｒｏｌｅｓｓ  Ｃａｐ）を使用して基板を処理し、次いで従来のストリップ（Ｓｔｒｉｐ）および洗浄を使用して基板を処理し、次いで電気試験を行う。本願明細書の実施形態による処理シーケンスの別の例は次の通りである。サイト分離前洗浄を使用して基板を処理し、次いでサイト分離分子マスクを使用して基板を処理し、次いで従来の無電解キャップを使用して基板を処理し、次いでサイト分離ストリップおよび洗浄を使用して基板を処理し、次いで電気試験を行う。本願明細書の実施形態による処理シーケンスのさらに別の例は次の通りである。サイト分離前洗浄を使用して基板を処理し、次いで従来の分子マスクを使用して基板を処理し、次いでサイト分離無電解キャップを使用して基板を処理し、次いで従来のストリップおよび洗浄を使用して基板を処理し、次いで電気試験を行う。種々の他の処理シーケンスは、方法１００−Ｃに基づいて達成することができる。
【００４３】
本発明のいくつかの方法では、処理材料は、基板上の所定の領域に供給され、複数の異なる経路を使用して反応させることができる。処理材料は、例えば、溶液ベースの合成技術、光化学技術、重合技術、テンプレートディレクテッド（ｔｅｍｐｌａｔｅ  ｄｉｒｅｃｔｅｄ）合成技術、およびエピタキシアル成長技術などを使用して、また、ゾルゲルプロセス、熱、赤外線またはマイクロ波加熱、焼成、焼結またはアニーリング、水熱法、フラックス法、溶媒の気化を通じた結晶化などによって反応させることができる。対象となる処理材料を反応させるために使用することができる他の有用な反応技術は、当業者には容易に明らかとなろう。
【００４４】
基板の領域は互いに独立に処理されるので、異なる領域の処理条件を単独で制御することができる。このように、処理材料の量、反応媒体、処理温度、処理時間、処理圧力、反応抑制速度、処理材料の蒸着順序、プロセスシーケンスステップなどは、基板上の領域ごと変動しうる。したがって、例えば、材料を調査するときには、第１および第２の領域に供給される処理材料が同じになることもあれば、異なることもありうる。第１の領域に供給された材料が第２の領域に供給された材料と同じであった場合、この処理材料は、同じまたは異なる濃度で基板上の第１および第２の領域に提供することができる。これは、第１および第２の領域などに提供される更なる処理材料に対しても当てはまる。第１および第２の領域に供給された処理材料と同様に、第１および第２の領域に供給された更なる処理材料も、同じまたは異なるものとすることができ、同じである場合は、同じまたは異なる濃度で基板上の第１および第２の領域に提供することができる。さらに、基板上の所与の所定の領域内で、処理材料は、均一または傾斜形態で供給することができる。同じ処理材料が基板上の第１および第２の領域に同じ濃度で供給される場合、その領域が処理される条件（例、反応温度、反応時間など）は、領域ごと変動しうる。変動しうるパラメータには、例えば、材料の量、溶媒、処理温度、処理時間、プロセスが行われる圧力、プロセスが行われる雰囲気、プロセスが抑制される速度、材料が蒸着される順序などが挙げられる。領域ごと変動しうる他のプロセスパラメータは、当業者に明らかとなろう。
【００４５】
さらに、本発明の一実施形態では、ＩＣチップ上の領域の異なる部分を代表して、その後基板上の処理材料に第１の組の処理条件を適用するために、誘電体材料表面および導電性表面のような、異なる表面を有する第１および第２の基板の両方の対応する領域に、実質的に同一の処理材料を実質的に同一の濃度で供給することによって、少なくとも２つの材料の配列を形成するための方法が提供される。この方法を使用することで、種々の基板表面への処理パラメータまたは材料の影響を研究し、次いで最適化することができる。
【００４６】
（基板）
本発明の方法を使用して、既知の位置において、好ましくは基板表面上の領域の配列を処理する。基本的に、あらゆる考えられる基板を本発明に用いることができる。基板は、円盤、正方形、球形、円形などのあらゆる好適な形状を有することができる。基板は平坦であることが好ましいが、種々の代替的な表面構成を取ることが可能である。例えば、基板は、組合せプロセスが行われる、隆起した、またはくぼんだ領域を含むことが可能である。基板およびその表面は、本願明細書に記述された処理を実行するために、剛性支持体を形成することが好ましい。基板は、例えば、ポリマー、プラスチック、パイレックス（登録商標）、石英、樹脂、シリコン、シリカまたはシリカベースの材料、炭素、金属、無機ガラス、無機結晶、膜などを含む、多種多様な材料のうちのいずれかとすることが可能である。他の基板材料は、本開示を精査することによって当業者に明らかとなろう。固体基板上の表面は、基板と同じ材料で構成するか、または代替的に異なるもの、すなわち、基板にコーティングできるもの、または異なる材料を含むものとすることができる。さらに、基板表面上には、構造体またはデバイスを含むことができる。最も適切な基板および基板−表面材料は、行われるプロセスに依存し、あらゆる所与の場合における選択は、当業者に容易に明らかとなろう。
【００４７】
いくつかの実施形態では、基板上の所定の領域または領域の一部、ひいては、それぞれのプロセスが行われる領域は、約２５ｃｍ２、具体的には１０ｃｍ２未満、より具体的には５ｃｍ２、より具体的には１ｃｍ２、さらに具体的には１ｍｍ２未満である。
【００４８】
個々の領域の処理に用いられる処理材料は、しばしば隣接した領域へ移動しないようにしなければならない。最も単純には、これは、種々の処理材料が領域間で相互拡散できないように、基板上の領域間に十分な量のスペースを残すことによって確保することができる。さらに、これは、処理中に、基板上の種々の領域間に適切なバリアを提供することによって確保することができる。１つの手法では、機械的デバイスまたは物理的構造体が、基板上の種々の領域を画定する。例えば、壁または他の物理的なバリアを使用して、個々の領域内の材料が隣接した領域へ移動しないようにすることができる。この壁または物理的なバリアは、合成を行った後に取り除くことが可能である。当業者は、材料の配列をスクリーニングする前に、この壁または物理的なバリアを取り除くことが有効な場合もあると理解されよう。
【００４９】
他の実施形態では、物理的に基板に接触するバリアを必要とせずに、処理を達成することが可能である。例えば、通常は、改質する領域のサイズが、基板上の対象となる離散領域よりも小さい、および／またはこれに等しいので、レーザ、放射ランプ、紫外線ソース、他の「点」ソースを使用して、サイトの位置決めが可能な形態で領域を処理することができる。さらに別の実施形態では、物理的なバリアを使用して、基本的に、所望の領域および／または領域の一部への処理をスクリーニングおよび／または制限することができるが、この物理的なバリアは、基板に物理的に接触しない。例えば、物理的なバリアを使用して、基本的に、特定の領域および／または領域の一部への処理をブロックおよび／または制限することができる。マスクまたはシャッタのようなスクリーンを使用して、例えばＰＶＤ（すなわち、スパッタリング）または蒸発ソースなどからの蒸発フラックスをブロックすることができる。不透明対透明なマスクを使用して、透明領域に特定の放射線を通して、基板上の特定の領域内の処理を達成することができる。さらに別の実施形態では、好ましくはアルゴン（Ａｒ）のような不活性ガスのガス流を使用して、気体試薬が特定の領域に影響を及ぼさないように、このような試薬から保護するか、またはこのような試薬の集中を制限することができる。このような形態で、基板上の特定の領域を、基板と連通する物理的なバリアを必要とせずに、異なるように処理することができる。この手法は、原子層蒸着およびその種々の形態（例、イオン、ラジカル、およびプラズマ誘導／強化したもの）などの、連続して起こる気相真空ベースの表面運動（ｓｕｒｆａｃｅ  ｋｉｎｅｔｉｃ）プロセスに対して特に敏感に反応する。
【００５０】
本発明の方法に基づいて処理することができるいくつかのタイプの基板には、ブランケットウエハ、パターン化ウエハ、デバイスを含む基板、機能チップ、機能デバイス、および試験構造体が挙げられる。より具体的には、本発明の方法に基づいて処理することができる基板には、これらに限定されないが、半導体デバイス、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、磁気光学デバイス、分子電子デバイス、太陽電池、光子デバイスおよびパッケージデバイス、または本開示を精査することによって当業者に明らかとなる他のデバイスが挙げられる。
【００５１】
下記に詳述されるように、チェーンおよび導電線のようなものによって無数の異なるタイプのデバイスまたは構造体は、離散領域またはその一部の中に配置および／またはその中で処理することができる。このような構造体は、接点配列のような小型試験要素、および化学機械研磨のような特定のプロセスステップを分析するようにデザインされた要素も含むことができる。
【００５２】
領域の処理は、図２Ａに示されるような単一のモノリシック基板２００（一実施形態では、ＩＣ製造に使用される直径３００ｍｍのウエハ）に含まれる独特の領域内で離散化した形態で行われることが好ましい。独特の領域２０２の数は、一般的に２つ以上であり、より具体的には、領域の数は、ウエハ上のダイの数に相当する。
【００５３】
図２Ａおよび２Ｂは、本発明の一実施形態の原理に基づいて使用されるダイ配列を含む半導体ウエハ２００の上面図である。図２Ａに示されるように、基板２００は、複数のダイ２０２を含むことが可能であるが、このダイは、このダイは対象とする集積回路を含む試験ダイおよび／または実際の製品ダイとすることができる。
【００５４】
ダイ２０２は、図２Ａに示されるような、規則正しい横列−縦列形態にレイアウトすることが可能である。３つの異なる例示的なタイプのダイを示す図２Ｃに示されるように、個々のダイ２０２は、正方形または矩形とすることが可能であり、複数の部分、すなわち第１の部分２０４と、第２の部分２０６とを有するように構成することが可能である。本発明のいくつかの実施形態では、それぞれの領域２０２のうちの第１の部分２０４だけが処理される。
【００５５】
加えて、図２Ｃに示されるように、基板のそれぞれの領域２０２、および／または基板２００のそれぞれの領域２０２のそれぞれの部分２０４、２０６は、少なくとも２つの構造体またはデバイス、より具体的には少なくとも４つの構造体またはデバイス、さらに具体的には少なくとも６つの構造体またはデバイスを含む。いくつかの実施形態では、それぞれの領域２０２内の複数の構造体、またはそれぞれの領域の部分２０４、２０６は、基板２００上のそれぞれの領域またはそれぞれの領域の部分において同一である。構造体またはデバイスは、半導体製造プロセスの種々のステップで作製することが可能な構造体を表す。部分２０４、２０６のそれぞれは、それらのデザインに基づいた所定の形態でレイアウトされた、１つ以上の群の構造体を含むことが可能である。加えて、それぞれの領域内に位置する構造体は、試験および／または製造のデバイス構造体であることが好ましい。
【００５６】
いくつかの実施形態では、単一の基板は、少なくとも４つの異なる処理された領域、より具体的には少なくとも１０個の異なる処理された領域、より具体的には少なくとも５０個の異なる処理された領域、より具体的には少なくとも１００個の異なる処理された領域を有する。単位面積当たりの領域の密度は、０．０１領域／ｃｍ２を越え、より具体的には０．０５領域／ｃｍ２を越え、より具体的には０．１領域／ｃｍ２を越え、より具体的には０．５領域／ｃｍ２を越え、さらに具体的には１．０領域／ｃｍ２を越える。
【００５７】
上述のように、基板は、平坦であることが好ましいが、種々の代替的な表面構成とすることが可能である。基板表面の構成に関わらず、個々の領域のそれぞれまたはその一部の処理は、隣接した領域またはその一部の処理に影響を与えないことが好ましい。最も単純には、これは、種々の材料が領域間で相互拡散できないように、基板上の領域間に十分な量のスペースを残すことによって確保することができる。さらに、これは、基板上の種々の領域間に適切なバリアを提供して、領域を互いに分離することによって確保することができる。基板と接触する可能性のある機械的デバイスまたは物理的構造体を使用して、基板上の種々の領域を画定することができる。例えば、一実施形態では処理後に取り除くことができる、壁または他の物理的なバリアを使用して、個々の領域内の材料が隣接した領域へ移動しないようにすることができる。
【００５８】
（処理材料を供給するための方法）
本発明のいくつかの実施形態では、処理材料は、それぞれの領域に供給される。これは、種々の供給技術を使用して達成することができる。本発明の方法に好適な供給技術には、例えば、薄膜蒸着技術の使用、およびディスペンサの使用を伴うものが挙げられる。
【００５９】
分離またはフォトリソグラフィ技術と組み合わせて、薄膜蒸着技術を使用して、基板上の所定の領域上に薄膜を蒸着することができる。このような薄膜蒸着技術は、概して、蒸発法、グロー放電プロセス、気相化学プロセス、および液相化学技術の４つのカテゴリに分類することができる。これらのカテゴリの範囲には、例えば、スパッタリング技術、吹付け技術、レーザアブレーション技術、電子ビームまたは熱蒸発技術、イオン注入またはドーピング技術、化学蒸着技術、および集積回路の製造に使用される他の技術が挙げられる。これらの全ての技術は、基板上の選択領域上への種々の材料の非常に均一な層（すなわち薄膜）の蒸着に適用することができる。本発明の方法に使用することができる種々の薄膜蒸着技術の概要については、例えば、Ｈａｎｄｂｏｏｋ  ｏｆ  Ｔｈｉｎ−Ｆｉｌｍ  Ｄｅｐｏｓｉｔｉｏｎ  Ｐｒｏｃｅｓｓｅｓ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ、Ｎｏｙｅｓ  Ｐｕｂｌｉｃａｔｉｏｎ（１９８８）を参照のこと。本文献は、全ての目的に対して参照することにより本願明細書に援用される。
【００６０】
種々の材料の薄膜は、米国特許第５，９８５，３５６号に開示されているような物理的なマスキング技術と組み合わせて、分子ビームエピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）のような蒸発法を使用して、基板上に蒸着することができ、本開示は、全ての目的に対して参照することによりその全体が援用される。概して、熱蒸発または真空蒸発法では、次のような逐次的なステップが行われる。（１）ターゲット材を沸騰または昇華させることによって蒸気を生成する。（２）蒸気をソースから基板へ移送する。（３）蒸気を基板表面上の固体薄膜に集中させる。蒸発法で使用することができる蒸発物（すなわちターゲット材）は、極めて広い範囲の種々の化学反応性および蒸気圧に対応しているので、多種多様なソースを使用してターゲット材を気化させることができる。このようなソースには、例えば、抵抗加熱フィラメント、電子ビーム、伝導、放射線、またはＲＦ誘導によって加熱されるるつぼ、アーク、爆発線、およびレーザが挙げられる。本発明のいくつかの実施形態では、蒸発法を使用した薄膜蒸着は、ソースにレーザ、フィラメント、電子ビーム、またはイオンビームを使用して行われる。蒸発法を使用した、異なる物理的マスクを通じた連続回の蒸着は、基板上に違った処理をされた領域の配列を生成する。
【００６１】
蒸発法に加えて、種々の材料の薄膜は、物理的マスキング技術と組み合わせて、ＲＦ／ＤＣグロー放電プラズマスパッタリング、イオンビームスパッタリング、ダイオードスパッタリング、および反応性スパッタリングを含むスパッタリングまたはスパッタ蒸着プロセスのような、グロー放電プロセスおよびシステムを使用して、基板上に蒸着することができる。米国特許第５，９８５，３５６号に開示されているような、スパッタリングまたは他のグロー放電技術およびシステムを使用した、異なる物理的マスクを介した連続する回数の蒸着は、基板上に違った処理をされた領域の配列を生成する。
【００６２】
蒸発法およびスパッタリング技術に加えて、種々の反応物質の薄膜は、米国特許第５，９８５，３５６号に開示されているような物理的マスキングの技術およびシステムと組み合わせて、化学蒸着技術を使用して、基板上に蒸着することができる。
【００６３】
蒸発法、スパッタリング、および化学蒸着に加えて、種々の反応物質の薄膜は、物理的なマスキングまたは分離技術と組み合わせて、複数の異なる機械的技術を使用して、基板上に蒸着することができる。このような技術には、例えば、吹付け、スピニング、浸漬、ドレーニング、フローコーティング、ローラーコーティング、圧力カーテンコーティング、ブラッシングなどが挙げられる。薄膜の蒸着に使用することができる吹付器には、例えば、超音波ノズル吹付器、空気噴霧ノズル吹付器、および噴霧ノズル吹付器が挙げられる。超音波吹付器では、円盤状のセラミック圧電トランスデューサが、電気エネルギを機械エネルギに変換する。トランスデューサは、組合せ発振器／増幅器として作用する電源から高周波信号の形態の電気入力を受ける。空気噴霧吹付器では、ノズルは、空気および液体ストリームを混合して、完全に霧状にした噴霧を発生させる。噴霧吹付器では、ノズルは、加圧液体のエネルギを使用して、液体を霧状にし、その後噴霧を発生させる。吹付けのような機械的技術を使用した、異なる物理的なマスキングおよび分離技術を介した蒸着は、基板上に違った処理をされた領域の配列を生成する。
【００６４】
上述の薄膜技術に加えて、ディスペンサを用いて、液滴または粉末の形態の処理材料を単一の基板に供給することができる。
【００６５】
いくつかの実施形態では、本発明は、インクジェット式印字分野で一般的に用いられるディスペンサを用いることが可能である。このようなインクジェット式ディスペンサには、例えば、脈圧タイプ、バブルジェット（登録商標）タイプ、およびスリットジェットタイプが挙げられる。
【００６６】
このようなインクジェット式プリンタは、単純に溶液または粉末をインクの代わりにするといった、軽微な変更を行うことで使用することができる。例えば、Ｗｏｎｇ他への欧州特許出願第２６０９６５号（全ての目的に対して参照することによりその全体が援用される）は、抗体を固体マトリクスに加えるための脈圧タイプインクジェット式プリンタの使用を開示している。
【００６７】
本発明に用いることが可能な脈圧タイプのインク滴ディスペンサの一実施形態は、米国特許第５，９８５，３５６号に記載されている。バブルジェット（登録商標）タイプおよびスリットジェットタイプのインクジェット式プリンタも、軽微な変更を行うだけで、基板上の所定の領域への材料の供給に使用することができることは、当業者には容易に明らかとなろう。さらに、複数のノズルを有するインクジェット式プリンタを使用して、基板上の所定の領域に複数の材料を供給できることは、当業者には容易に明らかとなろう。加えて、インクジェット式プリンタの分野において改善が行われると、このような改善を本発明の方法に使用することができる。
【００６８】
上述の技術を使用することで、処理材料を、逐次的にまたは同時に、基板上の所定の領域に供給することができる。一実施形態では、処理材料は、基板上の単一の所定の領域か、あるいは、基板上の複数の所定の領域に同時に供給される。例えば、２つのノズルを有するインクジェット式ディスペンサのようなディスペンサを使用することで、２つの異なる処理材料を、基板上の単一の所定の領域に同時に供給することができる。あるいは、この同じインクジェット式ディスペンサを使用することで、処理材料を、基板上の２つの異なる所定の領域に同時に供給することができる。この場合、同じ処理材料か、あるいは、２つの異なる処理材料を供給することができる。同じ処理材料が両方の所定の領域に供給される場合、その材料は、同じまたは異なる濃度で供給することができる。同様に、例えば、８つのノズルを有するインクジェット式のディスペンサのようなディスペンサを使用することで、８つの異なる処理材料を、基板上の単一の所定の領域に同時に供給するか、あるいは、８つの（同じまたは異なる）処理材料を、基板上の８つの異なる所定の領域に同時に供給することができる。
【００６９】
上述の供給技術は、例示的なものであり、処理材料を基板に供給できる方法を制限するものではないことは、当業者には容易に明らかとなろう。当業者に既知でありかつ使用するスタンピング、ローリング、またはインプリンティングを使用することもできる。
【００７０】
（処理ツール）
本発明の処理システムは、基板上のそれぞれの領域を個々に処理するように構成された処理ツールを含む。本発明の一実施形態では、処理ツールは、基板上の領域に処理材料を供給するように構成され、処理セルおよび関連する溶液供給システム、ロボット、および電子機器を含む、部分的にまたは完全に自動化された溶液供給システムを使用して実行される。
【００７１】
図３Ａは、ＩＣおよび関連する製造で使用されるような、湿式プロセスの組合せプロセスシーケンス統合化のための本発明のシステムの一実施形態を示す図であり、プロセスステップまたはプロセスシーケンスを実行するための処理セルは、好ましくは基板を移動させることによるダイの位置ごとの、ウエハなどの基板の所望の位置に別々にステップ化することができる。セルは、それぞれの領域（例、ダイ）またはそれぞれのダイの第１の部分を完全に包含するが、隣接する領域（例、ダイまたはダイの一部）に干渉しないように作製される。
【００７２】
図３Ａは、基板の領域を処理するための処理システムの一実施形態を示す。システムにおいて、処理セル３００は、３００ｍｍウエハのような単一のモノリシック基板３０２上の個々のダイの位置などの、第１の領域に対応する。処理セル３００は、フレーム３０１（図３Ｂに示す）によって保持され、状況に応じてばね３０７から吊り下がり、このセルを使用して、基板３０２上の他の領域に比較して独特の形態で、基板３０２上の独特の領域を処理することができる。また、処理セル３００を使用して、単位プロセスの独特のシーケンスを行うこともできる。一実施形態では、基板３０２は、Ｘ−Ｙ−Ｚ方向に移動が可能なステージのような、基板３０２を保持することができる、ステージ３０４上に配置される。位置決めおよび位置合わせ技術を使用して、処理セル３００が位置合わせされて、基板３０２上のダイのような対応する領域と接触するように、基板３０２を位置合わせおよび位置決めすることができる。これは、ステップモータと連動する位置合わせピン、または光学的位置合わせ、および／または他の既知の技術を使用して、基板３０２を処理セル３００に対して移動させることによって達成することができる。エラストマシール（例、Ｏリング）のようなシーリング要素３０６を使用して、処理セル３００と基板３０２とが接触したときに、これらの要素間にシールを形成して、基板の領域を他の基板の領域から分離することができる。エラストマシールは、カルレッツ（Ｋａｌｒｅｚ）、バイトン（Ｖｉｔｏｎ）、またはチェムレッツ（Ｃｈｅｍｒｅｚ）のような材料で構成することが可能であり、処理環境に対して化学的に不活性となるように、および／または安定するように選択される。シールは、基板と接触したときに、処理されるべき領域が、処理されるべき他の領域から分離されるように設計される。この特定の実施例では、ステージ３０４は、基板３０２をＸ−Ｙ方向に移動させて、対象となる領域と処理セル３００とを位置合わせして、また当該のシーリングを達成できるまで垂直に移動させることができるように、モータを備える。処理セル３００内での供給、配置、処理などは、処理セル３００を通じて処理流体３１４を供給する供給システム３０８によって、直列的な形態で達成することができる。処理セル３００は、状況に応じて、処理後に残留処理流体およびリンス溶媒を基板３０２から取り除くための真空管路３１６と、基板３０２の処理された領域をリンスするためのリンスソース（図示せず）と流体連通するリンスライン３１８と、および／または、処理前、処理中、処理後にガスを基板３０２の領域に導くための、パージガスソース（アルゴンまたは窒素など、図示せず）と流体連通するガスパージライン３１７（図４Ｂに示す）とを含む。ガスパージライン３１７は、（ラインの出口が処理流体内に浸漬されるような長さを有することによって）ガスが処理流体を通って処理セルに導かれるようにデザインするか、または（ラインの出口が処理流体内に入らないような長さを有することによって）ガスが処理セルの雰囲気に導かれるようにデザインすることができる。真空管路３１６およびリンスライン３１８は、処理セル３００を通して流体を基板の分離領域から除去、およびこれに供給するようにデザインされる。クリーンルーム型の環境を保持するために、処理セル３００および基板３０２は、状況に応じてシールまたはパージすることが可能な小型環境（ｍｉｎｉ−ｅｎｖｉｒｏｎｍｅｎｔ）３２０内に配置されることが好ましい。いくつかの実施形態では、小型環境３２０は、アルゴンまたは窒素のようなパージガスによってパージされる。別の実施形態では、小型環境内の酸素のレベルを制御して、基板および／または基板の処理中などに使用される試薬の酸化を防ぐことが望ましい。窒素、アルゴン、ヘリウム、フォーミングガス、および他の好適なパージガスを使用して、小型環境３２０内の酸素濃度を低く保持することができる。小型環境３２０の外部の環境３２１は、同様に制御することができる。
【００７３】
処理セル３００は、処理流体および／または基板３０２を加熱できるようにするために、セル３００の壁（図示せず）内か、またはセル３００の外部周辺に組み込まれる加熱要素３２２を有することもできる。別の実施形態では、ステージ３０４を加熱して、基板３０２を加熱することができる。
【００７４】
また、撹拌機構３１９（図４Ｂに示す）を処理セル内に配置して、反応を容易にすることができる。例えば、物理的な撹拌ロッド、磁気ベースの撹拌、ガスベースの撹拌、振動ベースの撹拌（例、超音波振動処理）などを使用して、対象となる処理領域を局所的に撹拌することができる。加えて、基板は、回転、振動、および類似する形態で、ステージ３０４を介して全体的に撹拌することができる。
【００７５】
図３Ｂは、基板３０２または供給システム３０８の無い、図３Ａに示された処理ツールの斜視図である。
【００７６】
一実施形態では、処理セル３００は、図４Ａに示されるように、分離されるべき基板３０２の領域または領域の一部のサイズと完全に一致する内径を有する管状の構成を有することができる。一実施形態では、処理セル３００の内径は、５〜５０ｍｍ、より具体的には１０〜３０ｍｍ、さらに具体的には１０〜２０ｍｍである。当業者は、この形状は重要ではなく、種々の構成が本発明の範囲内にあるものと認識されよう。処理セル３００の製造に使用される材料は、テフロン（登録商標）または石英のような、プロセスの化学的性質および環境に対して化学的に不活性である、および／または安定であるように選択されることが好ましい。処理セルは、状況に応じてインサート（図示せず）を含むこともできる。インサートは、使い捨てできるように設計することができ、また、特定のタイプの処理に使用されるように構成することができる。
【００７７】
図４Ｂに示されるように、処理セル３００が基板３０２と接触するとき、処理流体３１４は、供給システムのプローブ３１０を通って、基板３０２の分離領域に供給される。一実施形態では、処理セルは、隔壁３１１などによってその上面がシールされる。処理セル３００に処理流体を供給するときに、プローブ３１０は隔壁３１１を貫通する。シーリング要素３０６は、処理流体３１４が分離領域から出ないようにする。一実施形態では、処理システムは、処理セル３００が、１０μＬ〜１０，０００μＬ、より具体的には１００μＬ〜５，０００μＬ、さらに具体的には５００μＬ〜２，０００μＬを保持できるように設計される。
【００７８】
別の実施形態では、図５に示されるように、基板３０２は、移動ステージ上には配置されず、代わりに、処理セル３００が、支持アーム５２２と、処理セル３００の三次元運動を提供するための移動ステーション（図示せず）と、種々のアドレス間の処理セル３００の三次元運動を制御するための、コンピュータなどのマイクロプロセッサ（図示せず）とを含む。一実施形態では、支持アーム５２２は、とりわけＣａｒｖｏ  Ｓｃｉｅｎｔｉｆｉｃ  Ｉｎｓｔｒｕｍｅｎｔｓ社（カリフォルニア州サニーバレー）などから入手可能な、ＸＹＺロボットアームであることが好ましい。本実施形態では、処理セル３００は、基板３０２の領域から領域へ移動される。
【００７９】
供給システム３０８は、図３Ａ、５、７Ｃ、および７Ｅに示されるように、自動供給システムおよび供給方法、自動供給方法などを使用して、処理流体などの処理材料を、領域を処理するために基板３０２の分離領域に供給することができる。一実施形態では、自動供給システム３０８は、一般的に支持アーム３１２上に載置される移動可能なプローブ（チップ）と、プローブ３１０の三次元運動を提供するための移動ステーション（図示せず）と、種々の空間アドレス間のプローブ３１０の三次元運動を制御するための、コンピュータなどの、マイクロプロセッサ（図示せず）とを含む。自動供給システム３０８は、ユーザーがプローブの運動および操作に関してマイクロプロセッサをプログラミングできるように、ユーザーインターフェース（図示せず）も備えることが好ましい。プローブ３１０は、キャビティを画定する内面と、キャビティと処理流体ソース３１４との間の流体連通のための吸入ポートとを有することができる。一実施形態では、プローブは、米国特許第６，２６０，４０７号に開示されているような（本開示は参照することによりその全体が援用される）、抵抗型温度制御要素または流体熱交換型温度制御要素を使用して加熱される。プローブ３１０はまた、処理セル３００と流体連通するように構成される。支持アーム３１２は、とりわけＣａｒｖｏ  Ｓｃｉｅｎｔｉｆｉｃ  Ｉｎｓｔｒｕｍｅｎｔｓ社（カリフォルニア州サニーバレー）などから入手可能な、ＸＹＺロボットアームであることが好ましい。高速での動作のスムーズさを向上させるために、当該のＸＹＺロボットアームは、ステップ関数変化量ではなく、勾配変化量に基づいて運動することが好ましく、また、シャフト駆動ではなくベルト駆動であることが好ましい。自動供給システム３０８は、液体のような流体を引き込みおよび排出するための１つ以上のポンプ（図示せず）、好ましくはシリンジポンプと、ポンプとプローブ３１０と液体（例、溶媒）貯蔵部３１５との間の流体連通のための関連する接続ライン（図示せず）とをさらに含むことができる。蠕動ポンプ、真空ポンプ、または他の動力供給手段などのポンプの構成を、追加的または代替的に使用することができる。
【００８０】
動作に際し、自動供給システム３０８のマイクロプロセッサは、自動供給システム３０８が、サンプルトレイ内に形成された流体容器３１５（例、サンプル容器）から供給プローブ３１０への処理流体３１４を止めるように命令し、続いて、基板３０２の分離領域に処理セル３００を通じて流体を供給するために、プローブ３１０を処理セル３００へ導くようにプログラムすることができる。自動供給システムのマイクロプロセッサは、基板３０２の複数の領域の中の処理条件を変化させるために、プログラムすることができるユーザーインターフェースを含む。
【００８１】
いくつかの実施形態では、基板の第１の領域に処理材料を供給した後に、自動供給プローブ３１０のキャビティ内に依然として残っている流体の残留分がもしあれば、例えば廃棄容器に排出することができる。追加的または代替的に、自動供給プローブは、このインターバルの間に洗浄することができる。自動供給プローブを自動的方式で洗浄するステップは、プローブに利用可能な溶媒源によってプローブ３１０のキャビティを洗浄するステップと、その後の、溶媒を廃棄容器に排出するステップとを含むことができる。このような洗浄溶媒の停止および排出ステップは、第１および第２の領域の処理の間の二次汚染の程度を許容可能なレベルまで効果的に制限する必要があれば、１回以上繰り返すことができる。代替的または追加的な洗浄プロトコルとして、プローブは、洗浄溶液内に浸漬してその中を移動させて、プローブの外側部分とそのキャビティとの両方の残留物を効果的にリンスすることが可能である。排出ステップおよび１回以上の洗浄ステップは、自動化することができ、自動化することが好ましい。排出および洗浄ステップが全般的に好まれるが、サンプルの軽微な汚染を許容できる処理用途に対しては、洗浄を必要としない場合がある。
【００８２】
図６Ａ〜Ｃを参照すると、自動処理システムの動作が以下のように説明される。処理セル３００を基板３０２と接触させて、基板３０２の領域または領域６００の一部を基板６０２の他の領域から分離した後に、供給システムは処理セル３００の上に配置され、ポンプが駆動されると、プローブ３１０のキャビティ内にある処理流体は処理セル３００の中を流れ、処理条件の下で処理セル３００によって分離された基板３０２の領域６００内に集められる。処理後、処理セル３００内にある残留流体は真空管路３１６を通って取り除かれ、領域は状況に応じてリンスライン３１８を経てリンスされ、供給システム３０８は状況に応じてリンスされて、次の特定の処理が行われる次の領域６０２（図６Ｂに示す）に移動される。本発明の一実施形態では、処理セル３００が次の領域６０２に移動する前に、第１の領域６００では、複数の処理流体が供給され、および／または複数のシーケンスが行われる。一実施形態では、リンスと組み合わせて、および／または洗浄後にパージガスが使用される。例えば、イソプロピルアルコールのような洗浄またはリンス流体を、窒素パージガスとともに使用して、特定の処理流体を領域に供給している間またはその後に、（例えば、ウォーターマーク形成を排除または制御するために）洗浄および／またはリンス／乾燥シーケンスを達成することができる。パージガス分配管３１７は、対象となる領域へのパージガスの局所的分配を達成するように、処理セルに追加することができる。一実施形態では、図６Ｃに示されるように、基板の全ての領域または全ての領域の一部は個々に処理されることにより、領域は互いに異なるように処理される。
【００８３】
図７Ａ、７Ｂ、７Ｃ、７Ｄ、および７Ｅは、ＩＣおよび関連する製造に使用される、湿式プロセスの組合せプロセスシーケンス統合化などの、領域を並列に処理するための本発明のいくつかの実施形態を示す図である。図７Ａは、３００ｍｍのウエハのような、単一のモノリシック基板内の個々のダイの位置または個々のダイの位置の一部に対応することが好ましい、一体構造体７００内の処理セルの集合体の底面図である。セルの断面図形状は、重要ではない。例えば、図７Ａに示されるように、処理セルは、正方形のデザインを有することができる。他の実施形態では、構造体７００の処理セルは、円形断面を有することができる。
【００８４】
いくつかの実施形態では、構造体７００は、処理中に構造体７００と基板との間にシールを形成するためのシーリング要素を受けるように設計される。一実施形態では、構造体７００は、図８に示されるような単一のシール７０６を受けるための溝７０１を含み、この溝は、構造体７００のそれぞれの処理セルの周囲にシール要素を提供するように構成される。別の実施形態では、構造体は、構造体の群または個々のセルに対して複数のシールを用いることができる。
【００８５】
上述のように、単一の処理セルを用いた実施形態の場合、構造体７００は、それぞれの処理セルのためのインサートも含むことができる。インサートは、使い捨てできるように設計することができ、また、特定のタイプの処理に使用されるように構成することができる。このように、異なるプロセスは、構造体の異なるセルに異なるインサートを使用することによって、異なる領域において行うことができる。
【００８６】
図９Ａに示されるように、構造体７００のそれぞれのセルを使用して、独特の形態で、基板３０２上の独特の領域９０２を処理することができる。それぞれの独特のサイト分離セルを使用して、単位プロセスの独特のシーケンスを行うこともできる。図７Ｂは、モノリシック基板７０２を保持することができるステージ７０４に嵌合される多重処理セル配列７００の一実施形態を示す図である。位置決めおよび位置合わせ技術を使用して、配列が基板３０２上のそれぞれの対応するダイに位置合わせされるように、セル配列７００を位置合わせおよび位置決めすることができる。これは、ステップモータと連動する位置合わせピン、または光学的位置合わせ、および／または他の既知の技術を使用して、基板を多重処理セル配列に対して移動させることによって達成することができる。
【００８７】
それぞれの独特のセルに対応する、個々のエラストマシール（例、Ｏリング）のようなシーリング要素７０６を使用して、処理セル配列７００が基板３０２と接触したときに、シールを形成することができる。エラストマシール７０６は、カルレッツ（Ｋａｌｒｅｚ）、バイトン（Ｖｉｔｏｎ）、またはチェムレッツ（Ｃｈｅｍｒｅｚ）のような材料で構成することが好ましく、処理環境に対して化学的に不活性となるように、および／または安定であるように選択されることが好ましい。シーリング要素７０６は、（溝７０１内などにおいて）多重処理配列７００に嵌合され、また、基板３０２と接触したときに、基板３０２のそれぞれの離散領域が他の領域またはその部分から分離されるように設計される。この特定の実施例では、ステージは、基板３０２を当該のシーリングを達成できるまで垂直に移動させることができるように、モータを備える。それぞれのセル内での供給、配置、処理などは、図３Ａの実施形態に対して成就したような直列ディスペンサ３０８を使用して達成するか、または図７Ｄに示される複数の当該のディスペンサ７０８によって、並列的な形態で達成することができる。
【００８８】
一実施形態では、個々の領域の処理の間の相対的なタイミングが重要になったときには、並列的な分配が好ましい。一実施形態では、これは、図７Ｄに示されるような、複数のディスペンサ７０８で達成される。別の実施形態では、これは、複数の分配セル７１６を提供することによって達成される。分配セル７１６は、ブロックのような、別個の単位または単一の構造体の一部とすることができる。分配セル７１６は、処理セル７００の上に配置され、処理流体が供給される位置、および／または処理セル７００に供給される前に処理流体が混合される位置、および／または処理セル７００に供給される前に処理流体が処理される位置、を提供する。いくつかの実施形態では、処理流体は、全ての分配セルが供給されるべき流体を含むまで、分配セル７１６に供給される。弁配列７１８は、次いで、処理流体が処理されるべき全ての領域に同時に供給されるように、開口することができる。加熱要素（図示せず）は、処理流体３１４および／または基板を全体的に加熱できるように、状況に応じて分配セル７１６または処理セルの壁に組み込むことができる。基板自体は、（オーブン内で、またはレーザまたはＵＶランプのような他の外部加熱要素によって）直接加熱するか、または、（抵抗および／または他の好適な加熱機構の使用などを通じて）加熱ステージを介して加熱することもできる。多重処理セル配列の製造に使用される材料は、プロセスの化学的性質および環境に対して化学的に不活性となるように、および／または安定であるように選択されることが好ましい。
【００８９】
図７Ｃ、７Ｄ、および７Ｅの実施形態は、状況に応じて、残留処理流体およびリンス溶媒を取り除き、リンス溶媒を処理された領域に供給するための、図３Ａの実施形態または図４Ｂの実施形態に示されるような、真空およびリンスライン（図示せず）も含むことができる。一実施形態では、真空およびリンスラインは、構造体７００のそれぞれの処理セル内に配置される。別の実施形態では、真空ラインおよびリンスラインは、Ｃａｖｒｏ製ロボットなどによって、処理中にセルからセルへ移動される。処理セルは、状況に応じて、反応を容易にするための撹拌機構も含むことができる。例えば、物理的な撹拌ロッド、磁気ベースの撹拌、ガスベースの撹拌、振動ベースの撹拌などを使用して、対象となる処理領域を局所的に撹拌することができる。加えて、基板は、回転、振動、および類似する形態で、ステージを経て全体的に撹拌することができる。図７Ｃ、７Ｄ、および７Ｅの処理システムは、シールされた環境チャンバのような小型環境７１２内に含めることもできる。他の実施形態では、個々の処理セルのそれぞれは、別個の要素として、または単一の一体構造体として配置された隔壁７１４のような、シーリング要素の使用を通じて、外部環境７１３からシールすることができる。個々の処理セルは、アルゴンまたは窒素のようなパージガスによって、単独でまたは個々に浄化することもできる。いくつかの実施形態では、小型環境７１２は、アルゴンまたは窒素のようなパージガスによって浄化される。別の実施形態では、小型環境内の酸素のレベルを制御して、基板および／または基板の処理などの間に使用される試薬の酸化を防ぐことが望ましい。窒素、アルゴン、ヘリウム、フォーミングガス、および他の好適なパージガスを使用して、小型環境７１２内の酸素濃度を低く保持することができる。小型環境７１２の外部の環境７１３は、同様に制御することができる。さらに別の実施形態では、環境内の酸素のレベル制御をして、基板および／または基板の処理中などに使用される試薬の参加を防ぐことが望ましい窒素、アルゴン、ヘリウム、フォーミングガス、および他の好適なパージガスを使用して、小型環境７１２内の酸素濃度を低く保持することができる。外部の環境７１３は、同様に制御することができる。小型環境７１２および／または外部の環境７１３内の圧力は、大気圧より低く、大気圧に、または大気圧より高く調整することもできる。
【００９０】
当業者は、上述の実施形態の種々の変形例が本発明の範囲内であると認識されよう。例えば、複数の個々の独立した処理セルを使用して、基板の複数の領域または領域の一部を処理する実施形態は、本発明の範囲内である。加えて、第１の複数の領域が処理され、処理セル構造体および基板が再配列され、第２の複数の領域が処理されるように、全ての領域ではないが、基板の複数の領域に対応する複数の処理セルを含む、単一の一体構造体の実施形態も本発明の範囲内である。さらに、図９Ｂおよび９Ｄに示されるような他の実施形態では、処理セルは円形であり、領域２０２全体が処理セルによって覆われるが、領域全体は処理されないように構成することができる。図９Ｂでは、並列処理構造体（複数の別個のセル、または単一構造内の複数のセルとすることが可能である）は、処理されるべき領域のコーナー部のみと接触する処理セルの縁部によって、全ての他の領域９０３が処理されるように構成されている。図９Ｃは、図９Ｂの構成によって処理された全ての他の領域９０３を有する基板３０２を示す図である。図９Ｄでは、並列処理構造体は、特定の領域９０３だけが、処理されるべき領域のいかなる部分とも接触しない処理セルの縁部によって処理されるように構成される。図９Ｅは、図９Ｄの構成によって処理された特定の領域９０３を有する基板３０２を示す図である。
【００９１】
上述の分離技術に加えて、半導体業界において既知のタイプのフォトリソグラフィ技術を使用して、基板の領域を分離することができる。このような技術の概略に関しては、例えば、Ｓｚｅ、ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ、ＭｃＧｒａｗ−Ｈｉｌｌ（１９８３）、およびＭｅａｄ、ｅｔ  ａｌ．、Ｉｎｔｒｏｄｕｃｔｉｏｎ  ｔｏ  ＶＬＳＩ  Ｓｙｓｔｅｍｓ、Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ（１９８０）を参照のこと。これらの文献は全ての目的に対して参照することによりその全体が本願明細書に援用される。当業者に既知である複数の異なるフォトリソグラフィ技術を使用することができる。一実施形態では、例えば、フォトレジストが基板表面に蒸着され、このフォトレジストは選択的に露光、すなわち光分解され、光分解または露光されたフォトレジストが取り除かれ、処理材料が基板上の露光領域に蒸着され、残存する光分解されていないフォトレジストが取り除かれる。
【００９２】
あるいは、ネガ型フォトレジストが使用されている場合、フォトレジストが基板表面に蒸着され、このフォトレジストは選択的に露光、すなわち光分解され、光分解されていないフォトレジストが取り除かれ、処理材料が基板上の露光領域に蒸着され、残存するフォトレジストが取り除かれる。別の実施形態では、処理材料は、例えば、スピンオンまたはスピンコーティング技術を使用して基板に蒸着され、フォトレジストが処理材料の上に蒸着され、このフォトレジストは選択的に露光、すなわち光分解され、フォトレジストが露光領域から取り除かれ、露光領域がエッチングされて、それらの領域から処理材料が取り除かれ、残存する光分解されていないフォトレジストが取り除かれる。前述の実施形態と同様に、ポジ型フォトレジストの代わりにネガ型フォトレジストを使用することができる。当該のフォトリソグラフィ技術は、並列処理に対して、基板上に処理材料の配列を生成するまで繰り返すことができる。
【００９３】
上述の蒸着技術は、例示的なものであり、処理材料を基板に供給できる方法を制限するものではないことは、当業者には直ちに明らかとなろう。当業者に既知でありかつ使用する他の供給技術も使用することができる。
【００９４】
いくつかの実施形態では、処理材料の配列が基板上の所定の領域に供給されると、それらは、状況に応じて、複数の異なる合成経路を使用して、逐次的にまたは同時に反応させることができる。処理材料は、例えば、溶液ベースの合成技術、光化学技術、重合技術、テンプレートディレクテッド合成技術、およびエピタキシアル成長技術などを使用して、また、ゾルゲルプロセス、熱、赤外線またはマイクロ波加熱、焼成、焼結またはアニーリング、水熱法、フラックス法、溶媒の気化を通じた結晶化などによって反応させることができる。他の有用な反応技術は、本開示を精査することによって当業者に明らかとなろう。さらに、最も適切な経路は、行われる処理ステップに依存し、あらゆる所与の場合における選択は、当業者に容易に明らかとなろう。加えて、必要に応じて、処理材料は、例えば超音波技術、機械的技術などを使用して混合することができることは、当業者に容易に明らかとなろう。このような技術は、基板上のひとつの所与の所定の領域に直接適用するか、あるいは、同時の形態（例えば、基板は、材料が効果的に混合されるような態様で機械的に移動されることができる）で、基板上の全ての所定の領域に直接適用することができる。
【００９５】
米国特許第５，９８５，３５６号に開示されているような、非常に薄い膜の形態で、あるいは、反応物質が溶液の形態で基板に供給される溶液ベースの合成手法によって、材料が基板上に蒸着される、低温での固相反応を使用することもできる。
【００９６】
さらにまた、処理材料の配列は、種々の供給ステップの間で処理することができる。例えば、材料Ａを基板上の第１の領域に供給して、その後、高温の酸素に晒すことができる。続いて、材料Ｂを基板上の第２の領域に供給して、その後、一組の反応条件下で反応させることができる。種々の供給ステップの間で行うことができる他の操作および処理ステップは、本開示を読み取ることによって当業者に明らかとなろう。
【００９７】
上述の経路は、例示的なものであり、処理材料を処理して単一の基板上に少なくとも２つの、違った処理をされた領域を形成する方法を限定するものではないことは、当業者には容易に明らかとなろう。当業者に既知でありかつ使用される他の経路および他の変形例も使用することができる。
【００９８】
（材料の配列をスクリーニングするための方法）
処理が行われると、基板の領域は、対象となる特性に対して逐次的にまたは同時にスクリーニングすることができる。配列全体、あるいは、その部分（例、所定の領域の横列）は、対象となる特性に対して並列的にスクリーニングすることができる。
【００９９】
したがって、一実施形態では、少なくとも２つの領域が互いに異なるように処理され、好ましくは基板上の全ての領域が互いに異なるように処理されるように、単一の基板上の領域の配列が処理される。単一の基板上の領域の配列を処理することによって、対象となる特性に対して領域の配列のスクリーニングがより容易に行われる。スクリーニングすることができる特性には、例えば、電気的、熱機械的、形態的、光学的、磁気的特性、化学組成、化学反応性、物理的特性、磁気的特性、機械的特性などが挙げられる。
【０１００】
基板の領域の特性は、当業者に既知でありかつ使用する従来の方法およびデバイスを使用するためにスクリーニングすることができる。一実施形態では、スクリーニングは、材料の位置、材料の分配、材料の厚さ、材料の処置適用範囲、材料の連続性、および有効性などの機械的特性のような、構造的特性に対する処理された領域の特性を測定するステップを含む。別の実施形態では、スクリーニングは、収率、バイアチェーン収率、ライン収率、バイア抵抗、ライン抵抗、ケルビン抵抗、漏損、および静電容量のような、特性に対する試験を含む、処理された領域のパラメトリック試験を含む。別の実施形態では、スクリーニングは、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、静電容量、抵抗、および電荷密度のような、特性に対する処理された試験のデバイス試験を含む。別の実施形態では、スクリーニングは、応力マイグレーション、エレクトロマイグレーション、バイアスの熱応力、熱応力、機械的応力、熱、湿度、光、および大気のような少なくとも１つの環境パラメータの環境応力、および経時絶縁破壊のような、特性に対する処理された領域の信頼性試験を含む。
【０１０１】
本発明の処理された領域の配列は、逐次的にスクリーニングするか、または代替的に、原子間力顕微鏡法、蛍光Ｘ線、全反射Ｘ線蛍光、Ｘ線反射率、回折、電子回折、Ｘ線回折、Ｘ線光電子分光法、オージェ電子分光法、光顕微鏡法、走査電子顕微鏡観察、ＦＴＩＲ／ＲＡＭＡＮ分光法、偏光解析法、反射率測定法、接触角、接着性試験（例、スタッドプル試験、ＭＥＬＴ、および４点曲げ試験）、シート抵抗、音響分光法、超音波分光法、流動電位、角度分解型Ｘ線光電子分光法、原子発光分光法、およびＵＶ光電子分光法のような、種々の分析技術を使用して並列的にスクリーニングすることができる。上述の分析技術に加えて、パラメトリック試験、信頼性試験、または他の技術のような、半導体業界において既知のタイプの技術を使用することができる。上述の検出システムは、例示的なものであり、違った処理をされた領域を、有用な特性に対してスクリーニングできる方法を制限するものではないことは、当業者には容易に明らかとなろう。当業者に既知でありかつ使用する他の検出システムを、同様に使用することができる。
【実施例】
【０１０２】
（実施例）
以下の実施例は、本願明細書の本発明の有効性を示すために提供される。
【０１０３】
（コバルト合金−銅キャッピング層の無電解蒸着）
本実施例は、誘電部分によって分離された領域の導電部分へのコバルトキャッピング層の形成を容易にすることによって、エレクトロマイグレーションの問題に対処するように、新たな材料、プロセス、および／またはプロセスシーケンス統合化のスキームを発見するための組合せ処理手法であって、同時継続の米国特許出願第１１／１３２，８４１号、名称「Ｆｏｒｍａｔｉｏｎ  Ｏｆ  Ａ  Ｍａｓｋｉｎｇ  Ｌａｙｅｒ  Ｏｎ  Ａ  Ｄｉｅｌｅｃｔｒｉｃ  Ｒｅｇｉｏｎ  Ｔｏ  Ｆａｃｉｌｉｔａｔｅ  Ｆｏｒｍａｔｉｏｎ  Ｏｆ  Ａ  Ｃａｐｐｉｎｇ  Ｌａｙｅｒ  Ｏｎ  Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｄｕｃｔｉｖｅ  Ｒｅｇｉｏｎｓ  Ｓｅｐａｒａｔｅｄ  Ｂｙ  Ｔｈｅ  Ｄｉｅｌｅｃｔｒｉｃ  Ｒｅｇｉｏｎ」（２００５年５月１８日出願）、米国特許出願第１１／１３２，８１７号、名称「Ｆｏｒｍａｔｉｏｎ  Ｏｆ  Ａ  Ｍａｓｋｉｎｇ  Ｌａｙｅｒ  Ｏｎ  Ａ  Ｄｉｅｌｅｃｔｒｉｃ  Ｒｅｇｉｏｎ  Ｔｏ  Ｆａｃｉｌｉｔａｔｅ  Ｆｏｒｍａｔｉｏｎ  Ｏｆ  Ａ  Ｃａｐｐｉｎｇ  Ｌａｙｅｒ  Ｏｎ  Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｄｕｃｔｉｖｅ  Ｒｅｇｉｏｎｓ  Ｓｅｐａｒａｔｅｄ  Ｂｙ  Ｔｈｅ  Ｄｉｅｌｅｃｔｒｉｃ  Ｒｅｇｉｏｎ」（２００５年５月１８日出願）、および米国特許出願第１１／２３１，０４７号、名称「Ｓｕｂｓｔｒａｔｅ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｓｉｎｇ  Ｍｏｌｅｃｕｌａｒ  Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ」（２００５年９月１９日出願）に開示されているようなものであり、これらの内容は参照することにより本願明細書にその全体が援用される。本発明に記述されたサイト分離多重処理方法およびシステムを使用して、基板の２つ以上の領域が、異なるプロセスまたはプロセスのシーケンス、または処理履歴を効果的に受けるように、以下にリストする単位プロセスのうちの１つ以上における変化の調査、プロセスのシーケンシング、およびそれらの組合せを行うことができる。
【０１０４】
図１０Ａは、本手法のための一実施形態の例示的なワークフローを示す図である。基板の領域は、少なくとも誘電部分（ＳｉＯ２、ＳｉＣＯＨ、ＳｉＯＣ、ＳｉＣＯ、ＳｉＣ、ＳｉＣＮなど）１０００と、導電部分（銅または銅酸化物など）１００２とを含む。洗浄後、マスキング層１００４は、少なくとも領域の誘電部分１０００上に形成される。一実施形態では、マスキング層１００４を領域の全ての部分の上に形成する（ステップ１００６で示される）が、領域の導電部分１００２から容易に取り除かれ（ステップ１００８で示される）、その結果、領域の誘電部分１０００の上だけにマスキング層１００４が形成される、といった方法で領域が処理される。別の実施形態では、（ステップ１０１０で示されるように）マスキング層１００４が、領域の誘電部分１０００に対してのみ選択的であり、領域の誘電部分１０００の上だけに層を形成するように、領域が処理される。無電解コバルト（Ｃｏ）合金の蒸着プロセス１０１２は、次いで、領域の導電部分１００２上にキャッピング層（ＣｏＷ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＢ、ＣｏＢＰ、ＣｏＷＢＰ、Ｃｏ含有合金など）を蒸着するが、マスキング層１００４は、領域の誘電部分１０００へのキャッピング層１０１４の形成を妨げる。一実施形態では、マスキング層１００４の形成後に、誘電体バリア層（窒化シリコン、炭化ケイ素、シリコン炭素窒化物など）１０１８が、キャッピング層１０１４およびマスキング層１００４の上に続いて形成される。
【０１０５】
別の実施形態では、図１０Ｂに示されるように、無電解合金蒸着１０１２によるキャッピング層１０１４の形成後に、マスキング層１００４が誘電部分１０００から取り除かれ、それによって、誘電部分１０００上に形成されたかもしれないあらゆる不要なキャッピング層の残留物が取り除かれる（ステップ１０２０）。このような形態で、誘電部分１０００に対する導電部分１００２へのキャッピング層形成の有効な選択性が向上する。一実施形態では、犠牲マスキング層１００４の除去後、誘電体バリア層１０１８（窒化シリコン、炭化ケイ素、シリコン炭素窒化物など）は、ステップ１０２２で、キャッピング層１０１４および誘電部分１０００の上に形成される。
【０１０６】
したがって、上述の手法に関連する単位プロセスは、例えば以下を含む。
１．露光された誘電体表面から有機および金属の汚染物を取り除くように、洗浄液を供給するステップ。
２．露光された銅表面から酸化銅および汚染物を洗浄および／または還元液を供給するステップ。
３．基板の誘電部分上にアスキング層を形成するように、湿潤、機能化、および／または有機コーティング剤を供給するステップ。
４．Ｃｏ含有膜の無電解めっきのための他成分（これらに限定されないが、Ｃｏ含有薬剤、遷移金属含有薬剤、還元剤、ｐＨ調整剤、界面活性剤、湿潤剤、ＤＩ水、ＤＭＡＢ、ＴＭＡＨなどを含む）めっきの化学的性質を供給および達成するステップ。
５．犠牲マスキング層を取り除き、それによって、誘電体領域上に形成されたかもしれないＣｏ粒状物および他の不要な汚染物などの残留物がマスキング層の除去を通じて取り除かれるように、ポストプレートエッチングおよび／または洗浄液を供給するステップ。
６．Ｃｏ粒状物をキャッピング層から取り除くなどの、汚染物および／または余分なめっき材料を取り除くように、後洗浄液を供給するステップ。
７．領域をリンスするステップ。
８．領域を乾燥するステップ。
【０１０７】
上述のサイト分離多重処理装置を使用して、ダイのそれぞれの領域が異なるプロセスまたは処理履歴を効果的に受けるように、上記にリストした単位プロセスのそれぞれ、プロセスのシーケンシング、およびそれらの組合せにおける変化を調査することができる。
【０１０８】
（多孔質Ｌｏｗ−Ｋ誘電体の集積化）
本実施例は、ダマシン（単一のまたは二重）銅相互接続の形成に使用される多孔質Ｌｏｗ−ｋ誘電体のシーリングに対処するように、新たな材料／プロセス／プロセスシーケンス統合化のスキームを発見するための組合せ処理手法であって、同時継続の米国特許出願第６０／６３０，４８５号、名称「Ｕｓｉｎｇ  Ａ  Ｍｏｌｅｃｕｌａｒｌｙ  Ｓｅｌｆ−Ａｓｓｅｍｂｌｅｄ  Ｌａｙｅｒ  Ｔｏ  Ｃｒｅａｔｅ  Ａ  Ｄｉｆｆｕｓｉｏｎ  Ｂａｒｒｉｅｒ  Ａｎｄ／Ｏｒ  Ａｄｈｅｓｉｏｎ  Ｌａｙｅｒ  Ｂｅｔｗｅｅｎ  Ｍｅｔａｌ  Ａｎｄ  Ｄｉｅｌｅｃｔｒｉｃ  Ｍａｔｅｒｉａｌｓ」（２００４年１１月２２日出願）に開示されているようなものであり、これらの内容は参照することにより本願明細書にその全体が援用される。多孔質ｌｏｗ−ｋ誘電体は、ｌｏｗ−ｋ誘電体の汚染をもたらし、連続的なバリア層の形成を不能にし、薄く連続したバリア層の形成を不能にするなどの可能性がある原子層蒸着（ＡＬＤ）プロセスのような、バリア層の形成中の前駆体の浸透の影響を受けやすく、これらの全てが、後に不十分なデバイス性能をもたらす可能性がある。多孔質ｌｏｗ−ｋ誘電体は、一般的に、不十分なデバイスの信頼性をもたらす可能性のある標準の誘電体（例、ＳｉＯ２、ＦＳＧなど）と比較して、バリア層（例、Ｔａ、ＴａｘＣｙ、ＴａｘＮｙ、ＴａｘＣｙＮｚ、Ｗ、ＷｘＣｙ、ＷｘＮｙ、ＷｘＣｙＮｚ、Ｒｕなど）に対して、不十分な（すなわち、弱い）付着特性も示す。多孔質ｌｏｗ−ｋ誘電体の露光された細孔をシールできること、および／または多孔質ｌｏｗ−ｋ誘電体の銅相互接続の形成に使用されるバリア層への付着特性を向上できることが望ましい。
【０１０９】
銅相互接続の形成に使用される多孔質Ｌｏｗ−ｋ誘電体のシーリングに対する単位プロセスのステップ（上述の手法に関連する）は、例えば以下を含む。
１．露光された誘電体表面から有機および金属の汚染物を取り除くように、洗浄液を供給するステップ。
２．露光された銅表面から酸化銅および汚染物を洗浄および／または還元液を供給するステップ。
３．露光された誘電体表面の露光された細孔を実質的に充填および／またはシールするように、露光された誘電体表面に分子的に自己組織化した層を選択的に生成するために、湿潤、機能化、および／またはコーティング剤を供給するステップ。
４．汚染物および／または残留物（ステップ３により生じる）を露光された銅表面から取り除くように、洗浄液を供給するステップ。
５．領域をリンスするステップ。
６．領域を乾燥するステップ。
７．後処理（例、熱、ＵＶ、ＩＲなど）を行うステップ。
【０１１０】
本発明に記述されたサイト分離多重処理方法およびシステムを使用して、基板の２つ以上の領域が、異なるプロセスまたはプロセスのシーケンス、または処理履歴を効果的に受けるように、上記にリストした単位プロセスのうちの１つ以上における変化の調査、プロセスのシーケンシング、およびそれらの組合せを行うことができる。
【０１１１】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、基板を受けるステップを含む方法を含む。一実施形態の方法は、基板の少なくとも１つの領域を、基板の少なくとも１つの他の領域とは異なるように処理するステップを含む。一実施形態の処理ステップは、少なくとも１つの領域を改質するステップを含む。一実施形態の改質ステップは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含む。一実施形態の処理ステップは、基板上に違った処理をされた領域の少なくとも１つの配列を形成する。
【０１１２】
一実施形態の処理ステップは、少なくとも１つの領域内に少なくとも１つの材料を提供するステップ含む。
【０１１３】
一実施形態の物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つは、洗浄、表面改質、表面調製、蒸着、エッチング、研磨、化学機械的研磨、電気化学機械的研磨、リソグラフィ、パターニング、植設、照射、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、熱的な処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびＸ線処理のうちの少なくとも１つを含む。
【０１１４】
一実施形態の蒸着は、電気化学蒸着、無電解蒸着、物理蒸着、化学蒸着、原子層蒸着、蒸気段階エピタキシ、液相エピタキシ、化学ビームエピタキシ、分子ビームエピタキシ、分子セルフアセンブリ、および蒸発のうちの少なくとも１つを含む。
【０１１５】
一実施形態の表面改質は、機能化を含む。
【０１１６】
一実施形態の処理ステップは、改質の少なくとも１つの所定のシーケンスを使用して、少なくとも１つの領域を改質するステップを含む。
【０１１７】
一実施形態の処理ステップは、改質の所定のシーケンスを使用して少なくとも１つの領域を改質するステップと、改質の異なる所定のシーケンスを使用して少なくとも１つの他の領域を改質するステップとを含む。
【０１１８】
一実施形態の処理ステップは、少なくとも１つの領域群の１つ以上の逐次処理領域と、少なくとも１つの領域群の同時処理領域とを含む。
【０１１９】
一実施形態の方法は、少なくとも１つの領域を特徴評価することを含む。
【０１２０】
一実施形態の特徴評価ステップは、少なくとも１つの領域群の１つ以上の逐次特徴評価領域と、少なくとも１つの他の領域群の同時特徴評価領域とを含む。
【０１２１】
一実施形態の特徴評価ステップは、光学的特性、化学組成、化学反応性、電気的特性、物理的特性、磁気的特性、熱的特性、機械的特性、および有孔性のうちの少なくとも１つを含む材料特性に対して、少なくとも１つの領域を特徴評価するステップを含む。
【０１２２】
一実施形態の特徴評価ステップは、材料の位置、材料の分配、材料の厚さ、材料の処置適用範囲、材料の連続性、および機械的特性のうちの少なくとも１つを含む構造的特性に対して、少なくとも１つの領域を特徴評価するステップを含む。
【０１２３】
一実施形態の特徴評価ステップは、収率、バイアチェーン収率、ライン収率、バイア抵抗、ライン抵抗、ケルビン抵抗、漏損、および静電容量のうちの少なくとも１つに対する試験を含む、少なくとも１つの領域のパラメトリック試験を含む。
【０１２４】
一実施形態の特徴評価ステップは、少なくとも１つの領域のデバイス試験を含み、デバイス試験は、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、静電容量、抵抗、および電荷密度からなる群から選択される。
【０１２５】
一実施形態の特徴評価ステップは、応力マイグレーション、エレクトロマイグレーション、バイアスの熱応力、熱応力、機械的応力、少なくとも１つの環境パラメータの環境応力、および経時絶縁破壊のうちの少なくとも１つに対する試験を含む、少なくとも１つの領域の信頼性試験を含む。
【０１２６】
一実施形態の基板は、ブランケットウエハ、パターン化ウエハ、デバイス、機能チップ、機能デバイス、および試験構造体からなる群から選択される。
【０１２７】
一実施形態の基板のそれぞれの領域は、半導体、集積回路、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、磁気光学デバイス、分子電子デバイス、太陽電池、光子デバイス、およびパッケージデバイスのうちの１つである。
【０１２８】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、基板を受けるステップを含む方法を含む。一実施形態の方法は、基板の複数の領域を組み合わせて処理するステップを含む。一実施形態の組合せ処理は、複数の材料、複数のプロセス、複数の処理条件、複数の材料適用シーケンス、および複数のプロセスシーケンスのうちの少なくとも１つを含む。一実施形態の材料、プロセス、処理条件、材料適用シーケンス、およびプロセスシーケンスのうちの少なくとも１つは、複数の領域のうちの少なくとも１つの領域における組合せ処理ごとに、複数の領域のうちの少なくとも１つの他の領域とは異なる。
【０１２９】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの第１のプロセスから基板を受けるステップを含む方法を含む。一実施形態の方法は、基板の少なくとも１つの領域を、基板の少なくとも１つの別の領域とは異なるように処理することによって、処理された基板を生成するステップを含む。一実施形態の処理ステップは、少なくとも１つの領域を改質するステップを含む。一実施形態の改質ステップは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含む。一実施形態の処理ステップは、基板上に違った処理をされた領域の少なくとも１つの配列を形成する。
【０１３０】
一実施形態の方法は、処理された基板を、蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの更なるプロセスに提供するステップを含む。
【０１３１】
一実施形態の処理ステップは、材料、処理条件、プロセスシーケンス、プロセスシーケンス統合化、およびプロセスシーケンス条件のうちの少なくとも１つを使用するステップを含む。
【０１３２】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、基板の少なくとも１つの領域を、基板の少なくとも１つの別の領域とは異なるように処理することによって、処理された基板を生成するステップを含む方法を含む。一実施形態の処理ステップは、少なくとも１つの領域を改質するステップを含む。一実施形態の改質ステップは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含む。一実施形態の処理ステップは、基板上に違った処理をされた領域の少なくとも１つの配列を形成するステップを含む。
【０１３３】
一実施形態の方法は、処理された基板を、蒸着、パターニング、エッチング、洗浄、研磨、植設、処理からなる群から選択された少なくとも１つの更なるプロセスに提供するステップを含む。
【０１３４】
一実施形態の処理ステップは、材料、処理条件、プロセスシーケンス、プロセスシーケンス統合化、およびプロセスシーケンス条件のうちの少なくとも１つを使用するステップを含む。
【０１３５】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、少なくとも第１および第２の離散領域を含む基板を含む。一実施形態の第１の離散領域は、複数の材料、複数のプロセス、複数の処理条件、複数の材料適用シーケンス、および複数のプロセスシーケンスのうちの少なくとも１つを含む第１の組合せ処理を使用して改質した、少なくとも１つの領域を含む。一実施形態の第２の離散領域は、複数の材料、複数のプロセス、複数の処理条件、複数の材料適用シーケンス、および複数のプロセスシーケンスのうちの少なくとも１つを含む第２の組合せ処理を使用して改質した、少なくとも１つの領域を含む。一実施形態の材料、プロセス、処理条件、材料適用シーケンス、およびプロセスシーケンスのうちの少なくとも１つは、第１の組合せ処理と第２の組合せ処理との間で異なる
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、違った処理をされた領域の配列を形成する方法を含む。一実施形態の方法は、基板を提供するステップを含む。一実施形態の方法は、基板の少なくとも２つの領域の少なくとも一部を処理するステップを含む。一実施形態の少なくとも１つの領域の少なくとも一部は、少なくとも１つの他の領域の少なくとも一部とは異なるように処理される。一実施形態の処理ステップは、洗浄、表面改質、エッチング、研磨、パターニング、植設、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびＸ線処理のうちの少なくとも１つを含む。
【０１３６】
一実施形態の基板は所定の領域の配列を含み、それぞれの領域が少なくとも２つの構造体またはデバイスを含む。
【０１３７】
一実施形態の少なくとも２つの構造体またはデバイスは、互いに異なる。
【０１３８】
一実施形態のそれぞれの領域は、類似する。
【０１３９】
一実施形態の処理は、領域を改質するステップを含む。一実施形態の改質ステップは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含む。
【０１４０】
一実施形態の領域の改質ステップは、領域の表面の機能化を含む。
【０１４１】
一実施形態の処理ステップは、化学機械的研磨、電気化学機械的研磨、表面調製、照射、熱処理、およびリソグラフィのうちの１つ以上を含む。
【０１４２】
一実施形態の処理は、電気化学蒸着、無電解蒸着、物理蒸着、化学蒸着、原子層蒸着、蒸気段階エピタキシ、液相エピタキシ、化学ビームエピタキシ、分子ビームエピタキシ、分子セルフアセンブリ、および蒸発のうちの少なくとも１つを含む蒸着である。
【０１４３】
一実施形態の処理ステップは、複数のプロセス、プロセスシーケンス、複数の処理条件、材料適用シーケンス、および複数の処理シーケンス条件のうちの少なくとも１つを含む。一実施形態のプロセス、プロセスシーケンス、処理条件、材料適用シーケンス、および処理シーケンス条件のうちの少なくとも１つは、複数の領域のうちの少なくとも１つの領域における処理ステップごとに異なる。
【０１４４】
一実施形態の処理ステップは、改質の少なくとも１つの所定のシーケンスを使用して、少なくとも１つの領域の少なくとも一部を改質するステップを含む。
【０１４５】
一実施形態の処理ステップは、改質の第１の所定のシーケンスを使用して、第１の領域の少なくとも一部を改質するステップと、改質の第１の所定のシーケンスとは異なる第２の改質の所定のシーケンスを使用して第２の領域の少なくとも一部を改質するステップとを含む。
【０１４６】
一実施形態の処理ステップは、複数の領域の少なくとも２つの領域を互いに異なるように処理する前に、基板の複数の領域を同じように処理するステップを含む処理シーケンスを含む。
【０１４７】
一実施形態の処理ステップは、少なくとも２つの領域を互いに異なるように処理した後に、基板の全ての領域を同じように処理するステップを含む処理シーケンスを含む。
【０１４８】
一実施形態の基板のそれぞれの領域は、同時に処理される。
【０１４９】
一実施形態の基板のそれぞれの領域は、逐次的に処理される。
【０１５０】
一実施形態の基板の少なくとも４つの領域は、同時に処理される。
【０１５１】
一実施形態の方法は、処理された領域の特性を測定するステップを含む。一実施形態の特性は、光学的特性、化学組成、化学反応性、電気的特性、物理的特性、磁気的特性、熱的特性、機械的特性、および有孔性のうちの少なくとも１つを含む。
【０１５２】
一実施形態の特性は、材料の位置、材料の分配、材料の厚さ、材料の処置適用範囲、および材料の連続性のうちの少なくとも１つを含む。
【０１５３】
一実施形態の測定ステップは、収率、抵抗、漏損、および静電容量のうちの少なくとも１つに対する試験を含むパラメトリック試験を含む。
【０１５４】
一実施形態の試験は、収率に対する試験を含む。一実施形態の収率は、少なくともバイアチェーン収率およびライン収率のうちの少なくとも１つを含む。
【０１５５】
一実施形態の試験は、抵抗に対する試験を含む。一実施形態の抵抗は、バイア抵抗、ライン抵抗、およびケルビン抵抗のうちの少なくとも１つを含む。
【０１５６】
一実施形態の測定ステップは、少なくとも１つの領域のデバイス試験を含む。
【０１５７】
一実施形態のデバイス試験は、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、静電容量、抵抗、および電荷密度からなる群から選択される。
【０１５８】
一実施形態の測定ステップは、応力マイグレーション、エレクトロマイグレーション、バイアスの熱応力、熱応力、機械的応力、少なくとも１つの環境パラメータの環境応力、および経時絶縁破壊のうちの少なくとも１つに対する試験を含む信頼性試験を含む。
【０１５９】
一実施形態のそれぞれの領域の特性は、同時に測定される。
【０１６０】
一実施形態のそれぞれの領域の特性は、逐次的に測定される。
【０１６１】
一実施形態の少なくとも４つの領域の特性は、同時に測定される。
【０１６２】
一実施形態の全ての領域は、配列の他の全ての領域とは異なるように処理される。
【０１６３】
一実施形態の基板は、ブランケットウエハ、パターン化ウエハ、デバイスを含む基板、機能チップを含む基板、機能デバイスを含む基板、および試験構造体を含む基板を含む群から選択される。
【０１６４】
一実施形態の基板は、単一のモノリシック基板である。
【０１６５】
一実施形態の基板のそれぞれの領域は、半導体、集積回路、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、磁気光学デバイス、分子電子デバイス、太陽電池、光子デバイス、およびパッケージデバイスのうちの１つである。
【０１６６】
一実施形態の基板は、複数の所定の領域を含む。一実施形態の所定の領域は、少なくとも１つの領域、少なくとも１つの領域の一部、少なくとも１つの他の領域、少なくとも他の１つの領域の一部、のうちの少なくとも１つを含む。
【０１６７】
一実施形態の基板は、少なくとも４つの領域を含む。
【０１６８】
一実施形態の基板は、少なくとも５０の領域を含む。
【０１６９】
一実施形態の基板は、少なくとも１００の領域を含む。
【０１７０】
一実施形態の基板は、少なくとも１０００の領域を含む。
【０１７１】
一実施形態の方法は、処理ステップ中に、領域を他の領域から分離するようにバリアを提供するステップを含む。
【０１７２】
一実施形態の方法は、処理ステップ中に、処理されている領域を他の領域から分離するステップを含む。
【０１７３】
一実施形態の処理ステップは、基板の少なくとも４つの領域を、少なくとも４つの処理セルによって基板の他の領域から同時に分離するステップを含む。一実施形態の処理ステップは、少なくとも４つの領域を処理するステップを含み、それぞれの領域は違った処理をされる。
【０１７４】
一実施形態の同時に分離するステップは、少なくとも４つの処理セルを提供するステップを含み、基板および少なくとも４つの処理セルは、互いに移動するように構成される。一実施形態の同時に分離するステップは、少なくとも４つの処理セルが、基板の少なくとも４つの対応する領域を囲むように、少なくとも４つの処理セルを基板と接触させるように移動するステップを含む。
【０１７５】
一実施形態の方法は、処理セルを提供するステップを含む。一実施形態の基板および処理セルは、互いに相対的に移動するように構成される。一実施形態の処理ステップは、基板の第１の領域が処理セル内に位置するように、処理セルを基板に接触させることによって、第１の領域を基板の他の領域から分離するステップを含む。一実施形態の処理ステップは、第１の領域を処理するステップを含む。一実施形態の処理ステップは、処理セルと基板との接触を解除するステップを含む。一実施形態の処理ステップは、基板の第２の領域がチャンバ内に位置するように、処理セルを基板に接触させることによって、第２の領域を基板の他の領域から分離するステップを含む。一実施形態の処理ステップは、第２の領域を第１の領域とは異なるように処理するステップを含む。
【０１７６】
一実施形態の処理セルは移動し、基板は固定される。
【０１７７】
一実施形態の基板は移動し、処理セルは固定される。
【０１７８】
一実施形態のそれぞれの領域の別の一部は、処理されない。
【０１７９】
一実施形態の処理ステップは、基板の１つの領域の一部の上に第１の固体層を形成する条件下で、基板の少なくとも２つの領域のうちの１つの領域に第１の処理材料を供給するステップを含む。一実施形態の処理ステップは、基板の１つの領域の一部の上に第２の固体層を形成する条件下で、基板の少なくとも２つの領域のうちの１つの領域に第２の処理材料を供給するステップを含む。一実施形態の第１の固体層は、第１の層が形成される１つの領域の一部の上への第２の固体層の形成を妨げる。一実施形態の処理ステップは、基板の少なくとも２つの領域の少なくとも１つの他の領域に対する、第１の処理材料および第２の処理材料の供給ステップを繰り返すステップを含む。一実施形態の１つの領域に供給された第１の処理材料および第２の処理材料のうちの少なくとも１つは、少なくとも１つの他の領域に供給された第１の処理材料および第２の処理材料のうちの少なくとも１つとは異なる。
【０１８０】
一実施形態の基板のそれぞれの領域は、誘電部分と、導電部分とを含む。
【０１８１】
一実施形態のそれぞれの領域の処理ステップは、誘電部分上にマスキング層を形成するステップを含む。
【０１８２】
一実施形態のそれぞれの領域の処理ステップは、誘電部分上にキャッピング層を形成するステップを含む。
【０１８３】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、違った処理をされた領域の配列を形成する方法を含む。一実施形態の方法は、所定の領域の配列を含む基板を提供するステップを含む。一実施形態のそれぞれの領域は類似しており、少なくとも２つの異なる構造体またはデバイスを含む。一実施形態の方法は、基板の少なくとも２つの領域の少なくとも一部を処理するステップを含む。一実施形態の少なくとも１つの領域の少なくとも一部は、少なくとも１つの他の領域の少なくとも一部とは異なるように処理される。一実施形態の処理ステップは、少なくとも２つの領域の少なくとも一部に材料を供給するステップ、および少なくとも２つの領域の少なくとも一部を改質するステップのうちの１つ以上を含む。
【０１８４】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、違った処理をされた領域の配列を形成する方法を含む。一実施形態の方法は、基板を提供するステップを含む。一実施形態の方法は、基板の少なくとも２つの領域の少なくとも一部を処理するステップを含み、少なくとも１つの領域の少なくとも一部は、少なくとも１つの他の領域の少なくとも一部とは異なるように処理される。一実施形態の処理ステップは、少なくとも２つの領域の少なくとも一部に材料を供給するステップ、および少なくとも２つの領域の少なくとも一部を改質するステップのうちの１つ以上を含む。一実施形態の方法は、処理された領域の特性を測定するステップであって、この特性が、収率、漏損、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、電気抵抗、静電容量、電荷密度、応力マイグレーション、エレクトロマイグレーション、バイアス熱応力、および絶縁膜経時破壊のうちの少なくとも１つを含む。
【０１８５】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、領域の配列上に材料の配列を形成する方法を含む。一実施形態の方法は、２つ以上の離散領域を含む基板を提供するステップであって、それぞれの領域が誘電部分および導電部分を含むステップを含む。一実施形態の方法は、２つ以上の領域のうちの少なくとも１つの領域の誘電部分上にマスキング層を形成するステップを含む。一実施形態の方法は、２つ以上の領域のうちの少なくとも１つの領域の誘電部分上にキャッピング層を形成するステップを含む。一実施形態の少なくとも１つの領域のキャッピング層およびマスキング層のうちの少なくとも１つは、少なくとも１つの別の領域のキャッピング層およびマスキング層のうちの少なくとも１つとは異なる。
【０１８６】
一実施形態の方法は、２つ以上の領域間にスペースを形成するステップを含む。一実施形態のスペースの寸法は、材料が、２つ以上の領域間で実質的に相互拡散しないように構成される。
【０１８７】
一実施形態のマスキング層は、少なくとも１つの領域の導電部分上に形成されない。
【０１８８】
一実施形態の方法は、少なくとも１つの領域のキャッピング層の形成ステップの後に、マスキング層を除去するステップを含む。一実施形態の除去ステップは、少なくとも１つの領域のキャッピング層の選択性を高める。
【０１８９】
一実施形態のキャッピング層は、少なくとも１つの領域の誘電部分上に形成されない。
【０１９０】
一実施形態のマスキング層は、少なくとも１つの領域の誘電部分におけるキャッピング層材料の形成を妨げる。
【０１９１】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、領域の配列上に材料の配列を形成する方法を含む。一実施形態の方法は、４つ以上の離散領域を含む基板を提供するステップを含む。一実施形態のそれぞれの領域は、導電部分と誘電部分とを含み、材料が４つ以上の離散領域で実質的に相互拡散しないように、領域間に十分なスペースを提供するように構成される。一実施形態の方法は、４つ以上の領域のうちの少なくとも１つの誘電部分上にマスキング層を形成するステップを含む。一実施形態の方法は、４つ以上の領域のうちの少なくとも１つの導電部分上にキャッピング層を形成するステップを含み、少なくとも１つの領域のキャッピング層およびマスキング層のうちの少なくとも１つは、少なくとも１つの他の領域のキャッピング層およびマスキング層のうちの少なくとも１つとは異なる。
【０１９２】
一実施形態のマスキング層は、少なくとも１つの領域の導電部分上に形成されない。
【０１９３】
一実施形態の方法は、少なくとも１つの領域のキャッピング層の形成ステップの後に、マスキング層を除去するステップをさらに含み、除去ステップは、少なくとも１つの領域のキャッピング層の選択性を高める。
【０１９４】
一実施形態のキャッピング層は、少なくとも１つの領域の誘電部分上に形成されない。
【０１９５】
一実施形態のマスキング層は、少なくとも１つの領域の誘電部分におけるキャッピング層材料の形成を妨げる。
【０１９６】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、基板を含む。一実施形態の基板は、２つ以上の離散領域であって、それぞれの領域が導電部分および誘電部分を含む離散領域を含む。一実施形態の基板は、２つ以上の領域のうちの少なくとも１つの誘電部分上にマスキング層を含む。一実施形態の基板は、２つ以上の領域のうちの少なくとも１つの領域の導電部分上にキャッピング層を含む。少なくとも１つの領域のキャッピング層およびマスキング層のうちの少なくとも１つは、少なくとも１つの他の領域のキャッピング層およびマスキング層のうちの少なくとも１つとは異なる。
【０１９７】
一実施形態の基板の少なくとも１つの領域は、少なくとも１つの他の領域との間にスペースを提供するようにさらに構成される。スペースの寸法は、材料が、領域間で実質的に相互拡散しないように構成される。
【０１９８】
一実施形態のマスキング層は、少なくとも１つの領域の導電部分上に形成されない。
【０１９９】
一実施形態のマスキング層は、少なくとも１つの領域のキャッピング層が形成された後に除去される。一実施形態のマスキング層の除去は、少なくとも１つの領域のキャッピング層の選択性を高める。
【０２００】
一実施形態の少なくとも１つの領域の誘電部分は、キャッピング層を含まない。
【０２０１】
一実施形態のマスキング層は、少なくとも１つの領域の誘電部分におけるキャッピング層材料の形成を妨げる。
【０２０２】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、基板を含む。一実施形態の基板は、４つ以上の離散領域を含み、それぞれの領域は、導電部分と誘電部分とを含み、材料が４つ以上の離散領域で実質的に相互拡散しないように、領域間に十分なスペースを提供するように構成される。一実施形態の基板は、４つ以上の領域のうちの少なくとも１つの領域の誘電部分上にマスキング層を含む。一実施形態の基板は、４つ以上の領域のうちの少なくとも１つの領域の導電部分上にキャッピング層を含み、少なくとも１つの領域のキャッピング層およびマスキング層のうちの少なくとも１つは、少なくとも１つの他の領域のキャッピング層およびマスキング層のうちの少なくとも１つとは異なる。
【０２０３】
一実施形態のマスキング層は、少なくとも１つの領域の導電部分上に形成されない。
【０２０４】
一実施形態のマスキング層は、少なくとも１つの領域のキャッピング層が形成された後に除去される。マスキング層の除去は、少なくとも１つの領域のキャッピング層の選択性を高める。
【０２０５】
一実施形態の少なくとも１つの領域の誘電部分は、キャッピング層を含まない。
【０２０６】
一実施形態のマスキング層は、少なくとも１つの領域の誘電部分におけるキャッピング層材料の形成を妨げる。
【０２０７】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、基板上の領域を処理するためのシステムを含む。一実施形態のシステムは、離散領域の配列を含み、それぞれの領域は、複数の構造体および／またはデバイスを含む。一実施形態のシステムは、基板の少なくとも１つの他の領域とは異なるように処理するように構成される。
【０２０８】
一実施形態の処理ツールは、移動可能であり、基板に対して少なくとも１つの方向に移動するように構成される。
【０２０９】
一実施形態の基板は、移動可能であり、処理ツールに対して少なくとも１つの方向に移動するように構成される。
【０２１０】
一実施形態の処理ツールは、領域の処理中に、領域を基板の他の領域から分離するように構成される。
【０２１１】
一実施形態の処理ツールは、基板の１つの領域を基板の他の領域から分離するように構成される。
【０２１２】
一実施形態の処理ツールは、基板の複数の対応する領域を基板の他の領域から分離するように構成された、複数の処理セルを含む。
【０２１３】
一実施形態の処理ツールは、基板上の領域の数に対応する複数の処理セルを含む。
【０２１４】
一実施形態のシステムは、１つ以上の処理流体ソースと、１つ以上のソースから基板上の第１の領域へ１つ以上の処理流体を供給するための供給システムとを含む。一実施形態のシステムは、領域から流体を取り除くための除去システムを含む。
【０２１５】
一実施形態のシステムは、パージガスを基板の領域に供給するためのパージガス管路を含む。
【０２１６】
一実施形態のシステムは、小型環境を含む。
【０２１７】
一実施形態の処理ツールは、１つ以上の処理流体ソースと、１つ以上の処理流体ソースから、処理セルを通じて、基板上の領域へ１つ以上の処理流体を供給するための、複数の処理セルに対応した複数の供給システムとを含む。
【０２１８】
一実施形態のシステムは、それぞれの領域から、処理セルを通じて、流体を取り除くための、複数の処理セルに対応する複数の除去システムを含む。
【０２１９】
一実施形態の処理ツールは、シーリング要素を含む。
【０２２０】
一実施形態の複数の構造体および／またはデバイスは、互いに異なる。
【０２２１】
一実施形態の基板のそれぞれの領域は、それぞれの他の領域に類似する。
【０２２２】
一実施形態の処理ツールは、洗浄、表面改質、表面調製、蒸着、エッチング、研磨、化学機械的研磨、電気化学機械的研磨、リソグラフィ、パターニング、植設、照射、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、熱的な処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびｘ線処理のうちの少なくとも１つを行うように構成される。
【０２２３】
一実施形態の処理ツールは、領域を改質するように構成される。一実施形態の改質ステップは、物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つを含む。
【０２２４】
一実施形態の物理的な改質、化学的な改質、電気的な改質、熱的な改質、磁気的な改質、光子的な改質、および光分解的な改質のうちの少なくとも１つは、洗浄、表面改質、表面調製、蒸着、エッチング、研磨、化学機械的研磨、電気化学機械的研磨、リソグラフィ、パターニング、植設、照射、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、熱的な処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびｘ線処理のうちの少なくとも１つを含む。
【０２２５】
一実施形態の蒸着は、電気化学蒸着、無電解蒸着、物理蒸着、化学蒸着、原子層蒸着、蒸気段階エピタキシ、液相エピタキシ、化学ビームエピタキシ、分子ビームエピタキシ、分子セルフアセンブリ、および蒸発のうちの少なくとも１つを含む。
【０２２６】
一実施形態の改質は、領域の表面の機能化を含む。
【０２２７】
一実施形態の処理ツールは、プロセス、プロセスシーケンス、複数の処理条件、材料適用シーケンス、および複数のプロセスシーケンス条件、のうちの少なくとも１つを行うように構成される。一実施形態の処理ツールは、プロセス、プロセスシーケンス、処理条件、材料適用シーケンス、および複数の領域のうちの少なくとも１つにおける処理ごとに異なるプロセスシーケンス条件、のうちの少なくとも１つを行うように構成される。
【０２２８】
一実施形態の処理ツールは、改質の少なくとも１つの所定のシーケンスを使用して、少なくとも１つの領域の少なくとも一部を改質するように構成される。
【０２２９】
一実施形態の処理ツールは、改質の第１の所定のシーケンスを使用して、第１の領域の少なくとも一部を改質し、改質の第１の所定のシーケンスとは異なる第２の改質の所定のシーケンスを使用して第２の領域の少なくとも一部を改質するように構成される。
【０２３０】
一実施形態のシステムは、それぞれの領域を同時に処理するように構成される。
【０２３１】
一実施形態のシステムは、それぞれの領域を逐次的に処理するように構成される。
【０２３２】
一実施形態のシステムは、少なくとも４つの領域を同時に処理するように構成される。
【０２３３】
一実施形態のシステムは、処理された領域の特性を測定するための分析ツールを含み、この特性は、光学的特性、化学組成、化学反応性、電気的特性、物理的特性、磁気的特性、熱的特性、および機械的特性のうちの少なくとも１つを含む。
【０２３４】
一実施形態の分析ツールは、材料の位置、材料の分配、材料の厚さ、材料の処置適用範囲、および材料の連続性のうちの少なくとも１つを含む物理的特性を測定するように構成される。
【０２３５】
一実施形態の分析ツールは、収率、抵抗、漏損、および静電容量のうちの少なくとも１つに対する試験を含むパラメトリック試験を行うように構成される。
【０２３６】
一実施形態の試験は、バイアチェーン収率およびライン収率のうちの少なくとも１つを含む、収率に対するものである。
【０２３７】
一実施形態の試験は、バイア抵抗、ライン抵抗、およびケルビン抵抗のうちの少なくとも１つを含む、抵抗に対する試験である。
【０２３８】
実施形態の分析ツールは、デバイス試験を行うように構成される。
【０２３９】
一実施形態のデバイス試験は、動作周波数、スイッチング速度、電力損、モビリティ、相互コンダクタンス、駆動電流、閾値電圧、静電容量、抵抗、および電荷密度からなる群から選択される。
【０２４０】
一実施形態の分析ツールは、応力マイグレーション、エレクトロマイグレーション、バイアスの熱応力、熱応力、機械的応力、少なくとも１つの環境パラメータの環境応力、および経時絶縁破壊のうちの少なくとも１つに対する試験を含む信頼性試験を行うように構成される。
【０２４１】
一実施形態の分析ツールは、それぞれの領域の特性を同時に測定するように構成される。
【０２４２】
一実施形態の分析ツールは、それぞれの領域の特性を逐次的に測定するように構成される。
【０２４３】
一実施形態の分析ツールは、少なくとも４つの領域の特性を同時に測定するように構成される。
【０２４４】
一実施形態の基板は、ブランケットウエハ、パターン化ウエハ、デバイスを含む基板、機能チップを含む基板、機能デバイスを含む基板、および試験構造体を含む基板を含む群から選択される。
【０２４５】
実施形態の基板は、単一のモノリシック基板を含む。
【０２４６】
一実施形態の基板は、半導体デバイス、ウエハ、集積回路、フラットパネルディスプレイ、光電子デバイス、データストレージデバイス、磁気電子デバイス、磁気光学デバイス、分子電子デバイス、太陽電池、光子デバイス、およびパッケージデバイスのうちの１つを含む。
【０２４７】
一実施形態の基板は、少なくとも１０の領域を含む。
【０２４８】
一実施形態の基板は、少なくとも５０の領域を含む。
【０２４９】
一実施形態の基板は、少なくとも１００の領域を含む。
【０２５０】
一実施形態の処理ツールは、複数の処理セルと、単一のシーリング要素とを含む。
【０２５１】
一実施形態の処理ツールは、複数の処理セルに対応する複数のシーリング要素を含む。
【０２５２】
離散化処理およびプロセスシーケンス統合化のための上述の実施形態は、基板上の領域を処理するためのシステムを含む。実施形態のシステムは、領域の配列を含む基板を含む。一実施形態のシステムは、基板の少なくとも１つの他の領域とは異なるように処理するように構成される。一実施形態の処理ツールは、洗浄、表面改質、表面調製、蒸着、エッチング、研磨、化学機械的研磨、電気化学機械的研磨、リソグラフィ、パターニング、植設、照射、電磁波照射、マイクロ波照射、高周波（ＲＦ）照射、熱的な処理、赤外線（ＩＲ）処理、紫外線（ＵＶ）処理、深紫外線（ＤＵＶ）処理、極紫外線（ＥＵＶ）処理、電子ビーム処理、およびｘ線処理のうちの２つ以上を行うように構成される。
【０２５３】
本発明は、単一の基板上の領域の異なった処理のための大幅に改善された方法および装置を提供する。上述の説明は、例示的であって限定的ではないものと理解されたい。本発明の多数の実施形態および変形例は、本開示を精査することによって当業者に明らかとなろう。単なる一例として、様々な処理時間、処理温度、および他の処理条件、さらには特定の処理ステップの異なる順序付けを用いることが可能である。したがって、本発明は、上述の説明を参照して判断されるべきではなく、当該の請求が認められた同等物の全ての範囲とともに、添付の特許請求の範囲を参照して判断されなければならない。
【０２５４】
本願明細書に示される説明および図面は、本発明、その原理、およびその実用的用途を他の当業者に熟知させることを意図したものである。当業者は、特定の使用の要件に最適であるものとして、数多くの形態で本発明を応用および適用することが可能である。したがって、記載された本発明の特定の実施形態は、本発明を網羅的にする、または限定することを意図するものではない。
【図面の簡単な説明】
【０２５５】
【図１Ａ】図１Ａは、本発明の一実施形態による、組合せプロセスシーケンス統合化のための方法を示すフローチャートである。
【図１Ｂ】図１Ｂは、一実施形態に基づいた、サイト分離処理および／または従来の処理を含む、組合せプロセスシーケンス統合化のための全般的な方法１００−Ｂを示すフローチャートである。
【図１Ｃ】図１Ｃは、一実施形態に基づいた、サイト分離処理および／または従来の処理を含む、組合せプロセスシーケンス統合化のためのより具体的な方法１００−Ｃを示すフローチャートである。
【図２Ａ】図２Ａは、本発明の一実施形態の原理に基づいて使用されるダイ配列を含む半導体ウエハの上面図である。
【図２Ｂ】図２Ｂは、図２Ａに示されるダイ配列のうちの１つのダイの拡大図である。
【図２Ｃ】図２Ｃは、ダイの第１の部分および第２の部分を示す、図２Ｂの単一のダイの図である。
【図３Ａ】図３Ａは、ＩＣおよび関連する製造で使用されるような、湿式プロセスの直列組合せプロセスシーケンス統合化のための本発明のシステムの一実施形態を示す図である。
【図３Ｂ】図３Ｂは、図３Ａに示された処理ツールの斜視図である。
【図４Ａ】図４Ａは、本発明の処理ツールに使用されるような、処理セルの一実施形態の斜視図である。
【図４Ｂ】図４Ｂは、処理流体が基板の分離領域に供給された後に、基板と接触する処理セルの図である。
【図５】図５は、処理セルが基板の領域間を移動する、ＩＣおよび関連する製造に使用されるような、湿式プロセスの直列組合せプロセスシーケンス統合化のための本発明のシステムの一実施形態を示す図である。
【図６Ａ】図６Ａは、本発明のシステムによって個々に処理される基板の第１の領域を示す図である。
【図６Ｂ】図６Ｂは、第１の領域の後に第２の領域が処理された、図６Ａの基板および処理システムを示す図である。
【図６Ｃ】図６Ｃは、基板の全ての領域が個々に処理された、図６Ａおよび６Ｂの基板および処理システムを示す図である。
【図７Ａ】図７Ａは、本発明の一実施形態の処理システムで使用するための、処理セルの配列の並列分離チャンバまたは一体構造体の底面図である。
【図７Ｂ】図７Ｂは、図７Ａに示されるチャンバ配列を組み込んだ並列処理ツールの斜視図である。
【図７Ｃ】図７Ｃは、ＩＣおよび関連する製造に使用されるような、湿式プロセスの並列組合せプロセスシーケンス統合化のための本発明のシステムの一実施形態を示す図である。
【図７Ｄ】図７Ｄは、並列供給デバイスの一実施形態を用いた、湿式プロセスの並列組合せプロセスシーケンス統合化のための本発明のシステムの一実施形態を示す図である。
【図７Ｅ】図７Ｅは、並列供給デバイスの一実施形態を用いた、湿式プロセスの並列組合せプロセスシーケンス統合化のための本発明のシステムの別の実施形態を示す図である。
【図８】図８は、並列処理ツールの一実施形態で使用するためのシーリング要素の一実施形態の上面図である。
【図９Ａ】図９Ａは、図７Ａに示される構造体によって処理することができる基板の領域を示す、基板の一実施形態の上面図である。
【図９Ｂ】図９Ｂは、基板の領域の並列処理のための処理セルの構成の別の実施形態を示す図である。
【図９Ｃ】図９Ｃは、図９Ｂの構成に基づいて処理することができる基板の領域を示す、基板の一実施形態の上面図である。
【図９Ｄ】図９Ｄは、基板の領域の並列処理のための処理セルの構成の別の実施形態を示す図である。
【図９Ｅ】図９Ｅは、図９Ｄの構成に基づいて処理することができる基板の領域を示す、基板の一実施形態の上面図である。
【図１０Ａ】図１０Ａは、領域の誘電部分にマスキング層を蒸着し、領域の導電部分にキャッピング層を蒸着するための、２つのワークフローを示す図である。
【図１０Ｂ】図１０Ｂは、領域の誘電部分にマスキング層を蒸着し、領域の導電部分にキャッピング層を蒸着するための、２つのワークフローを示す図である。
【図１Ａ】
2009515322.tif 000003
【図１Ｂ】
2009515322.tif 000004
【図１Ｃ】
2009515322.tif 000005
【図２Ａ】
2009515322.tif 000006
【図２Ｂ】
2009515322.tif 000007
【図２Ｃ】
2009515322.tif 000008
【図３Ａ】
2009515322.tif 000009
【図３Ｂ】
2009515322.tif 000010
【図４Ａ】
2009515322.tif 000011
【図４Ｂ】
2009515322.tif 000012
【図５】
2009515322.tif 000013
【図６Ａ】
2009515322.tif 000014
【図６Ｂ】
2009515322.tif 000015
【図６Ｃ】
2009515322.tif 000016
【図７Ａ】
2009515322.tif 000017
【図７Ｂ】
2009515322.tif 000018
【図７Ｃ】
2009515322.tif 000019
【図７Ｄ】
2009515322.tif 000020
【図７Ｅ】
2009515322.tif 000021
【図８】
2009515322.tif 000022
【図９Ａ】
2009515322.tif 000023
【図９Ｂ】
2009515322.tif 000024
【図９Ｃ】
2009515322.tif 000025
【図９Ｄ】
2009515322.tif 000026
【図９Ｅ】
2009515322.tif 000027
【図１０Ａ】
2009515322.tif 000028
【図１０Ｂ】
2009515322.tif 000029