(57)【要約】  半導体デバイスは卑金属で形成された構造（１０５）を有するリードフレームを有し、上記構造はチップマウントパッド（３０２）及び複数のリードセグメント（３０３）からなる。上記卑金属をカバーしているのは、順番に、上記卑金属上の連続ニッケル層（２０１）、上記ニッケル上のパラジウムの層であり、上記構造のチップ側上のパラジウムの層（２０３）は上記チップの反対側のパラジウムの層（２０２）より厚く、更に、上記チップの反対側の上記パラジウムの層（２０２）上には金の層（２０４）が存在する。半導体チップ（３１０）はチップマウントパッドに取付けられ、導電性接続（３１２）が上記チップと上記リードセグメントとを接続している。ポリマーカプセルコンパウンド（３２０）が上記チップ、上記接続、及び上記リードセグメントの部分をカバーしているが、外部部品にはんだリフロー取付けするために利用可能な他のセグメント部分はカバーしない。
2009517869.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
卑金属のシートで形成された構造を有するリードフレームを含み、上記構造はチップマウントパッド及び複数のリードセグメントを含み、上記シートは第１及び第２の表面を有しており、
上記シートの第１及び第２の表面と接触している連続金属層と、
上記シートの第１の表面上の上記金属層と接触している第１の貴金属の第１の層と、
を更に含み、上記第１の層はある厚みを有しており、
上記シートの第２の表面上の上記金属層と接触している第１の貴金属の第２の層、
を更に含み、上記第２の層は上記第１の層の厚みよりも大きいある厚みを有しており、
上記第１の貴金属の上記第１の層と接触している第２の貴金属の層と、
上記チップマウンドパッドに取付けられている半導体チップと、
上記チップと上記リードセグメントとの間の導電性接続と、
上記チップ、上記接続、及び上記リードセグメントの部分をカバーしている高分子カプセル封じ材料と、
を更に含むことを特徴とする半導体デバイス。
【請求項２】
リードフレームストリップを製造する方法であって、
第１及び第２の表面を有する構造化された卑金属シートを準備するステップと、
上記シートの第１及び第２の表面上に連続ニッケル層をめっきするステップと、
上記シートの第１の表面上の上記ニッケル層をカバーするように、ある制御された厚みまで第１のパラジウム層をめっきするステップと、
同時に、上記シートの第２の表面上の上記ニッケル層をカバーするように、上記第１の層の厚みより大きいある厚みまで第２のパラジウム層をめっきするステップと、
上記シートの第１の上の上記パラジウム層をカバーするように、金層をめっきするステップと、
を含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には半導体デバイス及びプロセスの分野に関し、特定的には集積回路デバイス及び半導体要素のためのリードフレーム仕上げの材料及び製造に関する。
【背景技術】
【０００２】
半導体デバイスのためのリードフレームは、通常は集積回路（ＩＣ）チップである半導体チップをパッケージ内に確実に位置決めするための安定な支持バッドを提供する。従来は、薄い（約120μｍ乃至250μｍ）金属シートから単一片のリードフレームを製造するのが一般的であった。製造が容易であるという理由から、一般的に選択される開始金属は、銅、銅合金、鉄・ニッケル合金（例えば、いわゆる“アロイ４２”）、及びアルミニウムである。リードフレームの所望の形状は、オリジナルのシートからスタンプ、またはエッチングする。
【０００３】
リードフレームは、チップパッドの他に、チップの直近に種々の導電体をもたらす複数の導電性セグメントを提供する。セグメントの内端とＩＣ表面上の接触パッドとの間に残されるギャップは、典型的には細い金属ワイヤー（例えば、ＩＣ接触パッドとリードフレームセグメントとに個々に結合される金ワイヤー）のようなコネクタによってブリッジされる。従って、内側セグメント端の表面は、コネクタをスティッチ取付けするために冶金学的に適当でなければならない。
【０００４】
ＩＣチップから遠い方のリードセグメントの端（“外側”端）は、印刷回路基板のような外部回路に電気的に、及び機械的に接続する必要がある。この取付けは、慣例的にはんだ付けによって遂行されてきた。このはんだは、通常は200°Ｃより高いリフロー温度の錫合金はんだを用いる。従って、セグメントの外側端の表面は外部部品にリフロー取付けするために冶金学的に適当である必要がある。
【０００５】
最後に、リードフレームは、鋭敏なチップ及び切れ易い接続ワイヤーをカプセル封じするためのフレームワークでもある。金属缶またはセラミックではなく、プラスチック材料を使用するカプセル封じは、低コストであることから好まれてきた方法である。多年にわたって、エポキシベースの熱硬化コンパウンドを175°Ｃでトランスファ成形するプロセスが実施されてきた。モールディング及びモールド硬化（重合）のための175°Ｃという温度は、共融はんだリフローのための＞200°Ｃの温度と共存可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
湿潤環境における信頼性試験では、モールディングコンパウンドは、それがカプセル封じしているリードフレーム及びデバイス部品に良好に付着している必要がある。付着力を高める２つの主要な貢献要因は、モールディングコンパウンドとリードフレームの金属仕上げとの間の化学親和力、及びリードフレームの表面粗さである。
【０００７】
近年、種々の要求を満足する解法を見出そうとして、多くの技術的傾向がより複雑になってきている。例えば、パッケージの寸法は小さくなり、付着表面が小さくなっている。リードフリーではんだを使用するという要求からリフロー温度が約200°Ｃ近辺へ押しやられ、それがモールドコンパウンドをリードフレームへ付着させ続けることを困難にしている。これはＱＦＮ（クワッドフラットノーリード）及びＳＯＮ（スモールアウトラインノーリード）に使用可能な極めて小さいリードフレーム表面の場合に特に然りである。
【０００８】
更に、市場からの圧力によってリードフレームのコスト低減が要求され、従って、リードフレームに使用する高価な金属を減少させることが重要である。これは、慣習的にリードフレームに使用されている金またはパラジウムのような貴金属の量を最小にすることについて特に然りである。
【課題を解決するための手段】
【０００９】
出願者は、半導体デバイスの信頼性を高めるという目的に合うリードフレーム構造を使用して、低コストデバイス製造を達成する新規な概念に対する要望が存在していることを認識している。この低コストリードフレームは、モールディングコンパウンドの付着力、接続ワイヤーの結合力、露出されたリードフレームセグメントのはんだ付け性、及び錫の樹枝状結晶の成長の危険性を無くした組合せを提供する。
【００１０】
リードフレーム及びその製造方法が、異なる半導体製品ファミリー及び広範な設計及びアセンブリ変化に順応するように十分に柔軟であり、改善されたプロセス歩留まり及びデバイス信頼性を達成することができれば、それは技術的な長所になる。これらの改革が既存の装置を使用して、即ち新しい製造装置への投資を必要とせずに達成され、また革新的なプロセスがスループットを増加させ、サイクル時間を短縮することができれば、それはさらなる技術的長所になる。
【００１１】
本発明の一実施の形態はリードフレームストリップであり、これは卑金属のシートで形成された構造を有しており、このシートは第１及び第２の表面を有している。好ましくはニッケルである連続金属層が、第１及び第２の表面に接触している。ニッケル層の厚みは、０から約２μｍまでの範囲である。好ましくはパラジウムである第１の貴金属の第１の層が第１の表面上の金属層と接触しており、この第１の層の厚みは好ましくは約10ｎｍである。第１の貴金属の第２の層が第２の表面上の金属層と接触しており、この第２の層の厚みは第１の層の厚みより大きく、好ましくは約75ｎｍである。好ましくは金である第２の貴金属の層が、第１の貴金属の第１の層と接触している。
【００１２】
本発明の別の実施の形態は半導体デバイスであり、これは卑金属で形成された構造のリードフレームを有している。この構造は、チップマウントパッド及び複数のリードセグメントを含み、シートは第１及び第２の表面を有している。卑金属の表面をカバーしているのは、連続ニッケル層である。第１の表面上のニッケル層の上は、ある厚みを有するパラジウムの第１の層である。第２の表面上のニッケル層の上は、第１の表面上の層の厚みより大きい厚みを有するパラジウムの第２の層である。更に、金の層が、第１の表面上のパラジウムと接触している。半導体チップはチップマウントパッドに取付けられ、リードセグメントに接続される。ポリマーカプセル封じ材料がチップ、接続及びリードフレームの部分をカバーする。
【００１３】
本発明の別の実施の形態は、リードフレームストリップの製造方法である。第１及び第２の表面を有する卑金属シートを準備する。ニッケルの連続層（０乃至約２μｍ厚）を、第１及び第２の表面上にめっきする。制御された厚みを有するパラジウムの連続層を同時にめっきしてニッケル層をカバーする。第２の表面上のパラジウム層の厚み（好ましくは、約75ｎｍ）は、第１の表面上のパラジウム層の厚み（好ましくは、約10ｎｍ）より大きい。同一の電解液槽内でパラジウムめっきする場合、卑金属シートを陰極として使用し、各シート表面上のパラジウム層の厚みが、陽極の電位、陰極と陽極との間隔、陽極の長さ、陽極の遮蔽、及び浴流体の流れから選択された少なくとも１つのプロセス制御によって決定されるように、独立陽極を第１及び第２の表面と対向させる。更に、第１の表面上のパラジウム層をカバーするために、金の層（好ましくは、約３ｎｍ厚）をめっきする。
【００１４】
めっきステップ中に、毒性またはホイスカリング材料を使用しないこと、ダウンボンディング能力が強化されていること、モールディングコンパウンドへの付着力が強化されていること、及び水分レベルデバイス品質が改善されていることが、本発明の技術的な長所である。更に、必須めっきプロセスは高価ではなく、製造は容易である。
【００１５】
上述した本発明の技術的長所は、以下の添付図面に基づく好ましい実施の形態の説明から明白になるであろう。
【発明を実施するための最良の形態】
【００１６】
図１は、半導体デバイスの製造に使用することを意図しているリードフレーム（全体を１００で示す）の一部分の概要断面図である。リードフレームは、スタンピングまたはエッチングによって金属のシートから形成された構造を有しており、このシートは第１の表面１０１及び第２の表面１０２を有している。図１の例では、図示されているリードフレームの部分は複数の部分１０３及び複数の部分１０４を含んでいる。部分１０３はチップマウントパッドになる部分であり、部分１０４は構築されるデバイスのリードセグメントになる部分である。リードフレームは、卑金属１０５で形成されている。
【００１７】
以下に、リードフレームの開始金属を“卑金属”と呼ぶが、これは金属の型を表している。従って、“卑金属”という用語は、電気化学的な（“貴金属”に対抗する）センスで、または構造的なセンスで解釈すべきではない。
【００１８】
卑金属１０５は、典型的には銅または銅合金である。他の選択は、黄銅、アルミニウム、鉄・ニッケル合金（“アロイ４２”）、及びコバールを含む。
【００１９】
卑金属１０５は、100μｍから300μｍまでの範囲の好ましい厚みの金属シートから形成されるが、より薄いシートも可能である。この厚み範囲の延性は５乃至15％の伸びを与えるが、これは若干のデバイス（例えば、表面実装デバイス）の仕上げに必要なセグメントの曲げ及び形成操作を容易にする。チップマウントパッド、リードセグメント、接続レール（図１には図示してないが、破線で暗示されている）のようなリードフレーム部分は開始金属シートからスタンプまたはエッチングされる。
【００２０】
図２は、本発明の一実施の形態によるリードフレームストリップを示している。リードフレーム構造は、卑金属シート１０５からスタンピングまたはエッチングプロセスによって形成され、このシートは第１の表面１０１及び第２の表面１０２を有している。ベースとなる好ましい金属は、銅または銅合金である。上述したように、代替として、卑金属はアルミニウム、鉄・ニッケル合金（例えば、アロイ４２）、及びコバールからなるグループから選択される。
【００２１】
連続金属層２０１が、シートの第１及び第２の表面に付着される。一実施の形態では、金属層２０１はニッケルからなり、０から約２μｍまでの範囲の厚み２０１ａを有している。図２に示すように、層２０１は、第１の表面（１０１）上と第２の表面（１０２）上で実質的に同一の厚みを有することができる。別の実施の形態では、付加的な腐食保護のために、ニッケル層にパラジウム／ニッケル合金インタライナーが付加される。この実施の形態における卑金属表面から始まる層の順序は、以下のようになる。卑金属に付着したシード層としてのニッケルの層（例えば、２ｎｍ乃至５ｎｍ厚）、シード層に付着したニッケル／パラジウム合金の層（例えば、２ｎｍ乃至10ｎｍ厚）、及び約0.5μｍから２μｍまでの範囲の厚みのニッケルの層。
【００２２】
第１の貴金属の連続層を、金属層２０１に付着させる。好ましい第１の貴金属は、パラジウムである。この貴金属層は、全く異なる２つの厚みを有しているので、２つの層２０２及び２０３として説明することが最良であろう。層２０２はシートの第１の表面１０１上の層２０１に付着しており、好ましくは約５ｎｍから15ｎｍまでの範囲の厚み、最も好ましくは約10ｎｍの厚みを有している。
【００２３】
層２０３はシートの第２の表面１０２上の層２０１に付着しており、好ましくは約20ｎｍから100ｎｍまでの範囲の厚み、最も好ましくは約75ｎｍの厚み２０２ａを有している。層２０３の厚みは、層２０２の厚みよりも大きい。
【００２４】
第１の貴金属の層２０２と接触しているのは、第２の貴金属の層２０４である。好ましい第２の貴金属は、約２ｎｍから５ｎｍの範囲の厚みの、最も好ましくは約３ｎｍの厚みの金である。
【００２５】
両貴金属層２０２及び２０４は薄いが、両層のスタックには実質的にピンホールは存在せず、ニッケル表面を酸化させることがないので、リードフレームを組込んだ完成デバイスに均一な、且つ信頼できるはんだ付けが可能になる。卑金属層２０３は、デバイスのカプセル封じに好ましく使用されるポリマーモールディングコンパウンドに強い、且つ信頼できる付着力を与える（プラスチックカプセル材料に付着させるには、パラジウムが好ましい金属である）。層２０３は、信頼できるワイヤーステッチボンディング（特に、金ボンドワイヤー）のための良好な結合性をも支援する。
【００２６】
リードフレームの全ての表面は、金属層のスタックによってカバーされている。好ましい層堆積プロセスは電解めっきである。リードフレームストリップ全体を、めっき浴（詳細は後述）の連続アレイを通過させ、マスキングステップを回避することができる。代替として、若干のデバイスの型、またはモールディング後のプロセスに対して化学めっきを選択することができる。
【００２７】
本発明の別の実施の形態は、カプセル封じから突き出ているチップを含む曲がったリードを有する表面実装デバイス、または図３に未だストリップの形状で例示されているクワッドフラットノーリード（ＱＦＮ）またはスモールアウトラインノーリード（ＳＯＮ）デバイスのような半導体デバイスである。図３は、デバイスを個々に分離（個別化）する前の、アセンブルされ、パッケージされた複数のデバイスを有するリードフレームストリップを示している。本発明の実施の形態では、デバイスは、卑金属のシート１０５から形成された構造を有するリードフレームを有している。シート１０５は、第１の表面１０１及び第２の表面１０２を有している。卑金属の好ましい例は、銅または銅合金である。図３のリードフレーム構造は、チップマウントパッド３０２及び複数のリードセグメント３０３を含んでいる。
【００２８】
シートの第１の表面１０１及び第２の表面１０２は、複数の層のスタックによってカバーされる。このスタックは、リードフレームをポリマー材料へ信頼できるように付着させ、またリードフレームにボンディングワイヤー金属及びリフロー金属との冶金学的親和力を与える。図３に示す例では、層のスタックは、卑金属１０５と接触している連続ニッケル層２０１から開始される。腐食保護層を付加する場合、卑金属１０５上のニッケルシード層と、それに続く付着ニッケル・パラジウム合金層からなるインタライナーを使用することができる。この合金層に付着しているのが、上述したニッケル層２０１である。
【００２９】
ニッケル層２０１に付着しているのは、好ましくはパラジウムである第１の貴金属の連続層である。この貴金属層は全く異なる２つの厚みを有しているので、２つの層２０２及び２０３として説明することが最良であろう。層２０２は第１の表面１０１上の層２０１に付着し、好ましくは約５ｎｍから15ｎｍまでの厚みを、最も好ましくは約10ｎｍの厚みを有している。層２０３は第２の表面１０２上の層２０１に付着し、好ましくは約20ｎｍから100ｎｍまでの厚みを、最も好ましくは約75ｎｍの厚みを有している。層２０３は、層２０２の厚みよりも大きい厚みを有している。更に、最外側の金の層２０４が、パラジウム層２０２上にある。
【００３０】
例えばシリコン集積回路チップのような半導体チップ３１０は、付着層３１１によって各チップマウントパッド３０２に付着される。金または金合金製のボンディングワイヤーのような導電性接続３１２がチップ３１０からリードセグメント３０３まで伸びており、チップとリードセグメントとを相互接続している。スティッチボンド３１２ａは、信頼できるスティッチ取付けのために貴金属層２０３（パラジウム）に圧力結合される。
【００３１】
例えばエポキシをベースとするモールディングコンパウンドのようなポリマーカプセル封じ材料３２０が、チップ３１０、ボンディングワイヤー３１２、及びリードセグメントのパラジウム層２０３をカバーしている。ポリマー材料３２０は、チップ３１０とリードセグメントとの間のギャップをも充填する。ＱＦＮ／ＳＯＮデバイスでは、ポリマーコンパウンド３２０は最外側の金の層２０４と同一平面をなしている（同一面内にある）表面３２１を形成しており、従って、ポリマー材料３２０は金の層２０４の外側表面をカバーせずに残す。
【００３２】
従って、リードフレーム表面のこれらの露出部分は、はんだリフロー金属に接触させるのに利用することができる。例えば、リードセグメント及び露出された外側チップパッド表面の一部分または全部を、錫または錫合金によってカバーすることができる。リフロー金属は、半導体デバイスを回路基板のような外部部品に機械的に、及び電気的に相互接続するのに役立つ。
【００３３】
図３において、破線３３０は完成したリードフレームストリップをＱＦＮ／ＳＯＮパッケージ型の個々のデバイスに分離（個別化）するための切断位置を示している。切断は、カプセル封じ材料３２０並びにリードフレームセグメントを通して遂行される。得られた個別化ＱＦＮ／ＳＯＮデバイス（直線側４０１を有する）を図４に示す。表面実装デバイスでは、鋸による切断ステップが、標準のトリミング及び形成ステップに置換される。
【００３４】
図５を参照する。本発明の別の実施の形態はリードフレームストリップを製造する方法であり、本方法は、第１の表面（５００ａ）及び第２の表面（５００ｂ）を有する構造化された卑金属シート５００を準備するステップと、それに続いて、これらの表面上に金属層をめっきするステップとを含む。多くのデバイス型の場合、リードフレームストリップを電解めっきすることが好ましい方法である。他のデバイス型は、化学めっきが必要であるかも知れない。例えば、図３及び４のＱＦＮ／ＳＯＮデバイスに使用するのに図２のリードフレームストリップを製造するための電解技術を使用する連続めっきステップの順序を、図５乃至図９に示す（複数の可能な制御を強調表示してある）。
【００３５】
図５は、第１及び第２の表面を有する卑金属シートのためのめっき槽の基本ラインを示している。各槽は、シートの第１及び第２の表面と対向している２つの独立陽極を含み、一方リードフレームストリップは陰極として働く（図５においては、浴の流体の流れ及び流体温度は考えていない）。プロセスは“入”から開始され、卑金属シートの第１及び第２の表面上に均一な厚みのニッケル層（好ましい層の厚みは、約0.5μｍから2.0μｍまでの範囲である）をめっきするために、リードフレームストリップ５００を槽５０１内に挿入する。ニッケル層が必要ではない（ニッケル層の厚みが０である）リードフレームの場合には、槽５０１はスキップすることができる。
【００３６】
次いで、プロセスは槽５０２においてニッケル層上にパラジウムをめっきする。この場合、卑金属シートの第２の表面５００ｂ上のパラジウム層の厚みが、第１の表面５００ａ上のパラジウム層の厚みより厚くなるようにする。本発明によれば、パラジウムを同時にめっきしながら異なる所定の層厚を達成するために、複数の制御手段が存在している。めっきプロセスの効果的な実際の制御のために、これらの制御手段の少なくとも１つが選択される。図５は、独立陽極の電位を制御する方法を示している。シートの第２の表面上の陽極５０２ｂの電位は、第１の表面上の陽極５０２ａの電位より高くしてあり、それによって第２の側上のパラジウムの厚みの方が大きくなる。第２の表面５００ｂ上のパラジウム層の厚みは約20ｎｍ乃至100ｎｍ、好ましくは約75ｎｍであり、一方第２のシート表面５００ａ上の厚みは約５ｎｍ乃至15ｎｍ、好ましくは約10ｎｍである。
【００３７】
プロセスは、槽５０３において金をめっきすることによって終了する。金めっきは陽極５０３ａを使用して第１のシート表面上だけに望ましいのであるから、第２のストリップシート側はフラットユニバーサル保護５１０を用いて遮蔽もしくはマスクする。実効的な遮蔽は、静止型、または図５に示すようなベルト型であろう。第１のシート側上の金の厚みは約２ｎｍ乃至５ｎｍ、好ましい厚みは約３ｎｍである。仕上げられたリードフレームストリップは“出”からめっきラインを出る。
【００３８】
図６において、第１のニッケルめっき槽（図５の５０１）は、インタライナーをめっきするために、３つのめっき槽に分離されている。槽６０１Ａはニッケルのための槽であって約２ｎｍ乃至５ｎｍ厚の薄いシード層をめっきし、槽６０１Ｂはニッケル・パラジウム合金のための槽であって約２ｎｍ乃至10ｎｍ厚の層をめっきし、槽６０１Ｃはニッケルのための槽であって約0.5μｍ乃至２μｍ厚の層をめっきする。槽６０１Ｃは、槽５０１と同一であることができる。
【００３９】
パラジウムめっき槽５０２のために図５において使用されている陽極電位制御方法に加えて、同時めっきを遂行しながら異なるパラジウム層厚を達成するように、パラジウム槽のために幾つかの他の制御方法が存在している。図７は、槽５０２における陽極間隔制御を示している。陽極７０２ａから陰極であるリードフレームストリップまでの距離７１２は、陽極７０２ｂからの距離７１３より大きく、従って、卑金属シート表面５００ａ上にめっきされるパラジウムの層は薄くなる。
【００４０】
図８は、卑金属シートの第１の表面５００ａに対向する陽極の長さが制御されているパラジウム槽５０２を示している。陽極８０２ａは陽極８０２ｂに比して短く、従って、表面５００ａ上にめっきされるパラジウム層の厚みは、表面５００ｂ上にめっきされるパラジウム層の厚みに比して薄くなる。
【００４１】
図９は、第１の卑金属シート表面５００ａに対向するめっき遮蔽またはベルト９１０を有するパラジウム槽５０２を示している。従って、表面５００ａ上にめっきされるパラジウム層の厚みは、表面５００ｂ上にめっきされるパラジウム層の厚みより薄くなる。
【００４２】
被めっき層の別の厚み制御は、電解液の攪拌及び浴温度の制御を含む浴流体の流れの制御によって行われる。
【００４３】
以上に、本発明を例示実施の形態を参照して説明したが、この説明が本発明を限定する意図はなく、当業者ならば以上の説明から本発明の他の実施の形態も考案することができよう。例えば、本発明は半導体チップ、離散または集積回路の何れかの型を使用する製品にも適用され、また半導体チップの材料はシリコン、シリコン・ゲルマニウム、ガリウム・ヒ素、または集積回路の製造に使用される他の何等かの半導体またはコンパウンド材料からなることができる。
【００４４】
別の例として、本発明は、例示したＱＦＮ／ＳＯＮデバイス以外の多くの半導体デバイス（例えば、表面実装デバイス、スモールアウトラインデバイス、及びリード付きデバイス）に適用される。
【００４５】
別の例として、モールディングコンパウンドへの付着を向上させるために、卑金属のシートからリードフレームをスタンプするプロセスステップに続いて、特に露出された卑金属表面を選択的にエッチングするプロセスステップを含むことができる。本発明による被めっき層の順序は、これらの特別にエッチングされたリードフレームベース構造を受け入れることができる。
【００４６】
以上の記載に関連して、以下の各項を開示する。
（１）半導体デバイスであって、
卑金属のシートで形成された構造を有するリードフレームを含み、上記構造はチップマウントパッド及び複数のリードセグメントを含み、上記シートは第１及び第２の表面を有しており、
上記シートの第１及び第２の表面と接触している連続金属層と、
上記シートの第１の表面上の上記金属層と接触している第１の貴金属の第１の層と、
を更に含み、上記第１の層はある厚みを有しており、
上記シートの第２の表面上の上記金属層と接触している第１の貴金属の第２の層、
を更に含み、上記第２の層は上記第１の層の厚みよりも大きいある厚みを有しており、
上記第１の貴金属の上記第１の層と接触している第２の貴金属の層と、
上記チップマウンドパッドに取付けられている半導体チップと、
上記チップと上記リードセグメントとの間の導電性接続と、
上記チップ、上記接続、及び上記リードセグメントの部分をカバーしている高分子カプセル封じ材料と、
を更に含むことを特徴とする半導体デバイス。
【００４７】
（２）上記連続層の金属は、ニッケルであることを特徴とする前記（１）に記載のデバイス。
【００４８】
（３）上記シート表面と上記第１の金属層との間に連続合金インタライナーを更に有することを特徴とする前記（１）に記載のデバイス。
【００４９】
（４）上記合金インタライナーは上記卑金属と接触しているニッケル層と、それに続いて上記ニッケル層と接触している付着ニッケル・パラジウム層からなることを特徴とする前記（３）に記載のデバイス。
【００５０】
（５）上記第１の貴金属は、パラジウムであることを特徴とする前記（１）に記載のデバイス。
【００５１】
（６）上記第２の貴金属は、金であることを特徴とする前記（１）または（５）に記載のデバイス。
【００５２】
（７）上記第１の貴金属の上記第１の層は約５ｎｍ乃至15ｎｍの厚みを有し、上記第１の貴金属の上記第２の層は約２ｎｍ乃至100ｎｍの厚みを有し、上記第２の貴金属の厚みは約２ｎｍ乃至５ｎｍであることを特徴とする前記（５）に従属する前記（６）に記載のデバイス。
【００５３】
（８）リードフレームストリップを製造する方法であって、
第１及び第２の表面を有する構造化された卑金属シートを準備するステップと、
上記シートの第１及び第２の表面上に連続ニッケル層をめっきするステップと、
上記シートの第１の表面上の上記ニッケル層をカバーするように、ある制御された厚みまで第１のパラジウム層をめっきするステップと、
同時に、上記シートの第２の表面上の上記ニッケル層をカバーするように、上記第１の層の厚みより大きいある厚みまで第２のパラジウム層をめっきするステップと、
上記シートの第１の上の上記パラジウム層をカバーするように、金層をめっきするステップと、
を含むことを特徴とする方法。
【００５４】
（９）上記ニッケル層をめっきするステップの前に、上記卑金属表面上に合金インタライナーの層をめっきするステップを更に含み、上記インタライナーめっきステップは、上記シート金属表面上にニッケルシード層をめっきするステップと、それに続いて上記ニッケルシード層上にパラジウム・ニッケル合金層をめっきするステップとからなることを特徴とする前記（８）に記載の方法。
【００５５】
上記第１及び第２のパラジウム層は、上記卑金属シートを陰極として使用し、上記シートの第１及び第２の表面に対向して独立陽極を配置して同一電解液槽内で同時にめっきされ、それぞれのパラジウム層の厚みは、陽極電位の制御、陽極間隔の制御、陽極の長さの制御、陽極遮蔽の制御、及び浴流体の流れの制御からなるグループから選択された少なくとも１つのプロセス制御によって決定されることを特徴とする前記（８）または（９）に記載の方法。
【００５６】
半導体デバイスは卑金属で形成された構造（１０５）を有するリードフレームを有し、上記構造はチップマウントパッド（３０２）及び複数のリードセグメント（３０３）からなる。上記卑金属をカバーしているのは、順番に、上記卑金属上の連続ニッケル層（２０１）、上記ニッケル上のパラジウムの層であり、上記構造のチップ側上のパラジウムの層（２０３）は上記チップの反対側のパラジウムの層（２０２）より厚く、更に、上記チップの反対側の上記パラジウムの層（２０２）上には金の層（２０４）が存在する。半導体チップ（３１０）はチップマウントパッドに取付けられ、導電性接続（３１２）が上記チップと上記リードセグメントとを接続している。ポリマーカプセルコンパウンド（３２０）が上記チップ、上記接続、及び上記リードセグメントの部分をカバーしているが、外部部品にはんだリフロー取付けするために利用可能な他のセグメント部分はカバーしない。
【００５７】
以上の如く、特許請求の範囲はこれらの変更または実施の形態のいずれをも含むことを意図するものである。
【図面の簡単な説明】
【００５８】
【図１】形成されたリードフレーム構造を有するリードフレームストリップの一部分の卑金属構造の概要断面図である。
【図２】卑金属構造及び複数の表面を有するリードフレームストリップ部分の概要断面図であって、表面が本発明の実施の形態による付着層のスタックによってめっきされていることを示している。
【図３】本発明のデバイス実施の形態の概要断面図であって、本発明の実施の形態に従って準備されたリードフレームの一部分、及び１つのリードフレーム表面上にアセンブルされ、カプセル封じされた複数の半導体チップを示している。
【図４】本発明に従って準備されたリードフレームを含むＱＦＮ／ＳＯＮ型の個別化されたデバイスの概要断面図である。
【図５】本発明の実施の形態によるリードフレーム卑金属シート上にニッケル、パラジウム、及び金の層をめっきするための一連の電解質槽の概要図であって、めっきは陽極電位によって制御している。
【図６】本発明による特定の金属層をめっきするために必要な制御を与えるめっき槽の変化を示す図であって、合金インタライナーを含むニッケル層の制御を示している。
【図７】本発明による特定の金属層をめっきするために必要な制御を与えるめっき槽の変化を示す図であって、陽極間隔によるパラジウム層の制御を示している。
【図８】本発明による特定の金属層をめっきするために必要な制御を与えるめっき槽の変化を示す図であって、陽極の長さによるパラジウム層の制御を示している。
【図９】本発明による特定の金属層をめっきするために必要な制御を与えるめっき槽の変化を示す図であって、陽極遮蔽によるパラジウム層の制御を示している。
【図１】
2009517869.tif 000003
【図２】
2009517869.tif 000004
【図３】
2009517869.tif 000005
【図４】
2009517869.tif 000006
【図５】
2009517869.tif 000007
【図６】
2009517869.tif 000008
【図７】
2009517869.tif 000009
【図８】
2009517869.tif 000010
【図９】
2009517869.tif 000011
【国際調査報告】
2009517869.tif 000012