(57)【要約】  電力レールに対する入力信号の瞬間振幅に応じて複数の電力レール間で切り換える改良型Ｇ級増幅器。低電圧（内側）増幅器が、複数の並列増幅器デバイスを含み、高電圧（外側）増幅器が、複数の並列増幅器デバイスを含む。複数のスイッチそれぞれが、入力信号を、内側増幅器デバイスのうちのそれぞれの増幅器、又は外側増幅器デバイスのうちのそれぞれの増幅器に結合する。スイッチは順次活動化され、その結果、内側増幅器デバイスから外側増幅器デバイスへの、又は逆のスイッチングが、何らかの時間にわたって互い違いにされる。これにより、単一の大きなグリッチを出力内に有することが回避され、複数の、より小さなグリッチが十分な時間にわたって分散され、その結果、グリッチ・エネルギーの一部は、増幅器の帰還回路がそのノイズを解消することができる周波数範囲内に入ることができる。スイッチは、一連の遅延要素によって順次活動化される。
2009530997.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ１）比較器と、
（Ｂ１）第１の増幅器部分であって、
前記比較器の出力によって制御されるように結合された第１のスイッチと、
前記第１のスイッチの第１の出力に結合された第１の内側増幅器デバイスと、
前記第１のスイッチの第２の出力に結合された第１の外側増幅器デバイスとを含む第１の増幅器部分と、
（Ｃ１）少なくとも１つの第２の増幅器部分であって、
直前の増幅器部分からの比較器の結果を受け取るように結合された遅延要素と、
前記遅延要素の遅延出力によって制御されるように結合された第２のスイッチと、
前記第２のスイッチの第１の出力に結合された第２の内側増幅器デバイスと、
前記第２のスイッチの第２の出力に結合された第２の外側増幅器デバイスとをそれぞれが含む第２の増幅器部分と
を備え、
前記増幅器デバイスの入力が、並列で、入力信号を受け取るように結合され、前記増幅器デバイスの出力が、並列で、増幅された出力信号を送るように結合される増幅器。
【請求項２】
要素Ａ１、Ｂ１、Ｃ１が増幅器の正側を共に構成しており、増幅器の負側を共に構成する、対応する要素Ａ２、Ｂ２、Ｃ２をさらに備える請求項１に記載の増幅器。
【請求項３】
少なくとも２つの前記第２の増幅器部分がある、請求項１に記載の増幅器。
【請求項４】
前記第１の内側増幅器デバイスが第１の電流ミラーを備え、
前記第１の外側増幅器デバイスが第２の電流ミラーを備え、
前記第２の内側増幅器デバイスが第３の電流ミラーを備え、
前記第２の外側増幅器デバイスが第４の電流ミラーを備える、請求項１に記載の増幅器。
【請求項５】
入力信号を受け取るための入力ノードと、
増幅された出力信号を送るための出力ノードと、
外側電力レールと、
内側電力レールと、
複数の増幅器デバイスであって、
前記入力ノードに結合された入力と、
前記出力ノードに結合された出力とをそれぞれが有する増幅器デバイスと、
各増幅器デバイスが前記外側電力レールに結合されるか、それとも前記内側電力レールに結合されるか選択的に、個々に制御するように前記増幅器デバイスに結合された制御機構と
を備える増幅段。
【請求項６】
前記制御機構が、
前記増幅器デバイスのうちのそれぞれの増幅器にそれぞれが結合された、複数のスイッチと、
前記外側電力レール及び前記内側電力レールの一方から他方への増幅段のシフトを開始する信号を受け取るように結合された入力を有し、前記スイッチのうちのそれぞれのスイッチにそれぞれが結合された一連の遅延要素を含む遅延チェインと
を備える、請求項５に記載の増幅段。
【請求項７】
前記制御機構が、
前記増幅器デバイスのうちのそれぞれの増幅器にそれぞれが結合された複数のスイッチと、
前記スイッチを選択的に、個々に制御するように結合された状態機械と
を備える、請求項５に記載の増幅段。
【請求項８】
各増幅器デバイスが電流ミラーを備える、請求項５に記載の増幅段。
【請求項９】
各増幅器デバイスが電圧フォロワを備える、請求項５に記載の増幅段。
【請求項１０】
出力信号を生成するために入力信号を増幅する方法であって、
スイッチによって受け取られる制御信号に応じて、スイッチに関連付けられたそれぞれの内側増幅器デバイス又はそれぞれの外側増幅器デバイスに前記入力信号を選択的に送るように各スイッチが結合される複数のスイッチで、前記入力信号を受け取るステップと、
前記出力信号を、前記内側増幅器デバイスに供給される内側電圧基準信号と比較するステップと
を含み、前記比較することに応答して、
前記出力信号の電圧が十分に大きくなり、その結果、前記内側電圧基準信号が前記内側増幅器デバイスによる適正な増幅を実現するのに不適切である場合、前記複数のスイッチで前記入力信号をそれらのそれぞれの関連付けられた外側増幅器デバイスに順次送らせるステップ、及び
前記出力信号の電圧が十分に小さくなり、その結果、前記内側電圧基準信号が前記内側増幅器デバイスによる適正な増幅を実現するのに適切である場合、前記複数のスイッチで前記入力信号をそれらのそれぞれの関連付けられた内側増幅器デバイスに順次送らせるステップ
を含む方法。
【請求項１１】
前記受け取るステップ、比較するステップ、交互に順次送らせるステップを、増幅器の正側及び負側の両方で実施することをさらに含む請求項１０に記載の方法。
【請求項１２】
前記順次送らせるステップが、
各遅延要素の遅延出力を前記スイッチのうちの、それぞれの関連付けられたスイッチの制御入力に送るように各遅延要素が結合される一連の遅延要素を介して、前記比較の結果を渡すことによって実施され、
それにより、前記一連の遅延要素が、前記複数のスイッチの切り換えを互い違いにし、それによって切り換えグリッチを期間にわたって分散する、請求項１０に記載の方法。
【請求項１３】
前記受け取るステップ、比較するステップ、交互の順次送らせるステップを、増幅器の正側及び負側の両方で実施することをさらに含む請求項１２に記載の方法。
【発明の詳細な説明】
【関連出願】
【０００１】
（関連出願）
本願は、「Ａｄａｐｔｉｖｅ  Ｂｉａｓｉｎｇ  Ｂａｓｅｄ  ｏｎ  Ｖｏｌｕｍｅ  Ｃｏｎｔｒｏｌ  Ｓｅｔｔｉｎｇ」という名称の２００６年３月２１日に出願された米国特許仮出願第６０／７８４６３８号の、米国特許法第１１９条（ｅ）項による利益を主張し、その内容は、参照によりその全体が本明細書に組み込まれる。
【技術分野】
【０００２】
本発明は、一般に電子増幅器に関し、より詳細には、複数の電力レール間を切り換える増幅器における切り換えグリッチを低減するための手段に関する。
【背景技術】
【０００３】
ＡＢ級増幅器は、２つの増幅器デバイスをプッシュ・プル構成で使用し、交差時のひずみグリッチを回避するために両増幅器はわずかにオンにバイアスされる。この増幅器は、電力レールの、固定された所定の対、典型的にはＶＤＤ及びＧＮＤを用いて駆動される。ＡＢ級増幅器は、特に効率的なものではなく、かなりの零入力電流のため、かなりの電力を無駄にする。
【０００４】
Ｇ級増幅器は、この非効率を低減するように設計された、本質的にＡＢ級増幅器の、改善された、より効率的なバージョンである。Ｇ級増幅器は、２本以上の電力レールを備え、入力信号、利得設定などに応じて、電力レール間が切り換えられる。Ｇ級増幅器の一般的な原理は、特定の瞬間に、適切な電力を提供することになる最も低い電力レールを使用することである。Ｇ級増幅器は、小さな出力信号を生成するために低電圧サプライ・レールから電力を引き出し、高電圧サプライ・レールをピーク出力信号動作範囲のためにしか使用しない。
【０００５】
Ｇ級増幅器に伴う既知の問題は、出力信号電流が内側（低電圧）電源レールから外側（高電圧）電源レールに、又は逆に切り換える「交差」又は「ハンドオフ」点で、グリッチが発生することである。これらのグリッチは、ひずみの増大、及び起こり得るＥＭＩ関連の問題を引き起こす。グリッチは、出力信号電流源を電源のある組から別の組に分流するために必要とされる、２つの信号経路と有限の非ゼロ時間との間における利得の不可避の不整合によって引き起こされる。切り換えは、一般に、グリッチのエネルギーを最小限に抑えるために、非常に急激に行われる。しかし、この急激さにより、グリッチ成分の周波数が増幅器の帯域幅の外になり、したがって、増幅器の他の面を線形にするために使用される負帰還機構によって低減することができなくなる。
【０００６】
図１は、従来のＧ級増幅器の一例を示す。この増幅器は、二対の電力レール、すなわちＶＤＤ−ＶＳＳの高電圧対と、ＶＤＤＬ−ＶＳＳＬの低電圧対とを備える。電圧サプライ及びバイアス・ジェネレータは、当技術分野で周知であり、したがって図を見やすくするために図１から省かれている。
【０００７】
この増幅器は、正の高電圧電力レールＶＤＤに結合された正側の外側電流ミラーＣＭ１と、正の低電圧電力レールＶＤＤＬに結合された正側の内側電流ミラーＣＭ２と、負の低電圧電力レールＶＳＳＬに結合された（相対的に）負側の内側電流ミラーＣＭ３と、負の高電圧電力レールＶＳＳに結合された（相対的に）負側の外側電流ミラーＣＭ４とを含む。
【０００８】
相互コンダクタンス増幅器（ｇｍ Ａｍｐ）が、入力信号ＶＩＰを受け取るように結合される。これは、しばしばＶＩＰ／ＶＩＮ差動入力対の片方であり、この対の一方は、アナログ・グランド点に結合される。相互コンダクタンス増幅器の電流シンク出力は、正側切り換えデバイス１２の入力に供給される。正側切り換えデバイスの２つの出力は、それぞれ正側の電流ミラーの入力に結合される。正側の内側と外側電流ミラーの出力は、どちらも増幅器の出力端子ＶＯＵＴに結合され、正側の外側電流ミラーの出力は、正側比較器１４の正入力にも結合される。正側比較器の負入力は、正側の低電圧電力レールを追跡するしきい値電圧基準に結合される。このしきい値電圧は、内側レールの出力段が、制御を外側レールの出力段に渡す前に飽和するのをちょうど防止する値に設定され、典型的には約２００ｍＶである。正側比較器の出力は、正側切り換えデバイスを制御するように結合される。
【０００９】
負側、又は増幅器の片方は、正側の鏡像であり、負側切り換えデバイス１６及び負側比較器１８を使用する。
【００１０】
図２は、特定の入力信号に応答して、正側の低い方のサプライ（内側電流ミラー）によって供給される出力電流を示す。入力信号が上昇するにつれて、内側電流ミラーの出力電流は、それに応じて上昇し、ついに特定の点２０で、内側電流ミラーの電力レールが不適切になり、内側電流ミラーがオフにされる。
【００１１】
図３は、同じ入力信号に応答して、正側の高い方のサプライ（外側電流ミラー）によって供給される出力電流を示す。内側電流ミラーの電力レールが適切である限り、外側電流ミラーは使用されず、ついに点２０で、正側比較器が正側スイッチをトリガし、正側の内側電流ミラーをオフにし、正側の外側電流ミラーをオンにする。次いで、正側の外側電流ミラーは、特定の点２２で入力信号が十分に低下し、その結果、内側電流ミラーの電力レールが再び適切になるまで、出力信号のための電流を供給する。その点で、正側比較器は、図２に示されているように、正側スイッチをトリガし、正側の外側電流ミラーをオフにし、正側の内側電流ミラーをオンにする。
【００１２】
図４は、その入力信号に応答して、正側の内側電流ミラーと外側電流ミラーの組合せによって供給される複合出力電流を示す。図２及び図３の２つの波形の「オン」位置は、理想的には、組み合わされたとき、滑らかな、グリッチのない波形を形成するはずである。しかし、Ｇ級増幅器固有の問題により、増幅器が電流ミラー間で切り換える点２０、２２において、切り換えグリッチが出力電流波形内に現れてしまう。
【００１３】
図５は、正側の内側サプライの出力２４及び正側の外側サプライの出力２６を説明する波形を示し、特に、内側サプライの電力レールがちょうど不適切になったとき、点２８でそれらの出力が交差するのを示す。
【００１４】
図６は、正側の内側サプライと外側サプライによって供給される複合出力３０の波形を示し、（図５における点２８での）交差時に生成された大きなグリッチ３２を特に示すために拡大されている。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
したがって、そのような切り換えグリッチを低減し、最小限に抑え、又は解消する改良型Ｇ級増幅器、及びそれを動作させる方法が求められている。
【発明を実施するための最良の形態】
【００１６】
本発明は、下記の詳細な説明から、また本発明の実施形態の、添付の図面から、より完全に理解されるが、これは、本発明を、述べられている特定の実施形態に限定するものと解釈すべきではなく、説明及び理解のためだけのものである。
【００１７】
図７は、本発明の一実施形態による改良型Ｇ級増幅器４０の正側を示す。図を見やすくするために、増幅器の正側だけが図７に示されているが、当業者なら、本開示の教示があれば、本発明の原理を使用する、正側と負側を共に有する増幅器を容易に構築することができるであろう。
【００１８】
瞬間的な２値のオン／オフの形で切り換えられる単一の正側の内側電流ミラーと単一の正側の外側電流ミラーではなく、本発明は、互い違いの形で切り換えられる複数のデバイスを使用し、グリッチ生成の著しい低減を達成している。
【００１９】
正側の外側サプライは、並列で結合された複数の電流ミラーを含み、正側の内側サプライは、並列で結合された複数の電流ミラーを含む。図の例では、３つの外側電流ミラーＣＭ５、ＣＭ６、ＣＭ７と、３つの内側電流ミラーＣＭ８、ＣＭ９、ＣＭ１０があるが、これは例示を容易にするためのものにすぎない。実際には、１より大きい任意の数を使用することができる。同じ数の内側電流ミラーと外側電流ミラーがあることは必要でない。たとえば、常にオンである追加の外側電流ミラーがあってもよい。内側レールから外側レールに（逆も同様）切り換えるときの伝達関数利得が、遷移中、可能な限り一定のままであることが望ましい。
【００２０】
外側電流ミラーは、正側の高電圧レールＶＤＤによって給電され、内側電流ミラーは、正側の低電圧レールＶＤＤＬによって給電される。電流ミラーすべての出力は、並列で、増幅器（段）出力端子ＶＯＵＴに結合される。
【００２１】
電流ミラーの入力は、この増幅段への信号入力である正制御信号を受け取るように、並列で結合される。これが第１の段である場合、この正制御信号は、ＶＩＮ又はＶＩＮＰ信号である（あるいは、図１の技術と同様の実装の状況では、相互コンダクタンス増幅器の上側出力である。これが後段である場合、この正制御信号は、直前の増幅段の出力である中間信号である。
【００２２】
この増幅器は比較器４２を含み、比較器４２は、その正入力がＶＯＵＴ端子に（したがって、正側の電流ミラーの出力に）結合され、その負入力が、ＶＤＤＬを追跡するしきい値電圧基準に結合されている。
【００２３】
正側比較器の出力は、第１の正側切り換えデバイス４４を制御するように結合される。このスイッチの２つの出力は、それぞれ、第１の外側電流ミラーＣＭ５の入力と第１の内側電流ミラーＣＭ８の入力に結合される。
【００２４】
正側比較器の出力は、信号を所定の量の時間だけ遅延し、次いで第２の正側切り換えデバイス４６を制御するために遅延信号を供給する第１の遅延デバイス（ディレイ１）に供給される。第２のスイッチの２つの出力は、それぞれ、第２の外側電流ミラーＣＭ６の入力と第２の内側電流ミラーＣＭ９の入力に結合される。
【００２５】
同様に、第１の遅延デバイスの出力は、信号を所定の量の時間だけ遅延し、次いで第３の正側切り換えデバイス４８を制御するために再遅延信号を供給する第２の遅延デバイス（ディレイ２）に供給される。第３のスイッチの２つの出力は、それぞれ、第３の外側電流ミラーＣＭ７の入力と第３の内側電流ミラーＣＭ１０の入力に結合される。
【００２６】
したがって、一対の大きな電流ミラーに交差を一斉に行わせるのではなく、本発明は、複数の、互い違いの、より小さな電流ミラーにわたって交差を分散させる。これにより、任意の特定のグリッチ成分の大きさが低減され、その成分がある時間にわたって分散され、グリッチ全体が低減される。
【００２７】
図８は、正側の内側電流サプライの複合出力５０、及び正側の外側電流サプライの複合出力５２を説明する波形を示す。図８は、特に、連続する内側デバイスがオフに切り換えられる場合の段差５６、５８、６０、及び連続する外側デバイスがオンに切り換えられる場合の段差６２、６４、６６を含む、交差５４の領域を示す。
【００２８】
図９は、増幅器の正側の複合出力６８の波形を示し、特に、図６のグリッチに対して著しく低減されるグリッチ７０を示す。
【００２９】
この方法は、グリッチ関連のひずみを２つの方法で低減する。第１に、１つの大きな、瞬間的なグリッチではなく、経時的に分散された、複数のより小さなグリッチを生み出すことによって、切り換えひずみ全体が最小限に抑えられる。複数のより小さなグリッチは、１つの大きなグリッチより濾波して除去するのが容易である。第２に、グリッチ・エネルギーをある時間にわたって分散させることにより、グリッチ・エネルギー周波数成分の一部が増幅器帯域幅の内に入ることが可能になり、その場合、増幅器の負帰還機構が、それらの作用を除去又は抑圧し、かつ結果として生じるひずみを低減するのに役立つことになる。
【００３０】
一実施形態では、しきい値電圧は、サプライを追跡する（サプライは負荷を受けて著しく下垂する可能性があるため、これは重要である）だけでなく、動的にもされる。というのは、レール間で切り換えるのに最適な点は、負荷にも、工程／温度にも依存するからである。いくつかの実施形態は、出力段の小さな複製を含み、この複製が、飽和し始める（又は飽和から出る）（すなわち、伝達利得を失う(lose transfer gain)）とき監視され、これを使用し、切り換え工程をトリガする。
【００３１】
また、いくつかの実施形態は、発振挙動を防止するために、状態機械と、スイッチバックする前に内側レールから外側レールへの、また逆も同様の完全な移行を強制する、何らかの量のヒステリシスとを含むことができる。
【００３２】
図１０は、正側及び負側を共に含むことを除いて図７の増幅器と同様の、本発明の他の実施形態による増幅器８０を示す。正側は、スイッチ選択信号を第１の正側スイッチＰＳ１に送る正側比較器ＰＣを含む。その信号は、同様に、第２の正側スイッチＰＳ２を制御する第１の正側遅延要素ＰＤ１に供給される。また、その遅延信号は、第３の正側スイッチＰＳ３を制御する第２の正側遅延要素ＰＤ２に供給される。正側スイッチＰＳ１、ＰＳ２、ＰＳ３は、入力信号をそれぞれ、それらの正側の内側電流ミラーＰＩＣＭ１、ＰＩＣＭ２、ＰＩＣＭ３に、又はそれらの正側の外側電流ミラーＰＯＣＭ１、ＰＯＣＭ２、ＰＯＣＭ３に切り換える。正側の内側電流ミラーには、ＶＤＤＬ基準電圧が供給され、正側の外側電流ミラーには、ＶＤＤ基準電圧が供給される。正側の電流ミラーの出力は、並列でＶＯＵＴ出力ノードに結合される。
【００３３】
増幅器の負側は、正側の鏡像であり、負側比較器ＮＣと、負側遅延要素ＮＤ１、ＮＤ２と、ＶＳＳＬ基準電圧が供給される負側の内側電流ミラーＮＩＣＭ１、ＮＩＣＭ２、ＮＩＣＭ３と、ＶＳＳ基準電圧が供給される負側の外側電流ミラーＮＯＣＭ１、ＮＯＣＭ２、ＮＯＣＭ３とを含む。負側の電流ミラーの出力もまた、並列でＶＯＵＴ出力ノードに結合される。
【００３４】
図１１は、本発明の他の実施形態による増幅段９０を示す。増幅段は、グリッチングを低減するために、また経時的にそれを分散し、その中身の一部をシステム全体のノイズ除去機能（図示せず）の周波数範囲内に入れるために、複数の増幅器デバイスの切り換えを経時的に互い違いにするという目標を達成する１組のスタガ制御出力信号を提供するための制御機構を含み、この制御機構は、任意選択で状態機械及び／又はヒステリシス機構を含むことができる。
【００３５】
増幅段は、制御機構の上方に示されている正側と、制御機構の下方に示されている負側とを含む。正側は、複数の出力デバイス９６、９８、１００、１０２を含み、負側は、複数の出力デバイス１０４、１０６、１０８、１１０を含む。増幅段は、正側の外側レール、正側の内側レール、負側の内側レール、負側の外側レールに結合され、これらのレールは、それぞれ、たとえば＋３Ｖ、＋２Ｖ、−２Ｖ、−３Ｖとすることができる。
【００３６】
各正側出力デバイスは、そのサイズに従って増幅し、そのエミッタが増幅段の出力ノードに結合されている、ｎｐｎバイポーラ・トランジスタ１１２など電圧フォロワを含む。様々な正側出力デバイスのｎｐｎバイポーラ・トランジスタは、上述のように、様々な増倍率となるように、様々なサイズのものとすることができる。各バイポーラ・トランジスタのベースは、増幅しようとする入力信号、たとえばＶＩＮＰである正側信号を受け取るように結合される。
【００３７】
さらに、各正側出力デバイスは、バイナリ・スイッチとして働くＰＭＯＳ  ＦＥＴトランジスタ１１４を含む。ＦＥＴのゲートは、制御機構からの制御信号のうちの１つを受け取るように結合される。ＦＥＴのソースは、正側の外側レールに結合される。ＦＥＴのドレインは、ｎｐｎバイポーラ・トランジスタのコレクタに結合される。
【００３８】
さらに、各正側出力デバイスは、アノードが正側の内側レールに結合され、カソードがＦＥＴのドレイン及びバイポーラ・トランジスタのコレクタに結合されるダイオード１１６を含む。
【００３９】
ＦＥＴがオンに切り換えられたとき、バイポーラ・トランジスタが正側の外側レールに結合される。ダイオードは逆バイアスされ、電流が正側の外側レールから正側の内側レールに流れるのを防止する。ＦＥＴがオフに切り換えられたとき、ダイオードは逆バイアスされず、バイポーラ・トランジスタが正側の内側レールに結合される（ダイオードを介して接合降下だけ小さいので、正側の内側レールを、補償するために、所望のレベルより１接合降下高く設定してもよい）。
【００４０】
各負側出力デバイスは、図のように、そのサイズに従って増幅し、そのエミッタが増幅段の出力ノードに結合され、そのベースが負側信号、たとえばＶＩＮＮを受け取るように結合されている、ｎｐｎバイポーラ・トランジスタなど電圧フォロワと、スイッチとして働くＮＭＯＳ  ＦＥＴトランジスタと、ダイオードとを含む。ＦＥＴがオンにされたとき、バイポーラ・トランジスタが負側の外側レールに結合され、ＦＥＴがオフにされたとき、バイポーラ・トランジスタが負側の内側レールに結合される。
【００４１】
増幅器デバイスは、並列で信号の増幅に貢献する。様々なデバイスの切り換えを、外側レールから内側レールに、又は逆に互い違いにすることにより、制御機構は、グリッチングを経時的に分散させる。
【００４２】
いくらかの電力がダイオード内で無駄になるが、これが手近な応用例の状況において有意である場合、ダイオードをＦＥＴで置き換えることができ、たとえば「接続する前に切断する」接続規則を守らせるように、制御機構に対する適切な強化を用いると、いずれかの、又はすべてのＦＥＴを他の切り換えデバイスと置き換えることができる。ダイオードは、電流が外側レールから内側レールに流れるのを防止するための経済的な、単純な方法であるにすぎない。
【００４３】
図１２は、本発明による一般化された増幅器システム１３０を示す。複数のスイッチが、複数の増幅器デバイスのうちの対応するものに結合される。制御機構は、増幅システムを全体として、複数の電力レールのあるレールから別のレールにシフトするが、増幅器デバイスのすべてを新たな電力レールに同時にシフトしないようにすることによってそれを徐々に行うように、スイッチを個々に制御する。増幅器デバイスは、すべて、入力信号を受け取るように、また出力信号に貢献するように結合される。制御機構は、そのスイッチ操作を経時的に互い違いにし、シフトを分散させ、グリッチングを低減する。
【００４４】
上述の、より詳細な実施形態では、（たとえば正側の）２本の電力レール間でシフトされているが、本発明は、２本、３本、４本、又はそれ以上の電力レールを使用して実施することができる。
【００４５】
結び
１つの構成要素が別の構成要素に「隣接する」と言われるとき、これらの２つの構成要素間に絶対に何もないことを意味すると解釈すべきでなく、これらの構成要素は、示されている順序にあるにすぎない。
【００４６】
図に示されている様々な特徴は、多数の方法で組み合わせることができるものであり、あたかもそれらの特徴について述べられ示されている特定の実施形態に限定されるかのように解釈すべきでない。
【００４７】
本開示の利益を受ける当業者なら、前述の説明及び図面からの、多数の他の変形形態を、本発明の範囲内でなすことができることを理解するであろう。有り体に言えば、本発明は、上述の詳細に限定されない。それどころか、補正があればそれを含む以下の特許請求の範囲が、本発明の範囲を規定する。
【図面の簡単な説明】
【００４８】
【図１】従来技術によるＧ級増幅器の図である。
【図２】それぞれ正側の内側電流ミラー出力、外側電流ミラー出力、組み合わされた出力の波形の図である。
【図３】それぞれ正側の内側電流ミラー出力、外側電流ミラー出力、組み合わされた出力の波形の図である。
【図４】それぞれ正側の内側電流ミラー出力、外側電流ミラー出力、組み合わされた出力の波形の図である。
【図５】従来のＧ級増幅器の内側電流ミラー出力と外側電流ミラー出力の交差を説明する別の波形の図である。
【図６】交差時に引き起こされたグリッチを説明する波形の図である。
【図７】本発明の一実施形態による改良型Ｇ級増幅器の図である。
【図８】図７の改良型Ｇ級増幅器の内側電流ミラー出力と外側電流ミラー出力の交差を説明する別の波形の図である。
【図９】交差時に引き起こされた、著しく低減されたグリッチを説明する波形の図である。
【図１０】正側及び負側を共に有する、図７の原理による増幅器の図である。
【図１１】本発明の他の実施形態による増幅器の図である。
【図１】
2009530997.tif 000003
【図２】
2009530997.tif 000004
【図３】
2009530997.tif 000005
【図４】
2009530997.tif 000006
【図５】
2009530997.tif 000007
【図６】
2009530997.tif 000008
【図７】
2009530997.tif 000009
【図８】
2009530997.tif 000010
【図９】
2009530997.tif 000011
【図１０】
2009530997.tif 000012
【図１１】
2009530997.tif 000013
【図１２】
2009530997.tif 000014
【手続補正書】
【提出日】平成20年5月15日(2008.5.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
【図１】従来技術によるＧ級増幅器の図である。
【図２】それぞれ正側の内側電流ミラー出力、外側電流ミラー出力、組み合わされた
出力の波形の図である。
【図３】それぞれ正側の内側電流ミラー出力、外側電流ミラー出力、組み合わされた
出力の波形の図である。
【図図４】それぞれ正側の内側電流ミラー出力、外側電流ミラー出力、組み合わされ
た出力の波形の図である。
【図５】従来のＧ級増幅器の内側電流ミラー出力と外側電流ミラー出力の交差を説明
する別の波形の図である。
【図６】交差時に引き起こされたグリッチを説明する波形の図である。
【図７】本発明の一実施形態による改良型Ｇ級増幅器の図である。
【図８】図７の改良型Ｇ級増幅器の内側電流ミラー出力と外側電流ミラー出力の交差
を説明する別の波形の図である。
【図９】交差時に引き起こされた、著しく低減されたグリッチを説明する波形の図で
ある。
【図１０】正側及び負側を共に有する、図７の原理による増幅器の図である。
【図１１】本発明の他の実施形態による増幅器の図である。
【図１２】本発明による一般化された増幅器システムを示す。
【国際調査報告】
2009530997.tif 000015