(57)【要約】集積回路における抵抗器（４１０）およびキャパシタ（４２０）についての２ステップチューニングプロセスが説明されている。チューニングプロセスの第１のステップにおいては、オンチップ調節可能な抵抗器（４１０）は、チューンされた抵抗器を得るために、外部抵抗器に基づいてチューンされる。チューンされた抵抗器の値は、外部抵抗器と調節可能な抵抗器（４１０）の設計とによって決定された、ターゲットパーセンテージ内で、正確である。第２のステップにおいては、調節可能なキャパシタ（４２０）は、正確な値を有しているチューンされたキャパシタを得るために、チューンされた抵抗器の値と正確なクロックとに基づいて、チューンされる。調節可能なキャパシタ（４２０）は、チューンされた抵抗器およびチューンキャパシタについてのＲＣ時間定数が、正確クロックと調節可能なキャパシタ（４２０）の設計とによって決定されるターゲットパーセンテージ内に正確であるように、チューンされることができる。集積回路上の他の回路の抵抗器およびキャパシタは、チューンされた抵抗器およびチューンされたキャパシタ、それぞれに基づいて、調節されることができる。
2009533903.tif 000002
【特許請求の範囲】
【請求項１】
チューンされた抵抗器を得るために、第１のレファレンスに基づいた調節可能な抵抗器をチューンするように構成された第１の回路と、
チューンされたキャパシタを得るために、前記チューンされた抵抗器および第２のレファレンスに基づいた調節可能なキャパシタをチューンするように構成された第２の回路と、
を備えている集積回路。
【請求項２】
前記第１のレファレンスは、外部抵抗器である、請求項１に記載の集積回路。
【請求項３】
前記第１の回路は、
前記外部抵抗器に結合された第１の電流ソースと、
前記調節可能な抵抗器に結合された第２の電流ソースと、
前記外部および調節可能な抵抗器に結合され、そして、前記外部および調節可能な抵抗器上の電圧を比較するように構成された、コンパラータと、
を備えている、請求項２に記載の集積回路。
【請求項４】
前記調節可能な抵抗器は、等比数列に基づいて選択された値を有する、複数の抵抗器を備えている、請求項１に記載の集積回路。
【請求項５】
前記第２の回路は、
前記チューンされた抵抗器によって決定された値を有する第１の抵抗器を介して、第１のキャパシタをチャージするように構成された、第１のインテグレータと、
前記調節可能なキャパシタを介して、前記第１のキャパシタをディスチャージするように構成された、第２のインテグレータと、
を備えている、請求項１に記載の集積回路。
【請求項６】
前記第２のリファレンスは、クロックであり、前記第１のインテグレータは、前記第１のキャパシタを、前記クロックによって決定される時間期間の間に、チャージするように構成されている、請求項５に記載の集積回路。
【請求項７】
前記第２の回路は、前記調節可能なキャパシタを、エラーの±１／２最下位ビット（ＬＳＢ）内にチューンするように構成されている、請求項１に記載の集積回路。
【請求項８】
前記第２の回路は、前記チューンされたキャパシタについてのイニシャルコードを得るように、キャパシタンスの追加的な１／２最下位ビットで前記調節可能なキャパシタを評価するように、そして、前記イニシャルコードあるいは次のコードを、前記評価の結果の基づいた前記チューンされたキャパシタについてのファイナルコードとして提供するように、構成されている、請求項７に記載の集積回路。
【請求項９】
前記調節可能なキャパシタは、バイナリ加重値を有する複数のキャパシタを備えている、請求項１に記載の集積回路。
【請求項１０】
前記第１の回路は、前記チューンされた抵抗器の値を示す第１のコードを提供するように構成され、前記第２の回路は、前記チューンされたキャパシタの値を示す第２のコードを提供するように構成されている、請求項１に記載の集積回路。
【請求項１１】
前記チューンされた抵抗器に基づいて調節された値を有する少なくとも１つの抵抗器から成る第３の回路、
をさらに備えている請求項１に記載の集積回路。
【請求項１２】
前記チューンされたキャパシタに基づいて調節された値を有する少なくとも１つのキャパシタから成る第３の回路、
をさらに備えている請求項１に記載の集積回路。
【請求項１３】
前記チューンされた抵抗器に基づいて調節された値を有する少なくとも１つの抵抗器と、前記チューンされたキャパシタに基づいて調節された値を有する少なくとも１つのキャパシタと、から成るアクティブなＲＣフィルタ、
をさらに備えている請求項１に記載の集積回路。
【請求項１４】
チューンされた抵抗器を得るために、第１のレファレンスに基づいた調節可能な抵抗器をチューンすることと、
チューンされたキャパシタを得るために、前記チューンされた抵抗器と第２のレファレンスとに基づいて、調節可能なキャパシタをチューンすることと、
を備える方法。
【請求項１５】
前記第１のレファレンスは外部抵抗器であり、前記調節可能な抵抗器を前記チューンすることは、
前記外部抵抗器を通じて電流を受け渡すことと、
前記調節可能な抵抗器を通じて電流を受け渡すことと、
前記外部および調節可能な抵抗器上の電圧を比較することと、
を備えている、請求項１４に記載の方法。
【請求項１６】
前記第２のレファレンスはクロックであり、前記調節可能なキャパシタを前記チューンすることは、
前記チューンされた抵抗器によって決定される値に第１の抵抗器をセットすることと、
前記第１の抵抗器を介して、前記クロックによって決定される時間期間の間に、第１のキャパシタをチャージすることと、
前記調節可能なキャパシタを介して、前記第１のキャパシタをディスチャージすることと、
を備えている、請求項１４に記載の方法。
【請求項１７】
前記調節可能なキャパシタを前記チューンすることは、
前記チューンされたキャパシタについてのイニシャルコードを得ることと、
キャパシタンスの追加的な１／２最下位ビット（最下位ビット）で前記調節可能なキャパシタを評価することと、
前記イニシャルコードあるいは次のコードを、前記評価の結果に基づいて、前記チューンされたキャパシタについてのファイナルコードとして提供することと、
を備えている、請求項１４に記載の方法。
【請求項１８】
前記チューンされた抵抗器に基づいたアクティブＲＣフィルタの少なくとも１つの抵抗器を調節することと、
前記チューンされた抵抗器に基づいた前記アクティブＲＣフィルタの少なくとも１つのキャパシタを調節することと、
をさらに備える請求項１４に記載の方法。
【請求項１９】
チューンされた抵抗器を得るために、第１のレファレンスに基づいた調節可能な抵抗器をチューンするための手段と、
チューンされたキャパシタを得るために、前記チューンされた抵抗器と第２のレファレンスとに基づいた調節可能なキャパシタをチューンするための手段と、
を備えている装置。
【請求項２０】
前記第１のレファレンスは外部抵抗器であり、前記調節可能な抵抗器をチューンするための前記手段は、
前記外部抵抗器を通じて電流を受け渡すための手段と、
前記調節可能な抵抗器を通じて電流を受け渡すための手段と、
前記外部および調節可能な抵抗器上の電圧を比較するための手段と、
を備えている、請求項１９に記載の装置。
【請求項２１】
前記第２のレファレンスはクロックであり、前記調節可能なキャパシタをチューンするための前記手段は、
前記チューンされた抵抗器によって決定される値に第１の抵抗器をセットするための手段と、
前記第１の抵抗器を介して、前記クロックによって決定される時間期間の間に、第１のキャパシタをチャージするための手段と、
前記調節可能なキャパシタを介して、前記第１のキャパシタをディスチャージするための手段と、
を備えている、請求項１９に記載の装置。
【請求項２２】
前記調節可能なキャパシタを前記チューンするための手段は、
前記チューンされたキャパシタについてのイニシャルコードを得るための手段と、
キャパシタンスの追加的な１／２最下位ビット（ＬＳＢ）で前記調節可能なキャパシタを評価するための手段と、
前記イニシャルコードあるいは次のコードを、前記評価の結果に基づいて、前記チューンされたキャパシタについてのファイナルコードとして、提供するための手段と、
を備えている、請求項１９に記載の装置。
【請求項２３】
前記チューンされた抵抗器に基づいたアクティブＲＣフィルタの少なくとも１つの抵抗器を調節するための手段と、
前記チューンされたキャパシタに基づいた前記アクティブＲＣフィルタの少なくとも１つのキャパシタを調節するための手段と、
をさらに備える請求項１９に記載の装置。
【請求項２４】
外部抵抗器に基づいた調節可能な抵抗器をチューンするように、そして、チューンされた抵抗器についての値を示す第１のコードを提供するように、構成された第１の回路と、
前記第１のコードおよびリファレンスクロックに基づいた調節可能なキャパシタをチューンするように、そして、チューンされたキャパシタについての値を示す第２のコードを提供するように、構成された第２の回路と、
前記第１のコードに基づいて調節された少なくとも１つの抵抗器と、前記第２のコードに基づいて調節された少なくとも１つのキャパシタと、を有するアクティブＲＣフィルタと、
を備える無線デバイス。
【発明の詳細な説明】
【背景】
【０００１】
（Ｉ．技術分野）
本開示は、一般にエレクトロニクス(electronics)に関し、より具体的には、抵抗器(resistors)およびキャパシタ(capacitors)をチューニングするための技術に関する。
【０００２】
（ＩＩ．背景）
抵抗器（Ｒ）およびキャパシタ（Ｃ）は、様々なタイプの回路において、広く使用される回路コンポーネント(circuit components)である。例えば、抵抗器およびキャパシタは、アクティブＲＣフィルタ、増幅器、ミキサ、などにおいて、一般に使用される。抵抗器およびキャパシタはさらに、アナログＩＣｓおよび無線周波数ＩＣｓ（ＲＦＩＣｓ）のような、様々な集積回路（ＩＣｓ）上で、組み立てられる(fabricated)。
【０００３】
所与回路における抵抗器およびキャパシタは、典型的には、回路の要件(requirements of the circuit)に基づいて選択された特定の値を有している。例えば、アクティブＲＣフィルタにおいては、フィルタの３ｄＢ帯域幅は、ＲＣプロダクトによって決定される。したがって、フィルタにおける、抵抗器およびキャパシタの公称値(nominal values)は、ＲＣプロダクトを達成するために選択される。しかしながら、オンチップ抵抗器の実効値(actual value)は、公称Ｒ値(nominal R value)から最大２５％だけ異なることができ、そして、オンチップキャパシタの実効値は、公称のＣ値から最大１５％だけ異なることができる。抵抗およびキャパシタンスにおける変化は、ＩＣプロセス製作公差(IC process manufacturing tolerance)による。
【０００４】
抵抗とキャパシタンスにおける大きな変化は、回路特性およびパフォーマンスにおける大きな変化を結果としてもたらすことができる。一例として、アクティブＲＣフィルタの帯域幅は、抵抗における±２５％の変化およびキャパシタンスにおける±１５％の変化により、公称の帯域幅から、最大−３０％から＋５７％だけ異なっているかもしれない。帯域幅におけるこの大きな変化は、ほとんどのアプリケーションにとっては、特に、厳しい要件を満たすように設計されたより高次のフィルタ(higher order filter)にとっては、許容されない。
【０００５】
従来、抵抗およびキャパシタンスにおける大きな変化は、キャパシタだけを調節することによって、説明されている。１つの一般的なチューニング方法(tuning method)において、ＲＣ時間定数(RC time constant)は、オンチップ抵抗器およびオンチップ調節可能キャパシタのプロダクト(product)によって形成される。ＲＣ時間定数は、望ましいＲＣ時間定数を達成するために、調節可能なキャパシタを変えることによってチューンされ(tuned)、それは、正確なクロック(accurate clock)に基づいて確かめることができる。このチューニング方法に関して、調節可能なキャパシタは、抵抗およびキャパシタンスにおける全体的な変化、すなわち、ＲＣプロダクトにおける全体的な広がり(entire spread)、を補正する。抵抗器が−２５％だけ異なり、そしてキャパシタは−１５％だけ異なる最悪なケースを説明するために、調節可能なキャパシタは、抵抗器およびキャパシタはＩＣプロセスにわたって一定であった場合に、要求されるサイズよりも大きい、おおよそ６０パーセントであるべきである。
【０００６】
キャパシタは、標準シリコンプロセス(a standard silicon process)において組み立てられるとき、ミクロン平方当たりのそれらの密度あるいはキャパシタンスは非常に低いので、非常に非効率である。さらに、アクティブＲＣフィルタのような回路のエリアのほとんどは、キャパシタによって処理される(taken up)ことができる。したがって、キャパシタだけを調整することによって、アクティブＲＣフィルタをチューニングすることは、大量に、例えば、上記で挙げた例についての約６０パーセント、増大している、フィルタエリアを結果としてもたらす。
【０００７】
したがって、より効率的な方法で、抵抗およびキャパシタンスにおける大きな変更について説明するための技術に対して、当技術分野において必要性がある。
【発明の開示】
【概要】
【０００８】
集積回路におけるキャパシタおよび抵抗器のための２ステップチューニングプロセス(two-step tuning process)は、ここに説明されている。チューニングプロセスの第１のステップにおいて、調節可能な抵抗器は、チューンされた抵抗器を得るために、第１のレファレンス（例、正確な外部抵抗器）に基づいてチューンされる。チューンされた抵抗器の値は、第１のリファレンスおよび調節可能な抵抗器の設計によって決定された、ターゲットパーセンテージ内(within a target percentage)に正確である。第２のステップにおいては、調節可能なキャパシタは、正確な値を有するチューンされたキャパシタを得るために、チューンされた抵抗器および第２のレファレンス（例、正確なクロック）に基づいてチューンされる。調節可能なキャパシタは、チューンされた抵抗器およびチューンキャパシタのＲＣ時間定数が、第２のリファレンスおよび調節可能なキャパシタの設計によって決定されるターゲットパーセンテージ内に、正確であるように、チューンされることができる。調節可能な抵抗器および調節可能なキャパシタは、下に説明されるようにチューンされることができる。２ステップのチューニングプロセスに関して、調節可能な抵抗器は、抵抗における変更を説明し、そして、調節可能なキャパシタは、抵抗器チューニングからの常駐エラー(residual errors)同様、キャパシタンスにおける変更を説明する。集積回路上の他の回路の抵抗器およびキャパシタは、チューンされた抵抗器およびチューンされたキャパシタ、それぞれに基づいて、調節されることができる。
【０００９】
本発明の様々な態様および実施形態は、以下でさらなる詳細で説明されている。
【詳細な説明】
【００１０】
本発明の特徴および本質は、同様の参照文字が全体を通して同様に識別する図面と併せて、以下に記述される詳細な説明から、より明らかになるであろう。
【００１１】
用語「例示的な(exemplary)」は、「例(example)、インスタンス(instance)、又は例証(illustration)として機能している」を意味するように、ここでは使用されている。「例示的な」としてここに説明されるいずれの実施形態も、他の実施形態あるいは設計よりも、好ましいまたは有利であるとして、必ずしも解釈されるべきではない。
【００１２】
図１は、ここに説明されている、チューニング技術および回路をインプリメントする(implements)、無線デバイス１００のブロック図を示す。無線デバイス１００は、セルラ電話、携帯型情報端末(personal digital assistant)（ＰＤＡ）、無線モデムなどであってもよい。送信経路上で、信号プロセッサ１１０は、送信されるべきデータを処理し、そして、トランシーバ１２０にアナログ出力信号を供給する。トランシーバ１２０内で、アナログ出力信号は、増幅器(amplifier)（Ａｍｐ）１２２によって増幅され、デジタル／アナログ変換によってもたらされたイメージを取り除くために、ローパスフィルタ(lowpass filter)１２４によってフィルタにかけられ、可変利得増幅器(variable gain amplifier)（ＶＧＡ）１２６によって増幅され、そして、ミキサ１２８によってベースバンドからＲＦにアップコンバートされる。アップコンバートされた信号は、周波数アップコンバージョンによってもたらされたイメージを取り除くために、バンドパスフィルタ１３０によってフィルタにかけられ、電力増幅器(power amplifier)（ＰＡ）１３２によってさらに増幅され、デュプレクサ１３４を通じて配信され(routed)、そしてアンテナ１３６から送信される。
【００１３】
受信経路上で、ＲＦ信号は、アンテナ１３６によって受け取られ、デュプレクサ１３４を通じて配信され、低雑音増幅器(low noise amplifiers)（ＬＮＡ）１４２によって増幅され、バンドパスフィルタ１４４によってフィルタにかけられ、ミキサ１４６によってＲＦからベースバンドにダウンコンバートされる。ダウンコンバートされた信号は、ＶＧＡ１４８によって増幅され、ローパスフィルタ１５０によってフィルタにかけられ、そして、アナログ入力信号を得るために増幅器１５２によって増幅され、それはプロセッサ信号１１０に供給される。ローカルオシレータ(local oscillator)（ＬＯ）ジェネレータ１５４は、オシレータ１５６からレファレンスクロックを受け取り、周波数アップコンバージョンのために使用された送信ＬＯ信号、および周波数ダウンコンバージョンのために使用された受信ＬＯ信号、を生成する。オシレータ１５６は、水晶発振器(crystal oscillator)（ＸＯ）あるいは、正確なクロックを提供できるいくつかの他のオシレータであることができる。
【００１４】
図１は、例示的なトランシーバ設計を示している。典型的なトランシーバにおいては、送信および受信経路における信号をコンディションすること(conditioning)は、増幅器、フィルタ、ミキサなどの１以上のステージによって、実行されることができる。これらの回路は、図１において示されるコンフィギュレーションとは異なって配置されること(arranged)ができる。さらに、図１で示されていない他の回路は、送信および受信経路における信号をコンディションするために使用されることができる。トランシーバ１２０は、単一のＩＣあるいは複数のＩＣ上で組み立てられることができる。
【００１５】
一態様においては、２ステップチューニングプロセスは、集積回路上の抵抗およびキャパシタンスにおける変化を説明するために使用される。チューニングプロセスの第１ステップにおいて、オンチップ調節可能な抵抗器は、公称の抵抗器の値に近い値を有する、チューンされた抵抗器を得るために、チューンされる。第２のステップにおいて、オンチップの調節可能なキャパシタは、公称のキャパシタの値に近い値を有する、チューンされたキャパシタを得るために、チューンされる。調節可能な抵抗器は、正確な外部抵抗器に基づいてチューンされることができる。調節可能なキャパシタは、チューンされた抵抗器および正確なクロックに基づいて、チューンされることができる。
【００１６】
抵抗器チューニングは、ＩＣプロセスにわたって(across IC process)、抵抗における変化を補正する。キャパシタチューニングは、抵抗器チューニングにおける常駐エラー同様ＩＣプロセスにわたって、キャパシタンスにおける変更を補正する。キャパシタンスにおける変更を補正する調節可能なキャパシタは、抵抗およびキャパシタンスの両方における変更を補正する調節可能なキャパシタよりも、より小さくてもよい。例えば、キャパシタンスにおける変更を補正するキャパシタは、抵抗およびキャパシタンスの両方における変更を補正するキャパシタが６０％より大きい必要性があるのに対し、２４％より大きい必要性があるかもしれない。キャパシタサイズにおける実質的な縮小(reduction)は、より小さいダイエリア(die area)、より低いコスト、および他の利益を結果としてもたらす。
【００１７】
図１で示される実施形態においては、Ｒチューナ(R tuner)１６０は、外部抵抗器１６２に基づいたオンチップ調節可能抵抗器をチューンし、そして、チューンされた抵抗器のセッティングおよび値を示すＲコードを提供する。ＲＣチューナ１７０は、チューンされた抵抗器およびオシレータ１５６からのレファレンスクロックに基づいたオンチップの調節可能なキャパシタをチューンし、チューンされたキャパシタのセッティングおよび値を示すＣコードを提供する。トランシーバ１２０内の様々な回路における抵抗器および／またはキャパシタは、Ｒチューナ１６０のＲコードおよび／またはＲＣチューナ１７０のＣコードに基づいて、調節されることができる。
【００１８】
図２は、図１におけるＲチューナ１６０の一実施形態の回路図を示す。この実施形態においては、電流ソース２１０は、直列で、外部抵抗器１６２と結合され、また、コンパラータ２４０の非反転入力(non-inverting input)に結合される。電流ソース２３０は、直列で、調節可能な抵抗器２２０と結合され、また、コンパラータ２４０の反転入力に結合される。コンパラータ２４０は、それら２つの入力においての電圧を比較し、論理出力を提供する。Ｒチューン制御ユニット２５０は、コンパラータ２４０からの論理出力に基づいた調節可能な抵抗器２２０の値を調節する。
【００１９】
電流ソース２１０および２３０は、抵抗器１６２および２２０それぞれに、同じＩｒｅｆ電流を供給することができる。代替的に、電流ソース２１０および２３０は、抵抗器１６２および２２０が異なる公称値を有する場合、異なる量の電流を提供することができる。どんなケースにおいても、抵抗器１６２にわたるＶｅｘｔ電圧は、抵抗器１６２の値とＩｒｅｆ電流と、に依存する。抵抗器２２０にわたるＶａｄｊ電圧は、抵抗器２２０の値とＩｒｅｆ電流と、に依存する。コンパラータ２４０は、ＶｅｘｔおよびＶａｄｊ電圧を比較する。抵抗器２２０が抵抗器１６２よりも小さい場合、そのときは、ＶａｄｊはＶｅｘｔより低く、コンパラータ２４０は、ロジックハイ(logic high)を提供し、また、制御ユニット２５０は、抵抗器２２０についてより高い値を選択する。対照的に、抵抗器２２０は、抵抗器１６２よりも大きい場合、そのときは、Ｖａｄｊは、Ｖｅｘｔよりも高く、コンパラータ２４０は、ロジックロー(logic low)を提供し、また、制御ユニット２５０は、抵抗器２２０についてより低い値を選択する。制御ユニット２５０は、ＶａｄｊがＶｅｘｔが近づくまで、抵抗器２２０についての異なる値を選択する。
【００２０】
図３Ａは、調節可能な抵抗器２２０ａの回路図を示しており、それは、調節可能な抵抗器２２０の一実施形態である。調節可能な抵抗器２２０ａは、並列で結合されるＮ個の分岐(N branches)から成っている。各分岐は、スイッチ３３２と直列で結合される抵抗器３３０を含む。異なる抵抗器の値は、異なるスイッチ３３２をオンにする(turning on)ことによって、かつ、異なる分岐を選択することによって、得られることができる。一実施形態においては、抵抗器３３０ａから３３０ｎの値は、等比数列(geometric progression)に基づいて選択される。例えば、抵抗器３３０ａは、抵抗器３３０ｂよりも２％大きくあってもよいし、抵抗器３３０ｂは、次の抵抗器よりも２％大きくあってもよいし、等。他の値はまた、抵抗器について選択されることができる。
【００２１】
図３Ｂは、調節可能な抵抗器２２０ｂの回路図を示しており、それは、調節可能な抵抗器２２０の別の実施形態である。調節可能な抵抗器２２０ｂは、Ｎ−１セクション３４０ｂから３４０ｎと、直列に結合された抵抗器３４２ａから成る。各セクション３４０は、抵抗器３４２から成る第１の分岐と、スイッチ３４４からなる第２の分岐と、並列に結合された２つの分岐を含む。１つの分岐は、各セクションにおいて選択される。異なる抵抗器の値は、Ｎ−１セクションにおける異なる分岐をオンにすることによって、得られることができる。1つの実施形態においては、抵抗器３４２ｂから３４２ｎの値は、等比数列に基づいて選択される。例えば、抵抗器３４２ｂは、抵抗器３４２ａの２％であってもよいし、次の抵抗器は、抵抗器３４２ｂより２％大きくあってもよいし、等。他の値はまた、抵抗器について選択されることができる。
【００２２】
図３Ａにおける調節可能な抵抗器２２０ａおよび図３Ｂにおける調節可能な抵抗器２２０ｂの両方に関して、抵抗器の数および抵抗器の値は、チューンされた抵抗器についての望ましい正確度そして抵抗における最大変更に基づいて、選択されることができる。例えば、最大変更が２５％であり、望ましい正確度が２％である場合、そのときは、１２あるいは１３の抵抗器は、チューンされた抵抗器についての２％の正確度を達成するのに十分であるべきである。調節可能な抵抗器２２０は、最小値のＲｍｉｎおよび最大値のＲｍａｘを有している。
【００２３】
図２に戻ると、制御ユニット２５０は、線形探索(linear search)、バイナリ探索(binary search)、あるいは、外部抵抗器１６２に近くなるために、調節可能な抵抗器２２０をチューンするいくつかの他の探索を実行することができる。線形探索について、制御ユニット２５０は、（１）抵抗器２２０は抵抗器１６２よりも大きくなるまで、少しずつ、抵抗器２２０の値を増大させるか、あるいは、（２）抵抗器２２０が抵抗器１６２よりも小さくなるまで、少しずつ、抵抗器２２０の値を減少させる。例えば、制御ユニット２５０は、最初にＲｍｉｎに抵抗器２２０をセットすることができる。制御ユニット２５０は、そのあと、抵抗器２２０が抵抗器１６２よりも小さいあるいは大きいかどうかを決定し、それが抵抗器１６２よりも小さい場合、抵抗器２２０についての次の大きな値を選択し、そして、抵抗器２２０が抵抗器１６２よりも大きくなるまで、チューニングプロセスを繰り返すことができる。バイナリ探索については、制御ユニット２５０は、少しずつプログレッシブに(in progressively smaller steps)、すべてのビットが評価されるまで、抵抗器２２０を調節する。制御ユニット２５０は、最初に、ＲｍｉｎとＲｍａｘの間の中間値(mid value)に、抵抗器２２０をセットすることができる。制御ユニット２５０は、そのあと、抵抗器２２０が抵抗器１６２より小さいか、あるいはより大きいかどうかを決定し、それが抵抗器１６２より小さい場合は、抵抗器２２０についてのより大きな値を選択し、それが抵抗器１６２より大きい場合は、抵抗器２２０についてのより小さな値を選択し、そして、次のビットについてのチューニングプロセスを繰り返すことができる。両方の探索に関して、探索を完了した後、制御ユニット２５０は、外部抵抗器１６２に近いチューンされた抵抗器についての調節可能な抵抗器２２０のセッティングおよび値の両方を示すＲコードを提供する。
【００２４】
図４は、図１におけるＲＣチューナ１７０の一実施形態の回路図を示す。この実施形態においては、抵抗器４１０およびスイッチ４１２は、Ｖｒｅｆ電圧と増幅器４３０の反転入力との間の直列で結合される。調節可能なキャパシタ４２０と、スイッチ４２２および４２６は、直列で結合され、また、Ｖｒｅｆと増幅器４３０の反転入力との間で結合される。スイッチ４２４は、キャパシタ４２０の１つの端と回路グラウンドの間で結合され、また、スイッチ４２８は、キャパシタ４２０の他の端と回路グラウンドの間で結合される。キャパシタ４１４およびスイッチ４１６は、並列に、かつ、反転入力と増幅器４３０の出力との間で結合される。増幅器出力は、さらに、インテグレータ出力Ｖｏｕｔである。コンパラータ４４０は、増幅器４３０の出力に結合されたその非反転入力と、Ｃチューン制御ユニット４５０に結合されたその出力と、を有している。制御ユニット４５０は、コンパラータ４４０からの論理出力に基づいた調節可能なキャパシタ４２０の値を調節する。
【００２５】
ＲＣチューナ１７０は、ＲＣインテグレータとスイッチドキャパシタインテグレータ(a switched capacitor integrator)とをインプリメントする。ＲＣインテグレータは、抵抗器４１０、キャパシタ４１４および増幅器４３０から成る。スイッチドキャパシタインテグレータは、キャパシタ４１４および４２０、そして、増幅器４３０から成る。スイッチは、２つのインテグレータのオペレーションを容易にする。抵抗器４１０は、最初にＲｔｕｎｅの値にセットされ、それは、Ｒチューナ１６０からのＲコードによって決定され、そして、ターゲットパーセンテージ内、例、２から３％に、正確である。キャパシタ４１４は、Ｃｆｉｘの値を有しており、それは、正確である必要はない。調節可能なキャパシタ４２０は、最小値のＣｍｉｎおよび最大値のＣｍａｘ有している。
【００２６】
ＲＣチューニングは、以下のとおりに実行されることができる。初めに、スイッチ４１６は、クローズされ(closed)、キャパシタ４１４は、スイッチ４１６を介してディスチャージされる。ＲＣインテグレータは、そのあと、あらかじめ決定された時間期間Ｔｏｎの間、スイッチ４１２をクローズすることによって、かつすべての他のスイッチをオープンにする(opening)ことによって、イネーブルされる。ＲＣインテグレータはイネーブルされるとき、キャパシタ４１４は、抵抗器４１０を介してＶｒｅｆによってチャージされる。Ｔｏｎチャージアップ期間の終わりに、キャパシタ４１４によって蓄積された(accumulated)チャージＱｃは、以下のように表されることができる：
【数１】
2009533903.tif 000003
【００２７】
Ｖｐｅａｋがキャパシタ４１４にわたる電圧であり、さらに、ＲＣインテグレーション(RC integration)の終わりにおいて、増幅器４３０の出力においての電圧である。Ｖｐｅａｋは、以下の通りに表されることができる：
【数２】
2009533903.tif 000004
【００２８】
キャパシタ４１４をＲＣインテグレータでチャージした後で、キャパシタ４１４上に集められたチャージは、Ｍ≧１のとき、Ｍサイクルについてスイッチドキャパシタインテグレータを介してディスチャージされる。各ディスチャージサイクルについては、チャージ４２２および４２８は最初にクローズされ、スイッチ４２４および４２６はオープンされ、キャパシタ４２０は、Ｖｒｅｆにチャージされる。スイッチ４２２および４２８は、そのあと、オープンされ、スイッチ４２４および４２６はクローズされ、そしてキャパシタ４２０は、キャパシタ４１４上のチャージをディスチャージする。各ディスチャージサイクルにおける、キャパシタ４１４からトランスファされたチャージＱｄは、以下のように表されることができる。
【００２９】
Ｑｄ＝Ｃａｄｊ・Ｖｒｅｆ＝Ｃｆｉｘ・Ｖｓｔｅｐ                                  式（３）
Ｖｓｔｅｐは、各ディスチャージサイクル後の増幅器４３０の出力同様、キャパシタ４１４における電圧における降下(drop)である。Ｖｓｔｅｐは、以下の通りに表されることができる。
【数３】
2009533903.tif 000005
【００３０】
キャパシタ４１４は、Ｍディスチャージサイクル後に完全にディスチャージされ、そのあと、以下の関係が得られる：
Ｖｐｅａｋ＝Ｖｓｔｅｐ・Ｍ                                                  式（５）
【数４】
2009533903.tif 000006
【００３１】
Ｔｏｎ＝Ｒｔｕｎｅ・Ｃａｄｊ・Ｍ                                            式（７）
式（７）は、ＲｔｕｎｅおよびＣａｄｊについてのＲＣ時間定数が、ＴｏｎおよびＭの関数であることを示しており、それらはよく制御された量(well controlled quantities)である。Ｍは、キャパシタ４１４および４２０のサイズに基づいて選択されてもよい。Ｔｏｎは、正確なクロック、例えば水晶発振器からの、に基づいて、決定されることができる。Ｍディスチャージサイクルの終わりに、増幅器４３０の出力における電圧Ｖｏｕｔがポジティブである場合、そのときは、キャパシタ４２０は、小さすぎであり、また、より大きい値が、キャパシタ４２０のために選択されることができる。対照的に、Ｖｏｕｔがネガティブである場合は、そのときは、キャパシタ４２０は、大きすぎであり、また、より小さい値が、キャパシタ４２０のために選択されることができる。
【００３２】
図５は、図４におけるＲＣチューナ１７０についてのタイミング図を示す。この例において、Ｍ＝４且つキャパシタ４１４は、４つのサイクルにおいて、ディスチャージされる。時間Ｔ１およびＴ２の間で、スイッチ４１６は、クローズされ、キャパシタ４１４は、ディスチャージされる。時間Ｔ３およびＴ４の間で、スイッチ４１２はクローズされ、そして、キャパシタ４１４は、抵抗器４１０を介してＶｐｅａｋにチャージされる。第１のディスチャージサイクルの間、時間Ｔ４およびＴ５の間で、スイッチ４２２および４２８はクローズされ、キャパシタ４２０は、Ｖｒｅｆにチャージされる。時間Ｔ５およびＴ６の間で、スイッチ４２４および４２６はクローズされ、キャパシタ４２０は、キャパシタ４１４をディスチャージし、そして、インテグレータ出力Ｖｏｕｔは、Ｖｓｔｅｐだけドロップする。第２のディスチャージサイクルの間、時間Ｔ６およびＴ７の間で、スイッチ４２２および４２８はクローズされ、そしてキャパシタ４２０は、Ｖｒｅｆにチャージされる。時間Ｔ７およびＴ８の間で、スイッチ４２４および４２６はクローズされ、キャパシタ４２０は、キャパシタ４１４をディスチャージし、そしてＶｏｕｔは、もうＶｓｔｅｐ(another Vstep)だけドロップする。Ｖｏｕｔは、第３のディスチャージサイクルの間、時間Ｔ９において、もうＶｓｔｅｐだけドロップし、そして、第４のディスチャージサイクルの間、時間Ｔ１１において、もうＶｓｔｅｐだけドロップする。第４のディスチャージサイクルの終わりに、Ｖｏｕｔは、この例においてはネガティブ(negative)であり、それは、キャパシタ４２０が大きすぎるということを示している。
【００３３】
制御ユニット４５０は、線形探索、バイナリ探索あるいは、望ましいＲＣ時間定数を達成するために、調節可能なキャパシタ４２０をチューンする、他のある探索を実行することができる。線形探索については、制御ユニット４５０は、（１）Ｖｏｕｔがネガティブになるまで、少しずつ、キャパシタンス４２０の値を増大させるか、あるいは、（２）Ｖｏｕｔがポジティブになるまで、少しずつ、キャパシタンス４２０の値を減少させる。制御ユニット４５０は、キャパシタ４２０をＣｍｉｎにセットし、上で説明されているようにキャパシタ４１４をチャージおよびディスチャージし、Ｖｏｕｔがポジティブあるいはネガティブかどうかを決定し、Ｖｏｕｔがポジティブである場合、キャパシタについての次のより大きい値を選択し、そして、Ｖｏｕｔがネガティブになるまでチューニングプロセスを繰り返すことができる。バイナリ探索については、制御ユニット４５０は、すべてのビットが評価されるまで、少しずつプログレッシブに、キャパシタ４２０を調節する。制御ユニット４５０は、最初に、キャパシタ４２０を、ＣｍｉｎとＣｍａｘの間の中間値にセットし、キャパシタ４１４をチャージおよびディスチャージし、Ｖｏｕｔがポジティブあるいはネガティブかどうかを決定し、Ｖｏｕｔがネガティブの場合には、より大きい値にキャパシタ４２０をセットし、Ｖｏｕｔがポジティブの場合には、より小さい値にキャパシタ４２０をセットし、そして、次のビットのためのチューニングプロセスを繰り返すことができる。両方の探索については、探索を完了した後で、制御ユニット４５０は、チューンされたキャパシタについての調節可能なキャパシタ４２０のセッティングおよび値の両方を示すＣコードを提供する。チューンされたキャパシタおよびチューンされた抵抗器についてのＲＣ時間定数は、望ましいＲＣ時間定数に近い。
【００３４】
図４で示される実施形態においては、ＲｔｕｎｅおよびＣｔｕｎｅについてのＲＣ時間定数は、コンパラータ４４０はＶｏｕｔがポジティブあるいはネガティブかどうか検出だけするので、最大１つの最下位ビット（ＬＳＢ）の常駐エラーを有している。常駐ＲＣエラーは、いくつかの方法において、±１／２ＬＳＢで、センタリングされることができる(centered)。一実施形態においては、キャパシタ４２０が、イニシャルＣコード(initial C code)で１ＬＳＢ正確度内に調節された後で、キャパシタ４２０は、１／２ＬＳＢだけ増大し、そしてＲＣチューニングは、もう一度実行される。Ｖｏｕｔがネガティブである場合、そしてそれはキャパシタ４２０が大きすぎるということを示す、そのときは、イニシャルＣコードは、ファイナルＣコードとして提供される。しかしながら、Ｖｏｕｔがポジティブである場合、それは、追加キャパシタンスの１／２ＬＳＢででさえ、キャパシタ４２０が小さすぎるということを示す、そのとき、イニシャルＣコードは、１ＬＳＢだけ増大され、ファイナルＣコードとして提供される。別の実施形態においては、イニシャルＣコードについての最後のディスチャージサイクルの後のＶｏｕｔは、しきい値電圧に対して比較され、そして、イニシャルＣコードは、比較結果に基づいて、１ＬＳＢだけ増大されることができる。
【００３５】
図６Ａは、ファイナル１／２ＬＳＢチューニング(final 1/2 LSB tuning)なしに、調節可能なキャパシタ４２０のチューニングを示している。図６Ａで示される例において、「Ａ」はターゲット値であり、キャパシタ４２０は、「０１」（バイナリ）のコードで小さすぎて、「１０」のコードで大きすぎる。コード「０１」は、Ｃコードとして提供される。エラーは、この例においては、約１ＬＳＢである。
【００３６】
図６Ｂは、ファイナル１／２ＬＳＢチューニングで調節可能なキャパシタ４２０のチューニングを示している。キャパシタ４２０が、「０１」のコードで小さすぎるということ、そして、「１０」のコードで大きすぎるということを決定した後で、キャパシタ４２０は、１／２ＬＳＢだけ増加し、ＲＣチューニングはもう一度実行される。この例においては、キャパシタ４２０は、キャパシタンスの追加的１／２ＬＳＢでターゲット値Ａよりも小さい。したがって、１ＬＳＢは、コード「０１」に付け加えられ、コード「１０」は、ファイナルＣコードとして提供される。「Ｂ」がターゲット値であった場合、そのときは、キャパシタ４２０は、キャパシタンスの追加的１／２ＬＳＢでターゲット値Ｂよりも大きく、そしてコード「０１」は、ファイナルＣコードとして提供される。キャパシタンスの追加的な１／２ＬＳＢでキャパシタ４２０をチェックすることによって、ファイナルＣコードは、ターゲット値の±１／２ＬＳＢ内にあるキャパシタ４２０を結果としてもたらす。
【００３７】
図７は、調節可能なキャパシタ４２０の一実施形態の回路図を示す。この実施形態において、キャパシタ４２０は、並列で結合された複数のＬ分岐からなる。各分岐は、スイッチ７２２で直列に結合されたキャパシタ７２０を含む。異なるキャパシタの値は、異なるスイッチ７２２をオンにすることによって、かつ、異なる複数の分岐を選択することによって、得られることができる。一実施形態においては、キャパシタ７２０ａから７２０ｌの値は、等比数列に基づいて選択される。例えば、キャパシタ７２０ａは、キャパシタ７２０ｂよりも２％大きくあってもよいし、そしてそれは、次のキャパシタよりも２％大きくあってもよいし、等。別の実施形態においては、キャパシタ７２０ａから７２０ｌは、バイナリウェイトされている(binary weighted)ので、キャパシタ７２０ａは、キャパシタ７２０よりも２倍大きい、それは、次のキャパシタよりも２倍大きい、等。さらに別の実施形態においては、キャパシタ７２０ａから７２０ｌは、復号されたあるいは線形ウェイトされた(linear weighted)温度計であるので、すべてのＬキャパシタ７２０ａから７２０ｌは、ユニットキャパシタンスを有する。調節可能なキャパシタ４２０は、他のトポロジおよび／または他の値でインプリメントされることができる。
【００３８】
調節可能なキャパシタ４２０については、キャパシタの数およびキャパシタの値は、キャパシタンスにおける最大変更、最悪なケースの抵抗器チューニングからの常駐エラー(the worst case residual error from the resistor tuning)、チューンされたキャパシタについての望ましい正確度、そして、調節可能なキャパシタの設計（例、等比数列、バイナリウェイティングあるいは温度計デコーディング(thermometer decoding)）に基づいて、選択されることができる。例えば、キャパシタンスにおける最大変更は、１５％であり、最悪なケースの常駐エラーは３％であり、また、望ましいキャパシタ正確度は２％である場合、そのときは、調節可能なキャパシタ４２０は、等比数列を用いて９つのキャパシタ、あるいはバイナリウェイティングを用いて４つのキャパシタ、でインプリメントされることができる。
【００３９】
図１におけるトランシーバ１２０内の様々な回路における抵抗器およびキャパシタは、Ｒチューナ１６０からのＲコードおよびＲＣチューナ１７０からのＣコードに基づいて調節されることができる。ＲおよびＣコードに基づいてチューンされることができる、いくつかの例示的な回路は、以下に説明されている。
【００４０】
図８Ａは、単一の実数ポール(single real pole)をインプリメントする、第１オーダアクティブＲＣフィルタ(first order active RC filter)８１０の一実施形態の回路図を示している。フィルタ８１０については、キャパシタ８２２は、トランス抵抗増幅器８２０の反転入力と回路グラウンドとの間で結合される。キャパシタ８２４および抵抗器８２６は、並列で、また、反転入力および増幅器８２０の出力との間で結合させられる。増幅器８２０は、反転入力においてＩｉｎ入力電流を受信し、そしてフィルタ８１０についてのＶｏｕｔ１出力電圧を提供する。抵抗器８２６は、Ｒチューナ１６０からのＲコードに基づいて調節されることができ、そして、そのあと、抵抗器についてのターゲットパーセンテージ内、例２から３％、に正確になるであろう。キャパシタ８２２および８２４は、ＲＣチューナ１７０からのＣコードに基づいて調節されることができ、フィルタ８１０についてのＲＣ時間定数は、ＲＣ時間定数についてのターゲットパーセンテージ内、例２％、に正確であるだろう。
【００４１】
図８Ｂは、２つの複素ポール(complex poles)で双二次セル(biquadratic cell)をインプリメントする、第２オーダアクティブＲＣフィルタ８５０の一実施形態の回路図を示す。フィルタ８５０については、抵抗器８６２は、Ｖｉｎ入力電圧と増幅器８６０の反転入力との間で結合される。キャパシタ８６４および抵抗器８６６は、並列で、そして、反転入力と増幅器８６０の出力との間で、結合される。抵抗器８７２は、増幅器８６０の出力と、増幅器８７０の反転入力との間で、結合される。キャパシタ８７４は、反転入力と増幅器８７０の出力との間で、結合される。インバータ８８０は、増幅器８７０の出力に結合されるその入力を有する。抵抗器８８２は、インバータ８８０の出力と、増幅器８６０の反転入力との間で、結合される。増幅器８７０は、フィルタ８５０についてのＶｏｕｔ２出力電圧を提供する。
【００４２】
抵抗器（単数または複数）８６２、８６６、８７２および／または８８２は、Ｒチューナ１６０からのＲコードに基づいて、調節されることができ、抵抗器（単数または複数）についてのターゲットパーセンテージ内に正確であることができる。キャパシタ（単数または複数）８６４および／または８７４は、ＲＣチューナ１７０からのＣコードに基づいて、調節されることができ、そして、フィルタ８５０についてのＲＣ時間定数は、ＲＣ時間定数についてのターゲットパーセンテージ内に正確であることができる。
【００４３】
より高いアクティブＲＣフィルタは、１つ以上のフィルタセクションで、インプリメントされることができる。例えば、第５オーダチェビシェフフィルタ(fifth order Chebyshev filter)は、１つの第１オーダフィルタセクション８１０と、２つの第２オーダフィルタセクション８５０で、インプリメントされることができる。実数および複素ポール(real and complex poles)は、望ましいフィルタ特徴を達成するように設計されることができ、そして、それぞれ、ＲコードおよびＣコードに基づいたフィルタの抵抗器およびキャパシタを調節することによって得られることができる。アクティブＲＣフィルタ（単数または複数）８１０および／または８５０は、図１における、ローパスフィルタ（単数または複数）１２４および／または１５０のために使用されることができる。
【００４４】
図９は、２ステップチューニングプロセス９００の一実施形態を示している。調節可能な抵抗器は、チューンされた抵抗器を得るために、第１のレファレンスに基づいてチューンされる（ブロック９１０）。第１のレファレンスは、外部抵抗器あるいはいくつかの他の量であることができる。調節可能なキャパシタは、チューンされた抵抗器および第２のレファレンスに基づいて、チューンされたキャパシタを得るために、チューンされる（ブロック９２０）。第２のレファレンスは、正確なクロックあるいはいくつかの他の量であることができる。回路ブロックの抵抗器は、チューンされた抵抗器に基づいて、調節されることができる（ブロック９３０）。回路ブロックは、アクティブＲＣフィルタあるいはいくつかの他のタイプの回路であってもよい。
【００４５】
図１０は、抵抗器およびキャパシタをチューンするためのプロセス１０００の一実施形態を示している。調節可能な抵抗器は、外部抵抗器に基づいてチューンされる（ブロック１０１０）。ブロック１０１０については、第１電流ソースからの電流は、外部抵抗器を通じて受け渡され（ブロック１０１２）、第２の電流ソースからの電流は、調節可能な抵抗器を通じて受け渡され（ブロック１０１４）、そして、外部および調節可能な抵抗器における電圧は比較される（ブロック１０１６）。調節可能な抵抗器は、外部抵抗器の値に近い値を有するチューンされた抵抗器を得るために、バイナリあるいは線形探索に基づいて異なる（ブロック１０１８）。
【００４６】
調節可能なキャパシタは、チューンされた抵抗器および正確なクロックに基づいてチューンされる（ブロック１０２０）。ブロック１０２０については、第１の抵抗器（例、図４における抵抗器４１０）は、チューンされた抵抗器によって決定された値に設定される（ブロック１０２２）。第１のキャパシタ（例、図４におけるキャパシタ４１４）は、正確なクロックによって決定された時間期間についての第１の抵抗器を介してチャージされる（ブロック１０２４）。第１のキャパシタは、そのあと、調節可能なキャパシタを介してディスチャージされる（ブロック１０２６）。調節可能なキャパシタは、第１の抵抗器およびチューンされたキャパシタについてのＲＣ時間定数が望ましい正確度内にあるように、チューンされたキャパシタを得るために、バイナリあるいは線形探索に基づいて異なる。調節可能なキャパシタは、上で説明されるとおり、ターゲット値の±１／２ＬＳＢ内にチューンされることができる。
【００４７】
ここに説明された２ステップチューニングプロセスは、いくつかのキーの利点を提供する。第１に、ダイエリアにおける重要な節約(significant saving)は、調節可能なキャパシタは、抵抗およびキャパシタンスの両方における変更の変わりに、キャパシタンスにおける変更を補正することをただ必要としているので、実現されることができる。第２に、改善されたノイズパフォーマンスは、２ステップチューニングプロセスで達成されることができる。フィルタにおけるノイズは、Ｋがボルツマン定数で、Ｔが絶対温度で、Ｃがフィルタで使用されるキャパシタの値である場合、約ＫＴ／Ｃである。２ステップチューニングプロセスは、Ｃについての値の範囲を減らし、それは、代わりに、フィルタで生成されたノイズにおける変更を減らす。
【００４８】
ここに説明されたチューニング技術および回路は、通信、ネットワーキング、コンピューティング、消費家電製品などのような様々なアプリケーションに使用されることができる。チューニング技術および回路はまた、符号分割多元接続（ＣＤＭＡ）システム、時分割多元接続（ＴＤＭＡ）システム、モバイル通信のためのグローバルシステム(Global System for Mobile Communications)（ＧＳＭ）システム、高度な携帯電話システム(Advanced Mobile Phone System)（ＡＭＰＳ）システム、グローバル測位システム(Global Positioning System)（ＧＰＳ）、複数入力複数出力(multiple-input multiple-output)（ＭＩＭＯ）システム、直交周波数分割多重化（ＯＦＤＭ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、無線ローカルエリアネットワーク（ＷＬＡＮ）などのような、無線通信システムにおいて使用されることができる。
【００４９】
ここに説明されたチューニング技術および回路は、様々な手段によってインプリメントされることができる。例えば、ＲチューナおよびＲＣチューナは、ＩＣ、ＲＦＩＣ、アナログＩＣ、デジタルＩＣ、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、プロセッサ、電子デバイスなどの内で、インプリメントされることができる。
【００５０】
チューニング技術のある部分は、ファームウェアおよび／またはソフトウェアでインプリメントされることができる。ファームウェアおよび／またはソフトウェアのコードは、メモリ（例、図１のメモリ１１２）において保存されることができ、そしてプロセッサ（例、プロセッサ１１０）によって実施されることができる。メモリは、プロセッサ内あるいはプロセッサの外で、インプリメントされることができる。
【００５１】
開示された実施形態の、以上の説明は、いずれの当業者も本発明を作り、使用することができるように提供される。これらの実施形態に対する様々な修正は、当業者にとって容易に明らかであろう、そして、ここにおいて定義された包括的な原理は、本発明の精神あるいは範囲から逸脱することなく、他の実施形態に適用されることができる。したがって、本発明は、ここに示された実施形態に限定されるようには意図されておらず、ここに開示された原理および新規な特徴に整合する最も広い範囲が与えられるべきである。
【図面の簡単な説明】
【００５２】
【図１】図１は、無線デバイスのブロック図を示す。
【図２】図２は、Ｒチューナの概略ブロック図を示す。
【図３Ａ】図３Ａは、調節可能な抵抗器の２つの実施形態を示す。
【図３Ｂ】図３Ｂは、調節可能な抵抗器の２つの実施形態を示す。
【図４】図４は、ＲＣチューナの概略ブロック図を示す。
【図５】図５は、ＲＣチューナのためのタイミングダイアグラムを示す。
【図６Ａ】図６Ａは、±１／２ＬＳＢの正確度を達成するチューニングを示す。
【図６Ｂ】図６Ｂは、±１／２ＬＳＢの正確度を達成するチューニングを示す。
【図７】図７は、調節可能なキャパシタの一実施形態を示す。
【図８Ａ】図８Ａは、第１のオーダアクティブＲＣフィルタの回路図を示す。
【図８Ｂ】図８Ｂは、第２のオーダアクティブＲＣフィルタの回路図を示す。
【図９】図９は、２ステップのチューニングプロセスを示す。
【図１０】図１０は、抵抗器およびキャパシタをチューンするプロセスを示す。
【図１】
2009533903.tif 000007
【図２】
2009533903.tif 000008
【図３Ａ】
2009533903.tif 000009
【図３Ｂ】
2009533903.tif 000010
【図４】
2009533903.tif 000011
【図５】
2009533903.tif 000012
【図６Ａ】
2009533903.tif 000013
【図６Ｂ】
2009533903.tif 000014
【図７】
2009533903.tif 000015
【図８Ａ】
2009533903.tif 000016
【図８Ｂ】
2009533903.tif 000017
【図９】
2009533903.tif 000018
【図１０】
2009533903.tif 000019
【国際調査報告】
2009533903.tif 000020
2009533903.tif 000021