(57)【要約】  本発明は、光センサチップ、光センサチップを含むレーザ顕微鏡、および光センサチップを読み出すための方法に関する。前記光センサチップには、感光面積および非感光面積が含まれる。非感光面積は、感光面積の表面の少なくとも２倍の表面を有する。
2009508094.tif 000002
【特許請求の範囲】
【請求項１】
感光領域および非感光領域を形成した光センサチップであって、前記非感光領域が、前記感光領域の面積の少なくとも２倍に対応する面積を占めることを特徴とする光センサチップ。
【請求項２】
前記感光領域が、ライン検出器として形成されることと、少なくとも２つの非感光ラインがバッファメモリとして設けられることと、を特徴とする、請求項１に記載の光センサチップ。
【請求項３】
前記感光領域が、複数の個別検出素子を含むことと、前記バッファメモリのライン数が、前記感光ラインにおける、前記光センサチップの個別検出素子の最大数に対応することと、を特徴とする、請求項２に記載の光センサチップ。
【請求項４】
前記感光ラインが、第１および第２のバッファメモリを割り当てられることを特徴とする、請求項１〜３のいずれか一項に記載の光センサチップ。
【請求項５】
前記光センサチップの前記感光領域が、少なくとも２つのラインを含むブロックを含むことと、前記非感光バッファメモリが、複数のブロックであって、それぞれが、前記感光ラインブロックと同数の非感光ラインを含む複数のブロックを含むことと、を特徴とする、請求項１に記載の光センサチップ。
【請求項６】
少なくとも、非感光ラインの第１のブロックおよび非感光ラインの第２のブロックが設けられることと、前記２つのブロックが、前記感光ブロックの両側に配置されることと、を特徴とする、請求項５に記載の光センサチップ。
【請求項７】
前記光センサチップの前記非感光領域が、前記光センサチップの面積の４分の３より多くをカバーする面積を有することを特徴とする、請求項１〜６のいずれか一項に記載の光センサチップ。
【請求項８】
前記光センサチップが、ＣＣＤチップまたはＥＭＣＣＤチップであることを特徴とする、請求項１〜７のいずれか一項に記載の光センサチップ。
【請求項９】
前記ＣＣＤチップまたは前記ＥＭＣＣＤチップの冷却が、騒音低減のために提供されることと、前記冷却が、ペルチェ冷却、液体冷却、空気冷却または多段冷却であることと、を特徴とする、請求項１〜８のいずれか一項に記載の光センサチップ。
【請求項１０】
前記ＣＣＤチップのバッファメモリが、２以上の読み出しレジスタを設けられることを特徴とする、請求項１〜７のいずれか一項に記載の光センサチップ。
【請求項１１】
前記ＥＭＣＣＤの読み出しレジスタが、２以上の増幅器レジスタを設けられることを特徴とする、請求項８に記載の光センサチップ。
【請求項１２】
照明光ビーム（５）を放射する少なくとも１つの光源（３）であって、この照明光ビーム（５）が、走査装置によって光ユニット（９）を通り、点ごとか、点ラスタ状か、またはラインごとにサンプル（１０）を照明する光源（３）と、前記サンプル（１０）から出て来る検出光ビーム（１２）を空間的およびスペクトル的に分割し、かつそれを光センサチップ（１９）の感光領域へ導く分散素子（２０）と、を含む顕微鏡（１）であって、前記光センサチップが、前記感光領域に加えて非感光領域を形成し、また前記非感光領域が、前記感光領域の面積の少なくとも２倍に対応する面積を占めることを特徴とする顕微鏡（１）。
【請求項１３】
前記感光領域が、ライン検出器として形成されることと、少なくとも２つの非感光ラインがバッファメモリとして設けられることと、を特徴とする、請求項１２に記載の顕微鏡（１）。
【請求項１４】
前記感光領域が、複数の個別検出素子を含むことと、前記バッファメモリのライン数が、前記感光ラインにおける、前記光センサチップの個別検出素子の最大数に対応することと、を特徴とする、請求項１３に記載の顕微鏡（１）。
【請求項１５】
前記感光ラインが、第１および第２のバッファメモリを割り当てられることを特徴とする、請求項１２〜１４のいずれか一項に記載の顕微鏡（１）。
【請求項１６】
前記光センサチップの前記感光領域が、少なくとも２つのラインを含むブロックを含むことと、前記非感光バッファメモリが、複数のブロックであって、それぞれが、前記感光ラインブロックと同数の非感光ラインを含む複数のブロックを含むことと、を特徴とする、請求項１２に記載の顕微鏡（１）。
【請求項１７】
少なくとも、非感光ラインの第１のブロックおよび非感光ラインの第２のブロックが設けられることと、前記２つのブロックが、前記感光ブロックの両側に配置されることと、を特徴とする、請求項１６に記載の顕微鏡（１）。
【請求項１８】
前記光センサチップの前記非感光領域が、前記光センサチップの面積の４分の３より多くをカバーする面積を有することを特徴とする、請求項１２〜１７のいずれか一項に記載の顕微鏡（１）。
【請求項１９】
前記光センサチップが、ＣＣＤ検出器またはＥＭＣＣＤであることを特徴とする、請求項１２〜１８のいずれか一項に記載の顕微鏡（１）。
【請求項２０】
前記ＣＣＤ検出器または前記ＥＭＣＣＤチップの冷却が、騒音低減のために提供されることと、前記冷却が、ペルチェ冷却、液体冷却、空気冷却または多段冷却であることを特徴とする、請求項１２〜１９のいずれか一項に記載の顕微鏡（１）。
【請求項２１】
前記バッファメモリが、前記光センサチップの前記感光領域に光が入射しない時点の間に読み出されることを特徴とする、請求項１２〜２０のいずれか一項に記載の顕微鏡（１）。
【請求項２２】
前記光センサチップの前記感光領域に光が入射しない前記時点が、前記顕微鏡の前記走査装置の反転またはレーザブランキングを含むことを特徴とする、請求項２１に記載の顕微鏡（１）。
【請求項２３】
前記ＣＣＤ検出器のバッファメモリが、２以上の読み出しレジスタを設けられることを特徴とする、請求項１２〜２２のいずれか一項に記載の顕微鏡（１）。
【請求項２４】
前記ＥＭＣＣＤの１つまたは複数の読み出しレジスタが、２以上の増幅器レジスタを設けられることを特徴とする、請求項１９に記載の顕微鏡（１）。
【請求項２５】
感光領域および非感光領域を形成した光センサチップを読み出すための方法であって、以下のステップ、すなわち、前記非感光領域が、前記感光領域の面積の少なくとも２倍に対応する面積で形成されるステップと、前記感光領域における、前記光センサチップの検出素子において異なる時点に生成された電荷が、前記光センサチップにおける前記非感光領域の少なくとも１つのバッファメモリ領域へ連続的に転送され、その後そこから読み出されるステップと、を特徴とする方法。
【請求項２６】
前記感光領域が、ライン検出器として具体化されることと、少なくとも２つの非感光ラインが、バッファメモリとして設けられることと、一連の画像情報項目が、前記光センサチップの前記バッファメモリに格納されることと、を特徴とする、請求項２５に記載の方法。
【請求項２７】
前記感光領域が、複数の個別検出素子を含むことと、前記バッファメモリのライン数が、前記感光ラインにおける、前記光センサチップの個別検出素子の最大数に対応することと、を特徴とする、請求項２６に記載の方法。
【請求項２８】
前記感光ラインが、少なくとも第１および少なくとも第２のバッファメモリを割り当てられることを特徴とする、請求項２５〜２８のいずれか一項に記載の方法。
【請求項２９】
前記光センサチップの前記感光領域が、少なくとも２つのラインを含むブロックとして形成されることと、前記非感光バッファメモリが、複数のブロックであって、それぞれが、前記感光ラインブロックと同数の非感光ラインを含む複数のブロックから形成されることと、を特徴とする、請求項２５に記載の方法。
【請求項３０】
少なくとも、非感光ラインの第１のブロックおよび非感光ラインの第２のブロックが設けられることと、前記２つのブロックが、前記感光ブロックの両側に配置されることと、を特徴とする、請求項２９に記載の方法。
【請求項３１】
前記光センサチップが、ＣＣＤ検出器またはＥＭＣＣＤであることを特徴とする、請求項２５〜３０のいずれか一項に記載の方法。
【請求項３２】
前記ＣＣＤチップまたは前記ＥＭＣＣＤチップの冷却が、騒音低減のために提供されることと、前記冷却が、ペルチェ冷却、液体冷却、空気冷却または多段冷却であることを特徴とする、請求項２５〜３１のいずれか一項に記載の方法。
【請求項３３】
前記ＣＣＤ検出器のバッファメモリが、２以上の読み出しレジスタを設けられることを特徴とする、請求項２５〜３１のいずれか一項に記載の方法。
【請求項３４】
前記ＥＭＣＣＤの１つまたは複数の読み出しレジスタが、２以上の増幅器レジスタを設けられることを特徴とする、請求項３３に記載の方法。
【請求項３５】
前記感光ラインの場合または複数のラインを含む前記感光領域の場合に、代替バッファ記憶および読み出しが実行され、各場合に、前記少なくとも２つのバッファメモリのうちの同数のバッファメモリが、前記感光領域の両側に設けられることを特徴とする、請求項２５〜３４のいずれか一項に記載の方法。
【請求項３６】
前記バッファメモリの読み出しが、前記光センサチップの前記感光領域に光が入射しない時点の間に実行されることを特徴とする、請求項２５〜３５のいずれか一項に記載の方法。
【請求項３７】
前記バッファメモリの読み出しが、走査顕微鏡の走査装置のラインフライバック中に実行されることを特徴とする、請求項２５〜３６のいずれか一項に記載の方法。
【請求項３８】
前記バッファメモリの読み出しが、走査顕微鏡の走査装置のフレームフライバック中に実行されることを特徴とする、請求項２５〜３６のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光センサチップに関する。特に、本発明は、感光領域および非感光領域を形成した光センサチップに関する。
【０００２】
さらに、本発明は、光センサチップを含む顕微鏡に関する。特に、本発明は、照明光ビームを放射する少なくとも１つの光源であって、この照明光ビームが、走査装置によって光ユニットを通り、点ごとか、点ラスタ状か、またはラインごとにサンプルを照明する光源と、サンプルから出て来る検出光ビームを空間的およびスペクトル的に分割し、それを光センサチップの感光領域へ導く分散素子と、を含む顕微鏡に関する。
【０００３】
さらに、本発明は、光センサチップを読み出すための方法に関する。この光センサチップは、感光領域および非感光領域を形成してある。
【背景技術】
【０００４】
米国特許第６，０３８，０２３号明細書は、蛍光検出または蛍光分光法のためのシステムを開示している。この場合には、サンプルから来る光は、プリズムによってスペクトル的に分割されて、検出器アレイへ導かれる。
【０００５】
同様に、米国特許第４，６７４，８８０号明細書は、分析される光が、多数の検出素子を有する検出器に当たる分光光度計を説明している。
【０００６】
独国特許第４１  １１  ９０３号明細書は、分光学的に相関関係のある光走査顕微鏡のための発明を開示している。分光器には、冷却された二次元ＣＣＤアレイが含まれ、これに基づいて、測定光が検出される。
【０００７】
ＣＣＤチップには３つの本質的なアーキテクチャ、すなわちフルフレーム、フレーム転送およびインターライン転送チップがある。
【０００８】
レーザ走査顕微鏡におけるスペクトル的に分割された検出光は、ＣＣＤまたは好ましくはＥＭＣＣＤライン検出器によって検出されるように意図されている。しかしながら、先行技術によるかかるＣＣＤまたはＥＭＣＣＤ検出器は、多くの用途に対して必要となる画像記録速度が遅すぎる。
【０００９】
フルフレームチップの場合には、全面積が、画像生成のために用いられる。完成し露出された画像が読み出される場合には、まだ読み出されていない画素は、露出され続ける。したがって、機械的シャッタなしでは、スミア効果(smear effects)が生じる。
【００１０】
フレーム転送チップの場合には、チップ面積の半分が、光不透過マスクによってシールドされる。露出の後、画像情報は、チップのこの非感光部分に完全にシフトされる。このシフト動作に必要な時間は、続いてチップを読み出すより著しく少ないので、結果として、スミア効果は、かなり低減される。
【００１１】
インターライン転送チップの場合には、スミア効果のさらなる低減が実現される。インターライン転送チップでは、チップの１つおきの列が光不透過式にマスクされる。露出の後、１列の幅で画像をシフトしさえすればよい。
【００１２】
フルフレームチップの場合には、２つの連続的な露出動作間の最小時間、いわゆる画像分離は、一般に、チップからの画像情報の読み出し時間に等しい。フレーム転送チップの場合、およびインターライン転送チップの場合の両方において、２つの連続的な露出間の時間は、画像情報を読み出すのに必要な時間より、せいぜい一回分しか短くすることができない。同様にこれらのチップにおいて、３以上の画像を有する時系列では、２つの連続的な露出間の最小分離は、マスクされた領域からの、それぞれのデータの読み出し時間に等しい。
【００１３】
フレーム転送およびインターライン転送チップの設計は、画像情報項目の読み出し動作中に生じる可能性があるスミア効果を回避することに向けて最適化される。連続的な露出間の最小分離、すなわち、画像分離およびしたがってまた最終的には画像繰り返し速度は、前記チップの設計に影響されない。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、ＣＣＤチップの所定のクロック速度および読み出しレジスタの所定数に対して、連続的露出時間の間の最小分離を低減するか、または光センサチップの画像記録速度を向上させる目的に基づいている。
【００１５】
この目的は、請求項１の特徴を含む光センサチップによって達成される。
【００１６】
さらに、本発明は、所定のクロック速度および読み出しレジスタ数に対して、画像分離を低減するか、または光センサチップの画像記録速度を向上させる顕微鏡を提供する目的に基づいている。
【００１７】
この実証的な目的は、特許請求項１２の特徴を含む顕微鏡によって達成される。
【００１８】
さらに、本発明は、所定のクロック速度および読み出しレジスタ数に対して、最小画像分離を低減するか、または光センサチップの画像記録速度を向上させる方法を提供する目的に基づいている。
【００１９】
この実証的な目的は、特許請求項２５の特徴を含む方法によって達成される。
【課題を解決するための手段】
【００２０】
できれば（たとえば、より高いクロック速度または並列に配置された複数の読み出しレジスタにより）読み出し時間を低減することによって、画像記録速度を向上させられることは、言うまでもない。
【００２１】
非感光領域が、感光領域の面積の少なくとも２倍に対応する面積を占めるように、光センサチップを構成するのが有利である。
【００２２】
前記光センサチップを顕微鏡に用いることがさらに有利である。顕微鏡には、照明光ビームを放射する少なくとも１つの光源が設けられるが、この照明光ビームは、走査装置によって光ユニットを通り、点ごとか、点ラスタごとか、またはラインごとにサンプルを照明する。分散素子がビーム経路に配置されるが、この分散素子は、サンプルから出て来る検出光ビームを空間的およびスペクトル的に分割し、それを光センサチップの感光領域へ導く。光センサチップは、感光領域に加えて非感光領域が形成されるように構成されるが、この場合に、非感光領域は、感光領域の面積の少なくとも２倍に対応する面積を占める。
【００２３】
さらに、光センサチップを読み出すための方法であって、光センサチップが感光領域および非感光領域を形成し、この方法が次のステップを含む方法が有利である。非感光領域は、感光領域の面積の少なくとも２倍に対応する面積で形成される。感光領域における、光センサチップの検出素子において異なる時点に生成された電荷が、光センサチップにおける非感光領域の少なくとも１つのバッファメモリ領域へ連続的に転送される。情報は、その後そこから読み出される。
【００２４】
感光領域を、ライン検出器として形成することができ、少なくとも２つの非感光ラインを、バッファメモリとして設けることができる。
【００２５】
光センサチップのさらなる実施形態は、バッファメモリのライン数が、感光ラインにおける、光センサチップの個別検出素子の数に対応することである。
【００２６】
感光ラインは、その両側に第１および第２のバッファメモリを割り当てることができる。
【００２７】
さらなる実施形態において、光センサチップの感光領域には、少なくとも２つのラインを含むブロックを含むことができ、また光非感光バッファメモリには、複数のブロックであって、それぞれが、感光ラインのブロックと同数の非感光ラインを含む複数のブロックが含まれる。もちろん、前記複数のブロックは、単一の、それに対応して大きなブロックとして物理的に実現できるが、しかし機能の点から見て、複数のブロックに対応する方法で動作される。
【００２８】
検出器の非感光領域は、検出器の面積の４分の３より多くをカバーする面積を有するのが好ましい。光センサチップは、ＣＣＤチップか、ＣＭＯＳチップか、または特に有利にはＥＭＣＣＤチップである。本発明のさらに有利な構成は、従属項から集めることができる。
【００２９】
本発明の主題は、図面では概略的に図示され、また以下に図に関連して説明されている。
【発明を実施するための最良の形態】
【００３０】
図１は、共焦点走査顕微鏡１の概略的構成を示すが、この顕微鏡１では、光センサチップ１９という本発明による装置が用いられている。少なくとも１つの照明系２から来る照明光ビーム３は、ビームスプリッタまたは適切な偏向手段５によって、走査装置７へ導かれる。照明光ビーム３は、偏向手段５に当たる前に、照明ピンホール６を通過する。走査装置７には、カルダン式に懸架された走査ミラー９が含まれるが、この走査ミラー９は、走査光ユニット１２および顕微鏡光ユニット１３を通り、物体１５上にかまたはそれを通して照明光ビーム３を案内する。不透明物体１５の場合には、照明光ビーム３は、物体の表面上に案内される。生体１５（試料）または透明物体の場合には、照明光ビーム３はまた、物体１５を通して案内することができる。これらの目的のために、適切な染料を備えて適切な場合には、光らない試料が準備される（これは、確立された先行技術なので、図示せず）。物体１５に存在する染料は、照明光ビーム３によって励起され、これらの染料に特有なスペクトルの特徴的な領域で光を放射する。物体１５から出て来るこの光が、検出光ビーム１７を規定する。検出光ビーム１７は、顕微鏡光ユニット１３、走査光ユニット１２を通り、走査モジュール７を介して、偏向手段５へ伝わり、偏向手段５を通り、検出ピンホール１８を介して、少なくとも１つの光センサチップ１９に伝わるが、この光センサチップ１９は、ＣＣＤチップまたはＥＭＣＣＤのチップとして具体化される。物体１５から出て来るか、またはそれによって規定された検出光ビーム１７は、図１では破線として示されている。物体１５から出て来る光のパワーに主に比例する電気検出信号が、光センサチップ１９で生成される。既に上で言及したように、物体１５が、ただ１つの波長ではない光を発するので、光センサチップ１９の上流に分散素子２０を配置するのが好都合である。分散素子２０は、検出光の個別波長が、空間的およびスペクトル的に分離されるように、検出光ビームをスペクトル的に分割する。分散素子２０の上流に配置されるのがレンズ２１であるが、このレンズ２１は、検出光ビーム１７を拡散して平行にする。分散素子２０の下流に配置されるのが、さらなるレンズ２２であるが、レンズ２２は、検出光ビーム１７のスペクトル的に分離されたビーム２４、２５を、光センサチップ１９に合焦させる。スペクトル的に分離されたビーム２４および２５は、それらの波長に関して異なり、したがって、光センサチップ１９における異なる領域に当たる。
【００３１】
図２は、検出器ライン３０およびバッファメモリ３１を備えた光センサチップ１９の概略図を示す。光センサチップ１９は、感光領域１９１および非感光領域１９２を形成した。非感光領域１９２は、感光領域１９１の面積の少なくとも２倍に対応する面積を占める。検出器ライン３０は、感光領域１９１に形成され、バッファメモリ３１は、非感光領域１９２に形成される。本発明による検出器の設計の場合に、光センサチップ１９は、ＣＣＤチップまたはＥＭＣＣＤのチップとして形成される。非感光または光不透過領域１９２の面積は、感光または感光領域１９１の面積より倍数だけ大きい。これは、次のことを意味している。すなわち、感光領域１９１からの画像情報は、データが光センサチップ１９から読み出される前に、非感光領域１９２へ２度以上シフトできるということである。したがって、非感光領域１９２は、高速バッファメモリとして機能する。この方法では、最小露出時間は、感光領域１９１から非感光領域１９２（バッファメモリ）へデータをシフトするのに必要な時間に低減される。したがって、最小露出時間は、読み出し時間から独立している。バッファに格納できる画像の数は、光センサチップ１９におけるバッファメモリ３１および感光領域１９１の検出器ライン３０のサイズ間の比率から与えられる。たとえばＣＣＤチップまたはＥＭＣＣＤチップなどの光センサチップ１９は、任意に大きくできないので、本発明は、小さな感光面積または小さな感光領域１９１（たとえばライン検出器）を有する検出器にとって特に有利である。バッファメモリが、感光領域１９１の領域または面積の２倍を超えるかまたは２倍に等しい場合には、早くも利点がもたらされる。
【００３２】
光センサチップ１９の好ましい一実施形態において、感光領域１９１は、ライン検出器として形成され、またレーザ走査顕微鏡に用途を見出す。この場合には、光センサチップ１９におけるバッファメモリ３１のライン数は、共焦点画像におけるピクセルの最大数に対応する。データは、２つの走査ラインの記録の間にバッファメモリ３１から読み出される。走査ライン間の休止に依存して、検出素子３０１、３０２、．．．、３０ｎごとの露出時間は、本発明による光センサチップ１９で著しく短縮することができる。したがって、顕微鏡を用いた単方向走査およびデューティ比０．２５の場合に、可能な露出時間は、７分の１に短縮される。読み出しは、読み出しレジスタ３２で行われる。
【００３３】
図３は、検出器ライン３０と、第１のバッファメモリ４１および第２のバッファメモリ４２とを備えた光センサチップ１９の概略図を示す。この配置は、本発明によるバッファメモリの特に有利な変形を構成する。第１のバッファメモリ４１は、検出器ライン３０の一側４３に配置され、第２のバッファメモリ４２は、検出器ライン３０の他側４４に配置される。したがって、光センサチップ１９の感光領域１９１からのデータは、１を超えるバッファメモリ４１、４２に書き込むことができる。結果として、第１のバッファメモリ４１からデータを読み出す一方で、さらなるデータを第２のバッファメモリ４２に同時に書き込むことが可能である。この構成により、ただ１つのバッファメモリを有する構成と比較して、同じ仕様が、全体的により小さなバッファメモリで達成される。
【００３４】
図４は、感光画素５０１、５０２、．．．、５０ｎを含む検出器ライン３０と、非正方形非感光要素５５１、５５２、．．．５５ｎ（画素）を有するバッファメモリとを備えた光センサチップ１９の概略図を示す。ここで説明する配置は、図２の配置に対応する。光センサチップ１９の面積を低減し、かつ転送時間を最小限にするために、バッファメモリにおける素子は、非正方形に形成される。読み出しは、読み出しレジスタ５２で行われる。
【００３５】
図５は、複数の検出器ライン３０を含む検出器領域６０と、同様に配置されたバッファメモリブロック６１１、６１２、．．．、６１ｎとを備えた光センサチップ１９の概略図である。ここで説明する配置は図２の配置に対応するが、感光領域１９１が複数の検出器ライン３０を含むという差異がある。非感光領域１９２（バッファメモリ）は、複数のバッファメモリブロック６１１、６１２、．．．、６１ｎから構成され、これらのブロックのそれぞれは、Ｎバッファメモリライン３０から構成されるが、この場合に、数Ｎは、感光領域１９１における検出器ライン３０の数に対応する。感光領域１９１は、対応するバッファメモリをブロックごとに備えた面積検出器として形成される。読み出しは、読み出しレジスタ６２で行われる。
【００３６】
図６は、複数の検出器ライン３０を含む検出器領域７０を備え、バッファメモリ７１におけるビンニングを伴う光センサチップ１９の概略図を示す。感光領域１９１からの情報は、読み出しの前にビンニングによりバッファメモリ７１において圧縮される。読み出しは、読み出しレジスタ７２で行われる。
【００３７】
たとえばプリズム、回折格子、ホログラムなどの分散素子と共に、バッファメモリを備えた光センサチップ１９をスペクトル検出ユニットとしてレーザ走査顕微鏡（図１を参照）において用いることによって、顕微鏡からの信号の迅速なスペクトル検出が可能になる。本発明による光センサチップ１９は、焦点面かまたはその近くに配置される。データは、特に光センサチップ１９から読み出され、この光センサチップ１９は、検出器ライン３０を含むかまたは面積検出器であるが、この場合に、読み出しは、ビンニングで行われる。記憶レジスタは、（たとえば、レーザ走査顕微鏡における走査モジュール７（もしくは検流計（galvos)）の反転中など光が検出器に入射しない時点の間に、またはレーザブランキング中に読み出される。
【００３８】
バッファメモリを表わす、光センサチップ１９の非感光領域１９２は、チップ上の光不透過マスクによって実現される。光不透過マスクは、光センサチップ１９の面積の４分の３より多くをカバーする。騒音低減のために、バッファメモリまたは全ＣＣＤ／ＥＭＣＣＤチップは、ペルチェ、液体、空気もしくは多段冷却または同等の手段で冷却することができる。
【００３９】
光センサチップ１９における検出素子および記憶素子の配置によって、バッファメモリからの画像情報項目の読み出し、および第２またはさらなるバッファメモリへの画像情報項目のシフトが、同時に行われる。ＣＣＤチップとして形成された光センサチップ１９のバッファメモリは、複数の読み出しレジスタによって読み出すことができる。複数の電子倍増増幅器レジスタを、ＥＭＣＣＤチップとして形成された光センサチップ１９の読み出しレジスタの下流に、配置することができる。
【００４０】
記憶のタイプは、光センサチップ１９の構成に依存して実現される。検出器ライン３０を有する光センサチップ１９の場合には、走査ラインにおける（共焦点画像の）画像情報は、ＣＣＤチップまたはＥＭＣＣＤチップのバッファメモリ３１に格納される。同様に、走査領域における（共焦点画像の）画像情報は、ＣＣＤチップまたはＥＭＣＣＤチップのバッファメモリに格納することができる。（共焦点画像における１つの点で測定された）時系列の画像情報は、同様に、ＣＣＤチップまたはＥＭＣＣＤのチップのバッファメモリに格納することができる。
【００４１】
一般に、バッファメモリは、（共焦点画像における）ラインフライバック中に読み出される。２以上の検出器ラインの感光領域１９１の場合には、バッファメモリは、（共焦点画像における）フレームフライバック中に読み出される。
【００４２】
バッファメモリは、ＣＣＤチップまたはＥＭＣＣＤチップの感光領域１９１とは異なるサイズを有するメモリ素子（画素）で構成されている。チップ面積および転送時間を最小限にするために、バッファメモリにおける画素は、非正方形に構成される（この点は、図４を参照されたい）。
【図面の簡単な説明】
【００４３】
【図１】検出光から信号を取り出すための光センサチップを備えた走査顕微鏡の概略図を示す。
【図２】検出器ラインおよびバッファメモリを備えた光センサチップの概略図を示す。
【図３】検出器ラインおよび２つのバッファメモリを備えた光センサチップの概略図を示す。
【図４】検出器ラインと、非正方形画素を備えたバッファメモリとを備えた光センサチップの概略図を示す。
【図５】複数の検出器ラインを含む検出器領域と、同様にブロックごとに配置されたバッファメモリブロックとを備えた光センサチップの概略図を示す。
【図６】複数の検出器ラインを含む検出器領域を備え、かつバッファメモリにおけるビンニングを伴う光センサチップの概略図を示す。
【図１】
2009508094.tif 000003
【図２】
2009508094.tif 000004
【図３】
2009508094.tif 000005
【図４】
2009508094.tif 000006
【図５】
2009508094.tif 000007
【図６】
2009508094.tif 000008
【手続補正書】
【提出日】平成19年4月3日(2007.4.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
照明光ビーム（５）を放射する少なくとも１つの光源（３）であって、この照明光ビーム（５）が、走査装置によって光ユニット（９）を通り、点ごとか、点ラスタ状か、またはラインごとにサンプル（１０）を照明する光源（３）と、前記サンプル（１０）から出て来る検出光ビーム（１２）を空間的およびスペクトル的に分割し、かつそれを光センサチップ（１９）の感光領域へ導く分散素子（２０）と、を含む顕微鏡（１）であって、前記光センサチップが、３つ以下の感光ラインに加えて、複数の非感光ラインを形成したライン型ブロックであって、非感光ライン数が、感光ライン数の少なくとも２倍に対応し、前記非感光ラインが、バッファメモリとして働くライン型ブロックとして形成されることを特徴とする顕微鏡（１）。
【請求項２】
前記ライン型ブロックが、１つの感光ラインを含むことを特徴とする、請求項１に記載の顕微鏡（１）。
【請求項３】
少なくとも２つの非感光ラインが、バッファメモリとして設けられ、この場合に、前記感光ラインが、第１および第２のバッファメモリを割り当てられることを特徴とする、請求項２に記載の顕微鏡（１）。
【請求項４】
各感光ラインが、複数の個別検出素子を含むことと、前記バッファメモリのライン数が、前記感光ラインの個別検出素子の最大数に対応することと、を特徴とする、請求項３に記載の顕微鏡（１）。
【請求項５】
前記ライン型ブロックが、２つのラインを含むことと、前記非感光バッファメモリが、複数のブロックであって、それぞれが、感光ラインを含む前記ライン型ブロックと同数の非感光ラインを含む複数のブロックを含むことと、を特徴とする、請求項１に記載の顕微鏡（１）。
【請求項６】
少なくとも、非感光ラインの第１のブロックおよび非感光ラインの第２のブロックが設けられることと、前記２つのブロックが、前記感光ブロックの両側に配置されることと、を特徴とする、請求項５に記載の顕微鏡（１）。
【請求項７】
前記光センサチップが、ＣＣＤ検出器またはＥＭＣＣＤであることを特徴とする、請求項１〜６のいずれか一項に記載の顕微鏡（１）。
【請求項８】
前記ＣＣＤ検出器または前記ＥＭＣＣＤチップの冷却が、騒音低減のために提供されることと、前記冷却が、ペルチェ冷却、液体冷却、空気冷却または多段冷却であることと、を特徴とする、請求項１〜７のいずれか一項に記載の顕微鏡（１）。
【請求項９】
前記バッファメモリが、前記光センサチップの前記感光ライン型ブロックに光が入射しない時点の間に読み出されることを特徴とする、請求項１〜８のいずれか一項に記載の顕微鏡（１）。
【請求項１０】
前記光センサチップの前記感光ライン型ブロックに光が入射しない前記時点が、前記顕微鏡の前記走査装置の反転またはレーザブランキングを含むことを特徴とする、請求項９に記載の顕微鏡（１）。
【請求項１１】
前記ＣＣＤ検出器のバッファメモリが、２以上の読み出しレジスタを設けられることを特徴とする、請求項１〜１０のいずれか一項に記載の顕微鏡（１）。
【請求項１２】
前記ＥＭＣＣＤの１つまたは複数の読み出しレジスタが、２以上の増幅器レジスタを設けられることを特徴とする、請求項８に記載の顕微鏡（１）。
【請求項１３】
顕微鏡の光センサチップを読み出すための方法であって、前記光センサチップが、感光ライン型ブロックおよび非感光領域を形成し、少なくとも２つの非感光ライン型ブロックが、バッファメモリとして設けられる方法であって、以下のステップ、すなわち、
・  分散素子が、前記光センサチップの上流に設けられて、異なる波長の検出光を前記感光ライン型ブロックに導くステップと、
・  ３つ以下の感光ラインに加えて、複数の非感光ラインが設けられ、非感光ラインの数が、前記感光ラインの少なくとも２倍に対応するステップと、
・  前記非感光ラインが、バッファメモリとして働くステップと、
・  前記感光ラインの検出素子において異なる時点に生成された電荷が、前記光センサチップにおける前記非感光ラインの少なくとも１つのバッファメモリ領域へ転送され、その後そこから読み出されるステップと、
を特徴とする方法。
【請求項１４】
前記感光ブロックが、複数の個別検出素子を含む単一の感光ラインを含むことと、前記バッファメモリのライン数が、前記感光ラインの個別検出素子の最大数に対応することと、を特徴とする、請求項１３に記載の方法。
【請求項１５】
前記感光ラインが、少なくとも第１および少なくとも第２のバッファメモリを割り当てられることを特徴とする、請求項１３または１４に記載の方法。
【請求項１６】
前記感光ライン型ブロックが、少なくとも２つのラインを含むことと、前記非感光バッファメモリが、複数のブロックであって、それぞれが、前記感光ラインブロックと同数の非感光ラインを含む複数のブロックから形成されることと、を特徴とする、請求項１３に記載の方法。
【請求項１７】
少なくとも、非感光ラインの第１のブロックおよび非感光ラインの第２のブロックが設けられることと、前記２つのブロックが、前記感光ライン型ブロックの両側に配置されることと、を特徴とする、請求項１６に記載の方法。
【請求項１８】
前記光センサチップが、ＣＣＤ検出器またはＥＭＣＣＤであることを特徴とする、請求項１３〜１７のいずれか一項に記載の方法。
【請求項１９】
前記ＣＣＤ検出器または前記ＥＭＣＣＤチップの冷却が、騒音低減のために提供されることと、前記冷却が、ペルチェ冷却、液体冷却、空気冷却または多段冷却であることを特徴とする、請求項１３〜１８のいずれか一項に記載の方法。
【請求項２０】
前記ＣＣＤ検出器のバッファメモリが、２以上の読み出しレジスタを設けられることを特徴とする、請求項１３〜１８のいずれか一項に記載の方法。
【請求項２１】
前記ＥＭＣＣＤの１つまたは複数の読み出しレジスタが、２以上の増幅器レジスタを設けられることを特徴とする、請求項２０に記載の方法。
【請求項２２】
前記感光ラインの場合または３つ以下のラインを含む前記感光ライン型ブロックの場合に、代替バッファ記憶および読み出しが実行され、各場合に、前記少なくとも２つのバッファメモリのうちの同数のバッファメモリが、前記感光ライン型ブロックの両側に設けられることを特徴とする、請求項１３〜２１のいずれか一項に記載の方法。
【請求項２３】
前記バッファメモリの読み出しが、前記光センサチップの前記感光領域に光が入射しない時点の間に実行されることを特徴とする、請求項１３〜２２のいずれか一項に記載の方法。
【請求項２４】
前記バッファメモリの読み出しが、走査顕微鏡の走査装置のラインフライバック中に実行されることを特徴とする、請求項１３〜２３のいずれか一項に記載の方法。
【請求項２５】
前記バッファメモリの読み出しが、走査顕微鏡の走査装置のフレームフライバック中に実行されることを特徴とする、請求項１３〜２３のいずれか一項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光センサチップを含む顕微鏡に関する。特に、本発明は、照明光ビームを放射する少なくとも１つの光源であって、この照明光ビームが、走査装置によって光ユニットを通り、点ごとか、点ラスタ状か、またはラインごとにサンプルを照明する光源と、サンプルから出て来る検出光ビームを空間的およびスペクトル的に分割し、それを光センサチップの感光領域へ導く分散素子と、を含む顕微鏡に関する。
【０００２】
さらに、本発明は、顕微鏡の光センサチップを読み出すための方法に関する。この光センサチップは、感光領域および非感光領域を形成してある。
【背景技術】
【０００３】
米国特許第６，０３８，０２３号明細書は、蛍光検出または蛍光分光法のためのシステムを開示している。この場合には、サンプルから来る光は、プリズムによってスペクトル的に分割されて、検出器アレイへ導かれる。
【０００４】
同様に、米国特許第４，６７４，８８０号明細書は、分析される光が、多数の検出素子を有する検出器に当たる分光光度計を説明している。
【０００５】
独国特許第４１  １１  ９０３号明細書は、分光学的に相関関係のある光走査顕微鏡のための発明を開示している。分光器には、冷却された二次元ＣＣＤアレイが含まれ、これに基づいて、測定光が検出される。
【０００６】
米国特許第５，３５５，１６５号明細書は、高速転送速度が可能な撮像ＣＣＤチップを開示している。このＣＣＤチップには、感光セルから構成された二次元マトリックスが含まれる。感光セルのそれぞれは、ローカルメモリとして機能する記憶レジスタを割り当てられる。
【０００７】
独国特許出願公開第１０２  ３１  ７７６号明細書は、顕微鏡を走査するための方法を開示している。少なくとも１つの蛍光染料を含むサンプルが、照明される。走査点から出て来る検出光が、スペクトル検出器によって検出され、この検出器が、各走査点のためのスペクトルデータを生成する。
【０００８】
欧州特許出願公開第０  ２５７  ３７９号明細書は、矢継ぎ早に画像を記録および格納するための方法を開示している。
【０００９】
ＣＣＤチップには３つの本質的なアーキテクチャ、すなわちフルフレーム、フレーム転送およびインターライン転送チップがある。
【００１０】
レーザ走査顕微鏡におけるスペクトル的に分割された検出光は、ＣＣＤまたは好ましくはＥＭＣＣＤライン検出器によって検出されるように意図されている。しかしながら、先行技術によるかかるＣＣＤまたはＥＭＣＣＤ検出器は、多くの用途に対して必要となる画像記録速度が遅すぎる。
【００１１】
フルフレームチップの場合には、全面積が、画像生成のために用いられる。完成し露出された画像が読み出される場合には、まだ読み出されていない画素は、露出され続ける。したがって、機械的シャッタなしでは、スミア効果(smear effects)が生じる。
【００１２】
フレーム転送チップの場合には、チップ面積の半分が、光不透過マスクによってシールドされる。露出の後、画像情報は、チップのこの非感光部分に完全にシフトされる。このシフト動作に必要な時間は、続いてチップを読み出すより著しく少ないので、結果として、スミア効果は、かなり低減される。
【００１３】
インターライン転送チップの場合には、スミア効果のさらなる低減が実現される。インターライン転送チップでは、チップの１つおきの列が光不透過式にマスクされる。露出の後、１列の幅で画像をシフトしさえすればよい。
【００１４】
フルフレームチップの場合には、２つの連続的な露出動作間の最小時間、いわゆる画像分離は、一般に、チップからの画像情報の読み出し時間に等しい。フレーム転送チップの場合、およびインターライン転送チップの場合の両方において、２つの連続的な露出間の時間は、画像情報を読み出すのに必要な時間より、せいぜい一回分しか短くすることができない。同様にこれらのチップにおいて、３以上の画像を有する時系列では、２つの連続的な露出間の最小分離は、マスクされた領域からの、それぞれのデータの読み出し時間に等しい。
【００１５】
フレーム転送およびインターライン転送チップの設計は、画像情報項目の読み出し動作中に生じる可能性があるスミア効果を回避することに向けて最適化される。連続的な露出間の最小分離、すなわち、画像分離およびしたがってまた最終的には画像繰り返し速度は、前記チップの設計に影響されない。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、所定のクロック速度および読み出しレジスタ数に対して、画像分離を低減するか、または光センサチップの画像記録速度を向上させる顕微鏡を提供する目的に基づいている。
【００１７】
この実証的な目的は、特許請求項１の特徴を含む顕微鏡によって達成される。
【００１８】
さらに、本発明は、所定のクロック速度および読み出しレジスタ数に対して、最小画像分離を低減するか、または顕微鏡の光センサチップの画像記録速度を向上させる方法を提供する目的に基づいている。
【００１９】
この実証的な目的は、特許請求項１３の特徴を含む方法によって達成される。
【課題を解決するための手段】
【００２０】
できれば（たとえば、より高いクロック速度または並列に配置された複数の読み出しレジスタにより）読み出し時間を低減することによって、画像記録速度を向上させられることは、言うまでもない。
【００２１】
前記光センサチップを顕微鏡に用いることがさらに有利である。顕微鏡には、照明光ビームを放射する少なくとも１つの光源が設けられるが、この照明光ビームは、走査装置によって光ユニットを通り、点ごとか、点ラスタごとか、またはラインごとにサンプルを照明する。分散素子がビーム経路に配置され、この分散素子が、サンプルから出て来る検出光ビームを空間的およびスペクトル的に分割し、それを光センサチップの感光領域へ導くが、この光センサチップは、ライン型ブロックとして形成され、３つ以下の感光ラインを含むにすぎない。光センサチップは、感光ブロックに加えて複数の非感光ラインが形成されるように構成され、この場合に、非感光ラインの数は、ライン型ブロックにおける感光ラインの数の少なくとも２倍に対応する。
【００２２】
さらに、顕微鏡の光センサチップを読み出すための方法であって、光センサチップが、ライン型感光ブロックおよびライン型非感光ブロックを形成し、この方法が次のステップを含む方法が有利である。非感光ライン型ブロックは、感光ライン型ブロックの３つ以下のラインの少なくとも２倍に対応するライン数で形成される。感光領域における、光センサチップの検出素子において異なる時点で生成された電荷が、光センサチップにおける非感光領域の少なくとも１つのバッファメモリ領域へ連続的に転送される。情報は、その後そこから読み出される。
【００２３】
感光領域は、個別ラインとして形成することができる。さらに、この目的のために、非感光ライン型ブロックを、バッファメモリとして、２つの非感光ラインから形成することができる。
【００２４】
光センサチップのさらなる実施形態は、バッファメモリのライン数が、感光ラインにおける、光センサチップの個別検出素子の数に対応することである。
【００２５】
感光ラインは、その両側に第１および第２のバッファメモリを割り当てることができる。
【００２６】
光センサチップは、ＣＣＤチップか、ＣＭＯＳチップか、または特に有利にはＥＭＣＣＤチップである。本発明のさらに有利な構成は、従属項から集めることができる。
【００２７】
本発明の主題は、図面では概略的に図示され、また以下に図に関連して説明されている。
【発明を実施するための最良の形態】
【００２８】
図１は、共焦点走査顕微鏡１の概略的構成を示すが、この顕微鏡１では、光センサチップ１９という本発明による装置が用いられている。少なくとも１つの照明系２から来る照明光ビーム３は、ビームスプリッタまたは適切な偏向手段５によって、走査装置７へ導かれる。照明光ビーム３は、偏向手段５に当たる前に、照明ピンホール６を通過する。走査装置７には、カルダン式に懸架された走査ミラー９が含まれるが、この走査ミラー９は、走査光ユニット１２および顕微鏡光ユニット１３を通り、物体１５上にかまたはそれを通して照明光ビーム３を案内する。不透明物体１５の場合には、照明光ビーム３は、物体の表面上に案内される。生体１５（試料）または透明物体の場合には、照明光ビーム３はまた、物体１５を通して案内することができる。これらの目的のために、適切な染料を備えて適切な場合には、光らない試料が準備される（これは、確立された先行技術なので、図示せず）。物体１５に存在する染料は、照明光ビーム３によって励起され、これらの染料に特有なスペクトルの特徴的な領域で光を放射する。物体１５から出て来るこの光が、検出光ビーム１７を規定する。検出光ビーム１７は、顕微鏡光ユニット１３、走査光ユニット１２を通り、走査モジュール７を介して、偏向手段５へ伝わり、偏向手段５を通り、検出ピンホール１８を介して、少なくとも１つの光センサチップ１９に伝わるが、この光センサチップ１９は、ＣＣＤチップまたはＥＭＣＣＤのチップとして具体化される。物体１５から出て来るか、またはそれによって規定された検出光ビーム１７は、図１では破線として示されている。物体１５から出て来る光のパワーに主に比例する電気検出信号が、光センサチップ１９で生成される。既に上で言及したように、物体１５が、ただ１つの波長ではない光を発するので、光センサチップ１９の上流に分散素子２０を配置するのが好都合である。分散素子２０は、検出光の個別波長が、空間的およびスペクトル的に分離されるように、検出光ビームをスペクトル的に分割する。分散素子２０の上流に配置されるのがレンズ２１であるが、このレンズ２１は、検出光ビーム１７を拡散して平行にする。分散素子２０の下流に配置されるのが、さらなるレンズ２２であるが、レンズ２２は、検出光ビーム１７のスペクトル的に分離されたビーム２４、２５を、光センサチップ１９に合焦させる。スペクトル的に分離されたビーム２４および２５は、それらの波長に関して異なり、したがって、光センサチップ１９における異なる領域に当たる。
【００２９】
図２は、検出器ライン３０およびバッファメモリ３１を備えた光センサチップ１９の概略図を示す。光センサチップ１９は、感光領域１９１および非感光領域１９２を形成した。非感光領域１９２は、感光領域１９１の面積の少なくとも２倍に対応する面積を占める。検出器ライン３０は、感光領域１９１に形成され、バッファメモリ３１は、非感光領域１９２に形成される。本発明による検出器の設計の場合に、光センサチップ１９は、ＣＣＤチップまたはＥＭＣＣＤのチップとして形成される。非感光または光不透過領域１９２の面積は、感光領域１９１の面積より倍数だけ大きい。これは、次のことを意味している。すなわち、感光領域１９１からの画像情報は、データが光センサチップ１９から読み出される前に、非感光領域１９２へ２度以上シフトできるということである。したがって、非感光領域１９２は、高速バッファメモリとして機能する。この方法では、最小露出時間は、感光領域１９１から非感光領域１９２（バッファメモリ）へデータをシフトするのに必要な時間に低減される。したがって、最小露出時間は、読み出し時間から独立している。バッファに格納できる画像の数は、光センサチップ１９におけるバッファメモリ３１および感光領域１９１の検出器ライン３０のサイズ間の比率から与えられる。たとえばＣＣＤチップまたはＥＭＣＣＤチップなどの光センサチップ１９は、任意に大きくできないので、本発明は、小さな感光面積または小さな感光領域１９１（たとえばライン検出器）を有する検出器にとって特に有利である。バッファメモリが、感光領域１９１の領域または面積の２倍を超えるかまたは２倍に等しい場合には、早くも利点がもたらされる。
【００３０】
光センサチップ１９の好ましい一実施形態において、感光領域１９１は、ライン検出器として形成され、またレーザ走査顕微鏡に用途を見出す。この場合には、光センサチップ１９におけるバッファメモリ３１のライン数は、共焦点画像におけるピクセルの最大数に対応する。データは、２つの走査ラインの記録の間にバッファメモリ３１から読み出される。走査ライン間の休止に依存して、検出素子３０１、３０２、．．．、３０ｎごとの露出時間は、本発明による光センサチップ１９で著しく短縮することができる。したがって、顕微鏡を用いた単方向走査およびデューティ比０．２５の場合に、可能な露出時間は、７分の１に短縮される。読み出しは、読み出しレジスタ３２で行われる。
【００３１】
図３は、検出器ライン３０と、第１のバッファメモリ４１および第２のバッファメモリ４２とを備えた光センサチップ１９の概略図を示す。この配置は、本発明によるバッファメモリの特に有利な変形を構成する。第１のバッファメモリ４１は、検出器ライン３０の一側４３に配置され、第２のバッファメモリ４２は、検出器ライン３０の他側４４に配置される。したがって、光センサチップ１９の感光領域１９１からのデータは、１を超えるバッファメモリ４１、４２に書き込むことができる。結果として、第１のバッファメモリ４１からデータを読み出す一方で、さらなるデータを第２のバッファメモリ４２に同時に書き込むことが可能である。この構成により、ただ１つのバッファメモリを有する構成と比較して、同じ仕様が、全体的により小さなバッファメモリで達成される。
【００３２】
図４は、感光画素５０１、５０２、．．．、５０ｎを含む検出器ライン３０と、非正方形非感光要素５５１、５５２、．．．５５ｎ（画素）を有するバッファメモリとを備えた光センサチップ１９の概略図を示す。ここで説明する配置は、図２の配置に対応する。光センサチップ１９の面積を低減し、かつ転送時間を最小限にするために、バッファメモリにおける素子は、非正方形に形成される。読み出しは、読み出しレジスタ５２で行われる。
【００３３】
図５は、３つの検出器ライン３０を含む検出器領域６０と、同様に配置されたバッファメモリブロック６１１、６１２、．．．、６１ｎとを備えた光センサチップ１９の概略図である。ここで説明する配置は図２の配置に対応するが、感光領域１９１が３つの検出器ライン３０を含むという差異がある。非感光領域１９２（バッファメモリ）は、複数のバッファメモリブロック６１１、６１２、．．．、６１ｎから構成され、これらのブロックのそれぞれは、Ｎバッファメモリライン３０から構成されるが、この場合に、数Ｎは、感光領域１９１における検出器ライン３０の数に対応する。感光領域１９１は、対応するバッファメモリをブロックごとに備えた面積検出器として形成される。読み出しは、読み出しレジスタ６２で行われる。
【００３４】
図６は、３つの検出器ライン３０を含む検出器領域７０を備え、バッファメモリ７１におけるビンニングを伴う光センサチップ１９の概略図を示す。感光領域１９１からの情報は、読み出しの前にビンニングによりバッファメモリ７１において圧縮される。読み出しは、読み出しレジスタ７２で行われる。
【００３５】
たとえばプリズム、回折格子、ホログラムなどの分散素子と共に、バッファメモリを備えた光センサチップ１９をスペクトル検出ユニットとしてレーザ走査顕微鏡（図１を参照）において用いることによって、顕微鏡からの信号の迅速なスペクトル検出が可能になる。本発明による光センサチップ１９は、焦点面かまたはその近くに配置される。データは、特に光センサチップ１９から読み出され、この光センサチップ１９は、検出器ライン３０を含むかまたは面積検出器であるが、この場合に、読み出しは、ビンニングで行われる。記憶レジスタは、（たとえば、レーザ走査顕微鏡における走査モジュール７（もしくは検流計(galvos)）の反転中など光が検出器に入射しない時点の間に、またはレーザブランキング中に読み出される。
【００３６】
バッファメモリを表わす、光センサチップ１９の非感光領域１９２は、チップ上の光不透過マスクによって実現される。光不透過マスクは、光センサチップ１９の面積の４分の３より多くをカバーする。騒音低減のために、バッファメモリまたは全ＣＣＤ／ＥＭＣＣＤチップは、ペルチェ、液体、空気もしくは多段冷却または同等の手段で冷却することができる。
【００３７】
光センサチップ１９における検出素子および記憶素子の配置によって、バッファメモリからの画像情報項目の読み出し、および第２またはさらなるバッファメモリへの画像情報項目のシフトが、同時に行われる。ＣＣＤチップとして形成された光センサチップ１９のバッファメモリは、複数の読み出しレジスタによって読み出すことができる。複数の電子倍増増幅器レジスタを、ＥＭＣＣＤチップとして形成された光センサチップ１９の読み出しレジスタの下流に、配置することができる。
【００３８】
記憶のタイプは、光センサチップ１９の構成に依存して実現される。検出器ライン３０を有する光センサチップ１９の場合には、走査ラインにおける（共焦点画像の）画像情報は、ＣＣＤチップまたはＥＭＣＣＤチップのバッファメモリ３１に格納される。同様に、走査領域における（共焦点画像の）画像情報は、ＣＣＤチップまたはＥＭＣＣＤチップのバッファメモリに格納することができる。（共焦点画像における１つの点で測定された）時系列の画像情報は、同様に、ＣＣＤチップまたはＥＭＣＣＤのチップのバッファメモリに格納することができる。
【００３９】
一般に、バッファメモリは、（共焦点画像における）ラインフライバック中に読み出される。２以上の検出器ラインの感光領域１９１の場合には、バッファメモリは、（共焦点画像における）フレームフライバック中に読み出される。
【００４０】
バッファメモリは、ＣＣＤチップまたはＥＭＣＣＤチップの感光領域１９１とは異なるサイズを有するメモリ素子（画素）で構成されている。チップ面積および転送時間を最小限にするために、バッファメモリにおける画素は、非正方形に構成される（この点は、図４を参照されたい）。
【図面の簡単な説明】
【００４１】
【図１】検出光から信号を取り出すための光センサチップを備えた走査顕微鏡の概略図を示す。
【図２】検出器ラインおよびバッファメモリを備えた光センサチップの概略図を示す。
【図３】検出器ラインおよび２つのバッファメモリを備えた光センサチップの概略図を示す。
【図４】検出器ラインと、非正方形画素を備えたバッファメモリとを備えた光センサチップの概略図を示す。
【図５】３つの検出器ラインを含むライン型ブロックと、同様にブロックごとに配置されたバッファメモリブロックとを備えた光センサチップの概略図を示す。
【図６】複数の検出器ラインを含む検出器領域を備え、かつバッファメモリにおけるビンニングを伴う光センサチップの概略図を示す。
【国際調査報告】
2009508094.tif 000009
2009508094.tif 000010
2009508094.tif 000011
2009508094.tif 000012
2009508094.tif 000013
2009508094.tif 000014