(57)【要約】  発光用のｎ型層及び光反射用のｐ型層を備え、複数のエピタキシャル層を有する発光用の半導体デバイスを提供する。ｐ型層は、導電金属の外層用の少なくとも１つのシード層を有する。少なくとも１つのシード層は、外層及び光反射層の熱膨張差のためのバッファを提供するための材料である。【選択図】  図１７（ａ）
2009510765.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）光生成用の活性層、光透過用のｎ型層及び光反射用のｐ型層を有する複数のエピタキシャル層を備える、発光用の半導体デバイスであって、
（ｂ）前記ｐ型層上には、導電金属からなる外層用の少なくとも１つのシード層があり、
（ｃ）前記少なくとも１つのシード層が、前記外層と前記光反射層との熱膨張差のためのバッファを提供する材料からなる、半導体デバイス。
【請求項２】
前記少なくとも１つのシード層に付着される層が前記ｐ型層、前記活性層及び前記ｎ型層の少なくとも１つに拡散するのを防ぐ拡散バリアを、前記少なくとも１つのシード層が備える、請求項１に記載の半導体デバイス。
【請求項３】
（ａ）光生成用の活性層、光透過用のｎ型層及び光反射用のｐ型層を有する複数のエピタキシャル層を備える、発光用の半導体デバイスであって、
（ｂ）前記ｐ型層上には、導電金属からなる外層用の少なくとも１つのシード層があり、
（ｃ）前記少なくとも１つのシード層に付着される層が前記ｐ型層、前記活性層及び前記ｎ型層の少なくとも１つに拡散するのを防ぐ拡散バリアを、前記少なくとも１つのシード層が備える、半導体デバイス。
【請求項４】
前記少なくとも１つのシード層が、前記外層と前記光反射層との熱膨張差のためのバッファを提供する材料からなる、請求項３に記載の半導体デバイス。
【請求項５】
前記少なくとも１つのシード層が複数のシード層を備え、前記複数のシード層が、反射材料からなり且つ第１の熱膨張係数を有する第１のシード層と、第２の熱膨張係数を有する第２の材料からなる第２のシード層を備える、請求項１〜４のいずれか一項に記載の半導体デバイス。
【請求項６】
前記第２の熱膨張係数が、前記第１の熱膨張係数より大きい、請求項５に記載の半導体デバイス。
【請求項７】
前記ｎ型層が、ｎ型金属アレイを備える、請求項１〜６のいずれか一項に記載の半導体デバイス。
【請求項８】
前記外層及び前記ｎ型金属アレイが、当該半導体デバイスの端子を備える、請求項７に記載の半導体デバイス。
【請求項９】
複数のエピタキシャル層を備える発光用の半導体デバイスであって、
前記複数のエピタキシャル層が、
（ａ）ｐ型層と、
（ｂ）前記ｐ型層上の少なくとも１つの反射層と、
（ｃ）前記少なくとも１つの反射層上の導電材料からなる外層と、
（ｄ）ｎ型層と、
（ｅ）前記ｎ型層上のｎ型金属と、
（ｆ）前記ｎ型層と前記ｐ型層との間の活性層と、
を備え、
前記ｎ型金属が、光出力における該ｎ型金属の影響を最小限に抑えるために、前記ｎ型層の中央でアレイ状に配置され、前記ｎ型金属及び前記外層が当該半導体デバイス用の端子である、半導体デバイス。
【請求項１０】
複数のシード層が、反射材料からなり且つ第１の熱膨張係数を有する第１のシード層と、第２の熱膨張係数を有する第２の材料からなる第２のシード層とを備え、前記第２の熱膨張係数が前記第１の熱膨張係数より大きい、請求項９に記載の半導体デバイス。
【請求項１１】
前記第１のシード層と前記第２のシード層との間に、中間熱膨張係数を有する少なくとも１つの中間材料からなる少なくとも１つの中間シード層があり、前記中間熱膨張係数が、前記第１の熱膨張係数より大きく、前記第２の熱膨張係数より小さい、請求項５〜８及び１０のいずれか一項に記載の半導体デバイス。
【請求項１２】
前記外層が、前記第２の材料からなる、請求項５〜８、１０及び１１のいずれか一項に記載の半導体デバイス。
【請求項１３】
前記反射材料、前記２の材料及び前記中間材料が互いに異なる材料である、請求項１１又は１２に記載の半導体デバイス。
【請求項１４】
前記中間材料は、前記第２の材料が前記エピタキシャル層に拡散するのを防ぐ拡散バリアである、請求項５〜８及び１１〜１３のいずれか一項に記載の半導体デバイス。
【請求項１５】
前記外層が、比較的厚く、当該半導体デバイス用の、構造支持体、ヒートシンク、放熱体及び電流散逸体からなる群から選択される少なくとも１つのためのものであり、且つ、当該半導体デバイス用の端子として機能する、請求項１〜１４のいずれか一項に記載の半導体デバイス。
【請求項１６】
前記ｎ型金属アレイが、中央部分と、外側部分と、前記中央部分と前記外側部分との間を接続するための接合部分とを備え、前記外側部分及び前記接合部分が電流散逸のためのものである、請求項７〜１５のいずれか一項に記載の半導体デバイス。
【請求項１７】
窒化ガリウム半導体デバイスである、請求項１〜１６のいずれか一項に記載の半導体デバイス。
【請求項１８】
前記外層が、前記第２の材料からなる、請求項５〜８及び１０〜１７のいずれか一項に記載の半導体デバイス。
【請求項１９】
発光用の半導体デバイスを製造する方法であって、
（ａ）前記半導体デバイスの複数のエピタキシャル層におけるｐ型層上に、ｐ型金属の層を形成するステップと、
（ｂ）前記ｐ型金属の層上に、複数のシード層における第１のシード層を付着するステップであって、該第１のシード層が、光反射性であり、第１の熱膨張係数を有する第１の材料からなる、ステップと、
（ｃ）前記第１のシード層上に、前記複数のシード層における第２のシード層を形成するステップであって、該第２のシード層が、第２の熱膨張係数を有する第２の材料からなり、前記第２の熱膨張係数が前記第１の熱膨張係数より大きい、ステップと、
（ｄ）前記ｐ型金属の層上に少なくとも１つのシード層を付着するステップであって、該シード層上に付着される層が前記ｐ型層に拡散するのを防ぐ拡散バリアとして該シード層が機能する、ステップと
を備える方法。
【請求項２０】
前記複数のシード層のうちの１層は、該層に付着される層が前記ｐ型層に拡散するのを防ぐ拡散バリアである、請求項１９に記載の方法。
【請求項２１】
発光用の半導体デバイスを製造する方法であって、
（ａ）前記半導体デバイスの複数のエピタキシャル層におけるｐ型層上に、ｐ型金属の層を形成するステップと、
（ｂ）前記ｐ型金属の層上に少なくとも１つのシート層を付着するステップであって、該シード上に付着される層が前記ｐ型層に拡散するのを防ぐ拡散バリアとして該シード層が機能する、ステップと
を備える方法。
【請求項２２】
前記少なくとも１つのシード層が複数のシード層を備え、第１のシード層が、光反射性である、第１の熱膨張係数を有する第１の材料からなり、
前記第１のシード層上に、前記複数のシード層における第２のシード層を形成し、前記第２のシード層が、第２の熱膨張係数を有する第２の材料からなり、前記第２の熱膨張係数が前記第１の熱膨張係数より大きい、請求項２１に記載の方法。
【請求項２３】
前記第２のシード層上に外層を形成するステップをさらに備え、
前記外層が、比較的厚く、前記半導体デバイス用の、構造支持体、ヒートシンク、放熱体及び電流散逸体からなる群から選択される少なくとも１つのためのものであり、且つ、前記半導体デバイス用の端子として機能する、請求項１９、２０又は２２に記載の方法。
【請求項２４】
複数のエピタキシャル層におけるｎ型金属層上にｎ型金属アレイを形成するステップをさらに備える、請求項１９〜２３のいずれか一項に記載の方法。
【請求項２５】
前記ｎ型金蔵アレイ及び前記外層が、前記半導体デバイス用の端子である請求項２３に追加されたときの、請求項２４に記載の方法。
【請求項２６】
複数のエピタキシャル層を備える発光用の半導体デバイスを製造する方法であって、
前記複数のエピタキシャル層におけるｐ型層上に、複数のシード層における第１のシード層を反射層として形成するステップと、
前記複数のシード層上に導電材料からなる外層を形成するステップと、
前記複数のエピタキシャル層におけるｎ型層上に、光出力におけるその影響を最小限に抑えるために、前記ｎ型層の中央にてアレイ状にｎ型金属を形成するステップと
を備え、前記ｎ型金属及び前記外層が前記半導体デバイス用の端子である、方法。
【請求項２７】
前記第１のシード層が、反射材料からなり、かつ、第１の熱膨張係数を有し、
当該方法がさらに、前記第１のシード層上に、第２の熱膨張係数を有する第２の材料からなる第２のシード層を形成するステップを備え、
前記第２の熱膨張係数が、前記第１の熱膨張係数より大きい、請求項２６に記載の方法。
【請求項２８】
前記第２のシード層が形成される前に、前記第１のシード層上に少なくとも１つの中間シード層を形成するステップをさらに備え、
前記少なくとも１つの中間シード層が、前記第１の熱膨張係数より大きく、前記第２の熱膨張係数より小さい中間熱膨張係数を有する少なくとも１つの材料からなる、請求項１９、２０、２２〜２５及び２７のいずれか一項に記載の方法。
【請求項２９】
前記外層が、前記第２の材料から構成される、請求項２３〜２５、２７及び２８のいずれか一項に記載の方法。
【請求項３０】
前記反射材料、前記２の材料及び前記中間シード層の材料が互いに異なる材料である、請求項２８又は２９に記載の方法。
【請求項３１】
窒化ガリウム半導体デバイスである、請求項１９〜３０のいずれか一項に記載の方法。
【請求項３２】
基板上に形成された複数のエピタキシャル層からなる発光用の半導体デバイスを製造する方法であって、
前記複数のエピタキシャル層が前記複数のエピタキシャル層の電気的特性及び機械的特性を保持すべく非損傷状態で、前記複数のエピタキシャル層から前記基板を分離すると同時に、前記複数のエピタキシャル層が前記複数のエピタキシャル層の電気的特性及びステップを備える、方法。
【請求項３３】
分離前に、前記複数のエピタキシャル層上に少なくとも１つのシード層を形成するステップと、前記少なくとも１つのシード層上に外層を形成するステップとをさらに備え、
前記外層が、比較的厚く、前記半導体デバイス用の、構造支持体、ヒートシンク、放熱体及び電流散逸体からなる群から選択される少なくとも１つのためのものであり、かつ、前記半導体デバイス用の端子として機能する、請求項３２に記載の方法。
【請求項３４】
前記少なくとも１つのシード層が形成された後であって、前記外層が前記少なくとも１つのシード層上に形成される前に、
（ａ）ｐ型金属オーミック接触層を複数のエピタキシャル層におけるｐ型層に付着するステップと、
（ｂ）前記ｐ型金属オーミック接触層及び前記ｐ型層上に酸化物層を付着するステップと、
（ｃ）前記金属オーミック接触層から前記酸化物層を除去するステップと、
（ｄ）前記酸化物層及び前記金属オーミック接触層上に前記少なくとも１つのシード層を堆積するステップと
が行われる、請求項３３に記載の方法。
【請求項３５】
前記ステップ（ｄ）の後であって、前記外層が形成される前に、厚いレジストパターンが前記少なくとも１つのシード層に付着され、前記外層が、前記厚いレジストパターン間に形成される、請求項３４に記載の方法。
【請求項３６】
前記外層が、前記厚いレジストパターン上に形成される、請求項３５に記載の方法。
【請求項３７】
前記外層が続いて研磨される、請求項３５又は３６に記載の方法。
【請求項３８】
前記酸化物層が二酸化ケイ素である、請求項３４〜３７のいずれか一項に記載の方法。
【請求項３９】
前記基板の分離に続いて、
（ａ）各メサ部の縁部に沿ったトレンチエッチングによって、個別のデバイスの孤立化の第１の段階と、
（ｂ）パッドエッチングステップと、
（ｃ）ダイ孤立化ステップと、
（ｄ）前記複数のエピタキシャル層におけるｎ型層上にｎ型オーミック接触アレイを形成するステップと、
（ｅ）ダイ分離ステップと
が行われる、請求項３２〜３８のいずれか一項に記載の方法。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、発光用の半導体デバイスの製造に関し、特に、これに限定するわけではないが、サファイア基板上への発光用半導体デバイスの製造について言及する。
【発明の背景】
【０００２】
例えば、発光ダイオード（「ＬＥＤ」）、レーザダイオード、光検出器、トランジスタ、スイッチなどのＧａＮ半導体デバイスは、多くの用途に広く用いられている。周知の用途は、信号機、携帯電話ディスプレイの背面照明、液晶ディスプレイ（「ＬＣＤ」）の背面照明、カメラ用のフラッシュライトなどが挙げられるが、これらに限定されるわけではない。ＬＥＤ、レーザダイオード又は照明として使用するための窒化ガリウム半導体の製造は、比較的低い生産性を示す。また、公知の技術は、最適化されていない光出力を有する半導体デバイスをもたらす。
【発明の概要】
【０００３】
第１の好ましい態様によれば、
（ａ）光生成用の活性層、光透過用のｎ型層及び光反射用のｐ型層を備える複数のエピタキシャル層を備える、発光用の半導体デバイスであって、
（ｂ）ｐ型層が、その上に導電金属の外層用の少なくとも１つのシード層を有し、
（ｃ）少なくとも１つのシード層が、外層及び光反射層の熱膨張差のためのバッファを提供するための材料からなる、発光用の半導体デバイスが提供される。
【０００４】
前記少なくとも１つのシード層は、このシード層に付着される層がｐ型層、活性層及びｎ型層の少なくとも１つに拡散するのを防ぐ拡散バリアを備えてもよい。
【０００５】
第２の好ましい態様によれば、
（ａ）光生成用の活性層、光透過用のｎ型層及び光反射用のｐ型層を備える複数のエピタキシャル層を備える、発光用の半導体デバイスであって、
（ｂ）ｐ型層は、その上に導電金属の外層用の少なくとも１つのシード層を有し、
（ｃ）少なくとも１つのシード層は、このシード層に付着される層がｐ型層、活性層及びｎ型層の少なくとも１つに拡散するのを防ぐ拡散バリアを備える発光用の半導体デバイスが提供される。
【０００６】
第２の態様に関して、少なくとも１つのシード層はまた、外層及び光反射層の熱膨張差のためのバッファを提供するための材料からなるとよい。
【０００７】
両方の態様に関して、少なくとも１つのシード層は、複数のシード層を備えてもよく、複数のシード層は、反射材料及び第１の熱膨張係数を有する第１のシード層及び第２の熱膨張係数を有する第２の材料の第２のシード層を備える。第２の熱膨張係数は、第１の熱膨張係数より大きい。
【０００８】
ｎ型層は、ｎ型金属アレイからなるものが考えられる。外層及びｎ型金属アレイは、半導体デバイス端子を備えるとよい。
【０００９】
第３の好ましい態様によれば、複数のエピタキシャル層を備える発光用の半導体デバイスであって、複数のエピタキシャル層は、
（ａ）ｐ型層と、
（ｂ）ｐ型層上の少なくとも１つの反射層と、
（ｃ）少なくとも１つの反射層上の導電材料の外層と、
（ｄ）ｎ型層と、
（ｅ）ｎ型層上のｎ型金属と、
（ｆ）ｎ型層とｐ型層との間の活性層と
を備え、
ｎ型金属は、光出力におけるその影響を最小限に抑えるために、ｎ型層の中央でアレイ状に配置され、ｎ型金属及び外層は、半導体デバイス用の端子である、発光用の半導体デバイスが提供される。
【００１０】
複数のシード層は、反射材料から構成される第１の熱膨張係数を有する第１のシード層と、第２の熱膨張係数を有する第２の材料の第２のシード層とを備えるものが考えられ、第２の熱膨張係数は、第１の熱膨張係数より大きい。
【００１１】
上記３つのすべての態様に関して、第１のシード層と第２のシード層との間に、中間熱膨張係数を有する少なくとも１つの中間材料の少なくとも１つの中間シード層があってもよく、中間熱膨張係数は、第１の熱膨張係数より大きく、第２の熱膨張係数より小さい。外層は、第２の材料から構成されてもよい。反射材料、第２の材料及び中間材料はすべて、異なっていてもよい。中間材料は、第２の材料がエピタキシャル層に拡散しないようするための拡散バリアであってもよい。外層は、比較的厚く、半導体デバイス用の、構造支持体、ヒートシンク、放熱体、電流散逸体のうち少なくとも１つのためのものであり、半導体デバイス用の端子として機能してもよい。アレイは、中央部分と、外側部分と、中央部分と外側部分との間を接続するための接合部分とを備えてもよく、外側部分及び接合部分は、電流散逸のためのものとすることができる。半導体デバイスは、窒化ガリウム半導体デバイスとすることができ、外層は、第２の材料から構成することができる。
【００１２】
第４の好ましい態様によれば、発光用の半導体デバイスの製造方法であって、
（ａ）半導体デバイスの複数のエピタキシャル層におけるｐ型層上に、ｐ型金属の層を形成するステップと、
（ｂ）ｐ型金属の層上に、複数のシード層における第１のシード層を付着するステップであって、第１のシード層は、光反射性である、第１の熱膨張係数を有する第１の材料から構成される、ステップと、
（ｃ）第１のシード層上に複数のシード層における第２のシード層を形成するステップであって、第２のシード層は、第２の熱膨張係数を有する第２の材料から構成され、第２の熱膨張係数は、第１の熱膨張係数より大きい、ステップと、
（ｂ）ｐ型金属の層上に、シード層に付着された層がｐ型層に拡散しないようにする拡散バリアとして少なくとも１つのシード層を付着するステップと、を備える発光用の半導体デバイスの製造方法が提供される。
【００１３】
複数のシード層のうちの１層は、シード層に付着される層がｐ型層に拡散しないようにするための拡散バリアとすることができる。
【００１４】
第５の好ましい態様によれば、発光用の半導体デバイスの製造方法であって、
（ａ）半導体デバイスの複数のエピタキシャル層におけるｐ型層上に、ｐ型金属の層を形成するステップと、
（ｂ）ｐ型金属の層上に、シード層に付着される層がｐ型層に拡散するのを防止する拡散バリアとして少なくとも１つのシード層を付着するステップと、を備える発光用の半導体デバイスの製造方法が提供される。
【００１５】
少なくとも１つのシード層は、複数のシード層からなるものとしてもよく、第１のシード層は、光反射性である、第１の熱膨張係数を有する第１の材料から構成され、第１のシード層の上に複数のシード層における第２のシード層を形成し、第２のシード層は、第２の熱膨張係数を有する第２の材料から構成され、第２の熱膨張係数は、第１の熱膨張係数より大きい。
【００１６】
第４の態様及び第５の態様に関して、本方法はさらに、第２のシード層上に外層を形成するステップを備えてもよく、外層は、比較的厚く、半導体デバイス用の、構造支持体、ヒートシンク、放熱体、電流散逸体からなる群から選択される少なくとも１つのためのものであり、半導体デバイス用の端子として機能する。ｎ型金属アレイは、複数のエピタキシャル層におけるｎ型金属層の上に形成されてもよい。アレイ及び外層は、半導体デバイスの端子であってもよい。
【００１７】
第６の好ましい態様によれば、複数のエピタキシャル層を備える発光用の半導体デバイスの製造方法であって、
複数のエピタキシャル層におけるｐ型層上に、反射層として複数のシード層における第１のシード層を形成するステップと、
複数のシード層上に導電材料の外層を形成するステップと、
複数のエピタキシャル層におけるｎ型層上に、光出力におけるその影響を最小限に抑えるために、ｎ型層の中央にてアレイ状にｎ型金属を形成するステップと
を備え、ｎ型金属及び外層は、半導体デバイス用端子である発光用の半導体デバイスの製造方法が提供される。
【００１８】
第１のシード層は、反射材料から構成され、第１の熱膨張係数を有するものとすることができ、本方法は好ましくは、さらに、第１のシード層の上に第２の熱膨張係数を有する第２の材料から構成される第２のシード層を形成するステップを備え、第２の熱膨張係数は、第１の熱膨張係数より大きい。
【００１９】
本方法はさらに、第２のシード層が形成される前に、第１のシード層上に少なくとも１つの中間シード層を形成してもよく、少なくとも１つの中間シード層が第１の熱膨張係数より大きく、第２の熱膨張係数より小さい中間熱膨張係数を有する少なくとも１つの材料から構成される。外層は、第２の材料から構成されてもよい。反射材料、第２の材料及び中間シード層材料はすべて、異なっていてもよい。半導体デバイスは、窒化ガリウム半導体デバイスであってもよい。
【００２０】
第７の好ましい態様によれば、基板上に設けられた複数のエピタキシャル層を備える発光用の半導体デバイスを製造する方法であって、
複数のエピタキシャル層がその電気的特性及び機械的特性を保持するために非損傷状態で、複数のエピタキシャル層から基板を分離するステップを備える。
【００２１】
本方法はさらに、分離する前に、複数のエピタキシャル層上に少なくとも１つのシード層を形成するステップと、少なくとも１つのシード層上に外層を形成するステップと、を備え、外層は、比較的厚く、半導体デバイス用の、構造支持体、ヒートシンク、放熱体、電流散逸体からなる群から選択される少なくとも１つのためのものであり、半導体デバイス用端子として機能する。
【００２２】
少なくとも１つのシード層が形成された後であって、外層が少なくとも１つのシード層上に形成される前に、以下のステップが行われてもよい。
（ａ）ｐ型金属オーミック接触層を複数のエピタキシャル層におけるｐ型層に付着するステップ
（ｂ）ｐ型金属オーミック接触層及びｐ型層上に酸化物の層を付着するステップ
（ｃ）金属オーミック接触層から酸化物層を除去するステップ
（ｄ）酸化物層及び金属オーミック接触層上に少なくとも１つのシード層を堆積するステップ。
【００２３】
ステップ（ｄ）の後であって、外層が形成される前に、厚いレジストパターンが少なくとも１つのシード層に施されてもよく、外層は、厚いレジストパターン間に形成される。外層はまた、厚いレジストパターン上に形成されてもよい。外層は、分離の次に研磨されてもよい。酸化物層は、二酸化ケイ素であってもよい。
【００２４】
基板の分離の次に、以下のステップが行われてもよい。
（ａ）各メサ部の縁部に沿ったトレンチエッチングによって、個別のデバイスの孤立化の第１の段階、
（ｂ）パッドエッチングステップ、
（ｃ）ダイの孤立化ステップ、
（ｄ）複数のエピタキシャル層におけるｎ型層上にｎ型オーミック接触アレイを形成するステップ、
（ｅ）ダイ分離ステップ。
【００２５】
本発明が十分に理解され、容易に実用化されることができるようにするために、本発明の好ましい実施形態のみが非限定的な例によって本明細書では記載されるものとし、説明は、添付の例示図面を参照するものとする。
【好ましい実施形態の詳細な説明】
【００２６】
以下に記載するＧａＮデバイスは、サファイア基板上の半導体薄層（エピタキシャル層と呼ぶ）の積層から構成されるエピタキシャルウェーハから製造される。エピタキシャル層の組成及び厚さは、ウェーハ設計に左右され、ウェーハから製造されるデバイスによって発せられる光の光色（波長）を決定する。通常、薄いバッファ層が最初に１０〜３０ｎｍの範囲であることが多い厚さで、サファイア基板の上に堆積され、この薄いバッファ層は、ＡｌＮ又はＧａＮのいずれかであってもよい。本明細書において、この層は、記載及び図示されていない。薄いバッファ層の上部には、ＧａＮ、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮなどから形成される他の層が堆積される。高いウェーハ品質を実現するために、ｎ型層は、薄いバッファ層の上に堆積されることが多く、次に、意図せずにドープされた活性領域が続く。最後に、ｐ型ドープ層が、堆積される。活性領域は通常、単一の量子井戸又は複数の量子井戸から形成され、光生成のためのダブルヘテロ構造である。しかし、活性領域は、例えば、量子ドットなどの他の形態であってもよい。エピタキシャル層の堆積は通常、有機金属化学気相堆積法（「ＭＯＣＶＤ」）又は分子線エピタキシ（「ＭＢＥ」）による。エピタキシャル層の厚さは、数ナノメートル〜数ミクロンの範囲である。
【００２７】
第一に、図１を参照して、サファイア基板４の上に窒化ガリウム（ＧａＮ）のｎ型層３、量子井戸又は活性層２及びＧａＮのｐ型層１が付着された後から、プロセスが始まる。次に、ｐ型金属層５が、ｐ型層１上に付着される。ｐ型金属層５は、ニッケル−金（ＮｉＡｕ）又は他の適切な金属から形成されてもよい。標準的なフォトリソグラフィ及びエッチングが次に、層５にパターン形成するために用いられる。これは、金属層５上にフォトレジストの薄層（図２における層６（ａ））を付着し、次に、レジスト露光及び現像を行うことによって実行される。レジストパターン６（ａ）は、金属層５をエッチングするためのエッチングマスクとして機能する。エッチングは、ウェット化学エッチング又はプラズマドライエッチング（図２参照）のいずれによるものであってもよい。フォトレジスト６（ａ）が次に、除去される。ｐ型ＧａＮ層１の表面に残っているパターン形成された層５は、ｐ型ＧａＮ層１に対するオーミック接触層として機能する。アニーリングは、層５がパターン形成される前又は後のいずれに行われてもよい。
【００２８】
ｐ型層１は、比較的薄く、普通は１ミクロン程度であるが、好ましくは１ミクロン未満である。
【００２９】
二酸化ケイ素（ＳｉＯ２）の層７は、残っているＰ型金属層部分５及びｐ型ＧａＮ層１（図３）上に標準的な薄膜堆積法によって堆積される。これは、プラズマ強化化学気相堆積法（「ＰＥＣＶＤ」）、スパッタリング、気化又は他の適切な技術によるものであってもよい。
【００３０】
図４に図示されているように、第２のフォトレジスト層６（ｂ）が、酸化物層７上に付着される。レジストが次に、パターン形成され、酸化物層７をパターン形成するためのマスクとして機能する。酸化物層７のウェットエッチング又はドライエッチング（プラズマエッチング）が、実行される。フォトレジスト６（ｂ）が除去されていない領域における酸化物が除去され、エッチング後に、レジスト６（ｂ）によって保護される酸化物７が残る。図４において図示されているように、パターン形成された第２のレジスト層６（ｂ）は、ＮｉＡｕ層５より面積が大きいため、残っているＳｉＯ２層７は、ＮｉＡｕ層５にわたってＮｉＡｕ層５の側部から下方にｐ型ＧａＮ層１まで延出する。
【００３１】
図５に図示されているように、第２のレジスト層６（ｂ）は、ｐ型ＧａＮ層１、量子井戸層２及びｎ型ＧａＮ層３のメサエッチングのために除去される。エッチングは、ｐ型ＧａＮ層１及び量子井戸層２の全体深さと、ｎ型ＧａＮ層３の深さのごく小さな部分のためである。図５において、パターン形成された酸化物７は、デバイスが続いて形成されるメサ部を画成するために、ドライエッチングマスクとして機能する。
【００３２】
図５のＳｉＯ２層７が除去され、上面全体を覆うＳｉＯ２層の完全コーティング孤立化層８によって置き換えられる（図６）。フォトレジスト層６（ｃ）が、ＳｉＯ２層８上に付着される。フォトレジスト層６（ｃ）は、次に、露光及び次の現像によってパターン形成され、その結果、Ｐ型金属層５上のメサ部の中央部分以外のすべての場所を覆う。第３のレジスト層６（ｃ）は、周囲を、及び中心に向かって延び、第３のレジスト層６（ｃ）は一般に環状である。したがって、第３のレジスト層６（ｃ）は、ＳｉＯ２層８の中央部分１７を覆わない。ＳｉＯ２のウィンドウエッチングは、ＮｉＡｕ層５上のＳｉＯ２層８の中央部分１７を除去し、したがって、ＮｉＡｕ層５の上部を露出させるために続いて行われる。
【００３３】
図８に図示されているように、第３のレジスト層６（ｃ）が次に除去され、シード層の堆積が続く。シード層は、３つの異なる金属層から構成される。第１のシード層１１は、ＮｉＡｕ層５に十分に接触し、クロム又はチタンから構成されてもよい。このシード層１１の後に、それぞれタンタル及び銅から構成される第２の層１０及び第３の層９が続く。他の材料が用いられてもよい。第１のシード層１１は好ましくは、発光デバイスで発生される光の反射用に良好な反射率を有する。第２のシード層１０は、拡散バリアとして作用し、その上（例えば、第３のシード層９）に配置される銅又は他の材料が、オーミック接触層及び半導体エピタキシャル層に拡散しないようにする。第３のシード層９は、次の電気メッキのためのシード層として作用する。
【００３４】
シード層の熱膨張係数は、３．１７であるＧａＮの熱膨張係数と異なっていてもよい。オーミック接触層（Ｎｉ及びＡｕ）の熱膨張係数はまた、ＧａＮの熱膨張係数と異なっており（それぞれ、１４．２及び１３．４である）、比較的薄く（数ナノメートル）であり、裏のＧａＮエピタキシャル層に対する深刻な応力問題を引き起こさない。しかし、後に加えられることになっているメッキ銅は、数百ミクロンの厚さである可能性があり、したがって、著しい応力問題の原因となりうる。したがって、シード層は、応力を緩和するために用いられることができる。これは、以下の１つ以上によるものであってもよい。
（ａ）応力を吸収するために十分な可撓性を有することによる。
（ｂ）応力を吸収するために十分な内部スリップ特性を有することによる。
（ｃ）応力に耐えるために十分な剛性を有することによる。
（ｄ）段階的な熱膨張係数を有することによる。
【００３５】
段階的な熱膨張係数の場合には、第１の層１１の熱膨張係数は好ましくは、第２の層１０の熱膨張係数より小さく、第２の層の熱膨張係数は好ましくは、第３の層９の熱膨張係数より小さい。例えば、第１の層１１は、熱膨張係数４．９を有するクロム、第２の層１０は、熱膨張係数６．３を有するタンタル、第３の層９は、熱膨張係数１６．５を有する銅とすることができる。このように、熱膨張係数は、ＳｉＯ２層８及びＧａＮ層から外側の銅層９まで段階的である。別法は、関連する温度で、１つの金属層は膨張するのに対し、別の金属層は収縮するように異なる膨張係数を有することである。
【００３６】
外側の銅層９がＳｉＯ２層８及びｐ型金属層５に直に付着されている場合には、熱膨張率の差は、亀裂、分離及び／又は故障の原因となる可能性がある。それぞれが異なる熱膨張係数を有する異なる材料、特に金属から構成される複数のシード層１１、１０及び９を堆積することによって、熱膨張の応力は、層１１、１０及び９にわたって広がり、結果として亀裂、分離及び／又は故障の確率が低くなる。第１のシード層１１は、比較的低い熱膨張係数を有する材料から構成される必要があるのに対し、最後の層９は、より高い熱膨張係数を有してもよい。中間層１０がある場合には、中間層は層１１と層９との間の膨張係数を有する必要があり、第１の層１１の膨張係数から最後の層９の膨張係数まで段階的である必要がある。中間層１０がなくてもよく、又は任意の必要な数又は所望の数の中間層１０（１つ、２つ、３つなど）があってもよい。
【００３７】
あるいは、シード層９、１０及び１１は、銅層９（ａ）をｐ型金属層５と接続可能にするために、その中にビア又は孔を有する例えば、ＡｌＮなどの誘電体の単独層に置き換えられてもよい。
【００３８】
元の基板４の除去後、新たな基板及びヒートシンクとして機能する銅などの比較的厚い金属のパターン形成されたメッキのために、厚いレジスト１２のパターンが、標準的なフォトリソグラフィによって外側の銅シード層９に付着され（図９）、残っている金属９（ａ）が、厚いレジスト１２によって画成される領域においてメッキされ（図１０）、次に、厚いレジスト１２上にメッキされ、単独の金属支持層９（ａ）を形成する。
【００３９】
あるいは、厚いレジスト１２の付着前に、外側のシード銅層９は厚いフォトレジスト１２の形成のためのメサ部（図９）と主要な銅層９（ａ）のメッキ（図１０）との間の通路の中心において部分的にエッチングされてもよい。これは、向上した接着性という利点を有する。
【００４０】
サファイア基板５の除去又はリフトオフが次に、例えば、Ｋｅｌｌｙ［Ｍ．Ｋ．Ｋｅｌｌｙ，Ｏ．Ａｍｂａｃｈｅｒ，Ｒ．Ｄｉｍｉｔｒｏｖ，Ｒ．Ｈａｎｄｓｃｈｕｈ，及びＭ．Ｓｔｕｔｚｍａｎｎ，ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ａ）１５９，Ｒ３（１９９７）］に記載されたような公知の技術に基づいて行われる（図１１）。基板はまた、研磨又はウェットエッチングによって除去されてもよい。これは、ｎ型ＧａＮ層３の最下面１３を露出させる。基板５のリフトオフは、除去の質を向上させるため、及び構造的強度に関して、エピタキシャル層が非損傷状態で行われることが好ましい。除去時にエピタキシャル層を無傷にすることによって、エピタキシャル層の電気的特性及び機械的特性が保持される。
【００４１】
元の基板４の除去後に、厚くメッキされた金属９（ａ）は、新たな機械的支持体として作用し、半導体デバイスの動作中に、ヒートシンク、放熱体、ｐ型層１用の端子及び電流散逸体のうちの１つ以上として作用することができる。ｐ型層１は比較的薄いため、活性層２において生成された熱は、厚い層９（ａ）により容易に伝導されることができる。
【００４２】
図１２に図示されているように、デバイスは、次に、メサ部の縁部に沿って新たに露出された面からトレンチエッチングによって互いから分離され、図１２〜図１４に図示されているように、フォトレジスト層６（ｄ）がエッチングプロセス中、ｎ型ＧａＮ層３の領域を保護している。
【００４３】
あるいは、ｎ型層３の最下面１３は、フォトレジスト１２と整列である位置で劈開され、ダイが分離されてもよい。これは、ｎ型層３の露出された側面が実質的に平行であり、したがって、大量の全内部反射を生じるとき、レーザダイオードにとって利点となる。これは、光出力の向上及び指向のための光増幅系として作用する。
【００４４】
パッドエッチングは、ＳｉＯ２層８の露出された面、ｎ型ＧａＮ層３の側部及びｎ型ＧａＮ層３の中央（図１３（ａ）及び（ｂ））に第５のレジスト層６（ｅ）を付着した後に行われ、したがって、ｎ型ＧａＮ層３の保護部分１４及び凹部部分１５を形成する。
【００４５】
レジスト６（ｅ）が次に除去され、第６のレジスト６（ｆ）が、ｎ型ＧａＮ層３の露出された面及びＳｉＯ２層８の外周縁部に付着され、したがって、ダイの孤立化のためのギャップ１６が残る。厚いフォトレジスト１２の端部が露出されるまで、ギャップ１６及びＳｉＯ２層８及びシード層１１を通ってエッチングが行われる（図１４）。レジスト６（ｆ）が、除去される。
【００４６】
第７のレジスト層６（ｇ）が、ＳｉＯ２層８の縁部から中央ギャップ１７が残るｎ型ＧａＮ層３の中央に隣接する場所を通るすべての露出された下面の上に付着される（図１５）。
【００４７】
ｎ型金属の１つ以上の層１８が次に、レジスト６（ｇ）の上に付着され、ｎ型ＧａＮ層３の中央にあるギャップ１７の層１８は、ＧａＮ層３に直に付着される（図１６）。層１８を有するレジスト層６（ｇ）が取り付けられ、ギャップ１７が既に位置していたｎ型ＧａＮ層３の中心１７に付着された層１８が残るように除去される。
【００４８】
銅層９（ａ）が次に、フラットに研磨され（図１７）、ダイが分離される。
【００４９】
このように、シード層１１、１０、９及び銅層９（ａ）は、光出力を増大するために反射体として作用し、銅層９（ａ）は、このように光出力に干渉しない１つの端子である。第２の端子は、ＧａＮのｎ型層３の上の層１８であり、これは、その層３の中央及び／又はその付近でアレイとして存在し、したがって、光出力におけるその影響を最小限に抑え、電流の拡散を増大する。アレイは、接合部分が通常は付着される中央部分１９、外側部分２０、中央部分１９及び外側部分２０を接続する接合部分２１を有する。外側部分２０及び接合部分２１は、光出力を最大にするように電流を分散するためである。図１７（ａ）に図示されているように、部分２０、２１は、接着を助けるために、層３に形成される小さなトレンチを有してもよい。
【００５０】
銅層９（ａ）の研磨後、ダイが残されてもよく、複数のダイは、物理的に相互接続されるが、酸化ケイ素層８によってｎ型層側で電気的に孤立される。ｎ型層接続は、通常の慣行に基づき、個別に、集合的又は任意の所望の組み合わせ又は必要な組み合わせ又は順列で指定可能である。ｐ型層は、銅層９（ａ）によってすべてのダイに関して共通の接続を有する。このように、複数のダイは、ｎ型層接続の適切な制御によって、最大光出力のために一度に、又は任意の可能な組み合わせ又は順序で、動作されることができる。銅層９（ａ）は、ｐ型層側に共通の接続性、物理的強度及び支持体を提供し、共通のヒートシンクとして作用する。酸化物層８の存在は、電気的孤立を提供し、漏れを防止する。
【００５１】
層１８は、正方形、十字形及びドットアレイを有するように図示されているが、任意の適切な形態及びアレイの形状を有してもよい。
【００５２】
高品質のＧａＮ層を成長させるために、図１において０．５〜１．５ミクロンの第１のＧａＮ層４は、無ドープであり、したがって、電気的に非導電性であることが一般的である。電流電導のために、この層は、エッチングによって除去される必要がある。しかし、接合パッド１９が堆積されることになっている領域に関して、接合パッド１９の下のこの非導電層を維持することが好都合であり、その結果、電流はこの領域を通って垂直に流れるのではなく、ｎ型ＧａＮ層３を介して広がることが好都合である。図１７（ａ）は、円形の接合パッド１９の下に、非導電材料が保持される実施形態の接点を図示している。
【００５３】
前述の説明において本発明の好ましい実施形態について記載してきたが、設計又は構造の詳細におけるさまざまな変形又は改変が本発明を逸脱することなく行うことができることは、当技術の当業者によって理解される。
【図面の簡単な説明】
【００５４】
【図１】製造プロセスにおける第１の段階の半導体の非等倍の概略断面図である。
【図２】製造プロセスにおける第２の段階の半導体の非等倍の概略断面図である。
【図３】製造プロセスにおける第３の段階の半導体の非等倍の概略断面図である。
【図４】製造プロセスにおける第４の段階の半導体の非等倍の概略断面図である。
【図５】製造プロセスにおける第５の段階の半導体の非等倍の概略断面図である。
【図６】製造プロセスにおける第６の段階の半導体の非等倍の概略断面図である。
【図７】製造プロセスにおける第７の段階の半導体の非等倍の概略断面図である。
【図８】製造プロセスにおける第８の段階の半導体の非等倍の概略断面図である。
【図９】製造プロセスにおける第９の段階の半導体の非等倍の概略断面図である。
【図１０】製造プロセスにおける第１０の段階の半導体の非等倍の概略断面図である。
【図１１】製造プロセスにおける第１１の段階の半導体の非等倍の概略断面図である。
【図１２】製造プロセスにおける第１２の段階の半導体の非等倍の概略断面図である。
【図１３（ａ）】製造プロセスにおける第１３の段階の半導体の非等倍の概略断面図である。
【図１３（ｂ）】図１３（ａ）の半導体の底面図である。
【図１４（ａ）】製造プロセスにおける第１４の段階の半導体の非等倍の概略断面図である。
【図１４（ｂ）】図１４（ａ）の半導体の底面図である。
【図１５（ａ）】製造プロセスにおける第１５の段階の半導体の非等倍の概略断面図である。
【図１５（ｂ）】図１５（ａ）の半導体の底面図である。
【図１６】製造プロセスにおける第１６の段階の半導体の非等倍の概略断面図である。
【図１７（ａ）】製造プロセスにおける第１７の段階の半導体の非等倍の概略断面図である。
【図１７（ｂ）】図１７（ａ）の半導体の底面図である。
【図１】
2009510765.tif 000003
【図２】
2009510765.tif 000004
【図３】
2009510765.tif 000005
【図４】
2009510765.tif 000006
【図５】
2009510765.tif 000007
【図６】
2009510765.tif 000008
【図７】
2009510765.tif 000009
【図８】
2009510765.tif 000010
【図９】
2009510765.tif 000011
【図１０】
2009510765.tif 000012
【図１１】
2009510765.tif 000013
【図１２】
2009510765.tif 000014
【図１３（ａ）】
2009510765.tif 000015
【図１３（ｂ）】
2009510765.tif 000016
【図１４（ａ）】
2009510765.tif 000017
【図１４（ｂ）】
2009510765.tif 000018
【図１５（ａ）】
2009510765.tif 000019
【図１５（ｂ）】
2009510765.tif 000020
【図１６】
2009510765.tif 000021
【図１７（ａ）】
2009510765.tif 000022
【図１７（ｂ）】
2009510765.tif 000023
【手続補正書】
【提出日】平成19年5月18日(2007.5.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）光生成用の活性層、光透過用のｎ型層及び光反射用のｐ型層を有する複数のエピタキシャル層を備える、発光用の半導体デバイスであって、
（ｂ）前記ｐ型層上には、導電金属からなる外層用の少なくとも１つのシード層があり、
（ｃ）前記少なくとも１つのシード層が、前記外層と前記光反射層との熱膨張差のためのバッファを提供する材料からなる、半導体デバイス。
【請求項２】
前記少なくとも１つのシード層に付着される層が前記ｐ型層、前記活性層及び前記ｎ型層の少なくとも１つに拡散するのを防ぐ拡散バリアを、前記少なくとも１つのシード層が備える、請求項１に記載の半導体デバイス。
【請求項３】
（ａ）光生成用の活性層、光透過用のｎ型層及び光反射用のｐ型層を有する複数のエピタキシャル層を備える、発光用の半導体デバイスであって、
（ｂ）前記ｐ型層上には、導電金属からなる外層用の少なくとも１つのシード層があり、
（ｃ）前記少なくとも１つのシード層に付着される層が前記ｐ型層、前記活性層及び前記ｎ型層の少なくとも１つに拡散するのを防ぐ拡散バリアを、前記少なくとも１つのシード層が備える、半導体デバイス。
【請求項４】
前記少なくとも１つのシード層が、前記外層と前記光反射層との熱膨張差のためのバッファを提供する材料からなる、請求項３に記載の半導体デバイス。
【請求項５】
前記少なくとも１つのシード層が複数のシード層を備え、前記複数のシード層が、反射材料からなり且つ第１の熱膨張係数を有する第１のシード層と、第２の熱膨張係数を有する第２の材料からなる第２のシード層を備える、請求項１〜４のいずれか一項に記載の半導体デバイス。
【請求項６】
前記第２の熱膨張係数が、前記第１の熱膨張係数より大きい、請求項５に記載の半導体デバイス。
【請求項７】
前記ｎ型層が、ｎ型金属アレイを備える、請求項１〜６のいずれか一項に記載の半導体デバイス。
【請求項８】
前記外層及び前記ｎ型金属アレイが、当該半導体デバイスの端子を備える、請求項７に記載の半導体デバイス。
【請求項９】
複数のエピタキシャル層を備える発光用の半導体デバイスであって、
前記複数のエピタキシャル層が、
（ａ）ｐ型層と、
（ｂ）前記ｐ型層上の少なくとも１つの反射層と、
（ｃ）前記少なくとも１つの反射層上の導電材料からなる外層と、
（ｄ）ｎ型層と、
（ｅ）前記ｎ型層上のｎ型金属と、
（ｆ）前記ｎ型層と前記ｐ型層との間の活性層と、
を備え、
前記ｎ型金属が、光出力における該ｎ型金属の影響を最小限に抑えるために、前記ｎ型層の中央でアレイ状に配置され、前記ｎ型金属及び前記外層が当該半導体デバイス用の端子である、半導体デバイス。
【請求項１０】
複数のシード層が、反射材料からなり且つ第１の熱膨張係数を有する第１のシード層と、第２の熱膨張係数を有する第２の材料からなる第２のシード層とを備え、前記第２の熱膨張係数が前記第１の熱膨張係数より大きい、請求項９に記載の半導体デバイス。
【請求項１１】
前記第１のシード層と前記第２のシード層との間に、中間熱膨張係数を有する少なくとも１つの中間材料からなる少なくとも１つの中間シード層があり、前記中間熱膨張係数が、前記第１の熱膨張係数より大きく、前記第２の熱膨張係数より小さい、請求項５〜８及び１０のいずれか一項に記載の半導体デバイス。
【請求項１２】
前記外層が、前記第２の材料からなる、請求項５〜８、１０及び１１のいずれか一項に記載の半導体デバイス。
【請求項１３】
前記反射材料、前記２の材料及び前記中間材料が互いに異なる材料である、請求項１１又は１２に記載の半導体デバイス。
【請求項１４】
前記中間材料は、前記第２の材料が前記エピタキシャル層に拡散するのを防ぐ拡散バリアである、請求項５〜８及び１１〜１３のいずれか一項に記載の半導体デバイス。
【請求項１５】
前記外層が、比較的厚く、当該半導体デバイス用の、構造支持体、ヒートシンク、放熱体及び電流散逸体からなる群から選択される少なくとも１つのためのものであり、且つ、当該半導体デバイス用の端子として機能する、請求項１〜１４のいずれか一項に記載の半導体デバイス。
【請求項１６】
前記ｎ型金属アレイが、中央部分と、外側部分と、前記中央部分と前記外側部分との間を接続するための接合部分とを備え、前記外側部分及び前記接合部分が電流散逸のためのものである、請求項７〜１５のいずれか一項に記載の半導体デバイス。
【請求項１７】
窒化ガリウム半導体デバイスである、請求項１〜１６のいずれか一項に記載の半導体デバイス。
【請求項１８】
前記外層が、前記第２の材料からなる、請求項５〜８及び１０〜１７のいずれか一項に記載の半導体デバイス。
【請求項１９】
発光用の半導体デバイスを製造する方法であって、
（ａ）前記半導体デバイスの複数のエピタキシャル層におけるｐ型層上に、ｐ型金属の層を形成するステップと、
（ｂ）前記ｐ型金属の層上に、複数のシード層における第１のシード層を付着するステップであって、該第１のシード層が、光反射性であり、第１の熱膨張係数を有する第１の材料からなる、ステップと、
（ｃ）前記第１のシード層上に、前記複数のシード層における第２のシード層を形成するステップであって、該第２のシード層が、第２の熱膨張係数を有する第２の材料からなり、前記第２の熱膨張係数が前記第１の熱膨張係数より大きい、ステップと、
（ｄ）前記ｐ型金属の層上に少なくとも１つのシード層を付着するステップであって、該シード層上に付着される層が前記ｐ型層に拡散するのを防ぐ拡散バリアとして該シード層が機能する、ステップと
を備える方法。
【請求項２０】
前記複数のシード層のうちの１層は、該層に付着される層が前記ｐ型層に拡散するのを防ぐ拡散バリアである、請求項１９に記載の方法。
【請求項２１】
発光用の半導体デバイスを製造する方法であって、
（ａ）前記半導体デバイスの複数のエピタキシャル層におけるｐ型層上に、ｐ型金属の層を形成するステップと、
（ｂ）前記ｐ型金属の層上に少なくとも１つのシート層を付着するステップであって、該シード上に付着される層が前記ｐ型層に拡散するのを防ぐ拡散バリアとして該シード層が機能する、ステップと
を備える方法。
【請求項２２】
前記少なくとも１つのシード層が複数のシード層を備え、第１のシード層が、光反射性である、第１の熱膨張係数を有する第１の材料からなり、
前記第１のシード層上に、前記複数のシード層における第２のシード層を形成し、前記第２のシード層が、第２の熱膨張係数を有する第２の材料からなり、前記第２の熱膨張係数が前記第１の熱膨張係数より大きい、請求項２１に記載の方法。
【請求項２３】
前記第２のシード層上に外層を形成するステップをさらに備え、
前記外層が、比較的厚く、前記半導体デバイス用の、構造支持体、ヒートシンク、放熱体及び電流散逸体からなる群から選択される少なくとも１つのためのものであり、且つ、前記半導体デバイス用の端子として機能する、請求項１９、２０又は２２に記載の方法。
【請求項２４】
複数のエピタキシャル層におけるｎ型金属層上にｎ型金属アレイを形成するステップをさらに備える、請求項１９〜２３のいずれか一項に記載の方法。
【請求項２５】
前記ｎ型金蔵アレイ及び前記外層が、前記半導体デバイスの端子である請求項２３に追加されたときの、請求項２４に記載の方法。
【請求項２６】
複数のエピタキシャル層を備える発光用の半導体デバイスを製造する方法であって、
前記複数のエピタキシャル層におけるｐ型層上に、複数のシード層における第１のシード層を反射層として形成するステップと、
前記複数のシード層上に導電材料からなる外層を形成するステップと、
前記複数のエピタキシャル層におけるｎ型層上に、光出力におけるその影響を最小限に抑えるために、前記ｎ型層の中央にてアレイ状にｎ型金属を形成するステップと
を備え、前記ｎ型金属及び前記外層が前記半導体デバイス用の端子である、方法。
【請求項２７】
前記第１のシード層が、反射材料からなり、かつ、第１の熱膨張係数を有し、
当該方法がさらに、前記第１のシード層上に、第２の熱膨張係数を有する第２の材料からなる第２のシード層を形成するステップを備え、
前記第２の熱膨張係数が、前記第１の熱膨張係数より大きい、請求項２６に記載の方法。
【請求項２８】
前記第２のシード層が形成される前に、前記第１のシード層上に少なくとも１つの中間シード層を形成するステップをさらに備え、
前記少なくとも１つの中間シード層が、前記第１の熱膨張係数より大きく、前記第２の熱膨張係数より小さい中間熱膨張係数を有する少なくとも１つの材料からなる、請求項１９、２０、２２〜２５及び２７のいずれか一項に記載の方法。
【請求項２９】
前記外層が、前記第２の材料から構成される、請求項２３〜２５、２７及び２８のいずれか一項に記載の方法。
【請求項３０】
前記反射材料、前記２の材料及び前記中間シード層の材料が互いに異なる材料である、請求項２８又は２９に記載の方法。
【請求項３１】
窒化ガリウム半導体デバイスである、請求項１９〜３０のいずれか一項に記載の方法。
【請求項３２】
基板上に形成された複数のエピタキシャル層からなる発光用の半導体デバイスを製造する方法であって、
前記複数のエピタキシャル層上に少なくとも１つのシード層を形成し、前記少なくとも１つのシード層上に比較的厚い外層を形成するステップと、
前記複数のエピタキシャル層が前記複数のエピタキシャル層の電気的特性及び機械的特性を保持すべく非損傷状態で、前記複数のエピタキシャル層から前記基板を分離すると同時に、前記複数のエピタキシャル層が前記複数のエピタキシャル層の電気的特性及びステップを備える、方法。
【請求項３３】
前記外層が、比較的厚く、前記半導体デバイス用の、構造支持体、ヒートシンク、放熱体及び電流散逸体からなる群から選択される少なくとも１つのためのものであり、かつ、前記半導体デバイス用の端子として機能する、請求項３２に記載の方法。
【請求項３４】
前記少なくとも１つのシード層が形成された後であって、前記外層が前記少なくとも１つのシード層上に形成される前に、
（ａ）ｐ型金属オーミック接触層を複数のエピタキシャル層におけるｐ型層に付着するステップと、
（ｂ）前記ｐ型金属オーミック接触層及び前記ｐ型層上に酸化物層を付着するステップと、
（ｃ）前記金属オーミック接触層から前記酸化物層を除去するステップと、
（ｄ）前記酸化物層及び前記金属オーミック接触層上に前記少なくとも１つのシード層を堆積するステップと
が行われる、請求項３３に記載の方法。
【請求項３５】
前記ステップ（ｄ）の後であって、前記外層が形成される前に、厚いレジストパターンが前記少なくとも１つのシード層に付着され、前記外層が、前記厚いレジストパターン間に形成される、請求項３４に記載の方法。
【請求項３６】
前記外層が、前記厚いレジストパターン上に形成される、請求項３５に記載の方法。
【請求項３７】
前記外層が続いて研磨される、請求項３５又は３６に記載の方法。
【請求項３８】
前記酸化物層が二酸化ケイ素である、請求項３４〜３７のいずれか一項に記載の方法。
【請求項３９】
前記基板の分離に続いて、
（ａ）各メサ部の縁部に沿ったトレンチエッチングによって、個別のデバイスの孤立化の第１の段階と、
（ｂ）パッドエッチングステップと、
（ｃ）ダイ孤立化ステップと、
（ｄ）前記複数のエピタキシャル層におけるｎ型層上にｎ型オーミック接触アレイを形成するステップと、
（ｅ）ダイ分離ステップと
が行われる、請求項３２〜３８のいずれか一項に記載の方法。
【国際調査報告】
2009510765.tif 000024
2009510765.tif 000025
2009510765.tif 000026
2009510765.tif 000027