(57)【要約】  固定された周波数（サイクルスキップなし）動作においてスイッチングレギュレータデューティサイクル制御を提供するのに用いるためのクロック発振器システムが提供される。一実施例において、この発明に従った回路はアナログフィードバックループを用い、発振器充電電流を制御することによりクロックサイクルのスイッチオン時間を延長し、これによりデューティサイクルを増加させる。好ましくはこの回路は、非常に高いデューティサイクルが必要とされる非常に低いドロップアウト動作において動作する、または非常に低いデューティサイクルが必要とされる他の状態において動作するＰＷＭスイッチングレギュレータにおいて、非常に高いスイッチングデューティサイクルおよび／または非常に低いスイッチングデューティサイクルを達成し得る。
2009510995.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を提供するクロック発振器システムであって、
発振器回路を含み、前記発振器回路は、
キャパシタと、
充電期間の間、前記キャパシタを充電するよう充電電流を用いる電流源と、
放電期間の間、前記キャパシタを放電するよう放電電流を用いる電流シンクとを含み、前記クロック発振器システムはさらに、
前記充電電流のある部分を分流することにより前記充電期間を延長する増幅器回路を含む、クロック発振器システム。
【請求項２】
前記クロック発振器システムは、前記増幅器回路が前記充電期間を延長するかどうかに関係なく前記放電期間を一定に保つ、請求項１に記載のクロック発振器システム。
【請求項３】
前記クロック発振器システムはパルス幅変調スイッチングレギュレータのためにクロック信号を提供する、請求項１に記載のクロック発振器システム。
【請求項４】
前記増幅器は前記パルス幅変調スイッチングレギュレータのスイッチオフ時間に応答するスイッチをさらに含む、請求項３に記載のクロック発振器システム。
【請求項５】
前記増幅器はさらに前記発振器回路の出力からの入力を含む、請求項１に記載のクロック発振器システム。
【請求項６】
スイッチング電圧レギュレータのためにクロック信号を提供するクロック発振器システムであって、
発振器回路を含み、前記発振器回路は、
キャパシタと、
充電期間の間、前記キャパシタを充電するよう充電電流を用いる電流源と、
放電期間の間、前記キャパシタを放電するよう放電電流を用いる電流シンクとを含み、前記クロック発振器システムはさらに、
前記充電電流のある部分を分流することにより前記スイッチング電圧レギュレータのデューティサイクルを低減する増幅器回路を含む、クロック発振器システム。
【請求項７】
前記クロック発振器システムは、前記増幅器回路が前記充電期間を低減するかどうかに関係なく前記放電期間を一定に保つ、請求項６に記載のクロック発振器システム。
【請求項８】
前記クロック発振器システムはパルス幅変調スイッチングレギュレータのためにクロック信号を提供する、請求項６に記載のクロック発振器システム。
【請求項９】
前記増幅器は前記パルス幅変調スイッチングレギュレータのスイッチオン時間に応答するスイッチをさらに含む、請求項８に記載のクロック発振器システム。
【請求項１０】
前記増幅器はさらに前記発振器回路の出力からの入力を含む、請求項６に記載のクロック発振器システム。
【請求項１１】
パルス幅変調電圧レギュレータにおいてデューティサイクルを増加させるための方法であって、前記パルス幅変調電圧レギュレータはキャパシタを有するクロック発振器を含み、前記発振器はクロック信号を提供し、前記方法は、
充電期間の間、前記キャパシタを充電するよう充電電流を用いるステップと、
放電期間の間、前記キャパシタを放電するよう放電電流を用いるステップと、
前記充電電流のある部分を分流することにより前記充電期間を延長するステップとを含む、方法。
【請求項１２】
前記増幅器回路が前記充電期間を延長するかどうかに関係なく、前記放電期間を一定に維持するステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記パルス幅変調スイッチングレギュレータのためにクロック信号を提供するよう前記クロック発振器を用いるステップをさらに含む、請求項１１に記載の方法。
【請求項１４】
前記パルス幅変調スイッチングレギュレータのスイッチオフ時間にクロック発振器を応答させるステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記クロック発振器システムの出力を前記クロック発振器システムへの入力として用いるステップをさらに含む、請求項１１に記載の方法。
【請求項１６】
パルス幅変調電圧レギュレータにおいてデューティサイクルを減少させるための方法であって、前記パルス幅変調電圧レギュレータはキャパシタを有するクロック発振器を含み、前記発振器はクロック信号を提供し、前記方法は、
充電期間の間、前記キャパシタを充電するよう充電電流を用いるステップと、
放電期間の間、前記キャパシタを放電するよう放電電流を用いるステップと、
前記充電電流のある部分を分流することにより前記充電期間を増加させるステップとを含み、前記充電期間を増加させる前記ステップは前記パルス幅変調電圧レギュレータの前記デューティサイクルを低減させる、方法。
【請求項１７】
前記増幅器回路が前記充電期間を延長するかどうかに関係なく、前記放電期間を一定に維持するステップをさらに含む、請求項１６に記載の方法。
【請求項１８】
前記パルス幅変調スイッチングレギュレータのためにクロック信号を提供するよう前記クロック発振器を用いるステップをさらに含む、請求項１６に記載の方法。
【請求項１９】
前記パルス幅変調スイッチングレギュレータのスイッチオン時間にクロック発振器を応答させるステップをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記クロック発振器システムの出力を前記クロック発振器システムへの入力として用いるステップをさらに含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
この発明は電圧レギュレータに関する。特定的には、この発明はスイッチモード電圧レギュレータに関する。
【背景技術】
【０００２】
スイッチモードレギュレータ、またはそれらが一般に知られているようにスイッチングレギュレータ、は典型的には電圧レギュレータとして用いられる。なぜならば、それらは重い負荷で、同等の線形レギュレータ回路よりも高い効率性を発揮するからである。典型的なスイッチングレギュレータは、電源スイッチを繰返し完全にオンにし、次いで完全にオフすることによって動作し、インダクタにより最終電圧に平均化されるパルス幅変調信号を生成する。
【０００３】
単純さのため、この発明は特定的には、ステップダウンコンバータの実施例において記載される。しかしながら、この発明はこの特定の実施例に限定されず、実際は任意の好適なスイッチングレギュレータ上で実現されてもよい。基本的な発明およびこの発明の代替的な実現例はさらに詳細に以下に議論されることとなる。
【０００４】
図１は基本的な従来のスイッチングレギュレータシステム１００を示す。図１はパルス幅変調（ＰＷＭ）システムの発振されたクロック１０２と、インバータ１０４と、フリップフロップ１０６と、スイッチ１０８と、インダクタ１１０と、電流源１１２と、出力キャパシタ１１４と、抵抗分割器１１６および１１８と、電圧フィードバック増幅器１２０（または任意の好適な増幅器）と、フィードバックキャパシタ１２２と、電流比較器１２４（または任意の他の好適な比較器）とを含む。なお、好ましくはインバータ１０４はクロック１０２のＯＮサイクルの終わりと同時にＰＷＭスイッチをオンにする。少なくともこの点において、好ましくはクロックとＰＷＭスイッチとは互いに位相が不一致である。
【０００５】
一般的には、スイッチングレギュレータは入力電圧に比例する出力電圧を生成し、比例関係は電源スイッチでのパルス幅信号のデューティサイクルによって設定される。したがって、ＰＷＭ降下電圧レギュレータのスイッチデューティサイクル（電源スイッチがオンである全スイッチングサイクルの比率）は次のように決定される。
【０００６】
ｄ＝ＶＯＵＴ／ＶＩＮ
式中、ｄはデューティサイクルであり、
ＶＯＵＴはレギュレータ出力電圧であり、
ＶＩＮはレギュレータ入力電圧である。
【０００７】
電源システムの入力電圧がより小さくなるにつれて、たとえばバッテリの電圧がバッテリ使用の結果降下すると、スイッチングレギュレータは実質的に一定であるＶＯＵＴを維持するよう非常に高いクロックサイクル速度で動作させられる。クロックサイクル速度が増加し、その結果クロックサイクル時間が減少すると、動作状態によって時々必要とされるかもしれない場合に非常に高いおよび／または非常に低いスイッチオンデューティサイクルを達成するのが難しくなる。
【０００８】
図２Ａおよび図２Ｂは図１に示されるＰＷＭシステム１００のクロック１０２によって生成される、クロックにより発振される信号を示す。
【０００９】
図３は図１に示されるＰＷＭシステムの従来のクロック発振器３００を示す。クロック発振器は充電電流源３０２と、発振キャパシタ３０４と、第１の比較器３０６と、スイッチ３０８と、放電電流シンク３１０と、第２の比較器３１２とを含む。さらに示されるのは、Ｖｒａｍｐおよび（スイッチ３０８を開いたり閉じたりするために比較器３０６を用いてＶｒａｍｐと比較される）ＶＮである。
【００１０】
ＰＷＭシステムのクロック発振器３００のための一定の繰り返されるスイッチングクロックサイクルを生成する最も一般的な方法は、キャパシタ電圧が事前に設定されたレベルＶＴＨ（電圧しきい値高）にまで充電されるまで充電源３０２を用いて発振器キャパシタ３０４を電流で充電し、このキャパシタがＶＴＨに到達した後は発振器をＶＴＬ（電圧しきい値低）へとリセットするというものである。
【００１１】
図２Ｂに示されるようなクロックサイクル時間Ｔ＝Ｔ１＋Ｔ２は、次の方程式を用いて得られ得る。
【００１２】
【数１】
2009510995.tif 000003
【００１３】
式中、Ｃｏｓｃは、発振器の静電容量であり、
Ｉｃｈａｒｇｅは充電電流であり、
Ｉｄｉｓｃｈａｒｇｅは放電電流であり、
ＶＴＨは電圧しきい値高であり、
ＶＴＬは電圧しきい値低である。
【００１４】
この発振器リセット工程は全クロックサイクル時間の一部しかかからないのが好ましい。
【００１５】
基本的なＰＷＭレギュレータにおいて、ＰＷＭスイッチ１０８のスイッチングサイクルは、スイッチ３０８がＴ１の始まりにおいてオンになると始まる（図２Ａ、図２Ｂおよび図３を参照のこと）。スイッチオンの持続期間は上述したように、ＰＷＭスイッチングレギュレータ３００のＶＩＮおよびＶＯＵＴの関数であるデューティサイクルによって決定される。スイッチオンの持続期間は、Ｔ１の間の任意の時間で終わってもよい。スイッチ１０８がＴ２の始まりまでにオフに切換わらず、スイッチ３０８が１つのクロックサイクル（サイクルスキップなし）よりも長くオンになることを許されていないならば、典型的にはスイッチ３０８は発振器がリセットするＴ２の始まりにおいてオフにされる。
【００１６】
スイッチング周波数が増加するにつれ、各クロックサイクルは非常に短くなるので、高い最大スイッチデューティサイクルのためにＴ２を実際に可能である限り短く保つことが不可欠である。実際には、Ｔ２はパワートランジスタスイッチ１０８（図１参照のこと）のオフ／オン時間によって通常決定される。
【００１７】
サイクルスキップを有さない典型的な最大デューティサイクルは９０％から９５％の範囲にある。ＰＷＭレギュレータのＶＩＮ／ＶＯＵＴの状態が、発振器が提供し得る最大のデューティサイクルよりも高いデューティサイクルを必要とすると、出力はレギュレーションを失う。この状態は、たとえばステップダウンコンバータがＶＯＵＴ（出力電圧）に非常に近いＶＩＮ（入力電圧）を有する際に起こり得る。
【００１８】
より高いデューティサイクルが必要とされる際に出力レギュレーションを失わないよう、最も一般的な先行技術の方策においては、Ｔ２でスイッチ３０８をオフにしないことでサイクルをスキップする。この方法はＰＷＭのスイッチオン時間をより長く延長する。
【００１９】
サイクルスキップの例としては以下のとおりである。すなわち、１マイクロ秒のオフ時間Ｔ２と９マイクロ秒の最大オン時間Ｔ１とを有する１０マイクロ秒のクロックサイクル時間により９０％の最大デューティサイクルが与えられる。レギュレータ動作が９１％のデューティサイクルを必要とするならば、９マイクロ秒のオン時間が各々ある状態で、Ｔ２での９つのリセットサイクルごとに、１０マイクロ秒のオン時間を有する１つの非リセットサイクルがあることとする。平均で１０サイクルごとに１つあるこのサイクルスキップでは、９１％のデューティサイクルがある。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
この方策の１つの問題は、サイクルスキップに関連付けられる低周波数変調現象のせいで厄介な可聴雑音がしばしば生成されることである。
【００２１】
他の先行技術の方法では、オープンループ比較器方策が用いられる。そのシステムは、オフ時間が事前に設定されたレベルに到達するまで発振器ベースの一定の周波数ＰＷＭモードにとどまる。デューティサイクルを延長するよう、このシステムは次いで、発振器が関与しない固定されたオフ時間可変周波数モードへと切換わる。これの不利な点は、デューティサイクルが低減すると他方のモードへと戻るよう切換わるのに周波数の履歴（hysteresis）が必要とされ、急なモード変更は時にシステムの周波数の不安定さを引起すという点である。
【００２２】
サイクルをスキップすることなしで、かつ急なモード変更なしで、電圧レギュレータにおいて動作するＰＷＭシステムのクロック発振器のデューティサイクルを増加させることが望ましいであろう。
【課題を解決するための手段】
【００２３】
発明の概要
この発明の目的は、サイクルをスキップすることなしで、かつ急なモード変更なしで、電圧レギュレータにおいて動作するＰＷＭシステムのクロック発振器のデューティサイクルを増加させることである。
【００２４】
パルス幅変調電圧レギュレータにおいてデューティサイクルを増加させるための方法が提供される。好ましくはパルス幅変調電圧レギュレータはクロック発振器を含む。クロック発振器はキャパシタを有する。発振器はクロック信号を提供する。
【００２５】
一実施例において、この方法は、充電期間の間、キャパシタを充電するよう充電電流を用いるステップと、放電期間の間、キャパシタを放電するよう放電電流を用いるステップと、望ましい場合には、充電電流のある部分を分流することにより充電期間を延長するステップとを含む。
この発明の上述した利点および他の利点は、全体にわたって同様の参照符号が同様の部分を指す添付の図面に関連して下記の詳細な説明を考慮すると明らかになるであろう。
【発明を実施するための最良の形態】
【００２６】
発明の詳細な説明
この発明の好ましい実施例は、９０％（またはある他の好適な、好ましくはあらかじめ
決定された、デューティサイクル比）よりも高いデューティサイクルでスイッチを動作させるためのシステムおよび方法を提供するのが好ましい。この発明の好ましい実施例は、図１に示される例示的なレギュレータに似た電圧レギュレータにおいて、サイクルスキップなしにこれらのより高いデューティサイクルを獲得し得る。これを達成するよう、この発明に従った回路は好ましくは、後述するように各スイッチングサイクルをリセットし、アナログフィードバックループをＰＷＭシステムのクロック発振器システム内に組込み、スイッチオン時間を増加させつつスイッチオフ時間を一定に保つことでデューティサイクル時間を延長する。
【００２７】
この回路は、Ｔ２より若干長いことが好ましい持続期間Ｔ３の基準時間を設定し、ＰＷＭスイッチオフ時間ＴｏｆｆをＴ３と比較する。ＶＩＮ／ＶＯＵＴの状態が９０％より高いデューティサイクルを必要とする際、クロック発振器ＰＷＭスイッチは、基準Ｔ３よりも短いＴ２の間にオフされるまでオンになる。実際のオフ時間がＴ３よりも少ないのが好ましい場合、アナログフィードバックループは以下のように閉じる。
【００２８】
アナログフィードバックループは好ましくは、発振器充電電流Ｉｃｈａｒｇｅを低減させることにより、ＰＷＭスイッチのスイッチオフ時間Ｔｏｆｆが基準Ｔ３と同じ持続期間となるようにする高ゲインの負のフィードバック増幅器を含む。これはデューティサイクルの合計時間を延長する。Ｔ３で固定されているスイッチオフ時間に応答して、この発明は好ましくはクロックサイクルのＴ１を増加させることによりクロックサイクル時間を調整する。これはＰＷＭスイッチオン時間における増加を可能とし、これにより必要とされるデューティサイクルを提供し得る。
【００２９】
図４〜図８はこの発明を詳細に示す。図４はこの発明に従った、発振器回路４０１とループ増幅器回路４０２とを含むクロック発振器システム４００の一実施例の概略図を示す。発振器回路４０１は図３に示される発振器３００に対応する。増幅器４０１は好ましくはＶｃｌｏｃｋおよびＴｏｆｆ（ＰＷＭスイッチオフ時間）から受取られる信号に応答してそれぞれオンに切換わる（閉じる）およびオフに切換わる（開く）スイッチ４１４および４１６と、増幅器キャパシタ４１８と、電流源４２０および４２２と、トランジスタ４２４と、抵抗器４２６とを含む。抵抗器４２６は好ましくはトランジスタ４２４が伝導する電流の量を調整する。
【００３０】
動作において、この発明に従った回路の増幅器４０２は発振器回路４００の増幅器４０２によるループ応答速度制御のためのループフィルタとして働く電荷ポンプ充電増幅器キャパシタ４１８として実現される。スイッチ４１４のオン時間の間、（電流源４２０からの）Ｉｕｐが増幅器キャパシタ４１８の中へと流れ込み、増幅器キャパシタ４１８を充電する。スイッチ４１６のオン時間の間、Ｉｄｏｗｎが増幅器キャパシタ４１８から流れ出て、増幅器キャパシタ４１８を放電する。
【００３１】
Ｕｐ電荷＝（Ｉｕｐ）ｘ（スイッチ４１４オン時間）
Ｄｏｗｎ電荷＝（Ｉｄｏｗｎ）ｘ（スイッチ４１６オン時間）
Ｖｘ（増幅器キャパシタ４１８に関連付けられる電圧電位）は好ましくは、Ｕｐ電荷がＤｏｗｎ電荷よりも高いときにのみ上昇する。さらに、Ｖｘがトランジスタ４２４がオンになるしきい値を上回るまで上昇すると、トランジスタ４２４は導通し始め、発振器キャパシタ充電電流Ｉｃｈａｒｇｅ（源４０２によって提供される）を発振器キャパシタ４０４から奪い去る。これにより、クロックサイクルオン時間Ｔ１が延長される。このクロックサイクルオン時間の延長は、次の例においてより詳しく説明される。
【００３２】
次に示すのは、増幅器４０１がどのようにクロックサイクルオン時間を延長し、それによりサイクルスキップなしに実効デューティサイクルを増加させ得るかということの一例
である。
【００３３】
Ｉｄｏｗｎ＝１０μＡおよびＩｕｐ＝１３μＡとする。
スイッチ４１４は図示されるように、比較器４１２から来るＶｃｌｏｃｋによって制御される。この特定の実施例において、ＶｃｌｏｃｋはＴ１の期間および１マイクロ秒の一定のＴ２を提供する。
【００３４】
スイッチ４１６はＰＷＭシステムスイッチオフ時間Ｔｏｆｆによって制御される。
ＶｘはＴｏｆｆが１．３マイクロ秒よりも長いときは低のままである。この状態は、合計１０マイクロ秒のクロックサイクルにおいて８７％以下のデューティサイクルに対応する。
【００３５】
システムが８７％よりも高いデューティサイクルを必要とするときには、Ｔｏｆｆは１．３マイクロ秒よりも短くされることになる。この状態において、Ｕｐ電荷はＤｏｗｎ電荷よりも大きく、Ｖｘはトランジスタ４２４をオンにするよう上昇することとなり、ループは閉じ、発振器キャパシタ４０４を充電するＩｃｈａｒｇｅを発振器回路４０１から奪い去る。
【００３６】
Ｉｃｈａｒｇｅが増幅器４０２に向けられると、クロックサイクルオン時間Ｔ１はＰＷＭシステムによって必要とされるより長いデューティサイクルを満たすよう延長され、Ｔｏｆｆは負のフィードバック増幅器によって１．３マイクロ秒まで戻される。なお、クロックサイクルオン時間Ｔ１はクロックサイクルオフ時間Ｔ２を延長することなしに延長され、これによりＰＷＭがより高いデューティサイクルを有することが効果的に可能となる。このアナログフィードバック増幅器においてパルス幅変調システムの周りをループすると、このパルス幅変調システムは自動的にサイクル延長時間の量を調整する。
【００３７】
サイクル時間をこのように延長することにより、サイクルスキップの先行技術の方策に関連付けられる低周波数相互変調なしに、非常に高いＰＷＭデューティサイクルが達成され得る。さらに、このアナログフィードバックループ方策により、デューティサイクル延長処理はスムーズであり、さらにＰＷＭループに対して透過的である。なぜならば発振器サイクル時間のみが変更されるからである。
【００３８】
さらに、このアナログフィードバックループ制御方策は、先行技術の方策のうちの１つの場合でのような急または突然のモード変更なしに、発振器で制御される切替えを常に行うことが望ましい。
【００３９】
この発明の回路はさらに、デューティサイクル時間を延長しつつ、ＰＷＭスイッチオン時間を固定するよう修正され得る。この方策は好ましくは、たとえば軽い出力負荷状態においてのようにサイクルがスキップされ、電圧レギュレータがオンにならないときに、同様のサイクルスキップ可聴雑音を避ける、固定された周波数（サイクルスキップなし）の非常に低いデューティサイクルＰＷＭ動作を達成する。
【００４０】
図５はＰＷＭのオンデューティサイクルを延長することを少なくとも目的として、この発明に従った回路を組込むスイッチングレギュレータシステム５００の概略図を示す。なお好ましくは図５に示される回路は、図１に示される従来のレギュレータ１００のような電圧レギュレータにおいて図４の発振器回路４０１および増幅器４０１を実現してもよい。したがって、要素５０４、５０６、５０８、５１０、５１２、５１４、５１６、５１８、５２０、５２２、および５２４は図１における対応する要素に似ている。さらに、なおＴｏｆｆはＰＷＭスイッチオン信号の反転したものから導き出される。
【００４１】
図６は、デューティサイクル低減のために用いられるこの発明に従った増幅器回路６０２の概略図である。この特定の実施例において、要素６０１、６０２、６０３、６０４、６０８、６１０、６１２、６１４、６１６、６１８、６２０、６２２、６２４、および６２６の各々はすべて好ましくは図４に示される同様の要素に対応する。しかしながら、デューティサイクル低減は好ましくはＶｃｌｏｃｋを、ＰＷＭスイッチオフ時間の代わりにスイッチ６１４および６１６でのＰＷＭスイッチオン時間とそれぞれ比較することによって得られる。この実施例において、増幅器６０２は好ましくは１．３マイクロ秒（またはその他の好適な期間）に（スイッチオフ時間の代わりに）ＰＷＭスイッチオン時間を維持する。このやり方でＰＷＭスイッチオン時間を制限することにより、デューティサイクルは低減され、相対的に低いレベルで維持され得る。
【００４２】
図７は、より低いデューティサイクルを達成する（ＰＷＭレギュレータのオンデューティサイクルを低減する）ようこの発明の回路を組込むスイッチングレギュレータシステム７００の概略図を示す。スイッチングレギュレータシステム７００は、ＰＷＭのオンデューティサイクルを制限するようにこの発明に従った発振器６００および増幅器６０１を組込む。なお図７に示される回路は好ましくは、図１に示される従来のレギュレータを図６のクロック発振器６００および増幅器６０１と組合せる。
【００４３】
図７の回路は次のように動作する。
Ｉｄｏｗｎ＝１０μＡおよびＩｕｐ＝１３μＡとする。
【００４４】
スイッチ６１４は図示されるように、(図６に図示される）比較器６１２から来るＶｃｌｏｃｋによって制御される。この特定の実施例において、ＶｃｌｏｃｋはＴ１の期間および１マイクロ秒の一定のＴ２を提供する。
【００４５】
スイッチ６１６はＰＷＭシステムスイッチオン時間Ｔｏｎによって制御される。
ＶｘはＴｏｎが１．３マイクロ秒よりも長いときは低のままである。この状態は、相対的に小さいデューティサイクルを除く任意のデューティサイクルに対応する。
【００４６】
システムがこのような相対的に低いデューティサイクルを必要とする際、Ｔｏｎは１．３マイクロ秒よりも短くされることになる。この状態において、Ｕｐ電荷はＤｏｗｎ電荷よりも大きく、Ｖｘはトランジスタ６２４をオンにするよう上昇することとなり、ループは閉じ、発振器キャパシタ６０４（図７には図示せず）を充電するＩｃｈａｒｇｅを発振器回路６００から奪い去る。
【００４７】
Ｉｃｈａｒｇｅが増幅器６０１に向けられると、クロックサイクルオン時間Ｔ１は延長される。ＰＷＭが短いスイッチオン時間を要求するのみであるのを維持しつつ、クロックサイクルオン時間を延長し、これにより合計のクロックサイクル時間を延長することで、デューティサイクルは効果的に低減される。
【００４８】
図８はデューティサイクル延長および低減の両方のためのクロック発振器システム８００の概略図である。この回路はクロック発振器８０１と増幅器８０２とを含む。要素８０１、８０２、８０４、８０６、８０８、８１０、８１２、８１４、８１８、８２０、８２４および８２６は図４および図６に示される対応する要素と本質的に同じである。図８の付加的な機能は付加的な論理および付加的なスイッチ８１７によって加えられる。付加的な論理はＡＮＤゲート８２４および８２６ならびにインバータ８２８および８３０を含む。
【００４９】
図８における付加的な回路網は次のように動作する。スイッチ８１６は好ましくはＰＷＭスイッチオン時間Ｔｏｎによって制御され、スイッチ８１７は好ましくはＰＷＭスイッ
チオフ時間Ｔｏｆｆによって（インバータ８２８を介して）制御される。デューティサイクルが５０％より高い場合、ＡＮＤゲート８２６はスイッチ８１７がオンになるのを可能とし、ＡＮＤゲート８２４はデューティサイクル延長のためにスイッチ８１６を無効にする。増幅器８０１の動作は、図５に示される回路に似たＰＷＭスイッチ（図示せず）のスイッチオフ時間を用いてバランスが取られるので、デューティサイクル延長が得られる。
【００５０】
他方では、デューティサイクルが５０％（または任意の他の好適なデューティサイクル）よりも小さい場合、ＡＮＤゲート８２６はスイッチ８１７を無効にし、ＡＮＤゲート８２４はスイッチ８１６を切換える。増幅器８０２の動作は、図７に示される回路に似たＰＷＭスイッチ（図示せず）のスイッチオン時間を用いてバランスが取られるので、デューティサイクル低減が得られる。
【００５１】
したがって、上述したものはこの発明の原理をただ説明したものであり、この発明の範囲および精神から逸脱することがなければ当業者によってさまざまな修正がなされ得るということは理解されるであろう。この発明は特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００５２】
【図１】従来のスイッチングレギュレータシステム１００を示す。
【図２】図２Ａおよび図２Ｂは、クロックにより発振された信号を示す。
【図３】図１に示されるＰＷＭシステムの従来のクロック発振器を示す。
【図４】この発明に従ったクロック発振器システムの一実施例の概略図である。
【図５】この発明に従ったスイッチングレギュレータシステムの概略図である。
【図６】この発明に従った増幅器回路の概略図である。
【図７】この発明に従った別のスイッチングレギュレータシステムの概略図である。
【図８】この発明に従ったスイッチングレギュレータシステムのさらに別の概略図である。
【図１】
2009510995.tif 000004
【図２Ａ】
2009510995.tif 000005
【図２Ｂ】
2009510995.tif 000006
【図３】
2009510995.tif 000007
【図４】
2009510995.tif 000008
【図５】
2009510995.tif 000009
【図６】
2009510995.tif 000010
【図７】
2009510995.tif 000011
【図８】
2009510995.tif 000012
【国際調査報告】
2009510995.tif 000013
2009510995.tif 000014
2009510995.tif 000015