(57)【要約】高周波ΣΔ変調器は、フォワードパスにおける信号を局部発振周波数でダウンコンバートするための第１のミキサをフォワードパスに、同一の局部発振周波数でフィードバック信号をアップコンバートするための第２のミキサをフィードバックパスに備えている。２つのミキシング動作間の遅延は、ΣΔ変調器のループに利得損失をもたらす。フィードバックパスにおける調整可能な増幅器は、この利得損失を補償する。
2009519662.tif 000002
【特許請求の範囲】
【請求項１】
フィードフォワードパス及びフィードバックパスを有する高周波ΣΔ変調器であって、前記フィードフォワードパスが、アナログ入力信号とフィードバックパスのフィードバック信号とを加算し、それからＲＦエラー信号を生成するための加算ノードと、前記エラー信号をダウンコンバートするために、前記ＲＦエラー信号及び局部発振周波数を受信する第１のミキサと、該第１のミキサの前記ダウンコンバートされたエラー信号をローパスフィルタリングするためのノイズシェーピングローパスフィルタと、前記ローパスフィルタの出力信号を受信し、それからΣΔ変換器のデジタル出力を生成する量子化器とを備え、前記フィードバックパスが、ＤＡ変換器及びアップコンバートされたアナログフィードバック信号を生成するために前記局部発振周波数によって駆動される第２のミキサを備えている高周波ΣΔ変調器において、前記フィードバックパスが、前記第１及び第２のミキサの前記局部発振周波数での駆動動作の遅延及び／又はアスペクト比の偏差によって生じる利得の損失を補償する、調整可能な増幅率を有する増幅器を備えていることを特徴とする高周波ΣΔ変調器。
【請求項２】
請求項１に記載の高周波ΣΔ変調器において、
校正モードの期間中、基準信号をフィードフォワードパスに挿入する手段、校正モードの期間中、前記ΣΔ変調器のデジタル出力信号における前記基準信号の影響を測定してそれから利得制御信号を算出する手段、及びΣΔ変調器の通常の動作モードの期間中、前記調整可能な増幅器に前記利得制御信号を供給して、前記増幅器の利得を調整するための手段を備えていることを特徴とする高周波ΣΔ変調器。
【請求項３】
前記ΣΔ変調器を異なるチャネルに同調させるために、前記局部発振周波数が変化するようにした請求項１又は２に記載のΣΔ変調器において、前記量子化器が動作するサンプリング周波数が、前記局部発振周波数と共に変化し、それによって、前記局部発振周波数と前記サンプリング周波数との間に一定の整数関係が維持されるようにしたことを特徴とする高周波ΣΔ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィードフォワードパス及びフィードバックパスを有する高周波ΣΔ変調器（シグマ-デルタ変調器）であって、フィードフォワードパスが、アナログ入力信号とフィードバックパスのフィードバック信号とを加算し、それからＲＦ（高周波）エラー信号を生成するための加算ノードと、前記エラー信号をダウンコンバートするために、前記ＲＦエラー信号及び局部発振周波数を受信する第１のミキサと、この第１のミキサのダウンコンバートされたエラー信号をローパスフィルタリングするためのノイズシェーピングローパスフィルタと、このローパスフィルタの出力信号を受信し、それからΣΔ変換器のデジタル出力を生成する量子化器とを備え、前記フィードバックパスが、ＤＡ変換器（デジタル／アナログ変換器）及びアップコンバートされたアナログフィードバック信号を生成するために前記局部発振周波数によって駆動される第２のミキサを備えている高周波ΣΔ変調器に関する。
【背景技術】
【０００２】
かかる高周波ΣΔ変調器は、米国特許第６，３２０，５２９号の図１５から既知である。現状のＲＦ受信機は、受信系のデジタル化を可能にするために、低ＩＦまたはゼロＩＦアーキテクチャを用いている。このようなコンセプトでは、受信系は、低ノイズ増幅器、ダウンミキサ、低ＩＦまたはローパスフィルタ及びＡＤ変換器（アナログ／デジタル変換器）で構成することができる。ＡＤ変換にとって、ΣΔ変調器は、分解能が高く、直線性の性能が優れているから非常に適している。さらに、ΣΔ変調器のループフィルタは、チャネル選択フィルタとして機能することもできるため、ＡＤ変換器の前の付加的なＩＦフィルタをなくすことができる。また、連続時間で使用するΣΔ変調器も、アンチエイリアシングフィルタを取り除くことができる。このような受信機の性能を向上させる次のステップは、ダウンミキサをΣΔ変調器のループ内に置いて、周波数変換の直線性を改善することである。ループの安定性のために、第２のミキサがΣΔ変調器のフィードバックパスに位置付けられている。同じ局部発振器が、両方のミキサを駆動する。
【０００３】
上述のΣΔ変調器が直面する課題は、実際には、このような変調器の信号対ノイズ及び歪比（ＳＮＤＲ）が、第１及び第２のミキサがない同様のΣΔ変調器におけるものよりも相当低くなるということである。より具体的には、ループにおいてミキシング動作を行わない場合には、例えば７８．８ｄＢのＳＮＤＲが観測されるのに対して、例えば、５．２４８ＧＨｚの局部発振器によって駆動される２つのミキサがある場合には、７２．４ｄＢのＳＮＤＲが得られる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
とりわけ、本発明の目的は、上述したような、ミキサがないΣΔ変調器及び高周波ΣΔ変調器のＳＮＤＲ比の低下を軽減または実質上削減させることにある。
【課題を解決するための手段】
【０００５】
本発明は、冒頭にて規定したような、フィードバックパスが、第１及び第２のミキサの局部発振周波数での駆動動作の遅延及び／又はアスペクト比の偏差によって生じる利得の損失を補償する、調整可能な増幅率を有する増幅器を備えていることを特徴とする高周波ΣΔ変調器を提供する。
【０００６】
本発明は、次のようなの認識に基づいて成したものである。理想的な場合、２つのミキサの発振器駆動は完全に同期し、かつ５０％のアスペクト比を有する。その場合、第１及び第２のミキサは、それぞれ、＋１と−１との間で交互に代わり、積Ｍ１・Ｍ２が常に一定で１に等しくなるようなファクタＭ１及びＭ２を有する信号を掛け合わせる。しかしながら実際には、２つの発振器駆動間の遅延及びこれらの発振器駆動のアスペクト比も互いに偏移することになる。これは、変調器のループ利得が、平均値が１よりも小さいファクタＭ１・Ｍ２を含み、さらに、発振周波数の高い（偶数）調波成分も含むようになるからである。
【０００７】
特に、積Ｍ１・Ｍ２の平均値の減少が信号の劣化の原因となることが分かっている。この平均値の減少は、フィードバック信号の減少、従って、加算ノードによってΣΔ変調器のフィードフォワードパスへ配信されるエラー信号を増大させることになる。このために、フィードフォワードパスのコンポーネント、特にノイズシェーピングローパスフィルタが過度に励起され、ＳＮＤＲを低下させる。ΣΔ変調器のフィードバックパスに含める、調節可能な増幅率を有する増幅器は、このような増幅損失を補償し、したがって、ＳＮＤＲの値を、例えば７８ｄＢにまで向上させる。
【０００８】
ＲＦΣΔ変調器は、校正モードの期間中、基準信号をフィードフォワードパスに挿入する手段、校正モードの期間中、前記ΣΔ変調器のデジタル出力信号における前記基準信号の影響を測定してそれから利得制御信号を算出する手段、及びΣΔ変調器の通常の動作モードの期間中、前記調整可能な増幅器に前記利得制御信号を供給して、前記増幅器の利得を調整するための手段によって更に特徴づけることができる。この場合、前記増幅器は、例えばΣΔ変調器を稼動させる度に自動的に調整される。
【０００９】
積Ｍ１・Ｍ２における局部発振周波数の高調波は、殆ど性能損失を与えない。これは、通常、局部発振周波数が、ΣΔ変調器の量子化器が動作するサンプル周波数よりも遥かに高いためである。量子化ノイズスペクトルは、サンプリング周波数の倍数で反復するスペクトルであって、ｓｉｎｃ関数で整形される。従って、ノイズは、局部発振周波数で既に約４０ｄＢに減衰し、さらに、局部発振周波数の２倍でさらに減衰する。従って、ベースバンドに対するＬＯ（局部発振）周波数の高調波での量子化ノイズの漏れが非常に小さくなる。
【００１０】
ΣΔ変調器の性能は、局部発振周波数と、量子化器及びＤＡ変換器が動作するサンプリング周波数との間の比率を一定の整数比に維持することによって、更に改善することができる。このようにすれば、ＬＯ搬送波が量子化ノイズスペクトルのノッチに正確に位置するようになるため、量子化ノイズの漏れをさらに抑制することができる。この方法は、ΣΔ変調器を異なるチャネルに同調させるために局部発振周波数が変化する場合に、デジタル出力信号のサンプリング周波数も変化することを意味する。
【発明を実施するための最良の形態】
【００１１】
本発明を、添付の図面を参照して更に説明する。
【００１２】
図１のＲＦΣΔ変調器は、＋入力にアナログＲＦ入力信号Ｉが印加される加算ノードＳを備えている。加算ノードＳの−入力には、アナログＲＦフィードバック信号Ｆが印加される。これら２つの信号の差がＲＦエラー信号を構成し、このＲＦエラー信号は、局部発振周波数ｆＬＯによってＲＦエラー信号をベースバンドのエラー信号にダウンコンバートするミキサＭ１に供給される。本出願において、用語「ベースバンド」とは、復調された低周波信号を意味するだけでなく、ゼロＩＦ、低ＩＦまたは他の種類のＩＦ信号も含むことを意図していることに注意されたい。
【００１３】
ベースバンドのエラー信号は、その後、ΣΔ変調器の通常のノイズシェーピング機能を果たすローパスまたはバンドパスフィルタＨに印加される。そのようにフィルタ処理された信号は、量子化器Ｑにおいてサンプルレートｆｓで量子化される。量子化器Ｑは、例えば、４ビットのデジタル出力信号Ｏを配信する４ビット量子化器とすることができる。ＤＡ変換器Ｄは、デジタル出力信号Ｏのアナログに相当する信号を導出する機能を果たし、このアナログの等価信号は、実質上、第２のミキサＭ２において、加算ノードＳの−入力に印加するＲＦフィードバック信号にアップコンバートされる。このフィードバック信号は、エラー信号をダウンコンバートするのに用いるのと同じ局部発振周波数ｆＬＯによってアップコンバートされる。
【００１４】
例えば、ＲＦΣΔ変調器は、８０２．１１ａ標準規格に準ずる信号の受信系に用いることができる。この場合、ＲＦバンドは５．１５ＧＨｚから５．３５ＧＨｚにわたり、２０ＭＨｚのチャネル間隔とガード間隔とを有する８つのチャネルを含む。
【００１５】
図１の構成は、さらに、局部発振周波数ｆＬＯを生成するための周波数シンセサイザＫを備えている。好適には、周波数シンセサイザは、２の累乗とすることができる一定の整数で局部発振周波数を分周することによって、サンプリング周波数ｆｓも生成する。上述した実施例の場合に、除数は、３２に等しくすることができる。その結果、サンプリング周波数は、同調に応じて１６０．９ＭＨｚから１６７．２ＭＨｚの間で変化する。このサンプリング周波数の±２％の変化は許容できる。
【００１６】
ミキサＭ１は、ＲＦエラー信号をベースバンドにダウンコンバートする役割を果たす。対照的に、ミキサＭ２は、ベースバンドのフィードバック信号を再びＲＦにアップコンバートして、基本的にループの安定性を改善する役割を果たす。理想的には、２つのミキシング演算の積Ｍ１・Ｍ２は１に等しくなるようにする。しかしながら、高周波を伴う場合に、ミキサにてアクティブな２つの局部発振器のミキシング信号間の遅延が実際上不可避である。このミキシング信号間の遅延により、積Ｍ１・Ｍ２は、局部発振レートの２倍のパルス列となる。このことを、図２に示す。
【００１７】
この図において、ミキシング信号Ｍ１及びＭ２の両方は５０％の完全なデューティサイクルを有するが、信号Ｍ２は、信号Ｍ１に関して遅延τを有する。２つのミキサのＬＯ周期をＴで示す。曲線Ｍ１・Ｍ２は、ループ内の信号が影響を受けるミキシング積信号を示す。この積信号は、周期Ｔ／２を有し、第１部分Ｔ／２−τの期間中は１に等しく、周期Ｔ／２の残りの部分τの期間中は−１に等しいことが分かる。この場合、積信号Ｍ１・Ｍ２のＤＣ（平均）値が１−４・τ／Ｔに等しくなるため、ループの利得がこのファクタ１−４・τ／Ｔだけ減少することは明らかである。その結果、加算ノードＳに供給されるＲＦフィードバック信号が非常に小さくなるため、加算ノードによって供給されるエラー信号が非常に大きくなり、ローパスフィルタＨの入力がオーバー駆動となる。この利得の損失を補償するために、図１の構成は、ＤＡ変換器Ｄと第２のミキサＭ２との間に調整可能な増幅器Ｇを備えている。この増幅器の利得は、この場合、１／（１−４・τ／Ｔ）に設定するのが好適である。例えば、遅延τが周期Ｔの５％である場合には、増幅器Ｇの利得をほぼ１．２５に調整し、遅延が８％である場合には、利得をほぼ１．４７に調整する。ミキシング積信号のＡＣ成分は、局部発振周波数の偶数高調波から成る。それらは、ベースバンドに置換される量子化ノイズを生じ得る。しかしながら、この影響は、局部発振周波数ｆＬＯ及びサンプリング周波数ｆｓ間の比を十分に大きな整数（例えば、３２）とする場合に、十分に小さく維持することができる。
【００１８】
２つのミキシング信号Ｍ１及びＭ２が、完全に同期するが異なるデューティサイクルを有する場合には、τを２つのミキシング信号間のパルス長の差として、利得をファクタ１−２・τ／Ｔだけ減少させる。この場合、増幅器Ｇは、約１／（１−２・τ／Ｔ）の利得を有さなければならない。
【００１９】
図３のΣΔ変調器では、増幅器Ｇの利得を自動調整する。このために、図３の構成は、通常モードと校正モードと間でその構成を切り替えるための２つのスイッチセクションＳｗａ及びＳｗｂを備えている。校正モードの期間中は、入力信号Ｉを加算ノードＳの＋入力から分離させ、第２の加算ノードＳ２によって、既知のＤＣ校正オフセットＣａを、ミキサＭ１と量子化器Ｑと間のフィードフォワードパスに加える。ΣΔ変調器は、校正オフセットをデジタル化するが、ミキシング信号Ｍ１とＭ２との間の遅延による利得損失を有する。既知の校正オフセット信号によって、積Ｍ１・Ｍ２が１に等しい理想的な場合に、デジタル出力のオフセット信号がどのようになるかは予め分かっている。遅延によって生じる利得損失のために、出力コードにおいて異なるＤＣ値が得られる。この差は、デジタル利得計算機Ｗにて計算され、通常モードの期間中、増幅器Ｇの利得を制御するのに用いられる。
【００２０】
図に示す構成のさまざまな変形例を作成可能であることがわかる。例えば、ミキサＭ１及びＭ２は、信号をを２つの９０°移相した局部発振器と混合させる、直交（複素）ミキサとすることができる。他の変形例では、増幅器Ｇを、ミキサＭ２の出力に位置付けることもできる。更に、ミキサＭ２は、デジタル領域すなわちＤＡ変換器Ｄの前に位置付けることもできる。その場合、ＤＡ変換器は発振器周波数のレートで動作させなければならない。
【００２１】
要約すると、本発明は、フォワードパスにおける信号を局部発振周波数でダウンコンバートするための第１のミキサをフォワードパスに備え、かる同一の局部発振周波数でフィードバック信号をアップコンバートするための第２のミキサをフィードバックパスに備えて居る、高周波のΣΔ変調器に関する。２つのミキシング動作間の遅延は、ΣΔ変調器のループに利得の損失をもたらす。フィードバックパスにおける調節可能な増幅器は、この利得損失を補償する。
【図面の簡単な説明】
【００２２】
【図１】本発明によるＲＦΣΔ変調器の第１の実施例を示す図である。
【図２】本発明の動作を説明するための信号波形図である。
【図３】本発明によるＲＦΣΔ変調器の第２の実施例を示す図である。
【図１】
2009519662.tif 000003
【図２】
2009519662.tif 000004
【図３】
2009519662.tif 000005
【国際調査報告】
2009519662.tif 000006
2009519662.tif 000007