(57)【要約】増幅器出力段（ＯＳ）と、この増幅器出力段（ＯＳ）の出力過電流（ＩＨＳ、ＩＬＳ）を検出する過電流検出機構（ＯＣＤＭ）とを有する電子装置を提供する。過電流検出機構（ＯＣＤＭ）は、出力電流の第１のレベル（ＩＤＥＴ）を越える出力電流（ＩＯ）のレベルを検出するレベル検出機構（ＬＤＭ）と、出力電流（ＩＯ）が最大電流レベルである第１のレベル（ＩＤＥＴ）を越えている持続時間を検出するタイミング検出機構（ＴＤＭ）とを具える。
2009510823.tif 000002
【特許請求の範囲】
【請求項１】
増幅器出力段と、この増幅器出力段の出力過電流を検出する過電流検出機構とを有する電子装置であって、前記過電流検出機構は、出力電流の第１の電流レベルを越える出力電流のレベルを検出するレベル検出機構と、出力電流が最大電流レベルである第１の電流レベルを越えている持続時間を検出するタイミング検出機構とを具えている電子装置。
【請求項２】
請求項１に記載の電子装置において、前記増幅器出力段が高電圧側出力装置及び低電圧側出力装置を有し、前記過電流検出機構は更に、前記低電圧側出力装置を流れる低電圧側出力電流と、前記高電圧側出力装置を流れる高電圧側出力電流との間の電流差を検出する電流差検出手段を具えており、この電流差検出手段は、前記電流差が、予め規定した第１の電流レベルを越えるかどうかを検出するようになっている電子装置。
【請求項３】
請求項２に記載の電子装置において、前記過電流検出機構は、低電圧側出力電流と、高電圧側出力電流との間の前記電流差が、予め規定された正の第１の電流レベルを越えるかどうかを決定する第１の比較手段と、低電圧側出力電流と、高電圧側出力電流との間の前記電流差が、予め規定された負の第２の電流レベルを越えるかどうかを決定する第２の比較手段とを具えている電子装置。
【請求項４】
請求項３に記載の電子装置において、前記第１及び第２の比較手段が前記タイミング検出機構に動作的に結合されており、このタイミング検出機構は、これらの第１及び第２の比較手段に動作的に結合された１つのタイマを有している電子装置。
【請求項５】
請求項１又は２に記載の電子装置において、この電子装置が更に陰極線管を有し、この陰極線管の陰極に前記増幅器出力段が結合されている電子装置。
【請求項６】
請求項５に記載の電子装置において、この電子装置が少なくとも部分的にシリコン・オン・インシュレータ技術で構成されている電子装置。
【請求項７】
請求項１又は５又は６に記載の電子装置を具えるディスプレイ装置。
【請求項８】
電子装置の増幅器出力段の過電流を検出する方法であって、出力電流の第１の電流レベルを越える出力電流のレベルを検出する工程と、出力電流が最大電流レベルである第１の電流レベルを越えている持続時間を検出する工程とを具える方法。
【請求項９】
請求項８に記載の方法において、前記増幅器出力段が高電圧側出力装置及び低電圧側出力装置を有するようにし、出力電流の第１の電流レベルを越える出力電流のレベルを検出する前記工程が、
前記低電圧側出力装置を流れる低電圧側出力電流と、前記高電圧側出力装置を流れる高電圧側出力電流との間の電流差を決定する工程と、
この決定された電流差が予め規定された第１の電流レベルを越えるかどうかを検出する工程と
を有するようにする方法。
【請求項１０】
請求項９に記載の方法において、決定された電流差が予め規定された第１の電流レベルを越えるかどうかを検出する前記工程が更に、低電圧側出力電流と、高電圧側出力電流との間の電流差を正の第１の電流レベルと比較する工程と、低電圧側出力電流と、高電圧側出力電流との間の電流差を負の第２の電流レベルと比較する工程とを有するようにする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器出力段と、この増幅器出力段の出力過電流を検出する過電流検出機構とを有する電子装置に関するものである。本発明は更に、電子装置の増幅器出力段の過電流を検出する方法にも関するものである。
【背景技術】
【０００２】
パワートランジスタのウエハをシリコン・オン・インシュレータ（ＳＯＩ）技術で処理する際の熱抵抗は、パワートランジスタをバルク技術で処理する場合よりもかなり大きくなる。従って、増幅器の出力装置における消費電力量が同様な量の場合、ＳＯＩ処理における出力装置は自己発熱を更に受けるようになる。例えば、増幅器の出力装置における短絡により生ぜしめられる過大な自己発熱は出力装置を損傷させるおそれがある。出力装置の物理的な寸法を増大させることにより熱抵抗を減少させることができるが、一般にはこれと同時に最大出力電流、従って、電力消費量が増大する。
【０００３】
公称信号の場合、出力装置にまたがる電圧は、平均で電源電圧のほぼ半分となる。更に、容量性の負荷の場合、信号電流は２つの出力装置間で時間的に分割される。その間中最大値には到達しない。従って、いかなる所定の出力装置における信号電力も一般に短絡中の最大電力よりも著しく少なくなる。短絡中は、最大の電流及び電圧が出力装置の１つに与えられる。
【０００４】
所定の出力装置が過熱されるかどうかを検出する一般的な方法は、その温度を単に測定することである。ある技術（例えば、ＳＯＩ技術）の場合、この方法には、温度センサを出力装置内に加えることが含まれる。出力装置の外部の温度センサは使い物にならない。その理由は、分離用の酸化物が、熱を温度センサに伝達するのを阻止する為である。出力装置の一方の側で生じる高電圧を回避するためには、温度センサを高電圧ＭＯＳ又はバイポーラトランジスタの反対側に設ける必要がある。従って、通常ドレイン又はコレクタに近い電力消費領域から一方の側に位置する温度センサに熱が伝搬するようにする必要がある。特に高電圧ＳＯＩ技術では、このような処理にかなり長い時間がかかる。その理由は、熱は極めて薄肉のシリコン層を通過させる必要がある為である。従って、過熱を検出する上述した手法はあまりにも遅く、装置を保護するのに適していない。
【０００５】
過熱を検出する他の方法は、電流及び電圧を測定し、その積を計算することにより消費電力の等価量を得る方法である。最悪のダイ片温度から出発して、電力及び熱インピーダンスを用いて、出力装置が熱くなりすぎるかどうかを計算することができる。出力電圧を検出するのは、出力電圧を、トランジスタのゲート又はベースに印加しうる電圧よりも高くしうる増幅器における複雑な処理である。このような手法には、高電圧装置で高電圧に耐えうる回路を必要とし、これには大きなチップ面積を使用する。
【０００６】
可能性のある過熱を検出する、より簡単な方法は、単に電流を測定する方法である。この手法によれば、最悪の信号状態中に生じるおそれのある最大電流を決定する必要があり、このレベルを越えるいかなる電流も故障状態としてアクセスされる。出力装置は、最悪の信号状態中の過熱に耐えるようにするためには、最悪の周囲温度状態の下でこの電流に耐えうるような寸法にする必要がある。
【０００７】
この概念は、出力装置の熱時定数に適合する時定数を有する低域通過フィルタを電流測定ユニットに加えることにより改善しうる。これにより、出力装置の予測温度の精度が改善される。従って、電流検出機構は、瞬時的なピーク電流レベルに応答してトリガせずに、平均値に応答してトリガする。
【０００８】
米国特許第６，０１４，０５９号明細書には、過電流検出機構を有する電力増幅器が開示されている。この電力増幅器は、増幅された出力信号を生じるために入力信号を増幅するトランジスタと、入力端子で受ける入力信号を制御するモジュールとを有している。このモジュールは、選択した温度範囲内でトランジスタの温度をほぼ追随する制御信号を発生する。入力信号を制御するこのモジュールは入力信号を制御し、平均レベル検出器により制御信号が予め決定したレベルを越えないようにする。平均レベル検出器の時定数は出力装置の“熱時定数”に等しくしうる。
【特許文献１】米国特許第６，０１４，０５９号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、出力段及び改善した過電流検出回路を有する電子装置と、過電流検出を改善する方法とを提供することにある。
【課題を解決するための手段】
【００１０】
この本発明の目的は、請求項１による電子装置及び請求項８による方法により達成される。
【００１１】
従って、本発明の電子装置には、増幅器出力段と、この増幅器出力段の出力過電流を検出する過電流検出機構とが設けられている。過電流検出機構は、出力電流の第１の電流レベルを越える出力電流のレベルを検出するレベル検出機構と、出力電流が最大電流レベルである第１の電流レベルを越えている持続時間を検出するタイミング検出機構とを具えている。従って、出力電流は、その振幅に対し、すなわち、振幅が第１の電流レベルを越えているかどうかに対し、且つ予め規定された第１の電流レベルを越えているそれぞれの振幅の持続時間に対し制御される。従来技術の解決策では、出力装置の熱時定数に相当する時定数を得るために平均化用の低域通過フィルタを用いて出力電流を平均化しているが、本発明では、予め決定したレベルを越える過電流を検出し、この過電流が許容し得ない程度の期間継続している場合に、故障状態を検出するものである。
【００１２】
本発明の観点によれば、前記増幅器出力段が高電圧側出力装置及び低電圧側出力装置を有するようにする。この構造の場合、前記過電流検出機構が、前記低電圧側出力装置を流れる低電圧側出力電流と、前記高電圧側出力装置を流れる高電圧側出力電流との間の電流差を検出する電流差検出手段を具え、この過電流検出機構が、この電流差検出手段を用いることにより、前記電流差が、予め規定した第１の電流レベルを越えるかどうかを検出するようにする。従って、電流差検出手段は、高電圧側の出力装置の過電流と、低電圧側の出力装置の過電流との差を検出しうる。既知の過電流制御機構は、高電圧側の出力電流と低電圧側の出力電流とを識別することなく、これら出力電流の合計量のみを検出するものである。しかし、殆どの分野では、増幅器出力段の高電圧側の出力電流と低電圧側の出力電流とは正常動作中殆ど等しい。従って、電流差検出手段は、高電圧側の出力電流と低電圧側の出力電流との差に対し故障状態を見ることにより追加の予防手段を構築する。
【００１３】
本発明の他の観点によれば、前記過電流検出機構は、低電圧側出力電流と、高電圧側出力電流との間の前記電流差が、予め規定された正の第１の電流レベルを越えるかどうかを決定する第１の比較手段と、低電圧側出力電流と、高電圧側出力電流との間の前記電流差が、予め規定された負の第２の電流レベルを越えるかどうかを決定する第２の比較手段とを具えているようにする。このようにすることにより、増幅器出力段の高電圧側出力装置及び低電圧側出力装置を流れる２つの過電流が、例えば、２つの異なる比較により互いに独立に検出される。
【００１４】
本発明の他の好適な例では、前記第１及び第２の比較手段が前記タイミング検出機構に動作的に結合されており、このタイミング検出機構は１つのタイマを有している。このタイマはこれらの第１及び第２の比較手段、例えば、２つの比較器に動作的に結合し、過電流タイミング制御を確立するようにする。過電流は、通常、一時に増幅器出力段の１つの出力装置のみに生じる。従って、タイミング検出機構として１つのみのタイマを用いて、同じ期間内で第１の比較手段又は第２の比較手段の何れかの過電流を検出することができる。この手法によれば、回路の複雑性を低減させることができる。
【００１５】
本発明の電子装置が更に陰極線管（ＣＲＴ）を有し、このＣＲＴの陰極に前記増幅器出力段が結合されているようにするのが好ましい。ＣＲＴ及び増幅器出力段は、テレビジョン受像機又はコンピュータモニタ等としてディスプレイ装置内に設けることができる。上述した特徴事項を有する本発明による増幅器出力段は特に、ＣＲＴの電流を制御するのに適している。その理由は、ＣＲＴが増幅器出力段に対する、主として容量性の負荷を表す為である。
【００１６】
本発明は、バイポーラ又はＭＯＳ（Metal Oxide Silicon ：金属酸化物シリコン）のようなあらゆる技術に対して用いうるが、本発明は特に、シリコン・オン・インシュレータ技術（ＳＯＩ）に対し有益である。従って、本発明は、上述した特徴事項を有する電子装置、特に増幅器出力段を、少なくとも部分的にシリコン・オン・インシュレータ技術で構成されるようにすることを意図するものである。パワートランジスタのウエハをシリコン・オン・インシュレータ（ＳＯＩ）技術で処理する際の熱抵抗は、パワートランジスタをバルク技術で処理する場合よりもかなり大きい為、本発明は特に、ＳＯＩ技術における装置の過熱を阻止する作用をする。
【００１７】
本発明は、電子装置の増幅器出力段の過熱を検出する方法をも提供する。この方法は、出力電流の第１の電流レベルを越える出力電流のレベルを検出する工程と、出力電流がその第１の電流レベルを越えている持続時間を検出する工程とを具える。従って、増幅器出力段の出力電流は、既知の技術で知られているように出力電流の平均値に対してのみならず、振幅と、出力電流の予め規定したレベルを越えている時間とに対して測定するものである。
【００１８】
本発明の他の観点によれば、前記増幅器出力段が高電圧側出力装置及び低電圧側出力装置を有するようにする。この場合、出力電流の第１の電流レベルを越える出力電流のレベルを検出する前記工程が、前記低電圧側出力装置を流れる低電圧側出力電流と、前記高電圧側出力装置を流れる高電圧側出力電流との間の電流差を決定する工程を有するようにする。本発明の方法は更に、決定された前記電流差が予め規定された第１の電流レベルを越えるかどうかを検出する工程を有するようにする。又、低電圧側出力電流と、高電圧側出力電流との間の電流差を正の第１の電流レベルと比較するとともに、低電圧側出力電流と、高電圧側出力電流との間の電流差を負の第２の電流レベルと比較するのも好ましい。
【００１９】
従って、本発明によれば、出力装置を、故障状態中の電力ではなく、ある信号出力電力に対し最適化する過電流検出機構と、これに対応する方法とが得られる。本発明による過電流検出機構及び方法は、故障状態、例えば、短絡を正常な信号と識別する。このことは、出力装置における電流をモニタリングし、且つ電流パルスの持続時間を測定することにより達成される。故障状態の検出後、出力装置を保護又はスイッチオフする必要がある。
【００２０】
本発明によれば、タイミング情報を用いて、正常信号と故障状態とを識別する。既知の解決策と相違して、出力装置の１つを流れる電流の平均レベルを検出するだけでなく、過電流検出機構により電流パルスがどのくらい続いているかを決定する。ある分野の場合、上述したように保護される増幅器の負荷が主として容量性であるという事実から、他の利点が得られる。従って、正常な信号状態中の出力電流は、容量性の負荷（キャパシタ）が完全に充電されるか放電されるまで、一方向にのみ連続的に流れる。電流のレベル検出器は、出力装置がそれぞれのレベルの無限に長い電流によっても破壊されないように選択したレベルに設定する。タイミング検出機構は、最悪な欠陥状態が生じる場合に、出力装置が過熱により破壊される前にタイマがトリガするような時間に設定する。この最悪な欠陥状態には、出力装置にまたがる最大電圧や、出力装置を流れる最大電流や、周囲温度状態を含めることができる。過電流検出機構を設定するために、正常な信号が双方の検出機構、すなわち、タイミング検出機構及び電流レベル検出機構をトリガしうるかどうかを検査することができる。従って、最大の容量性負荷が検出期間に亘り、可能な最大電圧振幅を越えて充電される場合に生じうる電流を決定する。このように確立された電流レベルがそれぞれの最大レベルを越える場合には、最大出力電流に対する値又は最大持続時間に対する値を増大させる必要がある。通常は、最大電流レベルを増大させることが、適切な第一選択肢である。
【００２１】
本発明の上述した観点及びその他の観点は、以下の図面に関する説明及び実施例に関する説明から明らかとなるであろう。
【００２２】
図１は、従来技術によるピーク電流検出回路ＰＣＤＣを有する増幅器を簡単化して示す回路図である。この増幅器は、２つの金属酸化物シリコン電界効果トランジスタ（ＭＯＳＦＥＴ）ＴＨＳ及びＴＬＳを有する出力段ＯＳを具える。これらの出力トランジスタ（出力装置）ＴＨＳ及びＴＬＳは、既知の共通ドレイン構造に配置されており、第１の（高電圧側）トランジスタＴＨＳは第１の抵抗ＲＨＳを介して電源電圧点に結合され、第２の（低電圧側）トランジスタＴＬＳは第２の抵抗ＲＬＳを介して接地結合されている。出力段ＯＳを通る出力電流は、抵抗ＲＨＳ及びＲＬＳのそれぞれの両端間の電圧降下に基づいて連続的に測定される。最悪の信号状態に対しては、許容しうる最大の出力電流ＩＯが決定される。出力トランジスタＴＨＳ及びＴＬＳは、これらが最悪の周囲温度の下で過熱すること無しにこの電流に耐えうるような寸法となっている。これらの出力トランジスタＴＨＳ及びＴＬＳにおける電力消費量は、これらの出力トランジスタを流れる電流と、これらの出力トランジスタにまたがる電圧との積に相当する。従って、電流のみならず、出力トランジスタＴＨＳ及びＴＬＳにまたがる電圧も測定する必要がある。正常な動作状態中は、出力トランジスタＴＨＳ及びＴＬＳの何れの平均電圧も通常電源電圧よりも低く、代表的に電源電圧のほぼ半分である。この仮定に基づいて、特定の出力電流に耐えるために出力トランジスタＴＨＳ及びＴＬＳに与えるべき面積を計算することができ、この場合、計算には適切な電圧が考慮される。許容しうる最大電流レベルを越える出力電流ＩＯは、ピーク電流検出回路ＰＣＤＣにより故障状態として登録される。
【００２３】
図２は、従来技術による低域通過過電流検出機構ＯＣＤＭを有する増幅器を簡単に示す線図である。図１につき説明したのと同様に、出力段ＯＳは、高電圧側出力トランジスタＴＨＳ及び低電圧側出力トランジスタＴＬＳと、２つの対応する抵抗ＲＨＳ及びＲＬＳとを有する。低域通過フィルタ特性は、出力段の高電圧側と低電圧側とにそれぞれ結合された２つの追加のキャパシタＣにより確立される。低域通過フィルタは、高周波信号に対して、出力トランジスタＴＨＳ及びＴＬＳを通る電流ＩＯの平均値のみが測定されるようにするものである。正弦波状の信号の場合、出力電流はピーク電流のファクタｐ分の１倍である。従って、出力トランジスタの面積も、図１に示す回路の場合のｐ分の１倍とすることができる。故障状態の下で、一定の（ＤＣ）電流ＩＯが流れる場合でも、この電流は依然として低域通過過電流検出機構により正しく検出される。電流の周波数が低域通過フィルタの帯域幅内に保たれている限り、瞬時の電流値が測定される。しかし、増幅器の負荷（図示せず）が容量性であり、周波数が低い場合には、電流及びこれに対応する電力消費量は通常小さい。低域通過フィルタの帯域幅を越える周波数を有する短い電流ピークは低減されるか、又は抑圧され、従って、これらの電流は過電流検出機構ＯＣＤＭにより故障状態として登録されない。
【発明を実施するための最良の形態】
【００２４】
図３は、本発明の本発明の第１の実施例による過電流検出機構ＯＣＤＭを有する増幅器を簡単化して示す線図である。この増幅器は、図１及び２に示す回路と同様に、共通ドレイン構造の高電圧側出力トランジスタＴＨＳ及び低電圧側出力トランジスタＴＬＳと、それぞれの抵抗ＲＨＳ及びＲＬＳとを有する。本発明のこの例によれば、過電流検出機構ＯＣＤＭが、タイミング情報を用いることにより、正常信号と故障状態とを識別する。従って、出力トランジスタＴＨＳ及びＴＬＳの一方を通る出力電流ＩＯの平均レベルが（図２につき説明したように）検出されるばかりではなく、過電流の持続時間も検出される。本発明のこの例によれば、過電流検出機構ＯＣＤＭが、電流レベル検出機構ＬＤＭ及びタイミング検出機構ＴＤＭを有する。電流レベル検出機構ＬＤＭは電流レベルＩＤＥＴに設定されている。この電流レベルＩＤＥＴは、出力電流ＩＯが無限に長い期間決定レベルにあることにより出力トランジスタＴＨＳ及びＴＬＳが破壊されないように選択する。
【００２５】
更に、タイミング検出機構ＴＤＭは時間限界ＴＤＥＴに設定する。この時間限界ＴＤＥＴは、出力トランジスタＴＨＳ及びＴＬＳの一方が過熱により破壊される前に、タイマが故障状態を示すように選択する。最大の時間限界ＴＤＥＴは、最悪の故障状態に対し、すなわち、出力トランジスタＴＨＳ及びＴＬＳにまたがる最大電圧降下と、出力トランジスタＴＨＳ及びＴＬＳを流れる最大許容電流ＩＯとに対し選択する。時間限界を決定するには、最悪の周囲温度状態も考慮に入れる。従って、これらのいかなる状況の下でも、タイミング検出機構ＴＤＭは、出力段ＯＳの出力トランジスタＴＨＳ及びＴＬＳが過熱する前にトリガする。過電流の許容持続時間を確立することは、正常な信号が双方の検出機構ＴＤＭ及びＬＤＭをトリガしうるかどうかを決定するのに有効なことである。出力段ＯＳに容量性の負荷（図示せず）が結合されている場合には、この容量性負荷が完全に充電又は放電されるまで出力電流ＩＯが一方向にのみ連続的に流れる。このような電流は、常に、制限された期間の間のみ流れる。従って、出力トランジスタＴＨＳ及びＴＬＳが受ける電流を決定する必要があり、一方、最大の容量性負荷は全検出期間ＴＤＥＴに亘り、可能な最大電圧振幅を越えて充電される。この電流レベルがＩＤＥＴを越える場合には、ＩＤＥＴ又はＴＤＥＴの値を増大させる必要がある。好ましくは、ＩＤＥＴを第１の工程で増大させる。本例の場合、例えば図２に示すような従来技術の検出機構と相違して、低域通過フィルタを採用せずにタイマを採用する。
【００２６】
図４は、本発明の第２の実施例による過電流検出機構ＯＣＤＭを有する増幅器を簡単化して示す線図である。正常な信号と故障状態との識別を更に改善するために、出力トランジスタＴＨＳを流れる高電圧側の電流ＩＨＳと、出力トランジスタＴＬＳを流れる低電圧側の電流ＩＬＳとの間の差を評価する。これら２つの電流ＩＨＳ及びＩＬＳの差は、出力段ＯＳと過電流検出機構ＯＣＤＭ間に結合された電流差検出手段ＣＤＤＭにより決定される。従って、出力トランジスタＴＨＳ及びＴＬＳの一方のみを流れる電流を検出する。特に、容量性負荷の場合、このようにするのが正当な選択である。その理由は、正常な電流は、少なくとも平均で高電圧側の電流ＩＨＳと、低電圧側の電流ＩＬＳとを正確に同じとする為である。しかし、故障状態は一般に、出力トランジスタＴＨＳ及びＴＬＳの一方のみに過電流を生ぜしめる。出力トランジスタＴＨＳ及びＴＬＳの面積は、この分野で生じるおそれのある最悪な場合の信号により決定しうる。前の（図２に示す）解決策の場合、出力トランジスタＴＨＳ及びＴＬＳに与えられる面積は、従来の解決策の場合のｐ分の１倍となったとすると、本発明のこの実施例は、最大ピーク‐ピーク電圧が電源電圧よりも低い場合に、ファクタｐよりも大きい利得を提供することができる。この原理は、出力段ＯＳを小さなＤＣ電流が流れる場合にも、これらのＤＣ電流が故障状態に対する検出レベルよりも充分低く保たれている限り、用いることもできる。
【００２７】
図５は、本発明の第３の実施例による過電流検出機構ＯＣＤＭを有する増幅器を簡単化して示す線図である。図４につき説明したように、高電圧側と低電圧側との間の電流差を用いる着想は、図３に示す実施例と組み合わせて用いうること明らかである。その結果の線図を図５に見ることができる。従って、出力トランジスタＴＨＳ及びＴＬＳの一方を流れる電流パルスが検出される。図５の実施例によれば、過電流検出機構ＯＣＤＭは、電流レベル検出機構ＬＤＭと、タイミング検出機構ＴＤＭと、電流差検出手段ＣＤＤＭとにのみ基づくものである。
【００２８】
図３〜５に示す出力トランジスタＴＨＳ及びＴＬＳは、共通ドレイン構造のＭＯＳトランジスタであるが、共通ソース、共通ゲート、共通エミッタ、共通コレクタ又は共通ベースのような、共通ドレイン回路以外のいかなる構造にも配置したバイポーラトランジスタやその他のいかなるトランジスタに対しても電流検出機構を用いることができる。
【００２９】
図６は、本発明の観点による電流検出回路を簡単化して示す線図である。この図６の回路は、図４及び５に示す実施例に対して用いることができる。この図６に示す電流検出回路は、高電圧側の電流ＩＨＳと低電圧側の電流ＩＬＳとの間の差の絶対値が、予め決定したレベル±ＩＤＥＴを越えるかどうかを検出する作用をする。
【００３０】
本発明の他の実施例の場合、出力段ＯＳは出力トランジスタＴＬＳのドレインと直列に検出抵抗ＲＬＳを含んでいる。差動対Ｔ1a，Ｔ1bは検出抵抗ＲＬＳの両端間の電圧を、出力電流ｉLSのある割合である差動出力電流に変換する。この差動対はＰＭＯＳトランジスタＴ1a及びＴ1bより成る。しかし、この差動対をＮＭＯＳトランジスタで構成することもできる。高電圧側の電流ｉHSを測定するのにも、この図６と同様な回路を用いる。従って、電流ｉLS及びｉHSのある割合の電流を得るのに２つの差動対が必要である。電流検出レベル±ＩＤＥＴのある割合を発生させるには、更に他の（第３の）差動対が必要である。電流差（ｉHS−ｉLS）を測定するには、測定した低電圧側の電流ｉLSを高電圧側の電流ｉHSから減算する。その結果を、第１の正の電流レベルＩＤＥＴ及び第２の負の電圧レベル−ＩＤＥＴと比較する。従って、電流ｉHS及びｉLSを全て二度測定する必要がある。
【００３１】
図７は、本発明の観点による電流検出回路を簡単化して示す線図である。この場合、電流検出回路の全体を示している。この回路では、トランジスタＴ1a〜Ｔ1dが、低電圧側の電流ｉLSを測定する２つの差動対を構成している。トランジスタＴ2e及びＴ2fは高電圧側の電流ｉHSを測定する差動対を構成し、出力電流はトランジスタＴ2a〜Ｔ2dにより２つに分割される。トランジスタＴ3a〜Ｔ3dは、基準電流ＩDET を測定する２つの差動対を構成する。全ての電流を加算して、抵抗Ｒ1 ，Ｒ2 及び抵抗Ｒ3 ，Ｒ4 における電圧差が意図する電流測定を表わすようにする。抵抗ＲHS及びＲLSが互いに同じ値を有し、抵抗Ｒ1 〜Ｒ4 も互いにほぼ等しく、全ての差動対の相互コンダクタンスが（１／２）ｇm であるものとすると、抵抗Ｒ1 ，Ｒ2 及びＲ3 ，Ｒ4 にまたがる電圧は、
ｖ（Ｒ1 ，Ｒ2 ）＝ＲLS・ｇm ・Ｒ1 ・（ｉHS−ｉLS−ＩDET ）［Ｖ］
ｖ（Ｒ3 ，Ｒ4 ）＝ＲLS・ｇm ・Ｒ1 ・（ｉLS−ｉHS−ＩDET ）［Ｖ］
となる。
【００３２】
抵抗ＲHS及びＲLSの値が小さい場合には、電流を節約するために、ＭＯＳ差動対の相互コンダクタンスｇm を小さくし、従って、電圧ｖ（Ｒ1 ，Ｒ2 ）及びｖ（Ｒ3 ，Ｒ4 ）をも小さくする。従って、大きな利得を有する比較器が必要となる。適切な比較器の一例を図８に示す。
【００３３】
図８は、本発明の観点による比較器を簡単化して示す線図である。この比較器は、５つの同様な回路段を有し、各回路段は、２つのトランジスタＴ5a，Ｔ5b〜Ｔ9a，Ｔ9bと、２つの対応する抵抗Ｒ5a，Ｒ5b〜Ｒ9a，Ｒ9bと、電流源Ｉ5 〜Ｉ9 とを有する。最初の回路段のトランジスタＴ5a，Ｔ5bは、図７に示す抵抗Ｒ3 ，Ｒ4 に結合されている。各回路段はそれぞれ、回路の利得を高めるために次の回路段に同様に結合されている。５つの回路段の最後の回路段は、トランジスタＴ10a ，Ｔ10b と電流ミラーとを有する回路に結合されており、この回路の出力端は比較器の出力信号ＨＣＬＳＤ（High Current Low Side Detected：低電圧側で検出された高電流）を生じるトランジスタＴ11に結合されている。
【００３４】
図８に示す比較器の全回路段を２つ必要とする。すなわち、１つは図７に示す抵抗Ｒ1 ，Ｒ2 にまたがる電圧降下に対するものであり、他の１つは図７に示すＲ3 ，Ｒ4 に対するものである。比較器により発生された信号のパルス持続時間を測定するために、比較器の回路段の後にタイミング検出機構ＴＤＭを設ける。増幅器の出力段ＯＳにおける電流を同時にＩＤＥＴよりも高く且つ−ＩＤＥＴよりも低くできない為、２つの比較器のうちの一方のみをトリガしうる。従って、１つのみのタイマをタイミング検出機構として作用させうる。タイミング検出機構の回路を図９に示す。
【００３５】
図９は、本発明の観点によるタイマ段を有するタイミング検出機構ＴＤＭを簡単化して示す線図である。信号ＨＣＨＳＤ（High Current High Side Detected ：高電圧側で検出された高電流）及びＨＣＬＳＤは２つの比較器（各比較器が図８に示す比較器とほぼ同様である）のそれぞれの出力である。これらの信号ＨＣＨＳＤ及びＨＣＬＳＤは、排他的ＯＲゲートと、帰還構造の２つのＮＡＮＤゲートとに入力される。ＮＡＮＤゲートの出力は２つのインバータに入力される。インバータの出力ＯＣＨＳＤ（Over-Current High-Side Detected ：高電圧側で検出された過電流）並びにＯＣＬＳＤ（Over-Current Low-Side Detected：低電圧側で検出された過電流）は、図３〜５に示す出力段ＯＳの高電圧側（すなわち、トランジスタＴＨＳ）又は低電圧側（すなわち、トランジスタＴＬＳ）における過電流が検出されたかどうかを表わす。タイマの中心部にはトランジスタＴ11、キャパシタＣ11、電流源Ｉ11、ダイオードＺ11及び増幅器が存在する。
【００３６】
排他的ＯＲゲートの出力は、トランジスタＴ11に入力される。正常な状態の下では、双方の入力信号ＨＣＨＳＤ及びＨＣＬＳＤが低レベルであり、従って、排他的ＯＲゲートの出力は低レベルにある。従って、トランジスタＴ11はターンオンし、キャパシタＣ11は放電状態に維持される。この状態では、出力信号ＯＣＨＳＤ及びＯＣＬＳＤは、双方とも低レベルにある。入力信号ＨＣＨＳＤ及びＨＣＬＳＤの一方が高レベルになると、トランジスタＴ11は非導通となり、電流源Ｉ11がキャパシタＣ11の充電を開始する。このキャパシタＣ11における電圧が基準電圧ＶREF に達すると、増幅器の出力が高レベルに変わり、（何れの入力信号ＨＣＨＳＤ又はＨＣＬＳＤが高レベルであるかに応じて）一方のＮＡＮＤゲートの出力が低レベルに変わる。従って、ＯＣＨＳＤ又はＯＣＬＳＤの何れかの対応する出力信号が高レベルに変わる。タイマの入力側における排他的ＯＲゲートは、双方の入力信号ＨＣＨＳＤ及びＨＣＬＳＤが高レベルにある状態を排除する作用をする。出力信号ＯＣＨＳＤ及びＯＣＬＳＤが同時に高レベルとなりえないようにするためには、３つのＮＡＮＤゲートをフリップ‐フロップ形式の帰還構造に配置する。従って、出力信号ＯＣＨＳＤ及びＯＣＬＳＤは、出力段ＯＳの出力装置ＴＨＳ，ＴＬＳを流れる過電流が検出されたことを表わす。出力装置ＴＨＳ，ＴＬＳを保護するためには、出力信号ＯＣＨＳＤ及びＯＣＬＳＤに基づいて測定を行う必要がある。しかし、本発明は、過電流を排除又は低減させるための測定に重点をおくよりも、過電流の検出に重点をおいているものである。
【００３７】
本発明による過電流検出機構は、短絡に対して保護を必要とする如何なる増幅器にも適用でき、例えば、陰極線管（ＣＲＴ）の陰極を直接駆動する（好ましくはＳＯＩ技術における）広帯域ビデオ出力増幅器（又はＲＧＢ増幅器）に適用できる。この種の分野によれば、幾つかの保護ダイオードにより、受像管のフラッシュオーバー中に増幅器の出力端を強制的に電源電圧点又は接地点に接続する。特に、ＳＯＩ技術の場合、フラッシュオーバー中に出力トランジスタの過大な自己発熱が問題を引き起こし、これらの問題を本発明により解決する。更に、上述した分野は、出力装置の熱時定数を遙かに越えた３０ＭHzまでの信号周波数に関するものであり、ＣＲＴの陰極はかなり大きな容量性の負荷を表す。
【００３８】
本発明は上述した実施例に限定されるものではなく、当業者は、特許請求の範囲から逸脱することなく本発明の種々の変形例を設計しうること明らかである。又、幾つかの
手段を列挙している装置の請求項では、これらの手段の幾つかを、１つの同一のハードウエアで構成しうるものである。ある手段を互いに異なる従属請求項で述べているという単なる事実は、これらの手段の組み合わせを用いて有利でないということを意味するものではない。
【図面の簡単な説明】
【００３９】
【図１】図１は、従来技術によるピーク電流検出回路を有する増幅器を簡単化して示す回路図である。
【図２】図２は、従来技術による低域通過過電流検出機構を有する増幅器を簡単に示す線図である。
【図３】図３は、本発明の第１の実施例による過電流検出機構を有する増幅器を簡単化して示す線図である。
【図４】図４は、本発明の第２の実施例による過電流検出機構を有する増幅器を簡単化して示す線図である。
【図５】図５は、本発明の第３の実施例による過電流検出機構を有する増幅器を簡単化して示す線図である。
【図６】図６は、本発明の観点による電流検出機構を簡単化して示す線図である。
【図７】図７は、本発明の観点による電流検出手段を簡単化して示す線図である。
【図８】図８は、本発明の観点による比較器回路段を簡単化して示す線図である。
【図９】図９は、本発明の観点によるタイミング検出機構を簡単化して示す線図である。
【図１】
2009510823.tif 000003
【図２】
2009510823.tif 000004
【図３】
2009510823.tif 000005
【図４】
2009510823.tif 000006
【図５】
2009510823.tif 000007
【図６】
2009510823.tif 000008
【図７】
2009510823.tif 000009
【図８】
2009510823.tif 000010
【図９】
2009510823.tif 000011
【国際調査報告】
2009510823.tif 000012
2009510823.tif 000013
2009510823.tif 000014