(57)【要約】樹脂封止半導体装置に関する構造及び方法が提供され、この半導体装置は、低い誘電率及び／又は損失正接を有する材料から成り、かつチップ表面を封止樹脂から分離するバッファ層を有する。ほぼ完成しているＳＣチップ（４２）を含む半導体ウェハをバッファ層（５２）で被覆する。バッファ層をパターニングして、チップボンディングパッド（４４）を露出させるが、バッファ層が他のチップ金属配線の或る部分または全ての部分の上に残るようにする。次に、チップに分離し、チップをリードフレームまたは他の支持体にマウントし、外部リードにワイヤボンディング、または接続し、そして封止する。封止樹脂（４７）がチップ及びバッファ層を取り囲むと、堅牢な構造が実現する。バッファ層によって、チップ上の金属配線領域の間の寄生容量、クロストーク、及び損失を低減する。任意のシール層もウェハ段階で、バッファ層と封止樹脂との間に設けて、バッファ層のいかなる多孔性の問題も解決する。
2009513030.tif 000002
【特許請求の範囲】
【請求項１】
支持部材と、
一つ以上の電気導体が設けられ、及び、外側に指向しているチップ表面を有した半導体チップと、前記半導体チップの前記チップ表面は水平方向において側面によって終端し、かつチップが前記支持部材の一部に載置されることと、
誘電率εｅ及び損失正接δｅを有し、かつ支持部材及びチップの少なくとも一部分を封止する封止樹脂と、
封止樹脂の誘電率εｅ及び損失正接δｅよりも小さい誘電率εｂ１及び損失正接δｂ１のうちの少なくとも１つを有し、かつ封止樹脂とチップ表面との間に設けられて１つ以上の電気導体の少なくともいくつかを被覆する間に前記側面の大部分は被覆することがないバッファ層と、を備える半導体装置。
【請求項２】
バッファ層は約３．０未満の誘電率εｂ１を有する、請求項１記載の半導体装置。
【請求項３】
バッファ層は約０．００５未満の損失正接δｂ１を有する、請求項１記載の半導体装置。
【請求項４】
バッファ層と封止樹脂との間に位置するシール層をさらに備える、請求項１記載の半導体装置。
【請求項５】
前記半導体チップは前記チップ表面にボンディングパッドをさらに備え、前記バッファ層は、チップ表面の上方において、チップ表面上のボンディングパッド間のほぼ全体に渡って、ボンディングパッドを被覆することなく延びる、請求項１記載の半導体装置。
【請求項６】
バッファ層は、ボンディングパッドの間のチップ表面にコンフォーマルに形成される第１の表面と、ボンディングパッドに隣接する一つ以上の第２の横向き表面とを有している、請求項５記載の半導体装置。
【請求項７】
バッファ層と封止樹脂との間に位置するシール層を、バッファ層の第１及び第２の表面の一方の表面の上に、または両方の表面の上に、さらに備える、請求項６記載の装置。
【請求項８】
外部リードを備える樹脂封止半導体装置において、
導電配線が設けられ、かつ外部リードに接続されるように適合させたボンディングパッドが設けられた主面を有する半導体チップと、
第１誘電率及び第１損失正接を有し、かつ半導体チップの一つ以上の面を取り囲む封止樹脂と、
第２誘電率及び第２損失正接を有し、かつ封止樹脂と半導体チップの主面との間に位置して、配線の少なくとも或る部分を被覆するが、ボンディングパッドを外部リードに電気的に接続するために使用されるボンディングパッド領域の大部分を被覆することがないバッファ層とを備え、
第２誘電率または第２損失正接の内の少なくとも一つのパラメータは、該当する第１誘電率または第１損失正接よりも小さい、樹脂封止半導体装置。
【請求項９】
第２誘電率及び第２損失正接は共に、該当する第１誘電率及び第１損失正接よりも小さい、請求項８記載の半導体装置。
【請求項１０】
バッファ層と封止樹脂との間に位置するシール層をさらに備える、請求項８記載の半導体装置。
【請求項１１】
シール層は防湿気密層である、請求項１０記載の半導体装置。
【請求項１２】
第２誘電率は約２．８未満である、請求項８記載の半導体装置。
【請求項１３】
第２損失正接は約０．００５未満である、請求項８記載の半導体装置。
【請求項１４】
半導体チップを配設する方法において、
導電配線及びボンディングパッドが設けられた主面を有するチップを含む半導体チップウェハを設ける工程と、
誘電率εｂｌ及び損失正接δｂｌの少なくとも１つがチップを封止する樹脂に使用される材料の誘電率及び損失正接よりも小さいバッファ層でチップの主面の少なくとも一部を被覆する工程と、
バッファ層をパターニングして、チップを外部リードに接続するために使用されるボンディングパッド上の領域の大部分を露出させる間に、バッファ層を導電配線の少なくとも一部の上に残す工程とを備える方法。   
【請求項１５】
ボンディングパッドの露出領域を外部リードに接続する工程をさらに備える、請求項１４記載の方法。
【請求項１６】
チップ及び外部リードのインナーリード部分を、誘電率εｅ及び損失正接δｅを有する封止樹脂で取り囲む工程をさらに備え、少なくとも、誘電率εｅは誘電率εｂｌよりも大きい、または損失正接δｅは損失正接δｂｌよりも大きく、そしてバッファ層によって導電配線の少なくとも或る部分を封止樹脂から分離する、請求項１５記載の方法。
【請求項１７】
誘電率εｅは誘電率εｂｌよりも大きく、かつ損失正接δｅは損失正接δｂｌをよりも大きい、請求項１６記載の方法。
【請求項１８】
被覆する工程の後に、シール層をバッファ層の外側表面上に形成する工程をさらに備える、請求項１４記載の方法。
【請求項１９】
形成する工程の後に、シール層をパターニングして、チップを外部リードに接続するために使用されるボンディングパッド上の領域をほとんど露出させるが、シール層を、導電配線を被覆するバッファ層の少なくとも一部分のほぼ全体を覆うように残す工程をさらに備える、請求項１８記載の方法。
【請求項２０】
取り囲む工程の前に、シール層をバッファ層の外側表面上に形成する工程をさらに備える、請求項１６記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して半導体装置に関し、特にチップ界面層を有する封止樹脂半導体装置に関する。
【背景技術】
【０００２】
半導体装置は多くの場合、成形樹脂で封止される。成形樹脂は半導体チップを取り囲み、そして保護し、ボンディングワイヤ及び外部リードを支持し、更に耐久性及び衝撃耐性を半導体装置に付与する。樹脂パッケージ半導体装置は広く使用される。図１は、半導体（ＳＣ）チップ２２を収容する先行技術によるモールド樹脂パッケージ２０の概略模式断面図を示している。ＳＣチップ２２は、必須ではないがヒートシンク２３にマウントすると利点が得られる。金属コンタクト領域２４−１，２４−２（一括して２４と表記する）をＳＣチップ２２上に設け、これらの領域に、外部リード２６−１，２６−２（一括して２６と表記する）がボンディングワイヤまたは他の手段２５−１，２５−２（一括して２５と表記する）によって接続される。チップ表面３２上の導体及び相互接続線（例えば、金属配線）３１も示される。封止樹脂２７をＳＣチップ２２、導体３１、ワイヤボンディングパッド２４、ボンディングワイヤ２５、外部リード２６のインナーリード部分２８−１，２８−２（一括して２８と表記する）の周りに成形して、この例では、ヒートシンク２３の下側表面２１がパッケージ２０の下面で露出したままとなるようにするが、表面２１を露出させる構造は必須ではない。図１に示すような封止樹脂、及び封止樹脂と同等の材料は広く使用されるが、この封止樹脂は、この技術分野で良く知られている多数の不具合及び限界を示す。これらの不具合の中でもとりわけ、ＳＣチップ２２及びリード２５及び２８を取り囲み、かつ導体３１を被覆する封止樹脂２７が、空気または真空よりも遥かに大きい誘電率εｅ及び損失正接δｅを有するという不具合が挙げられる。例えば、半導体装置に広く使用される封止樹脂は多くの場合、３．５〜５．０の範囲の誘電率εｅ、及び０．００５〜０．０１５の範囲の損失正接δｅを注目周波数範囲で有する。これらの値は、特に高周波数及び大電圧での性能を大幅に劣化させるために十分大きい値である。フリンジ電界２９（電圧が印加されると発生する）は、ＳＣチップ２２の表面３２上の種々の導体３１と２４との間の封止樹脂２７にまで延びる。これによって、容量結合（例えば、「クロストーク」）及び電力損失（例えば、熱放散）が封止樹脂２７に発生する。これらの容量結合及び電力損失は、封止樹脂２７の誘電率εｅ及び損失正接δｅが大きくなると増大する。このようなクロストーク及び損失は望ましくない。
【０００３】
先行技術においては、ＳＣチップの外部で延びるこのフリンジ電界に関連する容量結合及び損失は、例えば：（ｉ）ファラデーシールド（図示せず）をチップを覆うように使用し、そして／または（ｉｉ）空気空間または真空空間を、導体２４，３１が設けられ、かつ外部からの影響を受けや易いチップ表面の上、更には普通、ボンディングワイヤ及びパッケージインナーリードの周りにも形成する中空構造のセラミックパッケージまたは金属パッケージを使用することにより軽減または回避してきた。ファラデーシールドはフリンジ電界を遮蔽するように作用するが、更に別の導体及びマスク層が必要になることによってチップの複雑さが増すという不具合を伴なう。真空パッケージまたは中空気密パッケージが図２に示され、この図は、中空パッケージ３０がチップ３２の周りに空気空間または真空空間３７を有する様子を示している。チップ３２を、例えば金属ベース、セラミックベース、または樹脂ベース３３−１にマウントし、このベースには、外部リード３６−１，３６−２（一括して３６と表記する）が取り付けられる。ボンディングワイヤまたは他の接続線３５−１，３５−２（一括して３５と表記する）によって、チップ３２上のボンディングパッド３４−１，３４−２（一括して３４と表記する）を、パッケージリード３６−１，３６−２（一括して３６と表記する）のインナーリード部分３８−１，３８−２（一括して３８と表記する）に接続する。キャップ３３−２を基板３４、チップ３２、ボンディングワイヤ、または他の接続線３５、及びパッケージリード３６のインナーリード部分３８を覆うように載置する。空気空間または真空空間３７をチップ３２の周りに有するということは、フリンジ電界３９が封止樹脂に全く触れることがないことを意味する。従って、封止樹脂がチップ表面及び種々の導体と接触することによって生じる結合容量及び／又は損失が増大する現象が回避される。空気または真空の誘電率ε０及び損失正接δ０は小さいので、クロストーク及び誘電損失が最小になる。しかしながら、このような中空パッケージは非常に高価であり、かつ封止樹脂ほど頑丈ではない場合が多い。ボンディングワイヤまたは他の接続線３５は、完成半導体装置が大きな加速力を受けると剥離してしまう。
【０００４】
従って、封止樹脂に関連する容量性クロストーク及び損失を低減した樹脂封止半導体装置を実現する改良型半導体装置及び方法に対する継続的な要求が在る。従って、チップ表面と接触する材料の誘電率εｂｌ及び／又は損失正接δｂｌを小さくした樹脂で封止される改良型半導体装置を実現することが望まれる。更に、封止樹脂材料、封止樹脂構造、及び樹脂封止方法を改善することによって、極めて堅牢な構造を半導体チップ、チップリード、及びボンディングワイヤの周りに形成して、機械的に頑丈なパッケージを提供することができるようにすることが望まれる。更に、半導体装置を、通常の半導体装置製造ラインで既に利用することができる、または製造ラインに容易に適用される組み立て技術を使用して改良して、製造プロセスにほんの少しの変更を加えるだけで済むようにすることが望ましい。更には、これらの利点を低コストで実現することが望ましい。本発明の他の望ましい機能及び特徴は、以下の詳細な記述、及び添付の請求項から、添付の図、及びこれまでの技術分野及び背景技術に関する記述を参照することにより明らかになる。
【発明を実施するための最良の形態】
【０００５】
本発明について以下に、次の図面に表わす図に関連付けながら説明することとし、これらの図では、同様の参照番号は同様の構成要素を指す。
以下の詳細な記述は本質的に単なる一例に過ぎず、かつ本発明または本発明の適用形態及び使用を制限するために行なわれるのではない。更に、本発明を、前出の技術分野、背景技術、要約に示される、または以下の詳細な記述に示される明示的または暗示的ないかなる理論に拘束しようとするものでもない。
【０００６】
図を分かり易く、かつ明瞭にするために、これらの図面に表わす図は構造の概要を示し、そして公知の機能及び技術に関する記述及び詳細を省略して本発明を不必要に不明瞭にすることがないようにしている。更に、これらの図面に表わす図に含まれる構成要素は必ずしも寸法通りには描かれていない。例えば、これらの図における構成要素または領域の内の幾つかの構成要素または領域の寸法を他の構成要素または領域に対して誇張して描いて本発明の実施形態を理解し易くしている。
【０００７】
記述及び請求項において用いられているとすると、「ｆｉｒｓｔ」、「ｓｅｃｏｎｄ」、「ｔｈｉｒｄ」、「ｆｏｕｒｔｈ」などの用語は、同様な構成要素を区別するために使用し、必ずしも特定の連続する、または時系列に従った順番を表すために使用するのではない。ここで、このように使用する用語は適切な条件の下では入れ替え可能であるので、本明細書に記載する本発明の実施形態が、例えば例示の順番以外の、または本明細書に記載する順番以外の順番で動作することができることを理解されたい。また、「ｃｏｍｐｒｉｓｅ」、「ｉｎｃｌｕｄｅ」、「ｈａｖｅ」、及びこれらの全ての変形は包括的な意味を持たせているので、一連の構成要素を備える（ｃｏｍｐｒｉｓｅ）プロセス、方法、製品、または装置は必ずしもこれらの構成要素に限定されるのではなく、明らかには列挙されていない、またはこのようなプロセス、方法、製品、または装置に固有の他の構成要素を含むことができるものとする。
【０００８】
記述及び請求項において用いられているとすると、「ｌｅｆｔ」、「ｒｉｇｈｔ」、「ｉｎ」、「ｏｕｔ」、「ｆｒｏｎｔ」、「ｂａｃｋ」、「ｕｐ」、「ｄｏｗｎ」、「ｔｏｐ」、「ｂｏｔｔｏｍ」、「ｏｖｅｒ」、「ｕｎｄｅｒ」、「ａｂｏｖｅ」、「ｂｅｌｏｗ」などの用語は、表現上の目的で使用し、必ずしも恒久的な相対位置を表わすために使用するのではない。ここで、このように使用する用語は適切な条件の下では入れ替え可能であるので、本明細書に記載する本発明の実施形態が、例えば例示の配置以外の、または本明細書に記載する配置以外の配置で動作することができることを理解されたい。本明細書において使用する「ｃｏｕｐｌｅｄ」という用語は、電気的な手段を用いて、または非電気的な手段を用いて、直接的に、或いは間接的に接続されるとして定義される。本明細書で使用するように、「ｌｅａｄ−ｆｒａｍｅ」という用語は、一つ以上の個々の半導体チップ、または相互接続される半導体チップのマウント先である全ての支持構造を指すために用いられ、かつ金属、樹脂セラミック、ガラス、またはこれらの材料の組み合わせとすることができる。本明細書で使用するように、「ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｉｅ」という用語、及び「ＳＣ  ｄｉｅ」という略語は、個々の半導体デバイスである、または集積回路におけるような複数の半導体デバイスの複合アセンブリである、或いは複数の半導体デバイスの他のいずれかの構成であるかどうかに拘らず、全ての種類及び構成の半導体デバイスを指すために用いられる。本明細書で使用するように、「ｗｉｒｅ  ｂｏｎｄｓ」及び「ｂｏｎｄｉｎｇ  ｗｉｒｅｓ」という用語は、パッケージリードをＳＣチップ上のコンタクト領域及び／又はボンディングパッドに電気的に接続する全ての手段を指すために用いられ、ワイヤまたは類似手段の使用のみに制限されない。他の電気的接続手段の非制限的な例として、ビームリード、半田バンプ、金属箔貼付プラスチックテープなどを挙げることができる。本明細書で使用するように、“ｍｅｔａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔｓ  ａｎｄ  ｔｈｅ  ｌｉｋｅ  ｏｎ  ｔｈｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｉｅ”という記載の中の「ｍｅｔａｌ  ｉｎｔｅｒｃｏｎｎｅｃｔｓ」という用語、及び“ｍｅｔａｌ  ｃｏｎｄｕｃｔｏｒｓ  ｏｎ  ｔｈｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｉｅ”という記載の中の「ｍｅｔａｌ  ｃｏｎｄｕｃｔｏｒｓ」という用語は広く解釈されるべきであり、かついずれの材料から成る導体も指すことができ、更に単に金属材料に制限されない。このような種々の導体材料の非制限的な例として、不純物添加半導体、半金属、多層膜構造などを挙げることができる。
【０００９】
図３は、本発明の一の実施形態による半導体（ＳＣ）チップ４２を収容するモールド成形樹脂パッケージ半導体装置４０の概略模式断面図を示している。半導体装置４０はＳＣチップ（デバイス）４２を、図が分かり易くなるような位置に収容しているが、ＳＣチップをヒートシンク４３にマウントし、かつ封止樹脂４７で取り囲む（ヒートシンク４３の下側表面４１は封止樹脂で覆われないことが多い）ことは必須ではない。輪郭線４７−１で示すように、封止樹脂４７はヒートシンク４３を下側表面４１を除いて取り囲むことができる。別の構成として、輪郭線４７−２で示すように、封止樹脂４７はヒートシンク４３を完全に取り囲むことができる。いずれの構成も有用であり、本発明にとっては重要ではない。金属導体及び配線５１がＳＣチップ４２上に示される。チップ４２の上側表面５０、及び導体５１は、封止樹脂４７から、封止材料４７の誘電率εｅ及び損失正接δｅよりも低い誘電率εｂｌ及び／又は低い損失正接δｂｌを有する、厚さが５３のバッファ層５２によって分離される。チップ４２は接続部（例えば、ボンディングパッド）４４−１，４４−２（一括して４４と表記する）をチップ４２の上側表面５０に有する。チップ４２の側面４２Ｓは上側チップ表面５０で終端する。ボンディングワイヤまたは他の接続線４５−１，４５−２（一括して４５と表記する）は、ボンディングパッド４４を外部リード４６−１，４６−２（一括して４６と表記する）のインナーリード部分４８−１，４８−２（一括して４８と表記する）に接続してチップ４２との外部からの電気接続を可能にする。一般的に、ボンディングパッド４４は、バッファ層５２の外側のほぼ真横に位置する、すなわちバッファ層５２は、ボンディングワイヤまたはリード４５の接続先のボンディングパッド４４部分を被覆しない。半導体装置４０の要素４１，４２，４３，４４，４５，４６，４８は、半導体装置２０の要素２１，２２，２３，２４，２５，２６，２８と機能が類似する。チップ表面５０上の導体５１に関連するフリンジ電界４９のほとんどが、低い誘電率εｂｌ及び／又は低い損失正接δｂｌを有するバッファ層５２を通過する。半導体装置４０及び２０は、半導体装置４０の封止樹脂４７がＳＣチップ４２の表面５０上の導体５１とほとんど接触することがないという点で異なる。表面５０及び導体５１は封止樹脂４７から、低い誘電率εｂｌ及び／又は低い損失正接δｂｌを有するバッファ層５２によって保護され、及び分離される。
【００１０】
低い誘電率εｂｌ及び／又は低い損失正接δｂｌを有するバッファ層５２は化学的に安定であり、かつＳＣチップ４２の表面５０及び導体５１と電気的及び化学的になじみが良く、ＳＣチップ４２の動作を劣化させることがないようにする必要がある。適切な種類の材料の例として、Ｓｏｌ−Ｇｅｌｓ，Ａｅｒｏ−Ｇｅｌｓ，スピンオンガラス、及びＰＴＦＥ，Ｔｅｆｌｏｎ（登録商標），及びポリイミドのような種々の有機材料を挙げることができる。別の有用な材料は、この技術分野では「ｂｌａｃｋ  ｄｉａｍｏｎｄ（ブラックダイヤモンド）」と表記される低損失、低密度のＣＶＤ酸化物材料である。ミネソタ州ミッドランド市に本拠を置くＤｏｗ  Ｃｈｅｍｉｃａｌ  Ｃｏｒｐｏｒａｔｉｏｎが製造するＳｉＬＫＴＭは適切な材料の別の例である。このような材料はこの技術分野では公知である。このような材料の利点を生かすために、このような材料の誘電率εｂｌ及び／又は損失正接δｂｌは、封止樹脂４７の誘電率εｅ及び／又は損失正接δｅよりも低いことが必要である。層５２の誘電率εｂｌは、実用的には約３．５未満、有利になるように約３．０以下、そして好ましくは約２．８以下とし、そして損失正接δｂ１は約０．００５未満とする必要がある。バッファ層５２に、どの材料を選択するかによって変わるが、誘電率εｂｌまたは損失正接δｂｌ、或いは誘電率εｂｌ及び損失正接δｂｌの両方は、封止樹脂４７の誘電率εｅ及び／又は損失正接δｅよりも小さくする必要がある。誘電率εｂ１を小さくすることによりクロストークを低減することができる。損失正接δｂ１を小さくすることにより電力損失を低減することができる。いずれの結果も利点をもたらす。誘電率εｂｌ及び損失正接δｂｌの両方を小さくすることが望ましいが、この構成は必須ではなく、そして表現「ｌｏｗ  εｂｌ  ａｎｄ／ｏｒ  δｂｌ（低εｂｌ及び／又はδｂｌ）」、及び「ｌｏｗｅｒ  εｂｌ  ａｎｄ／ｏｒ  δｂｌ（低εｂｌ及び／又はδｂｌ）」は、パラメータεｂｌまたはδｂｌのいずれかのパラメータ、またはパラメータεｂｌ及びδｂｌの両方のパラメータを、封止樹脂４７のεｅ及びδｅよりも小さくすることを意味する。
【００１１】
図４は、図３のＳＣチップ４２の拡大部分６０の概略模式断面図を示し、更に詳細を示している。ＳＣチップ４２の表面５０上の金属領域または導体５１−１及び５１−３（例えば、ＭＯＳ素子のソース及び／又はドレイン接続部）はこの例では、金属領域５１−２（例えば、ゲート接続部）よりも高さが高い膜厚５４の積層構造である。フリンジ電界４９はソースまたはドレイン接続部５１−１とゲート接続部５１−２との間で延びることができる。この状態は、ＭＯＳ素子において、特に約４００ＭＨｚ以上の高周波数用途において普通に観察される状態である。低誘電率εｂｌ及び／又は低損失正接δｂｌを有するバッファ層５２の厚さ５３を十分に厚くして、フリンジ電界４９が、被覆封止樹脂４７に触れるのではなく、ほとんどバッファ層５２の内部に収まるようにする。この構成により、発熱に起因する電極間容量及び／又は信号損失を、フリンジ電界４９が封止樹脂４７の一部分を通過するとした場合に発生する電極間容量及び／又は信号損失よりも小さくすることができる。容量が小さくなることによって、このような電極の間のクロストークが、図１の先行技術による半導体装置２０よりも小さくなる。ここで、バッファ層５２は、異なる導体層を分離する層間誘電体ではなく、このような導体層の外部に位置して、これらの導体層を封止樹脂４７から分離する。
【００１２】
図４のバッファ層５２は厚さ５３を有する均質層とすることができる、または下側部分５２−１を有する構造化層とすることができ、この下側部分５２−１は、厚さ５３−１を有し、かつ上に説明したような、低い誘電率εｂｌ及び／又は損失正接δｂｌを有し、更に厚さ５３−２を有するシール層５２−２によって被覆される。幾つかの低誘電率材料は空孔率が高く、これによって湿気の侵入を許す恐れがある。湿気の侵入を許すバッファ層５２−１の空孔は望ましくない。従って、シール層５２−２をバッファ層５２−１の外側表面５５（例えば、上側表面及び側部表面）を被覆するように適宜設けて、湿気が表面５０に到達する危険を小さくする、または回避することが望ましい。任意のシール層５２−２に適する材料の例が、ＣＶＤ成長ＳｉＯ２，ポリイミド、パリレンなどである。シール層５２−２を形成する別のアプローチでは、層５２−１をプラズマまたは他の触媒に曝して、例えば架橋結合または他の化学変化を促進し、層５２の部分５２−２を湿気または他の不所望の汚染物質をほとんど浸透させない層にすることにより、シール層５２−２をｉｎ−ｓｉｔｕで形成する。シール層５２−２が必要であるかどうかは、バッファ層５２−１及び封止樹脂４７として選択される物質、湿気がチップ４２に及ぼす影響度、及び封止済みの半導体装置４０に適合すると予測される環境条件によって変わる。これらの要素は状況によって変わり、かつこの技術分野の当業者による判断で決まる。この技術分野の当業者であれば、シール層５２−２が必要であるかどうかについてどのようにして決定すればよいかが分かるであろう。シール層５２−２を使用する形態を図４の半導体装置部分６０に詳細に示すが、このようなシール層は、図３の半導体装置４０のバッファ層５２の一部分と考えることもできる。
【００１３】
図５は、図３〜４に示すタイプの複数のＳＣチップ４２−１，４２−２，４２−３，．．．４２−Ｎ（一括して４２と表記する）が同時に形成されている状態のウェハ基板８２の、異なる製造段階８０−１，８０−２，８０−３，８０−４，８０−５，８０−６（一括して８０と表記する）での複数の概略模式断面図を示している。ボンディングパッド４４及び金属配線または導体５１はウェハ８２のチップ４２の上側表面５０に位置する。段階８０−１は、半導体デバイス（例えば、チップ４２）が完全に形成されて、種々の不純物領域、相互接続導体５１、及びボンディングパッド４４が表面５０内に、または表面５０上に設けられた状態になっているが、ウェハ８２が個々のチップ４２−１，４２−２，４２−３．．．４２−Ｎには未だ分離されていない製造ポイントにまでウェハ８２が処理されている状態を示している。このような処理は従来から知られている。段階８０−２では、低い誘電率εｂｌ及び／又は損失正接δｂｌを有し、かつ厚さ５３を有するバッファ層５２を表面５０に、かつ導体５１及びボンディングパッド４４を覆うように塗布形成する。ウェハ８２の表面５０のほぼ全体をバッファ層５２で同時に被覆することが望ましい。この処理は、例えばスピンオンプロセスによって行なうと便利であり、スピンオンプロセスでは、バッファ層５２の材料を表面５０に吐出し、次にウェハ８２を非常に高い速度でスピン回転させて、吐出材料が流動してほぼ均一な厚さの薄膜層になるようにする。しかしながら、バッファ層５２を形成する他の手段を使用することもできる。非制限的な例として、真空蒸着法、スパッタリング法、化学気相成長法、シルクスクリーン法などを挙げることができる。このような手順はこの技術分野では公知である。同じ技術を使用して、図４及び図７に示すシール層５２−２を適宜塗布形成することもできる。図５のバッファ層５２は、破線７９で示すように、シール層５２−２を含むことができる。バッファ層５２及び（任意の）シール層５２−２を均一な厚さで、ウェハ８２の複数のチップ４２の全ての上に同時に形成することができることは、本発明によるプロセスの大きな利点である。
【００１４】
段階８０−３では、マスク層６０をバッファ層５２の上に、いずれかの簡便な手段によって堆積させる、または形成する。フォトレジストは、適切なマスク層材料の一例である。フォトレジスト、及びフォトレジストを塗布する方法はこの技術分野では公知である。段階８０−４では、開口６２，６２’をマスク層６０に形成することにより、バッファ層５２の露出部分６４，６４’がボンディングパッド４４の上方に位置するようになる。２つの異なるマスク適用例を図５に示す。段階８０−４．．．８０−６の右半分の領域９１では、開口６２は、ボンディングパッド４４を露出するように設けられ、そして段階８０−４．．．８０−６の左半分の領域９３では、開口６２’は、ボンディングパッド４４及びチップ４２−１と４２−２との間に位置するスクライブ線９４を露出するように設けられる。領域９１では、バッファ層５２の部分９６はスクライブ線９４を覆ったままであり、領域９３では、前記部分９６は除去されている。いずれの構造も、設計者が選択する特定のウェハ構成によって変わる形で有用となる。本明細書において使用するように、「ｓａｗ  ｓｔｒｅｅｔ（スクライブ線）」という用語は、ウェハを個々のチップに分離するために使用されるためにウェハ上に設けられる余白部分の全てを指し、スクライブ処理またはこの公知の処理を実行する他のいずれかの手段及び方法に限定されて使用されるのではない。段階８０−５では、バッファ層５２の部分６４，６４’を、例えばエッチングまたはこの技術分野で公知の他の簡便な手段によって除去することにより、ボンディングパッド４４を領域９１において、そしてボンディングパッド４４及びスクライブ線９４をチップ４２−１と４２−２との間でほぼ全て露出させ、更にバッファ層５２の内、ボンディングパッド４４の間のチップ４２−１，４２−２，４２−３…４２−Ｎの表面５０の上の部分６６を未処理のままで残す。任意の段階８０−６では、マスク層６０を除去することができる。この除去処理は好都合であるが必須ではない。バッファ層５２は、いずれが好都合であるかによって段階８０−２の後に硬化する、または段階８０−６の後に硬化することができる。段階８０−６の後の硬化が好ましいが、必須ではない。段階８０−６の後、ウェハ８２をスクライブ線９４に沿って、この技術分野で公知の手段を使用して切断することにより、別々の個々のチップ４２−１，４２−２，４２−３…４２−Ｎに分離し、次にこれらのチップを適切なリードフレームにマウントし、封止樹脂４７（図３〜４参照）で、例えば射出成形またはトランスファー成形のような標準の方法を使用して封止する。上述のプロセス８０の利点は、バッファ層５２がチップ４２上にウェハ段階で形成される、すなわちウェハのほぼ全てのデバイスチップに同時に塗布形成されることである。この処理は望ましく、かつ経済的である。シール層５２−１（破線７９で示す）が段階８０−３の前にバッファ層５２−２の一部分に、または一部分として形成される場合、段階８０−６から分かるように、バッファ層５２の上側表面７６が密閉されるが、ボンディングパッド４４に隣接するバッファ層５２の側壁７７はシール層５２−２によって被覆されることがない。���かしながら、バッファ層５２の厚さは普通、当該バッファ層の横方向寸法よりも非常に小さいので、湿気が側壁７７を通して侵入する面積（湿気透過面積＝（ボンディングパッド周囲長）×（層５２の厚さ））は無視できるほどに小さくなる。しかしながら、このような小さな危険でも、図６〜７に関連して説明するように回避することができる。
【００１５】
図６は、別の実施形態による、図３〜４に示すタイプの複数のＳＣチップ４２−１，４２−２，４２−３，…４２−Ｎ（一括して４２と表記する）が同時に形成されている状態のウェハ基板８２の、異なる製造段階８０’−１，８０’−２，８０’−３，８０’−４，８０’−５，８０’−６，８０’−７（一括して８０’と表記する）での複数の概略模式断面図を示している。段階８０’−１〜８０’−６は、シール層が無い図５の類似の段階８０−１〜８０−６とほぼ同じであるので、図５に関連する箇所についての記述は、ここで参照することにより図６に関連する記述に組み込まれる。領域９１は、バッファ層５２の部分９６がスクライブ線９４の所定位置に残された状態を示し、そして領域９３は、部分９６が除去され、かつスクライブ線９４がチップ８０−１とチップ８０−２との間で開口６４’を通して露出する状態を示している。図６の段階８０’−７では、シール層または領域５２−２をバッファ層部分５２の上側表面７６及び側部表面７７に形成するが、この形成処理は、例えば段階８０’−６の後に、ウェハ８２をプラズマまたは他の触媒、或いは反応物質に曝して、バッファ層５２の外側表面領域の架橋結合または硬化反応を促進し、湿気または他の汚染物質に対する浸透性及び／又は透過性を下げることにより行なわれる。バッファ層５２の非改質部分は参照番号５２−１により特定され、そしてバッファ層５２の改質部分（すなわち、シール層）は参照番号５２−２により特定される。このようにして、バッファ層５２の上側表面７６及び側壁７７の両方が、例えば湿気侵入に対して密閉保護される。マスク工程を更に用いる必要はない。
【００１６】
図７は、更に別の実施形態による、図３〜４に示すタイプの複数のＳＣチップ４２−１，４２−２，４２−３，…４２−Ｎ（一括して４２と表記する）が同時に形成されている状態のウェハ基板８２の、異なる製造段階８０”−１〜８０”−１０（一括して８０”と表記する）での複数の概略模式断面図を示している。段階８０”−１〜８０”−６は、シール層が無い図５の類似の段階８０−１〜８０−６とほぼ同じであるので、図５に関連する箇所についての記述は、ここで参照することにより図７に関連する記述に組み込まれる。前に説明したように、領域９１では、ボンディングパッド４４が露出し、そして領域９３では、ボンディングパッド４４及びスクライブ線９４が露出する。図７の段階８０”−７では、シール層５２−２がバッファ層５２−１を覆って当該バッファ層の形状にほぼ忠実に堆積する、すなわちバッファ層５２−１の上側表面７６’及び側部表面７７’  を覆って、これらの表面の形状にほぼ忠実に堆積する。どのような数の慣用プロセスも使用することができ、これによってシール層５２−２を、例えばこれらには制限されないが、化学気相成長法（ＣＶＤ）、真空蒸着法、スパッタリング法、スピンオンコーティング、網かけ処理（ｓｃｒｅｅｎｉｎｇ）などにより、前に説明した種々のシール材料の内の一つ以上のシール材料を使用して形成する。段階８０”−８では、例えばフォトレジストまたは他のエッチングマスク材料から成るマスク層７０をシール層５２−２の上に形成する。段階８０”−９では、開口７２，７２’をマスク層７０の中に形成する。領域９１では、開口７２がボンディングパッド４４の中心部分４４’の上に延びて、段階８０”−１０において、マスク開口７２を使用してシール層５２−２の内、ボンディングパッド４４の中心部分４４’の上の部分７４を除去し、シール層５２−２を側壁７７’、及びバッファ層５２−１の上側表面７６’の上の所定位置に残す。領域９３では、開口７２’がボンディングパッド４４の中心部分４４’、及びスクライブ線９４の上に延びて、段階８０”−１０において、マスク開口７２’を使用してシール層５２−２の内、中心部分４４’  及びスクライブ線９４の両方の上の部分７４’を除去し、シール層５２−２を側壁７７’、及びバッファ層５２−１の上側表面７６’の上の所定位置に残す。次に、ボンディングワイヤまたは他の接続線を、ボンディングパッド４４の中心部分４４’に接続するとともに、バッファ層５２−１を他の露出表面７６’及び７７’の上で、ほぼコンフォーマルなシール層５２−２によって保護する。本明細書において使用するように、「ｃｅｎｔｒａｌ  ｐｏｒｔｉｏｎ（中心部分）」という用語は、単数形または複数形のいずれであっても、ボンディングパッド４４の内、シール層５２−２を通して露出し、かつボンディングワイヤまたは他の外部電気接続線の接続先となる全ての部分を指し、そして排除するものではないが、単にパッドの中心領域に制限されることはない。領域９１，９３に示すいずれかのマスク構造は、設計者が選択するウェハ構造によって変わる形で使用することができ、これらのマスク構造の差は、領域９１では、バッファ層がスクライブ線９４上の所定位置に残され、そして領域９３では、バッファ層が、バッファ層５２−１及びシール層５２−２を設けるプロセスの一部として除去される点に現われている。
【００１７】
図５〜７では、連続する処理段階８０−１…８０−６；８０’−１…８０’−７，及び８０”−１…８０”−１０は、マスク工程及び除去工程において、ボンディングパッド４４をバッファ層５２（及び、シール層５２−２）を通して露出させる状態を示すが、この状態が全てである訳ではなく、チップ表面の内、導体５１を支持しない他の領域も、このようなマスク工程及び除去工程によって露出させることができる。例えば、ウェハ８２の一部分、例えばスクライブ格子または他のチップ分離領域が位置するスクライブ線９４は、領域９３に示すように、このようなマスク工程及び除去工程の間に露出させることもできる。これにより、バッファ層５２（シール層５２−２で被覆される、または被覆されない）を表面導体５１の上に有するが、ボンディングパッド４４またはチップの横側面４２Ｓの上にはほとんど持たない構成の複数のチップが得られる。このようにして得られる結果が、例えば図３に示される。
【００１８】
図８は、低い誘電率εｂ１及び／又は損失正接δｂ１を有するバッファ層５２をチップ４２上に備える樹脂封止半導体装置４０を形成する方法１００を示す概略フローチャートを示している。次に、図５及び８を参照すると、方法１００はＳＴＡＲＴ（開始）１０２及び第１工程１０４から始まり、この工程では、チップ４２をウェハ８２中に、そして／またはウェハ８２上に（図８〜１０では「ＩＮ／ＯＮ」と略記する）形成する（図５の段階８０−１を参照）。段階８０−２に対応する工程１０６では、ウェハ８２（及びチップ４２）を、低い誘電率εｂ１及び／又は損失正接δｂ１を有する層５２で被覆する。バッファ層５２の誘電率εｂ１または損失正接δｂ１のいずれかが、または両方が、封止樹脂４７のそれぞれの該当する誘電率εｅまたは損失正接δｅよりも小さい限り、利点が得られる。次の工程１０８では、バッファ層５２をマスク層６０で被覆する（段階８０−３）。工程１１０では、マスク層６０をパターニングして、所望の開口を、ボンディングパッド４４上方のバッファ層５２に形成する（段階８０−４）。工程１１２では、バッファ層５２をボンディングパッド４４の上から除去して、バッファ層５２がチップ４２の残りの部分の上の表面５０及び導体、及び配線５１を覆ったままの状態とする（段階８０−５）。工程１１４では、バッファ層５２を必須ではないが有利となるように硬化させる。図５についての議論に関連して前に述べたように、硬化工程１１４は工程１０６の後のどの時点でも有利な形で実行することができるので、方法１００において順番に並ぶように配置した工程１１４の位置は、単に説明を分かり易くするために示しているのであり、この位置に制限するために示しているのではない。図５の段階８０−６に示すマスク層６０の除去は図８には示されず、省略することができる、または工程１１２の後のいずれの時点においても実行することができる。工程１１６では、完成ウェハ８２を切断して別々の個々のチップ４２とし、そしてこれらの複数のチップを、例えばリードフレームまたは他の支持体に接着し、更にボンディングワイヤまたは他の電気接続線をボンディングパッド４４に接続する。この時点で、リードフレーム及びチップに、工程１１８で行なわれる封止処理を施す状態になり、この場合、マウントし、ワイヤボンディングされ、バッファ層で被覆されたチップを封止樹脂４７で封止する（図３〜４参照）。パッケージ構造の特定の種類によって変わるが、次に工程１２０を行なって、リードフレームをトリミングし、そしてパッケージリードを所望の形状に成形する。このようなトリミング加工及び成形加工は従来から行なわれている。次に、方法１００はＥＮＤ（終了）１２２に進む。
【００１９】
図９は、別の実施形態による、低い誘電率εｂ１及び／又は損失正接δｂ１を有するバッファ層５２をチップ４２上に備える樹脂封止半導体（ＳＣ）装置４０を形成する方法２００を示す概略フローチャートを示している。次に、図６及び９を参照すると、方法２００はＳＴＡＲＴ（開始）２０２及び第１工程２０４（段階８０’−１）から始まり、そして工程２１２（段階８０’−６）まで進む。方法２００の工程２０４〜２１２は、図８の方法１００の工程１０４〜１１２に類似する。従って、工程１０４〜１１２についての議論は、ここで参照することにより図９についての議論に組み込まれる。工程２１４（段階８０’−７）では、バッファ層５２の外側表面７６’，７７’を、図６に関連して説明したように処理して、これらの表面をシール層に改質する。方法２００の硬化工程２１６は方法１００の硬化工程１１４に類似し、そして方法２００において順番に並べた工程に示す特定の位置に制限されない。バッファ層５２−１及びシール層５２−２は同時に硬化させることができる、または選択する材料及び使用する処理によって変わる形で個別に硬化させることができる。選択する処理によって変わるが、シール層５２−２には、どのような個別の硬化工程も必要とはならない。この技術分野の当業者であれば、バッファ層５２−１（及び適宜、バッファ層５２−２）を硬化させる最適な順番を、当業者がバッファ層５２を形成するために行なった材料選択及び処理選択によって変わる形でどのようにして選択すれば良いかが分かるであろう。方法２００の工程２１８〜２２０は、方法１００の工程１１６〜１２０に類似するので、図６に関連する箇所についての議論は、ここで参照することにより図９についての議論に組み込まれる。次に、方法２００はＥＮＤ（終了）２２４に進む。
【００２０】
図１０は、更に別の実施形態による、低い誘電率εｂ１及び／又は損失正接δｂ１を有するバッファ層５２をチップ４２上に備える樹脂封止半導体（ＳＣ）装置４０を形成する方法３００を示す概略フローチャートを示している。次に、図７及び１０を参照すると、方法３００はＳＴＡＲＴ（開始）３０２及び第１工程３０４（段階８０”−１）から始まり、そして工程３１２（段階８０”−６）まで進む。方法３００の工程３０４〜３１２は、図８の方法１００の工程１０４〜１１２に類似する。従って、工程１０４〜１１２についての議論は、ここで参照することにより図１０についての議論に組み込まれる。工程３１４（段階８０”−７）では、バッファ層５２−２を、ウェハ全体の上に、かつ少なくとも表面５０、ボンディングパッド４４、及び導体５１の上にほぼコンフォーマルに塗布形成する。工程３１６（段階８０”−８）では、シール層５２−２を、例えばフォトレジストから成る第２マスク層７０で被覆する。工程３１８（段階８０”−９）では、マスク層７０をパターニングして、シール層５２−２の内、ボンディングパッド４４の中心部分４４’の上方の部分７４を露出させる。工程３２０（段階８０”−１０）では、シール層５２−２の部分７４をボンディングパッド４４の中心部分４４’から、シール層５２−２に選択される材料によって変わるいずれかの簡便な手段（エッチング、現像、及び溶解など）によって除去する。段階８０”−１０では、マスク層７０のマスク部分が除去されているものとして示されるが、この構成は必須ではない。工程３２２では、バッファ層５２−１及びシール層５２−２を硬化させる。方法１００，２００に関連して述べたように、硬化工程３２２はプロセスの種々の段階でバッファ層５２−１に対して、バッファ層を塗布形成した後のいずれかの時点で、そしてシール層５２−２に対して、シール層を塗布形成した後のいずれかの時点において行なうことができる。バッファ層５２−１及びシール層５２−２は、個別に硬化させる、または一緒に硬化させることができ、そして図１０の方法３００の硬化工程３２２が工程３２０と３２４との間に位置する構成は、単に説明を分かり易くするために示しているのであり、この構成に制限するために示しているのではない。この技術分野の当業者であれば、方法３００を実行している間のこのような硬化工程に適する時点、または順番を、例えば当業者が選択した材料の特定の組み合わせによって変わる形でどのようにして選択すれば良いかが分かるであろう。工程３２４〜３２８は、図８の方法１００の工程１１６〜１２０に類似するので、工程１１６〜１２０に関する議論は、ここで参照することにより図１０に関する議論に組み込まれる。次に、方法３００はＥＮＤ（終了）３３０に進む。
【００２１】
第１の実施形態によれば、半導体装置が提供され、この半導体装置は、支持部材と、一つ以上の電気導体が設けられた外向きチップ表面を有する半導体チップであって、外向きチップ表面が側部表面によって横方向に終端し、かつチップが支持部材の一部分にマウントされる構成の半導体チップと、誘電率εｅ及び／又は損失正接δｅを有し、かつ支持部材及びチップの少なくとも一部分を封止する封止樹脂と、そして封止樹脂の誘電率εｅ及び損失正接δｅよりも小さい誘電率εｂ１及び／又は損失正接δｂ１を有し、かつ封止樹脂と外向きチップ表面との間に位置し、更に一つ以上の電気導体の幾つか、または全てを被覆するが側部表面はほとんど被覆しないバッファ層と、を備える。別の実施形態では、バッファ層は約３．０未満の誘電率εｂ１を有する。更に別の実施形態では、バッファ層は約０．００５未満の損失正接δｂ１を有する。更に別の実施形態では、半導体装置は更に、バッファ層と封止樹脂との間に位置するシール層を備える。更に別の実施形態では、半導体装置は更に、ボンディングパッドを外向きチップ表面に備え、そしてバッファ層は、外向きチップ表面上を、外向きチップ表面上のボンディングパッドの間のほぼ全体に渡って、ボンディングパッドをほとんど被覆することなく延びる。更に別の実施形態では、バッファ層は、ボンディングパッドの間の外向きチップ表面にほぼコンフォーマルに形成される第１の表面と、そしてボンディングパッドに隣接する一つ以上の第２の横向き表面と、を有する。更に別の実施形態では、半導体装置は更に、バッファ層と封止樹脂との間に位置するシール層を、バッファ層の第１及び第２の表面の上に備える。
【００２２】
第２の実施形態によれば、外部リードを備える半導体装置が提供され、この半導体装置は、導電配線が設けられ、かつ外部リードに接続されるように適合させたボンディングパッドが設けられた主面を有する半導体チップと、第１誘電率及び第１損失正接を有し、かつ半導体チップの一つ以上の面を取り囲む封止樹脂と、第２誘電率及び第２損失正接を有し、かつ封止樹脂と半導体チップの主面との間に位置して、配線の少なくとも或る部分を被覆するが、ボンディングパッドを外部リードに電気的に接続するために使用されるボンディングパッド領域をほとんど被覆することがないバッファ層と、を備え、第２誘電率または第２損失正接の内の少なくとも一つのパラメータが該当する第１誘電率または第１損失正接よりも小さい。別の実施形態によれば、第２誘電率及び第２損失正接は共に、該当する第１誘電率及び第１損失正接よりも小さい。更に別の実施形態によれば、半導体装置は更に、バッファ層と封止樹脂との間に位置するシール層を備える。更に別の実施形態によれば、シール層は防湿気密層である。更に別の実施形態によれば、第２誘電率は約２．８未満である。更に別の実施形態によれば、第２損失正接は約０．００５未満である。
【００２３】
第３の実施形態によれば、半導体チップを配設する方法が提供され、この方法は、導電配線及びボンディングパッドが設けられた主面を有するチップを含むＳＣウェハを設ける工程と、チップの主面の或る部分または全ての部分を、チップを封止する樹脂に使用される材料の誘電率及び損失正接の一方または他方よりも小さい誘電率εｂｌ及び／又は損失正接δｂｌをそれぞれ有するバッファ層で被覆する工程と、そしてバッファ層をパターニングして、チップを外部リードに接続するために使用されるボンディングパッド上の領域をほとんど露出させるが、バッファ層を導電配線の少なくとも或る部分の上に残す工程と、を含む。更に別の実施形態によれば、本方法は更に、ボンディングパッドの露出領域を外部リードに接続する工程を含む。更に別の実施形態によれば、本方法は更に、チップ及び外部リードのインナーリード部分を、誘電率εｅ及び損失正接δｅを有する封止樹脂で取り囲む工程を含み、誘電率εｅが誘電率εｂｌよりも大きいか、または損失正接δｅが損失正接δｂｌよりも大きいかのいずれかであり、そしてバッファ層によって導電配線の少なくとも或る部分を封止樹脂から分離する。更に別の実施形態によれば、誘電率εｅは誘電率εｂｌよりも大きく、かつ損失正接δｅは損失正接δｂｌをよりも大きい。更に別の実施形態によれば、本方法は更に、パターニングする工程の後に、シール層をバッファ層の外側表面上に形成する工程を含む。更に別の実施形態によれば、本方法は更に、形成する工程の後に、シール層をパターニングして、チップを外部リードに接続するために使用されるボンディングパッド上の領域をほとんど露出させるが、シール層を、導電配線を被覆するバッファ層の少なくとも一部分のほぼ全体を覆うように残す工程を含む。更に別の実施形態によれば、本方法は更に、取り囲む工程の前に、シール層をバッファ層の外側表面上に形成する工程を含む。
【００２４】
少なくとも一つの例示としての実施形態をこれまでの詳細な記述に示してきたが、非常に多くの変形例が在ることを理解されたい。例えば、低誘電体及び低損失正接を有する非常に多くの種類の材料をバッファ層５２に使用することができる。この技術分野の当業者であれば、本明細書における事例が示唆する原理がこのような変形例にも当てはまることが理解できるであろう。従って、これまでの詳細な記述は、この技術分野の当業者にとって、例示としての実施形態または例示としての複数の実施形態を実施するための有用な指針となる。種々の変更を構成要素の機能及び構成に関して、添付の請求項及び請求項の法的な均等物に示される本発明の技術範囲から逸脱しない限り加えることができることを理解されたい。
【図面の簡単な説明】
【００２５】
【図１】半導体（ＳＣ）チップを収容する先行技術によるモールド成形樹脂パッケージ半導体装置の概略を示す断面図。
【図２】半導体（ＳＣ）チップを収容する、先行技術による中空パッケージ構造を有する半導体装置の概略を示す断面図。
【図３】本発明の一の実施形態による半導体（ＳＣ）チップを収容するモールド成形樹脂パッケージ半導体装置の概略を示す断面図。
【図４】図３のＳＣチップの一部分の概略を示す断面図。
【図５】図３〜４に示すタイプのＳＣチップが形成されている状態の半導体ウェハの一部分の、異なる製造段階での一連の概略を示す断面図。
【図６】本発明の別の実施形態による、図３〜４に示すタイプのＳＣチップが形成されている状態の半導体ウェハの一部分の、異なる製造段階での一連の概略を示す断面図。
【図７】本発明の更に別の実施形態による、図３〜４に示すタイプのＳＣチップが形成されている状態の半導体ウェハの一部分の、異なる製造段階での一連の概略を示す断面図。
【図８】図５の実施形態による、チップ界面の容量及び損失を小さくするバッファ層を備える樹脂封止半導体（ＳＣ）装置を形成する方法を示すフローチャート。
【図９】図６の実施形態による、チップ界面の容量及び損失を小さくするバッファ層を備える樹脂封止半導体（ＳＣ）装置を形成する方法を示すフローチャート。
【図１０】図７の実施形態による、チップ界面の容量及び損失を小さくするバッファ層を備える樹脂封止半導体（ＳＣ）装置を形成する方法を示すフローチャート。
【図１】
2009513030.tif 000003
【図２】
2009513030.tif 000004
【図３】
2009513030.tif 000005
【図４】
2009513030.tif 000006
【図５】
2009513030.tif 000007
【図６】
2009513030.tif 000008
【図７】
2009513030.tif 000009
【図８】
2009513030.tif 000010
【図９】
2009513030.tif 000011
【図１０】
2009513030.tif 000012