(57)【要約】  ディスプレイ（２０）のピクセル（Ｐ）は、強誘電薄膜トランジスタ（ＴＦＴ）（６０）の形態をなすメモリ素子と、強誘電ＴＦＴ（６０）に対して動作可能に結合されるディスプレイ素子（６２）とを含む。強誘電ＴＦＴ（６０）は、ピクセル（Ｐ）のためのアドレス指定期間の開始段階の間に強誘電ＴＦＴ（６０）に対して印加される導電行駆動電圧及び導電列駆動電圧に応じて導電状態に設定される。強誘電ＴＦＴ（６０）は、ピクセル（Ｐ）のためのアドレス指定期間の中間段階の間に強誘電ＴＦＴ（６０）に対して印加される充電行駆動電圧及び充電列駆動電圧に応じてディスプレイ素子（６２）の充電を容易にする。強誘電ＴＦＴ（６０）は、ピクセル（Ｐ）のためのアドレス指定期間の終了段階の間に強誘電ＴＦＴ（６０）に対して印加される非導電行駆動電圧及び非導電列駆動電圧に応じて非導電状態にリセットされる。
2009516229.tif 000002
【特許請求の範囲】
【請求項１】
行ドライバ（３０）と、
列ドライバ（４０）と、
ピクセル（Ｐ）と、
を備え、
前記ピクセル（Ｐ）は、
前記行ドライバ（３０）及び前記列ドライバ（４０）に対して動作可能に結合される強誘電薄膜トランジスタ（６０）の形態をなすメモリ素子と、
前記強誘電薄膜トランジスタ（６０）に対して動作可能に結合されるディスプレイ素子（６２）と、
を含み、
前記行ドライバ（３０）及び列ドライバ（４０）は、前記ピクセル（Ｐ）のためのアドレス指定期間の開始段階、中間段階及び終了段階の間に、前記強誘電薄膜トランジスタ（６０）に対して異なる駆動電圧を印加するように動作可能であり、
前記強誘電薄膜トランジスタ（６０）は、前記ピクセル（Ｐ）のためのアドレス指定期間の開始段階の間に前記行ドライバ（３０）及び前記列ドライバ（４０）によって前記強誘電薄膜トランジスタ（６０）に対して印加される導電行駆動電圧及び導電列駆動電圧に応じて導電状態に設定されるように動作可能であり、
前記強誘電薄膜トランジスタ（６０）は、更に、前記ピクセル（Ｐ）のためのアドレス指定期間の中間段階の間に前記行ドライバ（３０）及び前記列ドライバ（４０）によって前記強誘電薄膜トランジスタ（６０）に対して印加される充電行駆動電圧及び充電列駆動電圧に応じて前記ディスプレイ素子（６２）の充電を容易にするように動作可能であり、
前記強誘電薄膜トランジスタ（６０）は、更に、前記ピクセル（Ｐ）のためのアドレス指定期間の終了段階の間に前記行ドライバ（３０）及び前記列ドライバ（４０）によって前記強誘電薄膜トランジスタ（６０）に対して印加される非導電行駆動電圧及び非導電列駆動電圧に応じて非導電状態にリセットされるように動作可能である、
ことを特徴とするディスプレイ（２０）。
【請求項２】
前記行ドライバ（３０）は、前記ピクセル（Ｐ）のアドレス指定期間の開始段階の間に前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）に対する導電行駆動電圧の印加を容易にするために前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）と電気的に通信することを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項３】
前記行ドライバ（３０）は、前記ピクセル（Ｐ）のアドレス指定期間の中間段階の間に前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）に対する充電行駆動電圧の印加を容易にするために前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）と電気的に通信することを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項４】
前記行ドライバ（３０）は、前記ピクセル（Ｐ）のアドレス指定期間の終了段階の間に前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）に対する非導電行駆動電圧の印加を容易にするために前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）と電気的に通信することを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項５】
前記列ドライバ（４０）は、前記ピクセル（Ｐ）のアドレス指定期間の開始段階の間に前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）に対する導電列駆動電圧の印加を容易にするために前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）と電気的に通信することを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項６】
前記列ドライバ（４０）は、前記ピクセル（Ｐ）のアドレス指定期間の中間段階の間に前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）に対する充電列駆動電圧の印加を容易にするために前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）と電気的に通信することを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項７】
前記列ドライバ（４０）は、前記ピクセル（Ｐ）のアドレス指定期間の終了段階の間に前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）に対する非導電列駆動電圧の印加を容易にするために前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）と電気的に通信することを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項８】
前記ディスプレイ素子（６２）は、前記ピクセル（Ｐ）のためのアドレス指定期間の中間段階の間に前記行ドライバ（３０）及び前記列ドライバ（４０）によって前記強誘電薄膜トランジスタ（６０）に対して印加される充電行駆動電圧及び充電列駆動電圧に応じて前記ディスプレイ素子（６２）の充電を容易にするために前記強誘電薄膜トランジスタ（６０）のドレイン電極（Ｄ）と電気的に通信することを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項９】
前記ディスプレイ素子（６２）は、電気泳動ディスプレイ素子（６２）であることを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項１０】
前記ディスプレイ素子（６２）は、液晶ディスプレイ素子（６２）であることを特徴とする請求項１に記載のディスプレイ（２０）。
【請求項１１】
複数のピクセル（Ｐ）を備え、
前記各ピクセル（Ｐ）は、
行ドライバ（３０）及び列ドライバ（４０）に対して動作可能に結合される強誘電薄膜トランジスタ（６０）の形態をなすメモリ素子と、
前記強誘電薄膜トランジスタ（６０）に対して動作可能に結合されるディスプレイ素子（６２）と、
を含み、
前記強誘電薄膜トランジスタ（６０）は、前記ピクセル（Ｐ）のためのアドレス指定期間の開始段階の間に前記強誘電薄膜トランジスタ（６０）に対して印加される導電行駆動電圧及び導電列駆動電圧に応じて導電状態に設定されるように動作可能であり、
前記強誘電薄膜トランジスタ（６０）は、更に、前記ピクセル（Ｐ）のためのアドレス指定期間の中間段階の間に前記強誘電薄膜トランジスタ（６０）に対して印加される充電行駆動電圧及び充電列駆動電圧に応じて前記ディスプレイ素子（６２）の充電を容易にするように動作可能であり、
前記強誘電薄膜トランジスタ（６０）は、更に、前記ピクセル（Ｐ）のためのアドレス指定期間の終了段階の間に前記強誘電薄膜トランジスタ（６０）に対して印加される非導電行駆動電圧及び非導電列駆動電圧に応じて非導電状態にリセットされるように動作可能である、
ことを特徴とするディスプレイ（２０）。
【請求項１２】
前記導電行駆動電圧は、前記ピクセル（Ｐ）のアドレス指定期間の開始段階の間に前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）に対して選択的に印加されることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項１３】
前記充電行駆動電圧は、前記ピクセル（Ｐ）のアドレス指定期間の中間段階の間に前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）に対して選択的に印加されることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項１４】
前記非導電行駆動電圧は、前記ピクセル（Ｐ）のアドレス指定期間の終了段階の間に前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）に対して選択的に印加されることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項１５】
前記導電列駆動電圧は、前記ピクセル（Ｐ）のアドレス指定期間の開始段階の間に前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）に対して選択的に印加されることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項１６】
前記充電列駆動電圧は、前記ピクセル（Ｐ）のアドレス指定期間の中間段階の間に前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）に対して選択的に印加されることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項１７】
前記非導電列駆動電圧は、前記ピクセル（Ｐ）のアドレス指定期間の終了段階の間に前記強誘電薄膜トランジスタ（６０）のソース電極（Ｓ）に対して選択的に印加されることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項１８】
前記ディスプレイ素子（６２）は、前記ピクセル（Ｐ）のためのアドレス指定期間の中間段階の間に前記強誘電薄膜トランジスタ（６０）のゲート電極（Ｇ）及びソース電極（Ｓ）に対して印加される充電行駆動電圧及び充電列駆動電圧に応じて前記ディスプレイ素子（６２）の充電を容易にするために前記強誘電薄膜トランジスタ（６０）のドレイン電極（Ｄ）と電気的に通信することを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項１９】
前記ディスプレイ素子（６２）は、電気泳動ディスプレイ素子（６２）であることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項２０】
前記ディスプレイ素子（６２）は、液晶ディスプレイ素子（６２）であることを特徴とする請求項１１に記載のディスプレイ（２０）。
【請求項２１】
行ドライバ（３０）と、
列ドライバ（４０）と、
ピクセル（Ｐ）と、
を備え、
前記ピクセル（Ｐ）は、
前記行ドライバ（３０）及び前記列ドライバ（４０）に対して動作可能に結合される強誘電薄膜トランジスタ（６０）の形態をなすメモリ素子と、
前記強誘電薄膜トランジスタ（６０）に対して動作可能に結合されるディスプレイ素子（６２）と、
を含み、
前記行ドライバ（３０）及び列ドライバ（４０）は、前記ピクセル（Ｐ）のためのアドレス指定期間の各段階の間に、前記強誘電薄膜トランジスタ（６０）に対して異なる駆動電圧を印加するように動作可能であり、
前記強誘電薄膜トランジスタ（６０）は、前記ピクセル（Ｐ）のためのアドレス指定期間の開始段階の間に前記行ドライバ（３０）及び前記列ドライバ（４０）によって前記強誘電薄膜トランジスタ（６０）に対して印加される導電行駆動電圧及び導電列駆動電圧に応じて導電状態に設定されるようになっている、
ことを特徴とするディスプレイ（２０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、任意のタイプのアクティブマトリクスディスプレイ（例えば、アクティブマトリクス電気泳動ディスプレイ及びアクティブマトリクス液晶ディスプレイ）に関する。特に、本発明は、それぞれが強誘電薄膜トランジスタの形態をなすメモリ素子を有するピクセルを使用するアクティブマトリクスディスプレイのためのアドレス指定方式（ｓｃｈｅｍｅ）に関する。
【背景技術】
【０００２】
図１は、有機又は無機となり得る強誘電絶縁層１６を有する強誘電薄膜トランジスタ１５を示している。強誘電薄膜トランジスタ１５は、ゲート電極Ｇと、ソース電極Ｓと、ドレイン電極Ｄとを更に有しており、ゲート電極Ｇとソース電極Ｓ及びドレイン電極Ｄの組み合わせとの間に強誘電絶縁層１６がある。
【０００３】
動作において、強誘電薄膜トランジスタ１５は、ゲート電圧ＶＧとソース電圧ＶＳとの間の差分電圧ＶＧＳ及びドレイン電圧ＶＤとソース電圧ＶＳとの間の差分電圧ＶＤＳに基づいて、一般にノーマリオン状態として知られる導電状態と一般にノーマリオフ状態として知られる非導電状態との間で切り換えることができ、上記差分電圧はいずれも、強誘電絶縁層１６に関連する強制電場よりも高い電場を強誘電絶縁層１６上にわたって生成する振幅を有している。具体的に、いずれもがマイナスのスイッチング閾値−ＳＴ以下の振幅を有する差分電圧ＶＧＳ，ＶＤＳは、強誘電薄膜トランジスタ１５をノーマリオン状態に切り換える電場を強誘電絶縁層１６上にわたって生成する。逆に、いずれもがプラスのスイッチング閾値＋ＳＴ以上の振幅を有する差分電圧ＶＧＳ，ＶＤＳは、強誘電薄膜トランジスタ１５をノーマリオフ状態に切り換える電場を強誘電絶縁層１６上にわたって生成する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、対応するピクセルのためのアドレス指定期間中に各強誘電薄膜トランジスタを導電状態と非導電状態との間で選択的に切り換えることを考慮して、強誘電薄膜トランジスタの形態をなすメモリ素子を有するピクセルを使用するアクティブマトリクスディスプレイのための新規な独特のアドレス指定方式を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様において、ディスプレイは、行ドライバと、列ドライバと、ピクセルと、を備え、上記ピクセルは、上記行ドライバ及び上記列ドライバに対して動作可能に結合される強誘電薄膜トランジスタの形態をなすメモリ素子と、上記強誘電薄膜トランジスタに対して動作可能に結合されるディスプレイ素子と、を含む。上記行ドライバ及び列ドライバは、上記ピクセルのためのアドレス指定期間の開始段階、中間段階及び終了段階の間に、上記強誘電薄膜トランジスタに対して駆動電圧の異なる組合せを印加するように動作可能である。上記強誘電薄膜トランジスタは、上記ピクセルのためのアドレス指定期間の開始段階の間に上記行ドライバ及び上記列ドライバによって上記強誘電薄膜トランジスタに対して印加される導電行駆動電圧及び導電列駆動電圧に応じて導電状態に設定されるように動作可能である。上記強誘電薄膜トランジスタは、更に、上記ピクセルのためのアドレス指定期間の中間段階の間に上記行ドライバ及び上記列ドライバによって上記強誘電薄膜トランジスタに対して印加される充電行駆動電圧及び充電列駆動電圧に応じて上記ディスプレイ素子の充電を容易にするように動作可能である。上記強誘電薄膜トランジスタは、更に、上記ピクセルのためのアドレス指定期間の終了段階の間に上記行ドライバ及び上記列ドライバによって上記強誘電薄膜トランジスタに対して印加される非導電行駆動電圧及び非導電列駆動電圧に応じて非導電状態にリセットされるように動作可能である。
【０００６】
本発明の前述の形態及び他の形態並びに本発明の様々な特徴及び利点は、添付図面と併せて読み取られる本発明の様々な実施の形態の以下の詳細な説明から更に明らかになる。詳細な説明及び図面は、本発明を限定するものではなく本発明の単なる例示であり、本発明の範囲は添付の特許請求の範囲及びその等価物によって規定される。
【発明を実施するための最良の形態】
【０００７】
図２に示される本発明のディスプレイ２０は、列ドライバ３０と、行ドライバ４０と、コモン電極５０と、ピクセルＰのＸ×Ｙマトリクスとを備えている。各ピクセルＰは、強誘電薄膜トランジスタの形態をなすメモリ素子と、任意の形態のディスプレイ素子（例えば、電気泳動ディスプレイ素子及び液晶ディスプレイ素子）とを備えている。本発明は、各ピクセルＰのメモリ素子及びディスプレイ素子の構造的形態に対して何等の制限を課さず又は何等の制約も課さない。従って、ピクセルＰのメモリ素子及びディスプレイ素子の典型的な実施の形態についての以下の説明は、本発明に係る各ピクセルＰのメモリ素子及びディスプレイ素子の構造的形態の範囲を制限も制約もしない。
【０００８】
本発明の強誘電薄膜トランジスタの形態をなすメモリ素子６０及びディスプレイ素子６２が図３に示されている。強誘電薄膜トランジスタ６０は、有機又は無機となり得る強誘電絶縁層６１を有している。また、強誘電薄膜トランジスタ６０は、行ドライバ３０（図１）に対して動作可能に結合されたゲート電極Ｇと、列ドライバ４０（図１）に対して動作可能に結合されたソース電極Ｓと、ディスプレイ素子６２に動作可能に結合されたドレイン電極Ｄとを更に有しており、また、ディスプレイ素子６２は、コモン電極６０（図１）に対して動作可能に結合されている。他の実施の形態では、ソース電極がディスプレイ素子６２に対して動作可能に結合され、ドレイン電極Ｄが列ドライバ４０に対して動作可能に結合される。
【０００９】
動作においては、行ドライバ３０によって強誘電薄膜トランジスタ６０のゲート電極Ｇに対して行駆動電圧ＶＲを印加することができるとともに、列ドライバ４０によって強誘電薄膜トランジスタ６０のソース電極Ｓに対して列駆動電圧ＶＣを印加することができ、それにより、ドレイン電極電圧ＶＤＥとコモン電極電圧ＶＣＥとの間の差に応じてディスプレイ素子６２を選択的に充電させることができる。本発明は、いかなるキックバックも排除しながら、ディスプレイ２０のフレームレートと、強誘電薄膜トランジスタ６０のサイズと、行駆動電圧ＶＲの振幅上限との間の最適なトレードオフを達成することを考慮して、ピクセルのアドレス指定期間の異なる段階中に行駆動電圧ＶＲ及び列駆動電圧ＶＣの様々な振幅を制御するための、図４に示されるフローチャート７０により表される新規な独特のアクティブマトリクスアドレス指定方式（ｓｃｈｅｍｅ）を提供する。
【００１０】
図３及び図４を参照すると、フローチャート７０のステージＳ７２は、ピクセルのためのアドレス指定期間の開始段階の間に、強誘電薄膜トランジスタ６０のゲート電極Ｇに対して行駆動電圧ＶＲを導電行駆動電圧ＶＢＲＤとして印加するとともに、強誘電薄膜トランジスタ６０のソース電極Ｓに対して列駆動電圧ＶＣを導電列駆動電圧ＶＢＣＤとして印加することを含んでいる。この開始段階では、導電行駆動電圧ＶＢＲＤと導電列駆動電圧ＶＢＣＤとの間の差分電圧ＶＧＳがマイナスのスイッチング閾値−ＳＴ以下となるように設定され、それにより、強誘電薄膜トランジスタ６０がノーマリオン状態（即ち、導電状態）に切り換えられる。
【００１１】
フローチャート７０のステージＳ７４は、ピクセルのためのアドレス指定期間の中間段階の間に、強誘電薄膜トランジスタ６０のゲート電極Ｇに対して行駆動電圧ＶＲを充電行駆動電圧ＶＩＲＤとして印加するとともに、強誘電薄膜トランジスタ６０のソース電極Ｓに対して列駆動電圧ＶＣを充電列駆動電圧ＶＩＣＤとして印加することを含んでいる。この中間段階では、充電行駆動電圧ＶＩＲＤと充電列駆動電圧ＶＩＣＤとの間の差分電圧ＶＧＳがプラスのスイッチング閾値＋ＳＴ未満となるように設定され、それにより、強誘電薄膜トランジスタ６０がノーマリオン状態に維持される。
【００１２】
フローチャート７０のステージＳ７６は、ピクセルのためのアドレス指定期間の終了段階の間に、強誘電薄膜トランジスタ６０のゲート電極Ｇに対して行駆動電圧ＶＲを非導電行駆動電圧ＶＥＲＤとして印加するとともに、強誘電薄膜トランジスタ６０のソース電極Ｓに対して列駆動電圧ＶＣを非導電列駆動電圧ＶＥＣＤとして印加することを含んでいる。この終了段階では、非導電行駆動電圧ＶＥＲＤと非導電列駆動電圧ＶＥＣＤとの間の差分電圧ＶＧＳがプラスのスイッチング閾値＋ＳＴ以上となるように設定され、それにより、強誘電薄膜トランジスタ６０は、中間段階がピクセルによって保持されている最中にピクセルの充電をもたらすノーマリオフ状態（即ち、非導電状態）に切り換えられる。
【００１３】
フローチャート７０（図４）に具現化される本発明のアクティブマトリクスアドレス指定方式の理解を容易にするため、以下は、図６乃至図１１に示されるフローチャート８０に具現化された本発明のアクティブマトリクス電気泳動アドレス指定方式の説明である。図５に示されるように、フローチャート８０は、（１）３×３ピクセルマトリクスが１マイクロ秒の切り換え時間を伴う３０ボルトのスイッチング閾値に基づいており、（２）ディスプレイ素子６２においてディスプレイ素子電圧ＶＤＥが−１５ボルト／０ボルト／＋１５ボルトであり、（３）コモン電極電圧ＶＣＥが０ボルトであり、ピクセルＰ（１１）−Ｐ（３３）の強誘電薄膜トランジスタ６０がノーマリオフ状態に初期設定され、それにより、ディスプレイ素子の両端間に０ボルトの電荷が印加される、という状況で記載されている。
【００１４】
図６を参照すると、フローチャート８０のステージＳ８２は、−１５Ｖパルスの形態をなす導電行駆動電圧ＶＢＲＤを用いて行Ｒ（１）−Ｒ（３）を走査することを含んでおり、各行走査は、表示のために選択された各ピクセルに対する＋１５Ｖパルスの形態をなす導電列駆動電圧ＶＢＣＤの選択的印加を容易にする。以下の表１は、図６に示される３×３ピクセルマトリクスの典型的な行走査を示しており、この−１５Ｖディスプレイアドレス指定期間中にピクセルＰ（１２），Ｐ（２１），Ｐ（３２）が表示のために選択される。
【表１】
2009516229.tif 000003
【００１５】
結果は、ピクセルＰ（１２），Ｐ（２１），Ｐ（３２）のトランジスタがノーマリオン状態（即ち、導電状態）に切り換えられる一方、残余のピクセルのトランジスタは、図６に示されるように、初期のノーマリオフ状態に維持される。
【００１６】
図７を参照すると、フローチャート８０のステージＳ８４は、−１５Ｖディスプレイアドレス指定期間の中間段階の間に、０ボルトの充電行駆動電圧ＶＩＲＤを行Ｒ（１）−Ｒ（３）に対して印加するとともに、−１５ボルトの充電列駆動電圧ＶＩＣＤを列Ｃ（１）−Ｃ（３）に対して印加することを含んでいる。結果として、ピクセルＰ（１２），Ｐ（２１），Ｐ（３２）が、表示目的のために−１５ボルトに充電され、一方、残余のピクセルのトランジスタが、図７に示されるように、初期のノーマリオフ状態に維持される。
【００１７】
図８を参照すると、フローチャート８０のステージＳ８６は、−１５Ｖディスプレイアドレス指定期間の終了段階の間に、＋１５ボルトの非導電行駆動電圧ＶＥＲＤを行Ｒ（１）−Ｒ（３）に対して印加するとともに、−１５ボルトの非導電列駆動電圧ＶＥＣＤを列Ｃ（１）−Ｃ（３）に対して印加することを含んでいる。結果として、総てのトランジスタがノーマリオフ状態に設定されるとともに、図８に示されるように、ピクセルＰ（１２），Ｐ（２１），Ｐ（３２）の−１５ボルトのこれまでの充電が表示目的のために保持される。
【００１８】
図９を参照すると、フローチャート８０のステージＳ８８は、−１５Ｖパルスの形態をなす導電行駆動電圧ＶＢＲＤを用いて行Ｒ（１）−Ｒ（３）を走査することを含んでおり、各行走査は、表示のために選択された各ピクセルに対する＋１５Ｖパルスの形態をなす導電列駆動電圧ＶＢＣＤの選択的印加を容易にする。以下の表２は、図９に示される３×３ピクセルマトリクスの典型的な行走査を示しており、この＋１５Ｖディスプレイアドレス指定期間中にピクセルＰ（１１），Ｐ（１３），Ｐ（３３）が表示のために選択される。
【表２】
2009516229.tif 000004
【００１９】
結果は、ピクセルＰ（１１），Ｐ（１３），Ｐ（３３）のトランジスタがノーマリオン状態（即ち、導電状態）に切り換えられる一方、残余のピクセルのトランジスタは、図９に示されるように、初期のノーマリオフ状態に維持される。
【００２０】
図１０を参照すると、フローチャート８０のステージＳ９０は、＋１５Ｖディスプレイアドレス指定期間の中間段階の間に、０ボルトの充電行駆動電圧ＶＩＲＤを行Ｒ（１）−Ｒ（３）に対して印加するとともに、＋１５ボルトの充電列駆動電圧ＶＩＣＤを列Ｃ（１）−Ｃ（３）に対して印加することを含んでいる。結果として、ピクセルＰ（１２），Ｐ（２１），Ｐ（３２）の−１５ボルトの先の充電が表示目的のために保持されるとともに、ピクセルＰ（１１），Ｐ（１３），Ｐ（３３）が表示目的のために＋１５ボルトに充電され、一方、残余のピクセルのトランジスタは、図１０に示されるように、初期のノーマリオフ状態に維持される。
【００２１】
図１１を参照すると、フローチャート８０のステージＳ９２は、＋１５Ｖディスプレイアドレス指定期間の終了段階の間に、＋１５ボルトの非導電行駆動電圧ＶＥＲＤを行Ｒ（１）−Ｒ（３）に対して印加するとともに、−１５ボルトの非導電列駆動電圧ＶＥＣＤを列Ｃ（１）−Ｃ（３）に対して印加することを含んでいる。結果として、総てのトランジスタがノーマリオフ状態に設定されるとともに、図１１に示されるように、ピクセルＰ（１２），Ｐ（２１），Ｐ（３２）の−１５ボルトのこれまでの充電が表示目的のために保持され、また、ピクセルＰ（１１），Ｐ（１３），Ｐ（３３）の＋１５ボルトのこれまでの充電は、表示目的のために、不確定であるが十分である。
【００２２】
トランジスタ６０の幅／長さ比率が２０であることに基づいた３×３ピクセルマトリクスをアドレス指定するための総時間は、ステージＳ８２：（３行×１マイクロ秒）＋ステージＳ８４：（−１５ボルト充電時間）＋ステージＳ８６：（１マイクロ秒）＋ステージＳ８８：（３行×１マイクロ秒）＋ステージＳ９０：（＋１５ボルト充電時間）＋ステージＳ９２：（１マイクロ秒）に等しく、一つ以上の更なる行をアドレス指定するための総時間は、更なる行ごとに２マイクロ秒だけ増加する。これは、小さいトランジスタ６０が低い電界効果移動度を有する更に大きなパネルの有利な使用をサポートする。
【００２３】
フローチャート７０（図４）に具現化される本発明のアクティブマトリクスアドレス指定方式の理解を更に容易にするため、以下は、図１２乃至図１４に示されるフローチャート１００に具現化された本発明のアクティブマトリクス液晶アドレス指定方式の説明である。図１２乃至図１４に示されるように、フローチャート１００は、３０Ｖのスイッチング閾値との関連で記載されている。また、実際には、フローチャート１００によって表されるアクティブマトリクス液晶アドレス指定方式を使用するディスプレイは、行が一度にアドレス指定される。従って、フローチャート１００は、当業者には理解されるように、各行ごとに繰り返される方式の単一の行走査を表している。
【００２４】
図１２を参照すると、フローチャート１００のステージＳ１０２は、ディスプレイアドレス指定期間の開始段階の間に、走査された行の各トランジスタ６０に対して−Ｖの導電行駆動電圧ＶＢＲＤを印加するとともに＋Ｖの導電列駆動電圧ＶＢＣＤを印加することを含んでいる。結果として、走査された行の総てのトランジスタ６０がノーマリオン状態に切り換えられる。
【００２５】
図１３を参照すると、フローチャート１００のステージＳ１０４は、ディスプレイアドレス指定期間の中間段階の間に、走査された行の各ドランジスタ６０に対して０ボルトの充電行駆動電圧ＶＩＲＤを印加するとともに＋Ｖと−Ｖとの間の充電列駆動電圧ＶＩＣＤを印加することを含んでいる。結果として、走査された行の各ピクセルディスプレイ素子６２が表示目的のために適切に充電される。
【００２６】
図１４を参照すると、フローチャート１００のステージＳ１０６は、その行のディスプレイアドレス指定期間の終了段階の間に、走査された行の各トランジスタ６０に対して＋Ｖボルトの充電行駆動電圧ＶＩＲＤを印加するとともに−Ｖの非導電列駆動電圧ＶＥＣＤを印加することを含んでいる。結果として、走査された行の総てのトランジスタ６０がノーマリオフ状態（即ち、非導電状態）に切り換えられ、それにより、総ての先の充電が、走査された行の各ピクセルディスプレイ素子６２によって維持される。
【００２７】
図２乃至図１４を参照すると、当業者は、強誘電薄膜トランジスタをピクセルのメモリ素子として使用することによって様々な利点を得るアドレス指定方式を提供することを含むがこれらに限定されない本発明の多数の利点を理解することができる。
【００２８】
本明細書に開示される本発明の実施の形態は現在好ましいと考えられるが、本発明の思想及び範囲から逸脱することなく様々な変更及び改良をなすことができる。本発明の範囲は添付の特許請求の範囲に示されており、等価物の意味及び範囲内に入る総ての変更は本発明に包含されるものである。
【図面の簡単な説明】
【００２９】
【図１】従来の技術において公知の強誘電トランジスタの概略図を示している。
【図２】本発明に係るディスプレイの実施の一形態のブロック図を示している。
【図３】本発明に係るピクセルの概略図の実施の一形態を示している。
【図４】本発明のアクティブマトリクスディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図５】本発明のアクティブマトリクス電気泳動ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図６】本発明のアクティブマトリクス電気泳動ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図７】本発明のアクティブマトリクス電気泳動ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図８】本発明のアクティブマトリクス電気泳動ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図９】本発明のアクティブマトリクス電気泳動ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図１０】本発明のアクティブマトリクス電気泳動ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図１１】本発明のアクティブマトリクス電気泳動ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図１２】本発明のアクティブマトリクス液晶ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図１３】本発明のアクティブマトリクス液晶ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図１４】本発明のアクティブマトリクス液晶ディスプレイアドレス指定方式の実施の一形態のフローチャート表示を示している。
【図１】
2009516229.tif 000005
【図２】
2009516229.tif 000006
【図３】
2009516229.tif 000007
【図４】
2009516229.tif 000008
【図５】
2009516229.tif 000009
【図６】
2009516229.tif 000010
【図７】
2009516229.tif 000011
【図８】
2009516229.tif 000012
【図９】
2009516229.tif 000013
【図１０】
2009516229.tif 000014
【図１１】
2009516229.tif 000015
【図１２】
2009516229.tif 000016
【図１３】
2009516229.tif 000017
【図１４】
2009516229.tif 000018
【国際調査報告】
2009516229.tif 000019
2009516229.tif 000020