(57)【要約】  ＣＭＯＳイメージセンサは、アレイ状に配列された複数の画素、複数のサンプルホールドアレイ、及び各画素からの信号を所定の順序でサンプルホールドアレイの１つに送るルーティングマトリクスを含んでいる。
2009510910.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）アレイ状に配列された複数の画素；
（ｂ）複数のサンプルホールドアレイ；及び
（ｃ）各画素からの信号を所定の順序で前記サンプルホールドアレイの１つに送るルーティングマトリクス；
を有するＣＭＯＳイメージセンサ。
【請求項２】
前記複数の画素は前記ルーティングマトリクスによって電子的にグループ分けされており、各グループからの第１の信号は同一のサンプルホールドアレイに送られる、請求項１に記載のＣＭＯＳイメージセンサ。
【請求項３】
各グループからの第２の信号は同一のサンプルホールドアレイに送られる、請求項２に記載のＣＭＯＳイメージセンサ。
【請求項４】
前記複数の画素はグループを成すように前記ルーティングマトリクスによって電子的に接続されており、前記ルーティングマトリクスは繰り返しパターン又は実質的な繰り返しパターンで前記複数のサンプルホールドアレイに信号を送る、請求項１に記載のＣＭＯＳイメージセンサ。
【請求項５】
前記繰り返しパターンは、前記ルーティングマトリクスから各サンプルホールドアレイへの信号が同一の色信号を含むように決定される、請求項４に記載のＣＭＯＳイメージセンサ。
【請求項６】
前記第１及び第２の信号は、それぞれ、前記ルーティングマトリクス内の時間的に実質的に同期化された一組のスイッチ群を介して送られる、請求項３に記載のＣＭＯＳイメージセンサ。
【請求項７】
前記同期化は、最初に前記第１の信号が前記ルーティングマトリクスから送り出され、２番目に前記第２の信号が前記ルーティングマトリクスから送り出されるように行われる、請求項６に記載のＣＭＯＳイメージセンサ。
【請求項８】
前記繰り返しパターンは、特定の信号が前記ルーティングマトリクスから実質的に同時に送り出されるように時間的に同期化されている、請求項４に記載のＣＭＯＳイメージセンサ。
【請求項９】
（ａ）アレイ状に配列された複数の画素；
（ｂ）複数のサンプルホールドアレイ；及び
（ｃ）各画素からの信号を所定の順序で前記サンプルホールドアレイの１つに送るルーティングマトリクス；
を有するＣＭＯＳイメージセンサ、
を有するデジタルカメラ。
【請求項１０】
前記複数の画素は前記ルーティングマトリクスによって電子的にグループ分けされており、各グループからの第１の信号は同一のサンプルホールドアレイに送られる、請求項９に記載のデジタルカメラ。
【請求項１１】
各グループからの第２の信号は同一のサンプルホールドアレイに送られる、請求項１０に記載のデジタルカメラ。
【請求項１２】
前記複数の画素はグループを成すように前記ルーティングマトリクスによって電子的に接続されており、前記ルーティングマトリクスは繰り返しパターン又は実質的な繰り返しパターンで前記複数のサンプルホールドアレイに信号を送る、請求項９に記載のデジタルカメラ。
【請求項１３】
前記繰り返しパターンは、前記ルーティングマトリクスから各サンプルホールドアレイへの信号が同一の色信号を含むように決定される、請求項１２に記載のデジタルカメラ。
【請求項１４】
前記第１及び第２の信号は、それぞれ、前記ルーティングマトリクス内の時間的に実質的に同期化された一組のスイッチ群を介して送られる、請求項１１に記載のデジタルカメラ。
【請求項１５】
前記同期化は、最初に前記第１の信号が前記ルーティングマトリクスから送り出され、２番目に前記第２の信号が前記ルーティングマトリクスから送り出されるように行われる、請求項１４に記載のデジタルカメラ。
【請求項１６】
前記繰り返しパターンは、特定の信号が前記ルーティングマトリクスから実質的に同時に送り出されるように時間的に同期化されている、請求項１２に記載のデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、複数のサンプルホールド処理チャネルを有するＣＭＯＳイメージセンサの分野に関し、より具体的には、画素アレイから各々が１つの色のみを含む各サンプルホールド処理チャネルへと信号を経路付けるルーティングマトリクスを有するＣＭＯＳイメージセンサに関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサの画像サイズ及びスピードが増大し続けるに連れて、マルチチャネル出力技術が使用されるようになっている。しかしながら、マルチチャネル出力を用いると、ビデオ信号はそれらの正しい順序に戻されなければならない。この作業はますます困難になりつつあり、また、最終的なビデオ信号列にノイズの問題を生じさせるようになっている。
【０００３】
従来技術は満足のいくものではあるものの、上述の欠点を含んでいる。従って、信号を再編成することが排除された、マルチチャネル出力を有するＣＭＯＳイメージセンサが望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、上記の問題の１つ以上が解決されたＣＭＯＳイメージセンサを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様に従ったＣＭＯＳイメージセンサは、アレイ状に配列された複数の画素；複数のサンプルホールドアレイ；及び各画素からの信号を所定の順序でサンプルホールドアレイの１つに送るルーティングマトリクスを有している。
【０００６】
本発明の上述及びその他の態様、目的、特徴及び利点は、添付の図面を参照しながら以下の好適実施形態の詳細な説明及び添付の特許請求の範囲を検討することにより、一層はっきりと理解され認識されることになる。
【発明の効果】
【０００７】
本発明は、読み出しにおける信号の再編成が排除され、サンプルホールド回路の出力における負荷を軽減することにより動作速度が高められ、また、大きい物理的表面積を有する画素アレイの実効的な有用性が高められるという利点を有する。
【発明を実施するための最良の形態】
【０００８】
図１を参照するに、本発明に係るＣＭＯＳイメージセンサ１０の上面図が示されている。センサ１０は、行列状に配列された画素群の２次元アレイ２０を含んでおり、各画素が特定の色を受光するように画素群の上方の全域にわたってカラーフィルタアレイ（ＣＦＡ）（図示せず）が配置されている。好適な実施形態において、ＣＦＡは技術的に周知のバイエル（Ｂａｙｅｒ）型カラーフィルタである。行デコーダ３０が画素群のアレイ２０に電気的に接続されており、これは選択的に所定の行の画素群をルーティングマトリクス４０へと読み出すように機能する。好ましくは、行は一度に一行ずつルーティングマトリクスに送られる。そして、ルーティングマトリクス４０は画素アレイ２０からの信号を複数のサンプルホールドアレイ５０の１つへと経路付ける。なお、画素群は、何れの特定のサンプルホールドアレイ５０にも１つの色のみが送られるように、サンプルホールドアレイへと経路付けられる。サンプルホールドアレイ５０の数は所望のスピードに応じて４つ又はそれより多くに変更され得る。図３に示される低速構成においては、４つのサンプルホールドアレイ５０が存在し、各アレイは１つの色のみを受け取る。スピードを２倍にするには８個のサンプルホールドアレイ５０とすればよく、スピードを３倍にするには１２個のアレイ５０とすればよい。明確にしておくが、それぞれの構成において、以下にて詳細に説明されるように、各チャネルは１つの色のみを受け取る。技術的に周知の通り、信号は電子的な画像表現を作り出すために、サンプルホールドアレイ５０から更なる処理回路（図示せず）へと送られる。
【０００９】
図２を参照するに、ＣＭＯＳイメージセンサ１０の典型的な画素６０が概略的に示されている。画素６０は、入射光を受光するフォトダイオード７０を含んでいる。入射光は電荷に変換される。この電荷は、転送ゲート（ＴＧ）８０によって浮遊拡散領域（ＦＤ）９０へと転送され、浮遊拡散領域９０によって電圧に変換される。この電圧は、信号振幅をバッファリングする増幅トランジスタ１００に送られる。好適な実施形態において増幅器１００の利得は１であるが、所望の設計に応じてその他の利得係数が使用されてもよい。行選択トランジスタ１１０は、特定の行の画素群がルーティングマトリクス４０まで渡ることを可能にするための信号を行デコーダアレイ３０（図１参照）から受信する。リセットゲートトランジスタ１２０は、別の画像信号を浮遊拡散領域９０に渡す前に、浮遊拡散領域９０をリセットし、それから如何なる残留電荷をも除去するように機能する。
【００１０】
図３を参照するに、画素群のアレイ２０からルーティングマトリクス４０への、そしてサンプルホールドアレイ５０への接続が概略的に示されている。図３は、４つのサンプルホールドアレイのみを示しているが、上述のように、サンプルホールドアレイの数はスピードを高めるために増加されてもよい。概説すると、４つの色の各々は所定の順序で時間的に順々に特定のサンプルホールドアレイに送られる。例えば、４組のスイッチ群の１組を有効にすることにより、先ず色１が読み出される。各組内のスイッチの数は、各行内の画素の数をＮとしてＮ／４によって決定される。色１を転送する際、スイッチＳ１、Ｓ５、Ｓ９及びＳ１３等々を含む第１の組のスイッチ群が閉じられる（図の明瞭化のため、全てのスイッチは図示されていない）。この実施形態においては、４番目のスイッチごとに閉じられるように３つずつのスイッチがスキップされる。対応する第２の組のスイッチ群が第１の組のスイッチ群に接続されており、色１を転送する際、この組のスイッチ群（Ｓ’１、Ｓ’５、Ｓ’９及びＳ’１３等々）も色１を特定のサンプルホールド回路５０に転送するように実質的に同時に閉じられる。第２の組内のスイッチの数も、行内の画素の総数をＮとしてＮ／４である。サンプルホールド回路５０への転送の完了後、これら２組のスイッチ群（Ｓ１、Ｓ５、Ｓ９、Ｓ１３、Ｓ’１、Ｓ’５、Ｓ’９、Ｓ’１３等々）は開かれる。
【００１１】
そして、第２の色が、対応する第１及び第２の組のスイッチ群（Ｓ２、Ｓ６、Ｓ１０及びＳ１４、並びにＳ’２、Ｓ’６、Ｓ’１０及びＳ’１４等々）を用いて上述の手順を繰り返すことによってサンプルホールドアレイ５０に転送される。第１の色が転送された後に第２の色が転送されるように、このプロセスは同期化される。同様に、この同期化手法にてそれぞれの色が転送されるように、色３（Ｓ３、Ｓ７、Ｓ１１及びＳ１５、並びにＳ’３、Ｓ’７、Ｓ’１１及びＳ’１５等々を用いる）及び色４（Ｓ４、Ｓ８、Ｓ１２及びＳ１６、並びにＳ’４、Ｓ’８、Ｓ’１２及びＳ’１６等々を用いる）も繰り返される。なお、バイエル（Ｂａｙｅｒ）パターンの場合、サンプルホールドチャネル１（５０）の色は緑１であり、サンプルホールドチャネル２（５０）は緑２を収容し、サンプルホールドチャネル３（５０）は赤を収容し、そしてサンプルホールドチャネル４（５０）は青を収容する。また、４チャネルの場合、サンプルホールドチャネル５０からの色情報は、これに続いて取り付けられた外部信号処理回路によって各画素の全ての色情報（４色のチャネル）が実質的に同時に受信されるように、実質的に同時に出力される。なお、チャネルが８個の場合、クロックサイクルごとに連続する２つの色情報信号が外部処理回路に送り出される。当業者に認識されるように、チャネル数が増大すると、色情報信号の数もそれに従って上述のように増大する。
【００１２】
図４を参照するに、一般消費者が慣れ親しんでいる本発明の典型的な商業上の一実施形態を例示するために、本発明に係るイメージセンサ１０を収容したデジタルカメラ１３０が示されている。
【図面の簡単な説明】
【００１３】
【図１】本発明に係るＣＭＯＳイメージセンサを示す上面図である。
【図２】本発明に係る典型的なＣＭＯＳアクティブ画素を示す概略図である。
【図３】画素群から４つのサンプルホールドアレイへのルーティングを例示する図である。
【図４】本発明の典型的な商業上の一実施形態を例示する、本発明に係るイメージセンサを収容したデジタルカメラを示す透視図である。
【符号の説明】
【００１４】
１０    ＣＭＯＳイメージセンサ
２０    画素アレイ
３０    行デコーダ
４０    ルーティングマトリクス
５０    サンプルホールドアレイ
６０    典型的な画素
７０    フォトダイオード
８０    転送ゲート
９０    浮遊拡散領域
１００    画素増幅トランジスタ
１１０    行選択トランジスタ
１２０    リセットゲートトランジスタ
１３０    デジタルカメラ
【図１】
2009510910.tif 000003
【図２】
2009510910.tif 000004
【図３】
2009510910.tif 000005
【図４】
2009510910.tif 000006
【国際調査報告】
2009510910.tif 000007
2009510910.tif 000008