(57)【要約】  データのサイクリック伝送のための方法、通信ネットワーク、及び制御装置であって、制御装置及び様々なノードが接続された伝送路上にデータを伝送するために、制御装置は、サイクリックに、そして継続的な方法で、全伝送サイクルタイムの間に、伝送規格を考慮することによってテレグラムの形式で伝送路上にデータを出力し、ノードは、通過するときのテレグラムとデータを交換する。制御装置は、伝送サイクルを同じ長さを有する複数のサブサイクルに分割する。そして、各サブサイクルにおいて少なくとも１つの通信テレグラムが伝送される。各サブサイクルにおいて、第１ノードは、伝送路において下流に位置する第２ノードのためにデータの書き込みを行うことができる。
2009519638.tif 000002
【特許請求の範囲】
【請求項１】
制御装置（１）及び様々なノード（３）が接続された伝送路（２）上にデータを伝送するための方法であって、
前記制御装置（１）は、テレグラム（５）の形式で前記伝送路（２）にデータをサイクリックに出力することによって、伝送規格を考慮しつつ、全伝送サイクルタイムの間にテレグラムを継続的に出力するために前記伝送処理を制御し、
前記ノード（３）は、通過するときの前記テレグラムとデータを交換するものであって、
前記制御装置（１）は、前記伝送サイクルを同じ長さを有する複数のサブサイクルに分割し、
前記制御装置は、各サブサイクルにおいて少なくとも１つの通信テレグラム（５０１）を伝送し、前記各サブサイクルにおいて、第１ノードは、通過するときの前記通信テレグラム内に、前記伝送路において下流に位置する第２ノードのためにデータの書き込みを行うことを特徴とする方法。
【請求項２】
前記通信テレグラム（５０１）は、前記サブサイクルの固定された時点で、前記制御装置（１）によって伝送されることを特徴とする請求項１に記載の方法。
【請求項３】
所定の伝送サイクルタイムでの前記テレグラムの継続的な伝送のために、前記少なくとも１つの通信テレグラム（５０１）を含むサブサイクルにおいて送信される前記テレグラム（５）の数、及び／又は長さは、前記所定の全伝送サイクルタイムの間に前記伝送路（２）に継続的にテレグラムを出力するために、前記制御装置（１）によって調整されることを特徴とする請求項１又は２に記載の方法。
【請求項４】
第１レジスタデータセットは、前記第１ノードにおいて生成されると共に、前記伝送路上に伝送された前記通信テレグラムにおけるデータ領域の識別と、前記第１ノードにおける関連メモリ領域の識別と、書き込み命令と、を含み、
第２レジスタデータセットは、前記第２ノードにおいて生成されると共に、前記伝送路上に伝送された前記通信テレグラムにおける前記データ領域の識別と、前記第２ノードにおける関連メモリ領域の識別と、読み込み命令と、を含み、
前記第１ノード及び前記第２ノードはそれぞれ、前記伝送路を通過する前記テレグラムと前記関連付けされたレジスタデータセットとの比較を実行し、データ伝送が、前記制御装置によって出力された前記通信テレグラムによる、前記第１ノード及び前記第２ノードにおける前記比較結果に基づいて行われることを特徴とする請求項１から３の何れか１項に記載の方法。
【請求項５】
前記レジスタデータセットは、前記通信テレグラムにおける前記データのスタートアドレスと、前記通信テレグラムにおける前記データのエンドアドレスあるいはデータ領域の長さと、前記ノードにおける前記関連付けされたデータのスタートアドレスと、書込あるいは読出処理時の前記データ伝送の識別と、を含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記レジスタデータセットは、前記ノードにおいて、準備段階中に生成されることを特徴とする請求項４又は５に記載の方法。
【請求項７】
前記通信テレグラムにおける前記データ領域は、前記通信テレグラムの前記サイクルの間に前記第１ノードによって書き込まれる制御時を含むものであって、
前記伝送路において下流に位置する前記第２ノードは、前記制御時を読み出し、特有の比較結果が生じた場合に制御処理を実行するために、前記制御時を所定の時間と比較することを特徴とする請求項４から６の何れか１項に記載の方法。
【請求項８】
前記データは、イーサネット（登録商標）・テレグラムの形式で伝送されることを特徴とする請求項１から７の何れか１項に記載の方法。
【請求項９】
制御装置（１）及び様々なノード（３）が接続された伝送路を含む通信ネットワークであって、
前記制御装置（１）は、テレグラム（５）の形式で前記伝送路（２）にデータをサイクリックに出力することによって、前記伝送規格を考慮しつつ、全伝送サイクルタイムの間にテレグラムを継続的に出力するために前記伝送処理を制御し、
前記ノード（３）は、通過するときの前記テレグラムとデータを交換するものであって、
前記制御装置（１）は、前記伝送サイクルを同じ長さを有する複数のサブサイクルに分割し、
前記制御装置（１）は、各サブサイクルにおいて少なくとも１つの通信テレグラム（５０１）を伝送し、前記各サブサイクルにおいて、第１ノードは、通過するときの前記通信テレグラム内に、前記伝送路において下流に位置する第２ノードのためにデータの書き込みを行うことを特徴とする通信ネットワーク。
【請求項１０】
前記制御装置（１）は、前記サブサイクルの固定された時点で、前記通信テレグラム（５０１）を伝送することを特徴とする請求項９に記載の通信ネットワーク。
【請求項１１】
所定の伝送サイクルタイムでの前記テレグラムの継続的な伝送のために、前記制御装置（１）は、前記所定の全伝送サイクルタイムの間に前記伝送路（２）に継続的にテレグラムを出力するために、前記少なくとも１つの通信テレグラム（５０１）を含むサブサイクルにおいて伝送される前記テレグラム（５）の数、及び／又は長さを調整することを特徴とする請求項９又は１０に記載の通信ネットワーク。
【請求項１２】
前記第１ノードには、第１レジスタデータセットが、前記伝送路上に伝送された前記通信テレグラムにおけるデータ領域の識別と、前記第１ノードにおける関連メモリ領域の識別と、書き込み命令と、を含むように存在し、
前記第２ノードには、第２レジスタデータセットが、前記伝送路上に伝送された前記通信テレグラムにおける前記データ領域の識別と、前記第２ノードにおける関連メモリ領域の識別と、読み込み命令と、を含むように存在し、
前記第１ノード及び前記第２ノードはそれぞれ、前記伝送路を通過する前記テレグラムと前記関連付けされたレジスタデータセットとの比較を実行し、データ伝送が前記比較結果に基づいて行われることを特徴とする請求項９から１１の何れか１項に記載の通信ネットワーク。
【請求項１３】
前記レジスタデータセットは、前記通信テレグラムにおける前記データのスタートアドレスと、前記通信テレグラムにおける前記データのエンドアドレスあるいはデータ領域の長さと、前記ノードにおける前記関連付けされたデータのスタートアドレスと、書込あるいは読出処理時の前記データ伝送の識別と、を含むことを特徴とする請求項１２に記載の通信ネットワーク。
【請求項１４】
前記ノードにおける前記レジスタデータセットは、準備段階中に生成されることを特徴とする請求項１２又は１３に記載の通信ネットワーク。
【請求項１５】
前記通信テレグラムにおける前記データ領域は、前記通信テレグラムが通過する間に前記第１ノードによって書き込まれる制御時を含み、
前記伝送路において下流に位置する前記第２ノードは、前記制御時を読み出し、特有の比較結果が生じた場合に制御処理を実行するために、前記制御時を所定の時間と比較することを特徴とする請求項１２から１４の何れか１項に記載の通信ネットワーク。
【請求項１６】
前記データは、イーサネット・テレグラムの形式で伝送されることを特徴とする請求項１２から１５の何れか１項に記載の通信ネットワーク。
【請求項１７】
制御装置及び複数のノード（３）が接続された伝送路（２）を含む通信ネットワークのための制御装置（１）であって、
伝送規格に従って、送信されるデータをテレグラムに変換する処理装置（１２）と、前記伝送路（２）上に供給された前記テレグラムをサイクリックに伝送する伝送装置（１５）と、を含み、前記処理装置（１５）は、前記伝送規格を考慮しつつ、前記全伝送サイクルタイムの間にテレグラムを継続的に出力するために前記伝送装置の前記伝送工程を制御するものであって、
前記処理装置（１２）は、前記伝送サイクルを同じ長さを有する複数のサブサイクルに分割し、各サブサイクルに少なくとも１つの通信テレグラム（５０１）を供給するものであり、前記各サブサイクルにおいて、第１ノードが、前記通信テレグラムの通過時に、前記伝送路において下流に位置する第２ノードのためにデータの書き込みを行うことを特徴とする制御装置。
【請求項１８】
前記処理装置（１２）は、前記サブサイクルの固定された時点で、前記通信テレグラム（５０１）を出力することを特徴とする請求項１７に記載の制御装置。
【請求項１９】
所定の伝送サイクルタイムでの前記テレグラムの継続的な伝送のために、前記処理装置（１２）は、前記所定の全伝送サイクルタイムの間に前記伝送路（２）に継続的にテレグラムを出力するために、前記少なくとも１つの通信テレグラム（５０１）を含むサブサイクルにおいて送信される前記テレグラム（５０１）の数、及び／又は長さを調整することを特徴とする請求項１７又は１８に記載の制御装置。
【請求項２０】
前記データは、イーサネット・テレグラムの形式で伝送されることを特徴とする請求項１７から１９の何れか１項に記載の制御装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、データのサイクリック伝送のための方法、通信ネットワーク、及び制御装置に関し、特にイーサネット(登録商標）・テレグラムの形式によるものに関する。
【０００２】
イーサネットは、いわゆるローカル・エリア・ネットワーク（ＬＡＮ）と言われるローカル通信において現在１００Ｍｂｐｓのレートでデータを伝送することが可能な最も普及した技術である。ＬＡＮｓは、地域的なエリアに限定したローカル通信網であり、少なくとも、制御装置と、ノードと呼ばれる、参加者としてのワークステーションとを含む。それらは、同軸ケーブル、ガラスファイバー、あるいはツイストケアケーブルなどの伝送路によって接続される。
【０００３】
ＬＡＮｓは、ネットワーク・オペレーティング・システムと統合ネットワーク・プロトコルによって運用される。イーサネットは、ネットワーク・プロトコルの潜在性を象徴すものであり、それゆえ、多種の通信プロトコルをサポートする。その一例として、ＴＣＰ／ＩＰプロトコルやＩＰＸプロトコルが挙げられる。ネットワークにおけるデータ伝送のための国際規範モデルであって、７層の階層からなるＯＳＩ階層モデルにおいて、イーサネット・プロトコルは、いわゆるコンダクター層と呼ばれる第２層に分類される。なお、ＯＳＩ階層モデルでは、各層に対してプロトコルが規定されており、各プロトコルは、次の上位層に対してサービスを提供する。コンダクター層では、伝送されるデータを集めてテレグラムが形成される。そして、そのテレグラムに対して各通信プロトコルに関連する特定情報が付加される。ネットワークにおいて、コンダクター層は、ある参加者から他の参加者へのデータ・テレグラムの送信、及びエラー検出に関与する。
【０００４】
イーサネットのコンセプトにおいて、コンダクター層は２つのレベルに分けられる。第１のレベルは、いわゆる開始識別子と呼ばれるヘッダーをデータに対して付与するものである。そのヘッダーには、正確なデータ伝送のために受け手側プロトコルが要求する情報が含まれる。イーサネット・プロトコルの第２のレベルでは、テレグラムは、付加されたプリアンブル及びチェックサムと呼ばれるフレーム端によってカプセル化され、参加者から参加者へ伝送される。そのようなイーサネット・テレグラムを用いて、１５００バイトの長さを有するデータが伝送される。そのため、個々のイーサネット・テレグラムの間には固定の分割インターバルが確認される。
【０００５】
イーサネット伝送路を介したイーサネット・テレグラムの送受信には、通常は、ＭＡＣと呼ばれるイーサネット・コントローラが関与する。ＭＡＣは、制御装置とイーサネット伝送路との間に接続される。一般的に、ＭＡＣコントローラは、イーサネット伝送路と制御装置の物理メモリとを切り離すために、送信用のシフトレジスタ、及び受信用のシフトレジスタを備える。さらに、近時のイーサネット・コントローラは、物理メモリへダイレクトアクセスする可能性もある。これは、ダイレクトメモリアクセス（ＤＭＡ）モードと呼ばれるものであり、それにより、送受信されるイーサネットデータは、時間を節約するように、各々が、前記メモリに直接記憶され、あるいはそこから読み出される。
【０００６】
イーサネット・プロトコルは、主としてオフィスの通信網に利用される。また、イーサネット・コンセプトが有する利点により、イーサネット通信ネットワークは、ワークステーション間のデータ交換のために工業生産に使用されるケースも増加している。その利点とは、標準的なハードウェア・ソフトウェア部品を使用する場合、あるいは、簡素なネットワーク技術によって高いデータ伝送率を実現しようとする場合に得られる。イーサネット・プロトコルをオートメーションに使用する場合、イーサネットのデータ伝送は、リアルタイムの処理能力が保証されている必要がある。機器類を制御する場合、通常は、原則として時間変動を伴うことなく、つまりジッタを発生させることなく、制御タスクのシリック処理を行うことが要求される。つまり、予測可能な時間内に標準的な要求に応える必要がある。
【０００７】
イーサネット・テレグラムがサイクリックに伝送されるのであれば、各イーサネット・テレグラムは、伝送のために、各々の制御サイクルの制御装置によってＭＡＣコントローラに転送される。例えば、イーサネット伝送路に接続されたセンサーやアクチュエータをアドレス指定するために、イーサネット・テレグラムが、イーサネット・ネットワーク上で稼動するリアルタイム・アプリケーションのフレームワーク内でサイクリックに伝送される例が挙げられる。従って、制御装置は、ＭＡＣコントローラに転送する前に、イーサネット伝送規格（ＩＥＥＥ８０２．３）に規定された分割インターバル、開始識別子、プリアンブル、及びチェックサムを送信するデータに自動的に付与する。次に、ＭＡＣコントローラは、イーサネット・テレグラムを伝送用のシフトレジスタにアップロードする。そのアップロードは、ＤＭＡモードによって行われるのが好ましい。そして、シフトレジスタがある一定のレベルにまでチャージされると、ＭＡＣコントローラは、イーサネット伝送路上へのイーサネット・テレグラムの伝送を開始する。
【０００８】
現在の製造・処理技術は、制御タスクの高速化がますます進んでいる。その結果、産業用オートメーションに利用される通信ネットワークの制御装置は、より速いスピードで標準要求に対応しなければならない。このように、技術的プロセスを制御するためにマイクロ秒単位での応答時間が要求されており、その一例としてプラスチック産業が挙げられる。その高速の応答時間を遵守するために、ＬＡＮネットワークの制御装置は高性能プロセッシング装置を必要としている。しかしながら、マイクロ秒単位のサイクル時間を保証する代わりに、ハードウェアのコストは高くなる。
【０００９】
本発明の目的は、上記通信ネットワークのためのデータ伝送方法、通信ネットワーク、及び制御装置を提供することにあり、それによりデータ通信参加者の間に、高頻度に、サイクリックにデータを配信することができる。
【００１０】
本発明によれば、この目的は、請求項１に係る方法、請求項９に係る通信ネットワーク、及び請求項１７に係る制御装置によって満たされる。さらに、有利な実施形態は、従属請求項に示される。
【００１１】
本発明によれば、制御装置及び様々なノードが接続された伝送路上にデータを伝送するために、前記制御装置は、サイクリックに、そして継続的な方法で、全伝送サイクルタイムの間に亘って、伝送規格を考慮しつつ、テレグラムの形式で伝送路にデータを出力し、前記ノードは、前記テレグラムが通過する間に前記テレグラムとデータを交換する。それによって、前記制御装置は、前記伝送サイクルを同じ長さを有する複数のサブサイクルに分割し、前記テレグラムの通過時に、各サブサイクルにおいて少なくとも１つの通信テレグラムが伝送される。そして、各サブサイクルにおいて、第１ノードは、前記伝送路において下流に位置する第２ノードのためにデータの書き込みを行う。
【００１２】
本発明に係る実施形態によって、テレグラムの継続的な伝送は、伝送プロセスの正確な再現性を担保し、従ってジッタを伴うことのないテレグラムの伝送を確実にする。通信ネットワークにおける制御装置の伝送サイクルを、同じ長さを有する複数のサブサイクル（各サブサイクルは１つの通信テレグラムを含む）に分割することによって、長いクロックレートを有する、それゆえ低ロードである制御装置の伝送プロセスを動作させることができる。また、それと同時に、各サブサイクルにおいて、例えば高速の制御プロセスを開始するために、十分に高い頻度でデータを配信することができる。従って、通信システムの制御装置は、リアルタイム通信に必要とされるよりも明らかに低いクロックで動作し、それゆえ制御装置のアンロードを行う。制御装置において、リソースは、他のタスクあるいはその制御装置のために開放されるので、低速の、それゆえ安価なハードウェアを備えていてもよい。制御装置の伝送サイクルをサブサイクルに分割することによって、さらに、１つの伝送サイクルにおいて、制御装置の下流に接続されたノード間での通信を行うことができるので、簡素な方法で非集中的管理を実現することができる。
【００１３】
好ましい実施形態によれば、前記通信テレグラムは、前記サブサイクルの固定された時点で、前記制御装置によって伝送される。この手段によれば、リアルタイムデータが通信テレグラムによってノードに確実に伝送されるので、高速の制御プロセスが可能となる。
【００１４】
さらに好ましい実施形態によれば、所定の伝送サイクルタイムでの前記テレグラムの継続的な伝送のために、前記制御装置の前記通信テレグラムを含むサブサイクルにおいて伝送される前記テレグラムの数、及び／又は長さは、前記所定のサブサイクルタイムの間に前記伝送路に継続的にテレグラムを出力するために調整される。この手段によれば、サブサイクルのフレームワークにおいて、簡素な方法でのテレグラムの継続的な実行が可能となると同時に、サブサイクルにおいて、利用可能な伝送時間を利用することが可能となる。
【００１５】
さらに好ましい実施形態によれば、第１レジスタデータセットは、前記第１ノードに供給されるものであり、当該レジスタデータセットは、前記伝送路上に伝送された前記通信テレグラムにおけるデータ領域の識別と、前記第１ノードにおける関連メモリ領域の識別と、書き込み命令と、を含み、第２レジスタデータセットは、前記第２ノードに供給されるものであり、当該レジスタデータセットは、前記伝送路上に伝送された前記通信テレグラムにおける前記データ領域の識別と、前記第２ノードにおける関連メモリ領域の識別と、読み込み命令と、を含み、前記第１及び前記第２ノードはそれぞれ、前記伝送路上を通過する前記テレグラムと前記関連付けされたレジスタデータセットとの比較を実行し、データ伝送が、前記制御装置によって出力された前記通信テレグラムによる、前記第１及び前記第２ノードにおける前記比較結果に基づいて行われる。この実施形態によれば、通信テレグラムが通過している間に、各ノードが、所望のユーザデータを通信テレグラムに書き込む、あるいは所望のユーザデータを通信テレグラムから読み出すので、伝送路の下流に順に接続された任意のノード間において、簡素な方法でのデータ通信が可能となる。
【００１６】
前記レジスタデータセットは、前記通信テレグラムにおける前記データのスタートアドレスと、前記通信テレグラムにおける前記データのエンドアドレスあるいはデータ領域の長さと、前記ノードにおける前記関連付けされたデータのスタートアドレスと、書込あるいは読出処理時の前記データ伝送の識別と、を含むことがさらに好ましい。この手段によれば、サイクルの間に通信テレグラムの高速のインタープリタが可能となるので、高速なデータ処理が可能となる。前記レジスタデータセットは、好ましくは、前記ノードにおいて、通信ネットワークの準備段階中に生成される。従って、通信ネットワークにおいて高い柔軟性を担保し、当該通信ネットワークが簡素な方法で所望の制御要求に適応することを可能にする。
【００１７】
高速な制御処理を始動することを可能にするために、とりわけ伝送サイクルのサブサイクルで伝送される通信テレグラムによってプロセスを切り替えるために、前記通信テレグラムの前記データ領域において、前記通信テレグラムが通過する間に前記第１ノードによって書き込まれる制御時を供給し、それによって、前記伝送路において下流に位置する前記第２ノードは、前記制御時を読み出し、特有の比較結果が生じたときに制御処理を実行するために前記制御時を所定の時間と比較することがさらに好ましい。この手段によれば、高速な制御メカニズムが、例えばプラスチック産業において、ノード間通信によって実行される。
【００１８】
本発明は、以下の図面を用いることにより、より詳細に説明される。
【００１９】
図１Ａは、本発明に係る通信ネットワークを示す図である。
【００２０】
図１Ｂは、本実施の形態に係る、通信ネットワークにおける制御装置の図である。
【００２１】
図１Ｃは、本実施の形態に係る、通信ネットワークにおけるノードの図である。
【００２２】
図２Ａは、通信テレグラムを示す図である。
【００２３】
図２Ｂは、本発明に係る伝送プロセスを示す図である。
【００２４】
図３Ａは、読出処理中に本発明に係るノードで実行される連続処理を説明する図である。
【００２５】
図３Ｂは、書込処理中に本発明に係るノードで実行される連続処理を説明する図である。
【００２６】
ローカル・エリア・ネットワーク（ＬＡＮ）によって、参加者の間におけるデータ及び資源の共有、より簡単に言うと、一般的にはコンピュータ、機械類の共有が可能となる。それゆえ、イーサネットのコンセプトは、ＬＡＮｓのなかで最も普及した通信規格である。本発明は、イーサネットによる通信ネットワークを例に挙げて説明される。しかしながら、本発明に係る方法によって、本発明は、何れのＬＡＮ通信ネットワークに対しても適用可能である。
【００２７】
イーサネット通信ネットワークは、共有する伝送路を介して複数の参加者が互いに接続したＬＡＮ構成を基とするものである。そのために、伝送されるデータは、所定の形式のイーサネット・テレグラムと呼ばれるデータ・パッケージに格納される。それゆえ、イーサネットは、次の３つの領域、つまり、伝送路及びネットワーク・インターフェースと、イーサネット伝送路へのアクセスをコントロールする全てのプロトコルと、イーサネット・テレグラムのフォーマットとから構成される。イーサネット通信ネットワークは、基本的にはバス・システムであり、そこでは、例えばスター、バス、ツリーネットワーク等の任意の所望のネットワーク・トポロジーが使用される。
【００２８】
イーサネット・プロトコルは、ネットワーク・システムの通信規格として確立しており、オフィス内の通信のみならず、産業用オートメーションにも利用される。標準ハードウェア部品、標準ソフトウェア部品を使用できると共に、より高いレートでのデータ伝送を実現しうるためである。
【００２９】
図１Ａは、制御タスクを実行するための産業用オートメーションに使用されるイーサネット・ネットワークの概略図を示す。イーサネット・ネットワークは、イーサネット伝送路２を含む。それにより、制御装置１は、様々なノード３（３１、・・・３ｎ−１）に接続する。伝送路は、例えば、導電体、光学繊維、無線ケーブルである。制御装置１は、通信ネットワークのアクティブ参加者であり、データ通信を決める。制御装置１は、例えば、製造プロセスにおいてプロセス・ホスト・コンピュータとして機能するマイクロコントローラである。制御装置１は、ネットワーク・アクセス権限付与を備え、伝送路２へのテレグラムの出力、あるいは伝送路２を介したテレグラムの受信を行う。通信ネットワークのノード３は、Ｉ／Ｏ装置、バルブ、駆動装置、あるいは変換器などの周辺機器装置を表す。それらは、通信ネットワークへの自身のアクセス権限付与を有していない。言い換えれば、それらは、ネットワークに対して個別にテレグラムを出力してはならず、伝送路２を通過するテレグラムとデータ交換を行うことのみ可能である。
【００３０】
図１Ａに示すイーサネット・ネットワークでは、伝送路２における参加者は連鎖状に接続している。ここでは、各ノード３は、隣接する２つの装置と接続する。第１ノード３１、及び最後のノード３ｎは制御装置１と接続する。データ伝送は、１方向に行われ、まず制御装置１から始まって、第１ノード３１へ、そこからさらに最後のノード３ｎまで進み、そして制御装置１に戻る。図１Ａに示す実施の形態において、制御装置１によって伝送路２上に出力されたイーサネット・テレグラムは、伝送途中にノード３に処理される。そして、可能であれば最後のノード３ｎから制御装置１へ、上流側に位置する全てのノードを通って、さらに処理されることなく逆戻りで戻ってくる。
【００３１】
図１Ｂは、本発明に係る制御装置１をイーサネットの伝送路２に接続した図である。制御装置１は、伝送路２上にイーサネット・テレグラムを伝送するために符号化装置１５を備え、また、伝送路２からイーサネット・テレグラムを受信するために復号化装置１６を備える。シフトレジスタとして構成されたラッチ１３・１４が、それぞれ符号化装置１５、及び復号化装置１６に接続して、送受信されるイーサネット・テレグラムをラッチする。そして、符号化装置１５、復号化装置１６、及び２つのラッチ１３・１４によってＭＡＣが構成される。ＭＡＣコントローラの伝送用・受信用のシフトレジスタ１３・１４が好ましくは上述したように構成されることにより、物理メモリ１１は、いわゆるダイレクトメモリアクセス（ＤＭＡ）モードと呼ばれる方法によって直接アクセスされる。あるいは、伝送用のシフトレジスタ１３あるいは受信用のシフトレジスタ１４と物理メモリ１１との間で、制御装置１の中央演算処理装置（ＣＰＵ）を介して、データ交換を実行することも可能である。しかしながら、ＤＭＡモードによる直接読み出しは、データ交換の速度を高めることが可能である。
【００３２】
制御装置１４におけるデータ交換の制御はＣＰＵ１２によって行われる。ＣＰＵ１２は、さらに、イーサネット・ネットワークの運用に要求される全ての処理を管理する。すなわち、ＣＰＵ１２は、プロセスの送受信、送信するデータのイーサネット・テレグラム形式への格納、及び受信したイーサネット・テレグラムの格納解除などを行う。一般的に、制御装置１のＣＰＵ１２で実行されるオペレーティング・システムは、実装されたソフトウェア構造を含み、それにより、プロトコル特有の処理であるか、又はテレグラムあるいはハードウェア特有の処理であるかを区別する。従って、ハードウェア特有のドライバ修正を行うことなく、イーサネット規格のフレームワークにおいて様々な通信プロトコルを使用することができる。同時に、制御装置のハードウェアも、プロトコル特有のソフトウェアを追加的に変更することなく変更可能である。
【００３３】
図１Ｃは、イーサネット伝送路２におけるノード３の構成を示す。ノード３は、受信装置３１と伝送装置３２とを備える。それらは、それぞれ、イーサネット・テレグラムの受信と、イーサネット伝送路２へのイーサネット・テレグラムの送信のために設けられている。受信装置３１及び伝送装置３２は、後ほどＦＭＭＵ（フィールドバスメモリ管理装置）として参照される割当装置３３に接続する。そして、割当装置３３において、各ノードに必要なバスプロトコルの一部が実行される。割当装置３３は、伝送路２を通過するテレグラムと、ノード３のデータメモリ３４に記憶されたユーザデータとの間のデータ転送を制御する。ユーザデータは、例えば、製造プロセスを実行するための測定データ、あるいは制御データである。
【００３４】
図２Ａは、伝送路２を通過するイーサネット・テレグラム５の概念図である。このテレグラムは、最大１５００バイトまでのデータを有し、開始識別子５１と、ターゲットアドレス、ソースアドレス、及びデータ・パッケージタイプを識別するプリアンブル５２と、データによって構成される中央部５３と、チェックサムによって構成され、エラー訂正メカニズムとして機能する末端部３４とを含む。
【００３５】
LAN通信ネットワークを産業用オートメーションに利用する場合、リアルタイムでのデータ伝送を確実に行う必要がある。同時に、分散LANネットワークを利用した高速制御タスクを実行するためには以下の点が要求される。つまり、周辺機器装置を示す個々のノードが、ジッタを伴うことなく、すなわち所定のサイクルタイムからずれることなく、マイクロ秒単位のサイクルタイムを有するデータを受信する必要がある。ジッタを伴うことなく前記の高速制御タスクを確実に行い、それと同時に通信ネットワークの制御装置のアンロードを行い、あるいは制御装置に含まれるハードウェアの削減を実現するために、本発明によると、制御装置１は、サイクリックに、そして継続的に、全伝送サイクルタイムにおいて、伝送規格を考慮しつつ、テレグラム５の形式で伝送路２にデータを出力する。従って、制御装置は、伝送サイクルを同じ長さを有する複数のサブサイクルに分割する。そのため、各サブサイクルにおいて少なくとも１つの通信テレグラムが伝送される。そして、各サブサイクルにおいて、第１ノード３は、伝送路２において下流に接続された第２ノード３のためにデータの書き込みを行う。制御装置１の伝送サイクルにおいて継続的にテレグラムを伝送することにより、伝送プロセスの正確な再現性が担保され、従ってジッタを伴うことなくテレグラムの伝送が行われる。制御装置１の伝送サイクルをサブサイクルに分割することにより、また、各サブサイクルが少なくとも１つの通信テレグラムを含み、その通信テレグラムが個々のノードに配信されるデータを含み、ノードがお互いにデータを交換することにより、制御装置をアンロードする低速の伝送サイクルクロックによって該制御装置を動作させることができ、かつ、いかなる複雑なハードウェアも必要としない。例えば、ミリ秒単位の伝送サイクルクロックを用いつつ、相当な速さの制御時間による制御タスクを実行することができる。あるいは、マイクロ秒単位において、リアルタイム条件のもと、サブサイクルに含まれる通信テレグラムを介して制御装置を動作させることができる。
【００３６】
図２Bは、本発明に係る、制御装置１の伝送サイクルの構成の一例を示す図である。０．６ミリ秒の伝送サイクルを、３つのサブサイクル（各２００マイクロ秒）に分割する。サブサイクルは、各々２つの通信テレグラム５０１を有する。通信テレグラム５０１は、下流に位置するノードに配信されるデータを備える。通信テレグラム５０１において、第１ノードは、該テレグラムが通過する間に、伝送路２の伝送方向の下流側に位置する次のノードのためにデータの書き込みを行う。２つの通信テレグラム５０１は、実施の形態に係る図２の第１番目、第２番目の場所に記載されるように、サブサイクルにおける特定の時間に制御装置によって伝送される。２つのテレグラム５０１が伝送された後に、下流側のノードのための追加的なデータを含むテレグラム５０２が、そのサブサイクルにおいて伝送される。あるいは“空の”テレグラム５０３が伝送される。テレグラム５０３は、伝送サイクルを満たすために、プレースホルダーとしてのみ機能する。図２Ｂは、第１のサブサイクルに２つの追加的なデータ・テレグラム５０２ａ・５０２ｂが存在し、第２のサブサイクルにプレースホルダー・テレグラム５０３が存在し、第３のサブサイクルにさらに３つのデータ・テレグラム５０２ｃ・５０２ｄ・５０２ｅが存在する様子を示す。個々のテレグラムの間には、伝送プロトコルに基づく分割インターバルが確認される。
【００３７】
伝送路２におけるイーサネット・テレグラムの伝送プロセスは、次のようにして制御装置１によって行われる。つまり、ＣＰＵ１２で使用されるソフトウェア・ドライバは、伝送されるデータをイーサネット・テレグラムに変換する。そして、制御装置３がＤＭＡモードによって動作するのであれば、前記イーサネット・テレグラムは物理メモリ１１に記憶される。次に、イーサネット・テレグラム５をシフトレジスタにアップロードするために、伝送用のシフトレジスタが、記憶されたイーサネット・テレグラムにアクセスする。図２Ｂのテレグラムが連続した図において、最初に第１のサブサイクルの２つの通信テレグラム５０１ａ・５０１ｂが、次に、第１のサブサイクルのデータ・テレグラム５０２ａ・５０２ｂが、そして、第２のサブサイクルの２つの通信テレグラム５０１ｃ・５０１ｄとプレースホルダー・テレグラム５０３が、そして、第３のサブサイクルの２つの通信テレグラム５０１ｅ・５０１ｆが、最後に、第３のサブサイクルの３つのデータ・テレグラム５０２ｃ・５０２ｄ・５０２ｅが、伝送用のシフトレジスタ１３に転送される。同様に、別の伝送サイクルにおけるテレグラムが、伝送用のシフトレジスタ１３に記憶される。連続的な伝送プロセスを行うために、ＣＰＵ１２のソフトウェア・ドライバの制御のもと、十分な量のイーサネット・テレグラムが物理メモリ１１から伝送用のシフトレジスタ１３に転送されると、伝送用のシフトレジスタ１３は、符号化装置１５を介して、ラッチされたイーサネット・テレグラムをイーサネット伝送路２に出力する。しかしながら、イーサネット伝送は、イーサネット・ネットワークの通信状況が混雑していない時にのみ行われる。さらに、一般的に、イーサネット伝送路２はコリジョン予防メカニズムを備える。
【００３８】
制御装置１が、伝送路２に接続したセンサーやアクチュエータを他のノードとしてリアルタイムに制御するのであれば、ジッタを伴うことなく、サブサイクルに存在するイーサネット・テレグラム５を連続伝送することが求められる。しかしながら、イーサネット・テレグラムを伝送する際に、ジッタによる影響を受けたプロセスが種々発生する。そして、最悪の場合には、ジッタが増加する。最初のジッタは、イーサネット・テレグラムを現実化する際の制御装置１及びソフトウェア・ドライバに係るオペレーティング・システムの割り込み待ち時間の変動に起因する。さらに、実行時間における変動が、データのコード化の際に生ずる。データのコード化は、イーサネット・テレグラムが伝送されるまで実行される。キャッシュメモリを備えた最新の制御装置では、１つの又は幾つかの通過するデータコードにおいて、さらに変動が発生する。これは、キャッシュメモリの内容によって、要求されるメモリの待ち時間が相違するためである。また、イーサネット・テレグラムを伝送用のシフトレジスタ１３に転送することによって、さらなるジッタが発生する。
【００３９】
ジッタを補償するために、本発明では、制御装置１のＣＰＵ１２は、伝送用のシフトレジスタ１３からイーサネット・テレグラム５を途切れることなく伝送するようにプログラムされている。それゆえ、伝送用のシフトレジスタ１３及び符号化装置１５は、あるイーサネット・テレグラムが伝送された後に、イーサネット伝送基準に規定された分割インターバルを確認しつつ次のイーサネット・テレグラムが直接伝送されるように制御されている。
【００４０】
制御時間によって規定されるサブサイクル期間中において、イーサネット・テレグラムが連続的に伝送されることを保証するために、CPU１２は次の計算を行う。つまり、CPU１２は、所定のサブサイクル時間を正確に守るため、どのぐらいの期間にどれだけのイーサネット・テレグラムを伝送する必要があるかを計算する。イーサネット伝送基準に従って、CPUは、伝送されるデータを、同じ長さの幾つかのイーサネット・テレグラム５に転換する。そのイーサネット・テレグラム５は、開始識別子５１とプリアンブル５２とチェックサム５４とを含む。そして、CPUは、そのデータを物理メモリ１１に保存する。次に、伝送用のシフトレジスタ１３は、これらのイーサネット・テレグラム５にアクセスして、それらをラッチする。伝送用のシフトレジスタ１３がある一定のレベルにまでチャージされるとすぐに、伝送プロセスが始まり、イーサネット・テレグラムが連続的に伝送される。それが、図２Bに示されており、制御装置１の伝送サイクル全体に亘って行われる。
【００４１】
伝送用のシフトレジスタ１３を用いることにより、ＣＰＵ１２による制御装置１の物理メモリ１１へのイーサネット・テレグラムの供給は、イーサネット・テレグラムの伝送の時点から切り離される。これにより、起こりうるジッタが補償される。伝送プロセスのタイミングは、専ら、制御装置１と伝送路２の下流に位置する伝送装置とに依存し、イーサネット・テレグラム５は伝送用のシフトレジスタ１３から連続的に送出されるため、正確な再現性と、それによるジッタフリーの伝送が可能となる。
【００４２】
伝送サイクルで伝送されるイーサネット・テレグラムの数と長さとを計算する時に、制御装置１のCPU１２は伝送路２におけるボーレートを考慮すると共に、送信されるデータが格納される時に、該データが自動的に追加される。つまり、そのデータとは、開始識別子５１、プリアンブル５２、チェックサム５４、及びイーサネット・テレグラム間の分割インターバルである。これらの付加信号は、イーサネット基準（ＩＥＥＥ８０２．３）に規定されており、８ビット１００Bａｓe−ＴＸに対応する。つまり、１００ＭＢａｕｄの開始識別子と、５６ｂｉｔのプリアンブルと、３２ｂｉｔのチェックサムと、６９ｂｉｔの分割インターバルとを有するＦａｓｔ  Ｅａｔｈｅｒｎｅｔ規格である。
【００４３】
符号化装置１５を介して伝送装置１によって出力されたテレグラムは、通過時に、伝送路２に接続されたノード３に読み取られる。伝送サイクルをサブサイクルに分割することによって、より頻度が多いことに起因する高速の制御プロセスを開始することができる。ここで、サブサイクルは、リアルタイム処理を制御するための通信テレグラムをある固定位置に有するが、その位置は最初の位置であることが好ましい。それゆえ、ノード３は、サブサイクルにおける通信テレグラムを介して、伝送サイクル内で互いに通信することができる。あるいは、ノード３は、制御プロセスに求められるプロセスデータを交換することができる。これは、上流側ノードが、通過時に下流側ノードのために通信テレグラムにデータの書き込みを行い、書き込まれたデータは次のノードに読み込まれ、それに相当する制御プロセスが実行されるように行われる。ノードと通信テレグラムの間のデータ交換は、下記の方法により行われることが好ましい。
【００４４】
各ノード３のＦＭＭＵ装置３３は、該ノードに関連するデータを抽出するために、あるいは通信テレグラム５０１から伝送路２へデータを転送するために、いくつかのレジスタ・データを備えたレジスタ部３３１を有する。レジスタ・データは、通過する通信テレグラム５０１と、関連データを有する各ノードのデータメモリ３４とを相互に関連付ける。従って、各レジスタ・データ３１１は、通信テレグラム５０１の関連メモリ領域を記述された次の記録を有する。つまり、各レジスタ・データ３１１は、通信テレグラムにおけるデータ領域のスタートアドレスと、通信テレグラムにおけるデータ領域のエンドアドレスと、ノード３のデータメモリ３４におけるデータ領域のスタートアドレスと、書き込みか読み込みかについてのデータ伝送の種類と、を有する。
【００４５】
従って、各レジスタ・データ３３１は、各々のノードに関連付けされた通信テレグラム５０１におけるデータの先頭を表す。レジスタ・データのデータ端を決定することにより、各々のノードに関連付けされた通信テレグラム５０１のデータ長が決まる。エンドアドレスの代わりに、レジスタ・データ３３１は、通信テレグラム５０１の関連するデータ領域の長さに関する情報を備えることも可能である。レジスタ・データ３３１に含まれる、ノードのデータメモリ３４におけるデータの先頭に関する情報によって、通信テレグラムに含まれるデータがノードのデータに割り当てられる。ノードと通信テレグラムとの間の書込処理あるいは読出処理が実行されると、続いて、レジスタにおけるデータ転送の種類が決定する。
【００４６】
ノード３のＦＭＭＵ装置３３におけるレジスタ・データ３３１は準備段階で生成される。伝送路２におけるサイクリックデータ転送の間、通過する通信テレグラム５０１は、ＦＭＭＵ装置３３の比較部３４によって、ＦＭＭＵ装置３３のレジスタ・データ３３１と比較される。そして、両者が一致する場合、ＦＭＭＵ装置３３のアクセス部３５を用いることにより、対応するデータが通信テレグラムから読み出され、あるいは通信テレグラムに挿入される。
【００４７】
図６は、読み出しテレグラムを受信した時のノード３のＦＭＭＵ装置３３における処理順序を示す。伝送路２上を循環する通信テレグラム５０１のヘッド領域５１１・５２１は、ＦＭＭＵ装置３３に記憶されたレジスタ・データ３３１と比較される。この比較によって、通信テレグラムのデータ領域５３１がノードと関連付けられた領域を含むことが分かれば、これらのデータ領域はノードのデータメモリ３４から読み出される。そして、伝送路２上の通信テレグラム５０１に挿入され、チェックサム５４１を再計算する。
【００４８】
図７は、書き込みテレグラムを受信した時のノード３のＦＭＭＵ装置３３における処理順序を示す。従って、伝送路２上の通信テレグラム５０１のヘッド領域５１１・５２１は、再びレジスタ・データ３３１と比較される。両者が一致する場合、そして、レジスタ・データが、書き込み処理が実行されることを示す場合、通信テレグラム５０１から対応するデータ５３１が読み出され、ノードのデータメモリ３４に記憶される。
【００４９】
上述した手順を用いることにより、以下のことが可能となる。つまり、通信テレグラムが通過する際に上流のノードが下流のノードのためにデータを書き込むのであれば、伝送路２上で互いに接続する任意のノード間においてデータ通信を簡素な方法により実行することができる。高速の制御プロセスを始動させるために、とりわけ伝送サイクルのサブサイクルで伝送される通信テレグラムによってプロセスを切り替えるために、通信テレグラムのデータ領域は、各々が制御時を有することが好ましい。その制御時は、通信テレグラムが通過する間に上流側のノードによって図６に示す方法で書き込まれることが好ましい。制御処理を行う下流側のノードは、続いてその制御時を読み出す。このとき、図７に示す方法によって読み出すことが好ましい。そして、該ノードは、制御処理を実行するために、その制御時とデータメモリに記録された時間とを比較する。ある特有の比較結果、例えば上記制御時が記録された時間よりも大きい場合には、上記制御時が新しい制御値として使用される。この方法を用いることにより、例えばプラスチック業界などで求められている高速の制御処理が、ノード間通信による簡素な方法で実行することができる。
【００５０】
本発明は、イーサネット・プロトコルに関する。しかしながら、本発明に係る方法を他のネットワーク・プロトコルに再構築して、伝送路に沿った高速のノード間通信を実現することも可能である。
【図面の簡単な説明】
【００５１】
【図１Ａ】本発明に係る通信ネットワークを示す図である。
【図１Ｂ】本実施の形態に係る、通信ネットワークにおける制御装置の図である。
【図１Ｃ】本実施の形態に係る、通信ネットワークにおけるノードの図である。
【図２Ａ】通信テレグラムを示す図である。
【図２Ｂ】本発明に係る伝送プロセスを示す図である。
【図３Ａ】読出処理中に本発明に係るノードで実行される連続処理を説明する図である。
【図３Ｂ】書込処理中に本発明に係るノードで実行される連続処理を説明する図である。
【図１Ａ】
2009519638.tif 000003
【図１Ｂ】
2009519638.tif 000004
【図１Ｃ】
2009519638.tif 000005
【図２Ａ】
2009519638.tif 000006
【図２Ｂ】
2009519638.tif 000007
【図３Ａ】
2009519638.tif 000008
【図３Ｂ】
2009519638.tif 000009
【国際調査報告】
2009519638.tif 000010
2009519638.tif 000011
2009519638.tif 000012
2009519638.tif 000013
2009519638.tif 000014
2009519638.tif 000015