(57)【要約】電子組立体を構成する方法を提供する。第１（２８）及び第２（３６）の対向する表面と、中に形成された集積回路とを有する基板（２２）を提供する。基板の第１の表面を覆って保護層（４４）が形成される。保護層を貫通して基板の第１の表面の中にビア開口部（５２）が形成される。ビア開口部内に導電性ビア（５０）が形成される。導電性ビアは、基板の第１の表面に対して第１の高さの所に端部を有している。導電性ビアの端部は、導電性ビアの端部が基板の第１の表面に対して第２の高さの所にあるように研磨される。第２の高さは、第１の高さよりも小さい。
2009529244.tif 000002
【特許請求の範囲】
【請求項１】
基板の反対側にある第１及び第２の表面と、前記基板の内部に形成された集積回路とを有した基板を設けるステップと、
前記基板の前記第１の表面を覆って保護層を形成するステップと、
前記保護層を貫通して前記基板の前記第１の表面の中にビア開口部を形成するステップと、
前記基板の前記第１の表面から第１の高さに端部を有する導電性ビアを、前記ビア開口部内に形成するステップと、
前記導電性ビアの前記端部が前記基板の前記第１の表面から、前記第１の高さよりも小さい第２の高さまで、前記導電性ビアの前記端部を研磨するステップとを備える、電子組立体の製造方法。
【請求項２】
前記保護層が３５ミクロン未満の厚さを有する、請求項１に記載の方法。
【請求項３】
前記保護層の前記厚さが約５ミクロン〜約２０ミクロンである、請求項２に記載の方法。
【請求項４】
前記導電性ビアの前記端部の前記研磨ステップが前記保護層を研磨することを含み、前記研磨ステップはコンプライアンスを有するポリッシング要素を用いて実行され、前記ポリッシング要素は前記保護層に力を加え、前記コンプライアンス及び前記力は前記研磨ステップ中に前記ポリッシング要素の一部分が前記ビア開口部の中に突出するようにする、請求項３に記載の方法。
【請求項５】
前記導電性ビアが、前記研磨ステップの前に完全には硬化していない、請求項４に記載の方法。
【請求項６】
前記集積回路が、前記基板の中に埋め込まれている超小型電子ダイの中に形成されている、請求項５に記載の方法。
【請求項７】
前記超小型電子ダイが、前記基板の前記第１の表面の１０ミクロン以内の高さを有するデバイス表面を有している、請求項６に記載の方法。
【請求項８】
前記研磨ステップ後に、前記導電性ビアの前記端部が、前記基板の前記第１の表面の１０ミクロン以内の高さを有している、請求項７に記載の方法。
【請求項９】
前記保護層が水溶性であり、かつ前記保護層を除去するステップをさらに備える、請求項８に記載の方法。
【請求項１０】
前記導電性ビアを硬化するステップをさらに備える、請求項９に記載の方法。
【請求項１１】
上面及び下面と、基板内部に埋め込まれた超小型電子ダイと、前記超小型電子ダイは内部に形成された集積回路を有していることとからなる基板を提供するステップと、
前記基板の前記上面を覆って、５ミクロン〜２０ミクロンの厚さを有する保護層を形成するステップと、
一定の深さを有する複数のビア開口部を、前記保護層を貫通して前記基板の前記上面から基板内に形成するステップと、
前記基板の前記上面から第１の高さに端部を有する複数の導電性ビアを、前記ビア開口部の中に形成するステップと、
前記第１の高さよりも小さい第２の高さまで前記導電性ビアの前記端部を低くするために、前記保護層と前記導電性ビアの前記端部とをポリッシング要素を用いて研磨するステップであって、前記ポリッシング要素は、コンプライアンスを有するとともに、該研磨ステップ中に前記ポリッシング要素の一部分が前記ビア開口部の中に突出するように前記保護層に力を加える、ステップとを備える、電子組立体の製造方法。
【請求項１２】
前記導電性ビアの前記形成が、前記ビア開口部の中に導電性ペーストを挿入することを含んでおり、かつ前記導電性ペーストは、前記研磨ステップの前に完全には硬化していない、請求項１１に記載の方法。
【請求項１３】
前記超小型電子ダイが、前記基板の前記上面の１０ミクロン以内の高さを有するデバイス表面を有している、請求項１２に記載の方法。
【請求項１４】
各導電性ビアの前記第２の高さが、前記基板の前記上面の１０ミクロン以内である、請求項１３に記載の方法。
【請求項１５】
前記保護層が水溶性であり、かつ前記保護層を除去するステップをさらに含む、請求項１４に記載の方法。
【請求項１６】
上面及び下面と、基板内部に埋め込まれた超小型電子ダイと、前記超小型電子ダイは前記基板の上面から１０ミクロン以内の距離にあるデバイス表面を有していることとからなる基板を提供するステップと、
前記基板の前記上面と下面とを覆って、５ミクロン〜２０ミクロンの厚さを有する保護層を形成するステップと、
前記基板の前記上面を覆っている前記保護層と、前記基板と、前記基板の前記下面を覆っている前記保護層とを貫通して、複数のビア開口部を形成するステップと、
前記基板の前記上面を覆っている前記保護層と、前記基板と、前記基板の前記下面を覆っている前記保護層とを合わせた厚さよりも大きい高さを有し、かつ前記基板の前記上面と下面とをそれぞれ覆っている前記保護層を超えて延在する上下両端部を有する導電性ビアを各ビア開口部の中に形成するために、前記複数のビア開口部の中に導電性ペーストを挿入するステップと、
前記基板の前記上面と下面とを覆っている前記保護層と、前記導電性ビアの前記両端部とを、ポリッシング要素を用いて研磨するための、前記保護層と前記導電性ビアの両端部の研磨ステップであって、前記研磨要素は、コンプライアンスを有するとともに、前記研磨ステップ中に前記ポリッシング要素の一部分が前記ビア開口部の中に突出するように前記保護層に力を加えて、前記基板の前記上面を覆っている前記保護層と、前記基板と、前記基板の前記下面を覆っている前記保護層とを合わせた前記厚さよりも小さくなるまで前記導電性ビアの前記高さを低減し、前記導電性ビアの前記上下両端部は前記基板の前記各表面の１０ミクロン以内の高さをそれぞれ有している、前記保護層と前記導電性ビアの両端部の研磨ステップと、
前記基板の前記上面と下面とを覆っている前記保護層を除去するステップと、
前記導電性ビアを硬化するステップとを備える、電子組立体の製造方法。
【請求項１７】
前記導電性ビアの前記硬化ステップが、前記研磨ステップの後に実行される、請求項１６に記載の方法。
【請求項１８】
前記保護層と前記導電性ビアの前記端部とを覆って第２の保護層を形成するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記保護層及び前記第２の保護層が水溶性である、請求項１８に記載の方法。
【請求項２０】
前記研磨ステップが非水系溶剤を用いて実行される、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、基板内に形成されたビアを平坦化する方法に関し、さらに詳細には、埋め込まれたダイを有する基板上のスルー・ビアを平坦化する方法に関する。
【背景技術】
【０００２】
集積回路デバイス（すなわち、集積回路）は、半導体基板、又はウェハ上に形成される。その後、ウェハは、各ダイがそれぞれの集積回路を保持している状態で、超小型電子ダイ（もしくは、「ダイス」）、又は半導体チップに切断される。各半導体チップは、ワイヤ・ボンディング又は「フリップ・チップ」接続を用いて、パッケージ、又はキャリヤ、基板に取り付けられる。その後、パッケージされたチップは、電子回路システム又は計算機システムに取り付ける前に、通常、回路基板又はマザーボードに取り付けられる。
【０００３】
取り付ける前に、回路基板は、回路基板の片方の側から他方の側に電気接続を行うことができるように、回路基板を貫通して導体（例えば、スルー・ビア）を形成する必要があることが多い。プリント基板（ＰＣＢ）内の導電性ビアの形成は、通常、有機樹脂ボードを銅箔でラミネートして、箔及びボードにビアを穿設することを伴う。その後、ビアは、ステンシル印刷を用いて厚膜ペーストで充填される。乾燥及び硬化後に、余分なビア充填材料は研磨機を用いて平坦化される。この平担化は、回路基板の表面の残部の影響についてほとんど考慮することなく、通常、相対的に粗い研磨プロセスにより実行される。研磨後に、銅箔は、特定のパターンにフォト・エッチングされる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、従来のパッケージ基板に対する必要性を低減させる可能性がある技術が開発された。１つの技術は、ダイの「デバイス」表面が基板表面のうちの１つと実質的に同一平面上にあるように超小型電子ダイを基板内に埋め込む。ダイのデバイス表面から基板の他の部分まで導体を形成することにより電気接続を行うことができる。しかしながら、用途によっては、基板の反対側に電気接続を行うことができるように基板を貫通して導電性ビアを形成する必要がある。回路基板と同様に、付加的な処理ステップを実行する前に、これらのビアを平坦化する必要がある。しかしながら、ダイのデバイス表面が露出しているため、従来の平担化法が使用されると、ダイの中の集積回路は損傷を受ける可能性がある。
【０００５】
したがって、基板の中に埋め込まれたダイに対する損傷の危険を冒すことなく、基板内のスルー・ビアを基板表面とともに効果的に平坦化する方法を提供することが好ましい。さらに、本発明の他の好ましい特徴及び特性は、添付図面及びこの本発明の背景とともに、後に続く本発明の詳細な説明及び請求項から明らかになるであろう。
【発明を実施するための最良の形態】
【０００６】
本発明は、添付の図面に関連して以下に説明されるが、類似の番号は類似の要素を示している。
下記の詳細な説明は、あくまで本質的に例示的なものに過ぎず、本発明、又は本発明の用途及び使用を限定するものではない。さらに、前述の技術分野、背景技術、概要、又は下記の詳細な説明において提示された、表現又は暗示されたいかなる理論にも拘束されるものではない。また、図１〜図１６は、あくまで例を示したに過ぎず、一定の縮尺で描かれていない可能性があることに留意すべきである。
【０００７】
図１〜図１６は、本発明の一実施形態に基づいて電子組立体を形成する方法を示している。図１〜図３を参照する。デバイス・パネル２０が示されている。デバイス・パネル２０は、基板２２と、複数の超小型電子ダイス２４とを備えている。基板２２は、例えば、約２００ｍｍ又は約３００ｍｍの直径、及び約０．６５ｍｍの厚さ２６を有する円形である。また、基板２２は、上面２８と下面３０とを有し、例えば、プラスチック材料又はエポキシで作られていてもよい。図１，３に示すように、超小型電子ダイス２４は、基板２２の中に埋め込まれており、基板２２の上面２８全体にわたって均一に分散されている。
【０００８】
図２，３に示すように、一実施形態では、ダイ２４は、例えば、５〜２０ｍｍの一辺の長さ３２、及び、例えば、約７５ミクロンと約８００ミクロンの間の厚さ３４を有する実質的に正方形（又は長方形）である。超小型電子ダイ２４の各々は、デバイス表面３８上に形成された複数の接点パッド３６と、デバイス表面３８を覆って形成された遮蔽層４０とを含んでいる。具体的には示されていないが、超小型電子ダイ２４の各々は、また、当技術分野で一般に理解されているように、その上に形成された集積回路を含んでいる。図示するように、遮蔽層４０の表面は、基板２２の上面２８と同一平面上にあるか、又は基板２２の上面２８と一致している。具体的には示されていないが、遮蔽層４０は、例えば、１０ミクロン未満の厚さを有しており、超小型電子デバイス２４のデバイス表面３８は、基板２２の上面２８の下方１０ミクロン未満の高さ４２にある。したがって、特に、遮蔽層４０を含んでいない実施形態では、超小型電子ダイス２４のデバイス表面３８は、基板２２の上面２８と実質的に同一平面上にあってもよい。遮蔽層４０は、例えば、フォトレジスト又は他の有機ポリマーで作られていてもよい。
【０００９】
以下のプロセス・ステップは、デバイス・パネル２０の１つの部分だけで実行するように示されてもよいが、ステップの各々は、実質的にパネル２０全体で同時に実行してもよいということを理解すべきである。図４に示すように、基板２２の上面２８と下面３０とを覆って保護層４４が最初に形成される。保護層４４は、基板２２の上面２８と下面３０の両方を覆って、例えば、５ミクロンと２０ミクロンの間の厚さ４６を有している。図示するように、保護層４４は、超小型電子ダイ２４もまた覆っている。保護層４４は、デバイス・パネル２０全体を半導体処理流体の容器に浸して、流体をデバイス・パネル上で乾燥させることにより形成してもよい。保護層４４は、可溶性材料で作られていてもよい。一実施形態では、保護層４４は、エマルシトーン１１４６のような水溶性材料で作られている。エマルシトーン１１４６は、エマルシトーンカンパニー社［米国ニュージャージー州ウィッパニー所在］から市販されている。
【００１０】
図５に示すように、その後、基板２２の上面２８と下面３０の両方の上の保護層４４を覆ってポリマー層４８が形成される。ポリマー層４８は、ポリイミド・テープであり、例えば、２０ミクロンと２００ミクロンの間の厚さを有している。一実施形態では、ポリマー層の厚さは約３５ミクロンである。
【００１１】
次に、図６に示すように、基板２２の上面２８を覆っているポリマー層４８と保護層４４の両方と、基板２２と、基板２２の下面３０を覆っている保護層４４とポリマー層４８の両方とを貫通して、複数のビア開口部５２が形成される。一実施形態では、ビア開口部５２は、超小型電子ダイ２４の両側に形成されており、例えば、６０ミクロンと３００ミクロンの間の幅５４を有している。ビア開口部５２は、機械的ドリル、又は紫外線もしくは赤外線レーザ光線のような電磁放射を用いて形成してもよい。基板２２の厚さ２６とビア開口部５２の幅５４の比率は、例えば、６：１〜１０：１の間であってもよい。
【００１２】
図７を参照すると、その後、ビア開口部５２内に複数の導電性ビア５６（又は、「スルー・ビア」）が形成される。図示するように、導電性ビア５６の各々は、ビア開口部５２のうちのそれぞれ１つを満たしており、上端部５８及び下端部６０を有している。図示するように、導電性ビア５６の上端部５８は、基板２２の上面２８を覆っているポリマー層４８の上方へ延在している。導電性ビア６６の下端部６０は、基板２２の下面３０を覆っているポリマー層４８の下方へ延在している。導電性ビア５６の上端部５８及び下端部６０は、基板２２の上面２８及び下面３０のそれぞれに対して高さ６２の所に位置してもよい。高さ６２は、保護層４４とポリマー層４８とを合わせた厚さと同様であってもよい。一実施形態では、導電性ビア５６は、スクリーン印刷を用いてビア開口部５２の中に導電性ペーストを挿入することによりビア開口部５２内に形成され、導電性ペーストは、例えば、銀と銅の混合物で作られていてもよい。
【００１３】
図８に示すように、その後、デバイス・パネル２０は加熱プロセスを受ける。一実施形態では、デバイス・パネル２０は、導電性ビア５６を形成する導電性ペーストを部分的に硬化させ、又は乾燥させるために、約３０分間、約１００℃の温度に加熱される。当技術分野で一般に理解されているように、加熱プロセスはオーブンで実行してもよい。
【００１４】
図８と一緒に図９を参照すると、その後、ポリマー層４８は、基板２２の上面２８と下面３０の両方の上の保護層４４上から除去される。図９に具体的に示すように、ポリマー層４８が除去された後に、導電性ビアの上端部５８及び下端部６０は、実質的に変化を受けずに残っており、基板２２の上面２８と下面３０とを覆っている保護層４４から延在するビアバンプ６４を形成している。
【００１５】
その後、デバイス・パネル２０は、図１０，１１に示すように、研磨（及びポリッシング及び研削、もしくはそのいずれかの）プロセスを受ける。研磨は、ポリッシング又は研磨ヘッド６６（又はポリッシング要素）を用いて実行され、このポリッシング、即ち研磨ヘッド６６は、保護層４４に接触して配設され、保護層４４に対して押し付けられた状態で、回転しながらデバイス・パネル２０全体にわたって動かされる。研磨プロセスは、非水系溶剤を用いる乾式ＣＭＰ又は湿式ＣＭＰのような化学機械研磨（ＣＭＰ）であってもよい。図１２に具体的に示すように、ポリッシング・ヘッド６６はコンプライアンスを有してもよく、このコンプライアンスがポリッシング・ヘッド６６をデバイス・パネル２０に押し付ける力と組み合わされると、ポリッシング・ヘッド６６がデバイス・パネル２０全体にわたって動かされるとき、ポリッシング・ヘッド６６の一部分６８がビア開口部５２の中に突出する。図１２に示すように、研磨ヘッド６６の突出部分６８は、導電性ビア５６の端部を削り、その結果、端部が保護層４４を超えて延在しないようにする。一実施形態では、導電性ビア５６は、研磨プロセスの間も、まだ依然として「ぬれて」いる。
【００１６】
図１３に示すように、研磨プロセスが完了した後に保護層４４が除去される。保護層４４が水溶性である実施形態では、保護層４４は、基板２２の上面２８及び下面３０を水で約１０分間すすぐことにより除去してもよい。図１４は、研磨プロセスが完了して保護層４４が除去された後の導電性ビア５６のうちの１つの上端部を示している。図示するように、導電性ビア５６の上端部５８は、図１２に示すように、ポリッシング・ヘッド６６の突出部分６８による「カッピング（くぼみ形成）」効果の影響を受けている。その結果、図１４に示すように、導電性ビア５６の上端部５８は凹面形状を有しており、その凹面形状の低い部分は、基板２２の上面よりも下方にある高さ７０の所に位置している。高さ７０は、上面２８の下方１０ミクロン未満であってもよい。具体的には示されていないが、導電性ビア５６の下端部６０は同様の効果を経験して、下端部６０の「低い」部分が、基板２２の下面３０「よりも上方にある」高さ７０の所に位置していてもよいということを理解すべきである。
【００１７】
図１５に示すように、その後、超小型電子ダイ２４のデバイス表面３８から遮蔽層４０が除去される。遮蔽層４０がフォトレジストで作られている実施形態では、遮蔽層４０は、一般に理解されているように、例えば、ｎ−メチルピロリドン（ＮＭＰ）溶剤又はアセトンを用いて除去してもよい。一実施形態では、遮蔽層４０は、ＮＭＰ溶剤で８分間すすがれて、約８５℃の温度に加熱される。
【００１８】
その後、図１６に示すように、デバイス・パネル２０は、導電性ビア５６の硬化を完了するために最後の加熱プロセスを受ける。一実施形態では、デバイス・パネル２０は、約１６０℃の温度で約６０分間加熱される。
【００１９】
最後の処理ステップの後に、デバイス・パネル２０は、図１に示すように各パッケージがそれぞれの超小型電子ダイ２４又は複数のダイス２４を保持している状態で個々のパッケージに切断されてもよい。最後の処理ステップは、基板２２の上面２８及び下面３０上に形成された様々な絶縁層及び導電性トレースの形成を含んでもよく、導電性トレースは、図２に示すような接点パッド３６を、図１６に示すような導電性ビア５６に電気的に接続するのに使用されてもよい。その後、個々のパッケージは、様々な電子回路システム又は計算機システムもしくはその両方に取り付けてもよい。
【００２０】
上述した方法の１つの利点は、保護層４４の厚さの低減と、ポリッシング・ヘッド６６のコンプライアンスと、導電性ビアの一部分のみが硬化している状態で実行される研磨プロセスとにより、導電性ビアの限定的な端部の平担化をより正確に制御できることである。その結果、基板の上面及び下面に対する導電性ビアの平担化が改善される。したがって、超小型電子ダイスと導電性ビアの間の導電性トレースの形成のような後続の処理ステップが促進される。
【００２１】
他の実施形態では、保護層を形成するためにフォトレジストのような異なった材料を使用してもよい。保護層の厚さは、例えば、保護層を形成するためにパネルが浸される流体の粘性を変えることにより変更してもよい。例えば、もう一度パネルを半導体処理流体の中に浸すことにより、最初の保護層を覆って第２の保護層を形成してもよい。ポリッシング・ヘッドのコンプライアンスとともに、保護層の厚さは、導電性ビアの端部が経験するカッピングの量を制御するために変更してもよい。このようにして、異なる特定の用途に合わせて平担化の正確さを変更することができる。例えば、保護層の厚さがさらに低減されるときには、コンプライアンスの低いポリッシング・ヘッドを使用してもよい。デバイス・パネルは、例えば、１００ｍｍと５００ｍｍの間の辺の長さを有する正方形のように、異なった寸法及び形状であってもよい。
【００２２】
本発明は、電子組立体を構成する方法を提供する。第１及び第２の対向する表面と、中に形成された集積回路とを有する基板を提供する。基板の第１の表面を覆って保護層が形成される。保護層を貫通して基板の第１の表面の中にビア開口部が形成される。ビア開口部内に導電性ビアが形成される。導電性ビアは、基板の第１の表面に対して第１の高さの所に端部を有している。導電性ビアの端部は、導電性ビアの端部が基板の第１の表面に対して第２の高さの所にあるように研磨される。第２の高さは、第１の高さよりも小さい。
【００２３】
保護層は、３５ミクロン未満の厚さを有してもよい。保護層の厚さは、約５ミクロンと約２０ミクロンの間であってもよい。
導電性ビアの端部の研磨は、保護層を研磨することを含んでもよい。研磨はコンプライアンスを有するポリッシング要素を用いて実行してもよく、ポリッシング要素は保護層に力を加えてもよく、そのコンプライアンス及び力により、研磨中にポリッシング要素の一部分がビア開口部の中に突出する。
【００２４】
導電性ビアは、研磨の前に完全には硬化していなくてもよい。集積回路は、基板の中に埋め込まれている超小型電子ダイの中に形成してもよい。超小型電子ダイは、基板の第１の表面の１０ミクロン以内の高さを有するデバイス表面を有してもよい。
【００２５】
研磨後には、導電性ビアの端部は、基板の第１の表面の１０ミクロン以内の高さを有してもよい。保護層は、水溶性であってもよい。また、方法は、保護層を除去することを含んでもよい。また、方法は、導電性ビアを硬化することを含んでもよい。
【００２６】
また、本発明は、電子組立体を構成する方法を提供する。上面及び下面と、中に埋め込まれた超小型電子ダイとを有する基板を提供する。超小型電子ダイは、その中に形成された集積回路を有している。基板の上面を覆って保護層が形成される。保護層は、５ミクロンと２０ミクロンの間の厚さを有している。保護層を貫通して基板の上面の中に複数のビア開口部が形成される。ビア開口部の各々は、深さを有している。ビア開口部の中に複数の導電性ビアが形成される。導電性ビアの各々は、基板の上面に対して第１の高さの所に端部を有している。第１の高さよりも小さい第２の高さまで導電性ビアの端部を低くするために、保護層及び導電性ビアの端部はポリッシング要素を用いて研磨される。ポリッシング要素は、コンプライアンスを有するとともに、研磨中にポリッシング要素の一部分がビア開口部の中に突出するように保護層に力を加える。
【００２７】
導電性ビアの形成は、ビア開口部の中に導電性ペーストを挿入することを含んでもよい。導電性ペーストは、研磨の前に完全には硬化していなくてもよい。
超小型電子ダイは、基板の上面の１０ミクロン以内の高さを有するデバイス表面を有してもよい。各導電性ビアの第２の高さは、基板の上面の１０ミクロン以内であってもよい。保護層は水溶性であってもよく、保護層を除去することをさらに含んでいてもよい。
【００２８】
本発明は、超小型電子組立体を構成する方法をさらに提供する。上面及び下面と、中に埋め込まれた超小型電子ダイとを有する基板を提供する。超小型電子ダイは、デバイス表面を有している。デバイス表面は、基板の上面の１０ミクロン以内の高さを有している。基板の上面と下面とを覆って保護層が形成される。保護層は、５ミクロンと２０ミクロンの間の厚さを有している。基板の上面を覆っている保護層と、基板と、基板の下面を覆っている保護層とを貫通して複数のビア開口部が形成される。各ビア開口部の中に導電性ビアを形成するために、導電性ペーストが複数のビア開口部の中に挿入される。各導電性ビアは、基板の上面を覆っている保護層と、基板と、基板の下面を覆っている保護層とを合わせた厚さよりも大きい高さを有し、かつ基板の上面と下面とをそれぞれ覆っている保護層を超えて延在する上下両端部とを有している。基板の上面と下面とを覆っている保護層と、導電性ビアの両端部とは、ポリッシング要素を用いて研磨される。ポリッシング要素は、コンプライアンスを有するとともに、研磨中にポリッシング要素の一部分がビア開口部の中に突出するように保護層に力を加えて、基板の上面を覆っている保護層と、基板と、基板の下面を覆っている保護層とを合わせた厚さよりも小さくなるまで導電性ビアの高さを低減し、導電性ビアの上下両端部は、基板の各表面の１０ミクロン以内の高さをそれぞれ有している。基板の上面と下面とを覆っている保護層が除去される。導電性ビアが硬化される。
【００２９】
導電性ビアの硬化は、研磨後に実行してもよい。保護層と導電性ビアの端部とを覆って第２の保護層を形成してもよい。保護層及び第２の保護層は、水溶性であってもよい。研磨は、非水系溶剤を用いて実行してもよい。
【００３０】
少なくとも１つの例示的な実施形態が、本発明の上記の詳細な説明において提示されたが、数多くの変形が存在するということを理解すべきである。また、例示的な実施形態は、あくまで実施例に過ぎず、本発明の範囲、適用性、又は構成をいかなる方法によっても限定するものではないということを理解すべきである。むしろ、上記の詳細な説明は、本発明の例示的な実施形態を実施するために当業者に便利なロード・マップを提供するとともに、請求項及びそれらの法的な均等物において示される本発明の範囲を逸脱することなく、例示的な実施形態で説明された要素の機能及び配置において様々な変更を行うことができるということが理解される。
【図面の簡単な説明】
【００３１】
【図１】基板と、基板内に埋め込まれた複数の超小型電子ダイスとを含むデバイス・パネルの平面図。
【図２】超小型電子ダイスを詳細に示す図１のデバイス・パネルの一部の平面図。
【図３】図２のデバイス・パネルの線３−３に沿う断面図。
【図４】上面と下面とを覆って形成された保護層を有する図３のデバイス・パネルの断面図。
【図５】保護層を覆って形成されたポリマー層を有する図４のデバイス・パネルの横断面図。
【図６】デバイス・パネルを貫通して形成された複数のビア開口部を有する図５のデバイス・パネルの断面図。
【図７】ビア開口部の中に形成された複数の導電性ビアを有する図６のデバイス・パネルの断面図。
【図８】加熱プロセスを受けているデバイス・パネルを示す図７のデバイス・パネルの断面図。
【図９】保護層からポリマー層が除去された後の図８のデバイス・パネルの断面図。
【図１０】研磨プロセスを受けているデバイス・パネルを示す図９のデバイス・パネルの断面図。
【図１１】研磨プロセスを受けているデバイス・パネルを示す図９のデバイス・パネルの断面図。
【図１２】研磨プロセスを詳細に示す図１１のデバイス・パネルの断面図。
【図１３】研磨プロセスが完了しかつ保護層が除去された後の図１２のデバイス・パネルの断面図。
【図１４】ビア開口部のうちの１つを詳細に示す図１３のデバイス・パネルの断面図。
【図１５】超小型電子ダイから遮蔽層が除去された後の図１３のデバイス・パネルの断面図。
【図１６】最後の加熱プロセスを受けているデバイス・パネルを示す図１５のデバイス・パネルの断面図。
【図１】
2009529244.tif 000003
【図２】
2009529244.tif 000004
【図３】
2009529244.tif 000005
【図４】
2009529244.tif 000006
【図５】
2009529244.tif 000007
【図６】
2009529244.tif 000008
【図７】
2009529244.tif 000009
【図８】
2009529244.tif 000010
【図９】
2009529244.tif 000011
【図１０】
2009529244.tif 000012
【図１１】
2009529244.tif 000013
【図１２】
2009529244.tif 000014
【図１３】
2009529244.tif 000015
【図１４】
2009529244.tif 000016
【図１５】
2009529244.tif 000017
【図１６】
2009529244.tif 000018
【国際調査報告】
2009529244.tif 000019