(57)【要約】ディスプレイ装置は、行及び列で配置され、共通基板（２４）上に設けられた表示画素の配列（１８）を有する。第１の行ドライバ回路（２０）は、画素の第１のサブセットの行に使用され、第２の行ドライバ回路（２２）は、画素の第２のサブセットの行に使用される。第１の行ドライバ回路（２０）は、表示画素の共通基板に対して別個の基板上に集積回路を有し、第２の行ドライバ回路（２２）は、共通基板上に集積された回路を有する。この配置は、高品質の基板外行ドライバが部分表示部分に使用されることを可能にする。例えば、これは、待機モード（及び随意的に通常駆動モード）で最も頻繁に使用されるディスプレイの部分でありうる。その場合、ディスプレイのこの部分は経年劣化を最も起こしやすく、従って、基板外ＩＣ行ドライバが有効である。望ましくは、第２のサブセットの行はディスプレイの残りの部分を有し、基板上の行ドライバが使用され得る。
2009509190.tif 000002
【特許請求の範囲】
【請求項１】
行及び列で配置され、共通基板上に設けられる表示画素の配列；
画素の第１のサブセットの行のための第１の行ドライバ回路；及び
画素の第２のサブセットの行のための第２の行ドライバ回路；
を有し、
前記第１の行ドライバ回路は、前記表示画素の前記共通基板に対して別個の基板上に集積回路を有し、
前記第２の行ドライバ回路は、前記共通基板上に集積された回路を有する、ディスプレイ装置。
【請求項２】
前記表示画素の配列は、アクティブマトリクス画素配列を有する、請求項１記載の装置。
【請求項３】
前記アクティブマトリクス画素配列は薄膜技術を用いて形成され、夫々の画素は少なくとも１つの薄膜トランジスタを有する、請求項２記載の装置。
【請求項４】
前記表示画素は夫々、アモルファスシリコントランジスタを有し、前記第２の行ドライバ回路はアモルファスシリコン回路を有する、請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
前記第１の行ドライバ回路は液晶シリコン集積回路を有する、請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
前記画素の第１のサブセットの行は、当該ディスプレイの上部又は下部に行のブロックを有する、請求項１乃至５のうちいずれか一項記載の装置。
【請求項７】
前記第１のサブセットの行は、前記第２のサブセットの行がオフされた状態にある低電力モードでの動作のために部分表示領域を形成する、請求項６記載の装置。
【請求項８】
タイミング信号は、前記第１の行ドライバ回路及び前記第２の行ドライバ回路の動作が順次的であるように、前記第１の行ドライバ回路及び前記第２の行ドライバ回路のうちの一方から前記第１の行ドライバ回路及び前記第２の行ドライバ回路のうちの他方へ供給される、請求項１乃至７のうちいずれか一項記載の装置。
【請求項９】
前記第１のサブセットの行は表示領域の上部にあり、
前記第２の行ドライバ回路の動作は、前記第１の行ドライバ回路からの出力によってトリガされる、請求項８記載の装置。
【請求項１０】
前記第２の行ドライバ回路の動作は、前記第１の行ドライバ回路の最後の行信号からの出力によってトリガされる、請求項９記載の装置。
【請求項１１】
夫々の行ドライバ回路は、各自のサブセットの行に対して行パルスを供給し、
前記第１の行ドライバ回路及び前記第２の行ドライバ回路によって生成される行パルスは、実質的に同じ形状を有するよう設計される、請求項１乃至１０のうちいずれか一項記載の装置。
【請求項１２】
前記第１の行ドライバ回路は、前記第２の行ドライバ回路の行パルスの形状を適合させるよう前記行パルスの形状を変更する成形手段を有する、請求項１１記載の装置。
【請求項１３】
液晶ディスプレイを有する、請求項１乃至１２のうちいずれか一項記載の装置。
【請求項１４】
全表示モード及び待機表示モードを有する、請求項１乃至１３のうちいずれか一項記載の装置を有する携帯機器。
【請求項１５】
共通基板上に表示画素の配列を有するディスプレイ装置を駆動する方法であって：
第１のモードで、第１の集積回路行ドライバ回路を用いて第１のサブセットの行を駆動し、一方、第２のサブセットの行を駆動しないステップ；及び
第２のモードで、前記共通基板上に集積された第２の行ドライバ回路を用いて前記第２のサブセットの行を駆動するステップ；
を有する方法。
【請求項１６】
前記第１のモードは、前記第１の集積回路行ドライバ回路を用いて前記第１のサブセットの行を駆動するステップを更に有する、請求項１５記載の方法。
【請求項１７】
前記第２の行ドライバ回路はアモルファスシリコン回路を有し、前記画素は夫々、少なくとも１つのアモルファスシリコントランジスタを有する、請求項１５又は１６記載の方法。
【請求項１８】
前記第１の行ドライバ回路は液晶シリコン集積回路を有する、請求項１５乃至１７のうちいずれか一項記載の方法。
【請求項１９】
前記第２の動作モードで前記第１の行ドライバ回路及び前記第２の行ドライバ回路の動作が順次的であるように、前記第１の行ドライバ回路及び前記第２の行ドライバ回路のうちの一方から前記第１の行ドライバ回路及び前記第２の行ドライバ回路のうちの他方へタイミング信号を供給するステップを更に有する、請求項１５乃至１８のうちいずれか一項記載の方法。
【請求項２０】
前記第１のサブセットの行が表示領域の上部にある場合に、
前記第２のモードにおいて、前記第１の行ドライバ回路からの出力によって前記第２の行ドライバ回路の動作をトリガするステップを有する、請求項１９記載の方法。
【請求項２１】
前記第２の行ドライバ回路の動作をトリガするために使用される前記第１の行ドライバ回路の出力は、前記第１の行ドライバ回路の最後の行信号を有する、請求項２０記載の方法。
【請求項２２】
前記第２の行ドライバ回路の行パルスと同じ形状を有するよう前記第１の行ドライバ回路の行パルスを再成形するステップを更に有する、請求項１５乃至２１のうちいずれか一項記載の方法。
【請求項２３】
表示画素の行及び列の配列を有するディスプレイ装置の画素の行へ駆動信号を供給するドライバ回路であって：
画素の第１のサブセットの行のための第１の行ドライバ回路部；及び
画素の第２のサブセットの行のための第２の行ドライバ回路部；
を有し、
前記第１の行ドライバ回路部は集積回路を有し、前記第２の行ドライバ回路部は薄膜回路を有する、ドライバ回路。
【請求項２４】
前記第１の行ドライバ回路部は液晶から成り、前記第２の行ドライバ回路部はアモルファスシリコンから成る、請求項２３記載のドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、特に、アクティブマトリクスディスプレイ装置の表示画素へ行電圧を供給するために使用される回路に関連する。
【背景技術】
【０００２】
アクティブマトリクスディスプレイ装置は、行及び列で配置される画素の配列を有する。夫々の画素は、少なくとも１つの薄膜駆動トランジスタと、例えば液晶セルといった表示素子とを有する。画素の各行は、その行に含まれる画素の薄膜トランジスタのゲートへ接続する行導体を共有する。画素の各列は、画素駆動信号が供給される列導体を共有する。行導体における信号は、トランジスタがオン又はオフにされるかどうかを決定し、トランジスタが（行導体における高電圧パルスによって）オンされる場合は、列導体からの信号は、液晶材量の領域へと移ることを可能にされ、それによって、その材料の光透過特性を変更する。
【０００３】
アクティブマトリクスディスプレイ装置のフレーム（フィールド）期間は、画素の行が短時間にアドレスされることを要求し、これは、所望の電圧レベルへ液晶材量を充電又は放電するためのトランジスタの電流駆動能力に必要条件を課す。かかる電流必要条件を満たすために、薄膜トランジスタへ供給されるゲート電圧は、十分な電圧振幅を有して上下することが必要である。アモルファスシリコン駆動トランジスタの場合に、この電圧振幅はおおよそ３０ボルトであり得る。
【０００４】
行導体における大きな電圧振幅に対する必要条件は、行ドライバ回路が高電圧部品を用いて実施されることを要求する。
【０００５】
表示画素の配列の基板と同じ基板上に行ドライバ回路の部品を集積することに大きな関心が寄せられている。
【特許文献１】ＵＳ２００３／０２３１７３５
【特許文献２】ＷＯ９５／３１８０４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
１つの可能性は、画素トランジスタに多結晶シリコンを使用することである。これは、この技術が行ドライバ回路の高電圧回路素子に、より容易に適するためである。その場合、アモルファスシリコン技術を用いてディスプレイ配列を生成する費用効果は失われる。しかし、小さなディスプレイに関して、低温ポリシリコン（ＬＴＰＳ；Low  Temperature  Poly-Silicon）の使用が実際的であり、商業的に実現可能な選択肢である。これは、ディスプレイのシールライン（seal  line）の下で、ガラス基板上でゲートドライバの集積を可能にする。
【０００７】
また、アモルファスシリコン技術を用いて実施され得るドライバ回路を提供することに関心が持たれている。アモルファスシリコントランジスタの低い移動度と、閾値電圧のストレスによる変化は、アモルファスシリコン技術を用いるドライバ回路の実施を極めて困難なものとする。
【０００８】
（例えばＵＳ２００３／０２３１７３５で開示される）低インピーダンスドライバの場合は、エージングの問題は、高温における特有の問題である。（例えばＷＯ９５／３１８０４で開示される）高インピーダンスドライバの場合は、画像アーティファクトの危険性がある。
【０００９】
使用される技術とは無関係に、行ドライバ回路は、従来、順に各行ドライバで行電圧パルスを出力するよう動作するシフトレジスタとして実施される。
【００１０】
電池式の携帯機器用のディスプレイに特有の他の問題は電力消費である。電力消費の低減は、技術的進歩及び改善された駆動方式に従って達成されてきた。概して、低減された電力消費は、画像品質を犠牲にして得られる。１つのアプローチは、例えば、高品質高電力モード及びより低い品質のより低い電力モード、例えば待機モードのような多種多様なモードでディスプレイを動作させることである。この考え方の１つの実施は、ディスプレイの残りをオフにされた状態にある待機モードのために使用されるディスプレイの領域を提供し、より高い品質のモードのためにディスプレイ全体を使用することである。
【課題を解決するための手段】
【００１１】
本発明に従って、
行及び列で配置され、共通基板上に設けられる表示画素の配列；
画素の第１のサブセットの行のための第１の行ドライバ回路；及び
画素の第２のサブセットの行のための第２の行ドライバ回路；
を有し、
前記第１の行ドライバ回路は、前記表示画素の前記共通基板に対して別個の基板上に集積回路を有し、
前記第２の行ドライバ回路は、前記共通基板上に集積された回路を有する、ディスプレイ装置が提供される。
【００１２】
この配置は、高品質の基板外行ドライバが部分的な表示部分のために使用されることを可能にする。例えば、この表示部分は、例えば待機モード及び通常駆動モードの両モードにおいて、最も頻繁に使用されるディスプレイの部分でありうる。その場合、ディスプレイのこの部分は、最も経年劣化（エージング）を起こしやすく、従って、基板外行ドライバが有効である。望ましくは、第２のサブセットの行はディスプレイの残りの部分を有し、基板上の行ドライバは、ディスプレイのこの部分が使用される時間がより少ないように使用され得る。
【００１３】
望ましくは、前記表示画素の配列は、薄膜技術、例えば、アモルファスシリコン薄膜技術を用いて形成され、夫々の画素は少なくとも１つの薄膜トランジスタを有するアクティブマトリクス画素配列を有する。その場合、前記第２の行ドライバ回路は、同じ薄膜技術から形成される。望ましくは、前記第１の行ドライバ回路は液晶シリコン集積回路を有する。
【００１４】
前記画素の第１のサブセットの行は、当該ディスプレイの上部又は下部に行のブロックを有することできる。このことは、ディスプレイ全体の駆動が、従来の方法で動作する列ドライバを有して、２つの行ドライバ回路の順次的な動作を有することができることを意味する。
【００１５】
前記第１のサブセットの行は、前記第２のサブセットの行がオフされた状態にある低電力モードでの動作のために部分表示領域を形成することができる。
【００１６】
望ましくは、夫々の行ドライバ回路は、各自のサブセットの行に対して行パルスを供給し、前記第１の行ドライバ回路及び前記第２の行ドライバ回路によって生成される行パルスは、実質的に同じ形状を有するよう設計される。
【００１７】
これは、ドライバ回路の間の平滑な遷移を可能にし、前記第１の行ドライバ回路からのパルスは、前記第２の行ドライバ回路からのパルスをエミュレートして、前記第２の行ドライバ回路の動作をトリガするために使用され得る。
【００１８】
本発明は、例えば、全表示モード及び待機表示モードを有する携帯機器で使用される液晶ディスプレイに適用され得る。
【００１９】
本発明は、また、共通基板上に表示画素の配列を有するディスプレイ装置を駆動する方法であって：
第１のモードで、第１の集積回路行ドライバ回路を用いて第１のサブセットの行を駆動し、一方、第２のサブセットの行を駆動しないステップ；及び
第２のモードで、前記共通基板上に集積された第２の行ドライバ回路を用いて前記第２のサブセットの行を駆動するステップ；
を有する方法を提供する。
【００２０】
タイミング信号は、前記第２の動作モードで前記第１の行ドライバ回路及び前記第２の行ドライバ回路の動作が順次的であるように、前記第１の行ドライバ回路及び前記第２の行ドライバ回路のうちの一方から前記第１の行ドライバ回路及び前記第２の行ドライバ回路のうちの他方へ供給され得る。
【００２１】
本発明は、また、表示画素の行及び列の配列を有するディスプレイ装置の画素の行へ駆動信号を供給するドライバ回路であって：
画素の第１のサブセットの行のための第１の行ドライバ回路部；及び
画素の第２のサブセットの行のための第２の行ドライバ回路部；
を有し、
前記第１の行ドライバ回路部は集積回路を有し、前記第２の行ドライバ回路部は薄膜回路を有するドライバ回路を提供する。
【発明を実施するための最良の形態】
【００２２】
本発明の例は、添付の図面を参照して詳細に記載される。
【００２３】
図１は、ディスプレイ１２を備えた本発明の携帯機器１０を示す。ディスプレイ１２は、２つのモードで動作可能である。第１のモードでは、ディスプレイの一部１４のみが動作し、この部分は、例えば、様々なステータス情報、時間、電池レベルなどを示すアイコンのような、限られた量の待機情報を提供することができる。全表示モードでは、ディスプレイ全体１６が使用される。
【００２４】
図２に示されるように、ディスプレイは、行及び列で配置され且つ共通基板２４（通常はガラス）上に設けられた表示画素１９の配列１８を有する。夫々の画素１９は、図２に図式的に示される薄膜トランジスタを有し、画素レイアウトは多種多様な既知の設計のうちの１つでありうる。
【００２５】
図２に示されるように、画素の行をアドレスする行ドライバ回路は、表示領域１４を定める、画素の第１のサブセットの行のための第１の行ドライバ回路２０と、表示領域１６の残りを定める、画素の第２のサブセットの行のための第２の行ドライバ回路２２とを有する。
【００２６】
第１の行ドライバ回路２０は、表示画素の共通基板２４に対して別個の基板上に集積回路を有し、第２の行ドライバ回路２２は、共通基板２４上に集積された回路を有する。
【００２７】
この配置は、高品質の基板外行ドライバ２０が部分的な表示部のために使用されることを可能にする。行ドライバ回路のこの部分は、部分的な表示領域が、全表示モードはもちろん、大部分の時間を表す待機モードのために使用されるので、最もエージング効果が顕著である。基板上の行ドライバ２２は、ディスプレイの残りの部分が使用される時間はより少ないので、ディスプレイのこの残りの部分のために使用される。従って、たとえ使用される技術がエージングによってより影響を及ぼされるとしても、かかる影響は、ディスプレイが全表示モードで動作するところの比較的短い期間によって限定される。
【００２８】
回路２０は、クロック信号とともに、以下で論じられるように、回路２２へ制御信号を供給する。これらは参照番号２６によって表され、制御信号は、実際には、表示部分１４の最後の行に対する行信号を有することができる。回路２０から部分１４の行への接続は参照番号２８によって示される。
【００２９】
一例として、表示画素の配列は、アモルファスシリコン薄膜技術を用いて形成されるアクティブマトリクス画素配列を有する。夫々の画素は、少なくとも１つの薄膜アモルファスシリコントランジスタを有する。第２の行ドライバ回路２２は、同じアモルファスシリコン薄膜技術から形成される。第１の行ドライバ回路２０は、液晶シリコン集積回路を有する。
【００３０】
図１及び２に示されるように、部分１４の画素の第１のサブセットの行は、ディスプレイの上部に行のブロックを有する。これは、ディスプレイ全体の駆動が、従来の方法で動作する列ドライバ回路（図示せず。）を有して、２つの行ドライバ回路の順次的な動作を有することができることを意味する。
【００３１】
この配置は、行ドライバ回路２０、２２の間の簡単なインターフェースを可能にする。具体的に、全表示モードで、行ドライバ２０の最後の行は、ガラス上の行ドライバ回路２２へ開始パルスを供給する。
【００３２】
図３は、このアプローチを示す。行ドライバ回路２０は、行１からＮに行アドレスパルスを供給し、行Ｎに対するパルスは、全表示モードのために、図示される回路２２に開始パルスを供給する。従って、行Ｎ信号は、従来の行ドライバ回路で第１の行パルスの発生をトリガするために通常使用されるフレーム同期信号に取って代わる。イネーブル信号２９は、表示モードを制御するために使用され、イネーブル状態で、全ての行に対する行パルスが供給される。
【００３３】
部分的な（待機）表示モードでの動作のために、回路２２は、ドライバ回路２０の最後の行出力パルス（行Ｎ）によってオンに切り替えられる回路部分を有し、これは、行オフ電圧へと行ドライバ回路２２によって駆動される行の全てを接続するために使用される。
【００３４】
この配置は図４に示される。このモードは、ロー（Ｌｏｗ）イネーブル信号によって提供される。示されるように、行Ｎパルスは、ライン４２にある行オフ電圧へ行ラインを接続するトランジスタ４０のバンクをオンに切り替えるために使用される。これは、行が画像アーティファクトを回避するために全て離されることを確実にする。この回路は、フレームごとに１度又はそれより頻繁にではないがトリガされ得る。
【００３５】
ライン４２にある電圧は、イネーブル動作の部分として制御され得る。従って、図３のイネーブルハイ（Ｈｉｇｈ）モードで、トランジスタ４０のバンクはオフにされ、全く役目を果たさず（従って、それは図３から省略される。）、一方、図４のイネーブルロー（Ｌｏｗ）モードで、それらは同時に全ての行をオフにするよう動作し、回路２２はラッチすることができない。
【００３６】
リフレッシュ率は、望ましくは、部分表示モード及び全表示モードで同じである。部分表示モードでは、夫々のラインに利用可能なより多くの時間が存在する。ライン時間が（例えば、保護期間を用いて）増大し、あるいは、中断が、行Ｎのアドレッシングの後、次のフレーム同期パルスの前に存在しうる。全表示モードで、フレーム期間は、行の全ての組の間で等しく分けられる。
【００３７】
先に論じられたように、行Ｎ信号は、回路２０の第１の行ドライバセル（即ち、ラッチ回路）へ開始パルスを供給する。回路２０の行パルスは、その行パルスがガラス上の行ドライバ回路２２からの行パルスと同様の形状を有するように成形される。これは、電圧の同様の結合を確かにし、可視的な画像アーティファクトを回避する。従って、第１及び第２の行ドライバ回路２０、２２によって生成される行パルスは、実質的に同じ形状を有するよう設計される。
【００３８】
図５は、急な立ち上がり及び立ち下がりを有する、集積回路行ドライバによって生成される行パルス５０を示す。
【００３９】
参照番号５２として（誇張して）示されるパルス形状へのパルス形状５０の変換は、行ドライバ２０の出力へ抵抗を付加することによって、又は他の方法によって、達成され得る。最終的な結果として、全ての行は同じ行アドレスパルスを受ける。薄膜ドライバ回路の出力パルスは参照番号５４として示されている。
【００４０】
上記の例で、部分表示領域は、両方のモードで使用される。しかし、それは、より大きな表示領域が使用されるべき場合には、２つの行ドライバが独立して、しかし共通の列ドライバを有して駆動され得るように、代わりにオフされ得る。本発明の利点は、待機モードが全オンモードよりも長い時間オンである場合に依然として得られる。従って、たとえ部分表示が、ディスプレイの残りの部分が使用される場合にオフにされるとしても、依然として、より高いエージング効果を有しており、それによって、液晶シリコン回路としての実施が有効である。
【００４１】
列ドライバ回路は、周知の設計事項であるから、本願では記載されない。当然、行ドライバ回路の制御に適したタイミングを有するよう異なる動作モードにおいて違うふうに制御されることが必要である。
【００４２】
先に論じられたように、本発明は、アモルファスシリコンを用いて実施されるディスプレイに特に適する。しかし、本発明は、また、他のディスプレイ技術、例えば、ポリマー薄膜トランジスタにも適用され得る。更に、本発明は、液晶ディスプレイと関連して記載されたが、それは、電界発光ディスプレイ及び他のディスプレイ技術にも等しく適用され得る。
【００４３】
行ドライバ回路の具体的な設計は、これらが本質的には従来のシフトレジスタ回路を有しうるので、記載されていない。本発明を実施するために必要とされる変更は、２つの回路の動作のタイミングに関連し、これは上で記載されている。望ましくは、ガラス上の回路２２は、低インピーダンスのアモルファスシリコンゲートドライバ回路を有する。
【００４４】
多種多様な装置に本発明は有効である。実際に、待機モードで表示される限られた量の情報を有することが望まれる如何なる装置にとっても有益である。このような装置は、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）、音楽若しくは映像再生装置、又は他の携帯型のコンピュータ装置でありうる。
【００４５】
従って、詳細に記載される具体的な回路に対する多数の変形が存在することは明らかであり、多数の他の変形例が当業者には明らかであろう。
【図面の簡単な説明】
【００４６】
【図１】本発明に従うディスプレイを備えた携帯機器を示す。
【図２】どのように行ドライバ回路が図１の装置に配置されるかを示す。
【図３】どのように行ドライバ回路が全表示モードのために動作するかを説明するために使用される。
【図４】どのように行ドライバ回路が部分表示モードのために動作するかを説明するために使用される。
【図５】どのように行パルスが図２の配置において異なる行ドライバ回路の間で適合されるかを示すために使用される。
【図１】
2009509190.tif 000003
【図２】
2009509190.tif 000004
【図３】
2009509190.tif 000005
【図４】
2009509190.tif 000006
【図５】
2009509190.tif 000007
【手続補正書】
【提出日】平成20年3月24日(2008.3.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２３
【補正方法】変更
【補正の内容】
【請求項２３】
共通基板上に設けられて行及び列で配置された表示画素の配列を有するディスプレイ装置へ結合され、該ディスプレイ装置の画素の行へ駆動信号を供給するよう配置されたドライバ回路であって：
画素の第１のサブセットの行のための第１の行ドライバ回路部；及び
画素の第２のサブセットの行のための第２の行ドライバ回路部；
を有し、
前記第１の行ドライバ回路部は、前記共通基板に対して別個の基板上に集積回路を有し、前記第２の行ドライバ回路部は、前記共通基板上に集積された回路を有する、ドライバ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
共通基板上に設けられて行及び列で配置された表示画素の配列を有するディスプレイ装置へ結合され、該ディスプレイ装置の画素の行へ駆動信号を供給するよう配置されたドライバ回路であって：
画素の第１のサブセットの行のための第１の行ドライバ回路部；及び
画素の第２のサブセットの行のための第２の行ドライバ回路部；
を有し、
前記第１の行ドライバ回路部は、前記共通基板に対して別個の基板上に集積回路を有し、前記第２の行ドライバ回路部は、前記共通基板上に集積された回路を有するドライバ回路を提供する。
【国際調査報告】
2009509190.tif 000008
2009509190.tif 000009
2009509190.tif 000010