(57)【要約】  イメージ処理前に余裕データを付加することで、表示されるべきイメージデータの壊れを抑制できる余裕データが付加された画素データの出力方法及び装置を提供する。  撮像装置は、外部映像に相応する原データを出力するイメージセンサーと、原データ又は余裕データが付加された原データに対するイメージ処理を行うイメージ信号プロセッサと、原データを格納するメモリと、メモリに格納された原データに余裕データを付加してイメージ信号プロセッサに入力する出力制御部とを含む。本発明により、表示されるべきイメージデータの壊れを抑制できる。
2009517765.tif 000002
【特許請求の範囲】
【請求項１】
撮像装置において、
外部映像に相応する原データ(raw  data)を出力するイメージセンサーと;
前記イメージセンサーから入力される原データを格納するメモリと;
前記メモリに格納された原データに余裕データを付加して出力する出力制御部と;
前記原データ又は前記余裕データが付加された原データに対して、フィルタリング、インターポレーションの少なくともいずれかに相応するイメージ処理を行うイメージ信号プロセッサと；を含む撮像装置。
【請求項２】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の画素データがｋ(自然数)個だけ先行して付加され、最後の画素データがｍ(自然数)個だけ後行して付加されることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の２つの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つの画素データが交互にｍ(自然数)個だけ後行して付加されることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初のラインの画素データがｋ(自然数)個だけ先行して付加され、最後のラインの画素データがｍ(自然数)個だけ後行して付加されることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初の２つのラインの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つのラインの画素データが交互にｍ(自然数)個だけ後行して付加されることを特徴とする請求項１に記載の撮像装置。
【請求項６】
撮像装置に備えられるイメージプロセッサチップにおいて、
イメージセンサーから入力される原データを格納するメモリと;
前記メモリに格納された原データに余裕データを付加して出力する出力制御部と;
前記原データ又は前記余裕データが付加された原データに対して、フィルタリング、インターポレーションの少なくともいずれかに相応するイメージ処理を行うイメージ信号プロセッサと；を含むイメージプロセッサチップ。
【請求項７】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の画素データがｋ(自然数)個だけ先行して付加され、最後の画素データがｍ(自然数)個だけ後行して付加されることを特徴とする請求項６に記載のイメージプロセッサチップ。
【請求項８】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の２つの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つの画素データが交互にｍ(自然数)個だけ後行して付加されることを特徴とする請求項６に記載のイメージプロセッサチップ。
【請求項９】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初のラインの画素データがｋ(自然数)個だけ先行して付加され、最後のラインの画素データがｍ(自然数)個だけ後行して付加されることを特徴とする請求項６に記載のイメージプロセッサチップ。
【請求項１０】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初の２つのラインの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つのラインの画素データが交互にｍ(自然数)個だけ後行して付加されることを特徴とする請求項６に記載のイメージプロセッサチップ。
【請求項１１】
撮像装置に備えられるイメージプロセッサチップにおいて、
イメージセンサーから入力される原データを格納するメモリと;
前記メモリに格納された原データに余裕データを付加して出力する出力制御部と;
前記原データ又は前記余裕データが付加された原データに対して、フィルタリング、インターポレーションの少なくともいずれかに相応するイメージ処理を行うイメージ信号プロセッサと、を含み、
前記出力制御部は、ライン単位で前記原データを前記イメージ処理部に入力する際に、前記原データに先行して第１の余裕データを入力し、前記原データに後行して第２の余裕データを入力することを特徴とするイメージ信号プロセッサチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素データ(pixel  data)の出力に関し、より詳細には、余裕データが付加された画素データの出力方法及び装置に関する。
【背景技術】
【０００２】
近年、小型及び薄型の撮像素子が、携帯電話機やＰＤＡ(Personal  Digital  Assistant)などの小型及び薄型の携帯用端末に搭載されることによって、携帯用端末が撮像装置として機能することができる。使用者は、携帯用端末を用いて、遠隔地に音声情報だけでなく、画像情報も伝送することができる。撮像素子は、携帯電話機やＰＤＡだけでなく、ＭＰ３プレーヤーなどの携帯用端末にも備えられ、多様な装置において外部映像を電子的なデータとして保持できるように具現される。
【０００３】
このような撮像装置には、一般的にＣＣＤ(Charge  Coupled  Device)型イメージセンサーやＣＭＯＳ(Complementary  Metal-Oxide  Semiconductor)型イメージセンサーなどの固体撮像素子が使われている。
【０００４】
図１は、一般的な撮像装置の構成を簡略に示した図であり、図２は、一般的なバイエル(Bayer)モザイクフィルタパターンを示した図である。図１に示されたように、外部映像を電気的なデータに変換して表示部１５０にディスプレイする撮像装置は、イメージセンサー１１０と、イメージ信号プロセッサ(ＩＳＰ、Image  Signal  Processor)１２０と、バックエンドチップ(Back-end  chip)１３０と、ベースバンドチップ(Baseband  Chip)１４０と、表示部１５０と、を含む。その他、撮像装置は、変換された電気的なデータを格納するためのメモリ、アナログ信号をデジタル信号に変換するＡＤ変換機などを更に含むことができる。
【０００５】
イメージセンサー１１０は、バイエルパターン(Bayer  Pattern)を持つセンサーであり、単位画素別にレンズを介して入力された光の量に相応する原データ(raw  data)を出力する。イメージセンサー１１０に露出されたイメージの色相を検出するために、イメージセンサー１１０の画素(pixel)は、カラーフィルターの色相を除いた全ての色相の光波長(light  wavelength)を吸収する各々のカラーフィルターで覆われる(cover)。イメージセンサー１１０からカラー情報を獲得する一般的な方法は、イメージセンサー１１０の画素の上にカラーフィルターアレイ(ＣＦＡ、Color  Filter  Array)を配置するものである。カラーフィルターアレイの最も一般的な形態が、図２に示されたバイエルモザイク(Bayer  Mosaic)フィルターである。バイエルモザイクフィルターは、チェッカーボード形式(checkerboard  like)の構造を持ち、交互するロー(row)の赤色(Ｒ)、緑色(Ｇ)及び青色(Ｂ)、緑色フィルターから構成される。赤色と緑色フィルターは、２つの緑色フィルターが、隣接のローとコラム(column)との間の縁を共有できないように、互いにオフセット(offset)されている。各画素の完全な色相情報を得るためには、周辺画素の色相の強さに基づく補間(interpolation)が要求される。
【０００６】
イメージ信号プロセッサ１２０は、イメージセンサー１１０から入力された電気信号(raw data)をＹＵＶ値に変換し、変換されたＹＵＶ値をバックエンドチップ１３０に入力する。ＹＵＶ方式は、人間の眼が色相よりは明るさに敏感であるという事実に着目した方式であり、色を明るさ(Luminance)のＹ成分と色相(Chrominance)のＵ及びＶ成分とに分ける。Ｙ成分は、誤差に敏感であるので、色相成分のＵとＶより多いビットをコーディングする。典型的なＹ:Ｕ:Ｖの比率は、４:２:２である。
【０００７】
イメージ信号プロセッサ１２０は、変換したＹＵＶ値をＦＩＦＯに順次格納させることによって、バックエンドチップ１３０が該当情報を入力され得るようにする。
【０００８】
バックエンドチップ１３０は、入力されたＹＵＶ値を予め指定されたエンコーディング方法によりＪＰＥＧやＢＭＰに変換してメモリに格納したり、これをデコーディングして、表示部１５０にディスプレイする。バックエンドチップ１３０は、イメージの拡大、縮小、ローテーションなどの機能も行うことができる。もちろん、図１に示されたように、ベースバンドチップ１４０が、バックエンドチップ１３０からデコーディングされたデータを入力され、表示部１５０にディスプレイすることもできる。
【０００９】
ベースバンドチップ１４０は、撮像装置の動作を全般的に制御する機能を行う。例えば、キー入力部(図示せず)を介して使用者から撮像命令が入力されると、ベースバンドチップ１４０は、バックエンドチップ１３０にイメージ生成命令を伝送することによって、バックエンドチップ１３０が入力された外部映像に相応するエンコーディングされたデータを生成するようにすることもできる。
【００１０】
表示部１５０は、バックエンドチップ１３０又はベースバンドチップ１４０の制御により提供されたデコーディングされたデータをディスプレイする。
【００１１】
近年、イメージセンサー１１０の画素数は増加するが、イメージセンサー１１０の大きさは減少するに応じて、撮像され出力される原データが、イメージ処理のための十分の余裕分を持たないようになった。
【００１２】
すなわち、最近のイメージ処理技術は、７x７補間(インターポレーション)を始めとする多様なイメージ処理技術を含むので、原データが処理された後、表示部１５０にイメージが正常に出力されるためには、上下左右に多い量の余裕データが存在しなければならない。これは、実際、処理され表示されるべきデータが壊れないようにするためである。
【００１３】
しかしながら、従来のイメージ処理技術は、余裕データを考慮せず、イメージ処理を行うことによって、表示部１５０に正常なイメージが表示されなく、上下左右の枠部分に額縁状にイメージ壊れ情報が表示されるという問題点があった。これは、補間などのイメージ処理の大きさに比べて、デフォルトに設定された余裕データの大きさが小さいために発生する問題であり得る。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
それで、本発明の目的は、前述した問題点を解決するためのものであり、イメージ処理前に余裕データを付加することで、表示されるべきイメージデータの壊れを抑制できる余裕データが付加された画素データの出力方法及び装置を提供することにある。
【００１５】
また、本発明の他の目的は、イメージセンサーから入力された原データの上下左右の領域に余裕データを付加することで、処理されたイメージの完壁な再生を可能とする余裕データが付加された画素データの出力方法及び装置を提供することにある。
【００１６】
その他の別の本発明の目的は、以下に述べられる実施形態に基づいてより明確になるであろう。
【課題を解決するための手段】
【００１７】
上述した目的を達成するために本発明の一側面によれば、余裕データを付加した原データをイメージ信号プロセッサに入力するイメージプロセッサチップ及び/又は前記イメージプロセッサチップを備えた撮像装置が提供される。
【００１８】
本発明の一実施形態に係る撮像装置は、外部映像に相応する原データを出力するイメージセンサーと;前記イメージセンサーから入力される原データを格納するメモリと;前記メモリに格納された原データに余裕データを付加して出力する出力制御部と;前記原データ又は前記余裕データが付加された原データに対して、フィルタリング、インターポレーションの少なくともいずれかに相応するイメージ処理を行うイメージ信号プロセッサ(Image  Signal  Processor)と；を含むことができる。
【００１９】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の画素データがｋ(自然数)個だけ先行して付加され、最後の画素データがｍ(自然数)個だけ後行して付加されることができる。
【００２０】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の２つの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つの画素データが交互にｍ(自然数)個だけ後行して付加できる。
【００２１】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初のラインの画素データがｋ(自然数)個だけ先行して付加され、最後のラインの画素データがｍ(自然数)個だけ後行して付加できる。
【００２２】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初の２つのラインの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つのラインの画素データが交互にｍ(自然数)個だけ後行して付加できる。
【００２３】
本発明の他の実施形態に係る撮像装置に備えられるイメージプロセッサチップは、イメージセンサーから入力される原データを格納するメモリと;前記メモリに格納された原データに余裕データを付加して出力する出力制御部と;前記原データ又は前記余裕データが付加された原データに対して、フィルタリング、インターポレーションの少なくともいずれかに相応するイメージ処理を行うイメージ信号プロセッサと；を含むことができる。
【００２４】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の画素データがｋ(自然数)個だけ先行して付加され、最後の画素データがｍ(自然数)個だけ後行して付加できる。
【００２５】
前記出力制御部は、ライン単位としたフレームの画素数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、前記ラインの最初の２つの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つの画素データが交互にｍ(自然数)個だけ後行して付加できる。
【００２６】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初のラインの画素データがｋ(自然数)個だけ先行して付加され、最後のラインの画素データがｍ(自然数)個だけ後行して付加できる。
【００２７】
前記出力制御部は、ライン単位としたフレームのライン数分だけの原データを前記イメージ信号プロセッサに入力し、前記原データに付加される前記余裕データは、最初の２つのラインの画素データが交互にｋ(自然数)個だけ先行して付加され、最後の２つのラインの画素データが交互にｍ(自然数)個だけ後行して付加できる。
【００２８】
本発明のもう一つの実施形態に係る撮像装置に備えられるイメージプロセッサチップは、イメージセンサーから入力される原データを格納するメモリと;前記メモリに格納された原データに余裕データを付加して出力する出力制御部と;前記原データ又は前記余裕データが付加された原データに対して、フィルタリング、インターポレーションの少なくともいずれかに相応するイメージ処理を行うイメージ信号プロセッサと；を含むことができる。ここで、前記出力制御部は、ライン単位で前記原データを前記イメージ処理部に入力する際に、前記原データに先行して第１余裕データを入力し、前記原データに後行して第２の余裕データを入力することができる。
【発明の効果】
【００２９】
上述したように、本発明に係る余裕データが付加された画素データの出力方法及び装置は、イメージ処理前に余裕データを付加することで、表示されるべきイメージデータが壊れることを抑制できるという効果がある。
【００３０】
また、本発明は、イメージセンサーから入力された原データの上下左右の領域に余裕データを付加することで、処理されたイメージの完壁な再生を可能とする効果もある。
【発明を実施するための最良の形態】
【００３１】
上述した目的、特徴及び長所は、添付の図面と関係する次の詳細な説明を通してより明確になるであろう。
【００３２】
本発明は、種々の変更を加えることができ、複数の実施形態を持つことができるので、特定の実施形態を図面に例示して、詳細な説明に詳細に説明しようとする。しかしながら、これは、本発明を特定の実施形態に対して限定しようとするものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むものと理解すべきである。本発明を説明するにおいて、関係する公知の技術に関する具体的な説明が本発明の要旨を不明にすると判断される場合、それに関する詳細な説明を省略する。
【００３３】
第１、第２などの用語は、種々の構成要素を説明するのに使用されることができるが、前記構成要素らは、前記用語らにより限定されてはならない。前記用語らは、一つの構成要素を他の構成要素から区別する目的にのみ使用される。例えば、本発明の権利範囲を逸脱しなく、第１の構成要素は、第２の構成要素と名付けることができ、同じく第２の構成要素も第１の構成要素と名付けることができる。及び/又はという用語は、複数の関係する記載された項目の組み合わせ、あるいは、複数の関係する記載された項目のいずれかの項目を含む。
【００３４】
ある構成要素が他の構成要素に“連結されて”いるとか、“接続されて”いると言及された場合は、その他の構成要素に直接連結されているか、あるいは、接続されていることもできるが、中間に他の構成要素が存在することもできると理解すべきである。一方、ある構成要素が他の構成要素に“直接連結されて”いるとか、“直接接続されて”いると言及された場合は、中間に他の構成要素が存在しないと理解すべきである。
【００３５】
本願で使用した用語は、単に特定の実施形態を説明するために使用されたものであり、本発明を限定しようとする意図ではない。単数の表現は、文脈上明白に意味が違わない限り、複数の表現を含む。本願において、“含む”又は“有する”などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、又は、これらを組み合わせたものが存在することを指定しようとするものであり、１つ又はその以上の他の特徴や数字、段階、動作、構成要素、部品、又は、これらを組み合わせたものの存在又は付加可能性を予め排除するものではないと理解すべきである。
【００３６】
違う意味として定義されない限り、技術的あるいは科学的な用語を含めて、ここで使用される全ての用語は、本発明が属する技術分野において通常の知識を有する者により一般的に理解されるものと同じ意味を持っている。一般的に使用される事前に定義されているものと同じ用語は、関連技術の文脈上持つ意味と一致する意味を持つものと解釈されるべきであり、本願において明白に定義しない限り、理想的あるいは過度に形式的な意味として解析されない。
【００３７】
以下、添付の図面を参照して、本発明に係る実施形態を詳細に説明し、図面符号に関係なく、同一か対応する構成要素には同じ参照番号を付し、これに対する重複する説明は省略することにする。
【００３８】
図３は、本発明の望ましい一実施形態に係るイメージ処理部の構成を簡略に示した図であり、図４は、本発明の望ましい一実施形態に係るイメージセンサーから入力される水平方向の入力信号の波形を例示した図であり、図５及び図６は、本発明の望ましい一実施形態に係るイメージ信号プロセッサに入力される水平方向の入力の波形を各々例示した図である。図７は、本発明の望ましい一実施形態に係るイメージセンサーから入力される垂直方向の入力信号の波形を例示した図であり、図８及び図９は、本発明の望ましい一実施形態に係るイメージ信号プロセッサに入力される垂直方向の入力の波形を各々例示した図である。
【００３９】
図４に示されたように、本発明に係るイメージ処理部３１０は、イメージ信号プロセッサ１２０と、メモリ３２０と、出力制御部３３０と、を含む。イメージ処理部３１０は、一つのチップから形成されることができる。
【００４０】
イメージ信号プロセッサ１２０は、イメージセンサー１１０から入力されメモリ３２０に格納された原データを入力されて処理し、処理されたイメージデータをバックエンドチップ１３０などに伝達する。イメージ信号プロセッサ１２０は、例えば、イメージセンサー１１０から入力された原データをＹＵＶデータに変換して出力できる。
【００４１】
また、イメージ信号プロセッサ１２０が、エンコーディング部(例えば、ＪＰＥＧエンコーダ)を更に含む場合、イメージ信号プロセッサ１２０は、ＪＰＥＧエンコーディングされたデータを、バックエンドチップ１３０に出力することもできる。
【００４２】
メモリ３２０は、イメージセンサー１１０から入力される原データを蓄積する。メモリ３２０は、ｎ(自然数、例えば、１乃至１フレームのライン数のうちの任意の数)個のラインメモリから構成されることができる。例えば、２個のラインメモリを含む場合、特定のフレームの奇数ラインの原データは、第１のラインメモリに順次蓄積され、偶数ラインの原データは、第２のラインメモリに順次蓄積されることができる。この場合、新たなラインに対する原データは、既存に格納されたデータをオーバーライト(上書き)するよう記録されることができる。但し、新たな原データにオーバーライトされる前に、既に記録された原データは、出力制御部３３０により読み出されてイメージ信号プロセッサ１２０に入力される。
【００４３】
図４には、イメージセンサー１１０から入力される原データの水平方向の入力信号の波形が示されており、図７には、イメージセンサー１１０から入力される原データの垂直方向の入力信号の波形が示されている。図４に示されたＰ_ＣＬＫは、クロック信号を表し、Ｈ_ＲＥＦは、有効水平ライン信号を表し、ＤＡＴＡは、原データの出力状態を表す。Ｐ_ＣＬＫの一周期毎に一つの画素に対する原データが入力され、Ｈ_ＲＥＦが、ハイ状態(これは、具現方法によって、ロー状態であってもよい)である間、フレームの１ラインに該当する画素数の原データが入力される。入力された原データは、例えば、Ａ、Ｂ、Ｃ、Ｅ、Ｆである場合を仮定する。
【００４４】
図７に示されたＨ_ＲＥＦは、有効水平ライン信号を表し、Ｖ_ＳＹＮＣは、有効垂直ライン信号を表し、ＤＡＴＡ(line)は、各ライン単位の原データの出力状態を表す。Ｈ_ＲＥＦの一周期毎に(または、Ｈ_ＲＥＦ信号がハイ状態である区間毎に)一つのラインに対する原データが入力され、Ｖ_ＳＹＮＣが、ロー状態(これは、具現方法によって、ハイ状態であってもよい)である間、フレームのライン数に該当する原データが入力される。入力された原データの各ラインは、例えば、１、２、３、４、５である場合を仮定する。
【００４５】
出力制御部３３０は、メモリ３２０に記録された原データを、各ライン単位又は各画素単位で読み出して、余裕データが付加した形態でイメージ信号プロセッサ１２０に入力する。出力制御部３３０は、イメージ信号プロセッサ１２０に含まれることもできる。
【００４６】
図５に例示されるように、出力制御部３３０が、一ラインに該当する原データをイメージ信号プロセッサ１２０に入力するに際して、最初の画素データをｋ(自然数)個だけ先行して付加し、最後の画素データをｍ(自然数)個だけ後行して付加することができる。ここで、ｋとｍは、同一又は異なる値であってもよく、予め設定されたり、使用者により指定されることができる。したがって、イメージセンサー１１０から入力された原データがＡ、Ｂ、Ｃ、Ｅ、Ｆである場合、ｋとｍが、各々３に設定されたとすると、出力制御部３３０は、例えば、Ａ、Ａ、Ａ、Ａ、Ｂ、Ｃ、Ｅ、Ｆ、Ｆ、Ｆ、Ｆを、順次、イメージ信号プロセッサ１２０に入力することができる。
【００４７】
又は、図６に例示されるように、出力制御部３３０が、１ラインに該当する原データをイメージ信号プロセッサ１２０に入力するに際して、最初の画素データと２番目の画素データとを交互にｋ(自然数)個だけ先行して付加し、最後の２個の画素データを交互にｍ(自然数)個だけ後行して付加することができる。ここで、ｋとｍは、同一又は異なる値であってもよく、予め設定されたり、使用者により指定されることができる。したがって、イメージセンサー１１０から入力された原データがＡ、Ｂ、Ｃ、Ｅ、Ｆである場合、ｋとｍが、各々３に設定されたとすると、出力制御部３３０は、例えば、Ｂ、Ａ、Ｂ、Ａ、Ｂ、Ｃ、Ｅ、Ｆ、Ｅ、Ｆ、Ｅを、順次、イメージ信号プロセッサ１２０に入力することができる。
【００４８】
上述した２つの類型の水平方向の入力信号の出力形態は、イメージ信号プロセッサ１２０が処理可能な入力信号の類型によって決定されることができる。例えば、バイエルパターンの原データを処理するイメージ信号プロセッサ１２０である場合、２番目の類型が好適であり得る。もちろん、以外のデータの出力方法が追加に考慮され得るのは、自明なものである。
【００４９】
また、図８に例示されるように、出力制御部３３０が、１フレームのライン数分だけの原データをイメージ信号プロセッサ１２０に入力するに際して、最初のラインの画素データをｐ(自然数)個だけ先行して付加し、最後のラインの画素データをｑ(自然数)個だけ後行して付加することができる。ここで、ｐとｑは、同一又は異なる値であってもよく、予め設定されたり、使用者により指定されることができる。したがって、イメージセンサー１１０から入力された各ラインの原データを、１、２、３、４、５と仮定する場合、ｐとｑが、各々３に設定されたとすると、出力制御部３３０は、例えば１、１、１、１、２、３、４、５、５、５、５を、順次イメージ信号プロセッサ１２０に入力することができる。
【００５０】
又は、図９に例示されるように、出力制御部３３０、１フレームのライン数分だけの原データをイメージ信号プロセッサ１２０に入力するに際して、最初の２ラインの画素データを交互にｐ(自然数)個だけ先行して付加し、最後の２ラインの画素データをｑ(自然数)個だけ後行して付加することができる。ここで、ｐとｑは、同一又は異なる値であってもよく、予め設定されたり、使用者により指定されることができる。したがって、イメージセンサー１１０から入力された各ラインの原データを、１、２、３、４、５と仮定する場合、ｐとｑが、各々３に設定されたとすると、出力制御部３３０は、例えば２、１、２、１、２、３、４、５、４、５、４を、順次、イメージ信号プロセッサ１２０に入力することができる。
【００５１】
上述した２つの類型の垂直方向の入力信号の出力形態は、イメージ信号プロセッサ１２０が処理可能な入力信号の類型によって決定されることができる。例えば、バイエルパターンの原データを処理するイメージ信号プロセッサ１２０である場合、２番目の類型が好適であり得る。もちろん、以外のデータ出力方法が追加に考慮され得るのは、自明なものである。
【００５２】
上述した各実施形態において、先行してｋまたはｐ個だけ付加され、後行してｍまたはｑ個だけ付加された原データまたは原データらは、余裕データとして用いられ、表示部１５０に表示されるべきデータを処理するに際して、必要なデータが不適切に除去され、イメージが歪むことを防止する。ここで、ｋ、ｍ、ｐ及びｑは、一致することもできる。
【００５３】
したがって、一つのフレームの大きさが、a×bとすると、イメージ信号プロセッサ１２０に入力される原データは、(ａ+ｋ+ｍ)×(ｂ+ｐ+ｑ)の大きさになる。
【００５４】
このように、余裕データを原データの上下左右に重複的、あるいは、交番的に付加することで、処理されたイメージが、正常に表示部１５０を介してディスプレイされることができる。
【００５５】
図面と発明の詳細な説明は、単に本発明の例示的なものであり、これは、単に本発明を説明するための目的で使用されたものであって、意味限定や特許請求範囲上に記載された本発明の範囲を制限するために使用されたものではない。したがって、本技術分野の通常の知識を有する者ならば、これらから種々の変形及び均等な他の実施形態が可能であることを理解するはずである。よって、本発明の真の技術的保護範囲は、本願の特許請求範囲の技術的思想により定められるべきである。
【図面の簡単な説明】
【００５６】
【図１】一般的な撮像装置の構成を簡略に示した図である。
【図２】一般的なバイエルモザイクフィルタパターンを示した図である。
【図３】本発明の望ましい一実施形態に係るイメージ処理部の構成を簡略に示した図である。
【図４】本発明の望ましい一実施形態に係るイメージセンサーから入力される水平方向の入力信号の波形を例示した図である。
【図５】本発明の望ましい一実施形態に係るイメージ信号プロセッサに入力される水平方向の入力の波形を例示した図である。
【図６】本発明の望ましい一実施形態に係るイメージ信号プロセッサに入力される水平方向の入力の波形を例示した図である。
【図７】本発明の望ましい一実施形態に係るイメージセンサーから入力される垂直方向の入力信号の波形を例示した図である。
【図８】本発明の望ましい一実施形態に係るイメージ信号プロセッサに入力される垂直方向の入力の波形を例示した図である。
【図９】本発明の望ましい一実施形態に係るイメージ信号プロセッサに入力される垂直方向の入力の波形を例示した図である。
【符号の説明】
【００５７】
１１０  イメージセンサー
１２０  イメージ信号プロセッサ
３１０  イメージ処理部
３２０  メモリ
３３０  出力制御部
【図１】
2009517765.tif 000003
【図２】
2009517765.tif 000004
【図３】
2009517765.tif 000005
【図４】
2009517765.tif 000006
【図５】
2009517765.tif 000007
【図６】
2009517765.tif 000008
【図７】
2009517765.tif 000009
【図８】
2009517765.tif 000010
【図９】
2009517765.tif 000011
【国際調査報告】
2009517765.tif 000012
2009517765.tif 000013