(57)【要約】【課題】環境に優しく、低価格であり、強誘電特性に優れ、効率よく使用できる強誘電体半導体装置のための有機物を提供する。【解決手段】強誘電体有機物がβ相の結晶構造を有することを特徴とし、好ましくは強誘電体有機物がポリフッ化ビニリデン（ＰＶＤＦ）であり、さらに好ましくはＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、ＰＶＤＦ三元共重合体、奇数ナイロン、シアノ重合体、これらの重合体、及びこれらの共重合体のうちの一つである。ＰＶＤＦの場合はα、β、γ、δの４種類の結晶構造のうちβ相に固定すると良好なヒステリシス極性特性を有し、強誘電体半導体装置の強誘電体層として好適である。【選択図】図５
2009510761.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造に使われる強誘電性物質において、
強誘電性有機物がβ相の結晶構造を有することを特徴とする強誘電体半導体装置のための有機物。
【請求項２】
前記強誘電性有機物がポリフッ化ビニリデン（ＰＶＤＦ）であることを特徴とする請求項１に記載の強誘電体半導体装置のための有機物。
【請求項３】
前記強誘電性有機物がＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、ＰＶＤＦ三元共重合体、奇数ナイロン、シアノ重合体（ｃｙａｎｏ−ｐｏｌｙｍｅｒ）、これらの重合体、及びこれらのや共重合体からなる群から選ばれた一つであることを特徴とする請求項１に記載の強誘電体半導体装置のための有機物。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は強誘電体半導体装置に係り、特に強誘電体半導体装置の誘電体として効果的に使用できる強誘電体半導体装置のための有機物に関する。
【背景技術】
【０００２】
現在、パソコンを初めとして殆どの電子装置においては、メモリ装置が必須のものとして使われてきている。これらメモリ装置はＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌｌｙ  ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＲＯＭ（ｆｌａｓｈ  ＲＯＭ）などのＲＯＭと、ＳＲＡＭ（ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ＤＲＡＭ（ｄｙｎａｍｉｃ  ＲＡＭ）、ＦＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ）などのＲＡＭとに大別される。これらメモリ装置は、通常シリコンなどの半導体ウェーハ上にキャパシタとトランジスタを形成して作られる。
【０００３】
従来のメモリ装置では、主にメモリセルの集積度を高める方策が研究されてきた。しかし、最近は別段の電源供給がなくても貯蔵されているデータを保持できる不揮発性メモリに対する関心が高まるに伴って、そのようなメモリ装置のために強誘電性物質を用いる方策に対して多くの研究が行われてきている。
【０００４】
現在、メモリ装置に用いられる強誘電性物質としては、ＰＺＴ（ｌｅａｄ  ｚｉｒｃｏｎａｔｅ  ｔｉｔａｎａｔｅ）、ＳＢＴ（ｓｔｒｏｎｔｉｕｍ  ｂｉｓｍｕｔｈ  ｔａｎｔａｌｉｔｅ）、ＢＬＴ（ｌａｎｔｈａｎｕｍ−ｓｕｂｓｔｉｔｕｔｅｄ  ｂｉｓｍｕｔｈ  ｔｉｔａｎａｔｅ）などの無機化合物が主に用いられている。しかし、このような無機物強誘電体の場合は、まずその値段が高価であり、経時的に分極特性が劣化する場合があり、その薄膜形成に高温処理が必要であり、使用にあたって様々な高価な装備を必要とする、という短所がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は前述した事情に鑑みてなされたもので、環境に優しく、低価格であり、強誘電特性に優れた半導体装置のための有機物を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前述した目的を実現するための本発明に係る半導体装置のための有機物は、半導体装置の製造に使われる強誘電性物質において、強誘電性有機物がβ相の結晶構造を有することを特徴とする。
【０００７】
また、前記強誘電性有機物がポリフッ化ビニリデン（ＰＶＤＦ）であることを特徴とする。
【０００８】
そして、前記強誘電性有機物がＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、ＰＶＤＦ三元共重合体、奇数ナイロン、シアノ重合体（ｃｙａｎｏ−ｐｏｌｙｍｅｒ）、これらの重合体、及びこれらの共重合体からなる群から選ばれた一つであることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、製造が容易であり、低価格であり、強誘電特性に優れた半導体装置用有機物を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、好ましい実施形態を添付した図面を参照して、本発明をさらに詳しく説明する。
しかしながら、本発明は異なった形態でも具現化できるものであり、ここに掲げる実施例に限定されると解釈すべきではなく、これらの実施例はむしろ本開示を徹底的かつ完全にし、本発明のスコープを当業者に十分伝えるために提供される。
【００１１】
まず、本発明の基本概念を説明する。
【００１２】
現在、強誘電特性を有する有機物として多様な種類のものが知られている。代表的な有機物として、ポリフッ化ビニリデン（ＰＶＤＦ）や、このＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、またはＰＶＤＦ三元共重合体が挙げられ、その他、奇数ナイロン、シアノ重合体、及びこれらの重合体または共重合体が挙げられる。前述した強誘電性有機物中では、ＰＶＤＦと、その重合体、共重合体、及び三元共重合体が有機物半導体の材料として多く研究されている。
一般に、強誘電性有機物をメモリ装置の材料として使用するためには、該当有機物が印加電圧に対してヒステリシスのある分極特性を備えるべきである。しかし、前述したＰＶＤＦの場合は図１に示したように印加電圧に従ってその容量キャパシタンスが増加する特性を示し、メモリ装置への使用に適する、ヒステリシスのある特性を有しない。
【００１３】
本発明者の研究によれば、ＰＶＤＦの場合はα、β、γ、δの４種類の結晶構造を有しているが、この際β相の結晶構造で良好なヒステリシスのある分極特性を有することが確認された。この際、ＰＶＤＦをβ相で結晶化するためには、ＰＶＤＦを半導体基板上に蒸着した後、（β相への）相転移が起こる温度で、例えば６０〜７０℃、望ましくは約６５℃で、または、ＰＶＤＦがβ相を示す温度で、ＰＶＤＦを急速冷却する。
図２は本発明によって生成されたＰＶＤＦ薄膜の、印加電圧に対する分極特性を示したグラフであって、これはシリコン基板上にβ相を有するＰＶＤＦ薄膜を形成し、ＰＶＤＦ薄膜上に上部電極を形成した後、シリコン基板と上部電極との間に所定の電圧を印加して測定した結果である。特に、図２（ａ）はＰＶＤＦ薄膜の厚さを約１０ｎｍに、図２（ｂ）はＰＶＤＦ薄膜の厚さを約６０ｎｍに形成した場合を示したもので、これら薄膜は例えば３、０００ｒｐｍ以下のスピンコーティング法と１２０℃以上のアニーリング処理を通じて所定厚さのＰＶＤＦ薄膜を形成した後、ホットプレート（ｈｏｔ  ｐｌａｔｅ）上でＰＶＤＦ薄膜の温度を単調に減少させてから、最終的に温度が例えば６５℃に到達すると、ＰＶＤＦ薄膜を急速に冷却させる方法を通じて形成した。
【００１４】
図２から分かるように、本発明によって生成されたＰＶＤＦ薄膜は、印加電圧が上昇する際に約０〜１Ｖの間でその容量値が減少し、印加電圧が減少する際に約０〜−１Ｖの間でその容量値が上昇する、という良好なヒステリシス特性を有する。
また、図３は前述したように生成されたＰＶＤＦ薄膜の容量値が経時的に変わる程度を測定したグラフであって、図３（ａ）及び図３（ｂ）はそれぞれ図２（ａ）及び図２（ｂ）に対応するものである。
図３から分かるように、本発明によって生成されたＰＶＤＦ薄膜は、経時的にその容量値が変動せず所定時間以上一定に維持されることが確認された。
従って、図２及び図３から確認されたように、本発明に係るＰＶＤＦ薄膜は次のような特徴を有する。
【００１５】
第１に、本発明に係るＰＶＤＦ薄膜は０Ｖで所定以上の容量値を示す。これは外部から電圧が印加されない０ＶにおいてもＰＶＤＦ薄膜の分極値が変わらず維持されることを意味する。すなわち、本発明に係るＰＶＤＦ薄膜は不揮発性メモリの部材として有用に使用できる。
第２に、本発明に係るＰＶＤＦ薄膜は１Ｖ以下の範囲内においてもメモリ特性を示す。すなわち、極めて低い低電圧でデータ記録及び削除が可能になる。従って、本発明に係るＰＶＤＦ薄膜は低電圧で動作するメモリ装置を具現する際有用に使用可能である。
【００１６】
第３に、本発明に係るＰＶＤＦ薄膜は経時的にその容量値が変動せず一定に維持される特性を有する。すなわち、本発明に係るＰＶＤＦ薄膜は一度記録されたデータ値を一定時間以上保持する優れたデータ保持特性を有する。
【００１７】
図４は本発明の好ましい実施形態に係る強誘電性有機物を用いて製造したメモリ装置の一例を示した構造図である。
【００１８】
図４において基板１０上にメモリセル２０が形成される。ここで、基板１０は一般のシリコンや金属などの導電性物質よりなる。また、前記基板１０としては、パリレン（ｐａｒｙｌｅｎｅ）などのコーティング材が塗布された紙、または柔軟性を有するプラスチック、などの有機物で構成されうる。この際、利用可能な有機物としては、ポリイミド（ｐｏｌｙｉｍｉｄｅ、ＰＩ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ、ＰＣ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ、ＰＥＳ）、ポリエーテルエーテルケトン（ｐｏｌｙｅｔｈｅｒｅｔｈｅｒｋｅｔｏｎｅ、ＰＥＥＫ）、ポリブチレンテレフタレート（ｐｏｌｙｂｕｔｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＢＴ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）、ポリ塩化ビニル（ｐｏｌｙｖｉｎｙｌｃｈｌｏｒｉｄｅ、ＰＶＣ）、ポリエチレン（ｐｏｌｙｅｔｈｙｌｅｎｅ、ＰＥ）、エチレン共重合体（ｅｔｈｙｌｅｎｅ  ｃｏｐｏｌｙｍｅｒ）、ポリプロピレン（ｐｏｌｙｐｒｏｐｙｌｅｎｅ、ＰＰ）、プロピレン共重合体（ｐｒｏｐｙｌｅｎｅ  ｃｏｐｏｌｙｍｅｒ、ポリ（４−メチル−１−ペンテン）（ｐｏｌｙ（４−ｍｅｔｈｙｌ−１−ｐｅｎｔｅｎｅ）、ＴＰＸ）、ポリアリーレート（ｐｏｌｙａｒｙｌａｔｅ、ＰＡＲ）、ポリアセタール（ｐｏｌｙａｃｅｔａｌ、ＰＯＭ）、ポリフェニレンオキシド（ｐｏｌｙｐｈｅｎｙｌｅｎｅｏｘｉｄｅ、ＰＰＯ）、ポリスルホン（ｐｏｌｙｓｕｌｆｏｎｅ、ＰＳＦ）、ポリフェニレンサルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ、ＰＰＳ）、ポリ塩化ビニリデン（ｐｏｌｙｖｉｎｙｌｉｄｅｎｃｈｌｏｒｉｄｅ、ＰＶＤＣ）、ポリ酢酸ビニル（ｐｏｌｙｖｉｎｙｌａｃｅｔａｔｅ、ＰＶＡＣ）、ポリビニルアルコール（ｐｏｌｙｖｉｎｙｌａｌｃｏｈｏｌ、ＰＶＡ）、ポリビニルアセタール（ｐｏｌｙｖｉｎｙｌａｃｅｔａｌ、ＰＶＡＬ）、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ、ＰＳ）、ＡＳ樹脂、ＡＢＳ樹脂、ポリメチルメタクリレート（ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ、ＰＭＭＡ）、フッ素樹脂（ｆｌｕｏｒｏｃａｒｂｏｎ  ｒｅｓｉｎ）、フェノールホルムアルデヒド（ｐｈｅｎｏｌ−ｆｏｒｍａｌｄｅｈｙｄｅ、ＰＦ）樹脂、メラミンホルムアルデヒド（ｍｅｌａｍｉｎｅ−ｆｏｒｍａｌｄｅｈｙｄｅ、ＭＦ）樹脂、ウレアホルムアルデヒド（ｕｒｅａ−ｆｏｒｍａｌｄｅｈｙｄｅ、ＵＦ）樹脂、不飽和ポリエステル（ｕｎｓａｔｕｒａｔｅｄ  ｐｏｌｙｅｓｔｅｒ、ＵＰ）樹脂、エポキシ（ｅｐｏｘｙ、ＥＰ）樹脂、ジアリルフタレート（ｄｉａｌｌｙｌｐｈｔｈａｌａｔｅ、ＤＡＰ）樹脂、ポリウレタン（ｐｏｌｙｕｒｅｔｈａｎｅ、ＰＵＲ）、ポリアミド（ｐｏｌｙａｍｉｄｅ、ＰＡ）、シリコン（ｓｉｌｉｃｏｎ、ＳＩ）樹脂、またはこれらの混合物及び化合物を利用することができる。
【００１９】
前記基板１０上に周知の方法を通じて下部電極としてのゲート電極２１が形成される。その際、ゲート電極２１は、金、銀、アルミニウム、プラチナ、インジウム錫酸化物（ＩＴＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または、その他の伝導性金属酸化物、及びこれらの合金及び化合物、または、伝導性重合体、例えばポリアニリン（ｐｏｌｙａｎｉｌｅｎｅ）、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホネート（ｐｏｌｙ（３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）／ｐｏｌｙｓｔｙｒｅｎｅｓｕｌｐｈｏｎａｔｅ、ＰＥＤＯＴ：ＰＳＳ）などを基材とする、混合物、化合物、または多層化合物から作られる。
【００２０】
次いで、ゲート電極２１上に、例えばＰＶＤＦを含む強誘電体層２２を形成する。この際、強誘電体層２２はスピンコーティング法、真空蒸着層、スクリーンプリンティング法、ジェットプリンティング法またはＬＢ（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ）法などを通じて形成することが可能である。
【００２１】
特に、強誘電体層２２を形成した後にはホットプレート上に基板１０を載置して基板１０の温度が所定温度以上に上昇するように熱を加える。この際、ホットプレートの温度は強誘電体層２２の結晶構造がβ相をなす温度以上になるように設定される。
【００２２】
次いで、ホットプレートを制御して基板１０の温度を単調に減少させ、基板１０の温度、さらに正確には強誘電体層２２の温度が例えば６０〜７０℃、望ましくは６５℃、即ち、強誘電体がβ相をなす温度に到達すると、基板１０の温度を急速に冷却させることによって強誘電体層２２の結晶構造がβ相に固定される。
【００２３】
その後、強誘電体層２２上に上部電極としてドレイン電極２４及びソース電極２５を形成してメモリ装置を構成する。
その際、前記ドレイン電極２４及びソース電極２５は金、銀、アルミニウム、プラチナ、インジウム錫酸化物（ＩＴＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、または、その他の伝導性金属酸化物、及びこれらの合金及び化合物、または、伝導性重合体、例えばポリアニリン、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ：ＰＳＳ）などを基材とする混合物、化合物、または多層化合物から形成できる。
【００２４】
上記実施形態では基板１０のゲート電極２１上に強誘電体層２２、すなわちＰＶＤＦ層を形成した後、このＰＶＤＦ層がβ相を示す温度で基板１０を急速に冷却させる方法でＰＶＤＦ層の結晶構造をβ相に決定する。
【００２５】
ところが、このような方法でメモリ装置を製造する場合、強誘電体層２２を生成した後、その上に再びドレイン電極２４及びソース電極２５を形成する際に、基板１０に加わる熱によって強誘電体層２２の結晶構造が変化する恐れがある。
従って、強誘電体層２２を形成してから直ちに強誘電体層２２の結晶構造を設定せず、ドレイン電極２４及びソース電極２５を形成して全てのメモリ製造工程を完了した後に強誘電体層２２の結晶構造を設定する方法が望ましい。すなわち、ドレイン電極２４及びソース電極２５を形成した後の構造体を強誘電体層２２がβ相を示す温度以上に加熱してからβ相を示す温度に単調に減少させるか、または上記構造体を強誘電体層２２がβ相を示す温度に加熱した後に上記構造体を急速に冷却させる方法を通じて強誘電体層２２の結晶構造を設定する方法が望ましい。
【００２６】
また、図５は本発明の他の実施形態に係る強誘電性有機物を用いて具現したメモリ装置の他の構造体を示す断面図である。
図５においてシリコン基板５１の所定領域にはソース領域５２及びドレイン領域５３が形成され、このソース領域５２及びドレイン領域５３の間のチャネル領域５４の上には強誘電体薄膜または強誘電体層６０が形成される。ここで、強誘電体層６０としては、前述したようにβ相を有する強誘電性有機物が使われる。この際、強誘電性有機物としてはポリフッ化ビニリデン（ＰＶＤＦ）、ＰＶＤＦを含む重合体、ＰＶＤＦ共重合体、ＰＶＤＦ三元共重合体が用いられ、その他、奇数ナイロン、シアノ重合体、これらの重合体及び共重合体が利用可能である。そして、ソース領域５２及びドレイン領域５３と強誘電体層６０の上側にはそれぞれ金属材質または導電性有機物よりなるソース電極５６、ドレイン電極５７、及びゲート電極５８が形成される。
【００２７】
図５に示した構造においては、一般のＭＦＩＳ（金属―強誘電体―絶縁物―半導体、Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造とは違って、バッファ層として使われる絶縁物層が除去される。従って、強誘電体層６０と各種電極５６、５７、５８だけを含む強誘電体メモリ装置の構造は、一般のトランジスタの構造のように極めて簡単になる。
【００２８】
以上、本発明に係る好ましい実施形態について説明してきたが、前述した実施形態は本発明の一つの望ましい実施形態に過ぎず、本発明は、その基本的な概念及び思想を逸脱しない範囲内で多様に変形して実施することができる。
【図面の簡単な説明】
【００２９】
【図１】一般の有機物の電圧−容量特性を示したグラフである。
【図２】本発明が適用された強誘電性有機物の電圧−容量特性を示した特性グラフである。
【図３】本発明が適用された強誘電性有機物の電圧−容量特性を示した特性グラフである。
【図４】本発明に係る強誘電性有機物を採用したメモリ装置の構造の一例を示した構造図である。
【図５】本発明に係る強誘電性有機物を採用したメモリ装置の構造の他の例を示した構造図である。
【符号の説明】
【００３０】
１０    基板
２０    メモリセル
２１    ゲート電極
２２    強誘電体層
２４    ドレイン電極
２５    ソース電極
５１    シリコン基板
５２    ソース領域
５３    ドレイン領域
５４    チャネル領域
５６    ソース電極
５７    ドレイン電極
５８    ゲート電極
６０    強誘電体薄膜（強誘電体層）
【図１】
2009510761.tif 000003
【図２】
2009510761.tif 000004
【図３】
2009510761.tif 000005
【図４】
2009510761.tif 000006
【図５】
2009510761.tif 000007
【国際調査報告】
2009510761.tif 000008
2009510761.tif 000009