(57)【要約】  本発明は、同相信号および直角位相信号がアナログ・ドメインで処理されて、ポーラ変調信号の位相成分の導関数に対応するアナログ信号が生成される、前記ポーラ変調の装置および方法に関する。このアナログ信号は、被制御発振器（４０）の制御入力に入力される。一例として、この処理は、アナログ・ドメインにおける微分乗算アルゴリズムに基づくことが可能である。それによって、位相信号およびエンベロープ信号がアナログ・ドメインで生成され、高精度のポーラ変調出力信号を取得するために、ポーラ信号の処理に起因する帯域幅の拡大およびそれに対応するエイリアシングを防ぐことが可能である。
2009513053.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の位相成分が被制御発振器の同調に用いられ、前記入力信号の振幅成分が出力増幅器の変調に用いられるポーラ変調装置であって、
前記入力信号の同相成分および直角位相成分を受け取り、前記位相成分の導関数に対応するアナログ信号を生成する周波数変調器と、
前記制御発振器の制御入力に前記アナログ信号を入力する入力手段と、を備える装置。
【請求項２】
前記周波数変調器は、前記同相成分および前記直角位相成分を微分する微分手段と、前記微分された同相成分に前記直角位相成分を乗じ、前記微分された直角位相成分に前記同相成分を乗じる乗算手段と、を備える、請求項１に記載の装置。
【請求項３】
前記周波数変調器は、前記乗算手段の出力信号同士を減算する減算器を備える、請求項２に記載の装置。
【請求項４】
前記微分手段および前記乗算手段はアナログ回路である、請求項２または３に記載の装置。
【請求項５】
前記微分手段はＲＣネットワークを備える、請求項２から４のいずれか一項に記載の装置。
【請求項６】
前記制御発振器は、位相ロック・ループに含まれ、前記制御発振器は、前記位相ロック・ループの位相検出器で生成されたＰＬＬ制御信号を受け取る、前記請求項のいずれか一項に記載の装置。
【請求項７】
前記位相ロック・ループは、前記位相制御されたループ制御信号を前記アナログ信号に加算する加算器を備える、請求項６に記載の装置。
【請求項８】
前記位相ロック・ループ構成がロックしていない状態にあるときに、前記位相検出器に前記アナログ信号を一時的に供給する供給手段をさらに備える、請求項６または７に記載の装置。
【請求項９】
前記アナログ信号は、前記制御可能発振器の制御可能キャパシタに加えられる、前記請求項のいずれか一項に記載の装置。
【請求項１０】
前記同相成分および前記直角位相成分を受け取り、前記振幅成分に対応するエンベロープ信号を生成する二乗手段をさらに備える、前記請求項のいずれか一項に記載の装置。
【請求項１１】
前記二乗手段は非線形素子を含む、請求項１０に記載の装置。
【請求項１２】
前記周波数変調器と前記入力手段との間に交流結合を与える結合手段をさらに備える、前記請求項のいずれか一項に記載の装置。
【請求項１３】
前記アナログ信号の振幅に前記振幅成分の逆数の二乗を乗じる振幅処理手段をさらに備える、前記請求項のいずれか一項に記載の装置。
【請求項１４】
前記被制御発振器および前記出力増幅器は、統合されて、電力発振器を形成する、前記請求項のいずれか一項に記載の装置。
【請求項１５】
ポーラ変調信号を生成する方法であって、
同相信号および直角位相信号を提供するステップと、
前記同相信号および直角位相信号をアナログ・ドメインで処理して、前記ポーラ変調信号の位相成分の導関数に対応するアナログ信号を生成するステップと、
前記アナログ信号を被制御発振器の制御入力に入力するステップと、を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同相信号および直角位相信号がアナログ・ドメインで処理されて、ポーラ変調信号の位相成分の導関数に対応するアナログ信号が生成される、前記ポーラ変調装置および方法に関する。
【背景技術】
【０００２】
現在の電力増幅器（ＰＡ）の設計では、直線性および電力効率が重要な要件である。実際、ＰＡの設計空間は、エラー・ベクトル・マグニチュード（ＥＶＭ）で表されることが可能な、直線性および効率の要件に作用するいくつかのパラメータ（圧縮点、出力電力、利用可能な利得または精度など）からなる。これらのパラメータのいくつかの間にはトレードオフが存在し、それらのすべてを同時に最適化できるわけではないため、最適設計の増幅器を見つけるのは非常に困難である。たとえば、効率要件と直線性要件は、相反する２つの要件である。原理上は、高電力レベルの直線性を高めると、電力効率が低下し、他方、低電力レベルの効率を上げると、直線性が悪化する。上述の問題は、振幅位相変調（たとえば、直交振幅変調（ＱＡＭ））を有する無線通信システムの場合にはさらに要求が厳しくなる。特に、直交周波数分割多重（ＯＦＤＭ）を変調方式として用いる無線通信システムでは、ＯＦＤＭ信号が高いピーク対平均比（たとえば、１０ｄＢ）を有し、これがＰＡ設計に新たなパラメータを課すために、上述の問題はさらに悪化する。ピーク対平均比がそのように高いために、これらのＯＦＤＭ通信システムのＰＡには、Ａ級およびＡＢ級の駆動方式が必要である。しかしながら、Ａ級およびＡＢ級を用いると、ＰＡの効率が大幅に低下する。
【０００３】
一例として、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）のＰＡは、出力として１９〜２１ｄＢｍのオーダーの電力レベルを提供する必要があり、かつ、電力付加効率（ＰＡＥ）が２０パーセント以上というＥＶＭ要件を満たさなければならない。
【０００４】
上述の効率要件を解決するために、システム設計を容易にするポーラ変調技術が開発されている。ポーラ変調器は、典型的には、交換モードで動作する非線形電力増幅器において連係する、搬送波の振幅信号および位相信号を、別々に処理することが可能である。直線動作要件を排除すると、電力増幅器の効率を各変調規格ごとに最大化することが可能になる。ポーラ変調方式を用いた場合は、デジタル・スイッチングによるマルチモード動作を達成することが可能である。ＰＡを駆動する電圧制御発振器（ＶＣＯ）の同調には位相情報が用いられ、その一方で、要求される規格に応じて、振幅情報がＰＡを変調する。結果として、ポーラ変調を用いた場合は、複素ベースバンド信号が位相成分と振幅成分とに分解され、それらが出力段で組み合わされる。
【０００５】
米国特許出願公開第２００４／０２１２４４５（Ａ１）号明細書は、同相（Ｉ）成分および直角位相（Ｑ）成分をデジタル処理してデジタル・エンベロープ（振幅）信号およびデジタル位相信号を生成する、ポーラ変調の方法および装置を開示している。位相信号パスでは、位相信号は、デジタル微分回路を用いて位相の導関数を取得することによって、ベースバンド周波数信号に変換される。さらに、デジタル時間遅延回路を使用または制御して、位相パスと振幅パスとを同期させ、振幅信号を微分して、ＰＡを駆動するアナログ信号に変換する。その後、デジタル・ベースバンド周波数信号は、正弦波を発生させる位相ロック・ループ（ＰＬＬ）装置の非整数分周器回路に供給される。上述の、振幅パスおよび位相パスにおける追加のデジタル処理は、記載されたポーラ変調システムの信号品質の向上につながる。
【０００６】
しかしながら、同相（Ｉ）信号および直角位相（Ｑ）信号のような、直交する信号をポーラ信号に変換するためには、通常は、非線形動作が必要である。そのために、ポーラ信号のエンベロープ成分および位相成分の帯域幅は、直交信号の帯域幅の５倍から８倍に膨れあがる。このことは、デジタル・ドメインでは、エイリアシングの付加につながり、それによってＥＶＭが増加する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明は、比較的精度の高い、改良されたポーラ変調出力信号を取得する、ポーラ変調の装置および方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この目的は、ポーラ変調信号の位相成分の微分に対応するアナログ信号が生成され、被制御発振器（たとえば、ＶＣＯ）のアナログ入力信号として使用される、ポーラ変調装置によって達成される。したがって、ＥＶＭを増加させるエイリアシングの付加を防ぐことが可能なように、アナログ・ドメインで変換が行われる。代替のポーラ変調アーキテクチャが提供されることも可能であり、このアーキテクチャでは、被制御発振器が、ベースバンド信号の位相信号のアナログ導関数で駆動される。
【０００９】
一例として、周波数変調器は、同相成分および直角位相成分を微分する微分手段と、微分された同相成分に直角位相成分を乗じ、微分された直角位相成分に同相成分を乗じる乗算手段と、を備えることが可能である。それによって、位相信号の導関数は、あまり複雑でない、シンプルなアナログ回路で生成されることが可能である。具体的には、周波数変調器は、乗算手段の出力信号同士を減算する減算器を備えることが可能である。微分手段および乗算手段は、アナログ回路であってよい。一具体例として、微分手段は、ＲＣネットワークを備えることが可能である。さらに、被制御発振器は、ＰＬＬ構成の中に配置されることが可能であり、ＰＬＬ構成の位相検出器で生成されたＰＬＬ制御信号を受け取るように適合されることが可能である。そのために、ＰＬＬ構成は、ＰＬＬ制御信号をアナログ信号に加算する加算器を備えることが可能である。それによって、ポーラ変調信号の位相成分の生成は、被制御発振器に第２の入力端子を設けて、ＰＬＬ構成によって生成された周波数を、位相成分の導関数に基づいてさらに変調することによって、シンプルに行われる。
【００１０】
アナログ信号に対するＰＬＬ構成のロックを素早く達成するために、ＰＬＬ構成がロックしていない状態にあるときに位相検出器にアナログ信号を一時的に直接供給する供給手段が設けられることが可能である。制御可能発振器の追加制御は、アナログ信号を、制御可能発振器の、たとえば、制御可能または同調可能なキャパシタまたは他の周波数同調素子に加えることによって達成されることが可能である。
【００１１】
それによって、提案される変調方式は、単に、第２の制御可能キャパシタまたは他の周波数同調素子を制御可能発振器内に設けることによって、実装されることが可能である。同相成分および直角位相成分を受け取る（たとえば、非線形素子を備えることが可能な）二乗手段を設けることにより、エンベロープ信号を生成することが可能である。これらの手段はさらに、提案されるポーラ変調方式のシンプルなアナログ実装を保証する。被制御発振器の制御入力におけるオフセットを完全に防ぐために、周波数変調器と入力手段との間にＡＣ結合を与える結合手段が用いられることが可能である。さらに、アナログ信号の振幅に振幅成分の逆数の二乗を乗じる振幅処理手段が設けられることが可能である。それによって、アナログ信号から、不要な振幅成分がすべて除去されることが可能である。
【００１２】
具体的な実施形態では、被制御発振器および出力増幅器は、電力発振器を形成するように統合されることが可能である。それによって、回路空間の削減が可能であり、ポーラ変調出力信号を生成するための、位相および振幅の効率的な制御が行われることが可能である。
【００１３】
さらなる有利な開発または修正が、従属クレームにおいて定義される。
【００１４】
以下では、添付図面を参照しながら、好適な実施形態に基づいて、本発明が説明される。
【発明を実施するための最良の形態】
【００１５】
以下では、ブルートゥース（Bluetooth）、ＵＷＢ（超広帯域）、ＷＬＡＮ  （無線ローカル・エリア・ネットワーク）、またはＧＳＭ・ＥＤＧＥ（Global System for Mobile communication Enhanced Data rates for GSM Evolution）などの無線通信システムにおいてＩＱ変調を利用するポーラ変調器構成に関連して、好適な実施形態が記載される。
【００１６】
図１は、提案されるポーラ変調器回路の概略ブロック図を示し、この回路には、入力信号の同相（Ｉ）および直角位相（Ｑ）の信号または成分を生成するデジタル・ベースバンド回路１０が設けられている。ＩおよびＱ信号は、周波数変調（ＦＭ）変調器回路２０に供給され、ＦＭ変調器回路２０は、ＩおよびＱ成分によって反映される、ベースバンド信号の周波数成分に対応して周波数が変化するアナログ信号を生成する。周波数が変化する信号は、ベースバンド信号から取得された位相の導関数として生成される。その導関数に対応する、このアナログ出力信号は、ＡＣ（交流）結合素子（たとえば、キャパシタＣ）を介して、ＰＬＬ構成の電力制御発振器（ＶＣＯ）４０に供給され、このＰＬＬ構成は、ブロック４２、４４、４５、４６、および４８からなり、基準周波数を供給する基準発振器（たとえば、水晶発振器）６０が接続されている。
【００１７】
図１からわかるように、ＶＣＯ４０は、２つの制御入力を含み、一方は、ＦＭ変調器２０によって取得された位相のアナログ導関数の入力のためであり、他方は、ＰＬＬ構成の位相検出器４６から取得された制御信号の入力のためである。位相検出器４６は、値Ｎで分周された分周フィードバック信号を受け取る。この分周フィードバック信号は、別の分周器４８から取得された分周基準信号と比較され、分周器４８では、基準発振器６０の基準信号が別の値Ｍで分周される。それによって、処理周波数が低く保たれることが可能であり、ポーラ変調器の出力周波数は、基準発振器６０の基準周波数に適合されることが可能である。
【００１８】
位相検出器４６の出力は、電荷ポンプ回路４４およびロー・パス・フィルタ４２を経由して、滑らかなフィルタリング済み制御信号となって、ＶＣＯ４０の一方の制御入力に供給される。ＶＣＯ４０が、位相検出器４６から取得されたＰＬＬフィードバック信号と、ＦＭ変調器２０から取得された位相のアナログ導関数とによって制御されるという事実により、ＶＣＯ４０の出力周波数は、無線周波数（ＲＦ）搬送波が、ベースバンド信号の位相成分で変調されたもの（ＲＦ＋ＰＭ）を含む。この、ＶＣＯ４０の出力信号は、電力増幅器（ＰＡ）５０の入力に供給されて増幅され、無線送信用アンテナに供給される。
【００１９】
所望のポーラ変調送信信号を実現するために、ＰＡ５０のバイアス電流が、アナログ二乗回路３０で生成された、ベースバンド信号のエンベロープ信号Ｒ（ｔ）によって駆動され、ＦＭ変調器２０のＩおよびＱ入力信号は、アナログ二乗回路３０にも供給される。エンベロープ信号と位相制御出力信号ＲＦ＋ＰＭとをこのように再合成することにより、ＲＦレベルの所望の出力スペクトルが得られる。
【００２０】
ＰＬＬ構成のループ動作が、ＦＭ変調器２０の出力信号（ＰＭ信号）にロックするほど速くない場合は、図１に点線矢印で示されるように、位相の導関数に対応する出力信号が位相検出器４６に、一時的に直接加えられることが可能である。この出力信号は、ロックされた状態（すなわち、ＦＭ変調器２０の出力信号にロックした後の状態）では、位相検出器４６から除去されることが可能であり、結合キャパシタＣを介してＶＣＯ４０に加えられることが可能である。
【００２１】
したがって、ベースバンド信号の位相信号およびエンベロープ信号の両方がアナログ・ドメインで生成されるため、デジタル・ドメインでの、ポーラ信号の帯域幅の拡大および結果としてのエイリアシングを防ぐことが可能である。
【００２２】
図２は、第１の好適な実施形態のより詳細な実装例の概略回路図であり、ＦＭ変調器２０は、微分乗算（ＤＡＭ）回路によって実装されている。
【００２３】
簡潔さのために、図２に示されたブロック図についての以下の説明は、図１のブロック図にはない、新たな素子またはブロックに限定される。図２に示されていない、図１の特徴は、もちろん、図２にも与えられることが可能である。
【００２４】
図２のＤＡＭ回路は、微分手段２２、２４および乗算手段２６を備え、微分手段２２、２４は、同相信号Ｉおよび直角位相信号Ｑを時間微分して第１および第２の微分信号ｄＩ／ｄｔおよびｄＱ／ｄｔを生成し、乗算手段２６は、信号ｄＩ／ｄｔに信号Ｑを乗じ、信号ｄＱ／ｄｔに信号Ｉを乗じて、それぞれの補助信号を生成する。２つの乗算器２６から出力された補助信号は、差形成手段（たとえば、減算器２８）に供給され、差形成手段では、それらの補助信号から差信号が形成される。この差信号は、微分された位相信号または位相の導関数に対応するが、ＩおよびＱ信号のベクトル和に対応する、ポーラ信号の搬送波エンベロープＲによって変倍される。したがって、差信号は、次のように表される。
Ｉ・ｄＱ／ｄｔ−Ｑ・ｄＩ／ｄｔ＝Ｒ2（ｔ）・ｄΦ／ｄｔ
【００２５】
減算器２８は、二乗回路３０の出力のエンベロープ信号Ｒ（ｔ）が供給される処理（変倍）回路７０に接続され、それによって、エンベロープ信号の二乗の逆数に対応する変倍係数Ｒ-2（ｔ）が生成される。それによって、ベースバンド信号の正しい導関数ｄΦ／ｄｔを取得するために、差信号からすべてのエンベロープ成分が除去されることが可能である。この位相導関数ｄΦ／ｄｔは、結合キャパシタＣを介して加算素子８０に供給され、加算素子８０では、ｄΦ／ｄｔが、位相検出器４６の処理済み制御出力に加算され、その組み合わされた制御信号がＶＣＯ４０に供給される。
【００２６】
このように、デジタル・ベースバンド回路またはプロセッサ１０から取得されたＩおよびＱ信号がアナログ・ドメインに変換され、非線形装置または非線形素子を含みうる二乗回路３０に信号を通すことによって、ベースバンド・エンベロープ信号が取得される。取得されたエンベロープ信号Ｒ（ｔ）は、ＰＡ５０のバイアス電流を駆動する。位相信号を取得するために、ＩおよびＱ信号は微分回路２２、２４をそれぞれ通される（これらの微分回路はＲＣネットワークからなるものであってよい）。その後、ＩおよびＱ信号の導関数に、それぞれＱおよびＩ信号が、それぞれの乗算器２６において乗じられる。両方の結果同士が減算器２８で減算され、処理回路７０で変倍されて、位相信号の導関数が取得される。一例として２ＭＨｚのベースバンド信号が差分変調され（π／４−ＤＱＰＳＫ）、その後、それらのシンボルが１０００個の副搬送波にマッピングされて、ＯＦＤＭ信号を形成することが可能である。
【００２７】
図３は、第２の好適な実施形態によるポーラ変調器構成の概略ブロック図を示し、第２の好適な実施形態は、第１の好適な実施形態に基づき、ＶＣＯ４０およびＰＡ５０が統合されて電力ＶＣＯ１００が形成されるという新たな特徴を備える。このことは、図３の左下部分に示されるような周波数決定回路およびバイアス調節回路を有する１つの増幅器回路だけが設けられることが可能であることを意味する。この回路によれば、周波数は、２つの調節可能または制御可能キャパシタと、インダクタと、負性抵抗を表す素子とからなる共振回路によって決定される（負性抵抗を表す素子は、負勾配を有する特性の能動素子または半導体素子によって実装されることが可能である）。図３の左下部分からわかるように、電力ＶＣＯ１００のＶＣＯ部分４０は、上側の制御可能キャパシタ（たとえば、バラクタ・ダイオードなどであってよい）の制御端子に位相導関数ＰＭを加えることにより、制御されることが可能である。同様に、位相検出器４６から取得され、ＶＣＯ部分４０に供給される同調電圧Ｖｔｕが、下側の制御可能キャパシタの制御入力に加えられることが可能であり、これらにより、変調出力信号ＲＦ＋ＰＭを取得するための、位相導関数ＰＭおよび同調電圧Ｖｔｕによる周波数制御の組み合わせを達成することが可能である。
【００２８】
さらに、エンベロープ信号Ｒ（ｔ）を直列キャパシタ回路の各制御可能キャパシタ（たとえば、バラクタ・ダイオード）に供給することによってバイアス同調が達成されることが可能であり、図３の左下部分の調節回路の右端の出力電圧が、電力ＶＣＯ１００の出力電圧を形成する。
【００２９】
提案されるポーラ変調方式によれば、帯域幅の増加を防ぐように、位相信号および振幅信号がアナログ・ドメインで生成され、位相信号は、アナログＦＭ変調器によって取得され、アナログＦＭ変調器は、たとえば、アナログ・ドメインにおける微分乗算アルゴリズムに基づくことが可能である。取得された、位相信号の導関数は、ポーラ変調器の位相変調用の被制御発振器（ＶＣＯなど）を制御することに使用される。それによって、高精度のポーラ変調出力信号が取得されることが可能である。
【００３０】
まとめると、本発明は、同相信号および直角位相信号がアナログ・ドメインで処理されて、ポーラ変調信号の位相成分の導関数に対応するアナログ信号が生成される、前記ポーラ変調の装置および方法に関する。このアナログ信号は、被制御発振器の制御入力に入力される。それによって、位相信号およびエンベロープ信号がアナログ・ドメインで生成され、高精度のポーラ変調出力信号を取得するために、ポーラ信号の処理に起因する帯域幅の拡大およびそれに対応するエイリアシングを防ぐことが可能である。しかしながら、本発明は、前述の好適な実施形態に限定されず、Ｉ、Ｑ信号に基づき、制御可能発振器回路を備える、任意のポーラ変調アーキテクチャに適用されることが可能であることに注意されたい。
【００３１】
最後に、しかしながら重要なこととして、特許請求項を含む本明細書で用いられている「備える（含む）」（「comprises」または「comprising」）は、述べられている特徴、手段、ステップ、または構成要素の存在を明記するものであって、１つまたは複数の他の特徴、手段、ステップ、構成要素、またはこれらのグループの存在または追加を除外するものではないことに注意されたい。さらに、特許請求項の要素に先行する語「a」または「an」は、そのような要素が複数存在することを除外しない。さらに、参照符号は、特許請求の範囲を一切限定しない。
【図面の簡単な説明】
【００３２】
【図１】第１の好適な実施形態によるポーラ変調器回路の概略ブロック図である。
【図２】第１の好適な実施形態の実装例のより詳細なブロック図である。
【図３】電力発振器回路を有する第２の好適な実施形態の概略ブロック図である。
【図１】
2009513053.tif 000003
【図２】
2009513053.tif 000004
【図３】
2009513053.tif 000005
【国際調査報告】
2009513053.tif 000006
2009513053.tif 000007
2009513053.tif 000008