(57)【要約】【課題】  安価に構成することができ、多くのメモリ層の積み重ねに適したメモリ・デバイスを提供する。【解決手段】  電気機械式記憶デバイスは、データの入力を容易にする入力素子と、一連のデータ素子と、データの読み出しを容易にする終端素子とを含む。データ素子の各々は、少なくとも２つの安定な機械的配向を有し、これらの配向を用いてデータを保存することができる。データは、データ素子に過渡的な電磁パルスを印加することによってデバイスに入力することができる。デバイスは、データ・ビットが一連のデータ素子に入力されるときに、一連のデータ素子に以前に入力されたいずれのデータ・ビットも終端素子の方にシフトされるように構成される。【選択図】  図１
2009519558.tif 000002
【特許請求の範囲】
【請求項１】
直列に配置された少なくとも４つのデータ素子であって、前記データ素子の各々は、支持体に固定され、複数の機械的に安定な位置の間で移行可能である、少なくとも４つのデータ素子と、
前記データ素子のすべてに同時に電磁界を印加する少なくとも１つの構成部品であって、前記データ素子のすべてに印加された前記電磁界に応答して、前記データ素子の少なくとも１つが１つの機械的に安定な位置から別の機械的に安定な位置に移行する、少なくとも１つの構成部品と、
を含むデータ・デバイス。
【請求項２】
前記データ素子に前記電磁界が印加されたときにデータを前記データ素子に入力する入力素子を含む、請求項１に記載のデータ・デバイス。
【請求項３】
前記入力素子は複数の機械的に安定な位置の間で移行可能である、請求項２に記載のデータ・デバイス。
【請求項４】
前記入力素子の位置を制御する電極をさらに含む、請求項３に記載のデータ・デバイス。
【請求項５】
データがデータ・デバイスから読み出されるときに位置が固定されたままの終端素子を含み、前記入力素子と前記終端素子とは一連の前記データ素子の両端に配置される、請求項２に記載のデータ・デバイス。
【請求項６】
前記入力素子は、前記少なくとも１つの構成部品によって印加された電磁界により複数の機械的に安定な位置の間で移行させることができ、前記印加された電磁界は、前記データ素子のいずれも新しい機械的に安定な位置に移行させない、請求項２に記載のデータ・デバイス。
【請求項７】
前記支持体は導電性である、請求項１に記載のデータ・デバイス。
【請求項８】
前記データ素子は２つの機械的に安定な位置の間で可逆的に移行可能である、請求項１に記載のデータ・デバイス。
【請求項９】
（ｉ）第１のタイプのデータ・ビットが、第１の機械的に安定な位置にあるデータ素子の単一の素子によって表され、（ｉｉ）（前記第１のタイプとは異なる）第２のタイプのデータ・ビットが、一方が（前記第１の機械的に安定な位置とは異なる）第２の機械的に安定な位置にあり他方が前記第１の機械的に安定な位置にある２つの隣接データ素子によって表される、請求項１に記載のデータ・デバイス。
【請求項１０】
一連の前記データ素子は少なくとも２０の前記データ素子を含む、請求項１に記載のデータ・デバイス。
【請求項１１】
前記データ素子の各々は一次データ素子と二次データ素子との両方を含む、請求項１に記載のデータ・デバイス。
【請求項１２】
前記機械的に安定な位置は、印加電界によってもたらされる、又は、前記データ素子の固有の弾性によって生じる、請求項１に記載のデータ・デバイス。
【請求項１３】
前記機械的に安定な位置は、印加電界によってもたらされるものではない前記データ素子の固有の弾性によって生じる、請求項１に記載のデータ・デバイス。
【請求項１４】
導電性の支持体と、
少なくとも８つのデータ素子のグループであって、前記データ素子の各々が、ｉ）前記導電性の支持体に固定された部分とｉｉ）移行可能な端部とを有し、第１の機械的に安定な配置と第２の機械的に安定な配置との間で可逆的に移行可能である、少なくとも８つのデータ素子のグループと、
前記データ素子に近接した少なくとも１つの導電性部材であって、前記導電性部材と前記支持体との間に印加された電位に応答して前記データ素子に電荷が蓄積し、その結果、ｉ）異なる機械的配置とｉｉ）それらのそれぞれのベース部分よりも互いにより近いそれぞれの端部とを有するいずれか２つの隣接データ素子について、前記２つの隣接データ素子が互いに反発し合い、前記２つの隣接データ素子の各々が１つの安定な配置から別の安定な配置に移行する、少なくとも１つの導電性部材と、
前記データ素子のグループの一端に配置される入力素子と、を含むメモリ・シフト・レジスタであって、
前記入力素子は前記メモリ・シフト・レジスタへのデータ入力を容易にする、メモリ・シフト・レジスタ。
【請求項１５】
（ｉ）第１のタイプのデータ・ビットが、第１の機械的に安定な配置であるデータ素子の単一の素子によって表され、（ｉｉ）（前記第１のタイプとは異なる）第２のタイプのデータ・ビットが、一方が（前記第１の機械的に安定な配置とは異なる）第２の機械的に安定な配置であり他方が前記第１の機械的に安定な配置である２つの隣接データ素子によって表される、請求項１４に記載のメモリ・シフト・レジスタ。
【請求項１６】
前記第１のタイプのデータ・ビットを表す前記データ素子の各々について、その端部がその固定部分よりも前記入力素子に近い、請求項１５に記載のメモリ・シフト・レジスタ。
【請求項１７】
前記支持体及び前記データ素子は単一の材料片から形成される、請求項１５に記載のメモリ・シフト・レジスタ。
【請求項１８】
前記データ素子は膨張プロセスを経た成型ポリマーから形成される、請求項１５に記載のメモリ・シフト・レジスタ。
【請求項１９】
前記入力素子を所定の位置に位置決めすることによって第１のデータ・ビットを前記メモリ・シフト・レジスタに入力するステップと、前記導電性部材と前記支持体との間に電位を印加して、前記データ素子の少なくとも１つを第１の機械的に安定な配置から第２の機械的に安定な配置に移行させるステップとを含む、請求項１４に記載のメモリ・シフト・レジスタを用いる方法。
【請求項２０】
前記位置決めすることは、前記入力素子の端部を前記データ素子の前記端部の近くに移動させることを含む、請求項１９に記載の方法。
【請求項２１】
各々の付加的なデータ・ビットについて、前記入力素子を所定の位置に位置決めし、前記第１のデータ・ビットが前記データ素子の前記グループに沿って前記入力素子から遠ざかる方向にシフトするように前記導電性部材に電気パルスを導入することによって、前記付加的なデータ・ビットを前記メモリ・シフト・レジスタに入力するステップをさらに含む、請求項１９に記載の方法。
【請求項２２】
前記メモリ・シフト・レジスタは、データが前記メモリ・シフト・レジスタから読み出されるときに固定されたままの状態の終端素子を含み、前記方法は、前記終端素子に隣接するデータ素子の前記機械的配置を判断することによって前記メモリ・シフト・レジスタからデータ・ビットを読み出すステップをさらに含む、請求項１９に記載の方法。
【請求項２３】
前記メモリ・シフト・レジスタは少なくとも１００の前記データ素子を含む、請求項１９に記載の方法。
【請求項２４】
前記データ素子の配置が不変のまま前記入力素子が１つの安定な配置から別の安定な配置に移行するように、前記導電性部材と前記支持体との間に電磁界を印加するステップをさらに含む、請求項１９に記載の方法。
【請求項２５】
前記メモリ・シフト・レジスタからデータを光学的に読み出すステップをさらに含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機械式データ記憶デバイスに関し、より詳細には、データ・ビットが機械的に保存されるが電磁手段を用いて記憶デバイスに入力される、メモリ・シフト・レジスタに関する。
【背景技術】
【０００２】
ハード・ディスク・ドライブは、比較的低い１ビット当たりのコストにより、データ記憶のために一般に用いられている。しかしながら、ハード・ディスク・ドライブは、ディスク・ドライブ全体が全滅するクラッシュに陥ることがある。このためだけにディスク・ドライブ技術に基づく信頼できる記憶システムを作成することは、複雑かつ高価である。ディスク・ドライブに伴う他の問題として、その大きな静止電力消費量と、データに同時にランダム・アクセスするのが不可能であることが挙げられる。
【０００３】
多くの安価なソリッド・ステート（半導体）記憶方式が提案されてきたが、記憶デバイスの価格をフラッシュ（flash）の価格よりも大きく下げることが期待されるものはわずかしかない。そうしたデバイスのいずれも、標準的な超小型電子デバイス製造技術によって作られることになるが、ストレージ層が非常に安価に製造される場合であっても、下にある高価なドライバ・チップ上には限られた数の層しか積み重ねることができないため、達成可能なシステム・コストの低減はわずかである。
【０００４】
これまで電気機械式デバイスが記憶デバイスとして検討されてきたが、各々のセルが書き込み及び読み出しの両方に対応しなければならないため、それらのデバイスは、かなり複雑になる傾向がある。これらのデバイスは、一般に、クロス／ポイント・アレイを含み、それらを製造するのにリソグラフィが利用される場合には、アレイを画定するために幾つかのマスク・ステップが必要とされる。これは、相当な真空処理を必要とする。したがって、電気機械式デバイスは、ソリッド・ステート・デバイスが低コストのストレージを達成できない制約と同じ多くの制約を受けている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
必要とされるのは、（例えば、ロール・ツー・ロール処理技術を用いて）安価に構成することができ、多くのメモリ層の積み重ねに適したメモリ・デバイスである。
【課題を解決するための手段】
【０００６】
本発明の好ましい実施形態は、双安定機械式（bistable mechanical）データ素子からなるインプリント可能な（imprintable）シフト・レジスタに情報を保存し、そこから情報を取り出す。データ素子は、データが書き込まれ又は読み出されるときにそれらの隣接する素子とのみ相互作用する必要がある。データ素子は、単一のインプリントで作ることができ、いずれかの真空処理が必要な場合でも正確な重ね合わせはないかわずかであり、安価なメモリ層につながる。低システム・コストを達成するために、大きなメモリ層がそれらの縁部のみにおいて支持体チップに取り付けられる集積方式が開示される。
【０００７】
本発明の一実施形態は、導電性の支持体と、少なくとも８つ（或いは１００、２５００又はそれ以上）のデータ素子のグループであって、データ素子の各々は、ｉ）導電性の支持体に固定された部分及びｉｉ）移行可能な端部を有し、第１の機械的に安定な配置（configuration）と第２の機械的に安定な配置との間で可逆的に移行可能である、データ素子のグループと、を含むメモリ・シフト・レジスタである。デバイスは、データ素子に近接した少なくとも１つの導電性部材であって、導電性部材と支持体との間に印加された電位に応答してデータ素子に電荷が蓄積し、その結果、ｉ）異なる機械的配置とｉｉ）それらのそれぞれのベース部分よりも互いにより近いそれぞれの端部とを有するいずれか２つの隣接データ素子について、２つの隣接データ素子が互いに反発し合い、２つの隣接データ素子の各々が１つの安定な配置から別の安定な配置に移行する、少なくとも１つの導電性部材を含む。この実施形態はまた、素子のグループの一端に配置された、シフト・レジスタへのデータ入力を容易にする入力素子を含む。好ましい実施形態においては、（ｉ）第１のタイプのデータ・ビットが、第１の機械的に安定な配置におけるデータ素子の単一の素子によって表され、（ｉｉ）（第１のタイプとは異なる）第２のタイプのデータ・ビットが、一方が（第１の機械的に安定な配置とは異なる）第２の機械的に安定な配置であり他方が第１の機械的に安定な配置である２つの隣接データ素子によって表される。また、第１のタイプのデータ・ビットを表すデータ素子の各々について、その端部が、その固定された部分よりも入力素子に近いという利点がある。支持体とデータ素子とは、単一の材料片から形成されてもよく、例えば、それらは、膨張プロセスを経る成型ポリマーから形成されてもよい。
【０００８】
前述の実施形態を用いる方法は、入力素子を所定の位置に位置決めすることによって第１のデータ・ビットをレジスタに入力するステップと、導電性部材と支持体との間に電位を印加して、データ素子の少なくとも１つを第１の機械的に安定な配置から第２の機械的に安定な配置に移行させるステップとを含む。この位置決めは、入力素子の端部をデータ素子の端部の近傍に移動させることを含むようにすることもできる。各々の付加的なデータ・ビットについて、入力素子を所定の位置に位置決めし、第１のデータ・ビットがデータ素子のグループに沿って入力素子から遠ざかる方向にシフトするように導電性部材に電気パルスを導入することによって、付加的なデータ・ビットをレジスタに入力することができる。レジスタは、データがレジスタから（例えば光学的に）読み出されるときに固定されたままの状態の終端素子を含むものとすることができ、本方法はさらに、終端素子に隣接するデータ素子の機械的配置を判断することによってレジスタからデータ・ビットを読み出すことを含む。データをレジスタに入力するプロセスの一部として、データ素子の配置が不変のまま入力素子が１つの安定な配置から別の安定な配置に移行するように、導電性部材と支持体との間に電磁界を印加することもできる。
【０００９】
本発明の別の実施形態は、直列に配置された少なくとも４つ（或いは２０、１００、２５００又はそれ以上）のデータ素子であって、データ素子の各々は、（好ましくは導電性の）支持体に固定され、２つ又はそれ以上の機械的に安定な位置の間で移行可能（例えば可逆的に移行可能）である、データ素子を含む、データ・デバイスである。デバイスはさらに、データ素子のすべてに同時に電磁界を印加する少なくとも１つの構成部品であって、データ素子のすべてに印加された電磁界に応答して、データ素子の少なくとも１つが１つの機械的に安定な位置から別の機械的に安定な位置に移行する、少なくとも１つの構成部品を含む。デバイスは、データ素子に電磁界が印加されたときにデータをデータ素子に入力する入力素子を含み、この入力素子はまた、複数の機械的に安定な位置の間で移行可能である。この入力素子の位置は、専用の電極によって制御することができ、もう１つの方法として、入力素子は、少なくとも１つの構成部品によって印加された電磁界により複数の機械的に安定な位置の間で移行させることができ、その場合、印加された電磁界は、入力素子の位置が変化している間はデータ素子のいずれも新しい機械的に安定な位置に移行させない。機械的に安定な位置は、（印加された電界によって誘起されるのではない）データ素子の固有の弾力性によって生じさせることもでき、又は、これらの機械的に安定な位置は、印加された電界によって誘起させることもできる。デバイスはさらに、データがデータ・デバイスから読み出されるときに位置が固定されたままの終端素子を含むものとすることができ、入力素子及び終端素子は、一連のデータ素子の両端に配置される。好ましい実施形態においては、（ｉ）第１のタイプのデータ・ビットが、第１の機械的に安定な位置にあるデータ素子の単一の素子によって表され、（ｉｉ）（第１のタイプとは異なる）第２のタイプのデータ・ビットが、一方が（第１の機械的に安定な位置とは異なる）第２の機械的に安定な位置にあり他方が第１の機械的に安定な位置にある２つの隣接データ素子によって表される。データ素子自体は、それぞれ、一次データ素子と二次データとの両方を含む。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の好ましい実施形態の種々の動作原理を高レベルで示す図である。データは、メモリ・シフト・レジスタ８を形成するように直列に配置された一連の双安定（又は、より一般的には多安定）データ素子１０ａ、１０ｂ、１０ｃ、１０ｄに保存される。分かりやすくするために、図１には４つのデータ素子のみが示されているが、実際には、シフト・レジスタ８は、１００、１０００、或いは、さらに２５００又はそれ以上のこのようなデータ素子を含むものとすることができる。コントローラ１４を用いて、（印加電界を通じて位置を制御する電極２２と連通してもよい）入力素子２０を通じてメモリ・シフト・レジスタ８の一方の端にデータが書き込まれ、そのデータは、同じコントローラを用いてレジスタの他方の端から読み出すことができる。データ素子１０ａ〜１０ｄは、データを同期させてレジスタ８の下流に伝播させるために、静電力、静磁気力、機械力、又は流体力（又は、これらの幾つかの組み合わせ）によって隣接素子と相互作用する。この伝播は、素子のただ１つに特定的に及ぶのではなくすべての素子に加えられる電界又は（電気的、磁気的、機械的又は流体力学的な）力によって作動する。例えば、磁気作動電界は、データ素子１０ａ〜１０ｄ上の永久磁気双極子か、又は、透過性材料内の磁界によって発生した双極子のいずれかと相互作用することができる。
【００１１】
しかしながら、好ましい手法は、データ素子１０ａ〜１０ｄが電気的接地又は導電性支持体３０ｂに固定された又は取り付けられた（例えば、一体的に形成された）状態で、作動電極又は電気構成部品３０ａに電気パルスを印加することである。データをシフト・レジスタ８に保存するためには、入力素子２０の状態が適切に設定され、次に、所望のデータ・ビットが一連のデータ素子１０ａ〜１０ｄに入力される、例えば、データ・ビットをデータ素子１０ａに伝送することができる。付加的なデータ・ビットがシフト・レジスタ８に入力される際には、以前に入力されたデータ・ビットは、シフト・レジスタを下流にシフトする。各々のシフト・ステップの間に又はその後に、データは、一連の最後のデータ素子１０ｄの状態又は配向（orientation）を感知することによってシフト・レジスタ８から読み出される。配向が固定されることが有利である出力端素子又は終端素子３４が、データの読み出しを支援する。
【００１２】
ここで、図２及び図３に示される好ましい実施形態を参照して、これらの原理をより詳しく説明する。図２は、電気構成部品又は作動電極１３０ａに印加される電気パルスに応答するレジスタの内部の仕組みに焦点を当てることによって、どのようにしてデータがメモリ・シフト・レジスタ１０８に入力されるかを示す。（電気構成部品１３０ａに電圧を印加するのに用いられるコントローラは、明示されていない。）  図２の（Ａ）は、いずれかのデータの入力前における初期状態のシフト・レジスタ１０８を示すものであり、一連の双安定データ素子１００ａ〜１００ｄのすべてが、タイプ「０」のデータ・ビットを表す機械的に安定な「後方」傾斜位置にある。これらのデータ素子１００ａ〜１００ｄは、導電性であり、電気的接地又は導電性支持体１３０ｂと電気的に連通する。出力端素子又は終端素子１３４は、後方位置に固定される。
【００１３】
図２の（Ｂ）においては、入力素子１２０は、近くに位置決めされた別個の電極によって作動させるか又は（後述する）ブロードキャスティング法を用いるかのいずれかによって、（１２０の上部が右に向いた状態で）前方に位置決めされ、その結果、その端部１４０が、データ素子１００ａの端部１４４と近接する。タイプ「１」のデータ・ビット（タイプ「０」のデータ・ビットとは対照的であるが、表記「１」及び「０」は、この説明においては一般性を失うことなく逆にすることができる）を書き込むために、２つの異なる電気パルスが順番に電気構成部品１３０ａに印加される。これらのパルス・ステップの第１のステップが図２の（Ｂ）及び図２の（Ｃ）に示されており、ここでは、電気構成部品１３０ａに過渡的な正電位が印加され、誘発される電荷移動の結果として端部１４０及び１４４が負に帯電されることになる。（もう１つの方法として、過渡的な負電位を印加することができ、この場合は端部が正に帯電することになる。）  結果として、入力素子１２０及びデータ素子１００ａは互いに反発し合い、図２の（Ｃ）に示される配置になる。入力素子１２０及び入力データ素子１００ａは、この相互作用の結果として、それぞれ新しい機械的に安定な位置に移行する。入力素子１２０はここでは「後方」傾斜の状態であり、データ素子１００ａはここでは「前方」傾斜の状態であるが、データ素子１００ｂ〜１００ｄは「後方」に傾斜し続けていることに注目されたい。タイプ「１」のデータ・ビットを入力するのに用いられる第２のパルス・ステップが、図２の（Ｄ）及び図２の（Ｅ）に示されている。図２の（Ｄ）に示されるように、電気構成部品１３０ａは再び帯電される。それにより、データ素子１００ａ及び１００ｂが互いに反発し合い、図２の（Ｅ）に示される結果がもたらされる。この後方傾斜データ素子１００ａと前方傾斜データ素子１００ｂとの特定の組み合わせは、定義上、タイプ「１」のデータ・ビットを構成する。
【００１４】
付加的なデータ・ビットを書き込むために、タイプ「０」についてのこのケースでは、図２の（Ｆ）及び図２の（Ｇ）によって示されるパルス・ステップが用いられる。この場合、入力素子１２０は、他のデータ素子が移行するまで、後方位置のままである。図２の（Ｆ）は、帯電している電気構成部品１３０ａを示しており、帯電の結果、データ素子１００ｂ及び１００ｃが互いに反発し合って、図２の（Ｇ）に示される結果になる。図２の（Ｇ）においては、データ素子１００ａは、タイプ「０」のデータ素子を表し、一方、データ素子１００ｂ及び１００ｃは、ここではタイプ「１」のデータ素子を表す。図２の（Ｇ）と図２の（Ｅ）の比較は、「０」データ・ビットがシフト・レジスタ１０８に導入された結果として、「１」データ・ビットが、レジスタを入力素子１２０から遠ざかる方向にシフトしたことを示す。
【００１５】
さらに別のタイプ「０」のデータ・ビットを書き込むために、図２の（Ｈ）及び図２の（Ｉ）によって示されるパルス・ステップが用いられる。このステップは、図２の（Ｆ）及び図２の（Ｇ）によって示されるものと類似しており、付加的な「０」データ・ビットがシフト・レジスタ１０８に導入された結果として、図２の（Ｇ）の「１」及び「０」データ・ビットの両方がレジスタを下流にシフトしていることを示す。
【００１６】
入力素子１２０を適切に位置決めし、次に電気構成部品１３０ａに電気パルスを印加し、その結果として電界がデータ素子１００ａ〜１００ｄに印加されることによって、データをシフト・レジスタ１０８に入力できることに注意されたい。さらに、電気パルスを電気構成部品１３０ａに印加することは、データ・ビットをレジスタ１０８の下流にシフトさせる作用を有する。しかしながら、そうした配置（構成）は、パルスを印加したときにこれらの連続する前方素子のうちの最も左側の素子を後方位置に移行させることが容易ではないため、２つの連続するデータ素子１００ａ〜１００ｄが前方位置にないことが好ましい。
【００１７】
関連する問題は、最初は前方位置と後方位置との間でランダムに分布され、２つ又はそれ以上の一連の前方傾斜データ素子のインスタンス（事例）を含むＮ個のデータ素子（例えば１００ａ〜１００ｄ）を有するメモリ・シフト・レジスタを、どのようにして使用可能にするかである。シミュレーションは、終端素子１３４が後方位置にあり、かつ「０」データ・ビットがシフト・レジスタに入力されるという条件で、シフト・レジスタがＮよりも数回多くパルス印加される（例えば、Ｎ＝２０００の場合に２０３０回パルス印加される）場合に、シフト・レジスタが「０」データ・ビットで完全に埋め尽くされることを示す。
【００１８】
図３は、どのようにしてデータがシフト・レジスタ１０８から順番に、例えばコントローラ１４に読み出されるかを示す。図３の（Ａ）は、データ・ビットのシーケンス「０１０」がシフト・レジスタ１０８に入力された後にデータ素子１００ａ〜１００ｄがどのように配置されるかを示す。シフト・レジスタ１０８から読み出される第１のデータ・ビットは、データ素子１００ｄと関連付けられた「０」ビットであり、このために、このデータ素子の配向（すなわち、それが前方傾斜又は後方傾斜のいずれであるか）が決定される。これは、後述するような多くの手段の１つによって達成することができる。
【００１９】
データ素子１００ｄの配向が後方傾斜であることが決定された後で、図３の（Ｂ）に示されるように、電気構成部品１３０ａに電圧が印加される。その結果、さらに読み出されることになる「０」及び「１」データ・ビットが終端素子１３４の方にシフトされた、図３の（Ｃ）に示される配置が得られる。次に、データ素子１００ｄの配向が再び調べられ、この特定の実施形態においては前方傾斜のデータ素子が定義上「１」データ・ビットと関連付けられるため、「１」データ・ビットであることを示す前方傾斜であることが分かる。さらに、「１」データ・ビットは、後方傾斜のデータ・ビットに続く前方傾斜のデータ・ビットによって表されるため、次のデータ・ビット（この例においては、「０」データ・ビット）がシフト・レジスタ１０８から取り出されるまでに、この時点で２つの連続パルスが電気構成部品１３０ａに印加される必要がある。図３に示されるように、データがシフト・レジスタ１０８から読み出されると、それらは、図２に示される方法に従ってシフト・レジスタに再び書き戻されてもよい。データは、データがシフト・レジスタから読み出される際にシフト・レジスタ１０８に入力され又は書き込まれてもよいことにも注意されたい。
【００２０】
図２及び図３の実施形態においては、後方傾斜の固定終端素子１３４は、データ素子１００ｄの右に移行可能なデータ素子が存在しなくても、最後のデータ素子１００ｄが適切に移行することを保証する。すなわち、各々の作動パルスは、データ素子１００ｃの状態をデータ素子１００ｄに伝送する。
【００２１】
データ素子１００ｄの配向を決定する１つの方法は、光学的な方法である。例えば、発光体（図示せず）からの光をデータ素子１００ｄに当てて、このデータ素子からの反射光がフォトダイオード又は他の検出器（図示せず）によって検出されるようにすることができる。観測される反射率は、一般に、データ素子１００ｄの配向に依存することになる、すなわち、検出器と他のいずれかの光学構成部品との適正な位置合わせを通じて、検出器に入射する光の量を、データ素子１００ｄが前方傾斜又は後方傾斜のいずれであるかということに強く依存するようにすることができる。光検出素子は、コントローラ１４の制御回路内に直接形成することができる。また、集光構成部品は、これらの表面の導電率を必ずしも高くする必要はないためこれらの各々を部分的に又は全体的に透明にすることができるので、電気構成部品１３０ａ又は導電性支持体１３０ｂのいずれかに配置するか又は組み込むことができる。さらに、データ素子１００ｄが前方位置及び後方位置にあるときに検出される光の量の差を増強させるために、（出力端素子１３４に関係する）光学共鳴効果を利用することができる。シフト・レジスタ１０８から遠くに発光体及び検出器を配置することが有用である場合には、光を伝播させるために導波管を用いてもよい。
【００２２】
データ素子１００ｄの配向を決定する他の方法を同様に用いてもよい。例えば、データ素子１００ｄ上に磁気フィルムを堆積させた場合には、（例えば、近くのシリコン・チップに集積される）検出器を用いて、データ素子１００ｄが移行する際の電界の大きさ又は電界の方向の変化を検出することができる。同様に、データ素子１００ｄの配向は、近くの固定素子、例えば素子１３４への静電容量を測定することによって決定してもよい。
【００２３】
データをメモリ・シフト・レジスタに入力する別の方法が、コントローラ１１４によって制御されるメモリ・シフト・レジスタ１０８’を示す図４に関連して説明される。この手法においては、入力素子２０及び電極２２は、受信素子として機能する入力素子１２０’と置き換えられる。入力素子１２０’は、データ素子１００ａ〜１００ｄに電界を印加するのに用いられるのと同じ電極１３０ａによって作動するように設計される。例えば、入力素子１２０’は、データ素子とは別個に扱うことができるように、異なる特性を持たせて形成することができる（例えば、その形状は、データ素子１００ａ〜１００ｄの形状とは異なるものとすることができる）。これは、電気構成部品１３０ａに少なくとも２つの異なる電磁気パルス、例えば時間依存性及び／又は大きさの異なる波形を有するパルスを印加することによって達成することができる。入力素子１２０’は、この入力素子の位置に影響を及ぼすことになるパルスの１つのレシーバのように機能する。例えば、入力素子１２０’は、図２に示されるプロセスと同様に、データ素子１００ａに向かって前方に押され、入力素子１２０’とデータ素子１００ａとの間におけるその後の相互作用の結果として、データがデータ素子１００ａ〜１００ｄに伝送される。このブロードキャスティング手法は、図１の電極２２に接続された専用ラインの必要性をなくす。これは、概念的には、無線信号をブロードキャストし、その信号に同調されたレシーバを用いることに似ている。
【００２４】
図５の（Ａ）に示されるような一連のデータ素子を用いて、原理の証明実験を行った。導電性グラファイトで被覆されたおよそ５ｃｍの長さの紙カード片１６０を、０．２５ｇｍのスチール・シムのような重り（ウエイト）１６４を用いて沈下させた。カードがそれ以上回転できない２つの停止点１７０ａ、１７０ｂを備えたアルミニウム・ホルダ１６８のピボット点１６６に、各々のカード１６０を固定した。このようにして、一連の双安定素子１７２を形成した。
【００２５】
この一連の素子における第１のデータ素子を、データを入力するための１つの方法を与える図５の（Ｂ）に示されるデバイスと置き換えた。このデバイスの右手側は、ピボット点１６６’の上下に位置決めされた２つの付加的な重り１７６ａ及び１７６ｂが付加されていること以外は、双安定素子１７２と同一の（及び、すべてがプライム符号のない構成部品と同一の、紙カード１６０’、重り１６４’、ピボット点１６６’、アルミニウム・ホルダ１６８’、停止点１７０ａ’、１７０ｂ’を含む）双安定素子１７４である。付加的な重り１７６ａ及び１７６ｂの１つの目的は、双安定素子１７４の慣性モーメントを増加させることであり、別の目的は、付加的な重り１７６ａ及び１７６ｂの質量を注意深くバランスさせることによって、この双安定素子１７４が受ける正味の重力トルクを減少させることである。図５の（Ｂ）に示されるデバイスの左手側は、カード１６０と類似の形状を有する固定導電ビーム１７７であり、このビーム（さお）は、印加される電気パルスに応答して１６０’が後方から前方にシフトされたときに、紙カード１６０’を押し返す（後述する）。
【００２６】
ビーム１７７、双安定素子１７４、及び一連の双安定素子１７２は、すべて導電性支持体１７８に隣接し、共に単一のメモリ・シフト・レジスタを形成する。素子の上方に平坦な導電電極を用いる代わりに、導電性支持体１７８と、シフト・レジスタを包囲するプラスチック・ボックスの内側に施された導電媒体との間に、パルス電位を印加した。この電気的構成は、双安定素子１７２、１７４の端部（特に、１６０、１６０’の端部）とビーム１７７の端部とに電荷を発生させ、図２及び図３に示される実施形態に関連して前述したように、データ素子１００ａ〜１００ｄと同様に双安定素子１７２が互いに反発し合うようにする。
【００２７】
実際には、双安定素子１７２は、印加された８．５ｋＶ、４０ｍｓのパルスに応答して移行し、双安定素子１７４は、印加された２．７ｋＶ、３００ｍｓのパルスに応答して移行し、マクロ的な距離にわたって高電界を維持することは高電圧を必要とすることに注意されたい。一連の素子における最後の双安定素子１７２の位置は、ＬＥＤ／フォトダイオード検出器（図示せず）によって読み取られた。コンピュータ（図示せず）は、レジスタを制御し、任意のテキスト・メッセージをエンコードし、それらをシフト・レジスタの下流に送り、それらを読み取る。８つの双安定素子１７２のシフト・レジスタは、単一のエンコードされたアルファベット文字を保持するのに十分な長さであった。
【００２８】
データ素子は、機械的にスライドするジョイントとして、すなわち前述のように固定ピボットを中心として回転するマクロ的な素子として構成することができるが、好ましい手法は、データ素子自体の弾性変形（例えば、屈曲又はねじれ）を利用することである。これによって、データ素子の機械的特性を、それらの形状、粘弾性特性、及び、それらを液体に浸漬させる場合にはそれらの薬剤によって、変化させることができる。ここで、そうした弾性変形手法の１つを、例えばＰＤＭＳすなわちポリ（ジメチルシロキサン）から形成された成型エラストマー片１８０の斜視図を示す図６に関連して説明する。このエラストマー片を形成するのに用いられるモールド（図示せず）は、ＰＤＭＳ又は別のエラストマー材料の中に押し込まれたときに、薄い可撓性の壁１８４によって分離された実質的に矩形のピット１８２を形成する、単純な密集した箱状の突起の組とすることができる。膨張していない剛性支持体の上にエラストマーを成型し、次に溶媒を加えてエラストマーを膨張させることによって、壁１８４が押し込まれ、図６の壁１８４の配向から明らかな双安定の幾何学形状になる。これらの壁１８４は、双安定素子として機能するように作ることができる。
【００２９】
時間依存の分子動力学計算は、成型エラストマー片１８０が、機能するメモリ・シフト・レジスタの一部を形成できることを確認する。エラストマー片１８０は、連続体力学をシミュレートするために減衰ばねによって接続された質点の１０ｎｍ周期の立方格子によってモデル化された。これらの計算においては、エラストマー片１８０の膨張が直接モデル化された。特に、エラストマー材料は、エラストマー片１８０の外側周囲の周辺部において剛性フレームに取り付けられているように見え、格子が次第に膨張するのに伴って、エラストマー片１８０は平衡状態に達した。さらに、データをレジスタの下流にシフトさせることもモデル化され、壁１８４の表面の各々における静電力が印加電圧の各時間ステップにおいて計算され、結果として生じる機械的システムの連続体力学も計算された。以下の寸法の組み合わせによって、エラストマー片１８０に基づくシフト・レジスタの良好な動作が生み出された。すなわち、１）双安定メモリ素子又は壁１８４の頂部上方３５ｎｍに配置された電極（図６には示されていないが図７の（Ａ）で見られる）、２）壁１８４のピッチ１３８ｎｍ、３）壁の長さ２４０ｎｍ、４）壁の高さ（すなわち、電極に垂直な寸法）１４０ｎｍ、及び５）壁の厚さ４０ｎｍ、である。双安定性を達成するために、エラストマー片１８０は、最初の体積より２６％大きい最終体積を与えるように膨張させた。２つの連続した前方傾斜位置を含まない壁位置のいずれの組み合わせについても、弾性係数９×１０５Ｐａ、２．７ボルトのとき、３０ｎｓ長パルスが５０ｎｓでデータ素子を前進する（すなわち、壁１８４を動かす）ことになる。
【００３０】
（壁１８４によって表される）種々のデータ素子の寸法及び弾性パラメータは、理想的には、各々の及びすべての壁１８４が適切に移行するように制御されるべきである。これらの寸法及び弾性パラメータが制御されなければならない程度は、完璧に製造されたメモリが機能する電圧範囲に関連する。データ素子は、理想的には、その隣接するデータ素子の位置に関係なく適正に移行するべきである。すなわち、データ素子が別の双安定位置に移行するかどうかは、そのデータ素子と隣接するデータ素子とが互いに向き合っているかどうかにのみ依存することが好ましい。実際には、電界によってデータ素子に供給されるエネルギーＥＦは、そのデータ素子と隣接するデータ素子とが平行であるか又は互いから離れる方向に向いているかといった、他の因子に依存する。電界によって（所与の壁１８４により表される）データ素子に供給されるエネルギーがその双安定性障壁に比べて低すぎる場合には、データ素子は反転しないが、高すぎる場合には、電極に向かう引力だけが双安定性障壁に打ち勝つことができる。
【００３１】
完璧に製造されたメモリについて、所与の平均作動電圧Ｖｏｐ−ａｖｅｒａｇｅに対してデータ素子が適正に作動することができる範囲である作動マージンを、Ｍ＝（ΔＶｏｐ／Ｖｏｐ−ａｖｅｒａｇｅ）２と定義する。電圧パルスによって壁１８４に与えられるエネルギーはＶｏｐ２によって決まることから、Ｍは、最適化された電圧で機能するデバイスについて製造において許容されるエネルギー障壁の範囲でもある。
【００３２】
図６の設計において、壁１８４のピッチ及びこれらの壁の高さを、最大の動作マージンを与えるように体系的に最適化させた。これによって、±２１％の動作マージンに対応する前述の幾何学形状が得られた。動作範囲は、図７に示される幾何学形状を採用することによって、前のパラグラフで説明された単純な幾何学形状より増大させることができ、図７に示される幾何学形状においては、エラストマー壁１８４’の（参照番号２００で示される）１００ｎｍの長さの中央部は、周囲の材料２０４ａ、２０４ｂの高さまで隆起された。この場合、壁１８４’の隣接部２０８ａ、２０８ｂは、垂直方向に６０ｎｍだけ凹ませた。図７の（Ａ）は作動電極２１０を含むこの構成の平面図を示し、対応する断面図が図７の（Ｂ）に示されている。このようにして、壁１８４及び１８４’は、前述のデータ素子１００ａ〜１００ｄと同様に機能するように作ることができる。図７の最適化された幾何学形状は、他の壁１８４との相互作用が最も強い中央部２００に誘導電荷が集中する結果として、作動マージンを±２９％に改善した。
【００３３】
ここで、図８〜図１１を参照して本発明の別の実施形態を説明する。この実施形態は、一次データ素子と二次データ素子との対（当該技術分野においてはそれぞれマスター及びスレーブと呼ばれる）を採用している。図８及び図９は、２つの導電性部材又は電極４５０ａ、４５０ｂによって印加された電界の存在下でこれらの素子が持つ多安定機械的位置を示している。図８の（Ａ）は、「下向き」の方向に向けられた電界の存在下でその機械的に安定な一方の位置にある、正に帯電した単独の一次データ素子４５２を示し、この電界の存在下におけるその機械的に安定な他方の位置は、透視図として示されており参照番号４５２’で表される。一次データ素子４５２は、その端部の一方４５２ａに沿って導電性部材４５０ａに固定される。図８の（Ｂ）に示されるように、同じ下向きの電界の存在下で、負に帯電した単独の二次データ素子４５６が機械的に安定な位置において直立した配向の状態となり、データ素子４５６の部分４５６ａが導電性部材４５０ａに固定される。
【００３４】
図９の（Ａ）及び図９の（Ｂ）は、「上向き」の方向に向けられた電界の存在下における一次及び二次データ素子４５２及び４５６の機械的に安定な配向を示す。この場合、正に帯電した一次データ素子４５２は、図９の（Ａ）に示されるように、機械的に安定な位置において直立した配向の状態となる。図９の（Ｂ）に示されるように、負に帯電した二次データ素子４５６は、上向きの電界の存在下で２つの機械的に安定な位置を持ち、その一方は、透視図として示されており参照番号４５６’で表される。このように、データ素子４５２及び４５６は、印加された電界の方向に応じて、１つ又は２つの機械的に安定な位置のいずれかを持つ。
【００３５】
一次データ素子４５２及び二次データ素子４５６が（図１０に示されるように）いずれも電界の存在下にあり且つ両者が共に存在するときのこれらの素子の機械的に安定な位置は、これらの素子が電界の存在下にあるが互いから隔離されているときの機械的に安定な位置から、わずかに外れていてもよい。すなわち、データ素子４５２及び４５６を互いに近づけることによって、図１０の（Ｂ）の矢印によって示唆されるように、それらのそれぞれの機械的に安定な位置にわずかな乱れが取り込まれることがある。対応する平面図が図１０の（Ａ）に示される。
【００３６】
図１１の（Ａ）、図１１の（Ｂ）、図１１の（Ｃ）及び図１１の（Ｄ）は、順番に、「１」データ・ビットがデバイスに入力された後でどのようにシフト・レジスタを下流に伝送されるかを示す。図１１の（Ａ）、図１１の（Ｂ）、図１１の（Ｃ）及び図１１の（Ｄ）の各々において、「Ｐ」及び「Ｓ」は、それぞれ一次及び二次データ素子を意味する。数字「１」、「２」、「３」及び「４」は、一次及び二次データ素子の対のそれぞれと関連付けられ、その数字は、データ・ビットが１つの対から次へ伝送される際にデータ・ビットがたどる経路を示す。「＋」及び「−」符号は、それぞれ一次及び二次データ素子が正及び負に帯電していることの注意書きとしての役割を持つが、この実施形態はまた、すべての素子の極性が逆になる場合にも作動するようにすることができる。また、これらの平面図は、データ素子の各々が導電性部材４５０ａの平面内に「突出」しているときには、データ素子の各々が垂直線からそれる程度の指標を見る者に与える。例えば、図１１の（Ａ）においては、データ素子Ｐ１＋は、比較的大きくそれているように見え、一方、データ素子Ｓ１−は、直立しているように見える。参照番号４６０で示される点線は、デバイスを通るデータ・ビットの伝播の全体的な方向を示す「伝播軸」である。ここで用いられる規則は、概ね伝播軸４６０の方（「前方」）に面する一次データ素子が「１」データ・ビットを表し、一方、概ねこの軸４６０から離れる方（「後方」）に面する一次データ素子が「０」データ・ビットを表すことである。データ素子Ｐ１＋、Ｐ２＋、Ｐ３＋、Ｐ４＋、Ｓ１−、Ｓ２−、Ｓ３−、及びＳ４−は、製造プロセスの一部として組み込まれた解離しない高誘電率（ｋ）の液体（図示せず）中に浸漬されて、レイノルズ数が低くなるようにされることが好ましい。液体は、表面力を減少させるために用いられ、ＤＭＳＯ、ＮＭＰ又はアセトニトリルを含んでもよい。
【００３７】
図１１の（Ａ）においては、電界は下向きに向けられ、デバイスはその静止状態にあり、下向きの電界が各々の一次データ素子を２つの双安定位置の一方、すなわちＰ１＋については前方（「１」データ・ビット）に、Ｐ２＋、Ｐ３＋及びＰ４＋については後方（「０」データ・ビット）に引く。（このデータ・ビットは、（図１１には示されていない）別個の電極を用いるか又は前述したようなブロードキャスティング法を用いて、入力することができる。）
二次データ素子Ｓ１−、Ｓ２−、Ｓ３−及びＳ４−の各々は、上向きに、導電性部材４５０ａの面に対してほぼ垂直に引かれる。
【００３８】
図１１の（Ｂ）においては、ここでは電界が上向き方向に反転されており、これは、一次データ素子Ｐ１＋、Ｐ２＋、Ｐ３＋及びＰ４＋を「引き上げ」、二次データ素子Ｓ１−、Ｓ２−、Ｓ３−及びＳ４−を「引き下げる」効果を有する。各々の二次データ素子は、２つの双安定機械的位置の一方へ移動し、この位置は、二次データ素子とその対応する一次データ素子との間の相互作用によって決定される。
【００３９】
図１１の（Ｃ）においては、データ素子は、上向きの印加電界に応答して移行し続ける。具体的には、Ｓ１−は、（その対応する「後続の一次」）Ｐ２＋の近くに移動し、一方、Ｓ２−、Ｓ３−及びＳ４−は、それらの対応する後続の一次データ素子から遠ざかるようにさらに移行する。
【００４０】
図１１の（Ｄ）においては、電界は下向き方向になるように再び反転され、それにより、すべての一次データ素子Ｐ１＋、Ｐ２＋、Ｐ３＋及びＰ４＋は双安定位置に至り、二次データ素子Ｓ１−、Ｓ２−、Ｓ３−及びＳ４−は直立する。具体的には、Ｐ２＋は、Ｓ１−の引力を受けて（図１１の（Ｃ）も参照されたい）、前方（「１」データ・ビット）位置に引き下げられる。他の一次データ素子Ｐ１＋、Ｐ３＋及びＰ４＋は、（以下の例において説明されるように）近くに帯電素子を設けることによって又はそれらの形状を制御することによって構成されており、すぐ前に二次データ素子が存在しなくても、それらは後方（「０」データ・ビット）位置に引き下げられる。後述する数値計算においては、負に帯電した静止素子又は点電荷４６２がこの役割を果たす。データ素子が図１１の（Ｄ）に示される新しい平衡位置になったときに、Ｐ２＋は前方（「１」データ・ビット）位置にあり、一方、他方の一次データ素子は後方（「０」データ・ビット）位置にある。図１１の（Ａ）と図１１の（Ｄ）を比較することによって、「１」データ・ビットがシフト・レジスタ・デバイスを通って前進したことが分かる。図１１のジグザグの幾何学形状は、明確な目的を果たす。データの流れは種々のデータ素子の引力によって生じるため、より直線的なアレイに配置されたデータ素子は、情報を前方にほとんど伝播しない。データ素子を図１１に示されるような２次元アレイに配置することによって、データ素子Ｐｎ＋をＳｎ−１−の方へ引き戻すことが、情報をＳｎ−に前進させるように位置Ｐｎ＋に作用する。
【００４１】
ここで、図１１のデータ素子の挙動を、（可撓性ポリマー・ビームとして製造することができる）データ素子が剛性ピボット・ビームとしてモデル化される特定のモデル計算に関連して説明する。このモデルにおいて、一次データ素子Ｐ１＋、Ｐ２＋、Ｐ３＋及びＰ４＋は、０．５２ミクロンの長さを有し、一方、二次データ素子Ｓ１−、Ｓ２−、Ｓ３−及びＳ４−は、０．７２ミクロンの長さを有するが、一次及び二次データ素子の幅及び厚さは、それらがここでは一定であるとみなされる減衰係数を決定する範囲内の計算にのみ重要である。導電性部材４５０ａの面に平行な素子の相対位置は、図１１から収集することができる。一次及び二次データ素子はそれぞれのピボットを有するものとしてモデル化され、二次データ素子のピボットは導電性部材４５０ａの面内に配置されており、一次データ素子のピボットはこの面の０．０６ミクロン上方に配置されており、このようにピボットを位置決めすることによって、一次データ素子と二次データ素子との間の相互作用が最適化されることを見出した。
【００４２】
一次及び二次データ素子に加えて、−１．６７×１０−１７Ｃの点電荷を有すると推定される、導電性部材４５０ａの０．６ミクロン上方に位置決めされた、近くの静止素子４６２（図１１を参照されたい）が存在する。一次及び二次データ素子の両方は、それらのそれぞれの中央上縁部において大きさ２．３５×１０−１６Ｃの点電荷を有するとみなされる。
【００４３】
ｎ番目のデータ素子に対して、他の一次及び二次データ素子からの電界及び点電荷４６２からの電界を含む印加電界と組み込み電界との合計である局所電界から素子に及ぼされる静電力によって、トルクτ１ｎが生じる。（図１２においてプロットされた）外部印加電界は、電極４５０ａ、４５０ｂに印加された電位と表面電荷からの組み込み電界との両方から生じる。第２のトルクτ２ｎは、ｎ番目のデータ素子を垂直にする、角度θｎを平衡状態にする弾性復元力によって生じる。π／８より小さい角度の場合には、トルクの傾きｄτ２ｎ／ｄθｎは、それぞれ一次及び二次データ素子について２．５０×１０−１５及び１．２５×１０−１５Ｎ・ｍ／ラジアンに等しい。角度＞π／８の場合には、導電性部材４５０ａが配置される面に固定された実在の可撓性カンチレバーの挙動をシミュレートするために、トルクの傾きが二倍にされる。負に帯電した静止素子４６２は、一次データ素子が垂直から２８度以上傾くことを阻止する。一次及び二次データ素子のモーメントは無視できるので、ｎ番目のレバーの運動式は、ｄθｎ／ｄｔ＝（τ１ｎ＋τ２ｎ）／γｎである。図１２に示されるデータ素子の運動についての結果は、プロットされた外部電界についての周期的境界条件を用いてこの式を数値的に解くことによって生成された。減衰係数γｎは、一次及び二次データ素子の両方について４×１０−２２Ｎ・ｍ・ｓ／ラジアンであり、数字は、液体粘度０．５ｃＰの場合に適切となるように推定された。液体誘電率は、２０になるように選択された。
【００４４】
図１２は、図の左側にプロットされた外部電界におけるデータ素子の運動を示す。矢印は、Ｐ３＋からＳ３−を経てＰ４＋に移動する単一の「１」ビットをたどっている。静止組み込み電界は、−３．２Ｖ／μｍ（ミクロン）である。Ｐ３＋からＳ３−への「１」データ・ビットの伝送は、電界の方向が反転され５．２Ｖ／μｍまで増加されたときに起こる。この反転の際に、一次データ素子は垂直方向に向けて引き上げられ、Ｓ３−は内側に傾くようにＰ３＋によって引き寄せられる。次に、外部電界がゼロに切り替えられ、Ｐ４＋がＳ３−によって引き寄せられて、その結果、Ｐ４＋の配向が「１」の状態に対応する。電界を−５Ｖ／μｍにすることによって、静止状態へ向かうシステムの戻りが促進され、これは最終的に、サイクルを完了するために組み込み電界によって安定化される。
【００４５】
異なる極性及び密度の電荷を有する可撓性（フレキシブル）素子の製造は、図１１に示される実施形態にとって重要である。異なる領域が異なる電荷を持つようにそれらの領域をパターン形成することは、付加的なリソグラフィ・ステップを導入することによって行われるが、これは、正確な位置合わせを必要とし、製造コストを大幅に増加させる。好ましい解決策は、異なる電荷を有する領域が異なる高さになるようにメモリ・シフト・レジスタを設計することである。マイクロコンタクト印刷においては、表面上に分子インクがパターン形成された、局所的にパターン形成されたスタンプを、平坦な基板に接触させる。インクは、スタンプが突出する場所でのみ平坦な基板に転写される。或いは、インクを最初に平坦な基板に塗布し、次いでスタンプを基板に接触させる場合には、インクは、基板に最も近いスタンプの層に転写されることになる。この原理を用いて、種々のデータ素子Ｐ１＋、Ｓ１−、Ｐ２＋、Ｓ２−、Ｐ３＋、Ｓ３−、Ｐ４＋、Ｓ４−を含む成型メモリを平坦なインク付きプレートと接触させて、化学種を選択的に最上面のみに転写することができる。インクを転写する前に、この最上面の化学的性質は、転写される化学種を固定化するように調整される。上部電極もまた、特定の化学種を用いて機能を持たせることができる。
【００４６】
上部導電性部材又は電極４５０ｂを（下部導電性部材又は電極４５０ａに固定されることが好ましい）データ素子Ｐ１＋、Ｓ１−、Ｐ２＋、Ｓ２−、Ｐ３＋、Ｓ３−、Ｐ４＋、Ｓ４−上に位置決めすることによって、デバイスは、イオン化しない高誘電率の溶媒（図示せず）を内部に含むように組み立てることができる。導電性部材４５０ａ、４５０ｂの表面又はデータ素子（Ｐ１＋、Ｓ１−、Ｐ２＋、Ｓ２−、Ｐ３＋、Ｓ３−、Ｐ４＋、Ｓ４−）の表面から溶媒に入るイオンは、最初にその表面上に残っているいずれかの電荷によって引き寄せられて、二重層を形成することになる。しかしながら、導電性部材４５０ａ、４５０ｂによって印加された適切な高電界においては、イオンは、別の表面に引き離すことができる。この他の表面が、これらの可動イオンを永久に拘束するように機能化されている場合には、２つの表面は永久電荷を有することになる。デバイスから外部電位が除去されたときに、永久組み込み電界が残ることになる。
【００４７】
本明細書において開示される好ましいメモリ・シフト・レジスタの実施形態は、直列に配置されたデータ素子を含む。図１３に示されるように、この一連のデータ素子は、必ずしも列に配置される必要はなく、螺旋状の形状を形成することができる。図１３においては、入力素子５０４が、共にメモリ・シフト・レジスタ５０２を形成する一連のデータ素子５１０の一端に位置決めされる。この入力素子５０４は、図４に関連して前述された入力又は受信素子１２０’と同様に機能することができるという利点があり、それにより、例えば（図１３には示されていない）電極を用いてデータを入力するために、以前に説明したブロードキャスティング法を用いることができる。多数のシフト・レジスタ５０２が使用される場合には、それらは、１つのシフト・レジスタが隣接するシフト・レジスタを包囲する同心円（図示せず）を形成するように配置することができる。同心の幾何学形状にすることによって、大きな回転半径を維持したまま多くのシフト・レジスタを高密度で効率的に詰め込むことができるようになる。こうした同心配置のすべてのシフト・レジスタは、単一の電極と平行にして動作させることができる。
【００４８】
ここで、図１４に示される交差点型メモリ・デバイス５３０に関連してシフト・レジスタをコンパクトに配置する別の方法を説明する。（互いにオフセットされる）下部ライン５４４及び上部ライン５４８のグループによって定められる各々の交差点５４０に、シフト・レジスタ５０２が配置される（分かりやすくするために図１４には示されてないが、図１３を参照されたい）。一連の別々のコンタクト５６４、５６８は、支持体チップ（図示せず）をそれぞれライン５４４及び５４８の個々の１つに接続することに注意されたい。この配置は、デバイス５３０の一方の側のみからシフト・レジスタ５０２にアクセスできるようにする。各々の交差点５４０又はノードにおけるシフト・レジスタ５０２は、ライン５４４及び５４８の固有の組み合わせに電位を印加することによってアクセスされる。幾つかの行／列の組み合わせがノードに対応しないという事実は、システム・コントローラ（図示せず）によって処理することができる。したがって、ライン５４４、５４８及びそれらの関連する交差点５４０がメモリ層を形成し、必要であればその多くを互いの上に積み重ねてもよい。層をわずかにオフセットすることによって、各々の層は、板ぶき（shingled）の配置で、下にあるドライバ（駆動）チップに直接取り付けることができる。
【００４９】
図１５の（Ａ）は、幾つかのライン５４４を（しかし、分かりやすくするためにライン５４８なしで）示す。図１５の（Ｂ）に示されるデバイス５３０の断面図は、ライン５４４及び５４８の各々が、それぞれ、シリコン・チップなどのチップ（図示せず）と光学的に連通する平行な導波管５７４及び５７８を含むことができるという利点があることを示す。シフト・レジスタ５０２は、ライン５４４を生成するのに用いられるものと同じ型を用いて、下部導波管５７４の表面上に形成することができる。また、導波管５７４及び５７８は、導電性のものとすることができるという利点があり、その結果、電圧を印加することができる。
【００５０】
前述のように、一連のデータ素子の最後のデータ素子の配向を光学的に検出して、シフト・レジスタ５０２に保存されたデータを読み出すことができる。光学的検出は、導波管５７４及び５７８間の間隔と、シフト・レジスタ５０２における最後のデータ素子（例えば、図２及び図３に見られるデータ素子１００ｄ）の幾何学形状とを調節することによって可能にされ、それにより、シフト・レジスタ５０２における最後のデータ素子の位置に応じて、光５８６が１つの導波管５７８から別の導波管５７４に散乱される。データ素子５１０が約０．２ミクロン四方である場合には、シフト・レジスタがこうしたデータ素子を２５００個含むとすると、シフト・レジスタ５０２は約１０ミクロン四方となる。これらの寸法は、それら自体を成型導波管に組み込むのに役立つ。こうした構造体がコントローラ／ドライバ・チップに取り付けられるときには、正確な重ね合わせは必要とされない。
【００５１】
図１４及び図１５に示される交差点型メモリ・デバイス５３０は、図２及び図３に示されるタイプのメモリ・シフト・レジスタ、又は、図１１に示されるタイプのメモリ・シフト・レジスタ、或いはその幾つかの組み合わせを含むものとすることができる。デバイス５３０の種々の構成部品は、エンボス加工することによって、ＵＶ硬化若しくは熱インプリントすることによって、又は従来の光リソグラフィによって、形成することができる。コンタクト形成方法は、高解像度と、低コストと、多レベルのパターンを形成する能力とを与える。種々の層をまとめて集積デバイスを形成する際に層をそれらの正しい面内位置に一致させるのに役立つ特定の形状を有する基準マークを層にインプリントすることによって、適切な位置合わせを達成することができるため、種々の層の正確な面内位置合わせを不要にすることができる。
【００５２】
ドライバ、検出、制御、エラー補正、及びインターフェースは、微細加工電子部品からなる他の集積構成部品を用いて実施されることが好ましい。大きいメモリ・シフト・レジスタは、メモリ層あたりにより多くの情報を詰め込むことができるという利点を有するが、小さいメモリ・シフト・レジスタは、より迅速に情報にアクセスすることができ、欠陥又は局所的なシフト・エラーによってほとんど妨害されない。データをメモリ・シフト・レジスタに書き込む前に、コントローラ（例えば、図１のコントローラ１４及び図４の１１４）は、不良レジスタをマップ・アウトして、それらがデータを保存するのに用いられないようにすることができる。ハード・ディスク・ドライブにおいて用いられるものと同様のエラー訂正コードを用いて、エラーが生じたときにエラーを訂正することができる。また、異なるレジスタ間で「分散」されるようにデータをコード化して、１つのレジスタが不良になってもデータを回復できるようにすることができる。コントローラを用いて、新たに発見されたあらゆる不良レジスタを追跡し続けることができる。
【００５３】
本発明は、本発明の趣旨又は本質的な特徴から逸脱することなく、他の特定の形態で具体化されてもよい。説明された実施形態は、あらゆる点で、単なる説明であって制限するものではないと考えられるべきである。したがって、本発明の範囲は、上記の説明ではなく特許請求の範囲によって示される。請求項の均等物の意味及び範囲内のすべての変更は、本発明の範囲内に包含されることになる。
【図面の簡単な説明】
【００５４】
【図１】メモリ・シフト・レジスタの特定の態様を示す断面図である。
【図２】どのようにしてデータがメモリ・シフト・レジスタに入力されるかを示す第１のメモリ・シフト・レジスタの断面図である。
【図３】どのようにしてデータをメモリ・シフト・レジスタから読み出すことができるかを示す、図２のメモリ・シフト・レジスタの断面図である。
【図４】データをメモリ・シフト・レジスタに入力するための好ましい方法を示す断面図である。
【図５】本明細書に開示される原理に基づくメモリ・シフト・レジスタのマクロ的な実施形態の略断面図である。
【図６】エラストマー材料の壁がデータ素子として機能するメモリ・シフト・レジスタの概略図である。
【図７】エラストマー材料の壁がデータ素子として機能するメモリ・シフト・レジスタの概略図である。
【図８】第２のメモリ・シフト・レジスタに関連する物理的原理を示す図である。
【図９】第２のメモリ・シフト・レジスタに関連する物理的原理を示す図である。
【図１０】第２のメモリ・シフト・レジスタに関連する物理的原理を示す図である。
【図１１】第２のメモリ・シフト・レジスタを示す平面図である。
【図１２】図１１の一次及び二次データ素子によって形成された（垂直方向に対する）角度が、印加電界に応答して時間の経過と共にどのように変化するかを示す図である。
【図１３】メモリ・シフト・レジスタのデータ素子をどのように螺旋状の形状に配置できるかを示す実施形態の平面図である。
【図１４】メモリ・シフト・レジスタが各々の交差点に存在する交差点型デバイスを示す平面図である。
【図１５】図１４に示される実施形態の平面図及び断面図である。
【図１】
2009519558.tif 000003
【図２】
2009519558.tif 000004
【図３】
2009519558.tif 000005
【図４】
2009519558.tif 000006
【図５】
2009519558.tif 000007
【図６】
2009519558.tif 000008
【図７】
2009519558.tif 000009
【図８】
2009519558.tif 000010
【図９】
2009519558.tif 000011
【図１０】
2009519558.tif 000012
【図１１】
2009519558.tif 000013
【図１２】
2009519558.tif 000014
【図１３】
2009519558.tif 000015
【図１４】
2009519558.tif 000016
【図１５】
2009519558.tif 000017
【手続補正書】
【提出日】平成21年2月13日(2009.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列に配置された少なくとも４つのデータ素子であって、前記データ素子の各々は、支持体に固定され、複数の機械的に安定な位置の間で移行可能である、少なくとも４つのデータ素子と、
前記データ素子のすべてに同時に電磁界を印加する少なくとも１つの構成部品であって、前記データ素子のすべてに印加された前記電磁界に応答して、前記データ素子の少なくとも１つが１つの機械的に安定な位置から別の機械的に安定な位置に移行する、少なくとも１つの構成部品と、
を含むデータ・デバイス。
【請求項２】
前記データ素子に前記電磁界が印加されたときにデータを前記データ素子に入力する入力素子を含む、請求項１に記載のデータ・デバイス。
【請求項３】
前記入力素子は複数の機械的に安定な位置の間で移行可能である、請求項２に記載のデータ・デバイス。
【請求項４】
前記入力素子の位置を制御する電極をさらに含む、請求項３に記載のデータ・デバイス。
【請求項５】
データがデータ・デバイスから読み出されるときに位置が固定されたままの終端素子を含み、前記入力素子と前記終端素子とは一連の前記データ素子の両端に配置される、請求項２に記載のデータ・デバイス。
【請求項６】
前記入力素子は、前記少なくとも１つの構成部品によって印加された電磁界により複数の機械的に安定な位置の間で移行させることができ、前記印加された電磁界は、前記データ素子のいずれも新しい機械的に安定な位置に移行させない、請求項２に記載のデータ・デバイス。
【請求項７】
前記支持体は導電性である、請求項１に記載のデータ・デバイス。
【請求項８】
前記データ素子は２つの機械的に安定な位置の間で可逆的に移行可能である、請求項１に記載のデータ・デバイス。
【請求項９】
（ｉ）第１のタイプのデータ・ビットが、第１の機械的に安定な位置にあるデータ素子の単一の素子によって表され、（ｉｉ）（前記第１のタイプとは異なる）第２のタイプのデータ・ビットが、一方が（前記第１の機械的に安定な位置とは異なる）第２の機械的に安定な位置にあり他方が前記第１の機械的に安定な位置にある２つの隣接データ素子によって表される、請求項１に記載のデータ・デバイス。
【請求項１０】
前記データ素子の各々は一次データ素子と二次データ素子との両方を含む、請求項１に記載のデータ・デバイス。
【請求項１１】
前記機械的に安定な位置は、印加電界によってもたらされる、または、前記データ素子の固有の弾性によって生じる、請求項１に記載のデータ・デバイス。
【請求項１２】
導電性の支持体と、
少なくとも８つのデータ素子のグループであって、前記データ素子の各々が、ｉ）前記導電性の支持体に固定された部分とｉｉ）移行可能な端部とを有し、第１の機械的に安定な配置と第２の機械的に安定な配置との間で可逆的に移行可能である、少なくとも８つのデータ素子のグループと、
前記データ素子に近接した少なくとも１つの導電性部材であって、前記導電性部材と前記支持体との間に印加された電位に応答して前記データ素子に電荷が蓄積し、その結果、ｉ）異なる機械的配置とｉｉ）それらのそれぞれのベース部分よりも互いにより近いそれぞれの端部とを有するいずれか２つの隣接データ素子について、前記２つの隣接データ素子が互いに反発し合い、前記２つの隣接データ素子の各々が１つの安定な配置から別の安定な配置に移行する、少なくとも１つの導電性部材と、
前記データ素子のグループの一端に配置される入力素子と、を含むメモリ・シフト・レジスタであって、
前記入力素子は前記メモリ・シフト・レジスタへのデータ入力を容易にする、メモリ・シフト・レジスタ。
【請求項１３】
（ｉ）第１のタイプのデータ・ビットが、第１の機械的に安定な配置であるデータ素子の単一の素子によって表され、（ｉｉ）（前記第１のタイプとは異なる）第２のタイプのデータ・ビットが、一方が（前記第１の機械的に安定な配置とは異なる）第２の機械的に安定な配置であり他方が前記第１の機械的に安定な配置である２つの隣接データ素子によって表される、請求項１２に記載のメモリ・シフト・レジスタ。
【請求項１４】
前記第１のタイプのデータ・ビットを表す前記データ素子の各々について、その端部がその固定部分よりも前記入力素子に近い、請求項１３に記載のメモリ・シフト・レジスタ。
【請求項１５】
前記支持体及び前記データ素子は単一の材料片から形成される、請求項１３に記載のメモリ・シフト・レジスタ。
【請求項１６】
前記データ素子は膨張プロセスを経た成型ポリマーから形成される、請求項１３に記載のメモリ・シフト・レジスタ。
【請求項１７】
前記入力素子を所定の位置に位置決めすることによって第１のデータ・ビットを前記メモリ・シフト・レジスタに入力するステップと、前記導電性部材と前記支持体との間に電位を印加して、前記データ素子の少なくとも１つを第１の機械的に安定な配置から第２の機械的に安定な配置に移行させるステップとを含む、請求項１２に記載のメモリ・シフト・レジスタを用いる方法。
【請求項１８】
前記位置決めすることは、前記入力素子の端部を前記データ素子の前記端部の近くに移動させることを含む、請求項１７に記載の方法。
【請求項１９】
各々の付加的なデータ・ビットについて、前記入力素子を所定の位置に位置決めし、前記第１のデータ・ビットが前記データ素子の前記グループに沿って前記入力素子から遠ざかる方向にシフトするように前記導電性部材に電気パルスを導入することによって、前記付加的なデータ・ビットを前記メモリ・シフト・レジスタに入力するステップをさらに含む、請求項１７に記載の方法。
【請求項２０】
前記メモリ・シフト・レジスタは、データが前記メモリ・シフト・レジスタから読み出されるときに固定されたままの状態の終端素子を含み、前記方法は、前記終端素子に隣接するデータ素子の前記機械的配置を判断することによって前記メモリ・シフト・レジスタからデータ・ビットを読み出すステップをさらに含む、請求項１７に記載の方法。
【請求項２１】
前記データ素子の配置が不変のまま前記入力素子が１つの安定な配置から別の安定な配置に移行するように、前記導電性部材と前記支持体との間に電磁界を印加するステップをさらに含む、請求項１７に記載の方法。
【請求項２２】
前記メモリ・シフト・レジスタからデータを光学的に読み出すステップをさらに含む、請求項１７に記載の方法。
【国際調査報告】
2009519558.tif 000018
2009519558.tif 000019