(57)【要約】一連の時間間隔中に変化する出力信号を有するシグマデルタ変調器におけるリミットサイクルを検出するための方法が提供される。この方法において、所定の時間間隔後に該変調器出力信号のレベルを示す第一値は第一メモリに格納され、該所定の時間間隔の後で更なる時間間隔後に該変調器出力信号のレベルを示す第二値は第二メモリに格納される。該第一メモリに格納される該第一値は、該第二メモリに格納される該第二値と比較され、該変調器出力信号において生じるリミットサイクルの傾向を示す出力は、そのような比較に応じて提供される。そのような方法は、率直に実施することができて非常に正確なリミットサイクル検出機構を提供するので、シグマデルタ変調器におけるリミットサイクルを検出するのに特に有利である。
2009519614.tif 000002
【特許請求の範囲】
【請求項１】
時間に関する一連の反復中に変化する出力信号を有するシグマデルタ変調器におけるリミットサイクルを検出する回路であって、
所定の反復後に変調器出力信号のレベルを示す第一値を格納する第一メモリ手段と、
該所定の反復に続くさらなる反復後に該変調器出力信号のレベルを示す第二値を格納する第二メモリ手段と、
該第一メモリ手段に格納された該第一値を、該第二メモリ手段に格納された第二値と比較する比較手段と、  
そのような比較に応じて、該変調器出力信号において生じるリミットサイクルの傾向を示す出力を提供する検出手段と
を備える、回路。
【請求項２】
前記第一および第二メモリ手段は、前記変調器の状態空間変数の第一および第二値を格納するように構成されている、請求項１に記載の回路。
【請求項３】
前記状態空間変数は、
【数１】
2009519614.tif 000027
という形の関数であって、ここに、Ｎは複数のフィルタ段階を備える前記変調器の次数であり、ｃｉは各段階の雑音形成係数であり、ｓｉは各段階の出力であり、ｎは既定の反復である、請求項２に記載の回路。
【請求項４】
前記第一および第二メモリ手段は、関連反復後に前記変調器の出力ビットストリームの最後のＱ出力ビットを格納するように構成される、請求項１に記載の回路。
【請求項５】
前記第一および第二メモリ手段は、関連反復後に前記変調器の出力ビットストリームの最後のＱ出力ビットを格納するための第一および第二シフトレジスタを備える、請求項４に記載の回路。  
【請求項６】
リセット手段は、所定の反復に続いて起こる事前にセットされた数Ｒの反復後に、前記第一メモリ手段に格納された前記値をリセットするために提供される、請求項１〜請求項５のいずれか一項に記載の回路。
【請求項７】
前記リセット手段は、事前にセットされた数Ｒの反復後に、前記第二シフトレジスタの内容を前記第一シフトレジスタにコピーするように構成された、請求項５および６に記載の回路。
【請求項８】
前記比較手段は、所定の反復に続いて起こる複数のさらなる反復に対して、前記第一メモリ手段に格納された前記第一値を、前記第二メモリ手段に格納された前記第二値のそれぞれと比較する、請求項１〜請求項７のいずれか一項に記載の回路。
【請求項９】
妨害手段は、前記変調器出力信号において生じるリミットサイクルの傾向を除去するために、生じるリミットサイクルの傾向を示す前記検出手段からの出力に応じて、前記変調器の入力に妨害を加えるために提供される、請求項１〜請求項８のいずれか一項に記載の回路。
【請求項１０】
時間に関する一連の反復中に変化する出力信号を有するシグマデルタ変調器におけるリミットサイクルを除去するための回路であって、
該変調器出力信号において生じるリミットサイクルの傾向を示す出力を提供するための検出手段と、
該変調器出力信号において生じるリミットサイクルの傾向を除去するために、生じるリミットサイクルの傾向を示す該検出手段からの出力に応じて、該変調器の入力に妨害を加えるための妨害手段と
を備える、回路。
【請求項１１】
一連の時間間隔中に変化する出力信号を有する変調器におけるリミットサイクルを検出する方法であって、
所定の時間間隔後に該変調器出力信号の前記レベルを示す第一値を格納することと、
該所定の時間間隔の後で更なる時間間隔後に該変調器出力信号のレベルを示す第二値を格納することと、
前記第一メモリ手段に格納される該第一値を前記第二メモリ手段に格納される第二値と比較することと、
そのような比較に応じて、該変調器出力信号において生じるリミットサイクルの傾向を示す出力を提供することと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シグマデルタ変調器に関する。
【背景技術】
【０００２】
シグマデルタ変調は、電気信号をアナログ形式からデジタル形式へ、およびその反対に変換する、普及している方法である。そのような変調技術は典型的に、アナログ電気信号を低ビットの高度にオーバーサンプリングされたデジタル表現に変換するステップを伴う。さらに、前記技術は、フィードバック経路を使用して量子化雑音をそれが目立たない高周波数に形成することができるという点において、オーバーサンプリングから大いに恩恵を受ける。回路欠点に対するその低い回路複雑性およびロバスト性により、１ビットシグマデルタ基盤アナログ／デジタルおよびデジタル／アナログ変換器は、携帯電話技術および高性能ステレオシステムなどの音響用途において広く使用されている。
【０００３】
図１は、アナログ／デジタル変換においてしばしば使用されるフィードフォワードシグマデルタ変換器の一般的な例を示す回路図である。この変換器は、前記シグマデルタ変調器の次数に対応する多数の積分器を含むループフィルタ１２において終了する、変換されるアナログ入力信号に対する入力線１１を有するフィードバックシステムを使用する。各積分器は、各自増幅器１３における適切な係数が乗じられる状態空間変数を出力し、すべての前記増幅器１３の出力は加算器１４において合計される。結果として生じる合計出力は、合計の符号によって、量子化器１５において１をプラスまたはマイナスするように量子化され、量子化された値は出力ビットとして出力線１６へと渡され、また前記入力線１１上で供給される入力信号からも差し引かれる。
【０００４】
しかし、シグマデルタ変調器は、出力ビットが繰り返しパターンに入るリミットサイクルという問題を抱える場合があり、この現象を防ぐ現在の方法は、不要な雑音を導入し、必ずしも成功するとは限らず、必要でない時にしばしば実行される。
【０００５】
非特許文献１によって最初に構想されたとおりのシグマデルタ変調は、十分に確立した技術である。しかし、非特許文献２によって示されるように、前記概念の理論的解釈は限られている。シグマデルタ変調器の説明における最も重要な進歩は、非特許文献３および非特許文献４においてなされている一方で、有用な線形化技術は、非特許文献５で説明されており、非特許文献６によってさらに詳しく説明されている。しかし、これらすべての開発には、シグマデルタ変調器（ＳＤＭ）の統一的表示がない。その代わり、いくつかの機種が提供され、それぞれが一定の精度でＳＤＭのいくつかの側面を説明している。
【０００６】
ＳＤＭにおけるリミットサイクルについての基本研究は、低位ＳＤＭに通常制約されており、そのような研究は、非特許文献７、非特許文献８、および非特許文献９のものを含み、したがって、高位雑音形成技術を使用する技術者にはほとんど実用的価値がない。近年の研究は、シグマデルタ変調器におけるリミットサイクルの理論を著しく前進させており、そのような研究は、非特許文献１０、非特許文献１１、および非特許文献１２を含む。最も顕著には、非特許文献１３において、結果は一般的なフィードフォワード（インターポラティブとも呼ばれる）に対するリミットサイクルの特徴に関して、特にそれらの安定性について導き出された。非特許文献１４において、同様の結果がフィードバックシグマデルタ変調器に対して得られた。
【０００７】
リミットサイクル防止は典型的に、非特許文献１５で説明されているとおり、量子化の直前に、均一または三角確率分布で、信号を加えることによって達成される。適切なディザリング配列が加えられると、出力ビットが入れ替えられる場合があり（出力ビットが＋１から−１、または−１から＋１に変更される）、周期的出力パターンが破壊される可能性がある。しかし、ディザは信号対雑音比、安定性、およびシグマデルタ変調器のダイナミックレンジを減らす。さらに、それは必要ないときに加えられ、多くの場合、リミットサイクルを破壊するのに十分ではない場合がある。
【０００８】
リミットサイクルの発生を回避するため、または独立型リミットサイクル除去機構を提供するための配置を開示する下記の従来技術の参考文献を参照してもよい。
【０００９】
カナダ特許第１０７８４６３号はデジタルフィルタ回路を開示するが、（任意次数の）シグマデルタ変調器とは根本的に異なる二次再帰形デジタルフィルタに限定されている。特許文献１は、特定種類の入力を備えるデジタルフィルタに限定されるリミットサイクル振動抑制方法に関する。それはシグマデルタ変調器に当てはまらない。
【００１０】
特許文献２は、アイドルトーン（リミットサイクルとは明確に異なる）を軽減し、リミットサイクル検出ウィンドウを持たないシグマデルタアナログ／デジタル変換器用のディザリング方法に関する。特許文献３は、リミットサイクルを除去するために量子化器入力をディザリングする技術を使用した、アイドルトーンが軽減したシグマデルタ変換用の方法を開示する。前記方法は代替ディザ生成機構を使用する。それはリミットサイクルを検出せず、リミットサイクル除去の次善の最適方法を使用する。特許文献４は、前記量子化器をディザリングするステップより好ましい、フィードバックループにおいてディザを適用することによる、シグマデルタ変調器における周期雑音の軽減のための方法を開示する。この方法はリミットサイクルを検出しない。
【００１１】
特許文献５は、シグマデルタＤＡＣ用の無トーンディザリング方法を説明し、フィードバックループにおいて（またはその前に）ディザリングを適用してリミットサイクルを除去する。前記方法はリミットサイクルを検出しない。特許文献６は、入力信号がない時に発生するリミットサイクルを除去するのみであるデジタルフィルタのリミットサイクル軽減システムに関する。それはまた、入力がない時にＳＤＭの出力に影響も及ぼすが、前記システムはリミットサイクル中にはない。特許文献７は、特許文献６の回路と同じ不利な点を抱えるデジタルフィルタにおけるリミットサイクルを軽減するための回路に関する。
【００１２】
特許文献８は、特許文献６および特許文献７の回路と同じ不利な点を抱えるＤ／Ａ変換装置に関する。特許文献９は、リミットサイクルが発生するのを防ぐために前記量子化器のうちの１つのビットにおけるランダム値を使用するＤ／Ａ変換器用のシグマデルタ変調器を開示する。このことは、それらが除去されることを保証せず、短期間リミットサイクルを防止しない場合がある。さらに、それはリミットサイクルを検出できない。
【特許文献１】欧州特許第１３９４９４２号明細書
【特許文献２】米国特許第６８２５７８４号明細書
【特許文献３】国際公開第２００４００４１３１号パンフレット
【特許文献４】米国特許第６１７５３２１号明細書
【特許文献５】米国特許出願公開第２００４０３６６３６号明細書
【特許文献６】特開昭５５−０７１３１５号公報
【特許文献７】米国特許第４３２１６８５号明細書
【特許文献８】特開２００３−２７３７４０号公報
【特許文献９】特開平４−３１７２２４号公報
【非特許文献１】Ｆ．ｄｅ  Ｊａｇｅｒ、「Ｄｅｌｔａ−ｍｏｄｕｌａｔｉｏｎ  −  ａ  ｍｅｔｈｏｄ  ｏｆ  ｛ＰＣＭ｝  ｔｒａｎｓｍｉｓｓｉｏｎ  ｕｓｉｎｇ  ｔｈｅ  ｏｎｅ  ｕｎｉｔ  ｃｏｄｅ」、Ｐｈｉｌｉｐｓ  Ｒｅｓｅａｒｃｈ  Ｒｅｐｏｒｔ、ｖｏｌ．７、ｐｐ．４４２−４６６、１９５２
【非特許文献２】Ｓ．Ｎｏｒｓｗｏｒｔｈｙ、Ｒ．Ｓｃｈｒｅｉｅｒ、  ａｎｄ  Ｇ．Ｔｅｍｅｓ、「Ｄｅｌｔａ−Ｓｉｇｍａ  Ｄａｔａ  Ｃｏｎｖｅｒｔｅｒｓ」、ＩＥＥＥ  Ｐｒｅｓｓ、１９９７
【非特許文献３】Ｌ．Ｒｉｓｂｏ、「Ｓｉｇｍａ−Ｄｅｌｔａ  Ｍｏｄｕｌａｔｏｒｓ  −  Ｓｔａｂｉｌｉｔｙ  Ａｎａｌｙｓｉｓ  ａｎｄ  Ｏｐｔｉｍｉｚａｔｉｏｎ」、ＰｈＤ  Ｔｈｅｓｉｓ、Ｅｌｅｃｔｒｏｎｉｃｓ  Ｉｎｓｔｉｔｕｔｅ．Ｌｙｎｇｂｙ：Ｔｅｃｈｎｉｃａｌ  Ｕｎｉｖｅｒｓｉｔｙ  ｏｆ  Ｄｅｎｍａｒｋ、１９９４、ｐｐ．１７９
【非特許文献４】Ｓ．Ｈｅｉｎ  ａｎｄ  Ａ．Ｚａｋｈｏｒ、「Ｓｉｇｍａ  Ｄｅｌｔａ  Ｍｏｄｕｌａｔｏｒｓ：ｎｏｎｌｉｎｅａｒ  ｄｅｃｏｄｉｎｇ  ａｌｇｏｒｉｔｈｍｓ  ａｎｄ  ｓｔａｂｉｌｉｔｙ  ａｎａｌｙｓｉｓ」、Ｎｅｗ  Ｙｏｒｋ、Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ、１９９３
【非特許文献５】Ｓ．Ｈ．Ａｒｄａｌａｎ  ａｎｄ  Ｊ．Ｊ．Ｐａｕｌｏｓ、「Ａｎ  Ａｎａｌｙｓｉｓ  ｏｆ  Ｎｏｎｌｉｎｅａｒ  Ｂｅｈａｖｉｏｒ  ｉｎ  Ｄｅｌｔａ−Ｓｉｇｍａ  Ｍｏｄｕｌａｔｏｒｓ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ  Ｉ：Ｆｕｎｄａｍｅｎｔａｌ  Ｔｈｅｏｒｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ、ｖｏｌ．３４、ｐｐ．５９３−６０３、１９８７
【非特許文献６】Ａ．Ｊ．Ｍａｇｒａｔｈ、「Ａｌｇｏｒｉｔｈｍｓ  ａｎｄ  Ａｒｃｈｔｅｃｔｕｒｅｓ  ｆｏｒ  Ｈｉｇｈ  Ｒｅｓｏｌｕｔｉｏｎ  Ｓｉｇｍａ−Ｄｅｌｔａ  Ｃｏｎｖｅｒｔｅｒｓ」、ＰｈＤ  Ｔｈｅｓｉｓ、Ｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｉｎｇ、Ｌｏｎｄｏｎ、Ｋｉｎｇ’ｓ  Ｃｏｌｌｅｇｅ、Ｕｎｉｖｅｒｓｉｔｙ  ｏｆ  Ｌｏｎｄｏｎ、１９９６、
【非特許文献７】Ｓ．Ｉ．Ｍａｎｎ  ａｎｄ  Ｄ．Ｐ．Ｔａｙｌｏｒ、「Ｌｉｍｉｔ  ｃｙｃｌｅ  ｂｅｈａｖｉｏｒ  ｉｎ  ｔｈｅ  ｄｏｕｂｌｅ−ｌｏｏｐ  ｂａｎｄｐａｓｓ  Ｓｉｇｍａ  Ｄｅｌｔａ  Ａ／Ｄ  ｃｏｎｖｅｒｔｅｒ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ−ＩＩ、ｖｏｌ．４６、ｐｐ．１０８６−１０８９、１９９９
【非特許文献８】Ｎ．Ｂｒｉｄｇｅｔｔ  ａｎｄ  Ｃ．Ｐ．Ｌｅｗｉｓ、「Ｅｆｆｅｃｔ  ｏｆ  ｉｎｉｔｉａｌ  ｃｏｎｄｉｔｉｏｎｓ  ｏｎ  ｌｉｍｉｔ  ｃｙｃｌｅ  ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ｓｅｃｏｎｄ  ｏｒｄｅｒ  ｓａｍｐｌｅ  ｄａｔａ  ｓｉｇｍａ  ｄｅｌｔａ  ｍｏｄｕｌａｓ」、Ｅｌｅｃｔｒｏｎｉｃｓ  Ｌｅｔｔｅｒｓ、ｖｏｌ．２６、ｐｐ．８１７−８１９、１９９０
【非特許文献９】Ｖ．Ｆｒｉｅｄｍａｎ、「Ｔｈｅ  Ｓｔｒｕｃｔｕｒｅ  ｏｆ  ｌｉｍｉｔ  ｃｙｃｌｅ  ｉｎ  ｓｉｇｍａ  ｄｅｌｔａ  ｍｏｄｕｌａｔｉｏｎ」、ＩＥＥＥ  Ｔｒａｎｓ．  Ｃｏｍｍｕｎｉｃａｔｉｏｎ、ｖｏｌ．３６、ｐｐ．９７２−９７９、１９８８
【非特許文献１０】Ｊ．Ｄ．Ｒｅｉｓｓ  ａｎｄ  Ｍ．Ｓａｎｄｌｅｒ、「Ｔｈｅ  ｈａｒｍｏｎｉｃ  ｃｏｎｔｅｎｔ  ｏｆ  ａ  ｌｏｍｉｔ  ｃｙｃｌｅ  ｉｎ  ａ  ＤＳＤ  ｂｉｔｓｔｒｅａｍ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ  １１６ｔｈ  Ｃｏｎｖｅｎｔｉｏｎ、Ｂｅｒｌｉｎ、Ｇｅｒｍａｎｙ、２００４
【非特許文献１１】Ｊ．Ｄ．Ｒｅｉｓｓ  ａｎｄ  Ｍ．Ｂ．Ｓａｎｄｌｅｒ、「Ｔｈｅｙ  ｅｘｉｓｔ：Ｌｉｍｉｔ  Ｃｙｃｌｅｓ  ｉｎ  Ｈｉｇｈ  Ｏｒｄｅｒ  Ｓｉｇｍａ  Ｄｅｌｔａ  Ｍｏｄｕｌａｔｏｒｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  １１４ｔｈ  Ｃｏｎｖｅｎｔｉｏｎ  ｏｆ  ｔｈｅ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ、Ａｍｓｔｅｒｄａｍ、Ｔｈｅ  Ｎｅｔｈｅｒｌａｎｄｓ、２００３
【非特許文献１２】Ｄ．Ｒｅｅｆｍａｎ、Ｊ．Ｄ．Ｒｅｉｓｓ、Ｅ．Ｊａｎｓｓｅｎ、  ａｎｄ  Ｍ．Ｂ．Ｓａｎｄｌｅｒ、「Ｓｔａｂｉｌｉｔｙ  Ａｎａｌｙｓｉｓ  ｏｆ  Ｌｉｍｉｔ  Ｃｙｃｌｅｓ  ｉｎ  Ｈｉｇｈ  Ｏｒｄｅｒ  Ｓｉｇｍａ  Ｄｅｌｔａ  Ｍｏｄｕｌａｔｏｒｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ  １１５ｔｈ  Ｃｏｎｖｅｎｔｉｏｎ、Ｎｅｗ  Ｙｏｒｋ、Ｎｅｗ  Ｙｏｒｋ、２００３
【非特許文献１３】Ｄ．Ｒｅｅｆｍａｎ、Ｊ．Ｄ．Ｒｅｉｓｓ、Ｅ．Ｊａｎｓｓｅｎ、  ａｎｄ  Ｍ．Ｓａｎｄｌｅｒ、「Ｄｅｓｃｒｉｐｔｉｏｎ  ｏｆ  ｌｉｍｉｔ  ｃｙｃｌｅｓ  ｉｎ  Ｓｉｇｍａ  Ｄｅｌｔａ  Ｍｏｄｕｌａｔｏｒｓ」、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍ  １、ｐｐ．３０、２００４
【非特許文献１４】Ｄ．Ｒｅｅｆｍａｎ、Ｊ．Ｄ．Ｒｅｉｓｓ、Ｅ．Ｊａｎｓｓｅｎ、ａｎｄ  Ｍ．Ｓａｎｄｌｅｒ、「Ｄｅｓｃｒｉｐｔｉｏｎ  ｏｆ  Ｌｉｍｉｔ  Ｃｙｃｌｅ  ｉｎ  Ｆｅｅｄｂａｃｋ  Ｓｉｇｍａ  Ｄｅｌｔａ  Ｍｏｄｕｌａｔｏｒｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ  １１７ｔｈ、Ｃｏｎｖｅｎｔｉｏｎ、Ｓａｎ  Ｆｒａｎｃｉｓｃｏ、ＵＳＡ、２００４
【非特許文献１５】Ｓ．Ｐ．Ｌｉｐｓｈｉｔｚ  ａｎｄ  Ｊ．Ｖａｎｄｅｒｋｏｏｙ、「Ｔｏｗａｒｄｓ  ａ  Ｂｅｔｔｅｒ  Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ｏｆ  １−Ｂｉｔ  Ｓｉｇｍａ−Ｄｅｌｔａ  Ｍｏｄｕｌａｔｏｒｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ  １１０ｔｈ  Ｃｏｎｖｅｎｔｉｏｎ、Ａｍｓｔｅｒｄａｍ、Ｈｏｌｌａｎｄ、２００１
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、シグマデルタ変調器の出力において、不要なリミットサイクルを検出および除去するためのより効果的な方法を提供することである。
【課題を解決するための手段】
【００１４】
本発明の一側面によれば、時間に関する一連の反復中に変化する出力信号を有するシグマデルタ変調器におけるリミットサイクルを検出するための回路であって、所定の反復後に変調器出力信号のレベルを示す第一値を格納するための第一メモリ手段と、前記所定の反復の後でさらなる反復後に変調器出力信号のレベルを示す第二値を格納するための第二メモリ手段と、前記第一メモリ手段に格納される前記第一値を、前記第二メモリ手段に格納される第二値と比較するための比較手段と、そのような比較に応じて、前記変調器出力信号において生じるリミットサイクルの傾向を示す出力を提供するための検出手段とを備える回路が提供される。
【００１５】
そのような回路は、直に実施することができて非常に正確なリミットサイクル検出機構を提供するので、シグマデルタ変調器におけるリミットサイクルを検出するのに特に有利である。結果として、リミットサイクル挙動が観察されるとリミットサイクル除去機構を作動させることが必要になってくるのみで、設計の大きな変化は前記検出機構を実施するためには通常必要とされない。さらに、前記検出機構は、短期間リミットサイクルを検出するように構成することができる。従来の方法と比べて、シグマデルタ変調にはＳＮＲ罰則が少なく、前記機構は実行しやすい。また、シグマデルタ変調は、従来の変調器ディザリングスキームよりも高い許容入力ダイナミックレンジを有する。リミットサイクル検出および除去スキームのアナログおよびデジタル実装は、フィードフォワードおよびフィードバック設計の両方に対して可能である。
【００１６】
そのような回路はいくつかの形をとることができる。本発明の一実施例において、前記第一および第二メモリ手段は、前記変調器の状態空間変数の第一および第二値を格納するよう配置される。
【００１７】
本発明のほかの実施例において、前記第一および第二メモリ手段は、関連反復後に前記変調器の出力ビットストリームの最後のＱ出力ビットを格納するよう配置される。好ましくは、前記第一および第二メモリ手段は、関連反復後に前記変調器の出力ビットストリームの最後のＱ出力ビットを格納するための第一および第二シフトレジスタを備える。
【００１８】
さらに、前記変調器出力信号において生じるリミットサイクルの傾向を除去するために、妨害手段が好ましくは、生じるリミットサイクルの傾向を示す前記検出手段からの出力に応じて、前記変調器の入力に妨害を加えるために提供される。この新規機構は、前記変調器の出力配列の周期性を破壊し、それによってリミットサイクルを除去するために、入力に小妨害を加えるステップを必要とする。上記の従来技術文書のいくつかにおいて参照される以前に提案されているディザ機構はリミットサイクル除去の拙劣な方法であり、入力を妨害するステップははるかに効果的である。
【００１９】
これらのリミットサイクル検出および除去機構は、フィードバックシグマデルタ変調器との使用に対して変更してもよい。それらは、誤ったリミットサイクル検出の確率、リミットサイクル除去に必要とされる時間、およびパラメータの選択に関する定量的結果をもたらすよう分析することができる。
【００２０】
または、上記に参照される検出機構は、リミットサイクルを除去するあらゆる方法とともに使用することができ、上記に参照される特定の除去機構はあらゆる検出方法とともに（またはそれがなくても）動作することができる。
【００２１】
本発明のもう１つの側面によれば、時間に関する一連の反復中に変化する出力信号を有するシグマデルタ変調器におけるリミットサイクルを除去するための回路であって、  
前記変調器出力信号において生じるリミットサイクルの傾向を示す出力を提供するための検出手段と、前記変調器出力信号において生じるリミットサイクルの傾向を除去するために、生じるリミットサイクルの傾向を示す前記検出手段からの出力に応じて、前記変調器の入力に妨害を加えるための妨害手段と、を備える回路が提供される。
【００２２】
本発明のさらなる側面によれば、一連の時間間隔において変化する出力信号を有する変調器におけるリミットサイクルを検出する方法であって、所定の時間間隔後に前記変調器出力信号のレベルを示す第一値を格納するステップと、前記所定の時間間隔の後で更なる時間間隔後に前記変調器出力信号のレベルを示す第二値を格納するステップと、前記第一メモリ手段に格納される前記第一値を前記第二メモリ手段に格納される第二値と比較するステップと、そのような比較に応じて、前記変調器出力信号において生じるリミットサイクルの傾向を示す出力を提供するステップと、を備える方法が提供される。
【発明を実施するための最良の形態】
【００２３】
本発明をより十分に理解することができるように、一例として、下記のような添付図面をここで参照する。
【００２４】
ＳＤＭの時間領域挙動を表す便利な方法は、状態空間表示である。これは、以前のクロックサイクル時の状態に適用される行列演算として、任意の時点におけるＳＤＭの状態を表す。状態空間表示の能力は、時間ｔ＝０から時間ｔ＝ｎへのＳＤＭの状態の非常にコンパクトな表示の作成を可能にすることである。
【００２５】
Ｎ次フィードフォワード（または反復）ＳＤＭに対して、
【００２６】
【数２】
2009519614.tif 000003
であり、式中、ｕは反復ｎ時の入力であり、ｙは出力であり、下記の式によって決定され、１をプラスまたはマイナスする。
【００２７】
【数３】
2009519614.tif 000004
この表示は、以前の状態ベクトルに適用される遷移行列
【００２８】
【数４】
2009519614.tif 000005
、スカラ量子化エラーｕ（ｎ）−ｙ（ｎ）に適用されるベクトル
【００２９】
【数５】
2009519614.tif 000006
に関して、反復ｎ時のＳＤＭの
【００３０】
【数６】
2009519614.tif 000007
の状態を出す。図２は、典型的な五次ＳＤＭの例である。そのようなＳＤＭの操作において、入力信号ｕは、反復ｎにおいて５つの積分器２５への入力２１を経由して適用され、出力信号ｙは、プラスまたはマイナス１を表す出力２２において得られる。５つの増幅器２３は、出力が合計されて量子化器２４において量子化されるよう、前記積分器２５によって出力される状態空間変数に係数ｃ１、ｃ２、・・・ｃＮを掛ける。係数ｃは雑音形成特性を決定し、各積分器２５は単一遅延Ｔを提供する。
【００３１】
図２に示される前記五次シグマデルタ変調器に対して、
【００３２】
【数７】
2009519614.tif 000008
、および遷移行列は下記の通りである。
【００３３】
【数８】
2009519614.tif 000009
このコンパクトな表現は、リミットサイクルの結果を直接見る手段を与える。前記リミットサイクルが周期Ｐを有する場合、定義により、
【００３４】
【数９】
2009519614.tif 000010
以前の研究における重要な仮定は、周期的ビット出力パターンが状態空間変数における周期軌道を示唆するということである。上記に参照されるＤ．Ｒｅｅｆｍａｎ、Ｊ．Ｄ．Ｒｅｉｓｓ、Ｅ．Ｊａｎｓｓｅｎ、およびＭ．Ｓａｎｄｌｅｒの「シグマデルタ変調器におけるリミットサイクルの説明」において、一般的に、状態空間変数においてリミットサイクルがある時かつその時に限り、出力ビットストリームが存在することが証明された。このことは、方程式（４）が
【００３５】
【数１０】
2009519614.tif 000011
に等しいことを意味する。
【００３６】
その純粋な定義において、リミットサイクルは無限期間の周期パターンであるが、実用的な場合において、無限期間周期配列は同様に厄介となり得る。よって、リミットサイクル検出および除去アルゴリズムは、たとえ方程式（５）が有限数の値にしか当てはまらなくても、成功するべきである。方程式（４）が有限時間におよそ当てはまる時に、リミットサイクルを検出および除去することが可能であるべきである、ということになる。
【００３７】
（１．状態空間基盤リミットサイクル検出）
この項では、本発明に従ったフィードフォワードＳＤＭにおけるリミットサイクルを検出する好ましい方法を説明する。
【００３８】
方程式（５）は、リミットサイクルが存在するかどうかを決定する簡単な方法である。０に設定する既定の反復時に、
【００３９】
【数１１】
2009519614.tif 000012
はバッファ内に格納することができる。各連続反復に対して、１、２、・・・ｉ、・・・ある値Ｐｍａｘまで、
【００４０】
【数１２】
2009519614.tif 000013
が算出される。一定の入力が適用され、かつあるｉに対して
【００４１】
【数１３】
2009519614.tif 000014
である場合、前の項で説明した定理が、周期Ｐのリミットサイクルが存在することを保証する。
【００４２】
この方法は、正確である一方で、３つの欠点がある。第一に、サイズＮのベクトルが格納されることを必要とする。各時間反復時に、最大でＮ回の比較を行わなければならない。これは不必要に複雑である。第二に、そしてより重要なことには、これは近似比較を行う簡単な方法を可能にしない。状態空間変数がリミットサイクル条件に非常に近い場合、周期的出力は問題となるのに十分長く持続する場合がある。一時的リミットサイクル挙動に必要とされる状態空間変数の必要近似の適切な措置は、明白でなく、算出しやすくない場合がある。
【００４３】
この困難を軽減するために、各反復時に単一スカラ量を算出することが提案される。状態空間変数の小さい変化の影響は、時間とともに、後の状態空間変数のより大きな変化を生じる傾向があることに注目すべきである。前記積分器の累積性質は、ｓＮが他のあらゆる状態空間変数よりもはるかに急速に変化することを示唆する。
【００４４】
小さい摂動δが状態空間変数に適用されると、その摂動は下記の式によって出される速度で増大する。
【００４５】
【数１４】
2009519614.tif 000015
遷移行列Ａの繰り返される適用は、２項係数をもたらす。
【００４６】
【数１５】
2009519614.tif 000016
よって、
【００４７】
【数１６】
2009519614.tif 000017
の項は下記の式によって出される。
【００４８】
【数１７】
2009519614.tif 000018
よって、典型的に、δ１（ｎ）＜δ２（ｎ）・・・＜δＮ（ｎ）である。これは、曲線３１、３２、３３、および３４が、変数△ｓ２、△ｓ３、△ｓ４、△ｓ５のそれぞれの増大を描いて示され、周期Ｐ＝２４リミットサイクルから離れた小さい摂動（１０−８）に対して△ｓｉ（ｎＰ）＝ｓｉ（ｎＰ）−ｓｉ（０）であるグラフである図３に図示される。よって、前記システムがリミットサイクルに近い場合、ｓ１、ｓ２、・・・ｓＮ−１はほとんど周期的に変化するが、ｓＮは周期的挙動からそれる。このことは、前記システムがリミットサイクルに近い場合、ｓＮに相当な変動性がある可能性があることを示唆する。
【００４９】
これは、係数ｃ１、ｃ２、・・・ｃＮの選択とは無関係であることに注目すべきである。前記係数は典型的に値が大きく異なる。ローパスシグマデルタ変調器に対しては、ｃ１＞ｃ２＞・・・＞ｃＮである。このことはまた、出力ビットストリームが影響を受けずに、ｓＮが大きく変化する場合があることを示唆する。
【００５０】
よってｓＮは、リミットサイクルに近いかどうかの計算において無視される。ｓＮを比較しないことによって、状態空間変数が必ずしも繰り返しているわけではないが、出力ビットストリームが問題となるのに十分周期的に長くとどまる場合がある、短期間リミットサイクルを見つけることが可能である。
【００５１】
図４は、ビットストリーム基盤リミットサイクル検出器を備えた五次ＳＤＭのブロック図である。このＳＤＭは、リミットサイクル検出器が加えられていることを除いて、図２のＳＤＭと同様である。前記リミットサイクル検出器は、所定の時間間隔後に出力信号のレベルを示すバッファ４１における第一変数値を格納し、前記バッファ４１における前記第一値を、比較器４３においてさらなる時間間隔後に出力信号のレベルを示す第二値と比較し、そして現在の値をタイミング回路４２によって決定される時間後に前記バッファ４１にコピーする。
【００５２】
比較のためのスカラ量を有し、ならびに変数の異なるサイズを考慮するためには、下記の格納された変数を使用する。
【００５３】
【数１８】
2009519614.tif 000019
よって、周期Ｐのリミットサイクルが存在する場合、
【００５４】
【数１９】
2009519614.tif 000020
既定の反復ｎ０に対して、値ｆ（ｎ０）は格納され、ｆ（ｎ０＋ｉ）＞＞ｆ（ｎ０）が各連続反復ｎ０＋１、ｎ０＋２、・・・ｎ０＋ｉの間に持続するかどうかを決定するためにチェックが行われる。もしそうである場合は、リミットサイクル除去アルゴリズムが適用される。
【００５５】
多数の反復Ｒ後に、前記バッファはｆ（ｎ０）からｆ（ｎＲ）へとリセットされる。これは、後半の反復時に現れるリミットサイクルが識別されることを可能にする。しかし、周期Ｐ＞Ｒのいくつかのリミットサイクルが識別できないことも示唆する。長期リミットサイクルが問題であるため、Ｒの値は極めて高い。しかし、最大値はオーバーサンプリング率の小さい倍数のみであるべきである。そうでなければ、周期Ｐ＜Ｒを有するリミットサイクルは、問題となるのに十分長く持続する。例として、６４×４４．１ｋＨｚ（６４倍ＯＳＲ）でサンプリングされる音声信号に対して、Ｒ＝３２０＝５×ＯＳＲは、幅広い条件下で良く機能する。
【００５６】
方程式（１０）はリミットサイクル挙動が発生していないときに持続できることは可能であるが、そのような発生は非常にまれであろう。それはハードウェアのデジタル精度の次数の確率で発生し、例えば、２１６ビット精度があり、ｆが−ＡからＡの値に及ぶ場合、１／（２１７Ａ）に近く確率で発生するであろう。
【００５７】
このリミットサイクル検出手順は、永久に継続させることができる。前記方法はパラメータの選択に対して強力であり、あらゆるリミットサイクルを検出するために使用することができる。この方法を描いたフローチャートは図５にある。
【００５８】
例として、上記に参照される  Ｄ．Ｒｅｅｆｍａｎ、Ｊ．Ｄ．Ｒｅｉｓｓ、Ｅ．Ｊａｎｓｓｅｎ、およびＭ．Ｓａｎｄｌｅｒ  の「シグマデルタ変調器におけるリミットサイクルの説明」によって挙げられる前記五次シグマデルタ変調器を考慮する。
【００５９】
ｃ１＝０．５７６１０６９２６２、ｃ２＝０．１６２４７５３５１５、ｃ３＝０．０２７６０９３３０１、ｃ４＝０．００２８０５３９３４、ｃ５＝０．０００１３６０３６１
０．７の入力、および初期条件ｓ＝０により、リミットサイクル挙動を表す。図６は、反復の関数としての前記量子化器への入力の図であり、前記量子化器への入力の時系列を示す。丸く囲んだ点は、リミットサイクル挙動が識別された点を表す。明らかに、リミットサイクル挙動は正確に識別されている。リミットサイクルの開始とリミットサイクル挙動の識別との間の時間差は、前記バッファがリミットサイクルを表すｆに対する値にリセットされる前に、リミットサイクルが約２００反復動作しているという事実によるものである。
【００６０】
これは、前記反復の関数として、方程式（６）に定義されるような、関数ｆの図である図７と対比することができる。近似リミットサイクル挙動が発生すると、ｓＮがそれる場合があっても、ｆ（ｎ）は周期的なままであることが理解できる。丸く囲んだ点は再度、リミットサイクル挙動が識別された場所を表す。
【００６１】
（２．ＳＤＭ出力でのリミットサイクル検出）
この項では、シフトレジスタのみを使用する、本発明に従ったフィードフォワードＳＤＭにおけるリミットサイクルを検出するほかの好ましい方法を説明する。
【００６２】
シフトレジスタおよびビット比較はしばしば、実数の比較のための回路（アナログまたはデジタル）よりもずっと実行しやすい。さらに、状態空間変数よりも出力ビットストリームにアクセスしやすい場合を想像することができる。よって、ビット比較だけを使用してリミットサイクルを検出する方法を考慮することが望ましい。
【００６３】
単純なやり方は、それぞれが異なるリミットサイクルに対して周期的出力を表す、多くのシフトレジスタを実行することであろう。そして現在の出力を各シフトレジスタと比較し、リミットサイクル挙動が発生しているようであるかどうかを確かめることができる。しかし、これは２Ｐシフトレジスタ、および２Ｐ比較を要求するであろう。リミットサイクルはビットストリームにおける繰り返しパターンを表すため、ビットストリームの繰り返しを識別するのに十分である。こうするためには、現在のビットストリーム出力の１つの代表、および以前の反復時のビットストリーム出力のもう１つの代表といった、２つのシフトレジスタの出力を比較する。この方法に対して、重要な２つのパラメータ、つまりシフトレジスタの長さＱおよびシフトレジスタ期間または持続Ｒ（格納されたシフトレジスタがリセットされるまでの反復の数）がある。
【００６４】
図８は、任意のＳＤＭに対して、シフトレジスタを使用した、そのようなリミットサイクル検出および除去の操作を描くフローチャートである。アルゴリズムは下記の通りである。
・最後のＱ出力ビットのシフトレジスタＳＲを保つ。
・Ｒ回おきの反復後、シフトレジスタＳＲをシフトレジスタＳＲｓｔｏｒｅｄにコピーする。
・もし、いずれの反復時においても、２つのシフトレジスタに格納されるサンプルが正確に適合すると、ＳＲｃｕｒｒｅｎｔ＝ＳＲｓｔｏｒｅｄとなり、リミットサイクルが検出されている。
【００６５】
雑音形成を含む、ビットストリーム基盤リミットサイクル検出器を備えた五次ＳＤＭのブロック図は、図９に示される。前記ビットストリーム基盤リミットサイクル検出器は、９１のシフトレジスタに出力ビットを格納し、前記シフトレジスタ９１およびカレントシフトレジスタ９３における値を比較し、そして前記タイミング回路９２によって決定される時間後に、前記カレントシフトレジスタにおける値を前記シフトレジスタ９１にコピーする。
【００６６】
前記シフトレジスタにおけるビットの比較、ならびにシフトレジスタ間のビットのコピーは、並行して行うことができることに注目すべきである。よって、ＳＤＭのサンプリング周波数よりも速く操作を行う必要はない。
【００６７】
そのような方法は、Ｑ反復後までリミットサイクル（短いものでさえも）が検出されないことを保証する。一方、これはまた、前記バッファにおける格納された値との最近のビットストリームの適合も必要とするため、Ｑよりも長い周期のリミットサイクルがなお識別可能である。よって、Ｑは典型的に値Ｒよりも小さくされる。
【００６８】
前記方法は、前記シフトレジスタのサイズ、および前記シフトレジスタがリセットされる時の選択の両方に対して強力である。より顕著なのは、シフトレジスタ持続Ｒの選択である。長さＰのリミットサイクル中にあると考えると、Ｒ＜Ｐとなる。反復０時に、前記バッファがセットされる。よって配列は次にＰの時に繰り返されるが、それが識別できる前に、前記バッファが反復Ｒ時にリセットされる。よってバッファ期間よりも長い周期のリミットサイクルは検出されない。一方、長さ
【００６９】
【数２０】
2009519614.tif 000021
のリミットサイクル中にある場合、Ｒ反復ごとに、リミットサイクルが
【００７０】
【数２１】
2009519614.tif 000022
回検出され、
【００７１】
【数２２】
2009519614.tif 000023
は以下の最大整数を意味する。反対にこのことは、リミットサイクルが最大限でも１周期につき１回、および少なくとも１周期おきに１回検出されることを示唆する。
【００７２】
誤った検出は非常にまれである。前記出力が真ランダムである場合、誤った検出は確率２−Ｑで発生する。しかし、前記出力は決してランダムではない。これは、前記入力がランダムではない（帯域制限され、振幅が安全に安定限界内である）という事実によるものであるが、シグマデルタ変調が入力にかかわらず、一定の配列が発生することを防ぐためでもある。図１０は、ランダム出力に対応する線１００、および８０ｋＨｚ、１００ｋＨｚおよび１２０ｋＨｚそれぞれにおける五次ＳＤＭからの出力に対応する線１０１、１０２および１０３を組み込んだ、バッファ長さＱの関数としてリミットサイクルを誤って検出する確率の図である。それぞれの場合において、バッファ期間Ｒはバッファ長さＱと同等に設定された。各データ点は１００，０００，０００点長さの配列を使用して生成され（最初の開始過渡電流が除去された後）、各配列は８０から１３０ｋＨｚの間でランダムに生成された周波数を備えた正弦としての入力、および無作為初期条件を有する。たとえ誤った検出の確率が真ランダム配列の場合よりもはるかに高くても、それはなお低く重要ではないことが明確に理解できる。
【００７３】
（３．リミットサイクル除去）
上記に参照されるＤ．Ｒｅｅｆｍａｎ、Ｊ．Ｄ．Ｒｅｉｓｓ、Ｅ．Ｊａｎｓｓｅｎ、およびＭ．Ｓａｎｄｌｅｒの「シグマデルタ変調器におけるリミットサイクルの説明」において、図１１ａの三次ＳＤＭのブロック図において示されるように、前記量子化器の直前の位置１１０におけるディザの適用は、リミットサイクル除去の次善最適形態である。これは、それが結果として出力ビットストリームの変化をもたらさない限り、状態空間変数への影響がないためである。一方、図１１ｂの三次ＳＤＭのブロック図に示されるように、１１２におけるリミットサイクルの検出に応じて、前記入力１１１に加えられる妨害が、全ての状態空間変数に影響する。したがって、単にシグマデルタ変調器の内部積分器状態を動転させることによって、リミットサイクルを除去することができる。さらに、摂動は、ＳＤＭの雑音形成特性にしたがって形成される。よって、リミットサイクルが検出された時はいつでも、小さい摂動が前記シグマデルタ変調器の前記入力１１１に加えられることが推奨される。
【００７４】
加えられる妨害のサイズの選択は、大きな妨害が加えられた時のＳＮＲおよび不安定性の軽減と、小さな妨害が加えられた時にリミットサイクルを破壊するためにかかる可能性がある時間の増加との間のトレードオフである。しかし、広い範囲内で、妨害のサイズは、安定性、ＳＮＲ、またはリミットサイクルを破壊するのにかかる時間に対して最小限の影響しか持たないため、これは軽微な問題である。１０−８（−１４０ｄＢ未満の変化に類似する）の次数の妨害でさえも、問題となるずっと前にリミットサイクルを排除するのに十分である。
【００７５】
この変更は最小限でかつ作動することが保証されているため、ディザまたは雑音を前記量子化器への入力に与えるステップの一般的に使用される代替案より好ましい。摂動は、リミットサイクルが検出された時に加える必要があるのみである。さらに、リミットサイクルは不安定であるため、非常に小さな妨害のみを加える必要がある。
【００７６】
ランダムな雑音を前記量子化器の入力に加える従来のディザリング技術と比較して、この新規のリミットサイクル検出および除去技術および装置は、より高い許容入力ダイナミックレンジおよびより高い信号対雑音＋歪電力比（ＳＮＤＲ）を有する。それはまた、リミットサイクル検出器の使用なしで、うまく実施することもできる。
【００７７】
図１２は、妨害のサイズが、リミットサイクルを破壊するのにかかる時間にどのように影響するのかを実証する。リミットサイクル前の反復の数は、加えられる摂動のサイズの関数として除去される。これは、初期条件が、１００ｋＨｚのコーナー周波数を有する五次ＳＤＭに対して考えられる最安定周期１２リミットサイクルを生じるよう設定されている最悪の事態の想定である。前記変調器の初期条件は、原動力が確実にリミットサイクルにかかることを保証するよう選択されているだけでなく、初期条件がビットフリップを生じてリミットサイクルを破壊するようなものからできる限り考えられるものであるようにも選択されている。それにもかかわらず、１０−６の次数の妨害でさえも、問題となるずっと前にリミットサイクルを排除するのに十分である。
【００７８】
（４．フィードバックＳＤＭにおけるリミットサイクル検出）
フィードフォワードまたはインターポラティブＳＤＭの普及している代替設計は、フィードバックＳＤＭである。これはしばしば、信号伝達機能の優れたアンチエイリアス効果が必要とされる場合に使用される。図１３は、三次フィードバックＳＤＭのブロック図である。
【００７９】
これは、Ｄ．ＲｅｅｆｍａｎおよびＥ．Ｊａｎｓｓｅｎ、「ダイレクトストリームデジタル用の信号処理：デジタルシグマデルタ変調および１ビットデジタルオーディオ処理の指導書」、Ｐｈｉｌｉｐｓ研究、アイントホーフェン、白書２００２年１２月１８日、によって開示されるように、しばしば実用的設計において使用される典型的なＳＤＭ設計を表す。ここで表される前記変調器に対して、下記のように容易に理解することができる。
【００８０】
【数２３】
2009519614.tif 000024
式中、ｙ（ｎ）はクロックサイクルｎでの出力ビットであり、ｓｉ（ｎ）は、状態変数と呼ばれる積分器出力である。最後の積分器出力ｓＮ（ｎ）も、量子化器入力信号である。
【００８１】
状態ｓの伝播は、下記のような行列表記法で書くことができる。
【００８２】
【数２４】
2009519614.tif 000025
式中、ｃはフィードバック係数のベクトルであり、Ａは次数ＮのＳＤＭに対するＮｘＮ遷移行列であり、
【００８３】
【数２５】
2009519614.tif 000026
およびｄは、入力およびフィードバックそれぞれがどのように妨害されるかを説明する。
【００８４】
これを同等のフィードフォワード設計と比較することは興味深く、その場合状態空間方程式は、方程式（１）および（２）によって出される。両方の設計に対して、状態空間方程式中の遷移行列の配置は同一である。しかし、フィードフォワード設計に対しては、係数ベクトルは状態空間変数ｓに対して直接的な影響を持たず、量子化に対する計量項目としての働きをするのみであるが、フィードバック設計に対しては、係数ベクトルは反復ごとに状態空間変数から足されるか、または引かれる定数としての働きをする。このことは、フィードバックおよびフィードフォワード設計の力学が非常に似ているが、リミットサイクル検出および除去機構において変更を加えなければならないことを示唆する。
【００８５】
リミットサイクルは、前記量子化器への入力が繰り返すと発生する。ここで、短期リミットサイクルは非常にまれである。状態変数基盤の検出について、前記量子化器入力以外を使用してリミットサイクルを識別する必要はない。
【００８６】
上記で、状態空間変数に基づいてリミットサイクルを検出する方法が説明されており、出力ビットストリームの解析のみに基づいてリミットサイクルを検出する方法は後に説明されている。これらの方法のいずれかは、説明されているリミットサイクル除去方法と組み合わせて、連続的なディザリングを必要としない高度に効果的なリミットサイクル検出および除去方法をもたらすことができる。一例として様々な実施が下記に説明される。
【００８７】
上記に説明される最初の２つの実施は、好ましい実施例である。下記の実施は、本発明の範囲内で同様に実行することができる変化である。
【００８８】
ａ．リミットサイクルの発生を検出するために第２項で説明される方法、およびリミットサイクルを除去するために第３項で説明される方法を使用する、任意次数、任意設計（フィールドフォワード、フィードバック、または別のもの）で、かつディザが前記量子器に適用されない１ビットシグマデルタ変調器。
【００８９】
ｂ．リミットサイクルの発生を検出するために第１項で説明される方法、およびリミットサイクルを除去するために第３項で説明される方法を使用する、任意次数で、かつディザが前記量子器に適用されない１ビットフィードフォワードシグマデルタ変調器。
【００９０】
ｃ．リミットサイクルの発生を検出するために第２項で説明される方法、およびリミットサイクルを除去するために第３項で説明される方法を使用する、任意次数、任意設計（フィールドフォワード、フィードバック、または別のもの）で、かつディザが前記量子器に適用されない複数ビットシグマデルタ変調器。
【００９１】
ｄ．リミットサイクルの発生を検出するために第１項で説明される方法、およびリミットサイクルを除去するために第３項で説明される方法を使用する、任意次数で、かつディザが前記量子器に適用されない複数ビットフィードフォワードシグマデルタ変調器。
【００９２】
ｅ．使用されるリミットサイクル除去機構にかかわらず、リミットサイクルの発生を検出するために第１項で説明される方法を使用する、あらゆるシグマデルタ変調器。
【００９３】
ｆ．リミットサイクル除去機構にかかわらず、リミットサイクルの発生を検出するために第２項で説明される方法を使用する、あらゆるシグマデルタ変調器。  
【図面の簡単な説明】
【００９４】
【図１】図１は、一般的なフィードフォワードＳＤＭのブロック図である。
【図２】図２は、五次ＳＤＭのブロック図である。
【図３】図３は、五次ＳＤＭに対して、クロックサイクルの関数として状態空間変数に対する妨害の増大を描く図である。
【図４】図４は、状態空間基盤リミットサイクル検出器を備えた五次ＳＤＭのブロック図である。
【図５】図５は、任意のＳＤＭに対する状態空間基盤リミットサイクル検出および除去の操作を描くフローチャートである。
【図６】図６は、反復の数の関数としての量子化器への入力の図である。
【図７】図７は、反復の数の関数としてのｆの図である。
【図８】図８は、任意のＳＤＭに対して、シフトレジスタを使用した、状態空間基盤リミットサイクル検出および除去の操作を描くフローチャートである。
【図９】図９は、ビットストリーム基盤リミットサイクル検出器を備えた五次ＳＤＭのブロック図である。
【図１０】図１０は、シフトレジスタの長さの関数としてリミットサイクルを誤って検出する確率の図である。
【図１１】図１１は、（ａ）ディザの標準配置を（ｂ）提案されたリミットサイクル検出および除去と比較する、三次ＳＤＭの２つのブロック図を示す。
【図１２】図１２は、五次ＳＤＭの反復の数に対して加えられた妨害のグラフである。
【図１３】図１３は、三次ＳＤＭのブロック図である。
【図１】
2009519614.tif 000028
【図２】
2009519614.tif 000029
【図３】
2009519614.tif 000030
【図５】
2009519614.tif 000031
【図６】
2009519614.tif 000032
【図７】
2009519614.tif 000033
【図８】
2009519614.tif 000034
【図９】
2009519614.tif 000035
【図１０】
2009519614.tif 000036
【図１２】
2009519614.tif 000037
【図１３】
2009519614.tif 000038
【図４】
2009519614.tif 000039
【図１１】
2009519614.tif 000040
【国際調査報告】
2009519614.tif 000041
2009519614.tif 000042
2009519614.tif 000043
2009519614.tif 000044