(57)【要約】  空間光変調器デバイスによって提供されるコントラストは、ピクセルの反射表面の背後に支持柱状体及び可動ヒンジなどの非反射要素を配置することによって強調されてもよい。一実施形態によれば、反射表面は、犠牲層内のギャップによって画成された反射材料と一体のリブによって上方で支えられ、且つヒンジ含有層を下に置いている。代替的実施形態によれば、反射表面は酸化物などの介在層中に形成されたギャップによって下側のヒンジから分離される。どちらの実施形態でも、隣接のピクセル領域を分離している壁は、反射表面より下に凹んでいてもよく、入射光の望まれない散乱をさらに低減し、それによってコントラストを強調できる。【選択図】  図１６Ｆ
2009510529.tif 000002
【特許請求の範囲】
【請求項１】
反射ピクセルを製造する方法であって、
導電層を支承するシリコン層であり、ＣＭＯＳ基板の上方で下側の柱状体によって支持されているシリコン層を設けるステップと、
第１フォトレジストマスクのギャップにおいて前記導電層と前記シリコン層とを貫通するようエッチングして、前記シリコン層において可動ヒンジ部分に隣接して開口を画成するステップと、
前記導電層の上のパターニングされた第２フォトレジストマスクによって画成されたビアホール内に反射材料を堆積するステップと、
前記第２フォトレジストマスクを除去して、前記導電層の上方で支持される前記反射材料と、前記ビアホールの従前の位置にある突出部によるヒンジとを残すステップと
を含む方法。
【請求項２】
前記反射材料の上の第３フォトレジストマスクをパターニングして、インターピクセル領域を露出させるステップと、
前記反射材料と、前記インターピクセル領域における前記シリコン層とをエッチングしてディスクリートピクセルを画成するステップと、
前記第２フォトレジストマスク及び前記第３フォトレジストマスクを同じ工程中で除去するステップと
をさらに含む、請求項１に記載の方法。
【請求項３】
前記ＣＭＯＳ基板が前記インターピクセル領域内に、高くした壁をさらに含み、
前記反射材料と、前記インターピクセル領域における前記シリコン層とをエッチングする前記ステップ中に、前記高くした壁をエッチングするステップをさらに含む、請求項２に記載の方法。
【請求項４】
前記シリコン層を設ける前記ステップが、
シリコンオンインシュレータ（ＳＯＩ）基板を設けるステップと、
次いで、絶縁材料と、背面シリコンとを除去して、前記シリコン層を形成するステップと
を含む、請求項１に記載の方法。
【請求項５】
前記反射材料を堆積する前記ステップが、アルミニウムを堆積するステップを含む、請求項１に記載の方法。
【請求項６】
前記反射材料と前記シリコン層との間に前記導電層の接着成分を形成するステップをさらに含む、請求項１に記載の方法。
【請求項７】
反射ピクセルを製造する方法であって、
ＣＭＯＳ基板の上に下側の柱状体によって支持されるシリコン層を設けるステップと、
前記シリコン層の上にて誘電体層を形成するステップと、
第１フォトレジストマスクのギャップにおいて前記誘電体層と前記シリコン層とを貫通するようにエッチングして、前記シリコン層において可動ヒンジ部分に隣接して開口を画成するステップと、
前記可動ヒンジの上の前記誘電体層を除去するステップと、
前記開口内でフォトレジスト材料を形成するステップと、
前記誘電体材料及び前記フォトレジスト材料の上に反射材料を堆積するステップと、
前記フォトレジスト材料を除去して、空間により前記可動ヒンジと分離されている前記反射材料を残すステップと
を含む方法。
【請求項８】
前記反射材料の上の第２フォトレジストマスクをパターニングして、インターピクセル領域を露出させるステップと、
前記反射材料と、前記誘電体層と、前記インターピクセル領域における前記シリコン層とをエッチングしてディスクリートピクセルを画成するステップと、
前記第２フォトレジストマスクと前記反射材料とを同じ工程中で除去するステップと
をさらに含む請求項７に記載の方法。
【請求項９】
前記ＣＭＯＳ基板が前記インターピクセル領域内に、高くした壁をさらに含み、
前記反射材料と、前記インターピクセル領域における前記シリコン層とをエッチングする前記ステップ中に、前記高くした壁をエッチングするステップをさらに含む、請求項８に記載の方法。
【請求項１０】
前記シリコン層を設ける前記ステップが、
シリコンオンインシュレータ（ＳＯＩ）基板を設けるステップと、
次いで、絶縁材料と、背面シリコンとを除去して、前記シリコン層を形成するステップと
を含む請求項７に記載の方法。
【請求項１１】
前記反射材料を堆積する前記ステップが、アルミニウムを堆積するステップを含む請求項７に記載の方法。
【請求項１２】
前記ヒンジの上から前記誘電体を除去する前記ステップが、
第３フォトレジストマスクをパターニングして、前記ヒンジの上側にある前記誘電体材料の一部分を露出させるステップと、
前記一部分をエッチングするステップと
を含む、請求項７に記載の方法。
【請求項１３】
前記誘電体層を形成する前記ステップが、シリコン酸化物を堆積するステップを含む、請求項７に記載の方法。
【請求項１４】
前記開口内で前記フォトレジスト材料を形成する前記ステップが、
前記酸化物の上にフォトレジストを形成するステップと、
前記フォトレジストの上部領域のみを現像するステップと、
前記フォトレジストの前記現像された上部領域を除去して、前記開口内に前記フォトレジストの現像されていない下部領域を残すステップと
を含む、請求項７に記載の方法。
【請求項１５】
前記反射材料と前記シリコン層との間に導電層を形成するステップをさらに含む、請求項７に記載の方法。
【請求項１６】
柱状体の上側にある可動スタックと、電極を有する下側のＣＭＯＳ基板とを備える反射構造であって、
前記可動スタックが、
可動ヒンジ部分を画成しているシリコン層と、
前記可動ヒンジの上で支持されている反射表面と
を具備する反射構造。
【請求項１７】
前記反射表面が、下側の前記反射表面と一体の突出部によって前記可動ヒンジの上に支持されている、請求項１６に記載の反射構造。
【請求項１８】
前記反射表面が、前記ヒンジの上の空間を画成している誘電体層によって、前記可動ヒンジの上で支持されている、請求項１６に記載の反射構造。
【請求項１９】
前記反射表面がアルミニウムを含む、請求項１６に記載の反射構造。
【請求項２０】
前記反射表面が、前記柱状体と前記可動ヒンジ構造とに重なっている、請求項１６に記載の反射構造。
【発明の詳細な説明】
【発明の背景】
【０００１】
[0001]空間光変調器（ＳＬＭ）は、光情報処理、投射型ディスプレイ、ビデオ及び画像モニタ、テレビ、並びに電子写真印刷の分野において数多くの用途がある。反射型ＳＬＭは、入射光を空間パターンに変調し、電気入力又は光入力に対応する像を反射するデバイスである。この入射光は、位相、強度、偏光、又は偏向方向で変調されてもよい。反射型ＳＬＭは、通常、入射光を反射することができるアドレス可能な画素（ピクセル）の領域又は２次元アレイからなる。光源のピクセルデータは、まず付随した制御回路によって処理され、次いでピクセルアレイ中に、１フレーム同時にロードされる。
【０００２】
[0002]ＳＬＭデバイスは通常、ピクセルアレイの形に並べられた複数の可動の反射要素で組み立てられる。結果としてのデバイスの性能はピクセル領域から反射される光の強度と背景の強度の間のコントラストによって部分的に決まる。背景光の強度はピクセル要素以外に光反射表面の存在によって強調されることがある。
【０００３】
[0003]したがって、ＳＬＭデバイスを製造する改善された方法及び生成される像と背景光強度の間により大きなコントラストを生じるＳＬＭデバイスを形成する方法に対する技術の必要性がある。
【発明の概要】
【０００４】
[0004]空間光変調器デバイスによって提供されるコントラストは、ピクセルの反射表面の背後に支持柱状体及び可動ヒンジなどの非反射要素を配置することによって強調されてもよい。一実施形態によれば、反射表面は、犠牲層内のギャップによって画成された反射材料のリブによって上方で支えられ、且つヒンジ含有層を下に置いている。代替的実施形態によれば、反射表面は酸化物などの介在層中に形成されるギャップによって下側のヒンジから分離される。どちらの実施形態でも、隣接のピクセル領域を分離している壁は、反射表面より下に凹んでいてもよく、入射光の望まれない散乱をさらに低減し、それによってコントラストを強調できる。
【０００５】
[0005]反射ピクセルを製造する本発明による方法の実施形態は、導電層を支承し、且つＣＭＯＳ基板の上方で下側の柱状体によって支持されているシリコン層を提供するステップと、シリコン層内に可動ヒンジ部分に隣接して開口を画成するために、第１フォトレジストマスクのギャップ内で導電層及びシリコン層を貫通してエッチングするステップとを含む。反射材料は、導電層の上にパターニングされた第２フォトレジストマスクによって画成されたビアホール内に堆積され、第２フォトレジストマスクが除去され、導電層の上方で支持される反射材料と、ビアホールの従前の位置にある突出部によるヒンジとを残す。
【０００６】
[0006]反射ピクセルを製造する本発明による方法の代替的実施形態は、ＣＭＯＳ基板の上方で下側の柱状体によって支持されているシリコン層を提供するステップと、シリコン層の上に誘電体層を形成するステップと、シリコン層内に可動ヒンジ部分に隣接して開口を画成するために、第１フォトレジストマスクのギャップ内で誘電体層及びシリコン層を貫通してエッチングするステップとを含む。可動ヒンジの上の誘電体層は除去され、フォトレジスト材料が開口内に形成される。反射材料が誘電材料及びフォトレジスト材料の上に堆積され、フォトレジスト材料が除去され、空間によって可動ヒンジと分離されている反射材料が残る。
【０００７】
[0007]本発明による反射構造の実施形態は、柱状体の上に載っている可動スタックと、電極を備え、下側のＣＭＯＳ基板とを備える。可動スタックは、可動ヒンジ部分を画成しているシリコン層と、可能ヒンジの上方で支持された反射表面とを備える。
【０００８】
[0008]本発明のこれらの及び他の目的及び特徴、並びにこれらを獲得する方法が、当業者には明らかになり、発明自体が、添付の図面と併せて読まれる以下の詳細な説明を参照して最も良く理解されるであろう。
【発明の詳細な説明】
【０００９】
空間光変調器の概要
[0031]図１は、本発明の一実施形態によるＳＬＭ１００の概略構造を示す概略図である。
【００１０】
[0032]この反射型空間光変調器（「ＳＬＭ」）１００は、偏向可能なミラー２０２のアレイ１０３を有する。個々のミラー２０２は、そのミラーと、対応する電極１２６との間に電圧バイアスを印加することで選択的に偏向させることができる。この各ミラー２０２の偏向は、光源からビデオディスプレイに反射される光を制御する。したがって、ミラー２０２の偏向を制御することによって、そのミラー２０２に当たる光を選択した方向に反射させることが可能になり、それによってビデオディスプレイのピクセルのアピアランスを制御できる。
【００１１】
[0033]図示された実施形態は、３つの層を有する。第１層は、複数の偏向可能なマイクロミラー２０２を有するミラーアレイ１０３である。好ましい一実施形態では、このマイクロミラーアレイ１０３は、単結晶シリコンなどの単一材料である第１基板１０５から製造される。
【００１２】
[0034]第２層は、マイクロミラー２０２を制御するための複数の電極１２６を備えた電極アレイ１０４である。各電極１２６は、マイクロミラー２０２に付随し、そのマイクロミラー２０２の偏向を制御する。アドレス指定回路によって、その電極１２６に付随した特定のマイクロミラー２０２を制御するために、１つの電極１２６を選択可能である。
【００１３】
[0035]第３層は、制御回路１０６の層である。この制御回路１０６は、アドレス指定回路を有し、そのアドレス指定回路により、制御回路１０６は選択した電極１２６に印加する電圧を制御可能である。これによって、制御回路１０６は、電極１２６を介して、ミラーアレイ１０３のミラー２０２の偏向を制御可能である。通常、この制御回路１０６は、ディスプレイ制御部１０８、ラインメモリバッファ１１０、パルス幅変調アレイ１１２、並びにビデオ信号１２０及びグラフィックス信号１２２の入力も含む。マイクロコントローラ１１４、光学制御回路１１６、及びフラッシュメモリ１１８は、制御回路１０６と接続された外部コンポーネントであってもよいし、あるいはある実施形態では制御回路１０６内に含まれていてもよい。様々な実施形態では、制御回路１０６の上記部品によっては、なくてもよいし、別の基板上にあって、制御回路１０６に接続されていてもよく、あるいは、他の追加コンポーネントが、制御回路１０６の一部としてあってもよいし、また制御回路１０６に接続されていてもよい。
【００１４】
[0036]一実施形態では、第２層１０４及び第３層１０６は、共に半導体製造技術を用いて、単一の第２基板１０７上に製造される。つまり、第２層１０４は、必ずしも分かれていて、第３層１０６の上にある必要はない。むしろ、用語、「層（ｌａｙｅｒ）」は、この空間光変調器１００の異なる部分を概念的にとらえるための助けとなるものである。例えば、一実施形態では、第２層１０４の電極が、共に第３層の制御回路１０６の上面に製造され、共に単一の第２基板１０７上に製造される。つまり、一実施形態では、電極１２６、並びにディスプレイ制御部１０８、ラインメモリバッファ１１０、及びパルス幅変調アレイ１１２が、全て、単一の基板上に製造される。制御回路１０６の複数の機能コンポーネントを同一の基板上に統合することは、別の基板上に製造されたディスプレイ制御部１０８、ラインメモリバッファ１１０、及びパルス幅変調アレイ１１２を有する従来の空間光変調器を凌ぐ、データ転送速度が改善されるという利点をもたらす。さらに、第２層の電極アレイ１０４と、第３層の制御回路１０６とを単一の基板１０７上に製造することが、簡単で割安な製造、及び最終製品の小型化という利点をもたらす。
【００１５】
[0037]層１０３、１０４、及び１０６が製造されると、それらは互いに接合され、ＳＬＭ１００を形成する。ミラーアレイ１０３を備える第１層は、第２及び第３層１０４、１０６を覆う。ミラーアレイ１０３内のミラー２０２の下の領域が、電極１２６及びアドレス指定制御回路１０６のために、第１層１０３の下にどの程度空間があるのかを決定する。ミラーアレイ１０３内のマイクロミラー２０２の下には、電極１２６と、ディスプレイ制御部１０８、ラインメモリバッファ１１０、及びパルス幅変調アレイ１１２を形成する電子コンポーネントとを取り付けるには限られた空間しかない。本発明では、例えば、０．１８ミクロンの形状を製造可能にするプロセスや、０．１３ミクロン以下の形状を製造可能にするプロセスなどの、小さいフィーチャサイズの製造を可能にする製造技術（さらに十分下で説明される）を用いる。従来の空間光変調器は、そのような小形状が不可能な製造プロセスで作られている。通常、従来の空間光変調器は、フィーチャサイズを約１ミクロン以上に制限する製造プロセスで作られる。したがって、本発明は、ミラーアレイ１０３のマイクロミラーの下の限られた領域中にトランジスタなどのより多くの回路素子の製造を可能にする。これにより、電極１２６と同じ基板上に、ディスプレイ制御部１０８、ラインメモリバッファ１１０及びパルス幅変調アレイ１１２などのアイテムを、統合することが可能になる。電極１２６と同一基板１０７上に、このような制御回路１０６を含めることが、ＳＬＭ１００の性能を向上させる。
【００１６】
[0038]他の実施形態では、電極１２６及び制御回路のコンポーネントの様々な組合せが、異なる基板上に製造され、また電気的に接続されてもよい。
【００１７】
ミラー
[0039]図２ａは、１つのマイクロミラー２０２の斜視図である。好ましい一実施形態では、マイクロミラー２０２は、単結晶シリコンなどの単一の材料のウェーハから製造される。したがって、このような実施形態では、第１基板１０５は単結晶シリコンのウェーハである。単一材料のウェーハからマイクロミラー２０２を製造することによって、ミラー２０２の製造は、大幅に簡易化される。さらに、単結晶シリコンは研磨され、堆積した薄膜よりも１桁滑らかな表面粗さを有する平坦なミラー表面を生成することができる。単結晶シリコンから製造されたミラー２０２は、機械的に剛性であり、そのため、ミラー表面の不要な曲げ、又はそりを防ぎ、また、単結晶シリコンから製造されたヒンジは、耐久性、可撓性及び信頼性が高い。他の実施形態では、単結晶シリコンの代わりに他の材料を用いてもよい。１つの可能性は、別のタイプのシリコン（例えば、ポリシリコン、又はアモルファスシリコン）をマイクロミラー２０２に用いることであり、あるいは、ミラー２０２を完全に金属（例えば、アルミニウム合金、又はタングステン合金）から作ることである。
【００１８】
[0040]マイクロミラー２０２は、上面ミラープレート２０４を有する。このミラープレート２０４は、ミラー２０２と対応する電極１２６との間に電圧バイアスを印加することによって選択的に偏向されるマイクロミラー２０２の一部である。一実施形態では、この反射型ミラープレート２０４は、実質的に正方形であり、約１５ミクロン×１５ミクロンで、およそ２２５平方ミクロンの面積であるが、他の形状や寸法も可能である。好ましい一実施形態では、マイクロミラーアレイ１０３の表面積の大部分がマイクロミラー２０２のミラープレート２０４の面積で構成される。
【００１９】
[0041]ミラープレート２０４は、ミラープレート２０４の偏向によって決まる角度に光源からの光を反射する反射表面を有する。この反射表面はマイクロミラー２０２を製造しているものと同じ材料でよく、その場合、ミラープレート２０４の表面は所望のレベルの反射率を与える平滑度まで研磨される。代わりに、マイクロミラー２０２の製造後、アルミニウムなどの反射材料層が、ミラープレート２０４の表面に付加されてもよい。実施形態では、マイクロミラーアレイ１０３の表面積の大部分がマイクロミラーのミラープレート２０４の面積で構成されることが好ましいので、さらにミラープレート２０４は、マイクロミラーアレイ１０３の表面積の大部分が反射し、選択された角度に光を反射することができる反射表面を有する。したがって、ＳＬＭ１００は、大きな充填率を有し、入射光を効率的に反射する。
【００２０】
[0042]ミラープレート２０４は、コネクタ２１６によって、ねじりバネヒンジ２０６に連結される。このねじりバネヒンジ２０６は、スペーサ支持フレーム２１０に連結され、スペーサ支持フレーム２１０は、ねじりバネヒンジ２０６を所定の位置に保持する。ミラープレート２０４、ヒンジ２０６、及びスペーサ支持フレーム２１０の間に他のバネ及び連結方式を用いてもよいことに留意されたい。静電気力などの力が、ミラー２０２と対応する電極１２６の間に電圧を印加することによってミラープレート２０４に加えられると、このねじりバネヒンジ２０６は、ミラープレート２０４を、スペーサ支持フレーム２１０の壁の間で、軸の周りにスペーサ支持フレーム２１０に相対的に回転可能にする。この回転が、選択された方向に光を反射する角度偏向を生み出す。一実施形態では、この回転は、ヒンジの長軸と実質的に同一直線上にある軸の周りに生じる。好ましい一実施形態では、ねじりバネヒンジ２０６は「垂直」配向を有する。つまりヒンジ２０６は、ヒンジの深さ（ミラープレート２０４表面に垂直）より小さい幅２２２を有する。ヒンジの幅は通常、約０．１ミクロンから０．５ミクロンの間であり、一実施形態では約０．２ミクロンである。この「垂直」配向のヒンジは、ミラーアレイ１０３の表面上の非反射表面を最小化させるように機能し、充填率を高く維持させる。やはり、好ましい一実施形態でも、
【００２１】
[0043]スペーサ支持フレーム２１０は、ミラープレート２０４を電極とアドレス指定回路から分離し、その結果ミラープレート２０４は電極や他の下側の回路に接触せずに、下向きに偏向することができる。スペーサ支持フレーム２１０は、一実施形態ではスペーサ壁を含み、これにより通常、コンポーネントをスペーサ支持フレーム２１０の残りの部分から分離しない。これらの壁は、スペーサ支持フレーム２１０の高さを画成するのに役立つ。スペーサ２１０の高さは、ミラープレート２０４と電極１２６の間の所望の間隔と、電極の立体デザインとに基づいて選択される。この高さが高ければ高いほど、ミラープレート２０４もより大きく偏向でき、より大きな最大偏向角も可能になる。偏向角がより大きくなれば、より高いコントラスト比が実現される。一実施形態では、ミラープレート２０４の最大偏向角は２０度である。スペーサ支持フレーム２１０は、ヒンジ２０６を支持することもでき、また、ミラープレート２０４と、ミラーアレイ１０３中の他のミラープレート２０４との間隔を確保する。このスペーサ支持フレーム２１０には、スペーサ壁の幅２１２があり、ミラープレート２０４と支持フレーム２１０とのギャップに、この幅を加えると、隣接するマイクロミラー２０２の隣接するミラープレート２０４間の距離と実質的に等しくなる。一実施形態では、このスペーサ壁の幅２１２は、１ミクロン以下である。好ましい一実施形態では、このスペーサ壁の幅２１２は、０．５ミクロン以下である。このことによって、ミラープレート２０４同士が密接に配置され、ミラーアレイ１０３の充填率が増加する。
【００２２】
[0044]一部の実施形態では、マイクロミラー２０２は、プレート２０４が、所定の角度まで下向きに偏向した場合に、このミラープレート２０４の偏向を停止させる要素を含む。通常、これらの要素は、動作ストッパ、及び着地チップを含む。ミラー表面２０４が偏向すると、ミラープレート２０４上の動作ストッパが着地チップと接触する。このようになると、ミラープレート２０４は、それ以上偏向できない。この動作ストッパと着地チップには、いくつかの可能な構成がある。一実施形態では、着地チップは、ヒンジ側面に向かい合うスペーサフレーム２１０上に製造される。ミラープレート２０４の最大傾斜角は、ミラープレート２０４の下向きの機械的動きを停止させるスペーサフレーム２１０上の着地チップによって制限されることになる。固定した最大傾斜角を持つことで、既知の方向に入射光を反射させるように空間光変調器１００を制御することが簡単になる。
【００２３】
[0045]他の実施形態では、着地チップは第２基板１０７上に電極１２６と並んで製造される。この実施形態の着地チップは二酸化ケイ素などの絶縁体で製造することができ、ミラープレート２０４と電極１２６との間の短絡を防止する。ミラープレート２０４の最大傾斜角は、この実施形態では、ミラープレート２０４が第２基板１０７上の着地チップに接触する角度によって制限される。スペーサ２１０の高さは、この角度に影響を及ぼしスペーサ２１０が高ければ高い程、小さな角度より、さらに大きな角度を可能にする。第２基板１０７上の着地チップは、突起バンプでよく、これは実際に全体の接触表面積を減少させる。バンプはミラープレート２０４と同じ電位に維持され接点上での溶着を回避できる。
【００２４】
[0046]さらに別の実施形態では、ミラープレート２０４とヒンジ２０６のギャップが、正確に製造され、その結果、ミラープレート２０４が所定の角度まで傾斜する場合に、ヒンジ２０６近傍のプレート２０４の角が、機械的ストッパとして働くヒンジ２０６の端に接触することになる。こうなるのは、ミラープレート２０４に連結されたヒンジ２０６の部分はミラープレート２０４に沿って偏向するが、支持壁２１０近傍のヒンジ２０６の部分は相対的に非偏向のままであるからである。例えば、ねじりヒンジ２０６の高さが１ミクロンである状態で、支持壁とヒンジ２０６との間の０．１３ミクロンの間隔は、１５度のミラープレート２０４の最大傾斜角をもたらすことになる。
【００２５】
[0047]好ましい一実施形態では、動作ストッパと着地チップは、共にミラー２０２の残りの部分と同じ材料から作られ、また共に第１基板１０５から製造される。一実施形態では、材料が単結晶シリコンであり、したがって動作ストッパと着地チップは長い機能寿命を有する硬質材料から作られ、これによりミラーアレイ１０３を長時間、持たせることが可能になる。さらに、シリコン単結晶は硬質材料なので、動作ストッパ及び着地チップは、動作ストッパが着地チップに接触する面積を小さくして製造可能であり、これは固着力を大幅に減少させ、ミラープレート２０４を支障なく偏向可能にする。これはまた動作ストッパと着地チップを同じ電位に維持できることを意味し、これが、動作ストッパと着地チップが異なる電位にあった場合に溶着や電荷注入プロセスを介して起こることがある固着を防止する。
【００２６】
[0048]図２ｂは、支持壁２１０、ミラープレート２０４、ヒンジ２０６及びコネクタ２１６を含む１つのマイクロミラー２０２の裏面を示す斜視図である。
【００２７】
[0049]図３ａは、９個のマイクロミラー２０２−１から２０２−９を有するマイクロミラーアレイ１０３の上面及び側面を示す斜視図である。図３ａは、３行３列で、全部で９個のマイクロミラー２０２のマイクロミラーアレイ１０３を図示しているが、他の大きさのマイクロミラーアレイ１０３も可能である。通常、それぞれのマイクロミラー２０２はビデオディスプレイ上のピクセルに対応する。したがって、多くのマイクロミラー２０２を有する、大きなアレイ１０３ほど、より多いピクセルを持つビデオディスプレイを提供する。ミラーアレイ１０３中のヒンジ２０６は、全て一方向に沿って平行に向いているので、光源は、アレイ１０３中のミラー２０２で反射すべき１つの方向に沿って誘導され、ビデオディスプレイ上に投影像を形成する。
【００２８】
[0050]図３ａに示したようにマイクロミラーアレイ１０３の表面は大きな充填率を有する。つまり、マイクロミラーアレイ１０３の表面のほとんどが、マイクロミラー２０２のミラープレート２０４の反射面で構成される。マイクロミラーアレイ１０３のごくわずかの面が非反射である。図３ａに図示したように、マイクロミラーアレイ１０３の表面の非反射部分は、マイクロミラー２０２の反射表面の間の部分である。例えば、ミラー２０２−１と２０２−２の間の幅の部分は、スペーサ壁の幅２１２と、ミラー２０２−１及び２０２−２のミラープレート２０４と支持壁２１０との間隔の幅の和とによって決定される。この間隔及びスペーサ壁の幅２１２は、製造技術によって裏付けられる可能な限り小さいフィーチャサイズで製造することができる。したがって、一実施形態では、この間隔は０．２ミクロンであり、他の実施形態では、この間隔は０．１３ミクロンである。半導体製造技術がより小さな形状を可能にするにつれて、スペーサ壁２１０の寸法及びこの間隔が低減可能となり、充填率をより高くすることができる。図３ｂは、図３ａのミラーアレイ１０３の１つのミラー２０２を詳細に示す斜視図である。本発明の実施形態では、８５％、９０％又はさらに高い充填率を可能にする。
【００２９】
[0051]図４ａは、図３に示したマイクロミラーアレイ１０３の底面と側面を示す斜視図である。図４ａに示したように、マイクロミラー２０２のスペーサ支持フレーム２１０は、ミラープレート２０４の下のキャビティを画成する。これらのキャビティは、ミラープレート２０４が下向きに偏向する空間を提供し、またミラープレート２０４の下の広い部分に電極１２６付きの第２層１０４、及び／又は制御回路１０６付きの第３層を配置することも可能にする。図４ｂは、図４ａのミラーアレイ１０３の１つのミラー２０２を詳細に示す斜視図である。
【００３０】
[0052]図５ａは、図３ａ及び図４ａに示した９個のマイクロミラー２０２−１から２０２−９を有するマイクロミラーアレイ１０３の上面図である。例えば、マイクロミラー２０２−１に対し、図５ａは、ミラープレート２０４、スペーサ支持フレーム２１０、ねじりバネ２０６、及びねじりバネ２０６とミラープレート２０４を連結するコネクタ２１６を図示する。図５ａは、やはり、図３ａに関して上で説明したように、マイクロミラーアレイ１０３が大きな充填率を持つということをはっきり図示している。マイクロミラーアレイ１０３の表面のほとんどが、マイクロミラー２０２−１から２０２−９の反射面で構成される。図５ａは、充填率が、反射ミラープレート２０４部分と、ミラープレート２０４の反射表面の間の部分とによってどのように決まるかをはっきり図示している。一実施形態では、ミラープレート２０４の反射表面の間の部分の寸法は製造プロセスのフィーチャサイズの限度によって制限される。これは、ミラープレート２０４とスペーサ壁２１０との間隔をいかに小さく製造できるか、及びスペーサ壁２１０がどのような厚さであるかによって決まる。図２に示した１つのミラー２０２は、それ自体のスペーサ支持フレーム２１０を持つとして説明されているが、通常、ミラー２０２−１及び２０２−２などのミラー間に２つの個別の隣接スペーサ壁２１０はないことに留意されたい。むしろミラー２０２−１と２０２−２の間には、通常、支持フレーム２１０の１つの物理的スペーサ壁だけがある。図５ｂは、図５ａのミラーアレイ１０３の１つのミラー２０２を詳細に示す斜視図である。
【００３１】
[0053]図６ａは、図３から図５に示したように、９個のマイクロミラー２０２−１から２０２−９を有するマイクロミラーアレイ１０３の底面図である。図６ａは、ミラープレート２０４の底面並びにスペーサ支持フレーム２１０、ねじりバネ２０６及びコネクタ２１６の底面を示す。ミラープレート２０４の下の部分は、多くの実施形態において十分大きいので、最適の設計、及び電極１２６と制御回路１０６の配置、さらに、起こり得るミラー着地チップを収容するための空間の配置を可能にする。図６ｂは、図６ａのミラーアレイ１０３の１つのミラー２０２を詳細に示す斜視図である。
【００３２】
[0054]図５ａ及び６ａに見られるように、ミラープレート２０４に垂直な光のほとんどは、マイクロミラーアレイ１０３を通過して、マイクロミラーアレイ１０３の下のどの電極１２６又は制御回路１０６にも届くことができない。これはスペーサ支持フレーム２１０、ねじりバネ２０６、コネクタ２１６及びミラープレート２０４が、マイクロミラーアレイ１０３の下の回路をほぼ完全に覆うことになるからである。また、スペーサ支持フレーム２１０が、ミラープレート２０４を、マイクロミラーアレイ１０３の下側の回路と分離しているので、垂直ではない角度でミラープレート２０４に到達し、ミラープレート２０４を通過する光は、スペーサ支持フレーム２１０の壁面に当たり、マイクロミラーアレイ１０３の下の回路には届かない可能性が高い。ミラーアレイ１０３へ入射する強い光は、回路にはほとんど届かないので、ＳＬＭ１００は、回路に入射する強い光に付随する問題を回避できる。これらの問題には、回路を加熱する入射光、及び回路素子を帯電させる入射光のフォトンを含み、いずれもが、回路に誤動作を引き起こす可能性がある。
【００３３】
[0055]図３〜６では、マイクロミラーアレイ１０３のそれぞれのマイクロミラー２０２は、同じ側面にそのねじりバネ２０６を有する。代替の一実施形態では、マイクロミラーアレイ１０３の異なるマイクロミラー２０２は、異なる側面にねじりバネ２０６を有する。例えば、図３ａに戻ると、ミラー２０２−１及び２０２−３は、図示したように同じ側面にバネ２０６を有することになる。これに対しミラー２０２−２は、異なる側面にバネ２０６有し、その結果ミラー２０２−２のバネ２０６は、ミラー２０２−１及び２０２−３のバネ２０６に垂直であることになる。これは、異なるマイクロミラー２０２−１及び２０２−２のミラープレート２０４を異なる方向に偏向可能とし、これが全体としてミラーアレイ１０３に複数の制御可能な自由度を与える。この代替の実施形態では、２つの異なる光源（例えば、別々に色の変わる光を有する光源）をマイクロミラーアレイ１０３の方に誘導する場合があり、マイクロミラーアレイ１０３のマイクロミラー２０２によって別個に選択的に再び誘導して、ビデオディスプレイ上に像を形成できる。そのような実施形態では、複数のマイクロミラー２０２を、複数の光源からビデオディスプレイの同じピクセルへ光を反射するために使用できる。例えば、２つの異なる色の光源を、異なる方向に沿うミラーアレイ１０３に向けて誘導でき、アレイ１０３によって反射して、ビデオディスプレイ上に多色の像を形成できる。第１側面にねじりバネ２０６を有するマイクロミラー２０２−１及び２０２−３は、ビデオディスプレイに対して第１光源の反射を制御する。異なる第２側面にねじりバネ２０６を有するマイクロミラー２０２−２などのマイクロミラーは、ビデオディスプレイに対して第２光源の反射を制御する。
【００３４】
[0056]図７ａは、本発明の代替の実施形態によるマイクロミラー７０２の斜視図である。この実施形態では、ねじりヒンジ２０６は、支持壁２１０に関して対角線に向いており、ミラープレート２０４を２つの部分、又は面、つまり第１面７０４と第２面７０６とに分ける。２つの電極１２６がミラー７０２に付随しており、第１面７０４のための１つの電極１２６及び第２面７０６のための１つの電極１２６である。これによって、いずれの面７０４、７０６も、電極１２６の１つに、下に、また下向きに回転して引き付けることが可能になり、図２〜６に図示したミラーと比べて同じ支持壁２１０の高さに対してより広い全角度幅の角運動を実現する。図７ｂはミラー７０２のさらに詳細な図であり、ミラープレート２０４、ヒンジ２０６、及び支持壁２１０を図示する。図７ｃ及び７ｄは１つのミラー７０２の裏面及びミラー７０２の内側の隅の部分のさらに詳細な図を示す。他の実施形態では、ヒンジ２０６は、対角線にではなく、ミラープレート２０４の側面の１つに実質的に平行であってもよく、それに加えて、ミラープレート２０４を２つの部分７０４、７０６に分けるために、このようなヒンジ２０６が配置されてもよい。
【００３５】
[0057]図８ａ〜８ｄは、図７ａ〜７ｄで説明した複数のマイクロミラー７０２で構成されるミラーアレイの様々な斜視図である。図８ａ及び８ｂは、ミラー７０２のアレイの上面、及びアレイ中の１つのミラー７０２のさらに詳細な図を図示する。図８ｃ及び８ｄは、ミラー７０２のアレイの裏面、及びアレイ中の１つのミラー７０２のさらに詳細な図を図示する。
【００３６】
[0058]本発明による特定の実施形態は、高いコントラスト比を示すマイクロミラーアレイ構造に関する。これらの実施形態を、「高いコントラスト比のアレイ構造」という表題の項目において下で詳述する。
【００３７】
空間光変調器の製造
[0059]図９ａは、空間光変調器１００の製造方法の好ましい一実施形態を図示するフローチャートである。図９ｂから９ｇは、空間光変調器１００の製造をより詳細に示す概略図である。要約すると、マイクロミラー２０２が、部分的に第１基板１０５上に製造される。別に、電極、アドレス指定回路及び制御回路の一部又は全部が、第２基板１０７上に製造される。次いで第１基板１０５及び第２基板１０７が一緒に接合される。第１基板１０５が薄くされ、次にリソグラフィ及びエッチングステップが続く。それで、マイクロミラー２０２の製造は完了する。パッケージングを含む最終ステップにより、空間光変調器１００を完成する。一実施形態では、ミラーアレイ１０３は、異方性ドライエッチング法だけを用いて単結晶シリコンのウェーハから製造され、ミラーアレイ１０３を製造するためにエッチングが２回だけ行われ、さらに回路は標準的ＣＭＯＳ技術を用いて製造される。これは、ＳＬＭ１００を製造する簡単で費用のかからない方法を提供する。
【００３８】
[0060]従来の空間光変調器は、エッチング、構成層の堆積、犠牲層の堆積及び除去を含む表面のマイクロマシン技術を用いて製造される。これらの従来のＭＥＭＳ製造技術では歩留まりが悪く、均一性が劣るということになり、結果としてのフィーチャサイズは約１ミクロン以上になる。それに対し、本発明の一実施形態では、犠牲層を含まない半導体製造技術を用い、もっと高い歩留まりが得られ、さらに０．１３ミクロン未満の形状の形成も可能になる。
【００３９】
[0061]図９ａを参照すると、最初に、マイクロミラー２０２を部分的に製造するために、第１マスクを製造９０２する。このマスクは、スペーサ支持フレーム２１０及び支持ホスト２０８を画成するマイクロミラーアレイ１０３の裏面上のキャビティを形成するために、第１基板１０５の一方の側からエッチングすべき場所を画成する。フォトリソグラフィなどの標準技法が用いられ、第１基板上にマスクを生成することができる。前に触れたように、好ましい一実施形態では、マイクロミラー２０２は、単結晶シリコンなどの単一材料から形成される。したがって、好ましい一実施形態では、第１基板１０５は、単結晶シリコンのウェーハである。複数のＳＬＭ１００中に使用される複数のマイクロミラーアレイ１０３を、通常、単一のウェーハ上に製造し、後で分割することに留意されたい。マイクロミラーアレイ１０３を形成するために製造される構造は、通常、ＣＭＯＳ回路に用いられる形状よりも大きいので、このマイクロミラーアレイ１０３構造を、ＣＭＯＳ回路を製造するための既知の技術を用いて形成することは比較的容易である。図９ｂは、製造前の第１基板１０５を示す側面図である。基板１０５は、ミラーアレイ１０３が製造されることになる材料である、素子層９３８と、絶縁酸化物層９３６と、ハンドリング基板９３４とを最初に含む。図９ｃは、その上にマスクを有する第１基板１０５を示す側面図である。
【００４０】
[0062]マスクが形成された後９０２、好ましい一実施形態では、第１基板１０５が異方性イオンエッチングされ９０４、ミラープレート２０４の下にキャビティを形成する。他の方法を付け加えると、「ウェル」が、全てのマイクロミラー２０２に対して第１基板中に形成される。ウェットエッチング又はプラズマエッチングなどの、異方性イオンエッチング以外の他の方法も、キャビティ又は「ウェル」を形成するのに用いることができる。図９ｄは、エッチングされたキャビティを有する第１基板１０５を示す概略図である。
【００４１】
[0063]ミラープレート２０４の下のキャビティの製造とは別に、電極１２６又は制御回路１０６が、第２基板１０７上に形成９０６される。第２基板１０７は、石英又は他の材料などの、透明な材料であってもよい。第２基板が石英である場合、トランジスタを、結晶シリコンと比べて、ポリシリコンで形成してもよい。回路は、標準的なＣＭＯＳ製造技術を用いて製造９０６できる。例えば、一実施形態では、第２基板１０７上に製造９０６された制御回路１０６は、メモリセルのアレイ、行アドレス回路、及び列データ読み込み回路を含む。アドレス指定機能を実行する電子回路の製造には、多くの異なる方法がある。一般に既知であるＤＲＡＭ、ＳＲＡＭ、及びラッチ素子は、全て、アドレス指定機能を実行できる。ミラープレート２０４の部分は、半導体スケールに対して相対的に大きい場合がある（例えば、ミラープレート２０４は、２２５平方ミクロンの面積を有することがある）ので、マイクロミラー２０２の下に、複雑な回路を製造することができる。考えられる回路としては、限定しないが、時系列の画素情報を記憶する記憶バッファ、異なる電圧レベルで電極１２６を駆動することによって、ミラープレート２０４と電極１２６との分離距離に生じる可能性がある不均一性を補償する回路、及びパルス幅変調変換を実行する回路が含まれる。
【００４２】
[0064]制御回路１０６は、シリコン酸化物又はシリコン窒化物などの保護層で覆われる。次に、メタライゼーション層が堆積される。このメタライゼーション層は、パターニング及びエッチングされて、電極１２６、並びに、一実施形態ではバイアス／リセットバスを画成する。電極１２６は、１つ又は複数の電極１２６が、各マイクロミラー２０２に対応するように、製造中に配置される。第１基板１０５と同様に、通常、多数のＳＬＭ１００で使用される多数の回路セットが、後で分離されることになる第２基板１０７上に製造９０６される。
【００４３】
[0065]次に第１及び第２基板が一緒に接合９１０される。第１基板１０５のキャビティを有する側が、第２基板１０７の電極を有する側に接合される。基板１０５及び１０７は、第２基板１０７上の電極が、マイクロミラーアレイ１０３のマイクロミラー２０２の偏向を制御する正確な位置にくるように位置合わせされる。一実施形態では、２つの基板１０５及び１０７が、二重焦点顕微鏡を用いて、第１基板１０５上のパターンを第２基板１０７上のパターンと合わせることによって光学的に位置合わせされ、さらに２つの基板１０５及び１０７は、陽極接合や共晶接合などの低温接合法によって互いに接合される。製造９０６に対しては、可能な多くの代替的実施形態がある。例えば、熱可塑性、又は誘電体スピンガラスの接合材料を用いることができ、それによって、基板１０５と１０７が熱機械的に接合される。図９ｅは、互いに接合された第１基板１０５と第２基板１０７を示す側面図である。
【００４４】
[0066]第１基板１０５と第２基板１０７とを互いに接合した後、エッチングされていない第１基板１０５の表面が、所望の厚さまで薄層化９１２される。まず、図９ｆに示すハンドリング基板９３４が、通常は、研磨又はエッチングによって除去される。次いで酸化物９３６が除去される。次いで、素子層９３８が、必要に応じて薄層化されるか、研磨される。この薄層化は、一実施形態では、製造された「ウェル」の底と第１基板１０５の向かい合う表面との間で、マイクロミラー２０２の所望の厚さに近い厚さまで基板１０５を機械研磨することよって為される。一実施形態では、この機械研磨によって達成される厚さは、約５ミクロンである。次いで、基板１０５は、「ウェル」の底と第１基板１０５の向かい合う表面との間で、所望の厚さまで精密機械研磨又は化学機械研磨によって研磨される。この厚さが、ミラープレート２０４の厚さを画成する。一実施形態では、この所望の厚さは約１ミクロン未満である。図９ｇは、第１基板１０５を薄層化した後で、接合した第１基板１０５と第２基板１０７を示す側面図である。
【００４５】
[0067]次に、マイクロミラー２０２の反射表面が形成される。これは、第１基板１０５の表面が高い反射を示すように、第１基板１０５の研磨９１３を介して実行できる。第１基板１０５上に反射材料層を堆積９１４して、反射表面を形成することも可能である。反射表面を形成する他の方法が用いられてもよい。
【００４６】
[0068]一実施形態では、アルミニウム反射層が堆積９１４される。第１基板１０５の薄層化表面が約１０ｎｍのチタンシード薄膜でコーティングされる。次いで、約３０ｎｍの厚さのアルミニウム層が堆積され、可視域スペクトルのほとんどにわたり９５％を超える反射率を有する反射層が形成される。図９ｈは、堆積した反射層９３２を示す側面図である。
【００４７】
[0069]第１基板１０５の反射表面が、次いでマスクされ、好ましい実施形態では、高いアスペクト比の異方性イオンエッチングが行われ９１６、マイクロミラーアレイ１０３の形成が完了し、ミラープレート２０４を解放する。この第２エッチングがミラープレート２０４、ねじりバネヒンジ２０６、及びコネクタ２１６を画成する。したがって、マイクロミラー２０２を製造するのに、第１基板１０５の２度のエッチングしか必要ない。これは、マイクロミラー２０２の製造コストをかなり下げる。図９ｉは、マスク９３３で覆われた第１基板１０５の表面を示す概略図であり、図９ｊは、第２エッチング後の、ミラープレート２０４、ヒンジ２０６、スペーサ支持フレーム２１０及び電極１２６を含む空間光変調器１００を示す概略図である。
【００４８】
[0070]一部の実施形態では、ヒンジ２０６が部分的にエッチングされ、ミラープレート２０４の表面より凹ませる。やはり一部の実施形態では、ミラープレート２０４、ねじりバネヒンジ２０６、及びコネクタ２１６を画成する第２エッチング後に、反射表面が堆積９１４される。このような反射層は、例えば、角度の水平ベクトルがミラープレート２０４からヒンジ２０６の方向であるような角度において、下向きにアルミニウムを蒸発することにより堆積できる。この角度と共に、さらにヒンジ２０６がエッチングされ、ミラープレート２０４の表面より下に凹ませる場合、凹んだヒンジ２０６の表面上には実質的に反射コーティングしないように堆積されて、ねじりヒンジ２０６の表面によって入射光が光散乱されるのを最小にできる。例えば、電子ビーム熱蒸着装置の反応チャンバ内で毎秒１ナノメータの堆積速度での蒸着が行われてもよい。
【００４９】
[0071]一部の実施形態では、マイクロミラーアレイ１０３がキャップ層によって保護され、この層はガラス又は他の透明材料の部分を含んでよい。一実施形態では、マイクロミラーアレイ１０３の製造中に、第１基板１０５上に製造された各マイクロミラーアレイ１０３の周囲にリムが残される。マイクロミラーアレイ１０３中のマイクロミラー２０２を保護するために、ガラス又は他の透明材料の部分がこのリムに接合９１８される。この透明材料が物理的損傷からマイクロミラー２０２を保護する。１つの代替的実施形態では、ガラス上の感光性樹脂層にリムのアレイを形成するためにリソグラフィが使用される。次いで、エポキシを、このリムの上端に塗布し、ガラス板を位置合わせし、完成した反射型ＳＬＭ１００に取り付ける。
【００５０】
[0072]上述したように、複数の空間光変調器１００を、２つの基板１０５と１０７から製造することができる。つまり、複数のマイクロミラーアレイ１０３を第１基板１０５に製造し、複数の回路セットを第２基板１０７に製造することができる。複数のＳＬＭ１００を製造することは、空間光変調器１００の製造工程の効率を増加させる。しかし、複数のＳＬＭ１００を一度に製造する場合、個々のＳＬＭ１００に分離しなければならない。各空間光変調器１００に分割し、それを使用できるようにするのに多くの方法がある。第１の方法では、各空間光変調器１００は、接合された基板１０５と基板１０７上の、残りのＳＬＭ１００から単に分割９２０されただけのダイである。したがって分割された各空間光変調器１００は、標準的なパッケージング技術を用いてパッケージング９２２される。
【００５１】
[0073]第２の方法では、ウェーハレベルチップスケールパッケージングを実行し、各ＳＬＭ１００は別個のキャビティにカプセル化され、ＳＬＭ１００を分割する前に導線が形成される。これは、反射型の偏向可能な素子をさらに保護し、パッケージングコストを下げる。この方法の一実施形態では、第２基板１０７の裏面がはんだバンプにボンディング９２４される。次いで、第２基板１０７の裏面がエッチング９２６され、第２基板１０７上に回路を製造する間に形成された金属コネクタを露出する。次に、金属コネクタとはんだバンプの間に導線が蒸着９２８され、この２つを電気的に接続する。最後に、複数のＳＬＭが分割されたダイ９３０となる。
【００５２】
[0074]図１０は、マスク１０００の生成９０２と、第１基板にキャビティを形成するエッチング９０４をより詳細に示している。好ましい実施形態では、第１基板は、単結晶シリコンのウェーハである。第１基板上に酸化物が堆積され、パターニングされる。これが、図１０に示したパターンをもたらし、ここで、酸化物である部分１００４は、下の基板がエッチングされるのを防ぎ、部分１００２は、露出された基板の部分である。露出された基板の部分１００２は、エッチングされキャビティを形成することになる。エッチングされない、部分１００４は残り、スペーサ支持柱状体２０８及びスペーサ支持フレーム２１０を形成する。
【００５３】
[0075]一実施形態では、基板は、ＳＦ６、ＨＢｒ、及び酸素ガスを、それぞれ１００ｓｃｃｍ、５０ｓｃｃｍ、及び１０ｓｃｃｍの流量で流す反応性イオンエッチングチャンバ中でエッチングされる。動作圧力は、１０から５０ｍＴｏｒｒ、バイアスパワーは６０Ｗ、ソースパワーは３００Ｗである。他の実施形態では、基板は、Ｃｌ２、ＨＢｒ、及び酸素ガスを、それぞれ１００ｓｃｃｍ、５０ｓｃｃｍ、及び１０ｓｃｃｍの流量で流す反応性イオンエッチングチャンバ中でエッチングされる。これらの実施形態では、キャビティが約３〜４ミクロンの深さになると、エッチングプロセスは終了する。この深さは、例えば、ｉｎ−ｓｉｔｕ光干渉計技術などのｉｎ−ｓｉｔｕエッチング深さモニタリングを用いて測定するか、又はエッチング速度の時間調整によって測定する。
【００５４】
[0076]別の実施形態では、キャビティは、異方性の反応性イオンエッチングプロセスによってウェーハに形成される。ウェーハは反応チャンバ中に載置される。ＳＦ６、ＨＢｒ、及び酸素ガスを、それぞれ１００ｓｃｃｍ、５０ｓｃｃｍ、及び２０ｓｃｃｍの総流量で反応チャンバに導入する。５０ｍＴｏｒｒの圧力で、５０Ｗのバイアスパワー設定と、１５０Ｗのソースパワーを約５分間用いる。次に、ウェーハが、１ｍＴｏｒｒの圧力で、２０ｓｃｃｍの裏面ヘリウムガス流によって冷却される。好ましい一実施形態では、キャビティが約３〜４ミクロンの深さになると、エッチングプロセスは終了する。この深さは、例えば、ｉｎ−ｓｉｔｕ光干渉計技術などのｉｎ−ｓｉｔｕエッチング深さモニタリングを用いて測定するか、又はエッチング速度の時間調整によって測定する。
【００５５】
[0077]図１１は、第２基板１０７上に形成された電極１２６の一実施形態の斜視図である。この実施形態において、各マイクロミラー２０２は、対応する電極１２６を有する。この図示した実施形態の電極１２６は、第２基板１０７上の他の回路より高い位置に製造されている。図１１に示したように、電極１２６の側部は、電極の上面から下方に傾斜して、ピラミッドのような形をしている。他の実施形態では、電極１２６は、回路の上に延在するのではなく第２基板１０７上の他の回路と同じレベルに位置している。本発明の一実施形態では、電極１２６は、個別の約１０ミクロン×１０ミクロンの寸法のアルミニウムパッドである。これらの電極１２６は、第２基板１０７の表面上に製造される。この実施形態では、電極１２６の大きな表面積により、ミラープレート２０４に所定の最大角度偏向を引き起こすように機械的ストッパ上にミラープレート２０４を引き下げるために必要なアドレッシング電圧が比較的低くなる。
【００５６】
[0078]図１２は、第２基板１０７上の電極１２６と他の回路の上方に位置する第１基板１０５上のマイクロミラーアレイ１０３を示す斜視図である。この図は、第１基板１０５と第２基板１０７とが共に接合９１０される前の、マイクロミラーアレイ１０３のマイクロミラー２０２と電極との相対位置を示している。図示のために、マイクロミラーアレイ１０３のマイクロミラー２０２は、完成したマイクロミラー２０２として示されていることに留意されたい。しかし、好ましい実施形態では、図９ａを参照して説明したように、第１基板１０５を第２基板１０７に接合する前に、第１基板１０５のミラープレート２０４の下にキャビティのみがエッチングされていたことになる。ミラープレート２０４、ヒンジ２０６、及びコネクタ２１６は、未だ形成されていない。電極１２６が他の回路のレベルよりも上に配置され、電極１２６の側部が下方に傾斜している実施形態では、この傾斜部は、第２基板１０７上に第１基板１０５を正確に位置決めしやすくする。
【００５７】
[0079]図１３は、第１基板１０５の上面をエッチング９６する際に使用されるマスクの簡略化された実施形態を図示している。エッチングステップ９１６では、部分１３０２を露光されたまま残し、さらにエッチングして、ミラープレート２０４を解放し、ねじりバネヒンジ２０６、コネクタ２１６、及び支持柱状体２０８を形成する。他の部分１３０４はフォトレジスト材料で覆われ、エッチングされない。これらの部分は、ミラープレート２０４自体と、ヒンジ２０６を形成することになる材料部分とを含む。図１３に示したように、ミラーアレイ１０３の表面のほとんどは、反射する。この製造プロセスでは、支持壁２１０及びヒンジ２０６からミラープレート２０４を分離する、非反射性ギャップがわずかに生成される。
【００５８】
[0080]第１基板１０５の上面をマスキングした後、第１基板１０５の上面はエッチングされ、ミラープレート２０４を解放し、さらにヒンジ２０６を形成する。一実施形態では、第１基板の上面は、ＳＦ６、ＨＢｒ、及び酸素ガスを、それぞれ１００ｓｃｃｍ、５０ｓｃｃｍ、及び１０ｓｃｃｍの流量で流す反応性イオンエッチングチャンバ中でエッチングされる。動作圧力は１０から５０ｍＴｏｒｒの範囲にあり、バイアスパワーは６０Ｗ、ソースパワーは３００Ｗである。エッチング深さは、通常、１ミクロン未満であるので、同様の目標を達成できるいくつかの他の製造プロセスがある。別の実施形態では、１０ｍＴｏｒｒから５０ｍＴｏｒｒの動作圧力で、エッチング反応チャンバのバイアスパワー及びソースパワーをそれぞれ５０Ｗ及び３００Ｗに設定して、Ｃｌ２及び酸素ガスを使用し、厳密な寸法制御を実現する。ｉｎ−ｓｉｔｕエッチング深さモニタリングを使用するか、又はエッチング速度の時間調整によって、エッチングプロセスが、所望の深さ（一実施形態では約５ミクロンの深さ）で停止される。
【００５９】
動作
[0081]動作中、個々の反射素子は、選択的に偏向され、且つミラーに入射し、ミラーによって反射される光を空間的に変調するように働く。
【００６０】
[0082]図１４は、電極１２６上方のマイクロミラー２０２を示す断面図である。動作中、電極１２６に電圧が印加され、この電極１２６上方の対応するミラープレート２０４の偏向を制御する。図１４に示したように、電極１２６に電圧が印加されると、ミラープレート２０４が、この電極に引き付けられる。これは、ミラープレート２０４を、ねじりバネ２０６の周りに回転させる。電極１２６から電圧が除去されると、ヒンジ２０６が、ミラープレート２０４を上方に跳ね上げる。したがって、ミラープレート２０４に当たっている色が、その電極への印加電圧によって制御可能な方向に反射される。
【００６１】
[0083]一実施形態は以下のように動作する。最初、ミラープレートは偏向されていない。このバイアスされていない状態では、ＳＬＭ１００に斜めに入射する光源からの入射光ビームは、平坦なミラープレート２０４によって反射される。出射する反射光ビームは、例えば光学ダンプによって受光されることがある。偏向されていないミラープレート２０４から反射した光は、ビデオディスプレイに反射されない。
【００６２】
[0084]ミラープレート２０４と、底部電極１２６との間に電圧バイアスが印加されると、ミラープレート２０４が静電引力により偏向される。ヒンジ２０６の設計により、ミラープレート２０４の自由端は第２基板１０７の方に偏向される。好ましい一実施形態では、実質的に全ての屈曲が、ミラープレート２０４よりむしろ、ヒンジ２０６内で起こることに留意されたい。一実施形態では、これは、ヒンジ幅２２２を狭くし、ヒンジ２０６を両端上だけで支持柱状体２０８に連結することによって達成できる。上述したように、ミラープレート２０４の偏向は動作ストッパによって制限される。ミラープレート２０４の最大偏向は、偏向されて、出射する反射光ビームは結像光学要素を介して、さらにビデオディスプレイへ送られる。
【００６３】
[0085]ミラープレート２０４が、「スナッピング」(snapping)又は「プリング」(pulling)電圧（一実施形態では、約１２ボルト）を超えて偏向する場合、ヒンジ２０６の機械的復元力又はトルクは、静電気力又はトルクと、もはやバランスを保てなくなり、ミラープレート２０４は、電極１２６に向かって下に「スナップ」し、動作ストッパによってのみ制限される最大偏向に達する。ミラープレート２０４を、その限度いっぱい偏向した位置から解放するには、スナッピング電圧未満の電圧から解放電圧（例えば、スナッピング電圧が５．０ボルトである実施形態で、約３．３ボルト）まで実質的に電圧を下げなければならない。このように、マイクロミラー２０２は、電気機械的に双安定のデバイスである。解放電圧とスナッピング電圧との間の特定の電圧が与えられた場合、ミラープレート２０４の偏向履歴に依存して、ミラープレート２０４がとることのできる偏向角度は２つある。したがって、ミラープレート２０４の偏向動作は、ラッチとして作動する。このような双安定性及びラッチ特性は、ミラープレート２０４の偏向に必要な機械的力が偏向角度に関して概略、線形であるのに対し、対抗する静電気力がミラープレート２０４と電極１２６との間の距離に反比例するために現れる。
【００６４】
[0086]ミラープレート２０４と電極１２６との間の静電気力は、ミラープレート２０４と電極１２６の間の全電圧によって決まるので、ミラープレート２０４に印加される負電圧は、所定の偏向量を実現するために電極１２６に印加する必要がある正電圧を減少させる。したがって、ミラーアレイ１０３に電圧を印加することにより、電極１２６に必要な電圧の大きさを低下することができる。これが有効であり得るのは、例えば、一部の応用例では、半導体産業において５Ｖのスイッチ定格電圧がより一般的であることから、電極１２６に印加しなければならない最大電圧を１２Ｖ未満に維持することが望ましいからである。さらに、ミラーアレイ１０３に電圧をかける場合に、各電極１２６にバイアスをかけるために必要な電荷量は、ミラーアレイ１０３が接地電位に維持される実施形態において必要な電荷量よりも小さい。したがって、適切な電圧を電極１２６に正確に印加し、ミラープレート２０４を偏向させるのに必要な時間は、比較的短い。
【００６５】
[0087]ミラープレート２０４の最大偏向量が一定であるため、ＳＬＭ１００は、スナッピング電圧よりも高い電圧で作動される場合、ディジタル的に動作させることができる。この動作が基本的にディジタルであるのは、ミラープレート２０４が、対応する電極１２６に電圧を印加することにより最大限下方に偏向されるか、又は、対応する電極１２６に電圧を印加されずに跳ね上がることができるかのいずれかであるためである。ミラープレート２０４の偏向を止める物理的要素によって停止されるまでミラープレート２０４を下方に最大限偏向させる電圧は、「スナッピング」又は「プリング」電圧として既知である。したがって、ミラープレート２０４を下方に最大限偏向させるためには、スナッピング電圧以上の電圧が、対応する電極１２６に印加される。ビデオディスプレイに応用する場合、ミラープレート２０４が下方に最大限偏向されているとき、ミラープレート２０４に入射する光は、ビデオディスプレイ上の対応するピクセルに反射される。ミラープレート２０４が跳ね上がることが可能な場合、光は、ビデオディスプレイに当たらない方向に反射される。
【００６６】
[0088]このようなディジタル動作では、関連のミラープレート２０４が最大限偏向した後に、電極１２６上にスナッピング電圧をそのままで維持する必要はない。「アドレッシング段階」の間に、最大限偏向させるべきミラープレート２０４に対応する選択された電極１２６の電圧が、ミラープレート２０４を偏向させるために必要なレベルに設定される。当該ミラープレート２０４が、電極１２６上の電圧によって偏向した後は、ミラープレート２０４を偏向位置に保持するために必要な電圧は、実際の偏向に必要とされる電圧よりも低い。これは、偏向されたミラープレート２０４とアドレッシング電極１２６とのギャップが、ミラープレート２０４の偏向されている過程での間隔よりも小さくなるからである。したがって、アドレッシング段階後の「保持段階」では、選択された電極１２６に印加する電圧は、ミラープレート２０４の偏向状態に実質的な影響を及ぼすことなく、当初の必要レベルから下げることができる。より低い保持段階電圧を持つことの１つの利点は、近傍の偏向されていないミラープレート２０４がより小さな静電気引力を受けていて、したがって、これらのミラープレートが、ゼロ偏向位置により近い状態のまま維持されることである。これは、偏向されたミラープレート２０４と偏向されていないミラープレート２０４との光学コントラスト比を改善させる。
【００６７】
[0089]適切な寸法の選択（一実施形態では、ミラープレート２０４と電極１２６との間のスペーサ２１０分離は１ミクロンから５ミクロン、ヒンジ２０６の厚さは０．０５から０．４５ミクロンである）及び材料の選択（例えば、単結晶シリコン（１００））、により反射型ＳＬＭ１００の動作電圧をわずか数ボルトに抑えて製造することができる。単結晶シリコンから作られるヒンジ２０６のねじれ剛性係数は、例えば、１ラジアンにつき１平方メートル当たり５×１０ニュートンであってもよい。電極１２６が関係するミラープレート２０４を最大限偏向させるために加える電圧は、ミラープレート２０４を、接地電位以外の適切な電圧（「負バイアス」）に維持することにより、さらに低くすることができる。これは、電極１２６に印加される所与の電圧に対し、より大きい偏向角度をもたらす。最大の負バイアス電圧は解放電圧であり、したがってアドレッシング電圧がゼロまで下がると、ミラープレート２０４は非偏向位置へスナップバックできる。
【００６８】
[0090]ミラープレート２０４の偏向をより「アナログ」的に制御することもできる。「スナッピング電圧」より低い電圧が、印加されてミラープレート２０４を偏向させ、入射光が反射される方向を制御する。
【００６９】
他の応用例
[0091]空間光変調器１００は、ビデオディスプレイに加えて他の用途でも有用である。このような１つの応用例は、マスクを用いないフォトリソグラフィであって、この場合、空間光変調器１００が光を誘導し、蒸着されたフォトレジストを現像する。これにより、フォトレジストを所望のパターンに正確に現像するのにマスクを用いる必要がなくなる。
【００７０】
[0092]本発明が、様々の実施形態を参照して詳細に示され、説明されてきたが、本発明の精神及び範囲を逸脱することなく、形状及び細部において種々の変更を加え得ることを当業者には理解されよう。例えば、ミラープレート２０４は、静電気引力以外の方法によっても同様に偏向できる。ミラープレート２０４は、代わりに、磁気的、熱的、又は圧電式駆動によって偏向してもよい。
【００７１】
高いコントラスト比のアレイ構造
[0093]空間光変調器デバイスの１つの重要な性能測定は、ピクセル領域に反射された光と背景強度との間の強度のコントラストである。このコントラストが大きければ大きいほど性能のすぐれたデバイスである。
【００７２】
[0094]本発明の実施形態によれば、反射型空間光変調器によって示されるコントラスト比は多くの技法を用いて高めることができる。特定の実施形態によれば、ヒンジ及び／又は支持柱状体などの、可動の反射表面以外のピクセルアレイ要素を入射光から隠すように、デバイスが製造されることがある。
【００７３】
[0095]空間光変調器デバイスによって提供されるコントラストは、ピクセルの反射表面の背後に支持柱状体及び可動ヒンジなどの非反射要素を配置することによって強調されてもよい。一実施形態によれば、反射表面は、犠牲層内のギャップによって画成された反射材料のリブによって上方で支えられ、且つヒンジ含有層を下に置いている。代替的実施形態によれば、反射表面は酸化物などの介在層中に形成されるギャップによって下側のヒンジから分離される。どちらの実施形態でも、隣接のピクセル領域を分離している壁は、反射表面より下に凹んでいてもよく、入射光の望まれない散乱をさらに低減し、それによってコントラストを強調できる。
【００７４】
[0096]図１５Ａは、本発明に従って製造された光学デバイスの一実施形態の簡略化された平面図を示す。図１５Ｂは、図１５Ａのデバイスの線Ｂ−Ｂ’に沿って見た断面図を示す。図１５Ｃは、図１５Ａのデバイスの線Ｃ−Ｃ’に沿って見た断面図を示す。
【００７５】
[0097]光学デバイス１５００は、隅１５０２ａに配置された柱状体１５０６によって、下側のＣＭＯＳ基板１５０４の上で支えられた連続的な反射面１５０２を備える。ヒンジ構造１５０８により、反射表面１５０２を柱状体１５０６の上面の位置に固定された部分１５１０に対して傾けることができる。
【００７６】
[0098]図１５Ｂ及び１５Ｃは、反射表面１５０２が、積層構造１５０３中の最上層であることを示す。具体的には、厚さ約１０００〜５０００Åを有するアルミニウム層１５１２が、上にある反射表面と一体の突出しているアルミニウムリブ１５１２ａによって、複合（Ｔｉ／Ａｌ）導電層１５１４と、シリコン１５１６とを含む下側の積層１５０３の上方で支えられている。これら一体のリブの形成は、図１５Ｆ〜Ｎに関連して以下に詳述される。
【００７７】
[0099]図１５Ｄは、上にある反射表面が存在しない状態で、ＣＭＯＳ基板１５０４の上面図を示す。図１５Ｅは、図１５Ｄの基板の線Ｅ−Ｅ’に沿って見た断面図を示す。これらの図は、高くした横断する酸化物壁１５０３によって分離された個々のピクセル領域１５０１を示す。図１５Ｂに示したように、酸化物壁１５０３は、隣接の反射表面の高さに対して凹ませている。この配置は、酸化物壁の露出された上面による不要な反射や散乱を減少させる。この反射や散乱は、このデバイスによって提供されるコントラストの低下につながる場合がある。凹んだ酸化物壁の製造は、図１５Ｍに関連して以下で詳述する。
【００７８】
[0100]各ピクセル領域１５０１は、誘電材料１５２２によって分離された電極対１５２０ａ及び１５２０ｂを含む。電極１５２０ａ及び１５２０ｂへの電圧の交番印加により、電極と、対応するミラー構造との間で静電気引力が生じる。この静電気引力が、反射表面の位置を入射光に対して移動させ、その結果、ピクセルは反射（明）又は非反射（暗）のいずれかになる。図１５Ｄ〜Ｅは、その上に静止する傾斜した反射表面の引き寄せられた角部を一定の電位に維持するように構成されるランディングパッド１５２４も示す。
【００７９】
[0101]図１５Ａ〜Ｅに示したデバイスは、その性能を強化した一定の特徴を提供する。既に説明したそのような特徴の１つは、隣接のピクセル領域と分離する酸化物壁を下に凹ませたことである。これらの壁の上面は反射表面の平面より低いので、壁の上面からの入射光の散乱は減少し、デバイスのコントラストは高く維持される。
【００８０】
[0102]図１５Ａ〜Ｅの光デバイスの性能強化の他の特徴としては、支持柱状体構造及び可動ヒンジ構造を覆って反射面を形成することである。これら非反射の機能性構造及び可撓ヒンジ構造の上にこの反射表面があることで、ピクセル要素は、やはり、エッジ構造や不ぞろいの構造からの不要な光散乱が減少傾向になり、これによって、望んだようにコントラスト比は高くなる。
【００８１】
[0103]図１５Ａ〜Ｅの光学デバイスの製造について、図１５Ｆ〜Ｎの断面図と関係付けて次に説明する。ここでこれらの図は、図１５Ａの線Ｂ−Ｂ’に沿って見たものである。
【００８２】
[0104]図１５Ｆは、最初の製造ステップを示し、ここでは、誘電材料１５２２によって分離された電極１５２０ａ〜ｂを有するピクセル領域１５０１を備える、ＣＭＯＳ基板１５０４が提供される。隣接のピクセル領域１５０１は、初期の高さを有する、高くした酸化物壁１５０３ａによって分離されている。ＣＭＯＳ基板から、上方に延在して、図１５Ａ〜Ｂに示した柱状体が、図１５Ｆ〜Ｎの断面図には示されてないが、やはり高くした酸化物壁と同じ初期高さを示す。図１５Ｆは、シリコン層１５３４と１５３６内に納められた酸化物層１５３２を含むシリコンオンインシュレータ（ＳＯＩ）基板１５３０も示し、それが酸化物壁の上面と接触して置かれている。
【００８３】
[0105]図１５Ｇは、酸化物壁１５０３ａ及び柱状体（図示されていない）の上面上で、シリコン１５３６及び酸化物１５３２が除去され、シリコン１５３４が現れていることを示す。シリコン層１５３４は、以下に説明するように製造される反射スタックに対する基体を形成する。
【００８４】
[0106]図１５Ｈでは、Ｔｉ／Ａｌを含む複合導電層１５１４が、シリコン層１５３４の上に堆積される。複合層１５１４のＡｌ成分は導電性を進め、複合層１５１４のＴｉ成分は、Ａｌと下側のシリコンとの間の接着性を向上させる働きをする。
【００８５】
[0107]図１５Iでは、第１フォトレジストマスク１５３８が導電層１５１４の上でパターニングされ、形成されるべきヒンジ構造のどちらかの側面上の開口１５４０に対応する露光される領域を残す。
【００８６】
[0108]図１５Ｊでは、導電層１５１４と、下側のシリコン層１５３２の露光された部分がエッチングで除去され、ヒンジ構造１５０８と隣接の囲繞するシリコン層中に開口とを画成する。次いで、第１フォトレジスト層を剥離する。
【００８７】
[0109]図１５Ｋでは、第２フォトレジストマスク１５４２がパターニングされた接着層の上に形成される。この第２フォトレジストマスク１５４２は、ヒンジ構造１５０８を画成しているギャップ中に侵入し、そこを占める。第２フォトレジストパターン１５４２も開口１５４３ａとビアホール１５４３ｂとを画成する。図１５Ｌに示したように、ビアホール１５４３ｂは、堆積される反射アルミニウム材料１５１２を受容するように配置され、したがって可動ヒンジが画成されている下側のシリコン層の上方で、この反射アルミニウム表面を支える突出部又はリブ１５１２ａを形成する。
【００８８】
[0110]図１５Ｌは堆積されたアルミニウム１５１２の上の第３フォトレジストマスク１５５０のパターニングも示している。第３フォトレジストマスク１５５０によって画成されたギャップ１５５２は、ピクセル領域の境界と、高くした下側の酸化物壁１５０３ａの位置とに対応する。
【００８９】
[0111]図１５Ｍでは、第２フォトレジストマスク１５４２の開口１５４３ａ内に堆積したアルミニウム層１５１２、導電層１５１４、シリコン１５３２ａ、及びギャップ１５５２の下側の高くした酸化物壁１５０３ａの上部がエッチングされ、それにより個々のピクセル反射表面１５０２を画成し、酸化物壁１５０３を下に凹ませる。図１５Ｍの断面図に示されていないが、このプロセスの間に、柱状体はエッチングされず、その最大高さに維持されて反射構造を支持する。
【００９０】
[0112]図１５Ｎは、このプロセスフローの完了を示し、第２フォトレジストマスク及び第３フォトレジストマスクが共に除去され、ヒンジ含有シリコン層の上方で、ビアホールの従前の位置にある一体の突出部／リブ１５１２ａによって支持される、アルミニウム層１５１２を含む連続的な反射表面１５０２を残す。このように光学デバイス１５００は、柱状体１５０６及び可動ヒンジ部分の上方で支持される連続的な反射表面を含み、したがって柱状体とヒンジ要素のどちらも入射光の散乱、コントラストの低下、及びデバイス性能の劣化にかかわることはない。
【００９１】
[0113]図１５Ａ〜Ｎに示したプロセスフローと、その結果のＳＬＭデバイスは、本発明により製造されるデバイスのただ１つの例を示しただけである。その他の構成も可能である。
【００９２】
[0114]例えば、図１５Ａ〜Ｎの手法ではフォトレジスト犠牲層を利用して、下側のシリコンの上方で反射表面を支えるリブを配置したが、これは本発明で要求されない。
【００９３】
[0115]図１６Ａ〜Ｆは、代替のプロセスフローと、本発明による高性能光学デバイスの実施例の結果得られる構造を図示する一連の簡略断面図を示す。
【００９４】
[0116]この代替のプロセスフローの最初のステップは図１５Ｆ〜Ｈに前に示したものと同様である。しかし、図１６Ａでは、連続酸化物層１６００が直接、複合導電層１５１４の上面に堆積される。
【００９５】
[0117]図１６Ｂでは、第１フォトレジストマスク１６０２が、酸化物層の上でパターニングされ、ヒンジ１５０８の両側に開口１６０４を露出する。露出された酸化物層１６００の部分、導電層１５１４、及び開口１６０４の下側のシリコン層１５３２が、次に、エッチングにより除去されヒンジ部分１５０８を画成する。
【００９６】
[0118]図１６Ｃでは、第１フォトレジストマスクは剥離され、第２フォトレジストマスク１６１０に置き換える。第２フォトレジストマスク１６１０はスピンされ、先にヒンジ構造１５０８の両側に画成したギャップ１６０４中に侵入するが、ヒンジ１５０８を超えないようにパターニングする。次いで、ヒンジ１５０８の上にある酸化物材料を、第２マスク１６１０で露光し、エッチングし、除去する。
【００９７】
[0119]図１６Ｄでは、第２フォトレジストマスクは剥離され、次に、マスク１６２０でパターニングされた第３フォトレジスト層と置き換える。次いで、第３フォトレジストマスク１６２０の上部領域１６２０ａだけが、ヒンジギャップ、導電層１５１４及び酸化物層１６００によりもたらされる複合の追加的深さを排除して、第３フォトレジスト層の厚さに相当する一定の深さまで現像される。
【００９８】
[0120]図１６Ｅでは、第３フォトレジスト層の上の部分は除去され、シリコン層のヒンジの間のギャップ内にとどまるより深い部分１６２０ｂが残る。次いで、アルミニウム層１６３０を酸化物及び現像されてないフォトレジスト上に蒸着する。
【００９９】
[0121]図１６Ｅに示したように、第４フォトレジストマスク１６４０をＡｌ層１６３０の上でパターニングして、インターピクセル領域を露出させるギャップ１６４２を残す。
【０１００】
[0122]図１６Ｆでは、アルミニウム層１６４０、酸化物１６３０、導電層１５１４、シリコン層１５３２を、次に、第４フォトレジストマスクによって露光されたインターピクセル領域中でエッチングし、反射表面１６０１を画成する。このエッチングステップの間に、酸化物壁１５０３の頭の部分もエッチングで除去され、反射表面の位置より凹む。ここでも、柱状体はこのエッチングステップの影響を受けず、下側のＣＭＯＳ基板の上方で、ピクセルの反射表面を支持する最大高さを維持する。
【０１０１】
[0123]図１６Ｆに示したように、最後のフォトレジスト剥離ステップで、第３及び第４フォトレジストマスクを除去することによって、やはりシリコン層１５３２中の隣接する開口によって画成されるヒンジの上部空間１６５０の上方で支持されるアルミニウム反射表面１６０１を備える積層構造１６０３が得られる。
【０１０２】
[0124]上で示し、図１６Ａ〜Ｆに関連して説明した代替的実施形態は、最初に説明した実施形態の凹みにはない、さらに密着した、硬い反射表面という利点を提供する。この代替の実施形態では、プラズマでより処理しやすい、それほど接近しない位置から、より少ない容積のフォトレジストの除去が要求され、それによって、フォトレジスト除去ステップ持続時間も短縮される。
【０１０３】
[0125]本発明の様々な特定の実施形態の徹底した説明が上述されたが、上の説明が、特許請求の範囲によって定義される本発明の範囲を制限するものと考えるべきではない。
【図面の簡単な説明】
【０１０４】
【図１】本発明の一実施形態による空間光変調器の概略構造を示す概略図である。
【図２ａ】１つのマイクロミラーの斜視図である。
【図２ｂ】１つのマイクロミラーの斜視図である。
【図３ａ】マイクロミラーアレイの上部を示す斜視図である。
【図３ｂ】マイクロミラーアレイの側部を示す斜視図である。
【図４ａ】マイクロミラーアレイの底部を示す斜視図である。
【図４ｂ】マイクロミラーアレイの側部を示す斜視図である。
【図５ａ】マイクロミラーアレイの上面図である。
【図５ｂ】マイクロミラーアレイの上面図である。
【図６ａ】マイクロミラーアレイの底面図である。
【図６ｂ】マイクロミラーアレイの底面図である。
【図７ａ】代替の実施形態のマイクロミラーアレイの１つのミラーの上部を示す斜視図である。
【図７ｂ】代替の実施形態のマイクロミラーアレイの１つのミラーの上部を示す斜視図である。
【図７ｃ】代替の実施形態のマイクロミラーアレイの１つのミラーの底部を示す斜視図である。
【図７ｄ】代替の実施形態のマイクロミラーアレイの１つのミラーの側部を示す斜視図である。
【図８ａ】代替の実施形態のマイクロミラーアレイの上部を示す斜視図である。
【図８ｂ】代替の実施形態のマイクロミラーアレイの上部を示す斜視図である。
【図８ｃ】代替の実施形態のマイクロミラーアレイの底部を示す斜視図である。
【図８ｄ】代替の実施形態のマイクロミラーアレイの底部を示す斜視図である。
【図９ａ】空間光変調器の製造方法の好ましい実施形態を示すフローチャートである。
【図９ｂ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｃ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｄ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｅ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｆ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｇ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｈ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｉ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図９ｊ】空間光変調器の製造をさらに詳しく示す概略断面図である。
【図１０】マスクの生成と、第１基板にキャビティを形成するエッチングをさらに詳しく示す図である。
【図１１】第２基板上に形成された電極の一実施形態の斜視図である。
【図１２】第２基板上の電極と他の回路の上方に配置される第１基板上のマイクロミラーアレイを示す斜視図である。
【図１３】第１基板の上面のエッチングに使用されるマスクの簡略化された実施形態を示す図である。
【図１４】一緒に接合された２つの基板の一部分の断面図である。
【図１５Ａ】本発明による空間光変調器（ＳＬＭ）の反射ピクセル要素の一実施形態の簡略平面図である。
【図１５Ｂ】図１５Ａの反射ピクセル要素の線Ｂ−Ｂ’に沿って見た断面図である。
【図１５Ｃ】図１５Ａの反射ピクセル要素の線Ｃ−Ｃ’に沿って見た断面図である。
【図１５Ｄ】反射ピクセルが取り除かれた状態で、図１５Ａの反射ピクセル要素の基板部分を示す平面図である。
【図１５Ｅ】図１５Ｄの基板の線Ｅ−Ｅ’に沿って見た断面図である。
【図１５Ｆ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｇ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｈ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｉ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｊ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｋ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｌ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｍ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１５Ｎ】本発明によるＳＬＭデバイス製造のための一実施形態のプロセスフローの簡略断面図である。
【図１６Ａ】本発明によるＳＬＭデバイス製造のための代替的実施形態のプロセスフローの簡略断面図である。
【図１６Ｂ】本発明によるＳＬＭデバイス製造のための代替的実施形態のプロセスフローの簡略断面図である。
【図１６Ｃ】本発明によるＳＬＭデバイス製造のための代替的実施形態のプロセスフローの簡略断面図である。
【図１６Ｄ】本発明によるＳＬＭデバイス製造のための代替的実施形態のプロセスフローの簡略断面図である。
【図１６Ｅ】本発明によるＳＬＭデバイス製造のための代替的実施形態のプロセスフローの簡略断面図である。
【図１６Ｆ】本発明によるＳＬＭデバイス製造のための代替的実施形態のプロセスフローの簡略断面図である。
【図１】
2009510529.tif 000003
【図２ａ】
2009510529.tif 000004
【図２ｂ】
2009510529.tif 000005
【図３ａ】
2009510529.tif 000006
【図３ｂ】
2009510529.tif 000007
【図４ａ】
2009510529.tif 000008
【図４ｂ】
2009510529.tif 000009
【図５ａ】
2009510529.tif 000010
【図５ｂ】
2009510529.tif 000011
【図６ａ】
2009510529.tif 000012
【図６ｂ】
2009510529.tif 000013
【図７ａ】
2009510529.tif 000014
【図７ｂ】
2009510529.tif 000015
【図７ｃ】
2009510529.tif 000016
【図７ｄ】
2009510529.tif 000017
【図８ａ】
2009510529.tif 000018
【図８ｂ】
2009510529.tif 000019
【図８ｃ】
2009510529.tif 000020
【図８ｄ】
2009510529.tif 000021
【図９ａ】
2009510529.tif 000022
【図９ｂ】
2009510529.tif 000023
【図９ｃ】
2009510529.tif 000024
【図９ｄ】
2009510529.tif 000025
【図９ｅ】
2009510529.tif 000026
【図９ｆ】
2009510529.tif 000027
【図９ｇ】
2009510529.tif 000028
【図９ｈ】
2009510529.tif 000029
【図９ｉ】
2009510529.tif 000030
【図９ｊ】
2009510529.tif 000031
【図１０】
2009510529.tif 000032
【図１１】
2009510529.tif 000033
【図１２】
2009510529.tif 000034
【図１３】
2009510529.tif 000035
【図１４】
2009510529.tif 000036
【図１５Ａ】
2009510529.tif 000037
【図１５Ｂ】
2009510529.tif 000038
【図１５Ｃ】
2009510529.tif 000039
【図１５Ｄ】
2009510529.tif 000040
【図１５Ｅ】
2009510529.tif 000041
【図１５Ｆ】
2009510529.tif 000042
【図１５Ｇ】
2009510529.tif 000043
【図１５Ｈ】
2009510529.tif 000044
【図１５Ｉ】
2009510529.tif 000045
【図１５Ｊ】
2009510529.tif 000046
【図１５Ｋ】
2009510529.tif 000047
【図１５Ｌ】
2009510529.tif 000048
【図１５Ｍ】
2009510529.tif 000049
【図１５Ｎ】
2009510529.tif 000050
【図１６Ａ】
2009510529.tif 000051
【図１６Ｂ】
2009510529.tif 000052
【図１６Ｃ】
2009510529.tif 000053
【図１６Ｄ】
2009510529.tif 000054
【図１６Ｅ】
2009510529.tif 000055
【図１６Ｆ】
2009510529.tif 000056
【国際調査報告】
2009510529.tif 000057