(57)【要約】  メモリ（１２）は、複数のメモリセル（１２）と、複数のメモリセルの少なくとも１つに接続されたセンスアンプ（１８）と、温度依存性電流を生成するための複数の選択可能な温度依存性電流源（５２〜６２）を備える温度依存性電流発生器（２６）と、温度非依存性電流を生成するための複数の選択可能な温度非依存性電流源（７０，７２，７４）を備える温度非依存性電流発生器（２８）と、センスアンプ（１８）によって使用される基準電流を生成するために、温度依存性電流発生器（２６）及び温度非依存性電流発生器（２８）に接続され、温度依存性電流及び温度非依存性電流を合成するための加算器（３０）とを備える。基準電流の温度係数は、複数のメモリセルの少なくとも１つのメモリセル電流の温度係数とほぼ同じである。
2009545098.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルと、
複数のメモリセルの少なくとも１つに接続されたセンスアンプと、
前記センスアンプに対する基準電流を生成するために接続され、温度依存性電流及び温度非依存性電流を生成し、前記温度依存性電流及び前記温度非依存性電流の双方から前記基準電流を生成する基準電流発生器とを備えるメモリ。
【請求項２】
前記基準電流発生器は、同基準電流発生器に接続され電流スケーラを備え、前記電流スケーラは基準電流を所定の電流値にスケーリングする請求項１に記載のメモリ。
【請求項３】
前記基準電流の温度係数は、温度に対して、少なくとも１つの前記メモリセルの電流の温度係数とほぼ同じである請求項１に記載のメモリ。
【請求項４】
前記基準電流発生器は、前記温度依存性電流を生成するための複数の選択可能な温度依存性電流源を備える請求項１に記載のメモリ。
【請求項５】
前記温度依存性電流の温度に対する電流の変化率は、前記複数の選択可能な温度依存性電流源の選択された数に依存する請求項４に記載のメモリ。
【請求項６】
前記複数の選択可能な温度依存性電流源は、第１のバイポーラトランジスタと、同第１のバイポーラトランジスタと異なる領域を有する第２のバイポーラトランジスタとを備える請求項４に記載のメモリ。
【請求項７】
前記温度依存性電流の温度に対する電流の変化率は、前記メモリセルの電流の温度に対する変化率とほぼ同じである請求項１に記載のメモリ。
【請求項８】
前記基準電流発生器は、前記温度非依存性電流を生成するための複数の選択可能な温度非依存性電流源を備え、前記温度非依存性電流のレベルは前記複数の選択可能な温度非依存性電流源の選択された数に依存する請求項１に記載のメモリ。
【請求項９】
前記選択可能な温度非依存性電流源は、バンドギャップ電流基準を備える請求項８に記載のメモリ。
【請求項１０】
電流スケーラに接続された比較器を更に備え、前記比較器は外部電流を前記基準電流と比較する請求項１に記載のメモリ。
【請求項１１】
メモリに対する基準電流を生成するための方法であって、
前記メモリのメモリセル電流の温度に対する電流の変化率を表す温度に対する電流の変化率を有する温度依存性電流を生成する工程と、
温度非依存性電流を生成する工程と、
前記メモリのセンスアンプによって使用される基準電流を生成するために、前記温度依存性電流及び前記温度非依存性電流を合成する工程とを備える方法。
【請求項１２】
前記基準電流は、前記メモリセル電流の温度係数とほぼ同じ温度係数を有する請求項１１に記載の方法。
【請求項１３】
前記センスアンプによって使用される前記基準電流を提供する前に、前記基準電流を所定の電流値にスケーリングする工程を更に備える請求項１１に記載の方法。
【請求項１４】
減衰された前記基準電流が前記所定の電流値と一致しているかを判断するために、減衰された前記基準電流を外部電流と比較する工程を更に備える請求項１３に記載の方法。
【請求項１５】
前記温度依存性電流を生成する工程は、前記温度依存性電流を生成するために、１以上の前記選択可能な温度依存性電流源を選択する工程を備える請求項１１に記載の方法。
【請求項１６】
前記温度非依存性電流を生成する工程は、前記温度非依存性電流を生成するために、１以上の前記選択可能な温度非依存性電流源を選択する工程を備える請求項１１に記載の方法。
【請求項１７】
前記生成された基準電流は、前記メモリの基準メモリセルによって生成されない請求項１１に記載の方法。
【請求項１８】
複数のメモリセルと、
前記複数のメモリセルの少なくとも１つに接続されたセンスアンプと、
温度依存性電流を生成するための複数の選択可能な温度依存性電流源を備える温度依存性電流発生器と、
温度非依存性電流を生成するための複数の選択可能な温度非依存性電流源を備える温度非依存性電流発生器と、
前記センスアンプによって使用される基準電流を生成するために、前記温度依存性電流発生器及び前記温度非依存性電流発生器に接続され、前記温度依存性電流及び前記温度非依存性電流を合成するための加算器とを備えるメモリ。
【請求項１９】
前記基準電流の温度係数は、前記複数のメモリセルの少なくとも１つのメモリセル電流の温度係数とほぼ同じである請求項１８に記載のメモリ。
【請求項２０】
前記加算器に接続され、前記センスアンプによって使用される前に前記基準電流を所定の電流値にスケーリングするための電流スケーラを更に備える請求項１８に記載のメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ回路に関し、より詳しくは基準を使用するメモリ回路におけるメモリセルの論理状態のセンシングに関する。
【背景技術】
【０００２】
不揮発性メモリ(NVMs:nonvolatilememories)では、センシングのための一般的な基準は、メモリの配列内で使用されるメモリセルと同様に構成される１以上のメモリセルに基づくものである。これは、配列のメモリセルの特性に追従するのに有益である。基準セルの状態が撹乱されるという問題がある。通常、基準セルは、プログラム状態及び消去の間に分けられていると期待される。そして、これらのプログラム状態及び消去状態の基準セルは、基準の生成に使用される。これらの基準セルが撹乱されて電子を消失する場合、基準が変化して基準の効果を低減することになる。
【０００３】
従って、撹乱の影響を受けにくい基準を使用してセンシングすることが望ましい。
【発明の開示】
【０００４】
一態様において、メモリは、温度非依存性電流及び温度依存性電流の合成によって生成される基準を使用するセンスアンプを有する。メモリセルは、温度に伴って電流が増大する領域においてバイアスされる。同様に、温度依存性電流は、温度の上昇に伴って増大する。メモリセル電流と同じ比率で変化する合成電流を生成するために、温度非依存性電流は温度依存性電流に加算される。従って、合成電流は、メモリセルの温度の影響に追従する。合成電流は、所望のバイアスレベルを達成するためにスケーリングされ、メモリセルの論理状態のセンシングに使用されるセンスアンプに対する基準電流として使用される。このことは、図面及び以下の詳細な説明を参照してより良く理解されるであろう。
【発明を実施するための最良の形態】
【０００５】
本発明の前述及び更に詳細な目的及び効果は、図面とともに以下の好適な実施形態の詳細な説明から当業者には容易に明らかになるであろう。
図１に示すように、メモリ回路１０は、不揮発性メモリセルのメモリ配列１２と、配列１２に接続されて列アドレスを受信するための列デコーダ１４と、配列１２に接続されて行アドレスを受信するための行デコーダ１６と、行デコーダ１６に接続されたセンスアンプ１８と、センスアンプ１８に接続されて出力信号ＤＯを提供する出力バッファと、センスアンプ１８に接続されて基準電流Ｉｒｅｆを生成するための基準発生器２２とを備える。この例では、配列１２のメモリセルはフローティングゲートメモリセルであり、メモリ１０はフラッシュメモリであることが好ましい。基準発生器２２は、配列１２内に存在するタイプのメモリセルの使用を必要とすることなく、配列１２のメモリセルに温度によって追従する基準電流Ｉｒｅｆを提供する。動作において、メモリセルは、行アドレスによって選択されたワード線を活性化する行デコーダと、列アドレスによって選択されたビット線をセンスアンプ１８に接続する列デコーダとによってセンシングのために選択される。選択されたワード線と選択されたビット線との交差点におけるメモリセルがセンスアンプ１８によってセンシングされる。センスアンプ１８は、選択されたメモリセルの論理状態がプログラム状態又は消去状態であるかを判断するために、選択されたメモリセルの電流を基準電流Ｉｒｅｆと比較する。出力バッファ２０は、センスアンプ１８によってセンシングされた論理状態を表す論理状態の出力信号を提供する。
【０００６】
図２に示されるのは、詳細な基準発生器２２、及びメモリの外部にあるテスタ２４である。基準発生器２２は、温度依存性電流源(TDCS:temperature dependent current source)２６、温度非依存性電流源(TICS:temperatureindependent current source)２８、加算器３０、電流スケーラ３２、及び比較器３４を備える。ＴＤＣＳ２６は、入力ＴＤによって選択された出力電流Ｉｔｄを生成する。ＴＩＣＳ２８は、入力Ｔｉによって選択された出力電流Ｉｔｉを生成する。加算器３０は、電流Ｉ３０を提供するために、電流Ｉｔｄ及びＩｔｉを加算する。電流スケーラ３２は、出力として基準電流Ｉｒｅｆを提供し、テスト基準電流Ｉｒｅｆｔを提供し、かつ電流スケーラ３２のスケーリングを選択する電流スケーラ信号ＣＳを受信する。比較器３４は、テスト基準電流Ｉｒｅｆｔを受信し、外部電流Ｉｅｘｔを受信し、かつテスト基準電流Ｉｒｅｆｔ及び外部電流Ｉｅｘｔの一致を示すための出力を提供する。テスタ２４は、比較器３４の出力に接続された入力を有し、電流スケーラ信号ＣＳを電流スケーラ３２に提供する。テスタ２４は、外部電流Ｉｅｘｔ及びテスト基準電流Ｉｒｅｆｔが一致するまで電流スケーラ信号ＣＳを調節する。電流スケーラ３２は、電流基準Ｉｒｅｆをセンスアンプ１８に提供する。テスト基準電流Ｉｒｅｆｔ及び基準電流Ｉｒｅｆは同じ大きさ又は正確な倍数であることが好ましい。従って、テスタ２４は、外部電流Ｉｅｘｔとともに基準電流Ｉｒｅｆのレベルを設定する。
【０００７】
基準電流Ｉｒｅｆに対して選ばれたレベルは、プログラム状態及び消去状態のメモリセルの電流の中間であることが好ましい。プログラミング及び消去機能は、選択されたバイアスレベルからいくらかのマージンを取ったレベルに基づき実施される。従って、プログラム状態のセルは、バイアスレベルよりも少なくとも何らかの所定量小さい電流を提供することとなる。消去状態のセルは、バイアスレベルよりも少なくとも所定量大きい電流を提供するように消去される。
【０００８】
図３に示されるのは、ＴＤＣＳ２６、ＴＩＣＳ２８、加算器３０、及び電流スケーラ３２の一部である。ＴＤＣＳ２６は回路の形態で示されており、トランジスタ４０,４１,４２,４３，４４，４６，４７，４８，４９，５１，５２，５４，５６，５８，６０，６２、スイッチ６４，６６，６８、及びレジスタ５０を備える。ＴＩＣＳ２８は、定電流源７０，７２，７４、及び信号ＴＩによって制御されるスイッチを備える。図３のスケーラ３２の一部は、トランジスタ７８，８０，８２、及びスイッチ８４，８６，８８を備える。
【０００９】
ＴＤＣＳ２６に関して、Ｐチャネルトランジスタであるトランジスタ４０は、ＶＤＤとして示される正の電源供給端子に接続されたソース、ゲート、及びドレインを有する。Ｐチャネルトランジスタであるトランジスタ４１は、トランジスタ４０のドレインに接続されたソース、バイアス信号Ｐｂｉａｓを受信するためのゲート、及びドレインを有する。Ｎチャネルトランジスタであるトランジスタ４２は、トランジスタ４１のドレインに接続されたドレイン、バイアス信号Ｎｂｉａｓを受信するためのゲート、及びソースを有する。Ｎチャネルトランジスタであるトランジスタ４３は、トランジスタ４２のソースに接続されたドレイン、トランジスタ４２のドレインに接続されたゲート、及びソースを有する。ＰＮＰパイポーラトランジスタであるトランジスタ４４は、トランジスタ４３のソースに接続されたエミッタ、グランドとして示される負の電源供給端子に接続されたベース及びコレクタを有する。Ｐチャネルトランジスタであるトランジスタ４６は、ＶＤＤに接続されたソース、トランジスタ４０のゲートに接続されたゲート、及びドレインを有する。Ｐチャネルトランジスタであるトランジスタ４７は、トランジスタ４６のドレインに接続されたソース、トランジスタ４１のゲートに接続されたゲート、及びソースを有する。Ｎチャネルトランジスタであるトランジスタ４８は、トランジスタ４７のドレインに接続されたドレイン、トランジスタ４２のゲートに接続されたゲート、及びソースを有する。Ｎチャネルトランジスタであるトランジスタ４９は、トランジスタ４８のソースに接続されたドレイン、トランジスタ４３のゲートに接続されたゲート、及びソースを有する。レジスタ５０は、トランジスタ４９のソースに接続された第１の端子、及び第２の端子を有する。ＰＮＰであるトランジスタ５１は、レジスタ５０の第２の端子に接続されたエミッタ、グランドに接続されたベース及びコレクタを有する。Ｐチャネルトランジスタであるトランジスタ５２は、ＶＤＤに接続されたソース、トランジスタ４６のゲートに接続されたゲート、及びドレインを有する。Ｐチャネルトランジスタであるトランジスタ５４は、トランジスタ５２のドレインに接続されたソース、トランジスタ４７のゲートに接続されたゲート、及びドレインを有する。スイッチ６４は、トランジスタ５４のドレインに接続された第１の端子、及び加算器３０に接続された第２の端子を有する。Ｐチャネルトランジスタであるトランジスタ５６は、ＶＤＤに接続されたソース、トランジスタ４６のゲートに接続されたゲート、及びドレインを有する。Ｐチャネルトランジスタであるトランジスタ５８は、トランジスタ５６のドレインに接続されたソース、及びドレインを有する。スイッチ６６は、トランジスタ５８のドレインに接続された第１の端子、及びスイッチ６４の第２の端子に接続された第２の端子を有する。Ｐチャネルトランジスタであるトランジスタ６０は、ＶＤＤに接続されたソース、トランジスタ４６のゲートに接続されたゲート、及びドレインを有する。Ｐチャネルトランジスタであるトランジスタ６２は、トランジスタ６０のドレインに接続されたソース、及びドレインを有する。スイッチ６８は、トランジスタ６２のドレインに接続された第１の端子、及びスイッチ６４の第２の端子に接続された第２の端子を有する。
【００１０】
トランジスタ５２，５４及びスイッチ６４は、信号ＴＤによって選択可能であり、かつ温度に伴って電流が増大する温度依存性である電流源を備える。三つの点で示されるように、これらは一対のトラジスタ対、例えばトランジスタ５２，５４と、スイッチ、例えばスイッチ６４とから構成される追加の電流源であってもよい。ＰＮＰトランジスタ４４，５１は、トランジスタ５１がトランジスタ４４より大きいという条件で所定のサイズ比を有する。一般に、これはトランジスタを単に複製することによって達成される。従って、比率８に関して、トランジスタ５１を形成するためには、トランジスタ４４と同じサイズの８つのトランジスタが並列に存在する。トランジスタ４４，５１は、同じ電流を有するようにバイアスされるが、それらは異なるサイズであるため、それらは異なるベース・エミッタＶｂｅ降下を有する。この差が温度依存性のバイアスを設定するのに使用されるため、電流源を通じて供給される電流は温度依存性である。この種の構成は、バンドギャップ基準の一部において一般的である。信号ＴＤは、温度依存性電流を加算器３０に供給するための電流源を選択する。電流源は、例えば２進形式で異なるサイズであってもよい。そのため、各電流源は、隣接する電流源の２倍の電流を供給することになる。温度の増加に対する電流の変化率である傾きは、供給される電流の増大に伴って大きくなる。これは、ＴＤＣＳ２６によって供給される４つの電流Ｉｔｄ１，Ｉｔｄ２，Ｉｔｄ３，Ｉｔｄ４として図４に示されている。この場合、電流Ｉｔｄ１は供給される最大電流であり、最大の傾き、即ち温度変化に対する電流変化を有する。２番目に大きい電流Ｉｔｄ２は、２番目に大きい傾きを有する。同様に、３番目に大きい電流Ｉｔｄ３は、３番目に大きい傾きを有する。最後に、最小電流Ｉｔｄ４は、最小の傾きを有する。
【００１１】
ＴＩＣＳ２８に関して、電流源７０，７２，７４は、信号Ｔｉによって制御されるスイッチにより加算器３０に選択的に接続される。電流源７０，７２，７４は、バンドギャップ基準であることが好ましい。バンドギャップ基準は、適切な温度範囲、例えば−４０度℃から１２５度℃にわたって温度非依存性であると考えられているため、バンドギャップ基準は、基準、両電圧及び電流を生成するために一般的に使用される。
【００１２】
加算器３０に関して、トランジスタ７６は、グランドに接続されたソースを有し、ＴＤＣＳ２６のスイッチ６４，６８，６８とＴＩＣＳ２８のスイッチとの間の共通接続部に接続されたドレイン及びゲートを有する。ＴＤＣＳ２６のスイッチ６４，６６，６８、及びＴＩＣＳ２８のスイッチ、並びにトランジスタ７６の共通接続部は、信号ＴＤによってそれぞれ選択されるＴＤＣＳ２６及びＴＩＣＳの電流の和の効果を有する。加算器３０は、ＴＤＣＳ２６及びＴＩＣＳ２８からの電流の和を表す電圧出力を提供する。
【００１３】
スケーラ３２に関して、トランジスタ７８は、グランドに接続されたソース、トランジスタ７６のドレインに接続されたゲート、及びドレインを有する。スイッチ８４は、トランジスタ７８のドレインに接続された第１の端子、及び第２の端子を有する。トランジスタ８０は、グランドに接続されたソース、トランジスタ７６のドレインに接続されたゲート、及びドレインを有する。スイッチ８６は、トランジスタ８０のドレインに接続された第１の端子、及びスイッチ８４の第２の端子に接続された第２の端子を有する。トランジスタ８２は、グランドに接続されたソース、トランジスタ７６のドレインに接続されたゲート、及びドレインを有する。スイッチ８８は、トランジスタ８２のドレインに接続された第１の端子、及びスイッチ８４の第２の端子に接続された第２の端子を有する。各トランジスタ／スイッチの対、例えばトランジスタ７８及び８４は、信号ＣＳによって選択可能な電流路を備える。三つの点で示されるように、追加の電流路が存在してもよい。各電流路は、都合の良い２進選択のために、隣接する電流路の２倍である。スイッチの第２の端子の共通接続部は、基準電流Ｉｒｅｆをセンスアンプ１８に提供する。
【００１４】
Ｉｒｅｆがどのように選択されるかを示す図５を参照することは有用である。図５に示されるのは、消去状態のメモリセルの電流を表す電流Ｉｅである。この電流は温度に伴って増大する。同様に、電流Ｉｐはプログラム状態のメモリセルの電流を表す。電流Ｉｐは電流Ｉｅよりも低いが、両者は同じ傾きを有する。傾きは、実質的に正確な直線として示されている。ここには、図示されない比較的に小さないくらかの二次的な効果がある。所望の基準電流Ｉｒｄが、適切な温度範囲における電流Ｉｅ及びＩｐ間の中間に示されている。これは、信号ＴＤを用いてＴＤＣＳ２６から電流Ｉｅ，Ｉｐ，Ｉｒｄと同じ傾きの電流を選択することにより実質的に達成される。これは、電流Ｉｔｄとして図６に示されている。ＴＩＣＳ２８からの電流Ｉｔｉは、電流Ｉｔｄに加算されるように信号ＴＩによって選択される。その後、電流Ｉｔｉ，Ｉｔｄは、電流Ｉ３０を提供すべく加算器３０によって加算される。実際、加算器３０は、電流Ｉｔｄ，Ｉｔｉの和を表す電圧を提供する。スケーラ３２は、加算器３０からの電圧を、電流Ｉｅ及びＩｐ間の中間であるレベルにおいて基準電流Ｉｒｅｆに変換する。スケーラ３２のスケーリング動作は、電流Ｉ３０に存在する傾きを保持するため、電流Ｉｒｅｆは電流Ｉｅ及びＩｐの傾きと一致するようになる。
【００１５】
Ｉｅ及びＩｐの傾きは相対的に固定されるため、取り得るＩｔｄ電流から選択するために信号、例えば信号ＴＤを有する必要はない。これは、温度依存性電流を提供するための固定回路であってもよい。ＴＩＣＳ２８と同様に、電流Ｉｔｉは選択可能である必要はない。固定回路は、適切な基準電流Ｉ３０を保証するのに十分な電流Ｉｔｉを提供するように単に実施されてもよく、それにより、スケーラ３２は、所望の基準電流Ｉｒｅｆを提供することができる。スケーラ３２は、選択的なスケーリング機能を有する能力を保持するというニーズがある。
【００１６】
従って、基準発生器２２は、基準を生成するためのメモリセルに依存する基準に存在する撹乱の影響を受けにくい状態で、温度追従の利点を提供することができる。従って、基準電流Ｉｒｅｆは、電流Ｉｅ，Ｉｐの温度係数と一致する温度係数を有する。
【００１７】
例示の目的でここに選択された実施形態に対する種々の他の変更及び改変が、当業者にとって容易に行われるであろう。例えば、動作は単一のメモリセルに関して説明されているが、他のメモリセルも同じ基準電流を用いて同時に同様のセンスアンプによってセンシングされてもよい。トランジスタのサイズは、チャネル幅のチャネル長に対する比として参照される。説明したようにＰチャネルのＮチャネルに対する比を有することに利点があると認められるが、これらの比に関して有益な他の可能性が存在してもよい。説明したスイッチは、単一のトランジスタスイッチ、伝送ゲート、又は他の類似のものであってもよい。温度比依存電流源は、バンドギャップ基準として説明されたが、別の温度依存電流源が使用されてもよい。センシングは電流基準を必要とするものとして説明されたが、別のものが電圧のセンシングを使用してもよく、電圧源は説明された電流基準から容易に派生してもよい。スケーラ及び時間非依存電流源は異なるものとして説明されているが、結合されてもよい。そのような改変及び変更が本発明の精神から逸脱しない範囲において、それらは本発明の範囲に含まれるものと意図され、添付の請求の範囲の公正な解釈によってのみ評価される。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に従うメモリを示すブロック図。
【図２】本発明の実施形態に従う図１のメモリの一部及びテスタを示すブロック図。
【図３】本発明の実施形態に従う図２に示されるメモリの大部分を示す回路図。
【図４】電流Ｉｔｄ１，Ｉｔｄ２，Ｉｔｄ３，Ｉｔｄ４の温度に対する変化を示すグラフ。
【図５】電流Ｉｅ，Ｉｒｄ，Ｉｐの温度に対する変化を示すグラフ。
【図６】電流Ｉ３０，Ｉｔｉ，Ｉｔｄの温度に対する変化を示すグラフ。
【図１】
2009545098.tif 000003
【図２】
2009545098.tif 000004
【図３】
2009545098.tif 000005
【図４】
2009545098.tif 000006
【図５】
2009545098.tif 000007
【図６】
2009545098.tif 000008
【国際調査報告】
2009545098.tif 000009
2009545098.tif 000010