(57)【要約】  本発明は、成長基板（２）と半導体層列（３）を含んでいる半導体ウエハの横方向切断のための方法に関している。この方法は成長基板（２）を設けるステップと、前記成長基板（２）において機能性半導体層（５）を含んだ半導体層列（３）をエピタキシャル成長させるステップと、マスキング領域（１１）と非マスキング領域（１２）の作成のために前記半導体層列（３）の部分領域にマスク層（１０）を被着させるステップと、半導体ウエハ（１）におけるイオン打込み領域（１３）作成のために非マスキング領域（１２）を通してイオンを打ち込むステップと、前記イオン打込み領域（１３）に沿って半導体ウエハ（１）を切断するステップとを有し、前記成長基板（２）又は少なくともその一部が半導体ウエハから分離されるようにしたことを特徴とする。
2009507364.tif 000002
【特許請求の範囲】
【請求項１】
成長基板（２）と半導体層列（３）を含んでいる半導体ウエハの横方向切断のための方法において、成長基板（２）を準備するステップと、前記成長基板（２）において機能性半導体層（５）を含んだ半導体層列（３）をエピタキシャル成長させるステップと、マスキング領域（１１）と非マスキング領域（１２）の作成のために前記半導体層列（３）の部分領域にマスク層（１０）を被着させるステップと、半導体ウエハ（１）におけるイオン打込み領域（１３）作成のために非マスキング領域（１２）を通してイオンを打ち込むステップと、前記イオン打込み領域（１３）に沿って半導体ウエハ（１）を切断するステップとを有し、前記成長基板（２）または少なくともその一部が半導体ウエハから分離されるようにしたことを特徴とする方法。
【請求項２】
イオン打込みの際に水素イオン、ヘリウムイオン、水素イオンとヘリウムイオン、または水素イオンとホウ素イオンが打ち込まれる、請求項１記載の方法。
【請求項３】
前記切断が温度処理を用いて行われる、請求項１または２記載の方法。
【請求項４】
前記温度処理は、３００℃から１２００℃の範囲の温度のもとで行われる、請求項３記載の方法。
【請求項５】
前記半導体層列（３）は窒化物化合物半導体材料をベースにしている、請求項１から４いずれか１項記載の方法。
【請求項６】
前記機能性半導体層（５）はビーム発光層又はビーム検出層である、請求項１から５いずれか１項記載の方法。
【請求項７】
前記機能性半導体層（５）はＩｎxＡｌyＧａ1-x-yＮ［０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１］を有している、請求項１から６いずれか１項記載の方法。
【請求項８】
前記成長基板（２）はＧａＮ基板又はＡｌＮ基板である、請求項１から７いずれか１項記載の方法。
【請求項９】
半導体層配列（３）のマスキング領域（１１）が、少なくとも横方向において２０μｍ又はそれ未満の寸法（ｂ）を有している、請求項１から８いずれか１項記載の方法。
【請求項１０】
イオン打込み領域（１３）は、半導体層列（３）における分離層（４）として設けられている層内に設けられている、請求項１から９いずれか１項記載の方法。
【請求項１１】
前記分離層（４）はガリウムよりも大きな原子番号を有する少なくとも１つの元素を含んでいる、請求項１０記載の方法。
【請求項１２】
前記分離層（４）はインジウムを含んでいる、請求項１１記載の方法。
【請求項１３】
前記半導体層列（３）は分離層（４）に隣接する、イオン打込み用の拡散バリア層（８，９）を含んでいる、請求項１０から１２いずれか１項記載の方法。
【請求項１４】
前記拡散バリア層（８，９）は、Ｚｎ，Ｓｉ，またはＦｅでドープされた窒化物化合物半導体である、請求項１３記載の方法。
【請求項１５】
前記半導体層列（３）は分離層（４）の両側に、イオン打込み用の拡散バリア層（８，９）を含んでいる、請求項１３又は１４記載の方法。
【請求項１６】
前記分離層（４）は引張り緊張層である、請求項１０から１５いずれか１項記載の方法。
【請求項１７】
前記伸張分離層（４）はアルミニウムを含んだ窒化物化合物半導体である、請求項１６記載の方法。
【請求項１８】
前記伸張分離層（４）はＳｉのドープされた窒化物化合物半導体である、請求項１６又は１７記載の方法。
【請求項１９】
前記分離層（４）は横方向のエピタキシャル成長（ＥＬＯＧ）によって形成された半導体層である、請求項１０から１８いずれか１項記載の方法。
【請求項２０】
分離層（４）の成長前にＥＬＯＧマスク層（２７）が成長基板（２）に被着され、該ＥＬＯＧマスク層の構造は少なくとも部分的に前記マスク層（１０）の構造と一致している、請求項１９記載の方法。
【請求項２１】
前記分離層（４）は、打込まれたイオンが当該分離層（４）に接している層内よりも大きな拡散係数を有する半導体材料から形成されている、請求項１０から２０いずれか１項記載の方法。
【請求項２２】
前記分離層（４）はｐ型ドープされた窒化物化合物半導体層である、請求項２１記載の方法。
【請求項２３】
半導体ウエハ（１）は分断前に、成長基板（２）とは反対側の表面が支持体基板（１５）に接続される、請求項１から２２いずれか１項記載の方法。
【請求項２４】
半導体ウエハ（１）と支持体基板（１５）の接続前に、平坦化された介在層（１６）がマスク層（１０）に被着される、請求項２３記載の方法。
【請求項２５】
半導体ウエハ（１）と支持体基板（１５）の接続前に、マスク層（１０）の厚みよりも厚い介在層（１７）が半導体ウエハ（１）の非マスキング領域（１２）に被着される、請求項２３記載の方法。
【請求項２６】
マスク層（１０）が、半導体ウエハ（１）と支持体基板（１５）の接続前に除去される、請求項２３記載の方法。
【請求項２７】
前記半導体層列（３）はイオン打込み前に構造化される、請求項１から２６いずれか１項記載の方法。
【請求項２８】
前記構造化の前に発光ダイオード構造部又はレーザーダイオード構造部が形成される、請求項２７記載の方法。
【請求項２９】
ストライプレーザー構造部（２１）が形成される、請求項２８記載の方法。
【請求項３０】
前記ストライプレーザー構造部（２１）は専ら１．５μｍ〜３μｍの間のストライプ幅（ｂ）を有している、請求項２９記載の方法。
【請求項３１】
マスク層（２２）が、構造化によって形成される構造部（２１）を覆っている、請求項２７から３０いずれか１項記載の方法。
【請求項３２】
機能性半導体層（５）を有している半導体層列（３）を備えたオプトエレクトロニクス構成素子において、半導体層列（３）が請求項１から３１いずれか１項記載の方法によって成長基板（２）から分離されることを特徴とするオプトエレクトロニクス構成素子。
【請求項３３】
前記オプトエレクトロニクス構成素子は発光ダイオード又はレーザーダイオードである、請求項３２記載のオプトエレクトロニクス構成素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、ドイツ国特許出願第１０ ２００５ ０５３ ３５７．９及び同第１０ ２００５ ０４１ ５７２．５の優先権を主張するものであり、その開示内容は本願に含まれるものとする。
【０００２】
本発明は半導体ウエハ、特にオプトエレクトロニクス構成素子を製造するための半導体ウエハの横方向分断のための方法、及びオプトエレクトロニクス構成素子に関している。
【０００３】
背景技術
オプトエレクトロニクス構成素子、例えばＬＥＤや半導体レーザーなどの製造の際には、オプトエレクトロニクス構成素子の半導体層列のエピタキシャル成長のために使用される成長基板を後で半導体ウエハから分離することが頻繁に望まれる。
【０００４】
例えばいわゆる薄膜技法においては、先ずオプトエレクトロニクス構成素子の半導体層列が成長基板上でエピタキシャルに成長され、引き続きこの成長基板側とは反対側の半導体層列表面に支持体が被着され、その後で当該の成長基板が分離される。この方法は一方では新たな支持体上に比較的薄いエピタキシャル層列が残される利点を有する。この薄膜状のエピタキシャル層列からはオプトエレクトロニクス構成素子から発せられたビームが高い効率で放出され、特にこのエピタキシャル層列と新たな支持体の間に反射性の層又は反射率をアップさせる層が設けられている場合にはその効率はより一層高まる。さらにこの成長基板は剥離の後で有利には再利用が可能である。このことは特に成長基板が比較的高価な材料、例えばサファイア、ＳｉｃまたはＧａＮなどから成っている場合には利点となる。
【０００５】
サファイアからなる透過性の成長基板が使用される場合のエピタキシャル層列からの成長基板の剥離は例えば国際公開第９８／１４９８６号パンフレットから公知のレーザリフトオフ法を用いて行うことができる。この方法はいずれにせよ窒化化合物半導体、例えばＧａＮからなる基板にはたやすく適用できるものではない。
【０００６】
米国特許出願第６，８１５，３０９号明細書からは、例えばＧａＮなどの高価な薄膜基板を安価な支持体基板上に転用することが公知である。
【０００７】
米国特許出願第５，３７４，５６４号明細書からは、剥離すべき層を通した水素イオンの打込みと、このイオン打込み領域においてブリスターを発生させるための後からの温度処理（これは剥離すべき半導体層の熱的破壊を引き起こす）に基づく基板から、薄膜半導体層を分離させるための方法が公知である。
【０００８】
機能性の半導体層列が既にエピタキシャル析出されている半導体ウエハにこのような方法を適用する場合には、イオン打込みの際に機能性半導体層列の品質を損ねる危険性がある。
【０００９】
公知文献"C.H.Yun,N.W.Cheung: Thermal and Mechanical Separation of Silicon Layers from Hydrogen Pttern-Implanted Wafers, Journ of Electronic Materials, Vol. 30, Nr. 8, 2001, P960-964"からは、シリコンウエハからシリコン層を熱的または機械的に分離させるための方法が公知である。
【００１０】
課題
本発明の基礎とする課題は、イオン注入の際の半導体層列損傷の危険性を回避することのできる、半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子を提供することである。
【００１１】
課題を解決する手段
前記課題は請求項１の特徴部分に記載された本発明による方法及び請求項３２の特徴部分に記載されたオプトエレクトロニクス構成素子によって解決された。本発明の有利な実施形態および発展形態は従属請求に記載されている。
【００１２】
本発明による半導体ウエハの横方向分断方法では、機能性半導体層を含んだ半導体層列がエピタキシャルに成長される成長基板が準備される。半導体層列の部分領域へのマスク層の被着によってマスキング領域と非マスキング領域が形成される。それに続いて半導体ウエハ内にイオン打込み領域を形成するために、イオンが非マスキング領域を通って打ち込まれる。その後でこのイオン打込み領域に沿って成長基板又は成長基板の少なくとも一部が半導体ウエハから分離される。
【００１３】
つまり半導体ウエハにおけるイオン打込みは全面に亘って行われるのではなく、有利にはマスク層によって覆われていない半導体層列の領域のみを通して行われる。マスク層によって覆われた半導体層列の部分領域、特にマスク層の下方に設けられている機能性半導体層の領域は、このようにしてイオン打込み過程の際に生じ得る損傷から守られている。
【００１４】
有利にはイオン打込みの際に水素イオンが打ち込まれる。また代替的に例えばヘリウム、ネオン、クリプトンまたはキセノンなどの希ガスからなるイオンが用いられてもよい。
【００１５】
また異なる元素のイオン、例えば水素イオンとヘリウムイオン、あるいは水素イオンとホウ素イオンなどが打込まれてもよい。このことは所要の打込み量が低減できる利点となる。
【００１６】
分断は有利には温度処理を用いて有利には３００℃〜１２００℃の範囲の温度のもとで行われる。特にこの温度処理は３００℃〜９００℃の範囲の温度のもとで行うことができる。この場合イオン打込み領域内へ打込まれるイオンが拡散し、その際には複数のブリスターが発生する。これらのブリスターが合流すると最終的には半導体ウエハが完全に横方向に分断され、そのようにして基板若しくは基板の少なくとも一部が半導体ウエハから分離される。
【００１７】
温度処理のもとではイオン打込み領域の加熱が周辺温度の上昇によって起されてもよいし、例えばレーザーやマイクロ波ビームなどの電磁波ビームによる局所的な加熱によって起されてもよい。
【００１８】
半導体ウエハは、イオン打込みが半導体層列のマスキングに基づいて半導体ウエハの部分領域においてしか行われていないにもかかわらず、イオン打込み領域に沿って完全に横方向に分断され得る。このことは次のことに起因している。すなわちイオンがイオン打込みに続く温度処理のもとで横方向に拡散し、この拡散によってブリスターがイオン打込み領域から出発してマスク層下方に位置する半導体ウエハの部分領域にも混在することに起因している。
【００１９】
代替的に半導体ウエハはイオン打込み領域に沿って機械的な形式でも分断され得る。例えばその場合には半導体ウエハの反対側表面が補助支持体と接続され、それに対してトルクがかけられ、それによって半導体ウエハがイオン打込み領域に沿って分断される。
【００２０】
半導体層列は有利には窒化物化合物半導体材料をベースにしている。ここでの「窒化物化合物半導体材料をベースにする」とは、素子または素子の一部に有利にはＩｎxＡｌyＧａ1-x-yＮ［０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１］が含まれることを意味している。但しこの材料は必ずしも上述の式に従った数学的に正確な組成を有する必要はない。それどころかこの材料は、その物理的特性が実質的に変化しないかぎり、１つまたは複数のドープ物質ならびに付加的な成分を含有することができる。ただしわかりやすくするために上述の式では、部分的に微量の他の材料によって置換可能であるにしても、結晶格子の主要な成分（Ａｌ，Ｇａ，Ｉｎ，Ｎ）しか含ませていない。
【００２１】
機能性半導体層は有利にはビーム発光層またはビーム検出層である。特にこの機能性半導体層は発光ダイオード又は半導体レーザーの活性層であってもよい。特に有利には前記機能性半導体層はＩｎxＡｌyＧａ1-x-yＮ［０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１］を有する。
【００２２】
成長基板は有利には窒化物化合物半導体のエピタキシャル成長に適した基板、例えばＧａＮ基板、ＡｌＮ基板、ＳｉＣ基板またはサファイア基板である。
【００２３】
代替的に半導体層列はリン化物化合物半導体またはヒ化物化合物半導体をベースにしてもよい。このケースでは半導体層列と機能性半導体層はＩｎxＡｌyＧａ1-x-yＰまたはＩｎxＡｌyＧａ1-x-yＡｓ［０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１］を有している。
【００２４】
マスク層は例えばシリコン、金属、ＳｉＮまたはＳｉＯ2などの絶縁体、またはレジストからなっていてもよい。このマスク層は、注入されるイオンによって実質的に貫通されないような厚さを有している。例えばこのマスク層は厚さ２μｍ以上の多結晶シリコン層であってもよい。
【００２５】
半導体層列のマスキング領域は有利には少なくとも横方向において２０μｍ以下の寸法、特に有利には５μｍ以下の寸法を有している。マスキング領域のそのように僅かな横方向寸法は有利となる。なぜなら注入されるイオンが、温度処理の際に半導体層の非マスキング領域下方にある打込み領域から、横方向で接している、半導体層列のマスキング領域下方にある領域へ拡散するからである。そのため半導体ウエハは横方向において完全にブリスターが混在するようになる。マスキング層は例えばストライプ状のマスク層であってもよい。その場合のそれらのストライプの幅は有利には５μｍ以下、特に有利には専ら１．５μｍ〜３μｍの間の値を有する。
【００２６】
イオン打込み領域は例えば成長基板内に形成される。このケースではイオンが半導体ウエハの非マスキング領域を通って成長基板内に打込まれる。
【００２７】
本発明の有利な実施形態によれば、成長基板上に成長される半導体層列が分離層として設けられた層を含んでおり、その層内でイオン打込み領域が形成される。このケースではイオン打込みが成長基板ではなくて分離層に向けて行われる。このことは次のような利点となる。すなわち分離層内に形成されたイオン打込み領域に沿った半導体ウエハの分断の際に、成長基板全体に含まれる半導体ウエハの一部が分離されるようになる。つまりこの成長基板は半導体ウエハの分断の際に有利には完全に切断されず、従って再利用が可能である。特に層列は成長基板上に繰り返し成長され、それに続いて分離され得るが、そのたびごとに成長基板が不所望に消費されることはない。このことは特に成長基板に高価な基板、例えばＧａＮ基板、ＡｌＮ基板、ＳｉＣ基板またはサファイア基板が使用されている場合に有利となる。
【００２８】
成長基板の分離のための温度処理ステップの後では、成長基板は分離層の分離された部分を含み得る。分離の後で成長基板上に含まれる分離層の部分は有利には後からの例えばエッチング過程または研磨過程によって成長基板から除去され、これによってさらなる半導体層列のエピタキシャル成長のための成長基板が準備される。
【００２９】
分離層は有利にはガリウムよりも大きな原子番号を有する少なくとも１つの元素、例えばインジウムを含んでいる。ガリウムよりも大きな原子番号を有する元素はドープ剤として分離層内に注入されてもよいし、あるいは有利には分離層の半導体材料の成分であってもよい。特に分離層はＩｎＧａＮ層であってもよい。分離層内の大きな原子番号を有する元素の存在は、分離層へのイオン打込みの際に注入されるイオンに対する制動作用となり、それによってさらなる浸透が低減される。つまりこの分離層はそのようなケースで注入されるイオンに対する停止層として作用する。
【００３０】
このことは特にイオン打込みの際に比較的高いエネルギのイオンが打込まれる場合に生じ得る機能性半導体層の損傷を回避する上で有利となる。すなわちイオン打込みの際のイオンエネルギーの増加に伴う機能性半導体層の損傷が低減されることがわかった。イオンエネルギーの増加はいずれにせよ通常は次のような結果につながる。すなわち注入されるイオンが分離層の平面に対して垂直な方向で広幅かつフラットなコンセントレーションプロファイル（集束度プロファイル）を形成し、それが剥離過程に対してマイナスの作用を及ぼすようになる。この注入イオンのコンセントレーションプロファイルの完全な半値幅は、例えば約２００ｎｍであってもよい。
【００３１】
分離層がガリウムの原子番号よりも大きな原子番号を有する少なくとも１つの元素含むことによって、注入されるイオンのイオンエネルギーが比較的高い場合においても分離層において比較的狭幅なコンセントレーションプロファイルが得られるようになり、それによって分離ステップが容易となる。
【００３２】
本発明のさらに有利な実施例によれば、半導体層列がイオン打込みのために分離層に隣接した拡散バリア層を含んでいる。この場合の拡散バリア層とは、注入されるイオンが分離層のものよりも僅かな拡散係数を有する層と理解されたい。この拡散バリア層は半導体層列の成長方向において分離層の上側及び／又は下側に配置されてもよい。
【００３３】
拡散バリア層は有利にはＺｎ，ＦｅまたはＳｉがドープされた窒化物化合物半導体材料を含んでおり、有利にはｐ型ドープされていない。特にＺｎのドープされた比較的高抵抗のＧａＮまたはＳｉのドープされたｎ型ＧａＮにおける水素はＭｇのドープされたｐ型ＧａＮにおけるよりも少ない拡散係数を有する。
【００３４】
特に有利には分離層の両側に、つまり半導体層列の成長方向において分離層の上側だけでなくその下側にも拡散バリア層が配設され得る。１つ又は複数の拡散バリア層によって、分離層の平面に対して垂直に延在する方向において、打込まれたイオンの拡散が低減される。このようにして分離層の層平面に対する垂直方向における打込まれたイオンのコンセントレーションプロファイルの不所望な広がりが避けられるようになる。特に層列の成長方向で見て分離層の上側に配置された拡散バリア層によって、打込まれたイオンの機能性半導体層内への拡散が低減されるようになる。さもなければ、打込まれたイオンの拡散が機能性半導体層の品質を損なうようになる。
【００３５】
さらに本発明の別の有利な実施形態によれば、分離層が引張り緊張層（tensil verspannte Schicht）である。この場合の分離層の格子定数は分離層に接する少なくとも１つの層の格子定数よりも少ない。このような構成により、分離層が引張り応力に晒されるようになる。有利には引張り緊張層はアルミニウムを含んだ窒化物化合物半導体層である。この場合の分離層の引張り緊張は例えば次のことによって引き起こされる。すなわち分離層のものよりも少ないアルミニウム成分を含むかあるいはアルミニウムを全く含んでいないさらなる窒化物化合物半導体層が分離層に接することによって引き起こされる。例えば分離層にはＩｎＧａＮ層が接していてもよい。さらに分離層の引張り緊張は、分離層がシリコンでドープされることによっても引き起こされる。この分離層の引張り緊張によって有利には分離ステップが容易になる。なぜならこの場合引張り緊張された分離層と当接している層との間の境界面が目標破断箇所よりも大きな格子定数を有するように作用するからである。
【００３６】
さらに本発明によれば有利には、前記分離層が横方向のエピタキシャル成長（ＥＬＯＧ；Epitaxial Layer Over Growth）によって形成された半導体層であることによって分離ステップが容易となる。このケースでは分離層が直接成長基板上でまたは既に成長基板に被着されている半導体層で成長されるのではなく、事前にマスク層が成長基板上に被着されるかまたは分離層の成長される半導体層に被着される。このマスク層は以下の明細書では"ＥＬＯＧマスク層"と称することによって、イオン打込み用のマスク層と区別する。前記ＥＬＯＧマスク層は有利には窒化ケイ素層はまたは二酸化ケイ素層である。
【００３７】
分離層のエピタキシャル成長はＥＬＯＧマスク層によって覆われていない成長基板領域（"Post"領域）かまたは成長プロセスのために設けられた半導体層に用いられる。この場合は引き続きマスキングされた領域（"Wing"領域）が横方向に広がる。この場合横方向のエピタキシャル成長によって形成された分離層の、横方向に成長したＥＬＯＧマスク層に対する粘着力が僅かしかないので、マスク層と分離層の間の境界面が分離ステップの際の目標破断箇所として働く。
【００３８】
ＥＬＯＧ層としての分離層の実施の際にはイオン打込みが有利には分離層の次のような領域、すなわちＥＬＯＧマスク層によって横方向にずらされて配置されている領域（"Post"領域）に行われる。それに対してはイオン打込みに用いられるマスク層とＥＬＯＧマスク層が有利には同じ構造を有する。このことは次のように理解されたい。すなわち垂直方向で見た場合に、マスク層によってマスキングされている半導体層の領域が、ＥＬＯＧマスク層によってマスキングされている成長基板の領域に対向し、有利にはこれらが合同であるということである。ＥＬＯＧマスク層の上方に配置された分離層の領域（"Wing"領域）へのイオン打込みについては有利には省くことができる。なぜならその領域の分離層はＥＬＯＧマスク層に対する分離層の粘着性が少ないために比較的容易に分離させることができるからである。
【００３９】
さらに有利には、前記分離層は、打込まれたイオンが当該分離層に接している層内よりも大きな拡散係数を有する半導体材料から形成されている。それにより、分離層内部に打込まれたイオンの拡散が特に半導体ウエハの平面に対して平行な延在方向で高まり、それと共に分離層内でのブリスターの形成が促進される。これによって分離ステップが容易になる。この拡散が促進される分離層は有利にはｐ型ドープ（例えばＭｇでドープ）された窒化物化合物半導体層である。従って特にｐ型ドープされたＧａＮにおける水素は、Ｚｎのドープされた高抵抗のＧａＮ層またはケイ素のドープされたｎ型ＧａＮ層におけるよりも大きな拡散係数を有する。
【００４０】
半導体ウエハは有利には分断の前に、成長基板とは反対側の表面が支持体基板と接合される。この支持体基板は成長基板からの分離の後で半導体層列を安定化させるものであり、特に半導体層列から形成されるオプトエレクトロニクス構成素子の支持体として機能し得るものである。
【００４１】
前記支持体基板は介在支持体であってもよい。その場合にはこの介在支持体の分離ないし剥離が後続の方法ステップにおいて行われる。例えば前記介在支持体はガラス基板である。このガラス基板は有利には酸化ケイ素からなる介在層を用いて半導体層列と接続される。このケースでは介在支持体が後からの方法ステップにおいて介在層も含めて例えばフッ酸（ＨＦ）で溶解されてもよい。
【００４２】
イオン打込みに使用されるマスク層は例えば半導体層列と支持体基板との接合の前に除去されてもよい。また代替的にマスク層は半導体層列上に残されてもよい。その場合には有利には半導体層列と支持体基板との接合前に介在層が被着される。これはマスク層を平坦化する。平坦化する介在層は次のような利点を有している。すなわち支持体基板の重みが半導体層列の非マスキング領域にも作用するようになる。さもなければこの非マスキング領域はマスク層によって支持体基板から離間されてしまう。この支持体基板の重さがイオン打込み領域にも作用することで温度処理の方法ステップにおいて次のような利点が得られる。すなわちイオンの拡散によって生じるブリスターの横方向の広がりが促進されると同時に半導体層列の成長方向に対して垂直に延在する方向では低減されることである。
【００４３】
マスク層が金属若しくは金属合金から形成されている場合には、これらが電気的なコンタクト層として半導体層列上に残されてもよい。このケースでは電気的なコンタクト層が付加的な製造コストなしで構造化されて半導体層列のイオンが打込まれない領域に被着される。場合によっては半導体層列の最上層との電気的なコンタクト形成に適したコンタクト用金属がマスク層に埋込まれていてもよい。また有利にはブリスター生成のための温度処理の際に同時にコンタクト用金属がマスク層の金属との合金形成によってマスク層に取り込まれてもよい。
【００４４】
本発明の特に有利な実施形態によれば、半導体ウエハと支持体基板の接続前に、マスク層の厚みよりも厚い介在層が半導体ウエハの非マスキング領域に被着される。このケースでは半導体層列のマスキング領域が、非マスキング領域上に被着された介在層によって支持体基板から離間される。そのため支持体基板の重みは有利にはまず非マスキング領域上に作用する。これにより打込まれたイオンの拡散によって生じるブリスターの広がりが横方向では増強され、垂直方向では抑止される。このようにして発生したブリスターの、マスク層下方に設けられた半導体ウエハ領域への広がりが促進される。この効果は代替的につぎのことによっても得ることができる。すなわちマスク層を除去し、介在層を半導体層列上に被着させ、この介在層が半導体層列のイオンが打込まれた領域を覆うように構造化することによってである。イオン打込み領域に対する支持体基板の重みの作用は、成長基板の方に向けられる応力の支持体基板に対する作用によって増強され得る。
【００４５】
別の実施形態では、半導体層列がイオン打込み前に構造化される。例えば半導体層列は、発光ダイオードや半導体レーザー素子に適した構造を有するように構造化されてもよい。
【００４６】
特に半導体層列は、半導体ウエハが１つまたは有利には複数のストライプレーザー構造部を含むように構造化されてもよい。このストライプレーザー構造部は後続するステップにおいて個々のストライプレーザー素子に分離される。これらのストライプレーザーは有利には約１．５μｍ〜３μｍのストライプ幅を有する。このような構造部の幅は有利には、打込まれたイオンが温度処理の際に十分な範囲で横方向に拡散し、ブリスター形成によってこれらの構造部の完全な剥離が生じるのに十分となるような少ない幅である。
【００４７】
半導体層列の構造化が既にイオン打込み前に行われている場合には、有利には、形成された構造部、特にこの構造部の側縁が、マスク層の被覆によってイオンから保護される。ここでのマスク層の被覆とは、構造部の表面のみならずその側縁も覆われることを意味するものと理解されたい。
【００４８】
本発明による方法は特にオプトエレクトロニクス構成素子の製造、例えば発光ダイオードやレーザーダイオードの製造に適したものである。
【００４９】
本発明によるオプトエレクトロニクス構成素子は、支持体基板に配設される半導体層列を含み、該半導体層列は機能性半導体層を有しており、さらに前記半導体層列は、前述してきた本発明による半導体ウエハの横方向分断のための方法によって成長基板から分離される。この場合前記オプトエレクトロニクス構成素子は、発光ダイオード（ＬＥＤ）かまたはレーザーダイオードであってもよい。
【００５０】
以下、本発明を図１〜１３に関連する実施例に基づき詳細に説明する。
【００５１】
図面
図１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｆ，１Ｇは、本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図を表したものであり、
図２は、本発明による方法のさらなる実施例における、半導体ウエハの分断ステップ前の半導体ウエハの概略的な断面図を表したものであり、
図３は、本発明による方法のさらなる実施例における、半導体ウエハの分断ステップ前の半導体ウエハの概略的な断面図を表したものであり、
図４は、本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図を表したものであり、
図５は、本発明による方法のさらなる実施例における、イオン打込みの方法ステップ前の半導体ウエハの概略的な断面図を表したものであり、
図６Ａは、本発明による方法のさらなる実施例における、イオン打込みの方法ステップ前の半導体ウエハの概略的な断面図を表したものであり、
図６Ｂはストライプレーザーに対する半導体層列の構造化後の図６Ａに示された半導体ウエハの概略的な断面図を表したものであり、
図７は、本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図を表したものであり、
図８は、本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図を表したものであり、
図９は、本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図を表したものであり、
図１０は、本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図を表したものであり、
図１１〜１３は本発明による方法のさらなる実施例におけるマスク層の概略的な平面図を表したものである。
【００５２】
これらの図面において同一また同様に作用する構成素子には同一の参照番号が付されている。また図示されている構成要素は縮尺通りに示されたものではなく、より良い理解のためにはむしろ個々の要素が誇張的に拡大して示されている場合もある。
【００５３】
実施例
図１Ａに示されているように、本発明による方法のもとではまず成長基板２が準備される。この成長基板は有利には窒化物化合物半導体のエピタキシャル成長に適した基板、有利にはＧａＮ基板、ＡｌＮ基板、ＳｉＣ基板またはサファイア基板である。
【００５４】
図１Ｂに概略的に示されている介在層のもとでは半導体層列３が成長基板２上で成長されている。このように形成された半導体ウエハ１は、成長基板２と半導体層列３を含んでいる。この半導体層列３は例えば有機金属気相成長法（ＭＯＶＰＥ）を用いて成長基板２上に被着される。
【００５５】
このエピタキシャル半導体層列３は有利には窒化物化合物半導体をベースにしている。エピタキシャル半導体層列３は、少なくとも１つの機能性半導体層５、例えばオプトエレクトロニクス構成素子のために設けられるビーム発光層またはビーム検出層を含んでいる。
【００５６】
特にこの機能性半導体層５は、発光ダイオード又は半導体レーザーの活性層であってもよい。この場合この活性層は例えばヘテロ構造、ダブルへテロ構造または量子井戸構造として構成することができる。量子井戸構造の概念には、キャリアの閉込めによりそのエネルギ状態の量子化を被るあらゆる構造が含まれる。殊に、この量子井戸構造の概念には、量子化の次元についての規定は含まれていない。したがって量子井戸構造には、例えば、量子箱、量子細線、量子点およびこれらの構造のあらゆる組み合わせが含まれるのである。
【００５７】
さらに図１Ｂに示されている介在層のもとでは構造化されたマスク層１０が半導体層列３に被着されている。つまり半導体層列３の表面はマスク層１０によって覆われたマスキング領域１１と非マスキング領域１２を有している。有利にはこのマスキング領域１１の幅は少なくとも横方向において２０μｍ又はそれ以下であり、特に有利には５μｍまたはそれ以下である。
【００５８】
図１Ｃに概略的に表されている介在層のもとでは、矢印６によって表されているようにイオンが非マスキング領域１２を通って半導体層列３を貫通してイオン打込み領域１３の形成のために半導体ウエハ内に打込まれている。
【００５９】
それに対して有利には半導体層列３のマスキング領域１１内にはイオンは浸透しない。なぜならイオンはマスキング層１０材料を実質的に透過することができないからである。特にこのようにして、マスキング領域１１の下方に配設された機能性半導体層５の部分領域がイオン打込みステップのもとで損なわれることが避けられる。
【００６０】
マスキング層１０は例えば金属、絶縁体、レジストなどから形成されており、その厚さは打込まれるイオンのイオンエネルギーに依存して、マスク層１０がイオンによって実質的に透過されないように選択される。例えばマスク層１０は約２μｍの厚さの酸化ケイ素膜であってもよい。
【００６１】
打込まれるイオンは特に水素イオンかまたは代替的に例えばヘリウム、ネオン、クリプトン、キセノンなどの希ガスイオンであり得る。
【００６２】
また異なる元素のイオン、例えば水素イオンとヘリウムイオン、あるいは水素イオンとホウ素イオンなどが打込まれてもよい。このことは所要の打込み量が低減できる利点となる。
【００６３】
イオン打込み領域１３は有利には分離層として設けられた層４（これは半導体層列３内に含まれている）内に形成される。またイオン打込み領域１３の形成のためにイオンを代替的に成長基板２内に打込むことも可能である。
【００６４】
マスク層１０はさらに図１Ｄに示されているように再度半導体層列３から除去し得る。
【００６５】
続いて半導体ウエハ１は図１Ｅに示されているように、成長基板とは反対側の表面が支持体基板１５と接合される。支持体基板１５は成長基板２とは異なって、例えば窒化物化合物半導体材料をベースにした半導体層列３のエピタキシャル成長に適している必要はないので、支持体基板１５に対しては材料選択において比較的大きな自由度が成り立つ。特に比較的僅かなコスト及び／又は良好な熱伝導度の点で傑出している支持体基板１５が選択可能である。例えば支持体基板１５は、Ｇｅ，ＧａＡｓ、例えばＭｏ若しくはＡｕのような金属、金属合金、ＡｌＮのようなセラミックから形成されていてもよい。支持体基板１５は有利には蝋付けまたはボンディングによって半導体層列３と接続される。
【００６６】
半導体ウエハ１と支持体基板１５の接続前に介在層１４が半導体層列３上に被着され得る。この介在層１４は例えばイオン打込みとマスク層除去の方法ステップの後に半導体層列３を平滑化するために被着されていてもよい。さらにこの介在層１４は、オプトエレクトロニクス構成素子において支持体基板１５内へのビームの浸透を回避させるような反射性の層であってもよい。
【００６７】
それに続いて図１Ｆにて矢印Ｔで強調されているように温度処理が実施される。この温度処理はイオン打込み領域１３内に打込まれたイオンの拡散を生じさせる。
【００６８】
前記温度処理は有利には３００℃〜１２００℃の範囲の温度のもとで行うことができる。この温度処理によって誘起された打込みイオンの拡散は、ブリスター７の形成を引き起こし、その大きさと数は当該温度処理の持続時間の増加と共に増加する。
【００６９】
このようにしてブリスター７の混在した拡散領域１６が生じる。この領域は横方向において、事前にマスキングされた半導体層列３の領域の下方にも広がりそこにおいて最終的に合流する。
【００７０】
このブリスター７の混在した拡散領域１６の合流は図１Ｇにも概略的に示されているように最終的には半導体ウエハの、２つの部分１ａ，１ｂへの分断につながる。
【００７１】
半導体ウエハ１の成長基板２とは反対側の部分１ｂは、特にオプトエレクトロニクス構成素子、例えば発光ダイオードや半導体レーザーであり得るかまたはオプトエレクトロニクス構成素子になるように継続処理される。さらにこの半導体ウエハの分離部分１ｂは複数のオプトエレクトロニクス構成素子に個別化されてもよい。
【００７２】
イオンが成長基板２内ではなく、半導体層列３の分離層４として設けられた層内へ打込まれることによって、半導体ウエハ１の分断の際に有利には、成長基板２全体を含む半導体ウエハ１の部分１ａが分離される。この半導体ウエハ１の分離された部分１ａには分離後にも図１Ｇに概略的に表されているように分離層４の残りも含まれており、この分離層４の残りは後からのエッチング処理若しくは研磨処理において除去が可能である。つまり成長基板２は完全に再利用可能である。さらに支持体基板１５と接続される半導体層列３も分離層４の残りを有し得る。この残りも有利にはあとからのエッチング処理又は研磨処理において除去される。
【００７３】
図２にはさらなる実施例におけるイオン打込み領域１３内へのイオン打込みの方法ステップの後の半導体ウエハが示されており、ここではマスク層１０が上述した実施例のように半導体層列３の表面から除去されるのではなく、半導体ウエハ１と支持体基板１５との接続前に平坦化された介在層１６を備えている。このマスク層１０は介在層１６によって平坦化され、有利には半導体ウエハ１と支持体基板１５の接続前に除去される。このようにして製造コストは低減される。
【００７４】
平坦化された介在層１６と接続する支持体基板１５は後続する温度処理の方法ステップにおいて応力をイオン打込み領域１３に及ぼす。この応力はブリスターの横方向の伝播を促進させ、垂直方向の伝播は低減させる。
【００７５】
このような温度処理のもとで生じるブリスターの伝播（広がり）に対する支持体基板１５の有利な影響は、図３にさらなる実施例に基づいて示されているように、半導体ウエハ１がマスク層１０よりも厚みの厚い介在層１７を介して支持体基板１５と接続される場合にさらに増強される。このケースにおいては半導体ウエハ１は非マスキング領域１２においてのみ介在層１７を介して支持体基板１５と接続されており、それに対してマスキング領域１１は介在空間１８によって支持体基板１５から離間されている。イオン打込み領域１３内に打込まれるイオンの拡散に対する支持体基板１５の影響をさらに高めるために、温度処理の方法ステップ期間中に有利には応力Ｆが支持体基板１５に対して半導体ウエハ１方向に向けてかけられる。
【００７６】
図４には本発明のさらなる実施例におけるイオン打込みの方法ステップにおける半導体ウエハ１が概略的に示されており、ここでは半導体層列３がイオン打込み前に構造化されている。この半導体層列３は例えば次のように構造化され得る。すなわち半導体層列３がトレンチ１９を有し、このトレンチ１９内では分離層４が例えばエッチングプロセスによって露出されている。半導体層列３内に形成されたトレンチ１９によって、イオンはイオン打込みの際に直接分離層４内へ打込まれる。その際に半導体層列３の残りの層、特に機能性半導体層５を横断することはない。このことは特にイオン打込みの際に比較的僅かなイオンエネルギー及び／又はイオン線量しか必要でなくなる利点となる。トレンチ１９間に配設されている半導体層列３の部分領域２０は例えば後からの方法ステップにおいて個々のオプトエレクトロニクス構成素子、例えばストライプレーザーに個別化できる。さらにまたこれらのトレンチ１９によって分離される複数の部分領域２０が共同してオプトエレクトロニクス構成素子、例えば発光ダイオードの半導体チップを形成することも可能である。
【００７７】
図５に示されている本発明による方法の実施例におけるイオン打込みの方法ステップでは、半導体層列がイオン打込みの前にストライプレーザー２１に構造化されている。このストライプレーザー２１は有利には囲繞マスク層２２によって囲まれており、これは表面２３のみでなく、ストライプレーザー２１の側縁２４までも覆っている。このことは、前記側縁２４がイオン打込みの際に生じ得る高エネルギのイオンから保護される利点をもたらす。特にこのような構成によってストライプレーザー２１の活性ゾーン５の損傷が予防される。さらに有利には、前記ストライプレーザー２１に接している分離層４の領域がマスク層２２によって覆われ、当該ストライプレーザーの作動の際にイオン打込み領域における電荷担体の非発光性の再結合が回避されるようになる。例えばマスク層２２は１．５μｍの幅を有し、ストライプレーザー２１は５．５μｍの幅を有していてもよい。それによりストライプレーザー２１の両側で分離層４の表面において２μｍ幅のそれぞれ１つのストライプ状の領域がマスキングされる。
【００７８】
イオン打込みの方法ステップの際のオプトエレクトロニクス構成素子、特にストライプレーザー２１の側縁２４に生じ得る損傷が回避される、本発明による方法のさらに有利な実施形態は図６Ａ及び図６Ｂに概略的に示されている。
【００７９】
図６Ａに示されている半導体ウエハ１上には図６Ｂに示されているストライプレーザー２１用に設けられている幅ｄよりも大きい幅Ｄを有するように構造化された半導体層列が被着されている。図６Ａに示されている波線２５の外側に存在する半導体層列の部分領域２６は、図６Ｂに示されているストライプレーザー２１の製造のためにイオン打込みステップが終わった後でさらなる構造化ステップによって除去される。このようにしてストライプレーザー２１の側縁２４は、先行するイオン打込みステップのもとで生じ得る損傷から保護される。
【００８０】
図７に概略的に示されている本発明による方法のさらなる実施例におけるイオン打込みの中間ステップの場合、分離層４は横方向エピタキシャル成長（ＥＬＯＧ）によって形成された層である。このＥＬＯＧ層の形成のためにマスク層２７が構造化されて成長基板２に被着される。代替的に分離層４が成長基板２に直接被着されていない場合には、マスク層２７は成長方向で見て分離層４の下方に配置された半導体層に被着されてもよい。
【００８１】
ＥＬＯＧマスク層２７は例えば窒化ケイ素もしくは酸化ケイ素であってよい。
【００８２】
またＥＬＯＧマスク層２７の代わりにその場のＳｉＮ層が横方向成長を用いた分離層の成長のために用いられてもよい。その場のＳｉＮ層は次のような薄い層として被着される。すなわちまだ連続した層まで成長していないため成長基板を完全には覆っていない層である。そのようにしてその場のＳｉＮ層はマスク層として機能する。
【００８３】
横方向エピタキシャル成長によって形成された分離層は半導体ウエハ１の分断を容易にさせる。なぜなら横方向成長されるマスク層２７の領域上の分離層４の半導体材料は比較的僅かな粘着力しか有さないからである。それ故半導体ウエハ１は分離層４とは反対側のマスク層２７表面に沿って延在している平面において比較的僅かなコストで分断可能である。
【００８４】
特に有利にはＥＬＯＧマスク層２７の構造とマスク層１０（これはイオン打込み用に用いられる）の構造は一致する。このケースにおいてはイオンが有利には分離層４のイオン打込み領域１３内に打込まれる。このイオン打込み領域１３は分離層４から横方向に成長したＥＬＯＧマスク層２７領域間に配置されている。
【００８５】
さらに有利な実施例によれば、図８に概略的に示されているように、拡散バリア層８が半導体層列３の成長方向で分離層４上側に配置されている。
【００８６】
この拡散バリア層８は有利には高抵抗のまたはｎ型ドープされた窒化物化合物半導体層、例えばＺｎのドープされたＧａＮ層またはＳｉのドープされたｎ型ＧａＮ層である。特に拡散バリア層８はｐ型ドープされていない。
【００８７】
拡散バリア層８は有利には分離層４内に打込まれるイオンの、上方の半導体層、特に機能性半導体層５への拡散を低減させる。概略的に表されている打込まれたイオンの集束度の深度プロファイルＫはこのようにして上方へ向けて狭幅となる。拡散イオンによる機能性半導体層５の損傷はこのようにして予防される。
【００８８】
図９に示されている実施例では、拡散バリア層９が図８に示されている実施例とは異なり分離層４の上方ではなくてその下方に配置されている。成長方向で分離層４下方に配置されている拡散バリア層９によって有利には打込まれたイオンの成長基板２内への拡散が低減され、概略的に表されている打込まれたイオンの集束度深度プロファイルＫは成長基板２方向で狭幅となる。
【００８９】
特に有利にはさらなる実施例に基づいて図１０に示されているように、分離層４の下側のみならずその上側にも拡散バリア層８、９が配置されている。このケースでは打込まれたイオンの集束度プロファイルＫが有利には分離層４の両側で、隣接する層と成長基板２内へのイオン拡散の低減によって狭幅となっている。
【００９０】
もちろん図８から図１０に基づいて説明してきた分離層４上側及び／又は下側への拡散バリア層８，９の配置構成は、先に説明した分離層４の有利な構成と組合わせることが可能である。
【００９１】
図１１，１２，１３には本発明の実施例におけるマスク層の被着ステップ後のマスク層１０の種々の実施形態が半導体ウエハ上の平面図に基づいて概略的に表されている。この場合非マスキング領域１２はマスキング領域１１と異ならせてそれぞれ斜線で表されている。
【００９２】
図１１に示されている実施例はストライプ状のマスク層１０を表している。このマスク層１０は本発明による方法の適用のもとで特にストライプレーザーなどのオプトエレクトロニクス構成素子の製造に用いることができる。ストライプの幅は有利には５μｍかそれ以下である。
【００９３】
代替的にこのマスク層１０は図１２Ａや図１２Ｂに示されているように、格子構造を有することもできる。この格子構造は例えば図１２Ａに示されているようにストライプ型の格子であってもよい。また代替的にその他の任意の格子構造、例えば図１２Ｂに示されているような六角形の構造部を含む格子構造も考えられる。
【００９４】
同様に図１３Ａや図１３Ｂに概略的に示されているように点在形態のマスク層１０を用いることも可能である。この場合マスク層の個々の点在部１１は任意の幾何学形態、例えば図１３Ａに示されているように矩形状の形態であったり、図１３Ｂに示されているように六角形の形態であってもよい。また代替的にマスク層１０の点在部は例えば丸い形態を有していてもよいし、三角形状であってもよい。マスク層点在部１１の横方向の寸法は、例えば正方形若しくは矩形状のマスク層点在部１１の辺の長さは有利には５μｍかそれ以下である。
【００９５】
図１２と図１３に示された格子状若しくは点在形状のマスク層は本発明による方法の適用において特に発光ダイオードの製造に用いることが可能である。
【００９６】
なお、本発明は実施例に基づいたこれまでの説明によって限定されるものではない。むしろ本発明はあらゆる新規の特徴並びにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれる。このことはこのような特徴又はこのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていない場合であっても当てはまる。
【図面の簡単な説明】
【００９７】
【図１Ａ】本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図
【図１Ｂ】本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図
【図１Ｃ】本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図
【図１Ｄ】本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図
【図１Ｅ】本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図
【図１Ｆ】本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図
【図１Ｇ】本発明による方法の実施例の中間ステップにおける半導体ウエハの概略的な断面図
【図２】本発明による方法のさらなる実施例における、半導体ウエハの分断ステップ前の半導体ウエハの概略的な断面図
【図３】本発明による方法のさらなる実施例における、半導体ウエハの分断ステップ前の半導体ウエハの概略的な断面図
【図４】本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図
【図５】本発明による方法のさらなる実施例における、イオン打込みの方法ステップ前の半導体ウエハの概略的な断面図
【図６Ａ】本発明による方法のさらなる実施例における、イオン打込みの方法ステップ前の半導体ウエハの概略的な断面図
【図６Ｂ】ストライプレーザーに対する半導体層列の構造化後の図６Ａに示された半導体ウエハの概略的な断面図
【図７】本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図
【図８】本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図
【図９】本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図
【図１０】本発明による方法のさらなる実施例における、イオン打込みの方法ステップの際の半導体ウエハの概略的な断面図
【図１１】本発明による方法のさらなる実施例におけるマスク層の概略的な平面図
【図１２Ａ】本発明による方法のさらなる実施例におけるマスク層の概略的な平面図
【図１２Ｂ】本発明による方法のさらなる実施例におけるマスク層の概略的な平面図
【図１３Ａ】本発明による方法のさらなる実施例におけるマスク層の概略的な平面図
【図１３Ｂ】本発明による方法のさらなる実施例におけるマスク層の概略的な平面図
【図１Ａ】
2009507364.tif 000003
【図１Ｂ】
2009507364.tif 000004
【図１Ｃ】
2009507364.tif 000005
【図１Ｄ】
2009507364.tif 000006
【図１Ｅ】
2009507364.tif 000007
【図１Ｆ】
2009507364.tif 000008
【図１Ｇ】
2009507364.tif 000009
【図２】
2009507364.tif 000010
【図３】
2009507364.tif 000011
【図４】
2009507364.tif 000012
【図５】
2009507364.tif 000013
【図６Ａ】
2009507364.tif 000014
【図６Ｂ】
2009507364.tif 000015
【図７】
2009507364.tif 000016
【図８】
2009507364.tif 000017
【図９】
2009507364.tif 000018
【図１０】
2009507364.tif 000019
【図１１】
2009507364.tif 000020
【図１２Ａ】
2009507364.tif 000021
【図１２Ｂ】
2009507364.tif 000022
【図１３Ａ】
2009507364.tif 000023
【図１３Ｂ】
2009507364.tif 000024
【国際調査報告】
2009507364.tif 000025
2009507364.tif 000026
2009507364.tif 000027
2009507364.tif 000028
2009507364.tif 000029
2009507364.tif 000030