(57)【要約】  カスケード内に配置した複数の増幅段、およびこれら複数の増幅段うち少なくとも１個における出力に関連する周波数依存負荷を備える増幅器を提供するものであり、前記周波数依存負荷は、少なくとも１個の増幅段の出力における電圧または電流オフセットを減少するよう構成する。
2009529821.tif 000002
【特許請求の範囲】
【請求項１】
増幅器において、
カスケード構成とした複数個の増幅段と、
前記複数個の増幅段における少なくとも１個の増幅段の出力に関連する周波数依存負荷と
を備え、前記周波数依存負荷は、前記少なくとも１個の増幅段の出力における電圧または電流のオフセットを減少する構成としたことを特徴とする増幅器。
【請求項２】
請求項１に記載の増幅器において、前記複数個の増幅段の各々における出力に関連する周波数依存負荷を設けたことを特徴とする増幅器。
【請求項３】
請求項１または２に記載の増幅器において、前記周波数依存負荷は、負荷増幅器を有するものとしたことを特徴とする増幅器。
【請求項４】
請求項３に記載の増幅器において、前記負荷増幅器は、２段帰還増幅器を有するものとしたことを特徴とする増幅器。
【請求項５】
請求項１〜４のうちいずれか一項に記載の増幅器において、前記周波数依存負荷は、中間周波数を下回る周波数においてノイズを減少する構成としたことを特徴とする増幅器。
【請求項６】
請求項５に記載の増幅器において、前記関連する増幅段の増幅は、中間周波数を下回る周波数に対して、１未満となるようにしたことを特徴とする増幅器。
【請求項７】
請求項６に記載の増幅器において、前記関連する増幅段の増幅は、中間周波数を下回る周波数に対して１よりも極めて小さくなるようにしたことを特徴とする増幅器。
【請求項８】
請求項５、６または７に記載の増幅器において、前記周波数依存負荷は、中間周波数において、信号をほとんど不変のまま通過させる構成としたことを特徴とする増幅器。
【請求項９】
請求項１〜８のうちいずれか一項に記載の増幅器において、さらに、前記複数個の増幅段の各々における出力に接続した、それぞれの受信信号強度表示検出器を備えるものとしたことを特徴とする増幅器。
【請求項１０】
請求項９に記載の増幅器において、さらに、前記検出器の各々の前記出力を受信し、また受信信号強度表示を生ずるよう前記出力を加算する加算回路を備えたことを特徴とする増幅器。
【請求項１１】
請求項１〜１０のうちいずれか一項に記載の増幅器を備えたことを特徴とするシリコン集積ラジオ受信機。
【請求項１２】
請求項１１に記載のシリコン集積ラジオ受信機において、前記ラジオ受信機はＦＭラジオ信号を受信するためのものとしたことを特徴とするシリコン集積ラジオ受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は増幅段に関し、特に信号強度測定を受信信号から行うことができるラジオ受信機のための増幅段に関する。
【背景技術】
【０００２】
無線ラジオ受信機において、ＦＭラジオ信号のような入力高周波ラジオ信号は中間周波数（ＩＦ）を有する信号に変換し、この中間周波数（ＩＦ）を増幅して復調器に送り、この復調器によりラジオ信号からベースバンドのオーディオ情報のような情報を復元する。ラジオは、受信機のチューニング（同調）アルゴリズム（サーチチューニングのような）の一部として、受信信号強度情報（ＲＳＳＩ）を必要とすることがよくある。他方で、復調器もまた、効率よくベースバンド情報を復元するためにこのＲＳＳＩ情報を必要とする。
【０００３】
復調器が受信機への付加的なチャネル選択性を追加する必要がないと仮定すると、周波数変調（ＦＭ）信号中の情報は、唯一、ＩＦ信号の位相（または「ゼロ交差」）内に存在するだけである。したがって、ハード−リミッティング（制限）ＩＦ増幅器を使用して、ＩＦフィルタからの信号を増幅することができる。ＩＦ増幅器の利得は、通常５０〜９０ｄＢの範囲内であり、特定の受信機アーキテクチャに依存する。
【０００４】
このような高利得では、増幅において生ずる何らかのｄｃオフセットが、望ましくない非対称なリミッティング（制限）、またはさらに悪いことに、弱いＩＦ入力信号の増幅を完全に阻害する結果となることがある。
【０００５】
集積回路（ＩＣ）処理において、オフセットされた電圧または電流は様々なコンポーネントのマッチングエラーによりもたらされるもので、したがって、このようなオフセットは、もともとすべての回路に存在する。
【０００６】
ＩＦ増幅器およびリミッタ（制限器）は、通常、個々の制限増幅段のカスケードで構成する。各制限増幅器は、設定値を下回る信号の通過を許可し、この設定値を上回るより強力な信号のピーク値をクリップ（除去）する。このようなカスケードにおいて、各増幅段からＲＳＳＩ情報を出力し、個々の測定値を合計し、最終値を得ることが知られている。このように、各個別の増幅段に存在する何らかのｄｃオフセットは測定ＲＳＳＩ信号の精度に影響する。
【０００７】
この種のＩＦリミッタ（制限器）および増幅器は、特許文献１（米国特許出願公開第２００６／０４６６７７号）に記載されている。
【０００８】
ｄｃオフセットした電圧および電流がＲＳＳＩ信号に望ましくない転移を減少または防止する一つの方法は、複数の増幅段間に結合キャパシタを使用する、または複数の制限増幅段の周りに低周波帰還ループの適用することである。
【０００９】
これらの解決策において、結合キャパシタは、低周波ノイズを適度な低いレベルに維持する、ならびにグループ遅延リップルを許容範囲に維持するよう、比較的大きな値を有するものとなる傾向がある。グループ遅延リップルは検出されるオーディオ（音声）ひずみに関して主要なパラメータである。同一の理由で、低周波帰還ループにおける抵抗器およびキャパシタも、大きな値を有するものとなる傾向がある。
【００１０】
残念ながら、値の大きなコンポーネントは望ましくないほど大きなチップ面積をとり、また望ましくない寄生効果を生ずる。このため、ＲＳＳＩ精度およびグループ遅延ひずみと、消費されるチップ面積との間にはトレードオフが存在し、これを解決することは容易ではなく、むしろより大きなＲＳＳＩエラーまたはより劣悪なグループ遅延およびノイズ特性となる傾向がある。
【特許文献１】米国特許出願公開第２００６／０４６６７７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の目的は、結合キャパシタまたは低周波帰還ループの必要性を回避または少なくするため、制限増幅段におけるｄｃオフセットを減少することにある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様によれば、本発明は、カスケード構成とした複数個の増幅段と、前記複数個の増幅段における少なくとも１個の増幅段の出力に関連する周波数依存負荷とを備え、前記周波数依存負荷は、前記少なくとも１個の増幅段の出力における電圧または電流のオフセットを減少する構成とした、増幅器を提供する。
【発明の効果】
【００１３】
この構成によれば、少なくとも１個の増幅段の出力においてｄｃオフセットが減少する。
【発明を実施するための最良の形態】
【００１４】
好適には、複数個の増幅段の各々における出力に関連する周波数依存負荷を設ける。これにより、ｄｃオフセットは各増幅段の出力において減少することができる。
【００１５】
好適には、周波数依存負荷は、負荷増幅器を有するものとする。
好適には、負荷増幅器は、２段帰還増幅器を有するものとする。
【００１６】
好適な実施例において、周波数依存負荷は、中間周波数を下回る周波数におけるノイズを減少する構成とする。
【００１７】
好適には、関連する増幅段の増幅は、中間周波数を下回る周波数に対して、１未満となるようにする。
【００１８】
好適には、関連する増幅段の増幅は、中間周波数を下回る周波数に対して１よりも極めて小さくなるようにする。
【００１９】
好適には、周波数依存負荷は、中間周波数において、信号をほとんど不変のまま通過させる構成とする。
【００２０】
好適には、増幅器は、さらに複数個の増幅段の各々における出力に接続した、それぞれの受信信号強度表示検出器を備えたものとする。さらに好適には、検出器の各々の出力を受信し、また受信信号強度表示を生ずるよう出力を加算する加算回路を備えたものとする。
【００２１】
本発明の第２の態様によれば、上述の増幅器を備えるシリコン集積ラジオ受信機を提供する。
【００２２】
本発明の、これらおよび他の態様は、以下に説明する実施例から明らかとなるであろう。
本発明を以下に、一実施例として、図面につき説明する。
【実施例】
【００２３】
以下において、ＩＦ増幅器をシリコン集積ＦＭラジオ受信機に関して記載する。しかし、当業者は、本発明は他方式のラジオ受信機にも適用できることは理解できるであろう。
【００２４】
図１は、本発明による、ＩＦ増幅器２のブロック結線図を示す。上記のように、増幅器２は制限増幅段のカスケード４を備える。これら制限増幅段をカスケードとして配置する。第１制限増幅段６および第２制限増幅段８をカスケード４内に示し、カスケード内に接続されているこれら制限増幅段６，８をカスケードとして接続する。図１においてカスケード４においてただ２個の段しか示していないが、実際のＩＦ増幅器２においては２個より多い数の段を用いることができると理解されたい。
【００２５】
カスケード４における第１制限増幅段６はＩＦ信号入力１０においてＩＦ信号を受信し、このＩＦ信号を第２制限増幅段８等に向けて増幅および通過させ、最終的にＩＦ信号出力１２においてＩＦ増幅器２から増幅信号を出力する。
【００２６】
本発明における一態様によれば、受信信号強度インジケータ（ＲＳＳＩ）を１個の制限増幅段または各制限増幅段から直接出力する代わりに、受信信号強度インジケータ（ＲＳＳＩ）検出器１４，１６を、それぞれに対応するカスケード４内の各制限増幅段６、８における出力６０，８０に接続する。ＲＳＳＩ検出器１４，１６は、ＲＳＳＩ情報を制限増幅段６，８それぞれの出力６０，８０から抽出する。このＲＳＳＩ情報を各ＲＳＳＩ検出器１４，１６によって、検出した信号レベルを加え合わせる加算ブロック１８に送る。加算ブロック１８は、受信信号強度表示信号を出力２０に供給する。
【００２７】
上記のように、オフセット電圧および電流が、ＩＦ増幅器２において導入され、これは制限増幅段６，８で用いられる様々なコンポーネントのマッチングエラーによって生ずる。したがって、制限増幅段でのこのオフセットを減少して、結合キャパシタまたは低周波帰還ループの必要性を回避または減少することが望ましい。
【００２８】
したがって、本発明によれば、電圧およびまたは電流オフセットを減少するために制限増幅段６，８の少なくとも１個に対して周波数依存負荷を設ける。本発明の好適な実施例において、周波数依存負荷は、関連する制限増幅段によるゼロおよび低周波数での信号の増幅が１未満であるように作用するとともに、中間周波数での信号の増幅には実質的に影響がないように作用する。言い換えると、中間周波数での信号は通常各増幅段によって増幅される。本発明の好適な実施例において、周波数依存負荷は、関連する制限増幅段によるゼロおよび低周波数での信号の増幅が１より極めて小さくなるように作用する。
【００２９】
本発明のさらに好適な実施例においては、また図１に記載のように、ＩＦ増幅器２における各制限増幅段６，８は、対応する出力６０，８０にそれぞれ接続した周波数依存負荷２２，２４を有する。
【００３０】
基本的（理想的）な形態において、周波数依存負荷は受動Ｌ、ＲおよびＣ回路によってモデル化される。しかし、このモデルは、実際には（すなわち、オンチップ）本願明細書において以下に「負荷増幅器」と称する帰還増幅器を使用して実現する。これらの負荷増幅器は、適正にＬ、ＲおよびＣモデルを実装するためには、あらゆる信号レベルにおいて純粋に線形的に動作しなければならない。
【００３１】
本発明の好適な実施例において、負荷増幅器を２段帰還増幅器として実装する。本実施例において、結果として生じる負荷特性は、グループ遅延にごくわずかな影響しか受けないように設計することができ、低いキャパシタ値で実現することができ、これにより、使用するオンチップ面積を減らすことができる。
【００３２】
図２は、２段帰還増幅器を備える、本発明による負荷増幅器２２，２４のブロック図である。
【００３３】
この図において、ヌラー（nullor）ブロック１０２は、ゼロに等しい全４個の伝送パラメータを有するネットワーク素子を示す。これら伝送パラメータの逆数は周知のパラメータであり、電圧利得係数、電流利得係数、トランスアドミッタンスおよびトランスインピーダンスである。理想的なヌラーにより、これら逆伝送パラメータはすべて無限大となる。
【００３４】
ブロック１０４は、ｍが定数で、好適には１〜１０の範囲とした値−１／ｍを有する、正確に固定した電流利得係数αＥの増幅器を示す。ブロック１０４は、出力電流Ｉｏｕｔ をＩ０ ／ｍに等しくする。ただし、Ｉ０ はヌラー１０２の出力ポートを流れる電流を示す。
【００３５】
図２の構造に関連する式を解くと、入力インピーダンスについて以下の式のようになる。
【００３６】
図２における負荷増幅器の負荷入力インピーダンス、Ｚｌｏａｄ、は次式によって与えられる。すなわち、
【数１】
2009529821.tif 000003
ただし、ＬｐおよびＲｐは、次式とする。
【数２】
2009529821.tif 000004
【００３７】
このようにして、負荷増幅器２２，２４における図示した実施例の周波数応答特性は、受信したＩＦ信号が適切にフィルタ処理されるとともに、ＤＣオフセットが完全に抑制される、低周波ノイズとなり、望ましいＩＦ周波数におけるノイズレベルは、負荷増幅器によってほとんど変化することがない。
【００３８】
これらの式は、負荷増幅器の負荷インピーダンスが図３に記載の理想的な回路に相当するということを示している。
【００３９】
図３は、本発明による、理想的な周波数依存負荷のＬ−Ｒ等価回路を示す。回路は、値ＲＳ の抵抗器と直列に接続した値ＬＳ のインダクタを備えており、これら双方の素子を第２抵抗器ＲＰ と並列に接続する。理想的な場合、ＲＳ はゼロであるのがよい。このように、図３に記載の等価負荷回路をカスケード４における制限増幅段６、８の各出力に接続することで、これら各出力におけるＤＣオフセットはインダクタＬＳ によって効果的に除去される。
【００４０】
しかし、周波数依存負荷のトランジスタ実装において、等価直列抵抗ＲＳ はゼロではないため、ＤＣオフセット電圧の抑制有限でしかない。（すなわち、周波数依存負荷がＤＣオフセットを完全に除去することはない）
【００４１】
図４は、本発明による、制限増幅段、関連する周波数依存負荷、およびＲＳＳＩ検出回路の好適な実施例を示す回路図である。
【００４２】
特定の回路レイアウトを示しているが、当業者であれば、本発明を代替の回路コンポーネントおよび／または異なる回路レイアウトを用いて実装可能できることは理解できるであろう。
【００４３】
図４において、第２制限増幅段８（制限増幅段のカスケードにおける第２増幅段である）を、ＲＳＳＩ信号検出回路１６および周波数依存負荷２４と関連して、が示されている。しかし、当然のことながら、図４は図１に示したＩＦ増幅器２におけるいかなる段階にも相当し得る。
【００４４】
第２制限増幅段８は、差動対として構成した１対のトランジスタ２０２，２０４を備えている。このように、トランジスタ２０２，２０４は、電源＋ＶＣＣとコレクタ端子との間に接続したそれぞれに対応する抵抗器２０６，２０８を有する。制限増幅器８への入力信号であるＩｎ＋およびＩｎ−をトランジスタ２０２，２０４の各々のベース端子に接続する。制限増幅器８の出力信号であるＯｕｔ＋およびＯｕｔ−をトランジスタ２０２，２０４のコレクタ端子と各対応する抵抗器２０６，２０８との間に接続する。トランジスタ２０２，２０４のエミッタ端子を電流源２１０に接続する。
【００４５】
本発明によれば、周波数依存負荷（この場合は負荷増幅器２４）を第２制限増幅段８に接続し、これにより、制限増幅段８の出力においてｄｃオフセットを減少する。
【００４６】
この負荷増幅器２４は、図２に示した周波数依存負荷の回路実施例である。負荷増幅器２４は、トランジスタ２１２ｂと対にしたトランジスタ２１２ａ、トランジスタ２１４ｂと対にしたトランジスタ２１４ａ、およびトランジスタ２１６ｂと対にしたトランジスタ２１６ａを含む３個の差動対を有する。トランジスタ２１４ａおよび２１４ｂのコレクタ電流は、トランジスタ２１２ａおよび２１２ｂのコレクタ電流をスケーリング複製したものである。これらの電流は、図２におけるブロック１０４の電流利得係数αＥ＝ｍを表す係数ｍでスケーリングする。トランジスタ２１２ｂおよび２１６ａのコレクタとベース端子との間にキャパシタ２１８を接続する。同様に、トランジスタ２１２ａおよび２１６ｂのコレクタとベース端子との間にキャパシタ２２０を接続する
【００４７】
トランジスタ２１２ａ，２１２ｂ，２１４ａおよび２１４ｂのエミッタ端子を電流源２２２に接続する。トランジスタ２１６ａおよび２１６ｂのエミッタ端子を電流源２２４に接続する。
【００４８】
トランジスタ２１４ａおよび２１４ｂのコレクタ端子を、それぞれ制限増幅段８の出力Ｏｕｔ＋およびＯｕｔ−に接続する。トランジスタ２１６ａおよび２１６ｂのベース端子もまた、対応する抵抗器２２６および２２８を介して、それぞれ制限増幅段８の出力（対応するＯｕｔ−およびＯｕｔ＋）に接続する。
【００４９】
トランジスタ２１２ａおよび２１２ｂのコレクタ端子を、それぞれに対応する抵抗器２３０および２３２を介して、電源＋ＶＣＣに接続する。トランジスタ２１６ａのコレクタ端子を、トランジスタ２１２ａおよび２１４ａのベース端子に接続し、また抵抗器２３４を介して電源＋ＶＣＣに接続する。トランジスタ２１６ｂのコレクタ端子を、トランジスタ２１２ｂおよび２１４ｂのベース端子に接続し、また抵抗器２３６を介して電源＋ＶＣＣに接続する。
【００５０】
制限増幅段８においてＲＳＳＩ情報を抽出するために差動対を用いる代わりに、制限増幅段８の出力からＲＳＳＩ情報を抽出するためにＲＳＳＩ検出回路１６を用いる。
【００５１】
ＲＳＳＩ検出回路１６は、トランジスタ２４０，２４２，２４４および２４６を備える。各トランジスタのエミッタ端子を電流源２４８に接続する。抵抗器２５０および２５２を有する分圧器を、制限増幅段８の出力である、Ｏｕｔ＋とＯｕｔ−との間に接続する。分圧器の出力をトランジスタ２４４および２４６のベース端子に接続する。
【００５２】
トランジスタ２４０および２４２のベース端子を、それぞれ制限増幅段８の出力Ｏｕｔ＋およびＯｕｔ−に接続する。トランジスタ２４０および２４２のコレクタ端子によりＲＳＳＩ信号出力である、ＲＳＳＩ＋、を生じ、トランジスタ２４４および２４６のコレクタ端子はＲＳＳＩ信号出力である、ＲＳＳＩ−を生ずる。
【００５３】
当然のことながら、各制限増幅段６，８の出力６０、８０においてそれぞれに対応する周波数依存負荷２２，２４が電圧および／または電流オフセットを除去するとき、第１制限増幅段への入力において特別な状況が存在する。
【００５４】
第１制限増幅段６に存在するオフセットは、周波数依存負荷２２（負荷増幅器）がＩＦ信号応答に影響を与えることなく適切にオフセットを除去できるようにするために、出力６０に向けて線形に増幅しなければならない。したがって、好適には第１制限増幅段６は他の制限増幅段よりも広い線形入力範囲を有するものとする。
【００５５】
好適な実施例において、第１制限増幅段６は、入力オフセット電圧を５０ｍＶまで線形に処理することができる３段多重回路を有し、この入力増幅器の出力で生じるオフセットを適切に除去することができる。
【００５６】
周波数依存負荷がこれらの段階の入力におけるオフセットを適切に除去するので、他の制限増幅段は拡張した線形入力範囲を必要としない。
【００５７】
図５は、本発明の実施例による、増幅器における拡張した線形入力範囲および周波数依存負荷を有する制限増幅段の回路図である。
【００５８】
やはり、特定の回路レイアウトを示しているが、当業者であれば、本発明を代替の回路コンポーネントおよび／または異なる回路レイアウトを使用できることを理解できるであろう。
【００５９】
図５において、第１制限増幅段６を、ＲＳＳＩ信号検出回路１４および負荷増幅器２２の形式とした周波数依存負荷に関連して、示す。
【００６０】
上記のように、この実施例において、多重差動段によって制限増幅器６を実現する。制限増幅器６は、３個の差動トランジスタ対を有し、トランジスタ３０２ａおよび３０２ｂが第１対を形成し、トランジスタ３０４ａおよび３０４ｂが第２対を形成し、トランジスタ３０６ａおよび３０６ｂが第３対を形成する。入力信号Ｉｎ＋を、トランジスタ３０２ａ，３０４ａおよび３０６ａのベース端子に供給し、入力信号Ｉｎ−を、トランジスタ３０２ｂ，３０４ｂおよび３０６ｂのベース端子に供給する。
【００６１】
増幅段６は、上述の第２制限増幅段８における単独差動対と比較すると、入力ラインＩｎ＋およびＩｎ−で受信した入力電圧から（それぞれに対応する抵抗器３０８，３１０を介する）ラインＯｕｔ−およびＯｕｔ＋における出力信号へのよりリニアな線形伝達を行う。このため、より大きな入力信号を処理することができ、増幅器６におけるダイナミックレンジを増大する。トランジスタ３０４ａおよび３０６ｂは、他のトランジスタ３０２ａ，３０２ｂ，３０４ｂおよび３０６ａの面積の７倍面積を占める。テール電流３１６および３１４は、テール電流３１２の値の２倍である。この面積比およびテール電流比は、入力電圧から出力電流への最良の線形伝達をもたらす。
【００６２】
第１差動対のトランジスタ３０２ａおよび３０２ｂにおけるエミッタを電流源３１２に接続する。第２差動対のトランジスタ３０４ａおよび３０４ｂにおけるエミッタを電流源３１４に接続する。第３差動対のトランジスタ３０６ａおよび３０６ｂにおけるエミッタを、電流源３１６を介して接地する。
【００６３】
トランジスタ３０２ａ，３０４ａおよび３０６ａ、ならびにトランジスタ３０２ｂ，３０４ｂおよび３０６ｂのコレクタ端子を、それぞれに対応する抵抗器３１８，３２０を介して、電源＋Ｖｃｃにいたる中間に接続する。
【００６４】
キャパシタ３２２を、出力である、Ｏｕｔ＋，Ｏｕｔ−間に接続する。出力Ｏｕｔ−およびＯｕｔ＋を、それぞれに対応する電流源３２４および３２６に接続する。
【００６５】
負荷増幅器２２は、図２に示した周波数依存負荷の回路実施例である。以下に記載の負荷増幅器２２に相当する図４の付加増幅器２４における素子には、同一の参照符号を付与して示す。負荷増幅器２２は、トランジスタ２１２ｂと対をなすトランジスタ２１２ａ、トランジスタ２１４ｂと対をなすトランジスタ２１４ａ、トランジスタ２１６ｂと対をなすトランジスタ２１６ａ、およびトランジスタ３２８ｂと対をなすトランジスタ３２８ａを含む４個の差動対を有する。キャパシタ２１８を、トランジスタ２１２ｂのコレクタと、コレクタ２１６ａのベース端子との間に接続する。同様に、キャパシタ２２０を、トランジスタ２１２ａのコレクタと、およびトランジスタ２１６ｂのベース端子との間に接続する。
【００６６】
トランジスタ２１２ａおよび２１２ｂ、２１４ａおよび２１４ｂ、３２８ａおよび３２８ｂのエミッタ端子を、それぞれ抵抗器３３０および３３２、３３４および３３６、３３８および３４０を有するそれぞれに対応する分圧器を介して共に接続する。分圧器の出力を、それぞれに対応する電流源３４２，３４４および３４６に接続する。トランジスタ２１６ａおよび２１６ｂのエミッタ端子を電流源２２４に接続する。
【００６７】
トランジスタ２１４ａおよび２１４ｂのコレクタ端子を、それぞれ制限増幅器６の出力である、Ｏｕｔ＋およびＯｕｔ−に接続する。トランジスタ２１６ａおよび２１６ｂのベース端子もまた、それぞれに対応する抵抗器２２６および２２８を介して、制限増幅器８の出力（それぞれＯｕｔ−およびＯｕｔ＋である）に接続する。
【００６８】
トランジスタ２１２ａおよび２１２ｂのコレクタ端子を、それぞれに対応する抵抗器２３０および２３２を介して、電源＋ＶＣＣに接続する。トランジスタ２１６ａのコレクタ端子を、トランジスタ２１２ａ，２１４ａおよび３２８ａのベース端子に接続し、また抵抗器２３４を介して電源＋ＶＣＣに接続する。トランジスタ２１６ｂのコレクタ端子を、トランジスタ２１２ｂ、２１４ｂおよび３２８ｂのベース端子に接続し、また抵抗器２３６を介して電源＋ＶＣＣに接続する。
【００６９】
トランジスタ３２８ａのコレクタ端子をトランジスタ２１６ｂのコレクタに接続し、トランジスタ３２８ｂのコレクタ端子をトランジスタ２１６ａのコレクタに接続する。
【００７０】
やはり、制限増幅段６においてＲＳＳＩ情報を抽出するために差動対を用いる代わりに、ＲＳＳＩ検出回路１４を用いて、制限増幅段６の出力からＲＳＳＩ情報を抽出する。ＲＳＳＩ検出回路１４を、制限増幅器６の出力である、Ｏｕｔ＋，Ｏｕｔ−間に接続し、この回路は図４に示した回路１６に相当する。
【００７１】
本発明を図面につき詳細に説明したが、このような図示した実施例の説明は、単に例示的または代表的なものとしてみなすべきものであり、本発明を制限するものではない。すなわち、本発明は開示した実施例に制限されるものではない。例えば、本発明を、シリコン集積ＦＭラジオ受信機を用いるためのＩＦ増幅器として説明したが、ＲＳＳＩ抽出があろうとなかろうと、信号伝送路において（通常、受信機のＩＦ信号伝送路においてであるが）、本発明を制限増幅器のカスケードを含む他の形式のラジオ受信機にも適応することができる。
【００７２】
図面、および明細書および特許請求の範囲を検討することにより、当業者であれば、上述の実施例に対して変更を加えることができるは理解し、また実施することができるであろう。特許請求の範囲において、用語「備える／有する（comprising）」という語は他の要素またはステップを除外するものではなく、不定冠詞は多数性を除外するものではない。単独のプロセッサまたは他のユニットは、特許請求の範囲に列挙した複数の事項の機能を満たし得る。互いに異なる特許請求の範囲の従属項において若干の手法を列挙してあることは、これら手法を組み合わせて有利なものにすることができない、ということは意図していない。コンピュータプログラムは、他のハードウェアと共にまたはその一部として供給された光学記憶媒体または半導体媒体のような、適切な媒体へ記憶／配信することができ、インターネットまたは他の有線もしくは無線遠隔通信を介する他の形式でも配信することができる。特許請求の範囲におけるいかなる参照符号も、発明の範囲を制限するものと解すべきではない。
【図面の簡単な説明】
【００７３】
【図１】本発明による、ＩＦ増幅器のブロック結線図を示す。
【図２】本発明による、周波数依存負荷のブロック図を示す。
【図３】本発明による、理想的な周波数依存負荷の等価回路を示す。
【図４】本発明の実施例による、増幅段、周波数依存負荷およびＲＳＳＩ検出回路の回路図である。
【図５】本発明の実施例による、増幅器における第１増幅段および周波数依存負荷の回路図である。
【図１】
2009529821.tif 000005
【図２】
2009529821.tif 000006
【図３】
2009529821.tif 000007
【図４】
2009529821.tif 000008
【図５】
2009529821.tif 000009
【国際調査報告】
2009529821.tif 000010
2009529821.tif 000011
2009529821.tif 000012