(57)【要約】  炭化ケイ素（ＳｉＣ）基板を含むバイポーラ接合トランジスタ（ＢＪＴ）が提供される。ＳｉＣ基板上に、エピタキシャルＳｉＣベース領域が設けられる。エピタキシャルＳｉＣベース領域は、第１の導電型を有する。ＳｉＣ基板上に、エピタキシャルＳｉＣエミッタ領域も設けられる。エピタキシャルＳｉＣエミッタ領域は、第１の導電型とは異なる第２の導電型を有する。エピタキシャルＳｉＣエミッタ領域は、第１及び第２の部分を有する。第１の部分は、ＳｉＣ基板上に設けられ、第２の部分は、第１の部分上に設けられる。第２の部分は、第１の部分よりも高いキャリア濃度を有する。ＢＪＴの製造方法も、本明細書において提供される。
2009509334.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素（ＳｉＣ）基板と、
第１の導電型を有する、前記ＳｉＣ基板上のエピタキシャルＳｉＣベース領域と、
前記第１の導電型とは異なる第２の導電型を有する、前記ＳｉＣ基板上にエピタキシャルＳｉＣエミッタ領域を形成すること、かつ前記ＳｉＣ基板上に第１の部分、前記第１の部分の前記ＳｉＣ基板から離れて、前記第１の部分よりも高いキャリア濃度を有する第２の部分を有するエピタキシャルＳｉＣエミッタ領域と
を備えたことを特徴とするバイポーラ接合トランジスタ。
【請求項２】
前記エピタキシャルＳｉＣベース領域は、
前記ＳｉＣ基板上の第１のｐ型エピタキシャルＳｉＣ層と、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有する、前記第１のｐ型エピタキシャルＳｉＣ層上の第１のｐ型エピタキシャルＳｉＣ領域と、
前記第１のｐ型エピタキシャルＳｉＣ領域よりも高いキャリア濃度を有する、前記第１のｐ型エピタキシャルＳｉＣ領域の前記第１のｐ型エピタキシャルＳｉＣ層から離れてある第２のｐ型エピタキシャルＳｉＣ領域と
を備えたことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項３】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第１のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第２のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１９ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項２に記載のバイポーラ接合トランジスタ。
【請求項４】
前記エピタキシャルＳｉＣベース領域は、
前記ＳｉＣ基板上の第１のｐ型エピタキシャルＳｉＣ層と、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有する、前記第１のｐ型エピタキシャルＳｉＣ層の前記ＳｉＣ基板から離れてあるｐ型エピタキシャルＳｉＣ領域と
を備えたことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項５】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記ｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有する
ことを特徴とする請求項４に記載のバイポーラ接合トランジスタ。
【請求項６】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項７】
前記ＳｉＣ基板上の、前記ＳｉＣ基板と前記エピタキシャルＳｉＣベース領域との間にある、前記第２の導電型を有するＳｉＣの第１層と、
前記ＳｉＣの第１層上にある、前記第１の導電型を有するＳｉＣの第２層とをさらに備え、前記エピタキシャルＳｉＣベース領域と前記エピタキシャルＳｉＣエミッタ領域が、前記ＳｉＣの第２層の前記ＳｉＣの第１層から離れてある
ことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項８】
前記第１の導電型は、ｐ型導電性ＳｉＣであり、前記第２の導電型は、ｎ型導電性ＳｉＣであることを特徴とする請求項７に記載のバイポーラ接合トランジスタ。
【請求項９】
前記ＳｉＣの第１層は、約１．０×１０１３ｃｍ−３から約１．０×１０１７ｃｍ−３のキャリア濃度、及び約１．０μｍから約２５０μｍの厚さを有することを特徴とする請求項８に記載のバイポーラ接合トランジスタ。
【請求項１０】
炭化ケイ素（ＳｉＣ）基板と、
前記ＳｉＣ基板上のエピタキシャルＳｉＣエミッタ領域であって、第１の導電型を有し、かつ前記ＳｉＣ基板上に第１の部分、前記第１の部分の前記ＳｉＣ基板から離れて、前記第１の部分よりも高いキャリア濃度を有する第２の部分を有する、エピタキシャルＳｉＣエミッタ領域と
を備えたことを特徴とするバイポーラ接合トランジスタ。
【請求項１１】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項１０に記載のバイポーラ接合トランジスタ。
【請求項１２】
ＳｉＣ基板上に、第１の導電型を有するエピタキシャルＳｉＣベース領域を形成するステップと、
前記ＳｉＣ基板上に、前記第１の導電型とは異なる第２の導電型を有し、かつ前記ＳｉＣ基板上に第１の部分、前記第１の部分の前記ＳｉＣ基板から離れて、前記第１の部分よりも高いキャリア濃度を有する第２の部分を有するエピタキシャルＳｉＣエミッタ領域を形成するステップと
を含むことを特徴とするバイポーラ接合トランジスタの製造方法。
【請求項１３】
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上に、第１のｐ型エピタキシャルＳｉＣ層を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ層上に、前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有する第１のｐ型エピタキシャルＳｉＣ領域を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ領域上に、前記第１のｐ型エピタキシャルＳｉＣ領域よりも高いキャリア濃度を有する第２のｐ型エピタキシャルＳｉＣ領域を形成するステップと
を含むことを特徴とする請求項１２に記載のバイポーラ接合トランジスタの製造方法。
【請求項１４】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第１のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第２のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１９ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項１３に記載のバイポーラ接合トランジスタの製造方法。
【請求項１５】
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上に、第１のｐ型エピタキシャルＳｉＣ層を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ層の前記ＳｉＣ基板から離れて、前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有するｐ型エピタキシャルＳｉＣ領域を形成するステップと
を含むことを特徴とする請求項１２に記載のバイポーラ接合トランジスタの製造方法。
【請求項１６】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記ｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有する
ことを特徴とする請求項１５に記載のバイポーラ接合トランジスタの製造方法。
【請求項１７】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項１２に記載のバイポーラ接合トランジスタの製造方法。
【請求項１８】
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上に、ベース領域エピタキシャル層を形成するステップと、
前記ベース領域エピタキシャル層上に、マスクを形成するステップと、
前記ベース領域エピタキシャル層を前記マスクに従ってパターニングして、前記エピタキシャルＳｉＣベース領域をもたらすステップとを含み、
前記エピタキシャルＳｉＣエミッタ領域を形成するステップは、
前記ＳｉＣ基板上に、第１及び第２のエミッタ領域エピタキシャル層を連続して形成するステップと、
前記第２のエミッタ領域エピタキシャル層上に、マスクを形成するステップと、
前記第１及び第２のエミッタ領域エピタキシャル層を前記マスクによってパターニングして、前記エピタキシャルＳｉＣエミッタ領域の前記第１及び第２の部分をもたらすステップと
を含むことを特徴とする請求項１２に記載のバイポーラ接合トランジスタの製造方法。
【請求項１９】
ＳｉＣ基板上に、第１の導電型を有し、かつ前記ＳｉＣ基板上に第１の部分、前記第１の部分上に前記第１の部分よりも高いキャリア濃度を有する第２の部分を有するエピタキシャルＳｉＣエミッタ領域を形成するステップと
を含むことを特徴とするバイポーラ接合トランジスタの製造方法。
【請求項２０】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項１９に記載のバイポーラ接合トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラ接合トランジスタ及びその製造方法に関し、より詳細には、エピタキシャルベース領域及び多層エミッタを有する炭化ケイ素バイポーラ接合トランジスタ及びその製造方法、特に、電力半導体デバイス及び電力半導体デバイス、高電圧炭化ケイ素デバイス及び高電圧炭化ケイ素デバイス及びその製造方法に関する。
【０００２】
（政府の権益についての言明）
本発明は、陸軍省によって与えられた契約番号Ｗ９１１ＮＦ−０４−２−００２２の下で、政府の支援により行われた。政府は、本発明に対していくつかの権利を有する。
【背景技術】
【０００３】
電力デバイスは、大電流を伝え、高電圧に対応するために、幅広く使用されている。従来型の電力デバイスは、一般に、単結晶シリコン半導体材料から製作される。電力デバイスの１つのタイプが、バイポーラ接合トランジスタ（ＢＪＴ；Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒ）である。このＢＪＴは、公知の頻繁に使用される電力デバイスである。また、ＢＪＴは、一般に、２つの逆向きのｐ−ｎ接合部を互いにごく近接して有する半導体材料を含み、したがって、ＢＪＴを「ｎ−ｐ−ｎ」又は「ｐ−ｎ−ｐ」トランジスタと呼ぶことができる。
【０００４】
動作の際には、電流キャリアがエミッタと呼ばれる、これらのｐ−ｎ接合部の一方に隣接する第１の導電型の半導体材料からなる領域に入る。電荷キャリアの大部分がコレクタと呼ばれる、他方のｐ−ｎ接合部に隣接する第１の導電型の半導体材料からなる領域からデバイスを出る。コレクタ及びエミッタの第１の導電型とは反対の第２の導電型を有する、ベースとして知られる半導体材料からなる小さな部分が、コレクタとエミッタの間に配置される。ＢＪＴの２つのｐ−ｎ接合部は、コレクタがベースに接触するところ、及びベースがエミッタに接触するところに形成される。
【０００５】
電流がベース内に注入される、又はベースから取り出されるとき、ＢＪＴがｎ−ｐ−ｎであるか、それともｐ−ｎ−ｐであるかに応じて、エミッタからコレクタに移動することができる電荷キャリア、すなわち、電子又は正孔の流れに影響を与えることができる。一般に、ベースに印加される小電流により、ＢＪＴを通過する比例的により大きな電流を制御することができ、ＢＪＴを電子回路の構成要素として有用にしている。非特許文献１には、ＢＪＴの構造上及び動作上の詳細について説明されている（例えば、その内容が、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。
【０００６】
デバイスを構成する材料は、そのデバイスの動作可能性及び有用性に寄与する。例えば、従来型のＢＪＴは一般にシリコン（Ｓｉ）で形成されるが、ガリウムヒ素（ＧａＡｓ）及びリン化インジウム（ＩｎＰ）を含むこともできる。最近では、炭化ケイ素（ＳｉＣ）がＢＪＴ用の材料として使用されてきている。ＳｉＣは、有利な半導体特性、例えば、広バンドギャップ、高電界破壊強度、高電子移動度、高熱伝導率、高融点、及び高飽和電子ドリフト速度を有する。したがって、他の半導体材料、例えば、Ｓｉ中に形成されたデバイスに比べて、ＳｉＣ中に形成された電子デバイスは、より高温で、より高電力密度で、より高速で、より高電力レベルで、さらには、高放射密度下でも動作する能力を有することができる。
【０００７】
ＳｉＣトランジスタは、高周波数、高温、及び高電力レベルで機能するその能力のため、レーダ及び通信用の高周波数送信機などの応用分野での使用に、高電力スイッチング応用分野に、また、ジェットエンジン制御などの高温動作に非常に望ましい。したがって、デバイス品質のＳｉＣを製作する方法、及びＳｉＣから形成されたデバイスが、数十年の間、科学者及び技術者の関心を引いてきた。
【０００８】
ＳｉＣは、１５０を超える異なるポリタイプ、又は結晶構造の形で結晶し、そのうち最も一般的なものは、３Ｃ、４Ｈ、及び６Ｈと呼ばれ、ただし、「Ｃ」は「立方晶系」を表し、「Ｈ」は「六方晶系」を表す。ＳｉＣは、半導体デバイスにおいて使用するのが困難な材料である。具体的には、ＳｉＣの融点が高いことが、合金化やドーパント拡散などの方法をより困難にし得る。というのも、通常、そのような操作を実施するために必要ないくつかの他の材料が、ＳｉＣに影響を与えるために使用される高温で破壊する傾向があるためである。ＳｉＣは極めて硬質な材料でもあり、実のところＳｉＣは、研磨材として最も一般的に使用される。ＳｉＣから接合部、ダイオード、トランジスタ、及び他のデバイスを製造しようと試みがなされてきており、一部は成功している。
【０００９】
特許文献１には、ＳｉＣ  ＢＪＴについて説明されている（例えば、その開示が、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。その中で開示されているように、ＳｉＣ  ＢＪＴは、高温イオン注入を使用してウェルとして形成されたベース及びエミッタを有して形成される。さらに、特許文献２には、ＳｉＣ  ＢＪＴについて説明されている（例えば、その内容が、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。その中で開示されているように、ベース及びエミッタを有するＳｉＣ  ＢＪＴが、エピタキシャル成長及び高温イオン注入を使用して形成される。Ｓｉｎｇｈは、さらに、ベース領域及びエミッタ領域の整合を向上させるための除去可能な誘電体スペーサの使用について開示されている。
【００１０】
ＳｉＣ  ＢＪＴは、一般に、ベース又はエミッタ用の、少なくとも１つの高度にドープされた注入部領域を含んでいる。注入部領域の形成は、ＳｉＣ結晶に対して損傷を与える恐れがある。例えば、デバイスの電流利得が、注入部により誘起された欠陥による表面再結合電流のため減少し得る。デバイスの電流利得は、注入プロセスによって形成された欠陥から生じ得るベース領域内の積層欠陥のため、時間の関数として減少し得る。さらに、こうしたデバイス内に存在する高度にドープされたエミッタ領域の寿命が乏しい場合があり、そのことがデバイスの電流利得をさらに減少させ得る。
【００１１】
図１は、従来の炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの断面図である。図１に示すように、高度にドープされたＮ＋ＳｉＣ基板１０上に、Ｎ−ＳｉＣ層１１が設けられている。Ｎ−ＳｉＣ層１１上に、ｐ型（Ｐ）ＳｉＣ層１２が設けられている。また、ｐ型層１２上に、ｎ型エミッタ領域２０（Ｎ＋）及び高度にドープされたｐ型ベース領域２５（Ｐ＋）が設けられている。エミッタ領域２０は、エピタキシャル成長及び後続のエッチングによって形成することができ、ベース領域２５は、注入法によって形成することができる。具体的には、Ｐ＋ベース領域２５の注入は、約２０ｋｅＶから約３６０ｋｅＶの範囲のエネルギーを有するアルミニウムイオン（Ａｌ＋）を使用して、約６５０℃から約１１００℃で実施することができる。上述したように、この注入部は、ＳｉＣ結晶に損傷を与える恐れがあり、その損傷は、高温（１６００〜１７００℃）の活性化アニールで完全に除去することはできない。
【００１２】
具体的には、注入部によって導入された欠陥が、デバイスのベース領域内に、表面再結合電流及び積層欠陥の形成を生じ得る。この関係は、
β＝ｉＣ／ｉＢ
によって表され、上式で、βは電流利得を表し、ｉＣはコレクタ電流を表し、ｉＢはベース電流を表す。ベース電流ｉＢは、さらに、
ｉＢ＝ｉＢｒ＋ｉＢｉ＋ｉＢｓｒ
によって表すことができ、上式で、ｉＢｒは再結合電流であり、ｉＢｉはエミッタ接合部を越えて注入された多数キャリアを表し、ｉＢｓｒは表面再結合電流を表す。電流利得は、
β＝ｉＣ／（ｉＢｒ＋ｉＢｉ＋ｉＢｓｒ）
によって表すことができる。したがって、ベース領域内で表面再結合電流ｉＢｓｒが増加すれば、それによりデバイスの電流利得がより低くなる。
【００１３】
図１を再度参照すると、デバイスの表面上にパッシベーション層１８が設けられている。ＢＪＴは、ベース（Ｂ）領域２５、エミッタ（Ｅ）領域２０、及びコレクタ（Ｃ）領域１０／１１への接点をもたらす、オーム金属３０／３１及びオーバレイヤ（ｏｖｅｒｌａｙｅｒ）金属１６をさらに含んでいる。Ｎ＋２０、１０、及びＰ＋２５と示された高度にドープされた領域は、オーム接点の品質を向上させるために設けることができる。
【００１４】
【特許文献１】米国特許第４，９４５，３９４号明細書
【特許文献２】米国特許第６，２１８，２５４号明細書
【特許文献３】米国特許第５，０１１，５４９号明細書
【特許文献４】米国特許第４，９１２，０６４号明細書
【特許文献５】米国特許第５，３２３，０２２号明細書
【特許文献６】米国特許第５，４０９，８５９号明細書
【特許文献７】米国特許第４，８６５，６８５号明細書
【特許文献８】米国特許第４，９８１，５５１号明細書
【特許文献９】米国特許出願第６０／５５４，１２３号明細書
【特許文献１０】ＰＣＴ出願第ＰＣＴ／ＵＳ２００５／００４４７３号
【非特許文献１】Solid State Electronic Devices by B. Streetman (2nd edition (1980), chapter 7)
【非特許文献２】Surface Characteristics of Monocrystalline Beta-SiC Dry Etched in Fluorinated Gases by Palmour et al. (Mat. Res. Soc. Symp. Proc., Vol. 76, 1987, p. 185)
【非特許文献３】ISPSD Proceedings (2005), p. 271 by Agarwal et al.
【非特許文献４】IEEE Electron Device Letters Vol. 26, No. 3 (2005), p. 175 by Krishnaswami et al.
【非特許文献５】Material Science. Forum Vol. 353-356 (2001), p. 727 by Lendenmann et al.
【非特許文献６】Applied Physics. Letters 81 (2002), p. 883 by Galeckas et al.
【非特許文献７】Material Science Forum Vol. 457-460 (2004), p. 1113 by Sumakeris et al.
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、エピタキシャルベース領域及び多層エミッタを有する炭化ケイ素バイポーラ接合トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の実施形態は、炭化ケイ素（ＳｉＣ）基板を含むバイポーラ接合トランジスタ（ＢＪＴ）を提供する。ＳｉＣ基板上に、エピタキシャルＳｉＣベース領域が設けられる。エピタキシャルＳｉＣベース領域は、第１の導電型を有する。ＳｉＣ基板上に、エピタキシャルＳｉＣエミッタ領域も設けられる。エピタキシャルＳｉＣエミッタ領域は、第１の導電型とは異なる第２の導電型を有する。エピタキシャルＳｉＣエミッタ領域は、第１及び第２の部分を有する。第１の部分は、ＳｉＣ基板上に設けられ、第２の部分は、第１の部分のＳｉＣ基板から離れた側上に設けられる。第２の部分は、第１の部分よりも高いキャリア濃度を有する。
【００１７】
本発明の実施形態では、エピタキシャルＳｉＣベース領域は、ＳｉＣ基板上に第１のｐ型エピタキシャルＳｉＣ層を含んでいる。第１のｐ型エピタキシャルＳｉＣ層上に、第１のｐ型エピタキシャルＳｉＣ領域を設けることができる。第１のｐ型エピタキシャルＳｉＣ領域は、第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有することができる。第１のｐ型エピタキシャルＳｉＣ領域の、第１のｐ型エピタキシャルＳｉＣ層から離れて、第２のｐ型エピタキシャルＳｉＣ領域を設けることができる。第２のｐ型エピタキシャルＳｉＣ領域は、第１のｐ型エピタキシャルＳｉＣ領域よりも高いキャリア濃度を有することができる。
【００１８】
本発明の他の実施形態では、第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有することができる。第１のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有することができる。第２のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１９ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約３．０μｍの厚さを有することができる。
【００１９】
本発明の他の実施形態では、エピタキシャルＳｉＣベース領域は、ＳｉＣ基板上に第１のｐ型エピタキシャルＳｉＣ層、及び第１のｐ型エピタキシャルＳｉＣ層のＳｉＣ基板から離れてｐ型エピタキシャルＳｉＣ領域を含むことができる。ｐ型エピタキシャルＳｉＣ領域は、第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有することができる。第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有することができる。ｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有することができる。
【００２０】
本発明の実施形態では、エピタキシャルＳｉＣエミッタ領域の第１の部分は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを含むことができ、約０．１μｍから約５μｍの厚さを有することができる。エピタキシャルＳｉＣエミッタ領域の第２の部分は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを含むことができ、約０．１μｍから約３．０μｍの厚さを有することができる。
【００２１】
本発明の他の実施形態では、ＳｉＣ基板上の、ＳｉＣ基板とエピタキシャルＳｉＣベース領域との間に、第２の導電型を有するＳｉＣの第１層を設けることができる。ＳｉＣの第１層上に、第１の導電型を有するＳｉＣの第２層を設けることができる。エピタキシャルＳｉＣベース領域及びエピタキシャルＳｉＣエミッタ領域は、ＳｉＣの第２層の、ＳｉＣの第１層から離れてあってよい。第１の導電型は、ｐ型導電性ＳｉＣとすることができ、第２の導電型は、ｎ型導電性ＳｉＣとすることができる。ＳｉＣの第１層は、約１．０×１０１３ｃｍ−３から約１．０×１０１７ｃｍ−３のキャリア濃度、及び約１．０μｍから約２５０μｍの厚さを有することができる。
【００２２】
本発明の他の実施形態は、炭化ケイ素（ＳｉＣ）基板と、ＳｉＣ基板上のエピタキシャルＳｉＣエミッタ領域とを有するＢＪＴを提供する。エピタキシャルＳｉＣエミッタ領域は、第１の導電型を有する。エピタキシャルＳｉＣエミッタ領域は、第１及び第２の部分を有する。第１の部分は、ＳｉＣ基板上に設けられ、第２の部分は、第１の部分のＳｉＣ基板から離れて設けられる。第２の部分は、第１の部分よりも高いキャリア濃度を有する。
【００２３】
本発明は、主にＢＪＴに関して説明されているが、ＢＪＴの製造方法も提供される。
【発明を実施するための最良の形態】
【００２４】
次に、本発明を、本発明の各実施形態が示された添付の図面を参照して、以下により詳細に説明する。ただし、本発明は、多くの異なる形で実施することができ、本明細書に記載の実施形態に限定されるものと解釈すべきではない。そうではなく、それらの実施形態は、本開示が網羅的で完全なものとなるように、また本発明の技術的範囲を当業者に十分に伝えるために提供するものである。図面では、層及び領域のサイズ及び相対サイズが、見やすくするために誇張されていることがある。要素又は層が、別の要素又は層「上に」ある、別の要素又は層「に接続される」、あるいは別の要素又は層「に結合される」といわれる場合、それは直接、他の要素又は層上にあっても、他の要素又は層に接続されても、結合されてもよく、あるいは介在する要素又は層が存在してもよい。それとは対照的に、要素が、他の要素又は層の「直接上に」ある、他の要素又は層「に直接接続される」、あるいは他の要素又は層「に直接結合される」といわれる場合、介在する要素又は層は存在しない。同じ数字は、全体を通じて同じ要素を表す。本明細書では、「及び／又は」という語は、列挙された関連する諸項目の１つ又は複数のあらゆる組合せを含んでいる。
【００２５】
さまざまな要素、構成要素、領域、層及び／又は部分について記載するために、本明細書において第１、第２などの語が使用されることがあるが、それらの要素、構成要素、領域、層及び／又は部分は、これらの語によって限定されるべきではないことが理解されよう。これらの語は、ある要素、構成要素、領域、層又は部分と、別の要素、構成要素、領域、層又は部分を区別するために使用したものにすぎない。したがって、以下で説明する第１の要素、構成要素、領域、層又は部分を、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層又は部分と呼ぶことができる。
【００２６】
さらに、「低い方の」又は「底部の」や、「高い方の」又は「上部の」などの相対語が、図中に示す、ある要素の別の要素との関係を記載するために、本明細書において使用されることがある。相対語が、図中に示した向きに加えて、デバイスのさまざまな向きを含むものである。例えば、図中のデバイスが裏返しにされる場合、他の要素の「低い方の」側にあると記載された要素は、他の要素の「高い方の」側に向けられることになる。したがって、「低い方の」という例示的な語は、図の特定の向きに応じて、「低い方の」また「高い方の」向きの両方を含むことができる。同様に、１つの図中のデバイスが裏返しにされる場合、他の要素の「下の（ｂｅｌｏｗ）」又は「下の（ｂｅｎｅａｔｈ）」として記載された要素は、他の要素の「上に」向けられることになる。したがって、「下の（ｂｅｌｏｗ）」又は「下の（ｂｅｎｅａｔｈ）」という例示的な語は、上及び下の向きの両方を含むことができる。
【００２７】
本発明の各実施形態は、本明細書において、本発明の理想化された各実施形態の概略図である断面図を参照して説明される。したがって、例えば、製造方法及び／又は公差の結果として、図面の形状との違いが予想される。したがって、本発明の各実施形態は、本明細書において示される領域の特定の形状に限定されるものと解釈すべきではなく、例えば、製造によって生じる形状のずれを含むべきである。例えば、長方形として示される注入領域は、一般に、丸い又は曲線状のフィーチャ、ならびに／あるいは注入された領域から非注入領域への２値（ｂｉｎａｒｙ）の変化ではなく、注入濃度の勾配をその縁部に有する。同様に、注入によって形成された埋込み領域は、埋込み領域と注入がそこを介して行われた表面との間の領域内に、いくらかの注入をもたらすことがある。したがって、図中に示した領域は、実際は概略であり、その形状はデバイスの領域の正確な形状を示すものではなく、本発明の技術的範囲を限定するものではない。
【００２８】
特段の定義がない限り、本明細書で使用される全ての用語（技術用語及び科学用語を含む）は、本発明にふさわしい当業者によって一般に理解されるものと同じ意味を有する。一般に使用される辞書で定義されるような用語は、関連技術の文脈におけるその意味と一致する意味を有するものと解釈すべきであり、本明細書において明示的にそのように定義されない限り、理想化された又は過度に形式的な意味に解釈されない。
【００２９】
本発明の各実施形態は、さまざまな層／領域の、特定の極性の導電型に即して説明される。しかし、当業者には理解されるように、領域／層の極性を反対にして、反対極性のデバイスをもたらすことができる。例えば、「第１の導電型」及び「第２の導電型」という語は、ｎ又はｐ型などの反対の導電型を指すが、本明細書において記載され、示される各実施形態は、その相補的な実施形態も含んでいる。
【００３０】
具体的には、ＢＪＴは、２つの背合わせのｐ−ｎ接合部をごく近接して含む、能動の３端子半導体デバイスである。ＢＪＴは、そのそれぞれのベース、コレクタ、及びエミッタの導電型に応じて、ｎ−ｐ−ｎ又はｐ−ｎ−ｐとして大まかに見なされる。ｎ−ｐ−ｎ  ＢＪＴだけが本明細書で論じられるが、本発明の各実施形態は、その構成に限定されない。例えば、本発明の技術的範囲から逸脱することなく、説明された導電型を反対にすることによって、ｐ−ｎ−ｐトランジスタを提供することもできる。
【００３１】
当業者に知られるように、炭化ケイ素のドープ領域は、エピタキシャル成長及び／又は注入によって形成することができる。例えば、炭化ケイ素のｐ型領域を、ｐ型ドーパントの存在下でエピタキシャル成長によって形成しても、ｐ型ドーパントを非ドープ、ｐ型、又はｎ型のエピタキシャル層内に注入することによって形成してもよい。エピタキシャル成長から生ずる構造は、注入から生ずる構造とは異なる。したがって、「エピタキシャル領域」及び「注入領域」という語は、炭化ケイ素の異なる領域を構造的に区別し、それらの語を、本明細書では、炭化ケイ素の領域の構造上の特徴を詳述するものとして、かつ／又は炭化ケイ素のそのような領域を形成する方法を詳述するものとして使用することができる。特許文献３及び特許文献４には、ＳｉＣのエピタキシャル層の製造について説明されている（例えば、それらの開示がここに、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。
【００３２】
本発明の実施形態は、エピタキシャル炭化ケイ素（ＳｉＣ）ベース領域及び多層エピタキシャルエミッタ領域を有するバイポーラ接合トランジスタ（ＢＪＴ）を提供する。本発明の実施形態によるＢＪＴでエピタキシャルＳｉＣベース領域を使用することにより、ＳｉＣ結晶に対して損傷を与え、それによってデバイスの電流利得の減少を引き起こす恐れのある、注入及び後続の高温アニールの必要性をなくすことができる。したがって、本発明の実施形態によるＢＪＴは、従来型のデバイスに比べて、電流利得を向上させることができた。さらに、本明細書で図２乃至図１６に関してさらに説明されるように、多層エピタキシャルＳｉＣエミッタ領域の使用により、デバイスの電流利得がさらに増加することが可能になり得る。
【００３３】
ＳｉＣ  ＢＪＴは、例えば、ＳｉＣ  ＭＯＳＦＥＴに比べて、ずっと高い接合部温度で確実に動作する可能性をもたらすことができる。さらに、例えば、２５０℃で動作しているＳｉＣ  ＢＪＴの総合損失（スイッチング及び導通）が、２５℃で動作している、比較に値するＳｉ絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）よりも、概算で約５０から約６０パーセント小さい。多くの応用分野では、より高い接合部温度と損失の低減が相まって、ＢＪＴを動作させるのに使用される、より複雑なゲート駆動回路を保証するための冷却要件を十分に低減させることができる。ハイブリッド車では、Ｓｉ  ＩＧＢＴが、Ｓｉ  ＩＧＢＴの最大許容接合部温度に危険なまでに近い約１１５から約１２５℃の範囲の接合部温度で動作する。冷却剤の損失、困難な地形など、環境中のどんな混乱（ｐｅｒｔｕｒｂａｔｉｏｎ）も、Ｓｉ  ＩＧＢＴに容易に誤動作させ得る。本発明の実施形態によるＳｉＣ  ＢＪＴは、より高い接合部温度で動作することができ、したがって、本明細書においてさらに説明するように、上述したような誤動作をし得ない。
【００３４】
図２は、本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの実施形態を示す断面図である。図２に示すように、炭化ケイ素（ＳｉＣ）基板１００を提供することができる。ＳｉＣ基板１００の極性は、例えば、３Ｃ、２Ｈ、４Ｈ、６Ｈ又は１５Ｒのポリタイプを有するｎ型又はｐ型のＳｉＣとすることができる。単に例として、図２に示す、本発明の実施形態のデバイスは、ｎ型ＳｉＣ基板１００を含んでいる。ＳｉＣ基板１００は、高度にドープされたｎ型ＳｉＣ（Ｎ＋）である。本明細書では、「Ｐ＋」又は「Ｎ＋」とは、同じ又は他の層又はＳｉＣ基板の、隣接する又は他の領域内に存在するキャリア濃度よりも高いキャリア濃度によって構成される領域を示している。同様に、「Ｐ−」又は「Ｎ−」とは、同じ又は他の層の、隣接する又は他の領域内に存在するキャリア濃度よりも低いキャリア濃度によって構成される領域を示している。ＳｉＣ基板１００は、窒素などのｎ型ドーパントでドープすることができる。ＳｉＣ基板は、約１．０×１０１８ｃｍ−３から約５．０×１０１９ｃｍ−３のキャリア濃度、及び約２００μｍから約５００μｍの厚さを有することができる。
【００３５】
図２にさらに示すように、ＳｉＣ基板１００の第１の側面１００Ａに、第１のエピタキシャル層１０１が設けられている。第１のエピタキシャル層１０１は、窒素などのｎ型ドーパントでドープすることができる。第１のエピタキシャル層１０１は、約１．０×１０１３ｃｍ−３から約１．０×１０１７ｃｍ−３のキャリア濃度、及び約１．０μｍから約２５０μｍの厚さを有することができる。ＳｉＣ基板１００と第１のエピタキシャル層１０１とが、ＢＪＴのコレクタ（Ｃ）領域を構成している。第１のエピタキシャル層１０１上に、第２のエピタキシャル層１０２が設けられ、第２のエピタキシャル層１０２は、アルミニウム又はホウ素などのｐ型ドーパントでドープすることができる。第２のエピタキシャル層１０２は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有することができる。
【００３６】
第２のエピタキシャル層１０２上に、エピタキシャルＳｉＣベース領域（ｅｐｉｔａｘｉａｌ  ＳｉＣ  ｂａｓｅ  ｃｏｎｔａｃｔ  ｒｅｇｉｏｎ）１４０が設けられる。エピタキシャルＳｉＣベース領域１４０は、第２のエピタキシャル層１０２上に設けられた第１のｐ型エピタキシャルＳｉＣ領域１１３と、第１のｐ型エピタキシャルＳｉＣ領域１１３上に設けられた第２のｐ型エピタキシャルＳｉＣ領域１０３を備えている。第１のｐ型エピタキシャルＳｉＣ領域１１３は、約１．０×１０１８ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有する。第２のｐ型エピタキシャルＳｉＣ領域１０３は、約１．０×１０１９ｃｍ−３から約５．０×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約３．０μｍの厚さを有する。第２のエピタキシャルベース層１０２と、エピタキシャルＳｉＣベース領域（第１のｐ型エピタキシャルＳｉＣ領域１１３及び第２のｐ型エピタキシャルＳｉＣ領域１０３）１４０とが、本発明の実施形態によるＢＪＴのベース（Ｂ）領域を形成する。エピタキシャルＳｉＣベース領域（ｅｐｉｔａｘｉａｌ  ＳｉＣ  ｂａｓｅ  ｒｅｇｉｏｎ）１４０は、第１のｐ型エピタキシャルＳｉＣ領域１１３と第２のｐ型エピタキシャルＳｉＣ領域１０３を有しているが、本発明の各実施形態は、その構成に限定されない。例えば、図４に示すように、エピタキシャルＳｉＣベース領域１４０を単一のｐ型領域４２３とすることができ、これについては、図４に関して以下にさらに説明する。
【００３７】
したがって、本発明の実施形態によれば、ＳｉＣベース領域がエピタキシャル成長され、それにより、ＳｉＣ結晶に損傷を与える恐れのある注入及び高温アニールの必要性をなくすことができる。したがって、本発明の実施形態によるデバイスは、本明細書でさらに説明するように、より高い電流利得を有することができる。
【００３８】
図２にさらに示すように、第２のエピタキシャル層１０２上に、エピタキシャルＳｉＣエミッタ領域１４５が設けられている。図示のように、エピタキシャルＳｉＣエミッタ領域１４５はｎ型導電性を有する。エピタキシャルＳｉＣエミッタ領域１４５は、第１（Ｎ）の部分１０４及び第２（Ｎ＋）の部分１０５を有する。エピタキシャルＳｉＣエミッタ領域の第１の部分１０４は、第２のエピタキシャル層１０２上に設けられて、窒素などのｎ型ドーパントでドープされている。エピタキシャルＳｉＣエミッタ領域１４５の第１の部分１０４は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約５．０μｍの厚さを有する。エピタキシャルＳｉＣエミッタ領域１４５の第２の部分１０５は、窒素などのｎ型ドーパントでドープされ、第１の部分１０４に比べてより高いキャリア濃度を有する。具体的には、エピタキシャルＳｉＣエミッタ領域１４５の第２の部分１０５は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約３．０μｍの厚さを有する。したがって、本発明の実施形態によれば、エピタキシャルＳｉＣエミッタ領域１４５は、注入効率の向上をもたらすことができる低ドープのｎ型層１０４と、接点面の向上をもたらすことができる高度にドープされたｎ型層１０５とを備えている。
【００３９】
図１に示す本発明の各実施形態は、エピタキシャルＳｉＣベース領域１４０と、エピタキシャルＳｉＣエミッタ領域１４５の両方を含むが、本発明の各実施形態は、その構成に限定されない。例えば、図８に示すように、第１（Ｎ）の部分１０４及び第２（Ｎ＋）の部分１０５を有するエピタキシャルＳｉＣエミッタ領域１４５を、本発明の実施形態に従って、エピタキシャルＳｉＣベース領域１４０なしで設けることができる。
【００４０】
第２のエピタキシャル層１０２とエピタキシャルＳｉＣベース領域１４０とエピタキシャルＳｉＣエミッタ領域１４５上には、パッシベーション層１０８が設けられている。パッシベーション層１０８は、例えば、熱成長させた二酸化ケイ素（ＳｉＯ２）、化学気相成長させたＳｉＯ２、及び／又は化学気相成長させた窒化ケイ素（Ｓｉ３Ｎ４）を含むことができる。ｎ型炭化ケイ素に適したオーム金属１３０が、エミッタ製作用にエピタキシャルＳｉＣエミッタ領域１４５の第２の部分１０５上に設けられている。オーム金属１３０は、以下にさらに説明するように、アニールされてオーム接点をもたらす。本発明の実施形態は、導電性基板１００を含んでいる。本発明のそれらの実施形態では、オーム金属１３０が、コレクタを製作するために基板１００の第２の側面１００Ｂにも設けられている。本発明は、半絶縁性の炭化ケイ素又はサファイアなどの非導電性基板を使用して実施することができ、その場合、コレクタを形成するためのオーム金属１３０は、第１のＳｉＣエピタキシャル層１０１の表面上に設けられることができる。
【００４１】
ｐ型炭化ケイ素に適したオーム金属１３１が、ベース製作用に第２のＳｉＣ  ｐ型領域１０３上に設けられる。金属及び／又は金属複合材が、オーム接点１３０及び１３１に適当となり得る。例えば、ニッケル又はニッケル−チタンの組合せが、ｎ型炭化ケイ素に対する適当なオーム接点１３０であり、アルミニウム又はアルミニウム−チタンの組合せが、ｐ型炭化ケイ素に対する適当なオーム接点１３１である。さらに、コバルトシリサイド（ＣｏＳｉ２）を、ｐ型炭化ケイ素に対するオーム接点材料として使用することもできる。特許文献５及び特許文献６には、オーム接点について説明されている（例えば、それらの開示が、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。図２に示すように、オーム接点１３０及び１３１上に、金などのオーバレイヤ金属１０６を堆積させることができる。
【００４２】
本明細書では、「オーム接点」という語は、それに付随するインピーダンスが、実質的に全ての期待される動作周波数（すなわち、オーム接点に付随するインピーダンスは、全ての動作周波数で実質的に同じである）及び電流において、インピーダンス＝Ｖ／Ｉ、ただし、Ｖは接点の両端間の電圧であり、Ｉは電流であるという関係によって実質的に与えられる接点を示している。
【００４３】
図３Ａ乃至図７Ｃは、本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。まず、図３Ａを参照すると、第１の導電型を有する高度にドープされたＳｉＣ基板１００、例えば、ｎ型ＳｉＣ（Ｎ＋）が形成される。本発明の実施形態では、ＳｉＣ基板１００は、例えば、３Ｃ、２Ｈ、４Ｈ、６Ｈ又は１５Ｒのポリタイプを有することができる。また、ＳｉＣ基板１００を、成長段階中に、窒素などのドナードーパントを用いて約１．０×１０１８ｃｍ−３から約５×１０１９ｃｍ−３の濃度でドープすることができる。また、ＳｉＣ基板１００は、約２００μｍから約５００μｍの厚さを有することもできる。
【００４４】
ＳｉＣ基板１００上に、ｎ型導電性（Ｎ）を有する第１のエピタキシャル層１０１が形成される。第１のエピタキシャル層１０１は、窒素などのドナードーパントを用いて、約１．０×１０１３ｃｍ−３から約１．０×１０１７ｃｍ−３の濃度でドープされる。第１のエピタキシャル層１０１は、約１．０μｍから約２５０μｍの厚さを有する。ＳｉＣ基板１００及び第１のエピタキシャル層１０１が、本発明の実施形態によるＢＪＴのコレクタ領域を構成する。第１のエピタキシャル層１０１上に、ｐ型（Ｐ）導電性を有する第２のエピタキシャル層１０２が形成される。第２のエピタキシャル層１０２は、アルミニウム又はホウ素などのアクセプタドーパントを用いて、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３の濃度でドープされる。第２のエピタキシャル層１０２は、約０．１μｍから約１０μｍの厚さを有する。第２のエピタキシャル層１０２上に、ｐ型導電性を有する第３のエピタキシャル層１１３が形成される。第３のエピタキシャル層１１３は、第２のエピタキシャル層１０２よりも高度にドープされる。具体的には、第３のエピタキシャル層１１３は、アルミニウム又はホウ素などのアクセプタドーパントを用いて、約１．０×１０１８ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度でドープされる。第３のエピタキシャル層１１３は、約０．１μｍから約１０μｍの厚さを有する。第４のエピタキシャル層１０３が、第３のエピタキシャル層１１３上に形成され、第３のエピタキシャル層よりも高度にドープされる。第４のエピタキシャル層１０３は、アルミニウム又はホウ素などのアクセプタドーパントを用いて、約１．０×１０１９ｃｍ−３から約５×１０２０ｃｍ−３の濃度でドープされる。第４のエピタキシャル層１０３は、約０．１μｍから約３．０μｍの厚さを有する。
【００４５】
次に、図３Ｂを参照すると、第３のエピタキシャル層１１３と第４のエピタキシャル層１０３の領域が、例えば、パターン化フォトレジストなどのフォトリソグラフィ法及び後続のエッチングを使用して、第２のエピタキシャル層１０２の表面上でメサとして分離されて、エピタキシャルＳｉＣベース領域（図２の１４０）の第１のｐ型エピタキシャルＳｉＣ領域１１３と第２のｐ型エピタキシャルＳｉＣ領域１０３が形成される。本発明の実施形態によれば、ベース接点及びエミッタ接点用のメサを構成するために、エピタキシャル層の反応性イオンエッチングを実施することができる。例えば、エピタキシャル層を、三フッ化窒素（ＮＦ３）を用いた反応性イオンエッチングを使用してエッチングすることができる。ＮＦ３は、炭化ケイ素エッチングプロセスにおいて、いくつかの利点を実証している。非特許文献２には、ＮＦ３を用いた反応性イオンエッチングについて説明されている（例えば、その開示が、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。また、特許文献７及び特許文献８には、炭化ケイ素をエッチングする方法が説明されている（例えば、それらの開示が、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。
【００４６】
第３のエピタキシャル層１１３と第４のエピタキシャル層１０３は、第２のエピタキシャル層１０２の表面の少なくとも一部分が露出するまでエッチングすることができる。例えば、本発明の実施形態は、第３のエピタキシャル層１１３と第４のエピタキシャル層１０３からなる０．４μｍのメサを形成する。本発明のこれらの実施形態では、正面から背面への電気的チェックにより、エッチングプロセスをいつ終了すべきかを決定することができる。次いで、このステップの後に、オーバエッチング、例えば、１５パーセントのオーバエッチングが続いてよい。第２のエピタキシャル層１０２と、第１のｐ型エピタキシャルＳｉＣ領域１１３及び第２のｐ型エピタキシャルＳｉＣ領域１０３を含むエピタキシャルＳｉＣベース領域１４０とが、本発明の実施形態によるＢＪＴのベース領域を構成することができる。
【００４７】
次に、図３Ｃを参照すると、第２のエピタキシャル層１０２の表面と、第１のｐ型エピタキシャルＳｉＣ領域１１３及び第２のｐ型エピタキシャルＳｉＣ領域１０３上に、ｎ型導電性の第５のエピタキシャル層１０４を再度成長させることができる。第５のエピタキシャル層１０４は、窒素などのドナードーパントを用いて、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３の濃度でドープされる。第５のエピタキシャル層１０４は、約０．１μｍから約５μｍの厚さを有する。第５のエピタキシャル層１０４上に、第５のエピタキシャル層１０４に比べてより高いキャリア濃度を有する第６のエピタキシャル層１０５が成長される。第６のエピタキシャル層１０５は、窒素などのドナードーパントを用いて、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３の濃度でドープされる。第６のエピタキシャル層１０５は、約０．１μｍから約３μｍの厚さを有する。
【００４８】
次に、図３Ｄを参照すると、第５のエピタキシャル層１０４及び第６のエピタキシャル層１０５の領域が、例えば、図３Ｂで説明したパターン化フォトレジスト及び後続のエッチングを使用して、第２のエピタキシャル層１０２の表面上でメサとして分離されて、エピタキシャルＳｉＣエミッタ領域（図２の１４５）の第１の部分１０４と第２の部分１０５が形成される。この場合も、第５のエピタキシャル層１０４と第６のエピタキシャル層１０５が、第２のエピタキシャル層１０２の表面の少なくとも一部分が露出するまでエッチングされる。第１の部分１０４と第２の部分１０５が、本発明の実施形態によるＢＪＴのエミッタ領域を構成する。
【００４９】
次に、図３Ｅを参照すると、第２のエピタキシャル層１０２の表面と、第１のｐ型エピタキシャルＳｉＣ領域１１３及び第２のｐ型エピタキシャルＳｉＣ領域１０３と、エミッタ領域の第１の部分１０４及び第２の部分１０５上に、パッシベーション層１０８が形成される。パッシベーション層１０８は、例えば、熱成長させたＳｉＯ２、化学気相成長させたＳｉＯ２、及び／又は化学気相成長させたＳｉ３Ｎ４を含むことができる。図３Ｆに示すように、例えば、パッシベーション層１０８を選択的にエッチングすることによって、パッシベーション層１０８内にウィンドウ１２０を開けることができる。パッシベーション層１０８は、エミッタ領域の第２の部分１０５の表面の少なくとも一部分が露出するまでエッチングされる。
【００５０】
次に、図３Ｇを参照すると、ｎ型炭化ケイ素に適したオーム金属１３０が、エミッタ製作用にエミッタ領域の第２の部分１０５の露出表面上に堆積される。オーム金属１３０は、例えば、電子ビーム蒸着を使用して堆積させることができ、オーム金属１３０を高温、例えば、約６２５℃から約１０００℃の温度でアニールして、オーム接点をもたらすことができる。未反応金属を除去するために、湿式エッチングを実施することができる。本発明の実施形態では、基板１００が導電性基板である。本発明のそれらの実施形態では、オーム金属１３０が、コレクタを製作するために基板１００の裏面上にも堆積される。本発明の諸実施形態は導電性基板に限定されない。例えば、本発明の実施形態では、基板を、半絶縁性の炭化ケイ素又はサファイアなどの非導電性基板とすることができ、その場合、コレクタ形成用のオーム金属１３０を、第１のエピタキシャルｎ型層１０１の表面上に設けることができる。
【００５１】
次に、図３Ｈを参照すると、例えば、パッシベーション層１０８を選択的にエッチングすることによって、パッシベーション層１０８内にウィンドウ１２１を開けることができる。パッシベーション層１０８は、第２のｐ型エピタキシャルＳｉＣ領域１０３の表面の少なくとも一部分が露出するまでエッチングすることができる。図３Ｉに示すように、ｐ型炭化ケイ素に適したオーム金属１３１が、ベース製作用に第２のｐ型エピタキシャルＳｉＣ領域１０３の露出表面上に堆積される。本発明の実施形態によるＢＪＴが、例えば、図３Ｊに示してある。図中に示すように、オーム接点１３０及び１３１上に、金などのオーバレイヤ金属１０６を形成することができる。
【００５２】
図２及び図３Ａ乃至図３Ｊに関して上述した本発明の各実施形態は、多層ベース領域を含むが、本発明の各実施形態は、その構成に限定されない。例えば、図４に示すように、そうした実施形態におけるベース領域４２３は、ｐ型炭化ケイ素からなる単層である。単一のＰ＋層４２３は、アルミニウム又はホウ素などのアクセプタドーパントを用いて、約１．０×１０１８ｃｍ−３から約５×１０２０ｃｍ−３の濃度でドープされ、約０．１μｍから約１０μｍの厚さを有する。単一のＰ＋層４２３は、均一にドープしてもよく、Ｐ＋層４２３が第２のエピタキシャル層１０２から遠くなるほどドーピング濃度が増加するような、傾斜したドーピング濃度を有してもよい。
【００５３】
図５Ａ乃至図５Ｃは、本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。まず、図５Ａを参照すると、基板１００と第１のエピタキシャル層１０１と第２のエピタキシャル層１０２を製造する際の各ステップは、図３Ａで説明した場合と同じ番号が付けられた要素の各ステップに類似しており、したがって、それらの要素の各ステップに関する詳細を、本明細書では繰り返して述べない。第２のエピタキシャル層１０２上にｎ型導電性を有する第３のエピタキシャル層５０４が成長される。第３のエピタキシャル層５０４に比べて、より高いｎ型導電性を有する第４のエピタキシャル層５０５が、第３のエピタキシャル層５０４上に成長される。第３のエピタキシャル層５０４及び第４のエピタキシャル層５０５が、ＢＪＴのエミッタ領域を構成する。
【００５４】
次に、図５Ｂを参照すると、第３のエピタキシャル層５０４と第４のエピタキシャル層５０５の領域が、例えば、パターン化フォトレジストのようなフォトリソグラフィ法及び後続のエッチングを使用して、第２のエピタキシャル層１０２の表面上で分離される。第３のエピタキシャル層５０４と第４のエピタキシャル層５０５は、第２のエピタキシャル層１０２の少なくとも一部分が露出するまでエッチングされる。
【００５５】
次に、図５Ｃを参照すると、第２のエピタキシャル層１０２の表面と、エミッタ領域の第１の部分５０４及び第２の部分５０５上に、ｐ型導電性の第５のエピタキシャル層５１３と第６のエピタキシャル層５０３が再度成長される。第６のエピタキシャル層５０３は、第５のエピタキシャル層５１３に比べて、より高度にドープされる。さらに、第５のエピタキシャル層５１３は、第２のエピタキシャル層１０２よりも高度にドープされる。図５Ｃに示すデバイスは、エピタキシャル層５１３及び５０３の領域を分離するようにエッチングされる。第５のエピタキシャル層５１３と第６のエピタキシャル層５０３は、第２のエピタキシャル層１０２の表面の少なくとも一部分が露出するまでエッチングされる。第２のエピタキシャル層１０２と、分離後の層５１３及び５０３が、ＢＪＴのベース領域（図３Ｄ）を構成する。したがって、図５Ａ乃至図５Ｃに示す本発明の各実施形態は、本発明の技術的範囲から逸脱することなく、エミッタ部分５０４及び５０５を、ベース領域の第１の層５１３及び第２の層５０３より先に形成できることを示す。本発明の実施形態によるＢＪＴの残りの部分を製作する際の加工ステップは、図３Ｅ〜３Ｊに関して上述した各ステップに類似しており、したがって、それらを本明細書では繰り返して述べない。
【００５６】
図６Ａ乃至図６Ｃは、本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。まず、図６Ａを参照すると、基板１００と第１のエピタキシャル層１０１と第２のエピタキシャル層１０２と第１のＳｉＣ領域１１３と第２のＳｉＣ領域１０３とを製造する際の各ステップは、図３Ａに関して上述した同じ番号が付けられた要素の各ステップに類似しており、したがって、それらの要素の加工ステップに関する詳細を、本明細書では繰り返して述べない。図６Ａに示すように、第２のエピタキシャル層１０２の表面と、ＳｉＣの第１の領域１１３及び第２の領域１０３上にマスキング層６４０が堆積される。このマスキング層６４０は、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、炭化タンタル（ＴａＣ）、又は約１６００℃のエピタキシャル成長温度に約３０分間耐えることができ、また、後に除去することができる他の任意の類似材料を含むことができる。
【００５７】
次に、図６Ｂを参照すると、マスキング層６４０内にウィンドウ６４１が、例えば、選択的エッチングによって形成される。図６Ｃに示すように、ウィンドウ６４１内に、ｎ型導電性を有する第１のエピタキシャル層６０４と、第１のエピタキシャル層６０４に比べてより高いｎ型導電性を有する第２のエピタキシャル層６０５とが形成されて、ＢＪＴのエミッタ領域が形成される。残りのマスキング層６４０が除去されて、図３Ｄに示すデバイスに類似する中間デバイスが形成される。本発明の実施形態によるＢＪＴの残りの部分を製造する際の各ステップは、図３Ｅ乃至図３Ｊに関して上述した各工ステップに類似しており、したがって、本明細書ではそれらを繰り返して述べない。
【００５８】
図７Ａ乃至図７Ｃは、本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。まず、図７Ａに示すように、基板１００と第１のエピタキシャル層１０１と第２のエピタキシャル層１０２とエミッタ領域の第１の部分７０４と第２の部分７０５とを製造する際の各ステップは、図３Ａ乃至図３Ｄに関して上述した同じ番号が付けられた要素の各ステップに類似しており、したがって、それらの要素の各ステップに関する説明を本明細書では繰り返して述べない。図７Ａにさらに示すように、マスキング層７５０が、第２のエピタキシャル層１０２の表面と、第１の部分７０４及び第２の部分７０５上に形成される。マスキング層７５０は、例えば、二酸化ケイ素（ＳｉＯ２）、ＴａＣなどを含むことができる。
【００５９】
図７Ｂに示すように、マスキング層７５０内にウィンドウ７４２を、例えば、選択的エッチングによって開けることができる。図７Ｃに示すように、ウィンドウ７４２内に、ｐ型導電性を有するエピタキシャル層７１３と７０３が形成されて、第２のエピタキシャル層層１０２とともにＢＪＴのベース領域を形成する。残りのマスキング層７５０が除去されて、図３Ｄに示すデバイスに類似する中間デバイスが形成される。したがって、図７Ａ乃至図７Ｃは、ＢＪＴのエミッタ領域又はベース領域を、図６Ａ乃至図６Ｃ及び図７Ａ乃至図７Ｃで説明したステップを使用して形成できることを示すために提供されたものである。本発明の実施形態によるＢＪＴの残りの部分を製造する際の各ステップは、図３Ｅ乃至図３Ｊに関して上述した各ステップに類似しており、したがって、本明細書ではそれらを繰り返して述べない。
【００６０】
次に、従来のＳｉＣ  ＢＪＴ及び本発明の実施形態によるＳＩＣ  ＢＪＴのさまざまな実験に基づく出力特性を、図９乃至図１６に関して説明する。これらの性能特性は、実験データに基づくものであり、したがって、本発明の各実施形態は、本明細書において説明した実施例によって限定されない。
【００６１】
１２００Ｖ、１０Ａ  ＢＪＴを、安定性があるかどうかについてテストした。ＮＰＮ  ＢＪＴを４Ｈ−ＳｉＣ内に、１４μｍ厚さのｎ型コレクタ層を４．８×１０１５ｃｍ−３でドープし、１．０μｍ厚さのｐ型ベース層を２×１０１７ｃｍ−３でドープし、２．０μｍ厚さのｎ型エミッタ層を３．０×１０１９ｃｍ−３でドープして製作した。簡略化されたＢＪＴ構造が、図９の４Ｈ−ＳｉＣ  ＢＪＴの断面に示してある。図９のデバイスは、２５．０μｍのピッチを有する。図１０のＳｉＣ  ＢＪＴの平面図に示すように、チップサイズは１．８８ｍｍ×１．８８ｍｍであり、合計エミッタ幅が６２ｍｍであり、活性エリア（ａｃｔｉｖｅ  ａｒｅａ）が０．０２２５ｃｍ２である。非特許文献３及び非特許文献４には、そのようなデバイスの製造に関する詳細が説明されている（例えば、それらの開示がここに、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。
【００６２】
１０Ａのコレクタ電流で長時間ストレスをかける前及びその後の、エミッタ接地モードのデバイスの１つの直流出力特性が、図１１Ａ乃至図１１Ｄに示してある。具体的には、図１に示す従来型の構造を有するＳｉＣ  ＢＪＴを、さまざまな時間間隔、すなわち、０分（図１１Ａ）、１５分（図１１Ｂ）、３０分（図１１Ｃ）、及び１６時間（図１１Ｄ）にわたって１０．０Ａで動作させた。このデバイスは、金属パッケージ内にパッケージングした。初期測定後、デバイスに所与の時間１０Ａでストレスをかけた。デバイスの電力を遮断し、冷却して、次いで出力特性を記録した。図１１Ａ乃至図１１Ｄに示すように、電流利得とオン抵抗の両方が、経時的に減少し得る。したがって、従来型のＳｉＣ  ＢＪＴは、Ｉ−Ｖ特性において、わずか１５分の動作後に不安定性を示す。図１の従来のＢＪＴのｐ＋注入部２５によって形成された転位が、デバイス特性の劣化の原因となり得る。
【００６３】
電流利得が減少し、飽和時のオン抵抗が増加し、活性領域内の出力特性の傾きが増加する。Ｉ−Ｖ特性のこうした劣化は、長時間の動作に伴って継続し得る。特許文献９及び１０には、さまざまな層のエピタキシャル成長中に生じ得る基底面転位（ｂａｓａｌ  ｐｌａｎｅ  ｄｉｓｌｏｃａｔｉｏｎ）によって引き起こされ得るこの現象について説明されている（例えば、その開示がここに、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。ベース層内での積層欠陥の成長は、発光撮像（ｌｉｇｈｔ  ｅｍｉｓｓｉｏｎ  ｉｍａｇｉｎｇ）によって観測することができる。積層欠陥をこのように拡大させるエネルギーは、順方向バイアスされたベース−エミッタ接合部内の電子−正孔再結合から生じ得る。これが、実効少数キャリア寿命の減少を招き、ベース内の積層欠陥の直近での電子−正孔再結合を増加させ得て、それにより電流利得の減少が生じ得る。
【００６４】
図１１Ａ乃至図１１Ｄに示すデータから、以下の更なる観測を行うことができる。第１に、初期の直流電流利得は約３０であり（図１１Ａ）、これは１６時間のストレス後、約１５に減少した。したがって、約５０パーセントの直流電流利得の減少が示された（図１１Ｄ）。第２に、飽和時のオン抵抗が実質的に増加し、第３に、活性領域内の曲線の傾きが、電気的ストレスをかけた結果増加した。同様の挙動が、多数のデバイスに関して観測された。活性エリアは金属で覆われているので、活性エリア内で何が起こっているかを見ることは困難であった。したがって、電流の大部分が閉じ込められるエミッタの縁部、ならびにエミッタの下方のエレクトロルミネセンスを撮像するのを可能にする活性エリア内のウィンドウを伴って、簡単なＢＪＴ構造を設計した。積層欠陥の検出及び成長に使用される、格子状にされたＢＪＴのレイアウト構造が、図１２に示してある。
【００６５】
デバイスがストレス（ＩＣ＝５０ｍＡ、ＩＢ＝３ｍＡ）を受けている間に、１０秒ずつ隔たった連続画像を撮影した。（５０秒ずつ隔たった）３枚のそのようなフレームが、図１３Ａ；（ｔ）、図１３Ｂ；（ｔ＋５０ｓ）、及び図１３Ｃ；（ｔ＋１００ｓ）に示してある。矢印は、積層欠陥の境界となる部分的な転位を指す。３つの積層欠陥が存在する。１と表記される欠陥が、エミッタの縁部近くの高電流領域にあり、その拡大は明白である。積層欠陥２及び３が、エミッタの下方の電流がずっと少ない領域内にあり、１００秒の間隔中に目立った成長はしていない。
【００６６】
これらの観測をもとに、ＳｉＣ  ＢＪＴの電流利得の減少を、ＳｉＣ  ｐｎ接合ダイオードで以前に観測されたことに基づいて説明することができる。非特許文献５、非特許文献６、及び非特許文献７には、ＳｉＣ接合ダイオードに関する詳細が説明されている（例えば、それらの開示がここに、その全体が記載されているのと同様に参照により本明細書に組み込まれる）。
【００６７】
具体的には、ＳｉＣ  ｐｎダイオードの順方向電圧（Ｖｆ）の増加が報告された。このＶｆの増加は、ＰｉＮダイオードのドリフト層内での、いくつかの基底面転位からの積層欠陥の成長によって説明された。積層欠陥をこのように拡大させるエネルギーは、導電率変調ドリフト層内での電子−正孔再結合から生ずる。これが、少数キャリア寿命を減少させ、積層欠陥の直近での導電率変調（ｃｏｎｄｕｃｔｉｖｉｔｙ  ｍｏｄｕｌａｔｅ）を低減させて、Ｖｆの増加を生じ得る。したがって、同様の現象が、ＳｉＣ  ＢＪＴデバイスでも起こり得る。トランジスタのベースには、動作中、例えば、図１４に示すように、電子−正孔対が押し寄せる。ベース内で電子−正孔対が再結合すると、図１５に示すように積層欠陥を生じ得る。こうした積層欠陥は、ベース内で局所的に少数キャリアの寿命を減少させ得、キャリア寿命の減少は、電流利得の減少を招き得る。電流利得の減少は、飽和領域内でＢＪＴのオン抵抗が増加することの説明にもなり得る。というのも、多くのキャリアが、ベースを越えてコレクタ内に入らないためである。線形領域内でのＩ−Ｖ曲線の傾きの増加は、ベースのドーピングが実質的に減少して、「アーリー効果」が高まったことを示す。これは、ベース内に発生した積層欠陥の結果でもあり得る。
【００６８】
次に、図１６を参照して、図８に示す本発明の実施形態によるＳｉＣ  ＢＪＴの出力特性についてここで説明する。図１６は、本発明の実施形態による図８に示す構造を用いて得られた、例示的なＩ−Ｖ特性を示す。ストレスが次第に増加する、本発明の実施形態によるＳｉＣ  ＢＪＴの出力特性の４種のトレースは、電流利得において比較的小さなドリフトを呈する。したがって、本発明の実施形態に従って、電流利得ドリフト及びオン抵抗の減少を抑制することができる。
【００６９】
以上、図面及び明細書において、本発明の典型的な好ましい各実施形態を開示してきた。特定の語が用いられているが、それらは限定のためではなく、一般的で説明的な意味で使用されているにすぎない。本発明の技術的範囲は添付の特許請求の範囲に記載される。
【図面の簡単な説明】
【００７０】
【図１】従来の炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの断面図である。
【図２】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの実施形態を示す断面図である。
【図３Ａ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｂ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｃ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｄ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｅ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｆ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｇ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｈ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｉ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図３Ｊ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタ製造方法の各ステップを示す断面図である。
【図４】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態を示す断面図である。
【図５Ａ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図５Ｂ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図５Ｃ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図６Ａ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図６Ｂ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図６Ｃ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図７Ａ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図７Ｂ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図７Ｃ】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタの他の実施形態による製造方法の各ステップを示す断面図である。
【図８】本発明に係る炭化ケイ素（ＳｉＣ）バイポーラ接合トランジスタのさらに他の実施形態を示す断面図である。
【図９】４Ｈ  ＳｉＣ  ＢＪＴの断面図である。
【図１０】図９に示した４Ｈ−ＳｉＣ  ＢＪＴの平面図である。
【図１１Ａ】従来のＳｉＣ  ＢＪＴの経時的電流利得ドリフトをグラフに示した図である。
【図１１Ｂ】従来のＳｉＣ  ＢＪＴの経時的電流利得ドリフトをグラフに示した図である。
【図１１Ｃ】従来のＳｉＣ  ＢＪＴの経時的電流利得ドリフトをグラフに示した図である。
【図１１Ｄ】従来のＳｉＣ  ＢＪＴの経時的電流利得ドリフトをグラフに示した図である。
【図１２】積層欠陥の検出及び成長に使用される格子状にされたＢＪＴのレイアウト及び構造を示す図である。
【図１３Ａ】ＢＪＴ構造の写真を示す図である。
【図１３Ｂ】ＢＪＴ構造の写真を示す図である。
【図１３Ｃ】ＢＪＴ構造の写真を示す図である。
【図１４】ＢＪＴの側面を示す図である。
【図１５】ＢＪＴのベース内にある積層欠陥を示す図である。
【図１６】本発明の実施形態に従って得られたＩ−Ｖ特性をグラフに示した図である。
【図１】
2009509334.tif 000003
【図２】
2009509334.tif 000004
【図３Ａ】
2009509334.tif 000005
【図３Ｂ】
2009509334.tif 000006
【図３Ｃ】
2009509334.tif 000007
【図３Ｄ】
2009509334.tif 000008
【図３Ｅ】
2009509334.tif 000009
【図３Ｆ】
2009509334.tif 000010
【図３Ｇ】
2009509334.tif 000011
【図３Ｈ】
2009509334.tif 000012
【図３Ｉ】
2009509334.tif 000013
【図３Ｊ】
2009509334.tif 000014
【図４】
2009509334.tif 000015
【図５Ａ】
2009509334.tif 000016
【図５Ｂ】
2009509334.tif 000017
【図５Ｃ】
2009509334.tif 000018
【図６Ａ】
2009509334.tif 000019
【図６Ｂ】
2009509334.tif 000020
【図６Ｃ】
2009509334.tif 000021
【図７Ａ】
2009509334.tif 000022
【図７Ｂ】
2009509334.tif 000023
【図７Ｃ】
2009509334.tif 000024
【図８】
2009509334.tif 000025
【図９】
2009509334.tif 000026
【図１０】
2009509334.tif 000027
【図１１Ａ】
2009509334.tif 000028
【図１１Ｂ】
2009509334.tif 000029
【図１１Ｃ】
2009509334.tif 000030
【図１１Ｄ】
2009509334.tif 000031
【図１２】
2009509334.tif 000032
【図１３Ａ】
2009509334.tif 000033
【図１３Ｂ】
2009509334.tif 000034
【図１３Ｃ】
2009509334.tif 000035
【図１４】
2009509334.tif 000036
【図１５】
2009509334.tif 000037
【図１６】
2009509334.tif 000038
【手続補正書】
【提出日】平成19年7月16日(2007.7.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化ケイ素（ＳｉＣ）基板と、
第１の導電型を有し、前記ＳｉＣ基板上に設けられたエピタキシャルＳｉＣベース領域と、
前記第１の導電型とは異なる第２の導電型を有し、前記ＳｉＣ基板上に設けられ、かつ前記ＳｉＣ基板から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域とを備え、
前記エピタキシャルＳｉＣベース領域は、
前記ＳｉＣ基板上に設けられた第１のｐ型エピタキシャルＳｉＣ層と、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ層上に設けられた第１のｐ型エピタキシャルＳｉＣ領域と、
前記第１のｐ型エピタキシャルＳｉＣ領域よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ層から離れて前記第１のｐ型エピタキシャルＳｉＣ領域上に設けられた第２のｐ型エピタキシャルＳｉＣ領域と
を備えたことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項２】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第１のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第２のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１９ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項３】
炭化ケイ素（ＳｉＣ）基板と、
第１の導電型を有し、前記ＳｉＣ基板上のエピタキシャルＳｉＣベース領域と、
前記第１の導電型とは異なる第２の導電型を有し、前記ＳｉＣ基板上に設けられ、かつ前記ＳｉＣ基板から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域とを備え、
前記エピタキシャルＳｉＣベース領域は、
前記ＳｉＣ基板上に設けられた第１のｐ型エピタキシャルＳｉＣ層と、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記ＳｉＣ基板から離れて前記第１のｐ型エピタキシャルＳｉＣ層上に設けられたｐ型エピタキシャルＳｉＣ領域と
を備えたことを特徴とするバイポーラ接合トランジスタ。
【請求項４】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記ｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有する
ことを特徴とする請求項３に記載のバイポーラ接合トランジスタ。
【請求項５】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項６】
前記ＳｉＣ基板上に設けられ、該ＳｉＣ基板と前記エピタキシャルＳｉＣベース領域との間に設けられた前記第２の導電型を有するＳｉＣの第１層と、
前記ＳｉＣの第１層上に設けられ、前記第１の導電型を有するＳｉＣの第２層とをさらに備え、
前記エピタキシャルＳｉＣベース領域と前記エピタキシャルＳｉＣエミッタ領域が、前記ＳｉＣの第１層から離れて前記ＳｉＣの第２層上に設けられたことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項７】
前記第１の導電型はｐ型導電性ＳｉＣであり、前記第２の導電型はｎ型導電性ＳｉＣであることを特徴とする請求項６に記載のバイポーラ接合トランジスタ。
【請求項８】
前記ＳｉＣの第１層は、約１．０×１０１３ｃｍ−３から約１．０×１０１７ｃｍ−３のキャリア濃度、及び約１．０μｍから約２５０μｍの厚さを有することを特徴とする請求項７に記載のバイポーラ接合トランジスタ。
【請求項９】
ＳｉＣ基板上に第１の導電型を有するエピタキシャルＳｉＣベース領域を形成するステップと、
前記第１の導電型とは異なる第２の導電型を有し、前記ＳｉＣ基板上に、前記ＳｉＣ基板上から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域を形成するステップとを含み、
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上に第１のｐ型エピタキシャルＳｉＣ層を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ層上に第１のｐ型エピタキシャルＳｉＣ領域を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ領域よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ領域上に第２のｐ型エピタキシャルＳｉＣ領域を形成するステップと
を含むことを特徴とするバイポーラ接合トランジスタの製造方法。
【請求項１０】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第１のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記第２のｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１９ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項９に記載のバイポーラ接合トランジスタの製造方法。
【請求項１１】
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上に、第１のｐ型エピタキシャルＳｉＣ層を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記ＳｉＣ基板から離れて前記第１のｐ型エピタキシャルＳｉＣ層上にｐ型エピタキシャルＳｉＣ領域を形成するステップと
を含むことを特徴とする請求項９に記載のバイポーラ接合トランジスタの製造方法。
【請求項１２】
前記第１のｐ型エピタキシャルＳｉＣ層は、約１．０×１０１６ｃｍ−３から約１．０×１０１９ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有し、
前記ｐ型エピタキシャルＳｉＣ領域は、約１．０×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度、及び約０．１μｍから約１０μｍの厚さを有する
ことを特徴とする請求項１１に記載のバイポーラ接合トランジスタの製造方法。
【請求項１３】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、約１．０×１０１７ｃｍ−３から約５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、約５×１０１８ｃｍ−３から約５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、約０．１μｍから約３．０μｍの厚さを有する
ことを特徴とする請求項９に記載のバイポーラ接合トランジスタの製造方法。
【請求項１４】
ＳｉＣ基板上に第１の導電型を有するエピタキシャルＳｉＣベース領域を形成するステップと、
前記第１の導電型とは異なる第２の導電型を有し、前記ＳｉＣ基板上に、前記ＳｉＣ基板上から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域を形成するステップとを含み、
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上にベース領域エピタキシャル層を形成するステップと、
前記ベース領域エピタキシャル層上にマスクを形成するステップと、
前記エピタキシャルＳｉＣベース領域を形成するように、前記ベース領域エピタキシャル層を前記マスクによってパターニングするステップと、
前記エピタキシャルＳｉＣエミッタ領域を形成するステップは、
前記ＳｉＣ基板上に、第１及び第２のエミッタ領域エピタキシャル層を連続して形成するステップと、
前記第２のエミッタ領域エピタキシャル層上に、マスクを形成するステップと、
前記エピタキシャルＳｉＣエミッタ領域の前記第１及び第２の部分を形成するように、前記第１及び第２のエミッタ領域エピタキシャル層を前記マスクによってパターニングするステップと
を含むことを特徴とするバイポーラ接合トランジスタの製造方法。
【手続補正書】
【提出日】平成20年11月19日(2008.11.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化ケイ素（ＳｉＣ）基板と、
第１の導電型を有し、前記ＳｉＣ基板上に設けられたエピタキシャルＳｉＣベース領域と、
前記第１の導電型とは異なる第２の導電型を有し、前記エピタキシャルＳｉＣベース領域とは離れて前記ＳｉＣ基板上に設けられ、かつ前記ＳｉＣ基板から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域とを備え、
前記エピタキシャルＳｉＣベース領域は、
前記ＳｉＣ基板上に設けられた第１のｐ型エピタキシャルＳｉＣ層と、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ層上に設けられた第１のｐ型エピタキシャルＳｉＣ領域と、
前記第１のｐ型エピタキシャルＳｉＣ領域よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ層から離れて前記第１のｐ型エピタキシャルＳｉＣ領域上に設けられた第２のｐ型エピタキシャルＳｉＣ領域と
を備えたことを特徴とするバイポーラ接合トランジスタ。
【請求項２】
前記第１のｐ型エピタキシャルＳｉＣ層は、１．０×１０１６ｃｍ−３から１．０×１０１９ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有し、
前記第１のｐ型エピタキシャルＳｉＣ領域は、１．０×１０１８ｃｍ−３から１．０×１０１９ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有し、
前記第２のｐ型エピタキシャルＳｉＣ領域は、１．０×１０１９ｃｍ−３からより高い５×１０２０ｃｍ−３のキャリア濃度、及び０．１μｍから３．０μｍの厚さを有する
ことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項３】
炭化ケイ素基板と、
第１の導電型を有し、前記ＳｉＣ基板上に設けられたエピタキシャルＳｉＣベース領域と、
前記第１の導電型とは異なる第２の導電型を有し、前記エピタキシャルＳｉＣベース領域とは離れて前記ＳｉＣ基板上に設けられ、かつ前記ＳｉＣ基板から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域とを備え、
前記エピタキシャルＳｉＣベース領域は、
前記ＳｉＣ基板上に設けられた第１のｐ型エピタキシャルＳｉＣ層と、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記ＳｉＣ基板から離れて前記第１のｐ型エピタキシャルＳｉＣ層上に設けられたｐ型エピタキシャルＳｉＣ領域
を備えたことを特徴とするバイポーラ接合トランジスタ。
【請求項４】
前記第１のｐ型エピタキシャルＳｉＣ層は、１．０×１０１６ｃｍ−３から１．０×１０１９ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有し、
前記ｐ型エピタキシャルＳｉＣ領域は、１．０×１０１８ｃｍ−３から５×１０２０ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有する
ことを特徴とする請求項３に記載のバイポーラ接合トランジスタ。
【請求項５】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、１．０×１０１７ｃｍ−３から５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、０．１μｍから５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、５×１０１８ｃｍ−３から５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、０．１μｍから３．０μｍの厚さを有する
ことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項６】
前記ＳｉＣ基板上に設けられ、該ＳｉＣ基板と前記エピタキシャルＳｉＣベース領域との間に設けられたＳｉＣの第１ｎ型層を備え、
前記第１のｐ型エピタキシャルＳｉＣ領域は、前記ＳｉＣの第１ｎ型層上に設けられ、
前記エピタキシャルＳｉＣベース領域と前記エピタキシャルＳｉＣエミッタ領域が、前記ＳｉＣの第１ｎ型層から離れて前記第１のｐ型エピタキシャル層上に設けられたことを特徴とする請求項１に記載のバイポーラ接合トランジスタ。
【請求項７】
前記第１の導電型はｐ型であり、前記第２の導電型はｎ型であることを特徴とする請求項６に記載のバイポーラ接合トランジスタ。
【請求項８】
前記ＳｉＣの第１層は、１．０×１０１３ｃｍ−３から１．０×１０１７ｃｍ−３のキャリア濃度、及び１．０μｍから２５０μｍの厚さを有することを特徴とする請求項７に記載のバイポーラ接合トランジスタ。
【請求項９】
まず、ＳｉＣ基板上に第１の導電型を有するエピタキシャルＳｉＣベース領域を形成するステップと、
次に、前記第１の導電型とは異なる第２の導電型を有し、前記エピタキシャルＳｉＣベース領域とは離れて前記ＳｉＣ基板上に、前記ＳｉＣ基板上から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域を形成するステップとを有し、
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上に第１のｐ型エピタキシャルＳｉＣ層を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ層上に第１のｐ型エピタキシャルＳｉＣ領域を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ領域よりも高いキャリア濃度を有して前記第１のｐ型エピタキシャルＳｉＣ領域上に第２のｐ型エピタキシャルＳｉＣ領域を形成するステップと
を有することを特徴とするバイポーラ接合トランジスタの製造方法。
【請求項１０】
前記第１のｐ型エピタキシャルＳｉＣ層は、１．０×１０１６ｃｍ−３から１．０×１０１９ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有し、
前記第１のｐ型エピタキシャルＳｉＣ領域は、１．０×１０１８ｃｍ−３からより高い１．０×１０１９ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有し、
前記第２のｐ型エピタキシャルＳｉＣ領域は、１．０×１０１９ｃｍ−３から５×１０２０ｃｍ−３のキャリア濃度、及び０．１μｍから３．０μｍの厚さを有する
ことを特徴とする請求項９に記載のバイポーラ接合トランジスタの製造方法。
【請求項１１】
まず、ＳｉＣ基板上に第１の導電型を有するエピタキシャルＳｉＣベース領域を形成するステップと、
次に、前記第１の導電型とは異なる第２の導電型を有し、前記エピタキシャルＳｉＣベース領域とは離れて前記ＳｉＣ基板上に、該ＳｉＣ基板上から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域を形成するステップとを有し、
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上に、第１のｐ型エピタキシャルＳｉＣ層を形成するステップと、
前記第１のｐ型エピタキシャルＳｉＣ層よりも高いキャリア濃度を有して前記ＳｉＣ基板から離れて前記第１のｐ型エピタキシャルＳｉＣ層上にｐ型エピタキシャルＳｉＣ領域を形成するステップと
を有することを特徴とするバイポーラ接合トランジスタの製造方法。
【請求項１２】
前記第１のｐ型エピタキシャルＳｉＣ層は、１．０×１０１６ｃｍ−３から１．０×１０１９ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有し、
前記ｐ型エピタキシャルＳｉＣ領域は、１．０×１０１８ｃｍ−３から５×１０２０ｃｍ−３のキャリア濃度、及び０．１μｍから１０μｍの厚さを有する
ことを特徴とする請求項１１に記載のバイポーラ接合トランジスタの製造方法。
【請求項１３】
前記エピタキシャルＳｉＣエミッタ領域の前記第１の部分は、１．０×１０１７ｃｍ−３から５×１０１９ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、０．１μｍから５μｍの厚さを有し、
前記エピタキシャルＳｉＣエミッタ領域の前記第２の部分は、５×１０１８ｃｍ−３から５×１０２０ｃｍ−３のキャリア濃度を有するｎ型ＳｉＣを備え、０．１μｍから３．０μｍの厚さを有する
ことを特徴とする請求項９に記載のバイポーラ接合トランジスタの製造方法。
【請求項１４】
まず、ＳｉＣ基板上に第１の導電型を有するエピタキシャルＳｉＣベース領域を形成するステップと、
次に、前記第１の導電型とは異なる第２の導電型を有し、前記エピタキシャルＳｉＣベース領域とは離れて前記ＳｉＣ基板上に、前記ＳｉＣ基板上から離れて設けられた第１の部分と、該第１の部分よりも高いキャリア濃度を有して前記第１の部分上に設けられた第２の部分とを有するエピタキシャルＳｉＣエミッタ領域を形成するステップとを有し、
前記エピタキシャルＳｉＣベース領域を形成するステップは、
前記ＳｉＣ基板上にベース領域エピタキシャル層を形成するステップと、
前記ベース領域エピタキシャル層上にマスクを形成するステップと、
前記エピタキシャルＳｉＣベース領域を形成するように、前記ベース領域エピタキシャル層を前記マスクによってパターニングするステップと、
前記エピタキシャルＳｉＣエミッタ領域を形成するステップは、
前記ＳｉＣ基板上に、第１及び第２のエミッタ領域エピタキシャル層を連続して形成するステップと、
前記第２のエミッタ領域エピタキシャル層上に、マスクを形成するステップと、
前記エピタキシャルＳｉＣエミッタ領域の前記第１及び第２の部分を形成するように、前記第１及び第２のエミッタ領域エピタキシャル層を前記マスクによってパターニングするステップと
を有することを特徴とするバイポーラ接合トランジスタの製造方法。
【国際調査報告】
2009509334.tif 000039
2009509334.tif 000040
2009509334.tif 000041