(57)【要約】  基板上に配置された主電極を有するシステムおよび方法。前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続する。前記基板は前記第１の面に接触または隣接する上面を有し、導電性材料および／または導電性材料からなる構造を備え、前記基板導電性材料は少なくとも１つの電源コンタクトに電気的に接続する。複数の電解質を含む電気化学セルが前記空洞、前記基板導電性材料および前記電極導電性材料によって区切られて形成され、前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗および前記基板導電性材料と前記基板電源コンタクトの間の基板抵抗は、各電気化学セルにおいて所定の電流密度を得るために適合される。【選択図】  図３
2009516081.tif 000002
【特許請求の範囲】
【請求項１】
基板上に配置された主電極を有するシステムであって、
前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、
前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続し、
前記基板は前記第１の面に接触または隣接する上面を有し、導電性材料および／または導電性材料からなる構造を上面上に備え、
前記基板導電性材料は少なくとも１つの電源コンタクトに電気的に接続し、
複数の電解質を含む電気化学セルが前記空洞、前記基板導電性材料および前記電極導電性材料によって区切られて形成され、
前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗および前記基板導電性材料と前記基板電源コンタクトの間の基板抵抗は、各電気化学セルにおいて所定の電流密度を得るために適合されることを特徴とするシステム。
【請求項２】
前記電極抵抗と前記基板抵抗は、それぞれ、材料の抵抗率で割った材料の厚さとして定義される特定導電性を有する少なくとも１つの導電性材料によって形成されることを特徴とする請求項１に記載のシステム。
【請求項３】
前記特定導電性は主電極の全表面にわたって異なるように設定されることを特徴とする請求項２に記載のシステム。
【請求項４】
前記特定導電性は材料の厚さを変更することにより異なるように設定されることを特徴とする請求項３に記載のシステム。
【請求項５】
前記特定導電性は材料の抵抗率を変更することにより異なるように設定されることを特徴とする請求項３または４に記載のシステム。
【請求項６】
前記材料は、前記抵抗率を得るために可変ドーピングを有するドープ半導体材料であることを特徴とする請求項５に記載のシステム。
【請求項７】
前記電極導電性材料は、前記第１の面とほぼ同等の面積を持つディスクを備えていることを特徴とする請求項１〜６のいずれか１項に記載のシステム。
【請求項８】
前記ディスクは導電性材料および／または半導体材料からなることを特徴とする請求項７に記載のシステム。
【請求項９】
前記電極導電性材料は、各空洞の底部に、空洞導電性材料を含むことを特徴とする請求項１〜８のいずれか１項に記載のシステム。
【請求項１０】
前記空洞導電性材料は、前記空洞の底部に堆積され、不活性物質であることを特徴とする請求項９に記載のシステム。
【請求項１１】
前記空洞導電性材料は、前記空洞内に事前に堆積され、めっき処理中に少なくとも部分的に消費される材料であることを特徴とする請求項１０に記載のシステム。
【請求項１２】
前記空洞導電性材料は前記ディスクに電気的に接続していることを特徴とする請求項９、１０または１１に記載のシステム。
【請求項１３】
前記ディスクは略一定の厚さを有していることを特徴とする請求項９〜１２のいずれか１項に記載のシステム。
【請求項１４】
前記ディスクは、異なる特定導電性を有する複数のディスク部材を備え、
前記ディスク部材は相互に重なりあっていることを特徴とする請求項１３に記載のシステム。
【請求項１５】
前記電極電源コンタクトは前記ディスクの中央に配置されていることを特徴とする請求項７〜１４のいずれか１項に記載のシステム。
【請求項１６】
前記電極電源コンタクトは複数の個別コンタクトからなることを特徴とする請求項７〜１５のいずれか１項に記載のシステム。
【請求項１７】
前記個別コンタクトは、ディスクの中心からの半径に、少なくとも１つのリングコンタクトまたはリング断片コンタクトを備えていることを特徴とする請求項１５または１６に記載のシステム。
【請求項１８】
各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されることを特徴とする請求項１６または１７に記載のシステム。
【請求項１９】
前記ディスクは略円形であることを特徴とする請求項７〜１８のいずれか１項に記載のシステム。
【請求項２０】
少なくとも１つの前記ディスク部材の厚さは、ディスク中心からの距離によって変化することを特徴とする請求項１９に記載のシステム。
【請求項２１】
基板最上面の少なくとも一部に形成されたシード層によって、少なくとも部分的に前記基板抵抗を得ることを特徴とする請求項１〜２０のいずれか１項に記載のシステム。
【請求項２２】
前記基板電極コンタクトは、前記基板上のシード層の周辺部の少なくとも一部に設けられることを特徴とする請求項２１に記載のシステム。
【請求項２３】
前記基板電極コンタクトは、前記基板上のシード層の周辺部に沿って設けられることを特徴とする請求項２１に記載のシステム。
【請求項２４】
前記基板電極コンタクトは複数の個別コンタクトからなることを特徴とする請求項２１、２２または２３に記載のシステム。
【請求項２５】
各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されることを特徴とする請求項２４に記載のシステム。
【請求項２６】
前記主電極は、前記シード層に電流を供給するための、前記シード層に接触する少なくとも１つの接触領域を備えていることを特徴とする請求項２１〜２５のいずれか１項に記載のシステム。
【請求項２７】
前記パターン層は、めっき処理またはエッチングの間基板導電性材料に接触するための導電性材料からなる少なくとも１つの領域を前記第１の面の空洞間に備え、前記領域の前記基板導電性材料の特定導電性を高めることを特徴とする請求項２１〜２６のいずれか１項に記載のシステム。
【請求項２８】
前記電極導電性材料の表面の電位差および／または前記基板導電性材料の表面の電位差が大きい場合、前記電気化学セルにおける前記表面間の電流密度差が１％を超過、例えば２％を超過するように、適合化を実施することを特徴とする請求項１〜２７のいずれか１項に記載のシステム。
【請求項２９】
前記適合化により、電極導電性材料の特定導電性は、平均して基板導電性材料の特定導電性の０．１〜１００倍、例えば０．５〜２０倍、例えば１〜１０倍、例えば約１〜７倍であることを特徴とする請求項２８に記載のシステム。
【請求項３０】
各空洞は、各空洞に特有の厚みを有する材料を備えていることを特徴とする請求項１〜２９のいずれか１項に記載のシステム。
【請求項３１】
基板上に配置される主電極であって、
前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、
前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続し、
複数の電気化学セルが前記空洞、前記電極導電性材料および基板によって区切られて形成され、
前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗は、対象となる基板導電性材料に対して、形成される各電気化学セルに所定の電流を供給するために、適合されることを特徴とする主電極。
【請求項３２】
前記電極抵抗と前記基板抵抗は、それぞれ、材料の抵抗率で割った材料の厚さとして定義される特定導電性を有する少なくとも１つの導電性材料によって形成されることを特徴とする請求項３１に記載の主電極。
【請求項３３】
前記特定導電性は主電極の全表面にわたって異なるように設定されることを特徴とする請求項３２に記載の主電極。
【請求項３４】
前記特定導電性は材料の厚さを変更することにより異なるように設定されることを特徴とする請求項３３に記載の主電極。
【請求項３５】
前記特定導電性は材料の抵抗率を変更することにより異なるように設定されることを特徴とする請求項３３または３４に記載の主電極。
【請求項３６】
前記材料は、前記可変抵抗率を得るために可変ドーピングを有するドープ半導体材料であることを特徴とする請求項３５に記載の主電極。
【請求項３７】
前記電極導電性材料は、前記第１の面とほぼ同等の面積を持つディスクを備えていることを特徴とする請求項３１〜３６のいずれか１項に記載の主電極。
【請求項３８】
前記ディスクは導電性材料および／または半導体材料からなることを特徴とする請求項３７に記載の主電極。
【請求項３９】
前記電極導電性材料は、各空洞の底部に、空洞導電性材料を含むことを特徴とする請求項３１〜３８のいずれか１項に記載の主電極。
【請求項４０】
前記空洞導電性材料は、前記空洞の底部に堆積され、不活性物質であることを特徴とする請求項３９に記載の主電極。
【請求項４１】
前記空洞導電性材料は、前記空洞内に事前に堆積され、めっき処理中に少なくとも部分的に消費される材料であることを特徴とする請求項４０に記載の主電極。
【請求項４２】
前記空洞導電性材料は前記ディスクに電気的に接続していることを特徴とする請求項３９、４０または４１に記載の主電極。
【請求項４３】
前記ディスクは略一定の厚さを有していることを特徴とする請求項３９〜４２のいずれか１項に記載の主電極。
【請求項４４】
前記ディスクは、異なる特定導電性を有する複数のディスク部材を備え、
前記ディスク部材は相互に重なりあっていることを特徴とする請求項４３に記載の主電極。
【請求項４５】
前記電極電源コンタクトは前記ディスクの中央に配置されていることを特徴とする請求項３７〜４４のいずれか１項に記載の主電極。
【請求項４６】
前記電極電源コンタクトは複数の個別コンタクトからなることを特徴とする請求項３７〜４５のいずれか１項に記載の主電極。
【請求項４７】
前記個別コンタクトは、ディスクの中心からの半径に、少なくとも１つのリングコンタクトまたはリング断片コンタクトを備えていることを特徴とする請求項４５または４６に記載の主電極。
【請求項４８】
各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されることを特徴とする請求項４６または４７に記載の主電極。
【請求項４９】
前記ディスクは略円形であることを特徴とする請求項３７〜４８のいずれか１項に記載の主電極。
【請求項５０】
少なくとも１つの前記ディスク部材の厚さは、ディスク中心からの距離によって変化することを特徴とする請求項４９に記載の主電極。
【請求項５１】
各空洞は、各空洞に特有の厚みを有する材料を備えていることを特徴とする請求項３１〜５０のいずれか１項に記載の主電極。
【請求項５２】
絶縁材料からなるパターン層を有する主電極の空洞に材料を堆積する方法であって、
電源への外部接続のための接触部を有する導電電極層からなる底部を持つ前記空洞を形成する工程と、
接触部材を支持部上に配置する工程と、
接触部材と前記導電電極層の間に少なくとも２つの接触部で電気的接続を確立するために前記主電極を接触部材上に配置する工程と、
前記空洞に堆積される材料からなる電気めっき陽極を前記主電極上に配置することにより、前記空洞、前記導電電極層および前記電気めっき陽極によって区切られた電解質を含む電気化学セルを形成する工程と、
前記電気化学セルに電流を流して材料を前記陽極から陰極である前記導電電極層に運び前記材料を空洞内の前記導電電極層上に堆積するために、電源を前記接触部材および前記電気めっき陽極に接続する工程と、
を含むことを特徴とする方法。
【請求項５３】
少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続する主電極を用いて基板をエッチングまたはめっきする方法であって、
前記主電極を支持部上に配置する工程と、
電解質を空洞に供給する工程と、
基板を前記主電極上に配置する工程と、を含み、
前記基板は導電性材料および／または導電性材料からなる構造を備えた上面を有し、
前記基板導電性材料は少なくとも１つの電源コンタクトに電気的に接続し、
電解質を含む電気化学セルが前記空洞、前記基板導電性材料および前記電極導電性材料によって区切られて形成され、
前記電気化学セルに電流を流して材料を前記主電極と前記基板の間に運ぶために、電源を前記電極電源コンタクトおよび前記基板電源コンタクトに接続し、
主電極を選択し、主電極の特定の抵抗率を基板導電性材料に適合する工程をさらに含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主電極およびその形成方法に関する。この主電極はエッチングまたはめっき方法に有用であり、このことは２００５年１１月２８日に提出された同時係属スイス特許出願０５０２５３８−２号「多層構造の形成方法」に記載されている。なお、この特許明細書の内容は参照によって本明細書に編入される。また、この主電極は同時係属スイス特許出願０５０２５３９−２号「電極およびその形成方法」に記載されているものと類似しており、この特許明細書の内容は参照によって本明細書に編入される。この主電極はマイクロおよびナノスケールの単層または多層構造に係るアプリケーションの製造を可能とする。この主電極は、プリント配線基板（printed wiring boards：ＰＷＢ）、プリント基板（printed circuit boards：ＰＣＢ）、マイクロ電子機械システム(micro electro mechanical systems：ＭＥＭＳ）、集積回路(integrated circuit：ＩＣ)相互接続、上記ＩＣ相互接続、センサ、フラットパネルディスプレイ、磁気および光学式記憶装置、太陽電池、およびその他の電子デバイスの製造に有用である。この主電極によれば、異なる導電性ポリマー構造、半導体構造、金属構造等の製造が可能となる。
【背景技術】
【０００２】
特許文献１はマイクロおよびナノ構造に係るアプリケーションの製造のための電気化学パターン複製方法、ＥＣＰＲ（electrochemical pattern replication）、および導電性主電極の形成に関する技術を開示している。それによると、主電極により規定されるエッチングパターンまたはめっきパターンが、導電性材料からなる基板上に複製される。主電極は基板に密着しており、エッチング／めっきパターンはコンタクトエッチング／めっき処理により直接基板上に転写される。コンタクトエッチング／めっき処理は、主電極と基板の間の閉じたもしくは開いた空洞内に形成された局所電気化学セルにおいて実施される。
【０００３】
主電極は、構造が形成される基板と共に、エッチングまたはめっき処理により少なくとも１つの、通常複数の、電気化学セルを形成するために使用される。主電極は、複数回のエッチングまたはめっき処理での使用に耐え得るように、耐久性材料から構成されていると良い。
【０００４】
【特許文献１】国際公開特許第０２／１０３０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
エッチング速度またはめっき速度は、他の領域に比べシード層の接触領域に近い、例えば周辺部の電気化学セルにおいてより高くなることがある。
【０００６】
この問題は、導電性のシード層を備えた基板にエッチングおよび／またはめっき処理を施す際に発生する。例えば、シード層が非常に薄く、シード層全域で大きな電位差が生じた場合、電気化学セルの電流密度は基板の全表面にわたって相違することになり、エッチング深度またはめっき厚に差が生じることになる。電流密度は指数関数的にセル電圧に依存することからこの問題は深刻なものとなる。
【課題を解決するための手段】
【０００７】
本発明の目的は、上記問題の少なくとも一部を解決または軽減できる電極を提供することにある。
【０００８】
本発明のある様態によれば、システムは基板上に配置された主電極を有し、前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続し、前記基板は前記第１の面に接触または隣接する上面を有し、導電性材料および／または導電性材料からなる構造を備え、前記基板導電性材料は少なくとも１つの電源コンタクトに電気的に接続する。複数の電解質を含む電気化学セルが前記空洞、前記基板導電性材料および前記電極導電性材料によって区切られて形成され、前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗および前記基板導電性材料と前記基板電源コンタクトの間の基板抵抗は、各電気化学セルにおいて所定の電流密度を得るために適合される。
【０００９】
ある実施の形態によれば、前記電極抵抗と前記基板抵抗は、それぞれ、材料の抵抗率で割った材料の厚さとして定義される特定導電性を有する少なくとも１つの導電性材料によって形成されても良い。特定導電性は主電極の全表面にわたって異なるように設定されても良い。特定導電性は材料の厚さを変更することにより異なるように設定されても良い。また、特定導電性は材料の抵抗率を変更することにより異なるように設定されても良い。材料は、前記抵抗率を得るために可変ドーピングを有するドープ半導体材料であっても良い。
【００１０】
ある実施の形態によれば、電極導電性材料は、前記第１の面とほぼ同等の面積を持つディスクを備えていても良い。ディスクは導電性材料および／または半導体材料からなっていても良い。電極導電性材料は、各空洞の底部に、空洞導電性材料を含んでいても良い。空洞導電性材料は、前記空洞の底部に堆積され、不活性物質であっても良い。空洞導電性材料は、前記空洞内に事前に堆積され、めっき処理中に少なくとも部分的に消費される材料であっても良い。空洞導電性材料は前記ディスクに電気的に接続していても良い。
【００１１】
ある実施の形態によれば、ディスクは略一定の厚さを有していても良い。ディスクは、異なる特定導電性を有する複数のディスク部材を備え、前記ディスク部材は相互に重なりあっていても良い。
【００１２】
ある実施の形態によれば、電極電源コンタクトは前記ディスクの中央に配置されていても良い。電極電源コンタクトは複数の個別コンタクトからなっていても良い。個別コンタクトは、ディスクの中心からの半径に、少なくとも１つのリングコンタクトまたはリング断片コンタクトを有していても良い。各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されても良い。
【００１３】
ある実施の形態によれば、ディスクは略円形であっても良い。少なくとも１つの前記ディスク部材の厚さは、ディスク中心からの距離によって変化しても良い。
【００１４】
ある実施の形態によれば、基板最上面の少なくとも一部に形成されたシード層によって、少なくとも部分的に基板抵抗を得ても良い。基板電極コンタクトは、前記基板上のシード層の周辺部の少なくとも一部に設けられても良い。基板電極コンタクトは、前記基板上のシード層の周辺部に沿って設けられても良い。基板電極コンタクトは複数の個別コンタクトからなっていても良い。各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されても良い。主電極は、前記シード層に電流を供給するための、前記シード層に接触する少なくとも１つの接触領域を備えていても良い。
【００１５】
ある実施の形態によれば、パターン層は、めっき処理またはエッチングの間基板導電性材料に接触するための導電性材料からなる少なくとも１つの領域を前記第１の面の空洞間に備え、前記領域の前記基板導電性材料の特定導電性を高めても良い。
【００１６】
ある実施の形態によれば、前記電極導電性材料の表面の電位差および／または前記基板導電性材料の表面の電位差が大きい場合、前記電気化学セルにおける前記表面間の電流密度差が１％を超過、例えば２％を超過するように、適合化を実施しても良い。適合化により、電極導電性材料の特定導電性は、平均して基板導電性材料の特定導電性の０．１〜１００倍、例えば０．５〜２０倍、例えば１〜１０倍、例えば約１〜７倍になって良い。各空洞は、各空洞に特有の厚みを有する材料を備えていても良い。
【００１７】
別の実施の様態によれば、基板上に配置される主電極において、前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続し、複数の電気化学セルが前記空洞、前記電極導電性材料および基板によって区切られて形成され、前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗は、形成される各電気化学セルに所定の電流を供給するために、対象となる基板導電性材料に対して適合されることを特徴とする。
【００１８】
ある実施の形態によれば、前記電極抵抗と前記基板抵抗は、それぞれ、材料の抵抗率で割った材料の厚さとして定義される特定導電性を有する少なくとも１つの導電性材料によって形成されても良い。特定導電性は主電極の全表面にわたって異なるように設定されても良い。特定導電性は材料の厚さを変更することにより異なるように設定されても良い。また、特定導電性は材料の抵抗率を変更することにより異なるように設定されても良い。材料は、前記異なる抵抗率を得るために可変ドーピングを有するドープ半導体材料であっても良い。
【００１９】
ある実施の形態によれば、電極導電性材料は、前記第１の面とほぼ同等の面積を持つディスクを備えていても良い。ディスクは導電性材料および／または半導体材料からなっていても良い。電極導電性材料は、各空洞の底部に、空洞導電性材料を含んでいても良い。空洞導電性材料は、前記空洞の底部に堆積され、不活性物質であっても良い。空洞導電性材料は、前記空洞内に事前に堆積され、めっき処理中に少なくとも部分的に消費される材料であっても良い。空洞導電性材料は前記ディスクに電気的に接続していても良い。
【００２０】
ある実施の形態によれば、ディスクは略一定の厚さを有していても良い。ディスクは、異なる特定導電性を有する複数のディスク部材を備え、前記ディスク部材は相互に重なりあっていても良い。電極電源コンタクトは前記ディスクの中央に配置されていても良い。電極電源コンタクトは複数の個別コンタクトからなっていても良い。個別コンタクトは、ディスクの中心からの半径に、少なくとも１つのリングコンタクトまたはリング断片コンタクトを有していても良い。個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されても良い。
【００２１】
ある実施の形態によれば、ディスクは略円形であっても良い。前記ディスク部材の少なくとも１つの厚さは、ディスク中心からの距離によって変化しても良い。各空洞は、各空洞に特有の厚みを有する材料を備えていても良い。
【００２２】
別の実施の様態によれば、絶縁材料からなるパターン層を有する主電極の空洞に材料を堆積する方法は、電源への外部接続のための接触部を有する導電電極層からなる底部を持つ前記空洞を形成する工程と、接触部材を支持部上に配置する工程と、接触部材と前記導電電極層の間に少なくとも２つの接触部で電気的接続を確立するために前記主電極を接触部材上に配置する工程と、前記空洞に堆積される材料からなる電気めっき陽極を前記主電極上に配置することにより、前記空洞、前記導電電極層および前記電気めっき陽極によって区切られた電解質を含む電気化学セルを形成する工程と、前記電気化学セルに電流を流して材料を前記陽極から陰極である前記導電電極層に運び前記材料を空洞内の前記導電電極層上に堆積するために、電源を前記接触部材および前記電気めっき陽極に接続する工程とを有する。
【００２３】
さらに別の実施の様態によれば、主電極を用いて基板をエッチングまたはめっきする方法において、前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続する。方法は、前記主電極を支持部上に配置する工程と、電解質を空洞に供給する工程と、基板を前記主電極上に配置する工程とを有し、前記基板は導電性材料および／または導電性材料からなる構造を備えた上面を有し、前記基板導電性材料は少なくとも１つの電源コンタクトに電気的に接続する。電解質を含む電気化学セルが前記空洞、前記基板導電電極層および前記電極導電性材料によって区切られて形成され、前記電気化学セルに電流を流して材料を前記主電極と前記基板の間に運ぶために、電源を前記電極電源コンタクトおよび前記基板電源コンタクトに接続する。方法は、主電極を選択する工程をさらに有し、主電極の特定の抵抗率は基板導電性材料に適合される。
【００２４】
本発明のさらなる目的、特徴、利点は、以下の実施例の詳細な説明および添付図面を参照することにより明らかになるであろう。
【発明を実施するための最良の形態】
【００２５】
以下、発明の実施の形態を図面を参照して説明する。これらの実施形態は当業者が本発明を実施できるように、かつ最良の実施の形態を例示するために説明されるが、本発明を限定するものではなく、本発明の範囲内でこの他にも種々な異なる特性の組み合わせが可能である。
【００２６】
導電性のシード層を備えた基板にエッチングおよび／またはめっき処理を施す場合、シード層全域にわたって大きな電位差が生じる。シード層が薄く、エッチング／めっき電流が高い時に特にその傾向は強くなる。シード層表面の電位差により電気化学セルに約１％を超える電位差が生じると、エッチング／めっき処理により形成される構造の高さに相違が認められるほど電気化学セルの電流密度が変動する。電気化学セルの電流密度は指数関数的にセル電圧に依存することからこの問題は深刻なものとなる。セル電圧の１％の変動が構造の高さに大きな相違をもたらす。
【００２７】
この問題は、基板上のシード層が薄い時により顕著である。この明細書においては、導電層の抵抗率（ｐ）で割った導電層の厚さ（ｈ）を特定導電性とする。厚さ１μｍ未満の銅層に対してこの問題が生じる可能性がある。このような薄い層は約５８Ω-１の特定導電性を有する。
【００２８】
特定導電性が例えば１００Ω-１未満、２０Ω-１未満等、約１０００Ω-１未満の時、この現象が観測されている。
【００２９】
電流密度約０．１Ａ/ｄｍ２から１００Ａ/ｄｍ２の間でこうした観測結果が得られている。
【００３０】
コンタクト形状の相違によっても電位差の問題は異なる。基板において、シード層は大抵基板の周辺部にのみ接触しているが、例えばビアのような基板の別の部分に接触することができた場合、電位差の発生を抑制もしくは防止することが可能である。
【００３１】
基板の導電構造が特定導電性を高め、この問題を軽減することもある。
【００３２】
以下、この問題を軽減するための実施の形態を説明する。電気化学セルを形成するための主電極は、電気化学セルにおける電位差をある程度再現するように設計される。
【００３３】
これは、主電極の異なる手段により実現される。
【００３４】
主電極の特定導電性は基板の導電層の特定導電性に適合させることができる。このため、主電極の特定導電性は基板の導電層の特定導電性の、例えば約０．５〜２０倍、約１〜１０倍等、約０．１〜１００倍であることが望ましい。
【００３５】
基板の薄いシード層がその周辺部において接触し、主電極が中心に接触している極形状において、主電極の特定導電性は基板の導電層の特定導電性の、例えば約３〜８倍、約５〜７倍等、約１〜１０倍であることが望ましい。
【００３６】
基板の薄いシード層がその1辺において接触し、主電極が別の辺に接触している線形状において、主電極の特定導電性は基板の導電層の特定導電性の、例えば約０.５〜５倍、約０.８〜１.２倍等、約０.２〜１０倍であることが望ましい。
【００３７】
主電極の特定導電性は表面全体にわたって異なっても良く、導電性材料の厚さまたは材料の抵抗率を変更することにより異なる特定導電性が得られることとしても良い。例えば、シリコン等の異なる割合で表面上にドープされる半導体材料を用いて抵抗率を変更することもできる。
【００３８】
主電極が中心で接触している略中心または極性レイアウトにおいて、特定導電性は中心において高く、周辺部に向かって低くなっても良い。
【００３９】
別の方法としては、主電極表面に複数の接触部を設け、異なる電位の電圧を接触部に印加して基板の電流密度分布を再現しても問題を解決することができる。これにより、基板表面において、電気化学セルの電位差の変動が減少する。
【００４０】
複数の接触部の使用と合わせて主電極の特定導電性を変更することにより、各セルにおける電流密度を制御することができる。
【００４１】
ある実施の形態においては、基板の全表面にわたって電流密度が異なることが望ましい。この場合、複数の接触部の使用と合わせて主電極導電性材料の特定導電性を変更するまたは適合することにより所望の電流分布を得ることができる。
【００４２】
主電極は予期される基板状態に適合している。しかし、事前に堆積された陽極材を空洞内にめっきしている間に、陽極プレート、陽極ディスクまたは陽極ボール等の電気めっき陽極からの電気化学堆積により事前に堆積する可能性がある。電極導電性材料の導電性が低い場合、特に陽極が厚く高い導電性を有する時には、主電極の中央接触部から離れた空洞において事前堆積量が減少してしまう。この現象を防ぐために、主電極に複数の接触部または広い接触可能領域を備え、事前堆積速度差を小さくしても良い。このように、特定接触部をめっき処理における事前堆積またはその他の接触部として用いても良い。
【００４３】
各電気化学セルにおける電流密度は陽極と陰極の間の距離に依存している。電気化学セルに用いられる電解質の導電性が低い、または限界電流に近い等用いられる電流密度が高い時に場合にその傾向は強くなる。これにより、電気化学セル間の電流密度分布を各セルの材料の厚さにより制御できる。
【００４４】
上述した原則は上記主電極において具体化できる。主電極および主電極の形成方法についての概略を以下に述べる。後述のＥＣＰＲ（electrochemical pattern replication）により、１または複数の材料からなる１または複数層の構造を製造するために使用される主電極の形成方法をいくつか説明する。この方法は概して、少なくとも部分的に導電性／半導体であるキャリアからなる主電極を形成する工程と、ＥＣＰＲめっき処理において陽極として機能し、ＥＣＰＲエッチングにおいて陰極として機能する導電電極層を形成する工程と、外部電源からキャリアおよび／または導電電極層への電気的接続が可能となるように、ＥＣＰＲ処理においてＥＣＰＲエッチングまたはＥＣＰＲめっき処理を行う空洞を規定する絶縁パターン層を形成する工程を含む。
【００４５】
主電極は電気化学セルを形成するための少なくとも１つの空洞を備える。単一の場合もあるが、通常、多数のセルが形成される。したがって、主電極の表面は、例えば１〜５％のセル密度を有する、つまり空洞は主電極全表面の１〜５％を占めると見なしても良い。主電極は、ミリメータの十分のいくつかまたは何千ミリメータまで数百ミリメータの横寸法を有していても良く、空洞はマイクロメータまたはナノメータ単位の寸法であっても良い。
【００４６】
主電極は、ＥＣＰＲ（electrochemical pattern replication）により、１または複数層の構造を形成するために使用され、ＥＣＰＲは以下の３工程、すなわち
ａ）複数の電気化学セルを形成するために、主電極を基板、例えばシード層に接触させて配置する工程と、
ｂ）エッチングによりシード層に構造を形成する、またはめっきによりシード層上に構造を形成する工程と、
ｃ）前記基板から主電極を分離する工程と、を有する。
【００４７】
第１の工程ａ）において、導電電極層および絶縁パターン層から構成される主電極を電解質の存在下で基板上の導電性の最上層またはシード層に物理的に密着させて配置する。導電電極層は少なくとも１つの不活性材料、通常白金または金等、からなり、銅またはニッケル等の陽極材が事前に堆積されている。これにより、電解質が充填された電気化学セルが形成される。セルは主電極の絶縁構造の空洞、主電極の導電電極層または事前に堆積された陽極材および基板の導電性の最上層によって規定される。
【００４８】
シード層は、Ｒｕ、Ｏｓ、Ｈｆ、Ｒｅ、Ｒｈ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔ、Ｓｎ、Ｔａ、Ｔｉ、Ｎｉ、Ａｌ、それらの合金、Ｓｉ、Ｗ、ＴｉＮ、ＴｉＷ、ＮｉＢ、ＮｉＰ、ＮｉＣｏ、ＮｉＢＷ、ＮｉＭ−Ｐ、Ｗ、ＴａＮ、Ｗｏ、Ｃｏ、ＣｏＲｅＰ、ＣｏＰ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＷＢＰ等のその他の材料、ポリアニリン等の導電性ポリマー、ＳｎＰｂ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＣｕ等のはんだ材料、モネル、パーマロイ等の合金、および／またはそれらの組み合わせのいずれかからなる１または複数の層で構成されていても良い。基板上のシード層はＥＣＰＲ処理の前に洗浄されて活性化されても良い。洗浄には、アセトンまたはアルコール等の有機溶剤、および／または硝酸、硫酸、リン酸、塩酸、酢酸、フッ化水素酸、過酸化物、過硫酸塩、塩化第二鉄等の強酸化剤等の無機溶剤、および／または脱イオン水を用いても良い。また、洗浄は酸素プラズマ、アルゴンプラズマおよび／または水素プラズマを用いて行ってもよく、機械的に不純物を除去しても良い。シード層は、酸化物を除去する溶剤、例えば硫酸、硝酸、塩酸、フッ化水素酸、リン酸および過硫酸ナトリウム、過硫酸アンモニウム、過酸化水素、塩化第二鉄等のエッチング液および／または酸化剤を含むその他の溶剤を用いて活性化することができる。
【００４９】
主電極を基板上の最上層に密着させて配置する工程は、主電極の絶縁パターンを基板上のパターン層に位置合わせする工程を含む。この工程おいては、主電極の前側または裏側に基板上の対応する位置合わせマークに位置合わせするよう配列された位置合わせマークを用いても良い。位置合わせ工程は、電解質を用いる前または後に実施されても良い。主電極を基板上に接触させて配置する工程に先立って、事前に堆積された陽極材を絶縁パターン層の空洞内の前記導電電極層に備えても良い。主電極を基板上に接触させて配置する工程に先立って、主電極の空洞内の事前に堆積された材料を、上述の基板上のシード層と同様に、洗浄し活性化しても良い。
【００５０】
前記電解質は、従来の電気めっき浴等の電気化学めっきおよび／またはエッチングに適切な陽イオンおよび陰イオン溶液からなる。例えば、ＥＣＰＲエッチングまたはＥＣＰＲめっき処理された構造が銅からなる場合、酸性硫酸銅浴等の硫酸銅浴を用いても良い。酸性度は、例えばｐＨ＝２からｐＨ＝４程度で、ｐＨ＜４で良い。抑制剤、レベラおよび／または促進剤等の添加剤、例えばポリエチレングリコール（polyethylene glycol：ＰＥＧ）、塩化物イオンおよび／またはＳＰＳ（BiS(3-sulfopropyl)disulfide）を用いる実施の形態もある。その他の例としては、ＥＣＰＲエッチングまたはＥＣＰＲめっき処理された構造がＮｉからなる場合、ワット浴を用いても良い。材料の異なるＥＣＰＲエッチングまたはＥＣＰＲめっき処理された構造の適切な電解質系については、Lawrence J. Durney, et al., Electroplating Engineering Handbook, 4th ed., (1984)に記載されている。
【００５１】
第２の工程ｂ）において、外部電源からの電圧を主電極および基板上のシード層に印加することにより主電極の空洞および基板上の最上層によって規定される各電気化学セル内で同時に電気化学処理を実施し、ＥＣＰＲエッチングまたはＥＣＰＲめっき処理を用いて導電性材料からなる構造を形成する。
【００５２】
基板上のシード層が陽極をなし、主電極の導電電極層が陰極を成すように電圧が印加された場合、シード層が溶解するとともに主電極の空洞内に材料が堆積される。シード層の溶解により形成された溝が、シード層の残留構造を別離する。残留シード層からなる構造は、主電極の絶縁パターン層の空洞のネガとなる。以下、この構造を「ＥＣＰＲエッチング構造」と呼ぶ。
【００５３】
主電極の導電電極層が陽極をなし、基板上のシード層が陰極を成すように電圧が印加された場合、主電極の空洞内に事前に堆積された陽極材が溶解するとともに基板上の電解質が充填された空洞内の導電層に材料が堆積される。基板上の導電層に堆積された材料は主電極の絶縁パターン層の空洞のポジとなる構造を形成する。以下、この構造を「ＥＣＰＲめっき構造」と呼ぶ。
【００５４】
前記ＥＣＰＲエッチング構造またはＥＣＰＲめっき構造は、金属または合金等の導電性材料、例えばＡｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｓｎ、Ｐｂおよび／またはＳｎＡｇ、ＳｎＡｇＣｕ、ＡｇＣｕおよび／またはそれらの組み合わせ、例えばＣｕで構成されても良い。
【００５５】
前記陽極材を、陽極となる材料をＥＣＰＲエッチングすることにより主電極の空洞内に事前堆積し、主電極の絶縁パターン層の空洞内の陰極となる導電電極に前記材料を堆積する実施の形態もある。また、主電極の絶縁パターン層の空洞内の導電電極層上に、前記材料を選択的に通常の電気めっき、無電解めっき、浸漬めっき、ＣＶＤ、ＭＯＣＶＤ、（帯電）パウダーコーティング、化学グラフトおよび／または電子グラフトすることにより、前記陽極材を事前に堆積する実施の形態もある。
【００５６】
電圧は、エッチングおよび／またはめっきされた構造の均一性および／または特性を向上するように印加しても良い。印加される電圧は、直流電圧、パルス状電圧、矩形パルス状電圧、反転パルス電圧および／またはそれらの組み合わせであって良い。
【００５７】
エッチングおよび／またはめっきされた構造の均一性は、印加される電圧波形、振幅および周波数の最適な組み合わせを選択することによって向上できる。エッチング深度またはめっき厚は、時間および主電極を流れる電流をモニタリングすることにより制御できる。総電極領域が分かっている場合には、電流密度は電極領域を流れる電流から予測することができる。電流密度はエッチング速度またはめっき速度に対応するため、エッチング深度またはめっき厚はエッチング速度またはめっき速度および時間から予測することができる。
【００５８】
下層の溶解している陽極材の表面に到達する前に印加電圧を切断することにより、エッチングまたはめっき処理を中止する実施の形態もある。すなわち、エッチングにおいては、シード層にエッチングされた溝の底部にまだ層が残留し、下の基板層を被覆している状態で処理を中止する。このように処理を中止しない場合、シード層の一部への電気的接続が破壊される恐れがある。めっき処理においては、事前に堆積された陽極材からなる層がまだ、例えば５％から５０％残留し、導電電極層を被覆している状態で処理を中止する。このように処理を中止しない場合、各電気化学セルにおいて電流分布が不均等になってしまう。
【００５９】
めっき構造の所望の高さを事前に堆積された陽極材の厚さより大幅に小さくする実施の形態もある。これは、陽極材を新たに堆積する前に、複数の構造層が１または複数の基板上にめっきされることを示唆する。例えば、事前に堆積された材料の高さは少なくともめっき構造の高さの２倍であっても良い。
【００６０】
ＥＣＰＲめっき構造の複数の層が、各々の上に直接形成される実施の形態もある。
【００６１】
第３の工程ｃ）において、ＥＣＰＲエッチング構造またはＥＣＰＲめっき構造が形成された後、基板上の主電極またはＥＣＰＲエッチング構造もしくはＥＣＰＲめっき構造への損傷を最小限に抑えるように、主電極を基板から分離する。この工程は、基板を所定の位置に固定し、主電極を基板表面に対して直交する方向に移動させることによって、または主電極を所定の位置に保持し、基板を主電極表面に対して直交する方向に移動させることによって実施できる。別の実施の形態によれば、分離を容易にするために平行度の低い方法で主電極を基板から分離しても良い。ＥＣＰＲエッチングまたはＥＣＰＲめっき処理後、主電極の空洞内に堆積された残留材料を、残留材料を溶解するのに適したウェットエッチング溶剤を用いて除去しても良い。また、例えばイオンスパッタリング、反応性イオンエッチング(reactive ion etching：ＲＩＥ)、プラズマエッチング、レーザー研磨、イオンミリング等のドライエッチングと共に異方性エッチングを用いても良い。ドライエッチングとウェットエッチングの組み合わせによる除去方法を適用する実施の形態もある。また、通常のめっき処理および／またはＥＣＰＲめっき処理を陰極および／またはダミー基板にそれぞれ施して、残留材料を除去する実施の形態もある。これは、別のＥＣＰＲエッチング工程における主電極の使用に先立って、またはＥＣＰＲめっき工程で使用される主電極の空洞内への新たな材料の事前堆積に先立って実施される。または、めっき処理の間、１工程につき事前堆積された材料の一部分のみ用いて、工程数分、他の部分を次の工程に用いるようにしても良い。または、エッチングの間、陰極に堆積された材料、すなわち主電極は、各工程の間に除去しなくても良く、各第２および第３工程の間等に除去しても良い。
【００６２】
概して、３つの実施の形態による主電極の形成方法は以下の工程を含む。
１．絶縁または導電性／半導体キャリアを形成する工程
２．前記キャリアの少なくとも一部に導電電極層を形成する工程
３．前記導電電極層の少なくとも一部に絶縁パターン層を形成する工程
または
１．絶縁または導電性／半導体キャリアを形成する工程
２．前記キャリアの少なくとも一部に絶縁パターン層を形成する工程
３．前記キャリアの、前記絶縁パターン層に被覆されていない選択された領域に、導電電極層を形成する工程
または
１．導電性／半導体キャリアを用意し、パターニングする工程
２．前記パターニングされたキャリアの少なくとも一部に絶縁パターン層を形成する工程
３．前記パターニングされたキャリアの、前記絶縁パターン層に被覆されていない選択された領域に、導電電極層を形成する工程
【００６３】
ＥＣＰＲエッチング、ＥＣＰＲめっき処理、事前堆積、洗浄および／または除去処理の間、化学環境および／または電気化学環境に暴露された主電極の一部に用いられた材料は、通常、前記化学環境および／または電気化学環境下で溶解および酸化に耐性を有する。
【００６４】
ある実施の形態によれば、前記導電電極層を前記キャリア上に形成し、前記絶縁パターン層を導電電極層上に形成する。
【００６５】
別の実施の形態によれば、前記絶縁パターン層を前記キャリア上に形成し、前記導電電極層を絶縁パターン層の空洞内のキャリアの少なくとも一部上に形成する。
【００６６】
さらに別の実施の形態によれば、前記キャリアに凹みを形成し、前記絶縁パターン層をキャリアの凹みのない領域に形成する一方、前記導電電極層を前記絶縁パターン層に覆われていない凹みの底部および壁に形成する。
【００６７】
前記キャリアは、少なくとも１つの導電性／半導体材料からなる１または複数の層、または少なくとも１つの導電性／半導体材料からなる１または複数の層および少なくとも１つの絶縁材料からなる層からなっていても良い。
【００６８】
前記キャリアの層は、可撓性および／または剛性および／または可撓性層と剛性層の組み合わせであって良い。主電極を基板に接触させるために力を加えた時に、前記絶縁パターン層の空洞内に落ち込まないように前記キャリアに十分な剛性を備えた実施の形態もある。これにより、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中のキャリアと基板の短絡接触を防ぐ。例えば、必要な圧力をかけた時のキャリアの屈曲幅は、空洞の高さの５０％未満であると良く、例えば２５％未満、１０％未満、約１％未満であると良い。また、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中に、主電極を基板に接触させるために加えた力による基板のゆがみまたは凸凹を補償するため、前記キャリアに十分な可撓性を備えた実施の形態もある。場合によっては、キャリアは少なくとも基板と同程度の可撓性を有する。例えば、基板がガラス、石英またはシリコンウェハであった場合、主電極のキャリアはガラス、石英またはシリコンウェハと同等もしくはそれ以上の可撓性を有する。
【００６９】
導電性／半導体材料は、導電性高分子、導電性ペースト、金属、Ｆｅ、Ｃｕ、Ａｕ、Ａｇ、Ｐｔ、Ｓｉ、ＳｉＣ、Ｓｎ、Ｐｄ、Ｐｔ、Ｃｏ、Ｔｉ、Ｎｉ、Ｃｒ、Ａｌ、インジウムスズ酸化物（indium tin oxide：ＩＴＯ）、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、Ｒｕ、Ｉｒ、Ｒｅ、Ｈｆ、Ｏｓ、Ｒｈ、合金、リン合金、ＳｎＡｇ、ＰｄＡｇ、ＳｎＡｇＣｕ、ＮｉＰ、ＡｕＣｕ、シリサイド、ステンレス鋼、真鍮、導電性高分子、はんだ材料、および／またはそれらの組み合わせからなっていても良い。絶縁層は、ＳｉＯ２等の酸化物、Ａｌ２Ｏ３、ＴｉＯ２、石英、ガラス、ＳｉＮ等の窒化物、ポリマ、ポリイミド、ポリウレタン、エポキシポリマ、アクリレート重合体、ＰＤＭＳ、（天然）ゴム、シリコーン、ラッカ、エラストマ、ニトリルゴム、ＥＰＤＭ、ネオプレン、ＰＦＴＥ、パリレン、および／またはその他の上記絶縁パターン層に用いられる材料からなっていても良い。
【００７０】
ある実施の形態によれば、キャリアは、少なくとも部分的に絶縁材コーティングに被覆された導電性／半導体ディスクからなる。絶縁材コーティングは、前側および裏側の中心部を除く導電性／半導体ディスクの全部分を覆うよう形成されても良い。絶縁材コーティングは、熱酸化、プラズマ化学気相成長法（plasma-enhanced chemical vapor deposition：ＰＥＣＶＤ）、物理気相成長法（physical vapor deposition：ＰＶＤ）、化学気相成長法（chemical vapor deposition：ＣＶＤ）、火炎加水分解蒸着（flame hydrolysis deposition：ＦＨＤ）、電子陽極酸化処理、原子層成長法（atomic layer deposition：ＡＬＤ）、スピンコーティング法、スプレーコーティング法、ローラーコーティング法、パウダーコーティング法、粘着テープによるによる接着、熱分解、その他の適切なコーティング技術による接着、および／またはそれらの組み合わせ等の方法により形成できる。絶縁材コーティングは、前記導電性／半導体ディスクの対象部分に選択的に成膜しても良いし、導電性／半導体ディスクの全部分に成膜し、その後選択された領域から除去しても良い。例えば、絶縁材コーティングの除去は、残したい部分を保護するためにエッチングマスクを用いてエッチングにより行っても良いし、および／または機械的除去方法により行っても良い。
【００７１】
エッチングとしては、ドライエッチングおよび／またはウェットエッチングを用いることができる。ウェットエッチングでは、エッチング対象の材料を溶解する溶剤を使用する。前記溶剤は強酸等の強酸化剤を含むことが多い。例えば、ＳｉＯ２をエッチングする場合、希釈または濃縮緩衝フッ化水素酸を用いることができる。ドライエッチングはイオンスパッタリング、反応性イオンエッチング(reactive ion etching：ＲＩＥ)、プラズマエッチング、レーザー研磨、イオンミリング等を含んでいても良い。エッチングマスクのパターンは、フォトリソグラフィ、レーザーリソグラフィ、電子ビームリソグラフィ、ナノインプリンティング、および／またはエッチングマスクのパターンニングに適したその他のリソグラフィ法を用いることができる。前記エッチングマスクはポリマ材料からなっていても良く、例えば、薄膜フォトレジスト、ポリイミド、ＢＣＢ、および／または厚膜フォトレジスト等のソグラフィに用いられるレジストからなっていても良い。エッチングマスクは、ＳｉＮ、ＳｉＣ、ＳｉＯ２、Ｐｔ、Ｔｉ、ＴｉＷ、ＴｉＮ、Ａｌ、Ｃｒ、Ａｕ、Ｎｉ、その他の硬質材料、および／またはそれらの組み合わせからなるハードマスクであっても良い。ハードマスクはリソグラフィでパターニングされた後、パターニングされたリソグラフィマスクで被覆されていない領域が選択的にエッチングされる。機械的除去方法は、研磨、研削、掘削、アブレーション、（サンドまたは液体）ブラスト、および／またはそれらの組み合わせを含む。
【００７２】
別の実施の形態によれば、キャリアは少なくとも部分的に導電性／半導体材料からなる絶縁ディスクからなる。この場合、導電性／半導体材料からなる部分は絶縁ディスクの中心部に位置する。ある実施の形態においては、絶縁ディスクの選択された領域に空洞を形成し、導電性／半導体材料を空洞内に堆積してキャリアを形成する。絶縁ディスクの空洞は、ウェットエッチング、ドライエッチングおよび／または機械的除去方法を用いて形成することができる。前記エッチングマスクを空洞の形成に用いることもでき、エッチングマスクは前記リソグラフィ法によってパターニングされても良い。前記導電性／半導体材料は、ＰＶＤ、ＣＶＤ、スパッタリング法、無電解堆積法、浸漬堆積法、電着、機械的蒸着、はんだ付け、糊付け、その他の適切な堆積法、および／またはそれらの組み合わせにより空洞内に堆積できる。平面性を向上し表面粗さを低減するために、キャリアに平坦化工程を施す実施の形態もある。
【００７３】
前記導電性電極層は、導電性／半導体材料からなる１または複数の層からなっていても良い。例えば、導電性電極層は、Ｆｅ、Ｃｕ、Ｓｎ、Ａｇ、Ａｕ、Ｐｄ、Ｃｏ、Ｔｉ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｌ、Ｗ、ＩＴＯ、Ｓｉ、Ｒｕ、Ｒｈ、Ｒｅ、Ｏｓ、Ｈｆ、その他の金属、合金、リン合金、ＳｎＡｇ、ＳｎＡｇＣｕ、ＣｏＷＰ、ＣｏＷＢ、ＣｏＷＢＰ、ＮｉＰ、ＡｕＣｕ、シリサイド、グラファイト、ダイヤモンド、ステンレス鋼、導電性高分子、はんだ材料、および／またはそれらの組み合わせからなっていても良い。導電性電極層は、ＡＬＤ、有機金属化学気相成長法（metal-organic chemical vapor deposition：ＭＯＣＶＤ）、ＰＶＤ、ＣＶＤ、スパッタリング法、無電解堆積法、浸漬堆積法、電着、電子グラフト法、その他の適切な堆積法、および／またはそれらの組み合わせによりキャリアに形成できる。例えば、無電解堆積法、電着、浸漬堆積法、電子グラフト法、化学グラフト法、選択的ＣＶＤ、および／または選択的ＭＯＣＶＤ等によって、前記導電性電極層を選択的に導電性／半導体表面に堆積する実施の形態もある。
【００７４】
導電性電極層に熱処理を施す実施の形態もある。熱処理は、高真空、フォーミングガス、水素ガス、窒素ガス、低酸素含有ガス、および／またはそれらの組み合わせからなる雰囲気下で行われても良い。熱処理は、アニーリング（例えば、急速熱アニール（rapid thermal anneal：ＲＴＡ））、炉加熱、熱板加熱、および／またはそれらの組み合わせであって良い。熱処理は、キャリアへの接触抵抗および／または内部応力を低減することにより、導電性電極層とキャリアの間の粘着性を向上し、および／または主電極の電気的および／または機械的特性（硬度および／または耐磨耗性等）を向上する。少なくとも１つの材料からなる複数の層を形成して、次の層を形成する前に少なくとも１つの層に前記熱処理を施すことによって導電性電極層を形成する実施の形態もある。
【００７５】
ある実施の形態によれば、前記導電電極層を形成する前に粘着層をキャリアの少なくとも一部に形成する。前記粘着層は、導電電極層のキャリアへの粘着性を高める１または複数の材料からなっていても良い。粘着層は、Ｐｔ、Ａｌ、Ｎｉ、Ｐｄ、Ｃｒ、Ｔｉ、ＴｉＷ等の導電性材料、ＡＰ−３０００（ダウ・ケミカル社製）、ＡＰ−１００（Silicon Resources社製）、ＡＰ−２００（Silicon Resources社製）、ＡＰ−３００（Silicon Resources社製）等の絶縁材料、ＨＭＤＳ等のシラン、および／またはそれらの組み合わせからなっていても良い。必要に応じて、例えば粘着層が絶縁性である場合、キャリアへの電気的接続を確保するため、粘着層は前記キャリアの全領域を被覆しない。または、粘着層をキャリア全面に形成し、その後、例えば前側中央部のように導電電極層とキャリアの間の電気的接続が必要な領域から粘着層の一部を除去する。粘着層が、導電電極層の堆積を容易にまたは向上する触媒層として機能する実施の形態もある。粘着層は、電着法、スピンコーティング法、スプレーコーティング法、ディップコーティング法、分子気相成長法（molecular vapor deposition：ＭＶＤ）、ＡＬＤ、ＭＯＣＶＤ、ＣＶＤ、ＰＶＤ、スパッタリング法、無電解堆積法、浸漬堆積法、電子グラフト法、化学グラフト法、および／または粘着材料に適した堆積法により形成することができる。
【００７６】
前記絶縁パターン層は、パターニングされた電気的に絶縁性の材料からなる１または複数の層からなっていても良い。絶縁パターン層は、層の表面粗さが低く、厚さの均一性が高くなる方法で形成されても良い。ある実施の形態によれば、絶縁パターン層は、熱酸化、熱窒化、ＰＥＣＶＤ、ＰＶＤ、ＣＶＤ、火炎加水分解蒸着（flame hydrolysis deposition：ＦＨＤ）、ＭＯＣＶＤ、電子陽極酸化処理、ＡＬＤ、スピンコーティング法、スプレーコーティング法、ディップコーティング法、カーテンコーティング法、ローラーコーティング法、パウダーコーティング法、熱分解、粘着テープによるによる接着、接着剤による接着、その他の堆積法、および／またはそれらの組み合わせ等の方法により形成できる。
【００７７】
ある実施の形態によれば、絶縁パターン層をキャリアに形成する前に粘着層を形成する。前記粘着層は、前記絶縁パターン層とキャリア表面の間の粘着特性を高める少なくとも１つの材料からなる少なくとも１つの層からなっていても良い。前記粘着層は、絶縁材料または導電性材料からなっていても良い。例えば、前記粘着層は、Ｐｔ、Ｎｉ、Ａｌ、Ｃｒ、Ｔｉ、ＴｉＷ、ＡＰ−３０００（ダウ・ケミカル社製）、ＡＰ−１００（Silicon Resources社製）、ＡＰ−２００（Silicon Resources社製）、ＡＰ−３００（Silicon Resources社製）、ＨＭＤＳ等のシラン、反射防止コーティング（bottom anti-reflective coating：ＢＡＲＣ）、および／またはそれらの組み合わせからなっていても良い。粘着層は、ＰＥＣＶＤ、ＰＶＤ、ＣＶＤ、ＭＯＣＶＤ、ＡＬＤ、スピンコーティング法、スプレーコーティング法、ローラーコーティング法、パウダーコーティング法、および／またはそれらの組み合わせ等の方法により形成することができる。
【００７８】
より平面度の高い表面を得るために、形成された絶縁パターン層に平坦化工程を施す実施の形態もある。前記平坦化工程は絶縁パターン層のパターニングに先立って行われても良い。平坦化工程は、化学機械研磨（chemical mechanical polishing：ＣＭＰ）、ラップ仕上げ、接触平坦化（contact planarization：ＣＰ）等のエッチングおよび／または研磨、および／またはイオンスパッタリング、反応性イオンエッチング(reactive ion etching：ＲＩＥ)、プラズマエッチング、レーザー研磨、イオンミリング等のドライエッチング、および／またはその他の平坦化方法、および／またはそれらの組み合わせ等の方法により実施することができる。
【００７９】
絶縁パターン層は、ポリマ等の有機化合物、または酸化物および／または窒化物等の絶縁無機化合物からなっていても良い。例えば、ポリマとしては、ポリイミド、シロキサン変性ポリイミド、ＢＣＢ、ＳＵ−８、ポリテトラフルオロエチレン（polytetrafluoroethylene：ＰＴＦＥ）、シリコーン、弾性重合体、電子ビームレジスト（ＺＥＰ等（住友））、フォトレジスト、薄膜レジスト、厚膜レジスト、多環オレフィン、ポリノルボルネン、ポリエチレン、ポリカーボネート、ＰＭＭＡ、ＢＡＲＣ材料、リフトオフレイヤー（lift off layer：ＬＯＬ）材料、ＰＤＭＳ、ポリウレタン、エポキシポリマ、フルオロエラストマ、アクリレート重合体、（天然）ゴム、シリコーン、ラッカ、ニトリルゴム、ＥＰＤＭ、ネオプレン、ＰＦＴＥ、パリレン、フルオロメチレンシアン酸エステル、無機−有機ハイブリッドポリマ、（フッ素化および／または水素化）非晶質炭素、および/またはその他のポリマ、および／またはそれらの組み合わせを用いることができる。例えば、無機化合物としては、有機ドーピングシリコンガラス（organic-doped silicon glass：ＯＳＧ）、フッ素ドーピングシリコンガラス（fluorine-doped silicon glass：ＦＳＧ）、ＰＥＴＥ／シリコン化合物、オルトケイ酸テトラエチル（tetraethyl orthosilicate：ＴＥＯＳ）、ＳｉＮ、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＣＮ：Ｈ、ＳｉＯＣＨ材料、ＳｉＣＨ材料、ケイ酸塩、石英系材料、シルセスキオキサン（silsesquioxane：ＳＳＱ）系材料、メチルシルセスキオキサン（methyl silsesquioxane：ＭＳＱ）、水素シルセスキオキサン（hydrogen silsesquioxane：ＨＳＱ）、ＴｉＯ２、Ａｌ２Ｏ３、ＴｉＮ、および／またはそれらの組み合わせを用いることができる。絶縁パターン層は、パターニング処理（リソグラフィおよび／またはエッチング）を容易にするような特性、下層への良好な粘着性、良好な力学的耐久性を有し、および／またはＥＣＰＲ処理および／または中間洗浄および／または除去工程において不活性であっても良い。
【００８０】
リソグラフィおよび／またはエッチングにより絶縁パターン層のパターン（空洞）を形成する実施の形態もある。前記リソグラフィは、ＵＶリソグラフィ、レーザーリソグラフィ、電子ビーム（electron-beam：e-beam）リソグラフィ、ナノインプリンティング、その他のリソグラフィ法、および／またはそれらの組み合わせを含む。
【００８１】
前記絶縁パターン層は、ＥＣＰＲエッチング構造またはＥＣＰＲめっき構造の所望の寸法および高さにより、異なる高さを有しても良い。ある実施の形態においては、前記絶縁パターン層は数百ミクロンまでの厚さを有しても良い。また、別の実施の形態では、前記絶縁パターン層を２０ｎｍまで薄くしても良い。また、ある実施の形態では、空洞の高さ／幅比率（アスペクト比と呼ばれる）が１０未満、例えば約５未満、例えば約２未満、例えば約１未満である。また、ある実施の形態では、例えばＩＣアプリケーション上で、アスペクト比約５未満、例えば約２未満、例えば約１未満で絶縁パターン層は約５０μｍ未満、例えば約１５μｍ未満、例えば約５μｍ未満である。また、ある実施の形態では、例えばＩＣ相互接続アプリケーション上で、例えばＩＣ相互接続グローバル配線に対して絶縁パターン層は約２μｍ未満、例えばＩＣ相互接続中間配線に対して約５００ｎｍ未満、例えばＩＣ相互接続中間配線に対して約２００ｎｍ未満、例えばＩＣ相互接続「メタル１」配線に対して約１００ｎｍ未満、例えばＩＣ相互接続「メタル１」配線に対して約５０ｎｍ未満である。前記化学電気セル内部では強制対流がないため、制限最大電流および最大めっき／エッチング速度は電解質の特性と電極間の距離、すなわち絶縁パターン層の高さによって決まる。イオン濃度が高い、電気化学的にエッチングされ堆積された材料からなる電解質を用いることにより、高い制限電流を得ることができる。さらに、導電電極層と基板上のシード層の間の距離を狭くすることによっても、高い制限電流を得ることができる。しかし、短い距離、つまり薄い絶縁パターン層は、短絡の危険性を増大させる。形成される構造層の厚さは絶縁パターン層の約９０％未満、例えば約５０％未満、例えば約１０％未満であって良い。
【００８２】
前記エッチングは、絶縁パターン層を残す領域を保護するためにエッチングマスクを用いて行われる、および／または機械的除去法が用いられる。エッチングは、ウェットエッチングおよび／またはイオンスパッタリング、反応性イオンエッチング(reactive ion etching：ＲＩＥ)、プラズマエッチング、レーザー研磨、イオンミリング等のドライエッチングを含む。エッチングマスクのパターンは前記リソグラフィ法により形成できる。前記エッチングマスクは、例えば、薄膜フォトレジスト、ポリイミド、ＢＣＢ、厚膜フォトレジスト、および／またはその他のポリマ等のソグラフィに用いられるポリマーレジストからなっていても良い。エッチングマスクは、ＳｉＮ、ＳｉＯ２、ＳｉＣ、Ｐｔ、Ｔｉ、ＴｉＷ、ＴｉＮ、Ａｌ、Ｃｒ、Ａｕ、Ｎｉ、Ａｇ、ＮｉＰ、その他の硬質材料、それらの合金、および／またはそれらの組み合わせからなるハードマスクであっても良い。前記ハードマスクは、ＰＶＤ、ＣＶＤ、ＭＯＣＶＤ、スパッタリング法、無電解堆積法、浸漬堆積法、電着、ＰＥＣＶＤ、ＡＬＤ、その他の適切な堆積法、および／またはそれらの組み合わせにより形成できる。ある実施の形態においては、ハードマスクはリソグラフィでパターニングされた後、パターニングされたリソグラフィマスクで被覆されていない領域がウェットエッチングおよび／またはドライエッチングにより選択的にエッチングされる。
【００８３】
ある実施の形態においては、例えばハードマスクがＣｕ、Ｎｉ、ＮｉＦｅ、ＮｉＰ  Ａｕ、Ａｇ、Ｓｎ、Ｐｂ、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＰｂ、および／またはそれらの組み合わせからなっている場合は、ハードマスクはＥＣＰＲエッチング構造またはＥＣＰＲめっき構造の層を少なくとも１層含んでいても良い。この場合、主電極の絶縁電極層を、前記エッチングと組み合わせて他の主電極を用いてパターニングしても良く、他のリソグラフィ法は必要ない。
【００８４】
ある実施の形態においては、前記絶縁パターン層を形成する前にエッチングストップ層が形成される。エッチングストップ層は、１または複数の絶縁パターン層よりもエッチングの影響を受けない材料からなる少なくとも１つの層からなっている。これにより、エッチングを停止または減速し、絶縁パターン層がエッチングにより貫通した時に下層を保護する。前記エッチングストップ層は、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ、Ｃｒ、ＴｉＷ、ＳｉＮ、Ｎｉ、Ｓｉ、ＳｉＣ、ＳｉＯ２、Ａｌ、ＩｎＧａＰ、ＣｏＰ、ＣｏＷＰ、ＮｉＰ、ＮｉＰＣｏ、ＡｕＣｏ、ＢＬＯＫＴＭ（適用された材料）、またはその他のエッチングによる影響が小さい材料、および／またはそれらの組み合わせからなっていても良い。
【００８５】
ある実施の形態によれば、絶縁パターン層の空洞の側壁の傾斜角を調整するために、前記パターニングを変更しても良い。傾斜角は、ＥＣＰＲエッチング構造またはＥＣＰＲめっき構造のアプリケーションにより決まる。ある実施の形態においては、垂直に近い（絶縁層の側壁とキャリア表面の間の傾斜角が９０°に近い。垂直は、水平状態の構造の通常の位置に関しての垂直を意味する）側壁が、ある電気特性を得るために用いられる。これは、側壁が電極表面の法線に対して例えば約０.１°未満というような約１°未満の角度（傾斜角）を持っていることを意味する。別の実施の形態においては、傾斜角を大きくして、ＥＣＰＲめっき構造からの主電極の分離工程を絶縁パターン層またはＥＣＰＲめっき構造への損傷なく行えるようにしている。この場合の傾斜角は約４５°まで、例えば２０°まで、例えば５°までとしても良い。傾斜角をゼロより大きく変更することによって、絶縁層の空洞が上端部に底部より広い開口を持ち（通常、正傾斜角と呼ばれる）、前記分離工程が向上する。傾斜角は負の角度であってはならない。
【００８６】
ある実施の形態によれば、リソグラフィにより絶縁パターン層を形成する際に使用されるフォトレジストは、垂直な側壁または正傾斜角を実現する化学的または物理的特性を有していて例えばも良い。例えば、ゼロに近い傾斜角を得るために、ＳＵ−８（マイクロケム社製）、ＴＨＢ（ＪＳＲ製）等のネガティブフォトレジスト、またはＺＥＰ（住友）等の電子ビームレジストを用いることができる。ＡＺ（登録商標）、ＡＸＴＭ、ＡＺ（登録商標）Ｐ９２００、ＡＺ（登録商標）Ｐ４０００（ＡＺエレクトロニック・マテリアルズ製）、ＡＲＦレジスト（ＪＳＲ製）、ＳＰＲレジスト（ローム・アンド・ハース電子材料株式会社製）等のポジティブフォトレジスト、および／またはその他のポジティブフォトレジストを用いて正傾斜角の絶縁パターン層を形成することもできる。傾斜角は、フォトリソグラフィックのパラメータを変更することによっても調整できる。例えば、映写レンズを通してフォトレジストを露光する際の焦点深度を変更することによって、側壁の傾斜角を変えることができる。また、例えば波長フィルタを用いる、反射防止コーティングを用いる、照射線量を変更する、現像時間を変更する、熱処理を用いる、および／またはそれらの組み合わせによりフォトリソグラフィックパターニングのパラメータを変えることによって、傾斜角を最適化できる。
【００８７】
別の実施の形態によれば、垂直な側壁または正傾斜角を得るために、前記絶縁パターン層をパターニングするためのエッチング法を変更しても良い。例えば、反応性イオンエッチング(reactive ion etching：ＲＩＥ)等のドライエッチングのためのガス組成、プラテン電力（ＲＦ電力）および／またはプラズマ電力（コイル電力とも呼ばれる）を最適化することによって、特定の傾斜角を得ることができる。前記ガス組成は、例えば、フッ化炭素、酸素、水素、塩素、および／またはアルゴンからなっていても良い。側壁上の保護物質の重合度を変更することによっても傾斜角を制御することができる。例えば、ガス組成中のフッ化炭素レベルを上げるまたは下げることにより、それぞれ、重合度が高くもしくは低くなり、傾斜角を大きく（垂直性を低く）または傾斜角を小さく（垂直性を高く）することができる。さらに、酸素および／または水素の含有量を変更することによって重合度を制御することもできる。つまり、酸素レベルを上げることによって重合度が低くなり、傾斜角を小さく（垂直性を高く）することができる。その逆についても同じことがいえる。また、水素レベルを上げることによって重合度が高くなり、傾斜角を大きく（垂直性を低く）することができる。その逆についても同じことがいえる。プラテン電力を一定に保ちつつ前記コイル電力を下げることにより前記傾斜角を小さく（垂直性を高く）する実施の形態もある。これにより、スパッタリング効果が向上し、前記絶縁パターン層をエッチングする際、側壁をより垂直にできる。逆にコイル電力を上げることにより、逆の効果を得ることができ、傾斜角を大きく（垂直性を低く）することができる。前記コイル電力を一定に保ちつつ前記プラテン電力を上げることにより前記傾斜角を小さく（垂直性を高く）する実施の形態もある。前記コイル電力を一定に保ちつつ前記プラテン電力を下げることにより、前記絶縁パターン層をエッチングする際、傾斜角を大きく（垂直性を低く）することができる。
【００８８】
さらに別の実施の形態によれば、ダマシンプロセスを用いて絶縁パターン層の空洞（パターン）を形成しても良い。前記ダマシンプロセスでは、まず犠牲パターン層をキャリア上に形成し、次に前記犠牲パターン層を覆って犠牲パターン層の空洞を埋めるように、絶縁パターン層について上述した方法を用いて絶縁材料を堆積し、前記平坦化方法により犠牲パターン層が露出するまで絶縁材料を平坦化した後、犠牲パターン層を除去することによって絶縁パターン層が形成される。例えば、犠牲パターン層は、ＥＣＰＲエッチングまたはＥＣＰＲめっき処理を構造層に施すことによって、または周知のリソグラフィおよび／またはエッチング／めっき処理によって形成することができる。このパターニング法は、例えばリソグラフィおよび／またはエッチングによって直接パターニングするのが難しい絶縁パターン層材料に適用しても良い。
【００８９】
ＥＣＰＲめっき構造からの分離性を高めるために、絶縁パターン層表面を処理する実施の形態もある。例えば、絶縁パターン層表面は、前記空洞の側壁とＥＣＰＲめっき構造の側壁の間に非粘着効果を得るように処理されても良い。この処理では、ＥＣＰＲめっき構造に対する機械的および化学的結合を低下させるリリース層で、前記絶縁パターン層表面を被覆しても良い。リリース層は、スピンコーティング法、スプレーコーティング法、ＣＶＤ、ＭＯＣＶＤ、ＭＶＤ、ＰＶＤ、および／またはその組み合わせにより形成できる。リリース層は、メトキシシラン、クロロシラン、フルオロシラン等のシラン、ポリジメチルシロキサン、ポリエチレングリコールシロキサン、ジメチルシロキサンオリゴマ（dimethyl-siloxane：ＤＭＳ oligomer）等のシロキサン、および／または非晶質フルオロポリマ、フルオロ炭素ポリテトラフルオロエチレン（polytetrafluoroethylene：ＰＴＦＥ）、サイトフルオロポリマ等のその他のポリマ、および／またはそれらの組み合わせからなっていても良い。
【００９０】
ある実施の形態によれば、絶縁パターン層に用いられる材料は、電解質の湿潤性能を良好にして絶縁パターンの空洞を埋めるような特性を持つ、および／または処理を施される。ある実施の形態においては、絶縁パターン層材料の少なくとも一部が低い表面エネルギー特性を有し、親水性である。つまり、水溶液に対して低い接触角を持っている。さらに、絶縁パターン層材料の一部が表面エネルギーを小さくして親水性表面を形成するような方法で処理されていても良い。この表面処理は、例えば熱処理、酸素／窒素／アルゴンプラズマ処理、固着防止のための表面の改質（surface conversion for anti-sticking：ＳＵＲＣＡＳ)、および／または過酸化物、過硫酸塩、濃酸／強塩基等の強酸化剤による処理、および／またはそれらの組み合わせを含む。別の実施の形態によれば、絶縁パターン層の少なくとも一部が、高い表面エネルギーを持っている、または表面エネルギーを高めて疎水性表面とするような処理を施されても良い。その処理は水素プラズマによる処理を含んでも良い。ある実施の形態においては、絶縁パターン層は、絶縁パターン層の空洞の側壁が親水性となり、絶縁パターン層の上端部が疎水性となるような特性を持つ少なくとも１つの材料からなる１または複数の層からなっている。親水性材料は、例えばＳｉＮ、ＳｉＯ２、酸素プラズマ処理されたポリマ（フォトレジストおよび／またはエラストマ等）、および／またはその他の表面に極性機能分子基を持つ材料、および／またはそれらの組み合わせであって良い。疎水性材料は、水素終端ポリマ等の極性機能分子基を持たない材料、テフロン（登録商標）、フルオロシラン／クロロシラン、シロキサン、フルオロエラストマ、および／またはそれらの組み合わせであって良い。
【００９１】
別の実施の形態によれば、絶縁パターン層は、主電極がシード層に押し当てられた時に、絶縁パターン層の上面と基板上のシード層表面の間の機械的接触を向上するような特性を持つ少なくとも１つの材料からなる１または複数の層からなっていても良い。上述したように、絶縁パターン層は、少なくとも１つのエラストマ等の可撓性材料からなる層からなっても良く、または少なくとも１つの剛性材料からなる層と少なくとも１つのエラストマ材料からなる層からなっていても良い。前記エラストマ材料からなる層は前記剛性材料からなる層の上に配置されても良い。前記エラストマ層は、高圧縮率、弾性特性、電気的絶縁性および／または低誘電性を持ち、ＥＣＰＲ処理および／または中間洗浄および／または除去工程環境下で、例えば電解質に対する良好な耐化学性を有しても良い。エラストマ層は、ＰＥＣＶＤ、ＰＶＤ、ＣＶＤ、ＭＯＣＶＤ、ＡＬＤ、スピンコーティング法、スプレーコーティング法、ローラーコーティング法、パウダーコーティング法、熱分解、および／またはそれらの組み合わせ等の方法により形成できる。また、エラストマ層は、金属、シリコン、ガラス、酸化物、窒化物および／またはポリマ等の下層に対する高粘着性、経時によるおよび／またはＥＣＰＲ処理環境下での、例えば電解質中での、収縮または膨張に対する高い耐久性、および／または汚染有機化合物を放出しない非ブリーディング特性、感紫外線性を有し、フォトリソグラフィによりパターニングされており、透明で、および／または例えばドライエッチング等のエッチングによりパターニングされていても良い。ある実施の形態においては、エラストマは、ポリジメチルシロキサン（polydimethylsiloxane：ＰＤＭＳ）、シリコーン、エポキシシリコーン、フルオロシリコーン、フルオロエラストマ、（天然）ゴム、ネオプレン、ＥＰＤＭ、ニトリルゴム、アクリレートエラストマ、ポリウレタン、および／またはそれらの組み合わせからなっていても良い。エラストマ層は、０．１ＧＰａ未満、例えば１ＭＰａ未満、例えば約０.０５ＭＰａ未満、の引張弾性係数（ヤング率）を有しても良い。またはエラストマ層はＳｈｏｒｅ-Ａ硬度が９０未満、例えば３０未満、例えば約５未満であって良い。
【００９２】
ある実施の形態によれば、絶縁層は、例えばパターニングされたキャリア等のすでにパターニングされた表面に形成されても良い。ある実施の形態においては、絶縁パターン層は、例えば、熱酸化、熱窒化、スパッタリング、ＰＥＣＶＤおよび／またはＡＬＤ等の、用いられた材料が下層のパターニングされたキャリアの構造に等角的に追随するような方法で形成される。前記絶縁層は、下層のパターニングされたキャリアの少なくとも一部が露出するようにパターニングされても良い。前記パターニングでは、前記パターニングされたキャリアの空洞の少なくとも一部が露出されても良い。有効なパターニングにおいては、例えば、絶縁パターン層で前記パターニングされたキャリアの構造の上端部および／または側壁を被覆しつつ、前記パターニングされたキャリアの空洞の底部の少なくとも一部領域を露出する。前記パターニングは、上記のリソグラフィおよび／またはエッチングにより実施できる。前記絶縁パターン層が形成される前に、前記パターニングされたキャリアが、パターニングされた構造上に絶縁材料からなる層を少なくとも１層有する実施の形態もある。例えば、キャリアを絶縁材料からなる層を少なくとも１層含むエッチングマスクを用いてエッチングによりパターニングし、エッチングマスクを絶縁パターン層を形成する前に除去しない。これにより、構造上に絶縁材料からなる層がパターニングされたキャリアの底部に比べて厚く形成される。この実施の形態では、上端部を露出する前に、ドライエッチング等のエッチングによりパターニングされたキャリアの空洞の底部を露出する。前記ドライエッチングは、異方性エッチングとして知られる前記パターニングされたキャリアの面に垂直な方向のエッチング速度が横方向のエッチング速度より速いエッチングであって良く、これにより、側壁を絶縁材料に覆われたままに保ちつつパターニングされたキャリアの空洞の底部の絶縁パターン材料を露出できる。別の実施の形態によれば、絶縁パターン層は、前記キャリアおよび／または前記導電電極層への電気的接続に用いられる少なくとも一部を露出するようにパターニングされる。
【００９３】
以下に、主電極の実施の形態を図面を参照して説明する。
【００９４】
ある実施の形態によれば、導電性／半導体ディスク２および絶縁コーティング層３からなるキャリア１を用意する。図１（ａ）に示すように、前記絶縁コーティング層３は、前側および裏側の中心領域を除く、導電性／半導体ディスク２の全領域を被覆しても良い。導電性／半導体ディスク２を被覆し、少なくとも一部と電気的に接続するように、導電電極層４がキャリア１の前側に形成されても良い。ある実施の形態においては、前記導電電極層４はまた、前記絶縁コーティング層３の少なくとも一部を被覆している。外部電源から主電極への良好な電気的接続を得るために、キャリアの裏側において、前記導電性／半導体ディスクの少なくとも一部上に接続層５を備える実施の形態もある。図１（ｂ）は、導電性／半導体ディスク２および絶縁コーティング層３からなり、導電電極層４と接続層５を備えるキャリア１の一実施の形態を示す断面図である。ある実施の形態においては、図１（ｃ）に示すように、絶縁材料６がキャリア１および導電電極層４上に堆積している。絶縁材料をリソグラフィおよび／またはエッチングによりパターニングして、絶縁パターン層７を形成しても良い。図１（ｄ）は、キャリア１、導電電極層４、接続層５、および絶縁パターン層７からなる主電極８の一実施の形態を示す断面図である。
【００９５】
ある実施の形態においては、キャリア１は、図２（ａ）に示すように、少なくとも部分的に導電性／半導体材料１０を充填した導電性ビア１１を中央に備えた絶縁ディスク９を備えている。主電極と基板の間の整合をとるために、絶縁ディスク９は透明であっても良い。ある実施の形態においては、導電電極層４をキャリア１の前側に形成しても良い。また、外部電源から主電極への良好な電気的接続を得るために、接続層５を裏側に形成しても良い。導電電極層４と接続層５の間の電気的接続はビア１１によって確保することができる。図２（ｂ）は、絶縁ディスク９および導電性ビア１１を含むキャリア１、導電電極層４、および接続層５の一実施の形態を示す断面図である。図２（ｃ）に示すように、絶縁材料６をキャリア１および導電電極層４上に堆積しても良い。絶縁材料をリソグラフィおよび／またはエッチングによりパターニングして、絶縁パターン層７を形成しても良い。図２（ｄ）は、絶縁ディスク９および導電性ビア１１を含むキャリア１、導電電極層４、接続層５、および絶縁パターン層７からなる主電極の一実施の形態を示す断面図である。
【００９６】
ある実施の形態によれば、少なくとも一部分、例えばキャリアの前側、が絶縁コーティング層３に被覆された導電性／半導体ディスク２からなるキャリア１を用意する。図３（ａ）に示すように、まず、絶縁コーティング層で導電性／半導体ディスク全面を被覆する実施の形態もある。絶縁コーティング層をリソグラフィおよび／またはエッチングによりパターニングして、絶縁パターン層７を形成しても良い。こうして形成された空洞内では、図３（ｂ）に示すように、導電性／半導体ディスク２の少なくとも一部が露出する。図３（ｃ）に示すように、絶縁パターン層の空洞の底部の導電性／半導体ディスク上に導電電極層４が選択的に形成されても良い。一部、例えば裏側中心、の絶縁パターン層７を除去し、導電性／半導体ディスク２を露出させて主電極への電気的接続を確保しても良い。外部電源から主電極への良好な電気的接続を得るために、主電極の、例えば裏側の、導電性／半導体ディスクの露出した領域に接続層５を形成しても良い。導電電極層４の形成に先立って、裏側の絶縁パターン層７の一部を除去する実施の形態もある。そして、導電電極層と同じ工程で、同様の方法により接続層５を形成しても良い。接続層５が少なくとも１層からなり、導電電極層４の形成と同じ工程で形成された後、次の工程で少なくとももう１つの導電層を形成する実施の形態もある。図３（ｄ）は、導電性／半導体ディスク２、絶縁パターン層７、導電電極層４、および接続層５からなる主電極８を示す断面図である。図３（ｅ）は、導電性／半導体ディスク２、絶縁パターン層７、導電電極層４、および接続層５からなる主電極８の別の実施の形態を示す断面図である。図３（ｅ）において、接続層は複数の層からなり、少なくとも１層が裏側で絶縁パターン層７の一部を被覆している。
【００９７】
さらに別の実施の形態によれば、導電性／半導体のキャリア１を用意する。キャリアは、少なくとも前側をリソグラフィおよび／またはエッチングによりパターニングされている。ある実施の形態においては、パターニングに用いられるエッチングマスク１２は絶縁材料を含む。
【００９８】
図４（ａ）は、エッチングマスク１２を備えた導電性／半導体のキャリア１を示す断面図である。絶縁パターン層７をパターニングされた前記キャリアおよび前記エッチングマスク１２上に形成しても良い。絶縁パターン層７が、図４（ｂ）に示すように、下層のパターン層の構造に等角的に追随するような方法で形成される実施の形態もある。層１２が加わることにより、前記パターン上に絶縁層が空洞の底部に比べて厚く形成される。
【００９９】
側壁および上端部の絶縁パターン層７を残しつつパターン底部の絶縁パターン層７からキャリア１を露出させるためにエッチングを用いても良い。空洞の底におけるエッチング速度が側壁におけるエッチング速度より速いドライエッチングを用いても良い。キャリアのパターニングに用いる前記エッチングマスク１２の厚みに対応する絶縁材料厚を上端部に残しつつ、空洞の底部から上端部と同量の絶縁材料を除去する実施の形態もある。図４（ｃ）は、キャリア１、エッチングマスク１２、およびパターニングされたキャリアの空洞の底を露出するためにエッチングされた絶縁パターン層７からなる主電極８を示す断面図である。
【０１００】
ある実施の形態においては、パターニングされたキャリアのエッチングマスク１２に被覆されていない領域または絶縁パターン層７に導電電極層が選択的に形成される。そして、図４（ｄ）に示すように、絶縁パターン層を除去するために第２のエッチングマスク１２を裏側に形成して、次の工程でキャリア１の一部を露出させても良い。
【０１０１】
裏側の絶縁パターン層の一部はリソグラフィおよび／またはエッチングにより除去することができる。外部電源から主電極への良好な電気的接続を得るために、接続層５をキャリアの露出した部分に形成しても良い。主電極における電気的接続が主電極の裏側中央に形成される実施の形態もある。導電電極層４と同じ工程で接続層５を形成する実施の形態もある。この場合、接続領域のキャリア１の露出は、導電電極層４の形成に先立って実施される。接続層５をキャリア１の露出した部分にのみ形成する実施の形態もある。また、別の実施の形態においては、接続層はキャリアの露出した部分および絶縁パターン層７の一部に形成される。
【０１０２】
図４（ｅ）は、絶縁エッチングマスク１２をキャリア構造上に用いてパターニングされた導電性／半導体キャリア１、絶縁パターン層７、パターニングされたキャリアの空洞に成膜された導電電極層４、および裏側の絶縁パターン層の一部およびキャリアの露出した部分に形成された接続層５からなる主電極の一実施の形態を示す断面図である。
【０１０３】
ある実施の形態においては、導電電極層４の形成に先立って絶縁パターン層７の空洞底部のキャリア１から例えばエッチングにより材料を除去して、主電極８の空洞を深くしても良い。エッチングとしては、ドライエッチングを用いても良い。絶縁パターン層７をエッチングマスクとして用いる実施の形態もある。より深い空洞を形成することにより、主電極の空洞を、より多くのＥＣＰＲめっき処理に用いられる事前堆積材料および／またはＥＣＰＲエッチングによりエッチングされた材料で充填できる。
【０１０４】
図５は、絶縁パターン層７の空洞をキャリア１内に深くエッチングし、その後キャリア１を選択的に堆積した導電電極層４で被覆した主電極８を示す断面図である。
【０１０５】
ある実施の形態においては、絶縁接着層１３を接着してパターニングすることにより前記絶縁パターン層７を前記キャリア１上に形成する。キャリア１が、キャリアの前側および裏側中心部を除いて絶縁コーティング層３により被覆された導電性／半導体ディスク２からなる実施の形態もある。また、キャリア１が、導電性ビア１１をキャリア中央に備えた絶縁ディスク９からなる実施の形態もある。
【０１０６】
ある実施の形態においては、絶縁接着層１３の形成に先立って導電電極層４がキャリアに形成される。絶縁接着層１３を、絶縁接着層がキャリア１上に形成された後除去できる接着キャリア１４に付着する実施の形態もある。例えば、Ｓｉ接着キャリア１４上で絶縁接着層１３はＳｉＯ２であり、またはその他の除去可能な接着キャリア１４上で絶縁接着層１３は石英等のガラスまたは高分子フィルムである。粘着強度等の接着特性を向上するために絶縁接着層１３をキャリア１に付着する前に、粘着接着層１５を絶縁接着層１３上に形成する実施の形態もある。粘着接着層１５は、キャリアおよび／またはキャリア１上の導電電極層４への良好な接着特性を実現するような材料からなっていても良く、導電性材料からなっている。または、粘着接着層１５は、非導電性材料からなり、エッチングにより選択的に除去されても良い。例えば、粘着接着層１５は、導電電極層４への良好な接着性を示す金属および／または合金からなっていても良い。粘着接着層１５は、前記導電電極層４について述べたような材料からなっていても良い。
【０１０７】
図６（ａ）は、導電電極層４を含み、絶縁接着層１３および粘着接着層１５を備えた接着キャリア１４が付着される前のキャリア１を示す断面図である。
【０１０８】
図６（ｂ）は、接着キャリア１４の絶縁接着層１３が、粘着接着層１５および導電電極層４を介してキャリア１に接着される様子を示す。絶縁接着層１３とキャリア１の間の層が接着過程で変化（混合）し、接着中間層１６が形成される実施の形態もある。接着キャリア１４は、機械的手法および／またはドライエッチング、ウェットエッチング等のエッチングにより除去しても良い。接着キャリア１４が除去された後、絶縁接着層１３をリソグラフィおよび／またエッチングによりパターニングしても良い。図６（ｃ）は、パターニングされ、接着中間層１６により導電電極層４および粘着接着層１５を介してキャリア１に接着された絶縁接着層１３を備えた主電極８の一実施の形態を示す断面図である。導電電極層４が前記接着中間層１６上、もしくは、接着中間層１６が存在しない場合（つまり、絶縁接着層１３が直接キャリア１上に形成されている時）キャリア１上のパターニングされた絶縁接着層１３の空洞内に選択的に成膜される実施の形態もある。
【０１０９】
ある実施の形態においては、主電極は外部電源から前記導電電極層の少なくとも一部への電気的接続を可能にする。
【０１１０】
ある実施の形態においては、外部電源から導電電極層の少なくとも一部に接続する前記キャリアの導電性／半導体材料への電気的接続が形成される。
【０１１１】
ある実施の形態においては、外部電源から導電電極層に接続するキャリアの導電性／半導体部分の少なくとも一部に接続する接続層への電気的接続が形成される。
【０１１２】
例えば、電気的接続は前記キャリアの裏側、つまり主電極の絶縁構造の反対側、に位置する。電気的接続が前記キャリアの裏側中央に位置する実施の形態もある。また、電気的接続が、例えば前記キャリアの周辺等の前側から形成される実施の形態もある。
【０１１３】
ある実施の形態においては、ＥＣＰＲエッチングまたはＥＣＰＲめっき処理間に絶縁パターン層および基板によって規定される空洞を充填する電解質中を除いて、電解質を介しておよび／または直接、導電電極層への電気的接続と基板への電気的接続の間で短絡および／または顕著な電気的接続がなくなるように、前記キャリアの絶縁部および／または絶縁パターン層が形成されていても良い。例えば、絶縁材料は、絶縁パターン層の空洞および電気的接続領域内を除くキャリアの導電性／半導体部分全体を覆っている。
【０１１４】
ある実施の形態においては、ＥＣＰＲエッチングまたはＥＣＰＲめっき処理間に主電極が基板に接触して配置された時に、主電極は外部電源から基板上のシード層への電気的接続を許容する特性を有する。
【０１１５】
シード層の電気的接続に使用可能な少なくとも一部の領域が、物理的に基板に接触していない主電極に被覆されない実施の形態もある。
【０１１６】
基板上のシード層への電気的接続を、広いシード層領域に接触する領域を有する主電極を用いて実現する実施の形態もある。
【０１１７】
図７（ａ）は、大きな基板１７上のシード層１８の領域に接触する狭い領域を有する主電極８を示す断面図である。
【０１１８】
図７（ｂ）は、大きな基板上のシード層１８の領域に接触する狭い領域を有する主電極の一実施の形態を示す上面図である。
【０１１９】
ある実施の形態においては、主電極と基板は同様の寸法を有し、基板上のシード層への電気的接続のための場所を確保するために、主電極の少なくとも一部から材料が除去される。また、ある実施の形態においては、基板上のシード層への接続を許容するため、主電極周辺部に凹みを設ける。
【０１２０】
図７（ｃ）は、基板上のシード層への電気的接続を許容する凹み１９を備えた主電極８を示す断面図である。前記凹みは主電極の全周辺にわたって設けられても良いし、いくつかの特定の接続部位にのみ設けれれても良い。
【０１２１】
基板１７上のシード層１７への電気的接続を許容する、主電極８を通る接続孔２０を設ける実施の形態もある。接続孔２０は主電極８の周辺部に隣接して形成される。
【０１２２】
図７（ｄ）は、絶縁パターン層７および導電電極層４を備え、周辺部に接続孔２０が形成された主電極８の前側を示す上面図である。図７（ｅ）に示すように、接続孔２０は主電極８の領域内に形成さる。前記凹みおよび／または接続部位は、リソグラフィおよび／またはエッチングおよび／または研磨、研削、掘削、アブレーション、ＣＮＣ加工、超音波加工、ダイヤモンド加工、水ジェット加工、レーザー加工、（サンドまたは液体）ブラスト、および／またはそれらの組み合わせ等の機械的手法により形成することができる。凹みおよび／または接続部位は、電気的接続に適合するような寸法であって良い。電気的接続は、例えば、薄箔、バネ、ピン、および／またはその他の適切な電気的接続、
および／またはそれらの組み合わせからなっていても良い。電気的接続は、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中および／またはそれらの処理に用いられるステンレス鋼、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｐｔ、白金めっきチタン、および／またはそれらの組み合わせ等の電解質中で腐食または酸化しない材料からなる層を少なくとも１層含んでいても良い。
【０１２３】
ある実施の形態においては、主電極の設計により備えられるシード層への接続部位は、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中のシード層の電流分布を均一にするよう配置されている。例えば、シード層周辺部への連続電気的接続を許容するよう、凹みを主電極の全周辺にわたって設けても良い。別の実施の形態においては、基板上のシード層への電気的接続を良好に分配するよう、いくつかの（例えば少なくとも３つの）接続孔を主電極の周辺に沿って均一に配置しても良い。
【０１２４】
ある実施の形態においては、主電極の一部は導電性で導電電極層に接続され、シード層への電気的接続に接触しておよび／または近接して配置されており、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中の主電極の導電電極層から基板上のシード層への短絡を防ぐために絶縁材料によって被覆されている。
【０１２５】
シード層への電気的接続が主電極の集積部分となる実施の形態もある。この場合、主電極上のシード層接続は、導電電極層に接続する主電極の導電部から絶縁されていなければならない。さもないと、主電極がＥＣＰＲエッチングまたはＥＣＰＲめっき処理に使用された場合、２つの電極間で短絡が起こる可能性がある。主電極の導電電極層への電気的接続を、キャリアの絶縁コーティングが除去されている前記キャリアの裏側中央に設ける実施の形態もある。この場合、シード層接続は、絶縁材料によってキャリアの導電部から分離された、裏側周辺から前側への導電層であっても良い。前記シード層接続は、導電電極層について上述した材料から同様の方法を用いて形成しても良い。
【０１２６】
図７（ｆ）は、導電性キャリア、絶縁パターン層７、および導電電極層４からなる主電極８を示す。前記絶縁パターン層は、接続層５を通して電気的接続が可能な裏側中央および前側の空洞内を除く、導電性キャリアの全領域を覆っている。前記シード層接続３１は主電極の裏側周辺部、端部、および前側周辺部に設けられている。シード層接続３１は主電極のその他の導電部から絶縁パターン層により絶縁されている。絶縁パターン層はシード層接続の側部に位置しても良い。
【０１２７】
図７（ｇ）は、絶縁パターン層７、導電性キャリア１、導電電極層４、接続層５およびシード層接続３１からなる主電極８が、シード層１８を備えた基板１７に接触して配置された様子を示す。絶縁層とシード層の間の空洞によって規定される電気化学セル内に電解質２９が封入されている。外部電圧源が接続層５（接続層は前記キャリア１を介して前記導電電極層４に電気的に接続している）およびシード層接続３１（前記シード層接続は前記シード層に電気的に接続している）に接続して、絶縁パターン層の空洞内の陽極である前記導電電極層に事前に堆積された陽極材が溶解して電解質に運ばれ、めっき構造２４が前記電気化学セル内の陰極であるシード層上に形成される。電圧源の極性を反転することによって、シード層は電気化学的にエッチングされる。
【０１２８】
図７（ｈ）は、シード層接続３１が、絶縁パターン層の空洞に隣接する端部を除く絶縁パターン層７のほぼ全面にあたる広い領域に形成された様子を示す。図７（ｈ）中、シード層接続３１の個々の部分は、絶縁パターン層が連続面を形成するかもしれないため、図示されていない部分によって相互接続されている。
【０１２９】
絶縁パターン層が連続面を形成しない場合、図７（ｉ）に示すように、シード層接続３１の個々の部分は、キャリアを通って、キャリアの裏側の接続領域に接続する。さもなければ、分離したシード層接続３１の個々の部分に接触するシード層が、シード層接続３１の部分間の接続を形成する可能性がある。シード層接続３１の個々の部分は、シード層、特に薄いシード層、の抵抗の低減に寄与する。抵抗の低減には後述するような効果がある。
【０１３０】
本発明の一実施の形態によれば、主電極は少なくとも部分的に導電性および／または半導体のキャリアと、導電電極層と、絶縁パターン層、および／または事前に堆積された陽極材とを有し、導電性シード層を備えた基板と共に少なくとも1つの電気化学セルを形成する。前記電気化学セルは前記絶縁パターン層の空洞に封入された電解質からなり、前記導電電極層または事前に堆積された陽極材および前記シード層に接触している。前記キャリア、前記導電電極層、前記シード層および／または前記事前に堆積された陽極材の導電部の厚さおよび抵抗率は、電気化学セル間の電流密度差を最小限に抑えるように調整される。例えば、前記厚さおよび抵抗率は、電流密度差を５０％未満、例えば２０％未満、例えば１０％未満、例えば５％未満、例えば約1％未満、とするように調整される。
【０１３１】
例えば、薄いシード層の抵抗は、抵抗性電圧の降下、つまりシード層上の位置間の電位差を生じることがある。主電極の導電性材料を類似または同等の抵抗性電圧降下、つまり前記主電極上の対応する位置間の電位差を得るように調整することもできる。
【０１３２】
ある実施の形態においては、主電極の前記導電性／半導体部分は導電性材料および／または導電性材料からなる層を少なくとも1つ備え、前記少なくとも1つの層は領域ごとに異なる厚さおよび／または抵抗率を有している。一例としては、主電極中心から半径方向に離れた位置に比べて、半径方向に近い位置において、前記少なくとも1つの導電性／半導体層は厚くなる。別の例としては、主電極中心から半径方向に離れた位置に比べて、半径方向に近い位置において、前記少なくとも1つの層の抵抗率は低くなる。さらに別の例としては、電極中心から半径方向に離れた位置に比べて、半径方向に近い位置において、前記少なくとも1つの層の特定導電性は高くなる。
【０１３３】
ある実施の形態においては、主電極は、個々に異なる外部電位に接触可能な複数の位置および／または領域を有していても良い。異なる外部電位を、シード層の抵抗性電圧降下により前記外部電位の差が前記シード層の対応する位置間の電位差と等しいまたは類似している前記主電極上の位置に印加しても良い。
【０１３４】
ある実施の形態においては、電気化学セル間の電位差および／または電流密度差は、数学モデルにより計算、および／または実験により測定できる。
【０１３５】
ある実施の形態においては、主電極の導電性／半導体部分の特定導電性は前記シード層の特定導電性以上である。例えば、前記導電性／半導体キャリア、前記導電電極層および/または前記事前に堆積された陽極材の特定導電性の合計は前記シード層の特定導電性以上、例えば２倍以上、例えば５倍以上、例えば７倍以上、例えば約１０倍以上、である。
【０１３６】
ある実施の形態においては、前記主電極は円形状をなしている。例えば、ＳＥＭＩＴＭ基準によると、主電極はシリコンウェハとほぼ同じ寸法を有していても良い。例えば、前記主電極は、直径１００ｍｍ、１５０ｍｍ、２００ｍｍ、３００ｍｍまたは４５０ｍｍのシリコンウェハの標準寸法を有していても良い。前記基板は主電極と同様の円形状および／または厚さを有していても良い。
【０１３７】
ある実施の形態においては、前記主電極は外部電源から導電電極層への電気的接続を許容するように調整されている。電気接続領域３３（図１９参照）を、例えば前記導電電極層４と接触している前記キャリア１に接触させて主電極８の裏側に配置しても良い。主電極上に複数の電気接続領域３３が存在し、それぞれが絶縁材料３２により分離されていても良い。電気接続領域３３は、例えば、円形、正方形、矩形、円弧、環状および／またはそれらの部分形状を有していても良い。ある実施の形態においては、図１９（ａ）および（ｂ）に示すように、主電極８の裏側中心部に円形の電気接続領域３３および／または裏側中心部と周辺部の間に少なくとも１つの環状電気接続領域３３が絶縁材料３２により分離されて配置されていても良い。また、ある実施の形態においては、少なくとも２つの環状および／または円弧状の接続領域が主電極の中心部と周辺部の間に位置していても良い。少なくとも２つの環状および／または円弧状の接続領域は、中心部から周辺部の領域にわたって均一に広がっていても良い。別の実施の形態においては、異なる接続領域間の半径方向の間隔は、中心部から離れるほど狭くなる。ある実施の形態においては、中心部と周辺部の間の環および／または円弧の数は少なくとも３、例えば少なくとも４、例えば少なくとも５、例えば少なくとも８より多い。接続領域は相互に独立して配置され、異なる外部電位がそれぞれの接続領域に個別に印加されても良い。異なる外部電位が少なくとも１つの接続領域内の異なる位置に印加される実施の形態もある。外部電源からの接続部を、例えば電流／電位の拡散を均一にするために、１つの接続領域内の異なる位置に設けても良い。
【０１３８】
別の実施の形態においては、同じ外部電位を主電極上の異なる接続領域の少なくとも一部に印加しても良い。ある実施の形態においては、例えば主電極の裏側のすべてのまたはほぼすべての接続領域が、例えば電気めっき法により前記主電極に陽極材を事前に堆積する際、同一またはほぼ同一の電位で外部電源に接触していても良い。前記電気めっき法はシード層からのＥＣＰＲエッチングおよび／または標準的な電気めっき法により実施できる。
【０１３９】
一例として、主電極が基板と共に少なくとも１つの電気化学セルを形成し、便宜上、前記電気化学セルが前記主電極と基板の間の全領域を覆っているものとする。均一の厚さを有する薄い導電性シード層が半径２００ｍｍの円形の基板上に形成され、前記シード層の特定導電性は５Ω-１であるものとする。前記主電極はキャリア、導電電極層、および絶縁パターン層からなり、半径２００ｍｍのディスク形状をしている。前記キャリアと前記導電電極層の特定導電性の合計は２５Ω-１であるものとする。外部電圧が前記主電極の裏側中心部および前記シード層の全周辺に印加され、電気化学セルの少なくとも一部はシード層と主電極の径中心に位置し、電気化学セルの少なくとも一部はシード層と主電極の径周辺に位置している。図８（ａ）は、導電電極層の電位を示し、図中、最大電位差は６ｍＶである。図８（ｂ）は、シード層の電位差を示し、図中、最大電位差は５ｍＶである。この結果、図８（ｃ）に示すように、中心部の電流密度は１３.７ｍＡ／ｍｍ２となり、周辺部の電流密度は１３.５Ａ／ｄｍ２となる。これは、異なる位置においてほぼ同一の電流密度を得るために、主電極の導電部の特定導電性がシード層に整合される様子を例示するものである。
【０１４０】
別の例として、前記シード層の特定導電性は５Ω-１であり、前記キャリアと前記導電電極層の特定導電性の合計は３０Ω-１であるものとする。図９（ａ）は、導電電極層の電位差を示し、図９（ｂ）は、シード層の電位差を示している。これにより、図９（ｃ）に示すように、中心部の電流密度は１３.７Ａ／ｄｍ２となり、周辺部の電流密度は１３.７Ａ／ｄｍ２となる。これは、異なる位置において同一の電流密度を得るために、主電極の導電部の特定導電性がシード層に整合される様子を例示するものである。
【０１４１】
さらに別の例として、前記シード層の特定導電性は５Ω-１であり、前記キャリアと前記導電電極層の特定導電性は１００Ω-１であるものとする。図１０（ａ）は、シード層の電位差を示している。これにより、図１０（ｂ）に示すように、中心部の電流密度は約１３.７Ａ／ｄｍ２となり、周辺部の電流密度は約１４.４Ａ／ｄｍ２となる。これは、主電極の導電部の特定導電性のシード層への整合度が低く、異なる位置の電流密度に顕著な相違が生じた様子を例示するものである。
【０１４２】
上記の例において、単一の電気化学セルが前記シード層と主電極の間の全表面を覆っているものとしたが、多くの実施の形態においては、前記絶縁パターン層に分離された複数の電気化学セルが存在する。例えば、セル領域はシード層および主電極層の全領域の５〜５０％を被覆していても良く、前記主電極層およびシード層上に均一に広がっている。また、上記の例において示した結果は、複数の電気化学セルが存在した場合の結果と類似するものである。
【０１４３】
上記の例で説明したように、少なくとも１つの電気化学セルと電気的に接続する主電極の導電層の形状および抵抗率は、シード層の形状および特定導電性に関連して選択することができるため、主電極の導電層の電位降下をシード層と同一またはほぼ同一にすることができ、電気化学セルにおける電流密度を同一またはほぼ同一にすることができる。
【０１４４】
電位降下および電流密度分布に係る前記記述は、ｘ、ｙ、ｚ座標により定義されるどの部材（主電極および／またはシード層等）および外部電圧を印加するためのどの接触部にも当てはまる。前記部材における電位分布は、σを導電性、Ｖを電位とした時、以下の偏微分方程式により記述できる。
−σ・（δ2Ｖ／δｘ2＋δ2Ｖ／δｙ2＋δ2Ｖ／δｚ2）＝０
【０１４５】
境界条件は電位Ｖまたは電流密度Ｊとして設定される。例えば
１．前記接触領域において：所定の電位Ｖまたは所定の電流密度
Ｊ＝−σ・（δＪ／δｘ＋δＪ／δｙ＋δＪ／δｚ）
２．前記電気化学セルに接触する表面において：電流密度
Ｊ＝−σ・（δＪ／δｘ＋δＪ／δｙ＋δＪ／δｚ）
上記において、ｉ０を交換電流密度、Ｃを前記電気化学セルの電気化学特性に依存する定数、ηを陽極表面または陰極表面上のある位置における過電位とした時、前記電気化学セルのいかなる位置のＪもButler-Volmer式：Ｊ＝ｉ０＊ｅｘｐ（Ｃ＊（η））によって記述できる。
３．電気的に絶縁性の表面において：電流密度
Ｊ＝−σ・（δＪ／δｘ＋δＪ／δｙ＋δＪ／δｚ）＝０
【０１４６】
前記微分方程式は、例えばオイラー法、テイラー級数法またはルンゲ・クッタ法等の常微分方程式（ordinary differential equation：ＯＤＥ）を解く方法、または有限差分法、クランク・ニコルソン法または楕円型偏微分方程式等の偏微分方程式を解く方法のような数値法による計算を用いて解くことができる。例えば球座標を用いて、二次元系に対してこのような数値法を使用する実施の形態もある。三次元系に対してこのような数値法を使用する実施の形態もある。さらに、このような数値法において有限要素法を用いる実施の形態もある。
【０１４７】
ある実施の形態においては、主電極の導電層の形状および特定導電性をシード層の形状および特定導電性に適合するように選択する工程は、前記導電層および／または前記シード層の電位分布を測定する工程を含んでも良い。また、別の実施の形態は、前記少なくとも１つの電気化学セルにおける電流密度（すなわちめっき／エッチング速度）分布を測定する工程を含んでも良い。めっき／エッチング速度は電流密度に線形依存するため、例えば、前記電流分布を測定する工程は前記少なくとも１つの電気化学セルにおいて形成された構造層の厚さ分布を測定する工程を含んでも良い。さらに別の実施の形態においては、前記少なくとも１つの電気化学セルにおける電流密度分布を測定した後主電極の前記導電層の形状および厚さを変更し、その後前記少なくとも１つの電気化学セルの位置間の電流密度差が最小化されるまで変更と電流密度分布の測定を行う反復法が用いられる。
【０１４８】
図２０（ａ）および（ｂ）に示すように、電気化学セルは、中心の主電極の第１の接触部および周辺部に沿ったシード層の第２の接触部に、例えば円形の極性分布を有していても良い。この場合、導電層の抵抗は特定導電性と指数関数的関係を持つ。このため、シード層の電位分布は図８（ｂ）に示すように指数関数的になる。比較的均一な電流分布を得るために、主電極の特定導電性はシード層の特定導電性の約５〜７倍であることが望ましい。
【０１４９】
別の実施の形態においては、電気化学セルは、矩形主電極の一辺の第１の接触部および矩形シード層の対抗する辺の第２の接触部に線形分布を有していても良い。この場合、電位分布は線形となる。ある実施の形態においては、電気化学セルにおいてほぼ均一の電流密度を得るために、主電極の特定導電性はシード層の特定導電性とほぼ等しくても良い。
【０１５０】
主電極の特定導電性は、図７（ｈ）から分かるように、様々な要因に影響される。主電極は導電性／半導体材料からなるディスク１を含んでいても良い。ディスクは、異なる材料からなる複数のディスク部材からなっていても良い。これらの材料が共にディスクの特定導電性を形成する。例えばディスクは、抵抗率を決める所定の率でドープされたシリコン等の半導体材料からなっていても良い。ドーピングは全表面にわたって均一でも異なっていても良い。半導体材料は、特定導電性をさらに適合するために白金または金等の導電性材料からなる層を備えていても良い。ディスクは、均一の厚さを有していても異なる厚さを有していても良い。
【０１５１】
導電性および／または半導体ディスクは、図７（ｈ）に示すように、空洞の底部にのみ導電電極層４を備えていても良い。この材料は大抵ディスクよりも薄いため、特定導電性への寄与は小さい。導電電極層４上に陽極材を事前に堆積しても良い。この陽極材も、厚さとセル密度に応じてある程度特定導電性に寄与する。つなり、陽極材が厚くセル密度が高ければ特定導電性は高くなる。ある実施の形態においては、これらの材料は、異なる長さの電気化学セルを形成して異なる電流密度を生じるために改変されても良い。例えば、空洞の高さが２５μｍであった場合、材料４の高さはある空洞内で１μｍ、別の空洞内で２０μｍであって良く、これにより電気化学セルを流れる電流に影響を及ぼす。例えば限界電流に近い時のように、電流密度が高く電気化学エッチング／めっき処理の物質移行が制限される場合、または電気化学セルの電解質の導電性が低い場合、この傾向は顕著となる。
【０１５２】
図７（ｈ）に示すように、エッチング／めっき処理中にシード層と接触する材料３１がシード層の特定導電性の向上を支援し、電流分布をより均一にする。
【０１５３】
これらすべての要因を組み合わせて、所望の結果を得ることができる。また、上記のように、異なる電位を主電極の異なる部分および基板に印加しても良い。
【０１５４】
ある実施の形態においては、主電極８の製造中、導電電極層４とキャリア１の導電性／半導体部分の特定導電性を、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理が施されている基板１７上のシード層１７の特定導電性と一致させても良い。低いまたは高い抵抗率の材料を選択することにより、および／またはキャリア１および／または導電電極層４を厚くまたは薄くすることにより、キャリア１および／または導電電極層４の特定導電性をそれぞれ大きくまたは小さくすることができる。ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中の電流の総抵抗は、以下の経路の抵抗の合計により決まる。
１．キャリア１の導電性／半導体部分
２．導電電極層４
３．ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理により形成された電気化学セル２３
４．基板上のシード層１８
【０１５５】
便宜上、前記キャリア１の導電性／半導体部分を通る経路の抵抗をＲ1とし、前記導電電極層４を通る経路の抵抗をＲ4とし、前記シード層１８を通る経路の抵抗をＲ18とし、前記ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理により形成された電気化学セル２３を通る経路の抵抗をＲ23とする。
【０１５６】
ある実施の形態においては、主電極８のキャリア１および導電電極層４は、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中に供給される電流が、キャリア１、導電電極層４およびシード層１８を通過する際、どの領域内で電気化学セル２３を流れるかにかかわらず等しい総抵抗を受けることを特徴とする。これは、外部電源からキャリア１の裏側中央および基板１７上のシード層１８の周辺部のみへの電気的接続を形成することにより実現できる。この場合、キャリア１の裏側中央から前記キャリア、導電電極層４、シード層１８を通って周辺部の電気的接続へ流れる電流に対する総抵抗は、どの領域内で電気化学セル２３を流れるかにかかわらず同じである。また、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理中の電流密度もシード層電気的接続に対する電気化学セルの位置にかかわらず同じである。したがって、電流密度に線形に比例するエッチング速度および／またはめっき速度は、位置にかかわらず電気化学セル２３内すべてで同じである。上記のように主電極／シード層抵抗を一致させることにより、本質的に従来の電着／電気化学エッチングに係る、不均一な径方向高さ分布を生じる熱効果と呼ばれる径方向依存性の不均一なエッチング／めっき速度の問題を低減することができる。
【０１５７】
ある実施の形態においては、例えばシード層が薄い場合、キャリア１および導電電極層４の総抵抗はシード層１８の抵抗よりも小さくなり、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理を行なう際に、基板または主電極中央よりも周辺部に近接して位置する電気化学セル２３内の電流密度が高くなる。例えばシード層が厚い場合、キャリア１および導電電極層４の総抵抗はシード層１８の抵抗よりも大きくなり、ＥＣＰＲエッチングおよび／またはＥＣＰＲめっき処理を行う際に、基板１７または主電極８中央よりも周辺部に近接して位置する電気化学セル２３内の電流密度が低くなる。
【０１５８】
例えば、図１２に示すように、中央の電気化学セル２３への経路または電気化学セル２３からの経路の抵抗Ｒ’を、Ｊ’を中央の電気化学セルの電流密度、Ｊ”を周辺部の電気化学セルの電流密度とした場合、以下の関係を満たすように周辺部の電気化学セルへの経路または電気化学セルからの経路の抵抗Ｒ”と一致させることができる。
1. if R=1/(1/R1’+1/R4’)+R18’ is equal to R”=1/(1/R1”+1/R4”)+R18”, then j’=j”; or
2. if R’=1/(1/R1’+1/R4’)+R18’ is greater than R”=1/(1/R1”+1/R4”)+R18”+, then j’<j”; or
3. if R’=1/(1/R1’+1/R4’)+R18’ is less than R”=1/(1/R1”+1/R4”)+R18”, then j’>j”’
【０１５９】
抵抗Ｒ1およびＲ4を異なる方法でＲ18と一致させることにより、主電極の中心から周辺部へ径方向に沿った、ＥＣＰＲエッチング構造および／またはＥＣＰＲめっき構造の特定の高さ分布を得ることができる。
【０１６０】
図１（ｄ）に示すように、キャリア１の導電性部分（例えば導電性／半導体ディスク２）が、絶縁コーティング層３の存在によって前側中央の導電電極層４にのみ接続している実施の形態もある。この場合、導電電極層４の厚さと抵抗率のみシード層１８と一致させれば良い。
【０１６１】
ＥＣＰＲエッチング構造および／またはＥＣＰＲめっき構造２４の径方向高さ分布を、前または後の工程による異なる高さ分布を保障するために用いる実施の形態もある。ある実施の形態においては、図１３（ａ）に示すように、主電極における抵抗を、（例えばＰＶＤにより）凹面層２５を備えた基板１７上に均一な厚さで形成されたシード層１８の抵抗と一致させて、１／Ｒ1＋１／Ｒ４＜１／Ｒ18となるようにし、ＥＣＰＲエッチング構造および／またはＥＣＰＲめっき構造２４が凹面層を保障する凹状径方向高さ分布を有して形成される。これにより、図１３（ｂ）に示すように、前記ＥＣＰＲエッチング構造および／またはＥＣＰＲめっき構造２４の上端部の高さが基板から均一の高さｈとなる。また、別の実施の形態においては、図１４（ａ）に示すように、主電極における抵抗を、（例えばＰＶＤにより）凸面層２６を備えた基板１７上に均一な厚さで形成されたシード層１８の抵抗と一致させて、１／Ｒ1＋１／Ｒ4＞１／Ｒ18となるようにし、ＥＣＰＲエッチング構造および／またはＥＣＰＲめっき構造２４が凸面層を保障する凸状径方向高さ分布を有して形成される。これにより、図１４（ｂ）に示すように、前記ＥＣＰＲエッチング構造および／またはＥＣＰＲめっき構造２４の上端部の高さが基板から均一の高さｈとなる。
【０１６２】
特定のめっき効果またはエッチング効果を得るために、主電極を中心部から異なる厚みを有するおよび／または中心部から異なる特定導電性を有する異なる材料からなる電極層およびディスクを用いて形成しても良い。例えば、中心部から半径方向距離半分の位置において厚さを半分にしたり、または抵抗率を２倍にしたりしても良い。
【０１６３】
ＥＣＰＲエッチング構造層またはＥＣＰＲめっき構造層の厚さ分布を高精度に均一化する方法を用いて主電極を配置する実施の形態もある。前記構造層の一部に不均一なパターンを設けるため、絶縁パターン層の空洞内においてキャリアおよび／または導電電極層の少なくとも一部を変更しても良い。ある実施の形態においては、図２１（ａ）に示すように、主電極８のキャリア１は、絶縁パターン層７の少なくとも１つの空洞に凹みを有していても良い。前記凹みは壁を導電電極層４に被覆され、陽極材２８が前記導電電極層に事前に堆積されている。前記凹みを有する前記空洞内の基板１７にＥＣＰＲめっき処理を施している間、絶縁パターン層７の壁に近い領域の電流密度（めっき速度）が高くなり、図２１（ｂ）に示すように、ＥＣＰＲめっき構造２４の高さが大きくなる。
【０１６４】
別の実施の形態においては、図２２（ａ）に示すように、キャリア１および導電電極層４は絶縁パターン層７の少なくとも１つの空洞に突出構造を有し、陽極材２８が前記導電電極層に事前に堆積されている。突出構造を有する前記空洞内の基板１７にＥＣＰＲめっき処理を施している間、突出構造に近い基板上の領域の電流密度（めっき速度）が高くなり、図２２（ｂ）に示すように、ＥＣＰＲめっき構造２４の高さが大きくなる。場合によっては、連動衝突構造、はんだボール配置盤または機械的配置構造／基準等のアプリケーションには、図２１（ｂ）および図２２（ｂ）に示すように、不均一な高さの構造層を形成する実施の形態を適用しても良い。
【０１６５】
以上、本方法のいくつかの工程を異なる組み合わせで説明した。しかし、この明細書を読んだ当業者が想到し得る別の組み合わせも可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。また、これらの工程は本発明の範囲内で種々の変更が可能である。したがって、本発明は添付の請求項によってのみ制限されるものとする。
【図面の簡単な説明】
【０１６６】
【図１】導電性または半導体キャリアから主電極を形成する方法の工程を模式的に表した断面図である。
【図２】非導電性キャリアから主電極を形成する方法の工程を模式的に表した断面図である。
【図３】パターンに導電層が追加された導電性キャリアから主電極を形成する方法の工程を模式的に表した断面図である。
【図４】キャリアにパターンが形成された主電極を形成する方法の工程を模式的に表した断面図である。
【図５】パターンのセルが深い主電極の模式断面図である。
【図６】粘着層が絶縁パターン層に接着された主電極を形成する方法の工程を模式的に表した断面図である。
【図７】（ａ）および（ｂ）はそれぞれ、大きな基板上の主電極の模式断面図および上面図であり、（ｃ）および（ｄ）、（ｅ）はそれぞれ、１または複数の空洞を備えた主電極の模式断面図および上面図であり、（ｆ）、（ｉ）は、基板への接触領域を備えた主電極の模式断面図である。
【図８】（ａ）および（ｂ）は、ある実施の形態に係る主電極とシード層の電位分布を示す図であり、（ｃ）は、電流分布を示す図である。
【図９】（ａ）および（ｂ）は、別の実施の形態に係る主電極とシード層の電位分布を示す図であり、（ｃ）は、電流分布を示す図である。
【図１０】（ａ）および（ｂ）は、さらに別の実施の形態に係るシード層の電位分布を示す図であり、（ｃ）は、電流分布を示す図である。
【図１１】（ａ）および（ｂ）は、別の実施の形態に係る主電極とシード層の電位分布を示す図であり、（ｃ）は、電流分布を示す図である。
【図１２】電気化学セルにおける導電路の拡大断面図である。
【図１３】最初から凹状の基板を示す断面図である。
【図１４】最初から凸状の基板を示す、図１３に類似した断面図である。
【図１５】ある実施の形態に係る、３次元空洞をパターン層に有する主電極の模式断面図である。
【図１６】別の実施の形態に係る、３次元空洞をパターン層に有する主電極の模式断面図である。
【図１７】ある実施の形態に係る、材料が不均一に事前堆積された異なる深さの空洞を有する主電極の模式断面図である。
【図１８】別の実施の形態に係る、材料が不均一に事前堆積された空洞を有する主電極の模式断面図である。
【図１９】複数の接触部を有する主電極の模式断面図であり、（ｂ）は、（ａ）に示した主電極の平面図である。
【図２０】電気化学セルの模式断面図である。
【図２１】極モデルおよび線形モデルにおける電流分布を模式的に表した断面図である。
【図１】
2009516081.tif 000003
【図２】
2009516081.tif 000004
【図３】
2009516081.tif 000005
【図４】
2009516081.tif 000006
【図５】
2009516081.tif 000007
【図６】
2009516081.tif 000008
【図７】
2009516081.tif 000009
【図８】
2009516081.tif 000010
【図９】
2009516081.tif 000011
【図１０】
2009516081.tif 000012
【図１１】
2009516081.tif 000013
【図１２】
2009516081.tif 000014
【図１３】
2009516081.tif 000015
【図１４】
2009516081.tif 000016
【図１５】
2009516081.tif 000017
【図１６】
2009516081.tif 000018
【図１７】
2009516081.tif 000019
【図１８】
2009516081.tif 000020
【図１９】
2009516081.tif 000021
【図２０】
2009516081.tif 000022
【図２１】
2009516081.tif 000023
【手続補正書】
【提出日】平成19年9月17日(2007.9.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に配置された主電極を有するシステムであって、
前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、
前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続し、
前記基板は前記第１の面に接触または隣接する上面を有し、導電性材料および／または導電性材料からなる構造を上面上に備え、
前記基板導電性材料は少なくとも１つの電源コンタクトに電気的に接続し、
複数の電解質を含む電気化学セルが前記空洞、前記基板導電性材料および前記電極導電性材料によって区切られて形成され、
前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗および前記基板導電性材料と前記基板電源コンタクトの間の基板抵抗は、前記電極導電性材料の特定導電性が平均して前記基板導電性材料の特定導電性の０．１〜１００倍となるように適合されることを特徴とするシステム。
【請求項２】
前記電極導電性材料の特定導電性は平均して前記基板導電性材料の特定導電性の０．５〜２０倍であることを特徴とする請求項１に記載のシステム。
【請求項３】
前記電極導電性材料の特定導電性は平均して前記基板導電性材料の特定導電性の１〜１０倍であることを特徴とする請求項１に記載のシステム。
【請求項４】
前記電極導電性材料の特定導電性は平均して前記基板導電性材料の特定導電性の１〜７倍であることを特徴とする請求項１に記載のシステム。
【請求項５】
前記特定導電性は主電極の全表面にわたって異なるように設定されることを特徴とする請求項１または２に記載のシステム。
【請求項６】
前記特定導電性は材料の厚さを変更することにより異なるように設定されることを特徴とする請求項５に記載のシステム。
【請求項７】
前記特定導電性は材料の抵抗率を変更することにより異なるように設定されることを特徴とする請求項５または６に記載のシステム。
【請求項８】
前記材料は、前記抵抗率を得るために可変ドーピングを有するドープ半導体材料であることを特徴とする請求項７に記載のシステム。
【請求項９】
前記電極導電性材料は、前記第１の面とほぼ同等の面積を持つディスクを備えていることを特徴とする請求項１〜８のいずれか１項に記載のシステム。
【請求項１０】
前記ディスクは導電性材料および／または半導体材料からなることを特徴とする請求項９に記載のシステム。
【請求項１１】
前記電極導電性材料は、各空洞の底部に、空洞導電性材料を含むことを特徴とする請求項１〜１０のいずれか１項に記載のシステム。
【請求項１２】
前記空洞導電性材料は、前記空洞の底部に堆積され、不活性物質であることを特徴とする請求項１１に記載のシステム。
【請求項１３】
前記空洞導電性材料は、前記空洞内に事前に堆積され、めっき処理中に少なくとも部分的に消費される材料であることを特徴とする請求項１２に記載のシステム。
【請求項１４】
前記空洞導電性材料は前記ディスクに電気的に接続していることを特徴とする請求項１１、１２または１３に記載のシステム。
【請求項１５】
前記ディスクは略一定の厚さを有していることを特徴とする請求項１１〜１４のいずれか１項に記載のシステム。
【請求項１６】
前記ディスクは、異なる特定導電性を有する複数のディスク部材を備え、
前記ディスク部材は相互に重なりあっていることを特徴とする請求項１５に記載のシステム。
【請求項１７】
前記電極電源コンタクトは前記ディスクの中央に配置されていることを特徴とする請求項９〜１６のいずれか１項に記載のシステム。
【請求項１８】
前記電極電源コンタクトは複数の個別コンタクトからなることを特徴とする請求項９〜１７のいずれか１項に記載のシステム。
【請求項１９】
前記個別コンタクトは、ディスクの中心からの半径に、少なくとも１つのリングコンタクトまたはリング断片コンタクトを備えていることを特徴とする請求項１７または１８に記載のシステム。
【請求項２０】
各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されることを特徴とする請求項１８または１９に記載のシステム。
【請求項２１】
前記ディスクは略円形であることを特徴とする請求項９〜２０のいずれか１項に記載のシステム。
【請求項２２】
少なくとも１つの前記ディスク部材の厚さは、ディスク中心からの距離によって変化することを特徴とする請求項２１に記載のシステム。
【請求項２３】
基板最上面の少なくとも一部に形成されたシード層によって、少なくとも部分的に前記基板抵抗を得ることを特徴とする請求項１〜２２のいずれか１項に記載のシステム。
【請求項２４】
前記基板電極コンタクトは、前記基板上のシード層の周辺部の少なくとも一部に設けられることを特徴とする請求項２３に記載のシステム。
【請求項２５】
前記基板電極コンタクトは、前記基板上のシード層の周辺部に沿って設けられることを特徴とする請求項２３に記載のシステム。
【請求項２６】
前記基板電極コンタクトは複数の個別コンタクトからなることを特徴とする請求項２３、２４または２５に記載のシステム。
【請求項２７】
各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されることを特徴とする請求項２６に記載のシステム。
【請求項２８】
前記主電極は、前記シード層に電流を供給するための、前記シード層に接触する少なくとも１つの接触領域を備えていることを特徴とする請求項２３〜２７のいずれか１項に記載のシステム。
【請求項２９】
前記パターン層は、めっき処理またはエッチングの間基板導電性材料に接触するための導電性材料からなる少なくとも１つの領域を前記第１の面の空洞間に備え、前記領域の前記基板導電性材料の特定導電性を高めることを特徴とする請求項２３〜２８のいずれか１項に記載のシステム。
【請求項３０】
前記電極導電性材料の表面の電位差および／または前記基板導電性材料の表面の電位差が大きい場合、前記電気化学セルにおける前記表面間の電流密度差が１％を超過、例えば２％を超過するように、適合化を実施することを特徴とする請求項１〜２９のいずれか１項に記載のシステム。
【請求項３１】
前記適合化により、電極導電性材料の特定導電性は、平均して基板導電性材料の特定導電性の０．１〜１００倍、例えば０．５〜２０倍、例えば１〜１０倍、例えば約１〜７倍であることを特徴とする請求項３０に記載のシステム。
【請求項３２】
各空洞は、各空洞に特有の厚みを有する材料を備えていることを特徴とする請求項１〜３１のいずれか１項に記載のシステム。
【請求項３３】
基板上に配置される主電極であって、
前記主電極は、少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、
前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続し、
複数の電気化学セルが前記空洞、前記電極導電性材料および基板によって区切られて形成され、
前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗は、対象となる基板導電性材料に対して、前記電極導電性材料の特定導電性が平均して前記基板導電性材料の特定導電性の０．１〜１００倍となるように適合されることを特徴とする主電極。
【請求項３４】
前記電極導電性材料の特定導電性は平均して前記基板導電性材料の特定導電性の０．５〜２０倍であることを特徴とする請求項３３に記載の主電極。
【請求項３５】
前記電極導電性材料の特定導電性は平均して前記基板導電性材料の特定導電性の１〜１０倍であることを特徴とする請求項３３に記載の主電極。
【請求項３６】
前記電極導電性材料の特定導電性は平均して前記基板導電性材料の特定導電性の１〜７倍であることを特徴とする請求項３３に記載の主電極。
【請求項３７】
前記特定導電性は主電極の全表面にわたって異なるように設定されることを特徴とする請求項３３または３４に記載の主電極。
【請求項３８】
前記特定導電性は材料の厚さを変更することにより異なるように設定されることを特徴とする請求項３３に記載の主電極。
【請求項３９】
前記特定導電性は材料の抵抗率を変更することにより異なるように設定されることを特徴とする請求項３３または３４に記載の主電極。
【請求項４０】
前記材料は、前記可変抵抗率を得るために可変ドーピングを有するドープ半導体材料であることを特徴とする請求項３９に記載の主電極。
【請求項４１】
前記電極導電性材料は、前記第１の面とほぼ同等の面積を持つディスクを備えていることを特徴とする請求項３３〜４０のいずれか１項に記載の主電極。
【請求項４２】
前記ディスクは導電性材料および／または半導体材料からなることを特徴とする請求項４１に記載の主電極。
【請求項４３】
前記電極導電性材料は、各空洞の底部に、空洞導電性材料を含むことを特徴とする請求項３３〜４２のいずれか１項に記載の主電極。
【請求項４４】
前記空洞導電性材料は、前記空洞の底部に堆積され、不活性物質であることを特徴とする請求項４３に記載の主電極。
【請求項４５】
前記空洞導電性材料は、前記空洞内に事前に堆積され、めっき処理中に少なくとも部分的に消費される材料であることを特徴とする請求項４４に記載の主電極。
【請求項４６】
前記空洞導電性材料は前記ディスクに電気的に接続していることを特徴とする請求項４３、４４または４５に記載の主電極。
【請求項４７】
前記ディスクは略一定の厚さを有していることを特徴とする請求項４３〜４６のいずれか１項に記載の主電極。
【請求項４８】
前記ディスクは、異なる特定導電性を有する複数のディスク部材を備え、
前記ディスク部材は相互に重なりあっていることを特徴とする請求項４７に記載の主電極。
【請求項４９】
前記電極電源コンタクトは前記ディスクの中央に配置されていることを特徴とする請求項４１〜４８のいずれか１項に記載の主電極。
【請求項５０】
前記電極電源コンタクトは複数の個別コンタクトからなることを特徴とする請求項４１〜４９のいずれか１項に記載の主電極。
【請求項５１】
前記個別コンタクトは、ディスクの中心からの半径に、少なくとも１つのリングコンタクトまたはリング断片コンタクトを備えていることを特徴とする請求項４９または５０に記載の主電極。
【請求項５２】
各個別コンタクトは、めっき処理またはエッチングの間、特定の電位を供給されることを特徴とする請求項５０または５１に記載の主電極。
【請求項５３】
前記ディスクは略円形であることを特徴とする請求項４１〜５２のいずれか１項に記載の主電極。
【請求項５４】
少なくとも１つの前記ディスク部材の厚さは、ディスク中心からの距離によって変化することを特徴とする請求項５３に記載の主電極。
【請求項５５】
各空洞は、各空洞に特有の厚みを有する材料を備えていることを特徴とする請求項３３〜５４のいずれか１項に記載の主電極。
【請求項５６】
絶縁材料からなるパターン層を有する主電極の空洞に材料を堆積する方法であって、
電源への外部接続のための接触部を有する導電電極層からなる底部を持つ前記空洞を形成する工程と、
接触部材を支持部上に配置する工程と、
接触部材と前記導電電極層の間に少なくとも２つの接触部で電気的接続を確立するために前記主電極を接触部材上に配置する工程と、
前記空洞に堆積される材料からなる電気めっき陽極を前記主電極上に配置することにより、前記空洞、前記導電電極層および前記電気めっき陽極によって区切られた電解質を含む電気化学セルを形成する工程と、
前記電気化学セルに電流を流して材料を前記陽極から陰極である前記導電電極層に運び前記材料を空洞内の前記導電電極層上に堆積するために、電源を前記接触部材および前記電気めっき陽極に接続する工程と、
を含むことを特徴とする方法。
【請求項５７】
少なくとも部分的に絶縁材料からなり、導電性材料が堆積された複数の空洞を備える第１の面を有するパターン層を備え、前記電極導電性材料は少なくとも１つの電極電源コンタクトに電気的に接続する主電極を用いて基板をエッチングまたはめっきする方法であって、
前記主電極を支持部上に配置する工程と、
電解質を空洞に供給する工程と、
基板を前記主電極上に配置する工程と、を含み、
前記基板は導電性材料および／または導電性材料からなる構造を備えた上面を有し、
前記基板導電性材料は少なくとも１つの電源コンタクトに電気的に接続し、
電解質を含む電気化学セルが前記空洞、前記基板導電性材料および前記電極導電性材料によって区切られて形成され、
前記電気化学セルに電流を流して材料を前記主電極と前記基板の間に運ぶために、電源を前記電極電源コンタクトおよび前記基板電源コンタクトに接続し、
前記電極導電性材料と前記電極電源コンタクトの間の電極抵抗および前記基板導電性材料と前記基板電源コンタクトの間の基板抵抗を適合することを特徴とする方法。
【国際調査報告】
2009516081.tif 000024
2009516081.tif 000025
2009516081.tif 000026
2009516081.tif 000027