(57)【要約】ピンチベース抵抗を低く維持しながら高い電流キャリー性能を発揮するための高いセル密度を有するパワーＭＯＳＦＥＴの回路、方法及び装置である。１つのデバイスが、多様なメサ（トレンチゲート間の領域）サイズを有するトランジスタセルを使用する。ヘビーボディエッチはピンチベース抵抗を減少させるために比較的大きいセル内で用いられる。このエッチはメサ領域内のシリコンを除去し、その領域はより低インピーダンスのアルミニウムで置き換えられる。このエッチを受けないいくつかの比較的小さいセルは、デバイスの電流容量を増加させるのに用いられる。アバランシェ電流は、比較的大きいセルであって比較的低いピンチベースのセルに向かう。これは、これらのセルがより低いＢＶＤＳＳ降伏電圧を有することを保証することによってなされる。大きいセルのＢＶＤＳＳは、比較的広いメサのいずれかの側のトレンチゲートのクリティカルディメンションすなわち幅を調整することにより、又は、ヘビーボディエッチの深さを調整することにより、変化させることができる。【選択図】図２
2009525597.tif 000002
【特許請求の範囲】
【請求項１】
トレンチゲートパワーＭＯＳＦＥＴデバイスであって、
ヘビーボディエッチを用いて形成され且つ第１のセルピッチを有する第１の複数のセルと、
ヘビーボディエッチを用いずに形成され且つ前記第１のセルピッチよりも狭い第２のセルピッチを有する第２の複数のセルと、を含むことを特徴とするトレンチゲートパワーＭＯＳＦＥＴデバイス。
【請求項２】
前記ヘビーボディエッチは、前記第１の複数のセルのボディダイオード降伏電圧を制御するのに用いられることを特徴とする請求項１に記載のデバイス。
【請求項３】
トレンチの幅が前記第１の複数のセルのボディダイオード降伏電圧を制御するのに用いられることを特徴とする請求項１に記載のデバイス。
【請求項４】
所望のターンオフ電流仕様が前記第１の複数のセルのセル数を決定するのに用いられることを特徴とする請求項１に記載のデバイス。
【請求項５】
所望のオン抵抗が前記第２の複数のセルのセル数を決定するのに用いられることを特徴とする請求項４に記載のデバイス。
【請求項６】
前記第２のセルピッチが最小のデザインルールにより決定されることを特徴とする請求項１に記載のデバイス。
【請求項７】
トレンチゲートパワーＭＯＳＦＥＴデバイスであって、
第１のトレンチゲートと、
前記第１のトレンチゲートから第１の距離を隔てて配置される第２のトレンチゲートと、
前記第２のトレンチゲートから第２の距離を隔てて配置される第３のトレンチゲートと、
前記第１のトレンチゲートと前記第２のトレンチゲートとの間に配置され且つ第１のウェルを含む第１のボディ領域と、
前記第２のトレンチゲートと前記第３のトレンチゲートとの間に配置され且つ第２のウェルを含む第２のボディ領域と、を含み、
前記第１のボディ領域は、前記第２のボディ領域よりも、低いピンチベース抵抗及び低いドレイン−バルク降伏電圧を有するように製造され、
前記第１の距離は前記第２の距離よりも大きいことを特徴とするトレンチゲートパワーＭＯＳＦＥＴデバイス。
【請求項８】
前記第１のボディ領域は、ヘビーボディエッチを用いて製造されることを特徴とする請求項７に記載のデバイス。
【請求項９】
トレンチゲートパワーＭＯＳＦＥＴデバイスの製造方法であって、
広いセルの幅を決定するためにドレイン−バルク降伏仕様を使用するステップと、
広いセルのトレンチゲートの第１の幅を決定するために前記ドレイン−バルク降伏スペックを使用するステップと、
広いセルの第１の数を決定するためにアバランシェ電流仕様を使用するステップと、
狭いセルの幅を決定するために設計ルールの制限を使用するステップと、
狭いセルの第２の数を決定するためにオン抵抗仕様を使用するステップと、を含むことを特徴とするトレンチゲートパワーＭＯＳＦＥＴデバイスの製造方法。
【請求項１０】
前記第１の数の前記広いセル及び前記第２の数の前記狭いセルを含むデバイスを設計するステップを更に含み、
前記広いセルは前記第１の幅を有するトレンチゲートと接していることを特徴とする請求項９に記載の製造方法。
【請求項１１】
トレンチゲートパワーＭＯＳＦＥＴの設計方法であって、
第１のセルタイプの第１の電気的特性が第１の必要条件を満たすように前記第１のセルタイプの第１の物理パラメータを決定するステップと、
第２のセルタイプの前記第１の電気的特性が前記第１のセルタイプの前記第１の電気的特性を上回るように前記第２のセルタイプの第２の物理パラメータを決定するステップと、
第２の必要条件を満たすべき前記第１のセルタイプの第１の数を決定するステップと、
第３の必要条件を満たすべき前記第２のセルタイプの第２の数を決定するステップと、を含むことを特徴とするトレンチゲートパワーＭＯＳＦＥＴの設計方法。
【請求項１２】
前記第１の物理パラメータはセルの幅であることを特徴とする請求項１１に記載の設計方法。
【請求項１３】
前記第１の物理パラメータはヘビーボディエッチの深さであることを特徴とする請求項１１に記載の設計方法。
【請求項１４】
前記第１の物理パラメータはトレンチ幅であることを特徴とする請求項１１に記載の設計方法。
【請求項１５】
前記第１の電気的特性はボディダイオードの降伏電圧であることを特徴とする請求項１１に記載の設計方法。
【請求項１６】
前記第２の物理パラメータはセルの幅であることを特徴とする請求項１１に記載の設計方法。
【請求項１７】
前記セルの幅は最小設計ルールによって決定されることを特徴とする請求項１６に記載の設計方法。
【請求項１８】
前記第２の必要条件は所望のターンオフ電流仕様であることを特徴とする請求項１１に記載の設計方法。
【請求項１９】
前記第３の必要条件はオン抵抗仕様であることを特徴とする請求項１１に記載の設計方法。
【請求項２０】
前記第１の数の前記第１のセルタイプ及び前記第２の数の前記第２のセルタイプを有するデバイスを設計するステップを更に含むことを特徴とする請求項１１に記載の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパワーＭＯＳＦＥＴトランジスタに関し、特に多様なメサ寸法を有するパワーＭＯＳＦＥＴトランジスタに関する。
【背景技術】
【０００２】
パワーＭＯＳＦＥＴトランジスタの使用はいたるところに急速に広まりつつあり、それらの流行が来たる数年の間に広がるのは確実である。というのも、それらはアプリケーションの数が増加する中で役立つことを求められているからである。しかし、これらのアプリケーションの要求は、これらのデバイスの性能に負担を掛けている。それゆえに、改善された性能を有するパワーＭＯＳＦＥＴデバイスが必要とされる。
【０００３】
典型的な動作の間、導通時、パワーＭＯＳＦＥＴはインダクタを介して電流を引き込む。そのパワーＭＯＳＦＥＴをターンオフしたとき、そのインダクタは蓄積されたエネルギーを保持している。この蓄積されたエネルギーは、クオリティーファクター（quality factor）すなわちインダクタの”Ｑ”の関数として時間と共に減少するそのインダクタを介して電流を生成する。この電流は、そのデバイスがアバランシェ降伏モードに入ると、パワーＭＯＳＦＥＴ内で消散する。
【０００４】
アバランシェ電流は、パワーＭＯＳＦＥＴデバイスのボディダイオード、すなわち、そのドレインとウェル領域との間の接合部を経由してそのパワーＭＯＳＦＥＴデバイスを通過する。ｎチャネルトランジスタでは、アバランシェ電流はＮタイプドレインからＰウェルを経由してヘビーボディコンタクトへ流れる。このトランジスタはこの電流を扱うように設計されているので、この動作は破壊的なものではない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ウェル−ソースダイオードがターンオンした場合、副次的な寄生バイポーラ動作が始まる。この副次的な寄生バイポーラ動作は、そのデバイスにとって破壊的となり得るランナウェイ電流（runaway current）を引き起こす。ウェル抵抗が過大であった場合、すなわち、ピンチベース抵抗が大き過ぎた場合、そのウェル−ソースダイオードはターンオンし得る。
【０００６】
それゆえ、副次的なバイポーラ動作を妨げるためにピンチベース抵抗を低減することが望まれている。しかし、この抵抗を減らす技術の多くは、セルサイズをより大きくすることを招来する。より大きなセルサイズは、集積化され得るセルの数を減少させ、デバイス電流キャリー容量を減らす。
【０００７】
したがって、要求されているものは、ピンチベース抵抗を低く保ちながら多数のセルを有するパワーＭＯＳＦＥＴトランジスタを提供する回路、方法及び装置である。
【課題を解決するための手段】
【０００８】
それゆえ、本発明の実施例はピンチベース抵抗を低く保ちながら高い電流キャリー容量のための高セル密度を有するパワーＭＯＳＦＥＴのための回路、方法及び装置を提供する。
【０００９】
本発明の典型的な実施例は、多様なメササイズを有する多数のトランジスタセルを用いる。メサはトレンチパワーＭＯＳＦＥＴトランジスタのソース領域であり、つまり、メサはトレンチゲート間の領域である。他の実施例では２つ以上のサイズを使用しても良いが、ある特定の実施例ではそれらのセルについて２つのサイズのメサを使用する。
【００１０】
本発明の特定の実施例は、トレンチゲートパワーＭＯＳＦＥＴのピンチベース抵抗を低減するためにヘビーボディエッチを利用する。このエッチはメサ領域のシリコンを除去し、その領域はそのあとでより低いインピーダンスのアルミニウムで置き換えられる。しかし、ヘビーボディエッチのために必要とされるセルサイズは、高電流性能デバイスのための理想的なセルサイズよりも大きい。それゆえ、この実施例はまた、このエッチを受けない多数のより小さいメサセルを利用する。
【００１１】
より小さいメサセルはより高いピンチベース抵抗を有する。したがって、これらのデバイスに副次的なバイポーラ降伏が生ずるのを妨げるために、ほとんどのデバイスのアバランシェ電流は、より大きなメサセルであってより小さなピンチベース抵抗のセルに向かう。これは、これらのセルがより低いボディダイオード降伏（ＢＶＤＳＳ）電圧を有することを保証することによりなされる。特により大きいセルのＢＶＤＳＳは、いくつかの要求仕様に十分に適合するように、しかし、より小さいセルのＢＶＤＳＳ降伏電圧よりも低くなるように製造される。大きいセルのＢＶＤＳＳは、クリティカルディメンション（ＣＤ）、つまり、より広いメサのどちらか一方の側のトレンチゲートの幅を調整することにより、又は、ヘビーボディエッチの深さを調整することにより、変化させられ得る。
【００１２】
パワーＭＯＳＦＥＴは、したがって、所望のアバランシェ電流を扱うのに充分なより大きいセルを有するように設計される。所望のデバイス電流キャリー性能を提供するために必要とされる付加的なより小さいセルの数がそのあと追加される。本発明の種々の実施例は、1つ又はそれ以上のこれら又はここに記載された他の態様を利用しても良い。
【００１３】
以下の詳細な記述及び添付図を参照することにより、本発明の性質及び利点についてのより良い理解が得られるだろう。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の実施例とされ得るヘビーボディコンタクトエッチを有するトランジスタセルの側面図である。このデバイスは、ボディ、つまり、バルク領域１１０と、ドレイン１２０と、ソース領域１３０と、を含む。
【００１５】
典型的には、図１に示されるトランジスタがターンオンして導通したとき、そのトランジスタはインダクタを介して電流を引き込む。トランジスタがターンオフしたとき、インダクタに蓄積されたエネルギーが電流を生成する。この電流は、電流Ｉｏとしてここに示され、そのデバイスを介して流れる。この電流はボディダイオード内でアバランシェ降伏を引き起こす。本発明の実施例においては、当該降伏は破壊的ではなく、トランジスタはこの電流を扱かえるように設計されている。
【００１６】
しかしながら、ピンチベース抵抗が過剰になった場合、ウェル−ソースダイオードは、順方向バイアスのダイオードとなり、多量の電流を導通し始める。このダイオードはバイポーラトランジスタのエミッタとして動作する。この副次的なバイポーラ効果に起因して生じる電流は制御されず、そのデバイスを破壊するのに充分なほど大きくなる。ウェル−ソースダイオードが順方向バイアスのダイオードとなることを妨げるために、そのデバイスは、図１に示されるようにピンチベース抵抗を低減するヘビーボディコンタクトエッチを用いて修正される。
【００１７】
特に、領域１１０におけるボディの一部分がヘビーボディコンタクトエッチ１４０により除去されている。このアプローチは、メサからシリコン材料を取除くこと及びそれをアルミニウムのような低抵抗の物質で置き換えることを含む。
【００１８】
この方法は、そのデバイスのピンチベース抵抗を効果的に減らすことができる。しかしながら、ヘビーボディコンタクトエッチはより広いメサデバイスを要求し、その結果として、与えられたデバイスサイズにおけるセルの総数を減らす。しかし、その電流キャリー性能を増加させるために、つまり、その抵抗を減らすために、１つのデバイス内に多数のセルを含むことが望まれる。したがって、本発明の一実施例は、インダクタターンオフ電流を扱うために必要なのと同じくらいの多くのより広いセルを使用する一方、低抵抗のために、つまり、ターンオンして導通したときの高い電流キャリー性能のために、そのデバイス内のセルの総数を増やすことになる付加的なより狭いセルを用いる。
【００１９】
図２は、高いセル密度を提供しつつ、エッチングされたヘビーボディの低いベース抵抗Rｂｂを利用する２つの異なるメササイズを有するセル構造を説明している。この図は、１つの広いセル２１０と多数の狭いセル２２０を含む。広いセル２１０におけるメサの寸法は、ヘビーボディコンタクトエッチとして十分に大きく、一方、小さいセル２２０におけるメサの寸法は、トレンチ密度を最大化するのに十分な程度に小さい。この構造においては、以下のいくつかのパラメータがある。
【００２０】
Ｍ：大きいメサのサイズ
Ｍｌ：小さいメサのサイズ
ｎ：ダイ（ｄｉｅ）毎の大きいメサの数
ｎｌ：大きいメサ毎の小さいメサの数
ＣＤ：大きいメサのためのトレンチ開口
ＣＤｌ：小さいメサのためのトレンチ開口
再び、このデバイスがターンオフしたとき、アバランシェ電流（Ｉ０）が、負荷インダクタ内に蓄積されたエネルギーから生ずる。このボディダイオード降伏には２つのシナリオがある。
【００２１】
第１のシナリオにおいては、広い及び狭い両方におけるメサ又はセルのボディダイオードにおいて同時に降伏が発生する。より大きいメサを介して流れる電流は、ボディダイオード領域に起因して、小さいメサを介した場合に比較してＭ／Ｍｌ倍となる。ウェル−ソースダイオードが導通する（０．６ボルト以上の電圧により順方向バイアスになる）のを防ぐために、小さいメサの”ピンチベース”抵抗Ｒｂｂの必要条件は式１で表される。
【式１】
【００２２】
2009525597.tif 000003
【００２３】
このモデルによれば、ダイ毎の大きいメサの数（ｎ）又は大きいメサ毎の小さいメサの数（ｎｌ）の増加、又は、小さいメサのサイズに対する大きいメサのサイズの比率（Ｍ／Ｍｌ）の増加が小さいメサにおけるヘビーボディ構造の必要条件を大幅に低減する。この低減は、小さいメサ上の非エッチングヘビーボディ構造を可能とし、トレンチ密度をさらに増加させる。
【００２４】
この構造を有する現実のデバイスをモデリングするためのより正確な方法である第2のシナリオにおいては、隣接セルスクリーニング効果は、大きいメサ領域におけるボディダイオードに降伏を最初に生じさせる。非クランプインダクタンス電流（Ｉ０）は主として大きいメサを介して流れる。ピンチベース抵抗の上限は式２で表される。
【式２】
【００２５】
2009525597.tif 000004
【００２６】
ＵＩＳの性能、つまり、そのデバイスがアバランシェ降伏の状態にあるときの性能は、主としてダイ毎の大きいメサの数及びインダクタンス電流により決定され、より狭い範囲では狭いまたは小さいメサセルのピンチベース抵抗に依存する。これは、小さいメサ領域のピッチを減少させることにより、セルの数を更に増加させることを可能とする。大きいメサ領域におけるソース２３０は選択的なものであり、順方向電流及びＵＩＳ必要条件の両方に依存する。
【００２７】
アバランシェ電流が主として広いセルを流れることを確実にするために、広いセルのボディダイオード降伏電圧は小さいメサのセルの降伏電圧よりも小さくすべきである。しかし、いまだに、広いセルの降伏はいくつかの適用されるＢＶＤＳＳ仕様に合わせる必要がある。したがって、大きいメサダイオードのＢＶＤＳＳは制御可能なものとするのが望ましい。
【００２８】
大きいメサに隣り合うトレンチの深さを変更するか、又は、エッチングされたヘビーボディの深さを変更することにより、大きいメサのボディダイオード降伏ＢＶＤＳＳは、小さいメサのそれより小さくすることができる。第1のアプローチでは、図３に示されるように、異なるトレンチ深さが、大きいメサトレンチにおいて、同じトレンチエッチングの下でトレンチ開口（ＣＤ）３１０を変更することにより実現できる。また、大きいメサにおけるソース２３０は選択的なものであり、デバイスのＵＩＳ性能の必要条件及び順方向電流の導電性に依存する。
【００２９】
図４Ａはデバイスのトレンチ深さの変化をトレンチゲート幅の関数として説明している。このグラフは、トレンチＣＤが大きいほどトレンチが浅いことを示している。これは、次の図に示されるようにＢＶＤＳＳがトレンチ深さの関数であるので重要である。
【００３０】
図４Ｂは降伏電圧の変化をトレンチ深さの関数として説明している。このグラフはトレンチ深さによりどのようにＢＶＤＳＳが変化するのかを示している。トレンチが浅いほど降伏電圧が高い。これら２つの効果を利用することにより、大きいメサに隣り合うトレンチのＣＤは、大きいメサのボディダイオードのＢＶＤＳＳを仕様よりも高く、また、小さいメサのセルのそれよりも低くすることに用いることができる。
【００３１】
ＢＶＤＳＳの調整に用いることができる第２のアプローチでは、１つのメサ上のヘビーボディコンタクトの深さはヘビーボディエッチを通じて制御可能である。大きいメサ上のヘビーボディは非常に深くエッチングされるのでこの領域におけるボディダイオード上にパンチスルーが生じる。両アプローチとも広いセルが大部分のアバランシェ電流を捕らえるのを確実にするために用いられる。
【００３２】
ヘビーボディエッチの１つの欠点は、正確に制御するのが困難であることである。しかしながら、本発明の実施例によるデバイスでは、このエッチを有するセルは、このデバイス内のセルの総数の一部分のみである。したがって、ヘビーボディコンタクトエッチに起因するオン抵抗（Rdson）の変化は大幅に低減される。特に、１つのダイにおける少数（約（１＋ｎｌ）−１）のトレンチのみがヘビーボディコンタクトをエッチングし、変化を引き起こされたヘビーボディコンタクトはしたがって（１＋ｎｌ）倍に減少する。
【００３３】
本発明の特定の実施例では、Ｍ（大きいメサのサイズ）及びＣＤ（大きいメサのトレンチ開口）は所望のＢＶＤＳＳによって決定される。Ｍｌ（小さいメサのサイズ）の値は、ソース及びヘビーボディ領域の形成に用いられるフォトリソグラフィ性能及び埋め込み性能によって決定され、この値は実際に用いられるデザインルールに反映される。ｎ（大きいメサの数）の値はＵＩＳスペックよって決定される。つまり、式２によればソース−ウェルダイオードをターンオンすることなく、所望のオフ電流を扱うのに充分な大きさのメサデバイスであることが必要とされる。ｎｌ（大きいメサセル毎の小さいメサセルの数）の値は、オン抵抗の仕様によって決定される。
【００３４】
この構造の形成においては、所望の多様なメサ及びトレンチのサイズがフォトマスクレイアウト上にパターニングされ、リソグラフィ／エッチング技術を用いてウエハに転写される。図５は交互に並ぶソースまたはメササイズを有する現実のトレンチパターンのＳＥＭ画像を一例として表す。このパターニングはトレンチのエッチングを経て完了する。所望のエッチヘビーボディコンタクトは、また、リソグラフィ／エッチング技術を用いて、より大きいメサのヘビーボディ領域内のエッチコンタクトを明確にすることにより、明確にされる。
【００３５】
図６は本発明の実施例と一致するパワーＭＯＳＦＥＴデバイスの設計方法を説明するフローチャートである。この実施例では、第１及び第２のセルタイプの物理パラメータが明らかとなる。１つまたはそれ以上の電気的な特性を満たす必要のあるセルのタイプ毎の数が決定される。この決定から、本発明の実施例によるパワーＭＯＳＦＥＴはレイアウト及び製造される。
【００３６】
特に、第１のセルタイプのための物理パラメータは、ステップ６１０において、第１の電気的な特性が要求仕様を満たすように決定される。本発明の様々な実施例では、それらのパラメータはトレンチ幅ＣＤに限られず、ヘビーボディエッチの深さ、メサの幅、又は、他の物理パラメータを含む。第１の電気的な特性は、上述したようにＢＶＤＳＳで良く、又は、異なる電気特性でも良い。
【００３７】
ステップ６２０では、第２のセルタイプの物理パラメータが、第１の電気的な特性が要求仕様に一致するだけでなくその要求仕様を超えないように決定される。例えば、第２のセルタイプのＢＶＤＳＳは、第１のセルタイプがターンオフ電流の流れ初めを受け取るように、第１のセルタイプのＢＶＤＳＳよりも高く設定される。
【００３８】
第１のタイプのセル数は第２の必要条件を満たすように算出される。例えば、ソース−ウェルダイオードをターンオンすることなくターンオフ電流を扱う必要のある広いセルの数は、ステップ６３０で算出される。ステップ６４０では、第３の要求を満たす必要のある第２のタイプのセル数が決定される。たとえば、所望のオン抵抗を提供するために付加的に必要とされる狭いセルの数が算出される。
【００３９】
図７は、本発明の実施例と一致するパワーＭＯＳＦＥＴデバイスの設計方法を説明するもう１つのフローチャートである。ステップ７１０では、第１の幅を有するセルのパラメータが、そのセルのＢＶＤＳＳがスペックを上回るように決定される。決定されたパラメータは、トレンチ幅ＣＤに限られず、ヘビーボディエッチの深さ、メサの幅、又は、他の物理パラメータを含む。第２の幅を有するセルのパラメータはステップ７２０で決定される。これらのセルは、第１の幅を有するセルのＢＶＤＳＳよりも高いＢＶＤＳＳを有する。典型的には、これらのパラメータのほとんどは、用いられるプロセス技術によって許容されるデザインルールの最小値である。
【００４０】
ステップ７３０では、ソース−ウェルダイオードを導通させることなく所望のターンオフ電流を扱う必要のある第１の幅を有するセルの数が決定される。オン抵抗の要件を満たす必要のある第２の幅を有する付加的なセルの数がステップ７４０で決定される。この情報を用いて、本発明の実施例によるパワーＭＯＳＦＥＴがレイアウト及び製造される。
【００４１】
この発明の典型的な実施例についての上記の記述は、図解及び説明の目的で提示したものである。余すところ無く記述したものでもなく、記述されたとおりの形態に発明を限定することを意図したものでもなく、上記の説明に照らして様々な変形及び変更が可能である。これらの実施例はこの発明の本質及びその実際の応用を最も良く説明するために選択及び記述されたものであり、それによってこの技術分野における当業者が、意図された特定の使用に合うようにされた様々な変形例をもって、種々の実施例によりこの発明を最も良く利用できるようにしたものである。これは、例えば、示され及び記述された構造のドーピング極性は反転されても良く、及び／又は、様々な構成要素のドーピング濃度がこの発明から逸脱しない範囲で変更されても良い、ということを意味する。もう１つの例として、本発明はヴァーティカル（vertical）ＭＯＳＦＥＴの場合の実施例について示され及び記述されているが、本発明の様々な実施例は、ヴァーティカル及びラテラル（lateral）のプラナーゲートＭＯＳＦＥＴ及びＩＧＢＴだけでなく、ラテラルトレンチゲートＭＯＳＦＥＴ、トレンチゲートＩＧＢＴのような他のトレンチゲート構造でも、同様に実施可能である。また、様々なトランジスタの実施例が、公知のオープンセル又はクローズセルの配置構成を用いて展開され得る。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明の実施例とされ得るヘビーボディコンタクトエッチを有するトランジスタセルの側面図である。
【図２】図２は、本発明の実施例によるトランジスタの側面図である。
【図３】図３は、本発明の実施例による隣り合う狭い及び広いトランジスタセルの側面図である。
【図４Ａ】図４Ａは、デバイストレンチ深さの変化をトレンチゲート幅の関数として説明している。
【図４Ｂ】図４Ｂは、降伏電圧の変化をトレンチ深さの関数として説明している。
【図５】図５は、本発明の実施例によるトランジスタの上面図である。
【図６】図６は、本発明の実施例と一致するパワーＭＯＳＦＥＴデバイスの設計方法を説明するフローチャートである。
【図７】図７は、本発明の実施例と一致するパワーＭＯＳＦＥＴデバイスの設計方法を説明するもう１つのフローチャートである。
【図１】
2009525597.tif 000005
【図２】
2009525597.tif 000006
【図３】
2009525597.tif 000007
【図４Ａ】
2009525597.tif 000008
【図４Ｂ】
2009525597.tif 000009
【図５】
2009525597.tif 000010
【図６】
2009525597.tif 000011
【図７】
2009525597.tif 000012
【国際調査報告】
2009525597.tif 000013