(57)【要約】半導体発光デバイスであって、このデバイスは、基板、半導体の積層、リード電極およびリードを含んでいる。この半導体の積層は、Ｎ型層およびＰ型層を少なくとも含んでおり、Ｎ型層およびＰ型層のうちの少なくとも１つは、開口部を有しており、この開口部は、リードの真下にある。あるいは、半導体発光デバイスは、主表面および裏表面を有する導電性の基板、接着金属層、反射性／オーミック金属層、半導体の積層、基板の主表面上に連続的に配置されたリード電極およびリードを含んでいる。この反射性／オーミック層は、開口部を有しており、この開口部は、リードの真下にある。
2009510728.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光デバイスであって、該デバイスは、
基板と、
該基板の上に配置された半導体の積層であって、該半導体の積層は、少なくとも１つのｎ型層および１つのｐ型層を含んでいる、半導体の積層と、
該半導体の積層の上に配置された電極と、
該電極に接続された電極リード線と
を備えており、
該半導体の積層における少なくともｎ型層または少なくともｐ型層は、ボイドを含んでおり、該ボイドは、該電極リード線の下部に配置されている、半導体発光デバイス。
【請求項２】
前記半導体の積層における前記ボイドの面積は、前記基板上の前記電極リード線の隆起のサイズの半分から２倍の間である、請求項１に記載の半導体発光デバイス。
【請求項３】
前記ボイドは、絶縁性材料によって充填されている、請求項１に記載の半導体発光デバイス。
【請求項４】
前記半導体の積層は、ＩｎＧａＡｌＮ材料によって形成される、請求項１に記載の半導体発光デバイス。
【請求項５】
前記基板は、サファイア基板である、請求項１に記載の半導体発光デバイス。
【請求項６】
前記半導体の積層は、ＩｎＧａＡｌＰ材料によって形成される、請求項１に記載の半導体発光デバイス。
【請求項７】
前記基板は、ＧａＡｓ基板である、請求項１に記載の半導体発光デバイス。
【請求項８】
半導体発光デバイスであって、該デバイスは、
主表面および裏表面を含む導電性の基板と、
該導電性の基板上に配置された金属ボンディング層と、
該金属ボンディング層上に配置された反射性オーミック金属層と、
該反射性オーミック金属層上に配置された半導体の積層であって、該半導体の積層は、少なくとも１つのｎ型層および１つのｐ型層を含んでいる、半導体の積層と、
該半導体の積層上に配置された電極と、
該電極に接続された電極リード線と
を備えており、
該反射性オーミック金属層は、ボイドを含んでおり、該ボイドは、該電極リード線の下部に配置されている、半導体発光デバイス。
【請求項９】
前記反射性オーミック金属層における前記ボイドの面積は、前記基板上の前記電極リード線の隆起のサイズの半分から２倍の間である、請求項８に記載の半導体発光デバイス。
【請求項１０】
前記ボイドは、絶縁性材料または導電性材料のいずれかによって充填されており、これは、前記半導体の積層とのオーミック接触を形成しない、請求項８に記載の半導体発光デバイス。
【請求項１１】
前記半導体の積層は、ＩｎＧａＡｌＮ材料によって形成される、請求項８に記載の半導体発光デバイス。
【請求項１２】
前記導電性の基板は、Ｓｉ基板である、請求項８に記載の半導体発光デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、半導体発光デバイスに関し、より具体的には、ＩｎＧａＡｌＮ（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、０＜＝ｘ＜＝１、０＜＝ｙ＜＝１）材料に基づく発光デバイスに関する。
【背景技術】
【０００２】
（背景技術）
半導体発光デバイスは、幅広い用途を有する重要なタイプの半導体デバイスである。例えば、半導体発光ダイオード（ＬＥＤ）は、表示灯、信号パネル、および交通信号のために使用されている。最近開発されたＩｎＧａＡｌＮベースのＬＥＤは、ＬＥＤの用途を照明の分野に拡張している。一般的な照明のためにＬＥＤを使用するという目的を達成するためには、現在のＬＥＤの効率を増大させることが不可欠である。図１は、典型的なＬＥＤの構造を示している。この図面において、ラベル「１」は基板を示しており、ラベル「２」は半導体エピタキシャル積層を示しており、ラベル「３」は電極を示しており、ラベル「４」は電極リード線を示している。通常、電極３と半導体エピタキシャル積層２との間に、オーミック接触が形成される。基板の裏面には、別の電極が存在する。動作中、電極リード線４から、電極３を介し、半導体エピタキシャル積層２に電流が伝導され、積層内部の発光を励起する。その後電流は、裏面の電極から、デバイスの外部に流れ出る。半導体エピタキシャル積層２の内部で生成された光は、上部表面から放出される（下方向の伝搬光もまた、反射の後に、この上部表面から放出される）。図面からは、電極リード線４の存在が、この電極リード線の下部に配置されたエピタキシャル積層によって生成される光をブロックし、ひいては、光がデバイスの外部に放出されることを妨げるということが分かる。結果として、デバイスの発光効率が低減される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
（発明の内容）
本発明の目的は、あるタイプの半導体発光デバイスを提供することである。このタイプのデバイスは、電極リード線の光のブロックによって引き起こされる損失を防止または低減させ、これによって、高い発光効率を有している。
【課題を解決するための手段】
【０００４】
本発明の目的は、以下のように実現される。
【０００５】
本発明の一実施形態は、あるタイプの半導体発光デバイスを提供し、このデバイスは、基板；基板の上に配置された半導体の積層であって、この半導体の積層は、少なくとも１つのｎ型層および１つのｐ型層を含んでいる、半導体の積層；半導体の積層の上に配置された電極；電極に接続された電極リード線を含んでおり、この半導体の積層の内部において、少なくともｎ型層または少なくともｐ型層は、電極リード線の下部に配置されたボイドを含んでいる。
【０００６】
本発明の一実施形態は、あるタイプの半導体発光デバイスを提供し、このデバイスは、主表面および裏表面を含む導電性の基板；導電性の基板の上に配置された金属ボンディング層；金属ボンディング層の上に配置された反射性オーミック金属層；反射性オーミック金属層の上に配置された半導体の積層であって、この半導体の積層は、少なくとも１つのｎ型層および１つのｐ型層を含んでいる、半導体の積層；半導体の積層の上に配置された電極；電極に接続された電極リード線を含んでおり、この反射性オーミック金属層は、金属リード線の下部に配置されたボイドを含んでいる。
【０００７】
本発明の一実施形態において、ボイドは、半導体エピタキシャル積層の内部において形成される。電極リード線の下部に配置された半導体エピタキシャル層の除去の後、微小電流が、このボイドを流れ；これにより、光が一切生成されなくなり得る。したがって、同じ量の電流がデバイスの中に注入された場合、その他の領域における電流密度は増大し得、ボイド領域において生成される光は、電極リード線によってブロックされなくなり得る。結果として、デバイスの発光効率が、増大し得る。ボイドは、積層の全体を貫通し得、あるいはボイドは、ｎ型層またはｐ型層の内部のみにおいて形成され得る。ボイドの効果は、ｐ−ｎ接合の形成を妨げるということである。短絡回路または電流漏洩を防止するために、半導体の積層の除去の後に形成されるボイドは、絶縁性材料によって充填され得る。この絶縁性材料は、ＳｉＯ２、ＳｉＮ、またはＡｌ２Ｏ３であり得、好適な選択は、ＳｉＮである。
【０００８】
本発明のさらなる実施形態において、ボイドは、反射性オーミック層の内部において形成され得る。この実施形態において、金属ボンディング層および反射性オーミック金属層は、半導体の積層と基板との間に配置される。半導体の積層は非常に薄い（典型的には、数ミクロンメートルの厚さしかない）ので、半導体の積層において、電流は縦方向に拡散しにくい。この実施形態において、電極リード線の下部に配置された反射性オーミック金属層は除去され、これによって、ボイドを形成する。オーミック接触は、この領域に一切形成され得ないので、微小電流が流れなくなり、結果として、光が一切生成されなくなり得る。ほぼ全ての電流が、電極リード線によってブロックされない領域を流れる；したがって、この領域における電流密度は増大し、結果として、発光効率が改善され得る。反射性オーミック金属層の内部におけるボイドは、絶縁性材料または導電性材料によって充填され得、これは、半導体の積層とのオーミック接触を形成しないので、電流の流れをさらにブロックする。この絶縁材料は、ＳｉＯ２、ＳｉＮ、またはＡｌ２Ｏ３であり得、好適な選択は、ＳｉＮである。導電性材料は、金（Ａｕ）、クロム（Ｃｒ）、等であり得る。
【０００９】
半導体の積層または反射性オーミック金属層におけるボイドの面積は、デバイス動作の間の条件によって決定され得る。ボイドの好適な面積は、基板上の電極リード線の隆起の面積の半分から２倍の間である。
【００１０】
半導体の積層は、ＩｎＧａＡｌＮ（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、０＜＝ｘ＜＝１、０＜＝ｙ＜＝１）材料、ＩｎＧａＡｌＰ（ＩｎｘＧａｙＡｌ１−ｘ−ｙＰ、０＜＝ｘ＜＝１、０＜＝ｙ＜＝１）、およびＩｎＧａＡｌＡｓ（ＩｎｘＧａｙＡｌ１−ｘ−ｙＡｓ、０＜＝ｘ＜＝１、０＜＝ｙ＜＝１）材料によって形成され得る。好適な材料は、ＩｎＧａＡｌＮ（ＩｎｘＧａｙＡｌ１−ｘ−ｙＮ、０＜＝ｘ＜＝１、０＜＝ｙ＜＝１）である。
【００１１】
導電性の基板は、任意の一般的に使用され得る半導体材料または金属材料であり得、好適な選択は、Ｓｉ、ＧａＡｓ、サファイアを含む。
【００１２】
本発明は、電極リード線のブロックによって引き起こされる光の損失を防止または低減させ、ひいては、発光効率を向上させるという利点を有している。
【発明を実施するための最良の形態】
【００１３】
（実施形態の詳細な説明）
３つの実施形態の実施例が、本発明によって提供される方法をさらに説明する。
【００１４】
（実施形態１）
図２を参照すると、ＧａＡｓ基板が清浄化され、化学気相成長（ＣＶＤ）チャンバの内部に配置されている。ＩｎＧａＡｌＰ積層２は、公知の方法にしたがって堆積されている。この構造は、ｎ型層、多重量子井戸（ＭＱＷ）発光層、およびｐ型層を含んでいる。エピタキシャル積層の堆積の後、図２においてラベル「５」によって示されている領域は、誘導結合プラズマ（ＩＣＰ）エッチングを使用してエッチングされ、ボイド（ｖｏｉｄ）を形成している。このボイドは、マグネトロンスパッタリング堆積およびフォトリソグラフィ技術を使用することにより、ＳｉＯ２によって充填され得る。続いて、ｐ型オーミック電極３が、ｐ型層上に形成され、ｎ型オーミック電極が、基板の裏面上に形成される。そしてエピタキシャルウェハがダイシングされ、個別のチップを形成する。個別のチップの各々は、パッケージングフレーム上に搭載され、金線（すなわち、ｐ型電極リード線４）は、ボイド５の真上に引かれ、ｐ型電極に達している。最後に、このパッケージを封止するために、エポキシが使用される。
【００１５】
（実施形態２）
図３を参照すると、サファイア基板１が清浄化され、化学気相成長（ＣＶＤ）チャンバの内部に配置されている。ＩｎＧａＡｌＮ積層２は、公知の方法にしたがって堆積されている。この構造は、ｎ型層、ＭＱＷ発光層、およびｐ型層を含んでいる。エピタキシャル積層の堆積の後、図３においてラベル「５」として示されている領域は、ＩＣＰエッチングを使用してエッチングされ、ボイドを形成している。このボイドは、ｐ型層を貫通している。その間に、四角形のチップのコーナーに配置された扇形の領域がエッチングされ、ｎ型層を露出する。このボイドは、マグネトロンスパッタリング堆積およびフォトリソグラフィ技術を使用することにより、ＳｉＮによって充填され得る。続いて、ｐ型オーミック電極３が、ｐ型層上に形成され、ｎ型オーミック電極が、露出されたｎ型層上に形成される。そしてエピタキシャルウェハがダイシングされ、個別のチップを形成する。チップは、パッケージングフレーム上に搭載され、金線（すなわち、ｐ型電極リード線４）は、ボイド５の真上に引かれ、ｐ型電極３に達している。別の金線が、露出されたｎ型層からｎ型電極まで引かれている。最後に、このパッケージを封止するために、エポキシが使用される。
【００１６】
（実施形態３）
図４および図５を参照すると、サファイア基板１が清浄化され、化学気相成長（ＣＶＤ）チャンバの内部に配置されている。ＩｎＧａＡｌＮ積層２は、公知の方法にしたがって堆積されている。この構造は、ｎ型層、ＭＱＷ発光層、およびｐ型層を含んでいる。エピタキシャル積層の堆積の後、ｐ型層上に、Ｐｔ反射性オーミック金属層６が蒸着される。図５においてラベル「５」によって示されているＰｔ層は、フォトリソグラフィック技術およびエッチング技術を使用してエッチングされ、ボイドを形成している。このボイドは、絶縁性材料（例えば、ＳｉＯ２、ＳｉＮ、Ａｌ２Ｏ３、等）または導電性材料のいずれかによって充填され得、これは、マグネトロンスパッタリング堆積およびフォトリソグラフィ技術を使用することによって、エピタキシャル積層（例えば、Ａｕ、Ｃｒ、等）とのオーミック接触を形成することはない。その後、金属ボンディング層７が、Ｐｔ層上に堆積される。エピタキシャルウェハが、別のＳｉ基板にボンディングされ、Ｓｉ成長基板が、エッチングされる。続いて、ｐ型電極が、ｐ型層上に形成され、ｎ型電極３が、Ｓｉ基板の裏面上に形成される。そしてエピタキシャルウェハがダイシングされ、個別のチップを形成する。チップは、パッケージングフレーム上に搭載され、図４に示されているような十字型の電極リード線（すなわち、ｎ型電極リード線４）が、ボイド５の真上にハンダ付けされ得る。最後に、このパッケージを封止するために、エポキシが使用される。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来のＬＥＤの構造を示している。この図面において、ラベル「１」は基板を示し、ラベル「２」は半導体エピタキシャル積層を示し、ラベル「３」はｐ型電極を示し、ラベル「４」はｐ型電極リード線を示している。
【図２】図２は、本発明の実施形態１にしたがうＬＥＤの構造を示している。この図面において、ラベル「１」は基板を示しており；ラベル「２」は半導体エピタキシャル積層を示しており；ラベル「３」はｐ型電極を示しており；ラベル「４」はｐ型電極リード線を示しており；ラベル「５」は半導体エピタキシャル積層の内部に配置されたボイドを示している。ボイド５は、ｐ型電極リード線４の下部にあり、エピタキシャル積層の全体を貫通しており、このボイドはＳｉＮによって充填されている。
【図３】図３は、本発明の実施形態３にしたがうＬＥＤの構造を示している。この図面において、ラベル「１」は基板を示しており；ラベル「２」は半導体エピタキシャル積層を示しており；ラベル「３」はｐ型電極を示しており；ラベル「４」はｐ型電極リード線を示しており；ラベル「５」は半導体エピタキシャル積層の内部に配置されたボイドを示しており；ラベル「６」はｎ型電極を示している。ボイド５は、ｐ型電極リード線４の下部にあり、ｐ型電極のみを貫通しており、このボイドはＳｉＮによって充填されている。
【図４】図４は、本発明の実施形態３にしたがうＬＥＤの構造を示している。この図面において、ラベル「１」は基板を示しており；ラベル「２」は半導体エピタキシャル積層を示しており；ラベル「３」はｎ型電極を示しており；ラベル「４」はｎ型電極リード線を示しており；ラベル「６」は反射性オーミック金属層を示しており；ラベル「７」は金属ボンディング層を示している。
【図５】図５は、図４における反射性オーミック金属層６の平面図である。この図面において、ラベル「５」は、反射性オーミック層の内部のボイドを示している。
【図１】
2009510728.tif 000003
【図２】
2009510728.tif 000004
【図３】
2009510728.tif 000005
【図４】
2009510728.tif 000006
【図５】
2009510728.tif 000007
【国際調査報告】
2009510728.tif 000008
2009510728.tif 000009
2009510728.tif 000010
2009510728.tif 000011