(57)【要約】  低い融点及び速い結晶化速度を有する相変化材料として利用した相変化型不揮発性メモリ素子及びその製造方法を提供する。該素子及び方法は、ポアにより露出された発熱性電極層と接触しつつ、ポアを埋め込むアンチモン（Ｓｂ）−セレン（Ｓｅ）カルコゲナイドであるＳｂＸＳｅ１００−Ｘ相変化材料層を備える。相変化材料層としてＳｂＸＳｅ１００−Ｘを使用することによって、従来のＧＳＴメモリ素子に比べて高速及び低消費電力型の相変化型メモリ素子を製造できる。
2009507390.tif 000002
【特許請求の範囲】
【請求項１】
発熱性電極層と、
前記発熱性電極層の一部を覆いつつ、前記発熱性電極層の一部を露出させるポアが形成された第１絶縁層と、
前記ポアにより露出された前記発熱性電極層と接触しつつ、前記ポアを埋め込むアンチモン−セレンカルコゲナイドであるＳｂＸＳｅ１００−Ｘ相変化材料層と
を備えることを特徴とする相変化型メモリ素子。
【請求項２】
前記ポアの大きさは、５００ｎｍより小さいことを特徴とする請求項１に記載の相変化型メモリ素子。
【請求項３】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層のアンチモンの組成は、４０乃至７０であることを特徴とする請求項１に記載の相変化型メモリ素子。
【請求項４】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層の融点は、５４０乃至５７０℃であることを特徴とする請求項１に記載の相変化型メモリ素子。
【請求項５】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層の融点は、Ｇｅ２Ｓｂ２Ｔｅ５相変化材料層の融点に比べて５０乃至８０℃低いことを特徴とする請求項１に記載の相変化型メモリ素子。
【請求項６】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層の結晶化に必要な時間は、前記アンチモンの組成が増加するにつれて短縮することを特徴とする請求項１に記載の相変化型メモリ素子。
【請求項７】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層の結晶化温度は、少なくとも１２２℃に比較して高いことを特徴とする請求項１に記載の相変化型メモリ素子。
【請求項８】
基板を準備するステップと、
前記基板上に発熱性電極層を形成するステップと、
前記発熱性電極層の一部を覆いつつ、前記発熱性電極層の一面の一部を露出させるポアが形成された第１絶縁層を形成するステップと、
前記ポアにより露出された前記発熱性電極層と接触しつつ、前記ポアを埋め込むアンチモン−セレンカルコゲナイドであるＳｂＸＳｅ１００−Ｘ相変化材料層を形成するステップと、を含むことを特徴とする相変化型メモリ素子の製造方法。
【請求項９】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層のアンチモンの組成は、４０乃至７０であることを特徴とする請求項８に記載の相変化型メモリ素子の製造方法。
【請求項１０】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層は、ドライエッチングにより前記ポアを中心に相変化に必要な領域に限定されて形成されることを特徴とする請求項８に記載の相変化型メモリ素子の製造方法。
【請求項１１】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層をエッチングするチャンバーの圧力は、３乃至５ｍＴｏｒｒであることを特徴とする請求項１０に記載の相変化型メモリ素子の製造方法。
【請求項１２】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層をエッチングするエッチングガスは、アルゴンと塩素との混合ガスであることを特徴とする請求項１０に記載の相変化型メモリ素子の製造方法。
【請求項１３】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層を形成するステップ後に、前記相変化材料層を覆う第２絶縁層を形成するステップをさらに含むことを特徴とする請求項８に記載の相変化型メモリ素子の製造方法。
【請求項１４】
前記第２絶縁層は、ＥＣＲプラズマを利用した化学的気相蒸着法により形成されることを特徴とする請求項１３に記載の相変化型メモリ素子の製造方法。
【請求項１５】
前記第２絶縁層は、常温で形成されることを特徴とする請求項１３に記載の相変化型メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化型の不揮発性メモリ素子及びその製造方法に係り、特に相変化材料としてアンチモン（Ｓｂ）とセレン（Ｓｅ）とで構成されたカルコゲナイド金属合金を利用する相変化型メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子は、揮発性メモリ素子と不揮発性メモリ素子とに大別される。そのうち、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）は、代表的な揮発性メモリ素子であり、動作過程で必然的にリフレッシュの作業を伴う。メモリ素子の集積度が低い場合には、リフレッシュ作業に必要な消費電力の量は問題とならないが、集積度が高くなるにつれて消費電力が大きく増大する。例えば、現在の１乃至１０ｍｓ／Ｍｂｉｔに該当するリフレッシュ率を適用する場合、ＤＲＡＭの全体的に相当なエネルギーを消耗する。具体的に、１Ｇｂｉｔに達する現在のＤＲＡＭでは、リフレッシュのための消費電力の消耗が全体動作の消費電力を支配するほどに達している。消費電力の増大にもかかわらず、高速であり、かつ低コストであるという長所のため、ＤＲＡＭは、現在まで最も多く使用されるメモリモジュールである。
【０００３】
揮発性ＤＲＡＭを不揮発性メモリ素子に代替可能であれば、消費電力の低下はいうまでもなく、起動時間の大幅な短縮効果を期待できるため、現在様々な不揮発性メモリ技術が開発されている。不揮発性メモリ素子のうち、最も技術開発が多く進められており、また、最も多く使用されているものは、フラッシュメモリである。しかし、フラッシュメモリは、速度が遅く、比較的高い電圧を使用しなければならないという限界のため、現在は、デジタルカメラや携帯電話などモバイル機器に限定されて使用されている。一方、メモリ素子が備えるべき重要な性能のうち一つは、書き換え動作に対する信頼性である。フラッシュメモリの場合、書き換え動作に対する信頼性は良好でないが、個人情報端末機として代表されるモバイル機器に限定されて使用されるならば、書き換える回数を相対的に少なく設定できる。ただし、モバイル機器で要求される程度の書き換え動作の信頼性では、汎用のＰＣなどに安定した動作を確保できない。
【０００４】
また、最近多様に要求されるメモリ素子の要求条件を満足させるために、ＤＲＡＭ／ＳＲＡＭ／フラッシュメモリなどを適切に組み合わせて使用する方法が採択されている。しかし、前記方法は、メモリチップの全体サイズを大きく増大させ、高コストであるという短所がある。これにより、多様な機器や用途に安定的に搭載できる統合型メモリ素子が要求されている。統合型メモリ素子は、不揮発性、高速、低消費電力及び高い書き換え動作の信頼性などの特性が強く要求されるが、現在までかかる特性をいずれも備えた半導体メモリ素子はまだ商用化されていない。したがって、多様な不揮発性メモリ素子技術が現在活発に開発中であり、各技術に対する発展可能性及び商用性を多角的に模索している。
【０００５】
一方、相変化型メモリ（Ｐｈａｓｅ−ｃｈａｎｇｅ  ＲＡＭ：ＰＲＡＭ）と呼ばれる不揮発性メモリ素子は、材料が有する結晶状態により抵抗値が変わる相変化材料を利用する。すなわち、ＰＲＡＭ素子は、適切な条件の電流または電圧を印加することにより、材料が有する結晶状態を制御して情報を保存し、材料の結晶状態による抵抗値の変化から保存された情報の種類を読み取りメモリ動作を実現する。
【０００６】
ＰＲＡＭ素子は、現在までＣＤ−ＲＷやＤＶＤなどの光保存情報装置に主に使用されてきたカルコゲナイド金属合金系の相変化材料をそのまま使用でき、素子の製造工程が従来のシリコン基板素子の製造工程とよく整合するため、ＤＲＡＭと同等な程度以上の集積度を容易に具現できるという長所がある。これに比べて、ＰＲＡＭ素子と競合する磁気抵抗型メモリ（Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔｉｖｅ  ＲＡＭ：ＭＲＡＭ）素子及び強誘電体メモリ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  ＲＡＭ：ＦＲＡＭ）素子は、素子の微細化によって工程の難易度が大きいか、または素子の性能自体が劣化するなどの問題が発生している。従って、ＰＲＡＭ素子は、現在のフラッシュメモリを代替可能な最も有力な次世代の不揮発性メモリ素子の候補として注目されている。
【０００７】
ただし、ＰＲＡＭ素子を実用化するためには、メモリ素子の駆動に必要な消費電力を大きく低減する必要がある。ＰＲＡＭ素子は、前述したように抵抗体に電流を流した時に発生するジュール熱を利用して、相変化材料の結晶状態を制御する方法でメモリ素子を駆動するため、比較的高い電力を消耗するおそれがある。ＰＲＡＭ素子が他の形態の不揮発性メモリ素子と比較して比較的有利な長所を有しているとしても、消費電力の問題により、ＰＲＡＭ素子は最近になって大きく注目され始めている。
【０００８】
すなわち、比較的大きい素子を製作した従来の半導体工程を利用してＰＲＡＭ素子を製作すれば、全体のシステムが耐えられない程度の電力と熱とが発生して、実用的なメモリ素子の実現は不可能であった。しかし、デザインルールの持続的な縮小と共に素子自体のサイズも大きく縮小して、現在一般的に使用されているデザインルールを利用するならば、ＰＲＡＭ素子の動作に要求される消費電力を大きく低減できた。ＰＲＡＭ素子の動作のための電流の大きさを減らすのは、ＰＲＡＭ素子の高集積化と密接な関連がある。高集積度を有するＰＲＡＭ素子の信頼性のあるメモリ動作を保証するためには、低消費電力型素子の開発が必須的である。低消費電力型素子は、相変化メモリアレイが消耗する消費電力を減らすためのものである。
【０００９】
一方、低消費電力型素子の採用は、前記消費電力の低減以外にも他の重要な目的を有する。すなわち、特定の素子のメモリ動作時に発生した熱が隣接したメモリ素子に保存された情報を破壊または変更してはならない。特に、高集積度を有するメモリアレイ内での素子の間隔は非常に縮小され、場合によっては、特定のセルメモリ動作時に発生した熱がノイズ要素として作用して、隣接セルのメモリ動作を阻害する要因となる。
【００１０】
ＰＲＡＭ素子の動作に必要な電流値を減らすための方法として、次の方法が応用されている。
【００１１】
（１）最初の方法は、材料的な接近方法である。すなわち、融点が比較的低い相変化材料を採用して相転移に必要な温度を低下させることにより、必要な電流値を減らす方法である。これは、素子構造と関係なく相変化材料自体を変更して、ＰＲＡＭ素子の全体の消費電力の低減を図る方法である。
【００１２】
（２）二番目の方法は、ＰＲＡＭ素子の動作の核心部分である相変化領域を最小化して、必要な電流値を減らすものである。ＰＲＡＭ素子は、相変化材料と電極材料との接触部分で発生する熱を利用して相転移するため、接触部分を最小化することにより、ＰＲＡＭ素子の全体の消費電力を低減する方法である。現在、接触部分を最小化する前記方法が最も一般的に試みられている接近方法である。
【００１３】
（３）三番目の方法は、素子内に位置した相変化材料が経験する熱的エネルギーを十分に利用できるように、メモリ素子の構造を最適化するものである。すなわち、二番目の方法のように、たとえ相変化領域を最小化して接触部分で発生する熱を減らすとしても、発生した熱エネルギー自体を効率的に利用しなければ、相対的に多くの電流を印加せねばならないためである。従って、前記三番目の方法は、適切な素子構造を提供することによって、相変化領域に印加された熱が漏れ成分なしにいずれも相変化材料を相転移可能にして、相変化メモリの全体の消費電力を低減する方法である。
【００１４】
もちろん、前記三つの方法を併用してＰＲＡＭ素子を製作すれば、ＰＲＡＭ素子の動作にかかる消費電力を最大限低減させることができる。
【００１５】
一方、相変化材料は、ゲルマニウム（Ｇｅ）−アンチモン（Ｓｂ）−テルル（Ｔｅ）が一定な組成を有するカルコゲナイド系金属合金、特にゲルマニウム−アンチモン−テルルの組成が２：２：５であるＧｅ２Ｓｂ２Ｔｅ５（ＧＳＴ）が主に採用されてきた。前記組成のＧＳＴは、前述したように、レーザー光による相変化現象を利用する光記録媒体の核心材料にも広く利用されてきたため、材料の物理的特性に関しては周知である。したがって、前記ＧＳＴは、ＰＲＡＭ素子に容易に適用される。現在、ＰＲＡＭ素子は、ほとんどがＧＳＴを使用している。
【００１６】
一方、ＧＳＴを相変化材料として利用した半導体メモリ素子（以下、ＧＳＴメモリ素子という）の集積度が２５６Ｍｂに達しており、その動作特性も非常に良好であると知られている（非特許文献１を参照）。次世代の不揮発性半導体メモリ素子の研究において、前記集積度を達成するのは、非常に進歩した工程及び素子技術を要求する。一方、ＦＲＡＭやＭＲＡＭ素子は、製造工程及び素子具現の困難さのため、１６乃至３２Ｍｂ級素子のみを製造できる。これにより、ＰＲＡＭは、非常に優れたスケーリング特性を有しており、現在のフラッシュメモリに代替する有力な素子である。
【００１７】
しかし、不揮発性ＰＲＡＭ素子が従来のフラッシュメモリ素子を代替するためには、高集積度のメモリモジュールでさらに安定的な動作を行わなければならない。特に、ギガビットレベルの不揮発性ＰＲＡＭ素子の実現のためには、さらに優れた物性を有する相変化材料の開発が必須的である。なぜならば、従来の相変化材料であるＧＳＴは、融点（約６２０℃）が多少高いので、動作電流の低減に限界があるためである。また、ＤＲＡＭ級の動作速度を実現するためには、相変化材料の相転移速度、特に結晶化速度が速い材料の開発が必須的である。
【００１８】
もちろん、消費電力の低減及び動作速度の向上は、素子構造を改良する方法を利用するか、または駆動回路のアーキテクチャーを考案して部分的に具現できる。しかし、かかる方法は、工程の複雑性及び素子特性の不均一性を増大させるので、可能であれば従来の素子構造、製造工程、動作回路のアーキテクチャーを維持した状態で、前記ＰＲＡＭ素子の動作特性を向上させることが望ましい。
【００１９】
従って、ＰＲＡＭ素子の製作において、融点が従来の相変化材料であるＧＳＴより低く、結晶化速度がＧＳＴより速い新たな相変化材料を利用してＰＲＡＭ素子を製造できる方法が提供されれば、さらに低コストであり、かつ容易な方法で高速、低消費電力型の不揮発性ＰＲＡＭ素子を製造できる。
【００２０】
【非特許文献１】Ｓ．Ｊ．Ａｈｎ  ｅｔ  ａｌ．，Ｔｅｃｈ．Ｄｉｇ．Ｓｙｍｐ．ＶＬＳＩ  Ｔｅｃｈ．２００５，ｐｐ．１８−１９
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明が解決しようとする課題は、低い融点及び速い結晶化速度を有する相変化材料を利用して、高速動作及び低消費電力動作が可能な不揮発性ＰＲＡＭ素子を提供するところにある。
【００２２】
本発明が解決しようとする他の課題は、低い融点及び速い結晶化速度を有する相変化材料を利用して、高速動作及び低消費電力動作が可能な不揮発性ＰＲＡＭ素子の製造方法を提供するところにある。
【課題を解決するための手段】
【００２３】
前記課題を解決するための本発明のＰＲＡＭ素子は、発熱性電極層と、前記発熱性電極層の一部を覆いつつ、前記発熱性電極層の一部を露出させるポアが形成された第１絶縁層と、を備える。前記ポアにより露出された前記発熱性電極層と接触しつつ、前記ポアを埋め込むＳｂ−ＳｅカルコゲナイドであるＳｂＸＳｅ１００−Ｘ相変化材料層を備える。
【００２４】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層のＳｂの組成ｘは、４０乃至７０である。
前記ＳｂＸＳｅ１００−Ｘ相変化材料層の融点は、５４０乃至５７０℃である。前記ＳｂＸＳｅ１００−Ｘ相変化材料層の融点は、Ｇｅ２Ｓｂ２Ｔｅ５相変化材料層の融点に比較して５０乃至８０℃低い。
【００２５】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層の結晶化に必要な時間は、前記Ｓｂの組成ｘが増加するにつれて短縮する。前記ＳｂＸＳｅ１００−Ｘ相変化材料層の結晶化温度は、少なくとも１２２℃に比較して高いことが望ましい。
【００２６】
前記他の課題を解決するための本発明のＰＲＡＭ素子の製造方法は、まず、基板を準備する。次いで、前記基板上に発熱性電極層を形成する。前記発熱性電極層の一部を覆いつつ、前記発熱性電極層の一部を露出させるポアが形成された第１絶縁層を形成する。前記ポアにより露出された前記発熱性電極層と接触しつつ、前記ポアを埋め込むＳｂ−ＳｅカルコゲナイドであるＳｂＸＳｅ１００−Ｘ相変化材料層を形成する。
【００２７】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層のＳｂの組成ｘは、４０乃至７０である。
前記ＳｂＸＳｅ１００−Ｘ相変化材料層のドライエッチングにより、前記ポアを中心に相変化に必要な領域に限定されて形成される。前記ＳｂＸＳｅ１００−Ｘ相変化材料層をエッチングするチャンバーの圧力は、３乃至５ｍＴｏｒｒである。前記ＳｂＸＳｅ１００−Ｘ相変化材料層をエッチングするエッチングガスは、アルゴン（Ａｒ）と塩素（Ｃｌ２）との混合ガスである。
【００２８】
前記ＳｂＸＳｅ１００−Ｘ相変化材料層を形成するステップ後に、前記相変化材料層を覆う第２絶縁層を形成するステップをさらに含む。前記第２絶縁層は、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）プラズマを利用した化学的気相蒸着法により形成される。前記第２絶縁層は、常温で形成される。
【００２９】
本発明の特徴は、前記高速及び低消費電力型ＰＲＡＭ素子を製作するために、低い融点及び速い結晶化速度を有する相変化材料を採用してＰＲＡＭ素子の製造方法を提供するところにある。具体的に、本発明では、ＳｂとＳｅとの金属合金を相変化材料として採用するＰＲＡＭ素子の製造方法を提供する。一方、前記ＳｂとＳｅとの金属合金を構成する元素は二つであり、従来の三つの元素で構成されるＧＳＴに比較してさらに安定的な素子動作の信頼性を確保できる。
【発明を実施するための最良の形態】
【００３０】
以下、添付された図面を参照しつつ、本発明の望ましい実施形態を詳細に説明する。後述する実施形態は、色々な他の形態に変形され、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。図面において、層領域の厚さは、明確性のために誇張されたものである。また、層が他の層または基板上にあると言及した場合に、それは、他の層または基板上に直接形成されるか、またはそれらの間に第３の層が介在されることもある。実施形態の全体にわたって、同じ参照符号は同じ構成要素を表す。
【００３１】
図１は、本発明の実施形態によるＰＲＡＭ素子の構造を示す断面図である。
図１に示すように、基板１０は、例えばシリコン基板またはシリコンの表面を熱酸化して形成するシリコン酸化膜を使用する。一方、本発明によるＳｂＸＳｅ１００−Ｘ相変化材料を利用した相変化型半導体メモリ素子（以下、ＳｂＸＳｅ１００−Ｘメモリ素子という）は、アレイの形態に構成される。ＳｂＸＳｅ１００−Ｘメモリ素子がメモリアレイ駆動用ＸＹデコーダ、センスアンプのような回路モジュールと共に集積される場合には、それらの回路を構成するためのＣＭＯＳトランジスタが配列された所定の基板上に形成される場合がある。
【００３２】
基板１０上には、ＰＲＡＭ素子のスタック３０が配置される。メモリ素子のスタック３０は、下部電極層１４、発熱性電極層１６、シリコン酸化膜などの第１絶縁層１８、相変化材料層２２、第２絶縁層２４及び上部電極層２８が順次に積層された構造を有する。一方、本発明の実施形態によるＳｂＸＳｅ１００−Ｘメモリ素子のスタック３０は、必ずしもシリコン基板またはシリコン酸化膜などからなる基板１０上に形成される必要はない。すなわち、ＳｂＸＳｅ１００−Ｘメモリ素子で構成されたアレイと共に製作されるトランジスタが既に形成されている所定の基板上に形成されることもある。
【００３３】
下部電極層１４は、ＰＲＡＭ素子の下部端子の役割を行い、低抵抗の金属電極で形成される。金属電極は、例えば白金（Ｐｔ）、タングステン（Ｗ）、チタンタングステン合金（ＴｉＷ）などで通常的な金属電極の形成方法により製造できる。
【００３４】
発熱性電極層１６は、相変化材料層２２との接触部分で相変化材料の結晶状態を変化させるのに十分な熱を発生させる。熱の発生は、下部電極層１４を通じて供給された電流により達成され、発熱性電極層１６の抵抗は、下部電極層１４に比較して高い。発熱性電極層１６の材料は、ＰＲＡＭ素子の動作特性を決定づける重要な要素である。また、発熱性電極層１６の材料を形成する方法は、材料の特性を左右するので、慎重に決定されねばならない。発熱性電極層１６は、例えばチタン窒化物（ＴｉＮ）、チタン酸窒化物（ＴｉＯＮ）、チタンアルミニウム窒化物（ＴｉＡｌＮ）、タンタルアルミニウム窒化物（ＴａＡｌＮ）、タンタルシリコン窒化物（ＴａＳｉＮ）のうち選択された少なくともいずれか一つ以上の物質でありうる。
【００３５】
第１絶縁層１８または第２絶縁層２４は、上部の相変化材料層２２、下部の発熱性電極層１６及び下部電極層１４、または相変化材料層２２と上部電極層２８とを電気的に絶縁する。同時に、第１絶縁層１８は、相変化材料層２２と発熱性電極層１６とを一定部分でのみ接触させてそれぞれ熱的に絶縁する。第１絶縁層１８は、低温で形成することが望ましい。なぜならば、通常的に使用される発熱性電極層１６が第１絶縁層１８を形成する過程で酸化されてはならないためである。第２絶縁層２４の場合にも、低温で形成することが望ましい。なぜならば、相変化材料層２２の酸化を防止し、相変化材料層２２の結晶状態を変化させてはならないためである。また、第１絶縁層１８及び第２絶縁層２４の熱伝達特性は、ＰＲＡＭ素子の動作特性に重要な影響を及ぼすので、材料を慎重に選択する必要がある。第１絶縁層１８及び第２絶縁層２４は、例えばシリコン酸化膜、シリコン窒化膜（ＳｉＮ）、シリコン系絶縁層または低温で形成できる有機系絶縁層のうち選択された少なくともいずれか一つ以上を使用できる。
【００３６】
相変化材料層２２は、ＰＲＡＭ素子を構成する最も核心的な材料であり、通常的にカルコゲナイド系金属元素の合金で構成される。相変化材料層２２は、金属合金を構成する元素及び組成により多様な相変化特性を有する。ＰＲＡＭ素子で使用する相変化材料を構成するカルコゲナイド系金属元素は、例えばＧｅ，Ｓｅ，Ｓｂ，Ｔｅ，Ｓｎ，Ａｓなどを適切に組み合わせて使用される。また、前記カルコゲナイド系金属元素の組み合わせ以外にＡｇ，Ｉｎ，Ｂｉ，Ｐｂなどの元素を混合して、相変化材料の特性を向上させる。光保存装置に幅広く使用される材料としては、Ｇｅ，Ｓｂ，Ｔｅが２：２：５の割合で組み合わせられたＧｅ２Ｓｂ２Ｔｅ５が最も通常的な材料として知られており、ＰＲＡＭ素子でも使用できる。一方、相変化材料層２２は、スパッタリングまたは電子ビーム蒸着法などを使用して形成できる。上部電極層２８は、ＰＲＡＭ素子の上部端子の役割を行い、下部電極層１４と同様に低抵抗の金属電極で形成される。
【００３７】
一方、本発明の実施形態によるＳｂＸＳｅ１００−Ｘメモリ素子は、相変化材料層２２としてＳｂＸＳｅ１００−Ｘを使用する。したがって、本発明によるＰＲＡＭ素子は、相変化材料層２２として所定の組成を有するＳｂＸＳｅ１００−Ｘを使用する場合に限定する。
【００３８】
本発明の実施形態によるＳｂＸＳｅ１００−Ｘメモリ素子に使用されるＳｂＸＳｅ１００−Ｘは、光情報保存装置用の相変化材料として使用されてきた（Ｒ．Ｂａｒｔｏｎ  ａｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．４８，ｐｐ．１２５５−１２５７，１９８６；Ｖ．Ｉ．Ｍｉｌｋａ  ｅｔ  ａｌ．，Ｍａｔ．Ｓｃｉ．Ｅｎｇ．Ｂ，Ｖｏｌ．４８，ｐｐ．７４−７８，２００１参照）。特に、ＳｂＸＳｅ１００−Ｘは、相対的に低い融点及び低い熱伝導度特性を有すると知られており、前記特性が要求される製品に有用である。しかし、ＳｂＸＳｅ１００−Ｘは、７５０乃至８３０ｎｍの波長領域で低い吸収率を有し、光ディスクの反復された記録動作においてノイズ成分が顕著に増加する問題があって、光情報保存用の相変化材料にはほとんど使用されていない。
【００３９】
しかし、ＳｂＸＳｅ１００−Ｘの相平衡図を参照すれば、４０≦ｘ≦７０の組成で５４０乃至５７０℃の融点を有し、前記融点は、従来のＰＲＡＭ素子で使用しているＧＳＴより５０乃至８０℃低い。しかし、光信号に対する吸収率特性は、ＰＲＡＭ素子では要求されないので、低い融点は、低消費電力型ＰＲＡＭ素子を容易に実現できるのである。
【００４０】
一方、ＰＲＡＭ素子の製作において、本発明によるＳｂＸＳｅ１００−Ｘの組成は、非常に重要である。本発明の実施形態によるＳｂＸＳｅ１００−Ｘ相変化材料の基本的な材料特性は、周知である（Ｍ．Ｊ．Ｋａｎｇ  ｅｔ  ａｌ．，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．９８，ｐｐ．０１４９０４，２００５参照）。前記文献において、６０＜ｘ＜７０の組成を有するＳｂＸＳｅ１００−Ｘの特性を開示している。前記文献によれば、ＳｂＸＳｅ１００−Ｘの結晶化温度は、Ｓｂの組成ｘが６０％から７０％に増加するにつれて、１６１℃から１２２℃に低下するということが分かる。また、結晶化過程に必要な最小時間は、Ｓｂの組成ｘが増加するにつれて短縮するということが分かる。
【００４１】
Ｓｂ７０Ｓｅ３０（Ｘ＝７０）の結晶化温度は１２２℃であって、本発明によるＰＲＡＭ素子の実現において過度に低い。なぜならば、ＰＲＡＭ素子の動作過程において、情報を持続的に保存する間には、全体のメモリチップの発熱により保存された情報が変化してはならないためである。具体的に、相変化材料の非晶質状態を利用して記録した情報が動作中の所望しない再結晶化により読み取れない状態に転移する。また、所定のメモリセルに保存された情報は、隣接したセルのメモリ動作過程でも変化してはならない。しかし、１２２℃の結晶化温度は、前記要求条件を満足させるのには過度に低い。したがって、本発明によるＰＲＡＭ素子の製作においては、前記ＳｂＸＳｅ１００−Ｘの組成ｘを７０以下に設定せねばならない。
【００４２】
また、ＰＲＡＭ素子の速い動作速度を得るための相変化材料は、速い結晶化速度が要求される。前記文献によれば、ＳｂＸＳｅ１００−Ｘの組成ｘが増加するほど、結晶化速度は速くなる。結晶化温度が過度に低くならない限度で組成ｘ値を増加させるとき、ＰＲＡＭ素子の動作速度を速めることができる。例えば、ＳｂＸＳｅ１００−Ｘにおいて、組成ｘが６５であるＳｂ６５Ｓｅ３５材料の結晶化温度は１５２℃である。前記結晶化温度は、メモリ素子の動作過程で相変化材料の再結晶化が起こらない程度に十分に高い。また、前記文献によれば、Ｓｂ６５Ｓｅ３５材料の結晶化速度は、従来のＰＲＡＭ素子が使用しているＧＳＴより十分に速い。
【００４３】
また、ＳｂＸＳｅ１００−Ｘの相平衡図を参照すれば、ＳｂＸＳｅ１００−Ｘの最も安定的な組成は、組成ｘが４０であるＳｂ２Ｓｅ３ということが分かる。すなわち、組成ｘが４０以下である場合には、ＳｂＸＳｅ１００−Ｘの材料特性が非常に不安であり、組成ｘによって過度に敏感に変化することを予想できる。
【００４４】
従って、ＳｂＸＳｅ１００−Ｘの組成ｘが４０以上７０以下である材料を使用してＰＲＡＭ素子を製作すれば、従来のＧＳＴメモリ素子に比較して高速及び低消費電力型ＰＲＡＭ素子を実現できる。
【００４５】
一方、ＳｂＸＳｅ１００−Ｘの組成ｘにより電気伝導度の変化及び電気的スイッチング現象について報告されたところがあるが（Ｈ．Ａ．Ｚａｙｅｄ  ｅｔ  ａｌ．，Ｊ．Ｐｈｙｓ．Ｄ，Ｖｏｌ．２８，ｐｐ．７７０−７７３，１９９５；Ｖ．Ｉ．Ｍｉｋｌａ  ｅｔ  ａｌ．，Ｊ．Ｍａｔ．Ｓｃｉ．Ｖｏｌ．３５，ｐｐ．４９０７−４９１２，２０００；Ｅ．Ｈ．Ａｌｙ  ａｔ  ａｌ．，Ｊ．Ｐｈｙｓ．Ｄ，Ｖｏｌ．３３，ｐｐ．２５４９−２５２２，２０００参照）、ＳｂＸＳｅ１００−Ｘを使用してＰＲＡＭ素子を実際に製作した事例はない。従って、本発明の実施形態では、ＳｂＸＳｅ１００−Ｘを利用して高速及び低消費電力型ＰＲＡＭ素子を提供する。また、同じ方法で製作された従来のＧＳＴメモリ素子に比較して、高速及び低消費電力動作が可能なＰＲＡＭ素子を提供することである。
【００４６】
図２は、本発明の実施形態によるＳｂＸＳｅ１００−Ｘメモリ素子の製造方法を示す工程フローチャートである。図２は、ＰＲＡＭ素子の製造方法のうち、ＰＲＡＭ素子のスタック３０を形成する工程を中心に示したものである。また、前記フローチャートは、ＰＲＡＭ素子の製造方法の一例を提示したものであり、本発明の技術的な範疇で多様な変形が可能である。後述するＰＲＡＭ素子は、図１を参照する。
【００４７】
図２に示すように、基板１０上に下部電極層１４を形成する。前記下部電極層１４は、素子の下部端子の役割を行い、本発明によるＳｂＸＳｅ１００−Ｘメモリ素子の製作において低抵抗の金属で形成される。下部電極層１４は、例えばＰｔ，Ｗ，ＴｉＷなどが使用され、通常的な方法、例えばスパッタリングや電子ビーム金属蒸着法などにより形成される。次いで、下部電極層１４の上部に発熱性電極層１６を形成する。発熱性電極層１６は、相変化材料層２２との接触部分で相変化材料の結晶状態を変化させるのに十分な熱を発生させる。したがって、発熱性電極層１６の抵抗は、下部電極層１４に比べて高いことが望ましい。発熱性電極層１４は、例えばＴｉＮ，ＴｉＯＮ，ＴｉＡｌＮ，ＴａＡｌＮ，ＴａＳｉＮのような材料からなりうる。
【００４８】
本発明の実施形態において、下部電極層１４は、約５００Åの厚さを有するＴｉＷをスパッタリングにより形成した。また、発熱性電極層１６は、約５００Åの厚さを有するＴｉＮをスパッタリングにより形成した（ステップ１００）。
【００４９】
次いで、通常の方法を利用して第１絶縁層１８を形成する。このとき、第１絶縁層１８は、ＰＲＡＭ素子のアレイ構造でそれぞれのメモリ素子を電気的または熱的に絶縁する役割を行う。第１絶縁層１８は、シリコン酸化膜またはシリコン窒化膜などで形成できるが、これらに限定されず、類似した特性を有するその他の絶縁物質層を使用できる。例えば、シリコン酸化膜を第１絶縁層１８として使用する場合、低温で化学的気相蒸着法によりシリコン酸化膜を形成することが望ましい。なぜならば、第１絶縁層１８が形成される過程で、発熱性電極層１６の酸化を防止するためである。また、第１絶縁層１８の形成を通じて適切な素子分離工程を進める。すなわち、シリコン酸化膜を第１絶縁層１８として使用する場合、ＰＲＡＭ素子領域と定義される部分をドライまたはウェットエッチング工程を通じて確保することによって、各メモリ素子部分を分離できる。
【００５０】
本発明の実施形態では、約２，０００Åの厚さを有するシリコン酸化膜（ＳｉＯ２）を、プラズマを利用した化学的気相蒸着法（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）法により形成した。シリコン酸化膜の形成温度は、約４００℃である（ステップ１０２）。
【００５１】
次いで、第１絶縁層１８をエッチングして、相変化材料層２２と発熱性電極層１６とが接触できるように微細なホールを形成する。このとき、微細なホールは、実際のＰＲＡＭ素子の動作が起こる領域であり、通常的にホールまたはポアの形態に形成される。以後、本発明によれば、ポア領域をアクティブポア２０と称する。アクティブポア２０のサイズは、ＰＲＡＭ素子の動作特性に直接的な影響を及ぼし、ポアのサイズを小さくするのが動作に必要な電流値を減らすことができる。一方、アクティブポア２０のサイズは、使用するリソグラフィ工程の種類及びエッチング工程の条件によって変わる。
【００５２】
本発明の実施形態では、ｉ−ｌｉｎｅを使用するフォトリソグラフィ装備を利用してアクティブポア２０を形成し、ポア２０のサイズは、約５００ｎｍである。アクティブポア２０は、シリコン酸化膜をドライエッチングして形成した。
【００５３】
一方、約５００ｎｍのサイズのアクティブポア２０は、実際に商用化されるＰＲＡＭ素子の動作に要求される条件を満足させるのには顕著に大きい値である。しかし、本実施形態でのＳｂＸＳｅ１００−Ｘメモリ素子の製造方法は、従来の素子に比較して高速及び低消費電力の動作特性を有するという工程条件の一つと理解されるであろう。したがって、本発明によるＳｂＸＳｅ１００−Ｘメモリ素子を実際に製作するステップでは、さらに小さいアクティブポア２０を形成して製作することが望ましい。このとき、本実施形態で使用したｉ−ｌｉｎｅリソグラフィ装備よりパターニング解像度に優れたＫｒＦ，ＡｒＦ及び電子ビームリソグラフィなどのパターニング装備を利用することが望ましい（ステップ１０４）。
【００５４】
次いで、アクティブポア２０内に相変化材料層２２が形成される。相変化材料層２２は、金属合金の構成元素及び組成により多様な相変化特性を有し、これは、ＰＲＡＭ素子の動作に非常に重要な役割を行う。従来のＧｅ，Ｓｂ，Ｔｅが２：２：５の割合で組み合わせられたＧｅ２Ｓｂ２Ｔｅ５が最も通常的な材料として使用され、ＧＳＴ以外の材料としては、Ａｓ−Ｓｂ−Ｔｅ系のカルコゲナイド合金材料（Ｋ．Ｎａｋａｙａｍａ  ｅｔ  ａｌ．，Ｊｐｎ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．３９，ｐｐ．６１５７−６１６１，２０００参照）、またはＳｅ−Ｓｂ−Ｔｅ系のカルコゲナイド合金材料（Ｋ．Ｎａｋａｙａｍａ  ｅｔ  ａｌ．，Ｊｐｎ，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，Ｖｏｌ．３２，ｐｐ．４０４−４０８，２００３参照）が実験的に製造されたことがある。相変化材料の形成方法としては、スパッタリングまたは電子ビーム蒸着法などを使用でき、このときに使用される原材料のターゲットは、多元系または一元系の形態で準備される。
【００５５】
相変化材料層２２は、エッチング工程を利用してパターニングすることによって、所定の位置、すなわちＰＲＡＭ素子を製作する位置にのみ形成できる。一方、カルコゲナイド系相変化材料は、これまで主に光情報保存ディスクの記録媒体の材料として使用されてきた。しかし、エッチング特性のような半導体工程特性についてはほとんど知られたところがなく、所定の元素構成を有する相変化材料をＰＲＡＭ素子に適用するための効率的なエッチング工程条件を導出せねばならない。エッチング工程には、主にプラズマを利用したドライエッチング装置が使用され、この時には適切なエッチングガスを使用せねばならない。
【００５６】
本発明の実施形態によるＳｂＸＳｅ１００−Ｘメモリ素子を製作するために、ＳｂＸＳｅ１００−Ｘを超高真空の多元系蒸着法により形成した。このとき、原材料を蒸着するためには、クヌーセンセル（Ｋセル）装置を利用し、蒸着時の真空度は、約５×１０−８ｍｂａｒであった。一方、ＳｂＸＳｅ１００−Ｘは、必ずＫセルを利用した超高真空の多元系蒸着法を利用して形成せねばならないものではなく、通常的な多元系または一元系スパッタリングで形成できる。
【００５７】
また、本発明によるＳｂＸＳｅ１００−Ｘメモリ素子を製作するために、ＳｂＸＳｅ１００−Ｘのドライエッチング特性を導出した。ドライエッチング装置は、ヘリコンプラズマを使用する高密度のヘリコンプラズマ装置を使用し、エッチングガスは、ＡｒとＣｌ２との混合ガスである。エッチング工程に使用されるＲＦソースの出力値は、約６００Ｗであり、プラズマの異方性を向上させるために印加されるＲＦバイアスの出力値は、約１５０Ｗである。一方、エッチング工程中に維持されるチャンバーの圧力は、約３乃至５ｍＴｏｒｒである。エッチング工程に使用したＡｒ／Ｃｌ２混合ガスの組成は、約９０／１０であり、このとき、ＳｂＸＳｅ１００−Ｘのエッチング率は、約２００ｎｍ／ｍｉｎである。
【００５８】
一方、前記エッチング工程においては、第１絶縁層１８が過度にエッチングされてはならないので、ＳｂＸＳｅ１００−Ｘと第１絶縁層１８とは、十分なエッチング選択比を有さねばならない。一方、前記エッチング条件で、シリコン酸化膜である第１絶縁層１８のエッチング率は、約４０ｎｍ／ｍｉｎであって、エッチング選択比は、約５であった。前記エッチング選択比は、本発明によるＳｂＸＳｅ１００−Ｘメモリ素子の製作において十分に大きい値である。したがって、本実施形態では、前述したエッチング装置及びエッチング条件を使用してＳｂＸＳｅ１００−Ｘをパターニングした。一方、本実施形態では、Ｓｂの組成ｘが６５であるＳｂ６５Ｓｅ３５を使用して最適化されたＰＲＡＭ素子を製作した（ステップ１０６）。しかし、本発明のＳｂＸＳｅ１００−Ｘにおいて、Ｓｂの組成ｘは、４０乃至７０が使用され、ここで提示された組成ｘが６５であるＳｂＸＳｅ１００−Ｘは、一例として理解されるであろう。
【００５９】
次いで、相変化材料層２２の上部に第２絶縁層２４を形成する。第２絶縁層２４は、相変化材料層２２と上部に形成される上部電極層２８とを電気的に絶縁する。第２絶縁層２４は、相変化材料層２２の酸化及び構成要素の拡散を防止するために、低温で形成することが望ましい。また、第２絶縁層２４を形成する過程で、相変化材料層２２の結晶状態を変化させてはならない。
【００６０】
本発明の実施形態では、第２絶縁層２４として約２０００Åの厚さを有するシリコン酸化膜を、ＥＣＲプラズマを利用した化学的気相蒸着法（ＥＣＲＣＶＤ）法により形成した。このとき、酸化膜の形成温度は常温である。すなわち、ＥＣＲＣＶＤによるシリコン酸化膜の形成工程は、常温で行え、常温での製造は、本発明によるＰＲＡＭ素子の製造において特徴的に提供されるものである（ステップ１０８）。
【００６１】
次いで、第２絶縁層２４上には、上部電極層２８を形成するためのビアホール２６を形成する。ビアホール２６を形成するためには、第２絶縁層２４をウェットまたはドライエッチング工程を利用して除去できる。ビアホール２６が形成された第２絶縁層２４の上部には、上部電極層２８が形成される。上部電極層２８は、ＰＲＡＭ素子の上部端子の役割を行い、下部電極層１４と同様に、低抵抗の金属電極で形成される。場合により、上部電極層２８と相変化材料層２２との接触特性を向上させ、界面で起こる不要な反応や元素の移動などを防止するために、別途の金属層（図示せず）が挿入されることもある。本発明の実施形態では、上部電極層２８は、約１０００Åの厚さを有するＷをスパッタリングにより形成した（ステップ１１０）。
【００６２】
一方、本発明によるＳｂＸＳｅ１００−Ｘメモリ素子は、高速及び低消費電力の動作特性を明確に提示する。このために、比較対象として従来のＧＳＴメモリ素子を図２と同じ製造方法を利用して同時に製作した。本実施形態において、ＧＳＴ相変化材料を形成するために使用した蒸着方法は、一元系ターゲットを利用したＲＦ型スパッタリングであった。
【００６３】
一方、前述した本発明によるＳｂＸＳｅ１００−Ｘメモリ素子の構造、材料の組み合わせ及び素子の製造方法は、ＰＲＡＭ素子の特性を向上させるために部分的に変更される。本発明によるＳｂＸＳｅ１００−Ｘメモリ素子は、図１で参照した素子構造に限定されるものではなく、多様な形態に製造できる。すなわち、前述したＰＲＡＭ素子の構造及び製造方法は、本発明によるＳｂＸＳｅ１００−Ｘメモリ素子の詳細な内容を効果的に説明するための代表的な素子構造及び製造方法と理解されるであろう。これにより、本発明は、前記実施形態に限定されず、本発明の技術的範疇内で当業者により色々な変形が可能であることは当然である。
【００６４】
図３は、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子の電流−電圧特性を示すグラフである。このとき、記録された電流値は、０ｍＡから１ｍＡまで変化しつつ、メモリ素子にかかる電圧値を連続的に測定したものである。本発明のＳｂＸＳｅ１００−Ｘにおいて、Ｓｂの組成ｘは、４０乃至７０であり、ここで提示された組成ｘが６５であるＳｂＸＳｅ１００−Ｘは、一例と理解されるであろう。
【００６５】
図３に示すように、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子において、高抵抗を有する非晶質状態から低抵抗を有する結晶状態へ転移するセット動作において負性抵抗特性を表す。負性抵抗特性は、相変化現象により、本発明によるＰＲＡＭ素子の不揮発性動作が可能であるということを提示している。なぜならば、しきい値電圧を超えたとき、ジュール熱による結晶状態に転移が起こって、相変化材料が急激な抵抗の変化を起こすためである。もし、ＰＲＡＭ素子において負性抵抗特性及びしきい値電圧が存在しなければ、相変化材料の相変化現象によりＰＲＡＭ素子の動作特性を確認できない。
【００６６】
本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子は、セット動作において明白な負性抵抗特性を表し、約１．６５Ｖのしきい値電圧を有する。これにより、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子は、ＳｂＸＳｅ１００−Ｘ（ｘ＝６５）の相変化現象により不揮発性メモリの記録動作が可能であるということが分かる。
【００６７】
図４Ａは、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子において、所定の電圧信号を印加した時のセット及びリセット動作特性を示すグラフである。また、図４Ｂは、本発明による素子特性の比較のために同時に製作されたＧＳＴメモリ素子において、電圧信号を印加した時のセット及びリセット動作特性を示すグラフである。前記セット及びリセット動作のために印加された電圧信号の大きさは、５Ｖである。このとき、電圧信号のパルス幅を変化させて、それぞれのセット及びリセット動作に必要な動作時間を測定した。ＰＲＡＭ素子の抵抗値は、それぞれの記録が終了した後、１Ｖの大きさを有する別途の電圧信号を印加することにより測定された。
【００６８】
一方、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子とＧＳＴメモリ素子とを、同じ素子構造及び製造方法を利用して同時に製作した。前記二つの素子の高速及び低消費電力型の動作特性を確認するために、所定の電圧信号を印加した時のセット及びリセット動作を比較している。本発明の実施形態において、従来のＧＳＴメモリ素子と動作特性を比較する理由は、次の通りである。本発明のＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子のアクティブポア２０のサイズは、約５００ｎｍであり、前記アクティブポア２０のサイズを有する相変化メモリ素子で実際に商用化されたＰＲＡＭ素子の動作条件を満足しがたい。従って、ＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子の高速及び低消費電力型の動作特性を明確にするために、従来のＧＳＴメモリ素子と動作特性を比較するのである。
【００６９】
図４Ａ及び図４Ｂに示すように、従来のＧＳＴメモリ素子において、セット動作及びリセット動作に必要な電圧信号の幅は、それぞれ１μｓ及び５０ｎｓであった。本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子においては、セット動作及びリセット動作に必要な電圧信号の幅は、それぞれ２５０ｎｓ及び３５ｎｓであった。特に、セット動作にかかる動作時間が、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子において大きく短縮される。動作時間の短縮は、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）が従来のＧＳＴより速い結晶化速度を有していることに起因する。一方、ＰＲＡＭ素子の動作速度は、高抵抗の非晶質状態から低抵抗の結晶状態に変化するセットプログラミングのための動作速度に全体的に依存する。なぜならば、低抵抗の結晶状態から高低抗の非晶質状態への転移は、リセット動作で相対的に非常に速く起こるためである。したがって、ＰＲＡＭ素子の高速動作を実現するためには、セット動作速度を速める必要があり、このために、結晶化速度が速い相変化材料を使用することが望ましい。結論的に、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子は、従来のＧＳＴメモリ素子に比べて高速動作が可能である。
【００７０】
図５Ａは、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子に電流信号を印加したとき、セットプログラミング動作特性を示すグラフである。また、図５Ｂは、本発明によるメモリ素子と特性を比較するために同時に製作されたＧＳＴメモリ素子に電流信号を印加したとき、セットプログラミング動作特性を示すグラフである。情報の記録のために印加される電流信号の大きさを変化させつつ、各試料の抵抗値を測定したものである。このとき、印加する電流信号の幅は、１μｓに固定した。
【００７１】
図５Ａ及び図５Ｂに示すように、従来のＧＳＴメモリ素子において、セット動作に必要な電流信号の大きさは、約５０μＡであった。本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子において、セット動作に必要な電流信号の大きさは、３０μＡであった。すなわち、セット動作にかかる記録電流の値が、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）を利用することにより低減する。電流信号の減少は、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）が従来のＧＳＴより低い融点特性を有していることに起因する。すなわち、材料の融点が低くなれば、同時に結晶化温度も低くなる傾向を有し、かかる特性からセット動作に必要な記録電流が低減した。ただし、相変化材料の融点を低めることにより記録電流を低減させる効果は、セット動作よりリセット動作で顕著に反映される。なぜならば、低抵抗の結晶状態から高低抗の非晶質状態へ転移するためには、相変化材料を溶融状態にした後に急冷させる過程を経ねばならないためである。
【００７２】
図６Ａは、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子に電流信号を印加した時、リセットプログラミングの動作特性を示すグラフである。図６Ｂは、本発明によるメモリ素子と動作特性の比較のために同時に製作されたＧＳＴメモリ素子に電流信号を印加した時、リセットプログラミングの動作特性を示すグラフである。動作特性は、情報の記録のために印加される電流信号の大きさを変化させつつ、各試料の抵抗値を測定したものである。このとき、印加する電流信号の幅は、１００ｎｓに固定した。
【００７３】
図６Ａ及び図６Ｂに示すように、従来のＧＳＴメモリ素子において、リセット動作に必要な電流信号の大きさは、約１５ｍＡであった。一方、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子において、リセット動作に必要な電流信号の大きさが約１．６ｍＡであった。リセット動作にかかる記録電流の値が、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）を利用することによって約１／１０に減少する。記録電流の減少は、本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）が従来のＧＳＴ材料より低い融点特性を有していることに起因する。一方、ＰＲＡＭ素子の消費電力値は、低抵抗の結晶状態で材料を溶融させて急冷させる過程を通じて、高低抗の非晶質状態に転移するリセット動作のための電流値に全的に依存する。したがって、ＰＲＡＭ素子の低消費電力動作を実現するためには、リセット動作の記録電流値を減らさなければならない。すなわち、融点が低い相変化材料を使用することが望ましい。
【００７４】
前述した本発明によるＳｂＸＳｅ１００−Ｘメモリ素子の構造及び製造方法によれば、相変化材料層としてＳｂＸＳｅ１００−Ｘを使用することにより、従来のＧＳＴメモリ素子に比べて高速及び低消費電力型ＰＲＡＭ素子を製造できる。
【００７５】
また、ＳｂＸＳｅ１００−ＸのＳｂの組成ｘを調節して速い結晶化速度及び低い融点を有させることによって、高速及び低消費電力型ＰＲＡＭ素子を実現できる。
【００７６】
本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子は、従来のＧＳＴメモリ素子に比べて低消費電力動作が可能である。また、同じ素子構造と製造方法とを使用して相変化材料の種類のみを変えて製作したＰＲＡＭ素子の動作特性の比較において、リセット動作にかかる記録電流値を１／１０に低減できた。
【図面の簡単な説明】
【００７７】
【図１】本発明によるＰＲＡＭ素子の構造を示す断面図である。
【図２】本発明によるＳｂＸＳｅ１００−Ｘメモリ素子の製造方法を示す工程フローチャートである。
【図３】本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子の電流−電圧特性を示すグラフである。
【図４Ａ】本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子において、所定の電圧信号を印加した時のセット及びリセット動作特性を示すグラフである。
【図４Ｂ】本発明による素子特性の比較のために製作されたＧＳＴメモリ素子において、電圧信号を印加した時のセット及びリセット動作特性を示すグラフである。
【図５Ａ】本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子に電流信号を印加したとき、セットプログラミング動作特性を示すグラフである。
【図５Ｂ】本発明によるメモリ素子と特性を比較するために製作されたＧＳＴメモリ素子に電流信号を印加したとき、セットプログラミング動作特性を示すグラフである。
【図６Ａ】本発明によるＳｂＸＳｅ１００−Ｘ（ｘ＝６５）メモリ素子に電流信号を印加したとき、リセットプログラミングの動作特性を示すグラフである。
【図６Ｂ】本発明によるメモリ素子と動作特性の比較のために製作されたＧＳＴメモリ素子に電流信号を印加したとき、リセットプログラミングの動作特性を示すグラフである。
【図１】
2009507390.tif 000003
【図２】
2009507390.tif 000004
【図３】
2009507390.tif 000005
【図４Ａ】
2009507390.tif 000006
【図４Ｂ】
2009507390.tif 000007
【図５Ａ】
2009507390.tif 000008
【図５Ｂ】
2009507390.tif 000009
【図６Ａ】
2009507390.tif 000010
【図６Ｂ】
2009507390.tif 000011
【国際調査報告】
2009507390.tif 000012
2009507390.tif 000013