(57)【要約】  マイクロエレクトロニクスアセンブリ及びその製造方法が提供されている。同方法は、第一及び第二の相対向する表面２２、２４を有する半導体基板２０に第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６を形成する工程を含む。同半導体基板２０の第一の表面２２にインダクタ５８が形成され、かつ同基板２０を第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間にて露出させるために同基板の第二の表面２４を貫通するホール６０が形成される。半導体基板２０は、同基板２０内に凹部６６を形成するために、同エッチングホール６０を介して、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間が等方性エッチングされる。凹部をシールするためにエッチングホールを覆うシール層７０が形成される。
2009510778.tif 000002
【特許請求の範囲】
【請求項１】
マイクロエレクトロニクスアセンブリを形成する方法であって、
第一及び第二の相対向する表面を有する半導体基板に第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成する工程と、
前記半導体基板の第一の表面にインダクタを形成する工程と、
前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある前記基板を露出させるべく、同基板の第二の表面を貫通するエッチングホールを形成する工程と、
前記半導体基板内に凹部を形成すべく、前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある同基板に、エッチングホールを介して等方性エッチングを実施する工程と、
前記凹部をシールすべく前記エッチングホールを覆うシール層を形成する工程と、
を含む、方法。
【請求項２】
前記凹部上にインダクタの少なくとも一部を配置する工程をさらに含む、請求項１に記載の方法。
【請求項３】
前記インダクタは前記半導体基板のインダクタ中心点の周囲に巻回されるコイルを含む、請求項２に記載の方法。
【請求項４】
前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁は、前記インダクタ中心点の周囲に形成される、請求項３に記載の方法。
【請求項５】
前記第一の側部エッチングストップ壁は、前記インダクタ中心点と前記第二の側部エッチングストップ壁との間に配置され、かつ前記第一及び第二の側部エッチングストップ壁はいずれもインダクタ中心点を中心とする、請求項４に記載の方法。
【請求項６】
前記異方性エッチングは、キセノンジフルオライドを使用して実施される、請求項５に記載の方法。
【請求項７】
前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成するために、前記半導体基板の第一の表面上にエッチングストップ材料からなるエッチングストップ層を形成する工程をさらに含む、請求項６に記載の方法。
【請求項８】
マイクロエレクトロニクスアセンブリを形成する方法であって、
半導体材料からなる半導体基板の第一の表面に第一のトレンチ及び第二のトレンチを形成する工程と、
前記半導体基板の第一の表面上にエッチングストップ層を形成する工程と、前記エッチングストップ層で前記第一のトレンチ及び前記第二のトレンチを満たすことと、
前記半導体基板の第一の表面にインダクタを形成する工程と、
前記第一のトレンチ及び前記第二のトレンチの間にある半導体材料を露出させるために、同半導体基板の第二の表面を貫通するエッチングホールを形成する工程と、
前記半導体基板内に凹部を形成すべく、前記第一のトレンチ及び前記第二のトレンチの間にある同半導体材料に前記エッチングホールを介して等方性エッチングを実施する工程と、
前記凹部をシールすべく前記半導体基板の第二の表面を覆うシール層を形成する工程と、を含む方法。
【請求項９】
前記半導体基板の第一の表面は上面であり、かつ前記半導体基板の第二の表面は下面である、請求項８に記載の方法。
【請求項１０】
前記第一のトレンチ及び前記第二のトレンチは、トレンチ中心点の周囲に形成され、前記第一のトレンチが、前記トレンチ中心点と前記第二のトレンチとの間に配置されている、請求項９に記載の方法。
【請求項１１】
前記インダクタは、前記トレンチ中心点の周囲に巻回されたコイルを含み、前記コイルの少なくとも一部は前記凹部上に配置されている、請求項１０に記載の方法。
【請求項１２】
前記第一のトレンチ及び前記第二のトレンチはほぼ円形状であり、前記凹部は環状リングの形状を有する、請求項１１に記載の方法。
【請求項１３】
前記エッチングホールの形成は、深堀反応性イオンエッチング（ＤＲＩＥ）を使用して実施される、請求項１２に記載の方法。
【請求項１４】
前記半導体基板の下面上に、前記シール層を覆う金属層を形成する工程をさらに含む、請求項１３に記載の方法。
【請求項１５】
マイクロエレクトロニクスアセンブリであって、
半導体基板と、エッチングストップ層と、インダクタと、シール層とを含み、
前記半導体基板は、その上に第一及び第二のトレンチを有し、
前記半導体基板上にあるエッチングストップ層は、前記トレンチ内に第一のエッチングストップ壁及び第二のエッチングストップ壁を形成し、前記基板及び前記エッチングストップ層により同エッチングストップ層の下側であり、かつ前記第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間に凹部が形成され、前記凹部は、同凹部と前記半導体基板の第一の表面を相互に連結するエッチングホールを有し、前記エッチングストップ層はエッチングストップ材料からなり、
前記インダクタは前記半導体基板の第二の表面上にあり、前記インダクタの少なくとも一部は前記半導体基板の前記凹部の上に配置されており、
前記シール層は、前記半導体基板の第一の表面にて前記エッチングホールを覆うように形成されている、マイクロエレクトロニクスアセンブリ。
【請求項１６】
前記半導体基板の第一の表面は、前記半導体基板の第二の表面と相対向している、請求項１５に記載のマイクロエレクトロニクスアセンブリ。
【請求項１７】
前記インダクタは前記半導体基板のインダクタ中心点の周囲に巻回された少なくとも一つのコイルを含み、かつ前記第一のトレンチ及び前記第二のトレンチは前記インダクタ中心点の周囲に形成され、前記第一のトレンチは、前記インダクタ中心点と前記第二のトレンチとの間にあり、前記第一のトレンチ及び前記第二のトレンチはほぼ円形状であり、かつ前記凹部は環状リングの形状を有する、請求項１６に記載のマイクロエレクトロニクスアセンブリ。
【請求項１８】
前記第一の側部エッチングストップ壁及び前記第二の側部エッチングストップ壁を相互に連結する複数の支持壁を更に含む、請求項１７に記載のマイクロエレクトロニクスアセンブリ。
【請求項１９】
前記凹部の内面から延びる環状支持部材を更に含み、前記環状支持部材はエッチングストップ材料からなる、請求項１８に記載のマイクロエレクトロニクスアセンブリ。
【請求項２０】
前記半導体基板の第一の面上であって、前記シール層を覆う金属層を更に含む、請求項１９に記載のマイクロエレクトロニクスアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクスアセンブリ及び同マイクロエレクトロニクスアセンブリを製造する方法に関し、より詳細には、スパイラルインダクタの下側にエアキャビティを形成する方法に関する。
【背景技術】
【０００２】
集積回路は、半導体基板、即ちウェハ上に形成される。その後、ウェハは、マイクロエレクトロニクスダイ、即ち半導体チップに切断され、各ダイは、対応する集積回路を保持する。各半導体チップは、パッケージ、即ちキャリア基板に装着され、それは多くの場合マザーボードに装着される。
【０００３】
集積回路の完成までに、多数の加工工程及び半導体基板上への種々のデバイスの形成が関与する。半導体チップの意図される用途に応じて、半導体基板上に形成されるデバイスの一つはインダクタであり得る。スパイラルインダクタは多くの場合、ラジオ周波数（ＲＦ）のデバイスにて使用され、典型的には、誘電体上に形成された薄い金属のコイルを含む。使用時において、インダクタは多くの場合、基板上の半導体材料と誘導結合を引き起こし、それはインダクタの品質ファクタ、即ち「Ｑファクタ」に悪影響を及ぼし、デバイスの性能を低下させる。
【０００４】
この結合を最小化し、かつＱファクタを増大させるために、インダクタの下側の誘電層の厚みを増大させ得る。しかしながら、誘電体の厚みにも関わらず、かなりの量の結合が依然として発生する。インダクタの下側にエアキャビティを作製する試みもなされてきたが、エアキャビティはシールされていないので、洗浄及び切断といった引き続く加工工程時に、同エアキャビティは汚染される可能性がある。さらに、エアキャビティの大きさ及び形状を制御することは困難である。同エアキャビティは多くの場合、半導体チップの機械的強度をかなり低減し、結果として、同半導体チップは梱包又は輸送時に損傷を受ける可能性がある。インダクタコイルの厚みはまた、同インダクタの電気抵抗を低減し、それによりＱファクタを向上させるために増大され得る。しかしながら、コイルの厚みを増大すると、その大きさが増大し、デバイスの製造コストが大きくなる。
【０００５】
従って、汚染の危険性を伴わないで、インダクタのＱファクタを増大させることが望ましい。加えて、引き続く加工工程に耐え得るために半導体チップにて十分な機械的強度を維持することが望ましい。更に、本発明のその他所望の特徴及び性質は、図面並びに上述の技術分野及び従来技術を組み合わせて、引き続く詳細な説明並びに添付した特許請求の範囲にて明らかにあるであろう。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記した懸案を鑑みてなされたものである。
【課題を解決するための手段】
【０００７】
マイクロエレクトロニクスアセンブリを形成する方法が提供される。同方法は、第一の面と同第一の面に相対向する第二の面とを有する半導体基板に第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成する工程と、同半導体基板の同第一の面にインダクタを形成する工程と、第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある基板を露出させるために、同基板の第二の面を介してエッチングホールを形成する工程と、半導体基板内に凹部を形成するために、第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間にある基板をエッチングホールを介して等方性エッチングする工程と、凹部をシールするために同エッチングホール上にシール層を形成する工程と、を含む。
【０００８】
改善されたＱファクタを備えたインダクタを有する装置が提供される。マイクロエレクトロニクスアセンブリは、半導体基板と、エッチングストップ層と、インダクタと、シール層とを含み、同半導体基板は、その上に第一及び第二のトレンチを有し、同基板上にあるエッチングストップ層は、同トレンチ内に第一及び第二のエッチングストップ壁を形成し、同基板と同エッチングストップ層とにより同エッチングストップ層の下側でありかつ第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の間に凹部が形成され、同凹部は、同凹部と半導体基板の第一の表面とを相互に連結するエッチングホールを有し、同エッチングストップ層はエッチングストップ材料からなり、同インダクタは半導体基板の第二の表面上にあり、同インダクタの少なくとも一部は半導体基板の凹部の上に配置されており、同シール層は、半導体基板の第一の表面にてエッチングホールを覆うように形成されている。
【発明を実施するための最良の形態】
【０００９】
本発明は、以下に描かれた図面と組み合わせ以下に説明される。同図面において同一の符号は同一の要素を示す。
以下の詳細な記載は、単に例示のみのものであり、本発明又は本願、及び本発明の使用を制限することを意図していない。更に、上記した技術分野、背景技術、簡単な要約、又は以下の詳細な説明に示された任意の表現された、又は言外の理論と結び付けられることを意図していない。図１乃至１７は例示のみのものであり、寸法化されていない。
【００１０】
図１乃至１３は、本発明の一実施形態に従う、スパイラルインダクタを含むマイクロエレクトロニクスアセンブリを形成する方法を示す。図１を参照すると、半導体基板２０が図示されている。半導体基板２０は、シリコンのような半導体材料から形成されており、上面２２と下面２４とを含む。基板２０は約１０００ミクロンの厚み２６を有する。半導体基板２０の一部のみが示されているが、同基板２０は例えば、２００又は３００ミリメートルの直径を有する半導体ウェハであり得ることが理解されるべきである。
【００１１】
図２に示されるように、第一のトレンチ２８及び第二のトレンチ３０が半導体基板２０の上面２２に最初に形成される。第一のトレンチ２８及び第二のトレンチ３０は、例えば、８乃至１０ミクロンの幅３２と、７５乃至１００ミクロンの深さ３４とを有する。第一のトレンチ２８及び第二のトレンチ３０は深堀反応性イオンエッチング（ＤＲＩＥ）を使用して形成され、図４に示されるように上方から見た場合、円形であり、トレンチ、即ちインダクタ中心点３６を中心として同心円状である。図２を再び参照すると、例示的な実施形態において、第一のトレンチ２８は約３００ミクロンの内径３８を有し、かつ第二のトレンチ３０は約５００ミクロンの内径４０を有する。
【００１２】
図３を参照すると、フィールド酸化物層、即ち「エッチングストップ」層４２は、半導体基板２０の上面２２に形成される。フィールド酸化物層４２は、当該技術分野において一般的に理解されているように、熱的に成長し、例えば４乃至６ミクロンの厚み４３になる。図示されるように、フィールド酸化物層４２は、第一のトレンチ２８及び第二のトレンチ３０を満たし、第一のトレンチ２８内に第一の側部エッチングストップ壁４４を、第二のトレンチ３０内に第二の側部エッチングストップ壁４６を形成する。図３及び４に示されているように、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６はそれぞれ、第一のトレンチ２８及び第二のトレンチ３０の大きさ及び形状とみなす。従って、詳細には示されていないが、図２に示されているように、第一の側部エッチングストップ壁４４は第一のトレンチ２８とほぼ同じ直径を有し、かつ第二の側部エッチングストップ壁４６は第二のトレンチ３０とほぼ同じ直径を有する。
【００１３】
次に、相補性金属酸化膜半導体（ＣＭＯＳ）の複数の加工工程が、図５に示されるように半導体基板２０のフィールド酸化物層４２上に実施される。ＣＭＯＳ加工工程は、例えば、ＣＭＯＳデバイス、複数の層間絶縁膜層４８、金属層、即ち金属線５０、金属線５０上に形成される保護層５２、及び層間絶縁膜層４８の形成を含む。金属線５０はアルミニウム、銅又はアルミニウムシリコンのような材料から形成され得る。保護層５２は、プラズマ化学気相成長法（ＰＥＣＶＤ）を使用して形成され、かつ窒化ケイ素又は酸化ケイ素のような材料から形成され得る。
【００１４】
金属線５０の少なくとも一部は、図６及び７に示されるように、半導体基板２０の上面２２上にコイル５４を形成する。図６を特に参照すると、コイル５４の少なくとも幾らかは第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６の間に配置される。
【００１５】
図５を図７と併せて参照すると、フィールド酸化物層４２、層間絶縁膜層４８、金属線５０及びコイル５４の形成の組み合わせは、当該技術分野において一般的に理解されているように、半導体基板２０の上面２２にスパイラルインダクタ５６を形成する。特に図示されてはいないが、スパイラルインダクタ５６は、３００乃至５００ミクロンの直径と、２乃至５ミクロンの厚みとを有し得る。
【００１６】
図８及び９に示されるように、基板２０は、次に、当該技術分野において一般的に理解されているように、「薄化」される。薄化は、研削、研磨、エッチング、化学機械的研磨（ＣＭＰ）又はそれらの任意の組み合わせにより、下面２４、即ち「裏側」に実施され得る。図９に特に示されるように、薄化加工は基板２０の厚み２６を７５乃至１００ミクロンに低減し得る。
【００１７】
次に、図１０に示されるように、複数のエッチングホール６０が基板２０の下面２４に形成される。エッチングホール６０はＤＲＩＥを使用して形成され、例えば、４乃至
６ミクロンの幅６２と、４０乃至５０ミクロンの深さ６４と、を有する。エッチングホール６０は、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間にある基板２０の部分まで延長できる。特に図示されていないが、多数のエッチングホール６０が第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間に形成され、かつ図６に示されるように、トレンチ中心点３６の周囲に円形のパターンにて配置され得る。
【００１８】
次に、図１１に示されるように、半導体基板２０は等方性エッチング加工を受ける。好ましい実施形態において、基板２０はキセノンジフルオライド（ＸｅＦ２）にさらされ、同キセノンフルオライドはエッチングホール６０を貫通して、第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間にある基板２０の半導体材料を等方性エッチングする。ＸｅＦ２はシリコンに対して、例えば１分間当たり０．５ミクロンであるような非常に高いエッチング速度を有し、スパッタチタン、化学量論の窒化ケイ素、熱酸化物、ＰＥＣＶＤ窒化ケイ素及びアルミニウムに対しては極端に低いエッチング速度を有することが明記されるべきである。従って、図７に示されるように、ＸｅＦ２がエッチングホール６０を通過すると、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６は本質的にはエッチングを受けず、一方、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間にあるシリコンは非常に迅速に等方性エッチング加工を受ける。従って、図示されるように、エアキャビティ６６が第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間であって、スパイラルインダクタ５６のコイル５４の少なくとも一つの真下に形成される。エッチングは、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６により横方向には阻止されているので、エアキャビティ６６の形成は、高速度にて垂直方向にのみ進む。図６を再び参照すると、エアキャビティ６６は、第一の側部エッチングストップ壁４４と第二の側部エッチングストップ壁４６との間の空間に類似する寸法を備えた環状の形態である。エアキャビティ６６の深さは３０乃至４０ミクロンであり、半導体材料が等方性エッチング用のガスに暴露された時間により決定される。
【００１９】
図１１に示されるように、エッチング加工が起こると、ポリマー性カラム６８が、エッチングホール６０が配置された位置に残る。当業者に理解されるように、ポリマー性カラム６８はエッチングホール６０を形成するために使用されたＤＲＩＥ加工時に形成される。ポリマー性カラム６８は等方性エッチングガスにより非常にゆっくりとエッチングされるポリマーから形成され得る。従って、ポリマー性カラム６８に隣接する基板２０内のシリコンは、すぐにはエッチングされない。エッチング加工が完了すると、ポリマー性カラム６８はエアキャビティ６６内に延出し、かつエッチングホール６０と同じ寸法を有し得る。ポリマー性カラム６８は、当業者に一般的に理解されるように、酸素プラズマ灰化加工を使用して除去され得る。
【００２０】
次に、シール層、即ち第二の保護層７０がエッチングホール６０を完全に覆うために基板２０の裏側２４に形成され、そして、図１２に示されるようにエアキャビティ６６をシールする。シール保護層７０は、例えば、テトラエチルオルトシリケート（ＴＥＯＳ）、酸化ケイ素又は窒化ケイ素から形成され得る。シール保護層７０の厚みは、エッチングホール６０の幅６２に応じて、例えば、６乃至８ミクロンの間であり得る。シール保護層７０はまた、基板２０の裏側２４の部分を露出させることによりパターン化され、かつエッチングされ得る。
【００２１】
図１３を参照すると、次に、シール保護層７０を覆う裏側金属層７１を形成するためにメタライゼーション加工が基板２０の裏側２４に実施され得る。裏側の金属層７１は、例えば、アルミニウム又は銅から形成され、かつ１０乃至１５ミクロンの厚みを有し得る。
【００２２】
最終的な加工工程の後に、半導体基板２０は個々のマイクロエレクトロニクスダイ、即ち半導体チップに切断され、各チップは対応する集積回路を保持する。次に、半導体チップは、コンピュータシステムに取り付けられる前にパッケージ基板に取り付けられ得る。図７を参照すると、電気信号は、当業者には一般的に理解されるように、インダクタ５６の周囲に電磁場の形成を引き起こすスパイラルインダクタ５６のコイル５４を介して送られる。
【００２３】
アセンブリは幾つかの利点を有する。第一に、空気の絶縁特性により、コイル及び基板の間の結合が低減され、それによりインダクタのＱファクタが増大する。更に、エアキャビティはシール保護層にてシールされるので、引き続く加工工程時にエアキャビティが汚染される可能性が最小限に留められる。加えて、エッチングストップ壁を使用することにより、エアキャビティの大きさ、形状及び位置を正確に制御することが可能となる上に、アセンブリの機械的強度が改善される。従って、引き続く加工工程時、即ち、梱包又は運搬時にアセンブリが損傷を受ける可能性が低減される。
【００２４】
図１４は、本発明の代替的な実施形態に従う、図４、６及び９に示されるような、側部エッチングストップ壁のレイアウトを示す。図１３に示されるような側部エッチングストップ壁の形態を構成するために、第一のトレンチ２８と第二のトレンチ３０とを互いに接続するべく第三組のトレンチ７２がエッチングされる。フィールド酸化物層４２の形成時、図３に示されたものと同様の様式にて、第三組のトレンチ７２がフィールド酸化物層４２にて満たされ、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６をそれぞれ相互に接続する複数の支持壁７４を作製する。図１３に示された実施例において、エッチングホール６０は、同エッチングホール６０の一組のみが二つの連続した支持壁７４の間に存在するように配置される。従って、半導体基板を等方性エッチングガスに露出させた場合、形成されたエアキャビティ６６は複数のエアキャビティチャンバ７６に分割され、その各エアキャビティ７６は、第一の側部エッチングストップ壁４４、第二の側部エッチングストップ壁４６、及び連続した支持壁７４により画定される。この実施形態は、支持壁７４を備えることにより、アセンブリに更なる構造上の支持及び機械的強度を加えるという更なる利点を提供する。
【００２５】
図１５乃至１７は、本発明のまた更なる実施形態に従うエッチングストップ壁の構成の形成を示す。図１５に示されるように、第一のトレンチ２８及び第二のトレンチ３０が、図２に示されるものと類似の様式にて半導体基板２０に形成される。しかしながら、図示されているように、複数の支持構造形成トレンチ７８がまた、第一のトレンチ２８及び第二のトレンチ３０の間にて半導体基板の上面２２に形成される。詳細には図示されていないが、例えば、支持構造形成トレンチ７８は、約２ミクロンの幅と、約１０ミクロンの深さとを有する。例えば、第一のトレンチ２８と第二のトレンチ３０と支持構造形成トレンチ７８との間であって、半導体基板２０の上面２２に、約８ミクロンの間隙８０が残る。
【００２６】
支持構造形成トレンチ７８は、同支持構造形成トレンチ７８間にある半導体基板２０の半導体材料から半導体部材８２を形成するために、近接して離間されていることを明記すべきである。図示されるように、第一のトレンチ２８及び第二のトレンチ３０の間にある基板２０の領域は、支持構造形成トレンチ７８と半導体部材８２とにより交互に被覆され得る。半導体部材８２は、支持構造形成トレンチ７８の幅と類似する幅を有し得る。
【００２７】
図１６に示されるように、次に、フィールド酸化物層４２が図３に示されるものと同様の様式にて、半導体基板２０の上面２２に形成され得る。フィールド酸化物層４２は酸化により第一のトレンチ２８及び第二のトレンチ３０を完全に満たし、かつ支持構造形成トレンチ７８を完全に酸化する。
【００２８】
しかしながら、基板２０の半導体材料の酸化によりフィールド酸化物層４２が半導体基板２０の半導体材料上に形成、即ち成長されると、酸化物が、図１６及び図１７に示されるように、半導体基板２０の最上面に部分的に埋め込まれ得る。半導体部材８２のわずかな幅と組み合わされるこの酸化は、部材８２全体を、フィールド酸化物層４２の酸化物材料に変化させる。従って、支持構造形成トレンチ７８及び半導体部材８２により占有されている基板２０の領域は、フィールド酸化物材料から完全に形成される。結果として、環状の支持部材、即ち補強材８４が形成され、それは、図１７に示されるように、それぞれ、第一の側部エッチングストップ壁４４及び第二の側部エッチングストップ壁４６の間にあるフィールド酸化物層４２から下方に延び、かつ同フィールド酸化物層４２と一体的である。
【００２９】
図１７に例示されている実施形態において、環状支持部材８４はエッチング加工時には酸化物から構成されており、よって同環状支持部材８４はまったくエッチングを受けないので、エアキャビティ８６の断面がＵ字型となる。この場合、環状支持部材８４は、半導体基板２０全体に更なる機械的強度を提供する。
【００３０】
本発明は、マイクロエレクトロニクスアセンブリを形成する方法を提供する。同方法は、第一及び第二の相対向する表面を有する半導体基板に第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成する工程と、半導体基板の第一の表面にインダクタを形成する工程と、第一及び第二の側部エッチングストップ壁の間に同基板を露出させるべく、同基板の第二の表面を貫通するエッチングホールを形成する工程と、半導体基板内に凹部を形成すべく、第一及び第二の側部エッチングストップ壁の間にある基板に、エッチングホールを介して等方性エッチングを実施する工程と、凹部をシールすべくエッチングホールを覆うシール層を形成する工程と、を含む。
【００３１】
本発明はまた、凹部上にインダクタの少なくとも一部を配置する工程を含む。インダクタは半導体基板のインダクタ中心点の周囲に巻回されるコイルを含む。第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁は、インダクタ中心点の周囲に形成される。第一の側部エッチングストップ壁は、インダクタ中心点と第二の側部エッチングストップ壁との間に配置され得、かつ第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁はいずれも、インダクタ中心点を中心とする。エッチングホールの形成は、深堀反応性イオンエッチング（ＤＲＩＥ）を使用して実施され得る。同方法はまた、第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁を形成するために、半導体基板の第一の表面上にエッチングストップ材料を有するエッチングストップ層を形成する工程を含む。
【００３２】
本発明はまた、マイクロエレクトロニクスアセンブリを形成する方法を提供し、同方法は、半導体材料からなる半導体基板の第一の表面に第一のトレンチ及び第二のトレンチを形成する工程と、半導体基板の第一の表面上にエッチングストップ層を形成する工程と、同エッチングストップ層で第一のトレンチ及び第二のトレンチを満たすことと、半導体基板の第一の表面にインダクタを形成する工程と、第一のトレンチ及び第二のトレンチの間にある半導体材料を露出させるために、同半導体基板の第二の表面を貫通するエッチングホールを形成する工程と、半導体基板内に凹部を形成すべく、第一のトレンチ及び第二のトレンチの間にある半導体材料にエッチングホールを介して等方性エッチングを実施する工程と、凹部をシールすべく半導体基板の第二の表面を覆うシール層を形成する工程と、を含む。
【００３３】
半導体基板の第一の表面は、上方の面であり、かつ半導体基板の第二の表面は下方の面であり得る。第一のトレンチ及び第二のトレンチは、トレンチ中心点の周囲に形成され、同第一のトレンチが、トレンチ中心点と第二のトレンチとの間に配置されている。
【００３４】
インダクタは、トレンチ中心点の周囲に巻回されたコイルを含み、同コイルの少なくとも一部は凹部上に配置され得る。第一のトレンチ及び第二のトレンチはほぼ円形状であり、同凹部は環状リングの形状を有する。
【００３５】
エッチングホールの形成は、深堀反応性イオンエッチング（ＤＲＩＥ）を使用して実施され得る。同方法はまた、半導体基板の下方面上に、シール層を覆う金属層を形成する工程を含む。
【００３６】
本発明はさらに、マイクロエレクトロニクスアセンブリを提供する。マイクロエレクトロニクスアセンブリは、半導体基板と、エッチングストップ層と、インダクタと、シール層とを含み、同半導体基板は、その上に第一及び第二のトレンチを有し、同基板上にある同エッチングストップ層は、同トレンチ内に第一及び第二のエッチングストップ壁を形成し、同基板及び同エッチングストップ層により同エッチングストップ層の下側でありかつ第一及び第二の側部エッチングストップ壁の間に凹部が形成され、同凹部は、同凹部と半導体基板の第一の表面を相互に連結するエッチングホールを有し、同エッチングストップ層はエッチングストップ材料からなり、同インダクタは半導体基板の第二の表面上にあり、同インダクタの少なくとも一部は半導体基板の凹部の上に配置されており、同シール層は、半導体基板の第一の表面にてエッチングホールを覆うように形成されている。
【００３７】
半導体基板の第一の表面は、同半導体基板の第二の表面と相対向している。インダクタは半導体基板のインダクタ中心点の周囲に巻回された少なくとも一つのコイルを含み得、かつ第一のトレンチ及び第二のトレンチはインダクタ中心点の周囲に形成され得る。第一のトレンチは、インダクタ中心点と第二のトレンチとの間にあり、かつ第一及び第二のトレンチはほぼ円形状であり、同凹部は環状リングの形状を有する。
【００３８】
マイクロエレクトロニクスアセンブリはまた、第一のエッチングストップ壁と第二のエッチングストップ壁とを相互に連結する複数の支持壁を含み得る。マイクロエレクトロニクスアセンブリはまた、凹部の内面から延びるエッチングストップ材料からなる環状支持部材と、半導体基板の下面に形成されるとともにシール層を覆う金属層と、を含み得る。
【００３９】
本発明の上記した詳細な説明には少なくとも一つの例示的な実施形態が示されているが、多数の変更例が存在することは理解されるべきである。また、一つ又は複数の例示的な実施形態は単なる例であり、本発明の範囲、応用、又は形態をいかなる方法にても制限することを意図していない。むしろ、上記した詳細な説明は、本発明の例示的な実施形態を実施するための便利な指針を当業者に提供するであろう。種々の変更が、添付された特許請求の範囲及びその合法的な等価物に記載されている本発明の範囲から逸脱することなく、例示的な実施形態において記載されている要素の機能及び配置において変更可能であり得ることは理解されるであろう。
【図面の簡単な説明】
【００４０】
【図１】半導体基板の側方断面図である。
【図２】図１の半導体基板の、複数のトレンチが同基板の上面に形成された後の側方断面図である。
【図３】図２の半導体基板の側方断面図であり、上面にフィールド酸化物層が形成された状態である。
【図４】図３のフィールド酸化物層から形成された第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁の上面図である。
【図５】図３の半導体基板の、コイルを含むインダクタを最上面に形成した後の側方断面図である。
【図６】第一の側部エッチングストップ壁及び第二の側部エッチングストップ壁と比較されるコイルの配置を示す図５の半導体基板の上面図である。
【図７】図５の半導体基板のインダクタを示す上面図である。
【図８】図５の半導体基板の、同基板上に実施される薄化加工を示す側方断面図である。
【図９】図５の半導体基板の、同基板上に実施される薄化加工を示す側方断面図である。
【図１０】図９の半導体基板の、同基板の下面に複数のエッチングホールが形成された後の側方断面図である。
【図１１】図１０の半導体基板の、等方性エッチング加工を受けた後の側方断面図である。
【図１２】図１１の半導体基板の、同基板の下面にシール層が形成された後の側方断面図である。
【図１３】図１２の半導体基板の、メタライゼーション加工を受けた後の側方断面図である。
【図１４】本発明の別の実施形態に従う側部エッチングストップ壁の形態を示す上面図である。
【図１５】本発明の更なる実施形態に従う側部エッチングストップ壁の形成を示す半導体基板の側方断面図である。
【図１６】本発明の更なる実施形態に従う側部エッチングストップ壁の形成を示す半導体基板の側方断面図である。
【図１７】本発明の更なる実施形態に従う側部エッチングストップ壁の形成を示す半導体基板の側方断面図である。
【図１】
2009510778.tif 000003
【図２】
2009510778.tif 000004
【図３】
2009510778.tif 000005
【図４】
2009510778.tif 000006
【図５】
2009510778.tif 000007
【図６】
2009510778.tif 000008
【図７】
2009510778.tif 000009
【図８】
2009510778.tif 000010
【図９】
2009510778.tif 000011
【図１０】
2009510778.tif 000012
【図１１】
2009510778.tif 000013
【図１２】
2009510778.tif 000014
【図１３】
2009510778.tif 000015
【図１４】
2009510778.tif 000016
【図１５】
2009510778.tif 000017
【図１６】
2009510778.tif 000018
【図１７】
2009510778.tif 000019