(57)【要約】半導体装置は、表面及び裏面を有する半導体基板と、半導体基板の表面に隣接し、複数の層の積層された群を有する、歪みが導入された超格子層と、半導体基板の裏面における、半導体基板と異なる材料を有する応力層と、を有する。歪みが導入された超格子層の各々の層の群は、ベース半導体部分を規定する複数の積層されたベース半導体単層と、隣接するベース半導体部分の結晶格子内に拘束されている少なくとも１つの非半導体単層とを有する。
2009510727.tif 000002
【特許請求の範囲】
【請求項１】
表面及び裏面を有する半導体基板；
前記半導体基板の表面に隣接し、複数の、層の積層された群を有する、歪んでいる超格子層；並びに
前記半導体基板の裏面における、前記半導体基板と異なる材料を有する応力層；
を有する半導体装置であって：
前記歪んでいる超格子層の各々の層の群は、ベース半導体部分を規定する複数の積層されたベース半導体単層と、隣接するベース半導体部分の結晶格子内に拘束されている少なくとも１つの非半導体単層とを有する；
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、前記応力層は酸化物を有する、半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、前記応力層は窒化物を有する、半導体装置。
【請求項４】
請求項１に記載の半導体装置であって、前記応力層はまた、超格子を有する、半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、前記積層された層の群に対して平行な方向にある前記歪んでいる超格子層を通る電荷担体の輸送をもたらす領域を更に有する、半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、前記歪んでいる超格子層は圧縮歪みを有する、半導体装置。
【請求項７】
請求項１に記載の半導体装置であって、前記歪んでいる超格子層は引っ張り歪みを有する、半導体装置。
【請求項８】
請求項１に記載の半導体装置であって、各々のベース半導体部分はシリコンを有する、半導体装置。
【請求項９】
請求項１に記載の半導体装置であって、各々の非半導体単層は酸素を有する、半導体装置。
【請求項１０】
請求項１に記載の半導体装置であって、隣接するベース半導体部分は共に化学的に結合している、半導体装置。
【請求項１１】
請求項１に記載の半導体装置であって、前記歪んでいる超格子層は、最上部の層の群においてベース半導体キャップ層を更に有する、半導体装置。
【請求項１２】
請求項１に記載の半導体装置であって、前記半導体基板と前記超格子との間に絶縁層を更に有する、半導体装置。
【請求項１３】
請求項１に記載の半導体装置であって、前記半導体基板は単結晶シリコンの基板を有する、半導体装置。
【請求項１４】
請求項１に記載の半導体装置であって、前記半導体基板は約７００μｍより小さい厚さを有する、半導体装置。
【請求項１５】
半導体装置を製造する方法であって：
半導体基板の裏面において、該半導体基板と異なる材料を有する応力層を形成し、前記半導体基板の表面に隣接し、複数の、層の積層された群を有する、歪んでいる超格子層を形成する段階；
を有する、方法であり、
前記歪んでいる超格子層の各々の層の群は、ベース半導体部分を規定する複数の積層されたベース半導体単層と、隣接するベース半導体部部分の結晶格子内に拘束されている少なくとも１つの非半導体単層と、を有する；
方法。
【請求項１６】
請求項１５に記載の方法であって、前記応力層は酸化物を有する、方法。
【請求項１７】
請求項１５に記載の方法であって、前記応力層は窒化物を有する、方法。
【請求項１８】
請求項１５に記載の方法であって、前記応力層はまた、超格子を有する、方法。
【請求項１９】
請求項１５に記載の方法であって、前記積層された層の群に対して平行な方向にある前記歪んでいる超格子層を通る電荷担体の輸送をもたらす領域を更に有する、方法。
【請求項２０】
請求項１５に記載の方法であって、前記歪んでいる超格子層は圧縮歪みを有する、方法。
【請求項２１】
請求項１５に記載の方法であって、前記歪んでいる超格子層は引っ張り歪みを有する、方法。
【請求項２２】
請求項１５に記載の方法であって、各々のベース半導体部分はシリコンを有する、方法。
【請求項２３】
請求項１５に記載の方法であって、各々の非半導体単層は酸素を有する、方法。
【請求項２４】
請求項１５に記載の半導体装置であって、隣接するベース半導体部分は共に化学的に結合している、半導体装置。
【請求項２５】
請求項１５に記載の半導体装置であって、前記歪んでいる超格子層は、最上部の層の群においてベース半導体キャップ層を更に有する、半導体装置。
【請求項２６】
請求項１５に記載の半導体装置であって、前記半導体基板と前記超格子との間に絶縁層を更に有する、半導体装置。
【請求項２７】
請求項１５に記載の半導体装置であって、前記半導体基板は単結晶シリコンの基板を有する、半導体装置。
【請求項２８】
請求項１５に記載の半導体装置であって、前記半導体基板は約７００μｍより小さい厚さを有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の分野に関し、特に、エネルギーバンドエンジニアリング及び関連する方法に基づく改善された特性を有する半導体に関する。
【背景技術】
【０００２】
例えば、電荷担体の移動度を改善することにより、半導体装置の性能を改善するための構造及び技術が提案されてきている。例えば、Ｃｕｒｒｉｅ等による米国特許出願公開第２００３／００５７４１６号明細書においては、シリコン、シリコン−ゲルマニウム、緩和シリコンの歪みが導入された材料層、及び性能劣化をまた、もたらす不純物を含まない領域について開示している。上部のシリコン層において結果的に得られる二軸歪みは担体移動度を変え、高速及び／又は低パワー装置を可能にする。Ｆｉｔｚｇｅｒａｌｄ等による米国特許出願公開第２００３／００３４５２９号明細書においてはまた、同様な歪みシリコン技術に基づくＣＭＯＳインバータについて開示されている。
【０００３】
Ｔａｋａｇｉによる米国特許第６，４７２，６８５号明細書においては、第２シリコン層の伝導帯及び価電子帯が引っ張り歪みを受けるように、シリコン層間に挟まれたシリコン及びカーボン層を有する半導体装置について開示されている。小さい有効質量を有する電子、及びゲート電極に印加される電場により誘起されたその小さい有効質量は、第２シリコン層に閉じ込められ、それ故、ｎチャネルＭＯＳＦＥＴは高い移動度を有するようにアサートされる。
【０００４】
Ｉｓｈｉｂａｓｈｉ等による米国特許第４，９３７，２０４号明細書においては、一部の複合半導体又は二元系複合半導体を有する８単層より少ない複数の層が交互に成長され且つエピタキシャル成長される超格子について開示されている。主な電流の方向は、その超格子の層に対して垂直である。
【０００５】
Ｗａｎｇ等による米国特許第５，３５７，１１９号明細書においては、超格子における合金散乱により得られる高い移動度を有するＳｉ−Ｇｅ短周期超格子について開示されている。それらに沿うようにして、Ｃａｎｄｅｌａｒｉａによる米国特許第５，６８３，９３４号明細書においては、引っ張り歪みの下でチャネル層を位置付けるある割合においてシリコン格子においてシリコンの合金及び置き換え可能であるように存在する第２材料を有するチャネル層を有する改善された移動度のＭＯＳＦＥＴについて開示されている。
【０００６】
Ｔｓｕによる米国特許第５，２１６，２６２号明細書においては、バリア間に挟まれているエピタキシャル成長された半導体薄膜及び２つのバリア領域を有する量子井戸構造について開示されている。各々のバリア領域は、一般に、２乃至６単層の範囲内の厚さを有するＳｉＯ２／Ｓｉの交互層を有する。かなり厚いシリコンの部分がバリア間に挟まれている。
【０００７】
また、Ｔｓｕにより２０００年９月６日にネットワーク上で発表された“シリコンナノ構造体における現象（Ｐｈｅｎｏｍｅｎａ  ｉｎ  ｓｉｌｉｃｏｎ  ｎａｎｏｓｔｒｕｃｔｕｒｅ  ｄｅｖｉｃｅｓ）”と題された文献Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  ＆  Ｐｒｏｃｅｅｄｉｎｇ，ｐｐ．３９１−４０２においては、シリコン及び酸素の半導体原子超格子（ＳＡＳ）について開示されている。Ｓｉ／Ｏ超格子について、シリコン量子及び発光装置において有用であるとして開示されている。特に、緑色エレクトロルミネッセンスダイオード構造が構造化され、試験されている。そのダイオード構造における電流は垂直であり、即ち、特に、ＳＡＳ層に対して垂直である。開示されているＳＡＳは、酸素原子、ＣＯ分子のような吸着化学種により分離される半導体層を有することが可能である。吸着されている酸素分子の上のシリコンの成長については、かなり低い欠陥密度を有するエピタキシャル成長として記載されている。シリコンの約８原子層である１．１ｎｍの厚さのシリコン部分を有する一のＳＡＳ構造及び他の構造は、このシリコンの厚さの２倍を有する。
Ｌｕｏ等による“直接遷移型発光シリコンの化学的デザイン（Ｃｈｅｍｉｃａｌ  Ｄｅｓｉｇｎ  ｏｆ  Ｄｉｒｅｃｔ−Ｇａｐ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｓｉｌｉｃｏｎ）”と題された文献Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．８９，Ｎｏ．７（Ａｕｇｕｓｔ  １２，２００２）においては、Ｔｓｕの発光ＳＡＳ構造について更に、開示されている。
【０００８】
Ｗａｎｇ、Ｔｓｕ及びＬｏｆｇｒｅｎによる国際公開第０２／１０３，７６７Ａ１号パンフレットにおいては、薄いシリコン及び酸素、炭素、窒素、リン、アンチモン、砒素又は水素のブロックを構築するバリアであって、それにより格子を垂直に流れる電流を大きさで四桁以上減少させるバリアについて開示されている。絶縁層／バリア層は、低欠陥のエピタキシャル成長のシリコンがその絶縁層の次に堆積されることを可能にする。
【０００９】
英国特許第２，３４７，５２０号明細書においては、非周期フォトニックバンドギャップ（ＡＰＢＧ）構造が電子バンドギャップエンジニアリングに適用されることが可能であることが開示されている。特に、材料パラメータ、例えば、帯域最小値、有効質量等が好ましい帯域構造特性を有する新しい非周期材料を生成するように調整されることが可能である。電気伝導度、熱伝導度及び誘電率又は透磁率等の他のパラメータについてはまた、その材料に対してデザインされることがまた、可能であるとして開示されている。
【００１０】
半導体装置において電荷担体の移動度を高くする材料エンジニアリングにおけるかなり多くの努力にも拘わらず、更なる改善の必要が尚も、存在している。より高い移動度は、装置速度を高くする及び／又は装置消費電力を低くすることが可能である。より小さい装置及び新しい装置構成への継続している移行にも拘わらず、より高い移動度により、装置性能はまた、維持されることが可能である。更に、性能の特性を更に改善するように帯域が技術的に検討された半導体材料において好ましい歪みを導入することはまた、好ましい可能性がある。
【特許文献１】米国特許出願公開第２００３／００５７４１６号明細書
【特許文献２】米国特許出願公開第２００３／００３４５２９号明細書
【特許文献３】米国特許第６，４７２，６８５号明細書
【特許文献４】米国特許第４，９３７，２０４号明細書
【特許文献５】米国特許第５，３５７，１１９号明細書
【特許文献６】米国特許第５，６８３，９３４号明細書
【特許文献７】米国特許第５，２１６，２６２号明細書
【特許文献８】国際公開第０２／１０３，７６７Ａ１号パンフレット
【特許文献９】英国特許第２，３４７，５２０号明細書
【非特許文献１】“Ｐｈｅｎｏｍｅｎａ  ｉｎ  ｓｉｌｉｃｏｎ  ｎａｎｏｓｔｒｕｃｔｕｒｅ  ｄｅｖｉｃｅｓ”，ｂｙ  Ｔｓｕ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ａｎｄ  Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  ＆  Ｐｒｏｃｅｅｄｉｎｇ，ｐｐ．３９１−４０２（Ｓｅｐｔｅｍｂｅｒ  １６，２０００）
【非特許文献２】“Ｃｈｅｍｉｃａｌ  Ｄｅｓｉｇｎ  ｏｆ  Ｄｉｒｅｃｔ−Ｇａｐ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｓｉｌｉｃｏｎ”，ｂｙ  Ｌｕｏ  ｅｔ  ａｌ．，Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．８９，Ｎｏ．７（Ａｕｇｕｓｔ  １２，２００２）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記の背景に鑑みて、本発明の目的は、それ故、好ましい移動度及び歪み特性を有する半導体装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明にしたがった上記の及び他の目的、特徴及び有利点は、表面及び裏面を有する半導体基板と、半導体基板の表面に隣接し、複数の、層の積層された群を有する歪みが導入された超格子層と、半導体基板と異なる材料を有する、基板の裏面における応力層とを有することが可能である半導体装置により与えられる。特に、歪みが導入された超格子層における層の各々の群は、ベース半導体部分として定義される複数のベース半導体単層積層構造と、隣接するベース半導体部分の結晶格子において歪みが導入された少なくとも１つの半導体単層とを有することが可能である。
【００１３】
実施例として、応力層は、酸化物の、窒化物の、他の材料の超格子等であることが可能である。その半導体装置は、層の積層された群に対して平行な方向にその歪みが導入された超格子層を通る電荷担体の輸送をもたらす領域を更に、有することが可能である。歪みが導入された超格子層は、引っ張り歪みのみならず圧縮歪みも有することが可能である。
【００１４】
更に、各々のベース半導体部分はシリコンを有することが可能であり、各々の非半導体単層は酸素を有することが可能である。より一般的には、各々のベース半導体部分は、ＩＶ族半導体、ＩＩＩ−Ｖ族半導体及びＩＩ−ＶＩ族半導体を有する群から選択されるベース半導体を有し、各々の非半導体単層は、酸素、窒素、フッ素及び炭素−酸素を有する群から選択された非半導体を有することが可能である。更に、隣接する超格子のベース半導体部分は共に化学的に結合することが可能である。また、各々の非半導体単層は単一の単層の厚さを有することが可能である。更に、歪みが導入された超格子層は、最上部の層の群においてベース半導体キャップ層を更に有することが可能である。
【００１５】
半導体基板は、例えば、単結晶シリコン基板を有することが可能である。また、実施例として、半導体基板は約７００μｍより小さい厚さを有することが可能である。
【発明を実施するための最良の形態】
【００１６】
本発明について、以下、本発明の好適な実施形態が示されている添付図を参照して詳述する。本発明においては、しかしながら、多くの異なる様式で実施されることが可能であるが、以下に述べる実施形態に限定されるように意図されるべきではない。むしろ、それらの実施形態は、詳細且つ十分であり、当業者が本発明の範囲を十分に理解することができるように、与えられている。同じ参照番号は全部の図において同じ要素を表し、代替の実施形態において類似する要素を示すようにプライム表記法が用いられている。
【００１７】
本発明は、半導体装置において改善された性能を達成するように、原子又は分子レベルで半導体材料の特性を制御することに関する。更に、本発明は、半導体装置の導電経路で用いられる改善された材料の識別、生成及び使用に関する。
【００１８】
出願者は、ここで説明する特定の超格子は電荷担体の有効質量を減少させ、それ故、より高い電荷担体の移動度に繋がることを理論付けているが、これに限定されるものではない。有効質量については、文献における種々の定義を用いて説明されている。有効質量の改善の対策として、出願者は、電子及び正孔のそれぞれについて、“伝導度逆有効質量テンソル”、即ち、Ｍｅ−１及びＭｈ−１を用い、それらは、次式のように、即ち、電子については、
【００１９】
【数１】
2009510727.tif 000003
そして正孔については、
【００２０】
【数２】
2009510727.tif 000004
と定義されていて、ここで、ｆはフェルミデイラックの分布であり、ＥＦはフェルミエネルギーであり、Ｔは温度であり、Ｅ（ｋ，ｎ）は波数ベクトルｋ及びｎ番目のエネルギー帯域に対応する状態にある電子のエネルギーであり、指数ｉ及びｊは直交座標ｘ、ｙ及びｚを表し、上記の積分はブリルアンゾーン（Ｂ．Ｚ．）において行われ、上記の加算は、電子及び正孔のそれぞれについてのフェルミエネルギーの上下のエネルギーを有する帯域において行われる。
【００２１】
伝導度逆有効質量テンソルについての出願者の定義においては、物質の伝導度のテンソル成分は、伝導度逆有効質量テンソルの対応する成分のより大きい値について、より大きくなっている。また、出願者は、ここで説明する超格子は、例えば、典型的には、電荷担体輸送の好適な方向について、物質の伝導性を改善するように、伝導度逆有効質量テンソルの値を設定するように理論付けているが、それに限定されるものではない。適切なテンソル要素の逆は伝導度有効質量と称せられている。換言すれば、半導体材料構造を特徴付けるように、上記のようなそして意図された電界輸送の方向において演算される電子／正孔についての伝導度有効質量は、改善された材料を区別するために用いられる。
【００２２】
上記の手段を用いて、特定の目的のために改善されたバンド構造を有する材料を選択することができる。そのような例の１つは、ＭＯＳＦＥＴ装置におけるチャネル領域のために歪みが導入された超格子２５の材料である。本発明にしたがった歪みが導入された超格子２５を有するプレーナＭＯＳＦＥＴ２０については、ここでは先ず、図１を参照して説明する。しかしながら、当業者は、ディスクリート装置及び／又は集積回路のような半導体装置の多くの異なる種類においてここで特定される物質が用いられることが可能であることを理解することができるであろう。実施例として、歪みが導入された超格子２５が、本譲受人に対して指定され、その記載を援用して本明細書の説明の一部を代替する、米国特許出願公開第１１／４２６，９６９号明細書に更に記載されているように、ＦＩＮＦＥＴにおいて用いられることが可能である。
【００２３】
例示としてのＭＯＳＦＥＴ２０は、半導体基板２１と、基板の裏面（即ち、図１の基板の下）における応力層２６と、ソース領域２２及びドレイン領域２３と、基板の表面（即ち、図１の基板の上）における歪みが導入された超格子層２５とを有する。特に、基板２１は、当業者が理解できるであろうように、ソース領域２２及びドレイン領域２３を備えるように適切なドーパントを注入されることが可能である。超格子２５は例示としての実施例における半導体基板の前面と接していて、これは全ての実施形態において当て嵌まる必要はないことに留意する必要がある。例えば、ＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）装置においては、絶縁層は、当業者が理解できるであろうように、半導体基板２１と超格子２５との間に位置付けられることが可能である。
【００２４】
応力層２６は、当業者が理解できるであろうように、超格子２５の所望の歪みをまた、伝える基板において優先的な歪みを伝えるように、基板２１と異なる材料を有することが可能である。実施例として、基板２１は単結晶シリコンの基板であることが可能であり、応力層２６は、酸化物（例えば、シリコン酸化物）、窒化物（例えば、シリコン窒化物）、他の半導体であることが可能であり、又は他の超格子であることが可能である。それ故、（ａ）基板２１と異なる材料を有する応力層２６を参照するとき、基板及び応力層は、シリコン等の共通の材料を有するが、応力層は、基板において著しくは存在しない少なくもと１つの材料（酸素、窒素等）を有することが可能であること、又は（ｂ）基板及び応力層は異なる材料（例えば、シリコン基板及びゲルマニウム応力層）であることが可能であることを意味することが理解できる。
【００２５】
特に、当業者が理解できるであろうように、基板２１及び応力層２６の特定の構成に応じて、引っ張り歪み又は圧縮歪みが、超格子２５にもたらされることが可能である。引っ張り歪みの場合、これは、有利であることに、例えば、ＮチャネルのＦＥＴにおいて更なる移動度の改善を与えるように用いられることが可能である。代替として、基板２１及び応力層２６の組成は、例えば、ＰチャネルのＦＥＴ装置における超格子の更なる移動度の改善を有利に与えることが可能である、超格子層２５における圧縮歪みをもたらすように選択されることが可能である。
【００２６】
応力層２６及び歪みが導入された超格子２５の形成について、ここで、図６及び７を参照して説明する。低圧化学的気相堆積（ＬＰＣＶＤ）又はプラズマ強化型ＣＶＤ（ＰＥＣＶＤ）薄膜又は層３０は、例示としての実施形態においては超格子膜であるが、半導体装置２０（図６）の製造中にウェーハにおける好ましい歪みを有利にもたらすように、基板２１（例えば、単結晶シリコンウェーハ）の裏面における所定の材料について適切な条件（温度、圧力、厚さ）下で堆積される。実施例として、ウェーハ又は基板２１は、約７００μｍより小さい厚さを有することが可能である。応力層２６により伝えられる歪みは、上記のように、所定材料及び堆積条件に応じて、圧縮性か又は引っ張り性のどちらかであることが可能である。また、このようにして所定の歪みを生じさせることにより、ウェーハ２１の表面（即ち、膜３０の反対側の最上部側）のシリコン格子が適切に伸長するか又は収縮することが可能を可能にする。
【００２７】
堆積中の応力層２６の堆積条件を制御することにより、この格子パラメータは、半導体超格子が、下で説明するように、超格子と下部シリコン面（図７）との間の改善された格子パラメータを有する基板の表面においてエピタキシャル成長するように、所望量だけ調整されることが潜在的に可能である。本出願者は、応力層３０を使用することにより、下部シリコン面の予め技術的に検討された格子パラメータのためにエピタキシャル成長の臨界厚さを有利に増加させることが可能であることを理論付けているが、そのことに限定されるものではない。それ故、このことはまた、バルクのシリコンウェーハに直接成長された超格子に比べて、原始的にスムーズな表面及び結晶欠陥の発生率を低下させる、より厚い超格子２５を可能にする。
【００２８】
ソース／ドレインシリサイド層３０、３１及びソース／ドレインコンタクト３２、３３は、当業者が理解できるであろうように、図示しているようにソース／ドレイン領域２２、２３と積層されている。ゲート３５は、図示されているように、歪みが導入された両格子層２５により与えられるチャネルと隣接するゲート絶縁層３７と、ゲート層におけるゲート電極層３６とを有する。側壁スペーサ４０、４１がまた、図示されているＭＯＳＦＥＴ２０において備えられている。
【００２９】
また、図示されているＭＯＳＦＥＴ２０のような半導体装置は、他のやり方において存在するものに比べて小さい伝導度有効質量に基づく、より高い電荷担持移動度を有するように理論付けられている。一部の実施形態においては、及びバンドエンジニアリングの結果として、超格子２５は、例えば、本譲受人に対して指定され、その記載を援用して本明細書の説明の一部を代替する、“ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ
ＣＯＭＰＲＩＳＩＮＧ ＡＮ ＡＣＴＩＶＥ ＯＰＴＩＣＡＬ ＤＥＶＩＣＥ
ＨＡＶＩＮＧ ＡＮ
ＥＮＥＲＧＹ ＢＡＮＤ
ＥＮＧＩＮＥＥＲＥＤ ＳＵＰＥＲＬＡＴＴＩＣ”と題された同時係属の米国特許出願公開第１０／９３６，９０３号明細書に記載されている光学的電子装置に対して特に有利であることが可能である実質的に直接エネルギーバンドギャップを有することが可能である。
【００３０】
当業者が理解できるであろうように、ＭＯＳＦＥＴ２０のソース／ドレイン領域２２、２３及びゲート３５は、下で更に説明するように、積層された群４５ａ乃至４５ｎの層に対して平行な方向にある積層された超格子層２５を通って電荷担体の輸送をもたらす領域とみなされることが可能である。即ち、その装置のチャネルは超格子２５において規定される。他のそのような領域はまた、本発明により検討される。
【００３１】
特定の実施形態においては、超格子２５は、有利であることに、ゲート誘電体層３７についての界面としての役割を果たす。例えば、チャネル領域は、歪みが導入された超格子２５の下部において規定されることが可能であり（チャネルの一部はまた、超格子の下の半導体材料において規定されることが可能であるが）、その上部は、誘電体層３７からチャネルを絶縁されている。他の実施形態においては、チャネルは基板２１においてのみ規定されることが可能であり、歪みが導入された超格子層２５は、例えば、単に、絶縁／界面層として含まれることが可能である。
【００３２】
超格子２５を誘電体界面層として用いることは、比較的高いＫのゲート誘電体材料が用いられる場合に特に適切である。超格子２５は、有利であることに、減少された散乱を、それ故、高いＫの誘電体界面に対して典型的に用いられる従来技術における絶縁層（例えば、二酸化シリコン）に対して改善された移動度を与えることが可能である。更に、高いＫの誘電体を用いるアプリケーションについて超格子２５を誘電体として用いると、より薄い全体の厚さを、即ち、改善された装置容量を得ることが可能である。このことは、超格子２５は比較的薄い厚さで形成されるが、尚も好ましい絶縁特性を備えることが可能であるためであり、このことについては、本譲受人に対して指定され、その記載を援用して本明細書の説明の一部を代替する、米国特許出願公開第１１／１３６，８８１号明細書において更に記載されている。
【００３３】
出願者は、ＭＯＳＦＥＴ２０のチャネル領域について改善された材料及び構造を特定した。更に具体的には、出願者は、電子及び／又は正孔についての適切な伝導度有効質量がシリコンについての対応する値より実質的に小さいエネルギーバンド構造を有する材料又は構造を特定した。
【００３４】
ここで、図２及び３を更に参照するに、材料又は構造は、構造が原子又は分子レベルで制御される超格子２５の形にあり、原子又は分子層堆積の既知の技術を用いて形成されることが可能である。超格子２５は、図２の模式的な断面図を特に参照して最もよく理解することができる積層関係に配列されている複数の層の群４５ａ乃至４５ｎを有する。更に、本譲受人に対して指定され、その記載を援用して本明細書の説明の一部を代替する、同時係属中の米国特許出願公開第１１／１３６，８３４号明細書において記載されている中間アニール処理は、製造中に、有利に欠陥を低減し、より平坦な層表面を備えるように用いられることが可能である。
【００３５】
超格子２５の層４５ａ乃至４５ｎの各々の群は、図示されているように、それぞれのベース半導体部分４６ａ乃至４６ｎ及びその上のエネルギーバンド修正層５０を規定する複数の積層されたベース半導体単層４６を有する。エネルギーバンド修正層５０は、説明の明確化のために、図２において斑点を付けて示されている。
【００３６】
エネルギーバンド修正層５０は、図示しているように、隣接するベース半導体部分の結晶格子内に制限された１つの非半導体単層を有する。即ち、隣接する層４５ａ乃至４５ｎの群における対向するベース半導体単層４６は共に、化学結合している。例えば、シリコン単層４６の場合、単層４６ａの群の上方の又は最上部の半導体単層におけるシリコン原子の一部は、図３に示すように、群４６ｂの下方の又は最下部の単層におけるシリコン原子と共有結合している。このことは、非半導体単層（例えば、酸素単層）の存在にも拘わらず、結晶格子が層の群を通して連続していることを可能にする。勿論、隣接する群４５ａ乃至４５ｎの対向するシリコン層４６間には完全な又は純粋な共有結合は存在せず、それは、当業者が理解することができるであろうように、それらの層の各々におけるシリコン原子の一部が非半導体原子（即ち、本実施例における酸素）に結合するためである。
【００３７】
他の実施形態においては、２つ以上のそのような単層が可能である。ここでは、非半導体又は半導体単層とは、バルクに形成される場合に、単層について用いられる材料が非半導体又は半導体であることを意味している。即ち、半導体のような材料の単独の単層は、当業者が理解できるであろうように、バルクに又は比較的厚い層に形成される場合におけるものと同じ特性を必ずしも示さない。
【００３８】
出願者は、エネルギー修正層５０及び隣接するベース半導体部分４６ａ乃至４６ｎは、他のやり方において存在するものに比べて、平行な層方向において電荷担体について超格子２５がより低い適切な伝導度有効質量を有するようにすることを理論付けしているが、それに限定されるものではない。他の方法を考慮するに、この平行な方向は、積層方向に対して垂直である。バンド修正層５０はまた、超格子２５が共通のエネルギーバンド構造を有するようにすることが可能である。
【００３９】
図示しているＭＯＳＦＥＴ２０のような半導体装置は、他のやり方において存在するものに比べて、低い伝導度有効質量に基づくより高い電荷担体移動度を有する。一部の実施形態においては、そして本発明により達成されるバンドエンジニアリングの結果として、超格子２５は、下で更に詳細に説明するように、例えば、光学的電子装置について特に有利である実質的に直接エネルギーバンドギャップを更に有することが可能である。勿論、上記の超格子２５の特性は、全てのアプリケーションにおいて利用できる必要はない。例えば、一部のアプリケーションにおいては、当業者が理解できるであろうように、超格子２５は、そのドーパントブロッキング／絶縁性又はその改善された移動度についてのみ、使用可能である、又は、他のアプリケーションにおいてそれらの両方について使用可能である。
【００４０】
一部の実施形態においては、２つ以上の非半導体単層が、エネルギーバンド修正層５０において存在することが可能である。実施例としては、エネルギーバンド修正層５０における非半導体単層の数は、好適には、それ故、好ましいエネルギーバンド修正特性を備えるように、約５単層以下であることが可能である。
【００４１】
超格子２５はまた、図示されているように、上方の層の群４５ｎにおいてキャップ層５２を有する。キャップ層５２は、複数のベース半導体単層４６を有することが可能である。キャップ層５２は、ベース半導体を２乃至１００単層の範囲内で、より好適には、１０乃至５０単層の範囲内で有することが可能である。
【００４２】
各々のベース半導体部分４６ａ乃至４６ｎは、ＩＶ族半導体、ＩＩＩ−Ｖ族半導体及びＩＩ−ＶＩ族半導体を有する群から選択されたベース半導体を有することが可能である。勿論、用語、ＩＶ族半導体はまた、当業者が理解できるであろうように、ＩＶ−ＩＶ族半導体を有することが可能である。特に、ベース半導体は、例えば、シリコン及びゲルマニウムの少なくとも一を有することが可能である。
【００４３】
各々のエネルギーバンド修正層５０は、例えば、酸素、窒素、フッ素及び炭素−酸素を有する群から選択される非半導体を有することが可能である。非半導体はまた、それにより、好適には、製造を容易にするように、次の層の堆積を通して熱的に安定である。他の実施形態においては、非半導体は、当業者が理解できるであろうように、所定の半導体処理と適合する他の無機若しくは有機要素又は化合物であることが可能である。
【００４４】
用語、単層は、単独の原子層、及び単独の分子層も有することを意味することに留意する必要がある。単独の単層により与えられるエネルギーバンド修正層５０はまた、上記のように、可能なサイトの全てが占有されている訳ではない単層を有することを意味することに留意する必要がある。例えば、図３の原子の図を特に参照するに、４／１の繰り返し構造が、ベース半導体材料としてのシリコン、及びエネルギーバンド修正材料としての酸素について示されている。酸素についての有効なサイトの半分のみが占有されている。
【００４５】
他の実施形態において及び／又は異なる材料を用いる場合、当業者が理解できるであろうように、この一の半分の占有は必ずしもその場合のようでない。実際には、この模式的な図においてさえ、原子堆積における当業者が理解できるであろうように、所定の分子における個々の酸素原子は、平坦な面に沿って正確にアライメントされないことを理解することができる。実施例としては、他の数が特定の実施形態において用いられることが可能であるが、好適な占有範囲は、フルの有効な酸素サイトの１／８乃至半分までの範囲内である。
【００４６】
シリコン及び酸素は、現在、従来の半導体処理において広く用いられていて、それ故、製造業者は、ここで説明している材料を容易に使用することができるであろう。原子又は分子層堆積はまた、現在、広く用いられている。更に、超格子２５と組み合わされた半導体装置は、当業者が容易に理解できるであろうように、容易に適合され、実施されることが可能である。
【００４７】
例えば、Ｓｉ／Ｏ超格子のような超格子について、所望の優位性を達成するように、超格子のエネルギーバンドが全体に亘って共通である又は比較的一様であるように、シリコン単層の数は、好適には、７つ又はそれ以下でなければならないことが理論付けられている。勿論、８つ以上のシリコン層が一部の実施形態において用いられることが可能である。Ｓｉ／Ｏについての、図２及び３に示す４／１繰り返し構造は、Ｘ方向における電子及び正孔についての改善された移動度を示すようにモデル化されている。例えば、電子について演算された伝導度有効質量（バルクのシリコンについては等方性）は０．２６であり、Ｘ方向における４／１のＳｉ／Ｏ超格子については、それは０．１２であり、その結果、０．４６の比が得られる。同様に、正孔の演算により、バルクのシリコンについて０．３６の値が、４／１のＳｉ／Ｏの超格子については０．１６が得られ、その結果、０．４４の比が得られる。
【００４８】
そのような方向依存性の特徴は、特定の半導体装置においては好ましく、他の装置においては、層の群に対して平行な何れかの方向の移動度においてより均一な増加からの恩恵を受けることが可能である。当業者が理解することできるであろうように、電子及び正孔の両方、又はそれらの種類の電荷担体のまさに一種類について、増加した移動度を有することはまた、有利である。
【００４９】
超格子２５の４／１のＳｉ／Ｏの実施形態についてのより低い伝導度有効質量は、他のやり方における２／３に比べて低いことが可能であり、このことは、電子及び正孔の両方に適用することができる。勿論、超格子２５は、当業者が理解できるであろうように、伝導度のドーパントの少なくとも一種類を更に有することが可能である。超格子がチャネルの一部又は全てを与えるようになっている場合、超格子２５の少なくとも一部をドープすることは特に適切なことである。しかしながら、超格子２５又はその一部はまた、本譲受人に対して指定され、その記載を援用して本明細書の説明の一部を代替する、米国特許出願公開第１１／１３６，７５７号明細書に更に記載されているように、一部の実施形態において、実質的にドープされないまま保たれることが可能である。
【００５０】
ここで、図４を更に参照するに、異なる特性を有する本発明にしたがった超格子２５点の他の実施形態について、ここで説明する。この実施形態においては、繰り返されるパターン３／１／５／１が示されている。特に、最も下部のベース半導体部分４６ａ′は３つの単層を有し、２番目に下部のベース半導体部分４６ｂ′は５つの単層を有する。このパターンは、超格子２５′に亘って繰り返される。エネルギーバンド修正層５０′は各々、単独の単層を有することが可能である。Ｓｉ／Ｏを有する超格子２５′については、電荷担体の移動度の改善は、層の面における配向には依存しない。具体的に示されていない図４における他の要素は、図２を参照して説明したものと類似していて、ここでは更に説明する必要はない。
【００５１】
一部の装置実施形態においては、超格子のベース半導体部分の全ては、同じ数の単層の厚さにあることが可能である。他の実施形態においては、ベース半導体部分の少なくとも一部は、異なる数の単層の厚さにあることが可能である。他の実施形態においては、それらのベース半導体部分の全ては、異なる数の単層の厚さにあることが可能である。
【００５２】
図５Ａ乃至５Ｃにおいては、密度汎関数理論（ＤＦＴ）が示されている。ＤＦＴはバンドギャップの絶対値を過小評価することが、当該技術分野において知られている。それ故、そのギャップの上の全てのバンドは、適切な“ｓｃｉｓｓｏｒｓ  ｃｏｒｒｅｃｔｉｏｎ”によりシフトされることが可能である。しかしながら、そのバンドの形状は、かなり信頼性が高いものであるとして知られている。垂直方向のエネルギー軸が、これに照らして、解釈される必要がある。
【００５３】
図５Ａは、図１乃至３（破線で示されている）に示している４／１のＳｉ／Ｏの超格子２５及びバルクのシリコン（実線で示されている）の両方についてガンマ点（Ｇ）から演算されたバンド構造を示している。その図における（００１）方向は、従来のＳｉの単位胞の（００１）方向と対応していて、それ故、Ｓｉの伝導帯の最小の予測位置を示しているが、それらの方向は、４／１のＳｉ／Ｏの構造の単位胞と呼ばれ、従来のＳｉの単位胞とは呼ばれない。その図における（１００）及び（０１０）方向は従来のＳｉの単位胞の（１１０）及び（−１１０）方向に対応している。当業者は、その図におけるＳｉのバンドが、４／１のＳｉ／Ｏの構造についての適切な逆格子方向においてそれらを表すように折り畳まれることを理解することができる。
【００５４】
４／１のＳｉ／Ｏの構造についての伝導帯の最小は、バルクのシリコン（Ｓｉ）とは対照的にガンマ点に位置していて、価電子帯の最小は、Ｚ点といわれる方向におけるブリルアンゾーンの端部に存在することが理解できる。付加される酸素層によりもたらされる摂動のための帯域分割によるＳｉについての伝導帯の最小の曲率に比べて、４／１のＳｉ／Ｏの構造についての伝導帯の最小における曲率は大きいことにまた、留意する必要がある。
【００５５】
図５Ｂは、バルクのシリコン（実線）及び４／１のＳｉ／Ｏの超格子２５（破線）の両方についてのＺ点から演算されたバンド構造を示している。この図は、（１００）方向における価電子帯の改善された曲率を示している。
【００５６】
図５Ｃは、バルクのシリコン（実線）及び図４の超格子２５′の５／１／３／１のＳｉ／Ｏの構造（破線）の両方についてのガンマ点及びＺ点の両方から演算されたバンド構造を示している。５／１／３／１のＳｉ／Ｏの構造の対称性のために、（１００）及び（０１０）方向における演算されたバンド構造は同等である。それ故、伝導度有効質量及び移動度は、層に対して平行な面、即ち、（００１）積層方向に対して垂直な面において等方的であることが予測される。５／１／３／１のＳｉ／Ｏの実施例においては、伝導帯の最小及び価電子帯の最小は両方共、Ｚ点にある又はＺ点に近接していることに留意する必要がある。
【００５７】
増加した曲率は減少した有効質量を表すが、適切な比較及び区別が、伝導度逆有効質量テンソルの演算により行われることが可能である。このことは、出願者が、５／１／３／１の超格子２５′が実質的に直接バンドギャップであるべきであることを更に理論付けるように導く。当業者が理解できるであろうように、光遷移についての適切な行列成分は、直接バンドギャップ挙動と関節バンドギャップ挙動との間の区別の他の指標である。
【００５８】
超格子及び例示としての構成において好適な歪みを与えるための応力層の使用についての更なる詳細については、上記の同時継続の米国特許出願公開第１１／４５７，２５６号明細書に記載されている。
【００５９】
上記の説明及び添付図に記載されている教示の有利点を有する本発明の多くの変形及び他の実施形態を、当業者は発想することができるであろう。それ故、本発明は、上記の特定の実施形態に限定されるものではなく、実施形態の変形が意図されていることを理解することができる。
【図面の簡単な説明】
【００６０】
【図１】歪みが導入された超格子層及び応力層を有する本発明にしたがった半導体装置の模式的な断面図である。
【図２】図１に示す超格子の拡大された模式的な断面図である。
【図３】図１に示す超格子の一部の透視的且つ模式的な原子の図である。
【図４】図１の装置において用いられることが可能である超格子の他の実施形態の拡大された模式的な断面図である。
【図５Ａ】図１乃至３に示す、先行技術におけるバルクシリコン及び４／１のＳｉ／Ｏの超格子の両方についてのガンマ点（Ｇ）から演算されたバンド構造のグラフである。
【図５Ｂ】図１乃至３に示す、先行技術におけるバルクシリコン及び４／１のＳｉ／Ｏの超格子の両方についてのＺ点から演算されたバンド構造のグラフである。
【図５Ｃ】図４に示す、先行技術におけるバルクシリコン及び５／１／３／１のＳｉ／Ｏの超格子の両方についてのガンマ点及びＺ点の両方から演算されたバンド構造のグラフである。
【図６】図１の装置の歪みが導入された超格子層及び応力層を形成するステップを示す模式的な断面図である。
【図７】図１の装置の歪みが導入された超格子層及び応力層を形成するステップを示す模式的な断面図である。
【図１】
2009510727.tif 000005
【図２】
2009510727.tif 000006
【図３】
2009510727.tif 000007
【図４】
2009510727.tif 000008
【図５Ａ】
2009510727.tif 000009
【図５Ｂ】
2009510727.tif 000010
【図５Ｃ】
2009510727.tif 000011
【図６】
2009510727.tif 000012
【図７】
2009510727.tif 000013
【国際調査報告】
2009510727.tif 000014
2009510727.tif 000015
2009510727.tif 000016