(57)【要約】本明細書で教示される一実施形態に従えば、受信ＣＤＭＡ信号の、現在処理対象となっている複数の遅延の間の劣化相関を決定する方法は、現在処理対象となっている複数の遅延の間の遅延差に対し、所定のチップサンプリング位相でサンプリングした、受信ＣＤＭＡ信号の純チャネル応答のサンプルとしてカーネル関数を生成するステップを備える（１００）。パラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）受信機の実施形態では、現在処理対象となっている遅延値は、受信信号を特徴付けるのに使用されているフィンガの遅延設定位置を表す。チップ等化器受信機の実施形態では、現在処理対象となっている遅延値は、等化器タップの遅延設定位置を表す。本方法は、引き続いて、カーネル関数の畳み込みに基づいて劣化相関を決定する（１０２）。対応する受信機回路は、パラメトリックＧ−Ｒａｋｅ動作を行うように構成された劣化相関推定回路を含み、無線通信ネットワークの基地局や移動局等の、種々の無線通信デバイスや無線通信システムにおいて実施することができる。
2009542135.tif 000002
【特許請求の範囲】
【請求項１】
受信されたＣＤＭＡ信号について処理対象となっている複数の遅延間における劣化相関を決定する方法であって、
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成するステップと、
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するステップと
を備えたことを特徴とする方法。
【請求項２】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する前記ステップは、
１つ以上の高速フーリエ変換（ＦＦＴ）を使用して周波数領域でカーネル関数の畳み込み処理を実行するステップ
を備えていることを特徴とする請求項１に記載の方法。
【請求項３】
前記処理対象となっている複数の遅延と関連した最大の遅延スプレッドに基づいて前記１つ以上の高速フーリエ変換（ＦＦＴ）のサイズを設定するステップ
をさらに備えたことを特徴とする請求項２に記載の方法。
【請求項４】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する前記ステップは、
前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するステップ
を備えていることを特徴とする請求項１に記載の方法。
【請求項５】
前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理する前記ステップは、
それぞれことなるサンプリング位相についての前記カーネル関数に関与した一連の線形畳み込みに対応して、何回かの高速フーリエ変換を実行するステップ
を備えていることを特徴とする請求項４に記載の方法。
【請求項６】
前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するステップは、
前記複数のカーネル関数をインターリーブ処理するステップと、
前記インターリーブ処理された前記複数のカーネル関数について高速フーリエ変換を実行するステップと
を備えたことを特徴とする請求項４に記載の方法。
【請求項７】
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成する前記ステップは、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算するステップ
を備えたことを特徴とする請求項１に記載の方法。
【請求項８】
前記ＣＤＭＡ信号について定義された時間ウインドウは、前記ＣＤＭＡ信号についての前記処理対象となっている複数の遅延における最大の遅延スプレッドに対応している
ことを特徴とする請求項７に記載の方法。
【請求項９】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するステップは、
周波数領域での畳み込み結果を取得するために、高速フーリエ変換を通じて周波数領域で前記カーネル関数を畳み込み処理するステップと、
前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することによって、時間領域での劣化相関値を生成するステップと
を備えていることを特徴とする請求項７に記載の方法。
【請求項１０】
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成する前記ステップは、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算するステップと、
インターリーブされたカーネル関数を取得するために、前記カーネル関数をインターリーブ処理するステップと
を備えていることを特徴とする請求項１に記載の方法。
【請求項１１】
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する前記ステップは、
周波数領域での畳み込み結果を取得するために、前記インターリーブされたカーネル関数に対して高速フーリエ変換を実行するステップと、
前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することによって、時間領域での劣化相関値を生成するステップと
を備えていることを特徴とする請求項１０に記載の方法。
【請求項１２】
パラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）において、前記劣化相関を使用して劣化相関行列の要素を決定するステップ
をさらに備えたことを特徴とする請求項１に記載の方法。
【請求項１３】
フィンガ遅延間の差に前記遅延差が対応するよう、Ｇ−Ｒａｋｅフィンガの位置に基づいて前記処理対象となっている複数の遅延を決定するステップ
をさらに備えていることを特徴とする請求項１２に記載の方法。
【請求項１４】
前記劣化相関を使用してチップ等化器において劣化相関行列の要素を決定するステップ
をさらに備えていることを特徴とする請求項１に記載の方法。
【請求項１５】
タップ遅延間の差に前記遅延差が対応するよう、チップ等化器のタップ位置に基づいて前記処理対象となっている複数の遅延を決定するステップ
をさらに備えていることを特徴とする請求項１４に記載の方法。
【請求項１６】
受信されたＣＤＭＡ信号について処理対象となっている複数の遅延間における劣化相関を決定する受信回路であって、
前記受信回路は１つ以上の処理回路を備え、
前記１つ以上の処理回路は、
前記処理対象となっている複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成し、
前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定する
ように構成されていることを特徴とする受信回路。
【請求項１７】
前記１つ以上の処理回路は、
１つ以上の高速フーリエ変換（ＦＦＴ）を使用して周波数領域でカーネル関数の畳み込み処理を実行することで、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項１６に記載の受信回路。
【請求項１８】
前記１つ以上の処理回路によって実行される前記１つ以上の高速フーリエ変換（ＦＦＴ）のサイズは、前記処理対象となっている複数の遅延と関連した最大の遅延スプレッドに基づいて設定されている
ことを特徴とする請求項１７に記載の受信回路。
【請求項１９】
前記１つ以上の処理回路は、
前記処理対象となる複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理することで、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項１６に記載の受信回路。
【請求項２０】
前記１つ以上の処理回路は、
それぞれことなるサンプリング位相についての前記カーネル関数に関与した一連の線形畳み込みに対応して、何回かの高速フーリエ変換を実行することで、前記処理対象となっている複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するように構成されている
ことを特徴とする請求項１９に記載の受信回路。
【請求項２１】
前記１つ以上の処理回路は、
前記複数のカーネル関数をインターリーブ処理し、前記インターリーブ処理された前記複数のカーネル関数について高速フーリエ変換を実行することによって、前記処理対象となる複数の遅延の各ペア間におけるサブチップ劣化相関を決定するために、前記定義されたチップサンプリング位相の１つ１つに対応したカーネル関数を畳み込み処理するように構成されている
ことを特徴とする請求項１９に記載の受信回路。
【請求項２２】
前記１つ以上の処理回路は、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算することによって、前記処理対象となる複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成するように構成されている
ことを特徴とする請求項１６に記載の受信回路。
【請求項２３】
前記ＣＤＭＡ信号について定義された時間ウインドウは、前記ＣＤＭＡ信号についての前記処理対象となっている複数の遅延における最大の遅延スプレッドに対応している
ことを特徴とする請求項２２に記載の受信回路。
【請求項２４】
前記１つ以上の処理回路は、
周波数領域での畳み込み結果を取得するために、高速フーリエ変換を通じて周波数領域で前記カーネル関数を畳み込み処理し、前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することで時間領域での劣化相関値を生成することによって、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項２２に記載の受信回路。
【請求項２５】
前記１つ以上の処理回路は、
前記ＣＤＭＡ信号について定義された時間ウインドウ内で、１つ以上のチップ間隔を空けられた複数のサンプリング回数のそれぞれについて、１つ以上のチップサンプリング位相のそれぞれについてのカーネル関数を演算し、インターリーブされたカーネル関数を取得するために、前記カーネル関数をインターリーブ処理することによって、前記処理対象となる複数の遅延間の遅延差について定義されたチップサンプリング位相で取得された前記ＣＤＭＡ信号の純チャネル応答のサンプルとして複数のカーネル関数を生成するように構成されている
ことを特徴とする請求項１６に記載の受信回路。
【請求項２６】
前記１つ以上の処理回路は、
周波数領域での畳み込み結果を取得するために、前記インターリーブされたカーネル関数に対して高速フーリエ変換を実行し、前記周波数領域での畳み込み結果に対して逆高速フーリエ変換（ＩＦＦＴ）を実行することで時間領域での劣化相関値を生成することによって、前記複数のカーネル関数を畳み込み処理することに基づいて劣化相関を決定するように構成されている
ことを特徴とする請求項２５に記載の受信回路。
【請求項２７】
前記受信回路は、
前記劣化相関を使用して劣化相関行列の要素を決定するように構成されたパラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）
を備えていることを特徴とする請求項１６に記載の受信回路。
【請求項２８】
前記パラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）は、
フィンガ遅延間の差に前記遅延差が対応するよう、Ｇ−Ｒａｋｅフィンガの位置に基づいて前記処理対象となっている複数の遅延を決定するように構成されている
ことを特徴とする請求項２７に記載の受信回路。
【請求項２９】
前記受信回路は、
前記劣化相関を使用して劣化相関行列の要素を決定するように構成されたチップ等化器スをさらに備えている
ことを特徴とする請求項１６に記載の受信回路。
【請求項３０】
前記チップ等化器は、
タップ遅延間の差に前記遅延差が対応するよう前記チップ等化器のタップ位置に基づいて前記処理対象となっている複数の遅延を決定するように構成されている
ことを特徴とする請求項２９に記載の受信回路。
【請求項３１】
請求項１６に記載の前記受信回路を備えたことを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、通信システムおよび通信信号に関する。また、より詳細に、パラメトリック汎用ＲＡＫＥ（ｐａｒａｍｅｔｒｉｃ  Ｇ−Ｒａｋｅ）受信機で行われるような干渉推定に関する。
【背景技術】
【０００２】
干渉キャンセル技術は、現代および開発途上の通信システムにおいて重要な要素技術として位置づけられている。例えば、干渉キャンセルの動作性能は、広帯域符号分割多元接続（ＷＣＤＭＡ）標準またはＩＳ−２０００標準に基づくセルラ通信ネットワーク等の無線通信システムのアップリンクとダウンリンクの双方における送信電力要求条件およびリンク利用効率に影響を与える。簡潔に表現すれば、よりよい干渉キャンセルを行うことにより、通常よりも低い電力レベルで、および／または、より高いデータレートでデータの送信を行うことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
予想することができるように、干渉キャンセルの方式諸元は、関連する通信信号のタイプやプロトコル、送信装置と受信装置の詳細等の、多くの変数の関数として変化する。しかしながら、よい干渉キャンセルの動作性能を得るためには、受信信号の干渉の特徴付けと抑圧とをリアルタイムで行う必要があることから、しばしば、相当多くの量の信号処理資源が必要になる。
【０００４】
例えば、Ｇ−Ｒａｋｅ受信機は、復調特性を改善するために余分の逆拡散フィンガを使用する。フィンガ遅延値を決定するために、プロービング（ｐｒｏｂｉｎｇ）の手法を使用することがある。この場合には、候補の遅延値のセットに対する重みが算出され、選定されたフィンガ遅延値のセットに対して重みが再び算出される。一般的に、候補の遅延とフィンガ遅延とは、処理遅延と呼ばれる。同様に、チップ等化器は、等化器タップの設定に対応した処理遅延値を使用する。劣化相互相関（ｉｍｐａｉｒｍｅｎｔ  ｃｒｏｓｓ−ｃｏｒｒｅｌａｔｉｏｎ）は劣化共分散行列（ｉｍｐａｉｒｍｅｎｔ  ｃｏｖａｒｉａｎｃｅ  ｍａｔｒｉｘ）Ｒｕとして表現することができ、従ってこの行列は、逆拡散したデータ値をＧ−Ｒａｋｅ受信機が合成するときに使用する合成重みを生成するのに使用することができる。合成重みベクトルｗは次式により算出される。
ｗ＝Ｒｕ−１ｈ                                                      （１）
これにより、Ｇ−Ｒａｋｅ受信機は、劣化共分散行列を使用して、現在処理対象となっている受信信号における有色干渉の白色化を行う。ここに、ｈは純チャネル応答ベクトルである。
【０００５】
Ｇ−Ｒａｋｅの場合には、関連するＧ−Ｒａｋｅ受信機の種類によって、Ｒｕを生成するのにいくつかの手法がある。例えば、「パラメトリック」Ｇ−Ｒａｋｅ受信機は、劣化共分散行列を、自己セルの干渉、白色雑音、および、他のセルの干渉からの寄与を含む、種々の異なる干渉の寄与の総和または合成と考える。このパラメトリックモデルを使用して、また、Ｊ＋１個のネットワークの基地局から信号を受信すると仮定すれば、劣化共分散行列は次式で与えられる。
【０００６】
【数１】
2009542135.tif 000003
【０００７】
ここに、Ｅｃは自己セル基地局の１チップ毎に送信される平均エネルギー、Ｎ０は白色雑音の片側電力スペクトル密度、Ｅｃｊはｊ番目の他のセルの基地局から送信される１チップ毎の平均エネルギー、ＲＩは自己セルの干渉共分散行列（ｉｎｔｅｒｆｅｒｅｎｃｅ  ｃｏｖａｒｉａｎｃｅ  ｍａｔｒｉｘ）、Ｒｎはパルス整形フィルタ共分散行列（ｐｕｌｓｅ  ｓｈａｐｉｎｇ  ｆｉｌｔｅｒ  ｃｏｖａｒｉａｎｃｅ  ｍａｔｒｉｘ）を通過した白色雑音、ＲＯｊはｊ番目の他のセルの干渉共分散行列である。（式（２）の中の第２の式は、良性な信号項（ｂｅｎｉｇｎ  ｓｉｇｎａｌ  ｔｅｒｍ）が差し引かれるとすれば、例えば、ＲＩ＝ＲＯ０−ｈｈＨとすれば、自己セルの干渉項は他のセルの干渉に対して使用される手法と同様の手法で算出することができることを強調している点に注意を要する。）
他のセルの干渉が白色雑音でモデル化することができないと仮定すると、ＲＩの計算は、Ｇ−Ｒａｋｅ受信機動作全体を相当複雑なものにする。ＲＩの各要素を算出する一例は次式で与えられる。
【０００８】
【数２】
2009542135.tif 000004
【０００９】
ここに、ｇｌはｌ番目の伝搬媒質係数、ｄｋはｋ番目のフィンガ遅延値、τｊはｊ番目のチャネル遅延値、ＴｃはＣＤＭＡのチップ周期、および、Ｒｐ（＊）は受信パルス整形フィルタの自己相関である。（もし、送信パルスフィルタと受信パルスフィルタが同じでないならば、Ｒｐ（＊）は送信パルスフィルタと受信パルスフィルタとの畳み込みを含むことに注意を要する。）
式を変形すると、式（３）は次式と等価であることが示される。
【００１０】
【数３】
2009542135.tif 000005
【００１１】
ここに、Δ１＝ｄ１−τｌおよびΔ２＝ｄ２−τｑであり、Ｒｐｐ（Δ１−Δ２）は次式で示される。
【００１２】
【数４】
2009542135.tif 000006
【００１３】
Ｒｐｐ（＊）は事前に算出することができる。それにより、動作時間中の計算時間を節約することができ、式（４）の信号処理の実行を、数回のルックアップテーブル参照と１回の乗算にまで低減することができる。しかしながら、Ｒｐｐ（＊）に対するルックアップテーブル参照は、Δ１とΔ２との差ばかりでなく、その差がどのサンプル位相（標本値化を行う点の位相）で生ずるかに依存するので、大分複雑である。また、Ｒｐｐ（＊）は対称形をしていないので、ルックアップテーブルのエントリー（要素、項）を選定するときに正の遅延差と負の遅延差とを考慮に入れなければならない。
【００１４】
上記で述べた複雑さによって、要求されるルックアップテーブル参照の操作は多くの数の変数に依存し、これは、適切なテーブルエントリーを識別するためには多くの処理判定を行わなければならないことを意味する。従って、より高い処理電力または処理速度、および、より多くの量の動作メモリが必要になる。このような複雑さは、パラメトリックＧ−Ｒａｋｅ受信機におけるＲＩの算出に関して、式（４）を実行することによって本来なら得られるべき効率の向上を低減させることになる。
【００１５】
別の手法は、ＲＩを次式で表すことである。
【００１６】
【数５】
2009542135.tif 000007
【００１７】
視察によると、式（５）は式（４）の表現と同様であるが、Ｒ（ｎ１，ｎ２）が式（４）のＲｐｐ（＊）と等価であり（置換されている）、また、Ｒｐ（＊）の積の総和に関わるさらに複雑な表現を有する。限定された受信条件では（すなわち、伝搬チャネルにおける最小時間分散という条件では）、Ｒ（ｎ１，ｎ２）およびＲｐ（＊）に対するルックアップテーブルは、数個のＣＤＭＡ拡散チップわたっているだけで、許容できる動作性能を得ることができる。しかし、式（５）は、チャネル条件の範囲全体に対して、必ずしもよい動作性能を与えるものではなく、依然として相当大きな計算の複雑さを包含している。
【課題を解決するための手段】
【００１８】
本明細書で教示する一実施形態に従えば、受信ＣＤＭＡ信号に対する、現在処理対象となっている複数の遅延の間の劣化相関を決定する方法は、現在処理対象となっている複数の遅延の間の遅延差に対し、所定のチップサンプリング（標本化）位相でサンプリングした、受信ＣＤＭＡ信号の純チャネル応答のサンプル（標本値）としてカーネル関数を生成するステップを備える。パラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）受信機の実施形態では、現在処理対象となっている遅延値は、受信信号の干渉を特徴付けるのに使用されているプロービングフィンガの遅延設定位置を表す。本方法は、このカーネル関数の畳み込みに基づいて劣化相関を決定するステップへと続く。
【００１９】
同じセルおよび／または異なるセルの劣化相関行列は、共分散行列として表現することができ、この行列の要素を得るためにカーネル関数を使用することは、多くの計算上の利点と実施上の利点とをもたらす。例えば、純チャネル応答が係数Ｍ倍だけオーバーサンプリングされている一実施形態では、それぞれのカーネル関数は、所定の時間ウインドウにわたって、特定のオフセットおよび特定のサンプル位相でサンプリングした、純チャネル応答のサンプルに対応しており、これはプロービング（調査用）フィンガの遅延スプレッドの最大値を含むことができる。従って、劣化相関推定回路は、それぞれのこのようなカーネル関数の、自分自身との畳み込みおよび他のそれぞれのカーネル関数との畳み込みによって相関推定値を得るように構成することができる。
【００２０】
処理効率は、高速フーリエ変換（ＦＦＴ）処理を介して、周波数領域でこのような畳み込みを実行することにより向上する。従って、劣化相関推定回路の一実施形態は、ＦＦＴ回路を含み、これらのＦＦＴ回路は、Ｍ回のＦＦＴを実行し、これらのＭ個のＦＦＴの全ての組み合わせの積を算出し、そして、Ｍ２回のＩＦＦＴを実行して時間領域の劣化相関の結果を得るように構成される。これらの結果は、所定の時間ウインドウにわたる全ての遅延値の組み合わせに対する劣化相関推定値を含んでいるので、劣化相関行列の要素を決定するステップは、現在処理対象となっている遅延値の組み合わせ（すなわち、フィンガ遅延値の差）を選び出すステップを備える。このような処理は、同じセルの劣化相関と他のセルとの劣化相関の両方を決定することに対して実行することができる。この場合、同じセルの場合には、一般に良性な干渉項（ｂｅｎｉｇｎ  ｉｎｔｅｒｆｅｒｅｎｃｅ  ｔｅｒｍ）を差し引く必要がある。
【００２１】
別の実施形態では、劣化相関推定回路は、カーネル関数を操作し、値ゼロを間に挿入すること（ゼロパッディング）ができるインターリーブした関数（インターリーブ関数）を生成することにより、さらに簡潔な形で実現することができる。インターリーブ関数は、シフトした形およびシフトしない形の別々のカーネル関数を合成し、従って、これにより、劣化相関推定回路は、大きさＮＭ２のＦＦＴを１回だけの実行ですますことができる。ここに、Ｎはカーネル関数の長さに等しく、Ｍはサンプル位相の数に等しい。この手法によれば、時間領域の結果（すなわち、ＦＦＴを行った時間ウインドウの開きにわたる、全ての遅延の組み合わせに対する劣化相関推定値）は、大きさＮＭ２の１回のＩＦＦＴを実行することにより得ることができる。無論のことながら、カーネル関数の他の操作も必要または希望に応じて使用することができる。一般に、本明細書に教示する劣化相関推定のための方法と装置は、本質的に、ＣＤＭＡ信号に関わる任意のタイプの無線通信デバイスまたは無線通信システムにおいて使用することができる。限定的でない例として、パラメトリックＧ−Ｒａｋｅ回路は、本明細書に記述されるカーネル関数処理を使用して受信信号の劣化相関を推定するように構成される。このパラメトリックＧ−Ｒａｋｅ回路は、無線通信ネットワークの基地局等におけるアップリンク信号処理に、および／または、無線通信端末または無線通信ハンドセット等におけるダウンリンク信号処理に、有利に適用することができる。別の限定的でない例として、チップ等化器が、本明細書に記述されるカーネル関数処理を使用して受信信号の劣化相関を推定するように構成される。
【００２２】
無論のことながら、本発明は、上記の特徴および利点に限定されるものではない。当業者には、以下の詳細なる記述を読み、添付の図面を見ることにより、さらなる特徴と利点が理解されるであろう。
【図面の簡単な説明】
【００２３】
【図１】無線通信ネットワークの基地局の一実施形態と無線通信デバイスの一実施形態とを示すブロック図である。
【図２】受信信号の純チャネル応答からカーネル関数を生成するため論理処理を行い、これらのカーネル関数の畳み込みを行い現在処理対象となっている遅延に対する劣化相関推定値を得る、一実施形態の論理フローチャートである。
【図３】パラメトリックＧ−Ｒａｋｅ受信機動作を行うように構成された受信機回路の一実施形態を示すブロック図である。
【図４】４つのチップサンプリング位相から得られたカーネル関数に対する、所与の時間間隔にわたって取った仮想的純チャネル応答を示す図である。
【図５Ａ】カーネル関数の畳み込みに対応する乗算と総和の操作を示す図である。
【図５Ｂ】カーネル関数の畳み込みに対応する乗算と総和の操作を示す図である。
【図６】劣化相関推定回路の一実施形態を示すブロック図である。
【図７】図６の機能回路構成に基づく劣化相関推定の一実施形態を示す論理フローチャートである。
【図８Ａ】インターリーブしたカーネル関数の一実施形態を示す図である（このインターリーブしたカーネル関数により、カーネル関数の周波数領域処理を効率よく行うことができる）。
【図８Ｂ】インターリーブしたカーネル関数の一実施形態を示す図である（このインターリーブしたカーネル関数により、カーネル関数の周波数領域処理を効率よく行うことができる）。
【図９】図８Ａと図８Ｂのインターリーブしたカーネル関数を使用して劣化相関推定を行うための処理論理の一実施形態における論理フローチャートである。
【発明を実施するための形態】
【００２４】
図１は、ダウンリンク（ＤＬ）を通して無線通信デバイス１２に信号を送信している基地局１０を単純化した描写である。無線通信デバイス１２はアップリンク（ＵＬ）を通して基地局１０に信号を送信している。無線通信デバイス１２は、受信機回路１４、送信機回路１６、および、１つ以上の付加的な処理回路を含む。この付加的な処理回路は、必要または希望によって異なるであろう特徴および使用目的に応じて設けられる。特に注意すべきは、受信機回路１４は、高度な計算効率で受信信号の劣化相関を決定するように構成された劣化相関推定回路２０を含む点である。
【００２５】
例えば、図２は、劣化相関推定処理の一実施形態を示す。図示された処理論理に従えば、劣化相関推定回路２０は、受信ＣＤＭＡ信号の純チャネル応答のサンプル（標本値）としてカーネル関数を生成することにより、受信ＣＤＭＡ信号に対する、現在処理対象となっている複数の遅延の間の劣化相関を決定する。ここで使用する、複数の遅延「の間の」とは、現在処理対象となっている遅延のそれぞれの対（ペア）に対する遅延差の意味を含む。さらに詳細に、カーネル関数は、現在処理対象となっている複数の遅延間における遅延差に対し、所定のチップサンプリング（標本化）位相でサンプリングした、純チャネル応答のサンプルに基づいて求められる（ステップ１００）。劣化相関推定処理は、引き続いて、カーネル関数の畳み込みを行うことに基づいて劣化相関を決定する（ステップ１０２）。受信機回路１４のパラメトリック汎用Ｒａｋｅ（Ｇ−Ｒａｋｅ）における実施形態では、現在処理対象となっている遅延は、Ｇ−Ｒａｋｅの処理遅延に関連する遅延である。このＧ−Ｒａｋｅの処理遅延が干渉抑圧のために使用される。
【００２６】
劣化相関は、合成重みの生成、フィルタ重みの生成、および、信号品質の決定等に使用することができる。従って、当業者には、基地局１０は、また、ＵＬの信号劣化相関を推定するための劣化相関推定回路の実施形態を含むこともできること、および、無線通信デバイス１２において受信機処理に焦点を当てているのは議論を容易にするためであること、が理解されるであろう。一般に、本明細書に記述する方法と装置は、受信信号の純チャネル応答のサンプルを処理することに基づいて受信信号の劣化相関の推定を行うことを教示している。このような処理技術は、アップリンク通信およびダウンリンク通信に適用可能であり、またさらに、ＣＤＭＡ通信の広範囲にわたる信号のタイプとシステムのタイプとに適用可能である。このことを念頭に置けば、限定的でない例として、基地局１０は無線通信ネットワークの一部を備えることができる。ここで、無線通信ネットワークとは、広帯域符号分割多元接続（ＷＣＤＭＡ）標準に従って、または、ＩＳ−２０００標準に従って動作するように構成されたセルラ通信ネットワーク等の無線通信ネットワークである。従って、無線通信デバイス１２は、ＷＣＤＭＡ標準に従った動作、ＩＳ−２０００標準に従った動作、または、別の標準に従った動作、を行うように構成されたセルラ無線電話機を備えることができる。一般に、無線通信デバイス１２は、移動局、無線呼び出し（ページャ）、ＰＤＡ、ラップトップ／パームトップコンピュータ、または、それらの中のネットワークカード等の、任意のタイプの無線通信端末または無線通信回路を備えることができる。
【００２７】
無線通信デバイス１２の１つ以上の実施形態では、受信機回路１４は、パラメトリックＧ−Ｒａｋｅ受信機回路を備える。このパラメトリックＧ−Ｒａｋｅ受信機回路は、パラメトリックＧ−Ｒａｋｅ動作を行うように構成された１つ以上の処理回路を備えることができる。パラメトリックＧ−Ｒａｋｅ受信機機能を実行するために使用される処理回路は、ハードウェア、ソフトウェア、および、それらの組み合わせを備えることができる。１つ以上の実施形態では、パラメトリックＧ−Ｒａｋｅ受信機回路の少なくとも一部はベースバンドプロセッサの中に設けられ、ベースバンドプロセッサは、１つ以上のコンピュータプログラムまたは１つ以上のコンピュータ機能を備えるプログラム命令に従って構成された、１つ以上のマイクロプロセッサ、ディジタル信号処理装置、ＡＳＩＣ、ＦＰＧＡ、または、他のディジタル処理回路を備えることができる。
【００２８】
これらの種々のハードウェア／ソフトウェアを考慮に入れれば、図３のパラメトリックＧ−Ｒａｋｅ受信機の実施形態は、パスサーチャ（伝搬路探索器）／フィンガ設定プロセッサ（ＦＰＰ）３０、チャネル推定回路３２、トラフィック信号逆拡散器３４、合成回路３６、および、合成重み生成回路３８を備える。合成重み生成回路３８は、以前図示した劣化相関推定回路２０の実施形態を含む。図示した劣化相関推定回路２０の実施形態は、希望するカーネル関数を形成するように構成されたカーネル方程式生成回路４０、および、１つ以上の算出回路を備える。これらの算出回路は、例えば、高速フーリエ変換（ＦＦＴ）回路４２および逆ＦＦＴ（ＩＦＦＴ）回路４４であり、カーネル関数を処理して劣化相関推定値を得るように構成される。１つ以上の実施形態では、これらの処理は畳み込みを含み、この畳み込みは、ＦＦＴ処理を介して周波数領域において非常に効率よく実行される。
【００２９】
受信機動作の一実施形態では、受信機回路１４は、受信ＣＤＭＡ信号のディジタルベースバンドサンプルｒを得る。パスサーチャ／ＦＰＰ回路３０は、受信ベースバンド信号の荒い相関処理を実行し、電力遅延プロファイル（ＰＤＰ）、または、他の情報で受信信号の主要なマルチパス成分の相対遅延値を識別する情報を生成する。さらに、パスサーチャ／ＦＰＰ回路３０のＦＰＰの回路部分は、Ｒａｋｅフィンガ設定値を決定する。すなわち、１つ以上のフィンガを使用して受信信号の逆拡散と干渉の特徴付けを行うための、遅延時間の配置を決定する。
【００３０】
フィンガ設定に使用されるフィンガ設定グリッドの分解能は、受信信号の「サブチップ」オーバーサンプリングレートを定義するものであると理解することができる。例えば、フィンガ設定グリッドは、受信信号の「チップ」時間の１／４の時間分解能を有することができる。
【００３１】
フィンガ設定の情報は、チャネル推定回路３２の動作を駆動する。ここでの議論の目的では、チャネル推定回路３２は、パイロットシンボルの逆拡散を行う測定フィンガまたはプロービング（ｐｒｏｂｉｎｇ）フィンガを含むと考えることができる。さらに詳細に、少なくとも一実施形態では、チャネル推定回路３２は、測定フィンガをパスの遅延値に設定し、チャネル推定をそれらの遅延に対応した伝搬パスに対して実行することができる。
【００３２】
さらに、トラフィック信号逆拡散器は、現在処理対象となっている処理遅延値を使用して設定される。例えば、所与のセットにおけるそれぞれのトラフィック信号逆拡散器は、現在処理対象となっているチャネライゼーション符号が割り当てられ、現在処理対象となっているそれぞれの処理遅延値を使用して時間設定される。所与のセットのトラフィック逆拡散器は、現在処理対象となっているそれぞれのチャネライゼーション符号に対して、割り当てられ設定される。従って、合成回路３６は、現在処理対象となっているそれぞれのチャネライゼーション符号に対して、その符号に割り当てられたフィンガからの逆拡散値を合成する。合成回路３６における合成は、合成重み生成回路３８により、受信信号の劣化相関を考慮して生成された合成重みに従って行われ、合成されたトラフィック逆拡散値の中の、同じセルおよび他のセルの干渉は、この合成重みによって抑圧される。
【００３３】
本明細書の「背景技術」での式（２）で述べたように、受信信号の劣化相関は、１つ以上の劣化相関行列を使用して、または、それと等価に、１つ以上の劣化共分散行列を使用して、パラメトリック形式で次式のように表すことができる。
【００３４】
【数６】
2009542135.tif 000008
【００３５】
式（６）の劣化相関項の表現を仮定すれば、他のセルの劣化相関項は次式で表される。
【００３６】
【数７】
2009542135.tif 000009
【００３７】
また、良性な干渉項ｈ（ｄ１）ｈ（ｄ２）＊を差し引いて、同じセルの劣化相関項は次式で表される。
【００３８】
【数８】
2009542135.tif 000010
【００３９】
式（８）の中の良性な干渉項を無視して、第１項、すなわち、和積項だけを見ると、ＲＩ（ｄ１，ｄ２）はフィンガ遅延値の間の差の関数であることがわかる。これらの差は、例えば、ｄ１とｄ２との差であり、フィンガ遅延の実際の値ではない。（ｄ１およびｄ２にはチップサンプル位相に対する依存性があり、それを考慮しなければならないことに注意を要する。）さらに、式（８）の第１項は、２つの量の、現在処理対象となっている特定のラグ（ｌａｇ）または遅延での畳み込みとして表すこともできることがわかる。
【００４０】
これらの観測から、本明細書に示された手法によれば、ただ１回の畳み込みを行うことによって式（７）または式（８）に示された劣化相関関数の全ての値が算出されることが理解される。さらに、本明細書に示された手法によれば、畳み込みは、ＦＦＴ処理を使用して周波数領域において非常に効率よく実行できることが理解される。従って、劣化相関推定回路２０は、これらの理解に従って構成され、受信信号の劣化相関を、好ましくはＦＦＴにより周波数領域において実行する畳み込み処理を使用して、効率よく推定することができる。
【００４１】
例えば、現在処理対象となっている所与の数のフィンガ遅延に対して、劣化相関関数ＲＩ（ｄ１，ｄ２）は、フィンガ遅延差および所定のチップサンプリング位相との関数として書くことができ、これらは、前記したように、フィンガ設定グリッドのサブチップ分解能に対応した、受信信号に対するオーバーサンプリング条件を表す。すなわち、現在処理対象となっているチップサンプリング位相は、フィンガ設定グリッドの上におけるフィンガのフィンガ設定位置に対応している。ＲＩ（ｄ１，ｄ２）は、このような関数を使用して、上記で記述したように形成されたカーネル関数の短い線形畳み込み（ｓｈｏｒｔ  ｌｉｎｅａｒ  ｃｏｎｖｏｌｕｔｉｏｎ）を使用して算出することができる。最後に、劣化相関推定値は、カーネル関数の１回以上の線形畳み込みを実行することにより決定することができる。無論のことながら、このような処理は、ＲＯ（ｄ１，ｄ２）に対しても使用することができる。
【００４２】
従って、遅延値がそれぞれｄ１およびｄ２に設定された２つのフィンガの間の劣化相関を算出するために、式（８）の第１の項は、遅延差とサンプル位相との関数として次式のように書き換えることができる。
【００４３】
【数９】
2009542135.tif 000011
【００４４】
ここに、Δ＝ｄ２−ｄ１、また、ｋ＝ｄ１−［ｄ１／Ｍ］×Ｍ（Ｍはオーバーサンプリングレート、［ｘ］はｘの整数部分を示す）である。式（９）は、ＲＩのサンプル位相ｋおよび遅延差Δへの依存性を明示するものである。劣化相関推定回路２０は、この式を使用して、カーネル関数ｚを次式で表すことにより、計算効率の大幅な向上が得られるように構成される。
【００４５】
【数１０】
2009542135.tif 000012
【００４６】
従って、式（９）は次式のようになる。
【００４７】
【数１１】
2009542135.tif 000013
【００４８】
ここに、ｑ＝［（ｋ＋Δ）／Ｍ］およびｐ＝ｋ＋Δ−ｑＭのときには、ｚ（ｋ，Δ，ｍ）＝ｚ（ｐ，０，ｍ−ｑ）である性質に注意を要する。もしｐが０とＭ−１との間に限られるとすれば、これらの性質によって、任意のＲＩの値を算出するのに必要な全てのものは、インデックスｋ＝０，．．．，Ｍ−１で示されるＭ個のサブチップサンプリング位相に対するＭ個のカーネル関数ｚ（ｐ，０，ｍ）であるという、ここで利用される有用な結果を得ることができる。図４は、オーバーサンプリングレートＭ＝４に対応した、４つの異なるサンプリング位相に対するカーネル関数ｚを図示したものである。
【００４９】
図４より、カーネル関数ｚは、所定のサンプリング位相でサンプリングした、純チャネル応答のサンプルを表していることがわかる。当業者には、純チャネル応答は、送信機パルス整形フィルタ応答と、伝搬媒質応答と、受信機パルス整形フィルタ応答との畳み込みとして決定することができると理解されるであろう。送信フィルタ応答と受信フィルタ応答とが整合している場合には、送信フィルタ応答または受信フィルタ応答の自己相関を算出することができる。
【００５０】
いずれの場合にも、ここでは、相関は、単に時間を逆にした１つの関数との線形畳み込みであると理解される。この洞察を仮定するならば、ここでは、さらに、所定の時間ウインドウにわたって観測したカーネル関数の畳み込みを実行することにより、現在処理対象となっている全てのプロービングフィンガ遅延に対する劣化相関を算出することができ、また、この時間ウインドウはフィンガ間の遅延スプレッドの最大値の関数として設定することができると理解される。
無論のことながら、畳み込みが適用される遅延の組み合わせは、関わるカーネル関数に依存する。例えば、
ｚ（０，０，ｍ）※ｚ＊（０，０，−ｍ）                                （１２）
は、ｋ＝０およびΔ＝ｎＴｃに対する相関関数値を与える（ｎは整数であり、※は線形畳み込みを示す）。それぞれのカーネル関数の、自分自身のコピーで時間を逆にしたものとの畳み込み、および、他のＭ−１個のカーネル関数との畳み込みにより、全てのサンプル位相と全ての遅延値に対する相関関数が得られる。図５Ａおよび図５Ｂは畳み込みの手法を部分的に示したものであり、カーネル関数を畳み込むことに関わる乗算と総和を描いている。
【００５１】
図４に示すように、カーネル関数がサブチップ間隔のラスタ上に描かれた純チャネル応答を表すと認識することにより、カーネル関数の特徴と利点をよりよく理解することができる。劣化相関推定回路２０は、ΔをＭの倍数とし、特定のサンプル位相ｋと遅延差Δに対してＲＩ（ｋ，Δ）を算出するように構成することができる。ｋ＝０から出発して、以下の式が得られる。
【００５２】
【数１２】
2009542135.tif 000014
【００５３】
上記の表現は、ｑ＝［（ｋ＋Δ）／Ｍ］およびｐ＝ｋ＋Δ−ｑＭのときにｚ（ｋ，Δ，ｍ）＝ｚ（ｐ，０，ｍ−ｑ）であるという上記で述べた事実を利用している。従って、Δ＝ｉＭに対するＲＩ（０，Δ）の値は、カーネル関数にそれ自身をシフトした関数を乗算し、それらの総和をとった形で表される。Δ＝ｉＭに対する十分な表現式を書き出すことにより、ＲＩ（０，ｉＭ）の連続した値は、自分自身の共役関数ｚ＊（０，０，ｍ）で時刻を過去にスライドした関数により得られることが明らかになる。従って、
ＲＩ（０，ｉＭ）＝ｚ（０，０，ｍ）※ｚ＊（０，０，−ｍ）  ｉ＝−∞，．．．，∞  （１４）
である。ここに、※は畳み込みを示し、また、時刻の反転は畳み込みが相関を正確に表現するために必要であると理解されるべきである。同様に、
ＲＩ（１，ｉＭ）＝ｚ（１，０，ｍ）※ｚ＊（１，０，−ｍ）
ＲＩ（２，ｉＭ）＝ｚ（２，０，ｍ）※ｚ＊（２，０，−ｍ）  ｉ＝−∞，．．．，∞  （１５）
ＲＩ（３，ｉＭ）＝ｚ（３，０，ｍ）※ｚ＊（３，０，−ｍ）
と表される。
【００５４】
式（１２）〜式（１５）はＲＩ（ｋ，Δ）のチップ間隔の遅延値をカーネル関数から決定することを示しているが、劣化相関推定回路２０は、すぐ上記で述べた操作に従って、種々の異なるサンプリング位相のカーネル関数の畳み込みを行うことにより、ＲＩ（ｋ，Δ）のサブチップ遅延値を決定するように構成することができる。最終結果は、Ｍ２個の畳み込みがＲＩ（ｋ，Δ）の全てのサンプルを与えるということであり、ここにＭ２個の畳み込みは、それぞれのカーネル関数は全てのカーネル関数の共役関数との畳み込みが取られるということを意味する。
【００５５】
これらの繰り返しの畳み込みは、本質的に、いくつかの畳み込みの重複を含むことに注意を要する。従って、１つ以上の実施形態では、劣化相関推定回路２０は、畳み込み処理の重複を回避する論理を含み、これにより、（Ｍ２＋Ｍ）／２個の重複のない畳み込み行うだけでよいことになる。
【００５６】
畳み込みの効率が改善されるか否かには拘わらず、劣化相関推定回路２０は、周波数領域でカーネル関数処理を実行するように構成し、計算効率を大幅に向上させることができる。例えば、図６は、カーネル関数の周波数領域処理を行うように構成された劣化相関推定回路２０の構成を図示したものである。図示された実施形態の回路は、複数個のＦＦＴ回路５０、１つの積回路５２、および、複数個のＩＦＦＴ回路５４を含む。オーバーサンプリングレートがＭの場合には、カーネル関数ｚに対するサンプリング位相はｋ＝０，．．．，Ｍ−１であり、一実施形態では、Ｍ個のＦＦＴ回路５０，および、Ｍ２個のＩＦＦＴ回路５４が存在する。ＩＦＦＴ回路５４は、積回路５２によって形成された積の処理を行う。積回路５２は、Ｍ個のＦＦＴの全ての組み合わせの積を備え、ＲＩおよび／またはＲＯの行列要素に値を入れるための時間領域における劣化相関推定値を得る。
【００５７】
図７は、図６に図示する機能回路の構成に関連する処理論理の一実施形態を示す。この処理論理は、劣化相関推定回路２０によってハードウェアおよび／またはソフトウェアで実現することができる。処理は、ｋ＝０，．．．，Ｍ−１および−Ｎ／２≦ｍ≦Ｎ／２に対するｚ（ｋ，０，ｍ）の算出から開始される（ステップ１１０）。一実施形態値ではＮ＝３２であるが、このパラメータは、チップ／サブチップの間隔および予想される遅延スプレッドの最大値により、必要または希望に応じて、調整することができる。
【００５８】
処理は、引き続いてｋ＝０，．．．，Ｍ−１に対するｚ（ｋ，０，ｍ）のＦＦＴ＝Ｚｋ（ω）の算出が行われる（ステップ１１２）。次に、インデックスをｋ＝０、ｎ＝０とする（ステップ１１４）。そして、処理は、引き続いてＹ（ω）＝Ｚｋ（ω）Ｚｎ＊（ω）を算出し（ステップ１１６）、次ぎに、Ｙ（ω）のＩＦＦＴを算出する（ステップ１１８）。同じセルの劣化相関行列ＲＩの中のＲＩ（ｄ１，ｄ２）の項の算出のためには、良性な干渉項ｈ（ｄ１）ｈ（ｄ２）＊が差し引かれることに注意を要する。処理は、引き続いてｎを増加させてｎ＝ｎ＋１とし（ステップ１２０）、ｎ＝Ｍかどうかを判定する（ステップ１２２）。もし、ｎ＜Ｍであれば、処理はステップ１１６に戻りＹ（ω）の次の値の算出を行う。それ以外であれば、処理は、引き続いてｎ＝０、ｋ＝ｋ＋１と設定し（ステップ１２４）、ｋ＝Ｍかどうかを判定する（ステップ１２６）。もしｋ＝Ｍならば、少なくとも現在の計算間隔に関しては、種々の異なるサンプル位相に対応する畳み込みの種々の組み合わせは、現在処理対象となっている遅延値に対して完了したことになり、これらの遅延値に関する処理は終了する。もしｋ＝Ｍでなければ、処理はステップ１１６に戻る。
【００５９】
劣化相関推定回路２０の別の実施形態は、複数の畳み込みがカーネル関数の適当なインターリービングに基づいて並列に実行可能であることを利用する。具体的には、劣化相関推定回路２０は、カーネル関数に操作を加えて、カーネル関数を異なるインターリービングパターンを持つ２つの新しい関数、ｆ０（ｎ）およびｆ１（ｎ）にするように構成することができる。図８Ａおよび図８Ｂは、それぞれ、Ｍ＝４に対するｆ０（ｎ）およびｆ１（ｎ）を示す。ここに、関数ｆ０（ｎ）は、
ｆ０（ｉＭ２）＝ｚ（０，０，ｉ）
ｆ０（ｉＭ２＋１）＝ｚ（１，０，ｉ）
ｉ＝−∞，．．．，∞            （１６）
ｆ０（ｉＭ２＋Ｍ−１）＝ｚ（Ｍ−１，０，ｉ）
で与えられ、関数ｆ１（ｎ）は、
ｆ１（ｉＭ２）＝ｚ＊（０，０，ｉ）
ｆ１（ｉＭ２＋Ｍ）＝ｚ＊（１，０，ｉ）
ｉ＝−∞，．．．，∞          （１７）
ｆ１（ｉＭ２＋（Ｍ−１）Ｍ）＝ｚ＊（Ｍ−１，０，ｉ）
で与えられることがわかる。カーネル関数のゼロでない値の間の水平軸に沿って分布する中空の円は値がゼロであることを示している。
【００６０】
図８Ａおよび図８Ｂに示されるように、ｆ０（ｎ）とｆ１（ｎ）との対応する値を乗算してその積の総和を取れば、ＲＩ（０，０）が得られるであろう。もし、ｆ１（ｎ）を１サンプルだけ右にシフトして、劣化相関推定回路２０で乗算を行って総和を取ればＲＩ（０，１）が得られる。このように、シフトしたｆ１（ｎ）の関数値に対して乗算と総和を実行することにより、全ての劣化相関推定値を得ることができる。これは、劣化相関推定回路２０は、ｆ０（ｎ）とｆ１（ｎ）とを畳み込むことにより、希望する全ての劣化相関推定値ＲＩ（ｋ，Δ）を得るように構成することができることを意味する。
【００６１】
再び、畳み込みは時間領域でも周波数領域でも実行することが可能なので、インターリーブ関数の畳み込みをＦＦＴ／ＩＦＦＴ処理を介して実行するように劣化相関推定回路２０を構成することにより、効率の改善を行うことができる。このようにすることは、これらの処理を２回のＦＦＴと１回のＩＦＦＴに低減することになる。幾つかの応用では必ずしも必要ではないが、一般に、関数ｆ０（ｎ）およびｆ１（ｎ）に値ゼロを挿入する（ゼロパッディングを施す）ことは、エイリアシングを回避できて、それにより線形畳み込みが保証されることが理解されるべきである。
【００６２】
図９は、上記のインターリーブ関数の操作を実行するための処理論理を図示したものである。この処理論理は、劣化相関推定回路２０の実施形態の中に設けることができる。ここに、処理は、ｋ＝０，．．．，Ｍ−１および−Ｎ／２≦ｍ≦Ｎ／２に対するｚ（ｋ，０，ｍ）を算出するステップから開始される（ステップ１３０）。処理は、引き続いて、カーネル関数を操作して、式（１６）および式（１７）に示されるようにインターリーブしたカーネル関数を形成する（ステップ１３２）。
【００６３】
劣化相関推定回路２０は、引き続いて、ｆ０（ｎ）およびｆ１（ｎ）の、ともに大きさＮＭ２のＦＦＴの計算を行い（ステップ１３４）、周波数領域で表現した積Ｙ（ω）＝Ｆ０（ω）Ｆ１＊（ω）を算出し（ステップ１３６）、さらに、大きさＮＭ２のＩＦＦＴを実行して時間領域の劣化相関推定値を得る。そして、劣化相関推定回路２０は、この劣化相関推定値から、プロービングフィンガの遅延値の希望する全ての組み合わせに対応する劣化相関関数値を抽出する（ステップ１３８）。再び、劣化相関推定回路２０は、ＲＩの要素を算出するために、ＩＦＦＴの結果から良性な干渉項ｈ（ｄ１）ｈ＊（ｄ２）を差し引く。そして、少なくとも現在の計算間隔に関しては、処理を終了する。
【００６４】
従って、劣化相関推定回路２０は、カーネル関数の種々の異なるサンプル位相の組み合わせに関してそれぞれのＦＦＴとＩＦＦＴとを実行するように構成することができる。また、別の実施形態では、カーネル関数に比較的簡単な操作を加えることにより周波数領域の処理を簡単化し、上記で説明したインターリーブ関数を得るように構成することもできる。さらに、他の考察を行うこともできる。
【００６５】
例えば、上記の実施形態は、２つの異なる手法の内の１つを選択していると考えることができる。１つの手法は、特定のサンプル位相と特定のラグのチップ間隔オフセットに対する相関関数値を、任意の他のサンプル位相およびラグとは独立に算出する手法であり、もう１つの手法は、全てのサンプル位相とラグを一緒に算出する手法である。しかし、劣化相関推定回路２０は、カーネル方程式処理の中間の形に対して構成することもできる。
【００６６】
例えば、特定のサンプル位相の全てのラグ（プロービングフィンガの遅延値）を一緒に算出する場合を考える。この場合には、ｆ０（ｎ）およびｆ１（ｎ）は以下のように再定義することができる。ｆ０（ｎ）は、
ｆ０（ｉＭ）＝ｚ（０，０，ｉ）
ｆ０（ｉＭ＋１）＝ｚ（１，０，ｉ）
ｉ＝−∞，．．．，∞          （１８）
ｆ０（ｉＭ＋Ｍ−１）＝ｚ（Ｍ−１，０，ｉ）
また、関数ｆ１（ｎ）は、
ｆ１（ｉＭ）＝ｚ＊（ｋ，０，ｉ）
ｆ１（ｉＭ＋１）＝０
ｉ＝−∞，．．．，∞          （１９）
ｆ１（ｉＭ＋Ｍ−１）＝０
ここに（再び）、ｋは相関関数の算出を希望するサンプル位相である。ＦＦＴ／ＩＦＦＴの大きさがＮＭ２でなくてＮＭでなければならない点を除いて、以前の実施形態に対して述べた手順が当てはまる。
【００６７】
さらに別の場合を考えると、受信機回路１４はチップ間隔のパス遅延とチップ間隔のフィンガを使用して構成することができる。このような場合には、チャネル遅延値のサンプル位相に対応したｚ（ｋ，０，ｍ）だけを算出することで十分である。時間領域または周波数領域でｚ（ｋ，０，ｍ）※ｚ＊（ｋ，０，−ｍ）を算出することにより、希望する全ての相関関数値が得られるであろう。
【００６８】
さらに加えれば、１つ以上の上記の実施形態はＧ−Ｒａｋｅ受信機回路の詳細を示しているが、本明細書で教示する方法と装置とは、他のタイプの受信機にも有利に適用することができて、劣化相関推定値を効率よく決定することができる。限定的でない例として、受信機回路１４は、１つ以上の実施形態においてチップ等化器として構成することができる。このようなチップ等化器の実施形態では、上記の教示に従って、カーネル関数が生成され処理されて、劣化相関推定値が求められる。チップ等化器の実施形態では、劣化相関推定値は、等化器係数としても知られる、合成重みを形成するのに使用される。従って、１つ以上の実施形態において、受信機回路１４は、チップ等化器回路を備え、または、含み、このチップ等化器回路は、受信ＣＤＭＡ信号に対し、現在処理対象となっている複数の遅延の間の劣化相関を決定する方法を実行するように構成される。
【００６９】
本方法は、現在処理対象となっている複数の遅延の間の遅延差に対し、所定のチップサンプリング位相でサンプリングした、受信ＣＤＭＡ信号の純チャネル応答のサンプルとしてカーネル関数を生成するステップと、カーネル関数の畳み込みに基づいて劣化相関を決定するステップとを備える。さらに、チップ等化器回路は、劣化相関値を使用して劣化相関行列の行列要素を算出し、チップ等化器のタップ設定を行うことに基づいて、現在処理対象となっている複数の遅延値を求め、そして、これらの遅延値の差がタップ間の遅延差に対応するように構成される。
【００７０】
無論のことながら、本発明は前記した議論には限定されない。また、添付の図面にも限定されるものではない。本発明は、添付の特許請求の範囲、およびその法的均等物によってのみ限定される。
【図１】
2009542135.tif 000015
【図２】
2009542135.tif 000016
【図３】
2009542135.tif 000017
【図４】
2009542135.tif 000018
【図５Ａ】
2009542135.tif 000019
【図５Ｂ】
2009542135.tif 000020
【図６】
2009542135.tif 000021
【図７】
2009542135.tif 000022
【図８Ａ】
2009542135.tif 000023
【図８Ｂ】
2009542135.tif 000024
【図９】
2009542135.tif 000025
【国際調査報告】
2009542135.tif 000026
2009542135.tif 000027
2009542135.tif 000028