(57)【要約】信号処理装置において、有限インパルス応答型のディジタル−アナログコンバータ（ＤＡＣ１）は、シリアルビットストリーム（ＢＳＬ）をアナログ出力信号（ＡＬ）に変換する。ディジタル−アナログコンバータ（ＤＡＣ１）は、少なくとも２つの電流源アレイ（ＣＣＡ１，ＣＣＡ２）を具える。第１の電流源アレイ（ＣＣＡ１）において、電流決定セル（ＣＤ１）が第１の基本電流を発生し、複数の電流コピーセル（．．，ＣＣ４０，ＣＣ４１，．．）が、複数の第１のフィルタ係数電流（．．，ＩＰ４０，ＩＰ４１，．．）を構成するために、第１の基本電流の複数の所定倍率のコピー電流をそれぞれ生成する。他の電流源アレイ（ＣＣＡ２）において、電流決定セル（ＣＤ２）が第２の基本電流を生成し、複数の電流コピーセル（ＣＣ１，ＣＣ２，．．，ＣＣ８０）が、複数の他のフィルタ係数電流（ＩＰ１，ＩＰ２，．．，ＩＰ８０）を構成するために、第２の基本電流の複数の所定倍率のコピー電流をそれぞれ生成する。スイッチ兼シフトアレイ（ＸＳＡ）が、シリアルビットストリーム（ＢＳＬ）の連続するそれぞれのビット値に依存して、それぞれのフィルタ係数電流を個別に信号出力端（ＣＶＣ）または別の点（ＤＬＤ）に送給する。
2009507410.tif 000002
【特許請求の範囲】
【請求項１】
シリアルビットストリームをアナログ出力信号に変換する有限インパルス応答型のディジタル−アナログコンバータを具える信号処理装置であって、前記ディジタル−アナログコンバータが、
第１の基本電流を発生する第１の電流決定セルと、複数の第１のフィルタ係数電流を構成するために前記第１の基本電流の複数の所定倍率のコピー電流をそれぞれ生成する複数の第１の電流コピーセルとを具える第１の電流源アレイと、
他の基本電流を発生する他の電流決定セルと、複数の他のフィルタ係数電流を構成するために前記他の基本電流の複数の所定倍率のコピー電流をそれぞれ生成する複数の他の電流コピーセルとを具える少なくとも一つの他の電流源アレイと、
前記シリアルビットストリーム内の連続するそれぞれのビット値に依存して、前記それぞれのフィルタ係数電流を個別に信号出力端または他の点に送給するスイッチ兼シフトアレイと、
を具えることを特徴とする信号処理装置。
【請求項２】
前記少なくとも２つの電流源アレイは共通基準電圧を受信するように結合され、各電流源アレイ内の前記電流決定セルが、前記共通の基準電圧に基づいて前記基本電流を発生することを特徴とする請求項１記載の信号処理装置。
【請求項３】
各電流源アレイ内の電流決定セルが、前記基本電流に応答して電流コピー電圧を発生するように構成されたトランジスタを具え、各電流源アレイ内の各電流コピーセルが前記電流コピー電圧に応答して前記基本電流の所定倍率のコピー電流を生成するように構成されたトランジスタを具えることを特徴とする請求項１記載の信号処理装置。
【請求項４】
前記電流決定セルおよび各電流コピーセル内のトランジスタが電界効果型であることを特徴とする請求項３記載の信号処理装置。
【請求項５】
前記電流決定セルおよび各電流コピーセル内のトランジスタが実質的に同一のチャネル幅を有することを特徴とする請求項４記載の信号処理装置。
【請求項６】
各電流源アレイが、該電流源アレイ内の基本電流のそれぞれの所定倍率コピーと該所定倍率のコピー電流の逆電流を具える対を生成するように構成されていることを特徴とする請求項１記載の信号処理装置。
【請求項７】
シリアルビットストリームをアナログ出力信号に変換する有限インパルス応答型のディジタル−アナログ変換を用いる信号処理方法であって、
複数の第１のフィルタ係数電流を構成するために、第１の基本電流を発生させ、前記第１の基本電流の複数の所定倍率のコピー電流をそれぞれ生成するとともに、複数の他のフィルタ係数電流を構成するために、他の基本電流を発生させ、前記他の基本電流の複数の所定倍率のコピー電流をそれぞれ生成するフィルタ係数電流生成ステップと、
前記シリアルビットストリーム内の連続するそれぞれのビット値に依存して、前記それぞれのフィルタ係数電流を個別に信号出力端または他の点に送給するスイッチ兼シフトステップと、
を具えることを特徴とする信号処理方法。
【請求項８】
シリアルビットストリームをアナログ出力信号に変換する有限インパルス応答型のディジタル−アナログコンバータを具える請求項１に記載の信号処理装置請と、
前記アナログ出力信号をレンダリングするレンダリング装置と、
を具える情報レンダリングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有限インパルス応答型のディジタル−アナログコンバータを具える信号処理装置に関する。このようなディジタル−アナログコンバータはシリアルビットストリームをアナログ出力信号に変換する。この信号処理装置は、例えば無線周波数スペクトル内の選択されたチャネルからビデオ、オーディオおよび他のデータを導出する、いわゆるセットトップボックスまたは他のタイプのレシーバとすることができる。ディジタル−アナログコンバータは、例えばスピーカにアナログオーディオ出力信号を供給するオーディオ回路の一部を構成することができる。本発明は、信号処理方法および情報レンダリングシステムにも関する。
【背景技術】
【０００２】
特許文献１に、有限インパルス応答ディジタル−アナログコンバータ（ＦＩＲＤＡＣ）が開示されている。一般に、ＦＩＲＤＡＣは、１ビットの振幅分解能を有するシリアルデータストリームであるビットストリーム入力信号を受信する多数の段を有するシフトレジスタを具える。各段は専用の電流源をスイッチオンまたはオフする。シフトレジスタのすべての段により発生された電流を加算してＦＩＲＤＡＣの出力電流を生成する。従って、各段はＦＩＲＤＡＣの全出力電流に寄与する１つの出力電流を生成する。しかし、ＦＩＲＤＡＣの段はすべてが同じ程度に寄与するわけではない。所望のフィルタ特性を得るために、各段は関連する重み係数を有し、その重み係数はその電流源の出力電流の大きさで設定される。
【特許文献１】米国特許第６，５０１，４０８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、改善された有限インパルス応答型のディジタル−アナログコンバータを提供することにある。本発明は、独立請求項により特定されている。従属請求項は有利な実施例を特定している。
【課題を解決するための手段】
【０００４】
本発明の一つの特徴によれば、インパルス応答型のディジタル−アナログコンバータを具える信号処理装置は以下の特性を有する。そのディジタル−アナログコンバータは、少なくとも２つの電流源アレイを具える。第１の電流源アレイにおいて、電流決定セルが第１の基本電流を発生し、複数の第１の電流コピーセルが、複数の第１のフィルタ係数電流を構成するために第１の基本電流の所定倍率のコピー電流を生成する。他の電流源アレイにおいて、他の電流決定セルが第２の基本電流をそれぞれ発生し、複数の他の電流コピーセルが、複数の他のフィルタ係数電流を構成するために他の基本電流の所定ビジュアル率のコピー電流をそれぞれ生成する。スイッチ兼シフトアレイが、シリアルビットストリームの連続するそれぞれのビット値に応じて、それぞれのフィルタ係数電流を個別に信号出力端または他の点に送給する。
【０００５】
本発明は次の側面を考慮している。有限インパルス応答型のディジタル−アナログコンバータは、一般に、それぞれの大きさが互いに特定の比を有する複数の直流（ＤＣ）電流を供給する電流源装置を具える。ディジタル−アナログコントローラはこの固定の比に依存するフィルタ特性を有し、以後この比を電流大きさ比という。このように、電流大きさ比はディジタル−アナログコンバータのフィルタ特性を決定する。事実上、上述のＤＣ電流は有限インパルス応答のフィルタ係数電流を構成する。従って、上述のＤＣ電流はフィルタ係数電流ということができる。
【０００６】
理想的には、電流大きさ比は、最適な信号品質を提供する所望のフィルタ係数電流と一致する所望の大きさ比に等しくする必要がある。信号品質は、電流大きさ比が所望の電流大きさ比からずれると、次善最適になる。電流大きさ比が所望の電流大きさ比からずれる程度が大きくなればなるほど、信号品質が悪くなる。
【０００７】
電流大きさ比は以下の方法で決定することができる。電流決定セルが基本電流を発生し、複数の電流コピーセルが、電流ミラーのような方法で基本電流の所定倍率のコピー電流を生成する。具体的には、基本電流を電流決定セル内のトランジスタに流して電流コピー電圧を生成する。電流コピーセル内のトランジスタがこの電流コピー電圧を受信し、基本電流の所定倍率のコピー電流を生成する。各フィルタ係数電流は同じ基本電流の所定倍率のコピー電流である。電流決定セルおよび電流コピーセル内のそれぞれのトランジスタの寸法比が電流大きさ比を決定する。上述の従来技術では電流大きさ比はこのようにして決定される。
【０００８】
電流大きさ比を決定する従来の方法は比較的大きな回路表面を必要とする。これは２つのファクタのせいである。第１に、電気構成要素の寸法決定は分解能がある。例えば、製造プロセスは０．１マイクロメートルの分解能を有するものと仮定しよう。さらに、トランジスタは２マイクロメートルの公称幅を有するものと仮定しよう。この場合には、実際の幅は１．９マイクロメートルもしくは２．１マクロメートルかもしれない。第２に、最小フィルタ係数電流と最大フィルタ係数電流との比は比較的大きく、例えば１：３０である。最小フィルタ係数電流と最大フィルタ係数電流との所望の電流大きさ比は、上記のフィルタ係数電流比に等しく、同様に比較的大きい。
【０００９】
分解能の制限にもかかわらず電流大きさ比を所望の電流大きさ比に十分に近似させるためには、最小フィルタ係数電流を決定するトランジスタ寸法を十分大きくする必要がある。例えば、分解能は０．１マイクロメートルであり、電流大きさ比は所望の電流大きさ比から２％以下のずれにする必要があるものと仮定しよう。さらに、それぞれのトランジスタ幅によりそれぞれのフィルタ係数電流が決まるもの仮定しよう。この場合には、最小フィルタ係数電流は５マイクロメートルのトランジスタ幅を必要とし、０．１マイクロメートルは５マイクロメートルの２％に相当する。
【００１０】
従来技術では、最大フィルタ係数電流を決定すると寸法と最小フィルタ係数電流を決定するトランジスタ寸法との関係は固定である。最大フィルタ係数電流を決定するトランジスタ寸法は、最小フィルタ係数電流と最大フィルタ係数電流との所望の電流大きさ比により決まる。例えば、最小フィルタ係数電流は５マイクロメートルのトランジスタ幅を必要とするものと仮定しよう。さらに、最小フィルタ係数電流と最大フィルタ係数電流との比は１：３０であるものと仮定しよう。この場合には、最大フィルタ係数電流は１５０マイクロメートルのトランジスタ幅を必要とする。この例は、比較的正確な電流大きさ比を達成するには比較的大きな回路表面を必要することを示しており、これは、主として、分解能に制限があるため、および、最大フィルタ係数電流を決定するトランジスタ寸法と最小フィルタ係数電流を決定するトランジスタ寸法との間が固定関係であるためである。
【００１１】
本発明の上述した特徴によれば、ディジタル−アナログコンバータは少なくとも２つの電流源アレイを具える。各電流源アレイにおいて、電流決定セルが基本電流を発生し、複数の電流コピーセルがそれぞれ基本電流の所定倍率のコピー電流を生成する。少なくとも２つの電流源アレイからのそれぞれの所定倍率のコピー電流はフィルタ係数電流を構成する。
【００１２】
本発明によれば、少なくとも２つの別個の電流源アレイがあり、もはや最大フィルタ係数電流を決定するトランジスタ寸法と最小フィルタ係数電流を決定するトランジスタ寸法との間に固定の関係は存在しない。一方の電流源アレイが最大フィルタ係数電流を供給し、他方の電流源アレイが最小フィルタ係数電流を供給する。従って、比較的大きな回路表面を必要とすることなく、最小フィルタ係数電流を決定するトランジスタ寸法を比較的大きくすることができる。即ち、本発明によれば、最小フィルタ係数電流を決定するトランジスタ寸法を所定の回路表面に対して大きくすることができる。これにより、所定の分解能および所定の回路表面で一層正確な電流大きさ比が達成可能となる。この点に関し、電流源アレイ間にいくらかのミスマッチがあり得る点に留意されたい。このミスマッチは電流大きさ比に誤差を導入する。この誤差は、最小フィルタ係数電流を決定するトランジスタ寸法の上述の増大と関連する誤差低減と比較してかなり小さいことが確かめられた。上述したように、電流大きさ比が正確になればなるほど、フィルタ特性が正確になり、信号品質がよくなる。これらの理由のために、本発明によれば比較的良好な信号品質を適度のコストで得ることができる。
【００１３】
本発明のこれらのおよび他の特徴は図面を参照しながら以下に詳細に説明する。
【発明を実施するための最良の形態】
【００１４】
図１は、オーディオビジュアルシステムＡＶＳの一実施例を示す。オーディオビジュアルシステムＡＶＳは、オーディオビジュアルレンダリングデバイスＡＶＤと、レシーバＲＥＣと、リモートコントロールデバイスＲＣＤとを具える。オーディオビジュアルレンダリングデバイスＡＶＤは左チャネルスピーカＬＳおよび右チャネルスピーカＲＳを有する。オーディオビジュアルレンダリングデバイスＡＶＤは、さらに、例えばフラットパネルディスプレイを具えてもよい。左チャネルスピーカＬＳおよび右チャネルスピーカＲＳは、レシーバＲＥＣが供給する左チャネルオーディオ出力信号ＬＯおよび右チャネルオーディオ出力信号ＲＯをそれぞれレンダリングする。フラットパネルディスプレイはレシーバＲＥＣが供給するビデオ出力信号ＶＯをレンダリングする。レシーバＲＥＣは、例えば、パーソナルコンピュータや任意の他のマルチメディアデバイスにプラグ接続できるセットボックス、ディスプレイビデオレコーダ、テレビジョンセットまたはボードの形態にできる。オーディオビジュアルレンダリングデバイスＡＶＤおよびレシーバＲＥＣは一つの装置または別々の装置にしてもよい。
【００１５】
レシーバＲＥＣは次の機能主体、即ちチャネルセレクタ兼ディテクタＣＨＳＤ、デコーダＤＥＣ、オーディオビジュアルインターフェースＡＶＩおよびコントローラＣＴＲＬを具える。オーディオビジュアルインターフェースＡＶＩは、オーディオ回路ＡＣとビデオ回路ＶＣを具える。チャネルセレクタ兼ディテクタＣＨＳＤは、一般に錫製のハウジングを有するチューナモジュールを具えることができる。コントローラＣＴＲＬは適切にプログラムされたマイクロプロセッサの形態にしてよい。これらの機能主体は集積回路が装着された単一のボードの一部分としてよい。
【００１６】
レシーバＲＥＣは基本的に次のように動作する。レシーバＲＥＣは種々のチャネルを含む無線周波数スペクトルを受信する。ユーザは、例えばリモートコントロールデバイスＲＣＤを用いて特定のチャネルを選択できる。チャネルの選択に応答して、コントローラＣＴＲＬはチャネルセレクタ兼ディテクタＣＨＳＤをユーザが選択したチャネルに同調させる。チャネルセレクタ兼ディテクタＣＨＳＤは、ユーザが選択したチャネルから符号化オーディオビジュアルデータＣＡＶを導出する。符号化オーディオビジュアルデータＣＡＶは、例えば、送信側でＭＰＥＧ２標準に従って符号化されたオーディオビジュアルデータとしてよい。符号化オーディオビジュアルデータＣＡＶを復号するデコーダＤＥＣは、ディジタルオーディオデータＤＡとディジタルビデオデータＤＶを供給する。
【００１７】
オーディオビジュアルインターフェースＡＶＩは、デコーダＤＥＣが供給するディジタルオーディオデータＤＡおよびビデオデータＤＶを受信する。オーディオビジュアルインターフェースＡＶＩは、図1に示されていない他のオーディオビジュアルソースからの他のディジタルオーディオデータおよび他のディジタルビデオデータを受信してもよい。例えば、オーディオビジュアルインターフェースＡＶＩは、レシーバＲＥＣに結合されたディジタル多用途ディスク（ＤＶＤ）からのディジタルオーディオデータおよびディジタルビデオデータを受信してもよい。ユーザは、左チャネルオーディオ出力信号ＬＯ、右チャネルオーディオ出力信号ＲＯおよびビジュアル出力信号ＶＯをオーディオビジュアルレンダリングデバイスＡＶＤに供給するために特定のオーディオビジュアルソースを選択することができる。ソース選択に応答して、コントローラＣＴＲＬは、オーディオビジュアルインターフェースＡＶＩにより、ユーザが選択したソースに基づいて上記の出力信号を生成させる。以後、オーディオビジュアルインターフェースＡＶＩはデコーダＤＥＣが供給するディジタルオーディオデータＤＡに基づいて左チャネルオーディオ出力信号ＬＯおよび右チャネルオーディオ出力信号ＲＯを生成するものと仮定する。
【００１８】
図２は、オーディオビジュアルインターフェースＡＶＩのオーディオ回路ＡＣの一実施例を示す。オーディオ回路ＡＣは次の機能主体：ディジタルインターフェースＤＩＦ、２つの補間器ＩＰＬ１，ＩＰＬ２、２つのディジタル−アナログコンバータＤＡＣ１，ＤＡＣ２、およびスイッチング装置ＳＷＡを具える。これらの機能主体は、例えば、単一の集積回路内に含めることができる。２つのディジタル−アナログコンバータＤＡＣ１，ＤＡＣ２の各々はいわゆる有限インパルス応答ディジタル−アナログコンバータ（ＦＩＲＤＡＣ）である。
【００１９】
オーディオ回路ＡＣが受信するディジタルオーディオデータＤＡはＩ２Ｓフォーマットのシリアルビットストリームの形態であるものとする。Ｉ２Ｓフォーマットはフィリップ社により提案された業界標準である。Ｉ２Ｓフォーマットのシリアルビットストリームは左チャネルオーディオビットのシーケンスと右チャネルオーディオビットのシーケンスを交互に具える。各シーケンスは最上位ビットで始まり、最下位ビットで終わる。
【００２０】
オーディオ回路ＡＣは次のように動作する。ディジタルインターフェースＤＩＦはＩ２ＳフォーマットのディジタルオーディオデータＤＡを左チャネルディジタルオーディオ信号ＤＬおよび右チャネルディジタルオーディオ信号ＤＲに変換する。左チャネルディジタルオーディオ信号ＤＬはディジタルオーディオサンプルのストリームである。各ディジタルオーディオサンプルは２０ビットである。左チャネルディジタルオーディオ信号ＤＬは４４．１ｋＨｚのサンプル周波数を有する。右チャネルディジタルオーディオ信号ＤＲも同様である。ディジタルインターフェースＤＩＦはビットシリアル−ビットパラレルコンバータとみなせ、さらに左および右チャネルオーディオを分離する。
【００２１】
補間器ＩＰＬ１は左チャネルディジタルオーディオ信号ＤＬを左チャネルオーディオビットストリームＢＳＬに変換する。左ビットチャネルオーディオビットストリームＢＳＬは左チャネルディジタルオーディオ信号ＤＬの１ビット表現である。実際には、左チャネルオーディオビットストリームＢＳＬはディジタルオーディオサンプルのストリームとみなせ、各ディジタルオーディオサンプルは１ビットのみを具える。ディジタルオーディオサンプルは１ビットのみを具える。左チャネルディジタルオーディオ信号ＤＬは２０ビットの大きさ分解能を有するのに対し、左チャネルオーディオビットトリームＢＳＬは１ビットの大きさ分解能を有する。左チャネルオーディオビットストリームＢＳＬは、左チャネルディジタルオーディオ信号ＤＬのサンプル周波数の６４倍の２．８２２４ＭＨｚのサンプル周波数を有する。補間器ＩＰＬ１は、言わば、振幅分解能を時間分解能と交換する。そうすることで、補間器ＬＰ１はいわゆるノイズシェーピング動作を実行する。ノイズシェーピング動作は、言わば、量子化雑音を音声帯域の代表的な上限である２０ｋＨｚ以上にする。補間器ＩＰＬ２は同様に右チャネルディジタルオーディオ信号ＤＲを右チャネルオーディオビットストリームＢＳＲに変換する
ディジタル−アナログコンバータＤＡＣ１は左チャネルビットストリームＢＳＬを左チャネルオーディオアナログ信号ＡＬに変換する。前述したように、ディジタル−アナログコンバータＤＡＣ１は有限インパルス応答ディジタル−アナログコンバータ（ＦＩＲＤＡＣ）である。ディジタル−アナログコンバータＤＡＣ１は、音声帯域の上限周波数（代表的には２０ｋＨｚ）に対応するカットオフ周波数を有する低域通過フィルタ特性を有する。従って、ディジタル−アナログコンバータＤＡＣ１は、実質上音声帯域外に位置する量子化雑音をかなり大幅に減衰させる。ディジタル−アナログコンバータＤＡＣ１は、好ましくは、音声帯域内に周波数ひずみやその他のひずみを導入しないようにすべきである。上述したことは、右チャネルオーディオビットストリームＢＳＲを右チャネルオーディオアナログ信号ＡＲに変換するディジタル−アナログコンバータＤＡＣ２にも等しく適用される。
【００２２】
スイッチング装置ＳＷＡは、左チャネルアナログオーディオ信号ＡＬおよび右チャネルアナログオーディオ信号ＡＲを受信する。スイッチング装置ＳＷＡは図２に示されていない他のソースからの他のオーディオ信号を受信してもよい。図１のコントローラＣＴＲＬが、スイッチング装置ＳＷＡにより、特定のオーディオ信号を左チャネルオーディオ出力信号ＬＯとしておよび他の特定のオーディオ信号を右チャネルオーディオ出力信号ＲＯとして供給させる。先に仮定したように、左チャネルオーディオ出力信号ＬＯおよび右チャネルオーディオ出力信号ＲＯは、図１のデコーダＤＥＣが供給するディジタルオーディオデータＤＡに基づくものである。従って、左チャネルオーディオ出力信号ＬＯは左チャネルアナログオーディオ信号ＡＬに対応し、右チャネルオーディオ出力信号ＲＯは右チャネルアナログオーディオ信号ＡＲに対応する。
【００２３】
オーディオ品質は２つのディジタル−アナログコンバータＤＡＣ１，ＤＡＣ２により殆ど決まる。一般に、ディジタル信号はひずみを導入することなく正確に処理することができる。これは、ディジタル信号処理は構成要素の公差に実質的に影響されないためである。従って、左チャネルオーディオビットストリームＢＳＬおよび右チャネルオーディオビットストリームＢＳＲは、送信側の左チャネルオーディオ信号および右チャネルオーディオ信号をそれぞれ正確に表すことができる。
【００２４】
左チャネルオーディオ出力信号ＬＯおよび右チャネルオーディオ出力信号ＲＯに生ずる歪みは、実質上、構成要素の公差に影響される２つのディジタル−アナログコンバータＤＣ１，ＤＣ２のせいである。理想的には、２つのディジタル−アナログコンバータＤＡＣ１，ＤＡＣ２の各々の低域通過フィルタ特性は最適な低域通過フィルタ特性と正確に一致させる必要がある。構成要素の公差はその低域通過フィルタ特性を最適低域通過フィルタ特性からずれたものとする。このずれは信号品質を低下させる。
【００２５】
図３は、ディジタル−アナログコンバータＤＡＣ１の一実施例を示す。ディジタル−アナログコンバータＤＡＣ１は、基準電圧源ＶＲＳと、２つの電流源アレイＣＣＡ１，ＣＣＡ２と、スイッチ兼シフトアレイＸＳＡと、電流−電圧変換器ＣＶＣと、ダミー負荷ＤＬＤとを具える。２つの電流源アレイＣＣＡ１，ＣＣＡ２は同じ構造である。電流源アレイＣＣＡ１は、電流決定セルＣＤ１と、種々の電流コピーセルＣＣとを具え、これらの電流コピーセルのうちの２つのセルＣＣ４０，ＣＣ４１が示されている。同様に、電流源アレイＣＣＡ２は、電流決定セルＣＤ２と種々の電流コピーセルＣＣとを具え、これらの電流コピーセルのうちの３つのセルＣＣ１，ＣＣ２，ＣＣ８０が示されている。電流源アレイＣＣＡ１の電流決定セルＣＤ１および電流源アレイＣＣＡ２の電流決定セルＣＤ２は基準電圧源ＶＲＳから基準電圧ＶＲＥＦを受ける。
【００２６】
スイッチ兼シフトアレイＸＳＡは、８０個のスイッチ兼シフトセルＳＣを備え、それらのうちの５つのセルＳＣ１，ＳＣ２，ＳＣ４０，ＳＣ４１，ＳＣ８０が示されている。各スイッチ兼シフトセルは信号出力端Ｓとダミー出力端Ｄを有する。各スイッチ兼シフトセルは、電流源アレイＣＣＡ１または電流源アレイＣＣＡ２の一部を構成する特定の電流コピーセルに結合される。従って、ディジタル−アナログコントローラＤＡＣ１内の全電流コピーセルの総数は８０に等しい。これらの電流コピーセルは電流源アレイＣＣＡ１および電流源アレイＣＣＡ２に分配される。ディジタル−アナログコンバータＤＡＣ２も同一の構造を有し、同一に動作する。
【００２７】
ディジタル−アナログコンバータＤＡＣ１は次のように動作する。スイッチ兼シフトセルＳＣ１は、左チャネルオーディオビットストリームＢＳＬのサンプル周波数２．８２２４ＭＨｚと一致するクロック信号の各クロックサイクルで、左チャネルオーディオビットストリームＢＳＬから新しいビットを読み込む。スイッチ兼シフトセルＳＣ１は、第１クロックサイクルの開始時に、左チャネルオーディオビットストリームＢＳＬから第１ビット読み込むものと仮定しよう。スイッチ兼シフトセルＳＣ１は第１ビットを第１クロックサイクル中保存する。次に、スイッチ兼シフトセルＳＣ２が、第１クロックサイクルに続く第２クロックサイクルの開始時に左チャネルオーディオビットストリームＢＳＬからの第１ビットを読み込む。スイッチ兼シフトセルＳＣ２は第１ビットを第２クロックサイクル中保存する。従って、第１ビットは各クロックサイクルごとに１位置づつ下方に移動する。第１ビットは第８０クロックサイクルにおいてスイッチ兼シフトセルＳＣ８０に到達する。従って、左チャネルオーディオビットストリームＢＳＬの各ビットは、言わば、左チャネルオーディオビットストリームＢＳＬのサイクル周波数と一致するレートでスイッチ兼シフトアレイＸＳＡに入力し、スイッチ兼シフトアレイＸＳＡ内を走行する。
【００２８】
従って、スイッチ兼シフトアレイＸＳＡ内の各スイッチ兼シフトセルＳＣは、左チャネルオーディオビットストリームＢＳＬの特定のビットを、左チャネルオーディオビットストリームＢＳＬに発生する順序と一致する順序で含む。任意の所定のクロックサイクルにおいては、スイッチ兼シフトセルＳＣ１は左チャネルオーディオビットストリームＢＳＬのＫ番のビットを含み、スイッチ兼シフトセルＳＣ２はＫ＋１番のビットを含み、スイッチ兼シフトセルＳＣ４０はＫ＋４０番のビットを含み、スイッチ兼シフトセルＳＣ４１はＫ＋４１番のビットを含み、スイッチ兼シフトセルＳＣ８０はＫ＋８０番のビットを含む（ここで、Ｋは任意の整数である）。
【００２９】
スイッチ兼シフトアレイＸＳＡは、２つの電流源アレイＣＣＡ１，ＣＣＡ２から、直流（ＤＣ）電流ＩＰ１，ＩＰ２，．．，ＩＰ４０，ＩＰ４１，．．，ＩＰ８０および逆ＤＣ電流ＩＮ１，ＩＮ２，．．，ＩＮ４０，ＩＮ４１，．．，ＩＮ８０を受け取る。もっと正確に言うと、それぞれのスイッチ兼シフトセルは、該ステップ兼シフトセルが結合された特定の電流コピーセルからＤＣ電流および逆ＤＣ電流を受け取る。特定の電流コピーセルは電流源アレイＣＣＡ１または電流源アレイＣＣＡ２の何れかに属する。各スイッチ兼シフトセルが受け取るＤＣ電流および逆ＤＣ電流はほぼ同一の大きさを有する。
【００３０】
ＤＣ電流ＩＰ１，ＩＰ２，．．，ＩＰ４０，ＩＰ４１，．．，ＩＰ８０のそれぞれの大きさは互いに特定の比を有する。同じことが逆ＤＣ電流ＩＮ１，ＩＮ２，．．，ＩＮ４０，ＩＮ４１，．．，ＩＮ８０のそれぞれの大きさに適用され、互いに同じ特定の比を有する。この特定の比を以後電流大きさ比という。電流大きさ比により上述したディジタル−アナログコンバータＤＡＣ１の低域通過フィルタ特性が決まる。それぞれのＤＣ電流ＩＰ１，ＩＰ２，．．，ＩＰ４０，ＩＰ４１，．．，ＩＰ８０およびそれぞれの逆ＤＣ電流ＩＮ１，ＩＮ２，．．，ＩＮ４０，ＩＮ４１，．．，ＩＮ８０のそれぞれの大きさは有限インパルス応答のフィルタ係数と一致する。従って、上記のそれぞれの電流は以後フィルタ係数電流ＩＰ１，ＩＰ２，．．，ＩＰ４０，ＩＰ４１，．．，ＩＰ８０および逆フィルタ係数電流ＩＮ１，ＩＮ２，．．，ＩＮ４０，ＩＮ４１，．．，ＩＮ８０という。従って、各電流コピーセルは、フィルタ係数電流と逆フィルタ係数電流とを有するフィルタ係数電流対を供給する。
【００３１】
スイッチ兼シフトセルＳＣ１は、電流源アレイＣＣＡ２の一部を構成する電流コピーセルＣＣ１からフィルタ係数電流ＩＰ１および逆フィルタ係数電流ＩＮ１を受け取る。スイッチ兼シフトセルＳＣ１は、スイッチ兼シフトセルＳＣ１が保存するビットが１に等しい場合、フィルタ係数電流ＩＰ１をその信号出力端Ｓに転送し、逆フィルタ係数電流ＩＮ１をそのダミー出力端Ｄに転送する。逆に、スイッチ兼シフトセルＳＣ１は、スイッチ兼シフトセルＳＣ１が保存するビットが０に等しい場合、逆フィルタ係数電流ＩＮ１をその信号出力端Ｓに転送し、フィルタ係数電流ＩＰ１をそのダミー出力端Ｄに転送する。他のスイッチ兼シフトセルも同様に動作する。例えば、スイッチ兼シフトセルＳＣ４０は、電流源アレイＣＣＡ１の一部を構成する電流コピーセルＣＣ４０からフィルタ係数電流ＩＰ４０および逆フィルタ係数電流ＩＮ４０を受け取る。スイッチ兼シフトセルＳＣ４０は、スイッチ兼シフトセルＳＣ４０が保存するビットが１に等しい場合、フィルタ係数電流ＩＰ４０をその信号出力端Ｓに転送し、逆フィルタ係数電流ＩＮ４０をそのダミー出力端Ｄに転送する。逆に、スイッチ兼シフトセルＳＣ４０は、スイッチ兼シフトセルＳＣ４０が保存するビットが０に等しい場合、逆フィルタ係数電流ＩＮ４０をその信号出力端Ｓに転送し、フィルタ係数電流ＩＰ４０をそのダミー出力端Ｄに転送する。
【００３２】
電流−電圧変換器ＣＶＣは、それぞれのスイッチ兼シフトセルＳＣ１，．．，ＳＣ２，．．，ＳＣ４０，ＳＣ４１，．．，ＳＣ８０がそれらの信号出力端Ｓに転送したそれぞれのフィルタ係数電流および逆フィルタ係数電流の和である信号電流を受け取る。従って、信号電流は２つのファクタに依存する大きさを有する。第１に、信号電流の大きさは、所定の瞬時にスイッチ兼シフトアレイＸＳＡに保存されたそれぞれのビットのそれぞれの値（０／１）に依存する。これは、左チャネルオーディオビットストリームＢＳＬ内に生起するそれぞれのビット値に依存する可変のファクタである。第２に、信号電流の大きさは、それぞれのフィルタ係数電流ＩＰ１，ＩＰ２，．．，ＩＰ４０，ＩＰ４１，．．，ＩＰ８０および逆フィルタ係数電流ＩＮ１，ＩＮ２，．．，ＩＮ４０，ＩＮ４１，．．，ＩＮ８０に付与する前述の電流大きさ比に依存する。これは一定のファクタである。電流−電圧変換器ＣＶＣは信号電流を信号電圧に変換し、この信号電圧が左チャネルアナログ出力信号ＡＬを構成する。
【００３３】
ダミー負荷ＤＬＤは、それぞれのスイッチ兼シフトセルＳＣ１，．．，ＳＣ２，．．，ＳＣ４０，ＳＣ４１，．．，ＳＣ８０がそれらの信号出力端Ｄに転送したそれぞれのフィルタ係数電流および逆フィルタ係数電流の和であるコンプリメンタリ信号電流を受け取る。電流−電圧変換器ＣＶＣが受け取る信号電流とこのコンプリメンタリ信号電流との和は常にほぼゼロ（０）に等しい。例えば、スイッチ兼シフトアレイＸＳＡに保存されたそれぞれのビットがすべて１であるものと仮定しよう。この場合には、電圧−電流変換器ＣＶＣが受け取る信号電流は、２つの電流源アレイＣＣＡ１，ＣＣＡ２がそれぞれ供給するすべてのフィルタ係数電流ＩＰ１，ＩＰ２，．．，ＩＰ４０，ＩＰ４１，．．，ＩＰ８０の和である。コンプリメンタリ信号電流は、２つの電流源アレイＣＣＡ１，ＣＣＡ２がそれぞれ供給するすべての逆フィルタ係数電流ＩＮ１，ＩＮ２，．．，ＩＮ４０，ＩＮ４１，．．，ＩＮ８０の和に等しい。各フィルタ係数電流はほぼ同一の大きさの逆フィルタ係数電流と対をなす。その結果として、電流−電圧変化器が受信する信号電流とダミー負荷ＤＬＤが受信するコンプリメント信号電流とは同じ大きさで反対符号を有する。従って、上記２つの信号電流の和は零（０）に等しくなる。
【００３４】
電流源アレイＣＣＡ１は比較的大きな大きさを有するフィルタ係数電流および逆フィルタ係数電流を供給する。電流源アレイＣＣＡ２は比較的小さい大きさを有するフィルタ係数電流および逆フィルタ係数電流を供給する。従って、電流源アレイＣＣＡ１はそれぞれのフィルタ係数電流のうちで最大のものおよびそれぞれの逆フィルタ係数電流のうちで最大のものを供給する。電流源アレイＣＣＡ２はそれぞれのフィルタ係数電流のうちで最小のものおよびそれぞれの逆フィルタ係数電流のうちで最小のものを供給する。
【００３５】
例えば、最小フィルタ係数電流と最大フィルタ係数電流との比は１：３０であるものと仮定しよう。この場合には、電流源アレイＣＣＡ１は、最大フィルタ係数電流の大きさと、最大フィルタ係数電流の大きさの１／５の中間の大きさとの間に含まれるそれぞれのフィルタ係数電流を供給することができる。電流源アレイＣＣＡ２は、上記の中間の大きさと、最小フィルタ係数電流の大きさとの間に含まれるそれぞれのフィルタ係数電流を供給することができる。最小フィルタ係数電流は中間の大きさの１／６である。従って、電流源アレイＣＣＡ１は、１：５の最小−最大大きさ比を有するそれぞれのフィルタ係数電流を供給する。電流源アレイＣＣＡ２は、１：６の最小−最大大きさ比を有するそれぞれのフィルタ係数電流を供給する。上記の事項は各フィルタ係数電流と対をなす逆フィルタ係数電流にも等しく適用される。
【００３６】
図４は、電流決定セルＣＤ１と電流コピーセルＣＣ４０とを具える電流源アレイＣＣＡ１の一実施例を示す。電流決定セルＣＤ１は、増幅器Ａ１と、トランジスタＭ１と、特定の値を有する抵抗Ｒ１とを具える。電流コピーセルＣＣ４０は、４つのトランジスタＭ４０１，Ｍ４０２，Ｍ４０３，Ｍ４０４を具える。電流決定セルＣＤ１のトランジスタＭ１と電流コピーセルＣＣ４０のトランジスタＭ４０１，４０２はＰＭＯＳ型である。電流コピーセルＣＣ４０のトランジスタＭ４０３，Ｍ４０４はＮＭＯＳ型である。各トランジスタは、ゲート、ソースおよびドレインを有する。ゲートの下にソースからドレインまで延在するチャネルが存在する。その結果として、各トランジスタは特定のチャネル幅および特定のチャネル長を有する。
【００３７】
電流源アレイＣＣＡ１は次のように動作する。増幅器Ａ１は、基準電圧ＶＲＥＦを負入力端子に受信し、抵抗Ｒ１の両端間電圧を正入力端子に受信する。抵抗Ｒ１の両端間電圧は、トランジスタＭ１を流れる主電流と抵抗Ｒ１の特定の値との積に等しい。増幅器Ａ１とトランジスタＭ１と抵抗Ｒ１は帰還ループを構成する。この帰還ループは、抵抗Ｒ１の両端間電圧が基準電圧ＶＲＥＦにほぼ等しい定常状態を有する。その結果として、トランジスタＭ１を流れる出力電流は、基準電圧ＶＲＥＦを抵抗Ｒ１の特定の値で割った値に等しくなる。この主電流を以後基本電流という。トランジスタＭ１のゲートは、トランジスタＭ１を流れる基本電流を表す特定の電圧を有する。この特定の電圧は電流源アレイＣＣＡ１内の電流コピー電圧ＶＣ１を構成する。
【００３８】
電流コピーセルＣＣ４０の一部を構成するトランジスタＭ４０１はそのゲートに電流コピー電圧ＶＣ１を受信する。トランジスタＭ４０１を流れる主電流は、電流決定セルＣＤ１のトランジスタＭ１を流れる基本電流に対して特定の大きさ比を有する。即ち、トランジスタＭ４０１を流れる主電流は基本電流の所定倍率のコピーである。トランジスタＭ４０１と電流決定セルＣＤ１内のトランジスタＭ１のそれぞれのチャネル幅およびチャネル長により上記の特定の大きさ比が決まる。上記の事項は主電流が流れるトランジスタM４０２にも等しく適用される。トランジスタＭ４０１，Ｍ４０２はほぼ同一の寸法を有する。その結果として、これらのトランジスタを流れるそれぞれの主電流はほぼ同一である。
【００３９】
トランジスタＭ４０３．Ｍ４０４は電流ミラー回路を構成し、トランジスタＭ４０１を流れる所定倍率コピー電流を受ける。この回路は、トランジスタＭ４０１を流れる主電流と同一の大きさを有するが反対符号の主電流をトランジスタＭ４０４に流す。トランジスタＭ４０４を流れる主電流は、電流コピーセルＣＣ４０が供給する逆フィルタ係数電流ＩＮ４０を構成する。トランジスタＭ４０２を流れる主電流は、電流コピーセルＣＣ４０が供給するフィルタ係数電流ＩＰ４０を構成する。フィルタ係数電流対を構成するフィルタ係数電流ＩＰ４０および逆フィルタ係数電流ＩＮ４０は電流決定セルＣＤ１内のトランジスタＭ１を流れる基本電流の所定倍率のコピーである。
【００４０】
電流源アレイＣＣＡ１内に存在する他の電流コピーセルも、同様にして、それぞれのフィルタ係数電流およびそれぞれの逆フィルタ係数電流を供給する。即ち、各電流コピーセルは、それぞれのゲートに電流コピー電圧ＶＣ１を受信する１対のトランジスタを具える。これらのトランジスタはそれぞれ同一の幅および同一の長さのチャネルを有する。電流決定セルＣＤ１内のトランジスタＭ１のチャネル幅およびチャネル長に対するこれらのトランジスタのチャネル幅およびチャネル長によって、電流コピーセルが供給するフィルタ係数電流対と電流決定セルＣＤ１内のトランジスタＭ１を流れる基本電流との間の特定の大きさ比が決まる。
【００４１】
電流源アレイＣＣＡ２は、図４に示す電流源アレイＣＣＡ１と同様の構造を有し、同様に動作する。電流源アレイＣＣＡ２の電流決定セルＣＤ２は図４の抵抗Ｒ１と類似の抵抗を有する。電流決定セルＣＤ２のこの抵抗は電流決定セルＣＤ１の抵抗Ｒ１の特定の値より高い特定の値を有する。その結果として、電流決定セルＣＤ２は電流決定セルＣＤ１が発生する基本電流より低い基本電流を発生する。これは、電流源アレイＣＣＡ２は、電流源アレイＣＣＡ１が供給するそれぞれのフィルタ係数電流対のそれぞれの大きさと比較して相当小さい大きさを有するそれぞれのフィルタ係数電流対を供給するためである。
【００４２】
例えば、電流源アレイＣＣＡ２の電流決定セルＣＤ２が発生する基本電流は、電流源アレイＣＣＡ１の電流決定セルＣＤ１が発生する基本電流の１／５とすることができる。このような基本電流比は、先に一例として述べたように、最小フィルタ係数電流と最大フィルタ係数電流との比を１：３０にするときに好適である。この例では、電流源アレイＣＣＡ１は、１：５の最小−最大大きさ比を有するそれぞれのフィルタ係数電流を供給する。電流源アレイＣＣＡ２は、１：６の最小−最大大きさ比を有するそれぞれのフィルタ係数電流を供給する。
【００４３】
先に説明したように、スイッチ兼シフトアレイＸＳＡが受け取るそれぞれのフィルタ係数電流対に与えられる電流大きさ比によって、ディジタル−アナログコントローラＤＣＡ１の低域通過フィルタ特性が決まる。この電流大きさ比は２つのファクタによってきまる。第１に、この電流大きさ比は、図４に示す電流源アレイＣＣＡ１内の電流決定セルＣＤ１の抵抗Ｒ１と、電流源アレイＣＣＡ２内の電流決定セルＣＤ１の抵抗との比により決まる。第２に、この電流大きさ比は、電流コピーセル内のそれぞれのトランジスタのそれぞれのチャネル幅およびそれぞれのチャネル長により決まる。それぞれのチャネル長は同一にし、それぞれのチャネル幅のみを相違させるのが好ましい。
【００４４】
低域通過フィルタ特性を決定する上記の両ファクタは幾分不正確である。それは製造公差のためである。完全な一致は実際には存在しない。正確に同じ特性を有する２つの構成要素または正確な割合で異なる特性を有する２つの構成要素を製造することは不可能である。その結果として、製造公差のために、ディジタル−アナログコントローラＤＡＣ１の低域通過フィルタ特性が最適な低域通過フィルタ特性からずれることが生じ得る。このようなずれは歪みを導入する。
【００４５】
上記の事実を考慮すると、ディジタル−アナログコンバータＤＡＣ１が２つ以上の電流源アレイを具えることは奇妙に思えるかもしれない。ここで、単一の電流源アレイが存在するのみと仮定しよう。この場合には、低域通過フィルタ特性を決定する一つファクタのみが存在し、それは単一の電流源アレイのそれぞれの電流コピーセル内のそれぞれのチャネル幅およびそれぞれのチャネル長である。抵抗のミスマッチは低域通過フィルタ特性に影響しない。従って、これはより高精度であり歪みの低下をもたらすと思われるが、これは一般に正しくない。
【００４６】
一般に、種々の電流源アレイを具えるＦＩＲＤＡＣ型のディジタル−アナログコンバータは単一の電流源アレイのみを具えるディジタル−アナログコンバータより一般に良好に動作する。その一つの理由は以下の考察に関係する。実際上、電気構成要素の寸法は所定の分解能で決定できる。従って、チャネル幅およびチャネル長は製造プロセスに依存する分解能で決定される。分解能がよいほど、電流大きさ比がより正確になり、従って低域通過フィルタ特性がより正確になる。
【００４７】
ＦＩＲＤＡＣ型のディジタル−アナログコンバータは１：３０の最小−最大フィルタ係数比を有するものと仮定しよう。さらに、ディジタル−アナログコンバータは単一電流源アレイのみを具えるものと仮定しよう。さらに、単一電流源アレイ内の最小トランジスタは２マイクロメートルの公称チャネル幅を有し、最大トランジスタは６０マイクロメートルの公称チャネル幅を有し、すべてのトランジスタは同一のチャネル長を有するものと仮定しよう。公称最小−最大チャネル幅比は最小−最大フィルタ係数比と一致する１：３０である。さらに、チャネル幅およびチャネル長は０．１マイクロメートルの分解能で決定できるものと仮定しよう。
【００４８】
上記の単一電流源アレイの例では、単一電流源アレイ内の最小トランジスタは１．９マイクロメートルの実際のチャネル幅を有するかもしれず、最大トランジスタは５９．９マイクロメートルの実際のチャネル幅を有するかもしれない。この場合、実際の最小−最大チャネル幅比は約１：３１．５である。従って、０．１マイクロメートルの分解能は５％のチャネル幅比誤差を導入する。トランジスタサイズを大きくすれば、チャネル幅比誤差は減少する。しかし、この解決策はかなり大きな回路表面を必要とし、多大なコストがかかる。さらに、大きな回路表面は常に可能とはかぎらない。
【００４９】
図３のディジタル−アナログコンバータＤＡＣ１においては、電流源アレイＣＣＡ１は１：５の最小−最大大きさ比を有するそれぞれのフィルタ係数電流を供給することができる。これは、それぞれのトランジスタが同じチャネル長であるものと仮定すると、１：５の最小−最大チャネル幅比で達成できる。電流源アレイＣＣＡ２は１：６の最小−最大大きさ比を有するそれぞれのフィルタ係数電流を供給することができる。これは、それぞれのトランジスタが同じチャネル長であるものと仮定すると、１：６の最小−最大チャネル幅比で達成できる。その結果として、前述の電流源アレイＣＣＡ１，ＣＣＡ２の各々の最小−最大チャネル幅比は上記の単一電流源アレイの最小−最大チャネル幅比と比較してかなり小さくなる。
【００５０】
前述の電流源アレイの各々においては、最小トランジスタは、最大トランジスタを大きくしすぎることなく、かなり大きなチャネル幅を有するものとし得る。例えば、電流源アレイＣＣＡ１内の最小トランジスタのチャネル幅は５マイクロメートルにできる。この場合、電流源アレイＣＣＡ１内の最大トランジスタのチャネル幅は２５マイクロメートルにする必要がある。この場合、チャネル幅比誤差は約２％であり、一例として上に記載した単一電流源アレイで生ずる５％のチャネル幅比誤差よりかなり小さくなる。従って、図４に示すディジタル−アナログコンバータＤＡＣ１は、単一電流源アレイのみを具える慣例のディジタル−アナログコンバータよりも、製造公差に影響されない。
【００５１】
結び
図面を参照して以上に記載した詳細な説明は、種々の独立請求項に記載された以下の特徴を明らかにしている。信号処理装置において、有限インパルス応答型のディジタル−アナログコンバータ（ＤＡＣ１）は、シリアルビットストリーム（ＢＳＬ）をアナログ出力信号（ＡＬ）に変換する。ディジタル−アナログコンバータ（ＤＡＣ１）は、少なくとも２つの電流源アレイ（ＣＣＡ１，ＣＣＡ２）を具える。第１の電流源アレイ（ＣＣＡ１）において、電流決定セル（ＣＤ１）が第１の基本電流を生成し、複数の電流コピーセル（．．，ＣＣ４０，ＣＣ４１，．．）が、複数の第１のフィルタ係数電流（．．，ＩＰ４０，ＩＰ４１，．．）を構成するために、それぞれ第１の基本電流の所定倍率のコピー電流を生成する。他の電流源アレイ（ＣＣＡ２）において、電流決定セル（ＣＤ２）が第２の基本電流を生成し、複数の電流コピーセル（ＣＣ１，ＣＣ２，．．，ＣＣ８０）が、複数の他のフィルタ係数電流（ＩＰ１，ＩＰ２，．．，ＩＰ８０）を構成するために、それぞれ第２の基本電流の所定倍率のコピー電流を生成する。スイッチ兼シフトアレイ（ＸＳＡ）が、シリアルビットストリーム（ＢＳＬ）の連続するそれぞれのビット値に依存して、それぞれのフィルタ係数電流を個別に信号出力端（ＣＶＣ）または別の点（ＤＬＤ）に送出する。
【００５２】
上記の詳細な説明は、従属請求項に記載された種々の随意特徴を明らかにしている。これらの特徴は、上述した特徴と組み合わせると有利である。種々の随意特徴が以下のパラグラフで強調される。各パラグラフは特定の従属請求項に対応する。
【００５３】
少なくとも２つの電流源アレイ（ＣＣＡ１，ＣＣＡ２）は共通の基準電圧を受信する。各電流源アレイ（ＣＣＡ１，ＣＣＡ２）内の電流決定セル（ＣＤ１，ＣＤ２）は共通の基準電圧に基づいて基本電流を生成する。
【００５４】
電流源アレイ（ＣＣＡ１）内の電流決定セル（ＣＤ１）は基本電流に応答して電流コピー電圧（ＶＣ１）を供給するトランジスタ（Ｍ１）を具える。電流源アレイ（ＣＣＡ１）内の各電流コピーセル（．．，ＣＣ４０，．．）は電流コピー電圧（ＶＣ１）に応答して基本電流の所定倍率のコピー電流を生成するトランジスタ（．．，Ｍ４０１，．．）を具える。
【００５５】
電流決定セル（ＣＤ１）および各電流コピーセル（．．，ＣＣ４０，．．）内のトランジスタは電解効果型トランジスタである。
【００５６】
電流コピーセル（ＣＤ１）および各電流コピーセル（．．，ＣＣ４０，．．）内のトランジスタはほぼ同一のチャネル長を有する。
【００５７】
上述した特性の各種組み合わせは比較的正確な電流大きさ比、従って比較的良好な信号品質に寄与する。
【００５８】
各電流源アレイ（ＣＣＡ１，ＣＣＡ２）の各々は、該電流源アレイの基本電流の所定倍率のコピー電流のそれぞれの対を供給する。各対の所定倍率のコピー電流は基本電流の所定倍率のコピー電流とその逆電流とを具える。この特性の組み合わせは平衡動作を可能にし、妨害を低減し、良好な信号品質に寄与する。
【００５９】
上述の特性は種々の異なる方法で実現できる。この点を明らかにするために、いくつかの代替例を簡単に示す。
【００６０】
本発明によるディジタル−アナログコンバータは任意のタイプの信号処理に使用できる。オーディオ信号処理は単なる一例である。「信号処理装置」は広く解釈すべきである。例えば、図１のレシーバＲＥＣは信号処理装置を構成する。図２のオーディオ回路ＡＣは同様に下位ランクの信号処理装置を構成する。
【００６１】
本発明によるディジタル−アナログコンバータは、３つ以上の電流源アレイを具えることができる。３つ以上の電流源アレイは、最小フィルタ係数電流と最大フィルタ係数電流との間に比較的大きな電流大きさ比が存在する場合に有利である。本発明によるディジタル−アナログコンバータは、任意の数のスイッチ兼シフトセルを具えることができる。８０個のスイッチ兼シフトセルは単なる一例である。スイッチ兼シフトアレイがそれぞれのフィルタ係数電流を個別に供給することができる信号出力端とは別の点は必ずしもダミー負荷などである必要はない。例えば、図３に示すように、差動信号出力を得るために、ダミー負荷を他の電流−電圧変換器と置き換えてもよい。
【００６２】
電流源アレイは多くの異なる方法で実現できる。例えば、電界効果トランジスタの代わりにバイポーラトランジスタを使用できる。フィルタ係数電流は必ずしも逆フィルタ係数電流と対にする必要はない。即ち、電流源アレイは、対称フィルタ係数電流の対の代わりに、シングルエンドフィルタ係数電流を供給するものとしてもよい。さらに、基準電圧に基づいて基本電流を生成する方法は多くの異なる方法がある点に留意されたい。図４は、単なる一例を示す。個々の電流源アレイは米国特許第６，５０１，４０８号明細書が記載する一以上の原理に従って実現することができる。
【００６３】
種々の機能をハードウエア又はソフトウエア又はその両者の要素で実現する多くの方法がある。この点に関し、図は極めて概略的であり、各図は本発明の一つの可能な実施例を示しているにすぎない。従って、図は異なる機能を異なるブロックとして示しているが、これはハードウエア又はソフトウエアの単一の要素がいくつかの機能を実行することを除外することを決して意味するものではない。また、ハードウエア又はソフトウエア又はその両者の複数の要素のアセンブリで機能を実現することを除外するものでない。
【００６４】
上記の結びは、図面と関連する詳細な説明は本発明を制限するのではなく明らかにするものであることを証明している。特許請求の範囲に記載された発明の範囲に含まれる多くの代替例が存在する。請求項中に付加された参照番号は請求項を限定するものと解釈されるべきではない。「具えている」および「具える」などの単語は、請求項あるいは本明細書に列記されていない要素またはステップの存在を除外するものではない。単数形で述べる要素は複数の要素を除外するものではない。特定の手段が相互に異なる従属請求項に引用されているが、このことは、これらの手段の組合せが有利に使用できないことを示すものではない。
【図面の簡単な説明】
【００６５】
【図１】オーディオビジュアルシステムの一実施例を示すブロック図である。
【図２】オーディオビジュアルシステムの一部を構成するオーディオ回路の一実施例を示すブロック図である。
【図３】オーディオビデオシステムのオーディオ回路の一部を構成するディジタル−アナログコンバータの一実施例を示すブロック図である。
【図４】ディジタル−アナログコンバータの一部を構成する電流源アレイの一実施例を示す回路図である。
【図１】
2009507410.tif 000003
【図２】
2009507410.tif 000004
【図３】
2009507410.tif 000005
【図４】
2009507410.tif 000006
【国際調査報告】
2009507410.tif 000007
2009507410.tif 000008
2009507410.tif 000009