(57)【要約】  コントローラは、スイッチングモードサプライのような、スイッチングエレメントＳ１，Ｓ２を持つパワーサプライに特に適されるように示される。コントローラは、バイナリ入力値I及び前のバイナリ状態値Zk-1から第１の論理動作によりバイナリ状態値Zkを計算する論理ユニット１８を有している。論理ユニットは、バイナリ入力値I及びバイナリ状態値Zkから第２の論理動作によりバイナリ出力値Ｙを更に計算する。この態様において、速くて効果的な完全デジタル制御は、バイナリ入力値Iがコンパレータ値であってバイナリ出力値ＹがスイッチングエレメントＳ１，Ｓ２を駆動させるために用いられるスイッチングモードパワーサプライのために特に実現され得る。信号プロセッサになり得る適合ユニット２０は、論理動作を決定して、コントローラユニット１６の動作中に論理ユニット１８に論理動作を供給する。
2009545284.tif 000002
【特許請求の範囲】
【請求項１】
コントローラユニットであって、
バイナリ入力値及び前のバイナリ状態値のうちの少なくとも１つ又は双方で実行される第１の論理動作により少なくともバイナリ状態値を計算し、前記バイナリ入力値及び前記バイナリ状態値のうちの少なくとも１つ又は双方で実行される第２の論理動作により少なくともバイナリ出力値を計算する論理ユニットと、
前記第１及び／又は前記第２の論理動作の少なくとも一部を決定して、当該コントローラユニットの動作中において前記論理動作の少なくとも一部を前記論理ユニットに供給する適合ユニットとを有する、コントローラユニット。
【請求項２】
前記論理動作の少なくとも１つは、論理遷移関数を実行する少なくとも１つのバイナリステートマシンにより実行され、
前記論理ユニットは、複数のバイナリ状態値を計算し、及び／又は、複数のバイナリ入力値を処理し、及び／又は、複数のバイナリ出力値を計算する、請求項１に記載のコントローラユニット。
【請求項３】
前記論理ユニットは、クロックサイクルにより作動し、
各クロックサイクルにおいて、バイナリ入力値が受信され、
各クロックサイクルにおいて、バイナリ出力値が計算され、
前記論理動作の少なくとも一部の供給後に、前記論理ユニットは、複数の前記クロックサイクルの間、前記論理動作の少なくとも一部を用いる、請求項１又は請求項２に記載のコントローラユニット。
【請求項４】
前記適合ユニットは、第１の状態から第２の状態への前記値の少なくとも１つの遷移の間の期間を示すタイミング値に依存して前記論理動作を決定する、請求項１〜３のうちいずれか一項に記載のコントローラユニット。
【請求項５】
デジタル入力値としての前記バイナリ入力値は、１又はそれ以上のコンパレータ信号として生成される、請求項１〜４のうちいずれか一項に記載のコントローラユニット。
【請求項６】
前記論理ユニットは、プログラム可能な論理デバイスを有する、請求項１〜５のうちいずれか一項に記載のコントローラユニット。
【請求項７】
パラメータユニットとしての前記適合ユニットは、マイクロプロセッサ又は信号プロセッサユニットを有する、請求項１〜６のうちいずれか一項に記載のコントローラユニット。
【請求項８】
パワーサプライユニットであって、
少なくとも１つのスイッチングエレメントを有するコンバータ回路と、
前記コンバータ回路における電気的値を電気的基準値と比較して、バイナリコンパレータ値を供給する少なくとも１つのコンパレータとを有し、
当該パワーサプライユニットは、
請求項１〜７のうちいずれかのコントローラユニットを更に有し、
前記バイナリ入力値が、前記バイナリコンパレータ値であり、
前記バイナリ出力値が、前記スイッチングエレメントを駆動させるために用いられる、パワーサプライユニット。
【請求項９】
前記コンバータ回路は、スイッチングサイクルで動作され、
各スイッチングサイクルにおいて、前記スイッチングエレメントのうちの１つが第１の状態にある間、スイッチングインターバルが存在し、前記スイッチングインターバルの前後において、前記スイッチングエレメントが第２の状態にあり、
前記論理動作は、前記スイッチングインターバルが固定期間続く動作を実行する、請求項８に記載のパワーサプライユニット。
【請求項１０】
前記コンバータ回路は、スイッチングサイクルで動作され、
各スイッチングサイクルにおいて、第１の状態から第２の状態への前記状態値、前記入力値又は前記出力値のうちの少なくとも１つの遷移が存在し、
各スイッチングサイクルにおいて遷移インターバルが存在し、
前記遷移インターバルの開始時点又は終了時点で前記遷移が生じ、
前記論理動作は、前記遷移インターバルが固定期間続く動作を実行する、請求項８又は請求項９に記載のパワーサプライユニット。
【請求項１１】
前記コンバータ回路は、スイッチングサイクルで動作され、
各スイッチングサイクルにおいて、第１の状態から第２の状態への前記状態値、前記入力値又は前記出力値のうちの少なくとも１つの遷移が存在し、
各スイッチングサイクルにおいて測定インターバルが存在し、
前記測定インターバルの開始時点又は終了時点で前記遷移が生じ、
前記測定インターバルの期間は、測定されて、前記適合ユニットに供給される、請求項８〜１０のうちいずれか一項に記載のパワーサプライユニット。
【請求項１２】
前記適合ユニットは、前記コンバータ回路の電気的出力値を、前記測定インターバル、並びに、前記回路の電気的構成、前記論理動作により実行される前記回路の前記電気的入力、及び前記タイミング値に関連する他の定数値から計算する、請求項１１に記載のパワーサプライユニット。
【請求項１３】
前記コンバータ回路は、スイッチングサイクルで動作され、
前記論理動作は、各サイクルの少なくとも一部において、バイナリ値のレジスタがシフトレジスタとして動作される動作を実行する、請求項８〜１２のうちいずれか一項に記載のパワーサプライユニット。
【請求項１４】
前記コンバータ回路は、サイクル周波数に応じて動作され、
前記論理ユニットは、クロックサイクルの期間を決定するクロック周波数を持ち、
各クロックサイクルにおいて、バイナリ入力値が受信されて、バイナリ出力値が計算され、
前記クロック周波数は、前記サイクル周波数よりも高い、請求項８〜１３のうちいずれか一項に記載のパワーサプライユニット。
【請求項１５】
コントローラを動作させる方法であって、
少なくともバイナリ状態値が、バイナリ入力値及び前のバイナリ状態値のうち少なくとも１つ又は双方で実行される第１の論理動作により計算され、
少なくともバイナリ出力値が、前記バイナリ入力値及び前記バイナリ状態値のうちの少なくとも１つ又は双方で実行される第２の論理動作により計算され、
前記コントローラの動作中において前記第１の論理動作及び前記第２の論理動作のうち少なくとも一部が適合される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、自動制御、より詳細には、コントローラユニットと、コントローラユニットを含むパワーサプライユニットだけでなく、コントローラユニットを操作するための方法とに関する。
【背景技術】
【０００２】
種々異なるタイプのシステムを制御するために閉ループ制御手法を用いる様々なタイプの自動コントローラが存在する。アナログコントローラは、よく知られているが、複雑化した設計及びパラメータのバリエーション等の欠点がある。
【０００３】
デジタルコントローラは、アナログコントローラに適用されるような制御理論をデジタル領域に変換するものとして知られている。斯様なデジタルコントローラにおいて、アナログ入力値は、Ａ／Ｄコンバータによりデジタル形式に変換される。これらのデジタル値は、例えば信号プロセッサにおいて処理される。Ｄ／Ａコンバータは、計算した出力値を、システムの制御を実際にもたらすために用いられるアナログパラメータに変換するために用いられる。
【０００４】
斯様なデジタルコントローラにおいて、デジタル値は、（準）連続値を表す。例えば、入力値の８ビット表現は、２５５の利用可能な値の何れかを利用し得る、連続パラメータの量子化された表現（quantisized representation）である。
【０００５】
このタイプのデジタルコントローラがパラメータの変化等の問題を除去する一方で、要求された高分解能及び／又は高周波数が、極めて速いデジタル信号プロセッサ（ＤＳＰ）だけでなく、高価な高速Ａ／Ｄコンバータを必要とする制御タスクが存在する。
【０００６】
多くのアプリケーションのために速くて正確な制御を必要とする制御システムの一つのタイプは、パワーサプライ回路である。スイッチングモードパワーサプライは、多くの既知のコンバータトポロジのうちの１つを有してもよく、それぞれの場合においては、回路は、１又はそれ以上のスイッチングエレメント、即ち、主としてオン／オフの２つしかない状態の間で交互に切り替える制御エレメントを有する。速度（光強度の必要とする急速な変化）及び精度（光の忠実度）に関して高い要求を伴う、このタイプのパワーサプライ回路、例えば、時間順次投影システム（time sequential projection system）におけるランプのパワーサプライのためのアプリケーションが存在する。これらのアプリケーションにおいて、高速のＡ／Ｄコンバータ及び高周波コンバータにおいてサイクルバイサイクル（cycle-by-cycle）制御を実行するＤＳＰを含む、高分解能を伴うデジタル制御回路は、計算速度についての限界まで駆動される。
【０００７】
米国特許第５，６２９，６１０号明細書は、"完全デジタル（fully digital）"の電流モードＰＷＭコントローラについて説明している。斯様なＰＷＭ出力ステージは、ＤＣ−ＤＣコンバータのような異なるシステムに用いられ得る。制御回路は、電界効果トランジスタ（例えば、ＭＯＳＦＥＴ）のようなパワートランジスタによって一般に構成されるパワースイッチを駆動させる。電圧モードにおいては、出力電圧が制御され、その一方で、電流モードにおいて出力ステージを介して流れる電流の制御が達成される。
【０００８】
コントローラは、異なる電流閾値を確立する２つのコンパレータを含んでいる。出力電圧をプリセット閾値と比較するために供される他のコンパレータが、他のバイナリ信号を供給する。コンパレータからのバイナリ信号は、論理ＮＯＲゲートとして実行される多入力論理回路に入力される。この論理動作の出力は、出力スイッチの駆動信号を供する双安定回路（bistable circuit）に入力される。しかしながら、欠点は、２つの閾値境界の間においては、電流の実際の値についての情報が生成されず、それ故に制御できないことである。
【０００９】
バイナリ入力信号（この場合においては、コンパレータ信号）の使用、及び、１又はそれ以上のバイナリ出力値（スイッチングエレメントのためのオン／オフ信号）の使用は、コントローラ関数（controller function）に関する論理動作を用いることを可能にする。斯様な論理動作、米国特許第５，６２９，６１０号明細書の場合におけるＮＯＲゲートは、非常に高周波であっても容易に実行され得る。斯様な"完全デジタル"タイプのコントローラは、アナログコントローラに関連した欠点と、Ａ／Ｄコンバータ及び信号プロセッサを用いるデジタルコントローラの欠点との双方を回避する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、高速制御によく適され、その一方で、同時に、種々異なる制御タスクに関する柔軟性を維持する、コントローラユニット及びこれらの動作方法並びにコントローラユニットを含むパワーサプライユニットを提供することにある。
【課題を解決するための手段】
【００１１】
この目的は、請求項１によるコントローラユニット、請求項８によるパワーサプライユニット、及び請求項１５によるコントローラを動作させる方法により達成される。従属項は、本発明の好ましい実施形態に言及する。
【００１２】
本発明によれば、コントローラは、論理ユニット及び適合ユニットを有している。論理ユニットは、論理動作を実行することにより１又はそれ以上のバイナリ出力値を計算する純粋なバイナリコントローラとして作動し、それ故に非常に速く作動する。適合ユニットは、論理ユニットにおいて用いられるべき論理動作を決定するとともに、コントローラの動作中において、即ち、論理ユニットが閉ループ制御を積極的に実行している間において、論理動作を論理ユニットに供給する。
【００１３】
この構成を伴うコントローラを実現することにより、従来知られたコントローラの欠点を克服すると同時に、非常に速くて効果的な制御を達成することができる。論理ユニット及び適合ユニットは、完全デジタルで実行し得るので、アナログ処理（トレランス等）に関する問題が回避される。また、高分解能を伴う高価な高速のＡ／Ｄコンバータは要求されない。バイナリ値で実行される論理動作の簡素化により、論理ユニット内の計算速度を極端に速くすることができ、パワーサプライアプリケーションにおけるサイクルバイサイクル制御を可能にする。同時に、コントローラの動作は、適合ユニットによって効果的に支配されてもよい。より洗練された制御エレメントとして主に実行され、マイクロプロセッサ又は信号プロセッサを有し得るこのユニットは、制御タスクに直接的に関与されない、即ち、出力値を直接的に計算しない。ただし、論理動作を論理ユニットに供給することで、このユニットの動作は支配される。それ故、全体のコントローラの動作は、非常に柔軟性のある態様で容易に実行され得る。
【００１４】
本発明によれば、論理ユニットは、少なくとも第１及び第２の論理動作を用いる。論理ユニットで用いられた値（少なくとも状態値、入力値及び出力値）は、（スカラ値で参照されるべき）いずれかの単一のバイナリ値である、即ち、２つの可能な状態のうちの１つだけを持ってもよく、又は、これらがバイナリ値のグループ（ここではバイナリベクトル値で参照される）であって、グループ中の各エレメントが２つの可能な状態のうちの１つを持ってもよい。しかしながら、値のグループとしての後者は、特定の状態を同時に示す一方で、二元数システム（dual number system）におけるデジタル数字の表示ではない。これは、従来知られたデジタルコントローラにおけるデジタル的に表された連続値、例えば、８ビットのバイナリ値とは著しく異なることに留意すべきである。本議論においては、"バイナリ"値と呼ばれる値は、（たとえバイナリベクトル値であっても）バイナリ数字の表示ではなく、特定の状態（例えば、電流Ｉが基準値よりも大きい）の存在（又は不存在）を示すように理解される。
【００１５】
動作中において、論理ユニットは、バイナリ入力値（ベクトル又はスカラ）及び前のバイナリ状態値で実行される第１の論理動作（又は論理動作の第１の組）によりバイナリ状態値（スカラ又はベクトル）を計算する。第２の論理動作（又は論理動作の第２の組）は、バイナリ出力値（この場合もやはりベクトル又はスカラ）を計算するために入力値及び状態値で実行される。概して、状態値、入力値及び／又は出力値は、ベクトル形式であり、対応する論理動作が、ベクトル評価された論理関数（vector-valued logical function）で示されてもよい。論理ユニットは、論理遷移関数を実行する少なくとも１つのバイナリステートマシンとして実行されてもよい。
【００１６】
本発明の好ましい実施形態によれば、コントローラは、特定のクロック周波数で作動し、各クロックサイクルにおいて、バイナリ入力値が受信されるとともに、バイナリ出力値が計算される。しかしながら、論理動作は、各クロックサイクルに対して再び適合ユニットから供給されない。その代わりに、供給後、これらは、複数のクロックサイクルに用いられる。対応する実施形態において、論理ユニットが非常に速くクロックされる一方で、適合ユニットは、非常に遅い割合で、変化した論理動作だけを供給するだろう。それ故、効果的な制御に必要とされる高い割合のクロックサイクルに関連した非常にタイトな時間制限に関係することなく、適合ユニットをより容易に実行することができる。
【００１７】
他の実施形態によれば、適合ユニットは、バイナリ入力値、バイナリ状態値及び／又はバイナリ出力値の監視に基づいて論理動作を決定する。それ故、全てのコントローラが完全デジタルを維持し、適合ユニットについても、Ａ／Ｄ又はＤ／Ａ変換は用いられない。特に好ましいものは、タイミング値が用いられる実施形態である。タイミング値は、第１の状態から第２の状態への少なくとも１つの値の遷移の間の期間を示す。
【００１８】
好ましくは、デジタル入力値は、１又はそれ以上のコンパレータ信号として生成される。好ましくは、コンパレータ信号は、基準値と制御システムの実際の値との比較から生成される。この基準値が、可変であるとともに、外部から与えられた設定値に対応し得ると同時に、定数の基準値との比較を達成することが好ましい。最も好ましいものは、最も容易に実行され得る、ゼロとの比較である。
【００１９】
論理ユニットは、ＦＰＧＡのような、プログラム可能な論理デバイスとして実行され得る。他の可能な実行は、閉ループ回路における別個の回路又はＲＯＭを含む。
【００２０】
説明したコントローラは、少なくとも１つのスイッチングエレメントを持つコンバータ回路を有するパワーサプライを効果的に制御するために用いられ得る。コンセプトは、１又はそれ以上のスイッチングエレメントを含む全てのコンバータ回路に適用する。この場合におけるバイナリ出力値は、スイッチングエレメントのスイッチング状態を表す。入力値は、電気的値（好ましくは、電流及び／又は電圧）が電気的基準値と比較されるコンバータ回路から供給された１又はそれ以上のコンパレータ値であってもよい。
【００２１】
好ましくは、コンバータサークル（converter circle）は、スイッチングサイクルで動作される。各スイッチングサイクルの範囲内において、規定された１又はそれ以上の以下のインターバルが存在し得る。
【００２２】
〔スイッチングインターバル〕
スイッチングインターバルは、少なくとも１つのスイッチングエレメントの動作を規定する。全てのスイッチングインターバルにおいて、対応するスイッチングエレメントは、第１の状態である。インターバルの前後において、スイッチングエレメントは、第２の状態である。それ故、スイッチングインターバルは、例えば、特定のスイッチがオン状態である間のインターバルを示してもよい。また、スイッチングインターバルは、単一のスイッチングエレメントの動作だけでなく、複数のスイッチングエレメント、例えば、ハーフブリッジ又はフルブリッジを持つスイッチングアレンジメントの動作を規定してもよい。
【００２３】
〔遷移インターバル〕
遷移インターバルは、スイッチングサイクルの間に発生する、遷移から又は当該遷移に規定され得る。この遷移は、第１の状態から第２の状態への状態値、入力値及び／又は出力値の遷移に対応してもよい。好ましくは、入力値の遷移は、インターバルの開始時点又は終了時点のいずれかで検出される。
【００２４】
〔測定インターバル〕
測定インターバルは、上述したタイプの遷移の前後のインターバルとして規定され得る。
【００２５】
論理動作により実行された動作について、スイッチングインターバル及び／又は遷移インターバルが固定期間を持ち、その一方で、測定インターバルの期間が測定されることが好ましい。好ましい実施形態の説明において明らかになるように、説明したインターバルは、論理動作により実行された時間依存性のスイッチング動作を前もって規定してもよい。加えて、これらが、スイッチングサイクル内の他のインターバルであってもよい。
【００２６】
好ましい実施形態によれば、上述した測定インターバルは、適合ユニットに供給される。適合ユニットは、コンバータ回路の電気的出力値を計算するために、この測定インターバルを用いることが好ましい。好ましい実施形態において、（出力電圧であってもよいが、好ましくは出力電流である）この電気的出力値は、１又はそれ以上のグループ、即ち、回路の電気的構成、回路への電気的入力、及び／又は、論理動作により実行されたタイミング値、に関する測定インターバル及び他の定数の（即ち、スイッチングサイクル内で変化しない）値から計算される。好ましい実行において、電気的出力は、例えば、Ａ／Ｄコンバータにより直接的に測定されない。代わりに、電気的出力は、タイミング値測定から供給される。それ故、適合ユニットがコンバータ回路に直接的に電気的に接続されないが、論理ユニットにだけ接続される場合であっても、コンバータ回路の動作を未だ監視し得る。
【００２７】
論理ユニットの制御動作を実行可能な多くの種々異なるタイプの適切な論理関数が存在する。好ましい実施形態において、論理動作は、各スイッチングサイクルの少なくとも部分において、バイナリ値のレジスタがシフトレジスタとして動作される動作を実行する。斯様なシフトレジスタは、予め決められた期間を持つ、各サイクルの特定のインターバルの間における動作を効果的に実行し得る。
【００２８】
好ましい実施形態によれば、論理ユニットの動作周波数は、コンバータ回路のサイクル周波数よりも高くなる。ここで、サイクル周波数は、時間単位（time unit）当たりのフルスイッチングサイクルの数として規定される。他方の論理ユニットの動作周波数は、このユニットのクロック周波数に対応し、各クロック周波数において入力値が処理されて出力値が計算される。動作周波数がサイクル周波数よりも高い場合には、各スイッチングサイクルにおける効果的な制御を実行することを可能にする。サイクルの範囲内において制御を完了可能にするために、動作周波数は、概して、著しく高く、例えば、サイクル周波数よりも５回以上、好ましくは、１０回以上高くなるだろう。
【００２９】
上述の形式及び他の形式、並びに、本発明の特徴及び利点は、添付図面と併せて参照される現在の好ましい実施形態の以下の詳細な説明から更に明らかになるだろう。詳細な説明及び図面は、限定するよりもむしろ本発明の単なる例示である。
【発明を実施するための最良の形態】
【００３０】
図１は、制御システム１０を示している。ランプ１２は、スイッチングパワーサプライ１４により動作される。パワーサプライ１４は、コントローラ１６により制御される。
【００３１】
コントローラ１６は、論理ユニット１８及び適合ユニット２０を有している。
【００３２】
示された実施形態において、ランプ１２は、パワーサプライ１４に取り付けられた負荷（load）の単なる一例である。その代わりに、任意の他のタイプの負荷が用いられ得る。しかしながら、明らかになるであろうが、速い応答のために、効果的な制御は、例えば、時間順次投影システムにおける、ランプの制御に関する要求によく適している。
【００３３】
パワーサプライ１４は、ＡＣ又はＤＣの入力と出力との双方を受け入れ及び供給し得る複数の既知のスイッチングモードパワーサプライ（ＳＭＰＳ）の中のうちのいずれかであってもよい。ＳＭＰＳは、"オン"状態と"オフ"状態との間での制御態様において連続的に切り替えられる１又はそれ以上のスイッチングエレメントを用いる。バック（buck）、ブースト（boost）、バックブースト（buck-boost）、フライバック（flyback）、ＬＬＣ、ＬＣ、ＬＣＣ、フォワード（forward）、ＳＥＰＩＣ等を含む多くの異なるトポロジが存在するが、これらに限定される必要はない。
【００３４】
図４は、概して、コントローラ１６により制御されたＳＭＰＳ回路１４を示している。ＳＭＰＳ１４は、入力ベクトルIをコントローラ１６に供給している。ベクトルIは、複数のコンパレータ２２のうちの１つの出力にそれぞれ対応する、複数のバイナリ値のベクトルである。コンパレータ２２は、ＳＭＰＳ回路１４の範囲内の電気的値を、予め決められた基準値と比較する。例えば、出力電圧が設定電圧と比較され得るか、又は、電流が最大若しくは最小電流値と比較され得る。また、電流値は、基準値と比較され得る。好ましくは、基準値が０であって、電流のゼロ交差が検出される。当業者に容易に認識されるように、コンパレータ２２は、ＳＭＰＳ回路１４の範囲内の電気的値の任意の他のタイプの比較に用いられてもよい。
【００３５】
更に、ＳＭＰＳ回路１４は、その動作を制御する複数のスイッチングデバイス２４を有している。スイッチ２４は、ＳＭＰＳ回路１４のトポロジに応じて、１又はそれ以上のハーフブリッジ、フルブリッジ等で設けられ得る。スイッチ２４の状態は、コントローラ１６からＳＭＰＳ回路１４に供給された出力ベクトルYにより決定される。ベクトルYは、回路１４内にスイッチ２４が存在するのと同じように、多くのバイナリエレメントを概して有するバイナリベクトルである。（特定の場合において、例えば、２つのスイッチが交互の態様で常に切り替えられる場合には、１つのバイナリエレメントだけでスイッチ動作を示すことも可能であるので、ベクトルYの次元は適宜削減されてもよい。）
【００３６】
コントローラ１６の論理ユニット１８において、ベクトルzkは、バイナリ状態値のベクトルとして格納される。この場合においても、ベクトルzkの個々のバイナリエレメントは、それぞれが２つの取り得る状態のうちの１つだけを持つ単一のバイナリ値である。
【００３７】
入力ベクトルI、出力ベクトルY及び状態ベクトルzkの３つのバイナリベクトルによれば、論理ユニット１８の動作は、概して、論理遷移関数
【数１】
2009545284.tif 000003
を持つバイナリステートマシン（binary state machine）として示され得る。ここで、ＡＢ及びＣＤは、概して、ベクトル値論理関数である。これらの関数は、基本論理動作ＡＮＤ、ＯＲ、ＮＯＴ、ＸＯＲ等の任意の組み合わせを実行し得る。このタイプの関数は、例えば、プログラム可能な論理デバイス（ＰＬＤ）に関するコンパイラに用いられ得る。実行された関数は、多様な態様において、例えば、（論理）回路図若しくは真偽表により、又は、プログラミング言語、例えばＶＨＤＬにおいて、規定され得る。
【００３８】
論理ユニット１８自体がＳＭＰＳ回路１４に関する完全デジタルのコントローラとして作動するような、（関数ＡＢ、ＣＤにより表わされた）論理動作を供することが可能である。
【００３９】
関数ＡＢ、ＣＤは、特定の制御タスクに依存して、適合ユニット２０により決定される。適合ユニット２０によれば、ＳＭＰＳ回路１４のパラメータは既知である（例えば、入力電圧、電気エレメント等に関する値）。また、適合ユニット２０は、システム１０の所望動作に関する詳細、特に、（主として電圧及び／又は電流を出力するパワーサプライ回路における）出力パラメータに関する設定値、及び、最大限許容可能な電流又は電圧値のような可能な限りの境界条件を受信する。この知見に基づいて、適合ユニット２０は、適切な関数ＡＢ、ＣＤを決定する。
【００４０】
論理ユニット１８において、ベクトルzkは、コントローラの"メモリ"として示され得る。安定制御を達成するために、概して、各クロックサイクルにおいて、先行するクロックサイクルだけでなく、過去のクロックサイクルのメモリzk-1を供することが有利である。これは、zkがシフトレジスタとして効果的に用いられ得る、即ち、新たに計算されたzk+1が、シフトされた形式において前のzkを含むような、関数ＡＢを設計することにより達成されてもよい。
【００４１】
動作中において、適合ユニット２０は、論理ユニット１８の各クロックサイクルについて上記で生成された方程式のみによって決定される、コントローラ１６の動作を支配するために論理ユニット１８の動作を監視する。この監視は、種々異なる態様で、例えば、ＳＰＭＳ回路１４から電気的値を直接測定することにより達成され、Ａ／Ｄコンバータで測定値をデジタル化するが、好ましくは、動作中の適合ユニット２０は、論理ユニット１８からタイミング値t1、t2等を受信するだけである。これらのタイミング値は、ベクトルI、Y及び／又はzkの１又はそれ以上のバイナリエレメントについて、一の状態から他の状態への遷移の間の期間を示す。従って、例えば、タイミング値t1は、出力ベクトルYの第１のバイナリエレメントが状態１であった（即ち、ＳＰＭＳ１４の第１のスイッチ２４がオンに切り替えられた期間はどれくらいか）間の、論理ユニット１８のクロックサイクルの数を示し得る。同様の態様において、タイミング値t2は、入力ベクトルIの第２のバイナリエレメントが状態０であった期間を示し得る。タイミング値は、各クロックサイクルにおいてインクリメントされる遷移によってトリガされた論理ユニット１８内のカウンタにより容易に供給され得る。タイミング値t1、t2に関する上記の所与の例は、論理ユニット１８の動作が監視され得る態様の単なる実例であって、好ましい実施形態に関連して明らかになるように、異なるタイプのタイミング値が異なるアプリケーションに用いられ得ることに留意すべきである。
【００４２】
動作において、適合ユニット２０は、論理ユニット１８内の（関数ＡＢ、ＣＤにより表わされた）現在設定されている論理動作がＳＭＰＳ１４の所望動作をもたらす場合に連続的に決定するので、動作が不変の関数で継続し得る。変更に関する外部要求が認識される（例えば、出力電圧、出力電流等に関する新たな設定値が与えられる）か、又は、変更に関する内部要求がタイミング値t1、t2等の監視により検出されるかのいずれかの場合において、関数ＡＢ、ＣＤの新たな組が決定されて、即時実行のために論理ユニットに供給される。この"更新"の後、論理ユニット１８は、新たに受信した更新関数ＡＢ、ＣＤで動作を継続するだろう。
【００４３】
論理ユニット１８の動作は、非常に速く達成され得る。ＳＭＰＳ回路１４は、概して、１ｋＨｚ以上のスイッチング周波数を持つ。多くの場合において、周波数は、約１００ｋＨｚまで、著しく高くなるだろう。サイクルバイサイクル制御を未だ効果的に使用する、即ち、各スイッチングサイクルにおいて、少なくとも１つ、好ましくは、より多くの入力ベクトルI及び対応する出力ベクトルY を評価するために、論理ユニット１８のクロックサイクルは、概して、ＳＭＰＳ１４のスイッチングサイクルよりも短くなる、特に好ましくは、著しく短くなる（例えば、少なくとも１０回少ない場合には、対応する多くの論理動作が、各スイッチングサイクルの間に実行される）ことを必要とする。例えば、論理ユニットのクロック周波数は、１ＭＨｚ以上、好ましくは、１０ＭＨｚ以上であってもよい。
【００４４】
一例において、スイッチング周波数は、２００ｋＨｚである。論理ユニットのクロック周波数は、６０ＭＨｚであり、それ故に３００倍高くなる。従って、一のスイッチングサイクルにおいて、正確な制御のために時間軸上での十分な分解能が存在する。
【００４５】
これに対して、適合ユニット２０は、サイクルバイサイクル制御を実行しない。これは、各スイッチングサイクルについて、一のタイミング値、又は、タイミング値t1、t2等の組を受信する。上記で説明したように、更新（関数ＡＢ、ＣＤの交換）は、必要があるときだけ実行されるので、これらの更新に関する非固定のレートが与えられ得る。しかしながら、更新周波数は、論理ユニット１８のクロック周波数よりも著しく低くなり、概して、サイクル周波数1/T0よりも低くなることが明らかである。
【００４６】
それ故、適合ユニット２０は、現在必要とされるような、関数ＡＢ、ＣＤの組を決定するために必要な全ての計算を実行するために十分な時間を持つだろう。
【００４７】
好ましい実施形態において、論理ユニット１８は、ＦＰＧＡとして実行されてもよい。適合ユニット２０は、タイミング値t1、t2等を入力として受け入れるプログラムを実行する信号プロセッサとして実行されてもよく、制御要求に適されるような関数ＡＢ、ＣＤを生成してもよい。
【００４８】
論理ユニット１８内の関数ＡＢ、ＣＤの役割を容易に理解するために、これらの関数は、以下のマトリックス表記法で書かれてもよい。
【数２】
2009545284.tif 000004
ここで、Ａ、Ｂ、Ｃ、Ｄは、バイナリ値のマトリクスである。
【００４９】
上記所与の方程式は、連続（アナログ又はデジタル）値に関する制御理論において知られた状態空間方程式として同じ態様で意図的に書かれることに留意すべきである。しかしながら、上記方程式においては、ベクトルI、Y、zkがバイナリエレメントを持つだけでなく、マトリクスＡ、Ｂ、Ｃ、Ｄが論理動作を示す。
【００５０】
上記表記法において、演算子"＊"は、論理ＡＮＤを示し、演算子"+"は、論理ＯＲを示す。上記表記法は、ＮＯＴ動作を有していないことから、関数ＡＢ、ＣＤよりも概して小さくなることに留意すべきである。しかしながら、この表記法において、関数ＡＢ、ＣＤは、以下の例の目的のために容易に書かれ、理解され得る。
【００５１】
前述において、一般的なコンセプトは、以下においてより特別な例が与えられる、複数のコンバータトポロジに適用され得ることが示される。
【００５２】
以下においては、パワーサプライ１４は、図２に示されるように、バックコンバータ（buck converter）であることが前提とされるだろう。この非常に簡素な回路において、入力電圧V1は、スイッチングエレメントＳ１，Ｓ２のハーフブリッジにより切り替えられる。直列のインダクタンスＬ及び並列のキャパシタンスＣが供される。スイッチＳ１及びＳ２は、交互の態様で切り替えられる。時間thighにおいて、Ｓ２が開である一方でスイッチＳ１が閉であるので、インダクタンスＬを通過する電流ILは増加する。次に、Ｓ１が開でＳ２が閉であるので、ILは減少する。連続したスイッチングは、負荷１２に供給された平均電流IAVGをもたらす。
【００５３】
図３は、バックコンバータ１４の動作のタイミング図を示している。スイッチングは、タイミングインターバルT0で生じる。Thighにおいて、ILは、増加するように示される（示された直線的な増加は、より現実的な非直線カーブに近似するものである）。インターバルT0の残りにおいて、電流ILは降下する。時間tfallの後、電流ILは、（この例においては、ゼロと見なされるべき）値Irefに達するとともに、その後のインターバルtdonの間、低い状態を維持する。それ故、ILは、最大値Ipeakと最小値Iminとの間で行ったり来たりする。
【００５４】
基準値Irefは、インターバルImin＜Iref＜Ipeakから選択されるので、tdonは、降下ILがIrefに達する時間からスイッチング期間T0まで、即ち、次のスイッチングイベントが生じるまでのタイムインターバルである。図３においては、Irefが、容易に検出可能な値であるゼロを選択されることを示している。
【００５５】
図３におけるタイムインターバルの規定から、我々は、ILがIavgに等しい場合の時間とILがIrefに等しい場合の時間との間の期間、即ち、
【数３】
2009545284.tif 000005
に対応するタイムインターバルtavgを規定し得る。
【００５６】
時間Tfallについて、Ｓ２が閉であってＳ１が開である間において、我々は、
【数４】
2009545284.tif 000006
のようにILの勾配を計算し得る。ここで、V1は入力電圧、Lはインダクタンス、Vlampは出力電圧、及び、aは負荷サイクルである。
【００５７】
Irefの一般的値について、平均電流Iavgは、V1、L及びIref並びにタイミング値thigh、tfall、tdon及びT0に関する既知の値に依存して、
【数５】
2009545284.tif 000007
で表現されてもよい。
【００５８】
Irefが図３のようにゼロを選択される場合に、結果的平均電流Iavgは、既知の定数V1，L及びタイミング値thigh，tfall，tdonに依存して容易に計算され得る。我々の例における制御の目的のために、thigh及びtdonは、定数の値を選択される。唯一残る値tfallは、スイッチングイベント（thighの終了；Ｓ１が開であってＳ２が閉である）と電流ILのゼロ交差との間の時間の動作で生じるだろう。
【００５９】
図５に示されるように、電流ILのゼロ交差は、ILをゼロと比較するコンパレータ２２によって容易に検出され得る。関連性のあるゼロ交差だけ（tfallの終了；ILが正から負に変わる；図３参照）が検出されることを確実にするために、我々は、
【数６】
2009545284.tif 000008
のような補助論理関数を規定する。
【００６０】
この関数は、入力信号（コンパレータ信号）Iを処理して、関連性のあるゼロ交差だけを示す補助信号Ｓを決定する。別個のデジタルステートマシンとして容易に実行され得るこの関数は、図５においてブロック２４として示されている。
【００６１】
図２に示されたバックコンバータは、図５によるコントローラ１６により直ちに制御されるべきである。図５は、図４に示された一般的なシステムと同じ構成を持つことが示されるべきである。しかしながら、図５は、特別な例を示している。ここで、
・入力ベクトルI及び供給した補助入力Ｓは、１だけの次元、即ち、バイナリスカラを持つ。Iは、電流ILを０の値と比較する単一のコンパレータ２２の出力である。Iは、ILが正である限り、１と等しくなる。（それ故、この例において、基準値は、Iref=0を選択される。）従って、Ｓは、関連性のあるゼロ交差が生じるときを除き、全ての時間でゼロに等しくなる。
・出力値Ｙも、１だけの次元、即ち、バイナリスカラを持つ。さらに、Ｙは、交互に切り替えられるだけの双方のスイッチＳ１，Ｓ２の動作を駆動させるために用いられる。それ故、Ｙ＝１の場合に、Ｓ１がオンになってＳ２がオフになり、これに対し、Ｙ＝０の場合に、Ｓ１がオフになってＳ２がオンになる。
・論理ユニット１８から適合ユニット２０に供給された一のタイミング値tfallだけが存在する。この値tfallは、thighの終了（ここでは、出力ベクトルＹが１から０に切り替わる）から電流ILが負になる（即ち、１サイクルの間１になる補助信号Ｓにより示された、入力ベクトルIが１から０に切り替わる）までに開始するクロックサイクルの数に対応する。
【００６２】
論理ユニット１８は、上述した制御ストラテジを実行する、即ち、固定したthigh及びtdonを伴う制御動作を実行するマトリクスＡ，Ｂ，Ｃ，Ｄを直ちに供給する。
【００６３】
以下の方程式において、対応するマトリクスの一例が与えられるだろう。この例の目的のために、非常に低い解像度（即ち、制御したコンバータシステムのスイッチングサイクル当たりの論理ユニット１８のクロックサイクルの数）が選択されていることに留意すべきである。ここで、thighとtdonとの双方に関する最大時間は、それぞれ４クロックサイクルを選択される。従って、結果的マトリクスは、削減された次元であるので、ここで容易に示され得る。しかしながら、斯様な削減した解像度が多くの場合に適用可能である一方で、著しく高い解像度を用いることが概して好ましいことに留意すべきである。
【００６４】
以下の方程式は、thigh=4クロックサイクル及びtdon=4クロックサイクルを伴う制御、即ち、
【数７】
2009545284.tif 000009
【数８】
2009545284.tif 000010
を実行する。
【００６５】
マトリクスＡ，Ｂ，Ｃに関するこの設定によれば、以下の制御動作が達成される。
【００６６】
ベクトルzkが全てのエレメントでゼロにイニシャライズされることを前提とする。これに準じて、出力Ｙが０として計算される（Ｓ１オフ、Ｓ２オン）。
【００６７】
現在、信号Ｓが１つのサイクルについて１に設定されている。このサイクルにおいて、新たに計算されたベクトルzkがz0,k=1を持ち、他のエレメントの全てがゼロである。出力信号Ｙは、０を維持する。マトリクスＡが設計される態様なので（全ての値１を伴う第２の対角線を除き、全てのエレメントが０）、ステートマシンは、ベクトルzkがシフトレジスタとして本質的に動作する態様で作動する。各クロックサイクルによれば、状態"１"は、ベクトルzkを介して直ちに伝播する。
【００６８】
最初の４サイクルにおいて、出力信号Ｙは０を維持する。これは、最初の４つのエレメントで０だけを持つ、マトリクスＣの設計によるものである。それ故、コンバータは、ロー状態（Ｓ１開、Ｓ２閉）を維持する。
【００６９】
第５のサイクルにおいて、エレメントz4,kが１に設定される。これは、１に直ちに到達する出力信号Ｙに変化させることをもたらす。Ｓ１がオンに切り替えられ、Ｓ２がオフに切り替えられる。従って、タイムピリオドthighが開始する。
【００７０】
第８のサイクルにおいて、zkの全てのエレメントが再び０に設定される。マトリクスＡの最終列が０の値だけを含むので、エレメントz7,kの"１"の状態は伝播しない。
【００７１】
それ故、出力信号Ｙも０に戻る。次のサイクルにおいて、入力信号Ｆがzkの全てのエレメントで０を維持する限り、出力信号Ｙも０を維持する。これは、図３におけるタイムピリオドtfallに対応する。
【００７２】
タイムピリオドtfallの後に、電流ILはゼロに達する。その後、Ｓは、１サイクルの間に１の値を推定し、上述した手順が再び開始する。それ故、上記で示されたマトリクスＡ，Ｂ，Ｃは、thigh=4サイクル、tdon=4サイクル及び変数tfallを伴う制御を実行する。
【００７３】
これらのマトリクスの異なる設計は、thigh，tdonについての異なる値を実行するだろう。以下の例は、同一のマトリクスＢ，Ｃを示し、異なるマトリクスＡを示している。このマトリクスＡは、２サイクルのtdon及び３サイクルのthigh、即ち、
【数９】
2009545284.tif 000011
【数１０】
2009545284.tif 000012
を実行している。
【００７４】
それ故、デジタルステートマシンだけを用いながら、コンバータ回路のサイクルバイサイクル制御が達成され得る態様が示される。
【００７５】
上記で示したように、結果的平均電流は、既知の固定値（V1，L，thigh，tdon）及びtfallの結果、変数値から容易に計算され得る。それ故、tfallを測定することにより、結果的電流Iavgは、Ａ／Ｄコンバータによる等のいかなる追加の測定をせずに取得され得る。
【００７６】
tfallの期間は、論理ユニット１８内における別個のステートマシンにより測定され得る。このステートマシンは、以下の方程式
【数１１】
2009545284.tif 000013
に従って計算されたバイナリ状態ベクトルzM,kを用いる。
【００７７】
図５においてボックス２６として示される、この別個のステートマシンも、シフトレジスタを実行している。時間測定状態ベクトルzMは、tfallの開始時、即ち、状態ベクトルz、z7,kの最後のエレメントが１に達するサイクルにおいて、全てのエレメントで１にイニシャライズされる。tfallの各サイクルにおいて、zMが１ステップシフトされる。信号Ｓが新たなサイクル（電流ILのゼロ交差）の開始を示す時点で、測定ベクトルzMは、生成した"０"のエレメントの数、即ち、ゼロ交差が生じるまでのクロックサイクルの数によりtfallの期間を表す。
【００７８】
それ故、各スイッチングサイクルにおいて、信号プロセッサ２０は、時間tfallに関する一のデジタル値を受信する（信号Ｓが１に達する時点で、zMの値が、信号プロセッサ２０によって順次読み取るためにレジスタに格納されることが好ましい）。上述した方程式によれば、信号プロセッサ２０はIavgを計算し得る。信号プロセッサ２０は、結果的電流Iavgが十分である場合、又は、設定値Isetから供給する場合に決定してもよい。Iavgの所望の値に達するために、信号プロセッサ２０は、所望のIavgに達するまで、上述のようにthigh及びtdonに関する異なる値を供するマトリクスＡ（又はＣ）を交換し得る。
【００７９】
上述した実施形態は、本発明の例となる実施形態に過ぎないものとして理解されるべきであり、限定として構成されるべきではない。当業者にとって認識可能なように、多くの変形や修正の可能性が存在する。
【００８０】
上述した例においては、制御システムがＳＭＰＳであるが、適合ユニットにより決定及び更新される論理動作に基づく完全デジタルのコントローラの一般的なコンセプトが、複数の異なる制御タスクに適用され得る。
【００８１】
斯様な異なる制御タスクは、実際の値が１又はそれ以上のバイナリ値からなる、例えば、１又はそれ以上のスイッチが循環の態様でオン及びオフに切り替えられる循環システムを最も好ましく含むだろう。また、制御システムは、１又はそれ以上のバイナリ出力信号、例えば、コンパレータ信号を供するべきである。
【図面の簡単な説明】
【００８２】
【図１】パワーサプライ及びコントローラを持つランプの概略図である。
【図２】スイッチングパワーサプライの回路図である。
【図３】図２の回路における電流ILのタイミング概略図である。
【図４】より詳細な図１のパワーサプライ及びコントローラの概略図である。
【図５】図２のパワーサプライ回路を持つ、図４に対応する概略図である。
【図１】
2009545284.tif 000014
【図２】
2009545284.tif 000015
【図３】
2009545284.tif 000016
【図４】
2009545284.tif 000017
【図５】
2009545284.tif 000018
【国際調査報告】
2009545284.tif 000019
2009545284.tif 000020