(57)【要約】【課題】複数の形式のビデオ信号を処理することができるビデオ信号処理回路を提供する。【解決手段】垂直同期期間中に存在する単一及び二重周波数同期信号パルスの発生を検出するためのビデオ同期信号検出器。【選択図】図１０
2009509465.tif 000002
【特許請求の範囲】
【請求項１】
垂直同期期間中に存在する単一及び二重周波数同期信号パルスの発生を検出するためのビデオ同期信号検出器を含む装置であって、
リセット制御信号のそれぞれ第１及び第２の状態中に第１及び第２の値まで交互に充電及び放電する発生電圧を供給することによって該制御信号に応答する電圧発生回路と、
前記電圧発生回路に結合され、かつ前記第１のリセット制御信号状態の１つ又はそれよりも多くの以前の状態中に達成された前記第１の発生電圧値の最大値に対応する基準電圧を供給することによって前記発生電圧に応答する電圧検出回路と、
前記電圧検出回路及び前記電圧発生回路に結合され、かつ
それぞれ第１及び第２の水平同期信号の状態に応答して前記第１及び第２の状態にある前記制御信号、及び
前記最大第１発生電圧値に実質的に等しい前記第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される前記第１発生電圧値の前記値に応答する単一周波数同期信号パルスと、
前記最大第１発生電圧値のほぼ半分である前記第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される前記第１の発生電圧値の前記値に応答する二重周波数同期信号パルスと、
を示す１つ又はそれよりも多くのビデオモード信号、
を供給することにより、少なくとも前記発生電圧と、前記基準電圧と、前記第１及び第２の信号状態及び垂直同期期間中の前記単一及び二重周波数同期信号パルスの一方又は両方を有する前記水平同期信号とに応答する、
制御回路と、
を含むことを特徴とする装置。
【請求項２】
前記電圧発生回路は、
ソース電流を供給する電流ソース回路と、
前記電流ソース回路に結合され、かつ前記発生電圧を前記供給することによることに対して応答する容量性回路と、
前記容量性回路に結合され、かつ前記発生電圧をそれぞれ前記第１及び第２の値まで充電及び放電することによって前記第１及び第２のリセット制御信号状態に応答するスイッチング回路と、
を含む、
ことを特徴とする請求項１に記載の装置。
【請求項３】
前記電圧検出回路は、サンプル−ホールド回路を含むことを特徴とする請求項１に記載の装置。
【請求項４】
前記制御回路は、電圧比較回路を含むことを特徴とする請求項１に記載の装置。
【請求項５】
垂直同期期間中に存在する単一及び二重周波数同期信号パルスの発生を検出するためのビデオ同期信号検出器を含む装置であって、
制御信号を受信し、それに応答して、該リセット制御信号のそれぞれ第１及び第２の状態中に第１及び第２の値まで交互に充電及び放電する電圧を発生させるための電圧発生手段と、
前記発生電圧を受信し、それに応答して、前記第１のリセット制御信号状態の１つ又はそれよりも多くの以前の状態中に達成された前記第１の発生電圧値の最大値に対応する基準電圧を供給するための電圧検出手段と、
少なくとも前記発生電圧と、前記基準電圧と、第１及び第２の信号状態及び垂直同期期間中の単一及び二重周波数同期信号パルスの一方又は両方を有する水平同期信号とを受信し、かつそれに応答して、
それぞれ前記第１及び第２の水平同期信号状態に応答して前記第１及び第２の状態にある前記制御信号、及び
前記最大第１発生電圧値に実質的に等しい前記第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される前記第１発生電圧値の前記値に応答する単一周波数同期信号パルスと、
前記最大第１発生電圧値のほぼ半分である前記第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される前記第１の発生電圧値の前記値に応答する二重周波数同期信号パルスと、
を示す１つ又はそれよりも多くのビデオモード信号、
を供給する、
ための制御手段と、
を含むことを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号処理回路に関し、特に、複数の形式のビデオ信号を処理することができるビデオ信号処理回路に関する。
【背景技術】
【０００２】
コンピュータモニタ及びテレビは、益々、成分ビデオ信号、並びに公知のＮＴＳＣ、ＰＡＬ、及びＳＥＣＡＭビデオ信号を含む複数の形式のビデオ信号の形態で供給される画像を受信、処理、及び表示するようになっている。従って、ユーザ又は視聴者からの指示が殆どないか又は全くなくても、ビデオ処理回路が、各形式のビデオ信号を検出して正しく処理することができることが益々望ましくなっている。
【発明の開示】
【０００３】
本発明により、垂直同期期間中に存在する単一及び二重周波数同期信号パルスの発生を検出するビデオ同期信号検出器を提供する。
本発明の一実施形態によれば、垂直同期期間中に存在する単一及び二重周波数同期信号パルスの発生を検出するビデオ同期信号検出器は、電圧発生回路、電圧検出回路、及び制御回路を含む。電圧発生回路は、制御信号に応答して、それぞれリセット制御信号の第１及び第２の状態中に第１及び第２の値まで交互に充電及び放電する発生電圧を供給する。電圧検出回路は、電圧発生回路に結合され、第１のリセット制御信号状態の１つ又はそれよりも多くの以前の状態中に達成された第１の発生電圧値の最大値に対応する基準電圧を供給することによって発生電圧に応答する。制御回路は、電圧検出回路及び電圧発生回路に結合され、それぞれ第１及び第２の水平同期信号状態に応答して第１及び第２の状態である制御信号と、最大第１の発生電圧値に実質的に等しい第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される第１の発生電圧値の値に応答する単一周波数同期信号パルスを示し、かつ最大第１の発生電圧値のほぼ半分である第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される第１の発生電圧値の値に応答する二重周波数同期信号パルスを示す１つ又はそれよりも多くのビデオモード信号とを供給することにより、少なくとも発生電圧と、基準電圧と、第１及び第２の信号状態及び垂直同期期間中の単一及び二重周波数同期信号パルスの一方又は両方を有する水平同期信号とに応答する。
【０００４】
本発明の別の実施形態によれば、垂直同期期間中に存在する単一及び二重周波数同期信号パルスの発生を検出するためのビデオ同期信号検出器は、電圧発生手段、電圧検出手段、及び制御手段を含む。電圧発生手段は、制御信号を受信し、かつそれに応答して、それぞれリセット制御信号の第１及び第２の状態中に第１及び第２の値まで交互に充電及び放電する電圧を発生させるためのものである。電圧検出手段は、発生電圧を受信し、かつそれに応答して、第１のリセット制御信号状態の１つ又はそれよりも多くの以前の状態中に達成された第１の発生電圧値の最大値に対応する基準電圧を供給するためのものである。制御手段は、少なくとも発生電圧と、基準電圧と、第１及び第２の信号状態及び垂直同期期間中の単一及び二重周波数同期信号パルスの一方又は両方を有する水平同期信号とを受信し、かつそれに応答して、それぞれ第１及び第２の水平同期信号状態に応答して第１及び第２の状態である制御信号と、最大第１の発生電圧値に実質的に等しい第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される第１の発生電圧値の値に応答する単一周波数同期信号パルスを示し、かつ最大第１の発生電圧値のほぼ半分である第１のリセット制御信号状態の１つ又はそれよりも多くのその後の状態中に達成される第１の発生電圧値の値に応答する二重周波数同期信号パルスを示す１つ又はそれよりも多くのビデオモード信号とを供給するためのものである。
【発明を実施するための最良の形態】
【０００５】
以下の詳細説明は、添付図面を参照して行う本発明の例示的実施形態の説明である。このような説明は、本発明の範囲に関して例示的なものであり、かつ限定するものではないことを意図している。このような実施形態は、当業者が本発明を実施することを可能にするのに十分詳細に説明されており、また、本発明の精神又は範囲から逸脱することなく一部の変形を用いて他の実施形態を実施することができることは理解されるであろう。
【０００６】
本発明の開示を通じて、内容から反対であるという明確な指示がなければ、説明するような個々の回路要素は、数において単数の場合もあれば複数の場合もあることが理解されるであろう。例えば「サーキット」及び「サーキットリ」という用語は、説明する機能を達成するために能動的及び／又は受動的であり、かつ互いに接続されるか又は他の方法で結合されている単一の回路構成要素又は複数の回路構成要素を含むことができる（例えば、１つ又はそれよりも多くの集積回路チップ）。更に、「信号」という用語は、１つ又はそれよりも多くの電流、１つ又はそれよりも多くの電圧、又はデータ信号を指すことができる。図面では、同様の又は関連の要素は、同様の又は関連の英字、数字、又は英数字指定子を有することになる。更に、本発明は、個別の電子回路（好ましくは、１つ又はそれよりも多くの集積回路チップの形態）を使用する実施例という関連で説明したが、このような回路のいかなる部分の機能も、代替的に、処理される信号周波数又はデータ転送速度により、１つ又はそれよりも多くの適切にプログラムされたプロセッサを使用して実施することができる。
【０００７】
図１及び図２を参照すると、４８０ライン飛び越し走査（４８０ｉ）ビデオ信号の水平同期信号は、図示のように、負の同期信号先端部を含む。これらの同期信号の周波数は、垂直ブランキング期間の最初の９ライン中に倍増される。
図３Ａ及び図３Ｂを参照すると、ＮＴＳＣ及びＰＡＬビデオ信号の同期信号は、４８０ｉ信号（図２）の輝度Ｙ成分内の同期信号と類似のものである。しかし、ＮＴＳＣ及びＰＡＬ同期信号は、同期先端部後にクランプ期間内にバースト信号も含む。
【０００８】
図４を参照すると、４８０ライン順次走査（４８０ｐ）ビデオ信号の同期先端部は、４８０ｉ信号と類似のものである。しかし、同期信号周波数は、垂直ブランキング期間中では倍増されない。
図５を参照すると、ＨＤ信号、例えば７２０線順次走査（７２０ｐ）及び１０８０ライン飛び越し走査（１０８０ｉ）信号内の同期信号先端部は、３つのレベルを含む。７２０ｐ信号の場合、垂直ブランキング期間中には二重周波数同期先端部はなく、一方、１０８０ｉ信号の場合、垂直ブランキング期間には、二重周波数同期信号先端部が含まれる。
【０００９】
図６を参照すると、これらの様々なビデオ信号規格に対する公称ライン周期、並びに１９２０ピクセル幅、１４４０ライン高、及び７５ヘルツでのリフレッシュのディスプレイを有するＶＥＳＡモニタに対するものが示されている。
図７を参照すると、本発明の一実施形態による着信ビデオ信号のモードを検出するためのビデオモード検出システムは、実質的に図示のように相互接続した同期検出回路１０２、極性検出回路１０４、同期期間計算回路１０６、タイミング制御回路１０８、バースト検出回路１１０、及びモード検出又は復号回路１１２を含む。着信ビデオ信号１０１は、負の同期信号先端部を検出するために同期検出回路１０２によって処理される。信号１０３ａ、１０３ｂは、これらの負の同期信号先端部を示すものであり、同期期間計算回路１０６、極性検出回路１０４、及びタイミングコントローラ１０８に供給される。
【００１０】
負の同期信号先端部の検出を示すこの信号１０３ａに応答して、極性検出回路１０４（以下でより詳細に説明する）は、垂直同期信号パルス期間中に負の同期信号極性を検出し（図２）、同期期間計算回路１０６のための同期信号１０５を発生させる。この信号１０５は、着信ビデオ信号１０１内の垂直同期期間を示すという点において垂直同期信号と類似のものである。
同期期間計算回路１０６（以下でより詳細に説明する）は、ビデオフレーム毎にライン周期（すなわち、最大同期信号パルス期間）を計算する。検出ライン周期が、４８０ｐ信号よりも有意に長い時（図６によると３１．７７６マイクロ秒）、モード検出信号１０７ａは、ＮＴＳＣ信号、ＰＡＬ信号、ＳＥＣＡＭ信号、又は４８０ｉ信号として信号を特定するフラグの設定値を示している。同期パルス周期がライン周期の半分である時、モード信号１０７ａは、着信ビデオ信号１０１をインタレース信号として特定するフラグの設定値を示している。同期信号先端部周波数がライン周期の半分よりも小さい時、Ｍａｃｒｏｖｉｓｉｏｎがアクティブであることが公知である。（Ｍａｃｒｏｖｉｓｉｏｎは、「Ｍａｃｒｏｖｉｓｉｏｎ  Ｃｏｒｐｏｒａｔｉｏｎ」の登録商標であり、ビデオ信号のためのコピー保護システムを特定する）。Ｍａｃｒｏｖｉｓｉｏｎがアクティブではなく、かつ垂直ブランキング期間もアクティブではない時、タイミング制御回路１０８に供給された有効化信号１０７ｂがアサートされる。
【００１１】
有効化信号１０７ｂのアサートによって、タイミング制御回路１０８は、同期検出信号１０３ｂによる判断に従って負の同期信号先端部の直後に時間ウィンドウを作成することができる。この時間ウィンドウは、バースト検出回路１１０に供給されたタイミング制御信号１０９のアサートによって特定される。
タイミング制御信号１０９のアサート中、バースト検出回路１１０は、負の同期信号先端部後に、例えばクランプ期間中（図１）に同期信号をモニタする。この時間ウィンドウ中に、ビデオ信号が黒のレベルを超える場合、例えば、ＨＤ信号（図５）の正の同期信号先端部中又はバースト信号（図３Ａ及び図３Ｂ）中に、検出信号１１１は、ＨＤ信号又はバースト信号のいずれかの存在を示すフラグの設定値を特定する。
【００１２】
図８を参照すると、モード検出回路１１２は、モード信号１０７ａ、１１１を復号して着信ビデオ信号１０１の形式を判断する。例えば、第１のモード信号１０７ａが、ＮＴＳＣ信号、ＰＡＬ信号、ＳＥＣＡＭ信号、又は４８０ｉ信号の存在を表すフラグが設定されておらず（０）、インタレース信号に対応するフラグが設定されている（１）ことを示し、第２のモード信号１１１が、ＨＤ信号又はバースト信号の存在に対応するフラグも設定されている（１）ことを示す場合、出力モード信号１１３は、入力ビデオ信号１０１を１０８０ｉ信号として特定する。
【００１３】
図９を参照すると、本発明の好ましい実施形態によれば、極性検出回路１０４は、補完的な電圧発生回路及び検出回路２１２を含む。電圧発生回路の各々は、電流ソース回路２０２、電流シンク回路２０４、スイッチング回路２０６、及び容量性回路要素２１０を含む。同期信号１０３ａのアサート又は高い状態中には、スイッチ２０６ａ及び２０８ａは閉じており、スイッチ２０６ｂ及び２０８ｂは開いており、それによってキャパシタンス２１０ａ及び２１０ｂにわたるそれぞれ電圧２１１ａ及び２１１ｂに相互に対向する方向に充電させる。逆に、同期信号１０３ａのアサート停止又は低い状態中には、スイッチ２０６ａ及び２０８ａは開いており、スイッチは閉じており、それによってキャパシタンス２１０ａ及び２１０ｂにわたる電圧２１１ａ及び２１１ｂに反対の相互に対向する方向に充電させる。従って、同期信号１０３ａのアサート状態中、電圧２１１ａは、正の方向に充電し、一方、電圧２１１ｂは、放電又は負の方向に充電することになる。検出回路２１２は、これらの２つの電圧２１１ａ、２１１ｂ間の差の相対極性を検出し、入力同期信号１０３ａがその信号周期の大半にわたって正又は負であるか否かを示す信号２１３を供給する。
【００１４】
例えば、ＰＡＬ信号に対するライン同期パルスは、４．９９±０．７７マイクロ秒の間隔を有する。ＶＥＳＡモニタにおいては、水平同期パルスは、０．７５４マイクロ秒の間隔を有し、非水平同期パルスは、８．１３５マイクロ秒の間隔を有する。従来の技術では、固定電流を用いて同期パルス期間中にキャパシタンスを充電し、このようなキャパシタンスにわたる得られる電圧は、基準電圧と比較される。６．９５マイクロ秒、すなわち、（４．９９±０．７７＋８．１３５）／２の電圧充電時間閾値を用いると、このような技術は、ＰＡＬ信号及びＶＥＳＡ信号の両方に対して機能することになる。しかし、典型的な回路誤差の公差は、集積回路においてキャパシタンスを製造するのに使用される工程における一般的な変動と類似の±１５％である。更に、考慮すべき電圧基準、例えば、バンドギャップ電圧基準の公差が存在し、これも集積電流の精度に影響を与える。図９の回路は、上述のように２つの集積電流を使用してこれらの制限を克服するものである。このような回路実施例では、一方のキャパシタンスは充電し、同時に他方のキャパシタンスは放電する。従って、２つのキャパシタンスに影響を与えるあらゆる工程変動は、互いに打ち消す傾向があることになる。
【００１５】
図１０を参照すると、同期期間計算回路１０６は、実質的に図示のように電圧発生、検出、及び制御回路を使用して実施することができる。制御回路は、処理段階３０２（以下でより詳細に説明する）、及びゲート、例えば、論理ＡＮＤ機能を提供する論理回路３０４を含む。電圧発生回路は、電流ソース３０６、キャパシタンス３０８、及びスイッチ３１０を含む。電圧検出回路３１２は、制御回路３０２及び電圧発生回路と相互作用する。
【００１６】
処理回路３０２は、検出回路１０２（図７）から水平同期信号１０３ａ、及び極性検出回路１０４から垂直同期信号１０５を受信する。スイッチ回路３１０は、通常開である。同期パルス間で、キャパシタンス３０８には、電流ソース３０６によって供給された一定の電流３０７が充電される。キャパシタンス３０８にわたる電圧３０９は、この電圧３０９によって得られた最大マグニチュードを記録する電圧検出回路３１２によってモニタされる。この最大電圧は、キャパシタンス３０８にわたる充電電圧３０９をこの電圧３１３に対して比較する処理回路３０２に信号３１３として供給される。各フレームに対するライン周期、すなわち、最大同期信号パルス周期は、この最大電圧３１３に基づくものである。キャパシタンス３０８にわたる電圧３０９が適切な誤差公差内でこの最大電圧３１３に近いものであった場合、単一周波数同期パルスが発生中であると判断される。キャパシタンス３０９が最大電圧３１３のほぼ半分であると判断された場合、二重周波数同期パルスが発生中であると判断される。しかし、他の周波数での同期パルスが検出された場合、Ｍａｃｒｏｖｉｓｉｏｎがアクティブであると判断される。処理回路３０２は、有効化信号３０３ｂをゲート回路３０４にアサートし、それによって、制御信号３０５をアサートすることにより、着信同期信号１０３ａに電圧積分器をリセットさせてスイッチ３１０を閉じ、それによってキャパシタンス３０８を放電する。二重周波数同期パルス終了の後では、垂直同期期間を通過したことが公知であり、電圧検出回路３１２及び処理回路３０２は、上述の処理を繰り返すようにリセットされる。２つのこのようなリセット間の高周波同期信号先端部の数が多すぎると見なされた場合、全体リセットを発生させて、システム１００内の全ての回路段階をリセットすることができる（図７）。処理回路３０２のリセットは、内部的に達成され、一方、電圧検出回路３１２への制御信号３０３ａは、ピーク電圧検出回路３１２のリセットを達成する。
【００１７】
本発明の精神及び範囲から逸脱することなく、本発明の構造及び作動方法の様々な他の修正及び変更が当業者に明らかであろう。本発明は、特定の好ましい実施形態に関連して説明したが、特許請求の範囲に示す本発明は、このような特定的な実施形態に不当に限定されるべきではないことを理解すべきである。特許請求の範囲が本発明の範囲を規定し、かつ特許請求の範囲及びその均等物の範囲内の構造及び方法がそれによって包含されることを意図している。
【図面の簡単な説明】
【００１８】
【図１】標準的な同期信号先端部の信号図である。
【図２】インタレースビデオ信号の垂直ブランキング期間に対する信号図である。
【図３Ａ】ＮＴＳＣビデオ信号に対するバースト信号の位置を例示する図である。
【図３Ｂ】ＰＡＬビデオ信号に対するバースト信号の位置を例示する図である。
【図４】順次ビデオ信号に対する垂直ブランキング期間の信号図である。
【図５】高解像度（ＨＤ）ビデオ信号に対する３レベル同期信号先端部の信号図である。
【図６】様々なビデオ信号規格に対する公称ライン周期の表である。
【図７】本発明の一実施形態によりビデオモード検出を提供するシステムのブロック図である。
【図８】図７の回路によって発生されたビデオモードフラグの表である。
【図９】図７の極性検出回路のブロック図である。
【図１０】図７の計算回路のブロック図である。
【符号の説明】
【００１９】
１０６  同期期間計算回路
３０２  処理段階、制御回路
３０４  論理回路
３１２  電圧検出回路
【図１】
2009509465.tif 000003
【図２】
2009509465.tif 000004
【図３Ａ】
2009509465.tif 000005
【図３Ｂ】
2009509465.tif 000006
【図４】
2009509465.tif 000007
【図５】
2009509465.tif 000008
【図６】
2009509465.tif 000009
【図７】
2009509465.tif 000010
【図８】
2009509465.tif 000011
【図９】
2009509465.tif 000012
【図１０】
2009509465.tif 000013
【国際調査報告】
2009509465.tif 000014