(57)【要約】本発明は力率補正回路で用いる力率制御装置に関する。本発明による力率制御装置は、力率補正回路の入力電圧（Ｖin）を受信する第１入力（ＶinSence）と、力率補正回路の入力電圧（Ｖout）を受信する第２入力（ＶoSence）と、第１入力に接続した制御入力および第２入力に接続した電流源出力を有する制御可能な電流源と、とを備え、この制御可能な電流源（ＶＣＣ１）は、前記入力電圧に反比例する電流を前記第２入力（ＶoSence）に供給する。
2009513094.tif 000002
【特許請求の範囲】
【請求項１】
力率補正回路の中に使用する力率制御装置において、
前記力率補正回路の入力電圧（Ｖin）を受信する第１入力（ＶinSense）と、
前記力率補正回路の出力電圧（Ｖout）を受信する第２入力（Ｖosense）と、
前記第１入力に接続した制御入力、および前記第２入力に接続した電流源出力を有する制御可能な電流源（ＶＣＣ１）であって、前記入力電圧に反比例する電流を前記第２入力（Ｖosense）に供給する該電流源（ＶＣＣ１）と、
制御信号を供給する出力と
を備えたことを特徴とする力率制御装置。
【請求項２】
力率補正回路において、
交流入力電圧（Ｖac）を整流し、整流した入力電圧（Ｖin）を得る整流器（Ｄ１〜Ｄ４）と、
入力電圧端子間に接続した制御可能なスイッチ（Ｓ１）に直列接続した誘導的  素子（Ｌ１）と、
前記力率補正回路の出力端子間に接続した出力キャパシタ（Ｃbus）と、
前記制御可能なスイッチ（Ｓ１）を制御する請求項１に記載の力率制御装置と、
を備えたことを特徴とする力率補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は力率補正に関するものである。
【背景技術】
【０００２】
主電源で動作する機器における電源高調波を低減するために、力率補正（ＰＦＣ）回路を使用する。多くの場合、ＰＦＣ回路はスイッチモード電源のブーストコンバータである。この回路は、多かれ少なかれ、主電源（Ｖac）から正弦波電流を引き出し、一般的には整流した主電源電圧よりも高い電圧を出力する。ＰＦＣ回路の性能を最適化するため、出力電圧を入力電圧に依存させるようにすることができ、すなわち、低い入力電圧では出力電圧が低く、高い入力電圧では出力電圧が高くなるようにする。これはフォローブーストＰＦＣ回路と称される。
【０００３】
非特許文献１（ＳＴマイクロエレクトロニクスのデータシートＬ６５６３）はＰＦＣ制御装置について記載している。Ｌ６５６３の用途に関してはこのデータシートの図３９および図４０を参照されたい。入力電圧を第１抵抗分割器により測定し、出力電圧をこの入力電圧によって変調する。この出力電圧を２抵抗分割器により測定する。出力電圧を変調するため、出力電圧を測定するピンから、電圧制御電流源が電流を引き出す。低い入力電圧では弱電流を引き出され、高い入力電圧では大電流が引き出される。
【非特許文献１】ＳＴマイクロエレクトロニクスのデータシートＬ６５６３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、とくに改善したＰＦＣ回路を得るにある。本発明は独立請求項に定義する。有利な実施形態を従属請求項に定義する。
【課題を解決するための手段】
【０００５】
本発明の第１態様は力率補正回路で用いる力率制御装置に関する。本発明による力率制御装置は、力率補正回路の入力電圧を受信する第１入力と、力率補正回路の出力電圧を受信する第２入力と、第１入力に接続した制御入力、および第２入力に接続した電流源出力を有する制御可能な電流源であって、入力電圧に反比例する電流を第２入力に供給する該電流源とを備える。
【０００６】
本発明のこれらおよび他の態様を以下に説明する実施形態から明らかになり、理解されるであろう。
【発明を実施するための最良の形態】
【０００７】
図１の力率補正回路において、入力電圧ＶacはダイオードブリッジＤ１，Ｄ２，Ｄ３，Ｄ４によって整流される。整流された入力電圧Ｖinを力率制御装置の入力に供給する。力率制御装置はスイッチＳ１（通常は電界効果トランジスタ）を制御する。コイルＬ１（代案として変圧器の巻線とすることができる）を、入力電圧端子Ｖinと電界効果トランジスタＳ１の出力との間に接続する。ダイオードＤ１を、電界効果トランジスタＤ１の出力と出力電圧端子Ｖout との間に接続する。力率制御装置の出力電圧感知入力を出力電圧端子Ｖout に接続する。出力キャパシタＣbus を出力電圧端子間に接続する。
【０００８】
図２の実施形態において、入力電圧Ｖinを、抵抗Ｒ３およびＲ４により形成した第１抵抗分割器により測定し、出力電圧Ｖoutを入力電圧Ｖinにより変調する。出力電圧Ｖout を、抵抗Ｒ１およびＲ２により形成した第２抵抗分割器により測定し、これら２個の抵抗Ｒ１，Ｒ２間のタップをＰＦＣ制御ＩＣの入力ＶoSenseに接続する。従来技術とは異なり、出力電圧Ｖout を変調するためには、電圧制御電流源ＶＣＣＳ１が電流をピンＶoSenseに供給し（従来技術のようにＶoSenseから電流を引き込む代わりに）、このピンＶoSenseが出力電圧を測定する。高い入力電圧では弱電流が得られ、低い入力電圧では大電流が得られる。出力電圧Ｖoutは、次式となる。
【数１】
2009513094.tif 000003
ただし、ｇｍ１は電圧制御電流源ＶＣＣ１の相互コンダクタンスであり、ＶinSenseはフィルタ処理した電圧Ｖin・Ｒ４／（Ｒ３＋Ｒ４）である。このフィルタ処理は正弦波入力電流を得るために抵抗Ｒ４に並列接続したキャパシタＣ１によって行う。
【０００９】
本発明は、ＳＴマイクロエレクトロニクスのデータシートＬ６５６３の図４０に示されている従来技術回路の場合、電圧制御電流源における不可避的な不正確さの影響が高い入力電圧で最大になり、したがって、高い出力電圧になるという認識に基づいている。高い出力電圧における不正確さは高い定格電圧の出力キャパシタを必要とする。このキャパシタはＰＦＣ回路全体の中で最も高価な部品であり、そして定格電圧がより高くなればなるほど大きなコンデンサが使われるために、この高い定格電圧はＰＦＣ回路をより高価でより大きなものになる。
【００１０】
本発明によれば、高い入力電圧において因子（ＶinSense−Ｖref1）・ｇｍ１・Ｒ１によって引き起こされる不正確さを克服するために、この因子を高い入力電圧において（ほぼ）ゼロにすることができる。したがって、電圧制御電流源ＶＣＣ１は、データシートＬ６５６３の図４０に示される先行技術の電圧制御電流源を反転したものとする。さらに、本発明では高い入力電圧で弱電流が得られ、低い入力電圧で大電流が得られるようにする。高い入力電圧のとき、電圧制御電流源の不正確さの影響はその瞬間に出力電流がゼロになるようにゼロにすることができる。電圧制御電流源ＶＣＣ１の不正確さの影響は、低い入力電圧のときに最大となる。しかし、このことは、電源全体のコストをほとんどまたは全く変えないだろう。一般的にＰＦＣ回路は、ＳＴマイクロエレクトロニクスのデータシートＬ６５６３の図４０に示されているように、第２コンバータに給電する。この第２コンバータは、もし最も低い入力電圧があまり正確でなくてよいなら、あまり高価にはならない。高い入力電圧では、ＶinSense ＝ Ｖref1のとき、出力電圧Ｖout ＝ Ｖref2・（Ｒ１＋Ｒ２）／Ｒ２となる。このように出力電圧が、一般的に１％以内の精度で実現できるＶref2、および抵抗Ｒ１，Ｒ２だけに依存するとき、出力電圧を極めて正確にすることができる。したがって、ＳＴマイクロエレクトロニクスのデータシートＬ６５６３の図４７に示されているように、高主電源電圧における最小の必要な出力電圧が４００Ｖである実施例において、本発明によれば４２０Ｖまで対処できるキャパシタは十分な安全マージンをもたらし、これに４５０Ｖまで対処できるより高価なキャパシタを使う必要がなくなる。本発明のいくつかの実施例で得られる他の利点は、使用する電解質の観点から、４２０Ｖまで対処できるキャパシタは４５０Ｖまで対処できるキャパシタよりも質が高いという事実から得られる。
【００１１】
上述の実施形態は、本発明を限定するものではなく例示するものであり、当業者であれば、添付の特許請求範囲を逸脱することなく多くの代替実施形態を設計できることに留意されたい。「反比例」の概念は、必ずしも線形的関係を必要とせず、高い入力電圧で弱電流が得られ、低い入力電圧で大電流が得られるということで十分である。特許請求の範囲においてカッコでくくった参照符号は、特許請求の範囲を限定するものと解すべきではない。用語「備える」は、特許請求の範囲に記載されている以外に要素やステップが存在することを除外しない。「a」、「an」など要素に先行する不定冠詞はそのような要素が複数存在することを除外しない。
【図面の簡単な説明】
【００１２】
【図１】力率補正回路の回路図である。
【図２】本発明による力率補正回路の実施形態の回路図である。
【図１】
2009513094.tif 000004
【図２】
2009513094.tif 000005
【国際調査報告】
2009513094.tif 000006
2009513094.tif 000007
2009513094.tif 000008
2009513094.tif 000009
2009513094.tif 000010
2009513094.tif 000011
2009513094.tif 000012
2009513094.tif 000013
2009513094.tif 000014
2009513094.tif 000015