(57)【要約】  グリッチが低減されたピンポン増幅器が開示される。ピンポン増幅器は、交換網に結合されたヌル化増幅器を含む。ピンポン増幅器内のピン増幅器を自動ゼロ化するのに交換網が使用される。ヌル化増幅器は、ピン増幅器の自動ゼロ化の間、ピン増幅器の出力を適切な出力電圧レベルに駆動する。適切な出力電圧レベルであることにより、ピン増幅器からポン増幅器への移行に関連するグリッチは低減又は除去される。
2009529288.tif 000002
【特許請求の範囲】
【請求項１】
ピンポン自動ゼロ化増幅器であって、
第１及び第２の差動入力並びにシングルエンド出力を有する第１のヌル化増幅器であって、前記第１の入力が前記ピンポン増幅器のプレ出力信号を受け取るように結合されている、第１のヌル化増幅器と、
前記ピンポン増幅器内のピン増幅器を自動ゼロ化するための交換網であって、前記自動ゼロ化中に、
ｉ）前記ヌル化増幅器の出力を前記ピン増幅器の第１の補助差動入力に結合し、    
ｉｉ）前記第１のヌル化増幅器の第２の入力を前記ピン増幅器のシングルエンド出力に結合する、交換網と
を具備するピンポン自動ゼロ化増幅器。
【請求項２】
前記第１のヌル化増幅器の前記出力と前記第１のヌル化増幅器の前記第２の入力との間に結合されたキャパシタンスをさらに具備する請求項１に記載のピンポン増幅器。 
【請求項３】
前記キャパシタンスは前記第１のヌル化増幅器の固有の容量である請求項２に記載のピンポン増幅器。 
【請求項４】
前記第１のヌル化増幅器の前記出力と前記第１のヌル化増幅器の前記第２の入力との間のキャパシタンスと直列に結合された抵抗をさらに具備する請求項２に記載のピンポン増幅器。 
【請求項５】
前記出力信号は、外部回路への伝達を行うために出力段に伝達される請求項１に記載のピンポン増幅器。 
【請求項６】
前記ピン増幅器の前記自動ゼロ化中に、前記交換網が、前記ピン増幅器の第２の補助差動入力に基準バイアスを結合する請求項１に記載のピンポン増幅器。 
【請求項７】
前記第１の補助入力は第１のキャパシタに結合され。前記第２の補助入力は第２のキャパシタに結合される請求項６に記載のピンポン増幅器。
【請求項８】
前記第１のピン増幅器の前記自動ゼロ化中に、前記交換網が、前記ピン増幅器の第１及び第２の一次差動入力を一緒に結合する請求項７に記載のピンポン増幅器。 
【請求項９】
第１及び第２の差動入力並びにシングルエンド出力を有する第２のヌル化増幅器であって、前記第１の入力は前記ピンポン増幅器のプレ出力信号を受け取るために結合される、第２のヌル化増幅器と、
前記第２のヌル化増幅器の出力と前記第２のヌル化増幅器の第２の差動入力との間に結合されたキャパシタンスとをさらに具備する請求項１に記載のピンポン増幅器。 
【請求項１０】
前記第１のヌル化増幅器の前記自動ゼロ化中に、前記交換網が、前記ピンポン増幅器に関連したポン増幅器のシングルエンドの出力を、前記第２のヌル化増幅器の前記第１の入力に結合する請求項９に記載のピンポン増幅器。 
【請求項１１】
ピンポン自動ゼロ増幅器を動作させる方法であって、
ピン増幅器からの第１の出力信号を第１のヌル化増幅器の第１の差動入力に提供するステップと、
前記第１のヌル化増幅器の第２の差動入力にポン増幅器の第２の出力信号を提供するステップと、
前記第１のヌル化増幅器の出力から伝達された基準信号及び第３の信号を使用して、前記ピン増幅器に関連するオフセット電圧を自動ゼロ化し、前記第１の出力信号を前記第２の出力信号の電圧レベルに駆動するステップと
を含む方法。
【請求項１２】
前記第１のヌル化増幅器の前記出力と前記第１のヌル化増幅器の前記第１の入力との間に結合されたキャパシタに、前記第１の出力信号に関連した電圧を蓄えるステップをさらに含む請求項１１に記載の方法。 
【請求項１３】
出力段の入力に前記第２の出力信号を伝達するステップと、
前記出力段の出力において第４の出力信号を生成するステップとをさらに含む請求項１１に記載の方法。 
【請求項１４】
前記ピン増幅器の第１及び第２の補助差動入力にそれぞれ結合された第１及び第２のキャパシタにわたってオフセット補正電圧を蓄えるステップをさらに含む請求項１１に記載の方法。 
【請求項１５】
前記第２の出力信号を第２のヌル化増幅器の第１の差動入力に伝達するステップをさらに含む請求項１１に記載の方法
【請求項１６】
前記第１の出力信号が記第２のヌル化増幅器の前記第１の差動入力に提供され、前記第２の出力信号を前記第２のヌル化増幅器の第２の差動入力に伝達されるように、前記ピン増幅器及びポン増幅器並びに前記第１及び第２のヌル化増幅器に結合された交換網を切り替えるステップと、
前記第２のヌル化増幅器の出力から伝達される参照信号及び第４の信号を使用して、前記ポン増幅器に関連するオフセット電圧を自動ゼロ化するステップと
を含む請求項１５に記載の方法。 
【請求項１７】
前記第２の出力信号は前記第１のヌル化増幅器の前記第１の入力に伝達されない請求項１６に記載の方法。 
【請求項１８】
第１及び第２の一次増幅器であって、各々が、
第１及び第２の一次差動入力と、
第１及び第２の補助差動入力と、
シングルエンド出力
とを含む、第１及び第２の一次増幅器と、
第１及び第２のヌル化増幅器であって、
第１及び第２の差動入力と、
シングルエンド出力
とを含む、第１及び第２のヌル化増幅器と、
交換網であって、最初に、
ｉ）前記第１のヌル化増幅器の前記出力を前記第１の一次増幅器の前記第１の補助入力に結合し、
ｉｉ）前記第１の一次増幅器の前記出力を前記第１のヌル化増幅器の前記第２の入力に結合し、
ｉｉｉ）前記第２の一次増幅器の前記出力を前記第１のヌル化増幅器の前記第１の入力に結合する、交換網と
を具備するピンポン自動ゼロ化増幅器。
【請求項１９】
前記交換網は、２回目に、
ｉ）前記第１のヌル化増幅器の前記出力を前記第１の一次増幅器の前記第１の補助入力と分断し、
ｉｉ）前記第１の一次増幅器の前記出力を前記第１のヌル化増幅器の前記第２の入力と分断し、
ｉｉｉ）前記第２の一次増幅器の前記出力を前記第１のヌル化増幅器の前記第１の入力と分断する、請求項１８に記載のピンポン増幅器。
【請求項２０】
前記交換網は、２回目に、
ｉ）前記第２のヌル化増幅器の前記出力を前記第２の一次増幅器の前記第１の補助入力へ結合し、
ｉｉ）前記第２の一次増幅器の前記出力を前記第２のヌル化増幅器の前記第２の入力へ結合し、
ｉｉｉ）前記第１の一次増幅器の前記出力を前記第２のヌル化増幅器の前記第１の入力へ結合する、請求項１８に記載のピンポン増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にピンポン増幅器（ping-pong amplifier）の分野に関し、より詳細にはグリッチを低減したピンポン増幅器に関する。
米国政府は、エネルギー省とのＤＥ−ＦＣ２６−０３ＮＴ４１８３５号の契約に従い、本発明において特定の権利を得ている。
【背景技術】
【０００２】
下げ孔（down-hole）石油探索産業における高温高圧（ＨＴＨＰ）の油井等の極限環境において信号調整に使用される回路は、しばしば厳格な動作要件を有している。これらの要件は、これらの極限環境がそのような回路の性能特性に影響を及ぼすことから生じる。例えば、下げ孔石油探索産業では、温度は−５５℃から２２５℃まで及び得る。特に高温は回路性能に重大な有害な効果をもたらし得る。
【０００３】
一般に、ＨＴＨＰのような信号調整システムにおいては、増幅器は（ＤＣ結合された）高インピーダンスのセンサの出力をバッファするために使用される。極限環境においては、入力オフセット電流、オフセット電圧及び低周波雑音応答等の性能特性は、そのような増幅器についての重要な検討材料である。増幅器を製造するために使用される材料と加工方法は直接的に性能特性を決定する。例えば、シリコン・オン・インシュレータ（ＳＯＩ）のＣＭＯＳ基板及びＳＯＩのＣＭＯＳ加工技術は、リーク電流の低減及び他の改良された特性（例えばデバイスのラッチアップ低減）を備えた増幅器を生み出すことが示された。
【０００４】
ＳＯｌ  ＣＭＯＳを使用することの利点にもかかわらず、ＤＣ／低周波増幅器用途のための入力オフセット電圧（また電流）及び低い１／ｆ雑音と関係する問題は、完全に対処されてはいない。従って、ピンポン自動ゼロ（auto-zeroed）増幅器はこれらの問題に対処するために開発されてきた。これらの増幅器は自動ゼロ化（auto-zeroing）処理によって低い入力オフセット電圧及び低い１／ｆ雑音を生成する。自動ゼロ化処理は、ピン増幅器（ping amplifier）とポン増幅器（pong amplifier）の間で周期的に交代する、すなわち「ピンポン」を行う。ピン増幅器が増幅を提供しているとき、ポン増幅器は入力オフセット電圧について自身を修正、すなわち「自動ゼロ化」する。所定時間の後、ポン増幅器は増幅を行い、ピン増幅器は自動ゼロ化する。
【０００５】
基本的なピンポン増幅器（Basic Ping-Pong Amplifier、ＢＰＰＡ）１０が図１Ａに示される。ＢＰＰＡ１０は、２つの整合増幅器（matched amplifier）１２及び１４を含んでいる。増幅器１２（ピン増幅器）及び１４（ポン増幅器）はＢＰＰＡ１０の一次増幅器として見ることができる。ピン増幅器１２及びポン増幅器１４の各々は、それぞれ一対の一次差動入力１６及び１８、補助的な一対の差動入力２０及び２２、並びにシングルエンドの出力２４及び２６を含んでいる。一次入力１６及び１８が各々マイナス入力２８及びプラス入力３０に切り替え可能に接続されている（入力２８及び３０は外部から印加される差動入力信号を受け取る）。補助的な差動入力２０及び２２はオフセット電圧補正信号を受け取る。シングルエンド出力２４及び２６は出力段４４に結合され、ノード４６においてＢＰＰＡ１０出力信号を生成する。
【０００６】
さらに、スイッチ５１−６０がＢＰＰＡ１０に含まれている。スイッチ５１−６０は交換網を形成し、マイナス入力２８及びプラス入力３０をピン増幅器１２及びポン増幅器１４へ結合し、ＶＲＥＦ４０を差動補助入力２０及び２２の片側へ結合し、出力２４及び２６を出力段４４に結合する。スイッチ５１−６０は二相のオーバラップしないクロック（図示せず）によって制御される。スイッチ５１−５５はクロックの１つの相によって切り替えられ、スイッチ５６−６０はクロックの別の相によって切り替えられる。伝送ゲートがスイッチ５１−６０を実施するために使用されてもよい。スイッチ５１−６０を開閉するために使用される、二相のオーバラップしないクロック信号の例示的なタイミング図が、図１Ｂに示される。
【０００７】
上述のように、ピン増幅器１２及びポン増幅器１４は、（外部から印加される差分信号の増幅により）交互に出力段４４を駆動し、又は自動ゼロ化される。ピン増幅器１２が自動ゼロ化されている場合、例えば、スイッチ５６−５８は閉じられ、スイッチ５２が開かれ、これによりピン増幅器１２及びポン増幅器１４がともに短絡するのを防止する。この間に、出力２４は電圧ＶＡに対してヌルにされる（nulled）。ＶＡはおよそ以下のように算出することができる：
【０００８】
【数１】
2009529288.tif 000003
【０００９】
ここで、ｇｍＡ１及びｇｍＡ２は、ピン増幅器１２内の（入力１６に結合された）一次差動対及び（入力２０に結合された）補助の差動対のそれぞれの相互コンダクタンスである。ＶＯＳＡはピン増幅器１２に固有の入力オフセット電圧である。スイッチ５７及び５８が閉じている場合（ピン増幅器１２が自動ゼロ化している場合）、ＶＯＳＡを補償するための補正電圧がキャパシタ３２、３４、及び補助差動入力２０に強制される。５７及び５８がピン増幅器１２の自動ゼロ段階の終りに開かれると、キャパシタ３２及び３４は補正電圧を蓄え、これをピン増幅器１２が増幅段階の間に入力２０へ伝達する。ＶＯＳＡはしたがってヌルにされる（nulled out）。
【００１０】
同様に、ポン増幅器１４が自動ゼロ化される場合、出力２６は電圧ＶＢに対してヌルにされる。ＶＢはおよそ以下のように算出することができる：
【００１１】
【数２】
2009529288.tif 000004
【００１２】
ここで、ｇｍＢ１及びｇｍＢ２は、入力１８に結合された一次差動対及び補助入力２２に結合された補助差動対のそれぞれの相互コンダクタンスである。ピン増幅器１２と類似した形で、（自動ゼロ化の間に）オフセット補正電圧がキャパシタ３６及び３８を介して蓄えられ、（増幅中に）伝達される。
【００１３】
ピン増幅器１２及びポン増幅器１４の間で周期的にピンポンをすることにより、キャパシタ３２−３８はリフレッシュされ、増幅器全体は自動ゼロ化された状態を維持する。ＨＴＨＰアプリケーションにおいては、ＢＰＰＡ１０内のキャパシタ３２−３８及び他の回路要素が値として電荷又はドリフト中に消える場合に、頻繁なリフレッシュによりピン増幅器１２及びポン増幅器１４の正確なオフセット電圧補正が維持されることを保証するように、上記動作は所定の頻度で行われてもよい。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
基本的なピンポン増幅器が入力オフセット電圧の大きな低減を提供する一方、ノード４６における出力信号はピン増幅器１２とポン増幅器１４との間でのピンポン動作に起因する過渡的なグリッチにより影響を受けるかもしれない。例えば、（ノード４８における）出力段４４を駆動するのに使用される電圧レベルは、一般にＶＲＥＦ４０の電圧レベル程度であってもよい。しかし、ポン増幅器１２が出力段４４を駆動するために（スイッチ５２を介して）最初に切り替えられる際、約（ｇｍＡ１／ｇｍＡ２）×ＶＯＳＡの過渡電圧差（あるいはグリッチ）がノード４８に伝達される。同様に、ポン増幅器１４が（スイッチ６０を介して）ノード４８へと最初に切り替えられる際、約（ｇｍＢ１／ｇｍＢ２）×ＶＯＳＢの過渡電圧差がノード４８に伝達される。システムがこれらの誤差項につき調節し補正すると、ノード４６における過剰な過渡的なグリッチが生成される。
【００１５】
ノード４８で要求されるものとの残留の電圧差は、全体のピンポン増幅器閉ループ利得を設定する外部抵抗からのフィードバックによって最終的には補正される。フィードバックは差動入力１６又は１８における差分電圧を、正確にノード４８の位置を決めるために必要なものへと調整する。この補正は、それらの有限の電圧利得のために、ピン増幅器１２及びポン増幅器１４中の小さな入力オフセット誤りを実質的に生成する。オフセット誤りは、一般にピン増幅器１２とポン増幅器１４の間で異なり、ピン増幅器１２とポン増幅器１４の間でシステムがピンポン動作を行う際にオフセット電圧「矩形波」の望ましくない効果をもたらす。この「矩形波」は、全体のピンポン増幅器の閉ループ利得によって増幅され、出力ノード４６に現われる。矩形波のエッジは、通常、図１Ｃに示される効果に似た過剰な過渡的なオーバーシュートしたグリッチを有する。さらに、過渡的なグリッチの大きさは、スイッチ５１−６０からの電荷注入結果によってさらに悪化し得る。
【００１６】
これらの過渡的なグリッチ及び「矩形波」効果は、それらを受け取る下流の回路にとって問題となりうる。したがって、改善された自動ゼロ化を備えたピンポン増幅器が必要とされている。
【課題を解決するための手段】
【００１７】
グリッチが低減されたピンポン自動ゼロ化増幅器が提示される。ピンポン増幅器は、ピン増幅器、ポン増幅器、ヌル化（ｎｕｌｌｉｎｇ）増幅器及び交換網を含んでいる、この手法は、ピンポン増幅器に通常関連する過渡的なグリッチ現象に寄与する、「ピンポン」中の内部回路ノードの移動を最小限にしようとするものである。
【００１８】
ピン増幅器の自動ゼロ化段階の間、交換網はピン増幅器の補助の差動入力にヌル化（nulling）増幅器出力を結合する。さらに、交換網は、ヌル化増幅器の第１の差動入力にピン増幅器出力を結合する。ポン増幅器の出力（出力段の入力と等価）は、ヌル化増幅器の第２の差動入力に接続される。その結果、ピン増幅器の出力電圧は、出力段の入力における電圧レベルを追跡し、又は当該電圧レベルに対してヌル化（nulled）され、これにより、ピン増幅器からポン増幅器への遷移すなわち「ピンポン」中にグリッチを低減又は除去する。
【００１９】
ポン増幅器の自動ゼロ化段階において、第２のヌル化増幅器がポン増幅器の自動ゼロ化に使用され得る。ポン増幅器が自動ゼロ化されているとき、その出力は、ピン増幅器の出力（出力段の入力と等価）とともに、第２のヌル化増幅器の差動入力に伝えられる。上述のピン増幅器自動ゼロ化処理と同様に、第２のヌル化増幅器は、ポン増幅器の出力をピン増幅器の出力電圧レベルへ駆動する。
【００２０】
ピン増幅器及びポン増幅器の補助的な差動入力に結合されたキャパシタは、オフセット補正電圧を蓄えるために使用されてもよい。このオフセット補正電圧は、ピン増幅器又はポン増幅器中のいかなる固有のオフセット電圧も低減又は除去する。さらに、キャパシタンスは、ヌル化増幅器の出力とその反転入力との間に結合されてもよい。自動ゼロ・フィードバック・ループの交流特性（安定性）を改善するために、このキャパシタンスは積分器キャパシタとして使用されてもよい。キャパシタンスもまた、ヌル化増幅器をその近似の自動ゼロ均衡レベルに「プリチャージ」し、したがって過渡的なグリッチ傾向をさらに低減するために、電圧を蓄えるように使用されてもよい。
【００２１】
適切な箇所において添付の図面を参照しながら以下の詳細な説明を読むことにより、上述の点のほかに他の側面及び利点が当業者に明らかとなろう。さらに、ここに記載した手段が単なる一例であって、特許請求の範囲に記載の発明の範囲を制限するようには意図されないことが理解される。
【００２２】
特定の例が添付の図面とともに以下において説明される。類似の参照番号は様々な図面における類似の要素を指す。
【発明を実施するための最良の形態】
【００２３】
グリッチの低減されたピンポン自動ゼロ化増幅器は、基本的なピンポン増幅器（ＢＰＰＡ）と同様にして動作する。しかし、グリッチの低減されたピンポン増幅器は、ピン増幅器からポン増幅器への、及びその逆の遷移すなわちピンポンを滑らかにし、自動ゼロ化（auto-zeroing）の精度を改善する、ヌル化増幅器（nulling amplifier）を含んでいる。
【００２４】
ここで図２Ａに移ると、グリッチの低減されたピンポン自動ゼロ化増幅器１００が図示される。ピンポン増幅器１００はＢＰＰＡ１０の要素をすべて含んでいる（図１Ａを参照）。しかしながら、他の例においては、ＢＰＰＡ１０の要素のすべてを含む必要はない。例えば、スイッチ５１−６０の異なる配置をピンポン増幅器１００のための交換網を生成するのに使用してもよい。本明細書に示されるように、種々様々のピンポン増幅器が、低減されたグリッチのためのデバイス及び方法に適合し得ることを理解されたい。 
【００２５】
ＢＰＰＡ１０の要素を含むことに加えて、ピンポン増幅器１００はさらにヌル化増幅器１０２及び１０４を含む。ヌル化増幅器１０２は、スイッチ１０８に結合されたシングルエンド出力１０６、スイッチ５８に結合された差動入力１１０、及びノード４８に結合された差動入力１１２を有している。ヌル化増幅器１０４は、スイッチ１２０に結合されたシングルエンド出力１１８、スイッチ５４に結合された差動入力１２２、及びノード４８に結合された差動入力１２４を有している。
【００２６】
図２Ａに示されるように、出力１０６及び１１８は、キャパシタ１２６及び１２８により、入力１１０及び入力１２２にそれぞれ結合される。しかし、代替的な例において、それぞれの入力にこれらの出力を結合するために他のタイプの回路を使用してもよい。そのような例は、図３Ｂ及び図３Ｃを参照してさらに説明される。
【００２７】
通常の動作中、ピンポン幅器１００は、ＢＰＰＡ１０のそれと同様にして、ピン増幅器１２とポン増幅器１４との間でピンポン動作する。しかし、ピンポン増幅器１００は、自動ゼロ化段階から増幅段階への切り替えに先立って、ヌル化増幅器１０２及び１０４を使用して出力２４及び２６をノード４８の電圧レベルへとヌル化することにより、グリッチの低減を提供する。
【００２８】
図３Ａの流れ図で示される方法２００は、ヌル化増幅器１０２がピンポン増幅器１００においてどのようにグリッチを低減するかをさらに説明する。ブロック２０２において、ピン増幅器１２の出力２４からの信号（ピン）は（スイッチ５８が閉じる場合に）入力１１０へ伝達される。その後、ブロック２０４で示されるように、ノード４８における信号（プレ出力（pre-output））は入力１１２に伝達される。プレ出力信号はまた出力段４４に伝達される。さらに、プレ出力信号は、出力２６から伝達されるポン増幅器１４からの出力信号（ポン）と等しい。実際、出力２６はスイッチ６０が閉じる場合に、入力１１２に直接的に結合される。
【００２９】
ブロック２０６において、ピン増幅器１２は、ヌル化増幅器１０２においてＶＲＥＦ４０からの基準信号及び出力１０６からのヌル化信号を使用してゼロ化される。基準信号及びヌル化信号は、ピン増幅器１２をゼロ化するのに使用される補助入力２０に伝達される。しかし、図１ＡのＢＰＰＡ１０においてなされるように、補助入力にピン信号を直接伝達する代わりに、ピン信号はノード４８の電圧レベルへと駆動される。図１Ａを参照して記載されるように、ピン信号に対するオフセット電圧の寄与は、したがって低減又は除去される。補正されるピン出力信号と同時に、ピン出力信号の代わりにヌル化信号を使用するにもかかわらずピン増幅器１２も自動ゼロ化される。さらに、上記のように、入力オフセット電圧補正信号は、その後キャパシタ３２及び３４に蓄えられる。
【００３０】
ピン増幅器１２がピンポン増幅器１００に増幅を提供する予定の場合、ブロック２０８で示されるように、ノード４８において電圧レベルと一致するピン出力信号が、出力段４４に提供される。ピン出力信号は低減又は除去された誤差電圧の寄与を有するので、ピン増幅器１２からポン増幅器１４へ移行する場合に生じるグリッチは低減又は除去される。同様にして、ポン増幅器１４はヌル化増幅器１０４を使用してグリッチのないポン信号を生成することができる。
【００３１】
上述のように、キャパシタ１２６及び１２８は、ヌル化増幅器１０２及び１０４の出力及び反転入力をともに結合するために使用される。容量結合は２倍の利点を提供し得る。第１に、キャパシタ１２６及び１２８は、積分器キャパシタンスとして使用され得る。このように、キャパシタ１２６及び１２８は、自動ゼロ化の間にピン及びポン自動ゼロループを安定させる（振動を防ぐ）のに役立つ。
【００３２】
キャパシタ１２６及び１２８を含むの第２の利益は、均衡自動ゼロ状態に関連した電圧値を蓄えるのにそれらを使用できるということである。この電圧を有効に蓄えることにより、ヌル化増幅器１０２及び１０４は自動ゼロ均衡レベルへプリチャージされる。例えば、ピン増幅器１２が自動ゼロ化から増幅へ移行する場合、キャパシタ１２６はピン増幅器１２の自動ゼロループ平衡状態に関連した電圧値を蓄え、ピン増幅器１２がその増幅段階にある間、ヌル化増幅器１０２を実質的にこの状態に保持する。ピン増幅器１２が次のサイクルで自動ゼロ化に移行して戻ると、ヌル化増幅器１０２はピン増幅器１２を自動ゼロ化するために自身が供給した電圧を「記憶している」ので、回路ノードの外乱が最小となる。このことの利点は、内部回路ノードの外乱が最小となるために、自動ゼロループのリフレッシュ／設定時間が早くなり、出力ノード４６においてグリッチが一層低減されることである。
【００３３】
キャパシタ１２６及び１２８は図２Ａに示されるが、ピンポン増幅器１００はこれらのキャパシタを含むものに制限されないことを理解されたい。増幅器及び他の回路要素の選択によっては、キャパシタを使用しなくてもよく、あるいは、ピンポン増幅器１００に固有の容量性寄与は所望のキャパシタンスを提供するために使用されてもよい。例えば、図３Ｂに示されるように、キャパシタンス２２０はヌル化増幅器１０２に固有のものでもよい。あるいは、図３Ｃに示されるように、ピンポン増幅器１００の自動ゼロループに関連した相の進み又は遅延時間を調節するために、抵抗２２２のような他の回路素子が、キャパシタ１２６及び１２８と直列に加えられてもよい。
【００３４】
ピンポン増幅器１００のさらなる特徴は、補助入力２０及び２２に存在する雑音、ドリフト及びドループ（droop）に対する感度を低減するということである。これは、主としてピン増幅器１２及びポン増幅器１４内の一次及び補助の差動対の相互コンダクタンス比（ｇｍｌ／ｇｍ２）が、極めて大きくなり得るという事実による。補助差動対の相互コンダクタンスｇｍ２は、一次差動対の相互コンダクタンスｇｍ１と比較して極めて小さくなり得る。この相互コンダクタンス比を増加させることで、補助差動対の変化に対する一次差動対の感度が低減される。
【００３５】
提案されたピンポン増幅器は、ピン増幅器からポン増幅器へのピンポンに関連したグリッチを低減又は除去する。特にピンポン増幅器は、交換網に結合されたヌル化増幅器を含んでいる。ピン増幅器が自動ゼロ化されることになっている場合、ヌル化増幅器は、ピン増幅器の出力と共にプレ出力信号（ポン増幅器からの出力）を使用して、ピン増幅器の出力をプレ出力信号の電圧レベルに駆動する。ヌル化増幅器の出力も、ピン増幅器を自動ゼロ化するために使用できるヌル化信号を提供するために使用される。
【００３６】
説明された例は単なる例であって、本発明の範囲を制限するものとしてとられるべきでないことを理解されたい。例えば、上記述のヌル化信号は、説明されたピン増幅器及びポン増幅器に限らず、様々な異なるタイプのピン増幅器及びポン増幅器に供給されてもよい。グリッチのないピンポン動作が達成されるように、ゼロ化増幅器が様々なピンポン増幅器に結合されてもよいこともまた理解されたい。さらに、特許請求の範囲の記載は、特に指定のない限り、説明された順序又は要素に制限されるものとして理解されるべきでない。したがって、特許請求の範囲に記載の発明の範囲及び精神に収まるすべての例及びその均等物が本願に係る発明として要求される。
【図面の簡単な説明】
【００３７】
【図１Ａ】ピンポン増幅器の回線図である。
【図１Ｂ】図１Ａのピンポン増幅器の交換網を切り替えるのに使用されるクロック信号のタイミング図である。
【図１Ｃ】図１Ａのピン増幅器とポン増幅器との間での「ピンポン」から生じるグリッチを説明するタイミング図である。
【図２Ａ】グリッチが低減したピンポン増幅器の回路図である；
【図２Ｂ】図２Ａのピンポン増幅器の交換網を切り替えるのに使用されるクロック信号のタイミング図である。
【図３Ａ】図２Ａのピンポン増幅器の動作方法である。
【図３Ｂ】固有の容量を備えたヌル化増幅器の回路図である
【図３Ｃ】キャパシタ及び抵抗器に結合された入力及び出力を有するヌル化増幅器の回路図である。
【図１Ａ】
2009529288.tif 000005
【図１Ｂ】
2009529288.tif 000006
【図１Ｃ】
2009529288.tif 000007
【図２Ａ】
2009529288.tif 000008
【図２Ｂ】
2009529288.tif 000009
【図３Ａ】
2009529288.tif 000010
【図３Ｂ】
2009529288.tif 000011
【図３Ｃ】
2009529288.tif 000012
【国際調査報告】
2009529288.tif 000013
2009529288.tif 000014
2009529288.tif 000015