(57)【要約】  本発明は、高速差動シリアルリンクにおける相互接続電力レベルの調整に関する。実施形態において、デジタル入力ポートで受信されるデジタル信号は、ドライバにおいて、相当する差動信号に変換され、レシーバに対し供給するための差動伝送線に接続される出力ポートに供給される。ドライバとレシーバとの間の相互接続電力レベルを調整するため、電源とドライバとの間に、電圧レギュレータを配置する。この電圧レギュレータは、ドライバに対し調整電源電圧を供給する。操作中、電圧レギュレータは、制御回路から制御信号を受信する。この制御信号は、予め選択されたタイプのデータを伝送するためのドライバに供給するための、所定の調整電圧を示す。受信した制御信号に基づいて、電圧レギュレータは、相当する基準電圧を選択して、この基準電圧をドライバに供給する。相互接続電力レベルの調整は、消費電力の大幅な減少を可能にすることから、非常に有益である。
2009529282.tif 000002
【特許請求の範囲】
【請求項１】
高速差動シリアルリンクのドライバの電圧源ポートと通信し、前記ドライバに調整電源電圧を供給するための、電圧調整デバイスを設けるステップと、
前記高速差動シリアルリンクを介するレシーバへの予め選択されたタイプのデータ伝送が相当する相互接続電力レベルを有し、前記予め選択されたタイプのデータ伝送を行うために前記ドライバに供給すべき所定の調整電圧を示す制御信号を前記電圧調整デバイスの制御ポートで受信するステップと、
前記電圧調整デバイスを用いて、前記ドライバに前記調整電源電圧を供給するステップと、
前記ドライバを用いて、前記予め選択されたタイプのデータ伝送に従って、データ信号を前記レシーバに伝送するステップと
を具える相互接続電力レベルの調整方法。
【請求項２】
前記高速差動シリアルリンクを介するレシーバへの予め選択された第２のタイプのデータ伝送が相当する第２の相互接続電力レベルを有し、前記予め選択された第２のタイプのデータ伝送を行うために前記ドライバに供給すべき所定の第２の調整電圧を示す制御信号を前記電圧調整デバイスの制御ポートで受信するステップと、
前記電圧調整デバイスを用いて、前記ドライバに前記第２の調整電源電圧を供給するステップと、
前記ドライバを用いて、前記予め選択された第２タイプのデータ伝送に従って、第２データ信号を前記レシーバに伝送するステップと
を具える請求項１に記載の相互接続電力レベルの調整方法。
【請求項３】
前記レシーバに低速データ伝送を示すスイッチ制御信号を供給するステップと、
前記レシーバを、反射波伝送モードに切り換えるステップと
を具える請求項１または２に記載の相互接続電力レベルの調整方法。
【請求項４】
前記調整電源電圧は、十分なＳ／Ｎ比が前記予め選択されたタイプのデータ伝送に対して実質的に最小の相互接続電力レベルで達成されるものである請求項１、２または３に記載の相互接続電力レベルの調整方法。
【請求項５】
前記調整電源電圧を、データ信号の伝送中に、前記レシーバによって供給される、前記伝送されたデータ信号の品質を示すフィードバック制御信号に基づいて調整するステップを具える請求項１〜４のいずれか一項に記載の相互接続電力レベルの調整方法。
【請求項６】
前記データ信号が、試験信号である請求項５に記載の相互接続電力レベルの調整方法。
【請求項７】
デジタルデータ信号受信用のデジタル入力ポートおよび高速差動シリアルリンクの差動伝送線接続用の差動出力ポートを有するドライバであって、前記デジタルデータ信号を、前記差動伝送線を介してレシーバに伝送するために差動信号に変換するためのドライバと、
制御信号受信用の制御ポートを有し、前記ドライバの電圧源ポートに接続された電圧調整デバイスであって、前記制御信号に基づいて、前記ドライバに調整電源電圧を供給するための電圧調整デバイスと、
前記電圧調整デバイスの前記制御ポートと通信する制御回路であって、相当する相互接続電力レベルを有する予め選択されたタイプのデータ伝送に基づいて、前記制御信号を発生させるための制御回路と、
を具え、前記制御信号は、前記調整電源電圧を示し、該調整電源電圧は、前記差動信号が前記相当する相互接続電力レベルを有するものである相互接続電力レベル調整システム。
【請求項８】
前記制御回路が、前記レシーバに接続される制御通信リンクであって、反射波伝送モードを示すスイッチ制御信号を前記レシーバに供給するための制御通信リンクを具える請求項７に記載の相互接続電力レベル調整システム。
【請求項９】
前記制御回路が、前記レシーバに接続される制御通信リンクであって、前記レシーバからフィードバック制御信号を受信するための制御通信リンクを具える請求項７に記載の相互接続電力レベル調整システム。
【請求項１０】
前記ドライバが電圧モードドライバである請求項７、８または９に記載の相互接続電力レベル調整システム。
【請求項１１】
前記ドライバがＳＬＶＳドライバである請求項１０に記載の相互接続電力レベル調整システム。
【請求項１２】
前記電圧調整デバイスが線形電圧レギュレータである請求項７〜１１のいずれか一項に記載の相互接続電力レベル調整システム。
【請求項１３】
前記線形電圧レギュレータがＮＭＯＳフォロア電圧レギュレータである請求項１２に記載の相互接続電力レベル調整システム。
【請求項１４】
前記電圧調整デバイスが切換装置である請求項７〜１１のいずれか一項に記載の相互接続電力レベル調整システム。
【請求項１５】
前記ドライバおよび前記電圧調整デバイスが、同じチップ上に集積される請求項７〜１４のいずれか一項に記載の相互接続電力レベル調整システム。
【請求項１６】
前記制御回路と通信し、フィードバック信号を受信するためのフィードバックポートを具え、前記フィードバック信号に基づいて、前記調整電源電圧を調整する請求項７〜１５のいずれか一項に記載の相互接続電力レベル調整システム。
【請求項１７】
デジタルデータ信号受信用のデジタル入力ポートおよび高速差動シリアルリンクの差動伝送線接続用の差動出力ポートを有するドライバであって、前記デジタルデータ信号を前記差動伝送線を介してレシーバに伝送するために差動信号に変換するためのドライバと、
前記ドライバの電圧源ポートに接続される電圧調整デバイスであって、前記差動信号が所定の相互接続電力レベルを有するよう、前記ドライバに調整電源電圧を供給するための電圧調整デバイスと、
を具える相互接続レベルの調整システム。
【請求項１８】
実行時に相互接続電力レベル調整システムの集積回路設計をもたらすデータが格納された記憶媒体であって、前記相互接続電力レベル調整システムは、
デジタルデータ信号受信用のデジタル入力ポートおよび高速差動シリアルリンクの差動伝送線接続用の差動出力ポートを有するドライバであって、前記デジタルデータ信号を前記差動伝送線を介してレシーバに伝送するために差動信号に変換するためのドライバと、
制御信号受信用の制御ポートを有し、前記ドライバの電圧源ポートに接続される電圧調整デバイスであって、前記制御信号に基づいて、前記ドライバに調整電源電圧を供給する電圧調整デバイスと、
前記電圧調整デバイスの前記制御ポートと通信する制御回路であって、相当する相互接続電力レベルを有する予め選択されたタイプのデータ伝送に基づいて、前記制御信号を発生させるための制御回路と
を具え、前記制御信号は前記調整電源電圧を示し、該調整電源電圧は、前記差動信号が前記相当する相互接続電力レベルを有するものである、記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、低電力高速差動シリアルリンクに関し、特に、低電力高速差動シリアルリンクにおける相互接続電力レベルの調整方法およびシステムに関するものである。
【背景技術】
【０００２】
携帯電話やＰＤＡのような多くの低電力デバイスにおいて、パラレルバスは、例えば、異なるチップ間、チップとディスプレイとの間、ベース−バンドとＲＦ−モジュールとの間、および、カメラとプロセッサとの間などの様々なコンポーネント間に通信を提供するため、ますます高速差動シリアルリンクによって置き換えられている。
【０００３】
高速差動シリアルリンクにおいて、差動ドライバは、対をなす導線で伝送される差動信号を発生させるために用いられる。差動信号は、グラウンド電位ではなく、互いを基準とする。各差動信号対において、差動信号の一方は「正」または「真」と呼ばれ、他方は「負」または「偽」と呼ばれる。高速差動シリアルリンクの主な利点は、消費電力およびサイズが大幅に小さいことである。
【０００４】
現在のＣＭＯＳ技術を用いると、高速差動シリアルリンクの消費電力は、パラレルバスよりも大幅に小さい。例えば、100Ωの伝送線を通る400mVの差動電圧は、4mAの定電流を必要とする。従って、1.2Vの電圧源で電圧モードドライバを用いると、静的または定消費電力は4.8mWとり、電流モードドライバを用いると、定消費電力は約２倍、すなわち9.6mWとなる。この数mWの消費電力は、パラレルバスの消費電力よりもかなり小さく、高速差動シリアルリンクは、小型ポータブルデバイスにおけるデータ伝送にとって好適な選択となる。しかしながら、高速差動シリアルリンクにおける消費電力は、パラレルバスと比較して小さいものの、未だ次世代の低電力デバイスの集積化および小型化を制限する主な要因である。
【０００５】
したがって、高速差動シリアルリンクにおける消費電力を減少させる手段を提供することは、非常に望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的は、相互接続電力レベルを調整することによって、高速差動シリアルリンクにおける消費電力を減少させる方法およびシステムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、相互接続電力レベルを調整する方法が提供される。高速差動シリアルリンクのドライバの電圧源ポートと通信する電圧調整デバイスが設けられる。この電圧調整デバイスは、制御ポートで制御信号を受信する。この制御信号は、高速差動シリアルリンクを介するレシーバへの予め選択されたタイプのデータ伝送を行うためにドライバに供給すべき所定の調整電圧を示す。予め選択されたタイプのデータ伝送は、相当する相互接続電力レベルを有する。電圧調整デバイスは、その後、レシーバにデータ信号を予め選択されたタイプのデータ伝送に従って伝送するために、調整電源電圧をドライバに供給する。
【０００８】
本発明の別の態様によれば、ドライバ、電圧調整デバイスおよび制御回路を具える相互接続電力レベルを調整するシステムが提供される。ドライバは、デジタルデータ信号を受信するためのデジタル入力ポート、および、高速差動シリアルリンクの差動伝送線に接続するための差動出力ポートを有する。ドライバは、デジタルデータ信号を、レシーバに差動伝送線を介して伝送するために差動信号に変換する。電圧調整デバイスは、ドライバの電圧源ポートに接続され、制御信号に基づいて、ドライバに調整電源電圧を供給する。制御回路は、電圧調整デバイスの制御ポートと通信し、相当する相互接続電力レベルを有する予め選択されたタイプのデータ伝送に基づいて、制御信号を発生する。この制御信号は、差動信号が相当する相互接続電力レベルになるような調整電源電圧を示す。
【発明を実施するための最良の形態】
【０００９】
本発明の典型的な実施形態をこれから添付図面を参照して説明する。
【００１０】
本発明は様々な変更例および代替例に修正可能であるが、その詳細は図面に一例として示され、詳細に説明される。しかしながら、本発明は、説明される特定の実施形態に限定されるものではないということは理解されるべきである。対照的に、本発明は、特許請求の範囲によって特定される発明の思想および範囲内に含まれる全ての変更例、均等例および代替例をカバーするものである。
【００１１】
以下に、差動スケーラブル低電圧信号（ＳＬＶＳ）電圧ドライバを用いて実施される、本発明の好適な実施形態が説明される。当業者にとって明らかなように、本発明は、ＳＬＶＳ電圧ドライバに限定されるものではなく、高速差動シリアルリンクの電流モードドライバにも、他の電圧モードドライバにも適用することができる。より良い理解のために、図１〜図３を参照して、高速差動シリアルリンク（ＳＬＶＳ）の従来例が示される。当然のことながら、他の応用に対しても、以下で示される例と同様に、消費電力を低減するオプションを導くことは可能である。
【００１２】
図１を参照すると、一定の出力インピーダンスを有するＳＬＶＳ電圧ドライバを使用する高速差動シリアルリンクの一例が示される。高速差動電圧ドライバ１０は、差動伝送線１２を介してレシーバ終端１４に接続される。差動伝送線１２は静的消費電力に何ら関係なく、説明のためだけにここで用いられるといういうことに留意すべきである。
【００１３】
図２は、図１に示されるＳＬＶＳリンクのデジタル／アナログ変換(Ｄ／Ａ)ドライバのより詳細な図を示す。Ｄ／Ａドライバ１０は、すべてＮＭＯＳのスイッチ（ｍ１〜ｍ４）を有するプッシュプルタイプである。トップＮＭＯＳスイッチ（ｍ１およびｍ２）は、以下のタイプ、すなわちソース（出力）電圧がゲート電圧に従うタイプからなり、そしてボトムスイッチ（ｍ３およびｍ４）は、通常動作装置である。
【００１４】
図３は、ＮＭＯＳスイッチの代わりに、理想スイッチと、Rb=Rt=50Ωの抵抗を有する簡略化した等価的なドライバ表現を示す。理想的な場合、プルアップおよびプルダウン構造は、各々50Ωのインピーダンスを有する。この場合、電圧源Ｖｄｄｅ１６からグラウンドまでの総インピーダンスＲＴは、プルアップインピーダンス、レシーバインピーダンス、およびプルダウンインピーダンスの合計、すなわちRT＝50Ω+100Ω+50Ω＝200Ωとなる。ドライバ１０は差動ドライバであるから、経路、すなわちどちらのプルアップおよびプルダウンスイッチがＯＮであるか否かに関わらず、連続電流が電圧源Ｖｄｄｅ１６からレシーバ終端１４の抵抗へ流れ、それからグラウンドへ流れる。
【００１５】
この場合、静的消費電力は、以下の通り決定される。
I(vdde)=vdde/RT,
ここで、I(vdde)は所定の電源電圧vddeにおける電圧源Ｖｄｄｅ１６からグラウンドへの電流である。
v(out)=100Ω×I(vdde)
ここで、v(out)はドライバ１０の出力電圧であり、レシーバインピーダンスは100Ωである。
P(vdde)=vdde×I(vdde)=vdde2/RT
ここで、P(vdde)は所定の電源電圧vddeにおける消費電力である。
【００１６】
例えば、電源電圧vdde=0.8Vの場合、以下の通りとなる。
I(vdde)=4mA
v(out)=400mV
P(vdde)=3.2mW
【００１７】
上記方程式を用いて、電源電圧vdde=0.4Vおよび0.2Vとすると、それぞれ以下の値を得る。
I(vdde)=2mA および 1mA
v(out)=200mV および 100mV
P(vdde)=0.8mW および 0.2mW
【００１８】
上記方程式から、例えば、電源電圧vddeが1/4になると、ドライバ１０の出力電圧は1/4となるのに対し、消費電力は1/16となることがわかる。したがって、電源電圧vddeの減少による出力電圧の減少は、結果として、消費電力、すなわち消費電力量の大幅な減少をもたらす。
【００１９】
図４Ａおよび図４Ｂを参照すると、本発明に従う相互接続電力レベルを調整するためのシステム１００の好適な実施形態が示される。このシステム１００を用いることにより、その特性インピーダンスを維持したまま、電圧モードドライバを低い電源電圧で供給することが可能になり、電流モードドライバも同様である。このシステムは、図１〜図３に示されるシステムのような基本のコンポーネントを含む。明確にするために、同じコンポーネントには同じ参照符号が用いられている。デジタル入力ポート１８で受信されるデジタル信号は、ドライバ１０において、対応する差動信号に変換され、レシーバ１４に供給するための差動伝送線１２に接続された出力ポート２０Ａおよび２０Ｂに供給される。ドライバ１０とレシーバ１４との間の相互接続電力レベルを調整するため、電圧源１６とドライバ１０との間に、電圧レギュレータ１１０を配置する。この電圧レギュレータ１１０は、制御回路１６０から受信した制御信号に基づいて、調整電源電圧VddeRをポート１１１を介してドライバ１０に供給する。必要に応じて、制御回路１６０は、レシーバ制御ポート１４４を介して、レシーバ１４のレシーバ制御回路１４２に接続される。これは、例えば、以下で記載されるように、レシーバ終端１５を制御し、レシーバフィードバックを供給することを可能にする。
【００２０】
図４Ｂは、図４Ａに示されるシステム１００とともに用いるための電圧レギュレータ１１０の一実施形態を示す。一端が基準供給ポート１１４を介して基準供給源１１６に接続され、かつ反対端がグラウンドに接続された抵抗ラダー（または抵抗デバイダ）１１８は、複数の基準電圧ステップをアナログマルチプレクサ１２０に供給する。例えば、基準供給源１１６は、デバイスのコア電圧またはバンドギャップ基準とする。アナログマルチプレクサ１２０は、制御ポート１１２で制御回路１６０から受信したデコーダ制御信号に基づいて基準電圧を選択し、この基準電圧を高利得オペアンプのような増幅器１２２の直接入力ポート１３０に供給する。増幅器１２２の出力ポート１２３は、電圧源１６と調整電源電圧ポート１１１に接続されたノード１２６との間に配置される、ＮＭＯＳフォロア１２４のゲートに接続される。ノード１２６と増幅器１２２の反転入力ポート１３２との間に配置されるフィードバックループ１２８は、調整出力電圧を、選択された基準電圧と実質的に同じにすることを確実にする。グラウンドへの高インピーダンスＲ１は、フィードバックループ１２８を維持するためのトリクル電流を供給するために用いられる。必要に応じて、調整出力電圧は、キャパシタＣ１によって減結合される。もちろん、基準電圧ステップの数は、用途に依存して容易に変更される。
【００２１】
代案として、他のタイプの電圧調整デバイスを、システム１００に実装してもよい。例えば、高速の「スイッチャ（切換装置）」は、総電力消費量を、おおよそドライバ１０で費消される電力まで減少させることができる。
【００２２】
電圧レギュレータ１１０（または切換装置）の追加は、ドライバまたはレシーバ設計に影響を与えない。電圧レギュレータ１１０または切換装置は、ドライバ１０を有する同じチップ１５０上に実装するのが好ましい。代案として、電圧レギュレータ１１０（または切換装置）は、外部コンポーネントとして使用してもよい。
【００２３】
必要に応じて、レシーバ１４は、スイッチ１４０Ａおよび１４０Ｂを具える。これらスイッチは、抵抗１５を高速動作の間ＩＮに切り替え、低速動作の間、反射波伝送を可能にするためにＯＵＴに切り換える。多くの場合、低速モードにおいて高速リンクを用いることは可能である。反射波伝送（すなわち、終端されていないレシーバ）を用いる場合には、静的電力消費はゼロに減少し、動的電力だけが消費される。このモードでは、100ｍVの差動信号を伝送するのに100mVを供給する必要があるだけであり、さらに動的電力消費が減少する。
【００２４】
高速差動シリアルリンクのシステム要求および相互接続電力レベル要求を知っているので、上述した記載および記憶媒体上に記憶された一般に入手可能な様々なコンポーネントの設計パラメータに基づいてコマンドを実行することによって、相互接続電力レベルを制御するシステム１００を設計することができる。
【００２５】
表１は、調整電圧が減少するに従って消費電力が減少することを、電圧調整を行わない場合と比較して示したものである。
【００２６】
【表１】
2009529282.tif 000003
【００２７】
消費電力P(vddeR)は線形電圧レギュレータを用いたデバイス１０における消費電力を示すが、消費電力P(vdde)は、総消費電力を示すことに留意すべきである。表１の最後の行は、終端されていないレシーバを用いる低速動作の場合を示し、静的消費電力がゼロに減少する。
【００２８】
システム１００は、単一差動線ドライバ１０およびレシーバ１４を、異なる相互接続電力要求および信号対雑音比（Ｓ／Ｎ比）を有する異なる用途に利用可能にする。これは、例えば雑音の多い環境または高速環境のための高い相互接続電力レベルの供給、および、低雑音の環境または低速環境のための低い相互接続電力レベルの供給を可能にすることによるものである。携帯電話のようなポータブルデバイスにおいて、ＲＦ波はデバイスとデバイスとの間の通信に干渉する。Ｓ／Ｎ比は、低スイング高速シリアルリンクにおいて高くなる。このＳ／Ｎ比は、多くの用途のために測定され、モデル化され、そしてシミュレーションされ、従って、汎用である。これは、Ｓ／Ｎ比または干渉を克服するために、所定の差動シリアルリンクの相互接続電力レベルをプリセットすることを可能にする。代案として、高および低雑音アクティビティ時に、相互接続電力レベルを調整しながら差動リンクのビット誤り率(ＢＥＲ)を決定し、雑音レベルに依存して、相互接続電力レベルを１つのレベルまたは複数のレベルにプリセットすることができる。ＰＤＡのような他の用途において、ＲＦ干渉は存在しない。しかしながら、雑音または干渉を生じさせる他の多くのソースが存在する。いずれの場合においても、調整可能な相互接続電力レベルを有する高速差動シリアルリンクを用いることは、消費電力の大幅な減少を可能にすることから、非常に有益であり、結果として、バッテリー寿命の増大および／または小さいバッテリーの使用を可能にすることとなる。また、同じリンクを、異なる相互接続電力レベル要求を有する異なる伝送のために使用できることからも有益である。さらにまた、システム１００は、広い周波数帯域にわたる相互接続電力レベル（または差動電圧）の広い範囲にわたって動作可能であるので、多くの用途に同じシステムの使用が可能になり、実質的に設計プロセスが単純化になる。その上さらにまた、新しいメガチップの設計者らは、各デジタルコアに好適な電圧を選択することが可能になり、電圧レギュレータ１１０（または切換装置）を用いてシステム１００を、選択されたコア電圧に適応させることができる。
【００２９】
図５Ａを参照すると、本発明に従う相互接続電力レベルを制御する方法の第１実施例２００が示される。第１ステップ（ボックス２１０）において、電圧レギュレータ１１０は、制御ポート１１２で制御回路１６０から制御信号を受信する。この制御信号は、以下の予め選択されたタイプのデータ伝送を行うためにドライバ１０に供給すべき所定の調整電圧を示す。受信した制御信号に基づいて、電圧レギュレータは、対応する基準電圧を選択して、この基準電圧をドライバ１０に供給する（ボックス２２０）。ドライバ１０を用いて、データ信号を、その後、予め選択されたタイプのデータ伝送に従ってレシーバに伝送する（ボックス２３０）。調整電圧は、予め選択されたタイプのデータ伝送の要求された相互接続電力レベルに基づいて、制御回路１６０によって決定される。例えば、制御回路１６０は、データ伝送のタイプに相当するプリセット調整電圧を選択する。制御信号は、レシーバ１４に伝送するためにドライバ１０にデータ信号を供給する前に、電圧レギュレータ１１０に供給される。追加的に点線で示されるように、制御回路１６０は、レシーバ１４への高速または低速データ伝送を示す制御信号を供給する（ボックス２４０）。制御信号を受信すると、スイッチ１４０Ａおよび１４０Ｂは、高速伝送のタイプの場合にはＩＮに、低速伝送の場合にはＯＵＴに切り換えられる（ボックス２５０）。
【００３０】
図５Ｂを参照すると、本発明に従う相互接続電力レベルを制御する方法の第２実施形態３００が示される。ボックス３１０によれば、電圧レギュレータ１１０は、同様に制御ポート１１２で制御回路１６０から制御信号を受信する。この制御信号は、以下の予め選択されたタイプのデータ伝送を行うためにドライバ１０に供給すべき所定の調整電圧を示す。受信した制御信号に基づいて、電圧レギュレータは、対応する基準電圧を選択してこの基準電圧をドライバ１０に供給する（ボックス３２０）。ドライバ１０を用いて、データ信号を、その後、予め選択されたタイプのデータ伝送に従ってレシーバに伝送する（ボックス３３０）。データ信号の伝送の間、調整電源電圧は、レシーバによって供給されるフィードバック信号に基づいて調整される（ボックス３４０）。フィードバック信号は、伝送されたデータ信号の品質を示す。例えば、フィードバック制御信号が「雑音の多い」信号を示す場合、制御回路１６０は、増加した調整電圧を決定し、相当する制御信号を電圧レギュレータ１１０に供給する。例えば、このプロセスは、フィードバック制御信号が、十分な信号品質を示すまで繰り返される。これは、例えば、Ｓ／Ｎ比またはＢＥＲを決定することにより達成される。必要に応じて、制御回路１６０は、フィードバック制御信号が「雑音の多い」信号を示すまで、減少した調整電圧を決定し、対応する制御信号を電圧レギュレータ１１０に供給する。このプロセスは、例えばプリセット間隔で実行され、長期間のデータ伝送中の消費電力を減少させることから有利である。もちろん、調整電圧は、相互接続電力レベルが、伝送中のデータ破損を防止するのに十分高くなるよう調整される。
【００３１】
図５Ｃを参照すると、本発明に従う相互接続電力レベルを制御する方法の第３実施形態４００が示される。ボックス４１０によれば、電圧レギュレータ１１０は、制御ポート１１２で制御回路１６０から制御信号を受信する。この制御信号は、以下の予め選択されたタイプのデータ伝送を行うためにドライバ１０に供給すべき所定の調整電圧を示す。受信した制御信号に基づいて、電圧レギュレータは、相当する基準電圧を選択して、この基準電圧をドライバ１０に供給する（ボックス４２０）。ドライバ１０を用いて、適切な試験信号を、その後、予め選択されたタイプのデータ伝送に従って、レシーバに伝送する（ボックス４３０）。試験信号の伝送中に、調整電源電圧は、レシーバによって供給されるフィードバック信号に基づいて調整される（ボックス４４０）。フィードバック信号は、伝送された試験信号の品質を示す。調整の終了時に、データ信号を、その後、調節された調整電源電圧を有するドライバ１０を用いてレシーバ１４に伝送する（ボックス４５０）。必要に応じて、調節された調整電圧を示すデータは、予め選択されたタイプのデータ伝送用のプリセット調整電圧として用いるためにメモリに格納する。
【００３２】
相互接続電力レベルを制御するシステム１００の実施は、好適な実施形態を用いて説明されてきたが、当然ながら、それらに限定されるものではない。多くの用途の異なる要求に適合するため、上述した方法、変更例、またはそれらの組合せの１つを用いて決定される制御信号に基づいて電圧調整を実施する様々な可能性がある。
【００３３】
本発明の多くの他の実施形態は、特許請求の範囲に記載された発明の思想および範囲を逸脱することなく、当業者にとって明らかであろう。
【図面の簡単な説明】
【００３４】
【図１】図１は、ＳＬＶＳドライバおよびレシーバ負荷を示す簡略化したブロック図を示す。
【図２】図２は、図１に示されたＳＬＶＳドライバをより詳細に示す簡略化したブロック図を示す。
【図３】図３は、図２に示されたＳＬＶＳドライバを示す簡略化したブロック図であり、前記ＳＬＶＳドライバの消費電力を説明するために、ＮＭＯＳスイッチが理想スイッチと置き換えられている。
【図４Ａ】図４Ａは、本発明に従う相互接続電力レベル調整システムの好適な実施形態の簡略化したブロック図を示す。
【図４Ｂ】図４Ｂは、図４Ａに示されたシステムにおける使用のための電圧調整デバイスの好適な実施形態の簡略化したブロック図を示す。
【図５Ａ】図５Ａは、本発明に従う相互接続電力レベル調整方法の第１の実施形態の簡略化したフロー図を示す。
【図５Ｂ】図５Ｂは、本発明に従う相互接続電力レベル調整方法の第２の実施形態の簡略化したフロー図を示す。
【図５Ｃ】図５Ｃは、本発明に従う相互接続電力レベル調整方法の第３の実施形態の簡略化したフロー図を示す。
【図１】
2009529282.tif 000004
【図２】
2009529282.tif 000005
【図３】
2009529282.tif 000006
【図４Ａ】
2009529282.tif 000007
【図４Ｂ】
2009529282.tif 000008
【図５Ａ】
2009529282.tif 000009
【図５Ｂ】
2009529282.tif 000010
【図５Ｃ】
2009529282.tif 000011
【国際調査報告】
2009529282.tif 000012
2009529282.tif 000013
2009529282.tif 000014