(57)【要約】第１チップ（１００）及び第２チップ（２００）のアセンブリであって、第１チップ（１００）はフレキシブルであり、第１チップ（１００）の対向する両側（１，２）に第１樹脂層（１２）及び第２樹脂層（５２）を備え、前記第１チップを圧縮状態に維持することを可能にし、第１側（１）及び第２側（２）のそれぞれにおいて、第１側コンタクトパッド（３３）及び第２側コンタクトパッド（３１）があり、第１側コンタクトパッド（３３）は第２チップ（２００）の対応するコンタクトパッド（２１１）に結合され、第２側コンタクトパッド（３１）は前記アセンブリの外部接続のためにデザインされている、アセンブリについて開示している。
2009516369.tif 000002
【特許請求の範囲】
【請求項１】
第１チップ及び第２チップのアセンブリであって、前記第１チップはフレキシブルであり、該チップの対向する両側に第１樹脂層及び第２樹脂層を備え、前記第１チップを圧縮状態に維持することを可能にし、第１側及び第２側のそれぞれにおいて、第１側コンタクトパッド及び第２側コンタクトパッドがあり、前記第１側コンタクトパッドは前記第２チップの対応するコンタクトパッドに結合され、前記第２側コンタクトパッドは前記アセンブリの外部接続のためにデザインされている、アセンブリ。
【請求項２】
請求項１に記載のアセンブリであって、前記第１側コンタクトパッドは前記第２側コンタックトパッドに比べて大きい直径を有する、アセンブリ。
【請求項３】
請求項１又は２に記載のアセンブリであって、前記第１側コンタクトパッド及び前記第２側コンタックトパッドのそれぞれは、前記第１樹脂層及び前記第２樹脂層にあり、前記コンタクトパッドは、前記樹脂層を介して鉛直方向の内部接続により前記チップにおける電気要素に電気的に結合されている、アセンブリ。
【請求項４】
請求項１に記載のアセンブリであって、前記第１側コンタクトパッド及び前記第２チップの前記対向するコンタクトパッドは互いに対向している、アセンブリ。
【請求項５】
請求項１乃至４の何れか一項に記載のアセンブリであって、前記第２チップは前記第１チップを超えて、横方向に広がっている、アセンブリ。
【請求項６】
請求項５に記載のアセンブリであって、前記第２チップは、前記第１チップの前記第１側コンタクトパッドに結合されたコンタクトパッドに隣接する付加コンタクトパッドを有し、前記付加コンタクトパッドは前記アセンブリの外部接続のためにデザインされている、アセンブリ。
【請求項７】
請求項１乃至４の何れか一項に記載のアセンブリであって、前記第１チップ及び前記第２チップは等しい横方向の寸法を有する、アセンブリ。
【請求項８】
請求項５乃至７の何れか一項に記載のアセンブリと、キャリアと、を有する電子装置であって、前記キャリアに対して、前記第２チップが前記第１チップから離れて対向する底部側において着接され、前記キャリアは端子を備え、前記端子に、前記第１チップの前記第２側コンタックトパッドが、及び、存在する場合には、前記第２チップの前記付加コンタクトパッドが、フレキシブルな接続により、特にワイヤボンドにより結合されている、アセンブリ。
【請求項９】
請求項１乃至３の何れか一項に記載のアセンブリであって、前記第１チップは前記第２チップのためのキャリアとしての役割を果たす、アセンブリ。
【請求項１０】
請求項１又は２に記載のアセンブリであって、前記第２側コンタクトパッドは、第１側コンタクトパッドに対して再方向付けされている、アセンブリ。
【請求項１１】
請求項１に記載のアセンブリであって、前記第１チップは、静電気放電に対する前記第２チップの保護のための保護回路を有する、アセンブリ。
【請求項１２】
請求項１に記載のアセンブリであって、前記第１チップは受動構成要素のネットワークを有する、アセンブリ。
【請求項１３】
第１チップ及び第２チップのアセンブリを製造する方法であって：
複数の前記第１チップを有する半導体基板を有する第１ウェーハをキャリアに着接するステップ；
前記半導体基板を薄くするステップ；
前記第１ウェーハの前記薄くされた半導体基板に、複数の前記第２チップを有する半導体基板を有する第２ウェーハを着接するステップ；
前記アセンブリに対する外部接続を可能にするコンタクトパッドを開けるステップ；
を有する方法であり、
前記第１ウェーハは、前記第１側コンタクトパッド及び前記第２側コンタクトパッドを備え、前記第１側コンタクトパッドは、前記半導体基板の前記薄くするステップの後に露光され、前記着接するステップにおいて前記第２ウェーハにおけるボンドパッドに電気的に結合され；そして
前記アセンブリは、外部接続を可能にする上部側コンタクトパッドを開けるように、前記キャリアから取り外される；
方法。
【請求項１４】
請求項１３に記載の方法であって、前記第１ウェーハ及び前記第２ウェーハは、充填材料で満たされ、前記薄くするステップの後に、前記第１ウェーハ及び前記第２ウェーハの第１側から第２側に伸びているトレンチを備え、前記アセンブリは、前記トレンチからの前記充填材料の除去、及び後続の前記キャリアからの前記アセンブリの少なくとも局所的な取り外しにより個別化される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１チップ及び第２チップのアセンブリに関する。
【０００２】
本発明はまた、第１チップ及び第２チップのアセンブリを製造する方法であって：
−  キャリアに複数の第１チップを有する半導体基板を有する第１ウェーハを取り付けるステップ；
−  半導体基板を薄くするステップ；
−  第１ウェーハの薄くされた半導体基板に、複数の第２基板を有する半導体基板を有する第２ウェーハを取り付けるステップ；及び
−  アセンブリへの外部接続を可能にするようにコンタクトパッドを開けるステップ；
を有する、方法に関する。
【背景技術】
【０００３】
上記アセンブリ及び上記方法については、米国特許第６，５０６，６６４号明細書に記載されている。この文献の図６においては、三次元メモリユニットの製造のために特に有用である実施例について開示されている。半導体表面並びに半導体表面上の能動装置及び／又は受動装置を有する完全に処理された第１ウェーハが、剥離層によりキャリアに着接され、次いで、化学的又は機械的粉砕及び／又は研磨等の従来の技術により薄くされる。次いで、第２ウェーハが、接着層を用いて第１ウェーハの薄くされた側に着接される。この接着層のために、加熱により軟化されるＢＣＢ等の高分子接着層が選択される。第２ウェーハは、その後。５乃至２５μｍの範囲内の厚さに薄くされる。この着接及び薄化の処理は、接着層により互いに着接され、剥離層を介してキャリアに着説されている装置層の積層構造を得るように繰り返される。この積層構造は、接着層を焼き付けし、それらをアセトンなどの溶剤に対して耐性をもたらすように、１２０℃の温度で更に加熱される。キャリアを取り除いた後、その積層構造は、次いで、接着層と完全に架橋するように焼成される。最終的に、積層構造の層全部に亘って、溝が形成され、その溝は、積層構造の層においてデザインされたボンディングパッドの全てへのアクセスを可能にする。この溝は、その場合、ボンディングパッドにコンタクトするようにメタライゼーションが施されることが可能である。
【０００４】
溝を通してコンタクトを備えることがメタライゼーションの最小解像度を必要とする処理であることは、従来のアセンブリの不利点である。また、そのことは、ボンディングパッドが適切に備えられ、十分なボンディングパッドが単一の層の状態で露光されることが可能であるような特定のデザインを必要とする。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
それ故、本発明の目的は、例えば、外部のキャリアへのアセンブリの結合が改善され、特に、溝が必要ないように簡略化されたアセンブリを提供することである。
【課題を解決するための手段】
【０００６】
この目的は、第１チップがフレキシブルであり、そのチップの対向する両側に第１樹脂層及び第２樹脂層を備え、第１チップ圧縮状態に保つことを可能にし、その第１側及び第２側のそれぞれに、第１側コンタクトパッド及び第２側コンタクトパッドがあり、第１側コンタクトパッドは第２チップの対応するコンタクトパッドに結合され、第２側コンタクトパッドはアセンブリの外部接続のためにデザインされていることにより達成される。
【０００７】
本発明においては、第１チップの両方の対向する側にコンタクトパッドを備えることにより、溝を使用することを回避することができる。そのアセンブリは、従って、第１チップの第２側コンタクトパッドから接触されることが可能である。有効に、それらのコンタクトパッドは、単一のチップのコンタクトパッドと同様に位置付けられ、そのことはアセンブリ処理を改善する必要がないことを意味するものである。
【０００８】
アセンブリの外部接続のために適切である第２側コンタクトパッドのデザインは、特に、プリント回路基板又は代替のキャリアへの直接の接触のための半田ボールを備えるために適切なデザインである、又はワイヤボンディングのために適切なデザインである。ワイヤボンディングのためのデザインは、コンタクトパッド及び基本構造の十分な強度を必要とする。半田ボールを備えるためのデザインは、１つ又はそれ以上の層における応力を開放するための実現性を必要とする。更に、半田ボールの大きさ及びピッチは、プリント回路基板の大きさ及びピッチと適合する必要がある。
【０００９】
第１チップの他の特徴は固有のフレキシビリティである。このことは、その第１チップが硬い基体を有さず、曲げられることが可能であり、及び／又は、そうでなければ、第１及び第２側に対して垂直の方向に変形されることが可能である。下記においてはまた、‘フレキシブルなチップ’とも呼ばれるそのようなチップを使用することにより、熱サイクルの間の応力緩和が改善される。フリップチップ構造における応力緩和速度は、アセンブリの弾性及び半田の変形特性に依存する。半田の変形特性は、現在の多くのアプリケーションにおいては、第１チップ及び第２チップ間の半田による接続の小さいピッチ及び小さいサイズの観点から、比較的限定されるものである。第１チップの小さい厚さ及び低いフレキシビリティ、例えば、低い弾性率は、アセンブリの低い弾性に対して寄与する。  
固有のフレキシビリティを備えるように、しかし、尚も、無機材料のチップにおける機能的要素の存在を可能にするように、圧縮応力下に第１チップを置くことは好ましい。そのような圧縮応力は、機能要素の両側において、例えば、ポリイミド層、フレキシブルなエポキシ、ポリアクリレート等のような樹脂層を備えて、適切に達成される。最も適切には、コンタクトパッドが、その樹脂層の最上部に形成され、それ故、単なる鉛直方向の内部接続がその樹脂層を貫いて延びている。そのようなチップの例については、非公開の欧州特許第０５１０１５９３．１号明細書に記載されていて、その特許文献の援用により本明細書の説明の一部を代替する。第１チップの樹脂層、それ故、完全な第１チップ及び第２チップの熱膨張係数間の結果的に得られる不適合性は、勿論、熱膨張係数を減少させるための樹脂層におけるフィラーの添加により、及び／又は、熱伝導性を改善するための添加剤の添加により減少されることが可能である。更に、アンダーフィル材料が、第１チップと第２チップとの間に適切に備えられている。しかしながら、正確には、第１チップは固有のフレキシビリティを有するために、第２チップの変形が起こり、応力が、より大きい領域に亘って分布され、許容限界の範囲内に維持されることが可能である。
【００１０】
米国特許第６，５０６，６６４号明細書及び米国特許第６，０２７，９５８号明細書においては、薄くされたチップについての積層方法であって、それらのチップが薄膜ネットワークに埋め込まれている、積層方法について開示されている。個々のネットワークが積層されることが可能である一方、電気接続がそれらの薄膜ネットワーク間に備えられることが可能である。この方法は、例えば、鉛直方向の内部接続を有する集積回路の内部接続構造により知られている薄膜技術により行われる。しかしながら、従来のアセンブリ工程に適合するアセンブリについては、積層可能な薄膜ネットワークは大き過ぎ、その結果、高価過ぎる。また、結合方法は、工業的アセンブリ工程において適用される技術ではない。更に、内部接続について示しているが、最上部側の外部接続のためのコンタクトパッドは存在しない。
【００１１】
第１実施形態においては、第２側コンタクトパッドは、第１側コンタクトパッドに比べて大きい直径を有する。その結果、また、第１側コンタクトパッドに対応する第２チップにおけるコンタックとパッドが、効果的に減少される。これは、チップサイズを最小化し、十分な入力／出力を有するために有利である。第２側コンタクトは、それらのコンタクトの一部が第１チップにおける装置まで延びている点で十分に大きく、それ故、第１側コンタクトパッドに比べて第２側コンタクトパッドは有効に少ない。更に、第１チップが存在することにより、内部接続の更なる経路付けを行うことが可能になる。再経路付けは、接触パッドのサイズばかりでなく、それらの接触パッドの位置及び互いの距離を改善するように、パッケージングにおける重要な問題である。それ故、それらのコンタクトパッドは、できるだけ一様に第２側に亘って分割されている。
【００１２】
上記の第１のワイヤボンディングの実施形態においては、第１チップは、第２チップに比べて小さい鉛直方向の寸法を有することが可能である、又は等しい鉛直方向の寸法を有することが可能である。
【００１３】
第１チップが、第２チップのように、等しい鉛直方向の寸法を有する場合、ウェーハレベルのアセンブリが可能である。これは、アセンブリのコストを効果的に低減させる。適切であることに、第１チップと第２チップとの間の何れかの電気接続は、その場合、ウェーハスケール技術、例えば、電気メッキ又は無電界メッキ処理により成長されるスタッドバンプを備えること、異方性の導電接着を用いること、又はマトリクスにおいて導電性粒子を用いる何れかの他の技術を用いることにより形成される。接続を形成するかなり適切な選択は半田キャップを使用することである。そのような半田キャップは減少した高さを有し、それ故、１乃至３０μｍの減少した直径も有する。半田キャップの向かい側においては、電気メッキ、無電界メッキ処理又は他の技術により施されるメタライゼーションが適切である。浴中への浸漬により与えられる半田キャップが最も適切である。
【００１４】
第１チップが第２チップに比べて小さい鉛直方向の寸法を有する場合、第１チップの下にそれらと隣接する第２チップに付加的なコンタクトパッドを形成することが可能である。この構成は、種々の理由で有利であることが明らかであり、先ず、第１チップは、活性要素の上にあるチップ領域において第２チップに対してアセンブルされることが可能である。従来、この領域における何れかのコンタクトパッドは繊細であり、下にある活性要素に損傷を与えるようなものである。第１チップは、特に、その第１チップが固有のフレキシビリティを有する場合、ここでは、第２チップの活性要素への損傷が回避されるように、ワイヤボンディング処理の応力を分散させることを可能にする。第２チップの脆弱性は、その内部接続構造が、所謂、低誘電率材料を有する場合に、更に改善される。しばしば、高分子の性質を有する及び多孔質であるそれらの材料は、限られた接着性を有する傾向にあり、それ故、ワイヤビンディングからもたらされる応力のために剥離する可能性がある弱い部分を有する。第１チップの最上部に第２チップを備えることの他の有利点は、異なる高さに構成されることである。これは、何れのチップキャリアに対するボンドワイヤの適切な案内のために適切であり、それ故、全てのボンドワイヤは効果的に分離されていて、その高さの違いにより、内側のボンドパッドからのボンドワイヤが外側のボンドパッドからのボンドワイヤに接触する、及び、外側のボンドパッドからのボンドワイヤと短絡するリスクは低減される。更なる有利点は、電源及び設置のような特定の接続について、例えば、付加的なコンタクトパッドを介して、第２チップへの最も直接的な接続が構築されることが可能である。
【００１５】
この第１のワイヤボンディングの実施形態により、そのアセンブリは、チップキャリアを更に有する電子装置の一部であることが適切である。当業者が理解できるであろうように、第２チップの下部側は、適切なダイアタッチ材料によりチップキャリアに着接されている。チップキャリアは、外部の構成要素に結合する適切な端子を有する。キャリアは、例えば、積層板、テープ及びリードフレームであることが可能である。リードフレームと組み合わせてチップアセンブリを使用することは有利であることは明らかであり、積層板に集積される傾向にあり、それにより価格が高くなる能動構成要素及び他の機能が、ここでは、第１チップに備えられることが可能である。それにより、能動構成要素と第２チップとの間の距離は小さくなり、そのことは多くのアプリケーションについて適切である。一アプリケーションは、例えば、トランシーバ、電力増幅器等のＲＦアプリケーションのための第２チップと組み合わされたコンデンサを使用することである。他のアプリケーションは、ディジタル集積回路と組み合わされたトランジスタ等を備えることである。
【００１６】
第２実施形態においては、第１チップは、一般に、第２チップのためのキャリアを構成する。第１チップは、第２チップに等しいか又はそれより大きい塩浴方向の寸法を適切に有する。第１チップがより小さい鉛直方向の寸法を有する実施形態は、しかしながら、除外されない。鉛直方向の寸法が等しい場合、チップスケールのパッケージ構成は明らかである。第１チップの鉛直方向の寸法が大きい場合、第１チップは、第２チップのチップキャリアであることが可能である。第２チップは、その場合、何れかの従来の方法で、表を上にして（ＴＡＢ（Ｔａｐｅ−Ａｕｔｏｍａｔｅｄ−Ｂｏｎｄｉｎｇ）技術等のボンドワイヤ、フレキシブルテープの形での電気的接続による）又は表を下にして、第１チップに着接されることが可能である。それら両方の場合、２つ以上のチップが第１チップに対してアセンブルされることが可能である。この第２実施形態においては、第１チップが固有のフレキシビリティを備えていることは、明らかに有利である。最も適切には、第１チップの樹脂は、第１チップの熱膨張係数が第２チップの熱膨張係数とプリント回路基板の熱膨張係数の間にあるように選択される。
【００１７】
第１チップにおける装置は、異なる種類のものであることが可能である。通常、第２チップは集積回路を構成する。一般に、デカップリングコンデンサ及び抵抗等の受動装置を区別することが可能であり、その技術的有利点は、そのような受動装置は、現代の集積回路にかなり近いものである必要がある。このように、Ｉ／Ｏの数は効果的に減少されることが可能である一方、それらの装置は、それにも拘らず、比較的低コストの処理で低コストの基板上に備えられることが可能である。
【００１８】
第２カテゴリは、メモリ装置、バイポーラ装置等の付加能動装置により構成される。それらを分離する有利点は、異なる技術がそれらを作るのに必要であることであり、別個のチップのアセンブリは、その場合、１つの単独の処理における集積に比べて容易であることである。
【００１９】
装置の第３カテゴリは、ＥＳＤ保護装置、電力装置、識別装置等の周辺装置により構成される。最先端の集積回路は、有効な小型化に繋がるように、かなり高い密度を有する。しかしながら、それらの周辺装置が適切に機能するように、集積回路のトランジスタと同程度に小型化することができない複数の機能を必要とする。従って、装置サイズの観点から、別個のチップにそれらの周辺装置を備えることは理解できることである。更に、別個のチップにそれらの周辺装置を備えることは、それらの周辺装置が全体として機能し、かなり良好な設置、ヒートシンクなどの付加技術特徴を必要とするために、本質的に理解できることである。
【００２０】
この目的は、冒頭の段落で述べている方法において更に達成される。
【００２１】
適切な実施形態は：
−  第１ウェーハは第１側コンタクトパッド及び第２側コンタクトパッドを備え、第１側コンタクトパッドは半導体基板の薄化の後に露光され、着接ステップにおいて第２ウェーハにおいてパッドを接合するように電気的に結合され；そして
−  そのアセンブリは、外部接続を可能にする第２側コンタクトパッドを開けるように、キャリアから取り外される；
ことを特徴とする。
【００２２】
本発明の方法のこの実施形態においては、第１ウェーハがウェーハレベル機能インタポーザとして適用される。更に、第１ウェーハ及び第２ウェーハが互いの間に電気接続を備えている。それ故、溝及び一表面における端部に対してその溝内へのメタライゼーションを適用する必要はない。
【００２３】
更に、このウェーハレベルインタポーザを使用することは、そのウェーハレベルインタポーザが、最先端の種類の第２ウェーハとかなり良好に組み合わされる有利点を有する。そのような最先端の種類は、１００ｎｍ以下の短いチャネル長、及び１つ又はそれ以上の内部接続層におけるそれに対応する分解能を有するトランジスタを有する。更に、そのような最先端の種類の半導体装置はしばしば、低誘電率であって、特に、２．５以下の比誘電率を有する。この種類の誘電体材料は、‘低い誘電率’の材料又は代替として、エアギャップとして知られている種類のものである。しかし、その誘電体材料の不利点は機械的安定性が低いことである。この機械的安定性が低いことは、アセンブリ過程に対して、特に、ワイヤボンディングに対して大きい課題を与えている。ウェーハに積層構造を形成することにより、第２ウェーハに直接、ワイヤボンディングを形成する必要はなく、アセンブリの課題をかなり回避することができる。
【００２４】
ウェーハの個々のチップアセンブリへの分離は、第１及び第２ウェーハの相互の着接の後に実行される。これは、キャリアの取り外しの前後に行われることが可能である。更に、第２ウェーハは、キャリアの取り外しの前のダイシング処理で通常、用いられるテープに着接されることが可能である。
【００２５】
適切な実施形態においては、第１及び第２ウェーハは、充填材料で充填され、薄化ステップの後に、ウェーハの第１側から第２側に延びているトレンチを備え、そのアセンブリは、トレンチからの充填剤の除去と、後続のキャリアからのアセンブリの少なくとも一部の除去とにより個別化される。この実施形態は、ウェーハレベルの分離方法を与える。それはエッチング処理であるため、分離レーン（ｓｅｐａｒａｔｉｏｎ  ｌａｎｅ）の幅は、ソーイング技術又はレーザスクライビング技術により必要な分離レーンに比較して小さいことが可能である。第２ウェーハを薄くすることが、この方法においてもまた、必要である。
【００２６】
第２側コンタクトパッドは、キャリアへの第１ウェーハの着接の前又はキャリアの取り外し後に、半田により備えられることが可能である。特に、結果として得られる第１及び第２チップのアセンブリがフレキシブルである場合、その全厚さのために、そして何れかの固い半導体基板が存在しないために、半田が着接の前に適用されることが適切であることは明らかである。その場合、任意にスタッドバンプと組み合わされる半田キャップの使用は有利である。
【００２７】
本発明のアセンブリの上記の及び他の特徴について、以下に、図を参照して示し、それらの図は単に模式図であり、異なる図における同じ参照番号は同じ構成要素を示している。
【発明を実施するための最良の形態】
【００２８】
図１は、一実施形態における第１チップ１００を示している。装置１００は、第１側コンタクトパッド３３及び第２側コンタクトパッド３１、並びに集積回路２０を有する。集積回路２０は、クラックの形成を最小化するように圧縮応力の下に置かれた第１樹脂層５２と第２樹脂層１２との間にある。導電トラック３２、３４は、樹脂層１２、５２を介して、ビアパッド２１、２２のそれぞれの方に伸びている。この実施例においては、導電トラック３２、３４は、同じビアパッド２１、２２に接続され、２つの側１、２から適用されることが可能であるパッケージに繋がっている。しかしながら、この図は単なる例示であり、実際には、導電トラック３２、３４は互いに対して移動されることは明らかである。導電トラック３２、３４はコンタクトパッド３１、３３で終了し、それらのコンタクトパッドは、保護層３５、５５を介して部分的に露光される（‘レジストにより規定されるパッド’）。コンタクトパッド３１、３３は、アンダーバンプメタライゼーション３６、５６により強化され、バンプ３７、５７であって、この場合は、半田キャップを備えている。保護層５５はまた、絶縁層１１まで第１チップ１００の鉛直方向の側面３において伸びている。第１チップ１００の第２側２における他の樹脂層は、ソーイング又は切断等の従来の分離技術を用いて分離される。
【００２９】
この実施例においては、絶縁層１１が埋め込まれた半導体基板１０を用いている。埋め込まれた層１１は、典型的には、酸化物層であるが、集積回路２０の改善された化学的保護のための窒化物層を有することが可能であり、その集積回路は、一般に、エピタキシャル成長された半導体材料の表面層内及びその上に備えられる。基板１０及び表面層の半導体材料は、この場合は、シリコンであるが、その表面層は、それに代えて、ＧａＡｓ又はＧａＮ等の他の半導体材料であることが可能である。埋め込まれた絶縁層１１は、エッチングストップ層として処理中に用いられる。代替として、ｐ−ｎ接合がエッチングストップ層として使用されることが可能である。他の実施例（図示せず）においては、ＬＯＣＯＳ（ＬＯＣａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）により形成される熱酸化膜を有する従来の基板が使用される。その場合、半導体装置は、例えば、酸化物に関する薄膜技術で規定されることが可能である。それらの半導体装置は、例えば、ＣＭＯＳ又はＢＩＣＭＯＳ技術において、基板におけるウェルとして適用されることが可能である。エッチング処理の間、半導体基板の一部は、その場合、メサ構造として維持される。代替として、第１チップ１００は、コンデンサ、抵抗及びインダクタ等の受動素子のみを有することが可能である。シリコン基板が存在しないために、基板相互作用は存在せず、大きいＱ値のインダクタが調製されることが可能である。より高い容量密度が所望される場合、コンデンサはトレンチコンデンサの形にあることが可能である。この実施例においては、シリコン基板はできるだけ除去されるが、このことは、厳密には、必要ない。ボンドパッドを露光するために開口が存在する、例えば、２０μｍの基板を有するチップを、代替として使用することが可能である。
【００３０】
樹脂層１２、５２について、１０乃至２０μｍの典型的な厚さのポリイミドが使用される。例えば、スピンコートによりポリイミドを形成する前に、基板は清浄化され、プライマー層が改善された接着性のために形成される。ポリイミドの形成の後に、基板は、先ず、１２５℃に加熱され、その後、２００℃に加熱される。その後、フォトレジストが形成され、適切な放射線源に対して露光され、現像される。現像は、第１及び第２ビアパッド２１、２２を露光するコンタクトウィンドウを形成するように、ポリイミド層の構造化を有する。ポリイミドの第２樹脂層１２は、基板であって、典型的には、６インチのウェーハのエッジ領域Ｃにおけるウェルを形成するように除去される。エッジ領域Ｃにおける支持層１３の除去は、歩留まりに関して有利な効果を有する。樹脂層１２、５２は同じ材料を有することが可能であるが、そのことは必要ない。樹脂層は、特に、繊維材料、アラミド繊維、炭素繊維又はガラス繊維等の強化材料を更に有することが可能である。代替として、樹脂層は、熱導電フィラー、例えば、窒化アルミニウム、酸化アルミニウム、窒化硼素、及び酸化表面を有する銅の粒子を有することが可能である。
【００３１】
保護層３５、５５は、この場合は、窒化シリコンであり、ＰＥＣＶＤにより、約２５０℃の温度で、約０．５乃至１．０μｍの厚さに堆積される。その後、その保護層３５は
コンタクトパッド３１を露光するようにパターニングされる。保護層３５はコンタクトパッド３１上に部分的に広がり、‘レジストにより規定される’半田マスクとして機能する。コンタックトパッド３１は、その後、アンダーバンプメタライゼーション３６の堆積により強化される。この実施例においては、アンダーバンプメタライゼーション３６はニッケルを有し、２乃至３μｍの厚さに無電界で堆積される。この処理は、アンダーバンプメタライゼーション３６の形成のために付加マスクを必要としないという有利点を有する。代替として、銅が、アンダーバンプメタライゼーション３６のために用いられ、電気メッキにより形成されることが可能である。この場合、アンダーバンプメタライゼーション３６及びメッキバンプ３７が一段階で形成されることが可能である。その厚さのために、アンダーバンプメタライゼーション３６は保護層３５の上に広がっている。
【００３２】
バンプ３７はアンダーバンプメタライゼーション３６の上に形成される。この実施例においては、バンプ３７は、Ｓｎ、ＳｎＢｉ又はＰｂＳｎの半田キャップであり、所望の組成の浴に浸漬されることにより形成される。しかしながら、このアンダーバンプメタライゼーション３６が、約２５０℃の温度で純度の高いスズの浴に浸漬される場合、ＮｉＳｎ金属間化合物が形成される可能性がある。それらの金属間化合物は、バンプ表面から突き出る針状に形成される。このことは有用な結果を与えない。それらの金属間化合物の形成は、低融点のＳｎ合金を使用することにより回避される。そのような合金の例には、ＳｎＰｂ、ＳｎＣｕ及びＳｎＢｉｘＩｎｙＺｎｚがあり、ここで、ｘ、ｙ及びｚの少なくとも一はゼロより大きい。好適には、鉛を含有しない半田が適用される。有利であることに、合金化元素は、Ｓｎと金属間化合物の金属、特に、Ａｕとの間の反応を妨げない。
【００３３】
図２は、電子装置１５０の第１実施形態を示している。ここで、第１チップ１００及び第２チップ２００のアセンブリは、キャリア３００によりパッケージ内に組み合わされている。第１チップ１００及び２チップ２００は、第１チップ１００における第１側コンタックとパッド３３と第２チップ２００における対応するコンタクトパッド２１１との間に存在する半田ボールにより互いに電気的に結合している。第２チップ２００は、ダイ着接層２２０を介して下部側のキャリア３００に着接されている。図示していないが、適切には、第１チップ１００と第２チップ２００との間の空間はアンダーフィル材料で満たされている。第１チップ１００における第２側コンタクトパッド３１は第２側にある。ワイヤボンド１１０は、それらの第２側コンタクトパッド３１と、キャリア３００における導電トラックとの間の接続を成す。このキャリアは、典型的には、それ自体、当業者に知られている積層板又はリードフレームである。第２チップ２００は、第１チップ１００の下方にあるコンタクトパッド２１１に隣接している付加コンタクトパッド２１２を有する。それらのコンタクトパッドは、この適切な実施例においては、第２チップ２００の外周に備えられ、それ故、それらのコンタクトパッドは、第２チップ２００における何れの能動的要素（図示せず）と重なり合っていない。適切には、付加コンタクトパッド２１２は、より大きい直径及び強化された下部構造を有し、それ故、それらのコンタクトパッドはワイヤボンディングのために適切である。ワイヤ２１０は、それらの付加コンタクトパッド２１２とキャリア３００における導電トラックとの間に備えられている。モールド３２０が、第１チップ１００、第２チップ２００及びボンドワイヤ１１０、２１０をカプセル化するように、キャリアに備えられている。半田ボール３１０が、外部構成要素、特に、プリント回路基板における配置のためにキャリアの底部側に備えられている。
【００３４】
図３は、第１チップ１００、第２チップ２００及び外部キャリア３００を有する装置１５０の第２実施形態を示している。第１チップ１００及び第２チップ２００は、この実施形態においては、等しい水平方向の広がりを有する。このことは、第１チップ１００を有するウェーハ及び第２チップ２００を有するウェーハが共にアセンブルされた後に、分離が実行されることが可能であるという意味で、アセンブリを容易にする。更に、両方のウェーハにおいて、分離レーンはエッチング技術により調製されている。それらの分離レーンを一時的に満たした後、それらのアセンブリは、エッチング及びソーイングの両方を有する何れかの適切な分離技術を用いて個別化されることが可能である。
【００３５】
図４は、アセンブリ１４０の他の実施形態を示している。この実施例においては、付加キャリアは存在しない。アセンブリ１４０は、チップスケールパッケージとして使用されるようにデザインされている。半田ボール１３０は、プリント回路基板における直接の配置のために適切であるように選択される。アンダーフィル材料２１９は、ここでは、第１チップ１００と第２チップ２００との間に存在するように、そして半田ボール接続をカプセル化するように示されている。理解できるであろうように、半田ボール１３０の数は、半田ボール５７の数に比べて減少されることが可能であるため、第１チップ１００及び第２チップ２００が協働することは特に適切である。その上、半田ボール１３０間のピッチは、実質的に、より大きく、半田ボール１３０の高さは十分である。そのようなチップスケールパッケージに通常、適用される高さは最適であるようになっている。
【００３６】
図５は、そのようなアセンブリ１４０の第２実施形態を示している。ここでは、第１チップ１００は、第２チップ２００に比べて小さい横方向の広がりを有する。半田ボール２３０が、第２チップの付加コンタクトパッド２１２上に備えられている。アセンブリが機能するように、半田ボール２３０の高さは、半田ボール１３０と、第１チップ１００と、第１チップ１００及び第２チップ２００間の半田ボール５７の高さの和に等しい必要がある。更に、小さいサイズの半田ボール５７であって、好適には、半田キャップと、かなり薄い第１チップ１００とを用いることは適切である。更に、コンタクトパッド２１２が、付加メタライゼーションレベル又はより厚いアンダーバンプメタライゼーションを介して上方に上げられることが可能である。
【００３７】
図６は、図５の実施形態に類似するアセンブリ１４０の第３実施形態を示している。この実施形態においては、第１チップ１００は、第２チップ２００を超えて、横方向に広がっている。その上、その第１チップは、従来のチップキャリアとしての役割を果たすことが適切である。カプセル化１２９は、アセンブリが湿気及び埃に対して十分に封止されることを確実にしている。
【００３８】
図７は、第３実施形態の広がりを有するアセンブリ１４０の第４実施形態を示している。この場合、第１チップ１００は、第２チップ２００及び更なるチップ２５０のためのキャリアとしての役割を果たし、その更なるチップは半田ボール２５７により第１チップに結合されている。半田ボール５７、２５７が第１チップ１００上に備えられていることは適切であるが、必要ない。
【００３９】
図８は、第２チップ２００が、ダイ着接１２２により第１チップ１００に着接されているアセンブリ１４０の第５実施形態を示している。第１チップ１００は、その場合、曲げられ、それにより、第２チップ２００の反対側の半田ボール５７への相互接続が得られる。第１チップ１００と第２チップとの間の空間は何れかのカプセルか材料で満たされる。特に、第２チップ２００がプリント回路基板の面と０°より大きい角度を有することが所望されるアプリケーションについて、そのようなアセンブリコンセプト１５０の更なる改善が求められる。ここでは、第２チップ２００は、第１チップ１００が曲げられる前に、第１チップ１００に対してアセンブルされる。第２ステップにおいて、第１チップは、第２チップ２００を再方向付けするように、所望の角度に曲げられる。最終的に、第２チップ２００の方向を固定化するモールド材料が供給される。外部接触のためのコンタクトパッドは、ここでは、曲げられていないが、これは必要ない。
【００４０】
図９は、アセンブリ１４０の第６実施形態を示している。ここでは、第１チップ１００と第２チップ２００との間の電気接続はワイヤボンド１２１を有する。このアセンブリ１４０は、従来のボールグリッドアレイパッケージにかなり似ていて、それにも拘わらず、第１チップ１００及び第２チップ２００を有するという有利点を有する。
【００４１】
要約すれば、第１チップ１００及び第２チップ２００のアセンブリであって、第１チップ１００はフレキシブルであり、チップ１００の対向する両側１、２において第１及び第２樹脂層１２、５２を備え、そのチップ１００は第１チップが圧縮状態を維持することを可能にし、その第１側１及び第２側２のそれぞれに、第１側コンタクトパッド３３及び第２側コンタクトパッド３１が存在し、第１側コンタクトパッド３３は第２チップ２００の対応するコンタクトパッド２１１に結合され、第２側コンタクトパッド３１はアセンブリの外部接続のためにデザインされている。
【図面の簡単な説明】
【００４２】
【図１】本発明のアセンブリで用いるために適する第１チップの断面図である。
【図２】本発明のアセンブリの断面図である。
【図３】本発明のアセンブリの断面図である。
【図４】本発明のアセンブリの断面図である。
【図５】本発明のアセンブリの断面図である。
【図６】本発明のアセンブリの断面図である。
【図７】本発明のアセンブリの断面図である。
【図８】本発明のアセンブリの断面図である。
【図９】本発明のアセンブリの断面図である。
【図１】
2009516369.tif 000003
【図２】
2009516369.tif 000004
【図３】
2009516369.tif 000005
【図４】
2009516369.tif 000006
【図５】
2009516369.tif 000007
【図６】
2009516369.tif 000008
【図７】
2009516369.tif 000009
【図８】
2009516369.tif 000010
【図９】
2009516369.tif 000011
【国際調査報告】
2009516369.tif 000012
2009516369.tif 000013
2009516369.tif 000014