(57)【要約】本発明は、シリコンからなる基板および半導体本体を備え、エミッタ領域(１)、ベース領域(２)およびコレクタ領域(３)を有するバイポーラトランジスタを具え、前記エミッタ領域(１)、前記ベース領域(２)および前記コレクタ領域(３)の伝導型が、適切なドーピング原子の提供により、それぞれｎ型、ｐ型、そしてｎ型である半導体デバイス(１０)であって、前記ベース領域(２)が、シリコンおよびゲルマニウムの混晶を有し、前記ベース領域(２)は、前記エミッタ領域(１)よりも低いドーピング濃度を有し、かつ前記エミッタ領域(１)よりも小さい厚さを有する、シリコンからなる中間領域(２２)によって、前記エミッタ領域(１)から分離され、前記エミッタ領域(１)が、シリコンおよびゲルマニウムの混晶を有し、前記中間領域(２２)から離れたエミッタ領域(１)のサイドに位置決めされるサブ領域を具える半導体デバイスに関する。本発明によれば、シリコンおよびゲルマニウムの混晶を有する前記サブ領域は、実質的に、前記エミッタ領域(１)の全体を通って、前記中間領域(２２)との界面まで延在し、かつ前記エミッタ領域(１)のドーピング原子が、ヒ素原子であることを特徴とする。そのようなデバイスは、中間領域で、または、その範囲内で、非常に急勾配のｎ型ドーピングプロファイル(５０)および非常に急勾配のｐ型ドーピングプロファイル(２０)を有し、したがって、高カットオフ周波数(fr)を備える、優れた高周波挙動を有する。好ましくは、前記エミッタ領域(１)は、その上半部において、ヒ素注入(Ｉ)によってドープされ、最後のドーピングプロファイルはＲＴＡの後に形成される。本発明は、本発明に従うデバイス(１０)の製造方法もまた具える。
2009510755.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる基板および半導体本体をもち、適切なドーピング原子の付与により、ｎ型伝導性のエミッタ領域、ｐ型伝導性のベース領域およびｎ型伝導性のコレクタ領域を有するバイポーラトランジスタを具える半導体デバイスであって、
前記ベース領域は、シリコンおよびゲルマニウムの混晶を有し、シリコンからなる中間領域によって前記エミッタ領域から分離され、前記中間領域は、前記エミッタ領域よりも低いドーピング濃度を有し、かつ前記エミッタ領域よりも小さい厚さ寸法を有し、前記エミッタ領域は、シリコンおよびゲルマニウムの混晶を有するサブ領域を具え、該サブ領域は、前記中間領域から離れたエミッタ領域のサイドで位置決めされる半導体デバイスにおいて、
シリコンおよびゲルマニウムの前記混晶を有する前記サブ領域は、前記エミッタ領域の全体を実質的に通って、前記中間領域との界面まで延在し、かつ前記エミッタ領域のドーピング原子が、ヒ素原子であることを特徴とする半導体デバイス。
【請求項２】
前記エミッタ領域のゲルマニウム含有量が約２０〜１００原子％の間であることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記エミッタ領域のゲルマニウム含有量が約４０原子％であることを特徴とする請求項２に記載の半導体デバイス。
【請求項４】
前記ヒ素原子が、イオン注入によって、前記エミッタ領域内に設けられることを特徴とする請求項１、２または３に記載の半導体デバイス。
【請求項５】
前記イオン注入のエネルギーは、前記注入されたヒ素イオンが、前記中間領域から離れた前記エミッタ領域内に位置決めされるように選択されることを特徴とする請求項４に記載の半導体デバイス。
【請求項６】
前記ベース領域に、ボロン原子がドープされ、かつ前記ボロン原子の濃度と少なくとも同程度である濃度をもつカーボン原子を付与することを特徴とする請求項１〜５のいずれか１項に記載の半導体デバイス。
【請求項７】
前記エミッタ領域は、該エミッタ領域の上に位置する犠牲シリコン層からなる金属シリサイドによって接触されることを特徴とする請求項１〜６のいずれか１項に記載の半導体デバイス。
【請求項８】
シリコンからなる基板および半導体本体をもち、適切なドーピング原子の付与により、ｎ型伝導性のエミッタ領域、ｐ型伝導性のベース領域およびｎ型伝導性のコレクタ領域を有するバイポーラトランジスタを具える半導体デバイスの製造方法であって、
前記ベース領域に、シリコンおよびゲルマニウムの混晶を設け、前記ベース領域は、シリコンからなる中間領域によって前記エミッタ領域から分離され、前記中間領域は、前記エミッタ領域よりも低いドーピング濃度を有し、かつ前記エミッタ領域よりも小さい厚さ寸法を有し、前記エミッタ領域に、シリコンおよびゲルマニウムの混晶を有するサブ領域を設け、該サブ領域は、前記中間領域から離れたエミッタ領域のサイドで位置決めされる半導体デバイスの製造方法において、
シリコンおよびゲルマニウムの前記混晶を有する前記サブ領域は、前記エミッタ領域の全体を実質的に通って、前記中間領域との界面まで延在し、かつ前記エミッタ領域のドーピング原子として、ヒ素原子が選択されることを特徴とする半導体デバイスの製造方法。
【請求項９】
前記エミッタ領域のゲルマニウム含有量が、約２０〜１００原子％の間で選択されることを特徴とする請求項８に記載の半導体デバイスの製造方法。
【請求項１０】
前記ヒ素原子が、イオン注入によって、前記エミッタ領域内に設けられることを特徴とする請求項８または９に記載の半導体デバイスの製造方法。
【請求項１１】
前記イオン注入のエネルギーは、前記注入されたヒ素イオンが、前記中間領域から離れた前記エミッタ領域内に位置決めされるように選択されることを特徴とする請求項１０に記載の半導体デバイスの製造方法。
【請求項１２】
薄い犠牲シリコン領域は、前記エミッタ領域の上に成長させ、金属とともに金属シリサイドコンタクト領域に転化することを特徴とする請求項８〜１１のいずれか１項に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンからなる基板および半導体本体を備え、エミッタ領域、ベース領域およびコレクタ領域を有するバイポーラトランジスタを具え、前記エミッタ領域、前記ベース領域および前記コレクタ領域の伝導型が、適切なドーピング原子の提供により、それぞれｎ型、ｐ型、そしてｎ型である半導体デバイスであって、前記ベース領域が、シリコンおよびゲルマニウムの混晶を有し、前記ベース領域は、前記エミッタ領域よりも低いドーピング濃度を有し、かつ前記エミッタ領域よりも小さい厚さを有する、シリコンからなる中間領域によって、前記エミッタ領域から分離され、前記エミッタ領域が、シリコンおよびゲルマニウムの混晶を有し、前記中間領域から離れたエミッタ領域のサイドに位置決めされるサブ領域を具える半導体デバイスに関する。そのような、前記エミッタ領域が単結晶領域を具えるデバイスは、高周波の適用に適切である。本発明は、そのようなデバイスの製造方法にも関する。単結晶エミッタ領域は、エピタキシャル成長プロセスにおいて前記エミッタ領域を形成することによって容易に得ることができる。
【背景技術】
【０００２】
そのようなデバイスおよび方法は、２００４年７月６日に発行された特許文献１から知られている。前記文献において、ベースおよびエミッタ領域の双方が、その場で、すなわち、それらのエピタキシャル成長の間中、それぞれボロンおよびリン原子によってドープされるという技術が開示されている。前記ベース領域には、シリコンおよびゲルマニウムの混晶が設けられ、速度を向上させる。前記(単結晶)エミッタ領域の表面部分には、シリコンおよびゲルマニウムの混晶が設けられ、前記ゲルマニウム材料は、シリコンを有する前記エミッタ領域の残りよりも高いイントリンシックキャリア濃度を有し、前記Ｓｉ−Ｇｅ領域は、空乏領域の外側に位置決められ、オージェ再結合が起こるようドープされる。このような方法で、速いバイポーラトランジスタを得ることができ、ベース電流を介して、電流増幅を非常に的確に調節できるようにする。このような知られたデバイスの欠点は、そのスピードが、非常に高いｆＴ(カットオフ周波数)を要求するいくつかの用途のための向上を要求するということである。
【０００３】
【特許文献１】米国特許第６７５９６９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明の目的は、冒頭部分で述べたような、向上させた高周波挙動を有するデバイスを提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明によれば、冒頭部分で述べたようなデバイスは、シリコンおよびゲルマニウムの混晶を有する前記サブ領域が、実質的に、前記エミッタ領域の全体を通って、前記中間領域との界面まで延在し、かつ前記エミッタ領域のドーピング原子が、ヒ素原子であることを特徴とする。本発明は、以下の驚くべき認識に基づくものである。第１に、より詳細にはｎ型ドーパントの拡散は、シリコンの中での拡散スピードと比較して、ＳｉおよびＧｅの混晶を有する材料の中で高められるように見える。したがって、前記Ｓｉ−Ｇｅサブ領域を前記中間領域まで位置決めることによって、前記ｎ型ドーピングの急勾配プロファイルが得られる。そのような急勾配プロファイルは、前記トランジスタの速い反応速度を許し、したがって、改善された高周波挙動を許す。上述した効果は、リンよりもヒ素原子の場合の方が大きいように見える。したがって、前記ｆＴの相当の増加は、本発明に従うデバイスにおいて可能である。
【０００６】
この点において、最良の結果は、前記エミッタ領域のゲルマニウム含有量が約２０〜１００原子％の範囲の場合に得られる。実際、適切なゲルマニウム含有量は、約４０原子％である。本発明の効果を得るために、前記ゲルマニウム含有量が前記エミッタ領域の全体にわたって等しく高いことは必要ではないということに留意すべきである。しかしながら、均一なゲルマニウム含有量は、効果的なだけではなく、エピタキシャル成長の間中、前記気相条件がより容易に一定に保たれているため、実現が容易でもある。
【０００７】
本発明の効果は、その場でドープされるエミッタ領域の場合、すなわち、シリコンおよびゲルマニウムの混晶がＰＨ３のようなガスの間、エピタキシャル成長される場合に得ることができる。しかしながら、好ましい実施形態において、前記ヒ素原子は、イオン注入によって前記エミッタ領域に提供される。前記注入されたヒ素原子が、前記中間領域との界面からより離れた領域の中に位置決めされる場合、中間領域を含む前記Ｓｉにおける拡散の妨害と組み合わせた、前記Ｓｉ−Ｇｅ領域における前記拡散増加の最大効果を得ることができる。すなわち、前記中間領域との界面または範囲内でヒ素原子の非常に急勾配のプロファイルが得られる。
【０００８】
さらにまた、このような方法で、前記ヒ素の注入のＥＯＲ(end of range)欠陥は、前記ベース−エミッタ接合からの安全な距離で保たれる。好ましくは、前記ＥＯＲダメージは、前記ベース−エミッタ接合からの例えば２０ｎｍの距離で保たれる。これは、前記Ｓｉ−Ｇｅ領域の応力の最良の緩和を許し、高Ｇｅ含有量もまた許す。後者は、前記ヒ素原子の拡散の高まりが、最も大きいということを示す。さらにまた、前記ＥＯＲダメージは、前記ヒ素原子の拡散もまた高める。例えば、急速熱アニールプロセスなどの適切な熱処理の後、前記エミッタ領域における最後の非常に急勾配のヒ素プロファイルが得られ、これは、中間領域との界面まで、または、前記中間領域のわずかに範囲内まで達する。
【０００９】
本発明は、さらに、ボロンドープの型領域中の前記Ｓｉ−Ｇｅ領域が、前記中間領域の中のシリコンにおけるボロンの拡散と比較して、前記ボロン拡散を妨害すると認められる。したがって、本発明に従うデバイスにおいて、前記エミッタ領域の前記ｎ型プロファイルのみではなく、前記ベース領域の前記ｐ型プロファイルもまた非常に急勾配な変化を有する。後者はまた、前記高周波挙動に有利に働き、従って高ｆＴに有利に働く。好都合な実施形態において、前記ベース領域は、ボロンによってドープされ、かつカーボン原子が供給され、前記カーボン原子の濃度は、前記ボロン原子の濃度と少なくとも同程度である。カーボン原子の存在は、前記ボロン拡散も妨害し、したがって、前記ボロン転位の急勾配の一因ともなり、したがって、前記トランジスタのスピードの一因となるということを見出した。さらにまた、カーボン原子は、前記濃度範囲において、前記バイポーラトランジスタのいかなる他の特性に有利な効果を与えない。
【００１０】
好ましくは、前記ベース領域に位置する前記ゲルマニウム含有領域の幅および前記カーボン含有領域の幅は、前記ボロン原子を有する領域の幅よりもいくらか幅広である。このような方法で、前記妨害効果は最良である。前記カーボン原子のために、これは、前記中間領域の例えば半部の部分を例えばドーピングすることによって、有利に実現されることができる。前記中間領域はまた、カーボンによって前記ベース領域に境界をつける。これよりも大きな部分は、前記カーボンが前記ヒ素拡散を高めるため、適切ではなく、前記エミッタ領域のヒ素プロファイルは、前記中間領域に小さな量だけ延在するであろう。
【００１１】
前記中間領域は、そのドーピング濃度が十分に低い限り、ｎ型またはｐ型伝導型とすることができる。イントリンシック領域もまた同様とすることができる。好ましくは、薄い犠牲シリコン領域は、前記エミッタ領域の上面上に形成される。これは、前記構造における応力が、減少されることができ、かつ前記領域を、金属と反応することによって、前記エミッタ領域のコンタクト領域として機能する金属シリサイドに変化させることができるという利点を有する。
【００１２】
本発明は、シリコンからなる基板および半導体本体を備え、エミッタ領域、ベース領域およびコレクタ領域を有するバイポーラトランジスタを具え、前記エミッタ領域、前記ベース領域および前記コレクタ領域の伝導型が、適切なドーピング原子の提供により、それぞれｎ型、ｐ型、そしてｎ型である半導体デバイスであって、前記ベース領域は、シリコンおよびゲルマニウムの混晶が設けられ、前記ベース領域は、前記エミッタ領域よりも低いドーピング濃度を有し、かつ前記エミッタ領域よりも小さい厚さを備える、シリコンからなる中間領域によって、前記エミッタ領域から分離され、前記エミッタ領域には、シリコンおよびゲルマニウムの混晶を有し、前記中間領域から離れたエミッタ領域のサイドに位置決めされるサブ領域が設けられる半導体デバイスの製造方法に関し、本発明によれば、シリコンおよびゲルマニウムの混晶を有する前記サブ領域は、実質的に、前記エミッタ領域の全体を通って、前記中間領域との界面まで延在し、かつ前記エミッタ領域のドーピング原子として、ヒ素原子が選択されることを特徴とする。このような方法で、本発明に従う半導体デバイスは、単純な方法で得ることができる。
【００１３】
好ましくは、前記エミッタ領域のゲルマニウム含有量が、約２０〜１００原子％の範囲で選択される。最良の結果は約４０原子％のＧｅ含有量で可能である。好ましい実施形態において、前記ヒ素原子は、イオン注入によって前記エミッタ領域の中に供給される。好ましくは、前記イオン注入のエネルギーは、注入された前記ヒ素原子が、前記中間領域から離れた前記エミッタ領域の中に位置決めされるよう選択される。好ましくは、薄いシリコン領域は、前記シリコン−ゲルマニウムエミッタ領域の上面上に成長させられ、その後、金属シリサイドコンタクト領域に変化させられる。
【発明を実施するための最良の形態】
【００１４】
本発明のこれらおよび他の態様は、以下に記載される実施形態を参照して、明りょうとなり、かつ明らかになるであろう。
【００１５】
図面は概略的なものであって、縮尺どおりに描かれたものではなく、特に、厚さ方向の寸法は、明確にするために拡大されている。同じ伝導型の半導体領域には、一般に、同じ方向のハッチングが描かれている。同じ参照符号は、可能なときには、同じ領域に言及する。
【００１６】
図１〜図６は、本発明に従う方法を用いる製造における連続段階の、本発明に従う半導体デバイスの厚さ方向の断面を示す概略図である。この例の(ほぼ完全に)完成したデバイス１０(図６を参照)は、ｎ型シリコン基板１２を備える半導体本体１１と、バイポーラトランジスタを備える、前記シリコン基板１２上に堆積された半導体積層構造体とを具える。前記(この例ではディスクリート)トランジスタは、ｎ型エミッタ領域１、ｐ型ベース領域２およびｎ型コレクタ領域３を有し、これら領域１，２，３には、第１、第２および第３接続導電領域１００，２００，３００が設けられる。中間領域２２は、前記ベース領域２と前記エミッタ領域１との間に位置決めされる。前記ベース領域２は、ゲルマニウム含有量が約２０原子％であるシリコンおよびゲルマニウムの混晶を有し、かつこの例において、ボロンピークの形で、約１×１０１８〜５×１０１９ａｔ／ｃｍ３の濃度を有する不純物を有する。前記中間領域２２はシリコンを有し、かつアンドープまたはイントリンシックであり、そのドーピング濃度は、１×１０１７〜１×１０１８ａｔ／ｃｍ３の範囲とすることができる。前記ベース領域２と前記コレクタ領域３との間に位置決めされ、ここでは前記基板１２の範囲内の転位層２１の場合も同じことが言える。前記コレクタ領域３の前記接続導電領域３００が、ここでアルミニウムを有するのにのに対して、前記エミッタ領域１および前記ベース領域２の前記接続導電領域１００，２００は、ここで例えばコバルトまたはニッケルからなるシリサイドを具える。前記エミッタ領域１は、ここで、エピタキシャル法によって得られる単結晶領域１を具える。これは、スペーサ４によって、ベース接続領域２Ａから分離され、二酸化シリコンからなる絶縁領域５の上方では多結晶である。前記デバイス１０は、ここで、二酸化シリコンを有する埋め込み絶縁領域１６，１７をさらに具える。
【００１７】
本発明によれば、前記エミッタ領域１は、実質的にその全体の厚さを通じて、ゲルマニウム含有量が２０〜１００原子％、この例では４０原子％であるシリコンおよびゲルマニウムの混晶を有する。さらにまた、前記エミッタ領域１は、ヒ素原子によってドープされる。これら条件の結果、前記ドーピングプロファイルは、前記エミッタ領域１と前記中間領域２２との間の境界の近くで、非常に急勾配のプロファイルを示す。このプロファイルは、前記トランジスタの高周波特性に有利に働く。好ましくは、前記エミッタ領域１の前記ドーピングは、この例のように、イオン注入法によって得ることができる。ヒ素原子の注入されたプロファイルが前記エミッタ領域１の上側半部に位置決めされるのに対し、熱アニール処理後、前記ヒ素原子は、電気的にアクティブにされるだけではなく、前記中間領域２２の近くまたはわずかに内部の位置に達する。この位置は、ここで領域１Ａによって示される。
【００１８】
この例において、前記ベース接続領域２Ａは、前記多結晶シリコン領域２ＡＡとは別に、さらなる導電領域２ＡＢを具える。この導電領域２ＡＢは、ここでは窒化タンタルであり、前記多結晶シリコン領域２ＡＡの下方に位置決めされ、かつ前記多結晶シリコン領域２ＡＡは、前記導電領域２ＡＢに向かって選択的にエッチングされることができる。前記エミッタ領域１は、この例においてＴ字形の断面を有し、かつイオン注入によって前記ベース領域２の中に形成される高ドープ領域２Ｃを形成するためのマスクとして機能している。
【００１９】
この例における前記デバイスの横方向の寸法は、１×１０μｍである。前記エミッタ領域は、ドーピング濃度が１０２０ａｔ／ｃｍ３であり、かつ厚さが３０ｎｍである。前記ベース領域２は、約２０ｎｍの厚さを有し、前記境界層である転位層および中間領域２１，２２も、同じ厚さを有する。この例の前記デバイス１０は、本発明に従う方法を用いて以下のように製造されることができる。前記ベース領域２は、前記Ｓｉ−Ｇｅの混晶および前記ボロンドーピングとは別に、約１０２０ａｔ／ｃｍ３のカーボンドーピングを有する。前記Ｓｉ−Ｇｅおよび前記カーボン原子の双方は、ボロン原子の拡散を防止する。そのため、前記中間領域２２との境界における前記ボロンプロファイルも、非常に急勾配となり、これは、前記トランジスタの高速度特性に有利に働く。
【００２０】
開始点(図１を参照)は、ｎ型シリコン基板１２によって形成され、ここに、いわゆるＳＴＩ(Shallow Trench Isolation)領域１６，１７が形成される。これら領域１６，１７の下方にある前記基板１２の一部は、簡潔さのために図面において省略されている。これらの上に、エピタキシャル法を用いて、エピタキシャル層２１，２，２２を堆積させ、これらの厚さ、組成およびドーピング濃度は、成長反応装置内の適したガス流を調節することによって、上で示したように選択される。
【００２１】
次に、この例では、さらなる積層構造体が堆積される。この積層構造体は、続いて、窒化タンタルからなる導電層２ＡＢ、多結晶シリコン層２ＡＡ、および、二酸化シリコンからなる絶縁層５を具える。前記第１層２ＡＢは、例えば、スパッタリング法により形成され、かつ前記他の層２ＡＡ，５は、ＣＶＤ法(Chemical Vapor Deposition)によって形成され、そして、これらの厚さは、それぞれ１０，１００および５０ｎｍとする。
【００２２】
続いて(図２を参照)、フォトリソグラフィマスクＭを用いて、前記層５，２ＡＡの中に、例えばドライエッチングプロセスによって、開口部６を形成する。前記層２ＡＢは、エッチング停止層として機能する。
【００２３】
その後(図３を参照)、前記層２ＡＢは、さらなる、例えばウェットエッチングプロセスを用いて、前記開口部６の中でエッチングされ、シリコン層２２は、エッチング停止層として機能する。
【００２４】
前記マスクＭの除去後(図４を参照)、複数のスペーサ４が形成される。これら複数のスペーサ４は、２つの薄い層を具え、下側の層は酸化物からなり、上側の層は窒化物からなり、それぞれ１０および５０〜１００ｎｍの厚さを有する。これら層は、均一に堆積され、その後、水平部分は、非等方的なエッチングプロセスによって除去される。
【００２５】
次に(図５を参照)、アンドープ層１(少なくとも故意にドープされたものではない層)は、Ｇｅ含有量が４０原子％であるシリコンおよびゲルマニウムの混晶を有し、非選択的(または差別的な)エピタキシャル成長プロセスを用いて堆積される。薄いシリコン犠牲領域９９は、前記エミッタ領域１の上面上に形成されるのが好ましい。
【００２６】
前記開口部６の範囲内で、前記層１(および、存在するのであれば、層９９)は単結晶になり、前記開口部６の外側およびシリコン酸化物層５の上方では、前記層１は多結晶シリコンになる。その後、ヒ素のイオン注入Ｉが、１×１０１５ａｔ／ｃｍ２のドーズ(フラックス)を有する１ｋｅＶのエネルギーを用いて行われる。これら条件は、前記層１の上側半部の範囲内に注入されたままのプロファイルである。熱処理後、ここではスパイクアニールの形で、１０５０℃でのＲＴＡ(Rapid Thermal Anneal)の後、前記ヒ素原子は拡散し、層１の前記ＳｉＧｅ混晶によって高められ、そして、前記エミッタ層１の厚さ全体を通り、層２２の前記Ｓｉによって阻害(retared)され、薄い外方拡散領域１Ａをもたらし、非常に急勾配のプロファイルを有する。
【００２７】
その後(図６を参照)、前記エミッタ層１は、フォトリソグラフィおよびエッチングによりパターニングされる。前記エミッタ層１の幅は、底部で約２００ｎｍ、頂部で約５００ｎｍである。次に、前記高ドープ領域２Ｃは、イオン注入によって形成され、前記エミッタ層１には、マスクとして機能する、図面には示されないマスクがさらに設けられる。
【００２８】
最後に、前記接続導電領域１００，２００は、例えばニッケルまたはコバルト層を堆積することによって形成される。この層は、シリサイド形成のために反応するよう製造され、未反応のニッケルまたはコバルトは、エッチングにより除去される。また、接続導電領域３００も形成される。前記コレクタ領域３が、前記デバイス１０の上側面で接触されることもできるということに留意すべきである。これは、前記デバイス１０が分離したデバイスの場合に行われることができるが、特に、前記デバイス１０がＩＣ(Integrated Circuit)、例えば、バイポーラまたはＢｉＭＯＳまたはＢｉＣＭＯＳ ＩＣを形成する場合に行われることができる。切断またはエッチングのような分離技術の適用後、個々のデバイス１０は、マウンティングに適した形で得ることができる。
【００２９】
図７〜図９は、本発明に従う方法を用いる製造における連続段階の、本発明に従う半導体デバイスの組成の厚さ方向の断面プロファイルを示す概略図である。これら図面のＣ軸は、(混晶領域の)組成、または、(ドーピング原子または添加物の)濃度を示し、Ｄ軸は厚さ方向を示し、前記分離した領域１，２，２２は、前記Ｄ軸にそって、それらの参照符号とともに示されている。濃度プロファイルを示す線３０は前記Ｄ方向のＧｅ含有量を示し、濃度プロファイルを示す線２０はボロン濃度を示し、濃度プロファイルを示す線４０はカーボン濃度を示し、そして、濃度プロファイルを示す線５０はヒ素濃度を示す。
【００３０】
図７は、図５に一致する製造の段階を示すが、前記イオン注入Ｉの前であり、前記ゲルマニウム含有量３０、前記ボロン濃度２０、および、前記カーボン濃度４０は、上述したとおりである。
【００３１】
図８は、図５の前記イオン注入Ｉの直後の前記デバイス１０を示し、従って、注入された前記ヒ素プロファイル５０が存在する。
【００３２】
図９は、上で説明した前記ＲＴＡ工程後に得られた非常に急勾配のヒ素プロファイル５０を示す。これら図面、特に図９は、中間領域２２の位置で、前記エミッタ領域１のヒ素および前記ベース領域２のボロンの双方の非常に急勾配のプロファイルを示す。したがって、このようにして、優れた高周波特性を有するバイポーラトランジスタを備えるデバイスを得る。
【００３３】
本発明は、上述した例に限定されず、当業者は、本発明の範囲内で、多くの修正および変型を行うことが可能である。例えば、異なる(半導体)積層体または領域の組成および厚さは、前記例において説明されたものとは異なるように選択されることができる。また、ＭＢＥ(Molecular Beam Epitaxy)またはＰＶＤ(Physical Vapor Deposition)のスパッタリングのような異なる堆積技術も用いることが可能である。
【産業上の利用可能性】
【００３４】
本発明に従う方法は、単一のバイポーラトランジスタよりもより複雑なデバイスに非常に良く適用されることができる。前記デバイスは、多くの異なるアクティブまたはパッシブ電子または半導体構成部材を具えることができる。前記トランジスタは、ＢＩ(Ｃ)ＭＯＳ ＩＣ(Bipolar (Complementary) Metal Oxide Semiconductor Integrated Circuit)の一部を形成することもできる。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの厚さ方向の断面を示す概略図である。
【図２】図２は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの厚さ方向の断面を示す概略図である。
【図３】図３は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの厚さ方向の断面を示す概略図である。
【図４】図４は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの厚さ方向の断面を示す概略図である。
【図５】図５は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの厚さ方向の断面を示す概略図である。
【図６】図６は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの厚さ方向の断面を示す概略図である。
【図７】図７は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの組成の厚さ方向の断面プロファイルを示す概略図である。
【図８】図８は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの組成の厚さ方向の断面プロファイルを示す概略図である。
【図９】図９は、本発明に従う方法を用いる製造における一段階の、本発明に従う半導体デバイスの組成の厚さ方向の断面プロファイルを示す概略図である。
【図１】
2009510755.tif 000003
【図２】
2009510755.tif 000004
【図３】
2009510755.tif 000005
【図４】
2009510755.tif 000006
【図５】
2009510755.tif 000007
【図６】
2009510755.tif 000008
【図７】
2009510755.tif 000009
【図８】
2009510755.tif 000010
【図９】
2009510755.tif 000011
【国際調査報告】
2009510755.tif 000012
2009510755.tif 000013