(57)【要約】  以下の方法ステップを包含する、半導体基板（１）上にダイヤフラム（１００）を作製するための方法が記載される：ａ）半導体基板（１）を用意し；ｂ）該半導体基板（１）に溝（２）を形成し、ただしこの場合、各溝（２）の間に半導体基板（１）から成るウェブ（３）を残しておき；ｃ）前記溝（２）の壁（２１）に沿って熱酸化法によって酸化物層（６１）を形成し；ｄ）先行した方法ステップにおいて半導体基板（１）に形成されたカバー層（７）に進入開口（７）を形成して、半導体基板（１）を前記ウェブ（３）の範囲で露出させ；ｅ）方法ステップｄ）で露出された半導体基板（１）を、前記酸化物層（６１）と前記カバー層（７）とに対して選択的な方法によって等方性エッチングし、この場合、前記ウェブ（３）に前記カバー層（７）の下で、少なくとも１つの溝（２）の酸化物層（６１）によって側方で画定される少なくとも１つの中空室（４）を形成し；ｆ）前記カバー層（７）に設けられた前記進入開口（７１）を閉鎖するために閉鎖層（１００）を析出させる。
2009525881.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）上にダイヤフラム（１００）を作製するための方法において、以下の方法ステップ：
ａ）半導体基板（１）を用意し；
ｂ）該半導体基板（１）に溝（２）を形成し、ただしこの場合、各溝（２）の間に半導体基板（１）から成るウェブ（３）を残しておき；
ｃ）前記溝（２）の壁（２１）に沿って熱酸化法によって酸化物層（６１）を形成し；
ｄ）先行した方法ステップにおいて半導体基板（１）に形成されたカバー層（７）に進入開口（７）を形成して、半導体基板（１）を前記ウェブ（３）の範囲で露出させ；
ｅ）方法ステップｄ）で露出された半導体基板（１）を、前記酸化物層（６１）と前記カバー層（７）とに対して選択的な方法によって等方性エッチングし、この場合、前記ウェブ（３）に前記カバー層（７）の下で、少なくとも１つの溝（２）の酸化物層（６１）によって側方で画定される少なくとも１つの中空室（４）を形成し；
ｆ）前記カバー層（７）に設けられた前記進入開口（７１）を閉鎖するために閉鎖層（１００）を析出させる；
より成る方法ステップを実施することを特徴とする、半導体基板上にダイヤフラムを作製するための方法。
【請求項２】
前記方法ステップｃ）において、前記溝（２）の壁（２１）に沿って半導体層（５１）を析出させ、かつ引き続き熱酸化させ、ただし半導体層（５１）の析出時に溝開口（２２）の直径を減少させ、前記溝（２）のアスペクト比を高めることにより、酸化物層（６１）を形成する、請求項１記載の方法。
【請求項３】
半導体層（５２）を、ウェブ（３）の範囲における半導体基板（１）の表面上にも析出させ、かつ引き続き酸化させ、この場合、酸化された半導体層（６２）が、あとでカバー層（７）を形成する、請求項２記載の方法。
【請求項４】
半導体層（５１）を析出させる際に前記溝（２）を狭めて、前記溝（２）内にそれぞれ小さな開口幅を有するギャップを残し、この場合、引き続き半導体層（５１）を酸化させる際に、前記溝（２）の内部にそれぞれ１つの中空の酸化物コラム（６１０）を形成する、請求項２または３記載の方法。
【請求項５】
半導体層（５１）を析出させる際に前記溝（２）を狭めて、前記溝（２）内にそれぞれ狭いギャップを残し、引き続き半導体層（５１）を酸化させる際に該ギャップを酸化物で完全に満たし、前記溝（２）の内部にそれぞれ１つの細い中実の酸化物コラム（６１１）を形成する、請求項２または３記載の方法。
【請求項６】
半導体層（５１，５２）としてポリシリコンまたはゲルマニウムを使用する、請求項２から５までのいずれか１項記載の方法。
【請求項７】
ポリシリコンまたはゲルマニウムをＬＰＣＶＤ法によって析出させる、請求項６記載の方法。
【請求項８】
前記方法ステップｂ）において、前記溝（２）を、あとでカバー層（７）を形成するハードマスク（８）によって形成する、請求項１記載の方法。
【請求項９】
前記方法ステップｃ）において、前記溝（２）の壁（２１）に沿って半導体基板（１を熱酸化させることにより、酸化物層（６１）を形成する、請求項８記載の方法。
【請求項１０】
前記方法ステップｄ）において、溝開口（２２）とほぼ等しい開口幅を有する進入開口（７１）を形成する、請求項１から９までのいずれか１項記載の方法。
【請求項１１】
前記方法ステップｆ）において閉鎖層（１００）を析出させる際に、中空の酸化物コラム（６１０）をも閉鎖する、請求項４、８、９または１０記載の方法。
【請求項１２】
前記方法ステップｃ）において酸化物層（６１）を形成した後にかつ前記方法ステップｄ）において進入開口（７１）を形成する前に、犠牲層（９）を析出させ、この場合、前記溝（２）を閉鎖し、前記方法ステップｅ）における等方性エッチングの際に前記犠牲層（９）を再び除去する、請求項２、３、４、１０または１１記載の方法。
【請求項１３】
請求項１から１２までのいずれか１項記載の方法により作製されたダイヤフラム（１００）を備えたマイクロマシニング型の構成エレメントであって、ダイヤフラム（１００）が、当該マイクロマシニング型の構成エレメントの半導体基板（１）に形成された少なくとも１つの中空室（４）の上に張り渡されており、ダイヤフラム（１００）が、前記中空室（４）の範囲に配置された少なくとも１つの細い支持構造体（６１０，６１１）によって支持されている形式のものにおいて、支持構造体（６１０，６１１）が、半導体（１，５１）の熱酸化により形成された中空または中実の細い酸化物コラムとして形成されていることを特徴とする、ダイヤフラムを備えたマイクロマシニング型の構成エレメント。
【請求項１４】
ダイヤフラム（１００）が、前記中空室（４）の範囲で、該中空室（４）を直接上方へ向かって仕切っているカバー層（７）に配置されており、該カバー層（７）と支持構造体（６１０，６１１）とが、１つの共通の酸化物層（６１）を形成している、請求項１３記載のマイクロマシニング型の構成エレメント。
【請求項１５】
ダイヤフラム（１００）が、前記中空室（４）の範囲で、該中空室（４）を直接上方へ向かって仕切っているハードマスク層（８）に配置されている、請求項１３または１４記載のマイクロマシニング型の構成エレメント。
【発明の詳細な説明】
【技術分野】
【０００１】
背景技術
本発明は、半導体基板上にダイヤフラムを作製するための方法に関する。さらに本発明は、このようなダイヤフラムを備えたマイクロマシニング型の構成エレメント、たとえばマイクロマシニング型のセンサに関する。
【０００２】
自己支持能力を備えた無支持式のダイヤフラムは種々のマイクロマシニング型の構成エレメント、たとえば圧力センサまたはマスフローセンサ（質量流量センサ）のセンサ構成エレメントにおいて使用される。用途および使用される測定原理に応じて、各ダイヤフラムには種々異なる要求が課せられる。
【０００３】
特に熱測定原理に基づいた機械的なセンサ、たとえばマスフローセンサは、そのヒータエレメントおよび温度フィーラの良好な熱絶縁、つまり断熱を必要とする。このためには、現在、自己支持能力を備えた無支持式のダイヤフラムが使用される。このようなダイヤフラムは「バルクマイクロマシニング技術」で作製される。この方法の場合、ウェーハ全体を通じてシリコンのエッチングが行われる。このような誘電性のダイヤフラムを表面マイクロマシニング技術（ＯＭＭ）で作製することはセンサチップの生産ならびにこれに続く組立て・結合技術において大きな利点を提供する。特に、ＯＭＭ技術で作製された、支持された誘電性のダイヤフラムは、機械的な安定性および良好な断熱性に関するその大きなポテンシャルによりすぐれている。この場合、良好な断熱性を達成するためには、小さな肉厚さの支持構造体を備えたできるだけ深い空洞（Kaverne）が形成されなければならない。それと同時に、実際のダイヤフラム層はできるだけ薄く保持されなければならない。
【０００４】
このようなダイヤフラムを作製するためには、既に種々の方法が知られている。
【０００５】
すなわち、ドイツ連邦共和国特許出願公開第１０１３０３７９号明細書には、たとえば中実な酸化されたコラム上にダイヤフラムを形成する作製方法が記載されている。しかし、中実な酸化物コラムとして形成された支持構造体に基づき、こうして作製されたダイヤフラムはまだ基板に対して比較的高い熱伝導率を有している。
【０００６】
ドイツ連邦共和国特許出願公開第１０３５２００１号明細書には、とりわけダイヤフラムが酸化物の中空コラムにより支持されるようなダイヤフラムセンサを作製するための技術が記載されている。中空の支持構造体の著しく低い肉厚さに基づき、より僅かな熱伝達が生ぜしめられ、ひいてはダイヤフラムと基板との間の改善された断熱が生ぜしめられる。しかし、支持構造体が、基板に配置された積層体の内部に形成される前記方法では、デザイン自由度が著しく制限されている。すなわち、特に空洞の深さは積層体の層厚さにより制限されている。さらに、開口幅はトレンチ深さとは無関係ではなく、空洞を再び気密に閉鎖するためには２つの閉鎖層が必要となる。
【０００７】
さらにドイツ連邦共和国特許出願公開第１０１４４８４７号明細書に基づき、ダイヤフラムが中実な酸化物コラム上に作製される方法が公知である。これらのコラムは、予め基板に構造化された溝内に誘電体を析出させることにより形成される。引き続き、基板はダイヤフラムの下でバックエッチングされる。しかし、中実な酸化物コラムに基づき、基板に対するダイヤフラム層の断熱は制限されている。
【０００８】
このような公知先行技術から出発して、本発明の課題は、特に良好な断熱を有する、半導体基板上でのダイヤフラムのための作製方法を提供することである。さらに、本発明の課題は、このようなダイヤフラムを備えたマイクロマシニング型の構成エレメントを提供することである。
【０００９】
この課題は、請求項１の特徴部に記載の特徴を有する、半導体基板上にダイヤフラムを作製するための方法、すなわち以下の方法ステップ：
ａ）半導体基板を用意し；
ｂ）該半導体基板に溝を形成し、ただしこの場合、各溝の間に半導体基板から成るウェブを残しておき；
ｃ）前記溝の壁に沿って熱酸化法によって酸化物層を形成し；
ｄ）先行した方法ステップにおいて半導体基板に形成されたカバー層に進入開口を形成して、半導体基板を前記ウェブの範囲で露出させ；
ｅ）方法ステップｄ）で露出された半導体基板を、前記酸化物層と前記カバー層とに対して選択的な方法によって等方性エッチングし、この場合、前記ウェブに前記カバー層の下で、少なくとも１つの溝の酸化物層によって側方で画定される少なくとも１つの中空室を形成し；
ｆ）前記カバー層に設けられた前記進入開口を閉鎖するために閉鎖層を析出させる；
より成る方法ステップを実施することを特徴とする、半導体基板上にダイヤフラムを作製するための方法により解決される。さらに上記課題は、請求項１３の特徴部に記載の特徴を有する、ダイヤフラムを備えたマイクロマシニング型の構成エレメント、すなわちダイヤフラムが、当該マイクロマシニング型の構成エレメントの半導体基板に形成された少なくとも１つの中空室の上に張り渡されており、ダイヤフラムが、前記中空室の範囲に配置された少なくとも１つの細い支持構造体によって支持されている形式のマイクロマシニング型の構成エレメントにおいて、支持構造体が、半導体の熱酸化により形成された中空または中実の細い酸化物コラムとして形成されていることを特徴とする、ダイヤフラムを備えたマイクロマシニング型の構成エレメントにより解決される。本発明の別の有利な実施態様、構成および思想は、それぞれ請求項２〜請求項１２もしくは請求項１４以下に記載されている。
【００１０】
本発明による方法は、深いトレンチ溝と、ダイヤフラムの下に、空洞を形成する中空室を形成するための気相エッチングとの組合せをベースとしている。このことは本発明によれば、第１の方法ステップにおいてまず、用意された半導体基板に複数の溝を形成する（トレンチエッチング）ことによって達成される。このときに、各溝の間には半導体基板から成るウェブが残る。次いで、溝の壁に沿って、熱酸化法によって酸化物層が形成される。引き続き、先行した方法ステップにおいて半導体基板上に形成されたカバー層に、半導体基板に到達するための進入開口がエッチングされ、これによりウェブの範囲で半導体基板が露出される。露出された半導体基板を進入開口の範囲において等方性エッチングすることにより、カバー層の下で半導体ウェブに少なくとも１つの中空室が形成される。このときに、エッチングは酸化物およびカバー層に対して選択的な方法によって行われるので、形成された中空室は側方で、少なくとも１つの溝の酸化物層によって仕切られる。最後に、閉鎖層が析出され、これによりカバー層における進入開口が再び閉鎖される。この方法において特に有利になるのは、これによって形成された支持構造体が極めて小さな肉厚さを有していることである。このことは、基板からのダイヤフラムの特に良好な熱絶縁、つまり断熱を生ぜしめる。
【００１１】
本発明の有利な実施態様では、前記溝の壁に沿って半導体層を析出させ、かつ引き続き熱酸化させ、ただし半導体層の析出時に溝開口の直径を減少させ、前記溝のアスペクト比を高めることにより、酸化物層が形成される。この方法において特に有利になるのは、特に表面におけるトレンチ溝の開口幅が、溝の深さとは十分に無関係に形成され得ることである。これにより、ダイヤフラムのために必要とされる閉鎖層をも比較的薄く設計することができる。このことは、ダイヤフラムの熱伝導率に対して好都合な影響を与える。なぜならば、ダイヤフラム層の厚さと共に特に横方向（lateral.）の熱伝導率が減じられるからである。さらに、より薄い閉鎖層はダイヤフラムの熱容量に対しても好都合な影響を与える。
【００１２】
本発明の別の有利な実施態様では、半導体層が、ウェブの範囲における半導体基板の表面上にも析出され、かつ引き続き酸化される。ウェブの範囲では、酸化された半導体層が引き続き、進入開口を構造化するためのカバー層を形成する。これにより、プロセスは単純化される。なぜならば、付加的なカバー層を析出させなくて済むからである。
【００１３】
本発明の特別な変化形では、半導体層を析出させる際に前記溝が狭められて、前記溝内にそれぞれ小さな開口幅を有するギャップが残され、この場合、引き続き半導体層を酸化させる際に、前記溝の内部にそれぞれ１つの中空の酸化物コラムが形成される。溝の狭い開口幅には、溝開口を閉鎖するために必要となる閉鎖層が特に薄く形成され得るという利点がある。これにより、ダイヤフラムの熱伝導率もしくは熱容量を減少させることができる。
【００１４】
本発明の特に有利な実施態様では、半導体層を析出させる際に前記溝が狭められて、前記溝内にそれぞれ狭いギャップが残され、引き続き半導体層を酸化させる際に該ギャップが酸化物で完全に満たされ、この場合、前記溝の内部にそれぞれ１つの細い中実の酸化物コラムが形成される。こうして形成された酸化物コラムは極めて小さな直径を有している。これにより、基板に対するダイヤフラムの断熱が改善される。
【００１５】
本発明のさらに別の有利な実施態様では、半導体層としてポリシリコンまたはゲルマニウムが使用される。こうして形成された半導体層は、ウェブに空洞を形成するためのシリコン基板のバックエッチング（Rueckaetzen）時に同じくエッチングされる。ポリシリコンまたはゲルマニウムはＬＰＣＶＤ（低圧ＣＶＤ）法によって析出させられると有利である。この方法は、溝の壁に薄いポリシリコン層またはゲルマニウム層を被着させるために特に好適である。
【００１６】
本発明の特別な変化形では、前記溝が半導体基板にハードマスクを用いて形成される。このハードマスクはあとでカバー層を形成する。ハードマスクにおける開口幅は、その下に形成された溝の開口幅よりも典型的には小さく形成されているので、これらの開口を閉鎖するためには比較的薄い閉鎖層で十分となる。このことはダイヤフラムの熱伝導率および熱容量に対して好都合な影響を与える。
【００１７】
本発明の有利な実施態様では、ハードマスク層によって形成された溝の壁に沿って半導体基板を熱酸化させることにより、酸化物層が形成される。この場合には、付加的な半導体層の析出が不要となるので、プロセス手間が減じられる。
【００１８】
本発明のさらに別の有利な実施態様では、カバー層に、溝開口とほぼ等しい開口幅を有する進入開口が形成される。これにより、進入開口および溝開口の閉鎖が簡単化される。開口を閉鎖するために必要となる層厚さは最適化される。
【００１９】
本発明のさらに別の実施態様では、酸化物層を形成した後にかつ進入開口を形成する前に、犠牲層が析出される、この場合、前記溝が完全に閉鎖され、等方性エッチングの際に前記犠牲層は再び除去される。この犠牲層を用いて、引き続き行われるフォトレジストの塗布プロセスを均一に実施することができることが確保される。
【００２０】
以下に、本発明の実施例を図面につき詳しく説明する。
【００２１】
図１Ａ〜図１Ｄは、中空の支持構造体を有する、半導体基板上にダイヤフラムを作製するための本発明による方法の第１実施例の種々の方法ステップを示す断面図であり；
図２Ａ〜図２Ｃは、中実の支持構造体を有する、半導体基板上にダイヤフラムを作製するための本発明による方法の第２実施例の種々の方法ステップを示す断面図であり；
図３Ａ〜図３Ｅは、中空の支持構造体とカバー層としてのハードマスク層とを有する、半導体基板上にダイヤフラムを作製するための本発明による方法の第３実施例の種々の方法ステップを示す断面図である。
【００２２】
図１Ａ、図１Ｂ、図１Ｃおよび図１Ｄには、半導体基板上にダイヤフラムを作製するための本発明による方法の第１実施例が示されている。この場合、あとから空洞を形成する範囲において、有利にはフォトレジストマスクとエッチングステップとを用いて半導体基板（１）に複数の深い溝（２）が設けられる。長孔の形の溝（２）が形成されると有利である。しかし、別の形状（円形もしくは正方形のコラム、短形状等）も考えられる。溝形状は、あとから形成されるダイヤフラムの支持構造体の形状およびあとから形成される閉鎖層の所要の厚さをも決定する。
【００２３】
溝（２）のエッチングはレジスト層またはハードマスク層（硬質マスク層）を用いて行われると有利である。このレジスト層またはハードマスク層は半導体基板（１）に被着され、引き続き構造化もしくはパターン化される（図示しない）。
【００２４】
図１Ａには、あとから空洞を形成する範囲に有利には深い溝（２）が形成されている半導体基板（１）が図示されている。半導体基板としては、シリコンが使用されると有利である。溝（２）のエッチングにより、シリコンから成るウェブ（３）が形成されている。これらのウェブ（３）には、あとで空洞が形成される。溝（２）は概略的にしか図示されていない。溝（２）の数、形状および分布はその都度の用途に応じて決定される。
【００２５】
あとから形成されるダイヤフラムのための支持構造体（６１０）を形成するためには、その後に溝（２）の露出している面に半導体層（５）が析出される。このときに、半導体材料から成る半導体層（５）はウェブ（３）上にも析出される。半導体材料としては、多結晶性のシリコンが使用されると有利である。この多結晶性のシリコンは適当な析出方法、たとえばＬＰＣＶＤ（低圧ＣＶＤ）法を用いて、半導体基板（１）上にできるだけ均一に析出される。多結晶性のシリコンから成る半導体層（５）の層厚さは、トレンチ溝（２）が完全に埋められるのではなく、溝開口（２２）の直径だけが減じられるように決定される。引き続き、多結晶性のシリコン、つまりポリシリコンから成る半導体層（５）の表面が熱酸化法を用いて酸化されるので、半導体層（５）のシリコン表面全体にわたって薄いシリコン酸化物層（６）が形成される。これにより溝（２）の内側には、中空の酸化物コラム（６１０）が形成される。これらの酸化物コラム（６１０）はあとでダイヤフラム（１００）のための支持構造体を形成する。このことは図１Ｂに図示されている。
【００２６】
図１Ｃに示したように、次の方法ステップにおいて別の層（９）、有利には多結晶性のシリコンがシリコン酸化物層（６）上に析出される。この層（９）は犠牲層として働き、存在する溝開口（２２）を閉鎖するので、小さなトポロジを有する閉じられた表面が形成される。この閉じられた表面は後続のフォトリソグラフィステップを可能にする。このフォトリソグラフィステップにより、多結晶性のシリコン層（９）と、その下に位置するシリコン酸化物層（６）とに、有利にはプラズマプロセスによって開口を設けることができる。カバー層（７）として働く酸化物層（６）に設けられた開口（７１）は、シリコン基板である半導体基板（１）の後続のエッチングのために半導体基板（１）に到達するための進入開口を成す。
【００２７】
進入開口（７１）の直径は、閉鎖層（１００）の所要の厚さをできるだけ小さく保持するために、ポリシリコン層（５）の酸化後の溝開口（２２）の幅よりも小さく保持されると有利である。進入開口（７１）の数、配置および形状は原理的には自由に選択可能であるが、特に形成したい空洞のその都度の空間的な広がりに左右される。
【００２８】
引き続き、シリコンから成る半導体基板（１）は、空洞（４）を形成するために、ウェブ（３）において進入開口（７１）によって適当な方法を用いてバックエッチングされ得る。この場合、シリコン酸化物に対して選択的である等方性エッチング法が選択されると有利である。このためには、特に気相エッチング（たとえばＣｌＦ３を用いた気相エッチング）が挙げられる。このエッチング過程では、シリコン酸化物から成るカバー層（６２）の下方の多結晶性のシリコン（５２）も除去される。最後に、ウェブ（３）はバルクシリコン（１）のバックエッチングによって内部からくり抜かれる。このときに、所望の空洞を形成する中空室（４）が形成される。これらの中空室（４）は側方で、トレンチ溝（２）により形成された酸化物層（６１）によって画定される。中空室（４）の深さは形成されたトレンチ溝（２）の深さよりも小さい。
【００２９】
図１Ｄに示したように、溝（２）内に形成された酸化物コラム（６１０）は、これらの酸化物コラム（６１０）が、エッチングにより形成された空洞（４）よりも深く半導体基板（１）内に突入するように形成されると有利である。したがって、ダイヤフラム（１００）の、支持構造体として働く薄い酸化物コラム（６１０）が十分な安定性を提供することが確保される。
【００３０】
エッチングステップの際には、多結晶性のシリコンから成る犠牲層（９）も一緒に除去されると有利である。この場合、多結晶性のシリコンはトレンチ溝（２）から有利には完全に除去される。
【００３１】
次の方法ステップにおいて、進入開口（７１）と溝開口（２２）とを閉鎖するために、ダイヤフラムの範囲に閉鎖層（１００）が析出される。この閉鎖層（１００）は一般に固有のダイヤフラムを形成する。この固有のダイヤフラムに対して別の機能層を加工することができる。閉鎖層（１００）は有利には誘電性の材料、たとえばシリコン酸化物、窒化ケイ素またはこれら両材料から成る組合せ材料から成っている。閉鎖層（１００）の析出時に、誘電性の材料は、溝（２）もしくは空洞（４）が埋められることなしにトレンチ溝（２）の開口範囲（２２）もしくは進入開口（７１）にしか析出されない。オプショナルには、閉鎖層（１００）を公知の方法（たとえばＣＭＰ、プラズマプロセス）によって平坦化することができる。閉鎖層（１００）の所要の厚さは、橋渡ししたい開口幅に著しく依存している。開口が広幅になるにつれて、開口の閉鎖はますます困難となる。第１に、開口にわたって閉鎖層内部に凹部が形成され、これらの凹部が凹凸のある表面を招く。このような凹凸面はダイヤフラムに配置された機能性のエレメントの機能を損なう恐れがあるので、凹部を補償するためには一層暑いダイヤフラム層が必要となる。さらに、過度に広幅の開口幅の場合、析出された材料が、カバーしたい固有の溝またはギャップにも到達してしまう恐れがあり、このことはやはり望ましくない効果を招く恐れがある。
【００３２】
以下に、図２Ａ、図２Ｂおよび図２Ｃにつき、本発明による方法の択一的な別のプロセス実施を詳しく説明する。このプロセスは大体において、図１Ａ〜図１Ｄに示した第１の方法実施例と同様に進行するが、しかし中空の酸化物コラムが形成されるのではなく、細い中実の酸化物コラム（６１１）が形成される。完全に閉じられた溝（２）に基づき、第１の方法実施例において必要とされた犠牲層（９）の析出はもはや必要とならない。
【００３３】
図２Ａには、図１Ａと同様に、先行したステップにおいて３つの溝（２）が形成されているシリコン基板（１）が示されている。引き続き次の方法ステップにおいて、図１Ａ〜図１Ｄに示した第１のプロセス実施と同様に多結晶性のシリコン層（５）が析出され、引き続き酸化される。析出されたシリコン層（５）は、図１Ｂに示した半導体層とは異なり、より厚く形成されるので、溝（２）は小幅のギャップを除いて狭められる。ほぼ溝深さに相当する深さを有する高いアスペクト比を有するギャップが形成されると有利である。このことは図２Ｂに図示されている。
【００３４】
後続の熱酸化によって、溝（２）はシリコン酸化物で完全に埋められるので、溝（２）の内部には中実な酸化物コラム（６１１）が形成され、これらの酸化物コラム（６１１）が、あとでダイヤフラム（１００）のための支持構造体を形成する。表面が完全に閉じられるので、中空室（４）をエッチングするための進入開口（７１）を形成するためのリソグラフィを、別の犠牲層（９）なしに行うことができる。
【００３５】
溝（２）の間に、あとから空洞を形成する中空室（４）を形成するためには、第１の方法実施例（図１Ｃ〜図１Ｄ）と同様の方法が行われる。ダイヤフラムはこの場合にも、気相エッチング（ＧＰＡＥ）および誘電性の閉鎖層（１００）の被着によって形成される。
【００３６】
図３Ａ、図３Ｂ、図３Ｃ、図３Ｄおよび図３Ｅには、本発明による方法のさらに別の変化実施例が示されている。図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｃにそれぞれ図示した両方法シーケンスとは異なり、支持構造体として働く酸化物コラム（６１）はシリコン基板（１）の直接的な酸化により溝（２）内に形成される。
【００３７】
このためには、第１の方法ステップにおいてシリコン基板（１）に溝（２）がエッチングされる。図３Ａに示したように、このためには硬質マスク層、つまりハードマスク層（８）が使用される。このハードマスク層（８）はシリコン基板（１）上に析出され、引き続き公知の形式で構造化される。この場合、ハードマスク層（８）には開口（８１）が形成され、引き続き、これらの開口（８１）を通じて溝（２）がエッチングされる。ハードマスク材料としては、たとえば熱ＣＶＤ酸化物またはＰＥＣＶＤ（プラズマＣＶＤ）酸化物が適している。上で既に説明した方法実施例とは異なり、ハードマスク層（８）は溝（２）のエッチング後に除去されるのではなく、中空室（４）を形成するためのカバー層（７）として引き続き使用される。この方法変化形において有利となるのは、ハードマスク層（８）における開口幅が、シリコン基板（１）における、これによって形成された深いトレンチ溝（２）の開口幅よりも著しく小さいことである。これにより、これらの開口（８１）のあとからの閉鎖が容易にされる。
【００３８】
あとから形成されるダイヤフラム（１００）を支持する酸化物コラム（６１）を形成するためには、トレンチ溝（２）の側壁（２１）が熱酸化によって酸化物層（６１）によって完全に覆われる。このときに溝（２）内に形成された中空の酸化物コラム（６１０）は、あとでダイヤフラム（１００）のための支持構造体を形成する。このことは図３Ｂに示されている。
【００３９】
第１実施例（図１Ａ〜図１Ｄ）と同様に、進入開口（７１）を形成するために行われるリソグラフィステップの前に溝（２）をフォトレジストに対して遮蔽するために犠牲層（９）が必要とされる。材料としては、多結晶性のシリコンが使用されると有利である。引き続き、カバー層（７）として働くハードマスク層（８）にフォトリソグラフィによって進入開口（７１）が形成される。図３Ｃに示したように、進入開口（７１）はハードマスク層（８）にトレンチ溝（２）の上で形成された開口（８１）とほぼ等しい開口幅を有している。引き続き、図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｃに示した実施例と同様にウェブ（３）に気相エッチングによって中空室（４）が形成される。図３Ｄには、完成された空洞（４）が示されている。ハードマスク層（８）に形成された進入開口（７１）と開口（８１）とを閉鎖しかつダイヤフラムを形成するための閉鎖層（１００）の析出も、既に説明したようにして行われる。
【００４０】
図１Ｄ、図２Ｃおよび図３Ｅに示したように、析出された閉鎖層（１００）は空洞（４）にわたって張り渡され、このときに閉鎖層（１００）は支持構造体（６１０，６１１）によって支持され、この支持構造体（６１０，６１１）は細い中空または中実の酸化物コラムによって形成されている。閉鎖層（１００）は固有のダイヤフラムの基本構造体を形成し、この基本構造体の上に使用事例に応じて別の機能性の層もしくは構造体が形成され得る。閉鎖したい開口（７１，８１）は本発明によれば極めて小さな開口幅を有しているので、析出された閉鎖層（１００）は慣用のダイヤフラムに比べて特に薄くなる。
【００４１】
進入開口（７１）の数および分布は本発明による方法の全ての実施例において原理的に自由に選択可能である。このことは、これらの進入開口（７１）の形状にも云える。これらのパラメータは、形成したい空洞のそれぞれの空間的な広がりに左右される。特に、たとえば細長い進入開口（７１）または１つまたは複数の溝（２）を取り囲む進入開口（７１）も考えられる。空洞（４）の数、形状および配置も、任意に変化することができる。しかし、空洞の形成はとりわけ、ダイヤフラム（１００）を基板（１）から熱的にできるだけ良好に絶縁する、つまり断熱するという目的を持って行われる。したがって、支持エレメントの低い密度を有する、支持エレメント（６１）および空洞（４）の構成が有利である。それと同時に、本発明によれば、閉鎖層（１００）をできるだけ薄く形成し得るようにするために、特に狭い溝開口（２２）が形成される。
【００４２】
特許請求の範囲、発明の詳細な説明および図面に記載されている本発明の特徴は、単独の形でも、組み合わされた形でも、本発明にとって重要になり得る。
【図面の簡単な説明】
【００４３】
【図１Ａ】中空の支持構造体を有する、半導体基板上にダイヤフラムを作製するための本発明による方法の第１実施例の第１の方法ステップを示す断面図である。
【図１Ｂ】本発明による方法の第１実施例の第２の方法のステップを示す断面図である。
【図１Ｃ】本発明による方法の第１実施例の第３の方法のステップを示す断面図である。
【図１Ｄ】本発明による方法の第１実施例の第４の方法のステップを示す断面図である。
【図２Ａ】中実の支持構造体を有する、半導体基板上にダイヤフラムを作製するための本発明による方法の第２実施例の第１の方法ステップを示す断面図である。
【図２Ｂ】本発明による方法の第２実施例の第２の方法のステップを示す断面図である。
【図２Ｃ】本発明による方法の第２実施例の第３の方法のステップを示す断面図である。
【図３Ａ】中空の支持構造体とカバー層としてのハードマスク層とを有する、半導体基板上にダイヤフラムを作製するための本発明による方法の第３実施例の第１の方法ステップを示す断面図である。
【図３Ｂ】本発明による方法の第３実施例の第２の方法のステップを示す断面図である。
【図３Ｃ】本発明による方法の第３実施例の第３の方法のステップを示す断面図である。
【図３Ｄ】本発明による方法の第３実施例の第４の方法のステップを示す断面図である。
【図３Ｅ】本発明による方法の第３実施例の第５の方法のステップを示す断面図である。
【図１Ａ】
2009525881.tif 000003
【図１Ｂ】
2009525881.tif 000004
【図１Ｃ】
2009525881.tif 000005
【図１Ｄ】
2009525881.tif 000006
【図２Ａ】
2009525881.tif 000007
【図２Ｂ】
2009525881.tif 000008
【図２Ｃ】
2009525881.tif 000009
【図３Ａ】
2009525881.tif 000010
【図３Ｂ】
2009525881.tif 000011
【図３Ｃ】
2009525881.tif 000012
【図３Ｄ】
2009525881.tif 000013
【図３Ｅ】
2009525881.tif 000014
【国際調査報告】
2009525881.tif 000015
2009525881.tif 000016
2009525881.tif 000017
2009525881.tif 000018
2009525881.tif 000019
2009525881.tif 000020