(57)【要約】  画像センサは、一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート及び第２のゲートを有する電荷結合素子と、電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、ＣＣＤ対ＣＣＤ転送ゲートの一方側に第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に第２のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを含み、ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されている。
2009545133.tif 000002
【特許請求の範囲】
【請求項１】
画像センサであって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート及び第２のゲートを有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に第２のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを含み、ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されている画像センサ。
【請求項２】
請求項１記載の画像センサであって、前記複数の画素から最も遠い電荷結合素子へのＣＣＤ転送ゲートにドレインによって接続された電荷ドレインを更に備える画像センサ。
【請求項３】
請求項１記載の画像センサであって、前記色フィルタ・パターンは、２つの緑色画素、１つの赤色画素、及び１つの青色画素を有する２×２画素のベイヤー色フィルタ・パターンである画像センサ。
【請求項４】
画像センサであって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート、第２のゲート、第３のゲート及び第４のゲートをその順に有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲート又は前記第３のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第４のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを含み、
ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、第４のゲートは全て、電気接続されている画像センサ。
【請求項５】
請求項３記載の画像センサであって、前記複数の画素から最も遠い電荷結合素子へのＣＣＤ転送ゲートにドレインによって接続された電荷ドレインを更に備え、前記ＣＣＤ転送ゲートへのドレインが前記ＣＣＤ対ＣＣＤ転送ゲートに電気接続されている画像センサ。
【請求項６】
請求項４記載の画像センサであって、前記色フィルタ・パターンは、２つの緑色画素、１つの赤色画素、及び１つの青色画素を有する２×２画素のベイヤー色フィルタ・パターンである画像センサ。
【請求項７】
画像センサを動作させる方法であって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素を提供する工程と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子を提供する工程であって、それぞれの電荷結合素子が第１のゲート、第２のゲート、第３のゲート、及び第４のゲートを順に有する工程と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器を提供する工程と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲート又は前記第３のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第４のゲートそれぞれがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートを提供する工程とを含み、
ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、第４のゲートは全て、電気接続されており、ＣＣＤ対ＣＣＤ転送ゲートは第１のモードで動作され、前記第１のモードでは、前記複数の画素は全て、画素を加算することなく、前記電荷結合素子のうちの少なくとも２つから読み出され、前記電荷結合素子のうちの２つは、各電荷行を保持することが必要であり、ＣＣＤ対ＣＣＤ転送ゲートは第２のモードで動作され、前記第２のモードでは、同じ色の連続した２つの色は、一電荷結合素子のみが前記複数の画素からの各電荷行を保持する必要があるように前記電荷結合素子のうちの１つ又は複数内で加算される方法。
【請求項８】
画像センサであって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が、２ｎ個おきのゲートが第３のゲートで置き換えられる以外は、交番する第１のゲート及び第２のゲートを有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの他方側に前記第２のゲート又は前記第３のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを備え、
ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、ｎは１を超える整数である画像センサ。
【請求項９】
画像センサを動作させる方法であって、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素を提供する工程と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が、２ｎ個のゲートおきのゲートが第３のゲートで置き換えられる以外は、交番する第１のゲート及び第２のゲートを有する電荷結合素子を提供する工程と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器を提供する工程と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第３のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートを提供する工程と、
ＣＣＤ対ＣＣＤ転送ゲート全てを電気接続する工程と、
第１のゲート全てを電気接続する工程と、
第２のゲート全てを電気接続する工程と、
第３のゲート全てを電気接続する工程とを含み、
第１のモードでは、前記複数の画素全てが、画素を加算することなく、前記電荷結合素子のうちの少なくとも２つから読み出され、前記電荷結合素子のうちの２つは、各電荷行を保持することが必要であり、第２のモードでは、同じ色のｎ個の画素が、前記電荷結合素子のうちの１つ又は複数内で加算され、２／ｎ個の電荷結合素子は、前記複数の画素からの一電荷行を保持することが必要であり、ｎは１を超える整数である方法。
【請求項１０】
ｎが２である、請求項９記載の方法。
【請求項１１】
ｎが３である、請求項９記載の方法。
【請求項１２】
ｎが４である、請求項９記載の方法。
【請求項１３】
ｎが５である、請求項９記載の方法。
【請求項１４】
請求項１０記載の方法であって、１つおきの第３のゲートが第４のゲートで置き換えられ、第３のモードでは、前記電荷結合素子のうちの１つ又は複数内で４個の画素が加算される方法。
【請求項１５】
請求項１１記載の方法であって、１つおきの第３のゲートが第４のゲートで置き換えられ、第３のモードでは、前記電荷結合素子のうちの１つ又は複数内で６個の画素が加算される方法。
【請求項１６】
カメラであって、
画像センサを備え、前記画像センサは、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート及び第２のゲートを有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを含み、
ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されているカメラ。
【請求項１７】
請求項１６記載のカメラであって、前記複数の画素から最も遠い電荷結合素子へのＣＣＤ転送ゲートにドレインによって接続された電荷ドレインを更に備え、前記ＣＣＤ転送ゲートへのドレインが前記ＣＣＤ対ＣＣＤ転送ゲートに電気接続されているカメラ。
【請求項１８】
請求項１６記載のカメラであって、前記色フィルタ・パターンは、２つの緑色画素、１つの赤色画素、及び１つの青色画素を有する２×２画素のベイヤー色フィルタ・パターンであるカメラ。
【請求項１９】
カメラであって、
画像センサを備え、前記画像センサは、
一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート、第２のゲート、第３のゲート、及び第４のゲートをその順に有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲート又は前記第３のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第４のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを備え、
ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、第４のゲートは全て、電気接続されているカメラ。
【請求項２０】
請求項１９記載のカメラであって、前記複数の画素から最も遠い電荷結合素子へのＣＣＤ転送ゲートにドレインによって接続された電荷ドレインを更に備え、前記ＣＣＤ転送ゲートへのドレインが前記ＣＣＤ対ＣＣＤ転送ゲートに電気接続されているカメラ。
【請求項２１】
請求項１９記載のカメラであって、前記色フィルタ・パターンは、２つの緑色画素、１つの赤色画素、及び１つの青色画素を有する２×２画素のベイヤー色フィルタ・パターンであるカメラ。
【請求項２２】
カメラであって、
画像センサを備え、前記画像センサは、一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素と、
１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が、２ｎ個おきのゲートが第３のゲートで置き換えられる以外は、交番する第１のゲート及び第２のゲートを有する電荷結合素子と、
前記電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、
ＣＣＤ対ＣＣＤ転送ゲートの一方側に前記第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に前記第２のゲート又は前記第３のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを備え、
ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されており、第３のゲートは全て、電気接続されており、ｎは１を超える整数であるカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、画素アレイを読み出す３つ以上の水平電荷結合素子の分野に関し、特に、画素加算によるビデオ・フレーム・レートでの低減された分解能画像、又はフル分解能画像を複数の水平電荷結合素子（ＣＣＤ）が読み出すことを可能にする水平電荷結合素子の分野に関する。
【背景技術】
【０００２】
米国特許第４５１３３１３号、第５１６４８０７号、第５８４１５５４号、及び米国特許出願公開第２００５／００６２８６８号には、ｍ列の電荷をｍ個のＨＣＣＤレジスタに配分する複数出力の水平電荷結合素子（ＨＣＣＤ）が開示されている。前述の出力構造は、ベイヤー色フィルタ・パターンからの電荷を、レジスタ毎一色に分離するものでなく、ストライプ状色フィルタ配置を必要とし、これは、好適な画像品質には望ましくなく、更に、増加したフレーム・レートの場合、画素の水平加算が可能でない。
【０００３】
本発明は、ベイヤー色フィルタ・パターンの使用を可能にし、ＨＣＣＤ内の画素の水平加算を可能にする。
【０００４】
米国特許第４８０７０３７号及び第５１８９４９８号には、第１のＨＣＣＤとは異なるチャネル・ドーピング・レベルを第２のＨＣＣＤが有することを必要とするという望ましくない構成を有する複数出力のＨＣＣＤが開示されている。余分なドーピングには、より多くの処理工程及びマスク・レベルが必要である。
【０００５】
本発明は、第２のＨＣＣＤにおいて、余分なドーピングを必要としない。
【０００６】
米国特許第５２１６４８９号及び第６００２１４６号には、２つのＨＣＣＤ間の転送ゲートを必要とする複数出力ＨＣＣＤが開示されている。これは、より多くの構成部分を必要とする、より複雑なＨＣＣＤクロック・ドライバである。ＨＣＣＤ内の画素の水平加算も開示されていない。
【０００７】
本発明は２つのクロック・レベルのみを必要とし、前述の２つのレベルは、ＨＣＣＤクロック全てに使用される。
【０００８】
米国特許第５９９５２４９号は、複数出力のＨＣＣＤを例証するが、その構成又はタイミング信号についての情報は何も提供しない。更に、より高速なフレーム・レートの場合、ＨＣＣＤ内の画素の水平加算も開示しない。
【０００９】
米国特許第６７８１６２８号には、複数出力のＨＣＣＤが開示されているが、より高速なフレーム・レートの場合、ＨＣＣＤ内の画素の水平加算を開示しない。更に、偶数列及び奇数列の場合、ＨＣＣＤと画素アレイとの間の別個の制御ゲートも必要である。
【００１０】
本発明では、偶数列及び奇数列は、画素アレイとＨＣＣＤとの間の別個の制御ゲートを有することを必要としない。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、上記課題の１つ又は複数を解決することに関する。
【課題を解決するための手段】
【００１２】
要約すれば、本発明の一局面によれば、本発明は、一方向で一画素おきに同じ色を有する少なくとも２つの色の色フィルタ・パターンでオーバレイされた複数の画素を含む画像センサと、１つおきの画素色フィルタ繰り返しパターンに平行に配向された３つ以上の電荷結合素子であって、それぞれの電荷結合素子が第１のゲート及び第２のゲートを有する電荷結合素子と、電荷結合素子のうちの少なくとも２つの出力における電荷検出増幅器と、ＣＣＤ対ＣＣＤ転送ゲートの一方側に第１のゲートがあり、ＣＣＤ対ＣＣＤ転送ゲートの反対側に第２のゲートがある、隣接した電荷結合素子を接続するＣＣＤ対ＣＣＤ転送ゲートとを提供し、ＣＣＤ対ＣＣＤ転送ゲートは全て、電気接続されており、第１のゲートは全て、電気接続されており、第２のゲートは全て、電気接続されている。
【図面の簡単な説明】
【００１３】
【図１ａ】疑似２相ＣＣＤを示す図である。
【図１ｂ】真の２相ＣＣＤを示す図である。
【図２】４つのＣＣＤを有する本発明の第１の実施例の一実現形態を示すＨＣＣＤの図である。
【図３】画素アレイからの２行の電荷を第１の実施例のＨＣＣＤに転送するための電荷のパスを示す図である。
【図４】第１の実施例のＨＣＣＤにおける電荷の読み出しを示す図である。
【図５】図４における電荷の転送のクロック・ドライバ・タイミングを示す図である。
【図６】６つのＣＣＤを有する本発明の第２の実施例の一実現形態を示すＨＣＣＤの図である。
【図７】時間ステップＴ１における電荷パケットの場所を示す図である。
【図８】時間ステップＴ２における電荷パケットの場所を示す図である。
【図９】時間ステップＴ３における電荷パケットの場所を示す図である。
【図１０】時間ステップＴ４における電荷パケットの場所を示す図である。
【図１１】時間ステップＴ５における電荷パケットの場所を示す図である。
【図１２】時間ステップＴ６における電荷パケットの場所を示す図である。
【図１３】時間ステップＴ７における電荷パケットの場所を示す図である。
【図１４】図７乃至図１２における電荷の転送のクロック・ドライバ・タイミング図である。
【図１５】図７乃至図１３における電荷の転送のクロック・ドライバ・タイミング図である。
【図１６】フル分解能読み出しの場合の第２の実施例の３つのＣＣＤを備えたＨＣＣＤを示す図である。
【図１７】２画素加算読み出しの第２の実施例の３つのＣＣＤを備えたＨＣＣＤを示す図である。
【図１８】本発明の第３の実施例の時間Ｔ１における電荷の場所を示す図である。
【図１９】第３の実施例の時間Ｔ２における電荷の場所を示す図である。
【図２０】第３の実施例の時間Ｔ３における電荷の場所を示す図である。
【図２１】第３の実施例の時間Ｔ４における電荷の場所を示す図である。
【図２２】第３の実施例の時間Ｔ５における電荷の場所を示す図である。
【図２３】第３の実施例の時間Ｔ６における電荷の場所を示す図である。
【図２４】第３の実施例の時間Ｔ７における電荷の場所を示す図である。
【図２５】第３の実施例の時間Ｔ８における電荷の場所を示す図である。
【図２６】第３の実施例の時間Ｔ９における電荷の場所を示す図である。
【図２７】第３の実施例の時間Ｔ１０における電荷の場所を示す図である。
【図２８】第３の実施例の時間Ｔ１１における電荷の場所を示す図である。
【図２９】第３の実施例の時間Ｔ１２における電荷の場所を示す図である。
【図３０】第３の実施例の時間Ｔ１３における電荷の場所を示す図である。
【図３１】第３の実施例の時間Ｔ１４における電荷の場所を示す図である。
【図３２】第３の実施例の時間Ｔ１５における電荷の場所を示す図である。
【図３３】第３の実施例の時間Ｔ１６における電荷の場所を示す図である。
【図３４】第３の実施例の時間Ｔ１７における電荷の場所を示す図である。
【図３５】図１８乃至図３４における電荷の転送のクロック・ドライバ・タイミング図である。
【図３６】２画素加算、３画素加算、４画素加算、５画素加算、及び２又は４画素加算の場合の第３の実施例のＣＣＤ毎のゲート順序付けを示す図である。
【図３７】本発明の画像センサを有するカメラを示す図である。
【発明を実施するための形態】
【００１４】
本発明の前述及びその他の局面、目的、構成及び利点は、好ましい実施例、及び特許請求の範囲の以下の詳細な説明をレビューし、添付図面を参照することで、より明確に理解され、認識されよう。
【００１５】
本発明は、複数の水平電荷結合素子を使用し、４つ以下の水平クロック・ドライバを使用する画素加算による低減された分解能の、より高いフレーム・レートの画像、又はフル分解能画像を読み出すという以下の利点を有する。
【実施例】
【００１６】
本発明は好ましい実施例を参照しながら説明している。しかし、当該技術分野における当業者は、本発明の範囲から逸脱しない限り、変形及び修正を行うことが可能である。
【００１７】
ＣＣＤシフト・レジスタ・ゲートは、真の２相型又は疑似２相型として規定される。図１ａ及び図１ｂは、２相ＣＣＤの２つのタイプ間の差を示す。各シフト・レジスタ・ゲートは、絶縁体１０上にＨ１ゲート及びＨ２ゲートを有する。第１の導電タイプ（通常、ｎ型）のＣＣＤ埋め込みチャネル１１は、第２の導電タイプ（通常、ｐ型）のウェル又は基板１２上にある。電荷の転送の方向を制御するためのチャネル・ポテンシャル障壁のインプラント１３も存在している。本発明のこの詳細な説明を通して、ゲートとして識別された部分は、真の２相タイプ、又は疑似２相タイプであり得る。
【００１８】
本発明の第１の実施例を図２に示す。これは、色Ａ、Ｂ、Ｃ及びＤの複数の画素１００を備える画像センサである。色は通常、Ａ及びＤが緑色であり、Ｂが青色であり、Ｃが赤色であるベイヤー色フィルタ・パターンであるが、これに限定されるものでない。水平電荷結合素子（ＨＣＣＤ）は３つ以上存在している（１０１、１０２、１０３及び１０４）。本発明は、４つのＨＣＣＤのみに限定されず、５つ以上のものが、図２に示す例の拡張形であり、これは、当業者には明らかであろう。各ＨＣＣＤは、同じ２つのクロック信号Ｈ１及びＨ２によって駆動される。ゲートＨ１及びＨ２は交番し、画素アレイの列毎のゲートは１つである。ゲートＨ１又はＨ２はそれぞれ、真の２相ＣＣＤゲート又は疑似２相ＣＣＤゲートであり得る。Ｈ１ゲート及びＨ２ゲートが補完的にクロッキングされると、ＨＣＣＤ全てにおける電荷が、各ＨＣＣＤの端部における電荷検出出力増幅器１０６、１０７、１０８及び１０９に向けて移動する。各ＨＣＣＤ間には、隣接するＨＣＣＤ間で電荷が転送されることを可能にする転送ゲートＨＴＧがある。ＨＴＧそれぞれも、真の２相ＣＣＤゲート又は疑似２相ＣＣＤゲートである。ＨＴＧは、Ｈ２ゲートからの電荷パケット全体をＨＴＧゲート下に保持することができるよう構成される。別の同等の設計は、Ｈ１ゲートからの電荷を受け取るためにＨＴＧゲートを配置するというものである。
【００１９】
最後のＨＣＣＤ１０４の下には、転送ゲートＨＴＧにより、最後のＨＣＣＤ１０４に結合された高速電荷ダンプ・ドレイン１０５がある。これは、画素アレイ１００からの電荷行全体が、ＨＣＣＤからクロックアウトされる代わりに、ドレインにすばやく廃棄されることを可能にする。
【００２０】
このＨＣＣＤ構造の利点は、２つの高周波クロッキング信号Ｈ１及びＨ２、並びに１つの低周波クロッキング信号ＨＴＧのみを必要とするという点である。図３は、４つのＨＣＣＤ１０１、１０２、１０３及び１０４のうちのそれぞれに画素アレイ１００から電荷パケットがどのようにして流れるかを示す。画素アレイ１００からの２行の電荷が、４つのＨＣＣＤ間で配分される。第１の行から、色ＤはＨＣＣＤ１０４に行き、色ＣはＨＣＣＤ１０３に行く。次の行から、色ＢはＨＣＣＤ１０２に行き、色ＡはＨＣＣＤ１０１に行く。各ＨＣＣＤは、一色のみを含む。出力増幅器の電気回路の利得を色毎に違ったふうに調節することが可能であるので、ＨＣＣＤそれぞれが一色を含むことが効果的である。更に、Ｈ１及びＨ２のクロック・サイクル毎に、２×２の一画素カーネル全体が、出力増幅器１０６、１０７、１０８及び１０９で同時にサンプリングされる。
【００２１】
２行の電荷がそれらそれぞれのＨＣＣＤに転送されると、Ｈ１クロック及びＨ２クロックは次いで、補完的に高周波でクロッキングして、図４に示すように、出力増幅器１０６、１０７、１０８及び１０９に向けて電荷を移動させる。電荷移動のタイミング図を図５に示す。Ｖ１クロック線及びＶ２クロック線は、２相画素アレイ垂直ＣＣＤタイミングの場合である。本発明は、２相ＶＣＣＤに限定されない。３つ以上の相のＶＣＣＤを使用することができる。インタレース読み出し又は電荷加算を使用するＶＣＣＤも使用することができる。
【００２２】
図５における時間Ｔ１では、第１の行の電荷が画素アレイ１００からＨＣＣＤ１０１及び１０２に転送される。Ｔ１とＴ２との間の時間は図３に対応する。図３では、第１の電荷行が、ＨＣＣＤ１０１及び１０２からＨＣＣＤ１０３及び１０４に移動される。時間Ｔ２では、第２の電荷行が、画素アレイ１００からＨＣＣＤ１０１及び１０２に転送される。ここで、４つのＨＣＣＤは、電荷で満ちた状態であり、時間Ｔ３では、ＨＣＣＤは、図４に対応する出力増幅器に向けて電荷をクロッキングし始める。
【００２３】
本発明の第２の実施例は、より速い読み出しモードでＨＣＣＤを動作させることに関する。ディジタル・カメラはこの場合、高分解能のシングル・ショット写真、及び、より低い分解能の毎秒３０フレームのビデオを撮影することが必要である。この第２の実施例は、ＨＣＣＤ内の２つの画素を水平方向に加算して各ＨＣＣＤの読み出しレートを倍にするよう第１の実施例を修正することができるやり方を示す。
【００２４】
図６は、本発明の第２の実施例を示す。各ＨＣＣＤ２０１、２０２，２０３、２０４、２０５及び２０６は、各ＨＣＣＤに沿って、電荷検出出力増幅器２０８、２０９、２１０、２１１、２１２及び２１３に向けて電荷を移動させるための４つの制御ゲート１Ａ、２Ａ、１Ｂ及び２Ｂを有する。示されているＨＣＣＤは６つであり、転送ゲートＴＧ及びＴＧ１が、ＨＣＣＤ間の電荷の転送を制御する。ＴＧ１転送ゲートは、領域２２０内のＨＣＣＤ２０１及び２０２の間にのみある。残りのＴＧ転送ゲートは全て、電気接続され、領域２２１、２２２、２２３及び２２４内にある。高速電荷ダンプ・ドレイン２０７に電荷を転送するために、領域２２５内のＴＧに電気接続されたゲートも存在している。本発明の第２の実施例は、図６のゲート１Ａ及び１Ｂが互いに接続され、ゲート２Ａ及び２Ｂ、並びにゲートＴＧ１及びＴＧが接続されている場合、図２の第１の実施例の６出力バージョンに機能的に同等である。よって、フル分解能のシングル・ショット写真モードでは、ＨＣＣＤはなお、２つの高周波クロック信号及び１つの低周波転送ゲート・クロック信号を必要とするに過ぎない。
【００２５】
次に、第２の実施例の半分解能倍速ビデオ読み出しモードを説明する。処理は図６から始まる。図６では、第１の行は画素アレイ２００から最上位の２つのＨＣＣＤに転送される。色ＣはＨＣＣＤ２０１の１Ａゲート及び１Ｂゲートに入り、色Ｄは、ＨＣＣＤ２０１の２Ａ及び２Ｂのゲートを通って、ＴＧ１ゲートに進む。
【００２６】
次の工程は図７に示す。ＨＣＣＤ２０１内の１Ｂゲート下の色電荷パケットＣは２ゲート、先に進む一方、１Ａゲート下の色電荷パケットＣは静止状態のままである。これにより、２つの色電荷パケットＣが加算される。色Ｄの電荷パケットがＴＧ１ゲートからＨＣＣＤ２０２に転送された後、同様の処理がＨＣＣＤ２０２において行われる。図６は、電荷加算の結果を示す。電荷パケットＣ及びＤの周りの２重の円は、２つの電荷パケットの和であることを示している。
【００２７】
次に、色Ｄの電荷パケットが、領域２２１内のＴＧゲート下に転送され、色Ｃの電荷パケットがＴＧ１ゲート及びＨＣＣＤ２０２を介して転送されている間、そこに保持される。色Ｄの電荷パケットは加算されているので、領域２２１には、空きのＴＧゲートが存在している。前述の空きのＴＧゲートは、図９に示すように、加算された色Ｃの電荷パケットで満たされる。同時に、画素アレイ２００からの次の画素行がＨＣＣＤ２０１及びＴＧ１２２０に転送される。
【００２８】
次に、２つの色Ａ及びＢの電荷パケットがＨＣＣＤ２０１及び２０２において加算される一方、既に加算された色Ｃ及びＤの電荷パケットは、図１０に示すように、次のＴＧ領域２２２に向けて転送される。
【００２９】
図１１では、加算された色Ａ、Ｂ、Ｃ及びＤの電荷パケットがＴＧゲート２２１及び２２２下に保持されている間、別の行の色Ｃ及びＤが画素アレイ２００からＨＣＣＤ２０１及びＴＧ１  ２２０に転送される。
【００３０】
同じ色の２つの電荷パケットを加算する前述の処理は、最下位の４つのＨＣＣＤ２０３、２０４、２０５及び２０６に電荷が満たされるまで繰り返される。この場合、ＨＣＣＤは、画素アレイ２００からの４電荷行全体を含む。ＨＣＣＤ２０１及び２０２は空きである。ＨＣＣＤが読み出された場合、増幅器２０８及び２０９は、電力を節減するようオフにすることが可能である。この加算処理では、フル分解能読み出しモードのような３行及び６出力の代わりに、４行及び４出力が読み出される。
【００３１】
図１４は、４電荷行をＨＣＣＤに転送するためのタイミング・シーケンスを示す。図７は時間Ｔ１において電荷パケットがある場所を示し、図８は時間Ｔ２において電荷パケットがある場所を示し、図９は時間Ｔ３において電荷パケットがある場所を示し、図１０は時間Ｔ４において電荷パケットがある場所を示し、図１１は時間Ｔ５において電荷パケットがある場所を示し、図１２は時間Ｔ６において電荷パケットがある場所を示す。図１４のＶ１クロック信号及びＶ２クロック信号は、新たな行の電荷パケットが画素アレイ２００から転送される時間を示すためにのみ示す。Ｖ１及びＶ２は、使用することができる多くのタイプのＶＣＣＤクロッキングの一例としてのみ、２相ＣＣＤクロッキングとして示す。３相ＶＣＣＤクロッキング、４相ＶＣＣＤクロッキング、又は５相以上のＶＣＣＤクロッキングを使用することができる。ＶＣＣＤは又、マルチフィールドのインタレース読み出しであり得、又は、垂直画素加算機能を有し得る。
【００３２】
本発明の第２の実施例は、同時読み出しの４行のみに限定されない。図１３は、第５の電荷行をＨＣＣＤ２０２に入れるための画素加算の更に１つの工程を示す。この場合、ＨＣＣＤ２０１のみが空きである。フル分解能で読み出すために３電荷行を要する時間と同じ時間で５電荷行をＨＣＣＤから１／２分解能で読み出すことが可能である。図１５は、１／２分解能で５電荷行を読み出すタイミング図を示す。時間ステップＴ７は図１３に対応する。
【００３３】
異なる数のＨＣＣＤレジスタを備えた、第２の実施例の多くの同等の変形が存在している。例えば、一変形は、図１６に示す３つのＨＣＣＤシフト・レジスタを有するというものである。高速電荷ダンプ・ドレイン３０７は、サブウインドウ・モードの場合、又はＶＣＣＤの余分な電荷を流す場合に、電荷行全体をすばやく空けるために使用される。フル電荷読み出しの場合、第１の２つのＨＣＣＤ３０１及び３０２を使用して、画素アレイ３００から、一度に一行、読み出す。増幅器３０８及び３０９のみが、フル分解能読み出しのために電力供給される。半分解能倍速読み出しモードでは、２重加算された電荷パケットが、図１７に示すようにＨＣＣＤ３０２及び３０３から読み出される。増幅器３０９及び３１０のみが、半分解能倍速モードで電力供給される。ＨＣＣＤレジスタ３０２及び３０３は、ＨＣＣＤ毎の電荷読み出しの量を倍にするために２電荷行を含む。
【００３４】
図１６で、レジスタ３０１及び３０２における電荷パケットがレジスタ３０２及び３０３にシフトダウンされ、次いで、増幅器３０９及び３１０から読み出される場合、画像センサから増幅器３０８全体を省略することができる。３つのＨＣＣＤレジスタを使用した前述の例は、本発明のＨＣＣＤ構造が、偶数のＨＣＣＤレジスタにのみ限定されないことを示す。
【００３５】
本発明の第３の実施例は、同じ色の３つの水平画素をＨＣＣＤ内で加算することができるやり方を示す。これにより、ビデオ・フレーム・レートでの１／３分解能画像読み出しが行われる。
【００３６】
図１８は第３の実施例を示す。これは、色Ａ、Ｂ、Ｃ及びＤの複数の画素４００を備える画像センサである。色は通常、Ａ及びＤが緑色であり、Ｂが青色であり、Ｃが赤色であるベイヤー色フィルタ・パターンであるが、これに限定されるものでない。Ａ、Ｂ、Ｃ及びＤが全て同色であるか、又は無色（パンクロ）である単一の色装置であってもよい。電荷検出出力増幅器４０８、４０９、４１０及び４１１を備えた４つのＨＣＣＤシフト・レジスタ４０１、４０２、４０３及び４０４が存在している。第１の２つのＨＣＣＤシフト・レジスタ４０１及び４０２は３つのゲートＨ１、Ｈ２及びＨ３を有する。Ｈ１ゲート及びＨ２ゲートは交番し、６つおきのゲートがＨ３ゲートになる。Ｈ１とラベリングされたゲートは全て、互いに接続される。Ｈ２とラベリングされたゲートは全て、互いに接続される。Ｈ３とラベリングされたゲートは全て、互いに接続される。この例では、他の２つのＨＣＣＤシフト・レジスタ４０３及び４０４は、Ｈ１ゲート及びＨ２ゲートのみを有する。同様な変形には、ＨＣＣＤシフト・レジスタ４０３及び４０４の６つおきのゲートがＨＣＣＤ４０１及び４０２のようなＨ３ゲートである場合がある。
【００３７】
ＨＣＣＤ４０１及びＨＣＣＤ４０２間には、ＨＣＣＤ４０１からＨＣＣＤ４０２に電荷を転送するために領域４１５内に転送ゲートＴＧ１がある。ＴＧ１ゲートは、Ｈ１ゲート、Ｈ２ゲート、及びＨ３ゲートと同じ量の電荷を保持することができる。領域４１６、４１７及び４１８内のＴＧゲートは、残りのＨＣＣＤシフト・レジスタと、高速電荷ダンプ・ドレイン４０７との間の電荷の転送を制御する。
【００３８】
次に、電荷加算処理を説明する。図１８乃至図３４の図それぞれは、図３５上の時間ラベルに対応するＴ１乃至Ｔ１７のタイムスタンプを有する。図１８の時間Ｔ１では、第１の行の色Ａ及び色ＢがＨＣＣＤ４０１及び転送ゲートＴＧ１領域４１５に転送される。図１９では、色Ｂの電荷がＴＧ１領域４１５からＨＣＣＤ４０２に転送される一方、色Ａの電荷はＨＣＣＤ４０１に留まる。次に、図２０では、Ｈ１ゲート及びＨ２ゲートはクロッキングされる一方、Ｈ３ゲートは高電荷保持状態に維持される。これは、２つの電荷パケットに、Ｈ３ゲート下で保持された電荷パケットに追随させ、上記電荷パケットと加算させるという効果を有する。結果は図２１に示す。３つの電荷パケットの和を表すための３重同心円はこの場合、各電荷パケットの場所を示す。次いで、加算された電荷パケットが、図２２に示すように、ＴＧ転送ゲート及びＴＧ１転送ゲートに転送される。次に、ＴＧ１転送ゲート下の電荷のみがＨＣＣＤ４０２に転送される一方、ＴＧ転送ゲート内の電荷は移動しない。これは、色Ａの電荷パケットが、図２３における色Ｂの電荷パケットに追随することを可能にする。次いで、図２４では、色Ｃ及び色Ｄを含む第２の電荷行がＨＣＣＤ４０１及びＴＧ１領域４１５に転送される一方、先行して加算された電荷行は、転送ゲートＴＧ領域４１６下に保持される。Ｈ３ゲート下に一電荷パケットを保持することにより、次の２つの電荷パケットが第１の電荷パケットに加算されることを可能にすることにより、第２の電荷行が加算される。図２５では、Ｈ１ゲート及びＨ２ゲートのクロックは、Ｈ３ゲート下で電荷を静止状態に維持する一方で、順方向に電力供給される。図２６では、加算された色Ｄの電荷パケットが、空きのＴＧ領域４１６に転送され、色Ｃの電荷パケットはＴＧ１領域４１５に転送される。図２７及び図２８では、電荷パケットは、ＴＧ領域４１６及び４１７の次の行に転送される。加算された電荷パケットの次のフル・セットがＴＧ領域４１６に蓄積されている間、ＴＧ領域４１７における加算された電荷パケットのフル・セットは、そこで待つ。図２９では、第３の電荷の色Ａ及び色Ｂの行が、ＨＣＣＤ４０１及びＴＧ１領域４１５に転送されている。Ｈ１ゲート及びＨ２ゲートをクロッキングして、同じ色の３つの電荷パケットの和を累積している間、Ｈ３ゲート下に一電荷パケットを保持することにより、図３０で加算される。図３１では、加算された色Ｂの電荷パケットがＴＧ領域４１６に転送され、加算された色Ａの電荷パケットがＴＧ１領域４１５に転送される。図３２では、加算された色Ａの電荷パケットをＨＣＣＤ４０２を介してＴＧ領域４１６まで転送して、加算電荷パケットの完全な群を構成する。図３３では、加算電荷パケットは全て、ＨＣＣＤ４０３及びＨＣＣＤ４０４に転送される。
【００３９】
最後に、図３４では、ＨＣＣＤ４０３及びＨＣＣＤ４０４は、２つのＨＣＣＤシフト・レジスタにのみ、３行の加算された電荷を含む。前述の電荷加算ビデオ・モード中に、増幅器４０８及び４０９をオフにして電力を節減する。ＨＣＣＤにおける前述の３画素加算処理が、垂直ＣＣＤシフト・レジスタ内の３画素行の加算と組み合わせると、ちょうど１／９の分解能の高品質ビデオ画像が得られる。
【００４０】
これまで、第３の実施例について、３つの画素を合計する場合について説明している。これは、２つの画素から、何れの任意の数の画素加算にも容易に拡張することが可能である。例えば、ｎ個の画素を加算することが望ましいとする。ＨＣＣＤシフト・レジスタは、交番するＨ１ゲート及びＨ２ゲートを有し、２ｎ個のゲート毎のゲートがＨ３ゲートで置き換えられる。２つの画素を加算することが望ましい場合、４つのゲート毎のゲートがＨ３ゲートになる。図１８に示すＨＣＣＤでは、３つの画素を加算するよう設定され、よって、２×３個、すなわち６個のゲート毎のゲートがＨ３ゲートになる。５つの画素を加算するためには、１０個のゲ―ト毎のゲートがＨ３ゲートになる。画素加算の組合せも可能である。２画素又は４画素を加算することが可能なＨＣＣＤレジスタの組を構成するためには、４つのゲート及び８つのゲート毎に、別個に制御可能なＨ３ゲートが存在することになる。
【００４１】
第１のＨＣＣＤ４０１におけるＨ１ゲート、Ｈ２ゲート及びＨ３ゲートの順序付けは、２画素加算、３画素加算、４画素加算、５画素加算、又は２若しくは４画素加算について図３６に示す。
【００４２】
図３７は、本発明の実施例のうちの１つを使用する画像センサ６００を使用したカメラ６１０を示す。前述のカメラにより、１つの出力のみを備えた画像センサと比較して増加させた写真撮影レートについて表した複数出力ＨＣＣＤシフト・レジスタを使用したフル分解能写真が撮影される。更に、動画像の記録の場合、少なくとも３０フレーム／秒のフレーム・レートで、より低い分解能にモードを変えることもできる。より低い分解能モードは、画像プレビュー、自動露出、及び自動フォーカスにも使用することが可能である。本発明は、フル分解能及び３０フレーム／秒での数百万個の画素（５百万個の画素をゆうに超える）を備えた画像センサを読み出すのに十分なＨＣＣＤシフト・レジスタを供給する方法を提供する。
【００４３】
本発明は、ベイヤー色フィルタ・パターンなどの２×２色画素パターンの場合において説明している。これは、２×２色パターンのみに限定されるものでない。本発明は、各側部上に３つ以上の画素の単位セルを備えた色パターンにも提供することができる。  
（構成部分のリスト）
１０  絶縁体
１１  ＣＣＤ埋め込みチャネル
１２  基板
１３  チャネル・ポテンシャル障壁インプラント
１００  複数の画素又は画素アレイ
１０１  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
１０２  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
１０３  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
１０４  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
１０５  高速電荷ダンプ・ドレイン
１０６  電荷検出出力増幅器
１０７  電荷検出出力増幅器
１０８  電荷検出出力増幅器
１０９  電荷検出出力増幅器
２００  画素アレイ
２０１  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
２０２  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
２０３  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
２０４  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
２０５  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
２０６  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
２０７  高速電荷ダンプ・ドレイン
２０８  電荷検出出力増幅器
２０９  電荷検出出力増幅器
２１０  電荷検出出力増幅器
２１１  電荷検出出力増幅器
２１２  電荷検出出力増幅器
２１３  電荷検出出力増幅器  
２２０  領域
２２１  領域
２２２  領域
２２３  領域
２２４  領域
２２５  領域
３００  画素アレイ
３０１  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
３０２  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
３０３  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
３０７  高速電荷ダンプ・ドレイン
３０８  増幅器
３０９  増幅器
３１０  増幅器
４００  複数の画素／画素アレイ
４０１  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
４０２  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
４０３  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
４０４  水平電荷結合素子（ＨＣＣＤ）／シフト・レジスタ
４０７  高速電荷ダンプ・ドレイン
４０８  電荷検出出力増幅器
４０９  電荷検出出力増幅器
４１０  電荷検出出力増幅器
４１１  電荷検出出力増幅器
４１５  領域
４１６  領域
４１７  領域
４１８  領域
６００  画像センサ
６１０  カメラ
【図１ａ】
2009545133.tif 000003
【図１ｂ】
2009545133.tif 000004
【図２】
2009545133.tif 000005
【図３】
2009545133.tif 000006
【図４】
2009545133.tif 000007
【図５】
2009545133.tif 000008
【図６】
2009545133.tif 000009
【図７】
2009545133.tif 000010
【図８】
2009545133.tif 000011
【図９】
2009545133.tif 000012
【図１０】
2009545133.tif 000013
【図１１】
2009545133.tif 000014
【図１２】
2009545133.tif 000015
【図１３】
2009545133.tif 000016
【図１４】
2009545133.tif 000017
【図１５】
2009545133.tif 000018
【図１６】
2009545133.tif 000019
【図１７】
2009545133.tif 000020
【図１８】
2009545133.tif 000021
【図１９】
2009545133.tif 000022
【図２０】
2009545133.tif 000023
【図２１】
2009545133.tif 000024
【図２２】
2009545133.tif 000025
【図２３】
2009545133.tif 000026
【図２４】
2009545133.tif 000027
【図２５】
2009545133.tif 000028
【図２６】
2009545133.tif 000029
【図２７】
2009545133.tif 000030
【図２８】
2009545133.tif 000031
【図２９】
2009545133.tif 000032
【図３０】
2009545133.tif 000033
【図３１】
2009545133.tif 000034
【図３２】
2009545133.tif 000035
【図３３】
2009545133.tif 000036
【図３４】
2009545133.tif 000037
【図３５】
2009545133.tif 000038
【図３６】
2009545133.tif 000039
【図３７】
2009545133.tif 000040
【国際調査報告】
2009545133.tif 000041
2009545133.tif 000042
2009545133.tif 000043