(57)【要約】【課題】  モータの１つの相に結合されており、かつ、電源と接地点との間に接続されているインバータステージ内を流れる電流の符号を間接的に測定する回路を提供する。【解決手段】  モータの相を、電源と接地点とに二者択一的に接続するために、インバータステージに結合されているゲートドライバ回路であって、電流符号検出回路を有するゲートドライバ回路を備えており、電流符号検出回路は、インバータステージのスイッチの転換を制御するために、インバータステージを流れる電流の符号、または逆起電力の符号を読み込む。【選択図】図３
2009529848.tif 000002
【特許請求の範囲】
【請求項１】
モータの１つの相に結合されたノードで接続されているハイサイドスイッチとローサイドスイッチとを有し、かつ、電源と接地点との間に接続されているインバータステージにおいて流れる電流、または、前記モータの相のコイル内に逆起電力（ＥＭＦ）によって誘起される電流の符号を間接的に測定する回路であって、
前記モータの相を、前記電源と接地点とに二者択一的に接続するために、前記インバータステージに結合されているゲートドライバ回路であって、電流符号検出回路を有するゲートドライバ回路を備えている回路において、
前記インバータステージのスイッチの転換を制御するために、前記電流符号検出回路は、前記インバータステージのノードにおいて流れる電流の符号を読み込み、そして、前記ゲートドライバ回路は、該読み込まれた電流の符号を用いる回路。
【請求項２】
前記電流符号検出回路は、前記電流の符号を検出する電流符号モードと、前記コイルの両端間の電圧をサンプルする電圧サンプルモードとを有する、請求項１に記載の回路。
【請求項３】
前記インバータステージは、ハイサイドフリーホイールダイオードおよびローサイドフリーホイールダイオードを有する整流器を備えており、ローサイドフリーホイールダイオードのカソードは、前記ノードで、ハイサイドフリーホイールダイオードのアノードに結合されており、ハイサイドフリーホイールダイオードのカソードは、電源に結合されており、ローサイドフリーホイールダイオードのアノードは、接地点に結合されている、請求項２に記載の回路。
【請求項４】
前記ゲートドライバ回路は、前記インバータステージの電圧を閾値と比較して、該比較の結果に応じて変化する出力を、前記インバータステージに供給するようになっている、請求項１に記載の回路。
【請求項５】
前記電圧サンプルモードにおいて、前記コイル中の電流が０まで減衰しているときに、前記逆起電力を読み込む、請求項２に記載の回路。
【請求項６】
駆動時、前記インバータステージは、その交差導通を防止するために、前記ハイサイドスイッチのターンオフと、前記ローサイドスイッチのターンオンとの間、および、前記ローサイドスイッチのターンオフと、前記ハイサイドスイッチのターンオンとの間にデッドタイムを挿入してなる、請求項１に記載の回路。
【請求項７】
前記デッドタイムは、前記ゲートドライバ回路内に組み込まれている、請求項７に記載の回路。
【請求項８】
前記デッドタイム中に、前記インバータステージは、一時的に第３状態に維持される、請求項８に記載の回路。
【請求項９】
前記電流符号検出回路がイネーブルされる前記電流符号モードにおいて、前記ゲートドライバ回路の出力、およびデッドタイムの挿入はイネーブルされ、前記電流符号検出回路がディスエーブルされると、前記ゲートドライバ回路の出力は、ディスエーブルされ、かつ、前記電圧サンプルモードは、イネーブルされる、請求項９に記載の回路。
【請求項１０】
前記モータの相の方向に流れる電流は、前記ローサイドフリーホイールダイオードをターンオンして、前記モータの相電圧を接地電圧に設定し、また、前記インバータステージの方向に流れる電流は、前記ハイサイドフリーホイールダイオードをターンオンして、前記モータの相電圧を、電源電圧に設定するようになっている、請求項４に記載の回路。
【請求項１１】
前記電流符号検出回路は、さらに、相読み込み比較器を備えており、この相読み込み比較器の出力は、ブートストラップダイオードエミュレータ回路を制御するようになっている、請求項７に記載の回路。
【請求項１２】
前記インバータステージが第３状態にあるとき、前記電流符号検出回路は、ディスエーブルされており、前記コイル中の電流は０まで減衰し、前記ゲートドライバ回路は、一定閾値に対する前記モータの相電圧の状態のサンプリングを可能にする、請求項９に記載の回路。
【請求項１３】
３相モータにおいて、相の２つが接地電圧にあり、かつ、該３相モータが、前記第３状態のインバータ・ステージに逆起電力を発生させているとき、該逆起電力によって生成される電圧は、該逆起電力の第３状態相に比例し、かつ、それと同相である、請求項１３に記載の回路。
【請求項１４】
前記３相モータの相電圧の接地交差の検出によって、前記逆起電力のゼロ交差を表わす信号が生成される、請求項１４に記載の回路。
【請求項１５】
前記電流符号検出回路がディスエーブルされる電圧サンプルモードにおいて、前記相電圧の接地交差検出はイネーブルされ、かつ、前記ゲートドライバ回路の出力はディスエーブルされる、請求項１５に記載の回路。
【請求項１６】
前記電圧サンプルモードは、モータの相電圧状態のサンプリングを作動させるために供給されるパルスサンプリング信号によって作動する、請求項１６に記載の回路。
【請求項１７】
前記モータの相電圧と一定閾値との間の比較は、前記電圧サンプルモードが作動するたびに更新される、請求項１７に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２００６年３月９日出願の米国仮特許出願第６０／７８０５５４号、および、２００７年３月７日出願の米国特許出願第１１／６８３１５０号に基づき、その優先権を要求するものであり、それらの開示内容の全てが、参照用として本出願に組み込まれる。さらに、２００３年１１月１２日出願の米国特許出願第１０／７１２８９３号、および、２００５年４月１９日出願の米国特許出願第１１／２０７４６５号の開示は、参照用として本出願に組み込まれる。
【０００２】
本発明は、モータを駆動するインバータに流れ込む／から流れ出る電流の符号の間接的な測定を実行することができて、かつ、相電圧の測定によって、モータのコイルに誘起される逆起電力（ＥＭＦ）電圧を読み込むことができる集積システムに関する。
【背景技術】
【０００３】
モータ駆動には、モータに電圧を供給するためのインバータブリッジが幅広く利用されている。このモータ駆動において、モータの誘導特性によって、コイル電流は、０まで減衰する前に、しばらくの間、インバータステージ内に流れ続ける。このことは、交流誘導モータおよびブラシレスモータの両方に当てはまる。さらに、特定の条件下のブラシレスモータにおいては、逆起電力によって、相ノード上に、モータの機械的速度に比例する電圧が誘起される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の１つの目的は、インバータのハーフブリッジ辺の電圧と閾値とを比較し、かつ、その比較結果に応じて変化する出力を供給することができるシステムを提供することである。
【０００５】
本発明の別の１つの目的は、モータを駆動するモータ駆動システムに用いたときに、センサレスモータ制御のために、モータに流れ込む／から流れ出る電流の符号、すなわち、電流の方向を読み込むシステムを提供することである。
【０００６】
いわゆる切替ノードＶＳにおける電流の符号を読み込むことによって、モータ制御のために、切替ノードの電圧リードに、Ａ／Ｄコンバータを接続する必要性をなくすことができる。
【０００７】
本発明のさらに別の１つの目的は、モータを駆動するモータ駆動システムに用いたときに、モータ電流が０まで減衰しているときのモータの逆起電力を読み込むことができるシステムを提供することである。
【課題を解決するための手段】
【０００８】
モータの１つの相に結合され、かつ、電源と接地点との間に接続されているインバータステージ内で流れる電流の符号を間接的に測定するか、または、モータの相のコイル内に逆起電力（ＥＭＦ）によって誘起される電圧の符号を間接的に測定する回路が提供される。この回路は、モータの相を、電源と接地点とに二者択一的に接続するために、インバータステージに結合されているゲートドライバ回路であって、電流符号検出回路を有するゲートドライバ回路を備えており、電流符号検出回路は、インバータステージのスイッチの転換を制御するために、インバータステージを流れる電流の符号、または、逆起電力の符号を読み込む。
【０００９】
本発明の他の特徴および利点は、添付図面を参照して行う、本発明の以下の説明から、明らかになると思う。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の一実施形態のシステム１０を示している。このシステム１０は、三相インバータブリッジ構成を備えており、その１つのインバータステージ（すなわち、スイッチ辺ステージ）１２だけが示されている。各インバータステージ１２は、２つのパワーデバイス、すなわち、ハイサイドスイッチＱ１およびローサイドスイッチＱ２を備えており、モータＭの１つの相に接続されている。インバータステージ１２は、ゲートドライバ集積回路ＧＤ１からなるゲート駆動システムによって制御される。各パワーデバイス、すなわち、ハイサイドスイッチＱ１、ローサイドスイッチＱ２は、直列に接続されている、それぞれのフリーホイールダイオードＤ１、Ｄ２を備えている。
【００１１】
インバータステージ１２は、モータに電流を流すことを可能にするパルス幅変調スキームにしたがって、モータＭの相を、電源１４と接地点とに二者択一に接続する。第３状態にあるときには、インバータ電流は、モータのインピーダンスにしたがって、０まで減衰する。
【００１２】
図２ａに示すように、インバータステージ１２を駆動したとき、インバータステージ１２は、ハイサイドスイッチＱ１のターンオフと、ローサイドスイッチＱ２のターンオンとの間に、いわゆるデッドタイムを挿入する。さらに、図２ｂに示すように、デッドタイムは、インバータの交差導通を防止するために、ローサイドスイッチＱ２のターンオフと、ハイサイドスイッチＱ１のターンオンとの間にも挿入される。システム１０のこの実装においては、デッドタイムは、ゲートドライバ集積回路ＧＤ１に組み込まれる。
【００１３】
デッドタイム挿入中に、インバータは、一時的に第３状態に維持される。その後、モータ電流の方向によって、フリーホイールダイオードＤ１とＤ２のどちらか一方がターンオンされ、その結果、相電圧は、電源電圧まで追い込まれる（図２ｂ）か、または、接地電圧まで追い込まれる（図２ａ）。より具体的には、図２ａに示すように、電流Ｉｐｈａｓｅが、モータに流れ込んでいた場合には、ローサイドのフリーホイールダイオードＤ２がターンオンされて、相電圧は接地レベルになる。あるいはまた、図２ｂに示すように、電流がインバータステージ１２に流れ込んでいた場合には、ハイサイドのフリーホイールダイオードＤ１がターンオンされて、相電圧は電源電圧になる。
【００１４】
このような理由によって、デッドタイム中の相電圧を読み込むことにより、電流の方向が示される。この目的のために、図３に示すように、ゲートドライバ集積回路ＧＤ１は、電流符号検出動作を行う電流符号モードを備えている。このモードは、イネーブルＥＮピンをオンに設定することによってイネーブルされる。ＥＮピンがオンになると、ゲートドライバ集積回路による出力、およびデッドタイムの挿入がイネーブルされる。ＥＮピンがオフになると、ＶBEMFモード（電圧サンプルモードとも呼ばれる）がオンになり、ＨＯピンおよびＬＯピンはディスエーブルされる。デッドタイムの期間は、５００ミリ秒〜５ナノ秒の範囲で、外部プログラム可能であって、入力ＤＴピンを介してＤＴ発生器回路２４に供給される。
【００１５】
ゲートドライバ集積回路ＧＤ１の他のピンには、Ｄ型フリップフロップ２２から、正または負の、ラッチされた相電流を受け取るオープンドレイン回路２０の出力であるＩＳピンが含まれる。ＩＮピンの電圧入力は、ＶＳピンと同相である。ＩＮピンがハイに設定されると、ＨＯピンがオンになる。ＩＮピンがローに設定されると、ＬＯピンがオンになる。出力ＨＯピンおよびＬＯピンは、それぞれ、インバータステージ１２（図１を参照）のハイサイドスイッチＱ１およびローサイドスイッチＱ２を駆動する信号を供給する。
【００１６】
電圧供給回路２６は、それぞれ、ＨＯピンおよびＬＯピンのためのＨＩＮ信号およびＬＩＮ信号をＤＴ発生器回路２４に、また、イネーブル信号ＥＮをディスエーブルアンドアラーム論理回路３０に供給する。さらに、不足電圧保護回路３２は、不足電圧状態が検出されたか否かを、ディスエーブルアンドアラーム論理回路３０に伝える。ＤＴ発生器回路２４は、それぞれ、ＨＩＮ信号およびＬＩＮ信号にデッドタイムを加えて構成されたＨＤＴ信号およびＬＤＴ信号を、ディスエーブルフィルタ３４に供給する。ディスエーブルフィルタ３４は、さらに、ディスエーブルアンドアラーム論理回路３０から、ＤＩＳ信号も受け取り、それぞれ、ＨＤＴ信号およびＬＤＴ信号にＤＩＳ信号を加えて構成されたＨＤＴDIS信号およびＬＤＴDIS信号を、ＨＯピンおよびＬＯピンをオン／オフに設定するＨＯ駆動回路３６およびＬＯ駆動回路３８に供給する。
【００１７】
図３のゲートドライバ集積回路ＧＤ１の信号は、次の表（表１）のとおりである。
【表１】
2009529848.tif 000003
【００１８】
ディスエーブルアンドアラーム論理回路３０およびＤＴ発生器回路２４は、それぞれ、アラーム信号および反転ＨＤＴ信号を、アラーム・フィルタ回路４０に供給する。アラーム・フィルタ回路４０は、遅延回路４２を介して、反転ＨＤＴ信号およびアラーム信号を有する相読み込み比較器コマンドＰＳＣCMDを、読み込み回路４４に供給する。アラーム信号は、内部障害、すなわち不足電圧およびＤＴDIS信号によって発生するディスエーブル信号である。アラーム信号が発生したとき、または、ＥＮ＝０のときに、ディスエーブル信号ＤＩＳがオンになる。
【００１９】
読み込み回路４４は、相読み込み比較器５６およびブートストラップダイオード・エミュレータドライバ５０を有する。この回路は、「BOOTSTRAP DIODE EMULATOR WITH DYNAMIC BACK-GATE BIASING AND SHORT-CIRCUIT PROTECTION（ダイナミックバックゲートバイアス回路および短絡防止回路を備えたブートストラップダイオード・エミュレータ）」という名称の、２００５年８月１９日に出願された米国特許出願第１１／２０７４６５号に記載されている。しかしながら、この特許文献に記載されている回路は、ブートストラップダイオード・エミュレータドライバ５０を駆動する目的でしか用いられていない。その回路を、センサレスモータ駆動の制御のために、本明細書に記載の目的に適合させることができることが実証された。
【００２０】
図４は、読み込み回路４４を、より詳細に示している。この読み込み回路４４は、２つのゲート制御回路および１つのダイナミックバックゲートバイアス回路を有するブートストラップダイオード・エミュレータドライバ５０を含んでいる。
【００２１】
第１のゲート制御回路は、ブートストラップダイオード・エミュレータＬＤＭＯＳ（横方向拡散ＭＯＳ）５２のゲートを駆動する。この回路は、ブートストラップキャパシタＣBSの両端間にハイサイドフローティング供給電圧ＶＢＳを発生させるように、ブートストラップダイオードをエミュレートする。ブートストラップダイオード・エミュレータドライバ５０および相読み込み比較器５６は、どちらも、ローサイド供給電圧ＶＣＣおよび論理接地ＶＳＳに接続されている。ブートストラップダイオード・エミュレータＬＤＭＯＳ ５２は、ローサイド供給電圧ＶＣＣとハイサイドフローティング供給電圧ＶＢＳとの間に接続されている。ハイサイドフローティング供給電圧ＶＢＳは、ブートストラップキャパシタＣBSの両端間に印加される。ブートストラップキャパシタＣBSの一端は、切替ノード（相）ＶＳに接続されている。相読み込み比較器コマンドＰＳＣCMDは、ＤＴ発生器回路２４によって供給される反転ＨＤＴ信号と、ディスエーブルアンドアラーム論理回路３０によって供給されるアラーム信号との和である。
【００２２】
本発明の図５に示す実施形態において、ＶＳ（切替ノードＶＳの電圧）が高電圧ＤＣ＋になり、かつ、ローサイド制御信号ＬＯが依然としてターンオンされているときに、相読み込み比較器５６は、ブートストラップダイオード・エミュレータＬＤＭＯＳ ５２をターンオフするように動作することができる。相読み込み比較器５６は、さらに、ＶＳが低電圧ＤＣ−（接地電圧）にないときに、ブートストラップダイオード・エミュレータＬＤＭＯＳ ５２がターンオンされることを防止する。このことは、ブートストラップダイオード・エミュレータＬＤＭＯＳ ５２および相読み込み比較器５６のタイミング図である図４ａに示されている。図示のように、ブートストラップダイオード・エミュレータＬＤＭＯＳ ５２は、ＶＳが０である適切なときにしかターンオンされない。
【００２３】
相読み込み比較器５６は、ＶＳとＶＣＣとの合成とほぼ等しいＶＢＳと、ＶＣＣとを比較するために、ＶＳ読み込みＬＤＭＯＳ ５４および低電圧ＮＭＯＳ ５８を用いる。レジスタＲaおよびＲbを介して、それぞれ、ＶＳ読み込みＬＤＭＯＳ ５４および低電圧ＮＭＯＳ ５８を流れる電流ＩAおよびＩBが、ヒステリシス特性を有する電流比較器６０に供給される。
【００２４】
ＰＳＣCMD信号がターンオンされると、電流比較器６０はイネーブルされ、第１のゲート制御回路は、ＶＳ読み込みＬＤＭＯＳ ５４をターンオンするために用いられる信号を供給する。それにより、図５ａに示すように、（ＶＢＳ≦ＶＣＣ＋Ｖhysteresis）の場合には、電流比較器６０は、ブートストラップダイオード・エミュレータＬＤＭＯＳ ５２をターンオンするために、第２のゲート制御回路をイネーブルする（ＶＳSENSE OUTPUTはハイにされる）。ＰＳＣCMD信号がターンオフされるまで、または、（ＶＢＳ＞ＶＣＣ＋Ｖhysteresis）になるまで、ブートストラップダイオード・エミュレータＬＤＭＯＳ ５２は、ターンオンされたままである。
【００２５】
ゲートドライバ集積回路のピンの電流符号検出設定が、表２に示されている。
【表２】
2009529848.tif 000004
【００２６】
図６ａに示すように、インバータステージ１２が第３状態にあるとき、ＥＮピンはオフに設定される。ある時間（モータのインピーダンスに依存する）の後、モータ電流は、０まで減衰する。この場合、相電圧は、概ねフローティング状態にある。さらに、図６ａ、図６ｂに示されているように、ＥＮピンがオフであるときに、一定の閾値に対する相電圧の状態をサンプリングするように、ゲートドライバ集積回路ＧＤ１を駆動することができる。この駆動は、モータの他の２相を接地電圧に追い込んで、モータ逆起電力が、第３状態相で電圧を発生させるようにしたときに、特に有用である。
【００２７】
この逆起電力によって発生する電圧は、逆起電力の第３状態相に比例し、かつ、それと同相である。そのために、相電圧の接地交差を検出することによって、逆起電力のゼロ交差を表わす信号が生成される。この逆起電力のゼロ交差に関する情報を、ブラシレス交流／直流モータの制御に用いることができる。
【００２８】
図３に戻ると、この情報が必要なときに、ＥＮピンを、オフすなわち０にして、ゲートドライバ集積回路の出力をディスエーブルすること、および、ＩＮピンの入力として、相電圧状態をサンプリングするためのパルス信号を供給することによって、この相接地交差検出モード、すなわち電圧サンプルモードをイネーブルすることができる。
【００２９】
サンプリングの原理を、図６ａ、図６ｂに示してある。この例においては、ＩＮピンにおけるサンプリング信号は、アクティブロー信号をなして用いられている。相電圧と一定閾値との間の比較結果であるＩＳは、サンプリング信号が作動するたびに、その状態を更新する。
【００３０】
相電流方向を決定することによって、センサレス・ブラシレスモータの転換制御のための情報が得られる。文献により公知であるように、逆起電力も、この目的に用いられる。しかしながら、本発明によれば、相読み込み比較器回路を設けることによって、制御回路を単純化することができる。特に、従来技術の回路において使用されているＡ／Ｄコンバータ回路を排除することができる。
【００３１】
図３に示すように、センサレスモータ制御のために、相読み込み比較器５６の出力が、ＩＳ論理（ピンＩＳ）に供給される。
【００３２】
以上本発明を、その特定の実施形態に関連付けて説明したが、当業者には、他の多くの変形例、変更例、および他の方法が明白であると思う。したがって、本発明は、本明細書の特定の開示によって限定されるものではない。
【図面の簡単な説明】
【００３３】
【図１】モータに接続された３相インバータ（３つのスイッチ辺のうちの１つだけが示されている）を駆動するためのゲートドライバ集積回路を有する、本発明の回路の図である。
【図２ａ】電流符号モードがイネーブルされているときの、本発明の電流符号検出を説明する図である。
【図２ｂ】電流符号モードがイネーブルされているときの、本発明の電流符号検出を説明する別の図である。
【図３】本発明のゲートドライバ集積回路のブロック図である。
【図４】ブートストラップダイオード・エミュレータＬＤＭＯＳ、および相読み込み比較器のブロック図である。
【図４ａ】ブートストラップダイオード・エミュレータＬＤＭＯＳ、および相読み込み比較器のタイミング図である。
【図５】相読み込み比較器のブロック図である。
【図５ａ】相読み込み比較器のタイミング図である。
【図６ａ】電圧サンプルモードがイネーブルされているときの、本発明の相電圧サンプリングを説明する図である。
【図６ｂ】電圧サンプルモードがイネーブルされているときの、本発明の相電圧サンプリングを説明する別の図である。
【符号の説明】
【００３４】
１０  システム
１２  インバータステージ
１４  電源
２０  オープンドレイン回路
２２  Ｄ型フリップフロップ
２４  ＤＴ発生器回路
２６  電圧供給回路
３０  ディスエーブルアンドアラーム論理回路
３２  不足電圧保護回路
３４  ディスエーブルフィルタ
３６  ＨＯ駆動回路
３８  ＬＯ駆動回路
４０  アラームフィルタ回路
４２  遅延回路
４４  読み込み回路
５０  ブートストラップダイオード・エミュレータドライバ
５２  ブートストラップダイオード・エミュレータＬＤＭＯＳ
５４  ＶＳ読み込みＬＤＭＯＳ
５６  相読み込み比較器
５８  低電圧ＮＭＯＳ
６０  電流比較器
Ｄ１、Ｄ２  フリーホイールダイオード
ＧＤ１  ゲートドライバ集積回路
Ｍ  モータ
Ｑ１  ハイサイドスイッチ
Ｑ２  ローサイドスイッチ
Ｒa、Ｒb  レジスタ
【図１】
2009529848.tif 000005
【図２ａ】
2009529848.tif 000006
【図２ｂ】
2009529848.tif 000007
【図３】
2009529848.tif 000008
【図４】
2009529848.tif 000009
【図４ａ】
2009529848.tif 000010
【図５】
2009529848.tif 000011
【図５ａ】
2009529848.tif 000012
【図６ａ】
2009529848.tif 000013
【図６ｂ】
2009529848.tif 000014
【手続補正書】
【提出日】平成20年9月17日(2008.9.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
ゲートドライバ集積回路のピンの電流符号検出設定が、表２に示されている。
【表２】
2009529848.tif 000015
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009529848.tif 000016
【図２ａ】
2009529848.tif 000017
【図２ｂ】
2009529848.tif 000018
【図３】
2009529848.tif 000019
【図４】
2009529848.tif 000020
【図４ａ】
2009529848.tif 000021
【図５】
2009529848.tif 000022
【図５ａ】
2009529848.tif 000023
【図６ａ】
2009529848.tif 000024
【図６ｂ】
2009529848.tif 000025
【国際調査報告】
2009529848.tif 000026