(57)【要約】  システムおよび方法が、入力信号を受け取ること、入力信号のうちの高周波成分を、第１の変換器へと伝達すること、入力信号のうちの低周波成分を、前記第１の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させること、入力信号のうちの低周波成分を、第２の変換器へと伝達すること、入力信号のうちの前記高周波成分を、入力信号およびディザのうちの前記高周波成分を前記第２の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させること、前記高周波成分を変換して第１の変換済み信号を形成すること、前記低周波成分を変換して第２の変換済み信号を形成すること、ならびに前記第１および第２の変換済み信号を合成して、出力信号を形成することを含んでいる。
2009510911.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を出力信号へと変換するためのシステムであって、
周波数しきい値を上回る周波数における使用のための第１の性能仕様を有する第１の変換器と、
前記周波数しきい値を下回る周波数における使用のための第２の性能仕様を有する第２の変換器と、
前記第１および第２の変換器に接続された周波数マルチプレクサと、
前記第１および第２の変換器に接続された合成器と
を備え、
前記周波数マルチプレクサが、
前記第１の変換器へと接続され、前記入力信号のうちの前記周波数しきい値を上回る高周波成分を前記第１の変換器へと伝え、前記入力信号のうちの前記周波数しきい値を下回る低周波成分を、前記第１の変換器によって導入される非線形誤差の補正に使用できるように所定のレベルまで減衰させるように構成されている高域通過クロスオーバ・フィルタと、
前記第２の変換器へと接続され、前記入力信号のうちの前記低周波成分を前記第２の変換器へと伝え、前記入力信号のうちの前記高周波成分を、前記第２の変換器によって導入される非線形誤差の補正に使用できるように所定のレベルまで減衰させるように構成されている低域通過クロスオーバ・フィルタと、
を備え、
前記合成器が、前記第１および第２の変換器から受け取られる第１および第２の変換済み信号を合成して、前記出力信号を形成するように構成されているシステム。
【請求項２】
前記合成器が、
前記第１の変換器へと接続され、前記第１の変換済み信号の前記低周波成分を所定のレベルまで減衰させるように構成されている高域通過クロスオーバ・フィルタと、
前記第２の変換器へと接続され、前記第２の変換済み入力信号の前記高周波成分を所定のレベルまで減衰させるように構成されている低域通過クロスオーバ・フィルタと、
を備える請求項１に記載のシステム。
【請求項３】
前記第１および第２の性能仕様が、スプリアス・フリー・ダイナミック・レンジの仕様を含む請求項１に記載のシステム。
【請求項４】
前記第１の変換器が、第１のデジタル‐アナログ変換器を備え、前記第２の変換器が、第２のデジタル‐アナログ変換器を備える請求項１に記載のシステム。
【請求項５】
前記周波数マルチプレクサへと接続された参照テーブルをさらに備え、
前記参照テーブルが、
前記第２の変換器の入力符号に対応する前記入力信号の値を決定し、
前記入力符号に対応する補償値を、前記第１の変換済み信号に前記第２の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現する
ように構成されている請求項１に記載のシステム。
【請求項６】
前記参照テーブルが、前記第２の変換器の物理的なビット数を拡張するように構成された仮想のビットを含む請求項５に記載のシステム。
【請求項７】
前記周波数マルチプレクサが、前記補償値を前記入力信号へと加えるように構成された加算器をさらに備える請求項５に記載のシステム。
【請求項８】
前記周波数マルチプレクサならびに前記第１および第２の変換器へと接続されたディザリング・モジュールをさらに備え、
前記ディザリング・モジュールが、
乱数値の並びを含むディザリング信号を生成するように構成されたディザリング信号生成器と、
ディザリング信号生成器へと接続され、前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成する否定回路と、
前記ディザリング信号を前記入力信号のうちの前記高周波成分へと加えるように構成された第１の加算器と、
前記ディザリング打ち消し信号を前記入力信号のうちの前記低周波成分へと加えるように構成された第２の加算器と、
を備える請求項２に記載のシステム。
【請求項９】
前記ディザリング・モジュールが、
前記ディザリング信号生成器へと接続され、前記合成器の前記高域通過フィルタの伝達関数の逆である伝達関数を有する第１のイコライザと、
前記否定回路へと接続され、前記合成器の前記低域通過フィルタの伝達関数の逆である伝達関数を有する第２のイコライザと、
をさらに備える請求項８に記載のシステム。
【請求項１０】
前記ディザリング信号が、前記出力信号におけるスプリアスを減衰させるように構成され、前記ディザリング打ち消し信号が、前記ディザリング信号によって引き起こされる前記出力信号のひずみを少なくとも部分的に打ち消す請求項８に記載のシステム。
【請求項１１】
入力信号を出力信号へと変換するための方法であって、
前記入力信号を受信するステップと、
前記入力信号のうちの周波数しきい値を上回る高周波成分を、第１の変換器へと伝達するステップと、
前記入力信号のうちの低周波成分を、ディザの前記低周波成分を前記第１の変換器によって導入される非線形誤差の補正に使用できるように、所定のレベルまで減衰させるステップと、
前記入力信号のうちの前記周波数しきい値を下回る低周波成分を、第２の変換器へと伝達するステップと、
前記入力信号のうちの前記高周波成分を、線形化補正およびディザの前記高周波成分を前記第２の変換器によって導入される非線形誤差の補正に使用できるように、所定のレベルまで減衰させるステップと、
前記高周波成分を変換して第１の変換済み信号を形成するステップと、
前記低周波成分を変換して第２の変換済み信号を形成するステップと、
前記第１および第２の変換済み信号を合成して、前記出力信号を形成するステップと、
を含む方法。
【請求項１２】
前記高周波成分を伝達するステップが、前記入力信号のうちの前記低周波成分を減衰させるステップを含み、前記低周波成分を伝達するステップが、前記入力信号のうちの前記高周波成分を減衰させるステップを含む請求項１１に記載の方法。
【請求項１３】
前記高周波成分を変換するステップおよび前記低周波成分を変換するステップが、デジタル信号をアナログ信号へと変換するステップを含む請求項１１に記載の方法。
【請求項１４】
前記高周波成分を変換するステップおよび前記低周波成分を変換するステップが、アナログ信号をデジタル信号へと変換するステップを含む請求項１１に記載の方法。
【請求項１５】
前記第２の変換器について、入力符号に対応する線形化誤差を測定するステップと、
前記線形化誤差と前記符号とを参照テーブルに保存するステップと、
をさらに含む請求項１１に記載の方法。
【請求項１６】
前記入力符号に対応する前記入力信号の値を決定するステップと、
前記入力符号に対応する補償値を、前記第１の変換済み信号に前記第２の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現するステップと、
をさらに含む請求項１５に記載の方法。
【請求項１７】
乱数値の並びを含むディザリング信号を生成するステップと、
前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成するステップと、
前記出力信号におけるスプリアスを減衰させるために、前記ディザリング信号を前記入力信号のうちの前記高周波成分へと加えるステップと、
前記ディザリング信号によって引き起こされる前記出力信号のひずみを少なくとも部分的に打ち消すために、前記ディザリング打ち消し信号を前記入力信号のうちの前記低周波成分へと加えるステップと、
をさらに含む請求項１１に記載の方法。
【請求項１８】
機械で読み取ることができる１つ以上の媒体に実体的に具現化されたコンピュータ・プログラム製品であって、
入力信号を受信することと、
前記入力信号のうちの周波数しきい値を上回る高周波成分を、第１の変換器へと伝達することと、
前記入力信号のうちの低周波成分を、ディザの前記低周波成分を前記第１の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させることと、
前記入力信号のうちの前記周波数しきい値を下回る低周波成分を、第２の変換器へと伝達することと、
前記入力信号のうちの前記高周波成分を、線形化補正およびディザの前記高周波成分を前記第２の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させることと、
前記高周波成分を変換して第１の変換済み信号を形成することと、
前記低周波成分を変換して第２の変換済み信号を形成するステップと、
前記第１および第２の変換済み信号を合成して、前記出力信号を形成することと、
を１つ以上の処理装置に実行させる命令を含むコンピュータ・プログラム製品。
【請求項１９】
前記第２の変換器について、入力符号に対応する線形化誤差を測定することと、
前記線形化誤差と前記符号とを参照テーブルに保存することと、
前記入力符号に対応する前記入力信号の値を決定することと、
前記入力符号に対応する補償値を、前記第１の変換済み信号に前記第２の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現することと、
を前記１つ以上の処理装置に実行させるさらなる命令を含む請求項１８に記載のコンピュータ・プログラム製品。
【請求項２０】
乱数値の並びを含むディザリング信号を生成することと、
前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成することと、
前記出力信号におけるスプリアスを減衰させるために、前記ディザリング信号を前記入力信号のうちの前記高周波成分へと加えることと、
前記ディザリング信号によって引き起こされる前記出力信号のひずみを少なくとも部分的に打ち消すために、前記ディザリング打ち消し信号を前記入力信号のうちの前記低周波成分へと加えることと、
を前記１つ以上の処理装置に実行させるさらなる命令を含む請求項１８に記載のコンピュータ・プログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
この特許出願は、アナログ‐デジタル変換器の性能の改善に関し、さらに詳しくは、幅広い周波数帯にわたるスプリアス・フリー・ダイナミック・レンジの改善に関する。
【背景技術】
【０００２】
アナログ‐デジタル変換器（ＤＡＣ）は、デジタルの入力符号をアナログの出力信号に変換する。ＤＡＣの出力は、製造プロセスにおけるばらつきおよびデジタル‐アナログ変換プロセスにおける種々の誤差の源に起因して、理想的な出力からずれる可能性がある。ＤＡＣの伝達関数は、ＤＡＣの出力に生成される信号を、入力符号の関数としてプロットしたものである。そのようなプロットは、連続的ではなく、２Ｎ個の段階のプロットであり、ここでＮは、ＤＡＣの分解能（単位は、ビット）である。理想的なＤＡＣにおいては、プロットの原点を出発し、それぞれの符号の移り変わりの境界の点を通過して、ただ１本の直線を引くことができる。
【０００３】
図１は、３ビットのＤＡＣについて理想的な伝達関数１２のプロット１０の例を示しており、基準点が符号の移り変わりの境界に示されている。この例のＤＡＣは、デジタル入力符号の値をそれぞれ表わす合計８個の段階を生成する。出力信号は、符号ゼロ（０００）において最小に達し、符号（１１１）において最大に達する。したがって、最大出力への移行は、基準電圧Ｖｒｅｆにおいては生じない。移行は、１つの符号の幅（最小有効ビット（ＬＳＢ）に等しい）において生じる。ＬＳＢは、Ｖｒｅｆ／２Ｎである。
【０００４】
製造に使用される材料の制約および変換プロセスそのものに固有の誤差ゆえ、ＤＡＣの実際の伝達関数は、理想的な伝達関数から外れる。
【０００５】
ＤＡＣの伝達関数の直線からのずれは、非線形性と称される。図２は、典型的な３ビットのＤＡＣの理想的な伝達関数１２と実際の伝達関数２２との間の非線形なずれのプロット２０を示している。符号の移り変わりが生じる理想の信号レベルと実際の電圧との間の相違が、非線形誤差と称される。非線形誤差を、ＬＳＢを単位として表現することができる（例えば、１．３ＬＳＢなど）。
【０００６】
非線形性は、性能に悪影響を及ぼすが、性能は、周波数ドメインの分析によって得られるパラメータを使用して特徴付けられることが多く、典型的にはＤＡＣのアナログ出力について高速フーリエ変換（ＦＦＴ）を実行することによって測定される。図３は、周波数ドメインにおけるＤＡＣの出力のプロット３０を示している。基本周波数は、デジタル入力（すなわち、ＤＡＣによって測定される信号）の周波数に等しい。他のすべての周波数成分は、高調波ひずみ、熱雑音、１／ｆ雑音、および量子化雑音に起因する望ましくない信号である。いくつかの雑音の源は、ＤＡＣそのものから由来するものではないかもしれない。例えば、ひずみおよび熱雑音は、ＤＡＣの入力に位置する外部の回路から起因する。
【０００７】
データ変換器における非線形性は、周波数ドメインにおいて分析されたとき、高調波ひずみをもたらす。そのようなひずみは、図３に示されているように、測定信号の高調波におけるＦＥＴの「スプリアス（ｓｐｕｒ）」として観測される。さらに、非線形性は、基本周波数の高調波ではない周波数においてＤＡＣのナイキスト周波数の範囲内にもスプリアスを生じさせる。測定される信号の大きさとその最大のスプリアスのピークとの間の比が、「スプリアス・フリー・ダイナミック・レンジ（ＳＦＤＲ）」と称され、多くの場合、デシベル（ｄＢ）で表現される。最も大きなスプリアスは、用途に応じて、測定される信号の高調波であったり、高調波でなかったりする。ＳＦＤＲは、入力信号の基本周波数に依存する。基本周波数が高くなるにつれ、ＳＦＤＲは小さくなる傾向にある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、入力信号を出力信号へと変換するためのコンピュータ・プログラム製品を含む方法およびシステムを提供する。
【課題を解決するための手段】
【０００９】
広くには、本発明は、一態様において、周波数しきい値を上回る周波数における使用のための第１の性能仕様を有している第１の変換器と、前記周波数しきい値を下回る周波数における使用のための第２の性能仕様を有している第２の変換器と、前記第１および第２の変換器に接続された周波数マルチプレクサと、を備えるシステムを特徴とする。周波数マルチプレクサは、前記第１の変換器へと接続された高域通過クロスオーバ・フィルタを備えており、この高域通過クロスオーバ・フィルタが、入力信号のうちの高周波成分を前記第１の変換器へと伝え、入力信号のうちの低周波成分を、前記第１の変換器によって持ち込まれる非線形誤差の補正に使用できるように所定のレベルまで減衰させるように構成されている。前記高周波成分は、前記周波数しきい値よりも上であり、前記低周波成分は、前記周波数しきい値よりも下である。さらに、周波数マルチプレクサは、前記第２の変換器へと接続された低域通過クロスオーバ・フィルタを備えており、この低域通過クロスオーバ・フィルタが、入力信号のうちの前記低周波成分を前記第２の変換器へと伝え、入力信号のうちの前記高周波成分を、前記第２の変換器によって持ち込まれる非線形誤差の補正に使用できるように所定のレベルまで減衰させるように構成されている。前記第１および第２の変換器に接続された合成器が、前記第１および第２の変換器から受け取られる第１および第２の変換済み信号を合成して、出力信号を形成するように構成されている。
【００１０】
実施の形態は、以下のうちの１つ以上を含むことができる。すなわち、前記合成器は、前記第１の変換器へと接続され、前記第１の変換済み信号の前記低周波成分を所定のレベルまで減衰させるように構成されている高域通過クロスオーバ・フィルタ、および前記第２の変換器へと接続され、前記第２の変換済み入力信号の前記高周波成分を所定のレベルまで減衰させるように構成されている低域通過クロスオーバ・フィルタを備えることができる。前記第１および第２の性能仕様は、スプリアス・フリー・ダイナミック・レンジの仕様を含むことができる。前記第１の変換器が、第１のデジタル‐アナログ変換器を含むことができ、前記第２の変換器が、第２のデジタル‐アナログ変換器を含んでいる。参照テーブルを、前記周波数マルチプレクサへと接続でき、この参照テーブルを、前記第２の変換器の入力符号に対応する入力信号の値を決定し、前記入力符号に対応する補償値を、前記第１の変換済み信号に前記第２の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現するように構成できる。参照テーブルは、前記第２の変換器の物理的なビット数を拡張するように構成された仮想のビットを含むことができる。前記周波数マルチプレクサが、前記補償値を入力信号へと加えるように構成された加算器をさらに備えることができる。ディザリング・モジュールを、前記周波数マルチプレクサならびに前記第１および第２の変換器へと接続することができる。このディザリング・モジュールが、乱数値の並びを含むディザリング信号を生成するように構成されたディザリング信号生成器、ディザリング信号生成器へと接続され、前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成する否定回路、前記ディザリング信号を入力信号のうちの前記高周波成分へと加えるように構成された第１の加算器、および前記ディザリング打ち消し信号を入力信号のうちの前記低周波成分へと加えるように構成された第２の加算器を備えることができる。ディザリング・モジュールは、前記ディザリング信号生成器へと接続され、前記合成器の前記高域通過フィルタの伝達関数の逆である伝達関数を有している第１のイコライザ、および前記否定回路へと接続され、前記合成器の前記低域通過フィルタの伝達関数の逆である伝達関数を有している第２のイコライザをさらに備えることができる。前記ディザリング信号を、出力信号におけるスプリアスを減衰させるように構成でき、前記ディザリング打ち消し信号が、前記ディザリング信号によって引き起こされる出力信号のひずみを少なくとも部分的に打ち消すことができる。
【００１１】
本発明は、もう１つの態様において、入力信号を出力信号へと変換するための方法およびコンピュータ・プログラム製品を特徴とする。この方法は、入力信号を受信するステップ、入力信号のうちの高周波成分（周波数しきい値を上回る）を、第１の変換器へと伝達するステップ、入力信号のうちの低周波成分を、ディザの前記低周波成分を前記第１の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させるステップ、入力信号のうちの低周波成分（前記周波数しきい値を下回る）を、第２の変換器へと伝達するステップ、入力信号のうちの前記高周波成分を、線形化補正およびディザの前記高周波成分を前記第２の変換器によって持ち込まれる非線形誤差の補正に使用できるように、所定のレベルまで減衰させるステップ、前記高周波成分を変換して第１の変換済み信号を形成するステップ、前記低周波成分を変換して第２の変換済み信号を形成するステップ、ならびに前記第１および第２の変換済み信号を合成して、出力信号を形成するステップを含んでいる。
【００１２】
実施の形態は、以下のうちの１つ以上を含むことができる。前記高周波成分を伝達するステップが、入力信号のうちの前記低周波成分を減衰させるステップを含むことができ、前記低周波成分を伝達するステップが、入力信号のうちの前記高周波成分を減衰させるステップを含むことができる。前記高周波成分を変換するステップおよび前記低周波成分を変換するステップが、デジタル信号をアナログ信号へと変換するステップを含むことができる。前記高周波成分を変換するステップおよび前記低周波成分を変換するステップが、アナログ信号をデジタル信号へと変換するステップを含んでもよい。前記第２の変換器について、入力符号に対応する線形化誤差を測定し、参照テーブルに保存することができる。前記入力符号に対応する入力信号の値を決定でき、前記入力符号に対応する補償値を、前記第１の変換済み信号に前記第２の変換済み信号に存在する線形化誤差の少なくとも部分的な打ち消しを実行せしめるように表現することができる。
【００１３】
乱数値の並びを含むディザリング信号を生成することができ、前記ディザリング信号の乱数値に等しくかつ反対向きである値の並びからなるディザリング打ち消し信号を生成することができ、出力信号におけるスプリアスを減衰させるために、前記ディザリング信号を入力信号のうちの前記高周波成分へと加えることができ、前記ディザリング信号によって引き起こされる出力信号のひずみを少なくとも部分的に打ち消すために、前記ディザリング打ち消し信号を入力信号のうちの前記低周波成分へと加えることができる。
【００１４】
本発明の１つ以上の実施の形態の詳細を、添付の図面および以下の説明において説明する。本発明の他の特徴、目的、および利点は、明細書および図面、ならびに特許請求の範囲から明らかになるであろう。
【発明を実施するための最良の形態】
【００１５】
ＳＦＤＲは周波数に依存するが、所与の周波数範囲におけるＳＦＤＲは、他のＤＡＣにおいては、より大きくなる可能性があり、より小さくなる可能性がある。典型的には、ＤＡＣは、ＳＦＤＲをさまざまな周波数範囲について最適化する。例えば、第１のＤＡＣは、ＳＦＤＲを所与の周波数しきい値を下回る周波数範囲に最適化し、第２のＤＡＣは、ＳＦＤＲを当該周波数しきい値を上回る周波数範囲に最適化する。
【００１６】
ＤＡＣは、任意波形発生器（ＡＷＧ）において役割を果たしている。ＡＷＧの性能は、ＤＡＣの性能に大きく依存する。いくつかの技術水準の装置を試験するために、器具が設計された時点において利用可能な最良のＤＡＣは、充分なＳＦＤＲを有していない可能性がある。さらに、幅広い周波数範囲にわたってＳＦＤＲを最適化することが望まれるが、そのような周波数範囲が、ＤＡＣの任意の１つの最適化範囲よりも大きい可能性がある。
【００１７】
図４は、入力されるデジタル信号Ｓｉ（ｎ）を複数のＤＡＣ（ＤＡＣＨ４４およびＤＡＣＬ４６）を使用してアナログの出力信号Ｓｏ（ｔ）へと変換するための変換器システム４０を示しており、変換器システム４０の全体としてのＳＦＤＲは、ＤＡＣＨ４４またはＤＡＣＬ４６のＳＦＤＲよりも良好である。
【００１８】
変換器システム４０は、ＳＦＤＲを周波数しきい値（ｆｔ）を上回る周波数に最適化させた第１のＤＡＣ（ＤＡＣＨ４４）と、ＳＦＤＲを周波数しきい値（図５を参照）を下回る周波数に最適化させた第２のＤＡＣ（ＤＡＣＬ４６）とを備えている。さらに、変換器システム４０は、デジタルの入力信号Ｓｉ（ｎ）を受け取る周波数マルチプレクサ４２、およびアナログの出力信号Ｓｏ（ｔ）を出力する合成器４８を備えている。周波数マルチプレクサ４２は、デジタル高域通過フィルタ５０およびデジタル低域通過フィルタ５２を備えている。デジタル高域通過フィルタ５０は、入力信号Ｓｉ（ｎ）のうちのしきい値周波数を下回る周波数成分を減衰させ、より高い周波数成分をＤＡＣＨ４４へと通過させる。説明を容易にするため、しきい値周波数を下回る周波数の範囲を、「低周波数範囲」と称し、しきい値周波数を上下回る周波数の範囲を、「高周波数範囲」と称することにする。デジタル低域通過フィルタ５２は、入力信号Ｓｉ（ｎ）のうちで高周波数範囲にある周波数成分を減衰させ、低周波数範囲にある成分をＤＡＣＬ４６へと通過させる。ＤＡＣＨ４４およびＤＡＣＬ４６は、デジタル高域通過フィルタ５０およびデジタル低域通過フィルタ５２のそれぞれのデジタル出力を、アナログ信号へと変換する。
【００１９】
合成器４８は、アナログ高域通過フィルタ５４、アナログ低域通過フィルタ５６、および加算器５８を備えている。アナログ・フィルタ５４および５６は、スプリアスなど、ＤＡＣＨ４４およびＤＡＣＬ４６によって実行された変換プロセスに起因する望ましくない周波数成分を濾し取る。アナログ高域通過フィルタ５４は、ＤＡＣＨ４４によって生成されたアナログ信号を受け取り、低周波数範囲にある周波数成分を減衰させる。アナログ低域通過フィルタ５６は、ＤＡＣＬ４６によって生成されたアナログ信号を受け取り、この信号の高周波数範囲にある周波数成分を減衰させる。アナログ高域通過フィルタ５４の出力は、ＤＡＣＨ４４に特有のＳＦＤＲ（すなわち、高周波数範囲にあわせて最適化されたＳＦＤＲ）を有する入力デジタル信号Ｓｉ（ｎ）の高周波成分を含んでいる。同様に、アナログ低域通過フィルタ５６の出力は、ＤＡＣＬ４６に特有のＳＦＤＲ（すなわち、低周波数範囲にあわせて最適化されたＳＦＤＲ）を有する入力デジタル信号Ｓｉ（ｎ）の低周波成分を含んでいる。加算器５８が、アナログ・フィルタ５４および５６のそれぞれによって生成されたアナログ信号を合計し、アナログ出力信号Ｓｏ（ｔ）を生成する。
【００２０】
システムの入力における任意の波形について、その波形を、より高周波成分およびより低周波成分へと分割することができる。例えば、入力信号Ｓｉ（ｎ）の周波数成分が、低周波成分である場合には、デジタル低域通過フィルタ５２により、ＤＡＣＬ４６（すなわち、低い周波数により良好な性能を有する変換器）によって生成される信号が、ＤＡＣＨ４４よりも大きく出力信号Ｓｏ（ｔ）に寄与する。説明を容易にするため、所与の入力信号Ｓｉ（ｎ）についてより高い性能を有するＤＡＣを、「主変換器」と称し、他方のＤＡＣを「補助変換器」と称することにする。この場合には、ＤＡＣＬ４６が、主変換器であり、ＤＡＣＨ４４が、補助変換器である。さらに、ＤＡＣＬ４６が低周波数範囲に最適化されているため、ＤＡＣＬ４６からの信号の寄与が、出力信号Ｓｏ（ｔ）の完全性を低下させる。すなわち、ＤＡＣＬ４６のみによって生成され、ＤＡＣＨ４４からの寄与が加算されていない出力信号が、ＤＡＣＨ４４からの寄与を含んでいる出力信号Ｓｏ（ｔ）よりも高いＳＦＤＲを有すると考えられる。このシナリオにおいては、ＤＡＣＨ４４を変換器システム４０から切り離さない限り、デジタル高域通過フィルタ４２およびアナログ高域通過フィルタ５４が理想的でなく、それらのそれぞれの禁止帯の信号を完全に減衰させるわけではないため、実際のところＤＡＣＨ４４からの寄与を完全にゼロに設定することは不可能である。変換器システム４０において、補助変換器からの信号（「補助信号」と称する）の寄与は、補助変換器がＤＡＣＨ４４またはＤＡＣＬ４６のどちらであっても、明らかに望ましくない。図６は、補助信号の寄与によって出力信号Ｓｏ（ｔ）の完全性を向上させるように図４の変換器システム４０を改善した変換器システム１００のブロック図を示している。変換器システム１００は、線形化参照テーブル（ＬＵＴ）７２、デジタル低域通過フィルタ７４、利得段７８、デジタル加算器７６、９０、および９２、ディザリング・モジュール９４、周波数マルチプレクサ４１、合成器４７、高い周波数の入力信号について主変換器として機能し、低い周波数の入力信号について補助変換器として機能するＤＡＣＨ４４、ならびに低い周波数の入力信号について主変換器として機能し、高い周波数の入力信号について補助変換器として機能するＤＡＣＬ４６を含んでいる。ディザリング・モジュール９４は、ディザリング信号生成器８２、否定回路８４、デジタル低域通過イコライザ８６、およびデジタル高域通過イコライザ８８を含んでいる。周波数マルチプレクサ４１は、デジタル高域通過クロスオーバ・フィルタ５１およびデジタル低域通過クロスオーバ・フィルタ５３を備えている。合成器４７は、アナログ高域通過クロスオーバ・フィルタ５５、アナログ低域通過クロスオーバ・フィルタ５７、ならびにアナログ・クロスオーバ・フィルタ５５および５７のそれぞれの出力を加える加算器５８を備えている。変換器４０（図４に示した）のフィルタ５０、５２、５４、および５６と異なり、変換器１００のこれらのクロスオーバ・フィルタ５１、５３、５５、および５７の禁止帯における減衰は、信号がたとえ禁止帯に位置していてもフィルタを通過できるよう、所定のレベルに意図的に制限されている。クロスオーバ・フィルタ５１、５３、５５、および５７の減衰のレベルは、最適化された周波数範囲において補助変換器からもたらされるスプリアスの大きさが、最適化された周波数範囲において主変換器によって生み出されるスプリアスよりも有意に小さいように調節される。いくつかの実施の形態においては、クロスオーバ・フィルタが、補助変換器からのスプリアスが、主変換器によって生み出される対応するスプリアスよりも少なくとも１０ｄＢ小さいように調節される。これにより、補助変換器によって生み出されたスプリアスを無視できることが保証される。例えば、ＤＡＣＨ４４が主変換器であって、高周波数範囲において補助変換器ＤＡＣＬ４６よりも約１０ｄＢ大きいＳＦＤＲを有している場合、高周波数範囲においてＤＡＣＬ４６によって生成されるスプリアスがこの範囲においてＤＡＣＨ４６によって生成されるスプリアスよりも少なくとも１０ｄＢだけ小さくなるように保証するため、低域通過クロスオーバ・フィルタ５３および５７は、それらの禁止帯の信号成分を２０ｄＢだけ減衰させるように構成される。
【００２１】
主ＤＡＣ（この場合には、ＤＡＣＬ４６）のそれぞれの入力符号について、線形化ＬＵＴ７２が、ＤＡＣＬの符号のそれぞれについて前もって測定されて計算された対応する線形性補正を保存している。ＬＵＴ７２は、入力デジタル信号Ｓｉ（ｎ）の符号を受け取ったとき、そのコードについて保存されている線形化誤差を参照し、等しくかつ反対の電圧値を適用して伝達する。加算器７６が、この電圧値をＤＡＣＨ４４の入力に加え、ＤＡＣＬ４６が符号をアナログ値へと変換するときに生じる線形化誤差を打ち消す。線形化誤差の補償値を入力信号Ｓｉ（ｎ）へと導入することで、ＤＡＣＬ４６のアナログ出力が、理想的なレベルにより近くなる。デジタル利得段７８が、高域通過フィルタ５５の禁止帯における減衰を補償する。いくつかの実施の形態においては、デジタル利得段７８を、ＬＵＴ７２に物理的に組み込むことができる。いくつかの実施の形態においては、ＬＵＴ７２が、それぞれの符号に対して、ＤＡＣがより高い符号から移り変わるときにもたらされる第１の線形化誤差を割り当て、ＤＡＣがより低い符号から移り変わるときにもたらされる第２の線形化誤差を割り当てる。他の実施の形態においては、上記第１および第２の線形化誤差が実質的に同じであり、したがってただ１つの線形化誤差値がそれぞれの符号について保存される。
【００２２】
いくつかの実施の形態においては、この線形化が、ＤＡＣＬ４６の物理的なビット数のみに限定されない。これらの実施の形態においては、ＤＡＣＬ４６が、いかなる出力も生み出さないいくつかの仮想のビットを有する。これらの実施の形態においては、ＤＡＣＨ４４の出力を、単にＤＡＣＬ４６だけである場合よりも多くのビットを有する合成ＤＡＣを作り出すために、これらの仮想のビットを線形化するために使用することができる。
【００２３】
このやり方での線形化の補償は、低い周波数（例えば、約１ＭＨｚを下回る周波数）においてより上手く機能する。より高い周波数においては、ＤＡＣの伝達関数が周波数依存性であり、線形化誤差が、信号の周波数に依存する。非線形性が周波数とともに変化するため、より高い周波数においては、線形化が不充分である。したがって、線形化の補償は、ＤＡＣＬ４６が主変換器である場合（すなわち、入力信号Ｓｉ（ｎ）の主たる周波数成分が低周波数範囲にある場合）にもっぱら使用される。高い線形性は、典型的には、可聴範囲にあるより低い周波数（例えば、ゼロ〜約２０ＫＨｚの間）において重要である。デジタル低域通過フィルタ７４が、線形化によって生み出される高周波の雑音を取り除く。いくつかの実施の形態においては、システム１００が、可聴の周波数範囲において１２０ＤＢを超えるＳＦＤＲ値を有する。
【００２４】
高周波信号の変換から生成されるスプリアスは、変換器の動的な非線形性によってしばしば引き起こされる。したがって、低周波の入力信号について上述した線形化の技法は、より高い周波数の入力信号においてはあまり有用でない。さらに、スプリアス（高調波および非高調波の両者）が、入力信号に強く相関している。入力信号とスプリアスとの間の相関を少なくするために、付加的なディザ雑音が、入力信号Ｓｉ（ｎ）へと加えられる。その結果、出力信号においてスプリアスが現われる周波数が、時間においてより無作為になり、したがってスプリアスがスペクトルの全体へと散らばる。反復的な信号の場合には、平均化の技法によって、不規則な雑音を低減することができる。例えば、信号のＮ個の値を平均化することによって、存在している雑音は、ほぼＮの平方根である係数にて減少する。変換器の伝達関数に相関しているスプリアスの場合には、それらが不規則でなく、所与のＤＡＣの伝達関数において常に同じ周波数に現われるため、平均化は、それらの寄与を小さくするための役には立たない。ディザリングがスプリアスを不規則にし、したがってディザの存在下での平均化が、有効になる。
【００２５】
ディザリングは、ディザリング・モジュール９４によって実行される。ディザリング・モジュール９４は、それぞれの変換器の入力にディザを施すことで、それらの出力に生じる望ましくないスプリアスを減衰させる。ディザ信号生成器８２が、ゼロの周囲の少数のＬＳＢの乱数値の並びであるディザ信号Ｓｄ（ｎ）を生成する。ディザは、狭帯域または広帯域のスペクトルを有することができる。加算器９０および９２が、変換器４４および４６の入力においてディザ信号を、デジタル・クロスオーバ・フィルタ５１および５３を通過した後の入力信号Ｓｉ（ｎ）のサンプルに加える。ディザ信号が変換器の入力へと加えられることで、より高い雑音レベルがそれぞれの変換器の出力へと加えられるが、スプリアスの信号に対する相関は小さくされる。デジタル低域通過イコライザ８６およびアナログ高域通過クロスオーバ・フィルタ５５の組み合わせの伝達関数は、デジタル高域通過イコライザ８８およびアナログ低域通過クロスオーバ・フィルタ５７の組み合わせの伝達関数に等しくなければならない。デジタル・イコライザ８６および８８は、同じ生成器８２によって生成されたディザ信号が合成器５８において反対の振幅の２つのディザ信号を生み出すように、アナログ・クロスオーバ・フィルタ５５および５７の影響を補償する。デジタル・イコライザは、低周波数範囲において、ＤＡＣＨ４６によって生成されるディザ雑音をＤＡＣＬ４４の入力へと加えられるディザ雑音を打ち消すために使用でき、高周波数範囲において、ＤＡＣＬ４４によって生成されるディザ雑音をＤＡＣＨ４６の入力へと加えられるディザ雑音を打ち消すために使用できるように設計される。
【００２６】
アナログ高域通過クロスオーバ・フィルタ５５の出力は、加えられたディザ雑音をともなう出力波形を含んでいる。また、アナログ低域通過クロスオーバ・フィルタ５７の出力は、減衰させられたレベルの出力波形と、ディザリング雑音と等しくかつ反対である加えられた雑音とを含んでいる。説明を容易にするために、この加えられた雑音を、「補正波形」と称することにする。アナログ高域通過および低域通過クロスオーバ・フィルタ５５および５７の出力が加えられたとき、補正波形がディザリング雑音を打ち消し、ＤＡＣＨ４４およびＤＡＣＬ４６の両方からの寄与を含む出力波形をもたらす。ディザ雑音と補正波形とが同じ振幅を有するように保証するため、補正波形は、クロスオーバ・フィルタの減衰を補償するために、デジタル高域通過イコライザ８８によって増幅される。例えば、アナログ低域通過クロスオーバ・フィルタが、２０ｄＢの禁止帯減衰を有する場合には、補正波形の大きさを、２０ｄＢだけ引き上げる必要があると考えられる。
【００２７】
補正波形は、ディザリング信号Ｓｄ（ｎ）のサンプル値に等しくかつ反対であるサンプル値を有するデジタル信号を生成すべく、否定回路８４を使用してディザリング信号Ｓｄ（ｎ）を否定することによって生成される。次いで、補正波形は、デジタル高域通過イコライザ８８に通される。加算器９２が、デジタル高域通過イコライザ８８の出力をデジタル低域通過クロスオーバ・フィルタ５３の出力へと加える。このようにして、補正波形が、ディザリング信号Ｓｄ（ｎ）によって生み出されるオフセットを打ち消す。例えば、入力信号Ｓｉ（ｎ）がゼロであって、ディザリング信号Ｓｄ（ｎ）が生成された場合、理想的には、出力信号Ｓｏ（ｔ）もゼロになると考えられる。いくつかの実施の形態においては、否定回路８４が変換器１００に存在せず、否定回路８４の否定の演算が、加算器９２によって実行される。
【００２８】
ディザリング信号Ｓｄ（ｎ）を、デジタル高域通過クロスオーバ・フィルタ５１からの出力信号またはデジタル低域通過クロスオーバ・フィルタ５３の出力のいずれかへと加えることができる。例えば、否定回路８４を、デジタル高域通過イコライザ８８ではなくて、デジタル低域通過イコライザ８６へと組み合わせることができる。
【００２９】
図６において、線形化ＬＵＴ７２は、ＤＡＣＨ４４の出力がＤＡＣＬ４６によって持ち込まれる非線形性を補償するように構成されている。しかしながら、ディザリング・モジュール９４は、入力信号のうちの高周波数範囲に位置する部分にディザを施すように構成されている。スプリアスを不規則にすべく出力信号にディザを施すことは、ＤＡＣＨ４４が主変換器である場合、および入力信号Ｓｉ（ｎ）の周波数成分が線形化ＬＵＴ７２を使用して非線形性を効果的に補正するためには高すぎる場合に、とくに有利である。いくつかの実施の形態においては、ディザリング・モジュール９４が、入力信号Ｓｉ（ｎ）のうちの低周波数範囲に位置する部分にディザを施すように構成されている。そのような実施の形態のいくつかにおいては、入力信号の主たる周波数成分が、ＤＡＣＨ４４の伝達関数がほぼ周波数に依存しないほどに充分に低い限りにおいて、さらにＬＵＴ７２が、ＤＡＣＬ４６の出力がＤＡＣＨ４４によって持ち込まれる非線形性を補償するように構成されている。
【００３０】
図７は、図６に示したＤＡＣＨ４４、ＤＡＣＬ４６、および変換器システム１００について測定した出力周波数に対するＳＦＤＲのプロット１１０を示している。ＤＡＣＨ４４は、４００ＭＨｚのサンプリング周波数で動作させたＴｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ（登録商標）ＤＡＣ５６７５であり、ＤＡＣＬ４６は、４００ＭＨｚのサンプリング周波数で動作させたＭＡＸＩＭ（登録商標）ＭＡＸ５８８８である。このプロットから明らかなように、変換器システム１００の性能は、ＤＡＣＨ４４またはＤＡＣＬ４６のいずれの性能よりも良好である。
【００３１】
図８を参照すると、デジタルの入力信号Ｓｉ（ｎ）を図６に示した変換器システム１００を使用してアナログの出力信号Ｓｏ（ｔ）へと変換するためのプロセス１２０が示されている。周波数マルチプレクサ４２が、デジタルの入力信号Ｓｉ（ｎ）を受け取り（１２２）、この信号を高および低の周波数成分へと分割する（１２４）。線形化ＬＵＴ７２によって生成された線形補償値が、ディザリング信号生成器８２によって生成されたディザリング信号へと加えられる（１２６）。次いで、この結果が、デジタル低域通過イコライザ８６に通され、加算器９０によって入力信号の高周波成分へと加えられる（１２８）。ディザリング信号に等しくかつ反対向きであるディザリング打ち消し信号が、否定回路８４の出力に生み出される。この結果が、デジタル高域通過イコライザ８８に通され、加算器９２によって入力信号の低周波成分へと加えられる（１３０）。ＤＡＣＨ４４が、加算器９０によって生成された信号を第１のアナログ信号へと変換し（１３２）、ＤＡＣＬ４６が、加算器９０によって生成された信号を第２のアナログ信号へと変換する（１３４）。ＤＡＣＨ４４およびＤＡＣＬ４６のアナログ出力が、アナログ高域通過および低域通過クロスオーバ・フィルタ５５および５７によってフィルタ処理される。次いで、加算器５８が、出力信号Ｓｏ（ｔ）を形成すべく、アナログ高域通過および低域通過クロスオーバ・フィルタ５５および５７から受け取られる信号を合成する（１３６）。
【００３２】
図１１は、デジタル‐アナログ変換プロセス１２０を実行するためのコンピュータ１７０を示している。コンピュータ１７０が、プロセッサ１７２、揮発性メモリ１７４、および不揮発性メモリ１７６（例えば、ハードディスク）を備えている。不揮発性メモリ１７６が、オペレーティングシステム１７８、データ１８０、およびプロセス１００を実行すべく揮発性メモリ１７４からプロセッサ１７２によって実行されるコンピュータ命令１８２を保存している。
【００３３】
プロセス１２０は、本明細書に記載のハードウェアおよびソフトウェアにおける使用に限定されない。プロセス１２０を、デジタル電子回路にて実現でき、コンピュータのハードウェア、ファームウェア、ソフトウェアにて実現でき、あるいはこれらの組み合わせにて実現できる。
【００３４】
プロセス１２０の少なくとも一部を、コンピュータ・プログラム製品を介して実現でき、すなわち情報担体（例えば、機械で読み取ることができる記憶媒体または伝搬信号）に実体的に具現化され、データ処理装置（例えば、プログラマブルなプロセッサ、コンピュータ、または複数のコンピュータ）によって実行され、あるいはデータ処理装置の動作を制御するためのコンピュータ・プログラムを介して実現できる。コンピュータ・プログラムは、コンパイラ型言語またはインタープリタ型言語を含む任意の形式のプログラミング言語で記述することができ、スタンドアロンのプログラム、あるいはモジュール、コンポーネント、サブルーチン、またはコンピューティング環境における使用に適した他の単位などを含む任意の形態で展開することができる。コンピュータ・プログラムを、１つのコンピュータ、または１つの場所にあり、あるいは複数の場所にまたがって配置され、通信ネットワークによって互いに接続された複数のコンピュータにて実行されるように展開することができる。
【００３５】
それぞれのＤＡＣへと送信されるデジタルデータは、アナログ波形が生成されるときにリアルタイムで計算されても、オフラインでメモリ装置に保存されていてもよい。
【００３６】
プロセス１２０の実現に関する方法ステップを、プロセスの機能を実行すべく１つ以上のコンピュータ・プログラムを実行する１つ以上のプログラマブルなプロセッサによって実行できる。プロセス１２０のすべてまたは一部を、例えばＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）および／またはＡＳＩＣ（特定用途向け集積回路）などといった専用の論理回路として実現できる。
【００３７】
コンピュータ・プログラムの実行に適したプロセッサとして、例えば、汎用および専用の両方のマイクロプロセッサ、ならびに任意の種類のデジタル・コンピュータの任意の１つ以上のプロセッサが挙げられる。一般に、プロセッサは、読み出し専用メモリまたはランダムアクセスメモリあるいは両者から、命令およびデータを受け取る。コンピュータの構成要素として、命令を実行するためのプロセッサ、ならびに命令およびデータを保存するための１つ以上のメモリ装置が挙げられる。
【００３８】
周波数マルチプレクサ４１、線形化ＬＵＴ７２、ディザリング・モジュール９４、ＤＡＣＨ４４、ＤＡＣＬ４６、および合成器４７などといった本明細書に記載の回路を、変換器システム４０および１００の一部として実現でき、あるいは変換器システム４０および１００に組み合わせて使用される別個の回路として実現できる。
【００３９】
本発明のいくつかの実施の形態を説明した。しかしながら、種々の変形が可能であることを理解できるであろう。例えば、変換器システム４０および１００を、ＤＡＣＨ４４を高周波数範囲に最適化されたＳＦＤＲを有するアナログ‐デジタル変換器（ＡＤＣ）で置き換え、ＤＡＣＬ４７を低周波数範囲に最適化されたＳＦＤＲを有するＡＤＣで置き換えることによって、アナログの入力をデジタルの出力へと変換するように変更することが可能である。したがって、他の実施の形態も、以下の特許請求の範囲の技術的範囲に包含される。
【図面の簡単な説明】
【００４０】
【図１】デジタル‐アナログ変換器（ＤＡＣ）の理想的な伝達関数のプロットを示している。
【図２】ＤＡＣの実際の伝達関数のプロットを示している。
【図３】ＤＡＣによって生成される出力信号の周波数ドメインにおけるプロットを示している。
【図４】変換器システムを示している。
【図５】２つの異なるＤＡＣについてスプリアス・フリー・ダイナミック・レンジのプロットを示している。
【図６】線形化モジュールおよびディザリング・モジュールを備える他の変換器システムを示している。
【図７】図６の変換器システムについてスプリアス・フリー・ダイナミック・レンジのプロットを示している。
【図８】デジタル信号を図６に示した変換器システムを使用してアナログ信号へと変換するためのプロセスのフロー図を示している。
【図９】図８に示したプロセスを実現するためのコンピュータのブロック図を示している。
【図１】
2009510911.tif 000003
【図２】
2009510911.tif 000004
【図３】
2009510911.tif 000005
【図４】
2009510911.tif 000006
【図５】
2009510911.tif 000007
【図６】
2009510911.tif 000008
【図７】
2009510911.tif 000009
【図８】
2009510911.tif 000010
【図９】
2009510911.tif 000011
【国際調査報告】
2009510911.tif 000012
2009510911.tif 000013