(57)【要約】  間隔を空けて設けられた第１及び第２のパッド、当該第１パッドと当該第２パッドとの間に設けられた１以上の共通ソース−ドレインリード及び当該第２のパッドの外側に設けられた１以上のドレインリードを有するリードフレームを含む集積化トランジスタモジュールである。第１及び第２のトランジスタは、当該第１及び第２のパッドに各々フリップチップ取り付けされる。ここにおいて、当該第２のトランジスタのソースは、当該１以上の共通ソース−ドレインリードに電気的に接続されている。第１のクリップは、当該第１のトランジスタのドレインに取り付けられかつ当該１以上の共通ソース−ドレインリードに接続されている。第２のクリップは当該第２のトランジスタに取り付けられ、かつ当該第２のパッドの外側に配された当該１以上のドレインリードに電気的に接続されている。モールディング材は、当該リードフレーム、当該トランジスタ及び当該クリップをカプセル化してモジュールを形成する。当該リードフレームパッド群を隔離すること及び露出してモールディング材に覆われていないクリップがあることによって、モジュールの２面冷却が行われる。
2009545862.tif 000002
【特許請求の範囲】
【請求項１】
集積化トランジスタモジュールであって、
間隔を空けて設けられた第１及び第２のパッド並びに前記第１パッドと前記第２パッドとの間に設けられた１以上の共通ソース−ドレインリードを有するリードフレームと、
前記第１及び第２のパッドに各々フリップチップ取り付けされた（flip chip attached）第１及び第２のトランジスタと、
前記第１のトランジスタのドレインに取り付け（attach）られかつ前記１以上の共通ソース−ドレインリードに電気的に接続された第１のクリップと、を含み、
前記第２のトランジスタのソースは、前記１以上の共通ソース−ドレインリードに電気的に接続されていることを特徴とする集積化トランジスタモジュール。
【請求項２】
請求項１記載のモジュールであって、前記第１及び第２のトランジスタは、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であることを特徴とするモジュール。
【請求項３】
請求項１記載のモジュールであって、前記第１及び第２のトランジスタは、各々がバックコンバータの構成部品であるハイ側及びロー側パワートランジスタであることを特徴とするモジュール。
【請求項４】
請求項１記載のモジュールであって、前記リードフレームは前記第２のパッドの外側に設けられた１以上のドレインリードを含み、前記第２トランジスタの前記ドレインに取り付けられかつ前記第２のパッドの外側に配された前記１以上のドレインリードと電気的に接続されている第２のクリップを含むことを特徴とするモジュール。
【請求項５】
請求項１記載のモジュールであって、前記リードフレーム、前記トランジスタ及び前記クリップはモールディング材内にカプセル化され、前記リードフレームの前記パッド及び前記クリップは露出して前記モジュールの２面冷却を提供することを特徴とするモジュール。
【請求項６】
集積化トランジスタモジュールであって、
第１及び第２の間隔を空けて設けられたパッド、前記第１のパッドと第２のパッドとの間に設けられた１以上の共通ソース−ドレインリード及び前記第２のパッドの外側に設けられた１以上のドレインリードを有するリードフレームと、
前記第１及び第２のパッドに各々フリップチップ取り付けされた第１及び第２のトランジスタと、
前記第１のトランジスタのドレインに取り付けられかつ前記１以上の共通ソース−ドレインリードに電気的に接続された第１のクリップと、
前記第２のドレインに取り付けられかつ前記第２のパッドの外側に設けられた１以上のドレインリードに電気的に接続された第２のクリップと、
前記リードフレーム、前記トランジスタ及び前記クリップをカプセル化して前記モジュールを形成するモールディング材と、を含み、
前記第２のトランジスタのソースは前記１以上の共通ソース−ドレインリードに電気的に接続されていることを特徴とするトランジスタモジュール。
【請求項７】
請求項６記載のモジュールであって、前記リードフレームの前記パッド及び前記クリップは露出してモールディング材から覆われずに前記モジュールの２面冷却を提供することを特徴とするモジュール。
【請求項８】
請求項６記載のモジュールであって、前記第１及び第２のトランジスタは金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であることを特徴とするモジュール。
【請求項９】
請求項６記載のモジュールであって、前記第１及び第２のトランジスタは各々バックコンバータの構成部品であるハイ側トランジスタ及びロー側トランジスタであることを特徴とするモジュール。
【請求項１０】
請求項６記載のモジュールであって、前記１以上の共通ソース−ドレインリードは、切断されて２つの個別の単一トランジスタパッケージが形成され得る様に構成されていることを特徴とするモジュール。
【請求項１１】
請求項６記載のモジュールであって、前記リードフレームは前記第１のパッドと前記第２のパッドとの間にゲートリードを有し、前記第１のクリップは前記ゲートリードに電気的に取り付けられていないことを特徴とするモジュール。
【請求項１２】
請求項６記載のモジュールであって、前記第１のクリップはプレーナメンバ及び前記リードフレームの前記共通ソース−ドレインリードに電気的に接続された下方に伸長するリードを有し、前記第２のクリップはプレーナメンバ及び前記第２のパッドの外側に設けられて前記リードフレームの前記１以上のドレインリードに電気的に接続された下方に伸長するリードを有することを特徴とするモジュール。
【請求項１３】
請求項１２記載のモジュールであって、前記リードフレームは前記第１のパッドと前記第２のパッドとの間にゲートリードを有し、前記第１のクリップは前記ゲートリードに電気的に接続されるための下方に伸長したリードを有していないことを特徴とするモジュール。
【請求項１４】
請求項６記載のモジュールであって、前記リードフレームはリード化フットプリントを有するように構成され、前記モジュールの前記リード部分を切断することでリード無モジュールに変換され得ることを特徴とするモジュール。
【請求項１５】
請求項６記載のモジュールであって、前記共通ソースドレインリードは部分的に切断されて当該接続を切断され、共通ヒートシンクは前記第１及び第２のクリップに取り付けられかつ接続されていることを特徴とするモジュール。
【請求項１６】
請求項６記載のモジュールであって、前記モジュールは、前記リードフレームに取り付けられて前記第１及び第２のトランジスタに電気的に接続されている集積回路を含み、前記集積回路は、前記モールディング材によってカプセル化されて単一のモジュールを形成することを特徴とするモジュール。
【請求項１７】
集積化トランジスタモジュールの製造方法であって、
間隔を空けて設けられた第１及び第２のパッド、前記パッド間に設けられる１以上の共通ソース−ドレインリード及び前記第２のパッドの外側に設けられる１以上のドレインリードを有するリードフレームを用意するステップと、
第１及び第２のトランジスタを前記第１及び第２のパッドに各々フリップチップ取り付けするステップと、
第１のクリップを前記第１のトランジスタのドレインに取り付けかつ前記１以上の共通ソース−ドレインリードに電気的に接続するステップと、
第２のクリップを前記第２のトランジスタのドレインに取り付けかつ前記第２のパッドの外側に設けられた前記１以上のドレインリードに電気的に接続するステップと、
前記リードフレーム、前記トランジスタ及び前記クリップをモールディング材でカプセル化して前記モジュールを形成するステップと、を含み、
前記第２トランジスタのソースは前記１以上の共通ソース−ドレインリードに電気的に接続されていることを特徴とする方法。
【請求項１８】
請求項１７記載の方法であって、前記リードフレームの前記パッド及び前記クリップは露出されかつモールディング材に覆われずに前記モジュールの２面冷却を提供することを特徴とする方法。
【請求項１９】
請求項１７記載の方法であって、前記第１及び第２のトランジスタは金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であることを特徴とする方法。
【請求項２０】
請求項１７記載の方法であって、前記第１及び第２のトランジスタは、各々バックコンバータの構成部品であるハイ側及びロー側パワートランジスタであることを特徴とする方法。
【請求項２１】
折れ曲がったスタッドを有する露出された頂部熱ドレインクリップ及び露出された熱ソースパッドを有することを特徴とするパワークワッドフラットリード無パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、米国仮特許出願番号第60/802,181号（出願日２００６年５月１９日）の利益を主張し、当該仮特許出願の内容は参照することで本明細書に含まれている。米国仮特許出願番号60/916,994号（出願日２００７年５月９日）の利益も主張し、当該仮特許出願の内容は参照することで本明細書に含まれている。「Flip Chip MLP Folded Heat Sink」と題し、代理人整理番号第3021711号（17732.62860.00）である関連する出願についても参照される。
【０００２】
本発明は、全体として半導体デバイスに関し、特に、同期バックコンバータの様な他のデバイスのためのビルディングブロックとして使用するのに適した２面冷却集積化トランジスタモジュール及びその製造方法に関する。
【背景技術】
【０００３】
同期バックコンバータは、携帯電話、携帯コンピュータ、デジタルカメラ、ルータ及び他の携帯電子デバイスの電源として使用されている。同期バックコンバータは、直流電流電圧のレベルを変化させて、プログラム可能なグリッドアレイ集積回路、マイクロプロセッサ、デジタル信号処理集積回路及び他の集積回路の電力を、バッテリーの出力を安定させ、ノイズをフィルタリングしかつリップルを減少させつつ供給する。これらのデバイスは、広帯域データ通信、電気通信、ポイントオブロード（point-of-load）及びコンピュータ関連の用途において高電流多相電力を供給するためにも使用される。
【０００４】
図１は、従来の同期バックコンバータのブロック図を示している。コンバータは、ハイ側ＦＥＴＱ１及びロー側ＦＥＴＱ２を有していて、これらはＰＷＭＩＣ上のコントローラによって制御される。Ｑ１及びＱ２デバイスはディスクリートなデバイスとして構成される。このことは、ＰＣＢ基板上においてハイ側ＦＥＴドレインがロー側ＦＥＴソースに接続されていることによって発生する寄生インダクタンスを減少させるための最適なレイアウトを必要とする。米国特許出願公報第2005/0285238 A1号（公開日２００５年１２月２９日、発明者joshi他）は、ロー側ランド及びハイ側ランドを画定するリードフレームを含む集積化トランジスタモジュールを開示している。ロー側トランジスタは、自身のドレインがロー側ランドに電気的に接続されると共にロー側ランドに設けられる。ハイ側トランジスタは、自身のソースがハイ側ランドに電気的に接続されると共にハイ側ランドに設けられる。リードフレームの段付き部分はロー及びハイ側ランドに電気的に接続しており、従って、ロー側トランジスタのドレインとハイ側トランジスタのソースも電気的に接続している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記した特許公報の集積化トランジスタモジュールは、意図されている用途に有用であるが、その中のいくつかの特徴は改良され得る。ピンアウト（pin-out）に関するパッケージアラインメントは開示されたデザインにおいて重要である。何故ならば、２つの異なったパッケージがリードフレームコネクタに組み合わせられるからである。２つの異なるパッケージが、当該２つのパッケージに対する異なった取り付けプロセスによって組み合わせられる必要がある故、更なるコスト投資が必要とされる。さらに、複数のリフロープロセス（熱サイクル）は、リード無パッケージングはんだ接合の信頼性に影響する。他の欠点は、過度のパッケージ厚さの問題、モジュールフットプリントの商業的アクセプタンスの問題及び一方のトランジスタがリードフレームに設けられたフリップチップであり他方がそうではない故にパッケージ上の一般的なドレインに接続できない問題を含む。
【０００６】
従って、これらの問題を解決してくれるバックコンバータ回路の様な回路において使用可能な改良された集積化トランジスタモジュールが必要とされている。
【課題を解決するための手段】
【０００７】
本発明によれば、これらの問題の解決法が提供される。
【０００８】
本発明の特徴によれば、
集積化トランジスタモジュールであって、
間隔を空けて設けられた第１及び第２のパッド及び前記第１のパッドと前記第２のパッドとの間に設けられた１以上の共通ソース−ドレインリードを有するリードフレームと、
前記第１及び第２のパッドに各々フリップチップ取り付けされた（flip chip attached）第１及び第２トランジスタと、
前記第１のトランジスタのドレインに取り付け（attach）られかつ前記１以上の共通ソース−ドレインリードに電気的に接続された第１クリップと、を含み、
前記第２のトランジスタの前記ソースは、前記１以上の共通ソース−ドレインリードに電気的に接続されていることを特徴とする集積化トランジスタモジュールが提供される。
【０００９】
本発明の他の特徴によれば、
集積化トランジスタモジュールであって、
第１及び第２の間隔を空けて設けられたパッド、前記第１のパッドと第２のパッドとの間に設けられた１以上の共通ソース−ドレインリード及び前記第２のパッドの外側に設けられた１以上のドレインリードを有するリードフレームと、
前記第１及び第２のパッドに各々フリップチップ取り付けされた第１及び第２のトランジスタと、
前記第１のトランジスタのドレインに取り付けられかつ前記１以上の共通ソース−ドレインリードに電気的に接続された第１クリップと、
前記第２のドレインに取り付けられかつ前記第２のパッドの外側に設けられた１以上のドレインリードに電気的に接続された第２のクリップと、
前記リードフレーム、前記トランジスタ及び前記クリップをカプセル化して前記モジュールを形成するモールディング材と、を含み、
前記第２のトランジスタのソースは前記１以上の共通ソース−ドレインリードに電気的に接続されていることを特徴とするトランジスタモジュールが提供される。
【００１０】
本発明のさらなる特徴によれば、
集積化トランジスタモジュールの製造方法であって、
第１及び第２の間隔を空けて設けられたパッド、前記パッド間に設けられる１以上の共通ソース−ドレインリード及び前記第２のパッドの外側に設けられる１以上のドレインリードを用意するステップと、
第１及び第２のトランジスタを前記第１及び第２のパッドに各々フリップチップ取り付けするステップと、
第１のクリップを前記第１のトランジスタのドレインに取り付けかつ前記１以上の共通ソース−ドレインリードに電気的に接続するステップと、
第２のクリップを前記第２のトランジスタのドレインに取り付けかつ前記第２のパッドの外側に設けられた前記１以上のドレインリードに電気的に接続するステップと、
前記リードフレーム、前記トランジスタ及び前記クリップをモールディング材でカプセル化して前記モジュールを形成するステップと、を含み、
前記第２トランジスタのソースは、前記１以上の共通ソース−ドレインリードに電気的に接続されていることを特徴とする方法が提供される。
【発明を実施するための形態】
【００１１】
本発明は、バックコンバータのロー側及びハイ側パワーＭＯＳＦＥＴの単一のモールド化リードレスパッケージ（ＭＬＰ）内への集積化の様な、モジュール内のトランジスタの集積化に関する。パワーデバイスのマルチフリッピングを使用すること、ロー側ＭＯＳＦＥＴのドレインのハイ側ＭＯＳＦＥＴのソースとの電気的接続のために折り曲げられたクリップを使用すること及びＭＬＰ内で２つのＭＯＳＦＥＴをより近接して接続することによって、ソース抵抗は大幅に減少し、インダクタンスの寄生は最小化される。冷却は、特別なドレインクリップを使用して両方のデバイスのドレインを露出させることによって向上させられる。２つのデバイスのソースが、それらの取り付けられているリードフレームを介して露出していることによる２面冷却によって冷却はさらに向上させられる。クリップデザインは、はんだ接合の信頼性も向上させる。本発明の実施例は、２つのパワーデバイスの隔離を行い、取り付けられたヒートシンクを使用して２つのドレインを接続することで、それを共通ドレインの使用を伴ったパッケージに変換する。本発明の他の実施例において、用途特化モジュールが提供され、ドライバＩＣの様なＩＣ（集積回路）が２つのパワーＭＯＳＦＥＴと共に２面冷却の単一のＭＬＰ内で集積される。２側面冷却はＩＣを含むパッケージ全体の熱パフォーマンスを向上させる。なぜならば、後者は全体として隔離され、パワーデバイスは２面熱消散を有するからである。
【００１２】
本発明は従来技術に対して以下の利点を有する。
【００１３】
（１）単純化された集積化トランジスタモジュールは、現用のＭＬＰブロックモールディングと同じモールディングツールを使用することが可能であり、大きな投資を必要としない。
【００１４】
（２）トランジスタモジュールピンアウトが変動しない。
【００１５】
（３）複数のリフロー及び熱露出がない故プロセスは単純化される。２つのトランジスタは、互いにフリップ化され得かつはんだペーストで取り付けられ得、２つのドレインクリップはひとまとめにして設けられて同時にリフローされる。ドレインとソースとの接続は、組み立て工程に組み込まれてプロセスの減少をもたらす。
【００１６】
（４）プロセス柔軟性は、トランジスタの各々を機能的な各々のパッケージに個片化（singulate）する選択によって維持される。
【００１７】
（５）公知の工業フットプリントは、新しいフットプリントの商用化を得る必要無しに使用され、容易な市場進出をもたらす。
【００１８】
（６）向上された頂面のパッケージ冷却は２面冷却と同様に提供される。
【００１９】
（７）共通ドレインは、パッケージ自体上で接続され得る。
【００２０】
ここで、図２及び図３を参照すると、本発明の実施例が図示されている。図示されているように、集積化トランジスタモジュール１０は、エッチングされたリードフレーム１１、ロー側トランジスタ１２及びハイ側トランジスタ１４、クリップ１６並びに１８を含み、すべてはモールディング材２０によって単一のモールド内にカプセル化されている。図４に示されているように、リードフレーム１１はハーフエッチングされ、間隔を空けて設けられたソースパッド２２及び２４、ソースパッド２２の外側に配されたロー側ゲートリード２６及びロー側ソースリード群２８、パッド２２と２４との間に配されたハイ側ゲートリード３０及び共通ソース−ドレインリード群３２、並びにソースパッド２４の外側に配されたハイ側ドレインリード群３４を含む。１つの実施例において、トランジスタ１２及び１４は、トランジスタダイの対向する側部の各々にあるソース及びドレインを有するパワーＭＯＳＦＥＴである。本発明によれば、トランジスタ１２及び１４の両方は、はんだボール３６によってリードフレーム１１にフリップチップ取り付けされている。従って、トランジスタ１２のソースはソースパッド２２に取り付けられ、トランジスタ１４のゲートはロー側ゲートリード２６に取り付けられ、トランジスタ１４のソースはソースパッド２４に取り付けられ、かつ、トランジスタ１４のゲートはハイ側のゲートリード３０に取り付けられている。
【００２１】
図３から図５に図示されているように、クリップ１６はプレーナメンバ４０及び下方に伸長しているリード群４２を有する。クリップ１８は、構造において類似しており、プレーナメンバ４４及び下方に伸長しているリード４６群を含む。クリップ１６及び１８は、銅、アルミニウムまたは導電性ポリマの様な導電性材料からなる。クリップ１６によるハイ側ゲートリード３０との接続がない故に、クリップ１６が有しているリードはクリップ１８よりも１つ少ない。クリップリード４２は、共通ソース−ドレインリード群３２と電気的に接続され、クリップリード群４６はハイ側ドレインリード群３４に電気的に接続している。
【００２２】
図６は、モジュール１０の頂部側並びに露出したクリップ１６及び１８を図示している。図７は、モジュール１０の底部側並びに露出したソースパッド２２及び２４を図示している。２面露出は、向上した冷却を提供してモジュール１０のより良い熱管理を提供する。
【００２３】
ここで、図８から図１０を参照すると、本発明の別の実施例が図示されている。このデザインは、上述の実施例と同様であるが、ロー側クリップ１６と共通ソース−ドレインリード３２との電気的接続をよぎってモジュールをライン６０で切断することでモジュールを２つの個別のトランジスタパッケージに分割する選択枝が提供される。図８に示されているように、共通ソース−ドレインリードは、ロー側ドレインリード６２とハイ側ソースリード６４とに分割されている。
【００２４】
図１１及び１２は本発明の他の実施例を図示している。ここにおいて、集積化トランジスタモジュール１０’は、どちらか一方の側面から伸長しているリード７０を有するリード化されたフレーム１１’を有してリード化されたパッケージフットプリントを提供する。図１１のリード化パッケージは、モジュールのリード部分をライン７２及び７４において切断することでリード無パッケージに変換することができる。
【００２５】
図１３及び図１４に示された実施例は、集積化トランジスタモジュールを図示していて、それらは共通ドレインをモジュールの２つのトランジスタに接続し得る。示されているように、モジュール１１”は、領域８０において部分的にソーイングされて、一方のトランジスタのドレインを他方のトランジスタのソースから切り離す。ヒートシンク９０はモジュールの頂部側に取り付けられてドレインクリップと接続している。
【００２６】
図１５から図１７を参照すると、特定用途デザインの本発明の実施例が図示されている。ここにおいて、ＩＣはモジュールに２つのトランジスタと共に集積されている。図示されているように、モジュール１００は、ロー側ＦＥＴ１０４及びハイ側ＦＥＴ１０６と共に集積されたドライバＩＣ１０２を含む。当該ＦＥＴの構成は、ソース−ドレイン接続１０８と、ドレインクリップを介したＦＥＴ１０４、１０６の頂部側露出及びリードフレームを介した３つ全てのデバイスの底部側露出の両方によって提供される２面冷却とを有する図１及び図２の実施例と同一である。
【００２７】
図１８及び１９はパッケージクリップデザインを図示している。図示されているように、クリップ１６及び１８はタイバー群と共に並べられてクリップ群を共に保持する。当該クリップ群は、モジュールの他のコンポーネントと組み合わせるために一斉に切断され得る。図１９に図示されているように、クリップ１６及び１８は、はんだ取り付けを向上させるための溝を有している。
【００２８】
図２０から図２４は、本発明の方法の実施例を示している。図２０は、プロセスの最初のステップとして、ハーフエッチングされたリードフレームを提供している。図２１は、次のステップとして、はんだペーストリフローでトランジスタ１２及び１４をリードフレーム１１にフリップチップ取り付けするステップを図示している。図２２は、クリップ１６及び１８を一組にしてトランジスタ１２及び１４に各々取り付けること並びにリフローを図示している。図２３は、ブロックモールディングを図示している。この場合、モジュールはリード化されずかつ個片化されたモールディングであり、ここでモジュールはリード化される。図２４は、個々のモジュール１０の個片化及びテストすることを図示している。
【００２９】
図２５は当該方法の変形例を図示していて、トランジスタ２００の各々はデュアルトランジスタモジュールから個片化されている。
【００３０】
本発明は、ある好ましい実施例を特に参照して詳細に説明されてきたが、変更及び変形は、本発明の趣旨及び範囲内において行われることが理解されるべきである。
【図面の簡単な説明】
【００３１】
【図１】従来のバックコンバータ回路の回路図である。
【図２】本発明の実施例の平面図、断面図及び立面図である。
【図３】本発明の実施例の平面図、断面図及び立面図である。
【図４】図１及び図２の実施例の略図であって、本発明の実施例を表現するのに有用である。
【図５】図１及び図２の実施例の略図であって、本発明の実施例を表現するのに有用である。
【図６】図１及び図２の実施例の略図であって、本発明の実施例を表現するのに有用である。
【図７】図１及び図２の実施例の略図であって、本発明の実施例を表現するのに有用である。
【図８】本発明の他の実施例の平面図、立断面図及び立断面略図である。
【図９】本発明の他の実施例の平面図、立断面図及び立断面略図である。
【図１０】本発明の他の実施例の平面図、立断面図及び立断面略図である。
【図１１】本発明のさらなる実施例の断面図、立面図及び略図である。
【図１２】本発明のさらなる実施例の断面図、立面図及び略図である。
【図１３】本発明のさらに他の実施例の断面図、立面略図である。
【図１４】本発明のさらに他の実施例の断面図、立面略図である。
【図１５】本発明のさらに他の実施例の平面図、略図である。
【図１６】本発明のさらに他の実施例の平面図、略図である。
【図１７】本発明のさらに他の実施例の平面図、略図である。
【図１８】本発明で使用されているクリップの平面及び立面図である。
【図１９】本発明で使用されているクリップの平面及び立面図である。
【図２０】本発明の方法の実施例を示すのに有用な略図である。
【図２１】本発明の方法の実施例を示すのに有用な略図である。
【図２２】本発明の方法の実施例を示すのに有用な略図である。
【図２３】本発明の方法の実施例を示すのに有用な略図である。
【図２４】本発明の方法の実施例を示すのに有用な略図である。
【図２５】図２０から図２４の方法の変形例を示す略図である。
【図１】
2009545862.tif 000003
【図２Ａ】
2009545862.tif 000004
【図２Ｂ】
2009545862.tif 000005
【図２Ｃ】
2009545862.tif 000006
【図３Ａ】
2009545862.tif 000007
【図３Ｂ】
2009545862.tif 000008
【図３Ｃ】
2009545862.tif 000009
【図４Ａ】
2009545862.tif 000010
【図４Ｂ】
2009545862.tif 000011
【図４Ｃ】
2009545862.tif 000012
【図５】
2009545862.tif 000013
【図６Ａ】
2009545862.tif 000014
【図６Ｂ】
2009545862.tif 000015
【図７Ａ】
2009545862.tif 000016
【図７Ｂ】
2009545862.tif 000017
【図７Ｃ】
2009545862.tif 000018
【図８Ａ】
2009545862.tif 000019
【図８Ｂ】
2009545862.tif 000020
【図９Ａ】
2009545862.tif 000021
【図９Ｂ】
2009545862.tif 000022
【手続補正書】
【提出日】平成20年8月15日(2008.8.15)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
ここで、図２Ａ、図２Ｂ、図２Ｃ及び３Ｂを参照すると、本発明の実施例が図示されている。図示されているように、集積化トランジスタモジュール１０は、エッチングされたリードフレーム１１、ロー側トランジスタ１２及びハイ側トランジスタ１４、クリップ１６並びに１８を含み、すべてはモールディング材２０によって単一のモールド内にカプセル化されている。図２Ａに示されているように、リードフレーム１１はハーフエッチングされ、間隔を空けて設けられたソースパッド２２及び２４、ソースパッド２２の外側に配されたロー側ゲートリード２６及びロー側ソースリード群２８、パッド２２と２４との間に配されたハイ側ゲートリード３０及び共通ソース−ドレインリード群３２、並びにソースパッド２４の外側に配されたハイ側ドレインリード群３４を含む。１つの実施例において、トランジスタ１２及び１４は、トランジスタダイの対向する側部の各々にあるソース及びドレインを有するパワーＭＯＳＦＥＴである。本発明によれば、トランジスタ１２及び１４の両方は、はんだボール３６によってリードフレーム１１にフリップチップ取り付けされている。従って、トランジスタ１２のソースはソースパッド２２に取り付けられ、トランジスタ１４のゲートはロー側ゲートリード２６に取り付けられ、トランジスタ１４のソースはソースパッド２４に取り付けられ、かつ、トランジスタ１４のゲートはハイ側のゲートリード３０に取り付けられている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
図２Ａ、図２Ｃ及び図３Ｂに図示されているように、クリップ１６はプレーナメンバ４０及び下方に伸長しているリード群４２を有する。クリップ１８は、構造において類似しており、プレーナメンバ４４及び下方に伸長しているリード４６群を含む。クリップ１６及び１８は、銅、アルミニウムまたは導電性ポリマの様な導電性材料からなる。クリップ１６によるハイ側ゲートリード３０との接続がない故に、クリップ１６が有しているリードはクリップ１８よりも１つ少ない。クリップリード４２は、共通ソース−ドレインリード群３２と電気的に接続され、クリップリード群４６はハイ側ドレインリード群３４に電気的に接続している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
図３Ａは、モジュール１０の頂部側並びに露出したクリップ１６及び１８を図示している。図３Ｃは、モジュール１０の底部側並びに露出したソースパッド２２及び２４を図示している。２面露出は、向上した冷却を提供してモジュール１０のより良い熱管理を提供する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
ここで、図４Ａ、４Ｂ及び４Ｃを参照すると、本発明の別の実施例が図示されている。このデザインは、上述の実施例と同様であるが、ロー側クリップ１６と共通ソース−ドレインリード３２との電気的接続をよぎってモジュールをライン６０で切断することでモジュールを２つの個別のトランジスタパッケージに分割する選択枝が提供される。図４Ａに示されているように、共通ソース−ドレインリードは、ロー側ドレインリード６２とハイ側ソースリード６４とに分割されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
図５は本発明の他の実施例を図示している。ここにおいて、集積化トランジスタモジュール１０’は、どちらか一方の側面から伸長しているリード７０を有するリード化されたフレーム１１’を有してリード化されたパッケージフットプリントを提供する。図５のリード化パッケージは、モジュールのリード部分をライン７２及び７４において切断することでリード無パッケージに変換することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
図６Ａ及び図６Ｂに示された実施例は、集積化トランジスタモジュールを図示していて、それらは共通ドレインをモジュールの２つのトランジスタに接続し得る。示されているように、モジュール１１”は、領域８０において部分的にソーイングされて、一方のトランジスタのドレインを他方のトランジスタのソースから切り離す。ヒートシンク９０はモジュールの頂部側に取り付けられてドレインクリップと接続している。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図７Ａ、図７Ｂ及び図７Ｃを参照すると、特定用途デザインの本発明の実施例が図示されている。ここにおいて、ＩＣはモジュールに２つのトランジスタと共に集積されている。図示されているように、モジュール１００は、ロー側ＦＥＴ１０４及びハイ側ＦＥＴ１０６と共に集積されたドライバＩＣ１０２を含む。当該ＦＥＴの構成は、ソース−ドレイン接続１０８と、ドレインクリップを介したＦＥＴ１０４、１０６の頂部側露出及びリードフレームを介した３つ全てのデバイスの底部側露出の両方によって提供される２面冷却とを有する図２Ａ、図２Ｂ、図２Ｃ及び図３Ｂの実施例と同一である。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
図８Ａ及び８Ｂはパッケージクリップデザインを図示している。図示されているように、クリップ１６及び１８はタイバー群と共に並べられてクリップ群を共に保持する。当該クリップ群は、モジュールの他のコンポーネントと組み合わせるために一斉に切断され得る。図８Ｂに図示されているように、クリップ１６及び１８は、はんだ取り付けを向上させるための溝を有している。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
図２Ａ、図２Ｂ、図２Ｃ及び図９Ａは、本発明の方法の実施例を示している。図２Ａは、プロセスの最初のステップとして、ハーフエッチングされたリードフレームを提供している。図２Ｂは、次のステップとして、はんだペーストリフローでトランジスタ１２及び１４をリードフレーム１１にフリップチップ取り付けするステップを図示している。図２Ｃは、クリップ１６及び１８を一組にしてトランジスタ１２及び１４に各々取り付けること並びにリフローを図示している。図９Ａは、ブロックモールディングを図示している。この場合、モジュールはリード化されずかつ個片化されたモールディングであり、ここでモジュールはリード化される。図９Ｂは、個々のモジュール１０の個片化及びテストすることを図示している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
図９Ｂは当該方法の変形例を図示していて、トランジスタ２００の各々はデュアルトランジスタモジュールから個片化されている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正の内容】
【図面の簡単な説明】
【図１】従来のバックコンバータ回路の回路図である。
【図２Ａ】２面冷却集積化パワーデバイスモジュールを形成するために使用されるタイプ
の２つのリードフレームの平面図であって、本発明の１つの実施例に従っている。
【図２Ｂ】図２Ａで示されたリードフレームの平面図であって、当該リードフレームにト
ランジスタダイが設けられており、本発明の１つの実施例に従っている。
【図２Ｃ】２つの冷却クリップを伴った図２Ａで示されたリードフレームの平面図であっ
て、当該クリップは図２Ａで示されたリードフレーム及び図２Ｂに示されたトランジスタダイに取り付けられており、本発明の１つの実施例に従っている。
【図３Ａ】図２Ｃに示された構造の平面図であって、当該構造はカプセル化材内に一部ケ
ース化されている。
【図３Ｂ】図２Ｃに示された構造の断面図であって、当該構造はカプセル化材内に一部ケ
ース化されている。
【図３Ｃ】図２Ｃに示された構造の底面図であって、当該構造はカプセル化材内に一部ケ
ース化されている。
【図４Ａ】２面冷却集積化パワーデバイスモジュールの底面図であって、本発明の他の実
施例に従っている。
【図４Ｂ】図４Ａに示されたモジュールの１つの実施例の側面図である。
【図４Ｃ】図４Ａに示されたモジュールの他の実施例の側面図である。
【図５】リード化２面冷却集積化パワーデバイスモジュールの断面図であって、本発明の
さらに他の実施例に従っている。
【図６Ａ】図４Ｃで示されたモジュールの、本発明のさらに他の実施例に従った２面冷却
集積化パワーデバイスモジュールを形成するため変形例の断面図である。
【図６Ｂ】図４Ｃで示されたモジュールの、本発明のさらに他の実施例に従った２面冷却
集積化パワーデバイスモジュールを形成するため変形例の断面図である。
【図７Ａ】２つのパワーデバイスを駆動するためのコントロールＩＣを有する本発明のさ
らに他の実施例に従った２面冷却集積化パワーデバイスモジュールの平面図である。
【図７Ｂ】２つのパワーデバイスを駆動するためのコントロールＩＣを有する本発明のさ
らに他の実施例に従った２面冷却集積化パワーデバイスモジュールの平断面図である。
【図７Ｃ】２つのパワーデバイスを駆動するためのコントロールＩＣを有する本発明のさ
らに他の実施例に従った２面冷却集積化パワーデバイスモジュールの底面図である。
【図８Ａ】金属プレートの平面図であって、４つのクリップの輪郭が示されており、これ
らは本発明の１つの実施例において使用するために金属フレームからパンチで形成される。
【図８Ｂ】図８に示された金属プレートからパンチ加工されて図３Ｂにおいて使用される
クリップにされた後の２つのクリップの側面図である。
【図９Ａ】一部がカプセル化された複数のブロックモールドの平面図である。
【図９Ｂ】図９Ａに示されたカプセル化されたモジュールの１つのタイプが個片化された
後の底面図である。
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009545862.tif 000023
【図２Ａ】
2009545862.tif 000024
【図２Ｂ】
2009545862.tif 000025
【図２Ｃ】
2009545862.tif 000026
【図３Ａ】
2009545862.tif 000027
【図３Ｂ】
2009545862.tif 000028
【図３Ｃ】
2009545862.tif 000029
【図４Ａ】
2009545862.tif 000030
【図４Ｂ】
2009545862.tif 000031
【図４Ｃ】
2009545862.tif 000032
【図５】
2009545862.tif 000033
【図６Ａ】
2009545862.tif 000034
【図６Ｂ】
2009545862.tif 000035
【図７Ａ】
2009545862.tif 000036
【図７Ｂ】
2009545862.tif 000037
【図７Ｃ】
2009545862.tif 000038
【図８Ａ】
2009545862.tif 000039
【図８Ｂ】
2009545862.tif 000040
【図９Ａ】
2009545862.tif 000041
【図９Ｂ】
2009545862.tif 000042
【国際調査報告】
2009545862.tif 000043
2009545862.tif 000044
2009545862.tif 000045
2009545862.tif 000046