(57)【要約】  位相領域積分技術を用いて高強度および低強度の画像を正確に撮像する高ダイナミックレンジ感度センサ素子またはアレイが提供される。本発明のセンサ素子は、先行技術の固体ピクセル構造が呈するダイナミックレンジ特徴によって限定されないので、全電磁放射範囲を捕捉して高品質の出力画像を提供することができる。
2009509473.tif 000002
【特許請求の範囲】
【請求項１】
ピクセル構造から高ダイナミックレンジ読出信号を得るための方法であって、
ピクセル構造の感光素子によって与えられる入力信号にゲインを適用するステップを含み、前記ゲインは前記ピクセル構造のフィードバックに関する、方法。
【請求項２】
前記ゲインは一定である、請求項１に記載の方法。
【請求項３】
前記ゲインは一定でない、請求項１に記載の方法。
【請求項４】
一定でない前記ゲインは、前記ピクセル構造の積分器の出力に関する、請求項２に記載の方法。
【請求項５】
前記積分器は位相積分器である、請求項４に記載の方法。
【請求項６】
前記一定でないゲインは、前記位相積分器の位相積算器の連続的な出力である、請求項５に記載の方法。
【請求項７】
前記一定でないゲインは、前記位相積分器の位相積算器の不連続な出力である、請求項５に記載の方法。
【請求項８】
前記位相積分器は発振器を含み、前記位相積算器は露光期間の間の前記発振器の位相を積算し、前記ゲインは前記露光期間の間にダイナミックに変化する、請求項５に記載の方法。
【請求項９】
前記ゲインは前記位相積分器の出力の逆数に比例する、請求項５に記載の方法。
【請求項１０】
前記ゲインは前記位相積分器の出力に比例する、請求項５に記載の方法。
【請求項１１】
ピクセル構造であって、
ゲインコントローラと、
出力が前記ゲインコントローラの入力に結合され、入力が積分器に結合される、電磁放射に応答して信号を生成するための感光素子とを含む、ピクセル構造。
【請求項１２】
前記積分器の出力は前記ゲインコントローラの入力に結合される、請求項１１に記載のピクセル構造。
【請求項１３】
前記ゲインコントローラは、前記感光素子によって与えられる前記信号に一定のゲインを適用する、請求項１１に記載のピクセル構造。
【請求項１４】
前記ゲインコントローラは、前記感光素子によって与えられる前記信号に一定でないゲインを適用する、請求項１１に記載のピクセル構造。
【請求項１５】
前記一定でないゲインは前記ピクセル構造の前記積分器の出力に関する、請求項１４に記載のピクセル構造。
【請求項１６】
前記積分器は位相積分器である、請求項１５に記載のピクセル構造。
【請求項１７】
前記一定でないゲインは前記位相積分器の位相積算器の連続的な出力である、請求項１６に記載のピクセル構造。
【請求項１８】
前記一定でないゲインは前記積分器の積算器の不連続な出力である、請求項１４に記載のピクセル構造。
【請求項１９】
前記積分器は発振器を含む位相積分器であり、積算器は露光期間の間の前記発振器の位相を積算し、前記ゲインは前記露光期間の間にダイナミックに変化する、請求項１１に記載のピクセル構造。
【請求項２０】
前記ゲインは前記積分器の出力の逆数に比例する、請求項１１に記載のピクセル構造。
【請求項２１】
前記ゲインは前記積分器の出力に比例する、請求項１１に記載のピクセル構造。
【請求項２２】
前記積分器は、前記感光素子に結合される、位相情報を用いて露光期間にわたる電磁放射に対する前記感光素子の応答を積分するための位相積分器である、請求項１１に記載のピクセル構造。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は電子画像化の分野に一般的に関し、より特定的には、測光を用いた改良された撮像および記録のための方法および装置に関する。
【背景技術】
【０００２】
発明の背景
写真は、光の作用によって画像を作り出すプロセスである。光とは、人間の目に見える周波数範囲の電磁放射について一般的に用いられる用語である。被写体から反射または発せられた光のパターンは、時間設定された露光を通して画像センサによって記録される。画像センサは、写真フィルムなどの化学的性質のもの、またはデジタルスチルおよびビデオカメラが用いるＣＣＤおよびＣＭＯＳ画像センサなどの固体の性質のものであり得る。
【０００３】
デジタルカメラは、光を焦点合せしてシーンの画像を作成する一連のレンズを有する。しかし、デジタルカメラは、従来のカメラのようにこの光を１枚のフィルムに焦点合せする代わりに、光の電磁放射を電荷に変換する画像センサに光を焦点合せする。画像センサは画素または「ピクセル」と称される。電荷は、画像センサが感知する電磁放射の相対的な強度を示し、一般的に光強度値をピクセルと関連付けるのに用いられる。
【０００４】
図１は、デジタル画像処理システム１０に含まれ得る典型的なコンポーネントブロックを図示する。システム１０は、信号源１００と、積分器１１０、アナログ−デジタル変換器（ＡＤＣ）１２０およびＤＳＰ１３０からなる信号処理チェーンとを含む。信号源１００はたとえば、それに当たる光などの電磁放射に応答して電気的応答を生成する光強度センサなどのセンサであり得る。
【０００５】
積分器１１０の出力であるＶOUTはＡＤＣ１２０に入力される。ＡＤＣ１２０はアナログ−デジタル変換機能を果たす。アナログ−デジタル変換機能は当該技術分野で周知である。ＡＤＣ１２０入力に存在するアナログ信号ＶOUTは、ある離散レベルの集合のうち１つをとり得る信号ＶDに変換される。
【０００６】
信号の品質は信号ＶINを積分する積分器１１０によって改善される。図２は、信号改善の性質を図示する。波形２００は、信号源１００が生成する一定値の信号と、一定値の信号を乱す付加的なノイズとの組合せである。波形２１０は、入力信号波形２００に応答して生成される積分器出力である。付加的なノイズによって引起される信号の変動は波形２１０では減少することが容易にわかる。
【０００７】
信号源１００は、一般的には露光時間と称される特定の持続時間の間だけセンサが光に晒されるデジタルカメラ適用例などの、時間設定された適用例で用いられる光強度センサであり得る。次に積分器１１０は、露光時間の間に受けるすべての光子によって生じるセンサ１００の応答を、たとえば露光時間の終わりに、読出すべき電圧などの１つの値に積分するという機能も果たす。
【０００８】
図３は、典型的な画像センサ回路を図示する。信号源１０００はたとえばフォトダイオードと言える光センサである。キャパシタ１０４０は単純な積分器である。積分器への入力は信号源１０００の出力である。キャパシタ１０４０は、積分プロセスの開始前に、閉じた位置にあるスイッチ１０５０によってリセットされる。積分プロセスの始めにスイッ
チ１０５０が開き、キャパシタ１０４０両端の電圧が信号源１０００から発する入力信号に応答して変化し始める。積分プロセスの終わりに、スイッチ１０３０が閉じて、積分器出力１０６０であるＶOUTがサンプリングされる。図３は例示的な図である。同一機能を有する他の同様の積分器の実現例が当業者には周知である。
【０００９】
積分器出力１０６０であるＶOUTは、一般的に、利用可能な電源電圧が課す上限を超えることができない。電源電圧は厳しい電力消費要件のために現状技術の機器では低減している。積分器出力１０６０は電源電圧を超えることができず、積分器出力信号が電源電圧レベルに達した後にも増大し続けると飽和してしまう。図４Ａに飽和状態が図示される。飽和は、出力電圧が利用可能な電源電圧に達して入力信号のさらなる変化に応答できなくなると起こる。信号の飽和はシステム性能の劣化を引起す。図４Ａから図４Ｃは、感光素子構造、およびより特定的には積分器構造のダイナミックレンジ限界による、光センサ１００および積分器１１０からなるピクセル構造の出力での潜在的な歪みを図示する。
【００１０】
図４Ａの区間（ａ）は、異なるレベルの一定の入力信号に応答した積分器１１０出力の線形の増加を図示する。画像センサ構造は、区間（ａ）の線形出力を生じさせる入力光強度の範囲については十分に働く。画像センサ構造は、区間（ｂ）の飽和した出力を生じさせる入力光強度の範囲については十分に働かない。
【００１１】
積分器出力応答は、ダイナミックレンジが限られていることを示す。図４Ａに図示されるように、画像センサは暗い部分の細部を十分に描画する（render）が、明るい部分の細部を描画しない。図４Ｂおよび図４Ｃに図示されるように応答をシフトさせることが可能である。図４Ｂおよび図４Ｃでは、画像センサのダイナミックレンジは同じままであるが、応答特性がシフトしている。図４Ｂの応答特性は暗い部分および明るい部分の細部を失ってしまっているが、良好な中間範囲の応答を保持している。図４Ｃの応答特徴は、良好な明るい部分の細部を維持するために、暗い部分の細部および部分的な中間部分の細部を失ってしまっている。
【００１２】
図５Ａは、図４Ａなどの複数のピクセルが飽和まで駆動された、露出過度で撮像されたピクセル強度のヒストグラムを図示する。図５Ａに見られるように、最大ピクセル構造出力値は「２５５」であり、用いられる単位は、ピクセル出力電圧に対応するＡＤＣ１２０出力である。光の強度により、多くの光センサ１００が値を出力したが、この値は、露光期間の間に露光が進むにつれて積分器１１０を飽和させた。積分器１１０出力の最大（飽和）値のために、ＡＤＣは、８ビットＡＤＣの最大出力コードである出力コード「２５５」を生成した。撮像は、高強度光入力を受けるピクセルが十分に高い出力レベルを達成できないために、最適な品質よりも低くなってしまう。積分器１１０のゲインがより低ければ、高強度光入力を受ける光画像センサの出力は、２５５より低い出力をレジスタに入れて、ハイエンドの歪みを回避したであろう。
【００１３】
図５Ｂは、複数のピクセルが最小限の出力値を達成するのに十分な程度の光に晒されなかった、露光不足で撮像されたピクセル強度のヒストグラムを図示する。図５Ｂに見られるように、最小ピクセル構造出力値は「０」であり、用いられる単位はピクセル出力電圧に対応するＡＤＣ１２０出力である。光強度により、多くの光センサ１００が値を出力したが、この値は、露光期間の間に露光が進むにつれて最小限のＡＤＣ出力コードを生じさせるのに十分に高い値を積分器１１０に出力させることができなかった。
【００１４】
撮像は、低強度の光入力を受けるピクセルが十分に高い出力レベルを達成できないために、最適な品質よりも低くなってしまう。図５Ｂのヒストグラムに図示される歪みは、図４Ｃの個々のピクセル歪みに対応する。積分器１１０のゲインがより高ければ、低強度の光入力を受ける光画像センサの出力は０よりも大きい出力をレジスタに入れて、ローエン
ドの歪みを回避したであろう。
【００１５】
図６はダブルスロープ（double slope）技術を用いて構築されたピクセル構造の応答曲線を図示する。図６に図示されるダイナミックレンジの非線形の延長部は飽和効果を回避するが、しかしながら、センサに当たる電磁エネルギの強度とセンサの出力との間の非線形の関係により、光強度のレベルが高い場合に、撮像される画像の分解能が低くなってしまう。
【００１６】
条件付スロープ切換と対数応答ピクセル構造とを組合せる複数露光などの他の方策が公開されている。条件付スロープ切換と対数応答ピクセル構造とを組合せる複数露光は性能が劣るため、高性能画像取得という課題には不適当である。
【００１７】
積分器飽和はピクセル構造のダイナミックレンジ性能における制約因子である。積分器飽和の問題の解決策が公開されている。公開されている解決策が共通に有する１つの特徴は、積分器出力をモニタして飽和状態の始まりを検出することであり、そのとき積分器が放電し、その事象が記録される。この種の解決策は、アナログ構成要素および非標準的アナログ実現例の精度要件のために、集積回路（ＩＣ）で効率的に実現するのは困難である。積分器出力が飽和し始める、電源電圧近くのノイズの多い環境で動作する高精度のコンパレータの実現は、望まれない動作特徴である、過剰な電力を消費する困難な取組みである。
【００１８】
アナログＩＣ設計は実現が困難でありかつ時間がかかる。サイズ、電力消費および性能について完全にデバッグされ、最適化された標準的な構築ブロックを用いることが有利である。公開された種類の解決策はこの要件を満たしていない。
【発明の開示】
【課題を解決するための手段】
【００１９】
発明の概要
この発明の１つの局面に従うと、ピクセル構造から高ダイナミックレンジ読出信号を得るための方法は、ピクセル構造の感光素子が与える入力信号にゲインを適用するステップを含み、ゲインはピクセル構造のフィードバックに関する。
【００２０】
この発明の別の局面に従うと、ピクセル構造は、電磁放射に応答して信号を生成するための感光素子と、入力が感光素子出力に結合され、出力が積分器入力に結合されたゲインコントローラとを含む。
【００２１】
このような構成により、センサに当たる電磁エネルギの強度に関わらず、撮像すべき画像の忠実な再生を行なうことができ、ダイナミックゲイン調節能力を有する固体ピクセルが提供される。この発明のこれらおよびその他の利点は以下の図面に関して説明されるであろう。
【発明を実施するための最良の形態】
【００２２】
詳細な説明
（位相積分）
この発明の１つの局面に従うと、位相領域積分技術を用いて高強度および低強度画像を正確に撮像する高ダイナミックレンジ感度センサ素子またはアレイが提供される。この発明のセンサ素子は先行技術の固体ピクセル構造が呈するダイナミックレンジ特性によって限定されないので、電磁放射の全スペクトルを捕捉して高品質の出力画像を提供することができる。
【００２３】
図７Ａは本発明の技術を用いて構築されたセンサ素子の応答を図示する。センサ素子の拡張されたダイナミックレンジは、電磁放射強度の全範囲にわたってピクセル応答を有し、衝突する放射に対する応答を可能にするのに十分である。その結果、センサ素子は、撮像すべき画像の明るい部分の飽和の影響を回避しつつ、最も暗い部分の十分な電荷を捕捉することができる。純粋な効果としては、センサに当たる電磁エネルギの強度に関わらず、撮像すべき画像を忠実に再生できることである。
【００２４】
図７Ｂは、すべてのピクセル出力が０から２５５までの８ビットＡＤＣのダイナミックレンジ内に入る、適正に露光された撮像のピクセル強度のヒストグラムを図示する。
【００２５】
本発明のセンサ素子は、周波数発振回路に基づく新規の積分器の実現を含む。周波数発振器回路は、標準的なＩＣコンポーネントブロックであり、先行技術の固体デバイスの欠点を有していない。また、本明細書中に開示される新規のセンサ素子は、利用可能な電源電圧をはるかに超える出力信号値に対応することができ、非常に高い精度および非常に高いダイナミックレンジを有する高精度の積分器を用いる。
【００２６】
高性能の画像取得のためには、単一のセンサ読出ステップを用いて高分解能かつ高ダイナミックレンジの画像取得が可能な画像センサを有することが望ましい。図８は、本発明の例示的なピクセル構造を図示する。図８のピクセル構造は、図３の従来の信号取得構造を用いるが、時間領域積分器１１０を新規の位相領域積分器２１０で置換えている。図９は本発明の位相領域積分器をより詳細に示す。
【００２７】
本発明では、信号源１００（図８）の出力は図９の位相領域積分器の入力８００に接続されている。積分期間が終わると、入力信号の積分が位相領域積分器出力８４０で位相の形態で読出される。
【００２８】
画像センサアセンブリおよび特定的には積分器部分は２つの基準を満たす。すなわち、ａ）感光素子からの弱い入力信号に応答して大きな出力を発生する、およびｂ）感光素子からの入力信号が大きい場合の飽和を回避する。これらの２つの基準は固体構造では相互に相容れない。しかしながら、本発明は、図９のものなどの位相領域積分器を用いて２つの基準を満たし得ることが分かる。
【００２９】
位相領域積分器の動作は、積分、位相および周波数、ならびにそれらの相互関係の概念を考察することによって最も十分に理解することができる。積分関数または積分は、当該技術分野で周知の数学的関数である。簡単に述べると、積分は、面積または面積の一般化として解釈可能な数学的対象である。信号が曲線としてプロットされる場合、信号の積分は曲線の中の面積である。積分器は、その入力に存在する信号を積分し、その出力で入力信号の積分結果を生成するデバイスである。
【００３０】
位相と周波数とは微分関係を有する。持続時間ΔＴの間に発振器出力Ｖoutで変化する全位相は、数学的には以下のように与えられる。
【００３１】
Δθ＝∫ｆinstｄｔ＝∫（ｆnom＋ｆgain・Ｓin）ｄｔ
式中、積分範囲は持続時間ΔＴを超える。積分項を以下のように分解する。
【００３２】
Δθ＝∫（ｆnom＋ｆgain・Ｓin）ｄｔ＝∫ｆnomｄｔ＋∫ｆgain・Ｓinｄｔ
＝Ｋ＋ｆgain・∫Ｓinｄｔ
式中、項Ｋは一定値ｆnomとΔＴ（積分時間）との関数であり、したがって周知である。
【００３３】
ｆnom＝０である特別な場合、Ｋ＝０であり、かつ
Δθ＝ｆgain・∫Ｓinｄｔ
である。
【００３４】
第２項は一定値乗数ｆgainおよび入力信号Ｓinの積分である項∫Ｓinｄｔからなる。項ｆgain・∫Ｓinｄｔは、期間ΔＴの終わりのΔθの値からＫの値を減算することによって容易に得ることができる。
【００３５】
ｆgain・∫Ｓinｄｔ＝Δθ−Ｋ  かつ  ∫Ｓinｄｔ＝（Δθ−Ｋ）/ｆgain
ｆnom＝０である特別な場合はＫ＝０であり、∫Ｓinｄｔ＝Δθ/ｆgainである。
【００３６】
以上の関係は、ＶＣＯ制御入力信号Ｓinと、期間ΔＴの間のＶＣＯまたは発振器出力で変化する位相Δθとの間の微分関係を確立する。図１０Ａおよび図１０Ｂは、この等価であることをグラフで図示する。図１０Ａは、時間の関数としての、ＶＣＯ出力の変化する位相をプロットする。図１０Ｂは、入力制御信号ＳINの時間に対する積分をプロットする。
【００３７】
図１１Ａは、図１１Ｂに図示される入力信号ＳINに応答して生成される電圧制御発振器出力波形を図示する。ＳINは、２つの一定値の区間からなり、図１１Ｂで７２０の符号を付された第１の部分は、図１１Ｂで７３０の符号を付された第２の区間よりも値が小さい。
【００３８】
図１０Ｂに戻って、積分器出力区間６２０は、低いほうの値のＳIN区間７２０が積分器に入力された際の時間の関数としての積分出力である。積分器出力区間６３０は、高いほうの値のＳIN区間７３０が積分器に入力された際の時間の関数としての積分出力である。
【００３９】
低いほうの値のＳIN区間７２０により、ＶＣＯは、高いほうの値のＳIN区間７３０よりも低い周波数で発振した。図１１Ａの波形区間７００は、低いほうのＶＣＯ発振周波数を図示する。ＶＣＯ入力での高いほうの値のＳIN区間７３０により、ＶＣＯは、低いほうの値のＳIN区間よりも高い周波数で発振する。図１１Ａの波形区間７１０は高いほうのＶＣＯ発振周波数を図示する。
【００４０】
図１０Ａは、時間の関数として、ＶＣＯの変化する位相をプロットする。区間６００はＶＣＯ出力区間７００に対応する。区間６１０はＶＣＯ出力区間７１０に対応する。
【００４１】
区間６００は区間６１０よりも低い位相積算レートを示す。位相積算レートは、単位時間あたりの、ＶＣＯの変化する位相の積分であり、１秒あたりのラジアンという単位で表わすことができる。ＶＣＯが単位位相に変化する速度が発振周波数であり、これも１秒あたりのラジアンという単位で表わされる。
【００４２】
ＶＣＯ制御信号入力波形区間７２０により、ＶＣＯは波形区間７００を出力するようになる。時間の関数としてのＶＣＯ出力位相をプロットすると、曲線区間６００が生成される。ＶＣＯ制御信号入力波形区間７３０により、ＶＣＯが波形区間７１０を出力するようになる。時間の関数としてのＶＣＯ出力位相をプロットすると、曲線区間６１０が生成される。図９ａおよび図９ｂにプロットされる波形は同じ形状であり、ｆnom＝０およびしたがってＫ＝０である場合、定数ｆgainによって関連付けられる。ｆnom≠０およびしたがってＫ≠０である場合、図１０Ａおよび図１０Ｂにプロットされる波形は定数ｆgainおよびＫによって関連付けられる。
【００４３】
したがって、入力信号ＳINの時間領域積分は入力信号ＳINの位相領域積分と機能的に均
等であることが理解される。入力信号ＳINの時間領域積分と、入力信号ＳINの位相領域積分とは２つの定数によって関連しており、そのうちの１つは、ｆnom＝０である特別な場合については０に等しい。
【００４４】
信号積分を行なうのに本明細書中に開示される方法を用いることは、従来の積分器に対して有利であり、従来の積分器に関連の困難な性能の問題を解決する。１つの利点は、積分器出力を飽和する潜在性の解決である。ＶＣＯまたは発振器出力は、いかなる状況でも超えられることがない上限および下限（ピーク値）によって厳しく拘束されている。したがって出力飽和状態は起こり得ない。
【００４５】
別の利点は量子化ノイズの問題の解決である。図１２に図示されるように、低レベル信号３１０は、値の近い入力強度によって発生する出力電圧間の識別性がほとんどない、顕著かつ受入れ不可能な量子化ノイズを被り得る。位相測定に基づく積分は、積分時間ΔＴの間に発振器出力の変化する位相Δθを測定する。積分時間ΔＴの間に発振器出力が変化する位相Δθは積分時間ΔＴの間の入力制御信号の積分に比例し、この２つが比例する。最小限のΔθの値は最も小さな積分出力について発生する。しかし
ｆgain・∫Ｓinｄｔ＝Δθ−Ｋ
である。
【００４６】
式中Ｋは定数である。したがって、単にＶＣＯゲインｆgainを調節することにより、Δθ−Ｋを、その最小値を含む∫Ｓinｄｔのいずれの所与の値についても、独立して特定の値に設定することができる。積分器のゲインおよびしたがって測定された積分器出力変数の最小値を設定できることにより、従来の積分器に関連の量子化ノイズの問題が排除される。
【００４７】
さらに別の利点は、可変発振器回路は多様なシステムの一般的かつ基本的な構築ブロックであるということである。したがってそれらは広く利用可能であり、高度に最適化されている。
【００４８】
このように、ＶＣＯベースの積分器は量子化ノイズ、およびダイナミックレンジまたは出力飽和がない点において従来の積分器よりもはるかに優れている。他の利点が存在し、それらの利点は当業者には明らかである。
【００４９】
発振器は、技術分野で周知の種類の回路である。発振器回路の出力は多様な形状を有し得るが、それらはすべて周期的である。すなわち、出力波形が反復的であることを意味する。出力波形の１つの反復は１つの発振サイクルを含み、サイクルの持続時間はその発振周期として規定される。
【００５０】
発振周波数であるｆoscは、単位時間あたりの発振の周期の数として規定され、それは通常はヘルツで測定される（１秒あたりの発振の周期）。従来は、発振器の角周波数はω＝２πｆoscとして定義され、発振の１つの完全なサイクルは２πラジアンの位相角θまで変化する。
【００５１】
初期状態、すなわちある任意の時間ｔ＝０におけるシステムの状態が発振器と関連付けられる。初期状態の一例は、ラジアンで測定される、ｔ＝０における発振器の初期位相であり得る。
【００５２】
図１３Ａ、図１３Ｂ、図１３Ｃおよび図１３Ｄは、発振器回路の一般的な出力波形を図示する。技術分野で周知のように、図１３Ａ、図１３Ｂ、図１３Ｃおよび図１３Ｄは、正弦波、三角波、鋸波および方形波発振器の出力波形を図示する。すべての場合、示される
ピーク電圧範囲は１ボルトである。
【００５３】
電子発振器回路の発振周波数は固定されていても可変であってもよい。発振周波数が可変である一般的な発振器は電圧制御発振器（ＶＣＯ）である。少なくともＶＣＯは電圧入力を有し、該電圧入力で信号電圧Ｓinが発振周波数を制御する。電圧はオームの法則により電流に関連し、信号Ｓinは、電圧特徴というよりはむしろその電流によって発振周波数を制御すると言える。
【００５４】
ＶＣＯは公称発振周波数ｆnomも有し得る。ＶＣＯは、周波数制御入力Ｓinレベルが存在しないまたはたとえば０ボルトなどの発振周波数を変化させない値である場合に、ｆnomで発振する。公称発振周波数は０ヘルツを含むいずれの特定の値も有し得る。
【００５５】
ＶＣＯの出力周波数は入力信号の振幅変化に応答して変化する。したがって、ＶＣＯの瞬間的な発振周波数はある値ｆdeltaだけＶＣＯの公称発振周波数とは異なり、以下の式によって与えられる。
【００５６】
ｆinst＝ｆnom＋ｆdelta
式中、ｆdelta＝ｆgain・Ｓin  である。
【００５７】
この例では、項ｆdeltaは１秒あたりのラジアンで測定され、ｆgainは１ボルトあたり１秒あたりのラジアンで測定され、Ｓinはボルトで測定される。
【００５８】
上述のように、図１１ＡはＶＣＯの入力信号および出力信号を図示する。ＶＣＯ出力の発振周波数は入力信号振幅の変化に応答して変化する。ＶＣＯ出力区間７００は入力信号区間７２０に対応する。ＶＣＯ出力区間７１０は入力信号区間７３０に対応する。ＶＣＯ出力区間７００の発振周波数はＶＣＯ出力区間７１０の発振周波数よりも低い。入力信号区間７２０の振幅は入力信号区間７３０の振幅よりも低い。したがって、ｆgainは正の値を有し、ＶＣＯ発振周波数は入力制御信号振幅に正比例する。
【００５９】
ＶＣＯも、ＲＥＳＥＴ／ＥＮＡＢＬＥなどの付加的な入力を有し得る。ＲＥＳＥＴ状態にある場合のＲＥＳＥＴ／ＥＮＡＢＬＥの機能は、ＶＣＯ出力波形を、ピークトゥピーク電圧範囲内のいかなる値でもあり得る予め定められた電圧にリセットすることである。ＥＮＡＢＬＥ状態にある場合のＲＥＳＥＴ／ＥＮＡＢＬＥの機能は、ＶＣＯ出力が発振できるようにすることである。
【００６０】
ＶＣＯは出力Ｖoutを有する。各発振周期の間、Ｖoutは２πラジアンの角位相まで変化する。このことは、出力位相が２πを法として測定可能であり、正確に２πだけ隔てられる位相での発振器出力値が同一であることを暗示する。図１３Ａ−図１２Ｄはいくつかの一般的なＶＣＯ出力波形を図示する。１つの完全な周期において、図１３の各波形は正確に２πラジアンまで変化し、正確に２πだけ隔てられた位相での波形の値はすべての波形について同一である。
【００６１】
１つの周期のサブセットの間に発振器出力の変化する位相は、１つの周期のサブセットの始まりおよび終わりをマーキングする時間の２つの瞬間の発振器出力をサンプリングし、各々のサンプルと関連付けられる位相を同定し、２つの位相を減算することによって求められる。
【００６２】
１つの発振周期以上にわたる持続時間の間に発振器出力の変化する位相は、２つの時間の瞬間のＶＣＯ出力を直接観察することに基づく方法を用いると、２πラジアンを法としてしか求めることができない。したがって、曖昧さを解決するためには、ＶＣＯ出力の変
化する周期の数または周期の有効な端数をカウントする付加的な関数を用いる。
【００６３】
時間間隔においてＶＣＯ出力の変化する周期の数または周期の有効な端数をカウントする、または位相を「アンラップする」回路は、容易に実現可能である。そのような回路と関連の波形が図１４Ａおよび図１４Ｂに図示される。図１４ＡのＶＣＯ出力は三角波の波形である。時間ｔ＝０、０．５ＴPおよびＴPにおいて、ＶＣＯ出力波形は、０、πおよび２πラジアンの変動に対応する、９００、９１０および９２０の符号を付される状態に至る。
【００６４】
位相アンラップ回路の出力は、時間ｔ＝０、０．５ＴPおよびＴPに、状態を０、Ｖおよび２Ｖ振幅のレベルに変化させる。遷移時間は９３０、９４０および９５０の符号を付され、それらはそれぞれ９００、９１０および９２０の符号を付されるＶＣＯ出力状態に対応する。
【００６５】
１つのＶＣＯ出力周期にわたって図示される、ＶＣＯ出力と位相アンラップ回路の出力との間の関係は、いずれの数のＶＣＯ出力周期にわたるようにも拡張可能であり、その場合の位相アンラップ回路の出力は、ＶＣＯ出力が０からπ（法２π）位相値まで変化するたびに予め定められた量だけ値が増加する。当業者には、位相アンラップ機能を実現し、ＶＣＯ出力の変化するアンラップされた位相の値をマークする代替的な方法が存在することが知られている。
【００６６】
ＶＣＯ出力の変化する全位相は、２つの項の総計で与えられる。第１の項は位相アンラップ回路が記録する全アンラップ位相である。第２の項は、位相アンラップ回路出力の最後の更新以来ＶＣＯ出力の変化した全位相である。この量は、ＶＣＯ出力の直接の測定によって明確に得ることができる。
【００６７】
図１５は、市販のＩＣであるＩＣＬ８０３８のＶＣＯサブセットの簡略化されたブロック図を組入れる。付加的な位相アンラップ、変化した全位相、およびＶＣＯ  ＲＥＳＥＴ／ＥＮＡＢＬＥ機能が追加されている。
【００６８】
電流源８６０および８５５はそれぞれキャパシタ８４５を充電および放電する。キャパシタ８４５の充放電は、フリップフロップ８２５によって制御され、電流源８６０または８５５をキャパシタ８４５に接続するスイッチ８６５によって定められる。
【００６９】
フリップフロップ８２５は、コンパレータ８１５および８２０によってトリガされると状態を変化させる。コンパレータ８１５は、キャパシタ８４５が予め定められた高電圧に達するとトリガされる。コンパレータ８２０は、キャパシタ８４５が予め定められた低電圧に達するとトリガされる。
【００７０】
コンパレータ８１５がトリガされると、フリップフロップ８２５は、スイッチ８６５を閉じるなど、状態を変化させる。電流源８６０の電流Ｉ2は、キャパシタ８４５を放電させ、これによりキャパシタ８４５の両端の電圧を減少させる。キャパシタ８４５の両端の電圧の減少はすぐにコンパレータ８１５の状態を変化させる。
【００７１】
キャパシタ８４５の両端の電圧が十分に低い値に減少すると、コンパレータ８２０がトリガされる。コンパレータ８２０がトリガされると、フリップフロップ８２５は、スイッチ８６５を開くなど、状態を変化させる。電流源８５５の電流Ｉ1は、キャパシタ８４５を充電し、これによりキャパシタ８４５の両端の電圧を増大させる。キャパシタ８４５の両端の電圧の増大はすぐにコンパレータ８２０の状態を変化させる。
【００７２】
キャパシタ８４５の両端の電圧が十分に高い値に増大すると、コンパレータ８１５が再びトリガされて、フリップフロップ８２５の状態を変化させ、キャパシタ８４５の充電／放電サイクルを繰返させる。
【００７３】
キャパシタ８４５が保持する電荷と、キャパシタ８４５の両端の電圧との間の関係はＱ＝Ｃ・Ｖである。式中、Ｃはファラドで測定されるキャパシタ８４５の容量であり、Ｑはクーロンで測定されるキャパシタ８４５が保持する電荷であり、Ｖはボルトで測定されるキャパシタ８４５の両端の電圧である。
【００７４】
時間間隔ΔＴの間に流れる定電流Ｉによる、キャパシタ８４５によって保持される電荷の変化はΔＱ＝Ｉ・ΔＴによって与えられる。式中、ΔＱはキャパシタ８４５が保持する電荷の変化をクーロンで表わし、Ｉは電流の値をアンペアで表わし、ΔＴは電流の流れる時間間隔を秒で表わす。定電流は、時間の関数としてキャパシタ８４５が保持する電荷の線形変化を生じさせる。時間の関数としてのキャパシタ８４５が保持する電荷の線形変化により、時間の関数としてのキャパシタ８４５の両端の電圧の線形変化が生じる。
【００７５】
電流源８５５および８６６が生成する一定値の電流Ｉ1およびＩ2により、キャパシタ８４５の両端の電圧が増減して、三角波形を線形に生成する。電流Ｉ1およびＩ2の正味の効果が等しい場合、キャパシタ８４５両端での三角形の電圧波形の立上がりおよび立下がり区間は図６ｃに図示されるように対称になる。電流Ｉ1およびＩ2の正味の効果が等しくない場合、キャパシタ８４５の両端の三角形の電圧波形の立上がりおよび立下がり区間は非対称になる。電流Ｉ1の正味の効果＜＜電流Ｉ2の正味の効果である限り、キャパシタ８４５の両端の三角形の電圧波形は、図６ｂに図示される鋸歯波形となる傾向にある。
【００７６】
キャパシタ８４５を充電および放電する時間は、電流源８６０および８５５によって生成される電流Ｉ1およびＩ2の大きさによって決まる。コンパレータ８１５および８２０をトリガする電圧レベルにキャパシタ８４５を充電および放電するのに必要な時間の和によってＶＣＯの発振周期が決まる。したがって、電流Ｉ1およびＩ2の大きさによってＶＣＯの発振の周期および周波数が決まる。
【００７７】
入力８７０に印加される制御信号は電流源８６０および８５５を制御し、したがってＶＣＯ発振周波数を制御する。図示しないが、当業者には周知のような単純な電圧または電流スプリッタを８７０に印加される制御信号と電流源８６０および８５５との間に追加して波形の対称性を調節することができる。
【００７８】
キャパシタ８４５の両端の電圧の反転は、フリップフロップ８２５の状態によって制御される。フリップフロップ８２５が状態を変化させるたびに、カウンタ８３５がトリガされ、対応してその出力状態が変更される。カウンタ８３５の出力状態の変化は、図８ｂに示されるような変更された電圧レベルであり得る。別個の状態を解決可能である限り、他の電圧レベル変更方式を用いてもよい。カウンタ８３５の出力も、Ｂビットを含むデジタルワードからなるデジタルフォーマットであり得る。そのような場合、その出力状態の変化は、互いの状態の間では１つ以上のビットが異なる二進数であり得る。
【００７９】
カウンタ８３５の出力状態は、フリップフロップ８２５が状態を変化させるたびに変化し、したがって、ＶＣＯ出力がその最小値および最大値に何回達したかをカウントする。カウンタ８３５の出力状態が偶数である場合、ＶＣＯの出力は、２πラジアンの整数倍だけ変化した。ＶＣＯ出力の変化した２πラジアンの数は、次にカウンタ８３５の出力カウントを２で除算することによって与えられる。
【００８０】
カウンタ８３５の出力状態が奇数である場合、ＶＣＯの出力が変化した２πラジアンの
数は整数と小数部分とを有する。ＶＣＯの出力が変化した２πラジアンの数の整数部分は、カウンタ８３５の出力状態から１を減算することによって得られた数を２で除算することによって与えられる。ＶＣＯの出力が変化する２πラジアンの数の小数部分は、波形の立上がり区間と立下がり区間との間の非対称性の度合いに依存し、当業者には容易に得ることができる。たとえば、波形の立上がり区間が波形の立下がり区間の２倍の長さである場合、完了には発振周期の３分の２が必要である。
【００８１】
キャパシタ８４５の両端の電圧は、フリップフロップ８２５の状態の最後の変化の後にＶＣＯ出力の変化する位相に比例する。ａ）コンパレータ８１５および８２０のトリガ電圧（すなわち、ＶＣＯ出力の最大電圧および最小電圧）と、ｂ）ＶＣＯ出力波形の立上がり区間と立下がり区間との間の非対称性とがわかっていれば、当業者はこれを容易に得ることができる。たとえば、ａ）ＶＣＯ出力電圧が波形の立上がり区間上の最小値と最大値との間の中間にあり、かつｂ）波形の立上がり区間の長さが波形の立下がり区間の２倍である場合、波形測定は発振周期の３分の１であると考える。
【００８２】
ＶＣＯの出力が変化する全位相は、電圧−位相変換器８４０およびカウンタおよび位相変換器８３５が記録するような、ＶＣＯ出力が変化する位相を総計することによって得られる。この機能は加算器８８０によって達成され、出力８９０で利用可能になる。
【００８３】
スイッチ８５０はキャパシタ８４５をリセットし、したがってＶＣＯ発振器出力を電圧源８１０が出力する初期電圧にリセットする。フリップフロップ８２５は信号８９５によってリセットされる。電圧源８１０の初期電圧は、フリップフロップ８２５のリセット状態およびＶＣＯ出力波形の立上がり区間と立下がり区間との間の非対称性の度合いとともに、ＶＣＯ出力波形の初期位相を決めるのに十分である。この導出は当業者には周知である。
【００８４】
技術分野で周知であるように、またＩＣＬ８０３８アプリケーション解説文献に記載のように、正弦波形、方形波形および鋸波形は、本明細書中で論じられる基本的な三角波形を用いて、付加的な内部回路によって導出される。したがって、本明細書中で扱う事項は他のＶＣＯ出力波形形状に等しく適用される。
【００８５】
このように、この発明は、ピクセル構造の従来の積分器コンポーネントを、位相領域の入力信号の時間積分を行なう高ゲインかつ高ダイナミックレンジの積分器で置換える。
【００８６】
図１６は、本発明の位相領域積分器を用いるピクセル構造によって、撮像プロセス１５０の間に行なわれ得る例示的ないくつかのステップを図示するフロー図である。
【００８７】
露光時間（ステップ１５１）の始めに、ＶＣＯ出力と、カウンタおよび位相コンバータ８３５とがリセットされる。ステップ１５２で、感光素子が光に晒され、その電気的特性が変化し、これによりＶＣＯ出力の周波数が変化する。感光素子は、フォトダイオード、フォトゲート、フォトトランジスタまたはフォトレジスタなどのいずれの素子であってもよい。本発明はまた、上述の構造を有するピクセルの少なくとも一部であるピクセルの幾何学的構成を有するＣＭＯＳまたはＭＯＳ画像化デバイスなどの固体画像化デバイスにも関する。
【００８８】
ステップ１５３で、カウンタおよび位相変換器８３５は、ＶＣＯ出力が変化した、アンラップされた位相を記録する。ステップ１５４で露光フレームが終了したと判断されると、ステップ１５５で、ＶＣＯの出力は電圧−位相変換器８４０によってラジアンに変えられる。カウンタおよび位相変換器８３５と電圧−位相変換器８４０との出力は全位相加算器８８０によって加算される。ステップ１５６で、所望により、位相領域積分の結果を時
間領域積分結果に変えてもよい。撮像プロセスの必要なステップではないことを示すため、ステップ１５６は破線で示される。
【００８９】
（指数関数的ゲイン特徴）
したがって、高ダイナミックレンジを有するピクセル構造を構成するための方法および装置が説明された。図９、図１０Ａおよび図１０Ｂは、入力刺激に対するほぼ線形の積分応答を与える、この発明の１つのピクセル構造の例示的な実施例および動作を図示する。この発明の別の局面に従うと、積分出力はまた、たとえば一定値の入力を想定して、積分時間を２倍にしても積分出力値が２倍にならない非線形の特性にも従い得る。たとえば、非線形の積分出力は、非線形である指数関数に関連の出力特性を有し得る。
【００９０】
いずれの指数関数も、その増大率（傾斜）が比例定数内のその値に比例するという特徴を有する。図１７は、積分器出力値自体によって制御される積分器出力値の変化率を与えるように変更された、図３ｂと同様の位相領域積分器の第２の実施例を図示する。具体的に、図１７の位相領域積分器では、積分器出力（変化した全位相）は、積分器のゲイン、およびしたがって積分器出力の変化率を制御することができる。
【００９１】
ゲインブロック１８０５は広範な関数的特徴を有し得る。たとえば、ブロック１８０５のゲインが入力電圧１８６０の逆数であると仮定する。入力電圧１８６０が増大すると、ブロック１８０５のゲインは減少する。一定の入力１８００（ＳIN）を仮定すると、制御電圧１８６０が増大し、ゲインブロック１８０５のゲインが減少するにつれて、積分器出力１８４０の増加率は減少する。
【００９２】
図１７に図示されるように、スイッチ１８５０は信号１８４０または信号１８４５を選択してゲインブロック１８０５を制御することができる。信号１８４０は連続的な信号である一方で、信号１８４５は不連続な階段状の信号である。ここに図示される例については、スイッチ１８５０は信号１８４５を選択してゲインブロック１８０５を制御する。
【００９３】
１つの実施例では、ゲインブロック１８０５は積分器出力値の逆数に比例する。このように、ゲインブロック１８０５のゲインは、スイッチ１８５０の出力である信号１８６０の逆数である。信号１８５５は積分器入力であり、ゲインブロック１８０５で乗算される信号１８００（ＳIN）の値と等しい。スイッチ１８５０が選択する積分器出力１８６０の値が増大するにつれて、ゲインブロック１８５５のゲインが減少する。一定値の信号入力１８００（ＳIN）については、信号１８５５は減少して、位相領域積分器出力をより低いレートで増大させる。
【００９４】
図１８は、線形（１７００）および非線形（１７１０）特徴と、一定の入力とを有する積分器機能の出力を図示する。１７００の符号を付された曲線は線形の積分器出力特徴を図示し、積分時間を２倍にした場合に積分器出力値が２倍になることを示す。１７１０の符号を付された曲線は非線形の積分器出力特徴を図示し、積分時間を２倍にしても積分器出力値が２倍にならないことを示す。図１９では、曲線１７１０は、積分器出力の変化率が逆の関係、すなわち、積分器出力の変化率が信号１８４５が表わす積分器出力の逆数に比例する関係によって不連続の階段状の信号１８４５となるように制御される場合の積分器出力である。
【００９５】
図１９は、原点付近の図１８の拡大である。１７２０の符号を付された曲線は線形の積分器出力特徴を図示する。１７３０の符号を付された曲線は、非線形の積分器出力特徴を図示する。２つの曲線は、任意に（横軸上の）時間＝１で始まり、時間＝２で終了する曲線の始めの部分については同一であり、その後分岐していく。このとき、積分器出力値曲線１７３０はその初期値を１に等しくした（積分器出力は潜在的なゲインの非線形性を回
避するために１だけシフトされる。最終的な出力は初期の値のシフトを排除する）。
【００９６】
図１９から明らかなように、曲線１７００の線形の積分器出力特徴は時間とともに線形に増大する。というのも、入力信号が一定とされるからである。積分器出力が増大し、出力成分１８４５の値が階段状に増大するにつれて、積分器出力の増加率は同じ階段状に減少する。このことは図１８の曲線１７１０から明らかである。
【００９７】
時間ｔ＝１６で、線形積分器出力はこの例では１６という値に達する。時間ｔ＝１６で、非線形の積分器出力はこの例では６という値に達する。積分器出力の値が増大するにつれてその変化率を減少させることにより、状態の数が有利に減少して最終的な積分器値がエンコードされる。この例では、線形積分器は１６という値に到達したが、これは、エンコードに５ビット出力を有するＡＤＣを必要とする一方で、非線形積分器は６という値にしか到達せず、これはエンコードに３ビット出力を有するＡＤＣを必要とする。いずれのデバイスも出力飽和状態にはならなかった。
【００９８】
このように、図１７−図１９は、ピクセル構造フィードバックに応じてピクセル構造のゲインを制御可能な方法および装置を図示する。図１７は積分器出力の逆数であるゲイン特徴の仕様を説明したが、本発明はいずれの特定のゲイン特徴にも限定されず、設計要件を満たすように選択され得る、異なる、固定された、可変のおよび／または適応的なゲインを有するこの発明のピクセル構造の実施例が存在し得ることが企図される。さらに、図１７はフィードバックが直接に積分器出力に結合されるように図示するが、異なる態様で積分器値を処理してゲインデバイスにフィードバックを与えるようになされる設計変更が存在し得ることが認められる。このように、本発明は、いずれの特定のタイプのフィードバックに限定されるものではなく、むしろ積分器にフィードバックを与えて、観察されるシステム条件に基づいて積分器ゲインを調節するという概念を包含するものである。
【００９９】
（ＣＣＤ、ＣＭＯＳおよびＭＯＳベースのピクセル構造を含む）固体ピクセル構造の読出信号を得るための方法および装置が説明された。ピクセル構造は、少なくとも、出力ノードを備える感光素子、位相領域において出力ノード信号を積分するための手段、および位相領域積分値を読出すための手段を含む。上述のように、観察されるシステム条件に応じて積分器のゲインを調節するための手段も設け得る。信号積分を行なうために本明細書中に開示される方法を用いることは、従来の積分器に対して有利であり、従来の積分器に関連の困難な性能の問題を解決する。１つの利点は、積分器出力が飽和する潜在性の解決である。ＶＣＯまたは発振器出力は、いかなる状況でも超えられることがない上限および下限（ピーク値）によって厳しく拘束される。したがって出力飽和状態は起こり得ない。このような構成により、センサに当たる電磁エネルギの強度に関わらず、撮像すべき画像の忠実な再生を生じることができる固体ピクセルが提供される。
【０１００】
この発明のさまざまな実施例を説明して、ある構成要素およびプロセスステップを説明したが、その説明は例示のみのためのものであり、当業者は他の機能的な記述または付加的なステップおよび構成要素を追加することができ、したがって本発明は開示された特定の実施例に限定されるべきではないことが認められる。さまざまな例示的な要素がハードウェア、コンピュータ上で実行されるソフトウェアまたはその組合せで実現され得、本明細書中に開示のこの発明の概念から逸脱することなく、図示された実施例の変更例および修正例がなされ得る。したがって、この発明は添付の請求項の範囲および意味による場合を除き限定的に解釈されるべきではない。
【図面の簡単な説明】
【０１０１】
【図１】画像センサおよび関連の処理チェーンに含まれ得る例示的な構成要素を図示するブロック図である。
【図２】積分器の出力のノイズ平滑化特徴を図示するグラフの図である。
【図３】典型的なピクセル構造のブロック図である。
【図４Ａ】ダイナミックレンジの限界を図示する、図３のものなどのピクセル構造の出力での歪みを説明するために与えられる特性曲線である。
【図４Ｂ】ダイナミックレンジの限界を図示する、図３のものなどのピクセル構造の出力での歪みを説明するために与えられる特性曲線である。
【図４Ｃ】ダイナミックレンジの限界を図示する、図３のものなどのピクセル構造の出力での歪みを説明するために与えられる特性曲線である。
【図５Ａ】露光過剰の撮像のピクセル強度のヒストグラムの図である。
【図５Ｂ】露光不足の撮像のピクセル強度のヒストグラムの図である。
【図６】ダブルスロープ技術を用いて構築されたピクセル構造の応答曲線の図である。
【図７Ａ】本発明のピクセル構造の応答曲線の図である。
【図７Ｂ】本発明の撮像された画像のピクセル強度の例示的なヒストグラムの図である。
【図８】位相領域積分器を含む、画像センサおよび関連の処理チェーンに含まれ得る例示的な構成要素を図示するブロック図である。
【図９】本発明の位相領域積分器の１つの実施例のブロック図である。
【図１０Ａ】発振器位相（９Ａ）を図示し、本発明の信号積分能力を説明するのに用いられるグラフの図である。
【図１０Ｂ】時間領域積分器出力信号（９Ｂ）を図示し、本発明の信号積分能力を説明するのに用いられるグラフの図である。
【図１１】図１１Ａは、図１１Ｂに図示される発振器入力に応答して周波数が変わる発振器波形を図示するグラフの図である。
【図１２】低強度信号に対する量子化誤差の影響を図示するグラフの図である。
【図１３Ａ】一般的なＶＣＯ出力波形の図である。
【図１３Ｂ】一般的なＶＣＯ出力波形の図である。
【図１３Ｃ】一般的なＶＣＯ出力波形の図である。
【図１３Ｄ】一般的なＶＣＯ出力波形の図である。
【図１４Ａ】本発明の位相アンラップメカニズムを図示するために与えられるグラフの図である。
【図１４Ｂ】本発明の位相アンラップメカニズムを図示するために与えられるグラフの図である。
【図１５】本発明のセンサ素子の位相領域積分器構成要素のブロック図である。
【図１６】図１５の位相領域積分器によって撮像プロセスの間に行なわれ得るいくつかのステップを図示するために与えられるフロー図である。
【図１７】電磁放射刺激に対する非線形応答を与えることができる、本発明の位相積分器の第２の実施例の図である。
【図１８】本発明の積分器によって与えられ得る例示的な線形および非線形積分器応答を図示するグラフの図である。
【図１９】原点付近の図１８の拡大図である。
【図１】
2009509473.tif 000003
【図２】
2009509473.tif 000004
【図３】
2009509473.tif 000005
【図４Ａ】
2009509473.tif 000006
【図４Ｂ】
2009509473.tif 000007
【図４Ｃ】
2009509473.tif 000008
【図５Ａ】
2009509473.tif 000009
【図５Ｂ】
2009509473.tif 000010
【図６】
2009509473.tif 000011
【図７Ａ】
2009509473.tif 000012
【図７Ｂ】
2009509473.tif 000013
【図８】
2009509473.tif 000014
【図９】
2009509473.tif 000015
【図１０Ａ】
2009509473.tif 000016
【図１０Ｂ】
2009509473.tif 000017
【図１１】
2009509473.tif 000018
【図１２】
2009509473.tif 000019
【図１３Ａ】
2009509473.tif 000020
【図１３Ｂ】
2009509473.tif 000021
【図１３Ｃ】
2009509473.tif 000022
【図１３Ｄ】
2009509473.tif 000023
【図１４Ａ】
2009509473.tif 000024
【図１４Ｂ】
2009509473.tif 000025
【図１５】
2009509473.tif 000026
【図１６】
2009509473.tif 000027
【図１７】
2009509473.tif 000028
【図１８】
2009509473.tif 000029
【図１９】
2009509473.tif 000030
【手続補正書】
【提出日】平成20年8月12日(2008.8.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
ピクセル構造から高ダイナミックレンジ読出信号を得るための方法であって、
ピクセル構造の感光素子によって与えられる入力信号にゲインを適用するステップを備え、前記ゲインは前記ピクセル構造のフィードバックに関する、方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項４
【補正方法】変更
【補正の内容】
【請求項４】
一定でない前記ゲインは、前記ピクセル構造の積分器の出力に関する、請求項３に記載の方法。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
前記位相積分器は発振器を備え、前記位相積算器は露光期間の間の前記発振器の位相を積算し、前記ゲインは前記露光期間の間にダイナミックに変化する、請求項５に記載の方法。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１１
【補正方法】変更
【補正の内容】
【請求項１１】
ピクセル構造であって、
ゲインコントローラと、
出力が前記ゲインコントローラの入力に結合され、入力が積分器に結合される、電磁放射に応答して信号を生成するための感光素子とを備える、ピクセル構造。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１９
【補正方法】変更
【補正の内容】
【請求項１９】
前記積分器は発振器を備える位相積分器であり、積算器は露光期間の間の前記発振器の位相を積算し、前記ゲインは前記露光期間の間にダイナミックに変化する、請求項１１に記載のピクセル構造。
【国際調査報告】
2009509473.tif 000031