(57)【要約】  基準レベルに達し得ない入力信号が入力されたり、または単一周波数を有する入力信号が入力されても入力信号のオフセットを正常に補正できる入力信号の二値化装置及び方法、ディスク駆動器、及び記録媒体に係り、該一類型による方法は、入力信号をビタビデコーディングする段階と、入力信号を所定の基準レベルを基にスライスする段階と、ビタビデコーディングされた信号とスライスされた信号とのうちいずれか一つを低域通過フィルタリングして入力信号のオフセットを求める段階と、求めたオフセットを利用して入力信号のオフセットを補正する段階とを含み、ビタビデコーディングされた信号は、入力信号の二進信号である。
2009545096.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の二値化方法において、
前記入力信号をビタビデコーディングする段階と、
前記入力信号を所定の基準レベルを基にスライスする段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とのうちいずれか一つを低域通過フィルタリングし、前記入力信号のオフセットを求める段階と、
前記求めたオフセットを利用し、前記入力信号のオフセットを補正する段階とを含み、
前記ビタビデコーディングされた信号は、前記入力信号の二進信号であることを特徴とする入力信号の二進化方法。
【請求項２】
前記入力信号のオフセットを求める段階は、
前記ビタビデコーディングされた信号と前記スライスされた信号とを比較する段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とが同一ではなければ、前記ビタビデコーディングされた信号を低域通過フィルタリングし、前記オフセットを求める段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とが同一ならば、前記スライスされた信号を低域通過フィルタリングし、前記入力信号のオフセットを求める段階とを含むことを特徴とする請求項１に記載の入力信号の二進化方法。
【請求項３】
前記比較段階は、システムクロックに同期されて遂行されることを特徴とする請求項２に記載の入力信号の二進化方法。
【請求項４】
前記システムクロックは、前記オフセットが除去された入力信号を基に生成されることを特徴とする請求項３に記載の入力信号の二進化方法。
【請求項５】
前記ビタビデコーディングのための入力信号と前記スライスのための入力信号は、それぞれ前記オフセット補正段階を経た信号であることを特徴とする請求項１に記載の入力信号の二進化方法。
【請求項６】
前記ビタビデコーディング段階は、前記入力信号を前記ビタビデコーディングに必要な形態に変換させる段階をさらに含むことを特徴とする請求項１に記載の入力信号の二進化方法。
【請求項７】
前記入力信号変換段階は、前記入力信号を等化させる段階を含むことを特徴とする請求項６に記載の入力信号の二進化方法。
【請求項８】
入力信号の二進化装置において、
前記入力信号をビタビデコーディングするビタビデコーダと、
所定の基準レベルを利用し、前記入力信号をスライスするスライサと、
前記ビタビデコーダの出力信号と前記スライサの出力信号とのうちいずれか一つを低域通過フィルタリングする低域通過フィルタモジュールと、
前記入力信号から前記低域通過フィルタモジュールからの出力信号を除去し、前記入力信号のオフセットを補正し、前記オフセットを補正した入力信号を前記ビタビデコーダと前記スライサとにそれぞれ伝送するオフセット補正モジュールとを備え、
前記ビタビデコーダの出力信号は、前記入力信号の二進信号であることを特徴とする入力信号の二進化装置。
【請求項９】
前記低域通過フィルタモジュールは、
前記ビタビデコーダの出力信号と前記スライサの出力信号とのうちいずれか一つを選択する選択器と、
前記選択器から出力される信号を低域通過フィルタリングする低域通過フィルタとを備えることを特徴とする請求項８に記載の入力信号の二進化装置。
【請求項１０】
前記選択器は、前記ビタビデコーダの出力信号と前記スライサの出力信号とが同一ならば、前記スライサの出力信号を選択して出力し、前記ビタビデコーダの出力信号と前記スライサの出力信号とが同一ではなければ、前記ビタビデコーダの出力信号を選択して出力することを特徴とする請求項９に記載の入力信号の二進化装置。
【請求項１１】
前記入力信号の二進化装置は、
前記オフセット補正モジュールから出力される信号を使用してシステムクロック信号を生成し、前記ビタビデコーダと前記低域通過フィルタモジュールとにそれぞれ提供するシステムクロック信号生成モジュールをさらに備えることを特徴とする請求項８に記載の入力信号の二進化装置。
【請求項１２】
前記入力信号の二進化装置は、
前記オフセット補正モジュールから出力される信号を前記ビタビデコーダが必要な形態にし、前記ビタビデコーダに伝送する前処理器をさらに備えることを特徴とする請求項８に記載の入力信号の二進化装置。
【請求項１３】
ディスクから読んだＲＦ信号を二進化する機能を有するディスク駆動器において、
前記ディスクから読み取ったＲＦ信号をビタビデコーディングして出力するビタビデコーダと、
所定の基準レベルを利用し、前記ＲＦ信号をスライスするスライサと、
前記ビタビデコーダから出力される信号と前記スライサから出力される信号とのうちいずれか一つを低域通過フィルタリングする低域通過フィルタリングモジュールと、
前記ＲＦ信号から前記低域通過フィルタリングモジュールから出力される信号を除去し、前記ＲＦ信号のオフセットを補正し、前記オフセットが補正されたＲＦ信号を前記ビタビデコーダと前記スライサとにそれぞれ提供するオフセット補正モジュールとを備え、
前記ビタビデコーダから出力される信号は、前記ＲＦ信号の二進信号であることを特徴とするディスク駆動器。
【請求項１４】
入力信号の二進化方法を遂行するプログラムが記録されたコンピュータで読み取り可能な記録媒体において、
前記方法は、
前記入力信号をビタビデコーディングする段階と、
前記入力信号を所定の基準レベルを基にスライスする段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とのうちいずれか一つを低域通過フィルタリングし、前記入力信号のオフセットを求める段階と、
前記求めたオフセットを利用し、前記入力信号のオフセットを補正する段階とを含み、
前記ビタビデコーディングされた信号は、前記入力信号の二進信号であることを特徴とする記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の二値化に係り、特に、入力信号のオフセットを補正できる二値化装置及び方法、前記二値化装置を備えた二値化方法を遂行するディスク駆動器及び記録媒体に関する。
【背景技術】
【０００２】
ディスク表面にはピット（pit）と呼ばれる二進信号が記録されている。しかし、レーザをディスク表面に照射して読み取ったＲＦ（無線周波数）信号は、光学的周波数特性と回路の周波数特性とによってアナログ信号の性質を有する。例えば、ディスクに記録された二進信号と、ディスク表面に記録されたピットの形状及びディスクから読み取ったＲＦ信号は、図１に図示されているように表現されうる。
【０００３】
従って、前記ＲＦ信号を本来の二進信号にするためにさまざまな方法が提案されている。そのうち代表的な例が図２に図示されている二値化回路２００である。図２に図示されている二値化回路２００は、比較器２１０と低域通過フィルタ２２０とから構成される。比較器２１０は、入力されるＲＦ信号を基準レベル（またはスライスレベル）と比較し、比較結果を入力されるＲＦ信号の二進信号として出力する。前記基準レベルは、低域通過フィルタ２２０から提供される。低域通過フィルタ２２０は、比較器２１０から出力される二進信号を低域通過フィルタリングする。従って、低域通過フィルタ２２０は、比較器２１０から出力された二進信号のＤＣ成分を検出した信号を出力する。低域通過フィルタ２２０から出力される信号は、前記基準レベルとして提供される。
【０００４】
しかし、ディスクの容量が高密度化されつつ、ディスクから読み取ったＲＦ信号のうち高周波信号の振幅が減少し、前記比較器２１０の基準レベルより低い高周波信号が発生しうる。例えば、図３の３０１のように、ゼロ点交差（zero-crossing）が正しく起こらないＲＦ信号が発生しうる。図３は、システムクロック以上の分解能を有する容量が高い高密度ディスクから読み取ったＲＦ信号の例である。図３の３０１地点は、ランレングスの長さが２Ｔまたは３Ｔを有するピットのＲＦ信号であって、直前に存在するピットが長いランレングスを有する場合である。図３の３０１のように、ゼロ点交差が正しく起こらないＲＦ信号が基準レベルより低い高周波信号が発生した場合である。
【０００５】
このように、入力されるＲＦ信号が基準レベルに達し得ない場合に、安定した二進信号を得られない。
【０００６】
これを解決するために、図４に図示されているように、ビタビデコーダを利用して入力信号のオフセットを補正する二値化装置４００が提案された。図４に図示されている二値化装置４００を参照すれば、減算器４０１を利用し、入力されるＲＦ信号から基準レベル（またはスライスレベル）を減算してＤＣオフセットを除去したＲＦ信号を得る。
【０００７】
ＤＣオフセットを除去したＲＦ信号をビタビデコーダ４０２でビタビデコーディングして二進信号を得る。低域通過フィルタ４０３は、ビタビデコーダ４０２によって得られた二進信号を低域通過フィルタリングし、基準レベルとして提供する。ＰＬＬ（Phase  Lock  Loop）４０４は、ＤＣオフセットが除去されたＲＦ信号を利用してシステムクロックを生成する。生成されたシステムクロックは、ビタビデコーダ４０２に提供される。これによってビタビデコーダ４０２は、システムクロックに同期されて入力されるＲＦ信号をデコーディングする。従って、高密度ディスクから読み取ったＲＦ信号が基準レベルに達し得ない場合にも、安定した二進信号を得ることができる。
【０００８】
しかし、図４のような二値化装置４００は、図５Ａないし図５Ｃのような単一周波数のＲＦ信号が入力される場合に、ＤＣオフセットをただしく除去できない。すなわち、図５Ａ、図５Ｂ、及び図５Ｃは、互いに異なるＤＣオフセットを有する入力波形である。しかし、それらに対してビタビデコーダ４０２から出力される値は、「１１１１００００」と同一である。従って、入力される信号が図５Ａ、図５Ｂ、及び図５Ｃのような場合に、低域通過フィルタ４０３に入力される信号がいずれも同一なので、低域通過フィルタ４０３の出力も同一になる。従って、３つの入力信号の波形に対して同じＤＣオフセット値が出力されて差減されるので、オフセット補正が遂行されない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明がなそうとする技術的課題は、基準レベルに達し得ない入力信号が入力されたり、または単一周波数を有する入力信号が入力されても、入力信号のオフセットを正常に補正できる入力信号の二値化装置及び方法を提供するところにある。
【００１０】
本発明がなそうとする技術的課題はまた、前記二値化装置が備わったり二値化方法を遂行することができるディスク駆動器、及び前記二値化方法を遂行するプログラムが記録されたコンピュータで読み取り可能な記録媒体を提供するところにある。
【課題を解決するための手段】
【００１１】
前述の技術的課題を達成するために、本発明の一類型による方法は、入力信号をビタビデコーディングする段階と、入力信号を所定の基準レベルを基にスライスする段階と、ビタビデコーディングされた信号とスライスされた信号とのうちいずれか一つを低域通過フィルタリングして入力信号のオフセットを求める段階と、求めたオフセットを利用して入力信号のオフセットを補正する段階とを含み、ビタビデコーディングされた信号は、入力信号の二進信号であることを特徴とする入力信号の二進化方法を提供する。
【００１２】
前述の技術的課題を達成するために、本発明の他の類型による装置は、入力信号をビタビデコーディングするビタビデコーダと、所定の基準レベルを利用して入力信号をスライスするスライサと、ビタビデコーダの出力信号とスライサの出力信号のうちいずれか一つを低域通過フィルタリングする低域通過フィルタモジュールと、入力信号から低域通過フィルタモジュールからの出力信号を除去して入力信号のオフセットを補正し、オフセットを補正した入力信号をビタビデコーダとスライサとにそれぞれ伝送するオフセット補正モジュールとを備え、ビタビデコーダの出力信号は、入力信号の二進信号であることを特徴とする入力信号の二進化装置を提供する。
【００１３】
前述の技術的課題を達成するために本発明のさらに他の類型によるディスク駆動器は、ディスクから読み取ったＲＦ信号をビタビデコーディングして出力するビタビデコーダと、所定の基準レベルを利用してＲＦ信号をスライスするスライサと、ビタビデコーダから出力される信号とスライサから出力される信号とのうちいずれか一つを低域通過フィルタリングする低域通過フィルタリングモジュールと、ＲＦ信号から低域通過フィルタリングモジュールから出力される信号を除去してＲＦ信号のオフセットを補正し、オフセットが補正されたＲＦ信号をビタビデコーダとスライサとにそれぞれ提供するオフセット補正モジュールとを備え、ビタビデコーダから出力される信号は、ＲＦ信号の二進信号であることを特徴とするディスク駆動器を提供する。
【００１４】
前述の技術的課題を達成するために本発明のさらに他の類型によるコンピュータで読み取り可能な記録媒体において、前記方法は、入力信号をビタビデコーディングする段階と、入力信号を所定の基準レベルを基にスライスする段階と、ビタビデコーディングされた信号とスライスされた信号とのうちいずれか一つを低域通過フィルタリングして入力信号のオフセットを求める段階と、求めたオフセットを利用して入力信号のオフセットを補正する段階とを含み、ビタビデコーディングされた信号は、入力信号の二進信号であることを特徴とする記録媒体を提供する。
【発明の効果】
【００１５】
本発明は、入力信号が基準レベルに及ばなかったり、または入力信号が単一周波数を有する場合にも、入力信号のオフセットを正常に補正できる入力信号の二値化技術を提供することによって、システム安定度と性能とを向上させることができる。
【図面の簡単な説明】
【００１６】
【図１】ディスクに記録された二進信号、ピットの形状及びＲＦ信号のパターン例を示す図である。
【図２】一般的な入力信号の二値化回路図を示す図である。
【図３】高密度ディスクから読み取ったＲＦ信号の例を示すグラフである。
【図４】既存の入力信号の二値化装置の機能ブロック図である。
【図５Ａ】互いに異なるＤＣオフセットを有する入力信号の波形例を示すグラフである。
【図５Ｂ】互いに異なるＤＣオフセットを有する入力信号の波形例を示すグラフである。
【図５Ｃ】互いに異なるＤＣオフセットを有する入力信号の波形例を示すグラフである。
【図６】本発明の一実施形態による入力信号の二値化装置の機能ブロック図である。
【図７】図６に図示されている機能ブロック図の出力波形の一例を示す図である。
【図８】図７に図示されている機能ブロック図の出力波形の他の例を示す図である。
【図９】本発明の他の実施形態による入力信号の二値化装置の機能ブロック図である。
【図１０】本発明のさらに他の実施形態による入力信号の二値化方法の動作フローチャートである。
【図１１】本発明のさらに他の実施形態による入力信号の二値化方法で、入力信号のオフセットを求める過程に係る詳細な動作フローチャートである。
【発明を実施するための形態】
【００１７】
以下、添付図面を参照しつつ、本発明による実施例について詳細に説明する。
【００１８】
図６は、本発明の一実施例による入力信号の二値化装置６００の機能ブロック図である。図６を参照するに、入力信号の二値化装置６００は、オフセット補正モジュール６１０、ビタビデコーダ６２０、スライサ６３０、及び低域通過フィルタモジュール６４０を備える。
【００１９】
オフセット補正モジュール６１０は、入力信号から低域通過フィルタモジュール６４０の出力信号を除去する。これによって、入力信号のオフセットが補正される。すなわち、オフセット補正モジュール６１０は、減算器６０１を備えることができる。減算器６０１は、入力信号から低域通過フィルタモジュール６４０の出力信号を減算する。これによって、入力信号のオフセットが除去される。従って、オフセット補正モジュール６１０は、オフセット除去モジュールと定義できる。オフセット補正モジュール６１０は、オフセットが補正された入力信号をビタビデコーダ６２０とスライサ６３０とにそれぞれ伝送する。
【００２０】
ビタビデコーダ６２０は、入力信号をビタビデコーディングする。ビタビデコーダ６２０の入力信号は、オフセットが補正された入力信号である。ビタビデコーダ６２０から出力される信号は、入力信号の二進信号である。ビタビデコーダ６２０は、システムクロックに同期されて入力信号をビタビデコーディングする。従って、入力信号が高密度ディスクから読み取ったＲＦ信号であって、基準レベルに達し得ない場合にも、安定した二進信号を得ることができる。
【００２１】
スライサ６３０は、所定の基準レベルを利用して入力信号をスライスする。所定の基準レベルは、０Ｖに設定できる。所定基準レベルが０Ｖに設定されうるのは、スライサ６３０に入力される信号がＤＣオフセットが除去された信号であるためである。このために、スライサ６３０は、所定の基準レベルを基に入力信号が０であるか１であるかを判別する回路（例えば、比較回路）を備えることができる。
【００２２】
低域通過フィルタモジュール６４０は、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とのうちいずれか一つを低域通過フィルタリングする。低域通過フィルタモジュール６４０は、選択器６４１と低域通過フィルタ６４２とを備える。選択器６４１は、システムクロックに同期され、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とのうちいずれか一つを選択する。
【００２３】
すなわち、選択器６４１は、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とを比較する。ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一であるならば、選択器６４１は、スライサ６３０の出力信号を選択して出力する。すなわち、図７に図示されているように、システムクロック信号の立ち上がりエッジで、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一であるならば、選択器６４１は、スライサ６３０の出力信号を選択して出力する。図７は、図６に図示されているビタビデコーダ６４０とスライサ６３０との出力信号とシステムクロック信号との波形例である。選択器６４１でスライサ６３０の出力信号を選択する場合は、現在入力される信号が図５Ａないし図５Ｃのように単一周波数を有する場合である。すなわち、現在入力される信号がシステムクロック以下の分解能を有する場合である。
【００２４】
一方、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一ではなければ、選択器６４１は、ビタビデコーダ６２０の出力信号を選択して出力する。すなわち、図８に図示されているように、システムクロック信号の立ち上がりエッジで、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一ではなければ、選択器６４１は、ビタビデコーダより６２０の出力信号を選択して出力する。図８は、図６に図示されているビタビデコーダ６２０とスライサ６３０との出力信号とシステムクロック信号との波形例である。選択器６４１でビタビデコーダ６２０の出力信号を選択する場合は、現在入力される信号が図３のように基準レベルに達し得ない場合である。すなわち、現在入力される信号がシステムクロック以上の分解能を有する場合である。
【００２５】
低域通過フィルタ６４２は、選択器６４１から出力される信号を低域通過フィルタリングする。低域通過フィルタリングされた信号は、オフセット補正モジュール６１０に提供される。前記低域通過フィルタリングされた信号は、入力信号のオフセットである。従って、低域通過フィルタモジュール６４０は、入力信号のオフセットを求めるモジュールと定義できる。
【００２６】
図９は、本発明の他の実施形態による入力信号の二値化装置９００の機能ブロック図である。図９を参照するに、二値化装置９００は、オフセット補正モジュール９１０、システムクロック信号生成モジュール９２０、前処理器９３０、ビタビデコーダ９４０、スライサ９５０、及び低域通過フィルタリングモジュール９６０を備える。
【００２７】
図９のオフセット補正モジュール９１０、ビタビデコーダ９４０、スライサ９５０、及び低域通過フィルタリングモジュール９６０は、図６に図示されているオフセット補正モジュール６１０、ビタビデコーダ６２０、スライサ６３０、及び低域通過フィルタリングモジュール６４０と類似して構成されつつ動作する。
【００２８】
システムクロック信号生成モジュール９２０は、オフセット補正モジュール９１０でオフセットが補正された入力信号を使用してシステムクロック信号を生成する。システムクロック信号生成モジュール９２０は、位相同期ループ（ＰＬＬ）回路で構成されうる。システムクロック信号生成モジュール９２０は、生成されたシステムクロックをビタビデコーダ９４０と低域通過フィルタリングモジュール９６０とにそれぞれ提供する。従って、ビタビデコーダ９４０と低域通過フィルタリングモジュール９６０は、オフセットが補正された入力信号を使用して生成されたシステムクロック信号に同期されて駆動される。
【００２９】
前処理器９３０は、オフセット補正モジュール９１０から出力される信号をビタビデコーダ９４０で必要な形態にする。前処理器９３０は、ビタビデコーダ９４０の性能を向上させるための等化器によって構成されうる。
【００３０】
図６及び図９の二値化装置６００，９００は、ディスク駆動器に含まれうる。図６及び図９の二値化装置６００，９００がディスク駆動器に含まれる場合に、前記入力信号は、ディスクから読み取ったＲＦ信号である。
【００３１】
図１０は、本発明のさらに他の実施形態による入力信号の二値化方法の動作フローチャートである。図１０を参照するに、入力信号をビタビデコーディングする（１００１）。ビタビデコーディングは、システムクロックに同期されて遂行される。システムクロックは、オフセットが除去された入力信号を基に生成される。前記ビタビデコーディングによって、入力信号の二進信号を得る。入力信号をビタビデコーディングする前に、入力信号をビタビデコーディングに必要な形態にする前処理段階を遂行することができる。前記前処理段階は、入力信号を等化させる等化段階として定義できる。
【００３２】
次に、入力信号を所定の基準レベルを基にスライスする（１００２）。所定の基準レベルは、図６のスライサ６３０で説明したところと類似している。前記ビタビデコーディングのために入力される信号と前記スライスのために入力される信号は、それぞれ後述するオフセット補正段階（１１０４）を経た信号である。
【００３３】
ビタビデコーディングされた信号とスライスされた信号とのうちいずれか一つを低域通過フィルタリングし、入力信号のオフセットを求める（１００３）。入力信号のオフセットを求める過程は、図１１に図示される通りである。図１１は、図１０に図示されている入力信号の二値化方法で、入力信号のオフセットを求める過程（第１００３段階）の詳細な動作フローチャートである。図１１を参照するに、ビタビデコーディングされた信号とスライスされた信号とを比較する（１１０１）。前記比較は、前記システムクロックに同期されて遂行される。ビタビデコーディングされた信号と前記スライスされた信号とが同一ではなければ、ビタビデコーディングされた信号を低域通過フィルタリングしてオフセットを求める（１１０２，１１０３）。ビタビデコーディングされた信号と前記スライスされた信号とが同一であるならば、スライスされた信号を低域通過フィルタリングして入力信号のオフセットを求める（１１０２，１１０４）。
【００３４】
入力信号のオフセットが求められれば、図１０での前記方法は、求めたオフセットを利用して入力信号のオフセットを補正する（１００４）。
【００３５】
本願発明による入力信号の二値化方法を遂行するためのプログラムは、コンピュータで読み取り可能な記録媒体にコンピュータで読み取り可能なコードとして具現することが可能である。コンピュータで読み取り可能な記録媒体は、コンピュータシステムによって読み取り可能なデータが保存されるあらゆる種類の保存装置を含む。コンピュータで読み取り可能な記録媒体の例としては、ＲＯＭ（Read-Only  Memory）、ＲＡＭ（Random-Access  Memory）、ＣＤ−ＲＯＭ、磁気テープ、フロッピー（登録商標）ディスク、光データ保存装置などがあって、またキャリアウェーブ（例えば、インターネットを介した伝送）の形態で具現されるものも含む。また、コンピュータで読み取り可能な記録媒体は、ネットワークに連結されたコンピュータシステムに分散され、分散方式でコンピュータで読み取り可能なコードとして保存されて実行できる。
【００３６】
以上、本発明についてその望ましい実施形態を中心に説明を行った。本発明が属する技術分野で当業者は、本発明が本発明の本質的な特性から外れない範囲で変形された形態で具現可能であるということを理解することができるであろう。従って、開示された実施形態は、限定的な観点ではなくして説明的な観点から考慮されねばならない。本発明の範囲は、前述の説明ではなくして特許請求の範囲に示されており、それと同等な範囲内にあるあらゆる差異点は、本発明に含まれたと解釈されるのものである。
【図１】
2009545096.tif 000003
【図２】
2009545096.tif 000004
【図３】
2009545096.tif 000005
【図４】
2009545096.tif 000006
【図５Ａ】
2009545096.tif 000007
【図５Ｂ】
2009545096.tif 000008
【図５Ｃ】
2009545096.tif 000009
【図６】
2009545096.tif 000010
【図７】
2009545096.tif 000011
【図８】
2009545096.tif 000012
【図９】
2009545096.tif 000013
【図１０】
2009545096.tif 000014
【図１１】
2009545096.tif 000015
【手続補正書】
【提出日】平成21年1月30日(2009.1.30)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の二値化に係り、特に、入力信号のオフセットを補正できる二値化装置及び方法、前記二値化装置を備えた二値化方法を遂行するディスク駆動器及び記録媒体に関する。
【背景技術】
【０００２】
ディスク表面にはピット（pit）と呼ばれる二進信号が記録されている。しかし、レーザをディスク表面に照射して読み取ったＲＦ（無線周波数）信号は、光学的周波数特性と回路の周波数特性とによってアナログ信号の性質を有する。例えば、ディスクに記録された二進信号と、ディスク表面に記録されたピットの形状及びディスクから読み取ったＲＦ信号は、図１に図示されているように表現されうる。
【０００３】
従って、前記ＲＦ信号を本来の二進信号にするためにさまざまな方法が提案されている。そのうち代表的な例が図２に図示されている二値化回路２００である。図２に図示されている二値化回路２００は、比較器２１０と低域通過フィルタ２２０とから構成される。比較器２１０は、入力されるＲＦ信号を基準レベル（またはスライスレベル）と比較し、比較結果を入力されるＲＦ信号の二進信号として出力する。前記基準レベルは、低域通過フィルタ２２０から提供される。低域通過フィルタ２２０は、比較器２１０から出力される二進信号を低域通過フィルタリングする。従って、低域通過フィルタ２２０は、比較器２１０から出力された二進信号のＤＣ成分を検出した信号を出力する。低域通過フィルタ２２０から出力される信号は、前記基準レベルとして提供される。
【０００４】
しかし、ディスクの容量が高密度化されつつ、ディスクから読み取ったＲＦ信号のうち高周波信号の振幅が減少し、前記比較器２１０の基準レベルより低い高周波信号が発生しうる。例えば、図３の３０１のように、ゼロ点交差（zero-crossing）が正しく起こらないＲＦ信号が発生しうる。図３は、システムクロック以上の分解能を有する容量が高い高密度ディスクから読み取ったＲＦ信号の例である。図３の３０１地点は、ランレングスの長さが２Ｔまたは３Ｔを有するピットのＲＦ信号であって、直前に存在するピットが長いランレングスを有する場合である。図３の３０１のように、ゼロ点交差が正しく起こらないＲＦ信号が基準レベルより低い高周波信号が発生した場合である。
【０００５】
このように、入力されるＲＦ信号が基準レベルに達し得ない場合に、安定した二進信号を得られない。
【０００６】
これを解決するために、図４に図示されているように、ビタビデコーダを利用して入力信号のオフセットを補正する二値化装置４００が提案された。図４に図示されている二値化装置４００を参照すれば、減算器４０１を利用し、入力されるＲＦ信号から基準レベル（またはスライスレベル）を減算してＤＣオフセットを除去したＲＦ信号を得る。
【０００７】
ＤＣオフセットを除去したＲＦ信号をビタビデコーダ４０２でビタビデコーディングして二進信号を得る。低域通過フィルタ４０３は、ビタビデコーダ４０２によって得られた二進信号を低域通過フィルタリングし、基準レベルとして提供する。ＰＬＬ（Phase  Lock  Loop）４０４は、ＤＣオフセットが除去されたＲＦ信号を利用してシステムクロックを生成する。生成されたシステムクロックは、ビタビデコーダ４０２に提供される。これによってビタビデコーダ４０２は、システムクロックに同期されて入力されるＲＦ信号をデコーディングする。従って、高密度ディスクから読み取ったＲＦ信号が基準レベルに達し得ない場合にも、安定した二進信号を得ることができる。
【０００８】
しかし、図４のような二値化装置４００は、図５Ａないし図５Ｃのような単一周波数のＲＦ信号が入力される場合に、ＤＣオフセットをただしく除去できない。すなわち、図５Ａ、図５Ｂ、及び図５Ｃは、互いに異なるＤＣオフセットを有する入力波形である。しかし、それらに対してビタビデコーダ４０２から出力される値は、「１１１１００００」と同一である。従って、入力される信号が図５Ａ、図５Ｂ、及び図５Ｃのような場合に、低域通過フィルタ４０３に入力される信号がいずれも同一なので、低域通過フィルタ４０３の出力も同一になる。従って、３つの入力信号の波形に対して同じＤＣオフセット値が出力されて差減されるので、オフセット補正が遂行されない。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明がなそうとする技術的課題は、基準レベルに達し得ない入力信号が入力されたり、または単一周波数を有する入力信号が入力されても、入力信号のオフセットを正常に補正できる入力信号の二値化装置及び方法を提供するところにある。
【００１０】
本発明がなそうとする技術的課題はまた、前記二値化装置が備わったり二値化方法を遂行することができるディスク駆動器、及び前記二値化方法を遂行するプログラムが記録されたコンピュータで読み取り可能な記録媒体を提供するところにある。
【課題を解決するための手段】
【００１１】
前述の技術的課題を達成するために、本発明の一類型による方法は、入力信号をビタビデコーディングする段階と、入力信号を所定の基準レベルを基にスライスする段階と、ビタビデコーディングされた信号とスライスされた信号とのうちいずれか一つを低域通過フィルタリングして入力信号のオフセットを求める段階と、求めたオフセットを利用して入力信号のオフセットを補正する段階とを含み、ビタビデコーディングされた信号は、入力信号の二進信号であることを特徴とする入力信号の二進化方法を提供する。
【００１２】
前述の技術的課題を達成するために、本発明の他の類型による装置は、入力信号をビタビデコーディングするビタビデコーダと、所定の基準レベルを利用して入力信号をスライスするスライサと、ビタビデコーダの出力信号とスライサの出力信号のうちいずれか一つを低域通過フィルタリングする低域通過フィルタモジュールと、入力信号から低域通過フィルタモジュールからの出力信号を除去して入力信号のオフセットを補正し、オフセットを補正した入力信号をビタビデコーダとスライサとにそれぞれ伝送するオフセット補正モジュールとを備え、ビタビデコーダの出力信号は、入力信号の二進信号であることを特徴とする入力信号の二進化装置を提供する。
【００１３】
前述の技術的課題を達成するために本発明のさらに他の類型によるディスク駆動器は、ディスクから読み取ったＲＦ信号をビタビデコーディングして出力するビタビデコーダと、所定の基準レベルを利用してＲＦ信号をスライスするスライサと、ビタビデコーダから出力される信号とスライサから出力される信号とのうちいずれか一つを低域通過フィルタリングする低域通過フィルタリングモジュールと、ＲＦ信号から低域通過フィルタリングモジュールから出力される信号を除去してＲＦ信号のオフセットを補正し、オフセットが補正されたＲＦ信号をビタビデコーダとスライサとにそれぞれ提供するオフセット補正モジュールとを備え、ビタビデコーダから出力される信号は、ＲＦ信号の二進信号であることを特徴とするディスク駆動器を提供する。
【００１４】
前述の技術的課題を達成するために本発明のさらに他の類型によるコンピュータで読み取り可能な記録媒体において、前記方法は、入力信号をビタビデコーディングする段階と、入力信号を所定の基準レベルを基にスライスする段階と、ビタビデコーディングされた信号とスライスされた信号とのうちいずれか一つを低域通過フィルタリングして入力信号のオフセットを求める段階と、求めたオフセットを利用して入力信号のオフセットを補正する段階とを含み、ビタビデコーディングされた信号は、入力信号の二進信号であることを特徴とする記録媒体を提供する。
【００１５】
本発明の目的は、以上で言及した目的に制限されず、言及されていない他の目的は、後述の記載から当業者に明確に理解されうるであろう。
【発明の効果】
【００１６】
本発明は、入力信号が基準レベルに及ばなかったり、または入力信号が単一周波数を有する場合にも、入力信号のオフセットを正常に補正できる入力信号の二値化技術を提供することによって、システム安定度と性能とを向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】ディスクに記録された二進信号、ピットの形状及びＲＦ信号のパターン例を示す図である。
【図２】一般的な入力信号の二値化回路図を示す図である。
【図３】高密度ディスクから読み取ったＲＦ信号の例を示すグラフである。
【図４】既存の入力信号の二値化装置の機能ブロック図である。
【図５Ａ】互いに異なるＤＣオフセットを有する入力信号の波形例を示すグラフである。
【図５Ｂ】互いに異なるＤＣオフセットを有する入力信号の波形例を示すグラフである。
【図５Ｃ】互いに異なるＤＣオフセットを有する入力信号の波形例を示すグラフである。
【図６】本発明の一実施形態による入力信号の二値化装置の機能ブロック図である。
【図７】図６に図示されている機能ブロック図の出力波形の一例を示す図である。
【図８】図７に図示されている機能ブロック図の出力波形の他の例を示す図である。
【図９】本発明の他の実施形態による入力信号の二値化装置の機能ブロック図である。
【図１０】本発明のさらに他の実施形態による入力信号の二値化処理の動作フローチャートである。
【図１１】本発明のさらに他の実施形態による入力信号の二値化方法で、入力信号のオフセットを求める過程に係る詳細な動作フローチャートである。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照しつつ、本発明による実施例について詳細に説明する。
【００１９】
図６は、本発明の一実施例による入力信号の二値化装置６００の機能ブロック図である。図６を参照するに、入力信号の二値化装置６００は、オフセット補正モジュール６１０、ビタビデコーダ６２０、スライサ６３０、及び低域通過フィルタモジュール６４０を備える。本発明の他の目的によって、前記装置６００は、追加的及び／または他のユニットを含むことができる。また、前記２個のユニットの機能は、１つの構成要素に集積されうる。前記入力信号は、記録媒体または有無線ネットワークから再生される信号のような二進化される信号になりうる。
【００２０】
オフセット補正モジュール６１０は、入力信号から低域通過フィルタモジュール６４０の出力信号を除去する。これによって、入力信号のオフセットが補正される。すなわち、オフセット補正モジュール６１０は、減算器６０１を備えることができる。減算器６０１は、入力信号から低域通過フィルタモジュール６４０の出力信号を減算する。これによって、入力信号のオフセットが除去される。従って、オフセット補正モジュール６１０は、オフセット除去モジュールと定義できる。オフセット補正モジュール６１０は、オフセットが補正された入力信号をビタビデコーダ６２０とスライサ６３０とにそれぞれ伝送する。
【００２１】
ビタビデコーダ６２０は、入力信号をビタビデコーディングする。ビタビデコーダ６２０の入力信号は、オフセットが補正された入力信号である。ビタビデコーダ６２０から出力される信号は、入力信号の二進信号である。ビタビデコーダ６２０は、システムクロックに同期されて入力信号をビタビデコーディングする。従って、入力信号が高密度ディスクから読み取ったＲＦ信号であって、基準レベルに達し得ない場合にも、安定した二進信号を得ることができる。
【００２２】
スライサ６３０は、所定の基準レベルを利用して入力信号をスライスする。所定の基準レベルは、０Ｖに設定できる。所定基準レベルが０Ｖに設定されうるのは、スライサ６３０に入力される信号がＤＣオフセットが除去された信号であるためである。しかし、任意の所定基準レベルが使用されうる。このために、スライサ６３０は、所定の基準レベルを基に入力信号が０であるか１であるかを判別する回路（例えば、比較回路）を備えることができる。
【００２３】
低域通過フィルタモジュール６４０は、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とのうちいずれか一つを低域通過フィルタリングする。低域通過フィルタモジュール６４０は、選択器６４１と低域通過フィルタ６４２とを備える。選択器６４１は、システムクロックに同期され、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とのうちいずれか一つを選択する。
【００２４】
すなわち、選択器６４１は、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とを比較する。ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一であるならば、選択器６４１は、スライサ６３０の出力信号を選択して出力する。すなわち、図７に図示されているように、システムクロック信号の立ち上がりエッジで、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一であるならば、選択器６４１は、スライサ６３０の出力信号を選択して出力する。図７は、図６に図示されているビタビデコーダ６４０とスライサ６３０との出力信号とシステムクロック信号との波形例である。選択器６４１でスライサ６３０の出力信号を選択する場合は、現在入力される信号が図５Ａないし図５Ｃのように単一周波数を有する場合である。すなわち、現在入力される信号がシステムクロック以下の分解能を有する場合である。
【００２５】
一方、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一ではなければ、選択器６４１は、ビタビデコーダ６２０の出力信号を選択して出力する。すなわち、図８に図示されているように、システムクロック信号の立ち上がりエッジで、ビタビデコーダ６２０の出力信号とスライサ６３０の出力信号とが同一ではなければ、選択器６４１は、ビタビデコーダより６２０の出力信号を選択して出力する。図８は、図６に図示されているビタビデコーダ６２０とスライサ６３０との出力信号とシステムクロック信号との波形例である。選択器６４１でビタビデコーダ６２０の出力信号を選択する場合は、現在入力される信号が図３のように基準レベルに達し得ない場合である。すなわち、現在入力される信号がシステムクロック以上の分解能を有する場合である。
【００２６】
低域通過フィルタ６４２は、選択器６４１から出力される信号を低域通過フィルタリングする。低域通過フィルタリングされた信号は、オフセット補正モジュール６１０に提供される。前記低域通過フィルタリングされた信号は、入力信号のオフセットである。従って、低域通過フィルタモジュール６４０は、入力信号のオフセットを求めるモジュールと定義できる。
【００２７】
図９は、本発明の他の実施形態による入力信号の二値化装置９００の機能ブロック図である。図９を参照するに、二値化装置９００は、オフセット補正モジュール９１０、システムクロック信号生成モジュール９２０、前処理器９３０、ビタビデコーダ９４０、スライサ９５０、及び低域通過フィルタリングモジュール９６０を備える。
【００２８】
図９のオフセット補正モジュール９１０、ビタビデコーダ９４０、スライサ９５０、及び低域通過フィルタリングモジュール９６０は、図６に図示されているオフセット補正モジュール６１０、ビタビデコーダ６２０、スライサ６３０、及び低域通過フィルタリングモジュール６４０と類似して構成されつつ動作する。
【００２９】
システムクロック信号生成モジュール９２０は、オフセット補正モジュール９１０でオフセットが補正された入力信号を使用してシステムクロック信号を生成する。システムクロック信号生成モジュール９２０は、位相同期ループ（ＰＬＬ）回路で構成されうる。システムクロック信号生成モジュール９２０は、生成されたシステムクロックをビタビデコーダ９４０と低域通過フィルタリングモジュール９６０とにそれぞれ提供する。従って、ビタビデコーダ９４０と低域通過フィルタリングモジュール９６０は、オフセットが補正された入力信号を使用して生成されたシステムクロック信号に同期されて駆動される。
【００３０】
前処理器９３０は、オフセット補正モジュール９１０から出力される信号をビタビデコーダ９４０で必要な形態にする。前処理器９３０は、ビタビデコーダ９４０の性能を向上させるための等化器によって構成されうる。
【００３１】
図６及び図９の二値化装置６００，９００は、ディスク駆動器に含まれうる。図６及び図９の二値化装置６００，９００がディスク駆動器に含まれる場合に、前記入力信号は、ディスクから読み取ったＲＦ信号である。
【００３２】
図１０は、本発明のさらに他の実施形態による入力信号の二値化処理の動作フローチャートである。図１０を参照するに、入力信号をビタビデコーディングする（１００１）。ビタビデコーディングは、システムクロックに同期されて遂行される。システムクロックは、オフセットが除去された入力信号を基に生成される。前記ビタビデコーディングによって、入力信号の二進信号を得る。入力信号をビタビデコーディングする前に、入力信号をビタビデコーディングに必要な形態にする前処理段階を遂行することができる。前記前処理段階は、入力信号を等化させる等化段階として定義できる。
【００３３】
次に、入力信号を所定の基準レベルを基にスライスする（１００２）。所定の基準レベルは、図６のスライサ６３０で説明したところと類似している。前記ビタビデコーディングのために入力される信号と前記スライスのために入力される信号は、それぞれ後述するオフセット補正段階（１１０４）を経た信号である。
【００３４】
ビタビデコーディングされた信号とスライスされた信号とのうちいずれか一つを低域通過フィルタリングし、入力信号のオフセットを求める（１００３）。入力信号のオフセットを求める過程は、図１１に図示される通りである。図１１は、図１０に図示されている入力信号の二値化処理で、入力信号のオフセットを求める過程（第１００３段階）の詳細な動作フローチャートである。
【００３５】
図１１を参照するに、ビタビデコーディングされた信号とスライスされた信号とを比較する（１１０１）。前記比較は、前記システムクロックに同期されて遂行される。ビタビデコーディングされた信号と前記スライスされた信号とが同一ではなければ、ビタビデコーディングされた信号を低域通過フィルタリングしてオフセットを求める（１１０２，１１０３）。ビタビデコーディングされた信号と前記スライスされた信号とが同一であるならば、スライスされた信号を低域通過フィルタリングして入力信号のオフセットを求める（１１０２，１１０４）。
【００３６】
入力信号のオフセットが求められれば、図１０での前記方法は、求めたオフセットを利用して入力信号のオフセットを補正する（１００４）。
【００３７】
本願発明による入力信号の二値化方法を遂行するためのプログラムは、コンピュータで読み取り可能な記録媒体にコンピュータで読み取り可能なコードとして具現することが可能である。コンピュータで読み取り可能な記録媒体は、コンピュータシステムによって読み取り可能なデータが保存されるあらゆる種類の保存装置を含む。コンピュータで読み取り可能な記録媒体の例としては、ＲＯＭ（Read-Only  Memory）、ＲＡＭ（Random-Access  Memory）、ＤＶＤ、ブルーレイディスク（Blu-ray  disc）、磁気テープ、フロッピー（登録商標）ディスク、光データ保存装置などがあって、またキャリアウェーブ（例えば、インターネットを介した伝送）の形態で具現されるものも含む。また、コンピュータで読み取り可能な記録媒体は、ネットワークに連結されたコンピュータシステムに分散され、分散方式でコンピュータで読み取り可能なコードとして保存されて実行できる。
【００３８】
以上、本発明についてその望ましい実施形態を中心に説明を行った。本発明が属する技術分野で当業者は、本発明が本発明の本質的な特性から外れない範囲で変形された形態で具現可能であるということを理解することができるであろう。従って、開示された実施形態は、限定的な観点ではなくして説明的な観点から考慮されねばならない。本発明の範囲は、前述の説明ではなくして特許請求の範囲に示されており、それと同等な範囲内にあるあらゆる差異点は、本発明に含まれたと解釈されるものである。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号の二値化方法において、
前記入力信号をビタビデコーディングしてビタビデコーディングされた信号を求める段階と、
前記入力信号を所定の基準レベルを基にスライスしてスライスされた信号を求める段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とのうちいずれか一つを低域通過フィルタリングし、前記入力信号のオフセットを求める段階と、
前記求めたオフセットに基づき、前記入力信号のオフセットを補正する段階とを含み、
前記ビタビデコーディングされた信号は、前記入力信号の二進信号であることを特徴とする入力信号の二進化方法。
【請求項２】
前記入力信号のオフセットを求める段階は、
前記ビタビデコーディングされた信号と前記スライスされた信号とを比較する段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とが同一ではなければ、前記ビタビデコーディングされた信号を低域通過フィルタリングし、前記オフセットを求める段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とが同一ならば、前記スライスされた信号を低域通過フィルタリングし、前記入力信号のオフセットを求める段階とを含むことを特徴とする請求項１に記載の入力信号の二進化方法。
【請求項３】
前記比較段階は、システムクロックに同期されて遂行されることを特徴とする請求項２に記載の入力信号の二進化方法。
【請求項４】
前記システムクロックは、前記オフセットが除去された入力信号に基づいて生成されることを特徴とする請求項３に記載の入力信号の二進化方法。
【請求項５】
前記ビタビデコーディングのための入力信号または前記スライスのための入力信号は、それぞれ前記オフセット補正段階を経た信号であることを特徴とする請求項１に記載の入力信号の二進化方法。
【請求項６】
前記入力信号のビタビデコーディング段階は、前記入力信号を前記ビタビデコーディング用の信号に前処理する段階をさらに含むことを特徴とする請求項１に記載の入力信号の二進化方法。
【請求項７】
前記入力信号を前処理する段階は、前記入力信号を等化させる段階を含むことを特徴とする請求項６に記載の入力信号の二進化方法。
【請求項８】
入力信号の二進化装置において、
前記入力信号をビタビデコーディングするビタビデコーダと、
所定の基準レベルを利用し、前記入力信号をスライスするスライサと、
前記ビタビデコーダの出力信号と前記スライサの出力信号とのうちいずれか一つを低域通過フィルタリングする低域通過フィルタモジュールと、
前記入力信号から前記低域通過フィルタモジュールからの出力信号を除去し、前記入力信号のオフセットを補正し、前記オフセットを補正した入力信号を前記ビタビデコーダと前記スライサとにそれぞれ伝送するオフセット補正モジュールとを備え、
前記ビタビデコーダの出力信号は、前記入力信号の二進信号であることを特徴とする入力信号の二進化装置。
【請求項９】
前記低域通過フィルタモジュールは、
前記ビタビデコーダの出力信号と前記スライサの出力信号とのうちいずれか一つを選択する選択器と、
前記選択器から出力される信号を低域通過フィルタリングする低域通過フィルタとを備えることを特徴とする請求項８に記載の入力信号の二進化装置。
【請求項１０】
前記選択器は、前記ビタビデコーダの出力信号と前記スライサの出力信号とが同一ならば、前記スライサの出力信号を選択して出力し、前記ビタビデコーダの出力信号と前記スライサの出力信号とが同一ではなければ、前記ビタビデコーダの出力信号を選択して出力することを特徴とする請求項９に記載の入力信号の二進化装置。
【請求項１１】
前記入力信号の二進化装置は、
前記オフセット補正モジュールから出力される信号を使用してシステムクロック信号を生成し、前記ビタビデコーダと前記低域通過フィルタモジュールとにそれぞれ提供するシステムクロック信号生成モジュールをさらに備えることを特徴とする請求項８に記載の入力信号の二進化装置。
【請求項１２】
前記入力信号の二進化装置は、
前記オフセット補正モジュールから出力される信号を前記ビタビデコーダが必要な形態にし、前記ビタビデコーダに伝送する前処理器をさらに備えることを特徴とする請求項８に記載の入力信号の二進化装置。
【請求項１３】
ディスクから読んだＲＦ信号を二進化する機能を有するディスク駆動器において、
前記ディスクから読み取ったＲＦ信号をビタビデコーディングして出力するビタビデコーダと、
所定の基準レベルを利用し、前記ＲＦ信号をスライスするスライサと、
前記ビタビデコーダから出力される信号と前記スライサから出力される信号とのうちいずれか一つを低域通過フィルタリングする低域通過フィルタリングモジュールと、
前記ＲＦ信号から前記低域通過フィルタリングモジュールから出力される信号を除去し、前記ＲＦ信号のオフセットを補正し、前記オフセットが補正されたＲＦ信号を前記ビタビデコーダと前記スライサとにそれぞれ提供するオフセット補正モジュールとを備え、
前記ビタビデコーダから出力される信号は、前記ＲＦ信号の二進信号であることを特徴とするディスク駆動器。
【請求項１４】
入力信号の二進化方法を遂行するプログラムが記録されたコンピュータで読み取り可能な記録媒体において、
前記方法は、
前記入力信号をビタビデコーディングする段階と、
前記入力信号を所定の基準レベルを基にスライスする段階と、
前記ビタビデコーディングされた信号と前記スライスされた信号とのうちいずれか一つを低域通過フィルタリングし、前記入力信号のオフセットを求める段階と、
前記求めたオフセットを利用し、前記入力信号のオフセットを補正する段階とを含み、
前記ビタビデコーディングされた信号は、前記入力信号の二進信号であることを特徴とする記録媒体。
【請求項１５】
入力信号二進化方法において、
前記入力信号をビタビデコーディングする段階と、
所定基準レベルに基づいて前記入力信号をスライスする段階と、
前記ビタビデコーディングされた入力信号が前記スライスされた入力信号と同一であるならば、前記ビタビデコーディングされた入力信号を低域フィルタリングし、前記入力信号のオフセットを求める段階と、
前記求めた入力信号のオフセットに基づいて前記入力信号のオフセットを訂正する段階と、
前記訂正されたオフセットに基づいて前記入力信号を二進化して出力信号を生成する段階とを含むことを特徴とする入力信号の二進化方法。
【請求項１６】
入力信号の二進化方法において、
システムクロック信号に基づいて前記入力信号をビタビデコーディングする段階と、
所定の基準レベルと前記システムクロック信号とに基づいて前記入力信号をスライスする段階と、
前記入力信号のオフセットを求める段階と、
前記求めたオフセットに基づいて前記入力信号のオフセットを訂正する段階と、
前記訂正されたオフセットに基づいて前記入力信号を二進化して出力信号を生成する段階とを含み、
前記入力信号のオフセットを求める段階は、
前記入力信号の解像度が前記システムクロックの解像度よりより高ければ、前記ビタビデコーディングされた入力信号を低域フィルタリングし、前記入力信号のオフセットを求める段階と、
前記入力信号の解像度が前記システムクロックの解像度ほど高くなければ、前記スライスされた入力信号を低域フィルタリングし、前記入力信号のオフセットを求める段階とを含むことを特徴とする入力信号の二進化方法。
【請求項１７】
前記システムクロック信号は、前記訂正された入力信号に基づいて生成されることを特徴とする請求項１６に記載の入力信号の二進化方法。
【請求項１８】
前記ビタビデコーディングされた入力信号の低域フィルタリングは、前記システムクロック信号に同期され、
前記スライスされた入力信号の低域フィルタリングは、前記システムクロック信号に同期されることを特徴とする請求項１６に記載の入力信号の二進化方法。
【国際調査報告】
2009545096.tif 000016
2009545096.tif 000017