(57)【要約】【課題】  メモリセルへの頻繁な書き込みに起因する磨耗問題を克服する。【解決手段】  フラッシュメモリストレージシステム（１０）は、複数のメモリセル（１４）を含むメモリアレイ（１２）と、フラッシュメモリアレイ（１２）を制御するためのコントローラ（１８）とを含む。コントローラ（１８）は、第１のメモリセルグループを専用化してセル毎に第１のビット数で動作するようにし、第２の別個のメモリセルグループ（１４）を専用化してセル毎に第２のビット数で動作するようにする。２つのセルグループに別々に摩耗平準化技術を適用してメモリセル（１４）を均一に摩耗させるためのメカニズムが設けられる。 【選択図】図１
2009510549.tif 000002
【特許請求の範囲】
【請求項１】
コントローラとメモリアレイとを有するフラッシュメモリストレージシステムにデータを格納するための方法であって、
ａ．前記メモリアレイの第１のメモリセルグループを専用化して前記第１のメモリセルグループのそれぞれが第１のビット数を格納するようにする工程と、
ｂ．前記メモリアレイの第２のメモリセルグループを専用化して前記第２のメモリセルグループのそれぞれが第２のビット数を格納するようにする工程であって、前記第１のメモリセルグループと前記第２のメモリセルグループとが独立となるように、前記第２のビット数は前記第１のビット数より大きい、工程と、
ｃ．前記第１のメモリセルグループへデータを書き込む工程と、
ｄ．前記データを前記第１のメモリセルグループから前記第２のメモリセルグループにコピーする工程と、
ｅ．第１の摩耗平準化技術を前記第１のメモリセルグループ内に適用して該メモリセル自身内で前記第１のメモリセルグループの摩耗を均一に分散する工程と、を含む方法。
【請求項２】
前記第１のビット数は１であり前記第２のビット数は２である、請求項１に記載の方法。
【請求項３】
前記第１のビット数は１であり前記第２のビット数は４である、請求項１に記載の方法。
【請求項４】
前記第２のグループのセルの数と前記第１のグループのセルの数との比は、前記第１のビット数と前記第２のビット数との比を乗じた前記第１のメモリセルグループの耐久性と前記第２のメモリセルグループの耐久性との比にほぼ等しく設定される、請求項１に記載の方法。
【請求項５】
ｆ．第２の摩耗平準化技術を前記第２のメモリセルグループ内に適用して該メモリセル自身内で前記第２のメモリセルグループの摩耗を均一に分散する工程をさらに含む、請求項１に記載の方法。
【請求項６】
ａ．複数のメモリセルを含むメモリアレイと、
ｂ．第１のメモリセルグループを専用化してセル毎に第１のビット数を格納するようにし、第２のメモリセルグループを専用化してセル毎に第２のビット数を格納するようにすることにより、前記フラッシュメモリアレイを制御するコントローラであって、前記第２の数は、前記第１のメモリセルグループと前記第２のメモリセルグループとが独立となるように前記第１の数より大きい、コントローラと、
ｃ．第１の摩耗平準化技術を前記第１のメモリセルグループ内に適用して該メモリセル自身内で前記第１のメモリセルグループの摩耗を均一に分散するためのメカニズムと、を含むフラッシュメモリストレージシステム。
【請求項７】
前記コントローラは、さらに、前記第１のメモリセルグループにデータを格納し、その後、前記データを前記第２のメモリセルグループにコピーするように動作する、請求項６に記載のフラッシュメモリストレージシステム。
【請求項８】
前記第１のビット数は１であり前記第２のビット数は２である、請求項６に記載のフラッシュメモリストレージシステム。
【請求項９】
前記第１のビット数は１であり前記第２のビット数は４である、請求項６に記載のフラッシュメモリストレージシステム。
【請求項１０】
前記第２のメモリセルグループのセルの数と前記第１のメモリセルグループのセルの数との比は、前記第１のビット数と前記第２のビット数との比を乗じた前記第１のメモリセルグループの耐久性と前記第２のメモリセルグループの耐久性との比にほぼ等しく設定される、請求項６に記載のフラッシュメモリストレージシステム。
【請求項１１】
第２の摩耗平準化技術を前記第２のメモリセルグループ内に適用して該メモリセル自身内で前記第２のメモリセルグループの摩耗を均一に分散するためのメカニズムをさらに含む、請求項６に記載のフラッシュメモリストレージシステム。
【請求項１２】
前記第１の摩耗平準化技術を適用するための前記メカニズムは前記コントローラに含まれる、請求項６に記載のフラッシュメモリストレージシステム。
【請求項１３】
前記第２の摩耗平準化技術を適用するための前記メカニズムは前記コントローラに含まれる、請求項１１に記載のフラッシュメモリストレージシステム。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にはフラッシュメモリストレージシステムに関する。本発明は、特に、メモリセル毎に複数のビットを格納することができるキャッシュメモリメカニズムを含むフラッシュメモリストレージシステムに関する。
【背景技術】
【０００２】
各メモリセル上に２ビット以上のデータを格納するために、マルチレベルセル（ＭＬＣ）フラッシュメモリとして実施されたフラッシュメモリシステムが提供されている。ＭＬＣフラッシュメモリへのデータの書き込みは、通常、セル毎に１ビットのデータのみを格納するシングルレベルセル（ＳＬＣ）フラッシュメモリへのデータの書き込みより遅い。したがって、ＭＬＣフラッシュメモリに基づくストレージシステムは、より高い書き込み速度で送信されてきた入力データストリームを記録することができない場合がある。
【０００３】
通常、データが直接格納されるには高すぎる速度で生成された場合、キャッシュメモリメカニズムは入力データストリームを扱うのに十分に速く動作するように設けられ設計される。第２の（かつより速い）メモリを利用するキャッシュメモリは、入力データソースとメイン（そしてより遅い）メモリとの間に実装される。入力データストリームは、最初に、より速いキャッシュメモリに書き込まれ、後の段階でこのより速いキャッシュメモリからメインメモリにコピーされる。コピー動作は、通常、バックグラウンドで行なわれるので、入力データストリーム速度により課される厳しい性能条件を満たす必要はなく、したがってメインメモリの低い書き込み性能はもはや障害とならない。
【０００４】
しかしながら、キャッシュ用の第２のメモリを実装することには欠点がある。このような実装は、キャッシュメモリとその制御のための追加の構成部品を必要とし、メモリシステムの設計と管理を複雑にする。
【０００５】
この従来技術としては、リー（Ｌｅｅ）らに付与された米国特許第５，９３０，１６７号明細書が挙げられ、ここでは、より少ない欠点でＭＬＣフラッシュメモリにおけるキャッシュの利点を実現するとともにフラッシュメモリストレージシステムへの書き込み操作をキャッシュするための記憶方法とシステムが開示されている。ＭＬＣフラッシュメモリ媒体は、それ自身のキャッシュメモリとして動作するように構成される。このことは、複数ビットを格納するメモリセルは、さらに、ＳＬＣメモリセルと同様に動作しかつ各シングルビットのみを格納するように実施できる（これは技術的な観点から比較的簡単なタスクである）ので可能である。この結果、ＳＬＣフラッシュメモリを特徴づける高速書き込み性能を実現するためにＭＬＣメモリセルを実装することができる。上記リーの特許は、完全に記載されているかのように、参照により本明細書に援用される。
【０００６】
リーらなどの当該技術分野で公知の技術は、ＭＬＣフラッシュメモリストレージシステム内に埋め込まれた「組み込み式」高速キャッシュメモリを提供する。格納のためのデータビットが受信されると、それらは、最初に、ＳＬＣモードで動作するように設定されたメモリセルに書き込まれる。この最初の書き込み動作は比較的高速に行うことができる。この動作に続いて、バックグラウンドにおいて、時間が許せば、データビットは、ＳＬＣセルから、ＭＬＣモードで動作するように設定されたメモリセルにコピーされる。したがって、システムはＭＬＣフラッシュメモリストレージシステムの高記憶密度を採用するように設計されているので、システムは、さらに、キャッシュメモリのメカニズムなしでは扱うことができないような高速の入力ストリームを扱う。
【０００７】
このようなＳＬＣキャッシュ方式を利用するとともにフラッシュメモリシステムを構成する２つの可能な方法がある。
Ａ．専用キャッシュ：メモリセルの特定の部分は常にＳＬＣモードで動作するように割り当てられ、一方、その他のセルはＭＬＣモードのみで動作するように割り当てられる。換言すれば、ＳＬＣモード（ＳＬＣセル）で動作するメモリセルとＭＬＣモード（ＭＬＣセル）で動作するメモリセルが、ストレージシステム内に同時に共存する間、各特定メモリセルはＳＬＣモードまたはＭＬＣモードで動作するように割り当てられており、したがって各特定メモリセルを、ある時点ではＳＬＣモード、また別の時点ではＭＬＣモードで動作するように交互に割り当てることはできない。
Ｂ．混合キャッシュ：少なくともメモリセルのいくつかはシステムの動作中にモードを変更する。すなわち、特定のメモリセルは、ある時点でＳＬＣモードで動作するように割り当てられてデータをキャッシングするために利用することができ、第２の時点では、同じメモリセルはＭＬＣモードで動作するように割り当てられてメインメモリにおける高密度データ格納のために利用することができる。
【０００８】
専用キャッシュ方法は、混合キャッシュ方法よりフラッシュメモリシステムにおいて管理がはるかに容易である。メモリセルの各部分は、ＳＬＣモードまたはＭＬＣモードで動作するように予め割り当てられる。したがって、リアルタイムのモード切換えは一切必要ない。さらに、任意のメモリ部分の現在の動作モードを格納し検知するための情報管理モジュールを設ける必要がない。
【０００９】
しかしながら、たとえこの利点が明白だとしても、リーの特許は、さらに複雑な混合キャッシュ方法を適用する格納システムを開示している。第２段第４９行によると、以下の通りである。
「また、フラッシュＥＥＰＲＯＭメモリのいくつかの部分を専用化して書き込みキャッシュとしてのみ動作させる必要がない．．．したがって、データを高密度で格納する本発明のフラッシュＥＥＰＲＯＭメモリの部分も、また、書き込みキャッシュとして動作させることができる．．．低密度入力データを未使用のセクターに導くことができるためには、長期間使用中のメモリセクターの識別子と高密度記憶とを、ファイルアロケーションテーブルなどにより維持する。」
【００１０】
より複雑な混合キャッシュ方法を利用するための説明がさらにリーの特許に記載される。第２段の第５１行によると、以下の通りである。
「書き込みバッファとしてメモリの専用部分を使用すれば、均一にメモリを摩耗させるという通常の願望に反し専用部分内のセルがメモリのその他の部分よりはるかに多く使用されることになろう。」
【００１１】
換言すれば、入力データの各チャンクは２回、すなわち一回はＳＬＣモード（キャッシュされるとき）で、一回はＭＬＣモード（メインメモリにコピーされるとき）で書き込まれるため、そして、通常、キャッシュメモリに割り当てられたメモリセルの部分はメインメモリに割り当てられた部分よりはるかに小さいので、時間がたてば、平均では、キャッシュメモリにのみに割り当てられたメモリセルは、メインメモリにのみ割り当てられたメモリセルより頻繁に書き込まれ消去される。
【００１２】
フラッシュメモリセルは使用中に磨耗することが知られている、すなわち、書き込み／消去サイクルを多く経れば経るほど、より多く摩耗する。したがって、リーによると、専用キャッシュ方法に従ってキャッシュに割り当てられたメモリセルは、他のメモリセルよりはるかに速く磨耗し、キャッシュに使用されないセルがなお十分に機能している一方で、その寿命の終わり（すなわち、それらの有用な機能の終わり）に達する場合がある。
【００１３】
したがって、リーの特許は、すべてのメモリセルにわたって摩耗を均一に分散するために混合キャッシュ方法を適用する。キャッシュ内でいかなるセルも常時頻繁に使用されることはないからである。
【００１４】
実際、リーの特許は、上記専用方法を利用することに関するその論拠をさらに強化したと考えられる。第３段の第２行によると、以下の通りである。
「．．．低密度プログラミングのインスタンスは、高密度プログラミングのインスタンスよりさらに多くの摩耗を引き起こし得る。」
【００１５】
このため、より頻繁に書き込まれるキャッシュメモリのメモリセルが存在し、したがってメモリセルはより速く磨耗する傾向があるだけでなく、また、リーの特許によると、等しい書き込み／消去サイクル数のもとであっても、ＳＬＣモードで動作するように構成されたメモリセルは、ＭＬＣモードで動作するように構成されたメモリセルより早く磨耗する。
【００１６】
リーの特許は、さらに、専用キャッシュ方法を適用することができる場合が存在するということについて言及している。第９段の第４４行によると、以下の通りである。
「あるいは、このような摩耗平準化（ｗｅａｒ  ｌｅｖｅｌｉｎｇ）を必要とするのに十分なほどメモリシステムの使用が大きいと予想されないアプリケーションでは、あるブロックまたはセクターは初期の２状態データ書き込みのために専用化されてよい。」
【００１７】
換言すれば、摩耗平準化技術を採用しなくても、ストレージシステムは、いかなるメモリセルも摩耗しないと予想されるほど書き込みの頻度が低い場合、専用キャッシュ方法を適用する余地がある。
【００１８】
メモリブロックのすべてにわたって摩耗を均一に分散するために摩耗平準化を実現する技術は、当該技術分野でよく知られている。これらの技術として、ロフグレン（Ｌｏｆｇｒｅｎ）らに付与された米国特許第６，２３０，２３３号明細書、ウェルズ（Ｗｅｌｌｓ）に付与された米国特許第５，３４１，３３９号明細書、ジョウ（Ｊｏｕ）らに付与された米国特許第５，５６８，４２３号明細書、アサール（Ａｓｓａｒ）らに付与された米国特許第５，３８８，０８３号明細書、ハラリ（Ｈａｒａｒｉ）に付与された米国特許第５，７１２，８１９号明細書、第６，５７０，７９０号明細書、第５，９６３，４８０号明細書、そしてチャン（Ｃｈａｎｇ）らに付与された米国特許第６，８３１，８６５号明細書が挙げられる。これらすべての特許を、完全に記載されているかのように、参照により本明細書に援用する。
【００１９】
上記従来技術の手法のすべては、フラッシュメモリセルの各ブロックが経る書き込み／消去サイクル数を数えることと、書き込みに新しいブロックが必要とされる場合にどのブロックを割り当てるべきかを決定するためにこれらのカウントを使用することとに基づく。実際、リーもまたこの手法を使用し、さらに、ブロック毎に個別のＳＬＣカウントとＭＬＣカウントとを維持する工程に進んでいる。
【００２０】
要約すると、リーの特許によると、このような自己キャッシュ式（ｓｅｌｆ−ｃａｃｈｅｄ）ＭＬＣ／ＳＬＣフラッシュメモリシステムの設計者は、次の選択肢の中でのみ選択することができる。
Ａ．混合キャッシュ方法を使用し、摩耗平準化技術を採用し、頻繁な書き込みに耐え得るストレージシステムを得る。これは主要でかつ推奨される手法である。
Ｂ．専用キャッシュ方法を使用し、摩耗平準化技術を採用せず、データ書き込みの頻度が低い場合にのみ使用され得るストレージシステムを得る。
【００２１】
しかしながら、この手法の主要な欠点は、混合キャッシュ方法は実現し取り扱うにははるかに複雑であるということである。リアルタイムのモード切換え管理が必要とされるからである。
【００２２】
したがって、メモリセルへの頻繁な書き込みに起因する磨耗問題を克服するとともに専用キャッシュ方法を採用するストレージシステムを提供することが望まれる。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
したがって、本発明の主要な目的は、メモリセルへの頻繁な書き込みに起因する磨耗問題を克服するとともに専用キャッシュ方法を採用するために使用される従来技術の欠点を克服することである。
【課題を解決するための手段】
【００２４】
提案されたフラッシュメモリストレージシステムは、２つのメモリセルグループを含むフラッシュメモリアレイを含む。コントローラは、第１のメモリセルグループをＳＬＣモードで、第２のメモリセルグループをＭＬＣモードで動作させることによりフラッシュメモリアレイを制御するために設けられる。ＭＬＣモード（ＭＬＣセル）で動作するメモリセルは、２つのメモリセルグループのビットが独立となるようにＳＬＣセルより多いビット数を含む。
【００２５】
本発明の好ましい実施態様によると、フラッシュメモリストレージシステムと、コントローラとメモリアレイとを有するフラッシュメモリストレージシステムにデータを格納するための方法とが提供される。本方法は、
メモリアレイの第１のメモリセルグループを専用化して第１のメモリセルグループのそれぞれが第１のビット数を格納するようにする工程と、
メモリアレイの第２のメモリセルグループを専用化して第２のメモリセルグループのそれぞれが第２のビット数を格納するようにする工程であって、第１のメモリセルグループと第２のメモリセルグループとが独立となるように、第２のビット数は第１のビット数より大きい、工程と、
第１のメモリセルグループへデータを書き込む工程と、
データを第１のメモリセルグループから第２のメモリセルグループにコピーする工程と、
第１の摩耗平準化技術を第１のメモリセルグループ内に適用してメモリセル自身内で第１のメモリセルグループの摩耗を均一に分散する工程と、を含む。
【００２６】
本発明の別の方法によると、第１のビット数は１であり第２のビット数は２である。
【００２７】
本発明の別の方法によると、第１のビット数は１であり第２のビット数は４である。
【００２８】
本発明の別の方法によると、第２のグループのセルの数と第１のグループのセルの数との比は、第１のビット数と第２のビット数との比を乗じた第１のメモリセルグループの耐久性と第２のメモリセルグループの耐久性との比にほぼ等しく設定される。
【００２９】
本発明の別の方法は、さらに、第２の摩耗平準化技術を第２のメモリセルグループ内に適用してメモリセル自身内で第１のメモリセルグループの摩耗を均一に分散する工程を含む。
【００３０】
本発明の別の実施態様によると、
複数のメモリセルを含むメモリアレイと、
第１のメモリセルグループを専用化してセル毎に第１のビット数を格納するようにし、第２のメモリセルグループを専用化してセル毎に第２のビット数を格納するようにすることによりフラッシュメモリアレイを制御するコントローラであって、上記第２の数は、第１のメモリセルグループと第２のメモリセルグループとが独立となるように上記第１の数より大きい、コントローラと、
第１の摩耗平準化技術を第１のメモリセルグループ内に適用してメモリセル自身内で第１のメモリセルグループの摩耗を均一に分散するためのメカニズムと、を含むフラッシュメモリストレージシステムが提供される。
【００３１】
本発明の更なる特徴と利点は以下の添付図面と説明から明白になるであろう。
【００３２】
本発明の実施形態に関し本発明をよりよく理解するために、添付図面を参照するが、ここでは同様な参照符号は対応部分または対応要素を表す。
【発明を実施するための最良の形態】
【００３３】
本発明は、メモリセルへの頻繁な書き込みに起因する磨耗問題を克服するとともに専用キャッシュ方法を採用する革新的なフラッシュメモリストレージシステムを開示する。
【００３４】
提案されたフラッシュメモリストレージシステムは、２つのメモリセルグループを含むフラッシュメモリアレイを含む。コントローラは、第１のメモリセルグループをＳＬＣモードで、第２のメモリセルグループをＭＬＣモードで動作させることによりフラッシュメモリアレイを制御するために設けられる。ＭＬＣモード（ＭＬＣセル）で動作するメモリセルは、２つのメモリセルグループのビットが独立となる（すなわち、２つのメモリセルグループはオーバーラップしない、共通の要素を有しない等）ようにＳＬＣセルより大きいビット数を含む。非公式には、両方のグループのインスタンスであるオブジェクトが存在し得なければ２つのグループは独立である。
【００３５】
専用キャッシュ方法によると、メモリセルの特定の部分は常にＳＬＣモードで動作するように割り当てられ、その他のメモリセルはＭＬＣモードのみで動作するように割り当てられる。換言すれば、各特定メモリセルはＳＬＣモードまたはＭＬＣモードで動作するように割り当てられており、したがって、各特定メモリセルを、ある時点ではＳＬＣモードで別の時点ではＭＬＣモードで動作するように交互に割り当てることはできない。
【００３６】
メモリセルの特定の部分を専用化し常に特定モードで動作させることで、リアルタイムのモード切換え技術を実行する必要性を省ける。また、メモリセルの現在の動作モードを識別するために必要な情報管理を行う必要性も無い。こうして、設計の全体的な複雑性は単純化される。
【００３７】
ＳＬＣモードで動作するように設定されたメモリセル（すなわちＳＬＣセル）は、それらがＭＬＣモード（すなわちＭＬＣセル）で動作するように設定された場合より摩耗の蓄積がはるかに少ない。これは、ＭＬＣセルのはるかに長い動作時間がこれらメモリセルにさらに多くのストレスをかけ摩耗を増加させるという事実による。
【００３８】
さらに、ＭＬＣフラッシュメモリストレージシステムのＳＬＣセルの摩耗特性は、典型的なＳＬＣフラッシュメモリストレージシステムのＳＬＣセルと同様である。例えば、典型的なＳＬＣフラッシュメモリストレージシステムは、ＭＬＣフラッシュメモリストレージシステムの１０，０００回のみのプログラム／消去サイクルと比較して１００，０００回のプログラム／消去サイクルの耐久性を有する。
【００３９】
リーの特許でなされた、ＳＬＣモード（ＭＬＣモードではなく）で動作する際の高い摩耗の存在に関する仮定は、実際は正しくない。これらの仮定は検証されなかったか、あるいは、リーの特許内に開示されたフラッシュメモリ装置は現在当該技術分野で公知のフラッシュメモリ装置とは異なる動作挙動を呈したかのいずれかである。
【００４０】
その理由のいかんに関らず、提案されたＳＬＣモードにおけるフラッシュメモリストレージシステムの動作が、ＭＬＣモードにおける動作より少ない摩耗を引き起こすということは、本発明を利用可能にするに当たっての重大な要素である。
【００４１】
従って、ＳＬＣセルがＭＬＣセルのキャッシュとして使用される場合、専用キャッシュ方法を適用する際に、キャッシュに割り当てられたメモリセルがさらに多くの書き込み／消去サイクルを経たとしても、ＳＬＣセルのより良好な摩耗特性（ＳＬＣモードでのその動作のために）は、この頻繁な書き込みを補償する。
【００４２】
ここで図１を参照すると、本発明による、フラッシュメモリストレージシステム１０の好ましい実施形態の構成部品のブロック図が示されている。フラッシュメモリストレージシステム１０は、ＳＬＣモードまたはＭＬＣモードのいずれかで動作する複数のメモリセル１４（Ｃ１１〜Ｃ１ｍ、Ｃ２１〜Ｃ２ｎとしてそれぞれ図示される）を含むメモリアレイ１２を含む。メモリアレイ１２を制御しメモリセル１４にデータを書き込むためにコントローラ１８がさらに設けられる。
【００４３】
メモリセル１４は、セル毎に１ビットを格納する場合は２００，０００回のプログラム／消去サイクルのＳＬＣ耐久性を有し、セル毎に２ビットを格納する場合は１０，０００回のプログラム／消去サイクルのＭＬＣ耐久性を有する。
【００４４】
コントローラ１８は、メモリセルの９％、Ｃ１１〜Ｃ１ｍがもっぱらＳＬＣモード（ＳＬＣセルとして割り当てられる）で動作し、メモリセルの残りの９１％、Ｃ２１〜Ｃ２ｎがもっぱらＭＬＣモード（ＭＬＣセルとして割り当てられる）で動作するようにメモリアレイ１２を制御する。
【００４５】
一見して、平均では、ＳＬＣセルはＭＬＣセルより約１０倍頻繁に繰り返されると結論付けられるかもしれない。しかし、定義から、所定量のデータをＳＬＣセルに格納することは、同じ量のデータをＭＬＣセル内に格納するために要するメモリセルの数の２倍の数を要するということを考慮しなければならない。
【００４６】
したがって、正しい結論は、平均では、各ＳＬＣセルＣ１１〜Ｃ１ｍは各ＭＬＣセルＣ２１〜Ｃ２ｎより約２０倍頻繁に繰り返される。
【００４７】
しかしながら、各ＳＬＣセル（２００，０００回のプログラム／消去サイクルの耐久性を有する）は、各ＭＬＣセル（１０，０００回のプログラム／消去サイクルの耐久性を有する）の約２０倍の耐久性を有するので、平均では、ＳＬＣセルとＭＬＣセルの両方、したがってＣ１１〜Ｃ１ｍとＣ２１〜Ｃ２ｎは、同時に磨耗しそれらの寿命の終わり（すなわち、その有用な機能の終わり）に達する。この結果、すべてのメモリセル１４の摩耗は、システム内で均一に分散される。
【００４８】
ＳＬＣセルとＭＬＣセルの両方を均一に摩耗させることを可能にすることで最適な結果を達成する。こうして、本フラッシュメモリストレージシステムは、完全に摩耗されてシステムによる格納に使用不可能となるメモリセルもある一方で依然として「新品（ｆｒｅｓｈ）」で使用可能であるメモリセルもある場合とは異なり、最適な時間の間使用可能となる。
【００４９】
上記説明が当てはまるためには、フラッシュメモリストレージシステム１０は、キャッシュセルの摩耗をそれ自身内で均一に分散させるために摩耗平準化技術を採用する。摩耗平準化技術が、セルグループの摩耗をそれら自身内で均一に分散させるということは、この技術が、グループ内に存在しない任意のセルの摩耗に関係なく当該グループ内のすべてのセルに同様な摩耗をさせようとすることを意味する。したがって、ここでは、摩耗平準化技術は、他のセルの摩耗に関係なくキャッシュのすべてのセルに同様な摩耗をさせようとする。これは、ＳＬＣの書き込み／消去カウント（すなわち、一グループとして消去可能な各メモリブロックセルにより行われるＳＬＣモードにおける書き込み／消去サイクルの数をカウントすることにより）と、当該技術分野で公知の摩耗平準化技術を使用することにより実行される。
【００５０】
同様に、摩耗平準化技術は、また、非キャッシュセルの摩耗をそれら自身内で均一に分散させるために採用されてもよい。すなわち、摩耗平準化技術は、他のセルの摩耗に関係なく非キャッシュセルをすべて同様に摩耗させるようとする。これは、ＭＬＣの書き込み／消去カウント（すなわち、各メモリブロックセルにより行われるＭＬＣモードにおける書き込み／消去サイクルの数をカウントすることにより）と、当該技術分野で公知の摩耗平準化技術をまた使用することにより実行される。リーの特許と異なり、専用キャッシュ方法によると、各ブロックはＳＬＣモードまたはＭＬＣモードのいずれかで使用されるが決して両方のモードでは使用されないので、ブロック毎に２つのカウントを与える必要性はない。したがって、一つのカウントのみがブロック毎に必要である。
【００５１】
本発明の好ましい実施形態によると、メモリアレイのＭＬＣセル毎に２つのビットが格納される。しかしながら、提案されたフラッシュメモリストレージシステムは、このような場合に限定されない。メモリアレイにおいて割り当てられるＭＬＣセルは、セル毎に３ビット、セル毎に４ビット、または２以上の他の任意の数のビットを格納してもよい。同様に、ＳＬＣセルは、必ずしもセル毎に１ビットを格納する必要はない。各「ＳＬＣ」セル（セルがもはやシングルレベルのセルではないので引用符で囲まれた「ＳＬＣ」）は、ＭＬＣセル毎に格納されるビットの数が「ＳＬＣ」セル毎のビット数より大きい限り、セル毎に任意の数のビットを格納することができる。この関係が維持される限り、「ＳＬＣ」セルへの書き込み動作はＭＬＣセルへの書き込み動作よりも時間がかからない。こうして、高速の入力ストリームの支援が得られる。
【００５２】
好ましくは、ＭＬＣセルの数と「ＳＬＣ」セルの数との比は、「ＳＬＣ」セルのビット数とＭＬＣセルのビット数との比を乗じた「ＳＬＣ」セルの耐久性とＭＬＣセルの耐久性の比にほぼ等しく設定される。
【００５３】
本明細書で開示されたフラッシュメモリストレージシステムは、好ましくはＮＡＮＤ型フラッシュメモリを採用するが、他の任意のタイプのフラッシュメモリを採用してもよいことを理解すべきである。さらに、他の実装形態は、本発明の範囲内で可能であり、従って磨耗問題を克服し同様な機能を与えるとともに専用キャッシュ方法を採用する任意のシステムに関する。
【００５４】
本発明をそのある特定の実施形態に関して説明してきたが、さらなる変形が当業者に示唆されるため、本説明は、限定することを意図せず、添付の特許請求の範囲に入るこのような変形を包含するものであることを理解されたい。
【図面の簡単な説明】
【００５５】
【図１】１つの図は、本発明の好ましい実施形態による、提案されたフラッシュメモリストレージシステムを含む構成部品のブロック図を示す。
【図１】
2009510549.tif 000003
【国際調査報告】
2009510549.tif 000004