(57)【要約】  一体化された薄膜キャパシタ（１０３）は、第１の電極（１１０）、第２の電極（１２４）、及び第１の電極と第２の電極との間に配置された誘電体（１２２）を含んでいる。この誘電体は、該誘電体の特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す。このような薄膜キャパシタを含む計算システムも開示される。
2009529807.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極上に、ポジティブパターン及びネガティブパターンのうちの一方のパターンで流体を吐出する段階；
前記ポジティブパターンを安定化させるよう、あるいは前記ネガティブパターンを不安定化させるよう、前記流体を処理する段階；及び
前記ポジティブパターンが前記第１の電極と第２の電極との間に配置されるよう、前記第１の電極を第２の電極と対にする段階；
を有する方法。
【請求項２】
前記流体を吐出する段階に先立って、前記第１の電極上にセラミック粉末膜が形成され、当該方法は更に：
前記ポジティブパターン内の前記流体を重合化する段階；及び
前記ネガティブパターン内に配置された前記セラミック粉末膜を除去する段階；
を含む、請求項１に記載の方法。
【請求項３】
前記流体を吐出する段階はインクジェット装置によって実行される、請求項２に記載の方法。
【請求項４】
前記流体は誘電体の溶液又は懸濁液であり、前記流体を吐出する段階は前記ポジティブパターン内に吐出される流体を作り出し、且つ前記処理する段階は前記誘電体の溶液又は懸濁液を加熱することを含む、請求項１に記載の方法。
【請求項５】
前記流体は誘電体の溶液又は懸濁液であり、前記流体を吐出する段階は前記ポジティブパターン内に吐出される流体を作り出し、且つ前記処理する段階は前記誘電体の溶液又は懸濁液を焼成すること及びシンターすることの少なくとも一方を含む、請求項１に記載の方法。
【請求項６】
前記吐出する段階はインクジェット装置によって実行される、請求項５に記載の方法。
【請求項７】
前記流体を吐出する段階に先立って、前記第１の電極上にセラミック粉末膜を形成する段階；
前記流体が前記ネガティブパターン内での重合化を妨げるよう、前記セラミック粉末膜を重合化する段階；及び
前記ネガティブパターン内に配置された前記セラミック粉末膜を除去する段階；
を更に含む請求項１に記載の方法。
【請求項８】
前記吐出する段階は前記セラミック粉末膜上に前記流体を吐出することを含み、前記セラミック粉末膜は約２０ｎｍから約３００ｎｍの平均粒径範囲を有する、請求項７に記載の方法。
【請求項９】
前記吐出する段階はインクジェット装置によって実行される、請求項８に記載の方法。
【請求項１０】
第１の電極；
前記第１の電極上に配置された誘電体であり、該誘電体の特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す誘電体；及び
前記誘電体上に配置された第２の電極；
を有する薄膜キャパシタ。
【請求項１１】
前記特性寸法は約１００μｍから約３５０μｍの範囲内である、請求項１０に記載の薄膜キャパシタ。
【請求項１２】
当該薄膜キャパシタに結合された搭載基板を更に含む請求項１０に記載の薄膜キャパシタ。
【請求項１３】
当該薄膜キャパシタに結合された搭載基板；及び
当該薄膜キャパシタに結合されたダイであり、ダイ側にて前記搭載基板上に配置されたダイ；
を更に含む請求項１０に記載の薄膜キャパシタ。
【請求項１４】
当該薄膜キャパシタに結合された搭載基板；及び
当該薄膜キャパシタに結合されたダイ；
を更に含み、
当該薄膜キャパシタは前記搭載基板に一体的に配置されている、
請求項１０に記載の薄膜キャパシタ。
【請求項１５】
当該薄膜キャパシタに結合された搭載基板；及び
前記搭載基板上に位置するダイ設置部；
を更に含み、
当該薄膜キャパシタは、前記ダイ設置部の下方で、前記搭載基板に一体的に配置されている、
請求項１０に記載の薄膜キャパシタ。
【請求項１６】
マイクロエレクトロニクスダイ；
前記ダイに結合された薄膜キャパシタ構造であり：
第１の電極；
前記第１の電極上に配置された誘電体であり、該誘電体の特性寸法によって定められる直線に沿って、実質的に均一な熱変性されたモルフォロジーを示す誘電体；及び
前記誘電体上に配置された第２の電極；
を含む薄膜キャパシタ構造；並びに
前記薄膜キャパシタに結合されたダイナミック・ランダムアクセスメモリ；
を有する計算システム。
【請求項１７】
前記薄膜キャパシタに結合された搭載基板；
を更に含み、
前記マイクロエレクトロニクスダイはダイ側にて前記搭載基板上に配置されている、
請求項１６に記載の計算システム。
【請求項１８】
前記薄膜キャパシタに結合された搭載基板；
を更に含み、
前記薄膜キャパシタは前記搭載基板に一体的に配置されている、
請求項１７に記載の計算システム。
【請求項１９】
前記薄膜キャパシタに結合された搭載基板；及び
前記マイクロエレクトロニクスダイ用の場所を提供する、前記搭載基板上に位置するマイクロエレクトロニクスダイ設置部；
を更に含み、
前記薄膜キャパシタは、前記マイクロエレクトロニクスダイ設置部の下方で、前記搭載基板に一体的に配置されている、
請求項１７に記載の計算システム。
【請求項２０】
コンピュータ、無線通信機器、手持ち式機器、自動車、機関車、飛行機、船、又は宇宙船のうちの１つ内に配置された請求項１７に記載の計算システム。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される実施形態は、平板キャパシタアセンブリの製造方法に関する。
【背景技術】
【０００２】
電源供給はマイクロエレクトロニクスデバイスの設計及び動作における重要な関心事である。マイクロエレクトロニクスデバイスがプロセッサダイ又は特定用途向け集積回路（ＡＳＩＣ）ダイを含む場合、十分な電流供給、安定な電圧、及びプロセッサの許容可能な過渡応答が、マイクロエレクトロニクスデバイスのパッケージ全体の特性に望まれる。
【０００３】
プロセッサダイは、しばしば、動作中に生成される過渡的な負荷に応答するために容量性電源を必要とする。ダイの過渡負荷要求に応えるためにキャパシタが設けられる。薄膜キャパシタ（ＴＦＣ）は、典型的に、２つの電極間に誘電体が配置されたものであり、エッチング及びレーザードリル加工によって製造されてきた。レーザードリル加工はコスト及び時間がかかり、また、かなり不均一な熱応答にＴＦＣ構造を晒してしまう。
【０００４】
シンターされた薄膜キャパシタ（ＴＦＣ）の誘電体層を貫通するコンタクト通路を形成する従来のレーザードリルプロセスにおいては、レーザービームによる極度な過渡熱が、レーザードリルにより切断しようとするエッジ部に熱変性領域を生じさせる。レーザードリル加工されるエッジ部は、レーザードリルプロセスによる極度な過渡熱に晒されるが、切断エッジ部の反対側には、シンターされたＴＦＣ誘電体がシンター処理から不変のままで残され得る。従来のレーザードリルプロセスは、レーザードリル加工されるエッジ部を、該エッジ部から離れた領域に対して、物理的あるいは化学的に変化させる。例えば、レーザードリル加工されたエッジ部は該エッジ部から離れた領域より砕けやすくなる。故に、レーザードリル加工されたエッジ部の熱による形態（モルフォロジー）変化は、シンターされた誘電体内に引き起こされる脆化の表れを示し得る。この脆化は、幾つかある技術の中で特に、物理的な探査（プロービング）によって決定することができる。レーザードリル加工されたエッジ部はまた、極度な過渡熱によって喪失あるいは変性された材料に起因して、化学的性質を変化され得る。故に、レーザードリル加工されたエッジ部の熱によるモルフォロジー変化は、シンターされた誘電体内に化学的な減耗の表れを示し得る。化学的性質の変化は、例えば走査電子顕微鏡（ＳＥＭ）又はイオン結合プラズマ（ＩＣＰ）分析などの顕微鏡技術によって決定することができる。そして、レーザードリルプロセスの極度な過渡熱のため、レーザードリル加工されたエッジ部は更に、離れた領域と比較して、ＴＦＣ誘電体の基質（matrix）内に組み込まれた揮発された浮遊材料を有し得る。故に、レーザードリル加工されたエッジ部の熱によるモルフォロジー変化は、シンターされた誘電体内に化学的添加の表れを示し得る。この化学的性質の変化は、例えばＳＥＭ又はＩＣＰ分析などの顕微鏡技術によって決定することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、薄膜キャパシタの製造のためのインクジェットパターニング、それにより製造された薄膜キャパシタ、及び該キャパシタを含むシステムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
一実施形態に従った方法は、第１の電極上に、ポジティブパターン及びネガティブパターンのうちの一方のパターンで流体を吐出する段階、ポジティブパターンを安定化させるよう、あるいはネガティブパターンを不安定化させるよう、流体を処理する段階、及びポジティブパターンが第１の電極と第２の電極との間に配置されるよう、第１の電極と対を為す第２の電極を形成する段階を有する。
【０００７】
一実施形態に従った薄膜キャパシタは、第１の電極、第１の電極上に配置された誘電体であり、該誘電体の特性寸法によって定められる直線方向に、実質的に均一な熱変性されたモルフォロジーを示す誘電体、及び誘電体上に配置された第２の電極を有する。
【０００８】
一実施形態に従ったシステムは、マイクロエレクトロニクスダイ、該ダイに結合された薄膜キャパシタ構造、及び該薄膜キャパシタに結合されたダイナミック・ランダムアクセスメモリを有する。薄膜キャパシタ構造は、第１の電極、第１の電極上に配置された誘電体であり、該誘電体の特性寸法によって定められる直線方向に、実質的に均一な熱変性されたモルフォロジーを示す誘電体、及び誘電体上に配置された第２の電極を含む。
【０００９】
実施形態がどのように得られるかを理解するため、簡単に上述された様々な実施形態を添付の図面を参照して、より具体的に説明する。これらの図は、必ずしも縮尺通りに描かれておらず、実施形態の範囲を限定するものと見なされるべきではない。幾つかの実施形態を、添付図面を使用することにより、更に具体的且つ詳細に説明する。
【発明を実施するための最良の形態】
【００１０】
以下の説明は、例えば、上、下、第１、第２などの用語を含むが、これらの用語は単に説明のために用いられており、限定的なものとして見なされるべきではない。ここで説明されるデバイス又は品目の実施形態は、数多の位置及び向きで製造、使用、あるいは載置され得る。用語“ダイ”及び“チップ”は、概して、様々なプロセス処理によって所望の集積回路デバイスへと変形される基本被加工物である物理的な対象物を意味する。ダイは通常、ウェハから個片化され、ウェハは半導電性材料、非半導電性材料、又はこれらの組み合わせから成り得る。回路基板（ボード）は典型的に、ダイの搭載基板として機能する樹脂含浸処理された繊維ガラス構造である。
【００１１】
ここでは図面を参照するが、似通った構造には似通った参照符号を付する。構造及びプロセスの実施形態を明確に示すため、添付の図面は実施形態を図式的に表現するものである。故に、製造される構造の実際の外観は、例えば顕微鏡写真において、実施形態の本質的な構造を組み込みながらも違って見え得る。また、図面は実施形態の理解に必要な構造のみを示すものである。図面の明瞭性を保つため、技術的に知られた更なる構造は示さない。
【００１２】
図１Ａは、一実施形態に従った処理における薄膜キャパシタ（ＴＦＣ）アセンブリ１００を示す断面図である。この処理段階におけるＴＦＣアセンブリ１００は、上面１１２及び下面１１４を有する第１の電極１１０を含んでいる。第１の電極１１０の上面１１２上には誘電体膜１１６が配置されている。一実施形態において、誘電体膜１１６は、上面１１２上に位置するセラミック粉末膜１１６である。一実施形態において、セラミック粉末膜１１６は主要な存在物としてチタン酸バリウムストロンチウム（ＢＳＴ）粉末を含む。“主要な存在物”は、セラミック粉末膜１１６が約１００％のＢＳＴであることを意味してもよく、また、セラミック粉末膜１１６の大部分がＢＳＴであることを意味してもよい。“主要な存在物”はまた、例えば少なくとも２つの他の誘電体が存在する場合、セラミック粉末膜１１６が、５０％未満の誘電体ではあるが、約３４％から約４９％の最も優勢な誘電体であることを意味してもよい。一実施形態において、如何なる他の好適なセラミック誘電体が用いられてもよい。
【００１３】
セラミック粉末膜１１６上に或るパターンで流体１１８を吐出するプロセスによるＴＦＣアセンブリ１００の処理が図示されている。一実施形態において、流体１１８は印刷ヘッド１２０から吐出される。一実施形態において、印刷ヘッド１２０はインクジェット印刷ヘッド１２０である。
【００１４】
一実施形態において、流体１１８はセラミック粉末膜１１６の結合剤を含み、結合剤は、ポジティブパターンで吐出される。“ポジティブパターン”は、そのパターンが更なる処理後にも残る一方で、流体１１８が吐出されない領域内のセラミック粉末膜１１６が除去されることを意味する。図１Ａにおいて、流体１１８を注入されたセラミック粉末膜１１６のレベルは、注入されたセラミック粉末膜１１７をもたらす。
【００１５】
図１Ｂは、一実施形態に従った更なる処理後の図１Ａの薄膜キャパシタアセンブリを示す断面図である。印刷ヘッド１２０は第１の電極１１０の右側まで移動されている。非限定的な例として、図１ＢのＴＦＣアセンブリ１０１は、３つの領域の注入されたセラミック粉末膜１１７と、２つの領域の処理されていないセラミック粉末膜１１６とを示している。
【００１６】
一実施形態において、第１の電極１１０の上面１１２上にグリーン高誘電率（ｈｉｇｈ−ｋ）誘電体粉末膜１１６が形成された後、注入されたセラミック粉末膜１１７が形成されるよう、誘電体粉末膜１１６の選択された領域に流体１１８が注入される。その後、流体１１８のキュアを行うことにより、注入されたセラミック粉末膜１１７は、除去に対して一層と耐性のあるものにされる。キュア後、洗浄プロセスにより、注入されなかった誘電体粉末膜１１６が除去される。しかし、注入されたセラミック粉末膜１１７は除去に対して耐性を有する。一実施形態において、誘電体粉末膜１１６はキュアプロセスに触媒作用を及ぼすように機能するので、流体１１８が誘電体粉末膜１１６に接触すると、キュアは自己生成的に起こる。一実施形態において、キュアは流体１１８内の元素の重合化を含む。一実施形態において、注入されたセラミック粉末膜１１７内で、流体１１８が熱処理によってキュアされる。
【００１７】
注入されていない誘電体粉末膜１１６の除去後、ＴＦＣアセンブリ１０２は、注入されたセラミック粉末膜１１７を加熱することによって更に処理され、該膜のシンターが達成される。一実施形態において、注入されたセラミック粉末膜１１７のキュアは少なくとも何らかの酸化を含み、少なくとも焼成プロセスと称される。一実施形態において、第２の加熱処理は適切には、シンターではなくアニールと呼ばれる。この実施形態においては、注入されたセラミック粉末膜１１７は、流体の喪失のみが起こり、その化学的性質が実質的に変化しないように加熱される。特定の適用は、開示される実施形態のため、ここで定義されたシンター又はここで定義されたアニールを用い得るので、シンターという用語及びアニールという用語は同意語として用いられる。
【００１８】
図１Ｃは、一実施形態に従った更なる処理後の図１Ｂの薄膜キャパシタアセンブリを示す断面図である。図１Ｃにおいて、ＴＦＣアセンブリ１０２は、注入されていない誘電体粉末膜１１６を除去するように処理されている。
【００１９】
一実施形態において、この開示に係るＴＦＣアセンブリ内の構造の寸法により、注入されたセラミック粉末膜１１７のシンターは、実質的に均一に熱変性されたモルフォロジーを有するＴＦＣ誘電体層１２２をもたらす。
【００２０】
シンター中、監視すべき１つのパラメータは、外部熱抵抗に対する、注入されたセラミック粉末膜１１７の内部熱抵抗である。熱伝導技術にて知られるビオ係数（Biot  modulus）は、このパラメータの指標となる。一実施形態において、内部熱抵抗はＺ方向におけるビオ係数の評価により最小化される。例えばシンター等の加熱キュアは、故に、注入されたセラミック粉末膜１１７に実質的に均一な熱負荷を課すので、ＴＦＣ誘電体層１２２が完全にシンターされるとき、如何なる方向、特にＸ方向及びＹ方向、の如何なる特性寸法（characteristic  dimension）にもわたって、実質的に均一な熱変性されたモルフォロジーが存在することになる。Ｙ方向は、図の紙面に直交する方向である。
【００２１】
図１Ｄは、一実施形態に従った更なる処理後の図１Ｃの薄膜キャパシタアセンブリを示す断面図である。図１Ｄにおいて、ＴＦＣアセンブリ１０３は概略的に示されている。ＴＦＣ誘電体層１２２及び第１の電極１１０に、第２の電極１２４が一体化されている。ＴＦＣアセンブリ１０３はまた、第１の電極１１０を保護する下部誘電体層１２６と、第２の電極１２４を保護する上部誘電体層１２８とを含んでいる。ＴＦＣアセンブリ１０３の構造には更に、第１の電極１１０と接触する第１の電極コンタクト１３０と、第２の電極１２４と接触する第２の電極コンタクト１３２とが含まれている。第１の電極コンタクト１３０及び第２の電極コンタクト１３２は、それぞれのコンタクト通路内に形成されている。このコンタクト通路は、選択された領域１１６がシンター前に除去されているので、レーザードリル加工等の極度な過渡熱を伴わずに形成されることが可能である。
【００２２】
一実施形態において、図示された構造１３４は完成後のＴＦＣアセンブリ１０３である。一実施形態において、搭載基板１３６が下部電極接合パッド１３８及び上部電極接合パッド１４０にて、構造１３４に結合される。一実施形態において、ＴＦＣアセンブリ１０３は概略的に示されたインターポーザの部分である。
【００２３】
図２Ａは、一実施形態に従った処理における薄膜キャパシタアセンブリ２００を示す断面図である。この処理段階におけるＴＦＣアセンブリ２００は、上面２１２及び下面２１４を有する第１の電極２１０を含んでいる。第１の電極２１０の上面２１２上に、誘電体溶液又は誘電体懸濁液である流体２１８が吐出される。一実施形態において、流体２１８は、主要な存在物としてＢＳＴ粉末を含むセラミック粉末の懸濁液である。一実施形態において、流体２１８内のセラミック誘電体は、インクジェット印刷ヘッド２２０が第１の電極２１０の上面２１２上にポジティブパターンを形成可能なような微粒子サイズを有する。一実施形態において、印刷ヘッド２２０はインクジェット印刷ヘッド２２０である。図２Ａにおいて、吐出される流体２１８はグリーンセラミック前駆体膜２１７をもたらす。
【００２４】
一実施形態において、グリーンセラミック前駆体膜２１７はセラミック粒子の懸濁液である。一実施形態において、グリーンセラミック前駆体膜２１７はＢＳＴ粒子の懸濁液である。一実施形態において、流体２１８内のＢＳＴ粉末の微粒子サイズは約２０ｎｍから約３００ｎｍの範囲内であり、ＢＳＴ粉末の懸濁液は上面２１２上に吐出されることが可能である。
【００２５】
一実施形態において、流体２１８は、更なる処理まで第１の電極２１０の上面２１２上にポジティブパターンを保持するのに十分な表面張力を有する誘電体前駆体成分のカチオン溶液を含む。一実施形態において、グリーンセラミック前駆体膜２１７は誘電体前駆体成分カチオンの溶液である。
【００２６】
図２Ｂは、一実施形態に従った更なる処理後の図２Ａの薄膜キャパシタアセンブリを示す断面図である。印刷ヘッド２２０は第１の電極２１０の右側まで移動されている。
【００２７】
非限定的な例として、図２ＢのＴＦＣアセンブリ２０１は、３つの領域のグリーンセラミック前駆体膜２１７を示しており、２つの領域に上面２１２の露出部が残されている。
【００２８】
一実施形態において、第１の電極２１０の上面２１２上にｈｉｇｈ−ｋグリーンセラミック前駆体膜２１７が形成される。その後、グリーンセラミック前駆体膜２１７のキュアを行うことにより、グリーンセラミック前駆体膜２１７は、除去に対して一層と耐性のあるものにされる。一実施形態において、キュアはグリーンセラミック前駆体膜２１７内の元素の重合化を含む。一実施形態において、グリーンセラミック前駆体膜２１７は熱処理によってキュアされる。
【００２９】
図２Ｃは、一実施形態に従った更なる処理後の図２Ｂの薄膜キャパシタアセンブリを示す断面図である。図２Ｃにおいて、ＴＦＣアセンブリ２０２は、グリーンセラミック前駆体膜２１７をシンターして実質的に均一な熱変性されたモルフォロジーを有するＴＦＣ誘電体層２２２をもたらすように処理されている。
【００３０】
図２Ｄは、一実施形態に従った更なる処理後の図２Ｃの薄膜キャパシタアセンブリを示す断面図である。図２Ｄにおいて、ＴＦＣアセンブリ２０３は概略的に示されている。ＴＦＣ誘電体層２２２及び第１の電極２１０に、第２の電極２２４が取り付けられている。ＴＦＣアセンブリ２０３はまた、第１の電極２１０を保護する下部誘電体層２２６と、第２の電極２２４を保護する上部誘電体層２２８とを含んでいる。ＴＦＣアセンブリ２０３の構造には更に、第１の電極２１０と接触する第１の電極コンタクト２３０と、第２の電極２２４と接触する第２の電極コンタクト２３２とが含まれている。一実施形態において、図示された構造２３４は完成後のＴＦＣアセンブリ２０３である。一実施形態において、搭載基板２３６が下部電極接合パッド２３８及び上部電極接合パッド２４０にて、構造２３４に結合される。一実施形態において、ＴＦＣアセンブリ２０３は概略的に示されたインターポーザの部分である。
【００３１】
図３Ａは、一実施形態に従った処理における薄膜キャパシタアセンブリ３００を示す断面図である。この処理段階におけるＴＦＣアセンブリ３００は、上面３１２及び下面３１４を有する第１の電極３１０を含んでいる。第１の電極３１０の上面３１２上にはグリーン誘電体膜３１７が配置されている。一実施形態において、グリーン誘電体膜３１７は、スラリー化されて上面３１２上に位置するセラミック粉末膜３１７である。一実施形態において、セラミック粉末膜３１７はＢＳＴ粉末を主要な存在物とするＢＳＴスラリーを含む。
【００３２】
グリーン誘電体膜３１７上に或るパターンで流体３１８を吐出するプロセスによるＴＦＣアセンブリ３００の処理が図示されている。一実施形態において、流体３１８は印刷ヘッド３２０から吐出される。一実施形態において、印刷ヘッド３２０はインクジェット印刷ヘッド３２０である。
【００３３】
一実施形態において、流体３１８はグリーン誘電体膜３１７の選択された領域３１６を不安定化するための、ネットワーク変更剤（modifier）とも称される結合剤弱化剤を含む。流体３１８はネガティブパターンで吐出される。“ネガティブパターン”は、そのパターンがグリーン誘電体膜３１７の更なる処理後にエンプティ領域としてしか残らないことを意味する。図３Ａにおいて、弱められたグリーン誘電体膜３１７の選択された領域３１６は、ネガティブパターニングされたグリーン誘電体膜３１７をもたらす。
【００３４】
図３Ｂは、一実施形態に従った更なる処理後の図３Ａの薄膜キャパシタアセンブリを示す断面図である。印刷ヘッド３２０は第１の電極３１０の右側まで移動されている。非限定的な例として、図３ＢのＴＦＣアセンブリ３０１は、３つの領域のグリーン誘電体膜３１７と、２つの領域の結合剤が弱められたセラミック粉末膜３１６とを示している。
【００３５】
一実施形態において、第１の電極３１０の上面３１２上にグリーンｈｉｇｈ−ｋ誘電体膜３１７が形成された後、選択された領域３１６の結合剤を弱めるよう、選択された領域のネガティブパターニングが行われる。その後、グリーン誘電体膜３１７のキュアにより、グリーン誘電体膜３１７は一層と安定化され、選択された領域３１６は例えば洗浄などにより除去される。一実施形態において、キュアはグリーン誘電体膜３１７内の元素の重合化を含む。一実施形態において、グリーン誘電体膜３１７は熱処理によってキュアされる。
【００３６】
図３Ｃは、一実施形態に従った更なる処理後の図３Ｂの薄膜キャパシタアセンブリを示す断面図である。図３Ｃにおいて、ＴＦＣアセンブリ３０２は、結合剤が弱められた誘電体粉末膜３１６を除去するように処理されている。
【００３７】
結合剤が弱められた誘電体粉末膜３１６の除去後、ＴＦＣアセンブリ３０２は、グリーン誘電体膜３１７を加熱することによって更に処理され、該膜のシンターが達成される。一実施形態において、この開示に係るＴＦＣアセンブリ内の構造の寸法により、グリーン誘電体膜３１７のシンターは、実質的に均一な熱変性されたモルフォロジーを有するＴＦＣ誘電体層３２２をもたらす。
【００３８】
図３Ｄは、一実施形態に従った更なる処理後の図３Ｃの薄膜キャパシタアセンブリを示す断面図である。図３Ｄにおいて、ＴＦＣアセンブリ３０３は概略的に示されている。ＴＦＣ誘電体層３２２及び第１の電極３１０に、第２の電極３２４が取り付けられている。ＴＦＣアセンブリ３０３はまた、第１の電極３１０を保護する下部誘電体層３２６と、第２の電極３２４を保護する上部誘電体層３２８とを含んでいる。ＴＦＣアセンブリ３０３の構造には更に、第１の電極３１０と接触する第１の電極コンタクト３３０と、第２の電極３２４と接触する第２の電極コンタクト３３２とが含まれている。一実施形態において、図示された構造３３４は完成後のＴＦＣアセンブリ３０３である。一実施形態において、搭載基板３３６が下部電極接合パッド３３８及び上部電極接合パッド３４０にて、構造３３４に結合される。一実施形態において、搭載基板３３６は概略的に示されたインターポーザである。
【００３９】
図４は、一実施形態に従って処理された薄膜キャパシタアセンブリ４００の、切断部４０２を含む上面図である。ＴＦＣアセンブリ４００は“剥離・切断”されたものとして示されている。ＴＦＣアセンブリ４００は第１の電極４１０と、２箇所のＴＦＣ誘電体層４２２を含んでいる。第１の電極４１０はまた、２箇所のＴＦＣ誘電体層４２２間に描かれた、間隔寸法４４４に達するコンタクト通路の設置部４４２を示している。
【００４０】
ＴＦＣ誘電体層４２２の特性寸法４４６が示されている。マイクロエレクトロニクスダイのチップスケールパッケージの一実施形態において、特性寸法４４６は約１００μｍから約３５０μｍの範囲内である。一実施形態において、特性寸法４４６は約２００μｍである。
【００４１】
コンタクト通路を形成するための、シンターされたＴＦＣ誘電体層を貫通しての従来のレーザードリル加工においては、エッジ領域４４８はＴＦＣ誘電体層４２２の後部領域４５０と異なるように熱変性される。エッジ領域４４８はレーザードリルプロセスによる極度の過渡熱に晒されるが、後部領域４５０は、エッジ領域４４８及び第１の電極４１０の双方が極度な過渡熱に抵抗するヒートシンクとして作用することの恩恵を受ける。従来のレーザードリルプロセスは、エッジ領域４４８を後部領域４５０と異なるように変化させ得る。例えば、エッジ領域４４８は後部領域４５０よりも砕けやすくなり得る。エッジ領域４４８はまた、過渡熱による材料の喪失又は変性によって化学的性質を変化され得る。また、レーザードリルプロセスの極度な過渡熱により、エッジ領域４４８は後部領域４５０と比較して、エッジ領域の基質内に組み込まれた揮発された浮遊材料を有し得る。
【００４２】
一実施形態によれば、完成されたポジティブパターンのシンターにより、ＴＦＣ誘電体層４２２が生成され、熱変性されたＴＦＣ誘電体層４２２のモルフォロジーは、特性寸法４４６によって定められる方向に沿って実質的に均一になる。この実質的に均一な熱変性後のモルフォロジーは、如何なる位置においてもＴＦＣ誘電体層４２２の既知の性質を示す。ＴＦＣ誘電体層４２２のエッジ領域４４８又は後部領域４５０の何れであろうと、熱変性後のモルフォロジーは実質的に均一である。一実施形態において、ＴＦＣ誘電体層４２２は主要な存在物としてＢＳＴ粉末を含む。
【００４３】
監視すべき１つのパラメータは、グリーンセラミック粉末膜の内部熱抵抗の、外部熱抵抗に対する比である。熱伝導技術にて知られるビオ係数はこのパラメータの指標となる。一実施形態において、内部熱抵抗はＺ方向におけるビオ係数の評価により最小化される。例えば不所望な領域の除去後のみに行うシンター等の加熱キュアは、故に、グリーンセラミック粉末膜に実質的に均一な熱負荷を課すので、ＴＦＣ誘電体層４２２が完全にシンターされるとき、如何なる方向、特にＸ方向及びＹ方向、の如何なる特性寸法にもわたって、実質的に均一な熱変性されたモルフォロジーが存在することになる。図４におけるＺ方向は、図の紙面に直交する方向である。
【００４４】
図５は、一実施形態に従って形成された薄膜キャパシタアセンブリ５３４を含むパッケージ５００を示す断面図である。パッケージ５００は、ダイ５５２及び搭載基板５５４を含んでいる。２箇所のＴＦＣアセンブリ５３４及び５３５が示されている。一実施形態において、ＴＦＣアセンブリ５３４はダイ５５２の側方且つ搭載基板５５４の上に配置される。一実施形態において、ＴＦＣアセンブリ５３５はダイ５５２の下方で搭載基板５５４に一体化して配置される。一実施形態において、ダイ５５２は存在しないが、ダイ設置部が、ダイがダイ５５２のように最終的に占有し得る搭載基板５５４上の同一位置を占有し、ＴＦＣアセンブリ５３４は該ダイ設置部の下方で搭載基板５５４に一体化して配置される。
【００４５】
ダイ５５２の側方に配置されたＴＦＣアセンブリ５３４は、より詳細に図示されている。ＴＦＣアセンブリ５３４は、第１の電極５１０及び第２の電極５２４を含んでおり、これらがＴＦＣ誘電体層５２２を挟み込んでいる。一実施形態において、ＴＦＣ誘電体層５２２は主要な存在物としてＢＳＴ粉末を含む。ＴＦＣアセンブリ５３４はまた、第１の電極５１０を保護する下部誘電体層５２６と、第２の電極５２４を保護する上部誘電体層５２８とを含んでいる。ＴＦＣアセンブリ５３４の構造には更に、第１の電極５１０と接触する第１の電極コンタクト５３０と、第２の電極５２４と接触する第２の電極コンタクト５３２とが含まれている。第１の電極コンタクト５３０及び第２の電極コンタクト５３２は、それぞれのコンタクト通路内に形成されている。このコンタクト通路は、選択された領域がシンター前に除去されているので、レーザードリル加工等の極度な過渡熱を伴わずに形成されることが可能である。搭載基板５５４は下部電極接合パッド５３８及び上部電極接合パッド５４０にて、ＴＦＣアセンブリ５３４に結合されている。
【００４６】
ダイ５５２の下方に配置され且つ搭載基板５５４に一体化されたＴＦＣアセンブリ５３５は、搭載基板５５４の下方で露出された下部電極接合パッド５３９及び上部電極接合パッド５４１を含んでいる。
【００４７】
図６は、様々な実施形態に従ったプロセスフローを示す図である。
【００４８】
段階６１０にて、このプロセスは、第１の電極上にセラミック誘電体粉末膜を形成することを含む。非限定的な例として、段階６１０における処理は、既に遂行されたものとして図１Ａ及び図３Ａに示されている。
【００４９】
段階６２０にて、このプロセスは、第１の電極上に或るパターンで流体を吐出することを含む。図１Ａの第１の非限定的な例において、この処理は、ポジティブパターニングを用いて誘電体膜１１６に注入すべき流体１１８の吐出を表す。
【００５０】
図２Ａの第２の非限定的な例において、この処理は、第１の電極２１０の上面２１２上への誘電体前駆体の溶液又は懸濁液の流体２１８吐出を表す。一実施形態において、この処理は図２Ａ−２Ｃに示された例証に関して段階６２０にて開始する。
【００５１】
図３Ａの第３の非限定的な例において、この処理は結合剤弱化剤を含む流体３１８の吐出を表し、ネガティブパターニングが行われる。
【００５２】
段階６２２にて、この処理は、流体の吐出パターニングがインクジェット印刷ヘッドによって実行されるという選択的な限定を含む。一実施形態において、インクジェット印刷ヘッドは、誘電体の平均粒径に関して、開示された２０ｎｍから約３００ｎｍの範囲を超え得る特定の粒径を収容するように変更される。
【００５３】
段階６３０にて、流体吐出技術は、粘着性を有しない粉末及び粘着性を有する多孔質の粉末の何れか一つの形態をしたセラミック誘電体膜に注入する流体をポジティブパターニングすることを含む。
【００５４】
段階６４０にて、流体吐出技術は、誘電体粒子前駆体の溶液又は懸濁液の一方を含む流体をポジティブパターニングすることを含む。
【００５５】
段階６５０にて、流体吐出技術は、グリーン段階のペースト又はスラリーの形態をした誘電体膜内のポリマー又は他の有機基質を弱める流体をネガティブパターニングすることを含む。
【００５６】
段階６６０にて、プロセスはセラミック誘電体膜の不安定な選択領域を除去することを含む。図１Ｃに関連する非限定的な例において、この処理は、流体１１８のポジティブパターニング後にネガティブパターン内に残された誘電体粉末を洗い流すことを含む。図３Ｃに関連する非限定的な例において、この処理は、流体３１８の吐出により形成されたネガティブパターン内にある弱められたグリーン段階のペースト又はスラリーを洗い流すことを含む。
【００５７】
段階６７０にて、プロセスはポジティブパターニングされた膜を熱処理することを含む。熱処理はまた、ポジティブパターンを安定化させるように流体を処理することを意味する。非限定的な例において、注入されたセラミック粉末膜１１７がシンタープロセスの条件下で熱処理される。非限定的な例において、グリーンセラミック前駆体膜２１７がシンタープロセスの条件下で熱処理される。非限定的な例において、グリーン誘電体膜３１７がシンタープロセスの条件下で熱処理される。
【００５８】
段階６８０にて、プロセスは第１の電極を第２の電極と対にすることを含む。この対にする処理は、第１の電極と第２の電極との間に誘電体膜のポジティブパターンが配置された構造を実現する。一実施形態において、第１の電極に対して第２の電極を対にすることは、上記のシンターの熱処理に先立って行われる。
【００５９】
図７は、一実施形態に従った計算システム７００を示す切断図である。上述の薄膜キャパシタの実施形態の１つ以上は、図７の計算システム７００等の計算システムにて用いられ得る。以下では、ＴＦＣの如何なる単独あるいは組み合わせの実施形態も、実施形態の構成と称する。
【００６０】
計算システム７００は、ＩＣチップパッケージ７１０内に収容された少なくとも１つのプロセッサ（図示せず）を含む。ボード７２０上のチップパッケージ７１０の隣に搭載されたＴＦＣ７１１が図示されている。一実施形態において、ＴＦＣはチップパッケージに一体化される。一実施形態において、システム７００はまた、例えば、データ記憶システム７１２、キーボード７１４等の少なくとも１つの入力装置、及びモニタ７１６等の少なくとも１つの出力装置を含む。計算システム７００は、データ信号を処理するプロセッサを含み、例えば、インテル社から入手可能なマイクロプロセッサを含んでいてもよい。キーボード７１４に加え、計算システム７００は例えば、マウス７１８等の更なるユーザ入力装置を含み得る。計算システム７００は、図１、２、３及び５に示したような処理後のＴＦＣ誘電体の実施形態の構造を含むことができる。一実施形態において、計算システム７００はデスクトップコンピュータのボックス等の筐体７２２を含む。
【００６１】
開示の目的で、請求項記載の対象に従った要素群を具現化する計算システム７００は、例えばダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）、ポリマーメモリ、フラッシュメモリ、及び相変化メモリ等のデータ記憶装置に結合された少なくとも１つのＴＦＣ誘電体の実施形態を含むマイクロエレクトロニクスデバイスシステムを使用する如何なるシステムを含んでいてもよい。この実施形態において、１つ又は複数の実施形態の構成は、プロセッサに結合されることによってこれらの機能の何らかの組み合わせに結合される。しかしながら、一実施形態においては、この開示にて説明された１つ又は複数の実施形態の構成は、これらの機能の何れかに結合される。実施形態の一例では、データ記憶装置はダイの内蔵ＤＲＡＭ（ｅＤＲＡＭ）キャッシュを含む。さらに、一実施形態においては、プロセッサ（図示せず）に結合された１つ又は複数の実施形態の構成は、ｅＤＲＡＭキャッシュから成るデータ記憶装置に結合された１つ又は複数の実施形態の構成を有するシステムの部分である。さらに、一実施形態において、１つ又は複数の実施形態の構成は、例えばＤＲＡＭ又は不揮発性ＲＡＭ等のＲＡＭであり得るデータ記憶装置７１２に結合される。
【００６２】
一実施形態において、計算システム７００はまた、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、又はマイクロプロセッサを格納したダイを含む。この実施形態において、１つ又は複数の実施形態の構成は、プロセッサに結合されることによって、これらの機能の何らかの組み合わせに結合される。実施形態の一例において、ＤＳＰは、ＴＦＣ誘電体の実施形態であるボード７２０上のチップセットの別々の部分として単独型のプロセッサとＤＳＰとを含むチップセットの部分である。この実施形態において、１つ又は複数の実施形態の構成はＤＳＰに結合され、これとは別の１つ又は複数の実施形態の構成がＩＣチップパッケージ７１０内のプロセッサに結合されて存在し得る。さらに、一実施形態において、１つ又は複数の実施形態の構成は、ＩＣチップパッケージ７１０と同一のボード上に搭載されたＤＳＰに結合される。認識されるように、計算システム７００に関して説明した１つ又は複数の実施形態の構成は、この開示内のＴＦＣ誘電体の様々な実施形態によって説明した１つ又は複数の実施形態の構成と組み合わせられ得る。
【００６３】
認識されるように、この開示にて説明した実施形態は、伝統的なコンピュータ以外の装置又は機器にも適用され得る。例えば、ダイは１つ又は複数の実施形態の構成とともにパッケージ化されて、例えば無線通信機器等の可搬式装置、又は例えば携帯情報端末（ＰＤＡ）等の手持ち式機器内に配置されることができる。この実施形態において、システムの筐体は、無線電話又はこれに類するものの外囲器とし得る。他の一例は、１つ又は複数の実施形態の構成とともにパッケージ化されて、例えば自動車、機関車、船、飛行機、又は宇宙船などの乗物内に配置され得るダイである。
【００６４】
図８は、一実施形態に従った電子システム８００を概略的に示している。図示された電子システム８００は、図７に示した計算システム７００を具現化し得るものであるが、より一般的に示されている。電子システム８００は、ＩＣダイなどの電子アセンブリ８１０を備えた、例えば図７に示したボード７２０といった少なくとも１つの搭載基板を組み入れている。一実施形態において、電子システム８００は、電子システム８００の様々な構成要素を電気的に結合するシステムバス８２０を含むコンピュータシステムである。システムバス８２０は単一のバス、又は様々な実施形態に従ったバス群の何らかの組み合わせである。電子システム８００は、集積回路８１０に電力を供給する電圧源８３０を含んでいる。一部の実施形態において、電圧源８３０はシステムバス８２０を介して集積回路８１０に電流を供給する。一実施形態において、ＴＦＣアセンブリ８８０は電気的に、電圧源８３０と集積回路８１０との間に位置する。一実施形態におけるこのような位置は搭載基板内であり、ＴＦＣアセンブリ８８０は搭載基板に一体化される。一実施形態におけるＴＦＣアセンブリ８８０のこのような位置は、集積回路８１０と例えばプロセッサ及びＴＦＣ部品などのＴＦＣアセンブリ８８０とに場所を提供する搭載基板上であり、各々はボード上で横方向に隣り合わせて搭載される。
【００６５】
集積回路８１０はシステムバス８２０に電気的に結合され、一実施形態に従って何らかの回路、又は回路群の組み合わせを含む。一実施形態において、集積回路８１０はプロセッサ８１２を含む。プロセッサ８１２は如何なる種類であってもよい。ここでは、プロセッサ８１２は、以下に限られないが、マイクロプロセッサ、マイクロコントローラ、グラフィックプロセッサ、デジタル信号プロセッサ、又は他のプロセッサ等の、如何なる種類の回路をも意味する。集積回路８１０に含められ得る他の種類の回路は、例えば携帯電話、ポケットベル、可搬式コンピュータ、送受信兼用無線機、及び同様の電子システム等の無線機器で使用される通信回路８１４のような、カスタム回路又はＡＳＩＣである。一実施形態において、プロセッサ８１０は例えばＳＲＡＭ等のオン・ダイ・メモリ８１６を含む。一実施形態において、プロセッサ８１０は例えばｅＤＲＡＭ等のオン・ダイ・メモリ８１６を含む。
【００６６】
一実施形態において、電子システム８００はまた外部メモリ８４０を含み、外部メモリ８４０は、例えば、ＲＡＭの形態の主メモリ８４２、１つ以上のハードドライブ８４４、及び／又は、フロッピー（登録商標）ディスク、コンパクトディスク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）、フラッシュメモリ・キー及び技術的に知られたその他のリムーバブル媒体などのリムーバブル媒体８４６を扱う１つ以上のドライブなど、具体的な用途に適した１つ以上の記憶要素を含んでいてもよい。
【００６７】
一実施形態において、電子システム８００は表示装置８５０又は音声入力８６０を含む。一実施形態において、電子システム８００は、例えばキーボード、マウス、トラックボール、ゲームコントローラ、マイク、音声認識装置、又は情報を電子システム８００に入力する何らかの他の装置などの入力装置８７０を含む。
【００６８】
ここで示されるように、集積回路８１０は、電子パッケージ、電子システム、コンピュータシステム、集積回路を製造する１つ以上の方法、及びボードに搭載された集積回路と様々な実施形態にて説明したＴＦＣアセンブリの実施形態及びそれらの技術的に認識される均等物とを含む電子アセンブリを製造する１つ以上の方法を含む、多数の異なる形態にて実施されることができる。要素、材料、幾何学形状、寸法、及び処理シーケンスは何れも、具体的なパッケージング要求に適合するように変更され得る。
【００６９】
以上の詳細な説明においては、開示を単純化するため、様々な特徴が単一の実施形態にまとめられた。この開示に係る方法は、この開示に係る請求項記載の実施形態が各請求項に明示的に列挙されていない特徴をも必要とする意図を反映するものとして解釈されるべきではない。むしろ、添付の請求項が反映するように、発明の主題は単一の開示された実施形態に含まれる全ての特徴のうちの一部にあり得る。故に、添付の請求項は、各々が別個の好適実施形態としてそれ自身に基づいており、この詳細な説明に組み込まれるものである。
【００７０】
当業者に容易に理解されるように、実施形態の性質を説明するために述べられ例示された部分群及び方法段階の詳細、材料及び構成には、添付の請求項に明示される本開示の原理及び範囲を逸脱することなく、様々な変更が為され得る。
【図面の簡単な説明】
【００７１】
【図１Ａ】一実施形態に従った処理における薄膜キャパシタアセンブリを示す断面図である。
【図１Ｂ】一実施形態に従った更なる処理における図１Ａの薄膜キャパシタアセンブリを示す断面図である。
【図１Ｃ】一実施形態に従った更なる処理における図１Ｂの薄膜キャパシタアセンブリを示す断面図である。
【図１Ｄ】一実施形態に従った更なる処理における図１Ｃの薄膜キャパシタアセンブリを示す断面図である。
【図２Ａ】一実施形態に従った処理における薄膜キャパシタアセンブリを示す断面図である。
【図２Ｂ】一実施形態に従った更なる処理における図２Ａの薄膜キャパシタアセンブリを示す断面図である。
【図２Ｃ】一実施形態に従った更なる処理における図２Ｂの薄膜キャパシタアセンブリを示す断面図である。
【図２Ｄ】一実施形態に従った更なる処理における図２Ｃの薄膜キャパシタアセンブリを示す断面図である。
【図３Ａ】一実施形態に従った処理における薄膜キャパシタアセンブリを示す断面図である。
【図３Ｂ】一実施形態に従った更なる処理における図３Ａの薄膜キャパシタアセンブリを示す断面図である。
【図３Ｃ】一実施形態に従った更なる処理における図３Ｂの薄膜キャパシタアセンブリを示す断面図である。
【図３Ｄ】一実施形態に従った更なる処理における図３Ｃの薄膜キャパシタアセンブリを示す断面図である。
【図４】一実施形態に従って処理された薄膜キャパシタアセンブリの、切断部を含む上面図である。
【図５】一実施形態に従って形成された薄膜キャパシタアセンブリを含むパッケージを示す断面図である。
【図６】様々な実施形態に従ったプロセスフローを示す図である。
【図７】一実施形態に従った計算システムを切除して示す透視図である。
【図８】一実施形態に従った電子システムを概略的に示す図である。
【図１Ａ】
2009529807.tif 000003
【図１Ｂ】
2009529807.tif 000004
【図１Ｃ】
2009529807.tif 000005
【図１Ｄ】
2009529807.tif 000006
【図２Ａ】
2009529807.tif 000007
【図２Ｂ】
2009529807.tif 000008
【図２Ｃ】
2009529807.tif 000009
【図２Ｄ】
2009529807.tif 000010
【図３Ａ】
2009529807.tif 000011
【図３Ｂ】
2009529807.tif 000012
【図３Ｃ】
2009529807.tif 000013
【図３Ｄ】
2009529807.tif 000014
【図４】
2009529807.tif 000015
【図５】
2009529807.tif 000016
【図６】
2009529807.tif 000017
【図７】
2009529807.tif 000018
【図８】
2009529807.tif 000019
【国際調査報告】
2009529807.tif 000020
2009529807.tif 000021
2009529807.tif 000022
2009529807.tif 000023
2009529807.tif 000024