(57)【要約】本発明は、ポーラ変調した信号が入力信号の別個に処理される位相変調（ＰＭ）及び振幅変調（ＡＭ）の成分に基づいて発生する、ポーラ変調装置及び方法に関する。増幅したポーラ変調出力信号は、差動電力増幅器回路（３０）を用い、且つ増幅した位相変調成分を差動電力増幅器回路（３０）の差動入力端に供給することによって、位相変調及び振幅変調の成分に従って発生する。差動電力増幅器回路の（３０）バイアス入力端は、振幅変調成分に基づいて制御され、差動電力増幅器回路（３０）のコモンモード電流を変調するようにする。これにより、静止形ＤＣ−ＤＣコンバータと、電力及び／又は効率、及び／又は、線形性を制御した出力電力増幅器とを有するポーラ変調器の新しいコンセプトを達成することができる。
2009516456.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の位相変調及び振幅変調の成分が別個の経路で処理される、ポーラ変調装置であって、
前記位相変調及び振幅変調の成分に従って、増幅したポーラ変調出力信号を発生する差動電力増幅器回路と、
前記位相変調の成分を増幅し、且つ該増幅した位相変調成分を前記差動電力増幅器回路の差動入力端に送出する増幅回路と、
前記振幅変調成分に基づいて、前記差動電力増幅器回路のバイアス入力端を制御し、前記差動電力増幅器回路のコモンモード電流を変調するバイアス制御回路と、
を備えるポーラ変調装置。
【請求項２】
前記増幅回路は、少なくとも１つの電流増幅段を備える、請求項１に記載の装置。
【請求項３】
前記バイアス回路は、ドライバ回路として前記差動電力増幅器回路に接続されたプッシュプル回路手段を備える、請求項１又は２に記載の装置。
【請求項４】
前記振幅変調信号は、電流ミラー効果に基づいて前記差動電力増幅器回路の前記コモンモード電流を変調するように適合したコモンモード信号として前記プッシュプル回路手段に供給される、請求項２に記載の装置。
【請求項５】
前記バイアス制御回路は、前記差動電力増幅器回路の前記コモンモード電流に前記振幅変調成分を加えるミキサ回路手段を備える、請求項１又は２に記載の装置。
【請求項６】
前記ミキサ回路手段は、ギルバートセルを備える、請求項５に記載の装置。
【請求項７】
前記バイアス制御回路は、前記差動電力増幅器回路のカスコード回路に前記振幅変調成分を供給する、請求項１又は２に記載の装置。
【請求項８】
前記バイアス制御回路は、デジタル制御を含む、請求項１〜７のいずれか一項に記載の装置。
【請求項９】
前記増幅回路の少なくとも１つのテール電流を変えることによって前記ポーラ変調装置の電力を制御する電力制御手段を更に備える、請求項１〜８のいずれか一項に記載の装置。
【請求項１０】
前記入力信号の同相成分及び直交位相成分を発生するベースバンドデジタル処理手段と、前記同相成分及び直交位相成分を変換して前記位相変調成分を発生する変換手段と、を更に備える、請求項１〜９のいずれか一項に記載の装置。
【請求項１１】
ＩＱミキサ回路、ゼロ中間周波送信機回路、又はフラクショナルＮシンセサイザの位相ロックループ回路を更に備える、請求項１０に記載の装置。
【請求項１２】
入力信号の別個に処理される位相変調及び振幅変調の成分を生成する方法であって、
差動電力増幅器回路を用いることによって、前記位相変調及び振幅変調の成分に従って、増幅したポーラ変調出力信号を発生するステップと、
前記位相変調の成分を増幅し、且つ該増幅した位相変調成分を前記差動電力増幅器回路の差動入力端に送出するステップと、
前記振幅変調成分に基づいて、前記差動電力増幅器回路のバイアス入力端を制御し、前記差動電力増幅器回路のコモンモード電流を変調するステップと、
を含む振幅変調成分生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の位相変調及び振幅変調の成分を別個の経路で処理するポーラ変調装置に関する。
【背景技術】
【０００２】
現在の電力増幅器（ＰＡ）の設計では、線形性及び電力効率が重要な要件となる。線形性及び効率に影響する、圧縮点、出力電力、利用可能な利得又は精度などの幾つかのパラメータがあり、これらのパラメータは、誤差ベクトルの大きさ（ＥＶＭ）で表すことができる。同時に全ての設計パラメータを最適化するのは、ほとんど不可能である。例えば、効率及び線形性の要件は、２つの相容れない要件である。原理上、高電力レベル用に線形性を大きくすると、電力効率の低下をもたらし、他方では、低電力レベル用に効率を増大させると、線形性の低下をもたらす。
【０００３】
上述の問題は、振幅及び位相の変調、例えば直交振幅変調（ＱＡＭ）を有する無線通信方式では、更に厳しくなる。特に、変調スキームとして直交周波数分割多重方式（ＯＦＤＭ）を用いる無線通信方式の場合、上述の問題は、ＯＦＤＭ信号が、ＰＡ設計の別の設計パラメータを決定する高いピーク対平均値比（例えば、１０ｄＢ）を持つという事実の故に、更に顕著になる。このような高いピーク対平均値比は、前記ＯＦＤＭ通信のＰＡ用のスキームを駆動するには、クラスＡ及びＡＢを必要とする。しかしながら、クラスＡ及びＡＢを使用すると、ＰＡの効率をかなり減少させる。例えば、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）のＰＡは、出力時では１９〜２１ｄＢｍのオーダの電力レベルを供給する必要があり、且つ２０パーセント以上の電力付加効率（ＰＡＥ）でＥＶＭ要件を満たさなければならない。
【０００４】
上記の効率要件を解決するためのシステム設計を容易にするために、ポーラ変調技法が開発されている。ポーラ変調器は、典型的にはスイッチド・モードで動作する非線形の電力増幅器と共に動作させて、キャリアの振幅及び位相の信号を別個に処理することができる。線形動作の要件を無くすことにより、各変調規格のための電力増幅器効率を最大化することができる。ポーラ変調のスキーム下では、マルチモード動作をデジタルスイッチングで達成することができる。
【０００５】
図２は、振幅アジャイル（ａｍｐｌｉｔｕｄｅ ａｇｉｌｅ）のＤＣ−ＤＣコンバータ６０によってエンベロープ追跡する従来のポーラ変調器の一例を示している。 ベースバンドデジタルプロセッサ８０は、位相ロックループ（ＰＬＬ）回路１０２及びＩＱ位相シフト回路１０４を用いて、ＲＦ周波数に対してＩＱミキサ１０６，１０８でアップコンバートされるＩ及びＱ信号を供給する。アップコンバートされた信号は、合計回路１１０で組み合わされ、組み合わせた位相変調信号は、バンドパスフィルタ４０を介して位相変調ドライバ５０に供給され、位相変調ドライバ５０は、この信号を、入力トランジスタＱ１及びＱ２、カスコードトランジスタＱ３及びＱ４、負荷インダクタＬ、及び浮遊インダクタＬｓを有する差動出力段に供給する。他方では、エンベロープ変調された信号ＥＭが、デジタル−アナログ変換器（Ｄ／Ａ）変換器から発生してＤＣ−ＤＣコンバータ６０に供給され、ＤＣ−ＤＣコンバータ６０は、エンベロープ変調した信号及びバイアス信号を差動出力段の供給端子に送出する。差動出力段で、エンベロープ変調された信号が位相変調された信号と組み合わされて、増幅したポーラ変調信号を発生させ、この増幅したポーラ変調信号は、インピーダンス整合用の整合回路７０を経て送信アンテナに供給される。カスコードトランジスタＱ３及びＱ４のベース電極に接続されるコモンバイアス制御端子にてバイアス入力が供給される。しかしながら、位相及び振幅の信号の帯域幅は、元の信号の帯域幅の約３〜５倍である。このやり方の問題は、振幅変調信号を速く追跡することができないＤＣ−ＤＣコンバータ６０の帯域幅の追跡と、このようなデバイスのコストにある。この従来からのやり方において、位相変調ドライバ５０は、効率化に対して共振負荷で解決するディスクリートのドライバである。集積した解決策がまだ可能ではあるが、このために支払われる代償として、集積したインダクタ及びコンデンサで共振負荷の領域が生じることである。解決すべき別の問題は、電力制御と、異なる入力電力レベル及び効率の要件に適合した解決策を提供するそのクラスの制御である。
【０００６】
米国特許出願第２００４／０２１９８９１Ａ１号は、出力信号の隣接チャンネル電力比（ＡＣＰＲ）の直接的及び間接的なフィードバック測定値に基づいて、エンベロープと位相変調動作との間の相対的な遅れを制御することによって、その出力信号における隣接チャンネル電力比（ＡＣＰＲ）を低減させたポーラ変調の送信機回路を開示している。そこでは、段階的増幅器回路を用いることによって拡張した制御レンジがもたらされ、この段階的増幅器回路は、所望のエンベロープ変調を伝達するのに電力増幅器回路と組み合わせて動作するドライバ増幅器を有する。変調供給信号を電力増幅器回路に供給することによって、スケーリングされたエンベロープ変調信号を入力エンベロープ変調情報信号から発生させている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
他のコンセプトは、無線周波数（ＲＦ）で、即ち最終段で、振幅／位相成分を発生させて、この２つの信号を結合するＣＯＲＤＩＣアルゴリズムを用いることである。これを達成するために、出力トランジスタは、エミッタ領域で２進荷重させており、振幅変調を表すデジタルコードでスイッチオン又はオフする。このコンセプトにより、減衰及びバイアス制御を経て８０ｄＢのダイナミックレンジの電力制御を可能にする。 内部ＰＡは、ワイドバンド振幅変調を有する広帯域のＰＡである。この解決策は、デジタルの態様で歪みに対する訂正能力を有するプログラマブルに設定可能な解決策をもたらす。 この出力段は、出力フィルタ及び整合回路の動作によって可能になるクラスＥで動作する。リアクタンス補償技法によって、広帯域の整合と必要なクラスＥの動作が可能になる。しかしながら、このやり方の欠点は、次のようにまとめられる。
【０００８】
ＰＡの測定効率は、クラスＥの動作で３８％である。更に、チョーク、又は大きい抵抗が、スイッチに先行するＰＡの入力端で正しく整合させるために必要になる。ＰＡにおけるバイアス電流のために設ける大きい抵抗は、バイアス電流の温度依存性が熱暴走を生じさせないようにバイアス回路で用いる必要がある。しかしながら、大きい抵抗、又は少なくとも大きいチョークは、かさばってしまい、集積するのが難しい。更に、振幅変調の場合に、出力段でトランジスタをスイッチオン又はオフすることは、出力インピーダンスを変えてしまい、このためＰＡとアンテナとの間で出力整合条件を変えてしまう。これは、電力効率の損失をもたらしうる。
【０００９】
従って、本発明の目的は、低いコストで、高速の振幅変調信号を追跡可能にするポーラ変調装置及び方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、独立請求項によって規定されている。従属請求項は、有利な例を規定している。
【００１１】
従って、静止形ＤＣ−ＤＣコンバータと、電力、効率、又は線形性を制御した出力電力増幅器とを用いる、ポーラ変調の新たなコンセプトを提供する。更に、提案するバイアス入力を介するバイアス制御によって、電力制御及びクラスの動作制御を拡大させることができる。従って、提案する解決策は、異なる入力電力レベル及び効率の要件に対して適合させることができる。電力増幅器の出力段におけるＤＣ−ＤＣコンバータは、静止形コンバータとして用いることができるので、アジャイルなＡＭ追跡をもはや必要としない。しかしながら、ＯＦＤＭアプリケーションに必要であれば、このＤＣ−ＤＣコンバータは、幾つかのエンベロープ追跡機能をまだ解決することができる。しかしながら、大きな帯域幅は全く必要とされない。コモンモードループの帯域幅が例えば１ＧＨｚのレンジ内にあるのを考慮して、高速に変化するＡＭ変調信号を追跡することができる。
【００１２】
更に、この解決策は、ＤＣ−ＤＣコンバータが静止形コンバータである故に余分なスイッチングコンポーネントが電力増幅器回の出力段に必要とされないので、差動電力増幅器手段の線形性を改善することもできる。
【００１３】
振幅変調成分の入力段は、異なる入力電力及び効率の要件に適合した差動電力増幅器回路の動作のクラスを制御する際に助けとなる一定のバイアス部を有することもできる。更に、位相変調成分の入力電力を一定に保持することができ、差動電力増幅器回路の出力電力を、増幅手段によって制御することができる。これは、出力電力の制御レンジを改善することができる（例えば、−５０ｄＢｍ．．．＋３０ｄＢｍ）。
【００１４】
増幅回路は、ユニティ電圧利得を有する少なくとも１つの電流増幅段を備えることができる。従って、増幅段の電力利得は、電流利得に等しく、且つデジタル的に制御することができる。これにより、増幅段の利得を制御することにより、電力利得を直接動作させて、差動電力増幅器手段の出力電力を制御することができる。
【００１５】
本発明の第１の態様によれば、バイアス制御回路は、ドライバ回路として差動電力増幅器手段に接続されるプッシュプル回路手段を備えることができる。位相変調成分を増幅段で増幅して、プッシュプル出力のドライバ回路に供給することができる。プッシュプルのドライバでは、この振幅変調成分を、差動電力増幅器手段のコモンモード電流を変調するコモンモード信号として供給することができる。特定の例として、この振幅変調信号を、電流ミラーリング効果に基づいて差動電力増幅器回路のコモンモード電流を変調するように適合させたコモンモード信号として、プッシュプル回路手段に供給することができる。
【００１６】
本発明の第２の態様によれば、バイアス制御回路は、振幅変調成分を差動電力増幅器手段のコモンモード電流に加えるミキサ回路手段を備えることができる。一例によれば、ミキサ回路手段は、ギルバートセルを備えることができる。この第２の態様は、差動電力増幅器回路をスタンドアロンのディスクリートコンポーネントとして実現することができ、その一方で、ミキサ回路手段が、ディスクリートの差動電力増幅器回路に必要とされる振幅変調入力端を余分に設けることができるという利点をもたらす。
【００１７】
本発明の第３の態様によれば、バイアス制御回路は、振幅変調成分を差動電力増幅器手段のカスコード回路に供給するように適合させることができる。この態様は、ＣＭＯＳ（相補型金属酸化膜半導体）アプリケーションにとって有利になる。
【００１８】
上述の全ての態様で、バイアス制御回路を、デジタル制御に基づくように適合させることができる。これにより、デジタル的に制御されるパラメータ（例えば、電力、効率、変調、及び線形性）は、差動電力増幅器手段の正確な監視をもたらす。
【００１９】
更に、電力制御手段は、増幅手段の少なくとも１つのテール電流を変えることによってポーラ変調装置の電力を制御するように構成することができる。
【００２０】
入力信号の同相成分及び直交成分は、ベースバンドデジタル処理手段で発生させることができ、変換手段で変換して、位相変調成分を発生させることができる。これは、ＩＱミキサ回路、ゼロ中間周波送信機回路、及びフラクショナルＮシンセサイザの位相ロックループ回路のうち、少なくとも１つを設けることによって達成することができる。
【００２１】
以下、図面を参照して本発明の実施例を説明する。
【発明を実施するための最良の形態】
【００２２】
以下、ブルートゥース、ＵＷＢ（超広帯域）、ＷＬＡＮ（無線ローカル・エリア・ネットワーク）又はＧＳＭ  ＥＤＧＥ（Ｇｌｏｂａｌ  Ｓｙｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｅｎｈａｎｃｅｄ  Ｄａｔａ  ｒａｔｅｓ  ｆｏｒ  ＧＳＭ  Ｅｖｏｌｕｔｉｏｎ）などの無線通信方式にてＩＱ変調を使用する、ポーラ変調器の構成に関する実施例を説明する。
【００２３】
図１は、振幅変調した振幅変調成分ＡＭ及び位相変調した位相変調成分ＰＭ用の別個の経路を有する、第１の好適実施例による差動ポーラ変調器のコンセプトの概略ブロック図を示す。位相変調成分ＰＭは、第１及び第２の増幅する利得段階１０，１２によって増幅され、プッシュプルの出力ドライバ２０に供給される。プッシュプルの出力ドライバ２０では、振幅変調成分ＡＭは、差動ＰＡ３０のコモンモード電流を変調するコモンモード信号として供給される。 ２つの利得段１０，１２は、ユニティ電圧利得を有する電流増幅器とすることができる。従って、利得段１０，１２の電力利得は、電流利得に等しく、デジタル的に制御することができる。 ２つの利得段１０，１２の利得を制御することにより、電力利得を直接動作させて、ＰＡ３０の出力電力を制御することができる。このコンセプトは、ＰＡ３０の出力段におけるＤＣ−ＤＣコンバータ（図１に図示せず）を静止形コンバータとして実現することができるという利点をもたらす。このため、アジャイルなＡＭ追跡の必要性がなくなる。更に、ＤＣ−ＤＣコンバータの静止形の実装を考慮すると、ＰＡ３０の出力段にて如何なる余分なスイッチングコンポーネントも必要なくなるので、ＰＡ３０の線形性を改善することができる。
【００２４】
図３は、図１の概略ブロック図のトランジスタレベルの実装の第１の例を示している。ＰＡ３０は、トランジスタＱ１〜Ｑ４及び負荷としてのインダクタＬを有する差動カスコード増幅器として実施されている。ここでは、１つの利得段だけが示されているが、各利得段は同じである。図３の左部分におけるトランジスタＱ５〜Ｑ８を備える利得段は、トランジスタのＱ７及びＱ８によって実現されているアクティブ負荷を有する差動のトランスリニアのセルである。 これらのセルの特徴は、立上り／立下り時間と増幅した信号の振幅とが無関係であることである。電圧スイングを小さく保つことによって（例えば、ピーク・ツー・ピーク差＜１００ｍＶ）、抵抗ＲＢの値及びテール電流によってこれらの利得が制御されて、これらのセルを低い電圧で動作させることができる。利得段によって解決される別の問題は、図３の右部分における出力段の接地基準にある。 中間のプッシュプルの回路のコモンドレイン接続のトランジスタＱ９及びＱ１０は、利得段のトランジスタＱ７及びＱ８のエミッタ端子をプッシュプル回路のトランジスタＱ９及びＱ１０のベース端子に接続するエミッタフォロワトランジスタの出力端にてコモンモードを計測して、アクティブ負荷Ｑ７及びＱ８のベース端子のバイアスとしてクリーンな基準を発生させる。従って、正の供給電圧ＶＣＣからの汚染が全くない。トランジスタＱ９及びＱ１０のコモンモード電流は、出力段のＰＡにおけるバイアス電流のレプリカである。ＰＡのバイアス電流は、振幅変調成分ＡＭを加えることによって変えることができ、これにより、コモンドレイン接続したトランジスタＱ９及びＱ１０に供給されるバイアス電流ＩＤＣを変える。プッシュプル回路のトランジスタＱ１２及びＱ１１は、プッシュプル構成のＰＡの出力トランジスタＱ１及びＱ２を駆動しており、これにより、これらの大きい（寄生的な）キャパシタンスＣＢＣ（図示せず）を充電／放電させる。ＰＡの出力信号の振幅を変調する簡単な方法は、このＩＤＣの出力端にＤＣバイアス電流を並列に供給することである。ＤＣ電流のＩＤＣは、付加した振幅変調成分ＡＭとは無関係に、ＰＡの動作のクラスを制御する。利得段のテール電流を増加させることによって、トランジスタＱ７及びＱ８の電流信号の振幅も増加し、出力トランジスタＱ１及びＱ２の差動信号のレプリカを生成させる。これは、トランジスタＱ１／Ｑ７及びＱ２／Ｑ８のそれぞれのエミッタ領域の比に依存する利得率で、出力トランジスタＱ１及びＱ２の信号電流のミラー効果によって促進する。電力制御は、利得段のテール電流Ｉｏを制御することによって提供される。ＰＡのクラスＡＢの出力では、出力段のバイアス電流及び入力電力は、指数関数の関係がある。従って、ＤＣ電流のＩＤＣは、バイアス電流Ｉｏによって制御される入力電力の変化を指数関数的に追跡する必要がある。制御と指数法とを簡単に一致させるために、電力及びバイアスの制御をデジタル制御にすることができる。この場合、効率的な態様で供給電圧をＰＡに供給するために、静止形ＤＣ−ＤＣコンバータ６２を用いることができる。入力電力を監視することによって、ＤＣ−ＤＣコンバータ６２は、それ相応に、大きめ、又は小さめの供給電圧を���給する。
【００２５】
図４は、第２の好適実施例によるトランジスタレベルの実装の回路図を示している。クラスＡ及びＡＢの場合に、出力段で小さいバイアス電流を保持することによって、図３のカスコードトランジスタＱ３及びＱ４を、図４に示したギルバートセルなどのミキサ回路に置き換えることができ、このミキサ回路は、それぞれの差動トランジスタ組Ｄ３及びＤ４のベース端子に振幅変調成分ＡＭを加える。出力段をスタンドアロンのディスクリートコンポーネントとして構成したとき、ミキサ回路を有するカスケード段は、ディスクリートのＰＡに必要とされる振幅変調入力端を余分に設けることができる。この場合、電力監視器及びオンチップのＢＡＬＵＮを加えることができる。従って、提案する差動コスコード化ＰＡは、負荷整合のために余分に分離部分を与えて、出力端における余分の自由度を与える。カスケード化することによって、ドライバ回路の容量性負荷は減少する。利得段は、電流比に依存するが、温度及びプロセスには無関係な電力利得を提供する。低い電圧スイングの特性は、ＰＡの入力端にも伝達する。各利得段は、大きい帯域幅を有し、各利得段の立上り／立下り時間は、温度とは無関係である。更に、プッシュプル段は、出力段のベース端子の高速の充電／放電を達成するのに必要とされ、出力段は、ＢＶＣＢ０の近くまで降伏電圧を増大させる低インピーダンスのノードから駆動される。更に、プッシュプル段のＡＢＣＤ制御、又はコモンモード制御は、大きい帯域幅を有する。これは、出力段の振幅変調に用いることができる。振幅変調成分ＡＭを注入するこの方法は、線形性を高くさせ、アジャイルのＤＣ−ＤＣコンバータの必要性をなくす。また、ＡＢＣＤ入力端は、温度に無関係に正確にＰＡのバイアス電流を制御するのにも使用される。異なるクラスの動作は、Ａ、ＡＢ、Ｂ、Ｃ、及びＤ（負荷の依存）が可能である。全回路の電流利得は、エミッタ領域の比に依存し、従って、ダイの温度が同じである場合に、温度及びプロセスの拡張に無関係である。更に、ボンディングワイヤによって与えられる浮遊インダクタンスＬｓは、本設計の一部であり、差動モードの利得に如何なる影響もなく、安定性のために必要となるコモンモードの利得を低減させる。オンチップの広帯域及びオフチップの小帯域にて達成するやり方は、マルチマルチモード／マルチ規格のやり方の場合にもあてはまる。ＰＩＮ又はハイパー・アブラクト・バラクタで実現した調整可能なバンドパスフィルタによって、アンテナで必要とされる選択性を考慮することができる。
【００２６】
図５は、上述の第１の好適実施例に基づく第１の実現例によるポーラ変調回路の完全なコンセプトの高度化したブロック図を示す。ここで、図２の従来のポーラ変調器に関して既に説明したこれらのブロックの多くについては、簡潔にするために再び説明しないことに留意する。 ベースバンドデジタルプロセッサ８０は、ＩＱミキサ１０６，１０８でアップコンバートした二位相のＩ／Ｑ信号をＲＦ周波数に供給する。位相変調成分ＰＭ及び振幅又はエンベロープ変調成分ＥＭは、利得段１０，１２及び出力段に供給される。位相変調した成分の入力電力は一定である。エンベロープ変調した成分ＥＭは、ベースバンドデジタルプロセッサ８０のＤ／Ａコンバータから発生して、プッシュプル段２０のコモンモード回路に供給される。これにより、余分のバイアス電流が発生する。この電流は、対数スケールで線形の関係にある入力電力に依存する。電力制御ＰＣは、第２の利得段１２の利得とＰＡの入力段における電力を変える。これにより、ＰＡの出力電力も変更される。
【００２７】
図６は、ゼロＩＦ送信機（ＺＩＦ）を有する上述の第１の好適実施例に基づく第２の実現例によるポーラ変調回路の完全なコンセプトの高度化したブロック図を示す。ＰＬＬの一部としてのＶＣＯ１１２は、５０％のデューティサイクルを有する負荷（ＰＬＬの一部でない）としての１．５の分周器１１４を有する。それに続いて、２の分周器１１６によって、周波数ｆＶＣＯ／３の直交信号を発生させる。多相フィルタ１１８は、２個の低調波ミキサ（ＳＨ）１０７,１０９のクロック入力を制御して、０°，４５°、９０°，１３５°，１８０°，及び２２５°の位相を生成する。こうして、ＶＣＯ１１２、及びＰＡを有する出力段は、同じ周波数で動作せずに、調波関係にならない。従って、ＰＡからの影響が少ないＶＣＯを実現することができる。
【００２８】
図７は、第１の好適実施例に基づく第３の実現例によるポーラ変調回路の高度化したブロック図を示し、ここでは、ポーラ変調のコンセプトが、位相変調用のフラクショナルＮシンセサイザＰＬＬ１２０を使用することによって、更に統合される。これにより、バンドパスフィルタ４０及びＩＱアップコンバートミキサを分与することができる。しかしながら、この例では、大きい帯域幅の位相変調信号ＰＭを、ＰＬＬ１２０によって追跡する必要がある。
【００２９】
図８Ａ及び図８Ｂは、第３の好適実施例による差動ＰＡ回路の２つの例の回路図を示す。第３の好適実施例は、提案するポーラ変調のコンセプトのＣＭＯＳ実装に基づいており、同一のトポロジが使用される。図８Ａの第１の例では、振幅又はエンベロープ変調成分ＥＭが、増幅器回路６４及びチョークコイルＣＨを経てＰＡのカスコード回路の下段のトランジスタＭ１及びＭ２のドレイン端子に供給される。これらのトランジスタＭ１及びＭ２は、線形領域で動作する。上側のカスコードトランジスタは、ＢｉＣＭＯＳ実装におけるバイポーラトランジスタやＣＭＯＳプロセスにおけるＣＭＯＳトランジスタとすることができる。図８Ｂの第２の例では、振幅又はエンベロープ変調成分ＥＭが、増幅器回路６４及びチョークコイルＣＨを経て上側のカスコードトランジスタのゲート端子に供給される。この回路は、上側のカスコードトランジスタのゲート端子からの利得制御を有する、下段のトランジスタＭ１及びＭ２における差動入力信号の４極管の差動ＭＯＳとして動作する。図３〜図７、図８Ａ及び図８Ｂの全ての３つの実施例では、整合回路７０は、異なる周波数帯及びアプリケーションに対してより柔軟性を持たせるためのＰＡの外部回路として構成することができる。
【００３０】
概要として、ポーラ変調した信号が入力信号の別個に処理される位相変調（ＰＭ,ＥＭ）及び振幅変調（ＡＭ）の成分に基づいて発生する、ポーラ変調装置及び方法を説明した。増幅したポーラ変調出力信号は、差動電力増幅器回路を用い、且つ増幅した位相変調成分を差動電力増幅器手段の差動入力端に供給することによって、位相変調及び振幅変調の成分に従って発生する。差動電力増幅器回路のバイアス入力端は、振幅変調成分に基づいて制御され、差動電力増幅器手段のコモンモード電流を変調するようにする。これにより、静止形ＤＣ−ＤＣコンバータと、電力及び／又は効率、及び／又は、線形性を制御した出力電力増幅器とを有するポーラ変調器の新しいコンセプトを達成することができる。従来のポーラ変調器のやり方では、高速のＤＣ−ＤＣコンバータを用いて信号のエンベロープを追跡する。この従来のやり方は、ＤＣ−ＤＣコンバータが追跡する帯域幅、及びこのデバイスの価格が妨げになっている。上述の実施例による提案する解決策は、ＤＣ−ＤＣコンバータのやり方で遭遇する欠点を回避することができる。更に、提案する電力及び動作クラスの制御は、異なる入力電力レベル及び効率の要件に適合した解決策をもたらす。デジタル的に制御するパラメータ（電力、効率、変調、及び／又は、線形性）を用いて、ＰＡの正確な監視を提供することができる。
【００３１】
本発明は、上述の好適実施例に制限されるものではなく、別個の振幅及び位相変調信号の処理に基づく任意のポーラ変調及び電力増幅器のアーキテクチャに適用することができることに留意する。従って、好適実施例は、特許請求の範囲内で変えることができる。
【００３２】
特許請求の範囲及び明細書における用語“含む（備える）”は、述べられた特徴、手段、ステップ又はコンポーネントの存在を特定することを意図するものであるが、１つ以上の他の特徴、手段、ステップ、コンポーネント又はそのグループの存在又は追加を除外するものではない。更に、特許請求の範囲で単数で扱う構成要素は、このような要素の複数の存在を除外するものではない。更に、如何なる参照記号も特許請求の範囲を制限するものではない。
【図面の簡単な説明】
【００３３】
【図１】第１の好適実施例によるポーラ変調器回路のコンセプトの概略ブロック図を示す図である。
【図２】従来のポーラ変調器回路を示すブロック図である。
【図３】プッシュプルの回路による第１の好適実施例によるポーラ変調回路のコンセプトを示す回路図である。
【図４】ミキサ回路による第２の好適実施例によるポーラ変調回路のコンセプトを示す回路図である。
【図５】第１の好適実施例に基づく第１の実現例によるポーラ変調回路を示す高度化したブロック図である。
【図６】第１の好適実施例に基づく第２の実現例によるポーラ変調回路を示す高度化したブロック図である。
【図７】第１の好適実施例に基づく第３の実現例によるポーラ変調回路を示す高度化したブロック図である。
【図８Ａ】第３の好適実施例による差動電力増幅器回路の一例を示す回路図である。
【図８Ｂ】第３の好適実施例による差動電力増幅器回路の一例を示す回路図である。
【図１】
2009516456.tif 000003
【図２】
2009516456.tif 000004
【図３】
2009516456.tif 000005
【図４】
2009516456.tif 000006
【図５】
2009516456.tif 000007
【図６】
2009516456.tif 000008
【図７】
2009516456.tif 000009
【図８Ａ】
2009516456.tif 000010
【図８Ｂ】
2009516456.tif 000011
【国際調査報告】
2009516456.tif 000012
2009516456.tif 000013
2009516456.tif 000014