(57)【要約】【課題】  試験装置および試験方法を提供する。【解決手段】  誤り訂正符号が付加されたデータ列を記憶する被試験メモリを試験する試験装置であって、被試験メモリから読み出されたデータ列に含まれるデータのそれぞれを、予め生成された期待値と比較する論理比較器と、期待値と一致しないデータの数をカウントするデータエラーカウント部と、複数のクラスのそれぞれに対応してそれぞれ設けられ、当該クラスに分類すべき被試験デバイスについてのデータ列に含まれるエラーの数の上限値を記憶する複数のレジスタと、複数のレジスタに記憶された複数の上限値のそれぞれと、データエラーカウント部のカウント値とを比較する比較部と、被試験メモリを、カウント値以上となる上限値を記憶しているレジスタに対応するクラスに分類する分類部とを備える試験装置を提供する。【選択図】図１
2009517786.tif 000002
【特許請求の範囲】
【請求項１】
誤り訂正符号が付加されたデータ列を記憶する被試験メモリを試験する試験装置であって、
前記被試験メモリから読み出された前記データ列に含まれるデータのそれぞれを、予め生成された期待値と比較する論理比較器と、
前記期待値と一致しない前記データの数をカウントするデータエラーカウント部と、
複数のクラスのそれぞれに対応してそれぞれ設けられ、当該クラスに分類すべき前記被試験デバイスについての前記データ列に含まれるエラーの数の上限値を記憶する複数のレジスタと、
前記複数のレジスタに記憶された複数の前記上限値のそれぞれと、前記データエラーカウント部のカウント値とを比較する比較部と、
前記被試験メモリを、前記カウント値以上となる前記上限値を記憶している前記レジスタに対応するクラスに分類する分類部と
を備える試験装置。
【請求項２】
前記被試験メモリは、サイクルごとに複数ビットのデータを出力し、
前記データエラーカウント部は、前記データのそれぞれのビットごとに当該ビットの前記期待値と一致しないビットの数をカウントし、
前記比較部は、前記複数の上限値のそれぞれと、前記データエラーカウント部によりカウントされたビットごとのエラーの数の合計値とを比較する
請求項１に記載の試験装置。
【請求項３】
前記論理比較器は、それぞれの前記ビットについて、前記被試験メモリから出力された、当該ビットの値が変化するデータと予め定めた論理値とを複数回比較し、
当該ビットと前記予め定めた論理値とを比較した回数に対する、当該ビットの値が前記予め定めた論理値と一致した回数の比率に基づいて、当該ビットの値が変化したタイミングを検出するタイミング検出部を更に備える
請求項２に記載の試験装置。
【請求項４】
前記期待値と一致しないデータが存在する場合に前記被試験メモリの不良を検出する動作モードにおいて、前記期待値と一致しない前記データが存在した場合に、いずれの前記上限値よりも大きい値を前記カウント値として前記比較部に対し出力させるカウント値変更部
を更に備える請求項１に記載の試験装置。
【請求項５】
前記被試験メモリは、それぞれが前記データ列を含む複数のブロックを有し、
前記分類部は、複数の前記ブロックのそれぞれを、当該ブロックに含まれるエラーの数以上となる前記上限値を記憶している前記レジスタに対応するクラスに分類し、更に、
前記複数のブロックのうち、一のクラス、または、当該一のクラスよりも前記上限値が大きい他のクラスに分類されたブロックの数が、予め定められた上限数以下であることを条件に、前記被試験メモリを当該一のクラスに分類する
請求項1に記載の試験装置。
【請求項６】
前記分類部は、前記カウント値が、前記複数のレジスタのうち予め定められたレジスタに記憶されている前記上限数を超えた場合に、前記被試験メモリの不良を検出する
請求項１に記載の試験装置。
【請求項７】
前記分類部は、前記カウント値が、前記誤り訂正符号により前記データ列の誤りを訂正可能な最大数である前記上限数を超えた場合に、前記被試験メモリの不良を検出する
請求項６に記載の試験装置。
【請求項８】
前記被試験メモリが、誤り訂正符号が付加されたデータ列を記憶する第１の記憶領域と、誤り訂正符号が付加されないデータ列を記憶する第２の記憶領域とを備える場合において、前記分類部は、
前記第１の記憶領域から読み出された前記データ列についての前記カウント値に応じて前記被試験メモリを分類し、
前記第２の記憶領域から読み出された前記データ列について、当該データ列に含まれる少なくとも１つの前記データが前記期待値と一致しない場合に前記被試験メモリの不良を検出する
請求項６記載の試験装置。
【請求項９】
前記論理比較器は、前記被試験メモリの異なる記憶領域から読み出された複数の前記データ列のそれぞれについて、当該データ列に含まれる前記データのそれぞれを前記期待値と順次比較し、
前記データエラーカウント部は、それぞれの前記データ列について、前記期待値と一致しない前記データが検出される毎にカウント値をインクリメントし、
前記分類部は、前記データエラーカウント部のカウント値が前記上限数を超えた場合に、前記被試験メモリの不良を検出し、
一の前記データ列についての不良の検出が完了した場合に、前記カウント値を初期化して、次の前記データ列についての前記期待値との比較を前記論理比較器に開始させる試験処理部を更に備える請求項６記載の試験装置。
【請求項１０】
誤り訂正符号が付加されたデータ列を記憶する被試験メモリを試験する試験方法であって、
前記被試験メモリから読み出された前記データ列に含まれるデータのそれぞれを、予め生成された期待値と比較する段階と、
前記期待値と一致しない前記データの数をカウントする段階と、
複数のクラスのそれぞれに対応してそれぞれ設けられ、当該クラスに分類すべき前記被試験デバイスについての前記データ列に含まれるエラーの数の上限値を記憶する段階と、
記憶された複数の前記上限値のそれぞれと、前記データエラーカウント部のカウント値とを比較する段階と、
前記被試験メモリを、前記カウント値以上となる前記上限値を記憶している前記レジスタに対応するクラスに分類する段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス等の被試験デバイスを試験する試験装置、及び試験装置を機能させるプログラムに関する。本出願は、下記の米国出願に基づき優先権を主張する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．米国特許出願第１１／２９０，６１０号    出願日  ２００５年１１月３０日
【背景技術】
【０００２】
従来、半導体メモリ試験装置は、テストサイクル毎に、被試験メモリの出力と期待値とを論理比較し、比較の結果一致すればパス、不一致であればフェイルを検出していた。このため、例えばフラッシュメモリのように、記憶したデータが複数サイクルに渡ってページ単位で読み出され、ページ単位で誤り訂正符号を付加した形態をとる被試験メモリにおいても、フェイルを１回でも検出すれば、当該被試験メモリの不良を検出していた。
【０００３】
ここで、フラッシュメモリは、プログラムディスターブモードが生じることにより書き込み対象の記憶セル以外のデータが書き換えられ、非永久的なソフトエラーが発生することがある。このようなエラーの発生については、作田康司著、「Ｓｉｌｉｃｏｎ  Ｍｏｖｉｅ時代に向けた大容量ＮＡＮＤフラッシュメモリ技術」、ＦＥＤジャーナル、Ｖｏｌ．１１、Ｎｏ．３、２０００年、ｐｐ．７６−８８を参照されたい。実際の使用状態においては、このようなソフトウェアエラーが発生すると、フラッシュメモリを制御するメモリコントローラが、フラッシュメモリから読み出したデータの誤り訂正を行う。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の半導体メモリ試験装置においては、いずれかのテストサイクルにおいてフェイルを検出した場合には、当該被試験メモリの不良を検出する。したがって、例えばフラッシュメモリにおいて誤り訂正符号によって訂正可能な範囲のエラーが生じた場合であっても、そのフラッシュメモリの不良を検出してしまう場合がある。
【０００５】
また、試験対象となるフラッシュメモリによっては、上述のようなソフトウェアエラーなどによってエラーが生じ易い場合もあれば、１ビットの不良も存在しない場合もある。このため、正常動作可能なフラッシュメモリを、例えば用途や販売価格等の決定のために、エラーの生じ難さに応じて分類したい場合がある。
【０００６】
このため本発明は、上述した課題を解決することのできる試験装置、及びプログラムを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の形態においては、誤り訂正符号が付加されたデータ列を記憶する被試験メモリを試験する試験装置であって、被試験メモリから読み出されたデータ列に含まれるデータのそれぞれを、予め生成された期待値と比較する論理比較器と、期待値と一致しないデータの数をカウントするデータエラーカウント部と、複数のクラスのそれぞれに対応してそれぞれ設けられ、当該クラスに分類すべき被試験デバイスについてのデータ列に含まれるエラーの数の上限値を記憶する複数のレジスタと、複数のレジスタに記憶された複数の上限値のそれぞれと、データエラーカウント部のカウント値とを比較する比較部と、被試験メモリを、カウント値以上となる上限値を記憶しているレジスタに対応するクラスに分類する分類部とを備える試験装置を提供する。
【０００８】
この試験装置において、被試験メモリは、サイクルごとに複数ビットのデータを出力し、データエラーカウント部は、データのそれぞれのビットごとに当該ビットの期待値と一致しないビットの数をカウントし、比較部は、複数の上限値のそれぞれと、データエラーカウント部によりカウントされたビットごとのエラーの数の合計値とを比較してもよい。
【０００９】
また、この試験装置において、論理比較器は、それぞれのビットについて、被試験メモリから出力された、当該ビットの値が変化するデータと予め定めた論理値とを複数回比較し、当該ビットと予め定めた論理値とを比較した回数に対する、当該ビットの値が予め定めた論理値と一致した回数の比率に基づいて、当該ビットの値が変化したタイミングを検出するタイミング検出部を更に備えてもよい。
【００１０】
また、この試験装置は、期待値と一致しないデータが存在する場合に被試験メモリの不良を検出する動作モードにおいて、期待値と一致しないデータが存在した場合に、いずれの上限値よりも大きい値をカウント値として比較部に対し出力させるカウント値変更部を更に備えてもよい。
【００１１】
また、この試験装置において、被試験メモリは、それぞれがデータ列を含む複数のブロックを有し、分類部は、複数のブロックのそれぞれを、当該ブロックに含まれるエラーの数以上となる上限値を記憶しているレジスタに対応するクラスに分類し、更に、複数のブロックのうち、一のクラス、または、当該一のクラスよりも上限値が大きい他のクラスに分類されたブロックの数が、予め定められた上限数以下であることを条件に、被試験メモリを当該一のクラスに分類してもよい。
【００１２】
また、この試験装置において、分類部は、カウント値が、複数のレジスタのうち予め定められたレジスタに記憶されている上限数を超えた場合に、被試験メモリの不良を検出してもよい。
【００１３】
また、この試験装置において、分類部は、カウント値が、誤り訂正符号によりデータ列の誤りを訂正可能な最大数である上限数を超えた場合に、被試験メモリの不良を検出してもよい。
【００１４】
また、この試験装置において、被試験メモリが、誤り訂正符号が付加されたデータ列を記憶する第１の記憶領域と、誤り訂正符号が付加されないデータ列を記憶する第２の記憶領域とを備える場合において、分類部は、第１の記憶領域から読み出されたデータ列についてのカウント値に応じて被試験メモリを分類し、第２の記憶領域から読み出されたデータ列について、当該データ列に含まれる少なくとも１つのデータが期待値と一致しない場合に被試験メモリの不良を検出してもよい。
【００１５】
また、この試験装置において、論理比較器は、被試験メモリの異なる記憶領域から読み出された複数のデータ列のそれぞれについて、当該データ列に含まれるデータのそれぞれを期待値と順次比較し、データエラーカウント部は、それぞれのデータ列について、期待値と一致しないデータが検出される毎にカウント値をインクリメントし、分類部は、データエラーカウント部のカウント値が上限数を超えた場合に、被試験メモリの不良を検出し、一のデータ列についての不良の検出が完了した場合に、カウント値を初期化して、次のデータ列についての期待値との比較を論理比較器に開始させる試験処理部を更に備えてもよい。
【００１６】
本発明の第２の形態においては、誤り訂正符号が付加されたデータ列を記憶する被試験メモリを試験する試験方法であって、被試験メモリから読み出されたデータ列に含まれるデータのそれぞれを、予め生成された期待値と比較する段階と、期待値と一致しないデータの数をカウントする段階と、複数のクラスのそれぞれに対応してそれぞれ設けられ、当該クラスに分類すべき被試験デバイスについてのデータ列に含まれるエラーの数の上限値を記憶する段階と、記憶された複数の上限値のそれぞれと、データエラーカウント部のカウント値とを比較する段階と、被試験メモリを、カウント値以上となる上限値を記憶しているレジスタに対応するクラスに分類する段階とを備える試験方法を提供する。
【００１７】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【発明の効果】
【００１８】
本発明によれば、被試験メモリの試験工程において、被試験メモリをその品質に応じて分類することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態に係る試験装置１０の構成を示す。
【００２０】
【図２】本発明の実施形態に係る被試験メモリ１００の記憶領域を示す。
【００２１】
【図３】本発明の実施形態に係る分類モジュール１８０の構成を、コンパレータ１６０及び論理比較器１７０と共に示す。
【００２２】
【図４】本発明の実施形態に係る試験装置１０の動作タイミングを示す。
【００２３】
【図５】本発明の実施形態に係る試験装置１０によって被試験メモリ１００が分類される処理の流れを示す。
【００２４】
【図６】本発明の実施形態に係る分類モジュール１８０によって検出されたエラーの一例を示す。
【発明を実施するための最良の形態】
【００２５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２６】
図１は、本発明の実施形態に係る試験装置１０の構成を示す。試験装置１０は、被試験メモリ１００のメモリ機能を試験する。ここで、被試験メモリ１００は、例えば半導体メモリ又はメモリ機能を付加したＳｏＣ（システム・オン・チップ）等であり、誤り訂正符号が付加されたデータ列を記憶する。本実施形態に係る試験装置１０は、被試験メモリ１００から読み出したデータ列が期待値データ列と一致しない場合においても、誤り訂正符号により訂正可能であることを条件として、当該被試験メモリ１００を不良であると判断しない。また、試験装置１０は、被試験メモリ１００から読み出したデータ列が誤り訂正符号により訂正可能な場合であっても、そのデータ列に生じた誤りの数に応じて、被試験メモリ１００の品質をクラスに分類する。このように、試験装置１０は、被試験メモリ１００の不良を適切に判断すると共に、被試験メモリ１００の品質を適切に管理することを目的とする。以下、被試験メモリ１００がフラッシュメモリである場合を例として説明を行う。
【００２７】
試験装置１０は、試験処理部１１０と、ドライバ１５０と、コンパレータ１６０と、論理比較器１７０と、分類部１８０とを備える。試験処理部１１０は、被試験メモリ１００の試験を制御する。より具体的には、被試験メモリ１００の試験において、試験処理部１１０は、被試験メモリ１００の同一の記憶領域にデータ列を複数回書き込んで、書き込み毎に書き込んだデータ列を被試験メモリ１００から読み出させる。これにより試験処理部１１０は、被試験メモリ１００から読み出したデータを論理比較器１７０に供給する。このようにして、試験処理部１１０は、同一の記憶領域に対し、データ列を変化させながら読み書きを行うことで、当該記憶領域の記憶セルの不良を論理比較器１７０及び分類部１８０により検出させることができる。
【００２８】
試験処理部１１０は、タイミング発生器１２０と、パターン発生器１３０と、波形整形器１４０とを有する。タイミング発生器１２０は、パターン発生器１３０から出力されるタイミングセット信号（ＴＳ信号）により指定されたタイミングデータを用いて、試験の１サイクルを示す周期クロックと、試験サイクルの開始タイミングを示すＲＡＴＥ信号とを生成する。そして、タイミング発生器１２０は、周期クロックをパターン発生器１３０に供給し、ＲＡＴＥ信号及びＴＳ信号を試験装置１０の基準クロックと共に波形整形器１４０へ供給する。
【００２９】
パターン発生器１３０は、周期クロックに基づいて、被試験メモリ１００に供給する試験パターンのデータを生成し、波形整形器１４０へ供給する。この試験パターンデータは、データ列を被試験メモリ１００に書き込むために被試験メモリ１００に供給すべき信号からなる試験パターン、及び、書き込んだデータ列を被試験メモリ１００から読み出すために被試験メモリ１００に供給すべき信号からなる試験パターンを含む。
【００３０】
波形整形器１４０は、基準クロック、ＲＡＴＥ信号、及びＴＳ信号に基づいて、試験パターンデータを被試験メモリ１００に供給すべきタイミングの波形に整形する。
【００３１】
ドライバ１５０は、波形整形器１４０により整形された試験パターンデータを、試験パターン信号として被試験メモリ１００へ供給する。コンパレータ１６０は、試験パターンに応じて被試験メモリ１００が出力する出力信号を予め定められた基準電圧と比較して、出力信号の論理値を得る。
【００３２】
論理比較器１７０は、試験パターンに応じて被試験メモリ１００から読み出されたデータ列に含まれるデータのそれぞれを、パターン発生器１３０により予め生成された期待値と比較する。分類モジュール１８０は、論理比較器１７０による比較結果に基づいて、被試験メモリ１００を複数のクラスのいずれかに分類し、または、被試験メモリ１００が不良であるか否かを判定する。
【００３３】
図２は、本発明の実施形態に係る被試験メモリ１００の記憶領域を示す。本実施形態に係る被試験メモリ１００の記憶領域は、複数のブロックに分割される。各ブロックは、例えば６４ＫＢのデータ記憶容量を有し、例えば３２個等の複数のページから構成される。本実施形態に係る被試験メモリ１００は、例えば２ＫＢ等のデータ記憶容量を有するページ単位でデータ列の読み書きを行う。より具体的には、被試験メモリ１００は、例えば８ビット等の複数のデータＩＯ端子を有し、これらの複数のデータＩＯ端子を介して１入出力サイクルあたり１ワード（例えば８ビット）のデータを転送する。そして、１回の読み出し又は書き込み処理において、ページ内の各ワードをカラム方向に順に転送することで、ページ単位で読み書きを行う。
【００３４】
被試験メモリ１００内の記憶領域は、メインエリア２４０及びエキストラエリア２５０を含む。メインエリア２４０は、被試験メモリ１００が記憶すべきデータ２１０を記憶する領域である。エキストラエリア２５０は、データ２１０に生じたビット誤りを訂正するための誤り訂正符号２２０、及び、当該ページの使用禁止を示す情報等を記憶する領域である。また、被試験メモリ１００内の記憶領域は、誤りの訂正可能性の観点から、訂正可能領域２００及び訂正不可能領域２３０に分けられる。訂正可能領域２００は、本発明に係る第１の記憶領域の一例であり、データ２１０及び誤り訂正符号２２０を記憶することにより誤り訂正符号が付加されたデータ列を記憶する領域である。被試験メモリ１００を実際に使用する場合において被試験メモリ１００に接続されて被試験メモリ１００を制御するメモリコントローラは、訂正可能領域２００にビット誤りが生じても、誤り訂正符号２２０により訂正可能な範囲内で誤り訂正を行うことができる。一方、訂正不可能領域２３０は、本発明に係る第２の記憶領域の一例であり、誤り訂正符号が付加されないデータ列を記憶する領域である。メモリコントローラは、訂正不可能領域２３０にビット誤りが生じても訂正することができない。
【００３５】
図３は、本発明の実施形態に係る分類モジュール１８０の構成を、コンパレータ１６０及び論理比較器１７０と共に示す。コンパレータ１６０は、被試験メモリ１００内の異なる記憶領域から読み出された複数のデータ列のそれぞれについて、当該データ列に含まれるデータのそれぞれを被試験メモリ１００のデータＩＯ端子から８ビット単位で順次入力し、各ビットから入力される電圧のそれぞれを論理値Ｈを示すしきい値電圧ＶＯＨ及び論理値Ｌを示すしきい値電圧ＶＯＬと比較する。そして、コンパレータ１６０は、ビット毎に、当該ビットが論理値Ｈである場合にＳＨ＝１、論理値Ｌである場合にＳＬ＝１を出力する。
【００３６】
論理比較器１７０は、複数の異なる項目について被試験メモリ１００を試験する。第１の試験において、論理比較器１７０は、被試験メモリ１００の各ビットにデータが正しく書き込めるか否かを試験する。この試験において、論理比較器１７０は、複数のデータ列のそれぞれについて、当該データ列に含まれるデータのそれぞれを期待値と順次比較する。具体的には、本実施形態に係る論理比較器１７０は、１入出力サイクル毎に、１ワード（＝８ビット）分のデータと、１ワード分の期待値とをビット毎に比較し、一致するビットを０（パスを示す信号）、不一致のビットを１（フェイルを示す信号）とした比較結果をパス／フェイル信号として出力する。
【００３７】
第２の試験において、論理比較器１７０は、被試験メモリ１００から各ビットのデータが読み出されるタイミングを試験する。この試験において、例えば、論理比較器１７０は、当該データ列に含まれるそれぞれのビットについて、被試験メモリ１００のメモリコントローラに対してデータの読出リクエストを発行してから予め設定した期間が経過した時点において、被試験メモリ１００から出力された、当該ビットの値が変化するデータと予め定めた論理値とを複数回比較する。これにより、例えば同一ビットについて１００回の比較を行って、そのうちの何回が当該論理値と一致するかを調べることができ、データの読出タイミングを試験することができる。
【００３８】
分類モジュール１８０は、処理部３００−１〜８と、カウント値変更部３２１と、オアゲート３２６−１〜８と、加算器３２８と、比較部３３０−１〜４と、レジスタ３３２−１〜４と、フェイル選択部３４０と、フェイルスタック３５０と、ＢＢＭ３６０と、ＡＦＭ３７０と、分類部３８０とを有する。処理部３００−１〜８のそれぞれは、ビット毎のパス／フェイル信号を論理比較器１７０から入力する。即ち例えば、処理部３００−１は、１ワード分のデータのうち第１ビットのパス／フェイル信号を入力し、処理部３００−２〜８のそれぞれは、第２ビットから第８ビットのパス／フェイル信号のそれぞれを入力する。
【００３９】
処理部３００−１は、タイミング検出部３０５と、データエラーカウント部３１０と、アンドゲート３１５と、アンドゲート３２０とを有する。タイミング検出部３０５は、上述の第２の試験のために設けられており、入力したパス／フェイル信号に基づいて、それぞれのビットと予め定めた論理値とを比較した回数に対する、当該ビットの値が予め定めたその論理値と一致した回数の比率を算出する。そして、タイミング検出部３０５は、その比率に基づいて、各ビットの値が変化したタイミングを検出する。例えば、１００回の比較のうち５０回について、それぞれのビットと予め定めた論理値とが一致すれば、タイミング検出部３０５は、読出リクエストを発行してから予め設定した期間が経過した時点で、そのビットのデータが変化したと判断する。
【００４０】
アンドゲート３１５は、パス／フェイル信号の各ビットと、フェイル信号の数を計測する期間を示すＩＮＣ信号との論理積をデータエラーカウント部３１０へ出力する。これにより、アンドゲート３１５は、フェイル信号の数を計測すべき期間中はパス／フェイル信号をデータエラーカウント部３１０へ供給し、フェイル信号の数を計測しない期間中は値０をデータエラーカウント部３１０へ出力する。データエラーカウント部３１０は、被試験メモリ１００から読み出されたそれぞれのデータ列について、そのデータ列に含まれるデータのうち、予め生成された期待値と一致しないデータの数をカウントする。すなわち、データエラーカウント部３１０は、それぞれのデータ列について、当該データ列に含まれるデータのそれぞれのビットごとに、当該ビットの期待値と一致しないビットの数を加算していく。
【００４１】
ここで、データエラーカウント部３１０には、カウント可能なフェイル信号の数に制限があってもよい。例えば、データエラーカウント部３１０は、期待値と一致しないデータビットの数を４ビットで記憶してもよく、カウントしたフェイル信号の数が１５である場合に、当該カウンタへの値の加算を止めてもよい。
【００４２】
また、データエラーカウント部３１０は、パターン発生器１３０からＣＬＲ信号が入力されると、カウント値を初期化、すなわちカウント値を０にする。
【００４３】
なお、処理部３００−２〜８のそれぞれは、第２ビットから第８ビットまでのそれぞれについて、上述の処理部３００−１と略同一の動作を行う。具体的な構成については、処理部３００−１と略同一であるので説明を省略する。
【００４４】
アンドゲート３２０は、パターン発生器１３０からＬＤ信号が入力されると、カウンタ値とＬＤ信号との論理積（即ち、カウンタ値自体）を、オアゲート３２６−１に対して出力する。オアゲート３２６−１〜８のそれぞれは、入力したカウンタ値と、アンドゲート３２４の出力との論理積を求め、加算器３２８に出力する。なお、アンドゲート３２４の出力については後に詳しく述べるが、ＩＮＣ信号が論理値の"１"である場合には、アンドゲート３２４の出力は０となり、オアゲート３２６−１〜８の出力には影響しない。オアゲート３２６−１〜８によって出力されたカウンタ値は加算器３２８によって合計され、比較部３３０−１〜４のそれぞれに対して出力される。
【００４５】
レジスタ３３２−１〜４のそれぞれは、被試験メモリ１００をその品質によって分類する複数のクラスのそれぞれに対応して設けられている。そして、レジスタ３３２−１〜４のそれぞれは、対応するクラスに分類すべき被試験メモリ１００についてもデータ列に含まれるエラーの数の上限値を記憶している。比較部３３０−１〜４のそれぞれは、レジスタ３３２−１〜４に記憶された複数の上限値のそれぞれと、データエラーカウント部３１０によりカウントされたビットごとのエラーの数の合計値とを比較する。
【００４６】
また、ＩＮＣ信号が論理値の"０"である場合には、試験装置１０は、フェイル信号を発生させたビット数に関わらず、期待値と一致しないデータが存在する場合に被試験メモリ１００の不良を検出する動作モードで動作する。この動作モードにおいて、カウント値変更部３２１は、期待値と一致しないデータが存在した場合には、レジスタ３３２−１〜４に記憶された何れの上限値よりも大きい値をカウント値として出力する。この動作モードを実現する具体的構成として、カウント値変更部３２１は、オアゲート３２２と、アンドゲート３２４とを有する。オアゲート３２２は、第１ビットから第８ビットまでのそれぞれのビットについてのパス／フェイル信号を論理比較器１７０から入力し、それらの論理和をアンドゲート３２４に出力する。即ち、第１ビットから第８ビットまでの何れかのビットにフェイルが検出されると、アンドゲート３２４に対して論理値の"１"が出力される。アンドゲート３２４は、オアゲート３２２の出力と、パターン発生器から入力したＩＮＣ信号の否定との論理積を求め、オアゲート３２６−１〜８のそれぞれに対して出力する。オアゲート３２６−１〜８のそれぞれは、論理値"１"の入力を受けるので、４ビットで表現可能な最大値（＝１５）を加算器３２８に出力する。そして、加算器３２８は、これらの最大値の合計を比較部３３０−１〜４に出力する。このように、カウント値変更部３２１によれば、レジスタ３３２−１〜４に記憶された何れの上限値よりも大きい値をカウント値として、比較部３３０−１〜４に対して出力させることができる。この場合、比較部３３０−１〜４の比較結果は、データエラーカウント部３１０が、レジスタ３３２−１〜４に記憶されたいずれの上限値よりも大きい値を出力した場合と同様となる。
【００４７】
比較部３３０−１〜４のそれぞれによって比較された比較結果は、被試験メモリ１００の不良をデータ列単位で通知するＥＣＣフェイルとして、フェイル選択部３４０に対して出力される。フェイル選択部３４０は、このＥＣＣフェイル信号と、入出力サイクル毎のパス／フェイル信号である通常フェイル信号とを入力する。フェイル選択部３４０は、フェイルスタック選択部３４２、ＢＢＭ選択部３４４、及びＡＦＭ選択部３４６を含む。フェイルスタック選択部３４２は、被試験メモリ１００の不良を検出したか否かを被試験メモリ１００単位で記憶するフェイルスタック３５０に対し、通常フェイル信号及びＥＣＣフェイル信号のいずれに基づく不良を記憶させるかを選択する。通常フェイル信号に基づく不良を記憶させる場合、フェイルスタック３５０は、少なくとも１つのデータが期待値と不一致であれば、被試験メモリ１００が不良である旨を記憶する。一方、ＥＣＣフェイル信号に基づく不良を記憶させる場合、誤り訂正可能なデータ列については、フェイルスタック３５０は、当該データ列に含まれる上限値を超えるデータが期待値と不一致である場合に、被試験メモリ１００が不良である旨を記憶する。
【００４８】
ＢＢＭ選択部３４４は、不良が検出されたブロックの番号を記憶するＢＢＭ３６０（Ｂａｄ  Ｂｌｏｃｋ  Ｍｅｍｏｒｙ）に対し、通常フェイル信号及びＥＣＣフェイル信号のいずれに基づく不良を記憶させるかを選択する。通常フェイル信号に基づく不良を記憶させる場合、ＢＢＭ３６０は、あるブロックに含まれるデータ列中の少なくとも１つのデータが期待値と不一致であれば、当該ブロックに関して被試験メモリ１００が不良である旨を記憶する。一方、ＥＣＣフェイル信号に基づき、ＢＢＭ３６０は、あるブロック中に含まれる訂正可能なデータ列については、当該データ列に含まれるエラーの数を示す情報を記憶する。これにより、後述の分類部３８０は、被試験メモリ１００を複数のクラスのいずれかに分類することができ、また、誤り訂正符号によっても訂正不能な数のエラーが生じた場合には被試験メモリ１００の不良を検出できる。
【００４９】
ＡＦＭ選択部３４６は、フェイル信号をアドレス毎に記憶するＡＦＭ３７０（Ａｄｄｒｅｓｓ  Ｆａｉｌｕｒｅ  Ｍｅｍｏｒｙ）に対し、通常フェイル信号及びＥＣＣフェイル信号のいずれに基づく不良を記憶させるかを選択する。通常フェイル信号に基づく不良を記憶させる場合、ＡＦＭ３７０は、被試験メモリ１００が出力したデータと期待値とが不一致である旨を、当該データに対応するアドレスに記憶する。
【００５０】
以上の選択は、試験装置１０の利用者等により予め行われる。より具体的には、誤り訂正の可否に基づいて被試験メモリ１００の不良を検出する場合、フェイルスタック選択部３４２及びＢＢＭ選択部３４４は、ＥＣＣフェイル信号に基づき不良をフェイルスタック３５０及びＢＢＭ３６０に記憶させるように選択され、ＡＦＭ選択部３４６は、通常フェイル信号に基づき不良をＡＦＭ３７０に記憶させるように選択される。
【００５１】
分類部３８０は、ＢＢＭ３６０に基づいて、複数のブロックのそれぞれを、そのブロックに含まれるエラーの数に応じて分類する。即ち、分類部３８０は、あるブロックに含まれるエラーの数が、予め定められた上限値以下であれば、その上限値を記憶しているレジスタに対応するクラスに、そのブロックを分類する。更に、分類部３８０は、各クラスに分類されたブロックの数に応じて、それらのブロックを含む被試験メモリ１００をクラスに分類する。分類結果は試験処理部１１０に通知される。また、分類部３８０は、被試験メモリ１００に含まれるエラーの数を示すカウント値が、レジスタ３３２−１〜４のうち予め定められたレジスタに記憶されている上限数（例えば、各レジスタに記憶されている上限値の最大値）を超えた場合に、被試験メモリ１００の不良を検出してもよい。
【００５２】
図４は、本発明の実施形態に係る試験装置１０の動作タイミングを示す。試験処理部１１０は、被試験メモリ１００の各ページに試験用のデータを書き込む。そして、試験処理部１１０は、書き込んだデータを各ページから読み出し、期待値と比較する。図４は、あるページへ書き込んだデータを被試験メモリ１００から読み出して、期待値と比較する部分の動作タイミングを示す。
【００５３】
まず、パターン発生器１３０は、新たにデータ列を読み出して期待値と比較するのに先立って、ＣＬＲ信号を"１"としデータエラーカウント部３２０のカウント値を初期化する（サイクル０）。次に、試験処理部１１０は、試験パターンデータに基づいてメモリリードコマンドを被試験メモリ１００へ供給する（サイクル１から７）。より具体的には、試験処理部１１０は、サイクル１でコマンド、サイクル２から３でカラムアドレス、サイクル４から６でページアドレスを供給し、被試験メモリ１００のリード処理を開始させる。
【００５４】
次に、被試験メモリ１００は、メモリリードコマンドに対応して、指定されたページに記憶されたデータ列に含まれるデータを、１ワードずつ順次出力する（サイクルｘからｘ＋２１１２）。ここで、被試験メモリ１００は、サイクルｘからｘ＋２０４７の間に訂正可能領域２００内のデータ２１０を出力し、サイクルｘ＋２０４８から２０５０の間に訂正可能領域２００内の誤り訂正符号２２０を出力する。これらのデータは誤り訂正符号により訂正可能であるから、パターン発生器１３０は、ＩＮＣ信号を"１"とする。これにより、オアゲート３２２及びゲート３２４による単一ビット誤りの通知が禁止される。また、アンドゲート３１５及びデータエラーカウント部３１０は、フェイルビット数のカウントを開始する。この結果、分類部３８０は、訂正可能領域２００から読み出されたデータ列について、カウント値が、誤り訂正符号によりデータ列の誤りを訂正可能な最大数である上限値を超えた場合に、被試験メモリ１００の不良を検出することができる。
【００５５】
次に被試験メモリ１００は、サイクルｘ＋２０５１からｘ＋２１１２の間、訂正不可能領域２３０内のデータを出力する。これらのデータは訂正不可能であるから、パターン発生器１３０は、ＩＮＣ信号を"０"とする。これにより、オアゲート３２２及びゲート３２４による単一ビット誤りの通知が許可される。また、アンドゲート３１５及びデータエラーカウント部３１０は、フェイルビット数のカウントを停止する。この結果、分類部３８０は、訂正不可能領域２３０から読み出されたデータ列について、当該データ列に含まれる少なくとも１つのデータが期待値と一致しない場合に被試験メモリ１００の不良を検出することができる。
【００５６】
次に、データ列と期待値データ列との比較を終えると、パターン発生器１３０は、ＬＤ信号を"１"とする。これを受けて、データエラーカウント部３２０のカウント値は、オアゲート３２６−１〜８を介して加算器３２８へ供給される。これを受けて、比較部３３０−１〜４は、このカウント値を、レジスタ３３２−１〜４に記憶された上限値のそれぞれと比較する。この比較結果はＢＢＭ選択部３４４に格納され、これに基づいて分類部３８０は、被試験メモリ１００を何れかのクラスに分類することができる。
【００５７】
以上の処理により、試験装置１０は、被試験メモリ１００に書き込まれたデータ列を読み出し、当該データ列について被試験メモリ１００の不良を検出し、または、被試験メモリ１００をクラスに分類することができる。そして、試験処理部１１０は、あるデータ列についての不良の検出が完了した場合に、ＣＬＲ信号を"１"とすることによりデータエラーカウント部３２０内のカウント値を初期化する。そして、パターン発生器１３０は、次のデータ列についての期待値との比較を論理比較器１７０に開始させる。
【００５８】
以上に示した試験装置１０によれば、訂正可能領域２００に記憶されるデータ列については誤り訂正可能な範囲でデータ及び期待値の不一致を許容し、不一致となったビットの数に応じて被試験メモリ１００をクラスに分類する。一方、訂正不可能領域２３０に記憶されるデータ列については、少なくとも１つのフェイルを検出した場合に被試験メモリ１００の不良を検出する。これにより試験装置１０は、被試験メモリ１００の不良を適切に検出すると共に、被試験メモリ１００をその品質に応じて適切に分類できる。
【００５９】
図５は、本発明の実施形態に係る試験装置１０によって被試験メモリ１００が分類される処理の流れを示す。分類モジュール１８０は、被試験メモリ１００に含まれる複数のブロックのうち、データの読み書きに適していない不良ブロックを示す情報を試験処理部１１０から受信する（Ｓ５００）。この不良ブロックは、被試験メモリ１００の製造時に行われるウェハ試験などで予め判明している。次に、試験装置１０は、被試験メモリ１００の各ビットに記録されたデータ列を読み出して期待値データ列と比較する機能テストを行う（Ｓ５１０）。この機能テストによって、論理比較器１７０による比較結果はＢＢＭ３６０に記録される。
【００６０】
次に、試験装置１０は、次の試験の準備のために、または、試験を終えて製品出荷に備えるために、被試験メモリ１００に記録された各ビットのデータを消去する（Ｓ５３０）。分類モジュール１８０は、論理比較器１７０による比較結果に基づいて、被試験メモリ１００を複数のクラスのいずれかに分類し、または、被試験メモリ１００が不良であるか否かを判定する（Ｓ５４０）。
【００６１】
具体的には、分類モジュール１８０中の分類部３８０は、訂正可能領域２００から読み出されたデータ列についてのカウント値に応じて、被試験メモリ１００を分類する。また、分類部３８０は、訂正不可能領域２３０から読み出されたデータ列については、このデータ列に含まれる少なくとも１つのデータが期待値と一致しない場合に被試験メモリ１００の不良を検出する。
【００６２】
図６は、本発明の実施形態に係る分類モジュール１８０によって検出されたエラーの一例を示す。図６におけるＣ１からＣ４は、分類部３８０によって被試験メモリ１００を分類する複数のクラスを示す。分類部３８０は、被試験メモリ１００の分類にあたり、まず、被試験メモリ１００に含まれる各ブロックを複数のクラスに分類する。即ち例えば、分類部３８０は、エラーの数が上限値２以上となるブロックを、クラスＣ１に分類し、エラーの数が上限値３以上となるブロックを、クラスＣ２に分類し、エラーの数が上限値４以上となるブロックを、クラスＣ３に分類し、エラーの数がそれらの上限値を超えるブロックをクラスＣ４に分類する。あるブロックが複数のクラスの何れにも該当する場合には、分類部３８０は、そのブロックを、上限値のより大きい方のクラスに分類する。
【００６３】
例えば、第３行目のブロックは、エラーの数が１であって、最も少ない上限値２よりも少ないから、何れのクラスにも分類されない。本図では、分類されていない状態を、エラーの少ない良品という意味のＧ（ＧＯＯＤ）と記す。また、分類されている状態を、エラーの発生した悪い常態と言う意味のＢ（ＢＡＤ）と記す。一方で、第４行目のブロックは、エラーの数が２であって、上限値２以上であるから、クラスＣ１に分類される。また、第６行目のブロックは、エラーの数が４であって、上限値４と同じであるから、クラスＣ３に分類される。なお、第５行目のブロックは、図５のＳ５００において、既に不良ブロックを示す情報によって指定されたブロックであるから、試験装置１０による試験の対象とはならない。このため、このブロックは予めＣ４に分類されている。
【００６４】
続いて、分類部３８０は、各々のクラスについて、当該クラス、または、当該クラスよりも上限値が大きい他のクラスに分類されたブロックの数を算出する。この算出の処理は、各クラスに対応するＢ（ＢＡＤ）の数を合計することにより実現される。即ち例えば、分類部３８０は、クラスＣ１に対応するＢの数を合計することにより、クラスＣ１またはクラスＣ１よりも上限値が大きいＣ２〜４に分類されたブロックの数を、４と算出することができる。同様に、クラスＣ２またはこれ以上の上限値を有するクラスに分類されたブロックの数を３と算出することができ、クラスＣ３またはこれ以上の上限値を有するクラスに分類されたブロックの数を２と算出することができる。
【００６５】
そして、分類部３８０は、あるクラス、または、それよりも大きい上限値に対応するクラスに分類されたブロックの数が予め定められた上限数以下であることを条件に、被試験メモリ１００をそのクラスに対応する。この結果、この上限数を例えば２とすれば、被試験メモリ１００はクラスＣ３に分類される。このように、試験装置１０は、予め定められた数のブロックが、少なくとも満たしている品質基準を、被試験メモリ１００の品質基準として取り扱い、被試験メモリ１００を分類する。これにより、動作可能なブロックの数と、それらのブロックが満たしている品質基準との双方の観点に基づいて、被試験メモリ１００を分類することができる。
【００６６】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更または改良を加えることができる。
【００６７】
そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2009517786.tif 000003
【図２】
2009517786.tif 000004
【図３】
2009517786.tif 000005
【図４】
2009517786.tif 000006
【図５】
2009517786.tif 000007
【図６】
2009517786.tif 000008
【国際調査報告】
2009517786.tif 000009
2009517786.tif 000010