(57)【要約】不揮発性メモリシステムは、複数のデータ領域を有する不揮発性メモリと、前記不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラとを備え、前記メモリコントローラは、ホストデバイスから供給されるコマンドとセクタカウント数及びセクタアドレスとに従って前記不揮発性メモリの選択されたデータ領域の複数セクタの読み出し／書き込みを連続的に実行する。【選択図】図１
2009545783.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ領域を有する不揮発性メモリと、
前記不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラとを備え、
前記メモリコントローラは、ホストデバイスから供給されるコマンドとセクタカウント数及びセクタアドレスとに従って前記不揮発性メモリの選択されたデータ領域の複数セクタの読み出し／書き込みを連続的に実行する
ことを特徴とする不揮発性メモリシステム。
【請求項２】
前記複数のデータ領域として、容量変更コマンドの入力により容量を増減できる第１のアプリションプログラム領域と、第１のアプリケーションプログラム領域の容量の増大又は減少分に相当する容量が減少又は増大する第２のアプリケーションプログラム領域と、ホストシステム用のブートデータ記録領域とが設定されている
ことを特徴とする請求項１記載の不揮発性メモリシステム。
【請求項３】
前記第１のアプリケーションプログラム領域は、ベンダーアプリケーションのプログラム領域であり、前記第２のアプリケーションプログラム領域は、エンドユーザーのアプリケーションプログラム領域である請求項２記載の不揮発性メモリシステム。
【請求項４】
前記不揮発性メモリは、電気的書き換え可能な複数の不揮発性メモリセルを直列接続してなるＮＡＮＤセルユニットを複数配列され、前記ＮＡＮＤセルユニットの一端には選択トランジスタを介してビット線が接続され、前記ＮＡＮＤセルユニットの他端には選択トランジスタを介して共通ソース線が接続されたメモリセルアレイを有する請求項１記載の不揮発性メモリシステム。
【請求項５】
前記メモリコントローラは、前記ブートデータ記録領域において、前記選択トランジスタに隣接するセルに対して書き込みを行わないように書き込み制御を行うことを特徴とする請求項４記載の不揮発性メモリシステム。
【請求項６】
前記メモリコントローラは、前記ブートデータ記録領域において、前記メモリセルアレイの偶数ページと奇数ページのうち、一方のページにのみ書き込みが行われるように書き込み制御を行うことを特徴とする請求項４記載の不揮発性メモリシステム。
【請求項７】
前記不揮発性メモリは、前記不揮発性メモリ毎に複数ビットのデータ記憶が可能なように構成され、
前記メモリコントローラは、前記ブートデータ記録領域においては、前記不揮発性メモリ毎に１ビットのデータ記憶を行うように書き込み制御を行うことを特徴とする請求項４に記載の不揮発性メモリシステム。
【請求項８】
前記メモリコントローラは、
前記不揮発性メモリとの間でデータ転送を行う第１インタフェースと、
前記ホストデバイスとの間でデータ転送を行う第２インタフェースと、
前記第１インタフェース及び前記第２インタフェースにより転送されるデータを一時保持するデータレジスタと、
前記第１インタフェース及び第２インタフェースを介したデータ転送を制御する処理ユニットと
を備えたことを特徴とする請求項１記載の不揮発性メモリシステム。
【請求項９】
前記第１及び第２のアプリケーションプログラム領域の読み出し／書き込みのデータ転送単位は、セクタ・マルチプルの選択により切り換え設定可能である
ことを特徴とする請求項２記載の不揮発性メモリシステム。
【請求項１０】
前記複数のデータ領域として、容量変更コマンドの入力により容量を増減できる第１のアプリションプログラム領域と、第１のアプリケーションプログラム領域の容量の増大又は減少分に相当する容量が減少又は増大する第２のアプリケーションプログラム領域と、ホストシステム用のブートデータ記録領域と、前記メモリコントローラのシステムデータ記録領域とが設定されている
ことを特徴とする請求項１記載の不揮発性メモリシステム。
【請求項１１】
電源投入時、前記ブートデータ記録領域及びシステムデータ記録領域のデータは自動的に前記メモリコントローラに読み出され、その後読み出しコマンドを入力することにより更にそのブートデータをホストデバイスに読み出す読み出しモードが設定される
ことを特徴とする請求項１０記載の不揮発性メモリシステム。
【請求項１２】
前記第１及び第２のアプリケーションプログラム領域の読み出し／書き込みのデータ転送単位は、セクタマルチプルの選択により切り換え設定可能である
ことを特徴とする請求項１０記載の不揮発性メモリシステム。
【請求項１３】
複数のデータ領域を有する不揮発性メモリと、前記不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラを備えるとともにホストデバイスに接続可能とされた不揮発性メモリシステムにおけるデータ読み出し／書き込み方法において、
ホストデバイスからコマンド、セクタカウント数及びセクタアドレスを供給するステップと、
前記メモリコントローラの制御により、前記コマンド、前記セクタカウント数及び前記セクタアドレスに従って前記不揮発性メモリの選択されたデータ領域の複数セクタの読み出し／書き込みを連続的に実行するステップと、
を備えたことを特徴とする不揮発性メモリシステムのデータ読み出し／書き込み方法。
【請求項１４】
前記複数のデータ領域として、容量変更コマンドの入力により容量を増減できる第１のアプリションプログラム領域と、第１のアプリケーションプログラム領域の容量の増大又は減少分に相当する容量が減少又は増大する第２のアプリケーションプログラム領域と、ホストシステム用のブートデータ記録領域とが設定されている
ことを特徴とする請求項１３記載の不揮発性メモリシステムのデータ読み出し／書き込み方法。
【請求項１５】
前記第１及び第２のアプリケーションプログラム領域の読み出し／書き込みのデータ転送単位は、セクタ・マルチプルの選択により切り換え設定可能である
ことを特徴とする請求項１３記載の不揮発性メモリシステムのデータ読み出し／書き込み方法。
【請求項１６】
前記複数のデータ領域として、容量変更コマンドの入力により容量を増減できる第１のアプリションプログラム領域と、第１のアプリケーションプログラム領域の容量の増大又は減少分に相当する容量が減少又は増大する第２のアプリケーションプログラム領域と、ホストシステム用のブートデータ記録領域と、前記メモリコントローラのシステムデータ記録領域とが設定されている
ことを特徴とする請求項１３記載の不揮発性メモリシステムのデータ読み出し／書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、不揮発性メモリと、その読み出し／書き込み制御を行うメモリコントローラとを備えた不揮発性メモリシステム、及び不揮発性メモリシステムのデータ読み出し／書き込み方法に関する。
【背景技術】
【０００２】
電気的書き換え可能な不揮発性半導体メモリ（ＥＥＰＲＯＭ）の一つとして、ＮＡＮＤ型フラッシュメモリが知られている。ＮＡＮＤ型フラッシュメモリは、単位セル面積がＮＯＲ型に比べて小さく、大容量化が容易である。また、セル単位での読み出し／書き込み速度は、ＮＯＲ型に比べると遅いが、セルアレイとページバッファとの間で同時に読み出し／書き込みが行われるセル範囲（物理的ページ長）を大きくすることで、実質的に高速の読み出し／書き込みが可能である。
【０００３】
このような特長を活かして、ＮＡＮＤ型フラッシュメモリは、ファイルメモリやメモリカードをはじめとする各種記録メディアとして使用されている。メモリカード等においては、不揮発性メモリとメモリコントローラとをパッケージして、ホストから供給されるコマンドと論理アドレスにより、不揮発性メモリの読み出し／書き込みを制御することが行われる。例えば、ホストから論理アドレスとセクタ数を与えることにより、複数セクタのデータ読み出しを行うことも提案されている（特許文献１参照）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１５５３３５号公報
【発明の概要】
【課題を解決するための手段】
【０００５】
この発明の一態様による不揮発性メモリシステムは、
複数のデータ領域を有する不揮発性メモリと、
前記不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラとを備え、
前記メモリコントローラは、ホストデバイスから供給されるコマンドとセクタカウント数及びセクタアドレスとに従って前記不揮発性メモリの選択されたデータ領域の複数セクタの読み出し／書き込みを連続的に実行する。
【０００６】
また、この発明の一態様に係る不揮発性メモリシステムの読み出し／書き込み方法は、
複数のデータ領域を有する不揮発性メモリと、前記不揮発性メモリの読み出し及び書き込みを制御するメモリコントローラを備えるとともにホストデバイスに接続可能とされた不揮発性メモリシステムにおけるデータ読み出し／書き込み方法において、
ホストデバイスからコマンド、セクタカウント数及びセクタアドレスを供給するステップと、
前記メモリコントローラの制御により、前記コマンド、前記セクタカウント数及び前記セクタアドレスに従って前記不揮発性メモリの選択されたデータ領域の複数セクタの読み出し／書き込みを連続的に実行するステップと、
を備えたことを特徴とする。
【図面の簡単な説明】
【０００７】
【図１】この発明の一実施の形態によるＬＢＡ−ＮＡＮＤメモリシステム構成を示す図である。
【図２】同ＬＢＡ−ＮＡＮＤメモリの機能ブロックを示す図である。
【図３】同ＬＢＡ−ＮＡＮＤメモリのメモリセルアレイ構成を示す図である。
【図４】同ＬＢＡ−ＮＡＮＤメモリのピン配置を示す図である。
【図５】同ＬＢＡ−ＮＡＮＤメモリのピンの名称と機能を示す図である。
【図６】同ＬＢＡ−ＮＡＮＤメモリのシステムデータの記録態様を示す図である。
【図７】同ＬＢＡ−ＮＡＮＤメモリの動作モードをコマンドと共に示す図である。
【図８】同ＬＢＡ−ＮＡＮＤメモリの動作モード切り換えの一態様を示す図である。
【図９】同ＬＢＡ−ＮＡＮＤメモリの動作モード切り換えの他の態様を示す図である。
【図１０】同ＬＢＡ−ＮＡＮＤメモリのデータ構造を示す図である。
【図１１Ａ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その１）である。
【図１１Ｂ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その２）である。
【図１１Ｃ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その３）である。
【図１１Ｄ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その４）である。
【図１１Ｅ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その５）である。
【図１１Ｆ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その６）である。
【図１１Ｇ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その７）である。
【図１１Ｈ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その８）である。
【図１１Ｉ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その９）である。
【図１１Ｊ】同ＬＢＡ−ＮＡＮＤメモリのコマンド構成を示す図（その１０）である。
【図１２】同ＬＢＡ−ＮＡＮＤメモリのコマンドリストである。
【図１３】同ＬＢＡ−ＮＡＮＤメモリの各種信号のラッチタイミングを示す図である。
【図１４】同じくコマンド入力サイクルタイミングを示す図である。
【図１５】同じくパワーセーブモードのためのコマンド入力サイクルタイミングを示す図である。
【図１６】同じくデータ読み出し後のコマンド入力タイミングを示す図である。
【図１７】同じくアドレス入力サイクルタイミングを示す図である。
【図１８】同じくピーク電流低減モードのためのアドレス入力サイクルタイミングを示す図である。
【図１９】同じくデータ入力タイミングを示す図である。
【図２０】同じくシリアル読み出しタイミングを示す図である。
【図２１】同じくステータス読み出しタイミングを示す図である。
【図２２】同じく読み出しサイクルタイミングを示す図である。
【図２３】同じくシリアルＥＥＰモードセットアップタイミングを示す図である。
【図２４】コモンピンによるＰＮＲモードとシリアルＥＥＰモードの選択態様を示す図である。
【図２５】エラーチェックを伴うＰＮＲモードのタイミング図（１−１）である。
【図２６】エラーチェックを伴うＰＮＲモードのタイミング図（１−２）である。
【図２７】エラーチェックを伴うＰＮＲモードのタイミング図（１−３）である。
【図２８】エラーチェックを伴うＰＮＲモードのタイミング図（１−４）である。
【図２９】エラーチェックを伴うＰＮＲモードのタイミング図（１−５）である。
【図３０】ＰＮＲモードのフローチャートである。
【図３１】デフォルトタイプでのＭＤＡモードの読み出しアクセスタイミング図（１セクタの場合）である。
【図３２】デフォルトタイプでのＭＤＡモードの読み出しアクセスタイミング図（２５６セクタの場合）である。
【図３３】デフォルトタイプでのＭＤＡモードの読み出しアクセスタイミング図（６４Ｋセクタの場合）である。
【図３４】終了コマンドにより中断されるＭＤＡモードの読み出しタイミング図である。
【図３５】再転送要求を伴う場合のＭＤＡモードの読み出しタイミング図である。
【図３６】終了コマンド入力後、新しいシーケンスを再スタートさせる場合のタイミング図である。
【図３７】オプショナル読み出しタイプＢ（１）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図３８】オプショナル読み出しタイプＢ（２）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図３９】オプショナル読み出しタイプＢ（３）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図４０】オプショナル読み出しタイプＢ（４）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図４１】オプショナル読み出しタイプＣ（１）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図４２】オプショナル読み出しタイプＣ（２）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図４３】オプショナル読み出しタイプＣ（３）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図４４】オプショナル読み出しタイプＣ（４）によるＭＤＡモードの読み出しアクセスタイミング図である。
【図４５】不正アクセス（ケース１）があった場合のＭＤＡモードの読み出しタイミング図である。
【図４６】不正アクセス（ケース２）があった場合のＭＤＡモードの読み出しタイミング図である。
【図４７】ＭＤＡモードの書き込みアクセスタイミング図（１セクタの場合）である。
【図４８】ＭＤＡモードの書き込みアクセスタイミング図（２５６セクタの場合）である。
【図４９】ＭＤＡモードの書き込みアクセスタイミング図（６４Ｋセクタの場合）である。
【図５０】終了コマンドにより中断されるＭＤＡモードの書き込みアクセスタイミング図である。
【図５１】データ再転送を伴うＭＤＡモードの書き込みアクセスタイミング図である。
【図５２】ＭＤＡモード書き込み時の書き込みエラーのタイプを示す図である。
【図５３】オプショナルな書き込みタイプのＭＤＡモード書き込みタイミング図である。
【図５４】不正アクセスがあった場合のＭＤＡモード書き込みタイミング図（ケース１）である。
【図５５】不正アクセスがあった場合のＭＤＡモード書き込みタイミング図（ケース２）である。
【図５６】ＰＮＡモードのデフォルトタイプの読み出しアクセスタイミング図である。
【図５７】終了コマンドにより中断されるＰＮＡモードの読み出しアクセスタイミング図である。
【図５８】再読み出しを伴うＰＮＡモードの読み出しアクセスタイミング図である。
【図５９】オプショナル読み出しタイプＢ（１）によるＰＮＡモードの読み出しアクセスタイミング図である。
【図６０】オプショナル読み出しタイプＢ（２）によるＰＮＡモードの読み出しアクセスタイミング図である。
【図６１】オプショナル読み出しタイプＢ（３）によるＰＮＡモードの読み出しアクセスタイミング図である。
【図６２】オプショナル読み出しタイプＢ（４）によるＰＮＡモードの読み出しアクセスタイミング図である。
【図６３】オプショナル読み出しタイプＣ（１）によるＰＮＡモードの読み出しアクセスタイミング図である。
【図６４】オプショナル読み出しタイプＣ（２）によるＰＮＡモードの読み出しアクセスタイミング図である。
【図６５】オプショナル読み出しタイプＣ（３）によるＰＮＡモードの読み出しアクセスタイミング図である。
【図６６】ＰＮＡモードの書き込みアクセスタイミング図である。
【図６７】終了コマンドにより中断されるＰＮＡモードの書き込みアクセスタイミング図である。
【図６８】転送エラーによるデータ再送を行う場合のＰＮＡモードの書き込みアクセスタイミング図である。
【図６９】オプショナルな書き込みタイプのＰＮＡモードの書き込みアクセスタイミング図である。
【図７０】デフォルトの書き込みタイプによるＶＦＡモードの書き込みアクセスタイミング図である。
【図７１】終了コマンドにより中断されるＶＦＡモードの読み出しアクセスタイミング図である。
【図７２】再読み出しを行う場合のＶＦＡモードの読み出しアクセスタイミング図である。
【図７３】オプショナルな読み出しタイプＢ（１）によるＶＦＡモードの読み出しアクセスタイミング図である。
【図７４】オプショナルな読み出しタイプＢ（２）によるＶＦＡモードの読み出しアクセスタイミング図である。
【図７５】オプショナルな読み出しタイプＢ（３）によるＶＦＡモードの読み出しアクセスタイミング図である。
【図７６】オプショナルな読み出しタイプＢ（４）によるＶＦＡモードの読み出しアクセスタイミング図である。
【図７７】オプショナルな読み出しタイプＣ（１）によるＶＦＡモードの読み出しアクセスタイミング図である。
【図７８】オプショナルな読み出しタイプＣ（２）によるＶＦＡモードの読み出しアクセスタイミング図である。
【図７９】オプショナルな読み出しタイプＣ（３）によるＶＦＡモードの読み出しアクセスタイミング図である。
【図８０】ＶＦＡモードの書き込みアクセスタイミング図（１セクタ）である。
【図８１】ＶＦＡモードの書き込みアクセスタイミング図（２５６セクタ）である。
【図８２】終了コマンドにより中断されるＶＦＡモードの書き込みアクセスタイミング図である。
【図８３】エラー・リカバリを伴うＶＦＡモードの書き込みアクセスタイミング図である。
【図８４】オプショナルな書き込みタイプのＶＦＡモードの書き込みアクセスタイミング図である。
【図８５】エラー処理を含むＰＮＲモードのフローを示す図である。
【図８６】エラー処理を含むＰＮＡ，ＶＦＡ，ＭＤＡモードの読み出しアクセス時のフローを示す図である。
【図８７】エラー処理を含むＰＮＡ，ＶＦＡ，ＭＤＡモードの書き込みアクセス時のフローを示す図である。
【図８８】あるモードからＭＤＡモードへの切り換えコマンドの実行タイミング図である。
【図８９】あるモードからＰＮＡモードへの切り換えコマンドの実行タイミング図である。
【図９０】あるモードからＶＦＡモードへの切り換えコマンドの実行タイミング図である。
【図９１】ＮＯＰコマンド登録のタイミング図である。
【図９２】他のＮＯＰコマンド登録のタイミング図である。
【図９３】ファームウェア再ロードコマンドによる動作タイミング図である。
【図９４】ビジー／レディ切り換えコマンドのタイミング図である。
【図９５】ＩＤ読み出しコマンドのタイミング図である。
【図９６】ステータス読み出しコマンドのタイミング図である。
【図９７】パスワード設定コマンドのタイミング図である。
【図９８】ＶＦＡ単位設定コマンドのタイミング図である。
【図９９】ファームウェア更新実行コマンドのタイミング図である。
【図１００】アドレスリセットコマンドのタイミング図である。
【図１０１】ファームウェア再ロードコマンドのタイミング図である。
【図１０２】読み出し／書き込み終了コマンドのタイミング図である。
【図１０３】ファームウェア更新の送信コマンドのタイミング図である。
【図１０４】ホストの入出力とＬＢＡ−ＮＡＮＤメモリの内部動作の関係を示す図である。
【図１０５】ファームウェア更新のエラー処理のフローを示す図である。
【図１０６】データリフレッシュ実行コマンドタイミング図である。
【図１０７】ＭＤＡ領域消去コマンドのタイミング図である。
【図１０８】フラッシュ・キャッシュ実行コマンドのタイミング図である。
【図１０９】転送プロトコル設定コマンドのタイミング図である。
【図１１０】最小ビジー時間設定コマンドのタイミング図である。
【図１１１】パワーセーブモード設定コマンドのタイミング図である。
【図１１２】パワーセーブモード設定コマンドを適用した読み出しタイミング図である。
【図１１３】パワーセーブモード設定コマンドを適用したコマンドラッチタイミングを示す図である。
【図１１４】パワーセーブモード脱出コマンドのタイミング図である。
【図１１５】アドレス情報取得コマンドのタイミング図である。
【図１１６】最大容量情報取得コマンドのタイミング図である。
【図１１７】ピン情報取得コマンドのタイミング図である。
【図１１８】再読み出しコマンドによる読み出しタイミング図である。
【図１１９】ステータス情報読み出しを伴うセクタ読み出しタイプＡのタイミング図である。
【図１２０】ステータス情報読み出しを伴うセクタ読み出しタイプＢのタイミング図である。
【図１２１】ステータス情報読み出しを伴うセクタ読み出しタイプＣのタイミング図である。
【図１２２】ステータス情報読み出しを伴うセクタ書き込みタイプＡのタイミング図である。
【図１２３】ステータス情報読み出しを伴うセクタ書き込みタイプＢのタイミング図である。
【図１２４】ＰＮＲモード下でのステータス情報読み出しの動作を説明するための図である。
【図１２５】ＶＦＡ／ＭＤＡモード下でのステータス情報読み出しの動作を説明するための図である。
【図１２６】ブートコードメンテナンスモード下でのステータス情報読み出しの動作を説明するための図である。
【図１２７】ＬＢＡ−ＮＡＮＤメモリの各動作モードとモード切り換えをまとめて示す図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、この発明の実施の形態を説明する。
【０００９】
［メモリシステム概要］
この実施の形態の不揮発性メモリシステムは、例えば一つ或いは複数個のＮＡＮＤ型フラッシュメモリとその読み出し／書き込みを制御するメモリコントローラとによりメモリモジュールを構成する。
【００１０】
搭載される全てのフラッシュメモリは、一つのメモリコントローラで論理メモリとしてコントロールされるので、以下これを、論理ブロックアドレス（Ｌｏｇｉｃ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ）ＮＡＮＤフラッシュメモリ（以下、ＬＢＡ−ＮＡＮＤメモリと略称する）という。ＬＢＡ−ＮＡＮＤメモリは、コマンドにより切り換え可能な複数のデータ領域（論理ブロックアクセス領域）を持つ。具体的にこの実施の形態では、用途とデータの信頼性により分けられる次の３つのデータ領域がある。
【００１１】
（１）ベンダーアプリケーションのプログラム領域である“Ｖｅｎｄｅｒ  Ａｐｐｌｉｃａｔｉｏｎ  Ｆｉｒｍｗａｒｅ  Ａｒｅａ”。以下、これを“ＶＦＡ”領域という。
【００１２】
（２）エンドユーザーのアプリケーションプログラム領域である“Ｍｕｓｉｃ  Ｄａｔａ  Ａｒｅａ”。以下、これを“ＭＤＡ”領域という。
【００１３】
（３）ＶＦＡ及びＭＤＡ領域を除く、ホストシステムのブートデータを記録するシステムデータ記録領域としての“ＰｕｒｅＮＡＮＤ  Ａｒｅａ”。以下、これを“ＰＮＡ”領域という。
【００１４】
ＰＮＡ領域については、コマンドとアドレスを入力して読み出し／書き込みを行う通常のアクセスモード（以下、“ＰＮＡ”モードという）の他、電源投入時に設定される二つの読み出し専用モードがある。
【００１５】
その一つは、電源投入後、第１のＰＮＡ読み出しモードコマンドを入力することにより設定される読み出しモードであり、以下これを“ＰＮＲ（Ｐｕｒｅ  ＮＡＮＤ  Ｒｅａｄ）”モードという。
【００１６】
もう一つは、電源投入後、第２のＰＮＡ読み出しモードコマンドを入力することにより設定されて、外部クロックに同期したＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）モードでシリアル読み出しを行う読み出しモードであり、以下これを“Ｓｅｒｉａｌ−ＥＥＰ”モードという。
【００１７】
これらの二つの読み出しモードは、ＬＢＡ−ＮＡＮＤメモリの読み出し／書き込みに必要とされるシステムデータやホスト自身のブートデータをＬＢＡ−ＮＡＮＤメモリから読み出す点で共通である。従って、ＰＮＲモードを、両者を含む広義のものと解釈し、Ｓｅｒｉａｌ−ＥＥＰモードをそのＰＮＲモードのなかの特殊形態と見ることもできる。
【００１８】
メモリコントローラにとって必要なシステムデータ（ファームウェアＦＷ）やブートデータは、電源投入後自動的に実行される初期化動作（パワーオン・イニシャルセットアップ動作）において、フラッシュメモリから自動的に読み出されて、データレジスタ（バッファＲＡＭ）に転送される。この読み出し制御は例えば、メモリコントローラ内に用意したハードウェアシーケンサにより行われる。
【００１９】
そして、電源投入の一定時間経過後にホストがコマンドを入力することで、ＬＢＡ−ＮＡＮＤメモリのデータレジスタにセットされたシステムデータを読み出すＰＮＲモード或いはＳｅｒｉａｌ−ＥＥＰモードが設定される。メモリコントローラのブートは、このＰＮＡ領域のホストへのデータ読み出し後（或いはこれと並行して）、行われるようにする。
【００２０】
電源投入時のＰＮＡ領域の読み出しモードとは別に、ＰＮＡ，ＭＤＡ及びＶＦＡの各領域について、読み出し又は書き込みのアクセスを行うモードがコマンドにより設定できる。以下これらを、ＰＮＡアクセスモード，ＭＤＡアクセスモード及びＶＦＡアクセスモードという。
【００２１】
アプリケーションプログラム領域であるＶＦＡ領域及びＭＤＡ領域では、読み出し／書き込みアクセスのデータ転送単位は、セクタ（５１２Ｂｙｔｅ又は５２８Ｂｙｔｅ）であり、そのデータ転送フォーマットは、ＳＳＦＤＣ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｆｌｏｐｐｙ  (登録商標)  Ｄｉｓｋ  Ｃａｒｄ）フォーマットとする。ＬＢＡ−ＮＡＮＤメモリは、セクタ・マルチプルを採用しており、１回のアクセスコマンドでアクセス可能なセクタ数を選択することができる。ユーザーが選択できるセクタ・マルチプルは、例えば１，４又は８である。
【００２２】
セクタカウントを使用することで、１回のコマンドで多くの連続したセクタのアクセスを可能とする。即ち、ホストデバイスからコマンドと共に、データ量を示すセクタカウント数とセクタアドレス（論理アドレス）初期値とを供給することによって、それにより規定される複数セクタのデータを連続して読み出し、或いは書き込むことができる。
【００２３】
具体的に、アドレス入力は５Ｂｙｔｅとして、その前半２Ｂｙｔｅをセクタカウント数、後半３Ｂｙｔｅをセクタアドレスとする。このアクセスモードは、アドレス条件ＩＤコマンドでセクタカウント数とセクタアドレス数とを確認できるようにする。また、アドレス入力バイト数は、拡張可能とする。
【００２４】
モード切り換えコマンドの入力により、ＬＢＡ−ＮＡＮＤメモリのモードが切り換えられる。即ち電源投入時のＰＮＲモード或いはＳｅｒｉａｌ−ＥＥＰモードから、特定のコマンド入力により、ＭＤＡアクセスモードに切り換えられる。更に、特定の切り換えコマンドを入力することによって、ＰＮＡアクセスモード、ＶＦＡアクセスモード及びＭＤＡアクセスモード間の切り換えが行われる。
【００２５】
内部のチップイネーブル信号／ＣＥは、メモリコントローラにより作られる。各フラッシュメモリの点検は、この信号により制御される。
【００２６】
ＬＢＡ−ＮＡＮＤメモリに対する消去コマンドとリセットコマンドは、ＮＯＰとする。本コマンドが発行された場合は、何もせずにホストにＲｅａｄｙを返す。
【００２７】
［ＬＢＡ−ＮＡＮＤメモリ構成］
図１は、実施の形態による不揮発性メモリシステム即ち、ＬＢＡ−ＮＡＮＤメモリ２０の構成を示す。このメモリ２０は、ＮＡＮＤ型フラッシュメモリチップ２１とその読み出し／書き込みを制御するメモリコントローラ２２とを一体にパッケージして構成される。
【００２８】
フラッシュメモリチップ２１は、複数のメモリチップの場合もある。図１では二つのメモリチップｃｈｉｐ１，ｃｈｉｐ２を示しているが、その場合も一つのメモリコントローラ２２で制御される。最大搭載メモリチップ数は、レギュレータの電流能力や他のファクタとの関係で決まるが、例えば４チップとする。
【００２９】
メモリコントローラ２２は、フラッシュメモリチップ２１との間でデータ転送を行うためのＮＡＮＤフラッシュインタフェース２３、ホストデバイスとの間でデータ転送を行うためのホストインタフェース２５、読み出し／書き込みデータ等を一時保持するバッファＲＡＭ２６、データ転送制御を行うＭＰＵ２４、ＮＡＮＤ型フラッシュメモリ２１内のファームウェア（ＦＷ）の読み出し／書き込みのシーケンス制御等に用いられるハードウェアシーケンサ２７を有する１チップコントローラである。
【００３０】
なおメモリチップ２１とコントローラチップ２２とが別チップであることは、このＬＢＡ−ＮＡＮＤメモリシステムにとって本質的ではない。図２は、図１のＬＢＡ−ＮＡＮＤメモリ２０を、メモリチップ２１とコントローラ２２のロジックコントロールを渾然一体として見た機能ブロック構成を示している。また図３はそのメモリコア部のセルアレイ構成を示している。
【００３１】
メモリセルアレイ１は、図３に示すように、複数の電気的書き換え可能な複数の不揮発性メモリセル（図の例では３２個のメモリセル）Ｍ０−Ｍ３１が直列接続されたＮＡＮＤセルユニット（ＮＡＮＤストリング）ＮＵを配列して構成される。
【００３２】
ＮＡＮＤセルユニットＮＵの一端は、選択ゲートトランジスタＳ１を介してビット線ＢＬｏ，ＢＬｅに、他端は選択ゲートトランジスタＳ２を介して共通ソース線ＣＥＬＳＲＣに接続される。メモリセルＭ０−Ｍ３１の制御ゲートはそれぞれワード線ＷＬ０−ＷＬ３１に接続され、選択ゲートトランジスタＳ１，Ｓ２のゲートは選択ゲート線ＳＧＤ，ＳＧＳに接続される。
【００３３】
ワード線方向に配列されるＮＡＮＤセルユニットの集合が、データ消去の最小単位となるブロックを構成し、図示のようにビット線の方向に複数のブロックＢＬＫ０−ＢＬＫｎ−１が配置される。
【００３４】
ビット線ＢＬｅ，ＢＬｏの一端側に、セルデータの読み出し及び書き込みに供させるセンスアンプ回路３が配置され、ワード線の一端側にワード線及び選択ゲート線の選択駆動を行うロウデコーダ２が配置される。図では、隣接する偶数番ビット線ＢＬｅと奇数番ビット線ＢＬｏがビット線選択回路により選択的にセンスアンプ回路３の各センスアンプＳＡに接続される場合を示している。
【００３５】
コマンド、アドレス及びデータは、入力制御回路１３を介して入力され、チップイネーブル信号／ＣＥ、書き込みイネーブル信号／ＷＥ、読み出しイネーブル信号／ＲＥその他の外部制御信号は、論理回路１４に入力され、タイミング制御に用いられる。コマンドは、コマンドレジスタ８でデコードされる。
【００３６】
制御回路６は、データの転送制御及び書き込み／消去／読み出しのシーケンス制御を行う。ステータスレジスタ１１は、Ｒｅａｄｙ／Ｂｕｓｙ端子にＬＢＡ−ＮＡＮＤメモリ２０のＲｅａｄｙ／Ｂｕｓｙ状態を出力する。これとは別に、メモリ２０の状態（Ｐａｓｓ／Ｆａｉｌ，Ｒｅａｄｙ／Ｂｕｓｙ等）をＩ／Ｏポートを介してホストに知らせるステータスレジスタ１２が用意されている。
【００３７】
アドレスは、アドレスレジスタ５を介して、ロウデコーダ（プリロウデコーダ２ａとメインロウデコーダ２ｂ）２やカラムデコーダ４に転送される。書き込みデータは、Ｉ／Ｏ制御回路７を介し、コントロール回路６を介してセンスアンプ回路３（センスアンプ３ａとデータレジスタ３ｂ）にロードされ、読み出しデータはコントロール回路６及び／Ｏ制御回路７を介して、外部に出力される。
【００３８】
各動作モードに応じて必要とされる高電圧を発生するために、高電圧発生回路１０が設けられている。高電圧発生回路１０は、制御回路６から与えられる指令に基づいて所定の高電圧を発生する。
【００３９】
図４は、この実施の形態のＬＢＡ−ＮＡＮＤメモリのパッケージピン配置を示し、図５はそのピンの名称と機能をまとめて示している。これらでは比較のため、従来型のＮＡＮＤ型フラッシュメモリ（４Ｇｂｉｔ  ＳＬＣ  Ｌａｒｇｅ Ｂｌｏｃｋ）のパッケージピ
ン配置を併せて示している。
【００４０】
Ｂｙｔｅ単位でコマンド、アドレス及びデータの入出力を行うのが、入出力ポートＩ／Ｏ１−Ｉ／Ｏ８である。外部制御信号端子として、チップイネーブル信号／ＣＥ、書き込みイネーブル信号／ＷＥ、読み出しイネーブル信号／ＲＥ、コマンドラッチイネーブル信号ＣＬＥ及び、アドレスラッチイネーブル信号ＡＬＥ等の端子を有する。
【００４１】
Ｉ／Ｏ信号は、アドレス、データ及びコマンド信号である。コマンドラッチイネーブル（ＣＬＥ）信号は、動作コマンドのＬＢＡ−ＮＡＮＤメモリ内部への取り込みをコントロールする信号で、書き込みイネーブル（／ＷＥ）信号の立ち上がり、立ち下がり時に“Ｈ”レベルにすることにより、入出力ポートＩ／Ｏ０−Ｉ／Ｏ７上のデータがコマンドデータとしてＬＢＡ−ＮＡＮＤメモリ内に取り込まれる。
【００４２】
アドレスラッチイネーブル（ＡＬＥ）信号は、アドレスデータのＬＢＡ−ＮＡＮＤメモリへの取り込みをコントロールするための信号で、書き込みイネーブル（／ＷＥ）信号の立ち上がり、立ち下がり時に“Ｈ”レベルにすることにより、入出力ポートＩ／Ｏ０−Ｉ／Ｏ７上のデータがアドレスデータとしてＬＢＡ−ＮＡＮＤメモリ内に取り込まれる。
【００４３】
チップイネーブル（／ＣＥ）信号は、デバイス選択信号であり、Ｒｅａｄｙ状態では“Ｈ”レベルにすると、ローパワーのスタンバイモードになる。
【００４４】
書き込みイネーブル（／ＷＥ）信号は、入出力ポートＩ／Ｏ０−Ｉ／Ｏ７から各データをデバイス内に取り込むための信号である。
【００４５】
読み出しイネーブル（／ＲＥ）信号は、入出力ポートＩ／Ｏ０−Ｉ／Ｏ７がデータをシリアルに出力させる信号である。
【００４６】
即ちこの実施の形態は、ホストデバイスから見たときに従来のＮＡＮＤ型フラッシュメモリと同様の信号端子配置となっていて、従来のＮＡＮＤ型フラッシュメモリと同様に扱いうることが一つの特長である。言い換えれば、図１に示すホストインタフェース２５は、電気的にＮＡＮＤフラッシュインタフェース２３と等価に構成されている。
【００４７】
従って、ホストから供給されるアドレスがＮＡＮＤ型フラッシュメモリ２１の物理アドレスではなく、論理アドレスである点を除けば、従来のＮＡＮＤ型フラッシュメモリと同様に扱うことが可能である。ホストから供給される論理アドレスは、ＭＰＵ２４でアドレス変換されて、ＮＡＮＤ型フラッシュメモリ２１のアクセスが行われる。
【００４８】
“ＤＡＴＡ”及び“ＣＬＫ”はそれぞれ、ＬＢＡ−ＮＡＮＤメモリ２０がＳｅｒｉａｌ−ＥＥＰモードで動作する場合のデータ及びクロック端子であり、“／ＨＯＬＤ”はそれらのポーズ用端子である。
【００４９】
また、デバイスの現状情報や特殊データ入出力要求等に使用されるカスタムコントロールピン“ＣＯＭ０”，“ＣＯＭ１”及び“ＣＯＭＥ”が用意されている。
【００５０】
図６は、ＰＮＡ領域に記録される、ホストシステムのシステムデータ（ブートデータを含む）の記録状態を示している。このシステムデータは、例えばフラッシュメモリチップ２１の先頭ブロックＢＬＫ０に記録するものとする。システムデータは高い信頼性が要求されることから、特に次のような考慮が払われている。
【００５１】
ブロック内のワード線ＷＬ０−ＷＬ３１のうち、少なくとも両端部のワード線ＷＬ０，ＷＬ３１は使用しない。選択ゲートトランジスタに隣接するセルは、他のセルに比べて書き込みディスターブが大きいからである。或いは更に高いデータ信頼性を確保するためには、ワード線を一本おきに、或いは数本おきに利用すればよい。
【００５２】
セルアレイは、同時に読み出し／書き込みされる範囲として、偶数番ビット線ＢＬｅと１ワード線により選択される偶数ページと、奇数番ビット線ＢＬｏと１ワード線により選択される奇数ページとがある。システムデータは、その一方のページ（ここでは偶数ページ）のみに記録する。ビット線を数本おきに利用することも、更に信頼性を高めるには有効である。
【００５３】
最小加工寸法（デザインルール）が小さくなるにつれて、隣接セル間の干渉によるデータ変動が大きくなる。そこでこの実施の形態では、偶数ページ又は奇数ページのみを使用することにより、システムデータの信頼性を確保している。
【００５４】
例えば、ＬＢＡ−ＮＡＮＤメモリが、一つのメモリセルに２ビット（４値）のデータを記憶可能な多値記憶メモリである場合、その２ビットには上位ページと下位ページとの二つのページアドレスが割り当てられる。この様に、ＬＢＡ−ＮＡＮＤメモリが多値記憶を行う場合であっても、高い信頼性が要求されるシステムデータ部分については、下位ページのみを利用する２値記憶方式を採用することが好ましい。
【００５５】
図６は、システムデータ部分について、偶数ページのうち下位ページのみを利用する場合を示している。
【００５６】
システムデータのＳｅｒｉａｌ−ＥＥＰモードでの出力は、冗長領域を含むデータとする。読み出し時、所定のシンボル数のデータエラーが発生した場合には、スペアブロックと置き換えを行う。８シンボル以上のエラーが発生した場合には、訂正しないデータをそのまま出力し、ステータスに読み出しエラーを表示する。
【００５７】
［システム概要とモード切り換え］
図７は、ＬＢＡ−ＮＡＮＤメモリ２０のシステム概要をまとめて示している。前述のようにこのメモリは、３つのデータ領域、ＰＮＡ，ＶＦＡ及びＭＤＡ領域を有するほか、コントローラシステム領域を有する。このコントローラシステム領域は、ＬＢＡ−ＮＡＮＤメモリ内のメモリコントローラのファームウェア（ＦＷ）を格納する領域である。
【００５８】
“ｐｕｒｅＮＡＮＤ”モードとして、パワーオン時に設定されるＰＮＡ領域の読み出しモードであるＰＮＲモードがある。このＰＮＲモードは、コマンド＜００ｈ＞−＜Ａｄｄ＞−＜３０ｈ＞により設定される。このときアドレス＜Ａｄｄ＞はダミーアドレスである。
【００５９】
ここで、コマンドの“ｈ”は１６進数を示すものであり、実際には、“００００００００”という８ビットの信号が８つの入出力ポートＩ／Ｏ０−Ｉ／Ｏ７に並列に与えられる。
【００６０】
“ＬＢＡ−ＮＡＮＤ”モードとして、ＰＮＡ，ＶＦＡ及びＭＤＡ領域をそれぞれ読み出し／書き込みアクセスする、ＰＮＡアクセスモード，ＶＦＡアクセスモード及びＭＤＡアクセスモードがある。
【００６１】
ＰＮＲモード、ＰＮＡアクセスモード、ＶＦＡアクセスモード及びＭＤＡアクセスモードの切り換えは、コマンドにより行われる。図８及び図９に示す二つのモード切り換えダイアグラムがある。
【００６２】
図８は、電源投入後、ＣＯＭＥ＝“Ｌ”（又はＣＯＭＥ＝“Ｈ”）とＰＮＲモードコマンド＜００ｈ＞−＜Ａｄｄ＞−＜３０ｈ＞によりＰＮＲモードが設定される場合である。ＰＮＲモードのジョブ終了後、コマンド＜ＦＣｈ＞を入力することにより、ＭＤＡアクセスモードへ遷移する。
【００６３】
その後更に、切り換えコマンド入力により、ＰＮＡ−ＭＤＡ−ＶＦＡの各アクセスモード間の切り換えができる。
【００６４】
図９は、電源投入後、ＣＯＭＥ＝“Ｈ”，ＣＯＭ０＝“Ｈ”，ＣＯＭ１＝“Ｌ”によりＳｅｒｉａｌ−ＥＥＰモードが設定される場合である。Ｓｅｒｉａｌ−ＥＥＰモードとは、ＰＮＲで読み出せるデータを、Ｓｅｒｉａｌ  ＥＥＰインタフェースからも出力するモードである。Ｓｅｒｉａｌ  ＥＥＰとしては、ＳＰＩインタフェースを採用する。
【００６５】
この場合も、ジョブ終了後にコマンド＜ＦＣｈ＞を入力することで、ＭＤＡアクセスモードに遷移し、その後切り換えコマンド入力により、ＰＮＡ−ＭＤＡ−ＶＦＡの各アクセスモード間の切り換えができる。
【００６６】
［データ構造］
図１０は、各データ領域のデータ構造を示している。
【００６７】
ＰＮＡ領域のデータは、読み出し及び書き込みとも、２１１２Ｂｙｔｅ（２０４８Ｂｙｔｅ＋６４Ｂｙｔｅ）を転送単位とする。全データをシリアル出力する場合には、セクタ単位（＝２１１２Ｂｙｔｅ）で第１セクタから第２５６セクタまで順次出力され、トータル５１２ＫＢ（＝５４０，６７２８Ｂｙｔｅ）になる。
【００６８】
ＶＦＡ領域及びＭＤＡ領域は、セクタ・マルチプルが１（ＳＭ＝１）の場合、読み出し及び書き込みとも、図示のデータフォーマットの５１２Ｂｙｔｅ（データ本体）と、１６Ｂｙｔｅ（冗長データ）の計５２８Ｂｙｔｅを転送単位とする。ＣＲＣデータ及びＥＣＣデータは、書き込み時はホストデバイスが生成し、読み出し時はＬＢＡ−ＮＡＮＤメモリ内のメモリコントローラが生成する。
【００６９】
ＮＡＮＤ型フラッシュメモリに格納されるのは、５１２Ｂｙｔｅである。但し、転送されたデータの内書き込まれるのはデータ本体のみであり、実際にはフラッシュメモリ内では拡張１６バイトを削除し、書き込みデータに合わせたＥＣＣコードを生成して、これが書き込みデータとに共に記憶される。
【００７０】
６ＢｙｔｅのＥＣＣデータで転送されたデータの正しさを確認するのは、書き込み時はＬＢＡ−ＮＡＮＤメモリ内メモリコントローラであり、読み出し時はホストシステムである。
【００７１】
１６Ｂｙｔｅの冗長データを省いた５１２Ｂｙｔｅを転送単位とする読み出し／書き込みもできる。これらは、データ構成の変更、切り換えを指示するためのコンフィグレーションコマンドにより切り換え設定できる。
【００７２】
セクタマルチプルをＳＭ＝４或いは８にすることにより、データ転送単位をそれぞれ、２ＫＢ或いは４ＫＢとすることができる。これらは、ＳＭ＝１のデータフォーマットを４回或いは８回繰り返すことになる。
【００７３】
ホストから、コントローラのファームウェア（ＦＷ）更新を行うモードでは、図に示すような５２８Ｂｙｔｅを転送単位とする書き込みデータ転送が行われる。
【００７４】
ＶＦＡ領域は、デフォルトのデータサイズが８ＭＢであり、リサイズコマンドにより容量変更が可能で、最大３２ＭＢまで選択できる。容量変更単位は、２５６ＫＢである。格納データはデータ本体のみとし、冗長領域データは格納しない。データ書き込み時、入力されたＥＣＣコードは、転送データを確認するためにのみ用いられ、１ビットエラーが発生した場合には訂正する。
【００７５】
リサイズ（Ｒｅｓｉｚｅ）／パスワード（Ｐａｓｓｗｏｒｄ）の設定は次のようなコマンドシーケンスにより行われる。
【００７６】
Ｒｅｓｉｚｅ：＜００ｈ＞−＜ｃｏｎｆｉｇ：Ａ５＞−＜Ｎｅｗ  Ｖａｌｕｅ：１Ｂｙｔｅ＞−＜Ｄｕｍｍｙ：３Ｂｙｔｅ＞−＜５７ｈ＞
Ｐａｓｓｗｏｒｄ  Ｃｈａｎｇｅ：＜００ｈ＞−（Ｃｏｎｆｉｇ：１１＞−＜Ｏｌｄ  ＰＷ（Ｐａｓｓｗｏｒｄ）：２Ｂｙｔｅ＞−（Ｎｅｗ  ＰＷ：２Ｂｙｔｅ＞−＜５７ｈ＞
ＭＤＡ領域の容量は、ＶＦＡ領域の容量の増大、減少に応じて、その分減少、増大する。ＭＤＡアクセスモードの出力時のフォーマットは、＋１６ＢｙｔｅのＳＳＦＤＣモードである。但し、拡張された１６Ｂｙｔｅのうち有効データは、６ＢｙｔｅのＥＣＣデータのみであり、他のデータは無視／無効とされる。
【００７７】
［コマンド構造］
図１１Ａ〜図１１Ｊには、各動作モードのコマンド構造を示している。これらの図で、＜＞はＬＢＡ−ＮＡＮＤメモリへの入力を示し、［］はＬＢＡ−ＮＡＮＤメモリからの出力を示す。また、「Ｂ２Ｒ」は、ビジー／レディ信号ＲＹ／ＢＹがビジーに遷移してからレディに復帰することを示している。
【００７８】
ＰＮＲモードはアドレス入力を必要としない読み出しモードであり、アドレスはダミーとして入れられている（図１１ＡコマンドＮｏ．１）。このＰＮＲモードでは、論理アドレスＬＢＡ＝０から順に、２１２Ｂｙｔｅ単位でデータが読み出される。
【００７９】
ＭＤＡアクセスモードでの読み出し／書き込みは、コマンドに続いて、セクタカウント数＜ＳＣ＞とセクタアドレス（初期値）＜ＳＡ＞を入力する、次のようなコマンドシーケンスにより、複数セクタについて連続的に行われる（図１１ＡコマンドＮｏ．２）。
【００８０】
読み出し：
（１）＜００ｈ＞−（ＳＣ：２Ｂｙｔｅ）−（ＳＡ：３Ｂｙｔｅ）−＜３０ｈ＞−（Ｂ２Ｒ）−［ｄａｔａ］−…＜００ｈ＞−（ＤｕｍｍｙＡｄｄ）−＜３０ｈ＞−［ｄａｔａ］…、或いは
（２）＜００ｈ＞−（ＳＣ：２Ｂｙｔｅ）−（ＳＡ：３Ｂｙｔｅ）−＜３０ｈ＞−（Ｂ２Ｒ）−［ｄａｔａ］−＜Ｆ８ｈ＞−（Ｂ２Ｒ）−［ｄａｔａ］…、或いは
（３）＜００ｈ＞−（ＳＣ：２Ｂｙｔｅ）−（ＳＡ：３Ｂｙｔｅ）−＜３０ｈ＞−（Ｂ２Ｒ）−［ｄａｔａ］−（Ｂ２Ｒ）−［ｄａｔａ］−（Ｂ２Ｒ）−［ｄａｔａ］…。
【００８１】
書き込み：
（１）＜８０ｈ＞−（ＳＣ：２Ｂｙｔｅ）−（ＳＡ：３Ｂｙｔｅ）−＜ｄａｔａ＞−＜１０ｈ＞−（Ｂ２Ｒ）−…＜８０ｈ＞−（ＤｕｍｍｙＡｄｄ）−＜ｄａｔａ＞−＜１０ｈ＞−（Ｂ２Ｒ）…、或いは
（２）＜８０ｈ＞−（ＳＣ：２Ｂｙｔｅ）−（ＳＡ：３Ｂｙｔｅ）−＜ｄａｔａ＞−＜１５ｈ＞−（Ｂ２Ｒ）−＜Ｆ２ｈ＞−＜ｄａｔａ＞−＜１０ｈ＞−（Ｂ２Ｒ）−＜Ｆ２ｈ＞−＜ｄａｔａ＞−＜１０ｈ＞−（Ｂ２Ｒ）…。
【００８２】
ＰＮＡアクセスモードは、ＭＤＡアクセスモードと同様に行われる（図１１ＡコマンドＮｏ．３）。書き込み時は、２１１２Ｂｙｔｅ／ｃｏｍｍａｎｄの書き込みデータを、４２２４Ｂｙｔｅの領域を使用して書き込む。書き込み時、全てのデータはＥＣＣ付きで格納する。
【００８３】
ＶＦＡアクセスモードも、ＭＤＡアクセスモードと同じである（図１１ＡコマンドＮｏ．４）。
【００８４】
モード切り換えのコマンドコードは、ＰＮＲモードからＭＤＡアクセスモードへ、ｓｅｒｉａｌ−ＥＥＰモードからＭＤＡアクセスモードへ、又ＭＤＡアクセスモード−ＰＮＡアクセスモード−ＶＦＡアクセスモード間の切り換えにつき、それぞれ用意されている（図１１ＡコマンドＮｏ．５）。
【００８５】
図１１ＡコマンドＮｏ．７のファームウェア（ＦＷ）再ロードコマンド，“Ｃｏｍｍａｎｄ−９１１”は、フラッシュメモリチップに記憶されている、コントローラのＦＷの再読み出しを行うためのものである。メモリコントローラの動作がおかしくなった場合は、バッファＲＡＭを再構築する必要があるため、このコマンドを実行する。このコマンドでは、バッファＲＡＭのデータをバックアップした後、システムブートが実行され、その後ＭＤＡアクセスモードに戻る。最小ビジー時間は、１ｓである。
【００８６】
ＩＤ読み出しコマンドの実行によって、図１１ＢのコマンドＮｏ．９に示すような、それぞれＩ／Ｏポートに割り付けられたＩＤコードを読み出すことができる。具体的にＩＤコードは、４Ｇｂｉｔ，２値記憶タイプのＮＡＮＤフラッシュメモリ（消去ブロックサイズが１２８ＫＢｙｔｅ，ページ長が２ＫＢｙｔｅ）をエミュレーションするＩＤデータと、実際のＬＢＡ−ＮＡＮＤメモリのＩＤデータとをコマンドにより区別して読み出すことができるようになっている。
【００８７】
図１１Ｃに示すように、ステータス読み出しコマンドにより、ステータス情報をホストに出力することができる。具体的には、図１１Ｃに示すように、一般的なＰａｓｓ／Ｆａｉｌ、転送エラーのＰａｓｓ／Ｆａｉｌ、Ｒｅａｄｙ／Ｂｕｓｙ等の情報と、ＬＢＡ−ＮＡＮＤ特有のパワーセーブモード、動作モードその他の特定情報とをコマンドにより選択することができる。Ｒｅａｄｙ／Ｂｕｓｙ端子とは別に、これらのステータス情報は入出力ポートＩ／Ｏに出力される。
【００８８】
Ｉ／Ｏ１とＩ／Ｏ２のＰａｓｓ／Ｆａｉｌは、前者がサマリビットで１度のコマンドで大量セクタを転送した場合のコマンドのサマリを示し、後者がステータスチェックを実施している直前のデータ転送のみを対象としてＰａｓｓ／Ｆａｉｌの結果を示す。いずれも、転送エラーのＰａｓｓ／Ｆａｉｌを含む。
【００８９】
バスワードの設定、変更は、カスタムコマンドを使用して実行される（図１１ＤコマンドＮｏ．１１）。
【００９０】
ＶＦＡ単位設定コマンドにより、ＶＦＡ領域の容量サイズを２５６ＫＢ単位で最大３２ＭＢまで設定できる（図１１ＤコマンドＮｏ．１２）。入力値は、２５６ＫＢの整数倍とする（“０４ｈ  ００ｈ”から“００ｈ  ００ｈ”まで）。このコマンドは古いＶＦＡデータとＭＤＡデータを消去する。
【００９１】
ＦＷ更新実行コマンドは、ホストからメモリコントローラのバッファＲＡＭに更新したＦＷデータを有効にし、更にこれをＮＡＮＤフラッシュメモリに転送書き込みする（図１１ＤコマンドＮｏ．１３．１）。
【００９２】
アドレスリセットコマンドは、セクタカウント数とセクタアドレスをクリアする（図１１ＤコマンドＮｏ．１３．２）。コマンド終了後は、ＰＮＲモードに戻り、アドレス００ｈから再度ＰＮＲモードを実行することができる。このコマンドは、ＰＮＲで有効である。
【００９３】
ＦＷ再ロードコマンドは、フラッシュメモリからＦＷを再読み込みするもので、ホストからのＦＷ更新が失敗したときに使用する（図１１ＤコマンドＮｏ．１３．３）。
【００９４】
終了コマンドは、読み出し／書き込みを強制終了させるコマンドである。このコマンドを入力すると、その後新規のデータを受け付けることなく、バッファＲＡＭ内に残されているデータを全てフラッシュメモリに書き込む（図１１ＤコマンドＮｏ．１４）。書き込み終了後はホストにＲｅａｄｙを返す。書き込みはパスするまで実施されるが、書き込み時間ｔＰＲＯＧ内に書き込めない場合にはエラー終了とする。
【００９５】
ＦＷ更新の送信コマンド（図１１ＤコマンドＮｏ．１５）は、ＦＷ起因のバグがユーザーに出荷された後に見出された場合に、ＦＷ更新のために用いられる。ユーザーのセット中にＦＷ書き換えコマンドを準備してもらい、市場での簡易なＦＷ更新を行いうる環境を準備する。
【００９６】
コマンドの動作順は、バッファＲＡＭにデータを更新し、次いでそのデータを有効にする。データには、５１２Ｂｙｔｅ毎にＣＲＣ１６データを付加する。メモリコントローラは、データ比較を行って、フェイルの場合には転送エラーをホストに返す。ＳＳＦＤＣのデータ訂正は行わない。
【００９７】
データリフレッシュコマンド（図１１ＤコマンドＮｏ．１６）。これは、推奨コマンドとしてユーザーに公開される。但し、弊害（電源遮断の可能性、消費電力の問題）についても明記する。
【００９８】
セキュリティ消去コマンド（図１１ＤコマンドＮｏ．１７）。これは、ＭＤＡ領域のデータのみを全てフラッシュメモリから消去するコマンドである。
【００９９】
フラッシュキャッシュ（Ｆｌｕｓｈ−ｃａｃｈｅ）コマンド（図１１ＤコマンドＮｏ．１８）は、電源をオフにする前にホストが発行することが推奨されるコマンドである。これにより、コントローラの途中処理を全て終了させ、ホストにＲｅａｄｙを返す。
【０１００】
転送プロトコル設定コマンド（図１１ＥコマンドＮｏ．１９）を用いると、システムが使用する条件を変更することができる。変えることができる条件は、図表に示す通りである。
【０１０１】
即ち、第１バイトで、ＥＣＣ／ＣＲＣ１６のチェック／訂正の条件や、転送セクタサイズ（即ちセクタマルチプル）を設定することができる。ＥＣＣ  Ｃｈｅｃｋ  Ｅｎａｂｌｅでエラービットが検出された場合は、ステータスレジスタにその転送結果が通知される。この段階でデータの再転送を行うことにより、エラーのない正しいデータを書き込むことができる。
【０１０２】
図１１Ｅの表の第２バイトでは、オプショナルな読み出し／書き込みスタイルを設定できる。具体的に読み出しスタイルとしては、通常の読み出しタイプＡに対して、継続コマンド＜４８ｈ／Ｆ８ｈ＞を利用して読み出し動作を継続させるタイプＢと、継続コマンドを用いず、ビジー状態信号（Ｂ２Ｒ）を利用して、（Ｂ２Ｒ）−［Ｄａｔａ｝−（Ｂ２Ｒ）の繰り返しで読み出しを継続させるタイプＣが設定できる。
【０１０３】
書き込みスタイルとしては、通常の書き込みタイプＡと、アドレス入力を省いて書き込み動作を継続させるタイプＢとを設定できる。
【０１０４】
最小ビジー時間設定コマンド（図１１ＦコマンドＮｏ．２０）により、ホストが検知できる最小ビジー時間を、表に示すとおり設定できる。メモリコントローラはビジー時間をそれ以上に設定する。
【０１０５】
パワーセーブモード設定コマンド及びその解除コマンド（図１１ＦコマンドＮｏ．２１及び図１１ＧコマンドＮｏ．２２）により、ＬＢＡ−ＮＡＮＤモジュールの低消費電力モードの設定と解除ができる。
【０１０６】
アドレス情報取得コマンド（図１１ＧコマンドＮｏ．２３）。これにより、表に示すようにアドレス空間の情報を出力することができる。ここでアドレス空間情報とは、セクタアドレスとセクタカウントにそれぞれ何バイトを割り当てるかの情報をいう。
【０１０７】
ＭＤＡ領域容量値取得コマンド（図１１ＨコマンドＮｏ．２４）。これにより、各製品毎のＭＤＡ領域のアロケーションサイズを確認することができる。具体的に５Ｂｙｔｅの論理アドレスで表現した最大アドレス値として、入出力ポートに出力する。例えば、４ＧＢｙｔｅの場合、５Ｂｙｔｅデータは表に示したようになる。
【０１０８】
ピン情報取得コマンド（図１１ＨコマンドＮｏ．２５）。これにより、ＬＢＡ−ＮＡＮＤモジュール検知しているカスタムコントロールピンの状態を示すことができる。具体的には表のように、ＣＯＭＥ，ＣＯＭ０，ＣＯＭ１の状態を表示することができる。
【０１０９】
その他、コントローラがコマンドの意味を解釈するのではなく、ホストデバイスからＬＢＡ−ＮＡＮＤメモリ２０内のホストＩ／Ｆ２５へのアクセスをＮＡＮＤフラッシュメモリ２１に直接伝えるようにするモードへの切り換えを行うパススルーモードコマンド（図１１ＨコマンドＮｏ．２６）、メモリコントローラのＭＰＵ上でファームウェアを更新するファームウェア更新コマンド（図１１ＨコマンドＮｏ．２７）、再読み出しを指示する読み出しリトライコマンド（図１１ＨコマンドＮｏ．２８）がある。
【０１１０】
ＶＦＡ単位取得コマンド（図１１ＩコマンドＮｏ．２９）。これは、ＶＦＡ領域のアロケーションサイズを確認できるコマンドである。
【０１１１】
転送プロトコル取得コマンド（図１１ＩコマンドＮｏ．３０）。これにより、表に示すように、ＬＢＡ−ＮＡＮＤメモリのデータ転送プロトコルを確認することができる。
【０１１２】
最小ビジー時間取得コマンド（図１１ＪコマンドＮｏ．３１）。これにより、ホストは表に示すように、ＬＢＡ−ＮＡＮＤメモリの動作状況を確認することができる。
【０１１３】
図１２は、以上のコマンドをまとめて表示している。
【０１１４】
［基本タイミングダイヤグラム］
以下では、各動作モードでのコマンド、アドレス、データ等の入出力タイミングを具体的に説明する。
【０１１５】
図１３は、コマンド、アドレス、データの入力に共通に適用される基本的なタイミング図である。アドレスラッチイネーブルＡＬＥ、コマンドラッチイネーブルＣＬＥ等が有効になった後、一定のセットアップ時間の待機の後に、書き込みイネーブル／ＷＥを“Ｌ”としてコマンド等の信号入力が可能になり、／ＷＥの“Ｈ”遷移により入力信号がラッチされる。
【０１１６】
図１４は、コマンド入力タイミング図である。コマンドラッチＣＬＥが“Ｈ”、チップイネーブル／ＣＥが“Ｌ”、アドレスラッチイネーブルＡＬＥが無効となりかつ、書き込みイネーブル／ＷＥが“Ｌ”となって、／ＷＥの“Ｈ”遷移に同期してコマンド“ＣＭＤ”の入力が可能になる。
【０１１７】
図１５は、パワーセーブモードのためのコマンド入力タイミング図であり、基本的に図１４と同じである。
【０１１８】
図１６は、データ読み出し後の次のコマンド入力のタイミングを示している。コマンド＜００ｈ＞と＜３０ｈ＞とに挟まれた状態のアドレス入力によりデータ読み出しが可能になる。そして、一定のビジーの後、読み出しイネーブル／ＲＥを入力することにより、これに同期してセクタ単位の読み出しデータＤｏｕｔ０−ＤｏｕｔＮが出力される。
【０１１９】
この後、コマンドラットイネーブルＣＬＥが再度“Ｈ”になり、書き込みイネーブル／ＷＥが“Ｌ”になって、データ読み出し後の次のコマンド＜００ｈ＞の入力が可能になる。
【０１２０】
図１７は、アドレス入力のタイミング図である。アドレスラッチイネーブルＡＬＥが“Ｈ”になり、その“Ｈ”レベルの間に書き込みイネーブル／ＷＥに同期して、２Ｂｙｔｅのセクタカウント数ＳＣ０，ＳＣ１、続いて３ＢｙｔｅのセクタアドレスＳＡ０，ＳＡ１，ＳＡ２が入力される。これにより、セクタカウント数とセクタアドレス（初期値）とで決まる論理アドレス範囲の連続的なデータアクセスが可能になる。
【０１２１】
図１８は、パワーセーブモードでのアドレス入力タイミング図である。その基本は図１７と同じであり、コマンドラッチイネーブルＣＬＥの有効期間ｔＡＤＤＰや、書き込みイネーブル／ＷＥの“Ｈ”，“Ｌ”レベルの時間ｔＷＨＰ，ｔＷＰＰを選択することにより、パワーセーブモードを設定することができる。
【０１２２】
図１９は、データ入力のタイミング図である。コマンド及びアドレス入力に続いて、書き込みイネーブル信号／ＷＥに同期してデータを入力することができる。
【０１２３】
図２０は、セルアレイから読み出されたデータの外部へのシリアル読み出しタイミング図である。セルアレイから読み出されたデータは、読み出しイネーブル／ＲＥに同期して、１Ｂｙｔｅずつシリアル転送して出力することができる。この出力動作の間、ＮＡＮＤフラッシュメモリの書き込み動作は可能であり、ＬＢＡ−ＮＡＮＤメモリはＲｅａｄｙを出力する。
【０１２４】
図２１は、ステータスデータ（Ｐａｓｓ／Ｆａｉｌ，Ｒｅａｄｙ／Ｂｕｓｙその他）の読み出しタイミングである。書き込みイネーブル／ＷＥに同期してステータス読み出し用コマンド“ＣＭＤ”を入力し、その後読み出しイネーブル／ＲＥに同期してステータス“ＳＴ”を読み出すことができる。
【０１２５】
図２２は、コマンド入力、アドレス入力を含めてデータ読み出しサイクルのタイミング図を示している。既に説明したように、第１コマンド＜００ｈ＞と第２コマンド＜３０ｈ＞に挟まれるようにセクタカウント数ＳＣとセクタアドレスＳＡが入力され、セルアレイの読み出しが行われる。
【０１２６】
その後一定のビジー時間の後、図２０で説明したように、読み出しイネーブル／ＲＥのトグルにより、読み出しデータがシリアル出力される。
【０１２７】
図２３は、電源投入時のＳｅｒｉａｌ−ＥＥＰモードのセットアップタイミングを示している。電源投入後の初期セットアップの後、ＬＢＡ−ＮＡＮＤメモリがＲｅａｄｙになった後に、カスタムコントロールピンの信号レベルを確認して、モード設定される。
【０１２８】
具体的に、ＣＯＭＥ＝“Ｈ”，ＣＯＭ０＝“Ｈ”，ＣＯＭ１＝“Ｌ”でＳＰＩモード（即ちＳｅｒｉａｌ−ＥＥＰモード）が設定される。コマンド＜ＦＣｈ＞を入力することにより、モード解除される。
【０１２９】
図２４は、ＰＮＲモード選択の条件をまとめて示している。ここで、“ＰＮＲ  ｗｉｔｈ  ＳＰＩ”と示しているのがＳｅｒｉａｌ−ＥＥＰモードである。通常のＰＮＲモードは、ＣＯＭＥ＝“Ｌ”のみで設定できる他、ＣＯＭＥ＝“Ｈ”，ＣＯＭ０＝ＣＯＭ１＝“Ｈ”でも、或いはＣＯＭＥ＝“Ｈ”，ＣＯＭ０＝ＣＯＭ１＝“Ｌ”によっても設定できる。或いはまた、これらのカスタム制御ピンの一つをオープンとし、他の二つを適当なレベルにすることでも設定できる。
【０１３０】
［ＰＮＲモードの読み出しタイミング］
図２５−図２８は、ＰＮＡ領域のパワーオン時の読み出し動作であるＰＮＲモードのタイミング図である。エラーチェックを伴う場合を示しているが、そのうち図２５は、データ転送にエラーがない場合を示している。
【０１３１】
前述のように、コマンド入力とダミーアドレス入力により、一定のビジー時間の後、読み出しが開始される。ステータスがパス（“Ｐ”）であれば、以下、同様の読み出し動作が第２５６セクタまで繰り返される。
【０１３２】
図２６は、エラー“Ｅ”を示すステータスが得られた場合について、一つの対処法を示している。エラー“Ｅ”を受けて、アドレスをクリアするコマンド“ＦＦｈ”を入力し、最初のアドレスから再度読み出しを行う。
【０１３３】
図２７は、同様にエラー“Ｅ”を示すステータスが得られたときに、電源を強制的にオフにして、再起動し、読み出しを再度行う例である。
【０１３４】
図２８は、ホストがデータチェックを行っていて、データ転送エラーを検知した場合の対処法を示している。このとき、ホストはエラー検出を受けてアドレスクリアコマンド“ＦＦｈ”を入力し、最初のアドレスから再度読み出しを行う。
【０１３５】
図２９は、同じくホストがデータ転送エラーを検知した場合に、そのデータと同じセクタアドレスを再入力して、同じデータを再度読み出す例である。
【０１３６】
図３０は、以上の図２５−図２８で説明したＰＮＲモードの動作を一連のフローとしてまとめたものである。システムをスタートさせ（ステップＳ１）、コマンドとアドレスを入力すると（ステップＳ２）、読み出し動作が開始される。
【０１３７】
ステータスチェックにより（ステップＳ３）、エラーが検出された場合は、エラーシーケンスが行われる（ステップＳ４）。即ち、アドレスクリアコマンド“ＦＦｈ”を入力してアドレスをクリアして最初から読み出し動作を再開する。或いは電源をオフにして最初から読み出し動作を再開する。
ホストによる転送データチェックにより（ステップＳ６）、エラーが検出された場合は、エラーシーケンス（ステップＳ４）を実行するか、或いは同じアドレスのデータを再送するか（ステップＳ５）、の対処法の選択ができる（ステップＳ７）。
【０１３８】
１転送単位のデータ転送にエラーがない場合、全てのデータが読み出されたか否かを判定し（ステップＳ８）、ＮＯであれば、アドレスをインクリメントして（ステップＳ９）、同様の読み出し動作を、全てのデータが読み出されるまで繰り返す。
【０１３９】
［ＭＤＡアクセスモード…読み出しの場合］
次に、ＭＤＡアクセスモードの種々の読み出しアクセスタイミングを説明する。
【０１４０】
図３１は、ＭＤＡ領域の１セクタを読み出す場合のタイミング図である。前述のようにコマンドと共に、セクタカウント数Ｍとセクタアドレス（スタートアドレスＬＢＡ）Ｎを入力する。そして一定のビジーの後、読み出しイネーブル／ＲＥに同期してデータを読み出すことができる。
【０１４１】
図３２は、同じく第１セクタ（ＬＢＡ＝３０ｈ）から第２５６セクタ（ＬＢＡ＝１２Ｆｈ）まで連続して読み出す場合のタイミング図である。各セクタ読み出し後には、コマンドとアドレスを入力するが、これはダミーアドレスである。実際のアドレスは、最初に入力されたセクタアドレス（初期値）とセクタカウント数に従って、内部的に順次インクリメントされる。
【０１４２】
図３３は、同じく第１セクタ（ＬＢＡ＝３０ｈ）から第６４Ｋセクタ（ＬＢＡ＝１００２Ｆｈ）まで連続して読み出す場合のタイミング図である。
【０１４３】
図３４は、読み出しシーケンス内のホストの処理待ち状態（Ｒｅａｄｙ）途中で、終了（ｔｅｒｍｉｎａｔｉｏｎ）コマンド＜ＦＢｈ＞により読み出し動作を中止させた場合である。
【０１４４】
図３５は、多数セクタ読み出し時にデータ転送エラーが発生した場合の処理ダイヤグラムである。ホストはデータ転送エラーを検知すると、ＬＢＡ−ＮＡＮＤに再転送を要求するリトライコマンド＜３１ｈ＞を発行する。これにより同じデータを再度読み出すことができる。
【０１４５】
図３６は、同じくデータ転送エラーが発生した場合の他の処理ダイヤグラムである。この場合ホストは、転送エラーを検知して終了コマンド＜ＦＢｈ＞を発行する。これにより一旦読み出し動作を終了し、再度の読み出しコマンド及びアドレス入力により読み出しを行うことができる。
【０１４６】
図３７〜図４０は、オプショナルな読み出しタイプＢによる読み出しタイミング図である。
【０１４７】
図３７は、転送プロトコル設定コマンドにより設定されるオプショナルな読み出しタイプＢの場合、即ち各セクタデータ読み出し後、継続コマンド＜Ｆ８ｈ＞の入力により読み出し動作を継続させる場合のタイミング図である。但し、出力要求数（セクタカウント数）を越えて継続コマンドクロックを入力した場合には、固定値＜ＦＦｈ＞を出力する。即ち、ＬＢＡ−ＮＡＮＤは、固定値を出力して、ホストから終了コマンドが送られてくるのを待機する状態になる。
【０１４８】
図３８は、継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させ、終了コマンド＜ＦＢｈ＞によりその継続読み出し動作を終了する場合のタイミング図である。
【０１４９】
図３９は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させながら、リトライコマンド＜３１ｈ＞の入力により、直前の読み出しと同じセクタデータを再転送させる場合のタイミング図である。
【０１５０】
図４０は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させながら、同じ継続コマンド＜Ｆ８ｈ＞による割り込みを行って、データ読み出し動作をスキップさせる場合のタイミング図である。この例では、１セクタがデータＤ０−Ｄ２１１１の２１１２Ｂｙｔｅであって、第２セクタの読み出し中、データＤ０−Ｄ２５６まで読み出した段階で継続コマンド＜Ｆ８ｈ＞を入力して、読み出し動作をスキップさせている。
【０１５１】
次に、ＭＤＡアクセスモードのオプショナルな読み出しスタイルＣを用いた読み出しアクセスを、図４１〜図４４を用いて説明する。
【０１５２】
図４１〜図４４は、セクタ単位の読み出し動作毎にコマンドサイクルを入れることなく、読み出し動作を継続させる場合のタイミング図である。図４１は、読み出しイネーブル／ＲＥのみで連続してデータ読み出しを行い、／ＲＥ入力が出力要求数を越えた場合には、固定値＜ＦＦｈ＞を出力する例を示している。ＬＢＡ−ＮＡＮＤメモリは、固定値を出力してホストから終了コマンドが送られるのを待つ。
【０１５３】
図４２は、図４１と同様の読み出し動作において、終了コマンド＜ＦＢｈ＞により読み出し動作を終了させる場合のタイミング図である。
【０１５４】
図４３は、図４１と同様の読み出し動作において、例えばホストがデータ転送エラーを検出して、データ転送リトライコマンド＜３１ｈ＞を発行し、同じデータを再送する場合のタイミング図である。
【０１５５】
図４４は、図４１と同様の読み出し動作において、終了コマンド＜ＦＢｈ＞により一旦読み出し動作を終了させ、新たなコマンド発行により再度読み出し動作を行う場合のタイミング図である。
【０１５６】
図４５及び図４６は、読み出し動作中に不正アクセスがあった場合のＭＤＡアクセスモードの読み出しタイミング図である。この不正アクセスの対応については、ＶＦＡアクセスモード、ＰＮＡアクセスモードも同様である。
【０１５７】
図４５は、読み出しコマンド実行中に、そのコマンドを終了させることなく、新しいコマンドが入力された場合である。ここでは、ＬＢＡ＝３０ｈのセクタデータ読み出し後、新しいコマンドとアドレスが入力された例を示している。この場合、新しいアドレスはダミーとして扱い、先に入力されたアドレスに従って引き続き読み出しが行われる。
【０１５８】
図４６は、読み出しコマンド実行中に、これを終了させることなく、書き込みコマンドが入力された場合である。この場合、先の読み出しコマンドは自動的に終了し、書き込みコマンドが有効になる。
【０１５９】
なお、セクタマルチプルがＳＭ＝４或いは８の場合であって、そのセクタカウント数以下の段階で読み出しを終了して次に移行するためには、終了コマンドの発行を必要とする。
【０１６０】
［ＭＤＡアクセスモード…書き込みの場合］
次に、ＭＤＡアクセスモードの書き込みタイミング例を説明する。
【０１６１】
図４７は、ＭＤＡアクセスモードの１セクタの書き込みタイミング図である。書き込みコマンド及び書き込みアドレス（即ちセクタカウント数＝１とセクタアドレス）を入力し、１セクタの書き込みデータを入力することにより、ＮＡＮＤフラッシュメモリに書き込みが行われる。書き込みが行われている間、ホストにはビジー（Ｂｕｓｙ）が出力される。
【０１６２】
書き込み終了後、ステータス読み出しコマンド＜７０ｈ＞を入力すると、ステータスデータが読み出される。
【０１６３】
図４８は、同じスタート論理アドレスＬＢＡ＝３０ｈで、セクタカウント数で設定される２５６セクタを連続的に書き込む場合のタイミング図である。各セクタの書き込みがステータスデータ（“Ｐ”）によりパスが確認されたら、ダミーアドレス入力と書き込みデータ入力を繰り返すことにより、２５６セクタまでの書き込みが連続的に行われる。
【０１６４】
図４９は同様に、ダミーアドレス入力を伴って６４Ｋセクタまで連続して書き込みを行う場合のタイミング図である。
【０１６５】
図５０は、スタートアドレスＬＢＡ＝３０ｈで開始された書き込みシーケンスの中の書き込みレディ状態（Ｒｅａｄｙ）で終了コマンド＜ＦＢｈ＞を入力した場合であり、これにより書き込みシーケンスは強制終了となる。
【０１６６】
図５１は、書き込みコマンドのステータスが書き込みエラー（“Ｅ”）を示した場合の推奨処理タイミング図である。書き込みエラーが、ＥＣＣで訂正不可能なものである場合には、図示のように同じアドレスを入力し直して、再転送を行う。
【０１６７】
書き込みステータス情報は、図５２に示すように、Ｐａｓｓの場合、ＥＣＣで訂正可能な転送エラーの場合、ＥＣＣで訂正不可能な転送エラーの場合、書き込みがフェイルした場合、の４通りがＩ／Ｏポートに割り付けられて区別される。従ってこれを判別して、データ再書き込みを行い、或いは書き込みシーケンスを終了する、といった選択ができる。
【０１６８】
図５３は、オプショナルな書き込みスタイルの場合のタイミング図であり、ダミーアドレス入力を行うことなく、コマンド＜８０ｈ＞とデータ入力により、書き込みを継続させる。
【０１６９】
図５４及び図５５は、不正アクセスがあった場合である。この不正アクセスの場合の対処法は、ＰＮＡアクセスモード、ＶＦＡアクセスモードでも同様である。
【０１７０】
図５４は、書き込みコマンド実行中に、これを終了することなく、新たな書き込みコマンド及びアドレスが入力された場合である。この場合、新たに入力されたアドレスはダミーアドレスとして扱われるため、そのアドレス内容は無視される。即ち、最初に入力されたセクタカウント数とアドレス初期値とによる決まる次のセクタの書き込みが行われる。
【０１７１】
図５５は、書き込みコマンド実行中に読み出しコマンドが入力された場合である。この場合は、ＬＢＡ−ＮＡＮＤメモリは書き込みを終了し、読み出しコマンドを実行する。
【０１７２】
［ＰＮＡアクセスモード…読み出しの場合］
次に、ＰＮＡ領域をアクセスするモード即ちＰＮＡアクセスモードのうち、まず読み出しアクセスを説明する。ＰＮＡアクセスモードでは、アクセス単位のセクタ長が２ＫＢ（＝２１１２Ｂｙｔｅ）、最大セクタカウント数が２５６セクタ、最大容量が５１２ＫＢ（＝５４０，６７２Ｂｙｔｅ）である。
【０１７３】
図５６は、先頭アドレスＬＢＡ＝００ｈを入力して、２５６セクタ（即ち、ＰＮＡ領域全体）を読み出す場合のタイミング図である。２Ｂｙｔｅのセクタカウント数、３Ｂｙｔｅのセクタアドレスは、それぞれ最初の１Ｂｙｔｅ＜００ｈ＞のみ有効であり、その他はダミーである。
【０１７４】
図５７は、読み出し動作を、Ｒｅａｄｙ状態で終了コマンド＜ＦＢｈ＞を入力することにより強制終了させる場合である。
【０１７５】
図５８は、Ｒｅａｄｙ状態で読み出しリトライコマンド＜３１ｈ＞を入力することにより、直前の読み出しデータを再度出力する場合である。
【０１７６】
図５９〜図６５は、ＰＮＡアクセスモードのオプショナルな読み出しスタイルを示している。そのうち、図５９〜図６２は、転送プロトコル設定コマンドにより設定される読み出しタイプＢの場合、即ち継続コマンド＜Ｆ８ｈ＞を用いて読み出し動作を継続させる場合である。
【０１７７】
即ち図５９では、各セクタデータ読み出し後、継続コマンド＜Ｆ８ｈ＞の入力により読み出し動作を継続させる。但し、出力要求数（セクタカウント数）を越えて継続コマンドクロックを入力した場合には、固定値＜ＦＦｈ＞を出力する。ＬＢＡ−ＮＡＮＤメモリは、固定値を出力した場合には、ホストから終了コマンドが送られることでコマンドが終了する。
【０１７８】
図６０は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させ、終了コマンド＜ＦＢｈ＞によりその継続読み出し動作を終了する場合のタイミング図である。
【０１７９】
図６１は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させながら、リトライコマンド＜３１ｈ＞の入力により、直前の読み出しと同じセクタデータを再転送させる場合のタイミング図である。
【０１８０】
図６２は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させながら、同じ継続コマンド＜Ｆ８ｈ＞による割り込みを行って、データ読み出し動作をスキップさせる場合のタイミング図である。この例では、１セクタがデータＤ０−Ｄ２１１１の２１１２Ｂｙｔｅであって、第２セクタの読み出し中、データＤ０−Ｄ２５６まで読み出した段階で継続コマンド＜Ｆ８ｈ＞を入力して、読み出し動作をスキップさせている。
【０１８１】
図６３〜図６５は、転送プロトコル設定コマンドにより設定される読み出しタイプＣの場合、即ち継続コマンド＜Ｆ８ｈ＞を用いることなく、読み出し動作を継続させる場合である。
【０１８２】
図６３では、ビジー状態信号を挟んで順次セクタデータ読み出しを継続させる。但し、セクタカウント数を越えた場合には、固定値＜ＦＦｈ＞を出力する。即ち、ＬＢＡ−ＮＡＮＤメモリは、固定値を出力して、ホストから終了コマンドが送られることでコマンドは終了する。
【０１８３】
図６４は、同様の読み出しタイプＣで読み出し動作を継続させながら、終了コマンド＜ＦＢｈ＞によりその継続読み出し動作を終了する場合のタイミング図である。  
【０１８４】
図６５は、同様の読み出しタイプＣで読み出し動作を継続させながら、リトライコマンド＜３１ｈ＞の入力により、直前の読み出しと同じセクタデータを再転送させる場合のタイミング図である。
【０１８５】
［ＰＮＡアクセスモード…書き込みの場合］
次に、ＰＮＡアクセスモードの書き込みタイミングについて説明する。
【０１８６】
図６６は、先頭アドレスＬＢＡ＝００ｈの入力により、ＰＮＡ領域の全セクタ（２５６セクタ）の書き込みを行う場合のタイミング図である。書き込みベリファイがパス（“Ｐ”）であることを確認して、ダミーアドレスと共に書き込みデータを入力することにより、連続的に書き込みを行うことができる。
【０１８７】
図６７は、終了コマンド＜ＦＢｈ＞の入力により、書き込みを強制終了させる場合のタイミング図である。
【０１８８】
図６８は、ホストが書き込みエラー“Ｅ”を検知した場合に、同じアドレスとデータを再転送して書き込みを行う例である。
【０１８９】
図６９は、転送プロトコル設定コマンドにより設定されるオプショナル書き込みスタイルを用いた書き込みタイミング図である。この場合、ダミーアドレスの入力なしに、ビジー信号間に書き込みデータを挟む形で順次書き込みデータを入力して、６４Ｋセクタまでの書き込みができる。
【０１９０】
［ＶＦＡアクセスモード…読み出しの場合］
次に、ＶＦＡアクセスモードの読み出しタイミングを説明する。ＶＦＡ領域のデフォルトセクタ長は、５１２Ｂｙｔｅ（又は５２８Ｂｙｔｅ）である。これは、転送プロトコル変更コマンドにより、２ＫＢ（＝２１１２Ｂ：Ｍｕｌｔｉｐｌｅ＝４）又は４ＫＢ（＝４２２４Ｂ：Ｍｕｌｔｉｐｌｅ＝８）に変更することができる。またその際、拡張１６Ｂｙｔｅの付加の可否と、その１６Ｂｙｔｅを付加した場合のデータ転送系の確認のためのＥＣＣ機能採用の可否を決めることができる。
【０１９１】
ＶＦＡ領域の容量は、ＶＦＡリサイズコマンドを利用して変更ができる。
【０１９２】
図７０は、デフォルト読み出しタイプにより、スタートアドレスＬＢＡ＝００ｈの入力でＶＦＡの２５６セクタを読み出す場合のタイミングである。
【０１９３】
図７１は、読み出し動作を、Ｒｅａｄｙ状態で終了コマンド＜ＦＢｈ＞を入力することにより強制終了させる場合である。
【０１９４】
図７２は、Ｒｅａｄｙ状態で読み出しリトライコマンド＜３１ｈ＞を入力することにより、直前の読み出しデータを再度出力する場合である。
【０１９５】
図７３〜図７９は、ＶＦＡアクセスモードのオプショナルな読み出しスタイルを示している。そのうち、図７３〜図７６は、転送プロトコル設定コマンドにより設定される読み出しタイプＢの場合、即ち継続コマンド＜Ｆ８ｈ＞を用いて読み出し動作を継続させる場合である。
【０１９６】
即ち図７３では、各セクタデータ読み出し後、継続コマンド＜Ｆ８ｈ＞の入力により読み出し動作を継続させる。但し、出力要求数（セクタカウント数）を越えて継続コマンドクロックを入力した場合には、固定値＜ＦＦｈ＞を出力する。ＬＢＡ−ＮＡＮＤメモリは、固定値を出力して、ホストから終了コマンドが送られると、コマンドは終了する。
【０１９７】
図７４は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させ、終了コマンド＜ＦＢｈ＞によりその継続読み出し動作を終了する場合のタイミング図である。
【０１９８】
図７５は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させながら、リトライコマンド＜３１ｈ＞の入力により、直前の読み出しと同じセクタデータを再転送させる場合のタイミング図である。
【０１９９】
図７６は、同様に継続コマンド＜Ｆ８ｈ＞により読み出し動作を継続させながら、同じ継続コマンド＜Ｆ８ｈ＞による割り込みを行って、データ読み出し動作をスキップさせる場合のタイミング図である。この例では、１セクタがデータＤ０−Ｄ５２７の５２８Ｂｙｔｅであって、第２セクタの読み出し中、データＤ０−Ｄ２５６まで読み出した段階で継続コマンド＜Ｆ８ｈ＞を入力して、読み出し動作をスキップさせている。
【０２００】
図７７〜図７９は、転送プロトコル設定コマンドにより設定される読み出しタイプＣの場合、即ち継続コマンド＜Ｆ８ｈ＞を用いることなく、読み出し動作を継続させる場合である。
【０２０１】
図７７は、ビジー状態信号を挟んで順次セクタデータ読み出しを継続させる場合である。
【０２０２】
図７８は、同様の読み出しタイプＣによる継続読み出し動作を、終了マンド＜ＦＢｈ＞により終了する場合のタイミング図である。
【０２０３】
図７９は、同様の読み出しタイプＣで読み出し動作を継続させながら、リトライコマンド＜３１ｈ＞の入力により、直前の読み出しと同じセクタデータを再転送させる場合のタイミング図である。
【０２０４】
［ＶＦＡアクセスモード…書き込みの場合］
図８０は、スタートアドレスＬＢＡ＝００ｈの入力により２５６セクタの書き込みを行う場合について、コマンド、アドレス及び１セクタの書き込みデータ入力までを示し、図８１は、書き込みベリファイパス“Ｐ”を受けて２５６セクタまでの書き込みデータ入力までを示している。
【０２０５】
図８２は、スタートアドレスＬＢＡ＝３０ｈで開始された書き込みシーケンスの中の書き込みレディ状態（Ｒｅａｄｙ）で終了コマンド＜ＦＢｈ＞を入力した場合であり、これにより書き込みシーケンスを終了できる。
【０２０６】
図８３は、書き込みコマンドのステータスが転送エラー（“Ｅ”）を示した場合の推奨処理タイミング図である。転送エラーが訂正不可能なものである場合には、図示のように同じアドレスを入力し直して、再転送を行う。
【０２０７】
図８４は、ダミーアドレス入力を行うことなく、各セクタの書き込みデータを入力するオプショナル書き込みスタイルの場合のタイミング図である。
【０２０８】
［コマンドダイヤグラム概要］
図８５〜図８７は、以上に説明した読み出し／書き込みアクセスのコマンドダイヤグラム概要を示している。  
【０２０９】
図８５は、電源投入時、ＰＮＲモードが設定される場合である。ＰＮＲモードがセットアップされ、コマンド“ＣＭＤ”とアドレス“ＡＤＤ”が入力されて、一定のビジー時間の後、ステータス“ＳＴ”のチェックが行われる。
【０２１０】
ステータス・エラーに対しては、二つの対処法がある。一つは、電源をオフにすることなく、コマンド＜ＦＦｈ＞により最初のＰＮＲモードセットアップに戻ってセットアップからやり直す方法（アドレスリセット）である。もう一つは、電源をオフにし、電源再投入から始める方法である。
【０２１１】
読み出しデータについては、転送チェックが行われる。転送エラーが検知された時は、同じデータを再度転送する。
【０２１２】
図８６は、ＰＮＡ，ＶＦＡ，ＭＤＡの各アクセスモードの読み出しアクセスの場合である。最初のコマンドによるスタートセットアップの後、コマンド及びアドレスが入力され、一定のビジーの後、ステータス“ＳＴ”のチェックが行われる。
【０２１３】
ステータス・エラーに対しては、二つの対処法がある。一つは、コマンド＜ＦＤｈ＞により最初のセットアップに戻ってセットアップからやり直す方法（ソフトリセット）である。もう一つは、終了コマンド＜ＦＢｈ＞を発行して、最初のコマンド入力に戻る方法である。
【０２１４】
読み出しデータについては、転送チェックが行われる。転送エラーが検知された時は、同じデータを再度転送する。
【０２１５】
図８７は、ＰＮＡ，ＶＦＡ，ＭＤＡの各アクセスモードの書き込みアクセスの場合である。最初のコマンドによるスタートセットアップの後、コマンド、アドレス書き込みデータが入力される。ステータス“ＳＴ”のチェックでデータ転送エラーが検出された場合は、再度書き込みデータを入力する。
【０２１６】
また、書き込みシーケンスの途中で終了コマンド＜ＦＢｈ＞を発行して、書き込み動作を終了し、最初からやり直すことができる。
【０２１７】
［その他のコマンドシーケンス］
以下には、その他のコマンドシーケンスの具体的なタイミング図を説明する。図８８〜図９０は、モード切り換え用のコマンドシーケンスである。
【０２１８】
図８８は、ＭＤＡアクセスモードへの切り換えコマンド＜ＦＣｈ＞の入力タイミングを示している。その後一定のビジー期間を経て、モードが切り換えられる。これは、（ａ）ＰＮＡアクセスモード、ＶＦＡアクセスモードからＭＤＡアクセスモードへの切り換えの他、（ｂ）ＰＮＲアクセスモード或いはＳｅｒｉａｌ−ＥＥＰモードからのＥｘｉｔにも使用される。（ａ）の場合は、元のモードに再び戻ることができるが、（ｂ）の場合は、元のモードが電源オン時にのみ設定可能な読み出しモードであって、元には戻れない。
【０２１９】
図８９は、ＭＤＡ或いはＶＦＡアクセスモードからＰＮＡアクセスモードへ、図９０は、ＭＤＡ或いはＰＮＡアクセスモードからＶＦＡアクセスモードへの切り換えコマンドシーケンスである。
【０２２０】
図９１及び図９２は、過去に使用されていたコマンドのうち、ＮＯＰコマンドとして登録するものを示している。図９１の＜６０ｈ＞−＜Ｄ０ｈ＞は、旧消去コマンドであり、適当なアドレスに登録される。図９２の＜ＦＦｈ＞は、旧リセットコマンドである。但しこれは、ＰＮＲモードのアドレスリセットコマンドとしては有効とする（図８５参照）。
【０２２１】
図９３は、メモリコントローラに必要なファームウェア（ＦＷ）の再ローディングコマンド＜ＣＭＤ＞のシーケンスである。コントローラはこのコマンドを受け取ると、それまでのコマンドを終了して、バッファＳＲＡＭのデータをフラッシュメモリチップにバックアップ書き込みを行い（ｓｔｅｐ１）、その後フラッシュメモリチップのＦＷを読み出し転送して再ロードする（ｓｔｅｐ２）。コマンド実行後、システムブートが実行されて、Ｒｅａｄｙ状態に戻る。
【０２２２】
図９４は、ＬＢＡ−ＮＡＮＤメモリがＢｕｓｙ状態にスタックしている場合に、強制的にこれをＲｅａｄｙ状態に戻すコマンド＜ＦＥｈ＞のタイミング図を示している。
【０２２３】
図９５は、ＩＤデータ読み出しコマンドシーケンスを示している。これには、前述のように、擬似的ＩＤコードデータを読み出す場合と、本来のＬＢＡ−ＮＡＮＤメモリのＩＤコードを読み出す場合とのコマンドが用意されている（図１１Ｂ参照）。
【０２２４】
図９６は、ステータス読み出しコマンドシーケンスである。ＬＢＡ−ＮＡＮＤメモリは二種のステータスを持つ。図１１Ｃに示すように、コマンド＜７０ｈ＞により出力される一般的なステータスと、コマンド＜７１ｈ＞により出力されるＬＢＡ−ＮＡＮＤ特有のステータスである。
【０２２５】
図９７は、パスワード設定コマンドのタイミング図である。デフォルトのパスワードは、“ＦＦｈＦＦｈ”であり、その間パスワード認証機能はディセーブルとする。このコマンドを使用して、ユーザー特定のパスワードを設定した後に、パスワード認証機能はイネーブルとなる。このコマンド実行時はステータスチェックを行うことが好ましい。図９７では、ステータスコマンド＜７１ｈ＞によりパス“Ｐ”が得られた場合を示している。
【０２２６】
図９８は、ＶＦＡ単位設定コマンドのタイミング図である。前述のようにＶＦＡ領域は拡張できる。このコマンドでＶＦＡ領域の容量を変更することができる。ＶＦＡ領域の容量を増やすと、ＭＤＡ領域はその増加分の倍の容量が減る。このコマンド実行時もステータスチェックを行うことが好ましく、ステータスコマンド＜７１ｈ＞によりパス“Ｐ”が得られた場合を示している。
【０２２７】
図９９は、コントローラのＦＷ更新後のリセットコマンドのタイミング図である。このコマンドを入力することにより、バッファＲＡＭでＦＷがリフレッシュされ（Ｓｔｅｐ１）、これがメモリチップに書き込まれる（ｓｔｅｐ２）。このメモリチップへのデータフラッシュ（Ｄａｔａ  Ｆｌｕｓｈ）は、例えばハードウェアシーケンサ２７を用いて制御される。
【０２２８】
図１００は、アドレスクリアコマンド＜ＦＦｈ＞のタイミング図である。このコマンドはＰＮＲモードでのみ有効である。
【０２２９】
図１０１は、ＦＷ再ロードコマンド＜ＦＤｈ＞のタイミング図である。このコマンドにより、フラッシュメモリからＦＷが再読み出しされて、コントローラのバッファＳＲＡＭにロードされる。このデータ読み出し転送もバードウェアシーケンサ２７を用いて制御される。
【０２３０】
図１０２は、現在進行中の読み出し／書き込みを終了させるコマンド＜ＦＢｈ＞のシーケンスを示している。このコマンドによる対応は次のようになる。  
【０２３１】
Ｒｅａｄｙ期間であってデータ読み出し中は、その出力が終了した後にデータバッファをクリアする。書き込みデータが入力されている場合には、受け取った書き込みデータをフラッシュメモリに書き込んだ後、データバッファをクリアしてコマンドを終了する。データ読み出し中でなければ、データバッファをクリアしてコマンドを終了する。書き込みデータ入力中でなければ、既に受け取っている書き込みデータをフラッシュメモリに書き込んだ後データバッファをクリアしてコマンドを終了する。
【０２３２】
Ｂｕｓｙ期間はコマンドを受け付けない。
【０２３３】
図１０３は、ＦＷ更新のためのホストからＬＢＡ−ＮＡＮＤメモリへのデータ転送コマンドシーケンスである。５２８Ｂｙｔｅのデータ構成は、５１２Ｂｙｔｅデータ本体＋２Ｂｙｔｅダミーデータ＋２ＢｙｔｅＣＲＣ１６＋１１Ｂｙｔｅダミーデータ＋１Ｂｙｔｅアドレスである。最後の５２８Ｂｙｔｅ目がアドレスになる。
【０２３４】
データは常に、５２８Ｂｙｔｅ単位でＭｕｌｔｉｐｌｅ＝４でデータ転送が行われる。図では、データ転送単位が２ＫＢｙｔｅの場合を示しており、５Ｂｙｔｅのアドレスと共に２ＫＢｙｔｅのデータが送られる。図の例では、ステータスチェックにより転送エラー“Ｆａｉｌ”が検出された場合を示しており、このとき同じデータが再度転送される。
【０２３５】
５Ｂｙｔｅアドレスは、第１，第２，第４及び第５バイトがダミーであり、第３バイトがコードページである。
【０２３６】
図１０４は、コントローラＦＷの更新シーケンスを示している。ホストデバイス（Ｍｕｓｉｃ  Ｅｎｇｉｎｅ）がコマンドとＦＷデータを順次ＬＢＡ−ＮＡＮＤメモリに送る。ＬＢＡ−ＮＡＮＤメモリのホストインタフェースがそれを受けると、メモリコントローラはそのＦＷをバッファＳＲＡＭにダウンロードする。
【０２３７】
ホストがリセットコマンド＜ＦＡｈ＞を入力し、ＬＢＡ−ＮＡＮＤメモリがビジーになると、バッファＳＲＡＭ上でＦＷがリフレッシュされ、順次フラッシュメモリに書き込まれる。
【０２３８】
図１０５は、上述のＦＷ更新コマンドのエラー処理の概要を示している。スタートセットアップ後、第１コマンドとアドレス、そしてデータがＬＢＡ−ＮＡＮＤメモリに転送される。データ転送はステータス“ＳＴ”によりチェックされ、ホストはエラーを検出した場合はデータの再転送を行う。
【０２３９】
第２コマンド入力の後、一定のビジー期間をおいて、以下同様の動作が繰り返される。最終的なＦＷ更新のステータスチェックでエラーの場合はコマンドをソフトリセットしてＦＷ更新を諦め、エラーがない場合はＦＷのＮＡＮＤフラッシュへの書き込みコマンドであるＦＡｈを発行して、ＦＷ更新を実行する。
【０２４０】
図１０６は、データリフレッシュコマンドのタイミング図である。このコマンドは、フラッシュメモリに記録されているデータの整合性を確認するためのものである。ベリファイ読み出ししたデータが化けているブロックが発見された場合は、スペアブロックとの入れ替えが行われ、元のブロックはスペアブロックとして再利用される。
【０２４１】
このコマンドは、バックグラウンドコマンドとして、Ｒｅａｄｙ／ＢｕｓｙピンはＲｅａｄｙ状態を出力する。このコマンドの採用に伴って、データリフレッシュステータスコマンドと、データリフレッシュ終了コマンドを新設することが必要になる。
【０２４２】
図１０７は、ＭＤＡ領域のデータをセキュリティのためフラッシュメモリから全て消去するコマンドである。
【０２４３】
図１０８は、電源オフの前に入力することが推奨される、ＬＢＡ−ＮＡＮＤメモリが実行している全ての処理を終了するためのフラッシュキャッシュコマンドである。即ち、このコマンド＜Ｆ９ｈ＞を実行し、一定のビジー期間の後レディになると、全ての処理が終わったことを示す。この状態で電源をオフにすれば、処理が完全に終了していない状態で電源をオフにすることによるシステム傷害を避けることができる。
【０２４４】
図１０９は、転送プロトコル設定コマンドのタイミング図である。デフォルトのデータ転送フォーマットは、１セクタ＝５２８ＢｙｔｅでＥＣＣ訂正する、というものである。コンフィグレーションコマンドに続くデータ入力で、図１１Ｄに示したようなデータ転送プロトコルが設定できる。
【０２４５】
図１１０は、最小ビジー時間設定コマンドのタイミング図である。コンフィグレーションコマンドに続く１Ｂｙｔｅのデータ入力で、図１１Ｆに示したように最小ビジー時間を決めることができる。
【０２４６】
図１１１は、パワーセーブモード設定コマンドのタイミング図である。このコマンドにより、読み出し／書き込みアクセス共に、通常動作より低消費電力の動作モードになる。
【０２４７】
図１１２は、具体的に読み出し動作にパワーセーブモードを適用した場合であり、パワーセーブモード設定によりビジー期間等が通常より長く設定される。
【０２４８】
図１１３は、他のパワーセーブモード設定法である。パワーセーブモードコマンド入力及びひき続くアドレス入力後のビジー期間と、コマンドラッチイネーブルＣＬＥのタイミングの間にオフセット時間を設定することにより、低消費電力化が可能になる。
【０２４９】
図１１４は、パワーセーブモード脱出コマンドのタイミング図である。このコマンドにより、パワーセーブモードを通常モードに再設定することができる。
【０２５０】
図１１５は、アドレス取得コマンドのタイミング図である。このコマンドにより、ＬＢＡ−ＮＡＮＤメモリのアドレスのラッチサイクルの規定値をホストに知らせることができる。
【０２５１】
図１１６は、最大容量取得コマンドのタイミング図である。このコマンドにより、ＬＢＡ−ＮＡＮＤメモリがサポートしているＭＤＡ領域とＶＦＡ領域を足した総セクタ数を、５Ｂｙｔｅデータで表示することができる。１セクタは５１２Ｂｙｔｅである。
【０２５２】
図１１７は、ピン情報取得コマンドのタイミング図である。このコマンドにより、ホストは、ＬＢＡ−ＮＡＮＤメモリが検知しているコモンピン（ＣＯＭＥ，ＣＯＭ０，ＣＯＭ１）のレベルを確認することができる。
【０２５３】
図１１８は、読み出しデータ再送要求コマンドのタイミング図である。ホストが転送フェイルを検出したときに、このコマンド＜３１ｈ＞を入力すると、ＬＢＡ−ＮＡＮＤメモリは同じ読み出しデータを再送する。
【０２５４】
［追加実施の形態］
図１１９，図１２０及び図１２１はそれぞれ、ＭＤＡ及びＶＦＡに適用されるセクタ読み出しの３タイプ即ち、タイプＡ，Ｂ及びＣのタイミング図を、ステータス情報“Ｓｔａｔｕｓ_1”と共に示している。いずれも、２バイトのセクタカウントＳＣと３バイトのセクタアドレスＡＤによりスタートアドレスを指定する例である。
【０２５５】
転送データ長は、転送プロトコルにより６オプション即ち、５１２Ｂｙｔｅｓ×Ｎまたは（５１２＋１６Ｂｙｔｅｓ）×Ｎ（Ｎ＝１，４，８）のなかから選ばれるが、ここではＮ＝４の例を示している。データ長の＋１６Ｂｙｔｅｓは、ＣＲＣ，ＥＣＣ等による転送データチェック用ビットである。
【０２５６】
図１１９のタイプＡは、セクタＮ〜Ｎ＋３のデータ読み出しの後、ダミーのセクタアドレス入力＜００ｈ＞−＜ｘｘ＞−＜３０ｈ＞（ｘｘは５Ｂｙｔｅｓのダミーアドレス）を行って、次のセクタ読み出しを続ける例である。
【０２５７】
図１２０のタイプＢは、セクタＮ〜Ｎ＋３の読み出しの後、継続用コマンド＜Ｆ８ｈ＞の入力により、次のセクタ読み出しを続ける例である。
【０２５８】
図１２１のタイプＣは、セクタＮ〜Ｎ＋３の読み出しの後、継続のためのコマンド入力なしに、次のセクタ読み出しを続ける例である。
【０２５９】
図１１９〜図１２１のいずれも、“Ｓｔａｔｕｓ_1”読み出しにより、内部的なＲｅａｄｙ／Ｂｕｓｙとは別に、入出力パッドＩ／Ｏ１〜Ｉ／Ｏ８のなかのＩ／Ｏ６を利用して、最初のデータ読み出しからセクタ読み出しの最終データパケットがくるまで連続してビジー状態（Ｉ／Ｏ６＝“０”）を表示する例を示している。
【０２６０】
“Ｓｔａｔｕｓ_1”読み出しは、次のようなコマンドシーケンスとなる。＜７０ｈ＞−［Status_1 value]。
【０２６１】
図１２２及び図１２３は、ＭＤＡ及びＶＦＡに適用されるセクタ書き込みの２タイプ即ち、タイプＡ及びＢのタイミング図を、やはりステータス情報“Ｓｔａｔｕｓ_1”と共に示している。いずれも、２バイトのセクタカウントＳＣと３バイトのセクタアドレスＡＤによりスタートアドレスを指定する例である。
【０２６２】
図１２２のタイプＡは、セクタＮ〜Ｎ＋３のデータ書き込みの後、ダミーのセクタアドレス入力＜８０ｈ＞−＜ｘｘ＞を行って、次のセクタ書き込みを続ける例である。
【０２６３】
図１２３のタイプＢは、セクタＮ〜Ｎ＋３の書き込み後、ダミーのセクタアドレス入力なしに、次のセクタ書き込みを続ける例である。
【０２６４】
ちなみに、ステータス情報“Ｓｔａｔｕｓ_1”の読み出しモードは、ＰＮＲモード下の場合（図１２４）、ＶＦＡ／ＭＤＡモード下の場合（図１２５）及びブートコードメンテナンスモード下の場合（図１２６）がある。いずれも、前述したコマンドシーケンスに従って、［Status_1 value]を読み出した後、データ読み出し或いは書き込みを引き続き行
う場合は、＜００ｈ＞を入れることにより、データ読み出し或いは書き込みモードに復帰させる必要がある。図１１９〜図１２３に示したステータス“Ｓｔａｔｕｓ_1”は、Ｉ／Ｏ６を利用して、セクタ読み出しあるは書き込みの最終データパケットまで連続してビジー状態を表示させる図１２５のそれである。
【０２６５】
ホストは、“Ｓｔａｔｕｓ_1”のＩ／Ｏ６を利用して、ＬＢＡ−ＮＡＮＤメモリシステムがセクタ読み出し、セクタ書き込みの一連動作仕掛かり中であるのか、既にその一連動作を完了して、新たな動作を受け付け可能状態になっているかを検知することができる。
これにより、マルチタスク動作を行うホストの場合に、セクタ読み出しを行うアプリケーションを実行中に優先度の高い新たなタスクが発生し、ＬＢＡ−ＮＡＮＤメモリシステムに対して新たなアクセスを実行しようとする際等に、“Ｓｔａｔｕｓ_1”のＩ／Ｏ６がビジーであれば、図５０に示すターミネートコマンド＜ＦＢｈ＞を発行し、継続していた一連仕掛かり動作を完了させた上で、新たなタスクに対応したＬＢＡ−ＮＡＮＤメモリシステムアクセスを開始することができる。
【０２６６】
［ＬＢＡ−ＮＡＮＤシステム−まとめ］
図１２７は、図８及び図９で説明した動作モード切り換え動作を含んで、ＬＢＡ−ＮＡＮＤメモリの動作モード概要を示している。電源投入による初期セットアップの後、所定のコマンド入力により、ＰＮＡのデータを読み出すＰＮＲモード又はシリアルＥＥＰモードが設定され、ブートコードのロード及びシステムブートが行われる。
【０２６７】
ＰＮＲモード又はシリアルＥＥＰモードは、切り換えコマンド＜ＦＣｈ＞によりＭＤＡアクセスモードに切り換えられる。ＬＢＡ−ＮＡＮＤのアクセスモードは、切り換えコマンドにより、３つの領域に対するアクセス即ちＭＤＡアクセスモード，ＰＮＡアクセスモード及びＶＦＡアクセスモードの間で切り換えができる。これらのアクセスモードは、最終的にバッファＲＡＭのデータを全てフラッシュメモリに書き込むフラッシュキャッシュを行って終了する。
【符号の説明】
【０２６８】
１…メモリセルアレイ、２…ロウデコーダ、３…センスアンプ回路、４…カラムデコーダ、５…アドレスレジスタ、６…制御回路、８…コマンドレジスタ、１０…高電圧発生回路、１１，１２…ステータスレジスタ、１３…ＩＯ制御回路、１４…論理回路、２０…ＬＢＡ−ＮＡＮＤメモリ、２１…フラッシュメモリ、２２…メモリコントローラ、２３…ＮＡＮＤフラッシュインタフェース、２４…ＭＰＵ、２５…ホストインタフェース、２６…バッファＲＡＭ、２７…ハードウェアシーケンサ。
【図１】
2009545783.tif 000003
【図２】
2009545783.tif 000004
【図３】
2009545783.tif 000005
【図４】
2009545783.tif 000006
【図５】
2009545783.tif 000007
【図６】
2009545783.tif 000008
【図７】
2009545783.tif 000009
【図８】
2009545783.tif 000010
【図９】
2009545783.tif 000011
【図１０】
2009545783.tif 000012
【図１１Ａ】
2009545783.tif 000013
【図１１Ｂ】
2009545783.tif 000014
【図１１Ｃ】
2009545783.tif 000015
【図１１Ｄ】
2009545783.tif 000016
【図１１Ｅ】
2009545783.tif 000017
【図１１Ｆ】
2009545783.tif 000018
【図１１Ｇ】
2009545783.tif 000019
【図１１Ｈ】
2009545783.tif 000020
【図１１Ｉ】
2009545783.tif 000021
【図１１Ｊ】
2009545783.tif 000022
【図１２】
2009545783.tif 000023
【図１３】
2009545783.tif 000024
【図１４】
2009545783.tif 000025
【図１５】
2009545783.tif 000026
【図１６】
2009545783.tif 000027
【図１７】
2009545783.tif 000028
【図１８】
2009545783.tif 000029
【図１９】
2009545783.tif 000030
【図２０】
2009545783.tif 000031
【図２１】
2009545783.tif 000032
【図２２】
2009545783.tif 000033
【図２３】
2009545783.tif 000034
【図２４】
2009545783.tif 000035
【図２５】
2009545783.tif 000036
【図２６】
2009545783.tif 000037
【図２７】
2009545783.tif 000038
【図２８】
2009545783.tif 000039
【図２９】
2009545783.tif 000040
【図３０】
2009545783.tif 000041
【図３１】
2009545783.tif 000042
【図３２】
2009545783.tif 000043
【図３３】
2009545783.tif 000044
【図３４】
2009545783.tif 000045
【図３５】
2009545783.tif 000046
【図３６】
2009545783.tif 000047
【図３７】
2009545783.tif 000048
【図３８】
2009545783.tif 000049
【図３９】
2009545783.tif 000050
【図４０】
2009545783.tif 000051
【図４１】
2009545783.tif 000052
【図４２】
2009545783.tif 000053
【図４３】
2009545783.tif 000054
【図４４】
2009545783.tif 000055
【図４５】
2009545783.tif 000056
【図４６】
2009545783.tif 000057
【図４７】
2009545783.tif 000058
【図４８】
2009545783.tif 000059
【図４９】
2009545783.tif 000060
【図５０】
2009545783.tif 000061
【図５１】
2009545783.tif 000062
【図５２】
2009545783.tif 000063
【図５３】
2009545783.tif 000064
【図５４】
2009545783.tif 000065
【図５５】
2009545783.tif 000066
【図５６】
2009545783.tif 000067
【図５７】
2009545783.tif 000068
【図５８】
2009545783.tif 000069
【図５９】
2009545783.tif 000070
【図６０】
2009545783.tif 000071
【図６１】
2009545783.tif 000072
【図６２】
2009545783.tif 000073
【図６３】
2009545783.tif 000074
【図６４】
2009545783.tif 000075
【図６５】
2009545783.tif 000076
【図６６】
2009545783.tif 000077
【図６７】
2009545783.tif 000078
【図６８】
2009545783.tif 000079
【図６９】
2009545783.tif 000080
【図７０】
2009545783.tif 000081
【図７１】
2009545783.tif 000082
【図７２】
2009545783.tif 000083
【図７３】
2009545783.tif 000084
【図７４】
2009545783.tif 000085
【図７５】
2009545783.tif 000086
【図７６】
2009545783.tif 000087
【図７７】
2009545783.tif 000088
【図７８】
2009545783.tif 000089
【図７９】
2009545783.tif 000090
【図８０】
2009545783.tif 000091
【図８１】
2009545783.tif 000092
【図８２】
2009545783.tif 000093
【図８３】
2009545783.tif 000094
【図８４】
2009545783.tif 000095
【図８５】
2009545783.tif 000096
【図８６】
2009545783.tif 000097
【図８７】
2009545783.tif 000098
【図８８】
2009545783.tif 000099
【図８９】
2009545783.tif 000100
【図９０】
2009545783.tif 000101
【図９１】
2009545783.tif 000102
【図９２】
2009545783.tif 000103
【図９３】
2009545783.tif 000104
【図９４】
2009545783.tif 000105
【図９５】
2009545783.tif 000106
【図９６】
2009545783.tif 000107
【図９７】
2009545783.tif 000108
【図９８】
2009545783.tif 000109
【図９９】
2009545783.tif 000110
【図１００】
2009545783.tif 000111
【図１０１】
2009545783.tif 000112
【図１０２】
2009545783.tif 000113
【図１０３】
2009545783.tif 000114
【図１０４】
2009545783.tif 000115
【図１０５】
2009545783.tif 000116
【図１０６】
2009545783.tif 000117
【図１０７】
2009545783.tif 000118
【図１０８】
2009545783.tif 000119
【図１０９】
2009545783.tif 000120
【図１１０】
2009545783.tif 000121
【図１１１】
2009545783.tif 000122
【図１１２】
2009545783.tif 000123
【図１１３】
2009545783.tif 000124
【図１１４】
2009545783.tif 000125
【図１１５】
2009545783.tif 000126
【図１１６】
2009545783.tif 000127
【図１１７】
2009545783.tif 000128
【図１１８】
2009545783.tif 000129
【図１１９】
2009545783.tif 000130
【図１２０】
2009545783.tif 000131
【図１２１】
2009545783.tif 000132
【図１２２】
2009545783.tif 000133
【図１２３】
2009545783.tif 000134
【図１２４】
2009545783.tif 000135
【図１２５】
2009545783.tif 000136
【図１２６】
2009545783.tif 000137
【図１２７】
2009545783.tif 000138
【国際調査報告】
2009545783.tif 000139
2009545783.tif 000140