(57)【要約】  本発明において、半導体デバイスの接触抵抗を減少する方法が提供される。一実施形態では、この方法は、ソース及びドレイン領域並びにゲート構造を有する半導体デバイスが形成された基板を準備するステップと、熱アニールプロセスにより基板上でケイ化プロセスを遂行するステップと、基板上でレーザーアニールプロセスを遂行するステップと、を備えている。別の実施形態では、この方法は、注入されたドーパントを有する基板を準備するステップと、熱アニールプロセスにより基板上でケイ化プロセスを遂行するステップと、レーザーアニールプロセスによってドーパントを活性化するステップと、を備えている。【選択図】      図１
2009542001.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの接触抵抗を減少する方法において、
基板の部分にドーパントが注入された基板を準備するステップと、
上記基板の上記ドーパント注入部分上にケイ化物層を形成するステップと、
上記ケイ化物層の下の上記注入部分に配置されたドーパントを活性化するステップと、
を備えた方法。
【請求項２】
ドーパントを活性化する上記ステップは、更に、基板をレーザーアニールする段階を含む、請求項１に記載の方法。
【請求項３】
上記レーザーアニールプロセスは、約１０００℃から約１４１５℃の温度で５００ミリ秒以下の間、遂行される、請求項２に記載の方法。
【請求項４】
ケイ化物層を形成する上記ステップは、基板に配置された金属層を熱アニールする段階を含む、請求項１に記載の方法。
【請求項５】
ケイ化物層を形成する上記ステップは、更に、ケイ化物層を形成する前に半導体構造体内のドーパントを熱的に活性化する段階を含む、請求項１に記載の方法。
【請求項６】
ドーパントを熱的に活性化する上記段階は、更に、急速アニールプロセスによりドーパントを熱的に活性化することを含む、請求項５に記載の方法。
【請求項７】
ドーパントを熱的に活性化する上記段階は、更に、基板をレーザーでスキャニングすることを含む、請求項５に記載の方法。
【請求項８】
上記ケイ化物層は、急速熱アニールプロセス又はレーザーアニールプロセスの少なくとも１つを含む熱アニールプロセスにより形成される、請求項１に記載の方法。
【請求項９】
半導体デバイスの接触抵抗を減少する方法において、
ソース及びドレイン領域並びにゲート構造を有する半導体デバイスが形成された基板を準備するステップと、
熱アニールプロセスにより基板上でケイ化プロセスを遂行するステップと、
上記ケイ化プロセス後に基板上でレーザーアニールプロセスを遂行するステップと、
を備えた方法。
【請求項１０】
上記ケイ化プロセスの前に基板に対して熱活性化プロセスを遂行するステップを更に備えた、請求項９に記載の方法。
【請求項１１】
熱活性化プロセスを遂行する上記ステップは、更に、急速アニールプロセスにより基板に対して熱活性化プロセスを遂行する段階を含む、請求項１０に記載の方法。
【請求項１２】
熱活性化プロセスを遂行する上記ステップは、更に、基板をレーザーでスキャニングする段階を含む、請求項１０に記載の方法。
【請求項１３】
半導体デバイスに注入されたドーパントを活性化するステップを更に備えた、請求項９に記載の方法。
【請求項１４】
上記レーザーアニールプロセスは、約１０００℃から約１４１５℃の温度で遂行される、請求項９に記載の方法。
【請求項１５】
上記レーザーアニールプロセスは、約５００ミリ秒以下の間、遂行される、請求項９に記載の方法。
【請求項１６】
ケイ化プロセスを遂行する上記ステップは、更に、
基板上に金属層を堆積する段階と、
上記熱アニールプロセスにより基板上に金属ケイ化物層を形成する段階と、
を含む請求項９に記載の方法。
【請求項１７】
上記金属層は、タングステン（Ｗ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、その合金、及びその組合せより成るグループから選択される、請求項１６に記載の方法。
【請求項１８】
上記金属層は、ＰＶＤプロセスにより堆積される、請求項１６に記載の方法。
【請求項１９】
ケイ化プロセスを遂行するのに使用される上記熱アニールプロセスは、急速熱アニールプロセス又はレーザーアニールプロセスの少なくとも１つである、請求項９に記載の方法。
【請求項２０】
半導体デバイスの接触抵抗を減少する方法において、
ソース及びドレイン領域並びにゲート構造を有する半導体デバイスが形成された基板を準備するステップと、
上記デバイス上に金属層を堆積するステップと、
ケイ化プロセスを遂行して、熱アニールプロセスにより基板上にケイ化物層を形成するステップと、
上記ケイ化物層の下のソース及びドレイン領域をレーザーアニールするステップと、
を備えた方法。
【請求項２１】
上記レーザーアニールプロセスにより上記デバイスに注入されたドーパントを活性化するステップを更に備えた、請求項２０に記載の方法。
【請求項２２】
金属層を堆積する上記ステップは、更に、金属層を堆積する前に熱活性化プロセスを遂行する段階を含む、請求項２０に記載の方法。
【請求項２３】
上記レーザーアニールプロセスは、約１０００℃から約１４１５℃の温度で５００ミリ秒以下の間、遂行される、請求項２０に記載の方法。
【請求項２４】
上記ドーパントは、硼素、燐、砒素、及びその組合せより成るグループから選択される、請求項２１に記載の方法。
【請求項２５】
ケイ化プロセスを遂行するのに使用される上記熱アニールプロセスは、急速熱アニールプロセス又はレーザーアニールプロセスの少なくとも１つである、請求項２０に記載の方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
技術分野
[0001]本発明の実施形態は、一般的に、半導体製造プロセスの分野に関し、より詳細には、半導体デバイスを形成するシリコン含有膜内でドーパントを活性化する方法に関する。
【０００２】
関連技術の説明
[0002]集積回路は、百万を越えるマイクロエレクトロニック電界効果トランジスタ（例えば、相補的金属酸化物半導体（ＣＭＯＳ）電界効果トランジスタ）を含むことがあり、これらは、基板（例えば、半導体ウェハ）上に形成されて、回路内の種々の機能を果たすように協働する。これらトランジスタは、ソース領域とドレイン領域との間に配置された半導体ゲートを含むことができる。集積回路構造の形成、特に、ポリシリコンゲート電極を使用するＭＯＳデバイスの形成において、ポリシリコンゲート電極の上、並びにシリコン基板のソース及びドレイン領域の上に金属ケイ化物層を設けて、抵抗を下げ易くすると共に、ソース及びドレイン領域を金属相互接続部に電気的に接続することによりデバイス性能を改善することが慣例となってきている。ケイ化プロセスにおいては、高導電性の上層を形成すると共に、ソース及びドレインとその後に形成される金属相互接続部との有効接触面積を増加することで接触抵抗を減少することにより、ソース、ドレイン及びポリシリコンゲート抵抗が減少される。
【０００３】
[0003]典型的に、ドーパントがソース及びドレイン領域に注入された後、ケイ化プロセスの前に熱活性化プロセスが遂行される。この熱活性化プロセスは、注入されたドーパントを活性化し、画成されたソース／ドレイン接合を形成できるようにするに充分な熱エネルギーを与える。活性領域における活性ドーパントを増加すると、デバイス性能が改善されるが、ドーパントの活性化が充分でないと、直列抵抗が高くなり、デバイスの速度が低くなることがある。従来の熱活性化プロセスは、急速熱処理（ＲＴＰ）及び／又はスパイクアニーリングによって遂行されている。近年、６５ｎｍ特徴部という高ドーパント活性化要求を満足するためにレーザーアニーリングが開発されている。
【０００４】
[0004]しかしながら、金属ケイ化物層の形成中に、金属ケイ化物層の凝集及び不規則な成長が、シリコン及びケイ化物層の界面のシリコン側にドーパントを分離及び蓄積させ、いわゆる「雪かき効果」を生じさせることがある。ソース／ドレイン領域におけるドーパントの移動は、活性領域内の結晶化に影響し、界面ダイポールの変更に貢献し得る。雪かき効果から生じる界面エリアにおける界面ダイポールの変更は、半導体デバイスのワーキング関数シフトのような電気的性能に悪影響を及ぼし、ケイ化活動の遅れを招くことがある。又、界面エリアのドーパント濃度が非均一であると、接触抵抗を高め、全体的なデバイス速度及び性能を低下させることにもなり得る。
【０００５】
[0005]それ故、ＣＭＯＳデバイスを製造する改良された方法が要望される。
【発明の概要】
【０００６】
[0006]本発明においては、半導体デバイスの接触抵抗を減少する方法が提供される。一実施形態では、接触抵抗を減少する方法は、注入されたドーパントを有する基板を準備するステップと、熱アニールプロセスによって基板上でケイ化プロセスを遂行するステップと、熱アニールされた基板上で遂行されるレーザーアニールプロセスによりドーパントを活性化するステップと、を備えている。
【０００７】
[0007]別の実施形態では、接触抵抗を減少する方法は、ソース及びドレイン領域並びにゲート構造を有する半導体デバイスが形成された基板を準備するステップと、熱アニールプロセスによって基板上でケイ化プロセスを遂行するステップと、熱アニールされた基板上でレーザーアニールプロセスを遂行するステップと、を備えている。
【０００８】
[0008]更に別の実施形態では、接触抵抗を減少する方法は、ソース及びドレイン領域並びにゲート構造を有する半導体デバイスが形成された基板を準備するステップと、このデバイス上に金属層を堆積するステップと、ケイ化プロセスを遂行して、熱アニールプロセスにより基板上にケイ化物層を形成するステップと、熱アニールされた基板上でレーザーアニールプロセスを遂行するステップと、を備えている。
【０００９】
[0009]本発明の前述した特徴を詳細に理解できるように、簡単に概要を前述した本発明について、幾つかを添付図面に例示した実施形態を参照して以下に詳細に説明する。しかしながら、添付図面は、本発明の典型的な実施形態を例示するに過ぎず、それ故、本発明の範囲をそれに限定するものではなく、本発明は、等しく有効な他の実施形態も包含できることに注意されたい。
【００１０】
[0013]理解を容易にするために、幾つかの図面に共通の同じ要素を示すのに、できるだけ、同じ参照番号を使用する。ある実施形態の要素及び特徴は、更に説明がなくても他の実施形態に有益に合体できることが意図される。
【００１１】
[0014]しかしながら、添付図面は、本発明の実施形態を例示するものに過ぎず、それ故、本発明の範囲を限定するものではなく、本発明は、等しく有効な他の実施形態も包含できることに注意されたい。
【発明の詳細な説明】
【００１２】
[0015]本発明は、ドーパント注入後に熱処置された半導体デバイスのソース／ドレイン領域において接触抵抗を減少するための方法を提供する。接触抵抗は、ケイ化プロセス後に遂行されるレーザーアニールプロセスによって減少される。ケイ化プロセス後に遂行されるレーザーアニールプロセスは、ケイ化プロセス中にソース／ドレイン接合のシリコン及びケイ化物層の界面に蓄積したドーパントを効率的に活性化する。レーザーアニール活性化プロセスは、シリコン及びケイ化物層の界面に蓄積されたドーパントを再活性化し、シリコン層の格子サイトにドーパントを再分布させて、ケイ化プロセス後のソース／ドレイン領域における全体的なドーパント濃度を高め、これにより、接触抵抗を減少すると共に、デバイス性能を改善する。
【００１３】
[0016]図１は、半導体デバイスが形成された基板をレーザーアニールする方法１００の一実施形態を示すプロセスフローチャートである。図２Ａ−図２Ｃは、方法１００の異なる段階中に半導体デバイスが形成される基板を示す概略断面図である。
【００１４】
[0017]図１を参照すれば、方法１００は、ステップ１０２において、少なくとも１つの半導体デバイス２００が形成された基板２０２を準備することで開始される。浅いトレンチ分離部（ＳＴＩ）２０４は、基板２０２上に形成された各半導体デバイス２００を分離するために存在する。図２Ａには、１つのデバイス２００及び２つのＳＴＩ２０４が示されている。一実施形態では、基板２０２は、結晶シリコン（例えば、Ｓｉ＜１００＞又はＳｉ＜１１１＞）、酸化シリコン、歪入りシリコン、シリコンゲルマニウム、ドープ又は非ドープポリシリコン、ドープ又は非ドープシリコンウェハ、及びパターン化又は非パターン化ウェハシリコン・オン・インスレータ（ＳＯＩ）、ドープされたシリコン、ゲルマニウム、砒化ガリウム、ガラス、及びサファイアのような材料でよい。基板２０２は、２００ｍｍ又は３００直径ウェハのような種々の寸法、並びに長方形又は方形区画を有してもよい。特に指示のない限り、ここに述べる実施形態及び実施例は、２００ｍｍ直径又は３００ｍｍ直径の基板上で行われる。
【００１５】
[0018]基板２０２上に配置されたゲート誘電体層２１２には、ポリシリコンゲート電極２１０が形成される。ゲート電極２１０及びゲート誘電体層２１２の側面には誘電体側壁スペーサ２１８が配置される。ソース領域２０６及びドレイン領域２０８は、基板２０２において誘電体側壁スペーサ２１８の下及びその付近にイオン注入によって形成される。
【００１６】
[0019]一実施形態では、ソース領域２０６及びドレイン領域２０８に注入されるドーパント元素は、硼素、砒素、燐、ガリウム、アンチモン、インジウム、又はその組合せを含んでもよい。ドーパント元素は、ソース領域２０６及びドレイン領域２０８において約１ｘ１０１９原子／ｃｍ３から約１ｘ１０２１原子／ｃｍ３の濃度を有してもよい。イオン注入装置を使用して、イオン注入プロセスは、約５ＫｅＶ以下、例えば、約３ＫｅＶ以下の低い注入エネルギーで行うことができる。イオン注入装置は、例えば、Quantum III（登録商標）システム及びImplant xR LEAP（登録商標）システムを含み、これらは、両方とも、カリフォルニア州サンタクララのアプライド・マテリアルズ社から入手することができる。例えば、硼素は、約３ＫｅＶのエネルギー及び約１ｘ１０１５原子／ｃｍ２から約１ｘ１０１４原子／ｃｍ２のドーズで注入される。ある実施例では、硼素は、約４ｘ１０１５原子／ｃｍ２で注入される。別の実施例では、硼素は、約８ｘ１０１５原子／ｃｍ２で注入される。
【００１７】
[0020]ステップ１０４では、任意の熱アニールプロセスを基板２０２において遂行して、基板２０２のソース領域２０６及びドレイン領域２０８に注入されたドーパントを活性化する。一実施形態では、熱アニールプロセスは、従来のＲＴＰプロセスにより遂行されてもよい。一実施形態では、熱アニールプロセスは、基板の温度を約８００℃から約１２００℃に維持して、約２秒から約５０秒の急速熱アニール（ＲＴＡ）処理により遂行される。プロセス時間及び温度を含めて、アニールプロセスは、デバイスにおける異なるドーパント元素及びドーパント濃度に基づいて変化し得ることに注意されたい。適当なＲＴＰチャンバーは、例えば、カリフォルニア州サンタクララのアプライド・マテリアルズ社から入手できるCENTURATM RADIANCETM ＲＴＰチャンバーである。他の製造者からのものを含む他のアニールチャンバーを使用して、ステップ１０４の熱アニールプロセスを遂行することができる。
【００１８】
[0021]別の実施形態では、熱アニールプロセスは、上述したＲＴＡ処理のような従来の迅速熱アニール（ＲＴＡ）処理と、動的表面アニール（ＤＳＡ）プロセスのようなレーザーアニールプロセスとを含む２ステップアニールプロセスにより遂行されてもよい。第２ステップのレーザーアニールプロセスは、短い時間巾で、基板の増分的部分を約１０００℃から約１４１５℃の温度に加熱するエネルギービームで基板をスキャニングすることにより遂行されてもよい。このエネルギービームで加熱される部分は、５００ミリ秒未満、例えば、１００ミリ秒未満の間、高い温度に維持される。ＤＳＡプロセスに対する１つの適当なチャンバーは、アプライド・マテリアルズ社から入手できるＤＳＡプラットホームである。他の製造者からのものを含む他のＤＳＡプラットホームを使用して、レーザーアニールプロセスを遂行できることも意図される。
【００１９】
[0022]ステップ１０６では、従来の熱アニールプロセスにより基板上でケイ化プロセスが遂行される。ケイ化プロセスは、図２Ｂに示すように、ゲート電極層２１０の頂面の上並びに基板２０２の選択的ソース領域２０６及びドレイン領域２０８の上に堆積された金属層２１４を、図２Ｃに更に示すように、金属ケイ化物層２１４へと変換する。ケイ化物層を形成するのに使用される金属層の適当な例は、タングステン（Ｗ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、その合金、又はその組合せを含む。金属層は、物理的気相堆積技術（ＰＶＤ）、ＣＶＤ技術、原子層堆積技術又は他の適当な堆積方法により基板上に堆積することができる。一実施形態では、金属層は、堆積プロセス中に約１０℃から約６００℃、例えば、ＰＶＤ、ＣＶＤ又はＡＬＤプロセスにより２５０℃から４５０℃の温度に維持される。基板の他の部分、例えば、ＳＴＩ２０４、又は誘電体側壁スペーサ２１８の上に堆積された金属層は、半導体デバイスの製造に使用されたケイ化プロセス後に従来のエッチングステップにより除去されてもよいことに注意されたい。
【００２０】
[0023]雪かき（snow-plow）効果の大きさ、例えば、ケイ化プロセス中に変位されて界面エリアに蓄積されるドーパントの量は、ケイ化プロセスの温度に強く関係している。シリコン及びケイ化物層におけるドーパントの分離係数は、非常に温度に依存するファクタであり、従って、ケイ化プロセスの温度が高いほど、典型的に、より多くのドーパントを界面領域へ雪かきさせる。雪かき効果を軽減するために、ステップ１０６のスパイク又はソークＲＴＰプロセスは、比較的低い範囲、例えば、９００℃未満のプロセス温度に維持することができる。本発明は、界面エリアに蓄積されたドーパントを活性化するためにステップ１０６のケイ化プロセス後に遂行されるレーザーアニールステップ１０８を含むので、高いケイ化プロセス温度、例えば、９００℃より高い温度を使用して、全体的なプロセス時間を短縮し、製造スループットを高めることができる。一実施形態では、ステップ１０６におけるケイ化プロセスは、温度範囲が約４００℃から約１４００℃でよい。別の実施形態では、ケイ化プロセスは、プロセス温度が約１１００℃から約１４１５℃に維持されるレーザーアニールプロセスを含むことができる。更に別の実施形態では、多ステップアニーリング、例えば、ＲＴＰプロセス及びレーザーアニールプロセスを含む２つ以上のステップを、ステップ１０６のケイ化プロセスに使用することができる。
【００２１】
[0024]一実施形態では、ステップ１０６のケイ化プロセスは、約０ｓｃｃｍから約１５ｓｃｃｍの流量で不活性ガスをアニールチャンバーに供給し、約２ミリトール以下のチャンバー圧力を制御し、約４００℃から約１４００℃の温度範囲を維持し、約５秒から約６００秒の期間中に基板を回転しながらプロセスを遂行して、金属ケイ化物層を形成することにより、遂行することができる。ステップ１０６を遂行することのできる適当なＲＴＰチャンバーは、例えば、アプライド・マテリアルズ社から入手できるCENTURATM RADIANCETM ＲＴＰチャンバーである。
【００２２】
[0025]別の実施形態では、レーザースキャンを使用するステップ１０６のケイ化プロセスは、約１０００℃から約１４１５℃の基板温度を維持し、５００ミリ秒未満、例えば、１００ミリ秒未満の間、基板を順次に処理することを含む。ＤＳＡプロセスに適した１つのチャンバーは、アプライド・マテリアルズ社から入手できるＤＳＡプラットホームである。
【００２３】
[0026]ケイ化ステップ１０６の後に、ステップ１０８において、レーザーアニールプロセスを遂行して、デバイス２００のソース領域２０６及びドレイン領域２０８内のドーパントを活性化する。ステップ１０６のケイ化プロセスは、活性領域２０６、２０８内のドーパントを駆り立てて、ケイ化物層２１６の付近で界面に積み重ねることができるので、レーザーアニールプロセスは、界面に蓄積されたドーパントを活性化して、ソース領域２０６及びドレイン領域２０８の有利な格子サイトにおけるドーパント濃度を高め、これにより、全デバイス性能を改善するように遂行される。レーザーアニールプロセスは、基板の全厚みを加熱するのではなく、基板表面を所定深さまで加熱するだけである動的な表面アニール（ＤＳＡ）プロセスでよい。このＤＳＡプロセスは、ドープされたソース領域２０６及びドレイン領域２０８の界面エリアに蓄積されたドーパントを加熱し活性化して、活性領域２０６、２０８のシリコン層の結晶格子における原子サイトをドーパント原子に置き換える。それ故、シリコンの結晶格子が開いて、到来するドーパント原子を合体させ、これにより、デバイスの導電率を改善すると共に、金属接触抵抗を減少させる。
【００２４】
[0027]ステップ１０８におけるＤＳＡプロセスは、基板を所定の高い温度に加熱して、活性化することができる。一実施形態では、ＤＳＡプロセスは、約１０００℃から約１４１５℃、例えば、約１０５０℃から約１４００℃、例えば、約１２００℃の温度においてソース領域２０６及びドレイン領域２０８のドーパントを活性化する。基板は、種々の時間巾でレーザーに曝される。一実施形態では、ＤＳＡプロセスは、５００ミリ秒未満、例えば、３００ミリ秒未満、例えば、１００ミリ秒未満の間、遂行される。一実施形態では、レーザーは、約１０．６μｍ又は約０．８８μｍに選択された波長で光を放射するが、他の波長が使用されてもよい。ＤＳＡプロセスは、図３に更に示すように、アプライド・マテリアルズ社から入手できるＤＳＡプラットホームにおいて遂行されてもよい。
【００２５】
[0028]従来のプロセスでは、ドーパント活性化のための熱アニールプロセス、例えば、ステップ１０４のアニールプロセスは、典型的に、ソース及びドレイン領域のイオン注入の後であって且つケイ化プロセスの前に遂行されて、デバイスに注入されたドーパントを活性化する。本発明では、ステップ１０４の従来の熱アニールプロセスは、任意である。というのは、ケイ化プロセス後に遂行されるステップ１０８のレーザーアニールプロセスがソース及びドレイン領域のドーパントを効率的に活性化するからである。従って、ケイ化物層付近で界面に蓄積されたドーパントは、効率的に活性化されて、シリコン層の格子における適当なサイトへ移動され、これにより、活性領域２０６、２０８における全体的なドーパント濃度を高める。更に、ケイ化プロセス中の雪かき効果に関連したドーパント蓄積及びピークドーパント濃度が軽減され、これにより、従来のプロセスに比して、ケイ化物層の接触抵抗を減少させる。
【００２６】
[0029]例えば、一実施形態では、ステップ１０４における任意の熱活性化プロセスが遂行されないが、ステップ１０８における熱アニールプロセスが、シリコン及びケイ化物層の界面エリアに蓄積されたドーパントを活性化し、これにより、反応性領域２０６、２０８における活性化ドーパント濃度を高める。ドーパント活性化濃度が高くなることで接触抵抗が減少される。別の実施形態では、ステップ１０４における任意の熱活性化プロセスが遂行され、雪かき効果により生じる蓄積されたドーパントが再活性化されて、シリコン格子構造の希望の位置へ再分布され、これにより、その後のレーザーアニールステップ１０８において反応性領域２０６、２０８の全体的なドーパント濃度を高める。
【００２７】
[0030]更に、従来の低温度のケイ化プロセスに比して、ケイ化プロセスに対して９００℃より高い温度の使用を含む広い温度範囲を使用することができる。というのは、雪かきされたドーパントの否定的作用が、ケイ化後の活性化プロセスにより軽減されるからである。
【００２８】
[0031]図３は、ステップ１０８で説明された熱活性化プロセスを遂行するのに使用できるレーザー装置３００を示す。この装置３００は、電磁波放射モジュール３０１と、配置される基板２０２を受け入れるように構成されたステージ３１６と、並進移動メカニズム３１８とを備えている。電磁波放射モジュール３０１は、電磁波放射源３０２、及びこの電磁波放射源３０２とステージ３１６との間に配置された収束光学系３２０を含む。
【００２９】
[0032]一実施形態では、電磁波放射源３０２は、パルス又は連続波の放射を少なくとも１５秒間放出する。別の実施形態では、電磁波放射源３０２は、均一且つ空間的にコヒレントな光を同じ波長で各々発生する複数のレーザーダイオードを含んでもよい。更に別の実施形態では、レーザーダイオードの電力が、約０．５キロワットから５０キロワットの範囲であり、例えば、約２キロワットである。適当なレーザーダイオードは、例えば、カリフォルニア州サンタクララのコヒレント社、カリフォルニアのスペクトラ−フィジックス社、及びミズリー州セント・チャールズのカッティング・エッジ・オプトロニックス社から入手できる。別の実施形態の適当なレーザーダイオードは、スペクトラ−フィジックのMONSOON（登録商標）マルチバーモジュール（ＭＢＭ）から得られ、これは、レーザーダイオードモジュール当たり約４０−４８０ワットの連続波電力を与える。
【００３０】
[0033]収束光学系３２０は、電磁波放射源３０２からの放射３０４を実質的に平行なビーム３０８へとコリメートするための１つ以上のコリメータ３０６を備えている。このコリメートされた放射ビーム３０８は、次いで、少なくとも１つのレンズ３１０により、基板２０２の上面３１４に向けられる放射線３２２へと収束される。
【００３１】
[0034]レンズ３１０は、放射を線又は点へと収束することのできる任意の適当なレンズ又は一連のレンズでよい。一実施形態では、レンズ３１０は、円筒状レンズである。或いは、レンズ３１０は、１つ以上の凹面レンズ、凸面レンズ、平面ミラー、凹面ミラー、凸面ミラー、屈折レンズ、回折レンズ、フレネルレンズ、勾配屈折率レンズ、等でもよい。
【００３２】
[0035]ステージ３１６は、以下に述べるように、透過中に基板２０２をしっかり保持することのできるプラットホーム又はチャックである。一実施形態では、ステージ３１６は、基板を把持するための手段、例えば、摩擦、重力、機械的又は電気的システムを備えている。適当な把持手段は、例えば、機械的クランプ、静電又は真空チャック、等を含む。
【００３３】
[0036]装置３００は、ステージ３１６と放射線３２２を互いに並進移動するように構成された並進移動メカニズム３１８を備えてもよい。一実施形態では、並進移動メカニズム３１８は、ステージ３１６に結合されて、ステージ３１６を電磁波放射源３０２及び／又は収束光学系３２０に対して移動させる。別の実施形態では、並進移動メカニズム３１８は、電磁波放射源３０２及び／又は収束光学系３２０に結合されて、電磁波放射源３０２及び／又は収束光学系３２０をステージ３１６に対して移動させる。更に別の実施形態では、並進移動メカニズム３１８は、電磁波放射源３０２及び／又は収束光学系３２０と、ステージ３１６との両方を移動させる。コンベアシステム、ラック・ピニオンシステム、又はｘ／ｙアクチュエータ、ロボット、或いは他の適当なメカニズムのような任意の適当な並進移動メカニズムを使用してもよい。
【００３４】
[0037]並進移動メカニズム３１８は、ステージ３１６及び放射線３２２が互いに移動するところのスキャン速度を制御するためにコントローラ３２６に結合されてもよい。更に、ステージ３１６及び放射線３２２の互いの並進移動は、放射線３２２に垂直で且つ基板２０２の上面３２４に平行な経路に沿うように構成されてもよい。一実施形態では、並進移動メカニズム３１８は、３５ミクロン巾の線に対して約２センチメートル／秒（ｃｍ／ｓ）の一定速度で移動する。別の実施形態では、ステージ３１６及び放射線３２２の互いの並進移動が、他の希望の経路で行われてもよい。図３に示して説明したレーザー、及びここに述べる実施形態に使用できるレーザーの他の実施形態は、参考としてここに援用する２００２年４月１８日に出願された“Thermal Flux Process by Scanning”と題する共通に譲渡された米国特許出願第１０／１２６，４１９号に更に説明されている。
【００３５】
[0038]出来上がった構造体の接触抵抗を測定し、キャリア濃度及び活性化を評価した。ケイ化プロセス後に遂行されたレーザーアニールプロセスは、活性領域におけるドーパント濃度を増加することにより接触抵抗を減少した。例えば、ドーパント濃度を２倍にすると、接触抵抗率が約７０％減少した。レーザーアニーリングは、ドーパント活性化を高めることで、接触抵抗を減少した。更に、広がる抵抗プロフィールは、活性領域全体にわたりキャリア濃度がレーザーアニール温度と共に増加することを示した。従って、レーザーアニーリングは、ドーパント活性化の増加により接触抵抗を減少することを実証した。
【００３６】
[0039]従って、本発明において、半導体デバイスの接触抵抗を減少する方法が提供された。接触抵抗の減少は、ケイ化プロセス後にレーザーアニールプロセスを遂行して、活性領域内でケイ化物層に隣接して界面エリアに蓄積されたドーパントを効率的に活性化することにより達成され、これにより、デバイスの全ドーパント濃度を高めると共に、デバイス性能を効果的に改善する。
【００３７】
[0040]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに他の実施形態及び更に別の実施形態を案出することができ、従って、本発明の範囲は、特許請求の範囲によって決定されるものとする。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態により接触抵抗を減少するための方法を示すプロセス図である。
【図２Ａ】図１に示す方法の異なる段階において基板上に形成される半導体デバイスの断面図である。
【図２Ｂ】図１に示す方法の異なる段階において基板上に形成される半導体デバイスの断面図である。
【図２Ｃ】図１に示す方法の異なる段階において基板上に形成される半導体デバイスの断面図である。
【図３】本発明を実施するのに利用できるレーザーアニール装置の一実施形態の側面図である。
【符号の説明】
【００３９】
２００…半導体デバイス、２０２…基板、２０４…浅いトレンチ分離（ＳＴＩ）、２０６…ソース領域、２０８…ドレイン領域、２１０…ポリシリコンゲート電極、２１２…ゲート誘電体層、２１４…金属層、２１８…誘電体側壁スペーサ、３００…レーザー装置、３０１…電磁波放射モジュール、３０２…電磁波放射源、３０４…放射、３０６…コリメータ、３０８…放射ビーム、３１０…レンズ、３１４…上面、３１６…ステージ、３１８…並進移動メカニズム、３２０…収束光学系、３２２…放射線
【図１】
2009542001.tif 000003
【図２Ａ】
2009542001.tif 000004
【図２Ｂ】
2009542001.tif 000005
【図２Ｃ】
2009542001.tif 000006
【図３】
2009542001.tif 000007
【国際調査報告】
2009542001.tif 000008