(57)【要約】アクティブマトリックスアレイデバイスは、マルチプレクサ回路（２）を有する統合型ドライバ電子回路網を含む。そのマルチプレクサ回路は、マルチプレクサ要素（５０）のアレイを有し、それぞれがマルチプレクサ入力（Ｖdata）とマルチプレクサ出力（３２）との間にマルチプレクサトランジスタ（３０）を有し、かつ、マルチプレクサトランジスタ（３０）のしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置（４４）を有する。そのしきい値蓄積キャパシタ装置は、マルチプレクサトランジスタ（３０）制御用のコントロール信号を受信するためのコントロール入力（Ｖselect）とマルチプレクサトランジスタ（３０）のゲートとの間に直列にキャパシタを有する。スイッチ装置（４０、４２）は、そのしきい電圧蓄積キャパシタ装置におけるマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するために使用される。
2009519485.tif 000002
【特許請求の範囲】
【請求項１】
個々にアドレス可能なマトリックス要素と前記マトリックス要素をアドレスするためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスであり、前記アドレス電子回路網は、前記マトリックス要素の基板に統合されるマルチプレクサ回路を含み、前記マルチプレクサ回路は、マルチプレクサ要素のアレイを含み、それぞれが：
−マルチプレクサ入力とマルチプレクサ出力との間のマルチプレクサトランジスタ；
−前記マルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置であり、前記マルチプレクサトランジスタを制御するためのコントロール信号を受信するためのコントロール入力と前記マルチプレクサトランジスタのゲートとの間の直列のキャパシタを含むしきい電圧蓄積キャパシタ装置；及び
−前記しきい電圧蓄積キャパシタ装置で前記マルチプレクサトランジスタの前記しきい電圧をサンプリングし、かつ、蓄積するためのスイッチ装置；
を含むデバイス。
【請求項２】
前記マルチプレクサトランジスタは、非晶質シリコンのｎ型トランジスタを含む、
請求項１記載のデバイス。
【請求項３】
前記スイッチ装置は、第一測定スイッチ及び第二測定スイッチを含む、
請求項１又は２記載のデバイス。
【請求項４】
前記第一測定スイッチは、前記マルチプレクサトランジスタのゲートとソースとの間に接続され、また、前記第二測定スイッチは、前記マルチプレクサトランジスタのソースと電圧電源ラインとの間に接続され、そして、前記しきい電圧蓄積キャパシタ装置は、前記コントロール入力と前記マルチプレクサトランジスタのゲートとの間に結合キャパシタを含む、
請求項３記載のデバイス。
【請求項５】
前記マルチプレクサ要素は：
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサ入力が前記マルチプレクサトランジスタの出力側の出力に結合されるところの第一モード；及び
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサの入力側の前記しきい電圧が前記結合キャパシタで蓄積されるところの第二モード
の二つのモードで動作可能である、
請求項４記載のデバイス。
【請求項６】
前記第一測定スイッチは、前記コントロール入力と前記マルチプレクサトランジスタのソースとの間に接続され、また、前記第二測定スイッチは、前記マルチプレクサトランジスタのゲートと電圧源ラインとの間に接続され、そして、前記しきい電圧蓄積キャパシタ装置は、前記コントロール入力と前記マルチプレクサトランジスタのゲートとの間に結合キャパシタを含む、
請求項３記載のデバイス。
【請求項７】
前記電圧源ラインは、ｄｃ電圧源ライン又は前記マルチプレクサ入力を含む、
請求項６記載のデバイス。
【請求項８】
前記マルチプレクサ要素は、
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサ入力が前記マルチプレクサトランジスタの出力側の出力に結合されるところの第一モード；及び
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサトランジスタの出力側の前記しきい電圧が前記結合キャパシタで蓄積されるところの第二モード
の二つのモードで動作可能である、
請求項６又は７記載のデバイス。
【請求項９】
前記マルチプレクサ要素は、多重化モード及びしきい値サンプリングモードで動作可能であり、また、前記多重化モードにおいて、前記マルチプレクサトランジスタを制御するための前記コントロール信号は、オフの値とオンの値とを有する、
先行する何れかの請求項に記載のデバイス。
【請求項１０】
前記マルチプレクサ要素は、多重化モード及びしきい値サンプリングモードで動作可能であり、また、前記多重化モードにおいて、前記マルチプレクサトランジスタを制御するための前記コントロール信号は、オフの値とオンとなり得る二つの値とを有し、一つは、第一レンジにおけるマルチプレクサ入力データのためのものであり、一つは、第二レンジにおけるマルチプレクサ入力データのためのものである、
先行する何れかの請求項に記載のデバイス。
【請求項１１】
各マルチプレクサ要素は、前記第一レンジにおけるデータを多重化するための部分要素、及び、前記第二レンジにおけるデータを多重化するための部分要素を含む、
請求項１０記載のデバイス。
【請求項１２】
前記コントロール信号は、前記しきい値サンプリングモードで用いるしきい値測定レベルを有する、
請求項９、１０又は１１記載のデバイス。
【請求項１３】
前記アドレス電子回路網は更に、Ｄ／Ａコンバータアレイを含む、
先行する何れかの請求項に記載のデバイス。
【請求項１４】
アクティブマトリックス液晶ディスプレイを含む、
先行する何れかの請求項に記載のデバイス。
【請求項１５】
アレイのマトリックス要素をアドレスするためのアドレス回路で用いるマルチプレクサ回路であって、当該マルチプレクサ回路は、前記マトリックス要素アレイの基板に統合され、また、マルチプレクサ要素のアレイを含み、それぞれが：
−マルチプレクサ入力とマルチプレクサ出力との間のマルチプレクサトランジスタ；
−前記マルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置であり、前記マルチプレクサトランジスタを制御するためのコントロール信号を受信するためのコントロール入力と前記マルチプレクサトランジスタのゲートとの間の直列のキャパシタを含むしきい電圧蓄積キャパシタ装置；及び
−前記しきい電圧蓄積キャパシタ装置で前記マルチプレクサトランジスタの前記しきい電圧をサンプリングし、かつ、蓄積するためのスイッチ装置；
を含むマルチプレクサ回路。
【請求項１６】
個々にアドレス可能なマトリックス要素のアレイと前記マトリックス要素をアドレスするためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスをアドレスする方法であって：
−マルチプレクサ回路のマルチプレクサ要素を用いて、前記アレイの第一数のアドレス信号ラインと第二数のアドレス信号ラインとの間を多重化する多重化ステップであり、各マルチプレクサ要素がマルチプレクサトランジスタを含み；前記第一数が前記第二数の分数であるところの多重化ステップは：
−キャリブレーション段階中、それぞれの蓄積キャパシタ装置で各マルチプレクサ要素のマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するステップ；及び
−アドレス段階中、マルチプレクサ入力データを前記マルチプレクサの出力に送るべく、選択されたマルチプレクサトランジスタのスイッチを順々にオンにすることで前記アレイの全ての要素をアドレスするアドレスステップであり、前記マルチプレクサトランジスタのスイッチをオンにするために供給されるコントロール信号が、蓄積された前記しきい電圧に従って、前記蓄積キャパシタ装置によって変えられるところのアドレスステップ；
を含む方法。
【請求項１７】
前記アドレス段階中、多数のアドレス信号が、共有されたアドレス信号ラインと複数のアドレスラインとの間で送られる、
請求項１６記載の方法。
【請求項１８】
前記キャリブレーション段階において、前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記しきい電圧がキャパシタ装置でサンプリングされる、
請求項１６又は１７記載の方法。
【請求項１９】
前記キャリブレーション段階において、前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、平均しきい電圧がキャパシタ装置でサンプリングされる、
請求項１６又は１７記載の方法。
【請求項２０】
前記キャリブレーション段階がフレーム時間毎に一回実行される、
ディスプレイデバイスを駆動するための請求項１６乃至１９の何れか一項に記載の方法。
【請求項２１】
前記キャリブレーション段階がフレームブランキング時間中に実行される、
請求項２０記載の方法。
【請求項２２】
前記アドレス段階が前記アレイの前記要素にデータを供給するステップ、又は、前記アレイの前記要素からデータを読み出すステップを含む、
請求項１６乃至１９の何れか一項に記載の方法。
【請求項２３】
前記アドレス段階中、前記マルチプレクサトランジスタが、第一レンジにおけるマルチプレクサ入力データのための一電圧レベル、及び、第二レンジにおけるマルチプレクサ入力データのための一つによって、オンの状態にされる、
請求項１６乃至２２の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックスアレイデバイスに関し、特に、カラムドライバ／読み取り回路がそのアレイ（配列）に対して作成しなければならない接続の数を減らすために使用されるマルチプレクサ回路を用いて、そのアレイの要素が行及び列で配列されるアクティブマトリックスデバイスに関する。
【背景技術】
【０００２】
アクティブマトリックスディスプレイデバイス用カラムドライバ回路は、典型的には、デジタル−アナログコンバータのアレイを含む。多数のコンバータ回路を供給するために、単一のレジスタストリングが通常用いられる。このことが、それらコンバータの出力電圧の良好な均一性を確かなものとするからである。そのレジスタストリングは、レジスタ、又は、そのストリングの全長に沿って種々の点で作られた接続部と直列接続される一組のレジスタ群を含む。そのレジスタストリングの各端には電圧が印加され、更に、そのストリングに沿った中間点群にも電圧が印加されてもよい。出力は、そのストリングの全長に沿った種々の点から取得され、それらの点に存在する電圧は、そのデジタル−アナログコンバータのアナログ出力電圧レベルを表す。
【０００３】
図１で図解されるように、そのデジタル−アナログコンバータからの出力信号をマルチプレクサ回路に適用することは、公知である。マルチプレクサ回路２は、コンバータ回路４における個別のＤ／Ａコンバータのそれぞれの出力が、ディスプレイ６における多数のカラムの一つに選択的に接続されるのを可能にする。マルチプレクサ回路２の使用は、デジタルデータ用のラッチ、及び、そのディスプレイにおける各カラム用のデジタル−アナログコンバータをもはや備える必要を無くするので、電気回路網を単純化させる。その多重化の取り組みにおける潜在的な不利点は、各コンバータ回路が二以上のカラムに信号を供給するので、それらは、より高速でより短い変換時間で操作されなければならないという点にある。
【０００４】
フィルム電気回路網を用いてデジタル−アナログコンバータとレジスタストリング又はストリング群とをディスプレイの基板上に統合することが提案された。マルチプレクサ回路をガラス基板に統合する実現性もまた提案された。この統合は、外部ドライバＩＣの必要性を無くすことでコスト削減を可能にする。また、それら回路及びその関連する配線が、それらが置き換えようとする同等のＩＣよりもスペースを消費しないのであれば、可視領域を取り囲むガラスの出っ張り領域を減らせる可能性もある。
【０００５】
Ｘ個のコンバータを含む見込みのある回路配置は、図２に示される。デジタル−アナログコンバータ１０のそれぞれは、デコーダ１２及び一組の電圧選択スイッチ１４を含む。レジスタストリング１６は、要求されたＭ個のアナログ参照電圧を生成するために使用される。数Ｍは、式Ｍ＝２Ｎにより、デジタル入力（“Ｄａｔａ１”−“ＤａｔａＸ”）におけるビット数Ｎに結び付いている。参照電圧は、Ｍ本のラインからなる参照電圧バス１８を用いるデジタル−アナログコンバータ回路に供給される。
【０００６】
Ｘ個のコンバータ出力１５は、そのＸ個の出力をＺ個のカラム１７の選択されたグループに（Ｚは、数Ｘにマルチプレクサ２のマルチプレックス比を乗算した値に等しい。）送るマルチプレクサ回路２に供給される。
【０００７】
この回路配置は、低ビット数のデジタルデータ用の（表示された画像における相対的に低い数のグレーレベルに対応する。）、低温ポリシリコンＡＭＬＣＤ用の一体型カラムドライブ回路のために提案された。
【０００８】
しかしながら、非晶質シリコン技術を用いて実現され得るドライバ回路の提供には特別な関心が存在する。非晶質シリコンＴＦＴを用いた場合、しきい電圧Ｖｔが正のゲートバイアス下において時間及び温度に応じてドリフトすることが広く知られている。これは、従来のＮＭＯＳ回路設計が所与の寿命に亘って同じ機能性を提供することができないことを意味する。しきい値ドリフトを考慮に入れた新しい回路を作り出すことで、以前は不可能と思われた、或いは、不満足な寿命／温度性能を与えるのがせいぜいであったガラスにおける機能性を提供することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
非晶質シリコンを用いた回路を統合するときに予想される主要な課題は、短い回路寿命であり、それら回路が大量のしきい電圧ドリフトに耐えられないからである。
【課題を解決するための手段】
【００１０】
本発明に従って、個別にアドレス可能なマトリックス要素のアレイとそれらのマトリックス要素をアドレスするためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスであって、そのアドレス電子回路網は、それらマトリックス要素の基板上に統合されたマルチプレクサ回路を有し、そのマルチプレクサ回路は、マルチプレクサ要素のアレイを有するところのアクティブマトリックスアレイデバイスであって、マルチプレクサ要素のそれぞれは、：
−マルチプレクサ入力とマルチプレクサ出力との間にあるマルチプレクサトランジスタ；
−マルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置であり、マルチプレクサトランジスタを制御するためのコントロール信号を受信するためのコントロール入力（Ｖselect）とそのマルチプレクサトランジスタのゲートとの間の直列キャパシタを含むしきい電圧蓄積キャパシタ装置；及び
−そのしきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するためのスイッチ装置；
を含むところのアクティブマトリックスアレイデバイスが提供される。
【００１１】
その回路設計は、非晶質シリコンであってもよいマルチプレクサトランジスタのしきい値ドリフトを考慮に入れる。これは、そのトランジスタに対するストレスを極小化するために使用され得る。しきい電圧補償を提供することで、長寿命のマルチプレクサ／デマルチプレクサは、超高解像度ディスプレイに適したものとなり得、かつ、高温での連続的なストレスの後でさえも、長寿命動作をもたらす。
【００１２】
そのスイッチ装置は、第一測定スイッチ及び第二測定スイッチを含んでいてもよい。これは、比較的単純な回路を提供する。
【００１３】
一例において、その第一測定スイッチは、そのマルチプレクサトランジスタのゲートとソースとの間に接続され、また、その第二測定スイッチは、そのマルチプレクサトランジスタのソースと電圧電源ラインとの間に接続され、そして、そのしきい電圧蓄積キャパシタ装置は、そのコントロール入力とそのマルチプレクサトランジスタのゲート及びドレインの間のしきい値キャパシタとの間に結合キャパシタを含む。
【００１４】
その結合キャパシタは、印加されたそのコントロール電圧における変化を生じさせるために使用される。この例では、そのマルチプレクサ要素は：
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのマルチプレクサ入力がその出力に結合されるところの第一モード；及び
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのしきい電圧がその第二キャパシタで蓄積されるところの第二モード；
の二つのモードで動作可能である。
【００１５】
別の実施では、その第一測定スイッチは、そのコントロール入力とそのマルチプレクサトランジスタのソースとの間に接続され、また、その第二測定スイッチは、そのマルチプレクサトランジスタのゲートと電圧源ラインとの間に接続され、そして、そのしきい電圧蓄積キャパシタ装置は、そのコントロール入力（Ｖselect）とそのマルチプレクサトランジスタのゲートとの間に結合キャパシタを含む。
【００１６】
この設計では、それら二つの測定スイッチは、共通のコントロールラインによって制御され得る。この場合もやはり、マルチプレクサ要素は：
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのマルチプレクサ入力がその出力に結合されるところの第一モード；及び
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのしきい電圧がその結合キャパシタで蓄積されるところの第二モード；
の二つのモードで動作可能である。
【００１７】
そのマルチプレクサトランジスタをその第一モードで制御するためのそのコントロール信号は、オフの値とオンの値とを有し得る。このようにして、その補償の全ては、そのマルチプレクサ要素内でもたらされ、そして、適用されたそのコントロール信号のレベルへの如何なる変化も作られる必要がない。
【００１８】
改良版において、そのマルチプレクサトランジスタをその第一モードで制御するためのそのコントロール信号は、オフの値と、オンとなり得る二つの値とを有し、一つは、第一レンジにおけるマルチプレクサ入力データのためのものであり、一つは、第二レンジにおけるマルチプレクサ入力データのためのものである。これは、特に、転極スキームに適している。
【００１９】
そして、マルチプレクサ要素のそれぞれは、第一レンジでデータを多重化するための部分要素と、第二レンジでデータを多重化するための部分要素とを含んでいてもよい。
【００２０】
好適には、そのアドレス電子回路網は、更に、Ｄ／Ａコンバータアレイを含む。
【００２１】
そのデバイスは、アクティブマトリックス液晶ディスプレイであってもよい。
【００２２】
本発明はまた、アレイのマトリックス要素をアドレス指定するためのアドレス回路で用いるマルチプレクサ回路を提供し、そのマルチプレクサ回路は、そのマトリックス要素アレイの基板へ統合され、マルチプレクサ要素のアレイを含み、それぞれが：
−マルチプレクサ入力とマルチプレクサ出力との間のマルチプレクサトランジスタ；
−そのマルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置であり、マルチプレクサトランジスタを制御するためのコントロール信号を受信するためのコントロール入力とそのマルチプレクサトランジスタのゲートとの間の直列キャパシタを含むしきい電圧蓄積キャパシタ装置；及び
−そのしきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するためのスイッチ装置；
を含む。
【００２３】
本発明はまた、個別にアドレス指定可能なマトリックス要素のアレイとそのマトリックス要素をアドレス指定するためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスをアドレス指定する方法を提供し、その方法は：
−マルチプレクサ回路のマルチプレクサ要素を用いて、そのアレイの第一数のアドレス信号ラインと第二数のアドレス信号ラインとの間を多重化する多重化ステップであり、各マルチプレクサ要素がマルチプレクサトランジスタを含み；その第一数がその第二数の分数を含み：
−キャリブレーション段階中、それぞれの蓄積キャパシタ装置で各マルチプレクサ要素のマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するステップ；及び
−アドレス指定段階中、マルチプレクサ入力データをそのマルチプレクサの出力に送るべく、選択されたマルチプレクサトランジスタのスイッチを順々にオンにすることでそのアレイの全ての要素をアドレス指定するアドレス指定ステップであり、そのマルチプレクサトランジスタのスイッチをオンにするために供給されるコントロール信号が、その蓄積されたしきい電圧に応じて、その蓄積キャパシタ装置によって変えられるところのアドレス指定ステップ；
を含む多重化ステップを含む。
【００２４】
この駆動方法は、その出力電圧レンジが標準的なマルチプレクサ設計よりも低いデューティサイクルでスイッチされ得るので、そのソースドライバＩＣにおけるより低い電力による動作をもたらす能力を有する。これは、カラム又はドット反転スキームに適用され、ディスプレイ応用のための最良の画像品質をもたらす。
【００２５】
その方法は、好適には、ディスプレイデバイスを駆動するためのものであり、また、そのキャリブレーション段階は、フレーム時間毎に一回、例えば、フレームブランキング時間中に実行される。
【発明を実施するための最良の形態】
【００２６】
本発明の例は、ここで、添付の図を参照しながら詳細に説明される。
【実施例】
【００２７】
本発明は、マルチプレクサ要素のアレイを有するマルチプレクサ回路を提供する。マルチプレクサ要素のそれぞれは、マルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置を有する。スイッチ装置は、そのしきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタのしきい電圧のサンプリングと蓄積とを可能にする。そして、これは、そのマルチプレクサトランジスタをスイッチするために使用されるコントロール信号を補正するために使用される。
【００２８】
しきい電圧ドリフトは、ＴＦＴのデューティ比に対して強い依存性を有し、非晶質シリコンアクティブマトリックスデバイスを実用的なものとする一つの要因は、ピクセルＴＦＴのデューティ比が極めて低い（典型的にはフレーム時間毎に一ライン時間）点にあることが知られている。
【００２９】
しきい電圧のサンプリング動作をフレーム時間毎に一回実行することにより、マルチプレクサトランジスタのゲート電圧は、更にずっと高いデューティ比にかかわらず長寿命の動作を提供するよう制御され得る。サンプリング動作に使用されるそのスイッチ装置のトランジスタは、それらの低いデューティファクタのおかげで、更にずっと低いしきいドリフトを経験でき、それ故に、そのディスプレイの寿命を超えても正確に動作する。
【００３０】
そのマルチプレクサトランジスタは、そのカラムをデータ電圧まで適切にチャージするために必要な最小ゲートバイアスで動作可能であり、そして、これは、寿命を更に延ばすために使用され得る。そのしきい電圧ドリフトがそのゲートバイアスとそのしきい電圧との間の差に関連するからである。そのしきい電圧のサンプリングは、一定の入力電圧レベルを使用しながら、時間とともにしきい電圧がドリフトするにもかかわらず、最低限必要なレベルのゲートバイアスを供給することを可能にする。
【００３１】
その回路の動作原理は、簡略化された式を用いて説明され得る。特定の多重化された時間区分内のカラムを完全にチャージできるようにしながら、マルチプレクサＴＦＴの最も小さい経年劣化をもたらすために時刻ｔ＝０（時刻ｔ０）で要求される当初のゲートバイアスは、Ｖｇ０で表される。
【００３２】
時刻ｔ０におけるしきい電圧がＶｔ０で表され、また、後続の任意の時刻ｔにおけるしきい値がＶｔで与えられる場合、そのしきい電圧変化は、ｄＶｔ＝Ｖｔ−Ｖｔ０で記述され得る。
【００３３】
そして、本発明の回路は、Ｖｇ（Ｖｇ＝Ｖｇ０＋ｄＶｔ）によって与えられる、時刻ｔにおけるゲートバイアスを印加すべく用意される。
【００３４】
このようにして、そのマルチプレクサトランジスタをスイッチするためのゲート電圧は、長い間のしきい電圧の変化を考慮に入れる。
【００３５】
最大ゲート電圧は、しきい値測定動作中に使用される電圧源によって制限される。実際には、寄生効果に起因して、その測定されたしきい電圧は、実際のしきい電圧とは僅かに異なり、また、当初のコントロール電圧値（Ｖｇ０）は、適切な寿命を与えるために、この誤差を受け入れるように選ばれる。
【００３６】
しきい値サンプリングは、動作温度の関数として変更されるよう準備される。これは、マルチプレクサトランジスタの経年劣化を極小化し、その結果、より長寿命の動作を与えるために、そしてまた、低温時に追加的なゲートバイアスを供給することで、より広い動作温度範囲を有効にするために使用されてもよい。
【００３７】
上述の動作を提供するために多数の回路が実現可能であり、また、二つの主要な実施例が以下で説明される。
【００３８】
本発明の回路の第一実施例が図３に示され、それは、マルチプレクサ回路におけるマルチプレクサ要素のアレイの一つを示す。そのマルチプレクサ要素は、カラムデータ信号Ｖdataの形式のマルチプレクサ入力と、ピクセルアレイにおける一カラムの形式のマルチプレクサ出力３２との間にある、マルチプレクサトランジスタスイッチ３０を含む。ピクセルにおけるこのカラムは、カラム抵抗３４及びカラム静電容量３６で表される。
【００３９】
スイッチ３０は、ｎ型非晶質シリコントランジスタを含む。ゲート−ドレイン間寄生容量Ｃgd、及び、ゲート−ソース間寄生容量Ｃgsが示され、また、それらは、以下に説明されるように、しきい電圧サンプリングに影響を及ぼす。また、追加のキャパシタがその回路に追加されてもよい。そのマルチプレクサトランジスタを制御するために使用されるコントロールラインは、結合キャパシタ４４を通じてトランジスタ３０のゲートに適用される。
【００４０】
キャパシタＣgd及びＣgsは、結合キャパシタ４４と共同して、マルチプレクサトランジスタ３０のしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置として動作する。キャパシタ４４は、その容量性回路を支配する。結合キャパシタ４４は、その入力Ｖselectに印加される電圧のブートストラップ変化をもたらすために使用される。
【００４１】
スイッチ装置は、しきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタ３０のしきい電圧をサンプリングし、かつ、蓄積するために備えられる。
【００４２】
図３の例において、このスイッチ装置は、第一測定セレクトラインＭＳ１によって制御される第一測定トランジスタ４０と、第二測定セレクトラインＭＳ２によって制御される第二測定トランジスタ４２とを含む。その第一測定トランジスタは、トランジスタ３０のゲートとソースとの間に接続され、また、第二測定トランジスタ４２は、トランジスタ３０のソースとｄｃ供給ライン（Ｖdc）との間に接続される。
【００４３】
図３に示される三つのマルチプレクサ要素は、図４で図解されるような３：１のデマルチプレクサブロックを形成する。
【００４４】
図４に示されるように、マルチプレクサ要素５０のそれぞれは、個々のカラム（カラム１、カラム２、カラム３）に関連付けられ、一つのピクセルが、単一の行アドレスライン５２と一緒になって、各カラムで表される。マルチプレクサ要素のそれぞれは、それ自身のセレクトラインＶselect１、Ｖselect２、Ｖselect３を有する。三つのマルチプレクサ要素の各ブロックが三つのセレクトラインを共有できる点は、当業者にとって明らかである。また図示されるように、測定セレクトラインＭＳ１、ＭＳ２は、三つのマルチプレクサ要素の全てに共通であり、そしてまた、これらは、全てのマルチプレクサブロックに共通であってもよい。
【００４５】
マルチプレクサ要素のブロックは、単一のデータ入力Ｖdataに結合され、また、そのブロックの働きは、Ｖdata信号を各カラムに順々に送ることであり、カラムドライバ回路へのデータ接続の数が（この例では）三分の一に減らされるようにする。
【００４６】
図３及び４における回路の動作には、二つの個別の段階（通常動作及びしきい値サンプリング）がある。
【００４７】
その通常動作は、単一のデータライン入力Ｖdataからアクティブマトリックスアレイにおける三つの個別のカラムへデータを逆多重化するようにその回路が作動する時間である。この複数段階のデマルチプレックス（逆多重化）動作は、ライン時間毎に一回発生する。
【００４８】
しきい値サンプリングは、フレーム時間毎に一回発生する。動作のこの段階において、マルチプレクサ要素のそれぞれに対するマルチプレクサトランジスタ３０のしきい値は、サンプリングされ、かつ、蓄積される。
【００４９】
その動作は、例示的なタイミングを明示する図５及び図６を参照しながら説明される。
【００５０】
図５は、最終行（ＲｏｗＮ）のアドレス指定と第一行（Ｒｏｗ１）のアドレス指定との間のフレームブランキング時間の間に実行されるしきい値測定動作を示すために用いられる。
【００５１】
そのフレームブランキング時間中、行アドレスライン６２は全てローレベルである。
【００５２】
そのしきい値測定は、以下のステップを用いて実行される。
【００５３】
１）ソースＩＣ（カラムドライバ回路）における全てのデータ出力Ｖdataは、固定ＤＣレベル６４まで下げられる。このようにカラムドライバ出力を制御する代わりに、それらの出力は、高インピーダンスにされてもよく、また、そのとき、ＤＣ源は、追加的なＴＦＴスイッチ（図示せず。）を用いてデータラインに接続されてもよい。
【００５４】
２）マルチプレクサトランジスタ３０を制御するための電圧Ｖselectは、トランジスタ３０をオフの状態に維持するローレベル（Ｖseloff）からＶSelMeasure  =|Voff|＊(Ｃpar＋Ｃ44)／Ｃ44にほぼ等しいＤＣレベル６６に持って行かれる。
【００５５】
ここで、ＶSelMeasureは、しきい電圧測定段階中に印加されるセレクト電圧であり；
Ｖoffは、最小データ分解能及び知覚可能性に依存する特定の誤差限界内のオフ状態における漏れ電流を維持するために必要とされるＶｔ未満の電圧であり；かつ
(Ｃpar＋Ｃ44)／Ｃ44は、結合キャパシタ４４とゲートノードＮｏｄｅ１で観測されるＶselectにおける全電圧変化を防止する回路におけるＣgsやＣgdのような寄生容量の全てとの間に存在する電圧分配器を表す。
【００５６】
従って、セレクトラインにおける電圧は、Ｖoffのゲート電圧の変化を生じさせるべく、すなわち、トランジスタ３０の動作点をしきい電圧の近くに至らせるべく、指定される。ＴＦＴは、最近のしきい値測定段階の終わりにおける状態と実質的に同じ状態に戻り、また、これは、しきい値に近い。トランジスタ３０は、この時点において、未だオフの状態である。これは、しきい電圧サンプリングの実行を可能にする。
【００５７】
３）パルスは、トランジスタ４２をオンの状態にするためにＭＳ２に印加され、そして、トランジスタ４２を経てそのカラムを約Ｖdcまでチャージする。これは、正確である必要はないが、そのカラムは、しきい電圧より大きくなければならない。
【００５８】
４）トランジスタ４２は、オフの状態にされ、また、トランジスタ４０は、ＭＳ１にパルスが印加されて、オンの状態にされる。そのカラムに蓄積された電荷は、そのとき、そのカラムとＮｏｄｅ１との間で共有される。この電荷共有は、ＭＳ１のスイッチがオンされた後までＭＳ２がオンの状態のままとされれば、避けられ得るし、また、これは、僅かに高いしきい電圧が測定されることを可能にし得る。そのカラム静電容量は、必要ではないが、ノード静電容量よりも有意に高いものであってもよい。
【００５９】
ＭＳ１及びＭＳ２は、共通とされてもよい。これは、それでもなお、トランジスタ３０のしきい電圧に密接な関係がある電圧の蓄積を可能にする。トランジスタ４２よりもずっと大きいからである。この動作モードは、温度補償の利点は実現しないが、単純化をもたらす。
【００６０】
トランジスタ４０をオンの状態にすることは、Ｎｏｄｅ１における電圧を増大させる傾向があり、その結果、トランジスタ３０のゲート電圧を上昇させ、徐々にそれをオンの状態にする。
【００６１】
マルチプレクサトランジスタ３０のゲート電圧がトランジスタ３０のしきい電圧に達した場合、トランジスタ３０は、オンの状態になり始めるが、その低い電圧Ｖdataへ流出する電流は、その結果、Ｖdata＋Ｖtにほぼ等しいそのカラム電圧にそのゲート電圧が等しくなるまで、カラム静電容量３６及びノードＮｏｄｅ１を放電する。
【００６２】
そのトランジスタは、そのデータラインＶdataにおけるローｄｃ電圧まで、静電容量を放電する。マルチプレクサトランジスタの入力側のしきい電圧Ｖtは、キャパシタ４４が支配的であるキャパシタンス装置に蓄積される。
【００６３】
５）ＭＳ１は、その後、そのしきい値測定を分離するためにローに下げられ、また、Ｖselectは、オフ電圧ＶSelOffに戻される。
【００６４】
この（ＶselMeasureの）電圧変化は、再び、静電結合を通じて、そのゲートにおける電圧変化（Ｖoff）に変わる。このようにして、これは、ゲート電圧をそのしきい電圧未満のほぼＶoffに至らせる。ゲート電圧がしきい電圧未満のＶoffのレベルにある、回路のこの状態は、新たにサンプリングされたしきい電圧のために再調整されているサイクルをもつ、おおよその開始点であった。そのセレクトラインは、ＶSelOffの状態であり、また、しきい値補正を実行するためのゲート電圧の変化は、このようにして、キャパシタ４４全体の電圧の変化をもたらし、それは、その結果、原則的に、しきい電圧における変化を反映するためにその電圧を適応させることによってそのしきい電圧を蓄積する。
【００６５】
図５は、その後に、行アドレス信号のそれぞれのための、マルチプレクサ要素に順々に印加されるセレクト電圧ＶSelOnを示す。
【００６６】
そのセレクト電圧は、このようにして、三つのレベルを有する。一つは、マルチプレクサトランジスタ３０のスイッチをオフするためのロー電圧（ＶSelOff）であり、一つは、しきい値サンプリング動作のためにスイッチ３０をしきい値に近い状態に至らせるための中間電圧（ＶSelMeasure）であり、また、一つは、多重化動作のためにスイッチを完全にオンにするためのもの（ＶSelOn）である。
【００６７】
通常動作において、しきい値測定は、キャパシタ装置に蓄積される。一つの行Ｒｏｗ  ｎにおける通常動作は、図６で示される。
【００６８】
サンプリング動作が、そのしきい電圧を考慮に入れるゲートでの（Ｎｏｄｅ１での）電圧をもたらすことが分かる。
【００６９】
行アドレスパルスの間、通常動作は、以下のように進行する。
【００７０】
１）行セレクト信号がハイになる（Ｒｏｗ  ｎ）。
【００７１】
２）第一カラムのＶdataがソースＩＣ（カラムドライバ回路）によって与えられる。これは、“ピクセル１データ”７０１として示され、また、第二及び第三要素によってスイッチされるピクセルデータは、７０２及び７０３で示される。
【００７２】
３）７２１で示されるようにＶSelect1がハイになりＶSelOnに至る。ＶSelOnは、カラムセレクト時間内に許容できる誤差内でカラムを所望の電圧Ｖdataまでチャージするために必要とされるしきい値を超える最低の電圧に関連する。
【００７３】
４）第一マルチプレクサトランジスタのゲート電圧がＶghigh＝ＶSelOn＋ｄＶtにほぼ等しい電圧まで上昇させられる。
【００７４】
そのゲートが容量分圧後に所望の電圧を受けられるよう、それらの電圧が選択される。
【００７５】
当然のことながら、実際には、その回路における寄生容量のためにいくらかの損失があるけれども、この電圧上昇は、しきい電圧のバラツキに対する補償をもたらす。
【００７６】
５）その後、マルチプレクサトランジスタ３０を通じてカラム１がＶdataまでチャージされる。
【００７７】
６）ＶSelect1がＶSelOffまで下げられる。マルチプレクサトランジスタ３０のゲート−ソース間容量のために、そのカラム電圧は、そのしきい電圧ドリフトに無関係な量だけであるが、僅かに‘キック’ダウンされる。この電圧誤差は、データに依存し、それ故に、ガンマ調整及び／若しくはコモン電極調整、又は、当業者に明らかな他の何れかの手段によって、修正され得る。
【００７８】
７）データ値が第二カラム用のＶdataに変えられ、ブロック内の多重化されたカラムのそれぞれに対して、ステップ２〜５が繰り返される。このようにして、図示された例においては、マルチプレクサブロック７２１、７２２、７２３のそれぞれに対する三つのＶselectパルスがある。
【００７９】
８）そのマルチプレクサトランジスタがオフの状態にされ、そのマルチプレクサトランジスタの寄生容量によって電荷共有が発生したときに、各グループの最後のカラムが電圧変化を経験する。行セレクト時間の最終区分は、この誤差電圧をそのピクセルに移すことができるように割り当てられ、そのカラム及びピクセルＴＦＴのＲＣ時間定数に依存する。この追加時間は、このようにして、安定のための任意の電荷再分配のためにセレクトパルスが低下した後、アドレスされる最後のカラムがより短い時間しか持たないという事実を補う。最後のカラムを安定させるための十分な時間を与えることで、全てのカラムに対する応答性が等しくさせられる。
【００８０】
９）行セレクト信号がローになる。
【００８１】
このやり方は、そのしきい電圧とは実質的に無関係であるキックバックをもたらす。
【００８２】
図６は、測定段階のための特定の値にまで導かれた出力Ｖdataを伴う段階を省略している。
【００８３】
図７に示された回路の第二実施例では、コントロールラインの数が減らされている。
【００８４】
その原理は、しきい電圧測定がフレーム時間毎に一回行われ、そのフレームの残りで蓄積される点で、上述のものと同じである。そのカラムをチャージする一方で高デューティファクタのマルチプレクサＴＦＴの経年劣化を極小化するのに十分なゲートバイアスを供給するために、通常動作中、その蓄積されたしきい電圧は、マルチプレクサセレクト電圧に追加される。
【００８５】
同じ参照数字が図３における同じ構成要素に対して使用された。
【００８６】
ここでも二つの測定セレクトトランジスタ４０、４２があるが、共有のコントロールラインを用いた制御を可能にするために、これらは、異なるように配置されている。第一測定セレクトトランジスタ４０は、マルチプレクサ要素へのコントロール入力ＶSelectと、マルチプレクサトランジスタ３０のソース３２との間に接続され、また、結合トランジスタ４４は、その入力とトランジスタ３０のゲート（すなわち、Ｎｏｄｅ１）との間に接続される。第二測定セレクトトランジスタ４２は、トランジスタ３０のゲートとドレインとの間に接続され、或いは、ゲートと別のｄｃ電圧ラインとの間に接続される。トランジスタ４２のためのそれらの二つの見込みのある接続は、図７において、概略参照４３の（ａ）及び（ｂ）で示される。
【００８７】
図７においては、それでもなお、寄生容量Ｃdg及びＣgsが存在し、そのため、コントロール電圧の適切な選択によって補償され得る予測可能な電荷共有効果も存在する。
【００８８】
フレームブランキング中の測定段階において、しきい値測定は、以下の後続ステップによって取得される。
【００８９】
１）例えば、Ｖdataをローに設定し、かつ、全てのマルチプレクサのゲートに（順々に又は同時に）パルスを与えることで、全てのカラムがロー電圧に導かれる。これは、リセット動作をもたらす。
【００９０】
２）ソースＩＣの全てのデータ出力が高い固定ＤＣレベル（例えば、最大しきい電圧測定容量のためのソースＩＣの最大出力である。）に持って行かれる。
【００９１】
３）Ｖselectラインが高インピーダンス状態に置かれる。
【００９２】
４）測定トランジスタ４０、４２の双方をオンの状態にするために単一の測定セレクトラインＭＳにパルスが印加される。
【００９３】
ゲートノードＮｏｄｅ１が、接続形態（図７の（ａ）又は（ｂ））に応じて、ｄｃ電圧又はデータ電圧Ｖdataの何れかにチャージされる。
【００９４】
５）ゲート電圧がマルチプレクサトランジスタのＶtを超えて上昇するので、このトランジスタは、オンの状態にあり、そのソース（ノード３２）がゲート電圧未満のしきい電圧Ｖtになるまで、上昇し始める。ゲート−ソース電圧Ｖgs＝Ｖtは、その後、キャパシタ４４にわたって蓄積される。
【００９５】
実際には、セレクトラインＶselectが多くのマルチプレクサブロックに接続されるので、その蓄積されたしきい電圧は、その平均に向かう傾向があり、そのことは、ほとんどの場合において適切なはずである。また、そのソース電圧が上昇し始めるので、そのゲート電圧は、キャパシタ４４を通じて、ブートストラップアップされる。高温のとき、測定トランジスタ４２は、測定時間内に、この余分なチャージをＤＣラインに消散させることができる。
【００９６】
低温のとき、この余分に蓄積されたチャージは、通常動作時のより良好なカラム充電を可能にするのに有益である。
【００９７】
６）その後、しきい値測定を分離するために、ＭＳラインがローに下げられ、セレクトラインＶselectがＶSelOffに戻される。これは、ゲート電圧を、ほぼ、ＶSelOffを上回るしきい電圧に至らせる。
【００９８】
しきい電圧は、再び、キャパシタ４４で蓄積され、そして、これは、しきい電圧補償を提供すべく、セレクト入力に印加されたゲートコントロール電圧に追加される。
【００９９】
この回路の動作は、マルチプレクサトランジスタの出力側でしきい電圧が測定される点において、前バージョンと異なる。
【０１００】
通常動作において、そのしきい値測定は、キャパシタ４４に蓄積される。前述のように、通常動作は、以下のステップを有する。
【０１０１】
１）行セレクト信号がハイになる。
【０１０２】
２）第一カラム用のデータＶdataがソースＩＣによって与えられる。
【０１０３】
３）ＶSelect1がハイになってＶSelOnに至る。ＶSelOnは、カラムセレクト時間内に許容できる誤差内でカラムをＶdataまでチャージするために必要とされるしきい値を超える最低の電圧に等しい。
【０１０４】
４）ゲート電圧がＶSelOn＋ｄＶtにほぼ等しい電圧Ｖghighに高められる。
【０１０５】
実際には、その回路における寄生容量のために、いくらかの損失がある。
【０１０６】
５）そのカラムがそのマルチプレクサトランジスタを通じて所望のデータ電圧Ｖdataにチャージされる。
【０１０７】
６）ＶSelect1がＶSelOffに下げられる。そのマルチプレクサトランジスタのゲート−ソース間容量のために、そのカラム電圧は、僅かに‘キック’ダウンされるが、この場合もやはり、ＶgからＶtへのゲートノードの電圧振幅がほぼ一定であるので、そのカラムにおける電圧誤差もまた、ほぼ一定であり、修正され得る。
【０１０８】
７）データ値が第二カラム用のＶdataに変えられ、グループ内の多重化されたカラムのそれぞれに対して、ステップ２〜５が繰り返される。
【０１０９】
８）そのマルチプレクサトランジスタがオフの状態にされ、そのマルチプレクサトランジスタのゲート−ソース間容量を通して電荷共有が発生したときに、各グループの最後のカラムが再び電圧変化を経験する。この場合もやはり、行セレクト時間の最終区分は、この誤差電圧をそのピクセルに移すことができるように割り当てられ、そのカラム及びピクセルＴＦＴのＲＣ時間定数に依存する。
【０１１０】
９）行セレクト信号がローになる。
【０１１１】
上記と同じ方法でその通常段階が進行するのが分かる。
【０１１２】
このやり方は、この場合もやはり、しきい電圧とは無関係であるキックバックをもたらす。
【０１１３】
相対的な装置サイズと組み合わさって測定段階の時間は、誤差を制御して温度補償を調整する。
【０１１４】
これは、温度に起因するしきい値ドリフトの加速度が最も大きいときに、そのマルチプレクサトランジスタのゲートバイアスが極小化されることを意味する。この時間はまた、低温時においてそのセレクト時間中の正確なカラムチャージを実現するためにより高いゲート電圧が必要な場合に、その測定時間内に除去されるチャージがより小さくなり、その結果、使用されるサンプリング機構においてより大きな蓄電電圧を作り出すことができるように、指定される。
【０１１５】
上述の二つの実装は、如何なる状況においてもゲートバイアスを極小化することにより、その寿命を更に延長するところまで展開される。
【０１１６】
具体的には、液晶ディスプレイの場合、ＬＣ物質がそれらの全域でＲＭＳ電圧に影響され、かつ、その極性が定期的に反転されなければ、ＤＣ画像の焼き付き効果を示し得るので、電圧送電曲線が対称となる中心電圧の付近で二つのデータレンジを有するのが普通である。
【０１１７】
多くのドット又はカラム反転駆動スキームで一般的な単極のソースＩＣの場合、マルチプレクサトランジスタ３０のドレインに現れるデータは、カラム毎のライン時間内における二つの最大値の一つを有する。特定の時間内にそのカラムをチャージするために必要とされる最低ゲート電圧がそのデータ電圧に関連して設定されなければならないので、そのデータレンジ（以下、データレンジ「DataHigh」及び「DataLow」とされる。）に依存する二つの値の一つで電圧ＶSelOnを設定することが可能である。
【０１１８】
ＶSelOnのための二つの潜在的な値ＶselOnDataHigh及びＶselOnDataLowを用いて、その寿命は、ＶselOnDataHigh−ＶdataHigh＝ＶselOnDataLow−ＶdataLow＝Ｖmin＝Ｖg−Ｖtを確保することにより、さらに改善され得る。
【０１１９】
この概念は、インターリーブマルチプレクサを作るところにまで（例えば６：２のマルチプレックス比を提供するところにまで）展開される。これは、ドット又はカラム反転駆動スキームの場合においてライン時間毎に一回ソースドライバにおけるデータレンジをスイッチするのみで、その出力が低減され得ることを意味する。これは、明確化のために測定スイッチが省略された図８で図解される。
【０１２０】
図のように、二つのデータ入力Ｄａｔａ１、Ｄａｔａ２は、異なるデータレンジを与えながら、異なる転極段階のために提供される。第一マルチプレクサ部分要素８０は、ＲＧＢカラムグループの一つに対応し、第二マルチプレクサ部分要素８２は、その隣のＲＧＢカラムグループに対応する。
【０１２１】
図８において、カラム１、３及び５は、Ｄａｔａ１に接続され、カラム２、４及び６は、Ｄａｔａ２に接続される。所与のライン時間において、Ｄａｔａ１がハイレンジでＤａｔａ２がローレンジであってもよいが、その次のライン時間において、それらは、レンジを交換できる。これは、一ライン時間内にＤａｔａ１とＤａｔａ２とをハイレンジとローレンジとの間で交換せざるを得ない（電力を消費する）状態を回避する。更に、電圧がより効率的に使用されるように、過度の電圧が何れか一方のレンジで使用されることなしに、ハイデータレンジ信号の全てがマルチプレクサラインの一方のグループ（例えば、１、３及び５である。）にあり、かつ、ローレンジ信号が他方のグループにあるようにしてもよい。
【０１２２】
更なる変更点は、マルチプレクサトランジスタ３０におけるゲート−ソース間容量とゲート−ドレイン間容量との直列接続を用いたチャージ・フィードスルーに起因するカラム上の電圧誤差を取り除くことである。カラムが非選択状態とされた場合、そのドレインにおけるデータ電圧は、デマルチプレクサがまとめる他のカラムに適用されたデータによって変化する。そのカラムにおける如何なる電圧誤差もが単にこの容量結合されたデータ電圧に起因し、マルチプレクサトランジスタ３０におけるリークに起因しないと仮定した場合、全てのカラムが非選択状態であるときに、行セレクト時間の最後の部分において、既知の値である補償電圧を印加することによりその誤差を除去することが可能である。
【０１２３】
そのライン時間におけるカラムへの全結合は、そのとき、印加される他のデータ電圧とは無関係であり、それ自身のデータのみに依存する。従って、この誤差は、データによらず一定であり、かつ、ガンマ調整又は当業者にとって既知である他の何れのそのような手段によっても補正され得る。
【０１２４】
上述の回路に対する更なる追加物は、ゲートスキャンドライバの追加出力から測定セレクト信号（ＭＳ、ＭＳ１、ＭＳ２）を作り出すことである。大抵、利用可能な追加出力があり、これらの信号は、フレームブランキング時間におけるフレーム時間毎に一回必要とされるだけなので、これは、そのマルチプレクサを動作させるのに必要なコントロール信号の数を減らすことができ、その結果、コストを削減することができる。このことは、統合ゲートスキャンドライバが実装され、かつ、追加の電子回路網なしで追加出力が作られ得る場合に、特に有益である。
【０１２５】
図７を参照すると、４３で接続（ｂ）が使用されれば、しきい値サンプリング回路を駆動させるために、追加の外部信号線が必要とされることはない。
【０１２６】
更なる追加物は、全ての出力を同じレンジ内で一斉に駆動させる能力を持たないカラム又はドット反転ソースＩＣに対しても、しきい電圧測定を二段階で動作させることで、それでもなお、補正が実行されるということである。これは、測定セレクト信号の数の倍加を必要とする。
【０１２７】
いくつかの駆動回路は、ピン同士で内部構成要素を共有するので、ハイ又はロー信号を全てのピンに同時に供給することができない。そして、このことは、ピンを高インピーダンスにすることにより、或いは、一方を奇数ピンに、そして、一方を偶数ピンにというように補正段階を二つのサイクルに分離することにより、解決され得る。これは、より多くのコントロール信号の必要性を生じさせる。
【０１２８】
上述した具体例は、マルチプレクサ回路がカラム駆動信号をディスプレイアレイにつなぐために使用される、ディスプレイデバイスである。しかしながら、本発明は、他のアレイデバイスにも適用可能である。例えば、本発明は、光学センサ／スキャナ等のアレイ検出デバイスからのカラムデータを共通のデータアウトラインに多重化するために使用されてもよい。
【０１２９】
記載された例は、３：１のマルチプレックス比に言及するが、本発明は、当然のことながら、他の比率にも適用可能である。
【０１３０】
用語“マルチプレクサ”は、多重化（マルチプレックス）及び逆多重化（デマルチプレックス）用の回路及び動作に及ぶよう意図されている。
【０１３１】
多くの異なるＴＦＴ及びキャパシタ装置が考えられる。一つのキャパシタは、コントロール入力Ｖselectとマルチプレクサトランジスタ３０のゲートとの間に必要とされる。そのゲートに印加される前に印加されるコントロール電圧の変化を引き起こすために、ブートストラッピング効果が得られるようにするためである。他の多くのキャパシタ装置が考えられるが、既に与えられたのは二つの例のみである。
【０１３２】
本発明は、有機半導体ＴＦＴ及び酸化物半導体ＴＦＴを含む、しきい電圧ドリフトが存在する如何なるタイプのＴＦＴ技術にも適用可能である。
【０１３３】
上述の例は、アナログデータの多重化を記述する。しかしながら、本発明はまた、マルチプレクサＴＦＴがデジタルデータのルートを決めるために用いられる場合にも使用され得る（例えば、電気泳動ディスプレイデバイスの駆動のために使用される場合である。）。
【０１３４】
本発明の開示を読むことで、他の変形例が当業者にとって明らかとなる。そのような変形例は、アクティブマトリックスアレイデバイス及びそれらの構成部品の分野で既に知られている他の特徴群を含んでいてもよく、本明細書において既に説明された特徴群の代わりに、或いは、加えて使用され得る他の特徴群を含むものであってもよい。
【図面の簡単な説明】
【０１３５】
【図１】既知のディスプレイ構造を示す。
【図２】図１のＤ／Ａコンバータの既知の配置を示す。
【図３】本発明のマルチプレクサ要素の第一実施例を示す。
【図４】マルチプレックス比が３：１である図３の三つのマルチプレクサ要素のブロックを示す。
【図５】図４の回路の動作を説明するための第一タイミング図である。
【図６】図４の回路の動作を説明するための第二タイミング図である。
【図７】本発明のマルチプレクサ要素の第二実施例を示す。
【図８】本発明のマルチプレクサブロックの第三実施例を示す。
【図１】
2009519485.tif 000003
【図２】
2009519485.tif 000004
【図３】
2009519485.tif 000005
【図４】
2009519485.tif 000006
【図５】
2009519485.tif 000007
【図６】
2009519485.tif 000008
【図７】
2009519485.tif 000009
【図８】
2009519485.tif 000010
【手続補正書】
【提出日】平成20年6月20日(2008.6.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アレイのマトリックス要素をアドレスするためのアドレス回路で使用されるマルチプレクサ回路であって、当該マルチプレクサ回路は、前記マトリックス要素の基板に統合され、マルチプレクサ要素のアレイを含み、各マルチプレクサ要素が：
−マルチプレクサ入力とマルチプレクサ出力との間の非晶質シリコンタイプのマルチプレクサトランジスタ；
−前記マルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置であり、前記マルチプレクサトランジスタを制御するためのコントロール信号を受信するためのコントロール入力と前記マルチプレクサトランジスタのゲートとの間の直列のキャパシタを含むしきい電圧蓄積キャパシタ装置；及び
−前記しきい電圧蓄積キャパシタ装置で前記マルチプレクサトランジスタの前記しきい電圧をサンプリングし、かつ、蓄積するためのスイッチ装置；
を含むマルチプレクサ回路。
【請求項２】
前記スイッチ装置は、第一測定スイッチ及び第二測定スイッチを含む、
請求項１記載のマルチプレクサ回路。
【請求項３】
前記第一測定スイッチは、前記マルチプレクサトランジスタのゲートとソースとの間に接続され、また、前記第二測定スイッチは、前記マルチプレクサトランジスタのソースと電圧電源ラインとの間に接続され、そして、前記しきい電圧蓄積キャパシタ装置は、前記コントロール入力と前記マルチプレクサトランジスタのゲートとの間に結合キャパシタを含む、
請求項２記載のマルチプレクサ回路。
【請求項４】
前記マルチプレクサ要素は：
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサ入力が前記マルチプレクサトランジスタの出力側の出力に結合されるところの第一モード；及び
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサトランジスタの入力側の前記しきい電圧が前記結合キャパシタで蓄積されるところの第二モード
の二つのモードで動作可能である、
請求項３記載のマルチプレクサ回路。
【請求項５】
前記第一測定スイッチは、前記コントロール入力と前記マルチプレクサトランジスタのソースとの間に接続され、また、前記第二測定スイッチは、前記マルチプレクサトランジスタのゲートと電圧源ラインとの間に接続され、そして、前記しきい電圧蓄積キャパシタ装置は、前記コントロール入力と前記マルチプレクサトランジスタのゲートとの間に結合キャパシタを含む、
請求項２記載のマルチプレクサ回路。
【請求項６】
前記電圧源ラインは、ｄｃ電圧源ライン又は前記マルチプレクサ入力を含む、
請求項５記載のマルチプレクサ回路。
【請求項７】
前記マルチプレクサ要素は、
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサ入力が前記マルチプレクサトランジスタの出力側の出力に結合されるところの第一モード；及び
−前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記マルチプレクサトランジスタの出力側の前記しきい電圧が前記結合キャパシタで蓄積されるところの第二モード
の二つのモードで動作可能である、
請求項５又は６記載のマルチプレクサ回路。
【請求項８】
前記マルチプレクサ要素は、多重化モード及びしきい値サンプリングモードで動作可能であり、また、前記多重化モードにおいて、前記マルチプレクサトランジスタを制御するための前記コントロール信号は、オフの値とオンの値とを有する、
先行する何れかの請求項に記載のマルチプレクサ回路。
【請求項９】
個々にアドレス可能なマトリックス要素のアレイと前記マトリックス要素をアドレスするためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスであって、前記アドレス電子回路網は、請求項１乃至８の何れか一項に記載のマルチプレクサ回路を含むアクティブマトリックスアレイデバイス。
【請求項１０】
アクティブマトリックス液晶ディスプレイを更に含む、
請求項９に記載のアクティブマトリックスアレイデバイス。
【請求項１１】
個々にアドレス可能なマトリックス要素のアレイと前記マトリックス要素をアドレスするためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスをアドレスする方法であって：
−マルチプレクサ回路のマルチプレクサ要素を用いて、前記アレイの第一数のアドレス信号ラインと第二数のアドレス信号ラインとの間を多重化する多重化ステップであり、各マルチプレクサ要素が非晶質シリコンタイプのマルチプレクサトランジスタを含み；前記第一数が前記第二数の分数であるところの多重化ステップは：
−キャリブレーション段階中、それぞれの蓄積キャパシタ装置で各マルチプレクサ要素のマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するステップ；及び
−アドレス段階中、マルチプレクサ入力データを前記マルチプレクサの出力に送るべく、選択されたマルチプレクサトランジスタのスイッチを順々にオンにすることで前記アレイの全ての要素をアドレスするアドレスステップであり、前記マルチプレクサトランジスタのスイッチをオンにするために供給されるコントロール信号が、蓄積された前記しきい電圧に従って、前記蓄積キャパシタ装置によって変えられるところのアドレスステップ；
を含む方法。
【請求項１２】
前記アドレス段階中、多数のアドレス信号が、共有されたアドレス信号ラインと複数のアドレスラインとの間で送られる、
請求項１１記載の方法。
【請求項１３】
前記キャリブレーション段階において、前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、前記しきい電圧がキャパシタ装置でサンプリングされる、
請求項１１又は１２記載の方法。
【請求項１４】
前記キャリブレーション段階において、前記マルチプレクサトランジスタがオンの状態で駆動され、かつ、平均しきい電圧がキャパシタ装置でサンプリングされる、
請求項１１又は１２記載の方法。
【請求項１５】
前記キャリブレーション段階がフレーム時間毎に一回実行される、
ディスプレイデバイスを駆動するための請求項１１乃至１４の何れか一項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックスアレイデバイスに関し、特に、カラムドライバ／読み取り回路がそのアレイ（配列）に対して作成しなければならない接続の数を減らすために使用されるマルチプレクサ回路を用いて、そのアレイの要素が行及び列で配列されるアクティブマトリックスデバイスに関する。
【背景技術】
【０００２】
アクティブマトリックスディスプレイデバイス用カラムドライバ回路は、典型的には、デジタル−アナログコンバータのアレイを含む。多数のコンバータ回路を供給するために、単一のレジスタストリングが通常用いられる。このことが、それらコンバータの出力電圧の良好な均一性を確かなものとするからである。そのレジスタストリングは、レジスタ、又は、そのストリングの全長に沿って種々の点で作られた接続部と直列接続される一組のレジスタ群を含む。そのレジスタストリングの各端には電圧が印加され、更に、そのストリングに沿った中間点群にも電圧が印加されてもよい。出力は、そのストリングの全長に沿った種々の点から取得され、それらの点に存在する電圧は、そのデジタル−アナログコンバータのアナログ出力電圧レベルを表す。
【０００３】
図１で図解されるように、そのデジタル−アナログコンバータからの出力信号をマルチプレクサ回路に適用することは、公知である。マルチプレクサ回路２は、コンバータ回路４における個別のＤ／Ａコンバータのそれぞれの出力が、ディスプレイ６における多数のカラムの一つに選択的に接続されるのを可能にする。マルチプレクサ回路２の使用は、デジタルデータ用のラッチ、及び、そのディスプレイにおける各カラム用のデジタル−アナログコンバータをもはや備える必要を無くするので、電気回路網を単純化させる。その多重化の取り組みにおける潜在的な不利点は、各コンバータ回路が二以上のカラムに信号を供給するので、それらは、より高速でより短い変換時間で操作されなければならないという点にある。
【０００４】
フィルム電気回路網を用いてデジタル−アナログコンバータとレジスタストリング又はストリング群とをディスプレイの基板上に統合することが提案された。マルチプレクサ回路をガラス基板に統合する実現性もまた提案された。この統合は、外部ドライバＩＣの必要性を無くすことでコスト削減を可能にする。また、それら回路及びその関連する配線が、それらが置き換えようとする同等のＩＣよりもスペースを消費しないのであれば、可視領域を取り囲むガラスの出っ張り領域を減らせる可能性もある。
【０００５】
Ｘ個のコンバータを含む見込みのある回路配置は、図２に示される。デジタル−アナログコンバータ１０のそれぞれは、デコーダ１２及び一組の電圧選択スイッチ１４を含む。レジスタストリング１６は、要求されたＭ個のアナログ参照電圧を生成するために使用される。数Ｍは、式Ｍ＝２Ｎにより、デジタル入力（“Ｄａｔａ１”−“ＤａｔａＸ”）におけるビット数Ｎに結び付いている。参照電圧は、Ｍ本のラインからなる参照電圧バス１８を用いるデジタル−アナログコンバータ回路に供給される。
【０００６】
Ｘ個のコンバータ出力１５は、そのＸ個の出力をＺ個のカラム１７の選択されたグループに（Ｚは、数Ｘにマルチプレクサ２のマルチプレックス比を乗算した値に等しい。）送るマルチプレクサ回路２に供給される。
【０００７】
この回路配置は、低ビット数のデジタルデータ用の（表示された画像における相対的に低い数のグレーレベルに対応する。）、低温ポリシリコンＡＭＬＣＤ用の一体型カラムドライブ回路のために提案された。
【０００８】
しかしながら、非晶質シリコン技術を用いて実現され得るドライバ回路の提供には特別な関心が存在する。非晶質シリコンＴＦＴを用いた場合、しきい電圧Ｖｔが正のゲートバイアス下において時間及び温度に応じてドリフトすることが広く知られている。これは、従来のＮＭＯＳ回路設計が所与の寿命に亘って同じ機能性を提供することができないことを意味する。しきい値ドリフトを考慮に入れた新しい回路を作り出すことで、以前は不可能と思われた、或いは、不満足な寿命／温度性能を与えるのがせいぜいであったガラスにおける機能性を提供することができる。
【特許文献１】米国特許第６３３５７７８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
非晶質シリコンを用いた回路を統合するときに予想される主要な課題は、短い回路寿命であり、それら回路が大量のしきい電圧ドリフトに耐えられないからである。
【００１０】
入力されたデジタル画像信号に従って画像を表示するための駆動回路を統合したアクティブマトリックスタイプの液晶ディスプレイデバイスが米国特許第６３３５７７８号で開示されている。
【課題を解決するための手段】
【００１１】
本発明に従って、個別にアドレス可能なマトリックス要素のアレイとそれらのマトリックス要素をアドレスするためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスであって、そのアドレス電子回路網は、それらマトリックス要素の基板上に統合されたマルチプレクサ回路を有し、そのマルチプレクサ回路は、マルチプレクサ要素のアレイを有するところのアクティブマトリックスアレイデバイスであって、マルチプレクサ要素のそれぞれは、：
−マルチプレクサ入力とマルチプレクサ出力との間にある非晶質シリコンタイプのマルチプレクサトランジスタ；
−マルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置であり、マルチプレクサトランジスタを制御するためのコントロール信号を受信するためのコントロール入力（Ｖselect）とそのマルチプレクサトランジスタのゲートとの間の直列キャパシタを含むしきい電圧蓄積キャパシタ装置；及び
−そのしきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するためのスイッチ装置；
を含むところのアクティブマトリックスアレイデバイスが提供される。
【００１２】
その回路設計は、非晶質シリコンであってもよいマルチプレクサトランジスタのしきい値ドリフトを考慮に入れる。これは、そのトランジスタに対するストレスを極小化するために使用され得る。しきい電圧補償を提供することで、長寿命のマルチプレクサ／デマルチプレクサは、超高解像度ディスプレイに適したものとなり得、かつ、高温での連続的なストレスの後でさえも、長寿命動作をもたらす。
【００１３】
そのスイッチ装置は、第一測定スイッチ及び第二測定スイッチを含んでいてもよい。これは、比較的単純な回路を提供する。
【００１４】
一例において、その第一測定スイッチは、そのマルチプレクサトランジスタのゲートとソースとの間に接続され、また、その第二測定スイッチは、そのマルチプレクサトランジスタのソースと電圧電源ラインとの間に接続され、そして、そのしきい電圧蓄積キャパシタ装置は、そのコントロール入力とそのマルチプレクサトランジスタのゲート及びドレインの間のしきい値キャパシタとの間に結合キャパシタを含む。
【００１５】
その結合キャパシタは、印加されたそのコントロール電圧における変化を生じさせるために使用される。この例では、そのマルチプレクサ要素は：
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのマルチプレクサ入力がその出力に結合されるところの第一モード；及び
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのしきい電圧がその第二キャパシタで蓄積されるところの第二モード；
の二つのモードで動作可能である。
【００１６】
別の実施では、その第一測定スイッチは、そのコントロール入力とそのマルチプレクサトランジスタのソースとの間に接続され、また、その第二測定スイッチは、そのマルチプレクサトランジスタのゲートと電圧源ラインとの間に接続され、そして、そのしきい電圧蓄積キャパシタ装置は、そのコントロール入力（Ｖselect）とそのマルチプレクサトランジスタのゲートとの間に結合キャパシタを含む。
【００１７】
この設計では、それら二つの測定スイッチは、共通のコントロールラインによって制御され得る。この場合もやはり、マルチプレクサ要素は：
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのマルチプレクサ入力がその出力に結合されるところの第一モード；及び
−そのマルチプレクサトランジスタがオンの状態で駆動され、かつ、そのしきい電圧がその結合キャパシタで蓄積されるところの第二モード；
の二つのモードで動作可能である。
【００１８】
そのマルチプレクサトランジスタをその第一モードで制御するためのそのコントロール信号は、オフの値とオンの値とを有し得る。このようにして、その補償の全ては、そのマルチプレクサ要素内でもたらされ、そして、適用されたそのコントロール信号のレベルへの如何なる変化も作られる必要がない。
【００１９】
改良版において、そのマルチプレクサトランジスタをその第一モードで制御するためのそのコントロール信号は、オフの値と、オンとなり得る二つの値とを有し、一つは、第一レンジにおけるマルチプレクサ入力データのためのものであり、一つは、第二レンジにおけるマルチプレクサ入力データのためのものである。これは、特に、転極スキームに適している。
【００２０】
そして、マルチプレクサ要素のそれぞれは、第一レンジでデータを多重化するための部分要素と、第二レンジでデータを多重化するための部分要素とを含んでいてもよい。
【００２１】
好適には、そのアドレス電子回路網は、更に、Ｄ／Ａコンバータアレイを含む。
【００２２】
そのデバイスは、アクティブマトリックス液晶ディスプレイであってもよい。
【００２３】
本発明はまた、アレイのマトリックス要素をアドレス指定するためのアドレス回路で用いるマルチプレクサ回路を提供し、そのマルチプレクサ回路は、そのマトリックス要素アレイの基板へ統合され、マルチプレクサ要素のアレイを含み、それぞれが：
−マルチプレクサ入力とマルチプレクサ出力との間の非晶質シリコンタイプのマルチプレクサトランジスタ；
−そのマルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置であり、マルチプレクサトランジスタを制御するためのコントロール信号を受信するためのコントロール入力とそのマルチプレクサトランジスタのゲートとの間の直列キャパシタを含むしきい電圧蓄積キャパシタ装置；及び
−そのしきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するためのスイッチ装置；
を含む。
【００２４】
本発明はまた、個別にアドレス指定可能なマトリックス要素のアレイとそのマトリックス要素をアドレス指定するためのアドレス電子回路網とを含むアクティブマトリックスアレイデバイスをアドレス指定する方法を提供し、その方法は：
−マルチプレクサ回路のマルチプレクサ要素を用いて、そのアレイの第一数のアドレス信号ラインと第二数のアドレス信号ラインとの間を多重化する多重化ステップであり、各マルチプレクサ要素が非晶質シリコンタイプのマルチプレクサトランジスタを含み；その第一数がその第二数の分数を含み：
−キャリブレーション段階中、それぞれの蓄積キャパシタ装置で各マルチプレクサ要素のマルチプレクサトランジスタのしきい電圧をサンプリングし、かつ、蓄積するステップ；及び
−アドレス指定段階中、マルチプレクサ入力データをそのマルチプレクサの出力に送るべく、選択されたマルチプレクサトランジスタのスイッチを順々にオンにすることでそのアレイの全ての要素をアドレス指定するアドレス指定ステップであり、そのマルチプレクサトランジスタのスイッチをオンにするために供給されるコントロール信号が、その蓄積されたしきい電圧に応じて、その蓄積キャパシタ装置によって変えられるところのアドレス指定ステップ；
を含む多重化ステップを含む。
【００２５】
この駆動方法は、その出力電圧レンジが標準的なマルチプレクサ設計よりも低いデューティサイクルでスイッチされ得るので、そのソースドライバＩＣにおけるより低い電力による動作をもたらす能力を有する。これは、カラム又はドット反転スキームに適用され、ディスプレイ応用のための最良の画像品質をもたらす。
【００２６】
その方法は、好適には、ディスプレイデバイスを駆動するためのものであり、また、そのキャリブレーション段階は、フレーム時間毎に一回、例えば、フレームブランキング時間中に実行される。
【発明を実施するための最良の形態】
【００２７】
本発明の例は、ここで、添付の図を参照しながら詳細に説明される。
【実施例】
【００２８】
本発明は、マルチプレクサ要素のアレイを有するマルチプレクサ回路を提供する。マルチプレクサ要素のそれぞれは、マルチプレクサトランジスタのしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置を有する。スイッチ装置は、そのしきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタのしきい電圧のサンプリングと蓄積とを可能にする。そして、これは、そのマルチプレクサトランジスタをスイッチするために使用されるコントロール信号を補正するために使用される。
【００２９】
しきい電圧ドリフトは、ＴＦＴのデューティ比に対して強い依存性を有し、非晶質シリコンアクティブマトリックスデバイスを実用的なものとする一つの要因は、ピクセルＴＦＴのデューティ比が極めて低い（典型的にはフレーム時間毎に一ライン時間）点にあることが知られている。
【００３０】
しきい電圧のサンプリング動作をフレーム時間毎に一回実行することにより、マルチプレクサトランジスタのゲート電圧は、更にずっと高いデューティ比にかかわらず長寿命の動作を提供するよう制御され得る。サンプリング動作に使用されるそのスイッチ装置のトランジスタは、それらの低いデューティファクタのおかげで、更にずっと低いしきいドリフトを経験でき、それ故に、そのディスプレイの寿命を超えても正確に動作する。
【００３１】
そのマルチプレクサトランジスタは、そのカラムをデータ電圧まで適切にチャージするために必要な最小ゲートバイアスで動作可能であり、そして、これは、寿命を更に延ばすために使用され得る。そのしきい電圧ドリフトがそのゲートバイアスとそのしきい電圧との間の差に関連するからである。そのしきい電圧のサンプリングは、一定の入力電圧レベルを使用しながら、時間とともにしきい電圧がドリフトするにもかかわらず、最低限必要なレベルのゲートバイアスを供給することを可能にする。
【００３２】
その回路の動作原理は、簡略化された式を用いて説明され得る。特定の多重化された時間区分内のカラムを完全にチャージできるようにしながら、マルチプレクサＴＦＴの最も小さい経年劣化をもたらすために時刻ｔ＝０（時刻ｔ０）で要求される当初のゲートバイアスは、Ｖｇ０で表される。
【００３３】
時刻ｔ０におけるしきい電圧がＶｔ０で表され、また、後続の任意の時刻ｔにおけるしきい値がＶｔで与えられる場合、そのしきい電圧変化は、ｄＶｔ＝Ｖｔ−Ｖｔ０で記述され得る。
【００３４】
そして、本発明の回路は、Ｖｇ（Ｖｇ＝Ｖｇ０＋ｄＶｔ）によって与えられる、時刻ｔにおけるゲートバイアスを印加すべく用意される。
【００３５】
このようにして、そのマルチプレクサトランジスタをスイッチするためのゲート電圧は、長い間のしきい電圧の変化を考慮に入れる。
【００３６】
最大ゲート電圧は、しきい値測定動作中に使用される電圧源によって制限される。実際には、寄生効果に起因して、その測定されたしきい電圧は、実際のしきい電圧とは僅かに異なり、また、当初のコントロール電圧値（Ｖｇ０）は、適切な寿命を与えるために、この誤差を受け入れるように選ばれる。
【００３７】
しきい値サンプリングは、動作温度の関数として変更されるよう準備される。これは、マルチプレクサトランジスタの経年劣化を極小化し、その結果、より長寿命の動作を与えるために、そしてまた、低温時に追加的なゲートバイアスを供給することで、より広い動作温度範囲を有効にするために使用されてもよい。
【００３８】
上述の動作を提供するために多数の回路が実現可能であり、また、二つの主要な実施例が以下で説明される。
【００３９】
本発明の回路の第一実施例が図３に示され、それは、マルチプレクサ回路におけるマルチプレクサ要素のアレイの一つを示す。そのマルチプレクサ要素は、カラムデータ信号Ｖdataの形式のマルチプレクサ入力と、ピクセルアレイにおける一カラムの形式のマルチプレクサ出力３２との間にある、マルチプレクサトランジスタスイッチ３０を含む。ピクセルにおけるこのカラムは、カラム抵抗３４及びカラム静電容量３６で表される。
【００４０】
スイッチ３０は、ｎ型非晶質シリコントランジスタを含む。ゲート−ドレイン間寄生容量Ｃgd、及び、ゲート−ソース間寄生容量Ｃgsが示され、また、それらは、以下に説明されるように、しきい電圧サンプリングに影響を及ぼす。また、追加のキャパシタがその回路に追加されてもよい。そのマルチプレクサトランジスタを制御するために使用されるコントロールラインは、結合キャパシタ４４を通じてトランジスタ３０のゲートに適用される。
【００４１】
キャパシタＣgd及びＣgsは、結合キャパシタ４４と共同して、マルチプレクサトランジスタ３０のしきい電圧を蓄積するためのしきい電圧蓄積キャパシタ装置として動作する。キャパシタ４４は、その容量性回路を支配する。結合キャパシタ４４は、その入力Ｖselectに印加される電圧のブートストラップ変化をもたらすために使用される。
【００４２】
スイッチ装置は、しきい電圧蓄積キャパシタ装置でマルチプレクサトランジスタ３０のしきい電圧をサンプリングし、かつ、蓄積するために備えられる。
【００４３】
図３の例において、このスイッチ装置は、第一測定セレクトラインＭＳ１によって制御される第一測定トランジスタ４０と、第二測定セレクトラインＭＳ２によって制御される第二測定トランジスタ４２とを含む。その第一測定トランジスタは、トランジスタ３０のゲートとソースとの間に接続され、また、第二測定トランジスタ４２は、トランジスタ３０のソースとｄｃ供給ライン（Ｖdc）との間に接続される。
【００４４】
図３に示される三つのマルチプレクサ要素は、図４で図解されるような３：１のデマルチプレクサブロックを形成する。
【００４５】
図４に示されるように、マルチプレクサ要素５０のそれぞれは、個々のカラム（カラム１、カラム２、カラム３）に関連付けられ、一つのピクセルが、単一の行アドレスライン５２と一緒になって、各カラムで表される。マルチプレクサ要素のそれぞれは、それ自身のセレクトラインＶselect１、Ｖselect２、Ｖselect３を有する。三つのマルチプレクサ要素の各ブロックが三つのセレクトラインを共有できる点は、当業者にとって明らかである。また図示されるように、測定セレクトラインＭＳ１、ＭＳ２は、三つのマルチプレクサ要素の全てに共通であり、そしてまた、これらは、全てのマルチプレクサブロックに共通であってもよい。
【００４６】
マルチプレクサ要素のブロックは、単一のデータ入力Ｖdataに結合され、また、そのブロックの働きは、Ｖdata信号を各カラムに順々に送ることであり、カラムドライバ回路へのデータ接続の数が（この例では）三分の一に減らされるようにする。
【００４７】
図３及び４における回路の動作には、二つの個別の段階（通常動作及びしきい値サンプリング）がある。
【００４８】
その通常動作は、単一のデータライン入力Ｖdataからアクティブマトリックスアレイにおける三つの個別のカラムへデータを逆多重化するようにその回路が作動する時間である。この複数段階のデマルチプレックス（逆多重化）動作は、ライン時間毎に一回発生する。
【００４９】
しきい値サンプリングは、フレーム時間毎に一回発生する。動作のこの段階において、マルチプレクサ要素のそれぞれに対するマルチプレクサトランジスタ３０のしきい値は、サンプリングされ、かつ、蓄積される。
【００５０】
その動作は、例示的なタイミングを明示する図５及び図６を参照しながら説明される。
【００５１】
図５は、最終行（ＲｏｗＮ）のアドレス指定と第一行（Ｒｏｗ１）のアドレス指定との間のフレームブランキング時間の間に実行されるしきい値測定動作を示すために用いられる。
【００５２】
そのフレームブランキング時間中、行アドレスライン６２は全てローレベルである。
【００５３】
そのしきい値測定は、以下のステップを用いて実行される。
【００５４】
１）ソースＩＣ（カラムドライバ回路）における全てのデータ出力Ｖdataは、固定ＤＣレベル６４まで下げられる。このようにカラムドライバ出力を制御する代わりに、それらの出力は、高インピーダンスにされてもよく、また、そのとき、ＤＣ源は、追加的なＴＦＴスイッチ（図示せず。）を用いてデータラインに接続されてもよい。
【００５５】
２）マルチプレクサトランジスタ３０を制御するための電圧Ｖselectは、トランジスタ３０をオフの状態に維持するローレベル（Ｖseloff）からＶSelMeasure =|Voff|＊(Ｃpar＋Ｃ44)／Ｃ44にほぼ等しいＤＣレベル６６に持って行かれる。
【００５６】
ここで、ＶSelMeasureは、しきい電圧測定段階中に印加されるセレクト電圧であり；
Ｖoffは、最小データ分解能及び知覚可能性に依存する特定の誤差限界内のオフ状態における漏れ電流を維持するために必要とされるＶｔ未満の電圧であり；かつ
(Ｃpar＋Ｃ44)／Ｃ44は、結合キャパシタ４４とゲートノードＮｏｄｅ１で観測されるＶselectにおける全電圧変化を防止する回路におけるＣgsやＣgdのような寄生容量の全てとの間に存在する電圧分配器を表す。
【００５７】
従って、セレクトラインにおける電圧は、Ｖoffのゲート電圧の変化を生じさせるべく、すなわち、トランジスタ３０の動作点をしきい電圧の近くに至らせるべく、指定される。ＴＦＴは、最近のしきい値測定段階の終わりにおける状態と実質的に同じ状態に戻り、また、これは、しきい値に近い。トランジスタ３０は、この時点において、未だオフの状態である。これは、しきい電圧サンプリングの実行を可能にする。
【００５８】
３）パルスは、トランジスタ４２をオンの状態にするためにＭＳ２に印加され、そして、トランジスタ４２を経てそのカラムを約Ｖdcまでチャージする。これは、正確である必要はないが、そのカラムは、しきい電圧より大きくなければならない。
【００５９】
４）トランジスタ４２は、オフの状態にされ、また、トランジスタ４０は、ＭＳ１にパルスが印加されて、オンの状態にされる。そのカラムに蓄積された電荷は、そのとき、そのカラムとＮｏｄｅ１との間で共有される。この電荷共有は、ＭＳ１のスイッチがオンされた後までＭＳ２がオンの状態のままとされれば、避けられ得るし、また、これは、僅かに高いしきい電圧が測定されることを可能にし得る。そのカラム静電容量は、必要ではないが、ノード静電容量よりも有意に高いものであってもよい。
【００６０】
ＭＳ１及びＭＳ２は、共通とされてもよい。これは、それでもなお、トランジスタ３０のしきい電圧に密接な関係がある電圧の蓄積を可能にする。トランジスタ４２よりもずっと大きいからである。この動作モードは、温度補償の利点は実現しないが、単純化をもたらす。
【００６１】
トランジスタ４０をオンの状態にすることは、Ｎｏｄｅ１における電圧を増大させる傾向があり、その結果、トランジスタ３０のゲート電圧を上昇させ、徐々にそれをオンの状態にする。
【００６２】
マルチプレクサトランジスタ３０のゲート電圧がトランジスタ３０のしきい電圧に達した場合、トランジスタ３０は、オンの状態になり始めるが、その低い電圧Ｖdataへ流出する電流は、その結果、Ｖdata＋Ｖtにほぼ等しいそのカラム電圧にそのゲート電圧が等しくなるまで、カラム静電容量３６及びノードＮｏｄｅ１を放電する。
【００６３】
そのトランジスタは、そのデータラインＶdataにおけるローｄｃ電圧まで、静電容量を放電する。マルチプレクサトランジスタの入力側のしきい電圧Ｖtは、キャパシタ４４が支配的であるキャパシタンス装置に蓄積される。
【００６４】
５）ＭＳ１は、その後、そのしきい値測定を分離するためにローに下げられ、また、Ｖselectは、オフ電圧ＶSelOffに戻される。
【００６５】
この（ＶselMeasureの）電圧変化は、再び、静電結合を通じて、そのゲートにおける電圧変化（Ｖoff）に変わる。このようにして、これは、ゲート電圧をそのしきい電圧未満のほぼＶoffに至らせる。ゲート電圧がしきい電圧未満のＶoffのレベルにある、回路のこの状態は、新たにサンプリングされたしきい電圧のために再調整されているサイクルをもつ、おおよその開始点であった。そのセレクトラインは、ＶSelOffの状態であり、また、しきい値補正を実行するためのゲート電圧の変化は、このようにして、キャパシタ４４全体の電圧の変化をもたらし、それは、その結果、原則的に、しきい電圧における変化を反映するためにその電圧を適応させることによってそのしきい電圧を蓄積する。
【００６６】
図５は、その後に、行アドレス信号のそれぞれのための、マルチプレクサ要素に順々に印加されるセレクト電圧ＶSelOnを示す。
【００６７】
そのセレクト電圧は、このようにして、三つのレベルを有する。一つは、マルチプレクサトランジスタ３０のスイッチをオフするためのロー電圧（ＶSelOff）であり、一つは、しきい値サンプリング動作のためにスイッチ３０をしきい値に近い状態に至らせるための中間電圧（ＶSelMeasure）であり、また、一つは、多重化動作のためにスイッチを完全にオンにするためのもの（ＶSelOn）である。
【００６８】
通常動作において、しきい値測定は、キャパシタ装置に蓄積される。一つの行Ｒｏｗ  ｎにおける通常動作は、図６で示される。
【００６９】
サンプリング動作が、そのしきい電圧を考慮に入れるゲートでの（Ｎｏｄｅ１での）電圧をもたらすことが分かる。
【００７０】
行アドレスパルスの間、通常動作は、以下のように進行する。
【００７１】
１）行セレクト信号がハイになる（Ｒｏｗ  ｎ）。
【００７２】
２）第一カラムのＶdataがソースＩＣ（カラムドライバ回路）によって与えられる。これは、“ピクセル１データ”７０１として示され、また、第二及び第三要素によってスイッチされるピクセルデータは、７０２及び７０３で示される。
【００７３】
３）７２１で示されるようにＶSelect1がハイになりＶSelOnに至る。ＶSelOnは、カラムセレクト時間内に許容できる誤差内でカラムを所望の電圧Ｖdataまでチャージするために必要とされるしきい値を超える最低の電圧に関連する。
【００７４】
４）第一マルチプレクサトランジスタのゲート電圧がＶghigh＝ＶSelOn＋ｄＶtにほぼ等しい電圧まで上昇させられる。
【００７５】
そのゲートが容量分圧後に所望の電圧を受けられるよう、それらの電圧が選択される。
【００７６】
当然のことながら、実際には、その回路における寄生容量のためにいくらかの損失があるけれども、この電圧上昇は、しきい電圧のバラツキに対する補償をもたらす。
【００７７】
５）その後、マルチプレクサトランジスタ３０を通じてカラム１がＶdataまでチャージされる。
【００７８】
６）ＶSelect1がＶSelOffまで下げられる。マルチプレクサトランジスタ３０のゲート−ソース間容量のために、そのカラム電圧は、そのしきい電圧ドリフトに無関係な量だけであるが、僅かに‘キック’ダウンされる。この電圧誤差は、データに依存し、それ故に、ガンマ調整及び／若しくはコモン電極調整、又は、当業者に明らかな他の何れかの手段によって、修正され得る。
【００７９】
７）データ値が第二カラム用のＶdataに変えられ、ブロック内の多重化されたカラムのそれぞれに対して、ステップ２〜５が繰り返される。このようにして、図示された例においては、マルチプレクサブロック７２１、７２２、７２３のそれぞれに対する三つのＶselectパルスがある。
【００８０】
８）そのマルチプレクサトランジスタがオフの状態にされ、そのマルチプレクサトランジスタの寄生容量によって電荷共有が発生したときに、各グループの最後のカラムが電圧変化を経験する。行セレクト時間の最終区分は、この誤差電圧をそのピクセルに移すことができるように割り当てられ、そのカラム及びピクセルＴＦＴのＲＣ時間定数に依存する。この追加時間は、このようにして、安定のための任意の電荷再分配のためにセレクトパルスが低下した後、アドレスされる最後のカラムがより短い時間しか持たないという事実を補う。最後のカラムを安定させるための十分な時間を与えることで、全てのカラムに対する応答性が等しくさせられる。
【００８１】
９）行セレクト信号がローになる。
【００８２】
このやり方は、そのしきい電圧とは実質的に無関係であるキックバックをもたらす。
【００８３】
図６は、測定段階のための特定の値にまで導かれた出力Ｖdataを伴う段階を省略している。
【００８４】
図７に示された回路の第二実施例では、コントロールラインの数が減らされている。
【００８５】
その原理は、しきい電圧測定がフレーム時間毎に一回行われ、そのフレームの残りで蓄積される点で、上述のものと同じである。そのカラムをチャージする一方で高デューティファクタのマルチプレクサＴＦＴの経年劣化を極小化するのに十分なゲートバイアスを供給するために、通常動作中、その蓄積されたしきい電圧は、マルチプレクサセレクト電圧に追加される。
【００８６】
同じ参照数字が図３における同じ構成要素に対して使用された。
【００８７】
ここでも二つの測定セレクトトランジスタ４０、４２があるが、共有のコントロールラインを用いた制御を可能にするために、これらは、異なるように配置されている。第一測定セレクトトランジスタ４０は、マルチプレクサ要素へのコントロール入力ＶSelectと、マルチプレクサトランジスタ３０のソース３２との間に接続され、また、結合トランジスタ４４は、その入力とトランジスタ３０のゲート（すなわち、Ｎｏｄｅ１）との間に接続される。第二測定セレクトトランジスタ４２は、トランジスタ３０のゲートとドレインとの間に接続され、或いは、ゲートと別のｄｃ電圧ラインとの間に接続される。トランジスタ４２のためのそれらの二つの見込みのある接続は、図７において、概略参照４３の（ａ）及び（ｂ）で示される。
【００８８】
図７においては、それでもなお、寄生容量Ｃdg及びＣgsが存在し、そのため、コントロール電圧の適切な選択によって補償され得る予測可能な電荷共有効果も存在する。
【００８９】
フレームブランキング中の測定段階において、しきい値測定は、以下の後続ステップによって取得される。
【００９０】
１）例えば、Ｖdataをローに設定し、かつ、全てのマルチプレクサのゲートに（順々に又は同時に）パルスを与えることで、全てのカラムがロー電圧に導かれる。これは、リセット動作をもたらす。
【００９１】
２）ソースＩＣの全てのデータ出力が高い固定ＤＣレベル（例えば、最大しきい電圧測定容量のためのソースＩＣの最大出力である。）に持って行かれる。
【００９２】
３）Ｖselectラインが高インピーダンス状態に置かれる。
【００９３】
４）測定トランジスタ４０、４２の双方をオンの状態にするために単一の測定セレクトラインＭＳにパルスが印加される。
【００９４】
ゲートノードＮｏｄｅ１が、接続形態（図７の（ａ）又は（ｂ））に応じて、ｄｃ電圧又はデータ電圧Ｖdataの何れかにチャージされる。
【００９５】
５）ゲート電圧がマルチプレクサトランジスタのＶtを超えて上昇するので、このトランジスタは、オンの状態にあり、そのソース（ノード３２）がゲート電圧未満のしきい電圧Ｖtになるまで、上昇し始める。ゲート−ソース電圧Ｖgs＝Ｖtは、その後、キャパシタ４４にわたって蓄積される。
【００９６】
実際には、セレクトラインＶselectが多くのマルチプレクサブロックに接続されるので、その蓄積されたしきい電圧は、その平均に向かう傾向があり、そのことは、ほとんどの場合において適切なはずである。また、そのソース電圧が上昇し始めるので、そのゲート電圧は、キャパシタ４４を通じて、ブートストラップアップされる。高温のとき、測定トランジスタ４２は、測定時間内に、この余分なチャージをＤＣラインに消散させることができる。
【００９７】
低温のとき、この余分に蓄積されたチャージは、通常動作時のより良好なカラム充電を可能にするのに有益である。
【００９８】
６）その後、しきい値測定を分離するために、ＭＳラインがローに下げられ、セレクトラインＶselectがＶSelOffに戻される。これは、ゲート電圧を、ほぼ、ＶSelOffを上回るしきい電圧に至らせる。
【００９９】
しきい電圧は、再び、キャパシタ４４で蓄積され、そして、これは、しきい電圧補償を提供すべく、セレクト入力に印加されたゲートコントロール電圧に追加される。
【０１００】
この回路の動作は、マルチプレクサトランジスタの出力側でしきい電圧が測定される点において、前バージョンと異なる。
【０１０１】
通常動作において、そのしきい値測定は、キャパシタ４４に蓄積される。前述のように、通常動作は、以下のステップを有する。
【０１０２】
１）行セレクト信号がハイになる。
【０１０３】
２）第一カラム用のデータＶdataがソースＩＣによって与えられる。
【０１０４】
３）ＶSelect1がハイになってＶSelOnに至る。ＶSelOnは、カラムセレクト時間内に許容できる誤差内でカラムをＶdataまでチャージするために必要とされるしきい値を超える最低の電圧に等しい。
【０１０５】
４）ゲート電圧がＶSelOn＋ｄＶtにほぼ等しい電圧Ｖghighに高められる。
【０１０６】
実際には、その回路における寄生容量のために、いくらかの損失がある。
【０１０７】
５）そのカラムがそのマルチプレクサトランジスタを通じて所望のデータ電圧Ｖdataにチャージされる。
【０１０８】
６）ＶSelect1がＶSelOffに下げられる。そのマルチプレクサトランジスタのゲート−ソース間容量のために、そのカラム電圧は、僅かに‘キック’ダウンされるが、この場合もやはり、ＶgからＶtへのゲートノードの電圧振幅がほぼ一定であるので、そのカラムにおける電圧誤差もまた、ほぼ一定であり、修正され得る。
【０１０９】
７）データ値が第二カラム用のＶdataに変えられ、グループ内の多重化されたカラムのそれぞれに対して、ステップ２〜５が繰り返される。
【０１１０】
８）そのマルチプレクサトランジスタがオフの状態にされ、そのマルチプレクサトランジスタのゲート−ソース間容量を通して電荷共有が発生したときに、各グループの最後のカラムが再び電圧変化を経験する。この場合もやはり、行セレクト時間の最終区分は、この誤差電圧をそのピクセルに移すことができるように割り当てられ、そのカラム及びピクセルＴＦＴのＲＣ時間定数に依存する。
【０１１１】
９）行セレクト信号がローになる。
【０１１２】
上記と同じ方法でその通常段階が進行するのが分かる。
【０１１３】
このやり方は、この場合もやはり、しきい電圧とは無関係であるキックバックをもたらす。
【０１１４】
相対的な装置サイズと組み合わさって測定段階の時間は、誤差を制御して温度補償を調整する。
【０１１５】
これは、温度に起因するしきい値ドリフトの加速度が最も大きいときに、そのマルチプレクサトランジスタのゲートバイアスが極小化されることを意味する。この時間はまた、低温時においてそのセレクト時間中の正確なカラムチャージを実現するためにより高いゲート電圧が必要な場合に、その測定時間内に除去されるチャージがより小さくなり、その結果、使用されるサンプリング機構においてより大きな蓄電電圧を作り出すことができるように、指定される。
【０１１６】
上述の二つの実装は、如何なる状況においてもゲートバイアスを極小化することにより、その寿命を更に延長するところまで展開される。
【０１１７】
具体的には、液晶ディスプレイの場合、ＬＣ物質がそれらの全域でＲＭＳ電圧に影響され、かつ、その極性が定期的に反転されなければ、ＤＣ画像の焼き付き効果を示し得るので、電圧送電曲線が対称となる中心電圧の付近で二つのデータレンジを有するのが普通である。
【０１１８】
多くのドット又はカラム反転駆動スキームで一般的な単極のソースＩＣの場合、マルチプレクサトランジスタ３０のドレインに現れるデータは、カラム毎のライン時間内における二つの最大値の一つを有する。特定の時間内にそのカラムをチャージするために必要とされる最低ゲート電圧がそのデータ電圧に関連して設定されなければならないので、そのデータレンジ（以下、データレンジ「DataHigh」及び「DataLow」とされる。）に依存する二つの値の一つで電圧ＶSelOnを設定することが可能である。
【０１１９】
ＶSelOnのための二つの潜在的な値ＶselOnDataHigh及びＶselOnDataLowを用いて、その寿命は、ＶselOnDataHigh−ＶdataHigh＝ＶselOnDataLow−ＶdataLow＝Ｖmin＝Ｖg−Ｖtを確保することにより、さらに改善され得る。
【０１２０】
この概念は、インターリーブマルチプレクサを作るところにまで（例えば６：２のマルチプレックス比を提供するところにまで）展開される。これは、ドット又はカラム反転駆動スキームの場合においてライン時間毎に一回ソースドライバにおけるデータレンジをスイッチするのみで、その出力が低減され得ることを意味する。これは、明確化のために測定スイッチが省略された図８で図解される。
【０１２１】
図のように、二つのデータ入力Ｄａｔａ１、Ｄａｔａ２は、異なるデータレンジを与えながら、異なる転極段階のために提供される。第一マルチプレクサ部分要素８０は、ＲＧＢカラムグループの一つに対応し、第二マルチプレクサ部分要素８２は、その隣のＲＧＢカラムグループに対応する。
【０１２２】
図８において、カラム１、３及び５は、Ｄａｔａ１に接続され、カラム２、４及び６は、Ｄａｔａ２に接続される。所与のライン時間において、Ｄａｔａ１がハイレンジでＤａｔａ２がローレンジであってもよいが、その次のライン時間において、それらは、レンジを交換できる。これは、一ライン時間内にＤａｔａ１とＤａｔａ２とをハイレンジとローレンジとの間で交換せざるを得ない（電力を消費する）状態を回避する。更に、電圧がより効率的に使用されるように、過度の電圧が何れか一方のレンジで使用されることなしに、ハイデータレンジ信号の全てがマルチプレクサラインの一方のグループ（例えば、１、３及び５である。）にあり、かつ、ローレンジ信号が他方のグループにあるようにしてもよい。
【０１２３】
更なる変更点は、マルチプレクサトランジスタ３０におけるゲート−ソース間容量とゲート−ドレイン間容量との直列接続を用いたチャージ・フィードスルーに起因するカラム上の電圧誤差を取り除くことである。カラムが非選択状態とされた場合、そのドレインにおけるデータ電圧は、デマルチプレクサがまとめる他のカラムに適用されたデータによって変化する。そのカラムにおける如何なる電圧誤差もが単にこの容量結合されたデータ電圧に起因し、マルチプレクサトランジスタ３０におけるリークに起因しないと仮定した場合、全てのカラムが非選択状態であるときに、行セレクト時間の最後の部分において、既知の値である補償電圧を印加することによりその誤差を除去することが可能である。
【０１２４】
そのライン時間におけるカラムへの全結合は、そのとき、印加される他のデータ電圧とは無関係であり、それ自身のデータのみに依存する。従って、この誤差は、データによらず一定であり、かつ、ガンマ調整又は当業者にとって既知である他の何れのそのような手段によっても補正され得る。
【０１２５】
上述の回路に対する更なる追加物は、ゲートスキャンドライバの追加出力から測定セレクト信号（ＭＳ、ＭＳ１、ＭＳ２）を作り出すことである。大抵、利用可能な追加出力があり、これらの信号は、フレームブランキング時間におけるフレーム時間毎に一回必要とされるだけなので、これは、そのマルチプレクサを動作させるのに必要なコントロール信号の数を減らすことができ、その結果、コストを削減することができる。このことは、統合ゲートスキャンドライバが実装され、かつ、追加の電子回路網なしで追加出力が作られ得る場合に、特に有益である。
【０１２６】
図７を参照すると、４３で接続（ｂ）が使用されれば、しきい値サンプリング回路を駆動させるために、追加の外部信号線が必要とされることはない。
【０１２７】
更なる追加物は、全ての出力を同じレンジ内で一斉に駆動させる能力を持たないカラム又はドット反転ソースＩＣに対しても、しきい電圧測定を二段階で動作させることで、それでもなお、補正が実行されるということである。これは、測定セレクト信号の数の倍加を必要とする。
【０１２８】
いくつかの駆動回路は、ピン同士で内部構成要素を共有するので、ハイ又はロー信号を全てのピンに同時に供給することができない。そして、このことは、ピンを高インピーダンスにすることにより、或いは、一方を奇数ピンに、そして、一方を偶数ピンにというように補正段階を二つのサイクルに分離することにより、解決され得る。これは、より多くのコントロール信号の必要性を生じさせる。
【０１２９】
上述した具体例は、マルチプレクサ回路がカラム駆動信号をディスプレイアレイにつなぐために使用される、ディスプレイデバイスである。しかしながら、本発明は、他のアレイデバイスにも適用可能である。例えば、本発明は、光学センサ／スキャナ等のアレイ検出デバイスからのカラムデータを共通のデータアウトラインに多重化するために使用されてもよい。
【０１３０】
記載された例は、３：１のマルチプレックス比に言及するが、本発明は、当然のことながら、他の比率にも適用可能である。
【０１３１】
用語“マルチプレクサ”は、多重化（マルチプレックス）及び逆多重化（デマルチプレックス）用の回路及び動作に及ぶよう意図されている。
【０１３２】
多くの異なるＴＦＴ及びキャパシタ装置が考えられる。一つのキャパシタは、コントロール入力Ｖselectとマルチプレクサトランジスタ３０のゲートとの間に必要とされる。そのゲートに印加される前に印加されるコントロール電圧の変化を引き起こすために、ブートストラッピング効果が得られるようにするためである。他の多くのキャパシタ装置が考えられるが、既に与えられたのは二つの例のみである。
【０１３３】
本発明は、有機半導体ＴＦＴ及び酸化物半導体ＴＦＴを含む、しきい電圧ドリフトが存在する如何なるタイプのＴＦＴ技術にも適用可能である。
【０１３４】
上述の例は、アナログデータの多重化を記述する。しかしながら、本発明はまた、マルチプレクサＴＦＴがデジタルデータのルートを決めるために用いられる場合にも使用され得る（例えば、電気泳動ディスプレイデバイスの駆動のために使用される場合である。）。
【０１３５】
本発明の開示を読むことで、他の変形例が当業者にとって明らかとなる。そのような変形例は、アクティブマトリックスアレイデバイス及びそれらの構成部品の分野で既に知られている他の特徴群を含んでいてもよく、本明細書において既に説明された特徴群の代わりに、或いは、加えて使用され得る他の特徴群を含むものであってもよい。
【図面の簡単な説明】
【０１３６】
【図１】既知のディスプレイ構造を示す。
【図２】図１のＤ／Ａコンバータの既知の配置を示す。
【図３】本発明のマルチプレクサ要素の第一実施例を示す。
【図４】マルチプレックス比が３：１である図３の三つのマルチプレクサ要素のブロックを示す。
【図５】図４の回路の動作を説明するための第一タイミング図である。
【図６】図４の回路の動作を説明するための第二タイミング図である。
【図７】本発明のマルチプレクサ要素の第二実施例を示す。
【図８】本発明のマルチプレクサブロックの第三実施例を示す。
【国際調査報告】
2009519485.tif 000011
2009519485.tif 000012