(57)【要約】  フリップチップパッケージ用の半導体パッケージ構造は、基板（８３０）およびチップ（８２０）を備えている。基板（８３０）は、パターンされた回路層（８６０）および絶縁層（８３２）を少なくとも備えている。パターン化された回路層は、複数のバンプパッド（８４０）を備え、絶縁層は、複数のエッチング孔（８３４）を備えている。バンプ（８１０）が、チップの活性面に配置されている。これらのバンプは、スタッドバンピングによって、得られる。エッチング孔は、ソルダペースト（８７０）によって充填され、チップのバンプが、ソルダ充填エッチング孔に入り込むようになっている。【選択図】図８
2009545180.tif 000002
【特許請求の範囲】
【請求項１】
フリップチップパッケージ用の半導体パッケージの基板であって、前記フリップチップパッケージは、前記基板に接合される回路チップを有し、該回路チップは、複数のソルダバンプを有する、半導体パッケージの基板において、
パターン化された回路、および前記複数のソルダバンプに対応する複数のソルダバンプパッドを有する導電層と、
前記導電層を覆うと共に、前記ソルダバンプパッドを露出させる複数の孔を画定する絶縁層であって、前記孔の各々は、前記回路チップが前記基板に接合されるときに前記複数のソルダバンプの対応する１つの少なくとも一部を収容するように、位置決めされ、前記孔内に収容される前記ソルダバンプの横方向寸法の少なくとも約１．５倍の横方向寸法を有する、絶縁層と、
を備えている、基板。
【請求項２】
各々がパターン化された回路を有する複数の導電層と、複数の絶縁層と、を有し、前記導電層および絶縁層は、積層体をなすように交互に積層され、各導電層の少なくとも一部は、介在する絶縁層を貫通する導体を介して、隣接する導電層の一部に電気的に接続され、  
前記積層体の最上導電層は、パターン化された回路および複数のソルダバンプパッドを有し、最上絶縁層は、前記導電層を覆うと共に、前記ソルダバンプパッドを露出させる複数の孔を画定する、請求項１に記載の基板。
【請求項３】
前記孔は、エッチングされた孔である、請求項１に記載の基板。
【請求項４】
前記孔の各々は、導電内壁を含む、請求項３に記載の基板。
【請求項５】
前記導電内壁は、前記絶縁層に被覆された導電層を備えている、請求項４に記載の基板。
【請求項６】
前記内壁を形成する前記導電層は、電気メッキによって形成される、請求項５に記載の基板。
【請求項７】
前記導電層は、銅、ニッケル、金、またはそれらの組合せから構成される、請求項１に記載の基板。
【請求項８】
前記導電内壁は、銅、ニッケル、金、またはそれらの組合せから構成される、請求項５に記載の基板。
【請求項９】
前記絶縁層は、ポリイミド、ビスマレイミド−タイアジン（ＢＴ）、（耐炎性）ＦＲ−４またはＦＲ−５から構成される、請求項１に記載の基板。
【請求項１０】
前記孔の内側に堆積されたソルダペーストをさらに備えている、請求項１に記載の基板。
【請求項１１】
前記孔の内側に堆積されたソルダペーストをさらに備えている、請求項４に記載の基板。
【請求項１２】
前記複数の孔の各々は、該孔内に収容される前記ソルダバンプの高さの少なくとも約０．７倍の深さを有する、請求項１に記載の基板。
【請求項１３】
少なくとも活性面を有する回路チップと、
前記チップの前記活性面に配置された複数のソルダバンプと、
基板であって、
パターン化された回路および複数のソルダバンプパッドを有する導電層と、
前記導電層を覆うと共に、前記ソルダバンプパッドを露出させる複数の孔を画定する絶縁層と、
前記孔の内側のソルダペーストと、
を有する基板と、
を備え、
前記チップは、前記活性面を前記基板の前記絶縁層の前記孔に向けて、位置決めされ、前記バンプの各々は、前記絶縁層の対応する孔を通して対応するソルダバンプパッドに実質的に位置合わせされ、前記ソルダバンプは、前記孔の内側の前記ソルダペースト内に入り込み、前記対応するソルダバンプパッドに電気的に接続される、半導体電子パッケージ。
【請求項１４】
前記孔の各々は、導電内壁を有し、前記ソルダペーストは、前記導電壁の内側に配置される、請求項１３に記載のパッケージ。
【請求項１５】
前記チップおよび前記基板は、前記バンプを前記対応するバンプパッドに接合させるために、前記ソルダペーストを形崩れさせるリフロープロセスによって処理される、請求項１４に記載のパッケージ。
【請求項１６】
前記ソルダバンプは、スタッドバンプを備えている、請求項１３に記載のパッケージ。
【請求項１７】
前記ソルダバンプは、前記基板と実質的に平行になる方向における直径を有し、前記対応する孔は、前記ソルダバンプの前記直径と実質的に平行になる方向における直径を有し、前記孔の直径は、前記ソルダバンプの直径の少なくとも約２倍である、請求項１６に記載のパッケージ。
【請求項１８】
前記回路チップは、接着剤によって前記基板に接合される、請求項１７に記載のパッケージ。
【請求項１９】
電子パッケージを組み立てる方法において、
回路チップを基板に位置合わせするステップであって、
前記回路チップは、少なくとも活性面を有し、複数のソルダバンプが前記チップの前記活性面に配置され、
前記基板は、パターン化された回路および複数のソルダバンプパッドを有する導電層と、前記導電層を覆うと共に、前記ソルダバンプパッドを露出させる複数の孔を画定する絶縁層と、を備え、
前記チップは、前記活性面を前記基板の前記絶縁層の前記孔に向けて、位置決めされ、前記バンプの各々は、前記絶縁層の対応する孔を通して対応するソルダバンプパッドに実質的に位置合わせされる、
ステップと、
前記チップおよび前記基板を、前記バンプが前記孔の内側のソルダペーストの少なくとも一部内に入り込むように、互いに十分に近接させるステップと、
前記ソルダペーストと前記バンプとの間に良好な導電性接合をもたらすように、前記ソルダペーストをリフローさせるステップと、
を含む、方法。
【請求項２０】
前記チップおよび前記基板を互いに十分に近接させるステップは、前記チップを前記基板に対して振動させるステップを含む、請求項１９に記載の方法。
【請求項２１】
前記振動させるステップは、前記チップを前記基板に対して超音波周波数で振動させることを含む、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体フリップチップパッケージ用の基板、および該基板を有するフリップチップデバイスを製造するプロセスに関する。
【背景技術】
【０００２】
フリップチップ技術は、チップスケールパッケージに最も頻繁に用いられているパッケージ技術の１つである。フリップチップ技術は、エリアアレイを用いて、バンプパッドを配置し、バンプを介して、キャリアに接続させることができるので、パッケージ面積を低減させ、信号の伝達経路を短縮させることができる。基板に対する従来式のバンプパッド設計は、ＳＭＤ（ソルダマスク定義）式とＮＳＭＤ（非ソルダマスク定義）式とに分類することができる。これらの２種類のバンプパッド設計は、各々、特有の長所および短所を有している。その結果、これらの設計の良否に関して、どのような判断基準も存在していない。
【０００３】
図１、２は、先行技術の例としてのＮＳＭＤ式のフリップチップパッケージの断面図である。図１、２に示されるように、複数のバンプ１１０が、チップ１２０の活性面に形成されている。チップ１２０は、基板１３０に取り付けられる状態に置かれ、バンプ１１０によって、基板１３０にバンプパッド１４０を介して電気的に接続されるようになっている。一般的に、基板１３０は、交互に積層された複数の絶縁層と１つまたは複数のパターン化された導電箔（例えば、銅箔）層とによって構成されている。この場合、パターン化された導電層を交互接続するために、エッチング孔（図示せず）が、絶縁層に形成されている。基板１３０は、ソルダマスク層１５０によって覆われた表面を有し、バンプバッド１４０のみを、チップ１２０のバンプに接続させるために露出させている。
【０００４】
図２に示されるように、従来の方法では、リフロープロセスを用いて、バンプ１１０を加熱するようになっている。加熱されたバンプ１１０は、溶融し、バンプパッド１４０に良好に接合することになる。一例として、１８３℃で溶融するＰｄ−Ｔｉｎバンプの場合、このバンプ１１０は、バンプパッドに対して良好な接合をもたらすための良好な濡れ機能を得るために、２００℃を超える温度に加熱されることになる。続いて、アンダーフィル材（図示せず）を用いて、図２に示されるようなチップ１２０と基板１３０との間の空間を充填するようになっている。これは、バンプ１１０が、チップ１２０および基板１３０のそれぞれの熱膨張係数の差から生じる熱応力によって、「疲労崩壊」を起こすのを防ぐためである。
【０００５】
バンプをバンプパッドに接続するこのような方法は、チップ１２０または基板１３０に欠陥または配列の問題があると、いくつかの問題を生じることになる。典型的な欠陥の例として、図３に示されるようなバンプ１１０とバンプパッド１４０との間の左方または右方のいずれかへの位置ずれ、図４に示されるような基板１３０の共平面とチップ１２０との間の高さずれ、または図５に示されるようなバンプ１１２間の高さずれ、および図６、７に示されるようなバンプ１１０のアレイの分布と基板１３０上のバンプパッド１４０の分布との間の誤配列による位置ずれが挙げられる。以下、従来のプロセスによって製造されたフリップチップの上記欠陥について、詳細に説明する。
【０００６】
図３に見られるように、チップ１２０がバンプパッド１４０上に置かれたとき、もしバンプ１１０とバンプパッド１４０との間に誤配列があると、位置ずれの問題が生じることになる。具体的には、バンプ１１０の一部がバンプパッド１４０に接触することができないか、またはバンプ１１０がバンプパッド１４０に接触することができても、その接触面積がバンプ１１０とバンプパッド１４０との間に良好な接触をもたらすには小さすぎることになる。この場合、導電率の低い不良はんだ接合部がバンプ１１０とバンプパッド１４０との間に形成されるか、またはバンプ１１０とバンプパッド１４０との間に電気的接触が全く生じないことになる。いずれの場合も、これらのバンプ１１０が、リフロープロセスにおける熱応力によって、亀裂を生じていたことが明らかにされている。
【０００７】
同様に、図４に示されるように、もしチップ１２０と基板１３０との間に共面性の問題があると、バンプ１１０とバンプパッド１４０との間に高さずれが生じることになる。この場合、基板１３０の不完全部分１３２によって、１つまたは複数のバンプ１１０がバンプパッド１４０に接触することができないか、またはバンプ１１０がバンプパッド１４０に接触することができても、その接触面積がバンプ１１０とバンプパッド１４０との間に良好な接触をもたらすには小さすぎることになる。この場合、導電率の低い不良はんだ接合部がバンプ１１０とバンプパッド１４０との間に形成されるか、またはバンプ１１０とバンプパッド１４０との間に電気的接触が全く生じないことになる。いずれの場合も、これらのバンプ１１０が、リフロープロセスにおける熱応力によって、亀裂を生じていたことが明らかにされている。
【０００８】
高さずれの問題は、バンプ１１０の寸法の不均一性によっても生じることがある。図５に示されるように、１つまたは複数のバンプ１１２は、余りにも小さいので、バンプパッド１４０に接触することができないか、またはバンプ１１２がバンプパッド１４０に接触することができても、その接触面積がバンプ１１２とバンプパッド１４０との間に良好な接触をもたらすには小さすぎることになる。この場合、導電率の低い不良のはんだ接合部がバンプ１１２とバンプパッド１４０との間に形成されるか、またはバンプ１１２とバンプパッド１４０との間に電気的接触が全く生じないことになる。いずれの場合も、バンプ１１２が、リフロープロセスにおける熱応力によって、亀裂が生じていたことが明らかにされている。
【０００９】
（バンプパッド１４２およびソルダマスク部１５２を跨いでいる誤配列されたバンプ１１３を示す）図６および（誤配列されたバンプパッド１４２およびソルダマスク部１５２を跨いでいるバンプ１１４を示す）図７に示されるように、バンプ１１０のアレイの分布と基板１３０上のバンプパッド１４０の分布との間の誤配列によって、位置ずれが生じることもある。これらの場合、バンプ１１０の一部しかバンプパッド１４０に対して位置合わせされず、他のバンプ１１０は、バンプパッド１４０に接触することができないか、またはバンプパッド１４０に接触することができても、その接触面積がバンプ１１０とバンプパッド１４０との間に良好な接触を有するには小さすぎることになる。この場合、導電率の低い不良はんだ接合部がバンプ１１０とバンプパッド１４０との間に形成されるか、またはバンプ１１０とバンプパッド１４０との間に電気的接触が全く生じないことになる。いずれの場合も、これらのバンプ１１０が、リフロープロセスにおける熱応力によって、亀裂を生じていたことが明らかにされている。
図１４、１５、１６は、基板に取り付けられたチップを示す先行技術のフリップチップ（米国特許第６，９７５，０３５号明細書）の概略的な側断面図である。ここでは、種々の取付け方法によって、バンプが基板の凹部内に実質的に挿入されている。図１４のバンプ１１０は、基板の金属パッドに直接接合され、図１５のバンプ１１０は、凹部内に挿入される前に、導電ペースト１７０によって被覆され、この導電ペーストとバンプとの間に相互接続部が形成されている。図１６では、導電ペースト１７０は、バンプに代わって、パッド上に配置され、バンプ１１０と導電ペースト１７０との間に相互接続部が形成されている。図１４に示されるパッケージ構造は、図４に示されるような高さずれの問題を解消していない。図１５、１６に示される取付け方法は、むらのあるバンプ高さおよび基板の不完全部分によって生じる非平面性の問題を解消しているが、図３に見られるような位置ずれの危険性が依然として存在している。図１５の場合、導電ペースト１７０は、パッドの露出領域を超えてさらに拡がることができない。図１６の場合、バンプ表面のわずかな部分しか導電ペースト１７０と接触していない。いずれの場合も、導電領域が小さいので、はんだ接合信頼性が低い。また、バンプ１１０が図１６の凹部内に挿入される場合、導電ペースト１７０は、基板１３０の表面上において分割されることになる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第６，９７５，０３５号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、フリップチップの製造において、基板に対するチップの共面ずれおよび位置ずれの公差を大きくすると共に、チップ上のバンプの配列精度および基板上のエッチング孔（バンプパッド）の配列精度の公差を大きくすることができる、フリップチップパッケージ用基板およびフリップチップデバイスを製造するプロセスを提供することを目的としている。製造されたフリップチップパッケージは、バンプとバンプパッドとの間の接触面積が大きいので、はんだ接合信頼性、従って、パッケージの歩留まりおよび信頼性を高めることができる。
【課題を解決するための手段】
【００１２】
前述の目的および他の目的を達成するために、本発明は、交互に重ねられた、銅または他の導電材料とすることができる複数のパターン化された回路層と、ポリイミドまたは他の絶縁材料とすることができる絶縁性基板と、を少なくとも備えるフリップチップパッケージ用の半導体パッケージ構造を提供している。パターン化された回路層は、互いに電気的に接続され、パターン化された回路層の１つは、基板の表面に位置している。このパターン化された回路層は、複数のバンプパッドを備えている。パターン化された回路層を覆っている基板は、バンプパッドをチップの方に露出させる孔を形成するように、エッチングされている。他の実施形態では、基板のエッチング孔の側壁は、以下に述べるように、チップとバンプパッドとの間の接触面積を増大させるのを支援するために、銅または他の導電材料によって電気的にメッキされていてもよい。
【００１３】
本発明の例示的な実施形態によれば、エッチング孔は、ソルダペーストによって充填されるようになっている。チップには、バンプスタッドが形成されるか、または他の技術によってバンプが形成されている。フリップチップパッケージは、チップのバンプをソルダペーストによって充填されたエッチング孔内に入り込ませることによって、形成されることになる。従って、リフロープロセスの後、バンプとバンプパッドとの間の接触面積は、バンプパッドの上面に制限されず、エッチング孔の内面も含むことになる。また、バンプとバンプパッドとの間の接触面積は、エッチング孔の側面も含んでいる。バンプとバンプパッドとの間の接触面積が大きくなるので、はんだ接合信頼性を改良し、パッケージの歩留まりおよび信頼性を改良することもできる。
【００１４】
以下、添付の図面を参照して、本発明の例示的な実施形態について説明する。
【図面の簡単な説明】
【００１５】
【図１】バンプ付きチップおよびバンプパッド付き基板が電気的に接続される準備状態にある、先行技術の例によるＮＳＭＤ式のフリップチップパッケージの断面図である。
【図２】チップのバンプが基板のバンプパッドに電気的に接続された状態にある、先行技術の例によるＮＳＭＤ式のフリップチップパッケージの断面図である。
【図３】チップのバンプと基板のバンプパッドとの間の誤配列に関連する位置ずれの問題が生じている、先行技術の例によるＮＳＭＤ式のフリップチップパッケージの断面図である。
【図４】欠陥のある基板に関連する高さずれの問題が生じている、先行技術の例によるＮＳＭＤ式のフリップチップパッケージの断面図である。
【図５】チップのバンプの不均一なボール寸法に関連する高さずれの問題が生じている、先行技術の例によるＮＳＭＤ式のフリップチップパッケージの断面図である。
【図６】チップ上の不均一なバンプ分布に関連する位置ずれの問題が生じている、先行技術の例によるＮＳＭＤ式のフリップチップパッケージの断面図である。
【図７】基板上の不均一なバンプ分布に関連する位置ずれの問題が生じている、先行技術の例によるＮＳＭＤ式のフリップチップパッケージの断面図である。
【図８】本発明の例示的な実施形態によるフリップチップパッケージの断面図である。
【図９】エッチング孔の側壁がバンプパッドに電気的に接続する銅によってメッキされた状態にある、本発明の他の実施形態によるフリップチップパッケージの断面図である。
【図１０】エッチング孔がソルダペーストによって充填された状態にある、本発明の他の実施形態によるフリップチップパッケージの断面図である。
【図１１】バンプ付きチップが基板のソルダペースト充填エッチング孔に入り込んでいる状態にある、本発明の他の実施形態によるフリップチップパッケージの断面図である。
【図１２】チップのバンプとバンプパッドとの間に電気接続をもたらすためにソルダペーストを形崩れさせるリフロープロセスの後、バンプ付きチップが基板のソルダペースト充填エッチング孔に入り込んでいる状態にある、本発明の他の実施形態によるフリップチップパッケージの断面図である。
【図１３】チップのバンプとバンプパッドとの間に電気接続をもたらすためにソルダペーストを形崩れさせるリフロープロセスの後、バンプ付きチップが基板のソルダペースト充填エッチング孔に入り込んでいる状態であって、チップのバンプおよび基板のバンプパッドが種々の形態の不均一さを示している状態にある、本発明の他の実施形態によるフリップチップパッケージの断面図である。
【図１４】チップに取り付けられたバンプが基板の凹部内に実質的に挿入されている状態にある、先行技術の例によるフリップチップパッケージの断面図である。
【図１５】チップに取り付けられたバンプが、他の取付け方法を用いて、基板の凹部内に実質的に挿入されている状態にある、先行技術の例によるフリップチップパッケージの断面図である。
【図１６】チップに取り付けられたバンプが、他の取付け方法を用いて、基板の凹部内に実質的に挿入されている状態にある、先行技術の例によるフリップチップパッケージの断面図である。
【図１７】本発明の他の実施形態によるフリップチップパッケージの断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、種々の実施形態について詳細に説明する。図面のいくつかを通して、同様の参照番号は、同様の部品および組合せを表している。種々の実施形態への言及は、ここに添付された請求項の範囲を制限するものではない。加えて、この明細書において述べるどのような例も、制限的なものではなく、添付の請求項にとって有力な多くの実施形態のいくつかを述べるにすぎない。
【００１７】
本出願は、バンプ付きチップと基板のパターン化された回路層との間に電気接続をもたらす新規の方法を開示している。本発明の例示的な実施形態に関して述べるように、本発明において検討された簡単なプロセスを用いることによって、フリップチップの製造上の問題の殆どを軽減することができる。
【００１８】
図８は、開示されたフリップチップ基板の断面図である。本発明の例示的な実施形態によれば、この基板は、一例として、パターン化された回路層を銅から形成している。図８に示されるように、基板８３０は、パターン化された導電回路層８６０の上の絶縁コア８３２によって、形成されている。交互に積層されたさらに他の絶縁層およびさらに他の導電回路層が、基板８３０内に含まれていてもよい。基板の表面上の最上絶縁層８３２は、複数のエッチング孔８３４を備えている。エッチング孔は、パターニングおよび化学エッチングによって形成されてもよいし、またはパンチ加工、機械的孔あけ加工、またはレーザ孔あけ加工のようなどのような他の孔形成技術によって形成されてもよい。エッチング孔の底には、バンプパッド８４０が配置されている。図９に示されるように、エッチング孔８３４の側壁８４６が、基板をフォトレジストでマスキングした後または孔の内壁にシード（seed）金属層を無電解メッキ／無電解堆積した後、電気メッキのような当技術分野において周知の任意の金属堆積技術または金属被覆技術によって、導電層８４４（例えば、銅）によって被覆されていてもよい。例えば、メッキ貫通孔（ＰＴＨ）技術における種々の周知のプロセスを用いて、導電層８４４によって、側壁８４６をメッキすることができる。エッチング孔８３４は、バンプパッド８４０を、チップ８２０に電気的に接続させるために露出させている。
【００１９】
チップを基板に接続するには、まず、図１０に示されるように、エッチング孔８３４が、ソルダペースト８７０によって充填されることになる。チップ８２０は、図１０に示されるように、本発明のこの例示的な実施形態では、その活性面上にスタッドバンプを有している。すなわち、各バンプ８１０は、その先端に小さい突起８１２を有している。
【００２０】
例示的な実施形態では、エッチング孔８３４は、誤配列または不均一な分布による位置ずれおよびチップと基板の共面性の欠如による高さずれのような許容できる欠陥の範囲の全体にわたって、ソルダバンプ８１０とソルダバンプパッド８４０との間に十分な電気的接触を確保するのに十分なソルダペースト８７０を収容するのに十分な容量を有していることに留意されたい。例えば、例示的な実施形態におけるエッチング孔８３４は、バンプパッド８４０の幅と略同一の深さを有している。一方、先行技術におけるエッチング孔の深さは、バンプの高さに匹敵するようになっている。他の適切な深さが用いられてもよい。代替的に、エッチング孔８３４の深さは、基板８３０に取り付けられるバンプ８１０の意図される大きさに基づいて、設計されてもよい。例えば、バンプ８１０の直径の約０．５倍から約１．５倍の間の深さが用いられてもよい。他の例では、バンプ８１０の直径の約０．７倍から約１．２倍の間の深さが用いられてもよい。さらに他の観点から、例示的な実施形態における孔８３４は、ソルダペーストが、リフロープロセスにおいて形崩れした後、バンプ８１０のかなりの部分（例えば、バンプの高さの半分）を埋め込むことを可能にするのに十分な深さを有している。
【００２１】
次に、図１１に示されるように、チップ８２０のスタッドバンプ８１０をエッチング孔８３４を充填しているソルダペースト８７０内に入り込ませることによって、チップ８２０と基板８３０との間の初期の接触（すなわち、リフロー前の接触）が得られることになる。
【００２２】
次いで、チップ８２０が取り付けられた基板８３０に対して、リフロープロセスが施され、ソルダペースト８７０を溶融し、これによって、溶融したソルダペースト８７０が、（図１１から図１２に移行する間のソルダペースト８７０の表面８７２の形状の変化によって示されるように）形崩れし、図１２に示されるように、エッチング孔を充填することになる。このようにして、ソルダペースト８７０を介して十分な接触面積を得る確実性が高まることによって、バンプ８１０の各々とバンプパッド８４０の各々との間の導電率を先行技術におけるよりも確実に高めることができる。従って、はんだ接合信頼性が改良され、その結果、バンプ８１０とバンプパッド８４０との間の電気的接触抵抗が減少することになる。さらに、誤配列または不均一な分布による位置ずれの問題、およびチップおよび基板の共面性による高さずれの問題、またはバンプ間の高さずれの問題を軽減させることができる。
【００２３】
絶縁層８３２は、フリップチップパッケージに適するどのような絶縁材料から作製されてもよい。例えば、ポリイミドが用いられてもよい。他の材料、例えば、高温絶縁材料が、基板を形成するのに用いられてもよい。例えば、ビスマレイミド−タイアジン（ＢＴ）、（耐炎性）ＦＲ−４およびＦＲ−５が挙げられる。導電層８６０、バンプパッド８４０、および導電内壁８４４は、フリップチップパッケージ用のどのような適切な導電材料から作製されてもよい。例えば、銅、金、ニッケル、またはこれらの組合せが用いられてもよい。
【００２４】
この開示された基板構造およびチップ構造の前述の利点が、図１３に示されている。この図は、位置ずれ、高さずれ、および不均一なスタッドバンプ寸法による高さずれ、およびバンプ８１０およびバンプパッド８４０の分布における誤配列による位置ずれが生じている状態にある、チップおよび基板を示す断面図である。エッチング孔がバンプよりもほんのわずかに大きい先行技術と違って、本発明は、エッチング孔８３４に十分な設計マージンを与えている。例えば、エッチング孔８３４の幅は、スタッドバンプ８１０の直径の約２倍になっているので、バンプ８１０の全てがエッチング孔８３４内に入り込むことができ、その結果、予期される横方向配列の変動に対して、十分な公差が得られることになる。他の相対的な寸法が用いられてもよい。例えば、エッチング孔８３４の幅は、スタッドバンプ８１０の直径の約１．５倍から約２．５倍の間にあってもよい。図１６（米国特許第６，９７５，０３５号明細書）では、リフロープロセスの後、バンプの上部のみが導電ペーストと相互接続されているにすぎない。この先行技術と違って、エッチング孔８３４を充填しているソルダペースト８７０は、リフロープロセス後に形崩れし、バンプ８１０およびバンプパッド８４０と良好な接触部を形成することになる。また、本発明におけるスタッドバンプには、細長のリードが意図的に形成されている。バンプのこの細長の部分は、先行技術に例示されるようにソルダペーストと部分的にしか接触しないのではなく、ソルダペースト内に完全に埋設されることになる。
【００２５】
例示的な実施形態におけるエッチング孔寸法に対するスタッドバンプ寸法の比率は、先行技術よりもかなり小さいので、バンプがソルダペースト内に入り込んだとき、ソルダペーストは、エッチング孔から基板面上に分割されることがない。
【００２６】
図１４、１５、１６に示される先行技術では、接着要素１８０または導電ペースト１７０が、チップを基板に取り付けるための高さ制御具として用いられている。一例では、取付け高さは、予め設定され、フリップチップボンダーによって制御されるようになっている。この挿入方法は、正確ではない。何故なら、機械的なフィードバックがないので、機械が、基板の不均一さを補償するように挿入高さを調整することができないからである。他の例では、バンプ１１０は、チップ面が基板面に接触するまで、エッチング孔内に挿入されるようになっている。さらに他の例では、エッチング孔の深さが、前述した場合ほど深くはなく、この場合、スタッドバンプ１１０の先端が、エッチング孔内に挿入されるとき、導電パッドに接触することができる。後の２つの実施形態の挿入方法は、最初の実施形態よりも正確である。これら２つの方法では、基板面がチップ面と接触するとき、またはスタッドバンプの先端が接合パッドの表面と接触するとき、機械が応力を検出することができる。
【００２７】
加えて、チップと基板との間の熱膨張係数の差による熱応力によって生じる疲労崩壊によってバンプに亀裂が生じるのを保護するために、アンダーフィル材料（図示せず）が、チップと基板との間に充填されるようになっている。
【００２８】
図１７に示されるような本発明の他の実施形態では、基板１７３０の凹凸をさらに補償するために、接着層１７８０が、チップと基板１７３０との間に設けられている。この接着層１７８０は、チップを基板１７３０に取付けるための高さ制御具として作用するようになっている。追加された接着層１７８０は、チップと基板１７３０との間の相互接続材としても機能し、これによって、チップは、接着層１７８０によって、およびソルダペースト１７７０とスタッドバンプ１７１０との間に形成された接合部によって、基板１７３０に接着されることになる。基板に対するチップの追加的な接着強度をもたらすために、他の接着技術が用いられてもよく、これも本実施形態に準拠していることに留意されたい。チップと基板との間に追加的な接着材料の層を施す場合、チップと基板との間にアンダーフィル材を施す必要がないことにも留意されたい。
【００２９】
従って、本発明の例示的な実施形態では、本発明のフリップチップパッケージ用基板は、バンプとバンプパッドとの間の接触面積を大きくし、はんだ接合信頼性および製品歩留まりを改良し、信頼性を高めることになる。さらに、リフロー中に形崩れするソルダペーストによって充填されたエッチング孔に入り込むバンプによって、配置精度の公差が改良されることになる。バンプとバンプパッドとの間の接触面積が増大され、共面性の誤差または位置誤差によるはんだ接合部への悪影響が低減されることになる。従って、バンプとバンプパッドとの間の不十分な接触の問題およびそれに関連する大きい電気的接触抵抗の問題が、効率的に対処されることになる。その結果として、歩留まりおよび品質も改良されることになる。
【００３０】
本発明の他の利点は、バンプとバンプパッドとの間の配置精度の公差が大きくなるので、チップのバンプを基板のエッチング孔（バンプパッド）に位置合わせするのが容易になることである。これは、チップに加える必要のある圧力が小さいので、米国特許第６，５７３、６１０号明細書において検討されているのと同様に、圧力を加えられたチップがエッチング孔内に落ち込み易くなるからである。この特許は、参照することによって、ここに含まれるものとする。位置合わせの問題をさらに低減させるために、小さい振動、例えば、超音波振動が、取付けチップに加えられてもよい。これによって、振動しているチップは、基板の表面上を動き回るエネルギーを有するが、エッチング孔内に入り込むと、エッチング孔から離脱するのに十分なエネルギーを有しないことになる。これによって、整合された取付けチップおよび基板を得る確率が高められることになる。
【００３１】
前述の種々の実施形態は、単なる例示にすぎず、添付の請求項を制限すると解釈されるべきではない。当業者であれば、ここに図面を参照して述べた例示的な実施形態および用途に準ずることなく、かつ添付の請求項の精神および範囲から逸脱することなく、種々の修正および変更がなされてもよいことを容易に認めるだろう。
【符号の説明】
【００３２】
８１０  バンプ
８１２  突起
８２０  チップ
８３０  基板
８３２  絶縁層
８３４  エッチング孔
８４０  バンプパッド
８６０  導電層
【図１】
2009545180.tif 000003
【図２】
2009545180.tif 000004
【図３】
2009545180.tif 000005
【図４】
2009545180.tif 000006
【図５】
2009545180.tif 000007
【図６】
2009545180.tif 000008
【図７】
2009545180.tif 000009
【図８】
2009545180.tif 000010
【図９】
2009545180.tif 000011
2009545180.tif 000012
【図１０】
2009545180.tif 000013
【図１１】
2009545180.tif 000014
【図１２】
2009545180.tif 000015
【図１３】
2009545180.tif 000016
【図１４】
2009545180.tif 000017
【図１５】
2009545180.tif 000018
【図１６】
2009545180.tif 000019
【図１７】
2009545180.tif 000020
【手続補正書】
【提出日】平成21年3月23日(2009.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のソルダバンプパッドを有する第１のパターン化された導電回路層と、
前記第１のパターン化された導電回路層を覆うと共に、前記ソルダバンプパッドを露出させる複数の孔を有する第１の絶縁層であって、前記孔の各々は、回路チップの複数のソルダバンプの対応する１つの少なくとも一部を収容するように、位置決めされ、前記孔の各々は、該孔内に収容される前記ソルダバンプの横方向寸法の少なくとも１．５倍の横方向寸法を有する、第１の絶縁層と、
を備え、
前記孔の各々は、導電内壁を備えている、基板。
【請求項２】
複数の付加的なパターン化された導電回路層と、
複数の付加的な絶縁層と、
をさらに備え、
前記付加的なパターン化された導電回路層および前記付加的な絶縁層は、交互に積層され、
前記付加的なパターン化された導電回路層の各々の少なくとも一部は、介在する付加的な絶縁層を貫通して少なくとも部分的に配置された導体を介して、隣接する付加的なパターン化された導電回路層の一部に電気的に結合され、
前記第１のパターン化された導電回路層は、前記複数の付加的なパターン化された導電回路層および前記複数の付加的な絶縁層の上に配置される、請求項１に記載の基板。
【請求項３】
前記孔は、エッチングされた孔である、請求項１に記載の基板。
【請求項４】
前記導電内壁の各々は、前記第１の絶縁層上に被覆された導電被覆層を備えている、請求項１に記載の基板。
【請求項５】
前記導電被覆層の各々は、電気メッキによって形成される、請求項４に記載の基板。
【請求項６】
前記第１のパターン化された導電回路層は、銀、錫、銅、ニッケル、金、またはそれらの任意の組合せから構成される、請求項１に記載の基板。
【請求項７】
前記導電内壁は、銀、錫、銅、ニッケル、金、またはそれらの任意の組合せから構成される、請求項４に記載の基板。
【請求項８】
前記第１の絶縁層は、ポリイミド、ビスマレイミド−タイアジン（ＢＴ）、（耐炎性）ＦＲ−４、またはＦＲ−５から構成される、請求項１に記載の基板。
【請求項９】
前記孔の内側のソルダペーストをさらに備えている、請求項１に記載の基板。
【請求項１０】
前記複数の孔の各々は、該孔内に収容される前記ソルダバンプの高さの少なくとも０．７倍の深さを有する、請求項１に記載の基板。
【請求項１１】
少なくとも活性面を有する回路チップと、
前記活性面に配置された複数のソルダバンプと、
基板であって、
複数のソルダバンプパッドを有するパターン化された導電回路層と、
前記パターン化された導電回路層を覆うと共に、前記ソルダバンプパッドを露出させる複数の孔を画定する絶縁層と、
前記孔の内側のソルダペーストと、
を有する基板と、
を備え、
前記回路チップは、前記ソルダバンプの各々が、対応する孔を通して対応するソルダバンプパッドに実質的に位置合わせされるように、前記活性面を前記絶縁層の前記孔に隣接させて、位置決めされ、前記ソルダバンプの各々は、前記孔の内側の前記ソルダペースト内に入り込み、前記対応するソルダバンプパッドに電気的に接続され、
前記孔の各々は、導電内壁を有し、前記ソルダペーストは、前記導電内壁の各々の内側に配置される、半導体電子パッケージ。
【請求項１２】
前記回路チップおよび前記基板は、前記ソルダペーストを形崩れさせて前記ソルダバンプを前記対応するソルダバンプパッドに接合させるリフロープロセスによって処理される、請求項１１に記載のパッケージ。
【請求項１３】
前記ソルダバンプは、スタッドバンプを含む、請求項１１に記載のパッケージ。
【請求項１４】
前記ソルダバンプの各々の直径は、前記基板と実質的に平行になる方向に位置し、前記対応する孔の各々は、前記ソルダバンプの直径に実質的に平行になる方向における直径を有し、前記孔の直径は、前記ソルダバンプの直径の少なくとも２倍である、請求項１３に記載のパッケージ。
【請求項１５】
前記回路チップは、接着剤によって前記基板に接合される、請求項１４に記載のパッケージ。
【請求項１６】
複数のソルダバンプパッドを有する第１のパターン化された導電回路層を形成するステップと、
前記第１のパターン化された導電回路層を覆うと共に、前記ソルダバンプパッドを露出させる複数の孔を有する第１の絶縁層を形成するステップであって、前記孔の各々は、回路チップの複数のソルダバンプの対応する１つの少なくとも一部を収容するように、位置決めされ、前記孔の各々は、該孔内に収容される前記ソルダバンプの横方向寸法の少なくとも１．５倍の横方向寸法を有し、前記孔の各々は、導電内壁を有する、ステップと、
を含む、方法。
【請求項１７】
複数の付加的なパターン化された導電回路層を形成するステップと、
複数の付加的な絶縁層を形成するステップと、
をさらに含み、
前記付加的なパターン化された導電回路層および前記付加的な絶縁層は、交互に積層され、
前記付加的なパターン化された導電回路層の各々の少なくとも一部は、介在する付加的な絶縁層を貫通して少なくとも部分的に配置された導体を介して、隣接する付加的なパターン化された導電回路層の一部に電気的に結合され、
前記第１のパターン化された導電回路層は、前記複数の付加的なパターン化された導電回路層および前記複数の付加的な絶縁層の上に配置される、請求項１６に記載の方法。
【国際調査報告】
2009545180.tif 000021
2009545180.tif 000022
2009545180.tif 000023
2009545180.tif 000024