(57)【要約】入力電圧（Ｖａ）をサンプリングするサンプラ（３０）とスイッチングレギュレータ（１０）とを具えるシステムである。スイッチングレギュレータ（１０）は、サンプラ(３０)によるサンプリング（１２）に応答してレギュレータのスイッチング動作を調整するように構成されている。
2009510992.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をサンプリングするよう構成されたサンプラと、前記サンプラから分離されたスイッチングレギュレータとを具えるシステムであって、前記スイッチングレギュレータは、当該レギュレータのスイッチング動作を前記サンプラによるサンプリングに応答して調整するように構成されていることを特徴とするシステム。
【請求項２】
前記スイッチング動作の調整によって、前記レギュレータにより発生される雑音が前記サンプラにより発生されるサンプル内へ伝播するのを阻止することを特徴とする請求項１記載のシステム。
【請求項３】
前記スイッチングレギュレータは電源レールを経て前記サンプラに結合されていることを特徴とする請求項１記載のシステム。
【請求項４】
前記スイッチングレギュレータはスイッチとコントローラを具え、前記コントローラは、前記レギュレータの出力信号を調整するために前記スイッチの動作を制御する第１の信号を発生するように構成されていることを特徴とする請求項１記載のシステム。
【請求項５】
前記第１の信号は、前記スイッチをターンオンする第１のレベルと前記スイッチをターンオフする第２のレベルとの間で遷移し、前記コントローラは、前記サンプリングに応答して前記第１及び第２のレベル間の遷移を制御するように構成されていることを特徴とする請求項４記載のシステム。
【請求項６】
前記コントローラは、さらに、前記出力信号を調整するために前記遷移を制御するように構成されていることを特徴とする請求項５記載のシステム。
【請求項７】
前記サンプラは、当該サンプラによるサンプリングを指示する第２の信号を発生し、前記コントローラは前記第２の信号に応答して前記スイッチング動作を調整するように構成されていることを特徴とする請求項４記載のシステム。
【請求項８】
前記第１の信号は、前記スイッチをターンオンする第１のレベルと前記スイッチをターンオフする第２のレベルとの間で遷移し、前記コントローラは、前記第２の信号に応答して前記第１及び第２のレベル間の遷移を制御するように構成されていることを特徴とする請求項７記載のシステム。
【請求項９】
前記コントローラは、前記第２の信号を用いて前記第１の信号の前記第１及び第２のレベル間の遷移をマスクするように構成されていることを特徴とする請求項８記載のシステム。
【請求項１０】
前記第２の信号は、前記サンプラが入力信号をサンプリングする時間を指示するパルスを含むパルス列を具え、前記コントローラは、前記第１の信号の前記第１及び第２のレベル間の遷移が前記パルスと同時に生起しないように前記第１の信号を選択的に遅延させるように構成されていることを特徴とする請求項８記載のシステム。
【請求項１１】
前記サンプラは、当該サンプラによるサンプリングを指示する信号を発生し、前記スイッチングレギュレータは、前記サンプリングを指示する前記信号に応答して前記スイッチング動作を調整することを特徴とする請求項１記載のシステム。
【請求項１２】
入力信号を受信するための入力端子と、
出力電圧を出力するための出力端子と、
エネルギー蓄積素子と、
前記エネルギー蓄積素子、前記入力端子及び前記出力端子に結合された少なくとも１つのスイッチと、
コントローラとを具える電圧レギュレータであって、
前記コントローラは、前記少なくとも１つのスイッチを動作させて前記エネルギー蓄積素子を附勢及び滅勢させることで前記電圧レギュレータの出力電圧を調整するように構成され、且つ
前記サンプラが前記電圧レギュレータにより発生される雑音をサンプリングしないように前記少なくとも１つのスイッチの動作を制御するように構成されていることを特徴とする電圧レギュレータ。
【請求項１３】
前記サンプラは前記電圧レギュレータから分離されていることを特徴とする請求項１２記載の電圧レギュレータ。
【請求項１４】
スイッチングレギュレータのスイッチング動作を、前記スイッチングレギュレータにより発生される雑音のタイミングを制御するために、サンプラによるサンプリングに応答して調整するステップ具えることを特徴とするスイッチングレギュレータの調整方法。
【請求項１５】
前記スイッチング動作を調整するステップは、前記スイッチングレギュレータのスイッチング信号の第１のレベルと第２のレベルとの間の遷移を前記サンプリングに応答して調整することを特徴とする請求項１４記載の方法。
【請求項１６】
前記遷移を前記サンプリングに応答して選択的に遅延させるステップを更に具えることを特徴とする請求項１５記載の方法。
【請求項１７】
前記スイッチングレギュレータの出力信号を調整するために前記遷移のタイミングを制御するステップを更に具えることを特徴とする請求項１６記載の方法。
【請求項１８】
前記サンプラにより発生されるサンプリング信号に応答して前記遷移を制するステップを更に具えることを特徴とする請求項１５記載の方法。
【請求項１９】
前記サンプリング信号に応答して前記スイッチング信号をマスクするステップを更に具えることを特徴とする請求項１８記載の方法。
【請求項２０】
前記スイッチング信号をマスクするステップは、前記サンプラがサンプリングするサンプル時間を指示するパルスを含むパルス列を受信するステップを具え、更に、前記スイッチング信号の第１及び第２のレベル間の遷移が前記パルスと同時に生起しないように前記スイッチング信号を選択的に遅延させるステップを具えることを特徴とする請求項１９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には標本化システムのためのレギュレータスイッチングノイズの管理に関する。
【背景技術】
【０００２】
高度集積回路は多数のアナログブロック及びアナログサブシステムを有することは珍しくはない。これらのブロック／サブシステムの一つはＤＣ−ＤＣ電圧レギュレータ、即ち、ＤＣ入力電圧を集積回路の他のブロック／サブシステムへの高または低ＤＣ出力電圧に変換する回路である。
【０００３】
電圧レギュレータの一つのタイプはスイッチングレギュレータであり、他のタイプのレギュレータより比較的小形で効率が良いためにしばしば採用されている。スイッチングレギュレータは、一般にインダクタ（例えばスタンドアロンインダクタまたは変成器からなるインダクタ）と１つ以上のスイッチを含み、これらのスイッチが開閉制御されて入力電圧源（インダクタ）とレギュレータの出力端子との間でエネルギーを転送し出力電圧を調整する。
【発明の開示】
【０００４】
本発明の一つの実施形態では、入力信号をサンプルするよう構成されたサンプラと、このサンプラから分離されたスイッチングレギュレーとを具えるシステムが提供される。このスイッチングレギュレータは、サンプラによるサンプリングに応答してレギュレータのスイッチング動作を調整するように構成されている。
【０００５】
本発明の他の実施形態では、入力端子と、出力端子と、エネルギー蓄積素子と、少なくとも一つのスイッチと、コントローラとを具える電圧レギュレータが提供される。入力端子は入力電圧を受信し、出力端子は出力電圧を出力する。スイッチは、エネルギー蓄積素子、入力端子および出力端子に結合される。コントローラは、出力電圧を調整するためにスイッチを動作させてエネルギー蓄積素子を附勢及び滅勢させるように構成される。コントローラは、サンプラが電圧レギュレータにより発生されるノイズをサンプリングしないようにスイッチの動作を制御するように構成される。
【０００６】
本発明の更に他の実施形態では、スイッチングレギュレータのスイッチング動作を、前記スイッチングレギュレータにより発生される雑音のタイミングを制御するために、サンプラによるサンプリングに応答して調整する技術が提供される。
【０００７】
本発明の利点及び他の特徴は以下の図面、詳細な説明及び特許請求の範囲の記載から明らかになる。
【発明を実施するための最良の形態】
【０００８】
高度集積回路のブロック及びサブシステムは、種々の結合機構が特定のブロック／サブシステムで発生された雑音を集積回路の他の部分へ伝播するのを許すために互いに干渉し合う可能性がある。これらの結合機構は、例えば電源電圧や、ブロック及びサブブロックが形成されるウェルである。これは、電源電圧は多数のブロック及びサブシステムを経由するかもしれないためであり、ウェルは同じダイ上に形成されるためである。具体的な例として、図１に電源電圧（図１では「ＶIN」という）を供給する電源レール１４を含む集積回路５が示されている。ＶIN電圧は、例えば電源電圧から得られ、集積回路５のいたるところに分配され、集積回路５のブロック／サブシステムにそれぞれ供給される。ＶIN電圧は集積回路５の種々のレギュレータにより他の電圧レベルに変換され、例えばＤＣ−ＤＣスイッチングレギュレータ１０はＶIN電圧を集積回路５の特定の回路（例えば周波数シンセサイザまたはマイクロコントローラユニット）を給電する電源電圧（図１では「ＶDD」）という）に変換し電源レール１６に供給する。従って、集積回路５の所定のブロック及びサブシステムはＶDD電源電圧の受け取りのために互いに結合され得る。スイッチングレギュレータ１０はＶIN電圧にもＶDD電圧にも結合されるため、レギュレータ１０で発生された雑音はレール１４及び１６を経て集積回路５の他の部分へ伝播することができ、従って集積回路５のいくつかのブロック及びサブシステムと干渉する可能性がある。
【０００９】
図１は、（集積回路５の）典型的なサブシステム２０を示し、このサブシステムはスイッチングレギュレータ１０で発生される雑音により影響される電位を有する。ここに記載されるスイッチングレギュレータ１０の雑音管理機能がない場合、スイッチングレギュレータ１０で発生されたスイッチング雑音はサブシステム２０の動作を妨害する。
【００１０】
具体的な例では、スイッチングレギュレータ１０は、スイッチングレギュレータのスイッチが開（オンともいう）と閉（オフともいう）との間で遷移する度にスイッチング雑音を発生しうる。発生するスイッチング電流の急変部（立上り縁または立下り縁）が、ボンドワイヤインダクタンスのために例えばＶIN電圧に「リンギング信号」の形で雑音を生じさせてサブシステム２０へ伝播することがあり、リンギング信号の振幅はかなり大きく、例えばミリボルト程度になり得る。
【００１１】
更に、レギュレータの上述のスイッチング動作のために、スイッチングレギュレータ１０のスイッチングノードに生ずる大きな電圧スイングが、サブシステム２０が形成されたウェル（例えばｎ−ウェル）に十分な電荷を注入してウェルの電圧を急上昇させることがある。更に、スイッチングレギュレータ１０は、周期的に大きな出力電流を有し、寄生抵抗のために電源レール１４に周期的な電圧降下を生じさせることがある。
【００１２】
サブシステム２０は、図１にサンプラまたはサンプリング回路３０で示される少なくとも１つの構成要素を含み、アナログ電圧（図では「ＶA」という）のような入力信号をサンプリングして標本化電圧（図１では「ＶSという」）を発生する。特に、サンプリング回路３０は、サンプリング回路３０によるサンプリングをトリガするパルスを含むサンプリングクロック信号（図１では「ＦS」という）を受信する。一例では、サンプリング回路３０は、アナログ−ディジタル変換器、スイッチトキャパシタフィルタまたは信号をサンプリングして信号のサンプル値を発生する他の任意の回路とすることができる。
【００１３】
サンプリング回路３０は、スイッチングレギュレータ１０に結合される。従って、サンプリング回路３０はレギュレータ１０と同じウェル内に製造でき、ＶIN電源電圧を受信し、ＶIN電源レール１４等に結合できる。従って、スイッチングレギュレータ１０からの上述の電圧スイッチング雑音は次の関係のためにＶS標本化信号に雑音を発生しうる。例えば、スイッチングレギュレータ１０のスイッチング周波数は「ｆSW」、サンプリングクロック周波数は「ｆS」、及びＶS信号の帯域幅は「ｆB」であるものとする。ｆB帯域幅より小さい帯域幅で分離されるｆSW及びｆSの高調波はエイリアシング効果のためにＶS標本化信号の信号帯域幅内にＤＣオフセットまたはトーンを導入する。従って、信号帯域幅内にオフセットまたはトーンが発生するのを低減する一つの解決方法は、ｆSWをｆSに対して次の関係を満足するように選択するものである。
｜Ｍ・ｆSW−Ｎ・ｆS｜＞ｆB                                  （式１）
【００１４】
上述の関係を満足しない場合、スイッチングレギュレータ１０からの雑音がサンプリングシステム０により発生される信号に伝播しないように、スイッチングレギュレータ１０のスイッチング動作のタイミングを制御することができる。特に、本発明のいくつかの実施例によれば、スイッチングレギュレータ１０は、該スイッチのスイッチング事象（例えば開及び閉状態間のスイッチ遷移）がサンプリング回路３０のサンプリング時間と一致するとき、そのスイッチング事象を遅らせる。
【００１５】
具体的な例として、本発明のいくつかの実施例では、サンプリングシステム２０のクロック発生器２２（ＦS信号も発生する）は、サンプリング回路３０のサンプリング時間を（スイッチングレギュレータ１０に）指示するために信号（図１では「MASK」という）を発生する。特定のスイッチング事象がサンプリング時間の近くに生起するように予定される場合、スイッチングレギュレータ１０はスイッチング事象をサンプリング時間の近傍を越えた時間に遅延させる。
【００１６】
図２は、本発明の一実施例に係るスイッチングレギュレータ１０の一例を示す。本例では、スイッチングレギュレータ１０は、電源レール１４からＶIN電圧を受信し対応する調整電圧ＶDDを電源レール１６に供給するバック（Buck）レギュレータコア４０を有する。コア４０はスイッチ、例えばｎチャネル金属−酸化物半導体電界効果トランジスタ（ＮＭＯＳＦＥＴ）５４を具え、そのドレイン−ソースパスが電源レール１４とスイッチングノード６０との間に結合される。コア４０の別のスイッチ、例えばＮＭＯＳＦＥＴ６４は、そのドレイン−ソースパスがスイッチングノード６０とグランドとの間に結合される。コア４０は、スイッチングノード６０と電源レール１６との間に結合されたエネルギー蓄積素子、例えばインダクタ６６（スタンドアロンインダクタまたは変成器）も含む。バルクまたはフィルタキャパシタ６８が電源レール１６とグラウンドとの間に結合される。
【００１７】
コア４０に加えて、スイッチングレギュレータ１０はＭＯＳＦＥＴ５４及び６４のスイッチング動作を制御してＶDD電圧を調整するコントローラ８０を含む。具体的には、今のところレギュレータ１０の雑音管理機能部（後に詳述する）を無視すると、コントローラ８０のパルス幅変調（ＰＷＭ）コントローラ８４がＮＭＯＳＦＥＴ５４の動作を制御するパルス幅変調スイッチング制御信号（図２では「ＰＷＭ」という）を発生する。ＰＷＭコントローラ８４はＮＭＯＳＦＥＴ６４の動作を制御するスイッチング信号（図２では「ＰＷＭ＃」という）も発生する。ＰＷＭ＃信号はここではＰＷＭスイッチング信号のコンプリメンタリ（相補）信号であるものと仮定し、以下では一般にＰＷＭ信号と区別して記載しない。従って、ＰＷＭ信号がハイに駆動されるとき、ＰＷＭ＃はロウに駆動され、またその逆である。
【００１８】
図３を図２と関連して参照すると、ＰＷＭコントローラ８４は（一以上の帰還端子８１を経て）帰還信号を受信し、ＮＭＯＳＦＥＴ５４及び６４のスイッチング動作を制御してＶDD出力電圧を次のように調整する。PWMコントローラ８４は、PWM信号を図３に示す典型的なスイッチングサイクル１０４のようなスイッチングサイクルで制御する。スイッチングサイクル１０４はオン時間間隔１０６とオフ時間間隔１０８を有する。
【００１９】
オン時間間隔１０６の間、PWMコントローラ８４は、ＰＷＭスイッチング信号内の対応するパルス１００で示されているように（例えばパルス１００ａ、１００ｂ，１００ｃ，１００ｄが示されている）、ＰＷＭ信号をアサートする、または、ハイに駆動する。各パルス１００はＮＭＯＳＦＥＴ５４をターンオンし（閉じ）、ＰＷＭ＃信号がコンプリメンタリであるためにＮＭＯＳＦＥＴ６４をターンオフする(開く)。従って、この構成のために、パルス１００中に、エネルギーが電源レール１４から流れ、インダクタ６６に蓄えられ、インダクタ６６を附勢する。次のオフ時間間隔１０８の間、パルス１００が消滅し、ＮＭＯＳＦＥＴ５４をターンオフさせ、（ＰＷＭ＃信号がコンプリメンタリであるため）ＮＭＯＳＦＥＴ６４をターンオンさせてスイッチングノード６０をグラウンドに結合する。オフ時間間隔中に、電流はインダクタ６６を経てグラウンドに流れるため、インダクタ６６は滅勢されてエネルギーをレギュレータ１０の負荷に供給する。
【００２０】
ＰＷＭコントローラ８４は、スイッチングサイクルを制御してＶDD出力電圧を調整する。説明のために、レギュレータ１０は連続動作モードで動作するものと仮定する。スイッチングサイクル１０４の持続時間に対するオン時間間隔１０６の比（「デューティサイクル」という）を制御することにより、ＰＷＭコントローラ８４はＶDD出力電圧を調整することができる。バックコア４０の場合、ＶDD出力電圧はＶIN入力電圧より低く、一般に、デューティサイクルとＶIN入力電圧との積に比例する。スイッチングサイクルが一定周期であるものと仮定すると、オン時間間隔１０６の持続時間を増大させることにより、ＰＷＭコントローラ８４はＶDD出力電圧を上昇させることができ、逆にオン時間間隔１０６の持続時間を減少させることにより、ＰＷＭコントローラ８４はＶDD出力電圧を低下させることができる。
【００２１】
多くの他の変更が可能であり、これらの変更も本発明の範囲に含まれる点に留意されたい。例えば、上ではスイッチングサイクル１０４は固定の持続時間であり、オン時間間隔１０６の持続時間をＶDD出力電圧の調整のために変調すると仮定したが、本発明の他の実施例では、他のパラメータを変えることができる。例えば、本発明の他の実施例では、ＶDD出力電圧の調整のためにＰＷＭコントローラ８４はスイッチングサイクル１０４及び／又はオフ時間間隔１０８の持続時間を変調することができる。更に、バックレギュレータトポロジを図２に示しているが、例えばフライバック、ブースト、バック／ブースト等のような他のトポロジを本発明の他の実施例で使用することができる。
【００２２】
本発明の更に他の実施例として、ＮＭＯＳＦＥＴ６４（及びＰＷＭ＃信号を発生する関連する制御回路）をダイオード（例えばショットキーダイオード）と置き換えることができる。この場合、このダイオードのカソードをスイッチングノード６０に結合し、アノードをグラウンドに結合することができる。別の例として、ＮＭＯＳＦＥＴ５４はＰＭＯＳＦＥＴと置き換えることができる。このように、多くの変更が可能であり、これらも本発明の範囲に含まれる。
【００２３】
図２に戻り説明すると、ＰＷＭコントローラ８４を用いてＮＭＯＳＦＥＴ５４及び６４を直接駆動する代わりに、スイッチングレギュレータ１０は、スイッチングレギュレータ１０のスイッチング事象がサンプリング回路３０(図１参照)によるサンプリングと一致しないようにスイッチングレギュレータ１０のスイッチング動作を制御する雑音管理回路８８を含む。雑音管理回路８８は、ＰＷＭコントローラ８４からＰＷＭ及びＰＷＭ＃信号を受信し、これらの信号を以下に記載するように選択的にマスクして、ＮＭＯＳＦＥＴ５４及び６４をそれぞれ駆動する信号（図２に示すように「ＰＷＭ＿ＭＳＫＤ」及び「ＰＷＭ＿ＭＳＫＤ＃」という）を発生させる。従って、「ＰＷＭ＿ＭＳＫＤ」信号はＮＭＯＳＦＥＴ５４のゲート端子に受信され、「ＰＷＭ＿ＭＳＫＤ＃」信号はＮＭＯＳＦＥＴ６４のゲート端子に受信される。「ＰＷＭ＿ＭＳＫＤ」信号は「ＰＷＭ＿ＭＳＫＤ＃」のコンプリメンタリであり、以下では一般に「ＰＷＭ＿ＭＳＫＤ」信号と区別して記載しない。
【００２４】
一般に、ＰＷＭ及びＰＷＭ＃信号のエッジ（立下り縁または立上り縁）がサンプリング時間の近くに生起しない場合には、雑音管理回路８８はＰＷＭ及びＰＷＭ＃信号をタイミング調整することなく通過させてＰＷＭ＿ＭＳＫＤ及びＰＷＭ＿ＭＳＫＤ＃信号をそれぞれ発生させる。しかし、ＰＷＭ及びＰＷＭ＃信号のエッジ（立下り縁または立上り縁）がサンプリング時間の近くに生起する場合には、雑音管理回路８８はこれらのエッジを遅延させ、それゆえ、この場合には、ＰＷＭ＿ＭＳＫＤ及びＰＷＭ＿ＭＳＫＤ＃信号が遅延されたものとなる。
【００２５】
雑音管理回路８８の動作を更に説明するために、図４にＦSクロック信号が、図５にＭＡＳＫ信号が、図６に「ＰＷＭ＿ＭＳＫＤ」信号が示されている。図２−図６を参照すると、ＦSクロック信号はパルス１１０（例えば代表的なパルス１１０ａ及び１１０ｂ）を含み、各パルスはサンプリング回路３０（図１参照）をトリガしてＶA信号をサンプリングする。ＭＡＳＫ信号（図５に示す）は一般にパルス１１０と時間的に一致するパルス１２０を有する。しかし、パルス１２０（例えば代表的なパルス１２０ａ及び１２０ｂ）はパルス１１０より長い持続時間を有し、各パルス１２０は対応するＦSパルス１１０の開始より少し前の時間に開始し、対応するパルス１１０の終了より少し後の時間に終了する。従って、各パルス１２０は予定のサンプリング時間の前後の十分な時間間隔を補償する。
【００２６】
PWM＿ＭＳＫＤ信号は、ＰＷＭ信号（図３参照）のパルス１００にほぼ対応するパルス１４０（例えば代表的なパルス１４０ａ，１４０ｂ，１４０ｃ及び１４０ｄ）を含む。特に、スイッチング事象がＰＷＭ信号の特定のパルス１００の立下りまたは立上り縁の近くに生起しない場合には、ＰＷＭ＿ＭＳＫＤ信号の対応するパルス１４０はパルス１００と同一になる。しかし、スイッチング事象がＰＷＭ信号の特定のパルス１００の立下りまたは立上り縁の近くに生起する場合には、雑音管理回路８８は対応するＰＷＭ＿ＭＳＫＤ信号パルス１４０の立下り及び／又は立上り縁を遅延させる。
【００２７】
ＰＷＭ信号の選択遅延が、具体例として、ＰＷＭ信号のパルス１００ｂ(図３)とＰＷＭ＿ＭＳＫＤ信号の対応するパルス１４０ｂ(図６)とにより示されている。図に示されているように、ＰＷＭパルス１００ｂの立上り縁１０１がＦSクロック信号のパルス１１０ａ(図４)の近くにある。この事象に応答して、雑音管理回路８８はＰＷＭ＿ＭＳＫＤパルス１４０ｂの立上り縁を遅延させる。立上り縁１０１が予定のサンプリング時間の近くに生起しなかった場合には、ＰＷＭ＿ＭＳＫＤパルス１４０ｂは立上り縁１４６を有する点に注意されたい。しかし、立上り縁１０１がパルス１１０ａの発生時間の近くに生起するために、雑音管理回路８８は立上り縁１４６を遅延させて、時間的に遅延されたＰＷＭ＿ＭＳＫＤパルス１４０ａの立上り縁１４８を生成する。
【００２８】
上記の例について説明を続けると、ＰＷＭパルス１００ｂの立下り縁１０３がＦSクロック信号のパルス１１０ｂと一致する。従って、この立下り縁１０３がサンプリング時間の近くに生起しなかった場合には、パルス１４０ｂは図６に示す立下り縁１５４を有するが、サンプリング時間の近くに生起するために、雑音管理回路８８は立下り縁１５４を遅延するため、パルス１４０ｂは遅延された立下り縁１５６を有する。
【００２９】
動作中、雑音管理回路８８は、ＰＷＭ及びＰＷＭ＃信号のスイッチングエッジを遅延させるか遅延させないために、ＭＡＳＫ信号(図５)に応答する。一例として、図６に示すように、雑音管理回路８８はＰＷＭ＿ＭＳＫＤパルス１４０ｂの立上り縁１４６をＭＡＳＫ信号のパルス１２０ａの持続時間だけ遅延させ、且つ雑音管理回路８８はＰＷＭ＿ＭＳＫＤパルス１４０ｂの立下がり縁１５４をＭＡＳＫ信号のパルス１２０ｂの持続時間だけ遅延させてパルス１４０ｂの立下り縁１５６を生成する。
【００３０】
雑音管理回路８８は、スイッチングエッジがサンプリング時間と一致しない場合には、各パルス１４０の立下り縁及び／又は立上り縁を遅延させない。従って、ＰＷＭ＿ＭＳＫＤ信号の２つのパルス１４０ａ及び１４０ｃは、（ＰＷＭ信号の対応するＰＷＭパルス１００ａ及び１００ｃ(図３)と比較して）遅延されていないものとして示されている。図６は、別の代表的なパルス１４０ｄについて、ＰＷＭパルス１００ｄの立上り及び立下り縁が予定のサンプリング時間の近くに生起するためにその立上り及び立下り縁が（対応するＰＷＭパルス１００ｄと比較して）遅延されることを示している。
【００３１】
図７は本発明のいくつかの実施例に係る雑音管理回路８８の模範的実施例を示す。雑音管理回路８８は、ＰＷＭ＿ＭＳＫＤ信号（図６）の立上り縁及びＰＷＭ＿ＭＳＫＤ＃信号の立下り縁を制御するための回路２００と、ＰＷＭ＿ＭＳＫＤ信号の立下がり縁及びＰＷＭ＿ＭＳＫＤ＃信号の立上がり縁を制御するための回路２４０とを含む。
【００３２】
本発明のいくつかの実施例では、回路２００はＤ型フリップフロップ２０２を含み、そのクロック入力端子はＰＷＭ信号を受信する。フリップフロップ２０２のリセット端子はＭＡＳＫ信号を受信し、フリップフロップ２０２の信号入力端子は論理１レベルに接続される。この構成のために、フリップフロップ２０２の反転出力端子は、ＭＡＳＫ信号が論理０状態のときに論理１状態を有する（即ち、反転出力端子はＭＡＳＫ信号のパルス(図５)がない場合に論理１を有する）。パルス１２０(図５)がリセット入力端子に受信されるとき、フリップフロップ２０２の反転出力端子は、ＰＷＭ信号の立上り縁の場合に０論理レベルを呈する。従って、ＭＡＳＫ信号のパルス１２０の場合であって、ＰＷＭ信号の立上り縁がパルス１２０の持続時間内に入る場合に、フリップフロップ２０２は、さもなければ同時に生起するＰＷＭ信号の立上り縁を遅延する作用をなす。
【００３３】
図７に示されるように、回路２００は、フリップフロップ２０２のクロック入力端子とＡＮＤゲート２１０の一つの入力端子との間に結合された遅延素子２０４も含む。ＡＮＤゲート２１０の他の入力端子はフリップフロップ２０２の反転出力端子に結合される。遅延素子２０４の目的は、フリップフロップ２０２の遅延をＰＷＭ信号に応答して補償するためである。ＡＮＤゲート２１０の出力端子２１４は回路２００の出力端子を構成する。
【００３４】
本発明のいくつかの実施例では、回路２４０はＤ型フリップフロップ２４２を含む。フリップフロップ２４２のクロック入力端子はＰＷＭ＃信号を受信し、フリップフロップ２４２の信号入力端子は論理１レベルを受信し、フリップフロップ２４２のリセット端子はＭＡＳＫ信号を受信する。従って、フリップフロップ２４２はＰＷＭ信号の立下り縁でクロックされる。フリップフロップ２４２の非反転出力端子は、パルス１４０の立下り縁を指示する信号を出力する。従って、ＭＡＳＫ信号のパルス１２０がない場合に、フリップフロップ２４２の非反転出力端子はデアサートされ、ＡＮＤゲート２１０の出力端子の信号が通過してＰＷＭ＿ＭＳＫＤ信号になる。しかし、ＭＡＳＫ信号のパルス１２０の発生時であって、ＰＷＭ信号の立下り縁がパルス１２０の持続時間と一致する場合には、パルス１４０のデアサーションが遅延される。
【００３５】
図７に示されるように、雑音管理回路８８はＯＲゲート２５０も含み、このゲートの一つの入力端子はＡＮＤゲート２１０の出力端子２１４に接続され、他の入力端子はフリップフロップ２４２の非反転出力端子に結合される。ＯＲゲート２５０の出力端子８９はＰＷＭ＿ＭＳＫＤ信号を出力する。
【００３６】
図７は、本発明のいくつかの実施例に係るＰＷＭ＿ＭＳＫＤ＃信号発生器回路２５６も示す。この発生器２５６は、ＰＷＭ＿ＭＳＫＤ信号を受信し、その出力端子９０にＰＷＭ＿ＭＳＫＤ＃信号を発生する。一般に、この発生器２５６はＰＷＭ＿ＭＳＫＤ信号を反転するインバータとして機能する。本発明のいくつかの実施例では、この発生器２５６はＰＷＭ＿ＭＳＫＤ及びＰＷＭ＿ＭＳＫＤ＃信号のエッジがオーバラップしないようにする回路を含んでもよい。他の変更も可能であり、これらの変更も本発明の範囲に含まれる。
【００３７】
図８につき説明すると、本発明のいくつかの実施例では、スイッチングレギュレータ１０は無線システム３００（例えば携帯電話または携帯情報端末（ＰＤＡ））と関連して使用することができる。特に、本発明のいくつかの実施例では、レギュレータ１０は無線システム３００の無線部３２２の種々の構成要素のための１以上の電源電圧を供給することができる。
【００３８】
無線部３２２は、本発明のいくつかの実施例では、例えば携帯電話のトランシーバとして作用し得るトランシーバ３２０の一部分である。無線部３２２に加えて、レギュレータ１０は、トランシーバ３２０の他の構成要素、例えばアナログ−ディジタル変換器（ＡＤＣ）３４０、ディジタル−アナログ変換器（ＤＡＣ）３５２、ベースバンド回路３５６、マイクロコントローラユニット（ｍく）３５８、キーパッドスキャナ３７６、ディジタルドライバ３６２、アンテナスイッチ３４６、低雑音増幅器（ＬＮＡ）３４４及び電力増幅器３５０に電力を供給することができる。
【００３９】
ＡＤＣ３４０は（端子３２４から）ＭＡＳＫ信号をレギュレータ１０に供給しうるサンプリングサブシステムの一例である。トランシーバ３２０は、雑音性能の改善のためにレギュレータ１０のスイッチング動作を制御するためのＭＡＳＫ信号を供給する他の構成要素（例えばスイッチトキャパシタフィルタ、ミクサ等）を含むことができる。
【００４０】
一般に、無線部３２２は低雑音増幅器（ＬＮＡ）３４４からのＲＦ信号を受信する無線周波数（ＲＦ）受信回路３２６を含むことができる。ＲＦ受信回路３２６は、ＲＦ信号を中間周波数（ＩＦ）信号に変換し、ＩＦ受信回路３２８に供給することができる。本発明のいくつかの実施例では、ＩＦ受信回路３２８はベースバンド信号を供給することができ、このベースバンド信号はＡＤＣ３４０でディジタル形に変換される。図８に示されているように、ＡＤＣ３４０はベースバンド処理回路３５６に結合することができる。
【００４１】
無線部３２２は、送信の目的のために、ディジタル−アナログ変換器（ＤＡＣ）３５２からのアナログ信号を受信するＩＦ送信回路３２２を含むこともできる。ＩＦ送信回路３２２はベースバンド周波数のアナログ信号をＲＦ送信回路３３０で処理できるＲＦしに変換する。ＲＦ送信回路３３０からの出力信号は例えば電力増幅器３５０に供給することができる。
【００４２】
図８に示されるように、無線システム３００のいくつかある他の特徴の中で特に、ＬＮＡ３４４と電力増幅器３５０がアンテナスイッチ３４６に結合され、それから無線システム３００のためのアンテナ３７０に結合される。ベースバンド回路３５６は、マイクロホン３７２からのアナログ音声信号を受信し、例えばオーディオ出力信号をスピーカ３７４に供給することができる。更に、ＭＣＵ３５８をベースバンド回路３５６に結合してと３２０の全体的な動作を制御することができる。トランシーバ３２０はＭＣＵ３５８に結合されたキーパッドドライバ３７６及びディスプレイドライバ３６２を含むこともできる。ディスプレイドライバ３６２はディスプレイ３８０を駆動し、キーパッドドライバ３７６はキーパッド３７８を駆動する。
【００４３】
本発明のいくつかの実施例では、トランシーバ３２０は単一の半導体パッケージ内の単一のダイ上に形成することができる。しかし、本発明の他の実施例では、トランシーバ３２０は単一の半導体パッケージ内の複数のダイ上に形成することもできる。更に他の実施例では、トランシーバ３２０は、複数の半導体パッケージ内に形成することもできる。従って、多くの変更が可能であり、これらの変更も本発明の範囲に含まれる。
【００４４】
本発明を限られた数の実施例について記載したが、当業者は、この開示の恩恵を受ければ、多くの変更や変形を認識できる。添付の特許請求の範囲はこれらの変更や変形のすべてをカバーし、本発明の範囲に含むことを意図している。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例に係るシステムのブロック図である
【図２】本発明の一実施例に係る図１のＤＣ−ＤＣスイッチングレギュレータの構成図である。
【図３】本発明の一実施例に係るスイッチングレギュレータの動作を説明するための典型的な波形図である。
【図４】本発明の一実施例に係るスイッチングレギュレータの動作を説明するための典型的な波形図である。
【図５】本発明の一実施例に係るスイッチングレギュレータの動作を説明するための典型的な波形図である。
【図６】本発明の一実施例に係るスイッチングレギュレータの動作を説明するための典型的な波形図である。
【図７】本発明の一実施例に係るスイッチングレギュレータの雑音管理回路の回路図である。
【図８】本発明の一実施例にかかる無線システムの構成図である。
【図１】
2009510992.tif 000003
【図２】
2009510992.tif 000004
【図３】
2009510992.tif 000005
【図４】
2009510992.tif 000006
【図５】
2009510992.tif 000007
【図６】
2009510992.tif 000008
【図７】
2009510992.tif 000009
【図８】
2009510992.tif 000010
【国際調査報告】
2009510992.tif 000011
2009510992.tif 000012
2009510992.tif 000013