(57)【要約】  ある実施形態においては、ウエハレベルチップスケール（ＷＬＣＳ）パッケージ（３００）において回路パターン（３０５）を有する集積回路デバイス（ＩＣ）をパッケージするための方法である。この方法は、金属層を第１誘電層（３１５）上に堆積させ（ステップ５，１０，１５）、ボンドパッド開口（３１０）およびバンプパッド開口（３３０）に充填させ（ステップ２０）、金属層（３６０）は頂部側層（３４０）および底部側層（３６０）を備えるものとする。金属層（３６０）において、ボンドパッド開口または接続部（３１０）およびバンプパッド開口または接続部（３３０）は、ボンドパッド開口（３１０）およびバンプパッド開口（３３０）以外の区域における頂部側金属層を除去し、ボンドパッド接続部またはバンプパッド接続部がない区域における底部側金属層（３６０）を残すことステップ（３０）によって画定する（ステップ２５，３０）。底部側金属層に、接続配線をボンドパッドおよびバンプパッド間に画定する（ステップ３５、４０）。第２有機誘電層（３２５）をシリコン基板（３０５）上に堆積させ（ステップ４５）、回路パターンを覆う。第２有機誘電層をバンプパッド接続部から除去し（ステップ５０）、バンプパッド（３３０）を露出させるものとする。
2009513013.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板上に回路パターンを有する集積回路（ＩＣ）デバイスを形成する方法であって、ウエハレベルチップスケール（ＷＬＣＳ）パッケージにおけるパッケージのため、該回路パターンはボンドパッドを有する構成としたＩＣ形成方法において、
前記シリコン基板上に第１有機誘電層を堆積させ、ＩＣデバイスの回路パターンをカバーするステップと、
この回路パターンのボンドパッド上方にボンドパッド開口部を、また第１有機誘電層におけるボンドパッド開口部から所定距離にバンプパッド開口部を画定するステップと、
第１誘電層上に金属層を堆積させてボンドパッド開口部およびバンプパッド開口部を充填し、前記金属層は頂部側金属層および底部側金属層を有するものとするステップと、
ボンドパッド開口部およびバンプパッド開口部以外の区域における頂部側金属層を除去し、ボンドパッド接続部やバンプパッド接続部がない区域における底部側金属層を残存させることによって、ボンドパッド接続部およびバンプパッド接続部を画定するステップと、
前記底部側金属層に、前記ボンドパッド接続部からバンプパッド接続部への接続配線を画定するステップと、
シリコン基板上に第２有機誘電層を堆積させ、回路パターンを覆うステップと、
バンプパッド接続部から第２有機誘電層を除去し、バンプパッド接続部を露出させるステップと、
を有することを特徴とするＩＣ形成方法。
【請求項２】
請求項１に記載の方法において、前記ボンドパッド開口部およびバンプパッド開口部を画定するステップは、さらに、ボンドパッド開口部およびバンプパッド開口部として画定する区域以外の領域において第１有機誘電層の領域をマスキングするようにフォトレジストを塗布するステップと、前記ボンドパッド開口部およびバンプパッド開口部として画定した区域をエッチングするステップを有するものとした、方法。
【請求項３】
請求項１に記載の方法において、前記ボンドパッド接続部およびバンプパッド接続部を画定するステップは、さらに、前記ボンドパッド開口部およびバンプパッド開口部上方の頂部側金属層をマスキングするようにフォトレジストを塗布し、フォトレジストを頂部側金属層がエッチングされるのを防ぐエッチングバリアとして作用させるステップを有するものとした、方法。
【請求項４】
請求項３に記載の方法において、接続配線を画定するステップは、さらに、前記ボンドパッド接続部およびバンプパッド接続部をマスキングして前記ボンドパッドとバンプパッドと間の接続配線を形成する底部側金属層の区域をマスキングするようにフォトレジストを塗布するものとした、方法。
【請求項５】
請求項４に記載の方法において、さらに、はんだボールを露出したバンプパッド接続に塗布するものとした、方法。
【請求項６】
請求項５に記載の方法において、金属層は、さらに、金属サブ層を多重に堆積させるものとした、方法。
【請求項７】
請求項２〜６に記載の方法において、頂部側金属層は１層以上の金属サブ層を有し、底部側金属層も１層以上の金属サブ層を有するものとした、方法。
【請求項８】
請求項７に記載の方法において、頂部側金属層は、Ｎｉ，Ｖ，Ｃｕ，ＮｉＶ，ＣｒおよびＷから選択した金属を含むものとした、方法。
【請求項９】
請求項７に記載の方法において、底部側金属層は、Ａｌ，Ｎｉ、Ｖ，Ｃｕ，ＴｉおよびＮｉＶから選択した金属を含むものとした、方法。
【請求項１０】
請求項８または９に記載の方法において、頂部側金属層はＮｉＶおよびＣｕ、またはＣｒおよびＷから成る２層のサブ層を備え、底部側金属層はＡｌ，ＮｉＶ，Ｃｕ，およびＴｉから成る４層のサブ層を備えるものとした、方法。
【請求項１１】
請求項１〜４に記載の方法において、第１および第２有機誘電層は、ベンゾシクロブテン、エポキシ、ポリイミドから選択したものとした、方法。
【請求項１２】
請求項４，５，６，８，または９に記載の方法において、第１および第２有機誘電層は次のベンゾシクロブテン、エポキシ、ポリイミドから選択するものとした、方法。
【請求項１３】
シリコン基板上に回路パターン有する集積回路（ＩＣ）デバイスを形成する方法であって、ウエハレベルチップスケール（ＷＬＣＳ）パッケージにおけるパッケージのため、該回路パターンはボンドパッドを有する構成としたＩＣの形成方法において、
前記シリコン基板上に第１有機誘電層を堆積させ、ＩＣデバイスの回路パターンをカバーするステップであって、第１有機誘電層をベンゾシクロブテン、エポキシ、ポリイミドから選択したものとする該第１有機誘電層堆積ステップと、
回路パターンのボンドパッドの上方にボンドパッド開口部を画定し、また第１有機誘電層におけるボンドパッド開口部から所定距離にバンプパッド開口部を画定するステップであって、さらに、前記ボンドパッド開口部およびバンプパッド開口部として画定する区域以外の領域において第１有機誘電層の領域をマスキングするようにフォトレジストを塗布する該ボンドパッド開口部およびバンプパッド開口部画定ステップと、
前記ボンドパッド開口部およびバンプパッド開口部として画定した区域をエッチングするステップと、
前記第１誘電層上に金属層を堆積させて前記ボンドパッド開口部およびバンプパッド開口部を充填し、該金属層は頂部側金属層および底部側金属層を有するものとし、前記頂部側金属層はＮｉＶおよびＣｕ、またはＣｒおよびＷの一方を含む２層のサブ層を有するものとし、前記底部側金属層はＡｌ，ＮｉＶ，Ｃｕ，およびＴｉを含む４層のサブ層を有するものとするステップと、
前記ボンドパッド開口部およびバンプパッド開口部以外の区域において頂部側金属層を除去しかつボンドパッド接続部やバンプパッド接続部がない区域において底部側金属層を残存させることによってボンドパッド接続部およびバンプパッド接続部を画定するステップであって、さらに、前記ボンドパッド開口部およびバンプパッド開口部上方の頂部側金属層をマスキングするようにフォトレジストを塗布し、フォトレジストを頂部側金属層がエッチングされるのを防ぐエッチングバリアとして作用させるようにする該ンドパッド接続部およびバンプパッド接続部画定ステップと、
前記底部側金属層に、前記ボンドパッド接続部からバンプパッド接続部への接続配線を画定するステップであって、さらに、前記ボンドパッド接続部およびバンプパッド接続部をマスキングし、ボンドパッドとバンプパッドと間の接続配線を形成する底部側金属層の区域をマスキングするようにフォトレジストを塗布し、シリコン基板上に第２有機誘電層を堆積させて回路パターン覆い、この第２有機誘電層は、ベンゾシクロブテン、エポキシ、ポリイミドから選択したものとする該接続配線画定ステップと、
前記バンプパッド接続部から前記第２有機誘電層を除去し、バンプパッド接続部を露出させるステップと、
はんだボールを露出したバンプパッド接続部に塗布するステップと、
を有することを特徴とするＩＣ形成方法。
【請求項１４】
集積回路（ＩＣ）デバイスをパッケージするためのウエハレベルチップスケール（ＷＬＣＳ）パッケージであって、前記ＩＣはシリコン基板上に回路パターンを備え、この回路パターンはボンドパッドを有するものとした、ＷＬＣＳパッケージにおいて、
回路パターンをカバーする第１誘電層であって、この第１誘電層においてボンドパッド開口部をボンドパッドの上方に画定し、またバンプパッド開口部を対応する前記ボンドパッド開口部から所定距離の位置に画定する該第１誘電層と、
前記ボンドパッド開口部およびバンプパッド開口部における第１誘電層上に堆積させる金属再配線層であって、互いに絶縁した接続配線を有し、前記ボンドパッドを対応するバンプパッド接続部に電気的に接続させ、このバンプパッド接続部はバンプパッド開口部における金属再配線層によって画定されるものとし、頂部側金属層および底部側金属層を有するものとした該金属再配線層と、
前記バンプパッド接続部以外の位置で前記金属再配線層をカバーする第２誘電層と、
前記バンプパッド接続部に付着した、はんだバンプと、
を備えたことを特徴とするＷＬＣＳパッケージ。
【請求項１５】
請求項１４に記載のＷＬＣＳパッケージにおいて、前記頂部側金属層は１層以上の金属サブ層を有し、前記底部側金属層も１層以上の金属サブ層を有するものとした、ＷＬＣＳパッケージ。
【請求項１６】
請求項１５に記載のＷＬＣＳパッケージにおいて、１層以上の金属サブ層を有する前記頂部側金属層は、Ｎｉ，Ｖ，Ｃｕ，ＮｉＶ，Ｃｒ，およびＷから選択した金属を含むものとし、１層以上の金属サブ層を有する前記底部側金属層は、Ａｌ，Ｎｉ，Ｖ，Ｃｕ，Ｔｉ，およびＮｉＶから選択した金属を含むものとした、ＷＬＣＳパッケージ。
【請求項１７】
請求項１６に記載のＷＬＣＳパッケージにおいて、前記第１および第２誘電層は、ベンゾシクロブテン、エポキシ、ポリイミドから選択した材料を含むものとした、ＷＬＣＳパッケージ。
【請求項１８】
請求項１７に記載のＷＬＣＳパッケージにおいて、前記底部側金属層は、Ａｌ，Ｎｉ，ＮｉＶ，およびＴｉの４層の金属サブ層で構成し、前記頂部側金属層は、ＮｉＶおよびＣｕ、またはＣｒおよびＷの２層の金属サブ層で構成するものとした、ＷＬＣＳパッケージ。
【請求項１９】
請求項１７に記載のＷＬＣＳパッケージにおいて、前記底部側金属層は、Ａｌ，Ｎｉ，ＮｉＶ，Ｔｉの順に堆積させた４層の金属サブ層で構成し、前記頂部側金属層は、ＮｉＶ，Ｃｕの順に堆積させた２層の金属サブ層で構成するものとした、ＷＬＣＳパッケージ。
【請求項２０】
請求項１７に記載のＷＬＣＳパッケージにおいて、前記底部側金属層は、Ａｌ，Ｎｉ，ＮｉＶ，Ｔｉの順に堆積させた４層の金属サブ層で構成し、前記頂部側金属層はＷ，Ｃｒの順に堆積させた２層の金属サブ層で構成するものとした、ＷＬＣＳパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路（ＩＣ）パッケージに関するものである。より詳しくは、本発明はウエハレベルチップスケールパッケージの形成に関するものであり、このパッケージは、ＩＣデバイス上の極細ピッチの周辺にアレイ配列したボンドパッドを、より粗いピッチの区域にアレイ配列したバンプパッドに再配線するよう、金属層を備えるものとする。
【背景技術】
【０００２】
電子業界は、よりコンパクトな面積に、より高機能なデバイスを実現するのに半導体技術の進化に頼り続けている。多くの用途にとって、デバイスの高機能化を実現するには、単独のシリコンウエハ内に大量の電子デバイスを集積することが必要である。シリコンウエハの所定面積あたりの電子デバイス数が増えるにつれ、製造プロセスはより困難になる。
【０００３】
多くの種類の半導体デバイスが数多くの分野における様々な用途で製造されてきた。このようなシリコン型半導体デバイスとしては、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、例えば、ｐチャネルＭＯＳ（ｐＭＯＳ）、ｎチャネルＭＯＳ（ｎＭＯＳ）、相補ＭＯＳ（ＣＭＯＳ）などのトランジスタ、バイポーラトランジスタ、ＢｉＣＭＯＳトランジスタといったものがよくある。このようなＭＯＳＦＥＴデバイスは、導電ゲートとシリコン様基板との間に絶縁材料を有し、したがって、これらデバイスは一般的にはＩＧＦＥＴ(絶縁ゲートＦＥＴ)と称される。
【０００４】
一般的に、これら各半導体デバイスは半導体基板を備え、この基板上に多数の能動素子を形成する。所定の能動素子の特別な構造はデバイスのタイプによって変化する。例えば、ＭＯＳトランジスタにおいては、能動素子は一般的にソースおよびドレイン領域、ならびにソース領域とドレイン領域と間の電流を変調させるゲート電極を有する。
【０００５】
さらに、このような半導体デバイスは、数多くのウエハ製造プロセスにおいて生産したデジタルまたはアナログのデバイスであり、例えばＣＭＯＳ、ＢｉＣＭＯＳ、バイポーラなどがある。この基板は、シリコン、ガリウムヒ素（ＧａＡｓ）、または超微細電子回路を組み付けるのに適した他の基板でよい。
【０００６】
製造工程を経て、シリコンウエハは所定数のデバイスを備える。これらデバイスをテストし、正常なデバイスを集めパッケージする。
【０００７】
複雑なＩＣデバイスのパッケージは、最終的なＩＣの性能において、ますます重要な役割を担っている。特に重要なのは、ウエハレベルチップスケールパッケージ（ＷＬＣＳＰ）ある。このパッケージによってＩＣデバイスを下向きにしてプリント配線板（ＰＣＢ）に付着することが可能になり、ＩＣデバイスのパッドはプリント回路基板のパッドを個別のはんだボールにより接続する。ＷＬＣＳＰの主な利点は、ＩＣ−ＰＣＢ間のインダクタンスが減少することである。他の利点としては、パッケージサイズの縮小、コストおよび製造サイクル時間の削減、熱伝導特性の向上がある。ＷＬＣＳＰの利点は、携帯電話のような携帯可能な電子デバイスでの用途で見られる。ウエハレベルチップスケールパッケージの例が、特許文献１（２００２年９月１７日付け発行のファング（Huang）氏の米国特許第６，４５２，２７０号）に記載されており、この特許文献を参考として本明細書に付記する。
【特許文献１】米国特許第６，４５２，２７０号明細書
【０００８】
ウエハレベルチップスケールパッケージにおいては、金属層をシリコン基板の頂部に塗布して、より細かいピッチの周辺ボンドパッドからより粗いピッチのバンプパッドに接続する。この製造においては、有機誘電材料をシリコン基板表面上に堆積させる。有機誘電体は、ベンゾシクロブテン（ＢＣＢ）、エポキシまたはポリイミドなどとする。コーティングしたシリコン基板表面を、ボンドパッド区域とバンプパッド区域を画定するようマスキングする。ボンドパッドおよびバンプパッド上の誘電材料をエッチング除去する。
【０００９】
Ａｌ，ＮｉＶ，Ｃｕ，Ｔｉ，ＮｉＶおよびＣｕのような、異なる金属および合金による多重金属層を、露出したボンドパッド、バンプパッドの表面および誘電材料の表面上に堆積させる。あるプロセスの例としては、アルミニウムをシリコン基板上にスパッタリングし、次にニッケルバナジウムのスパッタリング層を、さらに銅、チタン、他のニッケルバナジウム層と続け、最終的に銅の層を堆積するものがある。
【００１０】
これら多重金属層は、単独の金属または合金では持ち得ない特性、例えば、有機誘電体への付着性、導電性の向上、機械的圧力に対する弾性、汚染物質拡散に対する耐性を有する。アルミニウムは、有機誘電体に対する信頼性のある付着性をもたらすが、汚染物を拡散し易い。ニッケルバナジウムは、汚染に対するバリア特性をもたらす。銅は、優れた導電性をもたらす。チタンは、付加的バリア特性および機械的圧力に対する堅牢性をもたらす。ニッケルバナジウムおよび銅の追加層は、さらなる汚染に対するバリア特性および導電性性をもたらす。これら多重層はパッケージの信頼性を上昇させる積層構造を形成する。このようにして、Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉ／ＮｉＶ／Ｃｕの金属層の複合体を設ける。
【００１１】
他のマスキング処理において、フォトレジストをはんだバンプパッドのみに塗布し、これにより、ＮｉＶ／Ｃｕ層をバンプパッド以外の領域でエッチング除去し、Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉ層を残すようにする。この場合、ＮｉＶ／Ｃｕ層は、はんだバンプにぬれ面をもたらす。最初のエッチングの後、フォトレジストを再度塗布して、バンプパッドをボンドパッドに接続する画定した金属配線以外の区域の残留Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉをエッチング除去する。バンプパッドをさらにマスキングする。他の有機誘電層をＡｌ／ＮｉＶ／Ｃｕ／Ｔｉの金属層上に堆積させる。バンプパッドの位置にある誘電材料をエッチング除去し、はんだバンプをバンプパッドの頂部上に堆積できるようにする。バンプパッドには金属層Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉ上にはＮｉＶ／Ｃｕ層が存在する。
【００１２】
図１につき説明する。前述のプロセスによって形成した、ＷＬＣＳＰ１００においてパッケージされたシリコン基板である。シリコン基板１０５上のボンドパッド１１０は有機誘電体１１５によって包囲される。ボンドパッド１１０は（金属層Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉの）金属配線１２０を介して（有機誘電体１１５内に画定された）バンプ領域１２５に結合する。バンプ領域１２５には、Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉの複合金属層１２０および付加的なＮｉ／Ｃｕ層１３５が存在する。シリコン基板１０５上の区域をカバーする第２の誘電層１３０は、はんだバンプ１４５を収容する領域１２５以外の区域をカバーする。ボンドパッド１１０における金属層１２０は、傾斜している金属層のために段差被覆部「Ａ」を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図２につき説明する。シリコン基板２０５上には誘電層２１５が存在る。バンプの位置以外の位置におけるＮｉＶ／Ｃｕ層を除去するエッチング処理中、Ｔｉをバリアとして用い、このＴｉ層の下のＡｌ／ＮｉＶ／Ｃｕがエッチング除去されるのを防ぐ。しかし、Ｔｉ層は薄く、約０．１μｍの厚さである。金属配線２３５と接続しているボンドパッド区域「Ａ」のような段差被覆部を有する区域においては、Ｔｉは、Ａｌ／ＮｉＶ／Ｃｕ段差被覆区域２１０のエッチングで生ずる段差を十分にカバーしきれない。そのような望ましくないエッチングによって、ボンドパッドと金属配線と間の接続に開きを生ずる、または接続配線の薄弱化が生じる。そのような薄弱化した配線はパッケージＩＣデバイスの信頼性を下げることになる。
【００１４】
段差被覆を有する領域における望ましくないエッチングを防止し、したがって、デバイスの信頼性と電気的効率を向上させる、ウエハレベルチップスケールパッケージにおけるＩＣデバイスのパッケージ方法の必要性がある。
【課題を解決するための手段】
【００１５】
ある実施形態においては、シリコン基板上に回路パターンを有する集積回路（ＩＣ）デバイスを形成するための方法であり、ウエハレベルチップスケール（ＷＬＣＳ）パッケージにおけるパッケージのため、回路パターンはボンドパッドを有するものとする。この方法はシリコン基板上に第１有機誘電層を堆積させ、ＩＣデバイスの回路パターンをカバーするステップを有する。回路パターンのボンドパッド上方にボンドパッド開口部を、また第１有機誘電層におけるボンドパッド開口部から所定距離にバンプパッド開口部を画定する。金属層を第１誘電層上に堆積させてボンドパッド開口部およびバンプパッド開口部を充填し、前記金属層は頂部側金属層および底部側金属層を有するものとする。ボンドパッド開口部およびバンプパッド開口部以外の区域における頂部側金属層を除去し、ボンドパッド接続部またはバンプパッド接続部がない区域における底部側金属層を残存させることによって、ボンドパッド接続部およびバンプパッド接続部を画定する。底部側金属層にボンドパッド接続部からバンプパッド接続部への接続配線を画定する。第２誘電層をシリコン基板上に堆積させ、回路パターンを覆う。第２誘電層をバンプパッド接続部から除去しバンプパッド接続部を露出させる。この実施形態は、さらに、ボンドパッド開口部およびバンプパッド開口部として画定する区域以外の領域において第１有機誘電体の領域をマスキングするようフォトレジストを塗布し、ボンドパッド開口部およびバンプパッド開口部として画定した区域をエッチングする、ことを特徴とする。この実施形態の追加の特徴として、ボンドパッド開口部およびバンプパッド開口部の上方の頂部側金属層をマスキングするようフォトレジストを塗布することによって、ボンドパッド接続部およびバンプパッド接続部を画定し、フォトレジストを頂部側金属層のエッチングを防ぐエッチングバリアとしての役割を果たすものとする。この実施形態さらに他の追加の特徴として、ボンドパッド接続部およびバンプパッド接続部をマスキングし、ボンドパッドとバンプパッドとの間の接続配線を形成する底部側金属層の区域をマスキングするよう、フォトレジストを塗布することによって、接続配線を画定する、ことをもう１つ別の特徴とする。
【００１６】
別の実施形態においては、シリコン基板上に回路パターンを有する集積回路（ＩＣ）デバイスを形成するための方法であって、ウエハレベルチップスケール（ＷＬＣＳ）パッケージにおけるパッケージのため、回路パターンはボンドパッドを有するものとする。この方法は、シリコン基板上に第１有機誘電層を堆積して、ＩＣデバイスの回路パターンをカバーするステップを有する。第１有機誘電層は、ベンゾシクロブテン、エポキシ、ポリイミド、から選択したものとする。ボンドパッド開口部を回路パターンのボンドパッド上方に画定し、またバンプパッド開口部を、第１有機誘電層におけるボンドパッド開口部から所定距離に画定し、ボンドパッド開口部およびバンプパッド開口部を画定するステップは、ボンドパッド開口部およびバンプパッド開口部として画定した区域以外の領域において第１有機誘電層の領域をマスキングするようフォトレジストを塗布するステップを有するものとする。ボンドパッド開口部およびバンプパッド開口部として画定した区域をエッチングする。金属層を第１誘電層上に堆積させ、ボンドパッド開口部とバンプパッド開口部を充填する。この金属層は頂部側金属層および底部側金属層を有し、頂部側金属層はＮｉＶおよびＣｕ、またはＣｒおよびＷを含む２層のサブ層を有し、底部側金属層はＡｌ，ＮｉＶ，Ｃｕ，Ｔｉを含む４層のサブ層を有するものとする。ボンドパッド接続部およびバンプパッド接続部は、ボンドパッド開口部およびバンプパッド開口部以外の区域における頂部側金属層を除去し、ボンドパッド接続部またはバンプパッド接続部がない区域の底部側金属層を残存させることによって画定する。さらにボンドパッド開口部およびバンプパッド開口部の上方の頂部側金属層をマスキングするようフォトレジストを塗布することによって、ボンドパッド接続部およびバンプパッド接続部を画定し、フォトレジストは頂部側金属層のエッチングを防ぐエッチングバリアとしての役割を果たす。底部側金属層にボンドパッド接続部からバンプパッド接続部への接続配線を画定し、さらにボンドパッド接続部およびバンプパッド接続部をマスキングし、ボンドパッドとバンプパッドとの間の接続配線を形成する底部側金属層の区域をマスキングするよう、フォトレジストを塗布することによって、接続配線を画定する。第２有機誘電層をシリコン基板上に堆積させ、回路パターンを覆い、この第２有機誘電層は、ベンゾシクロブテン、エポキシ、ポリイミドから選択したものとする。第２有機誘電層をバンプパッド接続部から除去し、バンプパッド接続部を露出させる。はんだボールを露出したバンプパッド接続部に塗布するものとする。
【００１７】
さらに別の実施例においては、集積回路（ＩＣ）デバイスをパッケージするためのウエハレベルチップスケール（ＷＬＣＳ）パッケージであって、ＩＣはシリコン基板上に回路パターンを備え、回路パターンはボンドパッドを備えるものとする。ＷＬＣＳパッケージは、回路パターンをカバーする第１有機誘電層を備え、この第１有機誘電層において、ボンドパッド開口部をボンドパッドの上方に画定し、また対応するボンドパッド開口部から所定距離にバンプパッド開口部を画定することを特徴とする。ボンドパッド開口部およびバンプパッド開口部における第１有機誘電膜上に堆積させた金属再配線層を設け、この金属再配線層は互いに絶縁した接続配線を有し、ボンドパッドを、バンプパッド開口部における金属再配線層によって画定した対応するバンプパッド接続部に接続させるものとし、金属再配線層は頂部側金属層および底部側金属層を有し、接続配線は底部側金属層のみを有するものとする。第２誘電層によりバンプパッド接続部以外の位置の金属再配線層をカバーする。はんだバンプをバンプパッド接続部に付着させる。この実施形態は、さらに、頂部側金属層が１層以上の金属サブ層を備え、かつ底部側金属層も１層以上の金属サブ層を備えるものとする、ことを特徴とする。
【００１８】
上記の本発明の要約は本発明の開示した各実施例や態様を表すことを意図していない。他の態様および実施例は図および次の詳細な説明中に与える。
【００１９】
本発明は、添付図面に関連する本発明の様々な実施形態の詳細な説明から完全に理解できるであろう。
【００２０】
本発明は、種々の変更したおよび代替的な形態にすることができるが、特別な実施形態を図示の実施例として示し、また詳述する。しかし、本発明はこの特定な実施形態に限定するものではないことを理解されたい。一方、本発明は、添付書類の特許請求の範囲で規定した本発明の精神および範囲に含まれる全ての変更案、等価案、代替案をカバーする。
【発明の効果】
【００２１】
本発明は、ボンドパッドにおいて、薄いＴｉバリア層および（６層のＡｌ／ＮｉＶ／Ｃｕ／Ｔｉ／ＮｉＶ／Ｃｕ金属層のうち）底部側におけるＡｌ／ＮｉＶ／Ｃｕ層をエッチングから防ぐのに有利であり、このことによって頂部側レベルにおけるＮｉＶ／Ｃｕ層のエッチング中にＩＣデバイスのボンドパッドおよびバンプパッド間における金属配線に対する接続部を形成する。フォトレジストを用いてＴｉ層に付加バリアを設け、バンプパッドにおけるＮｉＶ／Ｃｕのエッチング中にエッチングがＴｉ層および底部側Ａｌ／Ｎｉ／Ｃｕ層の下側層を貫通する可能性が低くなるようにする。この結果生ずる構造は、ボンドパッドおよびバンプパッド双方の位置で、Ｎｉ／Ｃｕ頂部側金属層およびＡｌ／ＮｉＶ／Ｃｕ／Ｔｉ底部側層を有する。フォトレジストの付加バリアの利用は必ずしも図示の６層金属系のみに限定せず、異なる層数の金属系に適用できる。
【発明を実施するための最良の形態】
【００２２】
図３につき説明する。ある一実施形態においては、本発明の一実施例によりボンドパッド３１０をバンプパッド３３０に接続してなる構造３００により、シリコン基板３０５はその上にＩＣデバイスパターンを有する。第１有機誘電層３１５はシリコン基板３０５上に設ける。第１有機誘電層３１５の区域は、バンプパッド領域３３０およびボンドパッド３１０の位置にあるボンドパッド領域を画定する。多重の金属層３２０を堆積させる。例えば、金属層１〜６は、これに限定しないが、各々Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉ／ＮｉＶ／Ｃｕを含む。しかし、ボンドパッド３１０およびバンプパッド３３０間の接続配線３５０においては、金属層１〜４（底部側金属層３６０）のみが第１有機誘電層３１５上を覆うようにする。金属層５および６はＮｉＶ／Ｃｕ頂部側金属層３４０とする。底部側金属層３６０（Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉ）はボンドパッド３１０をバンプパッド３３０に接続する。第２有機誘電層３２５は接続配線３５０およびボンドパッド３１０の位置にある金属層３２０を不動態化（表面安定化）する。はんだバンプ３４５をバンプパッド３３０の頂部側金属層３４０の金属層６上に付着させる。他の実施例においては、頂部側金属層３４０はクロム（Ｃｒ）およびタングステン（Ｗ）を有するものとする。層の特定の順序は、パッケージの特定プロセスの必要条件によって決まる。
【００２３】
本発明による別の実施例においては、ＷＬＣＳパッケージとしてパッケージした集積回路パターンを有するシリコン基板とする。ＩＣパターンは、回路パターンから周囲に電気的接続を行うボンドパッドを有する。例えば、ボンドパッドはＡｌ／Ｓｉ／Ｃｕまたは他の適当な金属とする。
【００２４】
図４につき説明する。集積回路（ＩＣ）パターンの表面上に第１有機誘電層を堆積させる（ステップ５）。フォトリソグラフィー処理により、開口を、ボンドパッドの位置、およびバンプパッドを配置する領域に、第１有機誘電層を画定する（ステップ１０）。ボンドパッドの区域およびバンプパッド領域上に堆積させた有機誘電層をエッチング除去する（ステップ１５）。ある実施例においては、Ａｌ／ＮｉＶ／Ｃｕ／Ｔｉ／ＮｉＶ／Ｃｕを含む金属および合金の層からなる複合金属層を、ボンドパッドおよびバンプパッドの露出表面上、ならびに有機誘電層上に堆積させる（ステップ２０）。複合金属層は一度に１層の金属層を堆積させる。金属層はスパッタリングにより、または化学蒸着により堆積させる。あるパッケージの例においては、金属層の厚さは、Ａｌ，ＮｉＶ，Ｃｕ，Ｔｉ，ＮｉＶおよびＣｕに関して、それぞれ１．０μｍ，０．３μｍ，０．８μｍ，０．１μｍ，０．３μｍおよび０．８μｍとする。
【００２５】
フォトレジストをボンドパッドおよびバンプパッドをマスキングするよう塗布する（ステップ２５）。最初のエッチングで、マスキングしていない有機誘電層の区域からＮｉＶ/Ｃｕを頂部側金属層として除去する（ステップ３０）。他のパッケージにおいては、頂部側金属層はクロムおよびタングステンを有するものとすることができる。ボンドパッドおよびバンプパッドにおいては複合金属層がすべて残存する。バンプパッドのグループとそれらに対応するボンドパッドを接続する接続配線を規定するよう、フォトレジストを再度塗布し（ステップ３５）、Ａｌ/ＮｉＶ/Ｃｕ/Ｔｉのマスキングしていない区域を底部側金属層としてエッチング除去する（ステップ４０）。シリコン基板上で、第２有機誘電層をボンドパッド、バンプパッド、および接続配線上に堆積させる（ステップ４５）。後続の電気的接続部のためのバンプパッドを露出させるように、ボンドパッドおよび接続配線をマスキングする。マスキングしていないバンプパッドを露出させ、第２有機誘電層をバンプパッドから除去する（ステップ５０）。はんだバンプを露出したバンプパッドに適用する（ステップ５５）。この実施例は、単独のダイについて説明したが、通常は、複数のＩＣデバイスをウエハ上にパッケージする。この後、各デバイスを電気的にテストする。欠陥のあるＩＣデバイスを除去する。そして合格したＩＣデバイスを所定用途で用いることができる。ＷＬＣＳパッケージ中のバンプパッドの数は、ＩＣデバイス上のボンドパッドの数および全ＩＣデバイス面積によって決定できる。通常は、バンプパッドをアレイとして配列する。例えば２×２，３×３，４×４，…，Ｎ×Ｎのアレイ配列とする。
【００２６】
ボンドパッドおよびバンプパッドにおける金属層は、接続配線を画定する前にフォトレジストを塗布することによって保護するため、ボンドパッドにおける段差被覆のオーバーエッチングを防ぐことができる。またボンドパッドにおける頂部側金属層および底部側金属層により、信頼性を向上させ、最終的にパッケージＩＣデバイスの品質を高めることができる。
【００２７】
本発明をいくつかの特定の実施例につき説明したが、当業者は、添付書類の特許請求の範囲に示す本発明の精神および範囲から逸脱しないかぎりにおいて、これら実施例に多くの変更を加えることは理解できるであろう。
【図面の簡単な説明】
【００２８】
【図１】（従来技術による）ウエハレベルチップスケール（ＷＬＣＳ）パッケージで用いられるボンドパッド／バンプパッド構造の縦断面側面図である。
【図２】（従来技術による）ボンドパッド付近の薄い段差被覆を有する金属層におけるオーバーエッチング部分の縦断面側面図である。
【図３】本発明の一実施例により製造したボンドパッド／バンプパッド構造の縦断面側面図である。
【図４】本発明の一実施例によりボンドパッド／バンプパッド構造を製造するプロセスのフローチャートである。
【図１】
2009513013.tif 000003
【図２】
2009513013.tif 000004
【図３Ａ】
2009513013.tif 000005
【図３Ｂ】
2009513013.tif 000006
【図４】
2009513013.tif 000007
【国際調査報告】
2009513013.tif 000008
2009513013.tif 000009