(57)【要約】  レーザ出力制御を実現する、様々なシステムおよび方法を提供する。一実施形態では、デジタル値を保持するカウンタを備える、システムを提供する。デジタル値をアナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）に変換するため、デジタル／アナログ変換器を採用する。データ閾値電流は、アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）に基づき、レーザドライバ（１００ａ／１００ｂ）によって生成される。データ閾値電流は、レーザダイオード（１０３）を駆動するために採用されるデータ信号において、データ値を表すために採用される。また、ターゲット閾値電流と、レーザダイオード（１０３）のレーザ出力（１０９）から生成される帰還電流（ＦＢ）との間の比較に基づき、デジタル値を調整するために、電気回路網を採用する。
2009529226.tif 000002
【特許請求の範囲】
【請求項１】
レーザ出力制御システムであって、
アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）を生成する第１の回路であって、データ閾値電流が、少なくとも前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ)に基づき、レーザダイオードドライバ（ＬＤＤ）（１０６）によって生成され、前記データ閾値電流は、レーザダイオード（１０３）を駆動するために採用されるデータ信号において、データ値を生成するために採用される、第１の回路と、
バイナリ出力（Ｄ０、Ｄ１）を生成するクロックされた部品を採用する第２の回路であって、前記バイナリ出力（Ｄ０、Ｄ１）は、ターゲット閾値電流と、前記レーザダイオード（１０３）のレーザ出力（１０９）から生成される帰還電流（ＦＢ）との間の比較により生成される、第２の回路と、
を備え、
前記第１の回路は、前記バイナリ出力（Ｄ０、Ｄ１）に基づき、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の大きさを調整する、レーザ出力制御システム。
【請求項２】
前記クロックされた部品は、Ｄフリップフロップ（１４６）をさらに備える、請求項１に記載のレーザ出力制御システム。
【請求項３】
前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）はバイアス電流であり、前記データ閾値電流は、前記レーザダイオード（１０３）に適用される最小電流を備える、請求項１に記載のレーザ出力制御システム。
【請求項４】
前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）は変調電流であり、前記データ閾値電流は、前記レーザダイオード（１０３）に適用される最大電流を備える、請求項１に記載のレーザ出力制御システム。
【請求項５】
前記第１の回路は、
デジタル値を保持するカウンタと、
前記デジタル値を前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）へと変換するデジタル／アナログ変換器と、
をさらに備える、請求項１に記載のレーザ出力制御システム。
【請求項６】
前記Ｄフリップフロップ（１４６）のクロック入力に適用されるクロック信号をさらに備え、前記バイナリ出力（Ｄ０、Ｄ１）に基づく前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の前記大きさの前記調整は、前記クロック信号の所定の遷移により生じる、請求項２に記載のレーザ出力制御システム。
【請求項７】
前記クロック信号の５０％デューティサイクルの持続時間は、前記レーザダイオード（１０３）によって伝送することができる、複数の連続する等価の数字の最大数の持続時間より大きい、請求項６に記載のレーザ出力制御システム。
【請求項８】
前記ターゲット閾値電流と、前記帰還電流（ＦＢ）との間の前記比較を行うコンパレータ（１５３、１５６）をさらに備え、前記コンパレータ（１５３、１５６）の出力は、前記Ｄフリップフロップ（１４６）のリセット入力に適用される、請求項２に記載のレーザ出力制御システム。
【請求項９】
前記ターゲット閾値電流と、前記帰還電流（ＦＢ）との間の前記比較を行うコンパレータ（１５３、１５６）をさらに備え、前記コンパレータ（１５３、１５６）の出力は、前記Ｄフリップフロップ（１４６）の反転リセット入力に適用される、請求項２に記載のレーザ出力制御システム。
【請求項１０】
前記クロック信号は、前記データ信号において、等価の複数の連続する数字の発生に基づき生成される、請求項６に記載レーザ出力制御システム。
【請求項１１】
フィルタされたデータ信号が、前記データ信号において、等価の複数の連続する数字の前記発生のそれぞれに基づき生成され、前記クロック信号は、前記フィルタされたデータ信号のデシメーションに基づき生成される、請求項１０に記載のレーザ出力制御システム。
【請求項１２】
前記クロック信号は、前記フィルタされたデータ信号の前記デシメーションのため、前記帰還信号と、前記データ信号との間の遅延よりも大きいパルス幅を有する、請求項１１に記載のレーザ出力制御システム。
【請求項１３】
レーザ出力制御のための方法であって、
アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）を生成するステップと、
少なくとも前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）に基づき、レーザダイオードドライバ（ＬＤＤ）（１０６）を使用して、データ閾値電流を生成するステップと、
データ値を表すために前記データ閾値電流を具体化するデータ信号に従い、レーザダイオード（１０３）を駆動するステップと、
ターゲット閾値電流と、前記レーザダイオード（１０３）のレーザ出力（１０９）から生成される帰還電流（ＦＢ）との間の比較に基づき、第１のバイナリ出力を生成するステップと、
前記第１のバイナリ出力に基づき、Ｄフリップフロップ（１４６）を使用し、第２のバイナリ出力を生成するステップと、
前記第２のバイナリ出力に基づき、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の大きさを調整するステップと、
を備える、方法。
【請求項１４】
前記レーザダイオード（１０３）によって伝送することができる、等価の複数の連続する数字の最大数の持続時間よりも大きい持続時間の５０％デューティサイクルを有する、クロック信号を生成するステップと、
前記クロック信号の所定の遷移に応じて、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の前記調整をトリガするステップと、
をさらに備える、請求項１３に記載の方法。
【請求項１５】
前記データ閾値電流を生成する前記ステップは、前記レーザダイオード（１０３）に適用される最小電流を生成するステップをさらに備え、前記最小電流は論理「０」を表し、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）はバイアス電流を備える、請求項１３に記載の方法。
【請求項１６】
前記データ閾値電流を生成する前記ステップは、前記レーザダイオード（１０３）に適用される最大電流を生成するステップをさらに備え、前記最小電流は論理「１」を表し、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）は変調電流を備える、請求項１３に記載の方法。
【請求項１７】
前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）を生成する前記ステップは、
カウンタのデジタル値を維持するステップと、
デジタル／アナログ変換器を使用し、前記デジタル値を前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）に変換するステップと、
をさらに備える、請求項１３に記載の方法。
【請求項１８】
前記第１のバイナリ出力を、前記Ｄフリップフロップ（１４６）のリセット入力に適用するステップと、
クロック信号を生成するステップと、
前記クロック信号における所定の遷移の発生の際に、前記Ｄフリップフロップ（１４６）をリセットするステップと、
をさらに備える、請求項１４に記載の方法。
【請求項１９】
前記データ信号において、等価の複数の連続する数字の発生に基づき、クロック信号を生成するステップと、
前記クロック信号における所定の遷移に応じて、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の前記調整をトリガするステップと、
をさらに備える、請求項１３に記載の方法。
【請求項２０】
前記Ｄフリップフロップ（１４６）のクロック入力にクロック信号を適用するステップをさらに備え、前記バイナリ出力に基づく、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の前記大きさの前記調整は、前記クロック信号の所定の遷移の際に生じる、請求項１３に記載の方法。
【請求項２１】
前記データ信号における、等価の複数の連続する数字の発生に基づき、前記クロック信号を生成するステップをさらに備える、請求項２０に記載の方法。
【請求項２２】
レーザ出力制御システムであって、
アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）を生成させる手段であって、データ閾値電流は、少なくとも前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）に基づき、レーザダイオードドライバ（ＬＤＤ）（１０６）によって生成され、前記データ閾値電流は、レーザダイオード（１０３）を駆動するために採用されるデータ信号において、データ値を生成するために採用される、手段と、
ターゲット閾値電流と、前記レーザダイオード（１０３）のレーザ出力（１０９）から生成される帰還電流（ＦＢ）との間の比較に基づき、バイナリ出力（Ｄ０、Ｄ１）を生成する手段であって、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の大きさは、前記バイナリ出力（Ｄ０、Ｄ１）に基づき調整される、手段と、
前記バイナリ出力（Ｄ０、Ｄ１）に基づき、前記アナログ電流（ＩＢＩＡＳ／ＩＭＯＤ）の前記大きさの前記調整をトリガする手段と、
を備える、レーザ出力制御システム。
【請求項２３】
前記バイナリ出力（Ｄ０、Ｄ１）を生成する前記手段は、Ｄフリップフロップ（１４６）をさらに備える、請求項２２に記載のレーザ出力制御システム。
【請求項２４】
前記バイナリ出力（Ｄ０、Ｄ１）を生成する前記手段は、前記ターゲット閾値電流と、前記帰還電流（ＦＢ）との間の前記比較を行うコンパレータ（１５３、１５６）をさらに備え、前記コンパレータ（１５３、１５６）は、前記Ｄフリップフロップ（１４６）に適用される出力を生成する、請求項２３に記載のレーザ出力制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度変化、経年劣化、およびその他の効果に対する免疫（イミュニティ）を有する駆動レーザダイオードに関する。
【背景技術】
【０００２】
レーザダイオードは、結果として高データ転送速度となる比較的高帯域幅を有する場合、デジタル光データ通信の適用において有利に採用される。レーザダイオードを制御するために、基準変調電流およびバイアス電流を、レーザドライバに適用する。レーザドライバは、基準変調電流およびバイアス電流に基づき、レーザダイオードを駆動するデータ信号を生成する。通常は、バイアス電流は、レーザダイオードにおいて定数「０」の出力レベルを維持する必要がある。基準変調電流は、レーザダイオードにおいて定数「１」の出力レベルを維持する必要がある。データを伝送するために、定数「０」の出力レベル、ならびに「１」出力レベルおよび「０」出力レベルの間の比率である定数消光比を使用し、レーザバイアス電流および基準変調電流を、レーザにデータを伝送させるために採用する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
残念ながら、レーザダイオードの伝送出力レベルは、変化する温度、レーザダイオードの経年、およびその他の要因により、望ましくない様式で時間とともに変化する場合もある。結果として、データ通信が、レーザダイオードを使用して、時間とともに妨げられる場合がある。また、論理「１」から論理「０」への出力の比率は時間とともに悪化し、それによって受信機マージンを減少させ、ビット誤り率を増加させる可能性もある。
【発明を実施するための最良の形態】
【０００４】
本発明は、以下の図面を参照の上、理解することができる。図面の部品は、必ずしも原寸に比例していない。また、図面では、似ている参照番号は、いくつかの図を通じて対応する部分を指定する。
【０００５】
図１を参照すると、本発明の実施形態に従い、レーザダイオード１０３に結合するレーザドライバ回路（レーザ駆動回路）１００ａの回路図が示されている。レーザドライバ回路１００ａは、レーザドライバ電流を生成するレーザダイオードドライバ（ＬＤＤ）１０６を含む。レーザドライバ電流は、レーザダイオード１０３に適用されるデータ信号を具体化する。レーザダイオードドライバ１０６は、データ入力に基づき、レーザドライバ信号を生成する。信号に応じて、レーザダイオード１０３は、レーザ放射１０９を生成する。レーザ放射１０９の一部は、レーザ光検出器１１３へ向けられる。レーザ光検出器は、レーザダイオード１０３によって生成される、レーザ放射１０９に比例する帰還信号（フィードバック信号）を生成する。帰還信号は、記載する通り、レーザドライバ回路１００ａに適用される。
【０００６】
レーザ１０９によって生成されたレーザ放射１０９は、たとえば、認識しうる通り、データが光ファイバーケーブルを介し伝送されるデータ通信の適用などにおいて採用される、所定の波長のレーザビームを備えてもよい。また、レーザダイオード１０３は、認識しうる通り、その他の適用に対するその他の状況において採用されてもよい。レーザダイオード１０３が採用される用途にかかわらず、レーザダイオード１０３の出力放射１０９はしばしば、レーザダイオード１０３の適用を使用する所与の仕様に従わなくてはならない。たとえば、レーザダイオード１０３がデジタルデータを伝達するために使用される場合、そのとき出力放射１０９は、論理「１」を表す最大放射出力と、論理「０」を表す最小またはゼロ放射出力との間でトグルしてもよい。論理「０」を表すこれらの環境下で、レーザダイオード１０３によって生成された出力は、たとえば、通信規格によって特異化されてもよい。このため、このような状態では、レーザダイオード１０３の出力が、規格の要件に合致するよう制御されることが重要である場合がある。
【０００７】
論理「１」を表す最大レーザ出力と、論理「０」を表す最小レーザ出力（「０」のレーザ出力であってもよい）との間でトグルする（ｔｏｇｇｌｅ）、レーザ出力１０９を生成するために、レーザダイオード１０３に適用されるレーザドライバ信号は、レーザダイオードドライバ１０６によって生成される、対応する最大および最小電流の間でトグルする。最大および最小電流は、レーザダイオードドライバ１０６に適用される、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤに基づき、レーザダイオードドライバ１０６によって生成される。この側面では、最大電流は、たとえば、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤの総和に基づき、レーザダイオードドライバ１０６によって生成される。最小電流は、たとえば、バイアス電流ＩＢＩＡＳに基づき、レーザダイオードドライバ１０６によって生成される。レーザダイオード１０３に適用される最大および最小電流を生成する場合、レーザダイオードドライバ１０６により、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを増幅してもよいか、またはあるその他の様式において、これらの電流を条件付けてもよい。
【０００８】
レーザダイオード１０３に適用される最小電流は概して、レーザダイオード１０３を、動作状態に維持することを保証するために必要な最小電流である。この点において、バイアス電流ＩＢＩＡＳに基づき生成される最小電流を適用する場合、レーザダイオード１０３は、レーザ放射１０９を生成する閾値の真上で動作するか、または実際に低レベルレーザ放射１０９を生成させていてもよい。一実施形態では、レーザダイオード１０３に適用される最小電流は、バイアス電流ＩＢＩＡＳに比例する。
【０００９】
また、レーザダイオード１０３に適用される変調電流ＩＭＯＤは、レーザダイオード１０３に、関連する通信規格またはその他の仕様によって必要とされる通りの所定の出力レベルで、レーザ放射１０９を生成するものである。レーザダイオードドライバ１０６は、続いて詳細に記載する通り、本発明の実施形態に従い、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを、デュアルループ出力制御回路１２３ａから受信する。
【００１０】
一実施形態では、レーザダイオード１０３は、上記の通り、動作状態のままにするため、バイアス電流ＩＢＩＡＳに基づき生成される、少なくとも最小の電流によって駆動される。最小入力信号を失う場合、レーザダイオード１０３は、非動作状態に遷移してもよく、再起動されなくてはならない場合もある。このことが起こる場合、レーザダイオード１０３がデータを伝送できる状態になる前に、そのときレーザダイオード１０３は、通常は数ナノ秒後に測定される減少後の最小電流の適用の後の短い時間、非動作となるであろう。レーザダイオード１０３が高速データ通信の目的で採用される場合、かかる遅延は非常に高くつき、かなりの量のデータを失うことにつながりうる、非最適伝送の結果となる場合がある。また、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤは時間とともに、またはレーザダイオード１０３のレーザ出力は、レーザドライバ電流の大きさの点で変わってもよい。このため、適切な継続的動作のために、レーザダイオード１０３に適用される、レーザ電流の適切な閾値を維持することが重要である。
【００１１】
これを達成するために、デュアルループ出力制御回路１２３ａは、レーザダイオードドライバ１０６に適用されるバイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを生成し、レーザダイオードドライバ１０６は、レーザダイオード１０３に適用される最終電流を生成する。バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを生成するため、デュアルループ出力制御回路１２３ａは、２つの出力制御ループ回路１２６ａおよび１２９ａを含む。出力制御ループ回路１２６ａは、バイアス電流ＩＢＩＡＳを生成する電流生成回路１３１を含む。出力制御ループ回路１２９ａも、変調電流ＩＭＯＤを生成する電流生成回路１３２を含む。後述するように、出力制御ループ回路１２６ａおよび１２９ａにより、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤの大きさが、最適レベルに維持されることが保証される。
【００１２】
一実施形態では、電流生成回路１３１は、レーザダイオードドライバ１０６に結合されるデジタル／アナログ変換器１３３を含む。同様に、電流生成回路１３２は、レーザダイオードドライバ１０６に結合されるデジタル／アナログ変換器１３６を含む。また、電流生成回路１３１はＰ０カウンタ１３９を含み、電流生成回路１３２はＰ１カウンタ１４３を含む。記号表示「Ｐ０」および「Ｐ１」は、これらのカウンタ１３９および１４３が、論理「０」または論理「１」を表すレーザ出力を生成するため採用される、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤの大きさを制御するという事実を指す。カウンタ１３９および１４３の出力は、それぞれデジタル／アナログ変換器１３３および１３６に適用される。
【００１３】
出力制御ループ回路１２６ａおよび１２９ａも、Ｄフリップフロップ１４６および１４９を含む。出力制御ループ回路１２６ａのＤフリップフロップ１４６は、Ｐ０カウンタ１３９の反転入力に適用される、信号出力Ｄ０を生成する。類似の様式では、出力制御ループ回路１２９ａのＤフリップフロップ１４９によって生成される出力信号Ｄ１は、図示するとおり、Ｐ１カウンタ１４３の入力に適用される。Ｄフリップフロップ１４６および１４９の両方は、論理「１」が適用される入力Ｄを含む。この点において、電圧は、認識されうる通り、論理「１」を表すＤフリップフロップ１４６および１４９の入力Ｄに適用される。
【００１４】
さらに、一実施形態では、上記の通り電流生成回路１３１および１３２は、カウンタ１３９／１４３およびデジタル／アナログ変換器１３３／１３６を備えるデジタル回路として実現される。代わりに、別の実施形態では、電流生成回路１３１および１３２は、たとえば、認識されうる通り、Ｄフリップフロップ１４６および１４９の出力が、ループフィルタ（ＲＣフィルタまたは積算器など）へ送信されてもよく、そこからのアナログ信号出力が、電圧を介し単純なスケーリング回路の電流変換へ、バイアスならびに変調電流ＩＢＩＡＳおよびＩＭＯＤを作り出す、アナログ回路として実現されてもよい。
【００１５】
出力制御ループ回路１２６ａおよび１２９ａのそれぞれは、コンパレータ１５３および１５６をそれぞれ含む。コンパレータ１５３は、Ｄフリップフロップ１４６のリセット入力Ｒへ適用される信号出力Ｒ０を生成する。同様に、コンパレータ１５６は、Ｄフリップフロップ１４９のリセット入力へ反転および適用される信号出力Ｒ１を生成する。コンパレータ１５３および１５６は、２つのアナログ入力電圧を比較し、信号出力Ｒ０またはＲ１をそれぞれ生成させるアナログ装置である。具体的には、信号出力Ｒ０およびＲ１は、それぞれのコンパレータ１５３または１５６に対し、２つのアナログ入力の間に行われる比較に基づき生成されるデジタル出力である。信号出力Ｒ０またはＲ１は、比較の結果により、論理「０」または論理「１」を表す電圧を含む。
【００１６】
一実施形態では、出力ループ制御回路１２６ａは、コンパレータ１５３への入力として適用されるアナログ電流を生成する、デジタル／アナログ変換器１５９を含む。デジタル／アナログ変換器１５９によって生成される電流は、本願で「Ｐ０ターゲット」として示されるゼロ閾値ターゲットに比例する。この値は、レーザダイオードドライバ１０６に適用される望ましいバイアス電流ＩＢＩＡＳに比例するデジタル閾値を確立し、レーザダイオード１０３に適用される対応する最小電流を生成する。
【００１７】
同様に、一実施形態では、出力制御ループ回路１２９ａは、コンパレータ１５６への入力として適用される、アナログ電流出力を生成するデジタル／アナログ変換器１６３をも含む。この点において、デジタル／アナログ変換器１６３は、レーザ放射１０９を生成する場合、レーザダイオード１０３に適用される最大電流に比例する、デジタル閾値を備えるデジタル入力を受信する。デジタル／アナログ変換器１６３に適用されるデジタル閾値は、論理「１」を生成するために必要なレーザ出力に対応する、監視光検出器電流である「Ｐ１ターゲット」として本願で示される。同様に、用語「Ｐ０ターゲット」は、論理「０」を生成するレーザ出力に対応する監視光検出器電流である。代わりに、電流域で実行される場合、その他の部品は、デジタル／アナログ変換器１５９および１６３の域を越えて採用され、Ｐ０およびＰ１ターゲットを確立してもよい。この点において、Ｐ０およびＰ１ターゲットは、使用されるコンパレータにより、電流または電圧であることができ、Ｐ０およびＰ１ターゲットがデジタルビットの形態で伝達される場合、デジタル／アナログ変換器が使用されてもよい。
【００１８】
コンパレータ１５３および１５６のそれぞれは、帰還入力をレーザフォトダイオード１１３からも受信する。特に、レーザフォトダイオード１１３によって生成される信号は、緩衝器／増幅器１６６に適用される。緩衝器／増幅器１６６の出力は、コンパレータ１５３および１５６のそれぞれの入力に適用される。コンパレータ１５３に適用される帰還信号が、Ｐ０ターゲットおよびＰ１ターゲット入力に基づき、デジタル／アナログ変換器１５６および１５９によって生成されるそれぞれのアナログ信号より大きい場合、コンパレータ１５３ならびに１５６の、Ｒ０およびＲ１の出力は、論理「１」に等しい。代わりに、コンパレータ１５３によって行われる比較に基づく出力は、電流域などの実行において、異なってもよい。
【００１９】
さらに、クロック信号Ｃｋは、Ｄフリップフロップ１４６および１４９のそれぞれのクロック入力に適用される。この点において、Ｄフリップフロップと同じ機能を行うその他の部品を使用することも可能であるものの、Ｄフリップフロップはクロック部品である。クロック信号Ｃｋは、カウンタ１３９および１４３に適用される反転クロック入力にも適用される。一実施形態に従い、クロック信号は、データ信号の最小周波数の少なくとも２分の１である最大周波数を含む。この点において、クロック信号の５０％デューティサイクルの時間は、レーザダイオードによって伝送されることができる等価の複数の連続する数字の最大数の持続時間（time duration）より大きい。別の方法に言及すると、クロック信号の上方および下方遷移の間の最小時間は、複数の連続する数字の最大数が伝送されるのにかかる時間より大きい。複数の連続する数字の最大数は、たとえば、レーザダイオード１０３を採用するための、データ通信の要件を指示する適用可能な規格によって指定されてもよい。この時間により、Ｄフリップフロップによる値Ｄ０およびＤ１出力が、記述する通り、Ｐ０またはＰ１ターゲットのいずれかにまたがるデータ信号のために生成する場合がある、トグリングによって影響を受けないことが保証される。クロック信号Ｃｋは、上記要件に一致するいずれの信号であってもよく、局部発信器、または利用可能な場合はその他の基準クロックを使用して生成されてもよい。この点において、クロック信号Ｃｋは、いくつかのその他のクロック信号の分割版、またはデータ信号の分割版などであってもよい。
【００２０】
次に、レーザドライバ回路１００ａの一般動作を説明する。特に、出力制御ループ回路１２６ａおよび１２９ａの動作を、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤの生成において説明する。始めに、カウンタ１３９および１４３のそれぞれは、デジタル値を保持する。データ入力により、レーザダイオードドライバ１０６に適用される、バイアス電流ＩＢＩＡＳならびに変調電流ＩＭＯＤを順に生成させる、デジタル／アナログ変換器１３３および１３６に、出力として適用されるのが、このデジタル値である。カウンタ１３９および１４３によって保持されるデジタル値は、それぞれのＤフリップフロップ１４６および１４９から受信される入力により、インクリメントまたはデクリメントされてもよい。代わりに、アナログセットアップ（設定）では、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤは、アナログフィルタを使用して調整することができるアナログフィルタを使用して、たとえば、電圧を維持する保持コンデンサを使用することにより、維持および調整されてもよい。デジタルカウンタの場合には、論理「０」が、クロックＣｋのそれぞれの遷移の発生の際、カウンタ１３９または１４３のうちの所与の１つの入力に見られる場合、そのときその中に記憶されたデジタル値はデクリメントされる。同様に、論理「１」が、クロックＣｋのそれぞれの遷移の発生の際、カウンタ１３９または１４３のうちの所与の１つの入力に見られる場合、そのときその中に記憶されたデジタル値はデクリメントされる。
【００２１】
それゆえ、レーザダイオードドライバ１０６に適用されるバイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤは、カウンタ１３９および１４３に保持された、それぞれのデジタル値における変動に基づき変化する。デジタル／アナログ変換器１３３および１３６に適用される２進数の数に対応して決まる、カウンタ１３９および１４３の分解能によって、カウンタ１３９および１４３におけるデジタル値の単一のインクリメントまたはデクリメントは、バイアス電流ＩＢＩＡＳまたは変調電流ＩＭＯＤで、対応するより大きなまたはより小さな変化を引き起こす。
【００２２】
レーザダイオードドライバ１０６は、入力として受信されたデータを具体化するレーザドライバ信号を発生する。レーザドライバ信号は、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤに基づき生成するデジタル信号である。出力制御ループ回路１２６ａおよび１２９ａのそれぞれにより、カウンタ１３９および１４３のデジタル値は、Ｐ０ターゲットまたはＰ１ターゲットのデジタル値に基づき生成するそれぞれのターゲット閾値電流と、レーザダイオード１０３のレーザフォトダイオード１１３から生成する帰還電流と、の間の比較に基づき調整される。カウンタ１３９および１４３に保持されるデジタル値は、Ｄフリップフロップ１４６ならびに１４９の出力Ｐ０およびＰ１に基づき調整される。この点において、クロック信号Ｃｋは、カウンタ１３９および１４３において、デジタル値の調整をトリガする。クロック信号Ｃｋの最大周波数が、データ信号の最小周波数の２分の１以下であるという事実のため、カウンタ１３９ならびに１４３に適用されるＤ０およびＤ１に対する値は、信頼性があり、デジタル値において望ましい変化に、レーザダイオードドライバ１０６の出力が、望ましい最小および最大レベルの間を遷移することを保証する。
【００２３】
最終的に、出力制御ループ回路１２６ａでは、たとえば、レーザフォトダイオード１１３からの帰還信号が、そこに適用されるＰ０ターゲット値により、デジタル／アナログ変換器１５９によって生成されるアナログ信号よりも大きい場合、そのとき、コンパレータ１５３の出力Ｒ０は、論理「１」を備える。結果として、Ｄフリップフロップ１４６はリセットされ、出力Ｄ０は論理「０」に等しい。Ｄフリップフロップ１４６の出力が、入力としてＰ０カウンタ１３９に適用される際に反転する場合、そのとき論理「１」はＰ０カウンタ１３９に適用され、その中に記憶されたデジタル値は、クロック信号Ｃｋの下方遷移にインクリメントされる。コンパレータ１５３の出力Ｒ０が、行われた比較に基づく論理「０」である場合には、反対のことが起こる。
【００２４】
出力制御ループ回路１２９ａは、信号出力Ｒ１が、Ｄフリップフロップ１４９に適用される場合には反転し、Ｄフリップフロップの出力Ｄ１が、Ｐ１カウンタ１４３への入力として適用される場合には反転せず、Ｐ１カウンタ１４３に記憶されたデジタル値が、クロック信号Ｃｋにおける上方遷移の場合にインクリメントされるか、またはデクリメントされるかのいずれかであるという例外と類似の様式で動作する。
【００２５】
さらに、レーザドライバ回路１００ａを、電圧域において説明するが、同一の回路を電流域で実行してもよいことは理解されるものとする。この点において、帰還（フィードバック）は、たとえば、認識されうる通り、コンパレータ１５３および１５６のそれぞれに適用される２つの帰還電流を生成する、電流ミラーに適用される電流を備えてもよい。
【００２６】
次に図２Ａを参照すると、本発明の実施形態に従い、デュアルループ出力制御回路１２３ａの動作を図示する、タイミングチャート１７３が示されている。図示するとおり、一実施形態では、緩衝器／増幅器１６６（図１）によって生成される帰還信号（ＦＢ）は、フォトダイオード１１３（図１）によって生成される帰還電流の異極性を有し、それゆえ、帰還信号ＦＢは、タイミングチャート１７３に見られる通り、データ信号の反転版である。帰還信号ＦＢが、所定の期間のためデータ信号に関して遅延する場合があってもよい。タイミングチャート１７３の帰還信号ＦＢは、ターゲット閾値Ｐ０ターゲットおよびＰ１ターゲットの両方より大きいが、最大出力電圧ＶDDよりは小さい。一実施形態に従い、帰還信号ＦＢの上および下先端が、Ｐ０ターゲットおよびＰ１ターゲットにおおよそ等しくなるように、帰還信号ＦＢは、Ｐ１ターゲットおよびＰ０ターゲットの間で下がるのが望ましい。その他の実施形態では、認識しうる通り、その他の閾値に関係する大きさで動作するのが望ましい場合もある。
【００２７】
タイミングチャート１７３に図示するとおり、バイアス電流ＩＢＩＡＳ（図１）および変調電流ＩＭＯＤ（図１）は、帰還信号ＦＢが適切な位置に下がり、最大レーザ出力および最小レーザ出力の間の差を指す望ましい消光比で動作するよう、調整される必要がある。
【００２８】
クロック信号Ｃｋの上方および下方遷移は、反転出力Ｄ０および出力Ｄ１を備える、Ｄフリップフロップ１４６ならびに１４９の出力の、カウンタ１３９および１４３への捕捉を引き起こす。図示するとおり、反転出力Ｄ０は論理「１」であり、出力Ｄ１も論理「１」である。コンパレータ１５３ならびに１５６（図１）の出力Ｒ０およびＲ１の状態、さらにフリップフロップ１４６（図１）ならびに１４９（図１）の出力Ｄ０およびＤ１の状態は、タイミングチャート１７３の右下の角に示される真理値表に示される。この点において、真理値表は、タイミングチャート２５０に記載されるシナリオと一致する。便宜上、本願に記載の各タイミングチャートも、右下の角の対応する真理値表に含む。
【００２９】
図２Ｂを参照すると、帰還信号ＦＢが閾値Ｐ１ターゲットの下に下がるタイミングチャート１７６が示されている。かかる場合には、コンパレータ１５３ならびに１５６（図１）の出力Ｒ０およびＲ１は定常状態のままであり、値Ｄ０（反転）およびＤ１は、クロック信号Ｃｋのそれぞれの遷移で捕捉される。
【００３０】
次に図２Ｃを参照すると、帰還信号ＦＢが閾値Ｐ０ターゲットおよびＰ１ターゲットの間で下がる、タイミングチャート１７９が示されている。結果として、コンパレータ１５３ならびに１５６の出力Ｒ０およびＲ１のトグリングはない。このため、フリップフロップ１４６ならびに１４９（図１）の出力Ｄ０（反転）およびＤ１は、カウンタ１３９および１４３によって、クロック信号Ｃｋのそれぞれの上方および下方遷移の際に捕捉される。
【００３１】
図２Ｄに転じると、帰還信号ＦＢが閾値Ｐ０ターゲットに渡ってトグルする、タイミングチャート１８３が示されている。この閾値に関係する帰還信号ＦＢのトグリングのため、コンパレータ１５３（図１）の出力Ｒ０は、同一の様式でトグルする。出力Ｒ０のトグリングのため、クロック信号Ｃｋにおける上方遷移により、Ｄフリップフロップ１４６の出力における遷移が引き起こされる。クロック信号Ｃｋにおける上方および下方遷移の間の時間は、データ信号における等価の連続する数字の最大数より大きいという事実のため、Ｐ０カウンタ１３９によるＤフリップフロップ１４６（反転）の出力Ｄ０によって表される、データ値の捕捉の少なくとも前に、Ｄフリップフロップ１４６はリセットされる。一度捕捉されると、カウンタ１３９に記憶されたデジタル値は調整される。
【００３２】
次に図２Ｅを参照すると、帰還信号ＦＢが閾値Ｐ１ターゲットの上へおよび下へトグルする、タイミングチャート１８６が示されている。このため、コンパレータ１５６（図１）の出力Ｒ１は、図示するとおりのデータでトグルする。上記のクロック信号Ｃｋの上方および下方遷移の間の時間の存在のため、クロック信号Ｃｋの上方遷移の際にＤ１の値を捕捉する前に、出力Ｒ１がデータそれ自体でトグルされるという事実にも関わらず、値Ｄ１は、論理「０」にリセットされる。
【００３３】
次に図２Ｆに転じると、帰還信号ＦＢが、Ｐ０ターゲットおよびＰ１ターゲット閾値の間の両方にまたがる、タイミングチャート１８９が示されている。結果として、コンパレータ１５３ならびに１５６の出力Ｒ０およびＲ１の両方が、データをトグルする。また、出力Ｄ０（反転）およびＤ１は、クロック信号Ｃｋのそれぞれの下方または上方遷移が発生する際、遷移を経験する。上記の通り、クロック信号Ｃｋの上方および下方遷移の間に時間が存在するため、Ｄフリップフロップ１４６および１４９は、少なくとも一度、出力Ｄ０（反転）およびＤ１が捕捉される前にリセットされる。これらのリセットは結局、コンパレータ出力Ｒ０およびＲ１（反転）のトグリングによるいずれの弊害もなしに、Ｄフリップフロップ１４６ならびに１４９の出力Ｄ０（反転）およびＤ１に対する、定常状態値の捕捉をもたらす。
【００３４】
図２Ａ〜２Ｆを通してのタイミングチャートを参照すると分かる通り、レーザ１０３およびフォトダイオード１１３の両方、ならびに緩衝器／増幅器１６６の帯域幅かつ反応時間が、帰還信号ＦＢを減衰させないのに十分高速である限り、レーザドライバ回路１００ａは、消光比を正確に制御する。フォトダイオード１１３および緩衝器増幅器１６６の帯域幅限界のために、帰還信号ＦＢが減衰する場合、レーザドライバ回路１００ａは、変調電流ＩＭＯＤを増加させ、バイアス電流ＩＢＩＡＳを減少させることによって補い、消光比の増加をもたらす。フォトダイオード１１３および緩衝器／増幅器１６６と関連する帯域幅が、伝送される信号の実効データ速度に比較して遅すぎるときはいつでも、そのときは、以下に記載する通り、消光比は悪化する場合があり、クロック信号Ｃｋは、異なる様式で生成し、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤの無用な調整を避けなくてはならないであろう。
【００３５】
このことを考慮して、レーザドライバ回路１００ｂの回路図が、本発明の別の実施形態に従い、レーザダイオード１０３に結合されるのが示されている、図３を参照する。レーザドライバ回路１００ｂは、レーザドライバ回路１００ａからのいくつかの部品が、一部分のレーザドライバ回路１００ｂに示されるものと同一である、レーザドライバ回路１００ａに類似である。レーザドライバ回路１００ａの同一の部品が、レーザドライバ回路１００ｂで使用される場合、同一の参照番号を採用する。
【００３６】
デュアルループ出力制御回路１２３ｂは、レーザダイオードドライバ１０６に適用される、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを生成し、レーザダイオードドライバ１０６は、レーザダイオード１０３に適用される最終電流を生成する。バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを生成するため、デュアルループ出力制御回路１２３ｂは、２つの出力制御ループ回路１２６ｂおよび１２９ｂを含む。出力制御ループ回路１２６ｂは、レーザダイオードドライバ１０６に結合される、デジタル／アナログ変換器１３３を含む。同様に、出力ループ制御回路１２９ｂは、レーザダイオードドライバ１０６に結合される、デジタル／アナログ変換器１３６を含む。また、出力制御ループ回路１２６ｂはＰ０カウンタ１３９を含み、出力制御ループ回路１２９ｂはＰ１カウンタ１４３を含む。Ｐ０およびＰ１カウンタ１３９ならびに１４３の出力は、それぞれのデジタル／アナログ変換器１３３および１３６に適用される。出力制御ループ回路１２６ｂおよび１２９ｂも、Ｄフリップフロップ１４６および１４９を含む。
【００３７】
出力制御ループ回路１２６ｂのＤフリップフロップ１４６は、Ｐ０カウンタ１３９の反転入力に適用される、信号出力Ｄ０を生成する。類似の様式では、出力制御ループ回路１２９ｂのＤフリップフロップ１４９によって生成される出力信号Ｄ１は、図示するとおり、Ｐ１カウンタ１４３の入力に適用される。Ｄフリップフロップ１４６および１４９の両方は、論理「１」が適用される入力Ｄを含む。この点において、電圧は、認識しうる通り、論理「１」を表す、Ｄフリップフロップ１４６および１４９の入力Ｄに適用される。
【００３８】
出力制御ループ回路１２６ｂおよび１２９ｂのそれぞれは、コンパレータ１５３および１５６をそれぞれ含む。コンパレータ１５３は、Ｄフリップフロップ１４６のリセット入力Ｒに適用される、信号出力Ｒ０を生成する。同様に、コンパレータ１５６は、反転し、Ｄフリップフロップ１４９のリセット入力に適用される、信号出力Ｒ１を生成する。コンパレータ１５３および１５６は、２つのアナログ入力電流を比較し、信号出力Ｒ０またはＲ１をそれぞれ生成させる、アナログ装置である。具体的には、信号出力Ｒ０およびＲ１は、２つのアナログ入力の間でなされる比較に基づき生成する、それぞれのコンパレータ１５３または１５６へのデジタル出力である。信号出力Ｒ０またはＲ１は、比較の結果により、論理「０」または論理「１」を表す電圧を備える。
【００３９】
出力ループ制御回路１２６ｂは、入力としてコンパレータ１５３に適用されるアナログ電流を生成する、デジタル／アナログ変換器１５９を備える。デジタル／アナログ変換器１５９によって生成される電流は、Ｐ０ターゲット閾値に比例する。この値により、レーザダイオードドライバ１０６に適用される、望ましいバイアス電流ＩＢＩＡＳに対応する監視光検出器電流に比例する、デジタル閾値が確立され、レーザダイオード１０３に適用される、対応する最小電流を生成する。この最小電流により、順に、レーザダイオード１０３に、論理「０」に対応する望ましいレーザ放射１０９を生成する。別の実施形態では、帰還信号ＦＢと同一、および／またはコンパレータ１５３と直に互換性がある形態で伝達する場合、デジタル／アナログ変換器１５９は、必ずしも必要とは限らない。
【００４０】
出力制御ループ回路１２９ｂも、入力としてコンパレータ１５６に適用されるアナログ電流出力を生成する、デジタル／アナログ変換器１６３を含む。この点において、デジタル／アナログ変換器１６３は、レーザ放射１０９を生成する際、レーザダイオード１０３に適用される最大電流を生成するため採用される望ましい変調電流ＩＭＯＤに対応して、監視光検出器電流に比例するデジタル閾値を備えるデジタル入力を受信する。デジタル／アナログ変換器１６３に適用されるデジタル閾値は、Ｐ１ターゲット閾値である。別の実施形態では、帰還信号ＦＢと同一、および／またはコンパレータ１５６と直に互換性のある形態で伝達する場合、デジタル／アナログ変換器１５６は、必ずしも必要というわけではない。
【００４１】
コンパレータ１５３および１５６の各々も、帰還入力をレーザフォトダイオード１１３から受信する。特に、レーザフォトダイオード１１３によって生成される信号は、緩衝器／増幅器１６６に適用される。緩衝器／増幅器１６６の出力は、コンパレータ１５３および１５６のそれぞれの入力に適用される。コンパレータ１５３によって適用される帰還信号が、Ｐ０ターゲットおよびＰ１ターゲット入力に基づき、デジタル／アナログ変換器１５６および１５９によって生成されるそれぞれのアナログ信号より大きい場合、コンパレータ１５３ならびに１５６のＲ０およびＲ１の出力は、論理「１」と等しい。
【００４２】
出力制御ループ回路１２６ｂも、フィルタ２０３およびデシメーションフィルタ２０６を含む。フィルタ２０３は、入力としてフィルタ２０３に受信されるデータ信号における、Ｎ連続する論理「０’」の発生の際、出力を生成する「Ｎ連続する０」フィルタを備える。入力としてフィルタ２０３に受信されるデータ信号は、レーザダイオードドライバ１０６への同一のデータ信号入力である。Ｎ連続する「０’」の各発生の際、フィルタ２０３は、デシメーションフィルタ２０６に適用されるパルス出力を生成する。フィルタ２０３のパルス出力は、連続する「０’」の有効数が起こっているという事実を指す、本願で「有効０」で示される信号を備える。
【００４３】
デシメーションフィルタ２０６は、Ｄフリップフロップ１４６のクロック入力に適用される、クロック出力Ｐ０Ｃｋを生成する。また、クロックＰ０Ｃｋは反転し、Ｐ０カウンタ１３９のクロック入力に適用される。デシメーションフィルタ２０６は、フィルタ２０３によって生成されるパルスの所定の数の発生の際、正または負の遷移を経るクロック信号Ｐ０Ｃｋを生成する。一実施形態では、クロック信号Ｐ０Ｃｋは、フィルタ２０３によって生成される、少なくとも３回以上ごとのパルスの際に、正または負の遷移を経る。それゆえ、この実施形態に従い、デシメーションフィルタ２０６は、３以上から１までのパルス減速比を有する。これにより、説明される通り、カウンタ１３９によるデータの捕獲が有効であることが保証される。
【００４４】
出力制御ループ回路１２９ｂも、フィルタ２０９およびデシメーションフィルタ２１３を含む。フィルタ２０９は、入力としてデータ信号を受信し、デシメーションフィルタ２１３の入力に適用される「有効１」信号を生成する。それに応じて、デシメーションフィルタ２１３は、Ｄフリップフロップ１４９のクロック入力に適用される、クロック信号Ｐ１Ｃｋを生成する。また、クロック信号Ｐ１Ｃｋは反転し、Ｐ１カウンタ１４３のクロック入力に適用される。
【００４５】
フィルタ２０９が、データにおいてＮ連続する論理「１’ｓ」が発生する際、出力パルスを生成する以外は、フィルタ２０９はフィルタ２０３に類似する。デシメーションフィルタ２１３は、フィルタ２０９によって生成される有効１信号において、パルスの所定の数が発生する際に遷移するクロック信号Ｐ１Ｃｋを生成するデシメーションフィルタ２０６に類似する。一実施形態では、デシメーションフィルタ２１３は、フィルタ２０９によって生成される少なくとも３つのパルスの後、クロック信号Ｐ１Ｃｋにおいて正または負の遷移を生成し、記載する通り、有効データがカウンタ１４３によって捕捉されるのを保証する。
【００４６】
次に、レーザドライバ回路１００ｂの一般動作を記載する。特に、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを生成する際の、出力制御ループ回路１２６ｂおよび１２９ｂの動作を記載する。始めに、カウンタ１３９および１４３のそれぞれは、デジタル値を保持する。出力として、レーザダイオードドライバ１０６に適用されるバイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤを、順に生成するデジタル／アナログ変換器１３３および１３６に適用されるのが、このデジタル値である。カウンタ１３９および１４３によって保持されるデジタル値は、それぞれのＤフリップフロップ１４６および１４９から受信される入力により、インクリメントまたはデクリメントされてもよい。具体的には、それぞれのクロック信号Ｐ０ＣｋまたはＰ１Ｃｋの負の遷移の発生で、論理「０」が、カウンタ１３９または１４３のうちの所与の１つの入力に見られる場合、そのとき、その中に記憶されたデジタル値はデクリメントされる。同様に、それぞれのクロック信号Ｐ０ＣｋまたはＰ１Ｃｋの負の遷移の発生で、論理「１」が、カウンタ１３９または１４３のうちの所与の１つの入力に見られる場合、そのとき、その中に記憶されたデジタル値はインクリメントされる。代替として、レーザドライバ回路１００ａを参照の上、上に記述した通り、カウンタ１３９／１４３およびデジタル／アナログ変換器１３３／１３６の代わりに、アナログ電気回路網を採用してもよい。
【００４７】
それゆえ、この例では、レーザダイオードドライバ１０６に適用されるバイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤは、カウンタ１３９および１４３に保持される、それぞれのデジタル値の変動に基づき変化する。デジタル／アナログ変換器１３３および１３６に適用される、２進数の数に対応して決まる場合がある、カウンタ１３９および１４３の分解能により、カウンタ１３９および１４３のデジタル値のインクリメントまたはデクリメントは、バイアス電流ＩＢＩＡＳまたは変調電流ＩＭＯＤにおいて、対応してより大きいまたはより小さな変化を引き起こす。
【００４８】
レーザダイオードドライバ１０６は、入力として受信されるデータを実体化する、レーザドライバ信号を生成する。レーザドライバ信号は、バイアス電流ＩＢＩＡＳおよび変調電流ＩＭＯＤに基づき生成するデジタル信号である。出力制御ループ回路１２６ｂおよび１２９ｂのそれぞれにより、カウンタ１３９および１４３のデジタル値は、Ｐ０ターゲットまたはＰ１ターゲットのデジタル値に基づき生成するそれぞれのターゲット閾値電流と、レーザダイオード１０３のレーザフォトダイオード１１３から生成する帰還電流との間の比較に基づき調整させる。
【００４９】
カウンタ１３９および１４３で保持されるデジタル値は、Ｄフリップフロップ１４６ならびに１４９の出力Ｐ０およびＰ１に基づき調整される。この点において、等価の複数の連続する数字の発生に基づき、最終的に生成されるクロック信号Ｐ０ＣｋおよびＰ１Ｃｋは、それらがデータ信号の論理「０’ｓ」または論理「１’ｓ」である場合、カウンタ１３９および１４３におけるデジタル値の調整をトリガする。また、クロック信号Ｐ０ＣｋおよびＰ１Ｃｋは、上記の通り、続くタイミングチャートに図示する通り、フィルタ２０３および２０９の信号出力のデシメーションに基づき生成される。
【００５０】
本発明の一実施形態に従い、クロック信号Ｐ０ＣｋおよびＰ１Ｃｋを生成するため採用されるデシメーションフィルタ２０６および２１３により、クロック信号Ｐ０ＣｋおよびＰ１Ｃｋは、レーザフォトダイオード１１３から受信される帰還信号と、レーザダイオードドライバ１０６、ならびにフィルタ２０３および２０９に入力されるデータ信号との間に起こる場合がある遅延よりも、大きなパルス幅を有するようになる。この関係により、続くタイミングチャートを参照の上、記載する通り、デジタル値の調整を、カウンタ１３９および１４３に保持させる、ＤフリップフロップＤ０ならびにＤ１の出力が、ターゲット出力レベルＰ０ターゲットおよびＰ１ターゲットのうちの１つ以上をまたいでいる帰還信号によって影響を受けないコンパレータ１５３および１５６の作用に基づき生成される、信頼性のある値であることを保証する。
【００５１】
最終的に、出力制御ループ回路１２６ｂでは、たとえば、レーザフォトダイオード１１３からの帰還信号が、Ｐ０ターゲットより大きい場合、そのとき、コンパレータ１５３の出力Ｒ０は、論理「１」を備える。結果として、Ｄフリップフロップ１４６はリセットされ、出力Ｄ０は論理「０」に等しい。Ｄフリップフロップ１４６の出力が、入力としてＰ０カウンタ１３９に適用される際、反転する場合、そのとき、論理「１」はＰ０カウンタ１３９に適用され、その中に記憶されたデジタル値は、クロック信号Ｐ０ＣＫにおいて、下方遷移上にインクリメントされる。出力制御ループ回路１２９ｂは、信号出力Ｒ１が、Ｄフリップフロップ１４９に適用される際、反転するのを例外として、類似の様式で作動し、Ｄフリップフロップの出力Ｄ１は、入力としてＰ１カウンタ１４３に適用される際、反転しない。
【００５２】
さらに、レーザドライバ回路１００ｂも、電圧域においては、上記に記載した通りであるが、同一回路が電流域において実行されてもよいことは理解されるものとする。この点において、帰還は、たとえば、認識しうる通り、コンパレータ１５３および１５６のそれぞれに適用される２つの帰還電流を生成するため、電流ミラーに適用される電流を備えてもよい。
【００５３】
次に、図４Ａを参照すると、本発明の実施形態に従い、デュアルループ出力制御回路１２３ｂの動作を図示する、タイミングチャート２５０が示されている。図示するとおり、レーザフォトダイオードのダイオード１１３（図３）によって生成される帰還信号（ＦＢ）は、タイミングチャートの上部のデータ信号と同一である。帰還信号ＦＢがデータ信号に関し、所定の期間遅延する状況であってもよい。タイミングチャート２５０の帰還信号ＦＢは、ターゲット閾値Ｐ０ターゲットおよびＰ１ターゲットの両方より大きいが、最大出力電圧ＶDDよりは小さい。一実施形態に従い、帰還信号ＦＢの上部および下部先端が、Ｐ０ターゲットおよびＰ１ターゲットにおおよそ等しいように、帰還信号ＦＢは、Ｐ１ターゲットおよびＰ０ターゲットの間で下がるのが望ましい。その他の実施形態では、帰還信号ＦＢは、認識しうる通り、その他の閾値に関係する大きさで作動するのが望ましい場合もある。
【００５４】
タイミングチャート２５０に図示するとおり、帰還信号ＦＢが適切な位置で下がり、最大レーザ出力と、ゼロレーザ出力であってもよい最小レーザ出力との間の差を指す望ましい消光比で作動するように、バイアス電流ＩＢＩＡＳ（図３）および変調電流ＩＭＯＤ（図３）を、調整する必要がある。フィルタ２０３および２０９（図３）によって生成される有効な信号、有効０および有効１は、データ信号の連続する論理「０’ｓ」または論理「１’ｓ」の所定の数が発生する場合、生成されるパルスを備える。デシメーションフィルタ２０６および２１３は、一実施形態に従い、有効な信号、有効０および有効１で経験される、正または負の遷移を経験するクロック信号Ｐ０ＣｋおよびＰ１Ｃｋを生成する。それゆえ、デシメーションフィルタ２０６および２１３は、４つのうち１つの要因で作動する。しかしながら、いくつかのその他の要因を採用する場合があることが可能である。一実施形態では、デシメーションフィルタ２０６および２１３で採用される要因は、最適結果に対し、２つより大きい。
【００５５】
クロック信号Ｐ０ＣｋおよびＰ１Ｃｋの下方遷移により、反転出力Ｄ０および出力Ｄ１を備えるＤフリップフロップ１４６ならびに１４９の出力の捕捉を、カウンタ１３９および１４３に放出させる。図示するとおり、反転出力Ｄ０は論理「１」であり、出力Ｄ１も論理「１」である。フリップフロップ１４６（図３）ならびに１４９（図３）の出力Ｄ０およびＤ１だけでなく、コンパレータ１５３ならびに１５６（図３）の出力Ｒ０およびＲ１の状態も、タイミングチャート２５０の右下の角に示されている。この点において、真理値表は、タイミングチャート２５０に記載のシナリオと一致する。便宜上、本願に記載の各タイミングチャートも、右下の角に、対応する真理値表を含む。
【００５６】
図４Ｂを参照すると、帰還信号ＦＢが閾値値Ｐ０ターゲット中をトグルする、第２のタイミングチャート２５３が示されている。閾値に関係する帰還信号ＦＢのトグリングのため、コンパレータ１５３（図３）の出力Ｒ０は、同一様式でトグルする。出力Ｒ０のトグリングのため、クロック信号Ｐ０Ｃｋの上方遷移は、Ｄフリップフロップ１４６の出力において、遷移を引き起こす。デシメーションフィルタ２０６により、クロック信号Ｐ０Ｃｋは、有効な信号有効０のいくつかのパルスのうちに延長されることが保証されるという事実のため、それからＤフリップフロップ１４６は、Ｐ０カウンタ１３９によるＤフリップフロップ１４６（反転）の出力Ｄ０によって表されるデータ値の捕捉の前に、複数回リセットされる。一度捕捉されると、カウンタ１３９に記憶されたデジタル値はインクリメントされ、維持され、それに従い調整される。
【００５７】
図４Ｃに転じると、帰還信号ＦＢが、閾値Ｐ０ターゲットおよびＰ１ターゲットの間で下がる、タイミングチャート２５６が示されている。結果として、コンパレータ１５３ならびに１５６の出力Ｒ０およびＲ１のトグリングはなく、フリップフロップ１４６ならびに１４９（図３）の出力Ｄ０（反転）およびＤは、下方遷移のカウンタ１３９および１４３、ならびにクロックＰ０ＣｋおよびＰ１Ｃｋによって捕捉される。
【００５８】
次に図４Ｄを参照すると、帰還信号ＦＢが閾値Ｐ１ターゲットの上および下でトグルする、タイミングチャート２５９が示されている。このため、コンパレータ１５６（図３）の出力Ｒ１は、図示するとおり、データでトグルする。デシメーションフィルタ２１３の動作によって、値Ｄ１を論理「０」にリセットするため、Ｄ１の値を、クロック信号Ｐ１Ｃｋの上方遷移で捕捉する前に、出力Ｒ１がデータそれ自体でトグルするという事実にもかかわらず、何回のリセットをＤフリップフロップ１４９（図３）に適用できるクロック信号Ｐ１Ｃｋの上方および下方遷移の間には、有意な時間がある。
【００５９】
それから図４Ｅを参照すると、帰還信号ＦＢが閾値Ｐ１ターゲットの下へ下がる、タイミングチャート２６３が示される。かかる場合には、コンパレータ１５３ならびに１５６（図３）の出力Ｒ０およびＲ１は、定常状態のままであり、値Ｄ０（反転）およびＤ１は、クロックＰ０ＣｋおよびＰ１Ｃｋの下方遷移で捕捉される。
【００６０】
次に図４Ｆを参照すると、帰還信号ＦＢが閾値Ｐ０ターゲットおよびＰ１ターゲットの両方をまたいでいる、タイミングチャート２６６が示される。結果として、コンパレータ１５３ならびに１５６の出力Ｒ０およびＲ１の両方は、データでトグルする。また、出力Ｄ０（反転）およびＤ１は、クロック信号Ｐ０ＣｋおよびＰ１Ｃｋの上方遷移が発生する場合、遷移を経験する。デシメーションフィルタ２０６および２１３が、クロック信号Ｐ０ＣｋならびにＰ１Ｃｋの正および負の遷移の間の時間を延長しているという事実のため、複数回のリセットが、正の遷移がクロックＰ０ＣｋおよびＰ１Ｃｋのそれぞれにおいて発生する時間と、クロックＰ０ＣｋおよびＰ１Ｃｋの負の遷移との間で、Ｄフリップフロップ１４６および１４９に適用される。これらのリセットは最終的に、コンパレータ出力Ｒ０およびＲ１（反転）のトグリングによるいずれの弊害もなしに、Ｄフリップフロップ１４６ならびに１４９の出力Ｄ０（反転）およびＤ１に対し、定常状態値を捕捉する結果となる。
【００６１】
本発明は、一部の実施形態に関し、図示し記載しているが、本明細書を読み理解した上で、同等のものおよび変形が存在することは、当業者には明白である。本発明は全ての同等品および変形を含み、特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態に従い、レーザ出力制御回路の一例を提供する回路図である。
【図２Ａ】本発明の様々な実施形態に従い、図１のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図２Ｂ】本発明の様々な実施形態に従い、図１のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図２Ｃ】本発明の様々な実施形態に従い、図１のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図２Ｄ】本発明の様々な実施形態に従い、図１のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図２Ｅ】本発明の様々な実施形態に従い、図１のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図２Ｆ】本発明の様々な実施形態に従い、図１のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図３】本発明の実施形態に従い、レーザ出力制御回路の別の例を提供する、回路図である。
【図４Ａ】本発明の様々な実施形態に従い、図３のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図４Ｂ】本発明の様々な実施形態に従い、図３のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図４Ｃ】本発明の様々な実施形態に従い、図３のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図４Ｄ】本発明の様々な実施形態に従い、図３のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図４Ｅ】本発明の様々な実施形態に従い、図３のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図４Ｆ】本発明の様々な実施形態に従い、図３のレーザ出力制御回路の動作の様々なシナリオの例を提供する、タイミングチャートである。
【図１】
2009529226.tif 000003
【図２Ａ】
2009529226.tif 000004
【図２Ｂ】
2009529226.tif 000005
【図２Ｃ】
2009529226.tif 000006
【図２Ｄ】
2009529226.tif 000007
【図２Ｅ】
2009529226.tif 000008
【図２Ｆ】
2009529226.tif 000009
【図３】
2009529226.tif 000010
【図４Ａ】
2009529226.tif 000011
【図４Ｂ】
2009529226.tif 000012
【図４Ｃ】
2009529226.tif 000013
【図４Ｄ】
2009529226.tif 000014
【図４Ｅ】
2009529226.tif 000015
【図４Ｆ】
2009529226.tif 000016
【国際調査報告】
2009529226.tif 000017