(57)【要約】  本発明は、フォトダイオードから拡散ノード領域への電荷送信効率を増大させると共に、暗電流の発生を効果的に抑制することができるＣＭＯＳイメージセンサーに関する。本発明のイメージセンサーは、ゲートオキサイド下部の一部または全部にホール蓄積を起こすことができる構造を有するトランスファートランジスタを含む感光ピクセルと、前記トランスファートランジスタのターンオフ区間の一部または全部の区間の間に、前記ゲートに負（−）のオフセット電位を加えるセンシング制御部と、を含むことを特徴とする。本発明は、トランスファートランジスタがオフ状態である時は、十分なバリアーを形成し、フォトダイオードに電子を良好に集めることができ、オン状態である時は、バリアーを充分に低減し、トランスファートランジスタがしきい電圧に到逹する前に、フォトダイオードを充分に空乏（fully depleted）する効果があり、また、一定の領域のトラップを一定の時間の間に非活性化させることによって、結果として、暗電流を低減することができる効果がある。
2009518849.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードから拡散ノードへの電荷伝送チャネルの上部に位置するメインゲートオキサイドと、
前記メインゲートオキサイドの上部に位置するメインゲート電極と、
前記フォトダイオードの一部領域と重なるように位置するサブゲートオキサイドと、
前記メインゲート電極に連続し、前記サブゲートオキサイドの上部に位置するサブゲート電極と、を含むイメージセンサー用トランジスタ。
【請求項２】
前記サブゲートオキサイドは、前記メインゲートオキサイドに連続して形成されることを特徴とする請求項１に記載のイメージセンサー用トランジスタ。
【請求項３】
前記サブゲートオキサイドは、前記メインゲートオキサイドより薄い厚さを有することを特徴とする請求項１に記載のイメージセンサー用トランジスタ。
【請求項４】
前記サブゲート電極は、透明な導電体物質で形成されることを特徴とする請求項１に記載のイメージセンサー用トランジスタ。
【請求項５】
前記サブゲート電極は、前記フォトダイオード領域のうち暗電流が発生する一部領域と絶縁された状態で重なり、暗電流除去電極を含むことを特徴とする請求項１に記載のイメージセンサー用トランジスタ。
【請求項６】
前記ゲートオキサイド下部のチャネルの一部が異なる濃度を有することを特徴とする請求項１に記載のイメージセンサー用トランジスタ。
【請求項７】
前記フォトダイオードを構成するｐタイプレイヤを形成するドーパント物質の拡散によって異なる濃度で具現されることを特徴とする請求項６に記載のイメージセンサー用トランジスタ。
【請求項８】
ゲートオキサイド下部の一部または全部にホール蓄積を起こすことができる構造を有するトランスファートランジスタを含む感光ピクセルと、
前記トランスファートランジスタのターンオフ区間の一部または全部の区間の間に、前記ゲートに負（−）のオフセット電位を加えるセンシング制御部と、を含むイメージセンサー。
【請求項９】
前記トランスファートランジスタのゲート電極の一部領域がフォトダイオードを構成するｐタイプレイヤの一部領域と重なることを特徴とする請求項８に記載のイメージセンサー。
【請求項１０】
前記フォトダイオードのｐタイプレイヤのうち前記ゲート電極と重なる領域は、前記フォトダイオードのｐタイプレイヤのうち重ならない領域を形成するドーパント物質の拡散作用によって形成されることを特徴とする請求項９に記載のイメージセンサー。
【請求項１１】
前記センシング制御部は、前記感光ピクセルの集光区間の間に前記トランスファートランジスタのゲートに負（−）のオフセット電位を加えることを特徴とする請求項８に記載のイメージセンサー。
【請求項１２】
前記負のオフセット電位は、−０．１Ｖと−１．０Ｖとの間のレベルを有することを特徴とする請求項１１に記載のイメージセンサー。
【請求項１３】
前記トランスファートランジスタは、請求項１乃至７のいずれかに記載のイメージセンサー用トランジスタであることを特徴とする請求項８に記載のイメージセンサー。
【請求項１４】
フォトダイオードと、前記フォトダイオードの電荷を移動させるためのイメージセンサー用トランジスタとを含み、
前記イメージセンサー用トランジスタのゲート電極と電気的に連結され、暗電流が発生する領域と絶縁された状態で重なる暗電流除去電極を含むイメージセンサー。
【請求項１５】
前記暗電流除去電極は、前記フォトダイオードの端部領域に形成されることを特徴とする請求項１４に記載のイメージセンサー。
【請求項１６】
前記暗電流除去電極は、ＳＴＩの周辺に形成されることを特徴とする請求項１４に記載のイメージセンサー。
【請求項１７】
前記暗電流除去電極は、透明な導電体物質で形成されることを特徴とする請求項１４乃至１６のいずれかに記載のイメージセンサー。
【請求項１８】
前記イメージセンサー用トランジスタは、請求項１乃至７のいずれかに記載のイメージセンサー用トランジスタであることを特徴とする請求項１４に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳイメージセンサーに関し、特に、フォトダイオードから拡散ノード領域への電荷送信効率を増大させると共に、暗電流の発生を効果的に抑制することができるＣＭＯＳイメージセンサー及びイメージセンサー用トランジスタに関する。
【背景技術】
【０００２】
イメージセンサーは、大きくＣＣＤセンサーとＣＭＯＳイメージセンサーとに分けられ、これらの２つの装置は、基本的にシリコーンバンドギャップより大きいエネルギーの光によって分離された電子−ホールの対（pair）を利用し、一般的に、いずれか一方（電子またはホール）を集めることで、照射された光の量を推正する技法を利用している。
【０００３】
それらのうち、特にＣＭＯＳイメージセンサーは、ＭＯＳあるいはＣＭＯＳトランジスタのような能動素子を利用してセンサーチップの内部に増幅または信号処理をするブロックを有する集積化されたセンサーである。すなわちＣＭＯＳイメージセンサーは、各々のイメージピクセル内部で一般的なＣＭＯＳ素子を利用してフォトダイオード及びトランジスタを具現することによって、既存のＣＭＯＳ工程をほぼそのまま使用しているので、ピクセル外部ブロックに集積化されたイメージ信号処理及び検出部を有するようにすることができる長所がある。これは、ＣＣＤが必ず別途のチップでこのようなイメージ信号処理部を有しなければならない短所を克服し、集積化された構造を有することによって、多様なイメージセンサー構造を採用することができるだけでなく、多様な後続処理をすることができる方法を提供することができる。
【０００４】
ＣＭＯＳイメージセンサーのうち多く使用される構造のうち１つは、図１のように４つのトランジスタからなる構造である。上記構造では、光感知手段であるフォトダイオード（ＰＤ）と４つのＮＭＯＳトランジスタとが１つの単位ピクセルを構成する。４つのＮＭＯＳトランジスタのうちトランスファートランジスタＴｘは、フォトダイオードＰＤで生成された光電荷を拡散ノード領域ＦＤに運送する役目をし、リセットトランジスタＲｘは、信号検出のために前記拡散ノード領域ＦＤに貯蔵されている電荷を排出する役目をし、ドライブトランジスタＤｘは、ソースフォロワ（Source Follower）としての役目をし、スィッチトランジスタＳｘは、スイッチング（Switching）及びアドレッシング（Addressing）のためのものである。
【０００５】
前記トランスファートランジスタＴｘがターンオフされた状態で前記フォトダイオードＰＤ領域の表面に光が加えられれば、ホールと電子の分離が発生し、発生したホールは、連結された接地に流れて除去され、フォトダイオードＰＤ領域には、電子が蓄積される。前記トランスファートランジスタＴｘは、トランスファートランジスタゲート１１１に適切な電圧を加えることによって、光により前記フォトダイオード領域ＰＤに蓄積された電子を拡散ノード１３１に移す伝送チャネルとしての役目を行い、また、受光前にフォトダイオードＰＤ領域の電子を完全に除去するリセット機能を行う。拡散ノード１３１は、拡散キャパシタンス１１４とドライブトランジスタＤｘのゲートキャパシタンスによって設けられ、このノードの電圧は、リセットトランジスタＲｘによってリセットされる。すなわち、フォトダイオードＰＤ領域の電子をもたらす直前にリセットされるか、または、フォトダイオードＰＤ領域をリセットするために拡散ノード１３１にリセット電圧が加えられる。
【０００６】
２次元のイメージを得るために１つの列を選択するために、スイッチトランジスタＳｘのゲート１４１を介して電圧を加える方式を取る。特に１つのピクセルは、１つの電流源１５０によってバイアスされ、この電流源は、ドライブトランジスタＤｘとスィッチトランジスタＳｘを動作させて、拡散ノード１３１の電圧値を出力ノード１４２から読み出すことができるようにする。
【０００７】
上記構造のピクセルの最大の特徴は、光を受光する部分、すなわちフォトダイオードＰＤ領域と、これを電圧に変換する部分、すなわち拡散ノード１３１とが分離されており、前記２つの領域のキャパシタンスの比を活用して光に対する感度を優秀に調整することができる。すなわち拡散ノード１３１のキャパシタンスを一定にした状態で検出部、例えばフォトダイオードの面積を増加させることができるので、これを利用して相対的に光に対する感度が調整可能になる。
【０００８】
図２は、このような構造のピクセルの素子の断面図である。図１の構造のうちフォトダイオード領域ＰＤ、トランスファートランジスタＴｘ、拡散ノード１３１を中心に示し、他の部分は省略されている。トランスファートランジスタＴｘは、ゲート２１０とゲート酸化膜２２０及びｐ型基板２６０からなり、フォトダイオードＰＤ領域は、フォトダイオードドーピング領域２５０と表面（surface）ｐタイプドーピング領域２３０とからなり、拡散ノード１３１は、ｎ＋であって、拡散ノード２４０からなる。
【０００９】
Manabeが“Active pixel cell using negative to positive voltage swing transfer transistor”の題目の特許文献１で言及したように、暗電流の原因になるフォトダイオードの漏洩電流を減少させることは、ダイオードの表面ポテンシャルをＰウェル（well）やｐタイプ基板（substrate）にＰ＋層を利用して連結することによって達成されることができる。つまり、基板のｐドーピング領域よりさらに低いポテンシャルを維持することによって、表面の電圧を完全な接地電位になるように制御し、これにより、電位差が加えられないようにすることによって、暗（dark）電流の発生を抑制させる。
【００１０】
また、このような構造のフォトダイオードは、光信号の大きさを大きくするために、光電子を最大限収容できるようにしなければならないし、このために、フォトダイオードに貯蔵される電子の数を最大にしなければならない。この電子数をウェルキャパシティ（well capacity）とも言う。しかし、一般的にフォトダイオードの容量を大きくする場合、電荷の不十分な伝送に起因してイメージラグが発生することができる。フォトダイオードの容量を大きくする方法の１つが、完全空乏時の電圧、すなわちピンニング（pinning）電圧を高める方法であり、この方法は、電荷の不十分な伝送を増加する要因になる。
【００１１】
TeranishiがＩＥＤＭで１９８２年に発表した非特許文献１のように、ゲートターンオン電圧に比べて高いピンニング電圧は、トランジスタの動作をサブしきい（subthreshold）領域に作り、この場合、不十分なリセット及びトランスファー過程によりイメージラグ（lag）問題を発生させるようになる。このようなノイズ成分は、比較的一定の値を有するようになるが、照度が減少するにつれて信号が小さくなって、相対的に低い照度状況で信号対雑音比ＳＮＲを大きく減少させて、イメージ品質を悪化させる理由になる。したがって、低い照度でもイメージ品質の低下を帽子するためには、イメージラグ現象は最大限抑制されなければならない。このような現象は、最適化されないジャンクションプロフィール（junction profile）で一層容易に発生する。しかし、最適化されたジャンクションプロフィールを有する場合でも、一部の条件では不十分なリセットまたはピンニングされた（pinned）フォトダイオードのＮウェルでの不十分な電荷空乏が発生し、これにより、イメージラグが発生する。結果として、最近までフォトダイオードのドーピング条件及び特にフォトダイオードとトランスファーＴＸトランジスタとの境界の設計及び工程条件は、イメージピクセルの設計において非常に重要な設計パラメータとして認識されている。
【００１２】
特に、低電力環境に適用するために電源電圧をさらに低くするにしたがって、このようなＣＭＯＳ工程及び素子のスケーリングは前記問題点を悪化させる。それらのうち最も問題になるものは、低い動作電圧、例えば２．５Ｖまたはそれより低い電圧条件では、このようなフォトダイオードを充分に空乏させないＮウェルの不完全空乏状態になる可能性が非常に高い。これは、前述した理由に起因してイメージラグを発生させ、このようなイメージラグは、低い照度でＳＮＲを悪化させる原因になる。したがって、最近の技術は、このような低い電源電圧でも高い電荷収集能力（charge蓄積capabilities）と、低電圧動作でもフォトダイオードの十分なリセット方法の開発に焦点が合わせられている。
【００１３】
この問題をさらに詳しく記述すれば、特にスケーリングによって電源電圧が低くなる場合、既存の構造の場合、５Ｖや３．３Ｖで充分にピンドフォトダイオードＰＰＤを空乏させることができるといっても、新しい集積回路工程で１．８Ｖや１．３Ｖがレール（rail）電圧の場合、充分に空乏させないことがある。この問題は、トランスファートランジスタがフォトダイオードのリセット電圧、すなわちピンニング（pinning）電圧以前にターンオフされるか、または、サブしきい領域に入りながらフォトダイオードリセット電圧がこれ以上上がることができない条件になるからである。この問題を解決するために、トランスファートランジスタのしきい電圧を低く提供することによって、このような不十分なリセット問題を解決することができるが、これにより、ピンドフォトダイオードのウェルキャパシティが減少し、同時にオフされる時の十分なインピーダンスを発生させないので、さらにウェルキャパシティが減少するようになる。言い換えれば、完全で且つ速く電子をリセットするか、またはトランスファーするために、トランスファートランジスタのしきい電圧を低減する場合、トランスファートランジスタをオフする時、十分なバリアーを形成しないので、ウェルキャパシティが減少する。これと反対に、トランスファートレジストのしきい電圧を高める場合、十分なバリアーを形成し、ウェルキャパシティが大きく増加することができるが、この場合は、電子がサブきしい領域でリセットされ、トランスファーされる場合なので、不十分な空乏が発生する。
【００１４】
上記問題を解決するために提案されたさらに他の従来の技術は、次の通りである。
【００１５】
Teranishiの提案（非特許文献１）は、フォトダイオードのドーピング濃度を低減して、トランスファートランジスタがオフされる前にフォトダイオードが完全に空乏されるようにするものである。すなわちトランスファートランジスタが高くなったフォトダイオードの電圧によってサブきしい領域として動作する以前に、フォトダイオードを完全に空乏させることができるようにしきい電圧を低減し、イメージラグのような現象をなくしたものである。また、フォトダイオードの表面をｐ＋でインプラント処理し、表面の欠陷を最大限抑制して暗電流（dark current）を低減した。このような方法を利用することによって、イメージラグを抑制し、低い照度でもイメージ品質の悪化を防止することができた。しかし、この方法は、低い電源電圧でも継続的に使用することができない。なぜならば、フォトダイオードは、低いドーピングを有していて、これ以上ピンニング電圧を低減することが困難であるだけでなく、トランスファートランジスタに加えられる電圧が非常低いからである。
【００１６】
さらに他の解決方法として、トランスファートランジスタのチャネルに追加的にｎ−タイプドーパントでドーピングし、トランスファートランジスタを空乏（depletion）モードで動作させる方法がManabeによって提案されたことがある（特許文献１）。例えば、しきい電圧を−０．７Ｖとすれば、−１．８Ｖから＋１．８Ｖにスイング（swing）をすれば、ｏｎとｏｆｆを切り替えることができる。この方法は、負の電源が必要であるが、この時、必要な負の電源は、正の電源で電荷ポンピング方法によって集積回路で生成して使用することができる。この方法は、しきい電圧を低減することによって、同一のトランスファートランジスタのゲート電圧にもかかわらず、さらに大きいゲートオーバードライブ電圧がかかるようにすることで、安定的にフォトダイオードとトランスファーチャネル間のバリアーを克服することができ、したがって、フォトダイオードを充分に空乏することができる。また、トランスファートランジスタをオフする時、チャネルをホールによって蓄積されるようにすることができ、条件によってチャネルの欠陷から発生する暗電流を低減することができる。しかし、提案された構造は、ウェルキャパシティを改善していないし、実際具現によっては、暗電流が増加することもできるという制限事項が存在する。
【００１７】
動作電圧が低くなるにつれて発生する最大の問題は、トランスファートランジスタのターンオン電圧がトランスファートランジスタのしきい電圧より充分に高くないため、フォトダイオードが充分に空乏される前にサブしきい（subthreshold）領域に移行することが問題である。これを解決するために、トランスファートランジスタのしきい電圧を低減する場合、上記問題を解決することもできるが、トランスファートランジスタがオフの場合に、トランスファートランジスタが十分なバリアーを形成することができないため、フォトダイオードに集めることができる電子の容量が減少する。上記提示された従来技術では、ウェルキャパシティと空乏効率を同時に改善することができないので、前記問題点に対する適当な解決策になることができなかった。
【００１８】
さらに他の暗電流の発生原因としてＳＴＩ（Shallow Trench Isolation）がある。シャロートレンチアイソレーション（shallow trench isolation：ＳＴＩ）は、画素、素子または回路を互いにアイソレーションさせるために使用されることができる技術の一種である。ＳＴＩのアイソレーション性能を強化するために、前記トレンチの直下領域のシリコーン基板にイオンを注入する。ところが、前記トレンチ直下領域のイオン注入は、高い電流漏洩をもたらし、これは、暗電流として作用するようになる。
【００１９】
前述のようなＳＴＩで発生する暗電流減少技法がmicronによって提案された特許文献２（「シモスイメージセンサー内で暗電流を減少させるためのアイソレーション技術」）。一般的にＳＴＩでアイソレーションのために、トレンチの直下領域のシリコーン基板にイオンを注入することができる。しかし、例えば非特許文献２で開示されたS. Nagなどの論文で言及されたように、トレンチ下部のイオン注入に関連した短所は、前記トレンチ下部のイオン注入が高い電流漏洩をもたらすことができることである。特に、前記トレンチの端部に近接する基板にイオンを注入する時、電流漏洩が活性素子領域とトレンチ間の接合で発生する可能性がある。
【特許文献１】米国特許公開２００５／００１７１５５Ａ１号明細書
【特許文献２】大韓民国特許公開公報１０−２００５−００６１６０８
【非特許文献１】N. Teranishi, A. Kohono, Y. Ishihara, E. Oda, and K.Rai, “No Image Lag Photodiode Structure in the Interline CCD Image Sensor,” In IEDM 1982, pp.324-327
【非特許文献２】“comparative Evaluation of Gap-Fill Dielectrics in Shallow Trench Isolation for sub-0.25um Technologies” IEEE IEDM,  pp.841-8441996
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、上記問題点を解決するために案出されたもので、その目的は、低電圧動作下でもフォトダイオードを充分に空乏させることができるイメージセンサー用トランジスタ及びこれを採用したイメージセンサーを提供することにある。
【００２１】
また、本発明の他の目的は、オフ状態である時、フォトダイオードに対する十分なバリアーを付与することができるイメージセンサー用トランジスタ及びこれを採用したイメージセンサーを提供することにある。
【００２２】
また、本発明のさらに他の目的は、ウェルキャパシティと空乏効率を同時に改善することができるイメージセンサー用トランジスタを具備するイメージセンサーを提供することにある。
【００２３】
また、本発明のさらに他の目的は、暗電流の発生を抑制することができる構造を有するイメージセンサー用トランジスタ及びこれを採用したイメージセンサーを提供することにある。
【００２４】
また、本発明のさらに他の目的は、ＳＴＩによって発生する暗電流を減少させることができるイメージセンサーを提供することにある。
【課題を解決するための手段】
【００２５】
上記目的を達成するための本発明の第１思想を適用したイメージセンサーは、ゲートオキサイド下部の一部または全部にホール蓄積を起こすことができる構造を有するトランスファートランジスタを含む感光ピクセルと、前記トランスファートランジスタのターンオフ区間の一部または全部の区間の間に、前記ゲートに負（−）のオフセット電位を加えるセンシング制御部と、を含むことを特徴とする。
【００２６】
上記目的を達成するための本発明の第２思想を適用した第１トランスファートランジスタは、フォトダイオードの表面ｐタイプ領域とフォトダイオードから拡散ノードへの電荷伝送チャネルとの間に形成され、フォトダイオードの表面ｐタイプ領域と異なるドーピングパターンを有するｐタイプドーピング部と、前記ｐタイプドーピング部及び前記電荷伝送チャネルの上部に位置するゲートオキサイドと、前記メインゲートオキサイドの上部に位置するゲート電極と、を含むことを特徴とする。
【００２７】
上記目的を達成するための本発明の第２思想を適用した第２トランスファートランジスタは、フォトダイオードから拡散ノードへの電荷伝送チャネルの上部に位置するメインゲートオキサイドと、前記メインゲートオキサイドの上部に位置するメインゲート電極と、前記メインゲートオキサイドに連続し、前記フォトダイオードの一部領域と重なるように位置するサブゲートオキサイドと、前記メインゲート電極に連続し、前記サブゲートオキサイドの上部に位置するサブゲート電極と、を含むことを特徴とする。
【００２８】
上記目的を達成するための本発明の第３思想を適用したイメージセンサーは、拡散ノードと、フォトダイオードと、前記拡散ノードと前記フォトダイオードとの間に電荷伝送チャネルを形成するためのトランスファートランジスタと、前記トランスファートランジスタのゲート電極と電気的に連結され、前記フォトダイオード領域のうち暗電流が発生する一部領域と絶縁された状態で重なる暗電流除去電極と、を含むことを特徴とする。
【００２９】
本発明は、暗電流の減少などのイメージセンサーの性能を向上させるために、次のような３つの思想によって改善を加えた。
【００３０】
上記本発明の第１思想による主な改善点は、フォトダイオードに光が加えられる領域である光集積（light integration）領域に負のオフセット電位をトランスファートランジスタまたは別途に追加されたそれに相当するトランジスタに加えることによってバリアーを高め、ウェルキャパシティを向上させることもでき、同時に付近に形成された蓄積（accumulated）されたホール（hole）によってこの付近に位置するトラップ（trap）を非活性化（deactivate）し、暗電流を減少させることにある。低いしきい電圧を使用するトランスファートランジスタを利用可能にすることによって、高いオーバードライブ電圧が可能な構造によって十分な（complete）フォトダイオードリセットが可能である（すなわちトランスファートランジスタが十分な電荷伝達を行う）。また、フォトダイオードをリセットする場合、低い電圧でフォトダイオードを一次的に空乏させた（deplete）後、外部ターミナルによってバリアーを高めてリセットする方式を取ることによって、リセット時にウェルキャパシティの効率を高めることができる。  
【００３１】
上記本発明の第２思想による主な改善点は、前記第１思想による負のオフセット電位の印加効果を極大化するために、フォトダイオード受光部の一部領域と重なるように位置するトランスファートランジスタ形成用サブゲートオキサイドを具備することにある。
【００３２】
上記本発明の第３思想による主な改善点は、フォトダイオード受光部のトレンチ付近領域の受光を制限することによって、トレンチ領域による暗電流を減少させることにある。
【発明の効果】
【００３３】
以上説明したように、本発明によってイメージセンサーを実施すれば、フォトダイオードの暗電流の生成を抑制させることができるだけでなく、フォトダイオード周辺トランジスタ、例えばＣＭＯＳイメージセンサーのトランスファートランジスタの遷移（transient）区間で及ぶ暗電流の影響を抑制することができるので、イメージセンサーの最大特性を利用することができる効果がある。
【００３４】
すなわち本発明は、トランスファートランジスタがオフ状態である時は、十分なバリアーを形成し、フォトダイオードに電子を良好に集めることができ、オン状態である時は、バリアーを充分に低減し、トランスファートランジスタがしきい電圧に到逹する前にフォトダイオードを充分に空乏（fully depleted）する効果がある。
【００３５】
特に、オフ状態で十分なバリアー（barrier）をＴＸトランジスタのオフ電圧に負の電圧を加えて形成することができるということは、ウェルキャパシティの増加を意味する。素子の設計及び工程構造上、ＴＸトランジスタ下部のバリアーが減少し、ウェルキャパシティが減少することができるが、この場合、本発明に係る負の電圧を加える技術によって、減少したウェルキャパシティをさらに増大させることができる。
【００３６】
また、一定の領域のトラップを一定の時間の間に不活性化させることによって、結果として、暗電流を低減することができる効果がある。
【００３７】
また、蓄積に必要なゲートを、別途のトランジスタを追加することなく、既存のトランジスタ、例えば４つのトランジスタで構成されたＣＭＯＳイメージセンサーのトランスファートランジスタを活用することによって、イメージセンサーの最も重要な要素であるフィルファクター（fill factor）を減少させないことが可能なので、他の光特性を維持したまま、暗電流の減少及びウェルキャパシティの増加効果を奏することができる。
【００３８】
また、さらに優秀な光特性のために光センシング部分、例えばＣＭＯＳイメージセンサーのフォトダイオード付近に別途のトランジスタ（またはＭＯＳ キャパシタ）を設け、この部分に信号を加えることによって、追加的な特性改善を図ることができる。この時、ゲートの構造は、その効果がシリコーン表面に蓄積されやすい構造を採択すれば良い。
【００３９】
また、このような既存のトランジスタを利用する場合、または追加された構造を利用する場合、印加される信号をトランスファートランジスタゲートの信号のように使用することによって、ピクセルのドライブアドレス配線を従前のように維持することができ、既存の構造のようなチップ高さと面積を維持することができる長所がある。
【００４０】
また、トランスファートランジスタのチャネルドーピングを低減し、さらに低いしきい電圧のトランスファートランジスタを利用してピクセル特性を改善することができる効果もある。
【発明を実施するための最良の形態】
【００４１】
以下、添付の図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳しく説明する。しかし、本発明は、様々な相異なる形態で具現されることができ、下記実施例に限定されるものではない。
【００４２】
（実施例１）
図３は、４トランジスタピクセル構造に本発明の思想を適用した実施例である。本実施例では、本発明の思想をトランスファートランジスタに適用したものに具体化して説明するが、これは、説明の便宜のために、最も効果が高いトランスファートランジスタを例示するものに過ぎず、イメージセンサー内の他のトランジスタ素子（特に電荷伝達の機能を有するリセットトランジスタ）にも適用が可能であり、これも本発明の権利範囲に属することは自明である。
【００４３】
図３では、４−トランジスタピクセル構造においてフォトダイオードＰＤ、トランスファートランジスタＴｘ及びフローティング拡散領域１３１のみを示し、図示のトランスファートランジスタＴｘは、ゲート３１０と、ゲート酸化膜３２０、及びｐ型基板３６０からなり、フォトダイオード領域ＰＤは、フォトダイオード（ｎタイプ）ドーピング領域３５０と表面ｐタイプドーピング領域３３０とからなり、拡散ノード３４０は、ｎ＋タイプからなる。この時、表面ｐタイプドーピング領域３３０と隣接してトランスファートランジスタに接するｐタイプドーピング領域３３２を形成したが、本実施例では、前記ｐタイプドーピング領域３３２にホールを蓄積（accumulation）することを利用してイメージセンサーの性能向上を図る。
【００４４】
前記ホール蓄積による性能向上を詳しく説明する。まず、４−トランジスタピクセル構造においてトランスファートランジスタがオフ状態であるターンオフ区間のうちフォトダイオードに光が加えられる区間を集光（integration）区間であると定義する。
【００４５】
前記集光区間にトランスファートランジスタのゲート３１０に一定の負のオフセット電位を加え、これにより、ゲート酸化膜３２０を介してトランスファートランジスタに接するｐタイプドーピング領域３３２にホールを蓄積することができるようにする。この場合、トランスファートランジスタに接するｐタイプドーピング領域３３２でトラップが非活性化され、電子−ホールの対が減少し、暗電流が減少するようになる。また、トランスファートランジスタがオフされる区間に加えられたゲート３１０の電圧は、ゲート酸化膜３２０下部のポテンシャルバリアーを増加させて、フォトダイオードに集めることができる電子のウェルキャパシティを増加させるようになる。
【００４６】
図示の構造のトランスファートランジスタを製造する方法は様々なものがあり得るが、それらのうち従来技術によるイメージセンサー製造工程の修正を最小化することができる製造方法は、次の通りである。一般的なフォトダイオードのｐタイプレイヤ３３０は、ゲートオキサイドの形成後、ホウ素のようなｐタイプドーパンド物質をインプラントして形成することが一般的であるが、この時、後続の熱処理工程などによって前記インプラントされたドーパント物質の境界部の一部がゲートオキサイドの下部に拡散（out diffusion）される現象が発生する。従来技術の場合には、前記ドーパント物質の拡散を最小化させるために努力したが、本実施例では、前記ドーパント物質の拡散を最大化させて、前記ゲート電極３１０と重なるｐタイプ領域３３２を形成する。すなわち前記フォトダイオードの２つのｐタイプレイヤ３３０、３３２のうち前記ゲート電極３１０と重なる領域３３２を前記ドーパント物質の水平方向の拡散作用によって形成する。
【００４７】
本実施例のトランスファートランジスタの他の製造方法として、前記ゲート電極３２０を形成する前に、別途の適切なリソグラフィ工程及び後続の適当な積層工程によって、前記ゲート電極３１０と重なるｐタイプ領域３３２をフォトダイオード本来のｐタイプ領域３３０と一体に形成するか、又は、独立して形成することができる。
【００４８】
後者の場合、前記ｐタイプドーピング領域３３２は、フォトダイオードの表面ｐタイプドーピング領域とは異なるパターンでドーピングされる。フォトダイオードの表面ｐタイプドーピング領域は、感光効率及び／またはリセット効率のために二重ドーピング以上の若干複雑なドーピングで形成されることが一般的である。本発明の思想によるｐタイプドーピング領域３３２は、ホールの蓄積及び電荷伝達効率を高めるためのもので、これに有利な方式でドーピングが行わなければならないし、二重ドーピングを必要としないことができ、前記表面ｐタイプ領域２３０のような薄い厚さを有することを必要としないことができる。後者の場合、ゲートオキサイド３２０下部のｐタイプドーピング領域３３２によるトラップ除去効果を最大化することができる。
【００４９】
前述のような構造のトランスファートランジスタのゲートに従来技術と同一のスイッチング信号を印加すれば、上記のような本発明の改善効果が発生しない。前記トランスファートランジスタの改善効果を誘発するスイッチング信号波形の例を図４に示した。図４では、理解の便宜のために、前記スイッチング信号波形とともに既存のスイッチング信号波形を示した。
【００５０】
既存のトランスファートランジスタのゲートに加えられる信号ＴｘＰ＿ｐとリセットトランジスタに加えられる信号ＲｘＰは、電源電位Ｖｏｎと接地電位Ｖｏｆｆを有する。時間別で見れば、フォトダイオードのリセット区間４４２と、拡散ノードリセット区間４４４と、光子による電子の蓄積区間（集光区間）４４８と、フォトダイオードに累積された電子を拡散ノードに移す区間４４６とに分けることができる。追加的にリード（read）区間４４９が存在し、この時は、いろいろなピクセルが順に読み出される区間に該当し、一般的に光子による電子の蓄積区間４４８より短い。
【００５１】
本発明の思想を具現するためのスイッチング信号の波形は、トランスファートランジスタに光子による電子の蓄積区間４４８の間にトランスファートランジスタのゲートに接地電位Ｖｏｆｆではない負（−）のオフセット電位Ｖｏｓを加えるものである。前記図面では、リード区間４４９でも同じオフセット電位Ｖｏｓを加えたが、具現によっては、接地電位Ｖｏｆｆなど他の電位を加えることもできる。前記負のオフセット電位は、約−０．１Ｖと−１．０Ｖとの間で最もトラップの非活性化程度が優秀な地点に確定することが、最適の性能を得ることができる。
【００５２】
本発明で使用するオフセット電位は、電源電位に比べて小さい絶対値の負の電位を要求するので、オフセット電位を生成するのに必要な回路構成の負担が大きくない。
【００５３】
前述のようなスイッチング信号波形の変形は、本発明の第１思想によるものであるが、前記スイッチング信号波形は、前記第１実施例のトランスファートランジスタだけでなく、下記第２実施例のトランスファートランジスタにも同一に適用することができ、ゲート電極の下部にｐタイプ領域が存在する形態の他のトランスファートランジスタにも適用することができる。
【００５４】
（実施例２）
本実施例は、図４に示したトランスファートランジスタの制御方法に一層適合するように最適化された積層構造を有するトランスファートランジスタに関する。本実施例でも、本発明の思想をトランスファートランジスタに適用したものに具体化して説明するが、これは、説明の便宜のために、最も効果が高いトランスファートランジスタを例示するものに過ぎず、イメージセンサー内の他のトランジスタ素子（特に電荷伝達の機能を有するリセットトランジスタ）にも適用が可能であり、これも本発明の権利範囲に属することは自明である。
【００５５】
図５に示したトランスファートランジスタは、フォトダイオードから拡散ノードへの電荷伝送チャネルの上部に位置するメインゲートオキサイド５２０と、前記メインゲートオキサイド５２０の上部に位置するメインゲート電極５１０と、前記メインゲートオキサイド５２０に連続し、前記フォトダイオードの一部領域と重なるように位置するサブゲートオキサイド５２２と、前記メインゲート電極５１０に連続し、前記サブゲートオキサイド５２２の上部に位置するサブゲート電極５１２とを含む。
【００５６】
前記図３の第１実施例と同様に、トランスファートランジスタは、ゲート５１０、ゲート酸化膜５２０、及びｐ型基板５６０からなり、フォトダイオード領域は、フォトダイオードドーピング領域５５０と表面（surface）ｐタイプドーピング領域５３０とからなり、拡散ノードは、ｎ＋であって、拡散ノード５４０からなる。また、表面ｐタイプドーピング領域５３０と隣接してトランスファートランジスタに接するｐタイプドーピング領域５３２が形成されている。本実施例は、トランスファートランジスタに接するｐタイプドーピング領域５３２にホール蓄積が良好に行われるようにし、また、メインゲート電極５１０に加えなければならないオフセット電位を０Ｖに近い値を有するようにするために、薄い酸化膜からなるサブゲートオキサイド５２２を具備することができる。前記薄い酸化膜からなるサブゲートオキサイド５２２は、光に対する透過性が高いため、覆っている下部のフォトダイオード領域に光を効率的に伝達することができる。
【００５７】
また、トランスファートランジスタゲート電極５１０と隣接するか、または連結された別途のサブゲート電極５１２を前記ゲート電極５１０と同じ物質で形成することもできるが、導電性がある他の物質、例えばＩＴＯのような透明電極で形成することによって、相対的に別途のゲート５１２下部のフォトダイオードドーピング領域５５０でも光子を吸収するようにし、光に対する感度を高めることが好ましい。
【００５８】
本実施例のトランスファートランジスタの製造において、図示のように２つの表面ｐタイプドーピング領域５３０、５３２を別々に製造し、ゲートオキサイド下部のｐタイプドーピング領域５３２によるトラップ除去効果を最大化するように具現することもできるが、２つの表面ｐタイプドーピング領域５３０、５３２は、一体型にして、従来技術とほぼ同一の方式で製造することが製造効率面において好ましい。前記サブゲートオキサイド５２２及びサブゲート電極５１２は、適切なリソグラフィ工程及び後続の適当な積層工程によって製造されることができる。
【００５９】
本実施例のトランスファートランジスタを使用する４トランジスタＣＭＯＳイメージセンサーを具現すれば、図４に示した前記第１実施例の場合と同一の波形のスイッチング信号がゲートに加えられ、前記イメージセンサーの動作も前記第１実施例の場合と同一なので、これに対する詳細な説明は省略する。
【００６０】
（実施例３）
本実施例は、本発明の第３思想を適用して暗電流を抑制しようとする目的で最適化された構造を有するイメージセンサーに関する。このような最適化変形は、イメージセンサーの全部あるいは選択的に一部が実施されることができる。
【００６１】
図６に示したイメージセンサーは、拡散ノード領域６２０と、フォトダイオード領域６１０と、前記拡散ノードとフォトダイオードとの間に電荷伝送チャネルを形成するためのトランスファートランジスタと、前記トランスファートランジスタのゲート電極６３０と電気的に連結され、前記フォトダイオード領域のうち暗電流が発生する一部領域と絶縁された状態で重なる暗電流除去電極６４０とを含む。
【００６２】
前記暗電流除去電極６４０は、ＩＴＯのような透明電極で形成し、暗電流除去電極６４０下部のフォトダイオード領域６１０での光子吸収効率を高めることがより好ましく、重なった前記フォトダイオード領域６１０との電気的絶縁状態を確保するために、その下面にオキサイド層を形成することが好ましい。
【００６３】
拡散ノード６２０とフォトダイオード領域６１０との間にトランスファートランジスタが形成される。前記トランスファートランジスタのゲート電極６３０と連結される付加的な電極６４０を形成し、ウェルキャパシティを増加させるか、暗電流を減少させようとする部位に連結することができる。ここでは、フォトダイオード境界部を覆う形態で暗電流除去電極６４０を具現し、連結ライン６５０を用いてゲート電極６３０と連結されるように形成した。この以外にも、暗電流が発生し得る周辺区域にこのような除去電極を形成することができる。特に、図５のイメージセンサーに適用する場合には、付加ゲート電極５２２を図６の暗電流除去電極６４０で具現することができる。
【００６４】
特に、イメージセンサーのＳＴＩ（shallow trench isolation）のような区域上に形成し、暗電流を効果的に低減することができる。このように形成されたイメージセンサーの場合、暗電流遮断電極６４０によって暗電流の発生を効果的に防止することができるので、トレンチの下部に高いドーピングを許容する。トレンチの下部の高いドーピングは、アイソレーションを助ける特徴があり、ＣＭＯＳイメージセンサーの場合、電子の貯蔵容量（ウェルキャパシティ）は、さらに高くなる。追加的にシリコーンを含む充填材を利用する場合、そうではない場合より２０００〜２５００Åよりもさらに深くトレンチを形成することができるので、高いクロストークアイソレーションを改善する効果をも期待することができる。
【００６５】
前記暗電流遮断電極６４０及びその下面のオキサイド層は、適切なリソグラフィ工程及び後続の適当な積層工程によって製造されることができる。また、本実施例のトランスファートランジスタを使用する４トランジスタＣＭＯＳイメージセンサーを具現すれば、図４に示した前記第１実施例の場合と同一の電圧波形のスイッチング信号ＴｘＰ＿ｉがゲートに加えられ、前記イメージセンサーの動作も前記第１実施例の場合と同一なので、これに対する詳細な説明は省略する。
【００６６】
前記第１実施例または第２実施例のイメージセンサーの改善点と前記第３実施例の改善点は、互いに両立し得る関係なので、前記第１実施例の特徴と第３実施例の特徴を有するイメージセンサーまたは前記第２実施例の特徴と第３実施例の特徴を有するイメージセンサーが製作可能であることは、前記内容から容易に導き出される事項であり、その詳細な説明は省略する。
【００６７】
但し、本実施例のトランスファートランジスタを前記第１または第２実施例に係るトランスファートランジスタで具現し、前記トランスファートランジスタのゲート電極に図４のＴｘＰ＿ｐのようなスイッチング信号を印加する場合の、４４９、４４８区間での負のオフセット電位の印加は、前記第１／第２実施例に係るトラップの非活性化効果を得ることができるだけでなく、本実施例の暗電流除去電極６４０の暗電流除去効果をさらに増進させる長所があることを明らかにしておく。
【００６８】
図７は、図４に示したセンシング制御方法を行うための感光ピクセル及び関連制御ブロックを含むイメージセンサーの構造を示し、図示の構成のうち本実施例の特徴を具現するセンシング制御部は、パルス形成ブロック２０００である。
【００６９】
前記パルス形成ブロック２０００は、従来のイメージセンサーに印加されるＲＸ、ＴＸ信号を入力され、図４に示したようなＴｘＰ＿ｉ、ＲｘＰ信号を生成することによって、前記トランスファートランジスタのゲートに加えられるターンオフ電圧に負のオフセットを付与するようになる。
【００７０】
以上のように、詳細な説明と図面を参照して本発明の実施例を開示した。用語は、ただ本発明を説明するための目的で使用されるものであり、意味限定や特許請求の範囲に記載した本発明の範囲を制限するために使用されるものではない。それで、本技術分野における通常の知識を有する者にとって今後多様な変形及び均等な他の実施例が可能であることが自明であろう。
【図面の簡単な説明】
【００７１】
【図１】一般的な４トランジスタイメージセンサーの構造を示す回路図である。
【図２】従来技術に係るイメージセンサーのトランスファートランジスタ付近の積層構造を示す断面図である。
【図３】本発明の一実施例に係るイメージセンサーのトランスファートランジスタ付近の積層構造を示す断面図である。
【図４】本発明に係るトランスファートランジスタゲートに印加されるスイッチング信号の一実施例を示す波形図である。
【図５】本発明の他の実施例に係るイメージセンサーのトランスファートランジスタ付近の積層構造を示す断面図である。
【図６】本発明のさらに他の実施例に係るイメージセンサーのレイアウト構造を示す平面図である。
【図７】本発明の一実施例に係るＣＭＯＳイメージセンサーの構造を示す回路ブロック図である。
【図１】
2009518849.tif 000003
【図２】
2009518849.tif 000004
【図３】
2009518849.tif 000005
【図４】
2009518849.tif 000006
【図５】
2009518849.tif 000007
【図６】
2009518849.tif 000008
【図７】
2009518849.tif 000009
【国際調査報告】
2009518849.tif 000010
2009518849.tif 000011