(57)【要約】  半導体の製造方法は、埋め込み酸化物（ＢＯＸ）層（１０２）の上のエッチング停止層（ＥＳＬ）（１０９）と、ＥＳＬの上の活性半導体層（１０５）とを形成することを含む。活性半導体層の上にゲート電極（１１２）が形成される。ＥＳＬを露出するために、活性半導体層のソース／ドレイン領域のエッチングが行われる。ＥＳＬ上にソース／ドレイン・ストレッサが（１３０）形成される。ＥＳＬでは、ソース／ドレイン・ストレッサによってトランジスタチャネル（１１５）に応力が加えられる。ＥＳＬの形成には、約約３０ｎｍ以下の厚さを有するシリコンゲルマニウムＥＳＬをエピタキシャル成長させることが含まれ得る。好適には、ＥＳＬのエッチングレートに対する活性半導体層のエッチングレートの比は１０：１を超える。ソース／ドレイン領域をエッチングするために、約７５℃の温度まで加熱されたＮＨ４ＯＨ：Ｈ２Ｏ溶液を用いてウェットエッチングが行われ得る。ＥＳＬは、第１の百分率のゲルマニウムを有するシリコンゲルマニウムであってもよい。ソース／ドレイン・ストレッサは、Ｐ型トランジスタ用の第２の百分率のゲルマニウムを有するシリコンゲルマニウムであってもよく、ｎ型トランジスタ用のシリコン炭素であってもよい。
2009532875.tif 000002
【特許請求の範囲】
【請求項１】
半導体の製造方法であって、
埋め込み酸化物（ＢＯＸ）層の上のエッチング停止層（ＥＳＬ）の上の活性半導体層を含む集積回路ウエハを形成することと、
前記活性半導体層のトランジスタチャネルの上にゲート誘電体の上のゲート電極を含むゲート構造を形成することと、
トランジスタチャネルの両側面に退けられたソース／ドレイン領域のエッチングを行い、前記ＥＳＬを露出するソース／ドレイン空隙を形成することと、
ソース／ドレイン・ストレッサを用いて前記ＥＳＬの上の前記ソース／ドレイン空隙を充填することと、前記ソース／ドレイン・ストレッサの格子定数は活性半導体層の格子定数と異なることと、
を含む方法。
【請求項２】
前記集積回路ウエハを形成することは、
ドナーウエハの半導体基板上に前記エッチング停止層を形成することと、
前記エッチング停止層上に誘電体層を堆積させることと、
前記ドナーウエハへ水素を注入し、前記ドナーウエハの前記半導体基板に損傷領域を形成することと、
ハンドルウエハの半導体基板上に誘電体層を堆積させることと、
ドナーウエハの誘電体層をハンドルウエハの誘電体層に接合することと、
前記損傷領域に沿って前記ドナーウエハを分断することと、
を含む請求項１に記載の方法。
【請求項３】
前記活性半導体層を形成することはシリコンを含み、前記ＥＳＬは半導体化合物を含む請求項１に記載の方法。
【請求項４】
前記半導体化合物は前記活性半導体層に擬似格子整合している請求項３に記載の方法。
【請求項５】
前記半導体化合物はシリコンゲルマニウム化合物Ｓｉ（１−Ｘ）ＧｅＸを含み、同シリコンゲルマニウム化合物中のゲルマニウムの百分率（Ｘ）は、約５〜１５％の範囲にある請求項４に記載の方法。
【請求項６】
前記ソース／ドレイン・ストレッサはシリコンゲルマニウム化合物Ｓｉ（１−Ｙ）ＧｅＹを含み、同シリコンゲルマニウム化合物中のゲルマニウムの百分率（Ｙ）はＸより大きい請求項５に記載の方法。
【請求項７】
前記ソース／ドレイン・ストレッサはシリコン炭素化合物を含む請求項４に記載の方法。
【請求項８】
前記集積回路ウエハを形成することは、前記活性半導体層および前記ＥＳＬを形成することを含み、前記活性半導体層と前記ＥＳＬとの間のエッチング選択性は１０：１以上である請求項１に記載の方法。
【請求項９】
前記活性半導体層はシリコンであり、前記ＥＳＬはシリコンゲルマニウムである請求項８に記載の方法。
【請求項１０】
前記ソース／ドレイン領域のエッチングを行うことは、約７５℃の温度まで加熱されたＮＨ４ＯＨ：Ｈ２Ｏ溶液中に前記集積回路ウエハを浸漬することを含む請求項９に記載の方法。
【請求項１１】
集積回路を形成することは、前記ＥＳＬの上に前記活性半導体層をエピタキシャル成長させることを含み、前記ソース／ドレイン空隙を充填することは、前記ソース／ドレイン空隙をエピタキシャル成長させることを含む請求項１に記載の方法。
【請求項１２】
半導体の製造方法であって、
ウエハの埋め込み酸化物（ＢＯＸ）層の上のシリコンゲルマニウムエッチング停止層（ＥＳＬ）と、シリコンゲルマニウムＥＳＬの上の活性半導体層とを形成することと、
活性半導体層のトランジスタチャネルの上のゲート電極を形成することと、
エッチング処理を用いて、トランジスタチャネルの両側面に配置された活性半導体層のソース／ドレイン領域のエッチングを行い、ＥＳＬを露出することと、
ＥＳＬに接し、かつ、トランジスタチャネルの両側面に配置されたソース／ドレイン・ストレッサを形成することと、ソース／ドレイン・ストレッサはトランジスタチャネルに応力を加えることと、
からなる方法。
【請求項１３】
シリコンゲルマニウムＥＳＬの層を形成することは、ＥＳＬをエピタキシャル成長させることを含む請求項１２に記載の方法。
【請求項１４】
前記シリコンゲルマニウムＥＳＬは前記活性半導体層に擬似格子整合している請求項１２に記載の方法。
【請求項１５】
ＥＳＬのエッチングレートに対する活性半導体層のエッチングレートの比は１０：１以上である請求項１２に記載の方法。
【請求項１６】
前記ソース／領域のエッチングを行うことは、約７５℃の温度まで加熱されたＮＨ４ＯＨ：Ｈ２Ｏ溶液中で前記ウエハのウェットエッチングを行うことを含む請求項１２に記載の方法。
【請求項１７】
ＥＳＬは第１の百分率のゲルマニウムを有するシリコンゲルマニウムを含み、ソース／ドレイン・ストレッサは、第１の百分率とは異なる第２の百分率のゲルマニウムを有するシリコンゲルマニウムからなる、請求項１２に記載の方法。
【請求項１８】
第２の百分率は第１の百分率より大きい請求項１７に記載の方法。
【請求項１９】
ソース／ドレイン・ストレッサはシリコン炭素からなる請求項１２に記載の方法。
【請求項２０】
半導体の製造方法であって、
埋め込み酸化物（ＢＯＸ）層の上のシリコンゲルマニウムエッチング停止層（ＥＳＬ）を形成することと、
ＥＳＬに接し、かつ、シリコントランジスタチャネルの両側面に側方に配置された、シリコンゲルマニウムまたはシリコン炭素のソース／ドレイン・ストレッサを形成することと、
トランジスタチャネルの上のゲート電極を形成することと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造の分野に関し、より詳細には、歪みトランジスタチャネルを用いる半導体の製造方法に関する。
【背景技術】
【０００２】
歪みトランジスタを用いる半導体の製造方法はよく知られている。通常、トランジスタチャネルは、チャネルのキャリア移動度を改良することによってトランジスタ性能を向上させるため、１つ以上の軸に沿って引張または圧縮応力を加えられる。チャネルに応力を加えるための１つの技術には、ソース／ドレイン・ストレッサ（ｓｔｒｅｓｓｏｒ）の使用が含まれる。ソース／ドレイン（Ｓ／Ｄ）ストレッサとは、トランジスタチャネル材料（通常はシリコン）の格子定数とは異なる格子定数を有するソース／ドレイン材料の使用を指す。Ｓ／Ｄストレッサは、通常、デバイスＳ／Ｄ領域のエッチングに続き、そのエッチングの行われたキャビティにおける歪みフィルムのエピタキシャル成長によってもたらされる。この種類のソース／ドレイン・ストレッサを形成することは、ソース／ドレインのエッチング処理の制御が困難であるために、問題となることがある。Ｓ／Ｄエッチングレートは、通常、ウエハを通じて異なり、デバイスフィーチャ密度の異なる領域に対しても変化する。その結果、エッチング処理には、望ましくないＳ／Ｄリセス深さの変動が伴う。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ソース／ドレイン・ストレッサを形成するための従来の技術に関連した処理変動性に対処する処理を実現することが望ましい。
【課題を解決するための手段】
【０００４】
一態様では、半導体の製造方法には、シリコン・オン・インシュレータ（ＳＯＩ）ウエハの活性層とＢＯＸ層との間に、エッチング停止層（ＥＳＬ）が組み込まれる。このＥＳＬによって、ソース／ドレイン・ストレッサの形成が容易となる。詳細には、ＥＳＬは、活性層とＥＳＬとの間で高い選択性を有するエッチング処理が利用可能な材料である。一実施形態では、活性層はシリコン活性層であり、ＥＳＬはシリコンゲルマニウムであり、ソース／ドレイン・ストレッサは、ＰＭＯＳトランジスタ用のシリコンゲルマニウムまたはＮＭＯＳトランジスタ用のシリコン炭素など、シリコンの格子定数とは異なる格子定数を有する半導体化合物である。ＥＳＬおよび非常に選択的なソース／ドレインエッチング処理を組み込むことによって、ソース／ドレイン・ストレッサを形成する従来の方法に関連した望ましくない変動性は、減少または除去される。本明細書に記載の半導体の製造方法の一態様は、活性半導体層とＢＯＸ層との間にＥＳＬを有するＳＯＩウエハの形成である。
【発明を実施するための最良の形態】
【０００５】
ここで図１〜６を参照する。図１〜６には、一実施形態によるそのようなウエハの製造における選択された段階を示している。示したシーケンスには、第１のウエハ（ドナーウエハ）を処理して、誘電体層、ＥＳＬおよび活性半導体層を含むスタックを形成することが含まれる。この処理には、ドナーウエハの基板を分断し、活性半導体層を形成することが含まれ得る。誘電体層は、第２のウエハ（ハンドルウエハ）の半導体基板上に堆積される。次いで、ドナーウエハの誘電体層がハンドルウエハの誘電体層に対し接合される。接合された誘電体層はＢＯＸ層を形成する。
【０００６】
まず図１を参照する。図１には、製造方法の中間段階における集積回路１００の部分的な断面図を示す。示した段階では、第１のウエハ（本明細書ではドナーウエハ９０と呼ぶ）の半導体バルク１０４の上にＥＳＬ１０９が形成されている。ＥＳＬ１０９は、好適には約５〜３０ｎｍの範囲の厚さ、さらに好適には約１０ｎｍ以下の厚さを有する、比較的薄い膜である。ＥＳＬ１０９の組成は、主として、そのエッチング特性により選択される。より詳細には、ＥＳＬ１０９は、好適には、半導体バルク１０４の材料に関してエッチング選択的な材料である。本開示の目的では、エッチング処理が一方の材料に対し非常に選択的であることが見出される場合、ある材料は別の材料に関してエッチング選択的である。好適な実施形態では、ＥＳＬ１０９と半導体バルク１０４との間の選択性は、好適には、１０：１より大きい。ＥＳＬ１０９についての第２の考慮事項は、トランジスタ性能に対しＥＳＬ１０９が有し得る効果である。
【０００７】
一部の実施形態では、半導体バルク１０４は結晶性シリコンであり、ＥＳＬ層は、半導体バルク１０４に擬似格子整合した（ｐｓｅｕｄｏｍｏｒｐｈｉｃ）半導体化合物である。それらの実施形態では、シリコンゲルマニウム化合物（Ｓｉ（１−Ｘ）ＧｅＸ）はＥＳＬ１０９に適した材料である。これは、シリコンゲルマニウムはシリコンに関して非常にエッチング選択的であるため、また、トランジスタチャネルの下のシリコンゲルマニウムの薄膜の存在は、トランジスタ特性に対し有益な効果を有し得るためである。これらの実施形態におけるＥＳＬ１０９のゲルマニウム含有量（Ｘ）は、好適には、約５〜１５％の範囲にあり、一部の実施形態では、図９に関して以下に記載するように、続いて形成されるシリコンゲルマニウムのソース／ドレイン・ストレッサ中のゲルマニウム含有量の関数である。
【０００８】
ここで図２を参照すると、ＥＳＬ１０９の上に、堆積その他によって誘電体層８６が形成されている。誘電体層８６は、完成した集積回路において、ＢＯＸ層のうちの少なくとも一部として機能する。誘電体層８６の厚さは、好適には、約２０〜２００ｎｍの範囲にある。誘電体層８６は、ＴＥＯＳ（テトラエチルオルトシリケート）源を用いて従来のように形成されるケイ素酸化物層など、ＣＶＤケイ素酸化物層であってよい。
【０００９】
ここで図３を参照すると、半導体バルク１０４内に注入損傷層８４を形成するために、イオン注入８２が実行されている。注入損傷層８４によって、半導体バルク１０４は、ＥＳＬ１０９に隣接した第１の領域１０５と、ＥＳＬ１０９から離れた第２の領域１０７とに分けられる。一実施形態では、注入損傷層８４は、５×１０１６ｃｍ−２以上の注入量を用いて半導体バルク１０４へ水素を注入することによって生成される。
【００１０】
ここで図４を参照すると、集積回路ウエハ１０１を形成するために、参照符号９２によって示されるように、ドナーウエハ９０に対しハンドルウエハ９４が接合されている。ハンドルウエハ９４の示した実施形態では、バルク部分９８の上に誘電体層９６が備えられる。ハンドルウエハ９４の誘電体層９６は、好適には、ドナーウエハ９０の誘電体層８６と同じ誘電体または類似の誘電体である。ハンドルウエハ９４のバルク部分９８は、好適には、結晶性シリコンなど半導体である。
【００１１】
注入損傷層８４によって、図５に示す分断処理１１３が容易となる。図５では、注入損傷層８４「の下の」半導体バルク１０４の第２の領域１０７は、ドナーウエハ９０の残る部分から切り離され、破棄される。一実施形態では、イオン注入８２には、損傷層８４が約５０ｎｍだけＥＳＬ１０９から移動した比較的狭い幅であるような、エネルギーおよび注入種が用いられる。適切な注入種には水素が含まれる。分断処理１１３と、デバイス処理用の第１の領域１０５の新たな面の調製との後、ドナーウエハ９０の第１の領域１０５は、トランジスタや場合によっては他のデバイスが形成される集積回路１００の活性層として機能する。したがって、本明細書では、第１の領域１０５を活性層１０５と呼ぶことがある。
【００１２】
示した実施形態では、熱接合または別の既知の接合技術を用いて、集積回路ウエハ１０１にＢＯＸ層１０２を形成するために、ドナーウエハ９０の誘電体層８６がハンドルウエハ９４の誘電体層９６に対し接合される。この実施形態では、集積回路ウエハ１０１は、図６に示すように、半導体活性層１０５とＢＯＸ層１０２との間に位置するＥＳＬ１０９を有するＳＯＩウエハとして記載される。ＥＳＬ１０９の存在によって、ＢＯＸ層１０２に対しエッチングが行われることなく活性層１０５のロバストなエッチングを行うことが可能とばり、これによってストレッサ形成処理（より詳細に以下に記載する）が容易となる。
【００１３】
ここで図７を参照すると、分離構造１０６およびゲート構造１１０を形成するために、一実施形態による続く集積回路ウエハ１０１の処理が実行されている。分離構造１０６によって、活性層１０５の活性領域またはトランジスタ領域１０３の側方の境界が形成される。ゲート電極１１０は、ゲート誘電体１１４の上のゲート電極１１２と、ゲート電極１１２の側壁上のスペーサ構造（スペーサ）１１６とを備える。ゲート電極１１２の側方の境界によって、活性層１０５のトランジスタチャネル１１５の両側面に配置された、トランジスタチャネル１１５およびソース／ドレイン領域１１７の側方の境界がほぼ形成される。ゲート電極１１２は、ドーピングの行われたポリシリコンの導体構造、金属もしくは金属シリサイド材料、またはそれらの組み合わせである。ゲート誘電体１１４は、好適には、熱的に形成された二酸化シリコンか、またはハフニウム酸化物（ＨｆＯ２）などの高Ｋ誘電体である。スペーサ１１６は、好適には、シリコン窒化物、シリコン酸化物またはそれらの組み合わせである。ソース／ドレイン拡張型の注入がスペーサ形成前に行われてもよい。
【００１４】
図８では、ＥＳＬ１０９の上面を露出するソース／ドレイン空隙１２０を形成するために、活性層１０５のソース／ドレイン領域１１７がほぼ除去されている。一実施形態では、ソース／ドレイン領域１１７の除去には、ＥＳＬ１０９に対し非常に選択的なエッチング処理が含まれる。本開示の目的では、非常に選択的なエッチングとは、主な対象である２つの材料（すなわち、エッチングされる層およびＥＳＬ）間に１０：１を超えるエッチングレート比を有するエッチング処理を指す。例えば、ソース／ドレイン領域１１７がシリコンであり、ＥＳＬ１０９がシリコンゲルマニウムである一実施形態では、ソース／ドレイン領域１１７を除去するエッチング処理には、約７５℃まで加熱されたＮＨ４ＯＨ：Ｈ２Ｏ溶液を用いるウェットエッチング構成要素が含まれてもよい。例えば、フェン  ワン（Ｆｅｎｇ  Ｗａｎｇ）らによる、「Ｓｉ対ＳｉＧｅの高選択性化学エッチング（Ｈｉｇｈｌｙ  Ｓｅｌｅｃｔｉｖｅ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ  ｏｆ  Ｓｉ  ｖｓ．  ＳｉＧｅ）」  、Ｊ．  Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ、１９９７年、第１４４巻、第３号、ｐｐ．Ｌ３７〜Ｌ３９を参照されたい（８０：１を超えるＳｉ：ＳｉＧｅ選択性が報告されている）。
【００１５】
ここで図９を参照すると、本明細書ではソース／ドレイン・ストレッサ１３０と呼ぶソース／ドレイン構造によって、図８のソース／ドレイン空隙１２０が充填されている。一実施形態では、ソース／ドレイン・ストレッサ１３０は、トランジスタチャネル１１５の大部分を占める元の活性層１０５の格子定数とは異なる格子定数を有する。ソース／ドレイン・ストレッサ１３０によって、トランジスタチャネル１１５に対する歪みがもたらされ、好適には、トランジスタチャネルにおいて関連するキャリアの移動度が改良される。ＰＭＯＳトランジスタでは、例えば、トランジスタチャネル１１５に圧縮応力を生じるソース／ドレイン・ストレッサ１３０によってホール移動度が改良されることによって、ＰＭＯＳトランジスタの性能が改良される。ＮＭＯＳトランジスタでは、ソース／ドレイン・ストレッサ１３０によって、好適には、トランジスタチャネル１１５に引張応力が生じて、電子移動性およびＮＭＯＳトランジスタ性能が改良される。ＰＭＯＳトランジスタに適したソース／ドレイン・ストレッサ材料はシリコンゲルマニウムであり、ＮＭＯＳトランジスタに適したソース／ドレイン・ストレッサ材料はシリコン炭素である。一実施形態では、ソース／ドレイン・ストレッサ１３０はシリコンゲルマニウム化合物（Ｓｉ（１−Ｙ）ＧｅＹ）であり、ＥＳＬ１０９はシリコンゲルマニウム化合物（Ｓｉ（１−Ｘ）ＧｅＸ）である。ここで、ＸとＹは異なる。好適には、この実施形態では、ソース／ドレイン・ストレッサ１３０の圧縮効果を強化するため、ＹはＸより大きい。ストレッサフィルムには、適切な導電型のためにドーピングが行われてもよい。ドーピング処理は、適切な反応源を提供することによって、ストレッサフィルムのエピタキシャル成長中、系中で（ｉｎ  ｓｉｔｕ）行われてもよく、注入によるストレッサフィルム成長の後に行われてもよい。アニール処理はドーピング処理の後に行われてもよい。
【００１６】
上述においては、特定の実施形態に関連して本発明について記載した。しかしながら、当業者には、特許請求の範囲に述べる本発明の範囲から逸脱することなく、様々な修正および変更が可能であることが認められる。例えば、示した実施形態には、集積回路ウエハを形成するために、酸化物／Ｓｉスタックを有するハンドルウエハに対しＳｉ／ＳｉＧｅ／酸化物スタックを有するドナーウエハを接合することが含まれているが、他の実施形態では、極薄体（ＵＴＢ）ＳｉＧｅ・オン・インシュレータ（ＳＧＯＩ）ウエハから開始して、Ｓｉ活性層をエピタキシャル成長させることによって、ＳｉＧｅエッチング停止層が形成されてもよい。さらに他の処理では、分離ＢＯＸの上にＳｉＧｅ層を有する従来のＳＧＯＩウエハから開始し、ＳｉＧｅ上層を薄化させてＥＳＬを形成し、Ｓｉ活性層をエピタキシャル成長させてもよい。したがって、明細書および図面は限定的な意味ではなく例示として捉えられるものであり、そのような修正は全て、本発明の範囲の内に含まれることが意図される。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態による集積回路の製造の初期段階における半導体ウエハの部分的な断面図であり、ドナーウエハの半導体基板上のエッチング停止層の形成を強調して示す。
【図２】図１に続く、エッチング停止層上に誘電体層が形成される処理を示す図。
【図３】図２に続く、ドナーウエハ基板に損傷層が形成される処理を示す図。
【図４】図３に続く、集積回路ウエハを形成するためにハンドルウエハ上の誘電体層にドナーウエハの誘電体層が接合される処理を示す図。
【図５】図４に続く、新たな上面を露出するために図３の損傷層にてドナーウエハが分断される処理を示す図。
【図６】図５に続く、デバイス処理のために図５の新たな上面が調製される処理を示す図。
【図７】図６に続く、活性半導体層のトランジスタチャネルの上において、活性半導体層上にゲート構造が形成される処理を示す図。
【図８】図７に続く、トランジスタチャネルの両側面に配置されたウエハのソース／ドレイン領域にソース／ドレイン空隙のエッチングが行われる処理を示す図。
【図９】図８に続く、ソース／ドレイン・ストレッサによってソース／ドレイン空隙が充填される処理を示す図。
【図１】
2009532875.tif 000003
【図２】
2009532875.tif 000004
【図３】
2009532875.tif 000005
【図４】
2009532875.tif 000006
【図５】
2009532875.tif 000007
【図６】
2009532875.tif 000008
【図７】
2009532875.tif 000009
【図８】
2009532875.tif 000010
【図９】
2009532875.tif 000011
【国際調査報告】
2009532875.tif 000012