(57)【要約】集積回路内に生成される機構の電気特性を計算するためのシステム。所望のレイアウト設計の全部または一部は、１つ以上の分解能向上技術を使用して、フォトリソグラフィまたは他のプロセス歪みに対し補正される。補正レイアウトのシミュレーションによるレイアウトイメージは、機構の電気特性を計算する電磁界解析プログラムへの入力として使用され、ウエハ上に転写される。本発明はまた、集積回路レイアウト設計内の機構の電気特性を計算するための方法を提供する。
2009527057.tif 000002
【特許請求の範囲】
【請求項１】
集積回路レイアウト設計内の機構の電気特性を計算するための方法であって、
集積回路またはその一部内に形成される機構を画定する標的レイアウト設計を受信することと、
１つ以上の分解能向上技術によって、フォトリソグラフィプロセス歪みに対し補償される前記機構の１つ以上を含む補正レイアウトを生成することと、
前記補正レイアウト内の前記機構が、どのようにウエハ上に形成されるかをシミュレートすることと、
電磁界解析への入力として、前記補正レイアウト内の前記機構が、どのように前記ウエハ上に形成されるかの前記シミュレーションを使用して、前記機構の前記電気特性を計算することと
を含む、方法。
【請求項２】
前記シミュレーションによるレイアウトイメージ内の前記機構は、ポリゴンとして画定され、前記機構の前記電気特性は、前記シミュレーションによるレイアウトイメージの前記ポリゴンを有限要素電磁界解析に適用することによって計算される、請求項１に記載の方法。
【請求項３】
前記１つ以上の分解能向上技術は、光学およびプロセス補正（ＯＰＣ）ツールを含む、請求項１に記載の方法。
【請求項４】
前記補正レイアウト内の前記機構の前記電気特性は、ネットリスト内に格納される、請求項１に記載の方法。
【請求項５】
前記標的レイアウト設計内の無補正機構に対し電気特性を計算することと、前記無補正機構の前記電気特性と、前記補正レイアウトによって画定された前記機構の前記電気特性とを組み合わせることと、をさらに含む、請求項１に記載の方法。
【請求項６】
請求項１〜５のいずれかに記載の方法を行うために、前記コンピュータによって実行される一連の命令を含む、コンピュータ可読媒体。
【請求項７】
集積回路レイアウト設計内の機構の電気特性を計算するためのシステムであって、
一連のプログラムされた命令を実行するコンピュータ
を含み、該一連の命令は該コンピュータに、
集積回路またはその一部内に生成される機構を画定する標的レイアウト設計を受信することと、
１つ以上の分解能向上技術を使用して、フォトリソグラフィプロセス歪みに対し補償される機構を含む補正レイアウトを生成することと、
前記補正レイアウト内の前記機構が、どのようにウエハ上に形成されるかをシミュレートすることと、
電磁界解析への入力として、前記機構がどのように前記ウエハ上に形成されるかの前記シミュレーション結果を使用して、前記集積回路内の前記機構の前記電気特性を計算することと
を行わせる、システム。
【発明の詳細な説明】
【背景技術】
【０００１】
集積回路の設計においては、種々の回路機構の電気特性を推定することができることは重要である。そのような電気特性は、典型的には、導体抵抗および種々の回路機構間の静電容量を含む。タイミングが重要となる回路エリアでは、電気特性は、回路が適切に動作するかどうか正確に予測されなければならない。
【０００２】
従来の集積回路プロセスにおいては、チップ製造業者は、電気特性を推定する際に使用されるデータを提供する。そのようなデータは、集積回路の種々の層の厚さおよび誘導率、ならびに回路上に生成可能な機構の最小間隔および最小サイズを含んでもよい。さらに、製造業者は、ウエハ上に生成された回路機構がその所望のサイズと異なる、一般的歪み要因を提供してもよい。例えば、プロセスの際、いくつかの機構は、所望のものよりも小さく、他の機構は、所望のものよりも大きい場合がある。この一般的歪み要因および他のプロセスデータは、製造される集積回路内の機構の電気特性を推定するための電磁界解析（ｆｉｅｌｄ  ｓｏｌｖｅｒ）プログラムによって使用される。
【０００３】
上述のアプローチは、ウエハ上に生成される機構パターンが所望のレイアウトパターンに厳密に適合する場合、集積回路設計に対し効果がある。しかしながら、本技術は、設計エラーを生じさせ、プロセス歪みによって、ウエハ上に生成されるパターンが、所望のレイアウトパターンから大幅に異なる可能性がある。
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明は、上述の課題に対処するための、プロセスの際に生じ得るフォトリソグラフィおよび他の歪みを考慮することによって、集積回路電気的シミュレーションの正確性を改良する技術である。
【０００５】
本発明の一実施形態では、集積回路レイアウト設計は、ウエハ上に生成されるいくつかの機構を画定する。レイアウト設計またはその一部は、ウエハ上に生成される機構の忠実度を改良するための光学およびプロセス補正（Ｏｐｔｉｃａｌ  ａｎｄ  Ｐｒｏｃｅｓｓ  Ｃｏｒｒｅｃｔｉｏｎ；ＯＰＣ）等の１つ以上の分解能向上技術（Ｒｅｓｏｌｕｔｉｏｎ  Ｅｎｈａｎｃｅｍｅｎｔ  Ｔｅｃｈｎｉｑｕｅｓ；ＲＥＴ）によって補正される。補正レイアウト上で転写イメージシミュレーションを行い、ＩＣ設計の機構がどのようにウエハ上に形成されるかを推定する。次いで、集積回路機構の電気特性を推定するための電磁界解析プログラムへの入力として、シミュレーションによるレイアウトイメージを使用する。
【０００６】
本発明の概略は、詳細な説明においてさらに後述される、一連の概念を簡略形式で紹介するために提供される。本発明の概略は、発明の主題の重要な機構を特定することを意図しておらず、また発明の主題の範囲を判断する一助として使用されることも意図していない。
【発明を実施するための最良の形態】
【０００７】
本発明の上述の態様および付随する利点の多くは、付随の図面と関連してなされる場合、以下の詳細な説明を参照することによってより理解が深まるとともに、より容易に認識されるであろう。
【０００８】
上述のように、本発明は、集積回路内に生成される機構の推定電気特性の正確性を改良するためのシステムである。
【０００９】
図１は、集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；ＩＣ）内に生成される機構の電気特性を推定するための、従来の技術を示す。本技術では、集積回路製造業者からプロセスファイル１０が受け取られる。プロセスファイル１０は、ＩＣレイアウト設計によって画定される回路機構の電気特性を推定するために必要とされる、製造業者からのいくつかのパラメータを含む。これらのパラメータは、集積回路内の種々の層の厚さ、ならびに種々の層の誘導率を含んでもよい。さらに、プロセスファイルは、集積回路の機構間の最小間隔、ならびに最小機構サイズを含んでもよい。これらおよび他の一般的に使用される回路パラメータは、種々の回路機構の電気特性を推定する式またはモデルを開発するためのＳｙｎｏｐｓｙｓ社製Ｒａｐｈａｅｌ、Ｍａｇｍａ社製Ｑｕｉｃｋｃａｐ、Ａｎｓｏｆｔ社製Ｍａｘｅｗｅｌｌ、Ｍｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ社製ＭＣＳ２／ＭＣＳ３等、電磁界解析プログラム２０とともに、モデル生成装置３０によって使用される。モデル生成装置３０によって生成される式またはモデルは、レイアウト設計全体内の種々の機構の電気特性を推定するために、コンピュータプログラムによってアクセスされるライブラリ４０内に格納されてもよい。
【００１０】
レイアウト設計内の機構の電気特性を推定するために、コンピュータプログラムは、所望または標的レイアウト設計６０の全部または一部を受信し、フルチップ抽出プログラム７０によって機構を解析する。フルチップ抽出プログラム７０は、集積回路の各層内に生成される機構を解析し、集積回路の同一層内の機構間および異なる層内の機構間の電気的相互作用を判断する。フルチップ抽出プログラム７０は、モデルライブラリ４０と相互作用し、種々の回路機構の抵抗、静電容量、またはインダクタンス等の電気特性の推定を生成する。フルチップ抽出プログラム７０の出力は、ＳＰＩＣＥ（登録商標）またはその他等の電気回路モデル化プログラムによって使用され、回路の電気的挙動を判断可能なネットリスト８０である。
【００１１】
図１に示されるシステムは、所望のレイアウト内に画定される機構形状が、ウエハ上に形成されるものに厳密に適合するフォトリソグラフィシステムに対して良好に機能する。しかしながら、ウエハ上に生成される機構が、ウエハに暴露するために使用される光の波長よりも小さい、または機構が、互いに近接して配置されるフォトリソグラフィシステムでは、光学および他のプロセス歪みが生じ得る。これらの種類のレイアウトに対し、所望のレイアウトによって画定される機構パターンは、ウエハ上に生成される機構と懸け離れている場合がある。ウエハ上の歪み機構に対し、レイアウトファイル内の機構の記述を使用して、機構の電気特性を推定することは、不正確性につながる可能性がある。
【００１２】
図２は、本発明の一実施形態による、集積回路設計内に生成される機構の電気特性を計算するためのシステムの１つを示す。図示される実施形態では、所望の集積回路レイアウト設計６０の少なくとも一部は、フォトリソグラフィ転写プロセスの際に生じ得る歪みを補償する、光学およびプロセス補正（ＯＰＣ）エンジン１００等の分解能向上技術（ＲＥＴ）ツールに読み込まれ、供給される。そのような歪みは、エッチング効果等の光学歪みまたはプロセス歪みを含み得る。一般に、ＯＰＣエンジン１００は、機構のエッジを内側または外側に偏向し、予想されるプロセス歪みを予め補償することによって、レイアウト設計内の１つ以上の機構を修正するように動作する。ＯＰＣエンジン１００は、製造業者が、シリコンウエハ上に設計を生成するために使用する光学システムおよびプロセスの特性を写実的に捕捉する、光学およびプロセスモデル１０５から情報を受信する。光学およびプロセスモデル１０５への入力は、フォトリソグラフィツールにおいて使用される開口数、波長、および点灯パターン等の光学パラメータを含む。さらに、光学およびプロセスモデルは、所望のテストパターンを、テストパターンが形成されるウエハから作成される測定値と比較することによって、較正可能である。一実施形態では、本発明の譲受人であるＭｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ（Ｗｉｌｓｏｎｖｉｌｌｅ，Ｏｒｅｇｏｎ）社製ＣＡＬＩＢＲＥ（登録商標）Ｗｏｒｋｂｅｎｃｈ  Ｍｏｄｅｌ  Ｃｅｎｔｅｒを使用して、光学およびプロセスモデル１０５を構築可能である。ＯＰＣ補正によって、ウエハ上に形成される機構は、所望の標的レイアウト設計により厳密に適合する。好適なＯＰＣエンジン１００の１つは、Ｍｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ社製ＣＡＬＩＢＲＥ（登録商標）ソフトウェアスイートである。
【００１３】
ＯＰＣエンジン１００の出力は、ＯＰＣ補正レイアウト１２０である。ＯＰＣ補正レイアウト１２０は、補正レイアウト設計内の機構がどのようにウエハ上に生成されるかをシミュレートする、ＣＡＬＩＢＲＥ内のＭｅｎｔｏｒ  Ｇｒａｐｈｉｃ社製ＰＲＩＮＴ  ＩＭＡＧＥ機能等の転写イメージシミュレーションエンジン１３０によって解析される。一実施形態では、転写イメージシミュレーションエンジン１３０は、光学およびプロセスモデル１０５と相互作用し、集積回路を生成されるために使用されるフォトリソグラフィプロセスをシミュレートする。転写イメージシミュレーションエンジン１３０の出力は、ウエハ上に生成されるいくつかの機構を画定するシミュレーションによるレイアウトイメージ１４０である。典型的には、シミュレーションによるレイアウトイメージ１４０内の各機構は、フォトリソグラフィおよび他のプロセス歪みにより若干不整形を有するポリゴンとして画定される。ウエハ上に生成される機構の電気特性を推定するために、シミュレーションによるレイアウトイメージ１４０内に画定される機構は、電磁界解析プログラム１５０に提供される。電磁界解析１５０は、電気回路シミュレーションプログラムによる使用のための個々の寄生静電容量、抵抗、またはインダクタンスを画定するネットリスト８０を生成する。
【００１４】
電磁界解析プログラム１５０は、上述の電磁界解析プログラム２０と同一であってもよい。しかしながら、電磁界解析は、シミュレーションによるレイアウトイメージにおいて画定される機構の複雑な形状に対応可能であるべきである。そのような電磁界解析は、有限要素法または境界要素法に基づく解法を含む。本発明の一実施形態では、電磁界解析プログラム１５０は、Ａｎｓｏｆｔ社製Ｍａｘｅｗｅｌｌ、Ｍｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ社製ＭＣＳ２／ＭＣＳ３等の有限要素電磁界解析プログラムである。
【００１５】
本発明の一実施形態では、所望の集積回路レイアウト設計６０の選択部分のみ、ＯＰＣエンジン１００の対象となり、電磁界解析プログラム１５０によって使用され、ネットリスト８０を生成する。しかしながら、時間および処理能力がある場合、本方法によって、所望のレイアウト設計全体を解析可能である。
【００１６】
サイズが大きい、回路動作にとって重要ではない、またはそのようなプロセス歪みを被っていない回路機構に対し、機構の電気特性は、上述のように、プロセスファイル１０、電磁界解析プログラム２０、モデル生成装置３０、モデルライブラリ４０、およびフルチップ抽出ツール７０を使用して推定されてもよい。
【００１７】
図３は、所望のレイアウト設計２００と、対応するシミュレーションによるレイアウトイメージ２５０との実施例を示す。所望のレイアウト設計２００は、ＧＤＳＩＩ（登録商標）またはＯＡＳＩＳ（登録商標）等のレイアウト記述言語において、ポリゴン頂点２０２のシーケンスとして定義されるいくつかの機構を含む。所望のレイアウト設計２００は、階層的に定義されてもよく、それによって、レイアウト設計において繰り返される回路機構または回路機構群は、セルの各配置を参照して、データベース内のセルとして定義される。
【００１８】
当業者によって理解されるように、フォトリソグラフィおよび他の歪みは、実際にウエハ上に生成されるものが、所望のレイアウトに適合しない等のエラーを生じさせる場合が多い。歪みの程度に応じて、回路機構は、意図された回路設計として動作しない、または全く作動しない場合がある。
【００１９】
フォトリソグラフィ歪みを補正するために、ＯＰＣ補正エンジン１００は、ウエハ上に生成されるものが、所望のレイアウトにより厳密に適合するように、所望のレイアウト設計によって画定されるポリゴンの１つ以上を変更する。ＯＰＣエンジン１００は、概して、ポリゴンのエッジをいくつかのエッジフラグメントに分割し、選択的にエッジフラグメントの１つ以上を内側または外側に偏向することによって動作し、ウエハ上に生成される機構の忠実度を改良する。さらに、ハンマーヘッド、セリフ、または他のパターン等の余剰機構をレイアウト機構に加え、その忠実度を改良することが可能である。ある場合には、分解能向上技術は、イメージ忠実度の改良に使用される、準解像度補助機構（Ｓｕｂｒｅｓｏｌｕｔｉｏｎ  Ａｓｓｉｓｔ  Ｆｅａｔｕｒｅ；ＳＲＡＦ）または移相器等の追加機構を加えてもよい。転写イメージ機能によって判断される図３に示されるシミュレーションによるレイアウトイメージ２５０は、ＯＰＣ補正レイアウトからウエハ上に生成される機構を表す。ウエハ上に形成される機構を画定するポリゴンは、概して、機構の不規則境界を画定するためのより多くの頂点２５２を含む。
【００２０】
いくつかの実施形態では、電磁界解析プログラム１５０は、レイアウト内の機構の種々の電気特性を計算可能にするために、回路レイアウトの特定の記述を必要とする。本発明の一実施形態では、転写イメージ機能によって生成されるシミュレーションによるレイアウトイメージは、図４に示されるように階層的に画定される。階層レイアウト記述は、トップセルＴおよびいくつかのサブセルＣ１、Ｃ２、Ｃ３、．．．、Ｃ１０を含む。サブセルのそれぞれは、ウエハ上に生成される機構パターン（例えば、ポリゴン）を画定する。いくつかの電磁界解析プログラム１５０は、多重層、拡散１層、拡散領域２層、接触層、金属１層、金属２層等内のすべての機構のリスト等、層毎に機構ポリゴンが画定されることを必要とする。シミュレーションによるレイアウトイメージの階層記述を、電磁界解析プログラム１５０が認識可能な層毎の形式に変換するために、シミュレーションによるレイアウトイメージの階層記述が解析され、どの機構が集積回路内のどの層にあるか判断する。一実施形態では、再帰的ツリー検索アルゴリズムを使用して、各層内のそれらの機構を読み出し、集積回路の各層のためのファイルまたは他のデータ集合体を定義する。
【００２１】
以下は、シミュレーションによるレイアウトイメージ内のいくつかのポリゴンを画定する、出力ファイルの実施例である。ファイルは、機構の電気特性を推定するための電磁界解析プログラム１５０によって用意される。図示される実施形態では、各ポリゴンは、ポリゴン内の頂点数によって、続いて電磁界解析によって使用されるレイアウトグリッド上の各頂点の位置によって画定される。
【００２２】
【表１−１】
2009527057.tif 000003
【００２３】
【表１−２】
2009527057.tif 000004
電磁界解析プログラム１５０は、種々の回路層内の機構を定義するファイルから、種々の機構の抵抗、ならびに機構間の静電容量を計算する。ＯＰＣ補正された機構のシミュレーションによるレイアウトイメージ内のポリゴンは、ウエハ上に形成される機構形状を正確に反映するので、電気特性の推定は、特性が所望のレイアウトから直接計算される場合よりも正確である。ＯＰＣ補正レイアウトに対し計算される電気特性のネットリストは、ＩＣ設計全体の電気的動作をシミュレートするために、非ＯＰＣ補正レイアウトデータから生成される１つ以上のネットリストと組み合わせることが可能である。
【００２４】
図５は、本発明を実装するために使用可能な代表的コンピュータシステム３００を示す。コンピュータ３０２は、ＣＤ−ＲＯＭ、ＤＶＤ、テープ、またはコンピュータ通信リンク等のコンピュータ可読媒体３０４上の一連のプログラム命令を受信する。コンピュータは、命令を実行し、データベース３０６または他の記憶媒体から、所望のレイアウトの全部または一部を読み込む。次いで、コンピュータは、ＯＰＣ等の１つ以上の分解能向上技術を実行し、プロセス歪みに対し所望のレイアウトの一部を補正する。補正レイアウトデータを使用して、シミュレーションによるレイアウトイメージが生成され、これはさらに、上述の方法によって機構の電気特性を計算するために使用される。
【００２５】
コンピュータ３０２は、独立型またはネットワーク装置であってもよい。さらに、コンピュータ３０２は、インターネット等の通信リンク３２０を介して、他のコンピュータ３２４に接続されてもよい。レイアウトのプロセスは、接続されたコンピュータ間で配信されてもよい。
【００２６】
例示的実施形態が図示および説明されたが、添付の請求項に記載の本発明の範囲から逸脱することなく、種々の変更がなされ得ることを理解されるであろう。
【００２７】
排他的特性または特権が請求される本発明の実施形態は、以下のように定義される。
【図面の簡単な説明】
【００２８】
【図１】図１は、集積回路設計内の機構の電気特性を判断するための従来のプロセスを示す。
【図２】図２は、本発明の一実施形態による、集積回路設計内の機構の電気特性を判断するためのプロセスを示す。
【図３】図３は、所望のレイアウトパターンと、所望のレイアウトパターンのシミュレーションによるレイアウトイメージとを示す。
【図４】図４は、レイアウト設計の階層構造と、集積回路の種々の層内の機構を画定するポリゴンの対応するセットとを示す。
【図５】図５は、本発明を実装するための代表的コンピュータシステムを示す。
【図１】
2009527057.tif 000005
【図２】
2009527057.tif 000006
【図３】
2009527057.tif 000007
【図４】
2009527057.tif 000008
【図５】
2009527057.tif 000009
【国際調査報告】
2009527057.tif 000010
2009527057.tif 000011
2009527057.tif 000012
2009527057.tif 000013