(57)【要約】  ＣＭＯＳ又は他のＩＣ構造において実装可能なデジタル通信回路である。このデジタル回路は、デジタル領域において、負の周波数除去器又は影像周波数除去器を利用可能である。この回路は、ミキサと、スイッチと、複素数フィルタと、低雑音増幅器と、加算器とを備えることが可能である。影像周波数は、デジタル的に除去可能である。
2009527942.tif 000002
【特許請求の範囲】
【請求項１】
増幅器と、
前記増幅器からＡ信号及びｊＢ信号を受信するよう結合した複数のサンプリング・ミキサであって、
１）前記のミキサのうち第１の対のミキサは、Ｃ局部発振器信号を受けるよう構成し、第２の対のミキサは、ｊＤ局部発振器信号を受けるよう構成し、前記ｊＤ局部発振器信号は、前記Ｃ局部発振器信号に関して位相遅延したものであるか、又は
２）前記のミキサは、局部発振器信号を受けるよう結合し、複数の第１のスイッチ及び複数の第２のスイッチと結合した出力を有し、前記第１のスイッチは、前記の局部発振器信号から得たＣ制御信号を受け、前記第２のスイッチは、前記の発振器信号から得たｊＤ制御信号を受け、前記Ｃ制御信号は、前記ｊＤ制御信号に関して位相遅延したものであるか
のどちらかである前記複数のサンプリング・ミキサと、
前記のミキサから得られる信号を受けるよう結合した複数の積分デバイスと、
前記積分デバイスと結合し、ＡＣ−ＢＤの第１の和及びＢＣ＋ＡＤの第２の和を供給する複数の加算器と
を備えたデジタル受信機。
【請求項２】
前記積分デバイスは、複数のサンプリング・コンデンサである、請求項１に記載のデジタル受信機。
【請求項３】
前記のミキサは、第１のサンプリング・ミキサと第２のサンプリング・ミキサとを含む、請求項２に記載のデジタル・ミキサ。
【請求項４】
前記のミキサは、第３のサンプリング・ミキサと第４のサンプリング・ミキサとを含む、請求項３に記載のデジタル・ミキサ。
【請求項５】
前記Ｃ局部発振器信号及び前記ｊＤ局部発振器信号は、４＊Ｎ＊ＩＦの発振器周波数を有し、ＩＦは前記のミキサの出力が供給する中間周波数である、請求項３に記載のデジタル・ミキサ。
【請求項６】
前記Ａ信号は２４００ＭＨｚであり、前記Ｂ信号は２４００ＭＨｚであり、前記発振器周波数は２４７７．４１９ＭＨｚである、請求項５に記載のデジタル受信機。
【請求項７】
前記の受信機の構成要素は、ＣＭＯＳ、バイ−ＣＭＯＳ、シリコン・ゲルマニウム、ガリウム砒化物のデバイス上に完全に集積した、請求項１に記載のデジタル受信機。
【請求項８】
前記デジタル受信機は、プログラマブル・ゲート・アレイ上で完全に実装した、請求項１に記載のデジタル受信機。
【請求項９】
前記第１の和と前記第２の和とを受ける複素数フィルタを更に備えた、請求項１に記載のデジタル受信機。
【請求項１０】
前記のスイッチは、前記のミキサのうち第１のミキサに結合した第１のスイッチ及び第２のスイッチと、前記のミキサのうち第２のミキサに結合した第３のスイッチ及び第４のスイッチとを含み、前記の第１と第４のスイッチは前記Ｃ制御信号を受け、前記の第２と第３のスイッチは前記ｊＤ制御信号を受ける、請求項１に記載のデジタル受信機。
【請求項１１】
前記のスイッチは、前記のミキサのうち前記第１のミキサに結合した第５のスイッチ及び第６のスイッチと、前記のミキサのうち前記第２のミキサに結合した第７のスイッチ及び第８のスイッチとを含み、前記の第５と第８のスイッチはＣ’制御信号を受け、前記の第６と第７のスイッチは前記ｊＤ’制御信号を受ける、請求項１０に記載のデジタル受信機。
【請求項１２】
前記複素数フィルタは、複素数バンドパス・フィルタである、請求項９に記載のデジタル受信機。
【請求項１３】
前記複数の加算器は、減算するよう構成した少なくとも１つの加算器を含む、請求項１２に記載のデジタル周波数シンセサイザ。
【請求項１４】
前記の第１と第２の和は、直交位相（Ｉ，Ｉ’，Ｑ，Ｑ’）を表す、請求項１に記載のデジタル周波数シンセサイザ。
【請求項１５】
ワイヤレス・アプリケーションのためのデジタル回路であって、
増幅器と、
第１のミキサ及び第２のミキサを含む少なくとも１対のデジタル・サンプリング・ミキサであって、前記第１のミキサは、第１の局部発振器信号を受けるよう結合した第１の入力及び第２の入力を有し、前記第２のミキサは、第２の局部発振器信号を受けるよう結合した第１の入力及び第２の入力を有する、前記少なくとも１対のデジタル・サンプリング・ミキサと、
グラウンドと前記のミキサの個別のミキサとの間に結合したサンプリング・コンデンサの組と、
前記のコンデンサの組と結合した複数のデジタル加算器と、
前記の加算器と結合して、それにより前記の回路は影像排除のための負の周波数の除去を利用する、デジタル複素数フィルタと
を備えたデジタル回路。
【請求項１６】
前記第１の出力及び第２の出力は、Ｉ及びＱ電流信号を供給する、請求項１６に記載のデジタル回路。
【請求項１７】
Ａ信号と、ｊＢ信号と、Ｃ局部発振器信号と、ｊＤ局部発振器信号とを複素数乗算するための手段であって、前記Ｃ局部発振器信号は、前記ｊＤ局部発振器信号に関して位相遅延したものである、手段と、
平均ＡＣ信号と、平均ＡＤ信号と、平均ＢＤ信号と、平均ＢＣ信号とを供給するための手段と、
前記平均ＡＣ信号と前記平均ＢＤ信号との第１の和と、前記平均ＢＣ信号と前記平均ＡＤ信号との第２の和とを供給するための手段と、
前記第１の和と前記第２の和とを受け、影像フリーの出力信号を供給するための手段と
を備えたデジタル通信回路。
【請求項１８】
平均ＡＣ信号を供給するための前記の手段は、サンプリング・コンデンサの組を備えた、請求項１７に記載のデジタル回路。
【請求項１９】
乗算するための前記の手段は、第１のサンプリング・ミキサと、第２のサンプリング・ミキサとを備えた、請求項１７に記載のデジタル回路。
【請求項２０】
乗算するための前記の手段は、第１のミキサと、第２のミキサと、第３のミキサと、第４のミキサとを備えた、請求項１７に記載のデジタル受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、一般的に通信回路及びシステムに関する。より詳細には、本出願は、デジタル領域において影像周波数の排除及び負の（正の）周波数の排除を用いる受信機及び送信機に関する。
【背景技術】
【０００２】
無線周波数（ＲＦ）の受信は、様々な携帯通信機器（例えばコードレス電話、ＶＨＦ、ＵＨＦ、ｂｌｕｅｔｏｏｔｈ、全地球測位システム（ＧＰＳ）、コンピュータ、ハンドヘルド・コンピュータ、衛星ラジオ等）においてしばしば利用されている。ＲＦの受信は、様々な所望でない他の信号に関して、到来信号（高周波信号（例えば１．５ＧＨｚ）等）を選択することをしばしば必要とする。
【０００３】
この到来信号は、一般的に、その上に符号化された情報を有しており、しばしば極端に低い信号レベルを有している。到来信号からこの符号化された情報を取得するために、到来信号をより低い周波数に変換し、その信号レベルを増加させて、復調器又はアナログ・デジタル変換器が上記符号化された情報を取得することができるようにしている。従って、多くの従来の受信機アーキテクチャは、到来信号を適切なレベルに増幅し、到来信号を上記復調器又はアナログ・デジタル変換器に供給する前に所望でない妨害信号を除去することによって、上記到来信号を処理している。この処理は、歪をさほど導入することなく行われることが好ましい。更に、バッテリーで動作するデバイスにおいて、全てのこれらの機能は、極小の電力消費で達成されることが好ましい。
【０００４】
従来の受信機において、ＲＦの受信は、アナログ・スーパーヘテロダイン受信機によってしばしば達成される。これらの受信機は、アナログ構成要素を使用して、１つ以上のより低い中間周波数（ＩＦ）信号に無線周波数（ＲＦ）信号をダウンコンバートしている。米国特許番号５，８０２，４６３は、従来のスーパーヘテロダイン受信機及びダイレクト・コンバージョン受信機を説明している。
【０００５】
このＩＦ信号は、固定の、又は少なくとも限定された周波数を有し、この固定の、又は少なくとも限定された周波数は、ＩＦ信号をより簡単にフィルタし、増幅し、他の処理をすることを可能にしている。従来のスーパーヘテロダイン受信機において、アンテナはＲＦ信号を供給し、このＲＦ信号はバンドパスＲＦフィルタに送り込まれ、このバンドパスＲＦフィルタは、関心の帯域幅内のＲＦ信号（望みのものとそうではないものとの両方）及び雑音のみを選択的に通過させ、一方この帯域幅外の他のＲＦ信号及び雑音を減衰させるものであり、それによって続く段階の必要なダイナミックレンジを低減させている。この帯域制限されたＲＦ信号及び雑音は、次に低雑音増幅器（ＬＮＡ）によって増幅される。
【０００６】
この増幅器の電力消費は、所望でない妨害を除去するフィルタの後に置く場合、低減させることが可能である。ＬＮＡによって増幅され、影像周波数帯域内に収まっている電気的な雑音及び信号―それらは中間周波数（ＩＦ）セクションをフィルタされずに通過するため、特に決定的である―を減衰させることにおいて、このＲＦフィルタを補助するために、ＬＮＡからの増幅されたＲＦ信号は、影像フィルタによってフィルタされる。ミキサはこの増幅されたＲＦ信号を局部発振器（ＬＯ）周波数信号と混合し、帯域制限ＲＦ信号を望みでない混合積（ｕｎｄｅｓｉｒｅｄ  ｍｉｘｉｎｇ  ｐｒｏｄｕｃｔｓ）と共にＩＦ帯に変換する。
【０００７】
このミキサからのＩＦ信号は、一般的にＩＦフィルタと結合し、このＩＦフィルタは、望みの信号を含むサブバンドを主として通過させる。この（及び任意の続く）ＩＦフィルタは、更なる減衰なしに、影像帯域のうちの影像サブバンドにおいて存在する任意の望みでない信号及び雑音の残りを通過させ、これらは、上記ＲＦフィルタ及び影像フィルタによって十分にフィルタされなかったものである。
【０００８】
ＩＦフィルタ及び増幅器を通る伝播の過程において、これらフィルタが通過させるサブバンドに存在する望みのＩＦ信号は、このＩＦにおける他のサブバンドに存在する信号及び雑音に有利なように選択される。この選択されたＩＦ信号は、典型的には通信制御システムが使用するためにベースバンド情報信号に復調し変換する。このアナログ・スーパーヘテロダイン設計の多くの変形が存在する。
【０００９】
従来のアナログ・スーパーヘテロダイン設計の１つの不利益は、集積回路（ＩＣ、又はマイクロチップ）上に完全に集積することが、容易には不可能なことである。多くのスーパーヘテロダイン受信機は、重要な事前コンバージョン・フィルタ及び高品質狭帯域ＩＦフィルタを必要とし、これらは高い周波数で作動し、アナログ構成要素を含むものである。よって、スーパーヘテロダイン受信機のこのアナログ的な性質は、より大きなサイズ、より高いコスト、より高い電力消費を引き起こすこととなる。
【００１０】
影像排除フィルタに影響するこのトレードオフは、影像を抑圧させる他の方法を設計者たちに探索させる動機付けとなっている。１つのそのような方法は、ハートレー・アーキテクチャを使用する。ダイレクト・コンバージョン・アーキテクチャに適用した従来のハートレー・アナログ回路１０００の例を図１Ａに示す。図１Ａに関して、ハートレー回路１０００は、局部発振器（ＬＯ）の互いに直交した位相、Ｃｏｓ（ωｔ）及びＳｉｎ（ωｔ）とＲＦ入力を混合し、得られた信号をローパス・フィルタし、得られた信号を共に加え合わせる前に、一方を９０度シフトする。これらＣｏｓ（ｗｔ）及びＳｉｎ（ｗｔ）は、ＬＯ周波数である。回路１０００は、アナログ・ミキサ１０２０Ａ−Ｂと、増幅器１０１８と、アナログフィルタ１０２２Ａ−Ｂと、アナログ位相遅延回路１０２６と、アナログ加算器１０２８とを備えている。このＬＯ周波数がＲＦ周波数と同じである時、得られるＩＦはゼロである。
【００１１】
ｅ（ｊｗｔ）＝［Ｃｏｓ（ｗｔ）＋ｊＳｉｎ（ｗｔ）］／２なので、図１Ａの過程は、上記の入力を単一の正の（又は負の）周波数ＬＯで乗算するものとして考えることが可能である。時間領域における乗算は、周波数領域における畳み込みと等価である。
【００１２】
得られるＩＦにおいて、所望の周波数及び影像周波数は、正と負の周波数として分離される。続くヒルベルト・フィルタは、この影像を除去する。なお、９０度シフトし、加えることは、ヒルベルト・フィルタと等価である。一方、ＬＯの周波数がＲＦ周波数と異なると、所望の周波数及び影像周波数は、ＩＦのあたりにダウンコンバートされる。ＧＳＭの低ＩＦスキームに対する例示の波形を図１Ｂに示す。複素数バンドパス・フィルタ（図１Ｂにおいて、点線によって表している）は、そのとき上記影像を除去する。
【００１３】
本質的に、上記の入力が実数のとき、影像は、それを単一の複素周波数で乗算することによって分離される。影像が除去されるだけでなく、全ての負の（又は正の）周波数もまた抑圧され、言い換えると、抑圧される影像帯域は、非常に広い。
【００１４】
上記の入力が複素数のとき、同じ原理を適用することが可能である。２つの複素量の乗算を実現するために、より多くの操作を実行することが必要である。図２において示しているように、複素数乗算のため、４つの乗算（ミキサ）と２つの加算（減算は負の量の加算として見ることが可能であるため）を必要とする。図２は、次の等式を実現している：（Ａ＋ｊＢ）＊（Ｃ＋ｊＤ）＝（ＡＣ−ＢＤ）＋ｊ（ＡＤ＋ＢＤ）。「完全に集積した受信機の高パフォーマンス・アナログ・フロントエンドのための低ＩＦトポロジ（Ｌｏｗ  ＩＦ  Ｔｏｐｏｌｏｇｉｅｓ  ｆｏｒ  Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  Ａｎａｌｏｇ  Ｆｒｏｎｔ−Ｅｎｄｓ  ｏｆ  Ｆｕｌｌｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｒｅｃｅｉｖｅｒｓ）」回路及びシステム上のＩＥＥＥトランザンクション−ＩＩ  アナログ及びデジタル信号処理（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ−ＩＩ  Ａｎａｌｏｇ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ），Ｖｏｌ．４５，Ｎｏ．３，１９９８年３月を見よ。
【００１５】
なお、影像排除アーキテクチャと同じ概念は、送信モードにおいても等しく有効である。一般的に、この送信モードはＩＦからのアップコンバート・スキームを含んでいる。ＬＯとの類似の複素数乗算は，このＩＦをＲＦ帯域に変換可能である。
【００１６】
その後、設計者はこれらのアナログ回路を減らし、デジタル領域においてより多くのことを行うよう試みてきた。幾つかの技法は、サンプリング・ミキサ及び離散信号処理を使用している。
【００１７】
ある記事は、デジタル・フィルタリング及びデジタル・ベースバンド・ダウンコンバージョンを利用するＲＦサンプリング・ミキサ・アーキテクチャを説明している。これらの記事は、Ｋ．ムハンマド（Ｋ．Ｍｕｈａｍｍａｄ）ら，「０．１３ｕｍデジタルＣＭＯＳプロセスにおける離散時間Ｂｌｕｅｔｏｏｔｈ受信機（Ａ  Ｄｉｓｃｒｅｔｅ−ｔｉｍｅ  Ｂｌｕｅｔｏｏｔｈ  Ｒｅｃｅｉｖｅｒ  ｉｎ  ａ  ０．１３ｕｍ  Ｄｉｇｉｔａｌ  ＣＭＯＳ  Ｐｒｏｃｅｓｓ）」，ＩＥＥＥ固体状態回路カンファレンスの会報（Ｐｒｏｃ．，ｏｆ  ＩＥＥＥ  Ｓｏｌｉｄ−ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆ．），第１５．１節，第２６８頁−第２６９頁，５２７，２００４年２月、Ｋ．ムハンマド（Ｋ．Ｍｕｈａｍｍａｄ）及びＲ．Ｂ．スタスゼウスキ（Ｒ．Ｂ．Ｓｔａｓｚｅｗｓｋｉ），「電荷領域における再帰的フィルタリングを伴うダイレクトＲＦサンプリング・ミキサ（Ｄｉｒｅｃｔ  ＲＦ  Ｓａｍｐｌｉｎｇ  Ｍｉｘｉｅｒ  ｗｉｔｈ  Ｒｅｃｕｒｓｉｖｅ  Ｆｉｌｔｅｒｉｎｇ  ｉｎ  Ｃｈａｒｇｅ  Ｄｏｍａｉｎ）」，回路及びシステムに対する２００４年ＩＥＥＥ国際シンポジウムの会報（Ｐｒｏｃ．，ｏｆ  ２００４  ＩＥＥＥ  Ｉｎｔｌ．  Ｓｙｍｐ．  ｏｎ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｙｓｔｅｍｓ），節（ｓｅｃ．），ＡＳＰ−Ｌ２９．５，２００４年５月、Ｓ．カルボーネン（Ｓ．Ｋａｒｖｏｎｅｎ）ら，「低雑音直交サブサンプリング・ミキサ（Ａ  Ｌｏｗ  Ｎｏｉｓｅ  Ｑｕａｄｒａｔｕｒｅ  Ｓｕｂｓａｍｐｌｉｎｇ  Ｍｉｘｉｅｒ）」，ＩＳＣＡＳの会報（Ｐｒｏｃ．，ｏｆ  ｔｈｅ  ＩＳＣＡＳ），第７９０頁−第７９３頁，２００１年を含んでいる。一連のデジタルフィルタの前に、サンプリング・ミキサを使用して信号をダウンコンバートするというデジタル領域における処理は、受信機アーキテクチャとして提案されてきた。各デジタルフィルタは、望みの信号を歪めることなく、可能な限りの所望でない周波数を排除するよう設計される。最初の２つに挙げた記事は、主に、一連のＦＩＲローパス・フィルタを使用することに集中している。最後に挙げた記事は、入力をＩＦにダウンコンバートした後の複素数フィルタ、及びサブサンプリング技法を使用することを提案している。
【００１８】
デジタル設計と、より相性の良い受信機に対する必要性が存在している。更にまた、従来のアナログ設計を利用しない受信機に対する必要性が存在している。更にまた、デジタル・ロジック・デバイスを使用して、より高い選択度、感度、及び忠実度の能力があるデジタル受信機に対する必要性が存在している。更にまた、従来のアナログ集約的な設計と比較したとき、低コストで、小さな面積を有し、低消費電力を有する受信機アーキテクチャに対する必要性が存在している。その上更にまた、複素数フィルタリングの前の影像分離に対し最適化したデジタル受信機に対する必要性が存在している。
【００１９】
例示の実施形態は、デジタル受信機に関する。本デジタル受信機は、増幅器と、この増幅器からのＡ信号及びｊＢ信号を受けるよう結合したサンプリング・ミキサとを備えている。これらのミキサは、これらのミキサのうちの第１の対のミキサであってＣ局部発振器信号を受ける前記第１の対のミキサと、ｊＤ局部発振器信号を受ける第２の対のミキサとを含むことが可能である。ｊＤ局部発振器信号は、Ｃ局部発振器信号に関して位相遅延したものである。代わりに、これらミキサは、局部発振器信号を受けるよう結合し、複数の第１のスイッチ及び複数の第２のスイッチと結合した出力を有することが可能である。これら第１のスイッチは、この局部発振器信号から得たＣ制御信号を受け、これら第２のスイッチは、この発振器信号から得たｊＤ制御信号を受ける。Ｃ制御信号は、ｊＤ制御信号に関して位相遅延したものである。本受信機は、上記のミキサから得られる信号を受けるよう結合した、コンデンサ等の積分デバイスを備えることが可能である。また、本受信機は、これら積分デバイスと結合した加算器を備えている。これら加算器は、ＡＣ−ＢＤの第１の和と、ＢＣ＋ＡＤの第２の和とを供給する。
【００２０】
別の例示実施形態は、ワイヤレス適用のためのデジタル回路に関する。本デジタル回路は、増幅器と、第１のミキサ及び第２のミキサを含む少なくとも１対のデジタル・サンプリング・ミキサと、サンプリング・コンデンサの組とを備えている。この第１のミキサは、第１の局部発振器信号を受けるよう結合した第１の入力及び第２の入力を有し、この第２のミキサは、第２の局部発振器信号を受けるよう結合した第１の入力及び第２の入力を有している。このサンプリング・コンデンサの組は、グラウンドと上記のミキサの個別のミキサとの間に結合している。また、本回路は、上記のコンデンサの組に結合したデジタル加算器と、これらの加算器に結合したデジタル複素数フィルタとを備えている。本回路は、影像排除のため、負の周波数の除去を利用している。
【００２１】
また別の例示実施形態は、デジタル通信回路に関する。本回路は、Ａ信号と、ｊＢ信号と、Ｃ局部発振器信号と、ｊＤ局部発振器信号とを複素数乗算するための手段であって、このＣ局部発振器信号は、このｊＤ局部発振器信号に関して位相遅延したものである、手段を備えている。また、本回路は、平均ＡＣ信号と、平均ＡＤ信号と、平均ＢＤ信号と、平均ＢＣ信号とを供給するための手段を備えている。また、本回路は、平均ＡＣ信号と平均ＢＤ信号との第１の和と、平均ＢＣ信号と平均ＡＤ信号との第２の和とを供給するための手段と、この第１の和と第２の和とを受け、影像フリーの出力信号を提供するための手段とを備えている。
【００２２】
一例示態様に従い、上記加算器はＡＣ−ＢＤの第１の和と、ＢＣ＋ＡＤの第２の和とを供給する。上記加算器の出力は、複素数ＬＯで乗算したＲＦ入力を表している。ＬＯとの複素数乗算は、所望の周波数と影像周波数とのより効率のよい分離を可能にしている。複素数帯域通過フィルタリングは、影像を完全に除去可能である。
【発明を実施するための最良の形態】
【００２３】
図３に関して、通信システムはデジタル受信機１０を備えている。デジタル受信機１０は、好ましくはデジタル的に実装され、小さい面積及び優れたパフォーマンスを提供する。受信機１０は、４ミキサ・ソリューションを使用する複素数乗算による影像分離の実装であり、デジタル領域においてサンプリング・ミキサ及び離散信号処理を使用している（図３）。４つのサンプリング・ミキサを使用することは、電力消費を増加させることがあるが、しかしＶＨＦ／ＵＨＦ航空機搭載用トランシーバ等のある適用において、パフォーマンスは電力消費よりも重要である。この方法において得られる影像排除は大きく、それは主として、１．高いＩＦを選ぶこと、２．全体の影像排除を増強するルーフィング・フィルタによって提供される排除であること、のためである。
【００２４】
受信機１０は、任意の通信適用、例えば、ＶＨＦ、ＵＨＦ、ＧＳＭ、ＧＰＳ、ｂｌｕｅｔｏｏｔｈ、又はコードレス電話のためのトランシーバにおける使用に対し、利用可能である。好適実施形態において、受信機１０は、４ミキサ・アーキテクチャを利用し、中間周波数（ＩＦ）を処理している。有利なことに、受信機１０は複素数乗算を利用することが可能であり、離散信号処理を使用して、完全にデジタル領域において影像分離を達成している。
【００２５】
出願人は、この有利なアーキテクチャを使用して、広い帯域にわたって極めて大きな影像排除が達成可能であると信じている。加えて、この有利なアーキテクチャは、影像分離後の複素数バンドパス・フィルタリングの容易な実装に適している。
【００２６】
デジタル受信機１０は、増幅器１８と、４つのミキサ２０Ａ−Ｄと、直交ＬＯドライバ２５と、４つのサンプリング・コンデンサ２２Ａ−Ｄと、２つの加算回路３４Ａ−Ｂとを備えている。ミキサ２０Ａ−Ｄは、好ましくはサンプリング・ミキサである。増幅器１８は、好ましくは、ミキサ２０Ａ−Ｂの入力に結合した第１の出力と、ミキサ２０Ｃ−Ｄの入力に結合した第２の出力とを有している。ミキサ２０Ａ−Ｂの各々は、局部発振器入力を備えている。
【００２７】
コンデンサ２２Ａ−Ｄは、グラウンドと、ミキサ２０Ａ−Ｄと加算器回路３４Ａ−Ｂとの間のそれぞれのノードとの間に、各々結合している。ミキサ回路２０Ａ及び２０Ｃの出力は、加算器回路３４Ａのそれぞれの入力に結合し、ミキサ回路２０Ｂ及び２０Ｄの出力は、加算器回路３４Ｂのそれぞれの入力に結合している。
【００２８】
増幅器１８は、好ましくは低雑音増幅器（ＬＮＡ）であり、アンテナ（示していない）からの信号を受けるよう結合している。このアンテナからの信号は、無線周波数（ＲＦ）信号であることが可能である。一実施形態において、このアンテナは２４００ＭＨＺの直交振幅変調（ＱＡＭ）信号を受けるが、受信機１０は、デジタル的に処理可能な任意の周波数の任意の種類のＲＦ信号と共に利用することが可能である。
【００２９】
増幅器１８は、好ましくは、このＲＦ信号のＩ及びＱバージョンを供給するための位相シフト用ネットワークを備えている。増幅器１８は、好ましくは電流信号としてこれらＩ及びＱバージョンを供給し、これら電流信号は、上記ＲＦ信号と関連している入力電圧に比例する。増幅器１８は、ミキサ２０Ａ及び２０Ｂに結合した第１の出力（Ｉ電流出力信号、例えばＡ信号に対する出力）と、ミキサ２０Ｃ及び２０Ｄに結合した第２の出力（Ｑ電流信号（例えばｊＢ信号）のための出力）とを有している。
【００３０】
増幅器１８（ＬＮＡ）からのこれら２つの出力は、９０度離れた位相であり、これらの出力電流は、上記入力電圧に比例する。電流に変換することにより、デジタル・サンプリング・ミキサは、ＬＯによって決定される期間の間、サンプリング・コンデンサを充電可能であり、それによって上記ＬＯのＲＦ入力倍に比例する電荷を生じさせる。加算、減算、積分等、基本的な数学的操作が効率のよいやり方で実現可能なので、充電モードは有利である。例えば、互いに異なる時点で、同じコンデンサに電荷を加えることにより、加算は達成される。同じコンデンサに複数回重み付けした電荷を加えることにより、積分は達成される。減算は、差動モード操作にて実現可能である。
【００３１】
ミキサ２０Ａ−Ｄは、上記のＲＦ信号（例えば、Ｉ及びＱ信号）をＩＦ等のより低い周波数にダウンコンバートするために利用する。ミキサ２０Ａ−Ｄは、デジタル・サンプリング・ミキサであることが可能であり、増幅器１８に結合した入力と、局部発振器信号を受けるよう結合した別の入力とを備えることが可能である。
【００３２】
図３において、局部発振器（ＬＯ）の波形を、波形２７Ａ（例えば、Ｃ）及び波形２７Ｂ（例えば、ｊＤ、理想的な回路においてはＣ＝Ｄである）として示す。ＬＯの互いに直交した位相（Ｃ及びｊＤ）を供給するために、単純な４分周回路を使用することが可能である。ミキサ２０Ａ−Ｄは、出力信号をサンプリング・コンデンサ２２Ａ−Ｄにそれぞれ供給する。
【００３３】
ミキサ２０Ａ−Ｄ等のサンプリング・ミキサは、ＬＯによって制御する時間間隔の間、サンプリング・コンデンサ２２Ａ−ＤにおいてＬＮＡ入力電圧に比例するＬＮＡ電流が積分可能となることを容易にする。例えば、ｔ０からｔ１の間隔の間、電荷はサンプリング・コンデンサ２２Ａに積分され、ｔ１でのコンデンサ２２Ａの電圧は、ＬＯに比例する期間の間積分したＬＮＡ入力のスケールされたバージョンを表している。ＲＦ周波数とＬＯ周波数がＩＦだけ異なるとき、このミキサの出力は、ＬＯ周波数でサンプルしたＩＦ出力を表している。
【００３４】
以下で説明するように、受信機１０を通って伝わるこれら信号は、複素数表記において表すことができる。増幅器１８からミキサ２０Ａ及び２０Ｂが受ける信号はＡとして表し、増幅器１８からミキサ２０Ｃ及び２０Ｂが受ける信号はｊＢとして表す。ミキサ２０Ａ及び２０Ｄに供給する局部発振器信号はＣによって表し、ミキサ２０Ｂ及びミキサ２０Ｃに供給する局部発振器信号はｊＤによって表し、理想的な回路に対しては、Ｃ＝Ｄである。好ましくは、これら局部発振器信号は、互いに位相が９０度遅延したスイッチング波形である。時刻ｔ１の終わりで、ミキサ２０Ａの出力はＡ＊Ｃを表し、ミキサ２０Ｃの出力は、Ｂ＊Ｄを表している。時刻ｔ２の終わりで、ミキサ２０Ｂの出力はＡ＊Ｄを表し、ミキサ２０Ｄの出力は、Ｂ＊Ｃを表している。加算器３４Ａの出力は、（ＡＣ−ＢＤ）を与える。減算は、ＡＣ及びＢＤを差動増幅器の２つの入力に加えることにより実現している。加算器３４Ｂの出力は、（ＢＣ＋ＡＤ）を表している。
【００３５】
加え合わせは、コンデンサ２２Ａ及び２２Ｃの電荷を単一のコンデンサに移すことにより実現可能である。このように、加算器３４Ａ−Ｂの２つの出力、即ち線４０Ａ及び４０Ｂは、ＲＦ入力をＬＯの単一の正の（又は負の）周波数で乗算した場合のＩＦ信号を表している。続く複素数バンドパス・フィルタは、影像を完全に除去可能である。そのステップを通過する前に、図３に関して説明した第１の実施形態の実装に対し、多くの簡略化をなすことが可能な場合の別実施形態を説明する。
【００３６】
図４に関する別の例示実施形態において、サンプリング・ミキサの数は、ＬＯとＩＦとの間に特別な関係を有することにより、２つに減らしている。ＬＯ及びＩＦは、以下の等式１及び２を満たすよう選ぶものとする。この関係は、複素数乗算のために要求される直交副積（ｑｕａｄｒａｔｕｒｅ  ｓｕｂ−ｐｒｏｄｕｃｔｓ）を生成するために単一のＬＯの位相で十分なことを確実にしている。
【００３７】
等式１及び２を以下に示す。
ｆ（ＬＯ）＝４＊Ｎ＊ｆ（ＩＦ）、ここでＮ＝１，２，３，．．．．．  等式（１）
ここでＮは平均化回数であり、
ｆ（ＬＯ）±ｆ（ＲＦ）＝ｆ（ＩＦ）                                等式（２）
例えば、ｆ（ＲＦ）＝２４００ＭＨｚであり、ｆ（ＬＯ）＝２４７７．４１９ＭＨｚであり、ｆ（ＩＦ）＝７７．４１９ＭＨｚである。
【００３８】
ここで、ｆ（ＬＯ）＝４＊８＊（７７．４１９）ＭＨｚ
このように、サンプリング・ミキサの後、得られるＩＦ信号をＬＯの８周期の間蓄積する（又は積分する）場合、得られる信号は、ＩＦ（７７．４１９ＭＨｚ）の直交サンプルを表している。即ち、得られるＩＦは、７７．４１９＊４＝３０９．６７６ＭＨｚの間隔で時間サンプルを持つことになる。
【００３９】
図３及び４に関して、図４の受信機１００は、図３に関して説明した受信機１０に類似している。受信機１００は、受信機１０における４つのミキサ２０Ａ−２０Ｄの代わりに、２つのミキサ１２０Ａ−Ｂを備えている。受信機１００は、有利なことに、適切なサンプリング回数を利用して、追加のミキサを要求することなしに、適切な直交処理を提供する。受信機１００は、増幅器１１８と、局部発振器回路２２５と、ミキサ１２０Ａ−Ｂと、スイッチ１２４Ａ−Ｄと、コンデンサ１２２Ａ−Ｄと、加算器１３４Ａ−Ｂとを備えている。ミキサ１２４Ａ−Ｂは、好ましくはサンプリング・ミキサである。
【００４０】
増幅器１１８は、Ａの信号をミキサ１２０Ａに供給し、ｊＢの信号をミキサ１２０Ｂに供給する。また、ミキサ１２０Ａ−Ｂは、局部発振器信号を受ける。ミキサ１２０Ａの出力は、スイッチ１２４Ａ及び１２４Ｂに結合している。ミキサ１２０Ｂの出力は、スイッチ１２４Ｃ及び１２４Ｄに結合している。スイッチ１２４Ａ−Ｄに対するスイッチの開閉は、このスイッチの制御入力で加えられる制御信号によって制御する。
【００４１】
図４は、例示波形１８０Ａ、１８０Ｂ、及び１８０Ｃを示している。波形１８０Ａは、ＬＯ信号を表現している。波形１８０Ｂは、スイッチ１２４Ａ及び１２４Ｄに加える制御波形（例えば、Ｃ）である。波形１８０Ｃは、スイッチ１２４Ｂ及び１２４Ｃに加える制御波形（例えば、ｊＤ、ここで、理想回路に対してはＣ＝Ｄ）である。制御波形１８０Ｂ−Ｃは、ＬＯ／Ｎ（例えば、Ｎ＝８）の周波数でトグルする。このように、スイッチ１２４Ａ及び１２４Ｄは、ＬＯの最初の８周期の間閉じ、スイッチ１２４Ｂ及びスイッチ１２４Ｃは、ＬＯの次の８周期の間閉じる。
【００４２】
コンデンサ１２２Ａ−Ｄは、グラウンドと、スイッチ１２０Ａ−Ｄと加算回路１３４Ａ−Ｂとの間のノードのそれぞれとの間に結合している。スイッチ１２４Ａ及び１２４Ｃの出力は、加算回路１３４Ａの入力に結合しており、スイッチ１２４Ｂ及び１２４Ｄの出力は、加算回路１３４Ｂの入力に結合している。
【００４３】
コンデンサ１２２Ａの電圧出力は、時刻ｔ１の終わりで、ＬＮＡ入力に比例した電圧を表しており、このＬＮＡ入力は、ＬＯのＮ（この例ではＮ＝８）周期の間積分されるものである。よって、このミキサ出力は、長さＮ＝８のＦＩＲローパス・フィルタによってフィルタされることになる。同様に、コンデンサ１２２Ｂの電圧出力は、時刻ｔ２の終わりで、ＬＮＡ入力に比例した電圧を表しており、このＬＮＡ入力は、ＬＯのＮ（＝８）周期の間積分されるものである。コンデンサ１２２Ａ及び１２２Ｂでの波形は、ＩＦの互いに直交したサンプルを表しており、なぜならＩＦ及びＬＯは、等式１によって関係付けられているからである。（この例では、１つのＩＦ周期は３２のＬＯ周期を含んでいる。）
スイッチ１２４Ａ−Ｄ及び等式１は、４つのミキサを使用せずに直交積（ｑｕａｄｒａｔｕｒｅ  ｐｒｏｄｕｃｔｓ）の生成を可能にしている。もしＬＯの波形１８０Ａを（Ｃ＋ｊＤ）として解釈可能ならば、そのときコンデンサ１２２Ａでの出力は、ダウンコンバートしフィルタしたＩＦの１つの直交サンプルであり、Ａ＊Ｃと等価である。同様に、コンデンサ１２２Ｂでの出力は、ダウンコンバートしフィルタしたＩＦの次の直交サンプルであり、Ａ＊Ｄと等価である。同じやり方で、コンデンサ１２２Ｃでの出力は、ダウンコンバートしフィルタしたＩＦの１つの直交サンプルであり、Ｂ＊Ｄと等価であり、コンデンサ１２２Ｄでの出力は、ダウンコンバートしフィルタしたＩＦの次の直交サンプルであり、Ｂ＊Ｃと等価である。
【００４４】
加算器１３４Ａは、スイッチ１２４Ａ及び１２４Ｃからの出力を受ける。加算器１３４Ｂは、スイッチ１２４Ｂ及び１２４Ｄからの出力を受ける。加算器１３４Ａの出力は、（ＡＣ−ＢＤ）を表し、加算器１３４Ｂの出力は、（ＢＣ＋ＡＤ）を表す。共に、加算器１３４Ａ−Ｂの両方の出力は、即ち線１４０Ａ及び１４０Ｂは、（Ａ＋ｊＢ）＊（Ｃ＋ｊＤ）を表している。加算器１３４Ａ及び１３４Ｂは、受信機１０の加算器３４Ａ−Ｂ（図３）と同じやり方で実現可能である。
【００４５】
この例において、ＩＦ出力は７７．４１９ＭＨｚであり、そのサンプルした出力は、３０９．６７６ＭＨｚ（＝７７．４１９＊４）で利用可能である。この信号の振幅は、ＬＮＡ入力のスケールされたバージョンを表している。また、この信号は長さＮ＝８でＦＩＲローパス・フィルタされる。フィルタリングの量は、Ｎを適当に変化させることによって制御可能である。このＩＦが４＊ＩＦのサンプリングレートで利用可能なとき、標準的なＤＳＰ技法が適用可能である。続く複素数バンドパスは、加算器１３４Ａ−Ｂの出力の影像を完全に除去可能である。
【００４６】
図５Ａ−Ｃに関する別の例示実施形態において、複素数乗算と共に、複素数バンドパス・フィルタ機能を追加し、よって影像周波数を完全に除去している。この実施形態において、サンプリング・ミキサの数は、ＬＯとＩＦとの間に特別な関係を有することにより、２つに減らしている。ＬＯ及びＩＦは、等式１及び２を満たすよう選ぶものとする。この関係は、複素数乗算のために要求される直交副積（ｑｕａｄｒａｔｕｒｅ  ｓｕｂ−ｐｒｏｄｕｃｔｓ）を生成するために単一のＬＯの位相で十分なことを確実にしている。
【００４７】
参照を容易にするため、等式１及び２を再掲する。
ｆ（ＬＯ）＝４＊Ｎ＊ｆ（ＩＦ）、ここでＮ＝１，２，３，．．．．．  等式（１）
ここでＮは平均化回数であり、
ｆ（ＬＯ）±ｆ（ＲＦ）＝ｆ（ＩＦ）                                等式（２）
例えば、ｆ（ＲＦ）＝２４００ＭＨｚであり、ｆ（ＬＯ）＝２４７７．４１９ＭＨｚであり、ｆ（ＩＦ）＝７７．４１９ＭＨｚである。
【００４８】
ここで、ｆ（ＬＯ）＝４＊８＊（７７．４１９）ＭＨｚ
このように、サンプリング・ミキサの後、得られるＩＦ信号をＬＯの８周期の間蓄積する（又は積分する）場合、得られる信号は、ＩＦ（７７．４１９ＭＨｚ）の直交サンプルを表している。即ち、得られるＩＦは、（２４７７．４１９／８即ち７７．４１９＊４）＝３０９．６７６ＭＨｚのデシメートされた間隔（ｔｈｅ  ｄｅｃｉｍａｔｅｄ  ｉｎｔｅｒｖａｌ）で時間サンプルを持つことが可能である。
【００４９】
図５Ａ−Ｃに関して、受信機２００は、図４に関して説明した受信機１００と非常に類似している。事実、破線５００の範囲に含まれている構成要素は、図４においての対応する構成要素と同一である。前述のように、加算器２３４Ａ及び２３４Ｂの出力は、複素数乗算された信号、即ち（Ａ＋ｊＢ）＊（Ｃ＋ｊＤ）を表している。
【００５０】
一点鎖線６００内に含まれる構成要素は、ＬＯによるＲＦ信号の複素数乗算を、但し残りの２つの直交位相に対して達成する。
これらの追加されたセクションは、次の等式を実現している。
（Ａ＋ｊＢ）＊（Ｃ’＋ｊＤ’）＝（ＡＣ’−ＢＤ’）＋ｊ（ＢＣ’＋ＡＤ’）等式（３）
ここで、Ｃ’及びＤ’は、ＬＯ即ちＬＯ＝（Ｃ’＋ｊＤ’）の第３と第４の直交位相を表している。
線２４０Ａ及び２４０Ｂは、複素数乗算したＲＦ入力を表している。同様に、線２４０Ｃ及び２４０Ｄは、ＬＯの反対の位相で複素数乗算したＲＦ入力を表している。
線２４０Ａと２４０Ｃは逆位相であり、線２４０Ｂと２４０Ｄは逆位相である。
このように、線２４０Ａ−Ｄは、サンプルしたＩＦ信号の直交位相（Ｉ，Ｉ’，Ｑ，Ｑ’）を表している。
【００５１】
加算器２３８Ａは線２４０Ａ及び２４０Ｃと結合しており、同様に加算器２３８Ｂは線２４０Ｂ及び２４０Ｄと結合している。本質的に、加算器２３８Ａは次の等式を実現している：
（ＡＣ−ＢＤ）−（ＡＣ’＋ＢＤ’）  ．．．．．．等式（４）
加算器２３８Ｂは次の等式を実現している：
（ＢＣ＋ＡＤ）＋（ＢＣ’＋ＡＤ’）  ．．．．．．等式（５）
図５Ａ−Ｃにおいて、これらの実装は、４つのディファレンサー回路（ｆｏｕｒ  ｄｉｆｆｅｒｅｎｃｅｒ  ｃｉｒｃｕｉｔｓ）（加算器２３４Ａ及び２３４Ｃ並びに加算器２３８Ａ−Ｂ）と、２つの追加回路（加算器２３４Ｂ及び２３４Ｄ）と共に示している。ディファレンサー回路（ｄｉｆｆｅｒｅｎｃｅｒ  ｃｉｒｃｕｉｔｓ）の数を減らすことは、有利である可能性がある。正と負の項を別々にグループ化することにより、等式３は４つの追加回路と２つのディファレンサー回路（２  ｄｉｆｆｅｒｅｎｃｅｒ  ｃｉｒｃｕｉｔｓ）で実現可能である。
【００５２】
一般的に、バンドパス・フィルタを実現するためには、ローパス・フィルタの応答から、このＬＰＦのＦＩＲ係数は、複素周波数（ｅ＾ｊ２＊ｐｉ＊ｆ＊ｔ）で乗算されるものであり、ここでｆはバンドパスの中心周波数である。サンプリング周波数がＩＦ周波数の４倍であるとき、乗算ファクターはｅ＾ｊ＊（ｐｉ／２）＊Ｍに減り、ここでＭ＝１，２，３，４，．．．である。理想的なローパス・フィルタの場合、全てのＦＩＲタップ係数はユニティ（ｕｎｉｔｙ）である。ｅ＾ｊ＊ｐｉ／２＊Ｍによる乗算は、シーケンス（＋１，＋ｊ，−１，−ｊ．．．）によるユニティタップ係数の乗算に等しい。加算器２３８Ａ−Ｂはこの操作を達成可能である。この操作は、長い数のサンプルに対して行うことが可能であり、よりシャープなバンドパス特性を得ることが可能である。この長さＭを変化させることにより、異なるバンドパス・フィルタ特性を得ることが可能であり、最終的な出力デシメーション周波数（ｔｈｅ  ｆｉｎａｌ  ｄｅｃｉｍａｔｉｏｎ  ｆｒｅｑｕｅｎｃｙ）は制御可能である。
【００５３】
このように、ＲＦ入力信号は、ＬＯで複素数乗算されて、実質的に複素数バンドパスフィルタされる。そのため、影像周波数及び全ての負の周波数は、完全に除去可能である。上述の方法において、Ｎ及び最終的な積分の長さのパラメータ（Ｍ）を変化させるだけで、互いに異なるＩＦを選択可能であり、互いに異なるＢＰＦ特性を選択可能である。
【００５４】
出願人は、受信機１０、１００、及び２００のアーキテクチャは、それらを従来の受信機より大幅に低価格で作成することを可能にすると信じている。出願人は、受信機１０、１００、及び２００のアーキテクチャは、従来のアナログ受信機より低消費電力を有すると信じている。
【００５５】
詳細な図面、特定の例、及び所与のある構成要素値は、本発明の好適な例示実施形態を説明しているが、それらは図示の目的にのみ供されるものであることは理解されよう。本発明の装置及び方法は、開示した正確な詳細及び状況に限定されない。更に、特定の種類の周波数を説明したが、様々な他の値を利用可能である。好適実施形態の設計、動作状況、及び配列においては、添付の特許請求の範囲に表現された本発明の精神を外れることなしに、他の代理、修正、変更、及び省略をなすことができる。
【図面の簡単な説明】
【００５６】
【図１Ａ】先行技術における、影像排除受信機アーキテクチャの電気的な概要の一般的ブロック図である。
【図１Ｂ】図１において図示したアーキテクチャに関連する１組の波形図である。
【図２】先行技術における、入力もまた複素数であるときの、複素数乗算器の電気的な概略の一般的ブロック図である。
【図３】例示実施形態に従うデジタル受信機の、電気的な概要の一般的ブロック図である。
【図４】別の例示実施形態に従うデジタル受信機の、電気的な概要の一般的ブロック図である。
【図５Ａ】また別の例示実施形態に従うデジタル受信機の、電気的な概要の一般的ブロック図を含んでいる。
【図５Ｂ】また別の例示実施形態に従うデジタル受信機の、電気的な概要の一般的ブロック図を含んでいる。
【図５Ｃ】また別の例示実施形態に従うデジタル受信機の、電気的な概要の一般的ブロック図を含んでいる。
【図１Ａ】
2009527942.tif 000003
【図１Ｂ】
2009527942.tif 000004
【図２】
2009527942.tif 000005
【図３】
2009527942.tif 000006
【図４】
2009527942.tif 000007
【図５Ａ】
2009527942.tif 000008
【図５Ｂ】
2009527942.tif 000009
【図５Ｃ】
2009527942.tif 000010
【国際調査報告】
2009527942.tif 000011