(57)【要約】  電子システムに注入されるノイズをモデル化する方法。本発明は、デジタル及びアナログ、並びに／又は高周波タイプの混在システム（１）に注入されるノイズをモデル化する方法に関する。本発明では、システム（１）内のノイズの注入は、デジタルセル（Ｃ１からＣＮ）のスイッチングに関連するノイズを特にモデル化するデジタルセル（８、８．１から８．Ｎ）のマクロモデルと、ライン上を伝送される信号の状態変化により生じるノイズを特にモデル化するライン（Ｌ１からＬＮ）のモデルとによってモデル化される。【選択図】図４a
2009541891.tif 000002
【特許請求の範囲】
【請求項１】
デジタル及びアナログ、並びに／又はＲＦ混在システム（１）を設計するために、このような混在システムに注入されるノイズをモデル化する方法であって、このシステムはアナログセル（Ａ１からＡＮ）及びデジタルセル（Ｃ１からＣＮ）を備え、これらのセル（Ａ１からＡＮ、Ｃ１からＣＮ）の各々は集積回路（１）の基板（４）上に生成されて特定の機能を果たし、これらのセル（Ｃ１からＣＮ）はライン（Ｌ１からＬＮ）によって互いに接続されており、各ライン（Ｌ１からＬＮ）はソースセル（Ｃ１）の出力端子（Ｏ１１）をターゲットセル（Ｃ２、Ｃ３）の入力端子に接続して前記ソースセル（Ｃ１）から前記ターゲットセル（Ｃ２、Ｃ３）に信号を伝送する、方法において、
セルマクロモデル（８、８．１から８．Ｎ）を用いて前記デジタルセル（Ｃ１からＣＮ）のレベルにおける前記システム（１）へのノイズの注入をモデル化するステップであって、これらのセルマクロモデルは、前記基板のモデル（５５）を備える前記システムのモデルに注入されるスイッチングノイズをモデル化するための受動素子（Ｒ１からＲ４、Ｚ１からＺ６）及び能動素子（ＩＰｖｄｄ、ＩＰｇｎｄ、ＩＢｓｕｂ、ＩＢｃａｉｓ）を備え、このスイッチングノイズは前記デジタルセル（Ｃ１からＣＮ）のスイッチングに関連している、ステップと、
ラインマクロモデル（２５、２５．１から２５．Ｎ）を用いて前記システムの前記ライン（Ｌ１からＬＮ）のレベルにおける前記システム（１）へのノイズ注入をモデル化するステップであって、これらのラインマクロモデルは特に前記ライン（Ｌ１からＬＮ）を通って伝送される信号の状態変化により生じるノイズをモデル化する、ステップとを含み、
前記ラインマクロモデル（２５、２５．１から２５．Ｎ）が、特に、前記ライン同士の結合と、前記回路の前記基板（４）の前記モデル（５５）と前記ラインの結合とにより生じるノイズをモデル化するための能動素子（４７）及び受動素子（２９から３３、３６、３７）を含むことを特徴とする、方法。
【請求項２】
各ラインマクロモデル（２５、２５．１から２５．Ｎ）が、前記ライン（Ｌ１からＬＮ）のインピーダンスをモデル化する抵抗器（２９、３０）と、自己及び相互インダクタ（３１、３２、４１、４２）と、コンデンサ（３３）とを含み、これらの素子（２９から３３）の値は、特に、前記ライン（Ｌ１からＬＮ）の長さ及び前記ライン（Ｌ１からＬＮ）の金属の種類に依存し、相互インダクタンスの値はモデル化されている前記ラインに隣接しているラインに依存することを特徴とする、請求項１に記載の方法。
【請求項３】
各ラインマクロモデル（２５、２５．１から２５．Ｎ）が、前記ラインマクロモデルがモデル化している前記ライン（Ｌ１）に出力端子（Ｓ１１）が接続している前記ソースセル（Ｃ１）からの出力信号の状態における周期的変化をモデル化する電圧源（４７）を含むことを特徴とする、請求項１又は２に記載の方法。
【請求項４】
前記ソースセルからの出力信号の変化をモデル化する前記電圧源（４７）が、調節可能な上昇時間（ＲＴ）、下降時間（ＦＴ）、及び周期比を有する周期的なＰＷＬ信号（４８）を生成することを特徴とする、請求項３に記載の方法。
【請求項５】
各ラインマクロモデルが、前記ラインマクロモデルがモデル化している前記ラインに入力端子（Ｉ２１、Ｉ３１）が接続している前記ターゲットセル（Ｃ２、Ｃ３）の入力容量をモデル化するコンデンサ（３６、３７）を含むことを特徴とする、請求項１から４の何れか一項に記載の方法。
【請求項６】
前記ターゲットセル（Ｃ２、Ｃ３）の入力インピーダンスをモデル化する容量（３６、３７）の値を抽出するために、
正弦波電流信号を前記ターゲットセル（Ｃ２）の入力端子（Ｉ２１からＩ２Ｍ）に印加するステップと、
前記電流信号の様々な周波数に対して、前記ターゲットセルの前記入力端子において観測可能な電圧を測定するステップと、
前記電流信号の周波数の関数として、この電圧の発生から前記コンデンサの容量を算出するステップとを含むことを特徴とする、請求項５に記載の方法。
【請求項７】
クロック信号を伝送するライン（Ｌ１からＬＮ）を選択し、これらのラインをモデル化するステップを含むことを特徴とする、請求項１から６の何れか一項に記載の方法。
【請求項８】
最も短いラインの長さと最も長いラインの長さの間である閾値よりも長さが大きいライン（Ｌ１からＬＮ）を選択し、これらのラインをモデル化するステップを含むことを特徴とする、請求項１から７の何れか一項に記載の方法。
【請求項９】
０と１の間である閾値よりも大きいスイッチング確率を有する前記デジタルセル（Ｃ１からＣＮ）に接続しているライン（Ｌ１からＬＮ）を選択し、これらのラインをモデル化するステップを含むことを特徴とする、請求項１から８の何れか一項に記載の方法。
【請求項１０】
セルのスイッチング確率を判別するために、
シミュレーション環境において、回路の外側の信号が印加され得る入力端子である、前記デジタルセルの主要な入力端子に印加される信号の可能な組合せの徹底的な、又は擬似的に徹底的な検査を行い、これらの組合せの関数としてスイッチング確率を判別するステップ、又は、
前記システムの前記セルの統計的動作モデルから構成された、前記セルのスイッチング確率のグラフを解き、このグラフの解の関数として前記スイッチング確率を判別するステップを含むことを特徴とする、請求項９に記載の方法。
【請求項１１】
前記アナログセル（Ａ１からＡＮ）に最も近接している前記ライン（Ｌ１からＬＮ）のレベルにおいて注入されるノイズをモデル化するステップを含むことを特徴とする、請求項１から１０の何れか一項に記載の方法。
【請求項１２】
同等のマクロモデルを得るために、前記ラインがデータバスを形成する場合、互いに平行な前記ラインのレベルにおけるノイズ注入をモデル化する前記ラインマクロモデル（２５、２５．１から２５．Ｎ）を組み合わせるステップであって、この同等のマクロモデルは、このデータバスのレベルにおけるノイズ注入をモデル化する、ステップを含むことを特徴とする、請求項１から１１の何れか一項に記載の方法。
【請求項１３】
前記請求項の何れか一項に記載の予備的なノイズモデル化ステップを含む、回路製造方法。
【請求項１４】
請求項１から１３の何れか一項に記載の方法を実施するためのデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子システムに注入されるノイズをモデル化する方法に関する。本発明の目的は、特に、このようなモデル化の精度を上げることである。本発明は特に、アナログ及びデジタル部品を備える混在電子システムの分野に有利に応用可能である。限定されない例を挙げると、電子システムには、同一パッケージ内の単一シリコンチップ上、又は複数のシリコン基板上の集積回路、並びにプリント回路上の（集積されている、集積されていないに拘らず）部品のアセンブリが含まれる。
【背景技術】
【０００２】
これらの電子システムの製造は、特に、システムがシリコン上に１つ又は複数の集積された部品を備える場合、非常に費用のかかる作業である。したがって、大量生産を開始する前に、製造された回路が正常に機能する確率を最大にするため、すべての製造パラメータを検査し、これらのパラメータに或る値を割り当てることが不可欠である。
【０００３】
この目的を達成するために、「電子設計自動化ツール」と呼ばれる一連のソフトウェア製品があり、これは、製造されるシステムの仕様記述からシステムの製造中に使用されるフォトマスクの製造まで電子システムの設計支援を可能にする。
【０００４】
電子システムの設計における１つの重要な要素は、特に混在システム内の回路によって生じるノイズを数値化することである。実質上、製造前に、或るノイズの影響を受ける回路が機能するか否かを確かめるために、ＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）又はＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐ）システム内の信号の整合性を検証する、すなわち、シミュレーションを介してシステム内の観測可能なノイズの正確なマッピングを取得することから成るステップがある。
【０００５】
この目的を達成するために、ノイズ発生回路（アグレッサ）及びノイズの影響を受ける回路（ビクティム）が特定される。より正確には、システムのすべての回路がノイズ発生器（アグレッサ）であると見做すことができる。しかしながら、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）、電力増幅器、及び入／出力回路などのデジタル回路、メモリセル、及びアナログ／ＲＦ回路を含む群からノイズ発生回路を選択することが好ましい。特に、デジタル回路は、その入力信号がスイッチングされる瞬間にノイズを発生する傾向がある。少なくとも１つのノイズ発生回路を備える回路は、それ自体がノイズ発生回路であると見做されることを理解されたい。
【０００６】
ノイズの影響を受ける回路（ビクティム）は、増幅器、フィルタ、発振器、ミキサ、サンプルホールド回路、デジタルメモリ回路、位相ループ、入／出力回路、及び電圧基準などのアナログ／ＲＦ回路を含む群から選択される。少なくとも１つのノイズの影響を受ける回路を備える回路は、それ自体がノイズの影響を受けるものと見做されることを理解されたい。
【０００７】
アグレッサによって生じたノイズは、回路、金属相互配線、及びパッケージが装着された基板を通過することによってビクティムに伝送される。このノイズはビクティムの性能を劣化させる傾向がある。したがって、ノイズは、ビクティムに望ましくない影響を及ぼす、アグレッサブロックによって生じるすべての信号を意味すると理解される。
【０００８】
より正確には、混在システムはデジタルセルとアナログセルの双方を備える。セルは、アナログ又はデジタルとすることができる回路の基本システムである。セルは所与の機能を果たし、たとえば、論理ゲート又は一連の論理ゲートの形を取ることができる。
【０００９】
このようなシステム内の観測可能なノイズは主にデジタルセルのスイッチング動作と関連している。このスイッチング動作は、セルに接続している供給レールを流れる電流、又はセルの容量性負荷又は隣接する回路の素子から発生する電流の消費を引き起こす。この消費は、ＩＲドロップとして知られている、システムの電力網における電圧変動を生じさせる。さらに、セルのスイッチングは、セルを備えるＭＯＳトランジスタのチャネル内に局部的な漏れ電流を引き起こす。これらの漏れ電流は基板の方へ流れ、基板をモデル化している、たとえばＲＬＣタイプのインピーダンス回路網に電圧変動を生じさせる。
【００１０】
米国特許第６９４１２５８号において、集積回路の各セルは、デジタルセルのレベルにおける上述したノイズ注入方式を記述するノイズマクロモデルと関連している。この目的を達成するために、各マクロモデルは、ノイズをシステムの残りの部分に注入する電流源などの能動素子を含む。これらのソースは、回路に注入されるノイズをモデル化するものであり、セルのスイッチング動作と関連している。さらに、マクロモデルは、セルの端子間の接続、供給ノード、及び基板への接続をモデル化する抵抗器及びコンデンサなどの受動素子を含む。
【００１１】
マクロモデルから電流源を抽出するために、たとえば、スパイス型ソフトウェアプログラムの支援で発展した、セルのトランジスタレベルにおけるシミュレーションモデルを用いて、セルによって注入されるノイズ電流が算出される。このモデルは非常に詳細で、セルの変化及び物理現象のほとんどを再現する。このモデルは抽出専用の検査環境に置かれる。セルノイズ注入モデルの能動素子は検査環境におけるセルのスパイスモデルのシミュレーションから演繹され、受動素子は回路のレイアウトから抽出される。
【００１２】
しかしながら、文献米国特許第６９４１２５８号で提示されている注入マクロモデルは、電子システムの均衡を変えることのできるすべてのノイズ注入現象をモデル化しないため、限界を有する。実際、セルは、特定の寸法の金属相互配線（又はライン）によって互いに接続している。しかし、既知の方法は、これらのシステムの相互配線を介して伝搬する、セルによって伝送される信号の妨害を考慮していない。さらに、既知の方法は、これらのライン間の結合又はこれらのラインと電子システムの残りの部分の間の結合を考慮していない。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
したがって、本発明の目的は、セルのスイッチング動作と、これらのセルを互いに接続させるラインのレベルにおける妨害とを考慮するノイズ注入モデルを生成することである。
【課題を解決するための手段】
【００１４】
この目的を達成するために、本発明では、マクロモデルの組合せを用いて、混在システムの一部である能動デジタル回路によって引き起こされる基本的なノイズ注入現象をモデル化する。この目的を達成するために、セルレベルにおけるノイズ注入のマクロモデルがラインレベルにおけるノイズ注入のマクロモデルによって補完される。このマクロモデルは、システムのラインによって伝送されるノイズをモデル化する。
【００１５】
より正確には、セルレベルにおけるノイズ注入をモデル化するマクロモデルは、受動素子及び能動素子を含む。一実施形態において、受動素子は各セルのレイアウトから抽出される。さらに、能動素子は、スイッチング及び漏れ電流が記録される全トランジスタセルモデルを伴う既知の手法を用いて抽出されるノイズ源と見做され、一方、これらのモデルはセルの使用環境に相当する検査環境で用いられる。
【００１６】
ラインレベルにおけるノイズ注入をモデル化するマクロモデルは、抵抗器、コンデンサ、及びインダクタなどの受動素子を含む、受動ラインマクロモデルと呼ばれる、セル間のラインのモデルを備える。互いに隣接する２本のラインがある場合、相互インダクタはインダクタモデルに含まれる。ノイズ注入がモデル化されているラインに接続しているセルの入力動作をモデル化するために、これらのセルの入力容量が抽出される。これらの入力容量は受動ラインマクロモデルの受動素子に接続している。
【００１７】
ラインノイズマクロモデルは、ラインを流れる信号の変化を表す電圧源などの能動素子も含む。ＰＷＬ（Ｐｉｅｃｅｗｉｓｅ  Ｌｉｎｅａｒ；区分的線形）波形のスペクトルは、スイッチングに関して信号の動作をモデル化するために用いられることが好ましい。この波形は、その周期と、デューティサイクルと、上昇及び下降時間とによって定められる。ラインレベルにおけるノイズ注入を算出するために、システムのライン内で観測可能なスイッチング動作がモデル化され、ノイズ注入スペクトルが各ラインに割り当てられる。
【００１８】
システム内全体のノイズを判別するために、セルノイズ注入マクロモデルが、ラインノイズマクロモジュール、基板のモデル、及び電力網のモデルに結合される。そして、システムの様々なノードに見られるノイズレベルが測定され、ノードはシステム内の等電位点である。
【００１９】
ビクティム上のノイズ及び／又は影響が理論的に優位となるラインをモデル化するために、マクロモデル化すべきシステムのラインを選択するための基準を確立することも可能である。したがって信号型基準は、クロック信号などの特定の信号が観測可能であるラインのみを考慮することを可能にする。ライン長基準は、長さが最小長より長いラインのみを考慮することを可能にする。
【００２０】
スイッチング動作の確率的基準を確立することも可能である。その場合、システムは、各セルにスイッチング確率を割り当て、スイッチング確率が最小値よりも大きいセルに接続しているラインのみを検討することによって確率的に解析され得る。範囲を含める、すなわち、システムの１クロック周期中にスイッチングできる最大ライン数を考慮することもできる。
【００２１】
近接基準は、他のラインと実質的に結合しているラインのみを考慮すること、又は、電力網もしくはビクティムに近接しているラインのみを考慮することを可能にする。
【００２２】
したがって、本発明は、混在電子システム内のノイズ注入現象を正確にモデル化することを可能にしつつ、ユーザが、最も有用なラインマクロモデル、すなわち、混在システム内全体に存在するノイズに最も影響を与えるラインマクロモデルのみを考慮できるようにする。有用なラインモデルの選択は、それらがシステムの性能に及ぼす影響に基づくが、ノイズ推定器の質、システム内のノイズ注入の最悪及び最良の場合などにも基づく。
【００２３】
したがって、本発明は、混在システム内のノイズ注入現象の全面的な制御を可能にする。
【００２４】
このように、本発明は、デジタル及びアナログ、並びに／又はＲＦ混在システムを設計するために、このようなシステムに注入されるノイズをモデル化する方法であって、このシステムはアナログセル及びデジタルセルを備え、これらのセルの各々は或る特定の機能を果たし、これらのセルはラインによって互いに接続されており、各ラインはソースセルの出力端子をターゲットセルの入力端子に接続してソースセルからターゲットセルに信号を伝送する、方法であって、
セルマクロモデルを用いてデジタルセルのレベルにおけるシステムへのノイズ注入をモデル化するステップであって、これらのセルマクロモデルは、システムへ注入されるスイッチングノイズをモデル化するための受動素子及び能動素子を備え、このスイッチングノイズはデジタルセルのスイッチングに関連している、ステップを含む方法において、
ラインマクロモデルを用いてシステムのラインのレベルにおけるシステムへのノイズ注入をモデル化するステップであって、これらのラインマクロモデルは特にラインを通って伝送される信号の状態変化により生じるノイズをモデル化する、ステップも含むことを特徴とする、方法に関する。
【００２５】
本発明は、下記の説明を読み、添付図面を確認することによってより明確に理解されるであろう。これらの図面は本発明を単に図示するために提供するものであり、本発明を限定するものではない。
【図面の簡単な説明】
【００２６】
【図１】本発明による方法を実施するために用いられる集積回路の概略図である。
【図２】本発明による、セルレベルにおけるノイズ注入のマクロモデルの概略図である。
【図３】セルの電力網のレベルにおけるノイズ注入のマクロモデルの図である。
【図４ａ】１つのセルの出力端子を複数のセルの入力端子に接続している、システムのラインのレベルにおけるノイズ注入をモデル化する、本発明によるラインマクロモデルの概略図である。
【図４ｂ】ノイズ注入がモデル化されているラインに入力端子が接続しているセルの入力容量を抽出するための、本発明によるセルの検査環境の図である。
【図４ｃ】ノイズ注入がモデル化されているレベルにおけるラインに出力端子が接続しているセルからの出力信号をモデル化している電圧源からの信号の概略図である。
【図５】混在システムの完全なモデルを作成するための様々なノイズ注入モデル及び受動モデルの、本発明によるアセンブリの図である。
【発明を実施するための形態】
【００２７】
同一の要素は、各図面において同様の参照番号を有する。
【００２８】
図１は集積回路１を示し、該集積回路１は、その基板４上に装着されたデジタルブロック２及びアナログブロック３を備える。デジタルブロック２及びアナログブロック３はそれぞれ、基本的な機能を果たすデジタルセルＣ１からＣＮ及びアナログセルＡ１からＡＮを備える。一改変形態において、回路１はＲＦセル又は他の任意の混在システム改変形態を含む。
【００２９】
デジタルセルＣ１からＣＮはスイッチンング時に回路１にノイズを注入する。このノイズはアナログセルＡ１からＡＮの動作を変えることができる。デジタルブロックの階層構造があり、第１の階層レベルは単一トランジスタであり、第２の階層レベルは、ＯＲ又はＡＮＤ機能などの基本的な機能を果たすセルであり、第３の階層レベルは、所与の機能を果たす基本的な機能のアセンブリであり、階層レベル数は限定されない。このように、ブロックの様々な階層レベルに対して、注入されるノイズをモデル化することが可能である。
【００３０】
さらに、セルＣ１からＣＮは、１つのセルから他のセルへ信号を伝送するラインＬ１からＬＮを介して互いに接続している。したがって、ラインＬ１は、セルＣ１の出力端子をセルＣ２の入力端子に、そしてセルＣ３の入力端子に接続する。ラインＬ２は、セルＣ１の出力端子をセルＣＮの入力端子に接続する。ラインＬ１、Ｌ２は金属製であり、セルは、回路１内のメタライゼーションレベルによって、又は集積回路内のリード線もしくはトラックによって接続されている。ノイズは、デジタルセルのスイッチング時に、これらのラインＬ１、Ｌ２を通って回路１に注入される。このラインノイズは、回路１にノイズを注入する他のすべての構造に影響を与える。
【００３１】
電力網は、電源コネクタ９、１０によって集積回路１に接続されている電源５を該集積回路の外側に備える。この電源５はまた、相互配線６によってデジタルブロック２にも接続されており、相互配線７によってアナログブロック３にも接続されている。５、６、７、９、及び１０によって形成される電源網は回路１の様々なセルに電力を供給し、デジタルセルＣ１からＣＮの入力端子の状態変化時に電圧変動を受ける。
【００３２】
本発明において、セルがスイッチングする際のセルによるノイズの発生と、回路の電力網、基板、及びラインにおける該ノイズの伝搬とをモデル化することが可能である。
【００３３】
デジタルセルＣ１からＣＮによる基板４及び電力網へのノイズの注入は、図２に示されたマクロモデル８によってモデル化され得る。このマクロモデル８は４つの電流源ＩＰｖｄｄ、ＩＰｇｎｄ、ＩＢｓｕｂ、及びＩＢｃａｉｓを含み、これらの電流源は、セルのＮＭＯＳ及びＰＭＯＳトランジスタのスイッチングによって生じるノイズをモデル化する。このノイズは基板４及びスイッチングしているセルに電力を供給する電力網に注入される。
【００３４】
より正確には、電流ＩＰｖｄｄは、スイッチングするためにセルによって消費される電流である。供給電流ＩＰｖｄｄの一部は出力負荷及び回路の基板４に転用されるため、接地に流れる電流ＩＰｇｎｄは供給電流ＩＰｖｄｄと異なる。電流ＩＢｓｕｂは基板への漏れ電流であり、一方、電流ＩＢｃａｉｓは回路１のウェルへの漏れ電流である。
【００３５】
さらに、セルの端子と基板４の間の接続は、互いに接続しているインピーダンスＺ１からＺ６によってモデル化される。さらに、２つのレジスタ網Ｚ１からＺ３とＺ４からＺ６を接続しているコンデンサＣは、基板のＮドープされた部分とＰドープされた部分の間の接続をモデル化する。マクロモデル８は抵抗器Ｒ１からＲ４を介して集積回路１の残りの部分に接続している。素子Ｚ１からＺ６、Ｃ、及びＲ１からＲ４の値は、理論的には回路１のレイアウト、すなわち、回路１上の部品及びこれらの相互配線の配置から抽出される。
【００３６】
一改変形態において、マクロモデルは複数の電源を含むこともでき、トランジスタの構造の寄生素子は様々な方法でモデル化され得る。
【００３７】
マクロモデル８の電流源は各セルのトランジスタレベルのモデルを用いて各セルに対して抽出される。このモデルはセル内で生じる各物理現象を正確にモデル化する。このようにモデル化されるセルを特定の検査環境に配置し、セルの入力信号値及び出力容量値などの、該環境の或るパラメータを変化させることによって、セルの電流源を抽出することができ、このセルを構成するトランジスタの様々なノイズ注入方式をモデル化することができる。
【００３８】
さらに、図３に示されるように、デジタルセルは基板４と電力網に接続しており、ノイズ注入はセルＣ１からＣＮと電力網の間の相互配線６、７のレベルでモデル化される。この目的を達成するために、互いに接続しており、電源５、及びセルＣ１からＣＮに接続している抵抗器１４から１７、インダクタ１８から２１、及びコンデンサ２２によって電力網がモデル化される。
【００３９】
電力網のこのモデル化は、セルＣ１からＣＮがスイッチングするときに電源の相互配線内で観測可能な電圧変動現象を考慮する。実質上、セルが、スイッチングする瞬間に電流ＩＰｖｄｄを消費するとき、インダクタの端子において電圧差が現れ、これによりセルの端子に印加される供給電圧の変化が生じる。
【００４０】
図４ａはシステムの残りの部分と結合しているラインマクロモデル２５を示し、これは、ラインＬ１のレベルにおけるノイズの注入をモデル化する。このラインＬ１は、データ信号を伝送するソースセルＣ１の出力端子を、ターゲットセルＣ２及びＣ３の入力端子に接続し、これらのターゲットセルＣ２及びＣ３は、セルＣ１によって伝送されたデータ信号を受け取る。
【００４１】
より正確には、セルＣ１は入力端子Ｉ１１からＩ１Ｎ及び出力端子Ｏ１１からＯ１Ｎ’を含む。セルＣ２は入力端子Ｉ２１からＩ２Ｍ及び出力端子Ｏ２１からＯ２Ｍ’を含む。セルＣ３は入力端子Ｉ３１からＩ３Ｐ及び出力端子Ｏ３１からＯ３Ｐ’を含む。ここでモデル化されるのはラインＬ１であり、これはセルＣ１の出力端子Ｏ１１をセルＣ２及びＣ３の入力端子Ｉ２１、Ｉ３１に接続する。
【００４２】
ラインマクロモデル２５は抵抗器２９、３０、自己インダクタ３１、３２、及び相互インダクタ４１、４２などの受動素子を含み、これらは他のもの、隣接するライン、及びコンデンサ３３に依存する。抵抗器２９、３０及びインダクタ３１、３２は電気的に直列接続している。さらに、コンデンサ３３の第１の端子はインダクタ間の配線に接続しており、コンデンサ３３の第２の端子は接地に接続している。このモデル２５は、他のラインとラインＬ１、及び回路１の基板とライン１の誘導及び容量結合をモデル化し、矢印４１及び４２はライン間の相互インダクタンスを表す。
【００４３】
受動素子２９から３３の値はラインＬ１の長さ、このラインＬ１の金属の種類、及びセル同士の相互配線から算出される。ＣＡＬＩＢＲＥ又はｓｔａｒＲＣＸＴのようなレイアウト抽出ソフトウェアで用いられる既知のアルゴリズムは、回路１の各ラインに対して、受動素子２９から３３の値を回路１のレイアウトから抽出することを可能にする。
【００４４】
さらに、ラインノイズマクロモデル２５において、ターゲットセルＣ２及びＣ３の入力容量がコンデンサ３６及び３７によってモデル化される。これらの入力容量の値はＣＯＲＥＬＩＢに含まれたファイルによって与えられ得る。このＣＯＲＥＬＩＢは、設計及び検証ソフトウェアによって用いられ得るセルのモデル及び特徴、並びに測定及びシミュレーションから抽出されるデータを含む。
【００４５】
一改変形態において、これらの入力容量の値は、セルの入力インピーダンスの測定を再現するＳＰＩＣＥシミュレーションによって抽出される。より正確には、トランジスタレベルでモデル化されるセルＣ２は図４ｂに示された検査環境に置かれる。正弦波電流を伝送する小さい信号電流源４５がＣ２の入力端子に印加される。様々な周波数に対して、入力容量で観測される電圧が測定される。
【００４６】
純粋に容量性である入力インピーダンスに関して、Ｕ＝（１／ｊ＊Ｃ＊ｐｉ＊ｆ）＊ｉを有し、Ｕはセルの入力端子で測定された電圧、Ｃはコンデンサ３６の容量、ｆはセルの入力端子に印加される電流信号の周波数、ｉはその電流の強度である。このようにボード線図を作成することができ、このボード線図からＣの値が同定によって抽出される。この値は、入力信号の周波数に応じて変わる電圧Ｕの発生に依存する。セルの入力インピーダンスの抽出は該セルの各入力端子に対してなされる。
【００４７】
さらに、ラインノイズマクロモデル２５において、Ｃ１の出力信号Ｏ１１（ｔ）の変化が電圧源４７によってモデル化される。図４ｃに示されるように、この電圧源は、周期Ｔの周期的なＰＷＬ（Ｐｉｅｃｅｗｉｓｅ  Ｌｉｎｅａｒ；区分的線形）信号４８を生じる。信号４８は、調節可能な上昇時間ＲＴ、下降時間ＦＴ、及び周期比（高い状態ｔｈの継続時間と周期Ｔの比）を有する。このように、この信号４８は出力端子Ｏ１１のスイッチングをモデル化する。
【００４８】
ラインノイズの注入が周波数領域内で算出されるため、信号４８のフーリエ変換は既知のアルゴリズムを用いて算出される。信号４８の周波数スペクトルの実数部４９及び虚数部５０が得られる。
【００４９】
さらに、セルは同時にスイッチングするとは考えられていないため、スイッチングの瞬間の分布を用いて、セルＣ１からＣＮがスイッチングし、回路１にそれらのノイズを注入する瞬間を見つけることができる。すなわち、システムのクロック基準に対して、各セルの所与の構成に対する平均又は限界呼出し回数を決定することによってスイッチング動作をモデル化することができる。このように、各ラインマクロモデルに対して、ＰＷＬ信号によって生じるノイズ源４７のスペクトルを算出し、そのスペクトルに、ライン内でノイズが観測可能である瞬間に対応する動作遅延を加える。
【００５０】
一改変形態において、すべてのセルが同時にスイッチングすると考えることができる。その場合、すべてのラインＬ１からＬＮが、伝送する可能性の高いノイズ信号を同時に注入する。
【００５１】
一実施形態において、ラインＬ１の特定の注入現象をモデル化するために、ソース４７は完全ではないと考えられる。この目的を達成するために、セルＣ１の出力抵抗５１がモデル化される。この抵抗５１は、セルの出力インピーダンスを抽出するための既知の手法を用いて抽出される。
【００５２】
図５は、基板及び電力網を示す伝搬モデルを有する様々なノイズ注入マクロモデルのアセンブリを示す。このアセンブリにより、回路１のノイズマッピングを規定することができる。
【００５３】
より正確には、各セルＣ１からＣＮは、電力網５から７と、基板４をモデル化しているインピーダンス回路網５５とに接続しているノイズ注入モデル８．１から８．Ｎによってモデル化される。電力網５から７は回路網５５に接続している。ラインＬ１からＬＮのレベルにおけるノイズの注入は、回路網５５に接続しているモデル２５．１から２５．Ｎによってモデル化される。
【００５４】
モデル８．１から８．Ｎは、基板のモデル５５を備えるシステムのモデルに注入されるスイッチングノイズをモデル化するための受動素子及び能動素子を含む。
【００５５】
一方、ラインモデル２５．１から２５．Ｎは、特に、システムのライン同士の結合、及びシステムのラインと基板のモデル５５との結合により生じるノイズをモデル化するための受動素子及び能動素子を含む。
【００５６】
さらに、回路１のデジタルブロックに対して、同等のノイズ注入マクロモデルが規定され、このマクロモデルはセルレベルでの突入電流時の電流ノイズの注入をモデル化する。この目的を達成するために、セルがシステムのモデルにそれらのノイズを注入する瞬間を定めるスイッチング動作のモデル化が選択される。同等のノイズ注入マクロモデル５７を取得するために、ノイズ注入モデルは、従来のノートンの定理及びテブナンの定理を用いて互いに組み合わされる。
【００５７】
さらに、選択基準が規定され、その基準よって、回路１内の全体的なノイズを算出するために考慮されるべきライン数を制限することが可能になる。したがって、たとえば、特に、クロック信号などの或る種類の信号を伝送するラインのレベルにおけるノイズの注入をモデル化することが可能になる。この場合モデル化されるのはクロックツリーであり、これは回路１の様々なデジタルブロックの同調をもたらす信号を伝送する。
【００５８】
他の例では、最もスイッチングする可能性の高い信号を伝送するラインＬ１からＬＮのレベルにおけるノイズの注入をモデル化するために選択がなされる。これらのラインを決定するために、セルＣ１からＣＮに対するスイッチング確率基準が規定され、これは、回路１の機能性に依存する。０と１の間である閾値よりも高いスイッチング確率を有するデジタルセルＣ１からＣＮに接続しているラインＬ１からＬＮが選択され、これらのラインがモデル化される。一般的に、選択されたラインは、最も高いスイッチング確率、すなわち、０．７より高い確率を有するデジタルセルＣ１からＣＮに接続しているラインである。
【００５９】
スイッチング確率を定めるために、ＶＤＨＬ、ＶＥＲＩＬＯＧ、又はＶＩＴＡＬモデルを実行する動作シミュレータが用いられ、回路１の主要入力端子、すなわち、回路の外側の信号が印加され得る入力端子に印加される信号の（組合せのサンプルからの）可能な組合せが徹底的に、又は擬似的に徹底的に検査される。入力信号の検査パターンに基づいて、スイッチングする出力信号を有するセルの確率が決定される。
【００６０】
一改変形態において、スイッチングする可能性が最も高い信号を伝送するラインＬ１からＬＮを判別するために、システムのセルの統計的動作モデルから構築された、セルのスイッチング確率のグラフが解かれ、スイッチング確率がこのグラフの解の関数として定められる。
【００６１】
他の例では、回路内で最も長く、そのため、回路にノイズを注入する可能性が最も高いラインＬ１からＬＮのレベルにおけるノイズの注入をモデル化するために選択がなされる。一実施形態において、モデル化されるラインは長さが閾値より長く、この閾値はラインの最小長と最大長の間の任意値である。この閾値はまた、システムのラインの平均長に相関して決定され得る。
【００６２】
他の例では、回路のアナログブロック３に最も近接しているラインＬ１からＬＮのレベルにおけるノイズの注入をモデル化するために選択がなされ、これらのラインは理論的にはこれらのアナログブロックを阻害する可能性が最も高い。
【００６３】
ラインレベルにおけるノイズ注入をモデル化するための選択基準は単独で、又は組み合わせて用いられ得る。
【００６４】
さらに、一実施形態において、同等のノイズ注入マクロモデルは、データバスを形成する互いに平行なライン用に算出される。したがって、データバス毎に１つの注入モデルが規定されるのが好ましい。実際には、この同等のラインモデルを算出するために、互いに平行なラインのマクロモデルの抵抗の合計、インダクタンスの合計、及び容量の並列化を算出することによってライン素子が組み合わされる。
【００６５】
本発明による方法の様々なステップは、電子回路又はコンピュータによって実行されるソフトウェアプログラムによって実施され得、該ソフトウェアはディスケット、ＣＤ、ＤＶＤ、ＵＳＢドライブ又は他の同等のものなどの媒体に格納されることを理解されたい。本発明は、本発明による予備的なノイズモデル化ステップを含む回路製造方法、及び本発明を実施するためのソフトウェアにまで及ぶ。
【図１】
2009541891.tif 000003
【図２】
2009541891.tif 000004
【図３】
2009541891.tif 000005
【図４ａ】
2009541891.tif 000006
【図４ｂ】
2009541891.tif 000007
【図４ｃ】
2009541891.tif 000008
【図５】
2009541891.tif 000009
【国際調査報告】
2009541891.tif 000010
2009541891.tif 000011
2009541891.tif 000012
2009541891.tif 000013
2009541891.tif 000014
2009541891.tif 000015
2009541891.tif 000016
2009541891.tif 000017