(57)【要約】【課題】  リソグラフィ・マスクを設計するための改善された方法を提供する。【解決手段】  対象とする設計層上の構造体と相互作用し、これに影響を与える設計層からの制約を考慮して、対象とする設計層についての公差バンドを形成することによって、設計者が意図する半導体設計の電気的特徴を伝達する方法が提供される。本方法は、対象とする層の構造体のプリント縁部が、所定の基準内でプリントされ、他の層の構造体による影響から生じる電気的制約、重なり制約、及び製造上の制約を含むがこれらに限定されない種々の制約を満たす、領域即ち公差バンドを決定する。本方法は、コンピュータ・システム上で実行するためのコンピュータ・プログラムとして実装することができる。結果として得られる公差バンドを用いて、リソグラフィ技術者、ＯＰＣ技術者、若しくはマスク製造者又はツールに設計者の意図を効率的に伝達することができる。【選択図】  図１
2009511988.tif 000002
【特許請求の範囲】
【請求項１】
マスク・レイアウトを設計する方法であって、
二次元平面上に配置された構造体を含み、第３の次元に沿って互いに位置あわせされた、複数の設計層を含む回路設計を準備するステップと、
基板上に形成される重要な構造体を含む前記複数の設計層のうちの選択された１つの設計層を特定するステップと、
前記選択された設計層とは異なる前記複数の設計層のうちの１つの設計層における影響を与える構造体と関連する制約領域を特定するステップであって、前記影響を与える構造体は前記重要な構造体と相互作用し、前記制約領域は１つ又は複数の制約と関連する、ステップと、
前記重要な構造体と関連する公差バンドを決定するステップであって、前記公差バンドは、前記重要な構造体が基板上に形成されたときに所定の基準を満たす領域を定めるものであり、前記制約領域と関連する前記１つ又は複数の制約に従って制約される縁部を含む、ステップと、
を含む方法。
【請求項２】
前記制約領域は、前記影響を与える構造体と関連する公差バンドを含む、請求項１に記載の方法。
【請求項３】
前記制約領域は、前記影響を与える構造体についての公称プロセス・バイアス、ＣＤ（クリティカル寸法）公差、若しくは電気的公差、又はそれらの組み合わせを含む、請求項１に記載の方法。
【請求項４】
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体が、前記選択された設計層とは異なる設計層における構造体の影響を与える構造体となる場合には、前記公差バンドを制約領域として用いるステップをさらに含む、請求項１に記載の方法。
【請求項５】
前記制約領域は、
前記選択された設計層とは異なる前記複数の設計層のうちの前記１つの設計層における前記影響を与える構造体についてのＣＤ公差と、
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体に関する前記影響を与える構造体の重なり公差と、
をさらに含む、請求項１に記載の方法。
【請求項６】
前記制約領域は、
前記選択された設計層とは異なる前記複数の設計層のうちの前記１つの設計層における前記影響を与える構造体についての公差バンドと、
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体に関する前記影響を与える構造体の重なり公差と、
をさらに含む、請求項１に記載の方法。
【請求項７】
前記１つ又は複数の制約は前記制約領域内で異なるものである、請求項１に記載の方法。
【請求項８】
前記１つ又は複数の制約は、統計的なプロセス変動を含む、請求項１に記載の方法。
【請求項９】
前記１つ又は複数の制約は、統計的なプロセス変動を含む、請求項７に記載の方法。
【請求項１０】
前記複数の設計層のサブセットを、その各々が重要な構造体を含むように予め選択するステップと、
選択された１つの設計層を特定する前記ステップの前に、所定の基準に従って前記サブセットの順位付けを行うステップと、
選択された１つの設計層を特定するステップ、制約領域を特定するステップ、及び、前記サブセットの各々についての公差バンドを前記順位付けの順番に決定するステップを実施するステップと、
をさらに含む、請求項１に記載の方法。
【請求項１１】
前記順位付けは、イメージ処理の難度が増す順番に行われる、請求項１０に記載の方法。
【請求項１２】
１つ又は複数の平滑化された制約を形成するように、前記１つ又は複数の制約に対して平滑化操作を行うステップをさらに含み、前記公差バンドの前記縁部は、前記１つ又は複数の平滑化された制約に従って制約される、請求項１に記載の方法。
【請求項１３】
コンピュータ上で実行されたときに、前記コンピュータに、
二次元平面上に配置された構造体を含み、第３の次元に沿って互いに位置あわせされた、複数の設計層を含む回路設計を準備するステップと、
基板上に形成される重要な構造体を含む前記複数の設計層のうちの選択された１つの設計層を特定するステップと、
前記選択された設計層とは異なる前記複数の設計層のうちの１つの設計層における影響を与える構造体と関連する制約領域を特定するステップであって、前記影響を与える構造体は前記重要な構造体と相互作用し、前記制約領域は１つ又は複数の制約と関連する、ステップと、
前記重要な構造体と関連する公差バンドを決定するステップであって、前記公差バンドは、前記重要な構造体が基板上に形成されたときに所定の基準を満たす領域を定めるものであり、前記制約領域と関連する前記１つ又は複数の制約に従って制約される縁部を含む、ステップと、
を実行させるコンピュータ・プログラム。
【請求項１４】
前記制約領域は、前記影響を与える構造体と関連する公差バンドを含む、請求項１３に記載のコンピュータ・プログラム。
【請求項１５】
前記制約領域は、前記影響を与える構造体についての公称プロセス・バイアス、ＣＤ公差、若しくは電気的公差、又はそれらの組み合わせを含む、請求項１３に記載のコンピュータ・プログラム。
【請求項１６】
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体が、前記選択された設計層とは異なる設計層における構造体の影響を与える構造体となる場合には、前記公差バンドを制約領域として用いるステップをさらに含む、請求項１３に記載のコンピュータ・プログラム。
【請求項１７】
前記制約領域は、
前記選択された設計層とは異なる前記複数の設計層のうちの前記１つの設計層における前記影響を与える構造体についてのＣＤ公差と、
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体に関する前記影響を与える構造体の重なり公差と、
をさらに含む、請求項１３に記載のコンピュータ・プログラム。
【請求項１８】
前記制約領域は、
前記選択された設計層とは異なる前記複数の設計層のうちの前記１つの設計層における前記影響を与える構造体についての公差バンドと、
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体に関する前記影響を与える構造体の重なり公差と、
をさらに含む、請求項１３に記載のコンピュータ・プログラム。
【請求項１９】
前記１つ又は複数の制約は前記制約領域内で異なるものである、請求項１３に記載のコンピュータ・プログラム。
【請求項２０】
前記１つ又は複数の制約は、統計的なプロセス変動を含む、請求項１３に記載のコンピュータ・プログラム。
【請求項２１】
前記１つ又は複数の制約は、統計的なプロセス変動を含む、請求項１９に記載のコンピュータ・プログラム。
【請求項２２】
前記コンピュータに、
前記複数の設計層のサブセットを、その各々が重要な構造体を含むように予め選択するステップと、
選択された１つの設計層を特定する前記ステップの前に、所定の基準に従って前記サブセットの順位付けを行うステップと、
選択された１つの設計層を特定するステップ、制約領域を特定するステップ、及び、前記サブセットの各々についての公差バンドを前記順位付けの順番に決定するステップを実施するステップと、
をさらに実行させる、請求項１３に記載のコンピュータ・プログラム。
【請求項２３】
前記順位付けは、イメージ処理の難度が増す順番で行われる、請求項２２に記載のコンピュータ・プログラム。
【請求項２４】
前記コンピュータに、１つ又は複数の平滑化された制約を形成するように、前記１つ又は複数の制約に対して平滑化操作を行うステップをさらに実行させ、前記公差バンドの前記縁部は、前記１つ又は複数の平滑化された制約に従って制約される、請求項１３に記載のコンピュータ・プログラム。
【請求項２５】
リソグラフィ・プロセスにおいて用いられる設計パラメータを伝達する方法であって、
二次元平面上に配置された構造体を含み、第３の次元に沿って互いに位置あわせされた、複数の設計層を含む回路設計を準備するステップと、
基板上に形成される重要な構造体を含む前記複数の設計層のうちの選択された１つの設計層を特定するステップと、
前記選択された設計層とは異なる前記複数の設計層のうちの１つの設計層における影響を与える構造体と関連する制約領域を特定するステップであって、前記影響を与える構造体は前記重要な構造体と相互作用し、前記制約領域は１つ又は複数の制約と関連する、ステップと、
前記重要な構造体と関連する公差バンドを決定するステップであって、前記公差バンドは、前記重要な構造体が基板上に形成されたときに所定の基準を満たす領域を定めるものであり、前記制約領域と関連する前記１つ又は複数の制約に従って制約される縁部を含む、ステップと、
を含む方法。
【請求項２６】
前記制約領域は、前記影響を与える構造体と関連する公差バンドを含む、請求項２５に記載の方法。
【請求項２７】
前記制約領域は、前記影響を与える構造体についての公称プロセス・バイアス、ＣＤ公差、若しくは電気的公差、又はそれらの組み合わせを含む、請求項２５に記載の方法。
【請求項２８】
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体が、前記選択された設計層とは異なる設計層における構造体の影響を与える構造体となる場合には、前記公差バンドを制約領域として用いるステップをさらに含む、請求項２５に記載の方法。
【請求項２９】
前記制約領域は、
前記選択された設計層とは異なる前記複数の設計層のうちの前記１つの設計層における前記影響を与える構造体についてのＣＤ公差と、
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体に関する前記影響を与える構造体の重なり公差と、
をさらに含む、請求項２５に記載の方法。
【請求項３０】
前記制約領域は、
前記選択された設計層とは異なる前記複数の設計層のうちの前記１つの設計層における前記影響を与える構造体についての公差バンドと、
前記複数の設計層のうちの前記選択された１つの設計層における前記重要な構造体に関する前記影響を与える構造体の重なり公差と、
をさらに含む、請求項２５に記載の方法。
【請求項３１】
前記１つ又は複数の制約は前記制約領域内で異なるものである、請求項２５に記載の方法。
【請求項３２】
前記１つ又は複数の制約は、統計的なプロセス変動を含む、請求項２５に記載の方法。
【請求項３３】
前記１つ又は複数の制約は、統計的なプロセス変動を含む、請求項３１に記載の方法。
【請求項３４】
前記複数の設計層のサブセットを、その各々が重要な構造体を含むように予め選択するステップと、
選択された１つの設計層を特定する前記ステップの前に、所定の基準に従って前記サブセットの順位付けを行うステップと、
選択された１つの設計層を特定するステップ、制約領域を特定するステップ、及び、前記サブセットの各々についての公差バンドを前記順位付けの順番に決定するステップを実施するステップと、
をさらに含む、請求項２５に記載の方法。
【請求項３５】
前記順位付けは、イメージ処理の難度が増す順番に行われることを特徴とする、請求項３４に記載の方法。
【請求項３６】
マスク・レイアウトの設計の際に用いられるように前記公差バンドを提供するステップをさらに含む、請求項２５に記載の方法。
【請求項３７】
リソグラフィ技術者、ＯＰＣ技術者、マスク製造者、マスク製造ツール、又はソフトウェア・ツールのいずれかに、前記公差バンドを提供するステップをさらに含む、請求項２５に記載の方法。
【請求項３８】
前記ソフトウェア・ツールは、ＯＰＣツール、マスク設計検証ツール、タイミング解析ツール、電気的検証ツール、又はそれらの組み合わせから成る群から選択される、請求項３７に記載の方法。
【請求項３９】
１つ又は複数の平滑化された制約を形成するように、前記１つ又は複数の制約に対して平滑化操作を行うステップをさらに含み、前記公差バンドの前記縁部は、前記１つ又は複数の平滑化された制約に従って制約される、請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の製造と、集積回路の製造に用いられるリソグラフィ・マスクを設計するための方法とに関する。より具体的には、本発明は、リソグラフィ・マスクを設計する際に用いられる公差バンドを得るための方法に関する。
【背景技術】
【０００２】
所望のウェハ・レベルのスケーリングは、リソグラフィ設備の改良によってもたらされるペースより速い速度で行われ続けているため、リソグラフィ技術者は、イメージ解像度の低下に基づくパターン形成方法を講じなければならない。マスクからウェハにパターンを転写するリソグラフィ・プロセスは、プロセスの非線形性を含んでおり、長時間にわたって非線形性が安定する堅牢なマスク−ウェハ・リソグラフィ・プロセスを作り出すことは、リソグラフィ技術者の責務である。リソグラフィ技術者にかかる負担を軽減するのを助けるために用いられる技術の１つは、プリント（転写）できるパターンの種類をいずれかの所与のレベルに制限することである（非特許文献１）。これによって、リソグラフィ・プロセスがより容易に最適化できるようになる。残念ながら、この制限された設計ルールを用いても、負担がリソグラフィ技術者から設計者に移されただけに過ぎず、今度は極めて制限された環境においてレイアウトを再設計するという困難な課題が設計者に残される。リソグラフィ技術者にとって、１）どのような設計の幾何学的形態のプリントが要求されるか予測すること、及び、２）各々の幾何学的形態がどの程度良好にウェハにプリントされるか知ることは非常に困難であるため、リソグラフィ技術者は、設計者に対して厳格な制限を課そうとすることが多くなる。このようにして、リソグラフィ技術者は、比較的種類の少ないパターンが全て、十分なプロセス許容度を以ってプリントされることを保証することができる。この欠点は、設計者は、大きな制限を受けているため、設計をスケーリングする意味がもはやない場合がある点であり、リソグラフィ技術者は、問題なくプリントできる幾何学的形態を頻繁に却下している点である。この問題は、設計者とリソグラフィ技術者とが、互いの要求を理解せず、必要な情報伝達をより容易に行うことができる共通の用語を持たないことが多いという事実によって、悪化させられる。
【０００３】
このような行き違いを解決し、妥協的な解決策を見出す試みをするのは、光近接効果補正（ＯＰＣ）技術者の役目である。ＯＰＣ技術者の役目は、プロセスの非線形性を説明するために、マスク作成の前に設計形状を修正することである。リソグラフィ技術者の要求は、プロセス・モデルとプロセス要求の組とを通してＯＰＣ技術者に伝達されることが多い。次いで、ＯＰＣ技術者は、リソグラフィ・シミュレーション・ソフトウェアを用いてリソグラフィ・プロセスをシミュレートし、それによりリソグラフィ・プロセスを極めて詳細に理解することができる。ＯＰＣ技術者は、幾何学的形態がリソグラフィにおいて問題を引き起こすかどうかを判断するのに必要な全てのツールを有するが、設計者がこうした幾何学的形態を使用しないようにするには、やはり、設計ルールが制限されなければならない。
【０００４】
さらに、これまでのＯＰＣの焦点は、公称イメージ処理条件（nominal imaging conditions）の下で、設計されたレイアウト・パターンを正確にウェハ上に複製することであった。リソグラフィは、根本的な解像度限界に近づきつつあるため、公称条件におけるパターン形成の正確性と、プロセス変動の範囲にわたるパターン形成の堅牢（ロバスト）性との間でバランスを取ることが、ますます重要となっている。一般にプロセス・ウィンドウの最適化と呼ばれるが、その目的は、許容可能なイメージ公差を維持することができるドーズ（照射）及びデフォーカス（焦点ボケ）の範囲を最大化することである。ＯＰＣプロセス・ウィンドウ（例えば、Ｆｅｒｇｕｓｏｎ他に付与された特許文献１及び非特許文献２を参照されたい）の鍵は、設計者からリソグラフィ技術者に許容可能なイメージ公差を伝達する正確かつ効率的な手段である。予測されるパターン形成結果に関するデバイス及び回路のシミュレーションを行うことによって許容可能なイメージ処理を判断することは、理論的には考えられることであるが（非特許文献３）、このような技術は、実際のＯＰＣにおいて必要な高速の幾何学的形態操作、又は、大規模集積回路の設計に関するモデルベースのプロセス・ウィンドウ解析には向かない。したがって、複雑な設計レベル内の従属（依存）関係と設計レベル間の従属関係とを効率的に捕捉しつつ、設計者の意図と許容可能なイメージ公差とをリソグラフィ技術者に幾何学的に伝達することが望ましい。
【０００５】
現在は、設計者は、既に要求の多くを、設計層の組を通してＯＰＣ技術者に伝えている。典型的には、各々の設計層は、論理的な形状群、例えば、構造体（フィーチャ）の組をウェハにイメージ処理（画像を描く）及び／又はプリント（転写）するのに用いられるリソグラフィ・マスクに概ね対応する形状群を含む。例えば、１つの層は活性領域に対応する形状を表すことができ、別の形状層はポリシリコン・ゲート導体ラインなどの導電性ラインに対応し、さらに別の層はコンタクト形状に対応するなどである。しかしながら、「層」という用語は、ウェハ上の物理層に限定されず、平面上のあらゆる論理的な形状群も指すことができる。したがって、ウェハ上の物理層又は特定のマスク設計は、多数の論理「層」上に存在する形状に対応するものとすることができる。現在は、これらの層は独立して処理されており、ＯＰＣは、最終的なウェハ・プリントにおいて層の各々を厳密に複製することを必要とする。設計のどの範囲が他のものより重要であるかを判断しようとするために、幾つかのレベル間チェックが行われるが、このチェックは、極めて限定的なものであり、極めて初歩的なものである。ＯＰＣ技術者は、設計を作図された通りに正確に複製しなければならないため、層間の関係に含まれる付加的な情報は、一切使用されないこともあり得る。しかしながら、ＯＰＣ技術者は、機能を変更することなく設計を自由に調整することができれば、リソグラフィに最適な幾何学的形態を決定する能力を持つことになる。このようにして、リソグラフィ・プロセスにおいて問題を生じさせる全ての条件を取り除きつつ、設計者が所望する機能を達成することが可能である。
【０００６】
【特許文献１】米国特許第６，５７８，２９０号
【非特許文献１】Liebmann et al., High-Performance Circuit Design for the RET-enabled65nm Technology Node, Design and Process Integration for MicroelectronicManufacturing II, Proc. SPIE, Vol.5379, 2004, pp.20-29
【非特許文献２】Lugg et al., Adaptive OPC with a conformal target layout, Proc.SPIE,Vol.4691, p.1091-1096, Optical Microlithography XV, July, 2002
【非特許文献３】Balasinskiet al., Impact of subwavelength CD tolerance on deviceperformance, Proc.SPIE, Vol.4692, p.361-368, Design, Process Integration, andCharacterization for Microelectronics, July, 2002
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記に鑑みて、半導体産業においては、マスク・レイアウトの最適化を可能にし、回路設計ルールを不必要に制限することなく最大のプロセス・ウィンドウを達成する、リソグラフィ・マスクを設計するための改善された方法を提供する必要性が存在する。
【課題を解決するための手段】
【０００８】
本発明は、各々のマスク層ごとに、ウェハ上にプリント（転写）される縁部について許容可能な位置を表すバンド（帯域）を生成する。これらのバンドは、対象とする層におけるパターンについて、設計者の意図する設計の電気的機能及び特性を伝達するためのものである。この意図された機能は、現在の層と、該現在の層と幾何学的に若しくは機能的に相互作用するか又は現在の層に影響を与える層との両方を検査することによって、決定される。現在の層についての公差領域（tolerance region）又は公差バンド（tolerance band）は、隣接する層からの制約と、対象とする現在の層内における制約とを明らかにすることによって、決定される。その最も単純な形態においては、隣接する層からの制約は、層間の重なり公差（overlay tolerances）と層内の寸法の変動公差（variationtolerances）とを考慮することによって、決定することができる。隣接する層におけるこれらの変動が明らかにされると、現在の層は、適切な交差ルール又は分離ルールを順守しつつ残りの空間全体を占有することができるようになる。公差バンドのさらなる層内レベルの制限もまた、所望の電気的性能が満たされ、マスク製造の制約が守られ、パターンの保全性が次のプロセス・ステップ（例えばエッチング）を通じて保持されることを保証することが必要とされる。次いで、モデルベースの光近接効果補正（ＭＢＯＰＣ）又は（光学的ルール・チェック（ＯＲＣ）としても知られる）ＯＰＣ後の検証にこうした公差バンドを用いて、所望のパターンが許容可能な忠実度でウェハ上にプリントされるかどうかに関するフィードバックを提供する。ＯＲＣ及びＭＢＯＰＣステップは、縁部の配置の分布を見つけて、これらの分布と所望の公差バンドとを比較するために、プロセス変動を組み込むことができる。最後に、形状寸法又は面積（エリア）のさらなる解析のために、算出された縁部の分布を形状に変換することができる。このようにして、設計者の意図する電気的特性のさらなるチェックを行うことが可能となり、他の歩留まり解析を実施することが可能となる。
【０００９】
本発明の１つの態様によれば、マスク・レイアウトを設計する方法であって、二次元平面上に配置された構造体を含み、第３の次元に沿って互いに位置合わせされた、複数の設計層を含む回路設計を準備するステップと、基板上に形成される重要な構造体を含む複数の設計層のうちの選択された１つの設計層を特定するステップと、選択された設計層とは異なる複数の設計層のうちの１つの設計層における影響を与える構造体と関連する制約領域を特定するステップであって、影響を与える構造体は重要な構造体と相互作用し、制約領域は１つ又は複数の制約と関連する、ステップと、重要な構造体と関連する公差バンドを決定するステップであって、公差バンドは、重要な構造体が基板上に形成されたときに所定の基準を満たす領域を定めるものであり、制約領域と関連する１つ又は複数の制約に従って制約される縁部を含む、ステップと、を含む方法が提供される。本方法は、コンピュータ・プログラムとして実装することができる。本発明のさらに別の態様においては、本方法は、本発明の方法によって形成された公差バンドを、リソグラフィ技術者、ＯＰＣ技術者、又はマスク製造者に提供することによって、回路設計者の意図を定めるか又は配信するサービスを提供するステップを含むものとすることができる。
【発明を実施するための最良の形態】
【００１０】
幾つかの図面にわたり同一要素は同一の参照符号を付される例示的な図面を参照する。
【００１１】
これより、本明細書に添付された図面に関連して以下の記載を参照することにより、本発明がより詳細に説明される。本明細書の図面は、説明を目的として提供されており、したがって、縮尺通りに描かれていないことに留意されたい。
【００１２】
本発明は、ある形状のプリント（転写）された縁部が設計された形状の縁部とは異なる場合があり、それでもなお性能仕様及び製造性仕様などの種々の仕様を満たすことができるバンド又は領域である、公差（トレランス）バンドの生成を対象とする。本発明によれば、ＩＣレイアウトの所与の物理層における形状の縁部についてのこうした公差領域の最大及び最小の境界は、プロセス条件に基づく重なり公差及び幾何学的形態の制約などの要因を含むがこれらに限定されるものではない、他の層における構造体との相互作用によって、制約される。このような公差バンドは、パターンの縁部の配置について有効な位置を決定する一連の層間及び層内チェックを用いて、生成することが可能である。
【００１３】
本発明の１つの好ましい実施形態が図１に示され、説明される。本発明のフローは、設計における最も重要な（クリティカル）層ｉ＝１，．．．，Ｎ（ブロック１０１）について実施される。典型的には、Ｎ＝４又は５の最も重要な層が存在することになる。例えば、重要な層は、例えば回路の性能に直接的な影響を与えるポリシリコン・ゲート、コンタクト、及び金属配線の寸法及び位置といった、集積回路全体の性能にとって重要であることが好ましい形状を含む層とすることができる。好ましくは、最も重要な層は、回路全体の性能に最も多大な影響を与える層として選択される。対象とする重要な層の各々について、対象とするｉ番目の層の公差に対して影響を与える対応する制約層ｊ＝１，．．．，Ｍが決定される（ブロック１０２）。一般に、これらの制約層は、対象とするｉ番目の重要な層に接する層又は物理的な影響を与える層である。幾つかの場合においては、対象とする層とは物理的に接しない他の層も制約層として含まれることがある。これは、例えば、２つの層の間に容量結合の可能性が存在する場合である。対象とする重要な層の解析のために考慮しなければならない層は、対象とする層についての「制約層」と見なされる。
【００１４】
ｊ番目の制約層ごとに（ブロック１０３）、そのｊ番目の制約層についての公差バンドが既に形成済みであるかどうかを調べるためにチェックが行われる（ブロック１０４）。これは、例えば、以前に処理された層に関する情報を一時ストレージ・エリア又はローカル・キャッシュ（ブロック１１３）に一時的に記憶することなどといった、現在公知であるか又は将来開発されるいずれかの方法によって、行うことができる。その制約層について公差バンドが以前に形成されていない場合には、例えば、その層についての公称プロセス・バイアス、クリティカル（限界）寸法（ＣＤ）公差、及び電気的公差を用いて（ブロック１０５）、その制約層についての公称公差バンドが生成される。次いで、この例においては、対象とするｉ番目の層の公差バンドに対する制約として、ｊ番目の制約層の各々の公差バンドの内側境界及び外側境界を用いることができる。他の場合においては、以下でより詳細に説明されるように、制約層の公差バンドの異なる領域内において、異なる制約を定めることができる。ｊ番目の制約層の各々について公差バンドが生成されると、他の対象とする層に用いるために、これらをローカル・ストレージにキャッシュすることができる（ブロック１１３）。制約層についての公差バンドは、次いで、リソグラフィ重なり交差、プロセス統合スキームに基づく付加的な幾何学的形態の制約（例えば側壁スペーサ）、及びさらに層間のあらゆる容量制約を含む、幾つかの構成要素を有する場合がある重なり公差に加えることによって、「制約バンド」に変換される（ブロック１０６）。制約バンドと公差バンドはいずれも、設計された構造体の形状の公称縁部を囲むことが一般的である外側縁部と内側縁部とを有する閉鎖された形状である。
【００１５】
Ｍ個の制約層の全てが、対象とするｉ番目の層について算出された制約バンドを有するようになると（ブロック１０７）、例えば、Ｍ個の制約層の制約バンドを用いてｉ番目の層の構造体についての交差バンドを生成させ、対象とするｉ番目の層の構造体についての公差バンドの広がり（例えば、最大の外側境界）を制限することにより、対象とするｉ番目の層についての公差バンドを決定することができる。これは、対象とするｉ番目の層の設計された形状およびＭ個の制約層上の形状からの制約バンドのコピーに関する種々のルールベース操作を用いて、達成することができる。
【００１６】
本発明の方法の１つの例示的な実施形態は、例えば、初期形状の一時的なコピーを適切な制約バンドと同じ平面上に作成し、次いでそれらの初期形状の縁部が制約バンドの外側縁部に接するまで初期形状の境界を拡張することによって、対象とする層についての設計された形状から開始することを含む（ブロック１０８）。こうした外側の公差縁部の広がりをさらに制限するために、電気的ルール及び製造性（すなわち、製造しやすい設計、ＤＦＭ（design for manufacturability））ルールを付加的な制約として適用してもよい（ブロック１０９）。
【００１７】
同様に、設計された初期形状もまたコピーされ、制約バンドの縁部に接するまで縮小される。対象とするｉ番目の層とｊ番目の制約層との間の制約に応じて、形状は、制約バンドの外側縁部又は内側縁部のいずれかに当たるまで縮小される。次いで、電気的制約ルール及びＤＦＭ制約ルールを適用して、対象とするｉ番目の層の形状の内側公差縁部をさらに制限することができる。次いで、結果として得られるｉ番目の層についての公差バンドは保存され（ブロック１１４）、例えば、その後のＯＰＣ処理における対象とするｉ番目の層についての公差層として残される。結果として得られるｉ番目の層の公差バンドは、例えばｉ番目の交差バンド層をローカル・キャッシュに保存することによって、対象とする次のｉ＋１番目の層についての制約バンドの生成の際に考慮することもできる。
【００１８】
次いで、対象とするｉ番目の層について説明されたプロセス（ブロック１０１−１０９）が、解析される残りの対象とする層の全てについて繰り返される（ブロック１１１）。対象とするＮ個の層の全てについての公差バンドが算出されると、公差バンドの生成は完了する（ブロック１１２）。
【００１９】
論理回路設計の例示的な一部に関するこのプロセス・フローの結果の一例が、図２〜図７に示される。例えば、図２を参照すると、図２は、この例においてはゲート導体を表す形状を含むポリシリコン導体（ＰＣ）又はポリ・ゲート層形状２００ａ−２００ｄを含むものであるｉ番目の重要な層２００について、回路レイアウトの一部２００を上から見た図を示す。ＰＣ構造体をどのようにプリントするかを決定するための最も重要な層は、図２のｉ番目の層についての制約層として機能し、図３に示される活性エリア（ＲＸ）１９９ａ−１９９ｃを表す形状を含んでいるｊ番目の層１９９の対応部分を含む。この例においては、ＰＣ層２００の構造体２００ａ−２００ｄは、活性エリア層１９９の構造体と重なり、これらと接する。図４に示されるｊ＋１層２０３は、ウェハ上にプリントされたときにＰＣ層２００又はＲＸ層１９９の構造体に物理的に接する構造体を表しているコンタクト・エリア（ＣＡ）２０３ａ−２０３ｆを表す形状を含む。
【００２０】
本発明の１つの実施形態によれば、重なり公差と公称ＣＤ公差とを組み込んだＲＸ層及びＣＡ層の形状に基づいて、制約バンドが生成される。図５を参照すると、ＲＸ層１９９のＲＸ構造体１９９ａ−１９９ｃに基づく制約バンドは、制約形状１９９’のｊ番目の層として生成される（図３を参照されたい）。この例においては、内側の制約境界１９９’ａｉ、及び、外側の制約境界１９９’ａｏ−１９９’ｃｏは（ここで、表示記号「ｉ」は内側の制約境界を示し、「ｏ」は外側の制約境界を示す）、それぞれ、対応する活性エリアの構造体（例えば、図３の１９９ａ−１９９ｃのそれぞれ）をウェハ上にプリントして仕様を満足することができる、公差の内側限界と外側限界とを表す。これは、典型例においては公称の約１０％である構造体のプリント寸法と、公称設計位置に対してプリントされるパターンの相対的な位置を示す重なり公差との両方を含む。公差バンドは、例えば、処理中に遭遇する側壁スペーサなどの他の構造体の存在を明らかにするために、又は、デバイスのバイアス調整を行うために、他のプロセス・ステップを明らかに（考慮）することもできる。ＲＸがＰＣ配線と交差しない場合には、ＲＸ公差バンドは幅５０３を有する。しかしながら、ＲＸとＰＣ配線とが交差する場合には、トランジスタ・ゲートに必要な厳密な制御を考慮するために、より厳密なＣＤ公差、即ち公称ＲＸ幅５０３より狭いＲＸ公差幅５０１が、ＰＣ配線（図２のＰＣ層２００から重ねられた、ＰＣ幅２０１を有する点線の形状２００ａ）に近いＲＸ領域１９９’ａに配置される。より厳密なＣＤ制御が必要なＲＸ公差領域は、（例えば、公称ＰＣ幅２０１に沿って）ＰＣがＲＸとどこで交わるかを見出し、次いで、そのＲＸ公差領域を、例えばＰＣ  ＣＤ公差にＰＣとＲＸとの重なり交差を加えたものを含む付加的なＲＸ公差延長部５０２によりＰＣ幅方向に沿って拡張することによって、決定される。
【００２１】
別のｊ＋１制約層２０３’が図６に示されており、ここでは、ＣＡ層２０３のＣＡ構造体２０３ａ−２０３ｆに基づく制約バンドが、制約形状２０３’のｊ番目の層として生成される（図４を参照されたい）。この例においては、外側制約境界２０３’ａｏ−２０３’ｆｏは、対応するコンタクト構造体（例えば、図４の２０３ａ−２０３ｆのそれぞれ）をウェハ上にプリントして仕様を満足することができる、公差の外側限界を表す。内側制約境界２０３’ａｉ−２０３’ｆｉは、コンタクトがＰＣ配線に対して適切な導電性を有するために必要なコンタクト構造体２０３ａ−２０３ｆの最小面積を表し、ＣＤ交差及び重なり公差を考慮に入れたものである。したがって、コンタクト構造体２０３ａ−２０３ｆの内側制約境界２０３’ａｉ−２０３’ｆｉは、プリントされたＰＣ形状に囲まれなければならない。
【００２２】
この例においては、制約層Ｍの数は２であり、即ち、ＣＡ層２０３に対応するＣＡ制約層２０３’と、ＲＸ層１９９に対応するＲＸ制約層１９９’である。本実施形態によれば、制約バンド又は境界を形成した（図１のブロック１０８）後で、Ｍ個の制約層（例えば、層２０３’及び１９９’）の制約に従って、この例ではＰＣ層２００である対象とするｉ番目の層の公差バンドが形成される。例えば、これは、ＣＡ層２０３’及びＲＸ層１９９’に対応する制約形状及び境界とＰＣ層２００の形状とを同じ平面上に重ね合わせる（スーパーインポーズする）ことによって、行うことができる。
【００２３】
図７を参照すると、この場合においては、ＰＣ公差層２００’上にＰＣ公差バンドを生成するための初期形状として、ＰＣ形状２００ａ−２００ｄが用いられる。説明を目的として、ＲＸの外側制約境界１９９’ａｏ、１９９’ｂｏ、及び１９９’ｃｏは、ＰＣ層２００の形状２００ａ−２００ｄと同じ平面２００’上に重ね合わされている。本発明によれば、異なる制約又はルールを公差バンドの形成に適用することができる。例えば、ＲＸ層の上に載らないＰＣ配線形状の部分について公差バンドの外側境界を形成するためには、ＰＣ形状の縁部を外方に拡張すればよい。例えば、ＰＣ形状２００ｂ、２００ｃ、２００ｄ、及び２００ａの一部（具体的には、縁部セグメント７０−７１、７０−７３、７３−７２、７７−７６、及び７４−７５）は、ＲＸ領域と交差しない。したがって、ＲＸの外側にあるＰＣ形状の対応する縁部、具体的には、形状２００ｂ、２００ｃ、２００ｄ、及びＰＣ形状２００ａの縁部セグメント７０−７１、７０−７３、７３−７２、７７−７６、及び７４−７５は、１）例えば、図９を参照して、ＰＣ外側公差境界２００’ｃｏと２００’ｂｏとの間の距離７１５などの、別のＰＣ形状の製造制約内に入るか、２）例えば、ＲＸ制約境界１９９’ａｏの下側縁部７１３などの、ＲＸ制約バンドの外側境界に当たるか、又は、３）例えば電気的制約に基づくか若しくは最大配線幅７０８（図９を参照されたい）に基づくものとすることができる最大寸法に達するか、のいずれかになるまで、矢印７０１によって示されるように外方に拡張することができる。
【００２４】
ＲＸ制約バンドの外側境界内においてＲＸ制約領域と交差するＰＣ形状の部分については、ＰＣ公差バンドは、最小許容可能ゲート長に基づく所定の量７１１（図９を参照されたい）によって厳密に制約される。例えば、ＲＸを横切るＰＣにおける厳密な公差は、小型トランジスタのゲート長（典型的には、公称ゲート長は公称ＰＣ幅２０１に等しい）と関連するリーク電流を制御及び最小化し、ゲート長エラーによって引き起こされるトランジスタ速度の変動を制御及び最小化するためのものである。例えば、ＰＣの幅が小さすぎる場合には、トランジスタのリーク電流は高くなりすぎるであろう。一定のデバイス速度を維持するためには、ＰＣ幅（即ちゲート長）をうまく制御することが一般に好ましく、即ち、チップ全体にわたってＰＣ幅が著しく変動する場合には、トランジスタの速度も同様にチップ全体にわたって変動することになる。この例においては、点７１−点７７の間及び点７２−点７４の間において外側制約境界１９９’ａｏと交差するＰＣ形状２００ａの縁部は、このような厳密な制約７１１を受ける。
【００２５】
一方、図９を参照すると、ＰＣ配線はＲＸと交わっておらず、ＰＣ配線公差バンドの内側境界２００’ａｉ、２００’ｂｉ、２００’ｃｉ、及び２００’ｄｉは、製造制約即ち最小許容可能配線エラー７０９に基づく最小値に設定され、その結果、ＰＣ配線は細くなりすぎることはない。
【００２６】
図８を参照すると、ＣＡ制約層２０３’から重ね合わされたＣＡ制約境界２０３’ａｉ−２０３’ｆｉと２０３’ａｏ−２０３’ｆｏとを含むＰＣ公差平面又は層２００’が示される。ここでは、図７において示される重ね合わされたＲＸ制約境界は、分かり易くするために示されていないが、本発明に従ってＰＣ層公差バンドを決定するために、重ね合わされたＣＡ制約境界と共に用いられる。この例においては、内側ＣＡ制約境界２０３’ｃｉ及び２０３’ｆｉは、ＰＣ形状２００ｃと重なるように設計され、ＣＡ境界２０３’ｄｉ及び２０３’ｅｉは、ＰＣ形状２００ｄと重なるように設計される。内側制約境界２０３’ｃｉ、２０３’ｆｉ、２０３’ｄｉ、２０３’ｅｉは、それぞれ、プリントされるＰＣ形状２００ｃ、２００ｄによって囲まれなければならない最小ＣＡエリアを定める。したがって、ＰＣ形状２００ｃ、２００ｄについての公差バンドの内側縁部は、それぞれ、内側制約境界２０３’ｃｉ、２０３’ｆｉ、及び、２０３’ｄｉ、２０３’ｅｉに侵入してはならない。したがって、この例においては、ＰＣ公差バンドの内側縁部２００’ｃｉ及び２００’ｄｉは、関連するＣＡエリアを囲む、図９に示される「ハンマーヘッド」形状７１９を含む。
【００２７】
本発明によって形成される、結果として得られるＰＣ交差バンド層２００’は、図９において示される。交差バンド２００’ａ、２００’ｂ、２００’ｃ、及び２００’ｄは、それぞれ、ＰＣ形状２００ａ、２００ｂ、２００ｃ、及び２００ｄに対応する。ＰＣ形状２００ａと関連する、結果として得られる交差バンド２００’ａは、ＲＸの外側制約境界１９９’ａｏの外で延びるＰＣ形状２００ａの部分についてはより広いが、この境界の内側では、ＰＣ公差バンド２００’ａは、最小許容可能ＰＣゲート・エラー（誤差）７１１に適合する。ＰＣ形状２００ｂについては、対応する交差バンド２００’ｂは、最小製造可能配線エラー７０９に適合すると共に、最大ＰＣ配線エラー７０８にも適合する内側境界２００’ｂｉを有する。ＰＣ公差バンドの外側境界は、外側境界２００’ｂｏ及び２００’ｄｏの切り欠き部７１７によって示されるように、ＲＸ領域１９９’ａｏ、１９９’ｂｏ、及び１９９’ｃｏには侵入しない。ＰＣ形状２００ｃ及び２００ｄについての公差バンドの場合には、結果として得られる公差バンドは、広げられた内側公差領域７１９によって示されるように、プリントされるＰＣによって覆われなければならない最小ＣＡエリアを強制すると共に、最小製造可能配線エラー７０９に適合する。さらに、ＰＣ形状は、互いに最小公差距離７１５内に侵入することはない。
【００２８】
本発明は、上述の実施形態において示された直交する形状に限定されない。直交する多角形又は直角多角形は、典型的には、製造のしやすさの理由から用いられる。しかしながら、処理中には、結果として得られるイメージは、直交する幾何学的形態を持たないことが知られている。設計者は、電気的モデルを構築するときに、イメージ処理・プロセスによって得られる予想される形状に関して仮定を行うことができる。例えば、図１０を参照すると、ＣＡコンタクト８１０についての電気的シミュレーションは、コンタクトが正方形として描かれていても円形であると仮定する。予想されるプリント形状をより忠実に表す、より正確な公差バンドを得るためには、例えば全ての重要な形状について、設計された直交形状の角部を平滑化する又は丸めることが望ましい場合もある。例えば、コンタクト制約バンドは、面取りしたＣＡ８１２のような、より平滑化された形状によって表される方がよい場合もある。あるいは、平滑化カーネルを用いて、設計された形状を事前コンボルーション（重畳積分）を行う（pre-convolve）ことが望ましい場合もある。制約バンド又は公差バンドにおいて実際のプリント形状をより忠実に表すためには、他の平滑化操作が適している場合もある。この例においては、ＰＣ配線公差バンドは、最小の面取りしたＣＡ制約バンド８１２を取り込む又は囲むことが必要とされる。
【００２９】
重なり、ＣＤ、又は他のプロセスの変動の統計的な性質を考慮することが望ましい場合もある。この場合においては、２つの層間の重なり変動のために確保される領域は、このような統計を考慮するように修正することができる。例えば、図１１を参照して、外側境界９０５’を有する公称ＲＸ形状９０５の一部を横断する公称ＰＣ形状２９０の一部を考える。ここでは、ＲＸ  ＣＤ公差バンド９１０の外側縁部の一部は、境界９１０’によって表される。ＲＸ−ＰＣ重なり公差９２０の対応する外側境界は、境界線９２０’によって表される。ＲＸ形状９０５の内側の範囲内においては、ＰＣ公差バンドは、ＲＸ  ＣＤ制約バンド９０５内の厳密なゲート公差７１１に厳密に制約される。しかしながら、ＲＸ  ＣＤ公差バンドの外側９０５’からＲＸ−ＰＣ重なり公差の境界９２０’までの距離が増すにつれて、ＰＣ形状及びＲＸ形状の重要部分は、予想されるプロセス変動の範囲内でプリントされる可能性は小さくなる。したがって、ＰＣ公差バンド２９１は、ＲＸ  ＣＤ公差バンドの外側境界９１０’からの距離が増すにつれて、より緩和される、即ちより広くなる。このようにするための１つの手法は、隣接する層と重なる領域を横切る各々の層についての公差バンドにテーパを付けることである。このようにすることで、公差バンドは、重なり変動が最も起こりやすい領域においては最も厳密であり、重なり変動がより起こりにくい領域においてはより緩和される。例えば、内側境界２９１’ｉと外側境界２９１’ｏとを有するＰＣ公差バンド２９１は、外側ＲＸ−ＰＣ重なり境界９２０’とＲＸ  ＣＤ制約バンド９１０の外側境界９１０’との間のＲＸ−ＰＣ重なり公差領域９２０において、ＲＸ  ＣＤ制約バンド９１０内の厳密なゲート公差７１１と、より緩和された配線公差７０９及び７０８との間で、テーパを付けることができる。重なり公差領域９２０を横切る真っすぐな直線状テーパ以外に、代替的なテーパ付けの方法を用いることもできることが分かる。
【００３０】
本発明の方法の代替的な実施形態も考えられる。図１２においては、図１の方法を実施する前に、付加的なステップを追加することができる。例えば、所与の設計についてのＭＢＯＰＣ補正が、設計者の意図を実現することが最も容易なレベルから始まり、最も困難なレベルに向かって移行しながら計算される場合には、より困難なレベルに関して付加的な公差が得られる可能性がある。この実施形態においては、交差バンドの生成前に、対象とする各々の層をプリントする際の相対的な難度が最も容易なものから最も困難なものまで順位付けされる（ブロック５０１）。例えば、大きなプロセス・ウィンドウを有する層の場合には、厳密な公差を達成することはより容易である。次いで、層は、優先順位の順番に処理され（ブロック５０２）、その結果、相対的に容易な層が最初に処理される。幾つかの場合においては、これによって、困難な層をより容易な層の周囲に埋めるためのより多くの空間が得られることになる。
【００３１】
本発明の方法の別の代替的な実施形態が図１３に示されており、ここでは、図１の実施形態に付加的なステップが追加されている。対象とする現在の層についてシミュレートされた寸法限界（dimensional bound）を記憶して、他の隣接する層についての制約バンドを生成するのに用いることができる。このようにして、所与の層についての幾何学的形態が、その層についてのＣＤ公差より優れたＣＤ制御を示す場合には、この改善された制御を利用して、その後の層に関してより多くの変動を許容できるようにすることが可能である。この実施形態においては、対象とする層についての公差バンドが決定されると、その層は直ちに、モデルベースＯＰＣ（ＭＢＯＰＣ）、サブ解像度補助フィーチャ（ＳＲＡＦ：sub-resolution assist feature）の配置といった、その層についての標準的なデータ準備（ＤＰ）が実施される。シミュレートされた結果は、シミュレートされた寸法限界を生成するために種々のプロセス条件の下で解析される（ブロック６０１）。次いで、これらのシミュレートされた寸法限界は、対象とする層についての公差層における形状に変換され、その層についての新たな公差バンドが生成される（ブロック６０２）。
【００３２】
本発明の方法は、コンピュータ・プログラムの命令として、又は、コンピュータ・システムの一部として、実装することができる。例えば図１、図１２、又は図１３に示されるような命令を実行することができる中央演算処理装置（ＣＰＵ）１２０１を含む、本発明の方法を実装するように構成されたコンピュータ・システム１２００の一例が、図１４に示される。ＣＰＵ１２０１は、キーボード、マウス、又はリーダを含むがこれらに限定されない入出力装置１２０２と、モニタなどのディスプレイ装置１２０６と、本発明の方法を実施するための命令を含むコンピュータ・プログラムを収容したリムーバブル・コンピュータ可読ストレージ・メディア１２０５を含むものとすることができる１つ又は複数のストレージ装置１２０４、１２０３と、に接続することができる。代替的に、コンピュータ・プログラム又は命令の全て又は一部は、通信リンク１２０８を介してＣＰＵ１２０１又はストレージ装置１２０４、１２０３と遠隔装置又はシステム１２１０との間で情報を送受信することができる、有線装置又は無線装置を含むがこれらに限定されない通信装置１２０７を通して命令を受信することによって、ＣＰＵ１２０１に提供する、及び／又は、１つ又は複数のストレージ装置１２０３、１２０４に記憶することができる。遠隔装置又はシステム１２１０は、例えば、リソグラフィ・マスクを製造するためのツールとするか、又は、マスク設計が製造されるマスク工場に配置することができ、本発明の方法によって開発される、結果として得られるマスク公差又はマスク設計が、そのマスク工場に送信されるようにすることもできる。
【００３３】
あるいは、本発明によって開発される公差バンド及び制約バンドは、例えば、通信リンク１２０８を介して又はリムーバブルメディア１２０５によって、コンピュータ・システム１２００を用いて、リソグラフィ技術者又はＯＰＣ技術者がマスクの設計に用いるための設計サービスとして提供することができる。本発明によって開発される公差バンド及び制約バンドは、また、ＯＰＣツール、マスク設計検証ツール、タイミング解析ツール、及び／又は電気的検証ツールを含むがこれらに限定されない、種々のソフトウェア・ツールへの入力として提供することができる。
【００３４】
本発明は、その好ましい実施形態に関して具体的に示され、説明されたが、当業者であれば、本発明の趣旨及び範囲から逸脱することなく、形態及び細部における上記の及び他の変更を行うことができることが分かるであろう。したがって、本発明は、説明され図示された正確な形態及び細部に限定されるのではなく、特許請求の範囲内にあることが意図されている。
【産業上の利用可能性】
【００３５】
本発明の構造体及び方法は、集積回路の製造に有用であり、より具体的には、集積回路の製造に用いられるリソグラフィ・マスクの設計に有用である。さらに具体的には、本発明は、リソグラフィ・マスクの設計に用いられる公差バンドを得るための方法に関する。
【図面の簡単な説明】
【００３６】
【図１】本発明の方法の１つの実施形態を示すフロー図である。
【図２】対象とする設計層の構造体のレイアウトを示す平面図である。
【図３】対象とする層の構造体に影響を与える第１の影響設計層の構造体のレイアウトを示す平面図である。
【図４】対象とする層の構造体に影響を与える第２の設計層の構造体のレイアウトを示す平面図である。
【図５】対象とする層の構造体に影響を与える第２の設計層上の図３の構造体と関連する制約領域を示す平面図である。
【図６】対象とする設計層の構造体における制約を含む、対象とする層の構造体に影響を与える第１の設計層上の図４の構造体と関連する制約領域を示す平面図である。
【図７】第１の影響設計層上の図３の構造体と関連する図６の制約領域によって制約される、対象とする設計層の構造体と関連する公差バンドの形成を示す平面図である。
【図８】第２の影響設計層上の図４の構造体と関連する図５の制約領域によって制約される、対象とする設計層の構造体と関連する公差バンドの形成を示す平面図である。
【図９】第１及び第２の影響層の制約領域と、ＣＤ制約、製造性制約、又は、対象とする設計層における制約によって制約される、対象とする設計層の構造体についての、結果として得られる公差バンドの形成を示す平面図である。
【図１０】制約領域の平滑化された形態を示す平面図である。
【図１１】制約領域内において制約が異なるときに形成される公差バンドの平面図である。
【図１２】本発明の方法の代替的な実施形態を示す概略図である。
【図１３】本発明の方法の別の代替的な実施形態を示す概略図である。
【図１４】コンピュータ・プログラム、コンピュータ・システム、及び、結果として得られる公差バンドをエンド・ユーザに配信する方法を含む、本発明の方法を実施するためのシステムの概略図である。
【図１】
2009511988.tif 000003
【図２】
2009511988.tif 000004
【図３】
2009511988.tif 000005
【図４】
2009511988.tif 000006
【図５】
2009511988.tif 000007
【図６】
2009511988.tif 000008
【図７】
2009511988.tif 000009
【図８】
2009511988.tif 000010
【図９】
2009511988.tif 000011
【図１０】
2009511988.tif 000012
【図１１】
2009511988.tif 000013
【図１２】
2009511988.tif 000014
【図１３】
2009511988.tif 000015
【図１４】
2009511988.tif 000016
2009511988.tif 000017
2009511988.tif 000018
2009511988.tif 000019
2009511988.tif 000020
2009511988.tif 000021
2009511988.tif 000022
2009511988.tif 000023
【国際調査報告】
2009511988.tif 000024
2009511988.tif 000025