(57)【要約】【課題】  半導体デバイスのアルミニウム端子パッド材料を除去する方法及び構造体【解決手段】  遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ（ＦＢＥＯＬ））半導体デバイス形成の方法は、半導体ウェハ（１０６）の上部内に端子銅パッド（１０４）を形成するステップと、端子銅パッドの上に絶縁スタック（１１４）を形成するステップと、端子銅パッドを保護する絶縁スタックの底部キャップ層を残すように絶縁スタックの一部分の中に端子ビア（１１６）をパターン付けし開口するステップとを含む。有機保護層（１２６）は、絶縁スタックの上に形成されてパターン付けされ、そして端子銅パッドの上の底部キャップ層（１１８）は除去される。ボール制限メタラジ（ＢＬＭ）スタック（１２８）は、有機保護層及び端子銅パッドの上に堆積され、はんだボール接続（１０８）は、ＢＬＭスタックのパターン付けされた部分の上に形成される。【選択図】      図１１
2009532917.tif 000002
【特許請求の範囲】
【請求項１】
遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ（ＦＢＥＯＬ））半導体デバイス形成の方法であって、
半導体ウェハ（１０６）の上部内に端子銅パッド（１０４）を形成するステップと、
前記端子銅パッドの上に絶縁スタック（１１４）を形成するステップと、
前記端子銅パッドを保護する前記絶縁スタックの底部キャップ層（１１８）を残すように、前記絶縁スタックの一部分の内部に端子ビア（１１６）をパターン付けし開口するステップと、
前記絶縁スタックの上に有機保護層（１２６）を形成しパターン付けするステップと、
前記端子銅パッドの上の前記底部キャップ層を除去するステップと、
前記有機保護層及び前記端子銅パッドの上に、ボール制限メタラジ（ＢＬＭ）スタッ
ク（１２８）を堆積させるステップと、
前記ＢＬＭスタックのパターン付けされた部分の上に、はんだボール接続（１０８）を形成するステップと
を含む方法。
【請求項２】
前記底部キャップ層は、窒素ドープの水素化炭化シリコン・キャップ層を含む、請求項１に記載の方法。
【請求項３】
前記窒素ドープの水素化炭化シリコン・キャップ層は、前記有機保護層の硬化後に化学エッチングによって除去される、請求項２に記載の方法。
【請求項４】
前記窒素ドープの水素化炭化シリコン・キャップ層は、前記ＢＬＭスタックを前記堆積させるステップの前に、バック・スパッタ・エッチングによって除去される、請求項２に記載の方法。
【請求項５】
前記端子銅層をプリフラックス（ｏｒｇａｎｉｃ  ｓｏｌｄｅｒａｂｉｌｉｔｙ  ｐｒｅｓｅｒｖａｔｉｖｅ（ＯＳＰ））層でコーティングするステップと、前記ＯＳＰ層を、前記ＢＬＭスタックを前記堆積させるステップの前にバック・スパッタ・エッチングにより除去するステップとをさらに含む、請求項２に記載の方法。
【請求項６】
前記有機保護層及び前記端子銅層を、前記端子ビアをパターン付けするステップに続いて、導電性酸化防止障壁層でコーティングするステップと、その後に前記有機保護層から前記障壁層の部分を除去するステップとをさらに含む、請求項２に記載の方法。
【請求項７】
前記有機保護層はポリイミド層をさらに含む、請求項１に記載の方法。
【請求項８】
前記絶縁スタックは、窒素ドープの水素化炭化シリコン・キャップ層（１１８）と、前記窒素ドープの水素化炭化シリコン・キャップ層の上に堆積させた酸化シリコン層（１２０）と、前記酸化シリコン層の上に堆積させた窒化シリコン層（１２２）とをさらに含む、請求項１に記載の方法。
【請求項９】
半導体デバイスであって、
半導体ウェハ（１０６）の上部内に形成された端子銅パッド（１０４）と、
前記端子銅パッドの上に形成された絶縁スタック（１１４）と、
前記端子銅パッドの直接上及びパターン付けされた有機保護層（１２６）の側壁上に形成されたボール制限メタラジ（ＢＬＭ）スタック（１２８）と、
前記ＢＬＭスタックのパターン付けされた部分の上に形成されたはんだボール接続（１０８）と
を含むデバイス。
【請求項１０】
前記端子銅パッドの上に形成された底部キャップ層（１１８）をさらに含む、請求項９に記載のデバイス。
【請求項１１】
前記底部キャップ層は、窒素ドープの水素化炭化シリコン・キャップ層を含む、請求項１０に記載のデバイス。
【請求項１２】
前記有機保護層はポリイミド層をさらに含む、請求項９に記載のデバイス。
【請求項１３】
前記端子銅パッドと前記有機保護層との間に形成された絶縁スタック（１１４）をさらに含む、請求項９に記載のデバイス。
【請求項１４】
前記絶縁スタックは、窒素ドープの水素化炭化シリコン・キャップ層（１１８）と、前記窒素ドープの水素化炭化シリコン・キャップ層の上に堆積させた酸化シリコン層（１２９）と、前記酸化シリコン層の上に堆積させた窒化シリコン層（１２２）とをさらに含む、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体デバイス加工技術に関し、より具体的には遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ（ＦＢＥＯＬ））半導体構造体内のアルミニウム端子パッド材料を除去する方法及び構造体に関する。
【背景技術】
【０００２】
半導体製造において、製造された集積回路（ＩＣ）デバイスは、通常パッケージに組み立てられて、より大きな回路の一部としてプリント回路基板上で利用される。パッケージのリード線が、製造されたＩＣデバイスのボンディング・パッドと電気的に接触するように、ＩＣデバイスのボンディング・パッドとパッケージのリード・フレームまで延びるリード線とを接続する金属結合が形成される。崩壊制御チップ接続（ｃｏｎｔｒｏｌｌｅｄ  ｃｏｌｌａｐｓｅ  ｃｈｉｐ  ｃｏｎｎｅｃｔｉｏｎ（Ｃ４））などの他の構成においては、はんだボール接続がセラミック又はポリマーのチップ担体に対して作られる。
【０００３】
従来、アルミニウム及びアルミニウム合金が普通のチップ配線材料として使用されてきた。最近になって、アルミニウム配線材料は銅及び銅合金で置き換えられているが、その理由は銅配線が、アルミニウム及びアルミニウム合金と比較すると、改善されたチップ性能及び優れた信頼性を与えるからである。しかし、銅配線を利用するＩＣデバイスのパッケージ化には、銅とはんだボール・プロセスで使用される材料との反応、及び／又は環境の攻撃及び腐食に対する銅の脆弱性に関連した多くの技術的課題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
現在のＣ４実施においては、端子ビア開口部が下層の端子パッド銅配線レベルに至る保護層内に形成される。通常、次に端子金属（ＴＤ）アルミニウム・パッド構造部が端子パッド銅の上に形成され、次いで、最終的有機保護層の堆積、パターン付け及び硬化処理が行われた後に、ボール制限メタラジ（ＢＬＭ）Ｃ４の鉛スズはんだボールを用いてＴＤパッドに接続する。ＴＤ金属処理は、半導体構造体に関連した製造ステップ及びコストの増加を意味する。従って、アルミニウムから銅への全てのチップ配線の現在の転換を考えると、アルミニウムＴＤパッドを除去することが望ましい。しかし、ＴＤアルミニウム構造部自体の製造ステップを、プロセス・オブ・レコード（ｐｒｏｃｅｓｓ  ｏｆ  ｒｅｃｏｒｄ）から単に除去するだけでは、銅を有機保護材料及び大気条件に露出させて有害な反応を生じることになる。
【課題を解決するための手段】
【０００５】
従来技術の前記の欠点及び欠陥は、遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ（ＦＢＥＯＬ））半導体デバイス形成の方法によって克服又は軽減される。例示的な実施形態において、この方法は、半導体ウェハの上部内に端子銅パッドを形成するステップと、端子銅パッドの上に絶縁スタックを形成するステップと、端子銅パッドを保護する絶縁スタックの底部キャップ層を残すように、絶縁スタックの一部分内に端子ビアをパターン付けして開口するステップとを含む。有機保護層は、絶縁スタックの上に形成されてパターン付けされ、端子銅パッドの上の底部キャップ層は除去される。ボール制限メタラジ（ＢＬＭ）スタックは、有機保護層及び端子銅パッドの上に堆積させられ、はんだボール接続は、ＢＬＭスタックのパターン付けされた部分の上に形成される。
【０００６】
別の実施形態において、半導体デバイスは、半導体ウェハの上部内に形成された端子銅パッドと、端子銅パッドの上に形成された絶縁スタックと、端子銅パッドの直接上及びパターン付けされた保護層の側壁上に形成されたボール制限メタラジ（ＢＬＭ）スタックと、及びＢＬＭスタックのパターン付けされた部分の上に形成されたはんだボール接続とを含む。
【０００７】
例示的な図面を参照するが、幾つかの図面においては類似の要素が類似の番号を付されている。
【発明を実施するための最良の形態】
【０００８】
本明細書で開示されるのは、半導体構造体の遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ（ＦＢＥＯＬ））において、アルミニウム端子材料を除去する方法及び構造体である。簡単に言えば、ＳｉＣ（Ｎ、Ｈ）キャップ層（又は窒化物層又は他の適切な層）が、内部に端子銅が形成される絶縁スタックの部分として形成され、保護層の形成、パターン付け及び硬化の間は所定位置に残されるが、その後、ＢＬＭ堆積の前に除去される。
【０００９】
最初に図１を参照すると、従来のＦＢＥＯＬ処理技術によって形成された端子金属（ＴＤ）アルミニウム・パッド構造部１０２を有する半導体デバイス１００の断面図が示される。デバイス１００はまた、半導体ウェハ１０６の最上部に形成された端子銅層１０４を含む。当技術分野において周知のように、この最上部の端子銅層１０４は、ウェハ１０６内の下部デバイス領域（簡略化のため、特に図示せず）とアルミニウム・パッド構造部１０２との間の接合部分を形成する。次にアルミニウム・パッド構造部１０２は、チップを例えばセラミック・チップ担体などの外部デバイスに結合するのに用いられるＣ４構成のはんだボール接続１０８を支持する。
【００１０】
図２乃至図６は、図１に示される半導体デバイス１００を形成するための既存のプロセス・オブ・レコードを示す。
【００１１】
銅層１０４は、例えばフッ素化ＴＥＯＳ（テトラエトキシシラン）又はフッ素化シリケート・ガラス（ＦＳＧ）などの絶縁層１１０の内部に形成されたパターン付けされた開口部内に、堆積によって形成される。端子銅領域内に随意に複数の垂直酸化物ピラーを用いて、銅の研磨（ＣＭＰ）中に銅の深いディッシングを防止することができる。銅層１０４のＣＭＰに続いて、絶縁スタック１１４がデバイス１００の上に形成され、それを貫通してＴＤビア１１６が開口される（図３）。スタック１１４は、ＳｉＣ（Ｎ、Ｈ）（窒素ドープした水素化炭化シリコン）キャップ層１１８、酸化物層１２０（例えば、シラン堆積によって形成される）、及び窒化シリコン層１２２（例えば、プラズマ助長化学気相堆積（ＰＥＣＶＤ）によって形成される）を含む。
【００１２】
ＴＤビア１１６のリソグラフ・パターン付けに続いて、例えばＣＦ４、酸素、アルゴン又はそれらのある組合せを用いる反応性イオン・エッチング（ＲＩＥ）を用いて、スタック内の各々の層（即ち、窒化物層１２２、酸化物層１２０及びＳｉＣ（Ｎ、Ｈ）層１１８）を開口して図３に示すように銅層１０４を露出させる。次に、図４において、従来のＴＤアルミウム処理が実施され、それにはＴＤアルミニウムと銅層１０４の間の拡散障壁として機能する薄いライナ・スタック１２４（以下の材料、即ちＴｉ、ＴｉＮ、Ｔａ、ＴａＮの１つ又は複数を含み、各々の層は、約２００Åから８００Åまでの厚さを有する）の堆積と、次いでＴＤアルミニウム堆積（例えば、１．２ミクロン厚でＣｕ濃度が約０．５％のＡｌ・Ｃｕ合金）が含まれる。図４は、堆積、リソグラフィ及びエッチングの後のＴＤアルミニウム・パッド１０２を示す。
【００１３】
次に、感光性ポリイミド層（ＰＳＰＩ）１２６のような最終保護ポリイミド層が、図５に示すように、最上パッド窒化物層１２２の上に形成される。ポリイミド層１２６は、開口部を画定するようにパターン付けされ、次いで、その開口部内にはんだボール制限メタラジ（ＢＬＭ）が、図６に示すように堆積されパターン付けされる。当技術分野において周知の通り、ＢＬＭは、例えば以下の材料、即ちＴｉＷ、ＣｒＣｕ及びＣｕの１つ又は複数を含むスタック１２８を含む。最後に、レジスト形成、ＢＬＭスタック１２８のリソグラフィ及びエッチングの後に、はんだ材料（例えば９７％Ｐｂ／３％Ｓｎ）のＣ４めっきが堆積されて図１に示す構造体が形成される。
【００１４】
前述の通り、ＴＤアルミニウム・パッドを除去する能力は、ＦＢＥＯＬ構造体のコストを削減すること、及び前記の製造ステップに関連した歩留りを増加させることによって有利になる。しかし、ＴＤアルミニウム構造部自体を、プロセス・オブ・レコード（ｐｒｏｃｅｓｓ  ｏｆ  ｒｅｃｏｒｄ）から単純に除去すると、Ｃｕ‐ポリアミド酸又はＣｕ‐ポリイミド相互作用が生じる。残念ながら、そのような反応は電気的性能及び信頼性に悪影響を及ぼし得る。
【００１５】
それに応じて、図７乃至図１１は、本発明の実施形態による、半導体構造体のＦＢＥＯＬにおけるアルミニウム端子材料を除去する方法及び構造体を示す。具体的には、図７は、端子ビア１１６のパターンが、窒化シリコン層１２２及び酸化物層１２０を貫通してエッチングされ、しかし窒素（又は窒化物材料）でドープされたＳｉＣベースの層１１８は所定位置に残されて銅パッド１０４を保護する時点でのＦＢＥＯＬ処理を示す。次に、ＳｉＣ（Ｎ、Ｈ）層１１８が依然として所定位置にある状態で、有機ポリイミド保護層１２６（例えばＰＳＰＩ）が、図８に示すように堆積され、パターン付けされて硬化される。この時点で、この構造体は図９に示すように、一度ＳｉＣ（Ｎ、Ｈ）層１１８が除去されると、ＢＬＭを堆積する準備ができた状態となる。
【００１６】
一実施形態において、ＳｉＣ（Ｎ、Ｈ）層１１８は、銅を強くは攻撃しないエッチング化学剤で除去することができる（好ましくは、ポリイミド硬化の直後に）。ウェハはＢＬＭ処理のための別のチャンバ又は別の場所に移されるので、小規模な銅酸化はＢＬＭ堆積の前にＢＬＭバック・スパッタ・エッチングにより除去することができる。或いは、ＳｉＣ（Ｎ、Ｈ）層１１８は、ポリイミド硬化の後、ＢＬＭ堆積チャンバ内に配置されるまで、所定位置に留めることができる。次に、ＳｉＣ（Ｎ、Ｈ）層１１８自体は、ＢＬＭを堆積する前に、ＢＬＭチャンバ内で物理的バック・スパッタ・エッチングにより除去することができる。
【００１７】
銅パッド１０４を保護する代替法として、パッドを、表面腐食を防止するのに効果的なＢＴＡ（ベンゾトリアゾール）のようなプリフラックス（ｏｒｇａｎｉｃ  ｓｏｌｄｅｒａｂｉｌｉｔｙ  ｐｒｅｓｅｒｖａｔｉｖｅ（ＯＳＰ））層でコーティングすることができる。これは、例えば０，２％水溶液に６０℃で２分間浸すことで塗布することができる。この層は、ＢＬＭ堆積の直前にスパッタ・エッチングにより容易に除去することができる。Ｎ２又はフォーミング・ガス環境中での高温ベークアウトなどの付加的なステップも、必要に応じて実施することができる。銅パッド１０４を保護するための別の代替法として、端子ビアのパターン付けの後に、ウェハを、ＴａＮ又は他の導電性酸化障壁の薄層でコーティングすることができる。次に、平坦化ステップが実施され、ＴａＮ材料は端子ビア「井戸」の内部だけに残り上面には無くなる。
【００１８】
いずれの場合にも、一旦ＳＩＣ（Ｎ、Ｈ）層１１８が除去されると、図１０に示すように、ＢＬＭスタック１２８が保護層１２６の上及び銅パッド１０４の直接上に形成される。最後に、図１１において、はんだボール接続１０８がパターン付けされたＢＬＭスタック１２８の上に形成され、その結果ＴＤアルミニウムのない構造体３００が形成される。さらに、構造体３００は、ＢＬＭがＴＤアルミニウム・パッドの上に形成される従来のデバイスに対して、好ましい引張り強度検査結果を示す。
【００１９】
本発明は、好ましい実施形態に関して説明されたが、当業者であれば、本発明の範囲から逸脱することなく、種々の変更を加えることができ、そしてその要素を同等物で置き換えることができることを理解するであろう。さらに、本発明の教示に対して、その本質的範囲から逸脱することなく、特定の状況又は材料に適合するように、多くの修正を加えることができる。従って、本発明は、本発明を実施するのに企図された最善の方法として開示された特定の実施形態には限定されず、添付の特許請求の範囲に入る全ての実施形態を含むことが意図されている。
【産業上の利用可能性】
【００２０】
本発明は、半導体デバイス処理技術において有用である。
【図面の簡単な説明】
【００２１】
【図１】従来の方法で形成された、端子パッド・アルミニウムを有する崩壊制御チップ接続（ｃｏｎｔｒｏｌｌｅｄ  ｃｏｌｌａｐｓｅ  ｃｈｉｐ  ｃｏｎｎｅｃｔｉｏｎ（Ｃ４））半導体デバイスの断面図である。
【図２】図１に示される構造体を形成するための一連のプロセス・フローを示す。
【図３】図１に示される構造体を形成するための一連のプロセス・フローを示す。
【図４】図１に示される構造体を形成するための一連のプロセス・フローを示す。
【図５】図１に示される構造体を形成するための一連のプロセス・フローを示す。
【図６】図１に示される構造体を形成するための一連のプロセス・フローを示す。
【図７】本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。
【図８】本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。
【図９】本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。
【図１０】本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。
【図１１】本発明の実施形態による、半導体構造体の遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ）においてアルミニウム端子材料を除去するための一連のプロセス・フローを示す。
【符号の説明】
【００２２】
１００：半導体デバイス
１０２：端子金属（ＴＤ）アルミニウム・パッド構造部
１０４：端子銅層（銅パッド）
１０６：半導体ウェハ
１０８：はんだボール接続
１１０：絶縁層
１１２：垂直酸化物ピラー
１１４：絶縁スタック
１１６：ＴＤビア（端子ビア）
１１８：ＳｉＣ（Ｎ，Ｈ）キャップ層
１２０：酸化物層
１２２：窒化シリコン層
１２４：薄いライナ・スタック
１２６：感光性ポリイミド（ＰＳＰＩ）層
１２８：ＢＬＭスタック
３００：ＴＤアルミニウムのない構造体
【図１】
2009532917.tif 000003
【図２】
2009532917.tif 000004
【図３】
2009532917.tif 000005
【図４】
2009532917.tif 000006
【図５】
2009532917.tif 000007
【図６】
2009532917.tif 000008
【図７】
2009532917.tif 000009
【図８】
2009532917.tif 000010
【図９】
2009532917.tif 000011
【図１０】
2009532917.tif 000012
【図１１】
2009532917.tif 000013
【手続補正書】
【提出日】平成21年4月3日(2009.4.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
遠後工程（ｆａｒ  ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ（ＦＢＥＯＬ））半導体デバイス形成の方法であって、
半導体ウェハ（１０６）の上部内に端子銅パッド（１０４）を形成するステップと、
前記端子銅パッドの上に絶縁スタック（１１４）を形成するステップと、
前記端子銅パッドを保護する前記絶縁スタックの底部キャップ層（１１８）を残すように、前記絶縁スタックの一部分の内部に端子ビア（１１６）をパターン付けし開口するステップと、
前記絶縁スタックの上に有機保護層（１２６）を形成しパターン付けするステップと、
前記端子銅パッドの上の前記底部キャップ層を除去するステップと、
前記有機保護層及び前記端子銅パッドの上に、ボール制限メタラジ（ＢＬＭ）スタッ
ク（１２８）を堆積させるステップと、
前記ＢＬＭスタックのパターン付けされた部分の上に、はんだボール接続（１０８）を形成するステップと
を含む方法。
【請求項２】
前記底部キャップ層は、窒素ドープの水素化炭化シリコン・キャップ層を含む、請求項１に記載の方法。
【請求項３】
前記窒素ドープの水素化炭化シリコン・キャップ層は、前記有機保護層の硬化後に化学エッチングによって除去される、請求項２に記載の方法。
【請求項４】
前記窒素ドープの水素化炭化シリコン・キャップ層は、前記ＢＬＭスタックを前記堆積させるステップの前に、バック・スパッタ・エッチングによって除去される、請求項２に記載の方法。
【請求項５】
前記端子銅層をプリフラックス（ｏｒｇａｎｉｃ  ｓｏｌｄｅｒａｂｉｌｉｔｙ  ｐｒｅｓｅｒｖａｔｉｖｅ（ＯＳＰ））層でコーティングするステップと、前記ＯＳＰ層を、前記ＢＬＭスタックを前記堆積させるステップの前にバック・スパッタ・エッチングにより除去するステップとをさらに含む、請求項２に記載の方法。
【請求項６】
前記有機保護層及び前記端子銅層を、前記端子ビアをパターン付けするステップに続いて、導電性酸化防止障壁層でコーティングするステップと、その後に前記有機保護層から前記障壁層の部分を除去するステップとをさらに含む、請求項２に記載の方法。
【請求項７】
前記有機保護層はポリイミド層をさらに含む、請求項１に記載の方法。
【請求項８】
前記絶縁スタックは、窒素ドープの水素化炭化シリコン・キャップ層（１１８）と、前記窒素ドープの水素化炭化シリコン・キャップ層の上に堆積させた酸化シリコン層（１２０）と、前記酸化シリコン層の上に堆積させた窒化シリコン層（１２２）とをさらに含む、請求項１に記載の方法。
【請求項９】
半導体デバイスであって、
半導体ウェハ（１０６）の上部内に形成された端子銅パッド（１０４）と、
前記端子銅パッドの上に形成された絶縁スタック（１１４）と、
前記端子銅パッドの直接上及びパターン付けされた有機保護層（１２６）の側壁上に形成されたボール制限メタラジ（ＢＬＭ）スタック（１２８）と、
前記ＢＬＭスタックのパターン付けされた部分の上に形成されたはんだボール接続（１０８）と
を含むデバイス。
【請求項１０】
前記端子銅パッドの上に形成された底部キャップ層（１１８）をさらに含む、請求項９に記載のデバイス。
【請求項１１】
前記底部キャップ層は、窒素ドープの水素化炭化シリコン・キャップ層を含む、請求項１０に記載のデバイス。
【請求項１２】
前記有機保護層はポリイミド層をさらに含む、請求項９に記載のデバイス。
【請求項１３】
前記端子銅パッドと前記有機保護層との間に形成された絶縁スタック（１１４）をさらに含む、請求項９に記載のデバイス。
【請求項１４】
前記絶縁スタックは、窒素ドープの水素化炭化シリコン・キャップ層（１１８）と、前記窒素ドープの水素化炭化シリコン・キャップ層の上に堆積させた酸化シリコン層（１２９）と、前記酸化シリコン層の上に堆積させた窒化シリコン層（１２２）とをさらに含む、請求項１３に記載の方法。
【国際調査報告】
2009532917.tif 000014