(57)【要約】  本発明は、シリアル入力データ信号が、１つ以上の基準データ信号との相関を判定するために、パラレルデータ信号へと変換されるパターン認識相関器に関する。本発明は、後続の構成部品のデータ更新レートを下げるために、そのような相関装置においてデマルチプレクサを使用することに関する。さらに、本発明は、電気の領域において入力データ信号のシリアル−パラレル変換をもたらすために、１つながりのラッチ回路を使用することに関する。
2009518697.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの基準データストリングとの相関を判定するために、入力２値データストリームを並列データストリームへと変換するための変換器を備え、変換器が、１：Ｎのデマルチプレクサを含む、相関装置。
【請求項２】
変換器が、デマルチプレクサのそれぞれの出力へと接続された少なくとも１つの位相変調器を含み、それぞれの位相変調器が、別個の光チャネルについて作用する、請求項１に記載の相関装置。
【請求項３】
それぞれの光チャネルが、ビームスリッタと、段階的に遅延を増大させる複数の光学的遅延線とを含み、遅延の段階的増大が、ビットレートのＮ倍に等しい、請求項２に記載の相関装置。
【請求項４】
光学的遅延線が、長さの異なる光ファイバである、請求項３に記載の相関装置。
【請求項５】
光学的遅延線が、長さの異なる集積光導波路である、請求項３に記載の相関装置。
【請求項６】
１：Ｎのデマルチプレクサのそれぞれの出力が、１つながりのラッチ回路へと接続され、ラッチ回路は、デマルチプレクサの出力レートでクロックされ、それぞれのラッチ回路が、異なる光チャネルについて作用する位相変調器へと接続された出力チャネルを有する、請求項１または２に記載の相関装置。
【請求項７】
１：Ｎのデマルチプレクサが、１：４、１：８、または１：１６のデマルチプレクサである、請求項１〜６のいずれか一項に記載の相関装置。
【請求項８】
全電子式の装置である、請求項１に記載の相関装置。
【請求項９】
相関装置における１：Ｎのマルチプレクサの使用。
【請求項１０】
少なくとも１つの基準データストリングとの相関を判定するために、入力２値データストリームを並列データストリームへと変換するための変換器を備え、変換器が１つながりのラッチ回路を含む、相関装置。
【請求項１１】
それぞれのラッチ回路の出力チャネルの出力が、異なる光チャネルについて作用する位相変調器へと接続される、請求項８に記載の相関装置。
【請求項１２】
全電子式の装置である、請求項１０に記載の相関装置。
【請求項１３】
相関装置における１つながりのラッチ回路の使用。
【請求項１４】
ビットのシーケンスへと関係付けるように合計される流入データと基準データとの間の差を割り出すための、排他的ＯＲゲートのアレイの使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン認識のための装置および方法、すなわち検索データの基準データとの相関の判定を行うための装置および方法に関し、特には、相関の判定を行う目的のために時間的なデータストリームを並列データパターンに変換するための装置に関する。
【背景技術】
【０００２】
パターン認識は、知られている基準オブジェクトをデータと比較することによって、流入してくるデータ（例えば、テキストまたは画像）中の１つ以上の知られているオブジェクトを認識するプロセスに関する。パターン認識を自律的に行う理想的な方法は、相関の数学的演算によるものである。本特許は、改善された相関器に関する。
【０００３】
特定の検索項目を探し出すようにデータベースに問い合わせをすることから、生物統計学にもとづく認識システムおよび２次元像の中の対象識別まで、パターン認識が使用される分野が多くある。しばしば、検索は、適切にプログラムされたプロセッサを使用してデジタル方式で行われ、知られている基準データストリングを検索対象のデータと比較して一致が識別される。一例には、１つ以上の入力基準語をインターネットデータと比較して一致を識別するインターネット検索エンジンがある。
【０００４】
しかし、非常に大量のデータを検索するとき、ソフトウェアによるパターン識別技術は、遅いかまたは非常に大きな処理能力を必要とする。また、データが、高いデータレート（例えば、電気通信のデータ伝送速度）で受信されるとき、ソフトウェアによるシステムは、この速度で相関の判定を行うことができない。
【０００５】
整合フィルタまたは相関器として知られている光学式のパターン認識システムも知られており、空間パターンと整合するように使用され得る。最も初期のそのような方式の１つに、ファンデルルクトの「Ｓｉｇｎａｌ  ｄｅｔｅｃｔｉｏｎ  ｂｙ  ｃｏｍｐｌｅｘ  ｓｐａｔｉａｌ  ｆｉｌｔｅｒｉｎｇ」（ＩＥＥＥ  Ｔｒａｎｓ．Ｉｎｆ．Ｔｈｅｏｒｙ  ＩＴ−１０，１３９〜１４５ページ，１９６４年）に記述されたファンデルルクトの光学的整合フィルタがある。このシステムは、光学装置を使用して、情景のフーリエ変換に対して、合成されたパターン上でフーリエ逆変換を行う前に、共役の基準パターンのフーリエ変換を掛けるものである。基準パターンと像の間に強い相関があるとき、鮮明な明るさの最高点が、システムの後側焦点面内に生成される。したがって、このシステムは観測像を基準像と比較して相関があるかどうかを示し、相関がある場合にはその位置を示す。すなわち、システムは、情景中の対象の存在および位置を識別する。より最近の光学パターン認識システムは、情景パターンおよび基準パターンのフーリエ変換（ＦＴ）を電子的に行って空間光変調器（ＳＬＭ）上に結合されたＦＴを表示し、それによって動作を簡単かつ高速にする。例えば国際公開第００／１７８０９号パンフレットに記述された相関器を参照されたい。そのような光学パターン認識システムは、観測された情景などの中の対象識別の場合はうまく動作することができるが、データリポジトリの検索の場合には、検索されるべきデータまたは結合されたデータと基準パターンのいずれかを有するＳＬＭの更新が必要である。高速のＳＬＭでさえ、ＳＬＭの更新速度が、後者の用途における相関の判定の速度を制限する。本明細書に使用される用語、相関器は、整合フィルタによるシステムを含むものと解釈されることに留意されたい。
【０００６】
最近では、光学的相関の利益を高速なパターンマッチングへと応用することが提案されている。本出願と同時係属中である出願人の国際特許出願ＰＣＴ／ＧＢ２００５／００４０２８号明細書および英国特許出願ＧＢ０４２３０９３．４号明細書が、高速な相関の判定を可能にする高速位相変調および並列光学処理を使用する相関装置を記載している。
【０００７】
図１が、この高速光相関器の第１の実施形態を示している。この相関器は、時間的または連続的な入力データストリーム２について動作する。このデータストリームは、例えば、電気通信において使用されるような振幅変調２値光信号の形状であってよく、特定のデータの存在について検索されるデータベースから取り出すことができる。振幅変調入力信号２が、光検出器４によって検出される。検出されたデータが、位相変調器６を制御するために使用され、位相変調器６が、安定なレーザ８の位相を変調して、時間的な２値位相変調光信号を生成する。高速な位相変調器は、電気通信の分野に存在しており、きわめて高い入力データレートに対応することができる。しかしながら、データは、任意の形状で入力されてよく、例えば振幅変調の電気信号として到着してもよく、それらを位相変調器６を制御するために直接使用することができる。
【０００８】
位相変調光データ信号が、複数の光チャネルへと分割される。この実施形態においては、それぞれの光チャネルが、或る長さの光ファイバ１４１〜１４Ｎを含む。これらの光ファイバチャネルのそれぞれが、異なる遅延長さを有しており、それぞれのファイバの遅延を１つ前のファイバの遅延と比べたときの遅延の増分が、システムのビットレートに等しい。したがって、ファイバ１４の出力において、最初のファイバが、或る１つの特定のビットに相当する位相変調信号を出力する一方で、より大きな遅延を有する次のファイバは、１つ前のビットの位相変調信号を出力し、以下同様である。したがって、それぞれのファイバの出力は、信号内の異なるビットとなる。このように、この装置は、時間的な光信号を並列な光位相信号へと変換する。光ファイバ以外の光遅延手段も、使用することが可能である。
【０００９】
それぞれのファイバ１４の出力が、レンズ２８によって位相変調空間光変調器（ＳＬＭ）１８の各部へと案内される。空間光変調器１８は、少なくとも１つの基準パターン（または、その反転）に相当する位相変調パターンを表示し、ここで基準パターンは、検索対象であるいくつかの基準データに対応している。
【００１０】
したがって、ＳＬＭを出る信号の任意の１つの光チャネルの位相は、入力データのうちの特定のビットに加えられている位相変調と、基準パターンの部位の位相変調との組み合わせになる。入力データと基準データとの間に相関が存在しない場合、得られる光信号の種々のチャネルの位相が、無作為にばらつき、したがって信号が、ばらついた位相の波面を有することになる。しかし、基準パターンが入力データに正確に一致する場合には、すべての光チャネルが同じ位相を有し、すなわち平面の波面が生み出される結果となる。
【００１１】
得られる光信号が、レンズ２０によって点検出器２２へと合焦される。相関が存在しない場合には、信号の或る位相を有する部分が、他のチャネルの反対の位相と打ち消しの干渉を生じる（これは、２値の位相システムである）。したがって、光信号は、検出器２２へと強くは合焦されない。しかし、相関が存在する場合には、すべての信号が同じ位相であり、したがって信号が検出器２２へと強く合焦される。したがって、検出器２２において検出される信号の強度を、相関の目安として使用することが可能である。
【００１２】
ＳＬＭ１８を、２つ以上の基準パターンを表示するように構成でき、これは、２つ以上の基準データストリングを検索することが望まれる場合、あるいは検索ストリングが光チャネルの数よりも長い場合に、有用である。そのような場合、光ファイバの出力を、複製光学系１６によって２つ以上の並列な光信号へと複製することができる。光ファイバ遅延線１４の出力が、直線アレイとして配置されていることを思い出されたい。例えばＤａｍｍａｎｎ格子である複製光学系１６は、出力の直線アレイを横方向に複製でき、すなわち、４０チャネルのアレイを４０回複製し、出力の４０×４０のアレイ（各行が、並列光信号の複製である）を形成することができる。これらが、同様に変調領域の４０×４０のアレイ（各行が、特定の基準パターンを表わしている）へと形成されるＳＬＭへと案内される。
【００１３】
当然ながら、各行が、それぞれのための検出器へと別個に合焦されなければならず、したがって４０個の光検出器からなる直線アレイが使用される。
【００１４】
この相関器の別の実施形態においては、光ファイバによる遅延が、一連の一体の光導波路で置き換えられている。図２が、この実施形態を示している。ここでもやはり、入力データストリーム４０が、レーザ８の出力を位相変調して時間的な位相変調光信号を生成するために、位相変調器６へと通されている。
【００１５】
この信号は、入力導波路４２を介して、１対ＮのＭＭＩ分配器４４に渡される。ＭＭＩ分配器４４は、入力導波路４２、多重モード導波路領域、およびＮ個の出力導波路４６ａ〜４６ｄ（参照し易くするために４つ示されているが、実際の装置では、出力チャンネルの数ははるかに大きいものであり得る）を有する多重モード干渉装置である。入力光信号は、入力の複製が出力導波路４６ａ〜４６ｄの各々で再結像されるような大きさにされるＭＭＩ装置内の多重モードを励起する。この種のＭＭＩ分配器は当分野でよく知られている。導波路４６ａ〜４６ｄは、任意の好都合な材料、例えばガリウムヒ素から形成され、あるいはシリコンなどの半導体材料内に形成された自由空間の導波路であってよい。
【００１６】
振幅変調制御４８が、最適の性能を保証するために強度の整合用に設けられている。
【００１７】
各導波路は、１つの導波路から次の導波路までの遅延の増分が、入ってくるデータのビット時間と等しくなる前述の光ファイバの別個の長さに類似の方法で、別個の漸増的な遅れの長さを与えるように別個の長さを有する。当業者であれば、例えば追加の曲がり目５４ｂ〜５４ｄを組み合わせることにより別個の長さの導波路を構成する方法をよく知っている。したがって、導波路は、時間的な入力信号を、出力における並列光データ信号に変換する。
【００１８】
しかしながら、光ファイバの出力がＳＬＭへと渡されている第１の実施形態と異なり、各導波路４６ａ〜４６ｄは、位相変調器制御器５２によって制御される関連する位相変調器５０ａ〜５０ｄを有する。位相変調器制御器は、各導波路に与えられる２値位相変調を制御し、特定の基準データストリングへと適切な位相変調を与える。
【００１９】
基準位相変調は、遅延線の任意の点に与えられてよい。位相変調器は整合される必要がなく、特定の導波路への遅延を、位相変調器の前または後、あるいはその両方において与えることができる。各導波路がそれ自体の位相変調器手段を有するということは、前述のように、光遅延手段の出力をＳＬＭに整合させる必要性がないことを意味する。その上、個別チャンネルへのどんな微調整も実現するのが容易である。
【００２０】
位相変調器は、当業者であれば精通していると考えられる一体型の電気−光変調器である。
【００２１】
導波路４６ａ〜４６ｄの出力が、Ｎ対１のＭＭＩ結合器５６への入力を形成する。ＭＭＩ結合器は、導波路の出力を結合して結合器からの単一出力とし、これが光検出器５８へと供給される。ＭＭＩ結合器への入力がすべて同じ位相である場合、信号は強め合う加算となるが、位相が不一致であると弱め合う結合をもたらす。したがって、ＭＭＩ結合器５６が、実質的にレンズ２０と同じ機能を実行する。したがって、前述のように、検出器上の強度を、相関の指標として使用することができる。
【００２２】
いくつかの異なる基準ストリングを同時に検索するために、並列光信号の複製の原理を、この実施形態にも適用することが可能である。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
このように、上述の相関装置は、入力される連続するデータを、信号を順次の遅延を有する複数の光チャネルへと分割することによって並列な光データへと効率的に変換する。さらに、基準位相変調がそれぞれの光チャネルへと加えられ、基準データと入力データとの間に相関が存在する場合には、各チャネルが同じ位相を有することになり、これを光チャネルの干渉結合によって検出することができる。したがって、この装置は、ＳＬＭまたはＥＯ位相変調器へと加えられる基準データが、特定のデータパターンについて実質的に固定されるため、高速で動作することができる。しかしながら、このような高いデータレートは、システムのビットレートで動作することができる位相変調器を依然として必要とする。また、最終の検出器および関連の処理回路も、システムのビットレートで動作する必要がある。そのような構成部品のコストは高く、したがって、可能であれば帯域の要件を軽減することが望まれる。
【課題を解決するための手段】
【００２４】
したがって、本発明によれば、少なくとも１つの基準データストリングとの相関を判定するために、入力２値データストリームを並列データストリームへと変換するための変換器を備え、変換器が、１：Ｎのデマルチプレクサを含む相関装置が提供される。
【００２５】
デマルチプレクサは、シリアル−パラレル変換を実行するための公知の装置である。デマルチプレクサは、ときには、シリアル−パラレル変換器として知られている。デマルチプレクサは、入力データストリームを受け取るための入力と、Ｎ個の異なる出力とを有する。デマルチプレクサは、受信したとおりのビットを効果的に保存し、Ｎ個のビットを保存した時点で、保存したＮ個のビットの個々の１つを、Ｎ個の出力のそれぞれに出力する。次いで、デマルチプレクサは、入力信号からの次なるＮ個のビットを保存する。この方法で、時間的またはシリアル入力データストリームのＮ個のビットが、並列データ信号へと変換される。
【００２６】
したがって、デマルチプレクサは、Ｎ個のビットを受け取るまでは信号を出力せず、したがってデマルチプレクサからの出力レートが、入力データストリームのビットレートよりも係数Ｎだけ低速であることが、理解できる。
【００２７】
上述の光相関器に関して、本発明は、入力データストリームをＮチャネルの並列データストリームへと変化させる。次いで、デマルチプレクサによって分解された入力データストリームのＮ個の異なるチャネルのそれぞれが、別個の光チャネルの位相変調のための信号をもたらすために使用される。したがって、変換器が、デマルチプレクサのそれぞれの出力へと接続された少なくとも１つの位相変調器を含み、それぞれの位相変調器が、別個の光チャネルについて作用する。
【００２８】
したがって、本発明が、入力データの位相変調をもたらすために、上述の相関器に比べて、より多数の位相変調器を必要とすることに注意すべきである。デマルチプレクサのそれぞれの出力チャネルについて、少なくとも１つの位相変調器が必要とされ、システムのコストおよび複雑さが増すことになる。しかしながら、本発明は、少なくとも部分的には、これらの位相変調器がデマルチプレクサの存在ゆえに入力データの速度のＮ分の１で動作すればよいという認識にある。さらに、ダウンストリームのすべての電子機器の処理速度も、やはり同じ係数Ｎにて低減される。このように、デマルチプレクサを使用することで、相関器において使用される構成部品についての要件が軽減され、したがって関連コストが節約され、入手性が向上し、および／またはより高いデータ入力レートが可能になる。
【００２９】
デマルチプレクサが多数（例えば、４０程度）の出力チャネルを有し、すなわちＮが大きいならば、相関器からの並列なデータ信号出力が、それぞれ別個の光チャネルに位置するＮ個の位相変調器を制御して、その方法でＮ個の光チャネルの並列信号を生成することができる。しかしながら、大部分の市販のマルチプレクサ（対象とする入力データレートが毎秒１０〜４０ギガビット程度、またはそれ以上である）は、１：４、１：８、または１：１６ビットのデマルチプレクサに限られる傾向にある。好ましくは、市販のデマルチプレクサが使用され、好都合には、１：８ビットのデマルチプレクサが使用される。
【００３０】
したがって、それぞれの光チャネルに、ビームスリッタと、段階的に遅延を増大させる複数の光学的遅延線とをさらに備えることができ、遅延の段階的増大は、ビットレートのＮ倍に等しい。このようにして、並列信号を生成するための光遅延の原理を、光チャネルの数を例えば４または８からさらに多数へと増やすために使用することができる。例えば、１：８のデマルチプレクサにおいて、各チャネルに４つの異なる光遅延を存在させて、３２ビットの並列信号をもたらすことができる。
【００３１】
光学的遅延の手段は、例えば異なる経路長を有する光ファイバまたは集積光導波路など、任意の適切な光学的遅延線であってよい。
【００３２】
デマルチプレクサを持たない相関器が、連続するｍ個（ここで、ｍはシステムの光チャネルの数である）のビットの組み合わせのそれぞれを見つめる一方で、デマルチプレクサの使用は、データの特定のスナップショットのみを見つめることに注意すべきである。換言すると、デマルチプレクサを備えずに３２個の光チャネルを有する相関器を考慮されたい。複数の光チャネルからの最初の完全な出力は、ビット１〜３２となり、最初のビットに対応するデータが、最も遅延の大きいチャネルに位置し、ビット３２に対応するデータが、最も遅延の少ないチャネルに位置する。１ビット周期の後に、各チャネルのデータは、入力データ中の次のビットへと変化し、すなわち出力がビット２〜３３となり、以下同様である。このように、最終的に、入力データの３２ビットの連続のすべてが、基準データとの相関を判定するために生成される。ビット２１〜５２からのデータが基準データに一致する場合、その時点で相関が発見されることとなる。
【００３３】
デマルチプレクサでは、すべての並びが基準データと比較されるわけではない。例えば、１：８のデマルチプレクサが、４つの遅延をそれぞれが有する８つの光チャネルとともに使用される場合、出力は、やはり３２個の光チャネルとなる。やはり、最初の完全な出力は、ビットの並び１〜３２になる。しかしながら、これが、ビットレートの８倍に等しい期間にわたって光チャネルの出力に存在し続け、その後に、ビット９〜４０によって置き換えられる。次の出力は、ビット１７〜４８となり、その次は、ビット２５〜５６になる。したがって、本発明による装置を使用すると、ビット２１〜５２の並びは決して表示されず、基準との相関の可能性が見過ごされると考えられる。
【００３４】
しかしながら、いくつかの用途においては、データが任意ではなく、意味のある形態に配置される。当業者であれば、デジタルデータがバイト（８ビットの情報）の形状で伝送されることが多く、実際には情報の全バイトに対応する並びのみの検索が望まれると考えられることを、理解できる。或るバイトの終わりの部分と次のバイトの最初の部分とにもとづいて、基準データと入力データとの間の相関を見つけられても、偽陽性であると考えられる。したがって、デマルチプレクサを使用することで、データの意味ある並びのみが相関の判定のために利用され、すべての意味ある組み合わせが提示されるように保証できる。
【００３５】
他の実施形態においては、より多くの光チャネルを生成するための光遅延の使用の代案として、１：Ｎのデマルチプレクサのそれぞれの出力が、１つながりのラッチ回路へと接続され、ラッチ回路は、デマルチプレクサの出力レートでクロックされ、それぞれのラッチ回路が、異なる光チャネルについて作用する位相変調器へと接続された出力チャネルを有する。ラッチ回路が、複数の出力を有するシフトレジスタを実質的に形成し、それぞれの出力によって位相変調器が制御される。この回路は、各セルの間にタップ点を有する種類のシフトレジスタとして知られている。
【００３６】
したがって、デマルチプレクサの任意の特定の出力チャネルからの出力は、最初のラッチ回路へと進む。これが、デマルチプレクサの出力レートでクロックされ、それぞれのクロックパルスにおいて、データは連なっている次のラッチ回路へと渡されると同時に、位相変調器の制御のためにも出力される。デマルチプレクサの最初の出力を考えてみる。このデータが、最初のラッチ回路へと出力され、さらに第１の光チャネルの位相変調器をアドレスするためにも使用することができる。次のクロック時刻において、最初のラッチ回路に保存されているデータの値が、連なっている第２のラッチ回路へと渡され、かつ第２の位相変調器をアドレスするためにも使用される。次のクロック時刻において、データの値が、次のラッチ回路へと渡され、かつ別の位相変調器をアドレスするために使用される。したがって、任意の１つのクロックパルスにおいて、一連の最初のラッチ回路が、自身の保持しているデータ値を出力し、第２のラッチ回路は、１つ前のデータの値を出力し、以下同様であることが分かる。このように、ラッチ回路が、光学の領域ではなく、電気の領域において、一連の（クロックされた）遅延として機能する。したがって、１：８のデマルチプレクサを、８つの出力のそれぞれに一連の４つのラッチ回路を備えて、４０ビットの出力をもたらすべく使用することができる。
【００３７】
光遅延の必要をなくすことは、特には光ファイバによる遅延の使用に比べて、好都合となりうる。光ファイバによる遅延は、温度につれた変化を呈する可能性があり、これが運ばれる光の位相に影響しうる。電子的な遅延を使用することで、ファイバが不要になり、この潜在的なエラーの源が取り除かれる。
【００３８】
より低い入力データレートの場合には、一連のラッチ回路を使用することで、マルチプレクサを必要とすることなく一連の電気的遅延をもたらす可能性が提供されることに、注意すべきである。例えば、実際のビットレートでクロックされる３９個のラッチ回路を、各回路の間にタップ点を設けつつ直列に配置して１つながりとすることで、４０ビットの長さのシーケンスを、位相変調器を直接アドレスするための並列電気信号へと変換することができる。したがって、本発明の別の態様においては、少なくとも１つの基準データストリングとの相関を判定するために、入力２値データストリームを並列データストリームへと変換するための変換器を備え、変換器が、１つながりのラッチ回路を含む相関装置が提供される。
【００３９】
しかしながら、高いデータレートでは、ラッチ回路がそのような素早さで機能することが不可能かもしれず、デマルチプレクサを使用することで、ラッチ回路の動作のクロックレートが下げられる。また、相関検出に使用される検出器の処理能力も軽減される。
【００４０】
本発明を、干渉性の組み合わせによって相関の存在を判断すべく、基準データの変調および入力データの変調の両者において光の位相の変調を使用する光相関装置に関して説明してきた。
【００４１】
しかしながら、本発明者は、電子の領域において同様に相関の判定を行うことが可能であり、したがって全電子式の相関器（ａｌｌ  ｅｌｅｃｔｒｏｎｉｃ  ｃｏｒｒｅｌａｔｏｒ）が実現されることも理解している。本発明を、電気的な遅延を生み出すためにラッチ回路を使用し、入力データを表わす並列電気２値データ信号を生成するために使用することができる。この並列データ信号を、基準データ信号と比較して、一致が存在するか否かを判断することができる。組み合わせは、実質的に、ビット加算の演算である。並列入力データ信号の一チャネル特定のビットの値が、基準値に加えられる。２つの値が同一である場合には、結果はゼロである（すなわち、「２値の１」＋「２値の１」＝「２値の０」、および「２値の０」＋「２値の０」＝「０」）。しかし、不一致の場合には、結果は値１である（すなわち、「２値の１」＋「２値の０」＝「２値の１」、および「２値の０」＋「２値の１」＝「２値の１」）。したがって、各チャネルの入力データのデータ値について関連する基準データとの論理組み合わせを実行すると、一致が存在する場合には「０」が生成され、一致が存在しない場合には「１」が生成される。実際には、検出の基準としてビット減算またはビット差を使用し、相関器を「ゼロ差」弁別器へと変換することが有益でありうる。
【００４２】
各チャネルにおける組み合わせを、データ信号および基準信号からの値を組み合わせるべく排他的ＯＲ（ＥｘＯＲ）論理装置を使用することによって実行することができる。加算レジスタが、それぞれの論理装置の出力に直列に設けられ、すべてのチャネルが、ゼロ差においてトリガされるように構成されたレベル検出回路を使用して結合される。
【００４３】
本発明は、本出願と同時係属中である特許出願に包含されているそのような全電子式の相関器へも、同様に適用可能である。
【００４４】
次に、本発明を、以下の図面を参照しつつ、あくまで例として説明する。
【発明を実施するための最良の形態】
【００４５】
図１および図２は、国際特許出願ＰＣＴ／ＧＢ２００５／００４０２８号明細書および英国特許出願ＧＢ０４２３０９３．４号明細書に記載されているような相関装置の異なる実施形態を示している。これらの相関器の動作については、すでに上述した。
【００４６】
図３は、本発明による相関器を示しており、図１または図２と同じ構成要素については、同じ番号が使用されている。
【００４７】
振幅変調電気信号の形状の入力データ信号４０が、１：８のデマルチプレクサ３０（例えば、ｌｎｐｈｉ社の５０８１ＤＸという５０Ｇｂｐｓの１：４のデマルチプレクサ、またはＢｒｏａｄｃｏｍ社のＢＣＭ８１２５という１：１６のデマルチプレクサ）によって受信される。デマルチプレクサ３０は、バイト境界トリガ３２によって制御され、連続入力データ中の８ビットのバイトを、８チャネルの並列データ信号へと変換する。したがって、デマルチプレクサ３０は、入力データのビットレートの８分の１のレートで、自身の８つの出力チャネルのそれぞれに異なるビット値を出力する（分かり易くするため、３つのチャネルのみが図示されている点に注意されたい）。
【００４８】
デマルチプレクサ３０の出力のそれぞれが、異なる光チャネルに対して作用する異なる位相変調器６を制御するために使用される。安定な連続波レーザ８が光を発し、これが１対８方向のビーム分割器３４へと入射して、８つの異なる光チャネルが生成され、それぞれの光チャネルに関連する位相変調器６が組み合わせられている。この方法で、並列な８チャネルの光信号が生成され、各チャネルの位相は、入力データを複製している。それぞれの位相変調器が、わずかに入力ビットレートの８分の１に等しいレートで動作すればよいことに、注意すべきである。
【００４９】
次いで、比較のために必要な数のビットをもたらすために、それぞれの光チャネルが、遅延を段階的に増大させる４つの光遅延線を有する光遅延手段へと入力され、連続する遅延線は、ビットレート（すなわち、デマルチプレクサからの出力の更新レート）の８倍に等しい遅延によって、１つ前の線よりも遅延させられている。換言すると、連続する遅延が、入力ビット周期の８、１６、２４、および３２倍である。この方法で、入力データの３２ビットの並びで構成される並列光信号が形成される。
【００５０】
図示のとおり、それぞれの光遅延手段は、１対４方向のビーム分割器１２および長さの異なる光ファイバ遅延線１４を有しており、図１に示されているただ１つの単一の遅延手段と実質的に同じ構成である。しかしながら、任意の適切な光遅延手段を使用することが可能であり、特には集積光導波路、すなわち半導体材料中に形成された導波路を、使用することが可能である。
【００５１】
それぞれの遅延線１４の出力が、レンズアレイ２８の小型レンズによって、位相変調ＳＬＭ１８の適切な部位へと合焦させられる。ＳＬＭのアレイを使用（１つ以上の遅延手段ごとに１つのＳＬＭを使用）してもよく、すべてのチャネルのための単一の大きなＳＬＭを使用してもよいことに、注意すべきである。位相変調ＳＬＭが、必要とされる基準位相変調パターンを表示する。
【００５２】
相関が存在する場合、ＳＬＭ（または、各ＳＬＭ）からの出力が同じ位相であり、レンズ２０によって検出器２２へと強く合焦される。しかし、相関が存在しない場合には、位相が打ち消し合うように干渉し、信号が弱くなる。
【００５３】
ここでも、デマルチプレクサの存在ゆえに、位相変調パターンがビットレートの８分の１に等しいレートでしか変化しないことに、注意すべきである。したがって、検出器２２も、ビットレートの８分の１に等しいレートで変化を検出しさえすればよい。これにより、検出器および後続の処理用の電子機器に対する要件が大幅に軽減され、高いデータレートのシステムにおいて、より容易に入手できる構成部品を使用することが可能になる。
【００５４】
図４は、光遅延手段を電子的な遅延で置き換える本発明の一実施形態を示している。やはり、同類の構成部品には、同様の番号が付されている。第１の実施形態に関して上述したように、ＡＭ入力信号４０が、バイト境界トリガによって制御されている１：８のデマルチプレクサ３０によって受信される。デマルチプレクサ３２のそれぞれの出力が、やはり位相変調器６０へも接続されるが、それぞれの出力は、さらに１つながりの４つのラッチ回路６２１〜６２４の入力へも接続される。それぞれのラッチ回路が、次のラッチ回路へと接続されており、さらにそれぞれのラッチ回路の出力が、位相変調器６０へとも接続される。ラッチ回路６２も、バイト境界コントローラ３２によって制御され、１つながりのラッチ回路が、シフトレジスタとして機能する。したがって、デマルチプレクサから出力されるデータ値が、１つながりのラッチ回路においてリップルされる。更新時刻において、デマルチプレクサから出力されるデータが、位相変調器６０へと出力される。同時に、各チャネルの１つながりのラッチ回路のうちの最初のラッチ回路が、１つ前のデータを出力し、各チャネルの１つながりのラッチ回路のうちの第２のラッチ回路が、さらにもう１つ前のデータを出力し、以下同様である。このようにして、４０チャネルの電気信号が位相変調器６０へと渡される。位相変調器６０は、レーザ８の出力について作用する４０チャネルの変調器であってよく、あるいは４０個の個々の位相変調器からなる１つながりを、４０の別個の光チャネルについて使用してもよい。
【００５５】
位相変調器からの出力が、レンズアレイ２８によって１つ以上のＳＬＭ１８へと合焦させられ、上述と全く同じ方法で相関の判定がもたらされる。
【００５６】
このように、ラッチ回路を使用することで、光学的な遅延手段ではなく、電子的な遅延手段が可能になる。高いデータレートにおいて、電子的な遅延手段の使用が、デマルチプレクサを使用することによって更新レートを低減することで可能になり、温度などによって左右される光の位相のばらつきが問題にならないという利点を提供している。
【００５７】
図５が、相関装置の全電子式の一バージョンを示している。この全電子式のバージョンは、４０チャネルの並列電子信号を生成するために、同じ入力４０、１：８のデマルチプレクサ３０、バイト境界コントローラ３２、および１つながりのラッチ回路６２を有する。しかしながら、相関の判定も、電子的に行われる。
【００５８】
相関の判定は、ビット加算にもとづいて実行され、すなわち、入力データ中の特定のビットが関連する基準ビットに一致する場合に、合計がゼロになる一方で、一致しない場合には、合計が１になるという原理にもとづいて実行される。したがって、完全な一致の場合には、すべてのチャネルからのすべての出力の合計がゼロになるはずであり、ゼロよりも大きな値は、不一致を表わしている。
【００５９】
したがって、ワード−ビット変換器７０が、検索しようとする基準データに等しい並列電子２値データ信号を生成する。ワード−ビット変換器からの関連の出力が、排他的ＯＲ論理装置７２ならびに加算レジスタ７４を使用して、並列入力データ信号の関連のチャネルに組み合わせられる。次いで、すべてのチャネルの組み合わせが、差がゼロのときに応答を生じさせるように構成された差検出回路７６によって監視される。この方法で、全電子式の相関器を、例えばＡＳＩＣなどのただ１つのチップ上に実現できる。異なる基準データを検索すべく、複数の相関器を並列動作させることができ、長い検索ストリングを、いくつかの別々の部品へと分解することができる。
【図面の簡単な説明】
【００６０】
【図１】本出願と同時係属中である国際特許出願ＰＣＴ／ＧＢ２００５／００４０２８号明細書および英国特許出願ＧＢ０４２３０９３．４号明細書に記載されているような光相関器を示している。
【図２】国際特許出願ＰＣＴ／ＧＢ２００５／００４０２８号明細書に記載されている相関器の別の実施形態を示している。
【図３】本発明の一実施形態による相関器の概要を示している。
【図４】本発明の別の態様による相関器の概要を示している。
【図５】本発明を組み込む全電子式の相関器を示している。
【図１】
2009518697.tif 000003
【図２】
2009518697.tif 000004
【図３】
2009518697.tif 000005
【図４】
2009518697.tif 000006
【図５】
2009518697.tif 000007
【国際調査報告】
2009518697.tif 000008
2009518697.tif 000009
2009518697.tif 000010
2009518697.tif 000011
2009518697.tif 000012
2009518697.tif 000013