(57)【要約】  メモリ制御部及びメモリを含むメモリデバイスにおけるアクセス操作を制御するシステム，装置，及び方法である。このメモリデバイスが対応できるようにコマンド，レジスタ，及び／又はほかの機構が規定される。これらのコマンド，レジスタ，及び／又はほかの機構は，読み出し操作並びに書き込み及び／又は消去操作の制御を可能にし，これらの操作を同時に実行できるようにする。このようにして，第１メモリ上で書き込み及び／又は消去操作が起動され，第２メモリ上でコマンド集合を介して読み出し操作が起動される。この読み出し操作並びに書き込み及び／又は消去操作は，実質的に同時に実行される。
2009528609.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリデバイスにおけるアクセス操作を制御する方法であって，該不揮発性メモリデバイスはメモリ制御部及び少なくとも１つの不揮発性メモリチップを備え，
前記メモリ制御部によって，第１メモリユニット上の書き込み及び／又は消去操作を起動するステップと，
前記メモリ制御部によって，コマンド集合を介して第２メモリユニット上の読み出し操作を起動するステップと，
を有し，前記読み出し操作並びに前記書き込み及び／又は消去操作を同時に行う方法。
【請求項２】
前記不揮発性メモリデバイスは少なくとも２つのＮＡＮＤフラッシュメモリチップを備え，前記第１メモリユニット及び前記第２メモリユニットは，第１ＮＡＮＤフラッシュメモリチップ及び第２ＮＡＮＤフラッシュメモリチップに対応する請求項１に記載の方法。
【請求項３】
前記少なくとも１つの不揮発性メモリチップは，同時読み出し書き込みアクセスが可能なＮＡＮＤフラッシュメモリチップを含み，前記第１メモリユニットは第１メモリブロックとし，前記第２メモリユニットは前記少なくとも１つの不揮発性メモリチップ上の第２メモリブロックとする請求項１に記載の方法。
【請求項４】
前記不揮発性メモリデバイスは少なくとも２つのＮＡＮＤフラッシュメモリチップを備え，前記第１メモリブロック及び前記第２メモリブロックは，２つの別個のＮＡＮＤフラッシュメモリチップのメモリブロックとする請求項３に記載の方法。
【請求項５】
前記メモリ制御部によって，外部ホストデバイスから前記コマンド集合のうち少なくとも１つを受信するステップを更に有する請求項１に記載の方法。
【請求項６】
計算機可読媒体上に記憶させたプログラムコード手段であって，計算装置又は処理装置上で実行すると請求項１に記載の操作を実行するプログラムコード手段を有する計算機プログラム製品。
【請求項７】
不揮発性メモリデバイスにおけるアクセス操作を制御する方法であって，該不揮発性メモリデバイスはメモリ制御部及び少なくとも１つのＮＡＮＤフラッシュメモリチップを備え，前記ＮＡＮＤフラッシュメモリチップはサスペンド機能を有しており，
前記メモリ制御部によって，コマンド集合を介して第１メモリユニット上の少なくとも１つの書き込み及び／又は消去操作をサスペンドするステップと，
引き続き前記メモリ制御部によって，コマンド集合を介してメモリユニット上の読み出し操作を起動するステップと，
を有する方法。
【請求項８】
前記コマンド集合は，前記読み出し操作を起動する読み出しコマンドを含む請求項７に記載の方法。
【請求項９】
前記読み出しコマンドは，任意の実行中の書き込み及び／又は消去操作を自動的にサスペンドさせる請求項８に記載の方法。
【請求項１０】
前記読み出しコマンドは，前記ＮＡＮＤフラッシュメモリチップとの任意のデータ転送を自動的にサスペンドする請求項８に記載の方法。
【請求項１１】
前記読み出しコマンドは優先度引数を含み，該優先度引数によって，実行中の書き込み及び／又は消去操作をサスペンドさせるかどうか決定するステップを更に有する請求項８に記載の方法。
【請求項１２】
前記読み出しコマンドは優先度引数を含み，該優先度引数によって，実行中の前記ＮＡＮＤフラッシュメモリチップとのデータ転送をサスペンドさせるかどうか決定するステップを更に有する請求項８に記載の方法。
【請求項１３】
前記読み出しコマンドはサスペンド引数を含み，前記の任意の実行中の書き込み及び／又は消去操作をサスペンドさせるステップは，前記サスペンド引数に応答して実行する請求項８に記載の方法。
【請求項１４】
前記読み出しコマンドに先立って，任意の実行中の読み出し及び／又は書き込み操作をサスペンドさせるサスペンドコマンドを発行するステップを更に有する請求項８に記載の方法。
【請求項１５】
前記読み出しコマンドに先立って，前記ＮＡＮＤフラッシュメモリチップとの任意のデータ転送操作をサスペンドさせるサスペンドコマンドを発行するステップを更に有する請求項８に記載の方法。
【請求項１６】
計算機可読媒体上に記憶させたプログラムコード手段であって，計算装置又は処理装置上で実行すると請求項７に記載の操作を実行するプログラムコード手段を有する計算機プログラム製品。
【請求項１７】
不揮発性メモリデバイスであって，メモリ制御部及び少なくとも１つの不揮発性メモリチップを備え，第１メモリユニット及び第２メモリユニットが提供されており，前記メモリ制御部は，前記第１メモリユニット上の書き込み及び／又は消去操作を起動し，更にコマンド集合を介して前記第２メモリユニット上の読み出し操作を起動するように構成され，前記メモリ制御部は前記読み出し操作と前記書き込み及び／又は消去操作とを同時に実行するようになっている不揮発性メモリデバイス。
【請求項１８】
前記メモリ制御部は，メモリユニットへのアクセス操作をサスペンドするように更に構成する請求項１７に記載の不揮発性メモリデバイス。
【請求項１９】
前記メモリ制御部は，前記コマンド集合内の追加の優先度引数又はサスペンド引数を検出するように更に構成する請求項１７に記載の不揮発性メモリデバイス。
【請求項２０】
前記第１メモリユニット及び前記第２メモリユニットは，少なくとも１つのＮＡＮＤフラッシュメモリチップの別個のブロックに対応する請求項１７に記載の不揮発性メモリデバイス。
【請求項２１】
少なくとも２つのＮＡＮＤフラッシュメモリチップを備え，前記第１メモリユニット及び前記第２メモリユニットは，第１ＮＡＮＤフラッシュメモリチップ及び第２ＮＡＮＤフラッシュメモリチップに対応する請求項１７に記載の不揮発性メモリデバイス。
【請求項２２】
前記不揮発性メモリデバイスの第１メモリユニット上の書き込み及び／又は消去操作を起動する手段と，
前記不揮発性メモリデバイスの第２メモリユニット上の読み出し操作を起動する手段と，
前記読み出し操作と前記書き込み及び／又は消去操作とが同時に実行されるように制御する手段と，
を備える請求項１７に記載の不揮発性メモリデバイス。
【請求項２３】
ホストデバイスであって，
前記ホストデバイスとフラッシュメモリデバイスとの間でデータを伝送するように構成したデータ転送ユニットと，
前記フラッシュメモリデバイスへ制御コマンドを発行するように構成したコマンドユニットと，
を備え，
前記フラッシュメモリデバイス上で実行中の第１アクセス操作が完了する前に，第２アクセス操作が起動するように前記フラッシュメモリデバイスを制御することができるホストデバイス。
【請求項２４】
メモリ制御部及び少なくとも１つの不揮発性メモリチップを備えるメモリモジュールであって，第１メモリユニット及び第２メモリユニットが提供されており，
前記メモリ制御部は，前記第１メモリユニット上の書き込み及び／又は消去操作を起動し，更にコマンド集合を介して前記第２メモリユニット上の読み出し操作を起動するように構成され，
前記メモリ制御部は，前記読み出し操作と前記書き込み及び／又は消去操作とを同時に実行するようになっている
メモリモジュール。
【請求項２５】
メモリモジュールであって，
メモリ制御部及び少なくとも１つの不揮発性メモリチップを含み，第１メモリユニット及び第２メモリユニットが提供されており，
前記メモリ制御部は，前記第１メモリユニット上の書き込み及び／又は消去操作を起動し，更にコマンド集合を介して前記第２メモリユニット上の読み出し操作を起動するように構成され，
前記メモリ制御部は，前記読み出し操作と前記書き込み及び／又は消去操作とを同時に実行するようになっている
メモリモジュールと，
ホストデバイスであって，
前記ホストデバイスとフラッシュメモリデバイスとの間でデータを伝送するように構成したデータ転送ユニットと，
前記フラッシュメモリデバイスへ制御コマンドを発行するように構成したコマンドユニットと，
を備え，
前記フラッシュメモリデバイス上で実行中の第１アクセス操作が完了する前に，第２アクセス操作が起動するように前記フラッシュメモリデバイスを制御することができるホストデバイスと，
を備えるシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は，不揮発性メモリデバイス，特にＮＡＮＤアーキテクチャを有するフラッシュメモリデバイスに関し，より特定すれば，付加コマンド集合及び／又はレジスタによって，ＮＡＮＤフラッシュメモリのアクセス操作待ち時間を減少させる方法に関する。
【背景技術】
【０００２】
移動体端末に用いられるようなフラッシュメモリデバイスは，通常複数のパーティションを有する。このパーティションはバイナリパーティション（読み出し専用）及び読み出し書き込みパーティションであってよい。書き込み操作中は，書き込み操作が完了するまでデータをメモリユニットから読み出すことができない。このことは読み出しの待ち時間を生じさせ，実時間アプリケーションに関しては好ましくないか，許容できないことがある。どんなアプリケーションにおいても，書き込み操作が行われている最中にデータを読み出し専用パーティションから読み出すことができれば，総合システム性能は速くなるであろう。
【０００３】
読み出し待ち時間が重要なアプリケーションの一例は，要求時ページング技法である。この場合，データページは必要になるまでデータ記憶装置からＲＡＭへコピーされない。メモリは，いわゆるブロック及びページに整理される。１ページは通常５１２バイトからなる。ブロックはいくつかのページを結合したものであり，通常１６ｋＢのサイズである。必要なメモリサイズを減少させるために，アプリケーションが現在必要とするページだけがロードされる。したがって要求時ページングは，連続した読み出し処理及び書き込み処理を必要とする。ＮＡＮＤフラッシュメモリシステムにおいては要求時ページングが通常適用されるが，この技法を適用するシステムの主な欠点は，読み出し操作と書き込み操作とを同時に行うことができないことである。各ページの取得操作は，そのページが完全にロードされるまでシステム全体をブロックすることになり，アプリケーションの実行を相当低下させる。
【０００４】
ＮＯＲフラッシュメモリは同時読み出し書き込み技法に対応しているが，ＮＯＲタイプのメモリは一般にいくつかの理由でメモリカードには用いられない。ＮＯＲメモリの並列アーキテクチャのために，ＮＯＲメモリはＮＡＮＤメモリに比べて書き込み及び消去性能が低く，そのため，例えばプログラムコード用の読み出し専用メモリとして主に用いられる。更にＮＯＲデバイスはＮＡＮＤデバイスに比べて，記憶データ量当たりダイ上により多くのスペースを要する。このため，移動体デバイスのように限定されたスペースに大量データを記憶するためには，ＮＡＮＤフラッシュメモリが好まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の特徴及び課題はどれも，フラッシュメモリを用いたメモリカード及び組み込み大容量記憶デバイス双方に存在する。したがって，読み出し待ち時間を減少させるために，ＮＡＮＤフラッシュメモリカード及び組み込み大容量記憶デバイス上の読み出し処理を制御する方法を提供する必要がある。これは，読み出し操作及び書き込み操作を処理するための付加コマンド集合及び／又はレジスタによって達成できる。この新規なコマンド集合及び／又はレジスタは，フラッシュメモリデバイスのメモリ制御部の第２「仮想」ポートと見なすことができ，たとえ別の書き込み操作の処理中であっても，メモリデバイスに高速アクセスを可能にする。
【課題を解決するための手段】
【０００６】
ＮＡＮＤフラッシュメモリにアクセスするときの読み出し待ち時間を短くするため，フラッシュメモリデバイスが対応する付加コマンド集合及びレジスタを規定することができる。このコマンド集合及び／又はレジスタによって，メモリ制御部の既存データポートに加えて「仮想」ポートが生成される。これはメモリデバイスにおける任意の読み出し及び／又は書き込みコマンドを制御して，書き込み及び／又は消去操作の処理中に読み出し要求を処理できるようにすることによって達成される。この制御は２又はそれ以上のＮＡＮＤチップに適用してもよい。この場合メモリ制御部は，別のチップ上で書き込み及び／又は消去を行っている間にあるチップから読み出しができるように同時読み出し書き込みを処理してもよいし，あるいは実際の同時読み出し書き込みアクセス又はサスペンド能力のような付加機能を有するＮＡＮＤチップを用いて（このようなＮＡＮＤチップが１つだけ必要である），メモリ制御部は上記の１つのチップの別個のブロック上で読み出し及び書き込みを行うか，又は読み出し操作を行う前に書き込み操作をサスペンドしてもよい。
【０００７】
以降，本発明を例示実施例及び説明のための図面を用いて説明する。
【発明を実施するための最良の形態】
【０００８】
図１に本発明による構成を概略示す。不揮発性メモリデバイス１は，少なくとも１つのＮＡＮＤタイプフラッシュメモリチップ１２，１４，１６と，外部ホスト４に対するインタフェースを有するメモリ制御部２と，を備える。外部ホストデバイス４は記憶媒体に記憶したプログラムコードを実行するプロセッサを備える端末によって代表される。ホストは，プログラムコードを実行するため，又はホスト上の情報を表示するために，移動体通信端末内の内部フラッシュメモリ又はフラッシュメモリカードのようなメモリデバイス１に記憶した情報を必要とすることがある。このためホストはメモリ制御部に接続されるか，あるいはホストがすべてのアクセス制御を行い，メモリデバイス構造が別個の制御部を必要としないときは，直接メモリデバイスに接続される。ホストは，例えばデスクトップ計算機，携帯型計算機，携帯電話機，デジタルカメラ，又は記憶媒体として不揮発性メモリを用いることができる，任意の別の種類の計算機又はマイクロコントローラを用いた端末であってよい。不揮発性メモリデバイスは，例えば着脱可能メモリ素子（メモリカード），又はデバイス内に配置された組み込み大容量記憶装置として提供することができる。
【０００９】
メモリ制御部２の読み出し書き込みポート８は，ＮＡＮＤメモリチップにアクセスして，所定の仕様によるメモリチップ１上の読み出し操作及び／又は書き込み操作を行うために用いられる。メモリチップは，いくつかのパーティションに読み出し書き込みデータ（すなわちデータ記憶のため），及び読み出し専用データ（例えばプログラムコード）を含む。読み出し書き込みデータは，いくつかのチップに配置してもよいし，少なくとも１つのメモリチップのいくつかのブロックに配置してもよい。
【００１０】
コマンド集合（単一状態機械）及び／又はレジスタ（複数状態機械）を提供することによって，メモリ制御部は，メモリデバイスの第２メモリユニットに書き込み及び／又は消去を行っている間に，メモリデバイスの第１メモリユニットに読み出しアクセスを行うことができる。メモリユニットは，例えば別個のＮＡＮＤチップに対応してもよいし，少なくとも１つのメモリチップの別個のブロックに対応してもよい。ＮＡＮＤチップが内部同時読み出し書き込み操作又はサスペンド操作を行うことができないときは，少なくとも２つのＮＡＮＤチップを提供して本発明の方法を適用することが望ましい。
【００１１】
図１に示すように，メモリ制御部は，ＮＡＮＤメモリチップ又はＮＡＮＤメモリチップの少なくとも第１メモリユニット１２，１４に読み出しアクセス並びに書き込み及び／又は消去アクセスを行うための読み出し書き込みポート８を有する。更に上述のコマンド集合及び／又はレジスタによって，第２読み出し書き込みポート１０が「仮想」ポートとして実現される。このポートは，図１の例における第２メモリユニット１６の読み出し専用データに対する高速読み出しアクセス操作用に指定される。ホストはホストインタフェース６を介してメモリ制御部２と通信することができ，それによってホスト４は任意選択で読み出し操作及び書き込み操作の制御を行うことができる。メモリに書き込むデータ又はメモリから読み出すデータも，ホストインタフェースを介して転送される。
【００１２】
別の例示実施例も付加機能を有するＮＡＮＤタイプフラッシュメモリチップを用いる。この付加機能は近い将来開発されることが期待されている。この追加能力は，ほかのタイプのフラッシュメモリについて知られているような実際の同時読み出し書き込みアクセス又はサスペンド能力をＮＡＮＤチップに対して含むことができる。これらの付加特徴は，本発明の思想をただ１つのＮＡＮＤチップで実現することができるが，上述のＮＡＮＤアーキテクチャの場合のように，複数のチップを用いてもよい。
【００１３】
ＮＡＮＤチップが同時読み出し書き込み操作に対応しているときは，メモリカード制御部は同一のＮＡＮＤチップの別個のメモリブロックにコマンドを発行することができる。この方法によって，チップの第１メモリブロック上で書き込み及び／又は消去操作を行い，同時に更なるメモリブロック上で１又は複数の読み出し操作を行うことができる。これらは同一ＮＡＮＤチップ上に第１メモリブロックとして配置してもよいし，別のＮＡＮＤチップ上に配置してもよい。メモリカード制御部は，メモリアクセスの重複を防ぐ（すなわち，単一メモリバンクに１を超える要求が向けられることを防ぐ）。
【００１４】
このような重複を防ぐために，制御部はメモリデバイス上で実行中のすべての操作を監視することが望ましい。これは，例えばビジー信号又はメモリデバイスへのアクセスが要求されているか，処理中であることを標示するある種のフラグによって確認することができる。制御部が実行中の操作を検出したとき，又はいくつかの要求を受信したとき，制御部は上述のとおり同時には唯一のコマンドが１つのメモリユニットに指示されることが確実になるようにコマンドを発行する。
【００１５】
本発明の更なる例示実施例によれば，読み出し待ち時間を減少させるために，サスペンド能力を有するＮＡＮＤチップが用いられる。書き込み及び／又は消去操作は，より高い優先度を有する読み出し操作を実行できるようにサスペンドされる。読み出し処理が完了して初めて，中断した書き込み又は消去操作が再開される。サスペンド時間５００  ｓを有するＮＡＮＤメモリデバイスが利用可能であり，実時間読み出し及び／又は書き込みアプリケーションには十分であろう。
【００１６】
このために新規読み出しコマンドを実現するいくつかの方法が可能である。１つの代替案は，どの読み出しコマンドも書き込み及び／又は消去コマンドよりも高い優先度を自動的に有するようにコマンド集合を規定することである。そうすれば読み出しコマンドを利用するとメモリチップ上で実行中のどの操作もサスペンドされる。図２に，読み出し手続においてそのような自動サスペンドを実現できる方法を示す。
【００１７】
必要なときにサスペンドを決定できる余地を残すため，ホストは読み出しコマンドフレームに優先度引数を含めてもよい。この引数はメモリ制御部によって検出可能であり，必ずしもすべての読み出し操作がサスペンドされる訳ではない。例示実施例を図３に示す。メモリ制御部はステップ３０１において，ホストから新規コマンドを受信するまで待機する。読み出しコマンドが受信されると（ステップ３０２），このコマンドに含まれる優先度引数がメモリ制御部によって検査される（ステップ３０３）。優先度引数は，例えばサスペンドを行うためにある条件が満たされる必要があるように実現してもよいし，読み出しコマンドが活性な書き込み及び／又は消去操作よりも高い優先度を有するかどうかメモリ制御部が判定できるようにいくつかの優先度クラスを規定するように実現してもよい。この書き込み及び／又は消去操作の事前の起動は，図３には示していない。以降例として，読み出しコマンドの優先度はビット値又は数値として与えられ，メモリ制御部には事前設定優先度しきい値が規定されているものとする。受信した読み出しコマンドの優先度引数が事前設定優先度しきい値を超えているときは，実行中のどの書き込み及び／又は消去操作，あるいは読み出し操作を含むどの動作もサスペンドされる（ステップ３０５）。しかし事前設定優先度引数が受信した読み出しコマンドより低い優先度引数を示すときは，実行中の操作は中断なく継続され，読み出しコマンドは実行されない（ステップ３０４）。これは応答としてホストに通知される。任意選択で読み出しコマンドはメモリ制御部の適切な方法で記憶してもよく，書き込み及び／又は消去操作が完了したとき実行される。
【００１８】
書き込み及び／又は消去操作がサスペンドされた後，ステップ３０６に示すとおりメモリ制御部は読み出し操作を実行し，読み出しコマンドが要求したデータを転送する。これに引き続いて書き込み及び／又は消去操作はメモリ制御部によって自動的に再開される（ステップ３０７）。ステップ３０６から分かるように，データがホストに転送された後，メモリ制御部は既にホストからの新規コマンドを待ってもよい。この方法によれば，単一の書き込み及び／又は消去操作，若しくは例えば連続書き込みは，対応する優先度引数を有する読み出し操作によって何回かサスペンドされる。優先度引数は，ホストによって発行される，すなわちコマンドに含められるが，メモリ制御部は実際の処理を制御する。
【００１９】
類似の方法でサスペンド引数は読み出しコマンドに付加することができ，それによって図４の例に示すように任意のほかの操作もサスペンドすることができる。ステップ４０２においてメモリ制御部が読み出しコマンドを受信すると，メモリ制御部はステップ４０３において例えばフラグを検査することによって，読み出しコマンドがサスペンド引数を含んでいるかどうかを判定する。コマンド内にサスペンド引数が検出されると，ステップ３０５以降の優先度引数の場合について記載されているとおり，実行中の書き込み操作がサスペンドされ，引き続く読み出し操作が実行される。サスペンド引数がない読み出しコマンドはしたがって，図３の低優先度を有する読み出しコマンドに対応し，メモリユニット上で書き込み及び／又は消去操作が処理中でないときだけ実行される。
【００２０】
また実行中の操作をサスペンドする別個のサスペンドコマンドを発行し，引き続いて読み出しコマンドのような任意の所望のアクセスコマンドを通常の方法でメモリチップ上で処理してもよい。
【００２１】
更に別の可能性は，フラッシュメモリデバイスとの間の任意の実行中のデータ転送をサスペンドし，直ちに高速読み出しコマンドを発行することである。このデータ転送のサスペンドは，実行中のアクセス操作のサスペンドと類似の方法で起動することができる。すなわち，優先度引数を有する読み出しコマンド又は有しない読み出しコマンド，若しくは別個のサスペンドコマンドによる。
【００２２】
上述のコマンド方式，又はレジスタ拡張は状態機械レベルで実現することができ，それによって書き込み及び／又は消去操作のサスペンド，又は同時読み出し書き込み起動が，既存のアクセスに加えて並列状態機械を可能にする。この付加アクセスは仮想ポートと見なすことができる。上記すべての例において，メモリアクセスの制御はメモリ制御部の代わりにホストデバイスが行ってもよい。メモリチップアクセスは，アドレス制御であってもよいし，例えばチップセレクト信号を介して実現される非アドレス制御であってもよい。
【００２３】
本発明の方法は一見したところ，本発明の思想に対応するために通常必要な付加論理及びより高価なメモリチップのために，システムのフラッシュメモリ費用を増加させると思われるかもしれない。しかし見返りとして通常システムに必要なＲＡＭが少なくて済むので，本発明の方法を適用するシステムの合計メモリ費用は著しく減少し，同時に読み出し待ち時間について上述したとおりの更なる恩恵が得られる。
【００２４】
このように読み出し待ち時間が短いＮＡＮＤフラッシュメモリデバイスを実現する方法が提供され，それによって大記憶容量及び高速アクセス時間を有するメモリカード及び／又は組み込みメモリが実現される。本発明を特定の実施例と，メモリタイプと，特定コマンド方式に関して説明したが，当業者であれば，それらは例示に過ぎず，決して詳細な説明と，特許請求の範囲と，それらの任意の組合せによって与えられる本発明の範囲を限定しようとするものでないことを理解するであろう。したがって明細書及び図面も限定的な意味ではなく例示的であると見なされる。
【図面の簡単な説明】
【００２５】
【図１】本発明の例示実施例によるフラッシュメモリシステムを概略示す図である。
【図２】本発明の実施例による読み出し手続自動サスペンドのフローチャートである。
【図３】本発明の方法による優先度引数を示す別のフローチャートである。
【図４】本発明の方法によるサスペンド引数を示す別のフローチャートである。
【図１】
2009528609.tif 000003
【図２】
2009528609.tif 000004
【図３】
2009528609.tif 000005
【図４】
2009528609.tif 000006
【国際調査報告】
2009528609.tif 000007
2009528609.tif 000008
2009528609.tif 000009