(57)【要約】  サンプリング装置（３１）のためのクロックサンプリング信号（ＣＬＫ）を生成するための電気回路（３０）は、複数のクロック信号（２１〜２４、５１〜５４、６１〜６４）を生成するためのクロックジェネレータ（１、４０、５０、６０）と、デジタル信号（ＤＳ）の特徴的な信号部分（ＬＥ）と複数のクロック信号（２１、２２、２３、２４、５１〜５６、６１〜６４）を相関させる相関装置（Ｌ）と、および相関装置（Ｌ）による相関に基づいて、クロック信号（２１、２２、２３、２４、５１〜５５、６１〜６４）のうちの１つを、クロックサンプリング装置のためのクロックサンプリング信号（ＣＬＫ）として、選択する選択装置（ＭＸ）を備える。クロック信号（２１〜２４、５１〜５４、６１〜６４）は、同じサイクル周期（Ｔ）を有し、互いに位相シフトする。サンプリング装置（３１）は、その後、クロックサンプリング信号（ＣＬＫ）によってデジタル信号（ＤＳ）をサンプリングする。
2009518927.tif 000002
【特許請求の範囲】
【請求項１】
サンプリング装置のためのクロック信号を生成する電気回路であって、
それぞれ同一のサイクル周期を有し且つ互いに位相シフトされた複数のクロック信号を発生するクロックジェネレータと、
デジタル信号の特徴信号部分を前記複数のクロック信号と相関させる相関装置と、
サンプリング装置が前記デジタル信号をサンプリングするためのクロックサンプリング信号として、前記クロック信号のうちの１つを、前記相関装置による前記相関に基づいて選択する選択装置と、
を備える電気回路。
【請求項２】
前記デジタル信号の前記特徴信号部分が、前記デジタル信号の立ち上がりエッジ、立ち下がりエッジ、最小値または最大値のうちの１つである、請求項１の装置。
【請求項３】
前記複数のクロック信号はそれぞれ特徴部分を有し、かつ、前記相関装置が、前記特徴部分の少なくとも１つと前記デジタル信号の前記特徴信号部分との間の時間差または位相差を決定する、請求項１に記載の装置。
【請求項４】
前記特徴部分が、前記複数のクロック信号のうちの対応する１つの立ち上がりエッジまたは立ち下がりエッジのうちの１つである、請求項３に記載の装置。
【請求項５】
前記選択装置が、前記クロックサンプリング信号として、前記複数のクロック信号から、前記相関装置により決定された最小の時間差または位相差を有するクロック信号を選択することを含む、請求項３に記載の装置。
【請求項６】
前記クロックジェネレータが、基本クロック信号を発生する発振器と、前記基本クロック信号に基づいて前記複数のクロック信号を生成するための信号処理装置を備えることを含む、請求項１に記載の装置。
【請求項７】
前記クロックジェネレータが、少なくとも１つの時間遅延装置を有するリング発振器を備えることを含む、請求項１に記載の装置。
【請求項８】
複数のクロック信号からクロック信号を選択する方法において、該方法は、
それぞれ同じサイクル周期を有し、かつ、互に位相シフトされた複数のクロック信号を生成するステップと、
デジタル信号の特徴信号部分を前記クロック信号と相関させるステップと、
前記複数のクロック信号から、デジタル信号をサンプリングするサンプリング装置のためのクロックサンプリング信号を、前記相関に基づいて選択するステップと、
を含む方法。
【請求項９】
前記クロック信号のそれぞれについて、前記相関ステップのように、前記特徴信号部分と前期各クロック信号の特徴部分との間の時間差または位相差を比較するステップを有し、および前記選択ステップのように、前記複数のクロック信号から、前記時間差または位相差の中で最も小さい時間差又は位相差を有するクロック信号をサンプリングクロックとして選択するステップを含む、請求項８に記載の方法。
【請求項１０】
クロック信号を複数のクロック信号から選択する方法において、該方法は、  それぞれ同じサイクル周期を有するが互いに位相シフトされ、かつ、立ち上がりエッジ及び立ち下がりエッジを有する前記複数のクロック信号を生成するステップと、
前記複数のクロック信号から、立ち上がりエッジまたは立ち下がりエッジがデジタル信号の特徴信号部分の後に続くようなクロック信号を、前記デジタル信号をサンプリングするサンプリング装置のクロックサンプリング信号として選択するステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプリング装置のためのクロック信号を生成する電気回路に関する。この電気回路は、同じサイクル周期を有し、かつ、互いに位相シフトした複数のクロック信号を生成するクロックジェネレータを備える。更に、本発明は、クロック信号を生成する関連方法に関する。
【背景技術】
【０００２】
送信機と受信機の間でデータを送信する場合、一般に、満足なデータ伝送を行うためには、受信機の内部クロックを送信機の内部クロックと同期させなければならない問題が生じる。さもなければ、伝送データは受信者のサンプリング装置によって、不正な時点でサンプリングされ、伝送エラーを生じる。独立した内部クロックを有しているいかなる送信機／受信機の組み合わせについても、伝送チャネルの物理的特性に係らず、上述の問題が起こる点に留意するべきである。これは、音波、光波、電波および他のいかなる媒体を用いてデータを送信するときにも、この問題が等しく発生することを意味する。
【０００３】
従って、満足な同期およびデータ伝送を行うために、デジタル入力信号は、サンプリング装置によってデジタル信号の周波数よりも非常に高いサンプリング周波数でサンプリングされる。故に、受信機は適切な周波数のクロック信号を発生するクロック発生装置を備える。しかし、比較的高い周波数のクロック信号を発生することは、残念なことに、結果として比較的高い電力消費となる。
【０００４】
従来技術においては、そのような高周波数を有するクロック信号を提供するためのいくつかの方法が見出されている。１つの例は、水晶発振器である。他の例としては、特許文献１があり、これには、所定周波数の多相クロックを発生する多相クロック発生回路と、前記多相クロックの少なくとも１部を用いて複数の非オーバーラップパルスを生成するパルス生成回路と、前記複数の非オーバーラップパルスの論理和を得るＯＲ回路とを備え、これにより前記多相クロックの周波数に対して単純な整数比関係にないクロック又はより高い周波数を有するクロックを、電力消費の増加並びにチップ面積の増大を招くことなく得ることができるクロック発生回路が開示されている。このようにして、多相クロックとは異なる周波数を有するクロックを生成する。
【特許文献１】米国特許第６，３８８，４９２号Ｂ２明細書
【発明の開示】
【０００５】
本発明の目的は、電力消費が小さく、かつ、デジタル信号の適切な同期を維持する、クロック信号を生成する電気回路および方法を提供することである。
【０００６】
本発明によれば、上記目的は、サンプリング装置のためにクロック信号を生成するための電気回路によって達成され、該電気回路は、それぞれ同一のサイクル周期を有し且つ互いに位相シフトされた複数のクロック信号を発生するクロックジェネレータと、デジタル信号の特徴信号部分を前記複数のクロック信号と相関させる相関装置と、サンプリング装置が前記デジタル信号をサンプリングするためのクロックサンプリング信号として、前記クロック信号のうちの１つを、前記相関装置による前記相関に基づいて選択する選択装置とを備える。クロックジェネレータは、それぞれ同じサイクル周期を有するが、互いに位相シフトされた複数のクロック信号を生成する。それぞれのクロック信号は、その前および後のクロック信号に対して同じ位相シフトを有することが好ましい。例えば、８つのクロック信号が用いられる場合、各クロック信号はその前のクロック信号より４５°だけ遅れる。クロック信号のうちの１つが、クロックサンプリング信号として、すなわち、サンプリング装置をクロックするクロック信号として、選択されるべきである。複数のクロック信号から適切なクロックサンプリング信号を選ぶために、複数のクロック信号を相関装置によってデジタル信号と相関させる。具体的には、複数のクロック信号を、デジタル信号の特徴信号部分と相関させる。デジタル信号の特徴信号部分は、特に、デジタル信号の立ち上がりまたは立ち下がりエッジとすることができる。または、特徴信号部分は、デジタル信号の最小値または最大値とすることもできる。
【０００７】
本発明に従う電気回路の１つの効果は、同等の高い同期精度（すなわち、小時間または位相誤差）を、比較的低い周波数を有するサンプリング装置のためのクロック信号を用いて達成することができることにある。したがって、低周波のために電力消費が比較的低くなり、受信装置が限られた電力リソースに対処しなければならないときに特に有利である。例としては、スマートカードおよびＲＦＩＤ装置がある。特に、受動装置（内臓電池無し）を使用するときに、トランスポンダの無線範囲は電力消費の関数であり、すなわち、電力消費が低いほど無線範囲は広くなり、これは、明らかにトランスポンダの基本的な特徴である。したがって、本発明は、特に受動型トランスポンダのために有利である。
【０００８】
通常、クロック信号は、パルス信号であって、例えば立ち上がりまたは立ち下がりエッジなどの特徴部分を有する。この場合、相関装置は、複数のクロック信号の特徴部分と、デジタル信号の特徴信号部分との間の時間差または位相差を決定することによって、相関を実行するように構成しても良い。本発明に従う電気回路の好ましいバージョンにおいては、クロック信号の特徴部分とデジタル信号の特徴信号部分との間で、最も小さい時間差または位相差のクロック信号がクロックサンプリング信号として選択される。
【０００９】
クロックジェネレータは、基本クロック信号を生成する発振器および基本クロック信号に基づく複数のクロック信号を生成するための信号処理装置を備えても良い。基本クロック信号を、複数のクロック信号のうちの１つとして用いても良い。信号処理装置は、基本クロック信号を適切に時間遅延させることにより、残りのクロック信号を生成するように構成しても良い。従って、個々のクロック信号を、最初にこれらのクロック信号より小さいサイクル周期を有する基準クロック信号を生成し、次いで、分周器を用いて発生させる必要はない。これは、比較的小さいサイクル周期または比較的高い周波数を有するクロック信号の生成を回避することができるので、回路の電力消費を減らすことを可能にする。
【００１０】
本発明に従う回路の他の限定バージョンにおいては、クロックジェネレータは、リング発振器および少なくとも１つの時間遅延装置を含む。ここで、発振器のフィードバックループにおいて与えるべき、全体として１８０°の位相シフトは、複数の部分シフトに分割して、位相シフトした複数の信号を出力するのが有利である。
【００１１】
本発明によれば、前記目的は、複数のクロック信号から１つのクロック信号を選択する方法によっても達成され、該方法は、それぞれ同じサイクル周期を有し、かつ、互に位相シフトされた複数のクロック信号を生成するステップと、デジタル信号の特徴信号部分をクロック信号と相関させるステップと、前記複数のクロック信号から、デジタル信号をサンプリングするサンプリング装置のためのクロックサンプリング信号を、前記相関に基づいて選択するステップとを含む。デジタル信号は、サンプリング装置によってサンプリングする。サンプリングされたデジタル信号を同期させるために、サンプリング装置は、複数のクロック信号から選択された適切なクロックサンプリング信号でクロックされなければならない。複数のクロック信号は、同じサイクル周期を有するが、互いに位相シフトされている。デジタル信号は、例えば、立ち上がりまたは立ち下がりエッジなどの、特徴信号部分を有する。デジタル信号がサンプリング装置によって受信されるときに、デジタル信号の特徴部分が複数のクロック信号と相関させられる。相関は、デジタル信号の特徴信号部分をクロック信号の特徴信号部分と相関させることによって実行することができる。クロック信号の特徴信号部は、それぞれのクロック信号の立ち上がりまたは立ち下がりエッジとし得る。次に、クロックサンプリング信号が相関に基づいて選択される。
【００１２】
本発明に従う方法の限定バージョンにおいては、デジタル信号の特徴信号部分をクロック信号に相関させるステップは、デジタル信号の特徴信号部分と各クロック信号の特徴部分との間の時間差または位相差を比較することによって実行する。複数のクロック信号から、最も小さい時間差または位相差を有するクロック信号がサンプリングクロックとして選択される。
【００１３】
本発明に従う方法は、非同期デジタル信号をクロックサンプリング信号と同期させるために用いてもよい。この方法は、より高い周波数を有するクロックサンプリング信号が用いられた時と同じ時間分解能を達成する可能性を提供する。しかし、本発明に従う方法は、クロック信号がより低い周波数を有するので、結果として、電力の節約をもたらす。
【００１４】
本発明によれば、上記目的は、複数のクロック信号からクロック信号を選択する方法によっても達成され、該方法は、それぞれ同じサイクル周期を有するが互いに位相シフトされ、かつ、立ち上がりエッジ及び立ち下がりエッジを有する複数のクロック信号を生成するステップ、複数のクロック信号から、立ち上がりエッジまたは立ち下がりエッジがデジタル信号の特徴信号部分の後に続くようなクロック信号を、デジタル信号をサンプリングするサンプリング装置のクロックサンプリング信号として選択するステップとを含む。クロックサンプリング信号は、サンプリング装置を同期させるために用いる。特に、各々のクロック信号が、その前または後のクロック信号に対して同じ位相シフトを有する場合、結果として生じる同期誤差は、クロック信号の周波数をクロック信号の数倍した周波数に等しい仮想のクロックサンプリング信号を用いた場合と等しくなる。クロック信号は、仮想の周波数より小さいので、本発明に従う方法は、結果として、電力の節約をもたらす。この方法は、本発明による装置に等しく適用可能であるということは容易に理解されよう。
【００１５】
本発明のこれらおよび他の態様は、以下に記載する非限定的な実施例によって説明することで明確にする。
【発明を実施するための最良の形態】
【００１６】
リング発振器１の形状をしたクロックジェネレータの第１の実施例を図１に示す。リング発振器１は、第１のクロック信号２１、第２のクロック信号２２、第３のクロック信号２３および第４のクロック信号２４を生成する。図２に示す４つのクロック信号２１〜２４は、パルス信号であって、サイクル周期Ｔおよび基本周波数がそれぞれ同じである。リング発振器１は、第１の遅延素子２、第２の遅延素子３、第１のインバータ４、第２のインバータ５、第３のインバータ６を備える。第１のクロック信号２１は、第１の遅延素子２の入力に接続されている第１のインバータ４の出力に存在する。第１の遅延素子２は、９０°の位相シフトに対応する一定時間Ｔ／４だけ、第１のクロック信号２１を遅延させる。第２のクロック信号２２は、第１の遅延素子２の出力に存在する。第２の遅延素子３は、第１の遅延素子２に下流に接続され、９０°の位相シフトに対応する一定時間Ｔ／４だけ、第２のクロック信号２２を遅延させる。第２の遅延素子３の出力は、第１のインバータ４の入力に接続され、リング発振器１のループを閉じる。
【００１７】
第２のインバータ５は、第１のインバータ４の出力に下流に接続され、第１のクロック信号２１を反転させることによって、第３のクロック信号２３を生成する。第３のインバータ６は、第１の遅延素子２の出力に下流に接続され、第２のクロック信号２２を反転させることによって、第４のクロック信号２４を生成する。
【００１８】
リング発振器１が作動するために電力を必要とすることは明らかであるが、適切な供給電圧を供給する適切な電源は簡潔のために図示してない。しかし、リング発振器１は、特定の閾値を越える供給電圧で、自発的に発振し始める。
【００１９】
図２は、４つのクロック信号２１〜２４を示す。時間ｔ＝０のときに、第１のクロック信号２１は、その値をゼロから状態「１」に対応する正電圧値に変化する。第１のクロック信号２１の状態「１」は、ｔ＝Ｔ／２まで持続し、そのとき、第１のクロック信号２１はその状態を「０」に変化する。このように、第１のクロック信号２１は、ｔ＝０で立ち上がりエッジを、ｔ＝Ｔ／２で立ち下がりエッジを有する。Ｔは、クロック信号２１〜２４のサイクル周期である。第２のクロック信号２２は、第１のクロック信号２１にＴ／４だけ遅れる。従って、第２のクロック信号２２はｔ＝０で状態「０」を有し、ｔ＝Ｔ／４でその状態を「１」に変え、そして、ｔ＝３Ｔ／４で状態「０」に戻る。このように、第２のクロック信号２２は、ｔ＝Ｔ／４で立ち上がりエッジを、ｔ＝３Ｔ／４で立ち下がりエッジを有する。第３のクロック信号２３は、第２のクロック信号２２にＴ／４だけ遅れる。従って、第３のクロック信号２３はｔ＝Ｔ／２でその状態を「１」に変え、ｔ＝Ｔで状態「０」に戻る。このように、第３のクロック信号２３は、ｔ＝Ｔ／２で立ち上がりエッジを、ｔ＝Ｔで立ち下がりエッジを有する。第４のクロック信号２４は、第３のクロック信号２３にＴ／４だけ遅れる。従って、第４のクロック信号２４は、ｔ＝０で状態「１」を有し、ｔ＝Ｔ／４でその状態を「０」に変え、そして、ｔ＝３Ｔ／４で状態「１」に戻る。このように、第４のクロック信号２３は、ｔ＝３Ｔ／４で立ち上がりエッジを、ｔ＝Ｔ／４で立ち下がりエッジを有する。結果として、図１のリング発振器１は、それぞれサイクル周期Ｔ（または周波数１／Ｔ）を有するが互いに９０°だけ位相シフトされた（または、Ｔ／４だけ時間シフトされた）４つのクロック信号２１〜２４を提供する。
【００２０】
図３は、クロックジェネレータとして図１のリング発振器、４つのクロック信号２１〜２４を入力とする４入力１出力のマルチプレクサＭＸ、およびラッチ回路Ｌを備える電気回路３０を示す。マルチプレクサＭＸは第１のアドレス入力ＡＤＲ１および第２のアドレス入力ＡＤＲ２を有し、それぞれが状態「０」または「１」を有することができる。アドレス入力ＡＤＲ１、ＡＤＲ２に存在する状態に依存して、４つのクロック信号２１〜２４のうちの１つがマルチプレクサＭＸの出力ＭＸＯに存在する。マルチプレクサ出力ＭＸＯに存在する出力信号は、電気回路３０の出力信号でもあり、この出力信号はこの回路３０の出力３２に存在し、サンプリング装置３１のためのクロックサンプリング信号ＣＬＫである。
【００２１】
クロックサンプリング信号ＣＬＫは、サンプリング装置３１のクロック入力３３に供給される。サンプリング装置３１は、サンプリング装置３１の入力３４に供給されるデジタル信号ＤＳをサンプリングするために用いられる。サンプリングされたデジタル信号ＳＤＳは、サンプリング装置３１の出力３５に存在する。
【００２２】
ラッチ回路Ｌは、電気回路３０の入力３６に接続されたクロック入力ＬＣを有する。デジタル信号ＤＳは、電気回路３０の入力３６に供給され、従って、ラッチ回路Ｌのクロック入力ＬＣに供給される。ラッチ回路Ｌは、マルチプレクサＭＸの第１のアドレス入力ＡＤＲ１に接続された第１の出力ＬＯ１と、マルチプレクサＭＸの第２のアドレス入力ＡＤＲ２に接続された第２の出力ＬＯ２とを備える。各ラッチ出力ＬＯ１、ＬＯ２は、状態「０」または「１」を取ることができる。
【００２３】
マルチプレクサＭＸは、第１のアドレス入力ＡＤＲ１が状態「０」であり、および第２のアドレス入力ＡＤＲ２が状態「０」の場合には、第１のクロック信号２１がクロックサンプリング信号ＣＬＫとなるように構成される。第１のアドレス入力ＡＤＲ１が状態「１」で、第２のアドレス入力ＡＤＲ２が状態「０」の場合には、クロックサンプリング信号ＣＬＫは第２のクロック信号２２となる。第１のアドレス入力ＡＤＲ１が状態「１」で、第２のアドレス入力ＡＤＲ２が状態「１」の場合には、クロックサンプリング信号ＣＬＫは第３のクロック信号２３となる。最後に、第１のアドレス入力ＡＤＲ１が状態「０」で、第２のアドレス入力ＡＤＲ２が状態「１」の場合には、クロックサンプリング信号ＣＬＫは第４のクロック信号２４となる。
【００２４】
ラッチ回路Ｌは、第１のアドレス入力ＬＡ１および第２のアドレス入力ＬＡ２を有する。ラッチ・アドレス入力ＬＡ１、ＬＡ２の状態は、所与の時点における第１のクロック信号２１および第２のクロック信号２２の値に依存する。第１のクロック信号２１が論理値「０」に対応する値を有する場合、第１のラッチ・アドレス入力ＬＡ１の状態は「０」であり、第１のクロック信号２１が論理値「１」に対応する値の場合、第１のラッチ・アドレス入力ＬＡ１の状態は「１」である。同じことが第２のクロック信号２２に依存する第２のラッチ・アドレス入力ＬＡ２にもあてはまる。
【００２５】
ラッチ出力ＬＯ１、ＬＯ２の状態は、クロック入力ＬＣが「０」である限り、ラッチ・アドレス入力ＬＡ１、ＬＡ２の状態に対応する。
【００２６】
更に、ラッチ回路Ｌは、本実施例では、そのクロック入力ＬＣに供給される信号の立ち上がりエッジＬＥを検出するように構成される。デジタル信号ＤＳがラッチ回路Ｌのクロック入力ＬＣに供給されるので、ラッチ回路Ｌは、入デジタル信号ＤＳをその立ち上がりエッジＬＥの発生と同時に検出する。すなわち、受信したデジタル信号ＤＳの最初の立ち上がりエッジを検出する。更に、ラッチ回路Ｌは、ラッチ回路Ｌがデジタル信号ＤＳの立ち上がりエッジＬＥを検出した時点におけるラッチ出力ＬＯ１、ＬＯ２の現在の状態を保持するように構成される。その時点から、マルチプレクサのアドレス入力ＡＤＲ１、ＡＤＲ２の状態は固定され、サンプリング装置３１のためのクロックサンプリング信号ＣＬＫが選択される。ラッチ回路Ｌによって値を保持することは、１つの可能な実施例に過ぎないという点に留意されたい。他の方法もまた適用可能であることは当業者に容易に認識される。例えば、クロック入力ＬＣの立ち下がりエッジでクロックされるラッチに加えて、他の任意のレジスタまたはメモリ回路がある。
【００２７】
デジタル信号ＤＳは図３のラッチ回路Ｌのクロック入力ＬＣに配線接続されるが、デジタル信号ＤＳの最初の特徴部分（本例では最初の立ち上がりエッジＬＥ）の後にその接続を切断して、デジタル信号が更なる立ち上がりエッジを有する場合であっても、ラッチされた値が安定したままになるようにする手段を設けることもできる。一つの簡単な例はラッチ回路Ｌと入力３６との間のスイッチであり、このスイッチは、初期シーケンス後に開き、例えば本発明に従う電気回路３０を備えるトランスポンダがリーダステーションの電磁界に入るとき（厳密に言えば、リーダステーションが無線信号の初期シーケンスを送信するとき）に開く。しかし、例えば再度同期が必要とされるときに、スイッチは再び閉じることができる。
【００２８】
図２は、立ち上がりエッジＬＥを有するデジタル信号ＤＳの一例である。立ち上がりエッジＬＥの時点で、ラッチ・アドレス入力ＬＡ１、ＬＡ２の状態はそれぞれ「１」、「１」である。従って、第３のクロック信号２３が、サンプリング装置３１のためのサンプリングクロックＣＬＫとして用いられる。第３のクロック信号２３は、デジタル信号ＤＳの立ち上がりエッジＬＥの直後に第１の立ち上がりエッジを有するクロック信号である。
【００２９】
図３の電気回路３０は４つのクロック信号２１〜２４を生成するクロックジェネレータを備える。しかし、本発明による電気回路は、４つのクロック信号に限定されない。さらにまた、電気回路３０は、クロックジェネレータとしてリング発振器１を備える。他の型のクロックジェネレータもまた使用可能である。
【００３０】
図４は、クロック信号２１〜２４を供給するクロックジェネレータ４０の第２の実施例を示す。このクロックジェネレータ４０を、電気回路３０のために用いることも可能である。
【００３１】
図４のクロックジェネレータ４０は、発振器４１（これは例えば、水晶発振器でも良い）、１つの遅延素子４２、第１のインバータ４３、および第２のインバータ４４を備える。発振器４１は基本クロック信号を出力し、このクロック信号は本実施例における第１のクロック信号２１である。遅延素子４２は発振器４１の下流に接続されて、期間Ｔ／４だけ第１のクロック信号２１を遅延させるが、これは９０°の位相シフトに対応する。遅延素子４２の出力信号は、第２のクロック信号２２である。第１のインバータ４３も、発振器４２の下流に接続されて、第１のクロック信号２１を反転させる。従って、第１のインバータ４３の出力信号は、第３のクロック信号２３である。第２のインバータ４４は、遅延素子４２の下流に接続されて、第２のクロック信号２２を反転させる。従って、遅延素子４２の出力信号は、第４のクロック信号２４である。
【００３２】
クロックジェネレータ４０が作動するために電力を必要とすることは明らかであるが、適切な供給電圧を供給する適切な電源は簡潔のために図示してない。
【００３３】
図５はクロックジェネレータ５０の実施例を示し、本実施例では４つではなく５つのクロック信号５１〜５５を出力する。従って、図３の電気回路３０に用いる場合は、マルチプレクサＭＸは５入力１出力のマルチプレクサと交換しければならない。５つのクロック信号５１〜５５のそれぞれは、前後のクロック信号に対して７２°位相シフトしている。
【００３４】
クロックジェネレータ５０は、発振器ＯＳ（これもまた、水晶発振器とすることができ、しかし、他のいかなる発振器も同様に適用することができる）、第１の遅延素子５６、第２の遅延素子５７、第３の遅延素子５８および第４の遅延素子５９を備える。発振器ＯＳは基本クロック信号を出力し、このクロック信号はクロックジェネレータ５０によって発生する第１のクロック信号５１である。
【００３５】
４つの遅延素子５６〜５９が発振器ＯＳの下流にそれぞれ接続される。第１の遅延素子５６は、第１のクロック信号を期間Ｔ／５（７２°の位相シフトと同等）だけ遅延させ、第２のクロック信号５２を生成する。第２の遅延素子５７は、期間２Ｔ／５（１４４°）だけ第１のクロック信号５１を遅延させ、第３のクロック信号５３を生成する。第３の遅延素子５８は、期間３Ｔ／５（２１４°）だけ第１のクロック信号５１を遅延させ、第４のクロック信号５４を生成し、また、第４の遅延素子５９は、４Ｔ／５（２８８°）の期間だけ第１のクロック信号５１を遅延させ、第５のクロック信号５５を生成する。
【００３６】
クロックジェネレータ５０が、作動するために電力を必要とすることは明らかであるが、適切な供給電圧を供給する適切な電源は簡潔のために図示してない。
【００３７】
リング発振器１およびクロックジェネレータ４０、５０は、それぞれ複数のクロック信号２１〜２４、５１〜５５を生成し、各クロック信号は前後のクロック信号に対して同一のサイクル周期Ｔおよび同一の位相シフトを有する。
【００３８】
図６は、リング発振器６０の形式のクロックジェネレータの実施例を示し、これも図３における電気回路３０に用いることができる。しかし、リング発振器６０は、それぞれ同一のサイクル周期を有するが、先行するクロック信号に対して同じ期間だけ遅延されない４つのクロック信号６１〜６４を発生するものである。
【００３９】
本実施例では、リング発振器６０は、インバータ６５、第１の遅延素子６６、第２の遅延素子６７、第３の遅延素子６８および第４の遅延素子６９を備える。インバータ６５の出力が第１の遅延素子６６の入力に接続され、第１の遅延素子６６の出力が第２の遅延素子６７の入力に接続され、第３の遅延素子６８の出力が第４の遅延素子６９の入力に接続され、第４の遅延素子６９の出力がインバータ６５の入力に接続されて、リング発振器６０を閉じる。各々の遅延素子６６〜６９は、一定時間だけ入力信号を遅延させるが、これは、リング発振器６０によって発生する複数のクロック信号の４５°の位相シフトに対応する。従って、第１及び第２のクロック信号６１及び６２の間、第２及び第３のクロック信号６２及び６３の間、第３及び第４のクロック信号６３ならびに６４の間には４５°の位相シフトがあり、また、第４および（先行している）第１のクロック信号６４及び６１の間には２２５°の位相シフトがある。クロック信号６１〜６４の立ち上がりおよび立ち下がりエッジは、時間を通じて均等に分布していないことは容易に理解できる。しかし、本発明は、このようなクロックジェネレータの実施例にも適用することができる。
【００４０】
リング発振器６０が作動するために電力を必要とすることは明らかであるが、適切な供給電圧を供給する適切な電源は簡潔のために図示してない。しかし、リング発振器６０は、特定の閾値電圧以上で自発的に振動し始める。
【００４１】
前述の実施例の全てのクロック信号が、５０%のデューティサイクルを有する点、つまりクロック信号が「０」または「１」である期間が等しい点に留意されたい。しかしながら、このことは、本発明に必須の要件ではない。異なるデューティサイクルを有するクロック信号でも、本発明が良好に機能することは当業者にとって明らかである。
【００４２】
最後に、上述の実施例は本発明を限定するよりはむしろ本発明を例証する点に留意されたい。そして、当業者は添付の特許請求の範囲に記載する本発明の範囲内において、多くの別の代替的な実施形態を設計することができる。「備える」という動詞と、その活用形は、請求項又は明細書全体に述べられた要素やステップ以外の存在を除外するものではない。単数で示した要素は、そのような要素が複数参照されることを除外するものではなく、その逆もまた然りである。いくつかの手段を列挙している装置の請求項において、これらの手段のいくつかは、ハードウェアの全く同一の項目によって実装されることができる。特定の手段が互いに異なる従属クレームにおいて列挙されていることは、これらの手段の組み合わせが有利に用いられないということを示すものではない。
【図面の簡単な説明】
【００４３】
【図１】クロックジェネレータの第１の実施例である。
【図２】図１のクロックジェネレータによって、得られるクロック信号を示す。
【図３】本発明に従う、電気回路の実施例である。
【図４】クロックジェネレータの更なる実施例を示す。
【図５】クロックジェネレータの更なる実施例を示す。
【図６】クロックジェネレータの更なる実施例を示す。
【図１】
2009518927.tif 000003
【図２】
2009518927.tif 000004
【図３】
2009518927.tif 000005
【図４】
2009518927.tif 000006
【図５】
2009518927.tif 000007
【図６】
2009518927.tif 000008
【国際調査報告】
2009518927.tif 000009
2009518927.tif 000010