(57)【要約】【課題】集積回路に向けたシングル及びデュアルダマシン相互接続に関する技術を提供する。【解決手段】ダマシン相互接続を製作する方法。本方法は、基板上に多孔性誘電体層を形成する段階、及び誘電体層内に少孔性誘電体副層を定めるために多孔性誘電体層の上部部分の中にポロゲン材料を与える段階によって開始される。キャップ層が少孔性誘電体副層上に形成され、第１の相互接続開口部を定めるためにキャップ層の上にレジストパターンが形成される。キャップ層及び誘電体層は、レジストパターンを通じてエッチングされ、第１の相互接続開口部を形成する。レジストパターンが除去され、第１の相互接続開口部を導電材料で充填することによって相互接続が形成される。余分な導電材料を除去するために、相互接続が平坦化される。【選択図】図９
2009532866.tif 000002
【特許請求の範囲】
【請求項１】
ダマシン相互接続を作製する方法であって、
（ａ）基板上に多孔性誘電体層を形成する段階、
（ｂ）前記多孔性誘電体層の上部部分内にポロゲン材料を与えて、前記誘電体層内に少孔性誘電体副層を定める段階、
（ｃ）前記少孔性誘電体副層上にキャップ層を形成する段階、
（ｄ）第１の相互接続開口部を定めるために前記キャップ層の上にレジストパターンを形成する段階、
（ｅ）前記第１の相互接続開口部を形成するために、前記レジストパターンを通して前記キャップ層及び前記誘電体層をエッチングする段階、
（ｆ）前記レジストパターンを除去する段階、
（ｇ）前記第１の相互接続開口部を導電材料で充填することによって相互接続を形成する段階、及び
（ｈ）余分な導電材料を除去するために前記相互接続を平坦化する段階、
を含むことを特徴とする方法。
【請求項２】
段階（ｈ）の後に、前記少孔性誘電体副層から前記ポロゲン材料の少なくとも一部分を除去する段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項３】
ポロゲン材料の前記部分は、前記少孔性誘電体副層から熱処理によって除去されることを特徴とする請求項２に記載の方法。
【請求項４】
前記第１の相互接続開口部は、ビアを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記第１の相互接続開口部は、ビア及びそれに接続したトレンチを含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記平坦化する段階は、ＣＭＰによって実行されることを特徴とする請求項１に記載の方法。
【請求項７】
前記平坦化する段階は、ＣＭＰによって実行されることを特徴とする請求項２に記載の方法。
【請求項８】
前記ポロゲン材料は、熱、プラズマ、及びスピンオン処理から成る群から選択された処理によって与えられることを特徴とする請求項１に記載の方法。
【請求項９】
前記ポロゲン材料は、熱、プラズマ、及びスピンオン処理から成る群から選択された処理によって与えられることを特徴とする請求項２に記載の方法。
【請求項１０】
前記エッチングする段階は、反応性イオンエッチング（ＲＩＥ）によって実行されることを特徴とする請求項１に記載の方法。
【請求項１１】
前記多孔性誘電体層を形成する段階は、該多孔性誘電体層を高温で加熱して、そこに位置する熱分解性ポロゲンを除去する段階を含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記多孔性誘電体層を形成する段階は、該多孔性誘電体層を高温で加熱して、そこに位置する熱分解性ポロゲンを除去する段階を含むことを特徴とする請求項２に記載の方法。
【請求項１３】
前記ダマシン相互接続は、デュアルダマシン相互接続であり、
前記キャップ層の上に第２のレジストパターンを付加して前記誘電体層をエッチングし、前記第１の相互接続開口部に接続され、かつ相互接続がそこに形成されることになる第２の相互接続開口部を形成する段階、
を更に含むことを特徴とする請求項１に記載の方法。
【請求項１４】
段階（ａ）の前に、前記基板上に下部相互接続を形成する段階及び該下部相互接続上にエッチング停止層を形成する段階を更に含むことを特徴とする請求項１に記載の方法。
【請求項１５】
請求項１に記載の方法に従って構成されたダマシン相互接続を有する集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、集積回路に向けたシングル及びデュアルダマシン相互接続に関し、より具体的には、少孔性低ｋ副層を設けることによって硬化された多孔性低ｋ層を有するシングル又はデュアルダマシン相互接続に関する。
【背景技術】
【０００２】
半導体素子における集積回路の製造は、金属配線を収容する一連の層の形成を伴う。デバイス性能を劣化させる可能性がある金属配線間のクロストークを防止するために、デバイス内で水平及び垂直の接続を形成する金属相互接続及びビアは、絶縁層又はレベル間誘電体層（ＩＬＤ）によって分離される。相互接続構造を形成する一般的な方法は、最先端の高性能集積回路において必要とされる多重レベル高密度金属相互接続を作り出すのと同じ段階においてビア及びトレンチを金属で充填するデュアルダマシン処理である。最も多くの場合に用いられる手法は、ビアを誘電体層内に形成し、次にトレンチをビアの上方に形成するビアファースト処理である。デュアルダマシン処理における最近の成果は、アルミニウムから銅に転換することで金属相互接続の抵抗率を低下させたこと、改善されたリソグラフィ材料及び処理を用いてビア及びトレンチのサイズを縮小し、速度及び性能を改善したこと、並びにいわゆる低ｋ材料を用いることによって絶縁体又はＩＬＤの誘電率（ｋ）を低減し、金属相互接続の間の容量結合を回避したことを含む。「低ｋ」材料という表現は、約３．９よりも低い誘電率を有する材料を特徴付けるものとなっている。利用されている１つの部類の低ｋ材料は、ＩＬＤとしての使用が確実に可能と考えられる典型的に約２．０から約３．８の誘電率を有する有機低ｋ材料である。
【０００３】
しかし、低ｋ材料の多くは、半導体素子を製作するために採用される他の材料と適合しない特性を有し、又は半導体素子を製作するために採用される処理と適合しない。例えば、低誘電率材料で形成された層への隣接層による接着は、多くの場合に不完全であり、その結果剥離が生じる。その上、低誘電率材料で形成された層は、多くの場合に「化学機械研磨（ＣＭＰ）」処理による侵食、並びにＣＭＰスラリー状化学薬品の吸着を通じて構造的に阻害される。多くの場合にエッチング処理は、低誘電率を有する材料で形成された層においてマイクロトレンチ及び粗面を作り出し、これは、その後のフォトリソグラフィ処理に対して、多くの場合に不適切である。その結果、これらの材料は、ダマシン加工処理の中に組み込むのに問題がある。これらの問題の一部を解決するために、一般的にＳｉＯ2のような材料で形成されたキャップ又はキャップ層が採用され、ＣＭＰ処理中の低誘電率材料が保護される。キャップ層はまた、ビア及びトレンチをエッチングする時にハードマスクとしての役割を達成する。
【０００４】
残念ながら、キャップ層の形成自体が下に重なる低ｋ材料に損傷を与える可能性がある。一般的に低ｋ材料及びキャップ層は、両方とも化学気相蒸着又はＣＶＤと呼ばれる堆積処理によって形成することができる。従来の熱ＣＶＤ処理は、熱誘発化学反応が起こって望ましい膜が生成される基板表面に反応ガスを供給する。一部の熱ＣＶＤ処理が行われる高温は、基板上にそれまで形成された層を有するデバイス構造を損傷する可能性がある。この問題を解決するために、比較的低い温度で金属及び誘電体膜を堆積させる方法が多くの場合に採用される。そのような方法は、プラズマＣＶＤ（ＰＥＣＶＤ）技術と呼ばれ、「酸化シリコンを堆積させるためのＴＥＯＳを用いるプラズマＣＶＤ処理」という名称の米国特許第５、３６２、５２６号に説明されている。プラズマＣＶＤ技術は、基板表面の近くの反応区域への無線周波数（ＲＦ）エネルギの印加によって反応物又は前駆体ガスの励起及び／又は解離を促進し、それによって非常に反応性の高い化学種のプラズマが作り出される。解離した化学種の高い反応性により、化学反応が発生するのに必要なエネルギが低減し、従って、そのようなＰＥＣＶＤ処理に必要とされる温度が低下する。
【０００５】
最近では、ダマシン処理に多孔性低ｋ材料が採用されている。空間充填された又は多孔性の誘電体は、同じ材料の十分に高密な空隙のないものよりも低い誘電率を有する。そのような多孔性低誘電率材料は、化学気相蒸着（ＣＶＤ）によって堆積させることができ、又は液体溶液内でスピンオンを行い、その後溶剤を除去するために加熱することで硬化させることができる。多孔性低誘電率材料は、３．０又はそれ未満の誘電率を有する点で有利である。そのような多孔性低誘電率材料の例は、例えば、多孔性「ＳｉＬＫ（登録商標）」及び多孔性炭化酸化シリコンを含む。孔隙の形成を引き起こすために、多孔性低誘電率材料にポロゲンを含めることができる。
【０００６】
しかし、多孔性誘電体を利用するのに問題が生じる。これらの材料の望ましい多孔性構造の根本的な性質はまた、これらの材料を脆弱にし、ＣＭＰ処理によって損傷を受け易くする。従って、構造の全体的な誘電率を低減するために多孔性低ｋ材料を含むが、同じくＣＭＰ及び他の処理による機械的損傷に対してそれほど脆弱でないダマシン相互接続構造を提供することが望ましいと考えられる。
【０００７】
【特許文献１】米国特許第５、３６２、５２６号
【発明の開示】
【０００８】
本発明により、ダマシン相互接続を製作する方法を提供する。本方法は、基板上に多孔性誘電体層を形成する段階、及び誘電体層内に少孔性誘電体副層を定めるために多孔性誘電体層の上部部分の中にポロゲン材料を与える段階によって開始される。キャップ層が少孔性誘電体副層上に形成され、第１の相互接続開口部を定めるためにキャップ層の上にレジストパターンが形成される。キャップ層及び誘電体層は、レジストパターンを通じてエッチングされ、第１の相互接続開口部を形成する。レジストパターンが除去され、第１の相互接続開口部を導電材料で充填することによって相互接続が形成される。余分な導電材料を除去するために、相互接続が平坦化される。
【０００９】
本発明の一態様によると、ポロゲン材料の少なくとも一部分は、少孔性誘電体副層から除去される。
【００１０】
本発明の別の態様によると、ポロゲン材料の一部分は、少孔性誘電体副層から熱処理によって除去される。
【００１１】
本発明の別の態様によると、第１の相互接続開口部は、ビアを含む。
【００１２】
本発明の別の態様によると、第１の相互接続開口部は、ビア及びそれに接続したトレンチを含む。
【００１３】
本発明の別の態様によると、平坦化段階は、ＣＭＰによって実施される。
【００１４】
本発明の別の態様によると、ポロゲン材料は、熱処理、プラズマ処理、及びスピンオン処理から成る群から選択される処理によって与えられる。
【００１５】
本発明の別の態様によると、エッチングは、反応性イオンエッチング（ＲＩＥ）によって実施される。
【００１６】
本発明の別の態様によると、多孔性誘電体層を形成する段階は、多孔性誘電体層を高温で加熱して、そこに位置する熱分解性ポロゲンを除去する段階を含む。
【００１７】
本発明の別の態様によると、ダマシン相互接続は、デュアルダマシン相互接続である。
【００１８】
本発明の別の態様によると、多孔性誘電体層を形成する前に、下部相互接続が、基板上に形成され、エッチング停止層が、下部相互接続上に形成される。
【発明を実施するための最良の形態】
【００１９】
本明細書で説明する方法及び構造は、半導体素子構造を製造するための完全な工程を形成しない。工程の残りの部分は当業者には公知であり、従って、本明細書では、本発明を理解するのに必要な処理段階及び構造のみを説明する。
【００２０】
本発明は、高度に集積された回路半導体素子、プロセッサ、マイクロ電気機械（ＭＥＭ）デバイス、光学電子デバイス、及び表示デバイスのようなマイクロ電子デバイスに適用することができる。本発明は、特に、中央演算処理装置（ＣＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、ＣＰＵとＤＳＰの組合せ、特定用途向け集積回路（ＡＳＩＣ）、論理デバイス、及びＳＲＡＭのような高速特性を必要とするデバイスにおいて非常に有用である。
【００２１】
本明細書では、下部相互接続を露出させる開口部をビアと呼び、相互接続を形成することになる領域をトレンチと呼ぶことにする。本明細書では、これより、ビアファーストのデュアルダマシン処理の例を用いて本発明を以下に説明する。しかし、本発明は、他のデュアルダマシン処理、並びにシングルダマシン処理にも同様に適用可能である。
【００２２】
本発明では、多孔性低ｋ材料がＩＬＤ層として採用され、ＣＭＰ処理を受ける時に、上述の問題が発生する可能性がある。下記に詳述するように、これは、ＩＬＤ層が機械的に硬化するように、ポロゲン材料を多孔性ＩＬＤ層の上部又は最上部部分の中に与えるか又は埋め込むことによって達成することができる。これより、本発明の実施形態に従ってデュアルダマシン相互接続を製作する方法を図１から図９を参照して以下に説明する。当然ながら、本発明は、同様にシングルダマシン相互接続構造に対しても適用可能である。
【００２３】
図１に示すように、基板１００を準備する。下部相互接続１１０を含む下部ＩＬＤ層１０５を基板１００上に形成する。基板１００は、例えば、シリコン基板、シリコンオンインシュレータ（ＳＯＩ）基板、ガリウムヒ素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、又はディスプレイ向けのガラス基板とすることができる。様々な能動デバイス及び受動デバイスを基板１００上に形成することができる。下部相互接続１１０は、銅、銅合金、アルミニウム、及びアルミニウム合金のような様々な相互接続材料で形成することができる。下部相互接続１１０は、その低い抵抗値により、好ましくは銅で形成される。また下部相互接続１１０の表面は、好ましくは平坦化される。
【００２４】
図２を参照すると、障壁層又はエッチング停止層１２０、低ｋＩＬＤ層１３０、及びキャップ層１４０が、下部相互接続１１０を形成した基板１００の表面上に順に積み重ねられ、ビアを定めるために、フォトレジストパターン１４５がキャップ層１４０上に形成される。
【００２５】
障壁又はエッチング停止層１２０を形成して、ビアを形成するためのその後のエッチング処理中に下部相互接続１１０の電気特性が損なわれるのを防止する。従って、エッチング停止層１２０は、その上に形成されるＩＬＤ層と比較して高いエッチング選択性を有する材料で形成される。一実施形態では、エッチング停止層１２０は、４から５の誘電率を有するＳｉＣ、ＳｉＮ、又はＳｉＣＮで形成される。エッチング停止層１２０は、ＩＬＤ層全体の誘電率を考慮して可能な限り肉薄であるが、エッチング停止層として正しく機能するのには十分に肉厚である。
【００２６】
ＩＬＤ層１３０は、多孔性誘電体で形成される。一般的に、多孔性誘電体は、３．０又はそれ未満の誘電率（ｋ）値を有する多孔性低ｋ材料を含む。例えば、多孔性誘電体は、誘電率を２．７又はそれ未満、より好ましくは約２．５又はそれ未満、例えば、１．８又は１．９に低下させる孔隙を形成するためにポロゲンを導入した約３．０又はそれ未満のｋ値を有する材料を含むことができる。一般的に、材料内により多くの孔隙が形成される程、誘電体の誘電率ｋは低下することになる。ＩＬＤ層１３０は、例えば、４５ｎｍゲートハーフピッチ技術のための約３００ｎｍの厚みを有することができる。代替的に、多孔性誘電体は、他の厚みを含むことができる。多孔性誘電体は、以下に限定されるものではないが、多孔性メチルシルセスキオキサン（ＭＳＱ）、多孔性無機材料、多孔性ＣＶＤ材料、多孔性有機材料、又はその組合せを含む広範な材料から選択することができる。
【００２７】
多孔性低ｋ材料を形成するのに採用することができる１つの幅広く用いられている手法は、ホスト熱硬化マトリックス内への熱分解性材料（ポロゲン）の組込みを拠り所としている。加熱により、マトリックス材料は架橋し、ポロゲンは、マトリックスからの相分離を受けてナノスケール領域を形成する。その後の加熱は、ポロゲンの分解及びマトリックスからの揮発性副生成物の消散を引き起こす。最適化された処理条件の下では、孔隙サイズが元の相分離形態構造に直接相関する多孔性網状体が生じる。２つの市販のこの種類の材料は、「Ｄｏｗ  Ｃｈｅｍｉｃａｌ」の多孔性「ＳｉＬＫ」及びＩＢＭの「ＤｅｎｄｒｉＧｌａｓｓ」材料である。
【００２８】
「Ｄｅｎｄｒｉｇｌａｓｓ」は、ＭＳＱ、及び様々な量の第２相ポリマー材料、すなわち、孔隙形成剤を含有する化学合成物である。「Ｄｅｎｄｒｉｇｌａｓｓ」は、多孔性膜へと加工することができ、膜に加えられる第２相の材料の量に依存して約１．３と約２．６の間の範囲の誘電率を有する。第２相ポリマー材料又は孔隙形成剤は、分解して揮発させ、第１の硬化処理において膜を硬化させた後にマトリックス材料、すなわち、ＭＳＱから除去することができる通常は長鎖ポリマーである材料である。「Ｄｅｎｄｒｉｇｌａｓｓ」は、スピンコートし、その後約３５０℃よりも低い温度で硬化させることができる。最後に、完全にエッチングした構造体は、第１の温度よりも高い温度又は好ましくは約４００℃から４５０℃よりも高い温度に達するまで、「Ｄｅｎｄｒｉｇｌａｓｓ」から第２相ポリマー材料を除去するのに十分長い期間にわたって加熱され、その結果多孔性低ｋ誘電体膜が生じる。
【００２９】
本発明によると、多孔性ＩＬＤ層１３０の形成の後に、ＩＬＤ層１３０の最上部部分（例えば、図２のＩＬＤ１３０ａ）をポロゲン材料で再充填し、硬度を高める。本発明の一実施形態では、ＩＬＤ層１３０ａの厚みは、４５ｎｍゲートハーフピッチ技術のための約１０〜５０ｎｍの範囲とすることができる。ＩＬＤ層１３０の最上部部分を少孔又は無孔性にすることにより、ＩＬＤ層１３０の機械的強度は実質的に高まる。すなわち、ＩＬＤ層は、その後のキャップ層１４０の形成及びＣＰＭ処理中に損傷を受け難くなる。
【００３０】
最上部ＩＬＤ層１３０ａの中に導入するポロゲン材料は、一般的に、ＩＬＤ層１３０を構成する多孔性低ｋ材料の特定の組成に依存することになる。例えば、導入するポロゲンは、有機ポリマーとすることができる。ポロゲンは、熱処理、プラズマ処理、又はスピンオン処理によって導入することができる。
【００３１】
一例として、かつ本発明に対する制限としてではなく、熱処理を採用する場合には、ＳｉＨ4、Ｓｉ2Ｈ6、及びＴＥＯＳのようなシリコン含有ガスをＩＬＤ層１３０の中に拡散させることができる。堆積したポロゲンは、シリコンベースの副生成物になる。代替的に、Ｃ2Ｈ2及びＣ2Ｈ4のような炭素含有ガスをＩＬＤ層１３０の中に拡散させることができ、この場合、ポロゲンは、炭素又は炭素ベースの材料であることになる。同様に、プラズマ処理を採用する場合には、ＳｉＨ4、Ｓｉ２Ｈ6、及びＴＥＯＳのようなシリコン含有ガス、又はＣＨ4、ＣＨ3ＯＨ、Ｃ2Ｈ6のような炭素含有ガスを用いることができる。スピンオン処理を採用する場合には、溶剤中の有機シリコン材料のようなシリコン含有材料を付加して硬化させることができ、その後バルク部分を除去することができる。代替的に、スピンオン処理は、ポリアリルエチルのような炭素含有材料を用いることができ、これを付加して硬化させた後にバルク部分を除去する。
【００３２】
図２を再度参照すると、最上部ＩＬＤ層１３０ａの形成後、この上方にキャップ層１４０が形成されている。キャップ層１４０は、化学機械研磨（ＣＭＰ）を用いてダマシン相互接続を平坦化する時に、ＩＬＤ層１３０が損傷を受けることを防止する。キャップ層１４０は、ビア及びトレンチを形成するために用いるその後のエッチング段階の間にハードマスクとしての役割も達成する。キャップ層１４０は、ＳｉＯ2、ＳｉＯＦ、ＳｉＯＮ、ＳｉＣＯＨ、ＳｉＣ、ＳｉＮ、又はＳｉＣＮのようなあらゆる適切な材料で形成することができる。例えば、従来の処理では、ＰＥＣＶＤによってＳｉＯ2キャップ層を形成するのに、テトラエトキシシラン（ＴＥＯＳ）のような有機シリコン化合物が用いられる。
【００３３】
ＩＬＤ層１３０（及び層１３０ａ）、並びにキャップ層１４０の形成の後に、フォトレジスト層を堆積させ、それによってビアのフォトレジストパターン１４５を形成することによって処理を続け、その後ビアを定めるフォトマスクを用いて露光及び現像処理を実施する。図３を参照すると、ＩＬＤ層１３０が、フォトレジストパターン１４５をエッチングマスクとして用いてエッチングされ（１４７）、ビア１５０が形成されている。ＩＬＤ層１３０は、例えば、主エッチングガス（例えば、ＣxＦy及びＣxＨyＦz）、不活性ガス（例えば、Ａｒガス）、及び場合によってはＯ2、Ｎ2、及びＣＯxのうちの少なくとも１つの混合物を用いる反応性イオンビームエッチング（ＲＩＥ）処理を用いてエッチングすることができる。ここでは、ＩＬＤ層１３０のみが選択的にエッチングされ、エッチング停止層１２０がエッチングされないようにＲＩＥ条件を調節する。
【００３４】
図４を参照すると、ビアフォトレジストパターン１４５は、剥離剤を用いて除去されている。フォトレジストパターンを除去するのに幅広く用いられているＯ2灰化を用いてフォトレジストパターン１４５を除去する場合には、多くの場合に炭素を含有するＩＬＤ層１３０が、Ｏ2ベースのプラズマによって損傷を受ける可能性がある。従って、フォトレジストパターン１４５は、代わりにＨ2ベースのプラズマを用いて除去することができる。
【００３５】
図５を参照すると、トレンチフォトレジストパターン１８５が形成されており、図６のトレンチ１９０の形成へと続く。キャップ層１４０は、フォトレジストパターン１８５をエッチングマスクとして用いてエッチングされ、その後ＩＬＤ層１３０を所定の深さまでエッチングしてトレンチ１９０を形成する。図７に示す結果として生じる構造は、ビア１５０及びトレンチ１９０を含むデュアルダマシン相互接続領域１９５を定めるものである。
【００３６】
図８を参照すると、ビア１５０内で露出していたエッチング停止層１２０は、下部相互接続１１０が露出するまでエッチングされており、それによってデュアルダマシン相互接続１９５が完成する。エッチング停止層１２０は、下部相互接続１１０が影響を受けず、エッチング停止層１２０のみが選択的に除去されるようにエッチングされる。次に、電気メッキ処理により、銅導電層を形成する。図９を参照すると、デュアルダマシン相互接続領域１９５上にバルク銅層１６５が形成されている。この後、化学機械研磨（ＣＭＰ）によって相互接続の上方の余分な金属を除去し、それによってデュアルダマシン相互接続２１０が形成される。
【００３７】
最上部ＩＬＤ層１３０ａを満たすポロゲンは、最終構造体内に留めることができる。代替的に、ＣＭＰ処理の後に、いずれか適切な技術によってポロゲンを除去することもできる。例えば、ポロゲンが熱分解性材料である場合には、ポロゲンが分解し、揮発性副生成物が構造体から消散するようにポロゲンを加熱することができる。
【００３８】
本明細書において様々な実施形態を具体的に例示して説明したが、本発明の修正及び変形が上述の教示によって含まれ、本発明の思想及び目標とする範囲から逸脱することなく特許請求の範囲内であることは認められるであろう。例えば、図１から図９を参照して説明したビアファーストデュアルダマシン処理は、トレンチファーストデュアルダマシン処理に適用することができることを当業者は認識するであろう。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図２】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図３】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図４】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図５】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図６】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図７】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図８】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【図９】本発明の一実施形態に従って構成されたデュアルダマシン構造の形成を示す断面図である。
【符号の説明】
【００４０】
１３０ａ  最上部ＩＬＤ層
１６５  バルク銅層
２１０  デュアルダマシン相互接続
【図１】
2009532866.tif 000003
【図２】
2009532866.tif 000004
【図３】
2009532866.tif 000005
【図４】
2009532866.tif 000006
【図５】
2009532866.tif 000007
【図６】
2009532866.tif 000008
【図７】
2009532866.tif 000009
【図８】
2009532866.tif 000010
【図９】
2009532866.tif 000011
【国際調査報告】
2009532866.tif 000012