(57)【要約】  電気スイッチングデバイス（３０）が開示される。このデバイスは、ダイヤモンド基板（２４）、基板に接触し、基板内に延在する導電性エミッタ（３２）を有するカソード（３４）、及び基板に接触し、カソードから隔てられた上部電極（３６）を有する。
2009540591.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのダイヤモンド層を含む基板；
前記基板に接触した少なくとも１つの第１電極であり、前記基板内に延在した少なくとも１つの導電性突起部を含む第１電極；及び
前記基板に接触し、前記第１電極から空間的に隔てられた少なくとも１つの第２電極；
を有する電気デバイス。
【請求項２】
前記基板は、少なくとも前記少なくとも１つの突起部の末端部に隣接して、第１の不純物を含有するダイヤモンド材料を有し、前記第１の不純物は、前記末端部に隣接する前記ダイヤモンド材料の電気特性を変化させるように適合されている、請求項１に記載のデバイス。
【請求項３】
前記第１の不純物は、前記ダイヤモンド材料にｎ型の電気特性を与えるように適合されている、請求項２に記載のデバイス。
【請求項４】
前記基板は、前記少なくとも１つの第２電極に隣接して、第２の不純物を含有するダイヤモンド材料を有し、前記第２の不純物は、前記第２電極に隣接する前記ダイヤモンド材料の電気特性を変化させるように適合されている、請求項１乃至３の何れか一項に記載のデバイス。
【請求項５】
前記第２の不純物は、前記ダイヤモンド材料にｐ型の電気特性を与えるように適合されている、請求項４に記載のデバイス。
【請求項６】
前記基板内に配置され、前記第１電極及び前記第２電極から空間的に隔てられた少なくとも１つの第３電極、を更に有する請求項１乃至５の何れか一項に記載のデバイス。
【請求項７】
前記少なくとも１つの第３電極は、前記少なくとも１つの突起部にそれぞれ隣接する少なくとも１つの隙間を定める、請求項６に記載のデバイス。
【請求項８】
前記少なくとも１つの第３電極は、真性ダイヤモンド材料の層内に配置されている、請求項６又は７に記載のデバイス。
【請求項９】
前記少なくとも１つの第３電極は非ダイヤモンド状炭素を含む、請求項６乃至８の何れか一項に記載のデバイス。
【請求項１０】
前記少なくとも１つの第３電極は、不純物を含有するダイヤモンド材料を含み、該不純物は該ダイヤモンド材料の導電率を増大させるように適合されている、請求項６乃至９の何れか一項に記載のデバイス。
【請求項１１】
複数の分離された前記第２電極を含む、請求項１乃至１０の何れか一項に記載のデバイス。
【請求項１２】
少なくとも１つのダイヤモンド材料の層を含む基板を変化させる方法であって：
少なくとも前記基板の所定のダイヤモンド材料領域上に、少なくとも１つの触媒材料を堆積する工程；
前記触媒材料の少なくとも一部に接触した前記ダイヤモンド材料の少なくとも一部を、非ダイヤモンド状炭素に変化させる工程；及び
前記触媒材料の少なくとも一部を前記基板内に侵入させる工程；
を有する方法。
【請求項１３】
前記所定のダイヤモンド材料領域上の前記触媒材料に、分離された複数の触媒材料領域を形成させる工程、を更に有する請求項１２に記載の方法。
【請求項１４】
前記触媒材料に前記分離された複数の触媒材料領域を形成させる工程は、少なくとも１つの還元成分を含有する少なくとも１つのプラズマ放電の存在下で前記材料を加熱することを有する、請求項１３に記載の方法。
【請求項１５】
前記触媒材料の少なくとも一部に接触した前記ダイヤモンド材料の少なくとも一部が、加熱によって非ダイヤモンド状炭素に変化させられる、請求項１２乃至１４の何れか一項に記載の方法。
【請求項１６】
前記触媒材料を堆積する工程に先立って、前記基板の表面の少なくとも一部を、前記触媒材料の前記基板との反応性を低減するように変化させる工程、を更に有する請求項１２乃至１５の何れか一項に記載の方法。
【請求項１７】
前記基板の表面のダイヤモンド材料に、少なくとも１つの非ダイヤモンド状炭素損傷領域を形成する工程、を更に有する請求項１２乃至１６の何れか一項に記載の方法。
【請求項１８】
前記少なくとも１つの触媒材料はリソグラフィプロセスによってパターニングされる、請求項１２乃至１７の何れか一項に記載の方法。
【請求項１９】
前記触媒材料の少なくとも一部は、直流バイアスされた磁界及び／又は電界の存在下で前記基板を加熱することによって、前記基板内に侵入させられる、請求項１２乃至１８の何れか一項に記載の方法。
【請求項２０】
前記触媒材料の少なくとも一部は少なくとも１つのプラズマ放電によって前記基板内に侵入させられる、請求項１９に記載の方法。
【請求項２１】
少なくとも１つのプラズマ放電によって非ダイヤモンド状炭素を除去する工程、を更に有する請求項１２乃至２０の何れか一項に記載の方法。
【請求項２２】
前記少なくとも１つのプラズマ放電を変調する工程、を更に有する請求項２０又は２１に記載の方法。
【請求項２３】
電気デバイスを製造する方法であって：
請求項１２乃至２２の何れか一項に記載の方法によって基板内に少なくとも１つの孔部を形成する工程；
前記少なくとも１つの孔部を導電材料で充填する工程；
前記基板と充填された前記孔部とに接触する少なくとも１つの第１電極を形成する工程；及び
前記基板に接触し且つ前記第１電極から空間的に隔てられた少なくとも１つの第２電極を形成する工程；
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気スイッチング・増幅デバイスに関し、他を排するものではないが、特に、大電力用途で使用される電気スイッチングデバイスに関する。本発明はまた、ダイヤモンド基板に触媒材料を埋め込む方法に関する。
【背景技術】
【０００２】
当業者に周知のように、シリコンは、大電力で非常に厳しい環境におけるスイッチング及び増幅用のベース電子材料として使用されるとき、限界を有する。例えば、シリコンは、許容可能なレベルのオン状態損失及び使用可能なスイッチング速度に基づくと、約８ｋＶという逆降伏電圧を有することが知られている。これが意味することは、最終用途において大きい電圧及び／又は電流レベルを達成するには、複数の個別デバイスを直列又は並列に組み合わせて使用する必要があり、故に、複数のデバイス間の負荷を均衡させることを確保するためにその他の電子部品を必要とし、複雑となり得るということである。
【０００３】
ダイヤモンドは、その他の如何なる電子材料より一般的に有意に良好な熱特性、誘電特性、及びキャリア移動度特性により、この問題に対する潜在的な解決策を提供する。故に、ダイヤモンドから成るデバイスは、用途を実現させるために必要な個別デバイスの数を削減することによって、複雑さを有意に低減する可能性を提供する。
【０００４】
大抵の半導体デバイスにおいて、電子的な機能は、結晶構造内にドーパントとしても知られる外的要素を選択的に導入することでベース材料の電子的特性を変化させることによって達成される。ダイヤモンドの場合、ドーパントの選択は、結晶格子の大きさが比較的小さいことによって制約される。結果として、ダイヤモンド結晶構造に与える乱れが最も小さい２つのドーパントは、ボロン（ｐ型）及び窒素（ｎ型）である。ボロンがドープされたダイヤモンドは、満足のいく程度に実効的なｐ型半導体となるが、効果的なｎ型ドーパントは未だ発見されていない。問題となるのは、双方のドーパント種がそれぞれ０．７ｅＶ及び４．５ｅＶという活性化エネルギーを有する深いドナーであり、実効的なデバイス動作を実現するためには、加熱して電荷キャリアの放出を支援することが必要となることである。
【０００５】
しかしながら、加熱プロセスはまた、キャリア移動度の値及び電界降伏強度の低下をもたらし、故に、ダイヤモンドを大電力スイッチの製造にとって理想的なものにする主要な特性のうちの２つを損ねることになる。従って、このようにして製造されるデバイスは、電子材料としてのダイヤモンドの本来の物理特性を活用することができない。
【０００６】
既存のデバイスは常に、オフ状態で阻止し得る電圧とオン状態で通し得る電流とのトレードオフを有する。さらに、非ダイヤモンド材料で最大の電圧及び電力定格を達成するためには、通常、デバイスにバイポーラ構造を必要とする。デバイスのスイッチング電圧を増大させるために接合の大きさを物理的に増大させると、デバイスをターンオフさせるために中性化されなければならない電荷量も増加し、デバイスのスイッチング周波数を低下させることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の好適実施形態は、ダイヤモンドの材料としての完全な潜在能力がパワーデバイスに活用されることを可能にするユニポーラ構造を用いることによって、従来技術の上述の欠点を解決しようとするものである。
【課題を解決するための手段】
【０００８】
本発明は、ダイヤモンドに関する多数の既知の現象を活用する。とりわけ、弾道電子は数百μｍの真性ダイヤモンドを非常に低い損失で進行することができ、ドープトダイヤモンドは単種（mono-species）のプラズマから構築された空間電荷を制御するために使用されることができ、また、電子は、ダイヤモンド基板内に埋め込まれた鋭い導電性侵入物からダイヤモンド内に直接的に放出されることができる。本発明は、故に、好適な直流バイアスの存在下でのみ導通するようにダイヤモンド内に埋め込まれた人工電子放出構造を用い、且つ材料中の導通を可能にするようにダイヤモンドの電子輸送特性を用いようとするものである。
【０００９】
本発明の一態様に従って電気デバイスが提供される。当該電気デバイスは：
少なくとも１つのダイヤモンド層を含む基板；
基板に接触した少なくとも１つの第１電極であり、基板内に延在した少なくとも１つの導電性突起部を含む第１電極；及び
基板に接触し、第１電極から空間的に隔てられた少なくとも１つの第２電極；
を有する。
【００１０】
これは、導電性突起部の好適な構築によって、ダイヤモンド材料内で場の強められた電子放出が起こるという利点をもたらす。これは、従って、デバイスが、ダイヤモンドを含む従来の電気デバイスより低い温度で動作すること、及び好ましいオン状態での導電性とオフ状態での電流阻止特性とを有することを可能にする。
【００１１】
基板は、少なくとも前記少なくとも１つの突起部の末端部に隣接して、第１の不純物を含有するダイヤモンド材料を有してもよく、第１の不純物は、前記末端部に隣接するダイヤモンド材料の電気特性を変化させるように適合されてもよい。
【００１２】
これは、導電性突起部とダイヤモンド層との間の電位障壁を低減し、それにより、デバイスを動作させるために必要な電位を低減するという利点をもたらす。
【００１３】
第１の不純物は、材料にｎ型の電気特性を与えるように適合されてもよい。
【００１４】
これは、デバイスのオン状態においてデバイスの導電率を高める自由電子を導入するという利点をもたらす。
【００１５】
基板は、前記少なくとも１つの第２電極に隣接して、第２の不純物を含有するダイヤモンド材料を有してもよく、第２の不純物は、第２電極に隣接するダイヤモンド材料の電気特性を変化させるように適合されてもよい。
【００１６】
これは、デバイスのオン状態での電流の大きさを制限することになる基板材料内に構築される空間電荷に関して、その発生を抑制することが可能になるという利点をもたらす。
【００１７】
第２の不純物は、ダイヤモンド材料にｐ型の電気特性を与えるように適合されてもよい。
【００１８】
当該デバイスは更に、基板内に配置され且つ第１電極及び第２電極から空間的に隔てられた少なくとも１つの第３電極を有してもよい。
【００１９】
これは、突起部付近の電界、ひいてはオン状態での電流を、第３電極への好適な電圧バイアスによって制御することを可能にするという利点をもたらす。
【００２０】
前記少なくとも１つの第３電極は、前記少なくとも１つの突起部にそれぞれ隣接する少なくとも１つの隙間（アパーチャ）を画成してもよい。
【００２１】
これは、突起部付近の電界の更なる制御を可能にするという利点をもたらす。
【００２２】
前記少なくとも１つの第３電極は、真性ダイヤモンド材料の層内に配置されてもよい。
【００２３】
これは、第３電極から第１電極又は第２電極へのリーク電流を抑制し、それによってデバイス性能を向上させるという利点をもたらす。
【００２４】
前記少なくとも１つの第３電極は、ダイヤモンド材料の選択的な領域のイオン注入技術を用いた変質化によって形成された非ダイヤモンド状炭素を含んでいてもよい。
【００２５】
これは、埋込金属層の要求を最小化することによってデバイスの製造を簡略化するという利点をもたらす。
【００２６】
前記少なくとも１つの第３電極は、不純物を含有するダイヤモンド材料を含んでいてもよく、該不純物はダイヤモンド材料の導電率を増大させるように適合されてもよい。
【００２７】
これは、半導体ダイヤモンドの高移動度特性を活用することによって、ダイヤモンドをグラファイト化する必要性を排除するという利点をもたらす。これはイオン注入ではなくホモエピタキシャル成長されてもよい。
【００２８】
当該デバイスは、複数の分離された第２電極を含んでもよい。
【００２９】
これは、第３電極への好適なバイアス電圧信号の適用によって複数の第２電極間の電流を制御することができ、その結果、増幅が実現されるようなデバイスを構築することを可能にするという利点をもたらす。
【００３０】
本発明の他の一態様に従って、少なくとも１つのダイヤモンド材料の層を含む基板を変化させる方法が提供される。当該方法は：
少なくとも基板の所定のダイヤモンド材料領域上に、少なくとも１つの触媒材料を堆積する工程；
触媒材料の少なくとも一部に接触したダイヤモンド材料の少なくとも一部を、非ダイヤモンド状炭素に変化させる工程；及び
触媒材料の少なくとも一部を基板内に侵入させる工程；
を有する。
【００３１】
これは、基板内に小さい直径の長い孔群を作り出すことを可能にするという利点をもたらす。これは、従って、高アスペクト比の導電性突起部を有する電気デバイスを製造すること、ひいては、高性能デバイスを製造することを可能にする。
【００３２】
当該方法は更に、所定のダイヤモンド材料領域上の触媒材料に、分離された複数の触媒材料領域を形成させる工程を有してもよい。
【００３３】
これは、基板上で触媒材料を高度に局在化させてパターニングすることを可能にするという利点をもたらす。
【００３４】
触媒材料に分離された複数の触媒材料領域を形成させる工程は、少なくとも１つの還元成分を含有する少なくとも１つのプラズマ放電の存在下で材料を加熱することを有してもよい。
【００３５】
触媒材料の少なくとも一部に接触したダイヤモンド材料の少なくとも一部は、加熱によって非ダイヤモンド状炭素に変化させられてもよい。
【００３６】
当該方法は更に、触媒材料を堆積する工程に先立って、基板の表面の少なくとも一部を、触媒材料の基板との反応性を低減するように変化させる工程を有してもよい。
【００３７】
これは、触媒材料の基板との反応を制御し、製造プロセスを改善することを可能にするという利点をもたらす。
【００３８】
当該方法は更に、基板の表面のダイヤモンド材料に、少なくとも１つの非ダイヤモンド状炭素損傷領域を形成する工程を有してもよい。
【００３９】
これは、触媒材料の基板との反応を局在化させることの助けとなり、故に、製造プロセスの精度を高めるという利点をもたらす。
【００４０】
前記少なくとも１つの触媒材料はリソグラフィプロセスによってパターニングされてもよい。
【００４１】
触媒材料の少なくとも一部は、ダイヤモンドの非ダイヤモンドへの触媒分解を開始させるのに十分な温度まで基板を加熱し、且つ均一にバイアスされた好適な磁界及び／又は電界を印加することによって、基板内に侵入させられてもよい。
【００４２】
これは、触媒材料及び外部からの電界及び／又は磁界の相互作用を介して触媒材料方向への移動を与え、触媒作用を確実にするという利点をもたらす。
【００４３】
触媒材料の少なくとも一部は少なくとも１つのプラズマ放電によって基板内に侵入させられてもよい。
【００４４】
これは、触媒材料に電荷を与え、プラズマ放電に好適な直流バイアスを印加することによって、外部からの電界及び／又は磁界との相互作用が触媒材料を基板に侵入するように導くことを確実にするという利点をもたらす。
【００４５】
当該方法は更に、触媒材料に電荷を与えるために必要に応じてベースプラズマとして使用され得る、非ダイヤモンド状炭素と優先的に反応することが知られた気体種を用いることにより、少なくとも１つのプラズマ放電によって非ダイヤモンド状炭素を除去する工程を有してもよい。
【００４６】
これは、製造工程数を削減するという利点をもたらす。
【００４７】
当該方法は更に、例えば無線周波数電源又はマイクロ波周波数電源などの交流源を用いて、前記少なくとも１つのプラズマ放電を変調する工程を有してもよい。
【００４８】
これは、ダイヤモンド材料へのイオン衝撃ダメージを低減するが、非ダイヤモンド状炭素の反応除去を促進させることになるという利点をもたらす。
【００４９】
本発明の更なる一態様に従って、電気デバイスを製造する方法が提供される。当該方法は：
上述の方法によって基板内に少なくとも１つの孔部を形成する工程；
基板に接触する少なくとも１つの第１電極を形成する工程；及び
基板に接触し且つ第１電極から空間的に隔てられた少なくとも１つの第２電極を形成する工程；
を有する。
【発明を実施するための最良の形態】
【００５０】
添付の図面を参照して、単に例として、非限定的に、本発明の好適実施形態を説明する。
【００５１】
図１Ａを参照するに、ダイヤモンド基板２は高い平坦度で研磨され、基板２上に酸化された、水素化された、ハロゲン化された、あるいは水酸基の支持表面を形成するよう、当業者によく知られた技術を用いて処理され得る。このプロセスは高周波グロー放電（図示せず）を含み得る。そして、例えば鉄、コバルト、ニッケル又は白金などの触媒金属８が、蒸着又はスパッタリングプロセスによって２ｎｍから５０ｎｍの厚さで、基板２の処理された表面上の均一層として堆積される。その後、触媒金属８上に好適材料のマスク３が堆積される。図１Ｂを参照するに、マスク３はリソグラフィプロセスを用いて選択的に除去され、所望パターン３１が残されるとともに触媒金属８のその他の領域が露出される。
【００５２】
そして、マスク３によって覆われていない触媒金属８が化学的エッチングプロセスによって除去され、図１Ｃに示すような分離された触媒金属領域８１が得られる。
【００５３】
代替的に、図１Ａ乃至１Ｃに示した工程は、分離領域８１を実現するための触媒金属８の堆積に先立って、マスク３が基板２上に直接的に堆積され且つ所望パターン３１を得るためにリソグラフィ処理されるように、逆にされてもよい。
【００５４】
そして、残存していたマスク３１が図１Ｄに示すように除去され、被覆された基板２が、図１Ｅに示すように電極４と５との間に形成された、１−１０ｍｂａｒの圧力で例えばアンモニア等の水素リッチガスを含む、交流変調されたプラズマ放電１２の存在下で、あるいは真空環境内で、５００℃以上でアニールされる。それにより、触媒金属の分離領域８１は、図１Ｆに示すように、高度に局在化された小球又は回転楕円体８２を形成する。
【００５５】
図１Ｇを参照するに、アニール工程が終了すると、基板２は６００℃以上の温度まで加熱され、同時に、電極４１が基板２の反対側の面に配置された電極５１に対して正バイアスされるように与えられる直流電源７によって、４００Ｖ以上のバイアス電圧による均一電界が印加される。これらの条件下において、触媒粒子８２により、該粒子８２に接触した基板２のダイヤモンドは、例えば黒鉛（グラファイト）又は非晶質炭素などの非ダイヤモンド状炭素で覆われる。
【００５６】
例えばアンモニア等の水素リッチガスの雰囲気を１−１０ｍｂａｒの圧力で導入することにより、電極４１と基板２との間にプラズマ放電１３が形成される。プラズマ放電１３は触媒粒子８２に、その小さい大きさによる電荷を得させ、直流電源７のバイアス電圧は触媒粒子８２を、電極５１に向かう電界の方向へ、すなわち、一続きの非ダイヤモンド状炭素を残すように基板２内へ移動させる。電極４１と５１との間のプラズマ放電での電圧降下が４００Ｖを超えないことを確保することにより、一続きの非ダイヤモンド状炭素（図示せず）は電界方向に従って方向付けられた円柱状となる。この作用の有効性は、当業者に既知の、非ダイヤモンド状炭素と優先的に反応する更なるガスを放電１３に導入することによって更に高められ、それにより、触媒粒子８２の作用によって生成された非ダイヤモンド状炭素がエッチングされ、小さい直径の孔群２０が作り出される。放電１３を変調するために無線周波数電源２２を導入してもよく、それにより、放電１３によってグラファイトを除去するように触媒粒子８２上のグラファイトをエッチングするプロセスが更に促進される。所望深さの孔群２０が作り出されると基板２は冷却され、その結果、粒子８２の触媒作用は消滅し、図１Ｈに示すような変形基板２４が形成される。
【００５７】
そして、変形基板２４は、孔群２０の底部から触媒粒子８２を除去するように好適な酸で洗浄され、必要に応じて、残存する如何なる非晶質炭素又はグラファイト化炭素をも除去するように例えば溶解硝酸ナトリウム等の化合物で更に処理される。そして、図１Ｉに示すように、基板２４のエッチングされていない面にダイヤモンドの更なる層１４が成長され、所望の電気特性及び／又は機械特性が達成され得る。
【００５８】
次に図２を参照するに、図１Ｉに示したような真性あるいは窒素ドープされた基板２４を用いて、ダイオード型の電気スイッチングデバイス３０が形成されている。基板２４の孔群２０は、好適な導電性金属で充填され、主陰極３４と接触した金属微小エミッタ構造３２が形成されている。代替的に、金属／ダイヤモンド界面をオーミック性にするため、あるいは、特に孔群２０の近傍において金属とダイヤモンドとの間の仕事関数を低減するため、孔群２０内に２つ以上の金属を段階的に堆積してもよい。これらの金属の堆積に先立って、金属３２と基板２４との間の電位障壁を更に低減することの助けとなるよう、孔群２０及び基板２４を酸素及び／又は水素の高周波放電（図示せず）内で前処理してもよい。ダイヤモンド基板２４の反対側の平坦面に、更なる平面電極３６が配置されている。平面電極３６は、真性の、あるいはボロン又は層内に電子アクセプタサイトを導入するような他のドーパントで低濃度にドープされた、ホモエピタキシャルダイヤモンドの層１４によって、エミッタ３２の端部から絶縁されている。上部電極３６の電位が下部電極３４の電位より高くなり、且つエミッタ３２の端部での局所電界がダイヤモンド層２４及び１４への電子放出を引き起こすのに十分な大きさとなるように、電極３４と３６との間に電圧を印加するとき、電極３４と３６との間で電気導通を発生させることができる。これに対し、下部電極３４の電位が上部電極３６の電位より高くなるように電源３８のバイアスが反転される場合、電子の放出は有意に減少される。何故なら、平面状の電子放出電極３６の表面の曲率は、エミッタ３２の末端部における曲率より有意に小さいからである。
【００５９】
図３Ａは、本発明の第２実施形態に係るデバイス１３０を示している。図３Ａにおいて、図２の実施形態と共通する部分は、１００だけ増加させた同様の参照符号で示している。図２に示したダイオードデバイス３０の順バイアス特性及び逆バイアス特性は、主に、絶縁層１４の厚さによって決定される。電子放出を維持するために必要とされる電界の大きさの結果として、図２のデバイスを横切って大きい電圧降下が発生するため、整流器としてのデバイス性能が制約されてしまう。しかしながら、図３Ａに示す実施形態はこの問題を、ゲート電極１４０とエミッタ１３２との間に形成される電界によって基板１２４への電子注入を制御することによって軽減する。ゲート電極１４０は、図１Ｉに示した段階にて、先ずベース基板１２４上に付加的な真性ダイヤモンドの中間層１２６を成長させ、それにマスキングしたイオン注入プロセスを適用し、それにより、高エネルギーイオンビームを用いてダイヤモンドの表面下の層を処理してダイヤモンド内に導電層を作り出し、その後、更なるダイヤモンド層１１４の成長を行うことによって製造される。この導電層は、各エミッタ１３２の先端部付近に概して均一な円形電界を生成するよう、図３Ｂに示すように各エミッタ１３２の先端部を中心とした隙間（アパーチャ）１２７を有するようにパターニングされている。上部電極１３６と下部電極１３４との間の電流は、ゲート電極１４０とエミッタ１３２との間の印加電圧にほぼ比例することになる。
【００６０】
図４は、本発明の第３実施形態に係るデバイス２３０を示している。図４において、図３Ａ及び３Ｂの実施形態と共通する部分は、１００だけ増加させた同様の参照符号で示している。図１Ｉに示した段階にて、第２実施形態にて説明した処理されたダイヤモンド層２２６の頂部に、高濃度に窒素ドープされた、あるいは他の方法でｎ型にドープされたダイヤモンドの更なる層２４６が成長あるいはイオン注入される。そして、このｎ型層２４６の頂部に、真性あるいはｐ型のダイヤモンドの最後の層２１４が成長される。ｎ型層２４６の目的は、エミッタ２３２の先端部によって形成される点源からの電子放出を拡散させることであり、その結果、利用可能なバルクダイヤモンドが一層良好に利用される。ｎ型層２４６はまた、デバイスが逆バイアスされるときに、エミッタの先端２３２及びゲート２４０を覆い隠す助けとなる。
【００６１】
図５は、本発明の第４実施形態に係るデバイス３３０を示している。図５において、図４の実施形態と共通する部分は、１００だけ増加させた同様の参照符号で示している。図４の上部電極２３６が２つの別個の金属電極３５０、３５２で置き換えられ、必要に応じて、電極３５０、３５２とそれらの間の隙間を部分的あるいは完全に覆うように、更なる絶縁層３５４が基板３２４上に成長あるいは堆積される。電極３５０と３５２との間のみに電圧が印加される場合、電流は発生しない。しかしながら、更なるダイヤモンド層３１４内に電子が放出されるようにゲート電極３４０及びエミッタ３３２に別のバイアスが印加される場合、エミッタ３３２から放出された電子により生成されるキャリアの利用可能性によって、電極３５０と３５２との間での導通が可能になる。これら電極間の電流は、ダイヤモンド層３１４に注入された電子の数によって決定され、それはゲート電極３４０と下部電極３３４との間に印加されたバイアスにほぼ比例する。
【００６２】
図６は、本発明の第３及び第４の実施形態の特徴を組み入れた本発明の更なる一実施形態を示している。図６において、図４及び５の実施形態と共通する部分は、１００だけ増加させた同様の参照符号で示している。デバイス４３０は、図４の構成と同様のｎ型層３４６及びｐ型層４１４を含んでいる。ｎ型層３４６の存在は、ダイヤモンド層４１４への電子注入の概して均一な密度を維持する助けとなるとともに、エミッタ電極４３２及びゲート電極４４０へのリーク電流を阻止する。
【００６３】
当業者に認識されるように、上述の実施形態は、限定的なものではなく、単なる例として説明されたものであり、添付の請求項により定められる本発明の範囲を逸脱することなく、様々な改変及び改良が為され得るものである。例えば、本発明に係る基板２４は、例えば、微細格子フィルタ又は光導波路など、スイッチング電気デバイスの基礎以外の目的で用いられてもよい。
【図面の簡単な説明】
【００６４】
【図１Ａ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｂ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｃ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｄ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｅ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｆ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｇ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｈ】本発明を具現化する製造方法の一工程を示す図である。
【図１Ｉ】本発明を具現化する製造方法の一工程を示す図である。
【図２】本発明の第１実施形態に係る電気スイッチングデバイスを概略的に示す断面図である。
【図３Ａ】本発明の第２実施形態に係るデバイスの、図２に対応した概略図である。
【図３Ｂ】図３Ａのデバイスの制御電極を示す平面図である。
【図４】本発明の第３実施形態に係るデバイスの、図２に対応した概略図である。
【図５】本発明の第４実施形態に係るデバイスの、図２に対応した概略図である。
【図６】第３実施形態及び第４実施形態の特徴を組み入れた本発明の第５実施形態に係るデバイスの、図２に対応した概略図である。
【図１Ａ】
2009540591.tif 000003
【図１Ｂ】
2009540591.tif 000004
【図１Ｃ】
2009540591.tif 000005
【図１Ｄ】
2009540591.tif 000006
【図１Ｅ】
2009540591.tif 000007
【図１Ｆ】
2009540591.tif 000008
【図１Ｇ】
2009540591.tif 000009
【図１Ｈ】
2009540591.tif 000010
【図１Ｉ】
2009540591.tif 000011
【図２】
2009540591.tif 000012
【図３Ａ】
2009540591.tif 000013
【図３Ｂ】
2009540591.tif 000014
【図４】
2009540591.tif 000015
【図５】
2009540591.tif 000016
【図６】
2009540591.tif 000017
【手続補正書】
【提出日】平成20年12月16日(2008.12.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つのダイヤモンド材料の層を含む基板を変化させる方法であって：
少なくとも前記基板の所定のダイヤモンド材料領域上に、少なくとも１つの触媒材料を堆積する工程；
前記触媒材料の少なくとも一部に接触した前記ダイヤモンド材料の少なくとも一部を、非ダイヤモンド状炭素に変化させる工程；及び
前記触媒材料の少なくとも一部を前記基板内に侵入させる工程；
を有する方法。
【請求項２】
前記所定のダイヤモンド材料領域上の前記触媒材料に、分離された複数の触媒材料領域を形成させる工程、を更に有する請求項１に記載の方法。
【請求項３】
前記触媒材料に前記分離された複数の触媒材料領域を形成させる工程は、少なくとも１つの還元成分を含有する少なくとも１つのプラズマ放電の存在下で前記材料を加熱することを有する、請求項２に記載の方法。
【請求項４】
前記触媒材料の少なくとも一部に接触した前記ダイヤモンド材料の少なくとも一部が、加熱によって非ダイヤモンド状炭素に変化させられる、請求項１乃至３の何れか一項に記載の方法。
【請求項５】
前記触媒材料を堆積する工程に先立って、前記基板の表面の少なくとも一部を、前記触媒材料の前記基板との反応性を低減するように変化させる工程、を更に有する請求項１乃至４の何れか一項に記載の方法。
【請求項６】
前記基板の表面のダイヤモンド材料に、少なくとも１つの非ダイヤモンド状炭素損傷領域を形成する工程、を更に有する請求項１乃至５の何れか一項に記載の方法。
【請求項７】
前記少なくとも１つの触媒材料はリソグラフィプロセスによってパターニングされる、請求項１乃至６の何れか一項に記載の方法。
【請求項８】
前記触媒材料の少なくとも一部は、直流バイアスされた磁界及び／又は電界の存在下で前記基板を加熱することによって、前記基板内に侵入させられる、請求項１乃至７の何れか一項に記載の方法。
【請求項９】
前記触媒材料の少なくとも一部は少なくとも１つのプラズマ放電によって前記基板内に侵入させられる、請求項８に記載の方法。
【請求項１０】
少なくとも１つのプラズマ放電によって非ダイヤモンド状炭素を除去する工程、を更に有する請求項１乃至９の何れか一項に記載の方法。
【請求項１１】
前記少なくとも１つのプラズマ放電を変調する工程、を更に有する請求項９又は１０に記載の方法。
【請求項１２】
電気デバイスを製造する方法であって：
請求項１乃至１１の何れか一項に記載の方法によって基板内に少なくとも１つの孔部を形成する工程；
前記少なくとも１つの孔部を導電材料で充填する工程；
前記基板と充填された前記孔部とに接触する少なくとも１つの第１電極を形成する工程；及び
前記基板に接触し且つ前記第１電極から空間的に隔てられた少なくとも１つの第２電極を形成する工程；
を有する方法。
【請求項１３】
少なくとも１つのダイヤモンド層を含む基板；
前記基板に接触した少なくとも１つの第１電極であり、前記基板内に延在した少なくとも１つの導電性突起部を含む第１電極；及び
前記基板に接触し、前記第１電極から空間的に隔てられた少なくとも１つの第２電極；
を有する電気デバイス。
【請求項１４】
前記基板は、少なくとも前記少なくとも１つの突起部の末端部に隣接して、第１の不純物を含有するダイヤモンド材料を有し、前記第１の不純物は、前記末端部に隣接する前記ダイヤモンド材料の電気特性を変化させるように適合されている、請求項１３に記載のデバイス。
【請求項１５】
前記第１の不純物は、前記ダイヤモンド材料にｎ型の電気特性を与えるように適合されている、請求項１４に記載のデバイス。
【請求項１６】
前記基板は、前記少なくとも１つの第２電極に隣接して、第２の不純物を含有するダイヤモンド材料を有し、前記第２の不純物は、前記第２電極に隣接する前記ダイヤモンド材料の電気特性を変化させるように適合されている、請求項１３乃至１５の何れか一項に記載のデバイス。
【請求項１７】
前記第２の不純物は、前記ダイヤモンド材料にｐ型の電気特性を与えるように適合されている、請求項１６に記載のデバイス。
【請求項１８】
前記基板内に配置され、前記第１電極及び前記第２電極から空間的に隔てられた少なくとも１つの第３電極、を更に有する請求項１３乃至１７の何れか一項に記載のデバイス。
【請求項１９】
前記少なくとも１つの第３電極は、前記少なくとも１つの突起部にそれぞれ隣接する少なくとも１つの隙間を定める、請求項１８に記載のデバイス。
【請求項２０】
前記少なくとも１つの第３電極は、真性ダイヤモンド材料の層内に配置されている、請求項１８又は１９に記載のデバイス。
【請求項２１】
前記少なくとも１つの第３電極は非ダイヤモンド状炭素を含む、請求項１８乃至２０の何れか一項に記載のデバイス。
【請求項２２】
前記少なくとも１つの第３電極は、不純物を含有するダイヤモンド材料を含み、該不純物は該ダイヤモンド材料の導電率を増大させるように適合されている、請求項１８乃至２１の何れか一項に記載のデバイス。
【請求項２３】
複数の分離された前記第２電極を含む、請求項１３乃至２２の何れか一項に記載のデバイス。
【国際調査報告】
2009540591.tif 000018
2009540591.tif 000019
2009540591.tif 000020
2009540591.tif 000021
2009540591.tif 000022