(57)【要約】陥凹領域又は溝の深さが色フィルタ膜の厚さを超えている場合に、陥凹した色フィルタアレイの平面性を改善する方法及び装置。この方法は、ＣＦＡを付加した後にウエハー全体を付加的な被覆材でコーティングするステップと、ＣＭＰによりそのレジスト層を平坦化するステップと、均一な厚さの平面色フィルタに到達するために必要な限り、ドライエッチングによりその平面の表面を降下させるステップとを含む。【選択図】図１
2009523317.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成された光変換デバイスと、
前記光変換デバイスの上のレンズと、
前記光変換デバイスとレンズの間の複数の作製層と、
前記レンズと光変換デバイスの間の位置であって前記複数の作製層の少なくとも１つの中の位置に形成された溝と、
前記溝内に陥凹した均一な厚さを持つ色フィルタ層と
を備える画素。
【請求項２】
前記光変換デバイスは光センサである、請求項１記載の画素。
【請求項３】
前記光変換デバイスは光エミッタである、請求項１記載の画素。
【請求項４】
前記色フィルタは前記レンズの層の下の層から前記基板の上の層まで伸びている、請求項１記載の画素。
【請求項５】
前記レンズのレベルの下の層は保護層を備える、請求項４記載の画素。
【請求項６】
前記基板の上の層はホウ素リンケイ素ガラス層を備える、請求項４記載の画素。
【請求項７】
前記溝は複数の作製層内に形成されている、請求項１記載の画素。
【請求項８】
前記色フィルタ層は複数の色フィルタを備える色フィルタアレイの一部である、請求項１記載の画素。
【請求項９】
基板の上に形成された光変換デバイスと、
前記光変換デバイスの上のレンズと、
前記光変換デバイスとレンズの間の複数の作製層と、
前記レンズと前記光変換デバイスの間の前記複数の作製層の１つ以上の中に形成された溝と、
前記溝内に陥凹した均一な厚さを持つ色フィルタ層と
を備える画素。
【請求項１０】
前記光変換デバイスは光センサである、請求項９記載の画素。
【請求項１１】
前記光変換デバイスは光エミッタである、請求項９記載の画素。
【請求項１２】
前記溝は複数の作製層の少なくとも一部の中に形成されている、請求項１０記載の画素。
【請求項１３】
前記色フィルタ層は複数の色フィルタを備える色フィルタアレイの一部である、請求項１０記載の画素。
【請求項１４】
基板の上に形成された光変換デバイスと、
前記光変換デバイスの上のレンズと、
前記光変換デバイスとレンズの間の複数の作製層と、
前記レンズと光変換デバイスの間の前記複数の作製層の少なくとも１つの中に形成された溝と、
前記溝内に陥凹した均一な厚さを持つ色フィルタ層と
を備えた少なくとも１つの画素を備える画像センサ。
【請求項１５】
前記光変換デバイスは光センサである、請求項１４記載の画像センサ。
【請求項１６】
前記光変換デバイスは光エミッタである、請求項１４記載の画像センサ。
【請求項１７】
前記色フィルタ層は複数の色フィルタを備える色フィルタアレイの一部である、請求項１４記載の画像センサ。
【請求項１８】
前記溝は複数の作製層内に形成されている、請求項１４記載の画像センサ。
【請求項１９】
基板の上に形成された複数の光センサと、
それぞれの光センサの上にそれぞれ位置する複数のレンズと、
前記複数の光センサと前記複数のレンズの間の複数の作製層と、
それぞれのレンズとそれぞれの光センサの間に位置する前記複数の作製層の少なくとも１つの中に形成された複数の溝と、
均一な厚さを持ち、それぞれの溝内に陥凹し、異なる色の色フィルタ群を含む複数の色フィルタと
を備えた画素アレイを備える画像センサ。
【請求項２０】
前記溝は複数の作製層内に形成されている、請求項１９記載の画像センサ。
【請求項２１】
画像センサと結合したプロセッサを備えるシステムであって、
前記画像センサは、
基板の上に形成された光変換デバイスと、
前記光変換デバイスの上のレンズと、
前記光変換デバイスとレンズの間の複数の作製層であって、部分的に該複数の作製層の１つの中に形成された複数の作製層と、
前記レンズと前記光変換デバイスの間の位置で前記複数の作製層の少なくとも１つの中に形成された溝と、
前記溝内に陥凹した均一な厚さを持つ色フィルタ層と
を備えた少なくとも１つの画素を備える。
【請求項２２】
前記光変換デバイスは光センサである、請求項２１記載のシステム。
【請求項２３】
前記光変換デバイスは光エミッタである、請求項２１記載のシステム。
【請求項２４】
前記色フィルタ層は複数の色フィルタを備える色フィルタアレイの一部である、請求項２１記載のシステム。
【請求項２５】
前記溝は複数の作製層内に形成されている、請求項２１記載のシステム。
【請求項２６】
画像装置の画素セルを形成する方法であって、
前記方法は、
光変換デバイスの上に複数の作製層を形成するステップと、
前記複数の作製層の少なくとも１つに溝をエッチングするステップと、
前記溝の下部に色フィルタを形成するステップと、
前記溝の残りを充てん材で満たすステップと、
前記充てん材の表面を平坦化するステップと、
前記色フィルタが均一な厚さになるように、前記充てん材及び色フィルタをエッチバッ
クするステップとを備える。
【請求項２７】
前記満たすステップの後、適切なレジストマスクにより前記溝をマスクするステップをさらに備える、請求項２６記載の方法。
【請求項２８】
前記満たすステップは、前記溝の残りをフォトレジスト材料で満たす、請求項２６記載の方法。
【請求項２９】
前記エッチングするステップは、１つの作製層内に前記溝をエッチングする、請求項２６記載の方法。
【請求項３０】
前記１つの作製層は保護層である、請求項２９記載の方法。
【請求項３１】
前記エッチングするステップは、複数の作製層内に前記溝をエッチングする、請求項２６記載の方法。
【請求項３２】
画像装置の画素セルを形成する方法であって、
前記方法は、
光変換デバイスの上に複数の作製層を形成するステップと、
前記複数の作製層の１つに溝をエッチングするステップと、
前記溝の下部に色フィルタを形成するステップと、
前記溝の残りをフォトレジスト材料で満たすステップと、
前記フォトレジスト材料の表面を平坦化するステップと、
前記色フィルタが均一な厚さになるように、前記フォトレジスト材料及び色フィルタをエッチバックするステップとを備える。
【請求項３３】
前記満たすステップの後、適切なレジストマスクにより前記溝をマスクするステップをさらに備える、請求項３２記載の方法。
【請求項３４】
前記エッチングするステップは、複数の作製層内に前記溝をエッチングする、請求項３２記載の方法。
【請求項３５】
画像装置の画素セルを形成する方法であって、
前記方法は、
光センサの上に複数の作製層を形成するステップと、
前記複数の作製層の１つに溝をエッチングするステップと、
前記溝の下部に色フィルタを形成するステップと、
前記溝の残りを充てん材で満たすステップと、
前記充てん材の表面を平坦化するステップと、
前記色フィルタが均一な厚さになるまで、前記充てん材及び色フィルタをエッチバックするステップとを備える。
【請求項３６】
前記満たすステップの後、適切なレジストマスクにより前記溝をマスクするステップをさらに備える、請求項３５記載の方法。
【請求項３７】
前記満たすステップは、前記溝の残りをフォトレジスト材料で満たす、請求項３５記載の方法。
【請求項３８】
前記エッチングするステップは、前記保護層内に前記溝をエッチングする、請求項３５記載の方法。
【請求項３９】
前記エッチングするステップは、複数の作製層内に前記溝をエッチングする、請求項３５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して固体画像装置に関し、より詳しくは固体画像装置のスタック高さを削減するための方法及び装置に関する。
【背景技術】
【０００２】
電荷結合素子（ＣＣＤ）、フォトダイオードアレイ、電荷注入デバイス（ＣＩＤ）、ハイブリッド焦点面アレイ、及び相補型金属酸化膜半導体（ＣＭＯＳ）画像器（imager）を含む、多数の異なる種類の半導体ベース画像器が現存している。現在の固体画像器の用途には、カメラ、走査器、マシーンビジョンシステム、車のナビゲーション・システム、テレビ電話、コンピュータ入力装置、監視システム、自動焦点システム、恒星追跡装置、動き検出システム、画像安定化システム、その他の画像取得及び処理システムが含まれる。
【０００３】
ＣＭＯＳ画像器は周知である。ＣＭＯＳ画像は、例えば、Nixon et al.,“256x256 CMOS Active Pixel Sensor Camera-on-a-Chip” IEEE Journal of Solid-State Circuits, Vol. 31(12), pp. 2046-2050 (1996)及びMendis et al., “CMOS Active Pixel Image Sensors” IEEE Transactions on Electron Devices, Vol. 41(3), pp. 452-453 (1994)で論じられており、さらに、マイクロン  テクノロジー，インクに譲渡された米国特許第６１４０６３０号、第６２０４５２４号、第６３１０３６６号、第６３２６６５２号、第６３３３２０５号、及び第６３２６８６８号に開示されている。これらの米国特許の全開示内容が参照によりここに組み入れられる。
【０００４】
固体画像装置は、光学レンズを通して受け取った光エネルギーを電気信号に変換する画素セルのアレイを含む。各画素セルは、受け取った画像のそれぞれの部分を電気信号に変換する光センサを含む。光センサのアレイにより生成される電気信号を処理することで、デジタル画像が表示される。
【０００５】
ＣＭＯＳ画像器の画素セルの能動素子は、（１）光子から電荷への変換、（２）画像電荷の蓄積、（３）電荷増幅に伴う浮遊拡散領域への電荷の転送、（４）浮遊拡散領域の既知状態へのリセット、（５）読み出しのための画素セルの選択、及び（６）画素セル電荷を表す信号の出力と増幅という、必要な機能を実行する。光電荷は、初期電荷蓄積領域から浮遊拡散領域に移動するときに増幅することが可能である。浮遊拡散領域の電荷は、通常、ソースフォロア出力トランジスタにより画素出力電圧に変換される。
【０００６】
色を検出するためには、入射光のスペクトル成分を分離して集光しなければならない。
現在のところ、画像器チップの表面の吸収性色フィルタアレイ（ＣＦＡ）は、例えば、ＣＣＤ又はＣＭＯＳ画像器のような固体画像器における色検出のための支配的技術となっている。典型的な画像器のレイアウトでは、マイクロレンズ及びＣＦＡは、画素スタックの一部として積み重ねられる。画素スタックの高さを削減して、マイクロレンズ及びＣＦＡを光センサにより近づけるためには、ＣＦＡを画像器内の陥凹領域に引き下げることが考えられる。しかしながら、陥凹深さがＣＦＡ膜の厚さを超えると、画素アレイ上のＣＦＡの平面性を改善するための典型的な平坦化方法、すなわち、化学機械平坦化（ＣＭＰ）は、もはやそのまま適用できないという問題がある。
【０００７】
したがって、陥凹領域の深さがＣＦＡ膜の厚さを超えている状況においては、画像器の陥凹領域内に均一な色フィルタアレイを設けてＣＦＡの平面性を改善する別の方法及び装置が必要になる。
【発明の開示】
【０００８】
本発明は、陥凹領域を有する画素アレイ上の陥凹したＣＦＡの平面性を改善する方法及び装置を提供する。本発明の方法は、光変換デバイスの上に複数の作製層を形成するステップと、前記複数の作製層の少なくとも１つに溝をエッチングするステップと、溝の一部に複数の色フィルタを付加するステップと、溝の残りをフォトレジスト材料で満たすステップと、フォトレジスト材料の表面を平坦化するステップと、色フィルタが均一な厚さになるまでフォトレジスト材料及び複数の色フィルタをエッチバックするステップとを備える。必要であれば、適切なレジストマスクによりエッチングをマスクして、陥凹領域の周辺の保護層を保護してもよい。
【発明を実施するための最良の形態】
【０００９】
本発明の上述した効果及び特徴と他の効果及び特徴は、図面を参照しながら以下に提供する典型的な実施形態の詳細な説明から一層明確となる。
【００１０】
以下の詳細な説明では、説明の一部を構成し、本発明を実施するための具体的な実施形態を説明している添付図面を参照する。これらの図面において、同等の数字は同等の要素を表すものとする。これらの実施形態は、当業者が本発明を実施できるように十分詳細に記述されている。また、他の実施形態も利用可能であり、本発明の精神及び範囲を逸脱することなく、構造的、論理的、及び電気的変更を行うことも可能であるものとする。
【００１１】
「ウエハー」及び「基板」という用語は、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）、ドープ及び非ドープ半導体、基礎となる半導体基盤により支えられたシリコンのエピタキシャル層、及び他の半導体構造を含む、半導体ウエハー及び基板のあらゆる形態を含むものとする。さらに、以下の説明で「ウエハー」又は「基板」と記述するときは、前述の工程ステップを利用して、基礎となる半導体構造又は基盤の中又は上に領域又は接点を形成することができる。さらに、半導体はシリコンベースである必要はなく、例えば、シリコンゲルマニウム、ゲルマニウム、又はガリウム砒素のような他の半導体をベースとしても構わない。
【００１２】
「画素」という用語は、電磁放射を電気信号に変換する光センサ及び半導体を含む回路を有する、画像素子の単位セルを意味する。説明のために代表画素の作製方法を示し、記述するが、通常、画像器のすべての画素の作製が同様にして同時に進行する。したがって、以下の説明は制限的な意味で行うものではなく、本発明の範囲は添付された特許請求の範囲により定義される。
【００１３】
ここでは、１つ又は限られた数の画素のアーキテクチャ及び作製方法として本発明が記述されているが、これは複数の画素の代表であって、通常は、例えば画素行及び画素列のアレイのようなアレイに配置された画素セルを有する画像器アレイ内に配置されていると考える必要がある。
【００１４】
さらに、以下では、ＣＭＯＳ画像器のための画素アレイとして本発明が記述されているが、本発明は、画素を用いたあらゆる固体画像装置（例えば、ＣＣＤ画像器）に適用可能である。
【００１５】
また、本発明は、画素が光を放出する光エミッタを持つような表示装置で用いることもできる。したがって、以下の説明は制限的な意味で行うものではなく、本発明の範囲は添付された特許請求の範囲により定義される。
【００１６】
溝形陥凹部に複数の色フィルタを設ければ、スタック高さの削減及び画素光学部品の改善にとって有利である。陥凹した色フィルタアレイは、入射する光に対する受容角度範囲
を改善し、光クロストークを減少させる。陥凹した色フィルタアレイを設けることで、基本的にマイクロレンズ及び色フィルタを光センサに大きく近づけ、隣接画素に達する回折光又は誤方向の光の量を減少させることができる。しかしながら、陥凹した色フィルタアレイの厚さが溝の深さより小さければ、ＣＭＰによる有効な平坦化は不可能になる。
【００１７】
図１は、本発明の典型的な実施形態に従って構成された画像センサの画素アレイの断面図を示している。画像センサ１００は、光変換デバイス１７０、マイクロレンズ１１０、及び光変換デバイス１７０とマイクロレンズ１１０の間の複数の作製層を備える。この光変換デバイスは、光を受け取り電気信号を生成する光センサ、又は電気信号を受け取り光を生成する光エミッタを含む場合がある。複数の作製層は、通常、透明なポリイミド平坦化層１２０、色フィルタアレイ層１３０、窒化ケイ素保護層１４０、複数の層間誘電体層１５０及び付随する金属化層、及びホウ素リンガラス層（ＢＰＳＧ）１６０が含まれている。色フィルタアレイ１３０は、保護層１４０内の溝１９０に陥凹している。色フィルタアレイ１３０の厚さは、溝１９０の深さより小さい。
【００１８】
図２は、本発明の色フィルタアレイを形成する方法のフローチャートである。図２Ａ〜図２Ｄは、上部平坦化層１２０及びマイクロレンズ層１１０が形成される前の図１の構造を示している。
【００１９】
図２Ａは、基板１８０内の光センサ１７０を示している。その上にはＢＰＳＧ層１６０があり、さらにその上には１つ以上の層間誘電体層１５０及び付随する金属化層がある。最上部の層間誘電体層１５０の上には、例えば、窒化ケイ素層のような保護層１４０がある場合がある。本発明の典型的な実施形態では、図２および図２Ａに示すように、ステップ２０１において、光センサ１７０の上部の保護層１４０内に溝１９０が作成され、部分的に色フィルタ材料１３０が注入される。また、溝１９０は、保護層１４０とＩＬＤ及び付随する金属化層１５０を貫通してエッチングされ、部分的にＢＰＳＧ層１６０に達する場合もある。色フィルタアレイ１３０の厚さは、溝１９０の深さより小さい。この段階では、色フィルタアレイ１３０の平面性は不完全である。色フィルタアレイ１３０の厚さは、溝１９０の底面上の薄い層と、溝１９０の深さを完全に満たすものとの間のどの厚さであっても構わない。
【００２０】
次に、図２Ｂに示すように、ステップ２０２において、色フィルタアレイ１３０の上部に残った溝部が、フォトレジスト材料のような充てん材１２５で満たされる。フォトレジスト材料１２５は、スピンコート材料である場合もあり、蒸着される場合もある。材料１２５が溝１９０の深さを超えるまで、フォトレジスト材料１２５が溝１９０に注入される。
【００２１】
次に、図２Ｃに示すように、ステップ２０３において、レジスト材料１２５の表面が保護層１４０の最上部表面に合わせて平坦化される。レジスト材料１２５の表面を平坦化する好適な方法は、ＣＭＰである。しかしながら、この分野で既に公知となっている多数の他の平坦化方法のうちいずれかを用いることも可能である。
【００２２】
最後に、図２Ｄに示すように、ステップ２０４において、レジスト材料１２５及び色フィルタアレイ１３０がドライエッチバックされ、平坦化されたＣＦＡの表面が形成される。このエッチング工程が終了すると、色フィルタアレイ１３０の厚さは均一になり、溝１９０の深さより小さくなる。また、レジスト材料１２５及び色フィルタアレイ１３０は、例えばウェットエッチングのように、この分野で公知となっているいかなる方法によりエッチバックしても構わない。好適な方法は、非選択的ドライエッチングである。好ましいことに、必要であれば、適切なレジストマスクによりエッチングをマスクすることもできる。エッチングをマスクすることで、陥凹領域の周辺の保護層を保護することができる。エッチングが終了すると、上部平坦化層１２０及びマイクロレンズ層１１０が任意で付加される。
【００２３】
複数の色フィルタを溝に陥凹させることでスタック高さが削減され、レンズ１１０を光変換デバイス１７０に近づけることができる。陥凹した色フィルタは、入射する光に対する受容角度範囲を効果的に増加させ、かつ、色アーチファクトを減少させながら、回折光又は誤方向の光による光クロストークを減少させる。
【００２４】
上述した典型的な実施形態においては、溝１９０が保護層１４０の中に陥凹していると説明したが、好ましいことに、溝１９０は、付加的な層、すなわち、層１５０及び１６０のような複数の作製層から陥凹し、あるいは、付加的な層の中まで続いていても構わない。例えば、図３に示すように、溝１９０は、マイクロレンズ層１１０のレベル又は上部平坦化層１２０のレベルで始まり、下方に向かって保護層１４０を貫通して、層間誘電体層１５０及び付随する金属化層の中まで続いていてもよい。言い換えれば、溝１９０は、光センサ層１７０とマイクロレンズ層１１０の間の画像センサ１００内に含まれている他のどの層を通って陥凹していても構わない。本発明は、フォトダイオード、フォトトランジスタ、光伝導体、及びフォトゲートを含む、光センサ層内の基板上に形成される様々な種類の光センサを用いた固体画像器に使用することができるが、これらの光センサに限定されるものではない。
【００２５】
図４は、本発明を利用した典型的なＣＭＯＳ画像器１１００を示している。ＣＭＯＳ画像器１１００は、本発明により陥凹した色フィルタアレイを含むように構成された画素からなる画素アレイ１１０５を有する。ＣＭＯＳ画素アレイ１１０５の回路は従来型であるため、ここでは簡潔に説明するだけに留める。このアレイの行ラインは、行アドレス・デコーダ１１２０に応答する行ドライバ１１１０により、選択的に活性化される。列ドライバ１１６０及び列アドレス・デコーダ１１７０もまた、画像器１１００内に含まれている。画像器１１００は、アドレス・デコーダ１１２０及び１１７０を制御するタイミング及び制御回路１１５０により作動する。
【００２６】
列ドライバ１１６０に付随するサンプル及びホールド回路１１６１は、選択された画素に対する画素リセット信号Ｖｒｓｔ及び画素画像信号Ｖｓｉｇを読み出す。差分信号（Ｖｒｓｔ−Ｖｓｉｇ）は、差動増幅器１１６２により画素毎に増幅され、アナログ・デジタル変換器１１７５（ＡＤＣ）によりデジタル化される。アナログ・デジタル変換器１１７５は、デジタル化された画素信号を、デジタル画像を形成する画像プロセッサ１１８０に供給する。
【００２７】
図５は、（図３に示される画像装置１１００のような）画像装置１２１０を含むプロセッサシステム１２００を示している。プロセッサシステム１２００は、画像センサデバイスを含み得るデジタル回路を有するシステムの典型である。制限的な意味ではなく、このようなシステムには、コンピュータシステム、カメラシステム、走査器、マシーンビジョン、車のナビゲーション、テレビ電話、監視システム、自動焦点システム、恒星追跡システム、動き検出システム、画像安定化システム、及び画像センサを用いた他のシステムが含まれる。
【００２８】
システム１２００、例えばカメラシステムは、一般に、バス１２８０上で入出力（Ｉ／Ｏ）装置１２７０と通信する、マイクロプロセッサのような中央処理装置（ＣＰＵ）１２２０を備える。画像装置１２１０もまた、バス１２８０上でＣＰＵ１２２０と通信する。プロセッサシステム１２００はまた、ランダム・アクセス・メモリ（ＲＡＭ）１２９０を含み、バス１２８０上でＣＰＵ１２２０と通信するフラッシュ・メモリのような取り外し可能なメモリ１２３０を含んでいてもよい。画像装置１２１０は、単一の集積回路上又はプロセッサとは別のチップ上で、メモリストレージの有無にかかわらず、ＣＰＵ、デジタル信号プロセッサ、又はマイクロプロセッサのようなプロセッサと結合される場合がある。
【００２９】
好ましいことに、特許請求の範囲に記載された発明の画像装置１１００は、光センサの代わりに基板上に作製された光エミッタを有する表示用画像装置内でも使用することができる。
【００３０】
上述した工程及び装置は、使用及び製造が可能な多数の方法及び装置のうち、好適な方法及び典型的な装置を示したものである。上記説明及び図面は、本発明の目的、特徴、及び効果を達成する実施形態を示している。しかしながら、本発明が厳密に上述した実施形態に限られることを意図するものではない。現在は予測不可能であるが、特許請求の範囲の精神及び範囲内で生じる本発明のいかなる変更も、本発明の一部とみなす必要がある。
【図面の簡単な説明】
【００３１】
【図１】本発明の典型的な実施形態に従って構成された画像センサの画素アレイの断面図を示す。
【図２】色フィルタアレイ形成工程に関連するステップを含む、本発明の典型的な実施形態の方法のブロック図である。
【図２Ａ】本発明の典型的な実施形態の第１ステップによる色フィルタアレイ構造を示す。
【図２Ｂ】本発明の典型的な実施形態の第２ステップによる色フィルタアレイ構造を示す。
【図２Ｃ】本発明の典型的な実施形態の第３ステップによる色フィルタアレイ構造を示す。
【図２Ｄ】本発明の典型的な実施形態の第４ステップによる色フィルタアレイ構造を示す。
【図３】本発明の別の典型的な実施形態に従って構成された画像センサの画素を示す。
【図４】本発明の典型的な実施形態に従って構成されたＣＭＯＳ画像センサを示す。
【図５】本発明の典型的な実施形態に従って構成された少なくとも１つの画像器を組み込んだプロセッサシステムを示す。
【図１】
2009523317.tif 000003
【図２Ａ】
2009523317.tif 000004
【図２Ｂ】
2009523317.tif 000005
【図２Ｃ】
2009523317.tif 000006
【図２Ｄ】
2009523317.tif 000007
【図３】
2009523317.tif 000008
【図４】
2009523317.tif 000009
【図５】
2009523317.tif 000010
【図２】
2009523317.tif 000011
【手続補正書】
【提出日】平成20年9月8日(2008.9.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の上に形成された光変換デバイスと、
前記光変換デバイスの上のレンズと、
前記光変換デバイスとレンズの間の複数の作製層と、
前記レンズと前記光変換デバイスの間の前記複数の作製層の１つ以上の中に形成された溝と、
前記溝内に陥凹した均一な厚さを持つ色フィルタ層と
を備える画素。
【請求項２】
前記光変換デバイスは光センサである、請求項１記載の画素。
【請求項３】
前記光変換デバイスは光エミッタである、請求項１記載の画素。
【請求項４】
前記色フィルタは前記レンズの層の下の層から前記基板の上の層まで伸びている、請求項１記載の画素。
【請求項５】
前記レンズのレベルの下の層は保護層を備える、請求項４記載の画素。
【請求項６】
前記基板の上の層はホウ素リンケイ素ガラス層を備える、請求項４記載の画素。
【請求項７】
前記溝は複数の作製層内に形成されている、請求項１記載の画素。
【請求項８】
前記色フィルタ層は複数の色フィルタを備える色フィルタアレイの一部である、請求項１記載の画素。
【請求項９】
前記溝は複数の作製層の少なくとも一部の中に形成されている、請求項２記載の画素。
【請求項１０】
請求項１、２、３、７、又は８記載の画素を少なくとも１つ備える画像センサ。
【請求項１１】
請求項１又は７記載の画素を複数備えた画素アレイを備える画像センサであって、
前記複数の色フィルタは、異なる色の色フィルタ群を含む。
【請求項１２】
画像センサと結合したプロセッサを備えるシステムであって、
前記画像センサは、請求項１、２、３、７、又は８記載の画素を少なくとも１つ備え、
前記光変換デバイスとレンズの間の複数の作製層は、部分的に該複数の作製層の１つの中に形成される。
【請求項１３】
画像装置の画素セルを形成する方法であって、
前記方法は、
光変換デバイスの上に複数の作製層を形成するステップと、
前記複数の作製層の少なくとも１つに溝をエッチングするステップと、
前記溝の下部に色フィルタを形成するステップと、
前記溝の残りを充てん材で満たすステップと、
前記充てん材の表面を平坦化するステップと、
前記色フィルタが均一な厚さになるように、前記充てん材及び色フィルタをエッチバックするステップとを備える。
【請求項１４】
前記満たすステップの後、適切なレジストマスクにより前記溝をマスクするステップをさらに備える、請求項１３記載の方法。
【請求項１５】
前記満たすステップは、前記溝の残りをフォトレジスト材料で満たす、請求項１３記載の方法。
【請求項１６】
前記エッチングするステップは、１つの作製層内に前記溝をエッチングする、請求項１３記載の方法。
【請求項１７】
前記１つの作製層は保護層である、請求項１５記載の方法。
【請求項１８】
前記エッチングするステップは、複数の作製層内に前記溝をエッチングする、請求項１３又は１５記載の方法。
【請求項１９】
前記光変換デバイスは、光センサである、請求項１３乃至１８のいずれかに記載の方法。
【国際調査報告】
2009523317.tif 000012
2009523317.tif 000013
2009523317.tif 000014