(57)【要約】本発明は、アクティブマトリックス有機電気−光装置であって、前記装置は、複数の画素を有し、前記各画素のための画素インターフェース回路及び前記画素インターフェース回路を覆う有機材料を有する基板から構成され、前記装置の少なくとも一部の領域上では、前記画素の少なくとも一つの下の領域が前記画素インターフェース回路によって不完全に占められるように前記画素インターフェース回路が前記画素に関してずれて配列されており、前記装置の追加の回路が前記画素インターフェース回路によって不完全に占められる前記領域において形成される装置に関するものである。【選択図】図１ｂ
2009543104.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリックス有機電気−光装置であって、前記装置は、複数の画素を有し、前記各画素のための画素インターフェース回路及び前記画素インターフェース回路を覆う有機材料を有する基板から構成され、前記装置の少なくとも一部の領域上では、前記画素の少なくとも一つの下の領域が前記画素インターフェース回路によって不完全に占められるように前記画素インターフェース回路が前記画素に関してずれて配列されており、前記装置の追加の回路が前記画素インターフェース回路によって不完全に占められる前記領域において形成される装置。
【請求項２】
前記装置の少なくとも一部の領域上では、一対の隣接する画素の下の領域が前記画素インターフェース回路によって不完全に占められるように前記画素インターフェース回路が前記画素に関してずれて配列されている請求項１に記載のアクティブマトリックス有機電気−光装置。
【請求項３】
前記追加の回路は少なくとも１つの半導体装置を含む請求項１又は２に記載のアクティブマトリックス有機電気−光装置。
【請求項４】
前記領域は前記ディスプレイの領域を横断して規則的な間隔で供給されている請求項１ないし３のいずれかに記載のアクティブマトリックス有機電気−光装置。
【請求項５】
前記追加の回路は、前記画素の一群に対してインターフェースを提供する共有されたインターフェース回路から構成される請求項１ないし４のいずれかに記載のアクティブマトリックス有機電気−光装置。
【請求項６】
前記共有されたインターフェース回路は信号生成回路から構成される請求項５に記載のアクティブマトリックス有機電気−光装置。
【請求項７】
前記共有されたインターフェース回路は非増幅電流ミラーを含む請求項５又は６に記載のアクティブマトリックス有機電気−光装置。
【請求項８】
前記追加の回路は、前記追加の回路が連結される画素の一群のためにセレクト又はイネーブル駆動するセレクト又はイネーブル回路を含む請求項１ないし７のいずれかに記載のアクティブマトリックス有機電気−光装置。
【請求項９】
前記追加の回路は記憶素子を含む請求項１ないし８のいずれかに記載のアクティブマトリックス有機電気−光装置。
【請求項１０】
前記追加の回路は光又は接触センサーから構成される請求項１ないし９のいずれかに記載のアクティブマトリックス有機電気−光装置。
【請求項１１】
前記装置は接触感知ディスプレイであるアクティブマトリックス有機電気−光装置。
【請求項１２】
前記装置は上面発光型有機アクティブマトリックスＯＬＥＤ構造から構成され、前記画素インターフェース回路は画素駆動回路から構成され、前記有機材料は前記画素駆動回路上のＯＬＥＤ材料から構成され、前記構造は上面から光を放射するように構成されている請求項１ないし１１のいずれかに記載のアクティブマトリックス有機電気−光装置。
【請求項１３】
画素ディスプレイを駆動する方法であって、前記ディスプレイは画素のディスプレイデータを書き込むためのデータラインをそれぞれ有する複数のアクティブマトリックス画素を有し、前記データラインは前記ディスプレイの複数の画素を駆動するために共有され、前記共有されたデータラインによって駆動される画素は一群に割り当てられ、各群は、複数の画素を含み、前記共有されたデータラインから画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために、前記共有されたデータライン及び前記群の各画素に接続されるそれぞれの群データ駆動回路を有し、前記方法は、
前記各群の第一の画素を順番に駆動する工程、及び
次いで前記各群の第二の画素を順番に駆動する工程を含む方法。
【請求項１４】
前記共有されたデータラインによって駆動されるほぼ全部の前記画素を駆動するために、前記駆動を3回かつ各前記群の各次の画素を順番に繰り返し駆動する工程を更に含む請求項１３に記載の方法。
【請求項１５】
前記共有されたデータラインは、前記ディスプレイの行又は列データラインから構成される請求項１３又は１４に記載の方法。
【請求項１６】
前記駆動は、前記群のそれぞれの群データ駆動回路を使用して、前記群の駆動される画素のための駆動信号を蓄積する工程から構成される請求項１３、１４又は１５に記載の方法。
【請求項１７】
前記画素の駆動は、前記群データ駆動回路を使用して前記共有されたデータライン上の駆動信号をバッファーする工程、及び前記バッファーされた駆動信号で前記画素を駆動する工程を含む請求項１３ないし１６のいずれかに記載の方法。
【請求項１８】
前記駆動信号は電流駆動信号から構成され、各前記画素は連結された電流駆動回路を有し、前記バッファーする工程は減少した電流駆動信号を前記画素電流駆動回路に供給するために前記電流駆動信号のレベルを減少させる工程を含む請求項１７に記載の方法。
【請求項１９】
前記バッファーする工程は、前記電流駆動信号の前記レベルを非増幅させるために電流ミラー回路を使用する工程を含む請求項１８に記載の方法。
【請求項２０】
前記群データ駆動回路を前記群データ駆動回路によって駆動される群中の画素に隣接させて配置させる工程をさらに含む請求項１３ないし１９のいずれかに記載の方法。
【請求項２１】
アクティブマトリックス画素はアクティブマトリックス駆動回路を有し、前記群の画素のための前記アクティブマトリックス駆動回路は、前記群データ駆動回路が前記群の画素のための前記アクティブマトリックス回路に沿った前記ディスプレイ中に含まれることを可能にするように配置される請求項１３ないし２０のいずれかに記載の方法。
【請求項２２】
前記ディスプレイはフラットパネルディスプレイから構成される請求項１３ないし２１のいずれかに記載の方法。
【請求項２３】
前記ディスプレイは上面発光型アクティブマトリックスＯＬＥＤから構成される請求項１３ないし２２のいずれかに記載の方法。
【請求項２４】
画素ディスプレイであって、前記ディスプレイはディスプレイデータを前記画素に書き込むためのデータラインを有する複数のアクティブマトリックス画素を有し、前記データラインは前記ディスプレイの複数の画素を駆動するために共有され、前記共有されたデータラインにより駆動される画素は群に割り当てられ、各群は複数の画素から構成され、前記共有されたデータラインから画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために、前記データライン及び前記群の各画素に接続されるそれぞれの群データ駆動回路を有する画素ディスプレイ。
【請求項２５】
前記ディスプレイはフラットパネルディスプレイから構成される請求項２４に記載のディスプレイ。
【請求項２６】
前記ディスプレイは上面発光型アクティブマトリックス電子発光ディスプレイから構成される請求項２４又は２５に記載のディスプレイ。
【請求項２７】
前記アクティブマトリックス画素はアクティブマトリックス駆動回路を有し、前記群の画素のための前記アクティブマトリックス駆動回路は、前記群データ駆動回路が前記群の画素のための前記アクティブマトリックスに沿った前記ディスプレイ中に含まれることを可能にするように配置される請求項２４、２５又は２６に記載のディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、アクティブマトリックス電気−光学装置に関するものである。実施態様において、本発明は、ディスプレイの駆動又は他の機能のために導入される追加の回路を含む上面発光型ＯＬＥＤ（有機発光ダイオード）の関係し、また、関連するディスプレイ駆動方法に関係する。
【背景技術】
【０００２】
有機発光ダイオードディスプレイ
ＯＬＥＤを使用して製造されるディスプレイは、ＬＣＤ及び他のフラットパネル技術に対して多くの利点を提供する。それは、明るく、カラフルであり、立ち上がりが早く（ＬＣＤに比較して）、広い視野角を提供し、多様な基板上に安く製造することができるというものである。有機（有機金属を含む）ＬＥＤは、導入される材料に応じた色の範囲において、ポリマー、低分子化合物及びデンドリマーを含む材料を使用して製造することができる。ポリマー系有機ＬＥＤの例は、ＷＯ９０／１３１４８、ＷＯ９５／０６４００及びＷＯ９９／４８１６０に記載されており、デンドリマー系材料の例は、ＷＯ９９／２１９３５及びＷＯ０２／０６７３４３に記載されており、いわゆる低分子系装置の例は、ＵＳ４，５３９，５０７に記載されている。
【０００３】
典型的なＯＬＥＤ装置は有機材料の２層から構成され、その１つは発光ポリマー（ＬＥＰ）、オリゴマー又は発光低分子量材料のような発光材料層であり、他方はポリチオフェン誘導体又はポリアニリン誘導体のような正孔輸送材料である。
【０００４】
有機ＯＬＥＤは画素のマトリックス中の基板上に積層されて単一色又は多色画素ディスプレイを形成する。多色ディスプレイは、赤、緑及び青色発光画素のグループを使用して形成される。いわゆるアクティブマトリックス（ＡＭ）ディスプレイは、各画素に連結される記憶素子、通常は蓄積容量とトランジスタを有し、パッシブマトリックスディスプレイはそのような記憶素子を有せず、代わりに、固定した画像の印象を与えるために繰り返しスキャンされる。ポリマー及び低分子アクティブマトリックスディスプレイドライバーの例は、それぞれＷＯ９９／４２９８３及びＥＰ０７１７４４６Ａに見出される。
【０００５】
ディスプレイは底面発光型か又は上面発光型であり得る。底面発光ディスプレイにおいては、光はアクティブマトリックス回路が形成される基板を貫通して放射される。上面発光型装置においては、アクティブマトリックス回路が形成されるディスプレイの層を貫通しないで光はディスプレイの上面に向かって放射される。
【０００６】
図１ａ及び図１ｂは底面発光及び上面発光型ディスプレイのそれぞれの模式図を示す。図１ａ及び１ｂにおいては、基板１０は各画素のためのアクティブマトリックス回路を有し、その上にはＯＬＥＤ画素１４が供給される。大まかに言って、図１ａから、底面発光ディスプレイにおいては（又はＬＣＤディスプレイにおいては）、アクティブマトリックス電極で占められていない領域中にディスプレイ画素は配置される。しかしながら、上面発光型装置においてはそうではない。
【０００７】
上面発光型ＯＬＥＤディスプレイは、通常、上面電極はカソードから構成されるが、これは少なくとも部分的に透明であるだけでなく十分な導電性を有し、好ましくは下層の有機層のカプセル化を提供しなければならないので、底面発光型より一般的ではない。しかしながら、ＯＬＥＤ画素から逃れる光の量を増大させる光学干渉構造を含むカソードについて記載する出願人のＰＣＴ出願ＷＯ２００５／０７１７７１（その全文が引用文献として本明細書に組み込まれる）を含み、多くの上面構造が記載されてきた。
【０００８】
上面発光型ＯＬＥＤ構造の実施例
図１ｃには、上面発光型アクティブマトリックスＯＬＥＤディスプレイの断面図１００が示されている（例示のために、簡略化されている）。
【０００９】
この実施例において、ディスプレイは、駆動回路が形成される複数のポリシリコン及び／又は金属及び絶縁層１０４を支持するガラス又はプラスチック基板１０２を有する。この層の組み合わせの上部層は、絶縁及び不動態酸化物層（ＳｉＯ2）から構成され、その上にアノード層が積層される。このアノードはプラチナ層のような従来の金属層から構成される。ディスプレイが上面発光型であるとき、不透明基板、例えば、スチールを採用することができる。
【００１０】
ＯＬＥＤ材料１０８の１又は２以上の層がアノード１０６上に、例えば、スピンコートとこれに続くパターニング、又はインクジェット系積層プロセスを使用した選択的積層によって積層される（例えば、ＥＰ０８８０３０３又はＷＯ２００５／０７６３８６参照）。ポリマー系ＯＬＥＤの場合、層１０８は正孔輸送層１０８ａ及び発光ポリマー（ＬＥＰ）電子発光層１０８ｂから構成される。電子発光層は、例えば、ＰＰＶ（ポリ（ｐ−フェニレンビニレン））及び正孔輸送層から構成され、これはアノード層の正孔エネルギーレベルを適合する助けをし、電子発光層は、例えば、ＰＥＤＯＴ：ＰＳＳ（ポリスチレンスルフォネートがドーピングされたポリエチレン−ジオキシチオフェン）から構成される。
【００１１】
多層カソード１１０はＯＬＥＤ材料１０８を覆い、上面発光型装置においては、装置が放射するように設計された波長において少なくとも部分的に透明である。ポリマーＬＥＤにおいては、カソードは好ましくは３．５ｅＶ未満の仕事関数を有し、低仕事関数を有する第一層、例えば、カルシウム、マグネシウム又はバリウムのような金属、及び効率的な電子注入を提供するＬＥＰ層１０８ｂに隣接する第二層、例えば、フッ化バリウム又は他の金属のフッ化物若しくは酸化物から構成される。カソード上面層（ＬＥＰから最も遠い層）は金又は銀のような高導電性金属の薄膜から構成される。厚さ、５０ｎｍ未満、より好ましくは２０ｎｍ未満を有する金属層は、シートの抵抗が好ましくは１００オーム／□未満、より好ましくは３０オーム／□未満に低く保たれることが好ましいが、十分に光学的に透明であることが分かった。カソード層は装置の側面の接続から取られるカソード線を形成するために使用される。いくつかの配列において、アノード、ＯＬＥＤ材料及びカソード層は、例えば、基板の平面に対して約１５°の角度でポジ型又はネガ型フォトレジストから形成されるバンク１１２のようなバンク（又はウェル）によって分離される（図１においては、これらは表示のわかりやすさのためより急な角度で示されている）。
【特許文献１】国際公開２００５／０７１７７１号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上面発光型ＯＬＥＤ構造において追加の機能の組み込みを容易にすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第一の側面によれば、アクティブマトリックス有機電気−光装置であって、複数の画素を有し、画素インターフェース回路及び前記画素インターフェース回路を覆う有機材料を有する基板から構成され、前記装置の少なくとも一部の上では、前記画素の少なくとも一つの下の領域が前記画素インターフェース回路によって不完全に占められるように前記画素インターフェース回路が前記画素に関してずらされて配列されており、前記装置の追加の回路が前記画素インターフェース回路によって不完全に占められる領域において形成される装置を提供する。
【００１４】
本発明の発明者らは、上面発光型ディスプレイに使用される一般的なタイプの構造において、アクティブマトリックス駆動回路は追加の回路のためのスペースを作るために空間的に相殺されることを認識した。この追加の画素非対応回路は、上面発光型ディスプレイにおいて、画素及びその駆動回路の正確な配置という要求が少ないという利点をとりながら、ＯＬＥＤディスプレイの機能を追加し及び／又は特性を改良するために使用される。したがって、追加の機能は、例えば、プログラム時間を短縮するための信号（電圧）の上昇又は再生成、キャリブレーション回路又は検出補回路のような特性サンプル回路、又は光検出回路又は接触反応型ディスプレイを提供するための接触センサーを駆動する回路から構成される。したがって、いくつかの好ましい実施態様において、追加の回路は少なくとも一つの半導体装置を含むアクティブ回路から構成される。
【００１５】
いくつかの好ましい実施態様において、有機電気−光装置は、上面発光型アクティブマトリックスＯＬＥＤ装置、ＯＬＥＤ材料から構成される画素インターフェース回路上の有機材料から構成される。このような実施態様において、インターフェース回路は好ましくは画素駆動回路から構成される。しかしながら、この概念の応用は上面発光型アクティブマトリックスＯＬＥＤ構造に限定されず、他のタイプの上面発光型電子発光構造だけでなく他の同様の構造に関連して、例えば、（これに限定されずに）光起電（ＰＶ）装置構造及びセンサー構造にも導入することができる。
【００１６】
好ましくは、インターフェース駆動回路は、一対の隣接する画素の下の領域がこの回路で不完全に占められるように、画素に関してずれて位置する。実施態様において、インターフェース又は駆動回路により不完全に占められる領域は、ディスプレイの領域を横切って規則的な間隔で、例えば、それぞれ画素の一群に対応して提供される。次いで、追加の回路は共有されるインターフェース駆動回路、例えば、前記画素の一群に駆動信号を供給するためのものから構成される。例えば、前記共有される回路は、ディスプレイの行及び／又は列のためのデータラインに沿って間隔をおいて供給される。実施態様において、これはディスプレイの外観において望ましくない形成物を生じさせないで実行されることがわかる。
【００１７】
共有される駆動回路は単一の再生成回路から構成されることができる。特に、アクティブマトリックス駆動回路又はＯＬＥＤディスプレイ画素はしばしば電流制御され（これは、ディスプレイからの直線状の応答を得ることを容易にするため）、したがって、画素のためのアクティブマトリックス駆動回路は電流駆動回路から構成される。より特定的には、この電流駆動回路は行又は列データライン上の電流によってプログラム可能であり、アクティブマトリックス画素自体が電流ミラー又は他の電流スケーリング回路若しくは配列を組み込まなければ、プログラム回路は少なくともＯＬＥＤ電流に対するオーダーで応答する。しかしながら、ＯＬＥＤ画素電流は少なくてよく、例えば１μＡのオーダーである。他の配列（後述する）において、ＯＬＥＤ画素電流は、画素に連結されるフォトダイオードを通過する電流（劣化を補償するための）によって部分的に規定され、この場合フォトダイオードの光子効率は１％のオーダーであり、プログラム電流は１０ｎＡのオーダーである。しかしながら、非常に少ない電流に伴う問題は、データライン容量及び／又は漏電電流は画素が駆動されるプログラム電流に重要な影響を与えることである。したがって、いくつかの好ましい実施態様において、共有される駆動回路は一単位未満の駆動信号の増加、特に電流駆動信号の弱化又は低減を提供する。例えば、共有される駆動回路は非増幅電流ミラーから構成される。この方法において、相対的に大きな電流駆動信号は画素データライン上に供給され、（好ましくは）駆動される画素に物理的に近い位置で低減される。
【００１８】
いくつかの好ましい実施態様において、特に、追加の回路が連結される画素の一群の画素を制御するとき、追加の回路（例えば、共有された駆動回路）を選択又は動作可能にするために、追加の回路はセレクト又はイネーブル回路を含む。いくつかの好ましい実施態様において、追加の回路は、例えば、共有された駆動回路の場合、前記追加の（共有された駆動）回路が連結される一群の画素を駆動するための駆動信号を保存するために、記憶素子を有する。
【００１９】
付加的に又は代替的に、追加の回路は、例えば、接触感知ディスプレイを提供するための光又は接触センサーを有する。
【００２０】
関連する側面において、本発明は画素ディスプレイを駆動する方法であって、前記ディスプレイは画素のディスプレイデータを書き込むためのデータラインをそれぞれ有する複数のアクティブマトリックス画素を有し、前記データラインは前記ディスプレイの複数の画素を駆動するために共有され、前記共有されたデータラインによって駆動される画素は一群に割り当てられ、各群は、複数の画素を含み、前記共有されたデータラインから画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために、前記共有されたデータライン及び前記群の各画素に接続されるそれぞれの群データ駆動回路を有し、前記方法は、前記各群の第一の画素を順番に駆動する工程、及び次いで前記各群の第二の画素を順番に駆動する工程を含む方法を提供する。
【００２１】
好ましくは、前記方法は、各群の各画素を駆動する工程、各群を順番に駆動する工程、及び各群について、各群の各画素を順番に駆動する工程を含む。このようにして、前記共有されたデータラインに連結された全ての群におけるすべての画素がアドレスされる。
【００２２】
いくつかの好ましい実施態様において、前記共有されたデータラインは前記ディスプレイの行または列データラインを含む。カラーディスプレイの実施態様において、前記画素は色サブ画素、特に同じ色、例えば、赤、緑又は青色を有する。
【００２３】
好ましくは、前記駆動は、他の群が選択される間に一つの群中の画素が駆動され画素データが書き込まれる（及び保存される）ように、各群の画素の駆動信号を保存する工程を含む。したがって、前記方法は、第一の群、特にこの群内の画素に書き込む工程、及び次いで、この第一の群（または群内の画素）が他の群が書き込まれるまで待つ工程を含む。このようにして、この方法の実施態様において、いわゆるｎ群において、各画素はファクターｎによって延長されるプログラム時間を有する。
【００２４】
上記のように、いくつかの好ましい実施態様において、画素の駆動は、群駆動回路を使用して前記共有されたデータライン上の駆動信号をバッファーする工程、及び前記バッファーされた信号により画素を駆動する工程を含む。これは、より長い書き込みサイクルプログラム時間がデータライン容量のレベルを減らすので、ディスプレイが大きくなるほど有利である。実施態様において、バッファーする工程は、前記電流駆動回路への電流駆動信号のレベルを減少させる工程、例えば、電流ミラー回路を使用して前記駆動信号のレベルを非増幅する工程を含む。このようにして、データライン電流は十分に大きく、アクティブマトリックス画素駆動回路への電流駆動より、例えば、１０、５０又は１００のファクターより大きい。画素のいわゆる１０、５０又は１００群の使用に関連して、１０2〜１０4のファクターによる改良が達成される。
【００２５】
好ましくは、群データ駆動回路は、前記回路によって駆動される群中の画素に隣接して配置される。好ましくは、上述したように、群の画素のアクティブマトリックス駆動回路は、前記群の画素のためのアクティブマトリックス回路に沿って前記ディスプレイ中に含まれる。
【００２６】
前記方法のいくつかの好ましい実施態様において、前記ディスプレイはフラットパネルディスプレイ（チップタイプのディスプレイとは対照的に、通常、結晶シリコン上に製造されず、通常２ｃｍ又は５ｃｍの対角線）を有する。好ましくは、このディスプレイは上面発光型アクティブマトリックスＯＬＥＤディスプレイから構成される。
【００２７】
さらに関連の実施態様において、この発明は画素ディスプレイであって、前記ディスプレイは前記画素に対してそれぞれ表示データを書き込むためのデータラインを有する複数のアクティブマトリックス画素を有し、前記データラインは前記ディスプレイの複数の画素を駆動するために共有され、前記共有されたデータにより駆動される画素は群に割り当てられ、各群は、複数の画素から構成され、前記共有されたデータライン及び前記共有されたデータラインからの画素駆動データを受信し、前記画素駆動データに応答する前記群の選択された画素を駆動するために前記群の各画素に接続されるそれぞれの群データ駆動回路を有するディスプレイを提供する。
【発明を実施するための最良の形態】
【００２８】
本発明のこれら及び他の側面は、図面を参照して、例示の目的で記載される。
【００２９】
図２を参照すると、これは本発明の上面発光型アクティブマトリックスＯＬＥＤディスプレイの実施例を示し、図において、図１における同じ要素は同じ番号で示されている。図２の構成において、アクティブマトリックス画素駆動回路は、前記画素駆動回路によって不完全に占められ、その代り、前記画素駆動回路の間の追加の回路によって占められる領域１６を残すように、画素に対してずらされていることがわかる。
【００３０】
図２において、実際の回路は図１ｃの層１０４に類似した連続層の一部として製造されるが、アクティブマトリックス画素駆動回路及び追加の回路がブロックとして模式的に図示されている。典型的な画素ピッチは、（図示されるように）モノクロディスプレイにおける３００μｍのオーダーであり、ＲＧＢカラーディスプレイにおいては５０μｍ〜１００μｍのオーダーである。図示されるように、画素駆動回路は領域が画素領域未満であり、これは余分なスペースを提供し、画素に関して画素駆動回路をシフトすることにより、例えば５画素から２０画素、約１０画素程度の距離を超えて駆動し、図示されるように十分に余分なスペースが生成される。画素の間のスペースは図示されるように追加の回路のために生成される。駆動回路が有機薄膜トランジスタ（ＴＦＴ）又はＬＴＰＳ（低温ポリシリコン）上に形成されるトランジスタから構成される場合、すなわち、アモルファスシリコン上にアクティブマトリックス回路が製造される場合、ＴＦＴは通常ｎ−タイプである。
【００３１】
図２の追加の回路は、多くの異なる機能を有し、そのいくつかの例の詳細は下記に示される。
【００３２】
第１の例は、電流プログラム画素回路に関するものである。ここで、信号は非常に小さく、通常データラインに非常に多くの（例えば、１０２４）接続があるので、漏電は問題を生じさせることになり得る。したがって、代替として、画素回路（例えば、１６回路、又は３２回路）の部分集合にデータ信号を再生成する信号生成回路のより少ない数（例えば、３２）にデータラインが接続されることができる。これは、漏電のより少ない流出により多数の画素回路（３２×３２＝１０２４）のアドレスを容易にする。この関係は、より大きな電流がより多くの再生成回路（例えば、１２８回路）に分配され、非対照的である。次いで、非増幅電流ミラーが信号をより少ない数の（例えば、８）画素回路に分配するために導入される。
【００３３】
次に、第２の関連の例について述べる。いくつかの提案された画素駆動回路は非常に複雑な設計を有するが、通常多くの要素がプログラムの期間のみに使用される、したがって、画素駆動回路のプログラム部分は多くの画素の間で共有される。しかしながら、例えば、要求の整合のために、この共有された回路をディスプレイパネルの端部に位置させることはしばしば非実用的であることがわかる。したがって、有利には、この回路は追加の回路として画素回路の間に、特に局地的に位置された少数の画素回路の間に共有される。このような共有された回路は、ディスプレイ全体にわたって一定の間隔で分配される。
【００３４】
第３の例においては、追加の回路は光感知回路から構成される。これは、例えば、指又は針によって、発光画素からディスプレイに向けて反射される光を検出するために、すなわち接触感知機能を付加するために使用され得る。追加的に、又は代替的に、このような光感知回路は、例えば、ディスプレイが環境に適切な輝度で駆動するように制御されるように、背面の照明のための検出器として機能し得る。追加的に又は代替的に、このような光感知回路はＯＬＥＤ、より特定的には、カラーＯＬＥＤの１又は２以上の異なる色の画素からの光出力を、例えば、劣化を補償するために測定するために、導入される。
【００３５】
アクティブマトリックスディスプレイのデータ駆動構造
図３ａは、電圧制御されたアクティブマトリックス画素回路１５０の例を示す。回路１５０がディスプレイの各画素に供給され、接地１５２、Ｖｓｓ１５４、行選択１２４及び列データ１２６バスバーが画素を相互接続して供給される。したがって、各画素は電力及び設置接続を有し、各行の画素は共通の行選択ライン１２４を有し、各列の画素は共通の列データラインを有する。
【００３６】
各画素は、接地と電力ライン１２８及び１５４の間にトランジスタ１５８有して直列接続されるＯＬＥＤ１５２を有する。駆動トランジスタ１５８のゲート接続１５９は蓄積容量１２０に接続され、制御トランジスタ１２２は、行選択ライン１２４の制御のもとゲート１５９を列データライン１２６に接続する。トランジスタ１２２は、行選択ライン１２４が達成されるとき列データライン１２６をゲート１５９と容量１２０に接続する薄膜電界効果トランジスタ（ＦＥＴ）である。次いで、スイッチ１２２がオンとなるとき、列データライン上の電圧が容量１２０に蓄積される。この電圧は、駆動トランジスタ１５８へのゲート接続の及びオフ状態におけるスイッチトランジスタ１２２の高いインピーダンスのため、少なくともフレーム更新期間の間容量に保持される。
【００３７】
駆動トランジスタ１５８は通常ＴＦＴトランジスタであり、このトランジスタのゲート電圧からしきい値電圧を除去した値に依存する（ドレイン−ソース）電流を通過させる。したがって、ゲート結節１５９における電圧はＯＬＥＤを通過する電流及びこれによってＯＬＥＤの輝度を制御する。
【００３８】
電圧制御された図３ａの回路は、特に、ＯＬＥＤ発光は印加電圧に非線形的に依存するために多くの欠点を有し、ＯＬＥＤからの光出力はそれが通過する電流に比例するため、電流制御が好ましい。図３ｂ（図３ａの同じ番号の要素は同じ参照番号で示される）は、電流制御を導入する図３ａの回路と異なる回路を示す。より特定的には、電流生成器１６６で設定される（列）データライン上の電流は、薄膜トランジスタ（ＴＦＴ)１６０を通過する電流を「プログラムし」、この電流はトランジスタ１２２ａがオンのときトランジスタ１６０及び１５８は電流ミラーを形成するので、ＯＬＥＤ１５２を通過する電流を順番に設定する。図３ｃは、他の異なる回路を示すが、フォトダイオードを通過する電流を設定することによって、データライン中の電流が（画素駆動回路が選択されるとき）ＯＬＥＤからの光出力をプログラムするように、ＴＦＴ１６０がフォトダイオード１６２によって交換される。
【００３９】
出願人の出願であるＷＯ０３／０３８７９０から取った図３ｄは、電流制御画素駆動回路の他の例を示す。この回路において、電流生成器１６６、例えば、参照電流シンクを使用してＯＬＥＤ駆動トランジスタ１５８のドレインソース電流を設定することにより、及びこのドレイン−ソース電流に必要とされる駆動トランジスタゲート電圧を監視することにより、ＯＬＥＤを通過する電流は設定される。したがって、ＯＬＥＤ１５２の輝度は参照電流シンク１６６の流れ込む電流Ｉcolによって決定される。この電流Ｉcolは、調整可能であり、画素がアドレスされるために望ましく設定される。加えて、他のスイッチングトランジスタ１６４が駆動トランジスタ１５８とＯＬＥＤ１５２の間に接続される。一般的に、１つの電流シンク１６６が各列データラインに供給される。図３ｅは図３ｄの回路と異なる回路を示す。
【００４０】
電流駆動マトリックス画素回路によって共有される問題は、しばしばある場合であるが、特に大きなディスプレイにおいて、画素「プログラム」電流が小さい漏電及び／又はデータライン容量が支配的である場合である。１つの解決策は、各画素駆動回路中に非増幅電流ミラーを組み込むことであるが、これはスペースを要し、容量を超えるには十分な利点を提供しない。
【００４１】
図４ａは、画素群のバッファー４００が、データライン４０２に沿って規則的な間隔、例えば、１０画素毎に含まれるＯＬＥＤディスプレイ構造の模式図を示す。この群のバッファーは、図２に示される追加の回路１６としてディスプレイに物理的に組み込まれる。各群のバッファー４００は、好ましくは電流非増幅を提供し、例えば、１０の要因によって１０の要因のデータライン容量の影響への低下を効率的に提供する。各群のバッファー４００は一組の画素駆動回路４０４を駆動し、したがって、好ましくは、それが連結される群の画素として別々に又は同時に選択されるように、各群のバッファーは選択ラインを含む。
【００４２】
いくつかの好ましい実施態様において、各バッファー回路４００は、その回路が選択され、ディスプレイデータライン４０２上の値、特に、画素駆動回路をプログラムするための電流値を蓄積するように、蓄積容量のような記憶素子を有する。これは各画素駆動回路４０４のプログラム時間を増加させる。例えば、データラインに沿った画素が１０の群に分割される場合、画素プログラム時間における１０の因子の増加が達成され、この例において、ノイズ源の全体の増加と約１００の容量を提供する。
【００４３】
図４ｂは、データラインの沿った画素のプログラムのタイミングを図示しており、画素のプログラム時間がいかに増加するかを示している。図４ｂの例において、それぞれ３つの画素を有する、画素の３つの群が存在する。データラインに沿った画素は、図４ｂのｙ軸上の表示に直線的に対応して表示されている。画素が書き込まれる順番は丸で示されている。すなわち、ディスプレイのライン番号は図４ｂの横軸に示されている。したがって、群のバッファー４００は記憶素子を組み込むため、第１群のバッファーは書き込まれ、これにおけるデータは、データを群１の画素のもう一回書き込むまで保持された（群のバッファー２及び３が書き込まれる間）。このようにして、実施例において、３つの群の画素があり、各画素のプログラムのための時間は３の要因によって延伸される。示されるように、バッファーは第一の休止期間の間に書き込まれ、連結された画素は次回の休止期間にプログラムされる。あるいは、画素及びその連結されたバッファーは同時に書き込まれる。好ましい実施例において、図４ａで示されるバッファー及び画素選択ラインは、例えばコントローラー（図示しない）により、例えば、画素１選択ラインが図４ｂ中の画素１バーで示される期間中、図４ｂで示されるタイミング図により駆動される。
【００４４】
図４ｃは、群のバッファー４００を駆動するために導入されるセレクトライン及び記憶素子を有する非増幅電流回路の例を図示する。非増幅は、示されるように、電流ミラーの２つのトランジスタの相対的な大きさを制御することによって図４ｃの回路において達成される。
【００４５】
図５ａ〜５ｃを参照すると、図２で示されるタイプのディスプレイ中の含まれる追加の回路の他の例を示す。図５ａは、セレクトラインにより選択され、連結されたデータライン上に光感知信号を提供するフォトダイオードを示す。作動においては、図５ｂの回路において、電圧が蓄積容量及びフォトダイオードに書き込まれ、次いで、これは、その後の時点において、フォトダイオードによる蓄積容量の放電の程度及びフォトダイオードにより受領される光（の総量）に依存する電圧の変化を決めるために、読み込まれる。
【００４６】
図５ｃは、ＴＦＴがディスプレイのカソードラインに接続されるソース／ドレイン接続の１つを有する接触感知回路の単純な例を示し（図１ｃと比較）、この図においては、カソードがディスプレイの正面に向かっていることがわかる。図５ｃのＴＦＴが選択されると、例えば、図示されるように、カソードラインと使用者の指の間の容量を検出するために、この回路が使用される。
【００４７】
本発明は上面発光型アクティブマトリックスＯＬＥＤ構造を参照して説明されてきたが、この技術は、同様のＰＶ構造にも応用できる。他の多くの有効な代替があり得ることは当業者に自明である。本発明は、記載された実施態様に限定されるものではなく、本発明の特許請求の範囲の範囲内の当業者に自明な改良も含むものと理解されよう。
【図面の簡単な説明】
【００４８】
【図１ａ】底面発光型ＯＬＥＤディスプレイの模式図を示す。
【図１ｂ】上面発光型ＯＬＥＤディスプレイの模式図を示す。
【図１ｃ】上面発光型アクティブマトリックスＯＬＥＤディスプレイ１００の一部断面図を示す。
【図２】本発明の上面発光型アクティブマトリックスＯＬＥＤディスプレイの実施例を示す。
【図３ａ】アクティブマトリックス画素駆動回路の例を示す。
【図３ｂ】アクティブマトリックス画素駆動回路の例を示す。
【図３ｃ】アクティブマトリックス画素駆動回路の例を示す。
【図３ｄ】アクティブマトリックス画素駆動回路の例を示す。
【図３ｅ】アクティブマトリックス画素駆動回路の例を示す。
【図４ａ】図２の上面発光型ＯＬＥＤディスプレイのための駆動信号バッファー回路を示す。
【図４ｂ】図４ａの構造のための駆動信号タイミング図を示す。
【図４ｃ】図４ａの構造に使用するために記憶素子を含む、選択可能な非増幅電流ミラー回路を示す。
【図５ａ】光感知回路の第１の例を示す。
【図５ｂ】光感知回路の第２の例を示す。
【図５ｃ】接触感知回路の例を示す。
【符号の説明】
【００４９】
１０    基板
１２    駆動回路
１４    ＯＬＥＤ画素
１６    追加の回路
１００  上面発光型アクティブマトリックスＯＬＥＤディスプレイ
１０２  プラスチック基板
１０４  絶縁層
１０６  アノード層
１０８ａ  正孔輸送層
１０８ｂ  電子発光層
１１０  カソード
１１２  バンク
１２０  蓄積容量
１２２  制御トランジスタ
１２２ａ  トランジスタ
１２４  行選択ライン
１５２  接地ライン
１５４  電力ライン
１５８  駆動トランジスタ
１５９  ゲートノード
１６０  トランジスタ
１６２  フォトダイオード
１６４  スイッチングトランジスタ
１６６  参照電流シンク
４００ａ  群バッファー
４００ｂ  群バッファー
４００ｃ  群バッファー
４０２    ディスプレイデータライン
４０４    一組の画素駆動回路
【図１ａ】
2009543104.tif 000003
【図１ｂ】
2009543104.tif 000004
【図１ｃ】
2009543104.tif 000005
【図２】
2009543104.tif 000006
【図３ａ】
2009543104.tif 000007
【図３ｂ】
2009543104.tif 000008
【図３ｃ】
2009543104.tif 000009
【図３ｄ】
2009543104.tif 000010
【図３ｅ】
2009543104.tif 000011
【図４ａ】
2009543104.tif 000012
【図４ｂ】
2009543104.tif 000013
【図４ｃ】
2009543104.tif 000014
【図５ａ】
2009543104.tif 000015
【図５ｂ】
2009543104.tif 000016
【図５ｃ】
2009543104.tif 000017
【国際調査報告】
2009543104.tif 000018
2009543104.tif 000019