(57)【要約】  第１および第２の電力スイッチを有する、スイッチング・レギュレータである。第１の電力スイッチは、直列に接続された少なくとも２つのトランジスタを有し、これらのトランジスタは、それらの端子間で、レギュレータの入力電圧よりも低い、第１の最高電圧を有する。これらのトランジスタは、それらが接続されている点において少なくとも第１のノードを有し、第１の制御回路が第１のノードにおける電圧を制御し、それによって第１の電力スイッチのトランジスタの端子間の電圧が、第１の最高電圧を超えないようにされる。第２の電力スイッチは、直列に接続された少なくとも２つのトランジスタを有し、これらのトランジスタは、それらの端子間で、入力電圧よりも低い最高電圧を有する。これらのトランジスタは、それらが接続される点において少なくとも第２のノードを有し、第２の制御回路が第２のノードにおける電圧を制御し、それによって第２の電力スイッチのトランジスタの端子間の電圧が、第２の最高電圧を超えないようにされる。
2009518730.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を有すると共に、
直列に接続された少なくとも２つのトランジスタであって、該トランジスタの２つが接続されている点において、少なくとも第１のノードを有する、少なくとも２つのトランジスタ、および
第１の電力スイッチがオフにされた場合に、前記第１のノードにおける電圧を第１の中間電圧に設定する、少なくとも第１の制御回路
を含む、第１の電力スイッチ（ＨＳＰＳ）と、
直列に接続された少なくとも２つのトランジスタであって、該トランジスタの２つが接続されている点において、少なくとも第２のノードを有する、少なくとも２つのトランジスタ、および
第２の電力スイッチがオフにされた場合に、前記第２のノードにおける電圧を第２の中間電圧に設定する、少なくとも第２の制御回路
を含む、第２の電力スイッチ（ＬＳＰＳ）と、
を備えるスイッチング・レギュレータ。
【請求項２】
前記第１の電力スイッチが、前記スイッチング・レギュレータの入力と第３のノードとの間に接続されると共に、前記第２の電力スイッチが、共通電圧と前記第３のノードとの間に接続されていることを特徴とする、請求項１に記載のスイッチング・レギュレータ。
【請求項３】
前記第１の制御回路は、前記第１の電力スイッチの前記直列接続されたトランジスタの内の１つの、ゲート端子とソース端子とを接続するスイッチを備えることを特徴とする、請求項１または２に記載のスイッチング・レギュレータ。
【請求項４】
前記第２の制御回路は、前記第２の電力スイッチの前記直列接続されたトランジスタの内の１つの、ゲート端子とソース端子とを接続するスイッチを備えることを特徴とする、請求項３に記載のスイッチング・レギュレータ。
【請求項５】
前記第１の電力スイッチ（ＨＳＰＳ）の前記直列接続されたトランジスタが、それらの端子間で、前記スイッチング・レギュレータの前記入力電圧よりも低い、第１の最高許容電圧を有すること、および前記第１の中間電圧は、前記第１の最高許容電圧を差し引いた前記入力電圧以上であることを特徴とする、請求項１ないし４のいずれかに記載のスイッチング・レギュレータ。
【請求項６】
前記第２の電力スイッチ（ＬＳＰＳ）の前記直列接続されたトランジスタが、それらの端子間で、前記スイッチング・レギュレータの前記入力電圧よりも低い、第２の最高許容電圧を有すること、および前記第２の中間電圧は、前記第２の最高許容電圧以下であることを特徴とする、請求項５に記載のスイッチング・レギュレータ。
【請求項７】
前記第１の中間電圧は、前記第２の中間電圧を差し引いた前記入力電圧に等しいことを特徴とする、請求項６に記載のスイッチング・レギュレータ。
【請求項８】
前記第１の電力スイッチ（ＨＳＰＳ）の前記直列接続されたトランジスタの１つが、切換えが行なわれるゲート端子を有し、前記第１の電力スイッチ（ＨＳＰＳ）の前記直列接続されたトランジスタの別の１つは、切換えが行なわれないゲート端子を有することを特徴とする、請求項１ないし７のいずれかに記載のスイッチング・レギュレータ。
【請求項９】
前記第１の制御回路が、前記第１の電力スイッチ（ＨＳＰＳ）の前記切換えなしの直列接続されたトランジスタの、ゲート端子をソース端子に接続するスイッチを備えることを特徴とする、請求項８に記載のスイッチング・レギュレータ。
【請求項１０】
前記第１の電力スイッチ（ＨＳＰＳ）が、直列に接続された２つのトランジスタ（ＭＰ１、ＭＰ２）を備え、前記第１のトランジスタ（ＭＰ１）のゲート端子は、前記入力電圧と前記第１の中間電圧との間で切り換えられ、前記第２のトランジスタ（ＭＰ２）のゲート端子は、前記第１の中間電圧に固定されており、
前記第１の制御回路は、前記第１のノードを前記第１の中間電圧に電気的に接続する、トランジスタを備えることを特徴とする、請求項１ないし９のいずれかに記載のスイッチング・レギュレータ。
【請求項１１】
前記第２の電力スイッチ（ＬＳＰＳ）が、直列に接続された２つのトランジスタ（ＭＮ１、ＭＮ２）を備え、前記第１のトランジスタ（ＭＮ１）のゲート端子は接地と前記第２の中間電圧との間で切り換えられ、前記第２のトランジスタ（ＭＮ２）のゲート端子は、前記第２の中間電圧に固定され、
前記第２の制御回路は、前記第２のノードを前記第２の中間電圧に電気的に接続する、トランジスタを備えることを特徴とする、請求項１０に記載のスイッチング・レギュレータ。
【請求項１２】
請求項１から１０のいずれかのスイッチング・レギュレータと、
該スイッチング・レギュレータのそれぞれの電力スイッチのトランジスタの少なくとも１つを切り換えるための信号を供給する、制御信号発生器と、
前記第１および第２の中間電圧を供給する、内部電源と
を備える電源回路。
【請求項１３】
請求項１から１０のいずれかのスイッチング・レギュレータと、
該スイッチング・レギュレータのそれぞれの電力スイッチのトランジスタの少なくとも１つを切り換えるための信号を供給する、制御信号発生器と、
前記第１および第２の中間電圧を供給する、内部電源と
を備えるオーディオ電力増幅器回路。
【請求項１４】
入力電圧を有するスイッチング・レギュレータを動作させる方法において、前記スイッチング・レギュレータは、直列に接続された少なくとも２つのトランジスタをそれぞれが有する、第１および第２の電力スイッチ（ＨＳＰＳ、ＬＳＰＳ）を含み、前記トランジスタは、その端子間で、前記入力電圧よりも低い最高許容電圧を有し、前記第１の電力スイッチ内のトランジスタが、前記トランジスタの２つが接続されている点において、第１のノードを有すると共に、前記第２の電力スイッチ内のトランジスタが、前記トランジスタの２つが接続されている点において、第２のノードを有する方法であって、
前記第１の電力スイッチがオフにされているときに、前記第１の電力スイッチのトランジスタの端子間の電圧が前記最高許容電圧を超えないように、前記第１のノードにおける電圧を、第１の中間電圧に設定するステップと、
前記第２の電力スイッチがオフにされているときに、前記第２の電力スイッチのトランジスタの端子間の電圧が前記最高許容電圧を超えないように、前記第２のノードにおける電圧を、第２の中間電圧に設定するステップと、を含む方法。
【請求項１５】
前記第１の中間電圧が、前記第１の最高許容電圧を差し引いた前記入力電圧以上であることを特徴とする、請求項１４に記載の方法。
【請求項１６】
前記第２の中間電圧が、前記第２の最高許容電圧以下であることを特徴とする、請求項１４または１５に記載の方法。
【請求項１７】
前記第１の中間電圧が、前記第２の中間電圧を差し引いた前記入力電圧に等しいことを特徴とする、請求項１４から１６のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低電圧トランジスタを使用して構成された高電圧電力スイッチに関する。特に、本発明は、第１および第２の電力スイッチを有し、各電力スイッチは直列に接続された少なくとも２つのトランジスタを有する、スイッチング・レギュレータに関する。
【背景技術】
【０００２】
半導体製造技術は、マイクロコントローラ類、デジタル・シグナル・プロセッサ類、メモリ類などのデジタル回路によって促進される。これらの回路を使用するシステムは、より高度化かつ複雑化されつつあり、それらの性能はますます向上すると共に、より多くの機能が追加されつつあり、より多くのトランジスタを１チップ上に集積すること、およびより高い計算機能力が要求されている。コストを低減しながら、これらの要求に対応するために、半導体デバイス製造業者は、トランジスタ寸法を低減し、単一シリコン・ウェハ上により多くのトランジスタを詰め込むために、ますます小型の幾何学配置をその半導体プロセスに導入してきた。
【０００３】
より小型の幾何学配置には、これらの回路に対する供給電圧における対応する低減が必要となる。しかしながら、充電式電池電圧はおおむね変化がないままである。例えば、現在利用可能な９０ｎｍおよび６５ｎｍ標準ＣＭＯＳプロセスの供給電圧は１．２Ｖまで低下したのに対して、完全充電されたリチウム・イオン電池パックの電圧は、最高５．０Ｖのままである。このような供給電圧における不整合によって、システム設計における問題が生じて、マイクロコントローラを電池によって直接、給電することを妨げている。このジレンマを回避するアプローチは、専用のスイッチング・レギュレータまたは電圧レギュレータを使用して、電池電圧をマイクロコントローラに対する所要の供給電圧に変換することである。
【０００４】
電力スイッチは、スイッチング・レギュレータを設計する上での重要構成要素である。これらの電力スイッチはオン、オフにされるので、ＤＣ−ＤＣ変換が高い電力効率で実行される。図１Ａは、基本的な降圧［step-down］スイッチング・レギュレータ（１０）の回路図を示す。この回路は高圧側電力スイッチ（ＨＳＰＳ：high-side power switch）、低圧側電力スイッチ（ＬＳＰＳ：low-side power switch）、インダクタ（Ｌ）、キャパシタ（Ｃ）、ならびにコントローラ／ドライバ回路（１２）を含む。高圧側電力スイッチは、ｐ型トランジスタとし、低圧側電力スイッチは、ｎ型トランジスタとしてもよい。
【０００５】
１回の変換サイクルは、２つの動作モードからなる。最初に、ＨＳＰＳがオンにされ、ＬＳＰＳがオフにされて、その結果として、電池電圧（Ｖｂａｔ）がインダクタの左端子に印加されて、インダクタを通過して流れる電流が増加する。次いで、ＨＳＰＳがオフにされる。同時に、ＬＳＰＳがオンにされて、このときには減少しつつあるインダクタ電流の経路が提供される。インダクタおよびキャパシタは、ローパス・フィルタを形成し、その結果として、負荷にかかる変換されたロー電圧［low voltage］（Ｖｌｏａｄ）は、小さな脈動［ripple］を除いて、かなり一定のままとなる。このプロセスはサイクル毎に繰り返す。２つの電力スイッチＨＳＰＳおよびＬＳＰＳが接続されている中間点における電圧（ＶＭ）も、図１Ａに示されている。図１Ｂは、スイッチング・レギュレータの数サイクルに対する、中間点電圧（ＶＭ）における変動を示す。両方の電力スイッチは、スイッチング・レギュレータへの入力電圧、すなわち電池電圧（Ｖｂａｔ）までの電圧に耐えることができなくてはならない。
【０００６】
現状では、セルラー電話やＭＰ３プレーヤーなどの最も広範に使用されている携帯式または手持ち式の電子デバイス用の電池タイプは、リチウム・イオン電池である。通常、完全充電されたリチウム・イオン電池パックは、最高５Ｖの電圧に達する。電池が放電するにつれて、その電圧は低下し、最低許容電圧は約３．０Ｖである。明らかに、図１Ａのスイッチング・レギュレータ内の２つの電力スイッチは、５Ｖに耐えなければならない。しかしながら、現在の最新の６５ｎｍプロセス技術におけるＣＭＯＳトランジスタの最高許容電圧は、２．５Ｖにすぎない。
【０００７】
現在、レギュレータ類はスタンドアローン集積回路として利用可能であり、それらの製造には、高圧半導体プロセスを必然的に伴う。そのようなプロセスとしては、バイポーラプロセスおよびバイポーラＣＭＯＳ（ＢｉＣＭＯＳ）プロセスがある。さらに、様々な他の高圧ＣＭＯＳプロセスが開発されているが、それらは、標準ＣＭＯＳプロセスよりも使用するのが一般により高価であり、マイクロプロセッサやＤＳＰには使用されない。別の従来式解決策は、拡張ドレイン［extended drain］を備えるＭＯＳトランジスタを使用することであった。しかしながら、そのような拡張ドレインを備えるデバイスは、それらを使用可能とする前に特性を決定しなければならない。別の欠点は、拡張ドレインはドレイン−ソース間電圧［drain-to-source voltage］を増加させることができるだけであり、これに対して最大ゲート−ソース間電圧および最大ゲート−ドレイン間電圧は影響を受けず、問題が残る。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、標準６５ｎｍＣＭＯＳプロセスを使用して製造される高電圧電力スイッチを実現する方法を提供することによって、これらの問題に対処することを探求する。これらの提案されたスイッチは、クラスＤオーディオ用電力増幅器にも使用することができる。
【課題を解決するための手段】
【０００９】
本発明によれば、第１および第２の電力スイッチを有するスイッチング・レギュレータが提供される。第１の電力スイッチは、直列に接続された少なくとも２つのトランジスタを有し、これらのトランジスタは、トランジスタの２つが接続されている点において、少なくとも第１のノードを有する。また、第１の電力スイッチがオフにされた場合に、第１のノードにおける電圧を第１の中間電圧に設定するために、第１の制御回路が設けられている。第２の電力スイッチもまた、直列に接続された少なくとも２つのトランジスタを備え、これらのトランジスタは、トランジスタの２つが接続されている点において少なくとも第２のノードを有する。第２の制御回路は、第２の電力スイッチがオフにされた場合、第２のノードにおける電圧を、第２の中間電圧に設定するためのものである。
【００１０】
第１の電力スイッチは、スイッチング・レギュレータの入力と第３のノードとの間に接続してもよく、第２の電力スイッチは、共通電圧と第３のノードとの間で接続される。第１の制御回路は、第１の電力スイッチの直列に接続されたトランジスタの内の１つの、ゲート端子とソース端子とを接続するためのスイッチを備えてもよい。
【００１１】
第１の電力スイッチの直列接続されたトランジスタが、その端子間で、スイッチング・レギュレータの入力電圧よりも低い、第１の最高許容電圧を有する場合、第１の中間電圧は、好ましくは、第１の最高許容電圧を差し引いた、その入力電圧以上である。同様に、第２の電力スイッチの直列接続されたトランジスタが、それらの端子間で、スイッチング・レギュレータの入力電圧よりも低い第２の最高許容電圧を有する場合には、第２の中間電圧は、好ましくは、第２の最高許容電圧以下である。第１の中間電圧は、第２の中間電圧を差し引いた入力電圧と等しくてもよい。
【００１２】
第１の電力スイッチの直列接続されたトランジスタの１つが、切換えが行なわれるゲート端子を有し、これに対して第１の電力スイッチの直列接続されたトランジスタの別の１つが、切換えが行なわれないゲート端子を有してもよい。第１の制御回路は、第１の電力スイッチの切換えなしの直列接続されたトランジスタの、ゲート端子をソース端子に接続するスイッチを備えてもよい。
【００１３】
第１の電力スイッチは、直列に接続された２つのトランジスタを含んでもよく、第１のトランジスタのゲート端子は、入力電圧と第１の中間電圧の間で切り換えられ、第２のトランジスタのゲート端子は、第１の中間電圧に固定され、第１の制御回路は、第１のノードを第１の中間電圧に電気的に接続する、トランジスタを備えてもよい。
【００１４】
本発明はまた、上記スイッチング・レギュレータと、このスイッチング・レギュレータのそれぞれの電力スイッチのトランジスタの少なくとも１つを切り換えるための信号を供給する制御信号発生器と、前記第１および第２の中間電圧を供給する内部電源とを備える電源回路またはオーディオ電力増幅回路も提供する。
【００１５】
さらに、本発明は、入力電圧を有するスイッチング・レギュレータを動作させる方法を含み、その方法においては、スイッチング・レギュレータは、直列に接続された少なくとも２つのトランジスタをそれぞれが有する、第１および第２の電力スイッチを含み、トランジスタは、その端子間で、入力電圧よりも低い最高許容電圧を有し、第１の電力スイッチ内のトランジスタが、トランジスタの２つが接続されている点において、第１のノードを有すると共に、第２の電力スイッチ内のトランジスタは、２つのトランジスタが接続されている点において、第２のノードを有する。この方法は、第１の電力スイッチがオフにされているときに、第１の電力スイッチのトランジスタの端子間の電圧が最高許容電圧を超えないように、第１のノードにおける電圧を第１の中間電圧に設定するステップを含んでいる。この方法はまた、第２の電力スイッチがオフにされているときに、第２の電力スイッチのトランジスタの端子間の電圧が最高許容電圧を超えないように、第２のノードにおける電圧を、第２の中間電圧に設定するステップを含む。
【００１６】
第１の中間電圧は、好ましくは第１の最高許容電圧を差し引いた入力電圧以上であり、第２の中間電圧は、好ましくは第２の最高許容電圧以下である。第１の中間電圧は、第２の中間電圧を差し引いた入力電圧に等しくてもよい。
【００１７】
スイッチング・レギュレータ、およびスイッチング・レギュレータを動作させる方法はどちらも、電力スイッチの直列接続されたトランジスタの端子間の電圧を制御するように動作する。すなわち、トランジスタの両端の電圧は、トランジスタに対する最高許容電圧より低いレベルに維持することができ、スイッチング・レギュレータの入力電圧より低い最高許容電圧を有するトランジスタは、安全に使用することができる。すなわち、本発明は、トランジスタの両端の電圧を制御すると共に、変動する電池電圧の下で効率的に動作もする。
【００１８】
本発明の様々な実施形態のさらなる観点、特徴および利点は、例示のためにだけ示される、本発明の好ましい実施形態について、添付の図面を参照しての以下の説明から明白となるであろう。
【発明を実施するための最良の形態】
【００１９】
本発明は、回路技術を探索して、標準低電圧ＣＭＯＳトランジスタを使用する高電圧電力スイッチを実現するための、回路配置を提案する。この着想はカスコード［cascode］接続された３つ以上のトランジスタにわたって高電圧を分布させることである。このようにして、例えば、それぞれが２．５Ｖトランジスタを使用する２つのスイッチをカスコード接続することによって、５Ｖ電力スイッチを実現することができる。カスコード接続電力スイッチを設計する際には、いくつかの重要な技術的問題を解決しなくてはならない。
【００２０】
カスコード接続だけでは問題は解決しない。例えば、２つのＭＯＳトランジスタをカスコード接続することによって、拡張ドレインＭＯＳＦＥＴと同様に、両トランジスタのドレイン−ソース間電圧を半減させることができる。しかしながら、ゲート−ソース間およびゲート−ドレイン間の電圧は、過電圧を避けて、電力スイッチをオンおよび／またはオフに駆動するために、設計に注意をはらう必要がある。さらに、この設計では、高電圧問題を電力スイッチからその他、例えばスイッチ駆動回路に単に置き換えることを避けるべきである。別の問題点は、スイッチ遷移の間の過電圧である。
【００２１】
図２は、スイッチング・レギュレータ内に使用するための２つの電力スイッチの配置を示している。各電力スイッチは、３つのＭＯＳトランジスタを使用して構成される。電力スイッチＨＳＰＳは、直列（カスコード）配置に接続された２つのｐＭＯＳトランジスタＭＰ１、ＭＰ２と、ｎＭＯＳトランジスタｍｎ３とより構成される。電力スイッチＬＳＰＳは、直列（カスコード）配置に接続された２つのｎＭＯＳトランジスタＭＮ１、ＭＮ２と、ｐＭＯＳトランジスタｍｐ３とで構成される。トランジスタＭＰ１、ＭＰ２、ＭＮ１およびＭＮ２は、大電流を通し、その電流に適応するためにサイズが大きい。対照的に、トランジスタｍｐ３、ｍｎ３はサイズの小さいトランジスタである。トランジスタのサイズの違いは、図２におけるトランジスタ用の記号の大小により分かり易くしてある。
【００２２】
ｐ型トランジスタＭＰ２のゲート端子Ｇｐ２は、ＤＣ電圧Ｖｐｌに接続されており、これに対して、ｎ型トランジスタＭＮ２のゲート端子Ｇｎ２は別のＤＣ電圧Ｖｎｈに接続されている。その他のトランジスタのゲート端子は、２つの注意深く選択されたレベルの間で切り換えられる。電力スイッチＨＳＰＳおよびＬＳＰＳの動作を、図３に示されているトランジスタ制御電圧を参照して、説明する。
【００２３】
図３に示されている時間Ｔｏｎの間、電力スイッチＨＳＰＳはオンであり、電力スイッチＬＳＰＳはオフである。この期間中に、中間電圧Ｖｐｌがｐ型トランジスタＭＰ１のゲートＧｐ１に印加され、ここで｜ＶＴｐ｜＜Ｖｂａｔ−Ｖｐｌ＜ＶＧＳｍａｘであり、｜ＶＴｐ｜はそのトランジスタの閾電圧の絶対値であり、ＶＧＳｍａｘはそのトランジスタの最大ゲート−ソース電圧である。これによって、ＭＰ１がオンとなる。この時間中に、電圧Ｖｐｌはｐ型トランジスタＭＰ２とｎ型トランジスタｍｎ３のゲートＧｐ２、Ｇｎ３にも印加されており、その結果として、ＭＰ２がオンとなり、ｍｎ３はオフになる。すなわち、この期間Ｔｏｎの間、ＭＰ１およびＭＰ２がオンであり、電力スイッチＨＳＰＳはオンである。同時に、ＬＳＰＳはオフにされる。ｎ型トランジスタＭＮ１のゲートＧｎ１上の電圧はゼロであり、ＭＮ１をオフにする。ｐ型小型トランジスタｍｐ３のゲートＧｐ３上の電圧はゼロであり、ｍｐ３をオンにする。これによって、ノードＢの電圧はＶｎｈに設定され、ｎ型トランジスタＭＮ２はオフにされる。両方の電力スイッチＭＰ１およびＭＰ２のオン抵抗がゼロであると仮定すると、ノードでの電圧ＶＭはＶｂａｔに達する。
【００２４】
図３に示されている時間Ｔｏｆｆの間、電力スイッチＨＳＰＳはオフに切り換えられ、電力スイッチＬＳＰＳはオンに切り換えられる。電圧Ｖｂａｔがｐ型トランジスタＭＰ１のゲートＧｐ１に印加されて、ＭＰ１をオフにする。電圧Ｖｂａｔは、ｎ型小型トランジスタｍｎ３のゲートＧｎ３にも印加されて、ｍｎ３をオンにすると共に、ノードＡにおける電圧をＶｐｌに設定する。トランジスタＭＰ１およびＭＰ２は、両トランジスタのゲート−ソース間電圧がこのときに０Ｖであるので、オフ状態である。すなわち、期間Ｔｏｆｆの間、ＨＳＰＳはオフである。中間電圧Ｖｎｈは、ｎ型トランジスタＭＮ１のゲートＧｎ１に印加されて、ここでＶＴｎ＜Ｖｎｈ＜ＶＧＳｍａｘであり、ＶＴｎは、そのトランジスタの閾電圧であり、ＶＧＳｍａｘは、そのトランジスタの最大ゲート−ソース電圧である。これによって、ＭＮ１はオンとなる。この時間中に電圧Ｖｎｈは、ｎ型トランジスタＭＮ２およびｐ型トランジスタｍｐ３のゲートＧｎ２、Ｇｐ３にも印加され、ＭＮ２をオンにして、ｍｐ３をオフにする。ＭＮ１とＭＮ２の両方はオンであり、期間Ｔｏｆｆの間、電力スイッチＬＳＰＳはオンである。その結果として、ノードＶＭでの電圧は０Ｖに低下する。
【００２５】
小型トランジスタｎｍ３、ｍｐ３がない場合には、ノードＡおよびノードＢにおける電圧は、ＨＳＰＳまたはＬＳＰＳがオフになるときには、浮動している可能性がある。シュート・スルー［shoot-through］電流を避けるために、ｍｎ３がオンになる前に、ＭＰ１をオフにすると共に、ｍｐ３がオンになる前に、ＭＮ１をオフにしなければならない。同様に、ＭＰ１がオンに切り換えられる前にｍｎ３をオフにすると共に、ＭＮ１がオンに切り換えられる前に、ｍｐ３をオフにしなければならない。また、図３から、ＨＳＰＳは、ＬＳＰＳがオフになるまで、オンになってはいけないことがわかる。同様にして、ＬＳＰＳは、ＨＳＰＳがオフになるまで、オンになってはならない。これらの要件のすべては、図３に示すようにむだ時間［dead time］を組み入れてスイッチ遷移の間に電力スイッチを通過するシュート・スルー電流を防止することによって対処することができる。
【００２６】
上述の配置においては、ノードにおける接合ノード電圧の制御の結果として、カスコード・トランジスタには過電圧の問題がない。ゲートだけでなく、カスコード・トランジスタ間の接合ノードＡ、Ｂも、適正に制御されている場合には、カスコード接続トランジスタの端子電圧は、安全限界内にだけ維持される。例えば、入力電圧Ｖｂａｔが最高５．０Ｖであり、９０ｎｍおよび６５ｎｍＣＭＯＳプロセスに対してＶｍａｘ＝２．５Ｖの場合には、２つのトランジスタをカスコード接続してもよい。電力スイッチＬＳＰＳに対してこれらはトランジスタＭＮ１およびＭＮ２である。２．５Ｖの一定ＤＣ電圧Ｖｎｈを、ＭＮ２のゲートに印加することができるのに対して、ＭＮ１のゲートは、０Ｖと２．５Ｖの間で切り換えられる。ＭＮ１のゲートが２．５Ｖであるとき、電力スイッチＬＳＰＳがオンにされる。同時に、電力スイッチＨＳＰＳはオフであり、ＶＭ＝０Ｖである。ＭＮ１とＭＮ２の間の接合ノードＢも、０Ｖである。ＭＮ１とＭＮ２の両方の、端子間の電圧のすべては、トランジスタの端子間の最高許容電圧、２．５Ｖの範囲内に維持される。ＬＳＰＳをオフにするために、ＭＮ１のゲート電圧は０Ｖに切り換えられる。同時に、ＨＳＰＳがオンにされて、ＶＭを５．０まで引き上げる。次いで、ＭＮ１とＭＮ２の間の接合ノードＢにおける電圧が、小型トランジスタｍｐ３を介して２．５Ｖ（Ｖｎｈ）に固定され、ＭＮ１とＭＮ２の両方の、端子間の電圧のすべては、やはり２．５Ｖの範囲内に維持される。ＭＮ１およびＭＮ２は、各トランジスタのゲートとソースが短絡するので、両方とも切断される。この制御方式によって、すべてのトランジスタが安全であり、過電圧ストレスが発生しないことが保証される。電力スイッチＨＳＰＳのトランジスタＭＰ１とＭＰ２の間のノードＡにおける電圧の制御も、小型トランジスタｍｎ３によって行なわれ、ＭＰ１とＭＰ２の両方の、端子間の電圧のすべてが、やはり２．５Ｖの範囲内に維持されることが保証される。
【００２７】
ここで注記されるべきことは、図２の配置において、外側ＭＯＳトランジスタ（ＭＰ１およびＭＮ１）が、ゲート電圧を切り換えることによってオン、オフされることである。内側ＭＯＳトランジスタを切り換えることは効率が低いために、内側ＭＯＳトランジスタ（ＭＰ２およびＭＮ２）は切り換わらず、一定ＤＣにバイアスがかけられている。この配置によって、電力消費が減少し、電力効率が向上する。
【００２８】
図４は、図２の電力スイッチを組み入れた、スイッチング・レギュレータの実現例を示す。制御信号発生器４０は、電圧Ｖｂａｔ、Ｖｐｌ、およびＶｎｈによって給電されて、制御信号Ｇｐ１、Ｇｎ３、Ｇｐ３、およびＧｎ１を生成する。電圧Ｖｂａｔは、バッテリ４１から得られる。中間電圧Ｖｐｌは、電圧Ｖｂａｔから、基準電圧４４を備えるバッファ４３と、フィルタリング・キャパシタ４５とを含む回路４２によって得られる。同様にして、中間電圧Ｖｎｈは、基準電圧４８を備えるバッファ４７とフィルタリング・キャパシタ４９とを含む回路４６によって得られる。制御信号Ｇｐ１は、トランジスタＭＰ１のゲートに接続され、制御信号Ｇｎ３はトランジスタｍｎ３のゲートに接続され、制御信号Ｇｐ３はトランジスタｍｐ３のゲートに接続され、制御信号Ｇｎ１は、トランジスタＭＮ１のゲートに接続されている。トランジスタＭＰ２、ＭＮ２のゲートは、電圧Ｖｐｌ、Ｖｎｈにそれぞれ結ばれている。図２に示されるように、トランジスタＭＰ１、ＭＰ２、およびｍｎ３は電力スイッチＨＳＰＳを構成し、トランジスタＭＮ１、ＭＮ２およびｍｐ３は電力スイッチＬＳＰＳを構成する。
【００２９】
制御信号発生器４０のためのＣＴＲＬ信号は、例えば、パルス幅変調（ＰＷＭ）コントローラ（図示されず）から得ることができる。ＰＷＭコントローラは、変化するパルス幅を有する制御信号を出力する。ＰＷＭは、ＤＣ−ＤＣスイッチング・レギュレータに使用される従来式技法であり、この場合には、一定出力電圧を維持するために、主電力スイッチを駆動する制御信号のデューティ・サイクルが、負荷と共に変化させられる。この技法はモータＲＰＭを変化させるためのＤＣモータ制御用途、およびパルス状信号を変調するための通信にも使用される。ＰＷＭコントローラの出力は、ＯＲゲート５０の一方の入力に印加され、電力オン／オフ制御信号Ｐｏｎがもう一方の入力に印加される。Ｐｏｎ＝１のときスイッチング・レギュレータは正常動作モードであり、Ｐｏｎ＝０のときレギュレータはオフにされる。このオフ・モードにおいて、ＯＲゲート５０の出力は、常に１であり、したがって、ＰＷＭコントローラの出力状態にかかわらず、ＣＴＲＬ＝１である。
【００３０】
Ｐｏｎ制御信号は、特定のデバイスのスタンバイ電流を低減するのに使用することができる。ＣＰＵコア、フラッシュ・メモリ、クロック発生器または汎用周辺装置のようなデバイスのコア構成要素は、デバイスがその正常動作モードであるときにのみ必要となるので、それらの電力供給は、使用されていない各ドメインに対しては削減して、その構成要素のスタンバイ電流をゼロにすることができる。これには、マイクロコントローラが正常動作している間は、スイッチング・レギュレータが作動可能であることが必要であるが、マイクロコントローラが使用されていないときにはそれを停止させることが可能であり、それによって全体的なシステム電力消費が減少する。
【００３１】
制御信号発生器４０の１つの可能な実現例が図５に示されている。この回路は、レベル・シフタ８２を介して制御信号Ｇｐ１およびＧｐ３を発生させるためのインバータ６１、６３、６４、６５および６７と、ＮＡＮＤゲート６２と、出力ドライバ６６とを含む。インバータ７２および７３と、ＮＡＮＤゲート７１と、出力ドライバ７４とは、レベル・シフタ８３を介して、制御信号Ｇｎ１およびＧｎ３を発生させるためのものである。レベル・シフタ８１、８２および８３は、必要とされる異なる論理レベルを取り扱うのに必要である。
【００３２】
入力ＣＴＲＬ＝０のとき、レベル・シフタ８３を介して、出力Ｇｎ１＝０、出力Ｇｎ３＝Ｖｐｌとなる。遅延の後に、出力Ｇｐ１＝Ｖｐｌ、出力Ｇｐ３＝０となる。この遅延はＧｎ１からレベル・シフタ８３、インバータ６７、ＮＡＮＤゲート６２、３つのインバータ６３、６４および６５、ならびに出力ドライバ６６を介してＧｐ１まで、次いでレベル・シフタ８２を介してＧｐ３までの伝播遅延である。この結果として、ＨＳＰＳがオンとなり、ＬＳＰＳがオフとなる。同様に、ＣＴＲＬ＝１のとき、出力Ｇｐ１＝Ｖｂａｔ、および出力Ｇｐ３＝Ｖｎｈとなる。別の遅延の後に、出力Ｇｎ１＝ＶｎｈおよびＧｎ３＝Ｖｂａｔとなる。この第２の遅延は、Ｇｐ１から、レベル・シフタ８２、ＮＡＮＤゲート７１、２つのインバータ７２および７３、および出力ドライバ７４を介してＧｎ１まで、次いでレベル・シフタ８３を介してＧｎ３までの伝播遅延である。結果として、ＬＳＰＳはオンとなり、ＨＳＰＳはオフとなる。ここで、むだ時間は、２つの伝播遅延によって求められることがわかる。
【００３３】
電力スイッチＬＳＰＳ内部のＭＯＳトランジスタのそれぞれに対して、任意の２つの端子にわたっての電圧は、いま、０とＶｎｈの範囲に制限され、ここでＶｎｈ＜ＶＭＡＸであり、ＶＭＡＸは所与のプロセスに対する最大許容電圧である。同様にして、電力スイッチＨＳＰＳ内のＭＯＳトランジスタのそれぞれに対して、任意の２つの端子にわたっての電圧は、いまＶｐｌからＶｂａｔ−Ｖｐｌの範囲であり、ここでＶｂａｔ−Ｖｐｌ≦ＶＭＡＸ、すなわちＶｐｌ≧Ｖｂａｔ−ＶＭＡＸとなる。代替的に、Ｖｐｌは、Ｖｂａｔを参照するＤＣ電圧と考えることができる。この方法で、電圧Ｖｐｌは、Ｖｎｈのように、Ｖｂａｔとは独立の一定電圧とすることができる。関連するトランジスタの低すぎるゲート−ソース間電圧が生じないように電圧Ｖｐｌはそれほど高くなく、Ｖｎｈはそれほど低くないのが好ましい。このため、より大型のトランジスタを使用して好適なオン状態抵抗を達成することが必要となる。電圧ＶｐｌおよびＶｎｈを、およそ、Ｖｐｌ＝Ｖｂａｔ−Ｖｎｈを満足する値、例えばＶｎｈ＝２．５ＶおよびＶｐｌ＝Ｖｂａｔ−２．５Ｖに設定するのが好ましい。
【００３４】
図６は、図４のスイッチング・レギュレータに対する、ゲート電圧Ｇｐ１およびＧｎ１の波形を示している。ここで、バッテリ電圧Ｖｂａｔは一定値ではないと考え、バッテリ電圧は、バッテリが放電するにつれて低下する。図４のスイッチング・レギュレータにおいて、制御電圧Ｖｐｌは、Ｖｂａｔと同じ割合で低下し、電圧差Ｖｂａｔ−Ｖｐｌを電圧Ｖｎｈと同一の一定値に保つ。
【００３５】
電圧ＶｐｌおよびＶｎｈは、２つの線形レギュレータを使用することによって、または２つのバッファに加えて２つの基準電圧（図４に示されるように）を用いて、Ｖｂａｔから得ることが可能であり、この場合に、一方の線形レギュレータまたはバッファが接地を参照し、他方はＶｂａｔを参照する。２つのキャパシタも、フィルタリング目的で必要とされる。この配置は、簡略化することが可能であり、これの一例が図７の実施形態に示されている。この実施形態において、Ｖｐｌ＝Ｖｎｈ＝Ｖｍｉｄ＝Ｖｂａｔ／２である。この実現例によると、１つの線形レギュレータまたはバッファ７０だけが、電圧Ｖｍｉｄを生成するのに必要とされる。
【００３６】
図８は、図７の簡略化されたスイッチング・レギュレータに対するゲート電圧Ｇｐ１およびＧｎ１の波形を示す。バッテリの放電によってＶｂａｔが低下するにつれて、ＶｐｌおよびＶｎｈも対応して低下する。この制御電圧の低下によって、電力効率のわずかな低下が生じる。しかしながら、図７の簡略化された回路の調査から、電力効率の最大損失はそのより簡単な実現例を使用しながら、３．７％低いだけであることがわかる。この効率の損失は、制御回路においてシリコンの占有面積が小さく電力消費が少ない、より簡単な回路を有する利点によって相殺される。電圧Ｖｍｉｄは、バッファを後に伴う抵抗分割器によって発生させてもよい。２つの簡単な電圧分割器９２および９４が、図９に示されている。
【００３７】
図１０は、インダクタＬ、キャパシタＣ、および制御信号発生器４０を含む、電源回路またはオーディオ電力増幅回路に組み込まれた、図４のスイッチング・レギュレータを示している。内部電源１０２は、中間電圧ＶｐｌおよびＶｎｈを生成する（または、代替的に、図７および８の実施形態におけるように単一の中間電圧を生成してもよい）。ＰＷＭコントローラ１０４、出力センサ１０６、およびＯＲゲート５０は、制御信号発生器４０に制御信号を供給する。
【００３８】
上記実施形態は、各電力スイッチに対して直列の２つのトランジスタだけを有するが、この技法は、原理的に、直列の４つ以上のトランジスタを使用するように拡張することができる。このことは、バッテリ電圧が高すぎる場合、またはＭＯＳトランジスタに対する最大許容電圧が低すぎる場合に、必要となることがある。例えば、Ｖｂａｔが、カスコード（直列接続の）トランジスタの最大許容電圧の２倍よりも高い場合には、３つ以上のカスコード・トランジスタが必要となることがある。
【００３９】
スイッチ内に３つ以上のカスコード・トランジスタが使用される場合には、ＤＣ電圧はノードＶＭに最も近いカスコード・トランジスタのゲート端子に印加することができるのに対して、ＰＷＭコントローラから得られるスイッチング信号は、ノードＶＭから最も遠い外側カスコード・トランジスタのゲート端子に印加することができる。中間カスコード・トランジスタは、それらのゲート端子に加えられるＤＣ電圧またはＰＷＭ信号を有してもよい。
【００４０】
なお、この明細書においては、「備える［comprising］」という語は、列挙されたもの以外の要素またはステップの存在を排除せず、また要素に先行する「ａまたはａｎ」の語は、そのような要素が複数存在することを排除しないこと、いずれの参照符号も請求項の範囲を限定しないこと、本発明はハードウェアおよびソフトウェアの両方の手段によって実現できること、およびハードウェアまたはソフトウェアの同一の項目によっていくつかの「手段［means］」または「ユニット［units］」を表わすことができることは注記される。さらに、本発明の範囲は実施例に限定されることはなく、本発明は上述した新規な各特徴または特徴の組合せにある。さらに、以上に記述されていない均等物または修正形態も、添付の請求の範囲において定義される本発明の範囲から逸脱することなく、使用することができる。
【図面の簡単な説明】
【００４１】
【図１Ａ】従来型降圧スイッチング・レギュレータの回路図である。
【図１Ｂ】図１Ａのレギュレータ内のノードＶＭにおける波形を示す図である。
【図２】本発明の一実施形態によるスイッチング・レギュレータ内で使用するための２つの電力スイッチの配置を示す図である。
【図３】図２のスイッチング・レギュレータに対するゲート電圧の変動を示す図である。
【図４】図２の電力スイッチ配置を組み入れたスイッチング・レギュレータの回路図である。
【図５】図４のスイッチング・レギュレータにおいて使用するための、制御信号発生器の回路図である。
【図６】図４のスイッチング・レギュレータに対するゲート電圧の変動を示す図である。
【図７】図４のスイッチング・レギュレータの簡略化版の回路図である。
【図８】図７のスイッチング・レギュレータに対するゲート電圧の変動を示す図である。
【図９】図４または図７のスイッチング・レギュレータにおいて使用するための、２つの分圧器の回路図である。
【図１０】電源またはオーディオ電力増幅器の用途に使用するための、図４のスイッチング・レギュレータの回路図である。
【図１Ａ】
2009518730.tif 000003
【図１Ｂ】
2009518730.tif 000004
【図２】
2009518730.tif 000005
【図３】
2009518730.tif 000006
【図４】
2009518730.tif 000007
【図５】
2009518730.tif 000008
【図６】
2009518730.tif 000009
【図７】
2009518730.tif 000010
【図８】
2009518730.tif 000011
【図９】
2009518730.tif 000012
【図１０】
2009518730.tif 000013
【国際調査報告】
2009518730.tif 000014
2009518730.tif 000015