(57)【要約】  本発明は、一般的な４−トランジスタＣＭＯＳイメージセンサーにおいて、ピクセル内のトランスファートランジスタがリセットおよびトランスファー動作時にピンチオフ条件で動作するように駆動条件またはピクセル構造を変更することによりトランスファートランジスタの動作条件変化およびピクセル間特性の変動により発生する暗電流および固定パターン雑音を減少させる。本発明のイメージセンサーは、フォトダイオードから生成された光誘発電荷を転送するトランスファートランジスタを含む感光ピクセルと、トランスファートランジスタが擬似的ピンチオフモードで動作するように、トランスファートランジスタのターンオン区間の一部または全ての区間の間、トランスファートランジスタのゲートに加えられるターンオン電位をフローティング拡散ノード電位とトランスファートランジスタのしきい電位を加えた値より低く制御する電圧制御部を含む。
2009518850.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードと、
前記フォトダイオードによって生成された光誘発電荷をフローティング拡散ノードへ伝達するトランスファートランジスタとを備え、
前記トランスファートランジスタが擬似的ピンチオフモードで動作するように、前記トランスファートランジスタのターンオン時、前記フローティング拡散ノードおよび前記トランスファートランジスタのチャンネが空乏領域によって分離されることを特徴とするイメージセンサ。
【請求項２】
前記フローティング拡散ノードおよび前記トランスファートランジスタの前記チャンネルは、前記トランスファートランジスタのターンオン区間の一部または全ての区間の間、前記トランスファートランジスタのチャンネル電位を前記フローティング拡散ノードの電位より低く制御することによって空乏領域に分離されることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記トランスファートランジスタのゲートに加えられるターンオン電位を、前記フローティング拡散ノード電位および前記トランスファートランジスタのしきい電位を加えた値より低く制御する電圧制御部をさらに備えたことを特徴とする請求項２に記載のイメージセンサ。
【請求項４】
前記電圧制御部は、前記トランスファートランジスタのターンオン区間の一部または全ての区間の間、電源電圧より低い擬似的ピンチオフ電圧を有するスイッチング信号を前記トランスファートランジスタのゲートに印加することを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
前記擬似的ピンチオフ電圧は、電源電圧より数百ｍＶ低い値から電源電圧の半分値の間の範囲にあることを特徴とする請求項４に記載のイメージセンサ。
【請求項６】
前記トランスファートランジスタのゲートをターンオフ電圧からターンオン電圧に立ち上げる時、最小立上り時間の２倍以上の立上り時間を有するように制御する電圧制御部をさらに含むことを特徴とする請求項１に記載のイメージセンサ。
【請求項７】
前記フローティング拡散ノードをリセットさせるリセットトランジスタをさらに備え、
前記リセットトランジスタゲートに、電源電圧より高いターンオンゲート電圧が印加され、前記電源電圧が前記トランスファートランジスタのターンオンゲート電圧として印加されることを特徴とする請求項１に記載のイメージセンサ。
【請求項８】
前記リセットトランジスタのターンオンゲート電位は、電源電圧より数百ｍＶ高い値から電源電圧の１.５倍値の間の範囲にあることを特徴とする請求項７に記載のイメージセンサ。
【請求項９】
前記リセットトランジスタのドレインには、電位電源電圧より高い電圧が印加されることを特徴とする請求項７に記載のイメージセンサ。
【請求項１０】
前記リセットトランジスタのドレイン電圧は、電源電圧より数百ｍＶ高い値から電源電圧の１.５倍値の間の範囲にあることを特徴とする請求項９に記載のイメージセンサ。
【請求項１１】
前記トランスファートランジスタは、ゲートオキサイドの下の一部または全部にホール蓄積を起こすことができる構造を有することを特徴とする請求項１乃至１０のいずれかに記載のイメージセンサ。
【請求項１２】
前記スイッチング信号は、前記トランスファートランジスタのターンオフ区間の一部または全てのの区間の間、前記ゲートに負(−)のオフセット電位を有することを特徴とする請求項１１に記載のイメージセンサ。
【請求項１３】
前記負(−)のオフセット電位は、−０.１Ｖおよび−１.０Ｖの間のレベルを有することを特徴とする請求項１２に記載のイメージセンサ。
【請求項１４】
前記トランスファートランジスタは、
前記フォトダイオードの表面ｐタイプ領域およびフォトダイオードから拡散ノードへの電荷伝送チャンネルの間に形成され、前記フォトダイオードの表面ｐタイプ領域と異なるドーピングパターンを有するｐタイプドーピング部と、
前記ｐタイプドーピング部および前記電荷伝送チャンネルの上部に位置するゲートオキサイドと、
前記メインゲートオキサイドの上部に位置するゲート電極と
を含むことを特徴とする請求項１１に記載のイメージセンサ。
【請求項１５】
前記フローティング拡散ノードおよび前記トランスファートランジスタのチャンネルは、前記イメージセンサーの製造工程の中で工程条件調節またはレイアウト調節することによって、空乏領域に分離されることを特徴とする請求項１に記載のイメージセンサ。
【請求項１６】
前記フローティング拡散ノードをリセットさせるリセットトランジスタをさらに含み、
前記トランスファートランジスタまたは前記リセットトランジスタのしきい電圧を工程条件の修正によって、前記トランスファートランジスタが擬似的ピンチオフモードで動作するようにすることを特徴とする請求項１５に記載のイメージセンサ。
【請求項１７】
前記フローティング拡散ノードをリセットさせるリセットトランジスタをさらに含み、
イオン注入または酸化膜厚さ調節によって、前記トランスファートランジスタのしきい電圧を前記リセットトランジスタのしきい電圧より高くすることを特徴とする請求項１５に記載のイメージセンサ。
【請求項１８】
フォトダイオードをリセットさせるために、トランスファートランジスタのゲートに擬似的ピンチオフ電圧を印加するステップと、
光蓄積の間に前記フォトダイオードを遮断するために、前記トランスファートランジスタの前記ゲートにターンオフ電圧を印加するステップと、
前記フォトダイオードに蓄積された光誘発電荷を移動させるために、前記トランスファートランジスタの前記ゲートにトランスファー電圧を印加するステップと
を備えることを特徴とするイメージセンサのトランスファートランジスタ駆動方法。
【請求項１９】
前記移動された光誘発電荷が読み出される間、前記トランスファートランジスタの前記ゲートにターンオフ電圧を印加するステップをさらに備えることを特徴とする請求項１８に記載のトランスファートランジスタ駆動方法。
【請求項２０】
擬似的ピンチオフ電圧を印加する前記ステップは、前記トランスファートランジスタのゲート電圧を前記ターンオフ電圧から前記擬似的ピンチオフ電圧に徐々に増加させるステップを含むことを特徴とする請求項１８に記載のトランスファートランジスタ駆動方法。
【請求項２１】
擬似的ピンチオフ電圧を印加する前記ステップは、少なくとも２つ以上の擬似的ピンチオフ電圧を、より低いレベルからより高いレベルへ、順次的に前記トランスファートランジスタのゲートに印加するステップを含むことを特徴とする請求項１８に記載のトランスファートランジスタ駆動方法。
【請求項２２】
前記トランスファー電圧は、前記擬似的ピンチオフ電圧と同一であることを特徴とする請求項１８に記載のトランスファートランジスタ駆動方法。
【請求項２３】
トランスファー電圧を印加する前記ステップは、前記トランスファートランジスタのゲート電圧を前記ターンオフ電圧から前記擬似的ピンチオフ電圧へ徐々に増加させるステップを含むことを特徴とする請求項２２に記載のトランスファートランジスタ駆動方法。
【請求項２４】
トランスファー電圧を印加する前記ステップは、少なくとも２つ以上のトランスファー電位を、より低いレベルからより高いレベルに順次的に前記トランスファートランジスタのゲートに印加するステップを含むことを特徴とする請求項２２に記載のトランスファートランジスタ駆動方法。
【請求項２５】
前記擬似的ピンチオフ電圧は、電源電圧より数百ｍＶ高い値から電源電圧の１.５倍値の間の範囲にあることを特徴とする請求項１８乃至２４のいずれかに記載のトランスファートランジスタ駆動方法。
【請求項２６】
フォトダイオードをリセットさせるために、トランスファートランジスタのゲートにリセット電圧を印加するステップと、
集光する間に、前記フォトダイオードを遮断するために、前記トランスファートランジスタの前記ゲートにターンオフ電圧を印加するステップと、
前記フォトダイオードに蓄積された光誘発電荷を移動させるために、前記トランスファートランジスタの前記ゲートに擬似的ピンチオフ電圧を印加するステップと
を備えることを特徴とするイメージセンサーのトランスファートランジスタ駆動方法。
【請求項２７】
前記移動された光誘発電荷が読み出される間、前記トランスファートランジスタのゲートにターンオフ電圧を印加するステップをさらに備えることを特徴とする請求項２６に記載のトランスファートランジスタ駆動方法。
【請求項２８】
擬似的ピンチオフ電圧を印加する前記ステップは、前記トランスファートランジスタのゲート電圧を前記ターンオフ電位から前記擬似的ピンチオフ電圧に徐々に増加させるステップを含むことを特徴とする請求項２６に記載のトランスファートランジスタ駆動方法。
【請求項２９】
擬似的ピンチオフ電圧を印加する前記ステップは、少なくとも２つ以上の擬似的ピンチオフ電圧を、より低いレベルからより高いレベルに順次的に前記トランスファートランジスタの前記ゲートに印加するステップを含むことを特徴とする請求項２６に記載のトランスファートランジスタ駆動方法。
【請求項３０】
前記擬似的ピンチオフ電圧は、電源電圧より数百ｍＶ低い値から電源電圧の半分値の間の範囲にあることを特徴とする請求項２６乃至２９いずれかに記載のトランスファートランジスタ駆動方法。
【請求項３１】
前記リセット電位は、電源電圧より数百ｍＶ低い値から電源電圧の半分値の間の範囲にあることを特徴とする請求項２６乃至２９の中いずれかに記載のトランスファートランジスタ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーおよび光誘発電荷を伝送するイメージセンサのトランスファートランジスタの駆動方法に関する。特に、フォトダイオードのリセット時の電荷が空乏化される程度を一定に維持できるイメージセンサーおよびイメージセンサ内のトランスファートランジスタ駆動方法に関する。
【背景技術】
【０００２】
イメージセンサーは、ＣＣＤセンサーおよびＣＭＯＳイメージセンサーに大別できる。これらは、基本的にシリコンバンドギャップより大きいエネルギーの光により分離された一対（ｐａｉｒ）の電子―ホールを利用するが、一般的にいずれの一方（電子またはホール）を集めることにより照射された光の量を推定する技法を利用している。
【０００３】
ＣＭＯＳイメージセンサーは、一般的なＣＭＯＳ素子の場合と同様に、フォトダイオードおよびトランジスタ有するイメージピクセルを持つ。ピクセルの外部ブロックに、イメージ信号処理および検出のための回路を一体化して集積できる。したがって、既存のＣＭＯＳ半導体製造工程をほとんどそのまま使用できる長所がある。これはＣＣＤが必ず別のチップでこのようなイメージ信号処理部を持たなければならない必要性をなくし、集積化された構造を有することにより多様なイメージセンサー構造を採用できるだけではなく、多様な引き続くイメージ処理をハードウェア的に実行する柔軟性を提供することができる。
【０００４】
図１には、ＣＭＯＳイメージセンサー実現するのに広く使用されるピクセル構造である４−トランジスタピクセル構造が示されている。この４−トランジスタピクセル構造は、４個のトランジスタからなった構造としてなっている。光検知手段であるフォトダイオード（ＰＤ）と、一つの単位ピクセルを構成する４個のＮＭＯＳトランジスタとからなる。４個のＮＭＯＳトランジスタの中で、トランスファートランジスタ（Ｔｘ）はフォトダイオード（ＰＤ）から生成された光電荷を拡散ノード領域１３１に転送する役割をし、リセットトランジスタ（Ｒｘ）は信号を検出するために拡散ノード領域１３１またはフォトダイオード（ＰＤ）からの電荷を放電する役割をし、ドライブトランジスタ（Ｄｘ）はソースフォロアトランジスタとして役割をし、スイッチトランジスタ（Ｓｘ）はスイッチング/アドレッシングのためのものである。トランスファートランジスタ（Ｔｘ）はゲートとゲート酸化膜およびｐ型基板で実現することができ、 一般的にフォトダイオード（ＰＤ）はｎ−またはｎｏドーピング領域と表面ｐタイプドーピング領域で実現することができ、拡散ノード１３１はｎ＋ドーピング領域で実現することができる。
【０００５】
図１において、光を受光するフォトダイオード領域（ＰＤ）とこれと並列のキャパシタンス１１８は受光部を形成し、トランスファートランジスタ（Ｔｘ）は光子（ｐｈｏｔｏｎ）により発生した電子を拡散ノード１３１へ転送する役割をする。
【０００６】
トランスファートランジスタ（Ｔｘ）は、トランスファートランジスタゲートに適切な電位を加えることによって、フォトダイオード領域の表面から発生した電子を拡散ノード１３１へ移す伝送チャンネルとしての役割を実行する。または、フォトダイオード（ＰＤ）領域の電子を完全に除去するリセット機能を実行する。拡散ノード１３１は、拡散キャパシタンス１１４とドライブトランジスタ（Ｄｘ）のゲートキャパシタンスとを含む。拡散ノード１３１は、リセットトランジスタ（Ｒｘ）によりリセットされる。すなわち、フォトダイオード（ＰＤ）領域の電子を受け取る直前にリセットされるか、またはフォトダイオード（ＰＤ）領域をリセットするために拡散ノード１３１にリセット電位が加えられる。２次元のイメージを得るためには、一つの列を選択するためにスイッチトランジスタ（Ｓｘ）のゲート１４１を通じて電位が加えられる。各ピクセルは、電流源１５０によりバイアスされるが、この電流源１５０はドライブトランジスタ（Ｄｘ）およびスイッチトランジスタ（Ｓｘ）を活性化させて、拡散ノード１３１の電位を出力ノード１４２で読み出すことができるようにする。
【０００７】
図１に示した４−トランジスタピクセルＣＭＯＳイメージセンサーにおいては、フォトダイオードリセット時点以後にフォトダイオードに蓄積された光子誘発キャリアはフローティング拡散ノードへ転送され、拡散ノードにおいて電圧降下を生じさせる。そして、この電圧降下光子誘発キャリアの量を検知するのに使用される。この時、蓄積された光子誘発キャリアの量を正確で均一に検知するためには、一定で均一なトランスファートランジスタのリセットおよび転送動作を必要とする。既存の４−トランジスタピクセルにおいて、トランスファートランジスタの一定なリセットおよびトランスファー動作のために完全リセット型ピン（ｐｉｎｎｅｄ）フォトダイオードなどの多様な構造が開示されている。このピンフォトダイオードは、フォトダイオード内のすべての移動可能な電荷が完全に空乏化されて、それ以上の電位変化がない状態を利用するダイオードを意味する。この場合、理想的にはフローティング拡散ノード電位などの外部バイアス環境に関係なく、フォトダイオード電位が常に一定な値でピンニング（ｐｉｎｎｉｎｇ）される。これによって、トランスファートランジスタ動作によるリセットおよび転送状態は、常に一定になる。
【０００８】
しかしながら、既存の４−トランジスタピクセルＣＭＯＳイメージセンサーは、動作電圧の減少または工程条件の変化のために、トランスファートランジスタゲート電位とフローティング拡散ノードの電位との間の関係に起因したリセットおよび転送条件の変化可能性を常に持っている。
【０００９】
より詳細には、トランジスタターンオン電位で電源電圧（ＶＤＤ）を使用する従来の駆動方法の場合、リセット時のフローティング拡散ノード電位はリセットトランジスタのゲート電位（ＶＤＤ）からリセットトランジスタ（Ｒｘ）のしきい電圧値（Ｖｔｈ）を引いた値（ＶＤＤ−Ｖｔｈ）になる。この値は、トランスファートランジスタのゲート電圧（ＶＤＤ）とフローティング拡散ノード電圧との差を、自動にしきい電圧値（Ｖｔｈ）になるようにする。一般的に、リセットおよびトランスファートランジスタの基板のドーピング条件は同一なので、しきい電圧値（Ｖｔｈ）は同一である。ところが、この条件による状態は、しきい電圧（Ｖｔｈ）の定義に従ってトランスファートランジスタのフローティング拡散ノード側の境界（ｅｄｇｅ）がターンオンし始める、すなわち、ピンチオフ状態領域とリニア動作領域との境界に相当する。トランスファートランジスタのフローティング拡散ノード側の境界がターンオンされる時点において、一定量の電子がフローティング拡散ノードからトランスファートランジスタのチャンネル領域に瞬間的に移動できる。これによる電子量の変化幅によるフローティングノードの電圧差は、フローティング拡散ノードのキャパシタンスによって比較的大きいフローティングノードの電圧差を作り上げる。さらに、フローティング拡散ノードからの電子量は、トランスファートランジスタとリセットトランジスタとの間のしきい電圧の小さな差によっても大きい変化を引き起こすようになる。このようなフローティング拡散ノードからの電子量のばらつきは、リセット条件の不揃いを起こす原因になるので、イメージの品質上問題になる。
【００１０】
上述のようなトランスファートランジスタのリセット動作および転送動作の不安定さにより発生し得る２つの代表的な問題点に、暗電流の増加および固定パターン雑音増加がある。
【００１１】
一般的にリセットする時には、リセットトランジスタ（Ｒｘ）がターンオンされてフローティング拡散ノードがグラウンドに対して低インピーダンスに維持され、電圧はＶＤＤとほとんど同一になる。一方、転送時には、リセットトランジスタ（Ｒｘ）がターンオフされてグラウンドに対して高インピーダンス状態になるので、トランスファートランジスタのチャンネルの電子がフローティングノードに流れてフローティングノードの電圧はＶＤＤより低くなる。さらには、トランジスタのゲート電圧は、電圧ブースティング（ｂｏｏｓｔｉｎｇ）状態に応じて、ＯＮ電圧を増加させる。このような過程により、リセット動作と転送動作との間で、フローティングノードの電圧が異なるようになる。このような異なる電位条件は、完全に空乏化された（すなわち、完全なリセットになる）ピンフォトダイオードを採用することにより、すなわちフォトダイオードを完全に空乏化させる条件でピクセルを駆動することによって問題にならなかった。ピンフォトダイオードを採用すれば、暗電流およびその他のノイズを抑制する効果も得られていた。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、最新の半導体プロセスおよびデバイスがスケールダウンされおよび動作電圧が減少することによって、フローティング拡散ノード電位がますます低くなっている。このようなフローティング拡散ノード電位の減少によって、ピンフォトダイオードのピンニング（ｐｉｎｎｉｎｇ）電位も低くなる。ピンニング電位が減少する場合、ウェルキャパシティ（ｗｅｌｌ ｃａｐａｃｉｔｙ）のような、ピクセル特性を悪化させる問題があった。
【００１３】
さらには、ピンフォトダイオードおよびトランスファートランジスタのチャンネルの間には、ある程度ポテンションバリアーが存在する。トランスファートランジスタのターンオン時にこのようなバリアーの効果を抑制するためには、ピンニング電位とフローティング拡散ノードの電位との間に十分な差がなければならない。このバリアーが充分に減少しなければ、ピンフォトダイオードが完全にリセットされないことによって、一層深刻な問題点が起こり得る。すなわち、電源電圧（ＶＤＤ）で表示される動作電圧の減少はピンニング電位およびフローティング拡散ノード電位の差電圧に対する減少だけではなく、全般的に低いウェルキャパシティと不十分なリセット（すなわち、空乏化）が発生させる問題点があった。
【００１４】
上述の問題点を解決するための従来技術としては、リセットトランジスタ（Ｒｘ）のゲートにかかる電圧をブースティング（ｂｏｏｓｔｉｎｇ）回路を使用してフローティング拡散ノード電位を一般的な電位であるＶＤＤ−ＶＴＨから強制的な方法でＶＤＤに高める方法があった。また、リセットトランジスタ（Ｒｘ）を既存のＮＭＯＳではなくＰＭＯＳを使用することによって、十分に速くフローティング拡散ノード電位をＶＤＤに上げる方法もあった。
【００１５】
しかしながら、電圧ブースティング（ｂｏｏｓｔｉｎｇ）回路を使用する場合、一般的な動作条件以上の電位を加えることによってゲート酸化膜の信頼性に問題を起こすことがあり得る。ＰＭＯＳをリセットトランジスタ（Ｒｘ）に使用する場合には、ＮＭＯＳより広い面積を占める問題により曲線因子（ｆｉｌｌ ｆａｃｔｏｒ）が減少して特性が悪くなり、ノイズ特性においてもＮＭＯＳ動作に比べて雑音が２倍程度増加することが知られている。さらに、これらの解決方法は、完全なリセット状態での特性改善を基本としているので、その改善には限界があった。
【００１６】
したがって、本発明は前述のような問題点を解決するためになされたもので、その目的は、フォトダイオードの状態との依存性を減らしながら暗電流のような雑音成分を効果的に抑制できるイメージセンサーおよびそのトランスファートランジスタの駆動方法を提供することにある。
【００１７】
本発明は、フォトダイオードが完全にリセットされなくても同一な程度のリセットと転送の実行を可能とするイメージセンサーおよびそのトランスファートランジスターの駆動方法を提供することを目的とする。さらに完全にリセット型に設計されたときも、フォトダイオードにおいても特性の改善ができるので、同一な目的で使用することができる。
【００１８】
さらに、本発明は、イメージセンサー内のトランスファートランジスタを擬似的なピンチオフ状態で動作させるイメージセンサーおよびそのトランスファートランジスタの駆動方法を提供することを目的とする。
【００１９】
本発明の他の目的は、低い動作電圧環境でおよび／または安価で、暗電流のような雑音成分を効果的に抑制できるイメージセンサーおよびそのトランスファートランジスタの駆動方法を提供するとことにある。
【課題を解決するための手段】
【００２０】
本発明の一態様によるイメージセンサーのトランスファートランジスター駆動方法は、フォトダイオードをリセットさせるためにトランスファートランジスターのゲートに疑似的（ｐｓｅｕｄｏ）ピンチオフ電圧を印加するステップと、集光する間にフォトダイオードを遮断するためにトランスファートランジスターのゲートにターンオフ電圧を印加するステップと、フォトダイオードに蓄積された光誘発電荷を移動させるためにトランスファートランジスターのゲートにトランスファー電圧を印加するステップとを含む。
【００２１】
本発明の一態様によるイメージセンサーのトランスファートランジスター駆動方法は、フォトダイオードをリセットさせるためにトランスファートランジスターのゲートにリセット電圧を印加するステップと、集光する間にフォトダイオードを遮断するためにトランスファートランジスターのゲートにターンオフ電圧を印加するステップと、フォトダイオードに蓄積された光誘発電荷を移動させるためにトランスファートランジスターのゲートに疑似的ピンチオフ電圧を印加するステップとを含む。
【００２２】
本発明の一態様によるイメージセンサーは、フォトダイオードと、フォトダイオードから生成された光誘発電荷をフローティング拡散ノードに伝達するトランスファートランジスタとを含むイメージセンサーにおいて、トランスファートランジスタが疑似的ピンチオフモードで動作するように、トランスファートランジスタのターンオン時、フローティング拡散ノードとトランスファートランジスタのチャンネルが空乏領域によって分離されることを特徴とする。
【００２３】
ここで、フローティング拡散ノードとトランスファートランジスタのチャンネルが空乏領域による分離は、イメージセンサーの製造工程のうち工程条件の調整またはレイアウトの調節によって達成できる。
【００２４】
特に、イメージセンサーがフローティング拡散ノードをリセットさせるリセットトランジスタを含む場合、トランスファートランジスタまたはリセットトランジスタのしきい電圧を、工程条件の修正により変更し、トランスファートランジスターが疑似的ピンチオフモードで動作するようにするか、または、イオン注入や酸化膜の厚さ調節によりトランスファートランジスターのしきい電圧をリセットトランジスターのしきい電圧より高くすることができる。
【００２５】
フローティング拡散ノードとトランスファートランジスタのチャンネルが空乏領域による分離は、トランスファートランジスタのターンオン区間の一部または全ての区間の間、トランスファートランジスタのチャンネル電圧をフローティング拡散ノードの電圧より低く制御することにより達成できる。すなわち、トランスファートランジスタおよび／またはフローティング拡散ノードに加えられる信号の電圧を調節することにより疑似的ピンチオフモードを実現することができる。
【００２６】
この場合、目的を達成するための本発明によるイメージセンサーは、フォトダイオードから生成された光誘発電荷をフローティング拡散ノードに伝達するトランスファートランジスタを含むが、トランスファートランジスタが疑似的ピンチオフモードで動作するように、トランスファートランジスタのターンオン区間の一部または全てのの区間の間、トランスファートランジスタのチャンネル電圧をフローティング拡散ノードの電圧より低く制御することを特徴とする。
【００２７】
トランスファートランジスタのチャンネル電圧は、ゲートに加えられるターンオン電圧からトランスファートランジスタのしきい電圧を差し引いた値になる。これにより、トランスファートランジスタのチャンネル電圧をフローティング拡散ノードの電圧より低く制御するために、本発明のセンサーは、トランスファートランジスタのゲートに加えられるターンオン電圧を、フローティング拡散ノード電圧とトランスファートランジスタのしきい電圧とを加えた値より低く制御するための電圧制御部を備えることができる。
【００２８】
したがって、ゲートターンオン電圧からトランスファートランジスタのしきい電圧を引いた値を有するトランスファートランジスタのチャンネル電圧がフローティング拡散ノードの電圧より低くなってフローティング拡散ノードからトランスファートランジスタのチャンネルへの電子流入が遮断される。
【００２９】
ここで、電圧制御部でトランスファートランジスタのゲートに加えられるターンオン電圧をフローティング拡散ノード電圧とトランスファートランジスタのしきい電圧を加えた値より低く制御する方法には、例えば、リセットトランジスタのバイアスは通常に維持したままトランスファートランジスタのゲートターンオン電圧自体を低めるように通常のゲートターンオン電圧より低い疑似的ピンチオフ電圧を有するスイッチング信号をトランスファートランジスタのゲートに印加する方法と、またはフローティング拡散ノードに加えられる電圧を高めるためにリセットトランジスタのゲートおよび／またはソースに加えられる電圧を電源電圧より少し高い電圧を有するリセット電圧にリセットし、トランスファートランジスタのターンオン電圧を通常的な方式で電源電圧を印加する方法とを含む。
【００３０】
フォトダイオードを完全に空乏化させようとする従来技術とは異なり、本発明は、トランスファートランジスタのターンオン時に、トランスファートランジスタのチャンネル領域に残っている電荷量が他の電荷量による影響を抑制することに改善の主眼点を置いた。これによって、フォトダイオードがトランスファー状態である時にフォトダイオード電荷の残余量が一定になり、フォトダイオード電荷量およびトランスファートランジスタを通じて伝達される電荷量に影響を最小化することにより、ノイズおよび暗電流を減少させることができる。このために、本発明ではターンオン時にトランスファートランジスタを所定の疑似的ピンチオフ電圧で動作させることにより、トランスファートランジスタのソース側に残留される電荷量を一定に維持させる。
【００３１】
本発明によるイメージセンサーにより、低い動作電圧環境でも暗電流およびその他の雑音を効果的に抑制できる効果がある。
【００３２】
また、本発明は、別にＦＤノードの電位を増加させることなしに、トランスファートランジスタを擬似的ピンチオフ状態で動作させることができる効果もある。
【００３３】
また、本発明は、従来技術の場合と同一な構造のフォトダイオードおよびトランスファートランジスタに加えられるスイッチング信号を変更することにより改善できるので、従来技術から容易に改善できる効果もある。
【００３４】
また、本発明は、別個の完全空乏（または完全リセット）構造のピンフォトダイオードを必要とせずに、暗電流およびその他の雑音を抑制することができる効果もある。
【発明を実施するための最良の形態】
【００３５】
以下、添付した図面を参照しながら本発明の実施例について、本発明が属する技術分野において通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は様々な形態で実現することができ、ここで説明する実施例だけに限定はされない。
【００３６】
例えば、下記の実施例では、本発明の感光ピクセルを４−トランジスタＣＭＯＳイメージセンサーに適用して説明するが、フォトダイオードおよびフォトダイオードから生成された光誘発電荷を移動させるトランジスタを含む他のイメージセンサー上の構造、例えば、ＣＣＤの低電圧出力センシング回路にも適用できる。これも本発明の権利範囲に属することは自明である。
【００３７】
（実施例１）
本実施例のイメージセンサーは、フォトダイオード；フォトダイオードから生成された光誘発電荷をフローティング拡散ノードに伝達するトランスファートランジスタを含む感光ピクセル；およびトランスファートランジスタのターンオン区間の一部または全ての区間の間、電源電圧より低い擬似的ピンチオフ電圧を有するかまたは最小立上り時間の２倍以上の立上り時間を有するスイッチング信号をトランスファートランジスタのゲートに印加する電圧制御部を含む。好ましくは、擬似的ピンチオフ電圧は、電源電圧より数百ｍＶ低い値から電源電圧の半分値の間のレベルを有することができる。
【００３８】
本発明の実施例をＣＭＯＳイメージセンサーで実現する場合、図１に示した４−トランジスタピクセル構造に適用できる。本発明の実施例における擬似的ピンチオフ電圧を生成する電圧制御部の場合、一旦生成しようとする擬似的ピンチオフ電圧値が決定されると、従来技術による多様な方式で実現が可能なので、電圧制御部に対する詳細な説明は簡略に後述する。
【００３９】
図２は、本発明の実施例によるトランスファートランジスタ駆動方法を適用することができる一般的な構造のＣＭＯＳイメージセンサー内のフォトダイオードおよびトランスファートランジスタの構造を示している。すなわち、本実施例は示したトランスファートランジスタのゲート電極に加えられるスイッチング信号を調節して最適の性能を得ようとする。
【００４０】
図４は、従来技術によるトランスファートランジスタゲートに加えられるスイッチング信号を示している。図４に示したように、従来技術ではリセットトランジスタのスイッチング信号（ＲｘＰ）のターンオフレベルと、トランスファートランジスタのスイッチング信号（ＴｘＰ＿Ｐ）のターンオフレベル（Ｖｏｎ、Ｖｏｆｆ）と、は同一であることが分かる。ここで、一般的にＶｏｎは図１の電源電圧（ＶＤＤ）値であり、Ｖｏｆｆは接地（ｇｒｏｕｎｄ）電位値である。
【００４１】
図５は、本実施例によるトランスファートランジスタゲートに加えられるスイッチング信号の一実施例を示している。図５に示したスイッチング信号を時間別に見れば、フォトダイオードのリセット区間３４２、拡散ノードリセット区間３４４、光子による電子の蓄積区間３４８、フォトダイオードに累積された電子を拡散ノードに転送する区間３４６に分けられる。追加的に、リード（ｒｅａｄ）区間３４９が存在するが、このときには、多くのピクセルが順に読み出される区間に相当し、一般的に光子による電子の蓄積区間３４８より短い。
【００４２】
図５に示された波形図による本実施例のイメージセンサーのトランスファートランジスタ駆動方法は、フォトダイオードをリセットするためにトランスファートランジスタのゲートに擬似的ピンチオフ電圧を印加するステップと、集光する間にフォトダイオードを遮断するためにトランスファートランジスタのゲートにターンオフ電位を印加するステップと、フォトダイオードに蓄積された光誘発電荷を移動させるためにトランスファートランジスタのゲートにトランスファー電位を印加するステップとを含む。４−トランジスタピクセルの場合にはトランスファー電位を印加するステップ以後、移動された光誘発電荷の読出動作の間トランスファートランジスタのゲートにターンオフ電位を印加するステップをさらに含むことができる。
【００４３】
擬似的ピンチオフ電圧の印加ステップは、図面で３４２で表示されるフォトダイオードのリセット区間で実行され、ターンオフ電位の印加ステップは、図面で３４８で表示されるフォトダイオードの集光区間で実行され、トランスファー電位の印加ステップは、図面で３４６で表示される光誘発電子の転送区間で実行され、読出動作の間ターンオフ電位の印加ステップは、図面で３４９で表示されるフォトダイオードに対する読み出し区間の間で実行される。
【００４４】
擬似的ピンチオフ電圧の印加ステップは、本発明の主な思想が実現された部分であり、トランスファートランジスタのチャンネルの電荷が他の部分の電荷、例えばフローティングノードの電荷の影響を少なく受けるように駆動する擬似的ピンチオフ状態で作ることにある。すなわち、トランスファートランジスタに大きい電圧を加えるほどフローティングノードとトランスファートランジスタのチャンネルがお互いに連結されてフローティングノードの電荷がトランスファートランジスタのチャンネルに流入される。このような現象により、トランスファートランジスタのリセットおよび光誘発電荷の電荷移動に影響を及ぼすようになり、さまざまなピクセルの特性悪化をもたらすようになる。
【００４５】
トランスファートランジスタのターンオン電圧で擬似的ピンチオフ電圧を印加することにより、前述のような問題点が解決され、製造工程上の偏差によるイメージセンサーの品質低下を防止することができる。
【００４６】
一方、擬似的ピンチオフ電圧は、リセットトランジスタとトランスファートランジスタのしきい電圧が同一である仮定下で、リセットトランジスタのゲートに加えられる電位より多少（好ましくは、０.１ＶからＶＤＤ／２）低い値を有するようになり、このような擬似的ピンチオフ電圧を通じてリセットおよび光誘発電荷移動が行われる。このように駆動すれば、上述のようにトランスファートランジスタのチャンネルに存在する電荷量が他の電荷量、例えばフローティングノードの電荷量に影響をより少なく受けることになり、既存の実現方法に比べて改善する効果がある。既存の実現方法は、リセットトランジスタとトランスファートランジスタのゲートとの両方に電源電圧（ＶＤＤ）を利用して駆動しており、これはトランスファートランジスタとリセットトランジスタのしきい電圧が同一であることを考慮する時、トランスファートランジスタのチャンネルの電荷量がフローティングノードの電荷量により充分に影響を受けることができることを意味する。
【００４７】
ここで、駆動信号を印加するのに既存の方法を利用する場合には、しきい電圧を変更することにより同一な効果を得ることもできる。特に、製造工程の修正またはバイアスの修正によりリセットトランジスタのしきい電圧よりトランスファートランジスタのしきい電圧を適切に高くすれば、これはトランスファートランジスタのゲート電圧をリセットトランジスタ電圧より小さく加える効果と同一なので、本発明の追い求める、トランスファートランジスタのゲートに加えられるターンオン電位を、フローティング拡散ノード電位とトランスファートランジスタのしきい電位を加えた値より低く強制することを達成するようになる。
【００４８】
また、リセットされない電荷の量が擬似的ピンチオフ状態の特性によっていつも一定であり、他の環境因子の変化に影響が少ないので、リセットされない電荷の量に該当する一定な値を相殺させると、従来技術の場合より正確な感光値を得ることができる。ただし、あまりに低いトランスファートランジスタのゲート電位はむしろフォトダイオードとトランスファートランジスタのチャンネルの間に存在するバリアー（ｂａｒｒｉｅｒ）を充分に減少させることを妨害してトランスファーやリセット能力を落とし得るので、過度に減らすことは好ましくない。
【００４９】
本発明の説明で前記擬似的ピンチオフ状態という用語は、物理的にＭＯＳトランジスタの動作モードのうちピンチオフモードと類似な状態になることを勘案して名付けた。擬似的ピンチオフ状態を得るための擬似的ピンチオフゲート電位は、図１のＶＤＤに該当する電源電圧より数百ｍＶ低い値から電源電圧の半分値の間のレベルを有することが好ましい。
【００５０】
図５において３４６で表示される光電子の転送区間でも擬似的ピンチオフ電圧をトランスファートランジスタのゲートに印加するように実現できるが、この場合、擬似的ピンチオフ状態の安全性を付与し、フォトダイオードからフローティング拡散ノードに移動しないで残っている電荷の量を一定にして光電子の転送動作の正確性を一層向上させることができる。この場合、リセット時の残余電荷量と読出時の残余電荷量が一定になり、実現方法によっては別のＣＤＳ回路を省略することもできるので、より簡単な構造のＣＭＯＳイメージセンサーを製作できる。この場合、光電子の転送区間３４６の擬似的ピンチオフ電圧およびリセット区間３４２の擬似的ピンチオフ電圧を同一に実現することもでき、少しの差を有するように実現することもできる。
【００５１】
一方、トランスファー動作時にフォトダイオードから十分な電荷を獲得するために、従来技術のようにリセット区間３４６では電源電圧（ＶＤＤ）または他の任意の電圧を印加するように実現することもできる。
【００５２】
一方、ピンフォトダイオードなどを使用してリセットを充分に達成できる場合には、リセット区間３４２では一般ターンオン電位を印加し、光電子転送区間３４６でだけ擬似的ピンチオフ電圧を印加するように実現することもできる。
【００５３】
一方、スイッチング信号波形の立上り時間（すなわち、ｌｅａｄｉｎｇ ｔｉｍｅ）は擬似的ピンチオフ状態に影響をおよぼし、立上り時間が大きいほどトランスファートランジスタゲートに加える電位の減少量を減らすことができる。すなわち、この信号の傾きを小さくするほどより安定的に擬似的ピンチオフ状態で作ることができる。
【００５４】
図６は、より安定的な擬似的ピンチオフ状態を得るため、ゲートに擬似的ピンチオフ電圧をより緩く印加するスイッチング信号の他の実施例を示している。図６に示した３４９区間から３４２区間に移る時、トランスファートランジスタのスイッチング電位（ＴｘＰ＿１）がターンオフ電位（Ｖｏｆｆ）から擬似的ピンチオフ電圧（Ｖｐｏ）に上昇するが、図６の実現方法では、信号出力手段に何らの措置を取らなかった時の一般的なスイッチング制御部出力信号の立上り時間（以下、‘最小立上り時間’と称する）より立上り時間が２倍以上長くなるように別の遅延回路などを使用して緩く増加させる。
【００５５】
図７は、より安定的な擬似的ピンチオフ状態を得るため、ゲートに擬似的ピンチオフ電圧を段階的に印加するスイッチング信号の他の実施例を示している。図７に示した３４９区間から３４２区間に進入する時、トランスファートランジスタのスイッチング電位（TxP_1）がターンオフ電位（Ｖｏｆｆ）から擬似的ピンチオフ電圧（Ｖｐｏ）に上昇するが、図７の実現方法では一応第１の擬似的ピンチオフ電圧（Ｖｐｏ１）に上昇させた後、所定時間後にさらに第２の擬似的ピンチオフ電圧（Ｖｐｏ２）に上昇させる。実現方法によっては、３つ以上の段階的電位を印加することもでき、段階的に電位を増加させて最終的に電源電圧（ＶＤＤ）を印加することもできる。ゲート電位を段階的に順次増加させる場合、電源電圧（ＶＤＤ）と同一なレベルになってもトランスファートランジスタはある程度は擬似的ピンチオフ状態を維持できるようになる。
【００５６】
先に示した実現方法のトランスファートランジスタのゲート電位が急激に上昇する場合、擬似的ピンチオフ状態が得られない危険を減少させるため行われたことである。一般的にデジタル方式で駆動されるピクセルの列（ｒｏｗ）デコーダーに付加的な機能を追加してトランスファートランジスタのスイッチング信号を一段階以上に調節することができる。このような多数段階（ｍｕｌｔｉ−ｌｅｖｅｌ）でトランスファートランジスタを駆動すれば、トランスファートランジスタが擬似的ピンチオフ状態にとどまるようにすることができる。すなわち、図６の方法および図７の方法は、トランスファートランジスタのゲートに加えられるスイッチング信号の時間当り上昇幅を減らして、ＦＤノードの電位上昇に比べてチャンネルの電位上昇を最大限に抑制することにより、トランスファートランジスタが擬似的ピンチオフ領域にとどまるようにする。
【００５７】
図６および図７では、緩く最小立上り時間の２倍以上の立上り時間で立ち上がりまたは段階的に立ち上がるようにされた結果、最終的なターンオン電位は従来技術のターンオン電位より低い電位を有するように示したが、最終的なターンオン電位を従来技術と同一なターンオン電位（電源電圧）にしても本発明が目的とするトランスファートランジスタの擬似的ピンチオフ状態を得ることができる。これはトランスファートランジスタのゲートに加えられる電位の立ち上がり速度が遅い場合、チャンネルの電位がゲートの電位を追従して一定な遅延時間が発生するようになるので、この遅延時間ほどトランスファートランジスタは擬似的ピンチオフ状態になるからである。
【００５８】
具体的には示さないが、図６の特徴と図７の特徴を全て含む方法によって実現することも可能である。すなわち、２つ以上の段階的な擬似的ピンチオフ電圧を順次に印加するが、擬似的ピンチオフ電圧の立上り時間を別の遅延手段を使用して一般的な場合より長く実現することもできる。
【００５９】
図１０は、感光ピクセルおよび関連制御ブロックを含む本実施例のイメージセンサーの構造を示した図で、図１０に示した構成の中で本実施例の特徴を形成する電圧制御部は、パルス形成ブロックによって実現することができる。
【００６０】
パルス形成ブロック２０００は、従来のイメージセンサーに印加されるＲＸ，ＴＸ信号の入力を受けて、図５から図９に示されたものの中でいずれの一つのようなＶｒｘ、Ｖｔｘ信号を生成することにより、トランスファートランジスタのゲートに加えられるターンオン電位をフローティング拡散ノードの電位より低く制御する。
【００６１】
（実施例２）
本実施例のイメージセンサーは、フォトダイオードから生成された光誘発電荷をフローティング拡散ノードに伝達するトランスファートランジスタと、フローティング拡散ノードをリセットさせるリセットトランジスタとを含み、トランスファートランジスタが擬似的ピンチオフモードで動作するようにトランスファートランジスタのチャンネル電位をフローティング拡散ノード電位より低く制御するため、リセットトランジスタのドレインおよび/またはゲートに印加される電位を変更する。
【００６２】
ここで、トランスファートランジスタのターンオン電圧では電源電圧が印加され、好ましくは、リセットトランジスタのドレインおよび/またはゲートに印加される電位は、電源電圧より数百ｍＶ高い値から電源電圧の１.５倍値の間のレベルを有することができる。
【００６３】
本実施例をＣＭＯＳイメージセンサーで実現する場合、図１に示した４−トランジスタピクセル構造に適用することができ、この場合の本実施例のイメージセンサーもフローティング拡散ノードの電位がトランスファートランジスタのターンオン時にチャンネル電位より高いことが分かり、これによる作用および改善された効果は第１の実施例で充分に説明したので、その説明を省略する。
【００６４】
本実施例の思想は、トランスファートランジスタのゲートターンオン電位は従来技術と同一に電源電圧を印加する状態で、トランスファートランジスタのターンオン時にフローティング拡散ノードの電圧を高めて擬似的ピンチオフ状態を作ることにある。このために、上述のように電源電圧より高い電位を有するリセット電位でフローティング拡散ノードをリセットする方法には、リセット時（すなわち、ターンオン時）のリセットトランジスタのゲート電位を電源電圧より高める方法と、リセット時のリセットトランジスタのゲート電位およびドレイン電位を電源電圧より高める方法とがある。
【００６５】
ＮＭＯＳトランジスタのゲートとドレインに電源電圧が印加されるターンオン時のソース電位は、ゲート電位からしきい電圧を引いた値になる。したがって、ゲート電位を高めるとソース電位も高くなるが、その限界はドレイン電位（電源電圧）になる。前述の限界よりソース電位をさらに高めることが要望される場合には、リセットトランジスタのゲート電位とともにドレイン電位も高めなければならない。トランスファートランジスタとリセットトランジスタのしきい電圧が同一である場合においては、リセットトランジスタのターンオンゲート電位のみを電源電位より数百ｍＶ高い値に高めると十分である。
【００６６】
図１０は、感光ピクセルおよび関連制御ブロックを含む本実施例のイメージセンサーの構造を示している。図１０に示した構成の中で本実施例の特徴を実現するセンシング電圧制御部は、前者の方法の場合は正（＋）バイアスブロック３０００であり、後者の場合はパルス形成ブロック２０００である。
【００６７】
前者の場合、正（＋）バイアスブロック３０００は、キャパシタを利用した電圧をブースティング（ｂｏｏｓｔｉｎｇ）回路などで実現することができ、電源電圧より高い電位を生成してリセットトランジスタのドレインに印加する。
【００６８】
後者の場合、前記パルス形成ブロック２０００は、ブースティング回路などを使用してリセットトランジスタ（Ｒｘ）のゲートで加えられるリセットターンオン電位（Ｖｒｘ）を電源電圧より高く調整する。すなわち、パルス形成ブロック２０００は、フォトダイオードをリセットさせるためにリセットトランジスタのゲートにターンオン電位で電源電圧より高い電位を印加するステップと；光電子の収集区間、転送区間および読出し区間でリセットトランジスタのゲートにターンオフ電位を印加するステップとを実行する。
【００６９】
（実施例３）
図３は、本実施例によるトランスファートランジスタ駆動方法を適用できる改善された構造のＣＭＯＳイメージセンサー内のフォトダイオードおよびトランスファートランジスタの構造を示している。本実施例では、図３に示したトランスファートランジスタのゲート電極に加えられるスイッチング信号の中でターンオン電位は、第１の実施例の場合と同一に改善され、ターンオフ電位は接地電位より低い負（−）のオフセット電位を印加してイメージセンサーの性能の最適化をはかる。
【００７０】
擬似的ピンチオフ電圧を印加する具体的な方法およびその効果は、第１の実施例の場合と同一なので、以下では改善されたトランスファートランジスタの構造と、負（−）のオフセット電位を印加して発生する効果およびその方法について説明する。
【００７１】
図３では、４−トランジスタピクセル構造でフォトダイオード（ＰＤ）、トランスファートランジスタ（Ｔｘ）およびフローティング拡散領域１３１のみを示した。示したトランスファートランジスタ（Ｔｘ）はゲート３１０とゲート酸化膜３２０、およびｐ型基板３６０で形成され、フォトダイオード領域（ＰＤ）はフォトダイオード（ｎタイプ）ドーピング領域３５０と表面ｐタイプドーピング領域３３０で形成され、拡散ノード３４０はｎ＋タイプで形成されている。この時、表面ｐ０タイプドーピング領域３３０と隣接してトランスファートランジスタに接したｐ−タイプドーピング領域３３２を形成したが、本実施例ではｐ−タイプドーピング領域３３２にホールを蓄積（ａｃｃｕｍｕｌａｔｉｏｎ）することを利用してイメージセンサーの性能向上を追及している。
【００７２】
集光（ｉｎｔｅｇｒａｔｉｏｎ）区間（図８の３４８）にトランスファートランジスタのゲート３１０に一定な負（−）のオフセット電位（Ｖｏｓ）を加えて、これによってゲート酸化膜３２０を通じてトランスファートランジスタに接したｐタイプドーピング領域３３２にホールを蓄積する。この場合、トランスファートランジスタに接したｐ−タイプドーピング領域３３２でトラップが非活性化されて電子−ホールのペアが減少して暗電流は減少するようになる。さらにトランスファートランジスタがオフされる区間に加えられたゲート３１０電位は、ゲート酸化膜３２０下のポテンシャルバリアーを増加させてフォトダイオードに集めれられる電子のウェルキャパシティ（ｗｅｌｌ ｃａｐａｃｉｔｙ）を増加させる。
【００７３】
図３に示した構造のトランスファートランジスタを製造する方法はさまざまがあり得るが、その中で従来技術によるイメージセンサー製造工程の修正を最小化できる製造方法は、次の通りである。フォトダイオードのｐタイプレイヤー３３０は、ゲートオキサイドの形成後、ホウ素のようなｐタイプドーパント物質をインプラントして形成することが一般的である。しかし、この時、その後の熱処理工程などによりインプラントされたドーパント物質の境界部の一部がゲートオキサイドの下で拡散（ｏｕｔ ｄｉｆｆｕｓｉｏｎ）される現象が発生する。従来技術の場合にはドーパント物質の拡散を最小化させようと努力していたが、本実施例ではドーパント物質の拡散を最大化させてゲート電極３１０とオーバーラップされるｐタイプ領域３３２を形成する。すなわち、フォトダイオードの２個のｐタイプレイヤー３３０、３３２の中でゲート電極３１０とオーバーラップされる領域３３２をドーパント物質の水平方向の拡散作用により形成することである。
【００７４】
本実施例のトランスファートランジスタの他の製造方法で、ゲート電極３２０を形成する前に別の適切なリソグラフィ工程および後続する適当な積層工程によって、ゲート電極３１０とオーバーラップされるｐタイプ領域３３２をフォトダイオード本来のｐタイプ領域３３０と一体で形成するか、独立に形成することができる。
【００７５】
後者の場合、ｐタイプドーピング領域３３２はフォトダイオードの表面ｐタイプドーピング領域とは異なるパターンにドーピングされる。フォトダイオードの表面ｐタイプドーピング領域は感光効率および/またはリセット効率のために二重ドーピング以上の多少複雑なドーピングで形成されることが一般的である。本発明の思想によるｐタイプドーピング領域３３２は、ホールの蓄積および電荷伝達効果を高めるためのことにあるので、ここに有利な方式でドーピングが実行される必要があり、二重ドーピングが不必要なこともあり、表面ｐタイプ領域２３０のような薄い厚さが要求されないこともある。後者の場合、ゲートオキサイド３２０下部のｐタイプドーピング領域３３２によるトラップ除去効果を最大化することができる。
【００７６】
図８は、トランスファートランジスタの強化し、本発明の思想による効果を有するスイッチング信号波形の例を示す図である。本発明の思想を実現するためのスイッチング信号の波形は、トランスファートランジスタに光子による電子の蓄積区間３４８の間トランスファートランジスタのゲートに接地電位（Ｖｏｆｆ）ではない負（−）のオフセット電位（Ｖｏｓ）を加える。図面では読出し区間３４９にも同一なオフセット電位（Ｖｏｓ）を加えたが、実現方法によっては接地電位（Ｖｏｆｆ）などの他の電位を加えることもできる。負（−）のオフセット電位は、約−０.１Ｖおよび−１.０Ｖの間で一番トラップの非活性化程度が優れた点に定めることによって最適の性能を得られる。
【００７７】
本発明で使用するオフセット電位レベルは電源電圧レベルに比べて小さい絶対値の負（−）の電圧を要求し、さらに必要な電流も非常に少ないので、オフセット電位を生成するために必要な回路をより容易に構成することができる。
【００７８】
図９は、図６の改善効果と図８の改善効果を一緒に含むように実現したスイッチング信号波形を示している。トランスファートランジスタのターンオフ電位として所定の負（−）のオフセット電位（Ｖｏｓ）を印加してターンオン電位として擬似的ピンチオフを印加するが、負（−）のオフセット電位（Ｖｏｓ）から擬似的ピンチオフ電圧（Ｖｐｏ）への立上り時間を別の遅延手段で遅延させることに特徴がある。図９における具体的な改善効果は、図６および図８の説明から類推することができるので、説明を省略する。
【００７９】
以上、本発明について好ましい実施例を通じて詳細に説明したが、本発明は前述の各実施例に限定されない。本発明の技術的思想の範囲内で、当分野における通常の知識を有する者により様々な変形が可能である。
【００８０】
例えば、第３の実施例では、第１の実施例の構成に負（−）のオフセット電圧を印加する構成を結合した構成を提示しているが、第１の実施例の構成より相対的に簡単な第２の実施例の構成に負（−）のオフセット電圧を印加する構成を結合して構成することも可能である。
【００８１】
例えば、図６から図９に示したスイッチング信号波形だけではなく、各図面のスイッチング波形の特徴を２個以上含む他のスイッチング信号波形でも実現が可能であり、その詳細な内容は前述の説明から類推できる。
【００８２】
例えば、上述の説明はフォトダイオードを部分的に空乏化（ｐａｒｔｉａｌｌｙ ｄｅｐｌｅｔｅｄ）させる条件で具体化したが、ピンフォトダイオードをピンニングして使用する条件にも適用可能である。すなわち、ピンニング電圧でピンニングされたダイオードであってもトランスファートランジスタを擬似的ピンチオフ状態で動作させると、フローティング拡散ノードの電圧と関係ないトランスファーとリセットになるので、この方法を使わない場合より優秀な特性を持たせることができる。
【図面の簡単な説明】
【００８３】
【図１】一般的な４−トランジスタ ＣＭＯＳイメージセンサーの構造を示した回路図である。
【図２】本発明が実現できるＣＭＯＳイメージセンサーの一実施例のフォトダイオードおよびトランスファートランジスタ領域を示した断面図である。
【図３】本発明が実現できるＣＭＯＳイメージセンサーの他の実施例のフォトダイオードおよびトランスファートランジスタ領域を示した断面図である。
【図４】従来技術によるイメージセンサーのトランスファートランジスタ駆動方法を示したタイミング図である。
【図５】本発明の一実施例によるイメージセンサーのトランスファートランジスタ駆動方法を示したタイミング図である。
【図６】本発明の他の実施例によるイメージセンサーのトランスファートランジスタ駆動方法を示したタイミング図である。
【図７】本発明のまた他の実施例によるイメージセンサーのトランスファートランジスタ駆動方法を示したタイミング図である。
【図８】本発明のまた他の実施例によるイメージセンサーのトランスファートランジスタ駆動方法を示す示したタイミング図である。
【図９】本発明のまた他の実施例によるイメージセンサーのトランスファートランジスタ駆動方法を示したタイミング図である。
【図１０】本発明の一実施例によるＣＭＯＳイメージセンサーの構造を示したブロック図である。
【図１】
2009518850.tif 000003
【図２】
2009518850.tif 000004
【図３】
2009518850.tif 000005
【図４】
2009518850.tif 000006
【図５】
2009518850.tif 000007
【図６】
2009518850.tif 000008
【図７】
2009518850.tif 000009
【図８】
2009518850.tif 000010
【図９】
2009518850.tif 000011
【図１０】
2009518850.tif 000012
【国際調査報告】
2009518850.tif 000013
2009518850.tif 000014