(57)【要約】【課題】  設定可能な電圧レギュレータを提供する。【解決手段】  試験システムは、Ｎ個の外部インピーダンスのうち１以上の外部インピーダンスと選択的に通信し、前記Ｎ個の外部インピーダンスのうち前記１以上の外部インピーダンスの電気特性に基づいて選択されるＭ個の所定設定を有する設定可能集積回路を備える。前記設定可能集積回路は、前記Ｍ個の所定設定から選択される１つの所定設定に基づいて、前記設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成し、ＮおよびＭが１よりも大きい整数である。集積回路は、設定可能集積回路の出力に応じて試験される。【選択図】  図１１Ａ
2009543193.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個の外部インピーダンスのうち１以上の外部インピーダンスと選択的に通信し、前記Ｎ個の外部インピーダンスのうち前記１以上の外部インピーダンスの電気特性に基づいて選択されるＭ個の所定設定を有する設定可能集積回路と、
前記設定可能集積回路の出力に応じて試験される集積回路と
を備え、
前記設定可能集積回路は、前記Ｍ個の所定設定から選択される１つの所定設定に基づいて、前記設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成し、ＮおよびＭが１よりも大きい整数である
試験システム。
【請求項２】
前記集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む
請求項１に記載の試験システム。
【請求項３】
前記出力特性の前記Ｍ個の離散値のうち少なくとも２つに基づいて前記集積回路が動作している間に、前記集積回路の動作を試験する試験モジュール
をさらに備える、請求項１に記載の試験システム。
【請求項４】
前記試験モジュールは、前記集積回路に集積化されている
請求項３に記載の試験システム。
【請求項５】
前記試験モジュールは、前記集積回路とは別個に形成されている
請求項３に記載の試験システム。
【請求項６】
前記Ｎ個の外部インピーダンスと、
それぞれが前記Ｎ個の外部インピーダンスのうち１つに対応付けられているＮ個のスイッチと
をさらに備える、請求項１に記載の試験システム。
【請求項７】
前記Ｎ個のスイッチに接続されている電源
をさらに備える、請求項６に記載の試験システム。
【請求項８】
前記設定可能集積回路は、
前記１以上の外部インピーダンスの前記電気特性を測定し、前記測定された電気特性に対応するデジタル値を決定する測定回路と、
前記デジタル値の関数としてアクセス可能な内容を含むメモリ位置を持つストレージ回路と、
前記デジタル値に対応する前記メモリ位置の前記内容に基づいて、前記設定可能集積回路の前記出力特性の前記Ｍ個の離散値から選択された前記１つの離散値を設定するコントローラと
を有し、
前記内容はそれぞれ、前記Ｍ個の所定設定のうち１つに対応する
請求項１に記載の試験システム。
【請求項９】
前記測定された電気特性に対応する前記デジタル値を決定する値決定部と、
前記デジタル値を、前記メモリ位置のうち１つに対応する第１のデジタルアドレスに変換するアドレス生成部と
をさらに備える、請求項８に記載の試験システム。
【請求項１０】
前記少なくとも１つの外部インピーダンスは、抵抗器、コンデンサ、および抵抗器とコンデンサの組み合わせから成る群から選択される
請求項１に記載の試験システム。
【請求項１１】
Ｐ個の設定可能集積回路と、
前記Ｐ個の追加設定可能集積回路のそれぞれと通信するＰ個の追加集積回路と
をさらに備え、
前記Ｐ個の設定可能集積回路のうち少なくとも１つは前記設定可能集積回路と通信し、Ｐは０よりも大きい整数である
請求項１に記載の試験システム。
【請求項１２】
前記Ｐ個の設定可能集積回路は、デイジーチェーン方式で接続されている
請求項１１に記載の試験システム。
【請求項１３】
前記Ｎ個の外部インピーダンスのうち１以上を前記設定可能集積回路に選択的に接続する選択モジュール
をさらに備える、請求項６に記載の試験システム。
【請求項１４】
前記設定可能集積回路は電力管理インターフェースである
請求項１に記載の試験システム。
【請求項１５】
入力信号に基づいて選択されるＭ個の所定設定を有する設定可能集積回路と、
前記設定可能集積回路の出力に基づいて試験される集積回路と
を備え、
前記設定可能集積回路は、前記Ｍ個の所定設定から選択される１つの所定設定に基づいて、前記設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成し、Ｍは１より大きい整数である
試験システム。
【請求項１６】
前記集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む
請求項１５に記載の試験システム。
【請求項１７】
前記出力特性の前記Ｍ個の離散値のうち少なくとも２つに基づいて前記集積回路が動作している間に、前記集積回路の動作を試験する試験モジュール
をさらに備える、請求項１５に記載の試験システム。
【請求項１８】
前記試験モジュールは、前記集積回路に集積化されている
請求項１７に記載の試験システム。
【請求項１９】
前記試験モジュールは、前記集積回路と通信する
請求項１７に記載の試験システム。
【請求項２０】
前記入力信号を生成する選択制御モジュール
をさらに備える、請求項１５に記載の試験システム。
【請求項２１】
前記入力信号は、前記外部特性の前記Ｍ個の離散値から選択される前記１つの離散値を大きくする上方信号と、前記外部特性の前記Ｍ個の離散値から選択される前記１つの離散値を小さくする下方信号とを含む
請求項２０に記載の試験システム。
【請求項２２】
前記設定可能集積回路とデイジーチェーン方式で通信する、Ｐ個の追加設定可能集積回路と、
前記Ｐ個の追加設定可能集積回路のそれぞれと通信するＰ個の追加回路と
をさらに備える、請求項１５に記載の試験システム。
【請求項２３】
集積回路を試験する生産試験システムであって、
設定点および設定点範囲を生成する制御モジュールと、
Ｍ個の所定設定を持つ設定可能集積回路であって、前記設定点および前記設定点範囲を受け取り、前記設定点および前記設定点範囲に基づいて前記設定可能集積回路の出力特性のＭ個の離散値のうちＮ個の離散値を順次選択することによってＮ個の連続する出力信号を生成する設定可能集積回路と、
前記設定可能集積回路の前記Ｎ個の出力信号に基づいて試験される集積回路と
を備え、
ＭおよびＮが１よりも大きい整数で、ＭがＮよりも大きい
生産試験システム。
【請求項２４】
前記集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む
請求項２３に記載の生産試験システム。
【請求項２５】
前記設定可能集積回路の前記Ｎ個の出力信号に基づいて前記集積回路が動作している間に、前記集積回路の動作を試験する試験モジュール
をさらに備える、請求項２３に記載の生産試験システム。
【請求項２６】
前記試験モジュールは、前記制御モジュール、前記設定可能集積回路、および前記集積回路のうち少なくとも１つと集積化されている
請求項２５に記載の生産試験システム。
【請求項２７】
前記試験モジュールは、前記集積回路および前記設定可能集積回路のうち１つと通信する
請求項２５に記載の生産試験システム。
【請求項２８】
前記集積回路に対して複数のクロック周波数を生成するクロック
をさらに備える、請求項２３に記載の生産試験システム。
【請求項２９】
前記集積回路は、第１のクロック速度と、第１の設定点と、第１の設定点範囲とにおいて試験され、前記第１のクロック速度とは異なる第２のクロック速度と、前記第１の設定点とは異なる第２の設定点と、第２の設定点範囲とにおいて試験される
請求項２８に記載の生産試験システム。
【請求項３０】
前記第１の設定点範囲は前記第２の設定点範囲とは異なる
請求項２３に記載の生産試験システム。
【請求項３１】
前記設定点範囲は、前記設定点からの固定オフセットと前記設定点からのパーセントオフセットとを含む
請求項２３に記載の生産試験システム。
【請求項３２】
前記設定点は電圧設定点であり、前記設定点範囲は電圧設定点範囲であり、前記Ｎ個の出力信号はＮ個の電圧出力信号である
請求項２３に記載の生産試験システム。
【発明の詳細な説明】
【関連出願】
【０００１】
本願は、米国実用新案出願第１１／５４６，８３１号（出願日：２００６年１０月１２日）、第１１／５４６，８３２号（出願日：２００６年１０月１２日）、および第１１／５１７，９３２号（出願日：２００６年９月８日）、ならびに米国仮特許出願第６０／８２４，１０８号（出願日：２００６年８月３１日）、第６０／８２０，８７４号（出願日：２００６年７月３１日）、および第６０／８１８，８１７号（出願日：２００６年７月６日）による恩恵を主張し、米国特許出願第１１／４１１，３７７号（出願日：２００６年４月２６日）の一部継続出願である。当該米国特許出願（第１１／４１１，３７７号）は、米国特許出願第１１／２２０，２５５号（出願日：２００５年９月６日）の分割出願である。当該米国特許出願（第１１／２２０，２５５号）は、米国特許出願第１０／２５１，３７２号（出願日：２００２年９月１９日）の分割出願である。上記出願に記載の内容はすべて参照により本願に組み込まれる。
【背景技術】
【０００２】
多岐にわたる種類の半導体デバイスは、同一の基本デバイスについて、出力電圧、周波数、トリガ温度等を含む１以上の点において異なる複数の設定を含み得る。ある一連のデバイスに基づいて特定の設定を提供する方法としては、従来より幾つかの方法が用いられている。１つの方法によると、内部構成要素の値または設定をわずかに変えて、同一の基本半導体の複数の異なるバージョンを製造することによって、出力を異ならせる。例えば、電圧レギュレータには、さまざまな出力電圧および許容誤差レベルを持つ一連のデバイスが含まれ得る。サプライヤ等は異なるデバイスを製造して在庫として保管し、出力電圧と許容誤差の可能な組み合わせをそれぞれ提供する。この方法には、高価な外部素子を必要とすることなく、厳密な許容誤差のデバイスを提供できるという利点がある。しかし、電圧／許容誤差の組み合わせそれぞれに対して生産される量が少なくなり、在庫保管コストが大きくなるので、レギュレータのコストが高くなってしまう場合がある。
【０００３】
別の方法では、１以上の外部素子を用いて内部回路を完成させる。例えば、電圧レギュレータの場合は誤差増幅器を付加する。この場合、外部構成要素の許容誤差は、生成される出力の許容誤差に対して直接の影響を及ぼす。出力の許容誤差を厳密にするためには、許容誤差が厳密な高コストの外部構成要素が必要となり得る。また、出力を所望の値に柔軟に設定するためには、厳密な許容誤差の外部構成要素を豊富に揃えてストックする必要がある。
【０００４】
図１Ａには、半導体５を設定する第３の方法を示す。当該第３の方法では、デジタル入力信号を用いて半導体を設定する。プルアップ抵抗器６は、スイッチ７と組み合わせられることによって、デジタル入力信号を生成する。１つのデジタル入力は、２つ（２１）の設定の間で選択を実施するとしてもよい。２つのデジタル入力は、４つ（２２）の設定の間で選択を実施するとしてもよい。３つのデジタル入力は、８つ（２３）の設定の間で選択を実施するとしてもよい。この後同様に続いていく。適度な数の設定の間において選択を実施するためには、多数のピンが必要となり得る。１６個の設定の間で選択を実施する用途専用に４つのピンを利用すると、コストおよびパッケージサイズの両方の観点から、高くついてしまう。その一方、選択用に２つのピンを利用すれば、コストおよびパッケージサイズに関しては、無理のないものが得られるが、４つの設定の中からしか選択できない。
【発明の開示】
【課題を解決するための手段】
【０００５】
試験システムは、Ｎ個の外部インピーダンスのうち１以上の外部インピーダンスと選択的に通信し、Ｎ個の外部インピーダンスのうち１以上の外部インピーダンスの電気特性に基づいて選択されるＭ個の所定設定を有する設定可能集積回路を備える。設定可能集積回路は、Ｍ個の所定設定から選択される１つの所定設定に基づいて、設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成し、ＮおよびＭが１よりも大きい整数である。集積回路は、設定可能集積回路の出力に応じて試験される。
【０００６】
他の特徴によると、集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む。試験モジュールは、出力特性のＭ個の離散値のうち少なくとも２つに基づいて集積回路が動作している間に、集積回路の動作を試験する。試験モジュールは、集積回路に集積化されている。試験モジュールは、集積回路とは別個に形成されている。
【０００７】
他の特徴によると、Ｎ個のスイッチはＮ個の外部インピーダンスにそれぞれ対応付けられている。電源は、Ｎ個のスイッチに接続されている。設定可能集積回路は、１以上の外部インピーダンスの電気特性を測定し、測定された電気特性に対応するデジタル値を決定する測定回路と、デジタル値の関数としてアクセス可能な内容を含むメモリ位置を持つストレージ回路と、デジタル値に対応するメモリ位置の内容に基づいて、設定可能集積回路の出力特性のＭ個の離散値から選択された１つの離散値を設定するコントローラとを有し、内容はそれぞれ、Ｍ個の所定設定のうち１つに対応する。
【０００８】
他の特徴によると、値決定部は測定された電気特性に対応するデジタル値を決定する。アドレス生成部は、デジタル値を、メモリ位置のうち１つに対応する第１のデジタルアドレスに変換する。少なくとも１つの外部インピーダンスは、抵抗器、コンデンサ、および抵抗器とコンデンサの組み合わせから成る群から選択される。Ｐ個の設定可能集積回路のうち少なくとも１つは設定可能集積回路と通信する。Ｐ個の追加回路は、Ｐ個の追加設定可能集積回路のそれぞれと通信する。Ｐは０よりも大きい整数である。Ｐ個の設定可能集積回路は、デイジーチェーン方式で接続されている。選択モジュールは、Ｎ個の外部インピーダンスのうち１以上を設定可能集積回路に選択的に接続する。設定可能集積回路は電力管理インターフェース回路である。
【０００９】
Ｎ個の外部インピーダンスのうち１以上を用いて設定可能集積回路を設定することを含む方法は、Ｎ個の外部インピーダンスのうち１以上の外部インピーダンスの電気特性に基づいてＭ個の所定設定のうち１つの所定設定を選択することと、Ｍ個の所定設定から選択される１つの所定設定に基づいて、設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成することと、設定可能集積回路の出力に応じて集積回路を試験することとを含み、ＮおよびＭが１よりも大きい整数である。
【００１０】
他の特徴によると、集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む。当該方法は、出力特性のＭ個の離散値のうち少なくとも２つに基づいて集積回路が動作している間に、集積回路の動作を試験することを含む。当該方法は、集積回路に集積化されている試験モジュールを用いて試験処理を実行することを含む。当該方法は、集積回路とは別個に形成されている試験モジュールを用いて試験処理を実行することを含む。当該方法は、それぞれがＮ個の外部インピーダンスのうち１つに対応付けられているＮ個のスイッチを提供することを含む。当該方法は、Ｎ個のスイッチに接続されている電源を提供することを含む。
【００１１】
他の特徴によると、当該方法は、１以上の外部インピーダンスの電気特性を測定することと、測定された電気特性に対応するデジタル値を決定することと、デジタル値の関数としてアクセス可能な内容を含むメモリ位置を持つストレージ回路を提供することと、デジタル値に対応するメモリ位置の内容に基づいて、設定可能集積回路の出力特性のＭ個の離散値から選択された１つの離散値を設定することとを含み、内容はそれぞれ、Ｍ個の所定設定のうち１つに対応する。
【００１２】
他の特徴によると、Ｎ個の外部インピーダンスのうち１以上は、抵抗器、コンデンサ、および抵抗器とコンデンサの組み合わせから成る群から選択される。当該方法は、Ｐ個の設定可能集積回路を提供することと、Ｐ個の追加設定可能集積回路のそれぞれと通信するＰ個の追加回路とを提供することとを含み、Ｐ個の設定可能集積回路のうち少なくとも１つは設定可能集積回路と通信し、Ｐは０よりも大きい整数である。
【００１３】
他の特徴によると、当該方法はＰ個の設定可能集積回路をデイジーチェーン方式で接続することを含む。
【００１４】
試験システムは、インピーダンスを与えるＮ個の外部インピーダンス手段のうち１以上の外部インピーダンス手段と選択的に通信する設定可能集積回路手段を備える。設定可能集積回路手段は、Ｎ個の外部インピーダンス手段のうち１以上の外部インピーダンス手段の電気特性に基づいて選択されるＭ個の所定設定を有する。設定可能集積回路手段は、Ｍ個の所定設定から選択される１つの所定設定に基づいて、設定可能集積回路手段の出力特性のＭ個の離散値から選択される１つの離散値を生成し、ＮおよびＭが１よりも大きい整数である。集積回路手段は、設定可能集積回路手段の出力に応じて試験される。
【００１５】
他の特徴によると、集積回路手段は、データを格納する格納手段およびデータを処理する処理手段のうち少なくとも一方を含む。試験手段は、出力特性のＭ個の離散値のうち少なくとも２つに基づいて集積回路手段が動作している間に、集積回路手段の動作を試験する。試験手段は、集積回路手段に集積化されている。試験手段は、集積回路手段とは別個に形成されている。
【００１６】
他の特徴によると、スイッチングのためのＮ個のスイッチ手段はＮ個の外部インピーダンス手段にそれぞれ対応付けられている。電力を供給する電源手段は、Ｎ個のスイッチ手段と通信する。
【００１７】
他の特徴によると、設定可能集積回路手段は、１以上の外部インピーダンスの電気特性を測定し、測定された電気特性に対応するデジタル値を決定する測定手段と、デジタル値の関数としてアクセス可能な内容を含むメモリ位置を持つストレージ手段と、デジタル値に対応するメモリ位置の内容に基づいて、設定可能集積回路の出力特性のＭ個の離散値から選択された１つの離散値を設定する制御手段とを有し、内容はそれぞれ、Ｍ個の所定設定のうち１つに対応する。
【００１８】
他の特徴によると、値決定手段は測定された電気特性に対応するデジタル値を決定し、アドレス生成手段は、デジタル値を、メモリ位置のうち１つに対応する第１のデジタルアドレスに変換する。１以上のＮ個の外部インピーダンス手段は、抵抗器、コンデンサ、および抵抗器とコンデンサの組み合わせから成る群から選択される。Ｐ個の設定可能集積回路手段はＭ個の所定設定を提供する。Ｐ個の設定可能集積回路手段のうち少なくとも１つは設定可能集積回路手段によって設定される。Ｐ個の集積回路手段は、試験対象であり、Ｐ個の追加設定可能集積回手段のそれぞれと通信する。Ｐは０よりも大きい整数である。Ｐ個の設定可能集積回路手段は、デイジーチェーン方式で接続されている。選択手段は、Ｎ個の外部インピーダンス手段のうち１以上を設定可能集積回路手段に選択的に接続する。設定可能集積回路手段は電力管理インターフェース回路である。
【００１９】
試験システムは、入力信号に基づいて選択されるＭ個の所定設定を有する設定可能集積回路を備える。設定可能集積回路は、Ｍ個の所定設定から選択される１つの所定設定に基づいて、設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成し、Ｍは１より大きい整数である。集積回路は、設定可能集積回路の出力に基づいて試験される。
【００２０】
他の特徴によると、集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む。試験モジュールは、出力特性のＭ個の離散値のうち少なくとも２つに基づいて集積回路が動作している間に、集積回路の動作を試験する。試験モジュールは、集積回路に集積化されている。試験モジュールは、集積回路と通信する。選択制御モジュールは、入力信号を生成する。入力信号は、外部特性のＭ個の離散値から選択される１つの離散値を選択的に大きくし、外部特性のＭ個の離散値から選択される１つの離散値を小さくする信号を含む。
【００２１】
他の特徴によると、Ｐ個の追加設定可能集積回路は、設定可能集積回路とデイジーチェーン方式で通信する。Ｐ個の追加回路は、Ｐ個の追加設定可能集積回路のそれぞれと通信する。
【００２２】
試験方法は、Ｍ個の所定設定を有する設定可能集積回路を提供することと、入力信号に基づいてＭ個の所定設定から１つの所定設定を選択することと、Ｍ個の所定設定から選択される１つの所定設定に基づいて、設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成することと、設定可能集積回路の出力に基づいて集積回路を試験することとを含み、Ｍは１より大きい整数である。
【００２３】
他の特徴によると、集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む。当該方法はさらに、出力特性のＭ個の離散値のうち少なくとも２つに基づいて集積回路が動作している間に、集積回路の動作を試験することを含む。当該方法はさらに、試験モジュールを集積回路に集積化させることを含む。当該方法はさらに、入力信号を生成することを含み、入力信号は、外部特性のＭ個の離散値から選択される１つの離散値を選択的に大きくし、外部特性のＭ個の離散値から選択される１つの離散値を小さくする信号を含む。
【００２４】
他の特徴によると、当該方法はさらに、設定可能集積回路とデイジーチェーン方式で通信するＰ個の追加設定可能集積回路を提供することと、Ｐ個の追加設定可能集積回路のそれぞれと通信するＰ個の追加回路を提供することとを含む。
【００２５】
試験システムは、入力信号に基づいて選択されるＭ個の所定設定を提供する設定可能集積回路手段を備える。設定可能集積回路手段は、Ｍ個の所定設定から選択される１つの所定設定に基づいて、設定可能集積回路手段の出力特性のＭ個の離散値から選択される１つの離散値を生成し、Ｍは１より大きい整数である。集積回路手段は、設定可能集積回路の出力に基づいて試験される。
【００２６】
他の特徴によると、集積回路手段は、データを格納する格納手段およびデータを処理する処理手段のうち少なくとも一方を含む。試験手段は、出力特性のＭ個の離散値のうち少なくとも２つに基づいて集積回路手段が動作している間に、集積回路手段の動作を試験する。試験手段は、集積回路手段に集積化されている。試験手段は、集積回路手段と通信する。選択制御手段は、入力信号を生成する。入力信号は、外部特性のＭ個の離散値から選択される１つの離散値を選択的に大きくし、外部特性のＭ個の離散値から選択される１つの離散値を小さくする信号を含む。Ｐ個の追加設定可能集積回路手段は、設定可能集積回路手段とデイジーチェーン方式で通信する。Ｐ個の追加回路手段は、Ｐ個の追加設定可能集積回路手段のそれぞれと通信する。
【００２７】
集積回路を試験する生産試験システムは、設定点および設定点範囲を生成する制御モジュールを備える。設定可能集積回路は、Ｍ個の所定設定を持ち、設定点および設定点範囲を受け取り、設定点および設定点範囲に基づいて設定可能集積回路の出力特性のＭ個の離散値のうちＮ個の離散値を順次選択することによってＮ個の連続する出力信号を生成する。集積回路は、設定可能集積回路のＮ個の出力信号に基づいて試験される。ＭおよびＮが１よりも大きい整数で、ＭがＮよりも大きい。
【００２８】
他の特徴によると、設定点は電圧設定点で、設定点範囲は電圧設定点範囲で、Ｎ個の出力信号はＮ個の電圧出力信号である。集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む。試験モジュールは、設定可能集積回路のＮ個の出力信号に基づいて集積回路が動作している間に、集積回路の動作を試験する。試験モジュールは、制御モジュール、設定可能集積回路、および集積回路のうち少なくとも１つと集積化されている。試験モジュールは、集積回路および設定可能集積回路のうち１つと通信する。
【００２９】
他の特徴によると、クロックは集積回路に対して複数のクロック周波数を生成する。集積回路は、第１のクロック速度と、第１の設定点と、第１の設定点範囲とにおいて試験され、第１のクロック速度とは異なる第２のクロック速度と、第１の設定点とは異なる第２の設定点と、第２の設定点範囲とにおいて試験される。第１の設定点範囲は第２の設定点範囲とは異なる。設定点範囲は、設定点からの固定オフセットと設定点からのパーセントオフセットとを含む。
【００３０】
集積回路に対して生産試験を行う方法は、制御モジュールを用いて設定点および設定点範囲を生成することと、設定点および設定点範囲を受け取り、Ｍ個の所定設定を持ち、設定点および設定点範囲に基づいて設定可能集積回路の出力特性のＭ個の離散値のうちＮ個の離散値を順次選択することによってＮ個の連続する出力信号を生成する設定可能集積回路を提供することと、設定可能集積回路のＮ個の出力信号に基づいて集積回路を試験することとを含み、ＭおよびＮが１よりも大きい整数で、ＭがＮよりも大きい。
【００３１】
他の特徴によると、設定点は電圧設定点で、設定点範囲は電圧設定点範囲で、Ｎ個の出力信号はＮ個の電圧出力信号である。集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む。当該方法は、設定可能集積回路のＮ個の出力信号に基づいて集積回路が動作している間に、集積回路の動作を試験することを含む。当該方法は、制御モジュール、設定可能集積回路、および集積回路のうち少なくとも１つと集積化されている試験モジュールを用いて試験を実行することを含む。当該方法は、集積回路および設定可能集積回路のうち１つと通信する試験モジュールを用いて試験を実行することを含む。当該方法は、集積回路に対して複数のクロック周波数を生成することを含む。当該方法は、集積回路を、第１のクロック速度と、第１の設定点と、第１の設定点範囲とにおいて試験することと、第１のクロック速度とは異なる第２のクロック速度と、第１の設定点とは異なる第２の設定点と、第２の設定点範囲とにおいて試験することを含む。
【００３２】
他の特徴によると、第１の設定点範囲は第２の設定点範囲とは異なる。設定点範囲は、設定点からの固定オフセットを含む。設定点範囲は、設定点からのパーセントオフセットを含む。
【００３３】
集積回路を試験する生産試験システムは、設定点および設定点範囲を生成する制御手段と、Ｍ個の所定設定を持ち、設定点および設定点範囲を受け取り、設定点および設定点範囲に基づいて設定可能集積回路の出力特性のＭ個の離散値のうちＮ個の離散値を順次選択することによってＮ個の連続する出力信号を生成する設定可能集積回路と、設定可能集積回路のＮ個の出力信号に基づいて試験される集積回路とを備える。ＭおよびＮが１よりも大きい整数で、ＭがＮよりも大きい。
【００３４】
他の特徴によると、設定点は電圧設定点で、設定点範囲は電圧設定点範囲で、Ｎ個の出力信号はＮ個の電圧出力信号である。集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む。試験手段は、設定可能集積回路のＮ個の出力信号に基づいて集積回路が動作している間に、集積回路の動作を試験する。試験手段は、制御モジュール、設定可能集積回路、および集積回路のうち少なくとも１つと集積化されている。試験手段は、集積回路および設定可能集積回路のうち１つと通信する。クロック手段は集積回路に対して複数のクロック周波数を生成する。集積回路は、第１のクロック速度と、第１の設定点と、第１の設定点範囲とにおいて試験され、第１のクロック速度とは異なる第２のクロック速度と、第１の設定点とは異なる第２の設定点と、第２の設定点範囲とにおいて試験される。第１の設定点範囲は第２の設定点範囲とは異なる。設定点範囲は、設定点からの固定オフセットと設定点からのパーセントオフセットとを含む。
【００３５】
本発明の１以上の実施形態の詳細な内容は、添付図面および以下の記載において説明されている。上記以外の本発明の他の特徴、目的および利点は、以下の説明、図面および請求項から明らかとなる。
【図面の簡単な説明】
【００３６】
【図１Ａ】従来の設定可能半導体に接続される選択回路を示すブロック図である。
【００３７】
【図１Ｂ】外部インピーダンスに接続される設定可能半導体を示すブロック図である。
【００３８】
【図２】外部インピーダンスに接続される設定可能半導体を示す詳細ブロック図である。
【００３９】
【図３Ａ】外部インピーダンス値とデジタル値との関係を示す図である。
【図３Ｂ】外部インピーダンス値とデジタル値との関係を示す図である。
【００４０】
【図４】多機能ピンを有する設定可能半導体を示す概略図である。
【００４１】
【図５】プログラム可能な制御を有する多機能ピンを示す概略図である。
【００４２】
【図６】デジタル値を生成するタイミング回路を示す概略図である。
【００４３】
【図７】図６のタイミング回路に対応付けられる波形を示す図である。
【００４４】
【図８】半導体を設定する処理を示すフローチャートである。
【００４５】
【図９】半導体を設定するための外部インピーダンスの値を選択する処理を示すフローチャートである。
【００４６】
【図１０Ａ】外部インピーダンスに接続される電圧レギュレータを示すブロック図である。
【００４７】
【図１０Ｂ】２つの外部インピーダンスに接続される電圧レギュレータを示すブロック図である。
【００４８】
【図１０Ｃ】外部インピーダンスに接続される電圧レギュレータを示すブロック図である。
【００４９】
【図１０Ｄ】２つの外部インピーダンスに接続される電圧レギュレータを示すブロック図である。
【００５０】
【図１１Ａ】外部インピーダンスによって外部から設定され、別の回路を試験する電力管理インターフェースチップ（ＰＭＩＣ）を示す機能ブロック図である。
【図１１Ｂ】外部インピーダンスによって外部から設定され、別の回路を試験するＰＭＩＣを示す機能ブロック図である。
【図１１Ｃ】外部インピーダンスによって外部から設定され、別の回路を試験するＰＭＩＣを示す機能ブロック図である。
【００５１】
【図１２】複数の回路またはＩＣを試験するべくデイジーチェーン式に設定される、図１１Ａから図１１ＣのＰＭＩＣを示す図である。
【００５２】
【図１３Ａ】外部から設定され、別の回路を試験する電力管理インターフェースチップ（ＰＭＩＣ）を示す機能ブロック図である。
【図１３Ｂ】外部から設定され、別の回路を試験するＰＭＩＣを示す機能ブロック図である。
【図１３Ｃ】外部から設定され、別の回路を試験するＰＭＩＣを示す機能ブロック図である。
【００５３】
【図１４】複数の回路またはＩＣを試験するべくデイジーチェーン式に設定される、図１３Ａから図１３ＣのＰＭＩＣを示す図である。
【００５４】
【図１５】ＰＭＩＣに集積化される試験モジュールを示す図である。
【００５５】
【図１６】生産試験において、回路の固定値または固定範囲から、電圧供給レベルを変化させることを示す図である。
【図１７】生産試験において、回路の固定値または固定範囲から、電圧供給レベルを変化させることを示す図である。
【００５６】
【図１８】回路に対して生産試験を行う方法を示すフローチャートである。
【００５７】
【図１９】別の回路に対して生産試験を行う電力管理モジュールを示す機能ブロック図である。
【００５８】
複数の図面で同様の参照符号を使用する場合は、同様の構成要素を示すものとする。
【発明を実施するための最良の形態】
【００５９】
図１Ｂは、例えば２つの外部インピーダンス１６および１８を接続するための２つの選択ピン１２および１４を備える、設定可能半導体デバイス１０を示す図である。設定可能半導体デバイス１０には、従来のデバイスに比べて、１以上の出力および内部特性を選択するために利用する、外部素子に結合される選択ピンの数が少ないという利点がある。外部素子に対する結合には、１以上のピンが利用され得る。設定可能半導体デバイスは、選択ピンに接続されている外部素子から情報を抽出または探索する。抽出される情報は、デバイス特性の選択レベルに対応する３つ以上の所定レベル範囲を含む。例えば、外部抵抗器に接続される一のピンは、１６個の出力電圧レベルのうち任意の１つを選択するべく利用され得る。外部抵抗器の抵抗は、１６個の所定の標準値のうちの１つが選択されているのが好ましい。１６個の抵抗値はそれぞれ、１６個の出力電圧レベルのうち１つに対応する。また、コストおよび在庫を減らすことを目的として、外部素子には低精度の受動素子を利用するのが好ましい。各外部素子は、複数のＮ個の所定の公称値を有するとしてもよく、各公称値は一の所定の特性レベルの選択に対応する。利用されるピンが１つの場合、Ｎ個の異なる特性レベルに対して選択が実施され得る。利用されるピンが２つの場合、Ｎ×Ｎ個の異なる特性レベルに対して選択が実施され得る。選択ピンの数を大きくすると、このように選択が行われるレベル数が多くなる。選択の対象となり得るデバイス特性の種類を挙げると、例えば、出力電圧、基準電圧、出力電流、基準電流、クロック周波数、温度しきい値、および各デバイス特性の許容誤差がある。例えば、設定可能半導体デバイス１０は、１６個の所定値から成る群から選択される公称値を持ち得る外部抵抗器に接続される、１つの選択ピン１２を備えるとしてもよい。１６個の所定値はそれぞれ、３．３ボルトから１５ボルトの範囲内の１６個の所定出力電圧レベルの１つに対応する、測定値範囲を１つ持つ。設定可能半導体デバイスが特に適切な機能デバイスの例には、これらに限定されないが、電圧レギュレータ、電流レギュレータ、クロック回路および温度感知回路等がある。
【００６０】
外部インピーダンス１６および１８は、抵抗器、コンデンサまたは抵抗器およびコンデンサの組み合わせが好ましいが、主にインダクタンス、抵抗、容量またはこれらの組み合わせを示す素子であればどのようなものであってもよい。外部インピーダンス１６および１８は、Ｖｄｄおよびグラウンド、または設定可能半導体デバイスのピン１２および１４に対する任意の適切な基準といった、任意のエネルギー源に対して直接的または間接的に接続されているとしてもよい。例えば、外部インピーダンス１６は、抵抗器／トランジスタネットワークを介してＶｄｄに接続され、コンデンサネットワークを介して選択ピン１２に接続されるとしてもよい。
【００６１】
設定可能半導体デバイス１０は、選択ピンに接続されるインピーダンスの測定値に対応させて所定選択値を決定するとしてもよい。インピーダンスは、デバイスコストおよび在庫管理コストを低減するべく、許容誤差が１０％である（例えば、４７０、５６０、６８０・・・）複数の抵抗器に対応する複数の公称抵抗値のような、標準値を持つように選択されるのが好ましい。測定許容誤差および外部インピーダンスの許容誤差を考慮して、ある範囲のインピーダンス値は一の選択値に対応させるとしてもよい。選択値はデジタル値であるのが好ましいが、アナログ値であってもよい。例えば、測定された抵抗の値が２４００オームから３０００オームの場合、２に相当するデジタル値に対して対応付けられるとしてもよい。測定された抵抗の値が３００１オームから４７００オームの場合、３に相当するデジタル値に対して対応付けられる。測定される抵抗には、外部インピーダンスおよび内部測定回路の許容誤差に起因する変動幅が含まれる。各選択ピンで測定されるインピーダンスに基づいて対応するデジタル値を決定する。デジタル値の範囲は、３つ以上のデジタル値を含むとしてよく、選択ピン当たり１０個から１６個のデジタル値とするのが好ましい。各選択ピンに対応する複数のデジタル値は、組み合わせることによって、メモリアドレスを示すとしてもよい。例えば、３つの選択ピンを備えるデバイスにおいて、１０個のデジタル値のうち１つにマッピングされるインピーダンス値に各選択ピンが結合されているとすると、１０００個のメモリアドレスまたはルックアップテーブル値を示し得る。メモリアドレスの内容に基づいて、デバイスの出力または内部特性の値を設定する。他のデバイスの例を挙げると、２つの選択ピンを備え、１０個の値を含む範囲内のデジタル値にマッピングされる外部インピーダンスに各ピンが結合されるとしてもよい。各ピンのデジタル値は、組み合わせられることによって、１００個のメモリアドレスまたはルックアップテーブル値を示すとしてもよく、各メモリアドレスまたはルックアップテーブル値は、設定可能半導体デバイスの特性を設定するためのデータを含むとしてもよい。
【００６２】
図２は、設定可能半導体デバイス２０の一の側面を示すブロック図である。設定可能半導体デバイス２０は、外部インピーダンス２４に結合される選択ピン２２を備え、外部インピーダンス２４は設定可能半導体デバイス２０の設定を選択するべく用いられる。外部インピーダンス２４の機能および範囲は、外部インピーダンス１６および１８と同様である。
【００６３】
測定回路２６は、選択ピン２２に接続されており、外部インピーダンス２４の関数である電気特性を測定する。例えば、電流が外部インピーダンスに印加されて、外部インピーダンス２４にわたって生じる電圧が測定される。また、電圧が外部インピーダンス２４に対して印加されて、電流が測定されるとしてもよい。電気特性の測定には、受動素子を測定する測定方法であれば、動的方法および静的方法を含めて、どのような測定方法を利用するとしてもよい。測定方法の例を挙げると、タイミング回路、アナログデジタルコンバータ（ＡＤＣ）およびデジタルアナログコンバータ（ＤＡＣ）等がある。測定回路のダイナミックレンジは高いのが好ましい。測定回路２６は、外部インピーダンス２４の値に対応する値を有する出力を生成するとしてもよい。当該出力は、デジタルであってもよいしアナログであってもよい。一の出力値は、値の変動を補償するべく、ある範囲内の外部インピーダンス値を表すのが好ましい。そのような値の変動は、外部インピーダンス値の許容誤差、インターコネクト損失、および処理、温度および電力等の要因に起因する測定回路の許容誤差に起因する。例えば、２２オームから３２オームまでの範囲内で外部インピーダンス値が測定された場合、デジタル出力値「０１００」に対応付けられるとしてもよい。３２オームから５４オームまでの範囲内で外部インピーダンス値が測定された場合、デジタル出力値「０１０１」に対応付けられるとしてもよい。実際の外部インピーダンス値は、値の変動を考慮するべく、測定された外部インピーダンス値のうちの一部分である。例えば、上述したケースの場合、実際の外部インピーダンス値は、２４オームから３０オームおよび３６オームから５０オームであってもよい。どちらの場合も、安価で低精度の抵抗器は、測定範囲の中央の値、例えば２７オームおよび４３オームを持つように選択されるとしてもよい。このように、ある範囲内の高精度出力に対して選択を実施することを目的として、安価で低精度の素子を利用するとしてもよい。選択値は、設定可能半導体デバイス２０のデバイス特性を制御するための可変値として直接利用されるとしてもよい。当該可変値は、選択値に基づいて間接的に決定されるとしてもよい。
【００６４】
ストレージ回路２７は、選択値の関数として選択され得る可変値を含むとしてもよい。ストレージ回路は、コンテンツ・アドレッサブル・ストレージ、静的メモリおよび動的メモリ、およびルックアップテーブル等、どのような種類のストレージ構造であってもよい。
【００６５】
測定回路２６が外部インピーダンス値と１対１で対応する出力値を生成する場合、デジタル値決定部２８は、当該出力値をある範囲内の外部インピーダンス値に対応する選択値に設定するとしてもよい。
【００６６】
図３Ａは、インピーダンス値群５０と対応付けられた選択値５４との関係を示す図である。インピーダンス値群５０は、デジタル出力値群５２と１対１で対応しているとしてもよい。デジタル出力値群５２は、各インピーダンス値群５０と対応付けられている選択値５４に変換される。最小インピーダンス値から最大インピーダンス値までの範囲内のインピーダンス値は、３つ以上の群に分割され、それぞれの群は公称インピーダンスを持つ。各群の公称インピーダンス値は、公称インピーダンス値同士の間で一定の間隔が存在するように選択されるとしてもよい。ここで、インピーダンス値群の公称値である２７オームと４３オームとの間には１６オームの間隔がある。インピーダンス値群の間の間隔は、等比級数的に定められるのが好ましいが、インピーダンス値群同士の間の間隔を決定する際には、対数、線形および指数等、どのような数学的関係を利用するとしてもよい。インピーダンス値群の間の間隔は、群に含まれるどのインピーダンス値に基づいて決められるとしてもよい。例えば、公称値、平均値、算術平均値、開始値、および終了値などが考えられる。インピーダンス値群のインピーダンス範囲および群同士の間の間隔の選択に影響を及ぼす要因には、外部インピーダンスの許容誤差、内部電圧および電流源の許容誤差、および測定回路の許容誤差等のさまざまな許容誤差が考えられ得る。許容誤差は、例えば処理、温度および電力変動などに起因し得る。
【００６７】
図３Ｂは、インピーダンス値範囲５６と対応する選択値５８との間の関係を示す図である。インピーダンス値範囲５６は、選択値５８に直接対応付けられている。最小インピーダンス値から最大インピーダンス値までの範囲内のインピーダンス値は、３つ以上の群に分割され、それぞれの群は公称インピーダンスを持つ。各群の公称インピーダンス値は、公称インピーダンス値同士の間で一定の間隔が存在するように選択されるとしてもよい。ここで、インピーダンス値群の公称値である２７オームと４３オームとの間には１６オームの間隔がある。このように、インピーダンス値範囲５６と対応する選択値５８とを直接対応付けるには、例えば、非線形アナログデジタルコンバータ（不図示）を用いるとしてもよい。
【００６８】
図２に戻って、アドレス生成部３０は、選択ピンに接続されている外部インピーダンスに対応付けられているデジタル出力値に対応するメモリ位置を決定するとしてもよい。メモリ位置をグループ分けする方法はどのような方法であってもよく、例えば、１つの選択ピンに対してリストを用意するとしてもよいし、２つの選択ピンに対してルックアップテーブルを用意するとしてもよい、３つの選択ピンに対して３次テーブルを用意するとしてもよい。
【００６９】
コントローラ３２は、可変値の関数として、設定可能半導体デバイス２０のデバイス特性を設定する。可変値は、測定回路によって直接生成されるとしてもよいし、選択値から間接的に決定されるとしてもよいし、選択ピンに接続されている外部インピーダンス値に対応するメモリ位置の内容から決定されるとしてもよい。
【００７０】
図４は、別の設定可能半導体デバイス６０の一側面を示す図である。設定可能半導体デバイス６０の機能は、少なくとも１つの多目的選択ピン６２を備える点を除き、設定可能半導体デバイス２０と同様である。多目的選択ピン６２は、半導体デバイス６０を設定するために利用されると共に、パワーダウン（ＰＤ）、パワーイネーブル、モード選択、リセット、および同期処理等の追加機能において利用されるとしてもよい。半導体デバイス６０は、設定可能半導体デバイス２０と同様の方法で設定されるとしてもよい。
【００７１】
ある側面を説明すると、多目的選択ピン６２に接続されているインピーダンス値の第１の範囲に基づいて設定可能半導体デバイス６０を設定するとしてもよく、一方で追加機能の処理は、多目的選択ピンに印加される電圧もしくは電流、または第１の範囲外のインピーダンス値によって制御されるとしてもよい。
【００７２】
外部インピーダンス６４およびスイッチ６６は、多目的選択ピン６２に接続されることによって、選択機能および追加機能をそれぞれ提供するとしてもよい。外部インピーダンス６４およびトランジスタ６６には、バイアス電圧Ｖｂ１およびＶｂ２が印加されるとしてもよい。バイアス電圧Ｖｂ１およびＶｂ２は、それぞれ負の電圧からグラウンドを越えて正の電圧までどのような値であってもよく、互いに等しくてもよいし異なっていてもよい。スイッチ６６はどのように接続されるとしてもよく、例えば、多目的選択ピン６２とグラウンドとの間に接続されてもよいし、多目的選択ピン６２と電圧源との間に接続されてもよいし、多目的選択ピン６２と電流源との間に接続されてもよいし、多目的選択ピン６２とエネルギー源との間で別のインピーダンスと共に接続されてもよい。スイッチとして構成されているスイッチまたはデバイスであればどのような種類であっても利用し得る。例えば、トランジスタ、アナログスイッチ、ジャンパワイヤ／配線、および手動スイッチなどが考えられる。
【００７３】
図５は、デジタル制御回路７２につながれている設定可能半導体デバイス７０を示す図である。デジタル制御回路７２はどのような方法でつながれているとしてもよく、例えば、スタンドアローン回路であってもよいし、プロセッサ等の別のデバイスに含まれているとしてもよい。設定可能半導体デバイスの機能は、設定可能半導体デバイス６０と同様で、多目的選択ピン７４を備えるとしてもよい。デジタル制御回路７２は、多目的選択ピン７４のインピーダンスを設定するための外部インピーダンス７８を制御するスイッチ７６を複数備えるとしてもよい。利用するスイッチ７６の数および種類はどのようなものであってもよく、例えば、トランジスタ、アナログスイッチ、ジャンパワイヤ／配線、および手動スイッチなどが考えられる。外部インピーダンス７８は標準値を持つように選択されるのが好ましいが、どの範囲の値を利用するとしてもよい。別のトランジスタ８０が追加機能の処理を制御するとしてもよい。
【００７４】
図６は、外部インピーダンス１０２に対応するデジタル出力１０６を決定する測定回路１００の一実施形態を示す図である。外部インピーダンス１０２は、選択ピン１０４を介して測定回路１００に接続されるとしてもよい。表１は、外部インピーダンス１０２の値の例と対応するデジタル出力の値を示す。所定処理＃２は、パワーダウン機能をイネーブルするとしてもよい。所定処理＃１または＃２に対応する選択ピンのインピーダンスは、意図的であってもよいし、意図的でなくてもよい。例えば、抵抗器の選択、イモはんだ、配線の損傷、配線のショート、または外部デバイスの故障等などによって生じる。
【表１】
2009543193.tif 000003
【００７５】
図７は、測定回路１００に対応付けられるタイミングチャートである。第１の波形１２０は、Ｄフリップフロップ１１０に対するクロック信号１２０を表す。第２の波形１２２は、フリップフロップ１１０のＤ入力に対する入力信号を表す。実動作においては、被制御抵抗器１１２は最初に所定値に設定される。被制御抵抗器１１２および外部インピーダンス１０２の関数として、第１の電圧が第１のノード１１４において生じる。第１の電圧が、クロック信号１２０によってフリップフロップ１１０でクロックされる。インクリメント部／デクリメント部１１６はフリップフロップ１１０の出力をデジタル出力１０６に変換するとしてもよい。デジタル出力１０６に応じて、デコーダ１１８が被制御抵抗器１１２を調整して第１の電圧を小さくする。カウンタは、第１の電圧が論理値「０」に相当するレベルに低減するまでインクリメントを継続する。
【００７６】
図８は、設定可能半導体デバイスの動作を示す図である。ブロック１５０から開始され、外部インピーダンスにエネルギーを供給する。ブロック１５２に進み、外部インピーダンスの関数である電気特性を測定する。選択ピンの電圧および選択ピンを流れる電流等の電気特性を測定するとしてもよい。ブロック１５４では、測定した電気特性に対応する選択値を決定する。ブロック１５６に進んで、デジタル値の関数としてアドレスを生成するとしてもよい。ブロック１５８において、アドレスの内容を決定する。ブロック１６０において、選択値の関数として変数を制御するとしてもよい。例えば、直接制御するとしてもよいし、アドレス内容に基づいて制御するとしてもよい。ブロック１６２において、出力電圧等のデバイス特性を変数の関数として制御するとしてもよい。
【００７７】
図９は、半導体デバイスを設定するために用いられる外部インピーダンスの間隔を選択する処理を示す図である。当該間隔は、測定回路に関連する変動の可能性を考慮して、より小さい値からより大きい値までの異なる値の間隔を用いることによって、低精度素子を利用できるように選択するのが好ましい。ブロック２００から開始され、測定回路を準備する。ブロック２０２および２０３に進んで、測定回路および外部インピーダンスに対応付けられている許容誤差を決定するとしてもよい。許容誤差には、プロセス、温度および電力に起因する変動が含まれるとしてもよい。ブロック２０４において、等比数列のような測定誤差、最大誤差、および二乗総和平方根（ＲＳＳ）誤差を算出するとしてもよい。ブロック２０６に進んで、外部インピーダンスの離散値の量を決定するとしてもよい。例えば、測定誤差を測定回路の電圧範囲に適用して、選択され得る離散値の最大数を決定する。離散値の量は１よりも大きい任意の整数値であってもよい。ブロック２０８において、算出された誤差および選択された離散値の量の関数として外部インピーダンスに対して公称値を選択する。上述した処理は上述した処理順序に限定されない。外部インピーダンスの許容誤差を求める場合のように、所望の量の離散値を選択した後で、変数のその他の値を求めるとしてもよい。
【００７８】
図１０Ａは、本発明に係る電圧レギュレータの一例を示す図である。図１０Ａを参照しつつ説明すると、電圧レギュレータ２００はＶｏｕｔを負荷２１０に対して供給し、外部インピーダンス２２０を用いてＶｏｕｔを選択する。表２に、外部インピーダンス２２０の値の例と対応するＶｏｕｔの値を示す。所定処理＃２は、負荷２１０で発生する過電圧状態に対する対応策として、パワーダウン機能または低電圧をイネーブルするとしてもよい。選択ピンにおける所定処理＃１および＃２に対応するインピーダンスは意図的であってもよいし、意図的でなくてもよい。例えば、抵抗器の選択、イモはんだ、配線の損傷、配線のショート、または外部デバイスの故障等などによって生じる。
【表２】
2009543193.tif 000004
【００７９】
図１０Ｂは、本発明に係る電圧レギュレータの一例を示す図である。図１０Ｂを参照しつつ説明すると、電圧レギュレータ２００はＶｏｕｔを負荷２１０に対して供給し、外部インピーダンス２２０を用いて公称Ｖｏｕｔを選択して、インピーダンス２４０を用いて公称Ｖｏｕｔからのオフセットを選択する。このような構成とすることによって、非常に多数の追加出力電圧が提供される。表３には、外部インピーダンス２２０の値の例と対応するオフセットパーセントの値を示す。インピーダンス２４０の値が大きいか、または、開放回路であれば、公称Ｖｏｕｔにオフセットは適用されない。一方、インピーダンス２４０がショートされているか、または値が非常に小さい場合は、上述したような所定処理を実行する。
【表３】
2009543193.tif 000005
【表４】
2009543193.tif 000006
【００８０】
表４は、公称Ｖｏｕｔの例および外部インピーダンスに従って選択されるオフセットパーセントを示す。例えば、インピーダンス２２０の公称値が１６０ｋオームであれば、公称Ｖｏｕｔは３．０ボルトで、インピーダンス２４０が２８．５ｋであれば、公称Ｖｏｕｔからのオフセットは−４％である。この場合、電圧レギュレータのＶｏｕｔは３．１６８ボルトとなる。
【００８１】
図１０Ｃおよび図１０Ｄは、グラウンドまたは電圧基準と電圧レギュレータ２００の選択入力との間に接続された可変抵抗２１１を示す。
【００８２】
図１１Ａから図１１Ｃを参照しつつ説明すると、電力管理インターフェースチップ（ＰＭＩＣ）等の集積回路２５０を、上述したように外部インピーダンスを用いて外部から構成する。以下ではＰＭＩＣに関して説明するが、前述の説明はどのような種類の集積回路にも当てはまる。図１１Ａにおいて、ＰＭＩＣ２５０を用いて別の回路２６０を試験する。回路２６０はどのような種類の回路であってもよい。例えば、回路２６０は集積回路および／またはディスクリート回路を含むとしてもよい。図１１Ｂにおいて、回路２６０は中央演算処理装置（ＣＰＵ）２６０−１を含むとしてもよい。図１１Ｃにおいて、回路２６０はＤＲＡＭまたはその他の種類のメモリといったメモリチップ２６０−２を含むとしてもよい。上記以外のほかの種類の回路も可能である。
【００８３】
ＰＭＩＣ２５０および回路２６０は、プリント配線基板（ＰＣＢ）等の試験システム２６６に取り付けられるとしてもよい。抵抗Ｒ１、Ｒ２・・・ＲＭ等、１以上の外部インピーダンス２７０が、ＰＭＩＣ２５０に対して選択的に接続されるとしてもよい。他の種類の外部インピーダンスを利用するとしてもよい。選択制御モジュール２７２を用いてＰＭＩＣ２５０に外部インピーダンスを選択的に接続して、ＰＭＩＣ２５０の出力特性を調整するとしてもよい。選択制御モジュール２７２は、１以上のスイッチＳ１、Ｓ２・・・ＳＭを駆動するとしてもよい。これらのスイッチＳ１、Ｓ２・・・ＳＭはまとめて、参照番号２７４で示している。インピーダンスがグラウンドに接続されている場合、電圧源によって基準電圧がインピーダンスに供給されるとしてもよい。
【００８４】
実際に使用される場合、外部インピーダンス値が決定されてＰＭＩＣ２５０に接続されて、ＰＭＩＣ２５０の出力特性を設定する。ＰＭＩＣの出力特性には、例えば、電流または電圧出力値、周波数出力値、デジタル出力値、および／またはその他の任意の出力特性が挙げられ得る。選択制御モジュール２７２を用いて、ＰＭＩＣ２５０に対して外部素子の１以上を選択的に接続するスイッチ２７４を構成するとしてもよい。
【００８５】
ＰＭＩＣ２５０は、本明細書で説明する方法を用いて、ＰＭＩＣ２５０の出力特性を設定する。回路２６０は出力特性を受け取る。回路２６０の動作を、選択した出力特性において試験して、当該回路が回路の動作要件を満たしているかどうか判定する。１以上の試験モジュール２８０を設けて、回路２６０の動作をさまざまな観点から試験することを目的として、回路２６０の出力を受け取るとしてもよい。これに代えて、回路２６０は内部試験モジュールに基づく自己試験機能を有するとしてもよい。
【００８６】
試験モジュール２８０は、選択制御モジュール２７２が選択する出力特性のそれぞれについて、回路２６０の１以上の動作パラメータを所定の動作パラメータと比較する。このため、回路２６０をさまざまな動作条件にわたって十分に試験することができる。さらに、出力特性を変化させて回路２６０が指定範囲内で動作するかどうか判断することによって、回路２６０の動作範囲を決定することができる。予想され得ることだが、試験モジュール２８０、選択制御モジュール２７２、および／またはスイッチ２７４を組み合わせて集積回路を形成するとしてもよい。
【００８７】
一例を挙げると、回路２６０は、特定の動作電圧において特定の許容誤差＋／−、例えば４Ｖの＋／―０．５Ｖで動作するべく設計されているとしてもよい。ＰＭＩＣ２５０の出力特性は、３．５０Ｖ、３．５５Ｖ、３．６０Ｖ、・・・および４．５Ｖに設定することができ、回路２６０の動作を各電圧レベルで試験し得る。
【００８８】
図１２を参照しつつ説明すると、図１１Ａから図１１Ｃに示したＰＭＩＣを複数用いて複数の回路を試験するべくデイジーチェーン方式で構成することができる。具体的に説明すると、試験システム２６６は、ＰＭＩＣ２５０−１、２５０−２、・・・および２５０−Ｘと回路２８２−１、２８２−２、・・・２８２−Ｘとから形成される対を複数備えるとしてもよい。ここで、Ｘは１よりも大きい整数である。先頭のＰＭＩＣ２５０−１は外部素子２７０のうち１以上に選択的に接続される。追加ＰＭＩＣ２５０−２、・・・２５０−Ｘは、デイジーチェーン方式で、先行するＰＭＩＣおよび／または先頭のＰＭＩＣと通信する。
【００８９】
追加ＰＭＩＣは、測定された外部インピーダンスに対応するアナログ信号、デジタル値に対応するデジタル信号、選択されたアドレスに対応するデジタル値、アドレス内容に対応するデジタル値、アドレス内容の関数に対応する値、および／または選択される出力特性を示すその他の任意の信号を受け取るとしてよい。対応する試験モジュール２８０−１、２８０−２、・・・および２８０−Ｘはそれぞれ、回路２８２−１、２８２−２、・・・および２８２−Ｘの動作を試験するべく設けられるとしてもよい。これに代えて、単一のマルチポート試験モジュール（不図示）を設けて複数の回路２８２の動作を試験するとしてもよい。試験モジュールおよび／または選択モジュールはＰＭＩＣ２５０に集積化されるとしてもよい。
【００９０】
図１３Ａから図１３Ｃを参照しつつ説明すると、電力管理インターフェースチップ（ＰＭＩＣ）２９０を別の選択制御モジュール２９２によって外部から設定する。ＰＭＩＣ２９０は、外部特性についてデフォルト値を持つとしてもよい。選択制御モジュール２９２はデフォルト値を変更する。この変更は、１つのピンを介して１つのデジタル信号を用いて行われるか、および／または、２つのピンを介して別々の高い方の信号と低い方の信号を用いて行われる。信号はアナログであってもよい。ＰＭＩＣ２９０は入力信号によって設定され、出力特性を変化させる。これ以外の点については、当該回路は上述と同様の動作を実行する。
【００９１】
実際に使用される場合、選択制御モジュール２９２はＰＭＩＣ２９０用にデジタル信号を生成してＰＭＩＣ２９０の出力特性を設定する。例えば、ＰＭＩＣ２９０の出力特性には、電流または電圧出力値、周波数出力値、デジタル出力値、および／またはその他の任意の出力特性が含まれ得る。回路２６０は、ＰＭＩＣ２９０の出力特性を受け取る。回路２６０の動作を選択された出力特性において試験して、当該回路が回路の動作要件を満たしているかどうか判定する。
【００９２】
１以上の試験モジュール２８０を設けて回路２６０の出力を受け取り、回路２６０の動作をさまざまな観点から試験するとしてもよい。これに代えて、試験モジュールはＰＭＩＣに集積化されているとしてもよい。これに代えて、回路２６０は内部試験モジュールに基づく自己試験機能を有するとしてもよい。
【００９３】
試験モジュール２８０は、選択制御モジュール２９２が選択する出力特性のそれぞれについて、回路２６０の１以上の動作パラメータを所定の動作パラメータと比較する。このため、回路２６０をさまざまな動作条件にわたって十分に試験することができる。さらに、出力特性を変化させて回路２６０が指定範囲内で動作するかどうか判断することによって、回路２６０の動作範囲を決定することができる。予想され得ることだが、試験モジュール２８０および選択制御モジュール２９２を組み合わせて集積回路を形成するとしてもよい。
【００９４】
図１４を参照しつつ説明すると、図１３Ａから図１３Ｃに示したＰＭＩＣを複数の回路を試験するべくデイジーチェーン方式で構成することができる。具体的に説明すると、試験システム２６６は、ＰＭＩＣ２９０−１、２９０−２、・・・および２９０−Ｘと回路３００−１、３００−２、・・・３００−Ｙとから形成される対を複数備えるとしてもよい。ここで、Ｙは１よりも大きい整数である。先頭のＰＭＩＣ２９０−１は、選択制御モジュール２９２によって選択的に設定される。追加ＰＭＩＣ２９０−２、・・・２９０−Ｘは、デイジーチェーン方式で、先行するＰＭＩＣと通信する。これに代えて、ＰＭＩＣ２９０−２、・・・２９０−Ｘは選択制御モジュール２９２と直接通信するとしてもよい。
【００９５】
対応する試験モジュール２８０−１、２８０−２、・・・および２８０−Ｘはそれぞれ、回路３００−１、３００−２、・・・および３００−Ｘの動作を試験するべく設けられるとしてもよい。これに代えて、単一のマルチポート試験モジュールを設けて複数の回路３００の動作を試験するとしてもよい。試験モジュールおよび／または選択制御モジュールはＰＭＩＣ２５０に集積化されるとしてもよい。
【００９６】
図１５を参照しつつ説明すると、試験システム２６６´は、上述したように外部インピーダンスを用いて外部から設定されるＰＭＩＣのような集積回路２５０´を備える。以下ではＰＭＩＣに関して説明するが、前述の説明はどのような種類の集積回路にも当てはまる。ＰＭＩＣ２５０´は回路２６０の１以上の出力を試験する試験モジュール２８０´を備えるとしてもよい。１以上の外部インピーダンス２７０、例えば抵抗Ｒ１、Ｒ２、・・・およびＲＭをＰＭＩＣ２５０´に接続するとしてもよい。他の種類の外部インピーダンスを利用するとしてもよい。ＰＭＩＣ２５０´に対応付けられる選択制御モジュール２７２´を用いて、外部インピーダンスのうち１以上をＰＭＩＣ２５０´に接続するとしてもよい。外部インピーダンスを順次接続し、および／または、外部インピーダンスを組み合わせてＰＭＩＣ２５０´の出力特性を調整する。選択制御モジュール２７２´は１以上のスイッチを有するとしてもよい。インピーダンスはグラウンド等の基準電位に接続されているが、電圧源を用いて基準電圧をインピーダンスに供給するとしてもよい。
【００９７】
実際に使用される場合、１以上の外部インピーダンスをＰＭＩＣ２５０´に接続してＰＭＩＣ２５０´の出力特性を設定する。ＰＭＩＣの出力特性には、例えば、電流または電圧出力値、周波数出力値、デジタル出力値、および／またはその他の任意の出力特性が挙げられ得る。選択制御モジュール２７２´を用いて、ＰＭＩＣ２５０´に対して、インピーダンスのうち１以上を順次接続するとしてもよいし、および／または、組み合わせるとしてもよい。選択制御モジュール２７２´および／または試験モジュールを用いずにＰＭＩＣ２５０´を形成するとしてもよい。
【００９８】
通常動作の固定電圧設定点または固定電圧値に基づき、固定電圧値の上下の値を含む範囲内で試験電圧を変化させてもよい。通常動作で電圧範囲に基づいて動作する回路の場合、通常動作で用いられる可変電圧範囲の上下の値を含む拡大電圧範囲を用いるとしてもよい。
【００９９】
図１７に示すように、被試験回路に供給されるクロック信号は試験電圧に連動して変化する。つまり、電圧範囲は調整することができて異なる動作電圧範囲を試験することができる。例えば、回路の試験は、図１７に示すように、「１．０Ｖ、＋／−５％、１．０ＧｈＺ」、「１．０４Ｖ、＋／−５％、１．２ＧｈＺ」、「１．０８Ｖ、＋／−５％、１．４ＧｈＺ」、「１．１２Ｖ、＋／−５％、１．６ＧｈＺ」、「１．１６Ｖ、＋／−５％、１．８ＧｈＺ」、および「１．２Ｖ、＋／−５％、２ＧｈＺ」で行うとしてもよい。電圧範囲は動作電圧範囲毎に変化させるとしてもよいし、および／または固定値および／または固定パーセントを利用するとしてもよい。
【０１００】
図１８は、回路の生産試験を行う方法を示すフローチャートである。ステップ４００から開始される。ステップ４０４において、デバイスが動作において固定電圧設定点または固定電圧値を使用するかどうか判断する。ステップ４１２において、クロック速度を第１のクロック速度に設定して、および／または、電圧を固定電圧値のうちの１つに設定する。ステップ４１６において、現在の固定電圧値の上下の値を含む電圧試験範囲を用いる。ステップ４１８において、すべてのクロック速度および／または電圧設定点について試験を実施したかどうか判断する。ステップ４１８において偽であれば、ステップ４２０においてクロック速度および／または固定電圧値を調整して、ステップ４１６に戻る。ステップ４１８が真であれば、ステップ４２２で終了する。
【０１０１】
ステップ４０４において偽であれば、ステップ４３２において、デバイスが通常動作において１以上の電圧範囲を用いるかどうか判断する。用いない場合、ステップ４２２で終了する。ステップ４３８において、クロック速度を第１のクロック速度に設定して、電圧範囲を第１の動作電圧範囲に基づく拡大電圧範囲に設定する。ステップ４４２において、動作電圧範囲の上下の値を含む現在の拡大電圧範囲を利用する。ステップ４４４において、すべてのクロック速度および／または動作電圧範囲について試験を実施したかどうか判断する。ステップ４４４において偽であれば、ステップ４４８においてクロック速度および／または拡大電圧動作範囲を新しい値に調整して、ステップ４４２に戻る。ステップ４４４が真であれば、ステップ４２２で終了する。
【０１０２】
図１９は、ＰＭＩＣ等の電力管理モジュール５００の一例を示す機能ブロック図である。電力管理モジュール５００は、別の回路５０４に対して生産試験を実施する。上述の例は電圧に関連して説明するが、前述の説明は、これらに限定されないが電流、抵抗、インピーダンス、周波数等、どのような出力特性にも当てはまる。制御モジュール５１０は、動作電圧値および／または試験電圧値に等しい電圧設定点、および電圧設定点の値に基づいて範囲を設定する設定点範囲値を生成する。範囲は、パーセントとして設定されてもよいし、上および／または下の固定オフセットとして設定してもよいし、および／またはその他の基準を用いて設定してもよい。電力管理モジュール５００は、制御モジュール５１０に対して供給電圧を出力するとしてもよい。試験モジュール５１２は、電力管理モジュール５００および／または回路５０４に対して試験データを出力するとしてもよい。試験モジュール５１２はシリアル信号方式および／またはパラレル信号方式を用いるとしてもよい。制御モジュール５１０、試験モジュール５１２および／または電力管理モジュール５００のうち２つ以上は、単一の集積回路に集積化されるとしてもよい。
【０１０３】
本発明の数多くの実施形態を説明した。しかし、本発明の精神および範囲から逸脱することなくさまざまな変形が実施され得ると理解されたい。したがって、上記以外の実施形態も本願特許請求の範囲に含まれるものとする。
【図１Ａ】
2009543193.tif 000007
【図１Ｂ】
2009543193.tif 000008
【図２】
2009543193.tif 000009
【図３Ａ】
2009543193.tif 000010
【図３Ｂ】
2009543193.tif 000011
【図４】
2009543193.tif 000012
【図５】
2009543193.tif 000013
【図６】
2009543193.tif 000014
【図７】
2009543193.tif 000015
【図８】
2009543193.tif 000016
【図９】
2009543193.tif 000017
【図１０Ａ】
2009543193.tif 000018
【図１０Ｂ】
2009543193.tif 000019
【図１０Ｃ】
2009543193.tif 000020
【図１０Ｄ】
2009543193.tif 000021
【図１１Ａ】
2009543193.tif 000022
【図１１Ｂ】
2009543193.tif 000023
【図１１Ｃ】
2009543193.tif 000024
【図１２】
2009543193.tif 000025
【図１３Ａ】
2009543193.tif 000026
【図１３Ｂ】
2009543193.tif 000027
【図１３Ｃ】
2009543193.tif 000028
【図１４】
2009543193.tif 000029
【図１５】
2009543193.tif 000030
【図１６】
2009543193.tif 000031
【図１７】
2009543193.tif 000032
【図１８】
2009543193.tif 000033
【図１９】
2009543193.tif 000034
【手続補正書】
【提出日】平成21年2月26日(2009.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｎ個の外部インピーダンスのうち１以上の外部インピーダンスと選択的に通信し、前記Ｎ個の外部インピーダンスのうち前記１以上の外部インピーダンスの電気特性に基づいて選択されるＭ個の所定設定を有する設定可能集積回路と、
前記設定可能集積回路の出力に応じて試験される集積回路と
を備え、
前記設定可能集積回路は、前記Ｍ個の所定設定から選択される１つの所定設定に基づいて、前記設定可能集積回路の出力特性のＭ個の離散値から選択される１つの離散値を生成し、ＮおよびＭが１よりも大きい整数である
試験システム。
【請求項２】
前記集積回路は、メモリ回路および中央演算処理装置のうち少なくとも一方を含む
請求項１に記載の試験システム。
【請求項３】
前記出力特性の前記Ｍ個の離散値のうち少なくとも２つに基づいて前記集積回路が動作している間に、前記集積回路の動作を試験する試験モジュール
をさらに備える、請求項１に記載の試験システム。
【請求項４】
前記試験モジュールは、前記集積回路に集積化されている
請求項３に記載の試験システム。
【請求項５】
前記試験モジュールは、前記集積回路とは別個に形成されている
請求項３に記載の試験システム。
【請求項６】
前記Ｎ個の外部インピーダンスと、
それぞれが前記Ｎ個の外部インピーダンスのうち１つに対応付けられているＮ個のスイッチと
をさらに備える、請求項１に記載の試験システム。
【請求項７】
前記Ｎ個のスイッチに接続されている電源
をさらに備える、請求項６に記載の試験システム。
【請求項８】
前記設定可能集積回路は、
前記１以上の外部インピーダンスの前記電気特性を測定し、前記測定された電気特性に対応するデジタル値を決定する測定回路と、
前記デジタル値の関数としてアクセス可能な内容を含むメモリ位置を持つストレージ回路と、
前記デジタル値に対応する前記メモリ位置の前記内容に基づいて、前記設定可能集積回路の前記出力特性の前記Ｍ個の離散値から選択された前記１つの離散値を設定するコントローラと
を有し、
前記内容はそれぞれ、前記Ｍ個の所定設定のうち１つに対応する
請求項１に記載の試験システム。
【請求項９】
前記測定された電気特性に対応する前記デジタル値を決定する値決定部と、
前記デジタル値を、前記メモリ位置のうち１つに対応する第１のデジタルアドレスに変換するアドレス生成部と
をさらに備える、請求項８に記載の試験システム。
【請求項１０】
前記少なくとも１つの外部インピーダンスは、抵抗器、コンデンサ、および抵抗器とコンデンサの組み合わせから成る群から選択される
請求項１に記載の試験システム。
【請求項１１】
Ｐ個の設定可能集積回路と、
前記Ｐ個の追加設定可能集積回路のそれぞれと通信するＰ個の追加集積回路と
をさらに備え、
前記Ｐ個の設定可能集積回路のうち少なくとも１つは前記設定可能集積回路と通信し、Ｐは０よりも大きい整数である
請求項１に記載の試験システム。
【請求項１２】
前記Ｐ個の設定可能集積回路は、デイジーチェーン方式で接続されている
請求項１１に記載の試験システム。
【請求項１３】
前記Ｎ個の外部インピーダンスのうち１以上を前記設定可能集積回路に選択的に接続する選択モジュール
をさらに備える、請求項６に記載の試験システム。
【請求項１４】
前記設定可能集積回路は電力管理インターフェースである
請求項１に記載の試験システム。
【国際調査報告】
2009543193.tif 000035
2009543193.tif 000036