(57)【要約】アクティブマトリクスディスプレイ装置は表示画素の配列を有し、夫々の画素は、電流によって駆動される発光表示素子と、表示素子に電流を流す駆動トランジスタと、駆動トランジスタに直列なスイッチングトランジスタと、スイッチングトランジスタのゲート電圧を制御し、それによって、表示素子の光出力に依存して駆動トランジスタから表示素子を分離するようスイッチングトランジスタをオフするタイミングの制御を可能にする光フィードバック配置とを有する。この配置は、駆動トランジスタを制御する代わりに、付加的なスイッチングトランジスタの制御のために光フィードバック配置を使用する。従って、駆動トランジスタの制御は簡単化され、更なる光依存の制御は、駆動トランジスタと直列な付加的なスイッチングトランジスタに用いられる。
2009511978.tif 000002
【特許請求の範囲】
【請求項１】
表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、
夫々の画素は：
電流によって駆動される発光表示素子；
前記表示素子に電流を流す駆動トランジスタ；
前記駆動トランジスタに直列なスイッチングトランジスタ；及び
前記スイッチングトランジスタのゲート電圧を制御し、それによって、前記表示素子の光出力に依存して前記駆動トランジスタから前記表示素子を分離するよう前記スイッチングトランジスタをオフするタイミングの制御を可能にする光フィードバック配置；
を有する装置。
【請求項２】
夫々の画素は、前記駆動トランジスタをアドレス指定するために使用される画素駆動電圧を蓄える第１の蓄積コンデンサを更に有する、請求項１記載の装置。
【請求項３】
前記第１の蓄積コンデンサは、前記駆動トランジスタのゲートとソースとの間に接続される、請求項２記載の装置。
【請求項４】
前記駆動トランジスタ、前記スイッチングトランジスタ及び前記表示素子は、電力供給ラインの間で直列に接続される、請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
前記電流によって駆動される発光表示素子は電界発光表示素子を有する、請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
夫々の画素は、前記スイッチングトランジスタの制御のためのゲート電圧を蓄える第２の蓄積コンデンサを更に有する、請求項１乃至５のうちいずれか一項記載の装置。
【請求項７】
前記光フィードバック配置は、前記表示素子の輝度を検出し、前記第２の蓄積コンデンサに蓄えられる電圧を変更する光依存性デバイスを有する、請求項６記載の装置。
【請求項８】
前記第２の蓄積コンデンサは、光依存性デバイスの一方の端子と電力ラインとの間に接続される、請求項６又は７記載の装置。
【請求項９】
第１のアドレストランジスタは、データラインと前記駆動トランジスタのゲートとの間に設けられ、
第２のアドレストランジスタは、データラインと前記第２の蓄積コンデンサの一方の端子との間に設けられる、請求項６乃至８のうちいずれか一項記載の装置。
【請求項１０】
前記第２の蓄積コンデンサの一方の端子、光依存性デバイスの一方の端子及び前記スイッチングトランジスタのゲートは、共に接続される、請求項６乃至９のうちいずれか一項記載の装置。
【請求項１１】
前記スイッチングトランジスタのスイッチング速度を増すために前記スイッチングトランジスタのゲートと電力供給ラインとの間に接続されるフィードバックトランジスタを更に有する、請求項１０記載の装置。
【請求項１２】
前記第２の蓄積コンデンサの一方の端子及び光依存性デバイスの一方の端子は共に回路ノードで接続され、
インバータは、前記ノードと前記スイッチングトランジスタのゲートとの間に設けられる、請求項６乃至９のうちいずれか一項記載の装置。
【請求項１３】
前記インバータは、前記回路ノードでの電圧によって制御されるゲートを有する、電力ラインの間で直列な第１及び第２の相反するタイプのトランジスタを有する、請求項１２記載の装置。
【請求項１４】
前記駆動トランジスタ、前記スイッチングトランジスタ及び前記表示素子は、第１及び第２の電力供給ラインの間で直列に接続され、
前記第１及び第２の相反するタイプのトランジスタは、前記第１の電力供給ラインと、前記光フィードバック配置が接続された第３の電力供給ラインとの間で直列である、請求項１３記載の装置。
【請求項１５】
前記スイッチングトランジスタ及び前記表示素子は、第１及び第２の電力供給ラインの間で直列に接続され、
前記第１及び第２の相反するタイプのトランジスタは、異なる第３及び第４の電力供給ラインの間で直列である、請求項１３記載の装置。
【請求項１６】
駆動トランジスタ及び電流によって駆動される発光表示素子を夫々有する表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
夫々の画素について：
前記駆動トランジスタへ印加されるゲート電圧を制御する第１の画素駆動電圧を蓄えるステップ；
スイッチングトランジスタへ印加される電圧を制御する第２の画素制御電圧であって、前記スイッチングトランジスタをオンするのに十分である前記第２の画素制御電圧を蓄えるステップ；
前記第１の画素駆動電圧から得られる電流により前記画素の前記表示素子を駆動するステップ；及び
前記表示素子の光出力を検出して、前記スイッチングトランジスタがオフするまで
前記光出力に依存して前記スイッチングトランジスタの制御を変更するステップ；
を有する方法。
【請求項１７】
前記駆動トランジスタ、前記スイッチングトランジスタ及び前記表示素子は、電力供給ラインの間で直列に接続される、請求項１６記載の方法。
【請求項１８】
前記表示素子の光出力を検出して、前記スイッチングトランジスタの制御を変更するステップは、前記スイッチングトランジスタのゲート電圧を制御するコンデンサに蓄えられる電荷を変化させるために前記光出力を使用するステップを含む、請求項１６又は１７記載の方法。
【請求項１９】
前記第１の画素駆動電圧を蓄えるステップは、前記駆動トランジスタのゲート電圧を制御する蓄積コンデンサを充電するステップを含む、請求項１６乃至１８のうちいずれか一項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射ディスプレイ装置、具体的に、発光表示素子及び薄膜トランジスタを含む画素の配列を有するアクティブマトリクスディスプレイ装置に関する。より具体的には、しかし、それに限定されずに、本発明は、表示素子によって放射された光に応答し、表示素子の通電の制御に使用されるところの光検知素子を含む画素を有するアクティブマトリクス電界発光ディスプレイ装置に関する。
【背景技術】
【０００２】
発光表示素子を用いるマトリクスディスプレイ装置が良く知られる。表示素子は、一般的に、ポリマー材料（ＰＬＥＤ）や発光ダイオード（ＬＥＤ）を含む、有機薄膜電界発光素子（ＯＬＥＤ）を有する。かかる材料は、通常、一対の電極の間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の１つは透明であり、他は空孔又は電子を高分子層に入れるのに適した物質から成る。
【０００３】
このようなディスプレイ装置における表示素子は電流により駆動され、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給することを伴う。通常、電流源トランジスタが画素構造の一部として設けられ、この電流源トランジスタへ供給されるゲート電圧は、電界発光（ＥＬ）表示素子を流れる電流を決める。蓄積コンデンサは、アドレッシング相の後にゲート電圧を保持する。
【０００４】
このようにして、夫々の画素は、ＥＬ表示素子と、関連するドライバ回路とを有する。ドライバ回路は、行導電体上の行アドレスパルスによってオンされるアドレストランジスタを有する。アドレストランジスタがオンされると、列導電体上のデータ電圧は残りの画素へ伝わることができる。具体的に、アドレストランジスタは、列導電体電圧を、駆動トランジスタと、駆動トランジスタのゲートへ接続された蓄積コンデンサとを有する電流源回路へ供給する。列データ電圧は駆動トランジスタのゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサによってこの電圧に保たれる。蓄積コンデンサは、ゲート−ソース間電圧を一定に保つ。これにより、駆動トランジスタを流れる一定のソース−ドレイン間電流が得られる。従って、駆動トランジスタは、画素の所望の電流源動作を提供する。ＥＬ表示素子の輝度は、表示素子を流れる電流におおよそ比例する。
【０００５】
上記基本的な画素回路で、所与の駆動電流に関して画素の輝度レベルの低減をもたらす、ＬＥＤ材料の差異エージング又は劣化は、ディスプレイ全体で画像品質の変動を生じさせ得る。頻繁に使用されてきた表示素子は、めったに使用されない表示素子よりも、ずっと薄暗い。また、表示の非一様性の問題は、駆動トランジスタの特性、特に閾値レベルのばらつきに起因して起こり得る。
【０００６】
ＬＥＤ材料のエージング及びトランジスタ特性のばらつきを補償可能な改善された電圧アドレス型画素回路が提案されてきた。これらは、表示素子の光出力に応答する光検知素子を有する。光検知素子は、画素の最初のアドレッシングの後の駆動期間の間に表示素子の総体的な光出力を制御するように、光出力に応答して蓄積コンデンサに蓄えられた電荷を漏出するよう動作する。このような形式の画素構造の例は、ＷＯ０１／２０５９１（特許文献１）及びＥＰ１，０９６，４６６（特許文献２）に詳細に記載されている。
【０００７】
例となる実施形態で、画素内のフォトダイオードは、蓄積コンデンサに蓄積されているゲート電圧を放電し、そして、ＥＬ表示素子は、駆動トランジスタのゲート電圧が閾値電圧に達すると発光を中止する。このとき、蓄積コンデンサは放電を停止する。電荷がフォトダイオードから漏出する割合は表示素子出力の関数であり、従って、フォトダイオードは光検知フィードバックデバイスとして働く。
【特許文献１】ＷＯ０１／２０５９１
【特許文献２】ＥＰ１，０９６，４６６
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この配置により、表示素子からの光出力はＥＬ表示素子の効率とは無関係であり、それによって、エージング補償が提供される。このような技術は、ある期間にわたって非一様性をそれほど欠点としない高品位ディスプレイの実現において有効であることが示されてきた。しかし、この方法は、フレーム時間において画素からの適当な平均輝度を達成するために、高い瞬時ピーク輝度レベルを必要とする。そして、これは、ＬＥＤ材料が結果としてより急速に劣化する可能性が高いために、ディスプレイの動作に有益でない。
【０００９】
本願出願人によって開発された代替のアプローチで、光フィードバックシステムは、表示素子が動作するデューティーサイクルを変更するために使用される。表示素子は一定輝度へと駆動され、光フィードバックは、即座に駆動トランジスタをオフするトランジスタスイッチをトリガするために使用される。これは、高い瞬時輝度レベルの必要性を除くが、更なる複雑性を画素に導入する。
【課題を解決するための手段】
【００１０】
本発明に従って、表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、
夫々の画素は：
電流によって駆動される発光表示素子；
前記表示素子に電流を流す駆動トランジスタ；
前記駆動トランジスタに直列なスイッチングトランジスタ；及び
前記スイッチングトランジスタのゲート電圧を制御し、それによって、前記表示素子の光出力に依存して前記駆動トランジスタから前記表示素子を分離するよう前記スイッチングトランジスタをオフするタイミングの制御を可能にする光フィードバック配置；
を有する装置が提供される。
【００１１】
この配置は、駆動トランジスタを制御する代わりに、付加的なスイッチングトランジスタの制御のために光フィードバック配置を使用する。従って、駆動トランジスタの制御は簡単化され、更なる光依存の制御は、この駆動トランジスタと直列な付加的なスイッチングトランジスタに用いられる。これは、簡単な方法でデューティーサイクル型の制御を実施する。
【００１２】
夫々の画素は、前記駆動トランジスタをアドレス指定するために使用される画素駆動電圧を蓄える第１の蓄積コンデンサを更に有することができる。前記第１の蓄積コンデンサは、前記駆動トランジスタのゲートとソースとの間に接続され得る。望ましくは、前記駆動トランジスタ、前記スイッチングトランジスタ及び前記表示素子は、電力供給ラインの間で直列に接続される。
【００１３】
第２の蓄積コンデンサは、前記スイッチングトランジスタの制御のためのゲート電圧を蓄えるために設けられ得る。その場合に、前記光フィードバック配置は、前記表示素子の輝度を検出し、且つ、前記第２の蓄積コンデンサに蓄えられる電圧を変更する光依存性デバイスを有することができる。
【００１４】
２つの異なるアドレス電圧が画素に蓄えられることを可能にするよう、第１のアドレストランジスタは、データラインと前記駆動トランジスタのゲートとの間に設けられ、第２のアドレストランジスタは、データラインと前記第２の蓄積コンデンサの一方の端子との間に設けられる。単一のデータラインが順次動作とともに使用されても良く、あるいは、２つのデータラインが使用されても良い。
【００１５】
フィードバックトランジスタは、前記スイッチングトランジスタのスイッチング速度を増すために前記スイッチングトランジスタのゲートと電力供給ラインとの間に接続され得る。
【００１６】
前記スイッチングトランジスタのスイッチング速度を増すための他の配置において、前記第２の蓄積コンデンサの一方の端子及び光依存性デバイスの一方の端子は共に回路ノードで接続され、インバータは、前記ノードと前記スイッチングトランジスタのゲートとの間に設けられる。前記インバータは、スイッチング速度を更に増すために、専用の電力ラインによって制御され得る。
【００１７】
本発明は、また、駆動トランジスタ及び電流によって駆動される発光表示素子を夫々有する表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
夫々の画素について：
前記駆動トランジスタへ印加されるゲート電圧を制御する第１の画素駆動電圧を蓄えるステップ；
スイッチングトランジスタへ印加される電圧を制御する第２の画素制御電圧であって、前記スイッチングトランジスタをオンするのに十分である前記第２の画素制御電圧を蓄えるステップ；
前記第１の画素駆動電圧から得られる電流により前記画素の前記表示素子を駆動するステップ；及び
前記表示素子の光出力を検出して、前記スイッチングトランジスタがオフするまで
前記光出力に依存して前記スイッチングトランジスタの制御を変更するステップ；
を有する方法を提供する。
【００１８】
本発明は、電界発光ディスプレイ装置にとって特に有用である。
【発明を実施するための最良の形態】
【００１９】
本発明に従う有利な特徴は、目下、一例として、添付の図面を参照して記載される本発明の様々な態様に係る実施例で具体的に表される。
【００２０】
全ての図面を通して、同じ参照番号は同一の又は類似する部品を表すために使用される。
【００２１】
図１を参照すると、アクティブマトリクスＥＬディスプレイ装置は、ブロック１０によって表される規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。各画素は、ＥＬ表示素子２０と、この表示素子を流れる電流を制御する関連する駆動回路とを有する。画素は、行（選択）及び列（データ）のアドレス導電体、即ちライン、１２及び１４の交差する組の間の共通部分に置かれている。簡単のため、ここでは、数個の画素しか示されていない。画素１０は、行走査ドライバ回路１６及び列データドライバ回路１８を含む周辺の駆動回路によって、アドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、夫々の導電体の組の終端に接続されている。
【００２２】
画素の夫々の行は、アドレス期間に続くフレーム期間における個々の表示出力を決定する各自のデータ信号により行の画素をプログラミングするように、当該の行導電体１２へ回路１６によって印加される選択パルス信号を用いてフレーム期間に順次にアドレス指定される。なお、データ信号は、列導電体１４へ回路１８によって並行して供給される。夫々の行がアドレス指定されると、データ信号は適切な同期で回路１８によって供給される。
【００２３】
各画素のＥＬ表示素子２０は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の１又はそれ以上のアクティブ層がその間に挟まれた一対の電極を有する有機発光ダイオードを有する。この具体的な実施例で、かかる物質は、ポリマーＬＥＤ材料を有するが、例えば低分子量物質のような他の有機電界発光物質が使用されても良い。配列の表示素子は、結合されるアクティブマトリクス回路と共に絶縁支持材の表面に載せられている。支持材は、例えばガラスのような透明な物質から作られ、表示素子２０の陰極又は陽極のいずれか一方は、例えばＩＴＯのような透明な導電物質から形成される。従って、電界発光層より発せられる光は、これらの電極を介して伝達される。
【００２４】
各画素１０の駆動回路は、低温ポリシリコンＴＦＴ（薄膜トランジスタ）を有する駆動トランジスタを備える。駆動トランジスタは、列導電体１４を介して画素へ印加されるデータ信号電圧に基づいて、表示素子２０を流れる電流を制御する役割を果たす。なお、データ信号電圧は、画素の夫々の列によって共有されている。列導電体１４は、画素駆動回路でアドレスＴＦＴを介して電流制御の駆動ＴＦＴのゲートへ結合されており、行画素のアドレスＴＦＴのゲートは全て、夫々の共通の行アドレス導電体１２へ接続されている。
【００２５】
図１には示されないが、画素１０の夫々の行は、また、従来の方法では、所定電圧に保持された夫々の電力供給ラインと、全ての画素に共通の連続的な電極として通常は設けられる基準電位ラインとを共有する。表示素子２０及び駆動ＴＦＴは、電力供給ラインと、共通の基準電位ラインとの間で直列に接続されている。例えば、基準電位ラインは接地電位にあり、一方、電力供給ラインは、その接地電位に対して、例えば約１２ボルトを有する正の電位にあっても良い。
【００２６】
ここまで記載されるディスプレイ装置の特徴は、概して、既知の装置の特徴と同様である。
【００２７】
図２は、例えばＷＯ０１／２０５９１に記載される画素回路の既知の形態を表す。ここで、駆動ＴＦＴ及びアドレスＴＦＴは、両方ともｐチャネルの素子であり、夫々、参照符号２２及び２６で表されている。電力供給ライン及び基準電位ラインは、夫々、参照符号３２及び３０で表されている。アドレスＴＦＴ２６が、行導電体１２へ印加される選択パルス信号によって夫々の行アドレス期間にオンされる場合は、列導電体１４にある電圧（データ信号）は、残りの画素へ伝わることができる。具体的には、ＴＦＴ２６は、ＴＦＴ２２と、ＴＦＴ２２のゲートと電力供給ライン３２との間に接続された蓄積コンデンサ２４とを有する電流源回路２５へ列導電体電圧を供給する。その結果、アドレスＴＦＴ２６が行アドレス期間の終了時にオフされた後でさえ、列電圧は、蓄積コンデンサ２４によって蓄積制御値に相当する当該の電圧に保持されるＴＦＴ２２のゲートへ供給される。ここで、駆動ＴＦＴ２２はｐチャネルＴＦＴとして実施され、コンデンサ２４はゲート−ソース間電圧を保持する。これにより、ＴＦＴ２２を流れる一定のソース−ドレイン間電流が得られる。従って、ＴＦＴ２２は、画素の所望の電流源動作を提供する。表示素子２０を流れる電流は、駆動ＴＦＴ２２によって整えられ、且つ、ＴＦＴ２２にあるゲート電圧の関数である。このゲート電圧は、列電圧データ信号によって決定される蓄積制御値に依存する。行アドレス期間の終了時に、蓄積コンデンサ２４によって保持される電圧は、画素が次のフレーム期間に再びアドレス指定される前のその後の駆動期間の間、表示素子の動作を保つ。従って、ＴＦＴ２２のゲートと電力ライン３２との間の電圧は、表示素子２０を流れる電流を決定し、画素の瞬時の光出力レベルを制御する。
【００２８】
図２の既知の画素回路は、放電フォトダイオード３４を更に有する。このフォトダイオード３４は、逆バイアスをかけられ、表示素子２０によって放射される光に応答し、フォトダイオードで生成された光電流を介して、素子２０によって放射された光に依存して蓄積コンデンサ２４に蓄えられた電荷を減衰させるよう働く。フォトダイオードは、コンデンサ２４に蓄えられたゲート電圧を放電し、ＴＦＴ２２にあるゲート電圧がＴＦＴの閾値電圧に達すると、表示素子２０はもはや光を放射せず、蓄積コンデンサは放電を停止する。電荷がフォトダイオード３４から漏れ出す割合は、表示素子の光出力レベルの関数であるから、フォトダイオード３４は、光検知フィードバック素子として機能する。
【００２９】
フォトダイオードフィードバック配置は、表示素子のエージングに係る劣化の影響を補償するために使用される。表示素子のエージングに係る劣化の影響により、所与の駆動電流に関して生成される光出力レベルに係るその動作の効率は低下する。このような劣化により、より長く且つより過酷に駆動されてきた表示素子は低下した輝度を示し、表示の非一様性を生ずる。フォトダイオード配置は、最大でフレーム期間に対応する駆動期間における表示素子からの積算された総光出力を適切に制御することによって、かかる影響に対抗する。表示素子がアドレス期間に続く駆動期間の間に光を生成するよう電圧を印加されるところの時間の長さは、劣化の影響が低減されるように、表示素子の既存の駆動電流−光放射レベル特性と、適用されるデータ信号のレベルとに従って調整される。劣化した、より薄暗い表示素子は、画素駆動回路によって、劣化していない、より明るい表示素子よりも長い期間、電圧を印加されることとなる。従って、平均輝度は、長期間の装置動作に亘って同じままで有り続けることができる。
【００３０】
図２の回路は、表示素子へ駆動される電流が、フィードバックシステムの制御下で徐々に零へと減じ、従って、画素の最大光出力も低下するという欠点を有する。変形例として、一定の出力光度を保ち、その後に、光フィードバックシステムに依存する時点での表示素子の急峻なスイッチオフが続くデューティーサイクル型制御を提供することが提案されており、本願発明はこのような形式の制御方法に関する。
【００３１】
本願発明は、光フィードバック配置を用いる駆動トランジスタをオフする代わりに、表示素子への電流が、駆動トランジスタと表示素子との間にある光制御スイッチを用いて遮断されるところの光フィードバック方式を提供する。光フィードバック作用は、スイッチのゲートへ適用される。
【００３２】
図３は、本発明に従うディスプレイ装置における画素回路１０の第１の実施例を表す。
【００３３】
画素回路は、電流によって駆動される発光表示素子２０（ＬＥＤ）と、表示素子に電流を流す駆動トランジスタ２２（ＴＤ）と、スイッチングトランジスタＴＳとを有し、駆動トランジスタ、スイッチングトランジスタ及び表示素子は、電力供給ライン３０、３２の間で直列である。
【００３４】
光フィードバック配置は、スイッチングトランジスタＴＳのゲート電圧を制御し、表示素子の光出力に依存して駆動トランジスタ２２から表示素子２０を分離するようスイッチトランジスタをオフするタイミングの制御を可能にする。
【００３５】
第１の蓄積コンデンサ２４（Ｃ１）は、画素へ供給される画素駆動電圧を蓄え、且つ、駆動トランジスタをアドレス指定するために用いられる。第１の蓄積コンデンサは、駆動トランジスタ２２のソースとゲートとの間に設けられている。図示される例で、駆動トランジスタ２２はｐチャネルであり、そのソースは高電力レール３２へ接続されている。
【００３６】
第２の蓄積コンデンサＣ２は、スイッチングトランジスタＴＳの制御のためのゲート電圧を蓄えるために設けられている。この第２の蓄積コンデンサは、高電力レール３２とスイッチングトランジスタＴＳのゲートとの間に設けられているが、それは、いずれかの固定電圧とスイッチングトランジスタＴＳのゲートとの間にあれば良い。
【００３７】
光フィードバック配置は、表示素子２０の輝度を検出するＰＩＮフォトダイオード４０の形で光依存性デバイスを有する。フォトダイオード４０の陽極は共通ライン４２へ接続されており、陰極はスイッチングトランジスタＴＳのゲートへ接続されている。このように、ノード４４は、スイッチングトランジスタＴＳのゲートに定められ、第２のコンデンサＣ２の一方の端子と、フォトダイオード４０の一方の端子と、スイッチングトランジスタＴＳのゲートとを結合する。
【００３８】
スイッチングトランジスタＴＳの低ゲート電流の結果として、フォトダイオード電流は第２の蓄積コンデンサＣ２を充電又は放電するよう働き、従って、そのゲート電圧は表示素子出力に依存する。
【００３９】
２つのデータ電圧が画素に書き込まれる。１つは駆動トランジスタＴＤのゲートに書き込まれ、他はスイッチングトランジスタＴＳのゲートに書き込まれる。これは、図３に示されるように共通のデータライン１４を用いて、あるいは、２つのデータ列ライン（図示せず。）によって、順次に達成され得る。
【００４０】
この目的のために、第１のアドレストランジスタＡ１は、データライン１４と駆動トランジスタＴＤのゲートとの間に設けられ、第２のアドレストランジスタＡ２はデータライン１４と第２の蓄積コンデンサＣ２の一方の端子との間に設けられている。第２のアドレストランジスタＡ２は、図３の例では、スイッチングトランジスタＴＳのゲートへ直接的に接続されている。
【００４１】
第１のデータ電圧は、表示素子を駆動する電流出力を設定する。駆動トランジスタＴＤは、その電流がゲート電圧Ｖ１の二乗関数によって与えられるように、飽和状態で動作する。
【００４２】
第１のデータ電圧は、画素データとは無関係な一定電圧であっても良い。これは、表示素子出力を一定の光出力に設定するよう働く。
【００４３】
第２のデータ電圧は、スイッチングトランジスタＴＳをオンに設定する。この目的のために、第２のデータ電圧は、電力ライン電圧ＶＰよりも高くなり得るが、それは画素データに依存する。従って、（スイッチングトランジスタＴＳがオフする電圧へと）フォトダイオード電流によって第２のコンデンサＣ２を放電するのに要する時間は、所望の画素出力に依存する。
【００４４】
第２のコンデンサＣ２に蓄えられる電荷の変化は、光センサを流れる光誘起電流の積分に等しい。コンデンサＣ２にある元の電荷は、フォトダイオードの作用によって取り除かれて、ノード電圧Ｖ２をライン４２にある共通電圧へと低下させ、その結果、スイッチングトランジスタＴＳをオフする。
【００４５】
電荷フローの量は、以下（式１）：  
【数１】
2009511978.tif 000003
のように計算され得る。
【００４６】
この式は、積分フォトダイオード電流として、電荷の変化を解く。Ｌはフォトダイオードへの光入力であり、γはフォトダイオードの効率であり、εはディスプレイ装置の効率であり、ＩＬＥＤは表示素子に流される電流であり、βはトランジスタのベータ係数であり、ＶＴＤは駆動トランジスタの閾値電圧であり、ｔＯＮは表示素子がオンしている時間である。
【００４７】
これは、Ｌのフォトダイオードの一定光入力の後に零光出力が続くこと、つまりシャープカットオフ（sharp  cut-off）を前提とする。これはデューティーサイクル型の制御を実施し、平均光出力は以下（式２）：  
【数２】
2009511978.tif 000004
のように計算され得る。
【００４８】
この式は、出力輝度Ｌｐｅａｋの期間ｔＯＮの後に残りのフレーム期間Ｔｏｆｆが続くと仮定して、平均光出力を解く。Ｃ２及びＶ２は、コンデンサＣ２の容量及びその両端にかかる元の電圧である。式１からのＴＯＮと電荷Ｑ２の変化との関係は、かかる式に置き換えられる。
【００４９】
この式は、スイッチングトランジスタがオフする前のコンデンサからの電荷フローの量と、フレーム期間Ｔ及びフォトダイオードの効率とに依存する。表示素子の効率には依存しない。
【００５０】
スイッチングトランジスタは、ゲートでの電圧が閾値電圧に等しい場合にオフする。それ故、電荷の変化は、ゲートが閾値電圧に達するために必要とされる電圧変化を乗じられた容量を有する。この電圧変化は、最初の電圧Ｖ２と、スイッチングトランジスタの閾値電圧とに依存するが、ＬＥＤ特性とは無関係である。
【００５１】
例えば、共通ライン４２及び陰極ライン３０が０Ｖにあるとすると、スイッチングトランジスタは、おおよそノード４４での電圧Ｖ２がＶ２から０Ｖへと変化した場合にオフする（閾値電圧がＶ２から０Ｖまでの電圧の大きな変化に比べて無視可能である場合に、Ｖ２が電力ライン電圧ＶＰよりも大きいことが思い出される。）。
【００５２】
従って、式２は、以下（式３）：  
【数３】
2009511978.tif 000005
のように近似され得る。
【００５３】
光出力特性は図４に示される。
【００５４】
上記の式は、平均光が表示素子効率には依存しないことを示しており、従って、画素回路は表示素子の劣化を補償する。
【００５５】
図３の回路で、スイッチングトランジスタＴＳは、非常に速くオンからオフへと移り変わる必要があり、さもなければ、補償は正確でない。
【００５６】
画素に対する様々な変形が、スイッチング時間を改善するために可能である。
【００５７】
図５は、図３の画素回路に対する第１の変形例を示す。その回路は、以下で記載される変更点以外は、図３の回路と同じである。スイッチングトランジスタのゲートへ直接に第２のコンデンサ電圧を供給する代わりに、電圧はインバータを介してスイッチングトランジスタのゲートへ供給される。インバータは、ノード４４とスイッチングトランジスタＴＳのゲートとの間に設けられている。
【００５８】
インバータは、電力ライン３２、４２の間で直列な第１及び第２の相反するタイプのトランジスタ５０、５２を有する。図５の例では、かかる電力ラインは、高電力レール３２と、フォトダイオードの陽極に対する共通ライン４２とである。トランジスタ５０、５２のゲートは、回路ノード４４での電圧によって制御される。これによって反転が生ずるので、スイッチングトランジスタＴＳは図５の回路ではｐチャネルであり、その他の点では、残りの回路素子は図３と同様である。
【００５９】
この回路で、フォトダイオードは、インバータの入力を制御する。光出力の開始時に、インバータは、出力、即ち、スイッチトランジスタＴＳのゲートにおいて低レベルを有する。これは、先に記載した高レベルＶ２に対応する。従って、ｐ形のスイッチングトランジスタはオンである。インバータの入力はフォトダイオードによって共通電圧へと下げられ、次いで、インバータの出力はハイとなり、スイッチングトランジスタＴＳをオフする。インバータの急峻な特性は、スイッチングトランジスタのスイッチング性能を改善する。
【００６０】
先に説明されたように、画素回路の動作を説明するために使用される近似は、スイッチングトランジスタの閾値電圧を無視する。実際には、光出力は閾値電圧に依存し、従って、スイッチングトランジスタの閾値電圧の変化に反応しうる。この影響は、幾つかの場合では無視することができる。しかし、図５で使用されるインバータは、このスイッチングトランジスタ閾値電圧に対する光出力の依存性を劇的に低減する。
【００６１】
図６では、専用の高電力ライン６０がインバータに使用される。このことは、インバータの動作を改善する。その他の点では、当該回路は図５と同じである。
【００６２】
スイッチング速度を改善する他の方法は図７に示されている。図７で、正フィードバックは、スイッチングトランジスタＴＳのゲートと共通電圧との間に接続されたフィードバックトランジスタ７０によって画素回路に導入される。駆動トランジスタＴＤのドレインは、フィードバックトランジスタ７０のゲートへ接続されている。スイッチングトランジスタがオフし始めて、そのインピーダンスが増大するにつれて、電圧ＶＤは上昇し始める。これは、フィードバックトランジスタのスイッチングオフを加速する効果を有する。
【００６３】
本発明は、多結晶若しくはアモルファスシリコンＴＦＴ、又は微結晶性シリコンＴＦＴを有する回路を用いて実施され得る。光フィードバックデバイスは、通常は、ＰＩＮ素子の形をしたフォトダイオードである。
【００６４】
本発明は、放射素子が光出力の劣化を欠点として有するところの如何なるアクティブマトリクス基板（アモルファス、多結晶及び微結晶性シリコン基板、有機ＴＦＴ基板）においても、多種多様な放射ディスプレイ技術（例えば、有機発光ダイオード（ＯＬＥＤ）、無機発光ダイオード（ｉＬＥＤ）、電界放射ディスプレイ（ＦＥＤ）、電界発光ディスプレイ（ＥＬ））に適用可能である。本発明の使用によりバーンイン（burn-in）が防がれ、時間において色点（colour  point）を安定に保つことができる。
【００６５】
トランジスタ、コンデンサ及びラインの数の増大のために、かかる画素回路は、画素領域全体が使用される上面放射のＡＭＯＬＥＤディスプレイにより適する。
【００６６】
上記の例で、陰極ライン３０は、例えば０Ｖといった一定電圧にあっても良い。画素がアドレス指定されると直ぐに、画素は光を放射し始め、これは、電圧Ｖ２が第２のコンデンサＣ２に取り込まれている間にスイッチングトランジスタがオンされると直ぐに起こりうる。代替案として、陰極ライン３０は、ディスプレイが、２つの相、即ち、アドレス相及びその後の駆動相で駆動され得るように切り替えられ得る。
【００６７】
このように、多種多様なアドレッシング方法が存在し、これらのうちの幾つかは、図８乃至１２を参照して、図３の最も基本的な回路に基づいて、以下で説明される。
【００６８】
（ｉ）行は、順にアドレス指定され得、夫々の行は、順々にアドレスラインＡ１及びＡ２を切り替えることによってアドレス指定される。陰極は０Ｖで一定である。この方法で、表示素子は、アドレッシング相の間及び、その後、スイッチングトランジスタがオフするまで、光を放射する。必要とされる時間（ｔＯＮ）がフレーム時間を超える場合は、フィードバックシステムは破綻する。そうでない場合は、光出力は、画素へ印加された第２の電圧Ｖ２にのみ依存する。この方法は図８に示されている。図８は、最初の行（プロット８０）及び最後の行（プロット８２）に関して、アドレスラインＡ１及びＡ２に対するアドレスパルスを示す。
【００６９】
（ｉｉ）陰極は、アドレッシング相の間は表示素子をオフするよう切り替えられる。アドレッシング相は、順々に行ごとにアドレスラインＡ１及びＡ２に順次的なパルスを適用する。これは図９に示される相９０であり、相９０は暗出力として示されている。先と同じく、最初及び最後の行に関するプロットは参照符号９２及び９４として示されている。光出力は相９６の間である。光出力は、やはりＶ２によってのみ制御される。
【００７０】
（ｉｉｉ）（ｉｉ）の方法は、アドレスラインＡ１に対する全てのアドレスパルスが、アドレスラインＡ２に対するアドレスパルスの前に印加されるように変更される。これは図１０に示されている。これは、その他の点では図９に対応する。光出力はＶ２によってのみ制御される。
【００７１】
（ｉＶ）陰極は一定電圧へと駆動され得、２つのデータ電圧はフレームごとに印加され得る。これは図１１に示されている。行は、先と同じく順々にアドレス指定され、図は、やはり最初及び最後の行を示す。最初に、アドレスパルスは、第１の明るいサブフィールド１１０に関してラインＡ１及びＡ２に与えられ、次いで、第２のアドレスパルスは、第２のサブフィールド１１２に関してアドレスラインＡ２に与えられる。このように、データラインから第２のアドレストランジスタを介して画素へ取り込まれる２つのデータ電圧Ｖ２ａ及びＶ２ｂが存在する。この方法では、電圧Ｖ１及びＶ２は両方とも、光出力に影響を及ぼす。
【００７２】
第１の相の間、電圧Ｖ２ａは、スイッチングトランジスタがオンのままであるように選択され、光出力は電圧Ｖ１に依存する。第２の相の間、電圧Ｖ２ｂは、スイッチングトランジスタのスイッチオフを提供するよう選択される。
【００７３】
このアプローチは、表示素子が第１の相の間は常にオンしていることを確実にする。これにより、低輝度レベルを生ずる短パルスの光が回避される。２つの電圧Ｖ１及びＶ２ｂはデータ依存である。
【００７４】
（ｖ）（ｉｖ）の方式は、また、図１２に示されるように、陰極スイッチングを含むよう変更され得る。目下、２つの相１１０及び１１２は、陰極ライン電圧によって制御されて、暗いアドレッシング部分及び明るい出力部分を含む。
【００７５】
このように、幾つかの例で、駆動トランジスタは（Ｌｐｅａｋに対応する）一定出力を供給するよう駆動され、輝度制御の全ては、電圧Ｖ２に基づくフィードバックシステムを用いて達成される。他の例では、画素データに依存する電圧が駆動トランジスタに印加されても良い（電圧Ｖ１）。このように、スイッチングトランジスタは、オンタイムの微調整のみを実施することができ、これは第２の相にありうる。これは、Ｖ１及びＶ２のより複雑な決定を必要としうるが、低輝度レベルが短いフラッシュとして提供され得ないという利点がある。制御アプローチのこのような組み合わせは、デューティーサイクルが常にハイ（高）領域にある（例えば、常に５０％を上回る）ことを可能にするが、駆動方式は、依然として最大輝度を制限しない。これは、表示素子が、依然として全フレーム時間の間に全輝度へと駆動され得るためである。
【００７６】
従って、フィードバック方式は、アナログ駆動及びデューティーサイクル制御の組み合わせを実施しても、あるいは、一定輝度を有するデューティーサイクル制御を実施しても良い。それ故、図４のレベルＬｐｅａｋは一定であっても、あるいは、画素データに依存しても良い。
【００７７】
様々な他の変形例は、いわゆる当業者には明らかであろう。
【図面の簡単な説明】
【００７８】
【図１】アクティブマトリクスＥＬディスプレイ装置の実施例に係る簡単化された概要図である。
【図２】画素回路の既知の形態を表す。
【図３】本発明の第１の画素回路を示す。
【図４】図３の画素回路の光出力を示す。
【図５】本発明の第２の画素回路を示す。
【図６】本発明の第３の画素回路を示す。
【図７】本発明の第４の画素回路を示す。
【図８】画素回路を動作させる第１の方法に係るタイミング図である。
【図９】画素回路を動作させる第２の方法に係るタイミング図である。
【図１０】画素回路を動作させる第３の方法に係るタイミング図である。
【図１１】画素回路を動作させる第４の方法に係るタイミング図である。
【図１２】画素回路を動作させる第５の方法に係るタイミング図である。
【図１】
2009511978.tif 000006
【図２】
2009511978.tif 000007
【図３】
2009511978.tif 000008
【図４】
2009511978.tif 000009
【図５】
2009511978.tif 000010
【図６】
2009511978.tif 000011
【図７】
2009511978.tif 000012
【図８】
2009511978.tif 000013
【図９】
2009511978.tif 000014
【図１０】
2009511978.tif 000015
【図１１】
2009511978.tif 000016
【図１２】
2009511978.tif 000017
【国際調査報告】
2009511978.tif 000018
2009511978.tif 000019