(57)【要約】  印刷配線ボードの回路の一部であるコア層を有する印刷配線ボード基板を使用する集積回路及び集積回路を製造するプロセスについて記述している。いくつかの実施例においては、コア層は、炭素複合物から構築される。いくつかの実施例においては、高密度のクリアランスホールの穿孔を必要とする設計においてコア層の完全性を向上させるための技法について説明している。本発明の一実施例は、導電性材料を含むコア層と、コア層の外部表面上に形成された少なくとも１つのビルドアップ配線部分と、を含む。更には、ビルドアップ部分は、メッキされたスルーホールを介してコア層内の導電性材料に電気的に接続された回路を含む少なくとも１つのマイクロ配線層を有する。【選択図】図１
2009544153.tif 000002
【特許請求の範囲】
【請求項１】
導電性材料を含むコア層と、
前記コア層の外部表面上に形成された少なくとも１つのビルドアップ配線部分と、
を有し、
この場合に、前記ビルドアップ部分は少なくとも１つのマイクロ配線層を有し、前記マイクロ配線層はメッキされたスルーホールを介して前記コア層内の前記導電性材料に電気的に接続された回路を含む、印刷配線ボード基板。
【請求項２】
前記コア層の熱膨張係数は、前記少なくとも１つのビルドアップ部分の熱膨張係数を下回る、請求項１記載の印刷配線ボード基板。
【請求項３】
前記コア層は、接地プレーンとして機能するべく構成される、請求項１記載の印刷配線ボード基板。
【請求項４】
前記コア層は、電源プレーンとして機能するべく構成される、請求項１記載の印刷配線ボード基板。
【請求項５】
前記コア層は、分割型の電源及び接地プレーンとして機能するべく構成される、請求項１記載の印刷配線ボード基板。
【請求項６】
前記コア層は、炭素材料を含む、請求項１記載の印刷配線ボード基板。
【請求項７】
前記炭素材料は、炭素繊維である、請求項６記載の印刷配線ボード基板。
【請求項８】
前記コア層は、炭素の織り繊維の少なくとも１つの層を含む、請求項７記載の印刷配線ボード基板。
【請求項９】
前記コア層は、樹脂によって前記炭素繊維に接合される金属層によって少なくとも一面がクラッディングされる、請求項８記載の印刷配線ボード基板。
【請求項１０】
前記金属層は内部表面を有し、その表面から突出部が伸びており、
前記突出部の複数は、炭素繊維に接触し、且つ、
前記金属層は、平坦な外部表面を含む、請求項９記載の印刷配線ボード基板。
【請求項１１】
前記コア層は、誘電体層によって第２導電性層に接合された第１導電性層を有し、前記誘電体層は、前記第１層を前記第２層から電気的に絶縁する、請求項１記載の印刷配線ボード基板。
【請求項１２】
第１ビルドアップ配線部分が前記コア層の上部表面上に形成され、
第２ビルドアップ配線部分が前記コア層の下部表面上に形成され、
メッキされたスルーホールが前記第１ビルドアップ配線部分内のマイクロ配線層上の回路を前記第２ビルドアップ配線部分内のマイクロ配線層上の回路と接続し、且つ、
前記メッキされたスルーホールは、樹脂が充填されたクリアランスホールによって前記コア層内の前記導電性材料から電気的に絶縁される、請求項１記載の印刷配線ボード基板。
【請求項１３】
前記コア層は、表面延在方向において０ｐｐｍ／℃〜１２ｐｐｍ／℃の熱膨張係数を有する、請求項１記載の印刷配線ボード基板。
【請求項１４】
前記コア層は、表面延在方向において０ｐｐｍ／℃〜９ｐｐｍ／℃の熱膨張係数を有する、請求項１３記載の印刷配線ボード基板。
【請求項１５】
前記コア層は、表面延在方向において２Ｗ／ｍ．Ｋ〜５００Ｗ／ｍ．Ｋの熱導電率を有する、請求項１記載の印刷配線ボード基板。
【請求項１６】
前記コア層は、表面延在方向において５０Ｗ／ｍ．Ｋ〜１０００Ｗ／ｍ．Ｋの熱導電率を有する、請求項１記載の印刷配線ボード基板。
【請求項１７】
前記コア層は、表面延在方向において５ｍｓｉ〜３５ｍｓｉの引っ張り強度を有する、請求項１記載の印刷配線ボード基板。
【請求項１８】
前記コア層は、表面延在方向において１０ｍｓｉ〜４０ｍｓｉの引っ張り強度を有する、請求項１記載の印刷配線ボード基板。
【請求項１９】
前記コア層は、１ＭＨｚにおいて６．０を上回る誘電率を有する、請求項１記載の印刷配線ボード基板。
【請求項２０】
前記コア層は、前記印刷配線ボード基板の厚さの少なくとも３０％の厚さを有する、請求項１記載の印刷配線ボード。
【請求項２１】
印刷配線ボード基板に取り付けられた半導体ダイを有する集積回路において、
前記印刷配線ボード基板は、コア層を含み、該コア層は、該コア層と前記半導体ダイを電気的に接続する回路の一部を形成する、集積回路。
【請求項２２】
印刷配線ボード基板を構築する方法において、
コア材料の層内にクリアランスホールを穿孔する段階と、
樹脂によって前記クリアランスホールを充填する段階と、
前記樹脂を硬化させる段階と、
前記コア材料の層の表面を平坦化する段階と、
誘電体材料の層を前記コア材料の層の両面に適用する段階と、
前記誘電体材料の層及び前記コア材料の層を硬化させる段階と、
前記硬化した層内にスルーホールを穿孔する段階と、
配線パターンを形成し、且つ、前記スルーホールをメッキする段階と、
追加の誘電体材料の層及びマイクロ配線層をビルドアップする段階と、
オーバーコート層を適用する段階と、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、多層印刷配線ボードに関し、更に詳しくは、印刷配線ボードの電気回路の一部である少なくとも１つの軽量の拘束コア（ｃｏｎｓｔｒａｉｎｉｎｇ  ｃｏｒｅ）を含む多層ビルドアップ基板に関する。
【背景技術】
【０００２】
半導体デバイスの製造は、通常、化学プロセスを使用した半導体ダイの生成を伴い、これにダイのパッケージングが後続する。パッケージング内におけるダイの取り付けは、ダイパッドピンをパッケージングのピンに接続する段階を含む。多くのアプリケーションにおいては、ダイパッドピンとパッケージングのピンの間の相互接続は、半導体ダイを印刷配線ボード（Ｐｒｉｎｔｅｄ  Ｗｉｒｉｎｇ  Ｂｏａｒｄ：ＰＷＢ）基板に直接的に取り付けることによって実現される。次いで、半導体ダイ及び基板をパッケージング内に封入し、この結果、基板がダイパッドピンとパッケージングピンの間の接続を提供する。
【０００３】
ＦＣ（Ｆｌｉｐ−Ｃｈｉｐ  ｍｏｕｎｔｉｎｇ）、ＤＣＡ（Ｄｉｒｅｃｔ  Ｃｈｉｐ  Ａｔｔａｃｈ）、ＤＤＡ（Ｄｉｒｅｃｔ  Ｄｉｅ  Ａｔｔａｃｈ）、及びＦＣＯＢ（Ｆｌｉｐ  Ｃｈｉｐ  Ｏｎ  Ｂｏａｒｄ）を含む様々な直接的な実装法が知られている。これらの技法は、通常、半導体ダイをビルドアップＰＷＢ基板に固定する段階を伴う。ビルドアップＰＷＢ基板は、通常、相対的に薄い誘電体層が装着される中央拘束層又は「コア」を含む。薄い誘電体層は、微細な回路要素及び小直径のメッキされたビアを含む。コアは、集積回路（即ち、パッケージングされた半導体デバイス）が表面実装されるタイプのＰＷＢの構築の際に使用される、ガラス繊維ベースの誘電体材料のものに類似した物理特性を有する、ガラス繊維ベースの誘電体材料を使用して構築可能である。ＩＣが取り付けられるＰＷＢとＰＷＢ基板を弁別するべく、前者を、従来のＰＷＢと呼ぶこととする。ビルドアップＰＷＢ基板内の薄い誘電体層は、従来のＰＷＢの構築の際には通常使用されない種類の材料から構築される。専門的な加工法を使用し、コアと薄い誘電体層を接合し、且つ、微細な回路トレース及び小直径のメッキされたビアを形成する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＰＷＢ基板とダイの直接実装を使用した際に遭遇しうる問題点は、熱サイクリングによってデバイスに障害が発生し得るという点にある。半導体ダイ材料とＰＷＢ基板の間には、しばしば、大きな熱膨張係数（Ｃｏ−ｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ：ＣＴＥ）の差が存在し、従って、この結果、熱サイクリングによってダイとＰＷＢ基板の間の接続が破損されることがある。半導体ダイ材料は、通常、２．５ｐｐｍ／℃〜４．０ｐｐｍ／℃のＣＴＥを有する。ガラス繊維エポキシに基づいた拘束層を含む基板は、通常、表面のプレーンに平行な方向において１４ｐｐｍ／℃〜２０ｐｐｍ／℃のＣＴＥを有する。半導体ダイと基板材料の間のＣＴＥのミスマッチは、熱サイクリングの際に、半導体ダイとＰＷＢ基板の間の接続点にストレスを生じることがある。接続点に印加されるストレスは、接続点と中立点の間の距離（ＤＮＰ）に比例し得る。中立点とは、熱サイクリングの際にゼロの変位を経験する場所である。半導体が大きくなるほど、最大ＤＮＰも大きくなる。従って、半導体ダイのサイズを増大させることは、半導体ダイと基板の間の接続点におけるストレスの増大を引き起こし、最終的には、電気接続の信頼性を低減し得る。
【０００５】
接着アンダーフィルを使用し、半導体ダイとＰＷＢ基板の間のＣＴＥのミスマッチによって生じる誘発ストレスの一部をオフセット又は低減し得る。しかしながら、更に大きな半導体チップを基板上に取り付けた際には、アンダーフィルによるストレスの低減は、ダイピンとＰＷＢ基板の間の信頼性の高い接触を保証するには、不十分なものとなろう。
【０００６】
多くのアプリケーションにおいて、ＰＷＢ基板のＣＴＥを低減するコアを含むビルドアップＰＷＢ基板を使用し、ＩＣを構築している。Ｌｕ他に対する米国特許第６，７１１，８１２号及びＬｕ他に対する米国特許出願公開第２００４／０１６３２４８号は、ＰＷＢ基板のＣＴＥを低減するＰＷＢ基板内における厚い銅コアの使用法を記述している。ＰＷＢ基板のＣＴＥを低減するべく使用されるその他の金属合金は、ニッケル−鉄合金、銅−インバール−銅（ＣＩＣ）、及び銅−モリブデン−銅（ＣＭＣ）を含む。ＰＷＢ基板のコアの構築の際に金属を使用する方法は、ガラス繊維ベースのコア材料の使用と比べて、ＰＷＢ基板の重量を増大させる傾向を有する。更には、厚い金属コア層は、加工が非常に困難である。
【０００７】
Ｔａｎｉ他に対する米国特許第６，８６９，６６５号、Ｔａｎｉ他に対する米国特許第７，００２，０８０号、及びＴａｎｉ他に対する特開昭６０−１４０８９８号（Ｔａｎｉ他の参考文献）は、マイクロ配線構造によって形成されたＰＷＢ基板を開示しており、これらは、数片のガラス繊維クロスを封入した樹脂複合物を使用して構築されたコア上にビルドアップ法を使用して製造されている。又、Ｔａｎｉ他の参考文献は、コアを通じて延長するメッキされたスルーホールが、スルーホールの壁面上に形成された円筒形の絶縁樹脂部分により、炭素繊維クロスから電気的に絶縁されることをも開示している。
【０００８】
Ｔａｎｉ他の参考文献に開示されたものに類似した方式によって、炭素繊維材料を使用して構築されたコアを含むＰＷＢ基板を使用することにより、ガラス繊維ベースの材料を使用して構築されたコアを有する等価なＰＷＢ基板よりも低いＣＴＥをＰＷＢ基板に提供可能であり、且つ、これは、金属又は金属合金材料を使用して構築されたコアを有する等価なＰＷＢ基板よりも大幅に軽量である。しかしながら、Ｔａｎｉ他の参考文献に概説されている方式によって炭素繊維材料を使用して構築されたコアを有するＰＷＢ基板には、コアを通じて延長する高密度のメッキされたスルーホールが存在する際に障害が発生するという可能性が存在している。Ｔａｎｉ他の参考文献に記述されている円筒形の絶縁樹脂部分を生成する段階は、ある程度の量の炭素繊維材料をコアから除去する段階を伴う。コアを通じて延長するスルーホールの密度の増大に伴って、除去される炭素繊維材料の量も増大する。特定量を上回る材料を除去することにより、コアの物理的特性を損なう可能性がある。
【０００９】
Ｔａｎｉ他に対する米国特許第６，８６９，６６５号、Ｔａｎｉ他に対する米国特許第７，００２，０８０号、Ｔａｎｉ他に対する特開昭６０−１４０８９８号、Ｌｕ他に対する米国特許第６，７１１，８１２号、及びＬｕ他に対する米国特許出願公開第２００４／０１６３２４８号は、本引用により、そのすべてが本明細書に包含される。
【課題を解決するための手段】
【００１０】
本発明の実施例による印刷配線ボード（ＰＷＢ）基板及びＰＷＢ基板を構築する方法が開示される。多くの実施例においては、ＰＷＢ基板は、ＰＷＢ基板の回路の一部であるコア層を含む。又、本発明の実施例によるＰＷＢ基板の回路の一部であるコア層を使用するＰＷＢ基板上に取り付けられた半導体ダイを含む集積回路（ＩＣ）及びＩＣを構築する方法も開示される。
【００１１】
多くの実施例においては、ビルドアップマイクロ配線構造を使用してＰＷＢ基板を形成し、コア層を含むＰＷＢ基板内に回路を形成している。いくつかの実施例において、コア層は、電源プレーン、接地プレーン、又は分割型の電源及び接地プレーンを形成する。いくつかの実施例においては、メッキされたスルーホールを使用し、コア層とＰＷＢ基板のその他の層上に配置された回路の間に電気的接続を確立している。多くの実施例においては、コアを回路の一部として使用することにより、ＰＷＢ基板の回路の一部ではないコアを含む等価なＰＷＢ基板と比較した場合に、ＰＷＢ基板の構築に必要な層の数が低減される。層を除去することにより、ＰＷＢ基板の厚さを低減し得る。いくつかの実施例においては、コアを接地、電源、又は分割型プレーンとして使用することにより、ＰＷＢ基板回路の一部を形成してはいないコア層を含む類似のＰＷＢ基板設計と比べて、必要とされる樹脂が充填されたクリアランスホールの数が低減される。
【００１２】
いくつかの実施例においては、コア層は、炭素材料を含む。多くの実施例においては、炭素材料は、少なくとも一面が金属層によってクラッディングされた樹脂が含浸された炭素繊維の少なくとも１つの層である。いくつかの実施例においては、金属層は、炭素繊維に直接接触している。多くの実施例においては、この直接的な接触は、外側に延長して炭素繊維と接触する突起（樹状突起）を含む金属層の表面に起因し、実現されている。その他の実施例においては、様々な炭素材料の中の少なくとも１つのものをコアの構築の際に使用する。
【００１３】
本発明の一実施例は、導電性材料を含むコア層と、コア層の外部表面上に形成された少なくとも１つのビルドアップ配線部分と、を含む。更には、ビルドアップ部分は、メッキされたスルーホールを介してコア層内の導電性材料に電気的に接続された回路を含む少なくとも１つのマイクロ配線層を有する。
【００１４】
本発明の更なる実施例においては、コア層の熱膨張係数は、少なくとも１つのビルドアップ部分の熱膨張係数を下回っている。
【００１５】
本発明の別の実施例においては、コア層は、接地プレーンとして機能するべく構成されている。
【００１６】
本発明の更なる実施例においては、コア層は、電源プレーンとして機能するべく構成されている。
【００１７】
本発明の更に別の実施例においては、コア層は、分割型の電源及び接地プレーンとして機能するべく構成されている。
【００１８】
本発明の更なる実施例においては、コア層は、炭素材料を含む。
【００１９】
本発明の更に別の実施例においては、炭素材料は、炭素繊維である。
【００２０】
又、更なる実施例においては、コア層は、炭素の織り繊維の少なくとも１つの層を含む。
【００２１】
又、別の実施例においては、コア層は、樹脂によって炭素繊維に接合される金属層によって少なくとも一面がクラッディングされている。
【００２２】
更なる追加の実施例においては、金属層は、突起（樹状突起）が延長する内部表面を含み、複数の突起は、炭素繊維と接触し、且つ、金属層は、平坦な外部表面を含む。
【００２３】
別の追加の実施例においては、コア層は、誘電体層によって第２導電性層に接合された第１導電性層を有し、誘電体層は、第１層を第２層から電気的に絶縁している。
【００２４】
更なる実施例においては、第１ビルドアップ配線部分がコア層の上部表面上に形成され、第２ビルドアップ配線部分がコア層の下部表面上に形成され、メッキされたスルーホールが、第１ビルドアップ配線部分内のマイクロ配線層上の回路を第２ビルドアップ配線部分内のマイクロ配線層上の回路と接続しており、且つ、メッキされたスルーホールは、樹脂が充填されたクリアランスホールにより、コア層内の導電性材料から電気的に絶縁されている。
【００２５】
更に別の実施例においては、コア層は、表面延在方向において０ｐｐｍ／℃〜１２ｐｐｍ／℃の熱膨張係数を有する。
【００２６】
又、更なる実施例においては、コア層は、表面延在方向において０ｐｐｍ／℃〜９ｐｐｍ／℃の熱膨張係数を有する。
【００２７】
又、更に別の実施例においては、コア層は、表面延在方向において２Ｗ／ｍ．Ｋ〜５００Ｗ／ｍ．Ｋの熱伝導率を有する。
【００２８】
更なる追加の実施例においては、コア層は、表面延在方向において５０Ｗ／ｍ．Ｋ〜１０００Ｗ／ｍ．Ｋの熱伝導率を有する。
【００２９】
更に別の追加の実施例においては、コア層は、表面延在方向において５ｍｓｉ〜３５ｍｓｉの引っ張り強度を有する。
【００３０】
又、更なる実施例においては、コア層は、表面延在方向において１０ｍｓｉ〜４０ｍｓｉの引っ張り強度を有する。
【００３１】
又、更に別の実施例においては、コア層は、１ＭＨｚにおいて６．０を上回る誘電率を有する。
【００３２】
多くの実施例においては、コア層は、印刷配線ボード基板の厚さの少なくとも３０％の厚さを有する。いくつかの実施例においては、コア層は、完成した印刷配線ボード基板の厚さの３０％〜８０％である。いくつかの実施例においては、コア層は、完成した印刷配線ボード基板の厚さの４０％〜６０％である。多くの実施例においては、コア層は、０．００２”〜０．１００”の厚さを有する。いくつかの実施例においては、コア層は、０．０１０”〜０．０５０”の厚さを有する。
【００３３】
別の更なる実施例は、印刷配線ボード基板に取り付けられた半導体ダイを含み、この場合に、印刷配線ボード基板は、コア層と半導体ダイを電気的に接続する回路の一部を形成するコア層を含む。
【００３４】
本発明の方法の一実施例は、コア材料の層内にクリアランスホールを穿孔する段階と、クリアランスホールを樹脂によって充填する段階と、樹脂を硬化させる段階と、コア材料の層の表面を平坦化する段階と、コア材料の層に接合される材料の層に接合促進表面処理を適用する段階と、コア材料の層の両面に誘電体材料の層を適用する段階と、誘電体材料の層及びコア材料の層を硬化させる段階と、硬化した層内にスルーホールを穿孔する段階と、配線パターンを形成し、スルーホールをメッキする段階と、誘電体材料の追加の層及びマイクロ配線層をビルドアップする段階と、オーバーコート層を適用する段階と、を含む。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施例によるＰＷＢ基板回路の一部であるコア層を含むビルドアップ多層ＰＷＢ基板の概略断面図である。
【図２Ａ】本発明の一実施例によるＰＷＢ基板内においてコア層として使用可能な、金属層によって両面がクラッディングされた、樹脂が含浸された炭素繊維クロスの単一の層を含む材料の一実施例の概略断面図である。
【図２Ｂ】本発明の別の実施例によるＰＷＢ基板内においてコア層として使用可能な、金属層によって両面がクラッディングされた、樹脂が含浸された炭素繊維クロスの複数の層を含む材料の概略断面図である。
【図２Ｃ】本発明の更なる実施例によるＰＷＢ基板内においてコア層として使用可能な、クラッディングされてはいない、樹脂が含浸された炭素繊維クロスの複数の層を含む材料の概略断面図である。
【図２Ｄ】本発明の更に別の実施例によるＰＷＢ基板内においてコア層として使用可能な、第１部分が誘電体層によって第２部分から電気的に絶縁された、第１部分及び第２部分を含む材料の概略断面図である。
【図２Ｅ】電子顕微鏡を使用してキャプチャされた写真であり、金属層の内部表面から延長していくつかの炭素繊維に直接接触する突起（樹状突起）を含む金属層によって両面がクラッディングされた炭素の織り繊維クロスの樹脂が含浸された層を示している。
【図３】本発明の一実施例によるＰＷＢ基板回路の一部を形成するコア層を含むビルドアップ多層ＰＷＢ基板を製造するプロセスを示すフローチャートである。
【図４Ａ−４Ｍ】図３に示された製造プロセスの一部として構築される本発明の実施例による様々なビルドアップＰＷＢ基板サブアセンブリの概略断面図である。
【図５】図２Ｄに示された材料に類似した材料から構築されたコア層を含む本発明の別の実施例に従って構築されたビルドアップＰＷＢ基板の概略断面である。
【図６】図５に示されたＰＷＢ基板に類似したＰＷＢ基板を構築するプロセスのフローチャートである。
【図７Ａ】接地プレーン用のＧｅｒｂｅｒデータにおけるアートワークのグラフィカルな表現である。
【図７Ｂ】図７Ａに示された接地プレーンを実装するべく、メッキされたスルーホールが穿孔される場所のグラフィカルな表現である。
【図８Ａ】ＰＷＢ基板のコア層として使用されるべく意図された材料の層を通じて穿孔される高密度のメッキされたスルーホールパターンの概略平面図である。
【図８Ｂ】ＰＷＢ基板のコア層として使用されるべく意図され、且つ、その内部に図８Ａに示されたメッキされたスルーホールが穿孔される、導電性材料の層を通じて穿孔された従来のクリアランスホールパターンの概略平面図である。
【図８Ｃ】コア層が本発明の一実施例によるＰＷＢ基板の回路の一部を形成するＰＷＢ基板のコア層として使用されるべく意図され、且つ、その内部に図８Ａに示されたメッキされたスルーホールパターンが穿孔される、導電性材料の層を通じて穿孔されたクリアランスホールパターンの概略平面図である。
【図８Ｄ】本発明の一実施例によるＰＷＢ基板のコア層として使用されるべく意図された導電性材料の層を通じて穿孔されたクリアランスホール及びメッキされたスルーホールパターンの概略平面図である。
【図８Ｅ】コア層が本発明の一実施例によるＰＷＢ基板の回路の一部を形成するＰＷＢ基板のコア層として使用されるべく意図され、且つ、その内部に図８Ａに示されたメッキされたスルーホールパターンが穿孔される、導電性材料の層を通じて穿孔されたクリアランスホールパターンの変更されたバージョンの概略平面図である。
【図８Ｆ】本発明の一実施例によるＰＷＢ基板のコア層として使用されるべく意図された導電性材料の層を通じて穿孔される変更されたクリアランスホール及び変更されたメッキされたスルーホールパターンの概略平面図である。
【図９】ＰＷＢの回路の一部であるコア層を含むＰＷＢ構造上に取り付けられた半導体ダイを含むＩＣの概略断面である。
【発明を実施するための形態】
【００３６】
まず、添付図面を参照すれば、本発明の実施例による少なくとも１つのコア層を電気的層として含むビルドアップ印刷配線ボード（ＰＷＢ）基板が示されている。更には、本発明の実施例による少なくとも１つのコア層を電気的層として含むＰＷＢ基板に装着された半導体ダイを含む集積回路（ＩＣ）も示されている。いくつかの実施例においては、コア層は、炭素を含む材料から構築される。多くの実施例においては、炭素材料は、金属層によってクラッディングされた樹脂が含浸された炭素繊維を含む。いくつかの実施例においては、金属層は、滑らかな外部表面と、炭素繊維のいくつかのものと接触する突起を有する粗い内部表面と、を含む。いくつかの実施例においては、ＰＷＢ基板の設計を変更し、変更されていないＰＷＢ基板設計と比較して、コア層の構造的特性を改善している。
【００３７】
（ＰＷＢ基板）
本発明の一実施例によるビルドアップＰＷＢ基板が図１に示されている。ビルドアップＰＷＢ基板２００は、その上部及び下部表面上にビルドアップ配線部分が形成されるコア層１０を含む。ビルドアップ配線部分は、誘電体層２４によって分離された複数のマイクロ配線層３６を含む。誘電体層２４及びマイクロ配線層３６は、基板の厚さの方向において交互に積層されている。図示の実施例においては、コア層１０は、ＰＷＢ基板２００の回路の一部を形成している。
【００３８】
様々な技法を使用し、基板ＰＷＢ２００の様々な機能層（即ち、コア層１０及びマイクロ配線層３６）の間に電気接続を確立し得る。ビア５５は、上部及び下部ビルドアップ配線部分のそれぞれの内部の様々なマイクロ配線層３６上の回路間における電気接続を形成している。メッキされたスルーホール３５、４５を使用し、上部ビルドアップ配線部分内のマイクロ配線層３６と下部ビルドアップ配線部分内のマイクロ配線層３６の間に接続を生成している。又、メッキされたスルーホール４５を使用し、マイクロ配線層３６とコア層１０の間に接続を生成している。メッキされたスルーホール３５、４５がコア層１０と電気接続を生成するかどうかは、スルーホールのメッキがコア層１０内の導電性材料から電気的に絶縁されているかどうかに依存している。図示の実施例においては、コア層１０の上部表面からコア層１０の下部表面に延長する樹脂が充填されたクリアランスホール２５を使用し、メッキされたスルーホール３５をコア層１０から電気的に絶縁している。メッキされたスルーホール３５のメッキ３４を取り囲む樹脂３２は、通常の動作の際に、メッキされたスルーホール３５とコア層１０の間の電気の伝導を効果的に妨げる。樹脂が充填されたクリアランスホールが存在しない状況においては、電気は、コア層１０とメッキされたスルーホール４５のメッキ３４の間において伝導し、これにより、コア層１０とメッキされたスルーホール４５の間に電気接続４２を生成する。又、上部ビルドアップ配線部分内のマイクロ配線層３６上の回路とコア層１０の間の電気接続を生成するメッキされたスルーホール４５は、通常、下部ビルドアップ配線部分内のマイクロ配線層３６上の回路との接続をも生成することになる。但し、メッキされたスルーホールがコア層１０及び両方のビルドアップ配線部分内のマイクロ配線層３６と接続を確立することは、必須ではない。
【００３９】
コア層を本発明の実施例による機能層として使用する場合には、コア層をＰＷＢ基板の回路の一部として使用していない等価なＰＷＢ基板のコア層に必要とされる樹脂が充填されたクリアランスホールの数と比較し、コア層を通じて穿孔された樹脂が充填されたクリアランスホールの数が低減される。この低減は、コア層が機能層である際には、コア層と交差するメッキされたスルーホールの割合（これは、２０％という大きなものになり得る）がコア層からの電気的な絶縁を必要としないが、コア層が機能層でない際には、メッキされたスルーホールのすべてがコア層からの電気的な絶縁を必要とするという事実に起因している。本発明の一実施例によるＰＷＢ基板のプレーン内ＣＴＥは、樹脂が充填されたクリアランスホールの生成の際にコア層１０から除去される材料の量によって直接的な影響を受ける。コア層１０の厚さを増大させることにより、樹脂が充填されたクリアランスホールの生成の際にコア層から除去される材料に関係したＣＴＥの増大を補償し得る。コア層を機能層として使用することにより、コア層からの除去を要する材料の量を低減可能であり、これにより、コア層を機能層として利用しない等価なＰＷＢ基板よりも薄い本発明の実施例によるＰＷＢ基板の構築が可能となる。
【００４０】
図１に示されたＰＷＢ基板２００の上部表面上の最外側の回路パターンは、半導体ダイ（図示されてはいない）を直接取り付け得る第１レベルの相互接続を形成するバンプパッド４０を包含し得る。ＰＷＢ基板２００の下部表面上の最外側の回路パターンは、ＰＷＢ基板２００の回路を従来のＰＷＢなどの第２レベルのパッケージングに相互接続するべく使用可能である、第２レベルの相互接続を形成するボールパッド４１を包含可能である。ＰＷＢ基板の最外側の回路パターンは、バンプパッド４０及びボールパッド４１を露出した状態に放置するオーバーコート層６４によってカバーし得る。
【００４１】
ＰＷＢ基板２００のコア層１０は、本発明の実施例によるＰＷＢ基板内において、いくつかの電気的な機能を実行し得る。いくつかの実施例においては、コア層１０は、接地プレーンとして機能する。多くの実施例においては、コア層１０は、電源プレーンとして機能する。いくつかの実施例においては、コア層１０は、分割型の接地及び電源プレーンとして機能する。Ｖａｓｏｙａ他に対する米国特許第６，８６９，６６４号、Ｖａｓｏｙａに対する米国特許出願第１１／１３１，１３０号、及びＶａｓｏｙａに対する米国特許出願第１１／３７６，８０６号は、印刷配線ボード内における電源、接地、及び／又は分割型の電源／接地プレーンとしての拘束コアの使用法を記述している。Ｖａｓｏｙａ他に対する米国特許第６，８６９，６６４号、Ｖａｓｏｙａに対する米国特許出願第１１／１３１，１３０号、及びＶａｓｏｙａに対する米国特許出願第１１／３７６，８０６号の開示内容は、本引用により、そのすべてが本明細書に包含される。
【００４２】
図１に示された実施例は、単一のコア層を含んでいるが、本発明の実施例は、複数のコア層を包含可能であり、且つ、図５に示されているように、ＰＷＢ基板の複数の機能層を含むコア層を包含することも可能である。別の実施例においては、コア層は、実際に、その上部にビルドアップ配線部分が形成される多層ＰＷＢである。本発明の実施例による好適なＰＷＢ構造の例は、先程引用によって包含されたＶａｓｏｙａ他及びＶａｓｏｙａに対する特許及び特許出願に記述されている。
【００４３】
（ＰＷＢ基板を構築する材料）
多くの実施例においては、コア層１０内に導電性材料を包含し、コア層が回路の一部として機能することを可能にしている。いくつかの実施例においては、コア層１０は、樹脂１４によって補強された炭素繊維トウ１６を含み、且つ、コア層は、金属層１２によって少なくとも一面がクラッディングされている。金属層は、低いＣＴＥのコア層とビルドアップ部分内において使用される非常に高いＣＴＥの補強されていない誘電体材料の間のバッファ層として機能することも可能である。更に後述するように、金属層は、コア層の樹脂繊維マトリックス内に延長する突起又は樹状突起を包含し得る。突起（樹状突起）は、平坦な接合よりも大きなプレーン内剪断ストレスに耐えることができる三次元接合を生成する。いくつかの実施例においては、金属層１２は、コア層によって搬送可能な電気負荷を増大させる。その他の実施例においては、コア層１０は、様々な材料の中のいずれかのものを使用して形成可能である。本発明の実施例によるコア層１０の構築の際に使用可能な材料については、図２Ａ〜図２Ｅとの関係において更に後述する。
【００４４】
ビルドアップＰＷＢ基板のビルドアップ配線部分の構築の際に使用される材料及びプロセスは、通常、ビルドアップＰＷＢ基板の構築に専用のものである。マイクロ配線層は、通常、銅などの金属又は金属合金から構築され、誘電体層は、通常、ＡＢＦフィルムなどの補強されていない樹脂層である。従来のビルドアップＰＷＢ基板のビルドアップ配線部分の構築の際に使用される同一の材料及び構築プロセスを使用し、図１に示されたＰＷＢ基板２００を含む本発明の実施例によるＰＷＢ基板のビルドアップ配線部分のマイクロ配線層３６及び誘電体層２４を構築可能である。
【００４５】
（コア層）
前述のように、本発明の実施例によるＰＷＢ基板の回路の一部として機能するコア層は、様々な方法によって構築可能である。本発明の実施例によるＰＷＢ内のコア層の構築の際に使用可能ないくつかの材料が、図２Ａ〜図２Ｅに示されている。更には、後述する材料及び／又はＰＷＢ内において導電性層を構築又はラミネートするべく使用可能な材料の任意の組み合わせを使用し、（先程引用によって包含された特許及び特許出願に記述された材料及び以下に列挙される材料を含む）本発明の実施例によるコア層を構築するべく使用可能な、以下に開示される拘束層を構築可能である。
【００４６】
本発明の一実施例によるＰＷＢ基板のコア層の構築の際に使用可能な材料層の断面図が図２Ａに示されている。材料層１０ａは、金属又はその他の導電性材料１２の２つの層間に挟持された樹脂材料１４によって含浸された、炭素繊維トウ１６の層を含む。樹脂マトリックス１４は、樹脂成分と、樹脂成分内に分散した無機充填剤と、から構成可能である。本発明の実施例に従って使用可能な樹脂及び無機材料のタイプについては、更に後述する。図２Ｂに示された材料の層１０ｂは、樹脂材料１４が含浸された炭素繊維トウ１６の複数の層を包含して拘束コア層の厚さを増大させている点を除いて、図２Ａに示された材料の層１０ａに類似している。その他の実施例においては、２つを上回る数の炭素繊維トウ１６の層が使用される。図２Ｃに示された材料の層１０ｃは、金属層によってクラッディングされていない点を除いて、図２Ｂに示された材料の層１０ｂに類似している。
【００４７】
図２Ｄに示された材料の層１０ｄは、誘電体層２２によって第２導電性層２０から電気的に絶縁された第１導電性層１９を含む。第１及び第２導電性層は、図２Ａに示された材料の層１０ａに類似した材料の層から構築されている。誘電体層２２は、第１及び第２導電性層を電気的に絶縁すると共に、２つの層を１つに接合するべく、機能する。誘電体層２２は、材料の層１０ｄを使用するべく意図された特定のアプリケーションに必要な機械的特性を有する任意の誘電体材料から構築可能である。いくつかの実施例においては、第１導電性層１９は、第１機能層としてＰＷＢ基板のコア層内において使用され、第２導電性層２０は、第２機能層としてＰＷＢ基板内において使用される。その他の実施例においては、第１及び第２導電性層は、メッキされたスルーホールを介して互いに電気的に接続される。
【００４８】
いくつかの実施例においては、第１導電性層１９及び第２導電性層２０は、ＰＷＢ基板の製造を開始する前に、誘電体材料２２の層によって１つにラミネートされる。その他の実施例においては、第１導電性層１９及び第２導電性層２０は、別個に加工（クリアランスホールの穿孔の実行を含む）された後に、ＰＷＢ基板を製造する際に、誘電体材料によって１つにラミネートされる。
【００４９】
（コア層を構築するべく使用される材料）
本発明の実施例によるＰＷＢ基板のコア層を構築する際には、様々な材料を使用することも可能である。多くの実施例においては、樹脂によって含浸され、且つ、１つ又は複数の面が金属によってクラッディングされた炭素の織り繊維（通常は、均衡した織り方を有するもの）が使用される。その他の実施例においては、クラッディングされるか又はクラッディングされていない導電性ラミネートを含む材料の１つ又は複数の層を使用し、コア層を構築可能である。ラミネートは、樹脂が含浸されたベース材料から製造可能である。
【００５０】
しばしば、ベース材料は、日本のＮｉｐｐｏｎ  Ｇｒａｐｈｉｔｅ  Ｆｉｂｅｒ社によって製造されるＣＮ−８０、ＣＮ−６０、ＣＮ−５０、ＹＳ−９０、日本のＭｉｔｓｕｂｉｓｈｉ  Ｃｈｅｍｉｃａｌ Ｉｎｃ．社によって製造されるＫ１３Ｂ１２、Ｋ１３Ｃ１Ｕ、Ｋ６３Ｄ２Ｕ、Ｇｒｅｅｎｖｉｌｌｅ，  Ｓｏｕｔｈ  ＣａｒｏｌｉｎａのＣｙｔｅｃ  Ｃａｒｂｏｎ  Ｆｉｂｅｒｓ  ＬＬＣ社によって製造されるＴ３００−３ｋ、Ｔ３００−１ｋなどの炭素繊維や黒鉛繊維などの繊維性材料である。しばしば、繊維性材料は、樹脂が含浸される前に、金属によってコーティングされる。金属コーティングされた繊維の一例は、炭素、黒鉛、Ｅガラス、Ｓガラス、アラミド、ケブラー、石英、又はこれらの繊維の任意の組み合わせを含む。しばしば、繊維性材料は、連続した炭素繊維であってよい。或いは、この代わりに、繊維性材料は、不連続な炭素繊維であってもよい。Ｒｏｃｋｗｏｏｄ，  ＴＮ，  ＵＳＡのＴｏｈｏ  Ｃａｒｂｏｎ  Ｆｉｂｅｒｓ  Ｉｎｃ．社によって製造されるスピン切断型ファイバ（Ｘ０２１９）、Ｕｔａｈ，  ＵＳＡのＨｅｘｃｅｌ  Ｃｏｒｐｏｒａｔｉｏｎ社によって製造される延伸切断型炭素繊維（Ｓｔｒｅｔｃｈｅｄ  Ｂｒｏｋｅｎ  Ｃａｒｂｏｎ  Ｆｉｂｅｒ：ＳＢＣＦ）などの不連続なファイバである。繊維性材料は、織物又は不織布であってよい。不織布の材料は、ユニテープ又はマットの形態におけるものであってよい。炭素マットは、Ｅａｓｔ  Ｗａｌｐｏｌｅ，  ＭａｓｓａｃｈｕｓｅｔｔｓのＡｄｖａｎｃｅｄ  Ｆｉｂｅｒ  ＮｏｎＷｏｖｅｎｓ社によって製造される、それぞれ、２ｏｚ及び３ｏｚであるグレード番号８００００４０及び８００００４７であってよい。更には、炭素繊維は、ＰＡＮに基づいた炭素繊維、ピッチに基づいた炭素繊維、又は両方の繊維の組み合わせであってもよい。
【００５１】
又、本発明の実施例によるＰＷＢ基板のコア層の構築の際には、非繊維性材料の層を使用することも可能である。例えば、コア層は、固体炭素プレートから構築可能である。固体炭素プレートは、圧縮された炭素又は黒鉛粉を使用して製造可能である。別の方法は、熱可塑性又は熱硬化性バインダと共に、炭素フレーク又は炭素の短繊維を使用して固体炭素プレートを製造するというものである。
【００５２】
又、本発明の実施例によるコア層は、ポリマーが含浸された炭素ナノチューブを使用して構築することも可能である。炭素ナノチューブは、カナダのＲａｙｍｏｒ  Ｉｎｄｕｓｔｒｉｅｓ  Ｉｎｃ．社によって製造される炭素単層ナノチューブ（Ｃａｒｂｏｎ  Ｓｉｇｌｅ  Ｗａｌｌｅｄ  ＮａｎｏＴｕｂｅ：Ｃ−ＳＷＮＴ）や日本の筑波のＮａｔｉｏｎａｌ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ａｄｖａｎｃｅｄ  Ｉｎｄｕｓｔｒｉａｌ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  （ＡＩＳＴ）によって開発された炭素ナノチューブなどの単層炭素ナノチューブであってよい。単層炭素ナノチューブは、純粋な炭素の形態であって、１／６の重量によって鋼の１００倍も強力にすることができる。又、Ｃ−ＳＷＮＴは、最大で銅の１０００倍も高速に電気を伝導可能である。炭素ナノチューブの電流密度は、１０9Ａ／ｃｍ2にすることができる（即ち、銅の１０００×も大きい）。又、Ｃ−ＳＷＮＴは、銅の１０倍も大きな速度で熱を伝達可能である。炭素ナノチューブは、プラズマプロセス、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）化学プロセス、気相ＣＶＤプロセス、アーク放電法、又はレーザーアブレーションプロセスを利用して製造可能である。炭素ナノチューブは、直径においては、＜１〜１００ｎｍ、長さにおいては、＜２０００ｎｍであってよい。これらの非常に固有の物理的、電気的、及び熱的特性のすべてにより、本発明の実施例によるＰＷＢ基板に包含するのに非常に好適なコア層を結果的に実現し得る。
【００５３】
本発明の実施例によるコア層の構築の際に使用可能な別の有用な材料は、Ｃ−ＳｉＣ（Ｃａｒｂｏｎ−Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ）であり、これは、Ｍａｌｔａ，  Ｎｅｗ  ＹｏｒｋのＳｔａｒｆｉｒｅ  Ｓｙｓｔｅｍｓ  Ｉｎｃ．社によって製造される。
【００５４】
本発明の実施例によるコア層の構築の際には、エポキシ、ビスマレイミドトリアジン（ＢＴ）、ビスマレイミド（ＢＭＩ）、シアネートエステル、ポリイミド、フェノール、ポリアミドイミド、ポリアクリレート、ポリフェニレンサルファイド、テトラフルオロエチレン、ポリスルフォン、ポリフェニルスルフォン、ポリエーテルスルフォン、ポリフタルアミド、ポリアセタル、ポリケトン、ポリカーボネート、ポリフェニレンオキサイド、ポリエーテルエーテルケトン、又はこれらのいくつかの組み合わせを含む様々な樹脂を使用可能である。多くの例において、樹脂は、物理的、機械的、電気的、及び熱的特性を改善するべく、熱分解炭素粉、炭素ナノ粒子、炭素ナノチューブ（＜１〜１００ｎｍの範囲の直径）、炭素単層ナノチューブ（Ｃ−ＳＷＮＴ）、炭素粉、炭素粒子、ダイアモンド粉、窒化硼素、アルミナ、酸化アルミニウム、窒化アルミニウム、水酸化アルミニウム、水酸化マグネシウム、シリカ粉、及びセラミック粒子のような無機充填剤を包含可能である。樹脂複合物は、２〜８０重量パーセントの無機充填剤を包含可能である。充填剤の粒子サイズは、通常、２５μｍ未満である。
【００５５】
別の実施例においては、拘束コア材料の層は、炭素複合物に限定されない。本発明の実施例によるコア層の構築の際には、１ＭＨｚにおいて６．０を上回る拘束コア層の誘電率を結果的に実現可能な任意の材料を使用可能である。
【００５６】
（コア層の導電率）
コア層の導電率は、その構造に応じて変化する。前述の炭素繊維及び炭素プレートなどの炭素材料は、導電性を有するが、通常は、コア層がＰＷＢ基板の機能層として機能するのに必要な電気負荷を搬送するのに十分な伝導率を有してはいない。従って、金属及び／又は導電性充填剤を使用し、コア層によって搬送可能な電気負荷を増大し得る。例えば、コア層は、強化エポキシを有する金属コーティングされた黒鉛繊維及び／又は充填剤材料として炭素ナノチューブ又は熱分解炭素粉を有する強化エポキシ樹脂によって含浸された黒鉛繊維から構築可能である。多くの実施例においては、銅層などの金属層をコア層のいずれかの面にクラッディングし、拘束コアの導電率を向上させている。
【００５７】
金属クラッディングが、樹脂により、炭素繊維や金属コーティングされた繊維などの導電性の繊維性材料に接合される実施例においては、金属クラッディングと導電性の繊維性材料の間に電気接続を確立可能である。いくつかの実施例においては、電気接続は、導電性繊維に隣接する金属層の表面上に突起（樹状突起）を含む金属層によって円滑に実現される。電子顕微鏡を使用して撮影された写真が図２Ｅに示されており、この写真は、本発明の実施例による炭素の織り繊維に向かって延長する突起（樹状突起）を有する粗面化表面を有する、樹脂によって含浸され、且つ、両面が金属層によってクラッディングされた炭素の織り繊維を含む材料の層を示している。材料の層１０ａ’は、炭素の織り繊維１５０を含む。炭素の織り繊維は、炭素の織り繊維１５０を金属の層１５２に接合する樹脂（写真においては、不可視状態にある）によって含浸されている。金属層は、金属の突起又は樹状突起１５４を有する粗面化表面と、滑らかな表面１５６と、を含む。粗面化表面は、金属の突起１５４が炭素の織り繊維１５０に向かって延長するように、内側に向かって配置されている。いくつかの炭素の織り繊維は、金属の突起と接触することにより、炭素の織り繊維と導電性の金属層の間に電気接続を生成する。炭素の織り繊維と導電性の金属層の間の電気接続は、材料から構築されたコア層１０ａ’によって搬送可能な電気負荷を増大し得る。金属層の第２の又は外部の表面は、ビルドアップ配線部分の基礎であるため、滑らかである。ビルドアップ配線部分の構築の際に使用される誘電体層は、通常、金属の外部表面内の不均一性がビルドアッププロセスの際のマイクロ配線層の信頼性の高い構築を妨げうるほどに、薄い。
【００５８】
（コア層の機械的特性）
本発明の一実施例によるコア層の構築の際に使用される材料の選択は、通常、最終的な製品レベルにおけるＰＷＢ基板の望ましい機械的特性にも依存する。これらの特性は、熱伝達速度、熱膨張係数、及び剛性を包含し得る。いくつかの実施例においては、コア層の構築の際に、表面延在方向において０ｐｐｍ／℃〜１２ｐｐｍ／℃のＣＴＥを有する材料の層が使用される。いくつかの実施例においては、コア層の構築の際に、表面延在方向において０ｐｐｍ／℃〜９ｐｐｍ／℃のＣＴＥを有する材料の層が使用される。いくつかの実施例においては、コア層の構築の際に、延在方向に垂直の表面において３０ｐｐｍ／℃〜１００ｐｐｍ／℃のＣＴＥを有する材料の層が使用される。多くの実施例においては、コア層の構築の際に、延在方向に垂直の表面において３５ｐｐｍ／℃〜７５ｐｐｍ／℃のＣＴＥを有する材料の層が使用される。
【００５９】
いくつかの実施例においては、コア層の構築の際に、表面延在方向において２Ｗ／ｍ．Ｋ〜５００Ｗ／ｍ．Ｋの熱伝導率を有する材料の層が使用される。多くの実施例においては、コア層の構築の際に、表面延在方向において５０Ｗ／ｍ．Ｋ〜１０００Ｗ／ｍ．Ｋの熱伝導率を有する材料の層が使用される。
【００６０】
いくつかの実施例においては、コア層の構築の際に、表面延在方向において５ｍｓｉ（Ｍｉｌｌｉｏｎｓ  ｏｆ  ｐｏｕｎｄｓ  ｐｅｒ  Ｓｑｕａｒｅ  Ｉｎｃｈ）〜３５ｍｓｉの引っ張り弾性率を有する材料の層が使用される。多くの実施例においては、コア層の構築の際に、表面延在方向において１０ｍｓｉ〜４０ｍｓｉの引っ張り弾性率を有する材料の層が使用される。
【００６１】
広い意味において、拘束コアの構築の際には、１ＭＨｚにおいて６．０を上回る誘電率を有するラミネート層を結果的にもたらすと共に、所望の物理的特性を有するＰＷＢ基板を結果的にもたらす、前述の材料の任意の組み合わせを使用可能である。
【００６２】
（ＰＷＢ基板の製造）
本発明の一実施例によるビルドアップＰＷＢ基板を構築するプロセスが図３に示されている。プロセス１００は、ＰＷＢ基板のコアを形成するコア材料の層を準備する段階（１０２）を含む。次いで、ＰＷＢ基板設計に従って、任意の必要なクリアランスホールをコア材料の層に穿孔する（１０４）。次いで、クリアランスホールを樹脂で充填する。いくつかの実施例においては、誘電体材料をコア材料の穿孔された層内にスクリーン印刷することにより、クリアランスホールを充填している（１０６）。多くの実施例においては、粉の形態の誘電体材料を使用し、クリアランスホールを充填している（１０６ａ）。誘電体を平坦化された状態において硬化させ（１０８）、且つ、コア材料の層に接合される金属層に対して接合促進表面処理を適用する（１０９）。接合促進表面処理（マイクロエッチングプロセスなど）は、金属層の表面を粗面化し、滑らかな表面によって生成される平坦な接合よりもコア層とビルドアップ配線部分の間のＣＥＴの差によって生じる相対的に大きな剪断ストレスを許容可能な三次元接合を生成する。平坦化とは、クリアランスホールから突出する硬化した樹脂の結果であるコア層の表面内の不均一性を除去するプロセスを意味している。コア層の表面上の隆起は、ビルドアップ配線部分の全体にわたって不規則性を生成可能であり、これらは、ビルドアップ配線部分内のマイクロ配線層のレイアウトを損なう可能性がある。従って、コア材料の層を平坦化する段階により、製造の歩留まりを向上し得る。次いで、穿孔済みのコア材料の層と第１誘電体層のペアを配置する（１１０）。通常、第１誘電体層は、穿孔済みのコア材料の層のそれぞれの面上に配置される。次いで、第１誘電体層の製造者によって規定された圧力、温度、及び時間において、この挟持体を硬化及び／又はラミネートし、ラミネートサブアセンブリを形成する。次いで、ラミネートサブアセンブリを通じてスルーホールを穿孔し（１１１）、且つ、銅メッキプロセスを使用して、第１誘電体層の上部及び下部表面上にマイクロ配線パターンを形成する（１１２）。銅メッキプロセスは、スルーホールをもメッキする。次いで、誘電体層の第２のペアを、パターニングされたラミネートサブアセンブリの上部及び下部表面との関係において配置し（１１４）、第２の硬化及び／又はラミネーションサイクルを実施する。第２のラミネーション及び／又は硬化サイクルが完了したら、誘電体層の第２のペアを通じてマイクロビアホールを穿孔する（１１６）。ビアホールは、ＣＯ2レーザー、ＵＶレーザー、エキシマレーザー、及び／又はプラズマを使用するドライエッチングプロセスによって形成し得る。次いで、銅メッキプロセスを使用し、誘電体層の第２ペアの上部及び下部表面上にマイクロ配線パターンを形成する（１１８）。銅メッキプロセスは、ビアの内面をもメッキする。誘電体層のペアのラミネーション及び／又は硬化サイクル（１１４）、穿孔段階（１１６）、並びに、メッキ段階（１１８）を反復実行し、必要な数のマイクロ配線層を構築可能である。次いで、オーバーコードを適用し（１２２）、これにより、ビルドアップＰＷＢ基板が完成する。
【００６３】
（ビルドアップＰＷＢ基板の製造の際に生成されるサブアセンブリ）
本発明の一実施例による図３に示された製造プロセスにおいて利用される材料及び基板サブアセンブリが、図４Ａ〜図４Ｍに示されている。まず、図４Ａに示されているように、コア材料の層を準備する。図示の実施例においては、２つの金属層１２によって挟持された樹脂によって補強された炭素繊維を含むコア材料の層１０ｂを準備している。コア材料の層１０ｂは、炭素繊維クロスの複数の層を使用して構築される。多くの実施例においては、金属の層は、５μｍ〜１４０μｍの厚さを有する薄い銅フォイルであってよい。
【００６４】
クリアランスホール及び／又はスロットが穿孔されたコア材料の層が、図４Ｂに示されている。クリアランスホール２５及び／又はスロットは、規定の場所に形成される。本発明の実施例によるクリアランスホール２５は、機械的な穿孔、レーザー穿孔、レーザー切削、パンチング、又は高圧ウォータージェット切削、或いは、これらに等価な方法により、生成し得る。
【００６５】
クリアランスホール２５のそれぞれのものは、第１直径を有し、クリアランスホールを通過するそれぞれのメッキされたスルーホールは、更に小さな第２の直径を有する。樹脂が充填されたクリアランスホールの直径よりも小さな直径を有するメッキされたビアが、樹脂が充填されたクリアランスホールの中心を通じて穿孔された際には、メッキされたビアを取り囲む樹脂は、導電性の拘束コアからビアの内面を電気的に絶縁する。製造の際の樹脂が充填されたクリアランスホールの中心とメッキされたスルーホールの間の許容可能なミスアライメントの程度は、主には、樹脂が充填されたクリアランスホールの直径とメッキされたスルーホールの直径の間の差によって決定される。ミスアライメントにより、メッキされたビアの一部が導電性の拘束コアに結果的に接触する状況においては、ビアの内面と導電性の拘束コア間における、意図しない電気接続が結果的に生じる。多くの実施例においては、第１直径は、第２直径よりも、０．００４”〜０．０２０”だけ、大きい。多くの実施例においては、コア材料の層内に形成されたスロットを通じて、複数のスルーホールが穿孔される。製造の際には、同様の注意を払うことにより、スロット内に配置されたメッキされたスルーホールとコア材料の層内の導電性材料の間に十分な離隔が存在することを保証する必要がある。
【００６６】
拘束コア層を回路の接地、電源、及び／又は分割型プレーン層などの機能層として使用する際には、すべてのスルーホールの場所にクリアランスホールを穿孔する必要はない。設計により、メッキされたスルーホールの中のいくつかのものは、拘束コアとの間に電気的な接触を実現する必要がある。コア材料の層内に穿孔されるクリアランスホールの数の低減は、コア材料の層がＰＷＢ基板のコア層として包含される際に、コア材料の層の機械的特性に肯定的な影響を付与し得る。
【００６７】
本発明の一実施例によるコア材料の層の上部及び下部表面に接合された誘電体層のペアを含むラミネートされたサブアセンブリの形成が、図４Ｃ’、図４Ｃ”、及び図４Ｄに示されている。誘電体が本発明の一実施例に従ってクリアランスホール内にスクリーニングされたコア材料の層が図４Ｃ’に示されている。樹脂２６は、バキュームスクリーニングプロセス又はバキュームレススクリーニングプロセスのいずれかを使用し、クリアランスホール２５及び／又はスロット内にスクリーニング可能である。多くの実施例においては、クリアランスホール及び／又はスロット内にスクリーニングされた樹脂は、日本のＳａｎ−ＥＩ  Ｋａｇａｋｕ  Ｃｏｍｐａｎｙ  Ｌｉｍｉｔｅｄ社によって製造される部品番号ＰＨＰ−９００−ＩＲ−１０Ｆ又は部品番号ＰＨＰ−９００−ＩＲ−１０ＦＥの樹脂などの高粘度の液体である。その他の実施例においては、誘電特性を満足可能な任意の適切な高粘度液体又はペースト、或いは、適切に寸法設定された空洞を充填するのに使用可能な任意の誘電体樹脂粉を使用し、クリアランスホール及び／又はスロットを充填可能である。本発明の一実施例によるコア材料の平坦化された層が図４Ｃ”に示されている。前述のように、平坦化段階は、クリアランスホールから突出する樹脂を除去して平坦な表面を生成する段階を伴う。多くの実施例においては、樹脂は、切り取られる。加工されたコア材料の層１０ｂの上部及び下部表面の両方にＢステージの熱硬化性樹脂材料２４又はガラス補強プリプレグを適用し、温度、圧力、及び時間において硬化及び／又はラミネートしてＣステージの上部及び下部誘電体層２４を含むラミネートされたサブアセンブリを提供する（図４Ｄを参照されたい）。このラミネーションプロセスにおいては、クリアランスホール２５及び／又はスロットは、Ｂステージの誘電体層２４からのリフローされた樹脂によって充填される。適用される樹脂材料は、拘束コア１０との関係において前述した樹脂の中の１つのものであってよい。
【００６８】
メッキされたスルーホールが本発明の一実施例に従って穿孔された、ラミネートされたサブアセンブリが図４Ｅに示されている。スルーホール３５、４５が規定の場所に形成されている。第１のメッキされたスルーホール３５は、コア材料の層内に形成された樹脂が充填されたクリアランスホール２５を通過する位置に形成されている。第１のメッキされたスルーホール３５は、スルーホール３５の円筒形の軸が、樹脂が充填されたクリアランスホールの円筒形の軸と同軸になるように、穿孔されている。スルーホール３５の直径は、樹脂が充填されたクリアランスホール２５のものよりも小さい。スルーホール３５の直径が、樹脂が充填されたクリアランスホール２５の直径よりも小さいため、スルーホール３５のメッキの内面３４とコア材料の層内の導電性材料の間の電気接続を妨げる、円筒形の絶縁シース３２が、スルーホール３５の壁面の周りに形成されている。スルーホールは、クリアランスホールが、樹脂が充填されたクリアランスホール又は樹脂が充填されたスロットと交差しない位置にも形成される。従って、第２のメッキされたスルーホール４５の内面上のメッキは、コア材料の層内の導電性材料との直接的な電気的接触状態にある。前述のように、スルーホール３５、４５の形成は、機械的な穿孔、レーザー穿孔、レーザー切削、パンチング、高圧ウォータージェット切削、又はこれらに等価な方法によって実行可能であり、ドライエッチングプロセスは、ＣＯ2レーザー、ＵＶレーザー、エキシマレーザー、又はプラズマを使用するプロセスを含む。
【００６９】
本発明の一実施例による穿孔されたサブアセンブリの外部表面上に形成されたマイクロ配線層が、図４Ｆに示されている。マイクロ配線層３６は、セミアディティブプロセス（ｓｅｍｉ−ａｄｄｉｔｉｖｅ  ｐｒｏｃｅｓｓ）により、誘電体層２４の上部及び下部表面のそれぞれの上に形成し得る。又、セミアディティブプロセスは、ラミネートサブアセンブリを通じて穿孔されたスルーホール３５、４５の内部表面をメッキすることも可能である。いくつかの例においては、メッキ段階は、メッキされたスルーホール４５とコア材料の層１０ｂ内の導電性材料の間に電気接続を生成する。図示の実施例においては、コア材料の層１０ｂ内の導電性材料とスルーホール４５のメッキ３４の間に、電気接続が確立されている。図示の実施例においては、メッキされたスルーホール４５のメッキは、コア層の炭素繊維及びクラッディングと電気的に接続している。
【００７０】
いくつかの実施例においては、図４Ｆに示されたサブアセンブリに対して、いくつかの加工段階を施している。具体的には、誘電体層２４の第１のペア及びスルーホール３５、４５の表面を次のように加工する。デスミアプロセスを適用して樹脂の破片を除去し、且つ、無電解プロセスを使用し、銅の非常に薄いベース層によって誘電体層をメッキする。次いで、レジストパターンをベース銅層上に形成する。レジストパターンは、マスキング及び非マスキング部分を有する。スルーホール３５、４５を非マスキング部分において露出させる。電気メッキプロセスを実行し、マイクロ配線層を形成する回路及びスルーホール壁３４のメッキのための所望の厚さの銅を得る。化学現像プロセスによってレジストパターンを除去し、ベース銅層を更に露出させ、次いで、これを化学エッチングプロセスによって除去し得る。これらのプロセスが完了した際に、誘電体層２４の第１ペアの外部表面のそれぞれの上にマイクロ配線層３６が形成されており、且つ、スルーホール３５、４５の内部表面が導電性材料によってメッキされている。その他の実施例においては、マイクロ配線層を形成すると共にスルーホールをメッキ可能なその他のプロセスを使用可能である。更には、スルーホール３５及び４５は、導電性及び非導電性の材料によって充填可能であり、且つ、更なる加工のために平坦化し得る。
【００７１】
次に図４Ｇを参照すれば、マイクロ配線パターン３６を覆う誘電体層の第２のペア２４がサブアセンブリの両面上に配置されている。本発明の実施例による図４Ｇに示された構成の硬化及び／ラミネーション及び硬化及び／ラミネートされた構成に対して実行される後続のプロセスは、従来のＰＷＢ基板上に層をビルドアップするべく実行されるプロセスに類似している。
【００７２】
温度、圧力、時間、及び真空において実行された硬化及び／又はラミネーションサイクルを経た、図４Ｇに示された構成が、図４Ｈに示されている。マイクロ配線層３６上の回路の間のギャップが、ラミネーションサイクルにおいて誘電体層２４からリフローされた樹脂によって充填されている。
【００７３】
図４Ｈに示されたラミネートされたサブアセンブリ内に形成されたビアホールが、図４Ｉに示されている。ビアホール５５が誘電体層の第２のペア２４内に形成されている。誘電体層の第２のペア２４のそれぞれのものに、異なるビアパターンを穿孔可能である。ビア５５は、ＣＯ２レーザー、ＵＶレーザー、エキシマレーザー、又はプラズマを伴うドライエッチングプロセスを使用して形成可能である。又、感光性の第２誘電体層と、これに続くフォトリソグラフィプロセスを使用するものなどのその他のプロセスを利用することも可能である。
【００７４】
本発明の一実施例によるメッキされたビア及びマイクロ配線層の第２のペアを含むサブアセンブリが図４Ｊに示されている。図４Ｆに示されたサブアセンブリを得るべく使用されたプロセスに類似したプロセスを適用することにより、結果的に、図４Ｈに示されたビア５５がメッキされ、且つ、誘電体層の第２のペア２４の外部表面上にマイクロ配線層３６が形成される。
【００７５】
本発明の実施例による多層ビルドアップＰＷＢの製造は、予め定義された回数だけ、図４Ｇ〜図４Ｊとの関係において記述したプロセスを反復する段階を伴うものであってよい。このようにして構築されたサブアセンブリの一例が図４Ｋに示されている。サブアセンブリの最外側の層は、ＰＷＢ基板と半導体ダイの間、並びに、ＰＷＢ基板と従来のＰＷＢなどの第２レベルのパッケージングの間に接続を確立するべく使用可能な複数の電気接続パッド４０、４１を含む。バンプパッド４０は、半導体ダイが装着されるＰＷＢ基板の外部表面上に形成される。従来のＰＷＢなどの第２レベルのパッケージに接続されるボールパッド４１は、ＰＷＢ基板の外部表面上に形成される。多くの実施例においては、バンプパッド４０及びボールパッド４１は、半導体ダイのピンパッドによって又は従来のＰＷＢ上の接点によって実現される電気接続の特性を改善するベく、ニッケル、金、銀、及び／又は錫などの追加の金属メッキによってコーティングされる。
【００７６】
オーバーコート層６４が本発明の一実施例に従ってＰＷＢ基板の上部及び下部表面に適用された、完成したＰＷＢ基板が、図４Ｌに示されている。オーバーコート層６４は、電気接続パッド４０、４１を露出させる開口部６６を有するように形成されている。オーバーコート層の形成は、次のように進行可能である。印刷又はスクリーニング法により、適切な高度な絶縁性を有する耐熱性の材料を基板の両面上に適用する。次いで、フォトリソグラフィプロセスを使用し、開口部６６をパターニング可能である。その他の実施例においては、オーバーコート層を従来のＰＷＢ基板に適用する様々なプロセスの中のいずれかのものを使用し、オーバーコート層６４を形成可能である。
【００７７】
前述のプロセスを通じて、ＰＷＢ基板の回路の一部であるコア層、多層マイクロ配線パターン、メッキされたスルーホール、ビア、及び保護用のオーバーコートを含む多層ビルドアップＰＷＢ基板を製造可能である。多くの実施例においては、コア層の厚さは、０．００２”〜０．１００”である。いくつかの実施例においては、コア層の厚さは、０．０１０”〜０．０５０”である。
【００７８】
いくつかの実施例においては、コア層の厚さは、完成したＰＷＢ基板の厚さの３０％〜９０％である。いくつかの実施例においては、コア層の厚さは、完成したＰＷＢ基板の厚さの４０％〜６０％である。
【００７９】
多くの実施例においては、コア層を含むＰＷＢ基板の構築の際に使用されるその他の材料に対するコア層の比率は、６０／４０である。いくつかの実施例においては、この比率は、７０／３０である。
【００８０】
（繊維性材料の複数の層を有するコア層を含むＰＷＢ基板）
様々な材料の層を使用し、本発明の実施例によるＰＷＢ基板のコアを構築可能である。図２ｃに示された材料の層１０ｃに類似したコア材料の層を含む図４Ｍに示されたＰＷＢ基板に類似したＰＷＢ基板を構築可能である。前述のように、コア層１０ｃは、繊維性材料の複数の層を含み、且つ、金属層を含んではいない。説明対象の実施例においては、コア層１０ｃの導電率は、ＰＷＢ基板が意図されているアプリケーションの電気負荷需要を考慮した場合に、コア層１０ｃが機能層として機能するのに十分なものになっている。
【００８１】
（複数の機能層を有するコア層を含むＰＷＢ基板）
図２Ｄに示された材料の層１０ｄに類似したコア材料の層を含む図４Ｍに示されたＰＷＢ基板に類似したＰＷＢ基板が図５に示されている。前述のように、コア層１０ｄは、それぞれがＰＷＢ基板の機能層として機能可能である２つの導電性層を分離する誘電体材料の薄い層を含む。従って、コア層１０ｄは、ＰＷＢ基板のＣＴＥの低減などの機械的な利点を提供することに加えて、２つの機能層として機能可能である。メッキされたスルーホール６５、７５、及び８５が、コア層１０ｄを通過している。メッキされたスルーホール６５は、樹脂が充填されたクリアランスホールによって形成された円筒形の誘電体シース３２により、コア層１０ｄ内の導電性層６０及び７０の両方から絶縁されている。メッキされたスルーホール７５は、樹脂が充填されたクリアランスホールによって形成された円筒形の誘電体シース３２により、コア層１０ｄ内の第１導電性層６０から絶縁されている。但し、スルーホール７５のメッキされた壁３４とコア層１０ｄ内の第２導電性層７０の間には、電気接続４２が存在している。メッキされたスルーホール８５は、第１導電性層６０に電気的に接続されており、第２導電性層７０からは、電気的に絶縁されている。前述のように、両方の導電性層は、基板内において機能層として機能する。図示の実施例においては、導電性材料の第１の層は、電源プレーンとして機能可能であり、導電性材料の第２の層は、接地プレーンとして機能可能あって、この逆も又同様である。或いは、この代わりに、両方の層が、電源プレーン、接地プレーン、又は分割型プレーンとして機能することも可能であろう。
【００８２】
多くの実施例においては、コア層１０ｄ内に含まれた誘電体イレヤ２２の厚さは、０．００１”〜０．０３０”である。誘電体層２２に加えて、誘電体材料を使用して導電性層６０、７０のエッジを電気的に絶縁し、ＰＷＢのエッジにおける層の短絡を防止することも可能である。いくつかの実施例においては、エッジに沿って樹脂が充填されたチャネルをルーティング又は穿孔し、導電性層の少なくとも１つの内部の電気的材料とコア層１０ｄのエッジの間に樹脂の障壁を生成することにより、エッジを電気的に絶縁可能である。
【００８３】
本発明の実施例による第１及び第２導電性層を含む図２Ｄに示された材料の層１０ｄに類似したコア層を含む、ＰＷＢ基板を製造するプロセスが図６に示されている。プロセス６００は、ＣＯ2レーザー穿孔、ＵＶレーザー穿孔、ＵＶ及びＣＯ2レーザー穿孔の組み合わせ、エキシマレーザー穿孔、又はプラズマ穿孔を伴い得る深さ制御型の穿孔プロセスなどの穿孔プロセスを使用し、第１導電性層を通じてクリアランスホールパターンを穿孔する段階（６０２）を含む。次いで、類似した穿孔プロセスを使用し、第２導電性層を通じて、クリアランスホールパターンを穿孔する（６０４）。前述のように、クリアランスホールの穿孔パターンは、ＰＷＢ基板のコア層のエッジを最終的に形成するラインに沿ってルーティング又は穿孔されたチャネルを包含し得る。樹脂が充填されたチャネルは、導電性層のエッジにおける短絡を防止し得る。いくつかの実施例においては、平行なチャネルのペアをそれぞれの導電性層内に形成している。多くの実施例においては、垂直のチャネルのペアをそれぞれの導電性層内に形成している。穿孔の際には、ホール及びチャネルは、通常、第１及び第２導電性層を接合している誘電体材料内には延長しない。いくつかの実施例においては、高粘度樹脂材料をクリアランスホール及びチャネル内にスクリーニングし（６０６）、層を平坦化している。前述のものに類似した高粘度の樹脂材料及びスクリーニングプロセスを使用し、クリアランスホールを充填し得る。その他の実施例においては、樹脂のリフローに依存してクリアランスホールを充填している。誘電体層の第１のペア２４をコア材料の層１０ｄの両面上に配置し（６０８）、且つ、ラミネーションを実行する。次いで、図３に示されているプロセスとの関係において説明したものに類似したプロセスを使用し、ビルドアッププロセスを完了可能である（６１０）。
【００８４】
その他の実施例においては、コア材料の層１０ｄを形成するべく誘電体層２２と組み合わせる前に、それぞれの導電性層６０、７０を加工している。加工は、通常、それぞれの導電性層６０、７０内にクリアランスホールパターンを穿孔する段階と、第１下部誘電体層２４、第２導電性層７０、誘電体層２２、第１導電性層６０、及び第１上部誘電体層２４を含む積層体を表面延在方向に垂直の方向において配置する段階と、を伴う。次いで、温度、圧力、時間、及び真空において、硬化及び／又はラミネーションサイクルを実行する。上部誘電体層２４、誘電体層２２、及び下部誘電体層２４からの誘電体樹脂は、硬化／ラミネーションの際に、クリアランスホール内にリフローする（硬化／ラミネーションの前に、クリアランスホールを樹脂によって充填することも可能である）。次いで、図３との関係において先程概説したものに類似したプロセスを使用し、完成品のＰＷＢ基板を完成可能である。
【００８５】
（ＣＴＥを低減するための設計）
本発明の一実施例によるＰＷＢ基板内のコア層１０は、通常、表面延在方向において小さなＣＴＥを有する。多くの実施例においては、表面延在方向に平行に延長するコア層１０内における炭素繊維トウの使用は、コア層１０の小さなＣＴＥに寄与する。
【００８６】
本発明の実施例によるＰＷＢ基板のＣＴＥは、拘束コア層１０のＣＴＥに大きく依存している。従って、コア層１０内において使用される炭素繊維材料の量、炭素繊維のタイプ、及び炭素繊維トウのサイズを調節することにより、表面延在方向におけるＰＷＢ基板の熱膨張係数を増減可能である。例えば、ＰＷＢ基板のコア層のこれらの特徴を変更することにより、ＰＷＢのために、３ｐｐｍ／℃〜１２ｐｐｍ／℃のＣＴＥの範囲を実現可能である。この範囲内のＣＴＥを表面延在方向において有するＰＷＢ基板は、ＰＷＢ基板に取り付けられたその平行な表面延在方向における半導体チップのＣＴＥとマッチング可能であるか、又は実質的にマッチング可能である。クリアランスホールの穿孔の際に除去されるコア層内の材料は、コア層のＣＴＥに影響を付与可能である。除去される材料が多いほど、コア層のＣＴＥは大きくなる。クリアランスホールが近接した状態で離隔している際には、材料の除去は、コア層の機械的特性に大きな影響を付与可能である。材料の除去は、コア層の厚さを増大させることにより、補償可能である。多くの実施例においては、ＰＷＢ基板設計を変更し、コア層内のクリアランスホールの密度を低減可能である。コア層の機械的特性に対するクリアランスホールの穿孔の影響を低減するためのＰＷＢ基板設計の変更については、更に後述する。
【００８７】
更には、本発明のビルドアップ基板２００は、ビルドアップ法によって製造されたビルドアップ部分上に微細な高密度の配線構造を有する。従って、更なる接続のための電気接続パッド４０を最外側の配線パターン上に小さなピッチで配設可能である。これは、小さなピッチで配置された幾つかの接続ピンパッドを有する半導体チップの直接的な接続又は取り付けのために有利である。
【００８８】
（アートワークデータからのクリアランスホールデータの準備）
従来のＰＷＢ基板設計は、通常、コア層が、誘電体であり、且つ、ガラス繊維補強を使用して構築されることを前提としている。プロセスを従来のＰＷＢ基板設計のＧｅｒｂｅｒデータに適用し、本発明の実施例によるＰＷＢ基板の製造を実現可能である。図７Ａは、接地プレーンがＰＷＢ基板内の銅層であり、且つ、コア層が誘電体であることを前提とした従来のＰＷＢ基板設計における接地プレーン用のＧｅｒｂｅｒデータにおけるアートワークのグラフィカルな表現である。従来のＰＷＢにおいては、接地プレーン層上においてメッキされたスルーホールが接地プレーンエリア１１０と交差する場所にアンチパッド１１４をエッチングしており、従って、メッキされたスルーホールと接地プレーンの間の電気接続は、望ましくない。アンチパッドのサイズは、常に、アンチパッドエリアを通過するメッキされたスルーホールのサイズよりも大きい。接地プレーンエリア１１０上には、熱パッドと呼ばれるパッド１１２も、パターニングされている。熱パッド１１２により、メッキされたスルーホールは、プレーンエリア１１０との電気的接触を実現可能である。図７Ａに示されたＧｅｒｂｅｒデータを使用し、標準的な化学印刷及びエッチング法を使用することにより、従来のＰＷＢ基板上に接地プレーンを製造可能である。
【００８９】
前述のように、図７Ａに示された接地プレーンは、本発明の実施例によるＰＷＢ基板のコア層を使用して実装可能である。図７ＡのＧｅｒｂｅｒデータを使用して接地プレーンを実装するには、Ｇｅｒｂｅｒデータを変更し、コア層の物理的特性に対応しなければならない。標準的な化学印刷及びエッチング法の代わりに、本発明の一実施例によるＰＷＢ基板のコア層は、クリアランスホールの穿孔を必要としている。
【００９０】
本発明の一実施例による変更されたＧｅｒｂｅｒデータのグラフィカルな表現が図７Ｂに示されている。この変更されたＧｅｒｂｅｒデータは、図７Ａに示された接地プレーンを実装するべくメッキされたスルーホールを穿孔する場所を示している。クリアランスホールの場所１０４は、メッキされたスルーホールがコア層を通じて延長し、且つ、コア層との電気接続を実現しない場所を表しており、クリアランスホールの場所１０２は、メッキされたスルーホールがコア層を通じて延長し、且つ、コア層の接地プレーンとの電気接続を実現する場所を表している。ライン１００は、基板の製造アウトラインを表している。
【００９１】
（改善された機械的特性のためのＰＷＢ基板設計の変更）
前述のように、クリアランスホールの穿孔の際におけるＰＷＢ基板のコア層からの材料の除去は、コア層の機械的特性に否定的な影響を付与可能である。以下、図８Ａ〜図８Ｆを参照し、クリアランスホールの穿孔の機械的な影響を低減する技法について説明する。
【００９２】
誘電体コア層を穿孔するためのメッキされたスルーホールの穿孔パターンを含むＧｅｒｂｅｒデータのグラフィカルな表現が、図８Ａに示されている。示されているＧｅｒｂｅｒデータ８００は、メッキされたスルーホールのアレイ８０２の場所を示している。メッキされたスルーホールのアレイ内のそれぞれの交互に変化する列は、接地プレーン又は電源プレーンのいずれかに接続される。ＰＷＢ基板の機能層として機能しないＰＷＢ基板の導電性コア層を穿孔するためのクリアランスホールの穿孔パターンを示す、変更されたＧｅｒｂｅｒデータのグラフィカルな表現が、図８Ｂに示されている。示されているＧｅｒｂｅｒデータ８１０は、クリアランスホールのアレイ８１２を含む。クリアランスホールの密度は、隣接するクリアランスホールの間に、非常にわずかな量のコア層材料が存在するようになっている。多くの例においては、クリアランスホールの穿孔の密度に起因し、クリアランスホールの穿孔の領域内において、コア層の機械的特性が損なわれることになろう。
【００９３】
非常に高密度のクリアランスホールの穿孔パターンが必要とされる際に、コア層の完全性を保証するための１つの方法は、コア層の厚さを増大させるというものである。別の方法は、本発明の一実施例によるＰＷＢ基板の機能層としてコア層を利用するというものである。ＰＷＢ基板の接地プレーンとして機能するＰＷＢ基板の導電性コア層を穿孔するための穿孔パターンを示す、変更されたＧｅｒｂｅｒデータのグラフィカルな表現が、図８Ｃに示されている。示されているＧｅｒｂｅｒデータ８２０は、クリアランスホールのアレイ８２２を含む。コア層が接地プレーンであるという事実は、導電性コア層から接地プレーンに接続するメッキされたスルーホールを電気的に絶縁するべく、クリアランスホールがもはや必要ではないことを意味している。図８Ｂに示されたクリアランスホースの穿孔パターン８１２と比べた場合に、図８Ｃに示されたクリアランスホールの穿孔パターン８２２が除去することを要するコア層材料の量は、約半分である。
【００９４】
図８Ａに示されたメッキされたスルーホールの穿孔パターンと共に、図８Ｃに示されたクリアランスホールの穿孔パターンを示す変更されたＧｅｒｂｅｒデータのグラフィカルな表現が図８Ｄに示されている。示されているＧｅｒｂｅｒデータ８３０は、クリアランスホールと交差するメッキされたスルーホールの場所８２２と、コア層の材料と交差するメッキされたスルーホール８３２と、を含む。
【００９５】
図８Ｃに示されたＧｅｒｂｅｒデータを再度参照し、クリアランスホールの半分の除去は、クリアランスホールの隣接する列の間の間隔を増大させてはいるが、それぞれの列内において、クリアランスホールの高い密度は、そのまま維持されている。列のそれぞれの内部におけるクリアランスホールの近接性は、コア層の機械的な完全性を損なうのに十分なものになる可能性がある。前述のように、機械的な完全性は、コア層の厚さを増大させることにより、強化可能である。別の選択肢は、本発明の実施例に従ってＰＷＢ基板の設計を変更し、クリアランスホールの間の間隔を増大させるというものである。
【００９６】
基板の接地プレーンとして機能するＰＷＢ基板のコア層用のクリアランスホールパターンを示すＧｅｒｂｅｒデータのグラフィカルな表現が図８Ｅに示されている。示されているＧｅｒｂｅｒデータ８４０は、クリアランスホールのアレイ８４２を含む。図示の実施例においては、クリアランスホールのアレイは、図８Ａに示されたメッキされたスルーホールのアレイ８０２内のすべての第２のメッキされたスルーホールの目的を変更することにより、形成されている。すべての第２のメッキされたスルーホールが接続する層をスワッピングすることにより、必要とされるクリアランスホールパターンが変更される。図８Ｃのクリアランスホールパターン８２２に示されている近接配置されたクリアランスホールの列の代わりに、図８Ｅのクリアランスホールパターン８４２は、隣接するクリアランスホール間の距離が増大するように、交互にずれている。
【００９７】
図８Ｅに示されたクリアランスホールパターンと図８Ａに示されたメッキされたスルーホールの穿孔パターンのオーバーレイを示す、Ｇｅｒｂｅｒデータのグラフィカルな表現が、図８Ｆに示されている。示されているＧｅｒｂｅｒデータ８５０は、メッキされたスルーホールの目的の変更は、メッキされたスルーホールの場所の変更を必要としてはいないことを示している。但し、メッキされたスルーホールの目的の変更は、ＰＷＢ基板のマイクロ配線層上の回路の変更を必要とする可能性がある。
【００９８】
メッキされたスルーホールの規則的なアレイが図８Ａに示されているが、類似の設計原理を使用し、規則性の低い状態で離隔したメッキされたスルーホールを含む設計においてクリアランスホールの間の間隔を増大可能である。いくつかの実施例においては、コア層をＰＷＢ基板の機能層として利用してクリアランスホールの数を低減する段階と、ＰＷＢ基板の設計を変更してクリアランスホールの離隔距離を増大させる段階と、コア層の厚さを増大させる段階を組み合わせて使用し、コア層の機械的な完全性を保証可能である。図８Ｄ及び図８Ｆに示されている例は、接地プレーンとしてのコア層の使用を伴っているが、コア層を電源プレーン又は分割型プレーンとして使用する場合にも、類似の技法を適用可能である。実際に、分割型プレーンを使用することにより、図８Ａに示されたメッキされたスルーホール設計に対する変更を想定可能であり、この場合には、接地プレーンへの接続を必要とするすべてのメッキされたスルーホールは、分割型プレーンの接地プレーン領域を通過し、電源プレーンとの接続を必要とするすべてのメッキされたスルーホールは、分割型プレーンの電源プレーン領域を通過する。このような分割型プレーンの使用は、図８Ａに示されているすべてのメッキされたスルーホールとの関係におけるクリアランスホールの必要性を除去する。その他の実施例においては、接地、電源、又は分割型の接地及び電源プレーンとして使用されるコア層との関連におけるその他の変更を使用し、コア層の高密度エリア内の樹脂が充填されたクリアランスホールの密度を低減可能である。
【００９９】
（完成したＩＣ）
ＰＷＢ基板の回路の一部を形成するコア層を有するＰＷＢ基板上に半導体ダイを取り付けることにより、本発明の一実施例による完成したＩＣを形成可能である。多くの実施例においては、ＩＣを完成させるには、半導体ダイを保護材料内に収容することも必要である。
【０１００】
本発明の一実施例によるＩＣが図９に示されている。ＩＣ９００は、ＰＷＢ基板９０４上に取り付けられた半導体ダイ９０２を含む。図示の実施例においては、半導体ダイ９０２は、ＰＷＢ基板９０４上に直接的に取り付けられている。ＰＷＢ基板は、ＰＷＢ基板の回路の一部を形成するコア層１０を含む。メッキされたスルーホール９０５がコア層１０をＰＷＢ基板内のマイクロ配線層上の回路に接続している。はんだバンプ９０６が、半導体ダイと半導体ダイが取り付けられるＰＷＢ基板９０４の表面上のバンプパッド９０８の電気接続ピンパッドを提供している。一連のはんだボール９１２は、ＰＷＢ基板９０４のもう１つの表面上に配置されたボールパッド９１０と従来のＰＷＢなどの第２レベルのパッケージングの間の電気接点を生成している。その他の実施例においては、半導体ダイとＰＷＢ基板を接続すると共にＰＷＢ基板と第２レベルのパッケージングを接続するためのその他の標準的な技法を使用し、電気接続を形成可能である。いくつかの実施例においては、誘電体樹脂材料を使用し、半導体ダイ９０２を保護すると共に／又は、半導体ダイ９０２とＰＷＢ基板９０４の間のギャップをアンダイーフィル可能である。
【０１０１】
以上の実施例は、代表的なものとして開示したものであって、本発明の範囲を逸脱することなしに、開示したシステムに対して、追加の変形、置換、及び変更を実施可能であることを理解されたい。従って、本発明の範囲は、例示した実施例によってではなく、添付の請求項及びその等価物によって決定されることを要する。
【図１】
2009544153.tif 000003
【図２Ａ】
2009544153.tif 000004
【図２Ｂ】
2009544153.tif 000005
【図２Ｃ】
2009544153.tif 000006
【図２Ｄ】
2009544153.tif 000007
【図２Ｅ】
2009544153.tif 000008
【図３】
2009544153.tif 000009
【図４Ａ】
2009544153.tif 000010
【図４Ｂ】
2009544153.tif 000011
【図４Ｃ１】
2009544153.tif 000012
【図４Ｃ２】
2009544153.tif 000013
【図４Ｄ】
2009544153.tif 000014
【図４Ｅ】
2009544153.tif 000015
【図４Ｆ】
2009544153.tif 000016
【図４Ｇ】
2009544153.tif 000017
【図４Ｈ】
2009544153.tif 000018
【図４Ｉ】
2009544153.tif 000019
【図４Ｊ】
2009544153.tif 000020
【図４Ｋ】
2009544153.tif 000021
【図４Ｌ】
2009544153.tif 000022
【図４Ｍ】
2009544153.tif 000023
【図５】
2009544153.tif 000024
【図６】
2009544153.tif 000025
【図７Ａ】
2009544153.tif 000026
【図７Ｂ】
2009544153.tif 000027
【図８Ａ】
2009544153.tif 000028
【図８Ｂ】
2009544153.tif 000029
【図８Ｃ】
2009544153.tif 000030
【図８Ｄ】
2009544153.tif 000031
【図８Ｅ】
2009544153.tif 000032
【図８Ｆ】
2009544153.tif 000033
【図９】
2009544153.tif 000034
【手続補正書】
【提出日】平成21年4月10日(2009.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
導電性材料を含むコア層と、
前記コア層の外部表面上に形成された少なくとも１つのビルドアップ配線部分と、
を有し、
この場合に、前記ビルドアップ部分は少なくとも１つのマイクロ配線層を有し、前記マイクロ配線層はメッキされたスルーホールを介して前記コア層内の前記導電性材料に電気的に接続された回路を含み、
前記ビルドアップ部分はさらに、半導体ダイが直接装着されうる電気相互接続を有する、印刷配線ボード基板。
【請求項２】
前記コア層の熱膨張係数は、前記少なくとも１つのビルドアップ部分の熱膨張係数を下回る、請求項１記載の印刷配線ボード基板。
【請求項３】
前記コア層は、接地プレーンとして機能するべく構成される、請求項１記載の印刷配線ボード基板。
【請求項４】
前記コア層は、電源プレーンとして機能するべく構成される、請求項１記載の印刷配線ボード基板。
【請求項５】
前記コア層は、分割型の電源及び接地プレーンとして機能するべく構成される、請求項１記載の印刷配線ボード基板。
【請求項６】
前記コア層は、炭素材料を含む、請求項１記載の印刷配線ボード基板。
【請求項７】
前記炭素材料は、炭素繊維である、請求項６記載の印刷配線ボード基板。
【請求項８】
前記コア層は、炭素の織り繊維の少なくとも１つの層を含む、請求項７記載の印刷配線ボード基板。
【請求項９】
前記コア層は、樹脂によって前記炭素繊維に接合される金属層によって少なくとも一面がクラッディングされる、請求項８記載の印刷配線ボード基板。
【請求項１０】
前記金属層は内部表面を有し、その表面から突出部が伸びており、
前記突出部の複数は、炭素繊維に接触し、且つ、
前記金属層は、平坦な外部表面を含む、請求項９記載の印刷配線ボード基板。
【請求項１１】
前記コア層は、誘電体層によって第２導電性層に接合された第１導電性層を有し、前記誘電体層は、前記第１層を前記第２層から電気的に絶縁する、請求項１記載の印刷配線ボード基板。
【請求項１２】
第１ビルドアップ配線部分が前記コア層の上部表面上に形成され、
第２ビルドアップ配線部分が前記コア層の下部表面上に形成され、
メッキされたスルーホールが前記第１ビルドアップ配線部分内のマイクロ配線層上の回路を前記第２ビルドアップ配線部分内のマイクロ配線層上の回路と接続し、且つ、
前記メッキされたスルーホールは、樹脂が充填されたクリアランスホールによって前記コア層内の前記導電性材料から電気的に絶縁される、請求項１記載の印刷配線ボード基板。
【請求項１３】
前記コア層は、表面延在方向において０ｐｐｍ／℃〜１２ｐｐｍ／℃の熱膨張係数を有する、請求項１記載の印刷配線ボード基板。
【請求項１４】
前記コア層は、表面延在方向において０ｐｐｍ／℃〜９ｐｐｍ／℃の熱膨張係数を有する、請求項１３記載の印刷配線ボード基板。
【請求項１５】
前記コア層は、表面延在方向において２Ｗ／ｍ．Ｋ〜５００Ｗ／ｍ．Ｋの熱導電率を有する、請求項１記載の印刷配線ボード基板。
【請求項１６】
前記コア層は、表面延在方向において５０Ｗ／ｍ．Ｋ〜１０００Ｗ／ｍ．Ｋの熱導電率を有する、請求項１記載の印刷配線ボード基板。
【請求項１７】
前記コア層は、表面延在方向において５ｍｓｉ〜３５ｍｓｉの引っ張り強度を有する、請求項１記載の印刷配線ボード基板。
【請求項１８】
前記コア層は、表面延在方向において１０ｍｓｉ〜４０ｍｓｉの引っ張り強度を有する、請求項１記載の印刷配線ボード基板。
【請求項１９】
前記コア層は、１ＭＨｚにおいて６．０を上回る誘電率を有する、請求項１記載の印刷配線ボード基板。
【請求項２０】
前記コア層は、前記印刷配線ボード基板の厚さの少なくとも３０％の厚さを有する、請求項１記載の印刷配線ボード。
【国際調査報告】
2009544153.tif 000035
2009544153.tif 000036