(57)【要約】  高周波スプリッタ（ＳＰＬ）およびこの高周波スプリッタの各出力（Ｏ１，Ｏ２，Ｏ３）に接続した対応の同調素子（Ｄ１１，Ｄ２１，Ｄ３１）を備えるレシーバに。これら同調素子のうち１個の同調素子（Ｄ１１）は、高周波ブロッキング回路（Ｒ１１，Ｌ１１）を介して直流制御信号（ＶＡ）を受信するよう接続した制御端子を有する。直流電流路（Ｒ１，Ｌ１）は、高周波スプリッタを介して、上述の制御端子から他の同調素子（Ｄ２１）の制御端子に延長する。
2009534901.tif 000002
【特許請求の範囲】
【請求項１】
レシーバにおいて、
高周波スプリッタと、
この高周波スプリッタの各出力に接続した対応の同調素子であって、これら同調素子における１つの同調素子は、高周波ブロッキング回路を介して直流制御信号を受信するよう接続した制御端子を有するものとした、該同調素子と、
前記高周波スプリッタを介して、前記制御端子からもう１つの他の同調素子における制御端子にいたる直流電流経路と
を備えたことを特徴とするレシーバ。
【請求項２】
請求項１に記載のレシーバにおいて、前記１つの同調素子および前記他の同調素子は、各個に２つの制御端子を備えており、一方の制御端子は、粗同調電圧を受信するために接続し、他方の制御端子は、微同調電圧を受信するために接続するものとしたことを特徴とするレシーバ。
【請求項３】
請求項２に記載のレシーバにおいて、前記微同調電圧は前記直流制御信号を構成し、直流電流経路は、前記１つの同調素子の制御端子から前記他の同調素子の制御端子に前記直流制御信号を伝送するものとした、ことを特徴とするレシーバ。
【請求項４】
請求項２または３に記載のレシーバにおいて、前記１つの同調素子および前記他の同調素子は、それぞれ同調ダイオードとし、この同調ダイオードは、前記粗同調電圧を受信するよう接続したカソード、および前記微同調電圧を受信するよう接続したアノードを有するものとした、ことを特徴とするレシーバ。
【請求項５】
請求項１に記載のレシーバにおいて、前記直流電流経路は、
前記高周波スプリッタの入力と出力との間に接続した抵抗と、
前記高周波スプリッタの前記入力と前記高周波スプリッタにおけるもう１つの他の出力との間に接続したインダクタンスと
を有することを特徴とするレシーバ。
【請求項６】
請求項１に記載のレシーバにおいて、前記同調素子のそれぞれは、それぞれに対応する処理分岐に属するものとし、これら処理分岐を前記高周波スプリッタの対応する出力と混合オシレータとの間に接続したことを特徴とする、レシーバ。
【請求項７】
請求項２に記載のレシーバは、
同調コマンド、基準周波数、および混合オシレータからのオシレータ周波数に基づく粗同調電圧を生成する同調電圧ジェネレータと、
メモリに格納した補正データに基づく微同調電圧を供給するよう構成したコントローラと
を備えたことを特徴とするレシーバ。
【請求項８】
マルチメディアシステムにおいて、高周波スペクトル中の選択したチャネルからマルチメディア信号を得るための請求項１に記載のレシーバ、およびマルチメディア信号を描出するレンダリング装置を備えたことを特徴とするマルチメディアシステム。
【請求項９】
レシーバを同調する方法であって、このレシーバは、
高周波スプリッタ（ＳＰＬ）と、
この高周波スプリッタの各出力に接続した対応の同調素子であって、これら同調素子における１つの同調素子は、高周波ブロッキング回路を介して直流制御信号を受信するよう接続した制御端子を有するものとした、該同調素子と、
前記高周波スプリッタを介して、前記制御端子からもう１つの他の同調素子にいたる直流電流経路と
を備えるものとした、該レシーバ同調方法において、この方法は、
前記１つの同調素子の制御端子にのみ直流制御を印加することにより、各同調素子を制御するステップ
を有するものとした、ことを特徴とする方法。
【請求項１０】
プログラマブルプロセッサのためのコンピュータプログラム製品であり、前記コンピュータプログラム製品は、命令セットを有し、この命令セットを前記プログラマブルプロセッサにロードするとき、前記プログラマブルプロセッサに対して請求項９に記載の方法を実行させるよう構成した、ことを特徴とするコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の態様は、高周波スプリッタおよび高周波スプリッタの各出力に接続した対応の同調素子を備えるレシーバに関する。レシーバは、例えば、テレビジョン装置、セットトップボックス、デジタルビデオレコーダ、パーソナルコンピュータ、または他の高周波信号の受信が可能な構成体とすることができる。またレシーバは、例えば、任意のそのような装置のチューナーモジュールの形式とすることもできる。本発明の他の様態は、マルチメディアシステム、レシーバの同調方法、およびプログラマブルプロセッサのためのコンピュータプログラム製品に関する。
【背景技術】
【０００２】
一般的に、テレビジョンレシーバは、受信した高周波スペクトルを２つまたはそれ以上の帯域に効果的に分割するスプリッタを備えている。例えば、スプリッタは、受信した高周波スペクトルをＵＨＦ帯域、低ＶＨＦ帯域、ならびに高ＶＨＦ帯域に効果的に分割する。各帯域は前段部分に専用の処理分岐を有する。前段部分を関係帯域に関連するスプリッタにおける特定出力に接続する。通常、前段部分は、共振回路の一部を形成する同調素子を有する。一般的に、同調素子は、共振回路を同調するよう、１個またはそれ以上の同調電圧を受信する同調ダイオードの形式とする。例えば、同調ダイオードは、カソードにおいて粗同調電圧を、アノードにおいて微同調電圧を受信するよう構成することができる。
【０００３】
一般的に、処理分岐の前段部分において同調ダイオードは、同調電圧経路を介して同調電圧源から同調電圧を受信する。例えば、同調電圧経路は、プリント基板上における銅製トラックの形式とすることができる。同調電圧経路は複数の分岐を有し、これら処理分岐のうち１つは処理分岐の前段部分における同調ダイオードの近傍で同調電圧を導入する。各同調ダイオードは、一方では同調ダイオードの制御端子と、他方では同調電圧を同調ダイオードの近傍で導入する同調電圧経路の分岐との間に接続した高周波ブロッキング回路を介して同調電圧を受信する。
【０００４】
特許文献１（米国特許出願公開第２００４／０，０６３，４１０号）には、テレビジョン信号チューナーの電子整合システムが記載されている。ＶＨＦ帯域からＵＨＦ帯域を分割するよう動作するＵＨＦ／ＶＨＦスプリッタに高周波信号を入力する。ＵＨＦ処理部分内に存在する信号同調フィルタはＵＨＦ／ＶＨＦスプリッタからＵＨＦ信号を受信する。電圧信号は、この信号同期フィルタを選択したＵＨＦチャネルに同調させることができる。同様に、ＶＨＦ処理部分に存在する信号同調フィルタは、ＵＨＦ／ＶＨＦスプリッタからＶＨＦ信号を受信する。電圧信号は、この信号同期フィルタを選択したＶＨＦチャネルに同調させることができる。
【特許文献１】米国特許出願公開第２００４／０，０６３，４１０号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、十分な高周波信号処理を低コストで可能にすることにある。独立請求項では、本発明における様々な態様を定義する。従属請求項では、、本発明に利点をもたらす他の特徴を定義する。
【課題を解決するための手段】
【０００６】
本発明によれば、レシーバは、高周波スプリッタと、この高周波スプリッタの各出力と接続した対応の同調素子とを備える。これら同調素子における１つの同調素子は、高周波ブロッキング回路を介して直流制御信号を受信するよう接続した制御端子を有するものとする。直流電流経路は、高周波スプリッタを介して、上記制御端子からもう１つの他の同調素子における制御端子にいたる。
【発明の効果】
【０００７】
したがって、１つの同調素子が高周波ブロッキング回路を介して受信する直流制御信号は、高周波スプリッタを介して他の同調素子に達する。それゆえ、他の同調素子に直流制御信号を印加するための他の高周波ブロッキング回路は不要である。このような他の高周波ブロッキング回路は、スプリッタ通過する直流電流経路が存在しない場合、直流制御信号を他の同調素子に印加するために必要である。このように、本発明は、単独の高周波ブロッキング回路により複数の異なる同調素子に直流制御信号を印加するために必要な高周波アイソレーションを行うよう構成することができる。このため、本発明はコスト効率の高い実施形態を可能とする。
【０００８】
さらに、制御信号源から１つの同調素子にいたる制御信号経路は、分岐を全く必要としない。このような分岐は、スプリッタを通過する直流電流経路が存在しない場合に必要となる。本発明は、制御信号経路が、例えばプリント基板上で分岐することなしに簡単な銅製トラックの形式とすることを可能とする。これはスペースを節約しデザインを単純化するため、コスト低減の一因となる。
【０００９】
本発明における他の好適な実施形態を以下に示す。実際には、プリント基板上の銅製トラックの形式とすることができる、個別の電気的接続部は、ある程度電磁的接続とする。多くの場合、この接続は望ましいものではなく、それゆえ寄生的な接続とみなされる。高周波設計において、各付加的な電気的接続はリスクを導き、そこに接続している他の電気的接続および電気回路の電気的性質を大いに変更する。さらに、各付加的な電気的接続は、信号を一方から他方の回路に、また逆も同様に、大いに漏出するという他のリスクを招く。このことは、しばしばクロストークと称される。本発明は、分岐することのない制御信号経路を可能とする。したがって、寄生的な接続およびクロストークのリスクが少なく、満足のいく高周波処理に寄与する。
【発明を実施するための最良の形態】
【００１０】
本発明における実施形態においては、有利には、以下の付加的特徴のうち１つ以上を備え、各付加的特徴は低コストでの満足のいく高周波信号処理に寄与する。異なる従属請求項に対応した、異なる付加的特徴のセットを、異なる段落で示す。
【００１１】
好適には、１つの同調素子および他の同調素子は、各個に２つの制御端子を備える。一方の制御端子は、粗同調電圧を受信する。他方の制御端子は、微同調電圧を受信する。これら特徴によれば、選択したチャネルの正確なフィルタ処理を可能にする。
【００１２】
好適には、微同調電圧は直流制御信号を構成し、直流電流経路は、１つの同調素子の制御端子から他の同調素子の制御端子に直流制御信号を伝送する。この特徴によれば、コスト低減に寄与する。
【００１３】
好適には、１つの同調素子および他の同調素子は、それぞれ同調ダイオードとし、この同調ダイオードは、粗同調電圧を受信するよう接続したカソード、および微同調電圧を受信するよう接続したアノードを有するものとする。この構成によれば、コスト低減に寄与する。
【００１４】
好適には、直流電流経路は、高周波スプリッタの入力と出力との間に接続した抵抗、および高周波スプリッタの入力と高周波スプリッタにおけるもう１つの他の出力との間に接続したインダクタンスを備える。この特徴によれば、満足のいく高周波信号処理に寄与する。
【００１５】
好適には、同調素子のそれぞれは、それぞれに対応する処理分岐に属するものとし、これら処理分岐を高周波スプリッタの対応する出力と混合オシレータとの間に接続する。この特徴によれば、満足のいく高周波信号処理に寄与する。
【００１６】
好適には、レシーバは、同調コマンド、基準周波数、および混合オシレータからのオシレータ周波数に基づく粗同調電圧を生成する同調電圧ジェネレータを備える。さらに好適には、レシーバは、メモリに格納した補正データに基づく微同調電圧を供給するコントローラを備える。これら特徴によれば、コンポーネントに製造公差があっても、選択したチャネルの正確なフィルタ処理に寄与する。
【００１７】
以下に図面につき、先に要約した本発明、ならびに付加的な特徴を詳細に説明する。
【実施例】
【００１８】
図１は、音響映像システム（オーディオ・ビジュアル・システム）ＡＶＳを示す。この音響映像システムＡＶＳは、ディスプレイ装置ＤＰＬ、レシーバＲＥＣ、およびリモートコントロール装置ＲＣＤを備える。レシーバＲＥＣは、受信した高周波スペクトルＲＦ内の選択したチャネルから音響映像信号ＳＯを得る。ディスプレイ装置ＤＰＬは、音響映像信号ＳＯを描出する。選択したチャネルは、３つの異なるテレビジョン帯域、ＵＨＦ帯域、高ＶＨＦ帯域、および低ＶＨＦ帯域（ＵＨＦは「ultra high frequency（極超短波）」の頭字語、ＶＨＦは「very high frequency（超短波）」の頭字語）、における任意のチャネルとすることができる。
【００１９】
レシーバＲＥＣは、高周波信号を処理する様々な機能体、例えばスプリッタＳＰＬ、ＵＨＦ処理分岐ＵＢ、高ＶＨＦ処理分岐ＶＨＢ、低ＶＨＦ処理分岐ＶＬＢ、混合オシレータＭＯ、および水晶素子ＸＴＬに接続した同調電圧ジェネレータＴＶＧ、を有する。これら機能体は、例えば、１個またはそれ以上の集積回路およびしばしばチューナーモジュールと称されるブリキ缶ハウジング内の様々な個別コンポーネントにより実装することができる。レシーバＲＥＣは、さらに、中間周波数フィルタＩＦＦＬ、バックエンド回路ＢＥＣ、およびコントローラＣＴＲＬを有し、このコントローラＣＴＲＬは、メモリＭＥＭおよびデジタル―アナログコンバータＤＡＣを含む。コントローラＣＴＲＬは、例えば、適切にプログラムされたプロセッサの形式とすることができる。
【００２０】
レシーバＲＥＣは、基本的に以下のように動作する。スプリッタＳＰＬが、３つの異なるテレビジョン帯域に基づいて受信した高周波スペクトルＲＦ内で効果的にチャネルを分離する。スプリッタＳＰＬは、高周波入力Ｉおよび出力Ｏ１，Ｏ２およびＯ３を有し、これら出力は３つの異なるテレビジョン帯域のそれぞれに対応する。ＵＨＦ処理分岐ＵＢは、スプリッタＳＰＬの出力Ｏ１からＵＨＦ入力スペクトルＵＩを受信する。同様に、高ＶＨＦ処理分岐ＶＨＢおよび低ＶＨＦ処理分岐ＶＬＢは、それぞれ、スプリッタＳＰＬの出力Ｏ２およびＯ３から高ＶＨＦ入力スペクトルＶＨＩおよび低ＶＨＦ入力スペクトルＶＬＩを受信する。
【００２１】
ＵＨＦ処理分岐ＵＢは、処理済ＵＨＦスペクトルＵＯを混合オシレータＭＯに印加する。処理済ＵＨＦスペクトルＵＯは、スプリッタＳＰＬの出力におけるＵＨＦ入力スペクトルＵＩのフィルタ処理および増幅バージョンである。同様に、高ＶＨＦ処理分岐ＶＨＢおよび低ＶＨＦ処理分岐ＶＬＢは、それぞれ、処理済高ＶＨＦスペクトルＶＨＯおよび処理済低ＶＨＦスペクトルＶＬＯを混合オシレータに印加する。上記処理済スペクトルのうち１つは、選択したチャネルを有する。
【００２２】
混合オシレータＭＯは、選択したチャネルを備える処理済スペクトルを中間周波数スペクトルＩＦに変換する。中間周波数フィルタＩＦＦＬは中間周波数スペクトルＩＦをフィルタ処理して、フィルタ処理済み中間周波数スペクトルＩＦＦを得るようにし、このフィルタ処理済み中間周波数スペクトルＩＦＦは、実質的に受信した高周波スペクトルＲＦ内に選択したチャネルの周波数シフトバージョンを含む。他のチャネルは比較的大幅に抑制される。バックエンド回路ＢＥＣは、フィルタ処理済み中間周波数スペクトルＩＦＦから音響映像信号ＳＯを導く。この目的のため、バックエンド回路ＢＲＣは、様々な操作、例えば、増幅、復調、復号化、およびベースバンド処理、を実行することができる。
【００２３】
ユーザーが、特定チャネルを選択するためにリモートコントロール装置ＲＣＤのボタンを押したとする。このとき、リモートコントロール装置ＲＣＤは、このイベントをコントローラＣＴＲＬに信号伝送する。これに応じて、コントローラＣＴＲＬは、帯域選択コマンドＢＳを混合オシレータＭＯに、また同調コマンドＴＣを同調電圧ジェネレータＴＶＧに適用する。帯域選択コマンドＢＳは、選択したチャネルがＵＨＦ帯域、高ＶＨＦ帯域、または低ＶＨＦ帯域に存在するかどうかを示す。それにしたがって、混合オシレータＭＯは、処理済ＵＨＦスペクトルＵＯ、処理済高ＶＨＦスペクトルＶＨＯ、または処理済低ＶＨＦスペクトルＶＬＯをそれぞれに対応する中間周波数スペクトルＩＦに変換する。同調コマンドＴＣは、結晶素子ＸＴＬが供給する基準周波数ＦＲとの比率に関する所望のオシレータ周波数を示す。
【００２４】
同調電圧ジェネレータＴＶＧは、混合オシレータＭＯのオシレータ周波数ＦＯを所望のオシレータ周波数と等しくする同調電圧ＶＴを生成する。同調電圧ジェネレータＴＶＧは、例えば周波数合成ループによって同調電圧ＶＴの生成を行うことができる。混合オシレータＭＯ内のオシレータ周波数ＦＯが所望のオシレータ周波数と等しい場合、中間周波数スペクトルＩＦにおける所望のチャネルは、中間周波数フィルタＩＦＦＬの通過帯域に一致する。
【００２５】
ＵＨＦ処理分岐ＵＢ、高ＶＨＦ処理分岐ＶＨＢ、および低ＶＨＦ処理分岐ＶＬＢは、同調電圧ジェネレータＴＶＧから上記各処理分岐にいたる同調電圧経路ＰＶＴを経て、同調電圧ジェネレータＴＶＧからの同調電圧ＶＴを受信する。ＵＨＦ処理分岐ＵＢは、同調電圧ＶＴの関数として変化する通過帯域を有する。同じことを高ＶＨＦ処理分岐ＶＨＢおよび低ＶＨＦ処理分岐ＶＬＢに適用する。選択したチャネルがＵＨＦ帯域、高ＶＨＦ帯域、または低ＶＨＦ帯域に存在するか否かに基づいて、これら処理分岐のうちただ１つのみが関連する。
【００２６】
理想的には、同調電圧ＶＴは、関連する処理分岐の通過帯域を選択したチャネルに一致させるべきである。選択したチャネルは上記帯域のいずれか１つの帯域内に存在するため、いかなる処理分岐も関連する処理分岐であり得る。さらに、上記帯域内のいかなるチャネルも選択したチャネルであり得る。
【００２７】
したがって、各処理分岐の通過帯域は、好適には固有関数に基づいて同調電圧ＶＴとともに変化する。この固有関数は、どのチャネルが所望のチャネルであるかとは関係なく、関連する処理分岐の通過帯域が選択したチャネルに一致することを保証すべきである。このことは、混合オシレータＭＯ内のオシレータ周波数ＦＯに対する、通過帯域の精密な整合を意味する。コンポーネントの製造公差、経時変化、温度変動、および他の影響が、整合エラーを引き起こす。つまり、通過帯域は、選択したチャネルと正確に一致することはあり得ない。
【００２８】
ＵＨＦ処理分岐ＵＢは、コントローラＣＴＲＬからＵＨＦ処理分岐ＵＢにいたる整合電圧経路ＰＶＡを介して、コントローラＣＴＲＬから整合電圧ＶＡを受信する。整合電圧ＶＡは、もし整合エラーがあれば補正する。整合電圧ＶＡは、いわばＵＨＦ処理分岐ＵＢを微調整し、選択したチャネルがＵＨＦ帯域に存在する場合、通過帯域を選択したチャネルに一致させる。
【００２９】
コントローラＣＴＲＬは、図１に記載のメモリＭＥＭに格納した補正データＣＤに基づいて整合電圧ＶＡを生成する。補正データＣＤは、それぞれ特定のチャネルまたはチャネルにおける特定のグループに属する様々な補正値を有することができる。コントローラＣＴＲＬは、選択したチャネルに属する特定補正値を選択する。デジタル―アナログコンバータＤＡＣは、その特定補正値を整合電圧ＶＡに変換する。例えば、製造工程中、または個別のカスタマイズ工程中に補正データＣＤを確定し、その後メモリＭＥＭに書き込む。
【００３０】
整合電圧ＶＡは、スプリッタＳＰＬを介して、高ＶＨＦ処理分岐ＶＨＢおよび低ＶＨＦ処理分岐ＶＬＢに達する。つまり、ＵＨＦ処理分岐ＵＢは、整合電圧ＶＡを前記処理分岐が接続しているスプリッタＳＰＬの出力Ｏ１に送る。スプリッタＳＰＬは、整合電圧ＶＡを出力Ｏ１から、それぞれ高ＶＨＦ処理分岐ＶＨＢおよび低ＶＨＦ処理分岐ＶＬＢが接続している出力Ｏ２およびＯ３に送る。このようにして、整合電圧ＶＡは、ＵＨＦ処理分岐ＵＢに関して説明したのと同様に、これら分岐も微調整する。
【００３１】
図２は、スプリッタＳＰＬの実装、ならびにＵＨＦ処理分岐ＵＢ、高ＶＨＦ処理分岐ＶＨＢ、および低ＶＨＦ処理分岐ＶＬＢのそれぞれの前段部分における実装を示す。これら実装を以下においてそれぞれ、スプリッタ回路、ＵＨＦ入力回路、高ＶＨＦ入力回路、ならびに低ＶＨＦ入力回路と称する。スプリッタ回路は、抵抗Ｒ１、キャパシタンスＣ１、ならびにインダクタンスＬ１を備える。
【００３２】
上述のＵＨＦ、高ＶＨＦ、および低ＶＨＦ入力回路は、それぞれ、同調ダイオードＤ１１，Ｄ２１，およびＤ３１、を有する。これら同調ダイオードを、以下にそれぞれ、ＵＨＦ同調ダイオードＤ１１、高ＶＨＦ同調ダイオードＤ２１、および低ＶＨＦ同調ダイオードＤ３１と称する。各同調ダイオードは、カソードおよびアノードを有する。上述の入力回路は、さらに、様々な他の素子、インダクタンスＬ１１，Ｌ２１，Ｌ３１、キャパシタンスＣ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ２３，Ｃ３１，Ｃ３２、および抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ３１、を有する。これら素子を最上位桁および最下位桁を備える参照符号で表記する。要素の最上位桁は１，２，または３であり、素子がそれぞれＵＨＦ入力回路、高ＶＨＦ入力回路、または低ＶＨＦ入力回路のいずれに属するかによる。
【００３３】
ＵＨＦ同調ダイオードＤ１１は、抵抗Ｒ１２を介して、カソードで同調電圧ＶＴを受信する。さらにＵＨＦ同調ダイオードＤ１１は、抵抗Ｒ１１およびインダクタンスＬ１１を介して、アノードで整合電圧ＶＡを受信する。したがって、ＵＨＦ同調ダイオードのカソードとアノードとの間に差電圧が存在する。この差電圧は、同調電圧ＶＴマイナス調整電圧ＶＡとほぼ等しい。同調電圧ＶＴは、比較的広い範囲、例えば０〜３０ボルトの間で変化し得る。整合電圧ＶＡは、比較的狭い範囲、例えば０〜５ボルトの間で変化し得る。
【００３４】
ＵＨＦ同調ダイオードＤ１１は、カソードとアノードとの間における差電位に応じて変化する共振周波数を有するＵＨＦ共振回路の一部を形成する。したがって、共振周波数は、同調電圧ＶＴ、ならびに整合電圧ＶＡの関数として変化する。上述したように、図１に示す同調電圧ジェネレータＴＶＧは同調電圧ＶＴを制御して、混合オシレータＭＯにおけるオシレータ周波数ＦＯが所望のオシレータ周波数と等しくなるようにし、この所望のオシレータ周波数は同調コマンドＴＣが示す。ＵＨＦ処理分岐ＵＢにおけるＵＨＦ共振回路は、同調電圧ＶＴに対する制御手段を持たず、この電圧を「あるがまま」に受信する。同調電圧ＶＴは、ＵＨＦ共振回路における粗同調をもたらす。微同調をもたらす整合電圧ＶＡは、共振周波数を選択したチャネルに対応させる。
【００３５】
上述した差電位は、高ＶＨＦ同調ダイオードＤ２１および低ＶＨＦ同調ダイオードＤ３１にも同様に存在する。さらに具体的には、高ＶＨＦ同調ダイオードＤ２１は、抵抗Ｒ２１を介して、カソードにおいて同調電圧ＶＴを受信する。高ＶＨＦ同調ダイオードＤ２１は、さらに、ＵＨＦ同調ダイオードＤ１１のカソードから高ＶＨＦ同調ダイオードＤ２１のカソードにいたる直流電流経路を介して、整合電圧ＶＡを受信する。スプリッタ回路における出力Ｏ１と出力Ｏ２との間に接続した抵抗Ｒ１およびインダクタンスＬ１は、これら出力を通過するこの直流電流経路の一部を形成する。この直流電流経路により、ＵＨＦ同調ダイオードＤ１１のカソードとアノードとの間に存在する差電圧は、高ＶＨＦ同調ダイオードＤ２１のカソードとアノードとの間にも存在する。
【００３６】
低ＶＨＦ同調ダイオードＤ３１は、抵抗Ｒ３１を介して、カソードで同調電圧ＶＴを受信する。低ＶＨＦ同調ダイオードＤ３１は、さらに、ＵＨＦ同調ダイオードＤ１１のカソードから低ＶＨＦ同調ダイオードＤ３１のカソードにいたる直流電流経路を介して、整合電圧ＶＡを受信する。出力Ｏ１と出力Ｏ３との間に存在するスプリッタ回路内の接続は、上述の出力を通過するこの直流電流経路の一部を形成する。この直流電流経路は、さらに、低ＶＨＦ入力回路のインダクタンスＬ３１を含む。この直流電流経路により、ＵＨＦ同調ダイオードＤ１１のカソードとアノードとの間に存在する差電圧は、低ＶＨＦ同調ダイオードＤ３１のカソードとアノードとの間にも存在する。
【００３７】
高ＶＨＦ同調ダイオードＤ２１および低ＶＨＦ同調ダイオードＤ３１は、それぞれ特定共振周波数を有する、高ＶＨＦ共振回路および低ＶＨＦ共振回路の一部をそれぞれ形成する。これら同調ダイオードは、上述のように、スプリッタを通過するそれぞれに対応する直流電流経路を介して、整合電圧ＶＡを受信する。したがって、整合電圧ＶＡは、もし整合エラー存在したならばそれを減らすために、高ＶＨＦ共振回路および低ＶＨＦ共振回路を微調整することができる。
【００３８】
抵抗Ｒ１２，Ｒ２１、およびＲ３１は、高周波アイソレーションを行う。これら抵抗は、効果的に、同調ダイオードＤ１１，Ｄ２１、およびＤ３１のそれぞれにおけるカソードに現れ得る高周波信号が図１に示した同調電圧経路ＰＶＴに流れることを防ぐ。インダクタンスＬ１１および抵抗器Ｒ１１もまた、高周波アイソレーションを提供する。これらの素子は、ＵＨＦ同調ダイオードＤ１１のアノードに現れる高周波信号が図１に示した整合電圧経路ＰＶＡに流れることを効果的に防ぐ。インダクタンスＬ１１および抵抗Ｒ１１は、このように、高周波ブロッキング回路を構成する。同様のことが、抵抗Ｒ１２，Ｒ２１、ならびにＲ３１に当てはまる。
【００３９】
整合電圧ＶＡは、スプリッタ回路を介して、高ＶＨＦ同調ダイオードＤ２１および低ＶＨＦ同調ダイオードＤ３１に達するので、これらダイオードにおけるそれぞれのアノードと整合電圧パスＰＶＡとの間に高周波アイソレーションをもたらす特別な素子は必要ない。このような高周波ブロッキング素子は、整合電圧ＶＡを上述の同調ダイオードに転送する上述の直流電流経路が存在しない場合に必要となる。これに対し、図２において、インダクタンスＬ１１および抵抗Ｒ１１は、高ＶＨＦ同調ダイオードＤ２１および低ＶＨＦ同調ダイオードＤ３１に整合電圧ＶＡを印加するため、必要とされる高周波アイソレーションを行う。したがって、これら処理分岐における整合エラーを妥当なコストで防ぐことができる。
【００４０】
さらに、図１に示すように、整合電圧パスＰＶＡは、ＵＨＦ処理分岐ＵＢとコントローラＣＴＲＬとの間に存在するだけでよい。整合電圧パスＰＶＡにおいては、いかなる分岐も必要ないが、一方で上述の直流電流経路が存在しない場合に必要となる。例えば、整合電圧経路ＰＶＡは、プリント回路板における、いかなる分岐をも有することのない、簡単な銅製のトラックとすることができる。このことは、スペースを節約し、また設計を簡素化し、このことはコスト低減に寄与する。さらに、寄生結合およびクロストークのリスクも低減する。
【００４１】
まとめ
図面を参照した上述の詳細な説明は、特許請求の範囲に記載した本発明および付加的実施形態の具体例に過ぎない。本発明は、多くの異なる方法で実装可能である。これを例示するため、いくつかの代替例を簡単に示す。
【００４２】
本発明は、高周波スプリッタおよびスプリッタのそれぞれの出力に接続した対応の同調素子を含む、いかなるタイプの製品や方法にも有利に適用することができる。図１に記載の音響映像システムＡＶＳは、単に例を示しただけである。本発明は、例えばマルチバンド通信装置にも同様に有利に適用することができる。つまり、高周波スプリッタが受信した高周波信号は、音声および映像情報を必ずしも伝達する必要はない。高周波信号は、例えばテキストファイルといった、いかなる種類の情報も伝達することができる。
【００４３】
本発明は、多くの異なるレシーバコンセプトにも有利に適用することができる。図１および２は、３つの処理分岐―１つはＵＨＦ帯域用、１つは高ＶＨＦ帯域用、１つは低ＶＨＦ帯域用―によるテレビジョン受信に関する一例を示したに過ぎない。これは、いわゆる３帯域コンセプトである。他の実施形態としては、異なる数の処理分岐を備えることができる。例えば、本発明は、２帯域コンセプトにも同様に適用することができる。
【００４４】
多くの異なるタイプの直流制御信号が存在し、これら直流制御信号を、高周波スプリッタを通過する直流電流経路を介して１つの同調素子から他方の同調素子に伝送することができる。図１および２は、微同調電圧である整合電圧ＶＡをこのように伝送する単なる一例を示したに過ぎない。他の実施形態において、粗同調電圧をこの方法で伝送することができる。
【００４５】
図２を参照して、他の実施形態を示すことができる。同調ダイオードＤ１１，Ｄ２１、ならびにＤ３１を逆に接続することができ、ＵＨＦ同調ダイオードＤ１１のカソードをスプリッタＳＰＬの出力に接続する。この場合、抵抗Ｒ１１およびインダクタンスＬ１１を介して、同調電圧ＶＴをＵＨＦ同調ダイオードＤ１１のカソードに適用することができる。同調電圧ＶＴは、スプリッタＳＰＬを介して、高ＶＨＦ同調ダイオードＤ２１および低ＶＨＦ同調ダイオードＤ３１のそれぞれのカソードに到達する。同調ダイオードＤ１１，Ｄ２１、ならびにＤ３１の各アノードは、それぞれ抵抗Ｒ１２，Ｒ２１、ならびにＲ３１を介して、整合電圧ＶＡを受信する。固定バイアス電圧は、整合電圧ＶＡに置き換えることができる。
【００４６】
本発明によれば、多くの異なる高周波スプリッタＳＰＬの実装方法が存在する。図２は、比較的少ない素子を備える一例を示したに過ぎない。他の素子を負荷する、または異なる構成配置にする、またはその双方を行うことができる。例えば、図２を参照して説明すると、スプリッタＳＰＬの出力Ｏ１と出力Ｏ３との間に新たなインダクタンスを接続することができる。他のキャパシタンスを付加的に導入することができる。付加的なインダクタンスまたは付加的な抵抗をこの付加的なキャパシタンスに並列接続し、スプリッタＳＰＬの各出力間に直流電流経路を維持することができる。
【００４７】
ハードウェアまたはソフトウェア、またはその双方のアイテムによる実装機能には多くの方法が存在する。この点において、図面は概略であり、それぞれ本発明において可能なただ１つの具体例を表すだけである。このように、図面は、異なるブロックに対して異なる機能を示すが、これは決して複数の機能を実行するハードウェアまたはソフトウェアを除外するものではない。また、ハードウェアまたはソフトウェア、またはその双方のアイテムにおけるアセンブリが機能を実行することを除外するものでもない。
【００４８】
上述のまとめは、図面を参照しての詳細な説明が、本発明を限定するのではなく、単なる例示であることを示すものである。添付した特許請求の範囲内で多数の代替的実施例が存在する。特許請求の範囲の請求項におけるいかなる参照符号も、請求項を制限するものとして解釈すべきでない。「備える（有する）」という語は、請求項に挙げた以上の他の要素やステップの存在を除外するものではない。要素またはステップに先行する単数表記は、そのような要素またはステップの複数性の存在を除外するものではない。
【図面の簡単な説明】
【００４９】
【図１】レシーバを備える音響映像システムを示すブロック図である。
【図２】レシーバの一部を形成する、スプリッタおよびそれぞれの受信帯域に応じた各同調素子を示す回路図である。
【図１】
2009534901.tif 000003
【図２】
2009534901.tif 000004