(57)【要約】  本発明は直列の差動電圧を管理するための回路に関する。  直列の電圧源の差動電圧を個々に制御するため、直列のＮ個の電源（Ｂｉ）グループ用の集積制御回路が備えられている。この回路は基板及び他のウェルから切り離された、別のウェル内に各々作られているＮ個の放電制御及び測定用セル（ＣＭｉ）を備える。該セルは一部分をウェル内に、そして一部分をウェルの外側に有するレベル変換回路（ＢＨｉ、ＨＢｉ）により、基板内に形成された回路に結合される。これらの回路は数十Ｖの電圧に耐えるトランジスタを用いる。集積回路は、ｋ＞１でｋ．Ｎ個の電源グループの制御が必要とされる場合に、ＳＰＩバスにおいて縦続接続され得る。
2009532007.tif 000002
【特許請求の範囲】
【請求項１】
ｋが１以上の整数で、Ｎが１よりも大きい整数である、直列のｋ．Ｎ個のバッテリーのグループを制御するための電子回路であって、
各々が直列のＮ個のバッテリーの部分的グループと関連するｋ個の集積制御回路チップを含む電子回路において、
−各制御チップ（１０）がＮ個のバッテリーのグループの最も端部にある端子に接続された基板を備え、制御回路（ＣＣ）が基板上に形成され、
−各チップは、各々がそれぞれのバッテリー（Ｂｉ）により給電され、該バッテリー電圧の数値計測を提供するＮ個の電圧測定及び放電制御のセル（ＣＭｉ）を備え、各セルが制御回路からバッテリーの部分的な放電を命令する制御コマンドを受け取り、そしてこのコマンドを受けてバッテリーと並列の電流放電路を確立することができ、
−場合によってはＮ個のバッテリーの部分的グループの第一セルを除き、各セルがチップの基板から隔離され、他のセルに対応するウェルから隔離された、それぞれのウェル（ＨＶＮＷ）の内側に作られ、このウェルが該セルに関連するバッテリーの一つの端子の電位（Ｖｉ）へと導かれ、
−バッテリーにより給電されるセルと、基板内に形成される制御回路との間の論理レベルの伝送を可能にするために、各セルには電圧レベル変換回路（ＨＢｉ、ＢＨｉ）が組み合わされ、該レベル変換回路が、該セルと関連するウェル内に形成された部分と、基板内に形成された部分とを含む
ことを特徴とする電子回路。
【請求項２】
各セルが基板内に拡散されたそれぞれのウェルの内側に作られることを特徴とする、請求項１に記載の電子制御回路。
【請求項３】
チップの基板が、埋め込まれた絶縁層を備えるＳＯＩタイプの基板であり、そしてウェルがそれらの下方部分においてこの層により範囲を定められ、それらの周囲において絶縁層の範囲まで降りている絶縁領域により範囲を定められることを特徴とする、請求項１に記載の電子回路。
【請求項４】
レベル変換回路が、論理信号のコモンモード電圧を低下させる部分（ＨＢｉ）と、同信号のコモンモード電圧を上昇させる部分（ＢＨｉ）とを備えることを特徴とする、請求項１〜３のいずれか一項に記載の電子回路。
【請求項５】
レベル変換回路が、絶縁されたゲートの下にソース領域とドレイン領域との間で二つの部分に分割されたチャンネルを含む、高電圧を許容するトランジスタを備え、第一の部分がＮ型の領域及びＰ型の領域を備え、これらの領域の一つが、ドレインを構成する局所的な表面拡散を含むことを特徴とする、請求項４に記載の電子回路。
【請求項６】
制御チップがバッテリーの端子にそれぞれ接続されたＮ＋１の入力と、上流のチップに接続するための三つの接続端子と、下流のチップに接続するための三つの接続端子とを備え、Ｎ個のバッテリーの幾つかのグループを制御するための各種チップの縦続接続のために、各チップが前のチップに対してスレーブとして作用し、後続のチップに対してマスターとして作用することを特徴とする、請求項１〜５のいずれか一項に記載の電子回路。
【請求項７】
第一のチップと第二のチップとの間の論理信号の通信が、高電圧を許容するトランジスタを用いて、二つのチップの対応する端子（ＭＩＳＯ＿Ｂ、ＭＩＳＯ＿Ａ）間の電流切換えによってなされ、該端子が第二のチップにより非常に低いインピーダンスと共に、固定された電位に維持されることを特徴とする、請求項６に記載の電子回路。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多数の直列電源のグループから成る電力エネルギー源の管理に関する。該電源は、個々の要素電源により供給され得る電圧よりも大幅に高い電圧を供給出来るように、直列に接続される。
【０００２】
本発明の典型的な適用は、電気自動車又はハイブリッド車（電気モータとエンジンを組み合わせる車両）のバッテリーの管理に関する。
【背景技術】
【０００３】
非常に高いエネルギー消費におけるこのタイプの用途に対しては、リチウム／イオン・バッテリーのような、小型軽量と共に大きな蓄電容量を有するバッテリーが必要とされる。これらのバッテリーは、数十Ｖ又はさらに数百Ｖで動作する電気モータを使用することが要望されるにもかかわらず、僅か数Ｖの電圧を供給する。これが、数十個の要素バッテリー、例えば電圧がそれらの充電状態に応じて２．２Ｖから５Ｖまで変化し得る、６０個のバッテリーが直列に設置される理由である。６０個のバッテリーは１３０Ｖ〜３００Ｖの電圧を供給可能である。
【０００４】
これらのバッテリーは脆弱で、それらの寿命は使用条件に依存する。それらは高すぎることも低すぎることもない、明確に決められた電圧範囲内で動作することが必要であり、又それらの全ては同じやり方で動作し老朽化することが必要であって、そうでない場合は最も早く老朽化したバッテリーが、グループ全体の故障或いは破壊さえも起こすであろう。さらに、爆発の危険性を減らすため、これらのバッテリーが過充電されることを防ぐ必要がある。これら全ては直列のグループの各要素バッテリーの電圧を厳しく制御する必要性を生じ、そして必要に応じて過充電されたバッテリーを個々に放電させる必要性を生じる。
【０００５】
個々の電圧制御は非常に正確でなければならない。典型的には電圧は数ｍＶ以内で測定されねばならない。この制御はバッテリー管理用電子回路に基づいて行なわれ、これらの回路の機能は、第一に各バッテリーの電圧を個々に測定し、その後で（爆発の危険性のため）絶対的に、又は（様々なバッテリーの老朽化の差異を避けるため）他のバッテリーに対して相対的に、余りに高い電圧を示し得るあらゆるバッテリーを放電させることである。
【０００６】
しかしながら、非常に多数の直列のバッテリーを個々に制御することは、特にそれを用いてこの制御を行なう必要があるであろう集積回路が、数十Ｖの電圧における動作に適応していないため、困難である。ところで、より低電位とより高電位の間の間隔は数百Ｖに達し得ることを知っているため、直列のグループのより低電位に最も近いバッテリーだけでなく、中間電位及び高電位に最も近いバッテリーも制御可能なことが必要である。他の制御回路から切り離された集積制御回路を各モジュールに付加することにより、例え６０個のバッテリーのグループが１２個のバッテリー×５モジュールへと分解されたとしても、０〜６０Ｖの間で変化し得るコモンモード電圧において数Ｖ〜数ｍＶの正確さで差動電圧を測ることは難しいため、高い電圧レベル（例えば６０Ｖ）の問題は重大な状態として残る。優れたコモンモード除去でさえも数ｍＶの測定誤差を残存させる。その上、計装用増幅器はそのような電圧を許容するトランジスタで作られることが出来ない。何故なら、これらのトランジスタは微細な測定用の回路の製作に適さない、（「ドリフトＭＯＳ」トランジスタと呼ばれる）特定の素子だからである。測定回路を作るこの困難さは放電制御回路の製作にも存在する。特にバッテリーの放電を一定の電流に制御することを望む場合、相互に非常に異なるコモンモード電圧に対してであっても動作する電子回路が必要とされる。最後に、高い電圧の存在という同じ理由で、例えバッテリーのグループが１２バッテリー×５モジュールへと分割されたとしても、依然として５つのモジュールのための全体的な管理回路に対する必要性があり、それは各モジュールに関連する、従って相互に非常に異なる動作電圧に関連する個々の制御回路と通信する必要がある。
【０００７】
変化し得るコモンモード電圧の問題を解決する一つの方法は、差動電圧をマルチプレクサ及びアナログ−デジタル変換器に加える前に、個々のバッテリーに対してコモンモード電圧を数Ｖのレベルまで減らすため、測定されるべきバッテリーの端子と一般的なアースとの間に分割器ブリッジを使用することにあり得る。マルチプレクサ及びアナログ−デジタル変換器の回路素子は、そのとき低電圧における標準的技術の、従って比較的安価な集積回路の一部を成すことができる。しかし分割器ブリッジはそれらの生来の不正確さのため、そして特に分割比率により測定誤差を倍加するその分割比率のために、追加的な誤差を導入するだけであるため、最終的な精度は非常に乏しくなる。その上、分割器ブリッジの電流消費は連続的であり、それは電気自動車の用途においては受け入れられず、さらにこの消費量は一つのバッテリーから他のバッテリーに対して可変であり、それもまた受け入れられないであろう。分割器ブリッジへの電源を遮断するための追加回路がそこで必要であろうが、それはグループ全体をより複雑にするであろう。
【発明の開示】
【課題を解決するための手段】
【０００８】
これらの欠点を軽減するため、本発明は
−各制御チップがＮ個のバッテリーのグループの最も端部にある端子に接続された基板を備え、制御回路が基板上に形成され、
−各チップは、各々がそれぞれのバッテリーにより給電され、該バッテリー電圧の数値計測を提供するＮ個の電圧測定及び放電制御のセルを備え、各セルが制御回路からバッテリーの部分的な放電を命令する制御コマンドを受け取り、そしてこのコマンドを受けてバッテリーと並列の電流放電路を確立することができ、
−場合によってはＮ個のバッテリーの部分的グループの第一セルを除き、各セルがチップの基板から隔離され、他のセルに対応するウェルから隔離された、それぞれのウェルの内側に作られ、このウェルが該セルに関連するバッテリーの一つの端子の電位へと導かれ、
−バッテリーにより給電されるセルと、基板内に形成される制御回路との間の論理レベルの伝送を可能にするために、各セルには電圧レベル変換回路が組み合わされ、該レベル変換回路が、該セルと関連するウェル内に形成された部分と、基板内に形成された部分とを含む
ことを特徴とする、ｋが１以上の整数、Ｎが１よりも大きい整数で、各々が直列のＮ個のバッテリーの部分的グループと関連するｋ個の集積制御回路チップを含む、直列のｋ．Ｎ個のバッテリーのグループを制御するための電子回路を提案する。
【０００９】
ウェルは例えば基板内で拡散により形成され、これらの拡散は基板とは反対のタイプの伝導性を有する。それらは又ＳＯＩ（絶縁体上のシリコン）タイプの基板内における半導体領域の分離により作られ、各ウェルは埋め込まれた絶縁層により、その下方部分において境界を定められ、拡散された又は絶縁性の分離領域により、その周囲において境界を定められる。
【００１０】
この構造は、数量Ｎのバッテリーが一つ（ｋ＝１）の集積回路チップで、必要とされる全体電圧を得ることを可能にする場合−例えば１２個のバッテリーでの６０Ｖと、１２個のバッテリーを管理するための一つの集積回路チップの場合−に適用可能である。この場合、チップの基板内に形成された制御回路は測定用のコマンドの提供、測定値の受信、これらの値の処理、放電コマンドの提供に関する全ての作業を実行する。しかし該制御回路はまた別の集積回路（例えば単なるプログラミングされたマイクロプロセッサ）からの測定コマンド及び放電コマンドを受信し、測定された数値を伝送することができ、その値の処理は別の集積回路により行なわれる。
【００１１】
該構造は必要とされる電圧がより高く、ｋ個（ｋ＞１）の制御回路チップを有するバッテリーのｋ個のモジュールを要する場合にもまた適用可能である。この場合、本発明による好適な解決策は、バスが追加の集積回路（全体制御回路、例えばプログラミングされたマイクロプロセッサ）からのコマンドを受け、縦続接続内の中間チップの中を連続的に通すことにより、これらのコマンドを縦続接続で各種のチップに伝送し、数値を収集し、そしてそれらを全体制御回路に伝送する、ＳＰＩ（直列・並列インターフェース（Ｓｅｒｉａｌ  Ｐａｒａｌｌｅｌ  Ｉｎｔｅｒｆａｃｅ））タイプのバスにより、チップが縦続接続される備えをすることにある。各チップは前のチップに結合された三つの入力／出力端子（クロック、入力、出力）、及び後続のチップに結合された別の三つの入力／出力端子を備える。第一のチップは一般集積制御回路に結合される。
【００１２】
レベル変換回路は論理信号のコモンモード電圧を低下させる部分と、論理信号のコモンモード電圧を上昇させる部分とを含む。これらの部分は、それらのチャンネル（「ドリフトＭＯＳ」と呼ばれるトランジスタ）の特定の構造のために、高電圧を許容するトランジスタを使用する。
【００１３】
ｋが１よりも大きいとき、Ｎ個のバッテリーのｋ組は直列に設置され、ｋ個の集積回路チップはｋ組の端子に接続される。これらのチップはＳＰＩ（標準化された「直列／並列／インターフェース」バス）タイプの制御バスにより縦続接続される。各チップはそのとき上流のチップとの接続用の三つの接続端子と、下流のチップとの接続用の三つの接続端子とを備え、各チップは、Ｎ個のバッテリーの数組のグループを制御するための様々なチップの縦続接続を目的として、前のチップに対してスレーブとして働き、後続のチップに対してマスターとして働く。該ＳＰＩバスはコマンドを伝送し、個々のバッテリー電圧の計測数値を収集する。
【００１４】
本発明のその他の特徴及び利点は、以下に続く、そして添付図を参照して与えられる詳細説明を読むことにより、明らかになるであろう。
【発明を実施するための最良の形態】
【００１５】
図１には直列の９個のバッテリーのグループ、Ｂ１〜Ｂ９が見られる。該バッテリーはグループにより供給される全体の電圧が２０Ｖ〜４５Ｖの間にあるように、それらが各々２．２Ｖ〜５Ｖの間に充電されている時に正しく動作できる、例えばリチウム／イオン・バッテリーである。これらの数は例として与えられている。それは同じく直列に８個又は１２個のバッテリーを有することが可能であろう。しかしながら、制御回路の一定の部分が直列のグループの最大電圧を許容することが必要であろうため、集積回路技術がこの数を制限することが理解される。
【００１６】
グループの個々のバッテリーの制御を確実にするために機能する集積回路チップ１０は、このＮ＝９個のバッテリーのグループと組み合わされる。生成されるべき電圧が６０Ｖよりも大きい場合、Ｎ個の直列バッテリーの幾つかのグループ、例えば直列のｋ＝５グループ、すなわちＮ＝９であれば直列のｋ．Ｎ＝４５個のバッテリーが、１００〜２２５Ｖまで変化する電圧を得るために使用されるであろう。この場合、各チップがＮ個のバッテリーのそれぞれのグループと組み合わされている、５個の集積回路チップが個々のバッテリーの制御用に用いられるであろう。この場合の制御回路の構造は後で再び現われるであろう。
【００１７】
制御チップ１０の上には、ｉ番目の各バッテリーＢｉと関連するそれぞれの電子回路セルが見出される。このセルＣＭｉはバッテリーの電圧を測定するため、及びバッテリーの放電を制御するためのセルである。従ってそこにはＮ個のセルＣＭ１〜ＣＭ９がある。ｉ番目の各測定及び制御セルＣＭｉは、チップのそれぞれ二つの接続接触子に結合され、これらの接触子は関連するバッテリーの端子に結合される。それらはこれらの端子から電位Ｖｉ−１及びＶｉを受ける。１〜９の間の中間順位のセルは従ってより低い順位の隣接セルと接続接触子を共有し、より高い順位の隣接セルと別の接触子を共有する。
【００１８】
セルＣＭｉと関連するバッテリーＢｉは、後でさらに詳細に記述されるように、セル用の電源として機能する。結果的に、セルはバッテリー電圧を測定するように機能するが、この電圧を供給電圧として使用するため、セルと関連するバッテリーとの間に表わされている接続は、同時に給電の入力の役割及び測定入力の役割を果たす。
【００１９】
全てのセルは、チップの一部分を形成し次の機能を有する制御回路ＣＣに結合される。それはバッテリー電圧測定コマンドをセルに与え；各セルにより測定された電圧の値を収集し；それらを他の集積回路のための利用に対して役立て、又は伝送し；該利用が、関連するバッテリーは高すぎる電圧を有するということを示す場合に、このバッテリーを放電させるコマンドをセルに与える。
【００２０】
電圧測定値は回路ＣＣにデジタル形式で提供される。これはそれぞれのアナログ−デジタル変換器が各セルに備えられることを意味する。
【００２１】
測定セルはバッテリーの端子間に存在する電圧Ｖｉ−Ｖｉ−１の差動測定を確立するが、コモンモード電圧はそれがＮ個の連続したバッテリーの位置に依存するため、一つのセルから他のセルへと変化し得る。その結果、測定回路は変化し得るコモンモード電圧を有する差動値を提供する。単純化のために、これ以降回路ＣＭｉのコモンモード電圧は、電圧Ｖｉ−１即ちこの回路の電源の低電位であると考えられるであろう。最も低いコモンモード電圧は、直列のＮ個のバッテリーのグループの最低電位としてのＶ０である。
【００２２】
一つのセルから他のセルへと変化するコモンモード電圧は、セルによって測定された値を利用し、又は伝送しなければならず、そして追加的にセルに対してコマンドを与えなければならない制御回路ＣＣに対して非常に厄介である。これが高レベルから低レベルへの変換回路ＨＢｉが、セルＣＭｉの出力（デジタルの測定値を提供する出力）と制御回路ＣＣのそれぞれの入力との間に備えられる理由である。この回路は（Ｎ個の連続したバッテリーの順位に応じて）高いコモンモード電圧の存在下において測定された数値を、等しい数値ではあるが全てのセルに対して同じく、低いコモンモード電圧（Ｖ０）から影響を受けた数値に低減する。低いコモンモード電圧を有する測定数値は、回路ＣＣにより使用可能となる。
【００２３】
同じやり方で、制御回路ＣＣによって（デジタル形式で）一つのセルに与えられるコマンドが、セルＣＭｉによって利用され得るように、（コモンモード電圧Ｖ０を有する）回路ＣＣから生じる論理レベルを、コモンモード電圧がセルの電源に相当するレベル、従って関連するバッテリーの順位に相当するレベルＶｉ−１に移行させることが必要である。レベル変換回路ＢＨｉはそれゆえセルＣＭｉと組み合わされる。
【００２４】
低いコモンモード電圧で働く電子的機能、とりわけ制御回路ＣＣを、一つのセルから他のセルへと変化し得るコモンモードで働く機能から切り離すため、回路ＣＣが集積回路の基板内で直接製作され、一方で測定セルＣＭ１〜ＣＭ９が、基板から隔離され、このセルに接続されたバッテリーの端子の一つの電位に等しいその電位を有する、それぞれの半導体のウェル内で各々製作されるための備えがなされる。ウェルは各セルを囲んでいる点線により表わされる。セルと組み合わされたレベル変換回路は各々、ウェル内の部分及びウェル外側の部分を有し、これは図において点線がこれらのレベル変換回路の中央を通過している事実により象徴される。
【００２５】
最後に、図１に表わされているのは、制御されるべきバッテリーの数が９又は１２よりも大幅に大きく、チップ１０のような幾つかの集積制御回路の縦続を必要とする場合に基本的に機能する、全体的な管理回路（実際はプログラミングされたマイクロプロセッサ）である、別の集積回路チップＣＧＧである。この点は後で再び現われるであろうが、今から既に言えることは、全体的な管理回路が任意の集積制御回路にコマンドを与え、そこから測定値を受け取るようなやり方で、全体的な管理回路は第一の制御チップと通信し、制御チップは各々が前のチップ及び後続のチップと通信することである。三つの通信端子ＣＬＫ＿Ａ、ＭＯＳＩ＿Ａ、ＭＩＳＯ＿Ａが（前のチップ又は全体的な管理チップＣＧＧとの通信用に）各チップの上流に備えられ、（後続のチップに向けられた）三つの通信端子ＣＬＫ＿Ｂ、ＭＯＳＩ＿Ｂ、ＭＩＳＯ＿Ｂが下流に備えられる。他の通信端子は勿論要求に応じて備えられることができ、例えばチップ選択端子は、それによって次に続くべきメッセージの宛先として、それらが互いに認識する信号をチップに送ることを可能にする。
【００２６】
図２は単純化された説明として、バッテリー電圧測定及び放電制御のセルＣＭｉの例示的ブロック線図を表わす。該セルはバッテリーのグループのｉ番目のバッテリーＢｉへ直列に接続され、そして電圧Ｖｉ−１及びＶｉを受ける。
【００２７】
セルＣＭｉは、デジタルの電圧測定値をレベル変換回路ＨＢｉに供給する、アナログ−デジタル変換器ＡＤＣを備える。
【００２８】
変換器ＡＤＣは、バッテリーＢｉの差動電圧Ｖｉ−Ｖｉ−１を変換されるべき電圧として受ける。それは追加的に、電圧基準回路ＲＥＦの基準電圧Ｖｒｅｆを受ける。電圧Ｖｒｅｆはこのセルに対応する低い電圧Ｖｉ−１に関して、異なった形で定義される。レベル変換回路ＨＢｉは、変換器ＡＤＣに変換コマンドを与え、該変換器はこのコマンドに応答してバッテリー電圧の測定値を提供する。
【００２９】
レベル変換回路ＨＢｉは、制御回路ＣＣから生じて回路ＣＭｉの一部分を形成するバッテリーの放電回路に適用される、放電コマンド（ｄｉｓｃｈ）を追加的に与えることができる。放電回路はバッテリーの端子間に配置され、放電コマンドの持続時間により定義される時間の間、バッテリーを放電させることを可能にする。放電は定電流におけることが望ましい。単純化のため、放電回路は直列の二個のトランジスタのグループの形で表わされており、その一つは（ｄｉｓｃｈコマンドにより作動する）放電制御として使用され、もう一つは放電電流値を定義する抵抗として使用される。放電コマンドｄｉｓｃｈは、バッテリー電圧の測定値が、この電圧は絶対的又は相対的に高すぎるということを示す時に、マイクロプロセッサＣＧＧにより与えられる命令に基づいて制御回路ＣＣにより与えられる。放電コマンドは、バッテリー電圧がマイクロプロセッサＣＧＧにより定義された値を持つ迄、新しいバッテリー電圧測定値と交互に切り換えられる繰り返しの短いパルスの形で与えられ得る。
【００３０】
セルＣＭｉの素子のグループは、バッテリーのエネルギーを通じて該バッテリーの端子Ｖｉ及びＶｉ−１から給電される。レベル変換回路は、後で詳細を記述されるように、端子Ｖｉ（このセルに対して最もプラスである端子）と、集積回路１０の基板の電位Ｖ０（Ｎ個のバッテリーのグループの第一バッテリーの最もマイナスの電位）との間で給電される。縦続接続の中に幾つかの集積回路１０がある場合、各々はＮ個のバッテリーの部分的グループに対応し、基板の電位は全て異なっており、バッテリーのそれぞれの部分的グループの最もマイナスの電位に等しい。
【００３１】
図３は放電制御及び測定の回路の幾分より複雑な例を表わす。この説明において、アナログ−デジタル変換器ＡＤＣはバッテリー電圧だけでなく、較正に役立つ電圧の値も測定可能である。事実、バッテリー電圧を高精度（数ｍＶ）で測定するように望まれることが想起され、較正作業が誤差を制限するために必要となり得る。このため、幾つかの電圧値を受け取り、それらの測定のために、それらの値のどれか一つを変換器に伝送できる、マルチプレクサＭＵＸが変換器ＡＤＣの上流に備えられる。
【００３２】
変換器が測定可能な電圧の値は：
−バッテリーの差動電圧Ｖｉ−Ｖｉ−１と、
−変換器のシフト値（又は偏差）の決定、すなわち、入力におけるゼロ電圧が変換器の出力において非ゼロの数値を与えることを意味する、変換誤差の決定を可能にする、ゼロ差動電圧Ｖｉ−１−Ｖｉ−１と、
−この測定が変換器のゲインを較正することを可能にする、電圧Ｖｉ−１に関して異なった形で定義される基準電圧Ｖｒｅｆと、
−最後に、バッテリーの温度を表わす電圧Ｖｔｅｍｐとである。
【００３３】
温度を表わす電圧は、例えばバッテリーに貼り付けられ、集積回路の特定の端子（各セルＣＭｉ用の温度測定端子）に接続されるサーミスタＴＨの助けにより得られる。サーミスタは、その中点がマルチプレクサに結合されている分割器ブリッジを構成するように、基準電圧Ｖｒｅｆに接続された抵抗を通じて給電される。
【００３４】
デジタルのレベル変換回路ＢＨｉはマルチプレクサ宛のコマンド（測定されるべき電圧の選択）、変換器宛のコマンド（変換コマンド）、及び放電回路宛のコマンド（ｄｉｓｃｈコマンド）をセルに与える。それはまた、セルが使用中にエネルギーを消費する素子を遮断するための手段を備えているという条件で、全てのセルに省電力消費のスタンバイ・モードへ移行する指令を与えることが出来る。
【００３５】
図４は直列のＮ個のバッテリーのグループの低電位Ｖ０に基づいて得られる論理レベルを、ｉ番目のバッテリーＢｉの低電位Ｖｉ−１に基づいて得られる論理レベルへと変換することを可能にする、例示的なデジタルの電圧レベル変換回路ＢＨｉを表わす。電位Ｖ０は集積回路１０の基板の電位である。図４の例においては、変換されるべき単一の論理レベルのビットが考えられ、このビットは値Ａで表わされている。幾つかのビットが必要な場合（直列動作よりもむしろ並列動作）、出来るだけ多くの類似の回路が用いられる。
【００３６】
図４の回路ＢＨｉは二つの部分−Ｐ型のドーピングされた基板内に直接形成された部分、及びバッテリーＢｉの電位Ｖｉ−１に導かれる、弱くドーピングされたＮ型のウェルＨＶＮＭ内に形成された部分−を含む。ウェルは点線の四角形により表わされる。このウェルは、その中にバッテリーＢｉと関連する全ての測定及び制御セルＣＭｉ（各セルに対してそれぞれのセル）が形成されるウェルと同様である。ウェルのドーピングＮは、ウェル／基板の逆接続の端子において、数十Ｖ、典型的には３０Ｖの電圧における維持を確実にするように選ばれる。
【００３７】
レベル変換回路は：
−全てがウェル内に形成され、バッテリーＢｉの電圧Ｖｉ−１とＶｉとの間で給電される、トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４及びインバータＩ１、Ｉ２のような、低電圧（例えば５Ｖ）を許容できる通常の回路素子と、
−集積回路１０の基板内に直接形成され、電圧Ｖ０とＮ個のバッテリーのグループの第一バッテリーＢ１の電圧Ｖ１との間で給電される、インバータＩ３のような、低電圧を許容できる通常の回路素子と、
−最後に、集積回路１０の基板内に直接形成されるが、必要とされる電圧維持を可能にする特定の構成のチャンネルを含む、ＮＭＯＳトランジスタＱ１及びＱ２のような、数十Ｖの電圧を許容できる強化された電圧維持の回路素子と
を含む。
【００３８】
高電圧ＮＭＯＳトランジスタの特定のチャンネル構成は、後で見られるように、ソースに隣接し基板の一部を形成する、弱くドーピングされたＰ型の領域と、ドレインに隣接し基板内に拡散されたＮ型のウェルにより形成される、弱くドーピングされたＮ型の領域との間でのチャンネルの分割を望ましくは用いる。このＮ領域は図４において象徴的な点線の円の形で表わされている。このタイプのトランジスタは「ドリフトＭＯＳ」の名称により知られている。
【００３９】
図４において与えられている例示的回路は、そのベースが０〜５Ｖの間の論理レベルＡを受ける高電圧ＮＭＯＳトランジスタＱｎ１を含み、ＰＭＯＳトランジスタＴｐ１はトランジスタＱｎ１と直列にダイオードとして搭載され、そしてバッテリーＢｉのＶｉにおけるプラス端子に結合され、ＰＭＯＳトランジスタＴＰ２は、Ｖｉにおけるそのソースを持ち、そのドレインがインバータＩ１の入力に結合されている、トランジスタＴｐ１の電流ミラーとして搭載されている。第二のインバータＩ２は、Ｉ１の入力に存在する論理状態Ｑを確認するため、Ｉ１の出力と入力の間で逆にラップアラウンドされる。インバータＩ１とＩ２はＶｉ−１とＶｉとの間で給電され、レベルＱはそれゆえＶｉ−１に対する低電圧において参照される。
【００４０】
論理レベルＡが（Ｖ０における）低レベルから（第一のバッテリーの高電位Ｖ１における）高レベルへ移行するとき、トランジスタＱｎ１は導通状態となり、トランジスタＴｐ１及びトランジスタＴｐ２のゲート電位を引き下げる。トランジスタＴｐ２は導通状態となる。インバータＩ１の入力レベルＱは状態を変え、（Ｖｉにおける）高レベルに移行する。インバータＩ２はこの移行を確認し、論理レベルＱを（Ｖｉにおける）高レベルに維持する。
【００４１】
反対方向への状態の変化に関し、Ｑｎ１、Ｔｐ１、及びＴｐ２の設定と同一の設定が準備されるが、レベルＡの補足としてレベルＡＢにより制御される。この補足的レベルは基板内に形成されるインバータＩ３により得られ、Ｖ０とＶ１（グループの第一のバッテリーＢ１）との間で給電される。インバータＩ３は論理レベルＡを入力として受け、補足的レベルＡＢを提供する。このレベルは、トランジスタＱ１と同一の高電圧ＮＭＯＳトランジスタＱ２に適用される。Ｔｐ１及びＴｐ２と同様に搭載された一組のＰＭＯＳトランジスタＴｐ３及びＴｐ４は、Ｔｐ１及びＴｐ２のグループと対称の役割を果たすが、Ｔｐ２のドレインが論理レベルＱを備えるためにＩ１の入力と結合される一方で、Ｔｐ４のドレインはＶｉ−１（低レベル）とＶｉ（高レベル）との間に、補足的な論理レベルＱＢを備えるために、Ｉ２の入力と結合される。
【００４２】
従って、高電圧トランジスタＱｎ１及びＱｎ２は、（集積回路の基板内で）電圧Ｖ０とＶ１の間で給電される回路素子と、（ウェルＨＶＮＷ内で）電圧Ｖｉ−１とＶｉの間で給電される回路素子との間にリンクを形成することが理解される。
【００４３】
図５は前のものに対して反対方向に動作し、その論理レベルがＶｉ−１とＶｉとの間にある論理信号Ａを、その論理レベルがＶ０とＶ１との間にある論理信号Ｑへと変換することを可能にする、デジタルのレベル変換回路ＨＢｉを表わす。我々は詳細へは立ち入らない。：この電気回路図はまさに図４の線図に対する補足である。高電圧トランジスタはここではＰＭＯＳのＱｐ１及びＱｐ２であって、ＮＭＯＳではない。それらのソースはＶｉに接続されＶ０には接続されない。トランジスタＴｐ１〜Ｔｐ４と同様に搭載されるトランジスタＴｎ１、Ｔｎ２、Ｔｎ３、Ｔｎ４はＮＭＯＳであり、それらのソースはＶ０に接続されＶｉには接続されない。インバータＩ１及びＩ２はＶ０とＶ１との間で給電され、Ｖｉ−１とＶｉとの間ではない。インバータＩ３はＶｉ−１とＶｉとの間で給電され、Ｖ０とＶ１との間ではない。
【００４４】
この極性及び電圧レベルの反転に加えて、図４の線図との本質的な相違は次の通りである。：
−今回、基板内に直接形成されるのは素子Ｔｎ１、Ｔｎ２、Ｔｎ３、Ｔｎ４、Ｉ１、Ｉ２であり、ウェルＨＶＮＷ内に形成されるのは素子Ｑｐ１、Ｑｐ２、及びＩ３である。このウェルは測定セルＣＭｉの全ての回路素子を含むものと同じであり、それゆえ回路ＢＨｉを含むものと同じである。
−高電圧トランジスタは、必要とされる電圧維持を可能にする特定の構成のチャンネルを含み、この構成は望ましくは、ソースに隣接しウェルＨＶＮＷの一部分を形成する、弱くドーピングされたＮ型の領域と、ウェルＨＶＮＷの内側に形成されドレインに隣接する、弱くドーピングされたＰ型の領域との間でチャンネルの分割を用いる。このＰ領域は図５において象徴的な点線の円の形で表わされている。
【００４５】
図６は論理レベル変換回路ＢＨｉが実際に作られる方法を例示している、集積回路の断面を図式的に表わす。集積回路１０は、例えばその上部にＰ型のエピタキシによる活性層を備えるＰ＋型の基板内に形成される。図は正確な縮尺ではない。この基板内に形成される回路素子、例えば制御回路ＣＣの素子は表わされていない。それらは全て電圧Ｖ０と第一のバッテリーの電圧Ｖ１との間で給電される。基板は、例えばＰ＋型の局所的な表面拡散の上に形成された接点のおかげで電位Ｖ０に導かれる。Ｎ型の拡散された深いウェルＨＶＮＷは、バッテリーＢｉと関連する測定セルＣＭｉの全ての回路素子を含む。それはＮ＋型の局所的な表面拡散の上の接点により電位Ｖｉに導かれる。図４のトランジスタＴｐ１のようなＰＭＯＳトランジスタがこのウェル内に形成される。（例えばＰＭＯＳ及びＮＭＯＳに基づくインバータＩ１及びＩ２用の）ＮＭＯＳトランジスタが、ウェルＨＶＮＷの内側に拡散されたウェルＰの内側に作られ得る。図４のトランジスタＱｎ１に対応するトランジスタＱｎ１は、基板内に拡散され電位Ｖ０に結合されたＮ＋型のソースと、ウェルＨＶＮＷの拡散に対しドーピング及び深さに関して類似であり得るが、しかし該ウェルＨＶＮＷの一部分を形成しないＮ型のウェルの内側に、Ｎ＋型の拡散により形成されたドレインとを備える。このＱｎ１のチャンネルのウェルは、ソース領域とドレイン領域との間のトランジスタ・ゲートの下に位置する境界を有する。それはこのゲートの下に、ソースに隣接するＰ型のチャンネル領域を残存させる。絶縁されたゲートにより覆われた、この（「ドリフトＭＯＳ」型の）高電圧トランジスタＱｎ１のチャンネルは、従っていわば二つの部分−ソースに隣接するＰ型の基板部分及びドレインに隣接するＮ型の部分−を備える。
【００４６】
図７はセルＣＭｉ及び回路ＢＨｉの一部分を含む、同じ拡散された深いウェルＨＶＮＷに基づいて、論理レベル変換回路ＨＢｉが実際に作られる方法を例示している、集積回路の断面を図式的に表わす。図６のトランジスタＴｎ１のようなＮＭＯＳトランジスタが基板内に直接形成される。図６のＰＭＯＳトランジスタＱｐ１は、ウェルＨＶＮＷ内に拡散され電位Ｖｉに結合されたＰ＋型のソースと、ウェルＨＶＮＷの内側に拡散された、弱くドーピングされているＰ型のウェルＨＶＰＷ内に、Ｐ＋型の拡散により形成されたドレインとを備える。このＰ型のウェルはソース領域とドレイン領域との間に、トランジスタのゲートの下に位置する境界を有し、それはソースに隣接するＮ型のチャンネル領域を残存させる。絶縁されたゲートにより覆われた、この「ドリフトＭＯＳ」型の高電圧トランジスタのチャンネルは、従って云わば二つの部分−ソースに隣接するＮ型のウェル部分及びドレインに隣接するＰ型の部分−を備える。
【００４７】
図８は、８個のバッテリーの３組の部分的グループの制御に対する適用のための、三つの集積回路１０ａ、１０ｂ、１０ｃの縦続接続を表わす。該三つの集積回路は、その主な機能が各種の集積制御回路に、電圧測定コマンドに応えてなされる数値計測の値を収集し、その値を絶対的又は相対的に検証するためにそれらを利用する、個々のバッテリー用に必要な電圧測定コマンドを与えることであり、そして個々のバッテリーに放電コマンドを与える、マイクロプロセッサ（全体管理回路）の全般的制御の下に置かれている。
【００４８】
回路間の通信は、上流に設置された回路がマスターで、下流に設置された回路がスレーブである、互いにマスター−スレーブの関係において、回路を縦続で接続することを可能にする、ＳＰＩ（「直列／並列／インターフェース」）タイプのバスを通じて行なわれる。マイクロプロセッサは第一のチップ１０ａに対してマスターである。
【００４９】
各回路は上流の回路との三つの接続を含む。接続ＭＯＳＩ＿Ａは上流のマスターからデジタル・コマンドを受けることを可能にし、クロックの接続ＣＬＫ＿Ａは上流のマスターから同期クロックを受けることを可能にし、そして接続ＭＯＳＩ＿Ｂはチップから上流のマスターへ直列にデジタルデータを伝送することを可能にする。ＭＯＳＩ及びＭＩＳＯのイニシャルは、マスター・アウト・スレーブ・イン（Ｍａｓｔｅｒ  Ｏｕｔ  Ｓｌａｖｅ  Ｉｎ）及びマスター・イン・スレーブ・アウト（Ｍａｓｔｅｒ  Ｉｎ  Ｓｌａｖｅ  Ｏｕｔ）の表現を記号で表わす。
【００５０】
同じやり方で、各集積回路は下流の回路との三つの接続−下流の回路へのコマンド送信と同期クロックのための接続ＭＯＳＩ＿ＢとＣＬＫ＿Ｂ、そこからデータを受信するための接続ＭＩＳＯ＿Ｂ−を含む。
【００５１】
送信されるコマンド及び受信されるデータには、それらの宛先となる、又はそれらがそこから発せられる集積回路のアドレスが伴う。それらはまた集積回路の内側の、これらのコマンド及びこれらのデータに関する測定及び放電セルの正確な識別も含む。
【００５２】
データを利用するマイクロプロセッサは、これらの回路により管理される、ｋ．Ｎ個のバッテリーのグループとは別のものにより給電されるグループの一部を形成し得る。それは例えば動力用バッテリーとは無関係の、車両の１２Ｖバッテリーを通じて給電され得る。
【００５３】
コマンド及びデータは図１に関連して述べられた制御回路ＣＣ（この回路は本質的に、コマンド及びデータのアドレス指定及び経路決定用の回路であると同時に、ＳＰＩバスにおける交換用のプロトコルを確実にする回路である）を通じて、一つの回路から別の回路に伝わる。隣接するチップの基板同士が非常に異なる電位（その差がバッテリー電圧のＮ倍）であっても、コマンド、クロック、及びデータが一つのチップから別のチップに伝わることが可能なように、既に説明された配置と同じように幾分特別なレベル変換回路の配置が備えられることが望ましいが、そこでは該変換回路は基板とウェルとの間で分割される代わりに、二つのチップ間で分割される。該分割は、そのドレインが低電圧の補足的トランジスタのドレインと結合されている、高電圧ＭＯＳトランジスタのドレインの位置においてなされる。トランジスタの一つは、そのドレインが接続端子ＭＯＳＩ又はＭＩＳＯと結合されているチップの上にあり、その他は、そのドレインが対応する接続端子と結合されている別のチップの上にある。
【００５４】
代わりに、縦続のグループの二つの隣接するチップ間で信号の通信を許容する、特定のインターフェース回路に関する備えがなされ得る。
【００５５】
図９は、チップ１０ｉにおいて生成された論理信号を隣接するチップ１０ｉ＋１に伝送可能にする、例示的回路を表わす。第一のものは電圧Ｖｉ−１と、Ｖｉ−１よりも高い電圧Ｖｉとの間で給電される。第二のものは電圧Ｖｉと、Ｖｉよりも高い電圧Ｖｉ＋１との間で給電される。論理信号は第一のチップのノードＳにおいて生成され、第二のチップのノードＳ’に向けて伝送されなければならず、通信は図８の線図に従って第一のチップの外部端子ＭＯＳＩ＿Ｂ、及び第二のチップの外部端子ＭＯＳＩ＿Ａを経由して行なわれる。
【００５６】
伝送の原理は次の通りである。：信号ＳはＭＯＳトランジスタを、その論理レベルに応じて導通状態又は非導通状態にするように制御する。ＭＯＳトランジスタは上述の原理に従って作られる、高電圧を許容するトランジスタである。それが導通しているとき、それはＭＯＳＩ＿Ｂのような端子から（電流ミラーＭＣと電流源２Ｉ０のグループにより生成される）電流２Ｉ０を引き出す。該トランジスタが導通していないとき、それは電流２Ｉ０を引き出さない。
【００５７】
第二のチップの端子ＭＯＳＩ＿Ａは抵抗により、そのプラスの入力（＋入力）が（Ｖｉ＋１−Ｖｉ）／２に等しい固定された電位に導かれる、演算増幅器ＡＯのマイナス入力（−入力）に結合される。フィードバック抵抗を通じてラップアラウンドされる該演算増幅器は通常、そのマイナス入力をそのプラス入力の電位に保つために働く。そのマイナス入力は追加的に、Ｉ０の値（第一のチップのＭＯＳトランジスタにより引き出される電流値の半分）の電流源の電流を受ける。演算増幅器の出力Ｓ’は第二のチップにおいて必要とされる論理信号を提供する。インバータは信号Ｓに対する補足よりもむしろ、信号Ｓに等しい信号Ｓ’を実際に得るために備えられ得る。
【００５８】
信号Ｓの状態に応じて、出力Ｓ’は一つの論理状態又は別の状態をとる。
【００５９】
この例において、第一のチップから第二の隣接するチップへの論理信号の伝送は、高電圧を許容する（第一のチップ内の）トランジスタを用いて、二つのチップの対応する二つの端子間での電流切り換えの形で行なわれ、該端子は第二のチップにより、非常に低いインピーダンスと共に固定された電位に維持されることが見られる。非常に低いインピーダンスは、電流値がどうであれ、そのマイナス入力の電位を固定値（プラス入力の値）に維持する、第二のチップの演算増幅器の挙動からもたらされる。
【００６０】
図９の例において、第二のチップの演算増幅器のプラス入力が、該第二のチップの供給電圧間の平均電圧に接続される備えがなされている。又それが電圧Ｖｉ、すなわち二つのチップに共通の供給電位（第一の高電圧、第二の低電圧）に接続される備えもなされ得る。
【００６１】
該回路は電圧と電流の極性の反転、及びトランジスタのタイプ（より高電位におけるチップとの通信の場合、ＭＯＳトランジスタはＮＭＯＳである）によって、反対方向への通信に対し同じ性質であり得る。しかしながら、より高い供給電圧における第一のチップからより低い供給電圧における第二のチップへの、反対方向の通信に対しては、第二のチップが基板の電位より低い電圧で動作することを避けるため、第二のチップの演算増幅器のプラス入力が、第二のチップの供給電位間の平均値よりもむしろ、二つのチップに共通の供給電位に結合される備えをすることが望ましい。
【００６２】
前述において、ウェルはＰ基板におけるＮ型の深い拡散であることが考えられた。基板がＮ型の場合、極性及びドーピングのタイプを反転することが勿論必要である。その上、ウェルは基板のドーピングと異なるドーピング無しに、違ったやり方で定義され得る。これは酸化ケイ素の絶縁埋込み層を備えるＳＯＩタイプの基板上の回路について、中でも特に真実である。半導体領域を囲んでおり絶縁層の範囲まで降りている厚い酸化ケイ素領域は、ウェルを定義することを可能にする。これはそれぞれのバッテリーの低電位に導かれている全体的なウェルに当てはまり、ドリフトＭＯＳトランジスタのチャンネル及びドレインを構成するために用いられるＮ型又はＰ型の局所的領域には当てはまらない。後者の領域は指示されたドーピングを有する拡散された領域のまま留まる。
【図面の簡単な説明】
【００６３】
【図１】本発明によるその制御回路を有するバッテリー・モジュールの全般的な構造を表わす。
【図２】放電の制御及び測定セルの簡素な線図を表わす。
【図３】放電の制御及び測定セルの別の線図を表わす。
【図４】低レベルから高レベルへの変換回路の線図を表わす。
【図５】高レベルから低レベルへの変換回路の線図を表わす。
【図６】図４の回路構造を通した断面を表わす。
【図７】図５の回路構造を通した断面を表わす。
【図８】ｋ＞１におけるｋ．Ｎ個のバッテリーのグループ用制御回路の縦続の原理を表わす。
【図９】縦続接続における二つの隣接するチップ間の信号通信を行なう一例を表わす。
【図１】
2009532007.tif 000003
【図２】
2009532007.tif 000004
【図３】
2009532007.tif 000005
【図４】
2009532007.tif 000006
【図５】
2009532007.tif 000007
【図６】
2009532007.tif 000008
【図７】
2009532007.tif 000009
【図８】
2009532007.tif 000010
【図９】
2009532007.tif 000011
【国際調査報告】
2009532007.tif 000012
2009532007.tif 000013
2009532007.tif 000014
2009532007.tif 000015