(57)【要約】  高周波数で用いるのに適しており、且つ、入力と出力を有する第１のキャパシタ及びグランド接続を備える集積回路であって、キャパシタは、該キャパシタの出力とグランド接続との間の抵抗を介してＥＳＤ保護され、抵抗は、グランド接続のＲＦ性能への実質的な影響を阻止するように充分に高い抵抗値を有する、集積回路。
2009541984.tif 000002
【特許請求の範囲】
【請求項１】
高周波数で用いるのに適しており、且つ、入力と出力を有する第１のキャパシタ及びグランド接続を備える集積回路であって、
前記キャパシタは、該キャパシタの出力と前記グランド接続との間の抵抗を介してＥＳＤ保護され、前記抵抗は、前記グランド接続のＲＦ性能への実質的な影響を阻止するように充分に高い抵抗値を有する、集積回路。
【請求項２】
半導体材料の基板を更に備える、請求項１に記載の集積回路。
【請求項３】
前記集積回路は、受動素子と、インターコネクトと、更なるデバイスをアセンブリすることができるボンドパッドとを集積化した回路であり、更に、前記半導体材料の基板は、少なくとも０．５ｋΩｃｍの抵抗率を有する、請求項１又は２に記載の集積回路。
【請求項４】
前記第１のキャパシタは、前記基板中のトレンチに画定されたトレンチキャパシタである、請求項２に記載の集積回路。
【請求項５】
前記回路は、０．９〜３．０ＧＨｚの範囲の周波数に対して設計された、請求項１に記載の集積回路。
【請求項６】
前記抵抗は、前記キャパシタの出力から前記集積回路の外部グランドへの接続インピーダンスの、少なくとも１０倍の大きさの抵抗値を有する、請求項１又は５に記載の集積回路。
【請求項７】
前記抵抗値は、６０〜２００Ωの範囲である、請求項６に記載の集積回路。
【請求項８】
前記グランド接続は、前記基板を経て延在する垂直のインターコネクトによってグランドに結合される、請求項２又は３に記載の集積回路。
【請求項９】
前記回路は、能動素子に基づいてはＥＳＤ保護されない、請求項２又は３に記載の集積回路。
【請求項１０】
更なる素子を有する、請求項１〜９のいずれか一項に記載の集積回路を備えるアセンブリ。
【請求項１１】
第１のキャパシタを備えている集積回路を更なる素子と一緒に、静電放電に起因するブレークダウンが起こらないようにアセンブリする方法であって、請求項１〜９のいずれか一項に記載の集積回路を用いる、集積回路のアセンブリ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波数で用いるのに適しており、且つ、入力と出力を有する第１のキャパシタ及びグランド接続を備える集積回路に関する。
【０００２】
本発明は更に、上記集積回路を備えるアセンブリ、及び、静電放電によるブレークダウンのない更なる素子とで、前記集積回路をアセンブリする方法に関する。
【背景技術】
【０００３】
このような集積回路は、特許文献１よって知られている。この既知の集積回路は、半導体基板にトレンチキャパシタを備える集積化した受動ネットワークであって、以下、これを受動ＩＣとも称する。垂直のインターコネクトが、基板を経て延在している。垂直のインターコネクトとは、特に、グランド接続のことを意味する。ＲＦ設計の分野で知られているように、適切に作動させるためには、適切なグランド接続を設けることが非常に重要である。集積回路は、例えば、システム・イン・パッケージを可能にするために、能動素子の集積回路（通常、ＩＣと称される）などの１つ以上の電子デバイスと一緒にアセンブリされる。この受動ＩＣとのシステム・イン・パッケージは、特に、ＲＦ用途に関連し、それは、ここではインターコネクト及び受動素子の寄生インピーダンスを無視することが出来ないからであり、従って、適切な性能で配置するためには、集積化設計が必要である。
【０００４】
現在の受動ＩＣ及び／又は完成システム・イン・パッケージは、アセンブリの期間中に発生する静電放電パルスに比較的脆弱であることがわかっている。ツェナーダイオードのような能動ＥＳＤ保護素子を使用する場合、基板の高い抵抗率によって、このような能動ＥＳＤ保護素子の動作が妨げられてしまう。この抵抗率は、受動ＩＣにおけるインダクタの性能を最適にすべく選定されるが、能動素子を互いにシールドしない限り、ダイオードのような能動素子間にクロストークが生じる欠点がある。さらに、適切なＥＳＤ保護には、ＥＳＤ保護素子からデバイスの外側までの導電性のパスが必要である。このような導電性のパスは、通常、基板中の良好な導電領域によって構成される。しかしながら、高い抵抗率の基板では、このような良好な導電領域を構成することは容易でない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際特許出願第２００４／１１４３９７号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、本発明の目的は、冒頭にて記載した種類の集積回路、特に、受動ＩＣ用に改良したＥＳＤ保護を提供することにある。
【課題を解決するための手段】
【０００７】
この目的は、本発明では、キャパシタの出力とグランド接続との間の抵抗素子を介してキャパシタをＥＳＤ保護するようにして達成するのであって、抵抗素子の抵抗値は充分に高くして、グランド接続がＲＦ性能に及ぼす実質的な影響を阻止するようにする。
【発明の効果】
【０００８】
本発明のこの態様によれば、キャパシタの出力とグランド接続との間の抵抗素子によってキャパシタはＥＳＤ保護され、抵抗素子は、ＲＦ接地への実質的な影響を阻止するように充分に高い抵抗値を有する。抵抗素子を選択する為、受動ＩＣの動作期間中に、この抵抗素子にはＤＣ電圧はない。
必要な場合は、追加のキャパシタをこの抵抗素子に直列に接続することが出来る。本願において、「キャパシタ出力」とは、アセンブリの終了後にグランドに接続される出力を意味するものとする。
【０００９】
このような抵抗のＥＳＤ保護の使用は、ＲＦ性能を低下させることなく、ＥＳＤ保護のために適切に機能することになる。ＥＳＤのピークは、かなり減少する。機械モデルによれば、５０ＶのＥＳＤパルスに対しては、ピーク電圧の減少が４倍（８０Ｖから２０Ｖ）になる。人体モデルによれば、３００ＶのＥＳＤパルスに対して、ピーク電圧の減少はそれよりずっと多くなる。抵抗がない場合は、ピーク電圧は２００Ｖ以上であり、このピーク電圧は、２００ｎｓ以上の期間このままであった。抵抗がある場合には、ピーク電圧は２０Ｖ未満であり、１０ｎｓ後に既に減少し始めた。
【００１０】
内部グランドと外部グランドとの間のこの結合が、受動ＩＣのＲＦパフォーマンスに限界的な影響を与えることがわかっている。グランドインピーダンスは、９００ＭＨｚにてわずかに高くなる（１．５ｖｓ１．１オーム・インピーダンス値）。内部グランドと外部グランドとの間の結合は周波数によって増加し、０．９ＧＨｚで約−５０ｄＢであり、３．０ＧＨｚでは、−３０ｄＢ未満である。これらは、許容結合レベルである。
【００１１】
好ましくは、抵抗素子は、抵抗とし、これは小型にするのが更に有利である。しかしながら、代わりに、インダクタ又はキャパシタを用いることもできる。抵抗素子のインピーダンスは、保護すべき回路のインピーダンス（すなわちキャパシタ）より低くする必要がある。
【００１２】
好ましくは、ＥＳＤ保護の抵抗値は、キャパシタ出力から集積回路の外部グランドへの接続インピーダンスの、少なくとも１０倍の大きさとする。このような接続は、例えばボンドワイヤで形成する。そのインピーダンスは、約２ＧＨｚの周波数でほぼ６Ω程度の値を有する。この場合、抵抗値は、好ましくは６０Ωより大きく、例えば２００Ωまでとする。
【００１３】
抵抗素子（以下、ＥＳＤ抵抗と称する）は、ＥＳＤパルスに続くピーク電流が、このＥＳＤ抵抗を経て流れるように設計しなければならない。ＥＳＤ抵抗の目的が、アセンブリの期間中又はアセンブリ前の、ＥＳＤ事象のダメージを防止することにある場合には、ＥＳＤパルスの電圧及びその後の電流は比較的低いものであって、ドープしたポリシリコンの抵抗で充分であり、更に、ＴｉＷＮの抵抗を代わりに利用することもできる。ＥＳＤの保護レベルを２ｋＶから４ｋＶに改良することを望む場合には、抵抗を、３Ａのピーク電流用に設計しなければならない。
【００１４】
このようなＥＳＤ保護は、後に図面につき説明するように、受動ＩＣ及びアセンブリに特に適している。ＲＦ電力の用途に対するこのような受動ＩＣでは、電力増幅器の１つの段の入力を減結合することができず、この段の出力のアースと同じアースを経て、接地することはできない。同じアースへの接続は、電力増幅器の前記入出力間を過渡に結合させることになる。これは、電力増幅器の動作に不安定性をもたらす。これらのことを考慮すると、電力増幅器の前段階における、入力又は出力のアースを個別にすることが必要である。最も好ましくは、個別のアースを、電力増幅器の第１段及び第３段の出力に結合させる。ＥＳＤ抵抗もまた、電力増幅器の第３段に結合させる。
【００１５】
しかしながら、本発明のＥＳＤ保護は、ＲＦ電力増幅モジュールの絡みでの使用に限定されるものではなく、例えば、特に比較的低いＤＣブレークダウン電圧（すなわち、１００Ｖより低く、特に５０Ｖより低い電圧）を有するキャパシタのような、ＥＳＤに敏感なデバイスを備える任意のデバイスにも用いることができる。本発明は、特に、比較的大きな内部インピーダンスを有する小型の高密度キャパシタに有用であり、１００ｐＦ以下の容量、特に５０ｐＦ以下の容量のキャパシタに有用である。
【００１６】
発明のこれら及び他の態様を、実寸にて図示したものではなく、単なる概略図である図面につき更に説明する。異なる図における同一の参照符号は、同一の機能を示している。
【図面の簡単な説明】
【００１７】
【図１】本発明のアセンブリの断面図である。
【図２】本発明のアセンブリに使用される受動ＩＣの１つの製造段階における断面図である。
【図３】本発明のアセンブリに使用される受動ＩＣの次の製造段階における断面図である。
【図４】本発明のアセンブリに使用される受動ＩＣの更に次の製造段階における断面図である。
【図５】ワイヤボンディングの後の、デカップリングとＥＳＤ保護抵抗との等価回路図である。
【図６】２つの異なるＥＳＤモデルの一方によって計測されるような、ピーク電圧の減少を、ＥＳＤ抵抗を備える回路及びＥＳＤ抵抗を備えていない回路に対するＥＳＤ事象後の、経過時間を関数として示した特性図である。
【図７】２つの異なるＥＳＤモデルの他方によって計測されるような、ピーク電圧の減少を、ＥＳＤ抵抗を備える回路及びＥＳＤ抵抗を備えていない回路に対するＥＳＤ事象後の、経過時間を関数として示した特性図である。
【発明を実施するための形態】
【００１８】
図１は、本発明の受動ＩＣ１００を有する、アセンブリ２００の第１の実施例の断面図を示している。この受動ＩＣ１００は、第１の面１０１と第２の面１０２を有し、半導体材料製の相互接続基板１４０を備えている。基板１４０は、第１の面１０１から第２の面１０２に延在する垂直のインターコネクト１３０を備えている。受動ＩＣ１００は、その第２の面１０２が、接着剤１０５でキャリア基板１５０の第１の面１５１に取り付けられている。ボンドワイヤ９０が、受動ＩＣ１００上のボンドパッド９５から、キャリア基板１５０上の対応するボンドパッド１５５まで延在している。電気的に垂直のインターコネクト１６０が、キャリア基板１５０を経て、第１の面１５１とは反対の、キャリア基板１５０の第２の面１５２上の端子１７０まで延在している。熱的に垂直のインターコネクト１６１が、第２の面の少なくとも１つのサーマル端子１７１まで延在している。キャリア基板１５０は更に１つ以上のインダクタ１５８を含み、これらは、少なくとも多くの場合には、第１の面１５１上のボンドパッド１５５に結合される。
【００１９】
受動ＩＣ１００の第１の面１０１には、インターコネクト１３０ボンドパッド９５に加えて、受動素子１１１〜１１３が画定されている。ボンドパッドの幾つかは、キャリア基板１５０へのボンドワイヤ９０を備えており、その一方で、他のボンドパッドは、受動ＩＣ１００の頂部にアセンブリされる電気デバイス５０への、はんだボール９２を備えている。電気デバイス５０と受動ＩＣ１００との間は、例えばボンドワイヤやＴＡＢ箔等で、他の接続とすることも可能である。電気デバイス５０の例には、電力増幅器、電力制御集積回路、スイッチ、バルク超音波フィルタのような帯域通過フィルタ及び特に、ＭＥＭＳ要素又はバラクタの形態の可変キャパシタを有するインピーダンス整合ネットワークがある。
【００２０】
半導体材料の基板１４０は、この基板１４０に高品質のインダクタを画定することができるように調整した、抵抗率を有する。特に、その抵抗率は、例えば、アルゴン、ネオン、窒素のようなドーパントの注入によって、又は、例えばｅビームによる照射によって、基板１４０の少なくとも一部において増大させてある。適切な抵抗率は、１ｋΩｃｍ以上の抵抗率である。
【００２１】
受動ＩＣ１００の構造について、図２〜４を見て、その製造工程を参照しながら更に詳細に説明する。
【００２２】
図２〜４は、第１の実施例による受動ＩＣ１００の製造工程を示している。絶縁層１０４が、第１の面１０１上に画定される。トレンチが基板１４０にエッチングされ、これに誘電材料１４１及び導電性材料１４２を満たして、キャパシタ１１１を画定してある。このキャパシタ１１１は、その形状によって比較的高い容量密度を有し、具体的には、２５〜１００ｎＦ／ｍｍ２かそれ以上の容量密度である。トレンチの形状は、最適となるように設計する。或いは、未公開出願のＰＨ００５８５２（ＥＰ０６３００４２２．０）に記載されているように、基板の空洞内にピラー構造に構成することもできる。誘電材料は、好ましくは窒化物、最適には、酸化物−窒化物−酸化物の堆積体である。トレンチの表面１４３は、キャパシタ電極として機能するように、当業者に既知の方法によって、導電性粒子でドープされる。導電性材料１４２は、既知の方法でドープされる、適切なポリシリコンとする。導電性材料１４２は、トレンチの外側の選択領域に追加的に設けるものであって、これは効果的ではあるが、必ずしも必要ではない。本実施例では、或る領域を抵抗１１２として使用し、一方で、他の領域は、相互接続基板１４０を経る垂直のインターコネクト１３０の一部となる、バリア層１３１として使用する。受動素子１１１、１１２への接点を画定するために、誘電材料１４４が、当業者に既知の方法で所望のパターンに従って設けられる。
【００２３】
図３は、導電性及び電気的に絶縁性のパターンを有するメタライゼーション構造１２０を形成した後の、第２段階における受動ＩＣ１００を示している。メタライゼーション構造１２０は、追加のキャパシタ１１３を備えている。このキャパシタは、ＲＦ用途に必要とされることがよくあるトレンチキャパシタ１１１よりも低い容量密度を有し、更に良好なブレークダウン電圧及び低オーム電極を有するように、一層正確に画定する。抵抗１１２には、別の層にて接点を設ける。メタライゼーション構造１２０は、更なる金属層１２１によって拡張されている。この金属層１２１の厚さは、ＲＦ周波数で適切に機能するインダクタを画定するために大きく、好ましくは１ミクロン以上とする。ちなみに、その厚さは、使用する周波数での電流の侵入深さの２倍より厚くしなければならない。この浸入深さは金属層１２１の材料に依存し、この材料は、Ａｌ、Ｃｕ、Ａｕのような金属、ＡＬＣｕ、ＡＬＳｉ、ＡＬＭｇのような合金又はドープしたポリシリコンとすることが出来る。金属層１２１は、更なる誘電層１２２によって覆われるように示してある。この更なる誘電層１２２には、ここでは図示していないが、金属層１２１のボンドパットにアクセスするために、開口を設けるか、一部を除去する必要がある。
【００２４】
図４は、受動ＩＣ１００の更なる製造段階を示している。ここでは、第２の面１０２からのスルーホール１３５の湿式化学エッチング、及び、その後に導電性材料１３２を設けることによって、垂直のインターコネクト１３０が形成される。スルーホール１３５の製造に当たっては、エッチングは、半導体基板１４０の前側のエッチストップ層によって終わらせる。これは、例えば窒素物又は酸化物のような通常の絶縁層１０４であってもよいが、金属層とすることもできる。
【００２５】
導電性材料１３２は、エッチングされたスルーホール１３５の壁と、メタライゼーション構造１２０の露出した金属との双方の上に堆積される。好ましくは、スルーホール１３５は、完全には塞がないようにする。これは、特に、熱サイクリング又は更なるアセンブリ工程中に、基板１４０とスルーホール１３５における金属との熱膨張の違いにより、半導体基板１４０にクラックが生じるのを防止する。
【００２６】
この導電性材料１３２は、バリア層を備えて、これが基板材料（例えばＳｉ）と垂直のインターコネクトの頂部に露出したメタライゼーション構造（例えばＡｌ又はＡｌ合金）との間に不所望な合金が形成されるのを防ぐようにするのが有利である。実験では、バリア層としてＴｉを用いることは、Ｔｉによって引き起こされる、Ａｌと、Ｓｉ及び／又はＴｉとの間の反応によって、適切な結果が得られないことを確かめた。本例では、Ｎｉと、銀、アルミニウム、アルミニウム合金、銅、パラジウム、窒化チタン又は金のような更なる導電層との堆積体を使用した。驚くべきことに、結果として得られる垂直のインターコネクトは、低インピーダンスを有し、且つ、インターコネクト１３０のＮｉ層内の磁流に悩まされないことが分かった。
【００２７】
基板の熱拡散機能について
本発明の第１の態様によれば、基板１４０を通る垂直のインターコネクト１３０は、前面１０１上にアセンブリされる電力増幅器用の接地経路を成し、一方、基板１４０は、熱経路として作用する。特に、相互接続基板の厚さは、適切な接地及び良好な熱消散の両方を達成する、最適な厚さが存在することが分かった。この最適な厚さは、ウェットエッチングされたスルーホールを備えるシリコン基板の場合には、１００〜３００マイクロメートルの範囲である。基板１４０が１００マイクロメートルより薄い場合、この半導体基板１４０の頂部のインダクタのＱ特性は、適正レベルより下がる。加えて、全体の熱抵抗は増加することが分かった。基板が３００マイクロメートルよりも厚い場合、垂直のインターコネクト１３０の寄生インダクタンスは許容レベル以上に増加し、ＲＦ接地性能が低下する。ドライエッチングされたスルーホールの場合には、基板の厚さを４００マイクロメートル程度とすることが出来る。
【００２８】
この最適な厚さは、基板が、基板内の効果的な熱分布よりも幅広い横幅を有する場合に、特に重要であるということに気が付いた。これは、確かに本発明のプラットフォーム式のデバイスの場合に言えることである。
【００２９】
更に、本発明のこの第１の態様による受動ＩＣ１００を使用すると、ＲＦ電力増幅器デバイス５０の接合部温度が低くなることが分かった。そして、このような低い接合部温度は、電力増幅器デバイスの動作を改善することになる。電力増幅器の線形性は、動作温度及び適切な電気的接地の、両方に対して非常に敏感であることが分かっている。本構造を用いることによって、この両方ともが実現される。実際、受動ＩＣ上のＲＦ電力増幅器の場合の方が、積層キャリア基板１５０上に直接アセンブリされた増幅器の場合よりも、アセンブリの熱抵抗Ｒｔｈが低くなる。これは、半導体基板１４０を有する受動ＩＣ１００の存在によって、熱が、非常に急速に「外部」に流れていくからである。従って、接合部温度ＴｊはＲｔｈの関数なので、この接合部温度Ｔｊは低くなる。
【００３０】
この改良された熱拡散は、電力増幅器が、絶えず最大電力で動作するコンポーネントではないという事実に起因する。電力増幅器の動作は、特に、基地局との接続を行う際及び信号を増幅する際に生じる、一連の電力バーストと見なすことができる。通常、これは、増幅器のヒートアップ及びクールダウンによって、温度に大きな変化をもたらす。そこで、本発明では、熱拡散（ヒートスプレッダ）として半導体基板を用いることで、温度を比較的一定に保つ。熱拡散としての動作は、通常、受動ＩＣ１００の半導体基板が完全にヒートアップされる「定常状態」になることはほとんどないので、さらに有利である。この理由のために、受動ＩＣ１００の基板１４０から積層キャリア基板１５０へ熱の伝達は、それほど重要ではない。これは、明らかに、使用する通信標準規格及び例えばＧＳＭ、Ｗ−ＣＤＭＡ、Ｂｌｕｅｔｏｏｔｈ等の変調方式にも依存する。
【００３１】
改良された熱拡散は、増幅器の効率に貢献するだけでなく、基板とその中の導電接続部（ビア）との間の熱膨張係数の違いによって、半導体基板にクラックが生じるのを防ぐ。更なる効果は、積層キャリア基板の伸縮に関連する。この積層基板は、半導体基板とは異なる熱膨張率（ＣＴＥ）を有し、これは、パッケージング（例えば、ファイン・ピッチ・ボール・グリッド・アレイ（Fine pitch Ball Grid Array）パッケージ）の際の懸案事項として知られている。熱サイクルの間の冷却段階は、積層基板の収縮が、チップと異なるという点で、パッケージの安定性にとって最も問題であることが知られている。本発明によれば、ほとんど冷却をすることなく、また、急速な冷却をすることもなく、半導体材料と積層基板との界面における局所最大温度が低下する。要するに、この事は、熱循環の信頼性に貢献することになる。
【００３２】
垂直のインターコネクトのインピーダンスは、明らかに接続部の実際の長さに依存する。一実施例では、当該インターコネクトは、半導体基板の後方側から湿式化学エッチングし、続いて、これにより得られた表面のメタライゼーションによって作成する。このウェットエッチングによると、円錐形のスルーホールが作られる。基板の厚さが変わると、基板前方面におけるスルーホールとインターコネクトとの断面領域がずれることになる。特に、この断面領域の大きさは、垂直のインターコネクトのインピーダンスに関連することがわかっている。選択された範囲、特に好ましい範囲での基板厚さを用いる場合には、この垂直のインターコネクトのインピーダンスのずれは、デバイスの正常な機能に対して殆ど影響を与えなくなる。
【００３３】
好ましくは、垂直のインターコネクトは、増幅器への単一の接地経路を提供するだけでなく、複数の接地経路を提供する。これらの接地経路は、電力増幅器の異なる段、例えば入力、出力、中間段、に電気的に結合される。ＲＦ電力増幅器に対して複数の接地経路を使用することは、増幅器の充分な安定性を確保するために必要である。ＲＦ回路では、インターコネクトもまた、関連するインピーダンスを有する。複数の接地経路が無ければ、１つの段におけるグランドインピーダンスのずれ（例えば電力増幅器の動作に起因する）が、他の段のグランドレベルを規定することになる。この事は、増幅器の有効な動作を妨げることになり得る、制御不能なアーチファクトをもたらす。さらに、このように結合される接地は、追加のフィードバックとして機能し、増幅器内に或るサイクルを生成し、これにて増幅された電流が、増幅器の入力にフィードバックされることになる。この事は、故障の原因となるので不所望である。
【００３４】
そこで、本発明によれば、垂直のインターコネクトの前側の端部から、隣接する垂直のインターコネクトの前側の端部までの経路のインピーダンスが、ＲＦの観点から接地を互いに独立させるのに充分であることを確かめた。これはまた、垂直インターコネクトのメタライゼーションが、（例えば、第２の面１０２上のメタライゼーションが、パターン化されていない）垂直相互接続基板１４０のほぼ完全な第２の面１０２上に延在している場合でも言えることである。このようにパターン化されていないことは更に効果的であって、当該メタライゼーションは、半導体基板から、受動ＩＣ１００とキャリア基板１５０との間の接着剤への、熱伝導を改善する傾向がある。
【００３５】
受動素子について
受動ＩＣ１００は、異なる種類のインダクタ及びキャパシタ、更に抵抗を備えている。各種類のインダクタ及びキャパシタは、それ固有の特性を有しており、受動ＩＣのＲＦ設計における種々の機能素子のために活用することが出来る：
−  トレンチキャパシタは、相対的なブレークダウン電圧を有する、高容量密度（特に約１０ｎＦ／ｍｍ２、好適には２０ｎＦ／ｍｍ２）を有する。これらは、デカップリングの用途に有用である。
−  中間のメタライゼーション層に頂部電極を有する、プレーナキャパシタ。これは、キャパシタを正確に画定させる。その容量密度は、１００〜２００ｐＦ/ｍｍ２とするのが適切である。当該キャパシタは、国際公開第２００１／０６１８４７号で開示された特許権として構築されている。このキャパシタは、ＲＦ用途に非常に適している。
−  底部金属層のインダクタ;
このインダクタの利点は、パターニングの分解能が比較的高く、ターン数を多くすることができることにある。しかしながら、金属層の厚さが比較的制限される（例えば、０．２〜０．６ミクロン程度に）ので、Ｑ特性が制限される。このインダクタは、例えば、ＲＦチョークの用途に適している。
−  頂部金属層のインダクタ；
このインダクタは、その厚さを、０．８〜２．５ＧＨｚの比較的高い周波数での電流の侵入深さの２倍以上に選択するので、比較的高いＱ特性を有する利点がある。このインダクタは、さらに、インターコネクトラインの一部として画定することが出来るという利点を有する。好ましくは、このようなインダクタは、Ｕ字状にする。また当該インダクタは、ボンドパッドとして同じ層に画定する。
−  中間の金属層におけるインダクタ（約１マイクロメートルの厚さ）。
【００３６】
この複数の有効な種類の受動素子、及び、基板を経て延在する垂直インターコネクトを有する複数の接地経路を使用できることによって、受動ＩＣは、全ての個別素子の置き換えが可能である。この事は、更に、電力増幅器モジュールのサイズを増加させることなく、機能性を増加させることを可能にする。
【００３７】
電力増幅器は、トランシーバやディスプレイのような多くの他のデバイスよりもずっと多い、例えば３Ｗ以上の高い電力を用いるので、受動ＩＣは、特に、電力増幅器デバイスに好適である。更に、電力増幅器のため及びアンテナで必要とされるインピーダンス整合は、充分大きな寸法の受動素子を複数必要とする。更にまた、受動ＩＣは、２つ以上の周波数帯に対する、増幅器及びインピーダンス整合の提供を可能にする。
【００３８】
電力増幅器について
−  電力増幅器は、特に、９００ＭＨｚから３ＧＨｚまでの周波数帯のような、ＲＦ用途に適するように設計される。この周波数スペクトルは、ＧＳＭ、ＣＤＭＡ、ＷＬＡＮ、ＷｉＭＡＸ、８０２．１１及び他の通信標準規格を含む。ここで、信号増幅の非線形性は、急速にノイズを発生させ、効率をかなり減少させる。
−  電力増幅器は、相互接続基板上のフリップチップ装置内に配置することが出来る。これは、グランドから電力増幅器（ＰＡ）への線形接続の損失を最小とすることができる。
【００３９】
電力増幅器は、例えばフィリップスセミコンダクター社によって製造されているＱｕｂｉｃ４のような、ＳｉＧｅ技術で具体化される。電力増幅器デバイスにおける電力供給及び接地経路は、電力及びグランド性能を改善するために、良好な分布（例えばスター結線）によって有利にレイアウトすることができる。この改良はレイアウトによるものであり、他の改良は、ビアホールそのものによるものである。例えばビアに銅を用いることによって、グランドインダクタンス及び熱伝導の両方を改善するように設計することが出来る。
【００４０】
受動ＩＣ上に、数個の増幅器を設けることが出来る。このような構成は、マルチバンドの電力増幅器モジュールに適している。
【００４１】
電力増幅器と相互接続基板との間には、はんだボールを小さなピッチで使用する。これは、双方のコンポーネントのＣＴＥ（熱膨張率）間に差異が無いので可能である。この結果、小型化が可能となる。
【００４２】
受動ＩＣについて
一実施例では、受動ＩＣは、電力増幅器への入力からアンテナへの出力までに至る、そこにおける所定の特殊な機能を除く、回路素子を画定する。
【００４３】
電力増幅器は、通常は複数段を有するものであって、本実施例では３段である。段間のインピーダンス整合は、電力増幅器段の間で行われる。最後の増幅段の後、信号は、出力整合、アンテナスイッチ、ローパスフィルタ及びインピーダンス整合ネットワークを通過する。アンテナスイッチは、送信帯域と受信帯域の間の切替を可能にする。更なる相互接続が、アンテナスイッチと、受信信号を増幅するための低雑音増幅器への出力との間に存在する。本例では、ローパスフィルタ及びインピーダンス整合ネットワークを、１つの機能ブロックに組み込む。受動ＩＣを、１つ以上の周波数帯の信号処理に適合させる場合は、帯域スイッチを更に設ける。具体的には、このような帯域スイッチは、電力増幅器とアンテナスイッチとの間に設ける。
【００４４】
段間のインピーダンス整合回路は、ＬＣネットワークを含み、ここでは、キャパシタを信号線に接続し、また、インダクタを、信号線とグランドとの間に結合する。好適な実施例では、このようなＬＣネットワークは、３つのインダクタ及び２つのキャパシタを備える。
【００４５】
本発明のアセンブリでは、キャパシタ及びインダクタを、受動ＩＣ上の電力増幅器デバイス、及び、キャリア基板に画定することができる。好適な実施例では、段間整合のインダクタのうちの少なくとも１つを、受動ＩＣ上に設ける。これは、電力増幅器デバイスの大きさを最小化するのに有利であると考えられる。電力増幅器を、例えばはんだバンプによってフリップチップ配向で受動ＩＣ上にアセンブリする実施例では、インダクタを、電力増幅器デバイスに対向する領域に適切に画定する。これは、インダクタがＲＦチョークとして作動し、これにはＱ特性があまり関係しないので許容される。ノイズを最小化するために、電力増幅器デバイスは、前記インダクタと重なる領域に敏感なコンポーネントが存在しないように設計する。しかしながら、段間整合のキャパシタは、電力増幅器デバイス内に設ける。電力増幅器デバイスは、受動ＩＣよりも高い分解能で画定されるので、増幅器デバイスのキャパシタは、比較的高い容量密度にすることが出来る。更に、電力増幅器におけるキャパシタの集積化は、インターコネクトの長さを短くし、その寄生インダクタクスも減少させる。
【００４６】
状況は、出力整合によって異なる。電力増幅器のインピーダンスは低めであり、特に、わずか２〜３Ωに過ぎず、その一方で、ＲＦ用途の標準インピーダンスレベルは５０Ωと定義される。ここで、出力整合は変換可能である。大きさの要件のために、この変換は、キャリア基板上で行うのが好適である。この事は、更に、巻線を互いに重ねて結合させるインダクタの使用を可能にする。更に、受動ＩＣ上の増幅器の出力端から出力整合までのインターコネクトは、非常に低オームの相互接続として規定される。更に、受動ＩＣへの増幅器の接続は、複数のはんだバンプによって成される。インターコネクトは充分な幅を有し、一方、受動ＩＣの後方側のグランド金属表面は、ストリップ線路特性を有するインターコネクトを成す。キャリア基板との接続は、ボンドワイヤで行うことができる。
【００４７】
ローパスフィルタにとっては、低損失であること、及び、基板を介しての寄生結合が無いことが必要である。加えて、特定の公差は低くする。寄生結合は、主として、基板に対して垂直の方向に生じることが分かった。この結合は磁界によって生じるのであって、静電界は、実質上殆ど存在しない。このような寄生結合の原因は、キャリア基板と受動ＩＣとの間のボンドワイヤ及び基板を経る垂直インターコネクトにある。ローパスフィルタを改良するために、インダクタを受動ＩＣ中に画定すると共に、アンテナスイッチとアンテナへの出力との間に、ボンドワイヤが存在しないようにする。
【００４８】
本実施例は、キャリア基板１５０にインダクタを設けることを示しているが、インダクタは、別個のデバイスに画定して、キャリア基板１５０の複雑さを減らすようにしてもよい。その場合、キャリア基板１５０としての積層体の代わりに、リードフレームを使用することが出来る。別個のデバイスは、例えば、国際公開第２００３／８５７２９号から既知である、封入モールド内に集積される金属層である。
【００４９】
好ましくは、受動ＩＣは、少なくとも２つの別々の周波数帯からの信号を処理し得るようにする。この場合、電力増幅器デバイス及び電力制御デバイスは、両方の周波数に対して動作するように設計することができる。具体的には、電力増幅器デバイスは、第１の帯域のための第１の段と、第２の帯域のための第２の段を備え、これらの段は独立させて、相互に接続しないようにする。電力制御信号のためのインターコネクトは、双方の段間の受動ＩＣ上の領域に適切に画定する。異なる周波数帯に対する段の間の電力増幅デバイスには、絶縁領域を画定する。そして、受動ＩＣ上の電力制御のインターコネクトを、この絶縁領域の下に延在させることができる。
【００５０】
受動素子のＥＳＤ保護について
アセンブリの期間中に生じる静電放電パルスから受動ＩＣを保護するために、特別な保護を備える。特に、受動ＩＣの小さなキャパシタは、ＥＳＤパルスに非常に敏感である。このようなキャパシタは、プレーナキャパシタとして実装することが出来るが、基板にトレンチキャパシタとして実装することも出来る。受動ＩＣへのダイオード又は他の能動素子の集積化は難しい。素子に特別なシーリングを行わない限り、基板の高い抵抗率のために、個別の能動素子間にクロストークが生じ易い。
【００５１】
本発明のこの態様によれば、キャパシタは、受動ＩＣ内のキャパシタの出力とグランド接続との間の抵抗を介してＥＳＤ保護され、抵抗の抵抗値は充分高くして、ＲＦ接地に及ぼす実質的な影響をなくすようにする。抵抗を選定することによって、受動ＩＣを使用する期間中に、この抵抗には直流電圧が存在しなくなる。必要に応じて、この抵抗には追加のキャパシタを直列に接続することが出来る。「キャパシタ出力」とは、本願では、アセンブリの完成後にグランドに接続する出力のこととする。
【００５２】
図５は、アセンブリ後の状態における、本発明によるＥＳＤ保護を備える受動ＩＣの等価回路を示す。キャパシタＣ１は、比較的低いブレークダウン電圧を有するキャパシタであって、これは、デバイスの使用中に生じる一般的なＥＳＤパルスよりも低い、アセンブリの期間中に生じるＥＳＤパルスに適している。キャパシタＣ１は、この場合、３０ｐＦの容量及び１Ωの抵抗を有するプレーナ金属−絶縁体−金属キャパシタである。キャパシタＣ１の入力端は内部回路に結合され、この内部回路自体は５０Ωの標準インピーダンスを有するグランド接続を備えている。キャパシタの出力は、ボンドワイヤを介して、外部グランドＥＧに結合される。このボンドワイヤは、２ＧＨｚの周波数で算出すると、通常、０．１Ωの抵抗及び１．０ｎＨのインダクタンスを有する。キャパシタの出力は、ここでは更に、ボンドパッド９５にも結合され、このボンドパッドには他のコンポーネントをアセンブリすることができる。本発明では、ほんの０．２ｎＨの寄生インダクタンスによる内部グランドへの接続を成す適当な抵抗で、ＥＳＤ保護をする。これは、基板を経る垂直インターコネクトによって適切に使用することができる。キャパシタは、５０Ωのインピーダンスで他の内部グランドＩＧからも結合させる。
【００５３】
図６及び図７は、２つのモデル（機械モデルにおける５０Ｖピーク（図６）及び人体モデルにおける３００Ｖピーク（図７））により得られる、ＥＳＤピーク電圧の減少を示している。ＥＳＤピークは、かなり減少する。機械モデルによれば、５０ＶのＥＳＤパルスに対しては、ピーク電圧の減少は４倍（８０Ｖから２０Ｖ）である。人体モデルによれば、３００ＶのＥＳＤパルスに対しては、ピーク電圧の減少はそれよりずっと多い。抵抗がない場合、ピーク電圧は２００Ｖ以上であった。このピーク電圧は、２００ｎｓ以上このままであった。抵抗がある場合、ピークの電圧は２０Ｖ未満であり、１０ｎｓ後に既に消失し始めた。
【００５４】
内部グランドと外部グランドとの間のこの結合は、受動ＩＣのＲＦ動作にはわずかな影響しか与えないことがわかっている。グランドインピーダンスは、９００ＭＨｚでわずかに高くなる（１．５ｖｓ１．１オームのインピーダンス値）。内部グランドと外部グランドとの間の結合は周波数によって増加し、０．９ＧＨｚでは約−５０ｄＢ、３．０ＧＨｚでは−３０ｄＢ未満になる。これらは、許容結合レベルである。
【００５５】
好ましくは、ＥＳＤ保護の抵抗値は、ボンドパッドから外部グランドへの接続インピーダンスの、少なくとも１０倍の大きさである。ボンドワイヤの場合、このような接続インピーダンスは、例えば、約２ＧＨｚの周波数では６Ωである。この場合、抵抗値は、好ましくは６０Ω以上、例えば２００Ωまで達する。
【００５６】
ＥＳＤの抵抗は、ＥＳＤパルスの後にピーク電流が、このＥＳＤ抵抗を経て流れるように設計しなければならない。ＥＳＤ抵抗の目的が、アセンブリの期間中又はアセンブリ前の、ＥＳＤ事象のダメージを回避することにある場合には、ＥＳＤパルスの電圧及びそれに続く電流は比較的低いものであって、ドープしたポリシリコンの抵抗が適切であるが、ＴｉＷＮの抵抗でも代用することができる。ＥＳＤの保護レベルを２ｋＶから４ｋＶに改良することを望む場合には、抵抗を３Ａのピーク電流用に設計しなければならない。
【００５７】
ＥＳＤ保護は、特に、本願において記述したような受動ＩＣに適している。このようなＲＦ電力用途に対する受動ＩＣでは、入力段を減結合させ、且つ正規のグランドを経て接地することはできない。なぜならば、このようにすると、入力端間の結合が大きくなり過ぎ、動作に不安定性をもたらすからである。しかしながら、このような場合に限定されるわけではなく、特にトレンチキャパシタのような、ＥＳＤに敏感なデバイスを有するデバイスのために用いることが出来る。
【図１】
2009541984.tif 000003
【図２】
2009541984.tif 000004
【図３】
2009541984.tif 000005
【図４】
2009541984.tif 000006
【図５】
2009541984.tif 000007
【図６】
2009541984.tif 000008
【図７】
2009541984.tif 000009
【国際調査報告】
2009541984.tif 000010
2009541984.tif 000011
2009541984.tif 000012