(57)【要約】  本発明は、電界を一切印加せずに二つの安定したテクスチャを持つ双安定ネマチックマトリクスＬＣＤをアドレッシングするための方法に関する。画素のアドレッシングは受動型多重化タイプである。本方法は、基板間に印加される電気的電圧の値を、この電圧の平均値、好ましくは平均二次値が、イメージディスプレイの初期コマンドから切替直前の時刻まで、ディスプレイされるべき情報に左右されない既定値を持つように、選択することに特徴があり、この方法はイメージの画素全てについて同じである。好ましくは、平均電圧の既定値を得るために、少なくとも一つの等化パルス（８４２、８４３）が切替えられるべき画素に対応する列に印加される。
2009532731.tif 000002
【特許請求の範囲】
【請求項１】
双安定ネマチック液晶マトリクススクリーンのためのアドレッシング方法であって、印加される電界が一切なくても二つの安定したテクスチャを提供し、このスクリーンは間に液晶が置かれる二つの基板を含み、第一の基板は行アドレッシング電極を含み、第二の基板は列アドレッシング電極を含み、画素のアドレッシングは受動型多重化タイプであり、行は各行の励起時間中に全ての列が同時にアドレッシングされる間に一行ずつアドレッシングされ、
一つの状態からもう一つの状態への各画素の切替は画素切替の時刻に対応する画素のレベルで基板間に印加される電気的切替電圧によりコマンドされ、
基板間に印加される電気的電圧の値は各画素に対して、イメージディスプレイコマンドの始まりから前記画素の切替の直前の瞬間までの、この電圧の平均時間値、好ましくは平均二次値が、全てのイメージの画素について同一であるディスプレイされるべき情報の既定で独立した値を与えるように、選択されることを特徴とする、双安定ネマチック液晶マトリクススクリーンのためのアドレッシング方法。
【請求項２】
平均電気的電圧が当該平均電圧に対し最大に寄与をする一様な灰色レベルのディスプレイにより得ることのできる最大平均電気的電圧に少なくとも等しい、請求項１に記載の方法。
【請求項３】
平均電圧の既定値を得るために、少なくとも一つの等化パルスが切替の必要な画素に対応する列に印加される、請求項１又は２に記載の方法。
【請求項４】
各行に少なくとも一つの等化パルス（８４２，８４３）を供給することにより、各行に於いて平均電圧の同一既定値を得ることが選択される、請求項１又は３に記載の方法。
【請求項５】
各画素に於いて所要灰色レベルを得るために、少なくとも一つの等化パルス（８４２，８４３）に先行される所要テクスチャのための選択パルス（８６２，８６３）が画素に対応する列に印加され、選択パルスと少なくとも一つの等化パルスは平均が既定値の平均電圧に対応するような電圧を持つ、請求項４に記載の方法。
【請求項６】
等化パルスが、切替えられるべき画素の行の励起期間に印加される、請求項５に記載の方法。
【請求項７】
等化パルスが、切替えられるべき画素の行の励起の始まり期間に印加される、請求項６に記載の方法。
【請求項８】
行のための励起信号は異なる極性を持つ二つの引き続く部分を提供し、等化信号（８４２，８４３）は励起信号の第一の部分の期間中に印加される、請求項６又は７に記載の方法。
【請求項９】
少なくとも一つの等化パルスが、対応画素の行の励起期間中に画素に対応する列に印加される、請求項３〜７の一項に記載の方法。
【請求項１０】
平均電圧に対する既定値を得るために、少なくとも一つの等化パルスが対応画素の行に先行する行の励起期間に画素に対応する列に印加される、請求項３に記載の方法。
【請求項１１】
等化パルス（９２，９４）は、ｐが1より大の既定数である時、ｐの行（Ｌｎ＋３，Ｌｎ＋７）の励起期間に印加される、請求項１０に記載の方法。
【請求項１２】
平均電圧に対する前記既定値を得るために、少なくとも一つの等化パルスが二つの引き続く行の励起信号の間に印加され、この等化パルスはその後行励起信号が無い時に印加される、請求項１，２又は３に記載の方法。
【請求項１３】
等化パルスが、既定数ｐの行を分離する周期に対応する周期に基づいて印加される、請求項１１に記載の方法。
【請求項１４】
平均電圧に対する前記既定値を得るために、少なくとも一つの等化パルスが、第一の行の励起信号に先行して、列に印加される、請求項１〜１３の一項に記載の方法。
【請求項１５】
各画素の電圧に必要な平均値が、この画素の切替直前に、周期的に印加される等化パルスの振幅及び／又は期間を選択することにより得られる、請求項１〜１４の一項に記載の方法。
【請求項１６】
各イメージの多重化モードでのディスプレイに先行して、画素に同じ状態を与える画素、即ち、同じテクスチャ、の全てに信号が印加される、請求項１〜１５の一項に記載の方法。
【請求項１７】
既定数の画素を含むイメージ部を変更するために、この決定された数の画素が等化パルスに支配される請求項１〜１６の一項に記載の方法。
【請求項１８】
液晶の二つの安定したテクスチャのそれぞれのねじれは略プラス１８０°又はマイナス１８０°だけ異なる、請求項１〜１７の一項に記載の方法。
【請求項１９】
第一のテクスチャが一様であるか又は少しねじれている、請求項１７に記載の方法。
【請求項２０】
ディスプレイ装置であって、請求項１〜１９の一項に記載のアドレッシング方法を用い、かつ双安定ネマチック液晶マトリクススクリーンを含み、このスクリーンは間に液晶が置かれる二つの基板を含み、第一の基板は行アドレッシング電極を提供し、第二の基板は列アドレッシング電極を含むディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイの技術分野に関する。より具体的には、本発明は、双安定ネマチック液晶ディスプレイに関する。本発明は、約１８０°のねじれだけ異なる二つの安定したテクスチャのあるアンカリングブレイクにより、双安定ネマチック液晶ディスプレイに特に適合する。
【本発明の目的】
【０００２】
本発明の第一の目的は、双安定ディスプレイ装置の性能を改善することである。
第二の目的は、全てのディスプレイ装置に渡って制御され、かつ一様な灰色レベルの取得を可能にする双安定ディスプレイ装置のアドレッシング原理を提供することである。
これらの二つの効果は、全てのディスプレイ装置に渡って一つのテクスチャからもう一つのテクスチャへの切替閾値を一様にするのを可能にするアドレッシング信号を使用することにより得られる。
【背景技術】
【０００３】
従来の双安定ネマチック液晶装置について記述する。
【０００４】
複数の双安定ネマチック液晶装置が既に提案されている。
【０００５】
それらの内の一つは、本発明が特に適合するものであり、「ＢｉＮｅｍ」の名称で知られている。これらの「ＢｉＮｅｍ」ディスプレイは、１８０°のねじれだけ異なる二つの安定したテクスチャのあるアンカリングブレイクによる双安定ネマチック液晶ディスプレイである。これらは、特許文献１及び非特許文献２に記載されている。
【０００６】
この方式によるＢｉＮｅｍディスプレイは、二つのガラスブレード、一つは「マスター」ブレード３０、もう一つは「スレーブ」ブレード３２、により形成される二つの基板間に位置するキラル化ネマチック液晶の層から成る。行電極３４と列電極３６は、基板の各々にそれぞれ付いており、電気的制御信号を受信し、面に垂直な電界のネマチック液晶への印加を可能にする。アンカリング層３８，４０は、該当する電極上に位置する。マスターブレード上で、液晶分子のアンカリング３８は強くて少し傾いており、スレーブブレード上では、アンカリング４０は弱くて平坦であるか、またはごく少しだけ傾いている。
【０００７】
二つの双安定テクスチャを得ることができる。これらの二つの双安定テクスチャは、ねじれが±１８０°だけ異なっており、トポロジー的に互換性がない。一様な又は少しねじれたテクスチャはＵと命名され、ねじれたテクスチャはＴと命名されている。ネマチックの自然発生ピッチは、セル厚さの四分の一に大体等しく、ＵとＴのエネルギーを基本的に等しくするように選ばれる。電界がない場合、より低いエネルギーに対する他の状態は存在せず、ＵとＴは真の双安定を実現する。
【０００８】
光学的に、二つの状態ＵとＴは非常に異なっており、１００以上のコントラストで黒と白のイメージをディスプレイできるようにしている。
【０００９】
強電界Ｅの下では、Ｈと命名されるほとんどホメオトロピックなテクスチャが得られる。スレーブ面４０に於いて、分子はこの面の近辺のプレートに対してノーマルであり、アンカリングは「ブロークン」と呼ばれるが、電界が遮断されると、セルは安定状態ＵまたはＴのいずれかに向って進化する（図1参照）。コマンド信号が使用されマスターブレード３０の近辺での液晶の強流が誘起されると、マスターブレードとスレーブブレード間の流体力学的カップリング４２はテクスチャＴを誘起する。反対に、弱いアンカリングの角度調節にも支援されるかも知れないが、弾性カップリング４４によりテクスチャＵが得られる。この後、ＢｉＮｅｍスクリーンアイテムの「切替」がホメオトロープ（アンカリングブレーク）を通過する液晶分子を指定し、その後、電界が遮断された場合の二つの安定状態ＵまたはＴに向けての進化を指定することになる。
【００１０】
スレーブブレードとマスターブレード間の流体力学的カップリング（非特許文献６）は、液晶の粘度に関連している。電界の遮断に際し、マスターブレードにアンカリングされた分子が平衡に戻ると、マスターブレードのすぐ近くに流れが生じる。この流れは、1マイクロセカンド以下の間に、セルの厚さ方向全てに広がる。
【００１１】
流体力学的流れ４６が十分に強く、スレーブブレード３２に近い場合、流体力学的流れ４６はテクスチャＴを含む方向の分子をスレーブブレード３２の近くで傾けるので、分子は二つのブレード上で反対方向に転回する。スレーブブレード近くの分子が平衡に戻ると言うことは流れに対する第二の推進力を意味し、この第二の推進力は流れを強め、画素のテクスチャＴへの一様な切替を支援する。このように電界印加時テクスチャＨのテクスチャＴへの切替は流れ、従ってマスターブレードの分子のアンカリングが傾けられる方向に於ける液晶の変位を使って達成される（図２参照）。
【００１２】
二つのブレード間の弾性カップリングは、電界印加時のテクスチャＨに於いて、スレーブブレード近くで非常にわずかな傾きを発生させる。これは印加電界がブレードに垂直な分子に向おうとしている時でさえそうである。実際、マスターブレードの強く傾けられたアンカリングは、近くの分子を傾いたままに保つ。マスターブレード近くの傾きは、スレーブブレードまでの液晶の方向弾性によって伝えられ、スレーブブレードでは、アンカリングの強さとアンカリングの可能な傾きが分子の傾きを増大させる（非特許文献７）。電界の遮断に関して、流体力学的カップリングは、スレーブブレード近くの分子の残余傾きに抗うには十分ではなく、両方のブレード近くの分子は、同一方向に転回することにより平衡に戻り、テクスチャＵが得られる。これら二つの転回は同時に起るので、お互いが反するように動作する反対方向に流れる流れを含む。つまり、合計の流れ速度はほとんど存在しない。従って、テクスチャＨからテクスチャＵへの切替期間中の液晶の全体的な変位は存在しない。
【００１３】
ＢｉＮｅｍディスプレイで最も多いのは、マスター基板とスレーブ基板上に置かれた垂直な導電片の交点に創成される、Ｎ×Ｍ画素から成るマトリクススクリーンである。従来技術により創成された４行５０×４列５２ディスプレイの一例を図３に提示する。行電極に於いて、いわゆる「励起」信号が順番に印加され、全行の画素切替を可能にする。行励起信号の第一の部分が全行に渡るアンカリングのブレイクを可能にする。行励起信号の第二の部分の期間で、行画素の各々に対して、信号が各々の列に印加される。この信号が、該当行の他の画素から独立して、この画素の最終的なテクスチャの選択を可能にする。全ての列信号は、全ての該当行の画素に同時に印加される。ディスプレイは、全ての行が引き続いて励起され終わった時点で、いわゆる「アドレッシング」される。このようにして、多重化信号の適用が、行信号と列信号の組合せにより、ディスプレイを形成するマトリクスのＮ×Ｍ画素の最終的な状態の選択を次のように可能にする。該当行の励起時間中に該当画素に印加された切替電圧は、第一のフェーズ（Ｖ1Ｌ，Ｔ1）でアンカリングをブレイクし、その後第二のフェーズ（Ｖ２Ｌ，Ｔ２）で該当画素の最終的なテクスチャを決定するパルスを形成する（図４参照）。一般に、要求に応じて、この第二のフェーズ期間に、前記印加電圧は、突然停止し、ねじれたテクスチャＴを誘起するのに十分な電圧低下を起こさせるか、または場合によっては電圧レベルを徐々に低下させ、一様なテクスチャＵを創成するか、のいずれかになる。電圧低下速度を決定する画素電圧の大きさは一般的に低い。画素電圧は、いわゆる「列」信号を多重化することによって創成され、イメージ情報を含む。従って、アンカリングが一度「ブロークン」した時、該当画素の最終的なテクスチャの選択を可能にするのは列電圧である。アンカリングのブレイクを可能にする画素電圧の大きさはもっと大きい。画素電圧は、いわゆる「行」信号を多重化することによって創成され、イメージコンテンツからは独立している。今後、「行」信号の印加を可能にするディスプレイの電極は行と呼ばれ、「列」電圧の印加を可能にするディスプレイの電極は列と呼ばれることになる。多重化信号の印加は、スクリーンの各行を引き続きスイープし、列信号を同時に印加することにより、行の全画素のテクスチャの選択を可能にし、励起された行の画素の各々の状態を決定する。従来技術による信号多重化の一例が図５に提示されている。
【００１４】
この図に於いて、Ｌｎは行ｎに対応し、Ｃｍは列ｍに対応し、Ｃｍ＋１は列ｍ＋１に対応し、Ｐ（ｎ，ｍ）は画素ｎ，ｍに対応し、さらにＰｎ，ｍ＋１は画素Ｐ（ｎ，ｍ＋１）に対応する。各行に於いて、電圧Ｖ１ＬとＶ２Ｌの信号がそれぞれＴ１とＴ２の期間だけ印加され、一方、列ｍに於いて、電圧Ｖｃが期間Ｔｃだけ印加される。列信号は、交互に正と負になる。          
【００１５】
好ましい実施形態によれば、多重ＢｉＮｅｍディスプレイの行は、流体力学的流れの方向と垂直な方向に向いている。
【００１６】
小さな寸法の画素上で切替が実行される場合、（ＢｉＮｅｍディスプレイの場合は一般的に、画素は数百マイクロメータの辺を持つ）、液晶の流れ方向に依存する画素の縁に於いてテクスチャＴを選択するのは明らかに禁止である。この現象は、Ｔの切替期間の間の、画素の限界に於ける液晶流れの低下として解釈される［9］。
【００１７】
ＢｉＮｅｍ型双安定ディスプレイに於ける多重化モードのアドレッシングの場合、はけ塗り印の方向Ｄ２（図３）にある画素の縁に於いてテクスチャＵが観測できる。
【００１８】
この現象は、灰色レベルを持ったＢｉＮｅｍ型双安定ディスプレイを創成するのに賢明に用いることができる。実際、画素が独立して機能する場合、Ｔの画素切替の一部を形成し、従って電気信号は、画素の切替られた面の漸進的変化により灰色の色合いを得るように調整できる（図６及び図７参照）。
【００１９】
図６は、四つの部分、６ａ，６ｂ，６ｃ，６ｄを含む。図６ａに於いて、白い四角６０は画素のテクスチャがＴであることを示す。図６ｂ，６ｃ及び６ｄに於ける黒い部分（四角の６２，６４，６６）は、テクスチャＵに対応する。
図６ｂは、白いテクスチャＴが支配的な薄い灰色のレベルに対応し、
図６ｃは、テクスチャＵが支配的な濃い灰色のレベルに対応し、かつ
図６ｄは、黒色（テクスチャＵ）に対応する。
【００２０】
図７は、アドレッシングされた列電圧Ｖｃに関連し、従来技術による１６０×４８０ディスプレイ用画素の光学的状態を示す。この図７に於いて、テクスチャＴを通過するのは薄く、テクスチャＵは通過せずに濃い。両矢印Ｄ１は、行電極の方向を表す。
【００２１】
行電極の方向に関しスレーブブレードのはけ塗り印方向の光学的構成を用いることにより、二つのはっきりと異なるドメイン、単一の境界線、一般に直線の境界線により分離されたドメインＴとドメインＵが一つの同じ画素の中で得られる。ドメインの寸法が大きければ、最適な安定度となる。該当画素に於けるこの境界線の位置の検査は、従って一組の灰色レベルを決定する。この目的のために実行される手段は、特許文献９及び非特許文献１０に記載されている。
【００２２】
この実行手段には、該当画素の各々内の制御された灰色レベルを得るために、液晶の変位速度を制御し、従って該当画素の各々内の二つの安定状態の内の一つの範囲を漸進的に制御するのに適合したコマンド信号の応用が含まれる。
【００２３】
上記コマンド信号は、図８に示すように、異なるパラメータの変調により、とりわけ列信号の電圧レベル及び／又は列信号の期間、の変調により、前進できる。
【００２４】
このように、図８ａは行Ｌｎ用の信号を示し、図８ｂは行Ｌｎ＋１用の信号を示し、図８ｃは列信号の振幅Ｖｃを変調した列信号Ｃｍを示し、図８ｄはこの列信号の期間Ｔｃを変調した列信号Ｃｍを示し、そして図８ｅは列信号Ｃｍの位相ΔＴｃの変調を示す。
【００２５】
灰色レベルを持ったディスプレイの場合、テクスチャの占有表面と画素の合計表面間の比で定義される、各画素の最終的な光学的状態は、スクリーンの画素の各々に対して精確に制御できることが重要である。そうでなければ、ある灰色レベルに対するイメージディスプレイの一様性は、期待に添えないことになろう（つまり、効率的に利用できる異なった灰色レベルの数が低下しよう）。例えば、一つの画素に八つの異なる灰色レベルを創成するためには、画素表面の最低精度１００／８＝１２．５％でゾーンｕとゾーンｔ間の境界線の位置を制御できることが重要である。一般に、画素が２００μｍの等しい辺を持つ正方形である場合、最低２５μｍの精度で境界線の位置を制御することが必須である。
【００２６】
従来技術により創成されるＢｉＮｅｍディスプレイが示す制限事項
多重化モードでの灰色レベルの創成であるが、ＢｉＮｅｍディスプレイに対して、電気光学的参照曲線、つまり電圧Ｖ２Ｌ（図４及び図６）に関して切替後の光学的状態またはテクスチャＴのパーセンテージが定義されている。図９に示すこの参照曲線（列への印加電圧が０値、つまりＶｃ＝０について描出）は、ディスプレイの多重化のために用いられるパラメータについての情報を提供する。この図９で、電圧Ｖ２Ｌは横座標に、そしてテクスチャＴのパーセンテージは縦座標に記入された。二つの可能な動作点Ｖ２ＬＧ（左）とＶ２ＬＤ（右）の存在を観測できる。当業者ならば、電圧Ｖ２Ｌをこれらの二つの動作点Ｖ２ＬＧとＶ２ＬＤのいずれかの側から進入させれば、テクスチャＴのパーセンテージは１００％と０％の間、および０％と１００％の間を、それぞれ急速に進行すると言うことを実際に理解できる。
【００２７】
多重化時の灰色レベルの精確な表示は、列信号のパラメータ、とりわけ、選択された動作点近辺で光学的応答曲線に沿って動かすために、列信号の電圧レベル及び／又は列信号の期間、を変調することによって実現される。
【００２８】
Ｖ２ＬＤ近辺で列信号の電圧振幅を変調することによって灰色レベルが創成される単純化した一例を図１０に示す。図１０は、二つの部分、１０ａ，１０ｂを含む。最初の部分（図１０ａ）に於いてボルトを単位とする行電圧Ｕ１は、縦座標に既に記入され、右の時刻ｔに向った、そして左ではテクスチャＴのパーセンテージである横座標に既に記入されている。図１０ａのこのダイアグラムの左で、曲線７０は電気光学的曲線を形成し、点７２はＶｃ＝０ボルトでテクスチャＴが５０％となる動作点である。
【００２９】
第二の部分、１０ｂに於いて、列電圧ＶｃはボルトＶを単位とする縦座標に既に進入し、図１０ａと同様に、右が時刻tで左がテクスチャＴのパーセンテージである横座標に既に進入している。
【００３０】
動作点の値Ｖ２ＬＤから誘起される列電圧Ｖｃｉは、電気光学的応答曲線に依存して、画素内のテクスチャＴの６０％を含む灰色レベルを得るのを可能にする。更に、列電圧ＶｃｋとＶｃｊ、それぞれについてテクスチャＴの３０％または９０％が得られる。
【００３１】
平均二次電圧ＲＭＳの影響について記述する。ＢｉＮｅｍセルに於いては、画素が切替信号を受信する前に画素に印加される平均電圧に関連し、および特に画素の切替前に画素に印加され、Ｖｒｍｓａｃと呼ばれ、次の（1）式で定義される電圧の平均二次値の平方根（即ち、「Ｒｏｏｔ  Ｍｅａｎ  Ｓｑｕａｒｅ」を意味するＲＭＳ電圧）に関連し、動作点の値の依存性が観測される。
［式１］
2009532731.tif 000003
【００３２】
実際、切替前のＲＭＳ電圧として上で定義された値は、画素の切替前に問題となる画素内の液晶のテクスチャを決定する。以下で提示されるように、この初期のテクスチャは、問題の画素に対して得られる電気光学的曲線に直接影響する。
【００３３】
多重化受動型アドレッシングに於いて、従来技術で述べたように、切替前のＲＭＳ電圧の値は可変である。実際、トランジスタ式「能動型マトリクス」技術が用いられない場合、ある行の画素は、画素の位置する列に印加される全ての電圧に左右される。図５は、行ｎと列ｍの交点にある画素（ｎ，ｍ）は、列ｍに印加される全ての電圧に左右されることを実際に示している。画素切替の前、つまり画素の属する行の励起の前、にこの画素に印加される平均二次電圧の平方根Ｖｒｍｓａｃ（ｎ，ｍ）は、ｐ＜ｎのように、問題の画素の行に先立つｐ行のアドレッシング期間中に列ｍに印加される電圧Ｖｃｍｐにとりわけ左右される。電圧Ｖｒｍｓａｃ（ｎ，ｍ）は、次の式（２）によれば（式1と比較）、列の時刻と行の時刻、それぞれＴｃｍｐとＴｌｉｇｎｅにもまた左右される。
【００３４】
［式２］
2009532731.tif 000004
【００３５】
この式（２）は、画素の切替前に行ｎと列ｍの交点にある画素で観測される平均二次電圧RMSの平方根に相当するが、ここにＴｌｉｇｎｅは、（図８で定義されるように）一行に対するアドレッシング時間であり、これはＴｌｉｇｎｅ＝Ｔ１＋Ｔ２＋ＴＬである。
【００３６】
Ｖｒｍｓａｃの値は一般に、０ボルト（例えば、スクリーンのスイープ方向の第一行に位置する画素に対して）、と３ボルトの間で変化する。
【００３７】
黒色と白色のアドレッシングと言う特殊な場合、二つの可能性だけがある列信号が一般に用いられ、これらの二つの列信号は、同一の期間Ｔｃと等しい絶対電圧値Ｖｃ（一つの交番電圧は正であり、他方は負である）を持つ。Ｖｒｍｓａｃは従って、次の式（３）により単純化される。
【００３８】
［式３］
2009532731.tif 000005
【００３９】
この特殊な場合には、Ｖｒｍｓａｃは一定値を持つ。
【００４０】
灰色レベルを得ることを目的とするアドレッシングの場合、列信号の電圧と期間は、得られるべき灰色レベル「ｇ」に関連させて調整される。従って、１６灰色レベルに対しては、１６個の異なる電圧値Ｖｃｇ及び／又は１６個の異なる列パルス期間Ｔｃｇが存在する。各灰色レベル「ｇ」は従って、電圧Ｖｒｍｓａｃに対して灰色レベルなりの特殊な寄与をする。画素の切替前にある画素に印加される平均二次電圧は従って、式（２）により同一の列に位置する前の画素に表示された灰色レベルに左右される。
【００４１】
離れた行の画素の切替に対する電圧Ｖｒｍｓａｃの影響について述べる。
１６行×１６列の解像度を持ち、行電極方向に９０°ブラッシングされたＢｉＮｅｍスクリーンのプロトタイプが創成された。列電極の幅は約０．２７ｍｍであり、列電極の長さは約５ｍｍであり、列間の分離部は約０．０１５ｍｍである。列電極の幅は約０．２７ｍｍであり、列電極の長さは約５ｍｍであり、列間の分離部は約０．０１５ｍｍである。行の幅は約０．２７ｍｍであり、行の長さは約５ｍｍであり、行間の分離部は約０．０１５ｍｍである。基本の画素８０は、プロトタイプの一部の拡大表示を示す図１１に示されている。この図に於いて、方向Ｄ２はブラッシング方向である。組み立てられたセルに於いて、マスターブレードとスレーブブレードのブラッシング方向は、平行である。ディスプレイには、反射モードで動作させるための背面反射体、前面偏光板、および前面照明装置が付いており、テクスチャＴは通過し（ディスプレイは薄く見える）、テクスチャＵは通過しない（ディスプレイは濃く見える）。適切な電子的制御装置が１６行信号と１６列信号を供給し、プロトタイプ装置を完成させ、多重化モードでのディスプレイのアドレッシングを可能にする。
【００４２】
プロトタイプの画素は、画素にあるテクスチャの観測に適合する倍率の下で観測される。
Ｖｐｒｅ＝２０Ｖで期間１ｍｓの電圧パルスが、全ての画素をテクスチャＴに切替えるための図１２に示すアドレッシングに先立ってプロトタイプ全体を通して送出される。このパルスは「プリ−Ｔ」と呼ばれることになる。
【００４３】
初期のテクスチャＴからテクスチャＵへの切替を体系的に観測することにしよう。
ここでは、一行の切替の場合に焦点を合わせ、全ての他の行は塊に接続されているとする。
【００４４】
スクリーンは、行４（Ｌ４）上の行信号により（図１２ａ）、そして１から１６の全ての列に渡る同一の列信号により（図１２ｂ）、アドレッシングされる。印加信号は図１２に示されている。ここに、Ｖ１Ｌ＝２０Ｖ、Ｔ１＝５００μｓ、Ｔ２＝７５０μｓ、ＴＬ＝５０μｓである。
【００４５】
行４のアドレッシング信号は、一般に二つのレベルＶ１ＬとＶ２Ｌを持つ一つの信号であり、Ｖ２Ｌの値は行４の全ての画素について状態Ｕを得るためにこのように（Ｖ２Ｌ＝１１Ｖ）調整される。
【００４６】
列は、周期Ｔｌｉｇｎｅ（Ｔｌｉｇｎｅ＝１３００μｓ）、矩形電圧状、振幅Ｖａｄｊ、期間Ｔａｄｊ（Ｔａｄｊ＝７５０μｓ）でｐ周期を含む周期的信号によりアドレッシングされる。この周期的信号は、多重化アドレッシング中の画素で実際に見られるパルスと同様な、列データタイプのパルスをシミュレートできる。これらのパルスは、「列プリパルス」と呼ばれることになる。電圧Ｖａｄｊの調整は、従って、次の式（４）による、画素切替前の行ｎの画素に印加される平均二次電圧の直接変更を可能にする。
【００４７】
［式４］
2009532731.tif 000006
【００４８】
図１３は、行４（ｎ＝４）の画素のＴ-＞Ｕ切替に際しＶａｄｊの異なる値に対して得られる効果を示す。
【００４９】
同一条件下で、切替前の行４の画素に印加される電圧Ｖｒｍｓａｃの増加は、画素のアドレッシング信号への応答を大幅に変える。Ｖｒｍｓａｃの値が増加すると、Ｔ-＞Ｕ切替後に得られるテクスチャＵの割合は減少する。
【００５０】
列プリパルスに関連する行４の画素のテクスチャＵの全体的消滅に対応する電圧閾値は、式（４）で与えられるＲＭＳタイプの法則に従って、Ｖａｄｊと比Ｔａｄｊ／Ｔｌｉｇｎｅに左右される、と言うことが実験的に既に検証されている。
【００５１】
テクスチャＵの消滅閾値に対する特殊なＲＭＳ値（例では、約１．５Ｖ）は、用いられる信号のタイプに応じて（例えば、Ｖ１Ｌ、Ｖ２Ｌ、Ｔ１、Ｔ２．．．の値に応じて）可変である。
【００５２】
テクスチャＵからテクスチャＴへの切替メカニズムは、切替信号の印加に先立って、切替えられるべき画素に印加される平均二次電圧の存在により同様に影響される、と言うことが実験的に既に検証されている。
【００５３】
多重化アドレッシングモードにおける電圧Ｖｒｍｓａｃの影響の内、一行を除外して単純化したＴのイメージ型式の場合、について述べる。
【００５４】
多重化モードにあるＢｉＮｅｍスクリーンのアドレッシングの間、ある画素には、前の行群のアドレッシングの間画素が位置する列の送出信号による平均二次電圧、が観測される。
【００５５】
１６×１６画素のプロトタイプの行Ｌ１、Ｌ２からＬ５までを引き続きアドレッシングすることにより、行１から４の切替の間に送出される列データに関連させて、行５の画素に対する平均二次電圧Ｖｒｍｓａｃの影響について検討できる。
【００５６】
図１４のダイアグラムは、この目的のために用いられる信号を示す。
パラメータは以下の通りである。
【００５７】
上述の信号と同様で、ディスプレイの全ての行に共通で、振幅Ｖｐｒｅ＝２０Ｖと期間Ｔｐ＝１ｍｓのプリ−Ｔ信号。
Ｖ１Ｌ＝２０Ｖ、Ｖ２Ｌ＝６Ｖ
Ｔ１＝５００μs、Ｔ２＝７５０μs、ＴＬ＝５０μs、Ｔｃ＝Ｔ２、従ってＴｌｉｇｎｅ＝１３００μs
Ｖｃ１−４＝Ｖｃ１＝Ｖｃ２＝Ｖｃ３＝Ｖｃ４＝−２Ｖ又は−３Ｖ又は−４Ｖ
Ｖｃ５＝４Ｖ
【００５８】
行１から４の選択中に印加される列電圧Ｖｃ１−４は、同一である。列電圧Ｖｃ１−４は、テクスチャＴへのこれらの行１から４の切替と行５に印加される電圧Ｖｒｍｓａｃ（５）の値の調整を可能にする。従って、次の通りである。
−Ｖｃ１−４＝−２Ｖ電圧Ｖｒｍｓａｃ（５）＝１．５２Ｖ（式（２）による）
−Ｖｃ１−４＝−３Ｖ電圧Ｖｒｍｓａｃ（５）＝２．３２Ｖ（式（２）による）
−Ｖｃ１−４＝−４Ｖ電圧Ｖｒｍｓａｃ（５）＝３．１Ｖ（式（２）による）
−１Ｖと−４Ｖの間のＶｃ１−４の値に対して、行１から４はテクスチャＴへ常に切り替わる、と言うことに注意しなければならない。
【００５９】
この単純化した場合、行５の選択中に全ての列に印加される列電圧は、この行の全体を一様なＵテクスチャへ切替えるためにＶｃ５＝＋４Ｖに固定されている。
【００６０】
図１５は、Ｖｃ１−４が−２Ｖから−４Ｖへ進む場合の、これらの信号による多重化中のセルに対する切替結果を示す。もっと特定すれば図１５は、Ｖｃ１−４の三つの値に対する図１４に示す信号を用いることにより、多重化タイプのスイープ期間中の行５切替に電圧Ｖｒｍｓａｃが与える影響を示している。
【００６１】
多重化タイプのスイープ期間中の行５の画素に印加される電圧Ｖｒｍｓａｃの値は、切替信号に対する画素の応答に影響する、と言うことが明白に見て取れる。Ｖｒｍｓ（５）の振幅が大きくなればなるほど、５5に於けるＴ→Ｕ切替はますます困難となり、Ｌ１ＬとＶ２Ｌの選択値にとっては不可能になる。
【００６２】
全てのイメージの場合の電圧Ｖｒｍｓａｃの存在による切替の変更について述べる。
ここで、画素に印加される切替信号が異なるＶｃ５の値を取る場合、画素切替前に画素に印加される平均二次電圧の影響が存在する。これは、全てのイメージのディスプレイに対応する一般的な場合である。
【００６３】
図１６は、行５の画素に於けるテクスチャＴからテクスチャＵへの切替閾値の進展を、画素に印加される列電圧Ｖｃ５に対する値と切替信号前に画素の後半に印加される電圧Ｖｒｍｓａｃに関連付けて示すものである。このダイアグラムに於いて行５に対するＶｃ５の値は、ボルトを単位とする横座標、および画素に於けるテクスチャＴの割合を示す縦座標に既に記入されている。
【００６４】
電圧Ｖｒｍｓａｃが増加すると、例えばテクスチャＴの５０％を得るために印加されるべき列電圧Ｖｃ５の値もまた増加する、と言うことが明白に見て取れる。
【００６５】
画素で観測される電圧Ｖｒｍｓａｃによる切替の乱れは、図１０に示すように動作点のスリップと言う結果に繋がる。
【００６６】
このような条件ではイメージの灰色レベルを精度良く制御するのは不可能である、と分かる。
実際、ある列電圧を印加しても、前にアドレッシングされた画素に印加された列電圧が低かったのか、それとも高かったのかに基づく、従ってイメージのコンテンツに基づく、問題の画素に於けるテクスチャＵとテクスチャＴの同一の割合には結果としてならない。
【００６７】
Ｎ行とＭ列から成るディスプレイ上で灰色レベルを持つイメージのディスプレイの場合、行Ｎ、１≦ｎ＜Ｎ、と列ｍ、１≦ｍ＜Ｍの交点、Ｐ（ｎ，ｍ）と表記、に位置する画素は、「ｇ（ｎ，ｍ）」と表記されることになる灰色レベルを持つ。
【００６８】
画素Ｐ（ｎ，ｍ）に印加される電圧Ｖｒｍｓａｃ（ｎ，ｍ）２は、従って、ｐ＜ｎの時、行ｐのアドレッシング中に列ｍに印加される信号による寄与分の合計である。
【００６９】
行ｐ＜ｎと列ｍの交点に位置する画素Ｐ（ｐ，ｍ）に刻まれた灰色レベルｇ（ｐ，ｍ）を検討すると、この画素をアドレッシングするのに用いられた（電圧Ｖｃｇ（ｐ，ｍ）と期間Ｔｃｇ（ｐ，ｍ）の）列信号の、画素Ｐ（ｎ，ｍ）で観測されるＶｒｍｓａｃ（ｎ，ｍ）２に対する寄与分Ｖｃｏｎｔｒｉｂｇ（ｐ，ｍ）２は、次の式（５）で定義される。
【００７０】
［式５］
2009532731.tif 000007
画素Ｐ（ｎ，ｍ）で観測される電圧Ｖｒｍｓａｃは、従って、次の式（６）に基づき前のｎ−１行にディスプレイされる灰色レベルに左右される。
【００７１】
［式６］
2009532731.tif 000008
【００７２】
ディスプレイの画素で観測される電圧Ｖｒｍｓａｃの制限について述べる。
受動型多重化モードに於いて双安定スクリーンのアドレッシングを行う場合に付いて回る電圧Ｖｒｍｓａｃに基づく制限を解決するための第一の方策は、この電圧の変動を一定の十分に低い値以下に保つことであろう。行相互間の時間（および従ってＴｌｉｇｎｅ）は、例えば、いかなる列電圧が印加されようとも、各灰色レベルの電圧Ｖｒｍｓａｃへの寄与分の間の差を１／１０ボルト以下に保つように、十分に延長することができよう。
【００７３】
この方法には、イメージ用のアドレッシング時間を延ばしてしまうと言う欠点がある。
【００７４】
標準的液晶装置（ＴＮとＳＴＮ）について述べる。
単安定ディスプレイ、つまりツイストネマチック（ＴＮ）型のディスプレイに関し、または非制限例としてのスーパーツイストネマチック（ＳＴＮ）型のディスプレイに関してさえ、用いられているネマチックサーモトロピック液晶の混合物は、問題の画素へ印加される電圧Ｖ（ｎ，ｍ）の絶対値に良くは反応せず、印加される電気的信号の周波数ｆがｆ>>(１/ｃ)である限りに於いて平均二次値の平方根に良く反応する。なお、ここに、τは液晶混合物分子の平均方向の再方向化の時間特性である。両方（ＴＮとＳＴＮ）の場合、画素に印加される平均二次電圧の値は、液晶のテクスチャを決定し、従って画素の光学的伝送特性を決定する。画素（ｎ，ｍ）に印加される平均二次電圧の値の制御は、従って、「受動マトリクス」タイプのアドレッシングとの関連でネマチック液晶ディスプレイに対する必要条件である（非特許文献１１）。
【００７５】
画素（ｎ，ｍ）に印加される平均二次電圧係数の平方根の計算は、一方で、列ｍの全ての列信号により印加される電位差を、そして他方でかつ双安定ディスプレイの場合と違って、行励起の時刻、つまり行信号がこの行に印加される時刻に於ける行ｎの電位差を考慮する。当業者は、「オン」状態の画素を保持するための平均二次電圧ＶＲＭＳＯＮ（ｎ，ｍ）、および「オフ」状態の画素を保持するための平均二次電圧ＶＲＭＳＯＮ（ｎ，ｍ）に注意を向ける。全ての画素の灰色を造る白色、黒色の光学的状態を発生する特定のテクスチャの保持は、各画素の端子の平均二次電圧を適切に保持することにより適当な状態にされる。全ての画素の同一の平均二次電圧は、スクリーン全体に一様な灰色を創成する。
【特許文献１】ＦＲ２７４０  ８９４
【非特許文献２】Ｃ．Ｊｏｕｂｅｒｔ，ｐｒｏｃｅｅｄｉｎｇ  ＳＩＤ  ２００２，ｐ．３０−３３，“Ｕｌｔｒａ  ｌｏｗ  ｐｏｗｅｒ  ｂｒｉｇｈｔ  ｒｅｆｌｅｃｔｉｖｅ  ｄｉｓｐｌａｙｓ  ｕｓｉｎｇ  ｂｉｎｅｍ  ｔｅｃｈｎｏｌｏｇｙ  ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｓｔａｎｄａｒｄ  ｍａｎｕｆａｃｔｕｒｉｎｇ  ｅｑｕｉｐｍｅｎｔ”．
【特許文献３】特許出願ＦＲ  ０２  ０１４４８
【特許文献４】特許出願ＦＲ  ０２  ０４９４０
【特許文献５】ＦＲ２８２４４００
【非特許文献６】Ｍ．Ｇｉｏｃｏｎｄｏ，Ｉ．Ｌｅｌｉｄｉｓ，Ｉ．Ｄｏｚｏｖ，Ｇ．Ｄｕｒａｎｄ，Ｅｕｒ．Ｐｈｙｓ．Ｊ．ＡＰ  ５，２２７（１９９９）．
【非特許文献７】Ｉ．Ｄｏｚｏｖ，Ｐｈ．Ｍａｒｔｉｎｏｔ−Ｌａｇａｒｄｅ，Ｐｈｙｓ．Ｒｅｖ．Ｅ．，５８，７４４２（１９９８）．
【特許文献８】ＦＲ０１０６０４５
【特許文献９】ＦＲ０３０５９３４
【非特許文献１０】Ｃ．Ｊｏｕｂｅｒｔ  ｅｔ  ａｌ，ｐｒｏｃｅｅｄｉｎｇ  ＩＤＷ０４，ｐ１７１１，“Ａ  ｎｅｗ  ａｐｐｒｏａｃｈ  ｔｏ  ｇｒａｙ  ｓｃａｌｅ  ｉｎ  ｂｉＮｅｍ  ＬＣＤｓ”．
【非特許文献１１】Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙｓ，  ａｄｄｒｅｓｓｉｎｇ  ｓｃｈｅｍｅｓ  ａｎｄ  ｅｌｅｃｔｒｏｏｐｔｉｃａｌ  ｅｆｆｅｃｔｓ，  Ｅｒｎｓｔ  Ｌｕｅｄｅｒ，  Ｊｏｈｎ  Ｗｉｌｅｙ  ａｎｄ  Ｓｏｎｓ，  Ｅｄ２００１，ｃｈａｐｔｅｒ  １２（ｐ１６７）
【００７６】
本発明の基礎について述べる。
従来技術に関連する欠点を克服するために、本発明は、画素切替の前にディスプレイの各画素に印加される平均電圧が、好ましくは平均二次電圧の平方根が同一の状態にされ、かつ表示されるべきイメージのコンテンツから独立した状態にされる、双安定ネマチック液晶によるマトリクスディスプレイ装置を提供する。
【００７７】
以下に於いて、平均二次電圧の等化の場合だけが検討されることになる。しかしこの例は、制限するものではなく、異なる計算をされた平均電圧もまた適用可能である。
【００７８】
一行毎にアドレッシングが実行される受動型多重化モードに於いて、各行の全ての画素の端子の平均二次電圧は、各行の励起に先立つ瞬間には一定値に固定されている。このことにより、この行の励起の前にこの行の全ての画素のためである、液晶分子の同一のテクスチャを得ることが可能になっている。この方法により本発明は、この行の各画素の選択されたテクスチャへの切替について精確な制御を保証する。この方法は各行に対しても同じく適用される。
【００７９】
平均二次電圧は、双安定スクリーン全体がアドレッシングされ終わった時、またはこの同じスクリーンでリフレッシュを必要とする部分がアドレッシングされ終わった時、零となる。
【００８０】
本発明の実施形態によるのは、以下の通りである。
- 固定の平均電圧の値を計算するための時刻境界線の選択は任意である。
- 画素の切替前のディスプレイ装置の各画素で見られる平均二次電圧Ｖｒｍｓａｃは、イメージデータとデータから独立したイメージを表す列アドレッシング信号により与えられた値を超えて調整できる。
- Ｖｒｍｓａｃの等化信号は、ディスプレイの列信号を経由して、または行信号と列信号の組合せを経由してさえも、印加できる。
- 本発明の実施形態の本質は、各行の時刻に於ける電圧Ｖｒｍｓａｃの等化信号を付加することにある。例えばこの等化信号は、行の励起時刻中に、とりわけ行励起信号の始点時刻に印加される。
- 電圧Ｖｒｍｓａｃの等化信号が列信号経由で印加される場合、イメージ内で再生成されるべき灰色レベル「ｇ」の各々に対して、カップル（列電圧Ｖｃｇ／列パルス期間Ｔｃｇ）は一般にイメージデータを表すように定義され、相補カップル（ＲＭＳ等化電圧Ｖｃｏｍｐｇ／ＲＭＳ等化期間Ｔｃｏｍｐｇ）は一般に、電圧Ｖｒｍｓａｃをディスプレイ全体に共通な値、Ｖｒｍｓａｃ＊と記述、に調整するように定義されよう。
- これらのＲＭＳ等化電圧の値とＲＭＳ等化信号期間の値は従って、必要なＶｒｍｓａｃ＊の値に関連付けて各灰色レベルに対して調整される。
ＲＭＳ等化信号は例えば、電圧Ｖｃｏｍｐを一定に保ったまま期間Ｔｃｏｍｐｇを調整することにより、または期間Ｔｃｏｍｐを一定に保ったまま電圧Ｖｃｏｍｐｇを調整することにより、全ての灰色レベル「ｇ」について計算できることになる。
- ＶｃｏｍｐｇとＴｃｏｍｐｇの両方を変化させるように、あるいは行電極の全てまたは一部に印加される電圧の値を変化させるように、またはこれらの異なる可能性の組合せで変化させるように選ぶこともまた可能であろう。
- 等化値Ｖｒｍｓａｃ＊は、１Ｖ以上か、または１Ｖに等しい。
- 本発明のもう一つの実施形態の本質は、ｐ＞１の時、ｐ行毎に電圧Ｖｒｍｓａｃの等化信号を付加することにある。
【００８１】
例えば等化信号は、問題の行（ｐ行毎に１行）の励起時間中に、例えば行励起信号の始点に於いて、印加される。
【００８２】
列信号を経由してのＶｒｍｓａｃ等化信号は、スクリーンの物理的行がアドレッシングされていない時でも、いわゆる「仮想」行のアドレッシング期間中に実行することができる。
- 行の励起信号は双極性であり、画素で見られる平均電圧は液晶の電気化学的損傷を防ぐオーダーに制限されており、そして等化信号は行励起信号の最初の極性の間に印加される。
【００８３】
本発明は、画素切替前の双安定ディスプレイの各画素に印加される平均二次値が、一定温度に於いて定数値になるよう制御することを提示している。本発明は全体として、標準のディスプレイ（例えば、ＴＮとＳＴＮ）に用いられる技術とは異なる。標準のディスプレイでは、平均二次電圧の平方根は選択された行に印加される電位差をやみくもに考慮しなければならない。更に、標準のディスプレイでは、画素の端子の一定平均二次電圧は、問題の画素に於いて常に同一であると言う状態を得るまでに達する。
【００８４】
本発明の長所について述べる。
画素の切替前にディスプレイ装置の画素の各々に印加される平均二次電圧の平方根を規制すると言う第一の長所は、イメージの一様性に於ける明白な改良である。一つの同一の列にある画素毎の電圧Ｖｒｍｓａｃの変動に基づく切替閾値の変動は全て、実際に制御される。
【００８５】
本発明の更なる長所は、ある行のアドレッシング時間は灰色レベルの精確な再生成を得るために延長される必要がない、と言うことである。
【００８６】
本発明の更なる長所は、実現が簡単なことである。実際、画素の切替前にディスプレイ装置の画素の各々で見られる平均二次電圧の平方根を規制するために、付加のイメージメモリは必要ないし、前の行についてのイメージ情報や前のフィールドについてのイメージ情報を考慮する必要もない。
【００８７】
本発明の更なる長所は、電圧Ｖｒｍｓａｃを規制することで、ディスプレイのその他の変動パラメータにより発生する動作点の非一様性を修正するのが可能になることである。
【００８８】
本発明はこのように、一般的に言えば、次のことに関する。電界を印加することなく二つの安定したテクスチャを提供する双安定ネマチック液晶マトリクスのためのアドレッシング方法、その間に液晶が置かれる二つの基板を含むこのスクリーン、電極をアドレッシングする行を含む第一の基板と電極をアドレッシングする列を含む第二の基板、受動型多重化タイプの画素のアドレッシング、列が各行の励起時間中に同時にアドレッシングされる間に一行毎にアドレッシングされる行、および
【００８９】
画素の切替時刻に対応する画素のレベルで基板間に印加される電気的切替電圧によりコマンドされ一つの状態からもう一つの状態へと切替える各画素の切替。
【００９０】
本発明による方法は、イメージディスプレイのコマンドが始まってから切替に即座に先立つ瞬間までのこの電圧の平均時間値は、好ましくは平均二次値は、ディスプレイされるべき情報の既定で独立し、イメージの画素全てについて同一である値を与えるように、基板間に印加される電気的電圧が各画素について選択されることに特徴がある。
【００９１】
一つの実施形態に於いて、平均電気的電圧は、問題の平均電圧に最大の寄与をする一様な灰色レベルのディスプレイにより得ることのできる最大平均電気的電圧に少なくとも等しい。
【００９２】
一つの実施形態に於いて、平均電圧の既定値を得るために、少なくとも一つの等化パルスが切替の必要な画素に対応する列に印加される。
【００９３】
この場合、一つの実施形態によれば、各行に於いて平均電圧の同じ既定値を得るために、各行には少なくとも一つの等化パルスが供給される。
【００９４】
一つの実施形態によれば、対応する画素の行の励起中にこの画素に対応する列に、前記の少なくとも一つの等化パルスが印加される。
【００９５】
一つの実施形態によれば、各画素に於いて必要な灰色レベルを得るために、画素、少なくとも一つの等化パルスに先行される必要なテクスチャに対する選択パルス、前記の選択パルス、および平均が既定値の平均電圧に対応するような電圧を持つ少なくとも一つの等化パルス、に対応する列に等化パルスが印加される。この場合、前記の等化パルスは、例えば、切替えられるべき画素の行の励起中に、とりわけ切替えられるべき画素の行の励起の始まり中、に印加される。
【００９６】
一つの実施形態によれば、行のための励起信号は異なる極性を持つ二つの引き続く部分を提供し、そして等化信号はこの励起信号の最初の部分の期間に印加される。
【００９７】
一つの実施形態に於いて、平均電圧に対する前記の既定値を得るために、前記の少なくとも一つの等化パルスが、対応する画素の行に先立つ行励起中に該当画素に対応する列に印加される。例えば等化パルスは、ｐの行、ｐは１より大きい既定数、の励起中に印加される。
【００９８】
一つの実施形態に於いて、平均電圧の前記の既定値を得るために、前記の少なくとも一つの等化パルスは二つの連続した行の励起信号の間に印加されるが、この等化パルスは従って行励起信号のない時に印加される。例えば等化パルスは、既定数ｐの行を分離する期間に対応する期間に従って印加される。
【００９９】
一つの実施形態に於いて、平均電圧の前記の既定値を得るために、少なくとも一つの等化パルスが、第一の行の励起信号に先立って、該当の列に印加される。
【０１００】
一つの実施形態に於いて、各画素の電圧に必要な平均値は、この画素の切替の直前に、前に印加された等化パルスの振幅および/または期間を選ぶことによって得られる。
【０１０１】
一つの実施形態に於いて、各イメージの多重化モードでのディスプレイに先立って、全ての画素に同一の状態、つまり同一のテクスチャを与えるような全ての画素に信号が印加される。
【０１０２】
一つの実施形態に於いて、既定数の画素を含むイメージ部分を変更するために、この既定数の画素は等化パルスに支配される。
【０１０３】
一つの実施形態に於いて、液晶の双安定テクスチャのそれぞれのねじれは、プラス１８０°またはマイナス１８０°だけ大体異なる。例えば、第一のテクスチャは一様またはわずかだけねじれている。
【０１０４】
本発明は、以上で定義したアドレッシング方法を用い、そして双安定ネマチック液晶マトリクススクリーンを含むディスプレイ装置に関する。このスクリーンはその間に液晶が置かれる二つの基板を含み、第一の基板は行アドレッシング電極を提供し、そして第二の基板は列アドレッシング電極を含む。
【発明を実施するための最良の形態】
【０１０５】
本発明のその他の特徴、目的および長所は、以下の詳細な記述および添付の図面から明白になるはずである。これらは特定・制限・限定をするものではなく、例として提供されている。図面は以下の通りである。
【０１０６】
変形1：固定Ｖｃｏｍｐの場合、Ｖｒｍｓａｃ＊＝Ｖｒｍｓａｃ（ｍａｘ）値のディスプレイの画素で見られる電圧Ｖｒｍｓａｃの等化の例について述べる。
Ｖｒｍｓａｃ（ｍａｘ）は、電圧Ｖｒｍｓａｃに最大の寄与をする灰色レベルのディスプレイが得られるＶｒｍｓａｃの最大電圧であるとして定義される。
【０１０７】
この例で、ディスプレイの画素の各々で見られる電圧Ｖｒｍｓａｃ＊は、各灰色レベルに適切な等化信号を付加することによりＶｒｍｓａｃ（ｍａｘ）に等しく保持される。
【０１０８】
この変形に基づき電圧Ｖｒｍｓａｃの等化を実行する信号の例が図１７ａと図１７ｂに示されている。
【０１０９】
この例に於いて、灰色レベル「ｈ」が最初に決定されるべきであり、この灰色レベル「ｈ」に対するパラメータＶｃｈとｔｃｈは電圧Ｖｒｍｓａｃに最大の寄与をし、次の式（１０）のようにＶｒｍｓａｃ（ｍａｘ）を決定する。
【０１１０】
［式１０］
2009532731.tif 000009
従って、この例で、Ｖｒｍｓａｃ＊の等化は、各行に於いて次の式（１０ａ）のように実行される。
【０１１１】
［式１０ａ］
2009532731.tif 000010
各灰色レベル「ｇ」に対してそうするために、印加されるべき等化信号の期間は、Ｖｃｏｍｐが補正電圧または等化電圧である時、固定のＶｃｏｍｐに関連付けて次の式（１１）により計算される。
【０１１２】
［式１１］
2009532731.tif 000011
Ｖｃｏｍｐ電圧は、全ての灰色レベルに対して電圧Ｖｒｍｓａｃの完全な等化を可能にする全ての値に等しいように選択できよう。
【０１１３】
従って、各灰色レベルに対応する列信号によりもたらされる合計矩形電圧Ｖｒｍｓａｃへの寄与分、Ｖｒｍｓｇ２と記述、は次の式（１２）のように定数となる。
【０１１４】
［式１２］
2009532731.tif 000012
【０１１５】
ディスプレイの列に印加される信号は従って、各行について、二つの部分から成る。一つはディスプレイされるべき灰色レベルを選択するために用いられる「ユースフル」部分、およびディスプレイ装置全体を通して電圧Ｖｒｍｓａｃの値を一様にするための電圧Ｖｒｍｓａｃの等化部分である。
【０１１６】
列信号のこれらの二つの部分は、ひとえにディスプレイされるべき灰色レベルに左右される。これらの二つの部分は、ディスプレイの画素の位置、または問題の画素の外側でディスプレイされるべきイメージのコンテンツからは独立している。
【０１１７】
図１７ａのダイアグラムに於いて部分Ａは、時刻ｔに関係する行電圧の変化を示し、部分Ｂは灰色レベル「ｈ」に対するＶｒｍｓｈ＝Ｖｒｍｓａｃ（ｍａｘ）の行１に対する列電圧Ｖｃｏｌを示す。部分Ｃと部分Ｄで、等化パルス８２２と８４３は、灰色レベル「ｓ」と「ｔ」のためにそれぞれ示されており、列パルス８６２に対しては灰色レベル「ｓ」を与え、列パルス８６３に対しては灰色レベル「ｔ」を与えるような列パルス８６２と８６３がそれぞれ示されている。行１に関係する部分Ｂに於いて、レベル「ｈ」に対する等化パルスは存在しないことに注目できる。
【０１１８】
図１７ａのこのダイアグラムに於いて、部分Ｅは、行３の画素で見られる信号を最終的に示している。この信号は、Ｖｌｉｇｎｅ−行３Ｖｃｏｌｏｎｎｅに等しい。
【０１１９】
図１７ｂで表されている変化は、図１７ａで表されている変化と類似しているが、図１７ｂの変化は、行信号励起が図１７ｂの部分Ａに示されるように双極性である、と言う点で異なっている。他の部分Ｂ、Ｃ、Ｄ、Ｅは、図１７ａの同じ参照記号の付いた部分に対応している。従って、灰色レベル、それぞれ「s」と「t」を与えるためのパルス８６２および８６３と同様に等化パルス８４２および８４３に対しての定めが成立する。
【０１２０】
表（1）の例に於いて、Ｖｒｍｓａｃ（ｍａｘ）は１．５Ｖに等しく、灰色レベル０または７について得られる。Ｖｃｏｍｐ＝３Ｖと固定することにより、式（１１）は次の表（１）で与えられる各灰色レベル「ｇ」に対するＴｃｏｍｐｇを計算するために用いられる。
【０１２１】
灰色レベルｇを得るために列に印加されるべき電圧Ｖｃｇは、実験的に決定される。
【０１２２】
2009532731.tif 000013
【０１２３】
電圧Ｖｒｍｓａｃの等化のための列パルスパラメータの選択について述べる。
各行時刻に於ける列等化パルスの挿入について述べる。
第一のオプションとして、Ｖｒｍｓａｃのための列等化パルスは、各行時刻に於いて挿入される。
Ｖｒｍｓａｃのための列等化パルスの位置は、イメージデータを表す選択信号に重ならないと言う条件で、時刻行中のいかなる点に於いても選択できよう。等化列信号は、図１７ａと図１７ｂに示すように、行励起信号の始点近辺で印加される。
【０１２４】
好ましくは、等化列信号は、行間挿入時間が許すならば、行スペース時刻ＴＬの期間中に、またはアンカリングブレイクフェーズ（Ｖ１Ｌ、Ｔ１）の間の行時刻の始点に、位置することになる。
【０１２５】
電圧Ｖｃｏｍｐ（またはもっと一般的には、各灰色レベルに対するＶｃｏｍｐｇ）は、例えば、列ドライバ（これはＶｄｒｉｖｅｒ ｍａｘと呼ばれることになる）により認証される最大電圧に等しく選択できよう。
それにもかかわらず、Ｖｃｏｍｐに基づく列信号は、列信号の位置にも依るが、アドレッシング専用信号を妨害する場合もあろう。列信号がアンカリングブレイクフェーズ（Ｖ１Ｌ、Ｔ１）の間の行信号の始点に位置するのがこの場合である。電圧Ｖｃｏｍｐが列に存在する場合、液晶はＶｌｉｇｎｅとＶｃｏｍｐ間の差に等しい全体電圧に支配される、と言うことが実際に分かる。
【０１２６】
図１７ａと図１７ｂの場合、行３の画素に印加される電圧が信号Ｖｃｏｍｐの期間を通して（Ｖ１Ｌ−Ｖｃｏｍｐ）に等しいのは明白である。
選択信号（アンカリングブレイク）の特性は、従って、変更される。
有利なことに、行電圧の極性に反対の信号Ｖｃｏｍｐに対する電圧極性は、列信号（Ｖｃｏｍｐｇ，Ｔｃｏｍｐｇ）の存在する間は、画素で見られる合計絶対電圧がＶ１Ｌで表されるアンカリングブレイク電圧より大となるように、選択できよう。
【０１２７】
図１７ａと図１７ｂの一つの変形（示されてはいない）に於いて、負極性の補正信号が選択され、従って行３の画素で見られる全体電圧の取得を、次の式（１３）のように可能にする。
【０１２８】
［式１３］
2009532731.tif 000014
ここで、｜Ｖｃｏｍｐ｜はＶｃｏｍｐの絶対値である。
低Ｖｃｏｍｐ値はまた、アドレッシング専用信号への妨害を最小にするようにも選択できよう。低Ｖｃｏｍｐ値を選択すればまた、より大きなＴｃｏｍｐｇ（式（１１））に必要な時間ピッチを得ることが可能になり、これにより列ドライバの電子的制御の実現が容易になる。
【０１２９】
ある場合には、液晶内部の電荷移動の影響を制限し、従ってディスプレイの寿命スパンを増加させるために、Ｖｒｍｓａｃ等化信号の極性を変更するように選ぶことができよう。この実施形態は、高速でディスプレイする場合、例えばビデオをディスプレイする場合に、特に有利となる。Ｖｒｍｓａｃの列等化パルス用の極性を変更するモードは、従来技術による各フィールドに於いて、各行に於いて、またはいかなる時間ピリオドに基づいても、選択できよう。
【０１３０】
更に、行の信号励起は、画素で見られる平均電圧を制限するような方法で双極性にでき、これは液晶で起る電気化学的損傷を防ぐことになり、そして等化信号は、図１７ｂに示されるように、行信号励起の第一の極性の期間で印加される。第一の極性用のフォーマットは図１７ｂに示されるようなフォーマットに制限されるわけではなく、例えば二つのレベルが付いたフォーマットもまた可能である。
【０１３１】
図１８ａと図１８ｂは、１６０×１６０画素のディスプレイ上のＶｒｍｓａｃ＊＝Ｖｒｍｓａｃ（ｍａｘ）によるＶｒｍｓａｃ等化の創成の一例を示す。画素の次元は、前に記述したプロトタイプの次元に同じである。
以下の信号が用いられている。
行信号：
Ｖ１Ｌ＝Ｖ２Ｌ＝１８Ｖ
Ｔ１＝Ｔ２＝５００μｓ
ＴＬ＝８０μｓ
列信号：
Ｔ（薄いテクスチャ）提供信号：
Ｖｃ１＝２Ｖ；Ｔｃ１＝３００μｓ；Ｖｒｍｓａｃ１＝１．０５Ｖ
Ｕ（濃いテクスチャ）提供信号：
Ｖｃ２＝５Ｖ；Ｔｃ２＝１８０μｓ；Ｖｒｍｓａｃ２＝２．０４Ｖ
テクスチャＴ用のＲＭＳ等化提供信号：
Ｖｃｏｍｐ１＝５Ｖ；Ｔｃｏｍｐ１＝１３０μｓ
この目的は、薄い背景（テクスチャＴ）の上に、濃い縞模様（テクスチャＵ）を含むイメージを刻むことである。
【０１３２】
図１８ａと図１８ｂの矢印Ｄは、スイープの方向に相当する。
図１８ａは、電圧Ｖｒｍｓａｃの等化が作動しない場合に得られるイメージを示し、テクスチャＴへの切替が完全でないことが見て取れる。理論的にはＴ（薄い）が１００％でなければならない全ての行は、テクスチャＵが非零で可変比を呈し、少し濃い縞模様の形になっている。
図１８ｂは、本発明による電圧Ｖｒｍｓａｃの等化が作動した場合に得られるイメージを示す。次のように選択されることになる。
Ｖｒｍｓａｃ＊＝Ｖｒｍａｓｃ（ｍａｘ）＝Ｖｒｍｓａｃ２＝２．０４Ｖ
Ｔを発生する列信号に、振幅Ｖｃｏｍｐ＝５Ｖと期間Ｔｃｏｍｐ１＝１３０μsのＲＭＳ等化列パルスが付加される。ディスプレイの画素の全てで見られる電圧Ｖｒｍｓａｃは、従って２．０４Ｖに等しい。薄くなければならない行は全て、Ｔが正確に１００％であり、それ以外の濃い部分はＵで目立たない。
【０１３３】
ｐ行毎の列等化パルスの挿入について述べる。
第二のオプションとして、列等化パルスがｐ行毎に挿入される。
図１８−１は、本オプションによるＶｒｍｓａｃの等化の実施を示す。この例では、ｐ＝４が選択されることになる。行ｎ、ｎ＋１、ｎ＋２のアドレッシング中には何も挿入されず、従って等化信号は行ｎ＋３の、そして最後の行までの、アドレッシング中の列信号に挿入される。この図１８−１の下部のダイアグラムに於いて、パルス９２と９４は電圧Ｖｒｍｓａｃ用の補正列パルスである。
【０１３４】
明らかに、第一のオプションに比較して、等化電圧パラメータは異なっており、理由は列電圧の寄与分に於けるパラメータ計算係数がｐ行についてのものであり、一行についてのものではないからである。
【０１３５】
仮想行の列等化パルスの挿入について述べる。
前述の第一のオプションは、行選択信号の印加に先立って画素に印加される平均二次電圧の等化を可能にする。それは、列上のパルスが「ユースフル」パルス（イメージ情報）を妨害しないような瞬間に列に付加されたパルスの周りを回転する。この技術は、行アドレッシングの期間がテクスチャ選択用の列信号の期間に匹敵する場合、複雑になる。この場合、等化パルスの作用に選択パルスの作用を重畳させないのは不可能である。
【０１３６】
第三のオプションは、Ｖｒｍｓａｃ等化電圧を列に印加するために、そしてこの行の周期の間は他の行の選択電圧を印加せずに、一行のためのアドレッシング時間を用いることである。
この技術は結局、ｐ＞１の時、ｐの物理的行の各ブロックのために「仮想」行を（等化電圧により）アドレッシングすると言うことになる。
図１８−２は、ｐ＝４の時、仮想行の使用を推奨するような方法を示す。物理的４行毎に、列電圧を経由しての等化９２１、９４１は、仮想行のアドレッシング期間中に実行される。この図１８−２に於いて、行Ｌｎ＋３とＬｎ＋７は仮想行である。
【０１３７】
この実施形態の長所は、この実施形態が、切替信号の前に、行周期が選択パルス期間と等化パルス期間の合計より小さい場合に於いてさえ、画素に印加される電圧のＶｒｍｓａｃ値の等化を可能な状態にもする、と言うことである。
【０１３８】
この実施形態の欠点は、この実施形態は、一行のためのリフレッシュ時間とブロック行数ｐをスクリーンの行の総数で割った商に比例する期間だけ、スクリーン全体に対するリフレッシュ時間をのばしてしまう、と言うことである。
【０１３９】
ディスプレイの第一行の励起の前に印加されるプリ‐パルスの使用は、部分的にこの方法に基づく、と言うことに注目できる。
【０１４０】
変形２：固定Ｔｃｏｍｐの場合、Ｖｒｍｓａｃ＊＝Ｖｒｍｓａｃ（ｍａｘ）値のディスプレイの画素で見られる電圧Ｖｒｍｓａｃの等化の例について述べる。
電圧Ｖｒｍｓａｃの等化の一実施形態に於いて、Ｔｃｏｍｐを一定値に固定し、従って各灰色レベル「ｇ」に対して、次の式（１４）により、固定ＴｃｏｍｐとＶｒｍｓａｃ＊＝Ｖｒｍｓａｃ（ｍａｘ）に関連付けて、印加されるべき等化信号の電圧Ｖｃｏｍｐｇを計算するように選択できよう。
【０１４１】
［式１４］
2009532731.tif 000015
Ｔｃｏｍｐの選択に関する考慮は、変形１で開示されている考慮に同じである。
従って、灰色レベルの各々に対応する列信号によってもたらされる合計電圧Ｖｒｍｓａｃへの寄与分は、次の式（１５）のように定数となる。
【０１４２】
［式１５］
2009532731.tif 000016
【０１４３】
この実施形態は、列ドライバ管理の簡単化した制御として、より適切な場合がある。
この方法は、前述の各種オプション、つまり行毎の、ｐ行毎の、または仮想行毎の等化の挿入、と互換性がある。
【０１４４】
変形３：固定Ｔｃｏｍｐの場合、Ｖｒｍｓａｃ＊＞Ｖｒｍｓａｃ（ｍａｘ）値のディスプレイの画素で見られる電圧Ｖｒｍｓａｃの調整について述べる。
変形１と変形２の例に於いて、使用されるＶｒｍｓａｃ＊の選択値は、イメージデータに存在する最大値である。この値は、もっと高い電圧Ｖｒｍｓａｃ＊に調整できる。この手順の長所は、ディスプレイの品質を最適化するように、ＴからＵへの切替閾値の位置を制御することにある。
上の例を用いて、従って次の式（１６）が得られよう。
【０１４５】
［式１６］
2009532731.tif 000017
ここで、Ｖｒｍｓ０はＶｒｍｓａｃ＊を調整するために自由に既に選択された値である。
残りの計算は従って、固定Ｖｃｏｍｐに於ける調整の場合は式（１１）により与えられる計算に、または固定Ｔｃｏｍｐに於ける調整の場合は式（１４）により与えられる計算に同じである。
この方法は、前述の各種の異なるオプション、つまり行毎の、ｐ行毎の、または仮想行毎の等化の挿入、と互換性がある。
【０１４６】
変形４：アドレッシングされる第一行の画素で見られるＲＭＳ電圧の等化について述べる。
本発明のこの変形では、スクリーンの第一行の励起の前に、t「仮想」行に対応して列パルスを付加することが提案されている。この実施形態は、ディスプレイの第一行で見られることになる電圧の調整を可能にする。この実施形態は、上述のＲＭＳ電圧の等化原理を補完するために、またはＲＭＳ電圧の等化原理から独立した状態にするために、用いることができよう。
【０１４７】
実際、イメージのディスプレイが起動する場合、スクリーンの第一行では切替信号に先立つ電圧は零であり、ＲＭＳの等化が用いられる場合でさえそうである。
この現象は、イメージの始点に於ける灰色レベルの乱れと非一様性に繋がる。
実験的に、この現象はイメージディスプレイの始点の多数の行に跨ることが既に知られている。
従って、イメージのスイープの効果的な起動の前にＲＭＳ電圧の値を安定させると言う観点から、列プリ‐パルスを付加してＲＭＳの等化原理を拡張することを提案する。
【０１４８】
図１９に示す第一の実施形態に於いて、列プリ‐パルスは、Ｔｌｉｇｎｅに等しい周期により、イメージの第一行の前の仮想行に対応するように時刻分配パルスを持っている。第一行の値に同一の値、または所要イメージ品質に適切であろう全ての他の値は、これらの仮想行の期間中に印加される列信号のための電圧値および時刻値として用いることができよう。
【０１４９】
第二の実施形態に於いて、仮想行は、所要電圧値にとって適切な期間と電圧の単一列プリ‐パルスで置き換えることができよう。
例えば、第一行に於いて１ボルトの電圧を得るためには、２ボルトに等しい電圧、期間１００μs、および３００μsだけのスペースにより、１０個から５０個の間の列パルスを前記の第一行のアドレッシングの前に送出できよう。図１９の下部のダイアグラムに於いて、６個の列プリ‐パルスから成る９６は、ディスプレイの始まる前に既に現れている。参照記号９８はディスプレイの始点に相当する。
数ミリセカンドの間、列に１ボルトのＤＣ電圧を印加することによっても、同一のＲＭＳ電圧の効果を得られよう。
【０１５０】
図２０は、上述のような１６０行×１６０列のディスプレイに対するディスプレイの始点についての結果を示す。
使用される信号は、図１８の信号と同様な信号である。参照記号１００は、行ディスプレイの始点に相当する。
図２０ａに於いて、ディスプレイの第一行は、等化信号を受信しない。期待されたような１００％Ｔのテクスチャは示さず、非零割合のパラサイトテクスチャＵ（濃い）を含むことが見て取れる。
図２０ｂに於いて、ディスプレイの第一行は、１０個の列プリ‐パルスから成る等化信号を受信する。パラサイトテクスチャＵの減少を見て取れる。
図２０ｃに於いて、ディスプレイの第一行は、２０個の列プリ‐パルスから成る等化信号を受信する。パラサイトテクスチャＵは、既に仮想的に零になっている。
従って、１０個から２０個のＲＭＳ等化プリ‐パルスをディスプレイの始まりの前に付加することにより、ディスプレイの第一行上で観測される乱れを効果的に防げる、と言うことが見て取れる。
【０１５１】
ディスプレイの始まりの前のＲＭＳ等化プリ‐パルスの付加は、行電極を経由してもまた実行できよう。例えば、ディスプレイの第一行は、イメージスイープを起動する前にＲＭＳ等化信号を選択的マナーで受信することができよう。
【０１５２】
変形５：部分的イメージリフレッシュの場合について述べる。
スイープ起動前のＲＭＳ等化原理は、部分的イメージリフレッシュの場合に拡張することができる。
イメージの一部だけが変更を必要とする場合、行ＮからＮ＋Ｐと列ＭからＭ＋Ｋの交点に位置するＰ×Ｋ画素のグループは、前述のようにＲＭＳ等化電圧に関係するＰ×Ｋ画素を支配すると決定できよう。上の場合のように、これらのＲＭＳ等化信号は、列電極を経由して、または行電極と列電極の両方を用いて、のいずれかで印加できよう。
【０１５３】
この方法は、前述の各種の異なるオプション、つまり行毎の、ｐ行毎の、または仮想行毎の等化の挿入、と互換性がある。
【０１５４】
変形６：ディスプレイの他の特性に基づく動作点の非一様性を補正するためのＲＭＳ電圧の規制の使用について述べる。
ＢｉＮｅｍ型ディスプレイの左動作点と右動作点のローカル値は、例えば、ディポジティングパラメータまたはブラッシングパラメータの不良制御による非一様なアンカリング層の場合、画素毎に異なる可能性がある。このローカル値はまた、セルギャップ内の変動（例えば、分子による）によっても影響を受ける可能性がある。
従って、一定のディスプレイに固有のこれらの非一様性に対して補正するために、ＲＭＳ電圧規制信号を用いるのは適切であろう。
【０１５５】
図２１の例に於いて、変形１に基づき図１８に示された型のディスプレイは、変形1で述べたようなRMS電圧の補正（Ｖｒｍｓａｃ＊＝２．０４Ｖ）を用いて、一様な灰色レベル「ｇ」をディスプレイすることが必要であると考えられる。
それにもかかわらずディスプレイは、要求条件以下に低下するテクスチャＴの品質を持つ画素に対応して、もっと濃いゾーン（ゾーンＡと呼ばれる）を持っている。
このゾーンは従って、図２２に示すように、スクリーンの残りの部分の電圧より低い電圧Ｖｒｍｓａｃ＊＝２．０４ＶによるＴ→Ｕ切替閾値を与える。この非一様性は、ディスプレイの製造パラメータの不良制御による可能性がある。
【０１５６】
この非一様性を正すための解決策は、従って、本発明によるＲＭＳ電圧規制を用いての、ゾーンＡの画素で見られるＲＭＳ電圧ＶｒｍｓａｃＡ*の修正（この例の場合、ＶｒｍｓａｃＡ*＞Ｖｒｍｓａｃ＊が必要であろう）にある可能性があろう。この本発明によるRMS電圧規制は、ゾーンＡの画素のための切替閾値を、ディスプレイの残りの部分の電圧値や列時間値と互換性のある電圧値と列時間値に向けて進展させると言うような方法である（図２２参照）。
【０１５７】
図２２のダイアグラムに於いて、列電圧Ｖｃは横座標にあり、テクスチャＴの割合は縦座標に既に記入されている。曲線１１０はＶｒｍｓａｃ＊＝２．０４Ｖで等化されたＲＭＳ電圧のディスプレイについての電気光学的応答曲線であり、曲線１１２はＶｒｍｓａｃ＊＝２．０４Ｖで等化されたＲＭＳ電圧のゾーンＡについての電気光学的応答曲線であり、そして曲線１１４はＶｒｍｓａｃ＊＝２．１Ｖで等化されたＲＭＳ電圧のゾーンＡについての電気光学的応答曲線である。縦座標に於いて、参照記号１１６はゾーンＡの灰色レベルを示すために既に用いられており、参照記号１１８は必要な灰色レベル「g」を示すために既に用いられている。
【０１５８】
ディスプレイの画素で見られるＲＭＳ電圧は、同じ列に位置する前の行の画素をアドレッシングするのに既に用いられている列信号に左右される。一般に、画素の切替時刻に画素で見られるＲＭＳ電圧を評価するためには、約１０行から約２０行の間の前の行を考慮に入れる必要がある。
【０１５９】
本発明の手段を用いての、ＶｒｍｓａｃＡ*≠Ｖｒｍｓａｃ＊（Ｖｒｍｓｃ＊はディスプレイの画素の残りの部分に対する本発明による等化ＲＭＳ電圧である）のようなディスプレイの一定のゾーンＡに於けるＲＭＳ電圧ＶｒｍｓａｃＡ*の規制は、Ｖｒｍｓａｃ＊からＶｒｍｓａｃＡ*に向けてのＲＭＳ電圧の更なる変形を用いて、ディスプレイの連続性と言う形で実現できよう。
好ましくは、しかしながら、これは仮想行を導入することにより実現されることになる。このようにしてディスプレイ全体を通しての切替閾値の精確な制御が、イメージリフレッシュ時間をわずかでも延長しながら、可能となっている。
【図面の簡単な説明】
【０１６０】
【図１】ＢｉＮｅｍタイプのディスプレイに対する動作原理を示した図である。
【図２】電界に突然の遮断があった場合のセル内の流体力学的流れの様子を示した図である。
【図３】従来技術による４行×４列のＢｉＮｅｍディスプレイを示した図である。
【図４】一つの同じ行の画素の同時切替用の制御信号を示した図である。
【図５】ＢｉＮｅｍスクリーンを多重化するのに用いられる信号を示した図である。
【図６】従来技術により灰色レベルを創成するための原理を示した図である。
【図７】アドレッシング化列電圧Ｖｃに関連する従来技術による１６０×４８０ディスプレイの画素の光学的状態を示した図である。
【図８】従来技術による「カーテン効果」による灰色レベルの創成のための列信号パラメータの変調の例を示した図である。
【図９】ＢｉＮｅｍディスプレイに対する電気光学的曲線の例を示した図である。
【図１０】列電圧の振幅の変調によりＢｉＮｅｍディスプレイに対する電気光学的曲線に沿って灰色レベルを得るための原理を示した図である。
【図１１】ＢｉＮｅｍディスプレイの多重化モードに於ける画素の切替を示した図である。
【図１２】１６×１６プロトタイプの列と行４に印加される信号を示した図である。
【図１３】図１２の信号を用いることによる、行４の切替に際しての電圧Ｖｒｍｓａｃの影響を示した図である。
【図１４】多重化タイプのスイープのために用いられる信号を示した図である。
【図１５】図１４に示した信号を用いる多重化タイプのスイープ期間中の、Ｖｃ１−４の三つの値に対する、行５の切替に際しての電圧Ｖｒｍｓａｃの影響を示した図である。
【図１６】画素で見られる電圧Ｖｒｍｓａｃに関連するＴ-＞Ｕ切替閾値の進展を示した図である。
【図１７ａ】本発明の一つの実施形態に基づき電圧Ｖｒｍｓａｃの等化を実行する際のアドレッシングダイアグラムの例を示すが、この際、列等化パルスは行毎に挿入された図である。
【図１７ｂ】本発明の一つの実施形態に基づき電圧Ｖｒｍｓａｃの等化を実行する際のアドレッシングダイアグラムの例を示すが、この際、列等化パルスは行毎に挿入され、行の励起信号は双極性であることを示した図である。
【図１８】多重化モードのＢｉＮｅｍ１６０×１６０ディスプレイに於いて、本発明の一つの実施形態に基づき電圧Ｖｒｍｓａｃの等化を実行する際の例を示した図である。
【図１８−１】列等化パルスがｐ＝４の時ｐ行毎に挿入される、本発明のもう一つの実施形態に基づき電圧Ｖｒｍｓａｃの等化を実行する際のアドレッシングダイアグラムの例を示した図である。
【図１８−２】列等化パルスが三つの物理的行毎に一つの仮想行の時この仮想行毎に挿入される、本発明の別の更なる実施形態に基づき電圧Ｖｒｍｓａｃの等化を実行する際のアドレッシングダイアグラムの例を示した図である。
【図１９】スイープされる第一行の前に仮想行プリ‐パルスと列プリ‐パルスを付加することにより、本発明に基づく電圧Ｖｒｍｓａｃの等化を実行する際の例を示した図である。
【図２０】本発明に基づく電圧Ｖｒｍｓａｃの等化を実行した際の結果を示す。
【図２１】Ｖｒｍｓａｃの等化からは独立した灰色レベルの非一様性の例を示した図である。
【図２２】本発明によるゾーンＡに於ける電圧Ｖｒｍｓａｃの増加の影響を示した図である。
【図１】
2009532731.tif 000018
【図２】
2009532731.tif 000019
【図３】
2009532731.tif 000020
【図４】
2009532731.tif 000021
【図５】
2009532731.tif 000022
【図６】
2009532731.tif 000023
【図７】
2009532731.tif 000024
【図８】
2009532731.tif 000025
【図９】
2009532731.tif 000026
【図１０】
2009532731.tif 000027
【図１１】
2009532731.tif 000028
【図１２】
2009532731.tif 000029
【図１３】
2009532731.tif 000030
【図１４】
2009532731.tif 000031
【図１５】
2009532731.tif 000032
【図１６】
2009532731.tif 000033
【図１７ａ】
2009532731.tif 000034
【図１７ｂ】
2009532731.tif 000035
【図１８】
2009532731.tif 000036
【図１８−１】
2009532731.tif 000037
【図１８−２】
2009532731.tif 000038
【図１９】
2009532731.tif 000039
【図２０】
2009532731.tif 000040
【図２１】
2009532731.tif 000041
【図２２】
2009532731.tif 000042
【国際調査報告】
2009532731.tif 000043
2009532731.tif 000044
2009532731.tif 000045
2009532731.tif 000046