(57)【要約】トランスポンダ（３，９３）用の半導体チップ（１，９１）は、表面（５）を有するチップ基板（４）と、この表面（５）上に配置したチップ端子部（６，７）と、表面（５）を覆い、またチップ端子（６，７）を完全に覆う表面安定化層（２２）とを、これにより、アンテナ端子部（２４，２５）を有するアンテナ（２，３０）を、チップ端子部（６，７）の上方でチップ（１，９１）に取り付けることができ、その結果、チップ（６，７）、パッシベーション層（２２）およびアンテナ端子部（２４，２５）が第１キャパシタを形成する。
2009540418.tif 000002
【特許請求の範囲】
【請求項１】
トランスポンダ用の半導体チップにおいて、
表面を有するチップ基板と、
前記表面上に配置したチップ端子と、
前記表面を覆い、さらに前記チップ端子を完全に覆う表面安定化層と、
を備え、これにより、アンテナ端子を有するアンテナを、前記チップ端子上で前記チップに取り付けることができ、したがって、前記チップ端子、前記表面安定化層および前記アンテナ端子が第１キャパシタをなすようにしたことを特徴とするトランスポンダ用の半導体チップ。
【請求項２】
請求項１に記載のチップにおいて、前記アンテナ端子に電気的に接続した第１バンプを備え、この第１バンプを、前記前記チップ端子の上方で表面安定化層上に堆積したチップ。
【請求項３】
請求項１に記載のチップにおいて、前記表面上に、前記表面安定化層で完全に覆られた導電性エリアであって、前記チップに取り付けるとき、前記アンテナとともに第２キャパシタを形成する、および／または導電性構造とともに第３キャパシタをなす該導電性エリアを備えたチップ。
【請求項４】
請求項３に記載のチップにおいて、前記導電性エリアのうち少なくとも１個を、前記チップ端子に電気的に接続する、または前記導電性エリアの少なくとも若干を、電気的に相互接続したチップ。
【請求項５】
請求項３に記載のチップにおいて、前記導電性エリアのうち少なくとも１個を前記チップ端子部に電気的に接続するため、または前記導電性エリアにおける少なくとも若干を電気的に相互接続するためのスイッチを備えたチップ。
【請求項６】
請求項３に記載のチップにおいて、前記導電性エリアは、それぞれに対応する第２キャパシタがバイナリステップ・キャパシタをなすよう構成したチップ。
【請求項７】
請求項３に記載のチップにおいて、前記アンテナおよび／または前記導電性構造と電気的に接続した第２バンプを備え、この第２バンプを、前記導電性エリアの上方で前記表面安定化層上に堆積したチップ。
【請求項８】
請求項１〜７のいずれか一項に記載の前記チップと、
前記チップ端子上方で前記チップに取り付けたアンテナ端子を有するアンテナと、
を備えたトランスポンダであって、前記チップ端子、前記表面安定化層および前記アンテナ端子が前記第１キャパシタをなす構成としたことを特徴とするトランスポンダ。
【請求項９】
請求項８に記載のトランスポンダにおいて、前記アンテナ端子および／または前記アンテナを、前記第１バンプおよび／または前記第２バンプに電気的に接続したトランスポンダ。
【請求項１０】
請求項８に記載のトランスポンダにおいて、前記アンテナを、導電性接着剤または非導電性接着剤により前記表面安定化層に取り付けた方法。
【請求項１１】
請求項８に記載のトランスポンダにおいて、前記トランスポンダの前記アンテナは誘導的アンテナとし、さらにこのアンテナは、インダクタンスを備える、または付加的なインダクタンスを有し、そのためこのインダクタンスと前記第１キャパシタおよび前記第２キャパシタとの組み合わせで得られる合成インダクタンスの共振周波数は、前記チップ端子と前記導電性エリアと間に電気的接続を確立することにより、および／または前記アンテナにおける前記アンテナ構造を破断することにより調整可能な共振周波数を得るようにし、このアンテナ構造は、前記バンプおよび／または前記第１バンプを前記第２バンプに接続するように構成したトランスポンダ。
【請求項１２】
トランスポンダを製造するための方法において、
チップ基板の表面上に表面安定化層を堆積するステップであって、前記表面はチップ端子を備え、前記表面安定化層が前記表面を完全に覆い、また前記チップ端子を覆う該表面安定化層堆積ステップと、
アンテナのアンテナ端子を前記チップ端子の上方で、少なくとも間接的に前記表面安定化層に取り付け、これにより、前記チップ端子、前記アンテナ端子および前記表面安定化層が第１キャパシタを構成するようにするステップと、
を有することを特徴とする方法。
【請求項１３】
請求項１２に記載の方法において、前記アンテナ端子を前記表面安定化層に取り付ける前に、
前記チップ端子の上方で前記表面安定化層上にバンプを堆積するステップと、
これらバンプを、前記アンテナ端子に電気的に接続するステップと、
を有する方法。
【請求項１４】
請求項１２に記載の方法において、前記アンテナ端子を前記表面安定化層に取り付ける前に、
前記表面上に導電性エリアを堆積するステップと、
前記チップ基板の前記表面上に前記表面安定化層を堆積し、これにより、前記表面安定化層が前記表面、前記チップ端子および前記導電性エリアを覆うようにするステップと、
前記チップ端子の上方で前記表面安定化層上に、第１バンプを堆積するステップと、
前記導電性エリアの上方で、前記表面安定化層上に第２バンプを堆積するステップと、
前記第１バンプを前記アンテナ端子に電気的に接続し、また前記第２バンプを前記アンテナに電気的に接続するステップと、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ、トランスポンダ（中継器）に関し、またトランスポンダの製造方法に関する。
【背景技術】
【０００２】
特許文献１（独国特許出願公開第１０１３３５８８号）では、チップキャリアおよびアンテナ上に配置した半導体チップが開示されている。これらのチップキャリアおよびアンテナは、それぞれ導電面を備えており、さらにこれらの導電面を非導電性接着層で互いに接着するので、導電面は容量的に結合されることになる。導電面およびこれらの非導電性中間接着層は、特に接着層の厚みによってキャパシタンス（容量）が決まるキャパシタを構成する。しかし、この接着層は、一定の範囲内の厚みで精密に塗布することができないため、その結果、アンテナを有する、異なるチップのキャパシタンスが変動してしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】独国特許出願公開第１０１，３３，５８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、トランスポンダ用の半導体チップであって、このトランスポンダのアンテナをチップと容量的に結合させた半導体チップを得ることを目的とし、この容量的結合を、比較的簡単に、比較的僅かな公差範囲の予め規定したキャパシタンスで達成することができる設計にする。
【０００５】
さらに、本発明の目的は、このようなトランスポンダを製造するのに対応した方法を得るにある。
【課題を解決するための手段】
【０００６】
本発明の目的は、トランスポンダ用の半導体チップを用いて達成し、この半導体チップは、表面を有するチップ基板と、表面上に配置したチップ端子と、この表面を覆い、さらにチップ端子を完全に覆う表面安定化層とを備え、これにより、アンテナ端子を有するアンテナを、上記チップ端子を介してチップに接続することができ、したがって、チップ端子、表面安定化層およびアンテナ端子が、に第１キャパシタをなすようにする。本発明のチップは、アンテナと組み合わせて使用して、トランスポンダを形成することを想定する。アンテナは、チップの回路で処理される信号を捕捉する、またはこの回路によって、アンテナが放出すべき信号を発生させることができる。このため、アンテナおよびチップ端子は、容量的に結合されている。この結合は、チップ端子とアンテナ端子との間における第１キャパシタとしてモデル化することができる。対応のキャパシタンス（容量）は、とくに、アンテナ端子とチップ端子との間における誘電体の厚みに依存する。本発明によれば、この誘電体は、本発明のチップの表面およびこのチップ端子を覆う表面安定化（パッシベーション）層によって形成する。
【０００７】
通常、表面安定化層は、化学作用、腐食またはパッキング処理中の取り扱いによって本発明の半導体チップの電気的性質が劣化するのを防ぐためのシール（密封）層である。この表面安定化層は、半導体チップを湿気および汚染からも保護する。表面安定化層に相応しい材料としては、窒化ケイ素および酸化ケイ素がある。このような表面安定化層の利点としては、既知の方法を用いて、表面安定化層を基板の表面上に、比較的僅かな公差範囲で堆積することができる。したがって、基板表面上に、比較的僅かな公差範囲を有した所定厚みの表面安定化層を塗布することができ、この結果、チップ端子とアンテナとの間における容量的結合は、比較的僅かな公差範囲を有した所定キャパシタンスになる。
【０００８】
とくに、表面安定化層は、部分的にまたは完全に基板表面を覆い、さらにチップ端子を完全に覆う単一均質層とすることができる。表面安定化層は、異なる部分層を互いに隣接させて形成した１個の層とすることもでき、このとき、例えば、１個の部分層で各チップ端子を完全に覆い、別の部分層で残りの基板表面を部分的に、または完全に覆う。チップ端子を完全に覆う部分層用の材料としては、誘電体としてとくに適したものの中から選択することができる。
【０００９】
本発明のチップは、アンテナと組み合わせてトランスポンダを形成することを意味する。アンテナとチップ端子とを電気的に結合させているので、例えば、表面安定化層をエッチングすることで、チップ端子を、チップ端子およびアンテナの動電的結合（galvanic coupling）に曝す必要がない。このようにして、チップを形成する際に、１個のステップを省略することができる。
【００１０】
アンテナは、ループアンテナとすることができる。さらに、従来のチップは、半導体チップ内に内部キャパシタを備える必要があり、直流短絡を防ぐために、この内部キャパシタをアンテナに直列に接続する。本発明の半導体チップは、チップとアンテナとの間における容量的結合用に設計したので、このような内部キャパシタは省略することができる。このことにより、レイアウトの縮小化、さらには電子部品に必要なチップ面積の縮小化が得られる。
【００１１】
本発明の半導体チップは、アンテナ端子と電気的に接続した第１バンプを備えるものとすることができる。この第１パンプは、チップ端子の上方で、表面安定化層上に堆積する。第１バンプは導電性であり、金製とすることができる。この第１バンプによって、アンテナとチップ端子との間における距離は、アンテナと残りの基板表面との間における距離よりも、より短くなる。このことによって、チップ端子とアンテナとの間における漂遊キャパシタンス（浮遊容量）の削減という結果につなげることができ、さらにチップ端子とアンテナとの間に所要キャパシタンス（容量）の公差範囲を小さくすることができる。表面安定化層上にバンプを堆積していないエリアの空隙であって、表面安定化層とアンテナとの間における空隙には、適切な填隙材料を充填することができる。
【００１２】
本発明の半導体チップは、その表面上および表面安定化層で完全に覆われたエリア上に導電性エリアを備えることができ、この導電性エリアは、アンテナをチップに接続するとき、アンテナとともに第２キャパシタを形成する、および／または導電性構造とともに第３キャパシタを形成する。例えば、導電性エリアをチップ端子に電気的に接続する、または少なくとも若干の導電性エリアを相互接続することで、第２キャパシタを、チップ端子、アンテナ端子および中間表面安定化層により形成した第１キャパシタに、直列および／または並列に接続することができるように、アンテナおよび導電性エリアを形成することができる。２値段階的キャパシタ（バイナリステップ・キャパシタ：binary stepped capacitors）を形成することができる第２キャパシタを使用して、アンテナを所望の共振周波数に同調させることができる。このように、チップ、アンテナ、またはチップおよびアンテナから形成するトランスポンダの組立中に結果的に得られるキャパシタンス（容量）の公差範囲を補正することができる。
【００１３】
複数の導電性エリアをともに導電性構造に接続するとき、接続した導電性エリアおよび導電性構造は、アンテナの基板上に堆積することができ、さらに結果的に得られた第３キャパシタは、例えば、チップ基板内部の半導体チップの回路を調整するキャパシタとして使用することができる。したがって、これらのキャパシタは、アンテナ結合とは異なった用途のために使用することができる。有利なことに、各キャパシタの一方のプレートが実際にはちょうどチップ内部に存在しているので、チップ面積を節約することができる。もう一方のプレートはチップの外部に存在しており、例えば、アンテナ基板上に配置する。
【００１４】
一部のバージョンでは、本発明の半導体チップは、導電性エリアの少なくとも１個をチップ端子に電気的に接続するための、または少なくとも若干の導電性エリアを電気的に相互接続するための複数のスイッチを備える。その後、アンテナおよび本発明の半導体チップを備えるように組み立てたトランスポンダは、これらのスイッチを開閉することで、比較的簡単に同調させることができる。これらのスイッチは、とくに、基板に組み込んだダイオードスイッチまたはトランジスタスイッチとすることができる。
【００１５】
本発明の半導体チップは、アンテナおよび／または導電性構造と電気的に接続した第２バンプを備えるものとすることができる。第２バンプは、導電性エリアの上方で表面安定化層上に堆積することができる。その後、結果的に得られる、比較的小さい公差範囲を備えた第２および／または第３キャパシタを製作することができる。
【００１６】
本発明の目的は、トランスポンダにより達成することもでき、このトランスポンダは、本発明の半導体チップと、チップ端子の上方でチップに取り付けたアンテナ端子を有するアンテナとを備え、したがって、チップ端子、表面安定化層およびアンテナ端子が、第１キャパシタをなす構成にすることができる。アンテナ端子は、第１バンプに電気的に接続することができ、および／またはアンテナは、第２バンプと電気的に接続することができる。そのとき、各チップ端子で結果的に得られる合成キャパシタンス（容量）は、第１キャパシタと第２キャパシタと組み合わせによって決まり、この第２キャパシタは、とくに、この第１キャパシタに直列および／または並列に接続することができる。
【００１７】
アンテナは、導電性接着剤または非導電性接着剤を用いて表面安定化層に取り付けることができる。導電性接着剤によって、アンテナとバンプとの間における良好な電気的接触を保証する。
【００１８】
アンテナは誘導的アンテナとすることができ、インダクタンスを有するか、または付加的なインダクタンスを有するものとすることができるので、第１キャパシタと第２キャパシタとを組み合わせて得られる合成インダクタンスの共振周波数は、結果的に共振周波数をもたらす。この共振周波数は、チップ端子と導電性エリアとの間における電気的接続を確立することで同調可能とする、および／またはアンテナのアンテナ構造であって、第２バンプと接続したアンテナ構造を破断することで同調可能とすることができる。
【００１９】
本発明の目的は、トランスポンダを製造するための方法により達成することもでき、この方法は、
チップ基板の表面上に表面安定化層を堆積するステップであって、表面はチップ端子を備え、前記表面安定化層がこの表面を覆い、さらにチップ端子を完全に覆う該表面安定化層堆積ステップと、
アンテナのアンテナ端子をチップ端子の上方で、少なくとも間接的に表面安定化層に取り付け、これにより、前記チップ端子、前記アンテナ端子および前記表面安定化層が第１キャパシタを構成するようにするステップと、
を有する。
【００２０】
本発明の方法は、アンテナ端子を表面安定化層に取り付ける前に、以下の方法、すなわち、
前記表面上に導電性エリアを堆積するステップと、
チップ基板の表面上に表面安定化層を堆積し、これにより、前記表面安定化層が前記表面、前記チップ端子および前記導電性エリアを覆うようにするステップと、
前記チップ端子の上方で表面安定化層上に、第１バンプを堆積するステップと、
導電性エリアの上方で前記表面安定化層上に第２バンプを堆積するステップと、
第１バンプをアンテナ端子に電気的に接続し、第２バンプをアンテナに電気的に接続するステップと、
を有するものとすることができる。
【００２１】
以下に、本発明を制限するものではない例示として、添付の図面に示した実施例につき、本発明をより詳細に説明する。
【図面の簡単な説明】
【００２２】
【図１】本発明による半導体チップの第１実施例を製造するための一工程を示した図である。
【図２】本発明による半導体チップの第１実施例を製造するための一工程を示した図である。
【図３】本発明による半導体チップの第１実施例を製造するための一工程を示した図である。
【図４】本発明による半導体チップの第１実施例を製造するための一工程を示した図である。
【図５】本発明による半導体チップの第１実施例を製造するための一工程を示した図である。
【図６】図１〜図５に示した半導体チップとアンテナとを備えた、本発明によるトランスポンダの第１実施態様の縦断面図である。
【図７】図１〜図５に示した半導体チップとアンテナとを備えた、本発明によるトランスポンダの第１実施態様の縦断面図である。
【図８】図６および図７に示したトランスポンダが有するアンテナの頂面図である。
【図９】本発明による半導体チップの第２実施態様の縦断面図である。
【図１０】図９に示した半導体チップを備えた、本発明によるトランスポンダの第２実施態様の縦断面図である。
【図１１】図９に示した半導体チップを備えた、本発明によるトランスポンダの第２実施態様の縦断面図である。
【図１２】さらなるアンテナの頂面図である。
【発明を実施するための形態】
【００２３】
[実施例１]
図１〜５は、半導体チップ１の製造工程を示しており、この半導体チップ１を、図６および図７に示したアンテナ２と組み合わせてトランスポンダ３にする。完成した半導体チップ１を、図４および図５に示し、アンテナ２の頂面図を図８に示す。
【００２４】
半導体チップ１は、基板表面５を有するチップ基板４を備える。既知のように、チップ基板４は、図面には示していないが回路を有する。トランスポンダ３が完成すると、続いて半導体チップ１の回路を、第１チップ端子６および第２チップ端子７を介してアンテナ２に容量的に結合する。チップ端子６，７は、チップ基板４の基板表面５上に配置し、また図１および図２に示すように、この実施例では、これらのチップ端子６，７は、それぞれ矩形の面積Ａを有し、図２は、図１に示した製作工程における半導体チップ１の頂面図である。
【００２５】
この実施例では、半導体チップ１は、第１導電性エリア８と、第２導電性エリア９と、第３導電性エリア１０と、第４導電性エリア１１とを有しており、これら全ての導電性エリアは、よく知られている堆積技術で基板表面５上に堆積する。第１導電性エリア８および第３導電性エリア１０は、それぞれ矩形形状とし、第１チップ端子６および第２チップ端子７の面積Ａよりも小さい。第２導電性エリア９および第４導電性エリア１１は、図２から明らかなように、それぞれ矩形形状とし、第１導電性エリア８および第３導電性エリア１０よりも小さい。
【００２６】
この実施例では、第１チップ端子６および第１導電性エリア８は、第１スイッチ１２を介して電気的に接続することができ、第１導電性エリア８および第２導電性エリア９は、第２スイッチ１３を介して電気的に接続することができ、第２チップ端子７および第３導電性エリア１０は、第３スイッチ１４を介して電気的に接続することができ、また第３導電性エリア１０および第４導電性エリア１１は、第４スイッチ１５を介して電気的に接続することができる。スイッチ１２〜１５は、チップ基板４に集積し、本発明による実施形態のためのトランジスタ技術に基づく。
【００２７】
他の製作工程では、図３に示すように、表面安定化（パッシベーション）層２２を基板表面５上に堆積して、チップ端子６，７および導電性エリア８〜１１を完全に覆う。この表面安定化層２２は、化学反応、腐食、またはパッキング工程中の取り扱いによる半導体チップ１の劣化を防ぐためのシール層である。表面安定化層２２は、半導体チップ１を湿気または汚染からも保護する。この実施例では、表面安定化層２２は、窒化ケイ素の層であり、約９００ｎｍの厚みを有する。表面安定化層２２に適した他の材料としては、例えば二酸化ケイ素がある。
【００２８】
その後、図４および半導体チップ１の縦断面図である図５に示すように、第１バンプ１６を、表面安定化層２２上に、第１チップ端子６の真上に該当する場所に堆積する。この実施例では、第１バンプ１６を金で形成し、第１チップ端子６のエリアＡとほぼ等しい矩形エリアＡ′を有し、また第１チップ端子６および中間表面安定化層２２とともに、次式で表されるキャパシタンスＣ１を有する第１キャパシタを形成する。すなわち、
【数１】
2009540418.tif 000003
ここで、ε０ は、自由空間の誘電率であって、約８．８５４１８７８１７６*１０−１２Ｆ／ｍに相当する誘電率であり、εγ は、表面安定化層２２の材料の相対的な誘電率であって、この実施例では約４に相当する相対的な誘電率であり、ｄは、第１チップ端子６と第１バンプ１６との間の距離である。この実施例では、距離ｄは９００ｎｍとし、第１チップ端子６の面積Ａおよび第１バンプ１６の面積Ａ′は、それぞれ３６００ｐｍ２（square-picometer: ピコメートルの二乗）とした。したがって、キャパシタンスＣ１ は、約１４２ｆＦ（Femto-Farad: フェムト・ファラッド）となる。
【００２９】
この実施例では、金製の第２バンプ１７を表面安定化層２２上に、第２チップ端子１７の真上に該当する場所に堆積する。この第２バンプ１７も矩形形状とし、第１チップ端子６および第２チップ端子７の面積Ａとほぼ等しい面積Ａ′を有する。第２バンプ１７は、第２チップ端子７から距離ｄと同一距離だけ離して配置し、第２チップ端子７および中間表面安定化層２２とともに、やはり約１４２ｆＦ（Femto-Farad: フェムト・ファラッド）に相当するキャパシタンスＣ２ を有する第２キャパシタを形成する。
【００３０】
この実施例では、半導体チップ１は、金製で、表面安定化層２２上であって、第１導電性エリア８の真上に該当する場所に堆積した第３パンプ１８と、金製で、表面安定化層２２上であって、第２導電性エリア９の真上に該当した場所に堆積した第４バンプ１９と、金製で、表面安定化層２２上であって、第３導電性エリア１０の真上に該当する場所に堆積した第５バンプ２０と、金製で、表面安定化層２２上であって、第４導電性エリア１１の真上に該当する場所に堆積した第６バンプ２１と、を備える。第３〜６のバンプ１８〜２１のそれぞれは、第１〜４の導電性エリア８〜１１の各面積に対応した面積を有する。第１導電性エリア８、第３バンプ１８および中間表面安定化層２２は第３キャパシタを形成し、この第３キャパシタのキャパシタンスＣ３ は、キャパシタンスＣ１ またはＣ２ よりも小さい。第２導電性エリア９、第４バンプ１９および中間表面安定化層２２は第４キャパシタを形成し、この第４キャパシタのキャパシタンスＣ４ はキャパシタンスＣ３ よりも小さい。第３導電性エリア１０、第５バンプ２０および中間表面安定化層２２は第５キャパシタを形成し、この第５キャパシタのキャパシタンスＣ５ はキャパシタンスＣ３ とほぼ等しく、さらに第４導電性エリア１１、第６バンプ２１および中間表面安定化層２２は第６キャパシタを形成し、この第６キャパシタのキャパシタンスＣ６ はキャパシタンスＣ４ とほぼ等しい。
【００３１】
半導体チップ１は、アンテナ２と組み合わせてトランスポンダ３を形成することを意味し、このトランスポンダの縦断面図を図６および図７に示した。
【００３２】
図８は、アンテナ２の頂面図を示す。実施例では、アンテナ２をダイポール・アンテナとし、金属製の第１導電線２６および第２導電線２７を備える。第１導電線２６の一方の端部を第１アンテナ端子２４とし、第２導電線２７の一方の端部を第２アンテナ端子２５とする。この実施例では、従来技術で知られているように、導電線２６，２７をアンテナ基板２３に取り付ける。例えば、このアンテナ基板２３はプラスチックシートとする。さらに、この実施例では、導電線２６，２７を金属製の導電性ループ２８で接続して基板２３に取り付ける。この導電性ループは、インダクタンスＬを有する。
【００３３】
トランスポンダ３を得るために、アンテナ２を表面安定化層２２に取り付け、このとき第１アンテナ端子２４が第１バンプ１６、第３バンプ１８および第４バンプ１９に接触し、また第２アンテナ端子部２５が第２バンプ１７、第５バンプ２０および第６バンプ２１に接触するよう取り付ける。さらに、導電線２６，２７および導電性ループ２８を備えたアンテナ基板２３を、接着層２９を形成する接着剤により半導体チップ１に固定する。この実施例では、接着剤が導電性粒子（例えば、非導電性の接着材料内の導電性ボール）を備えるので、アンテナ基板２３を表面安定化層２２にバンプ１６〜２１とに圧接すると、電気的接触がバンプ１６〜２１間に生ずる。その結果、この実施例では、図８に示したように、第１バンプ１６、第３バンプ１８および第４バンプ１９は、第１導電線２６で直列に接続し、第２バンプ１７、第５バンプ２０、第６バンプ２１も、第２導電線２７で直列に接続する。接着剤の加圧が少ないエリア（換言すれば、バンプ１６〜２１の間の間隙）では、導電性粒子は導電チェーンを形成しない。極めて有利なことは、バンプ１６〜２１間の間隙を填隙するステップと、半導体チップ１にアンテナ基板２３を取り付けるステップとを、１回の単独ステップで実行することができる点である。しかし、接着層２９として非導電性接着剤を使用することも考えられる。この場合、アンテナ端子２４，２５は、バンプ１６〜２１に対して容量的に結合される。最後に、説明した実施例は別として、均一な表面を得るために、バンプ１６〜２１を製作した後、これらのバンプ１６〜２１間の間隙に非導電性のアンダーフィル材料を塗布することができる。その後、アンテナ基板２３を導電性接着剤でチップ１に接続し、この導電性接着剤は、上述した表面とアンテナ基盤２３との間、および上述した表面とアンテナ端子２４，２５との間に同等の薄膜層（図示せず）を形成する。
【００３４】
上述したように、チップ端子６，７を第３導電性エリア８および第５導電性エリア１０と電気的に接続するための、またこれらの第３導電性エリア８および第５導電性エリア１０を第４導電性エリア９および第６導電性エリア１１に電気的に接続するためのスイッチ１２〜１５を備える。したがって、第１スイッチ１２および第２スイッチ１３を適切に閉じることにより、第１アンテナ端子２３に合成的なキャパシタンスＣ１，ｒｅｓを調整することができる。例えば、図２、図５および図７で図示したように、第１スイッチ１２を閉じて第２スイッチ１３を開くと、第１アンテナ端子２４における合成キャパシタンスＣ１，ｒｅｓは、次式のようになる。すなわち、
【数２】
2009540418.tif 000004
【００３５】
第２アンテナ端子２５における合成キャパシタンスＣ２，ｒｅｓは、第３スイッチ１４および第４スイッチ１５を適切に閉じることで調整することができる。図２に示した実施例では、第３スイッチ１４および第４スイッチ１５を閉じたので、第２アンテナ端子２５におけるにおける合成キャパシタンスＣ２，ｒｅｓは、次式によって計算することができる。すなわち、
【数３】
2009540418.tif 000005
【００３６】
[実施例２]
図９には、第２実施例の半導体チップ９１を示しており、この半導体チップ９１は、アンテナ２と組み合わせて第２実施例のトランスポンダ９３を形成するものであり、このトランスポンダ９３の縦断面図を図１０および図１１に示した。とくに明記しない場合は、半導体チップ９１のコンポーネントおよびトランスポンダ９３のコンポーネントは、半導体１のコンポーネントおよびトランスポンダ９３のコンポーネントと同一参照符号で示す。
【００３７】
図４の半導体チップ１と比較すると、図９の半導体チップ９１はスイッチ１２〜１５を備えていない。その代わりに、チップ端子６，７および導電性エリア８〜１１が、コネクタで常に相互接続されている。図９は、第１チップ端子６と第１導電性エリア８とを電気的に接続したコネクタ９４、および第１導電性エリア８と第２導電性エリア９とを電気的に接続したコネクタ９５のみを示した。トランスポンダ９３のアンテナ端子２４および２５における合成キャパシタンスＣ１，ｒｅｓおよびＣ２，ｒｅｓは、次式によって計算することができる。すなわち、
【数４】
2009540418.tif 000006
【数５】
2009540418.tif 000007
【００３８】
トランスポンタ９３のアンテナ端子２４，２５における合成キャパシタンスＣ１，ｒｅｓおよびＣ２，ｒｅｓを調整するために、アンテナ２の導電線２６，２７を所定の位置で遮断して、２個のバンプの接続を遮断する。図１１に示した実施例では、導電線２６を、第３バンプ１８と第４バンプ１９との間の位置９２で遮断したので、第１アンテナ端子２４における合成キャパシタンスＣ１，ｒｅｓは、次式に等しくなる。すなわち、
【数６】
2009540418.tif 000008
【００３９】
上述した実施例のアンテナ２は、ダイポール・アンテナとした。しかし、本発明はこのようなアンテナ構造に制限されるものではなく、他のアンテナ構造も本発明の範囲内に含まれる。上述の実施例では、キャパシタＣ１〜Ｃ５を直列に接続した。バンプまたはアンテナ構造は、これらのキャパシタを並列に接続するか、直列および並列の２個を組み合わせて接続するように設計することもできる。
【００４０】
図示の実施例は、まさに別個のステップでキャパシタンスを変更することを可能としたが、キャパシタの第１プレートをチップ基板４上に形成し、第２プレートをアンテナ基板２３上に形成することで、この第２プレートを部分的に除去する、または第２プレートを、例えば、レーザーにより任意の位置で２部分に分割して、キャパシタンスを連続的に変更することができることは、当業者であれば容易に想到し得る。このようにすると、キャパシタンスの変更は、別個のステップに制限されるのではなく、換言すれば、まさに除去処理または分割処理の分解能によって制限されることになる。
【００４１】
図１２には、他の実施例であるアンテナ３０を示す。とくに明記しない場合、アンテナ３０のコンポーネントは、アンテナ２のコンポーネントと同一参照符号で示す。このアンテナ３０も、ダイポーラ・アンテナとする。アンテナ２と比較すると、バンプ２０，２１を第２導電線２７で接続せず、第３導電線３１で接続する。半導体チップ１，９１の回路を調整するために、対応のキャパシタＣ５ およびＣ６ をこの回路に接続した。
【００４２】
最後に、上述の実施形態は、本発明を制限するものではなく、当業者は、添付した特許請求の範囲で定義した本発明の範囲から逸脱することなしに、多くの他の実施態様を容易に設計することができることに留意されたい。特許請求の範囲において、括弧内に記したいかなる参照符号も、特許請求の範囲を制限するものとして解釈されるべきではない。「備えている／有している」、「備える／有する」等の文言は、あらゆる請求項および明細書の全体に記載した素子またはステップ以外の素子またはステップが存在することを排除するものではない。素子を単数で表記した箇所があるが、これは、この素子を複数で表記することを排除するものではなく、さらにその逆もまた同様である。いくつかの手段を列挙した装置に関する請求項では、これらの手段のいくつかを、１個の、また同一のハードウェアで実施することができる。ある手段が、互いに異なった独立請求項に列挙されているという事実だけでは、これらの手段を組み合わせて使用して利益を得ることはできない、ということを示唆するものではない。
【図１】
2009540418.tif 000009
【図２】
2009540418.tif 000010
【図３】
2009540418.tif 000011
【図４】
2009540418.tif 000012
【図５】
2009540418.tif 000013
【図６】
2009540418.tif 000014
【図７】
2009540418.tif 000015
【図８】
2009540418.tif 000016
【図９】
2009540418.tif 000017
【図１０】
2009540418.tif 000018
【図１１】
2009540418.tif 000019
【図１２】
2009540418.tif 000020
【国際調査報告】
2009540418.tif 000021
2009540418.tif 000022
2009540418.tif 000023