(57)【要約】  パッケージ化半導体デバイスは、垂直に分離された頂部及び底部リードフレームを有する２片状のリードアセンブリを含む。半導体ダイは該２つのリードフレーム間に在って、該２つのリードフレームに電気的及び熱的接合をなす。その下側のリードフレームは概ね平らである一方、その上側のリードフレームは、平らな頂面と、該下側のリードフレームの２つの両側上に伸張し且つ該底部リードフレームの底面と同一平面にある底面を有するフランジ内で終わる伸張部とを有する。該アセンブリが成形されるとき、該頂部リードフレームの頂面と該フランジの底面と該底部リードフレームとが露出されることで該半導体への電気的接合が可能となり、該半導体ダイにおいて発達する熱を放散するための熱伝導経路が提供される。
2009518875.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスのパッケージ化方法であって、
（ａ）電気的に分離された第１リード及び第２リードを有する第１リードフレームを提供するステップと、
（ｂ）前記第１リードフレームに前記半導体デバイスをハンダ接合によって取り付けるステップと、
（ｃ）自身の両側に配置された伸張足を有する第２リードフレームを前記ダイ及び前記第１リードフレームを覆って設置するステップと、
（ｄ）前記第２リードフレームの頂部の裏面を前記半導体デバイスにハンダ付けするステップと、
（ｅ）前記第１及び第２リードフレーム並びに前記ダイを、前記第２リードフレームの頂部と前記フランジの底部と前記第１リードフレームの底部とを露出したまま、封止材料で成形するステップと、
を含み、
前記伸張足は、前記第２リードフレームの頂部から前記第１リードフレームの方向に伸張し、前記第２リードフレームの頂部と平行である２つのフランジにおいて終端することによって、前記フランジの底部が前記第１リードフレームの底部と同一平面内にあることを特徴とするパッケージ化方法。
【請求項２】
請求項１記載のパッケージ化方法であって、前記第１リードフレームは銅を含むことを特徴とするパッケージ化方法。
【請求項３】
請求項１記載のパッケージ化方法であって、前記ハンダ接合は複数の導電性バンプを含むことを特徴とするパッケージ化方法。
【請求項４】
請求項３記載のパッケージ化方法であって、前記導電性バンプはハンダ付け自在材料を含むこと特徴とするパッケージ化方法。
【請求項５】
請求項１記載のパッケージ化方法であって、前記第２リードフレームの設置前に前記半導体デバイスに対してハンダペーストが施され、前記第２リードフレームの設置後にハンダ付けリフロー処理が実行されることを特徴とするパッケージ化方法。
【請求項６】
請求項１記載のパッケージ化方法であって、前記第２リードフレームは銅を含むことを特徴とするパッケージ化方法。
【請求項７】
請求項１記載のパッケージ化方法であって、前記第２リードフレームは、前記半導体デバイスがパッケージ化された際の個々の全体高を決定することを特徴とするパッケージ化方法。
【請求項８】
請求項１記載のパッケージ化方法であって、前記封止材料で成形するステップは、非導電性ポリマーの封止材料を施すステップを含むこと特徴とするパッケージ化方法。
【請求項９】
請求項８記載のパッケージ化方法であって、前記非導電性ポリマーの封止材料はエポキシであることを特徴とするパッケージ化方法。
【請求項１０】
請求項１記載のパッケージ化方法であって、前記第２リードフレームが内側曲げ部を形成する位置において、溝が前記第２リードフレームに形成されることを特徴とするパッケージ化方法。
【請求項１１】
パッケージ化半導体デバイスであって、
（ａ）電気的に分離された第１リード及び第２リードを有する第１リードフレームと、
（ｂ）前記第１リードフレームにハンダ接合によって取り付けられた半導体デバイスと、
（ｃ）複数の伸張足を有し且つ前記ダイにハンダ付けされて、前記半導体デバイス及び前記第１リードフレームを覆って横たわる第２リードフレームと、
を含み、
前記伸張足は、前記第２リードフレームの両側に配置され、前記第１リードフレームの頂部から下方に伸張し、且つ前記第２リードフレームの頂部と平行である２つのフランジにおいて終端することによって、前記フランジが前記第１リードフレームの底部と同一平面内にあることを特徴とするパッケージ化半導体デバイス。
【請求項１２】
請求項１１記載のパッケージ化半導体デバイスであって、前記ダイと、前記第１リードフレーム及び第２リードフレームの部分とが成形コンパウンドによって接合されていることを特徴とするパッケージ化半導体デバイス。
【請求項１３】
請求項１１記載のパッケージ化半導体デバイスであって、前記ハンダ接合は複数の導電性バンプを含むことを特徴とするパッケージ化半導体デバイス。
【請求項１４】
請求項１３記載のパッケージ化半導体デバイスであって、前記導電性バンプはハンダ付け自在材料を含むことを特徴とするパッケージ化半導体デバイス。
【請求項１５】
請求項１１記載のパッケージ化半導体デバイスであって、前記第２リードフレームは銅を含むことを特徴とするパッケージ化半導体デバイス。
【請求項１６】
請求項１１記載のパッケージ化半導体デバイスであって、前記第２リードフレームは、前記半導体デバイスがパッケージ化された際の個々の全体高を決定することを特徴とするパッケージ化半導体デバイス。
【請求項１７】
請求項１２記載のパッケージ化半導体デバイスであって、前記成形コンパウンドは非導電性ポリマー封止材料を含むこと特徴とするパッケージ化半導体デバイス。
【請求項１８】
請求項１７記載のパッケージ化半導体デバイスであって、前記非導電性ポリマーの封止材料はエポキシであることを特徴とするパッケージ化半導体デバイス。
【請求項１９】
請求項１１記載のパッケージ化半導体デバイスであって、前記第２リードフレームの内側曲げ部が溝を含むことを特徴とするパッケージ化半導体デバイス。
【請求項２０】
パッケージ化半導体デバイスであって、
（ａ）１方の面にドレイン端子を備えると共に反対の面にソース端子及びゲート端子を備えるパワーＭＯＳＦＥＴ半導体と、
（ｂ）露出され且つ電気的に分離されたソース島領域及びゲート島領域を備える底部リードフレームと、
（ｃ）頂面及び伸張足部を備える頂部リードフレームと、
（ｄ）ダイ保護のために設けられ、前記頂部リードフレームの頂面及び底面と前記底部リードフレームの底部を露出するように構成された封止材料と、
を含み、前記伸張足部は、ヒートシンクから前記底部リードフレームの方向に伸張して前記頂面と平行する複数のフランジにおいて終わり、前記フランジは前記底部リードフレームの底部と同一平面内にあることを特徴とするパッケージ化半導体デバイス。
【請求項２１】
請求項２０記載のパッケージ化半導体デバイスであって、前記頂部リードフレームは、前記半導体デバイスのドレイン端子との間で電気的及び熱的に接合していることを特徴とするパッケージ化半導体デバイス。
【請求項２２】
請求項２０記載のパッケージ化半導体デバイスであって、前記伸張足部は、前記頂部リードフレーム及び前記底部リードフレームの両側に配置されていることを特徴とするパッケージ化半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ化された半導体デバイス並びにこれを製造する方法に関する。
【背景技術】
【０００２】
パッケージ化される半導体デバイスでは、通常、当該半導体デバイスから熱を効率的に伝導するパッケージが求められる。ヒートシンクすなわちクリップを備えるパッケージ化半導体を成形し、該半導体デバイスによって発生される熱を拡散する方法が知られている。しかし、従来のチップを精確に傾き無く位置決めすることは、かかるパッケージ製造において１つの問題となり得る。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
成形されるパッケージ化半導体の製造に関連する他の問題は、デバイス毎に均一な最終パッケージ厚を維持する問題である。例えば、従来のデバイスにおいて、頂部露出がなされたドレインクリップを備えるデバイスの積層厚は、該クリップとダイ接着フレームとの間のハンダ接合の高さに依存する。スクリーン印刷ハンダプロセスに比して、ハンダ容積が整合的に施されてデバイス間の均一厚さを維持するようすることは不可能である。
【０００４】
成形されたパッケージ化半導体の製造に関連する更なる他の問題は成形プロセスの間における機械的応力を管理する問題である。例えば、頂部露出がなされたデバイスにおいて、垂直圧縮応力は、当該ドレインクリップに集中し、垂直軸に沿ってハンダ接合に更に伝わり、該半導体ダイに沿って下方に加わる。成形時に発生する応力は、該デバイスの構造的及び機能的の双方において問題を引き起こす場合がある。このように、半導体ダイに対する圧縮応力を最小化するデバイスが望まれている。
【課題を解決するための手段】
【０００５】
本発明は、１つの態様において、半導体デバイスのパッケージ化方法であり、電気的に分離された第１リード及び第２リードを有する第１リードフレームを提供するステップと、該第１リードフレームに該半導体デバイスをハンダ接合によって取り付けるステップと、複数の伸張足を有する第２リードフレームを該ダイ及び該第１リードフレームを覆って設置するステップと、を含み、該伸張足は、該第２リードフレームの対向端部に配置され、該第１リードフレームの頂部から下方に伸張し、該第２リードフレームの頂部と平行である２つのフランジにおいて終端することによって、該フランジが該第１リードフレームの底部と同一平面内にある。該方法は、該第２リードフレームの頂部の裏面を該半導体デバイスにハンダ付けするステップと、該第１及び第２リードフレーム並びに該ダイを、該第２リードフレームの頂部と該フランジの底部と該第１リードフレームの底部とを露出したまま、封止材料で成形するステップと、を更に含む。
【０００６】
本発明は、他の１つの態様において、パッケージ化半導体デバイスであり、電気的に分離された第１リード及び第２リードを有する第１リードフレームと、該第１リードフレームにハンダ接合によって取り付けられた半導体デバイスと、複数の伸張足を有し且つ該ダイにハンダ付けされて該半導体デバイス及び該第１リードフレームを覆って横たわる第２リードフレームと、を含み、該伸張足は、該第２リードフレームの両側に配置され、該第１リードフレームの頂部から下方に伸張し、該第２リードフレームの頂部と平行である２つのフランジにおいて終端することによって、該フランジの底部が該第１リードフレームの底部と同一平面内にある。
【発明の効果】
【０００７】
本発明の利点は、頂部フレームが頂部露出されたドレインクリップを有することによって該デバイスから熱を除去し、ドレインリードをソース及びゲートリードと同一平面に延長する伸張足部を含むことである。
【０００８】
本発明の上記及び他の特徴、利点及びこれらを実現する手法は、本発明の多様な実施例の説明を添付の図面と共に参照することによって理解される。
【０００９】
明瞭化の目的で適切と理解される箇所で参照符号が図面において対応する特徴を摘示するために繰り返し使用されている。また、図面における多様な物の相対的な大きさが本発明をより明瞭化するために歪められている場合もある。
【発明を実施するための最良の形態】
【００１０】
図１Ａ〜１Ｆを参照すると、本発明によるパッケージ化された半導体デバイスを作成する方法に関する一連の製造ステップが示されている。１つの実施例において、底部リードフレーム１０は、図１Ａに示される如きテープ１２に積層される。個々のデバイスからなる単一ストリップのみが図１Ａ〜１Ｆに示されるが、該製造プロセスはストリップ又はマトリックス状の何れかで該複数のデバイスを製造してもよい。底部リードフレーム１０は、圧延若しくは電子的堆積化及び平面化がなされた銅若しくは同様の電気的導電材料として構築される。底部リードフレーム１０は電気的に分離されたソースリード１４及びゲートリード１６を含む。
【００１１】
図１Ｂに示されるように、フリップチップダイ２０は、パワーＭＯＳＦＥＴであってもよく、これはハンダボール接合を備えて、底部リードフレーム１０上に設置され、ハンダ付けリフロー処理がなされて、ソースリード１４とゲートリード１６との間にハンダ結合２２及び２４を各々形成する。ハンダ付け接合は、バンプ下地金属（Under Bump Metal: UMB）を用いて又は銅鋲（stud）を用いて形成されてもよい。
【００１２】
図１Ｃをここで参照すると、ダイ２０の背面上にハンダペースト２２が印刷されるか若しくは施され、そして頂部リードフレーム３０が底部リードフレーム１０及びダイ２０を覆って設置された後に、第２のリフロー・ハンダ処理が頂部リードフレーム３０をダイ２０にハンダ付けする。１つの実施例において、頂部リードフレーム３０は銅を主材料とする。頂部リードフレーム３０は、ダイ２０のドレインに接続されてもよく、垂直に位置決めされて完成されたデバイスの露出化リード３２（図４参照）によって底部リードフレーム１０の反対側でテープ１２と接合する。上記したように、底部リードフレーム１０及び頂部リードフレーム３０の各々は、別々のストリップ若しくはマトリックスとして形成されてもよく、底部及び頂部リードフレームが配列するためにガイドホール及びアライメント・ピンを用いて組み立てられてもよい。米国特許第６，７６２，０６７号はかかる手順を記載している。
【００１３】
図１Ｄは、図１Ｃにおいて示されたデバイスのストリップ（若しくはマトリックス）に対して実行された成形処理後のプロセスの状態を示している。成形コンパウンド４０の注入に先立って、フィルム補助成形のためのフィルム４２が、頂部リードフレーム３０の頂部４４全体に亘って置かれる。変形例として、底部リードフレーム１０と頂部リードフレーム３０とを繋げるのに先立って、テープ１２の如きテープが頂部リードフレーム３０の頂部４４に施されてもよい。フィルム４２が置かれた後に、当該アセンブリが頂部溝すじ４６ａ及び底部溝すじ４６ｂを有する成形プレス４６に置かれ、成形用コンパウンド４０が成形プレスに注入される。成形用コンパウンドは、例えばエポキシの如き非導電性重合体の封止材料であってもよい。
【００１４】
図１Ｅはアセンブリが鋸引されるべき場所を示す長方形４８を示し、図１Ｆは鋸引されて完成されたデバイス５０を示している。
【００１５】
図２は、完成されたデバイス５０における頂部リードフレーム３０及び底部リードフレーム１０の相対的位置を示している頂部斜視図である。頂部リードフレーム３０の頂部すなわちクリップ４４は、完成されたデバイス５０において成形材料４０によって被覆されず、このようにして追加のヒートシンクが頂部リードフレーム４４に直接設置されるのを可能とするヒートシンクである。頂部リードフレーム３０は、また、頂部リードフレーム３０の両側に伸張足５４を含み、これらは露出された頂部４４から該頂部４４に平行な２つのフランジ５６に伸張する。伸張足５４は、底部リードフレーム１０からの垂直段差を提供し、完成されたデバイス５０の高さを決定する。束縛部（tie bar）５８は、図１Ｅについて上記した鋸引処理に先立って、頂部及び底部リードフレームを各ストリップ若しくはマトリックアセンブリにおける適正位置に保つために用いられる束縛部の残り部分（remnant）である。
【００１６】
図３は完成されたデバイス５０の頂部斜視図であり、図４はその底面図であり、頂部リードフレーム３０及び底部リードフレーム１０の露出された部分を示している。
【００１７】
図５は、図１Ｃに示されたデバイスのうちの１つのデバイスの断面図６０であり、これは本発明の他の実施例に従って改変されている。図５において、以前の図に示された頂部リードフレーム３０は、改変された頂部リードフレーム６２で置き換えられている。頂部リードフレーム６２は、その各曲げ部分の内側に切抜き６４を有することによって、その外側の曲がり角６６が、頂部リードフレーム３０の外側曲がり角よりもより鋭くされている。その結果、完成されたデバイス上で頂上リードフレーム６２の露出面の面積は、頂部リードフレーム３０の場合よりも大きいものであって、なお同じデバイス外側寸法を維持し且つ同じダイサイズに適応している。
【００１８】
底部テープ１２上における頂部リードフレーム３０及び６２の当該支持は、パッケージ高が頂部リードフレーム３０及び６２の高さによって決定されることを意味する。更に、図５における矢印６８によって表されるように、成形プレスが垂直圧縮応力を該デバイスに対して加え、成形材料がテープ１２及び底部リードフレーム１０及び頂部リードフレーム３０の底面３２間に流れるのを防止すると共に、フィルム４２及び頂部リードフレーム３０の頂面４４間に流れるのを防止する。頂部リードフレーム３０及び６２は、この応力の大部分を吸収するのに必要な支持を提供することによって、成形プロセス間にダイ２０に損傷を与えるだろう垂直応力をダイ２０が被らないようにし、更に、成形プロセス間のデバイス高に何らの減少も実質的に無いようにする。
【００１９】
本発明が特定の実施例に関して説明されたが、本発明の範囲から逸脱することなく、多様な変形がなされ得ると共に、発明に含まれる要素をその均等物で代替し得ることは当業者にとって理解され得る。加えて、本発明の範囲から逸脱することなく多くの変形が特定の状況または材料を本発明の教示に適応させるためになされてもよい。
【００２０】
従って、本発明は、本発明を実現するために企図された最良の形態として開示された特定の実施形態に限定することは意図されず、本発明は添付の特許請求の範囲及び思想に含まれる全ての実施形態を含む。
【図面の簡単な説明】
【００２１】
【図１Ａ】本発明によるパッケージ化半導体デバイスを形成する製造方法における一連のステップによってアセンブルされる部品の図４における線分１Ａ−Ｆに沿って得られる断面図である。
【図１Ｂ】本発明によるパッケージ化半導体デバイスを形成する製造方法における一連のステップによってアセンブルされる部品の図４における線分１Ａ−Ｆに沿って得られる断面図である。
【図１Ｃ】本発明によるパッケージ化半導体デバイスを形成する製造方法における一連のステップによってアセンブルされる部品の図４における線分１Ａ−Ｆに沿って得られる断面図である。
【図１Ｄ】本発明によるパッケージ化半導体デバイスを形成する製造方法における一連のステップによってアセンブルされる部品の図４における線分１Ａ−Ｆに沿って得られる断面図である。
【図１Ｅ】本発明によるパッケージ化半導体デバイスを形成する製造方法における一連のステップによってアセンブルされる部品の図４における線分１Ａ−Ｆに沿って得られる断面図である。
【図１Ｆ】本発明によるパッケージ化半導体デバイスを形成する製造方法における一連のステップによってアセンブルされる部品の図４における線分１Ａ−Ｆに沿って得られる断面図である。
【図２】本発明による２片状のリードフレームアセンブリをその頂部から見た斜視図である。
【図３】図１Ｆに示されたパッケージ化半導体をその頂部から見た斜視図である。
【図４】図１Ｆに示されたパッケージ化半導体をその底部から見た斜視図である。
【図５】図１Ｃに示されたデバイスの１つ変形例の断面図である。
【図１Ａ】
2009518875.tif 000003
【図１Ｂ】
2009518875.tif 000004
【図１Ｃ】
2009518875.tif 000005
【図１Ｄ】
2009518875.tif 000006
【図１Ｅ】
2009518875.tif 000007
【図１Ｆ】
2009518875.tif 000008
【図２】
2009518875.tif 000009
【図３】
2009518875.tif 000010
【図４】
2009518875.tif 000011
【図５】
2009518875.tif 000012
【国際調査報告】
2009518875.tif 000013