(57)【要約】  Ｄ級出力ステージのような出力ステージのパワー消費は、信号が出力される振幅と活動に依存し得る。ここで、制御信号は、出力ステージの結合スイッチを独立して制御し、出力ステージに対するトライステート制御スキームを提供するために生成され得る。これらの制御信号は１つ以上の期間にわたって入力信号の異なるレベルの持続期間に基づいて生成され得る。
2009534951.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの期間にわたって異なる入力信号の異なるレベルの持続期間と関係する少なくとも１つの差を決定すること、および
前記少なくとも１つの差に基づいて制御信号を生成すること、ここにおいて前記制御信号は、前記スイッチを独立して制御する、
を含む、複数の結合スイッチを制御する方法。
【請求項２】
前記持続期間が同一であるか、または、実質的に同一である場合、前記制御信号は前記スイッチをオフ状態にする、請求項１の方法。
【請求項３】
前記決定は、前記レベルの第１のものの前記持続期間と、前記レベルの第２のものの前記持続期間を比較することを含み、および
前記制御信号の前記生成は、前記比較に基づいて、前記制御信号の少なくとも１つについて少なくとも１つのパルスを供給するかどうかを決定することを含む、
請求項１の方法。
【請求項４】
前記比較は、前記レベルの第２のもの前記持続期間から、前記レベルの第１のものの前記持続期間を差し引くことを含む、請求項３の方法。
【請求項５】
前記入力信号の前記レベルの少なくとも２つは、少なくとも１つのパルスによってそれぞれ定義されること、
前記決定は、前記レベルの第１のものと関係するパルスの量と、前記レベルの第２にものと関係するパルス量とを比較することを含む、および、
前記制御信号の前記生成は、前記比較に基づいて、少なくとも１つの前記制御信号について、少なくとも１つのパルスを供給するかどうかを決定することを含む、
請求項１の方法。
【請求項６】
前記比較は、前記レベルの第２のものと関係する前記パルス量から、前記レベルの第１のものと関係する前記パルス量を差し引くことを含む、請求項５の方法。
【請求項７】
前記制御信号の少なくとも１つの持続期間は、前記レベルの第１のものと関係する前記パルス量と、前記レベルの第２のものと関係する前記パルス量との差に基づいている、請求項６の方法。
【請求項８】
前記比較が、
前記レベルの第１のものと関係する前記パルス量に基づいてカウントを増加すること、および、
前記レベルの第２のものと関係する前記パルス量に基づいてカウントを減少すること、
を含む、請求項６に記載の方法。
【請求項９】
各パルスは、前記信号レベルの１つのデジタル表現を含む、請求項６の方法。
【請求項１０】
前記少なくとも１つの期間は、前記入力信号の前記レベル間の遷移に実質的に対応する時に開始し、そして、終了する、請求項１に記載の方法。
【請求項１１】
前記少なくとも１つの期間は、少なくとも１つの定義された期間を含む、請求項１の方法。
【請求項１２】
前記少なくとも１つの期間は、複数の期間を含む、
前記決定は、各前記期間内の持続期間を比較することを含む、および、
前記制御信号は、各前記期間についての各比較に基づいて生成される、
請求項１の方法。
【請求項１３】
前記期間は、部分的に時間において重なり合う、請求項１２の方法。
【請求項１４】
前記制御信号はパルスを含む、および、
前記制御信号の生成は、前記制御信号パルスの送信時を調整することを含む、
請求項１の方法。
【請求項１５】
前記調整は、異なる前記制御信号パルス間の衝突が存在するかどうかに基づいている、請求項１４の方法。
【請求項１６】
前記調整は、所定の前記制御信号についての前記パルスの量が、しきい値量を超えるかどうかに基づいている、請求項１４の方法。
【請求項１７】
前記制御信号はパルスを含む、および、
前記制御信号の生成は、前記制御信号パルスを時間にわたってランダムに分散することを含む、
請求項１の方法。
【請求項１８】
少なくとも１つの期間は、第１の期間を含む、および、
前記制御信号の前記生成は、前記第１の期間にわたって前記入力信号のレベルと関係する前記持続期間の間に差がある場合には、少なくとも１つの前記制御信号について、時間において分離された複数のパルスを供給することを含む、
請求項１の方法。
【請求項１９】
前記制御信号は、
少なくとも１つのスイッチの第１セットを制御するように適合される少なくとも１つの第１の制御信号と、
少なくとも１つのスイッチの第２セットを制御するように適合される少なくとも１つの第２の制御信号と、
を含む、請求項１の方法。
【請求項２０】
前記入力信号は、パルス幅変調信号、デルタ変調信号、パルス密度変調信号、または、シグマデルタ変調信号を含む、請求項１の方法。
【請求項２１】
パルス符号変調信号に基づいて前記シグマデルタ変調信号を生成することをさらに含む、請求項２０の方法。
【請求項２２】
前記入力信号は、時間において量子化されない信号を含む、請求項１の方法。
【請求項２３】
前記スイッチは、交互にパワーを負荷に供給するために結合される、請求項１の方法。
【請求項２４】
前記スイッチは、フィルターを介して負荷に結合される、請求項２３の方法。
【請求項２５】
前記負荷は、スピーカー、トランスデューサー、または、アンテナを含む、請求項２３の方法。
【請求項２６】
前記スイッチは、Ｄ級増幅器の少なくとも一部分を含む、請求項１の方法。
【請求項２７】
前記スイッチは、トランジスターを含む、請求項１の方法。
【請求項２８】
前記スイッチは、Ｄ級増幅器の少なくとも一部を含む、
前記レベルは、第１のレベルと第２のレベルを含む、
前記制御信号は、第１の制御信号と第２の制御信号を含む、
前記入力信号は、ビットストリームを定義するデルタ変調信号を含む、そこにおいて、各ビットが第１のレベルまたは第２のレベルのどちらかと関係している、
前記決定は、第１のレベルと関係する前記ビット量と、第２のレベルと関係する前記ビット量との比較を含む、および、
前記制御信号の前記生成は、前記比較に基づいて、少なくとも１つの前記制御信号について、少なくとも１つのパルスを供給するかどうかを決定することを含む、
請求項１の方法。
【請求項２９】
前記制御信号は、少なくとも１つの期間にわたって前記第１のレベルと関係する前記ビット量が、少なくとも１つの期間にわたって前記第２のレベルと関係する前記ビット量と同一である場合、前記スイッチをオフの状態にする、請求項２８の方法。
【請求項３０】
少なくとも１つの期間にわたって入力信号の異なるレベルの時間持続期間と関係する少なくとも１つの差を決定するように適合される決定器、および
前記少なくとも１つの差に基づいて制御信号を生成するように適合される信号生成器、そこにおいて、前記制御信号が前記スイッチを独立して制御する、
を備える、複数の結合したスイッチを制御するための装置。
【請求項３１】
前記制御信号は、前記持続期間が同一であるか、実質的に同一である場合に、前記スイッチをオフ状態にするように適合される、請求項３０に記載の装置。
【請求項３２】
前記決定器は、前記第１のレベルの持続期間と、前記第２のレベルの持続期間を比較するように適合されるコンパレーターを備える、および、
前記信号生成器は、前記比較に基づいて、少なくとも１つの前記制御信号について、少なくとも１つのパルスを供給するかどうかを決定するようにさらに適合される、
請求項３０の装置。
【請求項３３】
前記コンパレーターは、前記第２のレベルの持続期間から前記第１のレベルの持続期間を差し引くように適合される、請求項３２の装置。
【請求項３４】
前記入力信号の少なくとも２つのレベルは、少なくとも１つのパルスにより各々定義されること、
前記決定器は、前記レベルの第１のものと関係するパルス量と、前記レベルの第２のものと関係するパルス量を比較するように適合されるコンパレーターを備える、および、
前記信号生成器は、前記比較に基づいて、少なくとも１つの前記制御信号について、少なくとも１つのパルスを供給するかどうかを決定するようにさらに適合される、
請求項３０の装置。
【請求項３５】
前記コンパレーターは、前記レベルの第２のものと関係する前記パルス量から、前記レベルの第１のものと関係する前記パルス量を差し引くように適合される、請求項３４の装置。
【請求項３６】
少なくとも１つの前記制御信号の持続期間は、前記レベルの第１のものと関係するパルス量と、前記レベルの第２のものと関係するパルス量の間の差に基づいている、請求項３５の装置。
【請求項３７】
前記コンパレーターは、
前記レベルの第１のものと関係するパルス量に基づいてカウントを増加するように、および、
前記レベルの第２にものと関係するパルス量に基づいてカウントを減少するように、
適合されるカウンターを備える、請求項３５の装置。
【請求項３８】
各パルスは、前記信号レベルのデジタル表現を含む、請求項３５の装置。
【請求項３９】
前記入力信号の前記レベル間の遷移に実質的に対応する時に、前記少なくとも１つの期間を開始し、そして、終了するように適合される期間コントローラーをさらに備える、      請求項３０の装置。
【請求項４０】
少なくとも１つの定義された期間に従って、少なくとも１つの前記期間を開始し、そして、終了するように適合される期間コントローラーをさらに備える、請求項３０の装置。
【請求項４１】
前記少なくとも１つの期間は、複数の期間を含む、
前記決定器は、前記各期間内の持続期間の比較するように適合されるコンパレーターを備える、および、
前記信号生成器は、各期間についての各比較に基づいて前記制御信号を生成するようにさらに適合される、
請求項３０に記載の装置。
【請求項４２】
前記期間は、時間において部分的に重なり合う、請求項４１の装置。
【請求項４３】
前記制御信号は、パルスを含む、および、
前記信号生成器は、前記制御信号の前記パルスの送信時を調整するように適合される、
請求項３０の装置。
【請求項４４】
前記調整は、前記制御信号の異なるもののパルス間に衝突が存在するかどうかに基づいている、請求項４３の装置。
【請求項４５】
前記調整は、前記制御信号の所定のものの前記パルスの量がしきい値量を超えるかどうかに基づいている、請求項４３の装置。
【請求項４６】
前記制御信号はパルスを含む、および、
前記信号生成器は、前記制御信号の前記パルスを時間にわたってランダムに分散するように、さらに適合される、
請求項３０に記載の装置。
【請求項４７】
前記少なくとも１つの期間は、第１の期間を含む、および、
前記信号生成器は、前記第１の期間にわたって前記入力信号のレベルと関係する持続期間の間に差が存在する場合には、前記制御信号の少なくとも１つについて、時間において分離される多重パルスを供給するように、さらに適合される、請求項３０の装置。
【請求項４８】
前記制御信号は、
少なくとも１つの前記スイッチの第１のセットを制御するように適合される少なくとも１つの第１の制御信号と、
少なくとも１つの前記スイッチの第２のセットを制御するように適合される少なくとも１つの第２の制御信号と、
を含む、請求項３０の装置。
【請求項４９】
前記入力信号は、パルス幅変調信号、デルタ変調信号、パルス密度変調信号、または、シグマデルタ変調信号を含む、請求項３０の装置。
【請求項５０】
パルス符号変調信号に基づいてシグマデルタ変調信号を生成するように適合されるコンバーターをさらに備える、請求項４９の装置。
【請求項５１】
前記入力信号は、時間において量子化されない信号を含む、請求項３０の装置。
【請求項５２】
前記スイッチは、負荷にパワーを交互に供給するように結合される、請求項３０の装置。
【請求項５３】
前記スイッチは、フィルターを介して前記負荷に結合される、請求項５２の装置。
【請求項５４】
前記負荷は、スピーカー、トランスデューサー、または、アンテナを含む、請求項５２の装置。
【請求項５５】
前記スイッチは、Ｄ級増幅器の少なくとも一部分を含む、請求項３０の装置。
【請求項５６】
前記スイッチは、トランジスターを含む、請求項３０の装置。
【請求項５７】
前記スイッチは、Ｄ級増幅器の少なくとも一部分を含む、
前記レベルは、第１のレベルと第２のレベルを含む、
前記制御信号は、第１の制御信号と第２の制御信号を含む、
前記入力信号は、ビットストリームを定義するデルタ変調信号を含む、そこにおいて、各ビットが第１のレベルまたは第２のレベルのどちらかと関係している、
前記決定器は、第１のレベルと関係する前記ビット量と第２のレベルと関係する前記ビット量を比較するように適合されるコンパレーターを含む、そして、
前記信号生成器は、前記比較に基づいて、前記制御信号の少なくとも１つについて、少なくとも１つのパルスを供給するかどうかを決定するように、さらに適合される、
請求項３０の装置。
【請求項５８】
前記制御信号は、前記少なくとも１つの期間にわたって前記第１レベルと関係する前記ビット量が、少なくとも１つの期間にわたって前記第２のレベルと関係する前記ビット量と同一である場合、前記スイッチをオフ状態にするように適合される、請求項５７の装置。
【請求項５９】
少なくとも１つの期間にわたって入力信号の異なるレベルの持続期間と関係する少なくとも１つの差を決定するための手段、および、
前記少なくとも１つの差に基づいて制御信号を生成するための手段、そこにおいて前記制御信号は独立して前記スイッチを制御する、
を備える、複数の結合スイッチを制御するための装置。  
【請求項６０】
前記制御信号は、前記持続期間が同一であるか、または、実質的に同一である場合、前記スイッチをオフ状態にするように適合される、請求項５９の装置。
【請求項６１】
前記決定するための手段は、前記レベルの第１のものの前記持続期間と、前記レベルの第２のものの前記持続期間とを比較するための手段を備える、および、
前記制御信号を生成するための手段は、前記比較に基づいて、前記制御信号の少なくとも１つについて、少なくとも１つのパルスを供給するかどうかを決定する、
請求項５９の装置。
【請求項６２】
前記比較するための手段は、前記レベルの第２のものの前記持続期間から前記レベルの第１のものの前記持続期間を差し引く、請求項６１の装置。
【請求項６３】
前記入力信号の少なくとも２つのレベルは、少なくとも１つのパルスによってそれぞれ定義される、
前記決定するための手段は、前記レベルの第１のものと関係するパルス量と、前記レベルの第２のものと関係するパルス量とを比較するための手段を備える、および、
前記制御信号を生成するための手段は、前記比較に基づいて、前記制御信号の少なくとも１つについて、少なくとも１つのパルスを供給するかどうかを決定する、
請求項５９の装置。
【請求項６４】
前記比較するための手段は、前記レベルの第２のものと関係する前記パルス量から前記レベルの第１のものと関係する前記パルス量を差し引く、請求項６３の装置。
【請求項６５】
前記制御信号の少なくとも１つの持続期間は、前記レベルの第１のものと関係する前記パルス量と、前記レベルの第２のものと関係する前記パルス量の間の差に基づいている、請求項６４の装置。
【請求項６６】
前記比較のための手段は、
前記レベルの第１のものと関係する前記パルス量に基づいてカウントを増加するための手段、および、
前記レベルの第２のものと関係する前記パルス量に基づいてカウントを減少するための手段、
を備える、請求項６４の装置。
【請求項６７】
各パルスは、前記信号レベルの１つのデジタル表現を含む、請求項６４の装置。
【請求項６８】
前記入力信号レベル間の遷移に実質的に対応する時に、前記少なくとも１つの期間を開始し、そして終了するタイミングのための手段をさらに備える、請求項５９の装置。
【請求項６９】
少なくとも１つの定義される期間に従って、少なくとも１つの期間を開始し、そして終了するタイミングのための手段をさらに備える、請求項５９の装置。
【請求項７０】
少なくとも１つの前記期間は、複数の期間を含む、
前記決定するための手段は、各期間内で持続期間を比較するための手段を備える、
前記制御信号を生成するための手段は、各期間に対する各比較に基づいて前記制御信号を生成する、
請求項５９の装置。
【請求項７１】
前記期間は、時間において部分的に重なり合う、請求項７０の装置。
【請求項７２】
前記制御信号は、パルスを含む、および、
前記制御信号を生成するための手段は、前記制御信号パルスの送信時を調整する、
請求項５９に記載の装置。
【請求項７３】
前記調整は、異なる前記制御信号のパルス間に衝突が存在するかどうかに基づいている、請求項５９の装置。  
【請求項７４】
前記調整は、所定の前記制御信号に対する前記パルス量がしきい値量を超えるかどうかに基づいている、請求項５９の装置。  
【請求項７５】
前記制御信号は、パルスを含む、および、
前記制御信号を生成するための手段は、前記制御信号のパルスを時間にわたってランダムに分散する、
請求項５９の装置。
【請求項７６】
前記少なくとも１つの期間は、第１の期間を含む、および、
前記制御信号を生成するための手段は、前記第１の期間にわたって前記入力信号レベルと関係する持続期間の間に差が存在する場合に、前記少なくとも１つの制御信号について、時間において分離される複数のパルスを供給する、
請求項５９の装置。  
【請求項７７】
前記制御信号が、
少なくとも１つの前記スイッチの第１のセットの制御に適合する少なくとも１つの第１の制御信号、および、
少なくとも１つの前記スイッチの第２のセットの制御に適合する少なくとも１つの第２の制御信号、
を含む、請求項５９の装置。
【請求項７８】
前記入力信号は、パルス幅変調信号、デルタ変調信号、パルス密度変調信号、または、シグマデルタ変調信号を含む、請求項５９の装置。
【請求項７９】
パルス符号変調信号に基づいて前記シグマデルタ変調信号を生成するための手段をさらに備える、請求項７８の装置。
【請求項８０】
前記入力信号は、時間において量子化されない信号を含む、請求項５９の装置。
【請求項８１】
前記スイッチは、負荷に対してパワーを交互に供給するために結合される、請求項５９の装置。
【請求項８２】
前記スイッチは、フィルターを介して負荷に結合される、請求項８１の装置。
【請求項８３】
前記負荷は、スピーカー、トランスデューサー、または、アンテナを含む、請求項８１の装置。
【請求項８４】
前記スイッチは、Ｄ級増幅器の少なくとも一部を含む、請求項５９の装置。
【請求項８５】
前記スイッチは、トランジスターを含む、請求項５９の装置。
【請求項８６】
前記スイッチは、Ｄ級増幅器の少なくとも一部を含む、
前記レベルは、第１のレベルと第２のレベルを含む、
前記制御信号は、第１の制御信号と第２の制御信号を含む、
前記入力信号は、ビットストリームを定義するデルタ変調信号を含む、そこにおいて、各ビットが前記第１のレベルまたは前記第２のレベルのどちらかと関係している、
前記決定ための手段は、前記第１のレベルと関係する前記ビット量と、前記第２のレベルと関係する前記ビット量を比較するための手段を備える、および、
前記制御信号を生成するための手段は、前記比較に基づいて、前記制御信号の少なくとも１つについて少なくとも１つのパルスを供給するかどうかを決定する、
請求項５９の装置。
【請求項８７】
前記制御信号は、少なくとも１つの期間にわたって前記第１のレベルと関係する前記ビット量が、少なくとも１つの期間にわたって前記第２のレベルと関係する前記ビット量と同一である場合に、前記スイッチをオフ状態にするように適合される、請求項８６の装置。  
【請求項８８】
少なくとも１つの期間にわたって異なる入力信号レベルの持続期間と関係する少なくとも１つの差を決定すること、および、
前記少なくとも１つの差に基づいて制御信号を生成すること、そこにおいて、前記制御信号が前記スイッチを独立に制御することを、
少なくとも１つのコンピューターによって実行可能なコードを含むコンピューター読み取り可能媒体、
を含む、複数の結合スイッチを制御するためのコンピュータープログラム製品。
【請求項８９】
複数の結合スイッチ、
少なくとも１つの期間にわたって異なる入力信号レベルの持続期間と関係する少なくとも１つの差を決定するように適合されるコンパレーター、
前記少なくとも１つの差に基づいて制御信号を生成するように適合される信号生成器、そこにおいて、前記制御信号は前記スイッチを独立して制御する、および、
トランスデューサー、そこにおいて、前記スイッチはパワーを交互に供給するために前記トランスデューサーに結合される、
を備える、無線通信のためのヘッドセット。
【請求項９０】
複数の結合スイッチ、
少なくとも１つの期間にわたって異なる入力信号レベルの持続期間と関係する少なくとも１つの差を決定するように適合されるコンパレーター、
前記少なくとも１つの差に基づいて制御信号を生成するように適合される信号生成器、そこにおいて、前記制御信号は前記スイッチを独立して制御する、および、
トランスデューサー、そこにおいて、前記スイッチはパワーを交互に供給するために前記トランスデューサーに結合される、
を備える、無線通信のための時計。
【請求項９１】
複数の結合スイッチ、
少なくとも１つの期間にわたって異なる入力信号レベルの持続期間と関係する少なくとも１つの差を決定するように適合されるコンパレーター、
前記少なくとも１つの差に基づいて制御信号を生成するように適合される信号生成器、そこにおいて、前記制御信号は前記スイッチを独立して制御する、および、
トランスデューサー、そこにおいて、前記スイッチがパワーを交互に供給するために前記トランスデューサーに結合される、
を備える、無線通信のための医療装置。
【発明の詳細な説明】
【技術分野】
【０００１】
３５  ＵＳＣ１１９の下での優先権の主張
本出願は、「パルス幅変調からの直接駆動Ｄ級増幅器（DIRECT DRIVE CLASS-D AMPLIFIER FROM PULSE WIDTH MODULATION）」と表題を付けられ、２００６年４月２０日に出願された、米国の仮特許出願６０／７９４０３９号に共通して所有される利益と優先権を主張する。その開示は、引用によってここに組み込まれる。
【０００２】
本出願は一般にデータ通信に関する、そして低パワー出力ステージに関する。
【背景技術】
【０００３】
通信システムの出力ステージには、さまざまなサーキットトポロジー（circuit topologies）が利用できる。典型的な応用例において、スピーカーやアンテナのような負荷（load）が、応用条件次第で、特定クラスの増幅器によって駆動できる。たとえば、Ａ級増幅器は、比較的に良い直線性（linearity）を必要とするが高い効率性を必要としない応用において使用され得る。これに対して、Ｃ級増幅器は、出力信号の歪（distortion）が大きい割には遥かに効率性が高い。他のクラスの増幅器、Ｄ級増幅器の場合には、非常に高い効率性を提供するため、スイッチングアーキテクチャー（switching architecture）を利用し、パルス幅変調関係とシグマデルタ変調関係の応用に多く使用される。
【０００４】
図１は、Ｄ級増幅器回路１００をデジタルオーディオ対応させた典型的なインプリメンテーションを示す。この例では、デジタルオーディオ入力信号１０２は、シグマデルタ変調１０４によって、１ビット・シグマデルタ変調ストリームに変換されている。１ビット・デジタルアナログ変換器１０６は、このビットストリームをアナログ信号に変換し、次にそのアナログ信号がローパスフィルター１０８によってフィルターされる。コンパレーター１１０は、ローパスフィルター１０８の再構築されたアナログ出力と、鋸歯形状波ジェネレーター１１２の出力とを比較する。その結果として生じたパルス幅変調信号１１４は、パルス幅変調信号１１４のレベル（高いか低いか）に応じて、スピーカー１１８を交互に駆動する、２つ一組のトランジスター（a pair of coupled transistors）１１６を制御する。
【０００５】
図１に描かれたようなＤ級増幅回路は、ある与えられた時間（at a given time）では、トランジスター１１６の１つのみがオン状態にあるので、相対的に効率的な出力ステージを提供することが可能となる。しかし、実際には、パルス幅変調信号１１４を発生させる部品（たとえば、部品１１０と１１２）によって消費されるパワーは相対的に重要であり、低パワーの応用の際には特に重要である。
【０００６】
いくつかの応用では、シグマデルタ変調信号を利用して、出力ステージ（たとえば、トランジスター１１６）を直接駆動させることも可能である。適切なフィルタリングが、出力ステージの前か、出力ステージかのいずれかで行われる場合には、そのような回路は、比較的に正確に、当初の信号を再生することが可能である。たとえば、そのような回路は、出力ステージの前にフィルター（たとえば、キャパシター）を利用するか、あるいは、負荷（たとえば、スピーカーコイル）は十分なフィルタリング効果を提供するかもしれない。
【発明の開示】
【発明の概要】
【０００７】
本開示のサンプル態様の概要が以下に続く。ここにおける態様の言及はすべて、本開示の１以上の態様に及び得ることは、理解されるはずである。
【０００８】
いくつかの態様で、本開示は、低パワー出力ステージに関係する。たとえば、ここにおける教示にしたがって構築された出力ステージのパワー消費は、信号が出力される際の活動と振幅に依存して（たとえば、比例して）決定され得る。
【０００９】
本開示は、また、いくつかの態様で、出力ステージのスイッチを制御する技術に関係する。たとえば、これらの技術は、Ｄ級出力ステージ（class D output stage）のようなスイッチングベースの出力ステージ（switching-based output stage）の駆動に使用され得る。その出力ステージは、トランスデューサー（たとえば、スピーカー、アンテナなど）のような負荷や、何か他の適当な負荷を駆動することができるようになる。
【００１０】
いくつかの態様で、スイッチは、１以上の期間にわたって(over one or more periods of time）、入力信号の異なるレベルの持続期間（duration）に基づいて制御されるかもしれない。たとえば、所定の期間にわたって、入力信号の第１のレベル（たとえば、高レベル）の持続期間が、入力信号の第２のレベル（たとえば、低レベル）の持続期間よりも長い場合には、第１のスイッチがオンとなる。反対に、期間にわたって、第２のレベルの持続期間が、第１のレベルの持続期間よりも長いならば、第２のスイッチがオンになる。従って、入力信号レベルの相対的な持続期間に応じて、スイッチの一方をオンにし、スイッチの他方をオフにすることが可能である。
【００１１】
いくつかの態様で、本開示はまた、トライステート制御スキーム（tri-state control scheme）の提供に関係する。たとえば、入力信号レベルの持続期間が同じであるか、実質的に同じである場合には、スイッチのすべてをオフにすることが可能である。これは、トランジスターの１つが常にオンの状態にある、（たとえば、図１にあるような）従来のシグマデルタ変調Ｄ級スキームとは、著しく対照的である。所定の期間にわたって異なるレベルが均等に分散されている状態（even distribution）が、対応するアナログ信号がゼロレベルかゼロレベル近辺にあることを示す場合には、そのようなトライステート制御スキームは、入力信号との関係で有効に利用することが可能である。１つの例としては、シグマデルタ変調オーディオ信号の場合には、所定期間にわたっての無信号状態（silence）は、その期間にわたって、ゼロと１が均等に分散されている状態で示され得る。
【００１２】
トライステート制御スキームと関連させることで、独立（independent）の制御信号は、出力ステージのスイッチを制御するために使用できる。言い換えれば、ユニークな制御信号は、唯一のスイッチを、独立して制御するために使用できる。たとえば、２つのスイッチを持つ応用例では、第１の制御信号は、第１のスイッチを独立してオンとオフの状態にするために使用できる。一方で、第２の制御信号は、第２のスイッチを独立してオンとオフの状態にするために使用できる。
【００１３】
ここで説明されたような出力ステージ制御スキームの使用を通して、出力ステージによって消費されるパワーは、一以上の態様において、出力される信号の活動とボリュームに、実質的に比例する可能性がある。たとえば、オーディオ信号と関係するボリュームが非常に低い場合（たとえば、入力信号レベルが均等に分散されている場合）には、出力ステージのすべてのトランジスターがオフとなり得るので、出力ステージではパワーをほとんど消費しないか、全くパワーを消費しない。対照的に、オーディオボリュームが高い場合（たとえば、１つの入力信号レベルの持続期間が、他の入力信号レベルの持続期間よりずっと長い場合）には、出力ステージは必要なボリュームレベルを提供するために、十分な量のパワーを引き出すこととなる。
【００１４】
本開示のこれらのおよび他の特徴、態様と利点は、以下の詳細な説明、添付された特許請求の範囲、添付図面と関連付けて考慮される場合、さらに十分に理解されるだろう。
【００１５】
一般的慣習に従って、図面で示されるさまざまな特徴は、一定の縮尺で描かれていないかもしれない。従って、さまざまな特徴の寸法は、意味を明らかにするために、任意に拡大され、あるいは縮小されるかもしれない。さらに付け加えれば、図面のいくつかは、意味を明らかにするために単純化されるかもしれない。このように、図面は、所定の装置（たとえば、デバイス）の部品や方法のすべてを描いていないかもしれない。最後に、参照数字の類は、明細書と図面の全体にわたる特徴の類を表記するために使用されるかもしれない。
【詳細な説明】
【００１６】
本開示のさまざまな態様が、下記に説明される。ここでの説明は、幅広い種類の形式に具体化が可能であること、そして、特有の構造、機能、あるいは、ここで開示される両方が単なる代表例であることは、明白なはずである。当業者は、本明細書の開示態様が他のすべての態様とは独立してインプリメンテーションが可能であることと、これらの態様の２つ以上がいろいろなやり方で組み合わせ可能であることを、正しく認識するはずである。たとえば、本明細書で述べられた任意の数の態様を使用することによって、装置が実現され得る、あるいは、方法が実行され得る。さらに、他の構造、機能を使用することによって、つまり、ここで説明する一以上の態様に追加されるか、あるいは、それ以外の構造と機能を使用することによって、そのような装置は実現が可能であるし、あるいは、そのような方法は実行が可能である。上記の例としては、いくつかの態様では、スイッチの制御方法は、少なくとも一期間にわたって入力信号の異なるレベルの持続時間と関係する少なくとも１つの差を決定することと、少なくとも１つの差に基づいた制御信号を生成することを含んでいる。その場合には、制御信号は独立してスイッチを制御する。さらに、他の態様では、スイッチの制御方法は、持続期間が同一（identical）か実質的に同一である場合には、スイッチをオフすることも含んでいる。
【００１７】
図２は、入力信号２０４に応じて、負荷２０２をドライブする装置２００のサンプル態様を示す。特に、装置２００は、負荷２０８をドライブするために、スイッチ２０８Ａと２０８Ｂを独立して制御するトライステート制御信号２０６Ａと２０６Ｂを生成する。いくつかの態様では、制御信号２０６Ａと２０６Ｂは、１つ以上の期間にわたって入力信号２０４の異なるレベルの持続期間に基づいて生成される。
【００１８】
装置２００のいくつかの動作（operation）は、図３のフローチャートと一緒に説明されている。簡便化のために、図３にある動作（または、ここにおいて教示され、議論される全ての他の動作）は、特定の部品によって実施されるものとして説明されるかもしれない。しかしながら、これらの動作は他のタイプの部品によって実施が可能となり、そして、異なる数の部品を使用して実施が可能となることは認識すべきである。同様に、ここにおいて教示される１つ動作、あるいは複数の動作は、所定のインプリメンテーションにおいて使用されないかもしれないことも正しく認識すべきである。
【００１９】
図３のブロック３０２に表わされるように、はじめに、入力信号２０４は、負荷２０２に供給されるために処理される必要のある形式で供給される。いくつかの態様では、入力信号２０４は、入力信号２０４のあるレベルの持続期間が、負荷２０２で出力される信号の振幅と関係するという特性を有するデジタル信号である。たとえば、入力信号２０４は、所定期間内の信号ゼロと信号１の数の間の任意の不均衡が、表わされたアナログ信号の大きさ（magnitude）に相当するという特性を持つパルス密度変調信号を含むかもしれない。いくつかのインプリメンテーションでは、入力信号２０４は、シグマデルタ変調信号を含むかもしれない。
【００２０】
他のタイプの入力信号（たとえば、他のタイプの変調を使用して生成された）は、装置２０２との関係で使用可能である。たとえば、入力信号２０４は、パルス幅変調信号のようなパルス密度変調信号の他のタイプを含むかもしれない。あるいは、デルタ変調信号のある形式（たとえば、適応差動パルスコード変調信号（adaptive differential pulse code modulated signal））を含むかもしれない。
【００２１】
いくつかの態様では、入力信号２０４は、２つ以上のレベルを含む可能性がある。たとえば、入力信号は、レベル０と１、レベル−１と＋１、レベル−１と０、レベル０と＋１、レベル０と１と２などで定義されるレベルを持つ可能性がある。つまり、入力信号２０４は、マルチビット・シグマデルタ変調やマルチビット差動パルス符号変調（differential pulse code modulation）のようなマルチレベルのスキームを含むかもしれない。そのようなスキームを利用するインプリメンテーションにおいては、制御信号の生成は、入力信号の異なるレベルの持続期間と関係する１つ以上の差があるかどうかに基づいているかもしれない。
【００２２】
いくつかのインプリメンテーションでは、装置２０２は信号コンバーター２１０をオプションとして含む可能性がある。たとえば、入力信号２０４は、パルス符号変調信号（たとえば、１６ビットＰＣＭ信号）を含むかもしれない。この場合には、信号コンバーター２１０は、パルス符号変調信号２０４を、装置２００に適した形式に変換するかもしれない。たとえば、いくつかのインプリメンテーションでは、信号コンバーター２１０は、シグマデルタ変調信号の生成に適合している。
【００２３】
入力信号２０４は、任意のタイプの情報を表す可能性のあることを認識すべきである。たとえば、入力信号２０４は、オーディオ信号、さまざまな形式の感知信号（sensed signal）、ラジオ周波数（ＲＦ）信号、または、その他のタイプの信号を表すかもしれない。
【００２４】
図３のブロック３０４に示されるように、入力信号は、レベル持続期間決定器２１２に供給され、この決定器２１２が少なくとも一期間に及ぶ異なる入力信号レベルに関係する持続期間の間に差が存在するかどうかを決定する。このプロセスは、たとえば、各入力信号レベルの持続期間の決定を伴うこともあり得るし、複数のレベルの１つが他のレベル（あるいは、他の複数のレベル）よりも長いかどうかを決定するために、レベルの比較を伴うこともあり得る。このプロセスは、また、異なるレベルの持続期間の間の差の大きさ（magnitude）の決定を伴うこともあり得る。この目的のために、レベル持続期間決定器２１２は、レベル持続期間の間の任意の差に関係する指示（indication）の生成に適合するコンパレーター２１４を含むかもしれない。
【００２５】
入力信号２０４の各レベルと関係する持続期間の決定には、いろいろな技術が使用されるかもしれない。下記でさらなる詳細が説明されるように、入力信号２０４が量子化信号（quantized signal）（たとえば、１，０などのような特定の値を示す連続パルスやビット）を含む場合には、所定のレベルと関係する持続期間は、そのレベルと関係するビット数をカウントする１つ以上のカウンター２１６によって決定され得る。対照的に、入力信号２０４が非量子化信号（たとえば、パルス幅変調信号）を含む場合には、所定のレベルと関係する持続期間は、そのレベルの幅を測定することによって（たとえば、タイマーや何か他のふさわしい技術を使用して）決定され得る。
【００２６】
レベルの持続期間の間の任意の差と関係する指示は、いろいろな方法で生成され得ることは認識すべきである。いくつかのインプリメンテーションでは、コンパレーター２１４は、指示を生成するために、決定されたレベルを比較するかもしれない。たとえば、入力信号２０４が連続パルスを含み、所与の期間に少なくともの２つのレベルと関係するパルスを有する場合には、コンパレーター２１４は、別のレベルや他のレベルと関係するパルス数から、あるレベルと関係するパルス数を単に差し引くことがあり得る。
【００２７】
いくつかのインプリメンテーションでは、レベル持続期間決定器２１２は、各レベルの実際の持続期間を明確には決定しないが、その代わりに、コンパレーター２１４は、レベル持続期間の間にある相対的な差に関する指示を直接生成するかもしれない。１つの例としては、コンパレーター２１４は、適切な指示を提供するために、あるレベル持続期間の特徴から、他のレベル持続期間の特徴を差し引くかもしれない。これは、たとえば、あるレベルと関係するパルスのカウントアップで生じる量子化（quantized）入力信号を使って実行されるかもしれないし、他のレベルと関係するパルスのカウントダウンで生じる量子化入力信号を使って実行されるかもしれない。同様に、これは、たとえば、あるレベルのタイミングに基づく変数（たとえば、信号の大きな）の増加、および、他のレベルのタイミングに基づく変数の減少による、非量子化（non-quantized）入力信号で遂行されるかもしれない。
【００２８】
レベル持続期間決定器２１２は、各レベル決定が行われる一期間や複数期間を定義するか、そうでなければ制御するために使用される時間期間コントローラー（time period controller）２１８をも備え得る。時間期間コントローラー２１２は、いろいろな方法で、期間を定義することができる。
【００２９】
いくつかのインプリメンテーションでは、期間は、入力信号２０４におけるＮ個の同種の連続する遷移（N successive transitions of the same type）間の時間と定義される。ここで、Ｎは１，２，３等であるとする。たとえば、期間は、第１のレベル（たとえば、レベル０）から第２のレベル（たとえば、レベル１）までの遷移から、第１のレベルから第２レベルまでの次の遷移（Ｎ＝１の場合）までの時間と定義され得る。ここで、２レベル以上を持つ入力信号の場合には、遷移はレベルのセットの間（たとえば、レベル０からレベル１、レベル０からレベル２、レベル１からレベル２など）として定義され得ることを認識するべきである。上記の実行においては、期間は、非決定的（nondeterministic）である可能性がある。つまり、期間の持続時間（the duration of the period of time）は、入力信号２０４で示される特定データに基づいて、相対的に予想不可能な形で変化する可能性がある。
【００３０】
定義された（たとえば、決定的（deterministic））期間を使用する実行には、選択肢があり得る。たとえば、レベル持続期間決定器２１２は、ひとつひとつが既知の（たとえば、同一の）持続期間から成る連続タイムインターバルで、入力信号２０４のレベル持続期間を分析する可能性がある。  
以下に詳細に説明されるように、レベル持続期間決定器２１２は、時間の一期間以上に及ぶ入力信号のレベル持続期間を決定する。たとえば、レベル持続期間決定器２１２は、異なる持続期間かもしれない、互いにオフセットされるかもしれない、および、ある場合には互いに重なり合うかもしれない、複数の時間窓（multiple windows of time）を使用するかもしれない。
【００３１】
図３を再度参照すれば、ブロック３０６で示されるように、制御信号生成器２２０は、レベル持続期間決定器２１２により提供されるパルス持続期間の間の任意の差と関係する指示（indication）に基づいて制御信号２０６Ａと２０６Ｂを生成し得る。下記でより詳細に説明するように、これは、与えられた所定の期間について、制御信号２０６Ａか制御信号２０６Ｂに対して１つ以上の信号を生成すること、あるいは、制御信号２０６Ａと２０６Ｂのいずれに対しても信号を生成しないことを、含むかもしれない。
【００３２】
ブロック３０８に示されるように、制御信号生成器２２０は、ある種の環境の下では、制御信号２０６Ａと２０６Ｂのタイミングを調整し得る。たとえば、制御信号生成器２２０は、スイッチ２０８Ａと２０８Ｂの両方を同時にオン状態にすることを避けるため、時間において信号を拡げる（spread out）ため（たとえば、単一の大きなパルスより多数の小さなパルスを使用することによって）、時間において信号をランダムに分散するため、あるいは、何か他の理由のために、信号タイミングを調整する。
【００３３】
ブロック３１０に示されるように、制御信号生成器２２０によって生成される制御信号２０６Ａと２０６Ｂは、必要に応じて負荷２０２へパワーを供給するために、スイッチ２０８Ａと２０８Ｂを独立して制御するかもしれない。この場合には、スイッチ２０８Ａは負荷にＶ＋電源を結合するためにオン状態にされるかもしれないし、スイッチ２０８Ｂは負荷２０２にＶ−電源を結合するためにオン状態にされるかもしれない。あるいは、スイッチ２０８Ａとスイッチ２０８Ｂのどちらもオン状態にされないかもしれない。
【００３４】
ここで図４を参照すれば、負荷にパワーを供給する結合スイッチの制御に関する追加詳細は、シグマデルタ変調入力信号４０４に基づいて制御信号４０２Ａと４０２Ｂを生成する装置４００との関連で説明される。装置４００のサンプルオペレーションは、図５のタイミング図と図６のフローチャートとの関係で説明される。下記の詳細は例示目的に提供されていること、そして、ここでの説明はこれらの特定の詳細に限定されるわけではないことは、認識すべきである。
【００３５】
図４の例では、直接駆動Ｄ級コントローラー（direct drive class-D controller）４０６は、スイッチ４０８Ａと４０８Ｂのペアを制御する制御信号４０２Ａと４０２Ｂを生成する。スイッチ４０８Ａと４０８Ｂは、トランジスター、あるいは、負荷４１０へパワーまたは何か他の信号を結合するためにいくつかの他の適当なメカニズムを備えるかもしれない。図４に表されるように、いくつかのインプリメンテーションでは、スイッチ４０８Ａと４０８Ｂは、ローパスフィルター４１２を介して、負荷４１０へ結合される。図５について簡単に言及するならば、制御信号４０２Ａと４０２Ｂの幅と生成回数（generation times）は、入力信号４０４における１と０の連続レベルの幅の間の差に基づいているかもしれない。
【００３６】
ここで図６に言及すれば、ブロック６０２に示されるように、直接駆動Ｄ級コントローラー４０６は、適切な信号源からシグマデルタ変調入力信号を受ける。ブロック３０２との関係で上記を説明するならば、シグマデルタ変調信号４０４は、装置４００へ直接供給されるか、あるいは、装置４００は、コンバーター２１０（図４には示されていない）のような、パルス符号変調をシグマデルタ変調へ変換するコンバーターを含むかもしれない。
【００３７】
ブロック６０４に示されるように、あるポイントで、期間は入力信号４０４からの信号レベル情報の分析や入手を開始する。上記の説明のように、そのような期間は、入力信号４０４のレベル間の遷移（transition）に基づいているかもしれないし、あるいは、１つ以上の定義された期間に基づいているかもしれない。
【００３８】
図５は、入力信号４０４の連続した低レベル部分（たとえば、”０”の値を持つ）と連続した高レベル部分（たとえば、”１”の値を持つ）の間の遷移に基づいて決定されるいくつかの期間を示す。たとえば、矢印Ｗ０、Ｗ２、Ｗ４で示される期間は、入力信号４０４が低レベルから高レベルへ遷移する時に開始する１組の連続する期間を定義している。
【００３９】
図６のブロック６０６で示されるように、コントローラー４０６は、入力信号４０４の各レベルと関係する持続期間を決定する。いろいろな技術と対応する構造が、これらの持続期間の決定に利用される可能性がある。たとえば、いくつかのインプリメンテーションでは、コントローラー４０６は、入力信号４０４の各レベルと関係するパルスやビット（たとえば、１と０）の数をカウントするパルスカウンター４１４を備える。
【００４０】
ブロック６０８で示されるように、パルスカウンター４１４は、所定の期間の終了に到達するまでパルスをカウントする。ここで、所定の期間の終了は、期間の開始と同様に（たとえば、入力信号の遷移によって、あるいは、開始時間後の定義される時間量として）定義され得る。
【００４１】
上記の説明のように、図５は、３つの連続する期間Ｗ０、Ｗ２、Ｗ４を示す。ここで、期間Ｗ０は、期間Ｐ０とＰ１を含み、入力信号４０４は、それぞれ、５つの連続高レベルパルスと、それに続く３つの連続低レベルパルスから構成される。同様に、期間Ｗ２は、期間Ｐ２とＰ３を含み、入力信号４０４は、それぞれ、４つの連続高レベルパルスと５つの連続低レベルパルスから構成される。さらに、期間Ｗ４は、期間Ｐ４とＰ５を含み、入力信号４０４は、それぞれ、７つの連続高レベルパルスと３つの連続低レベルパルスから構成される。
【００４２】
ブロック６１０で示されるように、コントローラー４０６は、相対的なレベル持続期間に関する指示を生成するために、所定の期間内のレベル持続時間を比較する可能性がある。他の方法での指示の生成やレベル持続期間の比較には、いろいろな技術が利用され得る。たとえば、いくつかのインプリメンテーションでは、ブロック６０６にあるカウンター４１４で生成されるカウントは、コンパレーター（たとえば、図１のコンパレーター）に供給され、そのコンパレーターがあるレベルのパルス数（たとえば、期間Ｐ１に対する３パルス）を他のレベルのパルス数（たとえば、期間Ｐ０に対する５パルス）から差し引くかもしれない。他のインプリメンテーションでは、アップ／ダウン・カウンタースキームが、入力信号４０４の異なるレベルと関係するパルス数の差を決定するために使用されるかもしれない。たとえば、期間Ｐ０に対する５パルスはアップカウントに使用されるが、期間Ｐ１に対する３パルスは、ダウンカウントに使用されるかもしれない。
【００４３】
ブロック６１２で示されるように、入力信号４０４のレベル持続期間の間の差の結果生じた指示は、この指示に基づく制御信号４０２Ａと４０２Ｂを生成する制御パルス生成器４１６に供給される。図５の例では、制御信号４０２Ａと４０２Ｂは、期間Ｗ０、Ｗ２、Ｗ４のパルスに基づいて生成される。所定の期間（たとえば、期間Ｗ０）の高レベルパルス数が、その期間の低レベルパルスの数より大きい場合には、特に、負の進行パルス（a negative-going pulse）が、制御信号４０２Ａに対して生成される可能性がある。反対に、所定の期間の高レベルパルス数がその期間の低レベルパルス数より小さい場合には、正の進行パルス（a positive-going pulse）が、制御信号４０２Ｂに対して生成される可能性がある。このように、図５の例では、期間Ｗ０とＷ４の後では、制御信号４０２Ａにパルスが生成されるが、その一方で、期間Ｗ２の後では、制御信号４０２Ｂにパルスが生成される。
【００４４】
図５は、また、制御信号４０２Ａと４０２Ｂの幅は、期間Ｗ０、Ｗ２、Ｗ４のパルスに基づくことを示す。たとえば、所定の制御信号幅は、対応する期間内にある高レベルパルスと低レベルパルスの数の間の差に基づく可能性がある。従って、図５の例では、期間Ｐ０は５つの高レベルパルスを持ち、期間Ｐ１は３つの低レベルパルスを持っていたために、制御信号４０２Ａの最初のパルスは、２パルス幅を持つ。同様に、期間Ｐ２が４つの高レベルパルスを持ち、期間Ｐ３が５つの低レベルパルスを持っていたために、期間Ｗ２の後の制御信号４０２Ｂのパルスは、１パルス幅を持つ。
【００４５】
制御信号４０２Ａと４０２Ｂは、いろいろな方法で生成され得る。たとえば、いくつかのインプリメンテーションでは、ブロック６１０で結果的に生成されるカウント値は、適切な幅を持つパルスを生成するために、ダウンカウントを行う他のカウンターへ送られるかもしれない。
【００４６】
制御信号４０２Ａと４０２Ｂがスイッチ４０８Ａと４０８Ｂを独立して制御するため、装置４００はトライステータブル（tri-stateable）Ｄ級タイプ出力ステージを有利に提供する。たとえば、波形データの連続的レベル持続期間が同じである場合（たとえば、オーディオ信号の静寂（silence）が典型的であるが）、両方の制御信号はオフ状態になる。このシナリオは図７に示されるが、そこでは、期間Ｗ０は、期間Ｐ０からの４つの高レベルパルスと、期間Ｐ１からの４つの低レベルパルスを含む。この場合には、他の場合ではＰ０−Ｐ１に対応する１つのパルスが供給されるであろう期間Ｗ０の後のタイムポイント（破線７０２で示される）において、制御信号４０２Ａと４０２Ｂに対するパルスは供給されない。
【００４７】
コントローラー４０６による制御信号の供給は、一方のスイッチをオンにする状態、他方のスイッチをオンにする状態、どちらのスイッチもオンにしない状態を作り出すよう行われる。そのようなトライステート（tri-state）技術の使用によって、装置４００のパワー消費は、たとえば、入力信号４０４によって示されるオーディオ信号の量と活動のレベルに実質的に比例させることが可能となる。たとえば、オーディオ信号が静寂（silent）である場合には、スイッチ４０８Ａと４０８Ｂは、入力信号４０４の１と０の数の間の釣り合い（symmetry）によってオフ状態となる。対照的に、オーディオ信号の振幅が上昇するにつれて、入力信号４０４の１と０の数の間の不釣合い（asymmetry）は増し、それによって、より長い期間についてスイッチ４０８Ａと４０８Ｂがオン状態にされる。
【００４８】
制御信号４０２Ａと４０２Ｂは、他のタイミング関係に基づいて生成されるかもしれないことは、認識されるべきである。たとえば、いくつかのインプリメンテーションでは、制御信号４０２Ａと４０２Ｂは、図４の期間Ｗ１、Ｗ３、Ｗ５などと関係するパルスのセットに基づいて生成されるかもしれない。
【００４９】
さらに、いくつかのインプリメンテーションでは、制御信号４０２Ａと４０２Ｂは、１つ以上の期間に基づいて生成される可能性がある。たとえば、制御信号４０２Ａと４０２Ｂは、偶数のタイムウインドウ（Ｗ０、Ｗ２、Ｗ４等）と奇数のタイムウインドウ（Ｗ１、Ｗ３、Ｗ５等）に基づく可能性があり、そのために、制御信号４０２Ａと４０２Ｂのパルス出力数を潜在的に２倍に増やすことになるかもしれない。いくつかの態様では、そのようなパルス密度の上昇は、装置４００によって最終的に出力される信号の質（たとえば、音質）を改善する可能性がある。図７では、制御信号４０２Ａと４０２Ｂが偶数と奇数のタイムウインドウの両方に基づく例を示す。ここで、期間Ｗ１、Ｗ２、Ｗ３はそれぞれ、結果的に制御信号４０２Ｂのパルスになる。
【００５０】
図６のブロック６１４に示されるように、いくつかの態様では、１つ以上の制御信号４０２Ａと４０２Ｂのタイミングを調整することが望ましいし、あるいは、調整することが必要となる可能性がある。そのようなタイミング調整が行われる理由としては、たとえば、制御信号４０２Ａと４０２Ｂ上の同時パルスを避けること、制御信号４０２Ａと４０２Ｂのランダム性（randomness）を高めること、結果として生じる出力信号の非線形位相成分（nonlinear phase components）の発生確率を低下させること、あるいは、何か他の理由が挙げられ得る。
【００５１】
図７は、制御信号４０２Ａのパルスタイミングが、制御信号４０２Ａと４０２Ｂ上の同時パルスを避けるために調整された例を示している。制御信号４０２Ａの矢印７０４と破線のパルスで示されるように、期間Ｗ４に対応する破線のパルスの通常タイミングは、結果として、期間Ｗ３に対する制御信号４０２Ｂ上のパルスと部分的に重なり合う。したがって、コントローラー４０６は、そのような“衝突”を避けるために、制御信号４０２Ａに対してパルスタイミングを調整するかもしれない。
【００５２】
図８は、このタイミングのランダム性を高めるために、制御信号４０２Ａと４０２Ｂに対するパルスタイミングが調整された例を示している。ここでは、期間（たとえば、期間Ｗ０、Ｗ２、Ｗ４）の終了と対応パルス（たとえば、Ｐ０−Ｐ１、Ｐ３−Ｐ２、Ｐ４−Ｐ５に対応するパルス  ）の開始の間のタイミングが、静的方式か動的（たとえば、ランダム）方式かのいずれかで調整されることが観察されるかもしれない。
【００５３】
図８は、また、制御信号に対して、単一パルスの代わりに、複数のパルスが使用される例を示す。この例では、期間Ｗ４に対応する制御信号４０２Ａに対するパルスが、４ビット分の長さとなるよう設定されている。ここで、ビット数は、上記説明のような入力信号レベルの個々のパルス数の間の差に対応する可能性がある。図８で示されるように、コントローラー４０６は、４ビット分の長さとなる１パルスを生成するよりもむしろ、それぞれが２ビット分の長さを持つ２パルスを生成する可能性がある。単一ビットより多くの任意のパルスは、任意の適当な数のパルスに分割される可能性があることは認識すべきである。たとえば、４ビット分の長さを持つ１パルス（a pulse four bits long）は、全体として４ビットを備えるよう、２パルス，３パルス，４パルスに分割される可能性がある。いくつかの態様では、パルスを分割するかどうかの決定は、そのパルスの幅がしきい値を超えるかどうかによって行われる可能性がある。そのようなしきい値は、たとえば、ビットのしきい値量（たとえば、個々のパルス）に一致するかもしれない。
【００５４】
ブロック６１６で示されるように、出力がトライステートでない場合には、スイッチ４０８Ａか４０８Ｂの１つがオン状態となり、負荷４１０へパワー信号を供給する。出力がトライステートである場合には、スイッチ４０８Ａと４０８Ｂの両方がオフ状態となる。ブロック６１８で示されるように、スイッチ４０８Ａと４０８Ｂによって生成されるすべての信号は、ローパスフィルター４１２へ供給されるか、あるいは、この信号の特性を改善するために、何か他の方法で処理される可能性がある。
【００５５】
ブロック６２０で示されるように、フィルターされた信号は、そこから負荷４１０へ供給される。この例では、負荷４１０はスピーカーを含む。しかしながら、上記説明のように、負荷４１０は、たとえば、アンテナあるいはいくつかの他の形態のトランデューサーを含む他の形態を取るかもしれないことは認識すべきである。
【００５６】
出力ステージ（たとえば、スイッチ４０８Ａと４０８Ｂと負荷４１０を含む）は、いろいろな形態を取る可能性があることを、同様に認識すべきである。たとえば、図９で示されるように、いくつかのインプリメンテーションでは、出力ステージは、２つのスイッチペア９０２Ａと９０２Ｂを含むＨ−ブリッジ９００を備える可能性があるが、その場合には、各スイッチペアは、負荷９０４（たとえば、トランデューサー）の２つの入力ターミナルの１つにだけに結合される。図９の例では、制御信号Ｑ１とＱ２は、それぞれ、制御信号４０２Ａと４０２Ｂに対応し得る。さらに、制御信号Ｑ１＊とＱ２＊は、それぞれ、反転（inverted）制御信号４０２Ａと４０２Ｂに対応し得る。Ｈ−ブリッジ９００の使用を通して、より大きな信号スイング（たとえば、Ｖ＋からＶ−へ）が、負荷９０４へ供給される可能性がある。いくつかのインプリメンテーションでは、Ｈ−ブリッジ９００に対するトライステート状態を実現するためには、上部のＰ−ＭＯＳトランジスターをオン状態にするだけで可能であろうし、他の手段としては、下部のＮ−ＭＯＳトランジスターをオン状態にするだけでも可能であろう。そのような構成は、負荷に対してより整合性のある出力インピーダンスを維持し得る。
【００５７】
上記より、コントローラー４０６は、オン／オフ方式で制御される出力ステージに対して、シグナルデルタ変調信号のビットを、実質的にマップ（map）することは、認識すべきである。このように、この技術は、従来のシグナルデルタ変調Ｄ級増幅器のように（たとえば、図１のように）、シグナルデルタ変調データからアナログ波形を再構築することは含まない。この処理のオペレーションを排除することによって、装置４００は、そうした処理を行う従来の装置よりも、消費するパワーが少ないという優位性があり得る。さらに、トライステート制御スキームの使用を通して、たとえば、２値（binary）入力信号が短持続期間にわたって”１”と”０”の間で実質的に振動（oscillating）する（たとえば、根本的なアナログ信号がないことを示す）場合には、スイッチ４０８Ａと４０８Ｂはオフ状態にされる可能性がある。そのような理由から、本開示技術は、また、上記の説明のように、シグマデルタ変調信号をＤ級出力ステージへ直接供給する技術よりも消費パワーが少なくなる可能性がある。
【００５８】
ここでの説明は、いろいろな応用に利用可能であるかもしれない。図１０は、無線装置１００２と１００４を含むシステム１０００の一例を示す。装置１００２と１００４は、１つ以上の無線通信リンク１０１０を通して通信を行うために、トランシーバー１００６と１００８をそれぞれ備える。
【００５９】
装置１００４は、たとえば、いくつかの形式の出力信号を供給するために、負荷の駆動に使用される直接駆動Ｄ級増幅器１０１２（あるいは、ここで説明された他の同様な構成）を備える。増幅器１０１２に対する入力信号を含むデータは、装置１００４によって供給されるか、あるいは、装置１００２から受信される可能性がある。前者のシナリオの場合には、プロセッサー１０１４か何か他のふさわしい部品が、たとえば、データメモリー（示されていない）からデータを取り出したり、必要に応じてデータを処理したりすることによって、データを生成する可能性がある。
【００６０】
後者のシナリオの場合には、装置１００２（たとえば、プロセッサー１０１６）は、類似の方法でデータを生成する可能性があるし、あるいは、装置１００２は、たとえば、通信インターフェース１０１８を通して、他の装置からデータを受信する可能性がある。通信インターフェース１０１８は、有線か無線のローカルエリアかワイドエリアネットワーク（たとえば、インターネットや携帯ネットワーク）、あるいは、何か他の適当な通信リンクを通して、他の装置と通信する可能性がある。いずれにしても、装置１００２は、通信リンク１０１０を介して、装置１００４へデータを送信する。
【００６１】
いくつかのインプリメンテーションでは、装置１００２は、携帯電話や娯楽装置（たとえば、音楽プレーヤー）のように無線ステーションを備える。そして、装置１００４は、無線ステーションのための周辺機器（peripheral）（たとえば、ヘッドホン、時計、医療装置）を備える。この場合には、装置１００２は、増幅器１０１２によって出力されるために装置１００４へ信号を送信する可能性がある。たとえば、装置１００２は、波形データ（たとえば、オーディオデータ）を生成するか受信する。そして、シグマデルタ変調信号かパルス符号変調信号という形で、そのデータを無線装置１００４へ送る可能性がある。その信号の受信によって、増幅器１０１２は、出力信号を生成するか、そうでなければ、ここで説明されたように負荷を駆動する可能性がある。増幅器１０１２や何か類似の部品は、所定の応用ニーズによって装置１００２において実装される可能性があることは、認識すべきである。
【００６２】
増幅器１０１２の使用を通じて、無線装置（たとえば、装置１００４）は、望ましいレベルのパフォーマンスを提供するにも関わらず、相対的に小さなパワー量を消費する方式で行われる可能性がある。その結果として、より小さなバッテリーが使用され、バッテリー充電やバッテリー交換の頻度が相対的に低くなるために、無線装置は、より小さく作られることが可能となる。
【００６３】
無線装置は、無線装置によって送信されるか、無線装置で受信される信号に基づく機能を実行するさまざまな部品を含む可能性がある。たとえば、ヘッドセットはトランスデューサーを含むかもしれないが、その際には、トランスデューサーにパワーを交互に供給するために、スイッチ（たとえば、増幅器１０１２のスイッチ）が結合されている。時計もまたトランスデューサーを含むかもしれないが、その際には、トランスデューサーにパワーを交互に供給するために、スイッチが結合されている。さらに、医療機器はトランスデューサーを含むかもしれないが、その際には、トランスデューサーにパワーを交互に供給するために、スイッチが結合されている。
【００６４】
無線装置は、さまざまな無線通信リンクと無線ネットワークトポロジーをサポートするか、そうでなければ、使用する可能性がある。たとえば、いくつかの態様では、無線装置は、ボディーエリアネットワークやパーソナルエリアネットワーク（たとえば、ウルトラワイドバンドネットワーク）の一部分を備えるか、あるいは、形成する可能性がある。さらに、いくつかの態様では、無線装置は、ローカルエリアネットワークやワイドエリアネットワークの一部分を備えるか、あるいは、形成する可能性がある。無線装置は、また、たとえば、ＣＤＭＡ，ＴＤＭＡ，ＯＦＤＭ，ＯＦＤＭＳ，ＷｉＭＡＸ，Ｗｉ−Ｆｉ、その他の無線技術を含む、さまざまな無線通信プロトコルやスタンダードを１つ以上サポートするか、そうでなければ使用する可能性がある。従って、無線装置は、上記あるいは他の無線技術を使用する１つ以上の通信リンクを確立するために、適切な部品（たとえば、エアインターフェース）を含む可能性がある。たとえば、装置は、無線媒体（wireless medium）上の通信を容易にするさまざまな部品（たとえば、信号生成器と信号プロセッサ）を含む関連送信機部品と関連受信機部品（たとえば、送信機１０２０と１０２２と受信機１０２４と１０２６）を持つ無線トランシーバー（たとえば、ラジオ）を備えるかもしれない。
【００６５】
いくつかの態様では、無線装置は、パルスベースの物理層（physical layer）を介して通信する可能性がある。たとえば、物理層は、相対的に短い長さ（たとえば、数ナノセカンドのオーダーで）と相対的に広い帯域幅を持つウルトラ・ワイドバンド・パルスを使用する可能性がある。いくつかの態様では、各ウルトラ・ワイドバンド・パルスは、約２０％以上のオーダーで断片的な（fractional）帯域幅を持つ可能性があるし、および／または、約５００ＭＨｚ以上のオーダーで１つの帯域幅を持つ可能性がある。
【００６６】
ここでの教示は、さまざまな機器（たとえば、装置）に組み入れられる（たとえば、その内部での実装される、あるいは、それによって実行される）可能性がある。たとえば、ここにおいて教示される１つの態様、あるいは複数の態様は、電話（たとえば、携帯電話）、パーソナル・データ・アシスタント（“ＰＤＡ”）、娯楽装置（たとえば、音楽やビデオ装置）、ヘッドセット（たとえば、ヘッドホン、イヤホン等）、マイクロホン、医療装置（たとえば、バイオメトリックセンサー、心拍数モニター、万歩計（登録商標）、ＥＫＧ装置など）、ユーザーＩ／Ｏ装置（たとえば、腕時計、リモートコントロール、ライトスイッチ、キーボード、マウス等）、タイヤ圧力モニター、コンピューター、販売端末機、娯楽装置、補聴器、セット・トップ・ボックス、あるいは、すべての他の適当な機器、に組み入れられる可能性がある。
【００６７】
これらの装置は、異なるパワーとデータの要件を持つかもしれない。いくつかの態様では、ここでの教示は、低消費電力の応用（たとえば、パルスに基づいた信号方式（pulse-based signaling scheme）と低デューティサイクルモードの使用を通して）での使用に適しており、相対的に高いデータレート（たとえば、高帯域幅パルスの使用を通して）を含むさまざまなデータレートをサポートする可能性がある。
【００６８】
いくつかの態様では、ここでの説明のような無線装置は、通信システムに対するアクセス装置（たとえば、Ｗｉ−Ｆｉアクセスポイント）を備える可能性がある。たとえば、装置は、有線か無線の通信リンクを通して、他のネットワーク（たとえば、インターネットのような広エリアネットワーク）への連結性を提供する可能性がある。従って、ある装置によって、別の装置（たとえば、Ｗｉ−Ｆｉステーション）が、他のネットワークへアクセス可能となるかもしれない。さらに、一方の装置、あるいは、両方の装置は、携帯可能であるかもしれないこと、あるいは、いくつかの場合には、相対的に携帯可能ではないかもしれないことは、認識すべきである。
【００６９】
ここで説明される構成要素は、さまざまな仕方で実装され得る。図１１を参照すれば、装置１１００は、一連の相互関係のある機能ブロックとして示されるが、そのブロックでは、たとえば、１つ以上の集積回路（たとえば、ＡＳＩＣ）によって実装される機能が示される可能性があるし、あるいは、ここでの教示のように何か他の方式で実装される可能性がある。ここでの議論のように、集積回路は、プロセッサー、ソフトウェアー、他の構成要素、何かそれらの組み合わせを含む可能性がある。
【００７０】
図１１に示されるように、装置１１００は、いろいろの図に関して上記で説明された１つ以上の機能を実行するモジュール１１０２、１１０４，１１０６、１１０８、１１１０、１１１２、１１１４を１つ以上含む可能性がある。たとえば、決定のためのＡＳＩＣ１１０２は、信号レベルの相対的な持続期間の決定に関係する各種の機能性を提供する可能性があるし、たとえば、上記の議論にある部品２１２に対応する可能性がある。制御信号を生成するためのＡＳＩＣ１１０４は、ここでの教示のような制御信号の生成に関係する機能性を提供し、たとえば、上記の議論にある部品２２０に対応する可能性がある。シグマデルタ変調信号を生成するためのＡＳＩＣ１１０６は、ここでの教示のようなシグマデルタ変調信号の生成に関係する各種の機能性を提供し、たとえば、上記の議論にある部品２１０に対応する可能性がある。比較のためのＡＳＩＣ１１０８は、ここでの教示のような信号レベルの持続期間の比較に関係する各種の機能性を提供し、たとえば、上記の議論にある部品２１４に対応する可能性がある。タイミングのためのＡＳＩＣ１１１０は、ここでの教示のような期間の制御に関係する各種の機能性を提供し、たとえば、上記の議論にある部品２１８に対応する可能性がある。増加のためのＡＳＩＣ１１１２は、ここでの教示のようなカウントすることに関係する各種の機能性を提供し、たとえば、上記の議論にある部品２１６に対応する可能性がある。減少のためのＡＳＩＣ１１１４は、ここでの教示のようなカウントすることに関係する各種の機能性を提供し、たとえば、上記の議論にある部品２１６に対応する可能性がある。
【００７１】
上記したように、いくつかの態様では、これらの部品は、適切なプロセッサー部品を介して実装され得る。これらのプロセッサー部品は、いくつかの態様では、ここでの教示のような構成を使用して、少なくとも部分的には実装が可能であるかもしれない。いくつかの態様では、プロセッサーは、これらの部品の１つ以上の機能性の部分またはすべてを実現するために適しているかもしれない。いくつかの態様において、破線ボックスによって示される１つ以上の部品は、オプションである。
【００７２】
上記したように、装置１１００は、図１１に示される部品の機能性を提供する集積回路を１つ以上備える可能性がある。たとえば、いくつかの態様では、単一の集積回路は、図示された部品の機能性を実現するが、その一方で、他の態様では、１より多くの集積回路が図示された部品の機能性を実現する可能性がある。
【００７３】
さらに、ここで記述される他の部品と機能と同様に、図１１で示される部品と機能は、適当な手段（means）を使用して実現され得る。そのような手段はまた、ここでの教示のような対応する構成を使用して、少なくとも部分的に実現され得る。たとえば、いくつかの態様では、決定のための手段は決定器を備え、制御信号の生成のための手段は、制御信号生成器を備え、シグマデルタ変調信号の生成のための手段は信号コンバーターを備え、比較のための手段はコンパレーターを備え、タイミングのための手段はタイムコントローラーを備え、増加のための手段はカウンターを備え、減少のための手段はカウンターを備える。そのような１つ以上の手段もまた、図１１にある１つ以上のプロセッサー部品と関連してインプリメントされる可能性がある。
【００７４】
情報と信号が、さまざまな異なるテクノロジーとテクニックの任意のものを使用して表されることを、当業者は理解するであろう。たとえば、上記の説明を通して参照されるデータ、指示、命令、情報、信号、ビット、シンボル、チップは、電圧、電流、電磁波、磁気のフィールドや粒子、光のフィールドや粒子、あるいは、それらの任意の組み合わせによって表されるかもしれない。
【００７５】
ここで開示される態様との関係で記述される各種の例示された論理ブロック、モジュール、プロセッサー、方法、回路、アルゴリズム段階のすべては、電気的ハードウェアー（たとえば、ソースコーディングや何か他の技術を利用して設計される、デジタルインプリメンテーション、アナログインプリメンテーション、あるいは、両者の組み合わせ）、命令を組込んだ各種形態のプログラムやデザインコード（簡便化のために、“ソフトウェアー”や“ソフトウェアーモジュール”としてここで言及されるような）、あるいは、両者の組み合わせとして実現され得ることを、当業者はさらに理解するであろう。ハードウェアーとソフトウェアーのこのような互換性を明確に示すために、各種の図示部品、ブロック、モジュール、回路、ステップは、それらの機能性の点から上記のように一般的に説明されている。そのような機能性がハードウェアーやソフトウェアーとして実装されるか否かは、全体的なシステムに課される特定用途と設計制約に依存する。当業者であれば、個々の特定用途のために種々の方式で、説明された機能性を実現できるだろうが、そのような実現の決定は、本開示の範囲からの逸脱の引き起こすと解釈されるべきではない。
【００７６】
ここで開示された態様との関係で記述される各種図示された論理ブロック、モジュール、回路は、集積回路（“ＩＣ”）、アクセスターミナル、あるいは、アクセスポイント内で実現されるか、あるいは、それらによって実行され得る。ＩＣは、一般目的のプロセッサー、デジタル信号プロセッサー（ＤＳＰ）、特定用途向けＩＣ（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）や他のプログラマブルロジックデバイス、個別のゲート（discrete gate）やトランジスター・ロジック、個別のハードウェアー部品、電子的部品、光学的部品、機械的部品、あるいは、ここで記述される機能の実行用にデザインされたそれらの組み合わせを含み、ＩＣの内部、ＩＣの外部、あるいは、両方に存在する命令やコードを実行する可能性がある。一般目的のプロセッサーとはマイクロプロセッサーであるかもしれないが、その代替において、プロセッサーは、任意の従来のプロセッサー、コントローラー、マイクロコントローラー、あるいは、状態マシン（state machine）あるかもしれない。プロセッサーは、また、たとえば、ＤＳＰとマイクロプロセッサーの組み合わせ、複数のマイクロプロセッサーの組み合わせ、ＤＳＰコアに連結される１つ以上のマイクロプロセッサーの組み合わせ、あるいは、他のそのような構成の組み合わせのように、コンピューター機器の組み合わせとして実装され得る。
【００７７】
任意の開示プロセスにおけるステップの任意の特定の順序や階層も、サンプルアプローチの１つの例であることは理解されるはずである。設計の好みに基づいて、プロセスにおけるステップの特定の順序や階層は再配列されるかもしれないが、本開示の範囲内にあることは理解されるはずである。それに伴う方法の請求項は、サンプル順序のさまざまなステップの要素を示し、提示される特定の順序や階層に限定されることを意味するものではない。
【００７８】
ここで開示される態様と関係して記述されるアルゴリズムや方法のステップは、直接的にハードウェアーで、またはプロセッサーによって実行されるソフトウェアーモジュールで、または、その２つの組み合わせで具体化されるかもしれない。ソフトウェアーモジュール（たとえば、実行命令と関連データを含む）と他のデータは、ＲＡＭメモリー、フラッシュメモリー、ＲＯＭメモリー、ＥＰＲＯＭメモリー、ＥＥＰＲＯＭメモリー、レジスター、ハードディスク、取り外し可能ディスク、ＣＤ−ＲＯＭ、または、当該分野において知られているコンピューター読み取り可能の記憶媒体（computer-readable storage medium）という他の形式のようなデータメモリーに存在するかもしれない。サンプル記憶媒体は、たとえば、コンピューター／プロセッサー（ここでは便宜上「プロセッサー」として言及される）のような機械に結合されるかもしれない。そのようなプロセッサーは、記憶媒体から情報（たとえば、コード）を読み取り、記憶媒体に情報を書き込むことが可能である。サンプル記憶媒体はプロセッサーに統合され得る。プロセッサーと記憶媒体は、ＡＳＩＣに存在するかもしれない。ＡＳＩＣはユーザー設備に存在しているかもしれない。場合によっては、プロセッサーと記憶媒体は、ユーザー設備の個別部品として存在している可能性がある。さらに、いくつかの態様では、任意の適当なコンピュータープログラム製品は、開示の一以上の態様に関係する（たとえば、少なくとも１つのコンピューターによって実行可能な）コードを含むコンピューター読み取り可能媒体を含むかもしれない。いくつかの態様では、コンピュータープログラム製品は、パッキング材料を含むかもしれない。
【００７９】
開示された態様の以前の説明によって、当業者であれば、本開示の製造と使用は可能である。これらの態様へのさまざまな修正は、当事者にとっては容易に明白になり、そして、ここで定義される一般的な原理（generic principles）は、開示の範囲から逸脱することなく、他の態様に応用され得る。このように、本開示は、ここで示される態様に限定されることを意図するものではなく、ここで開示される原理と新規な特徴と一致する最も広い範囲に与えられることを意図するものである。
【図面の簡単な説明】
【００８０】
【図１】従来のＤ級増幅器の例の単純化されたブロック図。
【図２】結合スイッチ（coupled switch）を制御するための制御信号を生成する装置のいくつかのサンプル態様の単純化されたブロック図。
【図３】結合スイッチを制御するための制御信号生成を可能にするオペレーションのいくつかのサンプル態様のフローチャート。
【図４】結合スイッチを制御するための制御信号を生成するための装置のいくつかのサンプル態様の単純化されたブロック図。
【図５】制御信号の生成に関するいくつかのサンプル波形の単純化された図。
【図６】制御信号の生成を可能にするオペレーションのいくつかのサンプル態様のフローチャート。
【図７】制御信号の生成に関する波形のいくつかのサンプルの単純化された図。
【図８】制御信号の生成に関する波形のいくつかのサンプルの単純化された図。
【図９】出力ステージのあるタイプのいくつかのサンプル態様の単純化された図。
【図１０】通信システムのいくつかのサンプル態様の単純化されたブロック図。
【図１１】制御信号を生成するための装置のいくつかのサンプル態様の単純化されたブロック図。
【図１】
2009534951.tif 000003
【図２】
2009534951.tif 000004
【図３】
2009534951.tif 000005
【図４】
2009534951.tif 000006
【図５】
2009534951.tif 000007
【図６】
2009534951.tif 000008
【図７】
2009534951.tif 000009
【図８】
2009534951.tif 000010
【図９】
2009534951.tif 000011
【図１０】
2009534951.tif 000012
【図１１】
2009534951.tif 000013
【国際調査報告】
2009534951.tif 000014
2009534951.tif 000015
2009534951.tif 000016