(57)【要約】磁気メモリと、前記メモリを作動させる方法が説明されている。メモリは、それぞれが磁気抵抗ビットを含んでいるメモリセルを含んでいる。各メモリセルは、電流ドライバに連結されている。各電流ドライバは、電流を出力しないように抑止される場合がある。出力電流を抑止すると、メモリに書き込むのを防止することができる。幾つかの電流ドライバを抑止し、他の電流ドライバを抑止しないことによって、メモリは、読み取り専用区分とランダムアクセス区分に区分される。【選択図】図４
2009534780.tif 000002
【特許請求の範囲】
【請求項１】
第１磁気抵抗ビットを備えている第１メモリセルと、
前記第１メモリセルに連結されている第１電流ドライバであって、前記第１電流ドライバを抑止する信号を受信するための作動モード入力を含んでいる、第１電流ドライバと、を備えているメモリ。
【請求項２】
前記第１電流ドライバは、作動時に、前記第１メモリセル内に磁界を生成するための電流を出力する、請求項１に記載のメモリ。
【請求項３】
前記第１電流ドライバは、前記第１電流ドライバを抑止する信号を受信すると、前記電流が出力されるのを防止するように構成されている、請求項２に記載のメモリ。
【請求項４】
前記磁気抵抗ビットは、磁気トンネル接合ベースのデバイスである、請求項１に記載のメモリ。
【請求項５】
第２磁気抵抗ビットを備えている第２メモリセルと、
前記第２メモリセルに連結されている第２電流ドライバであって、前記第２電流ドライバを抑止する信号を受信するための作動モード入力を含んでいる、第２電流ドライバと、を更に備えている、請求項１に記載のメモリ。
【請求項６】
前記第１及び第２メモリセルは、同じチップ上に配置されている、請求項５に記載のメモリ。
【請求項７】
前記第１電流ドライバは、前記第１メモリセルが読み取り専用モードになるように、抑止され、前記第２電流ドライバは、前記第２メモリセルがランダムアクセスモードになるように、抑止されていない、請求項６に記載のメモリ。
【請求項８】
前記第１電流ドライバの前記入力と、前記第２電流ドライバの前記入力とに連結されている書き込み抑止論理であって、前記第１メモリセルの作動モードと、前記第２メモリセルの作動モードを確立する信号を受信するための入力を含んでいる、書き込み抑止論理を更に備えている、請求項５に記載のメモリ。
【請求項９】
前記第１メモリセルの前記作動モードと、前記第２メモリセルの前記作動モードは、読み取り専用モード、プログラム可能な読み取り専用モード、及びランダムアクセスモードから成るグループから選択される、請求項８に記載のメモリ。
【請求項１０】
それぞれ磁気抵抗ビットを含んでいる複数のメモリセルを備えているメモリにおいて、前記複数のメモリセルは、前記複数のメモリセルの第１区分はランダムアクセスモードで作動し、前記複数のメモリセルの第２区分は読み取り専用モードで作動するように区分されている、メモリ。
【請求項１１】
前記複数のメモリセルの前記第２区分内の各メモリセルは、少なくとも１つの電流ドライバに連結されており、各電流ドライバは、抑止信号を受信するための入力を含んでいる、請求項１０に記載のメモリ。
【請求項１２】
前記複数のメモリセルの前記第２区分は、
前記複数のメモリセルの前記第２区分から選択されたメモリセルに書き込む段階であって、前記選択されたメモリセルに書き込むために用いられる電流ドライバは抑止されいない、選択されたメモリセルに書き込む段階と、
前記選択されたメモリセルに書き込むために用いられる前記電流ドライバを抑止する段階と、から成るプロセスによってプログラムされる、請求項１１に記載のメモリ。
【請求項１３】
前記複数のメモリセルに連結されている書き込み抑止論理であって、前記書き込み抑止論理は、前記複数のメモリセルの区分を決める、書き込み抑止論理を更に備えている、請求項１０に記載のメモリ。
【請求項１４】
前記複数のメモリセルから選択されたメモリセルに連結されている行の電流ドライバと、
前記選択されたメモリセルに連結されている列の電流ドライバと、を備えており、
前記行の電流ドライバと前記列の電流ドライバが抑止されているときは、前記選択されたメモリセルには書き込みできない、請求項１０に記載のメモリ。
【請求項１５】
前記複数のメモリセルに連結されている書き込み抑止論理を更に備えており、
前記書き込み抑止論理は、マルチビット入力、列選択出力、及び行選択出力を含んでいるマルチプレクを備えており、前記マルチビット入力は、前記第１区分と前記第２区分の大きさを決めるためのものである、請求項１４に記載のメモリ。
【請求項１６】
メモリを作動させる方法において、
第１磁気抵抗ビットを備えている第１メモリセルを提供する段階であって、前記第１メモリセルは第１電流ドライバに連結されている、第１メモリセルを提供する段階と、
前記第１電流ドライバを抑止することによって、前記第１メモリセルへの書き込みを防ぐ段階と、から成る方法。
【請求項１７】
前記第１電流ドライバを抑止する段階は、前記第１電流ドライバが、前記第１メモリセルを読み取り専用モードで作動させることを示す信号を受信する段階を含んでいる、請求項１６に記載の方法。
【請求項１８】
前記第１電流ドライバを抑止せず、且つ前記第１電流ドライバからの出力電流を使って前記第１メモリセルに書き込むことによって、前記第１メモリセルに書き込む段階を更に含んでいる、請求項１７に記載の方法。
【請求項１９】
前記第１電流ドライバを抑止しないことによって、前記第１メモリセルをランダムアクセスモードに変える段階を更に含んでいる、請求項１７に記載の方法。
【請求項２０】
第２磁気抵抗ビットを備えている第２メモリセルを提供する段階であって、前記第２メモリセルは第２電流ドライバに連結されている、第２メモリセルを提供する段階と、
前記第２電流ドライバを抑止しないことによって、前記第２メモリセルに書き込めるようにする段階であって、前記第１メモリセルは読み取り専用モードになっており、前記第２メモリセルはランダムアクセスモードになっている、前記第２メモリセルに書き込めるようにする段階と、を更に含んでいる、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリに、より厳密には、磁気ランダムアクセスメモリ（ＭＲＡＭ）と磁気読み取り専用メモリ（ＭＲＯＭ）に区分されている磁気メモリに関する。
【背景技術】
【０００２】
米国政府は、Defense Threat Reduction Agency（ＤＴＲＡ）が結んだ契約ＤＴＲＡ０１−００−Ｃ−０００２号に従って、本発明の権利を取得した。
巨大磁気抵抗（ＧＭＲ）効果が発見されたことにより、数多くのスピンベースの電子デバイスが開発されてきた。ＧＭＲ効果は、強磁性層と非磁性層を交互に重ねて作った或る種の薄膜デバイスで観察される。通常のデバイスでは、強磁性層の磁気方向の相対的な向きが、デバイスの二進状態を画定する。デバイスに亘る抵抗は、一般に、強磁性層の磁気方向が平行な向きのときに最も低く、磁気方向が平行な向きでないときに最も高い。
【０００３】
或る型式のＧＭＲデバイスは、一般的に「スピンバルブ」と呼ばれている。スピンバルブを含むＧＭＲデバイスは、磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイス内のデータ記憶要素として使用することができる。これに関して、ＧＭＲデバイスの代表的なＭＲＡＭの出願は、米国特許第６，１４７，９２２号、第６，１７５，５２５号、第６，１７８，１１１号、第６，４９３，２５８号と、米国特許出願第２００５／０２２６０６４号に記載されており、それらの全てを、参考文献としてここに援用する。
【０００４】
スピンバルブは、通常、非磁性材料（銅のことが多い）の薄い層によって分離された２つ又はそれ以上の強磁性層を含んでおり、更に、強磁性層の内の１つの磁気方向を「固定する」反強磁性層を含んでいる。図１Ａは、代表的なスピンバルブ１０の各層を（単純化した形態で）側面図で示している。図１Ａに示す様に、スピンバルブ１０は、非磁性層１６によって分離された強磁性層１２と１４を含んでいる。或る代表的な配列では、磁気層の内の１つが、固定層１４となるように構成されている。固定層１４は、反強磁性層１８に隣接しており、固定層１４の磁気方向が、特定の向きに「固定」されるようになっている。固定層１４の矢印は、代表的な固定方向を示しているが、一般に、その向きは、何れかの方向に固定することができる。従って、スピンバルブ１０に操作磁界が加えられているときは、固定層１４の磁気方向は相対的に固定された状態に保たれる。第２磁気層１２は、自由層１２と呼ばれる。固定層１４とは対照的に、自由層１２の磁気方向は、自由層１２に二方向の矢印で示されている様に、平行な向きと平行でない向きの間で自由に切り替えることができる。適切な磁界をスピンバルブ１０に加えることによって、固定層１４の磁気方向を同じに保ちながら、自由層１２の磁気方向を反転することができる。
【０００５】
図１Ｂは、図１Ａのスピンバルブ１０の三次元図を示している。図示の様に、スピンバルブ１０は、磁化困難軸（短軸）と磁化容易軸（長軸）を有している。磁界が加えられていないと、自由層１２と固定層１４の両方の磁気方向は、容易軸と実質的に平行である。
【０００６】
通常、ＭＲＡＭは、少なくとも１つのＧＭＲ、又は磁気抵抗ベースのデバイスを含むメモリセルを備えている。多くの場合、磁気抵抗ベースのデバイスが入っているメモリセルは、従来の、例えば、静的ランダムアクセスメモリ（ＳＲＡＭ）又は動的ランダムアクセスメモリ（ＤＲＡＭ）の様な、揮発性の高いメモリと同様の方式で配置されている。磁気抵抗ベースのデバイスは不揮発性の程度が高いので、ＭＲＡＭは、ＳＲＡＭ又はＤＲＡＭと比べると、データ状態を失わないようにする保護測度が高い。例えば、磁気抵抗ベースのデバイスは電荷を蓄積しないので、メモリを混乱させる不適切な電荷又は電荷消失の可能性が小さくなる。
【０００７】
磁気抵抗ベースのデバイスは、本来、不揮発性であるが、ＭＲＡＭ及び他の磁気ベースメモリは、少なくとも幾つかの機能を制御するのに、なお、揮発性電荷蓄積ベースの回路要素（例えば、電界効果トランジスタ）を使用している。従って、磁気メモリ内の揮発を防ぐ保護測度を高くすることが望ましい。
【特許文献１】米国特許第６，１４７，９２２号
【特許文献２】米国特許第６，１７５，５２５号
【特許文献３】米国特許第第６，１７８，１１１号
【特許文献４】米国特許第６，４９３，２５８号
【特許文献５】米国特許出願第２００５／０２２６０６４号
【発明の開示】
【課題を解決するための手段】
【０００８】
磁気メモリと、そのメモリを操作する方法を呈示している。本メモリは、例えば、磁気トンネル接合デバイスの様な磁気抵抗メモリビットを備えたメモリセルを含んでいる。１つの例では、メモリセルは、電流ドライバに連結されており、ドライバは、メモリセル内に磁界を生成し、而してメモリセルへの書き込みに使用される電流を出力する。しかしながら、電流ドライバは、（例えば、抑止信号によって）抑止されると、電流を出力しなくなる。その結果、電流ドライバは、抑止が解除されるまで、メモリセルに書き込みできなくなる。好都合なことに、メモリ内の電流ドライバを抑止及び抑止解除することによって、メモリを選択的に区分することができるので、メモリの一部分が読み取り専用モードで作動する。
【０００９】
別の例では、メモリは、第２電流ドライバに連結されている第２メモリセルを含んでいる。第２電流ドライバも、抑止又は抑止解除される。第１と第２の両方のメモリセルを同じチップ上に配置し、メモリが、読み取り専用メモリセルとランダムアクセスメモリセルの両方を含むようにすることもできる。例えば、第１電流ドライバは抑止され、第１メモリセルは読み取り専用モードになっており、第２電流ドライバは抑止されておらず、第２メモリセルはランダムアクセスモードになっている場合もある。別の例では、メモリは、第１及び／又は第２メモリセル何れかの適切な作動モードを選択する書き込み論理を含んでいる。一般に、作動モードは、限定するわけではないが、読み取り専用モード、プログラム可能な読み取り専用モード、及びランダムアクセスモードを含んでいる。
【００１０】
別の例では、メモリは、複数のメモリセルを含んでいる。メモリセルは、第１部分と第２部分に区分されている。複数のメモリセルの第１部分は、ランダムアクセスモードで作動し、複数のメモリセルの第２部分は、読み取り専用モードで作動する。各メモリセルは、１つ又は複数の電流ドライバに連結されている。各電流ドライバは、抑止信号を受信するための入力を含んでいる。
【００１１】
別の例では、メモリの第２部分は、第２部分内の各メモリセルの少なくとも１つの電流ドライバを抑止しない段階と、電流ドライバを使って第２部分内のメモリセルに書込む段階と、電流ドライバを再び抑止する段階とを含んでいる、或るプロセスによってプログラムされる。プログラムするプロセスは、或る制限を設けてメモリセルに書き込めるようにして、そのメモリセルが不用意に書き込まれないようにしている。更に、書き込み抑止論理は、適切な区分を決めるのに役立つ。
【００１２】
別の例では、メモリ内の各メモリセルは、行電流ドライバと列電流ドライバに連結されている。選択されたメモリセルは、選択されたメモリセルに関係付けられている列及び行の両方の電流ドライバが使用不能の場合は、読み取り専用モードになる。その様な例では、選択されたメモリセルは、選択されたメモリセルに関係付けられている列及び行の電流ドライバが抑止されている時は、読み取り専用モードになる。更に別の例では、書き込み抑止論理は、マルチプレクサは、マルチビット入力、列選択出力、及び行選択出力を含んでいるマルチプレクサを備えている。マルチビット入力は、第１区分と第２区分の大きさを決める。
【００１３】
以上並びにこの他の態様及び利点は、当業者には、以下の詳細な説明を、必要に応じて添付図面を参照しながら読めば明白になるであろう。更に、上記課題を解決するための手段は、単なる例であり、請求している本発明の範囲を限定するものではないものと理解されたい。
【発明を実施するための最良の形態】
【００１４】
ａ）メモリセルのアーキテクチャ
これより図面を参照してゆくが、図２は、別々の読み取り及び書き込みアーキテクチャを備えている磁気メモリセルを全体的に示している。磁気抵抗メモリビット１０２は、２つの導電性磁気層の間にスペーサー層を挟んだ三層の要素として示されている。ビット１０２の各磁気層は、磁化方向を有している。図２では、上部の磁気層には一方向の矢印が示されており、上部磁気層の磁化方向がセルの作動中は変わらないことを示している。而して、上部磁気層は、基準又は固定層として知られている。下部磁気層には二方向の矢印が示されており、下部磁気層の磁化方向をセルの作動中に反転できることを示している。而して、下部磁気層は、記憶又は自由層として知られている。当業者には理解頂けるように、層の向きは、ビット１０２の有用性を損なうことなく変えることができる。
【００１５】
第１読み取り線１０４は、ビット１０２の第１側に連結されており、第２読み取り線１０６は、ビット１０２の第２側に連結されている。２つの読み取り線は、第１読み取り線１０４と第２読み取り線１０６の間の電圧差が、ビット１０２の層を通過する電流を生成するように配置されている。第１読み取り線１０４は、第２読み取り線１０６に垂直に伸びている。しかしながら、当業者には理解頂けるように、必ずしもこの様な配置になっていなくてもよい。例えば、別の例では、第２読み取り線１０６は、第１読み取り線１０４に垂直に伸びておらず、選択トランジスタを通過した後、接地されている。
【００１６】
第１書き込み線１０８は、第１読み取り線１０４の上方に示されている。第１書き込み線１０８は、第１絶縁性スペーサー（図示せず）によって、第１読み取り線１０４及び残りのセルから分離されている。第１書き込み線１０８は、第１書き込み線１０８を通過する電流がビット１０２に作用する磁界を生成するように、ビット１０２付近に配置されている。
【００１７】
第２書き込み線１１０は、第２読み取り線１０６の下方に示されている。第２書き込み線１１０は、第２絶縁性スペーサー（図示せず）によって、第２読み取り線１０６及び残りのセルから分離されている。第２書き込み線１１０は、第２書き込み線１１０を通過する電流がビット１０２に作用する磁界を生成するように、ビット１０２付近に配置されている。第１書き込み線１０８は、一般に、第２書き込み線１１０に垂直に伸びるように配置されている。しかしながら、当業者には理解頂けるように、必ずしもこの様な配置になっていなくてもよい。
【００１８】
セルの論理状態は、ビット１０２の磁気層の磁化方向の相対的な向きに依る。従って、セルの論理状態は、磁化層の向きによって設定される。第１書き込み線１０８を通過する第１電流と第２書き込み線１１０を通過する第２電流は、磁界の組み合わせを作り出す。組み合わされた磁界は、ビット１０２に作用し、ビット１０２の自由層の磁化方向の向きを反転させる。
【００１９】
ビット１０２の論理状態を決めるために、第１読み取り線１０４と第２読み取り線１０６の間に電圧差が作り出される。電圧差により、ビット１０２の層を垂直に通過するトンネル電流が生じる。トンネル電流の値は、ビット１０２の論理状態を示す。図２の装置は、磁気トンネル接合（ＭＴＪ）の様な、上から下までの抵抗が高いビットには最も妥当である。スペーサー層が導電性層である様な別の例では、読み取り線は、読み取り電流がビットの容易軸に沿って流れるように、ビットの両端に連結されている。接地電流（トンネル電流の代わり）は、導電性層を通って流れる。この接地電流は、先に述べた様に、選択トランジスタを貫通した後、地面で終端する。この場合、接地電流の値は、ビットの論理状態を示している。
ｂ）磁気切替プロセス
一対の磁気層を備えた磁気抵抗ビットでは、ビットの論理状態を、磁気層の磁化方向から判定することができる。論理状態は、磁気層の一方の磁化方向を切り替える（又は反転させる）ことによって、第１状態から第２状態へ切り替えられる。図３では、一連のフレームは、或る予言例における磁気抵抗ビットの磁気層内の磁気切替プロセスの有限分析を時系列で示している。概括すると、一連のフレームは、切替プロセスが、磁気層内の要素の磁化方向の座標回転（又は反転）を伴っていることを示している。
【００２０】
最初のフレーム（ａ）を見ると、磁気層２０２は、ビットの両端が先細になっている細長い要素として示されている。便宜的に、ビットの両端は、第１ビット端部２０４及び第２ビット端部２０６と標示されている。図では、磁気層２０２の磁化容易軸（長軸）は、磁気層２０２の長さと平行に伸びている。磁化困難軸（短軸）は、磁気層２０２の面と整列し、容易軸に垂直に伸びている。磁気層２０２内では、要素の磁化方向は、容易軸に沿って第２ビット端部２０６を指している小さな矢印で示されている。ビットの両端とビット本体の間で行われる磁気交換は、磁化を均一且つ一方向にする傾向がある。（磁化交換は、原子の集合体の磁区を所与の方向に磁化する傾向を有する強磁性交換である）。
【００２１】
総合矢印２０８は、磁気層２０２の合成磁化方向を示しており、容易磁区に沿って第２ビット端部２０６を指している。フレーム（ａ）に示している様な、容易軸に沿った均一な磁化は、第１論理状態を示している。
【００２２】
フレーム（ｂ）、（ｃ）、（ｄ）及び（ｅ）は、磁気層２０２について、切替プロセスの場面を順次示している。この様に、平行な様式で、第１ビット端部２０４は、各磁気層のフレームの最も左端であり、第２ビット端部２０６は、各磁気層のフレームの最も右端である。
【００２３】
最後のフレーム（ｅ）に跳ぶと、要素の磁化方向は、容易軸に沿って第１ビット端部２０４を指している。フレーム（ｅ）の総合矢印２３６は、全体の磁化方向を示しており、フレーム（ａ）の総合矢印２０８とは反対方向を指している。フレーム（ｅ）に示している様な容易軸に沿う均一な磁化は、第２論理状態を示している。従って、切替プロセスの目的は、磁化層２０２の論理状態を、第１論理状態から第２論理状態へ切り替えることである。フレーム（ｂ）、（ｃ）及び（ｄ）は、切替プロセスを更に詳しく示している。
【００２４】
フレーム（ｂ）では、磁気層内の小さな矢印で示している要素の磁化方向は、磁気層全体で最早均一になってはいない。具体的には、ビットの両端における要素の磁化方向は、困難軸に向けて時計回りに回転し始めている。しかしながら、磁気層の細長い部分の要素の磁化方向は、第２ビット端部２０６を指し続けている。フレーム（ｂ）の総合矢印２１０、２１２、及び２１４は、要素の磁化を反映している。フレーム（ｂ）では、切替プロセスは、ビットの両端２０４と２０６で始まっていることが分かる。
【００２５】
フレーム（ｃ）では、要素の磁化方向は、更に回転している。フレーム（ｃ）の総合矢印２１６−２２４は、要素の磁化方向の回転を反映している。ビット端部の総合矢印２１６と２１８は、ビット端部２０４と２０６における要素の磁化方向が更に回転していることを示している。磁気層の細長い部分の中心は、中心総合矢印２２０が示している様に、時計回りに回転し始めている。縁部の総合矢印２２２と２２４は、殆ど回転しておらず、細長い部分の縁部に沿った要素の磁化方向は実質的に第２ビット端部２０６を指し続けていることを示している。
【００２６】
フレーム（ｄ）では、ビット端部の総合矢印２２６と２２８は、ビット端部２０４と２０６における要素の磁化方向の回転が続いていることを示している。細長い部分の中心は、総合矢印２３０が示している様に、回転し続けている。縁部の総合矢印２３２と２３４は、縁部に沿った要素の磁化方向が、本格的に回転し始めていることを示している。
【００２７】
最後に、フレーム（ｅ）は、回転が完了し、磁気層全体に亘る要素の磁化方向が再形成されて均一になったことを示している。図３は、磁気層の磁化方向の切替が、ビット端部で始まり、層の中心が続き、縁部の反転で完了する様子を概括的に示している。
【００２８】
各中間フレーム（ｂ）、（ｃ）、（ｄ）は、幾つかの異なる方向にある要素の磁化方向を含んでいるが、合成磁化方向は、例えば、要素の平均から計算することもできる。代わりの例では、フレームの合成磁化方向は、中心の総合矢印２１４、２２０、及び２３０によって示されている。
【００２９】
当業者には理解頂ける様に、第１及び第２論理状態は任意に選択することができる。而して、磁気層を第２論理状態から第１論理状態へ切り替える際には、第１論理状態から第２論理状態への切り替えと鏡像関係になる手順が伴う。図３は、切替プロセスの例として使うためのものであり、これに限定されるものではない。更に、様々なＧＭＲベースのスピンバルブ又は他の型式の磁気抵抗メモリビットを、以下に述べるメモリに用いることができるものと理解頂きたい。
ｃ）区分されている磁気メモリ
磁気メモリは、列アレイと行アレイに配置されている複数のメモリセルを含んでいる。列と行の構成を含んでいない構成も使用することができる。メモリ内の各メモリセルは、磁気抵抗ベースのメモリビット（例えば、ＧＭＲベースのスピンバルブ、ＭＴＪデバイスなど）を含んでいる。
【００３０】
列と行の構成では、列と行のアレイは、それぞれが電流を通す導電性のデータ線を含んでいる。データ線は、メモリセルに対し書き込み及び／又は読み取りをするのに用いられる。メモリセルに書き込む際には、データ線内の電流は、メモリセルのビット近くに磁界を生成する。メモリセルを読み取る際には、データ線内の電流は、メモリセルのビットを通過して抵抗を感知するが、これは、先に述べた様に、様々な方法で行われる。通常、列又は行のアレイの内の一方は、メモリセルの下方を走るデータ線を含んでいる。他のアレイは、メモリセルの上方を走るデータ線を含んでいる。
【００３１】
一般に、メモリセルに書き込みする際は、少なくとも２つのデータ線、即ち、メモリセルの上方のデータ線と、メモリセルの下方のデータ線が用いられる。両方のデータ線は、一緒になって、メモリセル内のビットを平行状態か又は逆平行状態の何れかにフリップさせる集合磁界を作る。近傍のメモリセルへの不用意な書き込みを防ぐために、一般的には、２つのデータ線が好ましい。しかしながら、メモリは、もっと多いか又は少ないデータ線を使って、メモリセルに書き込むこともできる。列及び行の構成を有していないメモリは、例えば、メモリセル当たり唯一つのデータ線を使用していてもよい。
【００３２】
メモリセルを読み取る際に、書き込みで使ったのと同じデータ線を利用してもよいし、別のデータ線を利用してメモリセルにアクセスしてもよい。アーキテクチャの実装は、メモリセルに含まれているビットの型式次第である。従って、様々なアーキテクチャを使用できるものと理解されたい。
【００３３】
図４は、複数の電流ドライバ３０３−３１０に連結されている複数のメモリセル３０２を含む磁気メモリ３００を示している。メモリセル３０２内の各メモリセルは、少なくとも１つの磁気抵抗メモリビットを含んでいる。メモリセル３０２の何れか１つを読み取るのに、或る読み取りアーキテクチャを図４の構成の中に一体化してもよいし、別の読み取りアーキテクチャを用いてもよい。以下の説明は、主にメモリ３００に書き込むことに関しているが、メモリ３００及び同様の実装は、採用される読み取りアーキテクチャの型式にによって限定されないものと理解されたい。
【００３４】
メモリ３００に書き込む際には、電流ドライバ３０３−３１０は、電流を、メモリセル３０２の中から選択されたメモリセルに送る。電流ドライバ３０３−３０６は、列の電流ドライバであり、電流ドライバ３０７−３１０は、行の電流ドライバである。ビット線とも呼ばれるデータ線３１１−３１４は、電流ドライバ３０３−３０６をメモリセル３０２に連結している。ワード線とも呼ばれるデータ線３１５−３１８は、電流ドライバ３０７−３１０をメモリセル３０２に連結している。電流ドライバ３０７−３１０は、書き込む（又は読み取る）メモリセルが入った行を選択する行のマルチプレクサ３２０に連結されている。一方、電流ドライバ３０３−３０６は、書き込む（又は読み取る）メモリセルが入った列を選択する列のマルチプレクサ３２２に連結されている。列のマルチプレクサ３２２は、書き込むデータを入力する（か、又は読み取るデータを出力する）ためのデータポート３２４を含んでいる。更に、メモリ３００は、メモリ３００に書き込み（又は読み取り）を実行するよう命じる使用可能回路（図示せず）を含んでいてもよい。
【００３５】
各電流ドライバ３０３−３１０は、作動モード入力と呼ばれる入力を含んでいる。各電流ドライバ３０３−３１０のモード入力は、電流ドライバが電流を出力すべきか否かを示す信号を通信することができる信号線に連結されている。本開示では、この信号を抑止信号と呼んでいる。或る例では、抑止信号は、デジタルの二進信号である。抑止信号を受け取ると、電流ドライバは、たとえ使用可能回路がメモリ３００に書き込みを実行するよう命じても、電流を出力しない。他の型式の信号送信も、電流ドライバを抑止する。
【００３６】
一般に、電流ドライバ３０３−３１０は、それぞれ様々に構成されている。例えば、電流ドライバ３０３は、電流ミラーと、第１及び第２トランジスタ（図示せず）を含んでいる。電流ミラーは、データ線３１１に連結されている。第１トランジスタは、電流ドライバ３０３のモード入力に連結され、第２トランジスタは、列のマルチプレクサ３２２の端子（図示せず）に連結されている。第１及び第２トランジスタの両方が使用可能である場合、電流ミラーは、電流をデータ線３１１に出力する。しかしながら、抑止信号が電流ドライバ３０３のモード入力に送られると、電流ミラーは使用不能になり、電流ミラーの電流出力が抑止される。その結果、電流ミラー、従って電流ドライバが抑止される。例えば、たとえ使用可能回路が電流ドライバ３０３に電流を出力するように命じても、電流ドライバ３０３は、電流を出力しない。電流ドライバ３０４−３１０は、電流ドライバ３０３と同様の構造を有していてもよい。更に、電流ドライバ３０３−３１０は、特定の構造に限定されてはおらず、様々な異なる型式の電流ドライバを使用してもよい。
【００３７】
抑止信号を送るために、電流ドライバ３０３と３０４のモード入力は、抑止線３３０に連結されており、電流ドライバ３０５と３０６のモード入力は、抑止線３３１に連結されており、電流ドライバ３０７と３０８のモード入力は、抑止線３３２に連結されており、電流ドライバ３０９と３１０のモード入力は、抑止線３３３に連結されている。抑止線３３０と３３２は、抑止入力３３５に連結されており、抑止線３３１と３３３は、抑止入力３３７に連結されている。
【００３８】
抑止信号が抑止入力３３５と３３７の何れかに送られると、電流ドライバ３０３−３１０の何れか１つが選択的に使用不能になる。例えば、抑止入力３３５は、データ線３１１と３１５を介してメモリセル３４０に連結されている電流ドライバ３０３と３０７を抑止するのに用いられる。電流ドライバ３０３と３０７の両方が抑止されると、メモリセル３４０への書き込みが抑止される（他のメモリセルも抑止される）。通常、データ線３１１と３１５を通る電流は、それぞれ所定の閾値であるか、又はそれ以上である。所定の閾値は、メモリセル３４０内でビットフリップを誘発することができるだけの磁界の生成を保証できる、電流レベルである。しかしながら、代りの例では、メモリセル３４０は、書き込み及び／又は読み取りするのに、単一のデータ線だけを使用する。その様な例では、以下に記載する実施例は、メモリセルが、メモリセルの関係付けられている電流ドライバが抑止されているときは読み取り専用モードになり、関係付けられている電流ドライバが抑止されていないときは、ランダムアクセスモードになるように、修正される。
【００３９】
図４の例では、電流ドライバ３０３と３０７が抑止されているときは、メモリセル３４０は読み取り専用モードになっている。しかしながら、メモリ３００内の他のメモリセルは、異なる作動モードになっている。例えば、電流ドライバ３０５と３０９に連結されているメモリセル３４２は、ランダムアクセスモードになっている。図４の例では、少なくとも電流ドライバ３０５と３０９の一方が抑止されていなければ、メモリセル３４２は、ランダムアクセスモードになっている。
【００４０】
電流ドライバ３０３−３１０を抑止及び抑止解除すると、メモリ３００に不揮発性測度が提供される。電流ドライバ３０３−３１１は電荷蓄積ベースの回路要素を含んでいるので、電流ドライバ３０３−３１１は、他の揮発性の上流及び下流の回路要素と共に、誤った状態変化に陥り易いこともある。状態の変化は、例えば、粒子衝突の様な放射事象又は他の形式の軽いエラー現象によって誘発されることもある。
【００４１】
従って、或る例では、メモリ３００内の特定のメモリセルへの書き込みが実行されるまで、全ての電流ドライバを抑止することが望ましい。例えば、たとえメモリセル３４２がランダムアクセスモードになっていても、電流ドライバ３０５と３０９は、書き込みが実行されるまでは抑止されたままとなる。しかしながら、メモリセル３４０は読み取り専用モードになっているので、電流ドライバ３０３と３０７は、書き込みしようとしても抑止されたままとなる。メモリセル３４０は、例えば、メモリ３００を最初に構成するときの様に、限定ベースで書き込んでもよい。例えば、メモリセル３４０は、電流ドライバ３０３と３０７を抑止しないことによって、プログラムすることもできる。その後、電流ドライバ３０３と３０７を使用して、メモリセル３４０に書き込む。書き込んだ後、電流ドライバ３０３と３０７は、再び抑止される。すると、メモリセル３４０は、プログラム可能な読み取り専用モードで作動する。
【００４２】
好都合なことに、電流ドライバ３０３−３１０を抑止及び抑止解除することによって、メモリ３００を選択的に区分することができるので、メモリ３００の或る部分は読み取り専用モード又はプログラム可能な読み取り専用モードで作動し、メモリ３００の他の部分はランダムアクセスモードで作動する。例えば、抑止入力３３５は抑止信号を受信し、抑止入力３３７は抑止信号を受信しない場合は、メモリセル３４０は、メモリセル３５０−３５２と共に、読み取り専用モードで作動する。一方、メモリセル３４２は、メモリセル３５３−３６４と共に、ランダムアクセスモードで作動する。
ｄ）区分されている回路と書き込み論理
メモリの読み取り専用区分とランダムアクセス区分を区分するために、メモリは、区分し易くするための様々な回路を含んでいてもよい。例えば、回路を、電流ドライバのデータ線又はモード入力に連結してもよい。更に、データ線を、メモリ内の特定のメモリセル専用にして、追加の電流ドライバを設けてもよい。代わりに、書き込み抑止論理が、或る程度のメモリの特注仕様化を行ってもよい。書き込み抑止論理は、例えば、メモリ内のどのメモリセルが読み取り専用又はランダムアクセスに区分されているかを示す入力を受信することもできる。書き込み抑止論理は、抑止信号を、メモリ内の適切な電流ドライバに出力することもできる。
【００４３】
区分回路の一例として、図５は、行アレイに２組の電流ドライバを使用している磁気メモリ４００を示している。列アレイでは、メモリ４００は、電流ドライバ４２０−４２３に連結されているメモリセル４０１−４１６を含んでいる。行アレイの第１部分で、メモリセル４０１−４０８は、電流ドライバ４２４−４２７に連結されている。行アレイの第２部分では、メモリセル４０９−４１６は、電流ドライバ４２８−４３１に連結されている。電流ドライバ４２０、４２１、及び４２４−４２７は、抑止入力４３２に連結されている。電流ドライバ４２２、４２３、及び４２８−４３１は、抑止入力４３４に連結されている。図５の構成では、メモリ４００は、２つの区分に分割されており、抑止入力４３２は、メモリセル４０１−４０８を抑止する信号を受信するためのものであり、抑止入力４３４は、メモリセル４０９−４１６を抑止する信号を受信するためのものである。随意的に、メモリ４００は、ランダムアクセス区分が、書き込み中に重複するデータ線からの電流を確実に使用するようにしている。メモリ４００は、更に、読み取り専用区分が、読み取り専用区分に関係付けられている各電流ドライバを確実に抑止するようにしている。
【００４４】
様々な他の区分構成及び回路も考えられる。区分回路には、メモリを適切に区分するために様々な論理ゲートが配置されている。
別の例では、書き込み抑止論理は、メモリを区分するのに用いられている。図６は、書き込み抑止マルチプレクサ５０２を含む代表的なメモリ５００を示している。書き込み抑止マルチプレクサ５０２は、データ線５０３−５０６に連結されている行選択出力を含んでおり、データ線５０３−５０６は、それぞれ行の電流ドライバ５０７−５１０に連結されている。書き込み抑止マルチプレクサ５０２は、更に、データ線５１１−５１４に連結されている列選択出力を含んでおり、データ線５１１−５１４は、それぞれ列の電流ドライバ５１５−５１８に連結されている。メモリ５００内のどのメモリセルをランダムアクセス又は読み取り専用として区分するかを決めるために、書き込み抑止マルチプレクサ５０２は、入力５２０を含んでおり、それは、例えば、マルチビット入力である。マルチビット入力は、第１及び第２区分の大きさを決める。例えば、入力５２０の第１ビットは、電流ドライバを抑止するメモリ５００の行を指定する。入力５２０の残りのビットは、電流ドライバを抑止する列を指定する。抑止された行及び列が重なった場合は、メモリ５００の読み取り専用区分として機能する。入力５２０について、他の型式の入力信号伝達も考えられる。
【００４５】
図７Ａ−図７Ｃは、メモリ５００の様々な区分方式を示している。図７Ａでは、メモリ５００は、１２個のランダムアクセスメモリセルと４個の読み取り専用メモリセルに区分されている。抑止線５０３と５１１−５１４は、それぞれ、抑止信号を伝達する（点線の抑止線）。図７Ｂでは、メモリ５００は、１０個のランダムアクセスメモリセルと６個の読み取り専用メモリセルに区分されている。図７Ｂの例では、抑止線５１３、５１４、及び５０３−５０５は、それぞれ、抑止信号を伝達する。図７Ｃでは、メモリ５００は、１５個のランダムアクセスメモリセルと１個の読み取り専用メモリセルに区分されている。図７Ｃの例では、抑止線５０５と５１４は、それぞれ、抑止信号を伝達する。
【００４６】
様々な他の書き込み抑止論理構成も可能であるものと理解されたい。更に、書き込み抑止論理を、区分回路と組み合わせて利用してもよい。書き込み抑止論理は、メモリを選択的に区分することのできる、様々な論理ゲート、マルチプレクサ、比較器、又は他の論理方式を使用してもよい。
ｅ）結論
以上、様々な例について説明してきた。より一般的には、当業者には理解頂けるように、これらの例には、特許請求の範囲に定義する本発明の範囲と精神から逸脱すること無く変更及び修正を加えることができる。従って、例えば、メモリは、メモリセルが備えているビットの型式に限定されない。更に、図示のメモリは１６個のメモリセルで構成されているが、もっと多いメモリセルを備えたメモリも、区分によって恩恵に与るであろう。これらの図は、メモリを区分する構造及び方法を一般的に伝えるために、セルの数を減らしている。メモリセルは、メモリワードにグループ分けして、１組のビット線が、特定のメモリワードへの読み取り及び書き込みアクセスを提供するようにしてもよい。更に、磁気ベースのメモリを図示しているが、他の不揮発性メモリも、ここに記載した区分によって恩恵に与ると考えられる。最後に、デバイス設計、演算処理、及び試験条件の全てが、磁化切替特性に影響を及ぼすので、それらを考慮すべきである。
【００４７】
従って、以上の本発明の説明は、例証のみを目的としており、当業者に本発明を実行する最良の形態を教示するためのものと解釈されたい。細部は、実質的に本発明の精神から逸脱すること無く、変更することができ、特許請求の範囲の記載に包含される全ての修正の排他的使用を留保するものである。
【図面の簡単な説明】
【００４８】
【図１】図１Ａは、先行技術のスピンバルブの層の概略図である。  図１Ｂは、先行技術のスピンバルブの三次元図である。
【図２】スピンバルブの三次元図であり、読み取り及び書き込みのための導線を示している。
【図３】磁気層における磁気切替プロセスの順次表示図である。
【図４】区分されたメモリセルを備えているメモリのブロック図である。
【図５】区分されたメモリセルを備えているメモリの別のブロック図である。
【図６】区分されたメモリセルを備えているメモリの更に別のブロック図である。
【図７Ａ】図７Ａは、図６のメモリの様々な区分構成のブロック図である。
【図７Ｂ】図７Ｂは、図６のメモリの様々な区分構成のブロック図である。
【図７Ｃ】図７Ｃは、図６のメモリの様々な区分構成のブロック図である。
【図１】
2009534780.tif 000003
【図２】
2009534780.tif 000004
【図３】
2009534780.tif 000005
【図４】
2009534780.tif 000006
【図５】
2009534780.tif 000007
【図６】
2009534780.tif 000008
【図７Ａ】
2009534780.tif 000009
【図７Ｂ】
2009534780.tif 000010
【図７Ｃ】
2009534780.tif 000011
【手続補正書】
【提出日】平成20年12月24日(2008.12.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１磁気抵抗ビットを備えている第１メモリセルと、
前記第１メモリセルに連結されている第１電流ドライバであって、前記第１電流ドライバを抑止する信号を受信するための作動モード入力を含んでいる、第１電流ドライバと、を備えているメモリ。
【請求項２】
前記第１電流ドライバは、作動時に、前記第１メモリセル内に磁界を生成するための電流を出力する、請求項１に記載のメモリ。
【請求項３】
前記第１電流ドライバは、前記第１電流ドライバを抑止する信号を受信すると、前記電流が出力されるのを防止するように構成されている、請求項２に記載のメモリ。
【国際調査報告】
2009534780.tif 000012
2009534780.tif 000013