(57)【要約】移動通信装置（例えば、携帯電話）内部には、局部発振器がある。局部発振器は、新規な構成可能なマルチモジュラスディバイダ（ＣＭＭＤ）を含む新規な分周器、を含む。分周器は、同期および非同期回路の異なる組み合わせを伴う複数の構成のうちの選択可能な１つ、に構成可能である。各構成において、分周器は、ある雑音量を発生させ、ある電力量を消費する。電力消費が最大のモードは最小の雑音量を生じさせ、その逆も同様であるというように、電力消費は、発生される雑音に対してゆるく逆に関連付けられる。移動通信装置は、複数の異なる通信規格（例えば、ＧＳＭ、ＣＤＭＡ１Ｘ、およびＷＣＤＭＡ）のうちの１つで動作可能である。異なる通信規格は、分周器に対して異なる雑音要件を課す。使用される規格の雑音要件を満たす最も低電力な構成を使用することによって、携帯電話の電力消費が軽減される。
2009523393.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）  構成可能な分周器の第１の動作モードと前記構成可能な分周器の第２の動作モードとのうちの１つを選択することと、なお、前記構成可能な分周器はプリスケーラと複数のモジュラスディバイダ段とを含む；
（ｂ）  （ａ）において前記第１の動作モードが選択された場合には、Ｎ段マルチモジュラスディバイダを使用して入力信号を周波数分割することと、なお、前記Ｎ段マルチモジュラスディバイダはＮ個の前記複数のモジュラスディバイダ段を含む；
（ｃ）  （ａ）において前記第２の動作モードが選択された場合には、前記プリスケーラと前記Ｍ段マルチモジュラスディバイダとを使用して前記入力信号を周波数分割することと、なお、前記第２の動作モードにおいて、プリスケーラ出力信号が前記Ｍ段マルチモジュラスディバイダによって分割されるように、前記プリスケーラは前記プリスケーラ出力信号を出力する、また、前記Ｍ段マルチモジュラスディバイダは、Ｍ個のモジュラスディバイダ段を含む、また、前記Ｍ個のモジュラスディバイダ段は、前記Ｎ個のモジュラスディバイダ段のサブセットである；
を備える方法。
【請求項２】
（ａ）において、前記第１の動作モードが選択された場合には、（ｂ）の前記Ｎ段マルチモジュラスディバイダは、前記Ｎ段マルチモジュラスディバイダが前記Ｎ段マルチモジュラスディバイダのカウント周期において分割する際の除数ＤＶを決定する制御信号を受信する、また、（ｂ）の前記周波数分割することは、複数のカウント周期にまたがる期間にわたって前記Ｎ段マルチモジュラスディバイダが除数Ｄによって分割するように、カウントサイクル毎に前記制御信号を変更するためのシグマ−デルタ変調器を使用することを含む、また、前記除数Ｄは、整数部分と小数部分とを含む、請求項１に記載の方法。
【請求項３】
前記プリスケーラは、単一の固定除数によって分割することが可能であり、複数の除数のうちの選択可能な１つによって分割することは可能ではない、また、前記第１の動作モードにおいて、前記プリスケーラは、ディスエーブルされて分割機能を行わない、請求項１に記載の方法。
【請求項４】
前記Ｎ段マルチモジュラスディバイダの前記モジュラスディバイダ段のうちの１つは、前記入力信号を受信する第１の段である、また、前記第１の段は、（ａ）において第２の動作モードが選択された場合には、ディスエーブルされて分割機能を行わない、請求項１に記載の方法。
【請求項５】
前記構成可能な分周器は、（ａ）において前記第１の動作モードまたは前記第２の動作モードが選択されるかどうかに関わらず、分周器出力信号を生成するためにプログラム可能な除数Ｄによって前記入力信号を周波数分割するように動作可能である、また、（ａ）において前記第１の動作モードが選択される場合には、前記Ｎ段マルチモジュラスディバイダは（ｂ）において前記プログラム可能な除数Ｄによって周波数分割する、また、（ａ）において前記第２の動作モードが選択される場合には、前記プリスケーラおよび前記Ｍ段マルチモジュラスディバイダは、前記プログラム可能な除数Ｄによって（ｃ）において周波数分割するように共に動作する、また、前記プログラム可能な除数Ｄは、ゼロでない小数部分を有し得る、請求項１に記載の方法。
【請求項６】
プリスケーラと；
複数のモジュラスディバイダ段と、なお、前記プリスケーラおよび前記複数のモジュラスディバイダ段は、入力信号を分割して分周器出力信号を生成するＮ段マルチモジュラスディバイダとして、第１の動作モードにおいて構成可能である、また、前記プリスケーラおよび前記複数のモジュラスディバイダ段は、前記入力信号を分割してプリスケーラ出力信号を生成するプリスケーラと、プリスケーラ出力信号を分割して前記分周器出力信号を生成するＭ段マルチモジュラスディバイダとして、第２の動作モードにおいて構成可能である、また、ＭはＮよりも小さい；
を備える分周器。
【請求項７】
前記分周器は一対の差分入力線を含む、また、前記第１の動作モードにおける前記入力信号は前記一対の差分入力線上に存在する、そしてまた、前記第２の動作モードにおける前記入力信号は、前記一対の差分入力線上に存在する、請求項６に記載の分周器。
【請求項８】
前記プリスケーラは、単一の固定除数によって分割することが可能であり、複数の除数のうちの選択可能な１つによって分割することは可能ではない、また、前記第１の動作モードにおいて、前記プリスケーラは、ディスエーブルされ、分割機能を行わない、請求項６に記載の分周器。
【請求項９】
前記プリスケーラは、２によって分割可能である単一のトグルフリップフロップ、および４によって分割可能である一対のトグルフリップフロップ、からなるグループから得られる、請求項６に記載の分周器。
【請求項１０】
前記Ｎ段マルチモジュラスディバイダのすべての前記段は、前記複数のモジュラスディバイダ段の段である、また、前記Ｍ段マルチモジュラスディバイダのすべての前記段は、前記複数のモジュラスディバイダ段の段である、請求項６に記載の分周器。
【請求項１１】
前記第２の動作モードにおいて、前記Ｍ段マルチモジュラスディバイダの段ではない前記Ｎ段マルチモジュラスディバイダの段がある、また、前記段はフリップフロップを含む、そしてまた、前記フリップフロップは、前記第２の動作モードにおいてクロック制御されない、請求項９に記載の分周器。
【請求項１２】
前記プリスケーラは、前記第１の動作モードにおいて、ディスエーブルされ、分割しないように阻止されている、請求項６に記載の分周器。
【請求項１３】
前記Ｎ段マルチモジュラスディバイダは、複数の制御信号を受信し、前記制御信号は、前記Ｎ段マルチモジュラスディバイダが前記分周器出力信号を生成するために第１の動作モードにおけるカウント周期において前記入力信号を分割する際の除数ＤＶを決定し、前記分周器は、
前記除数ＤＶがカウント周期毎に変わるように前記制御信号を変更する回路、
をさらに備え、前記除数ＤＶは、複数のカウント周期にまたがる期間にわたって前記Ｎ段マルチモジュラスディバイダが除数Ｄによって分割するようにカウント周期毎に変更され、前記除数Ｄは整数部分と小数部分とを含む、
請求項６に記載の分周器。
【請求項１４】
前記制御信号を変更する前記回路は、シグマ−デルタ変調器を備える、請求項１３に記載の分周器。
【請求項１６】
前記分周器出力信号を出力する同期出力段、
をさらに備え、前記同期出力段は、前記第１の動作モードにおける前記Ｎ段マルチモジュラスディバイダの一部であり、前記同期出力段は、前記第２の動作モードにおける前記Ｍ段マルチモジュラスディバイダの一部である、請求項６に記載の分周器。
【請求項１７】
前記分周器は移動通信装置の一部である、また、前記第１の動作モードは前記移動通信装置が第１の携帯電話通信規格に従って通信するように適合されているモードである、そしてまた、前記第２の動作モードは前記移動通信装置が第２の携帯電話通信規格に従って通信するように適合されているモードである、請求項６に記載の分周器。
【請求項１８】
前記分周器は、前記第１の動作モードと前記第２の動作モードとのうちの選択可能な１つにおいて前記分周器出力信号を生成するために、除数Ｄによって前記入力信号を分割するように動作可能である、また、前記除数Ｄは、整数部分と小数部分とを含む、請求項６に記載の分周器。
【請求項１９】
第１の動作モードにおいて第１の方法で構成可能であり、第２の動作モードにおいて第２の方法で構成可能である分周器を提供することと、なお、前記分周器は、プリスケーラと複数のモジュラスディバイダ段とを含んでいる、また、前記分周器が前記第１の方法で構成される場合には、前記プリスケーラおよび前記複数のモジュラスディバイダ段は、分周器入力線上の入力信号を分割して分周器出力信号を生成するＮ段マルチモジュラスディバイダを形成するように構成されている、また、前記分周器が前記第１の方法で構成される場合には、前記プリスケーラは、分割機能を行わない、また、前記分周器が前記第２の方法で構成される場合には、前記プリスケーラは、前記分周器入力線上の入力信号を分割してプリスケーラ出力信号を生成する、そしてまた、前記分周器が前記第２の方法で構成される場合には、複数のモジュラスディバイダ段は前記プリスケーラ出力信号を分割して前記分周器出力信号を生成するＭ段マルチモジュラスディバイダを形成するように構成されている、また、ＭはＮよりも小さい；
前記第１の動作モードまたは前記第２の動作モードのうちの選択可能な１つにおいて動作するように前記分周器を構成することと；
を備える方法。
【請求項２０】
プリスケーラと；
複数のモジュラスディバイダ段と；
前記プリスケーラがディスエーブルされるように、かつ、分周器出力信号を生成するために除数Ｄによって分周器入力信号を周波数分割するＮ段マルチモジュラスディバイダを、Ｎ個の前記複数のモジュラスディバイダ段が形成するように、第１の動作モードにおいて前記プリスケーラおよび前記複数のモジュラスディバイダ段を構成し制御するための手段と、なお、前記手段はまた、前記プリスケーラが前記分周器入力信号を周波数分割してプリスケーラ出力信号を出力するように、かつ、前記分周器出力信号を生成するために前記プリスケーラ出力信号を周波数分割するＭ段マルチモジュラスディバイダを、Ｍ個の前記複数のモジュラスディバイダ段が形成するように、第２の動作モードにおいて前記プリスケーラおよび前記複数のモジュラスディバイダ段を構成し制御するためのものである、また、前記第２の動作モードにおいて、前記プリスケーラおよび前記Ｍ段マルチモジュラスディバイダは、前記分周器出力信号を生成するために前記除数Ｄによって前記分周器入力信号を周波数分割するように共に動作する、また、前記Ｍ個のモジュラスディバイダ段は、前記Ｎ個のモジュラスディバイダ段のサブセットである；
を備える分周器。
【請求項２１】
前記手段はシグマ−デルタ変調器を含む、また、前記除数Ｄはゼロでない小数部分を含み得る、請求項２０に記載の分周器。
【請求項２２】
前記分周器は、前記第１の動作モードにおいて動作可能であるが、前記第１の動作モードにおいては実際には動作されず、むしろ、前記第２の動作モードにおいて動作されるのみである、請求項２０に記載の分周器。
【請求項２３】
前記分周器は、前記第２の動作モードにおいて動作可能であるが、前記第２の動作モードにおいては実際には動作されず、むしろ、前記第１の動作モードにおいて動作されるのみである、請求項２０に記載の分周器。
【発明の詳細な説明】
【相互参照】
【０００１】
［関連出願の相互参照］
本願は、２００６年１月１１日に出願された仮出願シリアル番号６０／７５８，４６５号の米国特許法§１１９のもとでの利益を主張し、この仮出願は、参照により、ここに組み込まれる。
【背景情報】
【０００２】
［技術分野］
開示された実施形態は、マルチモード移動通信装置(multi-mode) mobile communication devices)において使用される局部発振器(local oscillator)に関する。
【０００３】
［関連技術の説明］
携帯電話内の受信器および送信器回路は、典型的には、１つまたはそれ以上の局部発振器を含む。局部発振器の機能は、選択された周波数の信号を出力することである。携帯電話内のそのような局部発振器は、例えば、安定はしているが比較的低い周波数の信号（例えば、２０ＭＨｚ）を水晶発振器から受信して選択された比較的高い周波数（例えば、９００ＭＨｚ）の出力信号を生成する位相同期ループ（ＰＰＬ）を含んでもよい。ＰＬＬのフィードバックループは、高周波信号を受信してそれを分割して水晶発振器からの信号と同一の位相および周波数の低周波信号を取得する分周器(frequency divider）を含む。ここにおいて言及されるディバイダの一種である「マルチモジュラスディバイダ(multi-modulus divider）」は、分周器を実現するためにしばしば使用される。分周器の高周波数動作に起因して、分周器は、望ましくないほど多くの電力を消費することがある。局部発振器内の分周器によって消費される電力量を軽減するための方法および方法が望まれている。
【発明の開示】
【発明の概要】
【０００４】
移動通信装置（例えば、携帯電話）内部には、局部発振器がある。局部発振器は、新規な分周器(frequency divider)を含み、その分周器は、同様に、新規な構成可能なマルチモジュラスディバイダ(configurable multi-modulus divider)（ＣＭＭＤ）を含む。分周器は、複数の構成のうちの選択可能な１つに構成可能である。各構成は、同期および非同期回路の異なる組み合わせ(mix)を伴う。各構成において、分周器は、ある雑音量を発生させ、ある電力量を消費する。新規な分周器が当該構成で動作している場合には、新規な分周器の分周器構成の電力消費と、新規な分周器によって発生された雑音との間には、ゆるい逆の関係(loose inverse relationship)がある。したがって、ある構成の電力消費が多いほど、当該構成によって発生される雑音は少なくなる。
【０００５】
移動通信装置は、複数の異なる通信規格（例えば、ＧＳＭ、ＣＤＭＡ１Ｘ、およびＷＣＤＭＡ）のうちの選択可能な１つを使用してそれが通信できるように、動作可能である。異なる通信規格は、移動通信装置の局部発振器における分周器に対して異なる雑音要件を課す。最も低電力でありながら、それでもなお使用される規格の雑音要件を満たす構造(configuration)に分周器を構成すること(configuring)によって、携帯電話の電力消費が軽減される。
【０００６】
一実施形態において、分周器は、固定プリスケーラ(fixed prescaler)と、複数のモジュラスディバイダ段(modulus divider stage)（ＭＤＳ段）と、を含む。高電力だが低雑音である第１の動作モードにおいて、プリスケーラおよびＭＤＳ段は、Ｎ段マルチモジュラスディバイダ(N-stage multi-modulus divider)を形成するように構成される。Ｎ段マルチモジュラスディバイダは、分周器入力信号ＳＩＮを受信し、分周器出力信号ＳＯＵＴを生成するために除数値ＤＶ(divisor value DV)によってそれを分割する。シグマ−デルタ変調器(sigma-delta modulator)（デルタ−シグマ変調器(delta-sigma modulator)と称されることもある）は、複数のカウント周期にまたがる期間にわたって、分周器が総合的に所望の除数Ｄ(overall desired divisor D)によって分割するように、ＤＶ値を動的に変更する。固定プリスケーラは、ディスエーブルされ、使用されず、電力を著しく消費することはない。
【０００７】
低電力だが高雑音である第２の動作モードにおいて、プリスケーラおよびＭＤＳ段は、信号出力がＮ−Ｘ個のＭＤＳ段(N-X MOS stages)であるマルチモジュラスディバイダによって分割される固定された２Ｘ分割プリスケーラ(fixed divide-by-2X prescaler)を形成するように構成される。第１の動作モードにおいてＮ段マルチモジュラスディバイダの一部として使用されたＸ個のＭＤＳ段は、第２の動作モードにおけるＮ−Ｘ個の段マルチモジュラスディバイダにおいては使用されない。不使用のＭＤＳ段はディスエーブルされ、電力が投入されず、あるいはそうでなければ電力をほとんどまたは全く消費しないようにされる。第２の動作モードにおける固定プリスケーラと、Ｎ−Ｘ個の段のマルチモジュラスディバイダ(N-X stage multi-modulus divider)との組み合わせは、分周器出力信号ＳＯＵＴを生成するために、分周器入力信号ＳＩＮを除数値ＤＶによって分割するように動作する。シグマ−デルタ変調器は、複数のカウント周期にまたがる期間にわたって分周器が総合的に所望の除数Ｄによって分割するように、ＤＶ値を動的に変更する。
【０００８】
分周器が第１の動作モードまたは第２の動作モードで動作するように構成されるかどうかに関わらず、分周器は、入力線(input lead)（または複数の入力線）上の周波数Ｆ１の分周器入力信号ＳＩＮを受信し、入力信号を除数Ｄによって周波数分割し、出力線(output lead)（または複数の出力線）上に周波数Ｆ２の分周器出力信号ＳＯＵＴを出力することができ、ここでは、複数のマルチモジュラスディバイダカウント周期にまたがる期間にわたって、Ｆ１／ＤはＦ２に等しい。除数Ｄは、整数部分(integer portion)と小数部分(fractional portion)とを有する。小数部分は、ゼロでない値であり得る。
【０００９】
一つの新規な態様においては、方法は、次のステップ（ａ）〜（ｃ）を伴う。（ａ）  構成可能な分周器の第１の動作モードまたは当該構成可能な分周器の第２の動作モードのうちのいずれかを選択すること、なおここでは、当該構成可能な分周器は、プリスケーラと、複数のモジュラスディバイダ段と、を含む。（ｂ）  ステップ（ａ）において第１の動作モードが選択された場合には、Ｎ段マルチモジュラスディバイダを使用して入力信号を周波数分割すること。Ｎ段マルチモジュラスディバイダは、Ｎ個の複数のモジュラスディバイダ段を含む。（ｃ）  ステップ（ａ）において第２の動作モードが選択された場合には、プリスケーラとＭ段マルチモジュラスディバイダとを使用して入力信号を周波数分割すること。プリスケーラ出力信号が、Ｍ段マルチモジュラスディバイダによって分割されるように、Ｍ段マルチモジュラスディバイダが、Ｍ個のモジュラスディバイダ段を含むように、そして、Ｍ個のモジュラスディバイダ段が、Ｎ個のモジュラスディバイダ段のサブセットであるように、プリスケーラは、第２の動作モードにおいて、プリスケーラ出力信号を出力する。
【００１０】
以上は概要(summary)であり、このように、必然的に、詳細の簡略化、一般化、および省略化を含んでいる、従って、当業者は、本概要は説明のためのみであり、いずれの点においても限定するようには意図されていない、ということを理解するだろう。ここに記載された装置および／またはプロセス(process)の他の態様、発明の特徴、および利点は、特許請求の範囲の請求項によってのみ規定されるように、ここに記載される非限定的な詳細な説明において明らかになるだろう。
【詳細な説明】
【００１１】
図１は、１つの新規な態様(novel aspect)に従う移動通信装置１００の略図である。この場合の移動通信装置１００は、携帯電話である。携帯電話は、複数の異なる携帯電話規格のうちの選択可能な１つを使用して通信可能である。携帯電話は、ある規格を使用して通信し、その後、別の規格を使用して通信を開始することができる。各規格は、受信器および送信機に置ける局部発振器（ＬＯ）に対して異なるスプリアス雑音、位相雑音、および周波数分解能の要件を課す。図１の例において、携帯電話１００は、３つの携帯電話規格、すなわち、ＧＳＭ(the Global System for Mobile Communications standard、ＣＤＭＡ１Ｘ（符号分割多重アクセス(Code-Division Multiple Access)１Ｘ）、およびＷＣＤＭＡ（広帯域符号分割多重アクセス(Wide-Band Code-Division Multiple Access)）のうちの選択可能な１つで通信可能である。携帯電話１００は、アンテナ１０１と、新規な無線周波数（ＲＦ）トランシーバ集積回路１０２およびデジタルベースバンド集積回路１０３を含むいくつかの集積回路とを含む。デジタルベースバンド集積回路１０３は、主にデジタル回路を含み、デジタルプロセッサを含む。デジタルベースバンド集積回路１０３の例は、クアルコム社(Qualcomm Inc.)から入手可能なＭＳＭ６２８０である。新規なＲＦトランシーバ集積回路１０２は、アナログ信号を処理するための回路を含む。
【００１２】
図２は、新規なＲＦトランシーバ集積回路１０２のより詳細な図である。受信器「信号チェーン」１０４は、低雑音増幅器(low noise amplifier)（ＬＮＡ）モジュール１０５と、ミキサ１０６と、ベースバンドフィルタ１０７とを含む。ＧＳＭモードで受信する場合には、アンテナ１０１上の信号は、スイッチプレクサ(switchplexer)１０８を通り、その後、パス１０９を通り、ＳＡＷを通り、ＬＮＡ１０５へ入る。ＣＤＭＡ１ＸおよびＷＣＤＭＡモードで受信する場合には、アンテナ１０１上の信号は、スイッチプレクサ１０８を通り、デュプレクサ１１０を通り、そしてパス１１１を通り、ＬＮＡ１０５へ入る。すべてのモードにおいて、ＬＮＡ１０５は、高周波信号を増幅する。局部発振器（ＬＯ）１１２は、受信器が適切な周波数の信号を受信するように同調されるように、適切な周波数の局部発振器信号をミキサ１０６へ供給する。ミキサ１０６は、高周波信号を復調して低周波信号にする。不要な高周波雑音は、ベースバンドフィルタ１０７によって遮られる。ベースバンドフィルタ１０７のアナログ出力は、デジタルベースバンド集積回路１０３内のアナログデジタルコンバータ（ＡＤＣ）１１３へ供給される。ＡＤＣ１１３は、アナログ信号をデジタル化してデジタル情報にし、その後、これはデジタルベースバンド集積回路１０３内のデジタルプロセッサによってさらに処理される。
【００１３】
送信器「信号チェーン」１１４は、ベースバンドフィルタ１１５と、ミキサ１１６と、電力増幅器モジュール１１７とを含む。送信すべきデジタル情報は、デジタルベースバンド集積回路１０３内のデジタルアナログコンバータ（ＤＡＣ）１１８によってアナログ信号に変換される。結果生じたアナログ信号は、ＲＦトランシーバ集積回路１０２内のベースバンドフィルタ１１５へ供給される。ベースバンドフィルタ１１５は、不要な高周波雑音をさえぎる。ミキサ１１６は、ベースバンドフィルタ１１５の出力を高周波キャリア上へ変調する。局部発振器（ＬＯ）１１９は、高周波キャリアが使用されているチャンネルに対して正確な周波数を有するように、局部発振器信号をミキサ１１６へ供給する。ミキサ１１６の高周波出力は、その後、電力増幅器モジュール１１７によって増幅される。ＧＳＭモードで送信する場合には、電力増幅器モジュール１１７は、信号をパス１２０を介してスイッチプレクサ１０８を通じてアンテナ１０１に対して出力する。ＣＤＭＡ１ＸおよびＷＣＤＭＡモードで送信する場合には、電力増幅器モジュール１１７は、信号をパス１２１を介してデュプレクサ１１０へ出力する。信号は、デュプレクサ１１０を通り、スイッチプレクサ１０８を通り、アンテナ１０１へ向かう。非デュプレックス（例えば、ＧＳＭ）およびデュプレックス（例えば、ＣＤＭＡ１Ｘ）通信の両方を可能にするデュプレクサ１１０およびスイッチプレクサ１０８の使用は、従来から行われている。図２の特定の回路は、例示目的のために個々に提示された１つの可能性としての実施に過ぎない。
【００１４】
局部発振器１１２および１１９の動作が、受信器内の局部発振器（ＬＯ）１１２の動作に関連して以下に説明される。図３は、局部発振器１１２のより詳細な図である。局部発振器１１２は、水晶発振器信号源１２２と、小数Ｎ位相同期ループ(fractional-N phase-locked loop)（ＰＬＬ）１２３とを含む。本例において、水晶発振器信号源１２２は、外部水晶発振器モジュールである。代わりとしては、水晶発振器信号源は、ＲＦトランシーバ集積回路１０２上に配置される発振器であって、水晶は、集積回路１０２の外部にあるが、発振器に対して集積回路１０２の端末を介して取り付けられている。
【００１５】
ＰＬＬ１２３は、位相検波器（ＰＤ）１２４と、チャージポンプ１２５と、ループフィルタ１２６と、電圧制御発振器（ＶＣＯ）１２７と、信号調整出力ディバイダ１２８と、新規な分周器１２９（「ループディバイダ」と称されることもある）とを含む。分周器１２９は、第１の高い周波数Ｆ１の分周器入力信号ＳＩＮを受信し、この信号を除数Ｄで周波数分割し、第２の低い周波数Ｆ２の分周器出力信号ＳＯＵＴを出力する。分周器１２９の複数のカウント周期にわたって、ＰＬＬがロックされている場合にはＦ２＝Ｆ１／Ｄである。ロックされている場合には、ＳＯＵＴ信号の周波数Ｆ２および位相は、水晶発振器品号減１２２から供給された基準クロック信号の周波数および位相と一致する。
【００１６】
分周器１２９は、新規な「構成可能なマルチモジュラスディバイダ構造(configurable multi-modulus divider structure)（ＣＭＭＤＳ）部分１３０と、シグマ−デルタ変調器部分１３と、整数右シフト(shift right integer)（ＳＲＩ）回路１３２と、小数右シフト(shift right fractional)（ＳＲＦ）回路１３３とを含む。ＣＭＭＤＳ部分１３０は、新規な構成可能なマルチモジュラスディバイダ（ＣＭＭＤ）部分１３４と、加算器１３５と、制御論理（ＣＬ）回路１３６とを含む。ＣＭＭＤ１３０は、カウント周期において（複数の）入力ノード１３７上の分周器入力信号ＳＩＮを値ＤＶで分割し、（複数の）出力ノード１３８上に分周器出力信号ＳＯＵＴを生成する。ノード１３７は、単一の線として図示されているが、本実施形態におけるノードは、２つの導体を有し、差分信号を搬送する。また、ＣＭＭＤＳ１３０は、第１のデジタル入力ポート１３９と第２のデジタル入力ポート１４０とを有する。値ＤＶは、第１のデジタル入力ポート１３９上の第１のデジタル値と第２のデジタル入力ポート１４０上の第２のデジタル値との和である。
【００１７】
図４は、図３のＣＭＭＤ１３４のより詳細な図である。ＣＭＭＤ１３４は、入力バッファ１４１と、固定２分割プリスケーラ(fixed divide-by-two prescaler)１４２と、固定４分割プリスケーラ(fixed divide-by-four prescaler)１４３と、７個の２／３分割モジュラスディバイダ段(modulus divider stages)（ＭＤＳ）１４４〜１５０とを含む。ＣＭＭＤ１３４は、差分入力線１４１Ａ上の分周器入力信号ＳＩＮを受信し、差分出力線１５０Ａ上に分周器出力信号ＳＯＵＴを出力する。図４の差分入力線１４１Ａは、図３のノード１３７に対応する。同期出力段(synchronizing output stage)（図８参照）が、最終のＭＤＳ段１５０のＯおよびＯＢ出力線と、図４の差分出力線１５０Ａとの間に配置される。図４の各ＭＤＳ段は、モジュラス制御信号ＳおよびＭＣの値によって２または３で分割することができる。すべてのＣＭＭＤ１３４が分割する際の除数値ＤＶは、ＣＭＭＤがどのように構成されているかと、７個のモジュラス制御信号ＳＴ［６：０］の値とによって決定される。ＣＭＭＤ１３４がどのように構成されているかは、いかに説明される構成信号Ｃ０，Ｃ１，およびＣ２の値によって決定される。
【００１８】
図５は、図４のバッファ１４１のより詳細な図である。
【００１９】
図６は、２分割プリスケーラ１４２のより詳細な図である。２分割プリスケーラ１４２は、複数の除数のうちの選択可能な１つで分割するようにプログラムすることができないという意味で固定されている。プリスケーラ１４２は、単一のトグルフリップフロップであって、そのＱＢ出力線からそのＤ入力線までのフィードバックループにおいて電力を消費する回路を有しない。
【００２０】
図７は、４分割プリスケーラ１４３のより詳細な図である。４分割プリスケーラ１４３は、複数の除数のうちの選択可能な１つで分割するようにプログラムすることができないという意味で固定されている。プリスケーラ１４３は、２つのトグルフリップフロップを含む非同期ディバイダである。いずれのトグルフリップフロップも、そのＱＢ出力線からそのＤ入力線までのフィードバックループにおいて電力を消費する回路を有しない。
【００２１】
図８は、ＣＭＭＤ１３４の同期出力段１５１の図である。出力段１５１は、ページ上の空間的な制約から図４においては図示されていない。しかしながら、出力段１５１は、（ＭＣ０またはＭＣ１またはＭＣ２を使用して）最終のＭＤＳ段１５０の出力を入力信号ＳＩＮと同期させることによって、出力信号ＳＯＵＴ内のジッタ(jitter)を軽減する。最終のＭＤＳ段１５０のＯ出力線は、出力段１５１のＲＥＳＥＴ入力に接続されている。出力段１５１は、図４の差分出力線１５０Ａ上にＣＭＭＤ１３４から出力される出力信号ＳＯＵＴを出力する。図５〜図８の回路は、その信号が差分信号ではない従来のデジタル論理シンボルを使用して示されている。しかしながら、図５〜図８の実際の回路は、差分信号を使用する回路を使用して実現される。出力段１５１の出力のみが、シングルエンド形(single-ended)の出力信号である。このシングルエンド形出力信号ＳＯＵＴは、図３の出力線１３８上へ供給される。
【００２２】
図９は、図３の制御論理回路１３６の動作を示す表である。制御論理回路１３６は、図３の加算器１３５から出力されたＳ［７：０］値をモジュラス制御値ＳＴ［６：０］へマッピングする。図４に示されるように、ＳＴ［６：０］ビット値は、ＣＭＭＤ１３４のＭＤＳ段のうちの対応するものに供給される。図９に示されるように、制御論理回路１３６は、また、構成信号Ｃ１，Ｃ２，およびＣ３を生成する。制御論理回路１３６がＳＴ［６：０］ならびにＣ１，Ｃ２，およびＣ３値を生成するかは、モード選択値［１：０］に依存する。モード選択値［１：０］は、局部発振器１１２への２ビット入力であって、局部発振器をＧＳＭモード、ＣＤＭＡ１Ｘモード、またはＷＣＤＭＡモードのうちの１つにするために他の回路によって供給される。
【００２３】
図１０は、図３の整数右シフト（ＳＲＩ）回路１３２の動作を示す表である。図３に示されるように、ＳＲＩ回路１３２の出力線のうちの８本が、加算器１３５の第１のデジタル入力ポート１３９の８本の対応する入力線に結合されている。ＧＳＭモードでは、ＳＲＩ回路１３２は、シフトを行わない。ＣＤＭＡ１Ｘモードでは、ＳＲＩ回路１３２は、１ビット位置右にシフトさせる。ＷＣＤＭＡモードでは、ＳＲＩ回路１３２は、２ビット位置右にシフトさせる。
【００２４】
図１１は、図３の小数右シフト（ＳＲＦ）回路１３３の動作を示す表である。図３に示されるように、ＳＲＦ回路１３３の２２本の出力線は、シグマ−デルタ変調器１３１に供給されている。ＧＳＭモードでは、ＳＲＦ回路１３３は、シフトを行わない。ＣＤＭＡ１Ｘモードでは、ＳＲＦ回路１３３は、１ビット位置右にシフトさせる。ＳＲＩ回路１３２からシフトされた最下位のビットは、最上位のビットＦＴ［２１］としてＳＲＦ回路１３３へシフトされる。ＷＣＤＭＡモードでは、ＳＲＩ回路１３２は、２ビット位置右にシフトさせる。ＳＲＩ回路１３２からシフトされた２つの最下位のビットは、２つの最上位のビットＦＴ［２１］およびＦＴ［２０］としてＳＲＦ回路１３３へシフトされる。
【００２５】
図１２は、図４のＣＭＭＤ１３４のＭＤＳ段１４４〜１５０のうちの１つのより詳細な図である。ＭＤＳ段は、入力制御信号ＳおよびＭＣＩＮの値によって３または２のいずれかで分割することができる。図１２の回路は、その信号が差分信号ではない従来のデジタル論理シンボルを使用して示されているが、ＭＤＳ段は、差動論理（例えば、電流モード論理）を使用しかつ差分信号を使用して実現されてもよい。
【００２６】
ＧＳＭモードの動作：  
携帯電話１００がＧＳＭモードで動作している場合には、モード選択入力値ＳＥＬ［１］およびＳＥＬ［０］は、それぞれ０，０である。図９に示されるように、ＳＥＬ［１］およびＳＥＬ［０］が共にゼロの場合には、ＧＳＭモードが選択されて、制御論理１３６はＣ０＝０，Ｃ１＝０，およびＣ２＝０とする。図４に示されるように、構成信号Ｃ０はＭＤＳ段１４４のＣ入力線へ供給され、構成信号Ｃ１はＭＤＳ段１４５のＣ入力線へ供給され、構成信号Ｃ２はＭＤＳ段１４６のＣ入力線へ供給される。図１２に示されるように、ＭＤＳ段のＣ入力線上の信号は、デジタルハイであり、ＡＵＸ入力線上の信号は、Ｉ入力線上の信号ではなくＭＤＳ段への入力信号において使用される。ＭＤＳ段のＣ入力線上の信号がデジタルローの場合には、Ｉ入力線上の信号がＭＤＳ段への入力信号として使用される。図４に戻ると、Ｃ０，Ｃ１，およびＣ２がすべてゼロの場合には、ＣＭＭＤ１３４を通る信号パスは、入力線１４１Ａからバッファ１４１を通りＭＤＳ段１４４のＩ入力線へ、第２のＭＤＳ段１４５を通り、その後、ＭＤＳ段１４６，１４７，１４８，１４９，および１５０を通り、出力段１５１（図８参照）を通る。出力段１５１は、出力信号をＭＣ０またはＭＣ１またはＭＣ２と同期させて、出力信号ＳＯＵＴを図３の出力線１３８上へ駆動する。したがって、ＣＭＭＤ１３４は、７段マルチモジュラスディバイダとして構成される。７段マルチモジュラスディバイダが分割する際の除数は、式によって与えられる。
【００２７】
図１３は、７段マルチモジュラスディバイダが所望の除数で分割するためにＳ［６：０］がどのような値であるべきかを示す式を示す。
【００２８】
図３のＧＳＭ動作例において、周波数が９０１ＭＨｚの出力信号が、図２のミキサ１０６へ出力されるべきものである。調整出力ディバイダ１２８は４で分割するので、ＣＭＭＤ１３４へ入力される信号である信号ＳＩＮの周波数は、３．６０４ＧＨｚである。水晶発振器信号源１２２は２０ＭＨｚの基準クロック信号を出力するので、ＣＭＭＤ１３４から出力される信号ＳＯＵＴの周波数は２０ＭＨｚである。したがって、分周器１２９は、１８０．２という除数Ｄで分割しなければならない。
【００２９】
１０進法の１８０のデジタル相当値(digital equivalent)は［１０１１０１００］である。この数［１０１１０１００］は、図３に示されたような整数右シフト（ＳＲＩ）回路１３２へ供給される。ＳＥＬ［１］がゼロでありＳＥＬ［０］がゼロであるので、ＳＲＩ回路１３２は、図１０に示されるように、シフトを行わない。ＳＲＩ回路１３２の入力上のＮ［７：０］という値は、シフトされずにＳＲＩ回路１３２を通って、ＮＴ［７：０］として加算器１３５の第１の入力ポート１３９上に提示される。
【００３０】
図１４および図１５は、小数右シフト（ＳＲＦ）回路１３３へ供給される値Ｆ［２１：０］がどのように決定されるかを示す。除数Ｄの小数部分(fractional portion)は、２Ｎで分割されたＸに等しく設定され、Ｎはシグマ−デルタ変調器におけるビット数である。本例において、シグマ−デルタ変調器は２２ビットを有する。図１５は、Ｘを解いた結果(the result of solving for X)を示す。Ｘの整数部分(integer portion)は、Ｆ［２１：０］の値である。この整数部分は、８３８，８６０である。８３８，８６０の２２ビット２進相当値は、［００，１１００１１００１１００１１００１１００］であり、最左のビットは最上位のビットである。図３に示されるように、この値は、値Ｆ［２１：０］としてＳＲＦ回路１３３へ供給される。
【００３１】
ＳＥＬ［１］およびＳＥＬ［０］が共にゼロなので、ＳＲＦ回路１３３は、図１１の表に示されたようなシフトを行わない。したがって、Ｆ［２１：０］の値は、シフトされずにＳＲＦ回路１３３を通って、２２ビット値のＦＴ［２１：０］としてシグマ−デルタ変調器１３１へ提示される。シグマ−デルタ変調器１３１は、この値を使用して、加算器１３５の第２のデジタル入力ポート１４０へ供給されるシグマ−デルタ変調器出力値ＳＤＭ［３：０］を変更する。
【００３２】
仮に、ＳＤＭ［３：０］が［００００］であるとする。したがって、加算器１３５から出力されるＳ［７：０］は、［１０１１０１００］または２進の１８０である。図１３の式に戻ると、ＣＭＭＤ１３４内の７段マルチモジュラスディバイダが１８０で分割することになっている場合には、図１３の式は、マルチモジュラスディバイダのＭＤＳ段へ供給されるＳ［６：０］の値は［０１１０１００］でなければならないことを示す。図９の表に示されるように、論理回路１３６は、１０１１０１００というＳ［７：０］の値を０１１０１００というＳＴ［６：０］に変換する。したがって、ＣＭＭＤ１３４は、信号ＳＩＮを除数ＤＶで分割して、出力信号ＳＯＵＴを生成する。
【００３３】
しかしながら、シグマ−デルタ変調器１３１は、除数ＤＶが時間の経過と共に変更されて、分周器１２９の総合除数Ｄ(overall divisor D)が所望どおりの１８０．２であるように、値ＳＤＭ［３：０］を変更する。
【００３４】
図１６は、図４のＣＭＭＤ１３４内の信号を示す波形図である。信号ＶＣＯ＿ＢＵＦは、バッファ１４１を通過後のＳＩＮ入力信号である。波形ＳＯＵＴは、出力段１５１から出力された信号である。波形において、入力信号の周波数Ｆ１は、３．６０４ＧＨｚであり、分周器１２９は、１８０．２で分割するように設定される。出力信号ＳＯＵＴの立ち上がりエッジＡと立ち上がりエッジＢとの間の期間は、４９．９４４５ナノ秒である。この期間は「カウント周期」と称される。図１６には示されていないが、分周器１２９は、カウント周期を次々と進む。図１６の例において、ＦＴ［２１：０］はゼロである。したがって、波形は、除数Ｄが１８０であって１８０．２ではない状況を表す。ＦＴ［２１：０］の値が図３に示すように設定される場合には、次に来るカウント周期において使用されることになるＳＤＭ［３：０］の値は、ＳＯＵＴの立ち下がりエッジ上で変更される。これにより、次のカウント周期の開始前に、加算器１３５および制御論理１３６を通る伝播のための充分な時間が可能となる。例えば、ＤＳＭ［３：０］の値をＳＯＵＴの立ち下がりエッジ上で［０００１］に変更させる場合には、次のカウント周期における分周器１２９は、１８１という除数ＤＶで分割をすることになろう。周波数変調器の動作がＣＭＭＤ１３４の複数のカウント周期にまたがる期間に渡ると思われる場合には、周波数変調器１２９の総合除数Ｄが所望の１８０．２であるように、除数ＤＶは、シグマ−デルタ変調器１３１の制御下で時間の経過と共に変更される。
【００３５】
本ＧＳＭモードにおいて、バッファ１４１およびすべての５つのＭＤＳ段１４４〜１５０が使用されていることに注意されたい。Ｃ１＝０かつＣ２＝０であるので、２分割プリスケーラ１４２および４分割プリスケーラ１４３はディスエーブルされて電力を消費していない。
【００３６】
ＣＤＭＡ１Ｘモードの動作：  
ＣＤＭＡ１Ｘモードでの動作が図１７および図１８に示されている。図示の例は、分周器１２９は上述のＧＳＭの例におけるのと同様に１８０．２で分割することになっている例である。携帯電話１００がＣＤＭＡ１Ｘモードで動作することになっている場合には、モード選択入力値ＳＥＬ［１］およびＳＥＬ［０］は、それぞれ０および１である。図９に示されるように、ＳＥＬ［１］およびＳＥＬ［０］が０および１である場合には、ＣＤＭＡ１Ｘモードが選択されて、Ｃ０＝１，Ｃ１＝１，およびＣ２＝０である。図１８に示されるように、構成信号Ｃ０はＭＤＳ段１４４のＣ入力線へ供給され、構成信号Ｃ１はＭＤＳ段１４５のＣ入力線へ供給され、構成信号Ｃ２はＭＤＳ段１４６のＣ入力線へ供給される。Ｃ０＝１であるので、第１のＭＤＳ段１４４のＡＵＸ入力線上の信号は、第１のＭＤＳ段１４４への入力として使用される。ＡＵＸ入力線は、図１８のＡＵＸ入力線上で「ＧＮＤ」で示されるように接地される。これは、第１のＭＤＳ段１４４は切り換えおよび電力消費がディスエーブルするものである。
【００３７】
図１８に示されるように、構成信号Ｃ１は第２のＭＤＳ段１４５のＣ入力線へ供給され、また、２分割プリスケーラ１４２のイネーブルな入力線へも供給される。デジタルハイである構成信号Ｃ１は、２分割プリスケーラ１４２をイネーブルにし、第２のＭＤＳ段１４５に対して、２分割プリスケーラ１４２からＡＵＸ入力線上への出力された信号を受信するようにさせる。ローである構成信号Ｃ２は、４分割プリスケーラ１４３をディスエーブルにし、第３のＭＤＳ段１４６に対して、第２のＭＤＳ段１４５の出力からの入力信号を受信するようにさせる。したがって、ＣＭＭＤ１３４を通る信号パスは、入力線１４９からバッファ１４１を通り、２分割プリスケーラ１４２を通って第２のＭＤＳ段のＡＵＸ入力線へ、第２のＭＤＳ段のＡＵＸ入力線を通って第３のＭＤＳ段１４６のＩ入力線へ、第３のＭＤＳ段１４６を通って、その後、ＭＤＳ段１４７〜１５０を通り、同期出力段１５１（図８参照）を通る。したがって、ＣＭＭＤ１３４は、２分割プリスケーラとして構成され、その後、６段マルチモジュラスディバイダが続く。６段マルチモジュラディバイダが分割する際の除数は、図１９の式によって与えられる。
【００３８】
図１７に示すように、１８０．２という所望の除数Ｄ値の整数部分がＳＲＩ回路１３２へ供給される。整数部分は１８０である。１０進法の１８０の２進相当値は［１０１１０１００］である。１８０．２という所望の除数Ｄ値の小数部分は０．２である。ＧＳＭの例に関連して上述したように、ＳＲＦ回路１３３へ供給されることになるＦＴ［２１：０］を決定するために、図１４および図１５の式が使用される。上述のＧＳＭの例におけように、小数部分は０．２である。同じ２進［００１１００１１００１１００１１００１１００］は、値Ｆ［２１：０］としてＳＲＦ回路１３３へ供給される。
【００３９】
ＣＤＭＡ１ＸモードでのＳＲＩ回路１３２およびＳＲＦ回路１３３の動作が図１０および図１１に示されている。両回路はその入力を１ビット右の位置にシフトすることに注意されたい。ＳＲＩ回路１３２から外れてシフトされた最下位のビット（ＬＳＢ）は、線１５２を介して、ＳＲＦ回路１３３へシフトしてＦＴ［２１］となるシフト入力ビットとして供給される。合成除数値(composite divisor value)（ＳＲＩ回路１３２へ供給される整数部分およびＳＲＦ部分１３３へ供給される小数部分）を右シフトする処理は、効果的に除数を２で分割する。加算器１３５は、右シフトされた整数部分およびシグマ−デルタ変調器１３１から出力されたＳＤＭ［３：０］を加算する。結果生じた合計Ｓ［７：０］は、制御論理回路１３６によって、図１９の式に従って、モジュラス制御信号ＳＴ［６：０］に変換されて、所望の除数ＤＶを半分に分割するためにあたかも６段マルチモジュラスディバイダ（ＣＤＭＡ１ｘモードでは、ＣＭＭＤ１３４のＭＤＳ段は６段マルチモジュラスディバイダに構成される）が使用されているかのようになる。しかしながら、ＣＭＭＤ１３４の総合除数値ＤＶは、本来そうであるべき半分の大きさではない。ＣＭＭＤ１３４の総合除数値ＤＶは、２分割プリスケーラ１４２の動作で正しくなっている。したがって、ＣＭＭＤ１３４は、所望どおり１８０．２で分割する。
【００４０】
ＧＳＭモードでは、プリスケーラなしで７段マルチモジュラスディバイダが使用されたのに対して、ＣＤＭＡ１Ｘでは、６段マルチモジュラスディバイダがさらに２分割プリスケーラと共に使用される。ＧＳＭモードおよびＣＤＭＡ１Ｘモードの両方において、分周器１２９は１８０．２という除数Ｄ値で分割する。
【００４１】
図２０は、ＣＤＭＡ１Ｘモードでの動作を示す波形図である。本例において、除数Ｄは１８０である。除数Ｄの小数部分はゼロである。したがって、ＦＴ［２１：０］はゼロである。信号ＳＯＵＴは、分周器１２９の出力信号である。出力信号ＳＯＵＴの立ち上がりエッジＡと立ち上がりエッジＢとの間の期間は、４９．９４４５ナノ秒である。この期間は「カウント周期(count cycle)」と称される。入力信号ＳＩＮの周波数Ｆ１は、出力信号ＳＯＵＴの周波数Ｆ２の１８０倍である。したがって、分周器１２９は、所望どおり１８０で入力信号を分割している。分周器１２９が１８０．２の除数Ｄで分割することになっている場合には、シグマ−デルタ変調器１３１は、ＣＭＭＤ１３４が分割する際の除数ＤＶがカウント周期毎に(from count cycle to count cycle)変更されるように、ＳＤＭ［３：０］をカウント周期毎に変更することになろう。複数のそのようなカウント周期にわたって、除数値ＤＶの平均は、除数値１８０．２である。図１６に関連して上述のように、次に来るカウント周期において使用されることになるＤＳＭ値は、ＳＯＵＴの立ち下がりエッジ上で変更される。これにより、次のカウント周期の開始前に、加算器１３５および制御論理１３６を通る伝播のための充分な時間が可能となる。
【００４２】
ＷＣＤＭＡモードの動作：  
携帯電話１００はＷＣＤＭＡモードで動作することになっている場合には、モード選択入力値ＳＥＬ［１］およびＳＥＬ［０］は、それぞれ１および０である。図９に示されるように、ＳＥＬ［１］およびＳＥＬ［０］が１および０である場合には、ＷＣＤＭＡモードが選択されて、Ｃ０＝１，Ｃ１＝０，およびＣ２＝１である。第１のＭＤＳ段１４４は、Ｃ０がデジタルハイなのでディスエーブルされるので、第１のＭＤＳ段１４４に対して、接地された上部ＡＵＸ入力線からの入力信号を受信させる。デジタルローであるＣ１は、２分割プリスケーラ１４２をディスエーブルにする。第２のＭＤＳ段１４５も、Ｃ１がデジタルローなのでディスエーブルされる。デジタルローが第２のＭＤＳ段１４５のＣ入力上にあるので、第２のＭＤＳ段１４５は、より下のＩ入力線を入力信号源として選択する。第２のＭＤＳ段１４５のＩ入力線上の信号は、Ｃ０がデジタルハイなために第１のＭＤＳ段１４４の出力Ｏが切り換わらないので、切り換わらない。したがって、第２のＭＤＳ段１４５からのＯ出力も切り換わらない。Ｃ２＝１なので、４分割プリスケーラ１４３はイネーブルされる。Ｃ２＝１なので、第３のＭＤＳ段１４５はＡＵＸ入力線をその入力信号源として選択する。したがって、ＣＭＭＤ１３４を通るパスは、ＳＩＮ入力線１４Ａから、バッファ１４１を通り、４分割プリスケーラ１４３を通り、第３のＭＤＳ段１４６のＡＵＸ入力線に入り、第３のＭＤＳ段１４６を通り、その後、第４、第５、第６、第７のＭＤＳ段１４７〜１５０を通り、同期器１５１を通って出力１５０Ａへ向かう。したがって、ＣＭＭＤ１３４は、４分割プリスケーラに続いて５段マルチモジュラスディバイダとして構成される。最初の２つのＭＤＳ段と２分割プリスケーラは切り換わらないので、低電力動作条件にある。
【００４３】
ＣＤＭＡ１Ｘモードでは、ＳＲＩおよびＳＲＦ回路１３２および１３３は除数値Ｄを１ビット位置右に右シフトさせたが、ＷＣＤＭＡモードでは、ＳＲＩおよびＳＲＦ回路１３２および１３３は除数値Ｄを２ビット位置右に右シフトさる。これは、除数値Ｄを効果的に４分割する。制御論理１３６は、５段マルチモジュラスディバイダ用の式に従って、加算器１３５の出力Ｓ［７：０］を値ＳＴ［６：０］に変換して、ＣＭＭＤ内の５段マルチモジュラスディバイダが４で分割された除数値で分割することになるようにする。しかしながら、ＣＭＭＤ１３４の総合除数値ＤＶは、先の４分割プリスケーラ１４３のために正確な除数値Ｄである。シグマ−デルタ変調器１３１は、ＣＭＭＤ１３４が分割する際の除数値ＤＶをカウント周期毎に変更させるように、加算器１３５の第２のデジタル入力ポート１４０上の値を変更させる。第２のデジタル入力ポート１４０上の値は、分周器動作が複数のカウント周期におよぶ期間にわたると思われる場合には、時間の経過と共に分周器１２９の平均的な総合除数値Ｄが所望の１８０．２であるように変更される。
【００４４】
図２１は、ＷＣＤＭＡモードでの分周器１２９の動作を示す波形図である。分周器１２９は、３．６０４ＧＨｚの入力信号を１８０という除数で分割している。波形ＶＣＯ＿ＢＵＦは、バッファ１４１を通過後の分周器入力信号ＳＩＮの波形である。ＳＯＵＴとラベル付けされた波形は、分周器出力信号の波形である。
【００４５】
流れ図(FLOWCHART)：  
図２２は、図３の新規な分周器の動作の方法を示す流れ図である。分周器は、（周波数Ｆ１の）分周器入力信号ＳＩＮを除数Ｄで分割して、（周波数Ｆ２の）分割器出力信号ＳＯＵＴを生成する、なおここで、除数Ｄは、整数部分(integer portion)Ｉと、小数部分(fractional portion)ＦＲと、を含む。Ｆ２＝Ｆ１／Ｄである。上述の図３、図４、図１７、および図１８の例では、整数部分Ｉは１８０であり、小数部分ＦＲは０．２である。除数Ｄは１８０．２である。
【００４６】
図２２において、判断ブロック２００は、第１の動作モード（例えば、ＧＳＭ動作モード）または第２の動作モード（例えば、ＣＤＭＡ１Ｘ動作モード）を選択するステップを表す。分周器１２９が第１の動作モードで動作することになる場合には、ブロック２０１〜２０２のステップが行われる。分周器１２９が第２の動作モードで動作することになる場合には、ブロック２０３〜２０４のステップが行われる。
【００４７】
第１の動作モードが選択される場合には、図４の構成可能なマルチモジュラスディバイダ（ＣＭＭＤ）構造１３４は、Ｎ段マルチモジュラスディバイダとして構成される。分周器１２９は、Ｎ段マルチモジュラスディバイダを使用して入力信号ＳＩＮを周波数分割する（ステップ２０１）。この場合のＮは７である。ＣＭＭＤを通るパスは、バッファ１４１を通り、ＭＤＳ１４４を通り、その後ＭＤＳ１４５などを通ってＭＤＳ１４６〜１５０を通り、出力同期器１５１を通って、分周器の出力線へと向かう。カウント周期中に、７段ＭＭＤが第１の数で分割する。ＣＭＭＤ内の単一のパス内にはプリスケーラがないので、第１の数は、ＣＭＭＤ構造１３４が分割する際の除数ＤＶである。整数部分Ｉを加算器１３５の第１のポート１３９上へ、シグマ−デルタ出力（ＳＤＭ［３：０］）を加算器１３５の第２のポート１４０へ供給することによって、第１の数は決定される。この場合の整数値ＩはＳＲＩ回路１３２を通じて加算器へ供給される。シグマ−デルタ変調器１３１は、複数のカウント周期にまたがる期間にわたって分周器出力信号ＳＯＵＴの周波数Ｆ２がＦ１／Ｄであるように、シグマ−デルタ出力ＳＤＭ［３：０］を制御する（ステップ２０２）。
【００４８】
Ｎが７である構成例については、上述の図３および図４ならびにＧＳＭモードの動作についての対応説明を参照されたい。
【００４９】
第２の動作モードが選択される場合には、図４のＣＭＭＤ構造１３４が固定プリスケーラに続くＭ段マルチモジュラスディバイダとして構成される。分周器１２９は、プリスケーラとＭ段マルチモジュラスディバイダとを使用して入力信号ＳＩＮを周波数分割する（ステップ２０３）。図４の例において、固定プリスケーラは２分割プリスケーラであって、Ｍは６である。図４のＣＭＭＤを通るパスは、バッファ１４１を通り、２分割プリスケーラ１４２を通り、ＭＤＳ段１４５を通り、そして残りのＭＤＳ段１４６〜１５０を通る。６段マルチモジュラスディバイダは、第２の数で分割する。第２の数は、整数部分Ｉを１ビット右にシフトさせてシフトされた値を生成することによって決定される。図１７の例では、このシフトは、ＳＲＩ回路１３２によって行われる。シフトされた値ＮＴ［７：０］は、加算器１３５の第１の入力ポート１３９へ供給され、シグマ−デルタ変調器（ＳＤＭ［３：０］）の出力は、加算器１３５の第２のポート１４０へ供給される。加算器１３５は、第２の数ｓ［７：０］を生成し、これは、制御回路１３６によって、第２の数で分割するためにＭ段マルチモジュラスディバイダを制御するモジュラス制御信号ＳＴ［６：０］に変換される。シグマ−デルタ変調器１３１は、複数のカウント周期にまたがる期間にわたって分周器出力信号ＳＯＵＴの周波数Ｆ２がＦ１／Ｄであるように、シグマ−デルタ出力ＳＤＭ［３：０］を制御する（ステップ２０４）。
【００５０】
プリスケーラが固定２分割プリスケーラであってＭが６である構成例については、図１７および図１８ならびにＣＤＭＡ１Ｘモードにおける動作についての対応説明を参照されたい。プリスケーラが固定４分割プリスケーラであってＭが５である構成例については、ＷＣＤＭＡモードにおける動作についての上記説明を参照されたい。
【００５１】
図２２の方法のブロックを流れで示したが、ブロック２０１および２０２に示した動作は互いに時間的に重なり、ブロック２０３および２０４に示した動作は互いに時間的に重なることが理解されるだろう。さまざまな動作を明確にしてかつ方法全体の説明を簡略化するために、流れ図においては、本動作は、別々に行われ、別々のブロックで記載されている。
【００５２】
ジッタおよび電力消費(JITTER AND POWER CONSUMPTION)：  
ＧＳＭモードでは、ＣＭＭＤ１３４のプリスケーラおよびＭＤＳ段１３４は、７段マルチモジュラスディバイダを形成するように構成されることに注意されたい。ＣＤＭＡ１Ｘモードでは、ＣＭＭＤ１３４のプリスケーラおよびＭＤＳ段１３４は、２分割プリスケーラに続いて６段マルチモジュラスディバイダを形成するように構成される。２つの構成は、ディバイダの第１段が図６のアーキテクチャの固定プリスケーラかどうか、またはディバイダの第１段が図１２のアークテクチャのＭＤＳ段かどうかに関して異なっている。固定プリスケーラのアーキテクチャは、ＭＤＳ段のアーキテクチャよりも同期された構造である。図１２のＭＤＳ段では、共通の信号によってクロック制御される２つのフリップフロップ１５３および１５４があることに注意されたい。ＭＤＳ段がディバイダにおける第１の段である場合には、両方のフリップフロップは、分割される入力信号の高周波数でクロック制御されることになる。これと比較して、図６の非同期構造がディバイダの第１の段で使用される場合には、第１の非同期プリスケーラ内の第１のフリップフロップのみが分割されている入力信号の高周波数でクロック制御されることになる。さらに、図１２のＭＤＳ段構造内にはフィードバック論理がゲート１５５〜１５８の形で存在する。これらのゲートが切り換わると、電力が消費される。図６の非同期構造においてはそのようなゲートはない。これらの理由で、ディバイダの第１の段に図６の非同期構造を使用すれば、図１２のＭＤＳ段構造を第１の段として使用するのと比較して、より電力消費が低くなる結果となる。
【００５３】
図６の非同期固定プリスケーラ構造はそれより同期する図１２のＭＤＳ段構造よりも低電力構造であるが、非同期構造を分周器内の第１の段として使用すると、より多くのジッタを出力信号ＳＯＵＴに導く。このジッタは、入力信号ＳＩＮの基準エッジに対して、カウント周期毎の出力信号ＳＯＵＴのエッジにおける変動である。固定プリスケーラに続いて６段マルチモジュラスディバイダを使用すると、７段マルチモジュラスディバイダ構造を使用するよりも、より多くのジッタを出力信号ＳＯＵＴに導く。したがって、低電力非同期構造は、より多くのジッタを出力信号に導くという欠点を有する。
【００５４】
新規な一態様によれば、異なる携帯電話規格は、異なるスプリアス雑音および周波数分解能（移送雑音に関する）要件を有する。これらの要件は、本明細書では「雑音要件」と総称される。例えば、ＧＳＭ規格はもっとも厳格な雑音用件を有し、ＣＤＭＡ１Ｘ規格、そしてＷＣＤＭＡ規格がこれに続く。上述のジッタは、局部発振器によって導かれる。したがって、異なる携帯電話規格は、異なる最大限許容可能なジッタ要件を受信および送信信号チェーン内の局部発振器に対して課す。ＷＣＤＭＡ規格は、局部発振器出力において最も多くのジッタを許容する。ＣＤＭＡ１Ｘ規格は、局部発振器出力において次に多い量のジッタを許容する。ＧＳＭ規格は、局部発振器出力において最も少ない量のジッタを許容する。ＣＭＭＤ１３４を４分割の固定プリスケーラに続いて５段マルチモジュラスディバイダに構成すれば（上述のＷＣＤＭＡモードにおけるように）、ＷＣＤＭＡ規格について局部発振器１１２および１１９に対して課された雑音要件を満たすが、ＷＣＤＭＡ１Ｘ規格について局部発振器１１２および１１９に対して課された雑音要件は満たさない。しかしながら、ＣＭＭＤ１３４を２分割の固定プリスケーラに続いて６段マルチモジュラスディバイダに構成すれば（上述のＣＤＭＡ１Ｘモードにおけるように）、ＣＤＭＡ１Ｘ規格について局部発振器１１２および１１９に対して課された雑音要件を満たす。したがって、携帯電話１００がＷＣＤＭＡモードで動作している場合には、デジタル値がそれぞれ１および０でＳＥＬ［１：０］が駆動される。一方、携帯電話１００がＣＤＭＡ１Ｘモードで動作している場合には、デジタル値がそれぞれ０および１でＳＥＬ［１：０］信号が駆動される。同様に、ＣＭＭＤ１３４を２分割プリスケーラに続いて６段マルチモジュラスディバイダに構成すれば、ＧＳＭ規格によって局部発振器１１２および１１９に対して課された雑音要件は満たさないが、ＣＭＭＤ１３４を７段マルチモジュラスディバイダに構成すれば、ＧＭＳの雑音用件を満たす。したがって、携帯電話１００がＧＳＭモードで動作している場合には、デジタル値がそれぞれ０および０でＳＥＬ［１：０］信号が駆動される。使用される規格の雑音要件を満たす最も低電力な構成を使用することによって、携帯電話の電力消費は軽減される。
【００５５】
図２３は、従来のマルチモジュラスディバイダの性能を局部発振器内の図３の新規な構成可能なマルチモジュラスディバイダ（ＣＭＭＤ）の性能と比較する表である。各ＧＳＭ，ＣＤＭＡ１Ｘ，およびＷＣＤＭＡモードでのディバイダの性能（雑音性および電力消費）が表に示されている。
【００５６】
図２４は、電力消費をさらに軽減するための方法および回路を説明する回路図である。図１２に関連して上述されたように、モジュラスディバイダ段（ＭＤＳ）は、２または３で入力信号を分割できる。Ｓ＝１の場合には、ＭＤＳ段は３で分割するように設定され、フリップフロップ１５３および１５４の両方が使用される。しかしながら、Ｓ＝０の場合は、ＭＤＳ段は２で分割するように設定される。第１のフリップフロップ１５３は使用されないが、むしろ、第２のフリップフロップ１５４のＱＢポイントがＯＲゲート１５５を通じてフリップフロップ１５４のＤ入力を戻すように結合されて、第２のフリップフロップ１５４がトグルフリップフロップとして動作するようにしている。ＭＤＳ段が２で分割するように動作している場合には、図１２の第１のフリップフロップ１５３は電力を消費している。これには、供給電力が供給され（接続は図示せず）、そのクロック入力線は入力クロック信号を受信している。新規な一態様において、ＭＤＳ段（図２４参照）が２で分割するように設定されている場合には、第１のフリップフロップ１５３に対する電力が切断される。第１のフリップフロップ１５３が電力供給されない場合にＯＲゲート１５５の最上部の入力線上の電圧が浮動するのを防止するために、ＯＲゲート１５５の最上部の入力線に結合されたノードが接地電位に結合される。一例において、インバータ３００と、Ｎチャンネルプルダウントランジスタ３０１とが提供される。Ｓ＝０（ＭＤＳが２分割に設定される）の場合に、インバータ３００は、トランジスタ３０１をオンにするデジタルハイを出力し、これによってＯＲゲート１５５の最上部の入力線を接地させる。インバータ３００によって出力された信号も、第１のフリップフロップ１５３がＶＤＤ供給導体に結合される際の仲介となるＰチャンネルトランジスタ３０２を制御する。インバータ３００がデジタルハイ信号を出力すると、トランジスタ３０２は通電しなくなり、第１のフリップフロップ１５３に対する電力を遮断して、第１のフリップフロップ１５３が電力を消費するのを防止する。一方、ＭＤＳ段が３分割に設定されると、トランジスタ３０２は通電し、トランジスタ３０１は通電しなくなる。フリップフロップ１５３は電力供給されて動作し、そのＱ出力は、ＯＲゲート１５５の最上部の入力線を駆動する。図２４のＭＤＳ段は新規な分周器１２９内のＭＤＳ段用に使用される場合に、ゼロ（デジタルロー）モジュラス制御信号ＳＴ［６：０］は、ＣＭＭＤ１３４内の対応するＭＤＳ段内の第１のフリップフロップに対して電力供給を遮断することにより、電力消費を軽減する。さらに電力消費を軽減するためには、ＭＤＳ段が３で分割している場合に第１のフリップフロップが状態を変更していない時間中も第１のフリップフロップに対して電力供給を遮断してもよい。図２４のＭＤＳ段は、動作の説明を簡略化するために通常の論理シンボルを伴うゲートレベルで示されているが、ＭＤＳ段の論理は、様々に異なるやり方でトランジスタレベルにおいて実現させることができる。Ｐチャンネルトランジスタを使用してフリップフロップ１５３をＶＤＤ供給導電体に対して接続または接続解除する以外の方法が使用され得る。ＭＤＳ段は電流モード論理（ＣＭＬ）で実施されてもよい。
【００５７】
ある特定の実施形態が説明の目的のために上記に説明されているが、本特許ドキュメントの教示は、一般的な適用可能性を有し、上記に説明された特定の実施形態に限定されるものではない。新規な分周器は、移動通信装置内の集積回路内に実装され、複数の動作モードのうちの選択可能な１つに構成可能な本分周器は、動作モードのうちの１つでは実際には動作しなくてもよい。例えば、ＣＤＭＡ規格に従って通信するだけの携帯電話に第１の集積回路が使用され、ＧＳＭ規格に従って通信するだけの他の携帯電話に第１の集積回路と同一の第２の集積回路が使用され、ＣＤＭＡまたはＧＳＭ通信のいずれかが可能なさらなる第３の携帯電話に第１の集積回路と同一の第３の集積回路が使用され得る。プリスケーラおよびモジュラスディバイダ段の同一のセットが異なる方法で異なる動作モードで構成されている分周器を上述したが、第１のプリスケーラおよびマルチモジュラスディバイダ回路が第１の動作モードで使用され、第２のプリスケーラおよびマルチモジュラスディバイダ回路が第２の動作モードで使用されて、第１および第２の回路内には共通のプリスケーラまたはモジュラスディバイダがないとすることもできる。高周波数で動作する分周器の部分は電流モード論理を使用して実施され、低周波数で動作する分周器の他の部分はＣＭＯＳ論理を使用して実施され得る。したがって、説明された特定の実施形態の様々な特徴の様々な修正、適応、および組み合わせが、記載の請求項の範囲から逸脱することなく実施され得る。
【図面の簡単な説明】
【００５８】
【図１】１つの新規な態様に従う移動通信装置（このにおいては、携帯電話）の略図。
【図２】図１の移動通信装置内のＲＦトランシーバ集積回路の図。
【図３】図２のＲＦトランシーバ集積回路内の局部発振器の図。局部発振器は、ＧＳＭモードで動作している分周器を含む。
【図４】図３の分周器内の構成可能なマルチモジュラスディバイダ（ＣＭＭＤ）の図。
【図５】図４のＣＭＭＤ内の入力バッファの図。
【図６】図４のＣＭＭＤ内の２分割プリスケーラの図。
【図７】図４のＣＭＭＤ内の４分割プリスケーラの図。
【図８】図４のＣＭＭＤ内の同期出力段の図。同期出力段は、出力信号ＳＯＵＴのジッタを軽減する。
【図９】図３の分周器内の制御論理回路の動作を示す表。
【図１０】図３の分周器内の整数右シフト（ＳＲＩ）回路の動作を示す表。
【図１１】図３の分周器内の小数右シフト（ＳＲＦ）回路の動作を示す表。
【図１２】図４のＣＭＭＤのＭＤＳ段のうちの１つの詳細図。
【図１３】７段マルチモジュラスディバイダが所望の除数で分割するためにＳ［６：０］の値が何であるべきかを示す式、を示す図。
【図１４】特定の小数部分を有する除数Ｄによって分周器に分割させるＤＳＭ［３：０］の値のストリームを、図３の分周器のシグマ−デルタ変調器が出力するために、Ｆ［２１：０］（小数右シフト（ＳＲＦ）回路へ供給される）の値がどのように決定されるのかを示す図。
【図１５】特定の小数部分を有する除数Ｄによって分周器に分割させるＤＳＭ［３：０］の値のストリームを、図３の分周器のシグマ−デルタ変調器が出力するために、Ｆ［２１：０］（小数右シフト（ＳＲＦ）回路へ供給される）の値がどのように決定されるのかを示す図。
【図１６】図１の移動通信装置がＧＳＭモードで動作している場合の、図３の分周器のＣＭＭＤ内の信号を示す波形図。
【図１７】移動通信装置がＣＤＭＡ１Ｘモードで動作している場合の、図１の移動通信装置内の局部発振器の動作を示す図。
【図１８】移動通信装置がＣＤＭＡ１Ｘモードで動作している場合の、図１の移動通信装置内の局部発振器の動作を示す図。
【図１９】６段マルチモジュラスディバイダがＣＤＭＡ１Ｘモードにおいて所望の除数によって分割するために、［５：０］値が何であるべきかを示す図。
【図２０】図１の移動通信装置がＣＤＭＡ１Ｘモードで動作している場合の、図１７の分周器のＣＭＭＤ内の信号を示す波形図。
【図２１】図１の移動通信装置がＷＣＤＭＡモードで動作している場合の、図１の移動通信装置の局部発振器１１２内の分周器のＣＭＭＤ内の信号を示す波形図。
【図２２】一つの新規な態様に従う方法の流れ図。
【図２３】様々な動作モードにおいて、従来のマルチモジュラスディバイダの性能（電力消費および発生された雑音）を、図３の新規な構成可能なマルチモジュラスディバイダ（ＣＭＭＤ）の性能と比較する表。
【図２４】新規な構成可能なマルチモジュラスディバイダ（ＣＭＭＤ）内のＭＤＳ段の電力消費を軽減するための方法および回路を説明する回路図。
【図１】
2009523393.tif 000003
【図２】
2009523393.tif 000004
【図３】
2009523393.tif 000005
【図４】
2009523393.tif 000006
【図５】
2009523393.tif 000007
【図６】
2009523393.tif 000008
【図７】
2009523393.tif 000009
【図８】
2009523393.tif 000010
【図９】
2009523393.tif 000011
【図１０】
2009523393.tif 000012
【図１１】
2009523393.tif 000013
【図１２】
2009523393.tif 000014
【図１３】
2009523393.tif 000015
【図１４】
2009523393.tif 000016
【図１５】
2009523393.tif 000017
【図１６】
2009523393.tif 000018
【図１７】
2009523393.tif 000019
【図１８】
2009523393.tif 000020
【図１９】
2009523393.tif 000021
【図２０】
2009523393.tif 000022
【図２１】
2009523393.tif 000023
【図２２】
2009523393.tif 000024
【図２３】
2009523393.tif 000025
【図２４】
2009523393.tif 000026
【国際調査報告】
2009523393.tif 000027
2009523393.tif 000028
2009523393.tif 000029