(57)【要約】メモリデバイスにおけるメモリによる電力消費を管理するための方法であって、前記デバイスが消耗電源によって電力を供給されているか否かを決定するステップと、前記デバイスが消耗電源によって電力供給されていると決定された場合に、前記メモリの動作を変更して、前記メモリが消費する電力を調整するステップを含む。
2009540432.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスにおけるメモリによる電力消費を管理するための方法であって、
前記デバイスが消耗電源により電力供給されているかを決定するステップと、
前記デバイスが前記消耗電源により電力供給されていると決定された場合に、前記メモリによって、電力消費を調整するように該メモリの動作を変更するステップと、
を含む方法。
【請求項２】
更に、
前記デバイスが非消耗電源により電力供給されているかを決定するステップと、
前記デバイスが前記非消耗電源により電力供給されている場合に、前記メモリの動作を変更しないステップと、
を含む請求項１記載の方法。
【請求項３】
前記メモリ動作を変更するステップは、前記メモリの書き込み動作速度を減速することを含むことを特徴とする請求項２記載の方法。
【請求項４】
前記メモリ動作を変更するステップは、前記メモリへの最大電流供給を減少させることを含むことを特徴とする請求項２記載の方法。
【請求項５】
前記メモリ動作を変更するステップは、前記メモリデバイスのための予め決められた条件を予め設定することを含むことを特徴とする請求項２記載の方法。
【請求項６】
前記メモリはフラッシュメモリを含むことを特徴とする請求項２記載の方法。
【請求項７】
前記フラッシュメモリはNAND型フラッシュメモリを含むことを特徴とする請求項６記載の方法。
【請求項８】
メモリ、ならびに該メモリの読み出し、書き込み及びデータ消去の動作のための関連回路と、
前記メモリ及び前記関連回路が消耗電源により電力供給されているか否かを決定する検出回路と、
前記検出回路に接続し、前記メモリ及び前記関連回路が消耗電源により電力供給されていると決定された場合に前記メモリ及び前記関連回路の動作を変更して電力消費を調整するための制御回路と、
を含むメモリデバイス。
【請求項９】
前記デバイスが非消耗電源により電力が供給されている場合に、前記制御回路は前記メモリ及び前記関連回路の動作を変更しないことを特徴とする請求項８記載のデバイス。
【請求項１０】
前記制御回路は、前記メモリの書き込み動作の速度を減速することによって前記メモリの動作を変更することを特徴とする請求項９記載のデバイス。
【請求項１１】
前記制御回路は、前記メモリ及び前記関連回路に供給される電流を減少させることによって前記メモリの動作を変更することを特徴とする請求項９記載のデバイス。
【請求項１２】
前記制御回路は、トレードオフパラメータのための予め決められた動作ポイントを設定することによって前記メモリの動作を変更することを特徴とする請求項９記載のデバイス。
【請求項１３】
更に、
前記デバイスを前記消耗電源に接続するための第一の電源インタフェースと、
前記デバイスを前記非消耗電源に接続するための第二の電源インタフェースと、
を含む請求項９記載のデバイス。
【請求項１４】
更に、
前記デバイスを前記消耗電源および前記非消耗電源に接続するための電源インタフェースを含む請求項９記載のデバイス。
【請求項１５】
更に、複数のメモリを含む請求項８記載のデバイス。
【請求項１６】
前記制御回路は、前記消耗電源からの電力を前記複数のメモリの間で分けることによって前記メモリの動作を変更することを特徴とする請求項１５記載のデバイス。
【請求項１７】
前記複数のメモリは、デュアルスタック  または  クワッドスタックの一つを含むことを特徴とする請求項１５記載のデバイス。
【請求項１８】
前記メモリはフラッシュメモリを含むこと特徴とする請求項９記載のデバイス。
【請求項１９】
前記フラッシュメモリはNAND型フラッシュメモリを含むことを特徴とする請求項１８記載のデバイス。
【請求項２０】
メモリデバイスであって、
メモリと、
前記デバイスが消耗電源によって電力供給されているか否かを決定する検出回路と、
予め決められた動作ポイントに対応する値を格納するコンフィグレーション／コマンドレジスタと、
前記検出回路および前記コンフィグレーション／コマンドレジスタに接続し、前記デバイスが前記消耗電源によって電力供給されていると決定された場合に、前記コンフィグレーション／コマンドレジスタからの値を用いて、前記メモリの予め決められた動作ポイントを変更する制御回路と、
を含むメモリデバイス。
【請求項２１】
メモリデバイスであって、
メモリと、
消耗電源から電力供給されているか否かを決定する手段と、
前記デバイスが前記消耗電源により電力供給されていると決定された場合に、前記メモリの動作を変更する手段と、
を含むメモリデバイス。
【請求項２２】
更に、前記デバイスが非消耗電源により電力供給されていると決定された場合に、前記メモリが無制限に電力消費をすることを許容する手段を備える請求項２１記載のデバイス。
【請求項２３】
前記メモリの動作を変更する手段は、更に、前記メモリの書き込み動作の速度を減速させる手段を含むことを特徴とする請求項２２記載のデバイス。
【請求項２４】
前記メモリの動作を変更する手段は、更に、前記メモリへと供給される最大電流を減少させる手段を含むことを特徴とする請求項２２記載のデバイス。
【請求項２５】
更に、
前記デバイスを前記消耗電源に接続するための第一の電力手段と、
前記デバイスを前記非消耗電源に接続するための第二の電力手段と、
を含む請求項２２記載のデバイス。
【請求項２６】
更に、
前記デバイスを、前記消耗電源および前記非消耗電源に接続するための手段を含む請求項２２記載のデバイス。
【請求項２７】
前記メモリはフラッシュメモリを含むことを特徴とする請求項２２記載のデバイス。
【請求項２８】
前記フラッシュメモリはNAND型フラッシュメモリを含むことを特徴とする請求項２７記載のデバイス。
【請求項２９】
メモリデバイスにおけるメモリによる電力消費を管理する方法であって、
前記デバイスが消耗電源によって電力供給されていることを示す信号を受信するステップと、
前記メモリによる電力消費を調整するようにメモリ動作を変更するステップと、
を含む方法。
【請求項３０】
前記変更ステップは、前記メモリの書き込み動作速度を減速させるステップを含むことを特徴とする請求項２９記載の方法。
【請求項３１】
前記変更ステップは、前記メモリへと供給される最大電流を減少させるステップを含むことを特徴とする請求項２９記載の方法。
【請求項３２】
前記変更ステップは、前記メモリデバイスのために予め決められた状態を予め設定するステップを含むことを特徴とする請求項２９記載の方法。
【請求項３３】
前記変更ステップは、前記メモリデバイスの動作を停止させるステップを含むことを特徴とする請求項２９記載の方法。
【請求項３４】
前記メモリはフラッシュメモリを含むことを特徴とする請求項２９記載の方法。
【請求項３５】
前記フラッシュメモリはNAND型フラッシュメモリを含むことを特徴とする請求項３４記載の方法。
【請求項３６】
メモリデバイスにおけるメモリによる電力消費を管理する方法であって、
前記デバイスが電流依存電源によって電力供給されているか否かを決定するステップと、
前記デバイスが前記電流依存電源によって電力供給されていることが決定された場合、前記メモリによる電力消費を調整するように前記メモリ動作を変更するステップと、
を含む方法。
【請求項３７】
更に、
前記デバイスが電流非依存電源によって電力供給されているか否かを決定するステップと、
前記デバイスが前記電流非依存電源によって電力供給されていることが決定された場合、前記メモリの動作を変更しないステップと、
を含む請求項３６記載の方法。
【請求項３８】
前記変更ステップが、前記メモリの書き込み動作の速度を減速させるステップ、または、前記メモリに供給される最大電流を減少させるステップ、または、前記メモリデバイスのための予め決定された状態を予め設定するステップのうちの１つを含むことを特徴とする請求項３７記載の方法。
【請求項３９】
メモリデバイスであって、
メモリ、ならびに該メモリの読み出し、書き込み及びデータ消去の動作のための関連回路と、
前記メモリ及び前記関連回路が電流依存電源により電力供給されているか否かを決定する検出回路と、
前記検出回路に接続し、前記メモリ及び前記関連回路が電流依存電源により電力供給されていると決定された場合に、前記メモリと前記関連回路の動作を変更して電力消費を調整する制御回路と、
を含むメモリデバイス。
【請求項４０】
前記デバイスが電流非依存電源によって電力供給されている場合、前記制御回路は前記メモリと前記関連回路の動作を変更しないことを特徴とする請求項３９記載のメモリデバイス。
【請求項４１】
前記制御回路は、前記メモリの書き込み動作の速度を減速させる、または、前記メモリおよび前記関連回路への電流供給を減少させる、または、トレードオフパラメータのための予め決められた動作ポイントを設定する、のうちの１つによって前記メモリの動作を変更することを特徴とする請求項４０記載のデバイス。
【請求項４２】
更に、
前記デバイスを前記電流依存電源に接続するための第一の電源インタフェースと、
前記デバイスを前記電流非依存電源に接続するための第二の電源インタフェースと、
を含む請求項４０記載のデバイス。
【請求項４３】
更に、
前記デバイスを、前記電流依存電源及び前記電流非依存電源に接続するための電源インタフェースを含む請求項４０記載のデバイス。
【請求項４４】
更に、複数のメモリを含む請求項３９記載のデバイス。
【請求項４５】
前記制御回路は、前記電流依存電源からの電流を複数のメモリの間で分けることによって前記メモリの動作を変更することを特徴とする請求項４４記載のデバイス。
【請求項４６】
前記複数のメモリは、デュアルスタック  または  クワッドスタックのの一つを含むことを特徴とする請求項４４記載のデバイス。
【請求項４７】
メモリデバイスであって、
メモリと、
前記デバイスが電流依存電源によって電力を供給されているか否かを決定する検出回路と、
予め決められた動作ポイントに対応する値を格納するためのコンフィグレーション／コマンドレジスタと、
前記検出回路及び前記コンフィグレーション／コマンドレジスタに接続し、前記デバイスが電流依存電源によって電力を供給されていると決定された場合に、前記コンフィグレーション／コマンドレジスタからの値を用いて、予め決められた動作ポイントを変更する制御回路と、
を含むメモリデバイス。
【請求項４８】
メモリデバイスであって、
メモリと、
前記デバイスが電流依存電源によって電力を供給されているか否かを決定する手段と、
前記デバイスが電流依存電源によって電力を供給されていると決定された場合に、前記メモリの動作を変更する手段と、
を含むメモリデバイス。
【請求項４９】
更に、前記デバイスが電流非依存電源によって電力を供給されている場合に、前記メモリの電力消費を無制限に許容する手段を備える請求項４８記載のデバイス。
【請求項５０】
更に、前記デバイスを前記電流依存電源及び前記電流非依存電源に接続する手段を備える請求項４９記載のデバイス。
【請求項５１】
メモリデバイスにおけるメモリによる電力消費を管理する方法であって、
前記デバイスが電流依存電源によって電力を供給されていることを示す信号を受信するステップと、
前記メモリによる電力消費を調整するように前記メモリ動作を変更するステップと、
を含む方法。
【請求項５２】
前記変更ステップは、前記メモリの書き込み動作速度を減速させるステップ、または、前記メモリに供給される最大電流を減少させるステップ、または、前記メモリのための予め決められた状態を予め設定するステップ、または、前記メモリデバイスの動作を停止するステップのうちの１つを含むことを特徴とする請求項５１記載の方法。
【請求項５３】
集積回路デバイスの動作を管理する方法であって、
前記集積回路デバイスの環境条件を検出するステップと、
前記検出した環境条件に応じて、前記集積回路デバイスの動作を変更するステップと、
を含む方法。
【請求項５４】
前記集積回路デバイスは、メモリデバイスを含むことを特徴とする請求項５３記載の方法。
【請求項５５】
前記メモリデバイスは、フラッシュメモリを含むことを特徴とする請求項５４記載の方法。
【請求項５６】
前記環境条件は、温度、湿度、雑音、圧力、電磁干渉(EMI)、電力からなるまとまりから選択された条件を含むことを特徴とする請求項５３記載の方法。
【請求項５７】
集積回路デバイスであって、
前記集積回路デバイスの環境の影響を検出する検出器と、
前記集積回路デバイスの予め決められた動作状態に応じた値を格納するためのコンフィグレーション／コマンドレジスタと、
前記コンフィグレーション／コマンドレジスタに接続し、前記コンフィグレーション／コマンドレジスタからの値を用いて、検出された環境の影響に応じて前記集積回路デバイスの予め決められた動作状態を選択する制御回路と、
を含む集積回路デバイス。
【請求項５８】
前記集積回路デバイスはメモリデバイスを含むことを特徴とする請求項５７記載の方法。
【請求項５９】
前記メモリデバイスはフラッシュメモリを含むことを特徴とする請求項５８記載の方法。
【請求項６０】
前記環境条件は、温度、湿度、雑音、圧力、電磁干渉(EMI)、電力からなるまとまりから選択された条件を含むことを特徴とする請求項５７記載の方法。
【請求項６１】
集積回路デバイスの動作を管理するための方法であって、
前記集積回路デバイスの動作を変更するための動作パラメータを設定するステップと、
前記集積回路デバイスの環境条件を検出するステップと、
前記動作パラメータに応じて前記集積回路デバイスの前記動作を変更するステップと、
を含む方法。
【請求項６２】
前記集積回路デバイスは、メモリデバイスを含むことを特徴とする請求項６１記載の方法。
【請求項６３】
前記メモリデバイスはフラッシュメモリを含むことを特徴とする請求項６２記載の方法。
【請求項６４】
前記環境条件は、温度、湿度、雑音、圧力、電磁干渉(EMI)、電力からなるまとまりから選択された条件を含むことを特徴とする請求項６１記載の方法。
【請求項６５】
集積回路デバイスであって、
前記集積回路デバイスの予め決められた動作状態に応じた値を格納するためのコンフィグレーション／コマンドレジスタと、
前記コンフィグレーション／コマンドレジスタに接続し、前記コンフィグレーション／コマンドレジスタからの値を用いて、前記集積回路デバイスの予め決められた動作状態を選択する制御回路と、
を含む集積回路デバイス。
【請求項６６】
前記集積回路デバイスはメモリデバイスを含むことを特徴とする請求項６５記載の方法。
【請求項６７】
前記メモリデバイスはフラッシュメモリを含むことを特徴とする請求項６６記載の方法。
【請求項６８】
前記予め決められた動作状態は、予期された環境条件に応じて設定されることを特徴とする請求項６５記載の方法。
【請求項６９】
前記環境条件は、温度、湿度、雑音、圧力、電磁干渉(EMI)、電力からなるまとまりから選択された条件を含むことを特徴とする請求項６８記載の方法。
【請求項７０】
前記集積回路デバイスは、複数のメモリを含むことを特徴とする請求項６８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してメモリデバイスに関する。更に詳しくは、電力消費のトレードオフを含む、フラッシュメモリデバイスの動作管理に関する。
【背景技術】
【０００２】
フラッシュメモリデバイスは、広範囲にわたる電子アプリケーションのための不揮発性メモリの人気の発信源として発達してきた。フラッシュメモリデバイスは、一般的には高メモリ密度、高い信頼性、および低い電力消費を可能とする、１つのトランジスタメモリセルを用いる。フラッシュメモリの一般的用法は、携帯型コンピュータ、携帯情報端末（PDA）、デジタルカメラ、携帯用音楽プレーヤー、携帯電話である。プログラムコード、システムデータ（例えば基本入出力システム（BIOS））、その他のファームウェアが通常フラッシュメモリデバイスに格納される。多くの電子デバイスは一つのフラッシュメモリデバイスを用いる形で設計される。
【０００３】
フラッシュメモリアレイアーキテクチャの一般的な二つのタイプは、「NAND」型及び「NOR」型アーキテクチャである。各々のアーキテクチャの基本的なメモリセル構造が、基本的なNANDまたはNORゲート回路にそれぞれ類似しているためこう呼ばれている。NOR型アレイアーキテクチャでは、メモリアレイのフローティングゲートメモリセルは、マトリックスに配列される。アレイマトリックスの各フローティングゲートメモリのゲートは、行（ロウ）によってワード選択線（ワードライン）に接続し、ドレインは列（コラム）ビットラインに接続する。各フローティングゲートメモリセルのソースは、一般的に共通ソースラインに接続している。NOR型アーキテクチャフローティングゲートメモリアレイは、ゲートに接続するワードラインを選択することによって、フローティングゲートメモリセルの行（ロウ）をアクティブ化するロウデコーダによってアクセスされる。すると、プログラムされた状態である場合、選択されたメモリセルの行（ロウ）は異なる電流を流すことによってコラムビットライン上に格納されたデータを出力し、また、プログラムされていない状態である場合、接続したソースラインから接続した列（コラム）ビットラインに出力する。
【０００４】
アレイの各フローティングゲートメモリセルのゲートが行（ロウ）ごとにワードラインに接続するように、NAND型アレイアーキテクチャにおいても、フローティングゲートメモリセルアレイは、マトリックスに配列される。しかし、各メモリセルは直接ソースライン及び列（コラム）ビットラインには接続しない。その代わり、アレイのメモリセルはストリング（一般的に、8,16,32またはそれ以上）として配列される。そして、ストリングにおけるメモリセルは、共通ソースラインと列（コラム）ビットラインの間で、ソースからドレインへ直列に接続される。するとNAND型アーキテクチャフローティングゲートメモリアレイは、ゲートに接続するワードセレクトラインを選択することによってフローティングゲートメモリセルの行（ロウ）をアクティブ化するロウデコーダによってアクセスされる。更に、各ストリングの、選択されていないメモリセルのゲートに接続するワードラインも駆動される。しかし、各ストリングの選択されていないメモリセルは、通常、パストランジスタを動作させる電圧よりも、より高いゲート電圧で駆動される。そして、格納されたデータ値に依らずに電流を流すことができる。すると電流は、直列接続ストリングの各フローティングメモリセルを介してソースラインから列（コラム）ビットラインへと、読み出しのために選ばれた各ストリングのメモリセルにだけ限定されて、流れる。その結果、選択されたメモリセルの行（ロウ）の電流エンコードされた格納データ値は、列（コラム）ビットラインに出力される。
【０００５】
上述したタイプのNAND型フラッシュメモリアレイアーキテクチャは、例えば米国 Patent no. 6,975,538 および Patent no. 6,977,842（これらのPatent no. はMicron Technology Inc.に譲渡されたものである）で述べられているように、一般によく知られている。そしてこれらの出願はこの参照により本開示に含まれる。
【０００６】
比較的低いコストで高いメモリ密度の実現が可能なため、NAND型フラッシュメモリデバイスが、家電製品でますます使用されている。更なる処理能力の向上のために、システム設計者は、望ましい密度を得るために、ますます多くのダイを同じパッケージに入れてくる。デュアルダイパッケージ(dual die package)は、クワッドダイパッケージ(quad die package)と同様に密度を増加させるが、電流消費とノイズの問題を生じさせる。環境因子がメモリデバイス（特に高密度パッケージングであるメモリデバイス）の動作にますます影響を与える可能性がある。
【０００７】
上述したような家電デバイスは、システム設計者が懸念する可能性のある、環境因子に応じた動作モードを備える。例えば携帯デバイスは二つの動作モードを備える。第一のモードは、デバイスがコンセントにつながれ、電力の消耗を懸念しなくてもよい、ハイパフォーマンス動作であり、第二のモードは、バッテリーが用いられ、ピーク電流と電力の消耗が問題となる場合の動作である。
【０００８】
NAND型メモリは、大量の電流を消費する動作サイクルがある。そのような電流ピークは減少させることが可能ではあるが、メモリの性能は悪影響を受けてしまう。数サイクルの充電経路で電流を制限する回路を配置することによって、最大電流は制御可能である。しかし、電流を必要とするノードに電流が至るまでにはより長い時間がかかる。また、上述したように、システム設計者に販売されるデバイスは、マルチスタックNAND型フラッシュメモリを含む可能性がある。そのような場合、ピーク電流が増大して、システムの重大なる問題を生じさせてしまう。クワッドスタックにおいてダイが用いられるシステムでは、ピーク電流の総量は4倍になる。システム設計者は、デバイス性能に悪影響を与える可能性のあるピーク電流をより小さくすることを望む可能性がある。
【発明の概要】
【０００９】
したがって、例えばメモリデバイスの一例であるフラッシュメモリデバイスを備えたメモリデバイスのような集積回路において、例えば電力消費などのような環境の影響に応じて、集積回路デバイスの動作を管理するための改良された方法と装置が求められている。
【図面の簡単な説明】
【００１０】
前述した発明、および発明の他の長所と特徴は、添付の図面に関して以下に記載される発明の詳細な説明から、より容易に理解することができる。
【図１】本発明に基づいた方法のフローチャートである。
【図２】第一の実施例である、本発明に基づいて構成されたメモリを含む携帯デバイスのブロック図である。
【図３】第二の実施例である、本発明に基づいて構成された複数のメモリを含む携帯デバイスのブロック図である。
【図４Ａ】本発明に基づいて構成されたメモリのブロック図である。
【図４Ｂ】本発明に基づいて構成されたメモリのブロック図である。
【図４Ｃ】本発明に基づいて構成されたメモリのブロック図である。
【図５】第三実施例である、本発明に基づいて構成された複数のメモリを含む携帯デバイスのブロック図である。
【図６】第四実施例である、本発明に基づいて構成された複数のメモリを含む携帯デバイスのブロック図である。
【発明を実施するための形態】
【００１１】
以下の詳細な説明では、添付の図面を参照する。図面は、発明が実施可能である一実施例を示すものである。これらの実施例は当業者が本発明を実施するのに十分な程度に詳細に開示される。そして、他の実施の形態においても本発明が利用可能であることが理解され、かつ、本発明の趣旨から逸脱しない範囲で、構造的、論理的および電子的な変形が可能であることが理解されるであろう。開示される処理ステップの進行は本発明の実施例の一例である。しかしながら、必然的に特定の順序で起こっているステップを除いては、当業者に知られているように、ステップの順番はここで述べられているものに限定されることなく変更が可能である。また、本発明はフラッシュメモリデバイスについて開示するが、本発明は、例えば電源管理などの動作管理が求められる集積回路においても使用される可能性がある。次の説明では、例えばメモリデバイスのような集積回路デバイスがどのように電力供給されるか、という環境の影響がデバイスの動作に影響を与えるために用いられる。しかしながら、本発明は、環境の影響としての電力供給の方法に限定されることなく、例えば、温度、湿度、電源他のノイズ条件、圧力、電磁干渉（EMI）そして、集積回路の動作に影響を与える可能性のある環境因子、などの他の環境の影響が集積回路の動作を変化させるための検知パラメータとして用いられる可能性がある。
【００１２】
本発明の一実施例によれば、メモリデバイスの中のメモリによる電力消費を管理するための方法は、デバイスが消耗電源によって電力供給されているか否か決定するステップ、および、該デバイスが消耗電源によって電力供給されていると決定された場合に、電力消費を調整するようにメモリ動作を変更するステップを含む。更に、本発明の一例によれば、メモリデバイスの中のメモリによる電力消費を管理するため方法は、デバイスが電流依存電源によって電力供給されているか否かを決定するステップ、および、該デバイスが電流依存電源によって電力供給されていると決定された場合に、電力消費を低く抑えるメモリ動作に変更するステップを含む。例えばシステム設計者などのユーザは、デバイスの電力供給方法に応じて選択される動作制御パラメータを、デバイス内に格納することによって変更されるべき動作を予め決定できる。
【００１３】
以下、類似する番号が類似する構成要素を示す図面を参照する。図１は本実施例に基づいた一例を示しており、例えばNAND型フラッシュメモリデバイスなどのフラッシュメモリデバイスの電力消費を管理する方法を示したフローチャートである。ステップ110では、デバイス電源が、例えばバッテリーのような消耗電源130であるか、または壁面コンセント電源またはコンピュータ接続のような非消耗電源140であるかが、フラッシュメモリデバイスのための決定回路（図２及び図３）によって決定される。例えば、バッテリーまたは他のタイプの消耗電源を充電または再充電する間のように、非消耗電源140が消耗電源130を介してNAND型フラッシュメモリデバイスに電力を供給することはありうる。この場合は、非消耗電源140として検出される。
【００１４】
電源が消耗電源130である場合、ステップ120aにおいて電力消費を低く抑えるように要求する。これにより、電力消費に影響するメモリ動作は、低電力消費になるように変化する。これは、例えばNAND型フラッシュメモリ210（図2）の書き込み動作速度を低下させる、または、NAND型フラッシュメモリ210への最大電流供給を減少させることによって、もたらされる。しかし、メモリの動作を低電力消費に変更するための方法はこれら二つの方法に限定されない。電源が非消耗電源140である場合、無制限な電力消費が可能である（ステップ120b）。必要に応じて、前述のステップはソフトウェアで実行される。
【００１５】
図2は、本発明に基づいて構成されるNAND型フラッシュメモリ210を含む、第一の実施例である携帯用のメモリデバイス200を示している。携帯用のメモリデバイス200は、第一の電源インタフェース230、第二の電源インタフェース240、NAND型フラッシュメモリ210、及び決定回路220を含む。NAND型フラッシュメモリ210は、決定回路220によってアクセス
される制御回路210、およびコマンド／コンフィグレーションレジスタ212を備える。
【００１６】
第一の電源インタフェース230は、携帯用のメモリデバイス200を消耗電源130に接続するのに用いられる。そして、第二の電源インタフェース240は、携帯用のメモリデバイス200を非消耗電源140に接続するのに用いられる。決定回路220は、携帯用のメモリデバイス200が実際にどちらの電源インタフェース230,240から電力を得ているかを決定する。決定回路220が、第二の電源インタフェース240から電力を得ていることを検知した場合、決定回路220は更なる動作は行わない。そして、NAND型フラッシュメモリ210は、第二の電源インタフェース240を介して、非消耗電源140から、どんな動作に対しても必要な電力を使用することができる。
【００１７】
しかしながら、決定回路220が第一の電源インタフェース230を介して電力を得ていることを検知した場合、決定回路220は、NAND型フラッシュメモリ210内の制御回路211に予め決められたトレードオフ条件に基づいた電力消費を行うように指示する。該予め決められたトレードオフ条件は、動作パラメータとして、ユーザによって、コマンド／コンフィグレーションレジスタ212に格納される１つ以上の値である。制御回路211は、予め決められたトレードオフ条件に対応する、コマンド／コンフィグレーションレジスタ212からの１つ以上の値にアクセスし、NAND型フラッシュメモリ210内の他の不図示の回路に、それに応じて動作するように指示する。上述したように、例えばNAND型フラッシュメモリ210の書き込み動作の速度を、書き込みコマンドクロック周波数を制御することによって減速させること、または、電流制限回路を介してNAND型フラッシュメモリ210に供給される最大電流を減少させること、によって電力利用が影響を受ける。
【００１８】
別の実施形態として、非消耗電源140は、第一の電源インタフェース230を介して接続してもよい。バッテリーの充電中または再充電中や他のタイプの消耗電源によって電力供給される場合に起こりうることだが、例えば、非消耗電源140は、消耗電源130を介して電力供給を行う可能性がある。その場合、決定回路220は第一のインタフェース230を介して非消耗電源140を検知する。
【００１９】
図3は、本発明に基づいて構成される複数のNAND型フラッシュメモリ310を含む、第二の実施例である携帯用のメモリデバイス300を示している。携帯用のメモリデバイス300は、第一の電源インタフェース330, 第二の電源インタフェース340, 決定回路320, 及び第一、第二、第三のNAND型フラッシュメモリ310として図示される複数のNAND型フラッシュメモリを含む。各NAND型フラッシュメモリ310は、決定回路320からアクセスされる制御回路311,  及びコマンド／コンフィグレーションレジスタ312を含む。
【００２０】
第一の電源インタフェース330は、携帯用のメモリデバイス300を消耗電源130に接続するのに用いられ、第二の電源インタフェース340は、携帯用のメモリデバイス300を非消耗電源140に接続するのに用いられる。決定回路320は、携帯用のメモリデバイス300がどちらの電源インタフェース330, 340から電力を得ているかを決定する。決定回路320が第二の電源インタフェース340から電力を得ていることを検知した場合、決定回路320は更なる動作を行わない。そして、NAND型フラッシュメモリ310は、第二の電源インタフェース340を介して、非消耗電源140から、動作に対して必要な電力を任意に引き出せる。
【００２１】
しかしながら、決定回路320が第一の電源インタフェース330を介して消耗電源130から電力を得ていることを検知した場合、決定回路320は、各NAND型フラッシュメモリ310内の各制御回路311に予め決められたトレードオフ条件に基づいた電力消費を行うように指示する。該予め決められたトレードオフ条件は、各コマンド／コンフィグレーションレジスタ312に１つ以上の値として、ユーザによって格納される。制御回路311は、予め決められたトレードオフ条件に対応する、コマンド／コンフィグレーションレジスタ312からの１
つ以上の値にアクセスし、NAND型フラッシュメモリ310内の他の不図示の回路に、それに応じて動作するように指示する。
【００２２】
上述したように、例えば複数のNAND型フラッシュメモリ310の書き込み動作の速度を、書き込みコマンドクロック周波数を制御することによって減速させること、または、電流制限回路を介して複数のNAND型フラッシュメモリ310に供給される最大電流を減少させること、によって電力消費の調整がもたらされる。もう一つのトレードオフは、予め決められた設定に基づいて、複数のNAND型フラッシュメモリ310間で電力を分割することである。例えば、1つ以上のNAND型フラッシュメモリ310へのアクセスを、それぞれの制御回路311によって制御して、アクセスできないようにしたり、または、アクセスに制限をかけたりできる。
【００２３】
別の実施形態として、非消耗電源140は、第一の電源インタフェース330を介して接続してもよい。充電中または再充電中であるバッテリーや他のタイプの消耗電源によって電力供給される場合に起こりうることだが、例えば、非消耗電源140は、消耗電源130を介して電力供給を行う可能性がある。その場合、コンフィグレーション／コマンドレジスタ320は、第一のインタフェース330を介して非消耗電源140を検知できる。
【００２４】
図4A及び4Bは、本発明に基づいて構成されるメモリ210のブロック図である。図4Aは、電流制限のために作られたメモリを示している。該メモリにおいて、制御回路211は、決定回路220から出力される決定結果を受信し、コマンド／コンフィグレーションレジスタ212に格納された値にアクセスする。該値は、ライン430を介して予めプログラムされている。すると制御回路211は、電力を電源インタフェース230か電源インタフェース240から得る、電流制限回路410に他の残りのメモリ210（不図示）への電力を制限するかどうかを指示する。図4Bは、タイミング変更(timing alternation)のために構成されたメモリを示している。該メモリにおいて、制御回路211は、決定回路220から出力される決定結果を受信し、コマンド／コンフィグレーションレジスタ212に格納された値にアクセスする（ライン430を介して該値は予めプログラムされている）。すると制御回路211はクロック420に残りのメモリ210（不図示）のタイミングを変更するかどうかを指示する。
【００２５】
図4Cは、電流制限およびタイミング変更の両方のために構成されたメモリを示している。決定回路220が、消耗電源130が携帯用メモリデバイス200に電力供給していると決定した場合、メモリ内において、コマンド／コンフィグレーションレジスタ212内にライン430を介して予めプログラムされた値によって、制御回路211が電流制限またはタイミング変更を行うかを決定することが可能である。別の実施形態として、類似した構成をメモリ310に用いてもよい。
【００２６】
図5は、図3に示した本発明に基づいて構成された複数のNAND型フラッシュメモリ310を含む、第三の実施例である携帯用のメモリデバイス500を示している。携帯用のメモリデバイス500は、図3及び上述したように番号付された回路を含む。携帯用のメモリデバイス500は、第一の電源インタフェース535を介して電流依存電源530に接続する、または、第二の電源インタフェース545を介して電流非依存電源540に接続する。
【００２７】
決定回路520は、どちらの電源インタフェース535, 540が携帯用のメモリデバイス500のための電力を得ているかを決定する。決定回路520が、第二の電源インタフェース545から電力を得ていることを検知した場合、決定回路520は更なる動作を行わない。そして、NAND型フラッシュメモリ310は、第二の電源インタフェース545を介して、電流依非存電源540から、動作のために必要な電力を使用することができる。
【００２８】
しかしながら、決定回路520が第一の電源インタフェース535を介して、電流依存電源53
0から電力を得ていると決定した場合、決定回路520は、各NAND型フラッシュメモリ310内の各制御回路310に、予め決められたトレードオフ条件に基づいて電力消費するように指示する。該予め決められたトレードオフ条件は、各コマンド／コンフィグレーションレジスタ312に1つ以上の値として格納されている。更に、NAND型フラッシュメモリ310の制御は、上述した図3のように実行される。携帯用のメモリデバイス500の前記制御は、NAND型フラッシュメモリ210のための図2に示したような単一メモリにも適用できる。
【００２９】
別の実施形態として、電流非依存電源540は、第一の電源インタフェース535を介して接続してもよい。その場合、決定回路520は、第一のインタフェース535を介して電流非依存電源540を検知する可能性がある。
【００３０】
図6は、第四の実施例である、本発明に基づいて構成された複数のメモリを含む携帯用デバイスのブロック図を示している。携帯用のメモリデバイス600は、図3に示したように番号付けされた回路、および上述した回路を含む。携帯用のメモリデバイス600は、第一のインタフェース635を介して消耗または電流依存電源630に接続する可能性があり、また、第二のインタフェース645を介して非消耗または電流非依存電源640に接続する可能性がある。そのような電源は、上述した図3および図5に示したものに類似している。携帯用のメモリデバイス600は、別個の決定回路がないという点において上述の実施例とは異なる。そして、決定は、携帯用のメモリデバイスが電力供給条件またはその他の環境の影響に応じて動作を変更可能なように製造されるときに、例えばシステム設計者のようなユーザによってなされる。その様な決定は、例えば複数のNAND型フラッシュメモリ310が携帯用のメモリデバイス600に用いられるときになされる。各NAND型フラッシュメモリ310内の各制御回路311は、予め決定されたトレードオフ条件に応じて電力を使用するようにプリセットされる。該予め決められたトレードオフ条件は、各コマンド／コンフィグレーションレジスタ312に1つ以上の値として格納される。
【００３１】
したがって、システム設計者は、一連の予め決められた動作ポイントから、いずれのポイントが、ピーク電流を抑えるためのトレードオフパフォーマンスであるかを選択し、コマンド／コンフィグレーションレジスタ212,312の１つ以上の適した場所に適当な動作値を格納する。これによりシステム設計者は、どれくらい多くのデバイスが同時に使用されるかということまたはシステム設計に影響を与えるほかの因子に応じて、電流プロファイルを調整することができる。また、システム設計者は、ソフトウェアを介して、デバイスの動作モードに応じてトレードオフポイントを設定することができる。例えば、携帯デバイスが外部電源のコンセントにつながれていることを検知すると、ソフトウェアは内部設定を最大のパフォーマンス設定にセットする。更に、電源が消耗電源または非消耗電源である、または電源が電流依存電源または電流非依存電源である、ということを示すための信号を、外部電源から受信してもよい。
【００３２】
このように、非常に良い機能性を示している上に、デバイスはコンピュータまたは他のプラットフォームから情報をダウンロードすることができる。例えば、デバイスがプラグを抜かれてバッテリーモードで動作しているとき、ソフトウェアは、より少ないデバイス性能を提供することによって、より電力効率のよい設定に変更する可能性がある。これらのトレードオフが行われるほかのモードがある。電流対NAND型デバイスにおけるプログラミング速度は、丁度そのようなトレードオフの一例である。
【００３３】
本発明を、当時知られる実施例に関連して詳細に説明したが、本発明は開示した実施例に限定されないことは容易に理解されるべきである。むしろ、ここでは記載されなかったが、本発明の精神および範囲に相応する、多くのバリエーション、変形例、代案、または均等物を取り入れる変更が可能である。例えば、携帯用のデジタルデバイスは、フラッシュメモリを使用している、携帯型コンピュータ、携帯情報端末(PDAs)、デジタルカメラ、
携帯用音楽プレーヤー、携帯電話、またはその他のデバイスである可能性がある。消耗電源130として、バッテリー、ジェルタイプもしくは他のコンデンサや超大容量コンデンサ、太陽電池、または他の消耗電源などを含むが、これらの例に限定されない。電流依存電源530として、レギュレータ、変圧器、交流電源アダプタ、または他の電力変換装置などを含むが、これらの例に限定されない。非消耗電源140または電流非依存電源540として、交流壁面コンセント、例えばUSB接続などのコンピュータ接続から供給される電源、または直流発電機を含むが、これの例に限定されない。また、更なるトレードオフ条件が適用され、適当な予め決められた動作ポイントが設定されうる。他の動作は、メモリデバイス、または複数のメモリデバイスの環境、例えば、温度、湿度、電磁干渉（EMI）などに基づいた変更を必要とする可能性がある。そのような動作は、検出回路によって検出され、検出された環境影響でデバイスの動作条件を選択するための検出に基づいて選択された、あらかじめ設定された動作パラメータである可能性がある。あるいは、例えばシステム設計者などのユーザが、デバイスの望ましい使用に従って、予め格納された動作パラメータから選択することができる。
【００３４】
更に、携帯用のメモリデバイス300及び携帯用のメモリデバイス500は、示した3つのNAND型フラッシュメモリ310に限られない。２つのメモリのデュアルスタックおよび４つのメモリのクワッドスタックを含む、どんな複数のNAND型フラッシュメモリが使用されてもよい。本発明は、電源管理が求められ、また、電流消費と動作速度にトレードオフが求められる、他のタイプのメモリおよびメモリデバイス、または他の集積回路に用いられる可能性がある。
【００３５】
前述のように、本発明を、メモリデバイスを用いて説明した。しかしながら、環境影響検出回路またはユーザによって、環境使用条件に応じて選択される予め格納された動作パラメータを含むものでさえあれば、どんな集積回路に対しても本発明を使用可能である。
【００３６】
このように、本発明は前述の説明によって限定されるものではなく、添付の請求の範囲によってのみ限定されるものである。
【図２】
2009540432.tif 000003
【図３】
2009540432.tif 000004
【図４Ａ】
2009540432.tif 000005
【図４Ｂ】
2009540432.tif 000006
【図４Ｃ】
2009540432.tif 000007
【図５】
2009540432.tif 000008
【図６】
2009540432.tif 000009
【図１】
2009540432.tif 000010
【手続補正書】
【提出日】平成21年2月3日(2009.2.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
決定回路520は、どちらの電源インタフェース535, 545が携帯用のメモリデバイス500のための電力を得ているかを決定する。決定回路520が、第二の電源インタフェース545から電力を得ていることを検知した場合、決定回路520は更なる動作を行わない。そして、NAND型フラッシュメモリ310は、第二の電源インタフェース545を介して、電流依非存電源540から、動作のために必要な電力を使用することができる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路デバイスと、
前記デバイスが特定の種類の電源により電力供給されているのかを決定するための決定手段と、
前記デバイスが前記特定の種類の電源により電力供給されていると決定された場合に、前記メモリの動作を変更するための変更手段と
を含み、前記特定の種類の電源が、消耗電源もしくは電流依存電源である
ことを特徴とする、メモリデバイス。
【請求項２】
集積回路デバイスの動作を管理する方法であって、
前記集積回路デバイスの環境条件を検出するステップと、
前記検出した環境条件に応じて、前記集積回路デバイスの動作を変更するステップと、
を含む方法。
【請求項３】
前記集積回路デバイスは、メモリデバイスを含むことを特徴とする請求項１記載のデバイス。
【請求項４】
前記メモリが、読み出し、書き込み、及びデータ消去のための関連回路を含む、請求項３記載のデバイス。
【請求項５】
前記決定手段が、前記メモリ及び前記関連回路が前記特定の種類の電源により電力供給されているか否かを決定する検出回路を含む、請求項４記載のデバイス。
【請求項６】
前記メモリが、前記デバイスの予め決められた動作ポイント／状態に対応する値を格納するためのコンフィグレーション／コマンドレジスタを含む、請求項５記載のデバイス。
【請求項７】
前記変更手段が、前記検出回路に接続した制御回路を含み、
前記メモリおよび前記関連回路が前記特定の種類の電源により電力供給されていると決定された場合に、前記制御回路が、前記メモリおよび前記関連回路の動作を変更することで電力消費を調整する
ことを特徴とする、請求項５記載のデバイス。
【請求項８】
前記変更手段が、前記検出回路および前記コンフィグレーション／コマンドレジスタに接続した制御回路を含み、
前記デバイスが前記特定の種類の電源により電力供給されていると決定された場合に、前記制御回路が、前記メモリの予め決められた動作ポイントを、前記コンフィグレーション／コマンドレジスタから得る値を用いて変更する
ことを特徴とする、請求項６記載のデバイス。
【請求項９】
前記コンフィグレーション／コマンドレジスタに接続し、前記集積回路デバイスの予め決められた動作状態を、前記コンフィグレーション／コマンドレジスタから得る値を使って、検出した環境的影響／動作パラメータにしたがうように選択するための、制御回路
をさらに含む、請求項６記載のデバイス。
【請求項１０】
前記集積回路デバイスの動作を変更するための動作パラメータを設定するステップ
をさらに含む、請求項２記載の方法。
【請求項１１】
前記予め決められた動作状態は、予期された環境条件に応じて設定されることを特徴とする請求項９記載のデバイス。
【請求項１２】
前記環境条件は、温度、湿度、雑音、圧力、電磁干渉(EMI)、電力からなるまとまりから選択された条件を含むことを特徴とする請求項２記載の方法。
【請求項１３】
前記動作を管理することが、集積回路デバイスにおけるメモリによる電力消費を管理する方法を含み、前記方法が、
前記デバイスが特定の種類の電源によって電力供給されているかどうかを決定するステップと、
前記デバイスが前記特定の種類の電源により電力供給されていると決定された場合に、前記デバイスによる電力消費を調整するように前記デバイスの動作を変更するステップと、
を含み、
ここで前記特定の種類の電源が、消耗電源もしくは電流依存電源である
ことを特徴とする、請求項２記載の方法。
【請求項１４】
前記検出するステップが、
前記デバイスが前記特定の種類の電源によって電力供給されていることを示す信号を受信するステップ
を含む、請求項２記載の方法。
【請求項１５】
前記デバイスが非消耗電源もしくは電流非依存電源により電力が供給されている場合に、前記制御回路は前記メモリ及び前記関連回路の動作を変更しないことを特徴とする請求項７記載のデバイス。
【請求項１６】
前記デバイスが無制限に電力消費をすることを許容される、請求項１５記載のデバイス。
【請求項１７】
前記制御回路が、前記メモリの書き込み動作速度を減速させるステップ、または、前記メモリおよび前記関連回路に供給される電流を減少させるステップ、または、トレードオフパラメータのために予め決められた動作ポイントを設定するステップ、または、前記メモリデバイスの動作を停止するステップ、のうちの１つによって、前記メモリの動作を変更することを特徴とする、請求項１３もしくは１４記載の方法。
【請求項１８】
更に、
前記デバイスを前記消耗電源もしくは電流依存電源に接続するための第一の電源インタフェースと、
前記デバイスを前記非消耗電源もしくは電流非依存電源に接続するための第二の電源インタフェースと、
を含む請求項１５記載のデバイス。
【請求項１９】
更に、
前記デバイスを、前記消耗電源もしくは電流依存電源、ならびに、前記非消耗電源もしくは電流非依存電源に接続するための手段を含む請求項１５記載のデバイス。
【請求項２０】
更に、複数のメモリを含む請求項７記載のデバイス。
【請求項２１】
前記制御回路は、前記消耗電源からの電力を前記複数のメモリの間で分けることによって前記メモリの動作を変更することを特徴とする請求項２０記載のデバイス。
【請求項２２】
前記複数のメモリは、デュアルスタックおよびクワッドスタックの一方を含むことを特徴とする請求項２０記載のデバイス。
【請求項２３】
前記メモリはフラッシュメモリを含むことを特徴とする請求項１５記載のデバイス。
【請求項２４】
前記フラッシュメモリはNAND型フラッシュメモリを含むことを特徴とする請求項２３記載のデバイス。
【国際調査報告】
2009540432.tif 000011
2009540432.tif 000012