(57)【要約】  電界効果トランジスタは、活性領域と、前記活性領域を囲む終端領域とを含む。抵抗素子が前記終端領域と結合されている。前記終端領域内でアヴァランシェ降伏が生ずると、アヴァランシェ電流が前記終端領域内に流れ始め、前記抵抗素子は、前記アヴァランシェ電流のうちの一部分を前記終端領域を介して流し且つ前記アヴァランシェ電流のうちの残余部分を前記活性領域を介して流すように設定されている。
2009532880.tif 000002
【特許請求の範囲】
【請求項１】
活性領域と、
前記活性領域を囲む終端領域と、
前記終端領域と結合された抵抗素子と、
を含み、
前記終端領域内でアヴァランシェ降伏が生ずると、アヴァランシェ電流が前記終端領域内に流れ始め、
前記抵抗素子は、前記アヴァランシェ電流のうちの一部分を前記終端領域を介して流し且つ前記アヴァランシェ電流のうちの残余部分を前記活性領域を介して流すように設定されている
ことを特徴とする電界効果トランジスタ。
【請求項２】
前記終端領域は第２導電型のドリフト領域内の第１深度にまで達する第１導電型の終端ウェル部を含み、
前記活性領域は前記ドリフト領域内の第２深度にまで達する前記第１導電型の活性ウェル部を含み、
前記第１深度は前記第２深度より深い
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記終端ウェル部が前記抵抗素子の一端を形成し、
前記抵抗素子の他端は接地電位にバイアスされている
ことを特徴とする請求項２に記載の電界効果トランジスタ。
【請求項４】
前記終端ウェル部は前記活性領域を囲むリング部を形成し、
前記終端ウェル部は前記活性領域の周囲に断続的に設置された複数の不連続なウェル接触領域を含み、
前記複数のウェル接触領域が前記第１導電型である
ことを特徴とする請求項２に記載の電界効果トランジスタ。
【請求項５】
前記活性領域及び前記終端領域の一部分上に拡がる第１相互接続層と、
前記終端ウェル部を前記第１相互接続層に電気的に接続するように構成された第２相互接続層と、
をさらに含み、
前記第２相互接続層の伝導率は前記第１相互接続層の伝導率よりも低い
ことを特徴とする請求項２に記載の電界効果トランジスタ。
【請求項６】
前記第１相互接続層は金属を含み、
前記第２相互接続層はポリシリコンを含む
ことを特徴とする請求項５に記載の電界効果トランジスタ。
【請求項７】
前記活性領域は電荷平衡化構造を含む
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項８】
前記活性領域は複数のシールドゲートトレンチ型パワーＭＯＳＦＥＴセルを含む
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項９】
前記活性領域上に拡がる第１部分と、前記終端領域上に拡がる第２部分と、を有する相互接続層と、
前記相互接続層の前記第１及び第２部分をお互いから部分的に絶縁する誘電体層と、
をさらに含み、
前記相互接続層の前記第２部分が前記抵抗素子の一部分を形成している
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項１０】
前記相互接続層の前記第２部分は前記終端領域上に拡がるファイルドプレートとして機能する
ことを特徴とする請求項９に記載の電界効果トランジスタ。
【請求項１１】
前記抵抗素子は１ｋΩ＊μｍから１メガΩ＊μｍまでの範囲内の値を有する
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項１２】
動作中、前記抵抗素子の一端は接地電位にバイアスされている
ことを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項１３】
第１導電型の基板上の第１導電型のドリフト領域と、
前記ドリフト領域内の所定の深度にまで達する第２導電型の活性ウェル部と、前記ウェル部を介して拡がる複数のゲートトレンチと、前記複数のゲートトレンチの側面に位置する前記第１導電型の複数のソース領域と、を含む活性領域と、
前記活性ウェル部よりも深くドリフト領域内に拡がる前記第２導電型の終端ウェル部と、前記終端ウェル部と結合された抵抗素子と、を含み、前記活性領域を囲む終端領域と、
を含み、
ＵＩＬスイッチングイベントの間において、前記終端領域内でアヴァランシェ降伏が生ずると、アヴァランシェ電流が前記終端領域内に流れ始め、
前記アヴァランシェ電流が所定のレベルに達すると、前記抵抗素子は、前記アヴァランシェ電流のうちの一部分が前記終端領域を介して流れようになし且つ前記アヴァランシェ電流の残余部分が前記活性領域を介して流れるようになす
ことを特徴とするトレンチ型ゲートパワーＭＯＳＦＥＴ。
【請求項１４】
前記終端ウェル部は前記抵抗素子の一端を形成し、
前記抵抗素子の他端は接地電位にバイアスされている
ことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項１５】
前記終端ウェル部は前記活性領域を囲むリング部を形成し、
前記終端ウェル部は前記活性領域の周囲に断続的に設置された複数の不連続なウェル接触領域を含み、
前記複数のウェル接触領域が第１導電型である
ことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項１６】
前記活性領域上と前記終端領域の一部分上に拡がる第１相互接続層と、
前記終端ウェル部を前記第１相互接続層に電気的接続するように構成された第２相互接続層と、
をさらに含み、
前記第２相互接続層の伝導率は前記第１相互接続層の伝導率よりも低い
ことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項１７】
前記第１相互接続層は金属を含み、
前記第２相互接続層はポリシリコンを含む
ことを特徴とする請求項１６に記載の電界効果トランジスタ。
【請求項１８】
前記活性領域上に拡がる第１部分と、前記終端領域上に拡がる第２部分と、を有する相互接続層と、
前記相互接続層の前記第１及び第２部分をお互いから部分的に絶縁する誘電体層と、
をさらに含み、
前記相互接続層の前記第２部分は前記抵抗素子の一部分を形成している
ことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項１９】
前記相互接続層の前記第２部分は前記終端領域上に拡がるファイルドプレートとして機能する
ことを特徴とする請求項１８に記載の電界効果トランジスタ。
【請求項２０】
抵抗素子は１ｋΩ＊μｍから1メガΩ＊μｍまでの範囲内の値を有する
ことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項２１】
動作中、前記抵抗素子の一端は接地電位にバイアスされている
ことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項２２】
前記終端領域は、前記終端ウェル部に隣接した前記ドリフト領域内に拡がる終端トレンチをさらに含み、
前記終端トレンチはリング形状の前記活性領域を囲んでいる
ことを特徴とする請求項１３に記載の半導体デバイス。
【請求項２３】
前記ゲートトレンチの各々は、
シールド誘電体によって前記ドリフト領域から絶縁されたシールド電極と、
前記シールド電極上にあるもののインターポリ誘電層によって前記シールド電極から絶縁されたゲート電極と、
を含むことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項２４】
前記ゲートトレンチの各々は、
前記ゲートトレンチ側壁の内側を覆うゲート誘電体と、
前記ゲート誘電体よりも厚く且つ前記ゲートトレンチ底部の内側を覆う底部誘電体と、
前記底部誘電体上の凹型ゲート電極と、
を含むことを特徴とする請求項１３に記載の電界効果トランジスタ。
【請求項２５】
活性領域と、
前記活性領域を囲む終端領域と、
前記終端領域に結合された抵抗手段と、
を含み、
前記終端領域内でアヴァランシェ降伏が生ずると、アヴァランシェ電流が前記終端領域内で流れ始め、
前記アヴァランシェ電流が所定のレベルに達すると、
前記抵抗手段は、前記アヴァランシェ電流のうちの一部分が前記終端領域を介して流れるようなし且つ前記アヴァランシェ電流のうちの残余部分が前記活性領域を介して流れるようになすように動作する
ことを特徴とする電界効果トランジスタ。
【請求項２６】
前記終端領域は第２導電型のドリフト領域内の第１深度に達する第１導電型の終端ウェル部を含む
ことを特徴とする請求項２５に記載の電界効果トランジスタ。
【請求項２７】
前記終端ウェル部は前記抵抗手段の一端を形成し、
前記抵抗手段の他端は動作中に接地電位にバイアスされている
ことを特徴とする請求項２６に記載の電界効果トランジスタ。
【請求項２８】
前記終端ウェル部は前記活性領域を囲むリング部を形成し、
前記終端ウェル部は前記活性領域の周囲に断続的に設置された複数の不連続なウェル接触領域を含み、
前記複数のウェル接触領域が前記第１導電型である
ことを特徴とする請求項２６に記載の電界効果トランジスタ。
【請求項２９】
前記活性領域上及び前記終端領域の一部分上に拡がる第１相互接続層と、
前記終端ウェル部を前記第１相互接続層に電気的接続するように構成された第２相互接続層と、
をさらに含み、
前記第２相互接続層の伝導率は前記第１相互接続層の伝導率よりも低い
ことを特徴とする請求項２５に記載の電界効果トランジスタ。
【請求項３０】
前記活性領域上に拡がる第１部分と、前記終端領域上に拡がる第２部分と、を有する相互接続層と、
前記相互接続層の前記第１及び第２部分をお互いに部分的に絶縁する誘電体層と、
前記相互接続層の前記第２部分が前記抵抗手段の一部分を形成している
ことを特徴とする請求項２５に記載の電界効果トランジスタ。
【請求項３１】
動作中、前記抵抗手段の一端は接地電位にバイアスされている
ことを特徴とする請求項２５に記載の電界効果トランジスタ。
【請求項３２】
アヴァランシェ降伏が生ずる間において、電界効果トランジスタの活性領域を囲む終端領域内の電流フローを低減する方法であって、
抵抗素子を前記終端領域と接地電位との間に結合するステップを含み、
前記終端領域内でアヴァランシェ降伏が生ずると、アヴァランシェ電流が流れ始め、
前記抵抗素子は、前記アヴァランシェ電流のうちの一部分が前記終端領域を介して流れ且つ前記アヴァランシェ電流のうちの残余部分が前記活性領域を介して流れるように誘起するよう設定されている
ことを特徴とする方法。
【請求項３３】
前記結合ステップは、
前記活性領域上に拡がる第１部分と、前記終端領域上に拡がる第２部分と、を有する相互接続層を形成するステップをさらに含み、
前記相互接続層の前記第２部分は前記抵抗素子の一部分を形成している
ことを特徴とする請求項３２に記載の方法。
【請求項３４】
抵抗素子は１ｋΩ＊μｍから１メガΩ＊μｍまでの範囲内の値を有する
ことを特徴とする請求項３２に記載の方法。
【請求項３５】
第２導電型のドリフト領域に拡がる第１導電型の終端ウェル部を形成するステップと、
をさらに含み、
前記抵抗素子の一端が前記終端ウェル部と結合され、
前記抵抗素子の他端は接地電位にバイアスされている
ことを特徴とする請求項３２に記載の方法。
【請求項３６】
前記終端ウェル部は前記活性領域を囲むリング部を形成し、
前記終端ウェル部内に前記第１導電型の複数の不連続なウェル接触領域を形成するステップと、
をさらに含み、
前記複数の不連続なウェル接触領域は前記活性領域の周りで断続的に形成されている
ことを特徴とする請求項３５に記載の方法。
【請求項３７】
前記終端領域内に第１相互接続層を形成するステップと、
前記活性領域及び終端領域の上に拡がる第２相互接続層を形成するステップと、
をさらに含み、
前記第１相互接続層は前記終端ウェル部を前記第２相互接続層に電気的に接続し、
前記第２相互接続層の伝導率は前記第１相互接続層よりも高い
ことを特徴とする請求項３５に記載の方法。
【請求項３８】
前記第１相互接続層は金属を含み、
前記第２相互接続層はポリシリコンを含む
ことを特徴とする請求項３７に記載の方法。
【発明の詳細な説明】
【関連出願のクロスリファレンス】
【０００１】
本出願は２００４年１２月２９日に本出願人によって出願された米国特許出願第１１／０２６，２７６号に関し、その開示の全てが本明細書に組み込まれる。
【発明の背景】
【０００２】
本発明はパワーデバイス技術に関し、特に電荷平衡パワーデバイスの改良されたエッジ終端構造に関する。
【０００３】
電荷平衡という概念はパワーデバイス技術において進化を期待させるものである。パワースイッチの動作特性を決定するのもとしては、そのオン抵抗、降伏電圧、及びスイッチ速度がある。特定のアプリケーションの要求に応じて、これらの性能基準の各々に対して異なる重点が置かれている。例えば、中−高電圧範囲（すなわち、６０〜２，０００ボルト）において、従来のデバイスには抵抗率が高いという欠点がある。これは、デバイスが遮断状態にある間に高電圧を維持できるようドリフト領域を低ドープする必要があるからである。ドリフト領域の抵抗率が高いと、ソース−ドレイン間のオン抵抗ＲＤＳｏｎがより高くなり、さらに、電力損失が高くなってしまう。ＲＤＳｏｎと降伏電圧とは反比例するので、低ＲＤＳｏｎを維持しつつデバイスの降伏電圧性能を向上させることには、課題がある。
【０００４】
埋め込まれた電極と、逆極性柱部と、浮遊領域とを含むデバイスのドリフト領域内の様々な電荷平衡化構造が開発されて、成功度が変動するものの、この課題に対処している。電荷平衡化技術は、デバイスの降伏電圧を増大させるためにドリフト領域の電界を実質的に均一に維持させることを目的としている。したがって、同じ降伏電圧に対しては、ドリフト領域は高ドープされており、その結果、ＲＤＳｏｎが低減される。
【０００５】
しかしながら、電荷平衡デバイス設計に関する１つの問題として、エッジ終端領域がある。活性領域と終端領域との間の界面において電荷平衡を達成することが課題である。これは、最終の活性セルに結合された対向する接合は実装するのが困難であるからである。全ての活性セルが、活性−終端接合領域を除いて、同様に電荷平衡化されている場合、この接合領域が、高降伏電圧を得る際の制限要因となってしまう。低電流レベルでのエッジ終端部の降伏によっては、減衰されていない誘導負荷（ＵＩＬ: undamped inductive load）スイッチング等の高電流アバランシェイベントが生ずる間は、素子性能は妨げられない。活性アレイに対して終端領域の限定的な領域によっては、電力損失は対処されない。このため、デバイスの安全動作領域（SOA：safe operating area）に悪影響を及ぼしてしまう。
【０００６】
したがって、望ましいのは、高デバイス阻止能力、低オン抵抗、及び高電流対処能力、特に、活性−終端接合領域内において高アヴァランシェ電流を維持する能力を有する構造並びに方法である。
【０００７】
本発明の１実施例によれば、電界効果トランジスタは活性領域と、前記活性領域を囲む終端領域とを含む。抵抗素子が前記終端領域と結合されている。前記終端領域内でアヴァランシェ降伏が生ずるとアヴァランシェ電流が前記終端領域内に流れ始め、前記アヴァランシェ電流のうちの一部分が前記終端領域を介して流れ且つ前記アヴァランシェ電流のうちの残余部分が前記活性領域を介して流れるように、前記抵抗素子は設定されている。
【０００８】
１実施例によれば、前記終端領域は第２導電型のドリフト領域内の第１深度にまで延在する第１導電型の終端ウェル部を含み、前記活性領域は前記ドリフト領域内の第２深度にまで延在する前記第１導電型の活性ウェル部を含み、前記第１深度は前記第２深度より深い。
【０００９】
別の実施例によれば、前記終端ウェル部は前記抵抗素子の一端を形成し、前記抵抗素子の他端は接地電位にバイアスされている。
【００１０】
別の実施例によれば、前記終端ウェル部は前記活性領域を囲むリング部を形成し、前記終端ウェル部は前記活性領域の周囲に断続的に設置された複数の不連続なウェル接触領域を含み、前記複数のウェル接触領域が前記第１導電型である。
【００１１】
別の実施例によれば、第１相互接続層が前記活性領域及び前記終端領域の一部分上に拡がっている。第２相互接続層が前記終端ウェル部を前記第１相互接続層に電気的接続するように構成されている。前記第２相互接続層の伝導率は前記第１相互接続層の伝導率よりも低い。
【００１２】
さらに別の実施例によれば、相互接続層が前記活性領域上に拡がる第１部分と、前記終端領域上に拡がる第２部分と、を有する。誘電体層が前記相互接続層の前記第１及び第２部分をお互いから部分的に絶縁している。前記相互接続層の前記第２部分が前記抵抗素子の一部分を形成している
さらに別の実施例によれば、前記相互接続層の前記第２部分は前記終端領域上に拡がるファイルドプレートとして機能する。
【００１３】
さらに別の実施例によれば、動作中、前記抵抗素子の一端は接地電位にバイアスされている。
【００１４】
本発明の別の実施例によれば、電界効果トランジスタは活性領域と、前記活性領域を囲む終端領域と、を含む。抵抗手段が前記終端領域に結合されている。前記終端領域内でアヴァランシェ降伏が生ずるとアヴァランシェ電流が前記終端領域内で流れ始め、前記アヴァランシェ電流が所定のレベルに達するとき、前記抵抗手段は、前記アヴァランシェ電流のうちの一部分が前記終端領域を介して流れ且つ前記アヴァランシェ電流のうちの残余部分が前記活性領域を介して流れるように、動作する。
【００１５】
本発明の別の実施例によれば、アヴァランシェ降伏が生ずる間において、電界効果トランジスタの活性領域を囲む終端領域内の電流フローを低減する方法は以下の通りである。抵抗素子が前記終端領域と接地電位との間に結合される。前記終端領域内でアヴァランシェ降伏が生ずるとアヴァランシェ電流が流れ始め、前記アヴァランシェ電流のうちの一部分が前記終端領域を介して流れ且つ前記アヴァランシェ電流のうちの残余部分が前記活性領域を介して流れるように、前記抵抗素子は設定されている。
【００１６】
本発明の一実施例によれば、前記活性領域上に拡がる第１部分と、前記終端領域上に拡がる第２部分と、を有する相互接続層が形成される。前記相互接続層の前記第２部分は前記抵抗素子の一部分を形成している。
【００１７】
本発明の別の実施例によれば、第２導電型のドリフト領域に拡がる第１導電型の終端ウェル部が形成される。前記抵抗素子の一端が前記終端ウェル部と結合され、前記抵抗素子の他端が接地電位にバイアスされている。
【００１８】
本発明のさらに別の実施例によれば、前記終端ウェル部が前記活性領域を囲むリング部を形成し、前記終端ウェル部内に前記第１導電型の複数の不連続なウェル接触領域が形成されて、前記複数の不連続なウェル接触領域は前記活性領域の周りで断続的に形成される。
【００１９】
本発明のさらに別の実施例によれば、前記終端領域内に第１相互接続層が形成される。前記活性領域及び終端領域の上に拡がる第２相互接続層が形成される。前記第１相互接続層が前記終端ウェル部を前記第２相互接続層に電気的に接続し、前記第２相互接続層の伝導率は前記第１相互接続層よりも高い。
【００２０】
本明細書に開示された本発明の特性と利点に関して、明細書の残りの部分と添付図面を参照して、さらに理解することができるであろう。
【発明の詳細な説明】
【００２１】
本発明の実施例は、ＵＩＬスイッチングイベント中に、終端領域内の電流を制限する構造及び方法を提供することによって、上記問題及び他の問題に対処する。抵抗電圧の分散技術は終端領域内で採用されており、終端領域内では、割合が増大するアヴァランシェ電流をエッジ終端領域から活性セルに向けて徐々に移行させることによって、高アヴァランシェ電流イベントが生ずる間において、エッジ終端領域を介して流れる電流の電流量が低減される。この技術によって、ＵＩＬスイッチング中のエッジ終端領域における電力散逸が最小になされ、SOA性能が向上される。
【００２２】
図１はシールドゲートトレンチ型ＭＯＳＦＥＴの単純化された断面図を示している。簡単のため、本発明の実施例は、図１に示されたシールドゲートトレンチ型ＭＯＳＦＥＴに関して議論されるだろう。しかしながら、本発明は、シールドゲートトレンチ型ＭＯＳＦＥＴに限定されない。種々のトレンチ型デバイス並びに平面型デバイスを含む様々な従来のパワーデバイスが、電流の分散技術の利益を得て、終端領域内の電力損失が低減される。例えば、本発明の抵抗分散技術は、多くの種々のタイプのパワーデバイスと結合されてもよい（特に、上記参照された本明細書に参照として組み込まれた２００４年１２月２９日に出願の米国特許出願番号第11/026,276号の図２Ａ、２Ｂ、３Ａ、３Ｂ、４Ａ−４Ｃ、５Ａ、９Ａ−９Ｃ、１０−２４、２５Ａ−２５Ｆ、２６Ａ−２６Ｃ、２７、２８Ａ−２８Ｄ、及び２９Ａ−２９Ｃに示されたものを含む種々の電荷平衡型デバイスと結合されてもよい）。本明細書に記載された他のすべての図に関して、図示された相対的ディメンジョン及びサイズは実際のディメンジョンを反映しておらず、単なる説明のためのものである。
【００２３】
図１において、トレンチ１１０は上部面からｐ型ウェル領域、即ち本体領域１０４を貫通し、ｎ−型ドリフト、即ちエピタキシァル領域１０２内で終端している。Ｎ型ソース領域１０８はトレンチ１１０に隣接した本体領域１０４内で形成されている。ドレイン端子（図示せず）は高ドープｎ型基板領域１００に接続する基板の背面で形成されている。図１に示した構造は、共通した基板上において何回も繰り返されて、一連のトランジスタが形成されている。その一連のトランジスタは、当技術分野において知られた様々なセル又はストライプ形状の構造によって構成されてもよい。トランジスタがオンされると、伝導チャンネルが、ソース領域１０８とドリフト領域１０２との間の本体領域１０４内において、ゲートトレンチ１１０の壁部に沿って形成される。
【００２４】
トレンチ１１０はゲート電極１２２と下にあるシールド電極１１４とを含む。１実施例においては、ゲート電極１２２とシールド電極はポリシリコンを含む。シールド電極１１４はシールド誘電体１１２によって隣接領域から絶縁されており、ゲート電極１２２はゲート誘電体１２０によって隣接領域から絶縁されている。ゲート電極及びシールド電極は、一般的にインターポリ誘電体若しくはＩＰＤ（ＩＰＤ:Inter-Poly Dielectric）と称される誘電体層１１６によって、お互いに絶縁されている。金属層１２６はソース接触として機能して、高ドープ本体領域１０６を介してソース領域１０８と本体領域１０４と電気的に接触している。ゲート電極１２２上の誘電体ドーム１２４はゲート電極１２２からソース金属１２６を絶縁している。
【００２５】
ＭＯＳＦＥＴの降伏電圧は円筒形状の又は球体形状の空乏領域によって通常制限されており、その空乏領域は、ブロッキング状態の間においては、ダイのエッジにおける最終拡散接合の周辺で形成される。この円筒の又は球体の降伏電圧はデバイスの活性領域内の平行平面降伏電圧よりも低いので、デバイスに対する降伏電圧が活性領域の降伏電圧に近づくように、デバイスの活性領域は終端される。異なる終端技術が開発されて、電界がエッジ終端幅に亘ってより一様に分散する。これは、終端領域内の降伏電圧を活性領域の降伏電圧にまで増大させるためである。これらは、フィールドプレート、フィールドリング、接合終端拡張部（ＪＴＥ：junction termination extension）、及びこれらの技術の異なる組合せを含んでいる。
【００２６】
図２は、本発明の実施例に係るシールド―ゲートトレンチ型ＭＯＳＦＥＴの終端領域の断面図を示していている。ｎ−型ドリフト領域２０２（例えば、エピタキシャル層）は高ドープｎ型基板２００上に拡がっている。終端構造はドリフト領域２０２内に深くに拡がるｐ−分離ウェル２０４を含む。ｐ−分離ウェル２０４はデバイスの活性領域の周りでリングを形成している。ｐ−分離ウェル２０４は一連の活性セル内のｐ−ウェル２０５よりも深くに拡がっており、ＭＯＳＦＥＴがオン状態であるときに比較的少量の電流を伝導する。この電流は活性領域内の電流よりも小である。なぜならば、深いｐ−分離ウェル２０４がｐ−分離ウェル２０４のエッジで形成されたトランジスタの敷居電圧を増大させるからである。ｐ−分離ウェル２０４内を流れる小電流はＭＯＳＦＥＴオン抵抗を有利にも低減させている。代替実施例では、ｐ−分離ウェル２０４内のソース領域２０８を排除することによって、ｐ−分離ウェル２０４は非導電となされる。ｐ−分離ウェル２０４内のソース領域が存在しないことによって、潜在的な寄生的バイポーラによって生じた障害を避けることができる。
【００２７】
図２において、トレンチ２１０とその内部層（すなわち、シールド誘電体、シールド電極、インターポリ誘電体、ゲート誘電体、およびゲート電極）の材料は図１の材料と構造的に同様である。最後のトレンチ２１０の構造は活性領域内のトレンチと同様であるものの、本発明は係る構造に限定されない。他の実施例においては、トレンチ２１０は下位部内に埋め込まれたポリシリコン電極によって充填されてもよく、上位部分内の誘電体、即ちトレンチ２１０は非導電性材料を有する誘電体によって実質的に充填されてもよい。別の実施例においては、トレンチ２１０はリングの形状をなす活性領域を囲んでいる。
【００２８】
誘電材料２２４はトレンチ２１０内のゲート電極からソース相互接続部分２２６及び２２７を絶縁している。また、誘電材料２２４は、ソース相互接続部分２２６と２２７をお互いから部分的に絶縁するために機能する。すなわち、ソース相互接続部分２２６と２２７は誘電体２２４によってお互いに部分的に絶縁されているが、第３のディメンジョン（図示せず）に沿って共に電気的に接続されている。ソース相互接続部分２２６と２２７をお互いに部分的に絶縁させることによって、（抵抗２２８によって表された）高抵抗パスが形成される。１実施例においては、ソース相互接続部分２２６と２２７の両方が金属からなる。別の実施例においては、ソース相互接続部分２２７は、より高い抵抗パスを得るためにポリシリコンを含む。図５と６を参照して以下に述べるように、抵抗２２８に対する他のインプリメンテーションについて議論する。フィールド酸化物層２２５によって下の領域から絶縁されているソース相互接続部分２２７は、終端領域上のフィールドプレートとして機能している。
【００２９】
従来の終端設計では、高電流アバランシェイベントの間に生じた電流のすべてがｐ−分離領域中を流れるので、終端構造は、ソース相互接続を介してｐ−分離領域から外部ソース電極へのパス内の抵抗を最小にするように設計されている。これはＰ−分離領域内に高ドープ本体領域を含ませることによって通常達成され、そのＰ−分離領域においては、ソース相互接続はｐ−分離領域と接触している。そして、ｐ−分離接触に対する相互接続するソース相互接続に対して広い接触開口部を用いることによっても達成される。さらに、ｐ−分離領域と接触するソース相互接続部分は、活性領域内のソース相互接続部分に直接的に接続されている。すなわち、図２のソース相互接続部分２２６と２２７の間における絶縁材料２２４によって形成されたギャップとは、従来設計では、異なって、部分２２６及び２２７は絶縁領域２２４上に拡がるソース金属によって共に直接的に接続されている。これらの技術を使用して終端領域内の抵抗を低減しているにもかかわらず、従来設計においては、SOA性能が悪くなっている。これは、終端領域の比較的小なる領域によって、高いアヴァランシェ電流が取り扱われないので、多大の電力が損失されているからである。
【００３０】
従来設計と直接的に対比すると、本発明の実施例は、ソース相互接続を介してｐ−分離領域から外部線源電極（図示せず）へのパス内の抵抗を（低減させるというよりもむしろ）かなり増大させている。１実施例においては、このパス内の抵抗は従来設計よりも数桁高い。より高い抵抗が、図２の抵抗記号２２８によって記号によって示されている。抵抗器２２８は有利に作動して、図２の電流フロー線２３２によって表わされているように、割合が増大する高いアヴァランシェ電流を活性領域に移行させている。これによって、低衝突イオン化／アバランシェモード中のｐ−分離接合が維持される。従って、電流フロー線２３４によって表わされているように、割合がより小なるアヴァランシェ電流がｐ−分離領域を通して流れ、ＵＩＬスイッチング事象の間における終端領域内で放散される電力が低減される。活性領域に導かれたアヴァランシェ電流の割合は、実際に正確に制御されることができる抵抗２２８の抵抗値に依存している。
【００３１】
抵抗値は容易に制御されることができるので、特定の動作条件及びダイのサイズにそれを適合させることは可能である。適当な金属又は（ドープされた若しくは非ドープの）ポリシリコンが、所望の抵抗特性と抵抗値に応じてソース相互接続部分２２７に対して選択されてもよい。１実施例においては、他の特徴に加えて、ｐ−分離領域２０４上の接触開口部のサイズ及び／又は高ドープ本体領域２０６内のｐ−分離領域２０４のドーピング濃度が調整されて、所望の抵抗が得られる。ｐ−分離ウェルが活性領域の周囲でリングを形勢する別の実施例においては、その内部の高ドープ本体領域２０６が、活性領域（すなわち、単一の連続したリングでない）の周りで断続的に形成される。不連続性によって、ｐ−分離ウェル２０４内の抵抗性パスが形成される。１実施例においては、終端領域の単位面積あたりの抵抗値を５００ｋΩ＊μｍになすことによって、以下で図３Ａと３Ｂを参照して以下に議論するように、最適の結果が得られている。しかしながら、設計目標と対象アプリケーションに依存して、１メガΩ＊μｍから１００ｋΩ＊μｍまでの範囲を変化する抵抗値も有効であろう。
【００３２】
図３Ａと３Ｂは図２と同様の終端構造を有するＭＯＳＦＥＴのシミュレーション結果を示している。図３Ａと３Ｂにおいて、（曲線３０４で示された）終端領域を介して流れる電流と（曲線３０２で示された）活性セルを介して流れる電流（カーブ３０２で、目立つ）との電流値が、ドレイン―ソース電圧Ｖｄｓに対してプロットされる。図３Ａのプロットは、０Ｖ−４０Ｖの範囲におけるＶｄｓに対するこれらの２つの電流を示し、１０−１８Ａ−１０−４Ａの電流範囲を示している。一方、図３Ｂのプロットは、３５Ｖ−６０Ｖの範囲におけるＶｄｓに対するこれらの２つの電流を示し、１０−６Ａ−１０−３Ａのより高い電流範囲を示している。５００ｋΩ＊μｍの集合的（すなわち、分散されない）抵抗が、シミュレーションにおいて抵抗２２８として使用された。ＵＩＬスイッチングイベントをモデル化する過度駆動電流条件に続いて、Ｖｄｓを増大させることによって、トランジスタがアヴァランシェ状態に最初に置かれた。
【００３３】
図３Ａに図示されているように、Ｖｄｓが最初に増大する間においては、終端領域の電流３０４は低く、活性セルを通して流れる漏洩電流は小さい。降伏が終端領域内で生ずる特定のドレイン―ソース電圧（図３Ａの３２Ｖ）は抵抗２２８の存在によって影響されない。しかしながら、一度、アヴァランシェ降伏が終端領域内で生ずると、特定のアヴァランシェ電流レベルに達しているときは、抵抗２２８が電流の流れに影響を及ぼし始める。抵抗２２８が電流の流れに影響を及ぼし始めるアヴァランシェ電流のレベルは抵抗２２８の抵抗値に依存している。図３Ａの実施例で用いられた特定の抵抗値に対しては、抵抗２２８が１０−６Ａ付近のアヴァランシェ電流レベルにおいて電流の流れに影響を及ぼし始める。その１０−６Ａ付近のアヴァランシェ電流レベルにおいて、終端領域の電流曲線３０４の傾きが減少し始めている。これは円３０８によって図３Ａ内に記されている。これとより高いアヴァランシェ電流レベルにおいては、抵抗２２８は、割合が増大する終端領域のアヴァランシェ電流を隣接する活性セルに向けてその流れを迂回させるように動作している。
【００３４】
図３Ａに図示されているように、アヴァランシェ降伏は３７Ｖにおいて活性領域内で生じている。終端領域の電流３０４は約０．１３Ａのドレイン電流の有効電流とクロスオーバーしている。このクロスオーバー点は図３Ａ及び３Ｂの参照番号３０６によって記されている。従来設計においては、このクロスオーバーは、（例えば、図３Ａ、３Ｂの交差点３０６よりも３又は４桁高い）かなり高い電流レベルで生ずることに注意すべきである。有効電流３０２が単一の活性セルに対してシミュレートされた電流であるので、実際のダイ内にある一連の活性セルに対する電流測定の傾きは、図３Ｂに示されたものよりも急であるであろう。活性セルの電流３０２が終端領域の電流３０４よりも高いレベルに増大していることは、抵抗２２８のシフト効果を示している。その抵抗２２８のシフト効果によって、終端領域とアクティブセルとの間のこれらの高いアヴァランシェ電流レベルの電流が分散される。一般に、活性領域内と同程度の電荷平衡度は、終端領域内では得るのが困難であるので、終端領域の降伏電圧は、一連の活性セルよりも低くなる傾向があり、アヴァランシェ降伏の始まりは終端領域内で生じることに注意すべきである。
【００３５】
図４Ａ及び４Ｂは、図３Ａ及び３Ｂと同じ終端設計を用いて、低電流レベル及び高電流レベルにおけるアヴァランシェ電流のフロー線のシミュレーションを示している。図４Ａ及び４Ｂの両方において、電流フロー線は左から右に向って（すなわち、領域４０２から領域４０４に向って）増大する電流レベルを表している。図４Ａは、低アヴァランシェ電流レベルでは、アヴァランシェ電流は全体的にｐ−分離ウェル２０４を介して流れることを示している。図４Ｂは、高アヴァランシェ電流レベルでは、抵抗２２８が、ｐ−分離ウェル２０４とトレンチ２１０の左側にある活性領域との間のアヴァランシェ電流を分散するように動作することを示している。
【００３６】
抵抗２２８のない従来設計では、高電流レベルでのアヴァランシェ電流のすべてがｐ−分離領域を介して流れる。しかしながら、ＵＩＬスイッチングイベントの間においては、（Ｉが電流を示し且つＬがインダクタンスを表す１／２Ｉ２Ｌによって与えられる）誘導負荷のエネルギーが有限であるので、抵抗２２８が、終端領域と活性セルとの間のエネルギーを効果的に分散し、アクティブセル領域内の故障（すなわち、ラッチアップ）又は終端領域内の故障（すなわち、電流の密集及び過度加熱）が生ずる可能性を低減している。大いに改善されたSOA性能が、このようにして達成される。電流シフト量又は電流シフト分散量は抵抗値によって設定されており、その抵抗値は、終端構造を介したパス内の様々なコンポーネント及び物理的特徴を外部ソース電極に変更することによって、簡単に且つ正確に調整できる。
【００３７】
図５及び６は終端領域内の抵抗の２つの例示的実装を示している。図５は、シールドゲートＭＯＳＦＥＴなどのパワーデバイスを図１と同様のセル構造によって収容し、且つ終端領域を図２と同様の構造によって収納するダイ５０２の単純化されたレイアウト図である。ダイ５０２は活性領域上に拡がる活性相互接続５２６と、活性領域の周りの終端領域５０４上に拡がる終端相互接続リング５２７と、を含む。終端相互接続リング５２７は終端ｐ−分離ウェル上の接触開口部を充填し、図２の終端相互接続２２７と同様にｐ−分離ウェルと接触している。誘電材料５２４は相互接続リンク５３２が存在している領域以外の終端相互接続リング５２７から活性相互接続５２６を絶縁している。相互接続リンク５２４は活性領域の周りの所定の設計位置で終端相互接続リング５２７を活性相互接続５２６に電気的に接続している。
【００３８】
一般に、活性相互接続５２６は高伝導材料で作られている。薄膜の相互接続リンク５３２を介して終端相互接続リング５２７を活性相互接続５２６に結合することによって、より高い抵抗性パスが、終端領域と活性相互接続５２６との間において形成される。１実施例においては、終端相互接続リング５２７は活性相互接続５２６と同じ高伝導材料から作られており、相互接続リンク５３２はより多くの抵抗性導体で作られており、抵抗性パスの一部が形成される。他の実施例においては、終端相互接続リング５２７と相互接続リンク５３２の１つ又は両方は、所望の抵抗値に依存して、低導電率金属化合物又は（ドープされた若しくは非ドープの）ポリシリコン等のより多くの抵抗性導体で作られている。
【００３９】
図６は終端抵抗の別の実装を示している。図５のダイ５０２と同様のダイ６０２が、シールドゲートＭＯＳＦＥＴのパワーデバイスを図１と同様のセル構造によって収容し、且つ終端領域を図２と同様の構造によって収容している。破線６０６はダイの活性領域の輪郭を示しており、終端領域６０４がダイ６０２の外側周辺部に沿って活性領域６０６の周囲に拡がっている。相互接続６１０の高伝導シートが活性領域６０６上及び終端領域６０４の一部上に拡がっている。相互接続６１０のシートの下にあるポリシリコンリング６０８（平行模様領域）が、終端領域６０４を介して拡がり且つ活性領域６０６を包囲している。ポリシリコンリング６０８はｐ−分離ウェル２０４（図２）上の接触開口部を充填しており、相互接続６１０の下のシートは、その下にあるｐ−分離ウェルに電気的に接続されている。そのため、ポリシリコンリング６０８はｐ−分離ウェルと相互接続６１０のシートとの間の抵抗性パスを形成している。ポリシリコンリング６０８は所望の抵抗値に依存してドープされてもよいし、非ドープであってもよい。
【００４０】
上記説明は本発明の好適実施例の完全な説明を与えているが、多くの代替例、変更例及び均等例が可能である。例えば、電荷平衡構造は、ＭＯＳＦＥＴ、特にシールドゲートトレンチ型ＭＯＳＦＥＴに関して本明細書中に説明されている。当業者であれば、同じ技術が、ＩＧＢＴや側面ゲートＭＯＳＦＥＴ等の他のタイプのＭＯＳＦＥＴ及びパワーデバイスに適用でき、且つエッジ終端領域内の電流レベルを制限することから利益を得ることができるいかなるパワーデバイスにもより広く適応できることを理解するであろう。この理由及び他の理由によって、上記説明が添付された特許請求の範囲内で画定された本発明の範囲を制限するものとしてとらえるべきではない。
【図面の簡単な説明】
【００４１】
【図１】図１は、シールドゲート−トレンチ型ＭＯＳＦＥＴの断面図を示す。
【図２】図２は、本発明の典型的実施例に係るシールドゲート−トレンチ型ＭＯＳＦＥＴの終端領域の断面図を示す。
【図３Ａ】図３Ａは、図２と同様の終端構造を有するＭＯＳＦＥＴのシミュレーション結果を示しており、終端領域及び活性セルを介して流れる電流の電流値がドレイン―ソース電圧Ｖｄｓに対してプロットされる。
【図３Ｂ】図３Ｂは、図２と同様の終端構造を有するＭＯＳＦＥＴのシミュレーション結果を示しており、終端領域及び活性セルを介して流れる電流の電流値がドレイン―ソース電圧Ｖｄｓに対してプロットされる。
【図４Ａ】図４Ａは、図３Ａと同様の終端設計を用いて、低アヴァランシェ電流レベル及び高アヴァランシェ電流レベルでのシュミレートされた電流フロー線を示す。
【図４Ｂ】図４Ｂは、図３Ｂと同様の終端設計を用いて、低アヴァランシェ電流レベル及び高アヴァランシェ電流レベルでのシュミレートされた電流フロー線を示す。
【図５】図５は、本発明の実施例に係る、終端抵抗の一つの例示的実装を示す配置図である。
【図６】図６は、本発明の実施例に係る、終端抵抗の一つの例示的実装を示す配置図である。
【図１】
2009532880.tif 000003
【図２】
2009532880.tif 000004
【図３Ａ】
2009532880.tif 000005
【図３Ｂ】
2009532880.tif 000006
【図４Ａ】
2009532880.tif 000007
【図４Ｂ】
2009532880.tif 000008
【図５】
2009532880.tif 000009
【図６】
2009532880.tif 000010
【国際調査報告】
2009532880.tif 000011
2009532880.tif 000012
2009532880.tif 000013