(57)【要約】  アナログ制御電圧を受信し、温度補償された利得電圧を発生させて、サブスレッショルド領域で動作する可変利得回路の利得を線形に制御するＣＭＯＳ自動利得制御（ＡＧＣ）回路。サブスレッショルド領域で動作する電流ミラー回路に結合した抵抗網を有するＰＴＡＴ回路が、温度に対する比例関係を有する電流を生成する。この電流は、電圧／電圧変換回路に対する供給源として使用され、アナログ制御電圧に応じた中間電圧を発生させる。サブスレッショルド領域で動作する線形化回路が、中間電圧を予め調整し、これが次に可変利得回路に加えられる。可変利得回路は、サブスレッショルド領域で動作し、約８５ｄＢの範囲でアナログ制御電圧に対して実質的に線形になるように、予め調整された中間電圧が利得量を制御することになる。【選択図】  図６
2009534957.tif 000002
【特許請求の範囲】
【請求項１】
複数の差動入力電流を相補的な周波数信号で乗じて、複数のアップコンバートされた差動信号を供給する混合器副回路と、
前記複数のアップコンバートされた差動信号を、複数の増幅された差動信号として、利得制御電圧に対応する利得で通過させる複数の利得トランジスタを有する可変利得副回路と
を備える、併合型の混合器及び可変利得増幅回路。
【請求項２】
前記利得トランジスタがサブスレッショルドで動作する、請求項１に記載の併合型の混合器及び可変利得増幅回路。
【請求項３】
前記利得制御電圧が、温度補償された電圧を受信するリニアライザ回路によって発生され、Ｖ＿ＣＯＭＰが前記温度補償された電圧で、Φが前記リニアライザ回路のトランジスタの定数ｋＴ／ｑである場合に、前記利得制御電圧が、−ｌｎ（１＋ｅ（−Ｖ＿ＣＯＭＰ／Φ））によって定義される特性を有する、請求項１に記載の併合型の混合器及び可変利得増幅回路。
【請求項４】
前記混合器副回路が、
前記差動入力電流のうちの１つを、前記相補的な周波数信号に対応する周波数で、第１の混合器出力と第２の混合器出力とに交互に通過させる第１の差動対回路と、
前記差動入力電流のうちのもう１つを、前記相補的な周波数信号に対応する周波数で、前記第１の混合器出力と前記第２の混合器出力とに交互に通過させる第２の差動対回路と
を含む、請求項１に記載の併合型の混合器及び可変利得増幅回路。
【請求項５】
前記第１の差動対回路が、
前記差動入力電流のうちの前記１つを受信するソース端子と、前記相補的な周波数信号の１つの相を受信するゲート端子と、前記第１の混合器出力に接続されたドレイン端子とを有する第１のｎチャネルトランジスタと、
前記差動入力電流のうちの前記１つを受信するソース端子と、前記相補的な周波数信号の他の相を受信するゲート端子と、前記第２の混合器出力に接続されたドレイン端子とを有する第２のｎチャネルトランジスタと、
前記差動入力電流のうちのもう１つを受信するソース端子と、前記相補的な周波数信号の前記１つの相を受信するゲート端子と、前記第２の混合器出力に接続されたドレイン端子とを有する第３のｎチャネルトランジスタと、
前記差動入力電流のうちのもう１つを受信するソース端子と、前記相補的な周波数信号の前記他の相を受信するゲート端子と、前記第１の混合器出力に接続されたドレイン端子とを有する第４のｎチャネルトランジスタとを含む、請求項４に記載の併合型の混合器及び可変利得増幅回路。
【請求項６】
前記可変利得副回路が、
前記アップコンバートされた差動信号のうちの１つを受信する第１の入力ノードと、前記増幅された差動信号のうちの１つを供給する第１の出力ノードとを有する第１の差動対回路と、
前記アップコンバートされた差動信号のうちのもう１つを受信する第２の入力ノードと、前記増幅された差動信号のうちのもう１つを供給する第２の出力ノードとを有する第２の差動対回路と
を含む、請求項１に記載の併合型の混合器及び可変利得増幅回路。
【請求項７】
前記第１の差動対回路が、
前記アップコンバートされた差動信号のうちの前記１つを受信する前記第１の入力ノードに接続された共通ソース端子を有する第１及び第２の利得トランジスタと、
電源と前記第１の利得トランジスタのドレイン端子との間に直列に接続された第１の負荷抵抗器であって、前記第１の出力ノードが、該第１の負荷抵抗器と前記第１の利得トランジスタとの間に配置され、前記電源が、前記第２の利得トランジスタのドレイン端子に接続される第１の負荷抵抗器と
を含み、
前記第２の差動対回路が、
前記アップコンバートされた差動信号のうちのもう１つを受信する前記第２の入力ノードに接続された共通ソース端子を有する第３及び第４の利得トランジスタと、
前記電源と前記第３の利得トランジスタのドレイン端子との間に直列に接続された第２の負荷抵抗器であって、前記第２の出力ノードが、該第２の負荷抵抗器と前記第３の利得トランジスタとの間に配置され、前記電源が、前記第４の利得トランジスタのドレイン端子に接続される、第２の負荷抵抗器と
を含む、請求項６に記載の併合型の混合器及び可変利得増幅回路。
【請求項８】
前記第１、第２、第３、及び第４の利得トランジスタが、サブスレッショルドで動作するｎチャネルトランジスタである、請求項７に記載の併合型の混合器及び可変利得増幅回路。
【請求項９】
前記差動入力電流が線形である、請求項１に記載の併合型の混合器及び可変利得増幅回路。
【請求項１０】
複数の相補的な入力電圧信号を、雑音成分を有する複数の対応する電流信号に変換する電圧／電流回路と、
前記対応する電流信号を受信し、前記雑音成分の実質的にすべてをフィルタ除去して、前記差動入力電流を発生させる雑音減少回路と
を含む電流源回路をさらに備える、請求項９に記載の併合型の混合器及び可変利得増幅回路。
【請求項１１】
前記雑音減少回路が、
前記対応する電流信号を電圧信号に変換する電流／電圧変換器と、
前記電圧信号を受信し、雑音を減少させた電圧信号を供給するローパスフィルタと、
前記雑音を減少させた電圧信号を受信し、前記雑音を減少させた電圧信号に応じて前記差動入力電流を発生させる電圧／電流変換器と
を含む、請求項１０に記載の併合型の混合器及び可変利得増幅回路。
【請求項１２】
前記電流／電圧変換器が、ダイオード接続されたｎチャネルトランジスタ対を含み、前記電圧信号が、ダイオード接続された前記ｎチャネルトランジスタ対のゲート端子から供給される、請求項１１に記載の併合型の混合器及び可変利得増幅回路。
【請求項１３】
前記電圧／電流変換器が、前記雑音を減少させた電圧信号を受信するゲート端子を有するｎチャネル駆動トランジスタ対を含む、請求項１２に記載の併合型の混合器及び可変利得増幅回路。
【請求項１４】
前記ローパスフィルタが、ダイオード接続された前記ｎチャネルトランジスタ対の前記ゲート端子と前記ｎチャネル駆動トランジスタとの間に直列に接続された抵抗器と、前記ｎチャネル駆動トランジスタの前記ゲート端子に並列に接続されたコンデンサとを含む、請求項１３に記載の併合型の混合器及び可変利得増幅回路。
【請求項１５】
入力制御信号に応じて信号送信利得を制御する信号送信利得制御方法であって、
ａ）前記入力制御信号を受信するステップと、
ｂ）温度に応じて、前記入力制御信号に対応する温度補償された制御電圧を発生させるステップと、
ｃ）前記温度補償された制御電圧を線形化して利得制御電圧を発生させるステップと、
ｄ）前記利得制御電圧に応じて利得回路をサブスレッショルドに制御するステップと
を含む信号送信利得制御方法。
【請求項１６】
前記入力制御信号が電圧信号である、請求項１５に記載の信号送信利得制御方法。
【請求項１７】
前記電圧信号がデジタル／アナログ変換器によって供給される、請求項１６に記載の信号送信利得制御方法。
【請求項１８】
前記入力制御信号が電圧信号であり、前記発生させるステップが、
前記電圧信号を電流に変換するステップと、
前記電流を中間電圧信号に変換し、前記温度補償された制御電圧が前記中間電圧信号から発生されるステップと
を含む、請求項１５に記載の信号送信利得制御方法。
【請求項１９】
前記電流がフィルタ処理可能であるか、又は前記電流に対応する有効入力制御電圧範囲がシフト可能である、請求項１８に記載の信号送信利得制御方法。
【請求項２０】
前記利得制御電圧が前記利得回路を線形に制御する、請求項１５に記載の信号送信利得制御方法。
【請求項２１】
前記利得制御電圧が、リニアライザ回路によって発生され、Ｖ＿ＣＯＭＰが前記温度補償された制御電圧で、Φが前記リニアライザ回路のトランジスタの定数ｋＴ／ｑである場合に、−ｌｎ（１＋ｅ（−Ｖ＿ＣＯＭＰ／Φ））によって定義される特性を有する、請求項２０に記載の信号送信利得制御方法。
【請求項２２】
入力制御信号に応じて送信信号を発生させる利得システムであって、
温度依存電流を発生させるように構成された温度依存部品を有する絶対温度比例（ＰＴＡＴ）回路と、
前記温度依存電流を供給源として受信し、前記入力制御信号を温度補償された制御電圧に変換するための電圧変換器と、
前記温度補償された制御電圧を受信するための第１の入力トランジスタを有するリニアライザ回路であって、Ｖ＿ＣＯＭＰが前記温度補償された電圧で、Φが前記第１の入力トランジスタの定数ｋＴ／ｑである場合に、−ｌｎ（１＋ｅ（−Ｖ＿ＣＯＭＰ／Φ））によって特性化される利得信号を発生させることによって前記温度補償された電圧を予め調整するリニアライザ回路と、
前記利得信号を受信するため及び増幅された信号を供給するためにサブスレッショルド領域で動作する第２の入力トランジスタを有する可変利得回路と
を備える利得システム。
【発明の詳細な説明】
【発明の分野】
【０００１】
[0001]本発明は、一般に無線通信システムに関する。さらに詳細には、本発明は、無線通信システムにおける自動利得制御に関する。
【発明の背景】
【０００２】
[0002]無線装置は音声及びデータの移動通信を可能にするために多くの分野で長年使用されてきた。このような装置は、例えば、移動電話及び無線機能付き携帯情報端末（ＰＤＡ）を含み得る。図１は、そのような無線装置の核心部品の一般的なブロック線図である。無線核心部１０は、無線装置の用途特定機能を制御し、無線周波数（ＲＦ）送受信器チップ１４に音声又はデータ信号を提供し受信するためのベースバンドプロセッサ１２を含む。ＲＦ送受信器チップ１４は、送信信号の周波数アップコンバート及び受信信号の周波数ダウンコンバートを担う。ＲＦ送受信器チップ１４は基地局又は他の移動装置から送信された信号を受信するためのアンテナ１８に接続された受信器核心部１６と、利得回路２２を介してアンテナ１８を通して信号を送信するための送信器核心部２０とを含む。当業者は、図１が簡略化されたブロック線図であり、適切な動作又は機能性を可能にするために必要となり得る他の機能ブロックを含み得ることを理解するはずである。
【０００３】
[0003]図２は、図１に示した無線核心部１０の送信器核心部２０のさらに詳細な回路図である。送信核心部２０は、アップコンバートすなわち混合器回路３０と、可変利得回路３２と、自動利得制御（ＡＧＣ）回路３４と、出力ピン３６、ＳＡＷフィルタ３８と、駆動回路４０とを含む。当業者は、図２には示されていないが、回路の適切な動作を可能にするために必要な、送信核心部２０のための追加部品があり得ることを理解するだろう。アップコンバート回路３０は、送信すべきベースバンド信号ＩＮを受信し、ベースバンド信号を所望の送信周波数ｚにアップコンバートする。アップコンバートされた信号は、信号ＶＧＡＩＮに応じて可変利得回路３２によって増幅される。ＶＧＡＩＮは、制御電圧ＶＣＯＮＴに応じてＡＧＣ回路３４によって発生される。ＡＧＣ回路３４は、例えば、温度、過程、電圧など、装置の少なくとも１つのパラメータを感知し、制御信号ＶＧＡＩＮを調節してＶＣＯＮＴと可変利得回路３２からの利得との間で実質的に線形な関係を維持することを担う。可変利得回路３２の出力は、送信すべき信号の雑音をフィルタ処理するために、出力ピン３６を介してチップ外のＳＡＷフィルタ３８に結合される。フィルタ処理された信号は、次に、駆動回路４０によって無線装置のアンテナ１８へと駆動される。
【０００４】
[0004]無線核心部１０の重要な機能は、基地局の要求に応じて送信信号利得を制御することである。典型的には、以前送信された信号が、最適ではないものとして検出された可能性があるため、無線装置と通信中の基地局は、無線装置に送信のための利得を増加させるように指示するだろう。当業者は、この基地局からの要求が無線装置に送信される通信信号内に埋め込まれていることを理解するだろう。この増加は、例えば、１０ｄＢ増加などとして指定することができる。別法として、基地局は、実行が最適に維持されている間は、無線装置の電池出力を節約するために、無線装置に利得を減少させるように指示することもある。可変利得回路３２によって与えられる利得を調節するために、ベースバンドプロセッサ１２は、可変利得回路３２を制御するためのアナログ入力制御電圧信号ＶＣＯＮＴを発生させ所望の利得を与える。
【０００５】
[0005]先に述べたように、所望する利得とＶＣＯＮＴの電圧レベルとの間の関係は、実質的に線形であるべきであり、現在使用されている多くの標準は、ＶＣＯＮＴと利得との間に線形に近い関係を指定している。このような標準には、例えば、ＥＤＧＥ及びＷＣＤＭＡ通信標準を含む。
【０００６】
[0006]殆どの高周波（ＲＦ）装置は、一般に利得回路を含み、ＳｉＧｅ、ＧａＡｓ又は他のヘテロ接合技術を使用して製造される。当業者は、ＳｉＧｅ及びＧａＡｓ素子によって提供される利点を理解するだろう。ＧａＡｓ素子は高い電子移動度を有し、低電力で動作して従来のＣＭＯＳ素子よりも雑音の発生が低く、一方、ＳｉＧｅヘテロ接合素子は良好な順方向利得及び低逆方向利得特性を有し、これら特性は、ホモ接合又は従来のバイポーラトランジスタで一般に利用可能なものに比べ、低電流で高い周波性能を意味する。このような技術で製作された利得回路は、一般に、利得とＶＣＯＮＴとの間に実質的に線形な関係を示す。しかし、このような製造技術は、比較的新しく、非常に複雑で、このため高価である。その結果、これらのＲＦ素子を製造するためのコストは非常に高価となり得る。一方、相補型金属酸化膜半導体（ＣＭＯＳ）技術は、半導体素子の製造のための非常に成熟した安価な製作過程である。
【０００７】
[0007]図３は、ＣＭＯＳ技術で実施した、図２に示すアップコンバート回路３０の回路図の例である。図３の回路は差動信号用に構成されており、図２の回路は差動信号構成を表す簡略化図であることに留意されたい。アップコンバート回路３０は２つの差動対を含み、それぞれがアップコンバートされた信号のそれぞれの相を駆動する。第１の差動対はｎチャネルトランジスタ５０、５２及び５４を含み、トランジスタ５０は、共通の負荷抵抗器Ｒ１を通してＶＤＤに、及びトランジスタ５４を通してＶＳＳに結合する。トランジスタ５２は、共通の負荷抵抗器Ｒ２を通してＶＤＤに、及びトランジスタ５４を通してＶＳＳに結合する。トランジスタ５０及び５２のゲートは、相補的なアップコンバート周波数信号ｚ及びｚ＊をそれぞれ受信し、一方、トランジスタ５４のゲートは、入力ベースバンド信号ＩＮの１相を受信する。
【０００８】
[0008]第２の差動対はｎチャネルトランジスタ５６、５８及び６０を含み、トランジスタ５８は、共通の負荷抵抗器Ｒ２を通してＶＤＤに、及びトランジスタ６０を通してＶＳＳに結合する。トランジスタ５６は、共通の負荷抵抗器Ｒ１を通してＶＤＤに、及びトランジスタ６０を通してＶＳＳに結合する。トランジスタ５６及び５８のゲートは、相補的なアップコンバート周波数信号ｚ＊及びｚをそれぞれ受信し、トランジスタ６０のゲートは、ＩＮ＊と表示される反対の相の入力ベースバンド信号を受信する。アップコンバート回路３０の動作は、当業者にはよく知られている。この回路は、ベースバンド入力信号ＩＮ／ＩＮ＊をアップコンバート周波数ｚ／ｚ＊で乗じ、対応する出力信号ＯＵＴ及びＯＵＴ＊を供給する。第１の差動対は出力信号ＯＵＴを駆動し、一方、第２の差動対は反対の相の出力信号ＯＵＴ＊を駆動する。
【０００９】
[0009]図４は、ＣＭＯＳ技術で実施した、図２に示す可変利得回路３２の回路図の例である。図４の回路は差動信号用に構成されており、図２の回路は差動信号構成を表す簡略化図であることに留意されたい。可変利得回路は、図３に示したものと同様な２つの差動対の回路を含む。第１の差動対はｎチャネルトランジスタ７０、７２及び７４を含み、トランジスタ７０は直接ＶＤＤに、及びトランジスタ７４を通してＶＳＳに結合する。トランジスタ７２は、負荷抵抗器Ｒ３を通してＶＤＤに、及びトランジスタ７４を通してＶＳＳに結合する。トランジスタ７０及び７２のゲートは、差動利得制御電圧Ｖ＿ＧＡＩＮ−及びＶ＿ＧＡＩＮ＋をそれぞれ受信し、一方、トランジスタ７４のゲートは、図３のアップコンバート回路３０から信号ＯＵＴ＊を受信する。図３のＯＵＴ＊は図４に結合可能であることに留意されたい。
【００１０】
[0010]第２の差動対はｎチャネルトランジスタ７６、７８及び８０を含み、トランジスタ７６は直接ＶＤＤに、及びトランジスタ８０を通してＶＳＳに結合する。トランジスタ７８は、負荷抵抗器Ｒ４を通してＶＤＤに、及びトランジスタ８０を通してＶＳＳに結合する。トランジスタ７６及び７８のゲートは、それぞれ差動利得制御電圧Ｖ＿ＧＡＩＮ−及びＶ＿ＧＡＩＮ＋を受信し、一方、トランジスタ８０のゲートは、図３のアップコンバート回路３０から信号ＯＵＴを受信する。図３のＯＵＴは図４に結合可能であることに留意されたい。
【００１１】
[0011]可変利得回路３２の動作は、当業者にはよく知られている。信号ＯＵＴ＊及びＯＵＴの最大利得はＶ＿ＧＡＩＮ＋が最大電圧レベルのときに得られ、信号ＯＵＴ＊及びＯＵＴの最小利得はＶ＿ＧＡＩＮ＋が最小電圧レベルのときに得られる。第１の差動対は、対応する出力部から出力信号Ｖｐｉｎ＋を駆動し、一方、第２の差動対は、対応する他の出力部から反対の相の出力信号Ｖｐｉｎ−を駆動する。これらの出力部は図２に示す出力部３６に対応する。
【００１２】
[0012]理想的には、先に述べた通信標準の１つ又は複数の最小要件に適合可能なように、ベースバンド信号ＩＮ／ＩＮ＊はアップコンバートされて出力信号Ｖｐｉｎ＋／Ｖｐｉｎ−として最小雑音で線形に増幅される。残念ながら、ＣＭＯＳ可変利得回路３２は、利得と、Ｖ＿ＧＡＩＮ＋−Ｖ＿ＧＡＩＮ−に等しい入力制御電圧ＶＣＯＮＴとの間に実質的に線形な特性を示さない。事実、ＣＭＯＳトランジスタは、一般に、実質的に線形な電圧／電流特性を示さない。この理由によって、ＣＭＯＳトランジスタの固有の非線形性のため、導入されたどのような信号非線形性を補償するために、ＡＧＣ回路３４が含まれなければならない。当業者は、さらに、ＣＭＯＳトランジスタの非線形性が、ＰＶＴ（過程、電圧、温度）変動によって、さらに複雑化する可能性があることを、理解するだろう。当業者は、これらの変動の任意の１つがトランジスタ素子の動作特性に影響し、最終的には、回路の利得特性に影響し得ることを理解するだろう。
【００１３】
[0013]説明したＰＶＴ可変要因のうち、過程と電圧は一般に静的な可変要因であり、無線装置の動作中は一般に変化しない。一方、温度は、無線装置の通常の動作中に著しく変化し得る。図５は、種々の動作温度に対して、制御電圧ＶＣＯＮＴの関数として可変利得回路の利得応答例を示すグラフである。曲線９０、９２及び９４は、それぞれ８５℃、２２．５℃及び−４０℃での、利得−ＶＣＯＮＴ関係である。３つの曲線すべて実質的に線形であるが、利得量が所与のＶＣＯＮＴ値に対して２０ｄＢと大きく変動し得るので、温度に対する変動、つまり、可変利得回路の全体の線形性は達成されていない。
【００１４】
[0014]さまざまな技術、及びＡＧＣ３４用の対応する利得制御回路の実施があり、これらは、可変利得回路３２の実際の利得が、制御電圧ＶＣＯＮＴに対して線形な関係に従うことを確保するために、当分野では既知である。共同所有された米国特許出願番号第１１／０９２，５６６号は、本明細書に援用されるが、温度、供給電圧、及び過程パラメータのうちの任意の１つをモニタし、可変利得回路のために対応する補償された利得制御電圧を発生させることによる利得制御のためのデジタルシステムを開示している。当業者は、上に説明したＡＧＣシステムが、ＣＭＯＳ回路の固有の非線形な特質に対して補正／補償するための１つの可能な技術を表すと理解するだろう。他の可能なＡＧＣシステムには、フィードバックシステム又は参照回路を採用するシステムを含み得る。
【００１５】
[0015]先に説明したＡＧＣ回路は、利得制御信号ＶＣＯＮＴと可変利得回路３２からの実際の利得との間に実質的に線形な関係を有効に確立するが、有効範囲は約４０ｄＢに制限される。これは、ＧＳＭ及びＥＤＧＥなどの標準に対しては十分であるが、ＷＣＤＭＡなどの標準は、約８５ｄＢのより高い最小範囲を要求する。したがって、このようなＡＧＣ回路を採用する無線核心部のどのようなものも、ＷＣＤＭＡ標準に適合しないだろう。これは、主に、飽和状態で動作するＣＭＯＳトランジスタ固有の非線形な挙動による。
【００１６】
[0016]当業者は、可変利得回路３２などのＣＭＯＳ回路は、一般的に飽和状態で動作されることを理解するだろう。飽和したトランジスタは理想的な電流源として動作するが、このドレイン電流（Ｉｄ）とゲートソース電圧（Ｖｇｓ）との間で非線形な関係を有する。さらに、トランジスタを飽和状態で動作している状態に保つためには、Ｖｔがこのトランジスタの閾値電圧である場合、トランジスタのドレインソース電圧（Ｖｄｓ）はＶｇｓ−Ｖｔ以上でなければならない。このため、電圧の上方余裕度が減少し、入力信号のクリッピングを引き起こし得る。
【００１７】
[0017]利得特性を指定する標準に加え、結果のアップコンバートされ増幅された信号中の許容可能な雑音の最大量を規定する標準もある。残念ながら、図２の回路は、アップコンバート回路３０、可変利得回路３２内で、及びＡＧＣ回路３４からさえ発生される望ましくない雑音を信号から除去するためにＳＡＷフィルタ３８の追加が必要である。
【００１８】
[0018]図３及び図４の回路図を参照すると、雑音は、電流／電圧変換、及び電圧／電流変換の各回路段階で導入される。図３のアップコンバート回路３０で始まり、信号ＩＮ／ＩＮ＊はトランジスタ５４及び６０をオン及びオフの切り換えを行う電圧信号で、トランジスタ５０、５２、５６及び５８を通して電流を発生させる。これらの電流は、次に、電圧信号ＯＵＴ／ＯＵＴ＊に変換され、可変利得回路３４に供給される。可変利得回路３２では、電圧信号ＯＵＴ／ＯＵＴ＊は、トランジスタ７４及び８０をオン及びオフの切り換えを行って、トランジスタ７２及び７８を通して信号電流を発生させる。これらの電流は、次に、電圧信号Ｖｐｉｎ＋／Ｖｐｉｎ−に変換される。電圧／電流変換、及び電流／電圧変換のそれぞれの段階で、結果の出力信号Ｖｐｉｎ＋／Ｖｐｉｎ−中に雑音を導入するだろう。雑音に加えて、数多くの、電圧／電流変換、及び電流／電圧変換の段階で電流を消費し、したがって、移動無線装置では限られた資源である電力を浪費する。
【００１９】
[0019]ＣＭＯＳ送信器回路、特にアップコンバート回路、可変利得回路、及び自動利得回路は、より珍しいバイポーラ型の対応品よりも製造が安価である。ＣＭＯＳ可変利得回路固有の非線形性は、既存の回路で補正／補償可能であるが、これらは４０ｄＢ範囲に制限され、ＷＣＤＭＡ標準に対して不十分である。さらに、混合器回路及び可変利得回路によって加えられた雑音のために、チップ外のＳＡＷフィルタ個別部品が必要となり、追加の素子のために無線装置形状因子とコストを増加させ得る。
【００２０】
[0020]したがって、雑音を最小化させつつも、広範囲の利得と線形な動作を与えるため、ＣＭＯＳ送信器に利得システムを備えることが望ましい。
【発明の概要】
【００２１】
[0021]本発明の目的は、先行技術の少なくとも１つの不都合を除去又は軽減することである。特に、本発明の目的は、雑音を最小化しつつ、所望の利得と増幅された信号における結果の利得との間に線形な関係を維持するＣＭＯＳ送信器回路を提供することである。
【００２２】
[0022]第１の態様では、本発明は、併合型の混合器及び可変利得増幅回路を提供する。この併合型の混合器及び可変利得増幅回路は、混合器副回路と可変利得副回路とを含む。混合器副回路は、複数の差動入力電流を相補的な周波数信号で乗じて、アップコンバートされた差動信号を供給する。可変利得副回路は、複数のアップコンバートされた差動信号を、複数の増幅された差動信号として、利得制御電圧に対応する利得で通過させる複数の利得トランジスタを有する。利得トランジスタはサブスレッショルドで動作し、利得制御電圧は、温度補償された電圧を受信するリニアライザ回路によって発生される。Ｖ＿ＣＯＭＰが温度補償された電圧で、Φがリニアライザ回路のトランジスタの定数ｋＴ／ｑである場合に、好ましくは、利得制御電圧は、−Ｉｎ（１＋ｅ（−Ｖ＿ＣＯＭＰ／Φ））によって定義される特性を有する。
【００２３】
[0023]この態様の実施形態では、混合器副回路が、第１の差動対回路と第２の差動対回路とを含んでよい。第１の差動対回路は、差動入力電流のうちの１つを、相補的な周波数信号に対応する周波数で、第１の混合器出力と第２の混合器出力とに交互に通過させる。第２の差動対回路は、差動入力電流のうちのもう１つを、相補的な周波数信号に対応する周波数で、第１の混合器出力と第２の混合器出力とに交互に通過させる。第１の差動対回路は、第１、第２、第３、及び第４のｎチャネルトランジスタを含み得る。第１のｎチャネルトランジスタは、差動入力電流のうちの１つを受信するためのソース端子と、相補的な周波数信号の１つの相を受信するためのゲート端子と、第１の混合器出力に接続されたドレイン端子とを有する。第２のｎチャネルトランジスタは、差動入力電流のうちの１つを受信するためのソース端子と、相補的な周波数信号の他の相を受信するためのゲート端子と、第２の混合器出力に接続されたドレイン端子とを有する。第３のｎチャネルトランジスタは、差動入力電流のうちのもう１つを受信するためのソース端子と、相補的な周波数信号の１つの相を受信するためのゲート端子と、第２の混合器出力に接続されたドレイン端子とを有する。第４のｎチャネルトランジスタは、差動入力電流のうちのもう１つを受信するためのソース端子と、相補的な周波数信号のもう１つの相を受信するためのゲート端子と、第１の混合器出力に接続されたドレイン端子とを有する。
【００２４】
[0024]この態様の他の実施形態では、可変利得副回路が、第１の差動対回路と第２の差動対回路とを含んでよい。第１の差動対回路は、アップコンバートされた差動信号のうちの１つを受信するための第１の入力ノードと、増幅された差動信号のうちの１つを供給するための第１の出力ノードとを有する。第２の差動対回路は、アップコンバートされた差動信号のうちのもう１つを受信するための第２の入力ノードと、増幅された差動信号のうちのもう１つを供給するための第２の出力ノードとを有する。第１の差動対回路は、アップコンバートされた差動信号のうちの１つを受信するための第１の入力ノードに接続された共通ソース端子を有する第１及び第２の利得トランジスタと、電源と第１の利得トランジスタのドレイン端子との間に直列に接続された第１の負荷抵抗器とを含む。第１の出力ノードが、第１の負荷抵抗器と第１の利得トランジスタとの間に配置され、電源が、第２の利得トランジスタのドレイン端子に接続される。第２の差動対は、アップコンバートされた差動信号のうちのもう１つを受信するための第２の入力ノードに接続された共通ソース端子を有する第３及び第４の利得トランジスタと、電源と第３の利得トランジスタのドレイン端子との間に直列に接続された第２の負荷抵抗器とを含む。第２の出力ノードが、第２の負荷抵抗器と第３の利得トランジスタとの間に配置され、電源が、第４の利得トランジスタのドレイン端子に接続される。好ましくは、第１、第２、第３、及び第４の利得トランジスタは、サブスレッショルドで動作するｎチャネルトランジスタである。
【００２５】
[0025]この態様のさらに他の実施形態では、差動入力電流が線形であり、併合型の混合器及び可変利得増幅回路は、電流源回路をさらに含む。電流源回路は、電圧／電流回路と雑音減少回路とを含む。電圧／電流回路は、相補的な入力電圧信号を、雑音成分を有する対応する電流信号に変換する。雑音減少回路は、対応する電流信号を受信し、雑音成分の実質的にすべてをフィルタ除去する。差動入力電流は、雑音減少回路によって発生される。雑音減少回路は、電流／電圧変換器と、ローパスフィルタと、電圧／電流変換器とを含む。電流／電圧変換器は、対応する電流信号を電圧信号に変換する。ローパスフィルタは、電圧信号を受信し、雑音を減少させた電圧信号を供給する。電圧／電流変換器は、雑音を減少させた電圧信号を受信し、雑音を減少させた電圧信号に応じて差動入力電流を発生させる。
【００２６】
[0026]本実施形態の１つの態様によると、電流／電圧変換器は、ダイオード接続されたｎチャネルトランジスタ対を含んでよく、電圧信号は、ダイオード接続されたｎチャネルトランジスタ対のゲート端子から供給される。電圧／電流変換器は、雑音を減少させた電圧信号を受信するためのゲート端子を有するｎチャネル駆動トランジスタ対を含んでよい。ローパスフィルタは、ダイオード接続されたｎチャネルトランジスタ対のゲート端子とｎチャネル駆動トランジスタとの間に直列に接続された抵抗器と、ｎチャネル駆動トランジスタのゲート端子に並列に接続されたコンデンサとを含んでよい。
【００２７】
[0027]第２の態様では、本発明は、入力制御信号に応じて信号送信利得を制御するための方法を提供する。この方法は、入力制御信号を受信するステップと、温度に応じて、入力制御信号に対応する温度補償された制御電圧を発生させるステップと、利得制御電圧を発生させるために温度補償された制御電圧を線形化するステップと、利得制御電圧に応じて利得回路をサブスレッショルドに制御するステップとを含む。
【００２８】
[0028]この態様の実施形態では、入力制御信号が電圧信号であり、この電圧信号は、デジタル／アナログ変換器によって供給される。入力制御信号は電圧信号でよく、発生させるステップは、電圧信号を電流に変換するステップと、電流を中間電圧信号に変換するステップとを含む。温度補償された制御電圧は、中間電圧信号から発生される。この電流はフィルタ処理可能であるか、又はこの電流に対応する有効入力制御電圧範囲はシフト可能である。
【００２９】
[0029]この態様の他の実施形態では、利得制御電圧は、利得回路を線形に制御する。この実施形態では、利得制御電圧は、リニアライザ回路によって発生され、Ｖ＿ＣＯＭＰが温度補償された制御電圧で、Φがリニアライザ回路のトランジスタの定数ｋＴ／ｑである場合に、−ｌｎ（１＋ｅ（−Ｖ＿ＣＯＭＰ／Φ））によって定義される特性を有する。
【００３０】
[0030]第３の態様では、本発明は、入力制御信号に応じて送信信号を発生させるための利得システムを提供する。この利得システムは、絶対温度比例（ＰＴＡＴ）回路と、電圧変換器と、リニアライザ回路と、可変利得回路とを含む。絶対温度比例（ＰＴＡＴ）回路は、温度依存電流を発生させるように構成された温度依存部品を有する。電圧変換器は、温度依存電流を供給源として受信し、入力制御信号を温度補償された制御電圧に変換する。リニアライザ回路は、温度補償された制御電圧を受信するための第１の入力トランジスタを有する。リニアライザ回路は、Ｖ＿ＣＯＭＰが温度補償された電圧で、Φが第１の入力トランジスタの定数ｋＴ／ｑである場合に、−ｌｎ（１＋ｅ（−Ｖ＿ＣＯＭＰ／Φ））によって特性化される利得信号を発生させることによって温度補償された電圧を予め調整する。可変利得回路は、利得信号を受信するため及び増幅された信号を供給するためにサブスレッショルド領域で動作する第２の入力トランジスタを有する。
【００３１】
[0031]本発明の他の態様及び特徴は、当業者には、添付の図面と併せて以下の本発明の具体的な実施形態の説明を吟味すると、明らかになるだろう。
【００３２】
[0032]添付図面を参照しながら、単なる例示によって、本発明の実施形態を説明する。
【詳細な説明】
【００３３】
[0033]一般に、本発明は、アナログ制御電圧を受信し、温度補償された利得電圧を発生させて、サブスレッショルド領域で動作する可変利得回路の利得を線形に制御するＣＭＯＳ自動利得制御（ＡＧＣ）回路を提供する。サブスレッショルド領域で動作する電流ミラー回路に結合した抵抗器網を有するＰＴＡＴ回路が、温度に対する比例関係を有する電流を生成する。この電流は、電圧／電圧変換回路に対する供給源として使用され、アナログ制御電圧に応じた中間電圧を発生させる。サブスレッショルド領域で動作する線形化回路が、中間電圧を予め調整し、これが次に可変利得回路に加えられる。可変利得回路は、サブスレッショルド領域で動作し、約４５ｄＢの範囲でアナログ制御電圧に対して実質的に線形になるように、予め調整された中間電圧が利得量を制御することになる。２つの利得段階が接続されると、９０ｄＢの総範囲が達成される。
【００３４】
[0034]本発明の他の実施形態によると、サブスレッショルド領域で動作する可変利得回路はアップコンバート回路と併合可能であり、電圧／電流変換及び電流／電圧変換の段階の数が減少する。したがって、動作中に発生される雑音の量を減少させることができる。これは、サブスレッショルドトランジスタのＶｄｓが、飽和領域で動作するために必要なＶｄｓ＞Ｖｇｓ−Ｖｔの関係をもはや維持する必要がないために、可能となる。したがって、最小限の電圧供給上方余裕度が消費される。さらに、混合器回路の電流源はチップ上の帯域雑音を除去するローパスフィルタを含むように構成可能であり、このローパスフィルタは外部フィルタ装置を不要にするに十分である。
【００３５】
[0035]後で説明するが、図４に示した回路などのＣＭＯＳ可変利得回路は、サブスレッショルド領域で動作するようにバイアスがかけられる。当業者は、Ｖｔｎはｎチャネルトランジスタの閾値電圧とする場合、Ｖｇｓ＜ＶｔｎのときにＣＭＯＳｎチャネルトランジスタがサブスレッショルド領域で動作することを理解するだろう。ドレイン電流がサブスレッショルド動作のトランジスタを通して流れる際に、このドレイン電流はＶｇｓに対して指数関数的な関係になるだろう。この特性は、ＢＪＴトランジスタのベース／エミッタ電圧とコレクタ電流に類似している。入力制御電圧に対する線形な利得関係が本質的に獲得できるため、この特性は利得回路用途に対して非常に利点である。この関係を下の式１に示す。
【００３６】
[0036]（１）Ｉｄ＝Ｃｏｎｓｔ×ｅｑＶｇｓ／ｋＴＮ
ここで、Ｃｏｎｓｔ及びＮは定数、ｋはボルツマン定数、ｑは電荷、Ｔはケルビンでの温度、及びＮはスロープパラメータである。
【００３７】
[0037]図４に示す可変利得回路３２の第１の差動対を例に使用すると、トランジスタ７０及び７２がサブスレッショルドの場合、結果の線形な利得は下の式２によって特性づけられる。
【００３８】
[0038]（２）Ｇ＝（Ｉ７２／Ｉ７４）ｄｃ＝１／（１＋ｅ（−Ｖ＿ＧＡＩＮ／ｎＶｔ））
【００３９】
[0039]ここでＧは利得、Ｉ７２はトランジスタ７２を通るｄｃ電流、Ｉ７４はトランジスタ７４を通るｄｃ電流、ｎはトランジスタの定数、及びＶｔは閾値電圧である。式２をｄＢで表現すると下の式３となる。
【００４０】
[0040]（３）ＧｄＢ＝−ｌｎ（１＋ｅ（−Ｖ＿ＧＡＩＮ／ｎＶｔ））
【００４１】
[0041]式（１）に示すように、サブスレッショルドドレイン電流は望ましくない温度依存性を有している。式（３）に示すように、「１」の項が利得回路の線形性に悪影響を与える。したがって、本発明の利得制御回路は可変利得回路の温度依存性を補償し、式（３）の「１」を打ち消す相殺項を発生させる。
【００４２】
[0042]本発明の実施形態による利得システムを図６に示す。利得システム１００は、好ましくは、無線装置の送信器核心部に実施され、さらに具体的には、図２の部品３０、３２、及び３４を置換可能である。利得システム１００は利得制御回路１０２及び可変利得回路１０４を含む。利得制御回路１０２は入力制御電圧を受信し、可変利得回路１０４の利得を制御するために、対応する差動利得信号Ｖ＿ＧＡＩＮ＋／Ｖ＿ＧＡＩＮ−を発生させる。可変利得回路１０４は、任意選択的に、分離したアップコンバート及び利得回路又は、後で説明する本発明の実施形態による併合したアップコンバート及び可変利得回路を含んでよい。可変利得回路１０４は、送信すべき差動ベースバンド信号ＩＮ＋／ＩＮ−を受信し、これを周波数信号ｚ／ｚ＊にアップコンバートを行い、図２に示す駆動回路４０などの下流の回路のために差動出力信号Ｖｐｉｎ＋／Ｖｐｉｎ−を発生させる。
【００４３】
[0043]以下、利得制御回路１０２のさらに詳しい説明を行う。ここに示す図６の実施形態では、利得制御回路１０２はデジタル／アナログ変換器（ＤＡＣ）１０６、マルチプレクサ回路１０８、電圧／電流変換回路１１０、電流制御回路１１２、電流／電圧回路１１４、電圧変換回路１１６、ＰＴＡＴ回路１１８、及びリニアライザ回路１２０を含む。
【００４４】
[0044]マルチプレクサ回路１０８は、２つの入力制御電圧信号のうちの１つを選択的に電圧／電流変換回路１１０に結合させる。第１の信号はチップのピンからのアナログ電圧Ｖ＿ａｎａｌｏｇで、第２の信号はＤＡＣ１０６を介してアナログ電圧に変換されたデジタル信号Ｖ＿ｄｉｇｉｔａｌ［０：ｎ］であろう。Ｖ＿ｄｉｇｉｔａｌ［０：ｎ］は、ベースバンドプロセッサ又は他のデジタル源によって供給されてよく、ＤＡＣ１０６の分解能に合うようにｎビット幅でよい。
【００４５】
[0045]電圧／電流変換回路１１０は、マルチプレクサ回路１０８からの入力電圧を電流に変換するための標準的な既知の回路である。入力電圧を電流に変換する目的は、電流制御回路１１２による信号操作を容易にするためである。当業者は、電圧よりも電流の方が操作しやすいことを理解するだろう。電流操作の例には、フィルタ処理すること、有効入力制御電圧範囲をシフトすること、及び電流から入力制御電圧へのスロープ特性を調節することによる入力制御電圧への電流感度を含むことができる。
【００４６】
[0046]結果の電流は、次の回路ブロックの温度依存性調節のための準備として、次に、電流／電圧回路１１４によって対応する電圧に変換して戻される。本発明の他の実施形態によると、回路１１０、１１２、及び１１４を省略して、入力制御電圧を直接電圧変換回路１１６に結合することも可能である。
【００４７】
[0047]電流／電圧回路１１４からの調整された電圧は、次に、電圧変換回路１１６によって処理され、温度の関数である電圧を発生させる。結果の電圧の温度依存性（温度補償された電圧と呼ぶ）を生成するために、ＰＴＡＴ回路１１８が使用される。ＰＴＡＴ回路１１８は温度に比例する電流を発生させ、この電流は、電圧変換回路１１６によって、この回路部品のための供給源として使用される。
【００４８】
[0048]温度補償された電圧は、次に、リニアライザ回路１２０によって、さらに調整され、利得信号Ｖ＿ＧＡＩＮ＋／Ｖ＿ＧＡＩＮ−を発生させる。特に、リニアライザ１２０は利得信号に対して負のオフセットを加え、これが可変利得回路１０４によって発生された正のオフセットを打ち消し、したがって、温度から独立した実質的に線形な動作を確保する。
【００４９】
[0049]ＤＡＣ回路１０６、マルチプレクサ１０８、電圧／電流変換器１１０、及び電流制御回路１１２は、ここに説明する本発明の実施形態に対して任意選択の回路であるが、これらも当分野で既知の標準的な回路である。電流制御回路１１２は標準化されていないだろうが、さまざまな既知の回路技術を使用して、説明したように電流を操作することが可能である。
【００５０】
[0050]図７に示す回路構成を有する電圧変換回路１１４及び１１６の説明を次に行う。電圧変換回路１１４及び１１６は、ｐチャネルトランジスタ２００及び２０２からなる電流ミラー対と、ダイオード接続されたｎチャネルトランジスタ２０４及び２０６と、負荷抵抗器２１４、２１６、及び２１８に結合したｎチャネルトランジスタ２０８及び２１０からなる差動回路とを含む。好ましくは、抵抗器２１４、２１６及び２１８は値が等しい。ダイオード接続されたｎチャネルトランジスタ２０４は、トランジスタ２０８と共に電流ミラー対を形成し、同様に、ダイオード接続されたｎチャネルトランジスタ２０６はトランジスタ２１０と共に電流ミラー対を形成する。ここに示す回路は、電圧変換回路１１４及び１１６用に使用可能な既知の回路の１つの例である。
【００５１】
[0051]トランジスタ２００は、ＶＤＤと、電圧／電流変換回路１１０によって供給される入力制御電流Ｉｃｏｎｔｒｏｌ＋との間に接続されるソース／ドレイン端子を有し、一方、トランジスタ２０２及び２０４はＶＤＤと電流源２２０との間に直列に接続される。トランジスタ２０６は、ＶＤＤと電流源２２０との間に接続されるソース／ドレイン端子を有する。負荷抵抗器２１４及び２１６の共通端子は、抵抗器２１８を介してＶＤＤに結合し、一方、負荷抵抗器２１４及び２１６のもう１つの端子は、トランジスタ２０８と２１０に、それぞれ接続される。温度補償された電圧信号Ｖ＿ｃｏｍｐ＋／Ｖ＿ｃｏｍｐ−はトランジスタ２０８及び２１０のドレイン端子に発生し、一方、トランジスタの共通のソース端子は結合しＰＴＡＴ電流を受信する。
【００５２】
[0052]一般的な動作では、トランジスタ２０４に結合した電流ミラートランジスタ２００及び２０２の作用によってトランジスタ２０４及び２０６を通し電流を異なって操作することによって、電圧変換器１１６はＩｃｏｎｔｒｏｌ＋から温度補償された電圧信号Ｖ＿ｃｏｍｐ＋／Ｖ＿ｃｏｍｐ−を発生させる。その結果、トランジスタ２０８及び２１０のゲートは異なってバイアスされ、これによって、トランジスタ２０８及び２１０を通して電流を調整する。このように、Ｖ＿ｃｏｍｐ＋及びＶ＿ｃｏｍｐ−は異なった電圧レベルに設定されるだろう。温度補償回路は、電流Ｉ＿ＰＴＡＴを介し、トランジスタ２０８及び２１０を通して電流を設定する。
【００５３】
[0053]トランジスタ２００、２０２、２０４及び２０６は電流／電圧変換器として有効に機能し、Ｉｃｏｎｔｒｏｌ＋を２つの差動電圧Ｖ＿ＣＯＭＰ＋及びＶ＿ＣＯＭＰ−に変換する。このように、トランジスタ２０８、２１０及び２１２の差動対回路は、電流／電圧変換器として有効に機能し、電流を温度に関連した差動電圧に変換する。
【００５４】
[0054]電流供給Ｉ＿ｃｏｍｐを発生させるのは、ＰＴＡＴ（絶対温度比例）回路１１８である。図８に示すＰＴＡＴ回路１１８は、ｐチャネルトランジスタ２５０及び２５２、抵抗器２５４、２５６、及び２５８、ｎチャネルトランジスタ２６０、２６２、オペアンプ２６４、ｐチャネルトランジスタ２６６、及びｎチャネル電流ミラートランジスタ２６８及び２７０を含む。トランジスタ２５０及び２５２は電流ミラー構成に配列され、これらのドレイン端子はＶｄｄに接続される。トランジスタ２５０は、並列な電圧分割分枝の対からなる電圧分割網に電流を供給し、第１の分枝は、トランジスタ２５０のソース端子とＶｓｓとの間に直列に接続された抵抗器２５４、２５８、及びトランジスタ２６０を含む。第２の分枝は、トランジスタ２５０のソース端子とＶｓｓとの間に直列に接続された抵抗器２５６及びトランジスタ２６２を含む。トランジスタ２６０及び２６２は電流ミラー構成に配列され、サブスレッショルド状態で動作する。オペアンプ２６４は抵抗器２５４及び２５８（ノードＶ１）の共通端子に接続された正入力端子と、抵抗器２５６及びトランジスタ２６２（ノードＶ２）共通端子に接続された負／参照入力端子を有する。オペアンプ２６４の出力はトランジスタ２５２のソースと、駆動トランジスタ２６６のゲートとに接続される。駆動トランジスタ２６６はＶｄｄに接続されたドレイン端子と、ダイオード接続されたトランジスタ２６８に接続されたソース端子とを有する。トランジスタ２６８及び２７０は電流ミラー構成に接続されているため、これらのトランジスタが同様な大きさとされていれば、トランジスタ２７０を通る電流はトランジスタ２６８を通る電流と等しくなるだろう。この電流がＩ＿ＰＴＡＴであり、電圧変換回路１１６中で使用される。
【００５５】
[0055]前述のＰＴＡＴ回路１１８の部品は以下のように機能的に分類できる。第１及び第２の電圧分割分枝からなる電圧分割網は、温度依存電圧Ｖ１及びＶ２を発生させ、これらの電圧は抵抗器２５４、２５６及び２５８の選択値によって異なり得る。好ましくは、抵抗器２５４及び２５８の値の比（２５４／２５８）は３又は４に制限され、一方、抵抗器２５４及び２５６の値は互いに等しい。これらの温度依存電圧は、オペアンプ２６４及びトランジスタ２５０、２５２及び２６６からなる電流発生回路によって受信される。オペアンプ２６４の電圧出力は、制御された電流源２５０によって供給されるフィードバック電流を制御し電圧分割網に供給すると共に、制御された電流源２６６によって供給される電流を制御するだろう。オペアンプ２６４の電圧出力は、電流源２５０及び２６６によって供給される電流と同様に、温度に関連する。
【００５６】
[0056]一般の動作では、抵抗器２５４、２５６及び２５８の値は、トランジスタ２６０及び２６２をサブスレッショルド領域の動作に維持するように選択され、一方、オペアンプ２６４はトランジスタ２５２への自身の出力のフィードバックを通してＶ１＝Ｖ２を維持し、これによって、トランジスタ２５０を通る電流を制御する。トランジスタ２６０及び２６２はサブスレッショルド領域の動作に保たれるので、これらのトランジスタは電流と温度との間に、先に説明した指数関数的な関係を示すだろう。したがって、出力電流Ｉ＿ＰＴＡＴは温度に対して比例するだろう。
【００５７】
[0057]図９は図６に示したリニアライザ回路１２０の回路図である。リニアライザ回路１２０は、温度補償された電圧信号Ｖ＿ｃｏｍｐ＋／Ｖ＿ｃｏｍｐ−を受信し、可変利得回路の制御が実質的に線形になるように信号を予め調整することを担う。さらに具体的には、リニアライザ回路１２０の機能は、可変利得回路のために、先に示した式（３）中の「１」項を相殺すなわち打ち消すことである。
【００５８】
[0058]リニアライザ回路１２０は、ｎチャネルトランジスタ３００、３０２、３０４及び３０６、オペアンプ回路３０８、及び電流源３１０及び３１２を含む。トランジスタ３００及び３０２は第１の差動対を形成し、一方、トランジスタ３０４及び３０６は第２の差動対を形成する。トランジスタ３００及び３０４のゲートはＶ＿ｃｏｍｐ＋を受信し、トランジスタ３０２のゲートのみがＶ＿ｃｏｍｐ−を受信する。トランジスタ３０６のゲートは、出力Ｖ＿ＧＡＩＮ−であるオペアンプ回路３０８の出力を受信する。入力信号Ｖ＿ｃｏｍｐ＋は、出力では、単にＶ＿ＧＡＩＮ＋と再表示されている。オペアンプ回路３０８はトランジスタ３００及び３０２の共通ソース端子（Ｖ３）に結合した正入力と、トランジスタ３０４及び３０６の共通ソース端子（Ｖ４）に結合した参照入力とを有する。トランジスタ３００、３０２、３０４及び３０６のドレイン端子はＶｄｄに接続され、電流源はＶｓｓに接続される。トランジスタ３００、３０２及び３０６のＷ／Ｌサイズは同じであるが、トランジスタ３０４のＷ／Ｌサイズは約２Ｗ／Ｌであることに留意されたい。
【００５９】
[0059]一般的な動作では、トランジスタ３００、３０２、３０４及び３０６はサブスレッショルド領域で動作し、オペアンプ回路は、トランジスタ３０６のゲート電圧を調節することによって、ノードＶ４の電圧をノードＶ３の電圧に等しく維持する。出力電圧Ｖ＿ＧＡＩＮの入力電圧Ｖ＿ｃｏｍｐに対する関係を下の式（４）から式（１２）を参照して説明する。トランジスタ３００、３０２、３０４及び３０６を通る電流は、それぞれ電流Ｉ１、Ｉ２、Ｉ３及びＩ４と表記され、電流源３１０及び３１２を通る電流は、それぞれ電流Ｉ５及びＩ６と表記されることに留意されたい。トランジスタ３００、３０２、３０４及び３０６のゲートソース電圧は、それぞれＶｇｓ１、Ｖｇｓ２、Ｖｇｓ３及びＶｇｓ４と表記される。
【００６０】
[0060]（４）Ｉ１＋Ｉ２＝Ｉ５
（５）Ｉ３＋Ｉ４＝Ｉ６
ここで、Ｉ１＝ωｅＶｇｓ１／Φ、Ｉ２＝ωｅＶｇｓ２／Φ、Ｉ３＝２ωｅＶｇｓ３／Φ、Ｉ４＝ωｅＶｇｓ４／Φ、及びＶｇｓ１＝Ｖｇｓ３である。ここで、Φ＝ｋＴ／ｑ、ｋはボルツマン定数、Ｔはケルビンでの温度、及びｑは電荷である。
（６）Ｉ１／Ｉ２＝ｅＶ＿ｃｏｍｐ／Φ
（７）Ｉ３／Ｉ４＝２ｅＶ＿ＧＡＩＮ／Φ
【００６１】
[0061]式（４）及び式（６）から、式（８）を得ることができる。
（８）Ｉ１＝Ｉ５ｅＶ＿ｃｏｍｐ／Φ／（１＋ｅＶ＿ｃｏｍｐ／Φ）
【００６２】
[0062]式（５）及び式（７）から、式（９）を得ることができる。
（９）Ｉ４＝（Ｉ６／２ｅ−Ｖ＿ＧＡＩＮ／Φ）／（１＋１／２ｘｅ−Ｖ＿ＧＡＩＮ／Φ）
【００６３】
[0063]（１０）Ｉ１／Ｉ４＝ｅＶ＿ＧＡＩＮ／Φ
ここで式（１０）であり、式（８）及び式（９）から式（１０）のＩ１及びＩ４を置換すると、
（１１）（ＩｅＶ＿ｃｏｍｐ／Φ／１＋ｅＶ＿ｃｏｍｐ／Φ）／（(Ｉ／２)ｅ−Ｖ＿ＧＡＩＮ／Φ／(１＋Ｉ／２)ｅ−Ｖ＿ＧＡＩＮ／Φ）＝ｅＶ＿ｃｏｍｐ／Φ
【００６４】
[0064]また、式（１１）を下の式（１２）として簡略化できる。
（１２）１／（１＋ｅ−Ｖ＿ＧＡＩＮ／Φ）＝１／（２＋ｅ−Ｖ＿ＧＡＩＮ／Φ）
ここでＶ＿ＧＡＩＮ＝Φｌｎ（１＋ｅＶ＿ＣＯＭＰ／Φ）であり、これは式（３）と同じである。
【００６５】
[0065]説明した図６の利得システム１００は、アナログ入力制御電圧を温度補償された線形化された電圧に変換し、サブスレッショルド領域で動作する可変利得増幅回路に加える。可変利得増幅回路の温度依存性は、動作温度にかかわらず、任意で所与の入力制御電圧に対して利得が常に同じになるように、ＰＴＡＴ回路１１８によって補償される。
【００６６】
[0066]先に説明したように、分離したアップコンバート回路３０と図２に示す先行技術のシステムの可変利得回路３２との間で、さまざまな電圧／電流及び電流／電圧の段階によって導入される雑音は、外部ＳＡＷフィルタを使用することなく減少可能である。本発明の可変利得回路はサブスレッショルド領域で動作するため、アップコンバート回路３０及び可変利得回路３２は互いに併合可能である。
【００６７】
[0067]図１０は、併合された、混合器としても知られるアップコンバート及び可変利得増幅回路の回路図である。以降、この回路を、簡単に、併合型の可変利得回路と呼ぶ。併合型の可変利得回路３５０は２つの直列に結合した２つの副回路を含む。第１の副回路は、ノードｘ及びｙの差動入力電流Ｉ＿ｉｎ＋／Ｉ＿ｉｎ−を、相補的な周波数信号ｚ／ｚ＊で乗じるための混合器部である。差動入力電流Ｉ＿ｉｎ＋／Ｉ＿ｉｎ−は図６に示す入力信号ＩＮ／ＩＮ＊から発生される。この用途では、入力電圧信号は信号ｚ／ｚ＊の周波数にアップコンバートされる。第２の副回路は、利得制御電圧Ｖ＿ＧＡＩＮ＋／Ｖ＿ＧＡＩＮ−の電圧レベルによって決定される利得量でアップコンバートされた信号を増幅し出力ピンに出力するための可変利得部である。当業者は、２つの利得段階は互いに接続されて、利得の総範囲が増加可能であることを理解するだろう。
【００６８】
[0068]先に述べたように、差動入力電流Ｉ＿ｉｎ＋／Ｉ＿ｉｎ−は入力信号ＩＮ／ＩＮ＊から発生される。好ましくは、Ｉ＿ｉｎ＋及びＩ＿ｉｎ−は線形な信号である。先に説明したように、ＣＭＯＳトランジスタは、本来、非線形な素子である。そのままで補正しなければ、入力信号の歪みが結果として生じることがある。このため、Ｉ＿ｉｎ＋及びＩ＿ｉｎ−を発生させることを担う回路は、好ましくは、入力信号ＩＮ及びＩＮ＊を補償するための回路構成を含み、入力信号ＩＮ及びＩＮ＊に応じてｎチャネルトランジスタから線形な応答が得られることを確保する。Ｉ＿ｉｎ＋及びＩ＿ｉｎ−を発生させるための回路は、図１１を参照して後で説明する。
【００６９】
[0069]第１の副回路は、図３に示したものと同様な２つの差動対を含む。第１の差動対はｎチャネルトランジスタ３５６及び３５８を含み、一方、第２の差動対はｎチャネルトランジスタ３６０及び３６２を含む。トランジスタ３５６及び３６２のゲート端子は信号ｚを受信し、一方、トランジスタ３５８及び３６０のゲート端子は相補的な信号ｚ＊を受信する。トランジスタ３５６及び３５８の共通ソース端子は、Ｉ＿ｉｎ＋に結合し、トランジスタ３６０及び３６２の共通ソース端子は、Ｉ＿ｉｎ−に結合する。トランジスタ３５６及び３６０のドレイン端子は互いに接続され、トランジスタ３５８及び３６２のドレイン端子も同様である。この混合器回路の動作は、図３に示した回路の動作と同様である。
【００７０】
[0070]第２の副回路は、図４に示した可変利得回路と同様である。可変利得部は２つの差動対の回路を含む。第１の差動対はｎチャネルトランジスタ３６４及び３６６を含み、トランジスタ３６４は負荷抵抗器３６８を通してＶｄｄに結合し、トランジスタ３６６は直接Ｖｄｄに結合する。第２の差動対はｎチャネルトランジスタ３７０及び３７２を含み、トランジスタ３７０は負荷抵抗器３７４を通してＶｄｄに結合し、トランジスタ３６６は直接Ｖｄｄに結合する。トランジスタ３６４及び３７０のゲートは、利得制御電圧Ｖ＿ＧＡＩＮ＋を受信し、一方、トランジスタ３６６及び３７２のゲートは、利得制御電圧Ｖ＿ＧＡＩＮ−を受信する。トランジスタ３６４及び３６６の共通ソース端子は、トランジスタ３５６及び３６０の共通ドレイン端子に接続される。トランジスタ３７０及び３７２の共通ソース端子は、トランジスタ３５８及び３６２の共通ドレイン端子に接続される。第１の差動対は、負荷抵抗器３６８に結合した出力部から出力信号Ｖｐｉｎ＋を駆動し、第２の差動対は、負荷抵抗器３７４に結合した他の出力部から反対の相の出力信号Ｖｐｉｎ−を駆動する。トランジスタ３６４、３６６、３７２、３７０はすべてサブスレッショルドで動作し、したがって、必要な上方余裕度の量を減少させる。
【００７１】
[0071]併合型の可変利得回路３５０は、入力電圧信号の受信、入力電圧信号のアップコンバート、及びアップコンバートされた信号の増幅の間の、電圧／電流変換及び電流／電圧変換の段階の数を最小化する。さらに具体的には、電圧入力信号ＩＮ／ＩＮ＊が電流源回路３５２及び３５４を介して電流に変換されると、可変利得部からの出力までは、さらに電流を電圧に戻す変換はない。図３及び図４に示す先行技術の併合されていない混合器回路及び可変利得回路では、対照的に、２つの追加の変換の段階が必要である。図３では、ｏｕｔ及びｏｕｔ＊を発生させるために追加の電流／電圧変換の段階が必要である。図４では、ｏｕｔ及びｏｕｔ＊から電流を発生させるために追加の電圧／電流変換の段階が必要である。したがって、併合型の可変利得回路３５０では、これら２つの余分な変換の段階から発生される、いかなる関連雑音も排除される。
【００７２】
[0072]第１の副回路の電流源回路３５２及び３５４に対して先に説明したように、追加の回路構成を含み、ｎチャネル電流源トランジスタの非線形の挙動補償をしてもよい。有効に線形化される間に、この追加の回路構成は補償されたＩＮ／ＩＮ＊信号に雑音を加えるだろうし、これは望ましいことではない。本発明の他の実施形態によると、電流源回路３５２及び３５４は、この雑音を減少させるため予めフィルタ処理する手段を含んでよい。実際、この雑音は、図２のＳＡＷフィルタ３８がもはや不要なレベルにまで減少可能である。
【００７３】
[0073]図１１は本発明の実施形態による、Ｉ＿ｉｎ＋及びＩ＿ｉｎ−を発生させるための電流原回路の回路図である。電流源回路４００はｎチャネルトランジスタ４０２、４０４、４０６及び４０８、ＶＩ回路４１０、抵抗器４１２、４１４、及びコンデンサ４１６、４１８を含む。ｎチャネルトランジスタ４０２、４０４、４０６、４０８、抵抗器４１２、４１４、及びコンデンサ４１６、４１８は雑音減少回路を形成する。線形補正回路４１０は、相補的なベースバンド入力信号ＩＮ／ＩＮ＊を受信し、ＶからＩへ変換しつつ線形性を維持する機能を実行する。結果の電圧信号Ｖｉｎ及びＶｉｎ＊がダイオード接続されたトランジスタ４０２及び４０４に供給される。トランジスタ４０２及び４０６は電流ミラー構成に配列され、トランジスタ４０４及び４０８も同様である。トランジスタ４０６及び４０８は、図１０の併合型の可変利得回路３５０のために、それぞれ信号Ｉ＿ｉｎ＋及びＩ＿ｉｎ−を発生させる駆動トランジスタである。抵抗器４１２及びコンデンサ４１６が、トランジスタ４０２と４０６との間に直列に接続される。同様に、抵抗器４１４及びコンデンサ４１８が、トランジスタ４０４と４０８との間に直列に接続される。
【００７４】
[0074]トランジスタ４０２、４０４、４０６及び４０８は電流ミラーとして構成されるが、機能的には、トランジスタ４０２及び４０４は線形補正回路４１０の出力を、電圧Ｖｉｎ及びＶｉｎ＊に変換する電流／電圧変換器として作動する。トランジスタ４０６及び４０８は、併合型の可変利得回路３５０のためにＶｉｎ及びＶｉｎ＊を対応する電流に変換する電圧／電流変換器として作動する。抵抗器とコンデンサの組み合わせは事実上ローパスフィルタであり、トランジスタ４０６及び４０８のゲート端子に見られる雑音を減少させる。
【００７５】
[0075]ここに示す実施形態、特に、トランジスタ４０２、４０４、４０６及び４０８の電流ミラー配列は、いくつかの利点を備える。第１に、トランジスタ４０２／４０６及び４０４／４０８間の電流ミラー動作は非常に線形であり、トランジスタ４０２又は４０４のいずれかを通る電流は、それぞれのミラートランジスタ４０６及び４０８中に実質的に複製されることを意味する。第２に、トランジスタ４０６及び４０８の大きさ決めは、これらの駆動強度を増加させるように拡大可能である。例えば、トランジスタ４０２が単位Ｗ／Ｌ大きさである場合、ミラートランジスタ４０６は８×Ｗ／Ｌまで拡大可能である。第３に、線形補正回路４１０の出力は、併合型の可変利得回路３５０から分離される。先行技術では、線形補正回路４１０の出力は、トランジスタ４０２、４０４、４０６及び４０８、及びローパスフィルタなしに、図１０のノード「ａ」及び「ｂ」に直接接続可能である。
【００７６】
[0076]線形補正回路４１０は雑音を発生させ、先行技術の構成では、この雑音は出力Ｖｐｉｎ＋／Ｖｐｉｎ−まで伝搬通過するだろう。ローパスフィルタは線形補正回路４１０の出力に直列に挿入可能であろうが、抵抗器の追加は電圧上方余裕度を消費し、信号のクリッピングなどの歪みをもたらす。
【００７７】
[0077]したがって、ローパスフィルタを電流源回路４００の電流ミラー構成に統合することによって、外部の個別のＳＡＷフィルタ３８又は同様な型の雑音減少回路の追加が不要なレベルにまで、雑音が減少される。したがって、ここに示す実施形態の電流源回路４００が使用されると、併合型の可変利得回路３５０では、雑音の発生が一層低くなる。
【００７８】
[0078]要約すると、先に説明した利得システムの実施形態は、利得制御電圧に対して実質的に線形な利得を確保しつつも、広範囲な利得を提供する。この実質的に線形な利得は、ＣＭＯＳ可変利得回路をサブスレッショルド領域で動作させることによって達成され、この電流は、このように、加えられたゲートソース電圧に対して指数関数的な関係に従う。ＰＴＡＴ回路及びリニアライザ回路は、利得制御信号を予め調整して、可変利得回路の温度依存性を補償し、可変利得回路で相殺する。可変利得回路はサブスレッショルド領域で動作するため、混合器／混合器回路と併合可能であり、中間の電流／電圧変換及び電圧／電流変換の段階の数を最小化させる。併合型の混合器及び可変利得回路の入力部内にローパスフィルタを含ませることによって、さらなる雑音の減少が実現可能である。
【００７９】
[0079]上に説明した本発明の実施形態は、単なる例を意図したものである。本発明の範囲を逸脱することなしに、特定の実施形態に対して改変、修正、及び変化が当業者によって実施可能であるが、本発明の範囲は本明細書に添付された特許請求の範囲によってのみ規定される。
【図面の簡単な説明】
【００８０】
【図１】先行技術の無線核心部のブロック線図である。
【図２】図１に示された無線核心部の送信器経路回路のブロック線図である。
【図３】先行技術のＣＭＯＳ混合器回路の回路図である。
【図４】先行技術のＣＭＯＳ利得回路の回路図である。
【図５】種々の動作温度に対する利得対利得制御電圧のプロットである。
【図６】本発明の実施形態による低雑音ＣＭＯＳ利得制御回路のブロック線図である。
【図７】本発明の実施形態による、図６に示された電圧／電圧変換回路の回路図である。
【図８】本発明の実施形態による、図６に示されたＰＴＡＴ回路の回路図である。
【図９】本発明の実施形態による、図６に示されたリニアライザ回路の回路図である。
【図１０】本発明の実施形態による、図６に示された併合型の混合器及びＶＧＡ回路の回路図である。
【図１１】本発明の実施形態による、図１０に示された線形な雑音抑制電流源回路の回路図である。
【図１】
2009534957.tif 000003
【図２】
2009534957.tif 000004
【図３】
2009534957.tif 000005
【図４】
2009534957.tif 000006
【図５】
2009534957.tif 000007
【図６】
2009534957.tif 000008
【図７】
2009534957.tif 000009
【図８】
2009534957.tif 000010
【図９】
2009534957.tif 000011
【図１０】
2009534957.tif 000012
【図１１】
2009534957.tif 000013
【国際調査報告】
2009534957.tif 000014
2009534957.tif 000015
2009534957.tif 000016