(57)【要約】  低電圧電子デバイスに合わせて電流レベルを制限する多段電力変換器を提供する。多段階電力変換器は、少なくとも１つの電源と、少なくとも１つの中間ダウン・コンバータとを含み、少なくとも１つの中間ダウン・コンバータは、少なくとも１つの電源からの電圧出力を中間電圧に逓減するように構成されている。多段階電力変換器は、更に、１組以上の処理装置に適用可能な１つ以上の成分電圧に、中間電圧を更に変換するように構成されている、１つ以上の負荷点変換器を含む。
2009543533.tif 000002
【特許請求の範囲】
【請求項１】
システム（１００）であって、
少なくとも１つの宇宙デバイス（１０２）と、
前記少なくとも１つの宇宙デバイス内部にあるペイロード処理サブシステム（１０６）であって、
１つ以上の電源（１１０、１１２）と、
前記ペイロード処理システム内部にある１つ以上のペイロード処理集成体（１１４１， ．．． ，１１４Ｎ）と、
前記少なくとも１つの電源と結合されている少なくとも１つの多段電力変換器（２０２）であって、９０％よりも高い効率レベルで動作する、少なくとも１つの多段電力変換器と
を含んでいるペイロード処理集成体（１１４１， ．．． ，１１４Ｎ）と
からなることを特徴とするシステム。
【請求項２】
請求項１記載のシステムにおいて、前記少なくとも１つの宇宙デバイスは、放射線強化宇宙デバイスを含むことを特徴とするシステム。
【請求項３】
請求項１記載のシステムにおいて、前記ペイロード処理サブシステムは更に、前記少なくとも１つの多段電力変換器に結合されている少なくとも１つの中間電力バス（２０４）を備えていることを特徴とするシステム。
【請求項４】
請求項１記載のシステムにおいて、前記ペイロード処理サブシステムは更に、
少なくとも１つの主電源（１０８）と、
少なくとも１つの副（冗長）電源（１０９）と、
前記少なくとも１つの主電源に結合されている少なくとも１つの主電力バス（１１０）と、
前記少なくとも１つの副（冗長）電源に結合されている少なくとも１つの副電力バス（１１２）と
を備えていることを特徴とするシステム。
【請求項５】
請求項１記載のシステムにおいて、前記１つ以上のペイロード処理集成体は更に、
少なくとも１組のペイロード処理装置（２１０-１）と、
前記少なくとも１組のペイロード処理装置に結合されている１つ以上の負荷点変換器（２０８１-１， ．．． ，２０８１-Ｍ）と
を備えていることを特徴とするシステム。
【請求項６】
請求項５記載のシステムにおいて、前記１つ以上の負荷点変換器の各々は、中間電圧を、前記少なくとも１組のペイロード処理装置に適用可能な１つ以上の成分電圧に逓減するよう構成されていることを特徴とするシステム。
【請求項７】
請求項５記載のシステムにおいて、前記１つ以上の負荷点変換器の各々と、前記少なくとも１組のペイロード処理装置が、１つのプリント配線ボード集成体（２０６１）上に実装されていることを特徴とするシステム。
【請求項８】
請求項５記載のシステムにおいて、前記１つ以上の負荷点変換器は、前記少なくとも１組のペイロード処理装置に対する電流レベルを、少なくとも１／５に低下させるよう構成されていることを特徴とするシステム。
【請求項９】
請求項５記載のシステムにおいて、前記１つ以上のペイロード処理集成体は更に、前記少なくとも１つの多段電力変換器と前記１つ以上の負荷点変換器との間に、少なくとも１組の電力スイッチ（３１２１-１， ．．． ,３１２１-２）を含んでいることを特徴とするシステム。
【請求項１０】
請求項８記載のシステムにおいて、前記少なくとも１組の電力スイッチは、１組の単一ｎ-チャネル電力ＭＯＳＦＥＴを備えていることを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、多段電力変換及び配電装置に関する。
なお、本出願は、２００６年６月２９日に出願した米国仮特許出願第６０／８０６，１８４号の優先権を主張する。その内容は、ここで引用したことにより、全体が本願にも含まれるものとする。
【背景技術】
【０００２】
宇宙利用の一種では、宇宙を移動するデバイスが、地球上に位置するデバイスにデータを送信する。宇宙を移動するデバイス（「宇宙デバイス」）の例には、限定ではないが、衛星及び宇宙飛行体が含まれる。地球上に位置するデバイス（「地球設置デバイス」）の一例は、ミッション制御局である。宇宙デバイスから地球設置デバイスに送信するデータを、ここでは「下流」又は「ペイロード」データとも呼ぶことにする。典型的な宇宙ペイロード・システムの例には、限定ではなく、１つ以上のセンサあるいは宇宙デバイス内又は宇宙デバイス上に含まれるその他の科学的計器から得られた科学的データを記録するミッション制御局が含まれる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
典型的な宇宙ペイロード・システムは、多数の処理素子から成り、これらが１つ以上の電子副集成体（サブアセンブリ）上に区分されていることが多い。システムの動作には、大量の通信干渉が伴い、特に大量の放射線の影響を受ける。サブミクロン放射線耐久集積回路が、宇宙ペイロード・システムに一般に採用されているが、これは大電流及び低電圧電力を必要とする。集中電力変換器から低電圧で大電流を変換し配電する場合、著しい電圧降下が生じ、これと共に電力損失や熱消散も生してしまい、これらは、宇宙ペイロード利用分野において許容できるものではない。適した性能レベルを達成するためには、宇宙ペイロード・システムは、総合的ペイロード電力効率が、従前の電力変換及び配電方法で一般に達成される効率を上回る必要がある。
以下の明細書では、低電圧電子デバイスに合わせて電流レベルを制限する多段電力変換及び配電について検討する。
【課題を解決するための手段】
【０００４】
本発明は、一実施形態では、多段電力変換器を提供する。多段電力変換器は、少なくとも１つの電源と、少なくとも１つの中間ダウン・コンバータとを含み、少なくとも１つの中間ダウン・コンバータは、少なくとも１つの電源からの電圧出力を中間電圧に逓減(down convert)するように構成されている。多段電力変換器は、更に、１つ以上の負荷点変換器も含み、中間電圧を更に、１組以上の処理装置に適用可能な、１つ以上の成分電圧に変換するように構成されている。
これら及びその他の特徴、態様、及び利点は、以下の説明、添付した特許請求の範囲、及び添付図面に関して、次第に理解が深まるであろう。
【図面の簡単な説明】
【０００５】
【図１】宇宙システムの一実施形態のブロック図である。
【図２】多段電力変換及び配電を組み込んだ、図１の宇宙システム内部にあるペイロード処理サブシステムの一実施形態のブロック図である。
【図３】多段電力変換及び配電を組み込んだ、図１の宇宙システム内部にあるペイロード処理サブシステムの代替実施形態のブロック図である。  なお、同様の参照番号及び符号は、種々の図面において、同様の要素を示すこととする。
【発明を実施するための形態】
【０００６】
図１は、宇宙システム１００の一実施形態のブロック図である。図１の実施形態例において、宇宙システム１００は、宇宙デバイス１０２を備えている。一実施態様では、宇宙デバイス１０２は、ペイロード・データを１つ以上の地球設置デバイス（図示せず）に供給する衛星、宇宙飛行体等を代表する。宇宙デバイス１０２は、更に、ペイロード処理サブシステム１０６を含む。ペイロード処理サブシステム１０６の内部では、少なくとも１つの主電源１０８によって、主電力バス１１０に給電する。一実施態様では、ペイロード処理サブシステム１０６は、少なくとも１つの任意の副電源１０８による給電を受ける、少なくとも１つの副（冗長）電力バス１１２（図１ではオプションとして示されている）を含む。
【０００７】
更に、ペイロード処理サブシステム１０６は、処理集成体（処理アセンブリ）１１４１〜１１４Ｎを含む。図１の実施形態では、処理集成体１１４１〜１１４Ｎは、主電力バス１１０によって互いに接続されている。一実施態様では、処理集成体１１４１〜１１４Ｎは、更に、（任意の）副電力バス１１２によっても互いに接続されている。主電力バス１１０（任意の副電力バス１１２）は、処理集成体１１４１〜１１４Ｎ間及びペイロード処理サブシステム１０６内部における相互接続配電バスとしての役割を果たす。なお、宇宙デバイス１０２は、１つの宇宙デバイス１０２内におけるしかるべき数の処理集成体であればいくつにでも（例えば、１つ以上の処理集成体１１４）対処できることは言うまでもない。
【０００８】
動作において、ペイロード処理サブシステム１０６は、宇宙デバイス１０２に合わせてペイロード・データを処理する。一実施態様では、１組以上の処理装置が、各処理集成体１１４上に位置している。１組以上の処理装置は、限定ではなく、放射線耐久電子計算素子を備えており、これらには、特定用途集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、フィールド・ブログラマブル・オブジェクト・アレイ（ＦＰＯＡ）、プログラマブル論理デバイス、信号プロセッサ、及び入力／出力（Ｉ／Ｏ）モジュールが含まれる。加えて、宇宙デバイス１０２を動作させるために必要な付属（補助）支援装置もある。付属支援装置には、限定ではなく、複数のパワー・オン・リセット・ドライバ及び受信機、発振器、ならびに電力を消費するクロック回路が含まれる。
【０００９】
ペイロード処理サブシステム１０６は、放射線耐久環境条件下で動作するために、かなりの量の電力を必要とする。電圧降下を補償するために、少なくとも１つの主電源１０８（少なくとも１つの副電源１０９）の設定点を上げることなく、このかなりの量の電力を得る。更に、少なくとも１つの主電源１０８（少なくとも１つの副電源１０９）からの対応する電力引き込み(draw)のために、ペイロード処理サブシステム１０６は、各処理集成体１１４上に位置する１組以上の処理装置のために、約±５％の電圧規制(regulation)を維持する必要がある。図１の実施形態例では、ペイロード処理サブシステム１０６における少なくとも１つの多段電力変換器が、宇宙デバイス１０２の放射線耐久電子計算素子に不可欠な配電効率レベルを維持する。少なくとも１つの多段電力変換器については、以下で図２に関して更に詳細に論ずるが、これは中間ＤＣ／ＤＣ電力変換器（ダウン・コンバータ）である。ダウン・コンバータの少なくとも１つの出力を、ペイロード処理サブシステム１０６内部に、中間電圧として配電する。この中間電圧によって、（処理集成体１１４の各々に位置する）複数の処理素子に合わせた電圧規制を、直接処理集成体１１４の各々に実行することが可能となる。
【００１０】
更に、ペイロード処理サブシステム１０６は、１つ以上の負荷の放射線耐久点（ＰＯＬ）変換器（以下で図２及び図３に関して更に詳しく論ずる）も含む。これは、中間電圧を、各処理集成体１１４上に位置する１組以上の処理装置に供給可能な１つ以上の成分電圧に変換する。一実施態様では、中間電圧は５〜１５ＶＤＣの範囲以内である。代わりの範囲も可能である。ペイロード処理サブシステム１０６における中間電圧は、動作電流レベルを低下させ、非常に大きな（有害な）電流が宇宙デバイス１０２内部にある複数の放射線耐久電子計算素子に影響を及ぼすことを実質的に解消する。一例では、有害な電流は、１００Ａ以上の電流レベルを含む。
【００１１】
図２は、多段電力変換及び配電の機能を込み込んだ、図１の宇宙システム１００内におけるペイロード処理サブシステム２００の一実施形態のブロック図である。図２の実施形態例では、ペイロード処理サブシステム２００は、図１のペイロード処理サブシステムの一実施態様を表す。ペイロード処理サブシステム２００は、中間電圧バス２０４によって処理集成体２０６１〜２０６Ｍに結合されている中間電圧変換器２０２への入力を備えている。なお、説明を簡素化するために、図２には、合計３つの処理集成体２０６を示している。しかしながら、ペイロード処理サブシステム２００の他の実施形態では、３以外の数の処理集成体２０６（例えば、１つ以上の処理集成体２０６）が用いられることは言うまでもない。
【００１２】
更に、処理集成体２０６１〜２０６Ｍは、一連のＰＯＬ変換器２０８１-１〜２０８１-Ｍ、２０８２-１〜２０８２-Ｍ、及び２０８Ｍ-１〜２０８Ｍ-Ｍも含む。これらは、放射線耐久処理装置２１０１〜２１０Ｍの対応する組に結合されている。なお、説明を簡素化するために、図２には、各処理集成体２０６に、合計３つのＰＯＬ変換器２０８を示している。しかしながら、ペイロード処理サブシステム２００及び処理集成体２０６の別の実施形態では、３以外の数のＰＯＬ変換器２０８（例えば、１つ以上のＰＯＬ変換器２０８）が用いられることは言うまでもない。図２の実施形態例では、ＰＯＬ変換器の各々は、ステップ・ダウン（バック）コントローラであり、放射線耐久処理装置２１０１〜２１０Ｍの各組に供給可能な複数の成分電圧（図２ではＶ１〜ＶＭで示す）を供給する。図２に示すように、ＰＯＬ変換器２０８の各々は、特定の成分電圧Ｖ１〜ＶＭを供給する。なお、説明を簡素化するために、図２の各処理集成体２には、合計３組の放射線耐久処理装置２１０を示している。しかしながら、処理集成体２０６の別の実施形態では、３以外の数の放射線処理装置２１０（例えば、１組以上の放射線耐久処理装置２１０）が用いられることは言うまでもない。
【００１３】
図１に関して先に論じたように、中間電圧バス２０４上における中間電圧は、５〜１５Ｖまでの可能な範囲を含み、電流レベル範囲の５〜１０Ａに対応する。同じ（又は代わりの）実施態様では、複数の放射線耐久成分電圧は、Ｖ１に対しては０．８Ｖの範囲、Ｖ２に対しては１Ｖの範囲、そしてＶＭに対しては２．５Ｖまでの範囲を含む。複数の放射線耐久成分電圧に対しては、代わりの値も可能である。実施形態によっては、ＰＯＬ変換器２０８を、これらが給電する処理装置２１０を収容するのと同じプリント配線ボード（ＰＷＢＡ）上に物理的に配置する場合もある。図２の実施形態例では、中間電圧変換器２０２への入力を配することによって、少なくとも１ＭΩの局限性電力分離、及び適した電磁干渉（ＥＭＩ）排除が得られる。一実施態様では、中間電圧変換器２０２への入力は、ペイロード処理サブシステム２００上における低周波ＥＭＩ効果を実質的に解消する。中間電圧変換器２０２への入力によって設けられる局限性電力分離により、ＰＯＬ変換器２０８は別個の電気的分離が不要となる。
【００１４】
動作において、電力バス１１０は多数の段階を経て電力を放射線耐久処理装置２１０１〜２１０Ｍに供給する。第１段階は、電力バス１１０からの少なくとも１つの入力電圧を、中間電圧変換器２０２によって中間電圧に変換することを伴う。中間電圧バス２０４は、中間電圧を一連のＰＯＬ変換器２０８に配電する。第２段階では、一連のＰＯＬ変換器２０８が、放射線耐久処理装置２１０１〜２１０Ｍの各々に合わせた複数の成分電圧に、中間電圧を変換する。図１に関連して先に論じたように、ＰＯＬ変換器２０８は、放射線耐久処理装置２１０の各組に対する、複数の成分電圧の電圧規制を遂行する。図２の実施形態例では、少なくとも１つの入力電圧を中間電圧に変換することにより、放射線耐久処理装置２１０１〜２１０Ｍの各組における電圧規制の必要性を解消する。同じ実施形態において、中間電圧バス２０４は、複数の放射線耐久装置の電圧に対する電流レベルを１００Ａ超から約５〜１０Ａに低下させる（即ち、少なくとも１／５にする）。この動作電流レベルの低下により、処理集成体２０６の各々からの熱消散が更に減少することになる。
【００１５】
中間電圧変換器２０２への入力は、少なくとも９０％という効率レベルで、主入力電力バス１１０上にある２８Ｖ入力から、５Ｖの出力を発現させる。この入力の中間電圧変換器２０２に対する少なくとも９０％という効率レベルにより、ペイロード処理サブシステム２００の宇宙システム（即ち、放射線耐久装置を採用するシステム）に対する適性を確保する。この効率レベルを達成するために、中間電圧変換器２０２への入力は、ある種の設計を採用する。これらの設計には、限定ではなく、１つ以上のＭＯＳＦＥＴスイッチによる同期出力整流、変圧器入力ＭＯＳＦＥＴのスイッチング同調（ＭＯＳＦＥＴターン・オン損失を減少させるために、変圧器同調誘導特性を利用するため）、１つのコアに一体化したインダクタ及び変圧器による磁気回路(magnetics)（導体電流を減少させ、ＩＲ損失を低下させるため）、用いる導体を厚くすることを可能にする磁気回路の特殊物理設計（ＩＲ損失を低下させるため）、電力導通回路全ての経路長を最小に抑えるための中間電圧変換器２０２に対する入力の少なくとも１つの回路ボード・レイアウトが含まれる。
【００１６】
一実施態様では、ＰＯＬ変換器２０８は、各処理集成体２０６上において処理装置２１０にできるだけ物理的に近づけて配置する。この実施態様では、ＰＯＬ変換器２０８に対するフットプリント・エリアの一例は、約３．８ｃｍ×５．１ｃｍであり、効率レベルは少なくとも８５％となる。図２の実施形態例では、総合的配電効率は、中間電圧変換器２０２への入力及びＰＯＬ変換器２０８の２段階の組み合わせから得られる。一実施態様では、２段階の有効効率を互いに乗算することによって、総合的配電効率レベルは、宇宙デバイス１０２内部からのあらゆる相互接続及び電力切換損失をも考慮に入れて、少なくとも７０％となる。この総合的配電効率レベルでは、放射線耐久処理装置２１０１〜２１０Ｍに対する非常に大きな動作電流による有害な効果も減少する（そして、少なくとも一実施形態では、実質的これらを解消する）。
【００１７】
上述したように、図１及び図２はそれぞれ、多段電力変換及び配電を組み込んだ宇宙システム１００及びペイロード処理サブシステム２００の一実施形態を示す。なお、他の実施形態であれば、他の方法で実施されることは言うまでもない。実際、図１及び図２に示すペイロード処理サブシステム２００は、放射線耐久ペイロード処理サブシステムを含む多種多様な用途に適合可能である。例えば、図３は、ペイロード処理サブシステム２００の代替実施形態であるペイロード処理サブシステム３００のブロック図であり、これは（オプションで）副配電バックプレーン、つまり、図１の副電力バス１１２を有する。図３に示すペイロード処理サブシステム３００の実施形態は、少なくとも３つの処理集成体３１０を含み、少なくとも３組の２つのスイッチ３１２が各々、３つのＰＯＬ変換器３１４から成る少なくとも３つの組に結合されている。３つの処理集成体３１０は、図３では、個々に、処理集成体３１０１、３１０２、及び３１０Ｍとそれぞれ参照符号が付けられている。３組のＰＯＬ変換器３１４は、図３では、個々に、ＰＯＬ変換器３１４１-１〜３１４１-Ｍ（処理集成体３１０１）、３１４２-１〜３１４２-Ｍ（処理集成体３１０２）、及び３１４Ｍ-１〜３１４Ｍ-Ｍ（処理集成体３１０Ｍ）とそれぞれ参照符号が付けられている。２つのスイッチ３１２は、図３では、個々に、スイッチ３１２１-１〜３１４１-２（処理集成体３１０１）、３１２２-１〜３１４２-２（処理集成体３１０２）、そして３１２Ｍ-１〜３１４Ｍ-２（処理集成体３１０Ｍ）とそれぞれ参照符号が付けられている。尚、ペイロード処理サブシステム３００は、１つのペイロード処理サブシステム３００においてしかるべき数の処理集成体３１０、ＰＯＬ変換器３１４、及びスイッチ３１２であれば、いくつにでも対処できる（例えば、少なくとも１つの処理集成体３１０、少なくとも１組の３つのＰＯＬ変換器３１４、及び少なくとも１組の２つのスイッチ３１２）ことは言うまでもない。
【００１８】
更に、ペイロード処理サブシステム３００は、中間電圧変換器３０２への少なくとも１つの主入力、中間電圧変換器３０４への少なくとも１つの副入力、少なくとも１つの主中間電圧バス３０６、及び少なくとも１つの副中間電圧バス３０８を備えている。図２のペイロード処理サブシステム２００と同様、中間電圧変換器３０２への少なくとも１つの主入力は、図１の主電力バス１１０から主入力電圧を受ける。中間電圧変換器３０２への少なくとも１つの主入力は、少なくとも１つの主中間電圧バス３０６上の中間主電圧値を、スイッチ３１２１の各々に転送する。中間電圧変換器３０４への少なくとも１つの副入力は、図１の副電力バス１１２から副（冗長）入力電圧を受ける。中間電圧変換器３０４への少なくとも１つの副入力は、少なくとも１つの副中間電圧バス３０８上の中間副電圧値を、スイッチ３１２２の各々に転送する。
【００１９】
図３の実施形態例では、ペイロード処理サブシステム３００は、図１の宇宙デバイス１０２のために、任意の配電冗長性を含む。任意の配電冗長性は、検出した不良電源（例えば、図１の主電力バス１１０）から電力を除去し、検出した不良電源の代用となるために冗長電源（例えば、図１の冗長電力バス１１２）からの電力を供給するための１組のスイッチ３１２を含む。図３の実施形態例では、スイッチ３１２は、処理集成体３１０の各々に直接配置する。同様の実施形態では、スイッチ３１２それぞれからＰＯＬ変換器３１４への導通路(routing)は最短となる。一実施態様では、スイッチ３１２の各々は、１つのｎ-チャネルＭＯＳＦＥＴを備えており、その通常極性が逆転されており、それを最大にオンにするのに十分な高い電圧がかけられている(enhance)。スイッチ３１２のオン／オフ制御の代替実施態様では、しかるべき処理集成体３１０からのアクティブ・ロー（アクティブ・ハイ）のディジタル論理レベル・コマンドを含む。スイッチ３１２の各々において用いられる１つのｎ-チャネル・パワーＭＯＳＦＥＴは、９０％以上の効率をもたらす。スイッチ３１２の１つ以上の実施態様では、図１の宇宙デバイス１０２が副電力バス１１２を冗長電力バスとして用いるときに、通常極性の逆転を用いる。逆転によって、副電力バス１１２がオフ状態にあるときに、真性ダイオードが副電力バス１１２に逆向きに接続(back-feed)するのを防止する。
【００２０】
この説明は、例示の目的で呈示したのであって、開示した形態（又は複数の形態）で全てである、又はそれに限定することを意図しているのではない。変形や修正を行うことも可能であるが、これらは、以下の特許請求の範囲に明記するように、前述した実施形態の範囲に該当するものとする。
【図１】
2009543533.tif 000003
【図２】
2009543533.tif 000004
【図３】
2009543533.tif 000005
【国際調査報告】
2009543533.tif 000006
2009543533.tif 000007
2009543533.tif 000008