(57)【要約】  基板表面から導電性材料を除去するための方法が提供される。１つの態様において、この方法は、基板のフィールド領域間に形成された誘電体特徴画成部、該特徴画成部内及び基板のフィールド領域上に配置されたバリア材料、並びに該バリア材料上に配置された導電性材料を含む基板を準備するステップと、基板を研磨して、直流バイアスで導電性材料のバルク部分を実質的に除去するステップと、基板を研磨して、パルスバイアスで導電性材料の残り部分を除去するステップと、を備えている。【選択図】      図４
2009527129.tif 000002
【特許請求の範囲】
【請求項１】
基板を処理する方法において、
基板のフィールド領域間に形成された誘電体特徴画成部、該特徴画成部内及び上記基板のフィールド領域上に配置されたバリア材料、並びに該バリア材料上に配置された導電性材料を含む基板を準備するステップと、
上記基板を研磨して、直流バイアスで上記導電性材料の第１部分を実質的に除去するステップと、
上記基板を研磨して、パルスバイアスで上記導電性材料の第２部分を除去するステップと、
を備えた方法。
【請求項２】
上記直流バイアスの印加は、第１の時間周期中には第１の電圧、及び第２の時間周期中には上記第１の電圧より低い第２の電圧という段階的プロセスを含む、請求項１に記載の方法。
【請求項３】
上記直流バイアスの印加は、第１の時間周期中には第１の電圧、及び第２の時間周期中には上記第１の電圧より高い第２の電圧という段階的プロセスを含む、請求項１に記載の方法。
【請求項４】
上記直流バイアスの印加は、第１の時間周期中には第１の電圧、及び第２の時間周期中には上記第１の電圧より高い第２の電圧、更に、第３の時間周期中には上記第２の電圧より低い第３の電圧という段階的プロセスを含む、請求項１に記載の方法。
【請求項５】
パルスバイアスの印加は、第１の時間周期中には第１の電圧を、第２の時間周期中には上記第１の電圧とは異なる第２の電圧を、複数のサイクルにわたり、交互に印加することを含む、請求項１に記載の方法。
【請求項６】
上記第１の電圧は、約０ボルトから約３ボルトであり、上記第２の電圧は、約０ボルトから約３ボルトであり、更に、上記第１の電圧及び第２の電圧の少なくとも一方は、０ボルトより大きい、請求項５に記載の方法。
【請求項７】
上記第１の時間周期は、約０．０１秒から約２０秒であり、上記第２の時間周期は、約０．０１秒から約２０秒である、請求項５に記載の方法。
【請求項８】
上記第１の時間周期及び上記第２の時間周期は、同じ時間周期である、請求項７に記載の方法。
【請求項９】
基板を処理する方法において、
基板のフィールド領域間に形成された誘電体特徴画成部、該特徴画成部内及び上記基板のフィールド領域上に配置されたバリア材料、並びに該バリア材料上に配置された導電性材料を含む基板を準備するステップと、
上記基板を研磨して、上記導電性材料の第１部分を実質的に除去するステップと、
上記基板を研磨して、上記導電性材料の第２部分を除去するステップと、
を備え、これは、
第１の直流バイアスを上記基板に印加する段階、
パルスバイアスを上記基板に印加する段階、及び
第２の直流バイアスを上記基板に印加する段階
を含むものである方法。
【請求項１０】
上記パルスバイアスの印加は、露出した導電性材料を不動態化することを含む、請求項９に記載の方法。
【請求項１１】
上記導電性材料の残留部分の除去は、
上記基板に第１の直流バイアスを印加する段階、
上記残留導電性材料の上記第１部分を除去して、上記バリア材料を露出させる段階、
上記基板にパルスバイアスを印加する段階、
上記露出した残留導電性材料を不動態化する段階、
上記基板に第２の直流バイアスを印加する段階、及び
上記残留導電性材料の上記第２部分を除去する段階、
を含む請求項９に記載の方法。
【請求項１２】
上記残留導電性材料の第１部分を除去する段階は、上記特徴画成部の導電性材料を基板のフィールド上のバリア材料の下まで除去することを含む、請求項１１に記載の方法。
【請求項１３】
上記パルスバイアスを印加する段階は、第１の時間周期中に第１の電圧を、且つ第２の時間周期中に上記第１の電圧とは異なる第２の電圧を、複数のサイクルにわたって、交互に印加することを含む、請求項９に記載の方法。
【請求項１４】
上記第２の電圧は、上記第１の電圧より大きい、請求項１３に記載の方法。
【請求項１５】
上記第２の電圧は、上記第１の電圧より小さい、請求項１３に記載の方法。
【請求項１６】
上記第１の電圧及び第２の電圧は、正の極性を有する、請求項１３に記載の方法。
【請求項１７】
上記第１の電圧は、能動的腐食状態に対応し、上記第２の電圧は、受動的腐食状態に対応する、請求項１３に記載の方法。
【請求項１８】
上記第１の電圧は、パルス波形であり、上記第２の電圧は、パルス波形である、請求項１３に記載の方法。
【請求項１９】
上記パルスバイアスを印加する段階は、約０．１秒から約１０秒の時間周期中、パルスバイアスを印加することを含む、請求項９に記載の方法。
【請求項２０】
上記基板を研磨して上記導電性材料の第１部分を実質的に除去することと、上記基板を研磨して上記導電性材料の第２部分を除去することは、同じプラテンにおいて行われる、請求項９に記載の方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、基板から導電性材料を除去するための方法に係る。
【０００２】
関連技術の背景
[0002]サブハーフ（sub-half）ミクロン及びそれより小さい特徴部を確実に形成することは、半導体デバイスの次世代の超大規模集積（ＶＬＳＩ）及び超々大規模集積（ＵＬＳＩ）のための重要な技術の１つである。しかしながら、回路技術の限界が推し進められるにつれて、ＶＬＳＩ及びＵＬＳＩ技術における相互接続部の縮小寸法が処理能力に付加的な要求を課している。相互接続部の確実な形成は、ＶＬＳＩ及びＵＬＳＩの成功にとって重要であると共に、個々の基板及びダイの回路密度及びクオリティを高めるための努力を継続することにとっても重要である。
【０００３】
[0003]基板表面上に逐次材料堆積及び材料除去技術を使用して多レベルの相互接続部を形成し、そこに特徴部を形成している。材料の層が逐次に堆積されたり除去されたりするときには、基板の最上面がその表面にわたって平坦でなくなり、更なる処理の前に平坦化を必要とすることがある。平坦化又は「研磨」とは、基板の表面から材料を除去して一般的に平らな平坦面を形成するプロセスである。平坦化は、余計な堆積材料を除去し、望ましくない表面トポグラフィーや表面欠陥、例えば、表面の粗さ、集塊物質、結晶格子のダメージ、スクラッチ、及び汚染層又は材料を除去して、その後のホトリソグラフィー及び他の半導体プロセスのための平らな表面を設けるのに有用である。
【０００４】
[0004]化学的機械的平坦化又は化学的機械的研磨（ＣＭＰ）は、基板を平坦化するのに使用される共通の技術である。従来のＣＭＰ技術では、基板キャリア又は研磨ヘッドがキャリアアッセンブリに装着され、ＣＰＭ装置において研磨用品と接触して位置付けられる。キャリアアッセンブルは、制御可能な圧力を基板に与えて、基板を研磨パッドに対して押しやる。パッドは、外部駆動力により基板に対して移動される。従って、ＣＭＰ装置は、研磨組成物を分散して化学的作用及び機械的作用の両方を実行しながら、基板の表面と研磨用品との間に研磨又はこすり移動を実行させる。
【０００５】
[0005]しかしながら、基板に形成された特徴画成部を充填するために基板の表面に堆積される材料は、しばしば、特徴画成部の上に可変密度の非均一に形成された表面を生じさせる。図１Ａを参照すれば、金属層２０が基板１０に堆積されて、低密度特徴画成部としても知られている広い特徴画成部３０、又は高密度特徴画成部としても知られている狭い特徴画成部４０を充填する。過剰負担と称される過剰材料は、狭い特徴画成部４０の上には大きな厚み４５で形成されると共に、広い特徴画成部３０の上では最小堆積部３５をもつことがある。過剰負担をもつ表面を研磨すると、狭い特徴部上の不十分な金属除去から残留部５０が保持されることがある。このような残留部５０を除去するための過剰研磨プロセスは、広い特徴画成部３０の上に過剰金属除去を生じることがある。過剰金属除去は、図１Ｂに示すように、広い特徴部の上に、ディッシュ５５として知られた凹所又はへこみのようなトポグラフィー欠陥を形成することになる。
【０００６】
[0006]基板表面における特徴部のディッシュ化及び残留部の保持は、ディッシュ及び残留部が基板のその後の処理に悪影響を及ぼし得るので、望ましくない。例えば、ディッシュ化（dishing）は、非平坦面を生じさせ、その後のホトリソグラフィーステップの間に高解像度の線を印刷する能力を損なうと共に、基板のその後の表面トポグラフィーに悪影響を及ぼして、デバイスの製造及び収率を悪化させる。又、ディッシュ化は、デバイスのコンダクタンスを下げ、抵抗を上げることによりデバイスの性能に悪影響を及ぼし、デバイスの可変性及びデバイスの収率ロスを生じさせる。残留物は、導電性材料と基板表面との間に配置されるバリア層材料（図示せず）のようなその後の材料の非均一な研磨を招くことがある。ＣＭＰ後のプロフィールは、一般に、狭いトレンチ又は濃密なエリアよりも広いトレンチにおいてより高いディッシュ化を示している。又、非均一な研磨は、デバイスの欠陥形成を増加すると共に、基板の収率を低下させる。
【０００７】
[0007]又、基板研磨プロセスは、スループット生産を増加するように非常に効率的でなければならない。しばしば、研磨用品の化学的濃度、電位及び／又は圧力のようなプロセス変数の増加によって過剰研磨される基板に欠陥が形成される。これら欠陥の幾つかは、これらの変数を減少することにより最小にできるが、スループット生産の時間及びロスが増加し得る。
【０００８】
[0008]それ故、平坦化の間に基板へのトポグラフィー欠陥の形成を最小にして基板から導電性材料を除去するための方法が要望される。
【発明の概要】
【０００９】
[0009]本発明の態様は、電気化学的研磨技術により導電性材料を除去するための組成物及び方法を提供する。１つの態様では、基板を処理する方法において、基板のフィールド領域間に形成された誘電体特徴画成部、その特徴画成部及び基板のフィールド領域に配置されたバリア材料、及びそのバリア材料に配置された導電性材料を含む基板を準備するステップと、基板を研磨して、直流バイアスで導電性材料の第１部分を実質的に除去するステップと、基板を研磨して、パルスバイアスで導電性材料の第２部分を除去するステップと、を備えた方法が提供される。
【００１０】
[0010]別の態様では、基板を処理する方法において、基板のフィールド領域間に形成された誘電体特徴画成部、その特徴画成部及び基板のフィールド領域に配置されたバリア材料、及びそのバリア材料に配置された導電性材料を含む基板を準備するステップと、基板を研磨して、導電性材料の第１部分を実質的に除去するステップと、基板を研磨して、導電性材料の第２部分を除去するステップとを備え、これは、第１の直流バイアスを基板に印加する段階、パルスバイアスを基板に印加する段階、及び第２の直流バイアスを基板に印加する段階を含む、方法が提供される。
【００１１】
[0011]上述した本発明の態様をどのように達成するか理解できるように、上記で概要を述べた本発明の実施形態を、添付図面を参照してより詳細に説明する。
【００１２】
[0012]しかしながら、添付図面は、本発明の典型的な実施形態を示すに過ぎず、それ故、本発明の範囲を限定するものとは考えられず、本発明は、他の等しく効果的な実施形態も受け容れられることに注意されたい。
【好ましい実施形態の詳細な説明】
【００１３】
[0020]一般的に、本発明の態様は、電気化学的機械的研磨（Ｅｃｍｐ）技術により基板表面から導電性材料を除去するための方法及び組成物を提供する。本発明は、バイアス技術を適用することにより基板表面から導電性材料を除去するための平坦化技術を参照して以下に説明する。
【００１４】
[0021]ここに使用する語及び句には、特に更なる定義がない限り、当業者によってこの技術における通常の慣習的な意味が与えられなければならない。化学的研磨は、広く解釈されねばならず、化学的作用を使用して基板表面を平坦化することを含むが、これに限定されない。電気的研磨も、広く解釈されなければならず、電気化学的作用を適用することによって基板を平坦化することを含むが、これに限定されない。電気化学的機械的研磨（Ｅｃｍｐ）も、広く解釈されなければならず、電気化学的作用、機械的作用、及び化学的作用の適用により基板を平坦化して、基板表面から材料を除去することを含む。
【００１５】
[0022]アノード分解も、広く解釈されなければならず、アノードバイアスを基板に直接又は間接的に印加して、基板表面からその周囲の研磨組成物への導電性材料の除去を生じさせることを含むが、これに限定されない。研磨組成物も、広く解釈されねばならず、電解液成分として知られている材料を一般的に含む液体媒体にイオン伝導率、ひいては、導電率を与える組成物を含むが、これに限定されない。研磨組成物における各電解液成分の量は、体積パーセント又は重量パーセントで測定することができる。体積パーセントとは、望ましい液体成分の体積を完全な組成物の全液体の全体積で除算したものに基づくパーセンテージを指す。重量パーセントに基づくパーセンテージとは、望ましい成分の重量を完全な組成物の全液体成分の全重量で除算したものである。
【００１６】
[0023]電気化学的機械的研磨プロセスは、この電気化学的機械的研磨プロセスに適応される１つ以上の研磨ステーションを有するプラットホームのような処理装置において遂行することができる。１つ以上の研磨ステーションは、従来の化学的機械的研磨を遂行するように適応させることができる。電気化学的機械的研磨プロセスを遂行するためのプラテンは、研磨用品、第１の電極、及び第２の電極を含むことができ、基板は、第２の電極に電気的接触される。適当なシステムの一例は、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるReflexion Lk Ecmp（登録商標）処理システムである。装置についての以下の説明は、例示的であり、本発明の範囲を限定するものとして解釈又は理解されてはならない。
【００１７】
[0024]図２は、基板を電気化学的に処理するための装置を有する例示的な平坦化システム１００の一実施形態の平面図である。この平坦化システム１００は、一般に、ファクトリインターフェイス１０２、ローディングロボット１０４、及び平坦化モジュール１０６を備えている。ローディングロボット１０４は、ファクトリインターフェイス１０２及び平坦化モジュール１０６の至近に配置され、それらの間での基板１２２の移送を容易にしている。
【００１８】
[0025]平坦化システム１００のモジュールの制御及び一体化を容易にするためにコントローラ１０８が設けられる。コントローラ１０８は、中央処理ユニット（ＣＰＵ）１１０、メモリ１１２及び支援回路１１４を備えている。コントローラ１０８は、例えば、平坦化、クリーニング及び移送プロセスの制御を容易にするために、平坦化システム１００の種々のコンポーネントに結合される。
【００１９】
[0026]ファクトリインターフェイス１０２は、一般に、クリーニングモジュール１１６及び１つ以上のウェハカセット１１８を備えている。ウェハカセット１１８と、クリーニングモジュール１１６と、入力モジュール１２４との間で基板１２２を移送するために、インターフェイスロボット１２０が使用される。入力モジュール１２４は、グリッパー、例えば、真空グリッパー又は機械的クランプ（図示せず）により平坦化モジュール１０６とファクトリインターフェイス１０２との間で基板１２２を移送するのを容易にするように位置付けられる。
【００２０】
[0027]平坦化モジュール１０６は、環境的に制御されるエンクロージャー１８８に配置された少なくとも第１の電気化学的機械的平坦化（Ｅｃｍｐ）ステーション１２８を備えている。本発明から利益を得るように適応させることのできる平坦化モジュール１０６の例は、MIRRA（登録商標）化学的機械的平坦化システム、MIRRA MESA（登録商標）化学的機械的平坦化システム、REFLEXION（登録商標）化学的機械的平坦化システム、REFLEXION（登録商標）LK化学的機械的平坦化システム、及びREFLEXION LK Ecmp（登録商標）化学的機械的平坦化システムを含み、これらは、全て、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できる。処理パッド、平坦化ウェブ又はその組合せを使用するもの、及び平坦化表面に対して基板を回転運動、直線運動又は他の平面運動で移動するものを含む他の平坦化モジュールも、本発明から利益を得るように適応させることができる。
【００２１】
[0028]図２に示す実施形態では、平坦化モジュール１０６は、Ｅｃｍpステーション１２８、第２のＥｃｍｐステーション１３０、及び第３の研磨ステーション１３２を備えている。第３の研磨ステーションは、図２に示されたＥｃｍｐステーション１２８又は１３０について述べるようなＥｃｍｐステーションでよく、或いは又、化学的機械的研磨（ＣＭＰ）ステーションでもよい。ＣＭＰステーションは、従来的な性質のものであるので、簡略化のためにそれ以上の説明は省略する。しかしながら、適当なＣＭＰ研磨ステーションの一例が、１９９８年４月１４日発行の“Continuous Processing System for Chemical Mechanical Polishing”と題する米国特許第５，７３８，５７４号に更に詳細に説明されており、これは、本発明と矛盾しない程度に参考としてここに全体を援用する。
【００２２】
[0029]基板からの導電性材料の第１部分の最初の除去、バルク材料除去は、Ｅｃｍｐステーション１２８において電気化学的分解プロセスを通して遂行される。Ｅｃｍｐステーション１２８におけるバルク材料除去の後に、導電性材料の第２部分の除去、残留導電性材料除去が、Ｅｃｍｐステーション１３０において、第２の電気化学的機械的プロセスを通して遂行される。平坦化モジュール１０６では、２つ以上の残留Ｅｃｍｐステーション１３０が使用されてもよい。残留Ｅｃｍｐステーション１３０での処理の後に、研磨ステーション１３２において、ここに述べるバリア除去プロセスによりバリア層材料を除去することができる。或いは又、第１及び第２のＥｃｍｐステーション１２８、１３０の各々を使用して、ここに述べる２ステップ導電性材料除去の両方を単一のステーションで遂行してもよい。
【００２３】
[0030]又、例示的な平坦化モジュール１０６は、移送ステーション１３６及び回転式コンベア（carousel）１３４も備え、これらは、マシンベース１４０の上側即ち第１の側１３８に配置される。一実施形態では、移送ステーション１３６は、入力バッファステーション１４２、出力バッファステーション１４４、移送ロボット１４６、及びロードカップアッセンブリ１４８を備えている。入力バッファステーション１４２は、ローディングロボット１０４によりファクトリインターフェイス１０２から基板を受け取る。又、ローディングロボット１０４は、研磨された基板を出力バッファステーション１４４からファクトリインターフェイス１０２へ返送するのにも使用される。移送ロボット１４６は、バッファステーション１４２、１４４とロードカップアッセンブリ１４８との間で基板を移動するのに使用される。
【００２４】
[0031]一実施形態では、移送ロボット１４６は、基板の縁で基板を保持する空気グリッパーフィンガーを各々有する２つのグリッパーアッセンブリ（図示せず）を備えている。移送ロボット１４６は、処理されるべき基板を入力バッファステーション１４２からロードカップアッセンブリ１４８へ移送するのと同時に、処理された基板をロードカップアッセンブリ１４８から出力バッファステーション１４４へ移送することができる。効果的に使用できる移送ステーションの一例が、２０００年１２月５日にトービン氏に発行された米国特許第６，１５６，１２４号に説明されており、この特許は、参考としてここにその全体を援用する。
【００２５】
[0032]回転式コンベア１３４は、ベース１４０の中心に配置される。回転式コンベア１３４は、典型的に、平坦化ヘッドアッセンブリ１５２を各々支持する複数のアーム１５０を備えている。図２に示すアーム１５０のうちの２つは、移送ステーション１３６と、第１のＥｃｍｐステーション１２８の研磨用品アッセンブリ１２６とが見えるように、仮想線で示されている。回転式コンベア１３４は、平坦化ヘッドアッセンブリ１５２を平坦化ステーション１２８、１３０、１３２と、移送ステーション１３６との間で移動できるように、インデックスすることができる。効果的に使用できる１つの回転式コンベアが、１９９８年９月８日にペルロフ氏等に発行された米国特許第５，８０４，５０７号に説明されており、この特許は、参考としてここにその全体を援用する。
【００２６】
[0033]ベース１４０には、平坦化ステーション１２８、１３０、１３２の各々に隣接してコンディショニング装置１８２が配置される。このコンディショニング装置１８２は、均一な平坦化結果を維持するように、ステーション１２８、１３０、１３２に配置された平坦化材料を周期的にコンディショニングする。
【００２７】
電気化学的機械的処理
[0034]基板を研磨して、残留物を含む導電性材料を除去し、特徴部内のディッシュ化を最小にしながら、研磨時間を短縮してスループットを高めるための方法及び組成物が提供される。この方法は、電気化学的研磨技術により遂行することができる。１つの態様において、この方法は、導電性材料層が特徴部の上に配置された基板を処理するステップと、ここに述べる研磨組成物を基板の表面へ供給するステップと、基板と研磨用品との間に圧力を印加するステップと、基板と研磨用品との間に相対的な運動を与えるステップと、基板に電気的接触した第１電極と第２電極との間にバイアスを印加するステップと、導電性材料の少なくとも一部分を基板表面から除去するステップと、を備えることができる。
【００２８】
[0035]ここに述べる方法及び組成物に基づいて処理される基板の概略断面図である図３Ａから３Ｅを参照して、プロセスの一実施形態を以下に説明する。図３Ａを参照すれば、基板２００は、一般的に、その上に形成された誘電体層２１０を含む。ビア、トレンチ、接触部又はホールのような複数のアパーチャー、例えば、高密度アレイの狭い特徴画成部２２０及び低密度の広い特徴画成部２３０がパターン化されて、誘電体層２１０へとエッチングされる。これらアパーチャーは、従来のホトリソグラフィック及びエッチング技術により誘電体層２１０に形成することができる。
【００２９】
[0036]図３Ａは、基板２００と、Ｅｃｍｐプロセスを適用する前に不動態層２９０が形成された導電性材料２６０とを示している。図３Ｂは、その形成された不動態層２９０の一部分を除去するための基板表面と研磨用品との接触を示している。図３Ｃは、第１のＥｃｍｐプロセスを適用することにより、導電性材料２６０の一部分、例えば、導電性材料２６０の少なくとも約５０％が除去された後の基板を示している。残りの導電性材料２６０、即ちバリア層２４０上に配置された残留材料は、図３Ｄに示すように、第２のＥｃｍｐプロセスを適用することにより、バリア層２４０まで除去される。更に、図３Ｅに示すように、誘電体層２１０の残りのバリア層２４０は、ＣＭＰプロセスのような第３のプロセス、又は第３のＥｃｍｐプロセスにより除去することができる。或いは又、図示されていないが、残りの導電性材料２６０及びバリア層２４０は、単一の処理ステップで除去されてもよい。
【００３０】
[0037]狭い特徴画成部及び広い特徴画成部という語は、基板表面上に形成される構造に基づいて変化し得るが、一般的には、狭い特徴画成部の上に形成される過剰な材料堆積（又は高い過剰負担）及び広い特徴画成部上の最小又は低い材料堆積（最小又は低い過剰負担）の各堆積プロフィールにより特徴付けることができる。例えば、狭い特徴画成部は、サイズが約０．１３μｍで、高い過剰負担を有するものでよく、これに比して、広い特徴画成部は、サイズが約１０μｍで、最小又は不十分な過剰負担を有するものでよい。しかしながら、高い過剰負担及び低い過剰負担は、必ずしも特徴部の上に形成されず、特徴部と特徴部との間の基板表面上のエリアに形成されてもよい。
【００３１】
[0038]誘電体層２１０は、半導体デバイスの製造に従来使用される１つ以上の誘電体材料を含んでもよい。例えば、誘電体材料は、二酸化シリコン、燐ドープのシリコンガラス（ＰＳＧ）、硼素−燐ドープのシリコンガラス（ＢＰＳＧ）、及びプラズマ増強型化学気相堆積（ＰＥＣＶＤ）によりテトラエチルオーソシリケート（ＴＥＯＳ）又はシランから導出された二酸化シリコンのような材料を含んでもよい。又、誘電体層は、次のものを含む低誘電率の材料で構成されてもよい。フルオロ−シリコンガラス（ＦＳＧ）、ポリマー、例えば、ポリアミド、炭素含有酸化シリコン、例えば、BLACK DIAMOND（登録商標）誘電体材料、窒素及び／又は酸素をドープできるシリコンカーバイド材料で、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるBLOK（登録商標）誘電体材料を含むもの。
【００３２】
[0039]バリア層２４０は、基板２００上及び特徴画成部２２０、２３０内に従順に配置される。バリア層２４０は、次のような金属又は金属窒化物で構成されてもよい。タンタル、窒化タンタル、窒化タンタルシリコン、チタン、窒化チタン、窒化チタンシリコン、タングステン、窒化タングステン、又はその組合せ、或いは基板及び／又は誘電体材料とその後に堆積される導電性材料との間の材料の拡散を制限できる他の材料。
【００３３】
[0040]バリア層２４０上に導電性材料２６０の層が配置される。ここで使用する「導電性材料層」という語は、特徴部を充填して、線、接触部又はビアを形成するのに使用される銅、タングステン、アルミニウム、銀又はその合金のような任意の導電性材料として定義される。図示されていないが、層間接着を改善し、その後の堆積プロセスを改善するために、導電性材料２６０を堆積する前に、バリア層に導電性材料の種層が堆積されてもよい。種層は、堆積されるべきその後の材料と同じ材料でよい。
【００３４】
[0041]導電性材料２６０の一形式は、銅含有材料である。銅含有材料は、銅、銅合金（例えば、少なくとも約８０重量パーセントの銅を含む銅ベース合金）、又はドープされた銅を含む。本開示全体にわたって使用される「銅含有材料」という句、「銅」という語、及び「Ｃｕ」という記号は、銅、銅合金、ドープされた銅、又はその組合せを包含することが意図される。更に、導電性材料は、半導体製造処理に使用される任意の導電性材料でよい。
【００３５】
[0042]研磨組成物は、銅を除去するのに特に有用であるが、他の導電性材料、例えば、アルミニウム、白金、タングステン、窒化タングステン、チタン、窒化チタン、タンタル、窒化タンタル、コバルト、金、銀、ルテニウム、又はその組合せを除去するのにも使用できると考えられる。導電性研磨用品との接触によるような機械的な磨きを研磨組成物と共に使用して、平坦性を改善すると共に、これら導電性材料の除去率を改善することもできる。
【００３６】
[0043]一実施形態では、堆積された導電性材料２６０は、狭い特徴画成部２２０の上に形成される丘又は山頂とも称される過剰材料堆積即ち高い過剰負担２７０と、広い特徴画成部２３０上の谷とも称される最小過剰負担２８０との堆積プロフィールを有する。別の実施形態では、高い過剰負担及び最小過剰負担は、基板表面にわたり特徴部と特徴部との間で任意に形成される。
【００３７】
[0044]第１の電気化学的機械的研磨（Ｅｃｍｐ）プロセスは、図３Ｂから３Ｃに示すように、基板表面から、導電性材料の第１部分、即ちバルク導電性材料を除去するのに使用することができ、次いで、第２のＥｃｍｐプロセスは、図３Ｃから３Ｄに示すように、導電性材料の第２部分、即ち残留銅含有材料を除去することができる。
【００３８】
[0045]電気化学的機械的研磨技術は、化学的作用、機械的作用及び電気的作用の組合せを使用して、材料を除去し、基板表面を平坦化する。バルク材料とは、ここでは、基板表面に形成された特徴部を実質的に充填するに充分以上の量で基板に堆積される材料として広く定義される。残留材料又は残りの材料とは、１つ以上の研磨プロセスステップの後に残っているバルク材料として広く定義される。一般的に、第１のＥｃｍｐプロセス中のバルク除去は、導電層の少なくとも約５０％、好ましくは、少なくとも約７０％、より好ましくは、少なくとも約８０％、例えば、少なくとも約９０％を除去する。第２のＥｃｍｐプロセス中の残留物除去は、バリア層に配置された残りの導電性材料の、全部でなくてもほとんどを除去し、充填された詰め物を後に残す。Ｅｃｍpプロセスの別の実施形態では、単一の処理ステップにおいて基板表面から全導電性材料を除去することができる。
【００３９】
[0046]第１のＥｃｍｐプロセスは、導電層の高速除去率により基板製造のスループットに貢献する。しかしながら、第１のＥｃｍｐプロセスを単独で使用する場合には、相当に多くの導電性材料が除去されて、過小負担を生じることがある。第２のＥｃｍｐプロセスは、導電層を正確に除去して平らな基板表面を形成するために基板製造のスループットに貢献する。それ故、第１及び第２の組合せＥｃｍｐプロセスがスループットを高め、クオリティの高い平坦な基板表面を形成する。
【００４０】
[0047]更に、第１のＥｃｍｐプロセスは、導電性材料層の高速除去率を発生し、又、第２のＥｃｍｐは、残りの導電性材料の正確な除去により、基板特徴部のディッシュ化及び腐食を減少し又は最小とした平らな基板表面を形成する。又、Ｅｃｍｐ又はＣＭＰバリア除去プロセスも、基板特徴部のディッシュ化及び腐食を減少し又は最小とした平らな基板表面を形成する。第２のＥｃｍｐステップは、過剰な金属除去が、図１Ａに示すディッシュ化Ｄ及び図１Ｂに示す腐食Ｅとして知られた凹所又はへこみのようなトポグラフィー欠陥を形成するのを防止するために、低速である。それ故、導電性材料２６０の大部分は、第１のＥｃｍｐステップ中に、第２のＥｃｍｐステップ中の残り又は残留導電性材料２６０よりも速い率で除去される。このＥｃｍｐプロセスは、全基板処理のスループットを高める一方、欠陥がほとんど又は全くない滑らかな表面を形成する。
【００４１】
[0048]導電性材料の第１部分の除去即ちバルク除去のＥｃｍｐプロセスは、第１の研磨プラテンにおいて遂行できると共に、導電性材料の第２部分即ち残留物の除去のＥｃｍｐプロセスは、第１プラテンと同じ又は異なる研磨装置の第２の研磨プラテンにおいて遂行することができる。別の実施形態では、残留物除去のＥｃｍｐプロセスは、第１のプラテンにおいて遂行することができる。バリア材料は、個別のプラテン、例えば、第３のプラテンにおいて除去することができる。例えば、ここに述べるプロセスに基づく装置は、バルク材料を除去するための３つのプラテンを含んでもよいし、又はバルク材料を除去する１つのプラテン、残留物を除去する第２のプラテン、及びバリアを除去する第３のプラテンを備え、バルク及び残留物プロセスがＥｃｍｐプロセスで、バリアの除去がＣＭＰプロセスであってもよい。別の実施形態では、３つのＥｃｍｐプラテンを使用して、バルク材料を除去し、残留物を除去し、バリアを除去してもよい。
【００４２】
[0049]電気化学的機械的研磨技術の一実施形態では、基板が、キャリアヘッドのようなリセプタクルに配置されて、プラテンに隣接して位置付けられ、該プラテンは、第１及び第２電極を収容する研磨用品アッセンブリに結合された研磨用品を有している。次いで、基板は、プラテンに配置されて、研磨用品に物理的に接触され、更に、基板は、研磨用品及び研磨組成物を通して少なくとも１つの電極と電気的に結合される。研磨組成物も、パッドアッセンブリと基板との間でプラテンに配置される。研磨組成物は、基板表面に不動態層を形成する。この不動態層は、基板表面に配置される化学的及び／又は電気的な絶縁材料でよい。基板表面と導電性用品との間に相対的な運動が与えられて、不動態層を減少し又は除去する。電源からのバイアスが２つの電極間に印加される。
【００４３】
[0050]一般的に、バイアスの印加を使用して、アノード分解により、基板表面に形成された銅含有又はタングステン含有材料のような導電性材料を分解又は除去することができる。印加される電力は、約１００ミリアンペア／平方センチメートル（ｍＡ／ｃｍ２）までの電流密度を含み、これは、約４０アンペアまでの付与電流に相関しており、直径が約３００ｍｍまでの基板を処理することができる。例えば、２００ｍｍ直径の基板は、約０．０１ｍＡ／ｃｍ２から約５０ｍＡ／ｃｍ２の電流密度を有してもよく、これは、約０．０１Ａから約２０Ａの付与電流に相関している。又、本発明は、バイアスを印加して、ボルト、アンペア及びワットで監視できることも意図している。一実施形態では、約０．１ワットから１００ワットの電力レベル、約０．１Ｖから約１０Ｖの電圧、及び約０．１アンペアから約２０アンペアの電流においてバイアスを印加するように電源が使用される。しかしながら、電源の特定の動作仕様は、用途に応じて変化してもよい。
【００４４】
[0051]第１、即ちバルクと、第２、即ち残留物の導電性材料を除去するＥｃｍｐステップは、各プロセス中に電力の印加によって制御することができる。バルク及び残留物除去プロセスの一実施形態では、各ステップに対する印加バイアスは、バルク除去プロセスに対してＤＣバイアスを印加し、残留物除去プロセスの少なくとも一部分の間に少なくともパルスバイアス（時間変化電圧バイアス）を印加することを含む。残留物除去プロセスの間に印加される電圧は、バルク除去プロセスの間に印加される電圧以下でよい。残留物除去プロセスの間に印加される電圧は、バルク除去プロセスの間に印加される電圧以上でもよい。或いは又、残留物除去プロセスのパルスバイアスは、バルク除去プロセス中に印加されるＤＣ電圧より各々大きい又はそれより小さい最大値及び最小値を有してもよい。
【００４５】
[0052]図４は、第１及び第２のＥｃｍｐプロセス中の電圧印加を示す。図４は、単一のプラテンで遂行することのできる連続的電圧印加プロセスを示すが、本発明は、電圧印加を２つ以上のプラテンで行い、例えば、バルク除去を第１のプラテンで行い、残留物除去を第２のプラテンで行うことも意図している。それ故、図４は、例示に過ぎず、本発明の範囲を限定するものと解釈又は理解されてはならない。
【００４６】
[0053]図４の部分Ａは、バルク導電性材料除去プロセス（バルク除去プロセス）のための電圧印加４０２を示す。バルク除去プロセスは、直流（ＤＣ）電圧印加である。ＤＣ電圧は、約０．５Ｖから約４．５Ｖを印加することができる。個々の電圧は、研磨組成物の電気的特性に基づいて変化してもよい。
【００４７】
[0054]ＤＣ電圧は、臨界電圧、及び該臨界電圧の各側の電圧を含むことができる。臨界電圧は、能動的腐食状態電圧と受動的腐食状態電圧との間に位置する。能動的腐食状態電圧では、金属層が金属イオンへと酸化し（腐食し）、基板表面から材料を除去し、臨界電圧未満の電圧を含む。受動的状態電圧では、金属層が金属酸化物層を形成し、これは、不動態層に追加されるか又はそれを形成し、更に、基板表面からの材料の除去は最小で、その電圧は、臨界電圧より大きい。臨界電圧は、能動的状態に対する電圧上限と、受動的状態に対する電圧下限とを表す。臨界電圧は、各プロセスにおいて変化してもよく、一般的に、電解液化学物質のｐＨに比例し、臨界電圧は、ｐＨに比例して上昇又は下降する。例えば、研磨組成物のｐＨが高い場合には、臨界電圧が比例的に増加する。
【００４８】
[0055]バルク除去プロセスのＤＣ電圧は、段階的な形態で印加されてもよい。図５Ａは、第１の時間周期ｔ１の間、第１のＤＣ電圧５０２を印加し、ＤＣ電圧を段階的に減少して（５０４）、第２の時間周期ｔ２の間、第２のＤＣ電圧５０６とし、その後に、バルク除去プロセスを終了するか、又は残留物除去プロセスを開始することを示している。図５Ｂは、ＤＣ段階的電圧印加の第２実施形態を示すもので、第１の時間周期ｔ１の間、第１のＤＣ電圧５０８を含み、これは、第２の時間周期ｔ２の間、第１のＤＣ電圧５０８より大きな第２のＤＣ電圧５１２へ増加される（５１０）。図５Ｃは、段階的ＤＣ電圧印加の第３実施形態を示すもので、第１の時間周期ｔ１の間、第１のＤＣ電圧５１４を含み、これは、第２の時間周期ｔ２の間、第１のＤＣ電圧５０８より大きな第２のＤＣ電圧５１８へと段階的に増加され（５１６）、更に、これは、第３の時間周期ｔ３の間、第２のＤＣ電圧より低い第３のＤＣ電圧へ段階的に減少される（５２０）。第３のＤＣ電圧５２２は、第１のＤＣ電圧５１４より低くてもよいし、それに等しくてもよいし、又はそれより大きくてもよい。
【００４９】
[0056]図５Ａから５Ｃの上記実施形態の場合に、ＤＣ電圧印加は、プロセスの臨界電圧に交差して能動的腐食状態電圧範囲又は受動的腐食状態電圧範囲のみにおいて行われてもよいし、或いは段階的実施形態における印加電圧は、能動的腐食状態電圧範囲又は受動的腐食状態電圧範囲の両方で行われてもよい。
【００５０】
[0057]図４の区分Ｂは、残留導電性材料除去Ｅｃｍｐプロセス（残留物除去プロセス）のための電圧印加４０４を示す。残留物除去プロセスは、電圧印加の少なくとも一部分をパルスバイアス印加として含む。更に、残留物除去プロセスは、バイアス印加の前又は後にＤＣ電圧印加を含んでもよい。又、ＤＣ電圧印加は、パルスバイアス印加とパルスバイアス印加との中間に行われてもよく、例えば、ＤＣ電圧印加、パルス電圧印加、ＤＣ電圧印加、パルス電圧印加、次いで、ＤＣ電圧印加、の一連の電圧印加において行われてもよい。
【００５１】
[0058]パルス電圧は、約０．１Ｖと約３Ｖとの間で印加することができる。個々のパルス電圧差は、例えば、パルスの各最大電圧と最小電圧との間で０．００１ボルトから約３ボルトまで変化してもよい。パルスの各最小電圧及び最大電圧の印加は、約０．０１秒から約２０秒までの期間を有してもよい。又、パルスのバイアスは、能動的状態腐食電圧、受動的状態腐食電圧、又はその両方を含んでもよい。パルス電圧は、研磨組成物の電気的特性に基づいて変化してもよい。バイアスは、基板表面から材料を除去する際のユーザ要求に基づいて電力及び印加が変化してもよい。例えば、電力印加を増加すると、アノード分解が増加することが観察されている。
【００５２】
[0059]図６Ａは、研磨用品を経て基板へ印加されるパルス変調技術による時間変化電圧信号を含む残留物研磨ステップのためのパルスバイアスの１つの変形例を示す。パルス変調技術は、変化してもよいが、一般的に、定電流密度又は電圧を第１の時間周期中に印加し、次いで、定電流密度又は電圧を第２の時間周期中に印加するというサイクルを含み、第２電圧は、第１電圧とは異なるものである。第２電圧は、第１電圧と同じ正の極性を第２の時間周期中に有してもよいし、電流密度又は電圧を第２の時間周期中に有していなくてもよいし、或いは第２電圧は、逆の定電流密度又は電圧を第２の時間周期中に有してもよい。次いで、パルス変調技術を複数のサイクルにわたって繰り返してもよく、これは、変化する電力レベル及び期間を有してもよい。
【００５３】
[0060]例えば、図６Ａでは、最初に、第１の定電圧信号６０２を第１の時間周期ｔ１中印加し、その後に、第２のゼロ電圧信号６０４を第２の時間周期ｔ２中印加し、これを、オペレータにより決定されたサイクル数の間、繰り返すことができる。電圧信号６０２は、０．０１秒から約２０秒の第１時間周期ｔ１中は約０．５Ｖから約３Ｖの範囲であり、第２電圧信号６０４は、約０．０１秒から約２０秒の範囲の時間周期ｔ２中は電圧ゼロである。
【００５４】
[0061]或いは又、第２の電圧は、０．０１より大きく且つ第１の電圧信号６０２より小さい電圧、例えば、０．０１Ｖと約０．５Ｖ未満との間の電圧である。別の実施形態では、第２の電圧は、例えば、約−０．０１と約−３Ｖとの間の負の電圧でよい。従って、本発明は、正電圧のパルスバイアスと、正及び負の電圧を含むパルスバイアスとを意図している。更に、パルスバイアスは、以前に印加されたＤＣ電圧以下の最小電圧を有してもよい。又、パルスバイアスは、以前に印加されたＤＣ電圧以上の最大電圧を有してもよい。
【００５５】
[0062]又、第１及び第２電圧の各々は、ある波形を有する時間変化電圧信号を含んでもよい。図６Ａから６Ｂ及び６Ｅから６Ｆには方形波が示されているが、本発明は、他の形式の波形、例えば、とりわけ、図６Ｃに示す正弦波の波形６２０、及び図６Ｄに示す鋸歯状の波形６２２も意図している。図６Ｃ及び６Ｄに示すような可変電圧の波形が使用される場合には、波形の電圧は、波形の期間にわたる電圧の平均値である。電力レベル、電力及び無電力（ゼロ電圧）の期間、サイクルの周波数、及び波形パターンは、除去率、除去されるべき材料、研磨プロセスの程度に基づいて変更されてもよい。
【００５６】
[0063]図６Ｅは、最初のＤＣバイアスに続いてパルスバイアスを印加するという残留物研磨プロセスにおけるバイアス印加の別の実施形態を示している。第１のＤＣ電圧６４２が第１の時間周期ｔ１の間印加され、次いで、最小電圧６４４及び最大電圧６４６を有するパルスバイアスが第２の時間周期ｔ２の間印加される。任意であるか又はそれとは別に、図６Ｅに示すように、第２のＤＣ電圧６４８が、残留物研磨プロセスを続けるために、パルスバイアスの後に、第３の時間周期ｔ３の間、印加されてもよい。それとは別に、バイアス印加は、パルスバイアスの後に、第２のＤＣ電圧６４８で説明したＤＣバイアスが続くものだけを含んでもよい。ＤＣバイアス及びパルス電圧のサイクルは、残留物研磨プロセスの間に１回以上繰り返されてもよい。本発明は、プロセスの望ましい研磨作用に基づいて複数のパルスバイアスプロセスを遂行できることも意図している。
【００５７】
[0064]図６Ｆは、プロセス中にパルスバイアス電圧の範囲をその期間と共に変化できる別の実施形態を示す。第１のパルス電圧信号６５０が第１の時間周期ｔ１の間印加され、次いで、第２のパルス電圧信号６６０が第２の時間周期ｔ２の間印加される。第１のパルス電圧信号６５０は、第１の電圧範囲（Δｖ１）内にあってもよく、第２のパルス電圧信号６６０は、第２の範囲（Δｖ２）内にあってもよい。このようなパルス電圧信号パターンは、単一のサイクル又は多数のサイクルを有してもよく、又、残留物除去プロセス中に印加される１つ以上の各パルスバイアスにおいて発生してもよい。
【００５８】
[0065]図３Ａに戻ると、Ｅｃｍｐプロセスは、基板を研磨装置内に位置付けて、導電性材料層上に不動態層２９０を形成できる研磨組成物２９５に露出させることにより、開始される。不動態層は、ここに述べる研磨組成物によって形成することができる。
【００５９】
[0066]基板は、導電性材料２６０上に不動態層２９０を形成するここに述べる研磨組成物に露出される。不動態層２９０は、基板表面上の露出導電性材料２６０上に形成され、これは、堆積された導電性材料２６０に形成された高い過剰負担２７０、即ち山頂と、最小過剰負担２８０、即ち谷とを含む。不動態層２９０は、基板の表面を化学的及び／又は電気的反応から化学的及び／又は電気的に絶縁する。不動態層は、不動態膜又は絶縁膜を形成できる腐食防止剤及び／又は他の材料、例えば、キレート化剤に基板表面を露出させることにより形成される。不動態層の厚み及び密度は、化学反応の程度及び／又はアノード分解の量を指示することができる。例えば、厚い又は濃密な不動態層２９０は、薄く且つあまり濃密でない不動態層に比して、アノード分解をあまり生じないことが観察されている。従って、不動態化剤、腐食防止剤及び／又はキレート化剤の組成物を制御することで、基板表面から除去される材料の除去率及び量を制御することができる。
【００６０】
[0067]Ｅｃｍｐ組成物は、銅及び／又は銅合金のようなバルク材料及び残留材料を除去すると共に、窒化タンタル又は窒化チタンのようなバリア材料を除去するのに使用することができる。研磨組成物の特定の調合を使用して、特定の材料を除去する。ここに述べる実施形態に使用される研磨組成物は、Ｅｃｍｐプロセスに効果的である。一般的に、Ｅｃｍｐ溶液は、慣習的なＣＭＰ溶液より非常に導電性が強い。Ｅｃｍｐ溶液は、導電率が約１０ｍＳ／ｃｍ以上であり、一方、慣習的なＣＭＰ溶液は、導電率が約３ｍＳ／ｃｍから約５ｍＳ／ｃｍである。Ｅｃｍｐ溶液の導電率は、Ｅｃｍｐプロセスが進行する速度に著しく影響し、即ち導電性溶液が多いほど、材料除去率が速い。ここで形成される組成物は、一般に、導電率が約１０ｍＳ／ｃｍから約８０ｍＳ、例えば、約３０ｍＳ／ｃｍから約５０ｍＳ、例えば、約４０ｍＳ／ｃｍでよい。組成は、遂行されるプロセスに基づいて導電率を調整することができる。バルク材料を除去する場合に、Ｅｃｍｐ溶液は、導電率が約１０ｍＳ／ｃｍ以上であり、好ましくは、約３０ｍＳ／ｃｍから約６０ｍＳ／ｃｍの範囲である。残留物除去の場合には、Ｅｃｍｐ溶液は、導電率が約１０ｍＳ／ｃｍ以上であり、好ましくは、約１５ｍＳ／ｃｍから約４０ｍＳ／ｃｍの範囲である。
【００６１】
[0068]図３Ｂから３Ｃに示す第１のＥｃｍｐ処理ステップに使用できる組成物の一実施例は、酸性系電解液システムが約１重量％から約２０重量％と、アゾール群を有する腐食防止剤が約０．０５重量％から約０．６重量％と、有機酸性塩が約０．２重量％から約６重量％と、約４から約７未満のｐＨを与えるようにｐＨ調整剤が約０．５体積％から約６体積％という組成物を含む。更に別の実施例では、組成物は、酸性系電解液が約４重量％から約１５重量％、例えば、リン酸又は８５％リン酸水溶液が約８重量％から約１２重量％と、キレート化剤が約０．２重量％から約６重量％、例えば、三塩基クエン酸アンモニウム及び／又はクエン酸アミノ水素が約０．４重量％から約３重量％と、腐食防止剤、例えば、ベンゾトリアゾール（ＢＴＡ）が約０．０５重量％から約０．６重量％と、約３から約９、例えば、約４から約７のｐＨレベルを形成するための水酸化アンモニウム及び／又は水酸化カリウムのようなｐＨ調整剤とを含んでもよく、或いは又、組成物は、約０．０１重量％から約２重量％の磨き粒子を含んでもよい。バルク除去のための研磨組成物の適当な実施例が、２００６年２月１５日出願された“Method and Composition for Polishing a Substrate”と題する米国特許出願第１１／３５６，３５２号（米国第２００６／０１６９５９７号として公告された）に更に説明されており、この出願は、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。
【００６２】
[0069]バルク除去のための適当な研磨組成物の更に別の実施例が、２００３年６月２６日に出願された米国特許出願第１０／６０８，４０４号、２００４年５月１５日に出願された米国特許出願第１０／８４５，７５４号、２００５年８月４日に出願された米国特許出願第１１／１９６，８７６号、２００５年１０月１４日に出願された米国特許出願第１１／２５１，６３０号、及び２００５年１２月１９日に出願された米国特許出願第１１／３１２，８２３号に開示されており、これらの出願は、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。
【００６３】
[0070]図３Ｂは、処理中の電気化学的機械的研磨を示す。処理中に、基板表面と、研磨用品アッセンブリ１２６に配置された導電性研磨用品のような研磨用品は、互いに接触されて、相対的軌道運動のような相対的運動で互いに移動され、露出した導電性材料２６０に形成された不動態層２９０の部分を除去する。又、上記接触は、その下の導電性材料２６０の一部分も更に除去し得る。
【００６４】
[0071]基板表面と研磨用品とは、約２ポンド／平方インチ（ｌｂ／ｉｎ２又はｐｓｉ）（１３．８ｋＰａ）未満の圧力で接触される。不動態層２９０及び何らかの導電性材料２６０の除去は、圧力が約１ｐｓｉ（６．９ｋＰａ）以下、例えば、約０．０１ｐｓｉ（６９Ｐａ）から約０．５ｐｓｉ（３．４ｋＰａ）のプロセスで遂行することができる。プロセスの１つの態様において、基板表面と研磨用品とは、約０．２ｐｓｉ（１．４ｋＰａ）以下の圧力で接触される。
【００６５】
[0072]ここで使用する研磨圧力は、低ｋ誘電体材料を含む基板に対してダメージを及ぼす剪断力及び摩擦力を減少し又は最小にする。力を減少又は最小にすることで、研磨による特徴部の変形及び欠陥形成を減少又は最小にすることができる。更に、低い剪断力及び摩擦力は、研磨中に、トポグラフィー欠陥の形成、例えば、ディッシュ化及びスクラッチ、並びに層剥離を減少又は最小にすることが観察されている。又、基板と導電性研磨用品との間の接触は、基板に接触するときに研磨用品に電源を結合することにより電源と基板との間の電気的接触も許容する。機械的な磨きにより基板の表面上の不動態層を擾乱させ又は除去することにより非不動態化材料の領域を露出させてアノード分解により除去することができる。
【００６６】
[0073]導電性研磨粒子による機械的な磨きは、アノード分解のための電流を絶縁又は抑制する不動態層を除去し、導電性研磨用品との接触が最小であるか又は無接触のエリアに不動態層が保持されているときに高い過剰負担のエリアが最小過剰負担のエリアより優先的に除去されるようにする。不動態層により覆われた導電性材料２６０の除去率は、不動態層をもたない導電性材料の除去率よりも低い。従って、狭い特徴画成部２２０及び基板フィールド２５０の上に配置される過剰な材料は、不動態層２９０により依然覆われている広い特徴画成部２３０上のものより高い率で除去される。
【００６７】
[0074]一実施形態において、プラテンは、約３ｒｐｍ（回転／分）から約１００ｒｐｍの速度で回転され、研磨ヘッドは、約５ｒｐｍから約２００ｒｐｍの速度で回転されると共に、プラテンに対して半径方向に約５ｃｍ／秒（センチメートル／秒）から約２５ｃｍ／秒の速度で直線的に移動もされる。２００ｍｍ直径基板に対する好ましい範囲は、プラテンの回転速度が約５ｒｐｍから約４０ｒｐｍで、研磨ヘッドの回転速度が約７ｒｐｍから約１００ｒｐｍで且つ直線（例えば、半径方向）速度が約１０ｃｍ／秒である。３００ｍｍ直径基板に対する好ましい範囲は、プラテンの回転速度が約５ｒｐｍから約２０ｒｐｍで、研磨ヘッドの回転速度が約７ｒｐｍから約５０ｒｐｍで且つ直線（例えば、半径方向）速度が約１０ｃｍ／秒である。本発明の一実施形態では、プラテンは、直径が約１７インチ（４３．２ｃｍ）から約３０インチ（７６．２ｃｍ）である。
【００６８】
[0075]研磨ヘッドは、プラテンの半径に沿って、約０．１インチ（２．５ｍｍ）から約２インチ（５．１ｃｍ）の距離にわたって移動することができる。基板の表面から材料を除去するために、キャリアヘッドの回転速度は、プラテンの回転速度より、次の比で大きくすることができ、即ちキャリアヘッドの回転速度とプラテンの回転速度との比は、約１：１より大きく、例えば、キャリアヘッドの回転速度とプラテンの回転速度との比は、約１．５：１から約１２：１であり、例えば、約１．５：１から約３：１である。
【００６９】
[0076]基板表面から導電性材料２６０をアノード分解するために基板表面と導電性研磨用品との間の接触中に基板にバイアスが印加される。バルク除去処理のための第１のＥｃｍｐステップでは、図４及び図５Ａから５Ｃに示されてここに述べるように、バイアスを印加することができる。
【００７０】
[0077]バルク研磨プロセスの終了点は、電荷、時間又は厚みの測定により決定することができる。例えば、終了点は、全累積電荷方法を使用して決定される。終了点は、到来するウェハの厚みの予めの測定及びソフトウェアアルゴリズムにより予め決定される。ソフトウェアアルゴリズムは、どれほど多くの電荷がウェハ表面の各スポットから除去されるか及び電荷がウェハの厚みにどのように相関されるかを決定する。電荷は、ウェハから除去される材料の全量に比例する。ウェハの面積は分かっているから、累積された電荷は、除去された材料の厚みに比例する。終了点検出方法は、２００４年９月２４日に出願された“”と題する米国特許出願第１０／９４９，１６０号に説明されており、これは、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。又、渦電流及び干渉計を含むこの技術で知られた他の終了点検出方法を使用することもできる。第１の終了点は、図３Ｂから３Ｃを参照してここに説明したバルク研磨ステップの終了を表す。終了点の前に、バルク除去ステップ中に連続的な電圧が印加される。第１の終了点に到達すると、バルク研磨ステップが終了となり、残留物研磨ステップが開始する。
【００７１】
[0078]ここに述べるプロセスにより、約１５０００Å／分までの導電性材料の除去率を達成することができる。更に高い除去率が一般的に望まれるが、プロセスの均一性及び他のプロセス変数（例えば、アノード及びカソードにおける反応活動）を最大にするという目標のために、分解率を約１００Å／分から約１５０００Å／分まで制御するのが普通である。除去されるべき銅材料が５０００Å厚みより少ない本発明の一実施形態では、約１００Å／分から約５０００Å／分の除去率を与えるように電圧（又は電流）を印加することができる。基板は、典型的に、そこに配置された望ましい材料の少なくとも一部分又は全部を除去するに充分な時間周期中、研磨組成物及び電力印加に露出される。
【００７２】
[0079]図示されていないが、第１のバルク研磨ステップは、広い特徴部の上に形成された導電性材料２６０の突起を生じることがある。この突起は、より厚いか又はより濃密な不動態層が形成されるか、又はそれが導電性材料２６０の他の部分より長い期間形成されるために、材料が研磨されないか又は低い除去率でしか研磨されないことから、形成される。例えば、この突起は、堆積された導電性材料厚みの約５０％までのことがあり、例えば、堆積された導電性材料厚みの約１％から約４０％である。ここに述べるプロセスは、堆積された材料厚みの約２０％から約３０％の突起を形成することが観察されている。
【００７３】
[0080]突起の量又はサイズは、例えば、プロセスに使用される化学物質、電力の印加、例えば、電力レベル、及びパルス変調技術を変えることによって制御することができる。本発明は、ここに述べる組成物及びここに述べる電力印加を、ここに例示した実施例を越えて変化させて、ここに述べる突起の形成、及び／又は広い及び狭い特徴画成部にわたる相対的な除去率を達成することも意図している。例えば、パルスバイアス印加は、堆積された材料の不動態化を増強すると考えられ、パルスバイアス印加の増加と共に突起の増加が生じることが観察されている。
【００７４】
[0081]Ｅｃｍｐプロセスの一実施形態では、導電性材料２６０の除去率が、第２のＥｃｍｐプロセスステップ中よりも、第１のＥｃｍｐプロセスステップ中に、著しく速いものとなる。例えば、第１のＥｃｍｐプロセスは、ここに示すように約１０００Å／分から約１５０００Å／分の率で導電性材料２６０を除去し、一方、第２のＥｃｍｐプロセスは、約１００Å／分から約８０００Å／分の率で導電性材料２６０を除去する。第２のＥｃｍｐプロセスは、過剰な金属除去が、図１Ｂに示すディッシュ５５として知られた凹所又はへこみのようなトポグラフィー欠陥を形成するのを防止するために低速である。それ故、導電性材料２６０の大部分は、第２のＥｃｍｐプロセス中の残りの導電性材料２６０よりも、第１のＥｃｍｐプロセス中に速い率で除去される。この２ステップＥｃｍｐプロセスは、全基板処理のスループットを高める一方、欠陥がほとんど又は全くない滑らかな表面を形成する。
【００７５】
[0082]図３Ｃは、第１のＥｃｍｐプロセスのバルク除去の後に導電性材料２６０の少なくとも５０％、例えば、約９０％が除去されたことを示している。第１のＥｃｍｐプロセスの後に、導電性材料２６０は、依然、高い過剰負担２７０、即ち山頂、及び／又は最小の過剰負担２８０、即ち谷を、比例的に減少したサイズで含むことがある。しかしながら、導電性材料２６０は、基板表面にわたって若干平坦なこともある（図示せず）。
【００７６】
[0083]図３Ｄを参照すれば、導電性材料２６０の全部でなくてもほとんどが、第２のＥｃｍｐ研磨組成物を含む残留物除去プロセスのための第２のＥｃｍｐプロセスで基板を研磨することにより、バリア層２４０及び導電性トレンチ２６５を露出させるように除去されている。導電性トレンチ２６５は、残りの導電性材料２６０によって形成される。別の導電性材料２６０／バリア層２４０の除去プロセスが図７Ａから７Ｃに示されている。
【００７７】
[0084]図３Ｃから３Ｄは、残留導電性材料の処理中の電気化学的機械的研磨を示している。電気化学的機械的研磨プロセス又は残留物除去は、基板表面と、研磨用品アッセンブリ１２６に配置された導電性研磨用品のような研磨用品とを互いに接触させて、相対的軌道運動のような相対的運動で互いに移動させると共に、露出された導電性材料２６０に形成された任意の不動態層の一部分を除去することを含み、上記接触は、更に、その下の導電性材料２６０の一部分を除去することもできる。又、基板と導電性研磨用品との間の接触は、基板に接触するときに研磨用品に電源を結合することにより電源と基板との間の電気的接触も許容する。
【００７８】
[0085]第２の研磨ステップは、ここに述べるように残留物除去バイアス印加が追加される状態で、第１の研磨ステップに対してここに述べた処理パラメータのもとで遂行されてもよい。
【００７９】
[0086]更に、残留導電性材料を除去するのに有用な適当なＥｃｍｐ組成物が第２のＥｃｍｐプロセスに使用されてもよい。第２の組成物は、バルク除去のための第１の研磨ステップについて上述した第１の組成物を含んでもよい。第２の研磨ステップに適した研磨組成物の一実施例が、２００５年５月５日に出願された共通に譲渡された出願中の米国特許第１１／１２３，２７４号（ＵＳ第２００５０２１８０１８号として公告されている）に開示されており、これは、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。残留物除去に適した研磨組成物の更に別の実施例が、２００４年５月１５日に出願された米国特許出願第１０／８４５，７５４号、２００５年８月４日に出願された米国特許出願第１１／１９６，８７６号、２００５年１０月１４日に出願された米国特許出願第１１／２５１，６３０号、及び２００５年１２月１９日に出願された米国特許出願第１１／３１２，８２３号に開示されており、これら特許出願は、請求項の態様及びここでの説明に矛盾しない程度に参考としてここに援用する。
【００８０】
[0087]導電性材料２６０を基板表面からアノード分解するために基板表面と導電性研磨用品との間の接触中に残留物除去バイアスが基板に印加される。残留物除去処理のための第２のＥｃｍｐにおいて、図４及び図６Ａから６Ｆに示してここに述べるようにバイアスが印加されてもよい。
【００８１】
[0088]バイアス印加の一実施例において、１つ以上のパルスの各パルスが約４秒の時間周期中持続する（時間周期は、膜の厚み及び電気化学的特性に基づいて変化させることができる）。又、各電圧に対する時間周期は、同じでなくてもよい。低い電圧は、約１．０Ｖから約２．０Ｖの範囲におおよそあり、例えば、約１．８Ｖである。高い電圧は、約２．０Ｖから約３．５Ｖの範囲におおよそあり、例えば、約２．５Ｖである。パルスは、主として、バルク除去プロセスの終了点と残留物研磨プロセスの終了点との間の時間周期中、臨界電圧より高くてもよい。従って、この残留物研磨ステップは、主として、受動的な状態で生じ、導電性材料の除去を持続するために、パルス電圧は、短い時間周期中に能動的な状態へと下降する。この残留物排除段階は、一般に、臨界電圧より高い電圧に対する臨界電圧より低い電圧のデューティサイクルが２０から５０％である。第２の終了点に到達した後に、タイミングを合わせた過剰研磨を遂行することができる。
【００８２】
[0089]本発明の他の実施形態は、残留物研磨の終了点が近付くにつれて高い電圧と低い電圧との間のデューティサイクルを調整して高い電圧と低い電圧との比を高くすることも意図している。これは、終了点が近付くにつれて受動的状態と能動的状態との比を高くして残留物研磨率をゆっくりとしたものにする。別の実施形態では、第２の臨界電圧が使用される。この第２の臨界電圧は、高い電圧で生じる。この第２の臨界電圧より上では、別の能動的状態があり、この第２の臨界電圧より下では、受動的状態がある。この第２の臨界電圧は、上述した第１の臨界電圧と同様に使用することができる。
【００８３】
[0090]パルスバイアス印加中に、金属イオンが移動して、非機械的擾乱エリアにおいて不動態層に取り付くことにより腐食防止剤及び／又はキレート化剤と反応すると考えられる。従って、このプロセスは、バイアス印加中に不動態層により覆われていない電気化学的に活性な領域においてエッチングを許し、次いで、ある領域では不動態層の再形成を許容すると共に、他の領域ではバイアス印加が最小であるか又はそれが行われない間に過剰材料の除去を許容する。従って、パルスバイアス印加の制御は、基板表面から除去される材料の量及び除去率を制御することができる。
【００８４】
[0091]パルス変調プロセスの一実施例が、共通に譲渡された米国特許第６，３７９，２２３号に説明されており、これは、請求項の態様及びここでの開示に矛盾しない程度に参考としてここに援用する。パルス変調プロセスの更に別の実施例が、２００３年６月３０日に出願された“Effective Method To Improve Surface Finish In Electrochemically AssistedChemical Mechanical Polishing”と題する出願中の米国特許出願第１０／６１１，８０５号に説明されており、これは、請求項の態様及びここでの開示に矛盾しない程度に参考としてここに援用する。
【００８５】
[0092]或いは又、過剰研磨プロセスは、バリア研磨プロセスの前に使用されてもよい。過剰研磨プロセスは、残留する材料の除去を保証するために終了点が決定された後にプロセスの継続を許容する。過剰研磨は、残留物除去プロセスと同じ条件のもとで遂行されてもよい。或いは又、過剰研磨プロセスは、ＤＣバイアスを含めて、第１のＥｃｍｐ処理ステップと同じ処理パラメータで行われてもよい。
【００８６】
[0093]或いは又、導電性材料２６０は、単一のＥｃｍｐ研磨ステップにおいて、ここに述べる処理パラメータにより、ここに開示する研磨組成物で、図３Ｄに示すバリア層まで除去されてもよい。
【００８７】
[0094]次いで、バリア材料、及びそれとは別に、更に別の残留導電性材料が、第３の研磨ステップにより研磨されて、図３Ｅに示すように、導電性トレンチ２６５を含む平坦化された基板表面を与えることができる。残留導電性材料及びバリア材料は、第３のＥｃｍｐプロセス又はＣＭＰプロセスのような第３の研磨プロセスにより除去されてもよい。バリア研磨プロセスの実施例は、２００２年７月１１日に出願された共通に譲渡された出願中の米国特許出願第１０／１９３，８１０号（ＵＳ第２００３００１３３０６号として公告された）、及び２００５年５月１６日に出願された米国特許出願第１１／１３０，０３２号（ＵＳ第２００５０２３３５７８号として公告された）に開示されており、これらは、両方とも、請求項の態様及びここでの開示に矛盾しない程度に参考としてここに援用する。
【００８８】
[0095]Ｅｃｍｐバルク及び残留物研磨プロセスの第２の実施形態において、図７Ａから７Ｃを参照する。導電性材料２６０は、図３Ａから３Ｃにおいて述べたのと同じ形態で除去され、導電性材料２６０は、図７Ａに示すように、特徴画成部２２０、２３０にへこみ領域７７０を形成する程度まで除去される。ある導電性材料２６０は、図７Ａに示すように、基板のフィールドに残留材料７６０として残ることがある。次いで、残留材料除去について上述したパルスバイアス印加が、例えば、図６Ｅに示すように行われる。図７Ａから７Ｂにおいて、残留材料７６０を除去するための別のバイアス印加実施形態では、印加が、パルスバイアスと、それに続くＤＣバイアスとを含む。パルスバイアスは、不動態層７８０として示すように、へこみ領域を不動態化し保護すると考えられ、次いで、ＤＣバイアス印加が再開されると、残留材料７６０は、不動態化されたへこみエリアから、減少又は最小の除去で、除去することができる。残留材料除去の後に、図７Ｃに示すように、バリア層を除去することができる。
【００８９】
[0096]導電性材料及びバリア材料の除去処理ステップの後に、基板をバフ掛けして表面欠陥を最小にすることができる。このバフ掛けは、約２ｐｓｉ以下の低い研磨圧力において、柔軟な研磨用品、即ちペンシルバニア州フィラデルフィアに本部を置くアメリカン・ソサエティ・フォー・テスティング・アンド・マテリアル（ＡＳＴＭ）社により説明され測定されたショアＤ硬度スケールで約４０以下の硬度で、遂行することができる。適当なバフ掛けプロセス及び組成物の一実施例が、２００２年１２月８日に発行された米国特許第６，８５８，５４０号に開示されており、該特許は、本発明と矛盾しない程度に参考としてここに援用する。
【００９０】
[0097]任意であるが、各研磨プロセスの後に基板にクリーニング溶液を塗布して、粒状物体及び研磨プロセスからの使用済み試薬を除去すると共に、研磨用品への金属残留物の堆積及び基板表面に形成される欠陥を最小にする上で助けとすることができる。適当なクリーニング溶液は、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるELECTRACLEAN（登録商標）である。
【００９１】
[0098]最終的に、基板を後研磨クリーニングプロセスに露出し、研磨又は基板取り扱い中に形成された欠陥を減少することができる。このようなプロセスは、基板表面に形成された銅特徴部における望ましからぬ酸化又は他の欠陥を最小にすることができる。このような後研磨クリーニングは、例えば、カリフォルニア州サンタクララのアプライドマテリアルズ社から商業的に入手できるELECTRACLEAN（登録商標）を塗布することである。
【００９２】
[0099]ここに述べるプロセスにより平坦化された基板は、ディッシュのようなトポグラフィー欠陥の減少、残留物の減少、平坦性の改善、及び基板仕上がりの改善を示すことが観察されている。ここに述べるプロセスは、以下の実施例により更に開示することができる。
【００９３】
実施例＃１：
[00100]銅メッキされた基板を、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるReflexion Lk Ecmp（登録商標）処理システムにおいて変形型セル内で次の電力印加プロセスを使用して研磨し平坦化した。バリア層上に約７５００Å厚みの銅層を有するSematech 754ウェハを、導電性研磨用品が配置された第１のＥｃｍｐプラテンを有する装置においてキャリアヘッドに載せた。２ステッププロセスにより銅材料を除去し、第１ステップでは、約２０００Åの材料が残るまで２．５ボルトのＤＣバイアスを印加した。残りの２０００Åの残留材料を除去するための第２ステップは、ＤＣ電圧を約４０秒間印加し、次いで、２．５ボルトを２秒間及び１ボルトを１秒間の繰り返しサイクルを有するパルス電圧を４０秒にわたって印加することを含むものである。基板のフィールド上の残りの銅材料は、完全に除去されたことが観察された。
【００９４】
実施例＃２：
[00101]銅メッキされた基板を、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるReflexion Lk Ecmp（登録商標）処理システムにおいて変形型セル内で次の電力印加プロセスを使用して研磨し平坦化した。バリア層上に約７５００Å厚みの銅層を有するSematech 754ウェハを、導電性研磨用品が配置された第１のＥｃｍｐプラテンを有する装置においてキャリアヘッドに載せた。２ステッププロセスにより銅材料を除去し、第１ステップでは、２．５ボルトのＤＣバイアスを７０秒間印加し、約４０秒間約２．２ボルトのソフトランディングで、バリア層まで銅材料を除去した。残留する材料は、第２ステップにおいて、２．５ボルトを２秒間及び１ボルトを１秒間の繰り返しサイクルを有するパルス電圧を４０秒にわたって印加することにより、除去した。基板のフィールド上の残りの銅材料は、完全に除去されたことが観察された。
【００９５】
実施例＃３（仮説）：
[00102]銅メッキされた基板を、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるReflexion Lk Ecmp（登録商標）処理システムにおいて変形型セル内で次の電力印加プロセスを使用して研磨し平坦化する。バリア層上に約７５００Å厚みの銅層を有するSematech 754ウェハを、導電性研磨用品が配置された第１のＥｃｍｐプラテンを有する装置においてキャリアヘッドに載せる。６アンペアの電流を維持するに充分な電圧を、電流が降下し始めるまで印加し、次いで、２．１ボルトを、電流が平坦になるまで印加し、その後、２．１ボルトで１０秒間の過剰研磨を行うことにより、銅層の一部分を除去する。
【００９６】
[00103]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに、他の実施形態及び更に別の実施形態を案出することができ、それ故、本発明の範囲は、特許請求の範囲によって決定されるものとする。
【図面の簡単な説明】
【００９７】
【図１Ａ】ディッシュ化及び腐食を概略的に示す図である。
【図１Ｂ】ディッシュ化及び腐食を概略的に示す図である。
【図２】電気化学的機械的な平坦化システムの平面図である。
【図３Ａ】一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【図３Ｂ】一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【図３Ｃ】一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【図３Ｄ】一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【図３Ｅ】一実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【図４】研磨プロセスの一実施形態に対する電圧印加対時間を示す図である。
【図５Ａ】電気化学的研磨プロセスの１つのステップに対するバイアス印加の実施形態を示す図である。
【図５Ｂ】電気化学的研磨プロセスの１つのステップに対するバイアス印加の実施形態を示す図である。
【図５Ｃ】電気化学的研磨プロセスの１つのステップに対するバイアス印加の実施形態を示す図である。
【図６Ａ】電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。
【図６Ｂ】電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。
【図６Ｃ】電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。
【図６Ｄ】電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。
【図６Ｅ】電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。
【図６Ｆ】電気化学的研磨プロセスの別のステップに対するバイアス印加の実施形態を示す図である。
【図７Ａ】別の実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【図７Ｂ】別の実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【図７Ｃ】別の実施形態により基板上で行われる研磨プロセスを示す概略断面図である。
【符号の説明】
【００９８】
１００…平坦化システム、１０２…ファクトリインターフェイス、１０４…ローディングロボット、１０６…平坦化モジュール、１０８…コントローラ、１１０…中央処理ユニット（ＣＰＵ）、１１２…メモリ、１１４…支援回路、１１６…クリーニングモジュール、１１８…ウェハカセット、１２０…インターフェイスロボット、１２２…基板、１２４…入力モジュール、１２８…電気化学的機械的平坦化（Ｅｃｍｐ）ステーション、１３０…第２のＥｃｍｐステーション、１３２…第３の研磨ステーション、１３６…移送ステーション、１３４…回転式コンベア、１４０…マシンベース、１４２…入力バッファステーション、１４４…出力バッファステーション、１４６…移送ロボット、１４８…ロードカップアッセンブリ、１５０…アーム、１５２…平坦化ヘッドアッセンブリ、１８２…コンディショニング装置、２００…基板、２１０…誘電体層、２２０…狭い特徴画成部、２３０…広い特徴画成部、２４０…バリア層、２６０…導電性材料、２９０…不動態層
【図１Ａ】
2009527129.tif 000003
【図１Ｂ】
2009527129.tif 000004
【図２】
2009527129.tif 000005
【図３Ａ】
2009527129.tif 000006
【図３Ｂ】
2009527129.tif 000007
【図３Ｃ】
2009527129.tif 000008
【図３Ｄ】
2009527129.tif 000009
【図３Ｅ】
2009527129.tif 000010
【図４】
2009527129.tif 000011
【図５Ａ】
2009527129.tif 000012
【図５Ｂ】
2009527129.tif 000013
【図５Ｃ】
2009527129.tif 000014
【図６Ａ】
2009527129.tif 000015
【図６Ｂ】
2009527129.tif 000016
【図６Ｃ】
2009527129.tif 000017
【図６Ｄ】
2009527129.tif 000018
【図６Ｅ】
2009527129.tif 000019
【図６Ｆ】
2009527129.tif 000020
【図７Ａ】
2009527129.tif 000021
【図７Ｂ】
2009527129.tif 000022
【図７Ｃ】
2009527129.tif 000023
【国際調査報告】
2009527129.tif 000024