(57)【要約】本発明は、メディアアクセス制御デバイス（２）からデジタルインターフェース（ＩＦ１）を介して物理層（ＰＨＹ）とアンテナ（５）とにデータを伝送するシステムであって、物理層（ＰＨＹ）がベースバンドコントローラ（７）を有するベースバンド部（４）と、複数の機能ブロック（ＦＢ１〜ＦＢ１３）を含むデータ処理パイプライン（３）とを備え、データ処理パイプライン（３）の全ての機能ブロック（ＦＢ１〜ＦＢ１３）の１つのバーストタイミング制御ブロックがペイロードデータのパケットの終端を検出し、データ処理パイプライン（３）内のバーストタイミング制御ブロック（ＦＢ１〜ＦＢ１３）に先行する機能ブロック（ＦＢ１〜ＦＢ１３）用の停止信号（ＳＴＡＬＬ）をセットし、最小インターフレームスペース（ＭＩＦＳ）の継続期間をカウントするためのタイマー（Ｔ１）を始動させ、バーストタイミング制御ブロック（ＦＢ１〜ＦＢ１３）が、タイマー（Ｔ１）の期限満了後に停止信号（ＳＴＡＬＬ）をリセットするシステムに関する。本発明はさらに対応する方法に関する。
2009518989.tif 000002
【特許請求の範囲】
【請求項１】
メディアアクセス制御デバイスから物理層を経てアンテナにデータを伝送する方法であって、前記物理層は、ベースバンドコントローラを有するベースバンド部と、複数の機能ブロックを含むデータ処理パイプラインとを備え、
前記パイプラインの単一のバーストタイミング制御ブロック内のペイロードデータのパケットの終端を検出するステップと、
次いで、前記データ処理パイプライン内の前記単一のバーストタイミング制御ブロックに先行する機能ブロック用の停止信号をセットするステップと、
最小インターフレームスペースの継続期間をカウントするためのタイマーを始動させるステップと、
前記タイマーの期限満了後に、前記停止信号をリセットするステップと、
を含むデータ伝送方法。
【請求項２】
前記ベースバンドコントローラを使用して前記停止信号を検出し、前記停止信号に応じて前記メディアアクセス制御デバイス用のデータイネーブル信号をアサート、又はデアサートする、請求項１に記載の方法。
【請求項３】
前記単一のバーストタイミング制御ブロックとして、前記データ処理パイプラインの終端でサフィックス挿入機能ブロックが使用される、請求項１又は２に記載の方法。
【請求項４】
前記継続期間をカウントするために前記バーストタイミング制御ブロックの内蔵タイマーが使用される、請求項１〜３のいずれかの一項に記載の方法。
【請求項５】
前記停止信号をバーストモードのみで送信する、請求項１〜４のいずれかの一項に記載の方法。
【請求項６】
前記停止信号をバーストタイミング制御用に前記バーストモードで再使用する、請求項１〜５のいずれかの一項に記載の方法。
【請求項７】
メディアアクセス制御デバイスから物理層を経てアンテナにデータを伝送するシステムであって、前記物理層がベースバンドコントローラを有するベースバンド部と、複数の機能ブロックを含むデータ処理パイプラインとを備え、前記データ処理パイプラインの機能ブロックの１つのバーストタイミング制御ブロックが、ペイロードデータのパケットの終端を検出し、次いで、前記データ処理パイプライン内の前記バーストタイミング制御ブロックに先行する機能ブロック用の停止信号をセットし、最小インターフレームスペースの継続期間をカウントするためのタイマーを始動させ、前記バーストタイミング制御ブロックが、前記タイマーの期限満了後に前記停止信号をリセットする、データ伝送システム。
【請求項８】
前記ベースバンドコントローラが前記停止信号を検出し、次いで前記停止信号に応じてメディアアクセス制御デバイスへのデータイネーブル信号をセット又はリセットする、請求項７に記載のシステム。
【請求項９】
前記バーストタイミング制御ブロックが、前記データ処理パイプラインの終端のサフィックス挿入機能ブロックである、請求項７又は８に記載のシステム。
【請求項１０】
前記タイマーが前記バーストタイミング制御ブロックに統合される、請求項７〜９のいずれか一項に記載のシステム。
【請求項１１】
前記システムがバーストモードにある場合は、前記ベースバンドコントローラはバーストモード信号を前記バーストタイミング制御ブロックに送信し、前記バーストタイミング制御ブロックは前記バーストモード信号を検出した場合だけ、前記停止信号を送信する、請求項７〜１０のいずれか一項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メディアアクセス制御デバイスからデジタルインターフェースを経て物理層とアンテナとにデータを伝送する方法およびシステムに関し、物理層はベースバンドコントローラを有するベースバンド部と、複数の機能ブロックを含むデータ処理パイプラインとを備える。
【背景技術】
【０００２】
このような機能を持つ伝送システムは特に通信デバイス（ＵＷＢ送信機とも呼ばれる。ＵＷＢ＝超広帯域）で使用される。ここでいう伝送システムは、ポケットＰＣ、携帯電話、デジタルカメラなどのような幾つかの電子デバイスに組み込むことができる超広帯域トランシーバなどのトランシーバの一部を云う。
【０００３】
メディアアクセス制御デバイス（ＭＡＣと略す）と物理層（ＰＨＹと略す）との間のデジタルインターフェース（ＭＡＣ−ＰＨＹインターフェースと略す）の技術仕様には、インターフェースの伝送路内のある特定のタイミングが必要である。伝送動作には「単一フレーム伝送」と「バーストモード伝送」の２つがある。本発明は「バーストモード伝送」に関するものである。
【０００４】
「バーストモード伝送」では、一連のフレーム内の各フレーム間に明確な関係がある。バーストは、伝送中に最小フレーム間スペース（ＭＩＦＳと略す）によって分離される一連の伝送されるフレームとして定義される。メディアアクセス制御デバイスは、送信機をバーストモードにセットすることによってバーストモード伝送を開始し、制御する。バーストモード伝送での全てのフレームは標準プリアンブルまたはバーストプリアンブルを使用する。最初のフレームは通常は標準プリアンブルを使用する。バーストの２番目およびその後のフレームはより短いバーストプリアンブルを使用する。したがって、受信機は所定のタイミング方式でフレームを受信する。
【０００５】
メディアアクセス制御デバイスによるバーストモード中の伝送時間管理に関しては、メディアアクセス制御デバイスからデジタルインターフェースを経た物理層およびアンテナへの伝送は、フレーム間の最小フレーム間スペースが極めて短いので、大きな努力を払わなければリアルタイムで制御できない。典型的には、物理層は連続的なフレーム伝送の間にリセットされる。物理層のリセットがメディアアクセス制御デバイスから受信され、それによってデータ処理パイプラインが再起動される場合は、このリセットがベースバンドコントローラ（ＢＢＣと略す）によって受信されていたことになるので、有効な再起動は同じサイクルでは適用されない。それは、ベースバンドコントローラ論理の内部的なレイテンシ、および信号「Ｄａｔａ＿ＥＮ」がメディアアクセス制御デバイス（ＭＡＣと略す）にデアサートされるまでのレイテンシに因るものである。
【０００６】
その上、ベースバンド論理回路のパイプラインは、データ伝送速度や動作モードに対して異なるレイテンシを示す。このような場合は、ベースバンド論理の全体的なレイテンシは、極めて予測しがたく、デジタル回路の明確なタイミング挙動を達成するには適さない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、先行技術に見られるバースト伝送の問題点を克服すること、すなわちバーストフレームの伝送中に一貫した正確なタイミングを保つことを可能にする、メディアアクセス制御デバイスからデジタルインターフェースを経て物理層およびアンテナにデータを伝送するための方法およびシステムを提示することである。
【課題を解決するための手段】
【０００８】
上記の課題は請求項１に記載の特徴を含む方法、および請求項６に記載の特徴を含むシステムによって解決される。
【０００９】
本発明の有利な実施形態はそれぞれの従属請求項に記載されている。
【００１０】
本発明によれば、ペイロードデータのパケットの終端を、データ処理パイプラインの全ての機能ブロックのうちの１つにおける物理層内で検出する。特に、最後の機能ブロックを単一のバーストタイミング制御ブロックとして使用する。次いで、データ処理パイプライン内の単一のバーストタイミング制御ブロックに先行する機能ブロックのうち少なくとも幾つかのための停止信号をアサートする。停止信号は、現在の状態をフリーズさせつつ、影響を受ける計算ブロックをストールさせる。そして、最小フレーム間スペースの継続期間をカウントするためのタイマーを始動させる。このタイマーの期限満了後に、停止信号をデアサートする。単一の機能ブロックからの停止信号によって、先行する上流の機能ブロックだけをフリーズするので、最初の機能ブロックからバーストタイミング制御ブロックまでの残りの以前の機能ブロックは、それらのバッファがエンプティになるまで動作を継続する。最小フレーム間スペースが挟まれる時間を経た後、先行の機能ブロックは動作を再開する。したがって、本発明によってバーストモード伝送での一貫した正確なタイミングが可能になるので、データを正確に伝送することができる。
【００１１】
好適例では、ベースバンドコントローラを使用して前記停止信号を検出し、停止信号に応じてメディアアクセス制御デバイス用のデータイネーブル信号をアサート、又はデアサートする。これにより、インターフェースは、データイネーブル信号がパイプラインのフリーズよりも後に発生することによるデータ損失なく、メディアアクセス制御デバイスからのデータストリームをフリーズさせることが可能になる。
【００１２】
バーストタイミング制御ブロックとして、パイプラインの終端のサフィックス挿入機能ブロックを使用するのが好適である。時間領域信号にその計算をする機能ブロックを使用するのが好ましい。このようにして、単一のバーストタイミング制御ブロックとアンテナとの間の時間オフセットを最小限にすることができる。したがって、タイミングを高精度の最小フレーム間スペース（ＭＩＦＳスペースとも呼ばれる）に必要なだけタイトにすることができる。
【００１３】
継続期間をカウントするために単一のバーストタイミング制御ブロックの内蔵タイマーを使用するのが有利である。これにより、タイミング制御における時間差と、起こり得る遅延とを短縮することができる。
【００１４】
バーストモードおよび非バーストモードで停止信号を用いるのが好ましい。非バーストモードでは、より高速のブロックがより低速のブロックと比較して計算が有利ならば、より高速のブロックをストールさせるために停止信号を使用することができる。
【００１５】
バーストモードでの停止信号の再使用は、システムがバーストモードにある場合に、ベースバンドコントローラがバーストモード信号をバーストタイミング制御ブロックに送信すれば有利に実現でき、バーストタイミング制御ブロックは、このバーストモード信号を検出した場合だけ停止信号を送信する。このように、ベースバンドコントローラ自体は伝送モードを無視することができる。データイネーブル信号のディセーブルに関しては、停止信号に適正に反応する。
【発明を実施するための最良の形態】
【００１６】
図１は超広帯域送信機１（以下では「送信機１」と略す）の概略ブロック図を示している。
【００１７】
送信機１、または伝送システムは特に無線通信デバイス（ＵＷＢ送信機とも呼ばれる。ＵＷＢは超広帯域）で使用される。送信機１は、ポケットＰＣ、携帯電話、デジタルカメラなどのような幾つかの電子デバイスに組み込むことができる超広帯域トランシーバなどのトランシーバの一部とすることができる。
【００１８】
送信機１はメディアアクセス制御デバイス２からデジタルインターフェースＩＦ１を経て物理層ＰＨＹおよびアンテナ５にデータを伝送し、物理層ＰＨＹはベースバンドコントローラ７を有するベースバンド部４と、複数の機能ブロックＦＢ１〜ＦＢ１３を含むデータ処理パイプライン３とを備えている。
【００１９】
メディアアクセス制御デバイス２と物理層ＰＨＹとの間のシリアルインターフェース部分ＩＦの技術仕様には、デジタルインターフェースＩＦ１のシリアル管理インターフェース部分の伝送路内のある特定のタイミングが必要である。伝送動作には「単一フレーム伝送」と「バーストモード伝送」の２つがある。本発明は「バーストモード伝送」に関するものである。
【００２０】
「バーストモード伝送」では、一連のフレーム内の各フレーム間に明確なタイミングの関係がある。バーストは、伝送中に情報が送信されない最小フレーム間スペースＭＩＦＳによって分離される、伝送される一連のデータフレームであると定義される。メディアアクセス制御デバイス２は、先ず送信機１をバーストモードにセットすることによってバーストモード伝送を開始し、制御する。バースト伝送における全てのフレームは標準プリアンブル、またはバーストプリアンブルを使用する。したがって、受信機は所定の時間にフレームを受信する。
【００２１】
基本的に、時間領域または周波数領域内でデータを処理する全ての機能ブロックＦＢ１〜ＦＢ１３は、時間領域から周波数領域に、またその逆にシフトされてもよい。例えば、機能ブロックＦＢ１〜ＦＢ１０は周波数領域で動作する。機能ブロックＦＢ１１〜ＦＢ１３は高速フーリエ変換機能ブロックＦＢ１０の後に時間領域で動作する。
【００２２】
データは特に、メディアアクセス制御デバイス２からデジタル、またはいわゆるＭＡＣ−ＰＨＹインターフェースＩＦ１のパラレルインターフェース部分を経てベースバンド部４、および複数の機能ブロックＦＢ１〜ＦＢ１３を含むベースバンド部４のデータ処理パイプライン３を通ってアンテナ５に伝送される。パケットが伝送されると、パケットは常に、データ処理パイプライン３内のプリアンブル機能ブロックＦＢ１２によって生成されるプリアンブルのアンテナ５への伝送で開始される。
【００２３】
原則として、単一フレーム伝送モードでは、タイミング制御はベースバンド部４のベースバンドコントローラ７内で行われる。メディアアクセス制御デバイス２は、ＴＸ＿ＥＮで示されるコマンド信号「ＴＸ＿ＥＮ」をセットすることによってデジタルインターフェースＩＦ１のシリアルインターフェース部分を介して単一フレーム伝送を開始する。通常は、ベースバンドコントローラ７はこの事象によってトリガされ、ベースバンドコントローラ７とプリアンブルブロックＦＢ１２とを接続するプリアンブル開始信号「ＳＴＡＲＴ＿ＰＲＥＡＭ」を使用することによって直ちにプリアンブルの伝送を開始する。
【００２４】
プリアンブルブロックＦＢ１２のプリアンブルは、プリアンブルメモリ６に記憶された固定シーケンスであり、したがって他の伝送路機能ブロックＦＢ１〜ＦＢ１１によってエンコードされる必要がない。したがって、データ処理パイプライン３を含むベースバンド部４の伝送エンコーダ８には、エンコードされたデータ信号がプリアンブルブロックＦＢ１２に到達するまで、プリアンブルの伝送中にそのデータ処理パイプライン３を充填する十分な時間がある。
【００２５】
プリアンブルの伝送が完了すると、エンコードされたヘッダおよびペイロードデータは、高速デジタルフロントエンド９と無線周波数サブシステム１０（アナログフロントエンドと略す）とを経てアンテナ５に伝送されなければならない。したがって、プリアンブル機能ブロックＦＢ１２はプリアンブルメモリ６の読み出しから、データ処理パイプライン３内のプリアンブルブロックＦＢ１２に先行する機能ブロックＦＢ１〜ＦＢ１１から来るデータの読み出しへと切り換わる。
【００２６】
本発明はバーストモード伝送に関するものである。メディアアクセス制御デバイス２はバーストモード信号「ＢＭ」をセットすることによってシリアルインターフェースＩＦ１を経てバーストモード伝送を開始する。バーストは、同じソース、例えばメディアアクセス制御デバイス２から伝送され、最小フレーム間スペースＭＩＦＳによって分離される一連のデータフレームである。しかし、バースト伝送モードでは、連続的に伝送されるデータフレームのタイミングは、６つのＯＦＤＭシンボル（＝１，８７５μｓ）の正確な継続時間を有する最小フレーム間スペースＭＩＦＳによって分割される。送信機１のレイテンシは、伝送される信号の時間領域が、６６ＭＨｚから５２８ＭＨｚである伝送エンコーダのデジタルクロック、および６６ＭＨｚであるシリアルインターフェースＩＦ１のデジタルクロックと異なるため（５２８ＭＨｚの無線周波数領域クロック）、正確に制御することが困難である。
【００２７】
この問題を解決する解決策は、バースト伝送ではデータ処理パイプライン３の全ての機能ブロックＦＢ１〜ＦＢ１３の１つ、特に最後の機能ブロックＦＢ１３（サフィックス挿入用のＺＳＩとも呼ばれる）が、最小フレーム間スペースＭＩＦＳの正確なタイミングを担うことである。そのために、本発明は最後の機能ブロックＦＢ１３にバースト時間を制御するための内蔵タイマーＴ１を備えている。最後の機能ブロックＦＢ１３はバーストタイミング制御ブロックとして使用される。
【００２８】
一般的な解決策では、このタイマーＴ１は、関連する他の機能ブロックＦＢ１〜ＦＢ１２のうちの１つまたは複数のブロックに制御信号「ＳＴＡＬＬ」を送信することによって、最小フレーム間スペースＭＩＦＳの時間だけデータ処理パイプライン３内の先行する全ての機能ブロックＦＢ１〜ＦＢ１２をフリーズさせる。最小フレーム間スペースＭＩＦＳが挿入された場合は、機能ブロックＦＢ１３は信号「ＳＴＡＬＬ」をディセーブルし、伝送エンコーダ８はそのデータ処理パイプライン３の実行を継続する。
【００２９】
さらに、機能ブロックＦＢ１３はベースバンドコントローラ７によって生成される信号「ＢＵＲＳＴ＿ＭＯＤＥ」によって単一フレーム伝送モードとバースト伝送モードとを識別する。ベースバンドコントローラ７は単一フレーム伝送モードとバースト伝送モードとを識別しない。ベースバンドコントローラは、メディアアクセス制御デバイス２とベースバンド部４との間のデジタルインターフェースＩＦ１のシリアルインターフェース部分上の信号「ＴＸ＿ＥＮ」によってトリガされるフレームの生成開始を継続するだけである。
【００３０】
詳細に述べると、ベースバンドコントローラ７は、ベースバンドコントローラ７からデータ処理パイプライン３の最後の機能ブロックであるサフィックス挿入機能ブロックＦＢ１３に送信可能なバーストモード信号「ＢＵＲＳＴ＿ＭＯＤＥ」用の接続部を備えている。
【００３１】
加えて、送信機１は、サフィックス挿入機能ブロックＦＢ１３からデータ処理パイプライン３の他の機能ブロックＦＢ１〜ＦＢ１２、およびベースバンドコントローラ７に送信可能な停止信号「ＳＴＡＬＬ」用の接続部を備えている。サフィックス挿入機能ブロックＦＢ１３は、１つの最小フレーム間スペースＭＩＦＳの継続期間をカウントダウンする内蔵タイマーＴ１を備えている。
【００３２】
バーストモード信号「ＢＵＲＳＴ＿ＭＯＤＥ」を使用して、サフィックス挿入機能ブロックＦＢ１３は前述のように、ベースバンド部４の単一フレーム伝送モードとバーストフレーム伝送モードとを識別することができる。バーストモードでの伝送中、サフィックス挿入機能ブロックＦＢ１３は最小フレーム間スペースＭＩＦＳの正確なタイミングを担う。停止信号「ＳＴＡＬＬ」を送信することによって、サフィックス挿入機能ブロックＦＢ１３は、一貫したバーストモードのタイミングを保つために、データ処理パイプライン３内の先行する他の全ての機能ブロックＦＢ１〜ＦＢ１２をフリーズすることができる。
【００３３】
サフィックス挿入機能ブロックＦＢ１３がバーストモード信号「ＢＵＲＳＴ＿ＭＯＤＥ」を検出し、データ処理パイプライン３を経て伝送されたペイロードデータのパケットの終端を検出すると、この機能ブロックは内蔵タイマーＴ１を始動し、停止信号「ＳＴＡＬＬ」をセットする。次いで、この機能ブロックは適宜の最小フレーム間スペースＭＩＦＳパターンをデータストリームに追加し、続いて、次のフレームのヘッダおよびペイロードデータの前にサフィックスをデータストリームに追加することによって最小フレーム間スペースＭＩＦＳを挿入する。タイマーＴ１の動作中、停止信号「ＳＴＡＬＬ」はイネーブル状態に留まる。
【００３４】
停止信号「ＳＴＡＬＬ」はペイロードデータおよびその次のサフィックスデータ「ＺＳＩ」の後に続く最小フレーム間スペースＭＩＦＳの時間に、伝送路においてサフィックス挿入機能ブロックＦＢ１３（バーストタイミング制御ブロックとも呼ばれる）に先行する全ての機能ブロックＦＢ１〜ＦＢ１２をフリーズする。サフィックス挿入機能ブロックＦＢ１３は、バーストプリアンブルパターンを挿入するだけのために、プリアンブル生成ブロックＦＢ１２からの停止信号をデアサートする。全てのプリアンブルパターンが最後の機能ブロックＦＢ１３を通過した後、最後の機能ブロックＦＢ１３は他の全ての機能ブロックＦＢ１〜ＦＢ１１からの停止信号をもデアサートする。
【００３５】
ベースバンドコントローラ７は停止信号「ＳＴＡＬＬ」をも検出する。ベースバンドコントローラ７はそれがセットされている間、メディアアクセス制御デバイス２用にデータイネーブル信号「ＤＡＴＡ＿ＥＮ」をデアサートする。したがって、メディアアクセス制御デバイス２からのデータストリームはこの期間内にデータ処理パイプライン３と同時に停止される。最小フレーム間スペースＭＩＦＳおよびサフィックスデータ「ＺＳＩ」がデータストリームに添付された後、サフィックス挿入機能ブロックＦＢ１３は停止信号「ＳＴＡＬＬ」をディセーブルする。それ故、伝送エンコーダ８、すなわちデータ処理パイプライン３は実行を継続する。ベースバンドコントローラ７はディセーブルされた停止信号「ＳＴＡＬＬ」をも検出し、データイネーブル信号「ＤＡＴＡ＿ＥＮ」を再度セットするので、メディアアクセス制御デバイス２は、データ処理パイプライン３が再び準備完了状態になるまでそのデータストリームを再開しない。
【００３６】
したがって、ベースバンドコントローラ７は単一フレーム伝送モードとバーストフレーム伝送モードとを識別しない。ベースバンドコントローラは、サフィックス挿入機能ブロックＦＢ１３からの停止信号「ＳＴＡＬＬ」が検出されない場合に、シリアルインターフェースＩＦ１上のコマンド信号「ＴＸ＿ＥＮ」によってトリガされるフレームの生成開始を継続するだけである。
【００３７】
図２はデータ通信に含まれる全ての信号を含む伝送の場合の基本的な送信機遅延間隔を示している。信号がメディアアクセス制御デバイス２の６６ＭＨｚ領域のパースペクティブから引き出されることに留意されたい。より高周波数領域の信号が示されている場合は、それらは６６ＭＨｚの領域に位置合わせされて引き出される。
【００３８】
伝送プロセスはコマンド信号「ＴＸ＿ＥＮ」をアサートするメディアアクセス制御デバイス２によって開始される。次いでベースバンドコントローラ７の内部状態機械が伝送状態にされる。これがなされると、ベースバンドコントローラ７はサフィックス挿入機能ブロックＦＢ１３に対して、信号「ｓｔａｒｔ＿ｐｒｅａｍ」をアサートすることによってプリアンブルの生成および伝送を開始するように指示する。
【００３９】
通常は、非バーストモードでは、伝送システムはメディアアクセス制御デバイス２によって、またはむしろベースバンドコントローラ７によって制御される。
【００４０】
時間制限の厳しいバーストモードでは、伝送システムは、前述のようにバーストタイミング制御ブロックとして使用される最後の機能ブロックＦＢ１３によって制御される。両方の制御方法で停止信号が使用される。
【００４１】
非バーストモードでは、より高速の機能ブロックがより低速の機能ブロックと比較して計算上有利ならば、より高速の機能ブロックＦＢ１〜ＦＢ１３をストールするために停止信号が使用される。非バーストモードでは、バーストタイミング制御用に停止信号が再使用され、バーストタイミング制御ブロックはこれがバーストモード信号を検出した場合だけ停止信号を送信する。
【図面の簡単な説明】
【００４２】
【図１】デジタルインターフェース（ＭＡＣ−ＰＨＹインターフェースとも呼ばれる）を介してベースバンド部およびアンテナに結合されたメディアアクセス制御デバイスを有するデバイスの構成の概略ブロック図である。このデバイスは通信デバイス、例えばＵＷＢデバイスとして動作してもよい。
【図２】データ通信に含まれる全ての信号を含む伝送の場合の基本的な送信機遅延間隔を示す図である。
【符号の説明】
【００４３】
１  送信器
２  メディアアクセス制御デバイス
３  データ処理パイプライン
４  ベースバンド部
５  アンテナ
６  プリアンブルメモリ
７  ベースバンドコントローラ
８  伝送エンコーダ
９  高速デジタルフロントエンド
１０  アナログフロントエンド
ＩＦ１  メディアアクセス制御デバイスとベースバンド部とを接続するシリアル管理インターフェースとパラレルデータインターフェースとを含むＭＡＣ−ＰＨＹインターフェース
ＦＢ１〜ＦＢ１１  機能ブロック
ＦＢ１２  プリアンブル機能ブロック
ＦＢ１３  （バーストタイミング制御ブロックが組み込まれた）サフィックス挿入機能ブロック
ＴＸ＿ＥＮ  制御信号「伝送イネーブル」
ＤＡＴＡ＿ＥＮ  制御信号「データイネーブル」
ＳＴＡＲＴ＿ＰＲＥＡＭ  制御信号「プリアンブル開始信号」
ＳＴＡＬＬ  制御信号「停止」
【図１】
2009518989.tif 000003
【図２】
2009518989.tif 000004
【国際調査報告】
2009518989.tif 000005
2009518989.tif 000006
2009518989.tif 000007