(57)【要約】  静電気放電保護装置（１００）は、第１の静電気放電保護素子（１０２）及び第２の静電気放電保護素子（１１４）を有するスタック構成（１０１）を備える。スタック構成（１０１）は、第１及び第２の静電気放電保護素子（１０２，１１４）間にバイアス電位を提供するように設けられている。一実施形態において、バイアス電位は、スタック構成（１０１）の両端に接続されたクランプ構成（１２２）によって達成される。
2009543324.tif 000002
【特許請求の範囲】
【請求項１】
第２の静電気放電保護素子（１１４）に直列に接続された第１の静電気放電保護素子（１０２）を有するスタック構成（１０１）を備え、
前記スタック構成（１０１）は、使用時に前記第１及び第２の静電気放電保護素子（１０２，１１４）の間にバイアス電位を提供するように設けられ、
前記スタック構成（１０１）は、使用時に前記第１及び第２の静電気放電保護素子（１０２，１１４）にわたって追加のバイアス電位を提供するように設けられた静電気放電保護装置（１００）において、
前記スタック構成（１０１）は、前記追加のバイアス電位以下における寄生現象に応答することが抑制される静電気放電保護装置。
【請求項２】
前記バイアス電位は実質的に固定されている請求項１に記載の静電気放電保護装置。
【請求項３】
前記スタック構成は、前記バイアス電位を提供するためのクランプ構成（１２２）を更に備える請求項１又は２に記載の静電気放電保護装置。
【請求項４】
前記追加のバイアス電位は前記クランプ構成（１２２）によって提供される請求項３に記載の静電気放電保護装置。
【請求項５】
前記第１及び第２の静電気放電保護素子（１０２，１１４）は、静電気放電現象を逸らすための閾値電圧を提供するように設けられている請求項１〜４の何れか１項に記載の静電気放電保護装置。
【請求項６】
前記クランプ構成（１２４）は、第２の電圧クランプ（１２６）に接続された第１の電圧クランプ（１２４）を備える請求項３〜５の何れか１項に記載の静電気放電保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、静電気放電に応答するための、第２の静電気放電保護素子に直列に接続された第１の静電気放電保護素子を有するスタック構成を備えるタイプの静電気放電保護装置に関する。また、本発明は、例えば、第２の静電気放電保護素子に直列に接続された第１の静電気放電保護素子を有するスタックを用いるタイプの静電気放電現象からの保護を提供する方法に関する。
【背景技術】
【０００２】
静電気放電保護の分野において、例えば、自動車の用途のために、第２のＮＰＮバイポーラトランジスタに直列に接続された第１のＮＰＮバイポーラトランジスタを含む低電圧保護デバイスのスタックを提供することが知られている。第１及び第２のＮＰＮバイポーラトランジスタの各々は自己バイアスされており、第１及び第２のＮＰＮバイポーラトランジスタは、それぞれ例えば４５ボルトの対応するトリガ電圧を有する。第１及び第２のＮＰＮトランジスタは、トリガ電圧Ｖt1を提供するように選択及び構成されている。そのトリガ電圧Ｖt1以上では、静電気放電現象が第１及び第２のＮＰＮバイポーラトランジスタを導通させて、その結果、静電気放電現象は第１及び第２のＮＰＮバイポーラトランジスタを通じて、例えばグランド電位に短絡することになる。
【０００３】
しかしながら、第１及び第２のＮＰＮバイポーラトランジスタ間の相互連結ノードは「フローティング状態」であり、即ち一定の電位に維持されない。従って、電磁干渉又は高速遷移現象が生じる場合、寄生要素、例えば、第１及び第２のＮＰＮトランジスタの寄生容量は、第１のＮＰＮトランジスタ及び第２のＮＰＮトランジスタの両端で印加される電圧に不均衡を生じる。
【０００４】
引き続いて、第１のＮＰＮトランジスタの両端の電位は、例えば４５ボルトまで達するのに対して、第２のＮＰＮトランジスタの両端の電位は１５ボルトまで達するのみである。そのような状況では、直列に接続された第１及び第２のＮＰＮトランジスタは思いがけない挙動をする。この点において、第１のＮＰＮトランジスタが一旦オンされると、第１のＮＰＮトランジスタの両端の電位は、第１のＮＰＮトランジスタのスナップバック電圧(snapback voltage)、例えば１３ボルトまで低下する。その結果、第２のＮＰＮトランジスタの両端の電位は、トリガされていない場合の抵抗特性に起因して、その後にトリガ電圧、例えば上述した４５ボルトのレベルまで上昇することになる。
【０００５】
従って、第２のＮＰＮトランジスタは活性状態に不用意にトリガされる。続いて、第１及び第２のＮＰＮトランジスタの双方は、合算されたトリガ電圧Ｖt1まで達していないにも関わらず、「オン」状態にラッチされる。その結果、第１及び第２のＮＰＮトランジスタの双方を介して流れる保持電流が、その後に電磁干渉又は高速遷移現象を引き起こすことになる。スタックを介して流れる保持電流は、スタックを破壊するか、或いはスタックによって保護された回路が正確に動作することを妨げる。
【発明の開示】
【０００６】
本発明に従い、添付の特許請求の範囲に基づき、静電気放電からの保護を行う静電気放電保護装置及び方法が提供される。
【発明を実施するための最良の形態】
【０００７】
次に、添付の図面を参照して、本発明の少なくとも１つの実施形態について例として説明する。
以下の説明を通じて、同一の符号は同様の部材を示すように使用される。
【０００８】
図１に示すように、静電気放電（ＥＳＤ）保護装置１００は、パッド１０６に接続された回路又はデバイス（図示しない）を保護するために、集積回路（図示しない）のパッド１０６に接続された第１のコレクタ端子１０４を有する第１のＮＰＮバイポーラトランジスタ１０２を有するスタック１０１を備える。第１のＮＰＮトランジスタ１０２は、自己バイアスされており、その第１のＮＰＮトランジスタ１０２の第１のエミッタ端子１１０に接続された第１のベース端子１０８を有する。第１のＮＰＮトランジスタ１０２の第１のベース端子１０８及び第１のエミッタ端子１１０は、第２のＮＰＮバイポーラトランジスタ１１４の第２のコレクタ端子１１２に接続されている。第１のＮＰＮトランジスタ１０２を第２のＮＰＮトランジスタ１１４に接続した結果、概念的な位相幾何学的ノード１１５が第１及び第２のＮＰＮトランジスタ１０２，１１４の間に存在する。
【０００９】
また、第２のＮＰＮトランジスタ１１４も自己バイアスされており、その第２のＮＰＮトランジスタ１１４の第２のエミッタ端子１１８に接続された第２のベース端子１１６を有する。第２のＮＰＮトランジスタ１１４の第２のベース端子１１６及び第２のエミッタ端子１１８は、この例ではグランド電位１２０に接続されている。
【００１０】
更に、クランプ構成１２２は、第１及び第２のＮＰＮトランジスタ１０２，１１４間のバイアス電位を維持するために、スタック１０１に接続されている。この例では、クランプ構成１２２は、第２の電圧クランプ１２６に直列に接続された第１の電圧クランプ１２４を備える。
【００１１】
第１の電圧クランプ１２４は、第１のＮＰＮトランジスタ１０２のコクレタ端子１０４に接続されたカソード端子と、第１の抵抗１３０を介して第１のＮＰＮトランジスタ１０２の第１のエミッタ端子１１０及び第２のＮＰＮトランジスタ１１４の第２のコレクタ端子１１２に接続されたアノード端子とを有する第１のダイオード１２８を備える。第２の電圧クランプ１２６は、第１の抵抗１３０に接続されたカソード端子と、第２の抵抗１３４を介して第２のＮＰＮトランジスタ１１４の第２のエミッタ端子１１８に接続されたアノード端子とを有する第２のダイオード１３２を備える。当然、当業者は、第１及び／又は第２の抵抗１３０，１３４は、金属、ポリシリコンであってもよいし、或いは半導体材料の不純物拡散によって形成されてもよいことを認識するであろう。或いは、第１及び／又は第２のダイオード１２８，１３２の内部抵抗は、それぞれ第１及び／又は第２の抵抗１３０，１３４として機能してもよい。
【００１２】
上記の例では、第１及び第２のＮＰＮバイポーラトランジスタ１０２，１１４に関して説明したが、当業者は他のデバイスも採用可能であることを認識するであろう。この点において、第１の静電気放電保護素子は、任意の適切な可変電圧デバイス、例えば、第１のスイッチングデバイス及び第２のスイッチングデバイスのような第１の閾値依存性の導電デバイス及び第２の閾値依存性の導電デバイスであってもよい。好適なデバイスの例は、電界効果トランジスタ（FETs:Field Effect Transistors）、例えば、金属酸化物ＦＥＴ（MOSFET）、サイリスタ、又はシリコン制御整素子（SCRs:Silicon Control Rectifiers）を含む。
【００１３】
動作については、装置１００は、ＥＳＤ現象が発生した結果として閾値電圧ＶＴ1を越える第１の電位がスタック１０１の両端に印加された場合、グランド電位１２０への短絡を形成することにより、集積回路からＥＳＤ現象を逸らすように機能する。この点において、閾値電圧ＶＴ1は、集積回路の最大動作電圧Ｖmを越える値に設定される。この例では、最大動作電圧Ｖmは直流６０ボルトであり、閾値電圧ＶＴ1は直流９０ボルトである。閾値電圧ＶＴ1は、４５ボルトの第１のトリガ電圧ＶＴ1aを有する第１のＮＰＮトランジスタ１０２と、４５ボルトの第２のトリガ電圧ＶＴ1bを有する第２のＮＰＮトランジスタ１１４とによって達成される。ＥＳＤ現象が９０ボルトの閾値電圧ＶＴ1を越える場合、第１及び第２のＮＰＮトランジスタ１０２，１１４は、活性化され、グランド電位１２０への短絡を形成する。
【００１４】
クランプ構成１２２は、寄生現象が生じた場合、第１及び第２のＮＰＮトランジスタ１０２，１１４によるグランド電位１２０への短絡の形成を抑制するために提供されている。
【００１５】
寄生現象、例えば、電磁干渉（EMI:ElectroMagnetic Interference）又は高速遷移は、例えば、１０ピコ秒、又は１０ピコ秒乃至１００ナノ秒のように約１ミリ秒未満の立ち上がり時間を有する、スタック１０１間の第１の遷移電圧信号の適用である。従って、第１の電圧クランプ１２４は、この例では、第１のＮＰＮトランジスタ１０２及び第２のＮＰＮトランジスタ１１４の両端における４２ボルトの第１のクランプ電位を維持する。従って、第２の電圧クランプ１２６は、この例では、第２のＮＰＮトランジスタ１１４の両端における４２ボルトの第２のクランプ電位を維持する。
【００１６】
従って、ノード１１５における第１及び第２のＮＰＮトランジスタ１０２，１１４間の（バイアス）電位は固定される。更に、この例では、第１及び第２のダイオード１２８，１３２のブレークダウン電圧がそれぞれ第１及び第２のトリガ電圧ＶＴ1a，ＶＴ1bよりも低いため、最低閾値電位、即ち８４ボルト（４２ボルト＋４２ボルト）の追加のバイアス電位がスタック１０１の両端で維持される。
【００１７】
続いて、寄生現象が生じる場合、第１及び第２のＮＰＮトランジスタ１０２，１１４の両端の第１及び第２のクランプ電位は、それぞれ第１及び第２の電圧クランプ１２４，１２６の存在により急速に到達される。この点において、第１のＮＰＮトランジスタ１０２の両端の第１のクランプ電位が一旦到達されると、第２のＮＰＮトランジスタ１１４の両端の電位は、第２のクランプ電位まで急速に上昇する。更に、８４ボルトの最低閾値電圧は維持される。従って、第１及び第２のＮＰＮトランジスタ１０２，１１４は、スタック１０１の両端に印加される電位が最低閾値電位及び閾値電圧ＶＴ1を共に越えなければ、パッド１０６からグランド電位１２０への短絡を形成するために活性化されない。
【００１８】
図２に示すように、０．１マイクロ秒後、スタック１０１は動作状態に達する。寄生現象２００は約０．２マイクロ秒で発生するが、８４ボルトの最低閾値電位を越えるような大きさには不十分である。従って、スタック１０１の両端に印加される電位は安定して維持され、第１のＮＰＮトランジスタ１０２の両端の電位を第２のＮＰＮトランジスタ１１４のスナップバック電圧まで低下させる結果となる。続いて、第２のＮＰＮトランジスタ１１４の両端の電位２０２は約２８ボルトまで上昇するが、第２のＮＰＮトランジスタ１１４に関連する第２のトリガ電圧ＶＴ1bまで増大しないため、短絡が形成されない。
【００１９】
これに対して、クランプ構成１２２を備えない場合、第１のＮＰＮトランジスタ１０２の両端の電位２０４はトリガ電圧ＶＴ1aまで達し、その後、約１３ボルトのスナップバック電圧まで低下する。スナップバック電圧が一旦保持されると、第２のＮＰＮトランジスタ１１４の両端の電位２０６は、第２のトリガ電圧ＶＴ1bまで上昇する。そのため、第２のＮＰＮトランジスタ１１４は活性化し、グランド電位１２０への短絡を形成することになる。従って、電流は、第１及び第２のＮＰＮトランジスタ１０２，１１４の双方を介して引き続き流れ、一般にスタック１０１の破壊という結果を招く。
【００２０】
上述していないが、第２のＮＰＮトランジスタ１１４の両端のインピーダンスが第１のＮＰＮトランジスタ１０２の両端のインピーダンスよりも低い場合、第１及び第２のＮＰＮトランジスタ１０２，１１４の上述のトリガ動作は逆に生じることを当業者は認識するであろう。この点において、第１のトリガ電圧ＶＴ1aが第１のＮＰＮトランジスタ１０２の両端において到達される前に、第２のトリガ電圧ＶＴ1bは、第２のＮＰＮトランジスタ１１４の両端において到達されるであろう。
【００２１】
上記の例は、正の電圧信号に関して説明されている。しかしながら、上述の構造は、正の電圧信号に関する実施形態を提供するために、当業者にとって容易に明らかな方法で改変されてもよい。
【００２２】
従って、寄生現象の発生によってトリガ動作されない、即ち、寄生現象に対して不感である方法及び装置を提供することが可能である。加えて、装置は、スタックに対して最低トリガ電圧を提供しながら、いわゆるラッチアップを受けることはない。従って、ＥＳＤ保護は、改善された信頼性、及び寄生現象、特に電磁干渉に対する頑健性を伴って達成される。もちろん、上記の効果は例示的であり、これら又は他の効果が本発明によって達成されてもよい。更に、当業者は、ここで説明した実施形態によって全ての効果が達成される必要はないことを認識するであろう。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態を構成する静電気放電保護装置を示す概略図。
【図２】従来の静電気放電保護装置に対する図１の装置の応答を示すグラフ。
【図１】
2009543324.tif 000003
【図２】
2009543324.tif 000004
【手続補正書】
【提出日】平成21年7月3日(2009.7.3)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2009543324.tif 000005
【国際調査報告】
2009543324.tif 000006
2009543324.tif 000007
2009543324.tif 000008