(57)【要約】集積回路（１０）は、第１の回路ブロック（２２）と第２の回路ブロック（２４）との間においてノイズを分離するために基板の１つの領域に形成された、低ドーピング濃度による高抵抗率を有するｐ−ウェルブロック領域を備える。この集積回路（１０）は、さらに、第１の回路ブロック（２２）と第２の回路ブロック（２４）との間においてノイズを分離するためにｐ−ウェルブロック領域（３０）の周囲に形成されたガード領域（３２）を備える。
2009527927.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するために基板の１つの領域に形成された、低ドーピング濃度による高抵抗率を有するｐ−ウェルブロック領域と、
第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するためにｐ−ウェルブロック領域の周囲に形成されたガード領域と、を備える集積回路。
【請求項２】
ｐ−ウェルブロック領域は、第１の回路ブロックと第２の回路ブロックとの間に形成された壁である請求項１に記載の集積回路。
【請求項３】
ｐ−ウェルブロック領域は、第１の回路ブロックと第２の回路ブロックとの間に形成されたリングである請求項１に記載の集積回路。
【請求項４】
ガード領域はｐ−ウェルブロック領域の周囲に形成されたリングである請求項２に記載の集積回路。
【請求項５】
ガード領域はｐ−ウェルブロック領域の周囲に形成されたリングである請求項３に記載の集積回路。
【請求項６】
ガード領域と第１の回路ブロックとの間に形成された、第１の高濃度ドーピング接地領域と、ガード領域と第２の回路ブロックとの間に形成された、第２の高濃度ドーピング接地領域とを含む請求項１に記載の集積回路。
【請求項７】
ガード領域の周囲に形成されたトレンチを含む請求項１に記載の集積回路。
【請求項８】
少なくともｐ−ウェルブロック領域とガード領域との上に形成された誘電体層の上に形成された、接地された導電性シールドを含む請求項６に記載の集積回路。
【請求項９】
第１の回路ブロックを第２の回路ブロックに接続する１つ以上の相互接続部が形成されており、同相互接続部は、ｐ−ウェルブロック領域の直上の領域においては基板の上面からの距離が基板の上の他の領域よりも大きいように形成されている請求項１に記載の集積回路。
【請求項１０】
接地された導電性シールドは、接地された導電性シールドが第１の回路ブロックの上において占める面積が、接地された導電性シールドが第２の回路ブロックの上において占める面積と異なるように配置されている請求項８に記載の集積回路。
【請求項１１】
前記１つ以上の相互接続部は、前記１つ以上の相互接続部が第１の回路ブロックの上において占める面積が、同１つ以上の相互接続部が第２の回路ブロックの上において占める面積と異なるように配置されている請求項９に記載の集積回路。
【請求項１２】
第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するために基板の１つの領域におけるドーパントの挿入を阻止することによって同基板に形成されたｐ−ウェルブロック領域と、
第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するためにｐ−ウェルブロック領域の周囲に形成されたガード領域と、
ガード領域と第１の回路ブロックとの間に形成された、第１の高濃度ドーピング接地領域と、ガード領域と第２の回路ブロックとの間に形成された、第２の高濃度ドーピング接地領域と、
少なくともｐ−ウェルブロック領域およびガード領域の上に形成された誘電体層の上に形成された、接地された導電性シールドと、を備える集積回路。
【請求項１３】
ガード領域の周囲に形成されたトレンチを含む請求項１２に記載の集積回路。
【請求項１４】
ｐ−ウェルブロック領域は、第１の回路ブロックと第２の回路ブロックとの間に形成された壁である請求項１２に記載の集積回路。
【請求項１５】
ｐ−ウェルブロック領域は、第１の回路ブロックと第２の回路ブロックとの間に形成されたリングである請求項１２に記載の集積回路。
【請求項１６】
ガード領域はｐ−ウェルブロック領域の周囲に形成されたリングである請求項１４に記載の集積回路。
【請求項１７】
ガード領域はｐ−ウェルブロック領域の周囲に形成されたリングである請求項１５に記載の集積回路。
【請求項１８】
第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するために基板の１つの領域におけるドーパントの挿入を阻止することによって同基板に形成されたｐ−ウェルブロック領域と、
第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するためにｐ−ウェルブロック領域の周囲に形成されたガード領域と、
ガード領域と第１の回路ブロックとの間に形成された、第１の高濃度ドーピング接地領域と、ガード領域と第２の回路ブロックとの間に形成された、第２の高濃度ドーピング接地領域と、
少なくともｐ−ウェルブロック領域およびガード領域の上に形成された誘電体層の上に形成された、接地された導電性シールドと、
ガード領域の周囲に形成されたトレンチと、を備える集積回路。
【請求項１９】
ｐ−ウェルブロック領域は、第１の回路ブロックと第２の回路ブロックとの間に形成された壁である請求項１８に記載の集積回路。
【請求項２０】
ｐ−ウェルブロック領域は、第１の回路ブロックと第２の回路ブロックとの間に形成されたリングである請求項１８に記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路に関する。より詳細には、本発明は集積回路チップにおける回路ブロック間のノイズ分離に関する。
【背景技術】
【０００２】
次第に、集積回路チップは、アナログ回路ブロックやデジタル回路ブロックなど様々な種類の回路ブロックを有しつつある。適正なノイズ分離がない場合、デジタル回路ブロックによって生成されるノイズは、位相同期回路や低雑音増幅回路など、より高感度な回路ブロックに干渉することがある。様々な種類の回路ブロック間における従来のノイズ分離には、バイアスが必要である。しかしながら、バイアスには汚染が生じ易いため、ノイズ分離効率は損なわれる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、集積回路チップの回路ブロック間において、改良されたノイズ分離の必要が存在する。
【課題を解決するための手段】
【０００４】
以下では、本発明を実施する１つのモードについて詳細な説明を行う。この説明は、本発明の例示となることを意図するものであり、限定と捉えられるものではない。
一態様では、第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するために基板の１つの領域に形成された、低ドーピング濃度による高抵抗率を有するｐ−ウェルブロック領域を備える集積回路を提供する。この集積回路は、さらに、第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するためにｐ−ウェルブロック領域の周囲に形成されたガード領域を備える。
【０００５】
別の態様では、第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するために基板の１つの領域におけるドーパントの挿入を阻止することによって同基板に形成されたｐ−ウェルブロック領域を備える集積回路を提供する。この集積回路は、さらに、第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するためにｐ−ウェルブロック領域の周囲に形成されたガード領域を備える。この集積回路は、さらに、ガード領域と第１の回路ブロックとの間に形成された、第１の高濃度ドーピング接地領域と、ガード領域と第２の回路ブロックとの間に形成された、第２の高濃度ドーピング接地領域とを備える。この集積回路は、さらに、少なくともｐ−ウェルブロック領域とガード領域との上に形成された誘電体層の上に形成された、接地された導電性シールドを備える。
【０００６】
さらに別の態様では、第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するために基板の１つの領域におけるドーパントの挿入を阻止することによって同基板に形成されたｐ−ウェルブロック領域を備える集積回路を提供する。この集積回路は、さらに、第１の回路ブロックと第２の回路ブロックとの間においてノイズを分離するためにｐ−ウェルブロック領域の周囲に形成されたガード領域を備える。この集積回路は、さらに、ガード領域と第１の回路ブロックとの間に形成された、第１の高濃度ドーピング接地領域と、ガード領域と第２の回路ブロックとの間に形成された、第２の高濃度ドーピング接地領域とを備える。この集積回路は、さらに、少なくともｐ−ウェルブロック領域とガード領域との上に形成された誘電体層の上に形成された、接地された導電性シールドを備える。この集積回路は、さらに、ガード領域の周囲に形成されたトレンチを備える。
【発明を実施するための最良の形態】
【０００７】
図１は、本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図である。集積回路１０は基板１２を含む。基板１２には、マスク１４を用いて様々な回路ブロックが形成され得る。回路ブロックは、１６，１８など、異なった領域に形成され得る。図１には１つのマスク層しか示していないが、基板１２に様々な回路ブロックを形成するために、追加のマスク層が用いられてよい。マスク１４の一部分２０を用いて、基板１２の１つの領域がドーパントを受け入れないように処理され得る。
【０００８】
ここで図２を参照すると、様々なパターン形成および注入工程（図示せず）を用いて、基板１２に第１の回路ブロック２２および第２の回路ブロック２４が形成され得る。例えば、マスク１４の一部分２０の下にｐ−ウェルブロック領域３０が形成され得る。ｐ−ウェルブロック領域３０は、第１の回路ブロック２２と第２の回路ブロック２４との間のノイズを分離することができる。ｐ−ウェルブロック領域３４は、ドーピング濃度が低いことによって、高い抵抗率を有することができる。例として、ｐ−ウェルブロック領域３０は、この領域へのドーパントの挿入が阻止されるため、低いドーピング濃度を有することができる。これに代えて、例えば、ｐ−ウェルブロック領域のドーピング濃度がカウンタードーピングによって低下されてもよい。第１の回路ブロック２２と第２の回路ブロック２４との間において追加のノイズ分離を行うために、ｐ−ウェルブロック領域の周囲にガード領域３２，３４が形成され得る。例として、ガード領域３２，３４は、低濃度ドーピングされたｐ−ウェルブロック領域３０と比較して中間の量のドーピングを有する、ｐ−ウェルブロック領域を包囲する領域を表す。しかしながら、例えば、ガード領域３２，３４は、ｐ＋ドーピング領域ほど高濃度にドーピングされることはない。例として、ガード領域３２，３４は、ｐ−ウェルブロック領域の深さと同じ深さを有する。追加のノイズ分離を行うために、ガード領域３２と第１の回路ブロック２２との間に第１の高濃度ドーピング領域２６が形成され得る。ガード領域３４と第２の回路ブロック２４との間には、第２の高濃度ドーピング領域２８が形成され得る。第１の高濃度ドーピング領域２６および第２の高濃度ドーピング領域２８は接地され得る。例として、第１の高濃度ドーピング領域２６および第２の高濃度ドーピング領域２８は、ホウ素またはインジウムなどｐ型のドーパントを用いて、ｐ＋型のドーピングを得るようにドーピングされる。
【０００９】
図３には、本発明の一実施形態による、第１の回路ブロック２２と第２の回路ブロック２４との間の壁として形成されたｐ−ウェルブロック領域３０の平面図を示す。ガード領域３２，３４は、壁の形状のｐ−ウェルブロック領域の周囲のリングとして形成され得る。第１の高濃度ドーピング領域２６は、ガード領域３２と第１の回路ブロック２２との間に形成され得る。第２の高濃度ドーピング領域２８は、ガード領域３４と第２の回路ブロック２４との間に形成され得る。
【００１０】
図４には、本発明の別の実施形態による、第１の回路ブロック１２２と第２の回路ブロック１２４との間に形成されるリングとして形成される、ｐ−ウェル領域１３０の平面図を示す。ガード領域１３２，１３４は、リングの形状のｐ−ウェルブロック領域１３０の周囲のリングとして形成され得る。第１の高濃度ドーピング領域１２６は、ガード領域１３２と第１の回路ブロック１２２との間に形成され得る。第２の高濃度ドーピング領域１２８は、ガード領域１３４と第２の回路ブロック１２４との間に形成され得る。図３，４には２つの代表的な回路ブロックしか示していないが、集積回路１０は追加のノイズ分離構造を有する追加の回路ブロックを備えてよい。
【００１１】
ここで図５を参照する。図５には、図２と同じ要素を備え、さらに少なくともｐ−ウェルブロック領域３０およびガード領域３２，３４の上に形成された誘電体層３５を備える、集積回路１００を示す。加えて、例として、導電性シールド３６が誘電体層３５の上に形成されている。導電性シールド３６は、第１の回路ブロック２２と第２の回路ブロック２４との間において追加のノイズ分離を行うために接地され得る。図５には導電性シールド３６とｐ−ウェルブロック領域３０との間に１つの誘電体層しか示していないが、導電性シールド３６とｐ−ウェルブロック領域３０との間に追加の層が形成されてよい。さらに、第１の回路ブロック２２を第２の回路ブロック２４に接続する相互接続部（図示せず）が、ｐ−ウェルブロック領域３０の直上の領域においては基板１２の上面からの距離が基板１２の上の他の領域よりも大きいように形成されてよい。これに加えて、導電性シールド３６は、導電性シールド３６が第１の回路ブロック２２の上において占める面積が、導電性シールド３６が第２の回路ブロック２４の上において占める面積と異なるように配置されてよい。これは、例えば、導電性シールド３６の長さおよび幅のうちの一方または両方を変更することによって、達成される。これに加えて、これに代えて、またはその両方によって、１つ以上の相互接続部は、１つ以上の相互接続部が第１の回路ブロック２２の上において占める面積が、１つ以上の相互接続部が第２の回路ブロック２４の上において占める面積と異なるように配置されてよい。これは、例えば、この１つ以上の相互接続部の長さおよび幅のうちの一方または両方を変更することによって、達成される。
【００１２】
ここで図６を参照する。図６には、図２の集積回路１０の要素に加え、トレンチ４０，４２を有する集積回路１１０を示す。トレンチ４０，４２は、第１の回路ブロック２２と第２の回路ブロック２４との間において追加のノイズ分離を行うことができる。図６にはガード領域３２，３４を越えて延びているトレンチ４０，４２を示すが、トレンチ４０，４２は、それぞれガード領域３２，３４と同じ程度の深さでしかなくてもよい。
【００１３】
図７には、図６の集積回路１１０の要素に加え、誘電体層３５および導電性シールド３６を有する集積回路１２０を示す。導電性シールド３６は、第１の回路ブロック２２と第２の回路ブロック２４との間において追加のノイズ分離を行うために接地され得る。図５には導電性シールド３６とｐ−ウェルブロック領域３０との間に１つの誘電体層しか示していないが、導電性シールド３６とｐ−ウェルブロック領域３０との間に追加の層が形成されてよい。さらに、第１の回路ブロック２２を第２の回路ブロック２４に接続する相互接続部（図示せず）が、ｐ−ウェルブロック領域３０の直上の領域においては基板１２の上面からの距離が基板１２の上の他の領域よりも大きいように形成されてよい。これに加えて、導電性シールド３６は、導電性シールド３６が第１の回路ブロック２２の上において占める面積が、導電性シールド３６が第２の回路ブロック２４の上において占める面積と異なるように配置されてよい。これは、例えば、導電性シールド３６の長さおよび幅のうちの一方または両方を変更することによって、達成される。これに加えて、これに代えて、またはその両方によって、１つ以上の相互接続部は、１つ以上の相互接続部が第１の回路ブロック２２の上において占める面積が、１つ以上の相互接続部が第２の回路ブロック２４の上において占める面積と異なるように配置されてよい。これは、例えば、この１つ以上の相互接続部の長さおよび幅のうちの一方または両方を変更することによって、達成される。
【００１４】
上述においては、特定の実施形態に関連して、本発明について説明した。しかしながら、当業者には、添付の特許請求の範囲に述べるような本発明の範囲から逸脱することなく、様々な修正および変更が行われ得ることが認められる。例えば、ｐ−ウェルブロック領域について、２つの回路ブロック間のノイズを分離するように２つの回路ブロック間に配置されるように記載したが、ｐ−ウェルブロック領域がＥＳＤパッドまたはデジタルパッド間に配置されてもよい。したがって、明細書および図面は限定的な意味ではなく、例示と見なされるものであり、そのような修正はすべて本発明の範囲内に含まれることが意図されるものである。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図。
【図２】本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図。
【図３】本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図。
【図４】本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図。
【図５】本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図。
【図６】本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図。
【図７】本発明の一実施形態による、１つの処理工程中の集積回路の一実施形態の部分的な側面図。
【図１】
2009527927.tif 000003
【図２】
2009527927.tif 000004
【図３】
2009527927.tif 000005
【図４】
2009527927.tif 000006
【図５】
2009527927.tif 000007
【図６】
2009527927.tif 000008
【図７】
2009527927.tif 000009
【国際調査報告】
2009527927.tif 000010