(57)【要約】チップモジュールが開示されている。これには、回路基板、パワートランジスタを含み当該回路基板上に設けられた半導体ダイ及びパッシブ電子コンポーネントを含む。当該パッシブ電子コンポーネントは、当該半導体ダイと電気的に連絡しておりかつ当該半導体ダイと熱的に連絡している。
2009543349.tif 000002
【特許請求の範囲】
【請求項１】
チップモジュールであって、
回路基板と、
パワートランジスタを含み前記回路基板上に設けられた半導体ダイと、
前記半導体ダイにスタックされたパッシブ電子コンポーネントと、を含み、
前記パッシブ電子コンポーネントは前記半導体ダイと電気的及び熱的に連絡していることを特徴とするチップモジュール。
【請求項２】
請求項１記載のチップモジュールであって、前記パッシブ電子コンポーネントはインダクタであることを特徴とするチップモジュール。
【請求項３】
請求項１記載のチップモジュールであって、電気的及び機械的に前記半導体ダイと前記回路基板とを結合する複数のはんだ構造をさらに含むことを特徴とするチップモジュール。
【請求項４】
請求項１記載のチップモジュールであって、前記パワートランジスタはパワーＭＯＳＦＥＴであることを特徴とするチップモジュール。
【請求項５】
請求項１記載のチップモジュールであって、前記半導体ダイは第１の半導体ダイであり、前記パワートランジスタは第１のパワートランジスタであり、前記チップモジュールは第２の半導体ダイを含み、前記第２の半導体ダイは第２のパワートランジスタを含み、前記第１及び第２の半導体ダイはボールグリッドアレイ（ＢＧＡ）タイプの半導体ダイパッケージ内に存在することを特徴とするチップモジュール。
【請求項６】
請求項５記載のチップモジュールであって、前記チップモジュールは同期バックコンバータ回路の少なくとも一部を形成することを特徴とするチップモジュール。
【請求項７】
請求項１記載のチップモジュールであって、前記パッシブ電子コンポーネントは第１のパッシブ電子コンポーネントであり、前記チップモジュールは第２のパッシブ電子コンポーネントを含み、前記第２のパッシブ電子コンポーネントは前記回路基板上に設けられていることを特徴とするチップモジュール。
【請求項８】
請求項１記載のチップモジュールであって、前記半導体ダイと前記回路基板の第１の表面との間に配された第１のはんだ構造セットと、前記回路基板の第２の表面の第２のはんだ構造セットと、を含むことを特徴とするチップモジュール。
【請求項９】
請求項１記載のチップモジュールであって、前記パッシブ電子コンポーネントと前記半導体ダイとの間にあって弾性を有する熱伝導性材をさらに含むことを特徴とするチップモジュール。
【請求項１０】
電気アセンブリであって、
マザーボードと、
前記マザーボードに設けられた請求項１記載のチップモジュールと、
を含むことを特徴とする電気アセンブリ。
【請求項１１】
チップモジュールの製造方法であって、
回路基板を準備するステップと、
パワートランジスタを含む半導体ダイを前記回路基板に設けるステップと、
パッシブ電子コンポーネントを前記半導体ダイに電気的に結合するステップと、を含み、
前記パッシブ電子コンポーネントは前記半導体ダイと熱的に連絡していることを特徴とする方法。
【請求項１２】
請求項１１記載の方法であって、前記パッシブ電子コンポーネントはインダクタであることを特徴とする方法。
【請求項１３】
請求項１１記載の方法であって、前記半導体ダイを前記回路基板に設けるステップは、前記半導体ダイを前記回路基板にフリップチップ取り付けするステップを含むことを特徴とする方法。
【請求項１４】
請求項１１記載の方法であって、前記パワートランジスタはパワーＭＯＳＦＥＴであることを特徴とする方法。
【請求項１５】
請求項１１記載の方法であって、前記半導体ダイはＢＧＡ（ボールグリッドアレイ）タイプの半導体ダイパッケージ内に存在することを特徴とする方法。
【請求項１６】
請求項１１記載の方法であって、前記モジュールを使用して同期バックコンバータ回路を形成するステップをさらに含むことを特徴とする方法。
【請求項１７】
請求項１１記載の方法であって、
前記パッシブ電子コンポーネントを前記半導体ダイに電気的に結合するステップの前に、弾性を有する熱伝導材を前記半導体ダイに提供するステップをさらに含むことを特徴とする方法。
【請求項１８】
請求項１１記載の方法であって、前記回路基板は第１の表面及び第２の表面を含み、前記方法は、はんだ構造のセットを前記第２の表面に堆積するステップをさらに含むことを特徴とする方法。
【請求項１９】
電気アセンブリを製造する方法であって、
請求項１記載のチップモジュールを準備するステップと、
前記チップモジュールをマザーボードに設けるステップと、
を含むことを特徴とする方法。
【請求項２０】
請求項１９記載の方法であって、前記パワートランジスタはパワーＭＯＳＦＥＴであることを特徴とする方法。
【請求項２１】
チップモジュールであって、
回路基板と、
前記回路基板に設けられた半導体ダイと、
コイルを含み前記半導体ダイにスタックされた電子コンポーネントと、を含み、
前記電子コンポーネントは前記半導体ダイと電気的かつ熱的に連絡していることを特徴とするチップモジュール。
【請求項２２】
請求項２１記載のチップモジュールであって、前記半導体ダイはパワーＭＯＳＦＥＴを含み、前記電子コンポーネントはインダクタであることを特徴とするチップモジュール。
【請求項２３】
請求項２１記載のチップモジュールであって、前記半導体ダイと前記回路基板とを電気的にかつ機械的に結合している複数のはんだ構造をさらに含むことを特徴とするチップモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の参照
該当なし。
【背景技術】
【０００２】
パワーモジュールは市販されている。このようなパワーモジュールは有用であるが、多くの改良が可能である。例えば、従来のモジュールのフットプリントは減少させるのが好ましい。従来のパワーモジュールは、パワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、コントロール集積回路（ＩＣ）、キャパシタ、抵抗及びインダクタを含む多くの電子コンポーネントを含んでいる。より小型化で、より機能的な電子デバイスに対する要望が増加にするに連れて、このようなパワーモジュールのフットプリント及び全体のサイズを減少させる必要が生じた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
さらに、従来のパワーモジュールは、パワートランジスタを含んでいる。パワートランジスタは、非常に大量の熱を生成し得、パワートランジスタの動作の範囲は自身の熱消散能力に依存する。パワートランジスタにフィン化されたヒートシンクを取り付けることで、向上した熱消散が達成され得る一方でヒートシンクは高価で大きい。大きいフィン化されたヒートシンクをパワーモジュールに加えることで、パワーモジュールのサイズ及びコストは上昇するだろう。
【０００４】
パワーコンバータ（または他のタイプの電気的用途のもの）のためにコンポーネントを集積可能である改良されたチップモジュールを提供するのが好ましい。チップモジュールによって占有される空間は最小化され、チップモジュールは、従来パワーモジュールより良好な熱消散特性及び電力密度特性を有するであろう。
【０００５】
本発明の実施例は、これらのまたは他の問題を個別に及び集合的に解決する。
【課題を解決するための手段】
【０００６】
本発明の実施例はチップモジュール、チップモジュールの製造方法及びチップモジュールを含む電気的アセンブリに関する。
【０００７】
本発明の１つの実施例はチップモジュールに関する。当該チップモジュールは、回路基板、パワートランジスタを含み当該回路基板上に設けられた半導体ダイ及び当該半導体ダイと電気的連絡状態にあるパッシブ電子コンポーネントを含む。当該パッシブ電子コンポーネントは、コイルを有するインダクタであっても良く、当該半導体ダイと熱的に連絡していても良い。当該パッシブ電子コンポーネントは、当該パワートランジスタの頂部上にスタック（積み重ね）され得、当該パッシブ電子コンポーネントは当該パワーモジュール内のヒートシンク及び電子コンポーネントの両方として働き得る。この構成を提供することで、チップモジュールに占有される空間は最小化される。さらに、チップモジュールの熱消散及び電力密度特性は、従来のパワーモジュールよりも向上する。
【０００８】
本発明の他の実施例は、チップモジュールの製造方法に関する。当該方法は、回路基板を準備するステップと、パワートランジスタを含んだ半導体ダイを当該回路基板上に設けるステップと、パッシブ電子コンポーネントを当該半導体ダイに電気的に結合するステップと、を含む。当該電気的に結合されたパッシブ電子コンポーネントは、当該半導体ダイと熱的に連絡していて、当該パワートランジスタのヒートシンクとして働き得る。
【０００９】
本発明の他の実施例はチップモジュールに関する。当該チップモジュールは、回路基板と、当該回路基板上に設けられた半導体ダイと、当該半導体ダイ上にスタックされてコイルを含む電子コンポーネントと、を含む。当該電子コンポーネントは、電気的及び熱的に当該半導体ダイと連絡している。当該コイルは、当該パワートランジスタのヒートシンクとして働き得る。
【００１０】
本発明の他の実施例は、上記したチップモジュールを含む電気的アセンブリに関する。
【００１１】
本発明のこれら及び他の実施例は、図及び発明の詳細な説明を参照して以下でさらに詳しく説明される。
【００１２】
図において、同じ参照符は同じ要素を示す。さらに、図において、いくつかのコンポーネントは原寸に比例して示されていなくとも良い。いくつかのコンポーネントは、説明の容易さのために他のコンポーネントよりも大きく図示され得る。
【発明を実施するための形態】
【００１３】
本発明の実施例に従ったチップモジュールは、多数の電気コンポーネントを含み得る。これらの電気コンポーネントは、電気システム全体の多くの部分を形成し得るかまたは電気システム全体を構成する。例えば、同期バックコンバータにおけるパワートレインは単一のモジュール内に集積化され得る。例えば、本発明の実施例に従ったチップモジュールはＢＧＡ（ボールグリッドアレイ）ＭＯＳＦＥＴパッケージ、ドライバ（すなわちコントローラＩＣまたはコントローラシステム）、インダクタ、抵抗及びキャパシタ（例えばバイパスキャパシタ及びブートストラップキャパシタ）を含んでいても良い。
【００１４】
例示のチップモジュールにおいて、チップモジュールは、インダクタの横方向寸法（lateral dimension）と実質的に同じ横方向寸法を有していても良く、インダクタの高さよりもほんの僅かに高くてもよい。当該インタクタは、バックコンバータ内で機能する電気コンポーネントとして働く一方で、当該チップモジュール内のＭＯＳＦＥＴのヒートシンクとしても働き得る。
【００１５】
本明細書で用いられている「チップモジュール」または「モジュール」という用語は、マザーボードまたはそれに類したものに設けられる電気コンポーネントのディスクリートな集まりの１つを参照し得る。
【００１６】
図１は、マザーボード１０に設けられたチップモジュール３００を含む電気アセンブリ５００を図示している。マザーボード１０は、標準的なプリント回路基板またはそれに類したものでも良い。
【００１７】
チップモジュール３００は、同期バックコンバータの様なさらに複雑なシステムの少なくとも一部を形成しても良い。本出願においては同期バックコンバータが詳細に説明されるが、本発明の実施例は、他の電気的用途に使用されても良く、同期バックコンバータに限定されるものではない。本発明の実施例に従った電気アセンブリは、パーソナルコンピュータ、サーバ、モバイルコンピュータ及び通信デバイス等を含む任意の数の電気装置とも共に使用され得る。
【００１８】
図１において、図示の簡略化のために１つのチップモジュール３００が示されている。しかし、他のモジュール及びデバイス（図示せず）が、マザーボード１０に設けられて他のタイプの電気アセンブリを形成しても良いと理解される。
【００１９】
図１内で示されているチップモジュール３００は、１以上のチップパッケージ６０（ａ）及び６０（ｂ）を有していても良い多層回路基板５０並びにその上に設けられた１以上のパッシブコンポーネント３０を含む。図１に示されているように、チップパッケージ６０（ａ）及び６０（ｂ）は、はんだ構造６０（ａ）−１及び６０（ｂ）−１（はんだ構造の第１のセット）を含んでいても良く、これによって基板５０の第１の表面と接続されることが可能である。弾性的絶縁層９０は、チップパッケージ６０（ａ）及び６０（ｂ）並びに１以上のパッシブコンポーネント３０上に配されている。
【００２０】
インダクタ８０は弾性的絶縁層９０上にある。この例において、インダクタ８０はアウターケーシング及び当該アウターケーシング内に配されているコイル（図示せず）を含んでいても良い。当該コイルは、ワイヤ、ピン及びそれらに類した電気コネクタを使用して多層回路基板５０（及び、従ってダイパッケージ６０（ａ）、６０（ｂ））と電気的に結合している。このような電気コネクタは、図４を参照して以下でさらに詳細に説明されている。
【００２１】
再度図１を参照すると、追加的なはんだ構造４０（例えば、はんだ構造の第２セット）は、多層回路基板５０の第２の表面の下にありかつこれと接触している。それらは、多層回路基板５０とマザーボードとを電気的かつ機械的に接続している。他の実施例において、他のタイプの電気コネクタ（ピン、導電性コラム等）が、はんだ構造４０の代わりにまたはそれに加えて用いられても良い。
【００２２】
はんだ構造４０は、チップモジュール３００に含まれていても含まれていなくとも良い。例えば、はんだ構造４０は、回路基板５０の下に存在し得、マザーボード１０への取り付けに先立って基板５０の第２の表面にあっても良く、従ってチップモジュール３００の一部を形成しても良い。代替例として、はんだ構造４０は、チップモジュール３００のマザーボード１０への取り付けに先立ってマザーボード１０上に存在しても良く、従って必ずしもチップモジュール３００の一部でなくとも良い。
【００２３】
チップモジュール３００の各々の部分は、以下でさらに詳細に説明される。
【００２４】
多層回路基板５０は、任意の適当な数の絶縁層及び導電層を含んでいても良い。いくつかの実施例において、多層回路基板５０は、従来のプリント回路基板（ＰＣＢ）製造方法を使用して製造されたＰＣＢであっても良い。
【００２５】
多数の電気コンポーネントが多層回路基板５０上に設けられる。当該電気コンポーネントは、パッケージングされていてもパッケージングされていなくても良く、パワートランジスタ（例えばパワーＭＯＳＦＥＴ）の様なアクティブデバイス及び／またはキャパシタの様なパッシブデバイスを含む１以上のパッシブコンポーネントを含んでいても良い。
【００２６】
本明細書内で使用されている「アクティブデバイス」または「アクティブコンポーネント」という用語は、電流または電圧をかけられたときに、ゲイン（増幅）特性及び／または制御特性を示すデバイスもしくはコンポーネント、または補助ソースからのエネルギとの相互作用を介して入力信号エネルギを出力信号エネルギへ変換するデバイスを含む。「パッシブデバイス」という用語は、抵抗またはキャパシタの様なデバイスを含み、それらは増幅特性または制御特性を持たない。
【００２７】
図１において、２以上の半導体ダイパッケージ６０（ａ）及び６０（ｂ）は、回路基板５０に設けられていても良い。半導体ダイパッケージ６０（ａ）及び６０（ｂ）は、パワートランジスタダイパッケージ、コントローラＩＣパッケージ等の任意の適当な組み合わせを含んでいても良い。この例において、半導体ダイパッケージ６０（ａ）及び６０（ｂ）は、第１及び第２のダイを各々含んでいても良い。２つのダイパッケージ６０（ａ）及び６０（ｂ）がこの例において示されているが、他の実施例において、１つのみのダイパッケージまたは３以上のダイパッケージがあっても良い。
【００２８】
パワートランジスタパッケージは、縦型のパワートランジスタを含む半導体ダイを含んでいても良い。例示的な縦型パワートランジスタは、例えば、米国特許第6,274,905号及び米国特許第6,351,018号で説明されていて、両方とも本出願と同じ譲受人に譲渡されており、両方の内容は参照することで本明細書に含まれている。縦型パワートランジスタは、ＶＤＭＯＳトランジスタを含む。ＶＯＭＯＳトランジスタは、拡散によって形成された２以上の半導体領域を有するＭＯＳＦＥＴである。それは、ソース領域、ドレイン領域及びゲートを有する。当該デバイスは、ソース領域とドレイン領域が半導体ダイの対向する表面に存在する点で縦型である。ゲートはトレンチゲート構造またはプレーナゲート構造であっても良く、ソース領域と同じ表面に形成される。トレンチゲート構造は好ましい。何となれば、トレンチゲート構造は比較的狭く、プレーナゲート構造よりも占有するスペースが少ないからである。動作中、ＶＤＭＯＳ内のソース領域からドレイン領域への電流の流れは、実質的にダイの表面と垂直である。他の実施例において、平面（横）型トランジスタの様な他のタイプのトランジスタが使用されても良い。平面型トランジスタにおいて、電流はソース領域からドレイン領域にダイ内で水平に流れる。
【００２９】
パワートランジスタパッケージはＢＧＡ（すなわちボールグリッドアレイ）タイプパッケージであるのが好ましい。ＢＧＡパッケージ及び他の非リード化パッケージは好ましい。何となれば、それらはコンパクトであり、下にある回路基板とのさらに直接的な接続（モールドされたハウジングを有するリード化チップパッケージと比較して）をもたらすので浮遊キャパシタンス及びインダクタンスを最小化できるからである。ＢＧＡタイプのパッケージは縦型または平面型のパワートランジスタを有する半導体ダイを使用しても良い。
【００３０】
例示的なＢＧＡタイプのパッケージの側断面図は、図２に示されている。図２に示されているように、半導体ダイパッケージ６０は、導電性キャリア１００を有していても良く、これはカップの形状であっても良い。導電性キャリア１００は、エッジ表面１０６含む外周の持ち上がったエッジ領域を含んでいて、ここにおいて当該エッジ領域及び底部はキャビティを画定している。導電性キャリア１００は、銅、アルミニウム及び任意の他の適当な導電性及び熱伝導性のある材料から成っていても良い。他の実施例において、当該キャリアは、１又は２の脚を有する導電性クリップの形状であり得、またさらには円錐形のバンプでもあり得る。
【００３１】
図２を参照すると、半導体ダイ１０２はキャビティ内に配されていて、半導体ダイ１０２の前面は実質的にキャリア１００のエッジ領域表面と同一平面上にある。ダイアタッチ材料１０４（例えばはんだ）は、ダイ１０２の背面をキャリア１００内で画定されるキャビティの底部に取り付けるために使用される。
【００３２】
はんだ構造１０８（例えばはんだボール）のアレイは、ダイ１０２の正面上及びエッジ領域表面１０６上に設けられる。図３に示されているように、はんだ構造１０８のアレイは、ゲートはんだ構造１０８−２Ｇ、複数のソースはんだ構造１０８−２及び複数のドレインはんだ構造１０８−１を含み得る。ドレインはんだ構造１０８−１は、ソースはんだ構造１０８−２及びゲートはんだ構造１０８−２Ｇを囲んでいる。ドレインはんだ構造１０８−１は、キャリア１００を介してダイ１０２の背面でドレインターミナルと電気的に接続されている。ソース及びゲートはんだ構造１０８−２及び１０８−２Ｇは、ダイ１０２の正面表面において、ソース及びゲートターミナルと各々接続されている。
【００３３】
ＢＧＡタイプのパッケージが、フリップチップの様に「反転」されてプリント回路基板またはそれに類したものに設けられ得ることは、図３から明らかである。ＢＧＡタイプのパッケージは薄い形状を有していてコンパクトである。熱はキャリア１００を介してダイ１０２から消散され得、外側の熱消散構造（例えば、上述で説明されたインダクタ）または外部環境に消散され得る。
【００３４】
ＢＧＡタイプのパッケージは好ましいが、他のタイプの半導体ダイパッケージも使用され得る。このようなパッケージは、ＭＬＰタイプのパッケージまたは他の薄型のパワー半導体パッケージを含んでいても良い。このようなパッケージはリード化されたものまたはリード無でも良い。図３に示された実施例の代替例として、キャリア１００は外を向いたフランジを有していても良く、それによってエッジ表面１０６は外周フランジ領域（図示せず）を伴って外側に伸長し得る。
【００３５】
図１を再度参照すると、１以上のパッシブコンポーネント３０も、パッケージ化されたダイ６０（ａ）、６０（ｂ）と共に回路基板５０に設けられても良い。例示的なパッシブコンポーネントは、抵抗、キャパシタ及びそれに類したパッシブデバイスを含んでいても良い。
【００３６】
任意の弾性絶縁層９０は、半導体ダイパッケージ６０（ａ）及び６０（ｂ）上にある。絶縁層９０は、単一層状でかつ熱伝導性があっても良いが非導電であっても良い及び／または粘弾性を有していても良い。これは、熱伝導性フィラーで充填されている弾性を有する重合体から成っていても良い。好ましい絶縁層材は、市販のものでも良く、Bergquist Company社のSilpad（商標）でも良い。弾性絶縁層９０が予め形成され、回路基板５０上に設けられた様々なコンポーネントによって形成されたわずかに平坦ではない形状に適応し得る。他の実施例において、予め形成された層を使用する代わりに、ダイパッケージ６０（ａ）、６０（ｂ）上に熱伝導性がありかつ絶縁性のある材料を堆積して、その後に処理して固めることが可能である。
【００３７】
インダクタ８０は、絶縁層９０上にある。インダクタ８０は、フェライトまたは鉄粉のコアを有するワイヤのコイルを含んでいても良い。インダクタ８０は、熱伝導性のある絶縁層９０を介してパワー半導体ダイパッケージ６０（ａ）、６０（ｂ）と熱的に連絡していて、それによって、ダイパッケージ６０（ａ）、６０（ｂ）内においてダイ群によって生成された熱はインダクタ８０を介して消散される。この例において、熱伝導性絶縁層９０は、ダイパッケージ６０（ａ）、６０（ｂ）の両方及びインダクタ８０と接触している。このことは、ダイパッケージ６０（ａ）、６０（ｂ）からインダクタ８０への熱移動を最大化する。いくつかのケースにおいて、動作中、熱は可能な限り効率よく移動されているのでダイパッケージ６０（ａ）、６０（ｂ）の温度はインダクタ８０の温度とほぼ同じ（例えば約５℃よりも小さい温度差）であり得る。
【００３８】
単一のインダクタ８０が詳細に説明されるが、任意の他の比較的大きいパッシブ電子コンポーネントがダイパッケージ６０（ａ）、６０（ｂ）にスタックされていても良いことが理解される。例えば、変圧器コイル及びそれに類したものは比較的大きく、良好な熱消散特性を有している。従って、このような電子コンポーネントはダイパッケージ６０（ａ）、６０（ｂ）にスタックされても良い。
【００３９】
半導体ダイ６０（ａ）、６０（ｂ）と比べて、インダクタは良好な熱消散特性を有する比較的大きいコンポーネントである。熱を生成する半導体ダイパッケージ６０（ａ）、６０（ｂ）の頂部にインダクタ８０をスタックすることによって、インダクタ８０の熱移送特性を効果的に使用しつつ、これらの電気的コンポーネントは最も空間効率の良い構成で配置される。熱はさらに効率的に消散される故に、パワー半導体ダイパッケージ６０（ａ）、６０（ｂ）内のパワートランジスタを、他が達成可能なレベルよりもさらに高い動作レベルに押し上げることができる。例えば、半導体ダイパッケージ６０（ａ）、６０（ｂ）からさらに熱を除去することで、さらに多くの電流が半導体ダイパッケージ６０（ａ）、６０（ｂ）内の半導体ダイ群を通り抜けて流れることができる。
【００４０】
図４は、本発明の実施例に従ったチップモジュール３００の斜視図を示している。図１から図４において、同一の番号は同一の要素を指し、当該同一の要素の説明がここで適用される。図４において、インダクタ８０は、コイル８０（ａ）及び当該コイルを囲むハウジング８０（ｂ）を含む。この例において、コア（図示せず）はコイル８０（ａ）内に存在する。側部コンダクタ９８が用いられ、回路基板５０とコイル８０（ａ）とが電気的に結合される。他方の側部のコンダクタ（図示せず）は、チップモジュールの対向する側部にあっても良く、コイル８０（ａ）と回路基板５０とを接続していても良い。ハウジング８０（ｂ）は、銅またはアルミの様な熱伝導性のある材料から成っていても良い。
【００４１】
図４から明らかなように、チップモジュール３００は、多数の電気コンポーネントを含みかつ効果的に熱を消散し得るにもかかわらず、非常にコンパクトかつ薄型である。図４に示されているように、チップモジュール３００のフットプリントが小さくかつインダクタ８０の横方向寸法に実質的に対応している一方で、チップモジュール３００の高さはインダクタ８０の高さよりもわずかに大きい。例えば、図４で示されているチップモジュール３００の高さは、インダクタ８０の高さよりも1mmだけ高くても良く、チップモジュール３００のフットプリントはインダクタ８０のフットプリントと同一である。いくつかの実施例において、チップモジュール３００は、約1inch3(16.4cm3)、さらに0.5inch3（2.05cm3）よりも小さい体積を有していても良く、それによって、コンピュータの様な電子装置内で使用するのに適したチップモジュール３００が製造される。
【００４２】
本発明の実施例によって提供された効果的なコンポーネント配置及び向上された熱消散の故に、チップモジュールの電力密度（すなわちワット毎立方インチ）は、従来のチップモジュールの２倍になり得る。いくつかの実施例において、当該チップモジュールは、1inch3（16.4cm3）よりも小さい体積を有し得、１．３ボルトにおいて（少なくとも）３５０ワットの電力を提供し、また、２．６ボルトにおいて（少なくとも）１５００ワットの電力を提供し得る。上述したスタックしたインダクタ配置を持たない同様のサイズのチップモジュールは、これらの値の約半分以下の電力密度を有するであろう。
【００４３】
図４に示したタイプのチップモジュールの多くは、パーソナルコンピュータまたはそれに類したもののためのマザーボードに使用されても良い。これらは、マザーボードに設けられるマイクロプロセッサの周囲に配されても良い。マイクロプロセッサは、それ自体がファンまたは他の従来の冷却機構を有していても良い。ファンからの空気の流れはチップモジュールをさらに冷却するであろう。
【００４４】
本発明の実施例に従ったチップモジュールは、任意の適当な組み立てプロセスを使用して製造され得る。１つの実施例において、チップモジュールの製造方法は、回路基板を準備するステップと、当該回路基板にパワートランジスタを含む半導体ダイを設けるステップと、当該半導体ダイにパッシブ電子コンポーネントを電気的に結合するステップと、を含む。その後、当該パッシブ電子コンポーネントは、当該半導体ダイと熱的に連絡せしめられる。
【００４５】
図１を再度参照すると、回路基板５０が最初に製造されるかまたは準備される。プリンティング、エッチング等を含む従来のプリント回路基板技術が使用されて回路基板５０が製造されても良い。
回路基板５０が準備されると、様々な電気コンポーネント３０、６０（ａ）、６０（ｂ）が、はんだ、導電性接着剤等を用いて回路基板上に設けられる。これらの電気コンポーネントは、必要ならば予め組み立てられても良く、商業的に入手されても良い。
その後、当該設けられた電子コンポーネント３０、６０（ａ）、６０（ｂ）の頂部に、絶縁層９０が設けられても良い。圧力が絶縁層９０に加えられても良く、それによって電子コンポーネント３０、６０（ａ）、６０（ｂ）間の任意の溝が充填される。
絶縁層９０が電子コンポーネント３０、６０（ａ）、６０（ｂ）に設けられると、インダクタ８０が絶縁層９０の頂部に設けられる。その後、１以上のワイヤ（図４の９８を参照）または他の導電体が用いられて、インタクタ８０内のコイルの端が回路基板５０に電気的に結合される。こうして、チップモジュール３００が製造される。
【００４６】
はんだ４０が回路基板５０の下側に既に存在していない場合、はんだ４０は回路基板５０に堆積されても良く、その後チップモジュール３００がマザーボード１０に設けられても良い。代替例として、はんだはマザーボード１０上に堆積されて、チップモジュール３００がはんだコーティングされたマザーボード１０に設けられても良い。
【００４７】
図５は、同期バックコンバータ回路に関連する例示の回路を示している。図５に示されているコンポーネントの全ては、本発明の実施例に従ったチップモジュール上に存在していても良い。当該回路はＭＯＳＦＥＴ  Ｍ１及びＭ２のゲートを駆動するドライバ２１２を含む。ＭＯＳＦＥＴ  Ｍ１及びＭ２はＢＧＡタイプのパッケージまたは上記した様な他のタイプのパッケージ内にパッケージングされても良い。当該回路も、キャパシタＣ１、Ｃ２、Ｃ３及び抵抗Ｒ１を含む多数のパッシブコンポーネントを含む。パワーインダクタ２２４は、ＭＯＳＦＥＴ  Ｍ２のドレインとＭＯＳＦＥＴ  Ｍ１のソースとの間にあるノードに接続されている。上述で説明されているように、パワーインダクタ２２４は、ＭＯＳＦＥＴ  Ｍ１及びＭ２の頂部にスタックされていても良い。
【００４８】
同期バックコンバータが詳細に説明されているが、本発明の実施例に従ったチップモジュールは、他の多数の最終製品（プッシュプル、フライバックコンバータ等）において使用され得る。このような製品は、一般的にコイルを含む電子コンポーネント（例えば、インダクタ、変圧器等）及び少なくとも１つのスイッチングデバイスを使用する。スイッチングデバイスは比較的薄く、コイルを含む比較的大きい電気コンポーネントの下に配することができる。
【００４９】
本発明の実施例は、多数の他の利点を有する。第１に、モジュールのフットプリント全体が、個別のディスクリートな製品の約半分である。第２に、本発明の実施例は４０アンペアで１．５ボルトの出力電圧に対して約６５０ワット毎立方インチ（40W/cm3）の電力密度を提供でき得る。この電力密度はＰＣの分野においてかつてないものである。第３に、ＢＧＡ  ＭＯＳＦＥＴの頂部にインダクタを配することが、空気の流れを有する環境における熱パフォーマンスを良好にする。第４に、本発明の実施例は柔軟なデザインを提供する。異なったトポロジーのパワートレインが同様に集積化され得る。第５に、本発明の実施例は迅速な変更カスタマイズを提供する。第６に、本発明の実施例はマザーボードとリフローではんだ付けできる。第７に、本発明の実施例は、取り上げ配置マシンによって容易に扱われ得る。第８に、本発明の実施例は、３−５０アンペアの範囲をカバーする多くの種類のモジュールに拡張でき、この範囲内の負荷の全てをカバーする。
【００５０】
上述で説明された任意の実施例及び／またはそれらの任意の特徴は、本発明の範囲から逸脱することなく、任意の他の実施例（群）及び／または特徴（群）と組み合わせられても良い。
【００５１】
上述の説明は、説明であって限定的なものではない。本発明の多くの変形例は、本開示に触れた当業者には明らかである。従って、本発明の範囲は、上述の説明を参照することで画定されるべきではなく、特許請求の範囲を参照してそれらの全ての範囲または均等物と共に画定されるべきである。
【００５２】
「上に」、「下に」、「頂部に」、「底部に」等の用語は、図面内に示された特定の実施例を言及するために使用されている。これらの用語は、実際の実施における様々な要素の絶対的な位置を言及するものであっても良いし、そうでなくとも良い。
【００５３】
「不定冠詞」または「定冠詞」は、特にその反対を示さない限り「１以上」を意味することが意図されている。
【００５４】
上述で言及された全ての特許、特許出願、公報及び明細書は、参照することで本明細書に組み込まれている。出願人が従来技術例として受け入れたものではない。
【図面の簡単な説明】
【００５５】
【図１】マザーボード上に設けられた本発明の実施例に従ったチップモジュールの側面図である。
【図２】ＢＧＡタイプの半導体ダイパッケージの側断面図である。
【図３】図２に示された半導体ダイパッケージの斜視図である。
【図４】本発明の実施例に従ったチップモジュールの斜視図である。
【図５】本発明の実施例に従ったチップを用いて実施され得る例示的な回路の図である。
【図１】
2009543349.tif 000003
【図２】
2009543349.tif 000004
【図３】
2009543349.tif 000005
【図４】
2009543349.tif 000006
【図５】
2009543349.tif 000007
【国際調査報告】
2009543349.tif 000008