(57)【要約】  グレーレベルと呼ばれるパネル内の各画素における明るさの単位のレベルを制御する手段を含む、行と列に配置された画素（２）のパネル（１）を有する順次カラー液晶ディスプレイを含むビデオシステムであり、各グレーレベルが入力において受信したビデオ情報（ＤａｔａＩＮ）に対応する。画素において制御されるグレーレベルは、画素に関連する行及び／又は表示される色に応じて、単調に変化するアナログ電圧を用いて達成される。【選択図】図３
2009518673.tif 000002
【特許請求の範囲】
【請求項１】
行と列に配置された画素（２）のパネル（１）を有する順次カラー液晶ディスプレイを含み、かつグレーレベルと呼ばれるパネル内の各画素における明るさの単位のレベルを制御する手段を含むビデオシステムであって、各グレーレベルが入力において受信したビデオ情報（ＤａｔａＩＮ）に対応するビデオシステムであって、
それが選択された現在の行及び／又は表示される色に応じた、所定のグレースケールを画定するアナログ基準電圧の組を発生するための回路（１１）を含み、このように選択された前記スケールが、選択された現在の行における画素のために受信した各ビデオ情報に対する、それらの関連する列を通じて、前記画素へと印加されるべき対応するアナログ電圧（Ｖ１，．．．Ｖｎ）を出力することを特徴とするビデオシステム。
【請求項２】
デジタル値の組を記憶する装置（５）と、デジタル−アナログ変換器の回路（６）とをそれがさらに含み、各組が決定されたグレースケールをコード化し、変換器の前記回路（６）が、現在の選択された行又は表示される色に応じて選択された組を、入力におけるデジタル値の複数の記憶された組の中から受信し、そしてアナログ基準電圧値（Ｖｒｅｆ１，Ｖｒｅｆｋ）の対応する組を出力することを特徴とする、請求項１に記載のビデオシステム。
【請求項３】
前記発生回路（１１）が、パネルにおける各行に対してアナログ基準電圧値（Ｖｒｅｆ１，．．．Ｖｒｅｆｋ）の様々な組を出力することを特徴とする、請求項１または２に記載のビデオシステム。
【請求項４】
前記発生回路（１１）が、パネル内で決定された位置を有する複数の行に対して、アナログ基準電圧値（Ｖｒｅｆ１，．．．Ｖｒｅｆｋ）の特定の組を出力することを特徴とする、請求項１または２に記載のビデオシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は順次カラー型のアクティブマトリックス液晶ディスプレイに関する。
【０００２】
順次カラー型ディスプレイの一つの利点は、カラーフィルタのない、言い換えれば各画像の点又は画素に結び付けられているいかなるカラー情報もない直視型画面用カラー表示システムを作り出す可能性である。各画素はそのとき無色であり、ライトボックスが３原色で連続的にディスプレイを照射するために用いられる。本発明はとりわけ携帯電話の画面からテレビ用の大型画面まで、直視型画面の市場に適用可能である。
【背景技術】
【０００３】
本発明は特に画素がアナログ的に制御されるディスプレイに適用できる。受信したビデオ信号に対応する、グレーレベルと呼ばれる明るさの単位のレベルは、グレースケールで画定される、対応するアナログ電圧レベルを画素列に対して印加することにより達成される。所定のグレーレベルを表示するため、画素の能動素子は対応するアナログ電圧レベルを画素の静電容量へと移すために、一行の期間だけ作動する。そのとき液晶は印加されたアナログ値に依存する方向に向けられる。この液晶を通過する入射光の偏光は、次に偏光子により修正され解析される。
【０００４】
ディスプレイの性能は特に画素の照明時間に応じた明るさに依存する。この照明時間は、マトリックスの行における各画素へとアナログ電圧レベルを移すために必要なアドレス時間と、前のアナログ電圧レベル及び現在のアナログ電圧レベルに応じた液晶の整定時間とに依存する。
【０００５】
これらの制約は順次カラーモードにおいてアドレスされたディスプレイの場合に強調される。各々のフレームは各原色当たり一つの、幾つかのカラー・サブフレームを含む。従って通常、フレーム当たり三つのカラー・サブフレームが存在する。従って、マトリックス内の全画素は、各原色に対応するビデオ情報を表示するために、一つのフレーム期間の間に少なくとも３回アドレスされる必要がある。
【０００６】
順次カラー型の幾つかの液晶ディスプレイにおいて、特に液晶の整定時間に起因する、良く知られた色割れの問題を解決するためにカラー表示周波数が増やされる。従って例えば、各ビデオフレームにおいて原色当たり二つのカラー・サブフレームが存在する。ディスプレイのアドレス時間の上限はビデオフレームの継続期間により固定される。ビデオ周波数を倍増することはビデオフレームの継続期間を半減させ、問題を生じる。特に、パネルにおける最後の行の画素はそれらの新たなビデオの設定レベルに達するための十分な時間を持たない可能性がある。以前のアドレスフェーズが赤のサブフレームのためであった場合、新たなサブフレーム、例えば緑のサブフレームにおいて、パネルの下端では前の赤のサブフレームに対応する幾つかのデータが存在し得る。
【０００７】
これらの様々なディスプレイにおいて、液晶の応答時間は非常に厳しい制約である。この応答時間は、前のサブフレームの間に記憶されたアナログ電圧レベル、及び新しいサブフレームの間に充電されるアナログ電圧レベルに依存する。この場合、行は非常に速く走査される。例えば、全ての行を走査するために、カラー・サブフレーム当たり３ｍｓ（ミリセカンド）が費やされる。液晶の切り替え時間は約１ｍｓである。従って、実際にサブフレームにおいてアドレスされた最初の行は、前のサブフレームのビデオレベルから現在のサブフレームのビデオレベルに切り替えるために１〜２ｍｓを費やし、一方で最後の行は僅か１ｍｓを費やす。前のビデオレベル及び現在のビデオレベルに応じて切り替え時間は変動し、フレーム内の最後の行における画素に対して使用出来る時間は、これらの画素が新たな目標レベルに向けて集中することを可能にするには不十分かも知れない。
【０００８】
ＴＮ（ねじれネマチック：Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型液晶ディスプレイの例をとると、液晶が一つのグレーレベルから別のグレーレベルに変わる切り替え時間は、黒レベルから白レベルに変わる、又は白レベルからグレーレベルに変わる切り替え時間よりも遥かに長い。黒レベルは画素と対電極との間の電位差が最大となる液晶モードである。白レベルは画素と対電極との間の電位差が最小となる液晶モードである。ライトグレーは白を得るために適用される値に類似の、印加される電位差に相当し、一方でダークグレーは黒を得るために適用されるものに類似の電位差に相当する。白レベルからライトグレーレベルに変わる切り替え時間は、黒レベルから同じライトグレーレベルに変わる切り替え時間の１．５倍長くなり得る。ライトグレーレベルから黒レベルへの切り替え時間は非常に短い。ＴＮ型液晶を用いた一つの例において、次の切り替え時間が測定された。白から黒への変化に０．２ｍｓ（ミリセカンド）、黒から白への変化に１ｍｓ、二つのグレーレベル間で測定された最悪の場合で３．２５ｍｓ。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明において、良好な画像品質を保ちながら、ライトボックスのスイッチ投入及びスイッチ切断の周波数に起因するストロボ効果を低減するため、特に幾つかのカラー・サブフレームが各ビデオフレームにおいて原色ごとに使用できるように、液晶ディスプレイの性能を改善するための試みがなされている。
【課題を解決するための手段】
【００１０】
本発明が基づく一つの技術的解決策は、画素及び／又は表示される色に関連する行に応じて、単調に変化するアナログ電圧を有するグレーレベルを作ることである。
【００１１】
従って、本発明は各グレーレベルが入力において受信したビデオ情報に対応する、グレーレベルと呼ばれるパネル内の各画素における明るさの単位のレベルを制御する手段を含む、行と列に配置された画素のパネルを有する液晶の順次カラーディスプレイを備えるビデオシステムに関し、一つの画素において制御されるグレーレベルが、画素及び表示される色に関連する行に応じて、単調に変化するアナログ電圧を用いて達成されることを特徴とする。
【００１２】
本発明の他の利点及び特徴は、制限されない例として与えられている本発明の実施形態の例示図面に関連して、以下の記述において詳細に説明されている。
【発明を実施するための最良の形態】
【００１３】
図１はアクティブマトリックス・パネル１を有するＬＣＤ表示のブロック線図を示す。それはトランジスタ及び画素電極を支持する第一の基板及び、カラーフィルタと、そのカラーフィルタに対して設置され得るか、又は設置され得ない、パネル内の全画素に共通の対電極ＣＥとを含み得るか、又は含み得ない第二の基板を備える。この二つの基板はほぼ平行であり、対電極とアクティブマトリックスとの間の二つの基板の間の、この空間にある液晶で互いに隔てられている。パネルは各々がｎ個の表示要素又は画素２を備えるｍ行ｒ１〜ｒｍ、及び各列においてｍ個の画素２を有するｎ列ｃ１〜ｃｎから成る。各画素は例ではトランジスタ３である、関連する能動素子を有する。通常、同一の行のトランジスタのゲート電極は行導体ｒ１，．．．ｒｍへ共通に接続され、同一の列のトランジスタのソース導電性電極又はドレイン導電性電極は列導体ｃ１，．．．ｃｎへ共通に接続され、その他の電極は関連する画素２の画素電極Ｅｐへ接続される。
【００１４】
そのようなディスプレイのアドレスフェーズは通常、その間に行が順次選択され、各々の選択された行の能動素子が、全ての画素が切り替えられるように必要な切り替え時間に相当する整定時間で、関連する画素の静電容量へとアナログ電圧レベルを受信し、移すために作動する書き込みステップと、その間にパネルが照明され、光がディスプレイにより変調されて対応する画像が正常に戻る照明ステップとを含む。順次カラーモードの場合、これらのステップは同一のビデオフレーム内で、各原色に対して少なくとも一度行なわれる。
【００１５】
書き込みステップは行のアドレス時間ｔ１（又は行時間）の間に、パネル１における各行のための関連する行導体へとゲート電圧を印加することから成る。その効果はこの行の全てのトランジスタ３をＯＮ（導通）状態に置き、そして表示されるべきビデオ情報に対応する列へ印加されている電圧を、画素電極Ｅｐへと切り替えることである。このアドレスは、行を選択するための行ドライバＤ−Ｘと呼ばれる制御回路、及び画素におけるグレーレベルを制御するための列ドライバＤ−Ｙと呼ばれる制御回路によって制御される。これらのドライバはディスプレイ内へ組み込まれ得るか、又はそれらは外部にあり得る。各行は従って表示パネルにおける全ての行が走査されるように、各アドレスフェーズの間に、一つの行時間だけアドレスされる。アドレスは通常、行から行へ順次になされる。他の行アドレスモードが可能である。特に、パネルにおける行は、書き込みにおいて幾つもの行を同時にアドレスすることが出来るように、様々なグループに分配され得る。順次カラーディスプレイの場合、ビデオフレームにおいてカラー・サブフレーム当たり一つのアドレスフェーズが存在する。
【００１６】
選択された行における画素のグレーレベルは、入力（ＤａｔａＩＮ）において適用されるビデオ情報に対応する各列ｃ１〜ｃｎ当りに一つ、アナログ電圧レベルＶ１〜Ｖｎの組を印加することにより制御され、そしてディスプレイ用に決定されたグレーレベルに応じて画定される。図２に示す例において、このアナログ電圧レベルＶ１〜Ｖｎの組はデジタル−アナログ変換器１０により出力される。一つの既知の構成例によれば、この変換器はＲ−ＤＡＣタイプであり、言い換えれば、それはアナログ電圧レベルＶ１〜Ｖｎを出力するために、ｋのアナログ基準電圧レベルＶｒｅｆ１〜Ｖｒｅｆｋを出力する基準電圧回路１１及び、各基準レベルＶｒｅｆ１〜Ｖｒｅｆｋの間にＩの段を有する抵抗分割ブリッジを構成する、直列抵抗のチェインを用いる。変換器１０は従って入力において受信した各デジタルコードと、アナログ電圧レベルＶ１〜Ｖｎとの間に全単射を設定する。パネルにおけるグレーレベルの数は選択されたアドレスモードに応じて、（ｋ−１）．ｌ又は（ｋ−１）．ｌ／２に等しい。ディスプレイ上の一つの行に対応する入力の流れＤａｔａＩＮにおける、ビデオデータの各シリーズに対して、変換器１０は従って増幅装置１２を通じてｎ個のアナログ電圧レベルＶ１〜Ｖｎの組を出力し、そしてこれらのレベルは列ｃ１〜ｃｎへ適用される。一般的に、列に印加されるべき電圧Ｖ１，．．．Ｖｎの極性は、各アドレスフェーズの間に反転する。従ってプラスとマイナスのフレーム（又はサブフレーム）の交代が存在する。これは液晶に対してゼロの平均電圧をもたらすことができ、パネルの符号付けを防止する。
【００１７】
本発明において、及び図３に示すように、ディスプレイは選択された現在の行、及び／又は表示される色に応じて与えられるグレースケールレベルを画定する、一組のアナログ基準電圧Ｖｒｅｆ１、Ｖｒｅｆｋを発生できる回路１１を含む。このように選択されたグレースケールは、従って選択された現在の行における画素のために受信した各ビデオ情報に対し、それらの関連する列ｃ１，．．．ｃｎを通じて、これらの画素に対して印加されるべき対応するアナログ電圧Ｖ１，．．．Ｖｎを出力する。それゆえ発生回路１１は複数のアナログ基準電圧値Ｖｒｅｆ１，．．．Ｖｒｅｆｋの組を発生することができ、各組はパネルにおける行の位置又は関連する色に応じて決定される、様々なグレースケールをコード化する。従っていつでも、これらの行の位置と色とのパラメータに応じて最適化されたグレースケールレベルが用いられる。ＰＩは書き込みにおいて選択される行の位置に対応する選択パラメータであり、Ｐｃは現在の表示色に対応するパラメータである。
【００１８】
図３に示す一つの例示的実施形態において、本発明による発生回路１１はデジタル値の組を記憶するための装置５を含み、各組は選択された現在の行の位置及び／又は表示される色に応じて最適化されたグレースケールをコード化する。例えば、装置５はＲＡＭタイプのメモリであってもよい。それは回路５において選択され、デジタル−アナログ変換回路６の入力に適用されるデジタル値の組に対応するアナログ基準値Ｖｒｅｆ１〜Ｖｒｅｆｋを出力するために、ｋ組のデジタル−アナログ変換器の回路６と組み合わされる。回路１０と１１は、パラメータＰｃ及び／又はＰＩに対する条件の各変化の際に、これらの新たな条件に対応する基準値の組Ｖｒｅｆ１〜Ｖｒｅｆｋが存在するように同期化される。
【００１９】
本発明の第一の実施形態において、適用可能なグレースケールの選定は現在の選択された行の位置に依存する。この実施形態はあらゆるタイプの液晶ディスプレイ、例えばその構成がカラーフィルタを有し得るか、又は有し得ないパネルにおける動的な白色の照明を有する、ビデオフレーム当たりに単一なアドレスフェーズのみを含むディスプレイに適用可能である。この第一の実施形態において、現在のアドレスフェーズにおいて選択される行の位置に応じた、基準値の組Ｖｒｅｆ１〜Ｖｒｅｆｋを変更することが計画される。図３を考えると、記憶装置５はパラメータＰＩの値に応じた複数のデジタル値の組を含む。パラメータＰＩにより認められた値はデジタル値の対応する組に対するポインターとして用いられ、それは次にアナログ電圧Ｖｒｅｆ１〜Ｖｒｅｆｋを出力するデジタル−アナログ変換器の回路６への入力に適用される。従って、アナログ基準電圧Ｖｒｅｆ１〜Ｖｒｅｆｋの新しい組は、書き込みにおいて選択された行に対して生じる変化に対応するようにされ得る。実際、パラメータＰＩの値は行のアドレス信号から生じ得る。特定のグレースケールをパネルにおける各々の異なる行に対応させることを計画する場合、パラメータＰＩは例えば、行の制御回路Ｄ−Ｘ（図１）から出力される行のアドレス信号に対する移動を検出するデジタル回路から得られる可能性がある。パネルにおける幾つかの行に対して、特定の同一のグレースケールを対応させることが計画され得る。パラメータＰＩの値を出力できる、対応する条件の検出回路は、行のアドレス信号から対応する条件を検出できる論理的な機能を含むであろう。アドレス信号における条件を検出する、そのような回路は実際的な製作上の問題を生じないであろう。
【００２０】
グレースケールの必要とされる数は、特にパネルのタイプとその特性、書き込みにおいて同時にアドレスされる行の数、及び必要な表示品質に応じて決定される。
【００２１】
パラメータＰＩが変化するその都度、アナログ基準電圧レベルＶｒｅｆ１，．．．Ｖｒｅｆｋの新たな対応する組が充電される。この組はパラメータＰＩが変化するまで、現在の書き込みステップ及び次に続く書き込みステップに用いられる。それは次に装置５における新たなデジタル値の組をポインターで選択し、アナログ基準電圧レベルＶｒｅｆ１，．．．Ｖｒｅｆｋの新たな対応する組が得られる。この手段により、列へと印加されたアナログ電圧レベルＶ１〜Ｖｎは画素の位置に応じて変調される。
【００２２】
図４及び５は、第一にパネルに対して画定された単一のグレースケールを有する、最先端技術によるディスプレイで、そして第二に行における画素の位置に応じた複数のグレースケールを用いた、本発明によるディスプレイで、パネルにおける画素の位置に応じてアドレスフェーズの間に得られる明るさの曲線を例示する。図４は最初の行ｒ１及び最初の列ｃ１における最初の画素ｐ（ｒ１，ｃ１）と、最後の行ｒｍ及び最後の列ｃｎにおける最後の画素ｐ（ｒｍ，ｃｎ）との間の明るさの大きな不均衡を示す。図５において、曲線の下方の面積は二つの画素に対して同程度になる。
【００２３】
本発明の第二の実施形態において、適用可能なグレースケールは表示される色に依存する。それは順次カラーディスプレイに適用できる。選択パラメータＰｃの値は、現在のアドレスフェーズに対応するカラー・サブフレームの色により画定される。このカラー情報は典型的にはライトボックスの制御信号から得られ得る。印加されたアナログ基準値Ｖｒｅｆ１〜Ｖｒｅｆｋの組は次に各々の色の変化の間、言い換えれば新たなアドレスフェーズの間に変更され得る。これはサブフレームの色に応じて列へと印加されるアナログ電圧レベルＶ１〜Ｖｎを変調することと等価である。言い換えれば、グレースケールレベルは各色に対して提供される。グレースケールは通常ディスプレイの表示性能を改善するため、いわゆるガンマ補正（又はＳカーブ）を組み込むように各パネルに対して較正される。本発明によれば、グレースケールレベルは対応する色に対して最適化されるガンマ補正をこのように組み込み得る。実際に、アナログ基準電圧値Ｖｒｅｆ１〜Ｖｒｅｆｋは対応するアドレスフェーズの色に応じて、各々の新たなアドレスフェーズの最初に変更される。
【００２４】
図３を参照すると、現在のアドレスフェーズの照明色に対応するパラメータＰｃの値は、メモリ５内の数値の決定された組をポインターで選択するために用いられ、それは次にアナログ基準電圧Ｖｒｅｆ１〜Ｖｒｅｆｋの対応する組を出力する、変換回路６の入力に適用される。実際に、記憶装置５は原色当たり１組の特定のグレースケールを各々画定する３組のデジタル値を記憶する。各々の組は各色における最適なガンマ補正曲線の恩恵に浴するように、考慮されるディスプレイに対して、関連する原色のために具体的に決定される。
【００２５】
明らかに、適用可能なグレースケールの決定のための様々なパラメータは、色及び行に応じて組み合わされ得る。装置において記憶された組は、そのとき二つのポインターＰｃ及びＰＩの組合せに応じて選択される。
【００２６】
これまで説明して来た本発明は、明るさ、又は一定の明るさにおけるエネルギー消費を改善する必要のある、あらゆるディスプレイに適用可能である。それは同様に、パネルにおけるｍ組の列がそれぞれ次々に選択されるか、或いは幾つかの行が同時に選択され得るアドレスモードを用いるディスプレイにも適用可能である。これは特に、行がｐ組のグループに分配され、各画素の列が、グループ当たり一行で、書き込みにおいて並行してｐ組の行の中で画素の選択を可能にするｐ個の列導体を含み、アクティブマトリックスタイプの順次カラーディスプレイを備えた、マトリックス表示において可能である。例えば、各グループはディスプレイがｍ／ｐ行のｐ組のバンドへと編成されるように、パネルにおいてｍ／ｐの連続する行を含み得る。同時に選択されたいずれの行も同じグレースケールを用いることができ、又は異なるグレースケールを、同時に選択されたこれらの行の各々に対応させることができる。ｐ列が同時に選択された場合、アナログ基準電圧の異なる組がｐ個の列ドライバの各々に適用され得るようにｐ個の列ドライバが並行して存在するため、これは何ら特定の製作上の問題を生じない。
【図面の簡単な説明】
【００２７】
【図１】最先端技術によるＬＣＤ表示パネルを例示する。
【図２】最先端技術によるパネルにおける、列の制御用装置のブロック線図である。
【図３】表示される色及び／又は選択された現在の行に応じて、グレースケールを変えるために用いられる基準電圧回路を図式的に示す。
【図４】最先端技術によるディスプレイを用いて測定され得るようなものとして、明るさの漸減効果を示す。
【図５】本発明により得られる、この効果の補償を例示する。
【図１】
2009518673.tif 000003
【図２】
2009518673.tif 000004
【図３】
2009518673.tif 000005
【図４】
2009518673.tif 000006
【図５】
2009518673.tif 000007
【国際調査報告】
2009518673.tif 000008
2009518673.tif 000009
2009518673.tif 000010
2009518673.tif 000011
2009518673.tif 000012
2009518673.tif 000013