(57)【要約】  本発明は、電流を基盤として駆動することができ、薄膜トランジスタによる漏洩電流を防止することができるアクティブマトリックス電界放出ディスプレーを提供する。本発明の電界放出ディスプレーは、蛍光体の陰極発光が発生する発光素子部と、前記各発光素子部を駆動するための薄膜トランジスタ部と、を含む多数個の単位ピクセル;前記各単位ピクセルにスキャン信号を印加するための電流ソース;及び前記各単位ピクセルにデータ信号を印加するための電圧ソースを含むことを特徴とする。ここで、前記電流ソースのオン電流(ｏｎ−ｃｕｒｒｅｎｔ)は与えられた書き取り時間(ｗｒｉｔｉｎｇ ｔｉｍｅ)内にスキャン行の負荷抵抗(ｒｅｓｉｓｔａｎｃｅ)及び容量(ｃａｐａｃｉｔａｎｃｅ)が耐えられるほど充分に大きくて、前記電流ソースのオフ電流(ｏｆｆ−ｃｕｒｒｅｎｔ)は各ピクセルで電子放出が無視きるほど低い値を有する。また、前記電圧ソース(ｖｏｌｔａｇｅ ｓｏｕｒｃｅ)で印加されるデータ信号のパルス振幅(ａｍｐｌｉｔｕｄｅ)またはパルス幅を変化させてディスプレーの階調を表現する。
2009518680.tif 000002
【特許請求の範囲】
【請求項１】
電子を放出するための電界エミッタが形成されたカソード、
前記電界エミッタから放出された電子を吸収する蛍光体が形成されたアノ−ド、及び
スキャン信号によって電流源に接続されるソースと、
ハイイネーブルデータ信号の入力を受けるためのゲートと、
前記カソードに接続されるドレインと、
を具備する薄膜トランジスタ部、
を備えたことを特徴とする電界放出ピクセル。
【請求項２】
前記カソードの電界放出を誘発するために前記カソードとアノ−ドの間に電界放出電位を形成する電界放出ゲートをさらに備えたことを特徴とする請求項１に記載の電界放出ピクセル。
【請求項３】
前記薄膜トランジスタ部は、ゲートに同一な信号が印加される直列接続された２個以上のトランジスタであることを特徴とする請求項１に記載の電界放出ピクセル。
【請求項４】
前記直列接続された２個以上のトランジスタの中でカソードと接続されるトランジスタは、２５Ｖ以上のドレイン電圧にも耐えることができる高電圧トランジスタであることを特徴とする請求項３に記載の電界放出ピクセル。
【請求項５】
前記直列接続された２個以上のトランジスタの中でカソードと接続されるトランジスタは、ゲートとドレインがお互いに垂直的に重畳されないオフセットレングスを有することを特徴とする請求項４に記載の電界放出ピクセル。
【請求項６】
前記カソードは、２個以上の電界エミッタを含み、前記薄膜トランジスタ部は、ゲートに同一な信号が印加され、ソースに同一な信号が印加され、ドレインが前記電界エミッタに１つずつ接続される２個以上のトランジスタを含むことを特徴とする請求項１に記載の電界放出ピクセル。
【請求項７】
前記２個以上の電界エミッタ全体を覆う単一板で形成され、前記カソードの電界放出を誘発するために前記カソードとアノ−ドの間に基準電位を形成する電界放出ゲートをさらに備えたことを特徴とする請求項６に記載の電界放出ピクセル。
【請求項８】
前記２個以上の電界エミッタごとに１つずつ形成され、前記電界エミッタの電界放出を誘発するために前記カソードとアノ−ドの間に電界放出電位を形成する電界放出ゲートをさらに備えたことを特徴とする請求項６に記載の電界放出ピクセル。
【請求項９】
前記薄膜トランジスタの活性層は、非晶質シリコン、マイクロ結晶シリコン、多結晶シリコン、ＺｎＯのような広いバンドギャップを有する半導体、または有機半導体からなることを特徴とする請求項１に記載の電界放出ピクセル。
【請求項１０】
前記カソードは、ダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブ、カーボンナノファイバーなどのカーボン物質からなることを特徴とする請求項１に記載の電界放出ピクセル。
【請求項１１】
蛍光体の陰極発光が発生する発光素子部と、
前記発光素子部を駆動するための薄膜トランジスタ部と、
を含む多数個の単位ピクセル、
前記各単位ピクセルにスキャン信号を印加するための電流ソース、及び
前記各単位ピクセルにデータ信号を印加するための電圧ソース
を備えたことを特徴とする電界放出ディスプレー。
【請求項１２】
前記単位ピクセルは、前記第１項〜第９項の中でいずれの１項に記載の電界放出ピクセルであることを特徴とする請求項１１に記載の電界放出ディスプレー。
【請求項１３】
前記電流ソースのオン電流は、与えられた書き取り時間以内にスキャン行の負荷抵抗及び容量を耐えられるほど充分に大きく、前記電流ソースのオフ電流は、各ピクセルで電子放出が無視できるほど小さいことを特徴とする請求項１１に記載の電界放出ディスプレー。
【請求項１４】
前記電圧ソースは、データ信号のパルス幅を変化させて階調(ｇｒａｄｉｅｎｔ)表現を実行することを特徴とする請求項１１に記載の電界放出ディスプレー。
【請求項１５】
前記電圧ソースは、データ信号のパルス振幅(ａｍｐｌｉｔｕｄｅ)を変化させて階調表現を実行することを特徴とする請求項１１に記載の電界放出ディスプレー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界放出素子(ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ  ｄｅｖｉｃｅ、ｆｉｅｌｄ ｅｍｉｔｔｅｒ)を平板ディスプレー(ｆｌａｔ ｐａｎｅｌ ｄｉｓｐｌａｙ)装置に応用したことで、電界放出ディスプレー(Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ：ＦＥＤ)に関する。
【背景技術】
【０００２】
電界放出ディスプレーは、電界エミッタアレイを有したカソード基板(ｃａｔｈｏｄｅ ｐｌａｔｅ)と蛍光体(ｐｈｏｓｐｈｏｒ)を有したアノ−ド基板(ａｎｏｄｅ ｐｌａｔｅ)をお互いに平行に狭い間隔(２ｍｍ以内)で真空パッケージング(ｖａｃｕｕｍ ｐａｃｋａｇｉｎｇ)して製作し、カソード基板の電界エミッタから放出された電子をアノ−ド基板の蛍光体に衝突させて蛍光体の陰極発光(ｃａｔｈｏｄｏｌｕｍｉｎｅｓｃｅｎｃｅ)で画像を表示する装置である。上述した電界放出表示装置は、最近従来のブラウン管(ＣＲＴ：ｃａｔｈｏｄｅ ｒａｙ ｔｕｂｅ)からの置き換えが進む平板ディスプレーとして研究開発されている。
【０００３】
電界放出ディスプレーカソード基板の核心構成要素である電界エミッタは、素子構造及びエミッタ物質、エミッタ模様によってその効率が大きく変わる。現在電界放出素子の構造は、カソードとアノードで構成された２極構造(ｄｉｏｄｅ)と、カソード、ゲート、アノードで構成された３極構造(ｔｒｉｏｄｅ)と、に大別できる。３極形電子放出素子において、カソードまたは電界エミッタは電子を放出する機能を、ゲートは電子放出を誘導する機能を、アノ−ドは放出された電子を受ける機能を果たす。３極形構造ではカソードとゲートとの間に印加される電界により電子が放出されるため２極構造に比べて低電圧駆動が可能であり、かつ電子放出を容易に制御できるので活発に開発されている。
【０００４】
電界エミッタ物質には、金属、シリコン、ダイヤモンド、ダイヤモンド状炭素(ｄｉａｍｏｎｄ ｌｉｋｅ ｃａｒｂｏｎ)、カーボンナノチューブ(ｃａｒｂｏｎ ｎａｎｏｔｕｂｅ)、カーボンナノファイバー(ｃａｒｂｏｎ ｎａｎｏｆｉｂｅｒ)などがあり、最近カーボンナノチューブとナノファイバーなどはそれ自体が細くて鋭く、安全性が優秀なのでエミッタ物質として多く使われている。
【０００５】
図１は、一般的なカーボンナノチューブまたはカーボンナノファイバーなどからなったカーボン電界エミッタとこれを利用したアクティブマトリックス(ａｃｔｉｖｅ−ｍａｔｒｉｘ)電界放出ディスプレーのピクセル構成を示す断面図である。図２は、図１のアクティブマトリックス電界放出ディスプレーの従来技術による駆動方法を示す概路図である。
【０００６】
図１に示したアクティブマトリックス電界放出ディスプレーは、カソード基板とアノ−ド基板がお互いに対向しながら平行に真空パッケージングされている。ここで、前記カソード基板は、ガラス基板１００と、ガラス基板１００上の一部領域に形成された薄膜トランジスタ１１０と、前記薄膜トランジスタ１１０のドレイン電極の一部の上に形成されたカーボン電界エミッタ電極１２０と、前記カーボン電界エミッタ１２０の周りを取り囲んだゲートホール１３０及びゲート絶縁膜１４０と、前記ゲート絶縁膜１４０の一部領域に形成された電界放出ゲート１５０と、からなる。また、前記アノード基板は、ガラス基板１６０と、前記ガラス基板１６０の一部の上に形成された透明電極１７０と、前記透明電極１７０の一部の上に形成された赤色(Ｒｅｄ)、緑色(Ｇｒｅｅｎ)、青色(Ｂｌｕｅ)の蛍光体(ｐｈｏｓｐｈｏｒ)１８０と、からなる。
【０００７】
図１において、前記薄膜トランジスタ１１０は、カソードガラス基板１００上の一部領域に形成されたトランジスタゲート１１１と、前記トランジスタゲート１１１及び前記カソードガラス基板１００を覆っているトランジスタゲート絶縁膜１１２と、前記トランジスタゲート１１１上部のトランジスタゲート絶縁膜１１２上に形成された薄膜トランジスタ活性層１１３と、前記活性層１１３の両端領域に形成された薄膜トランジスタのソース１１４及びドレイン１１５と、前記ソース１１４と前記ゲート絶縁膜１１２上の一部領域に形成された薄膜トランジスタのソース電極１１６と、前記ドレイン１１５と前記ゲート絶縁膜１１２上の一部領域に形成された薄膜トランジスタのドレイン電極１１７と、で構成されている。
【０００８】
図１の電界放出ディスプレーのカソード基板は、図２に示すように、行列信号線(Ｒ１、Ｒ２、Ｒ３、…；Ｃ１、Ｃ２、Ｃ３、…)により定義される各ピクセルに薄膜トランジスタと薄膜トランジスタのドレイン電極１１７に接続されたカーボン電界エミッタ１２０を有しており、薄膜トランジスタのゲート１１１は行信号線(Ｒ１、Ｒ２、Ｒ３、…)に、薄膜トランジスタのソース電極１１６は列信号線(Ｃ１、Ｃ２、Ｃ３、…)に各々接続されている。ディスプレーのスキャン信号(ｓｃａｎ ｓｉｇｎａｌ)及びデータ信号(ｄａｔａ ｓｉｇｎａｌ)は各々行及び列信号線を通じて薄膜トランジスタゲート１１１とソース電極１１６に伝達される。この時、ディスプレーのスキャン及びデータ信号はパルス電圧信号(ｖｏｌｔａｇｅ ｓｉｇｎａｌ)に印加され、ディスプレーの階調(ｇｒａｙ ｓｃａｌｅ)はデータパルス信号幅(ｗｉｄｔｈ)または振幅(ａｍｐｌｉｔｕｄｅ)を変調して得る。
【０００９】
図１及び図２の電界放出ディスプレーを駆動する時、前記電界放出ゲート１５０には前記電界エミッタ１２０から電子放出を誘導するための直流電圧が印加され、前記透明電極１７０には前記電界エミッタ１２０から放出された電子を高エネルギーで加速させるために高直流電圧を印加する。スキャン信号の高い電位(Ｈ)によって一行が選択されると、データ信号の低い電位(Ｌ)時間の間薄膜トランジスタがオン(ｏｎ)され、これによってデータ信号の低い電位時間の間発光が行われる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図２のような従来アクティブマトリックス電界放出ディスプレーの場合、薄膜トランジスタゲート１１１に印加されるスキャン信号と薄膜トランジスタのソース電極１１６に印加されるデータ信号によって薄膜トランジスタがオン(ｏｎ)/オフ(ｏｆｆ)されるので、電界放出ゲート１５０に印加される電圧に関係なく低電圧駆動が可能な長所を有する一方、次のような駆動上の課題がある。
【００１１】
図２のように、アクティブマトリックス電界放出ディスプレーが電圧を基盤として駆動すると、ディスプレーの性能がほとんど各ピクセルにある薄膜トランジスタ１１０の特性によって左右される。特に、薄膜トランジスタ１１０のソース/ドレイン漏洩電流が高いか、または電界放出に必要な電圧がより高くなれば、薄膜トランジスタのドレインにも高い電圧が印加されるからソース/ドレイン漏洩電流がより大きくなることがあるが、これはディスプレーの明暗比(ｃｏｎｔｒａｓｔ ｒａｔｉｏ)と均一度を大きく劣化させる課題をはらむ。
【００１２】
したがって、本発明は前述のような課題を解決するためになされたもので、その目的は、電流を基盤として駆動できるアクティブマトリックス電界放出ディスプレーを提供することにある。また、薄膜トランジスタによる漏洩電流を防止することができるアクティブマトリックス電界放出ディスプレーを提供することにある。
【課題を解決するための手段】
【００１３】
上記の目的を達成するための本発明の電界放出ピクセルは、電子を放出するための電界エミッタが形成されたカソード；前記カソードから放出された電子を吸収する蛍光体が形成されたアノ−ド;及びスキャン信号によって電流源に接続されるソースと、ハイイネーブルデータ信号の入力を受けるためのゲートと、前記カソードに接続されるドレインと、を具備する薄膜トランジスタ部と、を含むことを特徴とする。
【００１４】
前記目的を達成するための本発明の電界放出ディスプレーは、蛍光体の陰極発光が発生する発光素子部と、前記発光素子部を駆動するための薄膜トランジスタ部と、を含む多数個の単位ピクセル; 前記各単位ピクセルにスキャン信号を印加するための電流ソース; 及び前記各単位ピクセルにデータ信号を印加するための電圧ソースと、を含むことを特徴とする。ここで、前記電流ソースのオン電流(ｏｎ−ｃｕｒｒｅｎｔ)は、与えられた書き取り時間(ｗｒｉｔｉｎｇ ｔｉｍｅ)内にスキャン行の負荷抵抗(ｒｅｓｉｓｔａｎｃｅ)及び容量(ｃａｐａｃｉｔａｎｃｅ)を耐えられるほど充分に大きい値を有する。前記電流ソースのオフ電流(ｏｆｆ−ｃｕｒｒｅｎｔ)は、各ピクセルで電子放出が無視できるほどに小さい値を有する。また、前記電圧ソース(ｖｏｌｔａｇｅ ｓｏｕｒｃｅ)から印加されるデータ信号のパルス振幅またはパルス幅を変化させてディスプレーの階調を表現する。
【発明の効果】
【００１５】
本発明では、電界エミッタと薄膜トランジスタからなるアクティブマトリックス電界放出ディスプレーにおいて、ディスプレーのスキャン信号及びデータ信号を各ピクセルにある薄膜トランジスタのソース電極とゲートから入力し、スキャン信号は電流ソース、データ信号は電圧ソース形態で印加して駆動することにより、たとえ薄膜トランジスタの漏洩電流が高くてもディスプレーの明暗比と均一度を大きく向上させることができる。
【００１６】
また、電界放出ディスプレーのカソードピクセルを、直列で接続された第１及び第２の薄膜トランジスタと、前記第２の薄膜トランジスタのドレイン電極の一部の上に形成された電界エミッタと、で構成することにより、ピクセル間だけではなくピクセル内部の均一度を大きく改善させることができ、直列接続された第１及び第２の薄膜トランジスタにより高電圧に対する耐性を大幅に高めて電界放出ディスプレーの寿命を延長させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、図３〜図６を参照して本発明の実施例について詳細に説明する。下記実施例は、本発明の権利範囲を限定することではなく、ただ例示として提示されたことである。
【００１８】
(実施例１)
図３は、本発明によるアクティブマトリックス電界放出ピクセルと、これを含む電界放出ディスプレーの駆動方法の一実施例を示す図である。
【００１９】
図３に示したように、行列をなす横線(行)信号線(Ｒ１、Ｒ２、Ｒ３、…)及び縦線(列)信号線(Ｃ１、Ｃ２、Ｃ３、…)の交差地点に形成される各ピクセルのカソード基板には、１つの薄膜トランジスタ３１０と、前記薄膜トランジスタ３１０のドレイン電極に接続された電界エミッタ３２０と、が形成される。前記薄膜トランジスタのソース電極３１６は行信号線(Ｒ１、Ｒ２、Ｒ３、…)に、薄膜トランジスタのゲート３１１は列信号線(Ｃ１、Ｃ２、Ｃ３、…)に各々接続されている。ディスプレーのスキャン信号及びデータ信号は各々行及び列信号線を通じて薄膜トランジスタのソース電極３１６とゲート３１１に伝達され、これによって各ピクセルが駆動される。
【００２０】
前記薄膜トランジスタ３１０の活性層は、非晶質シリコン、マイクロ結晶シリコン、多結晶シリコン、ＺｎＯのような広いバンドギャップを有する半導体、または有機半導体で製造することができる。前記電界エミッタ３２０はダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブ、カーボンナノファイバーなどのカーボン物質で製造することができる。
【００２１】
図１に示した一般的な電界放出ピクセルと同様に、前記電界エミッタ３２０の周りには前記電界エミッタから電子を放出させるためにゲートホールを含んだゲート絶縁膜及び電界放出ゲートを、カソード基板と一体型または別の基板上に製作することで具現することができる。前記カソード基板は、真空パッケージング工程でアノ−ド基板と結合することができる。前記カソード基板領域の中で１つの行信号線及び列信号線が交差する地点の電界エミッタが存在する一部領域をカソードと称し、前記アノ−ド基板領域の中で１つの行信号線及び列信号線が交差する地点の蛍光体が存在する一部領域をアノ−ドと称する。前記カソード及びアノ−ドは全体ディスプレーで１つのピクセルを担当する発光素子部を形成する。
【００２２】
図３において、ディスプレーのスキャン信号は電流ソース１９０で構成され、前記電流ソースのオン電流は、与えられた書き取り時間以内にスキャン行の負荷抵抗及び容量を耐えられるほど充分に大きい値を有する。前記電流ソース１９０のオフ電流は、各ピクセルで電子放出が無視できるほどに小さい値を有する。前記ディスプレーのデータ信号は電圧ソース(図示せず)で構成され、ディスプレーの階調はデータ信号の高い電位(Ｈ)の振幅またはパルス幅を変化させて表現する。
【００２３】
(実施例２)
図４は、本発明によるアクティブマトリックス電界放出ピクセルと、これを含む電界放出ディスプレーの駆動方法の他の実施例を示す図である。
【００２４】
図４は、図３の実施例と基本的に同一であるが、各ピクセルの薄膜トランジスタが直列で接続された第１の薄膜トランジスタ４７０と第２の薄膜トランジスタ４８０で構成されている。第１の薄膜トランジスタ４７０のソース電極が行信号線に、第１及び第２の薄膜トランジスタ４７０、４８０のゲートは列信号線に各々接続されており、電界エミッタ４２０は前記第２の薄膜トランジスタ４８０のドレイン電極に接続された点が図３の実施例と異なる。ここで、第１の薄膜トランジスタ４７０のドレイン電極は第２の薄膜トランジスタ４８０のソース電極に接続される。
【００２５】
図４の第１の薄膜トランジスタ４７０は通常的なドレイン電圧で動作する一般的な構造を有し、前記第２の薄膜トランジスタ４８０はゲートとドレインがお互いに垂直的に重畳されないオフセットレングス(ｏｆｆｓｅｔ ｌｅｎｇｔｈ；Ｌｏｆｆ)を有するようにして、２５Ｖ以上のドレイン電圧にも耐えることができる高電圧薄膜トランジスタとすることが望ましい。
【００２６】
上述のように、各ピクセルを第１の薄膜トランジスタ４７０と第２の薄膜トランジスタ４８０で構成して第２の薄膜トランジスタ４８０が高電圧に耐えるようにすれば、電界放出に必要な高電圧に対する信頼性を高めることができ、これによって電界放出ディスプレーの寿命を延長させることができる。
【００２７】
(実施例３)
図５は、本発明によるアクティブマトリックス電界放出ピクセルと、これを含む電界放出ディスプレーの駆動方法の他の実施例を示す図である。
【００２８】
図５は、図４の実施例と基本的に同一であるが、第１の薄膜トランジスタ５７０に接続された第２の薄膜トランジスタが多数個の高電圧薄膜トランジスタ５８０、５８０’、５８０’’で構成されている。多数個の第２の薄膜トランジスタ５８０、５８０’、５８０’’のソース電極は、第１の薄膜トランジスタ５７０のドレイン電極に並列で接続されている。また、第２の薄膜トランジスタ５８０、５８０’、５８０’’の各ドレイン電極には別の電界エミッタ５２０、５２０’、５２０’’が形成されており、各電界エミッタ５２０、５２０’、５２０’’は共通の電界放出ゲート５５０で構成されている点が図４の実施例と異なる。
【００２９】
図５のように、各ピクセルを第１の薄膜トランジスタ５７０と多数個の第２の薄膜トランジスタ５８０、５８０’、５８０’’で構成し、第２の薄膜トランジスタ５８０、５８０’、５８０’’の各ドレイン電極には別の電界エミッタ５２０、５２０’、５２０’’を形成することで、ピクセルの間(ｉｎｔｅｒ−ｐｉｘｅｌ)だけではなくピクセル内(ｉｎｔｒａ−ｐｉｘｅｌ)の均一度を大きく向上させることができる。
【００３０】
(実施例４)
図６は、本発明によるアクティブマトリックス電界放出ピクセルと、これを含む電界放出ディスプレーの駆動方法のまた他の実施例を示す図である。
【００３１】
図６は、図５の実施例と基本的に同一であるが、第２の薄膜トランジスタ６８０、６８０’、６８０’’の各ドレイン電極上に形成された各電界エミッタ６２０、６２０’、６２０’’に接続される電界放出ゲート６５０、６５０’、６５０’’が独立的に構成されている点が異なる。
【００３２】
図６のように、電界エミッタ６２０、６２０’、６２０’’の各電界放出ゲート６５０、６５０’、６５０’’を独立的に構成すれば、電界放出に必要な電圧をより低くすることができるようになり、これによって薄膜トランジスタ６７０、６８０、６８０’、６８０”に誘導される電圧を低減させて電界放出ディスプレーの信頼性を高めることができる。
【００３３】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００３４】
【図１】アクティブマトリックス(ａｃｔｉｖｅ−ｍａｔｒｉｘ)電界放出ディスプレーのピクセル構成を示す断面図である。
【図２】従来技術によるアクティブマトリックス電界放出ディスプレーの駆動方法を示す概略図である。
【図３】本発明によるアクティブマトリックス電界放出ディスプレーの一実施例を示す概略回路図である。
【図４】本発明によるアクティブマトリックス電界放出ディスプレーの他の実施例を示す概略回路図である。
【図５】本発明によるアクティブマトリックス電界放出ディスプレーのまた他の実施例を示す概略回路図である。
【図６】本発明によるアクティブマトリックス電界放出ディスプレーのまた他の実施例を示す概略回路図である。
【図１】
2009518680.tif 000003
【図２】
2009518680.tif 000004
【図３】
2009518680.tif 000005
【図４】
2009518680.tif 000006
【図５】
2009518680.tif 000007
【図６】
2009518680.tif 000008
【国際調査報告】
2009518680.tif 000009
2009518680.tif 000010
2009518680.tif 000011