(57)【要約】  本電源装置は、直列に設置されたエネルギー蓄積コンデンサ（２１）を使用して、一方で比較的低い平均電力と、他方で鋭いピーク電力とが負荷１に供給されることを可能にするものである。エネルギー蓄積コンデンサ（２１）の各々は、コンデンサ端子の電圧と各端子から供給される電力とを均等化するために提供される制御装置（５）を用いて、ＤＣ／ＤＣ変換器（２００、２０）に接続される。
2009540786.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた電力の供給と動作サイクルの短時間における大電力との両方を必要とする負荷（１）に電力を供給する装置であって、前記動作サイクルは繰り返され、前記電源装置が交流母線（４）、交流変圧回路（４０）、電圧整流手段（４１）、前記負荷の端子に直列に取り付けられた複数のＤＣ／ＤＣ変換器（２）、前記ＤＣ／ＤＣ変換器（２０、２００）の各々に並列に取り付けられた蓄積コンデンサ（２１）と接続している電源装置であって、
前記ＤＣ／ＤＣ変換器（２００）の少なくとも１台は前記電圧整流手段によって給電され、前記ＤＣ／ＤＣ変換器（２００）の少なくとも別の１台は前記電圧整流手段によって給電されないことを特徴とする、電源装置。
【請求項２】
前記整流手段はブリッジアセンブリに取り付けられた６個のダイオード（４２）と、正のＤＣ出力に直列に取り付けられた１個の平滑チョーク（４３）とを備える少なくとも１個の整流素子（４１）から形成されることを特徴とする、請求項１に記載の電源装置。
【請求項３】
前記整流手段はブリッジアセンブリに取り付けられた６個のサイリスタ（４４）と、正のＤＣ出力に直列に取り付けられた１個の平滑チョーク（４３）とを備える少なくとも１個の整流素子（４１）から形成されることを特徴とする、請求項１に記載の電源装置。
【請求項４】
前記整流手段は６個の制御可能な半導体部品、ＧＴＯまたはＩＧＣＴ型サイリスタ（４５）あるいはＩＧＢＴ型トランジスタ（４６）を備える少なくとも１個のパルス整流素子（４１）から形成され、これらの制御可能な半導体部品の各々は逆並列接続ダイオード（４７）を備え、デカップリングインダクタンス（４９）がＡＣ入力の各々に取り付けられることを特徴とする、請求項１に記載の電源装置。
【請求項５】
前記ＤＣ／ＤＣ変換器（２０、２００）は各々が２つの分岐（２２）を備える可逆チョッパー回路を備え、各分岐はダイオード（２３）または直列に取り付けられた複数のダイオード、および前述のダイオードと逆向きの１つの切替え可能な半導体素子または直列に取り付けられた複数の（２４）切替え可能な半導体素子を備え、前記蓄積コンデンサ（２１）は前記分岐の端子に取り付けられることを特徴とする、請求項１〜４のいずれか一項に記載の電源装置。
【請求項６】
前記ＤＣ／ＤＣ変換器（２０、２００）は各々が２つの分岐（２２）を備える可逆チョッパー回路を備え、各分岐は１つまたは複数の分岐の２レベルまたは３レベルインバータを備えることを特徴とする、請求項１〜５のいずれか一項に記載の電源装置。
【請求項７】
前記整流手段（４１）によって直接給電される各ＤＣ／ＤＣ変換器（２００）は前記ＤＣ／ＤＣ変換器が電源装置と負荷の損失を補償するために必要な電力を供給するように電力を確実に調節する変調器（５）によって制御されることを特徴とする、請求項１〜６のいずれか一項に記載の電源装置。
【請求項８】
前記変調器（５）は制御信号（Ｓｋ）を前記ＤＣ／ＤＣ変換器（２００）の前記切替え可能な半導体素子（２４）に供給し、前記信号は弁別器（５８）によって供給され、前記弁別器（５８）の入力は前記蓄積コンデンサ（２１）の各々のエネルギー供給サイクルの直前に測定された平均電圧（Ｕｍｏｙ）測定信号に由来する信号であることを特徴とする、請求項７に記載の電源装置。
【請求項９】
前記整流手段（４１）によって直接給電されない各ＤＣ／ＤＣ変換器（２０）は前記蓄積コンデンサ（２１）の端子電圧が継続的かつ一様に平衡が保たれるように電流を確実に調整する変調器（５）によって制御されることを特徴とする、請求項１〜８のいずれか一項に記載の電源装置。
【請求項１０】
前記変調器（５）は制御信号（Ｓｋ）を前記ＤＣ／ＤＣ変換器（２０）の前記切替え可能な半導体素子（２４）に供給し、前記信号は弁別器（５８）によって供給され、前記弁別器（５８）の入力はすべての前記蓄積コンデンサ（２１）の端子における前記電圧測定信号から得られる信号であることを特徴とする、請求項９に記載の電源装置。
【請求項１１】
前記負荷（１）に供給される電圧リップルが少なくなるように前記ＤＣ／ＤＣ変換器（２００、２０）によって発生される電圧をずらすべく、前記ＤＣ／ＤＣ変換器（２００、２０）の前記制御信号（Ｓｋ）が互いにずらされることを特徴とする、請求項７〜１０のいずれか一項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は負荷に電力を供給する装置に関し、この電源装置は組込みエネルギー蓄積装置を備える。
【背景技術】
【０００２】
エネルギー負荷には、予め定められた電力の供給と、サイクルの比較的短い一部の期間中に高出力の供給とを必要とするものもある。このようなサイクルは繰り返されてもよい。この種の負荷の例には、粒子加速器の電磁石、圧延駆動装置、リフトおよびエレベータ、クレーンなどがある。このような負荷を交流母線に直接接続すると、送配電系統に重大な障害を引き起こすおそれがある。したがって、エネルギーが所要時点で供給されうるようにエネルギーを蓄える装置が一般に交流母線と負荷との間に設置されて、所要電力のピークが交流母線から直接的に補われることを回避している。
【０００３】
さらに、共通のエネルギー供給装置には、一般に、電力束が反転されるときにエネルギーを消散する抵抗エネルギー消散器が備え付けられており、これは明らかに多大なエネルギーを浪費するものである。
【０００４】
エネルギー蓄積装置は、例えばフライホイールの運動エネルギーなどの機械的エネルギーの蓄積システム、例えばコンデンサおよびスーパーコンデンサなどにおける静電エネルギーの蓄積システム、例えばエネルギー蓄積チョークなどにおける磁気エネルギーの蓄積システム、および例えば蓄電池などにおける電気機械エネルギーの蓄積システムを含む。
【０００５】
とりわけ、非特許文献１には、電力平滑化が静電変換器と可変速駆動システムの組合せによって実現されるリフトまたはエレベータに関する用途が記載されている。この場合、静電変換器は、中間直流回路を使用して電力潮流を双方向に連続的に変えることができ、中間直流回路は、さらに、直流回路と交流母線との間に設置される整流回路によって給電される。この論文には、駆動装置、静電変換器、および整流部品だけでなく追加の静電変換器を使用して中間直流回路に接続されたスーパーコンデンサバンクの形態の蓄積装置も備える構成によって瞬時電力をシステムに提供する手段が記載されている。
特許文献１には、各ＤＣ／ＤＣ変換器がそれぞれの電圧整流器から給電される同様の装置が記載されており、この装置は明らかに高価でかつ明らかに信頼性の低いシステムとなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第５，６３８，２６３号明細書
【非特許文献】
【０００７】
【非特許文献１】A.Rufer、“A supercapacitor-based energy-storage system for elevators with soft commutated interface”、IEEE Transactions on Industry Applications”,vol.38,No.5,September/October 2002
【発明の概要】
【０００８】
したがって、本発明の目的の１つは、エネルギー蓄積装置が中間直流回路自体の中に設置されて、追加の静電変換器の必要性を除去する電源装置を提案することである。第一に、この電源装置によって追加の変換器へのおよび追加の変換機からの電力潮流がなくなり、ひいては、電源装置のエネルギー効率が向上するとともに操業コストが下がる。
【０００９】
本発明のもう１つの目的は、負荷の間欠的な高い所要電力を満足しうるとともに、この所要電力に対応する所要エネルギーが中間直流回路から直接受け取られる双方向静電変換装置を提案することである。
【００１０】
主に直列／並列接続コンデンサを備える中間直流回路からのエネルギーの流出は、直流電圧のレベルに変動をもたらす。この変動は、エネルギーが取り出されるときの電圧低下と、エネルギーが戻されるときの電圧上昇とに相当する。許容される条件下で負荷、たとえば、駆動機に給電するためには、中間直流回路のコンデンサは十分な大きさでされなければならず、直流回路の電圧変動は直流回路と負荷との間の静電変換器に与えられた変調速度を変更することによって最終的に補正されなければならない。
【００１１】
ジュネーブのＣＥＲＮにおけるプロトンシンクロトロンの電源に本発明を適用するという状況での目的は、負荷、この場合は電磁石コイルに約１０ｋＶの高レベル電圧を供給することである。この目的を達成するために、本発明の目標の１つは、各々が蓄積素子としての機能を果たす中間直流容量性回路を含む、直列に設置される複数の静電変換器を備える電源装置を提案することである。このような場合、変換器の一部のみが交流母線から給電される。他の変換器／蓄積装置も、エネルギーが電磁石コイルに供給されるときまたは電磁石コイルから回収されるときに放電または充電される中間直流容量性回路を有する。
【００１２】
このような用途において、変換器、電磁石コイル、およびその他の部品に流れる電流は、電力サイクルごとに容量性回路を緩やかに放電せしめて結果的にエネルギー損失をもたらす。この放電を補償するために、本発明のもう１つの目的は、供給された電流が流れている間にエネルギーがある変換器から他の変換器に移送されるようにすべての変換器の動作を制御・調整し、かくして、エネルギーをある変換器から他の変換器、特に給電済みの変換器から未給電の変換器に移送することによって中間直流回路の電圧の平均値が維持されうる装置を提供することである。
【００１３】
上記の目的を実現するために、従属請求項に記載されたような実施形態を伴う請求項１に記載の特徴を備えた負荷の電源装置が提案される。
【図面の簡単な説明】
【００１４】
【図１】加速器電磁石の等価回路を示す。
【図２】図１の磁石、すなわち、負荷に供給される電流の線図を示す。
【図３】負荷端子に印加される平均電圧の線図を示す。
【図４】負荷に必要な瞬時電力の線図を示す。
【図５】負荷に供給されるエネルギーの線図を示す。
【図６】負荷電源装置の実施形態を示す。
【図７】ＤＣ／ＤＣ変換素子の第１の実施形態を示す。
【図８】ＤＣ／ＤＣ変換素子の他の実施形態を示す。
【図９】ＤＣ／ＤＣ変換素子のさらに他の実施形態を示す。
【図１０】交流母線に直接接続されていないＤＣ／ＤＣ変換素子を制御する制御変調器の実施形態を示す。
【図１１】交流母線に直接接続されたＤＣ／ＤＣ変換素子を制御する制御変調器の実施形態を示す。
【図１２】直列の３台のＤＣ／ＤＣ変換器の端子電圧と、得たれた電圧の概略線図を示す。
【図１３】デューティサイクルを変えた場合の、ＤＣ／ＤＣ変換器の端子電圧の減少率を示す。
【図１４】３相ダイオードブリッジを使用した整流素子の実施形態の第１の例を示す。
【図１５】３相サイリスタブリッジを使用した整流素子の実施形態の第２の例を示す。
【図１６】パルスインバータを使用した整流素子の実施形態の第３の例を示す。
【発明を実施するための形態】
【００１５】
以下の説明は、ジュネーブのＣＥＲＮにおけるプロトンシンクロトロン用電源の実現に適用されるような本発明の一実施形態に関する。ほかにも多くの用途が考えられるので、あくまでもこの説明は本発明を実現しうる方法の一例として提供されるものである。数値は、例示のみを目的として挙げられ、その特定エネルギー負荷に言及するものである。以下の説明は、以下の図を備える添付図面を参照して読まれなければならないものとする。
【００１６】
図１はプロトンシンクロトロンにおける偏向磁石１０のコイルの等価回路を示しており、コイルは２個の半コイルに分割されている。コイルのインダクタンス１１はＬ＝９ｍＨに等しく、その内部抵抗１２はＲ＝３２．２ｍΩに等しく、磁気コアに関するその静電容量１３はＣ＝２２ｎＦに等しく、その制動抵抗１４はｐ＝１３６Ωに等しい。プロトンシンクロトロンは、直列に設置された、図１に示されるものと同様の１０１個のコイルを備える。
【００１７】
図２は、一般に前述の負荷に印加される電流パルスの例を線図形式で示しており、パルスは約０．６５秒の間持続する最初の一様なランプアップと、この後に続く０．２秒間のおよそ６ｋＡの安定期、さらに、やはり約０．６５秒の間持続するゼロまでの電流の一様なランプダウンからなる。このパルスはおよそ２．４秒ごとに繰り返される。
【００１８】
上述の電流パルスを実現するために一式のシンクロトロンコイルの端子に印加される電圧パルスの形状が図３に示されており、ゼロから始まる電圧はおよそ９ｋＶまで急峻に立ち上がり、その後、コイルの電流がランプアップしている時間中は安定した状態を保ち、この電圧は電流安定期間中およそ２ｋＶの第２の安定期を有し、この後、電流のランプダウン段階でおよそ−７．５ｋＶから−１０ｋＶに立ち下がる負電圧のシーケンスが続き、電圧はサイクルの終了時にゼロに戻る。
【００１９】
前記の２つの線図は、負荷に供給される必要のある瞬時電力ＰＴを示す図４の線図の基礎を提供する。この瞬時電力はおよそ＋５０ＭＶ〜−５０ＭＶで変動することが分かっており、このような電力変動は交流母線によって許容されえない。サイクル中に供給される平均電力ＰＭははるかに低く５ＭＷ前後であり、この曲線は、後で分かるように、基本的に、システムの損失を補償するために交流母線によって供給される電力を表わす。２つの曲線の差は、蓄積装置によって供給される必要のある瞬時電力ＰＣを表わす。
【００２０】
図５は負荷に供給される電力を表わす曲線の形状を表わすもので、これらの曲線は前の図の曲線を時間に対して積分することによって得られる。そこで、負荷に供給される全エネルギーを表わす第１の曲線ＥＴ、交流母線によって供給されるエネルギーを表わす第２の曲線ＥＭ、および蓄積装置によって供給されるエネルギーを表わす第３の曲線ＥＣを調べてみる。ＥＣは２０ＭＪ程度の値に達する場合があることが分かる。このエネルギーは、基本的に電流がランプアップされている時間中にコイルに供給され、残りは損失を補償するために電流安定期中に供給され、この後、コイルは電流がランプダウン中に蓄積装置を再充電する。
【００２１】
図６はＣＥＲＮプロトンシンクロトロンの電源に適用されるような本発明を使用した電源装置を示すもので、この図で、負荷１は図１を参照して先に述べたように１０１個のコイル１０を備える。図には４個のコイルのみが示され、これらはそのインダクタ１１のみで表わされており、等価回路の他の部品は簡単にするために省略されている。図において負荷１はその２つの反対側で給電され、給電電圧が２組のＤＣ／ＤＣ変換器２によって半減されうることになり、ＤＣ／ＤＣ変換器の各組は直列の３つの素子２０、２００を備える。素子２００は整流素子４１に直接接続されているが、素子２０は整流素子４１に直接接続されていない。変換器２は、可変電圧レギュレータとして使用されるとともに、それらの直流コンデンサ２１によって主エネルギー蓄積装置として使用される。
【００２２】
負荷１および変換器２の集まりを考えて負荷１の誘導的な作用と変換器２の容量的な作用を前提とすると、負荷１と変換器２との間にエネルギーの交換があり、コイル１０に流れる電流の形で蓄積されるエネルギーは、コイル１０の電流が減少するときに変換器２のコンデンサ２１によって回収され、電流が増加する段階ではコイル１０に戻り、電流が変動する段階は図２を参照して先に説明された通りである。エネルギーは、コンデンサの動作を支配する一般則Ｅ＝（１／２）ＣＵ２に従ってコンデンサ２１に蓄えられる。したがって、変換器２、すなわち、直列に接続されたＤＣ／ＤＣ変換器の素子２０、２００で構成される電源によって、コイル１０の電流を増加するように働く正電圧と電流が減少するときの負電圧とをコイル１０に供給することが可能になる。
【００２３】
ＤＣ／ＤＣ変換器２の素子２０および２００は全く同じであり、図７は好ましい実施形態を示す。各素子２０、２００は２つの分岐２２を備える可逆チョッパー回路からなり、各分岐は２つの要素、すなわち、ダイオード２３と、図に示されるようなＧＴＯ（ゲートターンオフ）サイリスタまたはＩＧＣＴ（集積ゲート制御サイリスタ）、あるいは図におけるようなＨブリッジアセンブリを有するＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）など、ターン・オン／オフされうる半導体部品２４とを備える。この電圧レベルを必要とする用途では、直列に設置された複数の半導体部品を使用することが可能である。各素子２０、２００は、素子の直流側に設置された蓄積コンデンサ２１を備える。変圧比、すなわち、端子２５−２６間の出力電圧の平均値と端子２７−２８間の入力電圧、すなわち、コンデンサ２１の端子電圧との比は、下記のように、半導体２４のオン／オフ時間を可変にし得る変調回路によって各ＤＣ／ＤＣ変換素子２０、２００に対して制御されてもよい。
【００２４】
ＤＣ／ＤＣ変換素子２０、２００の他の実施形態が図８および９に示される。これらの実施形態において、産業用途に由来する標準的な実施形態に従って周知の技術であるインバータ分岐が使用される。分岐２２は、図８に示されるような「２レベル」インバータ、または図９に示されるような「３レベル」インバータで構成される。「３レベル」インバータの場合、このタイプの素子２０、２００に接続される蓄積コンデンサ２１は、２個の直列コンデンサで置き換えられる。スイッチング回路、インダクタ、コンデンサ、抵抗器などの追加部品がこのような回路に含まれてもよく、これらの部品は簡単にするために図示されていない。
【００２５】
大電流が供給される必要がある場合、ＤＣ／ＤＣ変換器２０、２００は複数の分岐２０を並列に含んでもよい。
【００２６】
ＤＣ／ＤＣ変換素子２０、２００の数は、基本的に検討対象となる用途に依存し、より具体的には、コンデンサが耐えうる最大電圧と比べた所要電圧レベルに依存する。ＣＥＲＮプロトンシンクロトロン向けのこの電源の場合、直列の６個の素子２０、２００は、図６に示されるように３個の素子からなる２つのグループに分割されて提供される。したがって、図２におけるように、９ｋＶの負荷における最大全電圧では、この電圧は、素子２０、２００の数に従って６分割されて各素子２０、２００の端子、すなわち、各コンデンサ２１の端子に１．５Ｖ程度の平均電圧を生じさせる。
【００２７】
ＤＣ／ＤＣ変換素子２０、２００の入力直流電圧の変動とは関係なく１．５ｋＶの平均電圧を供給しうるために、この値は１．５ｋＶよりも高い最大値と１．５ｋＶに理論的に等しい最小値との間になければならないことに留意されたい。デューティサイクルを増加することによってコンデンサの放電電圧を補正する方式が、図１３を参照して以下で説明される。
【００２８】
ＤＣ／ＤＣ変換素子２０および２００は、一般にパルス周波数（チョッパー周波数）が一定であるパルス幅変調（ＰＷＭ）によって動作する。半導体２４をターン・オン／オフする制御信号は、以下の説明のように、変調器によって発生される。
【００２９】
整流素子４１に直接接続されないＤＣ／ＤＣ変換素子２０に接続されるパルス幅変調器（ＰＷＭ）５の一実施形態が図１０に示される。以下で説明されるように電流を調整すると、コンデンサ２１の端子電圧は継続的かつ一様に平衡が保たれるようになる。
【００３０】
第一に、すべてのコンデンサ２１の端子両端の電圧Ｕｋｌ〜Ｕｋｎは、測定装置５６によって測定されて加算された後、要素５０で平均値Ｕｍｏｙが生成される。この後、このＵｍｏｙの値は、制御されている素子２０のコンデンサ２１の端子で測定された電圧Ｕｋと比較器５１で比較される。Ｐ／ＰＩ補正回路５２を経て、増分値が比較器５３によって、状態コントローラ５４が供給する主デューティサイクル設定に加算されるか、またはこの設定から減算され、主デューティサイクル設定は負荷に供給される電流の値と負荷で測定される状態値Ｘとに基づいて計算される。したがって、比較器５３は電圧設定点Ｕｃｍ０を提供する。電圧設定点は、コンデンサ２１の端子で測定された電圧Ｕｋに比例する電圧も受け入れる分圧器５４に導かれる。
【００３１】
分圧器の出力信号はＵｃｍ＝Ｕｃｍ０＊ｋ２／ｋ１＊Ｕｄに等しく、この信号Ｕｃｍはこのとき三角信号Ｕｈと比較される。得られた信号は弁別器５５に導かれ、制御信号として切替え可能な半導体２４の各々、すなわち、ＤＣ／ＤＣ変換素子２０のＧＴＯサイリスタのゲートまたはＩＧＢＴトランジスタのベースのいずれかにに送られる２値信号Ｓｋを生成する。したがって、コンデンサ２１が放電すると、ＵｃｍをＵｄに比例する信号で割ることによって電圧補正が行なわれうる。上述のＤＣ／ＤＣ変換素子２０の各々は、上記のように変調器５によって制御される。
【００３２】
図１１に示されるように、整流素子４１に直接接続されるＤＣ／ＤＣ変換素子２００は、これらが電源装置と負荷との損失を補償する所望電力量を供給するような電力制御によって制御される。
【００３３】
デューティサイクルの直前に測定装置５６によって測定されるコンデンサ２１の電圧の平均値Ｕｍｏｙは、比較器６０で基準値Ｕｒｅｆと比較される。この後、得られる信号のある割合を、電磁石１０を流れる電流に応じた瞬時電力損失を決定しうるシステムのモデルに基づいて計算される理想の電力設定を表わす値Ｐｃに加えるために加算器６１が使用される。損失が正確に補償される場合、サイクル直前の値Ｕｍｏｙは基準値Ｕｒｅｆと一致していることになり、コンデンサ２１は完全に充電されていることになる。これらの値が異なる場合にのみ、コンデンサ２１をその基準電圧に保つために補正が比較器６０によって開始されることになる。比較器６１によって供給される補正信号は、比較器６２で測定電力Ｐｍｅｓと比較され、比較器から得られる信号は前述と同様に、図１０を参照して説明されたものと同様の装置を使用して、コンデンサ２１の端子電圧の調整に使用される。
【００３４】
各素子２０は直列に組み立てられるので、すべての素子２０が同相信号によって制御されたと仮定した場合のリップルよりも小さいリップルがコイル１０に供給される出力電圧を得るために、これらの素子２０は互いに同相でなく互いにずらされた制御信号Ｓｋを発生する変調器によって制御されうる。出力電圧の例が図１２に与えられており、この図は素子２０の端子２５および２６の電圧Ｕ１、Ｕ２、およびＵ３を示すもので、これらの電圧の各々は１００％の振幅変動を有する。素子の電圧、または負荷１の端子電圧の和を表わす電圧ＵＴは、わずか３３％の振幅変動を有する。しかしながら、電圧ＵＴのリップル周波数は大幅に増加している。
【００３５】
各ＤＣ／ＤＣ変換素子２０、２００は、その出力端子２５、２６によって隣接素子に直列に接続される。
【００３６】
電力がコイル１０に供給されている段階、すなわち、電流のランプアップ段階では、エネルギーがコンデンサ２１から取り出されてコンデンサを放電せしめる。したがって、端子２５と２６との間の各ＤＣ／ＤＣ変換素子２０、２００の出力電圧は、これらの素子に関連するコンデンサ２１の電圧値に依存することになる。
【００３７】
コンデンサ２１の電圧変動と関係なく負荷１に所望の電圧を供給するために、コンデンサ２１の電源電圧に従って各素子２０、２００の変調速度を補正する制御装置が必要となる。
【００３８】
素子２０、２００の出力電圧の平均値Ｖｍｏｙは、次式で与えられる。
Ｖｍｏｙ＝ｔ１／Ｔｐ＊Ｕｄ
ここで、
ｔ１＝パルス持続時間
Ｔｐ＝パルス繰り返し時間
Ｕｄ＝コンデンサの端子電圧
【００３９】
図１３は、変調器のデューティサイクルの増加によるコンデンサ放電の補正原理を図式的に示す。図の左側に示されるように、放電の初めにはデューティサイクルがおよそ５０％であり、図の右側に示されるように、コンデンサ２１が放電するまでの同じデューティサイクルはおよそ９０％である。
【００４０】
コイル１０の放電段階で電流がランプダウンしているとき、エネルギーがコンデンサ２１に伝達されてコンデンサを再充電せしめる。このとき、端子２５と２６との間の各ＤＣ／ＤＣ変換素子２０、２００の出力電圧は、素子２０、２００が関連するコンデンサ２１の電圧値に依存する。この電圧変動は、直列に設置されたＤＣ／ＤＣ変換器の素子２０、２００によってコイル１０に供給される全電圧に影響を与える。
【００４１】
前述のコイル１０の充放電サイクルは、様々な回路部品に損失をもたらす。これらの損失を補償するために、エネルギーが交流母線４（図６参照）から取り込まれる。この目的を達成するために、ＤＣ／ＤＣ変換器２が変圧器４０と整流素子４１を介して交流母線４に接続されて２台のＤＣ／ＤＣ変換素子２００に給電する。変圧器４０は、整流素子４１の入力で許容電圧レベルを得るとともに負荷を交流母線から直流的に絶縁する役割を果たしているにすぎない。
【００４２】
第１の実施形態において、整流素子４１は、図１４に示されるように、ダイオードブリッジ４２を備える。この実施形態において、ダイオード整流器４２は制御されないため、ＤＣ／ＤＣ変換素子２００のコンデンサ２１の端子電圧は変更されえない。したがって、このような装置は、前述のＤＣ／ＤＣ変換素子２００に直接接続されコンデンサ２１に蓄えられたエネルギーを使用することができず、ＤＣ／ＤＣ変換素子２００は整流素子４１に接続される。ブリッジの正出力には平滑チョーク４３が提供される。
【００４３】
前述のように、ＤＣ／ＤＣ変換素子２００がＰＷＭ方式に基づいて動作していることから、整流素子４１の出力電圧は変動する可能性がある。それゆえ、負荷電流がランプアップされている間、整流素子４１、すなわち、図６の線図の最上部に示される２つの素子２００によって直接給電されるＤＣ／ＤＣ変換素子２００のコンデンサ２１からはエネルギー寄与が全くなく、したがって、電力はもっぱら整流素子４１、すなわち、電気回路網によって供給される。この場合、整流素子４１、すなわち、図６の線図の最下部にある４つの素子に直接接続されないＤＣ／ＤＣ変換素子２０のコンデンサ２１のみが蓄積素子として動作する。
【００４４】
以下の２つの実施形態の１つに類似した整流素子４１を選択して、ＤＣ／ＤＣ変換素子２０のすべてのコンデンサ２１が蓄積素子として動作しうるようにすることが好ましい。
【００４５】
第２の実施形態において、整流素子４１は、図１５に示されるように、サイリスタブリッジ４４から形成される。したがって、この実施形態においては、コンデンサ２１の端子電圧を変えることが可能になる。サイリスタブリッジを制御するために、コンデンサ２１の端子における電圧変動に応じてサイリスタ４４の点弧角αが変えられることになる。この電圧変動によって、コンデンサ２１は放電しうるようになる。この場合、サイリスタ整流素子４１によって供給される瞬時電力は、負荷に伝達される瞬時電力に等しくない。前述の実施形態に関しては、平滑チョークが素子４１の正出力に提供される。
【００４６】
整流素子４１にサイリスタを使用してサイリスタ４４の点弧角αを制御すると、整流素子４１の入力における電圧と交流電流の位相角に変動が生じ、それによって、交流母線から無効電力が引き出される。これらの現象は、“H.Buehler - Electronique de puissance - Traite d’Electricite - vol XV - PPUR,Presses Polytechniques et Universitaires Romandes”の第９章、９．２．４項および９．４．１項に記載され説明されている。
【００４７】
引き出される無効電力を制限するために、上記マニュアル（ｍａｎｕａｌ）の第９．５章に記載のようなシーケンス制御が採用されうる。
【００４８】
第３の実施形態において、整流素子４１は図１６に示されるようなパルス整流器から形成される。この場合、整流素子４１は、図の左側に示されるように、ＧＴＯまたはＩＧＣＴ型サイリスタ４５、または図の右側に示されるようなＩＧＢＴ型トランジスタ４６を含み、当然のことながらブリッジはどれか１つの型の半導体素子のみから形成される。上述の半導体素子４５または４６の各々は、逆導通ダイオード４７を含む。パルス整流素子４１が使用される場合、交流母線との接続は、図に示されるように、デカップリングおよび平滑インダクタ４８を使用して製造されなければならない。
【００４９】
この種のアセンブリの場合、一次側交流電流の波形に第１の利点があり、波形が正弦波にきわめて近くその高調波はパルス周波数に関係している。前述のダイオードやサイリスタ整流器の交流電流波形とは異なり、パルス整流器４１の交流電流には低周波の高調波（γ＝５、７、１１など）がない。
【００５０】
このようなアセンブリのもう１つの利点は、所望のｃｏｓγの値を用いて電流の基本波の位相シフトを完全制御することができることであり、必要に応じて、ｃｏｓγ＝１で動作させることも、さらに整流素子を無効電力補償器として使用することも可能となる。
【００５１】
ここに記載されるもののようなパルス整流素子４１はコンデンサ２１に供給される出力電圧に下限を課しており、この電圧は素子４１の入力交流電圧のピーク値以下に低下してはならない。この直流電圧が万一このピーク値以下に低下すると、たとえサイリスタ４５またはトランジスタ４６が駆動されていなくてもダイオード４７のみが動作し続けることになる。このとき、整流素子４１は、ダイオード整流器として動作することになり、制御が可能にはならない。
【００５２】
この下限値以上では、コンデンサ２１の端子電圧を変えることが可能であり、したがって、コンデンサ２１の蓄積静電容量、言い換えればエネルギーを蓄積および放出する能力を利用することが可能である。
【００５３】
パルス整流器が正常に動作するためには、直流側の出力に図に４９で示される最小静電容量Ｃｉｎｔを有することが必要である。コンデンサ２１は、パルス整流器４１の素子の比較的近くにある場合、これらの素子の出力コンデンサとしての役割を果たしてもよい。
【００５４】
電源装置についてのこれまでの説明は、組込み蓄積装置によって供給される電力ピークとともに比較的低い平均電力を供給できる電源装置の可能な実施形態の例として与えられていることが分かる。特に、回路、部品、半導体素子のレイアウト、または素子の数は、直面する負荷の種類や供給される電流パルスに応じてこれまでの説明内容とは異なってもよい。
【図１】
2009540786.tif 000003
【図２】
2009540786.tif 000004
【図３】
2009540786.tif 000005
【図４】
2009540786.tif 000006
【図５】
2009540786.tif 000007
【図６】
2009540786.tif 000008
【図７】
2009540786.tif 000009
【図８】
2009540786.tif 000010
【図９】
2009540786.tif 000011
【図１０】
2009540786.tif 000012
【図１１】
2009540786.tif 000013
【図１２】
2009540786.tif 000014
【図１３】
2009540786.tif 000015
【図１４】
2009540786.tif 000016
【図１５】
2009540786.tif 000017
【図１６】
2009540786.tif 000018
【手続補正書】
【提出日】平成21年2月18日(2009.2.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
第一に、すべてのコンデンサ２１の端子両端の電圧Ｕｋｌ〜Ｕｋｎは、測定装置５６によって測定されて加算された後、要素５０で平均値Ｕｍｏｙが生成される。この後、このＵｍｏｙの値は、制御されている素子２０のコンデンサ２１の端子で測定された電圧Ｕｋと比較器５１で比較される。Ｐ／ＰＩ補正回路５２を経て、増分値が比較器５３によって、状態コントローラ５４が供給する主デューティサイクル設定に加算されるか、またはこの設定から減算され、主デューティサイクル設定は負荷に供給される電流の値と負荷で測定される状態値Ｘとに基づいて計算される。したがって、比較器５３は電圧設定点Ｕｃｍ０を提供する。電圧設定点は、コンデンサ２１の端子で測定された電圧Ｕｋに比例する電圧も受け入れる分圧器５５に導かれる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
分圧器の出力信号はＵｃｍ＝Ｕｃｍ０＊ｋ２／ｋ１＊Ｕｄに等しく、この信号Ｕｃｍはこのとき三角信号Ｕｈと比較される。得られた信号は弁別器５８に導かれ、制御信号として切替え可能な半導体２４の各々、すなわち、ＤＣ／ＤＣ変換素子２０のＧＴＯサイリスタのゲートまたはＩＧＢＴトランジスタのベースのいずれかにに送られる２値信号Ｓｋを生成する。したがって、コンデンサ２１が放電すると、ＵｃｍをＵｄに比例する信号で割ることによって電圧補正が行なわれうる。上述のＤＣ／ＤＣ変換素子２０の各々は、上記のように変調器５によって制御される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
素子２０、２００の出力電圧の平均値Ｖｍｏｙは、次式で与えられる。
Ｖｍｏｙ＝ｔ１／Ｔｐ＊Ｕｋ
ここで、
ｔ１＝パルス持続時間
Ｔｐ＝パルス繰り返し時間
Ｕｋ＝コンデンサの端子電圧
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
このようなアセンブリのもう１つの利点は、所望のｃｏｓφの値を用いて電流の基本波の位相シフトを完全制御することができることであり、必要に応じて、ｃｏｓφ＝１で動作させることも、さらに整流素子を無効電力補償器として使用することも可能となる。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2009540786.tif 000019
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2009540786.tif 000020
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2009540786.tif 000021
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2009540786.tif 000022
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１６
【補正方法】変更
【補正の内容】
【図１６】
2009540786.tif 000023
【国際調査報告】
2009540786.tif 000024
2009540786.tif 000025
2009540786.tif 000026
2009540786.tif 000027
2009540786.tif 000028
2009540786.tif 000029