(57)【要約】半導体形成プロセスでは、絶縁構造（１０６）をトランジスタ領域の横方向のいずれの側にも形成し、ゲート構造（１１０）をトランジスタ領域の上に形成し、ソース／ドレイン領域（１０７）を除去してソース／ドレインリセス（１２０）を形成し、絶縁構造の一部分を除去して絶縁膜後退構造（１２６）を形成し、そしてソース／ドレインリセスに、エピタキシャル成長半導体のようなソース／ドレインストレッサを充填する。ソース／ドレインリセスの下側表面は、絶縁膜後退構造の上側表面よりも約１０〜３０ｎｍだけ深いことが好ましい。ソース／ドレインリセスへの充填を行なう前に、または後に絶縁膜後退構造を形成する。次に、ＩＬＤストレッサ（１４０）を、ＩＬＤストレッサがソース／ドレイン構造の側壁に隣接するようにトランジスタ領域の上に堆積させることにより、ＩＬＤストレッサをソース／ドレインストレッサと組み合わせることができる。ＩＬＤストレッサは、圧縮応力または引っ張り応力を与える窒化シリコンであることが好ましく、そしてソース／ドレイン構造はシリコンゲルマニウムまたはシリコン炭素であることが好ましい。
2009527928.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２絶縁構造を、半導体層のトランジスタ領域の横方向のいずれの側にも位置するように形成する工程と、
ゲート構造をトランジスタ領域の一部分の上に形成するための、ゲート構造形成工程であって、前記ゲート構造は導電ゲート電極を、半導体層の上のゲート誘電体層の上に備えるとともに、ゲート電極の側壁によって、ゲート構造下のチャネル領域と、チャネル領域と第１及び第２絶縁構造との間に延びるソース／ドレイン領域との間の境界が、チャネル領域のいずれの側にも画定される、ゲート構造形成工程と、
半導体層の内、ソース／ドレイン領域に含まれる部分を除去してソース／ドレインリセスを形成する工程と、
第１及び第２絶縁構造の上側部分を除去して第１及び第２絶縁膜後退構造を形成する工程と、
ソース／ドレインリセスにソース／ドレインストレッサを充填する工程とからなる、半導体の製造方法。
【請求項２】
第１及び第２絶縁構造を形成する工程では、第１及び第２シャロートレンチアイソレーション（ＳＴＩ）酸化シリコン構造を形成する、請求項１記載の半導体の製造方法。
【請求項３】
ソース／ドレインリセスの下側表面、及び絶縁膜後退構造の上側表面は、半導体基板の上側表面よりも下方にそれぞれ第１ずれ距離及び第２ずれ距離だけ垂直方向にずれ、第１ずれ距離は第２ずれ距離よりも長い、請求項１記載の半導体の製造方法。
【請求項４】
第１ずれ距離は第２ずれ距離よりも約１０〜３０ｎｍだけ長い、請求項３記載の半導体の製造方法。
【請求項５】
ソース／ドレインリセスに充填する工程は、第１及び第２絶縁膜後退構造を形成する前記工程の前に行なわれる、請求項３記載の半導体の製造方法。
【請求項６】
第１及び第２絶縁膜後退構造を形成する前記工程は、ソース／ドレインリセスに充填する前記工程の前に行なわれる、請求項３記載の半導体の製造方法。
【請求項７】
更に、中間誘電体層ストレッサを全面に堆積させ、中間誘電体層ストレッサはソース／ドレインストレッサの側壁に隣接する、請求項３記載の半導体の製造方法。
【請求項８】
中間誘電体層ストレッサを堆積させる工程では、歪み窒化シリコンを堆積させる、請求項７記載の半導体の製造方法。
【請求項９】
半導体基板はシリコンを含み、そしてソース／ドレインリセスに充填する工程では、半導体ソース／ドレイン構造をエピタキシャル成長させ、半導体ソース／ドレイン構造の格子定数はシリコンの格子定数とは異なる、請求項３記載の半導体の製造方法。
【請求項１０】
半導体ソース／ドレインストレッサは、約１０〜５０％の範囲のゲルマニウム含有量を有するシリコンゲルマニウム化合物を含む、請求項９記載の半導体の製造方法。
【請求項１１】
半導体ソース／ドレインストレッサは、約０．５〜５％の範囲の炭素含有量を有するシリコン炭素化合物を含む、請求項９記載の半導体の製造方法。
【請求項１２】
半導体基板のトランジスタ領域の横方向のいずれの側にも位置する第１及び第２絶縁膜後退構造と、絶縁膜後退構造の上側表面が半導体基板の上側表面の下方に位置することと、
トランジスタ領域の一部分の上に設けられたゲート構造と、前記ゲート構造は導電ゲート電極を基板の上のゲート誘電体層の上に備えることと、ゲート構造の側壁によって、ゲート構造下のチャネル領域と、チャネル領域と第１及び第２絶縁膜後退構造との間に延びるソース／ドレイン領域との間の境界が、チャネル領域のいずれの側にも画定されることと、
チャネル領域のいずれの側にも設けられたソース／ドレインストレッサと、前記ソース／ドレインストレッサの下側表面は絶縁膜後退構造の上側表面よりも下方に垂直方向にずれていることと、
前記絶縁膜後退構造の各々の上に設けられた中間誘電体層ストレッサと、前記中間誘電体層ストレッサは、それぞれのソース／ドレインストレッサの側壁に隣接することとからなる、集積回路。
【請求項１３】
第１及び第２絶縁膜後退構造は、第１及び第２シャロートレンチアイソレーション（ＳＴＩ）酸化シリコン構造を含む、請求項１２記載の集積回路。
【請求項１４】
ソース／ドレインストレッサの下側表面は、絶縁膜後退構造の上側表面よりも下方に、かつ垂直方向に約１０〜３０ｎｍの範囲の距離だけずれる、請求項１２記載の集積回路。
【請求項１５】
中間誘電体層ストレッサは窒化シリコンを含む、請求項１２記載の集積回路。
【請求項１６】
半導体基板はシリコンを含み、そしてソース／ドレインストレッサの格子定数はシリコンの格子定数とは異なる、請求項１５記載の集積回路。
【請求項１７】
ソース／ドレインストレッサは、約１０〜５０％の範囲のゲルマニウム含有量を有するシリコンゲルマニウム化合物、及び約０．５〜５％の範囲の炭素含有量を有するシリコン炭素化合物から成るグループから選択される材料を含む、請求項１６記載の集積回路。
【請求項１８】
絶縁膜後退構造の側壁はソース／ドレイン領域の側壁に隣接し、かつ絶縁膜後退構造の上側表面はソース／ドレイン領域の上側表面の下方に位置するように、絶縁膜後退構造を半導体ウェハの基板に形成する工程と、
中間誘電体層ストレッサ層はソース／ドレイン領域の側壁と接触し、そして中間誘電体層ストレッサ層はソース／ドレイン領域に対して歪みを与えるように、中間誘電体層ストレッサ層を絶縁膜後退構造、及び隣接するソース／ドレイン領域の上に堆積させる工程とからなる、半導体の製造方法。
【請求項１９】
絶縁膜後退構造を形成する前に、ソース／ドレイン領域の上側部分を除去してソース／ドレイン窪みを形成する工程と、ソース／ドレイン窪みに半導体材料をエピタキシャル成長によって充填する工程とをさらに備える、請求項１８記載の半導体の製造方法。
【請求項２０】
絶縁膜後退構造は酸化シリコンからなり、中間誘電体層ストレッサ層は窒化シリコンからなり、ソース／ドレイン領域は、シリコンゲルマニウム及びシリコン炭素から成るグループから選択される材料からなる、請求項１９記載の半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体形成プロセスの分野に関し、特に歪みシリコンを用いる半導体形成プロセスに関する。
【背景技術】
【０００２】
歪みシリコンまたは応力の掛かったシリコンを半導体形成処理の分野に使用してディープサブミクロントランジスタのキャリア移動度を高める。歪みシリコンを用いる提案では、ソース／ドレイン領域を加工してソース／ドレインストレッサをシリコントランジスタチャネルに隣接して形成する（例えば、ＩＥＤＭ  Ｔｅｃｈ．  Ｄｉｇ．  ｐ．９７８  （２００３）に掲載されたＴ．  Ｇｈａｎｉらによる「画期的な４５ｎｍゲート長の歪みシリコンＣＭＯＳトランジスタを特徴とする９０ｎｍ大規模ロジック量産技術」と題する論文、及びＭｕｒｔｈｙらによる「応力の掛かったチャネルを有する半導体トランジスタ」と題する米国特許第６，６２１，１３１号を参照されたい）。他の提案では、応力誘起中間誘電体（ｉｎｔｅｒｌｅｖｅｌ  ｄｉｅｌｅｃｔｒｉｃ：ＩＬＤ）層をトランジスタの上に堆積させる方法が示唆されている（例えば、ＩＥＤＭ  Ｔｅｃｈ．  Ｄｉｇ．  ｐ．７３  （２００３）に掲載されたＣ．Ｈ  Ｇｅらによる「プロセス−３次元歪み加工を特徴とする歪みＳｉ  ＣＭＯＳ技術」と題する論文を参照されたい）。
【特許文献１】米国特許第６，６２１，１３１号
【非特許文献１】ＩＥＤＭ  Ｔｅｃｈ．  Ｄｉｇ．  ｐ．９７８  （２００３）
【非特許文献２】ＩＥＤＭ  Ｔｅｃｈ．  Ｄｉｇ．  ｐ．７３  （２００３）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ソース／ドレインストレッサ及びＩＬＤストレッサの最適な組み合わせを容易にして、形成プロセスのコストまたは複雑さが大幅に増大するということがないプロセスを実現することが望まれる。
【課題を解決するための手段】
【０００４】
一の態様においては、本明細書に開示する半導体形成プロセスでは、応力の掛かったソース／ドレイン構造を有するトランジスタを、エッチングによりリセス（窪み）を半導体基板のソース／ドレイン領域に設けることにより形成する。ソース／ドレインリセスに隣接する絶縁構造をエッチバックして、絶縁構造と隣接ソース／ドレインリセスとの重なりが指定範囲に収まるようにする。次に、ソース／ドレインリセスへの再充填を行ない、そして歪み誘電体を構造全体を覆うように堆積させる。歪みソース／ドレイン領域と隣接絶縁構造との重なりを小さくし、そして応力誘起誘電体層を堆積させることにより、記載のプロセスによって、歪みを所望レベルに増幅することができる。
【発明を実施するための最良の形態】
【０００５】
次に、添付の図を参照すると、図１は、参照番号１００で指示される集積回路の形成における中間工程での半導体ウェハ１０１の部分断面図である。図１に示すように、ウェハ１０１はセミコンダクタオンインシュレータ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｏｎ  ｉｎｓｕｌａｔｏｒ：ＳＯＩ）ウェハであり、このウェハでは、半導体層１０４（活性層１０４とも表記される）が埋め込み酸化膜（ｂｕｒｉｅｄ  ｏｘｉｄｅ：ＢＯＸ）層１０２の上に配置される。トランジスタ領域１０３は、誘電体絶縁構造ペア１０６の間に位置する半導体層部分１０４を含む。半導体層１０４は好適には、低い不純物濃度のｎ型またはｐ型単結晶シリコンである。絶縁誘電体構造１０６及びＢＯＸ層１０２は、適切に堆積させた、または熱成長する酸化シリコン化合物のような誘電体である。
【０００６】
ゲート構造１１０は活性層１０４のトランジスタ領域１０３の一部分の上に形成される。ゲート構造１１０は、導電ゲート電極１１２をゲート誘電体層１１４の上に含む。ゲート誘電体層１１４は活性層１０４の上に、好適には活性層１０４の最上部の上に、または活性層１０４と接触するように配置される。スペーサ構造１１６はゲート電極１１２の側壁の上に配置される。
【０００７】
可能な実施形態では、ゲート電極１１２は、シランの熱分解のような従来の方法により形成されるｐ型またはｎ型多結晶シリコン（ポリシリコン）である。他の実施形態では、ゲート電極１１２は、金属ゲート電極または別の導電材料とすることができる。ゲート誘電体１１４は熱成長二酸化シリコン膜、窒化シリコンのような「高Ｋ」材料、ＨｆＯ２のような種々の金属酸化物化合物のいずれかの化合物、または上に列挙した材料の組み合わせとすることができる。スペーサ１１６は酸化シリコン、窒化シリコンなどのような誘電体材料とすることができる。スペーサ１１６は酸化シリコン及び窒化シリコンの組み合わせのような複数の材料層により構成することができる。
【０００８】
ゲート構造１１０の位置によって、チャネル領域１０５及びソース／ドレイン領域ペア１０７の境界が活性層１０４内でほぼ画定される。活性層１０４内のチャネル領域１０５の横方向境界はゲート電極１１２の側壁と一致し、ソース／ドレイン領域１０７は活性層１０４の残りの部分を含む。別の表現をすると、ソース／ドレイン領域１０７は活性層１０４の内、チャネル領域１０５と絶縁構造１０６との間の部分を占める。
【０００９】
次に、図２を参照すると、ソース／ドレインリセス１２０が、半導体層１０４のソース／ドレイン領域１０７（図１参照）の一部分を除去することにより形成される。好適な実施形態では、ソース／ドレインリセス１２０は、ドライエッチングまたは異方性エッチング、ウェットエッチングまたは等方性エッチング、或いはこれらの両方のエッチング方法の組み合わせを用いるエッチングプロセスにより形成される。活性層１０４が単結晶シリコンである実施形態では、Ｃｌ２のような塩素種、ＳＦ６のようなフッ素種、または両方の化学種の組み合わせを含むプラズマを使用してソース／ドレインリセス１２０を形成することができる。一の実施形態では、ソース／ドレインリセス１２０の深さは、約３０〜２００ｎｍの範囲である。図示の実施形態では、ソース／ドレインリセス１２０を形成することにより、スペーサ構造１１６がかなりの程度、アンダーカットされる。また、図示の実施形態では、ソース／ドレインリセスエッチングプロセスは、絶縁構造１０６をエッチングしないように、絶縁構造１０６に対して非常に高い選択性を示す。
【００１０】
次に、図３を参照すると、ソース／ドレインリセス１２０の形成に続いて、図２の絶縁構造１０６の上側部分をエッチングして、または除去して絶縁膜後退構造（ｒｅｃｅｓｓｅｄ  ｉｓｏｌａｔｉｏｎ  ｓｔｒｕｃｔｕｒｅｓ）１２６が形成される。図示の実施形態では、絶縁膜後退構造１２６を形成するために使用されるエッチングを制御して、所望範囲に収まる重複部１２８を形成する。一の実施形態では、重複部１２８は約１０〜３０ｎｍの範囲であることが好ましい。重複部１２８をゼロよりも大きくして、活性層１０４、ＢＯＸ層１０２、または両方のこれらの層に対するエッチングを含む不所望の処理を防止する必要がある。
【００１１】
次に、図４を参照すると、ソース／ドレイン構造１３０が図３のソース／ドレインリセス１２０の中に形成される。ソース／ドレイン構造１３０は結晶半導体材料であることが好ましく、結晶半導体材料は活性層１０４の格子定数とは異なる格子定数を有する。活性層１０４がシリコンである実施形態では、ソース／ドレイン構造１３０は、圧縮応力を与えるストレッサを設けることが望ましいＰＭＯＳトランジスタに対応してシリコンゲルマニウム化合物とすることができる、または引っ張り応力を与えるストレッサを設けることが望ましいＮＭＯＳトランジスタに対応して炭化シリコンとすることができる。シリコンゲルマニウムの場合、シリコンゲルマニウムストレッサの組成は、Ｘ（ゲルマニウムのパーセント割合）を約１０〜５０％の範囲とした場合にＳｉ１−ＸＧｅＸであることが好ましい。炭化シリコンの場合、炭化シリコンストレッサの組成は、Ｘ（炭素のパーセント割合）を約０．５〜５％の範囲とした場合にＳｉ１−ＸＣＸであることが好ましい。好適な実施形態では、ソース／ドレイン構造１３０の形成は、活性層１０４をシードとして使用するエピタキシャル成長により行なわれる。図４に示すように、絶縁膜後退構造１２６の上側表面は、ソース／ドレイン構造１３０の下側表面よりもずれ部分１３８、または重複部分１３８の長さだけ垂直方向にずらす。好適な実施形態では、ずれ部分１３８は、ソース／ドレイン構造１３０を形成する前の図３に示す重複部分１２８にほぼ等しい。
【００１２】
図４に示す集積回路１００は、活性層１０４の格子定数とは異なる格子定数を有するソース／ドレイン構造１３０を含むので、圧縮応力または引っ張り応力をトランジスタチャネル領域１０５に与える。これらの実施形態では、ソース／ドレイン構造１３０はソース／ドレインストレッサ（ｓｏｕｒｃｅ／ｄｒａｉｎ  ｓｔｒｅｓｓｏｒｓ）と表記される。シリコンゲルマニウム化合物をソース／ドレイン構造１３０に、そしてシリコンを活性層１０４に用いる実施形態では、圧縮応力をチャネル領域１０５に与える。この圧縮応力は、ＰＭＯＳ素子のチャネル領域１０５におけるキャリア移動度を大きくするように作用するので有利である。炭化シリコン化合物をソース／ドレイン構造１３０に、そしてシリコンを活性層１０４に用いる実施形態では、引っ張り応力をチャネル領域１０５に与える。この引っ張り応力は、ＮＭＯＳ素子のチャネル領域１０５におけるキャリア移動度を大きくするように作用するので有利である。
【００１３】
図２、図３、及び図４に示す処理シーケンスは、結果として得られる集積回路１００をほとんど変更することなく変えることができる。例えば、図示の処理シーケンスによってソース／ドレイン窪み（ｓｏｕｒｃｅ／ｄｒａｉｎ  ｖｏｉｄｓ）１２０及び絶縁膜後退構造１２６が、ソース／ドレイン構造１３０を形成する前に形成されるが、他の実施形態では、ソース／ドレイン構造１３０のエピタキシャル形成を、絶縁構造１０６を後退させる前に行なう。この処理シーケンスは図６及び図７に示され、これらの図は、上述の図３及び図４に示す処理の替わりに用いられる処理シーケンスを示している。
【００１４】
更に、図示の実施形態では、非常に高い選択性を示す第１エッチングを用いてソース／ドレイン領域１０７をエッチングすることにより、ソース／ドレイン窪み１２０を形成し、そして非常に高い選択性を示す第２エッチングを用いて絶縁構造１０６を後退させて絶縁膜後退構造１０６を形成するが、他の実施形態では、活性層１０４に対する選択性と絶縁構造１０６に対する選択性との中間の選択性を有するエッチングプロセスを用い、この場合、活性層１０４に対するエッチング速度は絶縁構造１０６に対するエッチング速度よりも若干速いだけである。この実施形態では、ソース／ドレイン窪み１２０及び絶縁膜後退構造１２６は、エッチング処理シーケンスを１回使用するだけで、ほぼ同時に形成することができる。
【００１５】
次に、図５を参照すると、ここでは中間誘電体（ｉｎｔｅｒｌｅｖｅｌ  ｄｉｅｌｅｃｔｒｉｃ：ＩＬＤ）ストレッサ層１４０と表記される誘電体層を全面に堆積させて、絶縁膜後退構造１２６を含むウェハ１０１を被覆する。図５に示すように、ＩＬＤストレッサ層１４０はこのようにして、ソース／ドレイン構造１３０の側壁の内、絶縁膜後退構造１２６によって露出してしまう部分と接触する。好適な実施形態では、ＩＬＤストレッサ層１４０は、シリコンの上に堆積する、またはシリコンに隣接して堆積する場合に歪む性質を持つ誘電体材料である。ＩＬＤストレッサが歪む性質（すなわち、圧縮歪み、または引っ張り歪み）は、ソース／ドレインストレッサが歪む性質と同じであることが好ましい。従って、ＩＬＤストレッサ層１４０は、集積回路のＰＭＯＳ領域に圧縮応力を生じさせ、そしてＮＭＯＳ領域に引っ張り応力を生じさせるように作用する。この実施形態では、ＩＬＤストレッサ層１４０は、ソース／ドレイン構造１３０の露出側壁と接触することによってチャネル領域１０５に加わる歪みを大きくするように作用する。ＩＬＤストレッサ層１４０は、圧縮応力を与える窒化シリコンをＰＭＯＳ領域に含み、そして引っ張り応力を与える窒化シリコンをＮＭＯＳ領域に含むことができる。
【００１６】
ＩＬＤストレッサ層１４０がソース／ドレイン構造１３０の側壁と接触することができるようにすることにより、絶縁膜後退構造は、ソース／ドレイン構造１３０及びトランジスタチャネル１０５とのＩＬＤストレッサ層１４０の最適な組み合わせを容易にするように作用する。ＩＬＤストレッサ層１４０によって生じる歪みのタイプが特定であることが望ましくないウェハの領域では、ＩＬＤストレッサ層１４０を局部的に異なるＩＬＤ膜に入れ替えることができる、またはＩＬＤストレッサ層１４０の歪みを局部的に、フォトレジストパターンをマスクとしたイオン注入によって緩和することができる。
【００１７】
本明細書ではこれまで、本発明について特定の実施形態を参照しながら説明してきた。しかしながら、この技術分野の当業者であれば、種々の変形及び変更を、以下の請求項に示す本発明の技術範囲から逸脱しない限り加え得ることが理解できるであろう。例えば、提示した実施形態では、ＳＯＩウェハを開始材料として用いているが、記載の処理は従来のバルクシリコン開始材料を使用するプロセスに適用することができる。同様に、記載の実施形態では、従来の単一ゲート電極を有するトランジスタについて説明しているが、本発明の不揮発性形態では、浮遊ゲートトランジスタを利用した技術、ナノ結晶ゲートを利用した技術などを使用することができる。従って、本明細書及び図は制限的な意味ではなく例示として捉えられるべきであり、そして全てのこのような変形は本発明の技術範囲に包含されるべきものである。
【００１８】
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、問題解決法、及びいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」という用語、または他の全てのこれらの変形は包括的な意味で適用されるものであり、一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素を含むことができる。
【図面の簡単な説明】
【００１９】
【図１】トランジスタゲート構造が半導体基板の上に形成されている半導体形成プロセスの第１工程におけるウェハの部分断面図。
【図２】図１に続く処理を示し、窪みが、ゲート構造下のトランジスタチャネル領域のいずれの側にも位置する基板のソース／ドレイン領域に形成されている断面図。
【図３】図２に続く処理を示し、絶縁構造がエッチバックされている断面図。
【図４】図３に続く処理を示し、ソース／ドレイン半導体を成長させている断面図。
【図５】図４に続く処理を示し、誘電体層をトランジスタの上に堆積させている断面図。
【図６】図３及び図４に示す処理に替わる方法としての図２に続く処理を示し、ソース／ドレイン窪みにはソース／ドレイン構造が再充填されている断面図。
【図７】図６に続く処理を示し、絶縁構造をソース／ドレイン構造を形成した後に後退させている断面図。
【図１】
2009527928.tif 000003
【図２】
2009527928.tif 000004
【図３】
2009527928.tif 000005
【図４】
2009527928.tif 000006
【図５】
2009527928.tif 000007
【図６】
2009527928.tif 000008
【図７】
2009527928.tif 000009
【国際調査報告】
2009527928.tif 000010