(57)【要約】  本発明は、少なくとも１つの誤差信号ウィンドウの所定の複数の限度値に対して制御される信号の関係を表す量子化された制御信号を発生させるための帰還回路であって、信号検出手段を備え、検出された信号が、この検出された信号と第１基準信号との間の誤差を増幅するための誤差増幅手段に接続され、誤差増幅手段の出力誤差信号を上記少なくとも１つの誤差信号ウィンドウの上限値及び下限値のうちの１つと比較するように各々が構成された少なくとも第１コンパレータ手段及び第２コンパレータ手段に上記誤差増幅手段の出力誤差信号が接続される回路を備える。本発明は、１つの高精度のコンパレータだけが必要とされ、誤差ウィンドウ用にはただ単純で低い精度のコンパレータが使用できる回路と方法とを提供する。従って、範囲が定められた誤差ウィンドウ・レベル間の距離の精度は、抵抗の不整合によって主として決定され、使用するコンパレータのオフセットによっては決定されないので、はるかに一定である。さらに、帰還ノード上の容量性負荷はより小さくなり、これはより優れた応答時間をもたらす。また、電流消費はかなり少なくなる。その上、回路はより小型になる。最後に、なおも重要なことには、出力電圧の全体のオフセットは標準的解決策におけるオフセットと同等である。
2009528806.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの誤差信号ウィンドウの所定の複数の限度値に対して制御される信号の関係を表す量子化された制御信号を発生させるための帰還回路であって、信号検出手段を備え、検出された信号が、該検出された信号と第１基準信号との間の誤差を増幅するための誤差増幅手段に接続され、該誤差増幅手段の出力誤差信号を前記少なくとも１つの誤差信号ウィンドウの上限値及び下限値のうちの１つと比較するように各々が構成された少なくとも第１コンパレータ手段及び第２コンパレータ手段に前記誤差増幅手段の前記出力誤差信号が接続される回路。
【請求項２】
前記少なくとも１つの誤差信号ウィンドウの前記上限値と前記下限値とを与えるために、複数の誤差ウィンドウ基準信号を発生させるための手段をさらに備える請求項１に記載の帰還回路。
【請求項３】
複数の誤差基準信号を発生させるための前記手段は第２基準信号に接続された抵抗分割器であり、前記抵抗分割器は、前記少なくとも１つの誤差信号ウィンドウの前記上限値及び前記下限値を複数の出力としてもたらすように構成された請求項２に記載の帰還回路。
【請求項４】
前記少なくとも第１及び第２コンパレータ手段のそれぞれは、前記少なくとも１つの誤差信号ウィンドウの前記複数の限度値の１つに対応し、前記それぞれの限度値に対する前記誤差信号の関係を表すデジタル制御信号を出力としてもたらす請求項１に記載の帰還回路。
【請求項５】
前記誤差増幅手段は、前記検出された信号と前記第１基準信号との間の前記誤差に所定の係数を乗ずるように構成された演算増幅器であり、前記誤差信号は前記第１基準信号をオフセットとして備える請求項１に記載の帰還回路。
【請求項６】
前記信号検出手段は電源回路の出力に接続され、前記制御信号は、前記電源回路を調整するように構成された前記電源回路の制御回路に入力される請求項１に記載の帰還回路。
【請求項７】
前記電源回路はＤＣ−ＤＣコンバータである請求項６に記載の帰還回路。
【請求項８】
所定の上限値及び下限値を用いて少なくとも１つの誤差信号ウィンドウを決定するステップと、
入力信号から基準信号を減じることによって誤差信号を発生させるステップと、
前記誤差信号を増幅するステップと、
前記増幅された誤差信号を前記少なくとも１つの誤差ウィンドウの前記上限値及び下限値と比較するステップと、
前記比較するステップの結果を量子化された制御信号として出力するステップと
を備える、センスされた信号から前記量子化された制御信号を発生させる方法。
【請求項９】
前記入力信号を所定の比率で除するステップをさらに備える請求項８に記載の方法。
【請求項１０】
前記増幅するステップは、前記増幅された誤差信号に前記基準信号をオフセットとして加算することをさらに備える請求項８に記載の方法。
【請求項１１】
電子回路の出力信号を制御するために前記出力信号からデジタル帰還信号を発生させるための、前記電子回路における請求項８又は請求項９に記載の方法の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１に記載の、少なくとも１つの誤差信号ウィンドウの所定の限度値に対して制御される信号の関係を表す量子化された制御信号を発生させる帰還回路と、請求項８に記載のセンスされた信号から量子化された制御信号を発生させる方法と、請求項１１に記載の該方法の使用とに関するものである。
【背景技術】
【０００２】
図１にＤＣ−ＤＣアップコンバータ１００の典型的な回路配置が示される。基本的に、入力電圧Ｖｉｎはコンバータ・コア１１０に供給される。スイッチＳ１が導通しているときは、コイルＬを流れる電流は増加する。スイッチＳ２が導通しているときには、電流は出力キャパシタＣ２に送られる。デジタル・コントローラ１５０は、センシング回路１３０によってキャパシタＣ２における出力電圧Ｖｏｕｔを測定する。センシング回路１３０は、実際の出力信号Ｖｏｕｔからコントローラ１５０のための入力として制御信号を発生させる。スイッチＳ１及びＳ２を制御することによって、コントローラ１５０はＶｏｕｔを所望の値に調整する。そのために、スイッチＳ１及びＳ２は決して同時には導通しない。現在の出力信号と所望の出力信号値との間の誤差を示す、コンバータ１００の制御回路１５０に向けた帰還信号を得るために、１つ又は複数のコンパレータがセンシング回路１３０の中で使用できる。帰還信号は、出力電圧がその出力電圧に関して定義された所望のウィンドウの範囲内にあるか、その上、又はその下にあるかを示すことができる。この目的のためには、量子化された帰還信号又は制御信号のそれぞれが十分なものである。コントローラは、帰還信号に基づいて、出力電圧Ｖｏｕｔが常にこのウィンドウの範囲内にあるようにスイッチＳ１、Ｓ２の切換えを調整する。
【０００３】
図２を参照した以下の説明において、ＤＣ−ＤＣコンバータのデジタル制御ユニットに適用可能な制御信号を得るために、それぞれの誤差ウィンドウを定めるための回路構成が示される。それぞれが高レベルと低レベルとを備える２つのウィンドウが使用され、第１の狭いウィンドウは本明細書で「小信号」ウィンドウＷｓと呼ばれ、もう一方は「大信号」ウィンドウＷｌと呼ばれる。このことは、これら４つの（ウィンドウ）レベルを生成するために全部で４つのコンパレータＯＰＬＷｓ、ＯＰＨＷｓ、ＯＰＬＷｌ及びＯＰＨＷｌが使用されることを意味する。しかし、これらのコンパレータは高精度である必要があり、これは、通常、これらコンパレータが電流を消費し、シリコンの相対的に大きな領域を使用することを意味する。
【０００４】
図２で、例えば図１のＤＣ−ＤＣコンバータであるスイッチング電源の出力Ｖｏｕｔは、２．５Ｖが望ましいと仮定されるとする。Ｖｏｕｔは、４対１の比率を有する抵抗ＲＩ、ＲＩＩからなる抵抗分割器２１０によってセンスされ、即ちコンバータのＶｏｕｔが所望の値であるなら、抵抗分割器２１０の出力は６２５ｍＶになるはずである。次に、分割器２１０の出力は６２５ｍＶを中心にした４つのレベルと比較される。それぞれのコンパレータ出力ＶＨ２０、ＶＨ０５、ＶＬ０５及びＶＬ２０は、コンバータのスイッチを制御するデジタル・コントローラへの入力として使用される。即ち、動作中にデジタル・コントローラは、（分割された）出力電圧ＶｏｕｔをＶＬ０５〜ＶＨ０５のレベル間の小信号ウィンドウＷｓの中に、図２の例では６２０ｍＶ〜６３０ｍＶの範囲内に調整しようとする。より大きな負荷変化（負荷及び必要とされる負荷電流の変化）に対しては、コントローラは、（分割された）出力電圧ＶｏｕｔをＶＬ２０〜ＶＨ２０のレベル間の大信号ウィンドウＷｌの中に、ここでは６０５ｍＶ〜６４５ｍＶの範囲内に調整しようとする。図３は、大信号ウィンドウＷｌ（ＶＬ２０〜ＶＨ２０）及び小信号ウィンドウＷｓ（ＶＬ０５〜ＶＨ０５）を示す。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図２の回路の不利点は、４つのコンパレータＯＰＬＷｓ、ＯＰＨＷｓ、ＯＰＬＷｌ及びＯＰＨＷｌが極めて高精度でなければならないことである。これは、これらコンパレータが多くのシリコン領域と高いバイアス電流とを使用することを意味する。その上、４つのコンパレータＯＰＬＷｓ、ＯＰＨＷｓ、ＯＰＬＷｌ及びＯＰＨＷｌは、Ｖｏｕｔにおける抵抗分割器２１０にとってかなりの容量性負荷を形成する。効率の理由から相対的に高インピーダンスを有する分割器２１０と相まって、帯域幅が制限される。その結果として、急な負荷変化の場合に出力電圧Ｖｏｕｔの変化に制御ループが適切に素早く反応しない可能性がある。加えて、誤差ウィンドウのレベルの間の「距離」は固定されていない。コンパレータＯＰＬＷｓ、ＯＰＨＷｓ、ＯＰＬＷｌ及びＯＰＨＷｌのオフセットに応じて、ウィンドウは意図されたよりも小さく又は大きくなる場合があり、特に極めて小さなウィンドウ・サイズの場合には制御ループの安定性に悪影響を与える。従って、実際のウィンドウ・サイズが意図したウィンドウ・サイズと異なる場合は、コンパレータＯＰＬＷｓ、ＯＰＨＷｓ、ＯＰＬＷｌ及びＯＰＨＷｌのオフセットが主たる理由である。
【０００６】
例えば、２つの小信号ウィンドウ・コンパレータは、９９．４％の誤差レベル（いわゆる４シグマ誤差）に相当する±２ｍＶの誤差を有すると仮定する。これらのオフセットは、互いに関連していないと考えることができる。従って、ＶＬ０５とＶＨ０５との間の最大距離は、
【数１】
2009528806.tif 000003
であり、ＶＬ０５とＶＨ０５との間の最小距離は、
【数２】
2009528806.tif 000004
である。小信号ウィンドウに及ぼすこれらの誤差の影響が、２つの起こり得る最悪の場合のシナリオについて図４ａ及び図４ｂに示される。小信号ウィンドウが小さくなると、制御ループの不安定さが問題になる。
【０００７】
従って、上記で議論した問題を回避できる回路構成と方法とを提供することが本発明の１つの目的である。
【課題を解決するための手段】
【０００８】
本発明の前述の目的は、請求項１で特許請求される帰還回路によって解決される。従って、少なくとも１つの誤差信号ウィンドウの所定の複数の限度値に対して制御される信号の関係を表す量子化された制御信号を発生させるための帰還回路であって、信号検出手段を備え、検出された信号が、該検出された信号と第１基準信号との間の誤差を増幅するための誤差増幅手段に接続され、該誤差増幅手段の出力誤差信号を前記少なくとも１つの誤差信号ウィンドウの上限値及び下限値のうちの１つと比較するように各々が構成された少なくとも第１コンパレータ手段及び第２コンパレータ手段に前記誤差増幅手段の前記出力誤差信号が接続される回路を備える。
【０００９】
前記帰還回路は、前記少なくとも１つの誤差信号ウィンドウの前記上限値と前記下限値とを与えるために、複数の誤差ウィンドウ基準信号を発生させるための手段をさらに備えることができる。複数の誤差基準信号を発生させるための前記手段は第２基準信号に接続された抵抗分割器として実現可能であり、前記抵抗分割器は、前記少なくとも１つの誤差信号ウィンドウの前記上限値及び前記下限値を複数の出力としてもたらすように構成されることができる。さらなる展開において、本回路は、制御される信号の小さな変化に関する小ウィンドウと、制御される信号のより大きな変化に関する大ウィンドウとの、２つの誤差信号ウィンドウを備える。
【００１０】
少なくとも第１及び第２コンパレータ手段のそれぞれは、少なくとも１つの誤差信号ウィンドウの限度値の１つに対応し、それぞれの限度値に対する誤差信号の関係を表すデジタル制御信号を出力としてもたらす。従って、結果として生じる制御信号は量子化された信号である。
【００１１】
１つの実施形態で、前記誤差増幅手段は、前記検出された信号と前記第１基準信号との間の前記誤差に所定の係数を乗ずるように構成された演算増幅器であり、前記誤差信号は前記第１基準信号をオフセットとして備える。従って、少なくとも１つの誤差信号ウィンドウのそれぞれの限度値は、第１基準信号によって決定されたオフセットの周りに対称に配置可能である。
【００１２】
帰還回路の好適な応用例において、前記信号検出手段は電源回路の出力に接続され、量子化された前記制御信号は、デジタル・コントローラ等であってよい、前記電源回路の制御回路に入力される。制御回路は、出力信号が少なくとも１つの所定の誤差信号ウィンドウの範囲内にあるように電源回路を調整するように構成される。１つの実施形態で、電源回路はＤＣ−ＤＣコンバータである。
【００１３】
本発明の前述の目的は、請求項８で特許請求されるように、センスされた信号から量子化された制御信号を発生させるための方法によってさらに解決される。従って、この方法は、所定の上限値及び下限値を用いて少なくとも１つの誤差信号ウィンドウを決定するステップと、入力信号から基準信号を減じることによって誤差信号を発生させるステップと、前記誤差信号を増幅するステップと、前記増幅された誤差信号を前記少なくとも１つの誤差ウィンドウの前記上限値及び下限値と比較するステップと、前記比較するステップの結果を量子化された制御信号として出力するステップとを備える。
【００１４】
本方法は、前記入力信号を所定の比率で除するステップをさらに備える。このステップによって、本方法が使用される回路の内部制御信号は、電池であってよい利用可能な電源電圧よりも低くなることができる。その上、前記増幅するステップは、前記増幅された誤差信号に前記基準信号をオフセットとして加算することをさらに備えることができる。このステップにより、誤差信号ウィンドウは回路の接地基準電位に対して対称である必要がなく、対称な基準信号の生成を避けることができる。
【００１５】
本発明の方法は、電子回路の出力信号を制御するために前記出力信号からデジタル帰還信号を発生させるための、前記電子回路に有利に使用できる。
【００１６】
要約すると、本発明の全体的な概念は、１つの高精度な誤差増幅器を誤差信号の増幅のために使用することによって、必要とされるウィンドウ・コンパレータは、このコンパレータの条件を緩和する相対的に低精度のものであってよい、というアイデアに宿るものである。さらに、本発明の方法及びそれぞれの回路構成を用いて、（複数の）誤差ウィンドウのサイズは上記で議論した解決策に比較してはるかに高精度であることが可能である。これは、極めて高精度な出力電圧のために著しく小さなウィンドウが必要とされる状況においてことのほか重要である。
【００１７】
本発明は、添付図面と共に本発明の実施形態の以下の詳細な説明を考慮してより完全に理解されるであろう。
【発明を実施するための最良の形態】
【００１８】
ここで、図５を参照しながら、本発明の回路構成による改良がより詳細に説明される。まず、Ｖｏｕｔが４つの等しい抵抗Ｒからなる抵抗分割器５３１によってセンスされ、この抵抗分割器５３１は分割器５３１の所定の比率に従ってＶｏｕｔの一部Ｖｏｕｔ＊を出力するが、全ての４つの抵抗Ｒが等しいことからその比率は４対１となる。次いで、Ｖｏｕｔ＊は、Ｖｏｕｔ＊の所望の値に相当する、特に抵抗分割器５３１の比率に従う所望の値Ｖｏｕｔの一部に相当する、それぞれの基準電圧Ｖｒｅｆ１と比較される。Ｖｏｕｔ＊とＶｒｅｆ１との間の結果として生じた誤差は所定の係数を掛けて増幅され、例えば２０倍される。
【００１９】
図５において、Ｖｏｕｔ＊とＶｒｅｆ１との比較並びに結果として生じた誤差（Ｖｏｕｔ＊とＶｒｅｆ１との間の差）の増幅は、高精度な演算増幅器ＯＰを備える誤差増幅回路５３５によって実行される。Ｖｏｕｔ＊は増幅器ＯＰの正入力端子の入力であり、基準電圧Ｖｒｅｆ１は増幅器ＯＰの負端子の入力であり、これは、増幅器ＯＰの出力電圧が、
【数３】
2009528806.tif 000005
となるように抵抗Ｒａ及びＲｂによって相互接続されている。
【００２０】
即ち、本実施形態ではＶｏｕｔ＊とＶｒｅｆ１との間の誤差は２０倍に増幅され、基準電圧Ｖｒｅｆ１がオフセットとして加算される。次いで、この誤差は４つのウィンドウ・コンパレータＯＰＬＷｓ、ＯＰＨＷｓ、ＯＰＬＷｌ及びＯＰＨＷｌに送られる。
【００２１】
より分かりやすい説明のために、本実施形態では例としてある電圧値が使用されるが、このことは本発明の限定を意図するものではない。従って、帰還ノードＦＢとＶｒｅｆ１＝６２５ｍＶの基準電圧との間の差が２０倍される。従って、元の６０５〜６４５ｍＶの大誤差ウィンドウＷ１はそれによって２２５ｍＶ〜１０２５ｍＶに引き延ばされ、元のＷｓ６２０〜６３０ｍＶの小ウィンドウはそれによって５２５ｍＶ〜７２５ｍＶに引き延ばされる。このようにして、それらの実効的オフセットが２０で割られることから、ウィンドウ・コンパレータが不正確さを付け加えることはもはやほとんどない。結果として、ウィンドウ・コンパレータのオフセットはもはや重要でなくなる。さらに、こうなると、ウィンドウ・レベル間の距離の精度は、本実施形態では１２５０ｍＶである基準電圧Ｖｒｅｆ２に接続された抵抗分割器５３２の特性にほぼ完全に依存する。ここで、高精度な設計を用いて抵抗の不整合を０．１％より小さくできることは留意するに値する。
【００２２】
言うまでもなく、ウィンドウ・レベル間の距離（図６）の精度に加えて、全体の精度もまた重要である。全体の精度は、基準電圧Ｖｒｅｆ１及びＶｒｅｆ２、Ｖｏｕｔに接続された抵抗分割器５３１、並びに増幅器ＯＰのオフセットの各精度に依存する。増幅器ＯＰは、図２の（大）ウィンドウ・コンパレータＯＰＬＷｌ、ＯＰＨＷｌに相当するオフセットを有することもできる。従って、本発明の回路構成は図２の回路に匹敵する全体的精度を有するが、ウィンドウ・レベル間の距離はよりはるかに固定されている。
【００２３】
本帰還回路のさらなる利点は、帰還ノードＦＢは今や図２の回路に比較してはるかに小さな容量性負荷を支えるだけでよいという事実である。これは、図２のような４つのコンパレータの代わりに増幅器ＯＰだけが帰還ノードＦＢに接続されているからである。このことはより速い応答時間とより優れた調整動作をもたらす。
【００２４】
さらに、図２のような４つの大電流コンパレータの代わりにただ１つの大電流演算増幅器ＯＰが必要とされるだけなので、電流消費は劇的に低減可能である。演算増幅器ＯＰに接続された４つのウィンドウ・コンパレータＯＰＬＷｓ，ＯＰＨＷｓ、ＯＰＬＷｌ及びＯＰＨＷｌは、相対的に低い精度であってよく、低電流で動作できる。最後になったが大事なこととして、精度の低いコンパレータははるかに小さな入力トランジスタを有することができるので、シリコン面積が節約可能である。必要とされる高速な増幅器ＯＰについては、２０ＭＨｚの利得帯域幅積を有する演算増幅器を用いて最良の結果が達成されている。この場合、増幅器は例えば１ＭＨｚのＶｏｕｔの変化に従うのに十分なだけ速い。
【００２５】
結論として、本発明は、ただ１つの高精度なコンパレータが必要とされ誤差ウィンドウ用には単純で低い精度のコンパレータだけを使用できる、帰還制御信号を発生させるための帰還回路及び方法を提供する。開示されたアプローチの主たる利点は、以下の通りである。即ち、範囲を定められた誤差ウィンドウ・レベルの間の距離の精度は、この精度が抵抗の不整合によって主として決定され、使用されるコンパレータのオフセットによっては決定されないので、はるかに一定である。さらに、帰還ノード上の容量性負荷はより小さいので、このことがより優れた応答時間をもたらす。加えて、電流消費がかなり少ない。さらに回路はより小さくなる。最後に、さらに重要なことには、出力電圧の全体のオフセットは標準的解決策のオフセットと同等である。
【００２６】
本発明の説明は、本発明を限定するものと理解されるべきでないことに留意されたい。基本的に、本発明の独創的な原理は、出力信号値が観測され、制御信号が１つ又は複数の誤差ウィンドウを使用して発生される、制御ループを有する任意の回路構成に適用可能である。特に、本発明は、出力電圧が説明した原理に則っている任意の種類の電圧コンバータ回路構成に適用可能である。従って、好適な実施形態は、添付の特許請求の範囲の範囲内で変更可能である。
【００２７】
最後に、なおも重要なことには、特許請求の範囲を含む本明細書内で使用された用語「備える」又は「備えている」は、言明された特徴、手段、ステップ又は構成要素の存在を規定することを意図しているが、１つ又は複数の他の特徴、手段、ステップ、構成要素又はそれらの集まりの存在又は付加を排除しないことに留意されたい。
【図面の簡単な説明】
【００２８】
【図１】ＤＣ−ＤＣアップコンバータの原理的回路配置の概略図である。
【図２】量子化された誤差帰還信号を発生させるための単純な回路である。
【図３】図２の回路の誤差ウィンドウ・レベルを示す図である。
【図４ａ】製造中の仮定された４シグマ誤差による、図３の回路の小誤差ウィンドウに関する１つの最悪の場合のシナリオを示す図である。
【図４ｂ】製造中の仮定された４シグマ誤差による、図３の回路の小誤差ウィンドウに関する１つの最悪の場合のシナリオを示す図である。
【図５】本発明による改良の実施形態を示す図である。
【図６】誤差ウィンドウに及ぼす本発明の効果を示す図である。
【図１】
2009528806.tif 000006
【図２】
2009528806.tif 000007
【図３】
2009528806.tif 000008
【図４ａ】
2009528806.tif 000009
【図４ｂ】
2009528806.tif 000010
【図５】
2009528806.tif 000011
【図６】
2009528806.tif 000012
【国際調査報告】
2009528806.tif 000013
2009528806.tif 000014
2009528806.tif 000015