(57)【要約】  本発明は、レベルシフト回路に関する。レベルシフト回路は、入力ポートからの入力信号がゲートを介して印加される、第１極性を有する第１トランジスタと、正の電源と負の電源との間で前記第１トランジスタと直列接続された、第１極性とは反対極性である第２極性を有する第２トランジスタとを含み、前記第１トランジスタと第２トランジスタとの接続ノードが出力ポートであるインバータと、前記第１トランジスタのゲートと前記第２トランジスタのゲートとの間に接続されたキャパシタと、クロック信号と前記インバータの出力ポート信号を利用して、前記第２トランジスタの正確なスイッチング動作時点によって前記第２トランジスタのゲートに印加される電圧を正確に調整する電圧調整手段とを含んでいる。比較的小型で安定的かつ高速な動作が可能であるとともに、低電力消費を実現することができる。
2009527178.tif 000002
【特許請求の範囲】
【請求項１】
入力ポートからの入力信号がゲートを介して印加される、第１極性を有する第１トランジスタと、正の電源と負の電源との間で前記第１トランジスタと直列接続された、前記第１極性とは反対極性である第２極性を有する第２トランジスタとを含み、前記第１トランジスタと前記第２トランジスタ間の接続ノードが出力ポートであるインバータと、
前記第１トランジスタのゲートと前記第２トランジスタのゲートとの間に接続されたキャパシタと、
クロック信号と前記インバータの出力ポート信号を利用して、前記第２トランジスタの正確なスイッチング動作時点によって前記第２トランジスタのゲートに印加される電圧を正確に調整する電圧調整手段と、
を含むことを特徴とするレベルシフト回路。
【請求項２】
前記電圧調整手段は、前記入力信号が下降して遷移された後、前記第２トランジスタのゲートに印加される電圧を所定の電圧レベルに調整することを特徴とする請求項１に記載のレベルシフト回路。
【請求項３】
前記電圧調整手段は、
前記インバータの出力ポートにゲートが接続され、ソースが前記負の電源に接続された、第２極性を有する第３トランジスタと、
前記第３トランジスタのドレインにソースが接続され、前記キャパシタと前記第２トランジスタ間の接続ノードにドレインが接続された、クロック信号がゲートに印加される、第２極性を有する第４トランジスタとを含み、
前記クロック信号は、前記入力信号が遷移されるときにロウレベルを有し、前記入力信号が遷移された後にハイレベルを有することを特徴とする請求項２に記載のレベルシフト回路。
【請求項４】
前記第１極性はＰ型であり、前記第２極性はＮ型であり、
前記所定の電圧レベルは、前記負の電源の電圧レベルであることを特徴とする請求項３に記載のレベルシフト回路。
【請求項５】
前記第２トランジスタのゲートに接続された、初期駆動時に前記第２トランジスタのゲートに入力される初期電圧を定義する初期電圧設定手段をさらに含むことを特徴とする請求項１乃至４のいずれか１項に記載のレベルシフト回路。
【請求項６】
前記初期電圧設定手段は、前記第２トランジスタのゲートと接地との間に形成されたダイオード接続型トランジスタであることを特徴とする請求項５に記載のレベルシフト回路。
【請求項７】
前記トランジスタは、絶縁基板上に低温ポリシリコーンを利用した薄膜トランジスタで形成されることを特徴とする請求項６に記載のレベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レベルシフト回路に関し、より詳細には、比較的小型、優れた動作安定性、高速動作及び低電力消費を実現する、フラットディスプレイ駆動装置に適したレベルシフト回路に関する。
【背景技術】
【０００２】
一般に、レベルシフト回路は、信号電圧のサイズが異なる２つの回路が互いに接続されるとき、回路の間に位置し、信号電圧のサイズを変える。このようなレベルシフト回路は、小さい電圧範囲から大きい電圧範囲に信号電圧のサイズを変える場合に主に使用される。
【０００３】
特に、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）、電界放出ディスプレイ（ＦＥＤ：Field Emission Display）、電界発光ディスプレイ（ＥＬＤ：Electro-Luminescent Display）のようなフラットディスプレイ装置の駆動回路では、低電力消費のために、デジタル部は低電圧で動作するように構成され、ＬＣ（Liquid Crystal）やＯＬＥＤ（organic light emitting diode）のような素子を駆動するためのパネルの特性上、デジタル回路部の信号を、パネルを駆動    するための電圧の範囲に適するように変換するためにレベルシフト回路が使用される。
【０００４】
従来の容量結合（Capacitive coupling）型レベルシフト回路の一例が図１に示されている（非特許文献１）。
【０００５】
図１に示されたように、レベルシフト回路では、入力ポートに２つのＮ型トランジスタＮ４，Ｎ５と２つのダイオード結合Ｎ型トランジスタＮ２，Ｎ３及び２つのキャパシタＣ１，Ｃ２が接続されており、出力ポートにＰ型トランジスタＰ１とＮ型トランジスタＮ１が接続されている。
【０００６】
上記構造を有する容量結合を利用したレベルシフト回路は、図２（ａ）に示された入力信号ＩＮと図２（ｂ）に示された反転入力信号ＩＮｂが入力ポートに入力されることによって、Ａノードの電圧は、キャパシタＣ１とダイオード結合Ｎ型トランジスタＮ２によって図２（ｃ）のようになり、Ｂノードの電圧は、キャパシタＣ２とダイオード結合Ｎ型トランジスタＮ３によって図２（ｄ）のようになる。Ａノード及びＢノードの電圧信号と反転入力信号ＩＮｂの電圧信号によって、出力ポートの出力電圧信号ＯＵＴは、図２（ｅ）に示されたようにレベルシフトされる。すなわち、動作範囲がＧＮＤ〜ＶＤＤＨである入力信号ＩＮが、動作範囲がＶＳＳ〜ＶＤＤＨである出力信号ＯＵＴにレベルシフトされる。
【０００７】
容量結合を利用したレベルシフト回路は、消費電力が少ない。その反面、トランジスタの面積より大きい面積を占める２つのキャパシタを使用するので、レベルシフト回路のサイズは大きい。また、フィードバック動作が行われ、入力信号ＩＮが遷移されるときに容量結合されるノードＡ，Ｂで正常動作が妨害され、動作が不安定になる恐れがある。したがって、上記した従来のレベルシフト回路は、フラットディスプレイ駆動回路への使用には適していない。
【０００８】
従来のレベルシフト回路の他の例として、フラットディスプレイ駆動回路に一般的に使用されるラッチ型レベルシフト回路が図３に示されている。図３に示されたように、レベルシフト回路は、２つのＰ型トランジスタＰ３，Ｐ４と２つのＮ型トランジスタＮ６，Ｎ７とを含む。
【０００９】
前記Ｐ型トランジスタＰ３のゲートには入力信号ＩＮが入力され、前記Ｐ型トランジスタＰ４のゲートには反転入力信号ＩＮｂが入力され、前記Ｐ型トランジスタＰ３，Ｐ４のドレインは、正(＋)の第１電源ＶＤＤＨに接続されている。また、前記Ｎ型トランジスタＮ６のドレインは、前記Ｐ型トランジスタＰ３のソースに接続され、前記Ｎ型トランジスタＮ６のゲートは、Ｐ型トランジスタＰ４のドレインに接続され、Ｎ型トランジスタＮ７のドレインは、Ｐ型トランジスタＰ４のソースに接続され、前記Ｎ型トランジスタＮ７のゲートは、前記Ｐ型トランジスタＰ３のソースに接続されるとともに、Ｎ型トランジスタＮ６，Ｎ７のソースは、負（−）の第２電源ＶＳＳに接続されている。このように構成された図３のレベルシフト回路は、交差結合型のラッチ（Cross-coupled Latch）構造を有する。
【００１０】
交差結合型ラッチ構造を有するレベルシフト回路において、図４（ａ）に示された入力信号ＩＮ及び図４（ｂ）に示された反転入力信号ＩＮｂがそれぞれＰ型トランジスタＰ３，Ｐ４のゲートに入力されることによって、出力ポートの出力信号ＯＵＴは、図４（ｃ）に示されたようにレベルシフトされ、Ｐ型トランジスタＰ３とＮ型トランジスタＮ６間の接続ノード、すなわちＮ型トランジスタＮ７のゲート端子には、図４（ｄ）に示されたように、出力信号ＯＵＴとは反転された反転出力信号ＯＵＴｂが形成される。すなわち動作範囲がＧＮＤ〜ＶＤＤＨである入力信号ＩＮを動作範囲がＶＳＳ〜ＶＤＤＨである出力信号ＯＵＴにレベルシフトする。
【００１１】
以下、上記交差結合型ラッチ構造を有するレベルシフト回路の動作を具体的に説明する。すなわち入力信号ＩＮが接地電圧ＧＮＤから正(＋)の第１電源電圧ＶＤＤＨに変わったとき、Ｐ型トランジスタＰ３は、オフとされる。このとき、反転入力信号ＩＮｂによって駆動されるＰ型トランジスタＰ４は、オンとされ、出力ポートを正の第１電源電圧ＶＤＤＨに充電し始める。しかし、Ｐ型トランジスタＰ４がオフとされ、出力ポートが正の第１電源電圧ＶＤＤＨに充分に充電されていない状態で、Ｎ型トランジスタＮ６が弱くオンとされる。これにより、反転出力信号ノードＯＵＴｂを正の第１電源電圧ＶＤＤＨから負（−）の第２電源ＶＳＳに充電するのに時間がかかる。したがって、Ｎ型トランジスタＮ７が反転出力信号ＯＵＴｂによりオフとされず、反転入力信号ＩＮｂによってＰ型トランジスタＰ４がオンとされると同時に、反転出力信号ＯＵＴｂによってＮ型トランジスタＮ７がオンとされる区間が発生し、正の第１電源ＶＤＤＨから負の第２電源ＶＳＳまでの貫通電流が発生し、これにより、電力消費が増加する。
【００１２】
同様に、入力信号ＩＮが第１電源電圧ＶＤＤＨから接地電圧ＧＮＤに変わる場合、反転入力ポートＩＮｂに連結されたＰ型トランジスタＰ４は、オフとされ、Ｐ型トランジスタＰ３は、オンとされ、反転出力信号ノードが正の第１電源電圧ＶＤＤＨに充電される。このとき、Ｎ型トランジスタＮ７が反転出力信号ＯＵＴｂによって弱くオンとされ、出力ポートの第１電源電圧ＶＤＤＨは迅速に電圧ＶＳＳに減少しない。結果として、Ｎ型トランジスタＮ６がオンとされ、入力信号ＩＮによってオンとされたＰ型トランジスタＰ３とともにＶＤＤＨからＶＳＳまでの貫通電流を発生することにより、電力消費が増加する。
【００１３】
特に、上記した電力消費の大きな問題は、ラッチ構造の特性上、入力信号ＩＮと反転入力信号ＩＮｂの変化が出力信号ＯＵＴと反転出力信号ＯＵＴｂに影響を与える速度が非常に遅いという構造的短所と連関され、電力消費問題とともに動作速度に関する深刻な問題点が存在する。
【００１４】
また、上記発生した反転入力信号ＩＮｂを使用するという仮定の下で、ラッチ構造を有するレベルシフト回路の本体の素子個数は、非常に少ない（４つのみ）。しかし、入力信号ＩＮと反転入力信号ＩＮｂに連結されたトランジスタＰ３，Ｐ４の場合、入力信号ＩＮと反転入力信号ＩＮｂの電圧を相互コンダクタンス（Transconductance）特性を用いて電流に変える形式で入力信号ＩＮと反転入力信号ＩＮｂが出力ポートＯＵＴに伝達される。したがって、伝達能力を向上させるために、トランジスタＰ３，Ｐ４のサイズが増加することによって、４つのトランジスタだけを使用するという面積上の長所が曖昧になる。
【００１５】
すなわち、上記した交差結合型ラッチ構造を有するレベルシフト回路は、動作の安定性面において非常に優れているため、各ノードの初期値に関係なく動作する。しかし、レベルシフト回路は、Ｎ型トランジスタとＰ型トランジスタが同時にオンとされることによって発生する短絡回路電流（Short Circuit Current）による貫通電流量が大きいため、動作速度が遅いかつ消費電力が大きいという短所がある。また、特性を向上させるために、トランジスタＰ３，Ｐ４のサイズを大きくしなければならないので、レベルシフト回路は小型であるという長所が曖昧になるという短所がある。
【非特許文献１】S. C. Tan, et al., Low power CMOS level shifters by bootstrapping technique, Electronics letters, August 2002, Vol. 38, No.16.
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、比較的小型で、安定した高速動作及び低電力消費を実現する、フラットディスプレイ駆動装置に適したレベルシフト回路を提供する。
【課題を解決するための手段】
【００１７】
本発明の一態様によってレベルシフト回路が提供され、当該レベルシフト回路は、
入力ポートからの入力信号がゲートを介して印加される、第１極性を有する第１トランジスタと、正の電源と負の電源との間で第１トランジスタと直列接続された、第１極性とは反対極性である第２極性を有する第２トランジスタとを含み、第１トランジスタと第２トランジスタ間の接続ノードが出力ポートであるインバータと、
第１トランジスタのゲートと前記第２トランジスタのゲートとの間に接続されたキャパシタと、
クロック信号とインバータの出力ポート信号を利用して、第２トランジスタの正確なスイッチング動作時点によって前記第２トランジスタのゲートに印加される電圧を正確に調整する電圧調整手段とを含む。
【００１８】
前記電圧調整手段は、入力信号が下降して遷移された後、第２トランジスタのゲートに印加される電圧を所定の電圧レベルに調整することができる。
【００１９】
前記電圧調整手段は、インバータの出力ポートにゲートが接続され、負の電源にソースが接続された、第２極性を有する第３トランジスタと、第３トランジスタのドレインにソースが接続され、前記キャパシタと第２トランジスタ間の接続ノードにドレインが接続された、クロック信号がゲートに印加される、第２極性を有する第４トランジスタとを含むことができ、クロック信号は、入力信号が遷移されるときにロウレベルを有し、入力信号が遷移された後にハイレベルを有する。
【００２０】
前記第１極性はＰ型であってもよく、前記第２極性はＮ型であってもよく、前記所定の電圧レベルは、前記負の電源の電圧レベルであってもよい。
【００２１】
前記レベルシフト回路は、第２トランジスタのゲートに接続され、初期駆動時に第２トランジスタのゲートに入力される初期電圧を設定するための初期電圧設定手段をさらに含むことができる。初期電圧設定手段は、第２トランジスタのゲートと接地との間に形成されたダイオード接続型トランジスタであってもよい。
【発明を実施するための最良の形態】
【００２２】
以下、添付の図面を参照しながら本発明の一実施形態による低電力消費及び小型の容量結合型レベルシフト回路について詳細に記載する。
【００２３】
本発明の一実施形態によるレベルシフト回路は、図５に示されている。
【００２４】
図５に示されたレベルシフト回路は、ディスプレイユニットと当該ディスプレイユニットを駆動する回路とが透明絶縁基板上に一体に形成される場合に適用されることができる。この場合、レベルシフト回路は、絶縁基板上に低温ポリシリコーン（Low Temperature Poly-Si：ＬＴＰＳ）を利用した薄膜トランジスタ（Thin Film Transistor:ＴＦＴ）によって構成することができる。
【００２５】
本発明の好ましい実施形態によるレベルシフト回路は、１つのＰ型トランジスタＰ１０と、３つのＮ型トランジスタＮ１１〜Ｎ１３、１つのダイオード結合Ｎ型トランジスタＮ１０及び１つのキャパシタＣ１０を含んでいる。
【００２６】
Ｐ型トランジスタＰ１０のゲートには、入力電圧信号ＩＮが入力され、Ｐ型トランジスタＰ１０のドレインには、正の第１電源ＶＤＤＨ（例えば５Ｖ）が接続され、Ｎ型トランジスタＮ１２のドレインには、Ｐ型トランジスタＰ１０のソースが接続され、Ｎ型トランジスタＮ１２のソースには、負の第２電源ＶＳＳ（例えば−５Ｖ）が接続されるとともに、前記トランジスタＰ１０，Ｎ１２の接続ノードは、反転出力ポートＯＵＴｂに接続されている。
【００２７】
また、Ｎ型トランジスタＮ１３のゲートには、クロック信号ＣＬＯＣＫが入力されるとともに、Ｎ型トランジスタＮ１３のドレインには、キャパシタＣ１０を介して信号電圧入力ポートＩＮ、すなわちＰ型トランジスタＰ１０のゲートが接続されている。Ｎ型トランジスタＮ１１のゲートには、反転出力ポートＯＵＴｂが接続され、Ｎ型トランジスタＮ１１のドレインには、Ｎ型トランジスタＮ１３のソースが接続されるとともに、Ｎ型トランジスタＮ１１のソースには、負の第２電源ＶＳＳが接続されている。
【００２８】
また、前記ダイオード結合Ｎ型トランジスタＮ１０のソースには、接地が接続され、ダイオード結合Ｎ型トランジスタＮ１０のドレインには、前記キャパシタＣ１０の一端と前記Ｎ型トランジスタＮ１３のドレイン及び前記Ｎ型トランジスタＮ１２のゲート間の共通接続ノードＡが接続されている。
【００２９】
ここで、トランジスタＮ１１とトランジスタＮ１３は、トランジスタＮ１２の正確なスイッチング動作時点によってＡノードの電圧を正確に調節（再定義）するための電圧調節手段を構成している。ダイオード結合Ｎ型トランジスタＮ１０は、Ａノードに初期電圧を設定（定義）するように構成されている。
【００３０】
以下、本発明の一実施形態による上記構造を有するレベルシフト回路の動作について説明する。
【００３１】
本実施形態のレベルシフト回路が初期駆動を始めるとき、ダイオード結合Ｎ型トランジスタＮ１０は、接地電圧ＧＮＤとしきい電圧Ｖｔｈとを加えて得られた電圧をＡノードの初期電圧として定義する。
【００３２】
まず、このようにＡノードが初期電圧に設定されている状態で、すなわち、初期駆動時に、入力電圧信号ＩＮがＧＮＤからＶＤＤＨへ遷移すれば、Ａノードは、容量結合（Capacitive Coupling）され、ダイオード結合Ｎ型トランジスタＮ１０によって続いてＧＮＤ＋Ｖｔｈの電圧レベルにクランピング（Clamping）される。このとき、インバータのＰ型トランジスタＰ１０は、オフとされ、Ｎ型トランジスタＮ１２は、オンとされるとともに、反転出力ポートＯＵＴｂは、ＶＳＳに充電される。
【００３３】
この場合、入力信号電圧ＩＮがＧＮＤからＶＤＤＨへ遷移されるときに、ロウレベルのクロック信号ＣＬＣＯＫがＮ型トランジスタＮ１３のゲートに印加されるので、Ｎ型トランジスタＮ１３はオフとされる（図６のＴ１〜Ｔ２区間参照）。したがって、入力電圧信号ＩＮがＧＮＤからＶＤＤＨへ遷移された後、反転出力ポートＯＵＴｂがＶＳＳに完全に充電されても、Ａノードは、続いて以前電圧ＧＮＤ＋Ｖｔｈに維持される。
【００３４】
次に、クロック信号ＣＬＯＣＫがロウレベルからハイレベルに変化し、Ｎ型トランジスタＮ１３がオンとされ、反転出力ポートＯＵＴｂがＶＳＳに維持されるので、Ｎ型トランジスタＮ１１はオフとされ、Ａノードは、以前電圧ＧＮＤ＋Ｖｔｈに維持される（図６のＴ３区間参照）。その後、クロック信号ＣＬＯＣＫがハイレベルからロウレベルに変化し、Ｎ型トランジスタＮ１３がオフとされる（図６のＴ４区間参照）。
【００３５】
次に、入力電圧信号ＩＮがＶＤＤＨからＧＮＤへ遷移すれば（図６のＴ５区間参照）、キャパシタＣ１０に充電された電荷が放電され、Ａノードでも約ＶＤＤＨだけ電圧が下降し、約ＶＳＳ＋Ｖｔｈに遷移される。これにより、Ｎ型トランジスタＮ１２がオフとされ、Ｐ型トランジスタＰ１０は、入力電圧信号ＩＮによってオンとされるとともに、反転出力ポートＯＵＴｂは、ＶＤＤＨに充電される。このとき、Ｎ型トランジスタＮ１１はオンとされる。この状態では、ロウレベルのクロック信号ＣＬＯＣＫがＮ型トランジスタＮ１３のゲートに印加されるので、Ｎ型トランジスタＮ１３はオフとされる（図６のＴ５〜Ｔ６区間参照）。
【００３６】
その後、入力電圧信号ＩＮがＶＤＤＨからＧＮＤへ遷移された後、反転出力ポートＯＵＴｂがＶＤＤＨに完全に充電されれば、クロック信号ＣＬＯＣＫがロウレベルからハイレベルに変化し、Ｎ型トランジスタＮ１３がオンとされ、反転出力ポートＯＵＴｂがＶＤＤＨに維持され、Ｎ型トランジスタＮ１１がオンとされるとともに、Ａノードは、ＶＳＳとして正確に再定義される（図６のＴ７〜Ｔ８区間参照）。
【００３７】
次に、入力電圧信号ＩＮがＧＮＤからＶＤＤＨへ遷移されれば、キャパシタＣ１０に電荷が充電され、Ａノードにも約ＶＤＤＨだけの電圧が上昇されるようになり、ＧＮＤに遷移される（図６のＴ９区間参照）。理論的には、Ａノードの電圧は、ＶＳＳからＧＮＤへ遷移され、実際にその電圧は、周辺の寄生容量などに起因してＧＮＤより少し低い電圧として遷移される。このとき、インバータのＰ型トランジスタＰ１０は、オフとされ、Ｎ型トランジスタＮ１２は、オンとされ、反転出力ポートＯＵＴｂは、ＶＳＳに充電される。
【００３８】
この場合、ロウレベルのクロック信号ＣＬＯＣＫがＮ型トランジスタＮ１３のゲートに印加されるので、Ｎ型トランジスタＮ１３がオフとされる（図６のＴ９〜Ｔ１０区間参照）。したがって、入力電圧信号ＩＮがＧＮＤからＶＤＤＨへ遷移された後、反転出力ポートＯＵＴｂがＶＳＳに完全に充電されても、Ａノードは、続いて以前電圧ＧＮＤに維持される。
【００３９】
次に、クロック信号ＣＬＯＣＫがロウレベルからハイレベルに変化し、Ｎ型トランジスタＮ１３がオンとされ、反転出力ポートＯＵＴｂがＶＳＳに維持されるので、Ｎ型トランジスタＮ１１がオフとされ、Ａノードは、以前電圧ＧＮＤに維持される（図６のＴ１１区間参照）。
【００４０】
次に、入力電圧信号ＩＮがＶＤＤＨからＧＮＤへ遷移されれば（図６のＴ１２区間参照）、キャパシタＣ１０に充電された電荷が放電され、ＡノードでもＶＤＤＨだけ電圧が下降し、ＧＮＤから約ＶＳＳへ遷移される。これにより、Ｎ型トランジスタＮ１２がオフとされ、Ｐ型トランジスタＰ１０は、入力電圧信号ＩＮによってオンとされ、反転出力ポートＯＵＴｂは、ＶＤＤＨに充電される。このとき、Ｎ型トランジスタＮ１１がオンとされる。この状態では、ロウレベルのクロック信号ＣＬＯＣＫがＮ型トランジスタＮ１３のゲートに印加されるので、Ｎ型トランジスタＮ１３はオフとされる（図６のＴ１２〜Ｔ１３区間参照）。
【００４１】
次に、入力電圧信号ＩＮがＶＤＤＨからＧＮＤへ遷移された後、反転出力ポートＯＵＴｂがＶＤＤＨに完全に充電されれば、クロック信号ＣＬＯＣＫがロウレベルからハイレベルに変化し、Ｎ型トランジスタＮ１３がオンとされ、反転出力ポートＯＵＴｂがＶＤＤＨに維持され、Ｎ型トランジスタＮ１１がオンとされるとともに、Ａノードは、ＶＳＳとして正確に再定義される（図６のＴ１４〜Ｔ１５区間参照）。
【００４２】
その後、上記した図６の区間Ｔ９〜Ｔ１５に示されたように、ＡノードがＧＮＤ〜ＶＳＳ区間で正常動作する。この方式で、初期値によってまたは容量結合時の寄生容量によって意図されたＶＳＳ〜ＧＮＤの動作範囲からＡノードの電圧が脱しないようにＡノードの電圧がＶＳＳであるべき条件で、Ａノードの電圧が正確に再定義される。したがって、不安定に動作し得るキャパシタＣ１０のＡノードは、Ｎ型トランジスタＮ１２を正確に動作させることによって、意図した安定的でかつ低電力消費の動作を行うことができる。
【００４３】
すなわち、入力電圧信号ＩＮがＶＤＤＨに遷移された状態でＡノードを再定義しなければ、最悪の場合、Ａノードの電圧がＶＳＳより高いかまたは低くなる場合、その後の入力電圧信号ＩＮのＶＤＤＨからＧＮＤへの遷移とＧＮＤからＶＤＤＨへの遷移を繰り返すことによって、Ａノードの電圧は、ＧＮＤ〜ＶＳＳの区間からますます脱するようになり、動作安定性に問題が発生する恐れがある。また、このようにＡノードの電圧がＧＮＤ〜ＶＳＳの区間から脱するようになれば、トランジスタＰ１０，Ｎ１２の間で貫通電流が発生し、電力消費が増加する。
【００４４】
したがって、本発明では、入力電圧信号ＩＮの周期毎にＡノードの電圧を正確に再定義し、Ａノードの電圧がＧＮＤ〜ＶＳＳの区間から脱しないようにすることによって、安定的動作を保障することができる。また、トランジスタＰ１０，Ｎ１２の間での貫通電流が発生せず、電力消費が減少されることができる。
【００４５】
図７は、従来のレベルシフト回路の入出力波形と本発明によるレベルシフト回路の入出力波形とを比較した図である。図７に示されたように、本発明の伝搬遅延（Propagation Delay）は、従来のレベルシフト回路の伝搬遅延に比べて減少する。
【００４６】
図８は、図３に示した従来のレベルシフト回路の入力電圧に対するＶＳＳ電流特性と本発明によるレベルシフト回路の入力電圧に対するＶＳＳ電流特性とを比較した図である。本発明によるレベルシフト回路のピーク電流（Peak Current）は、従来のラッチ型レベルシフト回路のピーク電流より非常に少ない。これは、トランジスタＰ１０，Ｎ１２間の貫通電流が抑制され、全体的な電力消費が大きく減少したことを意味する。
【００４７】
以上説明したように、本発明によるフラットディスプレイ駆動装置に適した容量結合を利用したレベルシフト回路において、フィードバック信号とクロック信号を利用してキャパシタ両端の電圧範囲を正確に定義し、比較的小型で安定的な容量結合インバータ動作を行うことによって、低消費電力と小型及び高速のレベルシフト回路を実現した。
【００４８】
上記した特定の実施形態では、入力信号ＩＮによって駆動されるトランジスタをＰ型トランジスタとして使用し、入力信号ＩＮに容量結合された信号によって駆動されるトランジスタをＮ型トランジスタとして使用した。しかし、アップシフト（Up shift）の場合には、入力信号ＩＮによって駆動されるトランジスタをＮ型トランジスタとして使用し、入力信号に容量結合された信号によって駆動されるトランジスタをＰ型トランジスタとして使用してもよい。
【００４９】
実施形態を参照しながら、本発明を図示および記載したが、特許請求の範囲に定義された本発明の趣旨及び範囲を脱しない範囲内で様々に変更及び改良して実施することができることは当業者にとって自明である。
【産業上の利用可能性】
【００５０】
以上説明したように、本発明によれば、キャパシタのノードに目標電圧を充電するか否かを決定する出力電圧によって駆動されるトランジスタＮ１１と、信号の遷移区間を定義するクロックを通じて信号遷移のときに遅く変わる出力電圧による誤動作の影響を防止するトランジスタＮ１３とを直列に連結し、従来の容量結合を使用するレベルシフト回路において２つのキャパシタと４つのトランジスタにより行われることができる動作を、１つのキャパシタと３つのトランジスタにより行う。したがって、回路において非常に大きいサイズを占めるキャパシタの数が減少し、レベルシフト回路は小型であるという長所、及び、従来のラッチ型レベルシフト回路に比べて非常に少ない消費電力と小さいピーク電流の長所がある。すなわち、本発明によれば、比較的小型で安定的な高速動作が行われることができ、低消費電力を達成することができる。
【図面の簡単な説明】
【００５１】
【図１】従来の容量結合型レベルシフト回路の一例を示す図である。
【図２】図１に示したレベルシフト回路の概略的な要部信号特性図である。
【図３】従来のラッチ型レベルシフト回路の一例を示す図である。
【図４】図３に示したレベルシフト回路の概略的な要部信号特性図である。
【図５】本発明の一実施例による低電力及び小面積の容量結合型レベルシフト回路を示す図である。
【図６】図５に示した本発明によるレベルシフト回路の動作による信号特性図である。
【図７】本発明によるレベルシフト回路の入出力電圧信号波形と従来のレベルシフト回路の入出力電圧信号波形を比較した図である。
【図８】従来のラッチ型レベルシフト回路の入力電圧備えＶＳＳ電流特性と本発明のレベルシフト回路のＶＳＳ電流特性を示す図である。
【符号の説明】
【００５２】
Ａ  共通接続ノード
Ｃ１０  キャパシタ
ＣＬＯＣＫ  クロック信号
ＩＮ  入力電圧信号
ＯＵＴｂ  反転出力信号
Ｎ１０，Ｎ１２，Ｎ１３  Ｎ型トランジスタ
Ｐ１０  Ｐ型トランジスタ
ＶＤＤＨ  正(＋)の第１電源
ＶＳＳ  負（−）の第２電源
【図１】
2009527178.tif 000003
【図２】
2009527178.tif 000004
【図３】
2009527178.tif 000005
【図４】
2009527178.tif 000006
【図５】
2009527178.tif 000007
【図６】
2009527178.tif 000008
【図７】
2009527178.tif 000009
【図８】
2009527178.tif 000010
【国際調査報告】
2009527178.tif 000011
2009527178.tif 000012