(57)【要約】  本発明は、シリコン本体(60)を設ける工程を具える抵抗分割回路を製造する方法を提供し、シリコン本体は、シリコン本体自体から伸びる複数の対向する一対の中間タップを有する。各中間タップは、比較的幅広のシリコンプラットフォーム(62)を支持する薄いシリコンステム(61)を具える。シリサイド化保護(silicidation protection:SIPROT)層(S)は、シリコン本体(60)および中間タップの上方に堆積され、その後、シリコンプラットフォーム(62)が露出するようパターニングされる。シリサイド化プロセスは、比較的低抵抗のコンタクトパッドを形成するために、プラットフォームをシリサイド化するよう行われる。
2009534829.tif 000002
【特許請求の範囲】
【請求項１】
抵抗分割回路を具える集積回路の製造方法であって、該方法は、
比較的幅広のシリコンプラットフォームを支持するシリコンステムを具える中間タップを有するシリコン本体を、前記中間タップが前記シリコン本体から延在するように設ける工程と、
前記シリコン本体および前記中間タップの上方にシリサイド化保護層を形成し、かつ前記シリコンプラットフォームが露出するように前記シリサイド化保護層をパターニングする工程と、
比較的低抵抗の個別のコンタクトパッドを形成するため、前記露出したプラットフォームをシリサイド化するようにシリサイド化プロセスを行う工程と
を具えることを特徴とする抵抗分割回路を具える集積回路の製造方法。
【請求項２】
複数の前記中間タップが互いに間隔を置いて設けられ、隣接するステム間の前記シリコン本体の断面幅は、そのシリコン本体の抵抗値を規定する請求項１に記載の抵抗分割回路を具える集積回路の製造方法。
【請求項３】
前記非シリサイド化プラットフォームと前記シリサイド化コンタクトパッドとの間の界面は、断面形状からなる請求項１に記載の抵抗分割回路を具える集積回路の製造方法。
【請求項４】
前記シリコン本体の対向側に各々位置する前記中間タップの２つは、前記抵抗分割回路の各レジスタ間に配置される請求項１に記載の抵抗分割回路を具える集積回路の製造方法。
【請求項５】
中間タップを有するシリコン本体を、前記中間タップが前記シリコン本体から延在するように設ける抵抗分割回路を具え、前記中間タップが、比較的幅広のシリコンプラットフォームを支持するシリコンステムを具える集積回路であって、前記プラットフォームは、前記シリコン本体に連結される非シリサイド化部分と、前記非シリサイド化部分およびシリサイド化部分の間の界面を有するシリサイド化外部コンタクト部分とを具えることを特徴とする抵抗分割回路を具える集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、抵抗分割回路を具える集積回路およびその製造方法に関する。
【背景技術】
【０００２】
非線形特性を有するデジタル/アナログ変換は、典型的に、コンピュータモニタ、LCDテレビ、移動体電話等用のTFT(薄膜トランジスタ)LCDディスプレイのためのソース(またはコラム)ICドライバに用いられる。典型的なディスプレイモジュールは、図１に概略的に示され、２枚のガラス板102a,102bに挟まれた液晶(LC)セル100を具える。ディスプレイドライバIC、すなわちソースまたはコラムドライバ106およびゲートまたはロウドライバ108は、下側のガラス板(または“アクティブ板”)102a上にマウントされる。カラーフィルタ104は、上側のガラス板102bに設けられ、一対のポラライザ109a,bで挟まれることにより完成する。ディスプレイモジュールは、導光板110およびバックライト112の上方に実装される。図１を参照して上述した構造は、例えば、携帯電話およびパーソナルデジタルアシスタント(PDA)のような、小さな携帯用デバイスにおいて構築されることができる。
【０００３】
図２に示されるように、抵抗分割デジタル/アナログ変換(DAC)の一般的な構造を示す概略的な回路ダイアグラムは、抵抗R1,R2,…RNのチェーンを具え、これらは、各抵抗間に設けられる電圧タップV1,V2,…を有する電圧源V0-V255を横切って接続される。TFTディスプレイのソース(またはコラム)ドライバにおけるデジタル/アナログ変換は、単調な転送特性、すなわち非線形特性を要求する。したがって、チェーン中の抵抗は等しくない。さらにまた、色深度が増加し続けると共に、各サブピクセル(赤、緑および青の主要色のそれぞれ)に対し、それぞれが個別の電圧タップを要求する6,8,10またはそれ以上のビットのコードが存在するおそれがある。それ故に、正確さへの要求は増え続け、これはIC領域に反してトレードオフされることはできない。
【０００４】
図３は、従来例に従うソースディスプレイドライバにおいて用いられる多結晶シリコン抵抗チェーンの実施の典型的なレイアウトを示したものである。一般に、シリコン窒化物層およびシリコン酸化物層は、多結晶シリコン本体10上に堆積され、これら層は、シリサイド化されるべきICの部分が露出するようにリソグラフィによってパターニングされるのに対して、シリサイド化されるべきでない本体の部分は、これら層によって覆われたままである。その後、チタン層を堆積して熱処理を施すことにより、チタン層は、シリコン窒化物およびシリコン酸化物によって覆われていない部分においてのみ、シリサイドを形成するよう、露出したシリコンに反応する。(上述した層によって覆われた部分の)シリコンと反応しなかったチタンは、その後除去される。シリサイド化部分は、(電圧タップを形成するための)金属コンタクトによってシリコン層と電気的に接触するために低い抵抗率を有し、非シリサイド化部分は、比較的低い伝導率を有し、主として各抵抗Rの抵抗値を決定する。パターニングされたシリコン窒化物層およびシリコン酸化物層は、いわゆるシリサイド化保護マスクを形成する。これは、SIPROTマスクSとも呼ばれる。
【０００５】
図３のレイアウトに関して生じる主な問題は、チェーンの各抵抗Rに対し、主電流Iが、あまり良く制御されていない寄生抵抗を有する２つの界面を横切るであろうことである。追加的に図４を参照すると、界面は、SIPROTマスクSが多結晶シリコンマスクと交わるところの各ポイントで画定される。図４において、多結晶シリコンとシリサイド化多結晶シリコンとの間の界面の結果として、小さい領域１２が作り出される。この小さい領域１２において、結晶構造中の欠陥は、抵抗体(すなわち高オーミック部分)１４とシリサイド(すなわち抵抗ヘッドの低オーミック部分)１６との間の面上の電気的挙動に影響を及ぼすことが示されている。
【０００６】
図３に示されるレイアウトは、正確さの要求が非常に高いものではない場合にだけ許容できるように動作が可能であり、抵抗Rの幅は、ヘッド寄生抵抗(コンタクト、シリサイド化多結晶シリコン１６、および、抵抗体１４との界面)が、設計された抵抗値に関しては無視できるようなサイズとすることができる。図３に示される多結晶シリコン抵抗の値は次の通りである。
R=((a+b)/Weff)×(Rpolycide)+2×(Rinterface)/Weff+(L/Weff)×(Runsilicated poly)
典型的な模範的実施形態において、界面は、9μm/30μm×145Ω=43.5Ωの本体抵抗値に対し、例えば、2×100Ω μm/30μm=6.67Ω寄与することができる(但し、L=9μm, Weff=30μm, Rinterface=100Ω μm, Runsilicated poly=145Ω)。したがって、シリサイド化多結晶シリコンによる最新のプロセスを用いて、ヘッド１６と本体１４との間の界面抵抗が主要な役割を演じることは明らかであり、このプロセスパラメータは強く制限されることができない。プロセス変動によるエラーは、言い換えれば、ディスプレイの品質において観察されるであろう転送特性の正確さを制限するであろう。
【０００７】
精度を高めるための抵抗の別の典型的なレイアウトは、図５に概略的に示される。この構造において、(金属へのコンタクト１９を表す暗い四角を有する)幅広の多結晶シリコンコンタクトパッド１８は、水平の抵抗本体１４から延在する比較的狭い多結晶シリコンタップ２０上に配置される。このレイアウトはよく知られており、主として、２つの隣接するタップ２０間で異なる定電圧を有する高精度DACを構築するために広く適用されている。主電流経路よりもむしろタップ２０に(SIPROTマスクSと多結晶シリコンとが交わる)界面が存在するので、結果として生じる寄生抵抗が本体の抵抗に寄与せず、分割器は正確である。しかしながら、この各タップ２０での寄生抵抗は、未だ性能に悪影響を与えうる。これは、予測可能である必要はない。一の典型的な実施形態において、界面抵抗は、2(すなわち2ヘッド)×100Ω μm/0.5μm=400Ωとなるであろう。いくつかの増幅器入力容量と一緒に、約200Ωの寄生抵抗のトップは、結果として、高速でのシステムにおいて、タイミングの問題をいくつか生じさせるRC時定数となる。
【０００８】
したがって、中間タップの寄生抵抗が、従来と比較して著しく低下されている、高精度抵抗分割回路を提供することが好まれる。
【０００９】
本発明によれば、抵抗分割回路を具える集積回路の製造方法であって、該方法は、比較的幅広のシリコンプラットフォームを支持するシリコンステムを具える中間タップを有するシリコン本体を、前記中間タップが前記シリコン本体から延在するように設ける工程と、前記シリコン本体および前記中間タップの上方にシリサイド化保護層を形成し、かつ前記シリコンプラットフォームが露出するように前記シリサイド化保護層をパターニングする工程と、比較的低抵抗の個別のコンタクトパッドを形成するため、前記露出したプラットフォームをシリサイド化するようにシリサイド化プロセスを行う工程とを具えることを特徴とする抵抗分割回路を具える集積回路の製造方法が提供される。
【００１０】
したがって、本発明の上述した目的は、図５を参照して説明された従来の配置におけるものよりも界面(すなわち、SIPROT層と多結晶シリコン層との間の交差点)を長くすることによって達成される。SIPROT(すなわち、シリサイド化保護層)で覆われた多結晶シリコンと(相互接続のための)シリサイド化多結晶シリコンとの間の界面抵抗は、SIPROTマスク界面の長さに反比例している。すなわち、界面によって生じる寄生抵抗は、界面を長くすることによって、従来技術と比較して著しく減少する。
【００１１】
好ましい実施形態において、複数の中間タップが互いに間隔を置いて設けられ、隣接するステム間のシリコン本体の断面幅は、そのシリコン本体の抵抗値を規定する。
【００１２】
１つの典型的な実施形態において、非シリサイド化プラットフォームとシリサイド化コンタクトパッドとの間の界面は、断面形状からなり、これは、界面の効果的な長さをさらに増加させる効果を有し、したがって、その寄生抵抗は減少する。
【００１３】
好ましくは、シリコン本体の対向側に各々位置する中間タップの２つは、抵抗分割回路の各レジスタ間に配置される。中間タップの各々は、寄生界面抵抗を有するであろう。そして、これら寄生抵抗は並列で、したがって、効果的な全体抵抗はさらに減少する。
【００１４】
本発明によれば、また、中間タップを有するシリコン本体を、中間タップがシリコン本体から延在するように設ける抵抗分割回路を具え、中間タップが、比較的幅広のシリコンプラットフォームを支持するシリコンステムを具える集積回路であって、プラットフォームは、シリコン本体に連結される非シリサイド化部分と、非シリサイド化部分およびシリサイド化部分の間の界面を有するシリサイド化外部コンタクト部分とを具えることを特徴とする抵抗分割回路を具える集積回路が提供される。
【００１５】
本発明のこれらおよび他の態様は、ここで説明される実施形態を参照して、明らかにされ、かつ記載されるであろう。
【００１６】
本発明の実施形態は、添付の図面を参照して、一例として記載されるであろう。
【発明を実施するための最良の形態】
【００１７】
図６によれば、本発明の第1典型的実施形態に従う抵抗分割回路は、比較的高抵抗率を有する多結晶シリコン本体６０を具える。この多結晶シリコン本体６０は、各々が比較的幅広の多結晶シリコンプラットフォーム６２を支持する中間タップ部分６１を形成するようにエッチングされる。その後、シリサイド化保護(SIPROT)層Sが本体６０の上方に堆積され、多結晶シリコンプラットフォーム６２を露出するためにリソグラフィによってパターニングされる。次に、チタン層が堆積されて熱処理が施され、チタン層はプラットフォーム６２の露出した多結晶シリコンと反応し、(比較的低抵抗率を有する)シリサイドを形成する。したがって、コンタクトパッドＡ,Ｂ(すなわち、金属とのコンタクトを表す、図６において黒い四角６３として示された部分)をそれぞれ作り出す。タップ部分６１の位置は、その間の多結晶シリコン本体の抵抗を決定する。１つのマスク調整だけを用いて(多結晶シリコンエッチングステージで)それ相応にその抵抗を調節するために、多結晶シリコン本体６０に対するタップ部分６１の位置への調整を行うことは可能であり、これは、図示したレイアウトの重要な利点である。したがって、非常に正確なタップは、１つのマスク変更だけを用いてデバイスの転送特性を調節するために、左または右に移動されることができる主本体上に作られることができる。コンタクトまたは金属マスクを、小さい調整が行われるように修正する必要はない。すなわち、(幅広のコンタクトヘッド６１の制限内で)比較的小さい多結晶シリコンタップ部分６１を移動することによって、単純に、DAC転送カーブが正確に調整されることができる。
【００１８】
抵抗ヘッドＡ,Ｂにおいて、(図６においてSIPROT層Sによって画定される)界面線を設置することによって、そこに関連する寄生抵抗は主電流経路にはなく、デバイスの正確性に不利益を与えず、そして界面の長さは、図５を参照して説明された従来技術と比較して著しく増加し、これによって、界面に関連する寄生抵抗は、それゆえに著しく減少する。図６から明らかなように、本発明の典型的な実施形態に関連して、各中間タップのそれぞれにおいて、多結晶シリコン本体６０の片側に２つのヘッドＡ,Ｂを配設することが提案されている。各ヘッドは、実質的に同じ寄生抵抗(コンタクト＋シリサイド化領域＋界面)を有し、本体６０の片側に１つのヘッドを提供することによって、結果として生じる寄生抵抗のそれぞれが並列となり、したがって全体の寄生抵抗は半分になる。
【００１９】
本発明の代案の典型的実施形態において、図７を参照すると、SIPROT境界長さは、多結晶シリコンプラットフォーム６２の第１エッチングによって最大化することができる。この第１エッチングは、そこに一続きのノッチまたは溝６４を形成するために行われ、その後SIPROT層Sの堆積およびパターニングを行うことによって、蛇行形状からなる界面を得ることができる。界面の全ての長さは、したがって、界面が直線の場合と比較してさらに増加する。そして、結果として生じる寄生抵抗は、それに応じてさらに減少する。再度、デバイス転送特性の細かい変化は、単純に本体６０に対して多結晶シリコンタップ部分６１を(境界コンタクトパッドＡの制限の範囲内で)移動することによって得ることができる。
【００２０】
図６の実施形態において、ヘッド抵抗は、幅狭のタップ部分６１の幅に対するSIPROT長さ比によって(図５を参照して説明された従来技術の配置と比較して)改善される。すなわち、１つのタップ当たり200Ωの抵抗ではなく、20Ωだけとなる(したがって、各タップに関する寄生抵抗は、10分の1だけ減少する)。図７の実施形態において、各タップに関する寄生抵抗は、図６の配置と比較して、約1.5分の1〜2分の1だけさらに減少することができる。すなわち、各タップに関する界面抵抗は、10〜15Ωだけとすることができる。
【００２１】
したがって、本発明は、(DAC用)抵抗分割回路のための新しいレイアウト技術を提案する。この新しいレイアウトは、分割比を(コンタクトパッドの幅によって設定される)特定の制限内で変化させることができるのに十分に柔軟であり、１つのプロセスステップ(すなわち１つのマスク)だけを変更し、かつ中間タップの寄生抵抗を最小化する。
【００２２】
要約すると、上述した本発明の典型的な実施形態は、図１を参照して説明されたタイプのアクティブマトリックスTFT LCDディスプレイの画素の全てのコラム上で変換されるべきバイアスレベルを提供する、デジタル/アナログ変換の構築において用いられるための、高精度電圧変換についてのそれぞれのレイアウトを提案する。バイアスレベルは、互いに対して等間隔ではなく、DACは非線形転送特性を有しなければならない。転送特性の曲線は、TFT LCDパネルメーカによって用いられる液体に依存する。この比線形性のため、電圧分割器の精度は、抵抗ヘッド寄生界面抵抗によって、従来の方法において影響を受ける異なる値を有する個々の抵抗の正確さに依存する。本発明は、主本体抵抗に関して無視できる程度の抵抗ヘッド寄生界面抵抗を作るレイアウト技術を提案する。結果として、より多くの自由度が、平面テレビおよびコンピュータ画面用の高精度(濃い色深度)の現代のLCDディスプレイ用の抵抗のサイズを決めることに関して提供される。提案された技術は、非線形転送特性を有する高精度(＞8ビット)DACにおいて、(これら一続きの抵抗に対してより小さいIC領域を選択することによって、)さらなるコスト減少の道を開く。
【００２３】
上述した実施形態が本発明を限定するものではないという点に留意すべきであり、当業者は、特許請求の範囲によって定義された発明の範囲から逸脱することなく、多くの代案の実施形態を設計することができるであろう。「具える」という用語は、特許請求の範囲または明細書に挙げられたもの以外の要素を除外するものではない。また、単数で記載された要素は、複数の要素を除外するものではなく、その逆も同じである。本発明は、好適にプログラミングされたコンピュータの手段によって、様々な明らかな要素を具えるハードウェアによって実施されることができる。様々な手段を挙げるデバイスの請求項において、これら手段のいくつかは、ハードウェアの、１つのまたは同じアイテムによって実施されることができる。相互に異なる従属項において復唱された特定の大きさは、生かされることができないこれらの大きさの組合せを示すものではないということは、単なる事実である。
【００２４】
上述した発明の詳細において、層、領域または基板のような構成要素が別の要素の「上」にあると言う場合、それら要素が、他の要素の上に直接存在する場合と、他の要素の上に何かを介して存在する場合との両方の場合が存在するということを理解すべきである。
【００２５】
当業者は、本発明の範囲から逸脱することなく、本発明の記載から様々な変型または修正を行うことができるということを理解するであろう。
【図面の簡単な説明】
【００２６】
【図１】本発明の典型的な実施形態に従う抵抗分割回路を含むデジタル/アナログ変換器を有するディスプレイモジュールの基本構成を示す概略図である。
【図２】抵抗分割回路の基本構成を示す概略的回路ダイアグラムである。
【図３】第１に知られたレイアウトの抵抗分割回路の概略的平面図である。
【図４】図３に示すデバイスの一部の概略的断面図であり、シリサイド化および非シリサイド化多結晶シリコンの効果を示す。
【図５】第２に知られたレイアウトの抵抗分割回路の概略的断面図である。
【図６】本発明の第１典型的実施形態に従う抵抗分割回路の概略的断面図である。
【図７】本発明の第２典型的実施形態に従う抵抗分割回路の概略的断面図である。
【図１】
2009534829.tif 000003
【図２】
2009534829.tif 000004
【図３】
2009534829.tif 000005
【図４】
2009534829.tif 000006
【図５】
2009534829.tif 000007
【図６】
2009534829.tif 000008
【図７】
2009534829.tif 000009
【国際調査報告】
2009534829.tif 000010
2009534829.tif 000011
2009534829.tif 000012