(57)【要約】  ＰＴＣ特性を有するセラミック体抵抗素子（１）が提案される。セラミック体（１）の少なくとも１主面には窪み（２１，２２）が配置されている。
2009544160.tif 000002
【特許請求の範囲】
【請求項１】
ＰＴＣ特性を有するセラミック体（１）からなり、前記セラミック体（１）の第１の主面には第１の窪み（２１）が配置されている抵抗素子。
【請求項２】
前記セラミック体（１）の第２の主面には第２の窪み（２２）が配置されている請求項１記載の抵抗素子。
【請求項３】
前記第２の窪み（２２）は前記第１の窪み（２１）に対して変位して配置されている請求項２記載の抵抗素子。
【請求項４】
前記第１と第２の窪み（２１，２２）は前記セラミック体（１）の厚さ方向において互いに櫛状に入り組んでオーバラップしている請求項３記載の抵抗素子。
【請求項５】
前記窪み（２１，２２）の深さは前記セラミック体（１）の厚さの少なくとも２０％である請求項１〜４のいずれか１項記載の抵抗素子。
【請求項６】
前記セラミック体（１）の前記主面は前記窪み（２１，２２）の表面も含めて電極層（６１，６２）で被覆されている請求項１〜５のいずれか１項記載の抵抗素子。
【請求項７】
前記窪み（２１，２２）は、前記セラミック体（１）の材料の熱伝導率を上回る熱伝導率を有する充填材（３）で満たされている請求項１〜６のいずれか１項記載の抵抗素子。
【請求項８】
前記セラミック体（１）の少なくとも１主面は、前記セラミック体（１）の材料の熱伝導率を上回る熱伝導率を有する被覆層（４１，４２）と結合されている請求項１〜７のいずれか１項記載の抵抗素子。
【請求項９】
前記セラミック体（１）の少なくとも１主面はコネクタ（５１，５２）と固定結合されている請求項１〜８のいずれか１項記載の抵抗素子。
【請求項１０】
前記セラミック体（１）は前記セラミック体に接続されたコネクタ（５１，５２）と共に被覆層で覆われている請求項１〜８のいずれか１項記載の抵抗素子。
【請求項１１】
少なくともさらに１個の抵抗素子と機械的および電気的に結合・接続されている請求項１〜１０のいずれか１項記載の抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＴＣ特性ならびに高い導電率と熱伝導率とを有する抵抗素子に関する。
【背景技術】
【０００２】
特許文献たるドイツ公開第３１０７２９０号［ＤＥ  ３１０７２９０  Ａ１］公報明細書から、結合剤中に分散されたＰＴＣ材料粒子を有する装置が公知である。ドイツ登録実用新案第８３０９０２３号［ＤＥ  ８３０９０２３  Ｕ１］明細書から、柔軟な帯状素子が公知である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明が解決しようとする課題は、高い導電率と熱伝導率とによって卓越した抵抗素子を提案することである。
【課題を解決するための手段】
【０００４】
ＰＴＣ特性を有するセラミック体抵抗素子が提案される。略称たるＰＴＣはＰｏｓｉ−ｔｉｖｅ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｅｆｆｉｃｉｅｎｔ［正温度係数］を表している。前記セラミック体の少なくとも１つの主面には窪みが配置されている。
【０００５】
好ましくは、前記セラミック体の第１の主面には第１の窪みが配置され、前記セラミック体の第２の主面には第２の窪みが配置されている。
【０００６】
前記セラミック体の前記主面は、前記窪みの表面も含め、好ましくは電極層で被覆されている。それぞれの電極層は電極面を形成する。前記抵抗素子の抵抗は前記電極面積が大きいほどかつ前記電極層間の間隔が小さいほどいっそう低くなる。これらのパラメータはたとえば前記窪みの深さ、幅ならびに前記窪み間の間隔等の幾何的パラメータと直接に関連している。以下に述べる、電極面積ならびに前記電極層間の間隔の設定により、所定のサイズの前記抵抗素子で所定の抵抗値を達成することができる。
【０００７】
前記窪みにより、特に、前記セラミック体の実効電極面積を拡大し、こうして、前記抵抗素子の抵抗値を窪みなしタイプに比較して低下させることができる。前記窪みにより、さらに、前記抵抗素子の２対向電極面間の間隔を減少させることができる。また、電極面積の拡大により、とりわけ小型の高放熱抵抗素子を実現することも可能である。低抵抗と高放熱は前記窪み間の間隔の狭小化によっても達成される。
【０００８】
前記第１（および第２）の窪みは好ましくは、互いに平行をなして延びる隙間または溝の形を有している。ただしまた、前記窪みは袋穴として形成されていてもよい。等しく形成された窪みが規則的に配置されているのが好ましい。
【０００９】
前記第２の窪みは前記第１の窪みと平行に延びていてよい。ただしまた、前記第２の窪みは前記第１の窪みに対して横向き、特に垂直または斜めに延びていてもよい。
【００１０】
前記窪みは任意の断面形状を有していてよい。特に、前記窪みの側壁は前記抵抗素子の前記主面に対して垂直または斜めに延びているかまたは湾曲させられていてもよい。前記窪みはまた段を有していてもよい。
【００１１】
前記窪みの深さは好ましくは前記窪みの幅を上回っている。前記窪みの深さはたとえば
前記窪みの幅の少なくとも２倍であってよい。前記窪みの深さは好ましくは前記セラミック体の厚さの少なくとも２０％である。前記窪みの深さはまた、前記セラミック体の厚さの５０％を超えていてもよい。前記第１と第２の窪みは同じ深さを有していてよい。ただしこれらの窪みは基本的に互いに異なった厚さを有していてもよい。
【００１２】
前記第２の窪みは好ましい実施態様において、前記第１の窪みに対して（平面図で見て）変位して配置されている。この場合、前記セラミック体は蛇行状の断面を有している。この実施態様において、前記セラミック体の厚さの半分を上回る深さを有することのできる特に深い窪みを形成することが可能である。
【００１３】
前記変位して配置された第１と第２の窪みは（側面図で見て）前記セラミック体の厚さ方向において前記セラミック体の中央エリアで互いに櫛状に入り組んでオーバラップしている。この場合、前記第１と第２の窪みは前記セラミック体の中央エリアに交互に配置されている。この態様において、前記窪みの深さは前記セミラック体の厚さの半分を超えている。
【００１４】
前記第２の窪みはさらに別の実施態様において（平面図で見て）前記第１の窪みに対向していてよい。この場合、前記第１と第２の窪みの深さは前記セラミック体の厚さの半分を下回っている。
【００１５】
前記窪みは、前記セラミック体の材料の熱伝導率を上回る熱伝導率を有する充填材で少なくとも部分的に満たされていてよい。これにより、周囲たとえば物体への前記抵抗素子の放熱を改善するヒートシンクを前記セラミック体内につくり出すことができる。
【００１６】
前記充填材は電気的に絶縁されていてよい。ただしまた、前記充填材は導電性を有していてもよい。
【００１７】
前記セラミック体は好ましくはソリッド焼結剛体である。前記セラミック体の母材としてはＢａＴｉＯ３が適している。前記セラミック体は好ましくは板として調製されている。前記窪みは焼結されたセラミック体に切り込みとしてつくり出すことができる。前記セラミック体の前記主面は、前記窪みの形成後、電極層を形成するためにメタライジングされる。ただしまた、未焼結のセラミック体に前記窪みを配置成形し、その後に、予備成形された前記窪みを備えたセラミック体を焼結に付することも可能である。
【００１８】
前記電極層はそれぞれたとえば電気めっき法で被着されることができる。前記電極層はまた、スパッタリング、蒸着によるかまたは金属ペーストとして被着されて焼付けられてもよい。また、特別な成層を達成するために、前記電極被着技法を組合わせることも可能である。
【００１９】
こうして製造された抵抗素子は好ましくは導通用コネクタを備えており、その機械的仕様は半径方向接触またはＳＭＤタイプ素子のそれと同じであってよい。これらの素子の製造は絶縁材料による包囲、プラスチックカプセル被覆を内実としていてもよい。この場合、複数の抵抗素子が一緒にカプセル被覆されていてよい。これらの抵抗素子はまた、好ましくは前記セラミック体の材料の熱伝導率を上回る熱伝導率を有する少なくとも１つの面状被覆層と結合されていてもよい。前記被覆層は導電性を有し、導通用接点として適していてよい。前記被覆層はまた、導電部分層と電気絶縁部分層とを含んでなる複合層として形成されていてもよい。
【００２０】
前記抵抗素子はまた、被覆層との電気的、熱的接触が事後的に行われることもできるように、被覆層との予備的結合なしに配置されていてもよい。互いに機械的に結合された複
数の抵抗素子が共同して１つの装置に使用されることも可能である。これらの抵抗素子は好ましくは互いに電気的に接続されている。
【図面の簡単な説明】
【００２１】
【図１】セラミック体の両側主面に窪みが配置された抵抗素子を示す図である。
【図２】窪みが充填材で満たされた図１の抵抗素子を示す図である。
【図３】２枚の被覆層間に配置された図２の抵抗素子を示す図である。
【図４】ＳＭＤタイプの図２の抵抗素子を示す図である。
【図５】さまざまな実施例の窪みを示す図である。
【発明を実施するための形態】
【００２２】
以下、上記紹介した抵抗素子を、正確な縮尺ではない概略的な図面を参照して説明する。
【００２３】
図１にはセラミック体抵抗素子１が示されている。セラミック体１は、セラミック体の第１の主面（上面）に配置された第１の窪み２１と、セラミック体の第２の主面（下面）に配置された第２の窪み２２とを有している。これらの窪みは好ましくは、図２の実施態様が示しているように、セラミック体１よりも優れた熱伝導率を有する充填材３で満たされている。
【００２４】
上記セラミック体の上記上面には第１の電極層６１が配置され、上記下面には第２の電極層６２が配置されている。上記電極層６１，６２は窪み２１，２２の表面も覆っている。
【００２５】
上記第２の窪み２２は上記第１の窪み２１に対して横方向に変位させられている。上記第１と第２の窪み２１，２２は互いに結合されていない。図１〜３に示した窪み２１，２２の深さはセラミック体１の厚さのおおよそ半分である。この種の深さを有する窪み２１，２２の形成は、特に、
ａ）互いに隣接する２個の上記第１の窪み間の間隔が上記第２の窪みの幅よりも大きく、かつ
ｂ）互いに隣接する２個の上記第２の窪み間の間隔が上記第１の窪みの幅よりも大きい場合に可能である。深さならびに形状に関する上記窪み２１，２２のその他の実施態様は図５Ａ〜５Ｆに示されている。
【００２６】
上記セラミック体１は図３に示した実施態様において２枚の被覆層４１，４２の間に配置されている。上記セラミック体１は好ましくは上記被覆層４１，４２と固定結合されており、たとえば接着接合されている。
【００２７】
図１〜３に示した上記抵抗素子はたとえば発熱体として適している。
図４には、図２に示した抵抗素子であって、抵抗素子の下面に対して引き出されたコネクタ５１，５２を有した抵抗素子が示されている。この種の抵抗素子は表面実装可能な素子もしくはＳＭＤ素子である。略称たるＳＭＤはＳｕｒｆａｃｅ  Ｍｏｕｎｔｅｄ  Ｄｅｖｉｃｅ［表面実装デバイス］を表している。図４に示した抵抗素子は回路板上に実装可能であって、特に電流保護使用向けに思料可能である。
【００２８】
上記抵抗素子は別法として、リード線タイプ素子つまりリード端子付き素子として形成されていてよい。
【００２９】
図５Ａに示した窪み２１，２２の深さはセラミック体１の厚さの半分を超えており、そのため、第１の窪みの一部は櫛状に入り組んで、上記セラミック体の中央エリア１０でオ
ーバラップしている。図１に示した実施態様と同様に、セラミック体１は蛇行状断面を有している。
【００３０】
特に深く形成された窪み２１，２２は、それによって上記電極層６１，６２の間の間隔を特に狭く設定し、こうして、上記抵抗素子の抵抗を減少させることができるという利点を有する。
【００３１】
図５Ｂおよび５Ｃに示した窪み２１，２２の深さはセラミック体１の厚さの半分を下回るように設定されている。図５Ｃにおいて、第２の窪み２２は第１の窪み２１と直接に対向している。窪み２１，２２の間のセラミック体の残りの厚さは抵抗素子の安定性にとって十分なように選択されている。
【００３２】
図５Ｄには、片面のみに窪み２１が配置された抵抗素子が紹介されている。
図１〜５Ｃに示した抵抗素子の窪み２１，２２は矩形断面を有している。窪み２１，２２の断面は別法として、図５Ｄに示したように丸められていても、図５Ｅに示したように斜めに延びる側壁を有していても、あるいは図５Ｆに示したようにＶ形に形成されていてもよい。
【符号の説明】
【００３３】
１，１ａ，１ｂ  セラミック体、１０  セラミック体中央エリア、２１  第１の窪み、２２  第２の窪み、３  充填材、４１  第１の被覆層、４２  第２の被覆層、５１，５２
コネクタ、６１  第１の電極層、６２  第２の電極層
【図１】
2009544160.tif 000003
【図２】
2009544160.tif 000004
【図３】
2009544160.tif 000005
【図４】
2009544160.tif 000006
【図５Ａ】
2009544160.tif 000007
【図５Ｂ】
2009544160.tif 000008
【図５Ｃ】
2009544160.tif 000009
【図５Ｄ】
2009544160.tif 000010
【図５Ｅ】
2009544160.tif 000011
【図５Ｆ】
2009544160.tif 000012
【国際調査報告】
2009544160.tif 000013
2009544160.tif 000014
2009544160.tif 000015
2009544160.tif 000016