(57)【要約】本発明は、２つの電圧値（Ｖ１、Ｖ０）の電圧信号（ＡＦ）入力を処理するためのデータスライサ（ＤＳ）回路であって、各値が情報の二進の１又は０ビットに対応する変調ベースバンド信号（Ｓ）の一特性に割り当てられた値を表すものであり、データスライサ（ＤＳ）が、電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）を検出するための第１の手段（ＲＤ１）、電圧信号（ＡＦ）の立ち下がり遷移部分（ＦＥ）を検出するための第１の手段（ＦＤ１）、及び電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）が検出された場合には二進の０を、電圧信号（ＡＦ）の立ち下がり遷移部分（ＦＥ）が検出された場合には二進の１を第１のシリアルデジタル信号出力（３）に供給し、又はその逆を行う手段（Ｆ１）からなるデータスライサ（ＤＳ）回路に関する。【選択図】図２
2009534891.tif 000002
【特許請求の範囲】
【請求項１】
２つの電圧値（Ｖ１、Ｖ０）の電圧信号（ＡＦ）入力を処理するためのデータスライサ（ＤＳ）回路であって、各値が情報の二進の１又は０ビットに対応する変調ベースバンド信号（Ｓ）の一特性に割り当てられた値を表すものであり、
該データスライサ（ＤＳ）が、
・該電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）を検出するための第１の手段（ＲＤ１）、
・該電圧信号（ＡＦ）の立ち下がり遷移部分（ＦＥ）を検出するための第１の手段（ＦＤ１）、及び
・該電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）が検出された場合には二進の０を、該電圧信号（ＡＦ）の立ち下がり遷移部分（ＦＥ）が検出された場合には二進の１を第１のシリアルデジタル信号出力（３）に供給し、又はその逆を行う手段（Ｆ１）
からなることを特徴とするデータスライサ（ＤＳ）回路。
【請求項２】
請求項１のデータスライサ（ＤＳ）回路において、
・該電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）を検出するための第１の手段（ＲＤ１）が、１ビット期間より短い第１の時間間隔（Ｔ１）で立ち上がり遷移検出表示（ＶＲＥＤ）を供給し、
・該電圧信号（ＡＦ）の立ち下がり遷移部分（ＦＥ）を検出するための第１の手段（ＦＤ１）が、１ビット期間より短い第２の時間間隔（Ｔ２）で立ち下がり遷移検出表示（ＶＦＥＤ）を供給し、
・第１のシリアルデジタル信号出力（３）を供給するための手段（Ｆ１）が、立ち上がり及び立ち下がり遷移検出表示（ＶＲＥＤ、ＶＦＥＤ）を分析し、前記遷移検出表示に従って前記第１のシリアルデジタル信号出力（３）を供給するための手段からなる
ことを特徴とするデータスライサ（ＤＳ）回路。
【請求項３】
請求項１又は２のデータスライサ（ＤＳ）回路であって、さらに、該電圧信号（ＡＦ）の立ち上がり及び立ち下がり遷移部分（ＲＥ、ＦＥ）を検出するための該第１の手段の前段に、電圧信号増幅手段（Ａｍ）を備えたデータスライサ（ＤＳ）回路。
【請求項４】
請求項１又は２のデータスライサ（ＤＳ）回路であって、さらに、
・該電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）を検出し、最大シリアルデータ転送単位期間よりも長い第３の時間間隔（Ｔ３）で第２の立ち上がり遷移検出表示（４）を供給する第２の手段（ＲＤ２）、
・変調ベースバンドキャリア信号強度表示（ＲＳＳ）を予め定められたしきい値（Ｔｈ）と比較し、前記比較の結果に対応する表示（５）を供給する手段（Ｃ）、
・前記第２の立ち上がり遷移検出表示（４）及び前記信号強度比較表示（５）を受信し、前記入力表示（４、５）に従って遮断又は転送信号出力表示（６）を供給する手段（Ａ１）、及び
・該第１のシリアルデジタル信号出力（３）及び遮断又は転送信号出力表示（６）を受信し、該遮断又は転送信号出力表示（６）が転送を示すときは該第１のシリアルデジタル信号出力（３）となり、該遮断又は転送信号出力表示（６）が遮断を示すときは固定の論理値となる第２のシリアルデジタル信号出力（７）を供給する手段（Ａ２）
からなるデータスライサ（ＤＳ）回路。
【請求項５】
シフトキーイングされた符号化信号の復調段（ＤＭ）であって、
・２つの電圧値（Ｖ１、Ｖ０）を有する電圧信号（ＡＦ）を供給するディスクリミネータ（Ｄ）であって、各値が二進の１又は０ビットに対応する変調ベースバンド信号（Ｓ）の一特性に割り当てられた値を表すものである、ディスクリミネータ（Ｄ）、及び
・請求項１記載のデータスライサ（ＤＳ）回路
からなる復調段（ＤＭ）。
【請求項６】
請求項５の復調段（ＤＭ）であって、
・変調ベースバンドキャリア信号強度表示（ＲＳＳＩ）を供給する電力検出器（ＰＤ）回路、及び
・請求項４記載のデータスライサ回路（ＤＳ）
からなる復調段（ＤＭ）。
【請求項７】
請求項５又は６記載の復調段（ＤＭ）からなる、シフトキーイングされた符号化信号のための受信システム。
【請求項８】
シフトキーイングされた符号化信号を復調するための方法であって、
・２つの電圧値（Ｖ１、Ｖ０）の電圧信号（ＡＦ）を供給するステップからなり、各値が情報の二進の１又は０ビットに対応する変調ベースバンド信号（Ｓ）の一特性に割り当てられた値を表すものであり、
さらに、
・該電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）を検出するステップ、
・該電圧信号（ＡＦ）の立ち下がり遷移部分（ＦＥ）を検出するステップ、及び
・該電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）が検出された場合には二進の０を、該電圧信号（ＡＦ）の立ち下がり遷移部分（ＦＥ）が検出された場合には二進の１を第１のシリアルデジタル信号出力（３）に供給し、又はその逆を行うステップ
からなることを特徴とする方法。
【請求項９】
請求項８の方法であって、さらに、前記信号の立ち上がり及び立ち下がり遷移部分（ＲＥ、ＦＥ）の検出の前に、該電圧信号（ＡＦ）を増幅するステップからなる方法。
【請求項１０】
請求項８又は９の方法であって、さらに、
・変調されたベースバンドキャリア信号強度表示（ＲＳＳＩ）を供給するステップ、
・該電圧信号（ＡＦ）の立ち上がり遷移部分（ＲＥ）を検出し、最大シリアルデータ転送単位期間よりも長い時間間隔（Ｔ３）に立ち上がり転移検出表示（４）を供給するステップ、
・変調ベースバンドキャリア信号強度表示（ＲＳＳ）を予め定められたしきい値（Ｔｈ）と比較し、前記比較の結果に対応する表示（５）を供給するステップ、
・前記第２の立ち上がり遷移検出表示（４）及び前記信号強度比較表示（５）を受信し、前記入力表示（４、５）に従って遮断又は転送信号出力表示（６）を供給するステップ、及び
・該第１のシリアルデジタル信号出力（３）及び遮断又は転送信号出力表示（６）を受信し、該遮断又は転送信号出力表示（６）が転送を示すときは該第１のシリアルデジタル信号出力（３）となり、該遮断又は転送信号出力表示（６）が遮断を示すときは固定の論理値となる第２のシリアルデジタル信号出力（７）を供給するステップ
からなる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概略として、シフトキーイングされた符号化信号を用いるシリアルデータ送信に関し、より具体的には、データスライサ回路、復調段、受信システム、及びシフトキーイングされた符号化データを復調する方法に関する。
【背景技術】
【０００２】
シリアルデータ送信は、例えばＬＡＮ又はインターネットネットワーク又は携帯電話サービス等のデジタルデータの送信に用いられる公知の送信技術である。送信メディア、即ち、電気、光又は無線によって、有線又は無線を用いて、そして無用な減衰及び信号干渉効果を回避するために、送信されるデジタル信号は通常は標準的には正弦波のキャリア信号における何らかのパラメータを変化させて符号化され、これは変調として知られる。シリアルデータ送信のための基本的な公知のデジタル変調技術は振幅シフトキーイング（ＡＳＫ）、周波数シフトキーイング（ＦＳＫ）及び位相シフトキーイング（ＰＳＫ）である。例えば、ＦＳＫは、データストリームのデジタル値に従ってキャリア信号の周波数を変化させることによってデータストリームを送信するやり方である。
【０００３】
例えばＦＳＫ変調を用いる従来のデジタル通信システムにおいて、受信システムは、図１に示すように、ベースバンド信号Ｓの２つの周波数を検出し（又はそれらを区別し）、及び受信信号の周波数に直接関係する出力電圧ＡＦを生成することができるディスクリミネータＤを備える復調段ＤＭを有する。これは周波数−電圧変換として知られているものでもある。図１Ｂに示すように、ディスクリミネータの出力電圧信号ＡＦは電圧Ｖ１及びＶ０を供給する。ここで、Ｖ１はキャリア信号の周波数ｆ１を表す二進の１を符号化するための電圧であり、Ｖ０はキャリア信号の周波数ｆ０を表す二進の０を符号化するための電圧である。周波数−電圧変換機能を与えるための多数の技術が存在し、本発明は上記のＦＭ復調の実施に限定されないものとする。
【０００４】
図１Ｂに示す出力電圧信号ＡＦは、Ｖ１及びＶ０がほぼ一定の電圧を有しつつ、ほぼ安定した水平の特性を有するものとして説明したが、出力電圧信号ＡＦが一定でない特性及び／又は安定でない位相であり、Ｖ１及びＶ０の値がビット毎に実質的に異なるものとすることも可能である。
【０００５】
ディスクリミネータＤの後にいわゆるデータスライサＤＳが続き、これは出力電圧信号ＡＦを受信し、送信機によって送信された元々のビットストリームに対応するデジタルデータストリーム出力を供給する。データスライサＤＳは普通、電圧出力ＡＦの振幅がスライシング点を超えたときに二進の１を供給し、その振幅がスライシング点以下のときに二進の０を供給する比較回路に接続されたピーク／谷検出器又は充放電回路を備える。上述の要素を有する復調段を備える周知の受信機システムは米国特許出願第２００４／０１９０６５０号に記載されている。さらに、従来の受信システムはまた、ディスクリミネータＤの入力におけるベースバンド信号Ｓの強度の表示ＲＳＳＩ（通常は直流電圧）を供給する電力検出回路ＰＤを備える。ＨｉＭＡＲＫテクノロジー・インク社のＦＳＫ変調器を用いるワイヤレス無線シリアルデータ送信のための低電力中間周波数（ＩＦ）受信回路ＲＸ３１４１も上記の要素（ディスクリミネータとして４値ＦＭ検出器、ディスクリミネータの入力における受信信号強度ＲＳＳＩの表示も供給するデータスライサとしての充放電回路及び１ビット比較器）からなる従来の復調段の一例である。
【０００６】
ＦＳＫ変調を用いるデジタル通信システムについて説明してきたが、ディスクリミネータが受信信号の振幅又は変調に直接関係する出力電圧ＡＦを供給するＡＳＫ又はＰＳＫ変調にも同じ原理が適用される。
【０００７】
公知のタイプのシリアルデータ受信システムの問題はデータスライサが最初のビットからの受信に対して十分でない、即ち、受信機を安定動作状態とするために、送信されたデータストリームの前にビットプリアンブルが必要となることである。これは、安定絶対ピーク及びマイナスピーク電圧値並びにスライシング比較器のための基準として使用される安定平均電圧値を有する安定出力電圧信号ＡＦを得るために、前述の従来技術の受信システムにおいては必要である。さらに、公知の受信システムのデータスライサは、ノイズによるエラーの増加を回避するために、連続ビット変化の受信、あるいは同じ極性のビットの長いストリングに対応して設計される。
【０００８】
本発明の課題は  ＦＳＫ、ＡＳＫ又はＰＳＫ変調等を用いてシフトキーイングされた変調データストリームの復調のための受信機システムを提供することであり、最初のビットから速い復調応答を提供することである。
【０００９】
課題は、請求項１によるデータスライサ回路、請求項５によるシフトキーイングされた符号化信号の復調段、請求項７によるシフトキーイングされた符号化信号の受信機システム、及び請求項８によるシフトキーイングされた符号化信号を復調する方法によって解決される。本発明による受信機システムは復調段を備え、そこでは、ディスクリミネータが２つの電圧値を有する電圧出力を生成し、各値が例えば振幅、周波数又は位相等の変調キャリア信号の１つの特性に割り当てられた二進の１又は０に相当する値を表し、上記電圧出力が送信機側によって送信されたデータストリームに対応する速いシリアルデジタルデータ出力を供給するデータスライサモジュールによって処理される。
【発明の開示】
【課題を解決するための手段】
【００１０】
本発明による受信システムは、高速シリアルデジタルデータ出力応答、例えばビット長の１０％未満での最初のビットからの、即ち、短いデータプリアンブルを要しない受信を提供し、連続するビット変化を持つデータストリームの受信に対して、又は同極性のビットの長いストリングに対応して設計される。
【００１１】
本発明にある基本的概念は、所望のシリアルデータ出力を供給するために出力電圧信号ＡＦの安定化を待つ必要がなく、従って、送信機がデータスライサ検出回路の安定動作を可能とするための複数のデータプリアンブルビットを送信する必要がない。本発明によると、出力電圧信号ＡＦの立ち上り又は立ち下りエッジが、絶対Ｖ１及びＶ０信号値及び／又は実質的に安定な水平グラフ特性及び電圧信号の平均値とは独立して検出される。本発明によるシフトキーイングされた符号化信号を復調する受信機システム及び受信方法を適用することによって、送信機と受信機の間のシリアルデータ送信スループットが上昇し、従ってシステム性能が向上する。
【００１２】
本発明のさらなる有利な構成が独立請求項、以下の記載及び図面から明らかになる。
本発明の好適な実施例において、受信システムは復調段を備え、そこでは、データスライサはまた、受信データストリームの信号がないか、又は長く高い若しくは低い期間の場合においてデジタルノイズをなくすノイズ除去手段を備える。これは、立ち上がりエッジ検出器及び立ち下がりエッジ検出器が小さい電圧差を検出するように調整される場合の例に必要である。ノイズピークのない理想の出力電圧信号ＡＦの場合には、ノイズ除去手段は必要ない。
本発明の実施例を図１から６とともに説明する。
【発明を実施するための最良の形態】
【００１３】
図２は本発明による受信機システムの復調段ＤＭの第１の実施例であり、信号Ｓ、ディスクリミネータモジュールＤ、電圧信号ＡＦ、データスライサＤＳ、増幅器Ａｍ、立ち上がり検出器ＲＤ１、立ち下がり検出器ＦＤ１、時間パラメータＴ１及びＴ２、立ち下がりエッジ及び立ち上がりエッジ検出器信号出力１及び２、論理ブロックＦ１及びデータ出力信号３を有する。
【００１４】
信号Ｓは、受信機システムにおいてベースバンド形式に適用されていたＦＳＫ、ＡＳＫ又はＰＳＫ技術を用いて変調された受信キャリア信号である。ディスクリミネータＤは、例えば振幅、周波数又は位相等のキャリア信号の変調特性を検出し、キャリア信号Ｓの変調特性の値に直接関係し、図１Ｂに示すような波形の電圧出力信号ＡＦを生成する。上述したように、ＦＳＫ変調データストリームについては、電圧出力信号ＡＦは従来のＦＭ復調器によって実行される周波数−電圧変換の結果であればよい。
【００１５】
そして、本発明では、電圧信号ＡＦはデータスライサＤＳによって処理される。データスライサＤＳは、電圧信号ＡＦを増幅する増幅器Ａｍを備えるが、データスライサの入力経路におけるこの構成要素の存在は選択的なものであり必須ではない。電圧信号ＡＦにおける立ち上がり遷移は立ち上がりエッジ検出器ＲＤ１によって変換され、電圧信号ＡＦにおける立ち下がり遷移は立ち下がりエッジ検出器ＦＤ１によって変換される。時間パラメータＴ１及びＴ２は上記のエッジ検出器によって供給される立ち上がり又は立ち下がり検出信号表示を保持するのに使用される。即ち、立ち上がり検出表示又は立ち下がり検出表示の時間が立ち上がりエッジ検出器又は立ち下がりエッジ検出器の出力において保持される。上記の時間パラメータＴ１及びＴ２は１ビット未満の値に設定され、上記ビット期間は、公知技術において知られるように、使用される変調及び最大伝送データレートから導出される。
【００１６】
立ち上がりエッジ検出器ＲＤ１及び立ち下がりエッジ検出器ＦＤ１の出力信号１及び２は、立ち上がりエッジ検出器ＲＤ１が時間Ｔ１の間に立ち上がりエッジ検出表示を出力１に供給する場合は二進の１を出力３に供給し、又は立ち下がりエッジ検出器ＦＤ１が時間Ｔ２の間に立ち下がりエッジ検出表示を出力２に供給する場合は二進の０を出力３に供給する  論理ブロックＦ１によって受信される。論理ブロックＦ１の例示の実装は、例えば立ち上がりエッジ検出器ＲＤ１の出力信号１に接続されたセット入力及び立ち下がりエッジ検出器ＦＤ１の出力信号に接続されたリセット入力のＲＳフリップフロップであればよい。
【００１７】
図３は本発明による受信機システムの復調段ＤＭの第２の実施例であり、信号Ｓ、ディスクリミネータモジュールＤ、電圧信号ＡＦ、電力検出器ＰＤ、受信信号強度表示ＲＳＳ１、データスライサＤＳ、増幅器Ａｍ、第１の立ち上がり検出器ＲＤ１、立ち下がり検出器ＦＤ１、第２の立ち上がり検出器ＲＤ２、時間パラメータＴ１〜Ｔ３、立ち下がりエッジ及び立ち上がりエッジ検出器信号出力１、２、４及び５、論理ブロックＦ１、Ａ１及びＡ２、比較器Ｃ、しきい値Ｔｈ、比較器Ｃの出力信号５、論理ブロックＦ１及びＡ１の出力信号３及び６並びにデータ出力信号７を有する。
【００１８】
上記図２に既に記載した構成要素とは別に、復調段ＤＭはディスクリミネータＤの入力において信号Ｓの強度の表示ＲＳＳＩ（通常はＤＣ電圧）も供給する。表示ＲＳＳＩは従来の電力検出器ＰＤを用いて供給される。
【００１９】
本発明によるデータスライサＤＳはさらに、第２の立ち上がりエッジ検出器ＲＤ２を備える。（ａ）復調されるべき信号Ｓがない場合、及び／又は（ｂ）信号Ｓが同極性のビットの長いストリングを持つ場合に、比較器Ｃとともに、ノイズのある電圧信号ＡＦについてエラー低減を与える。比較器Ｃは信号強度表示ＲＳＳＩを、除去されなくてはならないノイズ値よりも大きい値に設定されたしきい値Ｔｈと比較する。信号強度表示ＲＳＳＩが上記しきい値Ｔｈよりも大きい場合、比較器Ｃの出力信号５は復調されるべき信号Ｓの存在があることを示す高論理１の値を供給する。信号強度表示ＲＳＳＩがしきい値Ｔｈよりも低い場合、比較器Ｃの出力信号５は復調されるべき信号Ｓの存在がなく、ノイズのみがあることを示す低論理０の値を出力する。第２の立ち上がりエッジ検出器ＲＤ２は電圧信号ＡＦの立ち上がりエッジを検出する役割を持ち、時間パラメータ値Ｔ３によって規定されるある時間について検出表示を出力４に供給する。ここで、伝送されるデータストリームの１ビットよりも大きい値に設定され、ビット時間の値は従来技術で知られるように使用される変調及び最大伝送データレートから導出される。第２の立ち上がりエッジ検出器ＲＤ２は、１つの送信機がデジタル高又は低ビットストリームを通常のテレグラム長又は最大シリアルデータ送信単位よりも長くまとめている場合に対する保護を与える。この値を２回取ることはＴ３の良い評価となる。
【００２０】
第２の立ち上がりエッジ検出器ＲＤ２の出力信号４及び比較器Ｃの出力信号５は、比較器の表示及び立ち上がりエッジ検出の表示を解析する役割を持つ論理ブロックＡ１に接続される。論理ブロックＡ１の出力信号６は、論理ブロックＡ２に接続されている論理ブロックＦ１の出力信号３に対するスイッチとして動作する。第２の立ち上がり検出器ＲＤ２の出力信号４が、電圧信号ＡＦの立ち上がりエッジ遷移が検出されたことを示す場合、及び比較器Ｃの出力信号５が、復調されるべき信号Ｓの存在があることを示す場合、論理ブロックＡ１の出力信号６は例えば高論理１の値の表示を供給し、論理ブロックＦ１の出力信号３がデータ出力信号７として提供されるべきことを示す。一方、第２の立ち上がりエッジ検出器ＲＤ２の出力４において立ち上がりエッジ遷移検出信号の存在がない場合、又は比較器Ｃが復調すべき信号がないことを示す場合、論理ブロックＡ１の出力信号６は例えば低論理０の値の表示を供給し、論理ブロックＦ１の出力信号３は遮断されること、及びデータ出力信号７は低論理０の値に保持されるべきことを示す。
【００２１】
論理ブロックＡ２は論理ブロックＦ１の出力信号３を受信し、上述のように、論理ブロックＡ１の信号表示６に従って上記出力信号３をデータ出力信号７として供給する役割を持つ。論理ブロックＡ１及びＡ２の実装例としては論理ＡＮＤ回路がある。
【００２２】
図４にシフトキーイングされた符号化信号のディスクリミネータの出力電圧信号の信号図を示す。同図は、二進の０を符号化するためのキャリア信号の例えば第１の周波数ｆ０を表す電圧値Ｖ０、二進の１を符号化するためのキャリア信号の例えば第２の周波数ｆ１を表す電圧値Ｖ１、及び出力電圧信号ＡＦのある立ち上がり又は立ち下がり電位差を表す立ち上がりエッジ遷移部分ＲＥ及び立ち下がりエッジ遷移部分ＦＥを有する。
【００２３】
出力電圧信号ＡＦの立ち上がりエッジ遷移部分ＲＥ及び立ち下がりエッジ遷移部分ＦＥは本発明によるデータスライサ回路によって検出される。上記遷移部分ＲＥ、ＦＥの検出についての電位差は適宜調整される。即ち、上記立ち上がり電圧信号又は立ち下がり電圧信号の差に対する立ち上がりエッジ検出器及び立ち下がりエッジ検出器の感度は必要に応じて調整されればよい。代替的に、立ち上がりエッジ検出器及び立ち下がりエッジ検出器の感度は特定の電圧レベルの差に固定されてもよく、増幅器Ａｍのゲインは立ち上がりエッジ検出器及び立ち下がりエッジ検出器に必要な上記電位差を供給するように調整されればよい。
【００２４】
図５にシフトキーイングされた符号化信号のディスクリミネータの出力電圧信号ＡＦの電圧Ｖ−時間Ｔのグラフを示す。同図は、二進の０を符号化するためのキャリア信号の例えば第１の周波数ｆ０を表す電圧値Ｖ０、二進の１を符号化するためのキャリア信号の例えば第２の周波数ｆ１を表す電圧値Ｖ１を有する。電圧値Ｖ０及びＶ１は情報時間Ｔｂの各ビットについて同じ絶対電圧を有しておらず、これは、例えば出力電圧信号ＡＦが安定フェーズになく、又はディスクリミネータが固定の又は安定した出力電圧信号平均値Ａｖを供給していない場合に起こり得ることである。図４で説明したように立ち上がりエッジ検出器は出力電圧信号ＡＦの立ち上がりエッジ遷移部分を検出し、その出力である時間Ｔ１の間電圧値ＶＲＥＤを保持することによって上記検出の表示を供給する。図４で説明したように立ち下がり検出器は出力電圧信号ＡＦの立ち下がりエッジ遷移部分を検出し、その出力である時間Ｔ２の間電圧値ＶＦＥＤを保持することによって上記検出の表示を供給する。立ち上がり及び立ち下がりエッジ検出表示保持時間Ｔ１及びＴ２は１ビット期間Ｔｂよりも短くなるように設定される。
【００２５】
図２及び３の例で説明したように、立ち上がりエッジ検出表示及び立ち下がりエッジ検出表示は、例えば値Ｖ０が二進の０を意味し、値Ｖ１が二進の１を意味する（又はその逆）といったような出力電圧信号ＡＦが得られるやり方で、上記表示を分析する役割のロジックブロックＦ１に供給される。例えば、ロジックブロックＦ１は、立ち上がりエッジ検出器ＲＤ１が立ち上がりエッジ検出表示を出力１に供給した場合に二進の１を出力３に供給し、又は立ち下がりエッジ検出器ＦＤ１が立ち下がりエッジ検出表示を出力２に供給した場合に二進の０を出力２に供給する。値Ｖ０が二進の１を意味し、値Ｖ１が二進の０を意味するように出力電圧信号ＡＦが符号化された場合、ロジックブロックＦ１は、立ち下がりエッジ検出器ＦＤ１が立ち下がりエッジ検出表示を出力２に供給した場合には二進の１を出力３に供給し、又は立ち上がりエッジ検出器ＲＤ１が立ち上がりエッジ検出表示を出力１に供給した場合には二進の０を出力２に供給することが分かる。
【００２６】
図６に本発明による送受信機ＴＲ１及びＴＲ２を有するデジタル通信システムの実施例を示す。基地局、アンテナ機器、その他電磁放射要素のような要素Ｅ１及びＥ２は相互に情報を送受信する。上記情報は送受信機ＴＲ１及びＴＲ２による送信／受信の目的のために変調／復調され、光ファイバＯＣのような何らかの媒体を介して伝送される。送受信機ＴＲ１及びＴＲ２はあらゆる公知のシフトキーイング変調技術を使用し、送受信機の受信システムはシフトキーイングされた符号化信号を復調するために本発明による復調段を備える。送受信機ＴＲ１及びＴＲ２を要素Ｅ１及びＥ２に含まれないブロックとして図示したが、当業者であれば本発明による送受信機ＴＲ１及びＴＲ２が要素Ｅ１及びＥ２の部分として実装され得ることが分かるはずである。
【００２７】
一般化すると、本発明の原理はシフトキーイングされた符号化データストリームのための復調段（その復調段では、ディスクリミネータモジュールが、本発明によるデータスライサによって処理できる受信ベースバンドキャリア信号の一特性に直接関係する電圧出力を供給し、デジタルデータストリーム出力を供給する）に適用できることが分かる。
【００２８】
また、当業者であれば、本発明による復調段ＤＭが１以上の集積回路を用いて実装できることが分かるはずである。本発明によるデータスライサＤＳもまた、マイクロプロセッサ、デジタル信号プロセッサ又は動作指令に基づいて信号を操作する何らかの装置のような処理装置を用いて実装してもよい。復調段ＤＭのいくつかの機能は集積回路の内部に実装されなくてもよい。例えば、時間パラメータ値Ｔ１、Ｔ２及びＴ３は抵抗とコンデンサの組み合わせを集積回路に接続することによって実現でき、立ち上がりエッジ及び立ち下がりエッジ検出器ＲＤ１、ＲＤ２、ＦＤ１は適宜構成された外部再トリガ可能な（リトリガラブル）単安定マルチバイブレータとして実装してもよい。さらに、当業者であれば、処理論理が反転され、立ち上がりエッジエッジ検出器と立ち下がりエッジ検出器を入れ替えてもよいことが分かるはずである。また、本発明による復調段で扱われ又は処理される信号の全部又は一部はデジタル化され、並びに／又は立ち上がりエッジ検出器及び／若しくは立ち下がりエッジ検出器はデジタルワード若しくは文字の形式をとることもできる。
【図面の簡単な説明】
【００２９】
【図１】従来のシリアルデータ受信システムの復調段のブロック図、及びディスクリミネータモジュールの出力における信号図である。
【図２】本発明による受信システムの復調段の第１の実施例のブロック図である。
【図３】本発明による受信システムの復調段の第２の実施例のブロック図である。
【図４】シフトキーイング済み符号化信号ディスクリミネータの出力における電圧信号の信号図とともに本発明における基本原理を示す図である。
【図５】シフトキーイング済み符号化信号ディスクリミネータの出力における電圧信号の信号図とともに立ち上りエッジ検出器及び立ち下りエッジ検出器の機能を示す図である。
【図６】本発明の送受信機を有するデジタル通信システムを示すブロック図である。
【図１】
2009534891.tif 000003
【図２】
2009534891.tif 000004
【図３】
2009534891.tif 000005
【図４】
2009534891.tif 000006
【図５】
2009534891.tif 000007
【図６】
2009534891.tif 000008
【国際調査報告】
2009534891.tif 000009
2009534891.tif 000010