(57)【要約】  コンピュータアレイ（１０）が、複数のコンピュータ（１２）を有する。コンピュータ（１２）は、互いと非同期に通信し、コンピュータ（１２）自体は、内部的に全般的に非同期の形で動作する。あるコンピュータ（１２）は、別のコンピュータとの通信を試みるときに、他方のコンピュータ（１２）がそのトランザクションを完了する準備ができるまで眠り、これによって、電力を節約し、熱発生量を減らす。複数の読取信号線（１８）、書込信号線（２０）、およびデータ信号線（２２）が、コンピュータ（１２）を相互接続する。一方のコンピュータ（１２）が、読取信号線（１８）をハイにセットし、他方のコンピュータが、対応する書込信号線（２０）をセットするときに、データが、データ信号線（２２）上で転送される。読取信号線（１８）と対応する書込信号線（２０）との両方がロウになるときに、これによって、両方の通信するコンピュータ（１２）が、その通信が完了したことを知ることが可能になる。肯定応答信号線（７２）は、コンピュータ（１２）を再始動するためにハイになる。
2009527810.tif 000002
【特許請求の範囲】
【請求項１】
複数のコンピュータと、
前記コンピュータを接続する複数のデータ経路と
を含み、前記コンピュータのうちの第１のコンピュータが、前記コンピュータのうちの第２のコンピュータとの通信を試みるときに、前記コンピュータのうちの前記第１のコンピュータは、前記コンピュータのうちの前記第２のコンピュータが前記通信を完了する準備ができるまで動作を停止する
ことを特徴とするコンピュータアレイ。
【請求項２】
前記コンピュータのうちの前記第１のコンピュータは、書き込むことを試みており、
前記コンピュータのうちの前記第２のコンピュータは、前記コンピュータのうちの前記第２のコンピュータから読み取ることによって前記通信を完了する
ことを特徴とする請求項１に記載のコンピュータアレイ。
【請求項３】
前記コンピュータのうちの前記第１のコンピュータは、読み取ることを試みており、
前記コンピュータのうちの前記第２のコンピュータは、前記コンピュータのうちの前記第１のコンピュータに書き込むことによって前記通信を完了する
ことを特徴とする請求項１に記載のコンピュータアレイ。
【請求項４】
前記コンピュータのうちの前記第１のコンピュータは、複数の他のコンピュータから読み取るように構成される
ことを特徴とする請求項３に記載のコンピュータアレイ。
【請求項５】
前記コンピュータのうちの前記第１のコンピュータが前記コンピュータのうちの前記第２のコンピュータとの通信を試みるときに、前記第１のコンピュータは、書込信号線をハイにセットし、
前記コンピュータのうちの前記第２のコンピュータが前記通信を完了する準備ができたときに、前記第２のコンピュータは、読取信号線をハイにセットする
ことを特徴とする請求項１に記載のコンピュータアレイ。
【請求項６】
前記読取信号線がハイであり、さらに、対応する書込信号線もハイであるときに、データは、前記コンピュータのうちの前記第１のコンピュータと前記コンピュータのうちの前記第２のコンピュータとの間で転送される
ことを特徴とする請求項５に記載のコンピュータアレイ。
【請求項７】
データが前記コンピュータのうちの前記第１のコンピュータと前記コンピュータのうちの前記第２のコンピュータとの間で転送されるときに、前記読取信号線と前記書込信号線の両方は、ロウになる
ことを特徴とする請求項６に記載のコンピュータアレイ。
【請求項８】
前記読取信号線と前記書込信号線との両方がロウになるときに、前記コンピュータのうちの前記第１のコンピュータと前記コンピュータのうちの前記第２のコンピュータとの両方は、動作を再開する
ことを特徴とする請求項７に記載のコンピュータアレイ。
【請求項９】
第１のコンピュータデバイスと第２のコンピュータデバイスとの間で通信する方法であって、
前記第１のコンピュータデバイスに、それが前記第２のコンピュータデバイスと通信する準備ができていることを示させることと、
前記第２のコンピュータデバイスに、それが前記通信を完了する準備ができていることを示させることと、
前記第１のコンピュータデバイスと前記第２のコンピュータデバイスとの間でデータを転送することと、
前記第２のコンピュータデバイスに、前記通信が完了したことを前記第１のコンピュータデバイスに肯定応答させることと
を含むことを特徴とする方法。
【請求項１０】
前記第１のコンピュータデバイスは、それが前記第２のコンピュータに書き込む準備ができていることを示す
ことを特徴とする請求項９に記載の方法。
【請求項１１】
前記第１のコンピュータデバイスは、それと前記第２コンピュータとの間の書込信号線をハイにセットすることによって、それが前記第２のコンピュータに書き込む準備ができていることを示す
ことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記第１のコンピュータデバイスは、それが前記第２のコンピュータから読み取る準備ができていることを示す
ことを特徴とする請求項９に記載の方法。
【請求項１３】
前記第１のコンピュータデバイスは、それと前記第２のコンピュータデバイスとの間の読取信号線をハイにセットすることによって、それが前記第２コンピュータから読み取る準備ができていることを示す
ことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記第１のコンピュータデバイスは、読取信号線または書込信号線のうちの一方をハイにセットすることによって、それが前記第２のコンピュータデバイスと通信する準備ができていることを示し、
前記第２のコンピュータデバイスは、前記読取信号線または前記書込信号線のうちの他方をハイにセットすることによって、それが前記第１のコンピュータデバイスと通信する準備ができていることを示し、
前記読取信号線と前記書込信号線との両方がハイであるときに、データは、前記第１のコンピュータデバイスと前記第２のコンピュータデバイスとの間で転送される
ことを特徴とする請求項９に記載の方法。
【請求項１５】
前記第２のコンピュータデバイスは、前記読取信号線と前記書込信号線との両方をロウにプルすることによって、前記通信が完了したことを肯定応答する
ことを特徴とする請求項９に記載の方法。
【請求項１６】
前記読取信号線と前記書込信号線との両方がロウにプルされることを可能にするために、前記第１のコンピュータデバイスは、読取信号線または書込信号線のうちの一方を解放し、
前記第２のコンピュータデバイスは、前記読取信号線または前記書込信号線のうちの他方を解放する
ことを特徴とする請求項１５に記載の方法。
【請求項１７】
コンピュータの間で通信する方法であって、
（ａ）第１のコンピュータに、それが通信する準備ができていることを示させることと、
（ｂ）前記第１のコンピュータに、その後に動作を停止させることと、
（ｃ）第２のコンピュータに、それが前記第１のコンピュータと通信する準備ができていることを示させることと、
（ｄ）前記第１のコンピュータと前記第２コンピュータとの間でデータを転送することと、
（ｅ）前記第１のコンピュータに、動作を再開させることと
を含むことを特徴とする方法。
【請求項１８】
前記第１のコンピュータは、前記通信が達成されることを前記第２のコンピュータが肯定応答するときに、動作を再開させられる
ことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記第１のコンピュータは、前記第１のコンピュータと前記第２のコンピュータとの間の書込信号線をセットし、
前記第２のコンピュータは、前記第１のコンピュータと前記第２のコンピュータとの間の読取信号線をセットし、
前記第１のコンピュータは、前記読取信号線と前記書込信号線との両方がセットされた後に、動作を再開させられる
ことを特徴とする請求項１７に記載の方法。
【請求項２０】
前記読取信号線と前記書込信号線との両方がセットされているときに、データは、前記第１のコンピュータと前記第２のコンピュータとの間で転送される
ことを特徴とする請求項１９に記載の方法。
【請求項２１】
前記読取信号線と前記書込信号線との両方がセットされているときに、前記読取信号線と前記書込信号線との両方は、データが転送されたことを示すためにアンセットされる
ことを特徴とする請求項１９に記載の方法。
【請求項２２】
前記第１のコンピュータは、前記書込信号線にハイにならせることによって前記書込信号線をセットし、
前記第２のコンピュータは、前記読取信号線にハイにならせることによって前記読取信号線をセットし、
前記読取信号線および前記書込信号線は、前記読取信号線および前記書込信号線にロウにならせることによってアンセットされる
ことを特徴とする請求項２１に記載の方法。
【請求項２３】
動作ステップ（ａ）および（ｂ）の順番は、請求項１７で提示された順番と比較して逆転される
ことを特徴とする請求項１７に記載の方法。
【請求項２４】
第１のコンピュータと第２のコンピュータとの間の通信のための少なくとも１つのデータ伝送手段と、
前記第１のコンピュータにそれが通信する準備ができていることを示させる手段と、
前記第２のコンピュータにそれが通信する準備ができていることを示させる手段と、
通信が達成されたことを肯定応答する手段と
を含むことを特徴とするコンピュータ。
【請求項２５】
通信が達成されたことを肯定応答する前記手段がそのように示すまで、前記第１のコンピュータを停止する手段
をさらに含むことを特徴とする請求項２４に記載のコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータおよびコンピュータプロセッサの分野に関し、より具体的には、個々のコンピュータを構成する方法および手段、さらに、コンピュータ同士を接続し、全体的な速度および、より具体的には組合せの効率が、最適化されるようにする方法および手段に関する。本発明のコンピュータアレイの優勢な現在の用途は、計算能力と電力消費との両方が重要な考慮事項である、単一マイクロチップ上の複数のコンピュータの組合せにある。
【背景技術】
【０００２】
コンピューティングの分野では、処理速度が、非常に望まれる品質の一つであり、より高速のコンピュータおよびプロセッサを作成するための探求が、進行中である。しかし、少なくとも現在既知のテクノロジを使用するならば、マイクロプロセッサにおける速度向上の限界にすぐに到達するということが、産業界で一般に認められている。したがって、プロセッサの間でコンピュータタスクを共用することによって全体的なコンピュータ速度を高めるために複数のプロセッサを使用することへの関心が高まっている。しかし、ほとんど不可避的に、ワークロードの共用に伴う全体的な効率のいくらかの劣化があることも、一般に認められている。すなわち、１人の人が門柱の穴を６０分で掘ることができるからといって、必ずしも６０人の人が１分で門柱の穴を掘ることができるということにはならない、という古い諺があてはまる。同一の原理が、タスクのほとんどすべての分割にあてはまり、プロセッサ間のタスクの分割は、例外ではない。
【０００３】
もちろん、コンピュータプロセッサの間でのタスクの共用をより効率的にするための努力が、行われつつある。正確にどのようにタスクを割り振らなければならないかという問題が、調べられつつあり、プロセスが、改善されつつある。しかし、実装がどれほど賢いものであろうとも、そのような配置で少なくともいくらかの「浪費される」プロセッサ能力がなくなると期待する人はいない。
【０００４】
複数プロセッサコンピュータでの高いレベルの効率の欠如は、必ずしも、コンピュータチップまたはコンピュータシステムの全体的な計算能力に対する大きい妨害ではない。効率の欠如は、一般に、使用可能なプロセッサおよび処理能力の完全に盲目的な増加によって簡単に克服することができる。しかし、この解決策は、もう１つの問題につながる。すなわち、非常に多数のプロセッサおよび関連する構成要素は、増え続ける熱量を生み出す。熱は、現在の高性能単一プロセッサコンピュータチップにおいてさえすでに問題である。これらのチップは、正常に動作するだけのために、ファンおよび水冷など、特別な冷却手段を必要とする。したがって、より強力な単一プロセッサを小型ハンドヘルドデバイス、小型特定用途向けディジタル機器、および類似物で使用することは、実用的に不可能になってきた。現在単一チップ上で通常使用されているタイプの複数のプロセッサを組み合わせるという発想は、これを支援する最も特別な手段を使用する場合であっても、生成される熱を発散するのに適したパッケージの物理的限界を超えると思われる。
【０００５】
上で述べた熱の問題は、産業界で周知である。多大な努力が、この問題に対処するために行われつつある。提案された解決策には、効率を改善し、これによって必要なプロセッサの個数およびサイズを減らす方法と、個々のプロセッサの電力消費を減らす方法とが含まれてきた。しかし、この問題に対する究極の解決策がまだ見つかっていないことが、一般に認められている。この問題は、そのようなプロセッサを小型ハンドヘルドデバイスに適用する、産業界における傾向によって、さらに複雑になる。熱発散問題は、より大きいコンピュータパッケージにおいて十分に難しいが、非常に小さいデバイスのサイズおよびその熱発散表面の固有の欠如を考慮するときには、ほとんど克服不能と思われる。また、電力消費の問題は、熱発生量の問題と関連して起こる。明らかに、浪費された熱発生量は、浪費された電力消費を意味する。これは、常に望ましくないが、小さい電池駆動デバイスにおいては、受け入れることができない。
【０００６】
明らかに、大量の電力を消費せず、大量の熱を生じずに、大量の計算能力を提供する形を見つけることが、有利であるはずである。しかし、本発明者の知る限り、満足な解決策は、本発明の前には知られていない。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、本発明の目的は、コンピュータ処理速度を高める装置および方法を提供することである。
【０００８】
本発明のもう１つの目的は、多くの計算能力を安価に提供する装置および方法を提供することである。
【０００９】
本発明のもう１つの目的は、複数コンピュータアレイの動作速度を高める装置および方法を提供することである。
【００１０】
本発明のもう１つの目的は、コンピュータで集約的なタスクを達成するための装置および方法を提供することである。
【００１１】
本発明のもう１つの目的は、大量の電力を消費せずに大量の処理能力を生むコンピュータデバイスを提供することである。
【００１２】
本発明のもう１つの目的は、大量の熱を生じずに大量の処理能力を生むコンピュータデバイスを提供することである。
【課題を解決するための手段】
【００１３】
簡潔には、本発明の知り得る実施形態は、各コンピュータがそれ自体のメモリを有し独立の計算機能を有するコンピュータのアレイである。協力してタスクを達成するために、これらのコンピュータは、あるコンピュータから別のコンピュータにデータおよび／または命令を渡さなければならない。同時に働くコンピュータのすべてが、通常、ほとんどのタスクによって要求されるものよりもはるかに高い計算能力を備え、複数のコンピュータの間でタスクを分散するのに使用されるどのようなアルゴリズムまたは方法であっても、ほとんど確実に割り当ての不均等な分配をもたらすので、少なくともいくつかの、おそらくはほとんどの、コンピュータが、どの所与のときにもタスクの達成に能動的に参加しないであろうと予期される。不必要な電力の消費および不必要な熱の発生を防ぐために、コンピュータがその近傍のうちの１つまたは複数との通信を試みるときに、そのコンピュータは、近傍または近傍のうちの１つが通信を完了するために働くまで、本質的に電力を消費しない休眠モードになる。
【００１４】
本明細書で説明するように、コンピュータ間の通信は、クロックまたは類似物によって刻時されないという点で非同期である。刻時されるのではなく、通信は、リソースが使用可能になるときに、開始と完了との両方を行われる。すなわち、コンピュータは、データの送出を開始すること、あるいはそのプログラミングがそうするように指示するときにデータを受け取る準備ができている状態にそれ自体を置くことのいずれかを行う。その後、そのコンピュータまたはそのコンピュータが通信を試みている選択されたコンピュータのうちの１つが、その通信を完了する準備ができたときに、そのコンピュータはそれを行う。
【００１５】
所望の電力の節約および熱発散の減少を達成するためには、開始するコンピュータが、通信の完了を待っている間にその電力消費を止めるか、少なくとも大幅に減らすことが望ましい。これは、複数の形で達成できると考えられる。たとえば、そのコンピュータが、内部クロックまたは外部クロックのいずれかによって刻時される場合に、そのクロックを、その時間の期間中に低速化するか停止することができる。しかし、本明細書で説明される本発明の実施形態によれば、コンピュータは、それ自体が内部的に非同期に動作している。すなわち、コンピュータを駆動するクロックタイプの信号はない（本明細書で述べる１つの例外がある）。コンピュータが次の動作を待っている間に本質的に電力（少量の漏れ電流によって消費されるものを除く）が使用されない状態で停止することが、そのような非同期デバイスの自然な状態である。
【００１６】
本発明によれば、コンピュータ間の完全な非同期動作は、肯定応答動作の使用を介してもたらされる。すなわち、通信が刻時される従来技術では、デバイス間の通信は、一般に、刻時信号に対して相対的に特定の時刻に発生したと仮定される。送出側コンピュータは、一般に、そのデータが受取側コンピュータによって受け取られたことを確認する直接のポジティブフィードバックを一切有しないはずである。しかし、本発明によれば、あるコンピュータが、送出を試みることまたは受取を試みることのいずれかによって通信を試み、その後、もう１つのコンピュータが、受け取ることによってまたは送ることによってのいずれかでその動作を完了するときに、送出側コンピュータのアクションが、受取側コンピュータによって肯定応答され、両方のコンピュータが、そのトランザクションが完了したことを知るようになる。本発明の本実施形態では、この肯定応答は、この肯定応答動作を達成する際にデータサイクルまたは時間が浪費されないように、制御信号線をロウ（low）にすることによって達成される。しかし、本発明者は、通信の完了を肯定応答する動作が、デバイスが固有に内部的に非同期であるか否かにかかわりなく、さらに、デバイスが普通の電子回路、分子原理（molecular principles）、または現存するか将来に開発される他のすべての原理に基づく可能性があるかどうかにすらかかわりなく、本質的にデバイス間の任意の非同期通信に適用可能であると考える。
【００１７】
本発明の上記および他の目的は、本明細書で説明され、図面の複数の図に示された、本発明を実行する態様の説明およびその産業上の利用可能性に鑑みて、当業者に明白になるであろう。リストされた目的および利点は、本発明のすべての可能な利点の網羅的なリストではない。さらに、所期の目的および／または利点のうちの１つまたは複数が応用例に存在しないか不要である可能性がある場合であっても、本発明を実施することが可能である。
【００１８】
さらに、当業者は、本発明のさまざまな実施形態が、説明される目的および／または利点の、必ずしもすべてではなく１つまたは複数を達成できることを認めるであろう。したがって、本明細書に記載の目的および／または利点は、本発明の本質的要素ではなく、限定と解釈されてはならない。
【発明を実施するための最良の形態】
【００１９】
本発明を、図面を参照して次の説明で説明するが、図面では、類似する符号が、同一の要素または類似する要素を表す。本発明を、本発明の目的を達成する態様に関して説明するが、当業者は、本発明の趣旨または範囲から逸脱せずにこれらの教示に鑑みて変形形態を達成できることを諒解するであろう。
【００２０】
本明細書で説明され、かつ／または図面に示された実施形態および変形形態は、例としてのみ提示されるものであって、本発明の範囲を限定するものではない。そうでないと特に述べられない限り、本発明の個々の態様および構成要素は、省略するか変更することができ、あるいは、それゆえに既知の同等物を置換することができ、または将来に開発され得るものなどもしくは将来に受け入れられる置換物であることがわかる可能性があるものなどの未知の置換物として存在することができる。本発明は、潜在的応用の範囲が非常に大きく、本発明が多数のそのような変形形態に適用可能であることが意図されているので、請求される発明の趣旨および範囲の中に留まりながら、さまざまな応用のために変更されることも可能である。
【００２１】
本発明を実施するための知り得る態様は、個々のコンピュータのアレイである。本発明のコンピュータアレイは、図１の概略図に示され、図１では全般的符号１０によって指定されている。コンピュータアレイ１０は、複数（図示の例では２４個）のコンピュータ１２（時々、アレイの例で「コア」または「ノード」とも称する）を有する。図示の例では、コンピュータ１２のすべてが、単一のダイ１４上に置かれている。本発明によれば、コンピュータ１２のそれぞれは、後でより詳細に述べるように、一般に独立に機能するコンピュータである。コンピュータ１２は、複数の（その量は、後で詳細に述べる）相互接続するデータバス１６によって相互接続される。この例では、データバス１６が、両方向非同期高速並列データバスであるが、他の相互接続する手段をこの目的に使用することは、本発明の範囲内である。アレイ１０の本実施形態では、コンピュータ１２間のデータ通信が非同期であるだけではなく、個々のコンピュータ１２も、内部的に非同期モードで動作する。これは、本発明者によって、重要な利点をもたらすことが見つけられている。たとえば、クロック信号を、コンピュータアレイ１０全体に分配する必要がないので、大量の電力が、節約される。さらに、クロック信号を分配する必要がないことは、アレイ１０のサイズを制限し得る、または他の既知の問題を引き起こし得る多数のタイミング問題を除去する。
【００２２】
当業者は、図を明瞭にするために図１の図から省略されている、ダイ１４上の追加構成要素があることを認めるであろう。そのような追加構成要素に、電力バス、外部接続パッド、およびマイクロプロセッサチップの他のそのような共通の態様が含まれる。
【００２３】
コンピュータ１２ｅは、アレイ１０の周囲部にあるのではないコンピュータ１２のうちの１つの例である。すなわち、コンピュータ１２ｅは、４つの直交に近接するコンピュータ１２ａ、１２ｂ、１２ｃ、および１２ｄを有する。コンピュータ１２ａから１２ｅのこのグループ化は、下で、アレイ１０のコンピュータ１２の間の通信のより詳細な議論に関して使用される。図１の図からわかるように、コンピュータ１２ｅなどの内側コンピュータは、４つの他のコンピュータ１２を有し、この４つの他のコンピュータと、バス１６を介して直接に通信することができる。次の議論では、述べられる原理は、アレイ１０の周辺部にあるコンピュータ１２が３つの他のコンピュータだけと直接に通信し、角のコンピュータ１２の場合にはコンピュータ１２のうちの他の２つだけと直接に通信することを除いて、コンピュータ１２のすべてにあてはまる。
【００２４】
図２は、図１の一部のより詳細な図で、コンピュータ１２のうちの一部だけを示し、具体的にはコンピュータ１２ａから１２ｅまでを示す。図２の図には、それぞれが読取信号線１８、書込信号線２０、および複数の（この例では１８本の）データ信号線２２を有するデータバス１６も示されている。データ信号線２２は、１つの１８ビット命令ワードの全ビットを全般的に同時に並列に転送することができる。本発明の一実施形態で、コンピュータ１２のうちのいくつかが、近接するコンピュータのミラーイメージであることに留意されたい。しかし、コンピュータ１２が、すべてが同一にまたは近接コンピュータのミラーイメージとして配置されているかどうかは、ここで説明されている発明の態様ではない。したがって、本発明をよりよく説明するために、この潜在的な複雑化は、本明細書ではこれ以上述べない。
【００２５】
本発明の方法によれば、コンピュータ１２ｅなどのコンピュータ１２は、その読取信号線１８のうちの１つ、２つ、３つ、または４つすべてをセットし、各々の１つ、２つ、３つ、または４つすべての近接するコンピュータ１２からデータを受け取る準備をすることができる。同様に、コンピュータ１２が、その書込信号線２０のうちの１つ、２つ、３つ、または４つすべてをハイ（high）にセットすることも可能である。本発明者は、コンピュータ１２の書込信号線２０のうちの複数を一時にハイにセットすることに現時点でなんらかの実用的価値があると考えてはいないが、そのような動作の使用が発生し得ると考えられるので、それを行うことは、本発明の範囲を逸脱しない。
【００２６】
近接するコンピュータ１２ａ、１２ｂ、１２ｃ、または１２ｄのうちの１つが、それ自体とコンピュータ１２ｅとの間の書込信号線２０をハイにセットしたときに、コンピュータ１２ｅが対応する読取信号線１８をすでにハイにセットしている場合には、ワードが、関連するデータ信号線２２上でそのコンピュータ１２ａ、１２ｂ、１２ｃ、または１２ｄからコンピュータ１２ｅに転送される。その後、送出側コンピュータ１２は、書込信号線２０を解放し、受取側コンピュータ（この例では１２ｅ）は、書込信号線２０と読取信号線１８との両方をロウにプルする。後者のアクションは、送出側コンピュータ１２に、データが受け取られたことを肯定応答する。上の説明が、必ずしも順番のイベントのシーケンスを表すことを意図されていないことに留意されたい。実際の実装では、この例では受取側コンピュータが、送出側コンピュータ１２がその書込信号線２０を解放する（ハイにプルするのを止める）よりわずかに前に書込信号線２０をロウにセットすることを試みる場合がある。そのような場合に、送出側コンピュータ１２がその書込信号線２０を解放するや否や、書込信号線２０は、受取側コンピュータ１２ｅによってロウにプルされる。
【００２７】
本例では、プログラミングエラーだけが、バス１６のうちの１つの両端の両方のコンピュータ１２がそれらの間の読取信号線１８をハイにセットすることを試みることを引き起こすはずである。また、バス１６のうちの１つの両端の両方のコンピュータ１２が同時にそれらの間の読取信号線１８をハイにセットすることを試みることは、エラーのはずである。同様に、上で述べたように、単一のコンピュータ１２にその４つの書込信号線２０のうちの複数をハイにセットさせることが望ましいことであるとは、現時点では予期されていない。しかし、ここでは、コンピュータ１２のうちの１つが、その対応する書込信号線２０をハイにセットするために選択されたコンピュータ１２のうちの第１の１つからのデータを待つ待機状態であることができるように、読取信号線１８の異なる組合せをハイにセットすることが望ましい状況があることが、予期される。
【００２８】
上で述べた例では、コンピュータ１２ｅは、近接するコンピュータ（コンピュータ１２ａ、１２ｂ、１２ｃ、または１２ｄのうちの１つまたは複数から選択される）がその書込信号線２０をハイにセットする前に、コンピュータ１２ｅの読取信号線１８のうちの１つまたは複数をハイにセットするものとして説明した。しかし、このプロセスは、確かに、反対の順序で発生することができる。たとえば、コンピュータ１２ｅが、コンピュータ１２ａに書き込むことを試みている場合に、コンピュータ１２ｅは、コンピュータ１２ｅとコンピュータ１２ａとの間の書込信号線２０をハイにセットする。コンピュータ１２ｅとコンピュータ１２ａとの間の読取信号線１８が、まだコンピュータ１２ａによってハイにセットされていない場合には、コンピュータ１２ｅは、コンピュータ１２ａがその書込信号線２０をハイにセットするまで単純に待つ。その後、上で述べたように、書込信号線１８および読取信号線２０の対応する対の両方がハイであるときに、データ信号線２２での転送を待っているデータが、転送される。その後、受取側のコンピュータ１２（この例ではコンピュータ１２ａ）は、送出側コンピュータ１２ｅが書込信号線２０を解放するや否や、この２つのコンピュータ（この例では１２ｅおよび１２ａ）の間の読取信号線１８と書込信号線２０との両方をロウにセットする。
【００２９】
コンピュータ１２ｅなどのコンピュータ１２が、書込を予期してその書込信号線２０のうちの１つをハイにセットしているときに、必ず、そのコンピュータ１２は、データが送られるコンピュータ１２がその読取信号線１８をすでにハイにセットしている（この場合にはデータが即座に送られる）のでない限り、適当な近接するコンピュータ１２から、上で説明したようにデータが「要求」されるまで、本質的に電力を使用せずに単純に待つ。同様に、コンピュータ１２が、読取を予期してその読取信号線１８のうちの１つまたは複数をハイにセットしているときには、必ず、そのコンピュータ１２は、選択されたコンピュータ１２に接続された書込信号線２０がこの２つのコンピュータ１２の間で命令ワードを転送するためにハイになるまで、本質的に電力を使用せずに単純に待つ。
【００３０】
上で述べたように、コンピュータ１２に説明したように機能させる複数の潜在的な手段および／または方法が存在する可能性がある。しかし、本例では、（説明した非同期な形態でのそれらの間のデータの転送に加えて、）コンピュータ１２は、単に全般的に非同期に内部的に動作しているので、そのように振る舞う。すなわち、命令は、順次式に完了される。書込命令または読取命令のいずれかが発生するときには、その命令が完了するまで（または、おそらくはその代わりに、「リセット」または類似物によってその命令が打ち切られるまで）、さらなるアクションはあり得ない。従来技術の意味での規則的なクロックパルスはない。そうではなく、パルスは、実行されている命令が読取タイプ命令もしくは書込タイプ命令ではない（読取タイプ命令または書込タイプ命令が、別の実体（entity）による、完了を必要とすると仮定して）ときまたは読取タイプ動作もしくは書込タイプ動作が実際に完了したときのいずれかのみに、次の命令を達成するために生成される。
【００３１】
図３は、図１および２のコンピュータ１２のうちの１つの例の全般的レイアウトを示すブロック図である。図３の図からわかるように、コンピュータ１２のそれぞれは、全般的に、それ自体のＲＡＭ  ２４およびＲＯＭ  ２６を有する自己完結型のコンピュータである。前に述べたように、コンピュータ１２は、本例においてこれらが単一チップ上で組み合わされる場合に、時々、個々の「ノード」とも称される。
【００３２】
コンピュータ１２の他の基本的な構成要素は、リターンスタック２８、命令エリア３０、算術論理ユニット（「ＡＬＵ」）３２、データスタック３４、および命令をデコードするデコード論理セクション３６である。当業者は、一般に、本例のコンピュータ１２などのスタックベースのコンピュータの動作に精通しているであろう。コンピュータ１２は、データスタック３４および別々のリターンスタック２８を有するデュアルスタックコンピュータである。
【００３３】
本発明のこの実施形態では、コンピュータ１２は、近接するコンピュータ１２との通信用の４つの通信ポート３８を有する。通信ポート３８は、オフ状況、受取状況（コンピュータ１２に信号を駆動するための）、および送出状況（コンピュータ１２から信号を駆動するための）を有するトライステートドライバである。もちろん、特定のコンピュータ１２が、コンピュータ１２ｅの例のように、アレイ（図１）の内側にあるのではない場合に、通信ポートのうちの１つまたは複数が、少なくとも本明細書で説明した理由から、その特定のコンピュータ内では使用されない。命令エリア３０には、複数のレジスタ４０が含まれ、レジスタ４０には、この例では、Ａレジスタ４０ａ、Ｂレジスタ４０ｂ、およびＰレジスタ４０ｃが含まれる。この例では、Ａレジスタ４０ａは、完全な１８ビットレジスタであるが、Ｂレジスタ４０ｂおよびＰレジスタ４０ｃは、９ビットレジスタである。
【００３４】
本発明は、この例によって限定されないが、本コンピュータ１２は、ネイティブＦｏｒｔｈ言語命令を実行するように実施される。Ｆｏｒｔｈコンピュータ言語に精通した者が諒解するであろうとおり、Ｆｏｒｔｈ「ワード」として知られる複雑なＦｏｒｔｈ命令は、コンピュータに設計されたネイティブプロセッサ命令から構成される。Ｆｏｒｔｈワードの集合は、「辞書」として知られる。他の言語では、これが、「ライブラリ」として知られる場合がある。後でより詳細に説明するように、コンピュータ１２は、ＲＡＭ  ２４から、ＲＯＭ  ２６から、または直接にデータバス１６（図２）のうちの１つから、一時に１８ビットを読み取る。しかし、Ｆｏｒｔｈでは、ほとんどの命令（オペランドレス命令として知られる）が、そのオペランドをスタック２８および３４から直接に入手するので、これらの命令は、長さにおいて一般に５ビットのみであり、グループ内の最後の命令が３ビットだけを必要とする命令の限られたセットから選択されるという条件付きで、４つまでの命令を、単一の１８ビット命令ワードに含めることができる。やはり図３の図にブロック概略形式で示されているのが、スロットシーケンサ４２である。本発明のこの実施形態では、データスタック３４内の最上部の２つのレジスタが、Ｔレジスタ４４およびＳレジスタ４６である。
【００３５】
図４は、命令ワード４８の概略図である（命令ワード４８が、実際には命令、データ、またはそのある組合せを含むことができることに留意されたい）。命令ワード４８は、１８個のビット５０からなる。これはバイナリコンピュータなので、ビット５０のそれぞれは、「１」または「０」になる。本明細書で前に述べたように、１８ビット幅の命令ワード４８は、スロット０  ５４ａ、スロット１  ５４ｂ、スロット２  ５４ｃ、およびスロット３  ５４ｄと呼ばれる４つのスロット５４内に４つまでの命令５２を含むことができる。本発明の好ましい実施形態では、１８ビットの命令ワード４８は、必ずまとめて読み取られる。したがって、命令ワード４８に４つまでの命令を有する可能性が必ずあるので、ｎｏ−ｏｐ（ノーオペレーション）命令が、使用可能なスロット５４のすべてを使用することが不必要または望ましくない場合を提供するために、コンピュータ１２の命令セットに含まれる。本発明の一特定の実施形態によれば、１つおきのスロット（具体的には、スロット１  ５４ｂおよびスロット３  ５４ｃ）内のビット５０の極性（アクティブロウと比較してアクティブハイ）が、逆転される。しかし、これは、ここで説明されている発明の必要な態様ではなく、したがって、本発明をよりよく説明するために、この潜在的な複雑化を、次の議論では避ける。
【００３６】
図５は、図３のスロットシーケンサ４２の概略図である。図５の図からわかるように、スロットシーケンサ４２は、リングに配置された複数（この例では１４個）のインバータ５６および１つのＮＡＮＤゲート５８を有し、信号が、１４個のインバータ５６およびＮＡＮＤゲート５８を通って進むときに奇数回反転されるようになっている。信号は、ＯＲゲート６０への２つの入力のいずれかがハイになるときに、スロットシーケンサ４２内で開始される。第１ＯＲゲート入力６２は、実行されている命令５２のビットｉ４  ６６（図４）から導出される。ビットｉ４がハイの場合には、その特定の命令５２は、ＡＬＵ命令であり、ｉ４ビット６６は、「１」である。ｉ４ビットが「１」のときには、第１ＯＲゲート入力６２は、ハイであり、スロットシーケンサ４２は、パルスを開始するようにトリガされ、このパルスが、次の命令５２の実行を引き起こす。
【００３７】
スロットシーケンサ４２が、第１ＯＲゲート入力６２がハイになることによってまたは第２ＯＲゲート入力６４がハイになる（後で述べるように）ことによってのいずれかでトリガされるときに、信号が、２回スロットシーケンサ４２を通って進み、そのたびにスロットシーケンサ出力６８で出力が作られる。信号が初めてスロットシーケンサ出力６８に進むときに、その信号は、ロウであり、２回目には、スロットシーケンサ出力６８での出力は、ハイになる。スロットシーケンサ出力６８からの比較的幅広い出力は、パルスジェネレータ７０（ブロック概略形式で図示）に供給され、パルスジェネレータ７０は、出力として狭いタイミングパルスを作る。当業者は、狭いタイミングパルスが、コンピュータ１２の動作を正確に開始するのに望ましいことを認めるであろう。
【００３８】
実行されている特定の命令５２が、読取命令または書込命令であるか、実行されている命令５２がシーケンス内の次の命令５２の即座の実行をトリガすることが望まれないすべての他の命令であるときには、ｉ４ビット６６は、「０」（ロウ）であり、したがって、第１ＯＲゲート入力６２は、やはりロウである。当業者は、コンピュータ１２などのデバイス内のイベントのタイミングが、一般に非常にクリティカルであり、これに例外がないことを認めるであろう。スロットシーケンサ４２を調べるときに、当業者は、リングの第２「ラップ」を開始するために、信号がＮＡＮＤゲート５８を過ぎて循環した後になるまで、ＯＲゲート６０からの出力が、ハイのままにならなければならないことを認めるであろう。その後、ＯＲゲート６０からの出力は、回路の望まれない継続される発振を防ぐために、その第２「ラップ」中にロウになる。
【００３９】
上の議論に鑑みて諒解できるとおり、ｉ４ビット６６が「０」のときには、後で述べる第２ＯＲゲート入力６６がハイではないと仮定すると、スロットシーケンサ４２は、トリガされない。
【００４０】
上で述べたように、各命令５２のｉ４ビット６６は、その命令が読取タイプまたは書込タイプの命令であるか否かに従ってセットされる。命令５２内の残りのビット５０は、その命令の特定のオペコードの残りを提供する。読取タイプまたは書込タイプの命令の場合に、これらのビットのうちの１つまたは複数を使用して、データがその特定のコンピュータ１２から読み取られるのかこれに書き込まれるのかを示すことができる。本発明の本例では、書き込まれるデータは、必ずＴレジスタ４４（データスタック３４の最上部）から来るが、データを、Ｔレジスタ４４またはそこからそのデータを実行できる命令エリア３０のいずれかに選択的に読み込むことができる。これは、本発明のこの特定の実施形態で、データまたは命令のいずれかを、本明細書に記載の形態で通信することができ、したがって、命令をデータバス１６から直接に実行できるからであるが、これは本発明の必要な態様ではない。さらに、ビット５０のうちの１つまたは複数が、ポート３８のいずれかが読取または書込のためにセットされる場合に、どのポート３８がそれであるかを示すのに使用される。この後者の動作は、任意選択として、Ａレジスタ４０ａ、Ｂレジスタ、または類似物などのレジスタ４０を指定するために１つまたは複数のビットを使用することによって達成される。そのような例では、指定されたレジスタ４０は、ポート３８のそれぞれ（および、メモリ、外部通信ポート、または類似物など、コンピュータ１２が通信を試みることができるすべての他の潜在的な実体も）に対応するビットを有するデータを事前にロードされる。たとえば、特定のレジスタ４０内の４つのビットのそれぞれが、上ポート３８ａ、右ポート３８ｂ、左ポート３８ｃ、または下ポート３８ｄのそれぞれに対応することができる。これらのビット位置のいずれかに「１」がある場合に、通信が、対応するポート３８を介して進行するようにセットされる。本明細書で前に述べたように、本発明の本実施形態では、読取オペコードが、単一の命令で通信について複数のポート３８をセットすることができると予期されているが、書込オペコードが、単一の命令で通信について複数のポート３８をセットすることは、可能ではあるが、予期されてはいない。
【００４１】
直後の例では、コンピュータ１２ｅがコンピュータ１２ｃへの書込を試みる通信を仮定するが、この例は、すべての近接するコンピュータ１２の間の通信に適用可能である。書込命令が、書き込むコンピュータ１２ｅ内で実行されるときに、選択された書込信号線２０（この例では、コンピュータ１２ｅと１２ｃとの間の書込信号線２０）が、ハイにセットされ、対応する読取信号線１８がすでにハイである場合には、データが、選択された位置から選択された通信ポート３８を介して即座に送られる。その代わりに、対応する読取信号線１８がまだハイではない場合には、コンピュータ１２ｅは、対応する読取信号線１８がハイになるまで、単純に動作を停止する。読取タイプまたは書込タイプの命令があるときにコンピュータ１２ａを停止させる（または、より正確にはそのさらなる動作をイネーブルしない）機構は、本明細書で前に述べた。短く言うと、命令５２のオペコードは、ビット位置ｉ４  ６６に「０」を有し、したがって、ＯＲゲート６０の第１ＯＲゲート入力６２は、ロウであり、したがって、スロットシーケンサ４２は、イネーブルするパルスを生成するためにトリガはされない。
【００４２】
読取タイプまたは書込タイプの命令が完了したときに、コンピュータ１２ｅの動作がどのように再開されるかに関して、そのための機構は、次の通りである。コンピュータ１２ｅと１２ｃとの間の読取信号線１８と対応する書込信号線２０との両方がハイのときに、信号線１８と２０との両方が、それをハイに保持している各々のコンピュータ１２のそれぞれによって解放される（この例では、送出側のコンピュータ１２ｅが、書込信号線１８をハイに保持しており、受取側のコンピュータ１２ｃが、読取信号線２０をハイに保持している）。次に、受取側のコンピュータ１２ｃが、信号線１８と２０との両方をロウにプルする。実際の実装では、受取側のコンピュータ１２ｃは、送出側のコンピュータ１２ｅが書込信号線１８を解放する前に、信号線１８および２０をロウにプルすることを試みることができる。しかし、信号線１８および２０は、ハイにプルされ、ロウには弱く保持される（ラッチされる）のみなので、信号線１８または２０をロウにプルするすべての試みは、その信号線１８または２０がそれをハイに保持しているコンピュータ１２によって解放されるまでは、実際には成功しない。
【００４３】
データバス１６内の信号線１８と２０との両方がロウにプルされるときには、これが、「肯定応答」状態である。コンピュータ１２ｅおよびコンピュータ１２ｃのそれぞれは、肯定応答状態の際に、それ自体の内部の肯定応答信号線７２をハイにセットする。図５の図からわかるように、肯定応答信号線７２は、第２ＯＲゲート入力６４に供給される。ＯＲゲート６０の入力６２または６４のいずれかへの入力は、ＯＲゲート６０の出力をハイにするので、これは、本明細書で前に説明した形態でのスロットシーケンサ４２の動作を開始し、命令ワード４８内の次のスロット５４内の命令５２が、実行される。肯定応答信号線７２は、偽のアドレスがアドレスバスに達するのを防ぐために、次の命令５２がデコードされるまで、ハイのままになる。
【００４４】
実行されている命令５２が命令ワード４８のスロット３の位置にあるすべての場合に、コンピュータ１２は、もちろんビットｉ４  ６６が「０」でない限り、次の待っている１８ビットの命令ワード４８をフェッチする。実際の実装では、本発明的機構には、命令を「プリフェッチする」方法および装置が含まれ、命令ワード４８内のすべての命令５２の実行の終りの前に、フェッチを開始できるようになっている。しかし、これも、非同期のデータ通信のための本発明の方法および装置の必要な態様ではない。
【００４５】
コンピュータ１２ｅがコンピュータ１２ｃに書き込んでいる上の例を、詳細に説明した。上の議論に鑑みて諒解できるとおり、これらの動作は、コンピュータ１２ｅがまずコンピュータ１２ｃへの書込を試みているのか、コンピュータ１２ｃがまずコンピュータ１２ｅからの読取を試みているのかにかかわりなく、本質的に同一である。この動作は、両方のコンピュータ１２ｅと１２ｃとの準備ができるまで完了することができず、コンピュータ１２ｅまたは１２ｃのどちらが先に準備ができても、第１のコンピュータ１２は、他方のコンピュータ１２ｅまたは１２ｃが転送を完了するまで、単純に「眠る」。上で説明したプロセスの見方のもう１つの形態は、実際に、書き込むコンピュータ１２ｅと受け取るコンピュータ１２ｃとの両方が、これらがそれぞれ書込命令および読取命令を実行するときに眠るが、このトランザクションに最後に入るコンピュータは、読取信号線１８と書込信号線２０との両方がハイであるときにほぼ瞬間的に再覚醒し、このトランザクションを開始した第１のコンピュータ１２は、第２のコンピュータ１２がこのプロセスを完了する準備ができるまで、ほぼ無期限に眠ったままになることができるということである。
【００４６】
本発明者は、デバイス間の効率的な非同期通信を可能にするための主要な特徴が、ある種の肯定応答信号または肯定応答状態であると考える。従来技術では、デバイス間のほとんどの通信が、刻時され、受取側デバイスがデータを正しく受け取ったことを送出側デバイスが知る直接の形はない。チェックサム動作などの方法が、データが正しく受け取られたことを保証することを試みるのに使用されてきた場合があるが、送出側デバイスは、動作が完了したことの直接の表示を有しない。本発明の方法は、本明細書で説明するように、デバイス間の非同期通信を可能にするか、少なくとも実用的にする、必要な肯定応答条件を提供する。さらに、この肯定応答条件は、デバイスのうちの１つまたは複数が、肯定応答条件が発生するまで「眠る」ことを可能にもする。もちろん、肯定応答条件は、コンピュータ１２の間で送られる（相互接続するデータバス１６上でまたは別々の信号線上でのいずれかで）別々の信号によってコンピュータ１２の間で通信することができ、そのような肯定応答信号は、本発明のこの態様の範囲に含まれるはずである。しかし、本明細書で説明する発明の実施形態によれば、肯定応答の方法が、通信を実際にもたらすために、追加の信号、クロックサイクル、タイミングパルス、または説明されたものを超えるすべてのそのようなリソースを必要としないという点で、これに含まれるさらなる経済があることを諒解することができる。
【００４７】
これらの手順およびこれらの手順を達成する手段の上の議論に鑑みて、発明の方法の例の次の短い説明を、ここで理解することができる。図６は、この方法の例を示す、符号７４によって指定される流れ図である。「通信を開始する」動作７６で、１つのコンピュータ１２が、そのコンピュータ１２にもう１つのコンピュータ１２との通信を試みさせる命令５３を実行する。これは、書き込む試みまたは読み取る試みのいずれかとすることができる。「第１信号線をハイにセットする」動作７８は、一般に「通信を開始する」動作７６と同時に行われるが、この「第１信号線をハイにセットする」動作７８で、（第１のコンピュータ１２が読取または書込のどちらを試みているかに応じて）読取信号線１８または書込信号線２０のいずれかが、ハイにセットされる。「第１信号線をハイにセットする」動作の一部として、それを行うコンピュータ１２は、ここで説明されている動作の実施形態に従って、本明細書で前に説明したように、動作を停止する。「第２信号線をハイにセットする」動作８０で、第２信号線（書込信号線２０または読取信号線１８のいずれか）が、第２のコンピュータ１２によってハイにセットされる。「データを通信する動作」で、データ（または命令あるいは類似物）が、データ信号線２２上で送られ、受け取られる。「信号線をロウにプルする」動作８４で、読取信号線１８および書込信号線２０が、解放され、その後、ロウにプルされる。「継続する」動作８６で、肯定応答条件が、コンピュータ１２にその動作を再開させる。本発明の例の場合に、肯定応答条件は、肯定応答信号８６（図５）をもたらし、この肯定応答信号８６は、この場合に、単純に肯定応答信号線７２の「ハイ」状態である。
【００４８】
さまざまな変更を、本発明の価値または範囲を変更せずに本発明に対して行うことができる。たとえば、本発明を、読取命令および書込命令に関して本明細書で説明したが、実際の実装では、複数の読取タイプ命令および／または複数の書込タイプ命令がある場合がある。単に１つの例として、本発明の一実施形態には、レジスタを増分する書込命令と、それを行わない他の書込命令とがある。同様に、書込命令は、本明細書で前に述べたように、どのレジスタ４０が通信ポート３０の選択に使用されるかまたは類似物に従って変化することができる。コンピュータ１２の設計者が代替の読取挙動の有用な選択とみなす変形だけに依存して、複数の異なる読取命令も存在し得る。
【００４９】
同様に、本発明を、本明細書では単一のダイ１４上のアレイ１０内のコンピュータ１２間の通信に関して説明したが、同一の原理および方法を、コンピュータ１２とその専用メモリとの間またはアレイ１０内のコンピュータ１２と外部デバイスとの間（入出力ポートまたは類似物を介する）の通信など、他のデバイス間通信を達成するのに使用するか、それに使用するために変更することができる。実際に、いくつかの応用例が、アレイの配列を必要とする場合があることが予想されており、ここで説明されているデバイス間通信方法は、潜在的に、アレイの配列の間の通信に適用される。
【００５０】
発明的なコンピュータアレイ１０およびコンピュータ１２をこの中で説明したが、まだ心に描かれたことがない、これらに関する非常に多数の応用例があると期待される。実際に、これらの発明的な方法および装置を非常にさまざまな用途に適合させることができることは、本発明の利点の１つである。
【００５１】
上記のすべてが、本発明の使用可能な実施形態の例の一部にすぎない。当業者は、多数の他の修正形態および代替形態を、本発明の趣旨および範囲から逸脱せずに作ることができることをたやすく観察するであろう。したがって、本明細書の開示は、限定的として意図されたものではなく、添付の特許請求の範囲は、本発明の範囲全体を含むものとして解釈されなければならない。
【産業上の利用可能性】
【００５２】
発明的なコンピュータアレイ１０、コンピュータ１２および関連する方法７４は、非常にさまざまなコンピュータ応用例で幅広く使用されることが意図されている。これらは、かなりの計算能力が要求され、なおかつ電力消費および熱発生量が重要な考慮事項である応用例で特に有用であると期待される。
【００５３】
本明細書で前に述べたように、本発明の適用可能性は、多数のタイプのデバイス間コンピュータ通信をこれによって改善できるようになっている。いくつかのコンピュータが、使用されていないときに「眠る」ことを許可されることができる、この発明的方法は、非常にさまざまな応用例および実施態様で、電力消費を減らし、熱発生量を減らし、コンピュータおよびコンピュータ化されたデバイスの間の通信の効率を改善するのに使用される。
【００５４】
本発明のコンピュータアレイ１０、コンピュータ１２および方法７４は、たやすく生産でき、既存のタスク、入出力デバイス、および類似物とたやすく一体化でき、本明細書で説明した利点が、もたらされるので、これらは、産業界ですぐに受け入れられると期待される。上記および他の理由から、本発明の有用性および産業上の利用可能性は、範囲において重要であると同時に持続期間において長続きするものになるであろう。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態によるコンピュータアレイを示す概略図である。
【図２】図１のコンピュータのサブセットと、図１の相互接続するデータバスのより詳細な図とを示す詳細図である。
【図３】図１および２のコンピュータのうちの１つの全般的レイアウトを示すブロック図である。
【図４】本発明的応用例による命令ワードを示す概略図である。
【図５】図３のスロットシーケンサ４２を示す概略図である。
【図６】本発明の方法の例を示す流れ図である。
【符号の説明】
【００５６】
注：この対応チャートは、情報提供だけのために提供される。これは、公式の特許出願の一部ではない。
対応チャート
１０  コンピュータアレイ
１２  コンピュータ
１４  ダイ
１６  データバス
１８  読取信号線
２０  書込信号線
２２  データ信号線
２４  ＲＡＭ
２６  ＲＯＭ
２８  リターンスタック
３０  命令エリア
３２  ＡＬＵ
３４  データスタック
３６  デコードセクション
３８  内部通信ポート
３８ａ  上ポート
３８ｂ  右ポート
３８ｃ  左ポート
３８ｄ  下ポート
４０  レジスタ
４０ａ  Ａレジスタ
４０ｂ  Ｂレジスタ
４０ｃ  Ｐレジスタ
４２  スロットシーケンサ
４４  Ｔレジスタ
４６  Ｓレジスタ
４８  命令ワード
５０  ビット
５２  命令
５４  スロット
５４ａ  スロット０
５４ｂ  スロット１
５４ｃ  スロット２
５４ｄ  スロット３
５６  インバータ
５８  ＮＡＮＤゲート
６０  ＯＲゲート
６２  第１ＯＲゲート入力
６４  第２ＯＲゲート入力
６６  ｉ４ビット
６８  スロットシーケンサ出力
７０  パルスジェネレータ
７２  肯定応答信号線
７４  方法
７６  通信を開始する動作
７８  第１信号線をハイにセットする動作
８０  第２信号線をハイにセットする動作
８２  データを通信する動作
８４  継続する動作
８６  肯定応答信号
【図１】
2009527810.tif 000003
【図２】
2009527810.tif 000004
【図３】
2009527810.tif 000005
【図４】
2009527810.tif 000006
【図５】
2009527810.tif 000007
【図６】
2009527810.tif 000008
【国際調査報告】
2009527810.tif 000009