(57)【要約】  １つまたは複数の周波数チャネルを同時に受信することができるマルチキャリア受信機について述べられる。ある設計では、マルチキャリア受信機は、単一の無線周波数（ＲＦ）受信チェーンと、アナログ／ディジタル変換器（ＡＤＣ）と、少なくとも１つのプロセッサとを含む。ＲＦ受信チェーンは、受信されたＲＦ信号を処理し、複数の周波数チャネル上の複数の信号を備えるアナログベースバンド信号を提供する。ＡＤＣは、アナログベースバンド信号をディジタル化する。プロセッサは、入力サンプルストリームを取得するために、ＡＤＣからのサンプルをディジタル処理する。このディジタル処理は、ディジタルフィルタリング、ＤＣオフセットキャンセル、Ｉ／Ｑ不一致補正、粗いスケーリングなどを含んでもよい。プロセッサは、各波数チャネルの入力サンプルストリームをディジタルダウンコンバートして、その周波数チャネルのダウンコンバート済サンプルストリームを取得してもよい。次いで、プロセッサは、各ダウンコンバート済サンプルストリームをディジタル処理して、対応する出力サンプルストリームを取得する。このディジタル処理は、ディジタルフィルタリング、ダウンサンプリング、等化フィルタリング、アップサンプリング、サンプルレート変換、細かいスケーリングなどを含んでもよい。
2009544251.tif 000002
【特許請求の範囲】
【請求項１】
複数の周波数チャネル上の複数の信号を備える入力サンプルストリームを取得し、前記複数の周波数チャネルの前記入力サンプルストリームをディジタルダウンコンバートして、複数のダウンコンバート済サンプルストリーム、各周波数チャネルにつき１つのダウンコンバート済サンプルストリームを取得し、各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタル処理して、前記周波数チャネルの出力サンプルストリームを取得するための少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサに結合されたメモリとを備える装置。
【請求項２】
前記複数の周波数チャネル上の前記複数の信号を備えるアナログベースバンド信号をディジタル化するためのデルタシグマアナログ／ディジタル変換器（ΔΣ  ＡＤＣ）をさらに備える請求項１に記載の装置。
【請求項３】
前記ΔΣ  ＡＤＣが、複数のサンプルストリームを提供し、前記少なくとも１つのプロセッサが、前記ΔΣ  ＡＤＣからの前記複数のサンプルストリームを結合するために誤差キャンセルを実施する請求項２に記載の装置。
【請求項４】
前記ΔΣ  ＡＤＣが、受信されている前記複数の周波数チャネルの帯域幅に基づいて決定される可変サンプリングクロックで操作される請求項２に記載の装置。
【請求項５】
前記ΔΣ  ＡＤＣが、受信されている前記複数の周波数チャネルの帯域幅および受信されている信号の特性のうちの少なくとも１つに基づいて決定される可変基準電圧を有する請求項２に記載の装置。
【請求項６】
前記少なくとも１つのプロセッサが、前記入力サンプルストリームに関する直流（ＤＣ）オフセットキャンセルを実施する請求項１に記載の装置。
【請求項７】
前記少なくとも１つのプロセッサが、少なくとも１つのＤＣアキュムレータの第１のセットで粗い直流（ＤＣ）オフセットを推定し、少なくとも１つのＤＣアキュムレータの第２のセットで細かいＤＣオフセットを推定し、前記入力サンプルストリームから前記推定された細かいＤＣオフセットをキャンセルし、アナログＤＣオフセットキャンセルのために前記推定された粗いＤＣオフセットを提供する請求項１に記載の装置。
【請求項８】
前記第１および第２のセットがそれぞれ、カスケードで結合された複数のＤＣアキュムレータを含む請求項７に記載の装置。
【請求項９】
前記少なくとも１つのプロセッサが、無線周波数（ＲＦ）からベースバンドへのアナログ直交ダウンコンバージョンの利得および位相不一致を補正するために前記入力サンプルストリームに関するＩ／Ｑ不一致補正を実施する請求項１に記載の装置。
【請求項１０】
前記少なくとも１つのプロセッサが、アナログ／ディジタル変換器（ＡＤＣ）の飽和の検出を行い、前記ＡＤＣの飽和が検出される場合は、前記入力サンプルストリームに第１の利得を適用し、前記ＡＤＣの飽和が検出されない場合は、前記第１利得より小さい第２の利得を前記入力サンプルストリームに適用する請求項１に記載の装置。
【請求項１１】
前記少なくとも１つのプロセッサが、座標回転ディジタルコンピュータ（ＣＯＲＤＩＣ）計算に基づいて各周波数チャネルの前記入力サンプルストリームをディジタルダウンコンバートして、前記周波数チャネルの前記ダウンコンバート済サンプルストリームを取得する請求項１に記載の装置。
【請求項１２】
前記少なくとも１つのプロセッサが、前記入力サンプルを特定の位相だけ回転させるために、複数のパイプラインステージで各入力サンプルのＣＯＲＤＩＣ計算の複数の反復を実施する請求項１１に記載の装置。
【請求項１３】
前記少なくとも１つのプロセッサが、各周波数チャネルについて、前記周波数チャネルの中心周波数を決定し、前記周波数チャネルの周波数誤差を推定し、前記中心周波数および前記推定された周波数誤差に基づいて前記周波数チャネルの瞬時周波数を決定し、前記周波数チャネルの前記瞬時周波数に基づいて前記入力ストリームをディジタルダウンコンバートする請求項１に記載の装置。
【請求項１４】
前記少なくとも１つのプロセッサが、各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタルフィルタリングして、前記周波数チャネルの所望の信号を通過させ、不所望の信号を減衰させる請求項１に記載の装置。
【請求項１５】
前記少なくとも１つのプロセッサが、各周波数チャネルの前記ダウンコンバート済のサンプルストリームへの振幅および位相等化を実施して、前記周波数チャネルについて実施されたフィルタリングに起因する振幅および位相ひずみを補償する請求項１に記載の装置。
【請求項１６】
前記少なくとも１つのプロセッサが、各周波数チャネルの前記ダウンコンバート済サンプルストリームへのサンプルレート変換を実施して、前記周波数チャネルの前記出力サンプルストリームを取得する請求項１に記載の装置。
【請求項１７】
前記少なくとも１つのプロセッサが、各周波数チャネルについて、前記周波数チャネルの前記出力サンプルストリームの受信信号強度に基づいて前記周波数チャネルのディジタル利得を決定し、前記ディジタル利得に基づいて前記出力サンプルストリームに関するディジタルスケーリングを実施する請求項１に記載の装置。
【請求項１８】
前記少なくとも１つのプロセッサが、対数領域で前記ディジタルスケーリングを実施する請求項１７に記載の装置。
【請求項１９】
前記少なくとも１つのプロセッサが、前記複数の周波数チャネルの前記入力サンプルストリームに関する粗い自動利得制御（ＡＧＣ）を実施し、各周波数チャネルの前記出力サンプルストリームに関する細かいＡＧＣを実施する請求項１に記載の装置。
【請求項２０】
前記少なくとも１つのプロセッサが、各周波数チャネルの前記出力サンプルストリームをＲＡＫＥ受信機または等化受信機で処理して、前記周波数チャネルのシンボル推定値を取得する請求項１に記載の装置。
【請求項２１】
前記複数の周波数チャネルが、高レートパケットデータ（ＨＲＰＤ）方式の複数の符号分割多元接続（ＣＤＭＡ）チャネルに対応する請求項１に記載の装置。
【請求項２２】
複数の周波数チャネル上の複数の信号を備える入力サンプルストリームを取得すること、
前記複数の周波数チャネルの前記入力サンプルストリームをディジタルダウンコンバートして、複数のダウンコンバート済サンプルストリーム、各周波数チャネルにつき１つのダウンコンバート済サンプルストリームを取得すること、および
各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタル処理して、前記周波数チャネルの出力サンプルストリームを取得することを備える方法。
【請求項２３】
前記複数の周波数チャネル上の前記複数の信号を備えるアナログベースバンド信号をディジタル化して複数のサンプルストリームを取得すること、および
前記サンプルストリームを結合するために誤差キャンセルを実施して、結合されたサンプルストリームを取得することをさらに備え、前記入力サンプルストリームが、前記結合されたサンプルストリームに基づいて取得される請求項２２に記載の方法。
【請求項２４】
前記入力サンプルストリームの粗い直流（ＤＣ）オフセットを推定すること、
前記入力サンプルストリームの細かいＤＣオフセットを推定すること、
前記入力サンプルストリームから前記推定された細かいＤＣオフセットをキャンセルすること、および
アナログＤＣオフセットキャンセルのために前記推定された粗いＤＣオフセットを提供することをさらに備える請求項２２に記載の方法。
【請求項２５】
無線周波数（ＲＦ）からベースバンドへのアナログ直交位相ダウンコンバージョンの利得および位相不一致を補正するために前記入力サンプルストリームに関するＩ／Ｑ不一致補正を実施することをさらに備える請求項２２に記載の方法。
【請求項２６】
アナログ／ディジタル変換器（ＡＤＣ）の飽和の検出を行うこと、
前記ＡＤＣの飽和が検出される場合は、前記入力サンプルストリームに第１の利得を適用すること、
前記ＡＤＣの飽和が検出されない場合は、前記第１利得より小さい第２の利得を前記入力サンプルストリームに適用することをさらに備える請求項２２に記載の方法。
【請求項２７】
前記入力サンプルストリームをディジタルダウンコンバートすることが、前座標回転ディジタルコンピュータ（ＣＯＲＤＩＣ）計算に基づいて各周波数チャネルの前記入力サンプルストリームをディジタルダウンコンバートして、前記周波数チャネルの前記ダウンコンバート済サンプルストリームを取得することを備える請求項２２に記載の方法。
【請求項２８】
各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタル処理することが、各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタルフィルタリングして、前記周波数チャネルの所望の信号を通過させ、不所望の信号を減衰させることを備える請求項２２に記載の方法。
【請求項２９】
前記複数の周波数チャネルの前記入力サンプルストリームに関する粗い自動利得制御（ＡＧＣ）を実施すること、および
各周波数チャネルの前記出力サンプルストリームに関する細かいＡＧＣを実施することをさらに備える請求項２２に記載の方法。
【請求項３０】
各周波数チャネルの前記出力サンプルストリームをＲＡＫＥ受信機または等化受信機で処理して、前記周波数チャネルのシンボル推定値を取得することをさらに備える請求項２２に記載の方法。
【請求項３１】
複数の周波数チャネル上の複数の信号を備える入力サンプルストリームを取得するための手段と、
前記複数の周波数チャネルの前記入力サンプルストリームをディジタルダウンコンバートして、複数のダウンコンバート済サンプルストリーム、各周波数チャネルにつき１つのダウンコンバート済サンプルストリームを取得するための手段と、
各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタル処理して、前記周波数チャネルの出力サンプルストリームを取得するための手段とを備える装置。
【請求項３２】
前記複数の周波数チャネル上の前記複数の信号を備えるアナログベースバンド信号をディジタル化して、複数のサンプルストリームを取得するための手段と、
前記複数のサンプルストリームを結合するために誤差キャンセルを実施して、結合されたサンプルストリームを取得するための手段とをさらに備え、前記入力サンプルストリームが、前記結合されたサンプルストリームに基づいて取得される請求項３１に記載の装置。
【請求項３３】
前記入力サンプルストリームの粗い直流（ＤＣ）オフセットを推定するための手段と、
前記入力サンプルストリームの細かいＤＣオフセットを推定するための手段と、
前記入力サンプルストリームから前記推定された細かいＤＣオフセットをキャンセルするための手段と、
アナログＤＣオフセットキャンセルのために前記推定された粗いＤＣオフセットを提供するための手段とをさらに備える請求項３１に記載の装置。
【請求項３４】
無線周波数（ＲＦ）からベースバンドへのアナログ直交ダウンコンバージョンの利得および位相不一致を補正するために前記入力サンプルストリームに関するＩ／Ｑ不一致補正を実施するための手段をさらに備える請求項３１に記載の装置。
【請求項３５】
アナログ／ディジタル変換器（ＡＤＣ）の飽和の検出を行うための手段と、
前記ＡＤＣの飽和が検出される場合は、前記入力サンプルストリームに第１の利得を適用するための手段と、
前記ＡＤＣの飽和が検出されない場合は、前記第１利得より小さい第２の利得を前記入力サンプルストリームに適用するための手段とをさらに備える請求項３１に記載の装置。
【請求項３６】
前記入力サンプルストリームをディジタルダウンコンバートすることが、座標回転ディジタルコンピュータ（ＣＯＲＤＩＣ）計算に基づいて各周波数チャネルの前記入力サンプルストリームをディジタルダウンコンバートして、前記周波数チャネルの前記ダウンコンバート済サンプルストリームを取得するための手段を備える請求項３１に記載の装置。
【請求項３７】
各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタル処理することが、各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタルフィルタリングして、前記周波数チャネルの所望の信号を通過させ、不所望の信号を減衰させるための手段を備える請求項３１に記載の装置。
【請求項３８】
前記複数の周波数チャネルの前記入力サンプルストリームに関する粗い自動利得制御（ＡＧＣ）を実施するための手段と、
各周波数チャネルの前記出力サンプルストリームに関する細かいＡＧＣを実施するための手段とをさらに備える請求項３１に記載の装置。
【請求項３９】
各周波数チャネルの前記出力サンプルストリームをＲＡＫＥ受信機または等化受信機で処理して、前記周波数チャネルのシンボル推定値を取得するための手段をさらに備える請求項３１に記載の装置。
【請求項４０】
コンピュータに、複数の周波数チャネル上の複数の信号を備える入力サンプルストリームを取得させるためのコードと、
前記コンピュータに、前記複数の周波数チャネルの前記入力サンプルストリームをディジタルダウンコンバートして、複数のダウンコンバート済サンプルストリーム、各周波数チャネルにつき１つのダウンコンバート済サンプルストリームを取得させるためのコードと、
前記コンピュータに、各周波数チャネルの前記ダウンコンバート済サンプルストリームをディジタル処理して、前記周波数チャネルの出力サンプルストリームを取得させるためのコードとを備えるコンピュータ読取り可能媒体を備えるコンピュータプログラム製品。
【請求項４１】
複数の周波数チャネル上の複数の信号を備える入力ＲＦ信号を受信し、前記入力ＲＦ信号をＲＦからベースバンドにダウンコンバートし、ダウンコンバート済信号を提供するためのミキサと、
前記ダウンコンバート済信号を増幅し、増幅された信号を提供するための増幅器と、
前記増幅された信号をフィルタリングし、前記複数の周波数チャネル上の前記複数の信号を備えるアナログベースバンド信号を提供するためのアナログフィルタとを備える無線周波数（ＲＦ）チェーンを含む装置。
【請求項４２】
前記アナログフィルタが、前記複数の周波数チャネルのできるだけ大きい帯域幅に基づいて決定される固定帯域幅を有する請求項４１に記載の装置。
【請求項４３】
前記アナログフィルタが、受信されている前記複数の周波数チャネルの帯域幅に基づいて決定される可変帯域幅を有する請求項４１に記載の装置。
【請求項４４】
前記増幅器が、アナログベースバンド信号用のアナログ／ディジタル変換器（ＡＤＣ）の飽和が検出される場合は第１の利得を有し、前記ＡＤＣの飽和が検出されない場合は、前記第１の利得より高い第２の利得を有する請求項４１に記載の装置。
【請求項４５】
前記複数の周波数チャネルが、高レートパケットデータ（ＨＲＰＤ）方式の複数の符号分割多元接続（ＣＤＭＡ）チャネルに対応する請求項４１に記載の装置。
【請求項４６】
複数の周波数チャネル上の複数の信号を備える入力無線周波数（ＲＦ）信号を受信するための手段と、
前記入力ＲＦ信号をＲＦからベースバンドにダウンコンバートして、ダウンコンバート済信号を取得するための手段と、
前記ダウンコンバート済信号を増幅して、増幅された信号を取得するための手段と、
前記増幅された信号をアナログフィルタでフィルタリングして、前記複数の周波数チャネル上の前記複数の信号を備えるアナログベースバンド信号を取得するための手段とを備える装置。
【請求項４７】
前記アナログフィルタが、前記複数の周波数チャネルのできるだけ大きい帯域幅に基づいて決定される固定帯域幅を有する請求項４６に記載の装置。
【請求項４８】
アナログベースバンド信号用のアナログ／ディジタル変換器（ＡＤＣ）の飽和が検出される場合は第１の利得を選択するための手段と、
前記ＡＤＣの飽和が検出されない場合は、前記第１の利得より高い第２の利得を選択するための手段とをさらに備え、前記ダウンコンバート済信号が前記第１または第２の利得に基づいて増幅される請求項４６に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本特許出願は、本願の譲受人に譲渡され、また参照により本明細書に明示的に組み込まれている、２００６年７月１４日に出願した仮出願第６０／８３０９２３号、「ＤＥＭＯＤＵＬＡＴＩＯＮ  ＯＦ  ＭＵＬＴＩＰＬＥ  ＤＡＴＡ  ＣＨＡＮＮＥＬＳ  ＷＩＴＨ  Ａ  ＳＩＮＧＬＥ  ＲＦ  ＲＥＣＥＩＶＥ  ＣＨＡＩＮ」の優先権を主張するものである。
【０００２】
本開示は、一般には、通信に関し、より具体的には、無線通信方式用の受信機に関する。
【背景技術】
【０００３】
無線通信方式は、音声、ビデオ、パケットデータ、メッセージング、ブロードキャストなど、様々な通信サービスを提供するために広く展開されている。これらの方式は、使用可能なシステムリソース共有することによって複数のユーザをサポートすることができる多元接続方式であってもよい。こうした多元接続方式の例には、符号分割多元接続（ＣＤＭＡ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式、時分割多元接続（ＴＤＭＡ：Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式、周波数分割多元接続（ＦＤＭＡ：Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式、直交ＦＤＭＡ（ＯＦＤＭＡ：Ｏｒｔｈｏｇｏｎａｌ  ＦＤＭＡ）方式、および単一搬送波ＦＤＭＡ（ＳＣ−ＦＤＭＡ：Ｓｉｎｇｌｅ−Ｃａｒｒｉｅｒ  ＦＤＭＡ）方式が含まれる。
【０００４】
無線通信方式のためのデータ使用は、ユーザ数の増加、ならびにより高いデータ要件を有する新しいアプリケーションの出現により、絶えず増加している。ある方式は、好ましいチャネル状態において、１つの周波数チャネル上で特定の最大データレートをサポートし得る。この最大データレートは一般に、システム設計によって決まる。容量を増加させるために、この方式は、伝送用に複数の周波数チャネルを使用してもよい。しかし、受信機の設計上の複雑さおよびコストは、複数の周波数チャネルの受信をサポートするためにかなり増加することがある。
【発明の概要】
【０００５】
したがって、複数の周波数チャネルの受信をサポートすることができる費用効率の高い受信機が、当技術分野において求められている。
【０００６】
単一の無線周波数（ＲＦ：ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）受信チェーンを使用して１つまたは複数の周波数チャネルを同時に受信することができるマルチキャリア受信機について、本明細書に述べる。この単一ＲＦ受信チェーンは、広帯域であり、特定の最大数（Ｔ個）の周波数チャネル用に設計されてもよい。この単一ＲＦ受信チェーンを使用して、最大Ｔ個の信号が、最大Ｔ個の周波数チャネルから同時に受信され得る。
【０００７】
ある設計では、マルチキャリア受信機は、１つのＲＦ受信チェーンと、アナログ／ディジタル変換器（ＡＤＣ：ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒ）と、少なくとも１つのプロセッサとを含む。ＲＦ受信チェーンは、受信されたＲＦ信号を処理し（たとえば増幅し、ダウンコンバートし、アナログフィルタリングし）、複数の周波数チャネル上の複数の信号を備えるアナログベースバンド信号を提供してもよい。ＡＤＣは、アナログベースバンド信号をディジタル化し、１つまたは複数のサンプルストリームを提供してもよい。
【０００８】
（１つまたは複数の）プロセッサは、複数の周波数チャネル上の複数の信号を備える入力サンプルストリームを取得するために、ＡＤＣからの１つまたは複数のサンプルストリームをディジタル処理してもよい。このディジタル処理は、ディジタルフィルタリング、直流（ＤＣ：ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）オフセットキャンセル、同相／直交（Ｉ／Ｑ：ｉｎｐｈａｓｅ／ｑｕａｄｒａｔｕｒｅ）不一致の補正、粗いスケーリングなどを含んでもよい。次いで、プロセッサは、各周波数チャネルの入力サンプルストリームをディジタルダウンコンバートして、その周波数チャネルのダウンコンバート済サンプルストリームを取得してもよい。各周波数チャネルのディジタルダウンコンバージョン周波数は、計算された中心周波数、その周波数チャネルについて推定された周波数誤差に基づいて決定してもよい。（１つまたは複数の）プロセッサは、各周波数チャネルのダウンコンバート済サンプルストリームをさらにディジタル処理して、その周波数チャネルの出力サンプルストリームを取得してもよい、このディジタル処理は、ディジタルフィルタリング、ダウンサンプリング、等化フィルタリング、アップサンプリング、サンプルレート変換、細かいスケーリング、ＤＣオフセットキャンセルなどを含んでもよい。様々なタイプのディジタル処理について下記に述べる。粗い自動利得制御（ＡＧＣ：ａｕｔｏｍａｔｉｃ  ｇａｉｎ  ｃｏｎｔｒｏｌ）は、すべての周波数チャネルの入力サンプルストリームについて、たとえばＲＦ受信チェーン内のアナログ回路ブロックの利得を調整することによって実施してもよい。細かいＡＧＣは、各周波数チャネルの出力サンプルストリームについて、それぞれ独立に実施してもよい。これによって、それぞれ異なる受信電力レベルを有する複数の信号を受信することが可能となり得る。
【０００９】
本開示の様々な態様および特徴について、以下にさらに詳細に述べる。
【図面の簡単な説明】
【００１０】
【図１】複数のＣＤＭＡチャネル上のＣＤＭＡ信号を示す図。
【図２】マルチキャリア受信機を示すブロック図。
【図３】マルチキャリア受信機内のプリプロセッサを示すブロック図。
【図４】ＤＣオフセットキャンセル装置を示すブロック図。
【図５】ディジタルダウンコンバージョンのための回転装置を示すブロック図。
【図６】回転装置内のＣＯＲＤＩＣ装置を示すブロック図。
【図７】ディジタルフィルタを示すブロック図。
【図８】ディジタル可変利得増幅器（ＤＶＧＡ）を示すブロック図。
【図９】ＣＤＭＡチャネルプロセッサを示すブロック図。
【図１０】複数の周波数チャネルから信号を受信するためのプロセスを示す図。
【図１１】ＲＦ受信チェーンによって実施されるプロセスを示す図。
【発明を実施するための形態】
【００１１】
本明細書に述べられたマルチキャリア受信機は、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、ＯＦＤＭＡおよびＳＣ−ＦＤＭＡ方式など、様々な無線通信方式に使用することができる。用語「方式」と「網」はしばしば、区別なく用いられる。ＣＤＭＡ方式は、ｃｄｍａ２０００、ユニバーサル地上無線アクセス（ＵＴＲＡ：Ｕｎｉｖｅｒｓａｌ  Ｔｅｒｒｅｓｔｒｉａｌ  Ｒａｄｉｏ  Ａｃｃｅｓｓ）などの無線技術を実装してもよく、ｃｄｍａ２０００は、ＩＳ−２０００、ＩＳ−９５およびＩＳ−８５６規格をカバーする。ＵＴＲＡは、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ：Ｗｉｄｅｂａｎｄ  ＣＤＭＡ）および低チップレート（ＬＣＲ：Ｌｏｗ  Ｃｈｉｐ  Ｒａｔｅ）を含む。ＴＤＭＡ方式は、移動体通信用グローバルシステム（ＧＳＭ：Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）などの無線技術を実装してもよい。ＯＦＤＭＡ方式は、進化型ＵＴＲＡ（Ｅ−ＵＴＲＡ：Ｅｖｏｌｖｅｄ  ＵＴＲＡ）、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０１、Ｆｌａｓｈ  ＯＦＤＭ（登録商標）などの無線技術を実装してもよい。これらの様々な無線技術および規格は、当技術分野において知られている。ＵＴＲＡ、Ｅ−ＵＴＲＡおよびＧＳＭについては、「第３世代パートナーシッププロジェクト」（３ＧＰＰ：３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ）という名称の組織からの文献に記載されている。ｃｄｍａ２０００は、「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２：３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ  ２）という名称の組織からの文献に記載されている。３ＧＰＰおよび３ＧＰＰ２の文献は、公的に入手可能である。
【００１２】
分かり易くするために、マルチキャリア受信機の特定の態様について、ＩＳ−８５６を実装するＨＲＰＤ方式に関して述べる。ＨＲＰＤは、ＣＤＭＡ２０００  １ｘＥＶ−ＤＯ（Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ  Ｏｐｔｉｍｉｚｅｄ：進化データ最適化）、１ｘＥＶ−ＤＯ、１ｘ−ＤＯ、ＤＯ、高データレート（ＨＤＲ：Ｈｉｇｈ  Ｄａｔａ  Ｒａｔｅ）などと呼ばれる。用語「ＨＲＰＤ」、「ＥＶ−ＤＯ」および「ＤＯ」はしばしば、区別なく使用される。ＨＲＰＤは、公的に入手可能である２００７年３月付けの「ｃｄｍａ２０００  Ｈｉｇｈ  Ｒａｔｅ  Ｐａｃｋｅｔ  Ｄａｔａ  Ａｉｒ  Ｉｎｔｅｒｆａｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ」という名称の３ＧＰＰ２  Ｃ．Ｓ００２４−Ｂに記載されている。分かり易くするために、下記の説明の多くでは、用語ＨＲＰＤが使用されている。
【００１３】
本明細書に述べられたマルチキャリア受信機は、アクセス端末、ならびにアクセスポイント用に使用してもよい。アクセスポイントは一般に、アクセス端末と通信する固定局であり、基地局、Ｎｏｄｅ  Ｂなどと呼ばれることもある。アクセス端末は、静止していても、移動していてもよく、移動局、ユーザ装置（ＵＥ：ｕｓｅｒ  ｅｑｕｉｐｍｅｎｔ）、移動体装置、端末、加入者装置、局などと呼ばれることもある。アクセス端末は、携帯電話、携帯情報端末（ＰＤＡ：ｐｅｒｓｏｎａｌ  ｄｉｇｉｔａｌ  ａｓｓｉｓｔａｎｔ）、ハンドセット、無線通信装置、手持ち式装置、無線モデム、ラップトップコンピュータなどであってもよい。分かり易くするために、アクセス端末用のマルチキャリア受信機の使用について以下に述べる。
【００１４】
マルチキャリア受信機は、１つまたは複数のＣＤＭＡ信号を同時に受信することができる。それぞれのＣＤＭＡ信号は、異なるＣＤＭＡチャネル上で送信されてもよい。ＣＤＭＡチャネルは、１つのＣＤＭＡ信号のための周波数チャネルであり、ＨＲＰＤでは１．２２８８ＭＨｚ幅である。ＣＤＭＡチャネルは一般に、搬送波とも呼ばれる。
【００１５】
図１は、一般にはＮ≧１、マルチキャリア操作ではＮ＞１として、Ｎ個のＣＤＭＡチャネル上のＮ個のＣＤＭＡ信号の例示的な送信について示している。この実施例では、ＣＤＭＡチャネル１はｆｃｈ１の搬送波周波数を有し、ＣＤＭＡチャネル２はｆｃｈ２の搬送波周波数を有し、以下同様に続き、ＣＤＭＡチャネルＮはｆｃｈＮの搬送波周波数を有する。搬送波周波数は一般に、相互チャネル干渉を減少させるのに十分離れた間隔でＣＤＭＡチャネルが位置するように選択される。一般に、Ｎ個のＣＤＭＡチャネルの搬送波周波数は互いに関連してもよいし、関連しなくてもよい。各ＣＤＭＡチャネルの搬送波周波数は、最小チャネル間スペーシング基準に従ってそれぞれ独立に選択されてもよい。搬送波周波数は、周波数にわたって等しくスペーシングされ、１．２２８８ＭＨｚ、またはそれよりいくらか大きい値であり得る固定周波数間隔ｆｓｐａｃｉｎｇだけ分離されてもよい。Ｎ個のＣＤＭＡ信号は、たとえば音声、ビデオ、パケットデータ、テキストメッセージングなど、任意のサービスの任意のタイプのデータを搬送することができる。Ｎ個のＣＤＭＡ信号は、１つまたは複数のアクセスポイントから受信されてもよく、（図１に示されるように）それぞれ異なる電力レベルで受信されることも、同じ電力レベルで受信されることもある。
【００１６】
コストの低減、電力消費の減少、信頼性の向上および他の利点を得るために、できるだけ小さい回路を使用して１つまたは複数のＣＤＭＡチャネルの受信をサポートすることが望ましい。Ｔを、同時に受信することができるＣＤＭＡ信号の最大数として、最大Ｔ個のＣＤＭＡチャネルから最大Ｔ個のＣＤＭＡ信号を受信するために、Ｔ個の異なるＲＦ受信チェーンが使用され得る。しかし、Ｔ個のＲＦ受信チェーンによって、アクセス端末のコストが著しく増加することがある。
【００１７】
一態様では、マルチキャリア受信機は、最大Ｔ個の異なるＣＤＭＡチャネルから最大Ｔ個のＣＤＭＡ信号を同時に受信することをサポートするために、単一のＲＦ受信チェーンを用いる。この単一ＲＦ受信チェーンは、広帯域であり、またＴを適切な任意の値であり得るとして、隣接したＴ個のＣＤＭＡチャネル用に設計されてもよい。Ｎを最大Ｔ個として、Ｎ個のＣＤＭＡ信号が、この単一のＲＦ受信チェーンで受信され得る。マルチキャリア受信機は、単一のＲＦ受信チェーンの使用により、電力効率の良さとコスト効果の高さの両方が備わったものとなり得る。
【００１８】
図２は、アクセス端末用に使用してもよいマルチキャリア受信機２００の設計のブロック図を示している。マルチキャリア受信機２００は、ＲＦ受信チェーン２０２とディジタル部２０４とを含む。アンテナ２０６は、１つまたは複数のアクセスポイントから順方向リンク信号を受信してもよい。デュプレクサ２０８は、所望の順方向リンク周波数帯について、アンテナ２０６からのＲＦ信号をフィルタし、受信されたＲＦ信号をＲＦ受信チェーン２０２に提供することができる。
【００１９】
ＲＦ受信チェーンは、スーパーヘテロダインアーキテクチュアを実装してもよいし、直接変換アーキテクチュアを実装してもよい。スーパーヘテロダイン受信アーキテクチュアでは、受信されたＲＦ信号は、複数のステージで、たとえばあるステージではＲＦから中間周波数（ＩＦ：ｉｎｔｅｒｍｅｄｉａｔｅ  ｆｒｅｑｕｅｎｃｙ）に、次いで別のステージではＩＦからベースバンドに周波数ダウンコンバートされる。ゼロＩＲアーキテクチュアとも呼ばれる直接変換アーキテクチュアでは、受信されたＲＦ信号は、あるステージでＲＦから直接ベースバンドに周波数ダウンコンバートされる。スーパーヘテロダインおよび直接変換アーキテクチュアは、それぞれ異なる回路ブロックを使用し、かつ／またはそれぞれ異なる回路要件を有してもよい。下記の説明では、直接変換アーキテクチュアを使用すると仮定する。
【００２０】
ＲＦ受信チェーン２０２内で、低雑音増幅器（ＬＮＡ：ｌｏｗ  ｎｏｉｓｅ  ａｍｐｌｉｆｉｅｒ）２１２は、受信ＲＦ信号を受け取り、利得ＧＬＮＡで増幅し、増幅されたＲＦ信号を提供してもよい。バンドパスフィルタ２１４は、帯域外信号成分を除去するためにＬＮＡ  ２１２からの信号をフィルタリングし、入力ＲＦ信号を提供してもよい。バンドパスフィルタ２１４は、表面弾性波（ＳＡＷ：ｓｕｒｆａｃｅ  ａｃｏｕｓｔｉｃ  ｗａｖｅ）フィルタ、セラミックフィルタまたは他の何らかのタイプのフィルタであってもよい。ミキサ２１６は、ＬＯ発生器２１８からのアナログ局部発振器（ＬＯ：ｌｏｃａｌ  ｏｓｃｉｌｌａｔｏｒ）信号で、入力ＲＦ信号をＲＦからベースバンドに周波数ダウンコンバートしてもよい。ＬＯ発生器２１８は、電圧制御発振器（ＶＣＯ：ｖｏｌｔａｇｅ  ｃｏｎｔｒｏｌｌｅｄ  ｏｓｃｉｌｌａｔｏｒ）、位相同期ループ（ＰＬＬ：ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）、基準発振器などを含んでもよい。利得可変増幅器（ＶＧＡ：ｖａｒｉａｂｌｅ  ｇａｉｎ  ａｍｐｌｉｆｉｅｒ）２２０は、ミキサ２１６からのダウンコンバート済信号を利得ＧＶＧＡで増幅してもよい。加算器２２２は、ＶＧＡ  ２２０からの増幅された信号中のＤＣオフセットを除去してもよい。アナログローパスフィルタ２２４は、ＶＧＡ  ２２０からの信号をフィルタリングし、ディジタル部２０４にアナログベースバンド信号を提供してもよい。
【００２１】
ディジタル部２０４内では、ＡＤＣ  ２３２は、サンプリングレートｆＡＤＣでアナログベースバンド信号をディジタル化し、１つまたは複数のサンプルストリームを提供してもよい。ＡＤＣサンプリングレートは、同時に受信することができるＣＤＭＡチャネルの最大数に基づいて固定され、選択されてもよい。あるいは、ＡＤＣサンプリングレートは、受信されているＣＤＭＡチャネルの数に基づいて構成可能であり、選択されてもよい。プリプロセッサ２３４は、ＡＤＣ  ２３２からの１つまたは複数のサンプルストリームへの前処理を実施し、Ｎ個のＣＤＭＡチャネルのＮ個のディジタル処理チェーン２４０ａから２４０ｎに、ｆｓａｍｐｌｅのサンプルレートの入力サンプルストリームを提供してもよい。入力サンプルレートｆｓａｍｐｌｅは、整数または非整数係数によって、ＡＤＣサンプリングレートｆＡＤＣに関連付けることができる。
【００２２】
図２に示された設計では、それぞれのディジタル処理チェーン２４０は、回転装置２４２と、ディジタルフィルタ２４４とＤＶＧＡ  ２４６とを含む。ＣＤＭＡチャネルｎのディジタル処理チェーン２４０内で、回転装置２４２は、ディジタルダウンコンバータとして動作し、入力サンプルストリームをディジタルＬＯ信号で周波数ダウンコンバートし、ＣＤＭＡチャネルｎのダウンコンバート済サンプルストリームを提供してもよい。ＣＤＭＡチャネルｎのディジタルＬＯ信号は、ＣＤＭＡチャネルｎの搬送波周波数ｆｃｈｎおよびＲＦからベースバンドへのダウンコンバージョン用に使用されたアナログＬＯ信号の周波数ｆｃによって決まる周波数ｆｎを有する。ディジタルフィルタ２４４は、ディジタルダウンコンバージョンによって生じた影像、および他の不要な信号成分を除去するために、ダウンコンバート済サンプルストリームをフィルタリングしてもよい。ＤＶＧＡ  ２４６は、所望の振幅を得るために、フィルタ２４４からのフィルタリング済サンプルをスケーリングし、ＣＤＭＡチャネルｎの出力サンプルストリームをデータプロセッサ２５０に提供してもよい。図２に示されていないが、ミキサ２１６からデータプロセッサ２５０への信号は一般に、同相（Ｉ）および直交（Ｑ）成分を有する複素信号およびサンプルストリームである。
【００２３】
ＲＦ受信チェーン２０２、ＡＤＣ  ２３２およびプリプロセッサ２３４は、Ｎ個のＣＤＭＡチャネルからのＮ個のＣＤＭＡ信号の受信をサポートする広帯域であってもよい。バンドパスフィルタ２１４は、広帯域であってもよく、周波数帯域全体、たとえばセルラ帯域では８６９〜８９４ＭＨｚの全周波数帯、パーソナル通信サービス（ＰＣＳ：Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｅｒｖｉｃｅ）帯域では１９３０〜１９９０ＭＨｚを通過させてもよい。アナログローパスフィルタ２２４は、受信されているすべてのＣＤＭＡ信号を通過させることができるほど十分な広さであり得る固定または可変帯域幅を有してもよい。ＲＦ受信チェーン２０２内の他のアナログ回路ブロックは、すべてのＣＤＭＡ信号を通過させる広帯域とすることもできる。ＡＤＣ  ２３２は、十分に高いクロックレートで操作されてもよく、Ｎ個のＣＤＭＡ信号を含むアナログベースバンド信号をディジタル化するのに十分な分解能を有してもよい。
【００２４】
図２は、ＲＦ受信チェーン２０２の特定の設計について示している。一般に、ＲＦ受信チェーンは、増幅器、フィルタ、ミキサなどの１つまたは複数のステージを含んでもよい。これらの回路ブロックは、図２に示された構成と異なるやり方で配列されてもよい。ＲＦ受信チェーンは、図２に示されていない異なるかつ／または追加の回路ブロックを含むこともできる。ＲＦ受信チェーン２０２のすべてまたは一部は、１つまたは複数のＲＦ集積回路（ＲＦＩＣ：ＲＦ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）、混合信号ＩＣなどで実装されてもよい。たとえば、ＬＮＡ  ２１２、ミキサ２１６、ＬＯ発生器２１８、ＶＧＡ  ２２０、加算器２２２およびアナログローパスフィルタ２２４は、ＲＦＩＣ、たとえばＲＦ受信機（ＲＦＲ：ＲＦ  ｒｅｃｅｉｖｅｒ）、ＲＦ送受信機（ＲＴＲ：ＲＦ  ｔｒａｎｓｍｉｔｔｅｒ／ｒｅｃｅｉｖｅｒ）チップで実装されてもよい。
【００２５】
データプロセッサ２５０は、データ受信および他の機能のための様々な処理装置を含んでもよい。たとえば、データプロセッサ２５０は、ディジタル信号プロセッサ（ＤＳＰ：ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ）、縮小命令セットコンピュータ（ＲＩＳＣ：ｒｅｄｕｃｅｄ  ｉｎｓｔｒｕｃｔｉｏｎ  ｓｅｔ  ｃｏｍｐｕｔｅｒ）プロセッサ、中央処理装置（ＣＰＵ：ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）などを含んでもよい。コントローラ／プロセッサ２６０は、マルチキャリア受信機２００の動作を制御してもよい。メモリ２６２は、マルチキャリア受信機２００のためのプログラムコードおよびデータを格納してもよい。ディジタル部２０４は、それぞれ異なるタイプのものであってもよい１つまたは複数のプロセッサと共に実装されてもよい。ディジタル部２０４は、１つまたは複数の特定用途向けＩＣ（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）および／または他のＩＣと共に実装することもできる。
【００２６】
マルチキャリア受信機２００は、１つまたは複数のＣＤＭＡチャネル上で同時に送信することができるマルチキャリア送信機と共に使用してもよい。マルチキャリア送信機は、１つまたは複数のＣＤＭＡチャネルのためのデータおよび制御情報を処理し、出力ＲＦ信号を生成してもよい。デュプレクサ２０８は、マルチキャリア送信機からアンテナ２０６に出力ＲＦ信号をルーティングしてもよい。
【００２７】
ＡＤＣ  ２３２は、雑音が低い周波数から高い周波数へと押し出されるように量子化雑音をスペクトル整形することができるデルタシグマ（ΔΣ）ＡＤＣで実装されてもよい。この雑音整形によって、ＣＤＭＡ信号が帯域内で遭遇する量子化雑音を少なくすることができ、したがってより高いＳＮ比（ＳＮＲ：ｓｉｇｎａｌ−ｔｏ−ｎｏｉｓｅ  ｒａｔｉｏ）を達成することができる。帯域外量子化雑音は、後続のディジタルフィルタによってより容易にフィルタリングすることができる。ΔΣ  ＡＤＣの雑音スペクトルは、ΔΣ  ＡＤＣのサンプリングレートと、ディジタル化されているＣＤＭＡ信号の両側の帯域幅との比であるオーバーサンプリング比（ＯＳＲ：ｏｖｅｒｓａｍｐｌｉｎｇ  ｒａｔｉｏ）によって決まり得る。一般に、サンプリングレートが増加すると、量子化雑音の周波数が高くなり、ΔΣ  ＡＤＣの帯域幅が増加し、ＳＮ比が向上し得る。しかし、高いサンプリングレートが増加すると、電力消費が増加することにもなり得る。サンプリングレートは、受信されているＣＤＭＡ信号の数、動作状態（たとえば所望のＣＤＭＡ信号レベルおよび不所望の信号レベル）、電力消費への配慮など、様々な要因によって変化することがある。
【００２８】
ΔΣ  ＡＤＣは、アナログベースバンド信号振幅の変化を近似するために基準電圧Ｖｒｅｆを使用してもよい。このＶｒｅｆ電圧によって、しばしばフルスケールレベルと呼ばれる、クリッピングなしにΔΣ  ＡＤＣによって捕捉することができる最大信号レベルが決まり得る。Ｖｒｅｆ電圧によって、一般にＶｒｅｆ電圧に対して与えられる量子化雑音も決まり得る。Ｖｒｅｆ電圧は、受信されているＣＤＭＡ信号の数、ＣＤＭＡ信号レベル、不所望の信号レベルなど、様々な要因によって変化することがある。たとえば、Ｖｒｅｆ電圧は、複数のＣＤＭＡ信号を受信するとき、ＣＤＭＡ信号レベルが低いときなどに減少し得る。Ｖｒｅｆ電圧が下がるにつれて、量子化雑音レベルが低下し、上記のシナリオのＳＮＲが改善し得る。しかし、量子化雑音レベルが低下するにつれて、ΔΣ  ＡＤＣのノイズフロアが関与し始め、限定要因になることがある。
【００２９】
一般に、サンプリングレートを増加させ、かつ／またはＶｒｅｆ電圧を下げることによって、ΔΣ  ＡＤＣについてより広い帯域幅を達成することができる。より広い帯域幅によって、複数のＣＤＭＡ信号の受信に同時に対処することができる。
【００３０】
図３は、図３のプリプロセッサ２３４の設計のブロック図を示している。プリプロセッサ２３４内で、ＡＤＣ誤差キャンセル装置３１２は、ＡＤＣ  ２３２から１つまたは複数のサンプルストリームを受信し、誤差キャンセルを実施してもよい。ＡＤＣ  ２３２は、複数（たとえば２つ）のΔΣ変調器ステージを有するΔΣ  ＡＤＣと共に実装されてもよい。第１のΔΣ変調器ステージは、アナログベースバンド信号を、ＣＤＭＡ信号および第１のΔΣ変調器の量子化雑音を含む第１のサンプルストリームに変換してもよい。第２のΔΣ変調器ステージは、第１のΔΣ変調器の出力に対して動作し、ＣＤＭＡ信号および２つのΔΣ変調器の量子化雑音を含む第２のサンプルストリームを提供してもよい。装置３１２は、第１と第２のサンプルストリームを結合して、第１のΔΣ変調器の量子化雑音をキャンセルし、第２のΔΣ変調器の量子化雑音をスペクトル整形してもよい。ユニット３１２による誤差キャンセルによって、ＡＤＣ  ２３２の高いダイナミックレンジがもたらされ得る。当技術分野では知られているように、装置３１２の設計は、ＡＤＣ  ２３２内のΔΣ変調器の設計に依存し得る。
【００３１】
デシメーションフィルタ３１４は、ダウンサンプラが後に続くプリデシメーションフィルタを含んでもよい。プリデシメーションフィルタは、（ｉ）後続のデシメーション後に帯域内に折り返すスペクトル成分または影像、および（ｉｉ）ΔΣ  ＡＤＣからのスペクトル整形された量子化雑音を減衰させるために、装置３１２からのサンプルをフィルタリングしてもよい。フィルタ３１４の応答は、デシメーションによって帯域内に折り返し得る影像の十分な減衰を提供しながら通過帯域ドループを減少させるように選択されてもよい。ダウンサンプラは、２分の１にダウンサンプリングするために、ｍ個おきに、たとえば１つおきにサンプルを捨てることによって、プリデシメーションフィルタからのサンプルをダウンサンプリングまたはデシメーションすることができる。
【００３２】
粗い利得調整のために、ブースト／デブースト装置３１６が使用されてもよい。受信されたＲＦ信号は、所望のＣＤＭＡ信号、ならびにＣＤＭＡ信号の周波数の近くに位置し得る、大きい不所望／干渉信号（またはジャマー）を含むことがある。ジャマーが検出される場合は、ＲＦ受信チェーン２０２の信号の利得（したがって振幅）は、アナログ回路ブロックおよびＡＤＣ  ２３２の飽和を回避するために減少させてもよい（すなわちデブーストしてもよい）。装置３１６の利得は、装置３１６からのサンプルのほぼ一定の総利得を維持するために、対応する量だけ増加させてもよい。反対に、ジャマーが検出されない場合は、ＲＦ受信チェーン２０２の信号の利得は、ＡＤＣ  ２３２の使用可能なダイナミックレンジをより完全に使用するために増加させてもよい（すなわちブーストしてもよい）。装置３１６の利得は、対応する量だけ減少させてもよい。
【００３３】
ＤＣオフセットキャンセル装置３１８は、装置３１６からのサンプル中のＤＣオフセットの量を推定し、アナログＤＣオフセットキャンセルのためにＲＦ受信チェーン２０２内の加算器２２２に粗いＤＣオフセット推定値を提供してもよい。装置３１８は、加算器２２２によって取り除かれない残余の／細かいＤＣオフセットを推定し取り除くこともできる。装置３１８は、下記に述べられるように実装されてもよい。
【００３４】
Ｉ／Ｑ不一致補正装置３２０は、ＲＦからベースバンドへのアナログ直交ダウンコンバージョンにおいてＩとＱのパス間の利得および位相不一致を補正するために、Ｉ／Ｑ補正を実施してもよい、ミキサ２１６は、ＩおよびＱパス用の２つのミキサを含んでもよい。利得不一致は、これらの２つのミキサのそれぞれ異なる利得、および／またはＬＯ発生器２１８からのＩおよびＱアナログＬＯ信号の振幅不均衡によって引き起こされ得る。位相不一致は、厳密に９０度の位相外れではないＩおよびＱアナログＬＯ信号によってもたらされ得る。利得および／または位相不一致によって、ミキサ２１６からのダウンコンバートされた信号中に残余側波帯エネルギー（ＲＳＢ：ｒｅｓｉｄｕａｌ  ｓｉｄｅｂａｎｄ  ｅｎｅｒｇｙ）影像が生成されることがある。このＲＳＢ影像は、特にＣＤＭＡ信号に広い範囲の受信電力を有する場合、性能を劣化させることがあり、その結果、ＲＳＢ影像は、最も弱いＣＤＭＡチャネルと比べて比較的大きいことがある。
【００３５】
ミキサ２１６の入力のＲＦ信号は、以下のように表すことができる。
【数１】
2009544251.tif 000003
【００３６】
ただし、Ｉ（ｔ）およびＱ（ｔ）は、ＩおよびＱ信号成分であり、
Ｒ（ｔ）は、ミキサ２１６の入力のＲＦ信号であり、
ωｃ＝２π・ｆｃは、ラジアン／秒単位のアナログＬＯ周波数である。
【００３７】
ミキサ２１６からのダウンコンバートされたＩおよびＱ信号は、以下のように表すことができる。
【数２】
2009544251.tif 000004
【数３】
2009544251.tif 000005
【００３８】
ただし、Ｉｒｘ（ｔ）およびＱｒｘ（ｔ）は、ミキサ２１６からのダウンコンバートされたＩおよびＱ信号であり、ａは利得不一致であり、φは位相不一致である。
【００３９】
数式（２）および（３）は、Ｑ成分の利得と位相の両方の不一致をひとまとめにしている。
【００４０】
利得および位相不一致を補正するためのＩ／Ｑ補正は、以下のように表すことができる。
【数４】
2009544251.tif 000006
【数５】
2009544251.tif 000007
【００４１】
ただし、Ｉｃｏｍｐ（ｔ）およびＱｃｏｍｐ（ｔ）は、補正されたＩおよびＱ信号であり、
【数６】
2009544251.tif 000008
【００４２】
である。
【００４３】
パラメータａおよびφは、ＲＦ受信チェーン２０２を較正することから取得することができる。利得および位相不一致の推定が正確な場合は、補正されたＩおよびＱ信号は主に、それぞれＩおよびＱ成分を含む。
【００４４】
Ｉ／Ｑ不一致補正装置３２０は、装置３１８からＩおよびＱサンプルを受け取り、たとえば数式（４）および（５）に示されるように、補正されたＩおよびＱサンプルを生成してもよい。装置３１８からのＩおよびＱサンプルは、数式（４）および（５）のＩｒｘ（ｔ）およびＱｒｘ（ｔ）に対応してもよく、装置３２０からのＩおよびＱサンプルは、数式（４）および（５）のＩｃｏｍｐ（ｔ）およびＱｃｏｍｐ（ｔ）に対応してもよい。装置３２０は、Ｂ＝−１／（ａ・ｃｏｓφ）を設定することによって、結合スペクトル反転およびＩ／Ｑ不一致補正を実施することもできる。
【００４５】
電力検出器３２２は、フィルタ３１４からのサンプルの電力を推定してもよい。ある設計では、検出器３２２は、以下のように電力推定を導出してもよい。
【数７】
2009544251.tif 000009
【００４６】
ただし、ＩｆｉｌｔｅｒｅｄおよびＱｆｉｌｔｅｒｅｄは、フィルタ３１４からのＩおよびＱサンプルであり、
Ｐｅｓｔは、検出器３２２からの電力推定である。
【００４７】
別の設計では、検出器３２２は、以下のように電力推定を導出してもよい。
【数８】
2009544251.tif 000010
【００４８】
数式（７）からの電力推定値は、数式（６）からの電力推定値とほぼ等しいことがあるが、より単純な計算で得ることができる。検出器３２２は、他のやり方で電力推定値を導出することもできる。検出器３２２からの電力推定値は、ディジタルフィルタ３１４が通過させたすべての信号成分をすべて含んでもよい。
【００４９】
粗い利得制御装置３２４は、検出器３２２から電力推定値を受信し、ＡＤＣ  ２３２の飽和を回避するために、ＲＦ受信チェーン２０２用に粗い利得を選択してもよい。装置３２４は、ＳＮＲを向上させるにはパワー推定値Ｐｅｓｔが小さい場合は、ＲＦ受信チェーン２０２用により大きい利得を選択してもよい。装置３２４は、電力推定値が信号のクリッピングを回避できるほど大きい場合は、ＲＦ受信チェーン２０２用により小さい利得を選択してもよい。装置３２４は、電力推定値を１つまたは複数のしきい値に対して比較し、電力推定値がしきい値を超える場合はいつでも、しきい値に対応するより低い粗利得を選択してもよい。
【００５０】
図２のデータプロセッサ２５０内の粗い自動利得制御（ＡＧＣ：ａｕｔｏｍａｔｉｃ  ｇａｉｎ  ｃｏｎｔｒｏｌ）装置２５２は、図３の粗い利得制御装置３２４および恐らく他の入力から粗利得を受信してもよい。装置２５２は、入力に基づいて、ＲＦ受信チェーン２０２内のＬＮＡ  ２１２に適した利得ＧＬＮＡ、およびＶＧＡ  ２２０に適した利得ＧＶＧＡを選択してもよい。ＤＶＧＡ  ２４６の利得は、ＲＦ受信チェーン２０２用の粗利得の逆数によって変化させてもよい。ブースト／デブースト装置３１６は、粗い利得制御装置３２４によって実施された利得変更を打ち消してもよく、ＡＧＣ装置２５２による決定は、ＤＶＧＡ  ２４６によって打ち消され得る。
【００５１】
図３は、プリプロセッサ２３４の特定の設計について示している。一般にプリプロセッサ２３４は、ＡＤＣ  ２３２からのサンプルを様々なやり方で処理し、ディジタルフィルタリング、デシメーション、再サンプリング、ＤＣオフセットキャンセル、Ｉ／Ｑ不一致補正、粗いスケーリングなど、様々な機能を実施してもよい。ディジタル処理ブロックは、図３に示される構成とは異なる順序で配列されてもよい。
【００５２】
図４は、図３のプリプロセッサ２３４内のＤＣオフセットキャンセル装置３１８の設計のブロック図を示している。この設計では、装置３１８は、Ｉサンプルストリーム用の粗いＤＣオフセット推定器４１０ａおよび細かいＤＣオフセット推定器４１０ｂ、Ｑサンプルストリーム用の粗いＤＣオフセット推定器４１０ｃおよび細かいＤＣオフセット推定器４１０ｄを含む。図４に示された設計では、それぞれのＤＣオフセット推定器４１０は、カスケードで結合された２つのＤＣアキュムレータ４２０ａおよび４２０ｂを含む。
【００５３】
Ｉサンプルストリーム用の粗いＤＣオフセット推定器４１０ａ内で、ＤＣアキュムレータ４２０ａ内の加算器４２２は、Ｉサンプルから、レジスタ４２８の出力を引く。乗算器４２４は、加算器４２２の出力に利得Ｋ１を掛ける。加算器４２６は、乗算器４２４の出力をレジスタ４２８の出力と合計し、その出力をレジスタ４２８に提供する。レジスタ４２８および加算器４２６は、乗算器４２４の出力を累積するアキュムレータを形成する。ＤＣアキュムレータ４２０ｂ内で、加算器４３２は、レジスタ４２８の出力からレジスタ４３８の出力を引く。乗算器４３４は、加算器４３２の出力に利得Ｋ２を掛ける。加算器４３６は、乗算器４３４の出力をレジスタ４３８の出力と合計し、その出力をレジスタ４３８に提供する。レジスタ４３８および加算器４３６は、乗算器４３４の出力を蓄積するアキュムレータを形成する。レジスタ４３８は、Ｉパスについての粗いＤＣオフセット推定値を提供する。
【００５４】
Ｉサンプルストリーム用の細かいＤＣオフセット推定器４１０ｂは、粗いＤＣオフセット推定器４１０ａ内のＤＣアキュムレータと同じやり方で結合され操作されるＤＣアキュムレータ４２０ａ、４２０ｂを含む。しかし、細かいＤＣオフセット推定器４１０ｂ内では、乗算器４２４に利得Ｋ３が適用され、乗算器４３４に利得Ｋ４が適用される。細かいＤＣオフセット推定器４１０ｂ内のレジスタ４３８は、Ｉパスについての細かいＤＣオフセット推定値を提供する。
【００５５】
Ｑサンプルストリーム用の粗いＤＣオフセット推定器４１０ｃは、Ｉサンプルストリーム用の粗いＤＣオフセット推定器４１０ａと同じであってもよく、乗算器４２４には利得Ｋ１、乗算器４３４には利得Ｋ２を使用してもよい。Ｑサンプルストリーム用の細かいＤＣオフセット推定器４１０ｄは、Ｉサンプルストリーム用の細かいＤＣオフセット推定器４１０ｂと同じであってもよく、乗算器４２４には利得Ｋ３、乗算器４３４には利得Ｋ４を使用してもよい。
【００５６】
粗いＤＣオフセット推定器４１０ａ、４１０ｃは、それぞれＩおよびＱサンプルストリームの粗いＤＣオフセットを推定してもよい。ＩおよびＱの粗いＤＣオフセット推定値は、ＲＦ受信チェーン２０２内の加算器２２２に提供され、ＩおよびＱアナログベースバンド信号のＤＣオフセットを除去するために使用されてもよい。細かいＤＣオフセット推定器４１０ｃ、４１０ｄは、それぞれＩおよびＱサンプルストリームの細かいＤＣオフセットを推定してもよい。加算器４４０ａは、Ｉサンプルから、細かいＩ  ＤＣオフセット推定値を引き、修正されたＩ  ＤＣサンプルを提供してもよい。同様に、加算器４４０ｂは、Ｑサンプルから細かいＱ  ＤＣオフセット推定値を引き、修正されたＱ  ＤＣサンプルを提供してもよい。
【００５７】
利得Ｋ１、Ｋ２、Ｋ３およびＫ４は、ＤＣオフセットキャンセルのための所望の性能を得るために選択され得る。それぞれの利得によって、関連するＤＣアキュムレータの時定数が決まり得る。細かいＤＣオフセット推定器４１０ｂ、４１０ｄは、粗いＤＣオフセット推定器４１０ａ、４１０ｃの時定数よりも大きい時定数を（したがってより小さい利得）を有してもよい。それぞれのＤＣオフセット推定器４１０は、複数の動作モード、たとえば取得モード、追跡モードをサポートすることもできる。取得モードは、より短い時定数を有してもよく、ＤＣオフセットを迅速に推定し修正するために使用してもよい。追跡モードは、より長い時定数を有してもよく、ＤＣオフセットをより正確に推定し修正するために使用してもよい。
【００５８】
ＤＣオフセットキャンセル装置３１８は、表１に示された更新モードをサポートしてもよい。
【表１】
2009544251.tif 000011
【００５９】
図４の設計は、各ＤＣオフセット推定器４１０のために２つのＤＣアキュムレータ４２０ａ、４２０ｂを使用する。追加のＤＣアキュムレータ４２０ｂは、ジャマーなどの帯域外スペクトル成分のよりよい減衰を提供することができる。これによって、より正確なＤＣオフセット推定値がもたらされ得る。一般に、それぞれのＤＣオフセット推定器は、任意の数の部を含んでもよく、それぞれの部は、任意の伝達関数を有してもよい。たとえば、それぞれの部は、図４に示される１次ＤＣアキュムレータに対応し得る。
【００６０】
図２を再び参照すると、プリプロセッサ２３４は、Ｎ個のＣＤＭＡチャネルのための各回転装置２４２ａ〜２４２ｎに、入力サンプルストリームを提供してもよい。それぞれの回転装置２４２は、そのＣＤＭＡチャネルｎの周波数ｆｎからの入力サンプルストリームをＤＣにディジタルダウンコンバートでしてもよい。ある設計では、それぞれの回転装置２４２は、入力サンプルストリームに周波数ｆｎのディジタルＬＯ信号を掛けてダウンコンバート済サンプルストリームを取得する複素乗算器で実装されてもよい。別の設計では、それぞれの回転装置２４２は、回転座標ディジタルコンピュータ（ＣＯＲＤＩＣ：ｃｏｏｒｄｉｎａｔｅ  Ｒｏｔａｔｉｏｎａｌ  Ｄｉｇｉｔａｌ  Ｃｏｍｐｕｔｅｒ）計算を実施してもよい。ＣＯＲＤＩＣアルゴリズムは、単純なシフトおよび加算／減算ハードウェアを使用して三角関数の高速なハードウェア計算を可能にする反復アルゴリズムである。
【００６１】
複素入力サンプル、Ｉｉｎ＋ｊＱｉｎは、以下のように角度θだけ回転してもよい。
【数９】
2009544251.tif 000012
【数１０】
2009544251.tif 000013
【数１１】
2009544251.tif 000014
【００６２】
ただし、Ｉｒｏｔ＋ｊＱｒｏｔは、回転された複素サンプルである。
【００６３】
角度θは、０から９０度の範囲内になるように制限してもよい。次いで、角度θは、以下のように、より小さい角度の和で表すことができる。
【数１２】
2009544251.tif 000015
【００６４】
ただし、θｉ＝ａｒｃｔａｎ（１／２ｉ）は、ｉ番目に小さい角度であり、
ｄｉ∈｛−１，＋１｝は、ｉ番目に小さい角度の符号ビットであり、
Ｌは、角度θを近似するために使用するより小さい角度の数である。
【００６５】
角度θｉは、ｉ＝０では４５度に等しく、ｉの値がより大きくなると次第に小さくなり、ｉの各値について固定され、既知である。角度θは、連続的に小さくなる各角度θｉを加算しまたは減算することによって近似してもよい。角度θｉは、ｄｉ＝＋１の場合は加算され、ｄｉ＝＋１の場合は減算される。したがって、角度θは、符号ビットｄｉの値の列よって定義してもよく、それは、以下のように定義することができる。
【数１３】
2009544251.tif 000016
【数１４】
2009544251.tif 000017
【数１５】
2009544251.tif 000018
【００６６】
より小さい角度または反復（Ｌ）の数によって、より小さい角度の和による角度θの近似の精度が決まる。たとえば、角度θは、Ｌ＝１０の反復では±０．１１２度、Ｌ＝１２の反復では±０．０２８度などの精度で近似することができる。Ｌは、適切な値であり得る。
【００６７】
複素入力サンプルＩｉｎ＋ｊＱｉｎは、以下のように、連続的に小さくなる角度θｉだけ回転され得る。
【数１６】
2009544251.tif 000019
【数１７】
2009544251.tif 000020
【００６８】
ただし、  Ｉｉ＋ｊＱｉは、ｉ番の反復の回転された複素サンプルであり、
Ｋｉは、ｉ番の反復のＣＯＲＤＩＣ利得である。
【００６９】
数式（１５）および（１６）の２ｉによる除算は、ｉビットだけ右にシフトすることに対応する。したがって、数式（１５）および（１６）のための計算は、シフト、加算および除算演算で実施され得る。ＣＯＲＤＩＣ利得Ｋｉは、完了した反復の数に依存し、ディジタル部２０４内の他の回路ブロック（たとえばプリプロセッサ２３４またはＤＶＧＡ  ２４６）によって明らかにすることができる。
【００７０】
図５は、図２の各回転装置２４２ａ〜２４２ｎのために使用され得る回転装置２４２ｘの設計のブロック図を示している。回転装置２４２ｘは、ＣＯＲＤＩＣ装置５１０ａと位相計算装置５４０とを含む。ＣＯＲＤＩＣ装置５１０ａは、あるＣＤＭＡチャネルｎの入力サンプルストリームのディジタルダウンコンバージョンのためのＣＯＲＤＩＣ計算を実施する。位相計算ユニット５４０は、ＣＤＭＡチャネルｎの各入力サンプルの位相を決定する。
【００７１】
ＣＯＲＤＩＣ装置５１０ａ内で、多重化装置（Ｍｕｘ：ｍｕｌｔｉｐｌｅｘｅｒ）５１２、５２２は、プリプロセッサ２３４から、それぞれＩｉｎおよびＱｉｎ入力サンプルを受け取り、第１の反復、すなわちｉ＝０について、これらのサンプルを提供する。シフタ５１４、５２４は、ｉ番目の反復について、それぞれ多重化装置５１２、５２２からのサンプルをｉビットだけ右にシフトする。乗算器５１６、５２６は、それぞれシフタ５１４、５２４からのサンプルに符号ビットｄｉを掛ける。加算器５１８は、数式（１５）に示されるように、多重化装置５１２の出力から乗算器５２６の出力を引き、サンプルＩｉ＋１を提供する。加算器５２８は、数式１６に示されるように、多重化装置５１６の出力を乗算器５２２の出力と合計し、サンプルＱｉ＋１を提供する。多重化装置５１２、５２２は、それぞれ加算器５１８、５２８からサンプルＩｉ＋１およびＱｉ＋１を受け取り、後続の各反復、すなわちｉ＞０についてこれらのサンプルを提供する。Ｌ個のすべての反復が完了した後、スイッチ５２０、５３０は、回転されたＩｒｏｔおよびＱｒｏｔサンプルとして、それぞれ加算器５１８、５２８からのサンプルＩｉ＋１およびＱｉ＋１を提供する。
【００７２】
位相計算装置５４０内で、ＰＬＬ  ５４２は、たとえばこのＣＤＭＡチャネルのパイロット推定値に基づいて、ＣＤＭＡチャネルｎの周波数誤差を決定する。加算器５４４は、（計算された固定値であり得る）ＣＤＭＡチャネルｎの周波数ｆｎと、（ＣＤＭＡチャネルｎから受信されたＣＤＭＡ信号に基づいて追跡され得る）ＣＤＭＡチャネルｎの周波数誤差を合計する。加算器５４６およびレジスタ５４８は、各サンプル期間に加算器５４４の出力を蓄積する位相アキュムレータを形成する。位相アキュムレータのビット幅は、最も高いダウンコンバージョン周波数および所望の周波数分解能に基づいて選択してもよい。たとえば、２３ビットの位相アキュムレータは、２．３４Ｈｚの周波数分解能で±９．８３ＭＨｚの周波数範囲をサポートする。各サンプル期間に、加算器５５０は、レジスタ５４８からの現在の位相値を、ＲＦ受信チェーン２０２内のＬＮＡ  ２１２またはＶＧＡ  ２２０のそれぞれ異なる状態に関連する異なる位相を明らかにするために使用することができる位相オフセットと合計する。各サンプル期間に、位相ルックアップテーブル５５２は、加算器５５０から位相値を受け取り、符号ビットｄｉへの対応するＬビット列を提供する。
【００７３】
プリプロセッサ２３４は、ｆｓａｍｐｌｅのサンプルレートで入力サンプルを提供してもよい。回転装置２４２ｘは、１サンプル期間の遅延を伴う各サンプル期間にダウンコンバート済サンプルを提供するために、Ｌを反復数としてクロック速度Ｌ・ｆｓａｍｐｌｅで操作され得る。このクロック速度が速すぎる場合、ＣＯＲＤＩＣ装置は、複数のパイプラインステージで実装され、より低いクロック速度で操作され得る。
【００７４】
図６は、複数（Ｌ個）のパイプラインステージでＣＯＲＤＩＣ計算を実施するＣＯＲＤＩＣ装置５１０ｂの設計のブロック図を示している。ＣＯＲＤＩＣ装置５１０ｂは、図５のＣＯＲＤＩＣ装置５１０ａの代わりに使用してもよい。
【００７５】
ＣＯＲＤＩＣ装置５１０ｂの第１ステージで、乗算器６１６ａ、６２６ａは、それぞれプリプロセッサ２３４からのＩｉｎおよびＱｉｎ入力サンプルに符号ビットｄ０を掛ける。加算器６１８ａは、Ｉｉｎサンプルから乗算器６２６ａの出力を引き、Ｉ１サンプルを提供する。加算器６２８ａは、乗算器６１６ａの出力をＱｉｎサンプルと合計し、Ｑ１サンプルを提供する。第２ステージ内で、シフタ６１４ｂ、６２４ｂは、第１ステージからのＩ１およびＱ１サンプルを１ビットだけ右にシフトする。乗算器６１６ｂ、６２６ｂは、それぞれシフタ６１４ｂおよび６２４ｂの出力に符号ビットｄ１を掛ける。加算器６１８ｂは、Ｉ１サンプルから乗算器６２６ｂの出力を引き、Ｉ２サンプルを提供する。加算器６２８ａは、乗算器６１６ｂの出力をＱ１サンプルと合計し、Ｑ２サンプルを提供する。後続の各ステージは、第２のステージと同じように動作する。最終ステージからの加算器６１８ｌ、６２８ｌは、それぞれ回転されたＩｒｏｔおよびＱｒｏｔサンプルを提供する。
【００７６】
ＣＯＲＤＩＣ装置５１０ｂは、入力サンプルレートｆｓａｍｐｌｅと等しいクロック速度で操作してもよい。ＣＯＲＤＩＣ装置５１０ｂは、Ｌサンプル期間のパイプライン遅延を伴う各サンプル期間に、ダウンコンバート済サンプルを提供してもよい。
【００７７】
図７は、図２の各ディジタルフィルタ２４４ａ〜２４４ｎのために使用され得るディジタルフィルタ２４４ｘの設計のブロック図を示している。ディジタルフィルタ２４４ｘ内で、プリデシメーションフィルタ７１２は、後続のデシメーションの後に帯域内に折り返すスペクトル成分を減衰させるために、関連する回転装置２４２からのダウンコンバート済サンプルをフィルタリングしてもよい。フィルタ７１２は、１つまたは複数のフィルタステージで実装されてもよく、通過帯域ドループの量を減少させながら不所望のスペクトル成分の十分な減衰を提供することができる。ダウンサンプラ７１４は、フィルタ７１２からのサンプルをｍ番目のサンプルごとに捨てることによってデシメーションし、またはダウンサンプリングしてもよい。複数ステージのプリデシメーションフィルタ７１２およびダウンサンプラ７１４は、カスケードで結合されてもよい。
【００７８】
ジャマーフィルタ７１６は、ダウンサンプラ７１４からのサンプルに存在し得るジャマーを含めた帯域外成分を減衰させるために、ダウンサンプラ７１４からのサンプルをフィルタリングしてもよい。ジャマーフィルタ７１６は、１つのＣＤＭＡ信号の帯域幅にほぼ等しい帯域幅を有し得る。等化フィルタ７１８は、（ｉ）ディジタルフィルタ７１２、７１４、７１６および／またはアナログローパスフィルタ２２４に起因する通過帯域内の振幅および／または位相ひずみ、ならびに（ｉｉ）アクセスポイント上の送信機によって引き起こされた既知のいずれかのひずみを補正してもよい。アップサンプリング／補間フィルタ７２０は、等化フィルタ７１８からのサンプルへの補間を実施してもよい。補間フィルタ７２０は、１つまたは複数のステージで実装されてもよく、それぞれのステージが、より高いレートへのアップサンプリングを実施し、アップサンプリングによってもたらされる影像を除去するためにフィルタリングする。
【００７９】
リサンプラ７２２は、補間フィルタ７２０からのサンプルに対してサンプルレート変換を実施してもよい。ある設計では、ＡＤＣ  ２３２のサンプリングクロックを取得するために、ディバイダは、ＬＯ発生器２１８からのアナログＬＯ信号を整数係数で割ってもよい。ＡＤＣサンプリングクロック周波数は、ＨＲＰＤでは１．２２８８メガチップ／秒（Ｍｃｐｓ：ｍｅｇａｃｈｉｐｓ／ｓｅｃｏｎｄ）であるチップレートの整数倍数でなくてもよい。リサンプラ７２２は、チップレートの整数倍数でサンプルを取得するために、フィルタ７２０からのサンプルをリサンプリングしてもよい。
【００８０】
フィルタ７１２、７１６、７１８および７２０はそれぞれ、任意のステージ数で実装されてもよい。それぞれのステージは、有限インパルス応答（ＦＩＲ：ｆｉｎｉｔｅ  ｉｍｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ）フィルタ、無限インパルス応答（ＩＩＲ：ｉｎｆｉｎｉｔｅ  ｉｍｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ）フィルタ、または他の何らかのフィルタ構造で実装されてもよい。それぞれのステージは、固定であっても、プログラム可能であってもよい任意の適切な応答を有し得る。所与のステージの応答は、受信されているＣＤＭＡ信号の数、アナログローパスフィルタ２２４の帯域幅、ジャマーが検出されるかどうかなど、様々な要因に基づいてプログラム可能であり得る。それぞれのステージは、イネーブルすることも、パイバスすることもできる。
【００８１】
図７は、１つのＣＤＭＡチャネルのためのディジタルフィルタ２４４ｘの具体的な設計を示している。一般にディジタルフィルタ２４４ｘは、関連する回転装置２４２からのダウンコンバート済サンプルを様々なやり方で処理し、ディジタルフィルタリング、デシメーション、ダウンサンプリング、アップサンプリング、リサンプリング、ＤＣオフセットキャンセル、Ｉ／Ｑ不一致補正、スケーリングなど、様々な機能を実施してもよい。ディジタル処理ブロックは、図７に示された構成と異なる順序で配列することもできる。
【００８２】
図８は、図２の各ＤＶＧＡ  ２４６ａ〜２４６ｎのために使用され得るＤＶＧＡ  ２４６ｘの設計のブロック図を示している。ＤＶＧＡ  ２４６ｘは、関連するディジタルフィルタ２４４からの各フィルタリング済サンプルにディジタル利得を掛け、対応する出力サンプルを提供してもよい。その乗算は、図８に示されるような対数（ｌｏｇ：ｌｏｇａｒｉｔｈｍｉｃ）領域で実施してもよい。この対数実装は、とりわけフィルタリング済サンプルがディジタル処理のせいで多くの分解能ビットを有し、出力サンプルが遥かに少ない分解能ビットを有する場合、よりよい性能をもたらし得る。
【００８３】
ＤＶＧＡ  ２４６ｘ内で、装置８１２は、線形領域でフィルタリング済サンプルを受け取り、フィルタリング済サンプルの大きさを対数ルックアップテーブル８１４に提供し、フィルタリング済サンプルの符号を指数関数ルックアップテーブル８２０に提供してもよい。ルックアップテーブル８１４は、サンプル大きさの対数を提供してもよい。加算器８１６は、対数領域で乗算を実施するために、テーブル８１４からの対数サンプル大きさを対数利得Ｇｎと合計してもよい。飽和装置８１８は、加算器８１６の出力を所定範囲内の値になるように制限してもよい。指数関数ルックアップテーブル８２０は、装置８１８の出力の指数関数を提供し、装置８１２からの符号を添付し、線形領域で出力サンプルを提供してもよい。
【００８４】
受信信号強度指標（ＲＳＳＩ：ｒｅｃｅｉｖｅｄ  ｓｉｇｎａｌ  ｓｔｒｅｎｇｔｈ  ｉｎｄｉｃａｔｏｒ）推定器８２２は、たとえば数式（６）または（７）に示されるように、あるいはＰｃｈ＝Σ｜Ｉｏｕｔ｜＋｜Ｑｏｕｔ｜など、他の何らかの数式に基づいて、ルックアップテーブル８２０からの出力サンプルの受信信号強度Ｐｃｈを推定してもよい。細かいＡＧＣ装置８２４は、推定器８２２からＲＳＳＩ測定値を受け取り、ＣＤＭＡチャネルｎのディジタル利得Ｇｎを決定してもよい。データプロセッサ２５０内の粗いＡＧＣ装置２５２は、Ｎ個のすべてのＣＤＭＡチャネルのディジタル利得Ｇ１〜ＧＮ、および図３の装置３２４からの粗利得を使用して、ＲＦ受信チェーン２０２内のＬＮＡ  ２１２の利得ＧＬＮＡおよび／またはＶＧＡ  ２２０の利得ＧＶＧＡを決定してもよい。
【００８５】
図９は、図２のデータプロセッサ２５０によって実装され、Ｎ個のＣＤＭＡチャネルのために使用され得るＣＤＭＡチャネルプロセッサ９１０ａ〜９１０ｎの設計のブロック図を示している。図９に示された設計では、ＣＤＭＡチャネルプロセッサ９１０ａは、そのうちの１つがＣＤＭＡチャネル１のＣＤＭＡ信号を処理するように選択され得るＲＡＫＥ受信機９１２および等化受信機９１４を含んでいる。一部の操作シナリオ（たとえば低ＳＮＲ）にはＲＡＫＥ受信機９１２を選択してもよく、また他の操作シナリオ（たとえば高ＳＮＲおよび／または高データレート）には等化受信機９１４を選択してもよい。一般に、どの受信機がよりよい性能を提供することができるかに応じて、ＲＡＫＥ受信機９１２または等化受信機９１４が選択され得る。
【００８６】
ＲＡＫＥ受信機９１２は、ＣＤＭＡチャネル１について検出された１つまたは複数の信号経路（または多重通路）について、ＣＤＭＡチャネル１の出力サンプルストリームを処理してもよい。ＲＡＫＥ受信機９１２は、アクセスポイントによって使用された複素擬似乱数（ＰＮ：ｐｓｅｕｄｏ−ｒａｎｄｏｍ  ｎｕｍｂｅｒ）系列で逆拡散すること、データ、パイロットおよびオーバヘッドチャネルに使用されたウォルシュ符号でデカバーする（decover）こと、パイロット推定、デカバーされたシンボルをパイロット推定値でコヒーレント復調すること、多重通路にわたるシンボル結合など、様々な機能を実施してもよい。等化受信機９１４は、ＣＤＭＡチャネル１の出力サンプルストリームを処理してもよい。等化受信機９１４は、パイロット推定、フィルタ係数の導出／適応、出力サンプルをフィルタ係数でフィルタリングすること、複素ＰＮ系列で逆拡散すること、ウォルシュ符号でデカバーすること、シンボルのスケーリングなど、様々な機能を実施してもよい。
【００８７】
ディインタリーバ９１６は、ＲＡＫＥ受信機９１２または等化受信機９１４からシンボル推定値を受け取り、アクセスポイントによって実施されたインタリービングを補間するやり方でシンボル推定値をディインタリーブしてもよい（または順序変更してもよい）。復号器９１８は、ディインタリーブされたシンボル推定値を復号し、ＣＤＭＡチャネル１について復号されたデータを提供してもよい。一般に、各周波数チャネルのマルチキャリア受信機２００による処理は、送信機またはアクセスポイントによって周波数チャネルのために実施された処理に依存する。
【００８８】
図１０は、複数の周波数チャネルから信号を受信するプロセス１０００の設計について示している。周波数チャネルは、ＣＤＭＡチャネル、ＧＳＭチャネル、ＲＦチャネル、搬送波などであってもよい。複数の周波数チャネル上の複数の信号を備えるアナログベースバンド信号が、ＡＤＣ、たとえばΔΣ  ＡＤＣでディジタル化され得る（ブロック１０１２）。複数の周波数チャネル上の複数の信号は、ＨＲＰＤ方式の複数のＣＤＭＡチャネル上の複数のＣＤＭＡ信号に対応し得る。ΔΣ  ＡＤＣは、受信されている複数の周波数チャネルの帯域幅、受信されている信号の特性（たとえばジャマーの存在または不在、強いまたは弱い所望の信号など）、および／または他の要因によって決まり得る可変サンプリングクロックおよび／または可変基準電圧で操作することができる。
【００８９】
ＡＤＣからの１つまたは複数のサンプルストリームを処理することによって、複数の周波数チャネル上の複数の信号を備える入力サンプルストリームを取得してもよい（ブロック１０１４）。ブロック１０１４の処理は、誤差キャンセル、ディジタルフィルタリング、ＤＣオフセットキャンセル、Ｉ／Ｑ不一致補正、粗いスケーリングなどを含んでもよい。それぞれ異なるタイプの処理は、様々な順序で実施してもよく、その一例が図３に示されている。ΔΣ  ＡＤＣが複数のサンプルストリームを提供する場合、これらのサンプルストリームを結合するために、誤差キャンセルを実施してもよい。ＤＣオフセットキャンセルでは、たとえば図４に示されるように、粗いＤＣオフセットが、少なくとも１つのＤＣアキュムレータの第１のセットで推定されてもよく、また細かいＤＣオフセットが、少なくとも１つのＤＣアキュムレータの第２のセットで推定されてもよい。それぞれのセットは、カスケードで結合された複数のＤＣアキュムレータを含んでもよい。推定された細かいＤＣオフセットは、入力サンプルストリームからキャンセルされ得る。推定された粗いＤＣオフセットは、アナログＤＣオフセットキャンセルのために提供され使用されてもよい。Ｉ／Ｑ不一致補正では、ＲＦからベースバンドへのアナログ直交ダウンコンバージョンの利得および／または位相不一致が推定され、修正係数ＡおよびＢを導出するために使用されてもよい。次いで、たとえば数式（４）および（５）に示されるように、利得および／または位相不一致を補正するために、入力サンプルストリームに関するＩ／Ｑ不一致補正が、修正係数ＡおよびＢに基づいて実施されてもよい。粗いスケーリングまたはブースト／デブーストでは、ＡＤＣの飽和が、粗いスケーリングに先立って、たとえばサンプルの電力に基づいて検出されてもよい。ＡＤＣの飽和が検出される場合は、第１の利得が、入力サンプルストリームに適用され得る。ＡＤＣの飽和が検出されない場合は、第１の利得より小さい第２の利得が、入力サンプルストリームに適用され得る。
【００９０】
複数の周波数チャネルのそれぞれについて、異なる周波数から入力サンプルストリームをディジタルダウンコンバートして、周波数チャネルのダウンコンバート済サンプルストリームを取得してもよい（ブロック１０１６）。ディジタルダウンコンバージョンは、たとえば図５に示された反復ＣＯＲＤＩＣ装置、または図６に示されたパイプラインＣＯＲＤＩＣ装置を使用して、ＣＯＲＤＩＣ計算に基づいてもよい。それぞれの周波数チャネルについて、中心周波数ｆｎが、その周波数チャネルの搬送波周波数ｆｃｈｎ、およびアナログＬＯ信号周波数ｆｃに基づいて決定されてもよい。周波数誤差もまた、たとえばＰＬＬを用いて推定され得る。瞬時周波数は、計算された中心周波数および推定された周波数誤差に基づいて決定されてもよい。入力サンプルストリームは、瞬時周波数に基づいて、ディジタルダウンコンバートされてもよい。
【００９１】
各周波数チャネルのダウンコンバート済サンプルストリームをディジタル処理して、その周波数チャネルの出力サンプルストリームを取得してもよい（ブロック１０１８）。ディジタル処理は、ディジタルフィルタリング、ダウンサンプリング、等化フィルタリング、アップサンプリング、サンプルレート変換、細かいスケーリング、ＤＣオフセットキャンセルなどを含んでもよい。それぞれ異なるタイプのディジタル処理は、様々な順序で実施してもよく、その一例が図２および７に示されている。各周波数チャネルについて、ダウンコンバート済サンプルストリームは、所望の信号を通過させ、不所望の信号、たとえばジャマーおよび不要の影像を減衰させるようにディジタルフィルタリングされ得る。周波数チャネルについて実施されたフィルタリングのすべてに起因する振幅および位相ひずみを補償するために、等化フィルタリングが実施されてもよい。整数係数によってチップレートに関連付けられ得る所望のサンプルレートで出力サンプルストリームを取得するために、サンプルレート変換が実施されてもよい。細かいスケーリングでは、周波数チャネルについてディジタル利得が、出力サンプルストリームの受信信号強度に基づいて決定されてもよい。出力サンプルストリームに関するディジタルスケーリングが、利得に基づいて（たとえば図８に示されるような対数領域で）実施されてもよい。各周波数チャネルの出力サンプルストリームは、周波数チャネルのシンボル推定値を取得するために、たとえば図９に示されるようなＲＡＫＥ受信機または等価受信機で処理されてもよい（ブロック１０２０）。各周波数チャネルのシンボル推定値は、周波数チャネル上で送信されたデータおよび／またはシグナリングを取得するために、ディインタリーブされ復号されてもよい（ブロック１０２２）。
【００９２】
粗いＡＧＣは、たとえばＬＮＡ  ２１２、ＶＧＡ  ２２０などのアナログ回路ブロックの利得を調整することよって、すべての周波数チャネルの入力サンプルストリームについて実施されてもよい。細かいＡＧＣは、たとえばＤＶＧＡ  ２４６の利得を調整することによって、各周波数チャネルの出力サンプルストリームについてそれぞれ独立に実施されてもよい。これによって、それぞれ異なる受信電力レベルで複数の信号を受信することが可能となり得る。
【００９３】
図１１は、単一のＲＦ受信チェーンで複数の周波数チャネルを受信するためのプロセス１１００の設計について示している。複数の周波数チャネル上の複数の信号を備える受信ＲＦ信号を、ＬＮＡで増幅してもよい（ブロック１１１２）。ＬＮＡで増幅した後、フィルタリングを実施しても、実施しなくてもよい。複数の周波数チャネル上の複数の信号を備える入力ＲＦ信号を、ダウンコンバート済信号を取得するためにＲＦからベースバンドにダウンコンバートしてもよい（ブロック１１１４）。入力ＲＦ信号は、ＬＮＡからのものであっても、ＬＮＡの後のフィルタからものであってもよい。
【００９４】
ダウンコンバート済信号は、増幅された信号を得るために、（たとえばＶＧＡで）増幅してもよい（ブロック１１１６）。増幅された信号は、複数の周波数チャネル上の複数の信号を備えるアナログベースバンド信号を取得するために、アナログフィルタでフィルタリングしてもよい（ブロック１１１８）。アナログフィルタは、複数の周波数チャネルのできるだけ大きい帯域幅に基づいて決定された固定の帯域幅を有してもよい。アナログフィルタは、受信されている複数の周波数チャネルの帯域幅に基づいて決定された可変帯域幅を有することもできる。ＡＤＣの飽和が検出される場合は、（たとえばＬＮＡおよび／またはＶＧＡのために）第１の利得が使用されてもよい。ＡＤＣの飽和が検出されない場合は、第１の利得より高い第２の利得が使用されてもよい。
【００９５】
複数の周波数チャネル上の複数の信号は、以下のやり方で、ＯＦＤＭ信号の複数の副搬送波と異なり得る。第１に、複数の周波数チャネルの周波数は、送信機によって（最小間隔基準に従って）それぞれ独立に選択されてもよく、ＯＦＤＭの副搬送波は、直交性を維持するために特定の周波数／位置に制約される。第２に、周波数チャネルは受信機で個々にフィルタリングされるが、ＯＦＤＭの副搬送波はフィルタリングされない。第３に、サイクリックプレフィックスが、送信機によって各ＯＦＤＭシンボルに添付され、受信機によって取り除かれる。サイクリックプレフィックスは、複数の周波数チャネル上の複数の信号のためには使用されない。第４に、それぞれの周波数チャネルは、データおよび制御チャネルを搬送することができ、データは一般に、ＯＦＤＭの多くの副搬送波にわたって送信される。第５に、それぞれの周波数チャネルは、他の周波数チャネルとは独立に送受信されてもよく、すべての副搬送波は一般に、ＯＦＤＭのために送受信される。
【００９６】
情報および信号は、様々な異なる技術および技法のいずれかを使用して表され得ることが当業者には理解されよう。たとえば、上記説明の全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボルおよびチップは、電圧、電流、電磁波、磁場または粒子、光場または粒子、あるいはその任意の組合せによって表すことができる。
【００９７】
本明細書の開示に関連して述べられた様々な例示的な論理ブロック、モジュール、回路およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェアまたは両者の組合せとして実装されてもよいことが当業者にはさらに理解されよう。このハードウェアとソフトウェアの交換可能性を明確に示すために、様々な例示的なコンポーネント、ブロック、モジュール、回路およびステップは、概してその機能性に関して上記に述べられている。こうした機能性がハードウェアとして実装されるか、それともソフトウェアとして実装されるかは、システム全体に課された特定のアプリケーションおよび設計上の制約に依存する。当業者は、述べられた機能性を特定の各アプリケーションについて様々なやり方で実装することができるが、実装上のこうした決定は、本開示の範囲からの逸脱をもたらすものと解釈すべきでない。
【００９８】
本明細書の開示に関連して述べられた様々な例示的な論理ブロック、モジュール、回路は、汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ：ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ）、特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ  ｓｐｅｃｉｆｉｃ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：ｆｉｅｌｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ  ）または他のプログラマブル論理デバイス、個別ゲートまたはトランジスタ論理、個別ハードウェアコンポーネント、あるいは本明細書に述べられた諸機能を実施するように設計されたその任意の組合せで実装され、または実施されてもよい。汎用プロセッサは、マイクロプロセッサであってもよいが、別法では、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラまたはステートマシンであってもよい。プロセッサは、コンピューティング装置の組合せ、たとえばＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは任意の他のこうした構成として実装することもできる。
【００９９】
本明細書の開示に関連して述べられた方法およびアルゴリズムの諸ステップは、ハードウェアで直接に、プロセッサによって実行されたソフトウェアモジュールで、またはその２つの組合せで実施されてもよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、あるいは当技術分野において知られている他の任意の形の記憶媒体に常駐してもよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み出し、情報をそこに書き込むことができるようにプロセッサに結合される。別法では、記憶媒体は、プロセッサの一構成部分であり得る。プロセッサおよび記憶媒体は、ＡＳＩＣに常駐してもよい。ＡＳＩＣは、ユーザ端末内に常駐してもよい。別法では、プロセッサはおよび記憶装置は、ユーザ端末内に個別部品として常駐してもよい。
【０１００】
本開示の上記説明は、どんな当業者もが本開示を作製し、または使用することができるように提供されている。本開示への様々な修正が当業者には容易に明らかになり、本明細書に定義された一般的な原則は、本開示の範囲から逸脱せずに他の変形形態に適用され得る。したがって、本開示は、本明細書に述べられた諸実施例および設計に限定されるものでないが、本明細書に開示された諸原理および新規な特徴に一致する最も広い範囲が与えられるものである。
【図１】
2009544251.tif 000021
【図２】
2009544251.tif 000022
【図３】
2009544251.tif 000023
【図４】
2009544251.tif 000024
【図５】
2009544251.tif 000025
【図６】
2009544251.tif 000026
【図７】
2009544251.tif 000027
【図８】
2009544251.tif 000028
【図９】
2009544251.tif 000029
【図１０】
2009544251.tif 000030
【図１１】
2009544251.tif 000031
【国際調査報告】
2009544251.tif 000032
2009544251.tif 000033
2009544251.tif 000034
2009544251.tif 000035
2009544251.tif 000036
2009544251.tif 000037
2009544251.tif 000038
2009544251.tif 000039
2009544251.tif 000040