(57)【要約】【課題】  誘電体空隙を有する相互接続構造体を提供する。【解決手段】  多相フォトレジスト材料を用いて誘電体層内部に空隙を形成することにより改善された性能及びキャパシタンスを有する相互接続構造体が提供される。相互接続構造部は、相互接続構造部の周りの誘電体層の部分の中に円柱状空隙構造体を有する誘電体層内に埋め込まれる。相互接続構造部はまた、生成される異なる誘電率を有する２つ又は複数の相を有する誘電体内に埋め込むこともできる。この相互接続構造体は現行の後工程プロセスに適合する。【選択図】      図７
2009544156.tif 000002
【特許請求の範囲】
【請求項１】
相互接続構造体を形成する方法であって、
基板上に堆積させた第１誘電体層（２０１）の中に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する、相互接続構造部（２０２）を形成することと、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層（２０１）の部分の上に第２層材料（２０３）を形成することと、
前記露出相互接続領域（２０４）の上にキャップ層（２１１）を形成することと、
前記第２層材料（２０３）及び前記キャップ層（２１１）の上に多相フォトレジスト（２２１）を堆積させることと、
前記第２層材料（２０３）に接触する前記多相フォトレジスト（２２１）の部分を相分離して異相材料のパターンを形成することと、
を含む前記方法。
【請求項２】
前記露出相互接続領域（２０４）の周りの前記第１誘電体層（２０１）の前記部分の内部に円柱状空隙（２４０）を形成すること、並びにＲＩＥプロセスにより前記多相フォトレジスト（２２１）及び前記第２層材料（２０３）を除去することをさらに含む、請求項１に記載の方法。
【請求項３】
前記異相材料のパターン及び前記キャップ層（２１１）の上に第２誘電体材料（２５１）を堆積させることをさらに含む、請求項２に記載の方法。
【請求項４】
前記第２層材料（２０３）は親水性表面を有する、請求項１に記載の方法。
【請求項５】
前記第２層材料（２０３）は２０Åから８００Åまでの厚さを有する、請求項１に記載の方法。
【請求項６】
前記第２層材料（２０３）は誘電体である、請求項１に記載の方法。
【請求項７】
前記第２層材料（２０３）は絶縁体である、請求項１に記載の方法。
【請求項８】
前記第２層材料（２０３）は半導体である、請求項１に記載の方法。
【請求項９】
前記相互接続構造部（２０２）は、Ｃｕ、Ａｌ、ＡｌＣｕ及びＷから成る群から選択される材料を含む、請求項１に記載の方法。
【請求項１０】
前記第１誘電体層（２０１）は低誘電率材料である、請求項１に記載の方法。
【請求項１１】
前記第１誘電体層（２０１）は、５００Åから１０，０００Åまでの厚さを有する、請求項１に記載の方法。
【請求項１２】
前記キャップ層（２１１）は、Ｗ、Ｐ、Ｂ、Ｓｎ、及びＰｄから成る群から選択される材料を含むＣｏ合金である、請求項１に記載の方法。
【請求項１３】
前記キャップ層（２１１）は、５０Åから３００Åまでの厚さを有する、請求項１２に記載の方法。
【請求項１４】
前記キャップ層（２１１）材料は、ＣｏＳｎＰ、Ｐｄ、及びＲｕから成る群から選択される、請求項１に記載の方法。
【請求項１５】
前記キャップ層（２１１）は疎水性表面を有する、請求項１に記載の方法。
【請求項１６】
前記多相フォトレジスト（２２１）は、第１相（Ａ）フォトレジスト（２３１）と第２相（Ｂ）フォトレジスト（２３２）を有する２相フォトレジストである、請求項１に記載の方法。
【請求項１７】
前記２相フォトレジスト（２２１）は５０Åから１０００Åまでの厚さを有する、請求項１６に記載の方法。
【請求項１８】
前記第１相（Ａ）フォトレジスト（２３１）は、シリカ、有機シラン、並びに、アミン、アミド、アルデヒド及びヒドロキシから成る群から選択される材料を含み、前記第２相（Ｂ）フォトレジスト（２３２）はポリマーである、請求項１６に記載の方法。
【請求項１９】
前記第２相（Ｂ）フォトレジスト（２３２）は、前記第１相（Ａ）フォトレジスト（２３１）よりも高いエッチング耐性を有する、請求項１６に記載の方法。
【請求項２０】
前記第１相（Ａ）フォトレジスト（２３１）を除去するステップをさらに含む、請求項１６に記載の方法。
【請求項２１】
前記第２誘電体材料（２５１）は低誘電率材料である、請求項３に記載の方法。
【請求項２２】
第１誘電体層(２０１)の内部に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する相互接続構造部（２０２）と、
前記露出相互接続領域（２０４）の上のキャップ層（２１１）と、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層(２０１)の部分の中の円柱状空隙構造体（２４０）と、
前記円柱状空隙構造体（２４０）及び前記キャップ層（２１１）の上の第２誘電体材料（２５１）と、
を含む相互接続構造体。
【請求項２３】
第１誘電体層(２０１)の内部に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する相互接続構造部（２０２）と、
前記露出相互接続領域（２０４）の上のキャップ層（２１１）と、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層(２０１)の部分の中の２ｋ誘電体材料（２４１）構造体と、
前記２ｋ誘電体材料（２４１）構造体及び前記キャップ層（２１１）の上の第２誘電体材料（２５１）と、
を含む相互接続構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体デバイスの製造に関し、より具体的には誘電体層内に空隙を組み入れる方法及び構造体に関する。
【背景技術】
【０００２】
半導体デバイスが縮小し続けるにつれて、対応する相互接続ライン幅の減少がライン抵抗を増加させてきた。さらに相互接続間の間隔の減少によって大きな寄生キャパシタンスが生成する。これは回路の信号遅延並びにチップのスピード及び性能の低下をもたらす。
【０００３】
回路遅延のＢＥＯＬ（後工程）相互接続部分を低減するために、通常の二酸化シリコン誘電体（ｋが約４．０）が約３．０のｋ値を有する高密度低ｋ膜で置き換えられている。より一層の性能向上のためには、最新デバイス用のさらに改善された誘電体キャパシタンス（ｋが２．５未満）が必要である。
【０００４】
キャパシタンスの改善は、新しい多孔質低ｋ誘電体を用いて行うことができるが、大部分の多孔質材料は高密度誘電体と比べて機械的特性が比較的脆弱である。また現在のＢＥＯＬプロセスに対してこれらの材料を他のモジュール・プロセスに組み込むことはかなりの難題である。例えば、通常のＣＭＰ（化学機械研磨）プロセスでは脆弱な機械的モジュール多孔質誘電体の研磨は困難であり、また通常のＰＶＤ（プラズマ気相成長）拡散障壁成長技術は、多孔質誘電体の表面上に適当な被覆率を与えることはできない。
【０００５】
誘電率を低減することによってキャパシタンスを改善する別の技術は、導電ライン間の空隙の生成である。二酸化シリコンは程々の誘電率を有するが、空気の誘電率は凡そ１である。
【０００６】
特許文献１（Ｂａｎｇ）によれば、２つの隣接する相互接続の間に空隙が形成される。この空隙は拡散障壁層により、次いで絶縁層により覆われて上層の相互接続レベルとの統合が可能となる。
【０００７】
特許文献２（Ｐａｒｔｏｖｉ）によれば、２つの隣接する相互接続の間に小さな空隙が、金属の堆積を防止する層間誘電体上の「ほぞ湿式（tenon-wetting）」側壁スペーサを用いて形成される。この技術は２つの広く離間された相互接続の間に小さな空隙を形成することに限定される。
【０００８】
特許文献３（Ｐａｒｋ）は誘電体中に空隙を形成するための排気口の使用法を開示する。
【０００９】
特許文献４（Ｌａｔｃｈｆｏｒｄ）によれば、導電体間に誘電体を堆積させ、導電体及び誘電体の上に多孔質層を堆積させ、次いで、多孔質層を通して導電体間の空間から誘電体材料を剥離して導電体間に空隙を残すことによって、空隙が形成される。
【００１０】
特許文献５（Ｓａｅｎｇａｒ）によれば、閉じた空隙相互接続構造体が形成される。
【００１１】
特許文献６（Ｓｕ）によれば、複数のダミー支柱と複数の金属ラインとの間に空隙が形成される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第５，９４９，１４３号明細書
【特許文献２】米国特許第６，４４０，８３９号明細書
【特許文献３】米国特許第６，８６１，３３２号明細書
【特許文献４】米国特許第６，７８０，７５３号明細書
【特許文献５】米国特許出願公開第２００５／００６２１６５号明細書
【特許文献６】米国特許出願公開第２００６／００１９４８２号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
従って、現在のＢＥＯＬプロセスに適合する相互接続の信頼性を向上させる構造体が必要である。
【課題を解決するための手段】
【００１４】
本発明の目的は、高密度誘電体材料の内部に空隙を生成することにより、性能及びキャパシタンスの改善をもたらすことである。
本発明の別の目的は、これらの改善を、新規又は新型の多孔質誘電体材料を用いずに、現在のＢＥＯＬプロセスと適合する仕方でもたらすことである。
【００１５】
本発明は、第１誘電体層中に埋め込まれ、パターン付けされた露出相互接続領域を有する相互接続構造部と、露出相互接続領域上のキャップ層と、露出相互接続領域の周りの第１誘電体層の部分の中の円柱状空隙構造体と、円柱状空隙構造体及びキャップ層の上の第２誘電体材料とを含む相互接続構造体を提供する。
【００１６】
別の実施形態においては、第１誘電体層中に埋め込まれ、パターン付けされた露出相互接続領域を有する相互接続構造部と、露出相互接続領域上のキャップ層と、露出相互接続領域の周りの第１誘電体層の部分の中の２ｋ誘電体材料構造体と、２ｋ誘電体材料構造体及びキャップ層の上の第２誘電体材料とを含む相互接続構造体を提供する。
【００１７】
本発明の別の実施形態においては、相互接続構造体を形成する方法であって、基板上に堆積させた第１誘電体層内に埋め込まれ、パターン付けされた露出相互接続領域を有する相互接続構造部を形成することと、露出相互接続領域の周りの第１誘電体層の部分の上に第２層材料を形成することと、露出相互接続領域の上にキャップ層を形成することと、第２層材料及びキャップ層の上に多相フォトレジストを堆積させることと、第２層材料に隣接する多相フォトレジストの部分を分離して異相材料のパターンにすることとを含む方法を提供する。
【００１８】
この方法はさらに、露出相互接続領域の周りの第１誘電体層の部分の中の円柱状空隙を形成することと、多相フォトレジスト及び第２層材料をＲＩＥプロセスによって除去することとを含む。この方法はさらに、異相材料のパターン及びキャップ層の上に第２誘電体材料を堆積させることを含む。
【００１９】
第２層材料は親水性表面を有することが好ましい。第２層材料は凡そ２０Åから凡そ８００Åまでの厚さを有することが好ましい。第２層材料は、誘電体、絶縁体又は半導体であることが好ましい。
【００２０】
相互接続構造部は、Ｃｕ、Ａｌ、ＡｌＣｕ及びＷから成る群から選択された材料を含むことが好ましい。第１誘電体層は低誘電率材料であることが好ましく、凡そ５００Åから凡そ１０，０００Åまでの厚さを有することが好ましい。
【００２１】
キャップ層は、Ｗ、Ｐ、Ｂ、Ｓｎ、及びＰｄから成る群から選択された材料とＣｏとのＣｏ合金であることが好ましい。キャップ層は凡そ５０Åから凡そ３００Åまでの厚さを有することが好ましい。好ましい実施形態においてキャップ層材料は、ＣｏＳｎＰ、ＣｏＷＰ、Ｐｄ、及びＲｕから成る群から選択される。キャップ層は疎水性表面を有することが好ましい。
【００２２】
好ましい実施形態において多相フォトレジストは、第１相（Ａ）フォトレジストと第２相（Ｂ）フォトレジストを有する２相フォトレジストである。２相フォトレジストは凡そ５０Åから凡そ１０００Åまでの厚さを有することが好ましい。
【００２３】
第１相（Ａ）フォトレジストは、シリカ、有機シラン、並びに、アミン、アミド、アルデヒド及びヒドロキシから成る群から選択された材料を含むことが好ましく、第２相（Ｂ）フォトレジストはポリマーであることが好ましい。好ましい実施形態において第２相（Ｂ）フォトレジストは、第１相（Ａ）フォトレジストよりも高いエッチング耐性を有する。
【００２４】
本方法はさらに、第１相（Ａ）フォトレジストを除去するステップを含む。第２誘電体材料は低誘電率材料であることが好ましい。
【００２５】
新規と考えられる本発明の特徴及び本発明の特徴的な要素は添付の特許請求の範囲において詳細に記述される。図面は例証のためだけであり、一定の尺度で描かれてはいない。しかし、本発明自体は、構成及び操作方法の両方に関して、以下で添付の図面と関連して記述される詳細な説明を参照することにより最も良く理解することができる。
【図面の簡単な説明】
【００２６】
【図１】空隙を有する従来のダマシン構造体を示す略断面図である。
【図２】空隙を有する従来のダマシン構造体を示す略断面図である。
【図３】空隙を有する従来のダマシン構造体を示す略断面図である。
【図４】空隙を有する従来のダマシン構造体を示す略断面図である。
【図５】本発明による、ダマシン構造体内の空隙を形成する方法を示す略断面図である。
【図６】本発明による、ダマシン構造体内の空隙を形成する方法を示す略断面図である。
【図７】本発明による、ダマシン構造体内の空隙を形成する方法を示す略断面図である。
【図８】本発明による、ダマシン構造体内の空隙を形成する方法を示す略断面図である。
【図９】本発明による、ダマシン構造体内の空隙を形成する方法を示す略断面図である。
【図１０】本発明による、ダマシン構造体内の空隙を形成する方法を示す略断面図である。
【図１１】本発明による好ましい空隙構造体を示す略断面図である。
【図１２】本発明による好ましい空隙構造体を示す略断面図である。
【発明を実施するための形態】
【００２７】
本発明は、誘電体材料の内部に空隙を生成することにより改善された性能及びキャパシタンスを有する相互接続構造体を提供する。
【００２８】
本発明は、層間誘電体材料の内部に、多相フォトレジストによって生成される空隙構造体を設けることにより、相互接続デバイスのキャパシタンスを改善する。本発明は現在のＢＥＯＬプロセス・フローと適合し、エッチング・プロファイルの生成、より優れた障壁被覆率、及び、ＣＭＰプロセス処理に関する新規のモジュール開発を必要としない。
【００２９】
図１乃至図４を参照すると、ダマシン構造体内に空隙を生成する従来の方法の概略が示される。図１は誘電体内に埋め込まれた相互接続部の上の選択的なキャップ堆積を示す。図２は、ハードマスク層の堆積を示す。図３はパターン付け及びエッチングのためのブロック・マスクの堆積を示す。図４は、相互接続部の周りの誘電体を除去して空隙を形成することを示す。
【００３０】
このプロセスは特別のマスクを必要とし、コスト及びプロセス時間を増加させ、加えて、パターン付けされた相互接続構造部に対するブロック・マスクの位置合せに関連した歩留まり損失を増加させる。
【００３１】
本発明によれば、空隙構造体は多相フォトレジスト材料、例えば、ＲＩＥ（反応性イオン・エッチング）プロセスの際に異なるエッチング選択性を有するＤｉｂｌｏｃｋから生成される。本発明は、特別なマスク・プロセスなしに、現在のＣｕデュアル・ダマシン・プロセスと適合して空隙を生成することの利点をもたらす。従って、本発明のプロセス・コストは現行の方法よりも低くなる。本発明はまた、如何なる特定の誘電体材料にも限定されないので、より優れた技術的拡張性を有する。
【００３２】
本発明において提案する空隙相互接続構造体の製造方法の詳細は、図５乃至図１２を参照して説明する。ここで図５を参照すると、導電性相互接続部２０２が、低誘電率材料などの絶縁体層２０１及び第２層材料の中に埋め込まれる。第２層材料２０３は、後の局所選択的相分離のための「親水性表面」を有することが好ましい。埋め込まれた導電性相互接続部２０２はまた、絶縁体２０１内に埋め込まれない露出表面２０４を有する。
【００３３】
第２層材料２０３の厚さは２０Åと８００Åの間にあることが好ましい。第２層材料２０３は誘電体、絶縁体、又は半導体とすることができる。導電性相互接続材料２０２は、Ｃｕ、Ａｌ、Ａｌ（Ｃｕ）、又はＷであることが好ましい。絶縁体層２０１は、５００Åと１０，０００Åの間の厚さを有する低ｋ材料であることが好ましい。
【００３４】
次に図６を参照すると、相互接続導電体２０２の露出表面２０４はキャップ層２１１によって選択的に覆われる。このキャップ層２１１は、保護層及び拡散障壁層の両方として機能するＣｏＷＰであることが好ましい。キャップ層２１１の厚さは５０Åと２００Åの間であることが好ましい。ＣｏＷＰに加えて、ＣｏＳｎＰ、Ｐｄ、及びＲｕのような他の材料もこの機能を有する優れた候補である。キャップ層材料２１１は後のランダム相形成のための「疎水性」表面を有することが好ましい。選択的なキャップ堆積はまた、局所的な表面形態（topography）を生成し、加えて異なる２つの表面、即ち疎水性金属キャップ表面２１１及び親水性誘電体ハードマスク表面２０３をもたらすことになる。
【００３５】
次に図７を参照すると、多相フォトレジスト材料２２１がハードマスク２０３及びキャップ層２１１の表面上に堆積される。好ましい実施形態において多相フォトレジスト材料２２１は、Ｄｉｂｌｏｃｋのような２相フォトレジストである。２相フォトレジスト層２２１は５０Åと１０００Åの間の厚さを有することが好ましい。第１相（Ａ）はシリカ、有機シラン及びアミン、アミド、アルデヒド又はヒドロキシを含むことが好ましい。第２相（Ｂ）は通常のポリマー・フォトレジストであることが好ましい。
【００３６】
次に図８及び図９を参照すると、２相フォトレジスト材料２２１の第１相（Ａ）２３１と第２相（Ｂ）２３２への相分離が、上面図（図８）と断面図（図９）により示されている。２相フォトレジスト材料の相分離はＵＶ硬化又は熱焼成によって実施される。ＵＶ硬化は通常のＵＶ硬化ツール内で実施することができ、次に約１００℃から約４００℃までの基板温度において構造体にＵＶ照射ステップを施す。
【００３７】
ＵＶ照射は、例えばＨｅ、Ａｒ、Ｘｅ、Ｎ２、又は、フォーミング・ガスＮ２／Ｏ２のようなそれらの混合物を含む、不活性ガスのような周囲ガスの存在下で実施することができる。オプションとして化学的活性ガスを不活性ガスに加えることができる。化学的活性ガスの例には、Ｈ２、ＣＨ４、トリメチルシラン、エチレン、又は化学式ＨＳｉＲＲ１Ｒ２を有するシラン誘導体が含まれ、ここでＲ、Ｒ１及びＲ２は同じでも異なっても良く、メチル、エチル、プロピル、ビニル、アリル、メトキシ及びエトキシから成る群から選択される。
【００３８】
２異相材料は異なるエッチング選択性を有することが好ましい。好ましい実施形態において第２相（Ｂ）２３２は第１相（Ａ）２３１よりも高いエッチング耐性を有する。図９に示すように、相分離は、親水性表面を有する第２層材料２０３の上でのみ局所的に起る。この局所的な相分離はまた、キャップ層２１１と第２材料層２０３の間の高さの違いによる表面形態（topography）構造によってもたらされる。
【００３９】
この局所的な相分離はまた、２相フォトレジスト２２１と第２層材料（相分離が起る場所）並びに２相フォトレジスト２２１とキャップ層２１１（相分離が起らない場所）の間における界面特性の違いによってもたらされる。後のエッチング選択性を高めるために、オプションとして、次のプロセス・ステップに進む前に表面から第１相（Ａ）２３１を除去する。除去ステップは、湿式、プラズマ、又は他の化学関連プロセスとすることができる。用いることのできる湿式化学的剥離プロセスの一例は、水酸化テトラメチルアンモニウム（ＴＭＡＨ）を化学的エッチング剤として用いるものである。
【００４０】
次に図１０を参照すると、キャップ層２１１の周りの相分離２相フォトレジストから下層の絶縁体２０１への、ＲＩＥプロセスによるパターン転写が示される。ＲＩＥエッチングは、２相分離フォトレジストの下層の絶縁材料２０１の内部に円柱状空隙構造体２４０の形成をもたらす。キャップ層２１１の下層の絶縁材料２０１はエッチングされない。オプションとして、上記のレジスト堆積、相分離、及びＲＩＥプロセスを異なる方向で繰り返して、最終的な誘電体キャパシタンスをさらに低減するように正味の空隙構造体を生成する。第２相材料（Ｂ）２３２は第１相材料（Ａ）２３１よりも高いエッチング耐性を有するので、第１相材料２３１（Ａ）はＲＩＥによりエッチング除去され、これにより第２相材料（Ｂ）２３２の内部に散在する円柱状空隙が残る。
【００４１】
次に図１１及び図１２を参照すると、次に、後続のプロセスのために第２絶縁体材料２５１を円柱状空隙構造体２４０及びキャップ層２１１の表面上に堆積させる。第２絶縁体材料２５１は低ｋ材料であることが好ましい。図１１に示す実施形態において、堆積した第２絶縁体材料２５１は円柱状ギャップを充填して２ｋ誘電体材料２４１を生成する。この場合、第２絶縁体２５１の誘電率は第１絶縁体２０１の誘電率よりも小さく、全体としてより小さなｋ値を生じる。
【００４２】
図１２に示す好ましい実施形態において、堆積させた第２絶縁体２５２は円柱状空隙を充填せずに、最終的な構造体２４０内の空隙を残す
【００４３】
当業者であれば、本開示を考慮することにより、本発明の趣旨から逸脱せずに、本明細書において具体的に説明された実施形態以外の本発明の他の変更を行うことができることは明白となる。従って、そのような変更は、添付の特許請求の範囲によってのみ限定される本発明の範囲内にあるものと見なされる。
【産業上の利用可能性】
【００４４】
本発明は、半導体デバイスの製造中に誘電体層内の空隙を生成するのに有用である。
【符号の説明】
【００４５】
２０１：絶縁体層
２０２：導電性相互接続部
２０３：第２層材料（ハードマスク）
２０４：露出表面
２１１：キャップ層
２２１：２相フォトレジスト材料（多相フォトレジスト材料）
２３１：第１相（Ａ）
２３２：第２相（Ｂ）
２４０：円柱状空隙構造体
２４１：２ｋ誘電体材料
２５１：第２絶縁体層（低ｋ材料）
２５２：堆積第２絶縁体
【図１】
2009544156.tif 000003
2009544156.tif 000004
【図２】
2009544156.tif 000005
【図３】
2009544156.tif 000006
【図４】
2009544156.tif 000007
【図５】
2009544156.tif 000008
【図６】
2009544156.tif 000009
【図７】
2009544156.tif 000010
【図８】
2009544156.tif 000011
【図９】
2009544156.tif 000012
【図１０】
2009544156.tif 000013
【図１１】
2009544156.tif 000014
【図１２】
2009544156.tif 000015
【手続補正書】
【提出日】平成21年3月30日(2009.3.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
相互接続構造体を形成する方法であって、
基板上に堆積させた第１誘電体層（２０１）の中に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する、相互接続構造部（２０２）を形成することと、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層（２０１）の部分の上に第２層材料（２０３）を形成することと、
前記露出相互接続領域（２０４）の上にキャップ層（２１１）を形成することと、
前記第２層材料（２０３）及び前記キャップ層（２１１）の上に多相フォトレジスト（２２１）を堆積させることと、
前記第２層材料（２０３）に接触する前記多相フォトレジスト（２２１）の部分を相分離して異相材料のパターンを形成することと、
を含む前記方法。
【請求項２】
前記露出相互接続領域（２０４）の周りの前記第１誘電体層（２０１）の前記部分の内部に円柱状空隙（２４０）を形成すること、並びにＲＩＥプロセスにより前記多相フォトレジスト（２２１）及び前記第２層材料（２０３）を除去することをさらに含む、請求項１に記載の方法。
【請求項３】
前記異相材料のパターン及び前記キャップ層（２１１）の上に第２誘電体材料（２５１）を堆積させることをさらに含む、請求項２に記載の方法。
【請求項４】
前記第２層材料（２０３）は親水性表面を有する、請求項１に記載の方法。
【請求項５】
前記第２層材料（２０３）は２０Åから８００Åまでの厚さを有する、請求項１に記載の方法。
【請求項６】
前記第２層材料（２０３）は、誘電体、絶縁体、及び半導体から成る群から選択される、請求項１に記載の方法。
【請求項７】
前記相互接続構造部（２０２）は、Ｃｕ、Ａｌ、ＡｌＣｕ及びＷから成る群から選択される材料を含む、請求項１に記載の方法。
【請求項８】
前記第１誘電体層（２０１）は低誘電率材料である、請求項１に記載の方法。
【請求項９】
前記第１誘電体層（２０１）は、５００Åから１０，０００Åまでの厚さを有する、請求項１に記載の方法。
【請求項１０】
前記キャップ層（２１１）は、Ｗ、Ｐ、Ｂ、Ｓｎ、及びＰｄから成る群から選択される材料を含むＣｏ合金である、請求項１に記載の方法。
【請求項１１】
前記キャップ層（２１１）は、５０Åから３００Åまでの厚さを有する、請求項１０に記載の方法。
【請求項１２】
前記キャップ層（２１１）材料は、ＣｏＳｎＰ、Ｐｄ、及びＲｕから成る群から選択される、請求項１に記載の方法。
【請求項１３】
前記キャップ層（２１１）は疎水性表面を有する、請求項１に記載の方法。
【請求項１４】
前記多相フォトレジスト（２２１）は、第１相（Ａ）フォトレジスト（２３１）と第２相（Ｂ）フォトレジスト（２３２）を有する２相フォトレジストである、請求項１に記載の方法。
【請求項１５】
前記２相フォトレジスト（２２１）は５０Åから１０００Åまでの厚さを有する、請求項１４に記載の方法。
【請求項１６】
前記第１相（Ａ）フォトレジスト（２３１）は、シリカ、有機シラン、並びに、アミン、アミド、アルデヒド及びヒドロキシから成る群から選択される材料を含み、前記第２相（Ｂ）フォトレジスト（２３２）はポリマーである、請求項１４に記載の方法。
【請求項１７】
前記第２相（Ｂ）フォトレジスト（２３２）は、前記第１相（Ａ）フォトレジスト（２３１）よりも高いエッチング耐性を有する、請求項１４に記載の方法。
【請求項１８】
前記第１相（Ａ）フォトレジスト（２３１）を除去するステップをさらに含む、請求項１４に記載の方法。
【請求項１９】
前記第２誘電体材料（２５１）は低誘電率材料である、請求項３に記載の方法。
【請求項２０】
第１誘電体層(２０１)の内部に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する相互接続構造部（２０２）と、
前記露出相互接続領域（２０４）の上のキャップ層（２１１）と、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層(２０１)の部分の中の円柱状空隙構造体（２４０）と、
前記円柱状空隙構造体（２４０）及び前記キャップ層（２１１）の上の第２誘電体材料（２５１）と、
を含む相互接続構造体。
【請求項２１】
第１誘電体層(２０１)の内部に埋め込まれ、パターン付けされた露出相互接続領域（２０４）を有する相互接続構造部（２０２）と、
前記露出相互接続領域（２０４）の上のキャップ層（２１１）と、
前記露出相互接続領域（２０４）の周りの前記第１誘電体層(２０１)の部分の中の２ｋ誘電体材料（２４１）構造体と、
前記２ｋ誘電体材料（２４１）構造体及び前記キャップ層（２１１）の上の第２誘電体材料（２５１）と、
を含む相互接続構造体。
【国際調査報告】
2009544156.tif 000016