(57)【要約】本発明は半導体基板の温度を測定する方法と装置を提供する。半導体基板上に共振回路（１１０）が設けられ、その共振回路は接合キャパシタ（１１）とインダクタ（１２）を具える。前記基板はホルダーに設置され、共振回路（１１０）に照射装置（２００）によって発された電磁場（５）の電磁エネルギーが照射される。共振回路（１１０）の照射された電磁場（５）への影響を検出することによって共振回路（１１０）が共振周波数は測定され、半導体基板の温度は共振周波数の関数として測定される。本発明による方法と装置は接合キャパシタ（１１）の温度に対する感度の増加によって、半導体基板の温度をより正確に測定することを可能にする。
2009528692.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の温度を測定する方法であって、前記方法は、
半導体基板上に、接合キャパシタとインダクタとを具える共振回路を設けるステップと、  前記共振回路に放射装置によって発生される電磁場の電磁エネルギーを照射するステップと、
前記共振回路が前記電磁場に与える影響を検出することによって、前記共振回路の共振周波数を測定するステップと、
前記半導体基板の温度を前記共振周波数の関数として測定するステップと、
を含むことを特徴とする半導体基板の温度を測定する方法。
【請求項２】
前記共振回路に電磁エネルギーを照射する前に、前記放射装置を具えるホルダー上に前記半導体基板を設置することを特徴とする請求項１に記載された方法。
【請求項３】
前記放射装置が駆動コイルを具え、前記コイルが半導体基板の最上面と前記駆動コイル間の距離よりも大きな直径を持つことを特徴とする請求項１に記載された方法。
【請求項４】
前記放射装置が少なくとも２つの共振回路に亘って延在する駆動コイルを具えることを特徴とする請求項１に記載された方法。
【請求項５】
半導体プロセス装置内における前記半導体基板のプロセス中に前記半導体基板の温度を測定し、前記共振回路の共振周波数は前記半導体プロセス装置によって発生される周波数とは異なることを特徴とする請求項１に記載された方法。
【請求項６】
前記接合キャパシタは逆バイアスされることを特徴とする請求項１に記載された方法。
【請求項７】
前記逆バイアスは前記放射装置によって付与されることを特徴とする請求項６に記載された方法。
【請求項８】
半導体基板の温度を測定する装置であって、前記装置が半導体基板上に、前記半導体基板の温度変化に敏感な共振周波数を有する共振回路を具え、前記共振回路が接合キャパシタとインダクタを具えることを特徴とする半導体基板の温度を測定する装置。
【請求項９】
前記接合キャパシタと前記インダクタが、第１導電型とは反対の第２導電型の第２の領域に隣接する第１導電型の第１の領域で形成されていることを特徴とする請求項８に記載された装置。
【請求項１０】
前記第１の領域が前記半導体基板の表面にあり、基板表面での投影図で見て、第１の部分、第２の部分および接続部分を具え、前記第２の部分が前記第１の部分よりも幅広く、また前記第１、第２の部分がそれぞれの端において前記接続部分を経て互いに接続されていることを特徴とする請求項９に記載された装置。
【請求項１１】
第２の共振回路が前記第１の領域の前記第１の部分、前記第２の部分、および前記接続部分の間に設置されていることを特徴とする請求項１０に記載された装置。
【請求項１２】
第１導電型の共通領域を有する第１および第２の接合キャパシタを具え、前記第１の接合キャパシタが前記共通領域と前記第１導電型とは反対の第２導電型の第１のキャパシタ領域とで形成され、前記第２の接合キャパシタが前記共通領域と前記第２導電型の第２のキャパシタ領域とで形成されることを特徴とする請求項８に記載された装置。
【請求項１３】
前記半導体基板がスクライブラインによって分離される製品を有するウェハを具え、前記共振回路が前記スクライブライン内に形成されていることを特徴とする請求項８に記載された装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の温度を測定する方法および装置に関するものである。
【背景技術】
【０００２】
半導体基板あるいはウェハの温度は、例えば誘電体エッチング、銅バリアおよび銅シード層の物理気相成長（ＰＶＤ）、および誘電体層の化学気相成長（ＣＶＤ）などの集積回路（ＩＣ）製造プロセスにおける重要なパラメータである。堆積あるいはエッチングプロセスステップ中に、半導体ウェハの表面への原子および（あるいは）イオンの衝突および／または半導体ウェハの表面における材料の凝集に起因するエネルギー移動の結果、半導体ウェハの温度が増加する。さらに、半導体ウェハの温度は、堆積あるいはエッチングプロセスステップの性能を決定する。一般的にプロセス装置中にはアクティブフィードバック回路が配置され、半導体ウェハが設置されるホルダーの温度を制御することによって、ウェハの温度を最適値に保持する。
【０００３】
半導体ウェハの温度はプロセスステップ中に熱電対や赤外線法によって測定出来る。両技術は半導体ウェハの適正な温度測定や温度制御を保証するほど十分に正確ではない。例えば、熱電対は正確な温度測定を保証するためにはウェハに対して十分な熱的接触がなされなければならない。しかしウェハと熱電対の熱的接触の程度はウェハごとに異なり、半導体ウェハ背面の粗さなどの表面状態や、プロセス装置中のホルダーやチャック内における熱電対設置位置の精度に依存する。またこれらの条件は再現不可能であり、半導体ウェハの再現不可能な温度測定と不適切な温度制御につながる。
【０００４】
上記の問題を克服するために、基板表面に形成された共振回路によってプロセスチャンバー内でプロセス中の半導体基板あるいはウェハの温度を測定する方法が特許文献１に公開されている。放射装置の電磁場によって共振回路にエネルギーを与え、基板温度の関数である共振回路の共振周波数を測定するために電磁場中の外乱を検出する。この共振回路はコイルと誘電体キャパシタを具え、そのコイルは導電層のパターンで形成され、誘電体キャパシタは、第２の導電層、誘電層、およびコイルの一部分である導電層の積層で形成される。基板の温度が変化したとき、誘電体キャパシタのキャパシタンス値が相応に変化する。しかし、この共振回路の不利な点は、基板温度の正確な測定を達成するためには誘電体キャパシタンス値の温度に対する感度が不十分なことである。
【特許文献１】米国特許第６７７３１５８号明細書
【発明の開示】
【０００５】
本発明の目的は、改良された精度を有する半導体基板の温度を測定する方法および装置を提供することである。本発明は請求項１に記載された方法を提供する。有利な実施例が従属する請求項に特定される。
本発明による半導体基板の温度を測定する方法は、
半導体基板上に、接合キャパシタとインダクタとを具える共振回路を設けるステップと、
前記共振回路に放射装置によって発生される電磁場の電磁エネルギーを照射するステップと、
前記共振回路が前記電磁場に与える影響を検出することによって、前記共振回路の共振周波数を測定するステップと、
前記半導体基板の温度を前記共振周波数の関数として測定するステップと、
を含む。
【０００６】
共振回路に接合キャパシタを設けることにより、半導体基板温度に対する共振周波数の感度が増加し、半導体基板の温度をより正確に測定出来る。
【０００７】
本発明による方法の一実施例においては、共振回路に電磁エネルギーを照射する前に放射デバイスを具えるホルダー上に基板を設置する。これにより、放射装置が基板に近接するため共振周波数の正確な測定が保証される。
【０００８】
本発明による方法の他の実施例においては、放射装置は駆動コイルを具え、この駆動コイルは半導体基板の最上面とこの駆動コイル間の距離よりも大きな直径を持っており、駆動コイルの最適な動作を可能にする。
【０００９】
本発明による方法の他の実施例においては、放射装置は少なくとも２つの共振回路に亘って延在する駆動コイルを具える。これにより、少なくとも２つの共振回路で占められている基板領域の温度を有効に測定出来る。
【００１０】
本発明による方法の実施例においては、半導体プロセス装置内における半導体基板のプロセス中に半導体基板の温度を測定し、前記共振回路の共振周波数は半導体プロセス装置によって発生される周波数とは異なる周波数とする。このようにすると、適切な信号を容易にフィルターすることが出来、半導体プロセス装置によって発生される信号からの如何なる妨害も阻止出来る。
【００１１】
本発明による方法の一実施例においては、接合キャパシタを逆バイアスし、これにより接合キャパシタの接合が順バイアスされて共振回路の非線形効果の生起を防止する。この逆バイアスは放射装置によって付与するのが有利である。
【００１２】
本発明による半導体基板の温度を測定する装置は、半導体基板上に、前記半導体基板の温度変化に敏感な共振周波数を有する共振回路を具え、前記共振回路は接合キャパシタとインダクタを具える。共振回路に接合キャパシタを設けることにより、半導体基板の温度に対する共振周波数の感度が増加し、半導体基板のより正確な測定を可能にする。
【００１３】
本発明による装置の一実施例においては、接合キャパシタとインダクタは、第１導電型とは反対の第２導電型の第２の領域に隣接する第１導電型の第１の領域によって形成される。このようにすると装置は１つの半導体層内のみに有利に形成され、単純かつ標準的なプロセスステップを使用して半導体基板中に容易に集積化することが出来る。好適な実施例においては、前記第１の領域は半導体基板の表面において、基板表面での投影図に見て、第１の部分、第２の部分および接続部分を具え、第２の部分が第１の部分よりも幅広く、また両部分がそれぞれの端において前記接続部分を経て互いに接続されている。この実施例によれば、接合キャパシタとインダクタを独立に最適化するための自由度が得られることによって、共振回路の最適な配置を与えることが出来る。第２の共振回路を第１の領域の第１の部分、第２の部分、および接続部分の間に設置することにより、インダクタンス値およびキャパシタンス値を随意に増加することが出来る。
【００１４】
本発明による装置の一実施例においては、接合キャパシタは第１導電型の共通領域を有する第１および第２の接合キャパシタを具え、第１の接合キャパシタをその共通領域および第１伝導型とは反対の第２導電型の第１のキャパシタ領域によって形成し、また第２の接合キャパシタを共通領域と、第２導電型の第２のキャパシタ領域によって形成する。これは接合キャパシタ自身の占有面積を増加することなく、接合キャパシタの接合面積を有利に増加する。
【００１５】
本発明による好適な実施例においては、半導体基板はスクライブラインによって分離された製品を有するウェハを具え、前記スクライブライン内に共振回路が形成されている。こうして共振回路はどのような動作中あるいはＩＣ領域も占有しない。
【００１６】
本発明のこれらのおよび他の特徴は図面を参照しながら以下に詳細に説明する。
図は一定の比率で描かれていない。一般に、同じ要素は同じ参照番号により示されている。
【００１７】
図１は先行技術による実施例の線図を、図２は図１に対応する電気回路図を示している。受動共振回路１００はキャパシタ１と、この例では平坦コイルであるインダクタ２を具え、それらはこの例では直列抵抗４と電気的に接続されている。共振回路１００は半導体基板上に設けられ（図に示されていない）、その共振周波数は半導体基板の温度に依存する。共振回路１００は駆動回路２００によって駆動され、駆動回路２００は、例えば電源６によって駆動コイル３に電圧を供給することにより磁場５を発生する。共振回路１００の共振周波数、従って半導体基板の温度は、特に共振回路１００の共振周波数に依存する駆動回路２００のインピーダンスを測定することによって測定される。
【発明を実施するための最良の形態】
【００１８】
図３Ａ、３Ｂは本発明による実施例を示す断面図であり、図３Ｂには電気回路図が断面図に付加されており、本発明による共振回路１１０を構成する様々な電気素子が示されている。図３Ａに示されるように、共振回路１１０はｐ型基板領域２０上に形成され、この基板領域上に、例えばエピタキシーによってｎ型領域２１が設けられている。ｎ型ウェル領域２２とｐ型ウェル領域２３がｎ型領域２１内に設けられ、浅溝素子分離（ＳＴＩ）領域２４がｎ型ウェル領域２２とｐ型ウェル領域２３の最上部分を分離する。ｐ型ウェル領域２３の表面にｐ型接点領域２５が設けられ、その接点領域はｐ型ウェル領域２３よりも高いドーパントレベルを持つ。同様にｎ型ウェル領域２２の表面にｎ型接点領域２６を設けられ、ｎ型ウェル領域２２よりも高いドーパントレベルを持つ。ｐ型接点領域２５とｎ型接点領域２６は、例えばタングステンを具える導電領域２８への低抵抗接続を与える。導電領域２８は、本例ではＳＴＩ領域２４の一部分の上に設けられている多結晶シリコン層２７に接触する。多結晶シリコン層２７は、例えば図３Ａの断面に垂直で、基板表面に平行な面で見ると、巻き線パターンを有する。共振回路１１０は他のどの回路要素あるいは供給線にも電気的に接続されておらず、半導体基板上の回路要素に起因する電圧や電流が供給されない分離回路であることに注意されたい。
【００１９】
共振回路１１０は図３Ｂに示されるように接合キャパシタ１１と平坦コイル１２を具える。接合キャパシタ１１はｐ型ウェル領域２３とｎ型領域２１の間の接合によって形成され、平坦コイル１２は多結晶シリコン２７の巻き線パターンによって形成される。平坦コイルは導電層を具えるべきであることに注意されたい。従って、例えば他のアルミニウムやタングステン、あるいはそれらの積層などの導電層を、平坦コイル１２の一部分として、多結晶シリコン層２７と置換あるいは積層することも可能である。接合キャパシタ１１はｎ型領域２１の側で、ｎ型ウェル領域２２、ｎ型接点領域２６および導電領域２８を経由して平坦コイル１２の第１の側に電気的に接続されているが、導電領域２８は図３Ｂの断面図の外側の面にあり、図３Ｂにおいては破線で示されている。接合キャパシタ１１はｐ型ウェル領域２３の側で、ｐ型接点領域２５と導電領域２８を経由して平坦コイル２の第２の側に電気的に接続されている。
【００２０】
平坦コイル１２のインダクタンス値は、特に平坦コイル１２に覆われる表面積と巻き数に依存する。接合キャパシタ１１（本例ではバイアスをかけられていないｐｎ接合）のキャパシタンス値は、特に全接合面積と、ｐ型ウェル領域２３およびｎ型領域２１のドーパントレベルに依存する。さらに、接合キャパシタ１１のキャパシタンス値は半導体基板の温度に強く依存する。共振回路１１０の共振周波数は、特に接合キャパシタ１１のキャパシタンス値に依存するので、共振周波数もまた半導体基板の温度の関数である。図４は共振回路１１０の共振周波数の半導体基板温度への依存性を示す。ここではｎ型領域２１のドーパントレベルは１０１４ｃｍ−３であり、ｐ型ウェル領域２３のドーパントレベルは曲線Ａ、Ｂ、Ｃに対してそれぞれ１０１４ｃｍ−３、１０１６ｃｍ−３、１０１９ｃｍ−３である。図４から共振回路１１０の共振周波数は強い温度の関数であることが分かる。接合キャパシタ１１のｐｎ接合の両側のドーパントレベルが１０１４ｃｍ−３の場合、温度が−５０℃から＋２００℃の範囲で共振周波数が８０％変化し、この変化は接合キャパシタの誘電体キャパシタよりも３０倍高い温度依存性０．９６％／℃に対応する。基板温度に対する共振周波数の応答は、この例では接合キャパシタ１１のキャパシタンス値と平坦コイル１２のインダクタンス値を選択することによって最適に調整することが出来る。
【００２１】
図５はソーイングラインあるいはスクライブライン３２で分離される集積回路（ＩＣ）または製品３１の規則的パターンを具える半導体ウェハの平面図を示しており、ソーイングまたはスクライブライン３２は製品３１をウェハから分離するために必要である。
【００２２】
共振回路１１０は、ここではスクライブライン３２の中に周期的に設置され、必要とされるウェハ面積の増加を防ぎ、ウェハ上の面積を有利に節約することが出来る。図６の平面図に、スクライブライン３２内における共振回路１１０の設置例を示す。平坦コイル１２はスクライブライン３２中に設置され、製品３１の一つの辺に沿って巻かれつつ接合キャパシタ１１の上方に延在するパターンを有する。平坦コイル１２は接点３３、３４によって接合キャパシタ１１に電気的に接続する。
【００２３】
図７は平面図において、ウェハのスクライブライン３２内における共振回路１１０の他の設置例を示している。平坦コイル１２はスクライブライン３２の中に設置され、製品３１の周囲に沿って巻かれたパターンを有する。本例でも、平坦コイル１２は接点３３、３４によって接合キャパシタ１１に電気的に接続される。このように、図６および図７の両実施例とも、製品３１と同じ規則的パターンで共振回路１１０がウェハ上に周期的に設置されることは明らかである。
【００２４】
共振回路１１０はウェハに集積されており、例えば半導体装置におけるプロセスステップ中にウェハの温度を測定するために使用される。この目的のために、駆動コイル３を半導体装置のウェハホルダーあるいはチャックの中に設置する。例えば、ウェハ温度の動径分布を測定するために、駆動コイル３をホルダー内の動径パターンの中に設置する。ウェハ上の温度の不均一さに応じて他の設置パターンも考えられる。駆動コイル３は製品３１のサイズに応じて幾つかの製品３１に亘って、従ってウェハのスクライブライン３２の中に設置されている幾つかの共振回路１１０に渡って延在させてもよい。また、駆動コイル３の最適な動作のために、駆動コイル３の直径は駆動コイル３とウェハの最上面との間の距離よりも大きくすべきである。
【００２５】
共振回路の共振周波数は、半導体基板が存在するプロセス装置において遭遇する周波数とは異なることが望ましく、そうすれば有用な信号を適切にフィルタリングすることが出来る。半導体装置内におけるウェハの処理開始に先立って共振回路１１０の応答を校正し、および／または、短時間ウェハの製造を停止して温度を測定し、その後、半導体装置内でウェハの処理を続けることも可能である。さらに、接合キャパシタ１１のｐｎ接合を経て引き起こされる信号がｐｎ接合の順バイアスを開始しないようにするのが好ましく、それは、ｐｎ接合の順バイアスは共振回路１１０に非線形効果をもたらすためである。このことは、例えば駆動コイル３のバイアスを十分に低く保持することによって保証出来る。
【００２６】
図８−１１は本発明による共振回路１１０の他の実施例を示す。図８はｎ型領域３０とｐ型領域２０を有する半導体基板の平面図を示す。図９は図８の線Ａ−Ｂに沿った断面図を示し、参照番号は図８中と同じ領域に対応している。図１０は図８および図９中に示した線Ａ−Ｂに沿った断面から見た共振回路１１０の斜視図であり、ｐ型基板領域２０内のｎ型領域３０の一部分を示している。図１０には電気回路図が付加されており、ｎ型領域３０とｐ型領域が共振回路１１０に対してどのように寄与するかを模式的に示している。ｎ型領域３０は部分３０Ｃを経て電気的に接続された部分３０Ａおよび部分３０Ｂを具える。ｎ型領域３０の部分３０Ａは部分３０Ｂよりも幅が狭く、インダクタ４２と直列抵抗７を具える。ｎ型領域３０の部分３０Ｂは第２の直列抵抗９を具えるとともに、隣接するｐ型基板領域２０と接合キャパシタ１１を形成する。第３の直列抵抗８がｎ型領域３０の部分３０Ｂの下にあるｐ型基板領域２０の中に存在する。図１１は図８−１１に示す共振回路１１０の電気回路図を駆動回路２００とともに示す。共振回路１１０の共振周波数の半導体基板温度に対する応答は、接合キャパシタ１１の値、インダクタ４２の値および第１、第２、および第３の直列抵抗７、８、９を選択することによって最適に調整可能であり、これらの直列抵抗はまた共振回路１１０の減衰の程度も決定する。
【００２７】
図１２の平面図に示すように、共振回路１１０で囲まれた第２の共振回路１１１を随意に設置し、直列抵抗、インダクタ、およびキャパシタを直列抵抗７、８、９、インダクタ４２、および接合キャパシタ１１に加えることが出来る。共振回路を互いに隣接配置することも随意に可能である。
【００２８】
図１３は共振回路１１０の他の実施例を示し、接合キャパシタは２つのｐｎ接合キャパシタ１１Ａおよび１１Ｂを具え、これらの接合キャパシタは埋め込みｎ型領域５２、ｐ型基板領域２０および他のｐ型領域５０によって形成され、他のｐ型領域５０は例えばｐ型基板領域２０の一部分としても良い。ｎ型領域５２はｎ型領域２２およびｎ型領域２６を経て導電領域２８に電気的に接続される。ｐ型基板領域２０と第２のｐ型基板領域５０はｐ型領域５３を経て導電領域２８に電気的に接続される。導電領域２８は平坦コイル１２の両端に接続される（示されていない）。接合キャパシタ１１のこの実施例は、埋め込みｎ型領域５２の底面と上面を接合面積として使用することにより、接合面積の有利な増加をもたらす。この接合面積の増加は、接合キャパシタ１１のキャパシタンス値を増加し、従って半導体基板の温度測定の精度を増加する。
【００２９】
明らかに、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）あるいはＢｉＣＭＯＳ（Ｂｉｐｏｌａｒ  ＣＭＯＳ）などの標準的な半導体技術における利用可能なプロセスステップを使用して、接合キャパシタ１１の様々な実施例が可能である。
【００３０】
要約すると、本発明は半導体基板の温度を測定する方法と装置を提供する。半導体基板上に共振回路が設けられ、共振回路は接合キャパシタとインダクタを具える。前記基板はホルダーに設置され、共振回路に照射装置によって発生された電磁場の電磁エネルギーが照射される。共振回路の照射された電磁場への影響を検出することによって共振回路の共振周波数が測定され、半導体基板の温度は共振周波数の関数として測定される。本発明による方法と装置は接合キャパシタの温度に対する感度の増加によって、半導体基板の温度をより正確に測定することを可能にする。
【００３１】
上記の実施例は発明を制限するわけではなく、当業者は添付の特許請求の範囲から離れることなく多くの別の実施例を考案することが可能であることに注意されたい。特許請求の範囲において、括弧内の参照番号は請求項を制限するものではない。「具える」という言葉は請求項の中に記載される他の要素あるいはステップの存在を排除するものではない。数を特定してない要素は複数の要素の存在を除外するものではない。
【図面の簡単な説明】
【００３２】
【図１】先行技術による方法の線図である。
【図２】先行技術による方法の電気回路図である。
【図３Ａ】本発明による方法の一実施例を示す断面図である。
【図３Ｂ】本発明による方法の一実施例を示す断面図である。
【図４】共振周波数の基板温度に対する依存性を示すグラフである。
【図５】本発明による方法の一実施例を示す平面図である。
【図６】本発明による方法の一実施例を示す平面図である。
【図７】本発明による方法の一実施例を示す平面図である。
【図８】本発明による方法の一実施例を示す平面図である。
【図９】図８に示す本発明による方法の実施例の断面図である。
【図１０】本発明による方法の一実施例の斜視図である。
【図１１】図１０に示した本発明による方法の実施例の電気回路図である。
【図１２】本発明による方法の一実施例を示す平面図である。
【図１３】本発明による方法の一実施例を示す断面図である。
【図１】
2009528692.tif 000003
【図２】
2009528692.tif 000004
【図３Ａ】
2009528692.tif 000005
【図３Ｂ】
2009528692.tif 000006
【図４】
2009528692.tif 000007
【図５】
2009528692.tif 000008
【図６】
2009528692.tif 000009
【図７】
2009528692.tif 000010
【図８】
2009528692.tif 000011
【図９】
2009528692.tif 000012
【図１０】
2009528692.tif 000013
【図１１】
2009528692.tif 000014
【図１２】
2009528692.tif 000015
【図１３】
2009528692.tif 000016
【国際調査報告】
2009528692.tif 000017
2009528692.tif 000018