(57)【要約】例えばＯＦＤＭ受信機のＲＦフロントエンド電気回路内のような、自動利得制御（ＡＧＣ）ループ内における増幅器の制御は、位相調整制御データを関連する自動周波数制御部（ＡＦＣ）に提供することにより、離散利得状態間でのＡＧＣ利得のスイッチングによって生じてしまう位相跳躍の補償を行う。この開示例では、各利得状態について、比較器が、高閾値または低閾値のいずれかを交差する信号エネルギー推定を検出する。閾値が交差すると、マルチプレクサが、先行状態の識別と、交差した具体的な閾値（高または低）とに基づいて、比較器が決定した必要な先行状態から新規状態への遷移に関連する補償データを選択する。利得スイッチングのタイミングに関連した１つの間隔について、ＡＦＣに供給された位相補償データが、ＡＦＣにて実現された位相回転を調整する。【選択図】  図４
2009522953.tif 000002
【特許請求の範囲】
【請求項１】
自動利得制御の方法であって、
増幅器を介して処理中である受信信号の信号レベルに関連したパラメータ値を閾値と比較することであって、前記増幅器は、増幅器の増幅の第１の離散利得状態にあることと、
前記パラメータ値が前記閾値を交差したと決定されたときに、前記増幅器の前記増幅を第２の離散利得状態にスイッチングすることと、
前記増幅器の増幅を第２の離散利得状態にスイッチングしたことによって生じた前記増幅器からの信号出力の位相跳躍を補償することと、
の各ステップを備える方法。
【請求項２】
前記増幅器から出力された信号をアナログサンプルからディジタルサンプルに変換することを更に備え、
前記位相跳躍を補償するステップは、増幅器の増幅を前記第２の離散利得状態にスイッチングされるサンプル間隔に関連したシングルサンプル間隔について、前記ディジタルサンプルを位相回転エラー補償処理するために、前記第１状態から前記第２状態へのスイッチングに関連する選択された補償データを追加することを備える、請求項１に記載の方法。
【請求項３】
前記ディジタルサンプルは、同相（Ｉ）サンプルと直交（Ｑ）サンプルを含んでおり、
位相回転エラー補償処理は、ＩおよびＱサンプルを次式に従って処理し：
（Ｉ＋ｊＱ）＊ｅ−ｊθ＝（Ｉ＋ｊＱ）＊（ｓｉｎｅθ−ｊｃｏｓθ）
ここで、θ＝累積した位相エラーの値である、請求項２に記載の方法。
【請求項４】
前記選択した補償データを追加することは、前記選択した補償データを累積した位相エラーの値θに追加することを備える、請求項３に記載の方法。
【請求項５】
前記選択した補償データの、前記累積した位相エラーの値θへの追加をタイミングさせることを更に備え、これにより、前記ＩおよびＱサンプルの位相回転エラー補償処理と一致させ、前記ＩおよびＱサンプルは、前記増幅器の増幅を前記第２の離散利得状態にスイッチングされる前記サンプル間隔に関連している、請求項４に記載の方法。
【請求項６】
前記比較するステップは、前記増幅器によって処理中である受信信号の信号レベルに関連した前記パラメータ値を、高閾値および低閾値と比較することを備え；
前記決定するステップが前記パラメータ値は前記高閾値を超えたと決定した場合には、前記第２の離散利得状態は前記第１の離散利得状態よりも低く、
前記決定の結果が、前記パラメータ値が前記低閾値を下回っている場合には、前記第２の離散利得状態は前記第１の離散利得状態よりも高い、請求項１に記載の方法。
【請求項７】
前記第２の離散利得状態が前記第１の離散利得状態よりも低い場合には、前記選択された補償データは第１の値であり、
前記第２の離散利得状態が前記第１の離散利得状態よりも高い場合には、前記選択された補償データは前記第２の値とは異なる第２の値である、請求項６に記載の方法。
【請求項８】
前記第１の値は、前記第１の離散利得状態に応答して、高離散利得状態から低離散利得状態までの使用可能な状態遷移に関連した複数の補償データ値から選択され、
前記第２の値は、前記第１の離散利得状態に応答して、低離散利得状態から高離散利得状態までの使用可能な状態遷移に関連した複数の補償データ値から選択される、請求項７に記載の方法。
【請求項９】
信号処理回路であって、
受信信号を増幅するための、制御された利得を有する増幅器と、
前記増幅器からの増幅された信号に関連したサンプルを周波数制御処理するための自動周波数制御（ＡＦＣ）と、
制御装置とを備えており、前記制御装置は、
（ａ）前記増幅器を離散利得状態間でスイッチングを制御するために、前記サンプルに応答して、前記受信信号に関連したパラメータを検出し、
（ｂ）前記増幅器を離散利得状態間でスイッチングする各インスタンスによって生じた位相跳躍を補償するために、前記増幅器を離散利得状態間でスイッチングする各インスタンスに応答して前記ＡＦＣに位相補償データを提供するためのものである、信号処理回路。
【請求項１０】
前記増幅器は、受信した無線周波数（ＲＦ）信号を増幅するための低雑音増幅器を備えており、また、前記増幅器は、増幅したＲＦ信号をベースバンド同相（Ｉ）成分および直交（Ｑ）成分のゼロ中間周波数（ＺＩＦ）タイプのダウンコンバージョンに関連しており、
前記サンプルは、前記ベースバンドＩ成分およびＱ成分のディジタルサンプルである、請求項９に記載の信号処理回路。
【請求項１１】
前記検出したパラメータは、前記Ｉ成分およびＱ成分のサンプルの処理に基づいた前記受信信号のエネルギー推定のエラーの積分である、請求項１０に記載の信号処理回路。
【請求項１２】
前記ＡＦＣは位相回転装置を備えており、前記位相回転装置は、
周波数エラーを累積させる周波数アキュムレータと、
位相エラーを累積させる位相アキュムレータと、
累積された位相エラーの新規値を前記位相アキュムレータ内に形成するために、前記累積された周波数エラーを、前記位相アキュムレータからの位相エラーの先行値に加算する加算器と、
前記ＩサンプルとＱサンプルを乗算するためのサイン値およびコサイン値を提供するために、前記累積された位相エラーの新規値に応答するサイン／コサインルックアップテーブルと、
を備える、請求項１０に記載の信号処理回路。
【請求項１３】
前記制御装置は、前記位相補償データを前記加算器に供給して、前記累積した周波数エラーおよび前記位相アキュムレータからの位相エラーの先行値に加算し、これにより、新規の累積位相エラー値を前記位相アキュムレータ内に、利得スイッチングの各インスタンスの影響を受けるＩおよびＱサンプルと一致するサンプル間隔において形成する、請求項１２に記載の信号処理回路。
【請求項１４】
前記制御装置は、
離散利得状態間における複数の使用可能なスイッチングのうち１つに関連しているスイッチングの各インスタンスに位相補償データの値を選択するための少なくとも１個のセレクタと、
選択された位相補償データの値を、シングルサンプル間隔の前記ＡＦＣに供給するように構成されたレジスタとを備える、請求項９に記載の信号処理回路。
【請求項１５】
前記制御装置は更にカウンタを備えており、前記カウンタは、前記レジスタに、各インスタンスをＡＦＣに利得スイッチングするために選択された前記位相補償データの値の供給を、位相跳躍を施されるサンプルの伝播時間に関連した期間だけ遅らせるべくスイッチングを行う各利得状態に応答してトリガされ、前記位相跳躍は、信号処理回路を介したＡＦＣへの利得スイッチングの各インスタンスによって生じたものである、請求項１４に記載の信号処理回路。
【請求項１６】
無線周波数（ＲＦ）信号処理回路であって、
受信したＲＦ信号を増幅するための、制御された利得を有するアナログ増幅器と、
前記増幅器からの増幅されたＲＦ信号をディジタルサンプルに変換するためのアナログ／ディジタル変換器と、
前記ディジタルドメイン内で増幅を実現するために、前記ディジタルサンプルを処理するディジタル可変利得増幅器（ＤＶＧＡ）と、
位相および周波数トラッキングエラーを修正するために、前記ＤＶＧＡからのサンプルを処理する自動周波数制御（ＡＦＣ）と、
制御回路とを備えており、前記制御回路は、
(ａ)前記ＤＶＧＡからの前記サンプルに応答して、受信したＲＦ信号のパラメータを検出し、前記アナログ増幅器を、前記検出したパラメータに基づいて、離散利得状態間においてスイッチングを制御し、
（ｂ）離散利得状態間でスイッチングする各インスタンスによって生じた位相跳躍を補償するために、前記アナログ増幅器を離散利得状態間でスイッチングする各インスタンスに応答して、前記ＡＦＣに位相補償データを提供するためのものである、無線周波数信号処理回路。
【請求項１７】
前記制御回路は、
離散利得状態間での複数の使用可能なスイッチングの１つに関連したスイッチングの各インスタンスに位相補償データの値を選択するための少なくとも1個のセレクタと、
離散利得状態間での前記アナログ増幅器の各スイッチングの後に事前決定された、選択された位相補償データの各値を前記ＡＦＣに供給するように構成されたレジスタおよびカウンタとを備え、前記事前決定された時間は、サンプルが前記信号処理回路を介して前記ＡＦＣへ伝播する時間に関連している、請求項１６に記載の信号処理回路。
【請求項１８】
前記ＡＦＣは位相回転装置を備えており、
前記制御は、前記位相回転装置の回転を調整するために、前記位相補償データを提供する、請求項１６に記載の信号処理回路。
【請求項１９】
前記ＤＶＧＡからのサンプルは同相（Ｉ）サンプルと直交（Ｑ）サンプルを含んでおり、前記位相回転装置は、
周波数エラーを累積させる周波数アキュムレータと、
位相エラーを累積させる位相アキュムレータと、
累積した位相エラーの新規値を前記位相アキュムレータ内に形成するために、前記累積した周波数エラーを前記移送アキュムレータからの位相エラーの先行値に加算する加算器と、
位相エラーと周波数エラーを修正する目的で、ＩおよびＱサンプルを乗算するべくサイン値とコサイン値を提供するために、累積した位相エラーの新規値に対応しているサイン／コサインルックアップテーブルとを備える、請求項１８に記載の信号処理回路。
【請求項２０】
前記制御は、前記累積した周波数エラー、前記位相アキュムレータからの位相エラーの先行値と加算して、前記位相アキュムレータ内に累積した位相エラーの新規値を形成するために、前記位相補償データを前記加算器に供給し、
前記制御は、シングルサンプル間隔のみについて、利得スイッチングの各インスタンスに関連した位相補償データを供給する、請求項１９に記載の信号処理回路。
【請求項２１】
受信信号を増幅するための利得制御された増幅器と、前記増幅器からの増幅された信号に関連したサンプルを周波数制御処理するための自動周波数制御部（ＡＦＣ）とを含む信号処理回路内にプロセッサ用の１組の指示を含有したコンピュータ読み出し可能な格納媒体であって、前記１組の指示は、
前記増幅器の離散利得状態間でのスイッチングを制御するために、前記サンプルに応答して、前記受信信号に関連したパラメータを検出するためのルーチンと、
前記増幅器の離散利得状態間でのスイッチングの各インスタンスによって生じた位相跳躍を補償するために、前記増幅器を離散利得状態間でスイッチングする各インスタンスに応答して、位相補償データを前記ＡＦＣに提供するためのルーチンとを備える、コンピュータ読み出し可能な媒体。
【請求項２２】
前記1組の指示は更に、離散利得状態間での複数の使用可能なスイッチングのうち１つに関連したスイッチングの各インスタンスに位相補償データの値を選択するルーチンを備え、前記信号処理回路は、選択された位相補償データの各値を、シングルサンプル間隔につき前記ＡＦＣに供給するように構成されたレジスタを備える、請求項２１に記載のコンピュータ読み出し可能な媒体。
【請求項２３】
前記１組の指示は更にカウンタを実現するためのルーチンを備えており、前記カウンタは、前記レジスタに、各インスタンスをＡＦＣに利得スイッチングするために選択された前記位相補償データの値の供給を、位相跳躍を施されるサンプルの伝播時間に関連した期間だけ遅らせるべくスイッチングを行う各利得状態に応答してトリガされ、前記位相跳躍は、信号処理回路を介したＡＦＣへの利得スイッチングの各インスタンスによって生じたものである、請求項２２に記載のコンピュータ読み出し可能な媒体。
【請求項２４】
信号処理回路であって、
受信信号を増幅するための増幅器手段と、
前記増幅手段からの増幅した信号に関連したサンプルを周波数制御処理するための自動周波数制御（ＡＦＣ）手段と、
前記増幅手段を離散利得状態間でスイッチングを制御するために、前記サンプルに応答して、前記受信信号に関連したパラメータを検出する手段と、
前記増幅手段を離散利得状態間でスイッチングする各インスタンスによって生じた位相跳躍を補償するために、前記増幅手段を離散利得状態間でスイッチングする各インスタンスに応答して、位相補償データを前記周波数制御処理手段に提供する手段と、
を備える信号処理回路。
【請求項２５】
前記増幅器手段は、受信した無線周波数（ＲＦ）信号を増幅する手段を備え、また、前記増幅したＲＦ信号をベースバンド同相（Ｉ）成分と直交（Ｑ）成分のゼロ中間周波数（ＺＩＦ）タイプのダウンコンバージョンに関連しており、
前記サンプルは、前記ベースバンドＩ成分およびＱ成分のディジタルサンプルである、請求項２４に記載の信号処理回路。
【請求項２６】
前記検出されたパラメータは、前記Ｉ成分およびＱ成分のサンプルの処理に基づく前記受信信号のエネルギー推定のエラーの積分である、請求項２５に記載の信号処理回路。
【請求項２７】
前記ＡＦＣ手段は、
周波数エラーを累積させる手段と、
位相エラーを累積させる手段と、
累積した位相エラーの新規値を前記位相アキュムレータ内に形成するために、前記累積した周波数エラーを位相エラーの先行値に加算するための加算器手段と、
累積した位相エラーの前記新規値に応答して前記ＩおよびＱサンプルを乗算するために、サイン値およびコサイン値を提供する手段とを備える、請求項２５に記載の信号処理回路。
【請求項２８】
前記位相補償データは前記加算器手段に提供され、前記累積した周波数エラー、位相エラーの先行値に加算されることで、利得スイッチングの各インスタンスの影響を受けたＩおよびＱサンプルと一致するサンプル間隔内において、累積した位相エラーの新規値を形成する、請求項２７に記載の信号処理回路。
【請求項２９】
複数の使用可能な離散利得状態間でのスイッチングのうち１つに関連したスイッチングの各インスタンスについて位相補償データの値を選択する手段と、
位相補償データの選択された各値を、シングルサンプル間隔の間、前記ＡＦＣ手段に供給する手段とを更に備える、請求項２４に記載の信号処理回路。
【請求項３０】
前記レジスタに、各インスタンスをＡＦＣに利得スイッチングするために選択された前記位相補償データの値の供給を、位相跳躍を施されるサンプルの伝播時間に関連した期間だけ遅らせる手段を更に備え、前記位相跳躍は、信号処理回路を介したＡＦＣ手段への利得スイッチングの各インスタンスによって生じたものである、請求項２９に記載の信号処理回路。
【発明の詳細な説明】
【米国特許法第１１９条下での優先権の主張】
【０００１】
本件特許出願は、２００６年１月５日に提出された「アナログ利得スイッチングのための位相補償」と題する、米国仮出願第６０／７５６，９７９号の利益を主張するものであり、該仮出願の全体を本明細書の一部として明示的に本願に援用する。
【技術分野】
【０００２】
本件は、一般的に、例えば直交周波数分割多重化（ＯＦＤＭ）受信機に供給されるべき信号のフロントエンド処理に使用できる自動利得制御の利得スイッチングにおける位相補償に関する。
【背景技術】
【０００３】
無線通信システムは、音声、データなどの様々なタイプの通信を提供するために幅広く展開されている。無線通信は、多数の異なる多重化技術を利用する。こうした技術の１つで、益々一般的になっているのが直交周波数分割多重化または「ＯＦＤＭ」である。ＯＦＤＭは、動作中の無線周波数（ＲＦ）帯域を多数の周波数サブチャネルに効率的に区画化する。各サブチャネルはそれぞれのサブキャリヤを使用する。サブキャリヤ間での精密な周波数間隔は「直交性」を提供する。高速データは、１組の平行低速データストリームとして、ＯＦＤＭサブキャリヤ上で効率的に平行送信される。所与の送信バーストにおいては、各サブチャネルが１つのデータ記号を送信する。より具体的に述べれば、送信用のデータビットがグループ化され、記号にコード化される。各バースト中に、コード化された記号がサブキャリヤのうちの１つの上で、例えばＱＡＭまたはＱＰＳＫ変調を使用して変調される。その結果、こうしたバーストの１つの最中に、Ｎ個のサブキャリヤがＮ個記号を平行搬送する。
【０００４】
ＯＦＤＭ受信機を含む無線受信機内でのフロントエンド処理には、多くの場合、例えば復調前に歪みレベルを制限するために、入力信号のレベルを効率的に正規化する自動利得制御（ＡＧＣ）機能が含まれる。ＡＧＣはまた、これ以外にも様々な信号処理用途に使用される。本質的には、信号強度の閾値レベルとの比較に基づいて、信号に増幅または減衰が適用される。
【０００５】
無線受信機電気回路などのための多くの信号処理実現には、アナログ形式からディジタル形式への変換が関与する。例えば無線受信機では、ディジタル信号処理において、復調およびこの後のデコード化が実行される。こうした信号処理回路内では、ＡＧＣは典型的に、アナログ／ディジタル変換を行う以前のアナログ処理の一部として実行されるが、いくつかの実施においては、例えばディジタル可変利得増幅器（ＤＶＧＡ）によって制御されたディジタル利得処理も提供される。例えば、受信した無線周波数（ＲＦ）信号のエネルギーが変化すると、ＡＧＣは、入力信号を減衰または増幅することによって、境界内でＡ／Ｄ変換器により見られるエネルギーを保持する。
【０００６】
しかし、利得が、ＯＦＤＭ通信のサブキャリヤを含む帯域のような幅広いスペクトル帯域に亘ってＡＧＣにより適用される場合、離散状態間での利得のＡＧＣスイッチングまたはステッピングは、付随するＲＦダウンコンバージョンに位相跳躍を導入する可能性がある。信号内の位相エラーによってパケットエラーが生じ、これにより受信機性能が低下してしまう。そのため、離散状態またはステップ間でのＡＧＣの利得のスイッチングによって生じた位相跳躍を効率的に補償するための技術が必要とされている。
【発明の概要】
【０００７】
以下で述べる例は、自動利得制御回路における利得スイッチングの作動に応答して、利得スイッチングにより生じる可能性のある位相跳躍の補償を提供する。ＯＦＤＭ受信機と共に使用するフロントエンド回路の関係では利点について述べるが、当業者は、この補償方式が、突然の位相変更に敏感であるＡＧＣを使用した他の回路にも適用できることを理解するであろう。
【０００８】
例えば、詳細な説明では、増幅器の増幅または減衰の第１の離散利得状態について、増幅器を介して処理中である受信信号の信号レベルに関連したパラメータ値を閾値と比較することを含んでなる、自動利得制御のための技術を開示する。パラメータ値が閾値と交差したことが決定されたら、増幅器の増幅または減衰が第２の離散利得状態にスイッチングする。この技術はまた、増幅器の増幅または減衰を第２の離散利得状態にスイッチングしたことによって生じた増幅器からの信号出力の位相跳躍の補償を伴う。
【０００９】
特定の例では、増幅器からの少なくとも１個の信号出力がアナログサンプルからディジタルサンプルに変換される。ＯＦＤＭ復調器用のフロントエンド信号処理のような無線受信機の用途では、増幅器からの信号はアナログであり、同相（Ｉ）成分および直交（Ｑ）成分に変換され、次に、これがディジタルサンプルに変換される。位相跳躍補償には、第１の状態から第２の状態へのスイッチングに関連する選択された補償データを、ディジタルサンプルの位相回転エラー補償処理に加算することが関与している。位相跳躍補償データは、位相回転エラー処理に、シングルサンプル間隔の間だけ追加される。この間隔は、例えば位相跳躍補償をＩサンプルおよびＱサンプルに対して、これらが回路を伝播してＡＦＣに到達する際に、適切な間隔だけ確実に付加するために、増幅器の増幅または減衰を第２の離散利得状態にスイッチングするサンプル間隔に関連している。
【００１０】
例を実行する上で、比較するステップは、典型的には、例えば積分したエネルギーエラー推定のようなパラメータ値を高閾値および低閾値と比較する。パラメータが高閾値を上回った場合には、第２の離散利得状態は第１の離散利得状態よりも低い。しかし、パラメータ値が低閾値を下回る場合には、第２の離散利得状態は第１の離散利得状態よりも高い。追加された補償データは特定の遷移に関連する。即ち、先行（第１）の状態から、これよりも高いまたは低い第２の利得状態への遷移に関連する。そのため、低状態への遷移では、第１の離散利得状態に応じて、補償データ値は、高離散利得状態から低離散利得状態への使用可能な状態遷移に関連した複数の補償データ値の中から選択される。しかし、高い状態への遷移では、補償データ値は、第１の離散利得状態に応答して、低離散利得状態から高離散利得状態への使用可能な状態遷移に関連した複数の補償値の中から選択される。
【００１１】
更に、信号処理回路についても開示している。この回路は、受信信号を増幅するための制御された利得を有する増幅器、自動周波数制御部（ＡＦＣ）、制御装置を備えている。制御装置は、増幅器の離散利得状態間でのスイッチングを制御するために、サンプルに応答して、受信信号のパラメータを検出する。制御装置はまた、増幅器の離散利得状態間でのスイッチングの各インスタンスに応答して、ＡＦＣに位相補償データを提供する。このデータにより、ＡＦＣが、増幅器の離散利得状態間でのスイッチングの各インスタンスによって生じた位相跳躍を補償できるようになる。
【００１２】
この回路の特定の例では、ＡＦＣは位相回転装置を備えている。位相回転装置は、周波数エラーを累積させるための周波数アキュムレータと、位相エラーを累積させるための位相アキュムレータとを含んでいる。加算器は、累積した周波数エラーを位相アキュムレータからの位相エラーの先行値に加算し、累積した位相エラーの新規の値を位相アキュムレータ内に形成する。サイン／コサインルックアップテーブルは、新規の累積した位相エラーの値に応答して、ＩおよびＱサンプルを乗算するためのサイン値およびコサイン値を提供する。位相跳躍補償では、累積した周波数エラーおよび位相アキュムレータからの位相エラーの先行値に加算するべく、制御装置が位相補償データを加算器に供給し、これにより新規の累積位相エラーがアキュムレータ内の、利得スイッチングの各インスタンスの影響を受けたＩおよびＱサンプルと一致するサンプル間隔内に形成される。
【００１３】
本開示はまた、無線周波数（ＲＦ）信号処理回路に関して述べた様々な示唆の適用を包含する。このような回路は、受信したＲＦ信号を増幅するために、利得を制御されたアナログ増幅器を含んでいる。アナログ／ディジタル変換器により、増幅器からの少なくとも１個の増幅されたＲＦ信号をディジタルサンプルに変換できるようになる。これらの例では、Ｄ／Ａ変換器はＩ信号とＱ信号をディジタルサンプルに変換する。ディジタル可変利得増幅器（ＤＶＧＡ）は、ディジタルサンプルを処理することで、ディジタルドメインの増幅を実現する。ＲＦ処理回路はまた、位相および周波数トラッキングエラーを修正するために、ＤＶＧＡからのサンプルを処理するための自動周波数制御部（ＡＦＣ）と、更に制御回路とを含む。この制御回路は、ＤＶＧＡからのサンプルに応答して、受信したＲＦ信号のパラメータを検出し、アナログ増幅器の離散利得状態間のスイッチングを、検出したパラメータに基づいて制御する。制御回路は更に、離散利得状態間のスイッチングの各インスタンスによって生じた位相跳躍を補償するために、アナログ増幅器の離散利得状態間でのスイッチングの各インスタンスに応答して、ＡＦＣに位相補償データを提供する。
【００１４】
さらなる利点および新規特徴の一部について以下の説明で述べるが、一部は、以下の説明と添付の図面を考察することにより当業者に明白となり、あるいは、例を製造または動作してみることによって認識される。本発明の示唆の利点は、具体的には添付の請求項で指摘されている方法、手段、組み合わせを実践または使用することで実現および取得される。
【００１５】
描画した図面は、限定ではなく例証を目的とする本発明の示唆に従った１または複数の実現を描く。複数の図面にかけて、同一または類似した要素には同じ参照符号を付している。
【詳細な説明】
【００１６】
以下の詳細な説明では、関連の教示を完全に理解できるようにするべく、様々な明確な詳細を、例証を目的として説明する。しかし、本発明の示唆はこうした詳細なしでも実行できることが当業者には明らかなはずである。別の例では、本発明の示唆の不要なわかりにくい局面を避けるために、よく知られた方法、手順、構成部品、電気回路について、詳細を省き比較的高いレベルにて記述している。
【００１７】
以下で述べる例証的な信号処理技術および関連する回路は、図１の高レベルブロック線図にて例証を目的として示されているように、例えばＯＦＤＭ受信機１３などのフロントエンド回路１１に適用されるようなＡＧＣ機能によって生じた利得スイッチングによる位相跳躍の補償に関する。位相跳躍補償は、ＡＧＣ機能の一部である、またはこれに関連した利得スイッチングを実現する多種多様な回路に適用することができる。この例では、補償は、利得スイッチング決定の実現時に、自動周波数制御（ＡＦＣ）回路３３の適切な制御によって実現される。利得制御および位相補償の文脈を十分に理解するために、まずは、図１に示すような、これらの機能が提供される回路全体の例について述べることが有益であろう。図２、図３は、図１の回路におけるＡＧＣ／ＤＶＧＡの動作に関連した時間線図である。
【００１８】
無線用途の場合には、例えばアンテナ（図示せず）からのアナログ入力信号が回路１５内の低雑音増幅器（ＬＮＡ）に付加される。これにより更に、ＲＦ信号はベースバンド同相(実)成分と直交（仮想）成分へのゼロ中間周波数（ＺＩＦ）型ダウンコンバージョンが行われる。本質的には、回路１５のＺＩＦ部分は、増幅されたＲＦ入力信号と局部発信器信号ｃｏｓ（ωｔ）を掛けてＩ同相信号を生成し、更に、増幅されたＲＦ入力信号と局部発信器信号ｓｉｎ（ωｔ）を掛けて直交（Ｑ）信号を生成する。ＬＮＡは、シリアルバスインターフェース（ＳＢＩ）回路３１からの制御信号に応答して、この増幅利得の１つの状態から別の状態へのステップまたはシフトを実現することで、アナログＡＧＣ機能を提供する。これについては後で更に詳細に述べる。
【００１９】
これに続き、Ａ／Ｄ変換器１７が、各ベースバンドアナログ信号（Ｉ、Ｑのもの）をディジタルドメインに変換する。Ａ／Ｄ変換器はディジタルＩ、Ｑサンプル値を処理回路１９に供給して、ＤＣオフセットを除去する。本質的に、該処理回路は、ディジタルＩおよびＱサンプル値を調整してＤＣ成分を全て除去するように、ディジタルＩおよびＱサンプル値を処理する。
【００２０】
図示のフロントエンド回路１１における利得補償は次の２段階で構成されている：Ａ／Ｄ変換前に適用されるアナログ利得修正と、Ａ／Ｄ変換後に適用されるディジタル利得修正。ディジタル利得修正の後には受信したサンプルのビット幅が除去される。図示の配列では、Ａ／Ｄ変換前のアナログ利得修正は、ブロック／回路１５内のＬＮＡの一部として、即ち利得状態間の制御されたステッピングによって実現される。Ａ／Ｄ変換後に適用されるディジタル利得修正は、ディジタル可変利得増幅器（ＤＶＧＡ）２１によって実現される。ＡＧＣ／ＤＶＧＡフィードバックループは、受信機を信号電力変数に反応しないようにする。連続ディジタル制御をアナログドメイン内の離散利得ステップと結合させることで、利得制御が実行される。
【００２１】
ＩおよびＱの入力サンプルがｄｃオフセットについて修正された後に、ＤＶＧＡブロック２１は、これの入力をｄｃ＿ｏｆｆｓｅｔブロック１９から受信する。１例では、サンプルはそれぞれ１５ビットであり、ｄｃ＿ｏｆｆｓｅｔブロック１９が提供したストロボを使用してクロッキングされている。入力部におけるソフトウェアプログラム可能なマルチプレクサ（別個には示されていない）により、ＩおよびＱサンプルのスワッピングが可能となる。
【００２２】
利得処理の後に、ＤＶＧＡ回路２１からのＩおよびＱサンプル出力が、自動周波数制御（ＡＦＣ）回路３３を介して、フロントエンド電気回路１１からの出力信号として、ＯＦＤＭ受信機１３の変調処理セクションに供給される。これについては後に述べる。しかし、これらのサンプルは、ＡＧＣ／ＤＶＧＡ機能を制御するために、フィードバックループを介して処理される。処理を行う信号に関連するパラメータ値が１または複数の閾値と比較される。この目的のために、ＤＶＧＡ回路２１から出力されたＩ、Ｑサンプルは、更にエネルギー推定回路ブロック２３にも送られる。
【００２３】
ＡＧＣ機能には他の信号レベルパラメータを使用することもできるが、この例では、ＤＶＧＡ２１から出力されたサンプルに応答するエネルギー推定を使用する。これにより、回路２３は、受信したＲＦ信号のエネルギーまたは信号の強度を推定するために、ＤＶＧＡ回路２１からのＩ、Ｑサンプルを処理する。例えば例証的なＯＦＤＭアプリケーションでは、エネルギー推定ブロック２３は取得とトラッキングという２つの動作モードを提供する。取得の最中、エネルギー推定が２５６個のサンプル期間のうち最終サンプル１２８を使用して、エネルギー推定を生成する。ＴＤＭ  Ｐｉｌｏｔ１記号を検出した後に、サンプル番号２０４８〜４０９６の２０４８個のサンプルを使用して、エネルギー推定がＯＦＤＭ記号１個につき１回実行される。サンプル番号４１００ではＷＩＣ、ＬＩＣ、ＴＤＭ  Ｐｉｌｏｔ２記号について、また、サンプル番号４６０８ではこれ以外のＯＦＤＭ記号について出力が生成される。スリープからのウェークアップ後に、１６回行われる２５６毎のサンプル期間（サンプル総数は４０９６個）の更新について取得が実行され、次にトラッキング位相がオンになる。
【００２４】
エネルギー推定の計算が実行されるまでの入力サンプルの処理のタイミング線図を図２に示す。
【００２５】
このエネルギー推定からの結果がエネルギー基準ブロック２５に付加されると、推定されたエネルギーを１または複数の基準値と比較してエネルギーエラー値が生成される。この例では、エネルギー基準ブロック２５は、取得とトラッキングの両方について、正規化したエネルギー推定をブロック受信する。これはログ２（エネルギー基準）−ログ２（エネルギー推定）を計算する。このデータ処理の例には、最も大きなビット（ＭＳＢ）上の０の数をカウントする。このカウントから基準値の０の数を引き、基準特徴を生成する。ＭＳＢ内の前部の０を除去し、ａｇｃ＿ｌｏｇ２＿ｌｕｔルックアップテーブルに入力された次の５ビットを取って変換することで仮数が生成される。ルックアップテーブルの出力は、基準仮数を生成するためにｌｏｇｒｅｆ仮数から減算された６ビット仮数である。この基準特徴および仮数を追加することで、ログ２ドメイン内の基準値に関連したエネルギー推定エラーが生成される。
【００２６】
ログ２ドメイン（ログ２（Ｅｒｅｆ／Ｅ））内のエネルギー推定エラーにＡＧＣループ利得を掛けて、さらなる処理についてのエラー値を出す。ループ利得は、取得およびトラッキングに異なるソフトウェアプログラム可能な値を使用する。エネルギー基準ブロック２５は、結果のエラー値をループ積分回路２７に供給する。
【００２７】
「上昇」方向へのＡＧＣ状態遷移、即ち０→１、１→２、２→３における最初の利得ステップ値はソフトウェアによって行われる。ｓｗ＿ｃａｌｌｉｂｒａｔｉｏｎ＿ｅｎを高くした後に、ハードウェアによって更新が行われる。「下降」方向へのＡＧＣ遷移、即ち３→２、２→１、１→０は、「上昇」方向でのこれに関連した値の逆となる。
【００２８】
図１のシステムでは、任意の所与の時間に回路１５内のＬＮＡによって実現されたＡＧＣ利得状態スイッチングまたはＲＦ減衰は、現在のＡＧＣ状態と、積分回路２７からの現在のｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄの値とに依存する。ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値は積分回路２７内で更新され、この更新された値が高閾値および低閾値と比較される。各利得状態は独自のソフトウェアプログラム可能な高閾値および低閾値を有する。異なるプロセッサ構築を使用できるが、ここでのソフトウェア選択の例では、レジスタ（またはメモリロケーション）からデータ値を選択するために、適切な選択信号によって駆動されるマルチプレクサを使用する。
【００２９】
ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値が低閾値よりも小さい場合には、信号が強過ぎるということなので、制御部２９が次に高い離散減衰状態（利得は低い）へのスイッチングまたはステップアップを開始する。ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値が高閾値よりも大きい場合には、信号が弱過ぎるということなので、制御部２９がより低い減衰状態（利得は高い）へのスイッチングまたは降格を開始する。無論、ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値が２つの閾値の間に位置する場合には、制御部２９は、回路１５内のＬＮＡ上のＡＧＣ機能の現在の利得状態を維持する。
【００３０】
上のＡＧＣ／ＤＶＧＡ制御ループの記述は、利得状態をスイッチングするために位相補償から恩典を得られるＡＧＣを装備した信号処理回路の１例として提供されたものである。この例では、ＡＧＣ利得の１つの離散状態から別の離散状態へのスイッチングが発生するたびに、または各スイッチング段階において、回路ブロック１５からのＩおよびＱ信号出力内に位相跳躍が起こる。このような位相跳躍が補償されない場合には、ダウンストリームＯＦＤＭ復調が影響を受け、その結果、受信機１３にパケットエラーが生じる。
【００３１】
図４に示すように、ループ積分回路２７は、蓄積した値ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄと、２個の加算器４３、４５とを含有したレジスタ４１を備えている。信号処理回路１１のＡＧＣ機能がリセットまたはソフトウェアイネーブルされると、ループ積分回路２７内のレジスタ４１にまず８１９２ｄの値がロードされる。加算器４３は、基準ブロック２５から受信したエネルギー推定エラーの各値を、ループ積分回路２７内のレジスタ４１が維持している先行の値ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄに加算して、現在のサンプル間隔のための新規のｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値を形成し、この値が制御回路２９によって使用される。以下で述べるように、加算器４５は、利得ステップサイズに関連したＲＦ利得減衰制御電気回路２９からの値を加算し、この合計数をレジスタ４１に再び供給することで、次のサンプル間隔の開始時に使用されるｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値が提供される。
【００３２】
ＲＦ利得減衰制御電気回路２９は、ＡＧＣ機能の現在の利得状態について高閾値と低閾値を比較するための比較器５１、５３を含んでいる。レジスタ５５０〜５５３は、４つの使用可能な利得状態のそれぞれについて高閾値を保持する。マルチプレクサ（ＭＵＸ）５７は、これのセレクタ入力部上で、回路１５内のＬＮＡ増幅器の制御の現在の利得状態を表すａｇｃ＿ｓｔａｔｅ＿１ｄ信号を受信する。これに応答して、ＭＵＸ５７が、ａｇｃ＿ｓｔａｔｅ＿１ｄ信号の現在の値に関連し、従ってＡＧＣ利得の現在の状態に関連している高閾値を、ＭＵＸ入力部上のレジスタ５５から選択的に出力する。ＭＵＸ５７は、選択されたこの高い値を比較器５１のａｇｃ＿ｈｉｇｈ＿ｔｈｒｅｓｈｏｌｄ入力部に供給する。これと同様に、レジスタ５９０〜５９３は、４つの使用可能な利得状態のそれぞれについて低閾値を保持する。マルチプレクサ（ＭＵＸ）６１は、これのセレクタ入力部上で、セレクタ入力部上の現在の利得状態を表すａｇｃ＿ｓｔａｔｅ＿１ｄ信号を受信し；ＭＵＸが、これに応答して、ａｇｃ＿ｓｔａｔｅ＿１ｄ信号の現在の値に関連し、従ってＡＧＣ利得の現在の状態に関連した低閾値をＭＵＸ入力部上のレジスタ５９から選択的に出力する。ＭＵＸ６１は、この選択された低い値を、比較器５３のａｇｃ＿ｌｏｗ＿ｔｈｒｅｓｈｏｌｄ入力部に供給する。
【００３３】
両方の比較器５１、５３は、ループ積分回路２７から新たな統合値を受信する：即ち、加算器４３によって新たな推定値が加算された後に、新たなｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値を受信する。比較器５１、５３が、現在の利得状態について、この新たな値を現在選択されている高閾値および低閾値のそれぞれと比較する。
【００３４】
比較器５１、５３の出力がＯＲゲート６３に入力として付加される。これにより、加算器４３にて、最新のエラー値がｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値に加算された後に、ブロック２９内の制御電気回路が、この新たな値を現在の利得状態の低閾値および高閾値と比較し、両方の閾値が交差する場合には、ＯＲゲート６３がａｇｃ利得スイッチングコマンド（図中ではＡＧＣ利得スイッチング信号としての１つの値）を生成する。
【００３５】
ブロック２９内の制御電気回路はまた、２つの状態間の利得差分によって、（加算器４３の後に）この新たなｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値を調整する。この目的のために、ＡＧＣ利得スイッチング信号が、利得内のステップ（信号ａｇｃ＿ｓｔｅｐ＿ｓｉｚｅ）に関連した値をループ積分回路２７内の加算器４５の入力部にトグルする、フリップフロップ６５へのイネーブル信号として作用する。
【００３６】
利得状態のスイッチング中に、ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値は上下する。ＤＶＧＡ２１が提供した利得は、積分回路ループ２７内の累積に応答する。しかし、ＤＶＧＡ増加が確実に現在のａｇｃ状態と常に一致するようにするために、積分回路ループ２７からの累積値を保持する保持レジスタ−ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿２ｄ（図示せず）が、ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値が確定した後のみに更新される。ＡＳＩＣ実現では、アナログドメイン内のＡＧＣ状態のスイッチングにおける遅延を明確にするために、ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿２ｄの調整が、ソフトウェアによるプログラムが可能な値によって遅延する。
【００３７】
回路１５内のＬＮＡの利得をスイッチングするために、ブロック２９内の制御電気回路が、ＡＧＣ利得スイッチングライン上で１の形式のスイッチングコマンドを発行し、新規の状態値を供給する。この状態値は２ビットの制御情報であり、図中ではａｇｃ＿ｓｔａｔｅ＿１ｄ信号となっている。回路１５内のＬＮＡの利得を２ビット状態値で定義された新たな利得レベルにスイッチングする制御信号を提供するために、ＲＦ利得減衰制御電気回路２９はＡＧＣ利得スイッチングラインコマンドと、ＳＢＩ回路３１へと延びたａｇｃ＿ｓｔａｔｅ＿１ｄ信号ライン上の状態のための新規の値とを供給する。
【００３８】
上で述べたように、比較器５１、５３とＯＲゲート６３は、ｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値が、現在の利得状態の低閾値または高閾値のいずれかと交差するか否かを検出し、交差する場合には、ＯＲゲートがＡＧＣ利得スイッチング信号として正結果（１）を生成する。ＲＦ利得減衰制御電気回路２９内で、ＡＧＣ利得スイッチング信号はフリップフロップ６７のイネーブル入力部へ送られる。低閾値比較器５３の出力部は、ａｇｃ状態出力ＭＵＸ７１に１ビットの選択信号を提供するインバータ６９にも結合している。フリップフロップ６７のＱ出力は、利得状態を指定するａｇｃ＿ｓｔａｔｅ＿１ｄ信号である。新規のＡＧＣ利得スイッチング信号をこれのイネーブル入力部上で受信する以前には、フリップフロップ６７が出力した値は利得の古い状態を示している。この古い状態の値は、高状態遷移ＭＵＸ７３への選択入力として、また、低状態遷移ＭＵＸ７５への選択入力として提供される。
【００３９】
利得スイッチングイベント（ＡＧＣ利得スイッチングライン上の１）が、現在の状態の高閾値（ａｇｃ＿ｈｉｇｈ＿ｔｈｒｅｓｈｏｌｄ）を超えるｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値によって生じた場合には、比較器５３の出力部上の０がインバータ６９の出力部上で１を生産することで、ＭＵＸ７１にＭＵＸ７３からの遷移値を選択させる；この遷移値とは即ち、フリップフロップ６７からの古い状態信号ａｇｃ＿ｓｔａｔｅ＿１ｄに応答して、ＭＵＸ７５が選択したとおりに次に低い離散利得状態を指定するデータである。
【００４０】
利得スイッチングイベント（ＡＧＣ利得スイッチングライン上の１）が、現在の状態での低閾値（ａｇｃ＿ｌｏｗ＿ｔｈｒｅｓｈｏｌｄ）を下回るｌｏｏｐ＿ａｃｃｕｍｕｌａｔｏｒ＿１ｄ値によって生じた場合には、比較器５３の出力部上の１がインバータ６９の出力部上で０を生産し、ＭＵＸ７１にＭＵＸ７５からの遷移値を選択させる；この遷移値とは即ち、次に高い離散利得状態（これが最も高い利得でない場合）を、フリップフロップからの古い信号ａｇｃ＿ｓｔａｔｅ＿１ｄに応答してＭＵＸ７５が選択したとおりに、現在の状態から指定するデータである。
【００４１】
ＭＵＸ７３の入力部上のデータ値は、選択入力信号が示す使用可能な現在の利得状態について次に低い離散状態を表す。ＭＵＸ７５の入力部上のデータ値は、使用可能な現在の利得状態について次に高い離散状態を表す。この例は、０、１、２、３で識別される４つの使用可能な利得状態を提供する。０状態は、回路１５内のＬＮＡ増幅器の最大利得に関連し、１状態は、最弱の入力信号と共に使用される次に低い／減衰した利得レベルに関連し、１状態はまた、次に低い利得（いくらか減衰した）レベルに関連し、２状態は更に低い利得（より減衰した）レベルに関連し、３状態は、最も強い入力信号と共に使用される最も減衰した処理（最低利得）に関連する。
【００４２】
例えば現在の状態が１である場合には、これの次に高い離散利得状態は０状態となり、一方、次に低い離散利得状態は２となる。例えば現在の状態が２である場合は、次に高い利得状態は１状態となり、次に低い利得状態は３となる。利得状態は０よりも高くなったり、３よりも低くなることはできない。
【００４３】
そのためこの例では、利得が既に状態１である場合には、積分回路２７からの累積値が現在の状態の低閾値よりも低くなると、利得を２状態のものに低下させる必要がある。そのため、ＭＵＸ７３が２状態データを選択し、ＭＵＸ７１が、ＭＵＸ７３からのデータを、新規のａｇｃ＿ｓｔａｔｅ信号として出力するべく選択する。これに応答して、ＳＢＩ３１が、回路１５内のＬＮＡに利得／減衰レベルを２状態に関連してステップアップさせる。別の例では、利得が既に３（最小）であり、積分回路２７からの累積値が現在の状態の低閾値を下回っている場合には、ＭＵＸ７３およびＭＵＸ７１を介して選択した新たな状態が３利得状態に留まり、ＬＮＡが現在の増幅利得で動作を続けることができるようにするために、これ以上利得を低下することはできない。
【００４４】
別の例では、利得が既に２であり、積分回路２７からの累積値が現在の状態の高閾値を上回る場合には、利得を状態１の利得に上昇させる必要がある。そのため、ＭＵＸ７５が１状態データを選択し、ＭＵＸ７１が、ＭＵＸ７５からのデータを、新規のａｇｃ＿ｓｔａｔｅ信号として出力するべく選択する。これに応答して、ＳＢＩ３１が、回路１５内のＬＮＡに利得／減衰レベルを１状態に関連してステップアップさせる。別の例では、利得が既に０（最大）である場合には、積分回路２７からの累積値が現在の状態の高閾値を上回り、また利得はこれ以上高くなることはできないため、ＭＵＸ７５およびＭＵＸ７１を介して選択された新規状態は０利得状態に留まり、ＬＮＡは現在の増幅利得にて動作を継続する。
【００４５】
図４には接続が示されていないが、ＭＵＸ７１は、上述した回路１５内のＬＮＡの制御に使用する新規の状態識別（ａｇｃ＿ｓｔａｔｅ）をＳＢＩ回路３１に供給する。新規の状態識別（ａｇｃ＿ｓｔａｔｅ）は、フリップフロップ６７のＤ入力部へも送られ、ここで、ＡＧＣ利得スイッチング信号からのイネーブル入力によって、フリップフロップがこの値をトグルし、これをＱ出力部上に、ａｇｅ＿ｓｔａｔｅ＿１ｄ信号の更新された値として保持する。デバイスは、図には１つのフリップフロップ６７として示されているが、実際は、４つの使用可能な利得状態のうち１つを識別するために、２ビットのデータについて平行な２ビットでトグルを行う。従って実際には、デバイス６７は、例えば平行に動作する２個のフリップフロップで実現することができる。
【００４６】
これに加え、インバータ６９からの出力がフリップフロップ７９のＤ入力部に付加され、これによりビットがトグルされ、このビットがａｇｃ＿ｓｔａｔｅ＿ｓｕｂ信号として保持される。上述したように、インバータ６９からの信号出力は、ＡＧＣ利得の状態のスイッチングをトリガするために交差した閾値を表す。信号が先行状態の低閾値を下回った場合にはインバータ出力値は０であり、これ以外の場合には１である。フリップフロップ７９はこの値を、以降で図５に関連して述べる位相跳躍補償の制御の一部として、ａｇｃ＿ｓｔａｔｅ＿ｓｕｂ信号として使用するべく保持する。
【００４７】
エネルギー推定計算後のフィードバックループのタイミング線図を図３に示す。この例では、このループは、取得時においてサンプル２５６個毎に１回、また、トラッキング中に各ＯＦＤＭ記号について１回作動される。
【００４８】
ＡＧＣ利得のスイッチングによって、回路ブロック１５からのＩ、Ｑ信号出力に位相跳躍が生じる。こうした位相跳躍を補償しないと、ダウンストリームＯＦＤＭ復調が影響を受け、受信機１３にパケットエラーが生じる結果となる。
【００４９】
位相補償は、離散ステップ間の利得のスイッチングに応答して、図４に関連して上述した信号のいくつかを使用して実現されることから、上で述べた、ＲＦ利得減衰制御電気回路２９の第１部分２９−１での利得スイッチング制御の実現の記述については詳細な例証を目的として行っている。
【００５０】
図５は、ＲＦ利得減衰制御電気回路２９の別の部分２９−２、具体的には位相跳躍補償に関連した部分を示しており、また、これとＡＦＣ３３との相互接続を示しており、ＡＦＣ３３は、位相跳躍補償に関連したＡＦＣの局面を含む、ＤＶＧＡ２１からのＩおよびＱサンプルの位相を調整する。
【００５１】
一般的には、位相補償値は、回路ブロック２９−１（図４）からの信号に応答して、回路ブロック２９−２内で生成され、また、ＡＦＣブロック３３内で補償を付加される。位相補償論理はＡＧＣ利得スイッチングによってトリガされる。使用可能なＡＧＣ利得スイッチングは（０→１、１→０、１→２、２→１、２→３、３→２）である。全ての使用可能な利得スイッチング値の位相補償に関連したＳＷプログラム可能なレジスタ８５、８９が存在する。これらは、ブロック線図中でsｗ＿ａｆｃ＿ｐｈ＿ｓｔｅｐ＿Ｘ＿Ｙと表示されており、遷移はＸ→Ｙと行われる。ＡＦＣ位相更新レジスタ９１内にロードされる値は、現在のＡＧＣ状態と、スイッチング−ステップアップまたはステップダウンの方向を表すフラグ（ａｇｃ＿ｓｔａｔｅ＿ｓｕｂ）とに依存する。ＡＦＣ位相更新レジスタ９１は、カウンタ（ｇａｉｎ＿ｄｅｌａｙ＿ｃｎｔｒ）９３が生成したイネーブル信号によってロードされる。このカウンタ９３は、ＡＧＣ利得の付加における遅延の原因となり、また、適切なサンプル間隔のＩ、ＱサンプルがＡＦＣ３３を介して伝播されるまで、観察中である位相跳躍の遅延を反映する。ＡＦＣ位相更新レジスタ９１は、１サンプル時間だけ位相補償値を保持する。ＡＦＣ位相更新レジスタの出力は、ＡＦＣブロック３３内の位相アキュムレータ９７にワンショット値として追加される。
【００５２】
図中においてより明確に示しているように、マルチプレクサ８１は、これの選択入力部に付加されたａｇｃ＿ｓｔａｔｅ＿ｓｕｂ信号に応答して、同入力部から２個の８ビット位相補償値のうち一方を選択する。上述したように、ａｇｃ＿ｓｔａｔｅ＿ｓｕｂ信号は、先行状態の低閾値を下回った信号に応答して、あるいは先行状態の高閾値を上回る信号に応答して利得状態のスイッチングが実行されたか否かを表す。
【００５３】
ａｇｃ＿ｓｔａｔｅ＿ｓｕｂ信号（低閾値は交差している）としての１に応答して、ＭＵＸ８１が、次に低い離散利得状態へ遷移するための位相跳躍修正データを、ＭＵＸ８３からの出力として選択する。ＭＵＸ８３は、３個の８ビットデータレジスタ８５１、８５２、８５３のうちの適切な１つから遷移するための位相跳躍データを選択する。各レジスタ８５は、８ビットデータ値を、位相跳躍修正のため、また、１つの状態から次に低い利得状態への利得スイッチングのために格納する。この例では、データレジスタ８５１は、状態０から状態１へ下がるステップ遷移のために、修正データｓｗ＿ａｆｃ＿ｐｈ＿ｓｔｅｐ＿０＿１を保持する。同様に、データレジスタ８５２は、状態１から状態２へ下がるステップ遷移のために、修正データｓｗ＿ａｆｃ＿ｐｈ＿ｓｔｅｐ＿１＿２を保持し、データレジスタ８５３は、状態２から状態３へ下がるステップ遷移のために、修正データｓｗ＿ａｆｃ＿ｐｈ＿ｓｔｅｐ＿２＿３を保持する。ＭＵＸ８３は、フリップフロップ６７からのａｇｃ＿ｓｔａｔｅ＿１ｄ信号で表すとおりに、現在の利得状態に基づいて、適切なレジスタから次に低い利得状態へ降下するための修正データを選択する（図４）。
【００５４】
ＭＵＸ８１は、ａｇｃ＿ｓｔａｔｅ＿ｓｕｂ信号としての０（高閾値を超えている）に応答して、ＭＵＸ８７が出力した順序で次に高い離散利得状態への遷移の位相跳躍修正データを選択する。ＭＵＸ８７は、３個の８ビットデータレジスタ８９１、８９２、８９３のうち適切な１個から、遷移のための位相跳躍データを選択する。各レジスタ８９は、位相跳躍修正について、また、１つの状態から次に高い利得状態への利得スイッチングについて、８ビットデータ値を格納する。この例では、データレジスタ８９１は、状態１から状態０へのステップ遷移のために修正データｓｗ＿ａｆｃ＿ｐｈ＿ｓｔｅｐ＿１＿０を保持する。同様に、データレジスタ８９２は、状態２から状態１へのステップ遷移のために修正データｓｗ＿ａｆｃ＿ｐｈ＿ｓｔｅｐ＿２＿１を保持し；また、データレジスタ８９３は、状態３から状態２へのステップ遷移のために修正データｓｗ＿ａｆｃ＿ｐｈ＿３＿２を保持する。ＭＵＸ８７は、現在の利得状態に基づき、フリップフロップ６７からのａｇｃ＿ｓｔａｔｅ＿１ｄ信号で表すとおりに、次に低い利得状態へ降下するための修正データを適切なレジスタから選択する（図４）。
【００５５】
そのため、離散利得状態のスイッチングが行われる際に、ＭＵＸ８１が、具体的な状態遷移に従って選択された８ビットの位相跳躍修正データを出力する。ＭＵＸ８１は、このデータをＡＦＣ位相更新レジスタ９１に供給する。ＡＦＣ位相更新レジスタ９１は、カウンタ９３からの制御信号によって有効化される。カウンタの値（ｇａｉｎ＿ｄｅｌａｙ＿ｃｎｔｒ）はサンプルが、電気回路１５内で受信された時間から、Ａ／Ｄ変換器１７、ディジタルＤＣオフセット除去回路１９、ＤＶＧＡ２１を介してＡＦＣ３３まで伝播する時間に関連している。カウンタ９３は、ＡＧＣ利得スイッチング信号に応答してトリガされる。カウンタは、回路１５内のスイッチング時間に関連したＩ、ＱサンプルがＡＦＣ３３に到達すると、ＡＦＣ３３の電気回路によって位相回転処理されるためにタイムアウトとなる。カウンタ９３は、タイムアウトとなった時点でＡＦＣ位相更新レジスタ９１を作動させる。これに応答して、レジスタ９１が、選択された８ビットの修正データをＭＵＸ８１から受信し、このデータを１サンプル間隔毎にＡＦＣ３３に供給する。
【００５６】
図示のシステムでは、任意の利得状態スイッチングに補償的な位相調整が付随する。即ち、利得状態の変化による位相跳躍が補償される。ソフトウェアは、レジスタおよびマルチプレクサを介して、各状態遷移についての位相跳躍値をプログラムすることができる。ＡＦＣ位相更新レジスタ９１は加算器９５に修正データ値を供給し、加算器９５において、この修正データ値が位相アキュムレータ９７からの現在の位相エラー値と、周波数アキュムレータ９９からの現在の周波数エラー値とに加算される。周波数と位相アキュムレータは、位相および周波数についての実行エラー値を維持する。位相跳躍補償を行うために、利得シフトによって生じた位相跳躍の補償に適した時間に、加算器９５において位相更新値が加算される。
【００５７】
アキュムレータ９７からの位相エラー値に関連したサイン値およびコサイン値をルックアップし、乗算器１０３、１０５、１０７、１０９に供給するために、ルックアップテーブル（ＬＵＴ）１０１を使用する。乗算器１０３は、各Ｉサンプル値にサイン／コサインＬＵＴ１０１からのサイン出力を掛ける。乗算器１０５は、各Ｑサンプル値にサイン／コサインＬＵＴ１０１からのコサイン出力を掛ける。加算器１１１は、乗算器１０３、１０５からの結果を合計し、Ｉの調整値を得る。乗算器１０７は、各Ｉサンプル値にサイン／コサインＬＵＴ１０１からのコサイン出力を掛ける。乗算器１０９は、各Ｑサンプル値にサイン／コサインＬＵＴ１０１からのサイン出力を掛ける。乗算器からの出力が負の（逆の）入力として加算器１１３に付加される。こうすることで、加算器１１３が乗算器１０９、１０７からの結果間の差分を出力して、調整Ｑ値が得られる。更新レジスタ９１から加算器９５への状態遷移のために適切にタイミングされた位相跳躍修正データにより、ＡＧＣ利得状態間のスイッチング時に位相跳躍によって影響されるＩ、Ｑ値について、ＡＦＣ処理が、受信機１３のＯＦＤＭ復調セクション内の高速フーリエ変換（ＦＦＴ）に供給されたＩ、Ｑ値の調整に調整データを含むようになる。
【００５８】
実位相補償は、ワンショット更新された位相アキュムレータの値が次に到着する入力Ｉ、Ｑサンプルの位相回転に付加されることで起こる。ブロック線図に示すように、位相回転装置は、アドレスおよびデータ出力として作用する位相アキュムレータが位相アキュムレータのサインおよびコサインである状態で、サイン／コサインＬＵＴ（ルックアップテーブル）として実現される。
【００５９】
既述のように、ＡＦＣ位相更新レジスタ９１は、１サンプル時間のみについての位相補償値を保持する。これにより、ＡＦＣ位相更新レジスタの出力が、最新の利得スイッチングに関連したＩ、Ｑサンプルの修正に適した時間に、ＡＦＣブロック内のみの位相アキュムレータ値にワンショット値として加算される。
【００６０】
位相および周波数アキュムレータ９７、９９、加算器９５、ＬＵＴ１０１は、移送および周波数シフトのための位相回転装置タイプ補償を実現する。利得スイッチングのための実位相補償は、ワンショット更新された位相アキュムレータの値（レジスタ９１からのもの）が、次に到着する入力Ｉ、Ｑサンプルの位相回転に付加されるために起こる。ブロック線図に示すように、位相回転装置は、アドレスとして作用する位相アクチュエータ９７によって、サイン／コサインＬＵＴ（ルックアップテーブル）１０１として実現される。ＬＵＴ１０１のデータ出力は、位相アキュムレータ値θのサインおよびコサインである。
【００６１】
位相回転装置が行う本質的な演算は次式で表され、
（Ｉ＋ｊＱ）＊ｅ−ｊθ＝（Ｉ＋ｊＱ）＊（ｓｉｎｅθ−ｊｃｏｓθ）−−−（１）
ここで、θ＝線図中の位相アキュムレータ９７からの値である。
【００６２】
次にアナログドメイン内では次式が得られ、
θ＝ωｔ＋Φ−−−（２）
ここで、ωは周波数エラー（線図中の出力周波数アキュムレータ９９）であり、
ｔは時間であり、
Φは位相跳躍である。
【００６３】
方程式（２）からわかるように、θ（位相アキュムレータ９７からのもの）は徐々に直線的に増加する。
【００６４】
「ｔ」が数字またはサンプル「ｎ」に代わっているディジタルドメインでは、次式のとおりとなり、
θ［ｎ］＝ωｎ＋Φ
θ［ｎ＋１］＝ω（ｎ＋１）＋Φ
＝ωｎ＋Φ＋ω
＝θ（ｎ）＋ω
あるいは、
時間ｎ＋１における位相アキュムレータは次式のとおりである：
位相アキュムレータ［ｎ＋１］＝位相アキュムレータ［ｎ］＋周波数アキュムレータ
位相跳躍Φはａｇｃ利得スイッチング後の１サンプルにのみ加算される。
【００６５】
図６は、信号処理回路の演算を図示したフローチャートである。ステップ６０２では、受信した信号が増幅器によって増幅される。ステップ６０４では、増幅器からの増幅された信号に関連するサンプルが、自動周波数制御（ＡＦＣ）回路によって周波数制御処理される。ステップ６０６では、サンプルに応答して、受信した信号に関連したパラメータが検出されることで、離散利得状態間で増幅器のスイッチングを制御する。ステップ６０８では、離散利得状態間での増幅器スイッチングの各インスタンスに応答して、位相補償データがＡＦＣに提供されることで、離散利得状態間での増幅器スイッチングの各インスタンスによる移送跳躍を補償する。
【００６６】
図７は、信号処理回路を図示した概念線図である。信号処理回路は、受信した信号を増幅する手段７０２と、増幅された信号に関連するサンプルを周波数制御処理する手段７０４とを含んでいる。信号処理回路はまた、離散利得状態間での増幅手段７０２のスイッチングを制御するために、サンプルに応答して、受信した信号に関連したパラメータを検出する手段７０６と、離散利得状態間での増幅手段７０２スイッチングの各インスタンスによる位相跳躍を補償するために、離散利得状態間での増幅手段７０２スイッチングの各インスタンスに応答して、位相補償データを周波数制御処理手段７０４に提供する手段７０８とを含んでいる。
【００６７】
上述は、ＯＦＤＭ復調のための信号のフロントエンド処理において、ＡＧＣ利得状態スイッチングに応答する位相補償の具体的な例を例証している。当業者は、有利な位相補償は、様々な別の具体的な方法にて、および／または様々な別の信号処理アプリケーションにて実現することができることを理解するだろう。
【００６８】
前出では、最良モードと考えられるもの、および／または別の例について既述したが、これらに対して様々な修正を加えられること、また、ここで開示された課題は様々な形式および例において実現することができ、これらの示唆は多くの用途に適用することができ、更に、ここで記述したのはそのうちのいくつかに過ぎないということが理解される。特許請求項によって、本発明の示唆の真の範囲に包含される用途、修正、応用のいずれかおよび全てを請求するものである。
【図面の簡単な説明】
【００６９】
【図１】フロントエンド回路およびＯＦＤＭ受信機の高レベルの機能ブロック線図であり、ここでは、フロントエンド信号処理回路は、ＡＧＣの利得シフトによって生じてしまう位相跳躍を補償するＡＧＣ／ＤＶＧＡループを提供する。
【図２】図１のＡＧＣ／ＤＶＧＡループの演算に関連したタイミング線図である。
【図３】図１のＡＧＣ／ＤＶＧＡループの演算に関連したタイミング線図である。
【図４】ループ積分回路を示す、また、ＡＧＣおよび付随する位相補償に関連するために利得／減衰制御回路の第１セクションのよりも多少詳しい詳細を示す機能ブロック線図である。
【図５】制御回路の別のセクションを示す、また、利得スイッチングの位相補償の実現に使用される自動周波数制御（ＡＦＣ）回路を示す機能ブロック線図である。
【図６】信号処理回路の演算を図示したフローチャートである。
【図７】信号処理回路の機能ブロック線図である。
【図１】
2009522953.tif 000003
【図２】
2009522953.tif 000004
【図３】
2009522953.tif 000005
【図４】
2009522953.tif 000006
【図５】
2009522953.tif 000007
【図６】
2009522953.tif 000008
【図７】
2009522953.tif 000009
【国際調査報告】
2009522953.tif 000010
2009522953.tif 000011
2009522953.tif 000012
2009522953.tif 000013
2009522953.tif 000014