(57)【要約】  本発明は、トランジスタのドレイン(10)、ソース(8)、およびカナル(12)を含む面内でトランジスタに対して可動である機械的構造体(14)からなる縦形カナルを有する少なくとも1つのトランジスタを介した検出デバイス(2)に関する。
2009537806.tif 000002
【特許請求の範囲】
【請求項１】
第一にゲート(14、G)から形成され、第二に、垂直チャネル（12、C）を形成する半導体を通じて接続されたソース(8、S)およびドレイン(10、D)を備えた導電性要素から形成された、少なくとも1つのトランジスタ(2、100、102、104、108、110、112、116、101、103、105、107、114、116、118、120、122、124、126、128)を具備する検出デバイスであって、前記導電性要素に対面する面とゲートとでいわゆるデバイスの主面と呼ばれる平面に概ね垂直で、かつ、ドレイン(10、D)、前記ソース(8、S)、チャネルおよび前記ゲート(14、G)を貫通する平面を規定し、前記ソースと前記ドレインとの間の前記チャネル内の電流伝播方向が前記主たる平面の中に含まれ、前記ゲートと前記導電性要素とは互いに対して移動可能であり、一方は固定されかつ他方は前記主たる平面内で自由に移動する機械的構造体(30)に連結された検出デバイス。
【請求項２】
前記チャネル(12、C)の上にフローティングゲート(Gf)も備えた請求項1に記載のデバイス。
【請求項３】
前記機械的構造体(30)は、前記トランジスタのゲート(14、G)を備えるか、または、該ゲートに固定されて接続されている請求項1から2のいずれか一項に記載のデバイス。
【請求項４】
前記トランジスタは固定され、前記機械的構造体(30)は移動可能である請求項1から3のいずれか一項に記載のデバイス。
【請求項５】
前記トランジスタは移動可能であり、前記機械的構造体(30)は固定されている請求項1から3のいずれか一項に記載のデバイス。
【請求項６】
前記機械的構造体(30)および前記トランジスタは共振構造を形成した請求項1から5のいずれか一項に記載のデバイス。
【請求項７】
前記トランジスタは低反転または高反転状態で動作する請求項1から6のいずれか一項に記載のデバイス。
【請求項８】
いくつかのトランジスタを備えた請求項1から7のいずれか一項に記載のデバイス。
【請求項９】
前記トランジスタは差動構成を形成している請求項8に記載のデバイス。
【請求項１０】
前記トランジスタは閉ループで動作する構成を形成している請求項8から9のいずれか一項に記載のデバイス。
【請求項１１】
2次元または3次元の変位を検出するように構成された、いくつかのトランジスタ(T1〜T8)を備えた請求項8から10のいずれか一項に記載のデバイス。
【請求項１２】
前記トランジスタは同一で、1つおきに交替するギャップを有し、可動マス(30)の周りに配置された請求項11に記載のデバイス。
【請求項１３】
前記トランジスタは、前記可動マス(30)の周りにN型が、次いでP型が交互に配置されている請求項11に記載のデバイス。
【請求項１４】
前記各トランジスタのゲート(14、G)は前記可動な機械的構造体(30)に固定され、前記ゲートの組が前記可動な機械的構造体(30)の少なくとも1つの側にくしの形状に配置された請求項8から13のいずれか一項に記載のデバイス。
【請求項１５】
前記各トランジスタのチャネルとドレインとソースとはゲート(G)に向かい合って配置され、前記チャネルとドレインとソースとの組が少なくとも1つのくし(31、37)を形成している請求項14に記載のデバイス。
【請求項１６】
前記(1つまたは複数の)トランジスタから生じる信号を検出する手段も備えた請求項1から15のいずれか一項に記載のデバイス。
【請求項１７】
前記信号を検出する手段は前記検出デバイスと同一の基板上に形成されており、前記トランジスタのソースとドレインとゲートとの間の接続トラックが金属で形成されている請求項16に記載のデバイス。
【請求項１８】
前記信号を検出する手段は前記検出デバイスと同一の基板上には形成されてなく、前記トランジスタのソースとドレインとゲートとの間の前記接続トラックはシリコンで形成されている請求項16に記載のデバイス。
【請求項１９】
前記トランジスタの機械的構造体(30)と前記ドレイン(10、D)と前記ソース(8、S)と前記チャネル(12、C)と前記ゲート(14、G)とは、前記デバイスの前記主たる平面を含む同一の平面または同一の層の中に形成される、請求項1から18のいずれか一項に記載の検出デバイスを製造する方法。
【請求項２０】
前記平面または前記層は、SOI基板の表面層(20、20’)によって画定される請求項19に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、MEMS(微小電気機械システム)および/またはNEMS(ナノ電気機械システム)の分野に関する。
【０００２】
また、本発明は、機械的構造体のための運動検出デバイスの分野にも関し、この運動検出分野で通常使用されている静電容量式検出よりも高い性能を備えた検出原理を実装するための構成を開示する。
【０００３】
本発明は、MEMS-NEMSデバイス、特にシリコン(SOI(「シリコン・オン・インシュレータ」)、SON(「シリコン・オン・ナッシング(Silicon On Nothing)」などの)基板の上に形成されるタイプのデバイスに適用できる。例えば、これらは、NEMSまたはMEMSデバイスおよびその電子回路を「IC内」集積アプローチに取り込む目的で、薄いSOI基板(例えば400nmのSiO2上への160nmのSOI)の上に形成されたセンサタイプのデバイス(加速度、振動、ジャイロメータまたは圧力などのセンサ)であってよい。
【背景技術】
【０００４】
SET(単一電子トランジスタ)タイプのトランジスタを有するデバイスは、J.S. Aldridgeらの文献、「Nanoelectronic and nanomechanical systems」、SPIE Proceedings 4591、11 (2001年)の中で説明されている。このタイプの実装形態はまた、NEMSタイプの構造およびSETを使用している。
【０００５】
このタイプの構成要素の動作は極めて特殊であり、開発のその現在の状況はMEMS-IC共通集積化に適していない。
【０００６】
これらのSETデバイスのための現在の製造技法は、半導体技術の物理的方法(堆積、フォトリソグラフィ)に基づくか、化学的な自己集合法に基づくかのいずれかである。
【０００７】
「物理的」アプローチは、SETのために必要とされるよりも大きなデバイスをもたらす。1つの結果は、これらの構成要素のための(しばしば、1ケルビン未満の)強制冷却操作である。「化学的」アプローチは、より小さなサイズ(寸法が数nmのアイランド)を可能にするが、この技法は、あまり成熟していない。また、例えば、Ti層の中にTiOxのラインを形成するために原子間力顕微鏡(AFM)を使用する技法もあり、これによってTi元素間に(2電極と1つの5nmアイランドの)トンネル接合を生成している。
【０００８】
通常、製品は、トンネル接合を形成するために、同一材料(Al2O3、TiOx、等)で形成された空気および酸化物帯(air and oxide band)を有する金属材料(Al、Ti、等)に基づいている。これらの材料は、その機械的性質のために高性能MEMSの製造にはあまり適していない。
【０００９】
これらの例が示していることは、SETの使用は、優れた再現性と集合的大量生産を伴う現況技術とは両立しない過酷な技術製造上の困難を引き起こす非常に厳しい状況につながるということである。したがって、これらのSETを使用した方法の工業化は、現在のところ、実現不可能である。
【００１０】
最後に、SETを実装するデバイスは、極低温(数ミリケルビン)で動作する必要があり、これは、集合的に低コストで製造される構造体を作る目的と両立しない。
【００１１】
さらに、センサを製作するためにトランジスタ(例えばMOSFETトランジスタ)を使用することが知られている。
【００１２】
トランジスタの1つの部分(例えばゲート)は、機械的構造体の動きによって影響を受け、これが、機械的な動きに影響されるトランジスタの電流Ids(ソース-ドレイン電流)の変化を引き起こす。
【００１３】
したがって、プラナー型または縦形チャネル型のFET(電界効果トランジスタ)トランジスタが使用されてよい。
【００１４】
例えば、プラナー型FETタイプのトランジスタを使用したデバイスは、Abeleの文献(2005年)、「Electromechanical modelling of MEMS Resonators with MOSFET detection」、NSTI Nanotech 2005 Conference、ISBN 0-9767985-2-2、第3巻、2005年、および、国際公開第03/0 78299号、米国特許第5541437号、米国特許第6204544号に記載されている。
【００１５】
これらの文献において、トランジスタ電流Idsは、トランジスタのソースとドレインとの間に形成されたチャネルに対向しているトランジスタのゲートの動きに応じて変化する。チャネルに対するゲートのこの変位は、ゲートとチャネル間の静電容量Cgcの変化を、したがってチャネルでの電界の変化を誘起し、その結果、トランジスタからの出力電流Idsが変化する。
【００１６】
これらの文献で、ゲートは次のいずれかの状態で変位し、すなわち、
- チップに対して、およびチャネルに対して垂直に変位する。この場合は、電流Idsの変化は、ゲートおよびチャネルから構成される2つの電極間の空隙の変化によって得られた静電容量Cgcの変化による。
- あるいは、チップの平面と平行な平面内で変位する。この場合は、電流Idsの変化は、ゲートおよびチャネルから構成される2つの電極間の面の変化によって得られた静電容量Cgcの変化による。
【００１７】
すべてのこれらの実施形態で、トランジスタは基板の平面内に形成された平面型トランジスタであり、チャネルの面は境界面に近接したチップの平面内に配置される(境界面に近接した伝導)。トランジスタを製造するためのこの従来のアプローチによって、高品質(酸化膜/半導体界面の品質)でトランジスタを動作させることが可能になる。
【００１８】
それでもなお、これらのアプローチは、(チップの面に対して垂直な)面外の変位および面内の変位の両方の場合について、平面型トランジスタの面の上方に可動な機械的構造体の構築を賦課するという欠点を有する。面内での変位の場合は、機械的構造体は、チャネルの面とは異なる(通常はその上方の)が、それと平行な面の中で変位する。
【００１９】
このアプローチによって、MEMS構造体は、トランジスタ(および場合によってはIC回路)の製造に使用される半導体層に加えて堆積された補助的な層の中に製造されることになる。この状況は、複雑な技術的積層という結果になり、機械的に最適ではない(材料不良、応力等の)堆積材料(ポリSi、金属等)の中に機械的構造体を製造することにつながる。最後に、これらのアプローチは、CMOS-MEMS一体化のための整合性の問題(熱収支、解除処理の間の保護等)を持ち込む。予想される方法は、MEMS製造工程とCMOS製造工程とを分離させる必要があり、この分離は想定した設計に制約を持ち込み、技術的な複雑性ならびに効率および製造コスト問題を増大させる。これは、MEMSの効率の面での制約が極めて大きい「ICの上に」アプローチの場合に特にそうであり、MEMS製造がプロセスの最後に行われるからである。例えば、MEMSがCMOS回路の後で製作される「ポストCMOS」方法については、熱収支の面での制約またはMEMS工程で誘起される制約は、回路の性能を悪化させるのを避けるには極めて厳しいものである。MEMSが回路の前に製作される「プレCMOS」タイプの方法では、回路の製造中にMEMSを保護するために技術的組立品を使用しなければならない。
【００２０】
縦形FETタイプトランジスタを有するデバイスが、Buschnakowskiらの「Development and characterisation of a high aspect ratio vertical FET sensor for motion detection」、Transducers 2003、Boston、8〜12頁、2003年6月という名称の文献に記載されている。
【００２１】
このアプローチは、機械的構造体と電気的構造体とを同一面内に製作するために有用である。
【００２２】
それでもなお、「縦形」トランジスタの特殊な構成がトランジスタ領域(ソース、ドレイン、チャネル)の精密な制御を困難にしており、この結果、このタイプのトランジスタに関する性能の最適化がなされず、再現性が問題になっている。このアプローチでは、ソースおよびドレイン領域のためのドーピング剤の分布、特にチャネル長さの画定が、フォトリソグラフィ工程から作り出されるパターンによってではなく注入工程によって、シリコン層の厚さの範囲内に直接、規定される。さらに、この制御は、使用される半導体の層が薄くなるにつれて、例えば薄いSOI膜(特に数100nm未満)に対して、よりいっそう困難になる。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】国際公開第03/0 78299号
【特許文献２】米国特許第5541437号明細書
【特許文献３】米国特許第6204544号明細書
【非特許文献】
【００２４】
【非特許文献１】J.S. Aldridgeら、「Nanoelectronic and nanomechanical systems」、SPIE Proceedings 4591、11 (2001)
【非特許文献２】Abele、「Electromechanical modelling of MEMS Resonators with MOSFET detection」、NSTI Nanotech 2005 Conference、ISBN 0-9767985-2-2、第3巻、2005年
【非特許文献３】Buschnakowskiら、「Development and characterisation of a high aspect ratio vertical FET sensor for motion detection」、Transducers 2003、Boston、8〜12頁、2003年6月
【発明の概要】
【発明が解決しようとする課題】
【００２５】
したがって、これらの問題を解決するためのデバイスに関する新しい構成を発見するという課題が生じている。
【課題を解決するための手段】
【００２６】
本発明はこれらの課題を解決するものである。
第一に、本発明は、通常、平面内の加速度計に使用されている静電容量型の検出の代わりに、1つまたはいくつかのトランジスタによる検出を使用する。
本発明は、マスまたは機械的構造体を備えた縦形チャネルを有する少なくとも1つのトランジスタを使用した検出デバイスに関し、この機械的構造体およびトランジスタは、トランジスタのドレイン、ソースおよびチャネルを含む平面内で互いに対して自由に移動する。
【００２７】
少なくとも1つのトランジスタが、第一にゲートから、第二に半導体によってともに接続されたソースおよびドレインを備えた導電性要素から、形成される。このトランジスタは、ゲートまたは導電性要素を通して機械的構造体に接続される。ゲートおよび導電性要素は互いに対する移動が自由であり、一方は固定され他方は可動性の機械的構造体に連結されている。
【００２８】
ゲートは固定されてよく、機械的構造体は移動可能であってよい。あるいは、ゲートが移動可能であって機械的構造体が固定されてもよい。
【００２９】
トランジスタと機械的構造体とは少なくとも1つの共通な平面を有し、または、デバイスの主たる平面と呼ばれる面と同一面内にある。
【００３０】
トランジスタの導電性要素とゲートとは、ソースとドレイン間の導電方向が主たる平面の中に含まれるように互いに対向して配置される。導電性要素とゲートとの向かい合った2つの表面は、主たる平面と概ね垂直な平面を画定する。
【００３１】
本発明によるデバイスの主たる平面は、例えば、トランジスタおよび機械的構造体が形成される基板の上面によって画定されてよい。この実装は、1組の堆積およびエッチング工程の結果であってよい。この主たる平面はトランジスタのドレイン、ソースおよびゲートを貫通する。
【００３２】
縦形チャネルとは、チャネルの面がデバイスの主たる平面に対して、または、デバイスが形成される基板の平面に対して垂直であることを意味する。チャネルの中のソースとドレイン間の電流の伝播方向は、主たる平面またはこの基板の平面に含まれる。
【００３３】
1つの定義によると、本発明は、第一にゲートによって形成され、第二に、半導体を通じて接続されたソースおよびドレインを備え、導電性要素とゲートが向かい合っている表面がトランジスタのドレイン、ソース、およびゲートを貫通するデバイスの主たる平面と呼ばれる平面に概ね垂直な面を規定するという意味において縦形のチャネルを形成している導電性要素によって形成された、少なくとも1つのトランジスタを備える検出デバイスに関するものであり、ソースとドレイン間のチャネル内の電流伝播方向がこの主たる平面に含まれ、ゲートと導電性要素とは互いに対して移動可能である。一方は固定されてよく、他方は主たる平面内での移動が自由である機械的構造体に連結されてよい。
【００３４】
本発明による検出プロセスは、上記に説明したものと類似の検出デバイスを使用する。
【００３５】
したがって、本発明は、縦形チャネルを有するトランジスタによって検出するデバイスおよび方法、ならびに、同一の平面の中に、例えばトランジスタと任意の共通集積化するIC回路を製造するために使用する半導体層の平面の中に機械的構造体を製造する方法を提案する。この層はSOI基板の表面層であってよい。
【００３６】
(トランジスタかゲートのいずれかを含む)可動な機械的構造体は、非共振型または共振型であってよい。
【００３７】
平面内の変位であるために、本発明は差動検出を形成するために使用可能である。したがって、本発明は特に温度の問題を克服できる。
【００３８】
機械的構造体は、向かい合っている表面によって規定される電気的容量を変化させ、トランジスタからの出力電流Idsの振幅および/または周波数の変更につながるように、導電性要素に対するゲートの相対的変位を引き起こすことが可能である。
【００３９】
導電性要素に対するゲートの動きは、向かい合っている表面を隔てる距離の変化であってもよく、または、主たる平面に平行か場合によっては垂直な平面内での相対的な変位の後での向かい合っている表面の変化であってもよい。
【００４０】
本発明による方法およびデバイスは、トランジスタからの適切な出力信号を得るために機械的構造体の動きの変化(または変位)(すなわちマスの変化、加速度)を導くことができ、または、適合された動きを機械的構造体に課すことができる任意の物理現象を検出するために使用される。これは、開ループで(デバイスからの出力点での信号の復帰によって)動作でき、あるいは、例えば運動を中和するために、例えば、デバイス出力信号に従って特に静電的な力を使用した再注入によって閉ループで動作することもできる。
【００４１】
本発明によるデバイスは、その特性(感度、帯域幅、解像度)を最適化するように、単一の機械的構造体と一体になったいくつかのトランジスタを備えることができる。特に、これらのトランジスタは、いくつかの方向に沿った動きに関する情報を得るために、または差動検出を得るために、または検出された情報を増幅するために、または、寄生情報(例えば、アクチュエータに関する)の影響を低減するために、組み合わされてよい。したがって、2または3個のトランジスタを使用して、2次元または3次元の変位を単一の構成要素で検出可能である。
【００４２】
本発明によるデバイス内のトランジスタは、その物理的特性(寸法、ドーピングなど)、あるいは/または、その分極電圧(例えば、ゲート/ソースおよび/またはドレイン/ソース)に応じていくつかの動作モードを有することができる。特に、トランジスタは、出力信号の直線性を優先させるためにいわゆる「低反転」状態に則って、または出力信号の振幅を優先させるために「高反転」状態に則って動作できる。
【図面の簡単な説明】
【００４３】
【図１Ａ】本発明の第1の実施形態の変形を示す図である。
【図１Ｂ】本発明の第1の実施形態の変形を示す図である。
【図２】本発明による非共振形の加速度計を示す図である。
【図３】本発明による共振形の加速度計を示す図である。
【図４Ａ】差動検出を可能にするための本発明によるデバイスの様々な構成を示す図である。
【図４Ｂ】差動検出を可能にするための本発明によるデバイスの様々な構成を示す図である。
【図５】差動検出を可能にするための本発明によるデバイスの様々な構成を示す図である。
【図６】差動および閉ループの動作を可能にする本発明によるデバイスを示す図である。
【図７】2次元または3次元の移動の検出のための動作を可能にする、本発明によるデバイスを示す図である。
【図８Ａ】1つおきに交替するギャップを用いて差動動作を可能にする本発明によるデバイスを示す図である。
【図８Ｂ】1つおきに交替するギャップを用いて差動動作を可能にする本発明によるデバイスを示す図である。
【図９】異なるタイプのトランジスタを用いて差動動作を可能にする本発明によるデバイスを示す図である。
【図１０】2次元または3次元の移動の検出のための動作を可能にする、本発明によるデバイスを示す図である。
【図１１Ａ】シリコンのトラックを有する本発明によるMOSタイプ検出デバイスの実施形態を示す図である。
【図１１Ｂ】シリコンのトラックを有する本発明によるMOSタイプ検出デバイスの実施形態を示す図である。
【図１２Ａ】金属のトラックを有する本発明によるMOSタイプ検出デバイスの実施形態を示す図である。
【図１２Ｂ】金属のトラックを有する本発明によるMOSタイプ検出デバイスの実施形態を示す図である。
【図１３Ａ】接点および半導体パッドを有する図11Aおよび図11Bによるデバイスを製造する工程を示す図である。
【図１３Ｂ】接点および半導体パッドを有する図11Aおよび図11Bによるデバイスを製造する工程を示す図である。
【図１３Ｃ】接点および半導体パッドを有する図11Aおよび図11Bによるデバイスを製造する工程を示す図である。
【図１３Ｄ】接点および半導体パッドを有する図11Aおよび図11Bによるデバイスを製造する工程を示す図である。
【図１３Ｅ】接点および半導体パッドを有する図11Aおよび図11Bによるデバイスを製造する工程を示す図である。
【図１４Ａ】図12Aおよび図12Bによるデバイスを製造する工程を示す図である。
【図１４Ｂ】図12Aおよび図12Bによるデバイスを製造する工程を示す図である。
【図１４Ｃ】図12Aおよび図12Bによるデバイスを製造する工程を示す図である。
【図１４Ｄ】図12Aおよび図12Bによるデバイスを製造する工程を示す図である。
【図１４Ｅ】図12Aおよび図12Bによるデバイスを製造する工程を示す図である。
【発明を実施するための形態】
【００４４】
図1Aに本発明によるデバイスを示す。
このデバイスは、導電性要素(半導体材料で形成された要素、すなわちチャネル12、により隔てられたソース8およびドレイン10)ならびにゲート14を備えた少なくとも1つのFETタイプのトランジスタ構造体2(例えばMOSFET)と、少なくとも1つのMEMSまたはNEMSタイプの機械的構造体とを備え、これら2つの構造体は、例えばSOI基板の上の表面シリコン層などの同一の薄い層20の中に作られ、互いに対して可動性がある。
【００４５】
本説明の残りの部分では、ゲート、チャネル、ドレインおよびソースを文字G、C、DおよびSによってそれぞれ示すことにする。
【００４６】
2つのトランジスタ要素(チャネル12を備えた導電性要素またはゲート14)の一方は、可動構造体に連結されている。言い換えると、MEMS構造体はトランジスタのゲート14として働く要素を備える。また、可動構造体は、例えば弾性連結を形成している手段15を通して基板に連結されてもよい。特に、ゲートが弾性連結15を通して基板に連結されている図1Aがこの例である。
【００４７】
このトランジスタは「縦型トランジスタ」と呼ばれており、ソース8とドレイン10との間の導電チャネル12の面(図1A  の平面y0z)は、チップ面(同図の平面x0y)に対して垂直である。また、機械的構造体と電気的構造体とは、互いに概ね平行で、かつ基板の面、すなわち主たる平面に平行である2つの面の間に形成されていると言うこともできる。層20は、互いに平行なこれらの2つの面の間に配置されている。
【００４８】
チャネル12の幅および長さがwおよびlによってそれぞれ与えられる。例えば、wは可動性の機械構造体が形成される層20の厚さである。これは薄いSOI基板の表面シリコンの厚さとすることもできる。このトランジスタおよび以下で説明する複数のトランジスタのそれぞれは、n型またはp型のトランジスタであってよい。
【００４９】
2つの構造体(トランジスタおよびMEMS)は互いに自由に移動し、変位がゲート14とチャネル12との間の静電容量Cgcの変化を誘起する。これによって、トランジスタの出力電流Idsが変化する。出力電流と機械的移動との間の関係は、例えば導入部で既に述べたAbeleによる論文の中で知られている。
【００５０】
MEMS構造体14は、x、yまたはzの3方向に沿って変位可能である。xに沿った変位については、静電容量の変化は、チャネル12とゲート14によって構成される2つの電極間の空隙の変化による。yまたはzに沿った変位の場合には、静電容量の変化は、チャネルとゲートによって構成される2つの電極12、14それぞれの向かい合った表面における変化による。
【００５１】
固定されたトランジスタ構造体と(MEMSに連結された)可動性のゲート14、または、その逆の、言い換えると、固定されたゲート14と(MEMSに連結された)可動性のトランジスタ構造体、とがありうる。
【００５２】
導電性要素12とゲート14との間のギャップの存在は、ゲートをチャネルから電気的にさらに遠くに動かし、したがって、ゲートを通じたトランジスタの制御を悪化させ、機械的移動に対するデバイス感度を制約する。
【００５３】
図1Bに示すように、本発明によるデバイスの動作を最適化するために、中実なゲート酸化膜12’および(例えばシリコンまたは金属の)他の材料12’’ ’’が、トランジスタのゲート(Gf)として作用させるために導電性要素のチャネル12の面に付加されてよい。このゲートは、フローティング状態にあると言われ、言い換えると、動作中に浮遊電位のままにされ、したがって、トランジスタチャネルがゲート14とソース8間に電圧Vgsを印加することによって生成され、このフローティングゲートGfの存在がトランジスタの静電的制御を場合によっては、改善する。
【００５４】
本発明によるデバイスは、薄いSOI基板の上に作成されてよく、したがってSOI基板の表面層を形成する層20の厚さwは、1マイクロメートル未満、例えば、100nmと500nmとの間である。また、(例えば、SiGe膜を犠牲層として使用した)「SON」タイプの技術が使用されてもよい。
【００５５】
本発明によるデバイスは、その感度軸をy0x面(図1A)内に有するトランジスタ検出加速度計の製造に適用されてよい。
【００５６】
図2および図3に、非共振構造および共振構造をそれぞれ有する本発明による2つのトランジスタ検出加速度計構造体を示す。これらの2つの図面で、参照番号32および34のそれぞれは、少なくとも1つのアームまたはビーム33、35を通して図の面内で可動である可動マス30に連結された、パッドまたは固定された参照点を示す。
【００５７】
非共振型構造体(図2)の場合には、加速度は、互いに概ね平行な複数のトランジスタ100、102、104、108、110、112のゲートGが連結されているマス30の変位を引き起こす。各ゲートGとそのトランジスタに対応するチャネルとの間の距離の変化が、これらのトランジスタからの出力電流を変化させる。これを達成するために、トランジスタは、特に、チャネルを生成するようにゲートとソース間に電圧Vgsが印加され、電流IdkまたはId'k(k=1、2、3)を生成するようにソースとドレイン間の電圧Vdsが印加されることによって、必要とされる動作に応じて自然に極性を帯びる。したがって、各トランジスタからの出力電流の振幅変化ΔIdkまたはΔId’kに従って、または、これらのトランジスタの各々からの情報から生成された信号、例えば電流の和または平均値に従って、検出が行われる。本実施形態では、(ゲートGにより形成された)くし(comb)がマス30に固定され、したがって、マス30と共に自由に動くことができる。固定されたくし31、37が可動マス30のそれぞれの側面に配置される。可動マス30が、したがってゲートGのそれぞれも同様に、トランジスタ100、102、104、108、110、112が取り付けられている固定されたくしに対して相対的に移動する。より一般的には、本発明によるデバイスは、
- 固定部分に対する可動マスまたは可動構造体の変位を可能にする手段によって該固定部分に連結された、少なくとも1つの可動マスまたは可動構造体と、
- 少なくとも2つの歯を有する少なくとも1つのくしであって、各可動な歯の上のゲートならびに各固定された歯の上のチャネルによって隔てられたソースおよびドレインを有するくしと、
を備える。
【００５８】
共振構造(図3)の場合には、加速度は、x0y面内のx方向に沿ったマス30の変位を引き起こし、連結手段40を通して、共振器を形成している機械的構造体42に応力をかける。参照番号41は基板上の固定パッドを示す。共振器の共振周波数は共振器に加えられた機械的応力に、したがって加速度に依存する。この共振器の移動はアクチュエータ、例えば静電アクチュエータによって制御され、その変位は、図1Aに示したようなソース-チャネル-ドレイン組立体117に向かい合った可動ゲートGを有する本発明による「縦形トランジスタ」116によって検出される。
【００５９】
トランジスタは、特に、チャネルを生成するようにゲートとソース間に電圧Vgsを印加し、かつ電流Idsを生成するようにソースとドレイン間に電圧Vdsを印加することによって、必要とされる動作に応じて分極される。したがって、トランジスタ出力電流の周波数変化に従って検出が行われる。
【００６０】
説明した加速度計は、可撓性のビーム33、35によって吊り下げられ、かつチップの面内で移動可能な可動マス30と、それぞれが可動マス30に連結されたゲートGに垂直に向かい合っている1つまたはいくつかのトランジスタの少なくとも1つの構造体100、102、104、106、108、110、112(図2)、116(図3)と、を備える。これらの構造体は、同一の面内で、好適には例えばSOI基板の表面シリコン膜などの同一の薄膜の中に、連結されている。
【００６１】
また、センサからの全出力電流Itは、n個のトランジスタでくし構造体を形成し、様々なトランジスタからの出力電流Idsを加算することによって増加させることもでき、したがって、センサからの全出力電流は、It=n×Ids=n×(Id0+ΔId0)となり、ここで、nはトランジスタの数、Id0はマス30が変位する前の1つのトランジスタからの出力電流、ΔId0は、加速度に従ったマス30の変位による1つのトランジスタからの出力電流の変化量である。図2に、この原理に基づいて動作する構造体の実施例を示す。また、この原理は差動検出を可能にする構造体(図4A、図4B、図5)の場合にも使用できる。
【００６２】
温度の影響に関連した問題を取り除くために、差動検出を可能にする構成には図4Aおよび図4Bの実施例に示すようなアプローチが適用でき、この図面で参照番号30〜35、100〜112は図2に示した要素と同一または類似の要素を示す。図4Bのトランジスタは参照番号101、103、105、107で示される。差動検出ではセンサからの出力はIt=I1-I2である。くし1およびくし2に関してトランジスタが同一タイプのものである特定の場合には、
a)I1=n×(I01+ΔI1)は一方のくしの中のトランジスタからの全出力電流であり、
b)I2=n×(I02-ΔI2)は他方のくしの中のトランジスタからの全出力電流であり、
これらの式で、
- nは、各くし上のトランジスタの数であって、図4Aではn=3であり、
- I01およびI02は、それぞれ、くし1またはくし2が静止位置にあるときのトランジスタのソースとドレイン間の電流であり、
- ΔI1およびΔI2は、マス30の変位に続く、それぞれ、くし1およびくし2のトランジスタのソースとドレイン間の電流の変化量である。
【００６３】
この構成では、結果はΔI1=ΔI2である。
【００６４】
図4Aおよび図4Bで、可動構造体の各側に配置された2つの検出セットE1およびE2は、それぞれ、電流I1およびI2を生成するために使用される。各検出セットはくしを備え、くしの各歯は検出手段を備える。同様に、可動構造体も2つのくしを備え、そのくしの歯は検出セットE1およびE2のくしの歯に向き合って配置される。2つのセットE1とE2との間の相違は、固定歯と可動歯とが反対の位置にあることであり、これにより、セットE1とセットE2のうちの一方のセット上ではOx軸に沿った可動構造体の変位がゲートと導電性要素との間のギャップを減少させ、他方のセット上ではギャップを同じ大きさだけ増加させる。
【００６５】
図4Aと図4Bとの間の相違は、可動構造体に対するE1およびE2の位置である。
【００６６】
図4Aでは、一方の固定されたセットの歯は、可動な歯の同じ側にあり、
- E1については、セット100、102、104が、Ox軸に沿って3個の(またはより一般的にはn個の)可動歯-固定歯の副セットをこの順に連続して形成し、
- E2については、セット108、110、112が、Ox軸に沿って連続した3つの(またはより一般的にはn個の)固定歯-可動歯の副セットをこの順に連続して形成している。
【００６７】
図4Bでは、1つの固定されたセットの歯が可動歯に対して交互になっており、
- E1については、セット100、103が2つの(またはより一般的にはn個の)可動歯-可動歯、次いで固定歯-可動歯の副セットをOx軸に沿ってこの順に形成し、
- E2については、また、セット105、107が2つの(またはより一般的にはn個の)可動歯-固定歯、次いで固定歯-可動歯の副セットをこの順にOx軸に沿って形成してもいる。
【００６８】
第1構成のトランジスタと第2構成のトランジスタとが同じ空隙(ゲート-チャネル距離)を備えた同一のものであるならば、
- I1=n×(I0+ΔI)
- I2=n×(I0-ΔI)
であり、したがって、出力電流はIt=2×n×ΔIとなり、ここで、ΔIは加速度の後に続くマスの変位によってトランジスタに誘起された電流の変化量である。
【００６９】
図5は差動検出を可能にする他の構成であり、トランジスタ114、122、126、118はそれぞれが信号、Id1=Id0+ΔIdを供給し、トランジスタ116、124、120、128はそれぞれが信号、Id2=Id0-ΔIdを供給する。これらの異なる信号の組み合わせが、2nId0に等しい信号をもたらし、ここで、nは同一の歯の上のトランジスタ対の数であって、例えば図5ではn=4である。
【００７０】
示した構成では、差動計測を行うためにトランジスタ対のヘッド/フット配置(head-foot arrangement)を使用したが、次に、代替として、単一の軸(図4Bおよび図5の可動マスの変位軸Ox)に沿って、次の順番に、第1ゲート、第1のドレイン-チャネル-ソースの組、第2のドレイン-チャネル-ソースの組、第2ゲート、または、第1のドレイン-チャネル-ソースの組、第1ゲート、第2ゲートおよび第2のドレイン-チャネル-ソースの組を有してもよい。
【００７１】
また、このアプローチは、マスの位置を制御するためにトランジスタ検出手段に加えた付加的手段(例えば静電的手段)によって、MEMS+電子システムの性能を特に直線性の観点から向上させるように閉ループで動作する構成を形成する手段も提供する。
【００７２】
図6の図はこの動作を可能にする実施例の構成を示し、(トランジスタ121、123、129、131によって)検出に専念するくし31、37の一部と、電極対119、127、125、133によって(反発作用のための静電力による)作動に専念するこれらの同じくしの一部とを有する。電圧ΔV1、ΔV2が、可撓性のビームを介して可動電極に電気的に接続されたパッド32、34と、固定されたくし31、37との間にそれぞれ設定される。
【００７３】
検出に専念する部分は、x方向に沿った差動検出を可能にするためにヘッド/フット配置のトランジスタ121、123、129、131を備える。トランジスタは、必要とされる動作に応じて、チャネルを形成するために使用されるゲートGとソース間の電圧Vgsと、ゲートとチャネル間の距離によって制御されるトランジスタ内の電流の循環に使用されるドレインとソース間の電圧Vdsとが与えられる。
【００７４】
作動部分は、加速度の影響の下でマスの変位に対抗する静電力を形成可能な電極対119、127、125、133または静電性のくしで構成される。例えば、加速度に続くx>0の方向への可動マスの変位は、検出トランジスタによって検出される電流Idsの変化を誘起する。電極対119、127のシステムへの電圧ΔV1の印加は変位の効果を打ち消し、可動マス30を当初の位置に戻す。同様に、静電くし125、133のシステムへの電圧ΔV2の印加は、x<0の方向において検出された変位の後で、可動マスをその当初の位置に戻す。
【００７５】
図7に示すように、いくつかのトランジスタT1、T2を機械的構造体の変位の2次元または3次元検出のために使用できる。この場合には、xに沿った可動マス30の変位は特にトランジスタT2での空隙の変化によって検出され、yに沿った可動マスの変位は特にトランジスタT1での空隙の変化によって検出され、zに沿った変位はトランジスタT1および/またはT2での表面内の変化によって検出される。
【００７６】
2次元的検出のための2つの付加的な異なるスキームの実施例を、図8A〜図8Bおよび図9を参照して示す。
【００７７】
いずれの場合にもシステムは4つの部分に分けられる。
【００７８】
第1の場合(図8A)は、図8Aに示した実施例ではxOy面内で正方形または長方形である可動マス30の周りに配置された8つの組またはステージ130、132、134、136、140、142、144、146を使用する。各ステージは、1組の互いにかみ合わされたくしで構成され、このくしの中でマス30に連結されていないフィンガはトランジスタのソース、ドレイン、チャネルを構成し、一方、マスに連結されたフィンガはトランジスタのゲートを構成する。ギャップe1がこれら2つのフィンガを隔て、一方、ギャップe2は互いにかみ合わされたくしを形成している2つの要素を隔てている。有利にはe2はe1よりも大きい。
【００７９】
ステージ132および136は互いに同一であり、これらステージ132および136は、マス30のOx軸に沿った変位がギャップe1の増加に続いてステージ130および134の電流を+ΔI変化させ、ギャップe1の減少に従ってステージ132および136の電流を-ΔI変化させるように、ステージ130、134のギャップe2に対して1つおきに交替するギャップe1を有する。
【００８０】
ステージ142および146と比較したステージ140および144についても、同じことが言える。
【００８１】
したがって、検出のために使用されるすべてのトランジスタは、同じタイプのものである。
【００８２】
図8Bに、図8Aのデバイスのフィンガ130'の構成をより正確に示す。この図8Bは、すべてゲートGに向き合っているドレインD、チャネルCおよびソースSの構成をよりはっきりと示している。他のフィンガも同一または類似の構成を有している。
【００８３】
第2の場合(図9)は様々な部分に様々なタイプのトランジスタを使用している。トランジスタのドレイン、ゲート、ソース要素の構成は図8Aを参照して説明した構成と同じであり、言い換えると、これらの要素も互いにかみ合わされたくしのフィンガ上に配置されている。また、好適には、各フィンガは図8Bを参照して説明した構成も備えている。
【００８４】
8つの組またはステージ131、133、135、137、141、143、145、147は、この実施例において、再び概ね正方形または長方形である可動マス30の周りに配置される。同様に、ステージ141-145-143-147はギャップの点では互いに同じであるが、トランジスタの性質において異なり、ステージ141および145上のものはN型であり、ステージ143および147上のものはP型である。
【００８５】
加速度γxが面内でOx軸に沿って生じると、図8中のマスの変位によって誘起された電流の変化量は、ステージ130および134についてはΔIである。この変化量はギャップの変化量に関連している。
【００８６】
この変化量はステージ132および136のそれぞれについては-ΔIである。
【００８７】
全体の電流の変化量は、差動動作によって、
(130の変化量)+(134の変化量)-(132の変化量)-(136の変化量)=4ΔI、
となる。
【００８８】
ステージ140、142、144、146に関する電流の変化量δIは、特に、くしが各トランジスタのゲート、ソースおよびドレインの大部分を覆っている場合は低い値のままであり、その理由は、これらのステージ上の静電容量の変化が表面に関しての変化によるものであるのに対して、ステージ130-132-134-136上の静電容量の変化は空隙の変化によるものだからである。
【００８９】
ステージ140および42については-δIの電流の変化量となり、ステージ144および146についてはδIの変化量となる。以下で定義され全体の変化量は、差動動作によって、
(140の変化量)+(144の変化量)-(142の変化量)-(146の変化量)=0、
となる。
【００９０】
このアーキテクチュアは対称的であるので、γyで示されるOyに沿った加速度についても同じ結果が得られる。
【００９１】
図9で説明した構造体の動作は図8A、図8Bの動作と同タイプのものであるが、同一の型のトランジスタを有するギャップの1つおきの配列ではなく、反対の型のトランジスタ(NおよびP)の1つおきの配列に基づいている。有利には、N型およびP型トランジスタは、所与のギャップの変化量e1に対して(N型とP型との間で)逆の電流の変化量ΔIを得るように決定される。
【００９２】
また、差動システムは、図10に示すように、地震マス30の4隅に対向して配置されたトランジスタT1〜T8を使用して作られてもよい。動作の論理は前述のものと全く同じである。マス30の変位によって誘起された異なるトランジスタの電流の変化量±ΔI、±δIを図10に示す。
【００９３】
使用されるトランジスタの数にかかわらず、本発明によるデバイスは、トランジスタからの出力電流データを処理しおよび/または格納するために、例えばマイクロプロセッサまたはマイクロコンピュータタイプの手段などに接続されてよい。例えば、処理手段は、全体の出力電流を増加させること、または、差動測定中に電流値間の差を取ることが要求された場合には、異なる出力電流値を加算できる。閉ループ動作中は、これらの手段は、可動マスの変位に対抗し補償手段に設定値を送るために、加えるべき反作用力を計算できる。
【００９４】
有利には、本発明のいずれか1つの実施形態によるデバイスは2つの動作モードを有する。
【００９５】
第1モードによると、機械的構造体は静止状態では動かない(第1状態)が、外部の影響による衝撃を受けると移動する(第2状態)。
【００９６】
第2モードによると、第1状態で機械的構造体は所定の変位(例えばその共振周波数に応じた構造体の振動)を受け、この所定の変位は外部の影響による衝撃で変更され、この衝撃は、特に構造体の共振周波数の変化を引き起こし、それゆえ、関連したトランジスタからの出力信号によって測定され得る第2状態を引き起こす。
【００９７】
本発明は、以下の理由から、薄いSOIウェーハで作られた加速度計のために特に有用である。
【００９８】
薄いSOI基板(特に数百nm、例えば100nmと500nmまたは900nmとの間の)の上への製造は、極めて微小な向かい合った複数の表面を必要とし(容量性のアプローチの場合)、これは、極めて微小な空隙(50nm〜100nm)の場合であっても、(検出されるべき1アトファラッド(aF)程度の変動を有するフェムトファラッド(fF)程度の)極めて低い静電容量に至らしめる。この状況は容量性検出を困難なものにし、その性能を制限する。
【００９９】
また、このタイプの製造は、SOIシリコンの厚さ全体(数百nm)を貫く注入を可能にし、この厚さは、数マイクロメートル〜数十分の一マイクロメートルの厚さを有する従来のMEMS構造体にとっては考えられない厚さである。この特別の特徴は、(チップに対して垂直な)縦形チャネルトランジスタを作成するために使用されてよい。したがって、このチャネルは、例えばSOIシリコンの中に形成され基板の面内で移動するN-MEMSタイプの機械的構造体の電界に平行にされうる。
【０１００】
以下に示す本発明によるデバイスおよびそれらの特定の製造方法の各実施例において、デバイスは、(中実な基板200および誘電体層201を有する)薄いSOI基板の上に形成され、
-第1デバイス(図11Aおよび図11B)においては、トランジスタのソースS、ドレインDおよびゲートGをパッド(ソースパッドPs、ドレインパッドPd、ゲートパッドPg)に接続するために使用されるトラックps、pd、pgが、SOIシリコンの表面層を使用して形成され、
-第2デバイス(図12Aおよび図12B)においては、各トランジスタのソースS、ドレインDおよびゲートGをパッド(ソースパッドPs、ドレインパッドPd、ゲートパッドPg)に接続するために使用されるトラックps、pd、pgが、例えば、タングステン、銅、アルミニウム、およびそれらの合金、またはアルミニウム-シリコンタイプの合金などの金属で形成される。
【０１０１】
図11Aおよび図11Bには、図1で説明したデバイスと類似の本発明によるデバイスを示し、これらの図の場合には、トランジスタのソース、ドレインおよびゲートとパッドとの間の接続トラックは、SOIシリコンを使用して形成される。
【０１０２】
図12Aおよび図12Bには、図1Aで説明したデバイスと類似の本発明によるデバイスを示し、この図の場合には、トランジスタのソース、ドレインおよびゲート間の接続トラックは金属レベルで形成される。有利には、検出電子回路が本発明によるデバイスから切り離して製造される場合にはシリコントラックが使用され、検出電子回路が本発明によるデバイスと同一の基板上に作られる場合には金属パッドが使用される。
【０１０３】
示した製造方法のそれぞれは、例えば500nm未満の厚さの表面シリコン20、20 ’(図13Aおよび図14A)を有する薄いSOI基板を使用し、その上で以下の工程が実施される。
【０１０４】
ステップ1-異なる領域におけるシリコンのドーピング。トランジスタ(チャネルC、ソースD、ゲートGなど)の機械的構造体(可動要素、可撓性の連結体など)、および酸化膜201、201’の下に位置する中実な半導体基板200、200’の可能ないくつかの部分のドーピング。
* 図13Bの場合には、ドーピングは、メタライズされる前に、パッドへの接続トラック(ソースパッドへのps、ドレインパッドへのpdおよびゲートパッドへのpg)の場所、ならびに、それらパッド(Ps、Pd、Pg)の場所で行われる。
* 図14D、14Eに示す場合には、パッドおよび接続トラックは、酸化膜202’、203’でシリコン20'から分離された金属トラックから構成される。
【０１０５】
これらのドーピングは、フォトリソグラフィおよび注入レベルを使用する。
【０１０６】
ステップ2-機械的要素の画定および必要であればトランジスタの絶縁。
* 図13Cに示す場合には、ソース、ドレインおよびゲート、ならびに接続トラックおよびパッドは、これらのパターン周辺部の周りのシリコン20をエッチングして電気的に絶縁される。
* 図14Cに示す場合には、(可動ゲートを含む)機械的要素だけがこの工程中に形成される。接続トラックおよびパッドは、酸化層202’、203 ’(図14D)の上に堆積された金属層それ自体の局所的エッチングによって分離される。
【０１０７】
この工程はフォトリソグラフィおよびシリコンの異方性エッチングを使用する。
【０１０８】
ステップ3-金属性の電気要素の製造(図13Dおよび図14D)。これは、最初に、酸化膜層202、203、202'、203'によって構造体を閉じ込めることによってなされる。また、この酸化膜は、前の工程中にエッチングされた領域を一時的に充填する。次の工程はこの酸化膜を(フォトリソグラフィと酸化膜のエッチングで)開いて、金属堆積と(可能であればハードマスクでの)フォトリソグラフィ工程およびこの金属のエッチングである。
* 図13Dに示す場合には、金属レベルを使用して接触領域(金属とソース、ドレイン、ゲートとの間の接続)、接続トラックおよびパッドを画定する。
* 図14Dに示す場合には、完全にパッドを金属化するためだけに金属レベルを使用する。
【０１０９】
ステップ4-可動性の機械的構造体を解除する。この工程はSOI基板の酸化膜201、201'の異方性エッチングを使用する(図13Eおよび図14E)。
【０１１０】
いずれの場合も、トランジスタは、SOIの厚さの全部または一部の中に形成される(チャネル、ソース、ドレイン、ゲートなどを画定する注入によって)。チャネルとゲートの間に含まれる分離部は、エッチングによって形成されたギャップを充填する媒体(例えば、真空、空気または他の気体または液体さえ)から構成される。固体ゲート酸化膜が、可能であればトランジスタの性能を向上させるために、(例えば、熱酸化または酸化膜の堆積によって)チャネル表面に付加されてよい。
【０１１１】
パッド(および可能ならば接続パッドおよび接点)の金属化は、機械的構造体の解除方法に耐性があり、解除のために蒸気化HFエッチングが使用されるなら例えばAlSiまたはAlCuが、耐性がある。
【０１１２】
ゲート酸化膜は上述の方法の工程2と工程3の間で製作されてよく、フローティングゲートGfは、図1Bを参照して説明したようなフローティングゲートを形成するために工程3の間に製作されてよい。
【０１１３】
本発明を用いて、デバイス(例えばトランジスタおよび可動マス)を(例えば、10nmまたは50nmと、数百nm、例えば500nmまたは900nmとの間の厚さを有する)基板または薄い層の中に製作し、同時に、トランジスタによって機械的構造体の移動を検出可能にすることによって、MEMSは数ナノメートル程度の寸法(NEMS)に微小化されうる。
【０１１４】
さらに、本発明は「IC内」での共通集積化を著しく容易にするが、その理由は、MEMS-NEMSを製造するために使用する薄い層をトランジスタおよび場合によっては集積回路(IC)を製造するために使用する層と同一にできるからである。
【０１１５】
また、本発明は、特に作業がSOI基板または「SON」タイプの方法でなされるならば、極めて良質な機械的層(例えば単結晶シリコン)の使用をも可能にする
【０１１６】
本発明の産業用途はMEMS-NEMS要素によって対応することができ、必ずしも極めて高い性能を持たない低コスト部品を必要としているセクタ、および、MEMSとICの共通集積化を絶対的に必要とする用途にとっては特に有利である。
【０１１７】
指摘するに値する他の分野は、センサ(加速度、ジャイロメータなど)、共振器(移動電話など)である。
【０１１８】
例えば、機械的構造体は、1つまたはいくつかのトランジスタを一体にした少なくとも1つの固定要素と少なくとも1つの可動要素とを備えた加速度計である。それぞれのトランジスタについて、ゲートまたは導電性要素は可動要素に機械的に連結され、同時に、導電性要素またはゲートは機械的構造体の固定要素に接続されている。
【０１１９】
本発明によるデバイスは、SETを使用したデバイスとは全く異なる動作をする。SETはクーロンブロッキング(Coulomb Blocking)とトンネル効果に基づいて動作し、ソースおよびドレイン領域からトンネル接合によって分離された導電性アイランド(クーロンブロッキングによる電子蓄積、金属または高分子導電性材料)の存在を必要とする。したがって、ソースとドレイン間に配置された導電性経路は、FETトランジスタに見られるような連続的な半導体素子の代わりに、導電性アイランドと2つのトンネル接合とから構成される。電流は、FET内のキャリア(電子またはホール)の連続的流れの代わりに、トンネル効果による1つまたはいくつかの電子の変位(電流の離散化)によって得られる。
【０１２０】
SETをこれらの構造体の中で使用するという選択は、電子伝導によって電子を利用可能にする現象を定量化できるようにするために、極めて微小な寸法(量子ドットの程度の大きさの数nm、共振NEMSとアイランドとの距離は数十nm)の使用を必要とする。同様に、これらの構造体が作成される材料の厚さも薄く、例えば慣性MEMSの製造とはあまり両立し得ない。
【符号の説明】
【０１２１】
2    FETタイプのトランジスタ構造体
8    ソース
10    ドレイン
12    チャネル、カナル、導電チャネル、導電性要素
12’    固体ゲート酸化膜
12’’ ’’  他の材料
14    ゲート、機械的構造体
15    手段、弾性連結
20    薄いシリコン層
20'    薄いシリコン層
30    可動マス、機械的構造体
31    固定されたくし
32    パッドまたは固定された参照点
33    アームまたはビーム
34    パッドまたは固定された参照点
35    アームまたはビーム
37    固定されたくし
40    連結手段
41    固定パッド
42    機械的構造体
100    トランジスタ
101    トランジスタ
102    トランジスタ
103    トランジスタ
104    トランジスタ
105    トランジスタ
106    構造体
107    トランジスタ
108    トランジスタ
110    トランジスタ
112    トランジスタ
114    トランジスタ
116    トランジスタ
117    ソース-チャネル-ドレイン組立体
118    トランジスタ
119    電極対
120    トランジスタ
121    トランジスタ
122    トランジスタ
123    トランジスタ
124    トランジスタ
125    電極対、静電くし
126    トランジスタ
127    電極対
128    トランジスタ
129    トランジスタ
130    ステージ
130'    フィンガ
131    トランジスタ、ステージ
132    ステージ
133    電極対、静電くし、ステージ
134    ステージ
135    ステージ
136    ステージ
137    ステージ
140    ステージ
141    ステージ
142    ステージ
143    ステージ
144    ステージ
145    ステージ
146    ステージ
147    ステージ
200  半導体基板
200’    半導体基板
201    誘電体層、酸化膜
201’    誘電体層、酸化膜
202    誘電体層、酸化膜
202’    酸化膜
203    酸化膜
203’    酸化膜
C    チャネル
Cgc    ゲートとチャネル間の静電容量
D    ドレイン
ΔI    加速度の後のマスの変位によってトランジスタに誘起される電流の変化量
ΔI1    マスの変位に続く、くし1のトランジスタのソースとドレイン間の電流の変化量
ΔI2    マスの変位に続く、くし2のトランジスタのソースとドレイン間の電流の変化量
ΔId0    マスの変位によるトランジスタからの出力電流の変化量
ΔV1    電圧
ΔV2    電圧
E1    検出セット
E2    検出セット
G    ゲート
Gf    フローティングゲート
Ids    トランジスタの出力電流
I1    くし1の全出力電流
I2    くし2の全出力電流
I01    くし1が静止位置にあるときのトランジスタのソースとドレイン間の電流
I02    くし2が静止位置にあるときのトランジスタのソースとドレイン間の電流
Idk    電流
Id'k    電流
It    全出力電流
Id0    マスが変位する前のトランジスタからの出力電流
l    チャネルの長さ
Ps    ソースパッド
Pd    ドレインパッド
Pg    ゲートパッド
ps    トラック
pd    トラック
pg    トラック
S    ソース
T1    トランジスタ
T2    トランジスタ
T3    トランジスタ
T4    トランジスタ
T5    トランジスタ
T6    トランジスタ
T7    トランジスタ
T8    トランジスタ
Vgs    ゲートとソース間の電圧
Vds    ソースとドレイン間の電圧
w    チャネルの幅
γx    Ox方向に沿った加速度
γy    0y方向に沿った加速度
δI    ステージ140、142、144、146に関する電流の変化量
【図１Ａ】
2009537806.tif 000003
【図１Ｂ】
2009537806.tif 000004
【図２】
2009537806.tif 000005
【図３】
2009537806.tif 000006
【図４Ａ】
2009537806.tif 000007
【図４Ｂ】
2009537806.tif 000008
【図５】
2009537806.tif 000009
【図６】
2009537806.tif 000010
【図７】
2009537806.tif 000011
【図８Ａ】
2009537806.tif 000012
【図８Ｂ】
2009537806.tif 000013
【図９】
2009537806.tif 000014
【図１０】
2009537806.tif 000015
【図１１Ａ】
2009537806.tif 000016
【図１１Ｂ】
2009537806.tif 000017
【図１２Ａ】
2009537806.tif 000018
【図１２Ｂ】
2009537806.tif 000019
【図１３Ａ】
2009537806.tif 000020
【図１３Ｂ】
2009537806.tif 000021
【図１３Ｃ】
2009537806.tif 000022
【図１３Ｄ】
2009537806.tif 000023
【図１３Ｅ】
2009537806.tif 000024
【図１４Ａ】
2009537806.tif 000025
【図１４Ｂ】
2009537806.tif 000026
【図１４Ｃ】
2009537806.tif 000027
【図１４Ｄ】
2009537806.tif 000028
【図１４Ｅ】
2009537806.tif 000029
【手続補正書】
【提出日】平成20年3月18日(2008.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板からなる検出デバイスであって、該デバイスは、第一にゲート(14、G)から形成され、第二に、垂直チャネル（12、C）を形成する半導体によって互いに接続されたソース(8、S)およびドレイン(10、D)を備えた導電性要素から形成された、少なくとも1つのトランジスタ(2、100、102、104、108、110、112、116、101、103、105、107、114、116、118、120、122、124、126、128)を具備する検出デバイスであって、前記導電性要素に対面する面とゲートとでいわゆるデバイスの主面と呼ばれる平面に概ね垂直で、かつ、ドレイン(10、D)、前記ソース(8、S)、チャネルおよび前記ゲート(14、G)を貫通する平面を規定し、該主面は前記基板に概ね平行であり、前記ソースと前記ドレインとの間の前記チャネル内の電流伝播方向が前記主たる平面の中に含まれ、前記ゲートと前記導電性要素とは互いに対して移動可能であり、一方は固定されかつ他方は前記主たる平面内で自由に移動する機械的構造体(30)に連結された検出デバイス。
【請求項２】
前記チャネル(12、C)の上にフローティングゲート(Gf)も備えた請求項1に記載のデバイス。
【請求項３】
前記機械的構造体(30)は、前記トランジスタのゲート(14、G)を備えるか、または、該ゲートに固定されて接続されている請求項1から2のいずれか一項に記載のデバイス。
【請求項４】
前記トランジスタは固定され、前記機械的構造体(30)は移動可能である請求項1から3のいずれか一項に記載のデバイス。
【請求項５】
前記トランジスタは移動可能であり、前記機械的構造体(30)は固定されている請求項1から3のいずれか一項に記載のデバイス。
【請求項６】
前記機械的構造体(30)および前記トランジスタは共振構造を形成した請求項1から5のいずれか一項に記載のデバイス。
【請求項７】
前記トランジスタは低反転または高反転状態で動作する請求項1から6のいずれか一項に記載のデバイス。
【請求項８】
いくつかのトランジスタを備えた請求項1から7のいずれか一項に記載のデバイス。
【請求項９】
前記トランジスタは差動構成を形成している請求項8に記載のデバイス。
【請求項１０】
前記トランジスタは閉ループで動作する構成を形成している請求項8から9のいずれか一項に記載のデバイス。
【請求項１１】
2次元または3次元の変位を検出するように構成された、いくつかのトランジスタ(T1〜T8)を備えた請求項8から10のいずれか一項に記載のデバイス。
【請求項１２】
前記トランジスタは同一で、1つおきに交替するギャップを有し、可動マス(30)の周りに配置された請求項11に記載のデバイス。
【請求項１３】
前記トランジスタは、前記可動マス(30)の周りにN型が、次いでP型が交互に配置されている請求項11に記載のデバイス。
【請求項１４】
前記各トランジスタのゲート(14、G)は前記可動な機械的構造体(30)に固定され、前記ゲートの組が前記可動な機械的構造体(30)の少なくとも1つの側にくしの形状に配置された請求項8から13のいずれか一項に記載のデバイス。
【請求項１５】
前記各トランジスタのチャネルとドレインとソースとはゲート(G)に向かい合って配置され、前記チャネルとドレインとソースとの組が少なくとも1つのくし(31、37)を形成している請求項14に記載のデバイス。
【請求項１６】
前記(1つまたは複数の)トランジスタから生じる信号を検出する手段も備えた請求項1から15のいずれか一項に記載のデバイス。
【請求項１７】
前記信号を検出する手段は前記検出デバイスと同一の基板上に形成されており、前記トランジスタのソースとドレインとゲートとの間の接続トラックが金属で形成されている請求項16に記載のデバイス。
【請求項１８】
前記信号を検出する手段は前記検出デバイスと同一の基板上には形成されてなく、前記トランジスタのソースとドレインとゲートとの間の前記接続トラックはシリコンで形成されている請求項16に記載のデバイス。
【請求項１９】
前記トランジスタの機械的構造体(30)と前記ドレイン(10、D)と前記ソース(8、S)と前記チャネル(12、C)と前記ゲート(14、G)とは、前記デバイスの前記主たる平面を含む同一の平面または同一の層の中に形成される、請求項1から18のいずれか一項に記載の検出デバイスを製造する方法。
【請求項２０】
前記平面または前記層は、SOI基板の表面層(20、20’)によって画定される請求項19に記載の方法。
【国際調査報告】
2009537806.tif 000030
2009537806.tif 000031
2009537806.tif 000032
2009537806.tif 000033
2009537806.tif 000034
2009537806.tif 000035