(57)【要約】  電荷結合素子は、互いに隣接しない複数の第１ゲート電極ペアと、第１ゲート電極ペア間のスペースに１つ置きに配置された複数の第２ゲート電極ペアと、第１ゲート電極ペア間のスペースのうち、第２ゲート電極ペアに占有されていないスペースに配置された複数の第３ゲート電極ペアと、を含み、フル解像度モードでは、第１ゲート電極ペアは第２及び第３ゲート電極ペアに対して略１８０度位相がずれてクロックされるとともに、第２及び第３ゲート電極ペアは略等しくクロックされ、ハーフ解像度倍速モードでは、第２及び第３ゲート電極ペアは互いに略１８０度位相がずれて、略５０％のデューティサイクルでクロックされるとともに、第１ゲート電極ペアは２５％以下のデューティサイクルで、第２ゲート電極ペアに対して９０度位相がずれてクロックされる。
2009538041.tif 000002
【特許請求の範囲】
【請求項１】
電荷結合素子であって、
（ａ）互いに隣接しない複数の第１ゲート電極ペアと、
（ｂ）前記第１ゲート電極ペア間のスペースに１つおきに配置された複数の第２ゲート電極ペアと、
（ｃ）前記第１ゲート電極ペア間のスペースのうち、前記第２ゲート電極ペアに占有されていないスペースに配置された複数の第３ゲート電極ペアと、を含む電荷結合素子であって、
フル解像度モードでは、前記第１ゲート電極ペアは前記第２及び第３ゲート電極ペアに対して略１８０度位相がずれてクロックされるとともに、前記第２及び第３ゲート電極ペアは略等しくクロックされ、
ハーフ解像度倍速モードでは、前記第２及び第３ゲート電極ペアは互いに略１８０度位相がずれて、略５０％のデューティサイクルでクロックされるとともに、前記第１ゲート電極ペアは２５％以下のデューティサイクルで前記第２ゲート電極ペアに対して９０度位相がずれてクロックされる、電荷結合素子。
【請求項２】
請求項１に記載の電荷結合素子において、前記複数のゲート電極ペアのうち１つ以上が、各ゲート電極下部の一部にチャネル電位調整インプラントを有する単一ゲート電極である、電荷結合素子。
【請求項３】
電荷結合素子をクロックする方法であって、
（ａ）互いに隣接しない複数の第１ゲート電極ペアを設けるステップ、
（ｂ）前記第１ゲート電極ペア間のスペースに１つおきに配置された複数の第２ゲート電極ペアを設けるステップ、
（ｃ）前記第１ゲート電極ペア間のスペースのうち、前記第２ゲート電極ペアに占有されていないスペースに配置された複数の第３ゲート電極ペアを設けるステップ、
（ｄ）フル解像度モードにおいて、前記第１ゲート電極ペアを前記第２及び第３ゲート電極ペアに対して略１８０度位相をずらしてクロックするとともに、前記第２及び第３ゲート電極ペアを略等しくクロックするステップ、および
（ｅ）ハーフ解像度倍速モードにおいて、前記第２及び第３ゲート電極ペアを互いに略１８０度位相をずらし、略５０％のデューティサイクルでクロックするとともに、前記第１ゲート電極ペアを２５％以下のデューティサイクルで、前記第２ゲート電極ペアに対して９０度位相をずらしてクロックするステップ、
を含む方法。
【請求項４】
請求項３に記載の方法であって、さらに、前記複数のゲート電極ペアのうち１つ以上を、各ゲート電極下部の一部にチャネル電位調整インプラントを有する単一ゲート電極として設ける、方法。
【請求項５】
カメラであって、
（ａ）互いに隣接しない複数の第１ゲート電極ペアと、
（ｂ）前記第１ゲート電極ペア間のスペースに１つおきに配置された複数の第２ゲート電極ペアと、
（ｃ）前記第１ゲート電極ペア間のスペースのうち、前記第２ゲート電極ペアに占有されていないスペースに配置された複数の第３ゲート電極ペアと、
を含む、電荷結合素子を含み、
フル解像度モードでは、前記第１ゲート電極ペアが前記第２及び第３ゲート電極ペアに対して略１８０度位相がずれてクロックされるとともに、前記第２及び第３ゲートペアは略等しくクロックされ、
ハーフ解像度倍速モードでは、前記第２及び第３ゲート電極ペアは互いに略１８０度位相がずれて略５０％のデューティサイクルでクロックされるとともに、前記第１ゲート電極ペアは２５％以下のデューティサイクルで前記第２ゲート電極ペアに対して９０度位相がずれてクロックされる、カメラ。
【請求項６】
請求項５に記載のカメラにおいて、前記複数のゲート電極ペアのうち１つ以上が、各ゲート電極下部の一部にチャネル電位調整インプラントを有する単一ゲート電極である、カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に電荷結合素子の分野に関し、特に、ハーフ解像度モードで動作するＣＣＤにおける電荷転送電界の改善に関する。
【背景技術】
【０００２】
図１は２つのモードで動作可能な従来技術の電荷結合素子（ＣＣＤ）を示す。第１モードはフル解像度イメージ読み出しモードであり、第２モードはハーフ解像度倍速読み出しモードである。倍速読み出しモードでは、二つの隣接電荷パケットが合成されて（summed）フル解像度モードの２倍の速さで転送される。これらの二つのモードにより、二次元ピクセルアレイをフル解像度スチル写真撮像モードと低減解像度ビデオ撮像モードで読み出すことができる。この従来技術の例として米国特許６，４５２，６３４号及び６，４６２，７７９号があげられる。
【０００３】
図１に、ゲートペアが１つおきにタイミング信号Ｈ１に接続された、擬似二相ＣＣＤを示す。Ｈ１間のゲートペアは、タイミング信号Ｈ２とＨ３とで交互に入れ替わる。図２は、図１のフル解像度読み出し用のタイミング信号を示す。フル解像度モードでは、Ｈ２及びＨ３は互いに同相で、Ｈ１とは逆位相でクロックされる。このタイミングにより、ＣＣＤの電荷パケットがクロックサイクルごとに２ゲートペアずつ進む。
【０００４】
図３はハーフ解像度倍速読み出しモードの電荷転送を示し、図４は図３のタイミング信号を示す。Ｈ１は直流定電圧で保持される。Ｈ２とＨ３とは逆位相でクロックされる。クロック信号Ｈ２及びＨ３の振幅は図２に示すフル解像度モードの振幅の２倍である。この倍速タイミングでは、電荷パケットが１クロックサイクルで４ゲートペアずつ進む。これはフル解像度モードの２倍の速さである。また、倍速タイミングモードでは、２つの隣接電荷パケットを合成することで、解像度を二分の一に低減する。
【０００５】
図３の電荷転送の欠点は、電圧電位ステップが小さく、電荷が移動する距離が長いことである。そのため、隣接するゲートペア間の電圧を上げてＣＣＤにおける電界強度を高めることが好ましい。このように、電界が高まることで電荷転送効率が向上する。
【０００６】
【特許文献１】米国特許第６４５２６３４号明細書
【特許文献２】米国特許第６４６２７７９号明細書
【特許文献３】欧州特許第０４９５５２３号明細書
【特許文献４】欧州特許第０５１３６６６号明細書
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明は、上記課題を１つ以上克服するための発明である。簡単に言うと、本発明の一態様は、電荷結合素子における方法であって、該電荷結合素子は、互いに隣接しない複数の第１ゲート電極ペアと、第１ゲート電極ペア間のスペースに１つおきに配置された複数の第２ゲート電極ペアと、第１ゲート電極ペア間のスペースのうち、第２ゲート電極ペアに占有されていないスペースに配置された複数の第３ゲート電極ペアと、を含み、フル解像度モードでは、第１ゲート電極ペアは、第２及び第３ゲート電極ペアに対して略１８０度位相がずれてクロックされるとともに、第２及び第３ゲート電極ペアは略等しくクロックされ、ハーフ解像度倍速モードでは、第２及び第３ゲート電極ペアは、互いに略１８０度位相がずれ、略５０％のデューティサイクルでクロックされるとともに、第１ゲート電極ペアは、２５％以下のデューティサイクルで、第２ゲート電極ペアに対して９０度位相がずれてクロックされる。
【０００８】
本発明の上記及び他の目的は以下の記載及び図面と併せることでより明確になるだろう。下記の記載及び図面においては、可能であれば、各図に共通している同一の要素は同一の参照番号で示される。
【０００９】
本発明は、隣接するゲートペア間の電圧を上げ、ＣＣＤにおける電界強度を高めるという効果を奏する。このように、電界が高まることで電荷転送効率が向上する。
【発明を実施するための最良の形態】
【００１０】
図５は、ハーフ解像度倍速モードにおいて電荷転送効率が向上したイメージセンサＣＣＤ１０を示す。イメージセンサＣＣＤ１０は、３つのゲートペアＨ１、Ｈ２及びＨ３で構成される。ゲートペアは１つおきにタイミング信号Ｈ１に接続する。Ｈ１間のゲートペアは、タイミング信号Ｈ２とＨ３とで交互に入れ替わる。図５のタイミング信号を図６に示す。ハーフ解像度倍速モードでは、ＣＣＤタイミング信号Ｈ２及びＨ３は、互いに１８０度または略１８０度位相がずれて、タイミング信号Ｈ１の２倍の振幅でクロックされる。タイミング信号Ｈ２及びＨ３のデューティサイクルは５０％である。従来技術と異なり、タイミング信号Ｈ１は、５０％未満のデューティサイクルで、タイミング信号Ｈ２に対して９０度位相がずれてクロックされる。これにより、図５の時間ステップＴ２の状態になる。ここで、ゲートペアＨ１とＨ２とのチャネル電位／電圧差は、従来技術の２倍の大きさである。これにより、ＣＣＤ内の電界強度が２倍になり、電荷転送効率が向上する。また、電荷を１クロックサイクルで４ゲートペア転送させ、２つの隣接する電荷パケットを合成する。これにより、より高速フレームレートの低減解像度イメージセンサを実現できる。
【００１１】
図７はＣＣＤがフル解像度読み出しモードでクロックされた場合の電荷転送を示す。図７のタイミング図を図８に示す。ここでは、通常の二相クロッキングがゲートペアに適用される。Ｈ２とＨ３は互いに同相で、ハーフ解像度倍速モードの半分の振幅でクロックされる。タイミング信号Ｈ１は、Ｈ２及びＨ３に対して１８０度または略１８０度位相がずれてクロックされる。タイミング信号の振幅は、ハーフ解像度倍速モードと同じでもよいし、または、二分の一の振幅に設定されてもよい（図８に示す）。通常、フル解像度モードにおけるクロック電圧の振幅は、電力を節約するため、二分の一に設定される。
【００１２】
以上、本発明を、互いに隣接するゲートペアが接続された擬似二相ＣＣＤに照らして説明した。本発明は、図９に示すような真の二相設計のＣＣＤでも同様に効果を発揮する。この場合、追加的なチャネル電位調整インプラント３０により各ゲート下部にチャネル電位のステップが生成される。なお、ゲートＨ１、Ｈ２及びＨ３に印加されるタイミング信号は図６と同じである。
【００１３】
図１０は、ＣＣＤイメージセンサ１０を内蔵するデジタルカメラ２０を示し、一般消費者が慣れている代表的な商業実施形態を示す。
【図面の簡単な説明】
【００１４】
【図１】従来技術のフル解像度ＣＣＤの電荷転送を示す。
【図２】図１の従来技術のタイミング図である。
【図３】従来技術のハーフ解像度倍速ＣＣＤの電荷転送を示す。
【図４】図３の従来技術のタイミング図である。
【図５】電荷転送効率を向上させるために電界を高めたハーフ解像度倍速ＣＣＤにおける電荷転送である。
【図６】図５のタイミング図である。
【図７】フル解像度モードの電荷転送である。
【図８】図７のタイミング図である。
【図９】真の二相ＣＣＤで実現された本発明である。
【図１０】イメージセンサを使ったデジタルカメラであって、イメージセンサは電荷転送効率を向上させるため、電界を高めたハーフ解像度倍速ＣＣＤを使用する。
【符号の説明】
【００１５】
１０  イメージセンサＣＣＤ、２０  デジタルカメラ、３０  追加的なチャネル電位調整インプラント。
【図１】
2009538041.tif 000003
【図２】
2009538041.tif 000004
【図３】
2009538041.tif 000005
【図４】
2009538041.tif 000006
【図５】
2009538041.tif 000007
【図６】
2009538041.tif 000008
【図７】
2009538041.tif 000009
【図８】
2009538041.tif 000010
【図９】
2009538041.tif 000011
【図１０】
2009538041.tif 000012
【国際調査報告】
2009538041.tif 000013
2009538041.tif 000014