(57)【要約】  第一の銅立方形（１１０）の上に組み立てられる半導体チップ（１０１）を備える半導体デバイスであり、その立方形は、高さ（１１１）の側面を有する。さらにデバイスは、ワイヤボンドの取り付けに適切な複数の第二の銅立方形（１２０）を有し、第二の立方形は、第一の立方形の高さに実質的に等しい高さ（１２１）の側面を有する。全ての立方形の裏面は、平面（１３０）上に整列されている。カプセル化化合物（１４０）が、チップ、ワイヤボンドおよび全ての立方形の側面に接着してそれらを埋め込んでおり、その化合物は、立方形の裏面の平面と整列する第一の表面（１４０ｂ）および、埋め込まれたワイヤの上の第二の表面（１４０ａ）を形成する。積み重ねることを意図しているデバイスにつき、第一の表面から第二の表面までカプセル化化合物を貫く複数のビア（１６０）を、さらにデバイスが備えており、そのビアは銅で充填されていて、ビアの位置は、積層されるデバイスの間で整合されている。
2009514237.tif 000002
【特許請求の範囲】
【請求項１】
長さおよび幅並びに、複数のボンドパッドを有する半導体チップと、
銅を含有する第一の金属製立方形であって、チップの長さおよび幅にほぼ等しい長さおよび幅の第一および第二の表面を有し、さらにある高さの側面を有する立方形と、
銅を含有する複数の第二の金属製立方形であって、ワイヤボンドの取り付けに適切な長さおよび幅の第一および第二の表面を有し、さらに第一の立方形の高さに実質的に等しい高さの側面を有する第二の立方形と、
全ての立方形の第一の表面上の銀の層と
を備え、
チップは、第一の立方形の第一の表面上の銀層に取り付けられており、チップボンドパッドは、第二の立方形の第一の表面上の銀層にワイヤボンディングされており、
第一および第二の立方形の第二の表面は、平面上に整列されており、かつカプセル化化合物が、チップ、ワイヤボンドおよび全ての立方形の側面に接着してそれらを埋め込み、その化合物は、埋め込まれたワイヤの上の第一の表面および第二の立方形表面の平面と整列する第二の表面を形成している
半導体デバイス。
【請求項２】
第一の化合物表面から第二の化合物表面までカプセル化化合物を貫通する複数のビアをさらに備え、それらのビアは銅を備える金属で充填されており、デバイスを積み重ねるためにビアの位置が選択されている請求項１に記載のデバイス。
【請求項３】
第二の立方形表面が、外部部品に金属リフローで取り付けるのに適切な冶金学的な構成を有する請求項１に記載のデバイス。
【請求項４】
第一および第二の化合物表面で、ビアが金属リフローでの取り付けに適切な冶金学上の構成を有する請求項２に記載のデバイス。
【請求項５】
冶金学的な構成がニッケル、パラジウムおよび金を含む層の積層を備え、金層が最外層である請求項３および４に記載のデバイス。
【請求項６】
請求項５に記載の第一のデバイスであって、デバイスの積層のために選択される場所に金属で充填された複数のビアを有する第一のデバイスと、
ほとんど同じ大きさの複数のリフロー素子と、
第一のデバイスの第一のカプセル化化合物の表面で各ビア金属に取り付けられる一つのリフロー素子と、
第一のデバイスのビアと同じ場所に金属で充填された複数のビアを有する第二のデバイスと
を備え、
第二のデバイスが第一のデバイスと整列されて、第二のデバイスのビアが第一のカプセル化化合物表面で第一のデバイスのビアと一致して整列され、
整列された第二のデバイスのビアはまた、第一のデバイスのビアに取り付けられるリフロー素子に取り付けられている
積み重ね半導体デバイス。
【請求項７】
第一の厚みを有する銅のコアシート、その頂面上を被覆するアルミニウム層および底面上を被覆するアルミニウム層を有する化合物シートを提供し、
その化合物シートから、作製されるデバイスのｘ−ｙ面積を有する部分を切り取り、
頂面アルミニウム層のこれらの場所をフォトレジストで保護し、それらは、金属で充填されるビアとなるように定められ、
保護されていない層の部分の頂面アルミニウムをエッチングしてコアシートの銅を露出させ、
露出された銅を、前もって定められた第二の厚さに到達するまでエッチングし、
選択的に銀をメッキして、チップの取り付けおよびワイヤボンドを意図した領域を定め、
銀で頂上を覆われた金属立方形を作るように、底面アルミニウム層に到達するまで、銀の領域で保護されていない銅をエッチングし、その立方形が第二の厚みの高さの側面を有するものとし、
複数のボンドパッドを有する半導体チップを提供し、
そのチップを銀でメッキされた立方形に取り付け、
ボンディングワイヤを用いてチップボンドパッドを銀でメッキされたボンド立方形にそれぞれ接続し、
チップ、ワイヤボンドおよび全ての立方形の側面を、アルミニウムで頂上が覆われた金属ビアを含む第一の厚みの高さまで接着カプセル化化合物に埋め込み、それによってデバイスの頂面を作り出し、
エッチングによって底面アルミニウム層を取り除き、それによってデバイスの底面を作り出す
ステップを備える半導体デバイスを作製する方法。
【請求項８】
立方形の側面をカプセル化化合物に埋め込むステップの前に、カプセル化化合物への接着を向上させるために銅立方形の側面を活性化するステップをさらに備え、その活性化には、塩酸ナトリウムへの露呈による銅の酸化の制御が含まれている請求項７に記載の方法。
【請求項９】
カプセル化化合物は、エポキシを含む熱硬化性モールディング化合物からなる請求項７に記載の方法。
【請求項１０】
埋め込むステップと同時に、埋め込まれる個々のデバイスを機械的に支持して相互に接続する一つ以上のプラスチックタブをモールドするステップをさらに備える請求項９に記載の方法。
【請求項１１】
露呈される全ての金属表面上に半田付けの可能な金属層を蒸着するステップをさらに備える請求項７に記載の方法。
【請求項１２】
半田付け可能な金属層が、ニッケル層、パラジウム層および金層の積み重ねを備え、金層が最外層である請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは半導体デバイスの分野に関し、より詳しくは、薄型のチップサイズ積層パッケージおよびそれを作製する方法に関する。
【背景技術】
【０００２】
（背景）
携帯電話およびその他の携帯型、手持ち型およびウェアラブルな製品のような消費者製品についての市場の強い傾向として、回路基板に装着されるとき、広さや高さをほとんど要しないビルディングブロックのような半導体デバイスが要求されている。スリムで小型の半導体デバイスのためのアプローチとして最も成功しているものの一つは、いわゆる「チップサイズパッケージ」の開発である。これらのパッケージの側面の輪郭は、チップ領域に対して２０％未満の厚みを加えるものに過ぎないが、しかしまだそれらの厚みが望みどおりのものになった訳ではない。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
半導体チップを組み立て、包み込むのに広く行われている方法は、「キャビティダウン」のパッケージを提供し、チップをキャビティ内で組み立てることから始まる。その組み立てプロセスには、チップを接着剤で取り付ける工程と、それに続いて、チップのコンタクトパッドをパッケージ端子と接続するワイヤボンディングの工程が含まれる。しかしながら、ワイヤボールのボンディング工程においては、ワイヤに、機械的に弱い、熱の影響を受けた区域があって、ボールの上にワイヤが垂直に位置し、ワイヤボンディングの高さのあるループが確実に必要となってしまう。キャビティダウンのパッケージ自体は、半田ボールが外部部品に接続できるように、導電線の組み込み層がいくつかあることがしばしば特徴となっている。ワイヤがループするのに高さが必要で、多層パッケージが設計されているために、側面の薄いデバイスを達成することが妨げられ、加えて作製費用を容易に下げることもできない。
【０００４】
さらに携帯製品には、熱的な特性が改善され、しばしば電気的なパフォーマンスが向上していて、特に高速の、半導体デバイスが必要である。現存するキャビティダウンのパッケージにおいては、熱伝導金属片を半導体チップと接触させることが困難である。また、ワイヤボンディングや多層パッケージの作製という技術的な束縛があって、短く高速であるかシールドされているラインを多層パッケージにおいてレイアウトすることは困難である。
【０００５】
縮小化に向けての傾向のために、無鉛であるパッケージが必要とされ、加えて、異なるまたは相補的な特性を備えるチップ同士が近接することが望まれるときに、前述の技術課題はより厳しいものとなる。
【課題を解決するための手段】
【０００６】
（概要）
出願人は、とりわけクワッドフラットパックの無鉛（ＱＦＮ）製品について、低コストパッケージを設計し、作製する新しいコンセプトが必要であることを認識している。多数行のデバイスコンタクトや積層パッケージへの応用が満たされるように、強固で柔軟性のある方法を有することは技術的に有利である。本発明によって、キャビティを必要とせずに半導体チップを組み立てることが可能となり、更には、相互接続線を短くすることができ、チップ表面を一つ開けて直接熱を拡散する付着物のために役立て、デバイスが薄く構成され、かつパッケージ部品並びに全組み立てプロセスの費用が低減される。
【０００７】
発明の一実施例は、半導体デバイスであって、第一の銅立方形の上に組み立てられた半導体チップを備え、その立方形は高さだけの側面を有する。そのデバイスは、さらにはワイヤボンドを取り付けるのに適した複数の第二の銅立方形を有し、その第二の立方形は第一の立方形の高さに実質的に等しい高さだけの側面を有する。全ての立方形の裏面は平面上に整列されている。カプセル化の化合物が、チップ、ワイヤボンドおよび全ての立方形の側面に接着してそれらを埋め込み、その化合物によって、立方形の裏面の平面と配列される第一の表面および埋め込まれたワイヤ上の第二の表面が形成される。
【０００８】
積層することを意図したデバイスについては、デバイスはさらに、第一の化合物表面から第二の化合物表面へとカプセル化化合物を通る複数のビアを備え、そのビアは銅で充填され、かつビアの位置は積層されるデバイスの間で整合している。
【０００９】
発明の別の実施例は、積層された半導体デバイスであり、それは整合するビアを有する前述のような二つ以上のデバイスからなる。ほぼ大きさが等しい半田素子が、第一のデバイスのビア金属の各々を第二のデバイスの整合するビア金属と接続している。
【００１０】
発明の別の実施例は、半導体デバイスを作製する方法である。まず、第一の厚さを有し、上面にアルミニウムの層および底面にアルミニウムの層を備える銅シートが提供される。上面のアルミニウム層の位置は、フォトレジストで保護されており、それらは完成されたデバイスの金属で充填されたビアになることが決められている。そして、アルミニウム層への保護となっていないところが取り除かれ、露出された銅層もまた、前もって決められていた第二の厚みへとエッチングされる。
【００１１】
次に、チップの取り付けとワイヤボンドを意図した領域を定めるように銀が選択的にメッキされる。銀領域によって保護されない銅は、底面のアルミニウム層に到達するまでエッチングされる。そうして銀によって頂上を覆われた金属立方形が作られ、それら立方形は、第二の厚み分の高さの側面を有する。
【００１２】
半導体チップが提供され、それは複数のボンドパッドを有する。チップは銀メッキされた立方形の各々に取り付けられ、そして、チップボンドパッドが、ボンディングワイヤを用いて銀メッキされたボンド立方形の各々に接続される。チップ、ワイヤボンドおよび全ての立方形の側面は、アルミニウムで頂上が覆われた金属ビアでマークされた第一の厚みの高さまで接着剤のカプセル化化合物に埋め込まれ、そうしてデバイスの表面が作られる。最後に、エッチングによって底面のアルミニウム層が取り除かれ、それによってデバイスの底面が作られる。
【００１３】
本発明により作られたデバイスの銅チップパッドは、熱デバイスのパフォーマンスが優れるようにヒートシンクに半田付けできる。ワイヤ接続は最小限に保つことができ、電気抵抗およびインダクタンスを小さな値に抑え、パフォーマンスを高速にする。多数行の設計についてでさえも、シリコンチップの厚さよりもあまり厚くならないようにデバイスを作ることができる。
【００１４】
本発明によるデバイスには、多くのバリエーションがある。例えば、銅または銅合金以外の金属を最初のシートとして用いてもよく、その一例はアルミニウムである。犠牲層の金属もまたバリエーションがある。カプセル化化合物と金属立方形との間の接着は、化学的またはプラズマ手法によって強化できる。ボンディングパッドや半田ランドの密度を、難なく高めることができる。全体的に方法を論じると、作製費用をあまり増やさずにデバイスの型やサイズを変えることに対して許容性がある。
【実施例１】
【００１５】
（実施例の詳細な説明）
図１は、発明のコンセプトにより設計され作製されているクワッドフラットパックの無鉛（ＱＦＮ）の種類を代表する半導体デバイスの例を示す。そのデバイスは、広く１００と示されている。そのデバイスにおいて、半導体チップ１０１があり、それは、厚み１０１ａ、長さ１０１ｂ、幅（図１には示されていない）および複数のボンドパッド１０２を有する。ＱＦＮデバイスについてのチップサイズ１０１は、市場において広い選択肢があり、典型的な例は、２．４ｍｍ×１．６５ｍｍのチップであり、それより小さなチップやずっと大きなチップもある。ボンドパッド１０２の大きさおよび数もまた、広いバリエーションがあり、例えばその数は８から４４である。一例として、ちょうど引き合いに出したチップは、十個のボンドパッドを有しており、各パッドのサイズは０．２７５ｍｍ×０．３５ｍｍである。チップの厚み１０１ａもまたかなりバリエーションがあり、デバイスによっては厚みが２７５μｍであるが、１００μｍしかないデバイスもある。
【００１６】
デバイスにおいて、さらに第一の立方形１１０が金属で作られている。金属は、好ましくは銅または銅合金が選択され、その代わりの選択肢として、鉄ニッケル合金（ｃｏｖａｒ）やその他の金属がある。立方形１１０の好ましい形は長方形であるが、丸みのあるものや丸い構造も可能である。立方形１１０は、第一の表面１１０ａと第二の表面１１０ｂを有しており、それらは好ましくは、チップの長さ１１０ｂと幅にそれぞれほぼ等しい長さ１０１ｃと幅（図１には示されていない）を有している。さらに立方形１１０は、側面を有しており（通常４つの側面であって、図１は断面図であるので図１には示されていない）、その側面は高さ１１１を有する。第一の立方形の第一の表面１１０ａには、薄い銀層１１２がある。
【００１７】
図１のデバイスはさらに、複数の第二の金属立方形１２０を有する。それらは、好ましくは銅または銅合金である第一の立方形１１０と同じ金属で作られている。立方形１２０の数は、チップ１０１のボンドパッドの数に依存する。それらはチップの周囲の一行または多数行に配置されている。図１に示される例は二列を有する。第二の立方形１２０は、第一の表面１２０ａと第二の表面１２０ｂとを有する。表面の長さ１２０ｃと幅（図１には示されていない）は、ワイヤボンドの取り付けに適している。さらに第二の立方形は側面を有しており（通常は４つの側面であって、図１は断面図であるので図１には示されていない）、その側面は高さ１２１を有し、それは実質的に第一の立方形１１０の高さ１１１に等しい。第二の立方形の第一の表面１２０ａ上には、薄い銀層１２２がある。
【００１８】
取り付け接着剤１０３（好ましくはエポキシまたはポリイミド化合物）によって、チップ１０１が、第一の立方形１１０の第一の表面１１０ａ上の銀層１１２に取り付けられる。チップのボンドパッド１０２は、ボンディングワイヤ１０３（好ましくは金）によって、第二の立方形１２０の第一の表面１２０ａ上の銀層１２２にそれぞれ接続される。
【００１９】
図１に示されるように、第一の立方形１１０および第二の立方形１２０の第二の表面１１０ｂおよび１２０ｂは、それぞれ平面１３０上に配列される。
【００２０】
図１は、カプセル化化合物１４０が、チップ１０１、ボンディングワイヤ１０３および全ての立方形の側面を埋め込んでいることを示す。好ましくは、化合物１４０は、チップ、ボンディングワイヤおよび立方形の側面に強く接着するように選択されるモールディング化合物であり、好ましい材料の選択肢には、アルミナまたはシリカのフィラーで充填された熱硬化性エポキシが含まれている。化合物１４０は、埋め込まれたワイヤ１０３の上に第一の表面１４０ａを形成し、表面１４０ａは、表面とワイヤスパンとの間の距離１４０ｃによって、チップの上の最も高いスパンが安全に覆われ、保護されるように選択される。
【００２１】
カプセル化化合物の第二の表面１４０ｂは、第二の立方形表面の平面１３０と整列する。
【００２２】
平面１３０から、ニッケル、パラジウムおよび選択で金からなる積層体１５０が突き出ており、金が最外層である。これらの積層体は、それぞれ第一および第二の立方形の第二の表面１１０ｂおよび１２０ｂ上にあり、これらの表面に、外部の部品に金属リフロー接続（好ましくは錫ベースの半田）するのに適切な冶金学的な構成を提供している。とりわけ、第一の立方形の第二の表面１１０ｂは外部のヒートシンクに取り付けられてもよく、また第二の立方形の第二の表面１２０ｂは、基板または回路基板の電気パッドに取り付けられてもよい。
【００２３】
図１に示されるように、デバイス１００は、第一の化合物表面１４０ａから第二の化合物表面１４０ｂへとカプセル化化合物１４０を貫く複数のビア１６０を有する。ビアの位置は、デバイス１００のようなデバイスの積層が可能となるように選択される。実際、ビアは二種類の金属で充填され、大部分１６１は、立方形と同じ銅を含む金属で作られ、好ましくは、部分１６１は銅または銅合金である。チップ１０１の厚みおよびワイヤスパンの高さがあるため、部分１６１の高さは、約０．５０ｍｍと０．７５ｍｍの間である。ビアの両端の表面は、デバイスの積層において金属リフローの接続に適切な冶金学的な構成１６２を有し、好ましくは、最外層として選択的に金層を備えるニッケル層とパラジウム層の積み重ねである。
【実施例２】
【００２４】
本発明の別の実施例は、積層半導体装置である。前述の図１における第一のデバイスが提供され、この第一のデバイスは、デバイスの積み重ねのために選択された場所に、金属で充填された複数のビアを有する。そして、およそ等しい大きさの複数のリフロー素子、例えば半田ボールが提供される。リフロー素子の各々が、各ビア金属の半田付け可能な表面１６２に取り付けられる。ビアがデバイスの頂面１４０ａに対して窪んでいるということが、半田素子のリフロープロセスにおいて技術的な利点であり、カプセル化化合物１４０は半田マスクとして働き、熱機械的ストレスに対して半田接合を支持する。
【００２５】
第一のデバイスのビアと同じ場所に、金属で充填された複数のビアを有する第二のデバイスが提供される。第二のデバイスは、第一のデバイスと整列されて、第二のデバイスのビアを第一のデバイスのビアと一致するように整合する。そして整合された第二のデバイスのビアはまた、第一のデバイスのビアに取り付けられるリフロー素子に取り付けられる。
【００２６】
平面１３０におけるデバイス金属（図１参照）は、リフロー接続に冶金学的に適切な金属層１５０を有しており、回路基板に容易に取り付けることができる。一例として、第一の銅立方形１１０は、ヒートシンクに取り付けられ、また第二の銅立方形１２０は、電気基板パッドに取り付けられる。
【実施例３】
【００２７】
発明の他の実施例は、半導体デバイスを作製する方法である。図２乃至図９の断面図に、あるプロセスの工程が概略的に示されている。図２は、開始材料を描いており、それは、厚み２０１ａの銅または銅合金のコアシート２０１を含み、その銅シートの頂面をアルミニウム層２０２で覆い、さらには銅シートの底面をアルミニウム層２０３で覆う金属のシートである。銅のコアシートの厚みを第一の厚みと称する。多くのデバイスにとって、第一の銅の厚み２０１ａの好ましい範囲は、約０．５０ｍｍと０．７５ｍｍの間である。アルミニウム層２０２および２０３はまた、図２に示されるようなあるデバイスについて、厚み２０２ａおよび２０３ａを有しており、その厚みは、双方の層について同じであるが、異なるデバイスについてそれらは異なっているかもしれない。２０２ａの好ましい厚み範囲は、０．１２５ｍｍと０．３７５ｍｍの間である。開始材料においてインデックスの穴がパンチされてもよい。
【００２８】
次のプロセスステップにおいて、一部が銅のコアシート２０１から切り取られ、支持層２０２および２０３で包まれ、その部分は、意図されているデバイスのｘ−ｙ面積を有する。
【００２９】
頂面のアルミニウム層にフォトレジストが塗られる。フォトマスクを用いてこれらの場所を定め、それらは、完成したデバイスの金属で充填したビアになるように定められ、そうして、フォトレジストは、他の全ての領域に保持されなければならず、そのフォトレジストが取り除かれてアルミニウムが露呈される。次に、苛性エッチャント（ＮａＯＨまたはＫＯＨ）を用いて、保護されていない頂上のアルミニウムがエッチングされ、取り除かれてコアシートの銅が露呈される。
【００３０】
この段階のプロセスが、図３に例示されている。保持されたアルミニウム２０２は、これらの場所の間に水平な面積３０１を有し、コア銅２０１が露呈される。
【００３１】
図４に描かれる次の工程ステップにおいて、コアシート２０１の露呈された銅が、典型的には塩化鉄（ＦｅＣｌ３）や塩化銅（ＣｕＣｌ３）でエッチングされる。そのエッチングは制御されて、銅の予め決められた第二の厚み２０１ｂに到達するまで続けられる。第二の厚み２０１ｂは、デバイスの将来の銅立方形の高さとなる。
【００３２】
銀の薄層が選択的に新しい銅の表面２０１ｃ上にメッキされて領域を定め、それらは、半導体チップを取り付ける（銀領域５０１）こと、およびワイヤボンドの綴じ位置（銀領域５０２）として作用することが意図されている。金ワイヤは強くかつ信頼性高く、銀のスポットに結合することが周知である。好ましくは、チップの取り付け領域５０１を選択して取り付けられるチップと実質的に同じ面積を持つものとする。ボンドの綴じ領域５０２は、好ましくは、３０乃至６０μｍ２に過ぎず、金ワイヤの綴じを提供するのには充分である。
【００３３】
図６に示されるように、次のプロセス工程では、銀領域５０１および５０２（および頂面アルミニウム２０２）で保護されていない銅が、底面アルミニウム層２０３に到達するまでエッチングされて取り除かれる。このプロセス工程の後、デバイスの銅立方形６０１および６０２が作られる。立方形は、第二の銅の厚みだけの高さ２０１ｂの側面を有する。立方形はさらに、それぞれ銀層５０１および５０２で覆われている第一の表面６０１ａおよび６０２ａ並びに、それぞれアルミニウム層２０３で覆われている第二の表面６０１ｂおよび６０２ｂを有している。
【００３４】
複数のボンドパッド７０２（図７参照）を有する半導体チップ７０１が提供される。チップ７０１は、銀メッキされた（５０１）立方形６０１に取り付けられ、それはチップのｘ−ｙ面積について適切な長さと幅が準備されている。取り付けには標準的な接着剤７０３（エポキシまたはポリイミド）が用いられる。その後、標準的なボンディングワイヤ７０４（典型的には直径２０μｍ乃至２５μｍ）を用いて、チップバンドパッド７０２が銀メッキされたボンド立方形６０２のそれぞれと接続される。ワイヤのループが低く保たれるように、好ましくは、ボンディングワイヤの金は、銅のような金属と合金化されて硬くなっている。
【００３５】
立方形の側面をカプセル化化合物に埋め込む工程の前に、全ての銅立方形の側面を活性化して、カプセル化化合物との接着を高めることが好ましい。活性化の対費用効果が高く、信頼できる方法は、塩酸ナトリウムに露呈することによって銅の酸化を制御することからなる。
【００３６】
図８において、カプセル化材料８０１を用いて、チップ７０１、ワイヤボンド７０４および立方形６０１および全ての立方形６０２の高さ２０１ｂの全ての立方形側面を埋め込む。好ましくは、強い接着特性を有する熱硬化性モールディング化合物（アルミナまたはシリカで充填されたエポキシを備える）が用いられる。そのカプセル化材料は、アルミニウム被覆層２０３の表面２０３ｂから第一の銅の厚さ２０１ａの高さ８０１ａプラスアルミニウム層の厚み２０２ａ、すなわち、金属で充填されたビアの合計高さまでデバイスを充填する。そうして、カプセル化化合物の高さ８０１ａは、完成したデバイスの頂面となっている。
【００３７】
埋め込みの工程と同時に、一つ以上のプラスチックタブ８０２が形成され、結果としてそれらはまた、埋め込まれたデバイスのものと同じモールディング化合物で形成される。タブ８０２は、ここの埋め込まれたデバイスを機械的に支持して相互に接続するよう作用し、それらは、装置を単独で取り出さなければならないときに簡単に壊すことができる。
【００３８】
図９に示される次のプロセス工程において、底面アルミニウム層２０３と、残っている頂面アルミニウム層２０２が、苛性エッチャントを用いるエッチングによって取り除かれる。この動作によって、完成したデバイスの底面９０１が作られる。それは、銅立方形６０１および６０２のそれぞれ整列された第二の表面０１ｂおよび６０２ｂ並びに、前者の被覆アルミニウム層２０３に向かう表面２０３ｂからなる。
【００３９】
図９にはさらに、デバイスの頂面および底面の全ての露呈した金属表面の、半田付け可能な金属層を蒸着するのに好ましいプロセス工程が含まれている。図９において、これらの半田付け可能な金属層は、デバイスの頂面で９０２として、デバイスの底面で９０３として示されている。好ましくは、半田付け可能な金属層は、ニッケル層、パラジウム層および金層の積み重ねからなり、金層が最外層である。
【００４０】
半田ボールのようなリフロー素子を、半田付け可能な金属層９０２および９０３に簡単に取り付けることができる。そうして、図９の完成したデバイスを積み重ね操作によって別のデバイスに取り付けることおよび／または回路基板のような外部部品に取り付けることは、信頼性のあるプロセス工程となる。
【００４１】
本発明が関係する技術の当業者は、記述された実施例に対して様々な付加、削除、置き換えその他の変更を行うことができ、さらに発明の特許請求の範囲から逸脱することなく、他の実施例も提供されるということを理解する。一例として、接続のビアが適切な位置にある限り、二つ以上のデバイスを相互に積み重ねることができる。別の例として、ビア自体が、例えば、接地電位または電力導体として作用することによって電気的に活性化し、これらの応用例においては、それらは、能動デバイスや外部の電力供給源に電気的に接続されてもよい。したがって、特許請求の範囲の発明は、そのような変更例やその他の実施例を全て含むことを意図している。
【図面の簡単な説明】
【００４２】
【図１】本発明の原理によって設計および作製され完成したクワッドフラットパックの無鉛（ＱＦＮ）半導体デバイスの一例を示す概略断面図である。
【図２】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図３】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図４】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図５】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図６】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図７】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図８】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図９】本発明の原理による作製方法の一例でのプロセス工程を例示する概略断面図である。
【図１】
2009514237.tif 000003
【図２】
2009514237.tif 000004
【図３】
2009514237.tif 000005
【図４】
2009514237.tif 000006
【図５】
2009514237.tif 000007
【図６】
2009514237.tif 000008
【図７】
2009514237.tif 000009
【図８】
2009514237.tif 000010
【図９】
2009514237.tif 000011
【国際調査報告】
2009514237.tif 000012