(57)【要約】  ヘテロ接合中のトレンチを貫通して、導電性基板に電気的に接続されている電源電極を含むIII族窒化物ヘテロ接合半導体素子。【選択図】      図１
2009522817.tif 000002
【特許請求の範囲】
【請求項１】
２次元電子ガスを含む能動III族窒化物ヘテロ接合と、
前記ヘテロ接合を支持している導電性基板と、
前記ヘテロ接合と結合されている第１電源電極と、
前記ヘテロ接合と結合されている第２電源電極と、
前記第１電源電極と前記第２電源電極との間に配置されている第３電源電極と、
前記第３電源電極の下で、前記ヘテロ接合を貫通しているトレンチと、
前記基板および前記第３電源電極に電気的に接続されている、前記トレンチ内の導電体と、
前記第１電源電極と前記第３電源電極との間に配置されている第１ゲート構成と、
前記第２電源電極と前記第３電源電極との間に配置されている第２ゲート構成、
とを備えるIII族窒化物半導体素子。
【請求項２】
各前記ゲート構成は、前記ヘテロ接合とショットキーコンタクトを形成する導電体を備えている請求項１に記載の素子。
【請求項３】
各前記ゲート構成は、ゲート電極と、前記ゲート電極と前記ヘテロ接合との間に配置されているゲート誘電体とを含む請求項１に記載の素子。
【請求項４】
前記ゲート誘電体は、２酸化シリコンか、あるいはシリコン窒化物から成る請求項３に記載の素子。
【請求項５】
前記２次元電子ガスを遮断するために、注入領域を、各ゲート構成の下にさらに備えている請求項１に記載の素子。
【請求項６】
前記基板の上のIII族窒化物遷移層と、前記遷移層と前記ヘテロ接合との間のIII族窒化物バッファ層とを、さらに備えている請求項１に記載の素子。
【請求項７】
前記基板はシリコンから成り、前記遷移層はＡｌＮから成り、前記バッファ層はＧａＮから成る請求項６に記載の素子。
【請求項８】
前記基板はシリコンから成る請求項１に記載の素子。
【請求項９】
前記基板はＳｉＣから成る請求項１に記載の素子。
【請求項１０】
前記トレンチは、前記バッファ層および前記遷移層を貫通して延びている請求項６に記載の素子。
【請求項１１】
前記トレンチは、誘電体で内張りされている請求項１０に記載の素子。
【請求項１２】
前記導電体は、金属体から成る請求項１に記載の素子。
【請求項１３】
前記ヘテロ接合は、III族窒化物チャンネル層と、III族窒化物閉じ込め層とを含む請求項１に記載の素子。
【請求項１４】
前記閉じ込め層は、前記第１および前記第２電源電極と結合されている請求項１３に記載の素子。
【請求項１５】
前記チャンネル層は、ＧａＮから成り、前記閉じ込め層はＡｌＧａＮから成っている請求項１３に記載の素子。
【請求項１６】
前記ヘテロ接合は、前記バッファ層の凹み内に部分的に配置され、各ゲート構成は、前記凹み内の前記ヘテロ接合の一部の上に、少なくとも部分的に配置されている請求項６に記載の素子。
【請求項１７】
前記第３電源電極は、前記凹み内に配置されている請求項１６に記載の素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「基板へ接続するために金属ビアを用いる共通ドレイン構造における集積ＦＥＴ」という発明の名称の２００６年１月９日に提出の米国仮特許願第６０／７５７３７１号に関連するものである。
【０００２】
本明細書で用いるIII族窒化物は、少なくとも窒素およびIII族の別の合金化元素を含むＩｎＡｌＧａＮ系の半導体合金を指す。III族窒化物合金の例は、ＡｌＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、あるいは窒素またはIII族の少なくとも１つの元素を含む任意の組み合わせである。
【０００３】
本発明は、半導体素子、より詳細には、III族窒化物ヘテロ接合半導体素子に関する。
【背景技術】
【０００４】
従来のIII族窒化物電力ヘテロ接合半導体素子は、少なくとも２つの電源電極と、それらの間に配置されているゲート構成とを含み、それらすべては、半導体ダイの１つの面に配置されている。その結果、従来のIII族窒化物ヘテロ接合半導体素子は、通常、横方向導通素子である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
電力応用を含む多くの応用例では、２つ以上の素子を集積する必要がある。横方向導通素子の集積化は、比較的複雑なルーティングと、類似の欠点をもたらし、その中には、寄生ドレイン・ソース間容量を生じさせることがあげられる。
【課題を解決するための手段】
【０００６】
本発明によれば、III族窒化物ヘテロ接合半導体素子の基板は、基板をソースまたはドレインに単に短絡するか、あるいはフローティングするだけであるよりは、むしろ、能動コンタクトのセットへの第３アクセス経路として使用される。
【０００７】
さらに具体的に言えば、本発明による素子では、素子の上面にある第３電源電極は、金属プラグまたはビアを用いて、垂直下方に基板に接続されている。第３電源電極は、２つの他の電源電極の間に配置してもよい。
【０００８】
２つの他の電極は、第１ソース電極および第２ソース電極であるのがよいのに対して、第３電極は、ドレイン電極であるのがよい。従って、電極は、ソース１、ドレイン、ソース２、または半ブリッジ構成の場合には、ソース１、ソース２、ドレイン、ソース２、ソース２、ソース１、ソース２、ドレインなどのシーケンスで配置されるのがよい。
【０００９】
本発明による素子の根本概念は、素子を通る垂直方向における、複数のスイッチの集積化を容易にすることであり、これにより、次の効果が得られる。
・  金属ルーティングが容易。
・  高電圧金属クロスオーバーが減少。
・  このクロスオーバーによるドレイン・ソース間容量の減少。
・  共通ドレイン構造における基板に関する素子の対称性。
【００１０】
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明により、明らかにする。
【発明を実施するための最良の形態】
【００１１】
図１に示す、本発明によるIII族窒化物素子は、第１ゲートコンタクト１０、第２ゲートコンタクト１２、第１電源コンタクト１４（例えば第１ソースコンタクト）、および第２電源コンタクト１６（例えば第２ソースコンタクト）を含んでいる。第１電源コンタクト１４は、複数の第１電源ランナー１８に接続され、第２電源コンタクト１６は、前記第１電源ランナーと隔たる複数の第２電源ランナー２０に接続されている。第１および第２電源ランナーは、平行であるか、あるいは互いに入り込んで配置されていることが好ましい。
【００１２】
図２に示す、本発明による素子の各能動セルにおいては、各第１電源ランナー１８は、複数の第１電源電極２２（例えば第１ソース電極）に電気的に接続され、第２電源ランナー２０は、前記第１電源電極２２と隔たる複数の第２電源電極２４（例えば第２ソース電極）に接続されている。第１および第２電源電極２２、２４は、互いに平行であり、互いに入り込んで配置されていることが好ましい。
【００１３】
各能動セルにおいて、第３電源電極２６（例えばドレイン電極）は、関連する第１電源電極２２と第２電源電極２４との間に配置され、第１ゲート構成２８は、第１電源電極２２と第３電源電極２６との間に配置され、第２ゲート構成３０は、第２電源電極２４と第３電源電極２６との間に配置されている。
【００１４】
図３に示す、本発明によるIII族窒化物素子は、高導電性シリコンまたはＳｉＣであるのがよい導電性基板３２と、傾斜または均一ＡｌＮであるのがよい基板３２の上のIII族窒化物遷移層３４と、ＧａＮから成るのがよい、遷移層３４の上のIII族窒化物バッファ層３６と、III族窒化物能動ヘテロ接合３８とを含んでいる。
【００１５】
III族窒化物能動ヘテロ接合３８は、バリア層３８上に配置されることが好ましいIII族窒化物チャンネル層、例えばＧａＮと、チャンネル層上に配置され、それと共にヘテロ接合を作るIII族窒化物閉じ込め層、例えばＡｌＧａＮとを含んでいるのがよい。チャンネル層および閉じ込め層の厚さ、および構成は、２つの層のヘテロ接合に近いチャンネル層に、２次元電子ガス（２-ＤＥＧ）を生成するように選択される。
【００１６】
周知のように、２-ＤＥＧは、電流を伝える電子に富む領域である。電流を送るために、第１電源電極２２および第２電源電極２４は、好ましくはヘテロ接合３８（各電源電極の下にあることが好ましい）の閉じ込め層への直接オーミックコンタクトによって、ヘテロ接合３８と結合される。
【００１７】
本発明の一態様によれば、トレンチ４０は、ヘテロ接合３８、III族窒化物バッファ層３６、および遷移層３４のスタックを貫通して延び、基板３２に達している。金属プラグ４２は、トレンチ４０を充填し、第３電源電極２６に電気的に接続され、それによって、直接の電気的接続が、第３電源電極２６と基板３２との間で行われる。誘電体４４は、トレンチ４０の側壁を内張りし、プラグ４２をトレンチ側壁から絶縁するのがよいことに留意する必要がある。
【００１８】
本発明の第１実施形態（図３）では、第１ゲート構成２８および第２ゲート構成３０は、III族窒化物ヘテロ接合３８とショットキーコンタクトを形成する物体である。
【００１９】
図４は、本発明による素子の回路図を示す。
【００２０】
図５に示し、同じ符号は同じ機能を表す、本発明の第２実施形態による素子では、各ゲート構成２８、３０は、関連するゲート誘電体２８”、３０”上に配置されるゲート電極２８’、３０’を有し、ゲート誘電体２８”、３０”自体は、ヘテロ接合３８上に配置されている。ゲート誘電体２８”、３０”は、任意の適切な絶縁体、例えばＳｉＯ2またはＳｉ3Ｎ4などであるのがよい。
【００２１】
図６に示し、同じ符号は同じ機能を表す、本発明の第３実施形態による素子では、各ゲート構成２８、３０の下の領域４６は、適切なドーピング種（例えばＰ型）で注入されて、ヘテロ接合３８の２-ＤＥＧを遮断し、それによって、素子は常時オフ状態にされるエンハンスメントモード素子が得られる。
【００２２】
図７に示し、同じ符号は同じ機能を表す、第４実施形態による素子では、各ゲート構成２８、３０は、III族窒化物バッファ３６の凹み４５内に、部分的に受け入れられている。ヘテロ接合３８もまた、凹み４５内に少なくとも部分的に配置され、第３電源電極２６は、凹み４５の底の上にあるヘテロ接合３８の上に配置されていることに留意する必要がある。各ゲート構成２８、３０の一部は、凹み４５の外側横にあるヘテロ接合３８上に配置されている。第４実施形態の凹み４５は、ヘテロ接合３８の２-ＤＥＧを遮断し、それによって、２-ＤＥＧを常時オフ状態にする。その結果、エンハンスメントモード素子が得られる。
【００２３】
本明細書に開示されている概念は、エンハンスメントモードで動作する素子、例えば、ゲートの下のＡｌＧａＮ層の酸化、ゲートの下の凹みエッチング、およびゲートの下のイオン注入／ドーピングによるプラナー素子などに適用できる。また、本明細書に開示されている概念は、バリア層の再成長による非プラナー素子、およびその内容が参照することにより、本明細書に盛り込まれる、「窒素ポーラーIII族窒化物ＨＪＦＥＴ」という発明の名称の２００５年１２月３０日に提出の私の同時係属出願ＩＲ-３０５２Ｐｒｏｖに記載のＮポーラー材料を用いる素子にも適用できる。
【００２４】
本明細書に開示されている概念を、１つ以上のエンハンスメントモード素子および１つ以上のデプレッションモード素子の混合を含む素子に用いることも可能である。
【００２５】
以上本発明を、その特定の実施形態に即して説明したが、多くの他の変形例と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００２６】
【図１】本発明による素子の平面図である。
【図２】より良い説明のために拡大された、図１における選択した領域を示す図である。
【図３】図２の線３―３に沿って矢印の方向に見た、本発明の第１実施形態の断面図である。
【図４】本発明による素子の回路図である。
【図５】図２の線３―３に沿って矢印の方向に見た、本発明の第２実施形態の断面図である。
【図６】図２の線３―３に沿って矢印の方向に見た、本発明の第３実施形態の断面図である。
【図７】図２の線３―３に沿って矢印の方向に見た、本発明の第４実施形態の断面図である。
【符号の説明】
【００２７】
１  ソース
２  ソース
１０  第１ゲートコンタクト
１２  第２ゲートコンタクト
１４  第１電源コンタクト
１６  第２電源コンタクト
１８  第１電源ランナー
２０  第２電源ランナー
２２  第１電源電極
２４  第２電源電極
２６  第３電源電極
２８  第１ゲート構成
３０  第２ゲート構成
３２  基板
３４  遷移層
３６  バッファ層
３８  ヘテロ接合
４０  トレンチ
４２  プラグ
４４  誘電体
４５  凹み
４６  領域
【図１】
2009522817.tif 000003
【図２】
2009522817.tif 000004
【図３】
2009522817.tif 000005
【図４】
2009522817.tif 000006
【図５】
2009522817.tif 000007
【図６】
2009522817.tif 000008
【図７】
2009522817.tif 000009
【手続補正書】
【提出日】平成20年8月19日(2008.8.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
２次元電子ガスを含む能動III族窒化物ヘテロ接合と、
前記ヘテロ接合を支持している導電性基板と、
前記ヘテロ接合と結合されている第１電源電極と、
前記ヘテロ接合と結合されている第２電源電極と、
前記第１電源電極と前記第２電源電極との間に配置されている第３電源電極と、
前記第３電源電極の下で、前記ヘテロ接合を貫通しているトレンチと、
前記基板および前記第３電源電極に電気的に接続されている、前記トレンチ内の導電体と、
前記第１電源電極と前記第３電源電極との間に配置されている第１ゲート構成と、
前記第２電源電極と前記第３電源電極との間に配置されている第２ゲート構成、
とを備えるIII族窒化物半導体素子。
【請求項２】
各前記ゲート構成は、前記ヘテロ接合とショットキーコンタクトを形成する導電体を備えている請求項１に記載の素子。
【請求項３】
各前記ゲート構成は、ゲート電極と、前記ゲート電極と前記ヘテロ接合との間に配置されているゲート誘電体とを含む請求項１に記載の素子。
【請求項４】
前記ゲート誘電体は、２酸化シリコン、あるいはシリコン窒化物から成る請求項３に記載の素子。
【請求項５】
前記２次元電子ガスを遮断するために、各ゲート構成の下に注入領域をさらに備える請求項１に記載の素子。
【請求項６】
前記基板の上のIII族窒化物遷移層と、前記遷移層と前記ヘテロ接合との間のIII族窒化物バッファ層とを、さらに備える請求項１に記載の素子。
【請求項７】
前記基板は、シリコンから成り、前記遷移層は、ＡｌＮから成り、前記バッファ層は、ＧａＮから成る請求項６に記載の素子。
【請求項８】
前記基板は、シリコン、あるいはＳｉＣから成る請求項１に記載の素子。
【請求項９】
前記トレンチは、誘電体で内張りされる請求項１に記載の素子。
【請求項１０】
前記導電体は、金属から成る請求項１に記載の素子。
【請求項１１】
前記ヘテロ接合は、ＧａＮの層およびＡｌＧａＮの層から成る請求項１に記載の素子。
【請求項１２】
前記ヘテロ接合は、前記バッファ層の凹み内に部分的に配置され、各ゲート構成は、前記凹み内のヘテロ接合の一部の上に、少なくとも部分的に配置されている請求項６に記載の素子。
【請求項１３】
前記第３電源電極は、前記凹み内に配置されている請求項１２に記載の素子。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009522817.tif 000010
【図２】
2009522817.tif 000011
【図３】
2009522817.tif 000012
【図４】
2009522817.tif 000013
【図５】
2009522817.tif 000014
【図６】
2009522817.tif 000015
【図７】
2009522817.tif 000016
【国際調査報告】
2009522817.tif 000017