(57)【要約】【課題】不良ダイの検出時に、マルチダイ・パッケージが改装されて、より少数のアクティブ・ダイを有する使用可能なパッケージとなるように、マルチダイ・パッケージを設計するための方法および手段を提供する。【解決手段】この方法は、（１）必要なときに不良ダイを外部に分離することができるように、パッケージ内の特定のピンを切り離すこと、（２）必要なときに電流のサージによって溶断することができるヒューズ接続をダイに埋め込むこと、および（３）電気工学の分野で周知である他の同様の手法を含むことができる。【選択図】図２
2009523296.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）複数のメモリ・ダイと、
（ｂ）前記複数のメモリ・ダイそれぞれに関するパッケージからの少なくとも１つの外部接続であって、前記複数のメモリ・ダイのうちのただ１つのダイにのみ電圧供給ラインを提供するための少なくとも１つの外部接続と
を備えるマルチダイ・メモリ・パッケージ。
【請求項２】
前記複数のメモリ・ダイが、フラッシュ・メモリ・ダイを含む請求項１に記載のパッケージ。
【請求項３】
前記複数のメモリ・ダイが、ＮＡＮＤ型・フラッシュ・メモリ・ダイを含む請求項１に記載のパッケージ。
【請求項４】
前記複数のメモリ・ダイが、自己分離設計で構成された前記少なくとも１つの外部接続のうちの１つの外部接続を有する請求項１に記載のパッケージ。
【請求項５】
前記少なくとも１つの外部接続のうちの１つの外部接続が、前記複数のメモリ・ダイのうちのただ１つのダイへのＩ／Ｏ回路に対してのみ電圧供給ラインを提供するように構成される請求項１に記載のパッケージ。
【請求項６】
（ａ）複数のメモリ・ダイであって、前記複数のメモリ・ダイのうちの第１のメモリ・ダイが、前記複数のメモリ・ダイのうちの第２のメモリ・ダイがアクティブである時にアクティブでない複数のメモリ・ダイ
を備えるマルチダイ・メモリ・パッケージ。
【請求項７】
前記複数のメモリ・ダイが、フラッシュ・メモリ・ダイを含む請求項６に記載のパッケージ。
【請求項８】
前記複数のメモリ・ダイが、ＮＡＮＤ型・フラッシュ・メモリ・ダイを含む請求項６に記載のパッケージ。
【請求項９】
前記第１のメモリ・ダイが不良である請求項６に記載のパッケージ。
【請求項１０】
（ａ）少なくとも２つのメモリ製品であって、
（ｉ）実質的に等しい使用可能なメモリ・サイズと、
（ii）前記少なくとも２つのメモリ製品それぞれに関する異なるインターフェース仕様と、
（iii）少なくとも２つのメモリ・ダイとを有し、前記少なくとも２つのメモリ製品それぞれが、アクティブではない前記少なくとも２つのメモリ・ダイの異なる部分集合を有する少なくとも２つのメモリ製品
を備えるメモリ製品ライン。
【請求項１１】
前記少なくとも２つのメモリ・ダイが、フラッシュ・メモリ・ダイを含む請求項１０に記載のメモリ製品ライン。
【請求項１２】
前記少なくとも２つのメモリ・ダイが、ＮＡＮＤ型・フラッシュ・メモリ・ダイを含む請求項１０に記載のパッケージ。
【請求項１３】
マルチダイ・メモリ・パッケージを使用する方法であって、
（ａ）複数のメモリ・ダイを含むように前記マルチダイ・メモリ・パッケージを製造するステップと、
（ｂ）前記複数のメモリ・ダイのうちの第１のメモリ・ダイの不良を検出するステップと、
（ｃ）前記第１のメモリ・ダイがアクティブでない状態で、前記複数のメモリ・ダイのうちの第２のメモリ・ダイをアクティブにするステップと
を含む方法。
【請求項１４】
複数のメモリ・ダイを含むように前記マルチダイ・メモリ・パッケージを製造する前記ステップが、複数のフラッシュ・メモリ・ダイを製造することを含む請求項１３に記載の方法。
【請求項１５】
複数のメモリ・ダイを含むように前記マルチダイ・メモリ・パッケージを製造する前記ステップが、複数のＮＡＮＤ型・フラッシュ・メモリ・ダイを製造することを含む請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不良ダイを含むマルチダイ・パッケージをリサイクルするためのシステムおよび方法に関する。不良マルチダイ・メモリ・パッケージのリサイクルは、パッケージの機能部分を分離し、より小さなメモリ・パッケージとしてそれを使用することによって達成される。
【背景技術】
【０００２】
マルチダイ・パッケージは、デジタル・メモリ製造の分野で周知である。マルチダイ・パッケージは、典型的には、ダイ製造の限界により、要求されるメモリ体積を単一のチップを用いて提供することが現実的でないときに使用される。
【０００３】
マルチダイ・パッケージで使用されるダイ自体が大きくなるにつれて、それらの歩留まりが有限になり、制限される。未切断のウェーハでダイが試験される「ダイ・ソート」プロセスにおいて不良ダイが発見されることがある。しかし、不良ダイの中には、ウェーハが切断された後、ダイが組み立てられるまで検出されないものもある。この段階では、パッケージ内の隣接するダイの１つが不良である場合に機能ダイを利用できる方策はない。これは、歩留まりの大幅な低減、および製造業者への利益の大幅な損失を引き起こす。
【０００４】
数値の例として、組立て後に不良品としてダイが発見される確率が１０％である場合、不良デュアルダイ・パッケージの確率は１９％であり、１つの機能ダイを有するパッケージの確率は１８％であり、この値は、式：１−（０．９×０．９＋０．１×０．１）から得られる。
【０００５】
これらのパーセンテージは、かなりの製造量に影響することになる。不良マルチダイ・パッケージは、通常は不良とマークされないのでシングル・ダイ・パッケージとして実用することができない。すなわち、機能ダイは選別されず、多くの場合、不良ダイの存在が機能ダイの使用を妨害する。そのような不良マルチダイ・パッケージをシングルダイ・パッケージとして使用するための方法および手段を提供することが望ましい。
【０００６】
上述した問題は、多くのダイの積層が一般的である状況で重要である。典型的には、これらの状況は、主に、高密度フラッシュ・メモリ・デバイス（現在は、主にＮＡＮＤ型・メモリである）の製造、および大きなＤＲＡＭデバイスの製造において生じる。メモリ・ダイの積層は、この措置が、同じパッケージ領域に関してより大きなダイ密度を提供するので、よく用いられる技法である。
【０００７】
大きなダイを製造するコストは高い。さらに、大きなダイは、故障率が比較的高い。他のタイプの集積デジタル回路では構成要素の一部分を利用する方策はないが、メモリ・チップは、機能的に均質である。したがって、原理上は、メモリ・デバイスの一部分が、より小さな容量のメモリ・チップとして使用可能になり得る。製造時に部分的に損傷されたメモリ・チップを使用する方策を説明する従来技術はない。
【０００８】
不良マルチダイ・パッケージを、実用することができるより少数のアクティブ・ダイを有するパッケージとしてリサイクルする（すなわち転用する）ための方法を有することが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
分かりやすくするために、以下のいくつかの用語を、本出願の文脈で使用するために明確に定義する。用語「マルチダイ」は、本出願では、同様のタイプの複数のメモリ・ダイを含むパッケージ（マルチダイ・パッケージとしても知られている）を表すものとして使用する。用語「ＳＤＰ」は、本出願では、シングルダイ・パッケージを表すものとして使用する。用語「ＤＤＰ」は、本出願では、２つの同様のダイを含むマルチダイ（すなわち、デュアルダイ・パッケージ）を表すものとして使用する。用語「ＱＤＰ」は、本出願では、４つの同様のダイを含むマルチダイ（すなわち、クワッドダイ・パッケージ）を表すものとして使用する。
【００１０】
用語「トップ・ダイ」は、本出願では、ＤＤＰにおいて上側のダイとして選択されるダイを表すものとして使用する。用語「ボトム・ダイ」は、本出願では、ＤＤＰにおいて下側のダイとして選択されるダイを表すものとして使用する。用語「機能ダイ」は、本出願では、不良でないダイを表すものとして使用する。
【００１１】
さらに、用語「ダイパッド」は、本出願では、典型的にはボンドおよびピンを介してダイを外部システムに接続するために使用される、ダイの周囲の導電領域を表すものとして使用する。用語「パッケージの本体」は、本出願では、接続ピンを除いた、パッケージの固体部分を表すものとして使用する。用語「自己分離設計」は、本出願では、その電圧供給、すなわちＶＣＣが切断されるときに他の相互接続されたデバイスにロードしないように設計されたＩ／Ｏ回路を表すものとして使用する。用語「アクティブ」は、本出願では、電力を供給されているダイを表すものとして使用する。同様に、アクティブでないダイは、電力が供給されていないダイを表す。
【００１２】
本発明の目的は、不良ダイの検出時に、マルチダイ・パッケージが改装されて、より少数のアクティブ・ダイを有する使用可能なパッケージとなるように、マルチダイ・パッケージを設計するための方法および手段を提供することである。
【課題を解決するための手段】
【００１３】
分かりやすくするために、本発明による、不良ＤＤＰを使用可能なＳＤＰにするための方法および手段の概要をここで説明する。これらの方法は、（１）必要なときに不良ダイを外部に分離することができるように、パッケージ内の特定のピンを切り離すこと、（２）必要なときに電流のサージによって溶断することができるヒューズ接続をダイに埋め込むこと、および（３）電気工学の分野で周知である他の同様の手法を含むことができる。
【００１４】
２つの同様のダイが、ＤＤＰにおいてトップ・ダイおよびボトム・ダイとして使用されるとき、ダイはそれぞれ、ホスト・システムが各ダイを別個にアドレス指定することができるように特定された「トップ」または「ボトム」としてのステータスを有さなければならない。従来技術では、これは、いくつかの代替方策で行われる。本発明をより良く理解するために、実施に適したいくつかの代替手法を本明細書で説明する。これらの手法の代表的な実施形態として、以下のものが挙げられる。
（１）トップ・ダイとして働くように製造されたダイと、ボトム・ダイとして働くように製造されたダイとを見分ける、ダイ間の永久（すなわち「ハードワイヤード」）識別をダイに組み込むことができる。
（２）ダイが不揮発性メモリを有することに基づいて、ダイがトップ・ダイとして割り振られるかボトム・ダイとして割り振られるかを示すデータ・ビットを、製造中にダイにプログラムすることができる。この方法の実施は、ダイを、それらの製造中に物理的に同一なものにして、ソフトウェアによって「トップ」または「ボトム」とラベル付けできるようにする。この手法を使用して格納すべきデータの量はわずか１ビットの情報にすぎないので、単純なヒューズが、このデータビット・メモリとして働くことができる。この方法の実施は、そのようなヒューズを、一方のタイプのダイを表すために溶断できるようにし、もう一方のタイプのダイを表すために溶断しないでおくことができるようにする。
（３）一意のシリアル番号を各ダイにプログラムすることができ、これは、ＩＳＡプラグアンドプレイ・デバイスで行われるように、ホスト・コンピュータによって読み取って復号することができる。この方法の実施は、シリアル番号を適切なアドレス位置に関するインデックスとして解釈できるようにする。
（４）各ダイをトップまたはボトム状態で表すバイナリ制御入力を各ダイに提供することができる。この方法の実施は、ホスト・システム内への設置後にダイの指定を決定できるようにする。
（５）各ダイ（または上の方法の１つを使用するダイのクラスタ）に関する個別の「チップ・セレクト」信号を提供して、パッケージに信号送信する際にダイの１つが動作状態になるように命令することができる。この方法の実施は、ダイの役割を融通性のあるものにすることができ、両方のダイを、それらの製造および設置中に同一にすることができる。
【００１５】
本発明の実施形態により、パッケージは、選択されるダイ指定の対応する方法に従って、ホスト・システムを機能ダイに接続する。例として上述した５つのダイ指定手法の列挙を使用すると、機能ダイへのホスト・システムの接続は、以下のように行われる。
（ａ）ダイ指定が、ダイに対してハードワイヤード式である場合（前の段落で述べた（１）の場合など）、リサイクルに利用可能なダイは、本来２つのタイプ、すなわち「機能トップ・ダイ」および「機能ボトム・ダイ」である。このとき、リサイクルされるＤＤＰを使用するホスト・システムは、２つのタイプのものであってよく、各タイプが以下のものを有する。
（ｉ）ホスト・システム上の１対の位置、すなわち機能トップ・ダイに関して配線された位置と、機能ボトム・ダイに関して配線された位置。ダイのタイプ、すなわち機能トップまたは機能ボトムに対応して、位置の一方のみが、リサイクルされるダイを含む（このとき、ホスト・システムは、電源投入されると、２つのダイのどちらが存在するか検証して、その指定された状態に従ってダイに適切にアドレス指定することができる。他方の空のソケットは、プロセスを妨害しない）。または、
（ii）機能が同一であるが、対処するリサイクル・ダイのタイプが異なる２つのバージョンのホスト・システム（一方のバージョンは、機能トップ・ダイに関して配線され、ボトム・ダイを無視し、他方のバージョンは、機能ボトム・ダイに関して配線され、トップ・ダイを無視する）。ホスト・システムの第１のバージョンは、機能トップ・ダイを有するリサイクル・ダイと共に使用され、第２のバージョンは、機能ボトム・ダイを有するリサイクル・ダイと共に使用される。
（ｂ）ダイ指定が、ダイの製造中にダイにプログラムされる場合（前の段落で述べた（２）および（３）の場合など）、上述した（ａ）と同様の解決策を適用することができる。
（ｃ）ダイ指定が、ダイの外部配線によって制御される場合（前の段落で述べた（４）の場合など）、ホスト・システムは、１つのソケットを有することができ、リサイクル・ダイを常にトップ・ダイとして取り扱うようにプログラムすることができ、両方のダイに、トップ・ダイのように振舞うように命令を送信し、不良ダイに電力（すなわちＶＣＣ）を提供しないことによって不良ダイを無効にする。明らかに、ホスト・システムは、このタイプの任意のリサイクル・ダイをボトム・ダイとして使用するように設計することもできる。選択的なＶＣＣ印加は、以下のように建設的または破壊的に実施することができる。
（ｉ）建設的−不良ダイのＶＣＣを未接続にしておくことができ、機能ダイのＶＣＣを接続することができる。または、
（ii）破壊的−両方のＶＣＣラインを予め接続することができ、不良ダイのＶＣＣを切断、破壊、または絶縁することができる。
（ｄ）ダイ指定が、「チップ・セレクト」信号を使用して行われる場合（前の段落で述べた（５）の場合など）、外部配線指定に関して上述した（ｃ）と同様の解決策を適用することができる。ホスト・システムは、常に「トップ・ダイ」となるように両方のダイに命令し、機能ダイのみにＶＣＣを提供することができる。
【００１６】
上の説明は、本発明を使用可能にする４つの取り得る方法を説明する。これら４つの方法は、網羅的な列挙となるようには決して意図されていない。それらは、単に「２×２」の組合せ、すなわち、ハードウェア手法（方法（ａ）および（ｃ））、ソフトウェア手法（方法（ｂ）および（ｄ））、組み込み手法（方法（ａ）および（ｂ））、および外部制御手法（方法（ｃ）および（ｄ））を示すためにのみ選択された。
【００１７】
２つのパッドの一方がただ１つの電源に接続される必要がある上述した全ての実施形態において、２つの配線済み接続の一方を切断するか、または２つの接続されていない接続の一方を接続するための手段が提供される。配線済み接続を切断するための典型的な手段は、機械的切断、過剰電流による溶断、および非導電コーティングを用いた絶縁である。これらの方法は全て、他の方法と合わせて、当該技術分野で周知である。２つの接続されていないパッドを接続するための典型的な手段は、導電接続（例えば、はんだ付けされたワイヤ）である。これらの手法も当該技術分野で周知である。
【００１８】
したがって、本発明によれば、初めて、（ａ）複数のメモリ・ダイと、（ｂ）複数のメモリ・ダイそれぞれに関するパッケージからの少なくとも１つの外部接続であって、複数のメモリ・ダイのうちのただ１つのダイにのみ電圧供給ラインを提供するための少なくとも１つの外部接続とを含むマルチダイ・メモリ・パッケージが提供される。
【００１９】
好ましくは、複数のメモリ・ダイが、フラッシュ・メモリ・ダイを含む。
【００２０】
好ましくは、複数のメモリ・ダイが、ＮＡＮＤ型・フラッシュ・メモリ・ダイを含む。
【００２１】
好ましくは、複数のメモリ・ダイが、自己分離設計で構成された１つの外部接続を有する。
【００２２】
好ましくは、１つの外部接続が、複数のメモリ・ダイのうちのただ１つのダイへのＩ／Ｏ回路に対してのみ電圧供給ラインを提供するように構成される。
【００２３】
本発明によれば、初めて、（ａ）複数のメモリ・ダイであって、複数のメモリ・ダイのうちの第１のメモリ・ダイが、複数のメモリ・ダイのうちの第２のメモリ・ダイがアクティブである時にアクティブでない複数のメモリ・ダイを含むマルチダイ・メモリ・パッケージが提供される。
【００２４】
好ましくは、複数のメモリ・ダイが、フラッシュ・メモリ・ダイを含む。
【００２５】
好ましくは、複数のメモリ・ダイが、ＮＡＮＤ型・フラッシュ・メモリ・ダイを含む。
【００２６】
好ましくは、第１のメモリ・ダイが不良である。
【００２７】
本発明によれば、初めて、（ａ）少なくとも２つのメモリ製品であって、（ｉ）実質的に等しい使用可能なメモリ・サイズと、（ii）メモリ製品それぞれに関する異なるインターフェース仕様と、（iii）少なくとも２つのメモリ・ダイとを有し、メモリ製品それぞれが、アクティブではないメモリ・ダイの異なる部分集合を有する少なくとも２つのメモリ・ダイとを有する少なくとも２つのメモリ製品を含むメモリ製品ラインが提供される。
【００２８】
好ましくは、メモリ・ダイは、フラッシュ・メモリ・ダイを含む。
【００２９】
好ましくは、メモリ・ダイは、ＮＡＮＤ型・フラッシュ・メモリ・ダイを含む。
【００３０】
本発明によれば、初めて、マルチダイ・メモリ・パッケージを使用する方法であって、（ａ）複数のメモリ・ダイを含むようにマルチダイ・メモリ・パッケージを製造するステップと、（ｂ）複数のメモリ・ダイのうちの第１のメモリ・ダイの不良を検出するステップと、（ｃ）第１のメモリ・ダイがアクティブでない状態で、複数のメモリ・ダイのうちの第２のメモリ・ダイをアクティブにするステップとを含む方法が提供される。
【００３１】
好ましくは、複数のメモリ・ダイを含むようにマルチダイ・メモリ・パッケージを製造するステップが、複数のフラッシュ・メモリ・ダイを製造することを含む。
【００３２】
好ましくは、複数のメモリ・ダイを含むようにマルチダイ・メモリ・パッケージを製造するステップが、複数のＮＡＮＤ型・フラッシュ・メモリ・ダイを製造することを含む。
【００３３】
これらの実施形態およびさらなる実施形態は、以下に続く詳細な説明および例から明らかになろう。
【００３４】
本明細書では、本発明を、添付図面を参照しながらあくまでも例として説明する。
【発明を実施するための最良の形態】
【００３５】
本発明は、不良ダイを含むマルチダイ・パッケージをリサイクルするためのシステムおよび方法に関する。本発明による不良ダイを含むマルチダイ・パッケージをリサイクルするための原理および動作は、図面および後続の説明を参照すればより良く理解することができる。
【００３６】
図１は、トップ・ダイ２２とボトム・ダイ２４とを含む典型的なデュアルダイ・パッケージ例２０（またはＤＤＰ例２０）の単純化された概略図である。図１に示されるＤＤＰ例２０は、従来技術ＤＤＰの典型的な設計の様式を図示する目的のものである。トップ・ダイ２２が不良である場合、トップ・ダイ２２が全てのパッケージ・コンタクト（すなわち、ＶＣＣ２５、ＣＳ２６、Ｉ／Ｏ２７、およびＧＮＤ２８）に接続されたままであるので、ボトム・ダイ２４、それによりＤＤＰ例２０全体の性能に影響が及ぼされることがあることが、このアーキテクチャから明らかである。ＶＣＣ２５は、ＤＣ電圧供給源であり、ＣＳ２６は、「チップ・セレクト」（バス上のチップのパッケージを、他のパッケージを選択解除しながら個別に選択するために使用される）であり、Ｉ／Ｏ２７は、入出力信号であり、ＧＮＤ２８は、ＤＤＰ例２０の接地である。従来技術設計の例としてのみならず、マルチダイ・パッケージの例としても図１を表す。図１に示される設計はＤＤＰに関するものであるが、同様の設計をマルチダイ・パッケージに関しても使用することができる。
【００３７】
図２は、トップ・ダイ３２とボトム・ダイ３４とを含む修正されたデュアルダイ・パッケージ３０（またはＤＤＰ３０）の単純化された概略図である。ＤＤＰ３０は、２つのダイそれぞれのための個別のＤＣ電源を含み、ＤＤＰ３０のパッケージ上に個別のピンを有する。ＶＣＣ＿Ｔ３５が、ＤＣ電圧をトップ・ダイ３２に供給し、ＶＣＣ＿Ｂ３９が、ＤＣ電圧をボトム・ダイ３４に供給する。この実施形態は、トップ・ダイ２２とボトム・ダイ２４との両方に電力を供給するために１つの共通のＶＣＣ２５のみを有する図１に示されるＤＤＰ例２０のアーキテクチャと対照的である。ＤＤＰ３０（図２に示される）は、ＤＤＰ例２０（図１に示される）と同様の共通のＣＳ３６と、Ｉ／Ｏ３７と、ＧＮＤ３８とを利用する。図２に示される設計はＤＤＰに関するものであるが、同様の設計をマルチダイ・パッケージに関しても使用することができる。
【００３８】
２つのダイの一方が不良であり、分離しなければならない場合、図２に示されるＤＤＰ３０は、ユーザが関連のＶＣＣピン（ＶＣＣ＿Ｔ３５またはＶＣＣ＿Ｂ３９）を切断できるようにする。このシナリオでは、不良マルチダイ・パッケージは、「トップ不良」および「ボトム不良」というカテゴリーに分類することができる。一方のダイが不良であるためにＳＤＰになったこれらのパッケージのユーザは、それらのＳＤＰが実装されるシステムを、不良ダイのピンに電圧が供給されないように設計することができる。例えば、ボトム・ダイが不良ダイになった場合、全てのボトム・ダイを無効にする（すなわち使用不能にする）ことができる。
【００３９】
ダイの一方を無効にするためのさらなる方策として、以下のものを挙げることができる。（１）不良ダイに対応するパッケージの脚部（すなわちピン）を切断すること、（２）不良ダイに対応するパッケージの脚部を、電気工学の分野で周知である絶縁コーティングを用いて被覆すること、（３）不良ダイに対応するパッケージの関連の導体の下にある導電パッド（すなわち、はんだ接合）をなくすこと、および（４）関連のＶＣＣ回路トレースへの直列ヒューズ接続を溶融し、それにより電圧供給を切断すること。
【００４０】
電源システムからダイパッドを切断するための他の方法および手段もあることを理解することができる。本発明は、任意のそのような方法または手段の実施形態を含むものと意図されている。
【００４１】
本発明では、ダイは、不良ダイのピンで電圧を得られないときに、そのダイがホスト・システムにロードせず、第２のダイへの妨害も引き起こさないように設計しなければならないことに留意すべきである。ダイ設計のそのような方法は、当技術分野でよく知られており、ライン・レシーバ（pdfウェブ・フォーカス・ファイルhttp://focus.ti.coｍ/lit/ds/symlink/am26c32.pdf）に記載される、テキサス州ダラス７５２６５私書箱６５５３０３のテキサス・インスツルメンツ（Texas  Instruments（Post  Office  Box  655303  Dallas,  Texas  75265））から市販されているＡＭ２６Ｃ３２−クアドラプル・ディファレンシャル・ライン・レシーバ（Quadruple  Differential  Line  Receiver）など）において使用されることがよくあり、このレシーバは、大抵は、単にＶＣＣから切断することによってオフにされる。本出願では、このタイプの設計を「自己分離設計」と呼ぶ。
【００４２】
図３は、トップ・ダイ４２とボトム・ダイ４４とを含む修正されたＤＤＰ４０の単純化された概略図である。この実施形態では、各ダイが２つの異なる電圧供給源を有するように図示され、１つはコア電圧供給用であり、１つはＩ／Ｏ回路供給用であり、（１）トップ・ダイ４２用のＣｏｒｅ  ＶＣＣ＿Ｔ４５およびボトム・ダイ４４用のＣｏｒｅ  ＶＣＣ＿Ｂ４９として、ならびに（２）トップ・ダイ４２とボトム・ダイ４４との両方へのＩ／Ｏ電圧供給用の共通ＶＣＣ＿Ｉ／Ｏ５０としてパッケージに接続されている。ＤＤＰ４０（図３に示される）は、ＤＤＰ例３０（図２に示される）と同様の共通のＣＳ４６と、Ｉ／Ｏ４７と、ＧＮＤ４８とを利用する。
【００４３】
図３に示されるＶＣＣ＿Ｉ／Ｏ５０は、ダイのＩ／Ｏ４７のみに電圧供給するので、両方のダイに共通のままであってよい。Ｉ／Ｏ４７は非常に小さく、したがってダイの不良部分になる可能性は低い。この実施形態は、不良ダイがホスト・システムにロードしないことを保証するように特別に設計されたＩ／Ｏを必要とする図２の実施形態でのＩ／Ｏ３７とは対照的に、Ｉ／Ｏ４７に関して標準的な設計を可能にする。しかし、本発明の別の好ましい実施形態では、２つのダイのＶＣＣ＿Ｉ／Ｏ５０を、各ダイのための個々の電源に分けることができ、それにより、ダイの一方を、その対応するＩ／Ｏ  ＶＣＣ（図示せず）を使用不能にすることによって無効にすることができる。したがって、本発明によれば、不良ダイは、そのＶＣＣを使用不能にする、そのＩ／Ｏ  ＶＣＣを使用不能にする、または両方の要素を使用不能にすることによって無効にすることができる。図３に示される設計はＤＤＰに関するものであるが、同様の設計をマルチダイ・パッケージに関しても使用することができる。
【００４４】
本発明が、機能ダイを運用するために不良ダイを無効（すなわち使用不能）にできるようにマルチダイ・パッケージが設計される任意の実施形態を含むことに留意すべきである。マルチダイ・パッケージに関して、パッケージ内の２つ以上の任意の数のダイを含む実施形態が本発明に含まれる。さらに、本発明は、不良ダイを分離するためにＶＣＣ供給ラインの少なくともいくつかが切り離される限り、任意の数のＶＣＣ供給ラインを有する実施形態を含むことにも留意すべきである。
【００４５】
本発明を、限られた数の実施形態に関して説明してきたが、本発明の多くの変更、修正、および他の応用を行うことができることを理解されたい。
【図面の簡単な説明】
【００４６】
【図１】典型的な従来技術設計を有するＤＤＰ例の単純化された概略図である。
【図２】修正されたＶＣＣラインを有するＤＤＰパッケージの単純化された概略図である。
【図３】修正されたＶＣＣラインとＶＣＣ＿Ｉ／Ｏラインとを有するＤＤＰパッケージの単純化された概略図である。
【図１】
2009523296.tif 000003
【図２】
2009523296.tif 000004
【図３】
2009523296.tif 000005