(57)【要約】本発明は、１個の半導体ダイ（２０）用の１個のダイパッケージ（７２）に関する。複数のダイパッケージ（７２）は、単一のキャリア（１０）上に形成される。これは、前記キャリア（１０）における複数のデバイス領域（１２）の各々に関し、成形材料中に画定される１個の空洞（７０）を有する、成形材料からなるボディ（５５）を、前記キャリア（１０）を横切って適用することによって形成される。１個の半導体ダイ（２０）が、各デバイス領域（１２）の前記空洞（７０）の内側に取り付けられ、そして少なくとも１個のコンタクトパッド（１４，１６，１８）と電気的に接続された後、カバー（６８）は、前記空洞（７０）の全てを閉じるために適用される。単一化後、各半導体ダイ（２０）は、１個のダイパッケージ（７２）の前記密封された空洞（７０）の内側に位置する。各ダイパッケージ（７２）の前記成形材料は、前記キャリア（１０）の前記デバイス領域（１２）と相対的な運動に対して、固定機構部（３０，３８，４８，５０）によって固定されることができる。前記固定機構部（３０，３８，４８，５０）は、前記半導体ダイ（２０）から前記パッケージ（７２）の外側の環境までの、電気的な通信経路を定立するのに用いられるコンタクトパッド（１４，１６，１８）の一部を構成することができる。
2009514241.tif 000002
【特許請求の範囲】
【請求項１】
半導体ダイと、該半導体ダイを支持するキャリアと、前記半導体ダイの周りに配置される成形材料を有する、前記半導体ダイのための空洞を少なくとも部分的に区画するボディとを具えるダイパッケージであって、
前記キャリアは、前記半導体ダイと電気的に接続される第１面および前記第１面と電気的に接続される第２面を各々有する複数のコンタクトパッドを含み、該コンタクトパッドは、前記半導体ダイを取り囲む複数の固定機構部を画定し、
前記ボディは、前記キャリア上に配置されて、前記コンタクトパッドの各々の前記第２面を前記ダイパッケージから外部に露出させ、そして、前記ボディは、前記成形材料を前記キャリアに固定するために、前記固定機構部と機械的に連結されるダイパッケージ。
【請求項２】
前記ボディは、前記半導体ダイの周りに配置される複数のボディ側壁部を含むボディ側壁フレームをさらに有する請求項１に記載のダイパッケージ。
【請求項３】
前記複数のコンタクトパッドの各々は、前記第１面と前記第２面との間に延在するコンタクトパッド側壁部を含み、前記複数の固定機構部の各々は、前記複数のコンタクトパッドのうち対応する１個のコンタクトパッドの前記コンタクパッド側壁部の一部をさらに有し、前記コンタクトパッド側壁部の部分は、前記ボディ側壁フレームの前記ボディ側壁部と結合する請求項２に記載のダイパッケージ。
【請求項４】
前記空洞を閉塞するため、前記ボディ側壁フレームに取り付けられる１個のカバーをさらに具える請求項２に記載のダイパッケージ。
【請求項５】
前記ボディが床部を有し、該床部は、前記ボディ側壁部と、前記床部を貫通して露出した前記複数のコンタクトパッドの各々の前記第２面と、前記カバーおよび前記床部の間の前記空洞中に位置付けされた前記半導体ダイとの間に延在する請求項４に記載のダイパッケージ。
【請求項６】
前記カバーが、前記形成材料で構成される請求項４に記載のダイパッケージ。
【請求項７】
前記複数のコンタクトパッドの各々は、前記第１面と前記第２面との間に延在するコンタクトパッド側壁部を含み、前記複数の固定機構部の各々は、前記コンタクトパッド側壁部の一部をさらに有する請求項１に記載のダイパッケージ。
【請求項８】
前記半導体ダイは、高周波半導体チップをさらに有する請求項１に記載のダイパッケージ。
【請求項９】
エッチング可能基板上に担持される複数のデバイス領域を有するキャリアを用いる複数の半導体ダイの実装方法であって、該方法は、
各々が前記複数のデバイス領域のうちの対応するデバイス領域の周りに配置される複数の空洞を画定するように、前記キャリア上に成形材料からなるボディを適用する工程と、
前記複数の半導体ダイのうちの対応する半導体ダイを、前記複数のデバイス領域の各々の中に取り付ける工程と、
前記複数の半導体ダイの各々を、前記複数の空洞のうちの前記対応する空洞の内部に露出させた前記複数のデバイス領域の各々の少なくとも１個のコンタクトパッドと電気的に接続する工程と、
接触面が、前記ボディ外部の位置からアクセス可能となるように、前記エッチング可能基板の一部から、前記複数のデバイス領域の各々における前記少なくとも１個のコンタクトパッドのための接触面を画定するため、前記エッチング可能基板をエッチングする工程と
を具える半導体ダイの実装方法。
【請求項１０】
各々が前記複数のデバイス領域のうち対応する１個のデバイス領域を含む複数のダイパッケージを画定するため、前記デバイス領域を、前記キャリアから分離する工程をさらに具える請求項９に記載の半導体ダイの実装方法。
【請求項１１】
前記デバイス領域を分離する工程は、複数のボディ側壁フレームを画定するための前記成形材料を形付けるため、前記ボディを切断することをさらに有し、前記ボディ側壁フレームは、前記複数の空洞のうち対応する１個の空洞を部分的に画定するため、前記複数のデバイス領域のうち対応する１個のデバイス領域の周りに各々延在する請求項１０に記載の半導体ダイの実装方法。
【請求項１２】
前記複数の半導体ダイを電気的に接続した後、前記複数の空洞のすべてを閉塞するため、前記ボディ側壁部に１個のカバー適用する工程をさらに具える請求項１１に記載の半導体ダイの実装方法。
【請求項１３】
前記複数の半導体ダイは、複数の高周波半導体ダイをさらに有する請求項９に記載の半導体ダイの実装方法。
【請求項１４】
前記ボディの前記成形材料を、前記キャリアに固定する工程をさらに具える請求項９に記載の半導体ダイの実装方法。
【請求項１５】
前記複数のデバイス領域の少なくとも１個のデバイス領域は、前記半導体ダイの周りに配置される複数の固定機構部を含み、前記成形材料からなる前記ボディを適用する工程は、前記ボディの前記成形材料を、前記固定機構部に係合させることをさらに有する請求項１４に記載の半導体ダイの実装方法。
【請求項１６】
前記コンタクトパッドは、前記固定機構部をさらに具える請求項１５に記載の半導体ダイの実装方法。
【請求項１７】
前記複数の半導体ダイを電気的に接続した後、前記複数の空洞の全てを閉塞するため、前記ボディに１個のカバーを適用する工程をさらに具える請求項９に記載の半導体ダイの実装方法。
【請求項１８】
前記ボディを適用する工程は、前記キャリアの前記デバイス領域を横切る単位質量の前記成形材料をモールドし、
前記ボディを画定するため、前記単位質量の成形材料を硬化すること
をさらに有する請求項９に記載の半導体ダイの実装方法。
【請求項１９】
エッチング可能基板上に担持される少なくとも１個のデバイス領域を有するキャリアを用いる半導体ダイの実装方法であって、該方法は、
前記デバイス領域の周りに配置される空洞を画定するため、前記キャリア上に、成形材料からなるボディを適用する工程と、
前記半導体ダイを、前記デバイス領域の中に取り付ける工程と、
前記半導体ダイを、前記空洞の内部に少なくとも部分的に露出した前記デバイス領域のコンタクトパッドの第１面と電気的に接続する工程と、
第２面が、前記ボディ外部の位置からアクセス可能となるように、前記エッチング可能基板の一部から、前記コンタクトパッドの第２面を画定するため、前記エッチング可能基板をエッチングする工程と
を具える半導体ダイの実装方法。
【請求項２０】
前記半導体ダイは、高周波半導体ダイをさらに有する請求項１９に記載の半導体ダイの実装方法。
【請求項２１】
前記コンタクトパッドの固定機構部を用いて、前記ボディの前記成形材料を、前記キャリアに固定する工程をさらに具える請求項１９に記載の半導体ダイの実装方法。
【請求項２２】
１枚のエッチング可能基板上に担持される複数のデバイス領域を有する１個のキャリアを用いる複数の半導体ダイの実装方法であって、該方法は、
第１半導体ダイを、第１デバイス領域中に取り付ける工程と、
前記第１半導体ダイを、前記第１デバイス領域中の少なくとも１個のコンタクトパッドと電気的に接続する工程と、
前記キャリア上に、成形材料からなるボディであって、第２デバイス領域の周りに配置される１個の空洞を画定し、かつ前記第１デバイス領域および前記第１半導体ダイをカプセル化する、成形材料からなるボディを適用する工程と、
第２半導体ダイを、前記第２デバイス領域に取り付ける工程と、
前記第２半導体ダイを、前記第２デバイス領域の少なくとも１個のコンタクトパッドと電気的に接続する工程と、
各々が前記第１および第２デバイス領域のうちの対応する１個のデバイス領域を含む複数のダイパッケージを画定するため、前記第１および第２デバイス領域を、前記キャリアから分離する工程と
を具えることを特徴とする半導体ダイの実装方法。
【請求項２３】
前記第２デバイス領域中の前記第２半導体ダイを電気的に接続した後、前記空洞を閉塞するため、前記成形材料からなるボディに１個のカバーを適用する工程をさらに具える請求項２２に記載の半導体ダイの実装方法。
【請求項２４】
接触面が、前記成形材料からなる前記ボディ外部の位置からアクセス可能となるよう、前記エッチング可能基板の一部から、前記第１および第２デバイス領域の前記少なくとも１個のコンタクトパッドのための接触面を画定するため、前記エッチング可能基板をエッチングする工程をさらに具える請求項２２に記載の半導体ダイの実装方法。
【請求項２５】
少なくとも１個の固定機構部を用いて、前記ボディの成形材料を、前記キャリアに固定する工程をさらに具え、前記固定機構部は、前記第２デバイス領域の前記少なくとも１個のコンタクトパッドの一部を有する請求項２２に記載の半導体ダイの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ダイパッケージング、特に、半導体ダイのための空洞パッケージに関する。
【背景技術】
【０００２】
集積回路を担持する半導体ダイまたチップは、ダイパッケージの中に実装され、その後、表面がプリント配線基板（ＰＷＢ）またはプリント回路基板（ＰＣＢ）のような基板に実装され、電子アセンブリを形成する。ダイパッケージの一般的なタイプは、表面実装型デバイス（ＳＭＤ）である。これは、はんだボンディングによって、前記プリント配線基板上の相補的なコンタクトパッドに接続されるコンタクトパッドを含む。前記ダイパッケージは、位置決めマシンによって、前記プリント配線基板上の指定位置の上に操作され、その後、はんだボンドによって、前記プリント配線基板に電気的に結合される。前記プリント配線基板は、前記ダイパッケージを実装し、かつ、保持するための物理的構造を提供する。これは、前記コンタクトパッドから延在し、前記ダイパッケージの内側にある前記半導体ダイを、前記プリント配線基板に実装された、個別の受動素子または他の半導体チップのような、他の構成部材と電気的に相互接続させるための、導電性トレースのパターンと同様である。これら追加の構成部材は、前記ダイパッケージの内側にある半導体ダイの前記集積回路に電力を供給し、前記集積回路を制御し、またその他にも、前記集積回路と電気的に相互作用するために用いられる回路を含む。
【０００３】
ダイパッケージを形成するために、前記半導体ダイは、リードフレームのような金属キャリアの正面側に実装される。導電性パスは、前記半導体ダイ上のコンタクトまたはボンドパッドと、前記キャリアの前記正面側上のコンタクトまたはボンドパッドとの間に設置される。これら導電性パスを設置する１つの方法は、ワイヤボンディングプロセスである。このプロセスにおいて、個々のリードは、前記チップボンドパッドから、前記チップの周辺端部を外側に超えて、前記キャリアボンドパッドまで延在する。ファインワイヤによって画定される前記リードは、反対端ごとに、対応するボンドパッドと接着される。前記リードおよびボンドパッドによって定立される前記導電性パスは、電力および信号配分のためのチップ−キャリア相互接続を供給する。前記結合された半導体ダイおよびキャリアは、成形材料からなる保護ボディの中にカプセル化され、前記半導体ダイおよびリードを保護するシールパッケージを形成する。前記キャリアコンタクトパッドは、前記カプセル化されたパッケージによって、前記パッケージをプリント配線基板に実装するために露出される。
【０００４】
複数の空洞パッケージは、高周波（例えばラジオ周波数またはＲＦ）半導体チップを実装するのに用いられる。前記高周波半導体チップの、カプセル化された空気の覆いの中への実装は、成形材料中にカプセル化されたものと比較して、前記チップおよびリードの前記高周波性能を向上させる。
【０００５】
従来の表面実装型空洞パッケージは、パッケージボディを画定するため、初めに、成形材料からなる成形された底部およびボディ側壁部を、前記金属キャリアに結合することによって形成される。前記ボディ側壁部は、予め形成されたフレームとして適用される。前記フレームは、前記半導体ダイが取り付けられるダイ取付パッドの周囲を囲む。複数のリードは、前記半導体ダイとの通信経路を定立するために、前記側壁部または底部を貫通する。前記リードは、前記側壁部によって閉じられた空間に延在する表面または端部を有し、したがって、ワイヤボンディングのための前記空洞の内側にアクセス可能である。前記成形された底部および側壁部は、前記半導体ダイを前記ダイ取付パッドに取り付けるための前記トップ開口部を残して、前記空洞と部分的に結合され、その後、ワイヤボンディングリードは、前記チップ結合パッドから前記リードまで、前記側壁部を通って延在する。前記ワイヤボンディングプロセスが終了した後、蓋は、前記側壁部と接着結合され、前記空洞の前記開口トップを閉鎖する。したがって、これら構成部材のいずれにも接触することなく、環境的かつ機械的な保護を、前記ダイおよびワイヤリードに提供する。前記空洞パッケージは、その後、キャリアに取り付けられ、そして成形材料からなる保護ボディの中にカプセル化される。
【０００６】
従来の空洞実装プロセスは、様々な不利益を有している。例えば、各々の空洞が、別個の蓋によって閉じられ、前記別個の蓋は、ダイ取付およびワイヤボンディング後、個々にピックされ、かつ配置されなければならない。従来の空洞実装は、小さい空洞パッケージを組み立てることが困難であるという、寸法上の縮小の制限を有している。加えて、前記空洞パッケージは、分離して形成され、かつその後、前記キャリアおよび成形材料からなる保護ボディの成形された内側に実装される。これは、完成までに複数のプロセス工程を必要とする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
必要なことは、したがって、空洞パッケージを形成する方法であり、これは、従来の実装方法の不利な点を克服する。
【課題を解決するための手段】
【０００８】
本発明の一の実施形態において、１個のダイパッケージは、１個の半導体ダイ、該半導体ダイを支持する１個のキャリア、および、前記半導体ダイの周りに配置される成形材料からなり、前記半導体ダイのための１個の空洞の領域を少なくとも部分的に定める１個のボディを具える。前記キャリアは、前記半導体ダイと電気的に接続される第１面および前記第１面と電気的に接続される第２面を各々有する複数のコンタクトパッドを含む。前記コンタクトパッドは、前記半導体ダイを囲む複数の固定機構部を画定する。前記ボディは、前記キャリア上に配置されて、前記コンタクトパッドの各々の前記第２面を前記ダイパッケージから外部に露出させる。そして、前記ボディは、前記成形材料を前記キャリアに固定するために、前記固定機構部と機械的に結合される。
【０００９】
本発明の別の態様において、方法は、１個のエッチング可能基板上に担持される複数のデバイス領域を有する１個のキャリアを用いる複数の半導体ダイの実装を提供する。前記方法は、各々が前記複数のデバイス領域のうち対応する１個のデバイス領域の周りに配置される複数の空洞を画定するため、前記キャリア上に、成形材料からなるボディを適用する工程、前記複数の半導体ダイのうち対応する１個の半導体ダイを、前記複数のデバイス領域の各々の中に取り付ける工程および前記複数の半導体ダイの各々を、前記複数の空洞のうち前記対応する１個の空洞の内部に露出した前記複数のデバイス領域の各々の少なくとも１個のコンタクトパッドと電気的に接続する工程を具える。前記方法は、接触面が、前記ボディ外部の位置からアクセス可能となるよう、前記エッチング可能基板の一部から、前記複数のデバイス領域の各々における前記少なくとも１個のコンタクトパッドのための接触面を画定するため、前記エッチング可能基板をエッチングする工程をさらに具える。
【００１０】
本発明の別の実施形態において、方法は、１個のエッチング可能基板上に担持される少なくとも１個のデバイス領域を有する１個のキャリアを用いる１個の半導体ダイの実装を提供する。前記方法は、前記デバイス領域の周りに配置される１個の空洞を画定するため、前記キャリア上に、成形材料からなるボディを適用する工程と、前記半導体ダイを、前記デバイス領域の中に取り付ける工程と、前記半導体ダイを、前記空洞の内部に少なくとも部分的に露出した前記デバイス領域の１個のコンタクトパッドの第１面と電気的に接続する工程とを具える。前記方法は、第２面が、前記ボディ外部の位置からアクセス可能となるよう、前記エッチング可能基板の一部から、前記コンタクトパッドの第２面を画定するため、前記エッチング可能基板をエッチングする工程をさらに具える。
【００１１】
本発明のさらに別の態様において、方法は、１個のエッチング可能基板上に担持される複数のデバイス領域を有する１個のキャリアを用いる複数の半導体ダイの実装を提供する。前記方法は、第１半導体ダイを、第１デバイス領域中に取り付ける工程と、前記第１半導体ダイを、前記第１デバイス領域中の少なくとも１個のコンタクトパッドと電気的に接続する工程と、前記キャリア上に、成形材料からなるボディであって、第２デバイス領域の周りに配置される１個の空洞を画定し、かつ前記第１デバイス領域および前記第１半導体ダイをカプセル化する、成形材料からなるボディを適用する工程とを具える。前記方法は、第２半導体ダイを、前記第２デバイス領域中に取り付ける工程と、前記第２半導体ダイを、前記第２デバイス領域中の少なくとも１個のコンタクトパッドと電気的に接続する工程と、各々が前記第１および第２デバイス領域のうち対応する１個のデバイス領域を含む複数のダイパッケージを画定するため、前記第１および第２デバイス領域を、前記キャリアから分離する工程とをさらに具える。
【００１２】
この発明の詳細な説明の一部に取り入れられ、そしてこの発明の詳細な説明の一部を構成する添付図面は、本発明の実施形態を示し、上で与えられた本発明の一般的な説明および以下で与えられる実施形態の詳細な説明とともに、本発明の原則を説明するのに役立つ。
【発明を実施するための最良の形態】
【００１３】
本発明は、半導体ダイ用の空洞パッケージの形成方法を提供する。本発明は、これから、添付図面を参照してより詳細に説明されるであろう。
【００１４】
図１に関し、そして、本発明の実施形態によれば、１個の無鉛キャリア１０は、複数のデバイス領域からなるマトリックスまたはアレイを含む。ここでは、単一デバイス領域１２が、エッチング可能基板または支持２２の略平面２５を横切って配置され、示されている。複数のコンタクトパッド１４，１６，１８は、前記キャリア１０の前記デバイス領域１２および他の複数のデバイス領域１２（図７）の周りに配置される。前記コンタクトパッド１４，１６，１８は、前記デバイス領域１２に取り付けられる半導体チップまたはダイ２０（図３および図４）との接続を定立するために使用される。前記エッチング可能支持２２は、第１金属を具える。この第１金属は、前記コンタクトパッド１４，１６，１８を構成する単一または複数の金属に対して選択的な、適切なウェットまたはドライエッチングプロセスによってエッチングされることができる。前記コンタクトパッド１４，１６，１８は、前記エッチング可能支持２２の前記平面２５の上方に突出する。
【００１５】
コンタクトパッド１４は、第１面２４、第２面２６（図６）および側面２８を含み、前記第１面２４は金属被覆層によって画定され、前記第２面２６は前記第１面２４と反対位置にあり、同様に金属被覆層によって画定され、前記側面２８は、前記第１面２４と前記第２面２６とを共に結合する。前記側面２８は、固定機構部を含み、この固定機構部は、一般的に参照符号３０によって示され、前記コンタクトパッド１４の端部に形成され、外側の直角コーナー３１で交差する前記側面２８の平坦面によって少なくとも部分的に画定される。同様に、コンタクトパッド１６は、第１面３２、第２面３４（図６）および側面３６を含み、前記第１面３２は金属被覆層によって画定され、前記第２面３４は前記第１面３２と反対位置にあり、同様に金属被覆層によって画定され、前記側面３６は、前記第１面３２と前記第２面３４とを共に結合する。前記側面３６は、固定機構部を含み、この固定機構部は、一般的に参照符号３８によって示され、前記コンタクトパッド１６の端部に形成され、外側の直角コーナー３９で交差する前記側面３６の平坦面によって少なくとも部分的に画定される。前記第１面２４,３２は、前記コンタクトパッド１４，１６を、それぞれ、前記半導体ダイ２０と電気的に接続するのに用いられる。前記第２面２６，３４は、前記コンタクトパッド１４，１６を、それぞれ、プリント配線基板のような基板（図示せず）と電気的に接続するのに用いられる。
【００１６】
多角形で細長いコンタクトパッド１８は、第１面４２、第２面４４（図６）および側面４６を含み、前記第１面４２は金属被覆層によって画定され、前記第２面４４は前記第１面４２と反対位置にあり、同様に金属被覆層によって画定され、前記側面４６は、前記第１面４２と前記第２面４４とを共に結合する。前記側面４６は、正反対の一対の固定機構部を含み、これら固定機構部は、一般的に参照符号４８，５０によって示され、前記コンタクトパッド１８の端部に形成され、外側の直角コーナー４９および外側の直角コーナー３１で交差する前記側面４６の平坦面によって少なくとも部分的に画定される。前記コンタクトパッド１４，１６，１８のそれぞれの前記第２面２６，３４，４４は、それぞれ、以下に記載されるような前記エッチング可能支持２２のそれぞれの部分によって構成される。
【００１７】
デバイス領域１２の前記コンタクトパッド１４，１６，１８は、キャリア１０の表面を横切って分散した位置で、従来のリソグラフィおよびエッチングプロセスによって形成されることができる。例えば、前記コンタクトパッド１４，１６，１８は、前記エッチング可能基板２２に適用される１以上の金属層上にレジスト（図示せず）を適用し、このレジストを放射状パターンに露出し、前記露出したレジストにおいて転写パターンを発展させ、ウェットまたはドライエッチングプロセスのためのエッチマスクのような、前記パターニングされたレジストを用いて、前記パターンを前記金属層に転写することによって形成されることができる。前記エッチングプロセスは、前記基板２２を構成する前記金属に対して選択的に前記金属層を除去する。
【００１８】
図２によれば、エポキシ成形材料のようなある質量の成形材料で構成されるボディ５５は、前記キャリア１０を横切って適用され、そして硬化される。前記パターニングされた成形材料ボディは、複数の空洞（図２では、単一の空洞７０および単一のデバイス領域１２が示されている）を用いて構成され、キャリア１０上の前記複数のデバイス領域１２のうち対応する１個のデバイス領域を包む。１個のダイパッケージ７２を画定するための単一化後、前記空洞７０は、ボディ５５からの成形材料からなる床部５７および成形材料からなるボディ側壁部５４，５６，５８，６０を含むボディ側壁フレーム５２によって囲まれる。前記床部５７は、エッチング可能基板２２と同延で、かつエッチング可能基板２２の平面２５から、前記コンタクトパッド１４，１６，１８のそれぞれの前記第１面２４，３２，４２よりもわずかに下方の高さまで、垂直方向に縦に延在する。個別のダイパッケージへの分離または単一化前に、前記ボディ側壁フレーム５２は、隣接する複数のデバイス領域のボディ側壁フレームと接続される。前記隣接する複数のデバイス領域は、実質的に前記デバイス領域１２と同一であり、また、前記隣接する複数のデバイス領域のボディ側壁フレームは、パッケージ単一化の間に切り取られる隣接するデバイス領域１２の間の縁成形材料を有する単一片、単位質量として、実質的に前記ボディ側壁フレーム５２と同一である（図７および図８）。なお、図２中、図１およびその後の処理段階においても同じ形態である構成部材については、同じ参照符号を用いて言及している。
【００１９】
ボディ側壁部５４，５６，５８，６０は、一般的に、内側の直角コーナーを有する碁盤目配列を有し、前記ボディ側壁フレーム５２は、固定機構部３０，３８，４８，５０と接触しかつ係合する。前記固定機構部３０，３８，４８，５０は、前記ボディ側壁フレーム５２の硬化された成形材料と前記キャリア１０との間の強固な結合を作り出すことに役立つ。単一化後、前記強固な結合は、前記キャリア１０に対して相対的な前記ボディ側壁フレーム５２の垂直および水平な動作を不可能にする。ここで、「垂直」とは、平面２５に実質的に直交する方向を意味し、「水平」とは、平面２５に実質的に平行な方向を意味する。結果として、前記ボディ側壁フレーム５２は、前記キャリア１０の前記デバイス領域１２の周りに配置されて硬化された後、かつ単一化後においても、同じ位置にとどまる。
【００２０】
成形材料からなる前記パターニングされたボディ５５は、当業者によって理解されるようなすべての適切な成形技術によって前記キャリア１０に適用されることができる。例えば、前記成形材料ボディ５５は、前記複数の空洞７０を画定する、前記モールドキャビティの内側に特徴を有する前記キャリア１０の上方に、トランスファーまたはインジェクションモールドすることによって形成されることができる。前記成形材料ボディ５５の中の前記空洞７０は画定され、その後のプロセス段階において、前記半導体ダイ２０はワイヤボンディングにとってアクセス可能に残り、そして、前記コンタクトパッド１４，１６，１８のそれぞれの前記第１面２４，３２，４２は、成形材料によって汚染されない。トランスファーモールドの後、前記成形材料は、オーブン硬化のような、当業者にとって知られた技術を用いて、硬化(cure)され、そして少なくとも部分的に硬化(hardened)される。
【００２１】
図３によれば、前記半導体ダイ２０は、前記中央のコンタクトパッド１８上の中央のダイ取付パッド６２に取り付けられる。これは、例えば、導電性または非導電性接着層（図示せず）、または、多くの場合、共晶はんだである、高温度、熱伝導性はんだによって取り付けられる。なお、図３中、図２およびその後の処理段階においても同じ形態である構成部材については、同じ参照符号を用いて言及している。前記導電性接着層は、前記半導体ダイ２０と前記ダイ取付パッド６２の背面間の直接的な電気的接続を提供し、および／または、妥当な場合、熱性能を向上させる。前記コンタクトパッド１４，１６および前記ダイ取付パッド６２の周りの前記中央コンタクトパッド１８の金属被覆部分（図示せず）は、前記半導体ダイ２０の表面１９との電気的な信号接続を定立するのに用いられ、前記ダイ取付パッド６２は、前記半導体ダイ２０の裏面２１との電気的アース接続を定立するのに用いられる。前記半導体ダイ２０は、（例えばラジオ周波数またはＲＦのような）高周波半導体チップとすることができ、または、空気誘電体環境における操作からの利益を得るであろう、その他のタイプの集積回路を含むことができる。
【００２２】
図４によれば、前記半導体ダイ２０の前記露出した頂面上の複数のボンドパッド６４は、前記ダイ回路を、前記第２面である外部コンタクト面２６，３４，４４上の金属被覆領域と結合させるために、リードまたはボンドワイヤ６６によって前記コンタクトパッド１４，１６，１８上の第１面２４，３２，４２と電気的に接続される（図６）。前記ボンドワイヤ６６は、金、銅、アルミニウムおよびこれら金属の合金から選択される延性導電体から形成されることができる。実装に用いられるワイヤボンディングプロセスは、当業者によく知られている。なお、図４中、図３およびその後の処理段階においても同じ形態である構成部材については、同じ参照符号を用いて言及している。
【００２３】
図５によれば、カバーまたは蓋６８は、前記半導体ダイ２０を含む前記空洞７０の前記開口頂部を囲むために、前記成形材料ボディ５５と結合される。前記蓋６８は、図７において最も良く示されるように、成形材料ボディ５５の中に配置される他の空洞７０の前記開口頂部もまた閉じる。前記成形材料ボディ５５の頂面は、前記蓋６８の前記下部と接着結合されることができる。前記蓋６８は、前記成形材料ボディ５５を横切ってオーバーモールドされる硬化された成形材料からなるシートによって構成されることができ、または、応用されたテープとすることができる。前記蓋６８の下部は、前記半導体ダイ２０およびボンドワイヤ６６の上方に、非接触関係を保ち、垂直に間隔を置いて配置される。なお、図５中、図４およびその後の処理段階においても同じ形態である構成部材については、同じ参照符号を用いて言及している。
【００２４】
図６によれば、前記エッチング可能基板２２の部分は、従来のリソグラフィおよびウェットまたはドライエッチングプロセスを用いて除去される。これら方法は、パターニングされたエッチマスクを用いて前記基板２２の部分を保護し、基板２２を構成する、保護されていない金属部分を、前記コンタクトパッド１４，１６，１８および前記ボディ側壁フレーム５２および床部５７の前記成形材料に対して選択的に除去する。前記基板２２の保護された部分は、前記エッチングプロセスの間中、前記パターニングされたエッチマスクによってマスクされ、前記コンタクトパッド１４，１６，１８と同一の広がりを持ち、コンタクトパッド１４の前記第２面２６、コンタクトパッド１６の前記第２面３４、およびコンタクトパッド１８の前記第２面４４を構成する。エッチングは、サブトラクティブプロセスとし、このプロセス中、前記基板２２の部分は、液体薬品中で溶解される（すなわちウェットエッチング）か、または揮発性ガス組成物に変換される（すなわちドライエッチング）。形成後、前記第２面２６，３４，４４は露出され、成形材料からなる前記床部５７およびボディ側壁フレーム５２を通ってアクセス可能となる。金属被覆領域は、前記コンタクトパッド１４，１６，１８に適用されることができる。前記金属被覆領域は、前記ダイパッケージ７２の内側の前記半導体ダイ２０の前記回路との外部の電気的コンタクトとして作用する（図７）。これら金属被覆領域は、コンタクトパッド１４の前記第２面２６、コンタクトパッド１６の前記第２面３４、コンタクトパッド１８の前記第２面４４を画定するのに用いられる、パターニングされたエッチマスクとしても作用することができる。前記第２面２６，３４，４４の各々は、前記半導体ダイ２０との外部コンタクトを定立し、これは、成形材料からなる前記パターニングされたボディ５５の外側からアクセス可能である。なお、図６中、図５およびその後の処理段階においても同じ形態である構成部材については、同じ参照符号を用いて言及している。
【００２５】
前記基板２２の除去は、同一出願人による米国特許出願番号第１０／５１０，５９１号公報および米国特許出願番号第１０／５１０，５５８号公報に記載された製造プロセスの一部を構成することができる。これら出願の各々は、ここで参照することにより、全体として本出願に組み込まれる。本発明は、しかしながら、本発明の原則に限定されるものではなく、クワッドフラット無鉛（ＱＦＮ）パッケージのような他のマトリックスパッケージデザインにも適用可能である。
【００２６】
図７によれば、完成した構造は、各々が、対応する１個の空洞７０の内側に位置する、１個の半導体ダイ２０を含む複数の実質的に同一なチップまたはダイパッケージ７２を含む。単一化操作は、各対のライン７３に概ね沿って、前記個々のダイパッケージ７２を分離し、または単一化するために行われる。前記単一化操作は、単一化まで、前記隣接するダイパッケージ７２を単に結合するのに用いられる成形材料縁を示す、隣接する対のライン７３間の距離にほぼ等しい切断幅を有する、当業者に知られたウェーハ切断法を用いる切断のような技術を用いて行われることができる。前記ダイパッケージ７２は、単一化された後、プリント配線基板のような基板に実装されることができる（図示せず）。なお、図７中、図６およびその後の処理段階においても同じ形態である構成部材については、同じ参照符号を用いて言及している。
【００２７】
半導体ダイ２０は、前記空洞７０の内側の空気誘電体の中に埋設される。これは、（例えばラジオ周波数またはＲＦなどの）高周波半導体チップのような半導体ダイ２０の特定のタイプの電気的性能を向上させる。前記蓋６８ならびにボディ５５の前記床部５７およびボディ側壁フレーム５２は、水蒸気および他の大気ガスの侵入に対して前記ダイパッケージ７２を密封するため、前記空洞７９を閉ざすある質量の成形材料を具える。カプセル化された空気の覆いの中の前記半導体ダイ２０の実装は、ある質量の成形材料によって囲まれ、または閉じ込められるのとは対照的に、前記半導体ダイ２０およびそのボンドワイヤ６６の前記高周波特性を向上させる。乾燥空気は、成形材料よりも非常に低い誘電率を有し、これは、高電流密度において、一定でかつ信頼性のある性能を促進する。
【００２８】
図８によれば、前記完成した構造は、複数のダイパッケージ７４を含み、これら複数のダイパッケージ７４は、前記パターニングされたボディ５５の一部を具えることができる成形材料からなるボディ７８の一部によって各々カプセル化されている。前記ダイパッケージ７４の各々は、空洞７０と同様の空洞中の操作のために利点を得ることに失敗した半導体ダイ７６を含む。前記半導体ダイ７６は、成形材料ボディ７８によって接触され、ダイ７６は、前記成形材料ボディ７８の中に、前記ダイ７６と前記成形材料との間に、空隙または空域を設けることなしに、完全に閉じ込められ、またはカプセル化される。前記製造手順は、前記ダイパッケージ７４が、ダイパッケージ７２と同じキャリア１０上に形成されるように行われることができる。これらの各々は、対応する１個の空洞７０の内側に位置する１個の半導体ダイ２０を含む。したがって、本発明の製造方法は、形成後に単一化または分離される単一のキャリア１０上に、複数の空洞ダイパッケージ７２および複数のノン空洞ダイパッケージ７４を形成するのに用いられることができる。なお、図８中、図７およびその後の処理段階においても同じ形態である構成部材については、同じ参照符号を用いて言及している。
【００２９】
本発明の代案の実施形態において、前記半導体ダイ７６の各々は、前記複数のデバイス領域１２の対応する１個のデバイス領域の中に取り付けられ、ワイヤボンディングによって前記デバイス領域１２の前記コンタクトパッド１４，１６，１８と電気的に接続される。成形材料からなる前記ボディ５５は、前記キャリア１０上に適用され、別のデバイス領域１２および前記コンタクトパッド１４，１６，１８の周りに配置される少なくとも１個の空洞７０を画定する。前記ボディ５５は、各々の半導体ダイ７６およびその関連するデバイス領域１２をカプセル化するボディ７８をさらに含む。異なる複数の半導体ダイ２０の各々は、前記複数の空洞７０の各々の内部に取り付けられ、前記複数の空洞７０の各々の内側に露出されるコンタクトパッド１４，１６，１８の第１面２４，３２，４２と電気的に結合される。前記エッチング可能基板２２は、接触面２６，３４，４４を画定するために、前記エッチング可能基板２２の一部からエッチングされる。これら接触面２６，３４，４４は、前記コンタクトパッド１４，１６，１８の各々のために、前記ボディ５５の外部位置からアクセス可能となる。
【００３０】
有利には、全てのダイパッケージ製造工程は、複数のダイパッケージが二次元マトリックスまたはアレイにおいて同時に処理される、アレイまたはマトリックスフォーマットにおいて行われることができる。特に、複数の空洞は、リードフレームのキャリア上の複数のデバイス領域を横切って適用される成形材料からなるボディ中に画定される。カバーは、すべての空洞を同時に閉じるために適用される。前記キャリアをダイパッケージ構成要素に分離する前記単一化工程は、セラミックまたはプリント配線基板のような別の材料とは対照的に、成形材料を通り切断する(cut or saw)ことができる。本発明の前記ダイパッケージは、従来のパッケージよりもより小さくそしてコンパクトに作製されることができる。本発明は、空洞を必要としない半導体ダイが、空洞中の操作から利益を受けるダイと同じキャリア上に実装されることができるという柔軟性を有する。
【００３１】
本発明が様々な実施形態の記載によって説明されている一方で、そして、これら実施形態がかなり詳細に記載されている一方で、添付の特許請求の範囲を、そのような詳細に制限または多少なりとも限定されることは、出願人の意図するところではない。追加的な利点および修正は、当業者にとって容易であろう。それ故に、本発明の上位の態様は、したがって、上述した発明の詳細な説明、発明を実施するための最良の形態、ならびに実施例によって限定されるものではない。したがって、発展は、そのような詳細から、出願人の全般的な発明コンセプトの範囲から逸脱することなく形成されることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施形態に従う様々な処理段階を示す複数のデバイス領域を有する１個のキャリアの単一のデバイス領域の概略図である。
【図２】本発明の実施形態に従う様々な処理段階を示す複数のデバイス領域を有する１個のキャリアの単一のデバイス領域の概略図である。
【図３】本発明の実施形態に従う様々な処理段階を示す複数のデバイス領域を有する１個のキャリアの単一のデバイス領域の概略図である。
【図４】本発明の実施形態に従う様々な処理段階を示す複数のデバイス領域を有する１個のキャリアの単一のデバイス領域の概略図である。
【図５】本発明の実施形態に従う様々な処理段階を示す複数のデバイス領域を有する１個のキャリアの単一のデバイス領域の概略図である。
【図６】本発明の実施形態に従う様々な処理段階を示す複数のデバイス領域を有する１個のキャリアの単一のデバイス領域の概略図である。
【図７】複数のデバイス領域を示す図６の前記キャリアの概略的断面図を示す。
【図８】本発明の代案の実施形態に従う図７の前記キャリアと同様のキャリアの概略的断面図を示す。
【図１】
2009514241.tif 000003
【図２】
2009514241.tif 000004
【図３】
2009514241.tif 000005
【図４】
2009514241.tif 000006
【図５】
2009514241.tif 000007
【図６】
2009514241.tif 000008
【図７】
2009514241.tif 000009
【図８】
2009514241.tif 000010
【国際調査報告】
2009514241.tif 000011
2009514241.tif 000012