(57)【要約】速い始動時間及び定常状態での低い雑音を有する周波数源が提供される。周波数源は、発振器（１０２）と、発振器始動でのアナログＡＧＣループと定常状態の動作でのデジタルＡＧＣループとの間を切り替えるハイブリッド自動利得制御（ＡＧＣ）ループとを含む。アナログＡＧＣループは、発振器（１０２）に接続されたピーク検出器（１０４）と、ピーク検出器（１０４）出力と基準電圧との差を積分する誤差積分器（１０６）とを含む。デジタルＡＧＣループは、ピーク検出器出力と高／低基準電圧とを比較する比較器（１１０）と、タイマ信号を与える発振器（１０２）カウンタと、デジタル・ワードを供給されるデジタル／アナログ変換器（ＤＡＣ）（１１４）と、ＤＡＣ（１１４）と発振器（１０２）との間のロー・パス・フィルタ（１１６）とを含む。タイマ信号は、マルチプレクサ（１０８）にアナログＡＧＣループ又はデジタルＡＧＣループのいずれかを選択させる。
2009514357.tif 000002
【特許請求の範囲】
【請求項１】
振幅制御可能な発振器と、
前記発振器に接続されたハイブリッド自動利得制御（ＡＧＣ）ループとを備え、
前記ハイブリッドＡＧＣループが、アナログＡＧＣループ及びデジタルＡＧＣループを備える、周波数源。
【請求項２】
前記アナログＡＧＣループは、前記発振器が始動するとき前記発振器に接続されるよう動作可能であり、
前記デジタルＡＧＣループは、前記発振器が定常状態の動作に達した後に前記発振器に動作可能に接続される
請求項１記載の周波数源。
【請求項３】
前記発振器が水晶を備える請求項１記載の周波数源。
【請求項４】
前記ハイブリッドＡＧＣループが、マルチプレクサ及び論理回路を備え、
前記論理回路が、前記マルチプレクサが前記アナログＡＧＣループ又は前記デジタルＡＧＣループのいずれかを選択するように選択信号を前記マルチプレクサ供給するよう動作可能である
請求項１記載の周波数源。
【請求項５】
前記アナログＡＧＣループが、ピーク検出器と、当該ピーク検出器の出力及び基準電圧に接続される誤差積分器とを備え、
前記誤差積分器が、前記ピーク検出器の出力と前記基準電圧との差を積分するよう動作可能である
請求項１記載の周波数源。
【請求項６】
前記デジタルＡＧＣループが、
前記発振器のピーク振幅を検出するよう動作可能であるピーク検出器と、
前記ピーク検出器の出力と、電圧窓を形成する１対の異なった基準電圧とに接続された比較器と、
前記発振器の出力に接続され且つタイマ信号を与えるよう動作可能であるリップル・カウンタと、
前記比較器の出力に接続され且つデジタル・ワードを与えるよう動作可能であるアップ／ダウン・カウンタと、
前記リップル・カウンタ及びアップ／ダウン・カウンタに接続され、デジタル・ワードを受け取り、且つ前記タイマ信号により更新されるよう動作可能であるデジタル／アナログ変換器（ＤＡＣ）であって、前記の更新されるＤＡＣの出力が前記デジタル・ワードに依存して調整される、前記デジタル／アナログ変換器（ＤＡＣ）と、
前記ＤＡＣの出力に接続されたロー・パス・フィルタ（ＬＰＦ）とを備え、
前記発振器が、前記ＬＰＦの出力に依存して駆動される
請求項１記載の周波数源。
【請求項７】
前記発振器が始動モードにあるとき前記アナログＡＧＣループの出力と前記デジタルＡＧＣループの出力とを比較し且つフィードバック信号を前記デジタルＡＧＣループに供給して、前記アナログＡＧＣループの出力と前記デジタルＡＧＣループの出力とが前記ハイブリッドＡＧＣループが前記発振器の駆動を前記アナログＡＧＣループから前記デジタルＡＧＣループへ切り替えるときほぼ同じとなるように前記デジタルＡＧＣループの出力を調整するよう動作可能である比較器を更に備える請求項２記載の周波数源。
【請求項８】
前記ハイブリッドＡＧＣループが、所定の時間量後に前記発振器を前記アナログＡＧＣループから前記デジタルＡＧＣループへ駆動するよう動作可能である請求項１記載の周波数源。
【請求項９】
前記所定の時間量が、前記発振器が所定のスレッショルドに達した後に、前記発振器の定められた数の発振から決定される請求項８記載の周波数源。
【請求項１０】
アナログ自動利得制御（ＡＧＣ）ループと、
デジタルＡＧＣループと、
前記アナログＡＧＣループの出力と前記デジタルＡＧＣループの出力との間で選択するよう動作可能であるマルチプレクサと、
前記アナログＡＧＣループの出力及び前記デジタルＡＧＣループの出力に接続された第１の比較器であって、フィードバック信号を前記デジタルＡＧＣループに与えることにより前記アナログＡＧＣループと前記デジタルＡＧＣループとがおよそ同じとなる第１の比較器と
を備える制御回路。
【請求項１１】
前記アナログＡＧＣループが、
測定されるべき信号のピーク振幅を検出するよう動作可能であるピーク検出器と、
前記ピーク検出器の出力及び基準電圧に接続された誤差積分器であって、前記ピーク検出器の出力と前記基準電圧との差を積分するよう動作可能である前記誤差積分器と
を備える請求項１０記載の制御回路。
【請求項１２】
前記デジタルＡＧＣループが、
測定されるべき信号のピーク振幅を検出するよう動作可能であるピーク検出器と、
前記ピーク検出器の出力と、電圧窓を形成する１対の異なった基準電圧とに接続された第２の比較器と、
測定されるべき前記信号を受け取り、且つタイマ信号を与えるよう動作可能であるリップル・カウンタであって、前記第１の比較器と前記第２の比較器とのうちの少なくとも１つの比較器の出力が、デジタル・ワードを与えるよう動作可能であるアップ／ダウン・カウンタに接続される、前記リップル・カウンタと、
前記リップル・カウンタ及びアップ／ダウン・カウンタに接続され且つデジタル・ワードを受け取って、前記タイマ信号により更新されるよう動作可能であるデジタル／アナログ変換器（ＤＡＣ）であって、前記の更新されるＤＡＣの出力が前記デジタル・ワードに依存して調整される、前記デジタル／アナログ変換器（ＤＡＣ）と、
前記ＤＡＣの出力に接続されたロー・パス・フィルタ（ＬＰＦ）とを備え、
前記デジタルＡＧＣループの出力が、前記ＬＰＦの出力に依存している
請求項１０記載の制御回路。
【請求項１３】
前記マルチプレクサが、始動イベントからの所定の時間量後に前記マルチプレクサの出力を前記アナログＡＧＣループから前記デジタルＡＧＣループへ切り替えるよう動作可能である請求項１０記載の制御回路。
【請求項１４】
前記マルチプレクサの出力が、水晶発振器を駆動するのに十分である請求項１０記載の制御回路。
【請求項１５】
水晶発振器を制御する方法であって、
発振器が始動するときアナログ自動利得制御（ＡＧＣ）ループの出力を前記発振器に与えることと、前記発振器が定常状態の動作に達した後で前記デジタルＡＧＣループの出力を前記発振器に与えることとの間で切り替えるステップを備える方法。
【請求項１６】
選択信号をマルチプレクサへ供給し、それにより前記マルチプレクサが前記アナログＡＧＣループ又は前記デジタルＡＧＣループのいずれかを選択するステップを更に備える請求項１５記載の方法。
【請求項１７】
前記アナログＡＧＣループが、前記発振器のピーク振幅を検出するピーク検出器と、前記ピーク検出器の出力及び基準電圧を供給される誤差積分器とを備え、
前記誤差積分器が、前記ピーク検出器の出力と前記基準電圧との差を積分し、
前記発振器が、前記の積分の結果に依存して駆動される
請求項１５記載の方法。
【請求項１８】
前記デジタルＡＧＣループが、
前記発振器のピーク振幅を検出するピーク検出器と、
前記ピーク検出器の出力と、電圧窓を形成する１対の異なった基準電圧とを供給される比較器と、
前記発振器の出力を供給されて、タイマ信号を与えるリップル・カウンタと、
前記比較の出力を供給されて、デジタル・ワードを与えるアップ／ダウン・カウンタと、
前記デジタル・ワードを供給され且つ前記タイマ信号により更新されるデジタル／アナログ変換器（ＤＡＣ）であって、前記の更新されたＤＡＣの出力が前記デジタル・ワードに依存して調整される、前記デジタル／アナログ変換器（ＤＡＣ）と、
前記ＤＡＣの出力が供給されるロー・パス・フィルタ（ＬＰＦ）とを備え、
前記発振器が、前記ＬＰＦの出力に依存して駆動される
請求項１５記載の方法。
【請求項１９】
前記発振器が始動モードにあるとき前記アナログＡＧＣループの出力と前記デジタルＡＧＣループの出力とを比較するステップと、
フィードバック信号を前記デジタルＡＧＣループに供給して、前記アナログＡＧＣループの出力と前記デジタルＡＧＣループの出力とが前記発振器の駆動が前記アナログＡＧＣループから前記デジタルＡＧＣループへ切り替えられるときほぼ同じであるように前記デジタルＡＧＣループの出力を調整するステップと
を更に備える請求項１５記載の方法。
【請求項２０】
前記発振器の駆動が、所定の時間量後に前記アナログＡＧＣループから前記デジタルＡＧＣループへ切り替えられる請求項１５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
［技術分野］
本発明は、発振器に関する。詳細には、本発明は、低減した始動時間と定常状態の動作での低雑音とを有する発振器に関する。
【０００２】
［背景］
通信に用いられる電子回路のような多くの最近の電子回路は、高耐性で低雑音基準周波数源を用いる。これらの基準周波数源は、典型的には、水晶発振器回路を含む。利得を有する能動デバイスを用いて、水晶発振器を励振し、それは、始動から定常状態の動作に達すまで或る有限量の時間を要する。水晶発振器の最適な低雑音性能は、能動デバイスの利得に依存する。この利得は、発振器の雑音に寄与している。所望の発振振幅に達成するための利得は、水晶発振器の水晶抵抗に依存している。
【０００３】
しかしながら、水晶抵抗は、一定ではなく、通常、定常状態で発振しているときより始動時は高い。水晶抵抗は、発振器のＱ係数と関連しており、そのＱ係数は、発振器が同じ振幅で発振するのを維持するために水晶に印加される電力量を決定する。抵抗が低減するにつれ、消費される電力量も低減する。水晶抵抗の変化は、定常状態の動作での最良の雑音性能を達成するために希望される電力より多い電力を始動時に用いるようにさせる。しかしながら、最適な雑音性能を定常状態で達成するように電力を低減することは、水晶発振器が始動から定常状態に達するまでの時間量を増大させる。逆に、多くの応用において、水晶発振器が安定な定常状態周波数に最小量の時間で達成することが望ましい。従って、早い始動時間及び定常状態の動作での低雑音の両方を有する基準発振器を提供することが望ましい。
【０００４】
その上、水晶自体の物理的変化により、水晶発振器の振幅が変わる。従って、１バッチの水晶の中の水晶は、異なる定常状態発振周波数を特定の振幅範囲にわたって有する。同様に、発振器回路の周囲温度の変化により、特定の水晶の定常状態発振振幅は、回路の利得の変化に起因して変動する。従って、更に、水晶毎の変化及び単一の水晶の温度変化の両方を補償する構成を提供することが望ましい。
【０００５】
本発明は、例示としてのみ説明され、そして添付図面に限定されるものではなく、その添付図面においては、類似の参照番号は、類似の構成要素を示す。
【０００６】
当業者は、図面の中の構成要素が簡単及び明瞭になるよう示され、そして必ずしも尺度通り描かれているわけではないことを認める筈である。
【発明を実施するための最良の形態】
【０００７】
周波数源用のハイブリッド自動利得制御（ＡＧＣ）ループが、提供される。ハイブリッドＡＧＣループは、アナログＡＧＣループとデジタルＡＧＣループとの両方を含む。ＡＧＣは、周波数源の水晶発振器の振幅をモニタリングする。アナログＡＧＣループは、始動時に水晶発振器の励振を制御し、そしてデジタルＡＧＣループは、定常状態の動作が達成された後の水晶発振器の励振を制御する。ＡＧＣフィードバック・ループは、発振器の利得を調整して、振幅を実質的に一定に保つ。これは、ＡＧＣループを可能にし、そのＡＧＣループは、発振器を変調することができる雑音を導入して、より速い始動アナログ・モードを最初に有し、次いでデジタル・モードに切り替わる。デジタル・モードでは、発振器出力変化は、デジタル制御器がよりゆっくりした割合で更新されるので、アナログ・モードと比較して比較的ゆっくり起こる。しかしながら、デジタル・モードは、アナログ・モードより低い雑音を生成する。ハイブリッドＡＧＣループは、通信装置用のチューナ集積回路のような、低雑音発振器が希望されるいずれの製品に用いられることができる。
【０００８】
図１は、ハイブリッドＡＧＣの一実施形態を示す。ハイブリッドＡＧＣ１００は、振幅制御可能な発振器１０２、ピーク検出器１０４、誤差積分器１０６、マルチプレクサ（ＭＵＸ）１０８、第１の比較器１１０、カウンタ（タイマ）及びデジタル制御論理ブロック１１２、デジタル／アナログ変換器（ＤＡＣ）１１４、ロー・パス・フィルタ１１６、及び第２の比較器１１８を含む。説明が以下に与えられるが、当業者は、比較器、ＭＵＸ、アナログ積分器、ロー・パス・フィルタ及びピーク検出器のような様々な個々の構成要素に精通しているであろう。
【０００９】
一実施形態において、発振器１０２は、水晶発振器であり、その水晶発振器は、水晶を含む。水晶は、電源により励振されて、励振電力に依存する振幅の正弦波発振を引き起こす。
【００１０】
発振器１０２の出力は、ピーク検出器１０４の入力に接続される。ピーク検出器１０４は、発振器１０２のピーク振幅を検出するアナログ回路である。ピーク検出器１０４の出力は、誤差積分器１０６の入力及び第１の比較器１１０の入力に供給される。
【００１１】
アナログ・モードであるときのハイブリッドＡＧＣループ１００の図が、図２に示される。図２は、始動中に、発振器１０２の振幅を制御するためのフィードバック経路がピーク検出器１０４、誤差積分器１０６及びＭＵＸ１０８を含むことを示す。
【００１２】
また、誤差積分器１０６には基準電圧が供給される。基準電圧は、一実施形態においては、電源と接地との間に接続されている電圧ドライバにより与えられる。そしてまた、電源は、調整された電圧源（例えば、バッテリ）であってもよい。電圧ドライバは、固定又は調整可能な抵抗を含み得る。従って、誤差積分器１０６に供給される基準電圧は、いずれの所望の値に設定されることができる。
【００１３】
誤差積分器１０６は、ピーク検出器１０４により検出されたピーク値を基準電圧と比較し、そしてピーク検出器１０４の出力と基準電圧との差を積分する。誤差積分器１０６は、アナログ回路により実現されることができる。一実施形態において、誤差積分器１０６は、ピーク検出器１０４からの信号が抵抗を介して供給される反転入力、及び基準電圧が供給される非反転入力を有する演算増幅器（ＯＰアンプ）と、その演算増幅器（ＯＰアンプ）の出力と反転入力との間に接続されたキャパシタとを含む。
【００１４】
誤差積分器１０６の出力は、ＭＵＸ１０８の１つの入力に供給される。ＭＵＸ１０８のセレクタは、カウンタ及び論理回路１１２に接続され、そのカウンタ及び論理回路１１２は、選択信号をＭＵＸ１０８に供給する。ＭＵＸ１０８は、ハイブリッドＡＧＣ１００が始動中のようなアナログ・モードにあるとき誤差積分器１０６の出力を選択する。ＭＵＸ１０８の出力は、発振器１０２に供給されて、発振器の水晶を駆動する。
【００１５】
他方、図３は、デジタル・モードにあるときのＡＧＣループ１００の図を示す。図３は、定常状態の動作中に、発振器１０２の振幅を制御するためのフィードバック経路がピーク検出器１０４、第１の比較器１１０、カウンタ及びデジタル論理ブロック１１２、出デジタル／アナログ変換器（ＤＡＣ）１１４、ロー・パス・フィルタ１１６、及びＭＵＸ１０８を含むことを示す。
【００１６】
ピーク検出器１０４の出力は、第１の比較器１１０の入力に供給される。第１の比較器１１０はまた、少なくとも２つの基準電圧を供給される。これらの基準電圧は、互いに異なり、そして誤差積分器１０６に供給される基準電圧の電圧ドライバ又は他の回路と似た要領で電圧ドライバ又は他の回路により供給され得る。第１の比較器１１０に供給される基準電圧は、発振器１０２への電力が調整されることになる前に発振器１０２により供給される許容可能な振幅電圧の範囲を表す。
【００１７】
詳細には、第１の比較器１１０の出力は、カウンタ及びデジタル論理ブロック１１２を介してＤＡＣ１１４に供給される。第１の比較器１１０に供給される基準電圧は、ＤＡＣ１１４の出力が調整される前に発振器１０２の振幅の低電圧及び高電圧である。例えば、発振器１０２が公称１Ｖピーク・ツー・ピークを有する場合、低電圧及び高電圧は、それぞれ、０．９５Ｖ及び１．０５Ｖである。
【００１８】
カウンタ及び論理回路ブロック１１２は、第１のカウンタ（アップ／ダウン・カウンタ）及び第２のカウンタ（リップル・カウンタ）を含む。第１の比較器１１０とカウンタ及び論理ブロック１１２のアップ／ダウン・カウンタとは、デジタル誤差積分器を構成する。第１の比較器１１０の出力は、アップ／ダウン・カウンタがカウントアップすべきか、又はカウントダウンすべきか、或いはその現在値を維持すべきかのいずれかを指示するトリステート（３状態）信号である。ピーク検出器１０４の出力が第１の比較器１１０の基準電圧窓の外側にあるとき、第１の比較器１１０の出力は、アップ／ダウン・カウンタがカウントアップ又はカウントダウンのいずれかを行うことを可能にする。一方、ピーク検出器１０４が基準電圧窓内にあるとき、アップ／ダウン・カウンタは、その値を維持するであろう。アップ／ダウン・カウンタの出力は、デジタル・ワード（例えば、二進数）である。或る実施形態においては、このワードは、アナログ・ループにおける誤差積分器１０６のアナログ出力に相当するデジタル出力である。デジタル・ワードは、ＤＡＣ１１４に供給され、そこにおいて、それは、アナログ誤差積分器１０６の出力に相当するアナログ電圧に変換される。第２のバイナリ・カウンタ（リップル・カウンタ）は、タイマとして働き、そしてそれを用いて、ＭＵＸ１０８の出力がアナログ出力からデジタル出力へ切り替えられることになる時を決定する。このリップル・カウンタはまた、ＤＡＣ１１４へのアップ／ダウン・カウンタ出力を更新するときを決定する動作を実行する。アップ／ダウン・カウンタ出力は、所定の間隔で更新される。ＬＰＦ１１６を用いて、更新レートを制御し且つＤＡＣ１１４の出力をロー・パス・フィルタリングすることにより、デジタル・ループ動作と関連した雑音が低減される。
【００１９】
ＤＡＣ１１４の出力は、ＬＰＦ１１６を介して発振器１０２に供給される。ＬＰＦ１１６は、ＤＡＣ１１４がステップアップ又はステップダウンして発振器１０２の利得を調整するとき、ＤＡＣ１１４の切り替え中にＤＡＣ１１４により発生されたより高い周波数雑音を低減する。ＬＰＦ１１６は、いずれの数の回路により実現され得る。ＬＰＦ１１６は、ＤＣから或る設定値までの範囲の周波数を通す。一実施形態においては、単極ＲＣフィルタのコーナー周波数（折点周波数）は、約１００ＫＨｚである。
【００２０】
ＡＧＣループ１００は、図４の例により示されるように動作する。始動前には、その上側のグラフでＸｔａｌ１として示されている発振器１０２からの信号と、中間のグラフとして示されている発振器１０２への調整された電圧は、低い。始動時には、図４の下側のグラフに示されているパワーダウン信号は、（例えば、約０．９ミリ秒で）低へ遷移する。ピーク検出器１０４は、発振器１０２から与えられた低電圧を検出し、そして誤差積分器１０６は、最大電圧を与え、その最大電圧を、ＭＵＸ１０８は、発振器１０２に通す。従って、発振器１０２に供給される電圧は、迅速に最大まで増大し、一例として示すように約０．１ミリ秒かかる。
【００２１】
最終的に、発振器１０２は、１．５ミリ秒あたりに示されるように発振し始める。ひとたび発振器１０２からの発振信号の振幅が所定の量に達すると、その信号は、ＡＧＣループ１００の中のデジタル回路のためのクロック信号として用いられる。これは、カウンタ及びデジタル論理ブロック１１２の中のリップル・カウンタを開始させる。次いで、リップル・カウンタは、アップ／ダウン・カウンタをトリガして、ＤＡＣ１１４を更新する。
【００２２】
ＤＡＣ１１４が、第２の比較器１１８により誤差積分器１０６からの出力と比較される出力を与える。第２の比較器１１８からの結果が、カウンタ及び論理ブロック１１２の中のデジタル論理回路にフィードバックされ、その結果が、ＤＡＣ１１４に供給される。ＤＡＣ１１４の入力が、カウントアップ又はカウントダウンし、そしてその出力を調整し、それによりその出力は、最終的に誤差積分器１０６のそれに達するか又は実質的に等しくなる。従って、ＤＡＣ１１４の出力が、定まり、そして誤差積分器１０６の出力に達し、それにより、ＡＧＣループ１００がアナログＡＧＣループからデジタルＡＧＣループへ切り替わるとき、発振器１０２は、駆動信号の大きい変化に遭遇しない。
【００２３】
発振の指定されたサイクル数後に、発振器１０２は、定常状態に達する。リップル・カウンタは、所定のサイクル数が生じたときを決定し、次いで、誤差積分器１０６を発振器１０４からの接続を切り離し、そしてＭＵＸ１０８を用いて、ロー・パス・フィルタリングされたＤＡＣ１１４出力に接続する。これは、図４において、１．７ミリ秒と１．８ミリ秒との間で起こる。次いで、第１の比較器１１０は、ピーク検出器１０４の出力を高基準電圧及び低基準電圧と比較する。ピーク検出器１０４の出力が基準電圧窓の外側へドリフトする場合、第１の比較器１１０は、カウンタ及び論理ブロック１１２の中のアップ／ダウン・カウンタが適切な方向にカウンタすることを可能にする。アップ／ダウン・カウンタの出力は、ＤＡＣ１１４によりアナログ制御電圧に変換され、そしてそのアナログ制御電圧は、雑音を最小にするためＬＰＦ１１６によりロー・パス・フィルタリングされる。次いで、フィルタリングされた制御電圧は、発振器１０２にフィードバックされて、その振幅を制御する。
【００２４】
説明したように、ＡＧＣループ１００は、所定の時間量後に、アナログ・ループからデジタル・ループに切り替えられる（即ち、定常状態の動作が生じたと見なされる。）。一実施形態において、カウンタ及び論理ブロック１１２の中のリップル・カウンタは、発振器１０２からの出力に接続され、そしてタイマとして用いられる。この場合、リップル・カウンタの１つの出力が、アナログからデジタルへの切り替えをトリガするため用いられる一方で、別のダウンストリームの出力が、定常状態における発振の振幅をチェックするためカウンタ及び論理ブロック１１２の中の論理回路をトリガするため用いられる。代替として、既に定常状態にある第２の発振器が、時間を決定するため用いられ得る。
【００２５】
この時間は、多数の発振器を用いて応答を測定し且つ最悪のシナリオを考慮した後に、経験的に設定され得る。この場合、経験的結果は、比較の目的のため論理回路内又はどこか他の場所に格納される。その時間はまた、水晶の周波数に依存する。例えば、それは、図４に示されるように、２０ＭＨｚで動作する水晶の場合１ミリ秒かかり、又は４ＭＨｚで動作する水晶の場合５ミリ秒かかる。それに対応して、２０ＭＨｚで動作する水晶の場合、リップル・カウンタは、論理ブロック１１２が発振振幅を定常状態で１０ミリ秒毎にチェックするようにする。
【００２６】
代替として、電力が最初に発振器１０２に供給されたときからの所定の時間量を用いるよりむしろ、発振器１０２の発振振幅をモニタリングし、それを用いて、アナログ・ループとデジタル・ループとの間を切り替える。発振器１０２が始動し、そしてそれが定常状態に達する前（例えば、デジタル・ループに切り替わる前に）、幾らかのオーバーシュート及びリンギングが、起こり得る。オーバーシュート及びリンギングは、ループ安定性に依存する。従って、ループは、発振器１０２が安定化され、そして指定の期間にわたり指定の窓内に入っているとき切り替えられる。
【００２７】
電源が調整されているが、しかし、無調整型の電源を用いてもよく、又は調整された電源が、ドリフトしてもよい。上記の実施形態はまた、電源の振幅を補償することを可能にする。
【００２８】
図５は、デジタル・モードにあるときの図１に示されるＡＧＣループについての位相雑音対発振器出力のグラフである。グラフは、デジタル・ループの性能を示し、それは、対応するアナログ・ループの雑音性能より相当に良好である。分かることができるように、搬送波周波数から１ＫＨｚ、１０ＫＨｚ及び１００ＫＨｚのオフセットで、雑音は、それぞれ、搬送波振幅より下で、−１２５ｄＢ、−１５０ｄＢ及び−１７１ｄＢである。
【００２９】
従って、アナログＡＧＣループとデジタル制御ループとの両方の構成要素を組み合わせることにより、最小にされた始動時間を有する低雑音基準発振器が、提供される。始動時間は、アナログＡＧＣループを有する発振器の振幅を最初に初期化することにより最小にされる。発振器の振幅が所定の時間量にわたり安定であった後に、ＡＧＣループは、始動モード中のアナログ制御から定常状態モード中のデジタル制御に切り替えられて、より低い雑音の制御を与える。従って、速い始動時間及び定常状態動作での低雑音の両方を有する周波数源が、提供される。その上、この周波数源は、水晶毎のばらつき、及び単一の水晶の温度変化の両方を補償することができる。また、上記の構造又は実施形態を用いて、よりゆっくりした始動時間、又は定常状態動作でのより高い雑音を与えることもできる。
【００３０】
アナログＡＧＣループを始動時に用い且つデジタルＡＧＣループを定常状態動作で用いるハイブリッドＡＧＣが説明されたが、希望される場合、ハイブリッドＡＧＣ１００は、希望に応じてアナログＡＧＣループとデジタルＡＧＣループとの間を切り替えることができる。従って、例えば、アナログＡＧＣループを定常状態モードで用いることもできる。更に、希望されるいずれの判定基準を用いて、アナログＡＧＣループとデジタルＡＧＣループとの間を切り替えることもできる。
【００３１】
本明細書及び図面は、制限する意図よりむしろ例示である考えるべきであり、そしてそのような全ての変更は、本発明の範囲内に含まれることを意図していることに注目されたい。本明細書で用いられているように、用語「備える」、「含む」、又はそれらのいずれの他の変形は、非排他的包含をカバーすることを意図しており、それにより、リストされた構成要素を備えるプロセス、方法、物品、又は装置は、それらの構成要素のみを含むのではなく、明示的にはリストされていない他の構成要素、又はそのようなプロセス、方法、物品又は装置に固有の構成要素を含み得る。
【００３２】
従って、前述の詳細な説明は限定よりむしろ例示と考えることを意図し、そして添付の特許請求の範囲（全ての均等物を含む）は、本発明の趣旨及び範囲を定義することを意図していると理解されるべきである。前述の説明のいずれも、特許請求の範囲に記載された本発明の範囲又はその均等物を否定することを意図しているものではない。
【図面の簡単な説明】
【００３３】
【図１】図１は、一実施形態に従ったＡＧＣループを示す。
【図２】図２は、アナログ・モードにあるときの図１のＡＧＣループを示す。
【図３】図３は、デジタル・モードにあるときの図１のＡＧＣループを示す。
【図４】図４は、ＡＧＣループの一実施形態についての時間に対する発振器、基準及び始動の信号のグラフを示す。
【図５】図５は、デジタル・モードにあるときの図１に示されるＡＧＣループについての位相雑音対発振器出力を示すグラフである。
【図１】
2009514357.tif 000003
【図２】
2009514357.tif 000004
【図３】
2009514357.tif 000005
【図４】
2009514357.tif 000006
【図５】
2009514357.tif 000007
【国際調査報告】
2009514357.tif 000008
2009514357.tif 000009