(57)【要約】【課題】少なくとも１個の縦型伝導ＤＭＯＳと他の半導体デバイスを有する集積回路を提供する。【解決手段】複数の半導体デバイスの少なくとも１つは、ゲート１６と、その一方サイドに位置するソース電極２６と、その対向サイドに位置するドレイン電極１８を含む縦型伝導ＤＭＯＳ３２である集積回路。【選択図】図５
2009522806.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが絶縁タブ内に位置する、複数の電気的に分離された半導体デバイスを含む半導体ウエファを備え、かつそれらの半導体デバイスの少なくとも１つが、ゲートと、その一方サイドに位置するソース電極と、その対向サイドに位置するドレイン電極を含む縦型伝導ＭＯＳＦＥＴであり、前記半導体ウエファは、第１のウエファと該第１のウエファに接続された第２のウエファを備え、両ウエファが珪素製であることを特徴とする集積回路。
【請求項２】
複数の半導体デバイスの少なくとも１つは、ＣＭＯＳである請求項１に記載の集積回路。
【請求項３】
複数の半導体デバイスの全ての下に位置する埋め込み絶縁層を更に備える請求項１に記載の集積回路。
【請求項４】
埋め込み絶縁層が二酸化珪素である請求項３に記載の集積回路。
【請求項５】
第１のウエファ及び第２のウエファは珪素製である請求項１に記載の集積回路。
【請求項６】
それぞれが、ゲート、その一方サイドに位置する第１のパワー電極と、その対向サイドに位置する第２のパワー電極を含む複数のＤＭＯＳデバイスを更に備える請求項１に記載の集積回路。
【請求項７】
複数の半導体デバイスの少なくとも１つは、ＭＥＭＳである請求項１に記載の集積回路。
【請求項８】
複数の半導体デバイスの少なくとも１つは、センサである請求項１に記載の集積回路。
【請求項９】
複数の半導体デバイスの少なくとも１つは、アクチュエータである請求項１に記載の集積回路。
【請求項１０】
第１の半導体ウエファを第２の半導体ウエファに絶縁体を使用して接続して埋め込み絶縁体を有する単一のウエファを形成し、
前記第１の半導体ウエファ内に複数の溝を、各溝が少なくとも前記埋め込み絶縁体に達するように形成し、かつ
各溝を絶縁体で充填して絶縁壁を形成し、これにより、該絶縁壁をもって、各半導体の周囲に絶縁タブを形成する
ことを特徴とする集積回路の製造方法。
【請求項１１】
埋め込み絶縁体は、二酸化珪素製である請求項１０に記載の方法。
【請求項１２】
絶縁壁は、二酸化珪素製である請求項１０に記載の方法。
【請求項１３】
第１ウエファ及び第２ウエファは、珪素製である請求項１０に記載の方法。
【請求項１４】
各半導体内に半導体デバイスを更に備える請求項１０に記載の方法。
【請求項１５】
絶縁体でそれ自身を充填する前に、半導体デバイスを互いに分離するために使用する溝を形成する前に、複数の半導体デバイスを第１ウエファ内に形成することを更に含む請求項１０に記載の方法。
【請求項１６】
縦型伝導ＤＭＯＳが半導体ボディの少なくとも１つの中に形成され、該ＤＭＯＳは、ゲート構造及び第１のパワー電極を含み、前記方法は、更に第２のウエファ及び埋め込み絶縁層の一部をＤＭＯＳの下から除去し、かつ第２のパワー電極を形成して、単一ウエファ内に縦型伝導ＤＭＯＳを形成することを含む請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスに関し、より詳細には、共通ウエファにＤＭＯＳと他の半導体デバイスを有する集積回路（ＩＣ）デバイス及びその製造方法に関する。
【背景技術】
【０００２】
ＭＯＳゲートデバイスは、汎用される半導体デバイスである。本明細書では、ＭＯＳゲートデバイスとは、ＭＯＳＦＥＴやＩＧＢＴ等を意味する。一般に、集積回路を備えるデバイスは、通例電力スイッチと転送のためのＭＯＳゲートデバイスを使用している。ＩＣは、他のデバイスとともにＤＭＯＳデバイスを有していることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の集積回路は、半導体ウエファを有し、このウエファは、電気的に分離された複数の半導体デバイスを含んでいる。
【課題を解決するための手段】
【０００４】
本発明の一態様では、少なくとも１個のデバイスは、ゲートと、その一方のサイドに位置するパワー電極と、その対向するサイドに位置する他のパワー電極を備える縦型伝導ＤＭＯＳであり、このＤＭＯＳは、ＭＯＳＦＥＴであることが好ましい。本発明の一態様では、ＤＭＯＳは、埋め込み絶縁層と交差する溝状の絶縁壁により形成された絶縁タブ内に配置されている。各半導体デバイスは、それぞれの絶縁タブ内に配置されていることが好ましい。
【０００５】
本発明の他の態様では、ウエファは、第２のウエファに接続される第１ウエファを備えている。２個のウエファは、埋め込み絶縁層として機能する、二酸化珪素層のような絶縁層を介して接着されていることが好ましい。このようなウエファは、従来から、絶縁層上の珪素（ＳＯＩ）ウエファとして知られている。ＳＯＩウエファを形成するために、本発明の範囲を逸脱することなく、接着以外の技術を使用できることに注目すべきである。
【０００６】
本発明の方法では、少なくとも埋め込み絶縁体に達する複数の溝が、ＳＯＩウエファの第１の半導体ウエファに形成される。その後、溝に絶縁体を充填して、絶縁溝を形成し、これにより、半導体ボディの周囲に、絶縁壁と埋め込み絶縁体からなる絶縁タブが形成される。
【０００７】
本発明の一態様によると、溝の形成前に、複数の半導体デバイスの各々が、第１ウエファ内に形成され、これにより、溝に絶縁体を充填する前に、溝を、複数の半導体デバイスを互いに分離するために使用できる。
【０００８】
本発明の他の態様によると、縦型伝導ＤＭＯＳが、少なくとも１つの半導体ボディの中に形成され、第２のウエファの一部（珪素性であっても良い）及び埋め込み絶縁層の一部が、ＤＭＯＳの下から除去され、第２のパワー電極が、ＤＭＯＳの背面と接触するように形成され、単一ウエファ内に縦型伝導ＤＭＯＳが得られる。
【発明を実施するための最良の形態】
【０００９】
次に、添付図面に示す好ましい態様に基づいて本発明を例示的に説明するが、本発明は、これらに限定されるものではない。
【００１０】
図中、類似の符号は類似の要素を示す。図１は、ＩＣ１０の部分断面図で、このＩＣ１０は、さらに加工して、本発明によるＩＣとされる。ＩＣ１０は、少なくともその１つが縦型伝導型の二重拡散型ＭＯＳデバイス（ＤＭＯＳ）３２である複数の半導体デバイスを含んでいる。本発明の好ましい態様におけるＩＣ１０は、１又は２以上の相補的ＭＯＳ（ＣＭＯＳ）３４デバイスを含むことができる。
【００１１】
ＩＣ１０は、好ましくはＳｉＯ2からなる埋め込み酸化物層２８を備える、例えば珪素製の半導体ウエファ８を含んでいる。本発明の一態様では、ウエファ８は、２枚のウエファを互いに接着して製造されている。具体的には、酸化体（例えばＳｉＯ2）が２枚のウエファの接着に使用される。その後、半導体デバイスがウエファ８内に形成される。
【００１２】
周知の通り、ＤＭＯＳ３２は、一方の伝導性のドリフト領域（ドレイン領域１８）、ドリフト領域１８内に形成された、逆の伝導性のチャンネル領域１２（ベース又はボディ領域と呼ばれることもある）、該チャンネル領域１２内に形成され、かつドリフト領域１８と同じ伝導性で、可逆チャンネルにより、ドリフト領域１８から分離されているソース領域１１、少なくとも可逆チャンネル上に形成されたゲート構造１６、及び前記ソース領域１１及びチャンネル領域１２にオーム接続されたソース電極２６を含んでいる。
【００１３】
ＤＭＯＳ３２は、溝状の絶縁壁３０及び埋め込み酸化物層２８の一部により、隣接するデバイスから電気的に分離されている。具体的には、埋め込み酸化物層２８は、溝状の分離壁３０と交差して、絶縁タブを形成し、ＤＭＯＳ３２を隣接するデバイスから絶縁している。埋め込み酸化物層３０に達する溝を形成し、この溝を酸化物（例えばＳｉＯ2）等で充填し、１又は２以上の絶縁タブを形成することにより、前記絶縁壁３０を製造できる。その後、複数の半導体デバイス（縦型伝導ＤＭＯＳの態様を含む）を、各絶縁タブ内の半導体ボディ内に形成することができる。別法として、まず半導体デバイスを形成し、次いで、絶縁壁３０を各半導体デバイスの周囲に形成して、絶縁タブを形成しても良い。
【００１４】
図１に示すように、ＤＭＯＳ３２のドリフト領域１８は、埋め込み酸化物層２８の下の塊状珪素の上方に位置し、かつ電気的に絶縁されている。本発明の一態様によると、下方のＤＭＯＳ３２からの塊状の珪素は、埋め込み酸化物層２８の少なくとも一部とともに除去され、これにより、ドレインコンタクトが形成されて、ドリフト領域１８とのオーム接触が形成される。その結果、縦型伝導ＤＭＯＳデバイスが、ＣＭＯＳデバイス等の他のデバイスとともに、ＩＣ内に形成される。
【００１５】
本発明によりＩＣの製造を開始するためには、フォトレジスト層３３を、ウエファ８の下面の絶縁層２０（ＳｉＯ2であることが好ましい）の下に付着させる。図２に示すように、ＤＭＯＳデバイス３２の下のフォトレジスト層３３の一部を除去して、開口３５を形成する。この開口は、絶縁層２０へのアクセスを可能にする。この開口３５は、エッチングで除去するべきエリアを定め、このエリアを通して、ＤＭＯＳデバイス３２のドリフト領域１８に到達しうるようにする。
【００１６】
次いで図３に示すように、フッ酸を使用して、フォトレジスト層３３における開口から露出している絶縁層２０を除去する。その後、ＤＭＯＳデバイス３２の下方の塊状珪素を、公知の方法により除去して、図３に示すプロフィールを得る。
【００１７】
図４に示すように、フッ酸を使用して、ウエファ８の下面から露出している絶縁層２０を除去し、かつドリフト領域１８の底部から、埋め込み酸化物層２８を除去する。埋め込み酸化物層２８を除去すると、埋め込み酸化物層１８に埋め込まれ、かつデバイス３２の真下にある珪素が露出する。
【００１８】
次に、フォトレジスト層３３を除去して、絶縁層２０を、図４に示すように残す。１つのＩＣに複数のデバイスが存在する場合には、絶縁層２０を残しておくと、電気的分離特性が改良されるため好ましい。複数のデバイス間の電気的分離特性を更に改良するためには、埋め込み酸化物層２８の下方の珪素として、高抵抗のものを選択する。
【００１９】
図５に示すように、比較的厚い、例えばアルミニウムや銅製の金属接点層３９を付着させ、ＤＭＯＳ３２のドリフト領域の露出珪素への接点を形成する。接点の金属は、スパッタリングで付着させることが好ましい。
【００２０】
図６は、他の態様によるＩＣを示し、これによると、本明細書の教示に従って、複数のＣＭＯＳデバイス３４と複数のＤＭＯＳデバイス３２が、好ましくは交互に、同一のウエファ８に形成されている。図６に示した各ＤＭＯＳデバイス３２は、別個のドレイン接続３９を有している。各ドレイン接続３９は、単一の接触層を形成し、かつ写真平版術を使用して形成できる。
【００２１】
本発明のＩＣは、微小電気機械システム（ＭＥＭＳ）、センサ、アクチュエータ、又は他のデバイスを含んでいても良い。
【００２２】
以上、本発明の特定の態様について述べてきたが、当業者に自明な、他の種々の変形や修正が可能であることは明らかであり、本発明は、上記した特定の開示に限定されるものではない。
【図面の簡単な説明】
【００２３】
【図１】本発明によるデバイス製造前の、ＤＭＯＳデバイス及び他の半導体デバイスを有するＩＣの断面図である。
【図２】本発明の一態様によるＩＣの製造方法の第１段階を示す縦断面図である。
【図３】本発明の一態様によるＩＣの製造方法の第２段階を示す縦断面図である。
【図４】本発明の一態様によるＩＣの製造方法の第３段階を示す縦断面図である。
【図５】本発明の一態様によるＩＣの製造方法の第４段階を示す縦断面図である。
【図６】他の態様によるＩＣを示す部分縦断面図である。
【符号の説明】
【００２４】
８    ウエファ
１０  ＩＣ
１１  ソース領域
１２  チャンネル領域
１６  ゲート構造
１８  ドリフト領域（ドレイン領域）
２０  絶縁層
２６  ソース電極
２８  埋め込み酸化物層
３０  絶縁壁
３２  縦型伝導ＤＭＯＳ  
３３  フォトレジスト層
３４  ＣＭＯＳ
３５  開口
３９  ドレイン接続（金属接点層）
【図１】
2009522806.tif 000003
【図２】
2009522806.tif 000004
【図３】
2009522806.tif 000005
【図４】
2009522806.tif 000006
【図５】
2009522806.tif 000007
【図６】
2009522806.tif 000008
【国際調査報告】
2009522806.tif 000009