(57)【要約】  集積回路技術におけるレジストレーションマークは、ＯＮＯスタック（１２０、１２５、１３０）の頂部での第１のマスク層（２０５）の第１のエッチングによって形成される。第１の領域（２１０）がドープされた後、第２のエッチングは、ＯＮＯスタックの最上の酸化物層（１３０）にある第１のエッチング位置（３０５）で生じ、第１のアラインメントアーチファクト（５１０ｂ）を形成する。第１のマスク層を除去した後、第２のマスク層（４０５）が加えられる。第２のドーピング（５１５）は、第２のマスク層のエッチング位置（５１０ａ）で生じ、活性領域内の２つのドープ領域（２１０、５１５）の間にある隙間を保ち、フレーム領域内に２つのドーピング領域のオーバラップ部（５２０）を提供する。２ウェルのオーバラップ部で、さらなるエッチングは、ＯＮＯスタックの残りの層を除去し、半導体の最上層からシリコン（６０５）を除去して第２のレジストレーションマーク（７１０）を形成するが、この第２のレジストレーションマークは保護層（７２０）によって被覆されてもよい。
2009506567.tif 000002
【特許請求の範囲】
【請求項１】
集積回路アラインメント装置であって、
基板の最上表面層の第１の部分内に形成される第１のドーパント領域と、
前記基板の前記最上表面層の第２の部分内に形成される第２のドーパント領域と、
前記第１のドーパント領域と前記第２のドーパント領域とのオーバラップ部によって形成されるオーバラップ領域と、
前記最上表面層の前記オーバラップ領域内に設置され、あらゆる後続の製造ステップの位置合わせ機能（ｆｅａｔｕｒｅ）のための基準を設けるように構成されている、レジストレーションマークと、
を備える、装置。
【請求項２】
前記レジストレーションマークが、さらなるドーパントの１つ以上の領域を位置合わせするための基準を設ける、請求項１に記載の装置。
【請求項３】
前記第１のドーパント領域のパターン化および前記第１のドーパント領域内の最上の保護層のエッチングが、前記レジストレーションマークを形成するための第１のアラインメントアーチファクトを提供する、請求項１に記載の装置。
【請求項４】
前記レジストレーションマークが、活性層を位置付けるためのアラインメント基準を設ける、請求項１に記載の装置。
【請求項５】
アラインメント機能を備えた装置を製造する方法であって、
基板の最上表面の上へ少なくとも１つの保護層を加えるステップと、
前記少なくとも１つの保護層上に第１のフォトレジストを塗布するステップと、
前記第１のフォトレジストに複数の第１の開口部をパターン化するステップと、
実質的に前記複数の第１の開口部内に第１のドーパントで前記基板をドープして、第１の堆積領域を形成するステップと、
前記第１のフォトレジストを除去するステップと、
前記少なくとも１つの保護層上に第２のフォトレジストを塗布するステップと、
前記第２のフォトレジストにおいて第２の開口部をパターン化するステップと、
実質的に前記第２の開口部内に第２のドーパントで前記基板をドープして、第２のドーパント領域を形成するステップと、
前記第１のドーパント領域と第２のドーパント領域とのオーバラップ領域を形成するように、前記第２の開口部を前記複数の第１の開口部と位置合わせするステップと、
前記少なくとも１つの保護層および前記オーバラップ領域の前記基板の上位層の第１の部分の両方を通ってレジストレーションマークの凹部をエッチングし、レジストレーションマークを形成するステップと、
を備える、方法。
【請求項６】
前記少なくとも１つの保護層が、第１の酸化物層、窒化シリコン層、および第２の酸化物層を備え、すべてが前記基板の表面上にＯＮＯスタックを形成している、請求項５に記載の方法。
【請求項７】
前記少なくとも１つの保護層の最上部分にあるレジストレーションマークアーチファクトを前記複数の第１の開口部のそれぞれの中でエッチングするステップをさらに備える、請求項５に記載の方法。
【請求項８】
前記第２のフォトレジストおよび前記少なくとも１つの保護層を除去するステップと、
前記基板の表面および前記レジストレーションマークの上にさらに少なくとも１つの保
護層を加えるステップと、
をさらに備える、請求項５に記載の方法。
【請求項９】
前記さらなる少なくとも１つの保護層が、第１の酸化物層、窒化シリコン層、および第２の酸化物層を備え、すべてが前記レジストレーションマークの上を含む前記基板の表面上にＯＮＯスタックを形成している、請求項８に記載の方法。
【請求項１０】
前記第２のフォトレジストおよび前記少なくとも１つの保護層を除去するステップと、
前記基板に第３のフォトレジストを塗布するステップと、
第３のフォトレジストのドーパントの窓のパターンを前記レジストレーションマークに相対的に位置合わせするステップと、
前記基板を第３のドーパントでドープするステップと、
をさらに備える、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の一般的な製造に関する。より詳しくは、本発明は、半導体技術における、マスクアラインメントのためのレジストレーションマークおよびそのマークの製造方法である。
【背景技術】
【０００２】
集積回路の製造において、層間アラインメントおよび製造マスクの整合が重要である。１つのマスク層の別のマスク層へのアラインメント、または、すでに塗布されたドーパントへのマスク層のアラインメントは、能動素子の製作にとって、あるいは、たとえば分離能力、閾値パラメータまたはブレークダウン電圧などの電気的性質にとって、しばしば重要となる。一連の製造ステップのミスアラインメントは、装置が規格外であるか実施不可能であることを意味する可能性がある。製造における装置の歩留りおよびパーフォマンス価が著しく変動し、相当のコスト結果が生じる可能性がある。
【０００３】
一般的に、半導体ウエハ上の装置の位置には、カーフまたはスクライブラインの領域にアラインメントマークまたはレジストレーションマークがある。これらのレジストレーションマークによって、マスクアラインメントツールなど自動的にまたは手動で調整される光学機器がマスク層をダイ位置に整合することができるようになる。マスク表面にわたる機能に「振れ」（非線形性）がないこと、ならびにダイ表面に対するマスクの正確な平面性を含む、多くの相互依存性が、マスクアラインメントに存在する。ダイ領域の中央にある機能が正確に現わされるために、これらの量の変動は、かなりの間隔にわたり最低限に保たれなければならない。
【０００４】
特定の技術は、規格を満たし目的とされるよう実行するために、装置の寸法を精確に位置付けする必要がある。たとえばブレークダウン電圧、閾値電圧、および電気的分離能力などの装置の性能パラメータは、たとえば高電圧ＭＯＳ（ＨＶＭＯＳ）、ＤＭＯＳおよびＢＣＤＭＯＳ（バイポーラＣＭＯＳ−ＤＭＯＳ）などの特定の集積回路技術において、製造時の層間の整合に極めて依存する。これらの技術は、十分な電気的動作特性および歩留りを有する製造時のアラインメントに決定的に依存する。
【０００５】
たとえば、ＤＭＯＳ技術では、ドレイン−ソース間ブレークダウン電圧（ＢＶＤＳＳ）および「オンチャネル抵抗」（ＲＤＳ（ＯＮ））が、層間の整合の変化によって直接に変動する。必要とされるのは、臨界層のマスクのアラインメントおよび整合が、ダイ位置のフレームまたはダイ位置自体のどちらかの中で達成できる方法および構造である。
【発明の開示】
【課題を解決するための手段】
【０００６】
ダブルウェル集積回路技術が、２つのドーパント領域のオーバラップ部で製造される。オーバラップ領域内で、第１のドーパントの窓で保護膜および半導体基板の上位層を通ってさらにエッチングすることによって、レジストレーションマークが製作される。エッチングに続いて、不活性化層を加える。第１のドーパントの窓は、第１のウェルのドーピングステップおよび最上の保護膜の第１のエッチングのアーチファクトである。オーバラップ領域は、２つのドーパントから形成されている。改良されたアラインメント能力によって、位相的整合性に依存する装置の重要な電気的作動パラメータを比例して強化する。レジストレーションマークを製作するのに追加のマスクが必要でなく、酸化物層で製作されるレジストレーションマークのようにさらなる位相的なビルドアップが生じない。余分な酸化物の製造を避けることが可能であることは、ウエハが平坦な状態を維持することを意
味し、これにより、後続の製造ステップを平坦面で実行する能力が強化される。
【発明を実施するための最良の形態】
【０００７】
発明の詳細な説明
図１を参照して、ダブルウェル技術の例示的な開始用の断面１００が、半導体基板１０５の頂部に配置されている酸化物分離層１１０で開始する。シリコンオンインシュレータ層１１５の連続層が、酸化物分離層１１０の上に生成されている。
【０００８】
特定の例示的実施形態において、酸化物分離層１１０が、３，０００から２０，０００オングストローム（Å）の二酸化シリコン（ＳｉＯ２）まで変動する。たとえば、基板１０５がシリコンである場合には、酸化物分離層１１０が半導体基板１０５上で熱成長される。シリコンオンインシュレータ層１１５が、酸化物分離層１１０の頂部に製作され、厚さが０．２から２０マイクロメートル（μｍ）までおよぶ。第１の酸化物層１２０は、シリコンオンインシュレータ層１１０上で熱成長される１００Åのパッド酸化物である。２００Åの窒化シリコン（ＳｉＮ）が第１の酸化物層１２０の上に塗布されて、窒化シリコン層１２５を形成する。窒化シリコン層１２５の上に、５００Åの酸化物層が高密度プラズマ化学気相成長法（ＨＤＰ−ＣＶＤ）によって生成され、第２の酸化物層１３０を形成する。
【０００９】
図２を参照して、たとえば６０００Åの第１のフォトレジスト２０５が、第２の酸化物１３０の頂部に塗布される。この塗布は、たとえば、フレーム領域２２２および活性領域２５５の両方において行なわれる。第１のフォトレジスト２０５は、臨界層として処理され、ｎウェル（ｎｗｅｌｌ）の領域のための複数の第１のドーパントの窓２１５を形成するようにパターン化される。第１のドーパント領域２１０が、第１の熱酸化物１２０の下に形成されている。第１のドーパント領域２１０の形成は、たとえば、第１のドーパントの窓２１５を通ってシリコンオンインシュレータ層１１５の上表面に１×１０１２から５×１０１４ｃｍ−２の照射量でイオンビームを注入することによって、１０から１，０００ｋｅＶの範囲のリンドーピングにより達成される。第１のドーパント領域２１０は、第１の横型拡散オーバラップ部２３５で、第１のフォトレジスト２０５の画成する縁部をオーバラップする。注入後、アニールステップによって、シリコンオンインシュレータ層１１５にあるあらゆる格子の損傷を除去する。
【００１０】
図３を参照して、エッチングされた第２の酸化物の窓３０５が、第２の酸化物層１３０に配置されている。第２の酸化物の窓３０５は、第２の酸化物１３０内に第１のドーパントの窓２１５（図２）の位置でエッチングされている。第２の酸化物の窓３０５の残りは、以下に記載されているレジストレーションマーク（図示せず）を形成するための第１のアラインメントアーチファクトとなる。
【００１１】
図４を参照して、第２のフォトレジスト４０５が、ダブルウェル技術の装置の表面に塗布されている。第２のフォトレジスト４０５は、たとえば、６０００Åの厚さになるまで第２の酸化物層１３０の上に塗布され、第２の酸化物の窓３０５の位置を充填する。第１のドーパントの窓２１５の位置に形成された第２の酸化物の窓３０５が、後続の注入から保護するために第１のドーパント領域２１０の上に自己整合された層を形成する。
【００１２】
図５を参照して、第２のフォトレジスト４０５をパターン化した後、パターン化された第２のフォトレジスト５０５が、第２の酸化物１３０および窒化シリコン１２５の上に現れる。正確にパターン化された第２のフォトレジスト５０５は、後続のドープ領域を形成するのを助ける。パターン化された第２のフォトレジスト５０５は、第２の酸化物１３０の上に酸化物ドーパントの窓５１０ａを、窒化シリコン層１２５の上に窒化物ドーパントの窓５１０ｂを形成する。たとえば、受容体ドーパントの第２のドーパント領域５１５が
、両方のタイプのドーパントの窓５１０ａ、５１０ｂを通って、装置の上表面に埋め込まれる。たとえば、二フッ化ボロン（ＢＦ２）等の受容体ドーパントを約１×１０１２から５×１０１４ｃｍ−２の範囲で照射することによって、第２のドーパント領域５１５が形成される。
【００１３】
酸化物ドーパントの窓５１０ａが、第１のアラインメントアーチファクトに対して活性領域２５５およびフレーム領域２２２に置かれている。第１のアラインメントアーチファクトは、第２の酸化物の窓３０５（図３）である。活性領域２５５では、第２の酸化物の窓の酸化物ドーパントの窓までの間隔５５５が、第２の酸化物の窓３０５の縁部と酸化物ドーパントの窓５１０ａの縁部との間に保たれる。第２のドーパント領域５１５が、第２のフォトレジスト５０５の画定する縁部を第２の横型拡散オーバラップ部５３５でオーバラップする。第１のドーパント領域２１０は、第１のドーパントの第２のドーパントまでの間隔５４５を最小に保つことによって、第２のドーパント領域５１５に対応して位置し、２つの領域のオーバラップが活性領域２５５に生じないことを保証する。第２の酸化物の窓の酸化物ドーパントの窓までの間隔５５５は、第１のドーパントの第２のドーパントまでの間隔５４５を保つように十分に大きく選択される。
【００１４】
第２のドーパント領域５１５がフレーム領域２２２（図２）の第１のドーパント領域２１０をオーバラップする所に、オーバラップ領域５２０が形成される。フレーム領域２２２では、窒化物ドーパントの窓の第２の酸化物の窓までのオーバラップ部５２５が、窒化物ドーパントの窓５１０ｂの縁部と酸化物ドーパントの窓５１０ａの縁部との間に保たれている。窒化物ドーパントの窓５１０ｂは、同じ第１のアラインメントアーチファクト、すなわち、上述されている第２の酸化物の窓３０５（図３）の残りである。
【００１５】
図６を参照して、窒化物ドーパントの窓５１０ｂ（図５）、第１の熱酸化膜１２０、およびオーバラップ領域５２０の垂直範囲を通るエッチングによって、レジストレーションマークの凹部６０５が形成されている。たとえば、オーバラップ領域５２０にある上位層は、少なくとも２５０Åの深さまでエッチングされて、レジストレーションマークの凹部６０５の最下位の範囲を形成する。窒化物ドーパントの窓５１０ｂおよび第１の熱酸化膜１２０を通るエッチングの幾何学的形状とシリコンエッチング剤の選択性とによって、オーバラップ領域５２０の上面層のエッチングが側方の範囲において制限されることが保証される。したがって、レジストレーションマークの凹部６０５のどんなエッチングも、オーバラップ領域５２０を越えて側方に延びない。
【００１６】
図７を参照して、保護層およびフォトレジストを取り除き、かつ第３の酸化物層７２０を塗布することによって、レジストレーションマーク７１０が形成される。特定の例示的実施形態において、６０００Åの臨界フォトレジスト、ＯＮＯ構造物を剥離し、かつ、２００Åの第３の酸化物層７２０を塗布することによって、レジストレーションマーク７１０が形成される。
【００１７】
ＯＮＯ構造物は、緩衝性酸化物エッチング液（ＢＯＥ）および熱リン酸を、ＢＯＥ／熱リン酸／ＢＯＥの順序で塗布することによって、除去される。たとえば、シリコン酸化物の除去は、４０％のＮＨ４Ｆが６部と４９％のＨＦが１部のＢＯＥ液を使用して、約１２００Å／分のエッチング速度で２２°Ｃで行われる。たとえば、Ｈ３ＰＯ４：ＣｒＯ３：ＮａＣＮのエッチング剤のＨ３ＰＯ４の熱リン酸浴によって、窒化シリコン層が除去されるが、残りの二酸化ケイ素層はエッチングされない。第３の酸化物層７２０が、シリコンオンインシュレータ１１５上で熱成長され、レジストレーションマークの凹部６０５（図６）を被覆する。
【００１８】
図８を参照して、第３のフォトレジスト８０５が、第３の酸化物層７２０の上表面に塗
布され、第３のドーパントのためにパターン化されている。第３のフォトレジスト８０５は、たとえば１３，３００Åの厚さのレジスト層である。パターン化は、レジストレーションマーク７１０に対してオーバラップ領域５２０内で生じる。１組の第３のドーパント領域８１０が形成される。第３のドーパント領域８１０は、たとえば１５０ｋｅＶのリンのイオン注入および５．４×１０１２ｃｍ−２の照射で形成されてもよい。
【００１９】
図９では、レジストレーションマークの形成プロセスの例示的なプロセスフロー図９００が、保護スタックを半導体基板の上表面に塗布するステップ９０５、および装置に第１のドーパント領域を生成することによって開始する。第１のフォトレジストを塗布するステップ９１０、第１のフォトレジストをパターン化するステップ９１５、および第１のドーパントで装置をドープするステップ９２０によって、第１のドーパントが生成される。保護層の上部をエッチングするステップ９２５、第２のフォトレジストを塗布するステップ９３０、第２のフォトレジストをパターン化するステップ９３５、および第２のドーパントで装置をドープするステップ９４０により第２のドーパントを製造することで、このプロセスが続く。オーバラップ領域を形成するステップ９４５、オーバラップ領域にレジストレーションマークの凹部をエッチングするステップ９５０、および、レジストレーションマーク凹部を保護層で被覆することを含め保護層を装置の最上表面に塗布するステップ９５５で、レジストレーションマークのための領域の準備が続く。
【００２０】
装置の最上表面に第３のフォトレジストを塗布するステップ９６５、レジストレーションマークに対して第３のフォトレジストのパターンを位置合わせするステップ９７０、および第３のドーパントでドープするステップ９７５のためにレジストレーションマークを利用することによって、レジストレーションマークを形成するためのさらなる例示的なプロセスフローのステップが続く。
【００２１】
さらなるマスクが必要でなく、マークの形成にさらなる酸化物のビルドアップも使用されない、改良されたレジストレーションマークが示されている。さらなる酸化物のビルドアップを避けることによって、さらなる製造ステップの整合を容易にする平面のウエハ表面が保たれる。この改良されたアラインメント能力によって、位相的整合性に依存する臨界の装置の電気的作動パラメータを比例して強化する。
【００２２】
さまざまなプロセスステップが本発明において特定の方法で表現されてきたが、当業者であれば、製造ステップ、ドーパントの塗布、およびさまざまな層の剥離ステップが、種々の異なる技術で容易に達成されることを認識するであろう。たとえば、ドーパントは、半導体装置の最上表面層内に塗布されると記載されている。当業者であれば、このようなドーパントは、イオンビーム注入として塗布されてもよく、チャンバ内で高温で加えられるドーパントガスから拡散されてもよく、あるいは、スピンオンドーパントとして塗布されて、かつ高温で拡散されてもよいことを認識するであろう。エッチングプロセスは、窒化シリコン、二酸化シリコン、およびわずかにドープされたシリコンの既存の層によって、シリコン基板に臨界の機能を設けるために行われると記載されている。当業者であれば、エッチングは、湿式化学処理、イオンミリングおよび反応性イオンエッチングによって行われてもよいことを認識するであろう。この技術に熟練した職人であれば、湿式化学処理などの特定のエッチングプロセスは、方向選択性の種類が等方性か異方性かのいずれかをも認識するであろう。第１および第２のドーパントの塗布が、保護層の上部のエッチングまたはオーバラップ領域のレジストレーションマーク凹部のエッチングのそれぞれに先行するように示されているが、本分野の熟練した職人であれば、これらの２つのステップの順序が可逆的であることを容易に理解するであろう。
【００２３】
レジストレーションマークは、ダブルウェル技術の範囲内で製作され、フレーム領域に設置されていると記載されている。当業者であれば、レジストレーションマークが、スク
ライブライン、カーフ領域、またはダイ間の「通り（ｓｔｒｅｅｔｓ）」に設置されてもよいことを認識するであろう。半導体製造の当業者は、本発明のレジストレーションマークが、２つのドーパントのオーバラップ領域を形成することのできるあらゆる半導体プロセスの範囲内で製作されてもよいことを認識するであろう。当業者であれば、本発明のレジストレーションマークが、たとえば、このマークが活性層ドーパントの臨界アラインメントのために利用され得る活性領域を含む、あらゆる領域内に設置されることもまたできることを認識するであろう。
【００２４】
さらに、当業者であれば、多種多様な半導体領域のマスク可能な機能をウェルドーパント、能動素子および受動素子のための位置合わせの機能に整合するために、同じレジストレーションマークがどのように製作され、また利用されることができるかを、容易に理解するであろう。さらに、当業者であれば、本発明を利用して、直接的に整合されたプロセスステップに順番に依存したマスクなしの製造ステップが、実質的に位置合わせするために、本発明のレジストレーションマークを使用することに想到することが可能であろう。同様に、当業者であれば、半導体構造でない基板に対する本発明の適応性を認識するであろうし、本発明は、注入、付着、コーティング、エッチング、または例示したこれらに同等の製造プロセスに従うあらゆる基板に適用可能であろう。
【図面の簡単な説明】
【００２５】
【図１】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図２】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図３】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図４】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図５】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図６】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図７】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図８】半導体技術におけるレジストレーションマーク形成の例示的な横断面略図である。
【図９】半導体技術における、本発明のレジストレーションマーク製作の例示的なプロセスフロー図である。
【図１】
2009506567.tif 000003
【図２】
2009506567.tif 000004
【図３】
2009506567.tif 000005
【図４】
2009506567.tif 000006
【図５】
2009506567.tif 000007
【図６】
2009506567.tif 000008
【図７】
2009506567.tif 000009
【図８】
2009506567.tif 000010
【図９】
2009506567.tif 000011
【国際調査報告】
2009506567.tif 000012