(57)【要約】中間コンタクトを有するマイクロ電子デバイス、および、中間コンタクトを備えたマイクロ電子デバイスをパッケージするための関連する方法が、ここで開示される。本発明の一実施形態に基づいて構成されたパッケージドマイクロ電子デバイスは、相互接続基板（４２０）に取り付けられたマイクロ電子ダイ（３１０）を含む。マイクロ電子ダイは、複数の端子に電気的に結合された集積回路を含む。端子のそれぞれは、個々のワイヤボンド（３１４）によって、ダイ上の対応する第１のコンタクトに電気的に結合される。ダイ上の第１のコンタクトのそれぞれは、はんだボール（５８０）のような導電性カップラーによって、相互接続基板上の対応する第２のコンタクト（４２２）に電気的に結合される。【選択図】図５
2009506571.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ電子デバイスであって、
第１の面と、
前記第１の面の反対側に配置された第２の面と、
前記第１の面と前記第２の面との間に少なくとも部分的に配置された集積回路と、
前記第１の面上に配置されかつ前記集積回路に電気的に結合された複数の端子と、
を含むマイクロ電子ダイと、
前記ダイの前記第１の面によって支持されかつ前記端子の近傍に配置された複数のコンタクトと、
複数のワイヤボンドであって、前記ワイヤボンドのそれぞれが、前記コンタクトの中の１つを対応する前記端子に電気的に結合する、前記複数のワイヤボンドと、
を備えたマイクロ電子デバイス。
【請求項２】
前記複数のコンタクトが、前記ダイの前記第１の面によって支持されかつ前記端子の一方の側に配置された複数の第１のコンタクトであり、前記複数のワイヤボンドが、複数の第１のワイヤボンドであり、前記マイクロ電子デバイスが、
前記ダイの前記第１の面によって支持されかつ前記端子の他方の側に配置された複数の第２のコンタクトと、
複数の第２のワイヤボンドであって、前記第２のワイヤボンドのそれぞれが、前記第２のコンタクトの中の１つを対応する前記端子に電気的に結合する、前記複数の第２のワイヤボンドと、
をさらに備えた請求項１に記載のマイクロ電子デバイス。
【請求項３】
前記ダイの前記第１の面に取り付けられた絶縁層をさらに備え、前記絶縁層が、前記複数のコンタクトを担持する請求項１に記載のマイクロ電子デバイス。
【請求項４】
前記複数のコンタクトが、複数の第１のコンタクトであり、前記複数のワイヤボンドが、複数の第１のワイヤボンドであり、前記マイクロ電子デバイスが、
前記端子の一方の側において前記ダイの前記第１の面に積層された第１の絶縁層部分であって、前記第１の絶縁層部分が、前記複数の第１のコンタクトを担持する、前記第１の絶縁層部分と、
前記端子の他方の側において前記ダイの前記第１の面に積層された第２の絶縁層部分と、
前記第２の絶縁層部分によって担持された複数の第２のコンタクトと、
複数の第２のワイヤボンドであって、前記第２のワイヤボンドのそれぞれが、前記第２のコンタクトの中の１つを対応するに電気的に結合する、前記複数の第２のワイヤボンドと、
をさらに備えた請求項１に記載のマイクロ電子デバイス。
【請求項５】
前記複数の端子が、複数の第１の端子と複数の第２の端子とを含み、前記複数の第１の端子が、前記第１の面の一方の側に沿って整列し、前記複数の第２の端子が、前記第１の面の他方の側に沿って整列し、前記複数のコンタクトが、前記複数の第１の端子と前記複数の第２の端子との間に配置された請求項１に記載のマイクロ電子デバイス。
【請求項６】
前記複数の端子が、複数の第１の端子と複数の第２の端子とを含み、前記複数の第１の端子が、前記第１の面の一方の側に沿って整列し、前記複数の第２の端子が、前記第１の面の他方の側に沿って整列し、前記マイクロ電子デバイスが、前記複数の第１の端子と前記複数の第２の端子との間における前記ダイの前記第１の面に取り付けられた絶縁層部分をさらに備え、前記絶縁層部分が、前記複数のコンタクトを担持する請求項１に記載のマ
イクロ電子デバイス。
【請求項７】
マイクロ電子デバイスであって、
第１の面と、
前記第１の面の反対側に配置された第２の面と、
前記第１の面と前記第２の面との間に少なくとも部分的に配置された集積回路と、
前記第１の面上に配置されかつ前記集積回路に電気的に結合された複数の端子と、
を含むマイクロ電子ダイと、
前記マイクロ電子ダイの前記第１の面に取り付けられた中間基板であって、前記中間基板が、前記端子の近傍に配置された複数のコンタクトを含み、前記コンタクトのそれぞれが、対応する前記端子に電気的に結合された、前記中間基板と、
を備えたマイクロ電子デバイス。
【請求項８】
複数のワイヤボンドをさらに備え、前記中間基板上の前記コンタクトのそれぞれが、前記ワイヤボンドの中の１つによって、対応する前記端子に電気的に結合された請求項７に記載のマイクロ電子デバイス。
【請求項９】
前記複数のコンタクトが、前記端子の一方の側に配置された複数の第１のコンタクトであり、前記中間基板が、前記端子の他方の側に配置された複数の第２のコンタクトをさらに含み、前記第２のコンタクトのそれぞれが、対応する前記端子に電気的に結合された請求項７に記載のマイクロ電子デバイス。
【請求項１０】
前記複数のコンタクトが、前記端子の一方の側に配置された複数の第１のコンタクトであり、前記中間基板が、前記端子の他方の側に配置された複数の第２のコンタクトをさらに含み、前記マイクロ電子デバイスが、
前記第１のコンタクトのそれぞれを対応する前記端子に電気的に結合する複数の第１のワイヤボンドと、
前記第２のコンタクトのそれぞれを対応する前記端子に電気的に結合する複数の第２のワイヤボンドと、
をさらに備えた請求項７に記載のマイクロ電子デバイス。
【請求項１１】
前記複数の端子が、複数の第１の端子と複数の第２の端子とを含み、前記複数の第１の端子が、前記ダイの前記第１の面の一方の側に配置され、前記複数の第２の端子が、前記ダイの前記第１の面の他方の側に配置され、前記複数のコンタクトが、前記複数の第１の端子と前記複数の第２の端子との間に配置された請求項７に記載のマイクロ電子デバイス。
【請求項１２】
前記複数の端子が、複数の第１の端子と複数の第２の端子とを含み、前記複数の第１の端子が、前記ダイの前記第１の面の一方の側に配置され、前記複数の第２の端子が、前記ダイの前記第１の面の他方の側に配置され、前記複数のコンタクトが、前記複数の第１の端子と前記複数の第２の端子との間に配置され、前記マイクロ電子デバイスが、
前記第１の端子のそれぞれを前記コンタクトの中の対応する１つに電気的に結合する複数の第１のワイヤボンドと、
前記第２の端子のそれぞれを前記コンタクトの中の対応する１つに電気的に結合する複数の第２のワイヤボンドと、
をさらに備えた請求項７に記載のマイクロ電子デバイス。
【請求項１３】
マイクロ電子デバイスであって、
第１の面と、
前記第１の面の反対側に配置された第２の面と、
前記第１の面と前記第２の面との間に少なくとも部分的に配置された集積回路と、
前記第１の面上に配置されかつ前記集積回路に電気的に結合された複数の第１の端子と、
前記第１の面上に配置されかつ前記集積回路に電気的に結合された複数の第２の端子であって、前記複数の第２の端子が、前記複数の第１の端子から離れて配置された、前記複数の第２の端子と、
を含むマイクロ電子ダイと、
前記第１の面によって支持されかつ前記複数の第１の端子と前記複数の第２の端子との間に配置された複数の第１のコンタクトと、
前記第１の面によって支持されかつ前記複数の第１の端子と前記複数の第２の端子との間に配置された複数の第２のコンタクトと、
前記第１の端子のそれぞれを対応する前記第１のコンタクトに電気的に結合する複数の第１のワイヤボンドと、
前記第２の端子のそれぞれを対応する前記第２のコンタクトに電気的に結合する複数の第２のワイヤボンドと、
を備えたマイクロ電子デバイス。
【請求項１４】
前記第１の端子および前記第２の端子から離れて前記第１の面に取り付けられた絶縁層をさらに備え、前記第１のコンタクトの少なくとも一部分が、前記絶縁層によって担持された請求項１３に記載のマイクロ電子デバイス。
【請求項１５】
前記第１のコンタクトおよび前記第２のコンタクトのそれぞれが、はんだ材料に取り付けられるように構成された金属めっきを含み、前記マイクロ電子デバイスが、
前記第１の面に積層された第１の絶縁層部分と、
前記第１の面に積層された第２の絶縁層部分であって、前記第１の絶縁層部分が、前記複数の第１のコンタクトを担持し、前記第２の絶縁層部分が、前記複数の第２のコンタクトを担持する、前記第２の絶縁層部分と、
をさらに備えた請求項１３に記載のマイクロ電子デバイス。
【請求項１６】
前記複数の第１の端子が、前記マイクロ電子ダイの一方の縁の近傍に整列し、前記複数の第２の端子が、前記マイクロ電子ダイの反対側の縁の近傍に整列した請求項１３に記載のマイクロ電子デバイス。
【請求項１７】
パッケージドマイクロ電子デバイスであって、
集積回路に電気的に結合された複数の端子を有するマイクロ電子ダイと、
前記マイクロ電子ダイによって支持された複数の第１のコンタクトと、
前記第１のコンタクトのそれぞれを前記ダイ上の前記端子の中の対応する１つに個々に結合する複数のワイヤボンドと、
前記マイクロ電子ダイに取り付けられた相互接続基板と、
前記相互接続基板によって支持された複数の第２のコンタクトと、
前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の前記第２のコンタクトの中の対応する１つに電気的に接続する複数の導電性カップラーと、
を備えたパッケージドマイクロ電子デバイス。
【請求項１８】
前記マイクロ電子ダイ上の前記複数の第１のコンタクトが、前記相互接続基板上の前記複数の第２のコンタクトと向かい合った請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項１９】
前記マイクロ電子ダイ上の前記複数の第１のコンタクトが、前記相互接続基板上の前記複数の第２のコンタクトと垂直方向において整列するように配置された請求項１７に記載
のパッケージドマイクロ電子デバイス。
【請求項２０】
前記マイクロ電子ダイ上の前記複数の第１のコンタクトが、前記相互接続基板上の前記複数の第２のコンタクトと垂直方向において整列するように配置され、前記マイクロ電子ダイ上の前記複数の第１のコンタクトが、前記相互接続基板上の前記複数の第２のコンタクトと向かい合った請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項２１】
前記相互接続基板と前記マイクロ電子ダイとの間に空間を画定するために、前記相互接続基板が、前記マイクロ電子ダイからずれて配置され、前記複数のワイヤボンドが、前記マイクロ電子ダイと前記相互接続基板との間の空間内に全体的に配置された請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項２２】
前記マイクロ電子ダイが、接着剤によって前記相互接続基板に結合され、前記接着剤が、少なくとも前記複数の導電性カップラーを封入する請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項２３】
前記マイクロ電子ダイが、接着剤によって前記相互接続基板に結合され、前記接着剤が、少なくとも前記複数の第１のコンタクト、前記複数の第２のコンタクト、前記複数のワイヤボンド、および、前記複数の導電性カップラーを封入する請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項２４】
前記マイクロ電子ダイの表面に取り付けられた絶縁層をさらに備え、前記第１のコンタクトが、前記絶縁層によって担持される請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項２５】
前記複数のワイヤボンドが、複数の第１のワイヤボンドであり、前記複数の導電性カップラーが、複数の第１の導電性カップラーであり、前記パッケージドマイクロ電子デバイスが、
前記マイクロ電子ダイによって支持された複数の第３のコンタクトであって、前記第３のコンタクトが、前記ダイ上の前記端子の一方の側に配置され、前記第１のコンタクトが、前記ダイ上の前記端子の他方の側に配置された、前記複数の第３のコンタクトと、
前記第３のコンタクトのそれぞれを前記ダイ上の前記端子の中の対応する１つに個々に結合する複数の第２のワイヤボンドと、
前記相互接続基板によって支持された複数の第４のコンタクトと、
前記ダイ上の前記第３のコンタクトのそれぞれを前記相互接続基板上の前記第４のコンタクトの中の対応する１つに電気的に接続する複数の第２の導電性カップラーと、
をさらに備えた請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項２６】
前記相互接続基板上の前記第２のコンタクトが、前記ダイ上の前記第１のコンタクトと垂直方向に整列し、前記相互接続基板上の前記第４のコンタクトが、前記ダイ上の前記第３のコンタクトと垂直方向に整列する請求項２５に記載のパッケージドマイクロ電子デバイス。
【請求項２７】
前記相互接続基板上の前記第２のコンタクトおよび前記第４のコンタクトが、前記ダイ上の前記第１のコンタクトおよび前記第３のコンタクトと向かい合った請求項２５に記載のパッケージドマイクロ電子デバイス。
【請求項２８】
前記複数のワイヤボンドが、複数の第１のワイヤボンドであり、前記複数の導電性カップラーが、複数の第１の導電性カップラーであり、前記パッケージドマイクロ電子デバイスが、
前記端子の一方の側において前記マイクロ電子ダイの表面に取り付けられた第１の絶縁層部分であって、前記第１のコンタクトが、前記第１の絶縁層部分によって担持された、前記第１の絶縁層部分と、
前記端子の他方の側において前記マイクロ電子ダイの前記表面に取り付けられた第２の絶縁層部分と、
前記第２の絶縁層部分によって担持された複数の第３のコンタクトと、
前記第３のコンタクトのそれぞれを前記ダイ上の前記端子の中の対応する１つに個々に結合する複数の第２のワイヤボンドと、
前記相互接続基板によって支持された複数の第４のコンタクトと、
前記ダイ上の前記第３のコンタクトのそれぞれを前記相互接続基板上の前記第４のコンタクトの中の対応する１つに電気的に接続する複数の第２の導電性カップラーと、
をさらに備えた請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項２９】
前記マイクロ電子ダイ上の前記複数の端子が、複数の第１の端子であり、前記マイクロ電子ダイが、前記第１の端子から離れて配置されかつ前記集積回路に電気的に結合された複数の第２の端子をさらに含み、前記複数のワイヤボンドが、前記第１のコンタクトのそれぞれを前記第１の端子の中の対応する１つに個々に結合する複数の第１のワイヤボンドであり、前記複数の導電性カップラーが、複数の第１の導電性カップラーであり、前記パッケージドマイクロ電子デバイスが、
前記マイクロ電子ダイによって支持された複数の第３のコンタクトであって、前記第１のコンタクトおよび前記第３のコンタクトが、前記ダイ上の前記第１の端子と前記第２の端子との間に配置された、前記複数の第３のコンタクトと、
前記第３のコンタクトのそれぞれを前記第２の端子の中の対応する１つに個々に結合する複数の第２のワイヤボンドと、
前記相互接続基板によって支持された複数の第４のコンタクトと、
前記ダイ上の前記第３のコンタクトのそれぞれを前記相互接続基板上の前記第４のコンタクトの中の対応する１つに電気的に接続する複数の第２の導電性カップラーと、
をさらに備えた請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項３０】
前記マイクロ電子ダイ上の前記複数の端子が、複数の第１の端子であり、前記マイクロ電子ダイが、前記第１の端子から離れて配置されかつ前記集積回路に電気的に結合された複数の第２の端子をさらに含み、前記複数のワイヤボンドが、前記第１のコンタクトのそれぞれを前記第１の端子の中の対応する１つに個々に結合する複数の第１のワイヤボンドであり、前記複数の導電性カップラーが、複数の第１の導電性カップラーであり、前記パッケージドマイクロ電子デバイスが、
前記第１の端子と前記第２の端子との間における前記マイクロ電子ダイの表面に取り付けられた第１の絶縁層部分であって、前記第１のコンタクトが、前記第１の絶縁層部分によって担持された、前記第１の絶縁層部分と、
前記第１の端子と前記第２の端子との間における前記マイクロ電子ダイの前記表面に取り付けられた第２の絶縁層部分と、
前記第２の絶縁層部分によって担持された複数の第３のコンタクトと、
前記第３のコンタクトのそれぞれを前記第２の端子の中の対応する１つに個々に結合する複数の第２のワイヤボンドと、
前記相互接続基板によって支持された複数の第４のコンタクトと、
前記ダイ上の前記第３のコンタクトのそれぞれを前記相互接続基板上の前記第４のコンタクトの中の対応する１つに電気的に接続する複数の第２の導電性カップラーと、
をさらに備えた請求項１７に記載のパッケージドマイクロ電子デバイス。
【請求項３１】
パッケージドマイクロ電子デバイスであって、
集積回路に電気的に結合された複数の端子を有するマイクロ電子ダイと、
前記マイクロ電子ダイによって支持された複数の第１のコンタクトと、
前記第１のコンタクトのそれぞれを前記端子の中の対応する１つに個々に結合する複数の導電性ラインと、
前記マイクロ電子ダイに取り付けられた相互接続基板であって、前記ダイと向かい合った第１の面と前記ダイに背を向けた第２の面とを有する、前記相互接続基板と、
前記相互接続基板の前記第１の面によって支持された複数の第２のコンタクトと、
前記相互接続基板の前記第２の面によって支持された複数のボールパッドであって、前記ボールパッドのそれぞれが、前記第２のコンタクトの中の対応する１つに電気的に結合された、前記複数のボールパッドと、
前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の前記第２のコンタクトの中の対応する１つに電気的に接続する複数の導電性カップラーと、
を備えたパッケージドマイクロ電子デバイス。
【請求項３２】
前記ダイ上の前記端子のそれぞれが、第１の導電性ラインによって、対応する前記第１のコンタクトに電気的に結合され、前記相互接続基板の前記第２の面上に存在する前記ボールパッドのそれぞれが、前記相互接続基板を貫通して延びる導電性ビアの少なくとも一部分を含む第２の導電性ラインによって、対応する前記第２のコンタクトに電気的に結合された請求項３１に記載のパッケージドマイクロ電子デバイス。
【請求項３３】
前記ダイ上の前記端子のそれぞれが、ワイヤボンドを含む第１の導電性ラインによって、対応する前記第１のコンタクトに電気的に結合され、前記相互接続基板の前記第２の面上に存在する前記ボールパッドのそれぞれが、前記相互接続基板を貫通して延びる導電性ビアの少なくとも一部分を含む第２の導電性ラインによって、対応する前記第２のコンタクトに電気的に結合された請求項３１に記載のパッケージドマイクロ電子デバイス。
【請求項３４】
前記ダイ上の前記複数の第１のコンタクトが、前記相互接続基板の前記第２の面上に存在する前記複数の第２のコンタクトと向かい合った請求項３１に記載のパッケージドマイクロ電子デバイス。
【請求項３５】
前記複数の第１のコンタクトが、第１のパターンで配置され、前記複数の第２のコンタクトが、第２のパターンで配置され、前記第１のパターンが、前記第２のパターンの鏡像である請求項３１に記載のパッケージドマイクロ電子デバイス。
【請求項３６】
前記相互接続基板と前記マイクロ電子ダイとの間に空間を画定するために、前記相互接続基板が、前記マイクロ電子ダイからずれて配置され、前記複数の導電性ラインが、前記マイクロ電子ダイと前記相互接続基板との間の空間内に全体的に配置された請求項３１に記載のパッケージドマイクロ電子デバイス。
【請求項３７】
前記マイクロ電子ダイが、成形材料によって前記相互接続基板に結合され、前記成形材料が、少なくとも前記複数の導電性カップラーを封入する請求項３１に記載のパッケージドマイクロ電子デバイス。
【請求項３８】
前記成形材料が、少なくとも前記複数の第１のコンタクト、前記複数の第２のコンタクト、前記複数の導電性ライン、および、前記複数の導電性カップラーを封入する請求項３１に記載のパッケージドマイクロ電子デバイス。
【請求項３９】
パッケージドマイクロ電子デバイスであって、
集積回路に電気的に結合された複数の端子を有するマイクロ電子ダイと、
前記マイクロ電子ダイによって支持された複数の第１のコンタクトと、
前記マイクロ電子ダイに取り付けられた相互接続基板であって、前記相互接続基板が、
前記ダイと向かい合った第１の面と前記ダイに背を向けた第２の面とを有する、前記相互接続基板と、
前記相互接続基板の前記第１の面によって支持された複数の第２のコンタクトと、
前記マイクロ電子ダイ上の前記端子のそれぞれを前記ダイ上の前記第１のコンタクトの中の対応する１つに電気的に結合するための手段と、
前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の前記第２のコンタクトの中の対応する１つに電気的に接続するための手段と、
を備えたパッケージドマイクロ電子デバイス。
【請求項４０】
前記ダイ上の前記端子のそれぞれを前記ダイ上の前記第１のコンタクトの中の対応する１つに電気的に結合するための前記手段が、ワイヤボンドを含む請求項３９に記載のパッケージドマイクロ電子デバイス。
【請求項４１】
前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の前記第２のコンタクトの中の対応する１つに電気的に接続するための前記手段が、リフローはんだ材料を含む請求項３９に記載のパッケージドマイクロ電子デバイス。
【請求項４２】
前記複数の第１のコンタクトを前記ダイの表面上に支持するための絶縁手段をさらに備えた請求項３９に記載のパッケージドマイクロ電子デバイス。
【請求項４３】
マイクロ電子デバイスを製造する方法であって、
集積回路を有するマイクロ電子ダイの表面上に複数の端子を形成するステップであって、前記端子のそれぞれが、前記集積回路に電気的に結合される、前記複数の端子を形成するステップと、
前記マイクロ電子ダイの前記表面上における前記端子の近傍に複数のコンタクトを形成するステップと、
ワイヤボンドによって、前記コンタクトのそれぞれを対応する前記端子に電気的に接続するステップと、
を備えた方法。
【請求項４４】
複数の端子を形成するステップが、前記マイクロ電子ダイの前記表面の中央部分の近傍に前記端子を一列に配置することを含み、前記端子の近傍に複数のコンタクトを形成するステップが、前記端子の一方の側に複数の第１のコンタクトを形成すること、および、前記端子の他方の側に複数の第２のコンタクトを形成することを含む請求項４３に記載の方法。
【請求項４５】
複数の端子を形成するステップが、前記マイクロ電子ダイの一方の縁の近傍に複数の第１の端子を配置すること、および、前記マイクロ電子ダイの反対側の縁の近傍に複数の第２の端子を配置することを含み、前記端子の近傍に複数のコンタクトを形成するステップが、前記複数の第１の端子と前記複数の第２の端子との間に複数のコンタクトを形成することを含む請求項４３に記載の方法。
【請求項４６】
絶縁層を前記マイクロ電子ダイの前記表面に積層するステップをさらに備え、前記端子の近傍に複数のコンタクトを形成するステップが、前記複数のコンタクトを前記絶縁層上に形成することを含む請求項４３に記載の方法。
【請求項４７】
パッケージドマイクロ電子デバイスを製造する方法であって、
集積回路を有するマイクロ電子ダイ上に複数の端子を形成するステップであって、前記端子のそれぞれが、前記集積回路に電気的に結合される、前記複数の端子を形成するステップと、
複数の第１のコンタクトを前記端子の近傍に形成するステップと、
前記第１のコンタクトのそれぞれを前記端子の中の対応する１つに電気的に結合するステップと、
複数の第２のコンタクトを相互接続基板上に形成するステップと、
前記基板上の前記複数の第２のコンタクトが前記マイクロ電子ダイ上の前記複数の第１のコンタクトと向かい合うように前記相互接続基板を配置するステップと、
前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の前記第２のコンタクトの中の対応する１つに電気的に結合するステップと、
を備えた方法。
【請求項４８】
前記第１のコンタクトのそれぞれを前記端子の中の１つに電気的に結合するステップが、前記第１のコンタクトのそれぞれから前記端子の中の対応する１つにワイヤボンドを取り付けることを含む請求項４７に記載の方法。
【請求項４９】
絶縁層を前記マイクロ電子ダイの表面に取り付けるステップをさらに備え、前記端子の近傍に複数の第１のコンタクトを形成するステップが、前記絶縁層上に複数の第１のコンタクトを形成することを含む請求項４７に記載の方法。
【請求項５０】
前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の前記第２のコンタクトの中の対応する１つに電気的に結合するステップが、前記第１のコンタクトと前記第２のコンタクトとの隣接する対の間にはんだ材料をリフローすることを含む請求項４７に記載の方法。
【請求項５１】
複数の第２のコンタクトを相互接続基板上に形成するステップが、前記マイクロ電子ダイと向かい合った前記相互接続基板の第１の面上に複数の第２のコンタクトを形成することを含み、前記方法が、前記マイクロ電子ダイに背を向けた前記相互接続基板の第２の面上に複数の第３のコンタクトを形成するステップをさらに備え、前記第３のコンタクトのそれぞれが、前記相互接続基板を貫通して少なくとも部分的に延びる導電性ラインによって、前記第２のコンタクトの中の１つに電気的に結合される請求項４７に記載の方法。
【請求項５２】
複数の第２のコンタクトを相互接続基板上に形成するステップが、前記マイクロ電子ダイと向かい合った前記相互接続基板の第１の面上に複数の第２のコンタクトを形成することを含み、前記方法が、前記マイクロ電子ダイに背を向けた前記相互接続基板の第２の面上に複数のボールパッドを形成するステップをさらに備え、前記ボールパッドのそれぞれが、前記相互接続基板を貫通して延びるビアの一部分を含む導電性ラインによって、前記第２のコンタクトの中の１つに電気的に結合される請求項４７に記載の方法。
【請求項５３】
前記相互接続基板を配置するステップが、前記相互接続基板と前記マイクロ電子ダイとの間に空間を画定するために、前記相互接続基板を前記マイクロ電子ダイからずれて配置することを含み、前記方法が、前記空間を成形材料で満たすステップをさらに備えた請求項４７に記載の方法。
【請求項５４】
前記ダイ上の前記第１のコンタクトのそれぞれを前記相互接続基板上の対応する前記第２のコンタクトに電気的に結合するステップが、第１のコンタクトと第２のコンタクトとの向かい合った対の間にはんだ接続を形成することを含み、前記方法が、前記複数の端子、前記複数の第１のコンタクト、前記複数の第２のコンタクト、および、前記はんだ接続を封止する成形材料で、前記相互接続基板と前記マイクロ電子ダイとの間の空間を満たすステップをさらに備えた請求項４７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
以下の開示は、一般的には、マイクロ電子デバイスをパッケージすることに関し、より詳細には、マイクロ電子ダイをインターポーザー基板に電気的に結合するための方法に関する。
【背景技術】
【０００２】
一般的なダイレベルのパッケージドマイクロ電子デバイスは、典型的には、マイクロ電子ダイと、インターポーザー基板またはダイに取り付けられたリードフレームと、ダイを取り囲む成形ケーシングとを含む。ダイは、一般的には、複数のボンドパッドに結合された集積回路を含む。ボンドパッドは、典型的には、インターポーザー基板またはリードフレーム上のコンタクトに結合され、電気的外部コンタクトの役割をなし、その電気的コンタクトを介して、電源電圧、信号、などが、集積回路へ送信され、かつ、集積回路から送信される。コンタクトに加えて、インターポーザー基板は、誘電体材料内に支持された導電性トレースを介してコンタクトに結合されたボールパッドを含んでもよい。“ボールグリッドアレイ”を画定するために、はんだボールが、一対一の対応でボールパッドに取り付けられてもよい。一般的には、ボールグリッドアレイを備えたパッケージドマイクロ電子デバイスは、リードフレームを使用する一般的なパッケージよりも小さいプロファイルおよびより多いピン数を有するより高級なパッケージである。
【０００３】
ボールグリッドアレイを備えたパッケージドマイクロ電子デバイスを製造する１つのプロセスは、（ａ）複数のダイを半導体ウェーハ上に形成すること、（ｂ）ウェーハを切断してダイを分離または単体化すること、（ｃ）個々のダイをインターポーザー基板に取り付けること、（ｄ）ダイ上のボンドパッドをインターポーザー基板上のコンタクトにワイヤボンディングすること、（ｅ）適切な成形材料によってダイを封止することを含む。上述したようにして製造されたパッケージドマイクロ電子デバイスは、しばしば、携帯電話、ページャー、携帯情報端末、コンピュータ、および、その他の電子製品において使用される。これらの製品に対する需要が大きくなるにつれて、パッケージドマイクロ電子デバイスの性能を向上させ、それと同時に、プリント回路基板上におけるそのようなデバイスの高さおよび表面積または“フットプリント”を減少させようとする努力が、継続的になされている。しかしながら、マイクロ電子デバイスのサイズを減少させることは、性能が向上するにつれて、より難しいものになりつつある。なぜなら、より高い性能は、典型的には、より多くの集積回路およびボンドパッドを必要とするからである。
【０００４】
図１は、従来技術に基づいて構成されたパッケージドマイクロ電子デバイス１００の部分切取等角図である。パッケージドマイクロ電子デバイス１００は、一般的なボードオンチップ（ＢＯＣ）構成によって相互接続基板１２０に取り付けられたマイクロ電子ダイ１１０を含む。マイクロ電子ダイ１１０は、複数の端子（例えば、ボンドパッド）１１２に電気的に結合された集積回路１１６を含む。端子１１２のそれぞれは、個々のワイヤボンド１１４によって、相互接続基板１２０上に存在する対応するボンドフィンガーまたはコンタクト１２２に電気的に結合される。そして、コンタクト１２２のそれぞれは、基板１２０の表面上に形成された導電性ラインまたはトレース１２４によって、対応するボールパッド１２６に電気的に接続される。電気的な接続がなされた後、マイクロ電子ダイ１１０は、保護のための適切な成形材料１４０によって封止されてもよい。パッケージドマイクロ電子デバイス１００を、プリント回路基板（ＰＣＢ）、プリント配線組立品（ＰＷＡ）、および／または、その他の電子的接合点（図示しない）に取り付けるためのボールグ
リッドアレイを形成するために、はんだボール（図示しない）が、一対一の対応でボールパッド１２６に取り付けられてもよい。
【０００５】
マイクロ電子ダイ１１０の性能が向上するにつれて、端子１１２の数も増加する。このことを、ダイ１１０をより小さいものにしようとする傾向と組み合わせると、ダイ１１０上に存在する端子１１２は、きわめて微細なピッチのアレイとなる。端子１１２を収容するのに十分なコンタクト１２２およびトレース１２４を提供することによって、相互接続基板１１２の表面は、ダイ１１０の近傍においてきわめて密集したものとなる。場所によっては、基板１２０の表面は、さらなるコンタクトまたはトレースをもはや追加できないほどに密集したものとなる。この制約は、とりわけ、ダイ１１０の性能が向上すれば、マイクロ電子デバイス１００を縮小する能力をさらに制限する。
【０００６】
図２は、従来技術に基づいて構成された別のパッケージドマイクロ電子デバイス２００の部分切取等角図である。パッケージドマイクロ電子デバイス２００は、一般的なチップオンボード（ＣＯＢ）構成によって相互接続基板２２０にボンディングされたマイクロ電子ダイ２１０を含む。マイクロ電子ダイ２１０は、複数の第１の端子２１２ａおよび複数の第２の端子２１２ｂに電気的に結合された集積回路２１６を含む。図示されるように、第１の端子２１２ａは、ダイ２１０の一方の側に沿って配置され、第２の端子２１２ｂは、ダイ２１０の他方の側に配置される。端子２１２のそれぞれは、個々のワイヤボンド２１４によって、相互接続基板２２０上に存在する対応するコンタクト２２２に電気的に接続される。そして、コンタクト２２２のそれぞれは、導電性ライン２２４によって、対応するボールパッド２２６に電気的に結合される。図２に示される一般的なＣＯＢ構成においては、ボールパッド２２６は、相互接続基板２２０の裏面に配置され、それぞれの導電性ライン２２４の一部分は、基板２２０を貫通して延び、対応するボールパッド２２６に到達する。すべての電気的な接続がなされた後、マイクロ電子ダイ２１０は、適切な成形材料２４０内に封入される。
【０００７】
図１を参照して上述した密集問題の多くは、図２に示されるパッケージドマイクロ電子デバイス２００についても当てはまる。例えば、マイクロ電子ダイ２１０の性能が向上するにつれて、端子２１２およびその他のダイコンポーネントの数もまた増加する。その結果として、パッケージドデバイス２００の全体的なサイズを減少させる一般的な方法は、相互接続基板２２０のサイズを減少させることである。しかしながら、相互接続基板２２０がより小さくなるにつれて、コンタクト２２２は、より小さくかつより凝縮されたものでなければならない。なぜなら、それらのコンタクト２２２を収容する面積は、減少するからである。このことは、ワイヤボンド２１４をコンタクト２２２に取り付けるのを益々困難にし、そして、そのことは、パッケージ全体を縮小する能力をさらに制限しようとする。
【発明を実施するための最良の形態】
【０００８】
Ａ．概論
以下の開示は、中間コンタクトを有するマイクロ電子デバイスおよび／または相互接続基板のいくつかの実施形態を説明する。また、以下の開示は、中間コンタクトを有するマイクロ電子デバイスをパッケージするための方法のいくつかの実施形態を説明する。本発明の一態様は、第１の面、その第１の面の反対側に配置された第２の面、および、第１の面と第２の面との間に少なくとも部分的に配置された集積回路を有するマイクロ電子デバイスに関するものである。マイクロ電子デバイスは、さらに、複数の端子、複数の第１のコンタクト、および、複数の第２のコンタクトを含む。端子は、マイクロ電子デバイスの第１の面上に配置され、かつ、集積回路に電気的に結合される。第１のコンタクトは、第１の面上において端子の一方の側に配置され、第２のコンタクトは、第１の面上において端子の他方の側に配置される。端子のそれぞれは、例えば、対応するワイヤボンドによっ
て、対応するコンタクトに電気的に結合される。一実施形態においては、マイクロ電子デバイスは、第１の面に取り付けられかつ第１および第２のコンタクトを担持する絶縁層をさらに含んでもよい。
【０００９】
本発明の他の態様は、マイクロ電子ダイによって支持された複数の第１のコンタクトと、相互接続基板によって支持された複数の第２のコンタクトとを含むパッケージドマイクロ電子デバイスに関する。マイクロ電子ダイは、集積回路に電気的に結合された複数の端子を含む。複数のワイヤボンドが、端子のそれぞれをダイ上の第１のコンタクトの中の対応する１つに個々に結合する。一実施形態においては、ダイ上の第１のコンタクトのそれぞれは、相互接続基板上の対応する第２のコンタクトと向かい合う。この実施形態においては、ダイを相互接続基板に電気的に結合するために、導電性カップラーが、それぞれの対をなす隣接するコンタクト間に延びてもよい。
【００１０】
本発明のさらなる態様は、パッケージドマイクロ電子デバイスを製造する方法に関する。この方法は、集積回路に電気的に結合された複数の端子を有するマイクロ電子ダイを提供するステップを含む。この方法は、さらに、複数の第１のコンタクトを端子の近傍に形成するステップと、第１のコンタクトのそれぞれを端子の中の対応する１つに電気的に結合するステップとを含む。一実施形態においては、複数の第１のコンタクトを端子の近傍に形成するステップは、ダイに積層された絶縁層上に第１のコンタクトを形成することを含んでもよい。さらなる実施形態においては、第１のコンタクトのそれぞれを端子の中の１つに電気的に結合するステップは、第１のコンタクトのそれぞれから端子の中の対応する１つにまでワイヤボンドを取り付けることを含んでもよい。この方法は、さらに、複数の第２のコンタクトを相互接続基板上に形成するステップと、基板上の第２のコンタクトがマイクロ電子ダイ上の第１のコンタクトと向かい合うように相互接続基板を配置するステップとを含む。そして、この方法は、ダイ上の第１のコンタクトのそれぞれを相互接続基板上の第２のコンタクトの中の対応する１つに電気的に結合するステップを含む。一実施形態においては、第１のコンタクトを第２のコンタクトに電気的に結合するステップは、向かい合ったコンタクト間にはんだボールまたははんだバンプを形成することを含んでもよい。
【００１１】
本発明のいくつかの実施形態の具体的な細部が、そのような実施形態をより良く理解するために提供された図３〜図８を参照して、以下で説明される。しかしながら、マイクロ電子デバイスおよび相互接続基板にしばしば関連するよく知られている構造を表現するその他の細部は、様々な実施形態の説明を不必要にわかりにくいものにするのを避けるために、以下の記述においては説明されない。当業者は、本発明が以下で説明される実施形態に加えてその他の実施形態を有してもよいことを理解できるはずである。これらの実施形態の中のいくつかは、図示されあるいは図３〜図８を参照して以下で説明される１つかまたはそれ以上の構成要素またはフィーチャを欠いてもよい。その代わりに、これらの実施形態と異なる別の実施形態は、図示されないあるいは以下で説明されないさらなる構成要素またはフィーチャを含んでもよい。
【００１２】
“マイクロフィーチャ加工部品（microfeature workpiece）”という用語は、その基板の上および／または中に、マイクロ電子デバイス、マイクロ機械デバイス、データ記憶エレメント、光学素子、および、その他のフィーチャが加工されてもよい基板を含めるために、本明細書の全体を通して使用される。例えば、マイクロフィーチャ加工部品は、半導体ウェーハ、ガラス基板、誘電体基板、多くのその他の種類の基板であってもよい。そのようなマイクロフィーチャ加工部品上の多くのフィーチャは、１μｍよりも小さいかまたは１μｍに等しい限界寸法（ｃｒｉｔｉｃａｌ  ｄｉｍｅｎｓｉｏｎ）を有し、多くの用途においては、より小さいフィーチャの限界寸法は、０．２５μｍ以下であり、それどころか、０．１μｍ以下の場合もある。
【００１３】
文脈において可能であれば、単数名詞または複数名詞は、同様に、複数名詞または単数名詞をそれぞれ含んでもよい。さらに、“または（あるいは）”という言葉は、少なくとも２つの項目の中のその他の項目を除いてただ１つの項目しか意味しないことが明確に指示されない限り、そのようないくつかの項目における“または（あるいは）”の使用は、（ａ）それらの項目の中のいずれか１つ、（ｂ）それらの項目のすべて、または、（ｃ）それらの項目の何らかの組み合わせを含むと解釈されるべきである。さらに、“備える（comprising）”という用語は、説明されたフィーチャ（１つかまたは複数）を少なくとも含むことを意味するために、本明細書全体を通して使用され、したがって、いくつかのより大きな数の同一のフィーチャおよび／またはさらなる種類のフィーチャが、除外されることはない。
【００１４】
Ｂ．中央に配置された端子を備えたマイクロ電子デバイスのための中間コンタクトの実施形態
図３は、本発明の実施形態に基づいて構成された複数の中間コンタクト３１３ａ〜３１３ｌを有するマイクロ電子デバイス３０２の等角図である。この実施形態において、マイクロ電子デバイス３０２は、集積回路３１６に電気的に結合された中央に配置された複数の端子（例えば、ボンドパッド）３１２ａ〜３１２ｌを有するマイクロ電子ダイ３１０を含む。マイクロ電子ダイ３１０は、メモリーデバイス、処理デバイス、ルーティングデバイス、イメージャー、または、この分野において知られているその他の種類のマイクロ電子デバイスであってもよい。中間コンタクト３１３は、端子３１２の一方の側に配置された複数の第１のコンタクト３１３ａ〜３１３ｆと、端子３１２の他方の側に配置された複数の第２のコンタクト３１３ｇ〜３１３ｌとに分割される。コンタクト３１３のそれぞれは、個々のワイヤボンド３１４によって、対応する端子３１２に電気的に結合される。
【００１５】
図示された実施形態においては、第１のコンタクト３１３ａ〜３１３ｆは、端子３１２の一方の側においてダイ３１０上に積層された第１の絶縁層部分３５２ａ上に担持され、第２のコンタクト３１３ｇ〜３１３ｌは、端子３１２の他方の側においてダイ３１０上に積層された第２の絶縁層部分３５２ｂ上に担持される。この実施形態においては、絶縁層部分３５２は、ダイ３１０の表面に取り付けられた中間基板を表現してもよい。絶縁層部分３５２は、ＢＴ樹脂、ＦＲ４、ポリイミドフレックス（Ｐｏｌｙｉｍｉｄｅ  Ｆｌｅｘ）、および／または、この分野において知られているその他の適切な誘電体材料から製造されてもよい。絶縁層部分３５２は、コンタクト３１３をダイ３１０から電気的に絶縁することができ、また、この分野において知られている一般的なめっき法、パターン化法、および、エッチング法を用いてコンタクト３１３を形成するための適切な表面を提供することができる。しかしながら、別の実施形態においては、この分野において知られている適切な方法を用いて絶縁部分３５２を省略してコンタクト３１３をマイクロ電子ダイ３１０の表面上に直接に形成することを考えることもできる。そのような方法は、例えば、ウェーハ製造レベルで再配置（リディストリビューション）層を形成するための方法に少なくとも大まかに類似する方法を含んでもよい。
【００１６】
図４は、本発明の実施形態に基づいて構成された複数の中間コンタクト４２２ａ〜４２２ｌを有する相互接続基板４２０の等角図である。相互接続基板４２０は、第２の面４６２とは反対側にある第１の面４６１を有する非導電性材料４６０（例えば、ＦＲ４、ＢＴ樹脂、ポリイミドフレックス、または、この分野において知られているその他の適切な材料）の一部分から製造されてもよい。コンタクト４２２は、この分野において知られている適切なめっき技術、パターン化技術、および、エッチング技術（および／または、その他の技術）を用いて、第１の面４６１上に形成されてもよい。
【００１７】
この実施形態の一態様においては、中間コンタクト４２２は、複数の第３のコンタクト
４２２ａ〜４２２ｆと、複数の第４のコンタクト４２２ｇ〜４２２ｌとに分割される。コンタクト４２２のそれぞれは、導電性ライン４２４によって、対応するボールパッド４２６に電気的に結合される。ボールパッド４２６は、第２の面４６２上に配置され、したがって、導電性ライン４２４は、スルービア、ボンドフィンガー、導電性トレース、および／または、非導電性材料上に、非導電性材料の上方に、または、非導電性材料を貫通して電気的接続を形成するのに適したその他の構成要素の一部分を含んでもよい。この実施形態の別の態様においては、複数の第３のコンタクト４２２ａ〜４２２ｆは、図３の第１のコンタクト３１３ａ〜３１３ｆの鏡像として、第１の面４６１の一方の側に配置され、複数の第４のコンタクト４２２ｇ〜４２２ｌは、図３の第２のコンタクト３１３ｇ〜３１３ｌの鏡像として、第１の面４６１の他方の側に配置される。以下でより詳細に説明するように、この特有の配置は、複数の第１のコンタクト３１３ａ〜３１３ｆを複数の第３のコンタクト４２２ａ〜４２２ｆに一対一の対応で電気的に結合するのを容易にし、かつ、複数の第２のコンタクト３１３ｇ〜３１３ｌを複数の第４のコンタクト４２２ｇ〜４２２ｌに一対一の対応で電気的に結合するのを容易にする。
【００１８】
Ｃ．中央に配置された端子を備えたパッケージドマイクロ電子デバイスの実施形態
図５は、本発明の一実施形態に基づいて構成されたパッケージドマイクロ電子デバイス５００の側断面図である。この図面において、相互接続基板４２０は、図４におけるそれの配置と比較すれば、裏返しにされており、そのために、相互接続基板４２０上の個々のコンタクト４２２は、マイクロ電子デバイス３０２上の対応するコンタクト３１３と少なくとも大まかに整列する。そして、コンタクト３１３のそれぞれを隣接するコンタクト４２２に取り付けるために、導電性カップラー５８０（例えば、はんだボールまたははんだバンプ）が、リフローされてもよい。導電性カップラー５８０は、金−金はんだ（ｇｏｌｄ−ｔｏ−ｇｏｌｄ  ｓｏｌｄｅｒ）および／またはコンタクトを図示されるようにお互いに電気的に結合するためのこの分野において知られているその他の流動性材料を含んでもよい。コンタクト３１３のそれぞれが、対応するコンタクト４２２に電気的に結合されると、マイクロ電子デバイス３０２と相互接続基板４２０との間の空間は、マイクロ電子デバイス３０２を相互接続基板４２０にボンディングする適切な成形材料５７０（例えば、エポキシまたはこの分野において知られているその他の流動性誘電体材料）によってアンダーフィルされてもよい。
【００１９】
図５に示されるように、パッケージドマイクロ電子デバイス５００を、関連するＰＣＢ、ＰＷＡ、および／または、その他の種類の電気的なデバイスまたは組立品に取り付けるのに適したボールグリッドアレイを形成するために、複数のはんだボール５８２が、相互接続基板４２０の第２の面４６２上に存在するボールパッド４２６に適切に取り付けられてもよい。
【００２０】
図５を参照して上で説明されたパッケージドマイクロ電子デバイスの実施形態の１つの特徴は、コンタクト３１３がダイ３１０上の比較的に大きな領域全体に分散されることである。この特徴の１つの利点は、第１の面４６１上にコンタクト４２２を配置するのを可能にすることによって、それが相互接続基板４２０の第２の面４６２上における密集状態を軽減することである。第２の面４６２上における密集状態を軽減することは、デバイスパッケージ５００の全体的サイズを減少させるのをより容易にする。この特徴のさらなる利点は、それがダイ端子３１２と相互接続基板４２０上のコンタクトとの間のワイヤボンドの必要性を除去することである。
【００２１】
Ｄ．周辺に配置された端子を備えたマイクロ電子デバイスのための中間コンタクトの実施形態
図６は、本発明のさらなる実施形態に基づいて構成されたマイクロ電子デバイス６０２の等角図である。マイクロ電子デバイス６０２の多くのフィーチャは、図３を参照して上
で説明したマイクロ電子デバイス３０２の対応するフィーチャに構造および機能が少なくとも大まかに類似する。例えば、マイクロ電子デバイス６０２は、複数の端子（例えば、ボンドパッド）６１２ａ〜６１２ｘに電気的に結合された集積回路６１６を有するマイクロ電子ダイ６１０を含む。しかしながら、図示される実施形態においては、端子６１２ａ〜６１２ｘは、マイクロ電子ダイ６１０の一方の側に配置された複数の第１の端子６１２ａ〜６１２ｌと、マイクロ電子ダイ６１０の他方の側に配置された複数の第２の端子６１２ｍ〜６１２ｘとに分割される。端子のそのような配置は、ＣＯＢ構成として相互接続基板に取り付けられたマイクロ電子ダイにおいて見られる配置の代表的なものである。
【００２２】
マイクロ電子デバイス６０２は、さらに、複数の第１の端子６１２ａ〜６１２ｌと複数の第２の端子６１２ｍ〜６１２ｘとの間に配置された複数の第１のコンタクト６１３ａ〜６１３ｌおよび複数の第２のコンタクト６１３ｍ〜６１３ｘを含む。図示される実施形態においては、複数の第１のコンタクト６１３ａ〜６１３ｍは、第１の絶縁層部分６５２ａによって担持され、また、複数の第２のコンタクト６１３ｍ〜６１３ｘは、第２の絶縁層部分６５２ｂによって担持される。絶縁層部分６５２は、ダイ６１０の表面に積層され、さもなければ、ダイ６１０の表面に取り付けられてもよく、また、ＦＲ４、ＢＴ樹脂、ポリイミドフレックス、および／または、この分野において知られているその他の適切な誘電体材料を含んでもよい。第１の端子６１２ａ〜６１２ｌのそれぞれは、個々のワイヤボンド６１４ａ〜６１４ｌによって、第１のコンタクト６１３ａ〜６１３ｌの中の対応するものに電気的に結合される。同様に、第２の端子６１２ｍ〜６１２ｘのそれぞれは、個々のワイヤボンド６１４ｍ〜６１４ｘによって、第２のコンタクト６１３ｍ〜６１３ｘの中の対応するものに電気的に結合される。
【００２３】
図７は、本発明のさらなる実施形態に基づいて構成された相互接続基板７２０の等角図である。相互接続基板７２０の多くのフィーチャは、図４を参照して上で説明した相互接続基板４２０に構造および機能が少なくとも大まかに類似する。例えば、相互接続基板７２０は、第２の面７６２とは反対側にある第１の面７６１を有する非導電性材料７６０を含む。さらに、相互接続基板７２０は、非導電性材料７６０の第１の面７６１上に形成された複数の第３のコンタクト７２２ａ〜７２２ｌおよび複数の第４のコンタクト７２２ｍ〜７２２ｘを含む。図示される実施形態においては、第３のコンタクト７２２ａ〜７２２ｌは、図６のダイ６１０上に存在する第１のコンタクト６１３ａ〜６１３ｌのパターンを少なくとも大まかに鏡映するパターンとして配置される。同様に、第４のコンタクト７２２ｍ〜７２２ｘは、ダイ６１０上に存在する第２のコンタクト６１３ｍ〜６１３ｘのパターンを少なくとも大まかに鏡映するパターンとして配置される。第３および第４のコンタクト７２２のそれぞれは、少なくとも部分的に非導電性材料７６０を貫通して延びる個々の導電性ライン７２４によって、対応するボールパッド７２６に電気的に結合される。
【００２４】
Ｃ．周辺に配置された端子を備えたパッケージドマイクロ電子デバイスの実施形態
図８は、本発明のさらなる実施形態に基づいて構成されたパッケージドマイクロ電子デバイス８００の側断面図である。この実施形態においては、相互接続基板７２０は、裏返しにされており、そのために、基板７２０上に存在する第３のコンタクト７２２ａ〜７２２ｌのそれぞれは、ダイ６１０上の対応する第１のコンタクト６１３ａ〜６１３ｌと向かい合い、また、基板７２０上に存在する第４のコンタクト７２２ｍ〜７２２ｘのそれぞれは、ダイ６１０上の対応する第２のコンタクト６１３ｍ〜６１３ｘと向かい合う。相互接続基板７２０とマイクロ電子デバイス６０２とがこの位置にあるとき、これらのコンタクトをお互いに電気的に接続するために、導電性カップラー（例えば、はんだバンプ）８８０が、リフローされてもよい。導電性カップラー８８０がリフローされた後、相互接続基板７２０とマイクロ電子デバイス６０２との間に存在する空間は、それらの部品をボンディングするために、および／または、電気的相互接続を保護するために、成形材料、エポキシ、接着剤、および／または、その他の材料で適切に満たされてもよい。
【００２５】
図８を参照して上で説明したパッケージドマイクロ電子デバイスの実施形態の１つの特徴は、対応する端子６１２の内側においてダイ６１０上の比較的に大きな領域全体にコンタクト６１３が分散されることである。この特徴の１つの利点は、それが相互接続基板７２０の第２の面７６２上における密集状態を軽減することである。なぜなら、それは、第１の面７６１上にコンタクト７２２を配置するのを可能にするからである。この特徴のさらなる利点は、それが、一般的なＣＯＢパッケージにおいて見られるような端子６１２から相互接続基板７２０上のボンドパッドまで延びる周辺ワイヤボンドの必要性を除去することである。これらのワイヤボンドを除去することは、デバイスパッケージ８００の全体的サイズを減少させるのをより容易にすることができる。
【００２６】
本発明の特定の実施形態が、説明のためにここに記述されたが、様々な変形が、本発明の精神および範囲から逸脱することなく、なされてもよいことがこれまでの説明からわかるはずである。したがって、本発明は、後記の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００２７】
【図１】従来技術に基づいて構成されたパッケージドマイクロ電子デバイスの部分切取等角図である。
【図２】従来技術に基づいて構成されたさらなるパッケージドマイクロ電子デバイスの部分切取等角図である。
【図３】本発明の一実施形態に基づいて構成されたマイクロ電子デバイスの等角図である。
【図４】本発明の一実施形態に基づいて構成された相互接続基板の等角図である。
【図５】本発明の一実施形態に基づいて構成されたパッケージドマイクロ電子デバイスの断面図である。
【図６】本発明の他の実施形態に基づいて構成されたマイクロ電子デバイスの等角図である。
【図７】本発明の他の実施形態に基づいて構成された相互接続基板の等角図である。
【図８】本発明の他の実施形態に基づいて構成されたパッケージドマイクロ電子デバイスの断面図である。
【図１】
2009506571.tif 000003
【図２】
2009506571.tif 000004
【図３】
2009506571.tif 000005
【図４】
2009506571.tif 000006
【図５】
2009506571.tif 000007
【図６】
2009506571.tif 000008
【図７】
2009506571.tif 000009
【図８】
2009506571.tif 000010
【国際調査報告】
2009506571.tif 000011
2009506571.tif 000012