(57)【要約】  歪み補償原子種を置換配列することにより、例えば、ＳｉＧｅ  ＮＰＮ  ＨＮＴの電子装置（１００）へ、その場で添加した歪み補償の準安定化合物基部（１０７）を電子装置（１００）に擬似格子整合を増大し統一するための方法。本発明は歪みＳｉＧｅ、ＭＯＳアプリケーションのＳｉ、垂直薄膜トランジスタ（ＶＴＦＴ）、および様々なその他の電子装置型などの、その他の電子装置の歪み層にも適用する。例えば、ＧａＡｓ、ＩｎＰ、およびＡｌＧａＡｓの、ＳｉＧｅ以外の化合物半導体から形成される装置も本願に記載する有益な工程に適している。
2009521098.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体膜を製作するための方法であって、
第一の表面を有する基板を提供するステップと、
化合物半導体が準安定状態となるように、前記化合物半導体の高い濃度の第１の半導体材料を有する前記化合物半導体膜を、前記基板の前記第１の表面上に形成するステップと、
前記化合物半導体膜に、歪み補償原子種を添加するステップと、
を備える方法。
【請求項２】
欠陥密度を制御し、バンドギャップまたは格子特性を強化するように、前記歪み補償種の濃度を選択するステップをさらに備える、請求項１に記載の方法。
【請求項３】
前記化合物半導体が実質的にシリコンゲルマニウムから成る、請求項１に記載の方法。
【請求項４】
前記化合物半導体の前記第１の半導体材料がゲルマニウムである、請求項３に記載の方法。
【請求項５】
前記化合物半導体が実質的にリン化インジウムガリウムから成る、請求項１に記載の方法。
【請求項６】
前記化合物半導体が実質的に炭化ケイ素から成る、請求項１に記載の方法。
【請求項７】
前記化合物半導体が実質的にヒ化ガリウムから成る、請求項１に記載の方法。
【請求項８】
前記化合物半導体が実質的にリン化インジウムから成る、請求項１に記載の方法。
【請求項９】
前記化合物半導体が実質的にヒ化アルミニウムガリウムから成る、請求項１に記載の方法。
【請求項１０】
前記歪み補償種が炭素である、請求項１に記載の方法。
【請求項１１】
前記歪み補償種が、前記化合物半導体の格子歪みを減少させるように選択される、請求項１の方法。
【請求項１２】
前記歪み補償種が、前記化合物半導体の格子歪みを増加させるように選択される、請求項１に記載の方法。
【請求項１３】
前記化合物半導体膜に、前記歪み補償原子種で添加する前記ステップがその場で実行される、前記請求項１の方法。
【請求項１４】
前記歪み補償原子種がキャリア再結合を変更するように選択される、請求項１に記載の方法。
【請求項１５】
前記歪み補償原子種が伝導帯構造を変更するように選択される、請求項１に記載の方法。
【請求項１６】
前記歪み補償原子種が価電子帯構造を変更するように選択される、請求項１に記載の方法。
【請求項１７】
台形形状を有する前記第１の半導体材料をプロファイルするステップをさらに備える、請求項１に記載の方法。
【請求項１８】
三角形状を有する前記第１の半導体材料をプロファイルするステップをさらに備える、請求項１に記載の方法。
【請求項１９】
箱形状を有する前記第１の半導体材料をプロファイルするステップをさらに備える、請求項１に記載の方法。
【請求項２０】
曲線形状を有する前記第１の半導体材料をプロファイルするステップをさらに備える、請求項１に記載の方法。
【請求項２１】
前記化合物半導体を形成するステップは、５００度から９００度の範囲の温度で行われる、請求項１に記載の方法。
【請求項２２】
前記化合物半導体を形成するステップは、５００度から６００度未満の範囲の温度で行われる、請求項１に記載の方法。
【請求項２３】
臨界厚ｈｃを越えるまで前記化合物半導体膜を形成するステップをさらに備える、請求項１に記載の方法。
【請求項２４】
電子装置であって、
基板と、
前記基板の第１の表面上方に配置された化合物半導体膜であって、第１の半導体材料が準安定状態となるように、高濃度である前記第１の半導体材料を有する化合物半導体の化合物半導体膜と、
前記化合物半導体に置換添加される歪み補償原子種と、
を備える電子装置。
【請求項２５】
前記化合物半導体が実質的にシリコンゲルマニウムから成る、請求項２４に記載の電子装置。
【請求項２６】
前記化合物半導体の前記第１の半導体材料がゲルマニウムである、請求項２５に記載の電子装置。
【請求項２７】
前記歪み補償種が炭素である、請求項２４に記載の電子装置。
【請求項２８】
ヘテロ接合バイポーラトランジスタを製作するための方法であって、
第１の表面を有する基板を提供するためのステップと、
シリコンゲルマニウム膜が準安定状態となるように選択される前記シリコンゲルマニウム膜を前記基板の前記第１の表面上方に形成するステップと、
前記化合物半導体膜に炭素を備える歪み補償原子種に添加するステップと、
を備える方法。
【請求項２９】
台形の濃度プロファイル形状を有するように、前記第１の半導体材料を調節するステップをさらに備える、請求項２８に記載の方法。
【請求項３０】
三角形の濃度プロファイル形状を有するように、前記第１の半導体材料を調節するステップをさらに備える、請求項２８に記載の方法。
【請求項３１】
箱形の濃度プロファイル形状を有するように、前記第１の半導体材料を調節するステップをさらに備える、請求項２８に記載の方法。
【請求項３２】
曲線の濃度プロファイル形状を有するように、前記第１の半導体材料を調節するステップをさらに備える、請求項２８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して集積回路（ＩＣ）の製作に関連する。さらに具体的には、本発明は準安定シリコンゲルマニウム（ＳｉＧｅ）ベース領域をヘテロ接合バイポーラトランジスタ（ＨＢＴ）に製作し統一する方法である。
【背景技術】
【０００２】
ＳｉＧｅ  ＨＢＴは、利得、周波数応答、および雑音パラメータにおける、シリコン（シリコン）バイポーラ接合トランジスタ（ＢＪＴ）に関し有意な利点を有し、比較的低価格でＣＭＯＳ装置を統一する能力を保持する。ＳｉＧｅ  ＨＢＴ装置のカットオフ周波数（Ｆｔ）は、３００ＧＨｚを超えると報告されており、これはＧａＡｓ装置と比較して有利である。しかしながら、ＧａＡｓ装置は価格の点で比較的高く、例えば、ＢｉＣＭＯＳ装置の統一水準に達することはできない。その他の化合物半導体装置に素早く取って代わっている、シリコン互換ＳｉＧｅ  ＫＢＴにより、低価格、高速、および低電力ソリューションを提供する。
【０００３】
ＳｉＧｅの利点は、ＨＢＴのＳｉ‐ＳｉＧｅヘテロ接合のエネルギー帯オフセットを生成するバンドギャップ削減により実現され、それにより、既定のベース‐エミッタバイアスおよび高利得のために電流密度を増加させる結果となる。また、ＧｅをＳｉ格子に添加することで、より低い抵抗率が可能となる。より高い電流密度およびより低いベース抵抗値によって、同等のシリコンＢＪＴより、単一の利得カットオフ周波数および最大発振周波数を改善することができ、ＧａＡｓなどのその他化合物装置に匹敵する。しかしながら、エミッタコレクタ絶縁破壊電圧（特にＢＶＣＥＯ）は、電流利得（β）に反比例する。Ｆｔを強化し、電力を減少させるために必要とされる構造および工程の変化は、さらなる電流利得、その結果さらに低いコレクタ‐エミッタ絶縁破壊電圧につながる。
【０００４】
Ｇｅ濃度の上昇によって、既定の層厚および添加レベルに対する、ベース再結合電流において増加し、電流利得において減少する結果となる。この効果は、３０％のＧｅを超えて拡大すると実験的に確認されている。高いＧｅ容量を持つ擬似格子整合ＳｉＧｅにおける欠陥形成に関する参考文献では、効果はＧｅ濃度に対し４０％を超えて十分に増加し続けるであろうと示唆している（Ｋａｓｐｅｒら、「Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｓｉｌｉｃｏｎ  Ｇｅｒｍａｎｉｕｍ  ａｎｄ  ＳｉＧｅ：Ｃａｒｂｏｎ」ＩＮＳＰＥＣ、２０００年）。したがって、高速装置において電流利得を減少させるのに十分高くＧｅ濃度を増加させるという妥協により、ベース幅が縮小し続けるにつれ、利得の必然的な増加およびＢＶＣＥＯの劣化を補正する方法を提供する。
【０００５】
しかしながら、過剰な歪み緩和および全体の結晶欠陥が行われる前に、どれほど多くのＧｅをＳｉ格子に添加できるのかには限度がある。基礎を成すシリコンに適合する格子であるＳｉＧｅ層の臨界厚（ｈｃ）は、（１）Ｇｅ百分率、（２）ＳｉＧｅ膜厚、（３）キャップ層厚、（４）ＨＢＴ膜堆積加工温度、および（５）シリコン‐ゲルマニウム蒸着に続く熱アニールの温度作用である。臨界厚ｈｃの上には、ＳｉＧｅ膜は、熱エネルギー十分広いアプリケーションで容易に緩和する、準安定および／または不安定領域内にある。したがって、準安定の度合いは、大部分は、Ｇｅパーセント、ＳｉＧｅ層厚、キャップ層厚、および熱エネルギーが原因で歪みを誘発する工程の作用である。今までに記載した従来のＳｉＧｅ  ＨＢＴのＳｉＧｅベース構成は、安定、擬似格子整合、または格子適合層の構成である。同時期の最先端の手順には、ベース領域でホウ素プロファイル蔓延を防止するための、炭素を持つＳｉＧｅの安定、歪み、または格子適合合金の増大が含まれる。
【０００６】
緩和により格子の不完全性をもたらすことから、準安定膜の増大は、典型的には避けられている。これらの不完全性により、再結合中心という結果となり、少数キャリア寿命（Ｔｂ）における減少、およびベース再結合電流（ＩＲＢ）における増加をもたらす。制御されない場合、格子の不完全性によって結果的に結晶が低品質となることで、装置性能を劣化させ、「ブリッジ」欠陥により非常に低い電流利得を伴う過度のリーク電流にもつながる。膜も熱応力を誘発する工程に非常に敏感であるため、製造可能ではなくなる。したがって、この型の劣化を避けるため、今までのＨＢＴ設計は膜の増大の安定領域内にあるベース領域を有する装置となっており、その膜は臨界厚ｈｃと等しいかそれを下回るＳｉＧｅ厚と一致する。
【０００７】
準安定ＳｉＧｅの性質は、Ｄ．  Ｃ．  Ｈｏｕｄｈｔｏｎ、「Ｓｔｒａｉｎ  Ｒｅｌａｘａｔｉｏｎ  Ｋｉｎｅｔｉｃｓ  ｉｎ  Ｓｉ１‐ｘＧｅｘ／Ｓｉ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、７０巻、ＰＰ．２１３６〜２１５１（１９９１年８月１５日）、およびＧ．  Ｓ．  Ｋａｒら、「Ｅｆｆｅｃｔ  ｏｆ  ｃａｒｂｏｎ  ｏｎ  ｌａｔｔｉｃｅ  ｓｔｒａｉｎ  ａｎｄ  ｈｏｌｅ  ｍｏｂｉｌｉｔｙ  ｉｎ  Ｓｉ１‐ｘＧｅｘ  ａｌｌｏｙｓ」Ｄｅｐｔ．  ｏｆ
Ｐｈｙｓｉｃｓ  ａｎｄ  Ｍａｔｅｏｒｏｌｏｇｙ、Ｉｎｄｉａｎ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｔｅｃｈｎｏｌｏｇｙ、Ｋｈａｒａｇｐｕｒ７２１３０２、インド、Ｊｏｕｒｎａｌ  ｏｆ  Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ：Ｍａｔｅｒｉａｌｓ  ｉｎ  Ｅｌｅｃｔｒｏｎｉｃｓ、１３巻、ｐｐ．４９〜５５（２００２年）など、複数の書類に記載されている。さらにＵ’Ｒｅｎらの米国特許第６，５８６，２９７号（「第２９７号特許」）および第６，７８１，２１４号（「第２１４号特許」）では、「Ｍｅｔａｓｔａｂｌｅ  Ｂａｓｅ  ｉｎ  ａ  Ｈｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ  ＨＢＴ」および「Ｍｅｔｈｏｄ  ｆｏｒ  Ｉｎｔｅｇｒａｔｅｉｎｇ  ａ  Ｍｅｔａｓｔａｂｌｅ  Ｂａｓｅ  ｉｎｔｏ  ａ  Ｈｉｇｈ  Ｐｅｒｆｏｒｍａｎｃｅ  ＨＢＴ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｓｔｒｕｃｔｕｒｅ」にそれぞれ記載されている。
【０００８】
第２９７号特許では、準安定のエピタキシャルＳｉＧｅベース上に据えられる、準安定のエピタキシャルシリコン‐ゲルマニウムベースを含むヘテロ接合バイポーラトランジスタを記載している。
【０００９】
準安定のエピタキシャルＳｉＧｅベースを、準安定のエピタキシャルＳｉＧｅベースが、膜の増大の間その場で組み込まれるドーパントを変更する伝導性を含む歪み結晶構造である、エピタキシャルリアクター内で増大し、ドーパントは特定の伝導性型を確立する目的のみのために添加される。第２９７号特許には、準安定ＳｉＧｅ膜層の緩和を回避するための、９００度から９５０度の温度での短時間の熱アニールの方法が記載されている。
【００１０】
第２１４号特許には、２０原子パーセントを超えるゲルマニウムの濃度を持つコレクタ上で、準安定エピタキシャルＳｉＧｅベースを形成することにより製作される、ヘテロ接合バイポーラトランジスタが記載されている。それから、準安定エピタキシャルＳｉＧｅベースの上でエミッタを製作する。ｎｐｎまたはｐｎｐのトランジスタ型によって、ｎ‐またはｐ‐型不純物でエミッタを添加する。それからスパイクアニール工程でＨＢＴを加熱し、準安定エピタキシャルシリコン‐ゲルマニウムベースを歪み結晶構造として維持し、エミッタ‐ベース接合を形成するためドーパントを拡散させる。準安定エピタキシャルＳｉＧｅベースを、準安定エピタキシャルＳｉＧｅベースが、膜増大の間その場で組み込まれるドーパントを含む、歪み結晶構造であるエピタキシャルリアクター内に増大し、ドーパントは特定の伝導性型を確立する目的のみのために添加される。第２１４号特許には、準安定ＳｉＧｅ膜層の緩和を避けるための、９００度から９５０度の温度での短時間の熱アニールの方法が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前述したこれらの参考文献に記載される、準安定ＳｉＧｅ膜を形成するための方法は、スリップ転位および貫通転位など、熱応力の弊害を非常に受けやすく、全ての弊害は膜の緩和に関連する。極めて準安定な膜において、アニール工程の間の極端に短い時間間隔で、短いアニールおよび／またはフラッシュアニール工程間の１秒の第１の濃度などの準安定度によって、緩和を発生させることができる。
【００１２】
したがって、ＳｉＧｅ  ＨＢＴに対するアプリケーションのため、歪み補償の準安定ＳｉＧｅ層を増大しおよび統一する方法が必要とされる。かかる方法により、当業者は、例えば、装置最適化のため欠陥密度を制御および利用し、スリップまたは貫通転位の過剰な「ブリッジ」欠陥が起こることなく、極端に高いエネルギー帯オフセットならびに勾配（ΔＥＧ（０）およびΔＥＧ（勾配））を達成し、ならびに極端に準安定またはさらに不安定な性質のため、通常信頼性が低くおよび／または反復不可能な膜の大量製造を達成する方法を提供することができるはずである。
【００１３】
これらの改良により、Ｇｅの高濃度で提供される利点を実現するため、極めて準安定（またはさらに不安定）であったであろう膜を使用することができる。
【課題を解決するための手段】
【００１４】
発明の開示
本発明はその場で電子装置に添加してもよい、歪み補償の準安定および／または不安定化合物ベースを、例えば、ＳｉＧｅ  ＮＰＮ  ＨＮＴの電子装置に、歪み補償原子種の置換型および／または侵入型配列により、擬似格子整合増大および統一するための方法である。該方法により、欠陥密度を制御し、ひいてはその結果少数キャリア寿命、ベース再結合電流、ベース電流および電流利得、ならびに絶縁破壊を制御することができる。加えて、歪み補償なしで可能である場合より大きなＧｅ濃度を達成し、および歪み格子に適合する膜を維持する能力により、より大きなエネルギー帯オフセットを持つ装置を可能とし、それゆえ電流密度を一層改善し、したがってＦｔおよびＰｍａｘ数値を著しく改善することが可能となる。
【００１５】
本発明は、ＭＯＳアプリケーション、垂直薄膜トランジスタ（ＶＴＦＴ）、共鳴トンネルダイオード（ＲＴＤ）、および種々のその他の電子装置型内の、歪みＳｉＧｅ、歪みＧｅ、および／または歪みＳｉを含む、種々のその他の電子装置型にある歪み層にも適用する。例えば、ＧａＡｓ、ＩｎＰ、およびＡｌＧａＡｓの、ＳｉＧｅ以外の化合物半導体から形成されるヘテロ接合およびヘテロ構造装置も、本願に記載する有益な工程に適しうる。置換および／または侵入的に組み込まれる歪み補償要素のいずれも、本願で提示する方法に修正可能である。
【００１６】
多くの場合、伝導性に有意には影響を与えない要素が、望ましい。したがって、Ｓｉ、Ｇｅ、および／またはＳｉＧｅなどの歪み補償群ＩＶ半導体を使用する際、伝導性に影響を与えるのを避けるため、群ＩＩ／ＩＩＩまたは群Ｖ／ＶＩ要素を避けるのが望ましい場合もある。しかしながら、これにより、歪み補償および伝導性の効果的変更を同時に行う二重目的のための、「伝導性変更」要素の使用が排除されることはない。
【００１７】
本願の例示的実施形態に記載の方法により製作される電子装置には、基板の第１の表面上に配置される化合物半導体膜を持つ基板を含む。化合物半導体膜が形成された後、使用されているゲルマニウム濃度および工程で採用される熱サイクルに対する、臨界厚ｈｃを超えることにより、化合物半導体膜を準安定状態で蒸着する。置換型歪み補償原子種（例えば、炭素）を膜を増大する間にその場で添加し、残りの加工の間欠陥密度を制御し完全
な緩和を避ける。
【発明を実施するための最良の形態】
【００１８】
発明の詳細な説明
歪み補償原子種は、添加の際、固有の値から結晶膜の格子パラメータを変更する種である。固有の格子パラメータは、歪み補償種を有しない膜または層の格子パラメータである。ＳｉＧｅの歪み補償に対し、１つの歪み補償原子種は炭素である。置換型炭素の１つの原子百分率は、Ｇｅの８パーセントから１０パーセントを補償する。加えて、炭素を、ＳｉＧｅのおよそ２．５パーセントに置換することができるか、歪みに対し十分な炭素でＧｅの２０から２５パーセントを補償することができる。したがって、４０パーセントを超えるＧｅ水準を持つ、擬似格子整合の歪み補償の準安定および／または不安定膜が、電子装置の使用に対し可能となる（すなわち、４パーセントから５パーセントの炭素を使用する）。
【００１９】
例示的な一実施形態により、歪みの減少が提供されるにもかかわらず、ＳｉまたはＧｅのどちらかより大きな格子定数を持つ歪み補償原子種を、意図的に歪みを増加させるように添加することも可能である。この歪み変形の型は、例えば、バンドギャップおよび／または格子工学のための道具と同様に適するであろう。欠陥工学でも歪み変形を有効に活用することが可能であろう。歪み変形も、「歪み補償膜」および隣接膜層のいずれにおいても、キャリア移動度を強化するのに役立つであろう。
【００２０】
本願に記載の方法は、準安定および／または不安定ベース層の意図的な増大、ならびに置換型および／または侵入型炭素の計算された組み込みの重要性により、ＳｉＧｅ  ＨＢＴの形成のための以前の方法とは異なる。置換型および／または侵入型炭素の歪みにより、下流熱アニール工程を統一し、過剰な炭素拡散を防ぎ、歪み状態に膜を維持するとともに、ＨＢＴベース領域が歪み緩和を避けるように補正し、ＩＣおよびＦｔ強化から電流利得を切り離すことができる。
【００２１】
図１を参照すると、ＨＢＴの歪み補償された準安定層を形成するのに使用される例示的膜スタック１００は、基板１０１、エピタキシャル層１０３、基本シード層１０５、歪み補償の準安定ＳｉＧｅベース領域１０７、基本キャップ層１０９、およびポリシリコンエミッタ層１１１を含む。当業者は、例えば、ポリＳｉＧｅ、その他の材料をエミッタ層に採用してもよいことを認識するであろう。
【００２２】
特定の例示的実施形態では、基板１０１は、ｐ‐型、２０Ω‐ｃｍ＜１００＞シリコンウェーハである。エピタキシャル層１０３は、ＬＰＣＶＤにより増大され、技術アプリケーションおよび絶縁破壊電圧およびコレクタ抵抗の要件によって、ｐ‐型またはｎ‐型のいずれかであることができる。ヒ素および／または亜リン酸を、エピタキシャル層１０３および基板１０１に添加し、低い抵抗コレクタ領域を提供してもよい。ヒ素および亜リン酸を拡散させるかまたは埋め込んでもよい。埋め込む場合は、当業者は埋め込みのエネルギーおよび用量を、コレクタ抵抗、絶縁破壊電圧などに対する特定の技術要件によって決定しなくてはならないことを認識するであろう。当業者は、拡散またはＬＰＣＶＤ（現場添加）など、この領域への添加に、その他の方法を採用してもよいことも認識するであろう。
【００２３】
シリコン基板１０１の場合、増大に先立ち、シリコン増大表面を消毒し（典型的には、フッ化水素酸などの湿式化学による）、自然酸化および表面混入物のいずれをも除去しなければならない。基本シード層１０５、準安定ベース領域１０７、および基本キャップ層１０９は、同じＬＰＣＶＤ工程の間に製作してもよい。典型的には、５００度から９００度の範囲の温度を、各層のエピタキシャル増大に採用する。シラン（ＳｉＨ４）およびゲ
ルマン（ＧｅＨ４）が、シリコンおよびＳｉＧｅ蒸着用の典型的な気体である。ジボラン（Ｂ２Ｈ６）およびアルシン（ＡｓＨ３）は、共通のｐ‐型およびｎ‐型ドーパント源である。水素（Ｈ２）を、キャリア気体として利用してもよいが、ヘリウムなどのその他の気体を使用してもよい。
【００２４】
別の特定の例示的実施形態では、基板１０１は、＜１００＞ｐ‐型シリコンウェーハであり、ホウ素がおよそ１０１５原子／ｃｍ３の濃度にまで添加されている。あるいは、基板１０１は、例えば、ｎ‐型シリコンウェーハ、またはｐ‐型またはｎ‐型伝導性のいずれかのシリコン‐ゲルマニウムの化合物半導体材料から成る基板でもありうる。基板１０１も、シリコン‐オン‐インシュレータ（ＳＯＩ）またはシリコンゲルマニウム‐オン‐インシュレータであってもよい。エピタキシャル層１０３は、基本シード１０５に続き、０．３μｍから２μｍの間の厚さで配置する。エピ層は、典型的には、低添加領域として添加され、絶縁破壊電圧および／またはコレクタ抵抗を調整する。
【００２５】
本実施形態では、基本シード層１０５はシリコンから成り、エピタキシャルに１０ｎｍから１００ｎｍまでの範囲の厚さに増大されるが、非常に低いＧｅ容量を持つシリコンゲルマニウムなど、半導体材料を採用してもよい。歪み保障された準安定ＳｉＧｅ層１０７を、臨界厚ｈｃを超える厚さに蒸着し、その後に、例えば、シリコンから成る基本キャップ層１０９が続く。臨界厚ｈｃは、準安定領域の上部および下部境界以内のＧｅの原子百分率に基づき決定される。この臨界厚の決定は、Ｐｅｏｐｌｅ／ＢｅａｎおよびＭａｔｃｈｅｗ／Ｂｌａｋｅｓｌｅｅの歴史的研究に基づいて行われ、当業者には既知である。
【００２６】
例として、図２では、２０％のＧｅを持つに対し、準安定領域の底縁によって定義されるようなＰｅｏｐｌｅ／Ｂｅａｎ曲線に従い、臨界厚ｈｃは、およそ２０ｎｍであり、一方２８％のＧｅを持つ膜はわずか９ｎｍのｈｃを有することを示す。したがって、２０ｎｍ厚でもある、２８％のＧｅを持つ完全な「歪み補償」膜を増大するためには、炭素を添加し、Ｇｅの格子パラメータおよび歪み補償炭素８％を減少させてもよい。２０ｎｍで２８％のＧｅ膜であるＳｉＧｅ格子一面に１％の炭素を添加することで、歪みを２０ｎｍで２０％のＧｅ膜であるＳｉＧｅ格子に近似する水準にまで減少する。しかしながら、当業者は、十分な炭素のみを、例えば、欠陥工学の目的のため０．５％の炭素を添加し、部分的に歪みを補償するのに十分な炭素のみを提供するのが、技術的に望ましい場合があることを認識するであろう。あるいは、２％の炭素を、熱加工の頑強性を加える目的のために添加してもよい。
【００２７】
加えて、準安定領域にしっかり備わっている膜を増大し、それから欠陥および／または格子工学に対し準安定性の一定の度合いを維持するため、部分的にのみ膜を補償することを望んでもよい。
【００２８】
当業者は、図２などのデータおよび図表は、近似値を提供することを意図されているが、Ｘｒｄロッキング曲線などの他の図表は、準安定の最適度合いが一定の膜構造および／または装置のために備わっている場所を決定する際、支援するのに必要であることを認識するであろう。図３を参照すれば、当業者は、シリコン先端および「ＳｉＧｅハンプ」の間の独特な「端部リング」が、格子適合または歪み層を示すことを理解するであろう。
【００２９】
Ｘｒｄロッキング曲線内の縞模様の不足および／または「不鮮明さ」は、熱アニール周期に続く、膜の緩和（図４）を示す。当業者は、膜増大および下流熱処理にも引き続いて評価されるＸｒｄロッキング曲線により、歪み補償工程および／または熱工程の調整に必要な情報が提供され、歪みまたは格子の緩和を避けることも理解するであろう。
【００３０】
特段の装置または技術に対し、歪み補償の許容水準を画定するため、電子装置を電気試
験にかけるなど、その他の実験方法を利用してもよい。この許容水準は、装置の電気パラメータ、特にＨＢＴ用のコレクタ電流、ベース電流、電流利得、および絶縁破壊電圧により決定される。その他の電気パラメータは、その他の装置型および／または技術に対し特徴づけられ、制御されていてもよい。
【００３１】
個々の工程は、実験方法で特徴付けられ、上記のような図表など、理論および経験に由来する図表により表されるように、安定／準安定／緩和領域に関し、どこにそれらの工程が備わっているかを決定しなくてはならない。この特徴付けには、特に炭素などの歪み補償種のドーパント拡散を取り除くため、Ｘｒｄロッキング曲線、装置の電気試験、およびＳＴＭＳ（二次イオン質量分析法）などの手段による分析が必要であろう。
【００３２】
図表がない場合でも、Ｘｒｄロッキング曲線が、歪みを補償させる膜を発展するために必要である量的および質的データを提供することができ、８％から１０％までのＧｅを補償する１％の炭素に対する「経験則」は、一般的に許容された指針である。準安定および／または不安定膜および／または装置には、膜形状、熱応力、および現代の理論的および経験的な一連の知識で明らかにされていない、物理的に誘発される応力（隣接する膜および構造）のような要因によっては、多かれ少なかれ炭素を必要とする場合があるものもある。したがって、本願で提供する指針は、準安定「歪み補償」膜および／または装置の発展を容易にし、改良された工程および装置を提供するためのシステムとして意図されている。指針により、バンドギャップ工学（すなわち、Ｊｃ、Ｆｔ、Ｆｍａｘ）および欠陥性および／または格子工学（すなわち、少数キャリア寿命工学、ベース再結合電流工学、ベース電流工学、電流利得工学、および絶縁破壊最適化）に対し、より大きな設計工学的柔軟性も提供する。
【００３３】
図１をさらに参照すると、この例示的実施形態では、ポリシリコンエミッタ層１１１は、０．０５μｍおよび０．０３μｍの間の厚さに蒸着されていてもよい、ｎ‐型ポリシリコンから成る。しかしながら、ポリＳｉＧｅなどのその他の膜を採用してもよい。
【００３４】
炭素前駆体（例えば、メタン（ＣＨ４）、またはアセチレン（Ｃ２Ｈ２））を、歪み補償の準安定のＳｉＧｅ層１０７の増大中に利用し、炭素を添加する。歪み補償の準安定のＳｉＧｅ層１０７の形成のための前駆体には、例えば、炭素、シリコン、およびゲルマニウム化合物、それぞれに対し、メチルシラン（ＣＨ３ＳｉＨ３）、シラン（ＳｉＨ４）、およびゲルマン（ＧｅＨ４）を含む。典型的には、水素（Ｈ２）を層蒸着全てに対しキャリアガスとして採用する。歪み補償の準安定ＳｉＧｅ層１０７中央近くの薄い部分のドーパントを変更する、伝導性での現場添加により、ｐ−型中立ベース領域を生成する。この中立ベース領域を２つのＳｉＧｅセットバックまたはスペーサ層（図示せず）の間に挟む。ｐ‐型不純物は、ホウ素であることがあり、通例、ジボラン（Ｂ２Ｈ６）前駆体と共に供給される。基本キャップ層１０９は、歪み補償された準安定ＳｉＧｅ層１０７の頂上で、エピタキシャルに増大する。基本キャップ層１０９（シリコン）は、歪み状態でＳｉＧｅ層を維持する。キャップ層は、典型的には、０．０５μｍおよび０．１μｍの間の厚さで増大する。当業者は、ＳｉＧｅ層内で歪みの平衡を維持し、必要に応じ厚さ調節することを認識するであろう。
【００３５】
歪み補償の準安定ＳｉＧｅ層１０７に関連するＧｅのプロファイルは、一般的に台形であるが、当業者は三角形、箱型、または屈曲を持つプロファイルなど、その他のＧｅプロファイルも可能であることを認識するだろう。例えば、ポリシリコンエミッタ層１１１は、その場でポリシリコンを添加されたｎ‐型であってもよい。アルシン（ＡＳＨ３）を、工程のためキャリアガスとして水素を採用する、ｎ‐型ドーパント前駆体として使用してもよい。エミッタ層１１１は、単結晶、多結晶、非結晶、または単、多、非結晶構成の化合物材料であってもよい。特定の例示的実施形態では、ＳｉＧｅ蒸着温度は５５０度から
６５０度の範囲であるが、一般的に６００度未満の温度が、１トルから１００トルの加工圧力範囲の伴う高度な製作工程には好ましいことがある。９００度まで、またはそれを超えるような高温でさえ、擬似格子整合ＳｉＧｅを増大することは可能である。
【００３６】
本発明は例示的実施形態の観点で記載するが、当業者は、本願に記載の技術はその他の形の製作技術および装置に適応させることができると容易に悟るであろう。例えば、歪み補償技術は、ＦｉｎＦＥＴ、周辺ゲートＦＥＴ、垂直薄膜トランジスタ（ＶＴＦＴ）、超段階接合、共鳴トンネルダイオード（ＲＴＤ）、および光学通信用光導波路に適用することも可能である。したがって、歪み補償の準安定ＳｉＧｅ層１０７のプロファイル、厚さ、および濃度は、種々の必要性に順応するように選択することができる。準安定ＳｉＧｅ層１０７を、既定のドーパント型に対する拡散性の減少を誘発することができる、その他の要素でも歪み補償することも可能である。
【００３７】
また、工程段階および技術が詳細に記載されているが、当業者は、その他の技術および方法を利用してもよく、それらもまた添付の請求項の範囲の中に含まれることを認識するであろう。例えば、膜層を蒸着および添加するために使用される幾つかの技術がある（例えば、薬品気相蒸着、プラズマ化学気相成長法、分子線エピタキシー、原子層蒸着など）。全ての技術が、本願に記載の全ての膜型に対して適するわけではないが、当業者は、複数および代替の方法を、蒸着あるいは既定の層および／または膜型を形成する別の方法に利用してもよいことを認識するであろう。
【００３８】
さらに、半導体産業と関係する多くの産業では、歪み補償技術を利用することができるであろう。例えば、データ記憶産業の厚膜ヘッド（ＴＦＨ）工程、平面表示パネル産業のアクティブマトリクス液晶画面（ＡＭＬＣＤ）、または微少電気機械産業では、本願に記載の工程および技術を容易に利用することが可能であろう。したがって、用語「半導体」は、前述および関連産業を含むものとして認識されるべきである。そのため、図表および明細書は、限定の意味ではなく、むしろ例示的意味を持つものとしてみなされなくてはならない。
【図面の簡単な説明】
【００３９】
【図１】図１は、本発明に従ってＨＢＴ部分を形成するのに使用される膜スタックの例示的断面である。
【図２】図２は、Ｇｅの作用である臨界厚を表す曲線である。
【図３】図３は、歪み格子に適合する準安定ＳｉＧｅ膜のＸｒｄロッキング曲線である。
【図４】図４は、熱アニール後の、図３のＸｒｄロッキング曲線である。
【図１】
2009521098.tif 000003
【図２】
2009521098.tif 000004
【図３】
2009521098.tif 000005
【図４】
2009521098.tif 000006