(57)【要約】  【解決手段】    電圧モードと電流モードの両方の動作を行うことができるＣＭＯＳイメージセンサは、モードスイッチの位置に基づいてモードが選択される。イメージャの各画素は、電圧読み出し用のソースフォロワまたは電流読み出し用のトランスコンダクタのいずれかとして動作する１個のトランジスタを有する。前記２つのモードは同一の読み出しラインを共用するが、ノイズ抑制のため、独自の相関二重サンプリング（ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ：ＣＤＳ）ユニットを有する。高い直線性を実現するために、速度飽和ショートチャネル・トランジスタを用いた電流読み出し手法を用いる。フォトダイオードおよびアクセススイッチと３種類の画素が組み合わされてイメージングアレイが形成され得る。読み出しトランジスタは、指定された動作モードにとって最適な寸法である。或いは、各画素につき２個の読み出しトランジスタを設け、その各々を、望ましい動作モード用に最適化する。  【選択図】      図２
2009538099.tif 000002
【特許請求の範囲】
【請求項１】
画素からの出力をディスプレイに供給する電圧／電流デュアル・モード・イメージャであって、
電圧モード読み出し回路と、
電流モード読み出し回路と、
前記画素からの出力を前記電圧モード読み出し回路または前記電流モード読み出し回路のいずれかに供給するよう選択的に制御されるモードスイッチと
を有する電圧／電流デュアル・モード・イメージャ。
【請求項２】
請求項１記載のイメージャにおいて、前記電流モード読み出し回路は、第１のバイアス条件でのリニア領域電流モードで前記画素の読み出しトランジスタのリニア領域に動作し、第２のバイアス条件での速度飽和電流モードで前記画素の前記読み出しトランジスタの飽和領域に動作するものである。
【請求項３】
請求項２記載のイメージャにおいて、前記速度飽和電流モードでは、前記画素のために前記リニア領域電流モードよりも小さい読み出しトランジスタを用いるものである。
【請求項４】
請求項１記載のイメージャにおいて、前記モードスイッチは、前記画素からの出力の処理を前記電圧モード読み出し回路と前記電流モード読み出し回路との間で時間多重化するよう制御されるものである。
【請求項５】
請求項１記載のイメージャにおいて、イメージングアレイ内の各画素は、前記モードスイッチおよび各画素のアドレス処理を行う各アドレスラインの制御の下で、前記電圧モード読み出し回路または前記電流モード読み出し回路に出力されるものである。
【請求項６】
請求項２記載のイメージャにおいて、このイメージャは、さらに、
前記電圧モード読み出し回路での前記画素用の第１の読み出しトランジスタであって、第１の寸法を有するものである前記第１の読み出しトランジスタと、前記電流モード読み出し回路での前記画素用の第２の読み出しトランジスタであって、前記第１の寸法とは異なる第２の寸法を有するものである前記第２の読み出しトランジスタとを有し、前記各寸法は望ましい感度、直線性、および／またはノイズ性能に基づいて最適化されるものである。
【請求項７】
請求項６記載のイメージャにおいて、前記第１の読み出しトランジスタは前記電圧モード用に最適化された、幅が広く、長さが短いものである。
【請求項８】
請求項６記載のイメージャにおいて、前記第２の読み出しトランジスタは前記リニア領域電流モード用に最適化された、幅が狭く、長さが長いものである。
【請求項９】
請求項６記載のイメージャにおいて、前記第２の読み出しトランジスタは前記速度飽和電流モード用に最適化された、長さが短く、幅が狭いものである。
【請求項１０】
画素からの出力をディスプレイに供給する電圧／電流デュアル・モード・イメージャであって、
複数の画素を有する画素アレイであって、各画素が読み出しトランジスタを有するものである前記画素アレイと、
前記読み出しトランジスタの各々からの出力に応答する電圧モード読み出し回路と、
前記読み出しトランジスタの各々からの出力に応答する電流モード読み出し回路と、
前記各画素の読み出しトランジスタからの出力を前記電圧モード読み出し回路または前記電流モード読み出し回路のいずれかに供給するよう選択的に制御されるモードスイッチと
を有する電圧／電流デュアル・モード・イメージャ。
【請求項１１】
請求項１０記載のイメージャにおいて、前記電流モード読み出し回路は、第１のバイアス条件でのリニア領域電流モードで前記読み出しトランジスタのリニア領域に動作し、第２のバイアス条件での飽和電流モードで前記読み出しトランジスタの飽和領域に動作するものである。
【請求項１２】
請求項１１記載のイメージャにおいて、前記速度飽和電流モードでは、各々の読み出しトランジスタとして、前記リニア領域電流モードよりも小さい読み出しトランジスタを用いるものである。
【請求項１３】
請求項１０記載のイメージャにおいて、前記モードスイッチは、前記画素アレイ内の前記画素からの出力の処理を前記電圧モード読み出し回路と前記電流モード読み出し回路との間で時間多重化するよう制御されるものである。
【請求項１４】
請求項１０記載のイメージャにおいて、前記イメージングアレイ内の各画素は、前記モードスイッチおよび前記イメージングアレイ内の各画素のアドレス処理を行う各アドレスラインの制御の下で、前記電圧モード読み出し回路または前記電流モード読み出し回路に出力されるものである。
【請求項１５】
請求項１０記載のイメージャにおいて、このイメージャは、さらに、
前記電圧モード読み出し回路での前記画素用の第１の読み出しトランジスタであって、第１の寸法を有するものである前記第１の読み出しトランジスタと、前記電流モード読み出し回路での前記画素用の第２の読み出しトランジスタであって、前記第１の寸法とは異なる第２の寸法を有するものである前記第２の読み出しトランジスタとを有し、前記各寸法は望ましい感度、直線性、および／またはノイズ性能に基づいて最適化されるものである。
【請求項１６】
請求項１５記載のイメージャにおいて、前記第１の読み出しトランジスタは前記電圧モード用に最適化された、幅が広く、長さが短いものである。
【請求項１７】
請求項１５記載のイメージャにおいて、前記第２の読み出しトランジスタは前記リニア領域電流モード用に最適化された、幅が狭く、長さが長いものである。
【請求項１８】
請求項１１記載のイメージャにおいて、前記第２の読み出しトランジスタは前記速度飽和電流モード用に最適化された、長さが短く、幅が狭いものである。
【請求項１９】
請求項１０記載のイメージャにおいて、前記電圧モード読み出し回路はスイッチトキャパシタ電圧メモリと、これに直列に接続した出力バッファとを有するものである。
【請求項２０】
請求項１０記載のイメージャにおいて、前記電流モード読み出し回路はカレント・コンベアーと、これに直列に接続された２個の電流メモリセルとを有するものである。
【請求項２１】
画素からの出力をディスプレイに供給する電圧／電流デュアル・モード・イメージャであって、
複数の画素を有する画素アレイであって、各画素は電圧モード用の第１の読み出しトランジスタを有し、この第１の読み出しトランジスタは第１の寸法を有するものであり、各画素は電流モード用の第２の読み出しトランジスタを有し、この第２の読み出しトランジスタは前記第１の寸法とは異なる第２の寸法を有するものである、前記画素アレイと、
前記第１の読み出しトランジスタの各々からの出力に応答する電圧モード読み出し回路と、
前記第２の読み出しトランジスタの各々からの出力に応答する電流モード読み出し回路と
を有し、
前記第１および第２の読み出しトランジスタからの出力が同時に並行して供給されるものである
電圧／電流デュアル・モード・イメージャ。
【請求項２２】
請求項２１記載のイメージャにおいて、前記電流モード読み出し回路は、第１のバイアス条件でのリニア領域電流モードで前記第２の読み出しトランジスタのリニア領域に動作し、第２のバイアス条件での速度飽和電流モードで前記第２の読み出しトランジスタの飽和領域に動作するものである。
【請求項２３】
請求項２２記載のイメージャにおいて、前記速度飽和電流モードでは、各々の第２の読み出しトランジスタとして、前記リニア領域電流モードよりも小さい読み出しトランジスタを用いるものである。
【請求項２４】
請求項２１記載のイメージャにおいて、前記第１の読み出しトランジスタは前記電圧モード用に最適化された、幅が広く、長さが短いものである。
【請求項２５】
請求項２２記載のイメージャにおいて、前記第２の読み出しトランジスタは前記リニア領域電流モード用に最適化された、幅が狭く、長さが長いものである。
【請求項２６】
請求項２２記載のイメージャにおいて、前記第２の読み出しトランジスタは前記速度飽和電流モード用に最適化された、長さが短く、幅が狭いものである。
【請求項２７】
請求項２１記載のイメージャにおいて、前記電圧モード読み出し回路はスイッチトキャパシタ電圧メモリと、これに直列に接続された出力バッファとを有するものである。
【請求項２８】
請求項２１記載のイメージャにおいて、前記電流モード読み出し回路はカレント・コンベアーと、これに直列に接続された２個の電流メモリセルとを有するものである。
【請求項２９】
電圧／電流デュアル・モードでの撮像の方法であって、
画素アレイの各画素からの出力を電圧モード読み出し回路に接続して、電圧モードで処理できるようにする接続する工程と、
前記画素アレイの各画素からの出力を電流モード読み出し回路に接続して、電流モードで処理できるようにする接続する工程と、
前記電圧モードを選択するための第１の位置と、前記電流モードを選択するための第２の位置との間でモードスイッチを切り替えることにより、前記電圧モードまたは前記電流モードを選択する工程と
を有する方法。
【請求項３０】
請求項２９記載の方法において、電流モード読み出し回路は、第１のバイアス条件でのリニア領域電流モードで各画素の読み出しトランジスタのリニア領域に動作し、第２のバイアス条件での速度飽和電流モードで各画素の前記読み出しトランジスタの飽和領域に動作するものである。
【請求項３１】
請求項２９記載の方法において、前記モードスイッチは、前記画素からの出力の処理を前記電圧モード読み出し回路と前記電流モード読み出し回路との間で時間多重化するよう制御されるものである。
【請求項３２】
請求項２９記載の方法において、前記画素アレイ内の各画素は、前記モードスイッチおよび各画素のアドレス処理を行う各アドレスラインの制御の下で、前記電圧モード読み出し回路または前記電流モード読み出し回路に出力されるものである。
【請求項３３】
電圧／電流デュアル・モードでの撮像の方法であって、
画素アレイの各画素からの出力を、電圧モード用には第１の寸法を有する第１の読み出しトランジスタに接続し、電流モード用には第２の寸法を有する第２の読み出しトランジスタに接続する工程であって、前記第２の寸法は前記第１の寸法とは異なるものである、前記接続する工程と、
前記第１の読み出しトランジスタからの出力を、電圧モードで処理するために電圧モード読み出し回路に供給し、前記第２の読み出しトランジスタからの出力を、電流モードで処理するために電流モード読み出し回路に同時に供給する工程と
を有する方法。
【請求項３４】
請求項３３記載の方法において、前記電流モード読み出し回路は、第１のバイアス条件でのリニア領域電流モードで各画素の読み出しトランジスタのリニア領域に動作し、第２のバイアス条件での速度飽和電流モードで各画素の前記読み出しトランジスタの飽和領域に動作するものである。
【請求項３５】
請求項３３記載の方法において、この方法は、さらに、
前記第１および第２の読み出しトランジスタの寸法を望ましい感度、直線性、および／またはノイズ性能に基づいて選択する工程を有するものである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は撮像デバイスに関し、特に、モード切換えおよび改善された直線性を可能とするリニア電圧／電流デュアル・モード・イメージャに関する。
【背景技術】
【０００２】
相補型金属酸化膜半導体（ｃｏｍｐｌｉｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＭＯＳ）アクティブ・ピクセル・センサ（ａｃｔｉｖｅ  ｐｉｘｅｌ  ｓｅｎｓｏｒｓ：ＡＰＳ）は、電圧モードまたは電流モードのいずれかの読み出し方式を採用している。電圧モード読み出し方式は、Ｆｏｓｓｕｍ，"ＣＭＯＳ  ｉｍａｇｅ  ｓｅｎｓｏｒｓ：ｅｌｅｃｔｒｏｎｉｃ  ｃａｍｅｒａ−ｏｎ−ａ−ｃｈｉｐ，"ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ．Ｄｅｖｉｃｅｓ，Ｖｏｌ．４４，Ｎｏ．１０，ｐｐ．１６８９−１６９８，１９９７で開示された初の３トランジスタ（３Ｔ）型ＣＭＯＳ  ＡＰＳイメージャが現れ以来、使用されており、現在も尚、市場においてＣＭＯＳイメージャとして優位を占める選択肢である（Ｅｌ  Ｇａｍａｌ，ｅｔ  ａｌ．，"ＣＭＯＳ  ｉｍａｇｅ  ｓｅｎｓｏｒｓ，"ＩＥＥＥ  Ｃｉｒｃｕｉｔｓ  Ｄｅｖｉｃｅｓ  Ｍａｇ．，Ｖｏｌ．２１．Ｎｏ．３，ｐｐ．６−２０，２００５を参照）。電流モード読み出し方式は大抵、フォーカル・プレーン画像処理の迅速化に用いられているが、これは、例えばＧｒｕｅｖ，ｅｔ  ａｌ．，"Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ  ｏｆ  ｓｔｅｅｒａｂｌｅ  ｓｐａｔｉｏｔｅｍｐｏｒａｌ  ｉｍａｇｅ  ｆｉｌｔｅｒｓ  ｏｎ  ｔｈｅ  ｆｏｃａｌ  ｐｌａｎｅ，"ＩＥＥＥ  Ｔｒａｎｓ．Ｃｉｒｃｕｉｔｓ  Ｓｙｓ．ＩＩ，Ｖｏｌ．４９，Ｎｏ．４，ｐｐ．２３３−２４４，２００２で説明されているように、多くのアナログ計算が電流ドメインで簡単に実行できるためである。このような利点があるにも関わらず、大抵の電流モード・イメージャはノイズレベルが高い、あるいは画質不良という問題点がある。フォーカル・プレーン画像処理を迅速化すると同時に、改善された画質を提供するイメージャが望まれている。本発明は、この課題を解決する。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明は、電圧モードと電流モードの読み出しの両方が可能なデュアル・モード・イメージャに関する。画素アレイの全体を、アレイの外側のスイッチにより、いずれかのモードに設定することができる。統合されたレイアウトおよびアクセス体系を有する画素を、同一の読み出しトランジスタと組み合わせ、または同一アレイで各モードについて最適化された読み出しトランジスタと組み合わせて、２つの動作モードでの性能が概ね同等になるようにする。各モードにつき１個の相関二重サンプリング（ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ：ＣＤＳ）ユニットを有し、これを全画素が共用して固定パターンノイズ（ｆｉｘｅｄ  ｐａｔｔｅｒｎ  ｎｏｉｓｅ：ＦＰＮ）を低減する。
【０００４】
一実施例において、電圧／電流デュアル・モード・イメージャは、画素アレイ内のアドレス指定された画素から出力を受け、この画素からの出力を、画素を電圧モード読み出し回路または電流モード読み出し回路のいずれかに供給するよう選択的に制御されるモードスイッチの制御下にある電圧モード読み出しおよび／または電流モード読み出し回路に供給する。電流モード読み出し回路は、第１のバイアス条件でのリニア領域電流モードで読み出しトランジスタのリニア領域に動作し、第２のバイアス条件での速度飽和電流モードで読み出しトランジスタの飽和領域に動作する。各読み出しトランジスタの寸法は、動作モード、望ましい感度、直線性、およびノイズ性能に基づいて最適化される。あるいは、単一の読み出しトランジスタを、電圧モードと電流モードの両方の読み出しに用いても良い。モードスイッチは、時間多重読み出しを行うため、電圧モードと電流モードとの間で切換え選択できるように制御することもできる。これにより、電圧モードと電流モードの両方の出力を同時に読出すことが可能になる。
【０００５】
ノイズを効率良く抑えるには、蓄積された光電荷の直線的読み出しが必要となる。リニア電圧読み出しは、出力ラインを駆動する各画素内のソースフォロワによって実行される。他方、リニア電流読み出しは、リニア領域で動作する、ＶＤＳ（ドレイン−ソース電圧）が一定のトランジスタで簡便に実現したトランスコンダクタを利用している（Ｇｒｕｅｖ，ｅｔ  ａｌ．，"Ｌｉｎｅａｒ  ｃｕｒｒｅｎｔ  ｍｏｄｅ  ｉｍａｇｅｒ  ｗｉｔｈ  ｌｏｗ  ｆｉｘ  ｐａｔｔｅｒｎ  ｎｏｉｓｅ，"Ｐｒｏｃ．ＩＥＥＥ  ＩＳＣＡＳ  ’０４，Ｖｏｌ．４，２００４，ｐｐ．８６０−８６３を参照）。本発明によるリニア電流読み出しの別の手法は、速度飽和ショートチャネル・トランジスタを用いる。
【図面の簡単な説明】
【０００６】
添付の要約および本発明の実施形態の詳細な説明は、添付図面を参照しながら読むと、より良く理解できる。本発明を説明する目的で、現時点で最良である実施形態を図面に示してある。しかしながら、本発明は図示した厳密な配置・手段のみに限定されるものではないことは理解されたい。
【図１】図１は、読み出し回路を有するイメージングアレイ内の画素を示す図である。
【図２】図２は、モード選択スイッチ、および各画素のアドレス指定のためのｘおよびｙスイッチを示す図である。
【図３】図３は、電圧モード読み出し回路の例を示す図である。
【図４】図４は、電流モード読み出し回路の例を示す図である。
【図５】図５は、２個の電流モード読み出しトランジスタのＩ−Ｖ（電流−電圧）曲線を比較したグラフである。
【図６】図６は、速度飽和電流モードの直線性の向上を、リニア領域電流モードと比較して示す図である。
【図７】図７は、３個の最適化された読み出しトランジスタの直線性を示す図である。
【図８】光の強度を変えて三つの読み出しモードをシミュレーションした例を示す図である。
【図９】図９は、電圧モード、リニア領域電流モード、および速度飽和電流モードでの画像の例である。
【発明を実施するための形態】
【０００７】
本発明の実施例の詳細な説明を、図１〜図９を参照して行う。この説明により、本発明の実施可能な例を詳しく説明するが、このような詳細内容は例に過ぎず、本発明の請求の範囲を制限するものではないことに留意されたい。
【０００８】
デュアル・モードの構成
図１は、読み出し回路１２を有するイメージングアレイ内の画素１０を示す図である。画素１０は典型的な３Ｔ型ＡＰＳ設計に基づいている。画素１０はフォトダイオード１４と、読み出しトランジスタＭ１と、リセットスイッチＭ２と、列選択スイッチＭ３とを有する。画素を個々にリセットできるようにするため、さらなるトランジスタＭ４を用いる。トランジスタＭ４は、行に共通なリセットパルスが、選択された列においてのみリセットをトリガするよう、ＡＮＤ機能を実行する。同様に、行選択スイッチ１６は、画素の各行の端部に存在する。行スイッチは、画素内の列スイッチと共に、画素アレイ内の全画素に任意にアクセスできるようにするものである。
【０００９】
電圧モードでの読み出し時には、モード選択スイッチ１８は位置１に設定されている。これにより、全読み出しトランジスタのドレインがＶＤＤ（電源電圧）に接続される。他方、電源は選択された画素について、定電流バイアスＩ１に接続される。大静電容量に関連して読み出しラインを駆動するため、読み出しトランジスタＭ１をソースフォロワとして用いて、蓄積された光電荷を検知する。出力回路は、固定パターンノイズ（ｆｉｘｅｄ  ｐａｔｔｅｒｎ  ｎｏｉｓｅ：ＦＰＮ）を抑制する電圧モードＣＤＳ２０と、出力バッファ２２とを有する。電圧モード読み出し用のタイミング信号は、図１の右上コーナー部に図示してある。
【００１０】
電流モードでの動作は、モード選択スイッチ１８の位置２に対応する。このモードでは、読み出しトランジスタＭ１の共通の端子が接地され、読み出しラインはその大静電容量をマスキングするカレント・コンベアー２４に接続される。特定のバイアス条件下では、選択された画素内の読み出しトランジスタＭ１は、光電荷を直線的にドレイン電流に変換するトランスコンダクタとして作用し、このドレイン電流は次に、カレント・コンベアー２４によりコピーされ、電流モード相関二重サンプリング（ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ：ＣＤＳ）回路２６で処理される。このモードでは、Ｍ１のドレインおよびソースは役割を交替しており、読み出し電流は今度は画素アレイ内へ流れる。電流供給源Ｉ１は、ＣＤＳ回路２６の入力範囲に合致するよう、単に一定のオフセット電流を流す。図２は、モード選択スイッチ１８、および各画素のアドレス指定のためのｘおよびｙスイッチ１６を示す。
【００１１】
ノイズ抑制回路
図１および図２で図示したように、本発明のイメージャは電圧モードＣＤＳユニットと電流モードのＣＤＳユニットとを有する。全画素がこれらを共用するため、行・列に基づいた他のＣＤＳの手法により導入されるミスマッチ誤差を防ぐことができる。
【００１２】
電圧モードＣＤＳ
電圧モード読み出し回路を図３に示す。ＣＤＳ機能は、簡単なスイッチトキャパシタ電圧メモリ２８により実行する。読み出し動作の前半では、スイッチｓは閉じられている。電流シンクＩ１が理想的なものであると仮定すると、ソースフォロワの出力の近似値は以下のようになる。
【００１３】
【数１】
2009538099.tif 000003
【００１４】
ただし、Ｖｐｈｏｔｏは電荷の蓄積終了時のＭ１のゲート電圧であり、ＶｔはＭ１の閾値である。この段階では、キャパシタの電圧降下は、
【００１５】
【数２】
2009538099.tif 000004
【００１６】
である。ただし、Ｖ１は、ＣＤＳの出力範囲を調整するために用いる定電圧である。次に、スイッチｓが開き、Ｍ１のゲートがＶｒｅｓｅｔにリセットされる（図１）。キャパシタは同一量の電圧降下Ｖｃａｐを維持するので、電圧メモリの出力は（Ｖｒｅｓｅｔ−Ｖｔ）−Ｖｃａｐとなるはずである。すなわち、
【００１７】
【数３】
2009538099.tif 000005
【００１８】
となる。Ｖｔが数式の中で相殺されるため、画素間のＶｔのばらつきが補正される。電圧モード読み出し回路３０からの出力は、出力バッファ２２を介してディスプレイ（図示せず）に供給される。
【００１９】
電流モードＣＤＳ
図４は、電流モード読み出し回路４０を示す図である。２個の電流メモリセル４２、４４（第１段および第２段）がＣＤ機能を実行するが、その時、カレント・コンベアー２４は２つの目的を有する。すなわち、読み出しラインの電圧をＶｄ＿ｒｅｆにクランプすること、および入力電流（Ｉｐｉｘｅｌ＋Ｉ１）のコピーをＣＤＳ４２、４４に渡すことである。読み出しラインは、電源が接地されている読み出しトランジスタＭ１のドレインに接続されているため、リニア領域でデバイスをバイアスするよう低量のＶｄ＿ｒｅｆを選択すると良い。この場合、ピクセル電流は以下の通りとなる。
【００２０】
【数４】
2009538099.tif 000006
【００２１】
この電流は、Ｈｕｇｈｅｓ，ｅｔ  ａｌ．，"Ｓ３Ｉ：Ｔｈｅ  ｓｅａｍｌｅｓｓ  Ｓ２Ｉ  ｓｗｉｔｃｈｅｄ−ｃｕｒｒｅｎｔ  ｃｅｌｌ，"Ｐｒｏｃ．ＩＥＥＥ  ＩＳＣＡＳ  ’９７，Ｖｏｌ．１，１９９７，ｐｐ．１１３−１１６のＳ３Ｉ設計に基づく２段構成の電流メモリ４２、４４へ行く。ｐ１ａ段階では、第１のメモリセル４２が有効である。Ｍ５のＩＤＳがＩｐｉｘｅｌ＋Ｉ１と等しくなるように、負帰還オペアンプ４８がＭ５にゲート電圧を印加する。すると、ｐ１ａスイッチが開く。この時、（Ｎチャネル・スイッチが用いられているため、）負電荷の注入によりＭ５のゲート電圧は低くなる。その時、Ｍ５はＩｐｉｘｅｌ＋Ｉ１−Ｉｅ１（Ｉｅ１は第１段４２の誤差を表す）をシンクさせ、ｐ１ｂ段階において第２段４４により記憶される。第２段４４は、オペアンプ４８がオペアンプ５０に置換わっている点と、Ｍ５がＭ６に置き換わっている点以外は、実質的に第２段４２と同一である。ｐ１ｂ段階の終了時に第２段に再び誤差Ｉｅ２が導入され、これがＣＤＳ２６の誤差合計となる。しかし、Ｉｅ２はＩｅ１にのみ依存しており、Ｉｐｉｘｅｌの元の数値とは直接関係していない。従って、これは、Ｉｅ１やＩｐｉｘｅｌと比較すると分散が少ない、比較的一定したオフセット誤差と見なすことができる。
【００２２】
画素がリセットされると、ピクセル電流の数式（数式（４））においてＶｐｈｏｔｏがＶｒｅｓｅｔに置換わる。この時、p２段階の最終的出力は、２つのピクセル電流の差＋誤差Ｉｅ２となる。すなわち、
【００２３】
【数５】
2009538099.tif 000007
【００２４】
である。ここでも、Ｖｔは相殺され、ＦＰＮ抑制が実現される。
【００２５】
メモリセル内のオペアンプ４８、５０は、記憶時にＭ５およびＭ６のドレイン電圧をＶｏ＿ｒｅｆに固定する、というさらなる利点がある。これにより、ＶＤのばらつきによるチャネル長変調がなくなる。Ｍ５とＭ６の両方ともカスコード・デバイスで置換え、出力段階（ｐ２）においてＶＤへの感度を低くすることができる。また、２個のオペアンプ４８、５０は、両セルで共用する１個のオペアンプにまとめても良い。
【００２６】
リニア電流読み出しの技術
従来のリニア電流読み出し法には、上記のセクションで説明したように、非直線性となる原因が２つある。第１の原因は、移動度が読み出しトランジスタＭ１のゲート電圧に依存すること（「移動度劣化」としても知られている）である。換言すれば、数式（４）のβがＶｐｈｏｔｏの関数になるのである。第２の原因は、アクセススイッチ１６の電圧降下である。カレント・コンベアー２４は読み出しラインの電圧をクランプするが、行および列スイッチ１６のＶＤＳはまだＩｐｈｏｔｏの関数となっている。この影響は画素内スイッチではさらにひどく、画素内スイッチはあまり大きくできない。その結果、読み出しトランジスタＭ１のＶＤは数式（４）の定数Ｖｄ＿ｒｅｆで表わせなくなる。
【００２７】
速度飽和領域で動作するショートチャネル・デバイスを読み出しトランジスタＭ１として用いているため、本発明の読み出し技術は上記の非直線性の２つの原因の影響を受けない。速度飽和は、チャネル沿いの電界が限界値を超え、移動度μｎを一定に保てなくなった時に起こる。この限界値Ｅｓａｔは、ｐ型シリコンでは１．５×１０４Ｖ／ｃｍである。キャリヤ速度ｖｎは普通、
【００２８】
【数６】
2009538099.tif 000008
【００２９】
と表わされ、今度は定数ｖｓａｔに近づく。電界がこれ以上少しでも増大すると移動度が低下するが、速度は上昇しない。この状態でのチャネル電流は、以下の一次近似式で表わすことができる。
【００３０】
【数７】
2009538099.tif 000009
【００３１】
ただし、ＶＤＳＡＴは速度飽和が影響し始めるドレイン−ソース電圧である。
【００３２】
【数８】
2009538099.tif 000010
【００３３】
ＶＤＳＡＴはＶＧＳの関数で、これにより速度飽和の度合いが決まる。しかし、ＶＧＳが大きい（ただし、リニア領域に入るほどは大きくない）時、ＶＤＳＡＴはＥＤＳＡＴＬに等しい定数と見なすことができる。この近似によると、ＩＤＳとＶＧＳとの間にリニアな関係が見られる。また、ロングチャネル・デバイスの飽和とは一致しないＩＤＳは、チャネルがピンチオフになってもＶＤＳに依存しない。
【００３４】
図５は、２個の電流モード読み出しトランジスタのＩ−Ｖ曲線を比較したものである。ＶＧＳが大きいため、曲線が下向きに曲がっており、両グラフとも移動度劣化の影響が見られる。しかし、ショートチャネル・トランジスタでは速度飽和が見られ、これは第２のグラフ上に鎖線の矩形で示してある。リニアではあるが、この領域は電圧−電流変換ゲインが非常に大きい。図６は、速度飽和電流モードの直線性の向上を、リニア領域電流モードと比較して示す図である。
【００３５】
図３に関して前述したものと同じ電圧モードＣＤＳ回路２０を、この読み出しモードで用いることができる。カレント・コンベアー２４の電圧基準Ｖｄ＿ｒｅｆは、必ず飽和するよう十分大きくなければならないが、その一方、ピクセル電流がすでに大きいため、Ｉ１は小さいかゼロとなることが望ましい。最終的な出力電流は以下の通りとなる。
【００３６】
【数９】
2009538099.tif 000011
【００３７】
数式（５）と比較して、本発明の技術は信号のμｎおよびＶＤへの依存の影響を受けないだけでなく、読み出しトランジスタの長さのミスマッチを補正する。
【００３８】
画素内でのトランジスタの寸法設定
一実施例において、画素１０は寸法が同一の読み出しトランジスタＭ１を有しており、従って、電圧モードまたは電流モード用に最適化されていない。しかし、別の実施例では、読み出しトランジスタを動作モードによって最適化し、各画素について、そのような読み出しトランジスタを１若しくはそれ以上設けることができる。その場合、例として、各画素１０はピッチが１２μＭ×１２μＭで、フィルファクタが３１．２５％であると仮定する。リセットスイッチおよびアクセススイッチは全て最低限の長さを有する。電流モードでの読み出し時にオン抵抗を最低限に抑えるため、Ｍ３は幅が最も広くなっている。統合ノードにおける寄生容量を低減し、リセット段階からスイッチがオフになる時の電荷注入量を制限するため、Ｍ２の幅はより狭くなっている。Ｍ２およびＭ４の寸法は、出力レート３０ｆｐｓに基づき、画素１０が全モードにおいて必ず約１００ｎｓでリセットできるように選択する。フォトダイオードおよびｎＭＯＳスイッチのレイアウトは全ての画素１０において同一である。
【００３９】
一実施例は、寸法が異なる３個の画素内読み出しトランジスタＭ１を有し、その各々が特定の動作モード用に最適化されている。モードスイッチにより単一の読み出しトランジスタを電圧モードまたは電流モードのいずれかで用いる実施形態では、読み出しトランジスタの寸法は、アプリケーションの性能基準を考慮して選択するべきである。
【００４０】
電圧モード読み出しトランジスタ
電圧モードの信号経路の直線性は、三つの要因の影響を受ける。すなわち、Ｍ１のチャネル長変調、人体効果、および電流シンクＩ１の出力インピーダンスである。最初の２つの要因を考慮すると、ソースフォロワの出力電圧ＶＳは以下のように表わすことができる。
【００４１】
【数１０】
2009538099.tif 000012
【００４２】
ただし、
【００４３】
【数１１】
2009538099.tif 000013
【００４４】
この２つの数式は各々、人体効果およびチャネル長変調を記述するものである。これらは両方とも、ソースフォロワの出力ＶＳの関数であり、ＶＳは入力電圧ＶＧに依存する。人体効果はこのようなシングルウェル法では排除できない。しかし、チャネル長変調効果は、βを大きくすることにより、すなわち
【数１２】
2009538099.tif 000014
【００４５】
を大きくすることにより低減できる。（ただし、Ｗはウェルの幅、Ｌはウェルの長さである。）これによりＶＯＮがゼロに近づき（これは数式（１）で仮定した）、ＶＳのばらつきへのＶＯＮの依存が少なくなる。
【００４６】
理想的でない電流シンクＩ１による非直線性は、ソースフォロワの低信号電圧ゲイン機能を記述すればわかるようになる。
【００４７】
【数１３】
2009538099.tif 000015
【００４８】
ただし、ＧＬはｇｄｓ１を負荷のインピーダンスおよびＩ１に加えた後の合計コンダクタンスであり、ｇｍ１およびｇｍｂｓ１は各々、トランジスタＭ１の相互コンダクタンスおよび人体効果相互コンダクタンスである。電流シンクＩ１の出力インピーダンスは有限であるから、その出力電流Ｉ１はＶｓの関数となる。すなわち、数式（１２）中のｇｍ１項はＶｓによって定められる動作点によって変化し、一定でないゲインを生じる。この非直線性を低減するためには、
【００４９】
【数１４】
2009538099.tif 000016
【００５０】
を大きくすることによりｇｍ１を大きくしなければならない。これは、数式中でｇｍｂｓ１として表わされる人体効果を低減する役割もある。
【００５１】
従って、電圧モードでは、Ｍ１はＷが大きく、Ｌが小さくなくてはならない。
【００５２】
リニア領域電流モード読み出しトランジスタ
電流読み出しモードでの非直線性の原因については、すでに前述した。移動度劣化はショートチャネル効果であり、Ｌを大きくすることにより低減できる。また、Ｍ１でのＶＤＳを大きくすることが望ましい。アクセススイッチの電圧降下の重大さが軽減されるからである。すなわち、Ｍ１については
【００５３】
【数１５】
2009538099.tif 000017
【００５４】
を小さくすることが望ましいことがわかる。要するに、このモードではＭ１のＷを小さく、Ｌを大きくすることが必要である。
【００５５】
速度飽和電流モード読み出しトランジスタ
速度飽和が開始するには、チャネル沿いの電界がＥｓａｔを超過する必要がある。この電界のＥｓａｔ超過量が大きければ大きいほど、数式（６）中のＶｓａｔが一定となる。従って、Ｌを小さくすることが望ましい。また、リニア領域読み出しモードでも用いる電流モードＣＤＳユニットの入力範囲に合致するようにピクセル電流を制限するために、Ｗを小さくすることが望ましい。しかし、Ｗを小さくし過ぎると、トランジスタのミスマッチが大きくなり、ＣＤＳで補正できなくなる。
【００５６】
シミュレーションの結果
３個の最適化された読み出しトランジスタの直線性をＨＳｐｉｃｅ（登録商標）でシミュレーションした。結果を図７に示す。光電荷の蓄積を模倣するため、トランジスタのゲート電圧を０．５Ｖずつ下げながらＤＣ掃引を行った。
【００５７】
出力レベルは０から１までの直線スケールで正規化した。最良適合直線からの最大逸脱量に基づいて直線性を計算した。電圧モード読み出しトランジスタの直線性が最良であることがわかる。速度飽和電流モードがかろうじて第２位となっており、従来のリニア領域電流モードよりも大幅に改善されている。
【００５８】
図８は、光の強度を変えて三つの読み出しモードをシミュレーションした例を示す図である。統合サイクル終了時のフォトダイオードの電圧により、出力が直線的なステップとなっている。図９は、電圧モード、リニア領域電流モード、および速度飽和電流モードでの画像の例である。図示したように、電圧モードの時に画像が最良となる。しかし、速度飽和電流モードでも、リニア領域電流モードよりも大幅に改善された画像となる。
【００５９】
従って、本発明のデュアル・モード・イメージャは三つのモードを実際にサポートするが、各モードで以下のように寸法が異なる読み出しトランジスタが必要である。
電圧モード：Ｗ＝大、Ｌ＝小
リニア領域電流モード：Ｗ＝小、Ｌ＝大
速度飽和電流モード：Ｗ＝小、Ｌ＝小
【００６０】
結果として得られるデュアル・モード・イメージャは、比較研究などのために電流モードで情報を抽出することができ、また、電圧モードで画像を最適に表示することができる。各モードはトランジスタの寸法により最適化される。速度飽和電流モードでのトランジスタが最も小さいこと、従ってより速く飽和し、感度がより高いことを評価されたい。モードの読み出しは時間多重とすることができる。例えば、電圧モードを奇数フレームに用い、電流モードを偶数フレームに用いる。
【００６１】
本発明は開示した特定の実施形態のみに限定されるものではなく、添付の請求の範囲で定義された本発明の趣旨と範囲内での変更を含むことを理解されたい。このような本発明の全ての観点は添付の請求の範囲に含まれるように意図されている。
【図１】
2009538099.tif 000018
【図２】
2009538099.tif 000019
【図３】
2009538099.tif 000020
【図４】
2009538099.tif 000021
【図５】
2009538099.tif 000022
【図６】
2009538099.tif 000023
【図７】
2009538099.tif 000024
【図８】
2009538099.tif 000025
【図９】
2009538099.tif 000026
【国際調査報告】
2009538099.tif 000027