(57)【要約】【課題】フラッシュメモリコントローラを柔軟に構成するために使用される従来技術の欠点を克服する。【解決手段】フラッシュメモリコントローラ（１２）を柔軟に構成する記憶装置（１０）および方法を提供する。本装置は、少なくとも２つのコンフィギュレーションビット（１８）がプログラムされた複数のメモリセルを含むフラッシュメモリアレイ（１４）を含む。少なくとも１つのコンフィギュレーションピン（１８）を有するコントローラ（１２）は、さらに、コンフィギュレーションビットの値および／またはコンフィギュレーションピンの電圧レベルに従って、外部ホストに接続するための１つのインターフェースチャネルを選択することによりフラッシュメモリアレイを制御するために設けられる。インターフェースチャネルのそれぞれに対応する「フラグ」がさらに設けられることにより、前記インターフェースチャネルのどれが動作可能かが定義される。【選択図】図１
2009506420.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つのコンフィギュレーションビットがプログラムされた複数のメモリセルを含むフラッシュメモリアレイと、
前記フラッシュメモリアレイを制御するための、少なくとも１つのコンフィギュレーションピンを含むコントローラであって、外部ホストに接続するための複数のインターフェースチャネルを支援するコントローラと、を含む記憶装置であって、
前記少なくとも２つのコンフィギュレーションビットの値が少なくとも１つの所定値からなる第１の群のものである場合、前記インターフェースチャネルは前記少なくとも１つのコンフィギュレーションピンで測定された電圧レベルに少なくとも部分的に従って選択され、一方、前記値が少なくとも１つの所定値からなる第２の群のものである場合、前記インターフェースチャネルは前記少なくとも２つのコンフィギュレーションビットの値に少なくとも部分的に従って選択されるように、前記コントローラは、前記複数のインターフェースチャネルから１つのインターフェースチャネルを選択するように動作する、記憶装置。
【請求項２】
前記少なくとも２つのコンフィギュレーションビットの前記値が前記第１の群のものである場合、前記インターフェースチャネルは前記少なくとも１つのコンフィギュレーションピンにおいて測定された電圧レベルのみに従って選択される、請求項１に記載の記憶装置。
【請求項３】
前記少なくとも２つのコンフィギュレーションビットの前記値が前記第２の群のものである場合、前記インターフェースチャネルは前記少なくとも２つのコンフィギュレーションビットの値のみに従って選択される、請求項１に記載の記憶装置。
【請求項４】
前記第１の群は１つの所定値を含む、請求項１に記載の記憶装置。
【請求項５】
前記第１の群は複数の所定値を含む、請求項１に記載の記憶装置。
【請求項６】
前記選択されたインターフェースチャネルと前記コンフィギュレーションビットとの一対一対応を有する、請求項１に記載の記憶装置。
【請求項７】
前記少なくとも２つのコンフィギュレーションビットの前記値が前記第１の群のものである場合、前記コントローラが少なくとも１つの動作可能なインターフェースチャネルからのみ前記１つのインターフェースチャネルを選択するように動作するように、前記複数のインターフェースチャネルのそれぞれは、前記複数のインターフェースチャネルのそれぞれが動作可能かどうかを定義する対応フラグを備える、請求項１に記載の記憶装置。
【請求項８】
前記フラッシュメモリアレイと前記コントローラとが単一のダイ上に実装される、請求項１に記載の記憶装置。
【請求項９】
前記フラッシュメモリアレイと前記コントローラとが別々のダイに実装される、請求項１に記載の記憶装置。
【請求項１０】
前記フラッシュメモリアレイはＮＡＮＤ型フラッシュメモリアレイである、請求項１に記載の記憶装置。
【請求項１１】
ホスト処理ユニットと、
前記ホスト処理ユニットに接続するための複数のインターフェースチャネルを支援する記憶装置と、を含むシステムであって、
前記記憶装置は、
少なくとも２つのコンフィギュレーションビットがプログラムされた複数のメモリセルを含むフラッシュメモリアレイと、
前記フラッシュメモリを制御するための、少なくとも１つのコンフィギュレーションピンを含むコントローラであって、前記少なくとも２つのコンフィギュレーションビットの値が少なくとも１つの所定値からなる第１の群のものである場合、インターフェースチャネルは、前記少なくとも１つのコンフィギュレーションピンで測定された電圧レベルに少なくとも部分的に従って選択され、一方、前記値が少なくとも１つの所定値からなる第２の群のものである場合、前記インターフェースチャネルは、前記少なくとも２つのコンフィギュレーションビットの値に少なくとも部分的に従って選択されるように、前記複数のインターフェースチャネルから１つのインターフェースチャネルを選択するように動作するコントローラと、を含むシステム。
【請求項１２】
複数のメモリセルを含むフラッシュメモリアレイのコントローラを構成するための方法であって、
前記複数のメモリセルに少なくとも２つのコンフィギュレーションビットをプログラムする工程と、
前記少なくとも２つのコンフィギュレーションビットの値が少なくとも１つの所定値からなる第１の群のものである場合、前記インターフェースチャネルは、前記少なくとも１つのコンフィギュレーションピンで測定された電圧レベルに少なくとも部分的に従って選択され、一方、前記値が少なくとも１つの所定値からなる第２の群のものである場合、前記インターフェースチャネルは、前記少なくとも２つのコンフィギュレーションビットの値に少なくとも部分的に従って選択されるように、外部ホストに接続するための前記少なくとも２つのコンフィギュレーションビットと少なくとも１つのコンフィギュレーションピンとに従って、複数のインターフェースチャネルから１つのインターフェースチャネルを選択する工程と、を含む方法。
【請求項１３】
前記少なくとも２つのコンフィギュレーションビットの前記値が前記第１の群のものである場合、前記インターフェースチャネルは前記少なくとも１つのコンフィギュレーションピンにおいて測定された電圧レベルのみに従って選択される、請求項１２に記載の方法。
【請求項１４】
前記少なくとも２つのコンフィギュレーションビットの前記値が前記第２の群のものである場合、前記インターフェースチャネルは前記少なくとも２つのコンフィギュレーションビットの値のみに従って選択される、請求項１２に記載の方法。
【請求項１５】
前記第１の群は１つの所定値を含む、請求項１２に記載の方法。
【請求項１６】
前記第１の群は複数の所定値を含む、請求項１２に記載の方法。
【請求項１７】
前記選択されたインターフェースチャネルと前記コンフィギュレーションビットとの一対一対応を有する、請求項１２に記載の方法。
【請求項１８】
前記少なくとも２つのコンフィギュレーションビットの前記値が前記第１の群のものである場合、前記コントローラは少なくとも１つの動作可能なインターフェースチャネルからのみ前記１つのインターフェースチャネルを選択するように動作するように、前記複数のインターフェースチャネルのそれぞれは、前記複数のインターフェースチャネルのそれぞれが動作可能かどうかを定義する対応フラグを備える、請求項１２に記載の方法。
【請求項１９】
複数のインターフェースチャネルを支援するフラッシュメモリ装置を販売するための方法であって、
前記複数のインターフェースチャネルの様々なインターフェースチャネルに対する様々な値付けを確定する工程と、
要求された価格に従って、前記複数のインターフェースチャネルの１つを介して前記フラッシュメモリ装置の動作を制御する工程と、を含む方法。
【請求項２０】
前記１つのインターフェースチャネルは、複数のメモリセルにプログラムされた少なくとも２つのコンフィギュレーションビットと、外部ホストに接続するための少なくとも１つのコンフィギュレーションピンとに従って前記複数のインターフェースチャネルから選択され、前記少なくとも２つのコンフィギュレーションビットの値が少なくとも１つの所定値からなる第１の群のものである場合、前記インターフェースチャネルは、前記少なくとも１つのコンフィギュレーションピンで測定された電圧レベルに少なくとも部分的に従って選択され、一方、前記値が少なくとも１つの所定値からなる第２の群のものである場合、前記インターフェースチャネルは、前記少なくとも２つのコンフィギュレーションビットの値に少なくとも部分的に従って選択される、請求項１９に記載の方法。
【請求項２１】
非ライセンスインターフェースチャネルの使用を阻止する工程を更に含む、請求項１９に記載の方法。
【請求項２２】
前記フラッシュメモリ装置の製造者にのみ完全な製造上の柔軟性を提供する工程を更に含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には、集積回路を柔軟に構成するための方法および装置に関する。特に、本発明は、フラッシュメモリコントローラを柔軟に構成するための方法および装置に関する。
【背景技術】
【０００２】
一般的に、電子システムは、システムの主処理構成要素である中央処理装置（ＣＰＵ）とシステムに他のいくつかの機能を提供する若干の周辺構成要素とを含む。周辺構成要素の例は、様々なタイプのメモリ（フラッシュメモリ、磁気ディスクなど）、表示手段、通信手段などである。
【０００３】
多くの周辺構成要素は、その動作とＣＰＵとのやりとりとを管理し制御する制御機構を必要とする。例えば、ＮＡＮＤ型フラッシュメモリは使用およびインターフェースするのが簡単ではなく、従ってこのような制御機構を必要とする。いくつかのシステムでは、ＣＰＵチップは、このようなＮＡＮＤ型フラッシュメモリの制御機構を提供するための統括コントローラを含む。他のシステムでは、ＣＰＵはその目的のための統括コントローラを含まず、従ってシステム設計者は、ＣＰＵとＮＡＮＤ型フラッシュメモリの両方にインターフェースするＣＰＵとは別に実装される制御機構を設けなければならない。
【０００４】
多くのコントローラは、ＣＰＵに接続するための特定の１つのインターフェースを支援するように設計される。例えば、ＣＰＵに接続するためのＵＳＢインターフェースを支援する多くの市販のＮＡＮＤ型フラッシュメモリコントローラが存在する。このようなコントローラを動作させるために、ＣＰＵは、コントローラのＵＳＢインターフェースに接続される適合したＵＳＢインターフェースチャネルを支援しなければならない。別の例としては、ＣＰＵに接続するためのマルチメディアカード（ＭＭＣ）インターフェースを支援する多くのＮＡＮＤ型フラッシュメモリコントローラが存在する。このようなコントローラを動作させるために、ＣＰＵは、コントローラのＭＭＣインターフェースに接続される適合したＭＭＣインターフェースチャネルを支援しなければならない。
【０００５】
しかしながら、多くのコントローラは、ＣＰＵに接続するための複数のタイプのインターフェース（例えばＵＳＢ、ＭＭＣインターフェース）を支援するように構成される。システム設計者は、ＣＰＵにおいて利用可能なインターフェースチャネルのタイプに従って、あるいは動作速度などのインターフェースの所望の特性に従ってどのインターフェースを使用すべきかを選択することができるので、このようなコントローラを構成することはシステム設計者にさらなる柔軟性を与える。
【０００６】
同じコントローラが、異なるシステムに接続された場合に異なるタイプのインターフェースチャネルを支援するように構成されたとしても、通常、所与のシステムにおいて単一のインターフェースのみが作動するということに留意されたい。多様なシステムに接続される場合、複数のインターフェースチャネルを支援するために単一の既製の集積回路（ＩＣ）が設けられるので、これはロジスティックスの観点から見て大きな利点である。
【０００７】
しかしながら、それらのマルチインタフェースコントローラは複数の動作モード（本明細書では、各インターフェースの使用を「モード」と呼ぶ）を支援することができるので、所望のインターフェースチャネルは、システム起動の間にインストール中のシステムにおいて構成されなければならない。これが適切に行われないと、ＣＰＵはＭＭＣインターフェースのみを支援するにもかかわらずコントローラはＵＳＢインターフェースモードで作動するかもしれず、その結果システムは正常に動作することができない。
【０００８】
マルチインタフェースコントローラを構成するために、当該技術分野では公知のいくつかの手法が提供されており、この問題を克服しようとしている。このような手法はコンフィギュレーションピンと不揮発性メモリコンフィギュレーションビットとを含む。
【０００９】
Ａ．コンフィギュレーションピン：ＩＣコントローラは、所望のインターフェースチャネルを選択するためにシステムの起動中に使用される１つまたは複数のピンを有する。例えば、ＵＳＢインターフェースチャネルとＭＭＣインターフェースチャネルの２つを支援するコントローラでは、インターフェースチャネル選択のために単一ピンが割り当てられる。起動時、コントローラ内の内部回路は、このピンに設定された入力電圧レベルを測定する。入力電圧レベルがあるステート（例えば論理「０」）であればＵＳＢモードが選択され、別のステート（例えば論理「１」）であればＭＭＣモードが選択される。３つ以上のモードから選択すべき場合、２つ以上のピンが使用される。
【００１０】
このようなコンフィギュレーションピンは、必ずしも所望のインターフェースを選択するコンフィギュレーション機能のためのみに使用されるわけではないことに留意されたい。インターフェースの決定はシステム起動時にのみ行わなければならないので、コンフィギュレーションピンは後でコントローラの通常動作中に他の機能のために使用することができる。
【００１１】
コンフィギュレーションピンを実装することによりコントローラを構成するためには、システム設計者は、必要な電圧レベルがシステム起動中にコンフィギュレーションピンに印加されることを確実にしなければならない。これは、プリント回路基板（ＰＣＢ）上に固定の配線を設けることにより（コンフィギュレーションピンが別の目的にも使用されない場合）、あるいはシステム起動時にコンフィギュレーションピンに必要な電圧レベルを印加するがその後コンフィギュレーションピンから切り離すことができる電子回路を実装することにより、行うことができる。
【００１２】
しかしながら、上記コンフィギュレーションピンの構成方法は欠点を有する。コンフィギュレーションピン方式を適用する際に生じる主な欠点は、コンフィギュレーションモードの選択が、コントローラを使用するユーザの手に完全にあってコントローラの製造者により管理されないということである。ＰＣＢ配線と、従ってコントローラが動作するモードとを決定するのはコントローラを使用するシステムの設計者である。
【００１３】
これは製造者の選択肢（様々な価格で様々なインターフェースを提供することなど）を制限するのでコントローラの製造者にとって望ましくない。例えば、競合するＭＭＣコントローラが市場で高価であるが競合するＵＳＢコントローラが低価格である場合、ＵＳＢモードを介し支援を得ることより、ＭＭＣモードを介し支援を得ることに対し、製造者が顧客に多く請求することは好都合であろう。しかし、これはコンフィギュレーションピン方式を適用したのでは不可能である。すべてのコントローラは「識別子なしで」構成され、顧客のみがコントローラの動作モードを構成するからである。
【００１４】
この方式の制約の別の例は、インターフェースの１つを使用することによりライセンス料の支払いを要求する場合に生じる。このような場合、非ライセンスモード（ｎｏｎ−ｌｉｃｅｎｓｅｄ  ｍｏｄｅ）を使用するようにコントローラを構成することでは、料金を支払わないこととライセンスを獲得しないことを選択する顧客の製造者権利の侵害を阻止することはできない。
【００１５】
Ｂ．不揮発性メモリコンフィギュレーションビット：所望のコンフィギュレーションモードは、システム起動時にコントローラにより読み出される不揮発性メモリ内に符号化される。例えば、コントローラがＮＡＮＤ型フラッシュメモリを制御する場合、コンフィギュレーションビットを含むためにフラッシュメモリアドレス空間の最初のブロックの最初のページの最初のバイトを割り当てることができる。
【００１６】
例えば、ＵＳＢとＭＭＣの２つのモードを支援するコントローラでは、モード選択のために単一ビットが割り当てられる。システム起動時、コントローラ内の内部回路は、コンフィギュレーションビットに格納された値を読み取る。その値があるステート（例えば論理「０」）であればＵＳＢモードが選択され、別のステート（例えば論理「１」）であればＭＭＣモードが選択される。３つ以上のモードから選択すべき場合、２つ以上のビットが使用される。
【００１７】
不揮発性メモリコンフィギュレーションビットを実装することによりコントローラを構成するためには、システム設計者は、必要なデータがコンフィギュレーションビットに格納されることを確実にしなければならない。これは、通常、システムの製造過でフラッシュメモリ内にデータをプログラムすることにより実現される。
【００１８】
新しい未使用のフラッシュメモリセルは、通常、すべてのビット位置に論理「１」を格納するので、上記例の初期設定コンフィギュレーションはＭＭＣインターフェースを支援する。従って、システム設計者がコントローラにＵＳＢモードを支援させたい場合、システム設計者は初期の製造段階で（フラッシュメモリがコントローラと一緒に組み立てられる前に）フラッシュメモリをプログラムすることができる。別の方法は、コントローラへアクセスするために一時的にＭＭＣチャネルを使用し、コントローラに命令してフラッシュメモリにコンフィギュレーションビットを書き込ませ、次にシステムをシャットダウンし、そしてコントローラが次に始動してＵＳＢモードを支援するように再びシステムを起動することである。
【００１９】
不揮発性メモリコンフィギュレーションビット方式では、コンフィギュレーションビットは、顧客にではなくコントローラの製造者にのみアクセス可能である（例えば、コントローラとフラッシュメモリが１つのユニットとして既に一緒に組み立てられ販売される場合）。従って製造者はコンフィギュレーションモードを完全に管理し続ける。換言すれば、製造者があるインターフェースを支援するためのコンフィギュレーションビットを構成した場合、製造者は、顧客がこのインターフェースを変更することができないということを保証される。従って、様々なモードに対する様々な値付けまたは非ライセンスモードの阻止（ｂｌｏｃｋｉｎｇ）の両方が可能である。
【００２０】
しかしながら、このような方策は製造上の柔軟性を失うことになる。各インターフェースモードは別のアイテムとなり、それ自身の部品番号と在庫が管理される。製造者が、なお一部の顧客（またはその製造設備）にコンフィギュレーションピン方式により提供される柔軟性を享受させることを望む場合、コンフィギュレーションピン方式はもはや利用できない。
【００２１】
従って、上記従来技術方式の両利点が同時に維持されるように、フラッシュメモリコントローラを柔軟に構成する方法とシステムを提供することは非常に有利であろう。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
従って、本発明は、フラッシュメモリコントローラを柔軟に構成するために使用される従来技術の欠点を克服することを主目的とする。
【課題を解決するための手段】
【００２３】
提案する方法は、所望のインターフェースチャネルを選択するための１つまたは複数のコンフィギュレーションピンを採用するとともに、不揮発性コンフィギュレーションビットを使用することに依存する。
【００２４】
複数のインターフェースチャネルを支援するコントローラは、フラッシュメモリアレイを制御し、外部ホスト（例えばＣＰＵ）に接続するための複数のインターフェースチャネルから所望のインターフェースチャネルを選択するために設けられる。所望のインターフェースチャネルは、不揮発性コンフィギュレーションビットとコンフィギュレーションピンに設定された電圧レベルとに従って選択される。
【００２５】
本発明の好ましい実施形態によると、
少なくとも２つのコンフィギュレーションビットがプログラムされた複数のメモリセルを含むフラッシュメモリアレイと、
上記フラッシュメモリアレイを制御するとともに少なくとも１つのコンフィギュレーションピンを含むコントローラであって、外部ホストに接続するための複数のインターフェースチャネルを支援するコントローラと、を含む記憶装置および方法であって、
少なくとも２つのコンフィギュレーションビットの値が少なくとも１つの所定値からなる第１の群のものである場合、インターフェースチャネルは、少なくとも１つのコンフィギュレーションピンで測定された電圧レベルに少なくとも部分的に従って選択され、一方、値が少なくとも１つの所定値からなる第２の群のものである場合、インターフェースチャネルは、少なくとも２つのコンフィギュレーションビットの値に少なくとも部分的に従って選択されるように、コントローラは、複数のインターフェースチャネルから１つのインターフェースチャネルを選択するように動作する、記憶装置および方法が提供される。
【００２６】
本発明の別の記憶装置によると、少なくとも２つのコンフィギュレーションビットの値が第１の群のものである場合、インターフェースチャネルは少なくとも１つのコンフィギュレーションピンにおいて測定された電圧レベルのみに従って選択される。
【００２７】
本発明の別の記憶装置によると、少なくとも２つのコンフィギュレーションビットの値が第２の群のものである場合、前記インターフェースチャネルは、上記少なくとも２つのコンフィギュレーションビットの値のみに従って選択される。
【００２８】
本発明の別の記憶装置によると、第１の群は１つの所定値を含む。
【００２９】
本発明の別の記憶装置によると、第１の群は複数の所定値を含む。
【００３０】
本発明の別の記憶装置は、選択されたインターフェースチャネルとコンフィギュレーションビットとの一対一対応を有する。
【００３１】
本発明の別の記憶装置によると、少なくとも２つのコンフィギュレーションビットの値が第１の群のものである場合、コントローラが少なくとも１つの動作可能なインターフェースチャネルからのみ１つのインターフェースチャネルを選択するように動作するように、複数のインターフェースチャネルのそれぞれは、複数のインターフェースチャネルのそれぞれが動作可能かどうかを定義する対応「フラグ」を備える。
【００３２】
本発明の別の記憶装置によると、フラッシュメモリアレイとコントローラは単一のダイ上に実装される。
【００３３】
本発明の別の記憶装置によると、フラッシュメモリアレイとコントローラは別々のダイ上に実装される。
【００３４】
本発明の別の記憶装置によると、フラッシュメモリアレイはＮＡＮＤ型フラッシュメモリアレイである。
【００３５】
本発明の別の実施形態によると、
ホスト処理ユニットと、
ホスト処理ユニットに接続するための複数のインターフェースチャネルを支援する記憶装置と、を含むシステムであって、
記憶装置は、
少なくとも２つのコンフィギュレーションビットがプログラムされた複数のメモリセルを含むフラッシュメモリアレイと、
フラッシュメモリを制御するための、少なくとも１つのコンフィギュレーションピンを含むコントローラであって、少なくとも２つのコンフィギュレーションビットの値が少なくとも１つの所定値からなる第１の群のものである場合、インターフェースチャネルは、少なくとも１つのコンフィギュレーションピンで測定された電圧レベルに少なくとも部分的に従って選択され、一方、上記値が少なくとも１つの所定値からなる第２の群のものである場合、インターフェースチャネルは、少なくとも２つのコンフィギュレーションビットの値に少なくとも部分的に従って選択されるように、複数のインターフェースチャネルから１つのインターフェースチャネルを選択するように動作するコントローラと、を含むシステムが提供される。
【００３６】
本発明の別の実施形態によると、複数のインターフェースチャネルを支援するフラッシュメモリ装置を販売するための方法であって、
複数のインターフェースチャネルの様々なインターフェースチャネルに対する様々な値付けを確定する工程と、
要求された価格に従って、複数のインターフェースチャネルの１つを介してフラッシュメモリ装置の動作を制御する工程と、を含む方法が提供される。
【００３７】
本発明の別の方法によると、１つのインターフェースチャネルは、複数のメモリセルにプログラムされた少なくとも２つのコンフィギュレーションビットと、外部ホストに接続するための少なくとも１つのコンフィギュレーションピンに従って、前記複数のインターフェースチャネルから選択され、少なくとも２つのコンフィギュレーションビットの値が少なくとも１つの所定値からなる第１の群のものである場合、インターフェースチャネルは少なくとも１つのコンフィギュレーションピンで測定された電圧レベルに少なくとも部分的に従って選択され、一方、値が少なくとも１つの所定値からなる第２の群のものである場合、インターフェースチャネルは少なくとも２つのコンフィギュレーションビットの値に少なくとも部分的に従って選択される。
【００３８】
本発明の別の方法は、非ライセンスインターフェースチャネルの使用を阻止する工程を更に含む。
【００３９】
本発明の別の実施形態は、顧客にではなくフラッシュメモリ装置の製造者にのみ完全な製造上の柔軟性を提供する工程を更に含む。
【００４０】
本発明の更なる特徴と利点は以下の添付図面と説明から明白になるであろう。
【００４１】
本発明の実施形態に関して本発明をよりよく理解するために、全てを通じて同様な参照符号が対応部分または対応要素を指示する添付図面を参照する。
【発明を実施するための最良の形態】
【００４２】
本発明は、フラッシュメモリコントローラを柔軟に構成する革新的な記憶装置および方法を開示する。提案する方法は、所望のインターフェースチャネルを選択するための１つまたは複数のコンフィギュレーションピンを採用するとともに、不揮発性コンフィギュレーションビットを使用することに依存する。
【００４３】
複数のインターフェースチャネルを支援するコントローラは、フラッシュメモリアレイを制御するとともに、外部ホスト（例えばＣＰＵ）に接続するための複数のインターフェースチャネル（ＵＳＢ、ＭＭＣ、パラレル８ビット、パラレル１６ビットなど）から所望のインターフェースチャネルを選択するために設けられる。所望のインターフェースチャネルは、不揮発性コンフィギュレーションビットとコンフィギュレーションピンに設定された電圧レベルとに従って選択される。
【００４４】
本発明の好ましい実施形態によると、コンフィギュレーションビットの１つは、コンフィギュレーションビットの数がコンフィギュレーションピンの数より常に少なくとも１つだけ大きくなるような選択ビットとして定義される。従って選択ビットでの値が「フレキシブル」値に等しい場合、所望のインターフェースチャネルは、コンフィギュレーションピンに設定された電圧レベルのみに従って（不揮発性コンフィギュレーションビットを無視して）選択される。しかしながら、選択ビットにおける値が「フレキシブル」値と等しくない場合、所望のインターフェースチャネルはコンフィギュレーションビットの値のみに従って選択される。
【００４５】
例えば、コントローラにより制御されるフラッシュメモリアレイでは、コンフィギュレーションビットは、最初のメモリセルが選択ビットとして定義されたコンフィギュレーションビットを含むとともに２番目のメモリセルがインターフェースチャネルを定義するコンフィギュレーションビットを含むように、フラッシュメモリアレイの２つのメモリセルにプログラムされる。「フレキシブル」値は「１」として定義される。コントローラは、別のインターフェースチャネルを定義するためのコンフィギュレーションピンをさらに含む。
【００４６】
選択ビットが「０」に設定された場合、所望のインターフェースチャネルは、２番目のメモリセル内のコンフィギュレーションビットの値のみに従って選択される。しかしながら、選択ビットが「１」に設定された場合、所望のインターフェースチャネルはコンフィギュレーションピンの電圧レベルのみに従って選択される。
【００４７】
別の例は、４つの異なるインターフェースチャネルを支援するために３つのコンフィギュレーションビットがプログラムされ２つのコンフィギュレーションピンが設けられるフラッシュメモリアレイである。一番目のメモリセルは選択ビットを含み、その「フレキシブル」値は「１」として定義される。コンフィギュレーションビット系列「００」はＵＳＢインターフェースを定義するために設定することができ、コンフィギュレーションビット系列「０１」はＭＭＣインターフェースを定義するために設定することができ、コンフィギュレーションビット系列「１０」はＳＤ（セキュアディジタル）インターフェースを定義するために設定することができ、コンフィギュレーションビット系列「１１」はパラレルインターフェースを定義するために設定することができる。
【００４８】
選択ビットが「０」に設定された場合、インターフェースチャネルは他の２つのコンフィギュレーションビットの値のみに従って選択される。しかしながら、選択ビットが「１」に設定された場合、所望のインターフェースチャネルは２つのコンフィギュレーションピンの電圧レベルのみに従って選択される。
【００４９】
コンフィギュレーションビットについて上に開示されたように、コンフィギュレーションピンの電圧レベルを復号するために同じ符号化設定を使用してもよいが、これは必須ではない。例えば、選択ビットが「１」に設定された場合、以下の符号化設定を設けることができる。電圧レベル「００」はパラレルインターフェースを定義するためにコンフィギュレーションピンに設定することができ、電圧レベル「０１」はＳＤインターフェースを定義するために設定することができ、電圧レベル「１０」はＭＭＣインターフェースを定義するために設定することができ、電圧レベル「１１」はＵＳＢインターフェースを定義するために設定することができる。
【００５０】
本発明のさらに第２の実施形態によると、各インターフェースチャネルは、インターフェースチャネルが選択のために動作可能かつ利用可能かどうかを定義する対応「フラグ」を備える。
【００５１】
選択ビットが他の「非フレキシブル（ｎｏｎ−ｆｌｅｘｉｂｌｅ）」値に設定された場合、所望のインターフェースチャネルは、コンフィギュレーションピンに設定された電圧レベルに従って、動作可能なインターフェースチャネルから選択される。従って、ユーザは、インターフェースチャネルのいずれかから選択された１つのインターフェースチャネルを介してコントローラを動作させることを許可される。その他のインターフェースチャネルを介したコントローラの動作は許可されない。しかしながら、選択ビットが「フレキシブル」値に設定された場合、所望のインターフェースチャネルはコンフィギュレーションピンの電圧レベルに従って選択される。ここでは選択を制約するものはない。
【００５２】
例えば、コントローラにより制御されるフラッシュメモリアレイでは、コンフィギュレーションビットはフラッシュメモリアレイの６つのメモリセルにプログラムされ、最初のメモリセルは選択ビットとして定義されたコンフィギュレーションビットを含み、残りの５つのメモリセルは複数のインターフェースチャネルを定義するコンフィギュレーションビットを含むようにする。残りの５つのメモリセルのそれぞれに関連する「フラグ」は、対応する２つのインターフェースが動作可能であるということを指示するために２番目と３番目のメモリセルに関連するフラグが「１」に設定され、対応する３つのインターフェースが動作可能ではないということを指示するために４番目、５番目、６番目のメモリセルに関連するフラグが「０」に設定されるといったように、動作可能なインターフェースチャネルを定義するために設けられる。「フレキシブル」値は「１」として定義される。コントローラは、さらに、複数の動作可能なインターフェースチャネル間の選択のために３つのコンフィギュレーションピンを含む。
【００５３】
選択ビットが「０」に設定された場合、選択ビットは「非フレキシブル」値に等しい。このような場合、所望のインターフェースチャネルは、コンフィギュレーションピンに設定された電圧レベルに従って、動作可能なインターフェースチャネル（２番目と３番目のメモリセルに対応する）から選択され、動作可能でないチャネルの選択を許容しない。しかしながら、選択ビットが「１」に設定された場合、コントローラは、コンフィギュレーションピンの電圧レベルに従って、所望のインターフェースチャネルを介して動作する。ここでは選択を制約するものはない。
【００５４】
本発明のさらに第３の実施形態によると、所望のインターフェースチャネルは、不揮発性コンフィギュレーションビットの全体の値に従って選択される。ここでは別の選択ビットは設けられない。全体の値が複数の所定値からなる群のものであった場合、所望のインターフェースチャネルは不揮発性コンフィギュレーションビットのみに従って選択される。しかしながら、不揮発性コンフィギュレーションビットの全体の値がこの群のいかなる所定値とも等しくない場合、所望のインターフェースチャネルは、コンフィギュレーションピンに設定された電圧レベルのみに従って（不揮発性コンフィギュレーションビットを無視して）選択される。
【００５５】
例えば、３つのインターフェースチャネルを支援するフラッシュメモリアレイでは、コンフィギュレーションビット系列「００」はＵＳＢインターフェースチャネルを定義するために設定することができ、コンフィギュレーションビット系列「０１」はＭＭＣインターフェースチャネルを定義するために設定することができ、コンフィギュレーションビット系列「１０」はＮＡＮＤインターフェースチャネルを定義するために設定することができ、コンフィギュレーションビット系列「１１」は、関連するコンフィギュレーションピンに設定された電圧レベルのみに従って、所望のインターフェースチャネルを選択するために設定することができる。
【００５６】
図１を参照すると、本発明の好ましい実施形態による、提案された記憶装置を含む構成部分のブロック図が示される。提案された記憶装置１０は、セルＣ１〜Ｃｎとして定義された複数のメモリセル１６を含むフラッシュメモリアレイ１４からなる。不揮発性メモリコンフィギュレーションビットは、メモリセル１６  Ｃ１〜Ｃｎにプログラムされ、メモリセルＣ１にプログラムされたコンフィギュレーションビットは選択ビットとして定義される。
【００５７】
コントローラ１２は、ｎ個の異なるインターフェースチャネルを支援するように構成される。これらのｎ個の異なるインターフェースチャネルはｎ＋１個の値を定義し、ｎ＋１個のうちｎ個の値はｎ個のインターフェースチャネル（メモリセルＣ２〜Ｃｎにプログラムされる）に対応する。本明細書で「フレキシブル」値として定義される１つの値は、コンフィギュレーションピン１８に設定された電圧レベルのみに従って（不揮発性コンフィギュレーションビットを無視して）、望ましいインターフェースチャネルを選択するようにコントローラ１２を構成する。
【００５８】
選択ビットが他の「非フレキシブル」値に設定された場合、コントローラ１２はメモリセルＣ２〜Ｃｎにプログラムされたコンフィギュレーションビットの値のみに従って（コンフィギュレーションピンの機能を無視して）、インターフェースチャネルを選択するように構成される。
【００５９】
図２を参照すると、ユニットＣ１〜Ｃｎとして定義された複数のメモリセル２２を含むフラッシュメモリアレイ１２０が示される。不揮発性メモリコンフィギュレーションビットはメモリセル２２にプログラムされ、メモリセルＣ１にプログラムされたコンフィギュレーションビットは選択ビットとして定義される。Ｓ２〜Ｓｎとして定義された「フラグ」２４は、さらに、本発明の第２の実施形態に従って、メモリセルＣ２〜Ｃｎにプログラムされた不揮発性メモリコンフィギュレーションビットのそれぞれに関連して設けられる。「フラグ」２４の値は、インターフェースチャネルのどれが動作可能かを定義する。
【００６０】
選択ビットが他の「非フレキシブル」値に設定された場合、所望のインターフェースチャネルは、コンフィギュレーションピンに設定された電圧レベルに従って、動作可能なインターフェースチャネルから選択される。従って、ユーザは、インターフェースチャネルからのみ選択された１つのインターフェースチャネルを介してコントローラを動作させることを許可される。しかしながら、選択ビットが「フレキシブル」値に設定された場合、所望のインターフェースチャネルはコンフィギュレーションピンの電圧レベルに従って選択される。ここでは選択を制約するものはない。
【００６１】
例えば、「１」の値が、メモリセルＣ２、Ｃ５、およびＣ６にプログラムされた不揮発性メモリコンフィギュレーションビットを参照するフラグＳ２、Ｓ５、およびＳ６のみに設定された場合、ユーザは、メモリセルＣ２、Ｃ５、およびＣ６に対応してプログラムされたインターフェースチャネルのいずれかから選択された１つのインターフェースチャネルを介してコントローラを動作させることを許可される。
【００６２】
提案された本記憶装置は、不揮発性メモリコンフィギュレーションビットとコンフィギュレーションピンとの間の確定のための選択ビットを定義するが、このような選択ビットは本発明では定義しなくてもよい。不揮発性メモリコンフィギュレーションビットとコンフィギュレーションピンとの間の確定は、さらに、任意のコンフィギュレーションビットの値に従って行われてもよい。
【００６３】
図３に、本発明の好ましい実施形態による、提案された方法のフローチャート３０を示す。第１の工程３２では、複数のインターフェースチャネルが不揮発性コンフィギュレーションビットにプログラムされ、さらにコンフィギュレーションピン内に設定される。
【００６４】
次の工程３４では、コントローラ１２は、選択ビットＣ１  １６（図１を参照）が「フレキシブル値」に設定されているかどうかを測定する。
【００６５】
選択ビットＣ１  １６が「フレキシブル」値に設定されている場合（工程３６）、コントローラ１２はコンフィギュレーションピンのみに従って（コンフィギュレーションビットを無視して）、外部ホストに接続するための所望のインターフェースチャネルを選択するように構成される。
【００６６】
しかしながら、選択ビットＣ１  １６の値が「フレキシブル」値以外の任意の値に設定されている場合（工程３８）、コントローラ１２は、コンフィギュレーションビットの値に従って（コンフィギュレーションピンに設定された電圧レベルを無視して）、外部ホストに接続するための所望のインターフェースチャネルを選択するように構成される。
【００６７】
提案された記憶装置をこのように実施することにより、以下のシナリオを実現することができる。
Ａ．異なるインターフェースチャネルに対する異なる値付け：記憶装置製造者は、ＭＭＣインターフェースチャネルのみ（ＭＭＣのみの製品）を支援する製品をある（例えば、高い）価格で販売するためにコンフィギュレーションビットをＭＭＣに設定し、ＵＳＢのみの製品を別の（例えば、低い）価格で販売するためにコンフィギュレーションビットをＵＳＢに設定する。製造者は、販売されるすべての製品が製造者により構成された方法に従ってのみ使用されることを保証される。
Ｂ．非ライセンスインターフェースチャネルの阻止：顧客がＭＭＣインターフェースチャネルを使用する権利を与えられていない場合（例えば、顧客が、ＭＭＣインターフェースチャネルを使用するために必要なライセンスを提供するＭＭＣＡ団体のメンバーではない）、製造者はＵＳＢインターフェースチャネルを支援するためにコンフィギュレーションビットを設定する。製造者は、顧客が使用することを許可されていないインターフェースチャネルを使用することができないということを保証される。
Ｃ．完全な柔軟性の提供：同じ記憶装置を任意の製品に使用することができるように記憶装置製造者が自身の内部製品に対し完全な製造上の柔軟性を得たい場合、製造者は選択ビットを「フレキシブル」値に設定する。ＰＣＢ配線によりコンフィギュレーションピンに印加される電圧レベルは、当該製品に対し特に必要なモードを支援するようにコントローラを構成する。このようにして、製造者は製造者の顧客に提供されない完全な製造上の柔軟性を享受する。実際には、製造者は、完全にフレキシブルな製品（単一のインターフェースに制限された製品に加えて）を販売することをさらに選択することすらでき、それに対してはさらに高い価格を請求してもよい。
【００６８】
本発明の好ましい実施形態によると、選択ビット、または不揮発性コンフィギュレーションビット全体の値（実施形態に依存して）が、「フレキシブル」値に設定された場合、所望のインターフェースチャネルはコンフィギュレーションピンの電圧レベルのみに従って選択される。しかしながら、他の実施形態もまた本発明の範囲内で可能であり、所望のインターフェースチャネルの選択をコンフィギュレーションピンに部分的にのみ従うように制限する（すなわち、選択もまたコンフィギュレーションビットに部分的に従って決定される）ことも可能である。
【００６９】
本明細書で開示された提案の記憶装置はＮＡＮＤ型フラッシュメモリを採用しているが、他のタイプのフラッシュメモリを採用してもよいことを理解すべきである。更に、他の実装は、本発明の範囲内で可能であり、従って実装は、コントローラを柔軟に構成するとともに同様の機能を提供するための任意の装置および方法に関する。
【００７０】
ある特定の実施形態に関して本発明を説明してきたが、さらなる変更が当業者に示唆されるであろうことから、本説明は限定されるものではないということを理解すべきであり、添付の特許請求の範囲に入るようなこのような変更を包含するよう意図されている。
【図面の簡単な説明】
【００７１】
【図１】本発明の好ましい実施形態による、提案された記憶装置を含む構成部品のブロック図を示す。
【図２】本発明の第２の実施形態による、複数のメモリセルを含むフラッシュメモリアレイを示し、ここでは不揮発性メモリコンフィギュレーションビットのそれぞれに関連して「フラグ」がさらに設けられている。
【図３】本発明の好ましい実施形態による、提案された方法のフローチャートを示す。
【図１】
2009506420.tif 000003
【図２】
2009506420.tif 000004
【図３】
2009506420.tif 000005
【国際調査報告】
2009506420.tif 000006