(57)【要約】  １枚のガラス基板、１層の半導体材料、およびガラス基板と半導体材料との間に配置された、約６０ｎｍから約６００ｎｍまでの間の厚さを有する堆積された１層の障壁層を備えたシリコン・オン・インシュレータ構造を提供する方法および装置であって、ガラス基板と半導体材料とが電解法により接合される。
2009506540.tif 000002
【特許請求の範囲】
【請求項１】
１枚のガラス基板および１枚の半導体ウエファのうちの少なくとも一方の上に、約６０ｎｍから約６００ｎｍまでの間の全厚さを有する１層または複数層の障壁層を直接的または間接的に堆積させ、
前記半導体ウエファ内に１層の剥離層を生成させ、
前記半導体ウエファ、前記剥離層、前記１層または複数層の障壁層および前記ガラス基板を含む中間構造を形成し、
電解法を用いて前記中間構造を接合し、
前記接合されたガラス基板、障壁層および剥離層が前記半導体ウエファから分離するように、前記剥離層に対し応力を印加する、
諸ステップを含むことを特徴とする、セミコンダクタ・オン・グラス構造を形成する方法。
【請求項２】
前記ガラス基板および半導体ウエファのうちの少なくとも一方の上に１層の障壁層を形成するステップが、前記ガラス基板および半導体ウエファのうちの少なくとも一方に対し、化学蒸着法を用いて１種類の障壁材料にてコーティングを施すことを含むことを特徴とする請求項１記載の方法。
【請求項３】
前記剥離層を前記障壁層に接合するのに先立って、前記剥離層を酸化させるステップをさらに含み、該酸化ステップが、約２５℃から約１５０℃までの間の温度において実行されることを特徴とする請求項１記載の方法。
【請求項４】
前記接合ステップが、
前記ガラス基板および半導体ウエファのうちの少なくとも一方を加熱し、
前記ガラス基板を、前記剥離層および前記１層または複数層の障壁層を介して直接的または間接的に前記半導体ウエファに接触させ、
前記ガラス基板と前記半導体ウエファとの間に電圧を印加して前記接合を誘起させる、
ことを含むことを特徴とする請求項１記載の方法。
【請求項５】
前記応力が、前記接合されたガラス基板、剥離層および半導体ウエファを、前記剥離層において割れが実質的に発生するように冷却することによって誘起され、前記分離が、前記ガラス基板、前記障壁層および前記剥離層を含む構造を生じさせる結果となることを特徴とする請求項１記載の方法。
【請求項６】
前記半導体ウエファ上に１層の障壁層を形成するステップが、熱酸化法、化学蒸着法、ゾル・ゲル法およびスパッタリング法のうちの少なくとも一つを用いて、１種類の障壁材料にてコーティングを施すことを含むことを特徴とする請求項２記載の方法。
【請求項７】
前記障壁層が、シリカ、酸窒化シリコン、ジルコニア、酸化タンタルおよび酸化ハフニウムのうちの少なくとも一つを含むことを特徴とする請求項２記載の方法。
【請求項８】
前記接合ステップが、
前記ガラス基板および前記半導体ウエファのうちの少なくとも一方を加熱し、
前記ガラス基板を、前記剥離層および前記１層または複数層の障壁層を介して直接的または間接的に前記半導体ウエファに接触させ、
前記ガラス基板と前記半導体ウエファとの間に電圧を印加して前記接合を誘起させる、
ことを含むことを特徴とする請求項２記載の方法。
【請求項９】
１枚のガラス基板、
１層の半導体材料層、
前記ガラス基板と前記半導体材料との電解法による接合の結果として前記ガラス基板と前記半導体材料との間に生じる少なくとも１層のその場の障壁層、および
前記ガラス基板と前記半導体材料との間に配置された、約６０ｎｍから約６００ｎｍまでの間の厚さを有する１層または複数層の堆積された障壁層、
を備えていることを特徴とする、シリコン・オン・インシュレータ構造。
【請求項１０】
前記１層または複数層の堆積された障壁層が、シリカ、酸窒化シリコン、ジルコニア、酸化タンタル、および酸化ハフニウムのうちの少なくとも一つから形成されていることを特徴とする請求項９記載のシリコン・オン・インシュレータ構造。
【発明の詳細な説明】
【関連出願との相互参照】
【０００１】
本願は、「堆積された障壁層を備えたセミコンダクタ・オン・グラスインシュレータ」と題して２００５年８月２６日付けで提出された米国特許出願第１１／２１３,１３０号の優先権を主張した出願であり、その内容のすべてが引例として本明細書に組み入れられる。
【技術分野】
【０００２】
本発明は、セミコンダクタ・オン・インシュレータ（ＳＯＩ）構造およびその作成方法に関するものである。
【背景技術】
【０００３】
現在まで、セミコンダクタ・オン・インシュレータ構造に最も一般に用いられる半導体材料はシリコンであった。このような構造は、文献においてシリコン・オン・インシュレータと呼ばれ、かつこの構造に「ＳＯＩ」という略称が付されている。シリコン・オン・インシュレータ技術は、高性能薄膜トランジスタ、太陽電池、およびアクティブ・マトリクス・ディスプレーのようなディスプレーに関して益々重要になって来ている。シリコン・オン・インシュレータ・ウエファは、実質的に絶縁物材料上の単結晶シリコン（一般に厚さが０．１〜０．３μｍであるが、５μｍのように厚い場合がある）からなる。
【０００４】
提示を簡単にするために、以下の説明は、時にはシリコン・オン・インシュレータ構造に関して行なう。セミコンダクタ・オン・インシュレータ構造のこの特定の形式を参照することは、本発明の説明を容易にするが、本発明の範囲を限定する意図は決してなく、また限定すべきものでもない。ここでは、シリコン・オン・インシュレータ構造を含むが、それに限定されないセミコンダクタ・オン・インシュレータ構造の略称として一般にＳＯＩが用いられる。同様に、シリコン・オン・ガラス構造を含むが、それに限定されないセミコンダクタ・オン・グラス構造の略称としてＳＯＧが用いられる。ＳＯＧの術語はまた、シリコン・オン・グラス・セラミック構造を含むが、セミコンダクタ・オン・グラス・セラミック構造に限定されないことを意味する。
【０００５】
ＳＯＩ構造を得るための種々の方法には、格子整合基板上におけるＳｉのエピタキシャル成長が含まれる。別の方法には、単結晶シリコンウエファを、ＳｉＯ２からなる酸化物層が成長せしめられていた他のシリコンウエファに接合し、次いで上側のウエファを研磨またはエッチングして、例えば０．１から０．３μｍのＳｉ単結晶層にすることが含まれる。さらなる方法にはイオン注入法が含まれ、これは、水素イオンまたは酸素イオンが注入されて、酸素イオン注入の場合には、Ｓｉによって覆われたシリコンウエファ内に埋め込まれた酸化物層を形成し、水素イオン注入の場合には、薄いＳｉ層を分離（剥離）させて、酸化物層を備えた他のＳｉウエファに接合する方法である。
【０００６】
これら従来の二つの方法では、価格および／または接合強度および耐久性に関して満足な結果が得られなかった。水素イオン注入を含む後者の方法は、必要な注入エネルギーが酸素イオン注入に必要な注入エネルギーの５０％未満であり、かつ必要な注入量が二桁も低くてよいことから注目を惹き、それ以前の方法よりも効果的であると思われて来た。
【０００７】
水素イオン注入法による剥離は、一般に下記の諸ステップからなる。熱酸化物層が単結晶シリコンウエファ上に成長せしめられる。次に水素イオンがこのウエファに注入されて表面下欠陥を生じさせる。注入エネルギーは欠陥が生じる深さを決定し、注入量は欠陥密度を決定する。次にこのウエファは、室温において別のシリコンウエファ（支持基板）に接触せしめられて、一時的な接合を形成する。二つのウエファは次に、シリコンウエファから薄いシリコン層を分離させるために、約６００℃で熱処理されて表面下欠陥を成長させる。得られたアセンブリは次に約１０００℃を超える温度まで加熱されて、ＳｉＯ２の下部層を備えたＳｉフィルムを支持基板に完全に接合させる。かくしてこの工程により、酸化物絶縁層を間に備えた別のシリコンウエファに接合されたシリコンからなる薄膜を備えたＳＩＯ構造を形成する。
【０００８】
ＳＯＩ構造の商業的用途に関しては、価格が重要な考慮すべき事項である。今日まで、上述の方法および構造の価格の主要部分は、シリコン薄膜で覆われた酸化物層を支持するシリコンウエファの価格であった。すなわち、価格の主要部分は支持基板であった。支持基板として水晶を用いることが多くの特許において考慮されているが（特許文献１、特許文献２、特許文献３、特許文献４、特許文献５および特許文献６参照）、水晶自体が比較的高価な材料である。支持基板の論議において、上述の引用例の幾つかは、水晶ガラス、ガラス、およびガラス・セラミックを考慮に入れている。これらの引用例に挙げられた他の支持基板材料は、ダイアモンド、サファイヤ、炭化シリコン、窒化シリコン、セラミック、金属およびプラスチックである。
【０００９】
特許文献７には、熱的工程を用いて基板上に単結晶シリコンフィルムを得る工程が開示されている。平らな面を備えた半導体材料ウエファは下記のステップで処理される。すなわち、(1)上記ウエファの表面のイオン衝撃によるイオン注入が、基板の大部分を構成する下部領域と薄膜を構成する上部領域とを画成するガス状マイクロバブル層を生成させ、(2)上記ウエファの平らな面を、少なくとも１層の剛体材料層によって構成された強化材に接触させ、そして(3)上記ウエファと上記強化材とからなるアセンブリを上記イオン衝撃が施された温度よりも高い温度で、かつマイクロバブル内に圧力作用が発生し、上記薄膜と上記基板の大部分との間に分離が生じるのに十分な温度で熱処理する第３ステージを含む。この方法は、高温の処理のため、安価なガラスまたはガラス・セラミックを用いたのでは実施不能である。
【００１０】
特許文献８にはＳＯＧ構造を生産する工程が開示されている。この工程は、(1)シリコンウエファ表面に水素イオンを注入し、(2)上記ウエファの接合面をガラス基板に接触させ、(3)上記ウエファと上記ガラス基板との間に圧力、温度および電圧を印加してそれらの接合を促進し、(4)上記構造を室温まで冷却して、ガラス基板およびシリコン薄層のシリコンウエファからの分離を促進することを含む。
【特許文献１】米国特許第６,１４０,２０９号明細書
【特許文献２】米国特許第６,２１１,０４１号明細書
【特許文献３】米国特許第６,３０９,９５０号明細書
【特許文献４】米国特許第６,３２３,１０８号明細書
【特許文献５】米国特許第６,３３５,２３１号明細書
【特許文献６】米国特許第６,３９１,７４０号明細書
【特許文献７】米国特許第５,３７４,５６４号明細書
【特許文献８】米国特許出願第２００４／０２２９４４４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、ガラス基板からのアルカリおよび他のイオンがシリコン層内に移動するとＳＯＩ構造内に問題が生じることが判明している。特許文献８に開示されたＳＯＩ形成技術は、シリコン層とガラスとの間に比較的薄い障壁層が生じることを示している。シリコン層とガラス層との間の障壁層は約２００ｎｍ以内に過ぎず、大部分ではないが或る種の用途には十分である。しかしながら、このシリカからなる障壁層は、他の用途においては、イオンの移動に対する障壁として不十分である。
【課題を解決するための手段】
【００１２】
本発明の一つまたは複数の実施の形態によれば、１枚のガラス基板、このガラス基板またはシリコン基板の何れかの上に配置された約１００ｎｍから約６００ｎｍまでの間の厚さを有する１層の障壁層、および電気分解を通じて上記障壁層に接合された半導体材料層を備えたシリコン・オン・インシュレータ構造に関する方法および装置が提供される。上記障壁層は、シリカ、酸窒化シリコン、ジルコニア、酸化タンタル、および酸化ハフニウムのうちの少なくとも一つから形成されている。上記ガラス基板は、ガラス、ガラス・セラミック、およびその他の適当な材料であればよい。上記半導体層は、シリコン（Ｓｉ）、ゲルマニウムがドープされたシリコン（ＳｉＧｅ），炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、ＧａＰ、およびＩｎＰである。
【００１３】
その他の様相、特徴、利点等は、添付図面を参照した本発明の説明がなされたときに、当業者には明らかになるであろう。
【発明を実施するための最良の形態】
【００１４】
本発明の種々の様相を説明する目的で、好ましい実施の形態が図示されているが、本発明は、図示された詳細な構成および手段に限定されるものではないことを理解すべきである。
【００１５】
類似の要素には同じ符号が付されている図面を参照すると、図１においては、本発明の一つまたは複数の実施の形態によるＳＯＧ構造１００が示されている。このＳＯＧ構造１００は、ガラス基板１０２、障壁層１０３および半導体層１０４を備えているのが好ましい。ＳＯＧ構造１００は、例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレーおよび液晶ディスプレー（ＬＣＤ）を含むディスプレー用途、集積回路、太陽光発電素子等のための薄膜トランジスタ（ＴＦＴ）の製造に関連して用いるのに適している。
【００１６】
層１０４の半導体材料は、実質的に単結晶材料の形態であることが好ましい。この「実質的に」という言葉は、半導体材料が通常、格子欠陥または僅かな粒界のような内部欠陥または表面欠陥を本質的にまたは目的的に添加されて少なくとも少しは含んでいることを考慮に入れた説明に用いられる。「実質的に」という言葉はまた、ある種のドーパントがバルク半導体の結晶構造を歪ませるまたは結晶構造に影響を与える可能性がある事実を反映している。
【００１７】
説明の上では、半導体層１０４がシリコンから形成されていると見做されている。しかしながら半導体材料は、シリコンを主成分とする半導体またはIII-Ｖ族、II-IV族、II-
IV-Ｖ族半導体等のような他のいずれかの形式の半導体であってもよい。これらの材料の例は、シリコン（Ｓｉ）、ゲルマニウムがドープされたシリコン（ＳｉＧｅ）、炭化シリコン（ＳｉＣ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、ＧａＰおよびＩｎＰを含む。
【００１８】
ガラス基板１０２は、酸化物ガラスまたは酸化物ガラス・セラミックから形成されているのが好ましい。必ずしも必須ではないが、ここで説明されている実施の形態は、歪み点が約１０００℃未満の酸化物ガラスまたはガラス・セラミックを含むことが好ましい。従来のガラス製造技術において、歪み点は、ガラスまたはガラス・セラミックが１０１３．６Ｐａ・ｓ（１０１４．６ポアズ）の粘度を有する温度である。酸化物ガラスと酸化物ガラス・セラミックとの間では、一般に製造がより簡単で、したがって、より広範に入手可能で安価なことから、現在ではガラス好まれている。
【００１９】
実例として、ガラス基板１０２は、コーニング社製のガラス組成物１７３７番またはコーニング社製のガラス組成物ＥＡＧＬＥ２０００番（商標）から作成された、アルカリ土金属を含むガラス基板から作成されるのがよい。これらの材料の用途は、特に例えば、液晶ディスプレーの製造である。
【００２０】
上記ガラス基板の厚さは、約０．１ｍｍから約１０ｍｍまでの範囲が好ましく、約０．５ｍｍから約１ｍｍまでの範囲が最も好ましい。或るＳＯＩ構造に関しては、シリコン／二酸化シリコン／シリコン構成を有するＳＯＩ構造が例えば高周波において作動されるときに発生する寄生容量効果を回避するために、約１μｍ以上の厚さを有する絶縁層が望ましい。過去においては、このような厚さは得るのが困難であった。本発明によれば、約１μｍ以上の厚さを有するガラス基板１０２を単純に用いることにより、約１μｍよりも厚い絶縁層を有するＳＯＩ構造が容易に得られる。したがって、ガラス基板１０２の厚さの好ましい低限は約１μｍである。
【００２１】
一般にガラス基板１０２は、本発明の処理工程、ならびにその後にＳＯＩ構造に課せられる処理工程を通じて、障壁層１０３および半導体層１０４を支持するために十分に厚くなければならない。ガラス基板１０２の厚さの理論的な上限はないものの、ガラス基板が厚くなる程、ＳＯＧ構造１００の作成における工程の少なくともいくつかが困難になるので、ＳＯＧ構造１００の支持機能に関して必要とされまたは望ましいとされる厚さを超えた厚さは好ましくない。
【００２２】
酸化物ガラスまたは酸化物ガラス・セラミックはシリカを主成分とするのが好ましい。したがって、酸化物ガラスまたは酸化物ガラス・セラミックはシリカ中におけるＳｉＯ２のモル％は、３０モル％より多いのが好ましく、４０モル％より多いのが最も好ましい。ガラス・セラミックの場合には、結晶相を、ムライト、コージェライト、灰長石、スピネルまたはガラス・セラミック分野で知られているその他の結晶相とすることができる。本発明の一つ以上の実施の形態にはシリカを主成分としないガラスまたはガラス・セラミックが用いられているが、それらは高価および／または低い動作特性を有するが故に、一般的に好ましくない。同様に、用途によっては、シリコンを主成分としない半導体材料、例えば非酸化物ガラスのような非酸化物を主成分とするガラス基板が望ましいが、それらは高価なために一般的に好ましくない。
【００２３】
例えばディスプレーのような用途に対しては、例えばガラスまたはガラス・セラミック１０２が、可視光、近紫外線および／または赤外線の波長の範囲において透過性を有するのが好ましく、例えばガラスまたはガラス・セラミック１０２が、３５０ｎｍから２μｍまでの波長範囲において透過性を有するのが好ましい。
【００２４】
ガラス基板１０２は単一のガラスまたはガラス・セラミックで構成されていることが好ましいものの、必要であれば貼り合わせ構造を用いることもできる。貼り合わせ構造が用いられた場合、半導体層１０４に最も近い層は、単一のガラスまたはガラス基板１０２に関して論議されている特性を有するガラス・セラミックで構成されていることが好ましい。半導体層１０４から遠い層もこのような特性を備えていることが好ましいが、これらは半導体層１０４と直接に相互作用は行わないので、緩和された特性を有することができる。後者の場合には、ガラス基板１０２に関して特定された特性がもはや満足されない場合でも、決着が付いたと見做される。
【００２５】
ここで、図１のＳＯＧ構造１００の製造に関係する中間構造を生成させるために実施される処理工程を示す図２および図３Ａ、３Ｂを参照する。処置２０２においては、半導体ウエファ１２０上に剥離層１２２が形成される（図３Ａ）。説明の上では、半導体ウエファ１２０が単結晶Ｓｉウエファであることが好ましいが、上述のように、如何なる他の半導体材料を用いてもよい。
【００２６】
剥離層１２２は、半導体ウエファ１２０（後で説明する）から分離される比較的薄い層であることが好ましい。本発明の実施の形態は、剥離層の特定の形成方法に限定されていないが、一つの適切な方法は、イオン注入を用いてシリコンウエファ１２０の表面下に脆弱化された領域を生成させることを含む。硼素＋水素、ヘリウム＋水素、または剥離に関する文献で知られている他のイオンのようなその他のイオンまたは複合イオンを用いることができるが、実例としては水素イオン注入が利用される。本発明の精神および範囲から離れなければ、剥離層１２２を形成するのに適したその他の他の既知の、あるいは今後開発される技術の何れを用いてもよい。
【００２７】
剥離層１２２を生成させるのに利用される技術の如何を問わず、シリコンウエファ１２０は、表面上の（例えば水素）イオン濃度を低下させるべく処理されるのが好ましい。例えば処置２０４においては、半導体ウエファ１２０が好ましくは洗浄されかつ清浄化されて、剥離層１２２に穏やかな酸化処理を施すのが好ましい。穏やかな酸化処理は、酸素プラズマ、オゾン処理、過酸化水素およびアンモニア、過酸化水素および酸による処理、またはこれらの処理の組合せを含む。これらの処理の間に、水素を末端基とする表面の原子団は酸化されて水酸基になり、次いでシリコンウエファの表面を親水性にもする。この処理は、酸素プラズマに関しては室温で行われるのが好ましく、アンモニアおよび酸処理に関しては２５〜１５０℃で行われるのが好ましい。
【００２８】
図２および図３Ｂを参照すると、処置２０６において、ガラス基板１０２上に障壁層１０３が直接的または間接的に形成されるのが好ましい。この障壁層１０３は、シリカ、酸窒化シリコン、ジルコニア、酸化タンタル、および酸化ハフニウムの一種類または複数種類で形成されるのが好ましいが、その他の適当な材料を用いてもよい。障壁層１０３は、化学蒸着法（プラズマ支援プロセスであってもよい）、スパッタリング法、電子ビーム蒸発法、熱蒸発法またはその他の適当な方法によって生成されるのが好ましい。障壁層１０３の厚さは、約５０ｎｍと約６００ｎｍとの間がよいが、それよりも厚い厚さもＳＯＧ構造１００の用途に応じて採用可能である。しかしながら、障壁層の厚さは、ガラス基板１０２からシリコン層１０４へのイオンの移動を著しく妨げるものであることが望ましい。障壁層１０３は、ＳＯＧ構造１００の製造工程中にその場で形成される障壁層に対する付加層として設けられることに注目すべきである。
【００２９】
例えば、処置２０８においては、ガラス基板／障壁層の組合せ１０２，１０３が電解法を用いて剥離層１２２に接合されるのが好ましい。好ましい電解法の詳細については、後に図６を参照して本明細書に説明されているが、上述の電解法の説明には、引用文献８が利用されることに注目すべきである。この方法は、剥離層１２２上に例えばシリカのその場の層を生成させる。本発明の一つまたは複数の実施の形態によれば、障壁層１０３は、シリカのその場の層（もしあれば）とは独立的に、またはそれと協働して作用するように堆積された（または成長せしめられた）付加層である。
【００３０】
ガラス基板／障壁層の組合せ１０２，１０３を剥離層１２２に接合することの詳細を論議するのに先立って、障壁層１０３を設ける別の方法について説明する。図４および図５Ａ、図５Ｂは、図１のＳＯＧ構造１００を製造することに関連する別の中間構造を生成させるために実施される工程を示す。この実施の形態においては、障壁層１０３がガラス基板１０２上ではなくシリコンウエファ１２０上に公知の堆積技術を用いて直接的または間接的に堆積または生成せしめられる。図４および図５Ａを参照すると、処置４０２において、障壁層１０３がシリコンウエファ１２０上に公知の堆積技術を用いて直接的または間接的に堆積または生成せしめられる。例えば、熱酸化法、ＣＶＤ法，ゾル・ゲル法、スパッタリング法等が用いられて、障壁層１０３をウエファ１２０上に堆積させる。障壁層１０３は、シリカ、酸窒化シリコン、ジルコニア、酸化タンタル、および酸化ハフニウムの一種類または複数種類で形成されるのが好ましいが、その他の適当な材料を用いてもよい。さらに、障壁層１０３の厚さは、約５０ｎｍと約６００ｎｍとの間がよいが、障壁層の厚さが、ガラス基板１０２から接合（後述）後のシリコン層１０４へのイオンの移動を著しく妨げる限り、それよりも厚い厚さもＳＯＧ構造１００の特定の用途に応じて採用可能である。
【００３１】
処置４０４においては、剥離層１２２が障壁層１２２の下側および半導体ウエファ１２０の表面下に形成される。剥離層１２２は、半導体層１２０から分離された比較的薄いシリコン層であることが好ましい。本発明の実施の形態は、剥離層１２２の特定の形成方法に限定されるものではないが、一つの適当な方法は、イオン注入を用いてシリコンウエファ１２０の表面下に脆弱化された領域を生成させることを含む。例えば水素イオン注入を用いればよいが、硼素＋水素、ヘリウム＋水素または剥離用として文献で知られているその他のイオンのようなその他のイオンまたは複合イオンが用いられてもよい。
【００３２】
処置４０６においては、ガラス基板１０２が電解法を用いて障壁層１０４に接合されるのが好ましい。
【００３３】
本発明のさらに別の実施の形態は、図２および図４の方法の組合せを考慮したものである。特に、実例として、第１の障壁層がガラス基板１０２上に堆積され（図３Ｂのように）、第２の障壁層はシリコンウエファ１２０上に堆積される（図５Ａおよび図５Ｂのように）。その後、それぞれの構造の第１および第２の障壁層が電解法を用いて直接的または間接的に接合される。
【００３４】
中間構造を生成させるのに図２の方法、図４の方法、またはそれらの組合せのいずれが用いられるのには関係なく、図６を参照すると、それぞれの構造は電解法を用いて一体に結合されるのが好ましい。好ましい電解接合法は、その開示内容全体が本明細書に組み入れられる特許文献８に記載されている。この方法の一部を下記に説明する。
【００３５】
障壁層１０３の生成に何れの方法が用いられるのには関係なく、適当な表面洗浄が実施される。その後、中間構造は直接的または間接的に接触せしめられて、図６に概略的に示された構成が得られる。接触以前または以後に、半導体ウエファ１２０、剥離層１２２、障壁層１０３およびガラス基板１０２を含む構造は温度差勾配下で加熱される。ガラス基板１０２（もし図３の構造が用いられる場合には、および障壁層１０３）は、半導体ウエファ１２０および剥離層１２２（もし図５Ｂの構造が用いられる場合には、および障壁層１０３）よりも高温で加熱されるのが好ましい。実例として、ガラス基板１０２（およびこれに付随する層）と半導体ウエファ１２０（およびこれに付随する層）との間の温度差は、少なくとも１℃であるが、温度差が約１００℃から１５０℃と高くてもよい。この温度差は、後に剥離層１２２を熱応力によって半導体ウエファ１２０から分離させるのを容易にするので、ガラスの熱膨張係数（ＣＴＥ）をシリコンの熱膨張係数にマッチさせるために望ましい。
【００３６】
ガラス基板１０２と半導体ウエファ１２０との間の温度差が確保されると、機械的圧力がこの中間構造に印加される。好ましい圧力は約７から約３５ｋＰａまで（約１から約５０psiまで）である。これよりも高い圧力、例えば約７０ｋＰａ（約１０００psi）を超える圧力の印加はガラスウエファを破壊するおそれがある。
【００３７】
ガラス基板１０２および半導体ウエファ１２０は、ガラス基板１０２の歪み点の約±１５０℃以内の温度にされることが好ましい。
【００３８】
次に、好ましくは半導体ウエファ１２０には陽極を、ガラス基板１０２には陰極を取り付けた状態でこの中間構造に電圧が印加される。電位の印加は、ガラス基板１０２内のアルカリイオンまたはアルカリ土イオンを半導体／ガラス境界面からさらにガラス基板１０２内に移動させる結果となる。これは二つの機能を果たす。すなわち、（１）アルカリイオンまたはアルカリ土イオンが無い境界面が生成され、（２）ガラス基板１０２が著しく反応性になり、比較的低い温度の印加とともに強力に半導体層１０４に接着する。
【００３９】
この中間アセンブリがこの状態で或る時間（例えば約１時間以内）保持された後、図２の処置２１０および図４の処置４０８において、電圧が取り除かれ、中間アセンブリは室温まで冷却される。次に半導体ウエファ１２０とガラス基板１０２とが、もしこれらがすでに完全に分離されなければ引き剥がしによって分離されて、接着された薄い半導体層１０４を備えたガラス基板１０２を得る。
【００４０】
この分離は剥離層１２２の熱応力による割れによって達成される。これの代わりに、あるいはこれに加えて、分離を容易にするために、ウォータージェット・カッティングのような機械的応力または化学的エッチングが用いられる。
【００４１】
図１に示されているように、分離後に得られた構造は、ガラス基板１０２、障壁層１０３およびこれに接合された半導体層１０４を含んでいる。不要の半導体材料は、例えばＣＭＰ（化学機械研磨）または当業者が周知の研磨技法により取り除かれて、ガラス基板上に単結晶シリコン層１０４を得る。
【００４２】
半導体ウエファ１２０は、他のＳＯＧ構造１００を生産するために再使用してもよいことに留意されたい。
【００４３】
堆積されかつ厚さをコントロールされた障壁層１０３は、アルカリイオンまたはその他のイオンがガラス基板からシリコン層１０４内へ移動するのを阻止することが有益である。障壁層１０３の堆積は、その場で形成される障壁層に対する厚さに関して制御することができ、これにより、拡散に対する障壁をより大きくできる。障壁層１０３はまた、酸窒化シリコンまたは酸化タンタルなどの、シリカよりも拡散に対して本質的に良好な障壁である材料から構成されてもよい。さらに、障壁層１０３の組成は、熱膨張係数（ＣＴＥ）の不一致および／または膜応力を最小にすることなどの機械的特性に関して選択可能である。障壁層１０３の組成はまた、例えば電荷捕獲を最小にすること、または低い再結合表面速度を与えることによって、シリコンフィルムから形成された素子の特性を改善するように選択可能である。堆積された障壁層１０３は、シリコンフィルムが転写されない領域に障壁層を提供してもよい。その領域の実例としては、周辺のみにシリコンを選択的に接合した後の基板の中央や、または大面積の基板を覆うためにシリコンがタイル葺きされた場合のタイル間のギャップが挙げられる。
【実施例１】
【００４４】
直径１００ｍｍ、厚さ１００μｍの１枚のシリコンウエファに対し、８×１０１６イオン／ｃｍ２の注入量と１００ＫｅＶの注入エネルギーにおいて水素イオンを注入した。次に、このウエファを酸素プラズマで処理して、表面の基を酸化した。次に、直径１００ｍのＥＡＧＬＥガラスウエファを浄化しかつ標準的なＰＥＣＶＤにより２００ｎｍのシリカをコーティングして障壁層を堆積させた。次に２枚のウエファをＳuesｓ MicroTec SB6 ボンダ内に挿入した。ガラスウエファは陰極上に配置し、シリコンウエファは陽極上に配置して、ガラスウエファからスペーサを外した。２枚のウエファを接触させ、次に真空中で５２５℃（シリコンウエファ）および５７５℃（ガラスウエファ）まで加熱した。１７５０ボルトの電圧をウエファ表面に印加した。電圧を２０分間印加し、その後電圧をゼロにまで下げ、かつウエファを室温まで冷却した。２枚のウエファは容易に分離することができた。この処理によって、コーティングされたガラスウエファ上に強力に接着された薄いシリコン層（５００ｎｍ）を備えた卓越した品質のサンプルが得られた。接合部の品質は目視検査および接合部における構造の剥ぎ取り試験によって判断された。この実施例は、付加された２００ｎｍのシリカ障壁層が、結合部の形成に負の影響を与えることなしに用いられたことを示している。
【実施例２】
【００４５】
シリカ障壁層の厚さが５００ｎｍまで増加されたことを除いて、実施例１の実験を反復した。この実験において、コーティングされたガラスウエファに対するシリコン層の接合は、目視試験および機械的試験により、再び上首尾であることを実証した。
【実施例３】
【００４６】
この場合は、１００ｎｍの酸化ジルコニウムをガラスウエファ上にスパッタコーティングして障壁層を形成したことを除いて、実施例２の実験を反復した。シリコン層の接合は、目視試験および機械的試験により、再び上首尾であることを実証した。
【実施例４】
【００４７】
１００ｎｍの酸化タンタルをガラスウエファ上にスパッタコーティングして障壁層を形成したことを除いて、実施例３の実験を反復した。コーティングされたガラスウエファに対するシリコン層の転写および接合は、目視試験および機械的試験により、再び上首尾であることを実証した。
【実施例５】
【００４８】
プラズマ励起化学蒸着（ＰＥＣＶＤ）により堆積されて障壁層を生成した２００ｎｍの酸窒化シリコンを用いて、実施例２の実験を反復した。この場合においても、再びシリコン層が上首尾に転写せしめられかつ接合された。
【実施例６】
【００４９】
障壁層を通じた水素イオン注入に続く熱酸化処理によりシリコンウエファ上に１００ｎｍの障壁層を成長させたことを除いて、実施例１の実験を反復した。ガラス基板上には障壁層を堆積させなかった。次にガラスウエファと、障壁層を備えたシリコンウエファとを接触させ、かつ実施例１に記載されたような接合処理を実行した。ガラスウエファに対するシリコン層（障壁層を備えた）の上首尾の転写および接合が達成され、かつ目視試験および機械的試験により実証された。
【００５０】
これらの実施例は、付加された酸化物障壁層または非酸化物障壁層が、ガラスウエファとシリコンフィルムとの間に導入されて、シリコン層転写処理に悪影響を与えることなしに、加えられたイオンの移動阻止またはその他の製品品質向上を提供することを示している。
【００５１】
以上、特定の実施の形態について本発明を説明したが、これらの実施の形態は、単に本発明の原理および用途を説明しているに過ぎないことを理解すべきである。それ故に、添付された請求項によって規定された本発明の精神および範囲から離れることなしに、説明された実施の形態およびその他の構成に対して種々の変形を実施することが可能なことを理解すべきである。
【図面の簡単な説明】
【００５２】
【図１】本発明の一つまたは複数の実施の形態によるＳＯＩ素子の構造を示すブロック図
【図２】障壁層がガラス基板上に堆積される場合に図１のＳＯＩ構造を製造するために実行される処理ステップを示すフローチャート
【図３Ａ】図２の工程を用いて図１のＳＯＩ構造を形成する工程を示すブロック図
【図３Ｂ】図２の工程を用いて図１のＳＯＩ構造を形成する工程を示すブロック図
【図４】障壁層がシリコンウエファ上に配置される場合に図１のＳＯＩ構造を製造するために実行される処理ステップを示すフローチャート
【図５Ａ】図４の工程を用いてＳＯＩ構造を形成する工程を示すブロック図
【図５Ｂ】図４の工程を用いてＳＯＩ構造を形成する工程を示すブロック図
【図６】ガラス基板を図３の中間構造に接合する工程を示すグロック図
【符号の説明】
【００５３】
１００    ＳＯＧ構造
１０２    ガラス基板
１０３    障壁層
１０４    シリコン層
１２０    シリコンウエファ
１２２    剥離層
【図１】
2009506540.tif 000003
【図２】
2009506540.tif 000004
【図３Ａ】
2009506540.tif 000005
【図３Ｂ】
2009506540.tif 000006
【図４】
2009506540.tif 000007
【図５Ａ】
2009506540.tif 000008
【図５Ｂ】
2009506540.tif 000009
【図６】
2009506540.tif 000010
【国際調査報告】
2009506540.tif 000011