(57)【要約】  表示装置および製作方法は、導体を露出し、かつこの導体の上に空洞を形成するようにフィールド・シールド誘電体層をパターン形成することを含む。半導体材料のインク・ジェット印刷は、導体に接触した空洞の一部を満たす。絶縁材料が半導体材料上に堆積される。ピクセル・パッドが、絶縁材料およびフィールド・シールド誘電体層の上に形成される。インク・ジェット印刷半導体層を有する薄膜トランジスタを含むピクセルが形成される。
2009506350.tif 000002
【特許請求の範囲】
【請求項１】
表示装置を製作する方法であって、
導体を露出し、かつ前記導体の上に空洞を形成するようにフィールド・シールド誘電体層をパターン形成するステップと、
フォトリソグラフィ・ステップを用いて半導体材料をパターン形成することなしにピクセルをアドレス指定するトランジスタを形成するために、前記導体を覆うように前記空洞の一部を満たす半導体材料をインク・ジェット印刷するステップと、
前記空洞中の前記半導体材料上に絶縁材料を堆積させるステップと、
前記絶縁材料および前記フィールド・シールド誘電体層の上にピクセル・パッドを形成するステップと、を含む方法。
【請求項２】
前記導体は、データ線を含み、パターン形成する前記ステップは、前記データ線を露出することを含む、請求項１に記載の方法。
【請求項３】
前記空洞は、ゲート電極の上に形成される、請求項１に記載の方法。
【請求項４】
前記半導体材料上に絶縁材料を堆積させる前記ステップは、前記絶縁層をインク・ジェット印刷することを含む、請求項１に記載の方法。
【請求項５】
前記導体は、ピクセルをオンおよびオフするために使用される薄膜トランジスタのソースおよびドレインを形成する、請求項１に記載の方法。
【請求項６】
前記導体は、ゲート電極の上に形成され、誘電体層によってゲート電極から隔てられた部分を含む、請求項５に記載の方法。
【請求項７】
導体を露出し、かつ前記導体の上に空洞を形成するようにフィールド・シールド誘電体層をパターン形成する前記ステップは、垂直方向相互接続のための空洞を形成することを含む、請求項１に記載の方法。
【請求項８】
前記絶縁材料および前記フィールド・シールド誘電体層の上にピクセル・パッドを形成する前記ステップは、前記ピクセル・パッドを形成するために使用された同じ導電材料を使用して前記垂直方向相互接続を形成することを含む、請求項７に記載の方法。
【請求項９】
ピクセル・パッドを形成する前記ステップは、物理蒸着によって導電材料を堆積させることを含む、請求項１に記載の方法。
【請求項１０】
表示装置を製作する方法であって、
ゲート電極を形成するステップと、
前記ゲート電極の上に第１の絶縁層を堆積させるステップと、
前記ゲート電極の上の前記第１の絶縁層上にデータ線を形成するように第１の導電層を堆積させ、かつ前記第１の導電層をパターン形成するステップと、
フィールド・シールド誘電体層を堆積させ、さらに、前記データ線を露出しかつゲート電極の上に空洞を形成するように前記フィールド・シールド誘電体層をパターン形成するステップと、
フォトリソグラフィ・ステップを用いて半導体材料をパターン形成することなしに前記空洞の一部を満たしかつ前記データ線を包むように、前記半導体材料をインク・ジェット印刷するステップと、
前記半導体材料上に第２の絶縁材料を堆積させるステップと、
前記第２の絶縁材料および前記フィールド・シールド誘電体層の上に第２の導電層を形成するステップと、を含む方法。
【請求項１１】
前記半導体材料上に第２の絶縁材料を堆積させる前記ステップは、前記第２の絶縁層をインク・ジェット印刷することを含む、請求項１０に記載の方法。
【請求項１２】
前記データ線は、ピクセルをオンおよびオフするために使用される薄膜トランジスタのソースを形成する、請求項１０に記載の方法。
【請求項１３】
フィールド・シールド誘電体をパターン形成する前記ステップは、垂直方向相互接続用の空洞を形成することを含む、請求項１０に記載の方法。
【請求項１４】
第２の導電層を形成する前記ステップは、前記第２の導電層を使用して前記垂直方向相互接続を形成することを含む、請求項１３に記載の方法。
【請求項１５】
第２の導電層を形成する前記ステップは、物理蒸着によって前記第２の導電層を堆積させることを含む、請求項１０に記載の方法。
【請求項１６】
第２の導電層を形成する前記ステップは、前記半導体材料を使用して形成された薄膜トランジスタの少なくとも一部の上に広がるピクセル・パッド／フィールド・シールドを形成することを含む、請求項１０に記載の方法。
【請求項１７】
表示装置であって、
ピクセルをアドレス指定する信号を選択可能に結合する薄膜電界効果トランジスタを備え、前記薄膜トランジスタは、ソースおよびドレイン導体を覆うインク・ジェット印刷された半導体層を含み、前記半導体層は、フィールド・シールド絶縁層に形成された空洞中に形成され、さらに、前記表示装置は、
フィールド・シールドを形成するピクセル・パッドを備え、前記ピクセル・パッドは、前記フィールド・シールドが前記トランジスタの少なくとも一部の上に広がるように、絶縁層上に形成され、さらに、前記絶縁層を通り抜けて前記トランジスタに接続されている、表示装置。
【請求項１８】
前記半導体層を前記ピクセル・パッドから隔てるように前記半導体層上に堆積されたインク・ジェット印刷絶縁層をさらに備える、請求項１７に記載の表示装置。
【請求項１９】
前記インク・ジェット印刷絶縁層および前記半導体層は、同じ空洞の中に印刷されている、請求項１８に記載の表示装置。
【請求項２０】
前記薄膜トランジスタは、ゲート電極を含み、前記フィールド・シールドは、第２のゲート電極を形成するように前記薄膜トランジスタの上に配置されている、請求項１７に記載の表示装置。
【請求項２１】
前記ピクセル・パッドと同じ材料から形成された垂直方向相互接続をさらに備える、請求項１７に記載の表示装置。
【請求項２２】
前記表示装置は、可撓性を有する、請求項１７に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、ピクセル表示に関し、より詳細には、フィールド・シールドを含み、かつ処理中にフィールド・シールド誘電体を使用する装置および方法に関する。
【背景技術】
【０００２】
電子インクを含むセルまたはカプセルは、それに加えられた電圧に対して反応し、それで画像を生成するために使用される。カプセルは通常、白色および黒色の電子インク粒子を含むことができる。このインクは反応性であり、カプセルまたはセルに加えられた電圧に従って動く。電気泳動電子インク表示の画像内容を変えるために、決まった量の時間（例えば、５００ｍｓ〜１０００ｍｓ）の間、新しい画像情報が書き込まれる。アクティブ・マトリックスのリフレッシュ速度は普通比較的高いので、これは、結果として、いくつかのフレームの間ずっと同じ画像内容をアドレス指定することになる（例えば、５０Ｈｚのフレーム速度のとき、２５から５０フレーム）。
【０００３】
図１を参照すると、電子インク・カプセル１２の模式図が例示的に示されている。例えば黒から白に電子インクをアドレス指定することは、５００ｍｓから１０００ｍｓの間隔の間にピクセル・コンデンサ極板１０ａおよび１０ｂが−１５Ｖに充電されることを必要とする。この時間の間、白色粒子は上部（共通）電極の方にドリフトし、一方で、黒色粒子は下部（アクティブ・マトリックス背面板）電極の方にドリフトする。黒への切り換えは、正のピクセル電圧を必要とする。ピクセル・コンデンサが０Ｖのとき、電子インクは切り換わらない。
【０００４】
この表示の構成は、複雑な加工ステップを含むことが多い。各世代のアクティブ・マトリックス表示に関して、アクティブ・マトリックスの高まる加工複雑さが経験され、このことが、価格にマイナスの影響を及ぼしている。例えば、半導体はアクティブ・マトリックス背面板の最も高価な層であり、コストは材料だけで１表示当たり約２０ユーロを超えることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、アクティブ・マトリックス表示の材料コストと加工複雑さの両方を減少させる必要がある。
【課題を解決するための手段】
【０００６】
本発明は、フィールド・シールドおよび形成方法を含みかつアクティブ・マトリックス表示のコストを下げるためにフィールド・シールド誘電体を使用することにより、材料コストおよび加工複雑さの減少を可能にする。例えば、そのような表示に使用される半導体材料の材料使用の減少は、２から３桁のオーダで材料コストを下げることができる。加工の複雑さを減らす１つの方法は、１つのリソグラフィ・ステップをインク・ジェット・ステップと取り替えることを含むことができる。このインク・ジェットは、フィールド・シールドに使用されるフィールド・シールド絶縁体層の存在によって実現可能になる。
【０００７】
本発明に従った表示装置および製作方法は、導体を露出しかつこの導体の上に空洞を形成するようにフィールド・シールド誘電体層をパターン形成することを含む。半導体材料のインク・ジェット印刷は、導体に接触した空洞の一部を満たし、導体を包み、または埋める。絶縁材料が半導体材料上に堆積される。ピクセル・パッドが、絶縁材料およびフィールド・シールド誘電体層の上に形成される。インク・ジェット印刷半導体層を有する薄膜トランジスタを含むピクセルが形成される。
【０００８】
表示装置を製作する他の方法は、ゲート電極を形成すること、このゲート電極の上に第１の絶縁層を堆積させること、およびゲート電極の上の第１の絶縁層上に第１の導電層を堆積させ、さらにデータ線を形成するようにこの第１の導電層をパターン形成することを含む。フィールド・シールド誘電体層が堆積され、さらに、ゲート電極の上にデータ線を露出し空洞を形成するように、パターン形成される。半導体材料が空洞の一部を満たし、かつデータ線を包むようにインク・ジェット印刷される。第２の絶縁材料が、半導体材料上に堆積され、第２の導電層が、第２の絶縁材料およびフィールド・シールド誘電体層の上に形成される。
【０００９】
代替の実施形態では、第２の絶縁材料は、インク・ジェット印刷によって半導体材料上に堆積される。データ線は、ピクセルをオンおよびオフするために使用される薄膜トランジスタのソースを形成することができる。フィールド・シールド誘電体をパターン形成するステップは、垂直方向相互接続用の空洞を形成することを含むことができる。第２の導電層を形成するステップは、第２の導電層を使用して垂直方向相互接続を形成することを含むことができる。第２の導電層を形成するステップは、物理蒸着によって第２の導電層を堆積させることを含むことができる。第２の導電層を形成するステップは、半導体材料を使用して形成された薄膜トランジスタの少なくとも一部の上に広がるピクセル・パッド／フィールド・シールドを形成することを含むことができる。
【００１０】
表示装置は、ピクセルをアドレス指定する信号を選択可能に結合する薄膜電界効果トランジスタを含み、この薄膜トランジスタは、ソースおよびドレイン導体を覆うインク・ジェット印刷半導体層およびフィールド・シールドを形成するピクセル・パッドを含み、このピクセル・パッドは、絶縁層上に形成され、フィールド・シールドがトランジスタの少なくとも一部の上に広がるように、この絶縁層を通り抜けてトランジスタに接続されている。他の態様は、半導体層をピクセル・パッドから隔てるように半導体層上に堆積されたインク・ジェット印刷絶縁層を含むことができる。インク・ジェット印刷絶縁層および半導体層は、同じ空洞の中に印刷されてもよい。薄膜トランジスタは、ゲート電極を含むことができ、フィールド・シールドは、第２のゲート電極を形成するように薄膜トランジスタの上に配置されてもよい。垂直方向相互接続は、ピクセル・パッドと同じ材料から形成されてもよい。表示装置は、可撓性であってもよい。
【００１１】
電子インクの寿命を延ばすために、フィールド・シールド設計に転換することが望ましい。この設計の結果は２つのマスク・ステップが追加されなければならないことである。１つの余分のマスク・ステップは、フィールド・シールド誘電体を構造化するために必要とされ、１つは上部金属層を構造化するために必要とされる。この発明では、構造化された誘電体は半導体のインク・ジェット印刷を可能にするためのマスクとして使用される。それによって、半導体のリソグラフィ構造化は、インク・ジェット・ステップに取り替えられてもよくなる。
【００１２】
本開示のこれらおよび他の目的、特徴および有利点は、本発明の例示の実施形態についての以下の詳細な説明から明らかになり、この説明は、添付の図面に関連して読まれるべきである。
【００１３】
この開示は、以下の図を参照した好ましい実施形態の以下の説明を詳細に示す。
【発明を実施するための最良の形態】
【００１４】
本開示は、例示の実施形態を示し、この実施形態は、塗布された小滴が広がるのを防止するために表面前処理を必要としないで、非多孔質基板への堆積技術としてインク・ジェット印刷を使用することを含む。本発明の一態様は、半導体材料の局部塗布を助けるマスクとして、フィールド・シールド絶縁体に作られた空洞を使用する。次に、絶縁体が空洞に塗布され、その後に、例えば、上部導電層の蒸着が続く。垂直方向相互接続は、また、この方法を使用して行われてもよい。
【００１５】
本明細書で説明される実施形態は、アクティブ・マトリックス表示装置に応用可能である。この装置は、多数の異なるプラットフォームに基づいて複数の異なる応用に使用されることがある。特に有用な実施形態は有機材料を用いた可撓性を有する表示装置を含む。本開示は例示の表示装置および素子を説明するが、本発明は、これらの例示の実施形態に限定されない。
【００１６】
これから、同様な数字は同じか同様な要素を表している図面を参照し、最初に図２および３を参照すると、スタック４０は、有機ＴＦＴピクセル回路で使用されることがある。図２および３に示されるようなアクティブ・マトリックス装置は、例えばプラスチック箔４２（基板）の上に加工され、結果として、例えば可撓性を有する表示装置に一体化されてもよいアクティブ・マトリックス（ＡＭ）背面板となる。様々な層に使用されることがある実現可能な材料は表１に示されている。好ましいスタック４０は、高導電性ゲート層４４（例えば、貴金属またはインジウム錫酸化物）から始まり、その後に、有機絶縁体層４６、第２の導電層４８および有機半導体層５０が続く。有機層４６および５０は、好ましくは、回転塗布によって堆積される。これらの層は、フォトリソグラフィによって、すなわち、これらの層（例えば、絶縁体層）の固有の感光性を使用するかフォトレジストを使用するか（例えば、半導体および導体の大部分について）のどちらかによって、パターン形成されてもよい。層４８は、列電極４７およびピクセル・パッド１１０を形成し、層４４は行電極４５を形成する。
【００１７】
表１は、ポリマー・エレクトロニクスに関係してアクティブ・マトリックス回路に使用されることがある例示の材料を示す。
【表１】
2009506350.tif 000003
【００１８】
スタック４０は、本発明に従った特徴を実現するための基礎として使用されてもよい。スタック４０は、他のピクセル回路に取り替えられてもよいが、依然として、本発明の教示の恩恵を受けることができる。
【００１９】
図４を参照すると、アクティブ・マトリックス表示のピクセル２２の等価回路２０が示されている。行電極２４は、前の行（例えば、このセルの蓄積コンデンサ線２４’）のピクセルの蓄積コンデンサを形成する。アクティブ・マトリックス表示は、１回に１行ずつ駆動されてもよい。１フレーム時間中に、薄膜トランジスタ（ＴＦＴ）２６を非導通状態（例えば、＋２５Ｖ）から電流Ｉdの導通状態（例えば、−２５Ｖ）に変える電圧を加えることによって、全ての行が連続的に選択される。この線選択時間に、選択された行の蓄積コンデンサ２８、ゲート−ドレイン・コンデンサ２９およびピクセル・コンデンサ３０（すなわち、ＴＦＴのドレイン側の全キャパシタンス）は、列電極３２に供給された電圧（例えば、＋／−１５Ｖ、０Ｖ）に充電される。残りのフレーム時間（すなわち、保持時間）中に、その他の行がアドレス指定される。次に、ＴＦＴ２６は非導通状態にあり、ピクセル・コンデンサ３０の電荷は保持される。このことは、ＴＦＴのオンおよびオフ電流に対して厳しい要求を課す。画像の更新と更新の間で、アクティブ・マトリックスは、行および列電極、ピクセル・パッドおよび共通電極が０Ｖのとき静止状態にある。
【００２０】
ＣDEは表示効果を実現するコンデンサ３０であり、Ｃstは蓄積コンデンサ２８であり、さらにＣgdはＴＦＴ２６の寄生ゲート−ドレイン・コンデンサ２９である。回路２０において、前の行電極は、蓄積コンデンサ線２４’を形成する。
【００２１】
再び図２を参照すると、一実施形態において、スタック４０は、複数のピクセル・セルを含んだポリマー・エレクトロニクス柔軟電子インク表示に使用される。この表示は、２つの部分を含むことができる。第１の部分は、ポリマー・エレクトロニクス薄膜トランジスタ（ＴＦＴ）２６を有するアクティブ・マトリックス背面板を含む。第２の部分は、図１に模式的に示された、その背面板の上に積層された電気泳動（例えば、電子インク）表示効果を含む。アクティブ・マトリックス（ＡＭ）回路（ポリマー・エレクトロニクス・スタック４０）は、プラスチック箔または基板４２の上に加工され、結果として、可撓性を有する表示に一体化されてもよいＡＭ背面板となる。
【００２２】
スタック４０の層は、好ましくは、フォトリソグラフィによって、すなわち、これらの層（例えば、絶縁体層）の固有の感光性を使用するかフォトレジストを使用するか（例えば、半導体および導体の大部分について）のどちらかによって、パターン形成される。フォトリソグラフィ・プロセス中に、陽子が生成される。この陽子は（または、何か他のイオンの形で）、加工後に依然として層の中に存在し、最終装置のバイアス不安定性の原因となる。この（および他の）イオンを除去するために、装置は無イオン水で大々的に洗浄されるが、たとえこの洗浄が相当な改善をもたらしても、最終装置は、依然として、限られた動作寿命を欠点として持つ可能性がある。フォトリソグラフィ・プロセスの数の減少は有利である可能性がある。
【００２３】
再び図１を参照すると、表示８の電気泳動表示効果は、黒色および白色の微粒子を使用し、これらの微粒子は、カプセル１２に加えられた電圧に反応する。電気泳動電子インク表示８の画像内容を変えるために、決まった量の時間（５００ｍｓ〜１０００ｍｓ）の間新しい画像情報が書き込まれる。アクティブ・マトリックスのリフレッシュ速度は、通常比較的高いので、このことは結果として、いくつかのフレーム中に同じ画像内容をアドレス指定することになる（例えば５０Ｈｚのフレーム速度では、２５から５０フレーム）。例えば、Ｅインクを黒から白にアドレス指定することは、５００ｍｓから１０００ｍｓの間にピクセル・コンデンサが−１５Ｖに充電されることを含む。この時間の間、白色粒子は上部（共通）電極の方にドリフトし、一方で、黒色粒子は下部（アクティブ・マトリックス背面板）電極の方にドリフトする。黒への切り換えは、正のピクセル電圧を含み、ピクセルが０Ｖのとき電子インクは切り換わらない。
【００２４】
電気泳動表示効果は双安定であるので、その背面板は画像更新中に駆動されればよい。画像の更新と更新の間で、背面板のピクセル・スイッチは駆動されない。電子インクの駆動電圧は、標準的な液晶（ＬＣ）効果に比べて比較的高い。したがって、アクティブ・マトリックス背面板のポリマー・エレクトロニクス装置は、比較的高い電圧で駆動されるべきである。
【００２５】
Ｅインクを有するポリマー・エレクトロニクス・アクティブ・マトリックス背面板では電圧は、約−２５Ｖの行選択電圧、＋２５Ｖの行非選択電圧、−１５Ｖと＋１５Ｖの間の列電圧および２．５Ｖの共通電極電圧を含むことができる。これらは比較的高い電圧であり、その理由は、高い電圧のＥインク表示効果と、ポリマー・エレクトロニクス装置が非晶質シリコン装置に比べていくらか高い電圧で駆動されなければならないこととのためである。表示効果としてＬＣ材料の代りに電子インクを使用することの有利点は、電子インクが双安定であることである。したがって、アドレス指定は、画像更新中（〜１秒）に必要なだけであり、そして一方で、アクティブ・マトリックスは、画像の更新と更新の間で静止している。電子インクを使用することの不利点は、フレーム反転を使用できない、すなわち、次のフレームで列（データ線）に正と負の電圧を交互に加えることができないことである。フレーム反転は、イオン・ドリフトの効果を最小限にするために、従来のＬＣＤでは一般に行われている。
【００２６】
図４に示されるように、蓄積コンデンサ２８が使用される。蓄積コンデンサ２８は、ＴＦＴオフ電流に対する要求が低すぎないために使用される。蓄積コンデンサの１つの欠点は、蓄積コンデンサが次の行のＴＦＴ２６に結合することであり、その結果、行ごとのアドレス指定中に、このＴＦＴが９０Ｖのキックバックを経験することがある。個別ＴＦＴおよびコンデンサの測定から、この大きな電圧は、大きな閾値電圧シフトおよび最終的に激しい絶縁破壊の原因になる。
【００２７】
ゲートおよびデータ線の大きな電圧振幅のために、電子インクは劣化する。有利なことには、大きな電圧振幅（例えば、キックバック電圧）に対処するために、本発明の一実施形態に従ってフィールド・シールドが設けられる。フィールド・シールドのない設計に比べて、フィールド・シールドは、製作時に２つの追加のマスク・ステップを必要とすることがある。インク・ジェットを使用する半導体の堆積のために、構造化されたフィールド・シールド絶縁体層をマスクとして使用することで、この複雑さの増加は有利に使用されることがある。一実施形態では、マスク・ステップの１つは、インク・ジェットを使用することに置き換えられることがある。
【００２８】
図５および６を参照すると、ポリマー・エレクトロニクスおよびピクセル・パッド２２０として組み立てられたフィールド・シールドを使用するアクティブ・マトリックス回路２０４の１つのピクセルが、一実施形態に従って例示的に示されている。点線は、図６の断面図の位置を示す。図示されたこの実施形態では、基板２０６は、可撓性を有する重合体材料または同様なものを含むことができる。ゲート電極２０８は、導電材料から形成され、絶縁体２１２がゲート電極２０８の上に形成されている。他の導電層が、データ線２１４を形成するようにパターン形成される。データ線２１４を形成するために使用される導電層は、コンデンサ極板２２１、ビア・コンタクト・パッド２２３などのような他の特徴も含むことができる。半導体層２１６は、薄膜トランジスタ２２２に指定された領域のデータ線の上および間に形成される。次に、絶縁体層２１８が、薄膜トランジスタ２２２および、データ線２１４を形成する層の上に形成される。ピクセル・パッド２２０が、絶縁層２１８の上に形成される。ピクセル・パッド２２０は、フィールド・シールドを形成し、トランジスタ２２２およびデータ線２１４の部分の上に配置される。ピクセル・パッド２２０は、ビア２２５を使用してデータ線の層２１４の一部を通り抜けてトランジスタ２２２に接続する。
【００２９】
フィールド・シールドの設計は、ゲートおよびデータ線の電圧による電界に対して電子インクを遮蔽するために使用される。既に言及されたように、例えば、最高９０Ｖのキックバック電圧がある。電子インクがこの電圧に「遭遇する（Ｓｅｅ）」と、この電圧は寿命に悪影響を及ぼすだろう。第２の絶縁体層（２１８）およびフィールド・シールド（２２０）が含まれるが、上で説明したように製作をいっそう複雑にする。
【００３０】
非晶質基板上への堆積技術としてインク・ジェット印刷を使用すると、しばしば、塗布された小滴が広がるのを防止するために表面前処理が必要となる。小孔または表面エネルギー・パターンの使用は、非常に一般的である。このやり方の不利点は、１つまたは複数のリソグラフィ・ステップ（微小接触印刷か標準リソグラフィかのどちらか）が必要とされることである。このことは、構造化された層を付けるために非リソグラフィ技術を使用することの有利点を最小限にする。
【００３１】
本発明の態様に従って、半導体材料２１６の局部的な塗布を手助けするためのマスクとして、フィールド・シールド絶縁体２１８に空洞が形成されてもよい。次に、絶縁体が空洞中に塗布され、その後に、上部導電層（例えば、金）の蒸着が続く。また、垂直方向相互接続は、以下に説明されるようにこの方法を使用して行われてもよい。
【００３２】
図７を参照すると、基板２０６は、ゲート電極２０８と、垂直方向相互接続２０７の一部とを有する。ゲート電極２０８と相互接続２０７の両方が同じ導電層から形成される。絶縁体２１２は、表示装置２８０の電極２０８および相互接続および他の部分の上に形成される。データ線２１４用の導電材料が堆積され、パターン形成され、その後に、絶縁層２１８を形成する堆積プロセスが続く。ゲート電極２０８の上のデータ線２１４の部分を見えるようにするために、絶縁層２１８に空洞２３１が形成される。さらに、相互接続２０７を露出し、かつ空洞２３３を形成するために、絶縁層２１２および２１８が除去される。絶縁層２１２および２１８は、また、本質的に光敏感であってもよく、このことは、それらのパターン形成および除去の助けになる。
【００３３】
図８を参照すると、半導体材料２１６は、ゲート電極２０８の上の絶縁層２１８に塗布される。半導体材料２１６は、好ましくは、インク・ジェット印刷プロセスを使用して塗布される。非晶質基板上への堆積技術としてインク・ジェット印刷を使用すると、しばしば、塗布された小滴が広がるのを防止するために表面前処理が必要になる。空洞２３１の使用は、インクを導くのに役立つように使用されてもよい。有利なことには、インクは予め決められた領域に塗布され、または、表示装置２０８の全面に塗布されることもある。本発明の態様に従って、空洞２３１は、半導体材料２１６の局部塗布を助けるためのマスクとして、フィールド・シールド絶縁体２１８に形成されてもよい。
【００３４】
インク・ジェット印刷は、表示装置２８０の表面の上にインクの小滴を小出しするためにインク・ノズルを使用することを含む。有利なことには、インク・ジェット・プロセスは、装置２８０の指定された領域だけに印刷する能力を含む。このようにして、薄膜トランジスタの能動領域を形成するために必要とされる半導体材料２１６の量が、相当に減少される。半導体は、表示装置の背面板で最も高価な層である。材料使用の減少は、材料の請求書で２から３桁のオーダのコスト節約を得ることができる。半導体材料は、キャリア液中に懸濁されるか溶解され、それで半導体インク層２１６を形成するようにインク・ジェット・プロセスによって堆積される。この層２１６は、インク層が乾燥したとき、表示装置２８０の薄膜トランジスタの能動領域を形成する。
【００３５】
インク・ジェット印刷は、ただ１つまたは複数のノズル印刷ヘッドおよび半導体の溶液および被膜剤を含むことができる。もしくは、塗布後に熱処理を使用して半導体に変えられる半導体の前駆物質が含まれてもよい（例えば、参照して本明細書に組み込まれる国際公開第０３０３０２７８号を参照されたい）。
【００３６】
図９を参照すると、絶縁体２２７が、半導体層２１６を覆うように空洞２３１の中に塗布される。絶縁体２２７は、好ましくは、インク・ジェット印刷プロセスを使用して塗布される。また、他の印刷堆積技術が使用されてもよい。
【００３７】
図１０を参照すると、上部導電層２３４（例えば、金または他の導電材料）の物理蒸着（ＰＶＤ）が行われる。導電層２３４は、ピクセル・パッド２２０および垂直方向相互接続２２９を形成する。さらに、層２３４（ピクセル・パッド２２０を形成する）は、半導体材料２１６を使用して形成された結果として得られた薄膜トランジスタ２２２の、ゲート電極２０８に加えて第２のゲートを形成する。ピクセル・パッド２２０は、トランジスタ２２２のドレインに接続されてもよい。
【００３８】
このようにして表示装置２８０を形成することにより、半導体材料２１６を塗布し構造化するためのマスク・ステップの数を減少させ、かつやり方を簡単にすることができる。例えば、半導体は回転塗布され、次に保護層が塗布され、その後に、フォトレジストが続いてもよい。このレジストは、パターン形成され、反応性イオン・エッチング・ステップ中にマスクとして使用されてもよい。本発明によって、フィールド・シールド絶縁体は、パターン形成され、半導体材料がインク・ジェット印刷され、その後に、誘電体堆積および導体堆積が続く。その後の半導体材料のパターン形成は、フォトレジスト堆積およびパターン形成のステップの複雑さと共に回避される。
【００３９】
本発明の応用分野は、無機および／または有機ベースの材料を有する表示を含んだ表示装置を含む。特に有用な実施形態では、プラスチック・エレクトロニクスに基づいた表示が、本発明に従って製作される。本発明は、可撓性を有する表示装置に関して説明されたが、どんな表示装置も、本明細書で開示された教示の恩恵を受けることができる。アクティブ・マトリックス背面板でポリマー・エレクトロニクスを使用するアクティブ・マトリックス表示は、インク・ジェット印刷によって形成された他の層を有することができる。
【００４０】
半導体インク・ジェット印刷中のマスクとしてのフィールド・シールド誘電体について好ましい実施形態（例示であり限定しないように意図された）を説明したが、上記の教示を考慮に入れて当業者によって修正物および変化物が作られることがあり得ることは指摘される。したがって、理解されるべきことであるが、添付の特許請求の範囲によって要綱が述べられるような、本明細書で開示された実施形態の範囲および精神の範囲内にある開示された本開示の特定の実施形態に、変更が加えられることがある。このように特許法で特に要求される詳細を説明したので、特許請求され、かつ特許証で保護されるように要望されるものは、添付の特許請求の範囲で明らかにされる。
【図面の簡単な説明】
【００４１】
【図１】Ｅインク表示を示す模式図である。
【図２】図３の断面線２−２で作られた断面図であり、アクティブ表示ピクセル・セルの例示のスタックを示す。
【図３】Ｅインク表示を含んだアクティブ・マトリックス表示のピクセル・セルを示す上面図である。
【図４】図２および３に示されたアクティブ・マトリックス表示のピクセル・セルの等価回路を示す模式図である。
【図５】一実施形態に従って、フィールド・シールドおよびインク・ジェット印刷半導体層を含んだアクティブ・マトリックス表示のピクセル・セルを示す上面図である。
【図６】図５の断面線６−６で作られた断面図であり、アクティブ表示ピクセル・セルの例示のスタックを示す。
【図７】アクティブ・マトリックス表示の製作ステップを示す断面図であり、例示の実施形態に従った半導体層のインク・ジェット印刷を示す。
【図８】アクティブ・マトリックス表示の製作ステップを示す断面図であり、例示の実施形態に従った半導体層のインク・ジェット印刷を示す。
【図９】アクティブ・マトリックス表示の製作ステップを示す断面図であり、例示の実施形態に従った半導体層のインク・ジェット印刷を示す。
【図１０】アクティブ・マトリックス表示の製作ステップを示す断面図であり、例示の実施形態に従った半導体層のインク・ジェット印刷を示す。
【図１】
2009506350.tif 000004
【図２】
2009506350.tif 000005
【図３】
2009506350.tif 000006
【図４】
2009506350.tif 000007
【図５】
2009506350.tif 000008
【図６】
2009506350.tif 000009
【図７】
2009506350.tif 000010
【図８】
2009506350.tif 000011
【図９】
2009506350.tif 000012
【図１０】
2009506350.tif 000013
【手続補正書】
【提出日】平成20年4月30日(2008.4.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示装置を製作する方法であって、
導体を露出し、かつ前記導体の上に空洞を形成するようにフィールド・シールド誘電体層をパターン形成するステップと、
フォトリソグラフィ・ステップを用いて半導体材料をパターン形成することなしにピクセルをアドレス指定するトランジスタを形成するために、前記導体を覆うように前記空洞の一部を満たす半導体材料をインク・ジェット印刷するステップと、
前記空洞中の前記半導体材料上に絶縁材料を堆積させるステップと、
前記絶縁材料および前記フィールド・シールド誘電体層の上にピクセル・パッドを形成するステップと、を含む方法。
【請求項２】
前記導体は、データ線を含み、パターン形成する前記ステップは、前記データ線を露出することを含む、請求項１に記載の方法。
【請求項３】
前記空洞は、ゲート電極の上に形成される、請求項１に記載の方法。
【請求項４】
前記半導体材料上に絶縁材料を堆積させる前記ステップは、前記絶縁層をインク・ジェット印刷することを含む、請求項１に記載の方法。
【請求項５】
前記導体は、ピクセルをオンおよびオフするために使用される薄膜トランジスタのソースおよびドレインを形成する、請求項１に記載の方法。
【請求項６】
前記導体は、ゲート電極の上に形成され、誘電体層によってゲート電極から隔てられた部分を含む、請求項５に記載の方法。
【請求項７】
導体を露出し、かつ前記導体の上に空洞を形成するようにフィールド・シールド誘電体層をパターン形成する前記ステップは、垂直方向相互接続のための空洞を形成することを含む、請求項１に記載の方法。
【請求項８】
前記絶縁材料および前記フィールド・シールド誘電体層の上にピクセル・パッドを形成する前記ステップは、前記ピクセル・パッドを形成するために使用された同じ導電材料を使用して前記垂直方向相互接続を形成することを含む、請求項７に記載の方法。
【請求項９】
ピクセル・パッドを形成する前記ステップは、物理蒸着によって導電材料を堆積させることを含む、請求項１に記載の方法。
【請求項１０】
表示装置を製作する方法であって、
ゲート電極を形成するステップと、
前記ゲート電極の上に第１の絶縁層を堆積させるステップと、
前記ゲート電極の上の前記第１の絶縁層上にデータ線を形成するように第１の導電層を堆積させ、かつ前記第１の導電層をパターン形成するステップと、
フィールド・シールド誘電体層を堆積させ、さらに、前記データ線を露出しかつゲート電極の上に空洞を形成するように前記フィールド・シールド誘電体層をパターン形成するステップと、
フォトリソグラフィ・ステップを用いて半導体材料をパターン形成することなしに前記空洞の一部を満たしかつ前記データ線を包むように、前記半導体材料をインク・ジェット印刷するステップと、
前記半導体材料上に第２の絶縁材料を堆積させるステップと、
前記第２の絶縁材料および前記フィールド・シールド誘電体層の上に第２の導電層を形成するステップと、を含む方法。
【請求項１１】
前記半導体材料上に第２の絶縁材料を堆積させる前記ステップは、前記第２の絶縁層をインク・ジェット印刷することを含む、請求項１０に記載の方法。
【請求項１２】
前記データ線は、ピクセルをオンおよびオフするために使用される薄膜トランジスタのソースを形成する、請求項１０に記載の方法。
【請求項１３】
フィールド・シールド誘電体をパターン形成する前記ステップは、垂直方向相互接続用の空洞を形成することを含む、請求項１０に記載の方法。
【請求項１４】
第２の導電層を形成する前記ステップは、前記第２の導電層を使用して前記垂直方向相互接続を形成することを含む、請求項１３に記載の方法。
【請求項１５】
第２の導電層を形成する前記ステップは、物理蒸着によって前記第２の導電層を堆積させることを含む、請求項１０に記載の方法。
【請求項１６】
第２の導電層を形成する前記ステップは、前記半導体材料を使用して形成された薄膜トランジスタの少なくとも一部の上に広がるピクセル・パッド／フィールド・シールドを形成することを含む、請求項１０に記載の方法。
【請求項１７】
アクティブ・マトリクス背面板であって、
ピクセルをアドレス指定する信号を選択可能に結合する薄膜電界効果トランジスタであって、ソースおよびドレイン導体を覆うインク・ジェット印刷された半導体層を含み、前記半導体層は、フィールド・シールド絶縁層に形成された空洞中に形成されている、前記薄膜電界効果トランジスタと、
フィールド・シールドを形成するピクセル・パッドであって、前記フィールド・シールドが前記トランジスタの少なくとも一部の上に広がるように、絶縁層上に形成され、さらに、前記絶縁層を通り抜けて前記トランジスタに接続されている、前記ピクセル・パッドと、を備えるアクティブ・マトリクス背面板。
【請求項１８】
前記半導体層を前記ピクセル・パッドから隔てるように前記半導体層上に堆積されたインク・ジェット印刷絶縁層をさらに備える、請求項１７に記載のアクティブ・マトリクス背面板。
【請求項１９】
前記インク・ジェット印刷絶縁層および前記半導体層は、同じ空洞の中に印刷されている、請求項１８に記載のアクティブ・マトリクス背面板。
【請求項２０】
前記薄膜トランジスタは、ゲート電極を含み、前記フィールド・シールドは、第２のゲート電極を形成するように前記薄膜トランジスタの上に配置されている、請求項１７に記載のアクティブ・マトリクス背面板。
【請求項２１】
前記ピクセル・パッドと同じ材料から形成された垂直方向相互接続をさらに備える、請求項１７に記載のアクティブ・マトリクス背面板。
【請求項２２】
前記アクティブ・マトリクス背面板は、表示装置に設けられ、前記表示装置は、可撓性を有する、請求項１７に記載のアクティブ・マトリクス背面板。
【請求項２３】
請求項１７に記載のアクティブ・マトリクス背面板を備える表示装置。