(57)【要約】  【課題】  高いキャリア移動度を有する新規かつ改善された半導体構造およびその製造方法を提供する。  【解決手段】  移動度の向上に関して性能が改善された、（１１０）面上に形成された半導体（例えば相補型金属酸化膜半導体（ＣＭＯＳ））構造は、単一の引張応力ライナ、圧縮応力のかかった浅いトレンチ分離（ＳＴＩ）領域、および引張応力埋め込みウェルの少なくとも１つを含み、これを（１１０）基板とともに用いて、ｎＦＥＴおよびｐＦＥＴの双方のキャリア移動度を向上させる。【選択図】  図５
2009522795.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造であって、
（１１０）面を有する半導体基板と、
前記半導体基板上に配置され、＜１００＞チャネル方向に沿って歪みチャネルをそれぞれが有する、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴと、
を含む、半導体構造。
【請求項２】
前記歪みチャネルの各々が、単一の引張応力を有するライナ、圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、およびソース／ドレイン領域における引張応力を有する埋め込みウェルの少なくとも１つを含むことによって生じる、請求項１に記載の半導体構造。
【請求項３】
前記歪みチャネルの各々が前記単一の引張応力を有するライナによって生じる、請求項２に記載の半導体構造。
【請求項４】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナおよび前記圧縮応力を有するＳＴＩ領域によって生じる、請求項２に記載の半導体構造。
【請求項５】
前記歪みチャネルの各々が、前記圧縮応力を有するＳＴＩ領域および前記引張応力を有する埋め込みウェルによって生じる、請求項２に記載の半導体構造。
【請求項６】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナ、前記圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、および前記引張応力を有する埋め込みウェルによって生じる、請求項２に記載の半導体構造。
【請求項７】
前記半導体基板がバルク半導体材料または半導体オンインシュレータ（ＳＯＩ）である、請求項１に記載の半導体構造。
【請求項８】
前記半導体基板が緩和されているかまたは二軸歪みを有する、請求項１に記載の半導体構造。
【請求項９】
半導体構造であって、
（１１０）面を有する半導体基板と、
前記半導体基板上に配置され、＜１００＞チャネル方向に沿って歪みチャネルをそれぞれが有する、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴであって、前記歪みチャネルが、前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴを覆う単一の引張応力を有するライナによって生じる、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴと、
を含む、半導体構造。
【請求項１０】
前記少なくとも１つのｎＦＥＴと前記少なくとも１つのｐＦＥＴとの間に圧縮応力を有するＳＴＩ領域を更に含む、請求項９に記載の半導体構造。
【請求項１１】
前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴの各ソース／ドレイン領域内に配置された引張応力を有する埋め込みウェルを更に含む、請求項９に記載の半導体構造。
【請求項１２】
前記少なくとも１つのｎＦＥＴと前記少なくとも１つのｐＦＥＴとの間の圧縮応力を有するＳＴＩ領域、および、前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴの各ソース／ドレイン領域内に配置された引張応力を有する埋め込みウェルを更に含む、請求項９に記載の半導体構造。
【請求項１３】
半導体構造を形成する方法であって、
（１１０）面を有する半導体基板に配置された少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴを形成するステップを含み、前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴが双方とも＜１００＞チャネル方向に沿って歪みチャネルを有する、方法。
【請求項１４】
前記歪みチャネルの各々が、単一の引張応力を有するライナ、圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、および引張応力を有する埋め込みウェルの少なくとも１つを含むことによって生じる、請求項１３に記載の方法。
【請求項１５】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナによって生じる、請求項１４に記載の方法。
【請求項１６】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナおよび前記圧縮応力を有するＳＴＩ領域によって生じる、請求項１４に記載の方法。
【請求項１７】
前記歪みチャネルの各々が、前記圧縮応力を有するＳＴＩ領域および前記引張応力を有する埋め込みウェルによって生じる、請求項１４に記載の方法。
【請求項１８】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナ、前記圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、および前記引張応力を有する埋め込みウェルによって生じる、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体構造に関し、更に具体的には相補型金属酸化膜半導体（ＣＭＯＳ）に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳ電界効果トランジスタ（ＦＥＴ）・デバイスの性能を向上させるために応力を利用する多くの試みが行われている。様々な技法によって一軸応力を導入することができる。その中で、ポリシリコン（polySi）・ゲート構造上に堆積させた応力窒化膜の使用は広く採り入れられている。ＦＥＴのチャネル領域内に応力を導入するためのかかる技法は、例えば、A. Shimizu等の「LocalMechanical-Stress Control (LMC): A New Technique for CMOS-PerformanceEnhancement」、２００１年、ＩＥＥＥ  ＩＥＤＭ  Tech.Digest、４３３〜４３６ページ、Shinya Ito等の「Mechanical Stress Effect of Etch-StopNitride and its Impact on Deep Submicron Transistor Design」、２０００年、ＩＥＥＥ  ＩＥＤＭ  Tech. Digest、２４７〜２５０ページ、および、F. Ootsuka等の「A Highly Dense, High-Performance 130 nmNode CMOS Technology for Large Scale System-on-a-Chip Applications」、２０００年、ＩＥＥＥ  ＩＥＤＭ  Tech. Digest、５７５〜５７８ページに報告されている。
【非特許文献１】A. Shimizu等の「LocalMechanical-Stress Control (LMC): A New Technique for CMOS-PerformanceEnhancement」、２００１年、ＩＥＥＥ  ＩＥＤＭ  Tech.Digest、４３３〜４３６ページ
【非特許文献２】Shinya Ito等の「MechanicalStress Effect of Etch-Stop Nitride and its Impact on Deep Submicron TransistorDesign」、２０００年、ＩＥＥＥ  ＩＥＤＭ  Tech.Digest、２４７〜２５０ページ
【非特許文献３】F. Ootsuka等の「A HighlyDense, High-Performance 130 nm Node CMOS Technology for Large ScaleSystem-on-a-Chip Applications」、２０００年、ＩＥＥＥ  ＩＥＤＭ  Tech. Digest、５７５〜５７８ページ
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の（１００）半導体ウェハ上において、同時に電子移動度およびホール移動度を向上させるためには、２種類の応力ライナが必要である。すなわち、ｎＦＥＴには引張応力ライナを使用し、ｐＦＥＴには圧縮応力ライナを使用しなければならない。例えば、H. S. Yang等の「Dual StressLinear for High Performance sub-45 nm Gate Length SOI CMOS Manufacturing」、ＩＥＥＥ  ＩＥＤＭ  ２００４  Tech. Digest、１０７５〜１０７７ページを参照のこと。従って、２種類の応力を有するライナを用いると、プロセスの複雑さが増し、追加のマスクが必要となるので、かかるＣＭＯＳデバイス処理がいっそう高コストとなり、高い製造歩留まりを得ることがいっそう難しくなる。
【０００４】
更に、応力のかかった浅いトレンチ分離（ＳＴＩ）は、デバイス・チャネルに応力（ほとんどの場合は圧縮）を導入する傾向がある。（１００）ウェハ上において、横断方向の圧縮応力は電子移動度を上げるが、ホール移動度を低下させる。従って、ｎＦＥＴおよびｐＦＥＴについて、狭幅効果（narrow-width effect）は逆になる。
【０００５】
キャリア移動度の上昇によって達成される半導体構造製造における進歩にも関わらず、前述の欠点を克服する、高いキャリア移動度を有する新規かつ改善された半導体構造を提供する必要性はいまだ残っている。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、半導体構造が提供される。これは、（１１０）面を有する半導体基板と、この半導体基板上に配置された、＜１００＞チャネル方向に沿って歪みチャネルを有する、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴと、を含む。
【０００７】
本発明の実施形態が提供する半導体構造においては、単一の引張応力を有するライナ、圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、およびソース／ドレイン領域における引張応力を有する埋め込みウェルの少なくとも１つを用いて、ｎＦＥＴおよびｐＦＥＴの双方においてキャリア移動度を向上させる。本発明に従って、（１１０）面を有する半導体基板（バルクまたは絶縁体上半導体（ＳＯＩ）、二軸歪みまたは、歪みなし、すなわち緩和）を用いる場合に、このキャリア移動度の向上が達成される。
【０００８】
更に、本発明は、単一の圧縮歪みを有する浅いトレンチ分離（ＳＴＩ）によって、狭い幅のデバイスにおいて電子移動度およびホール移動度を改善することが可能であることを開示する。これは、単一の引張応力を有するライナが与える向上に対して更に追加されると予想される。
【０００９】
本発明の出願人が行ったモンテカルロ・シミュレーションによれば、＜１００＞チャネル方向に沿った（１１０）面上の電子移動度およびホール移動度は双方とも、一軸の長手方向の引張応力あるいは横断方向の圧縮応力またはその両方によって上昇する。これは極めてユニークな所見である。なぜなら、（１００）基板上の従来の＜１００＞チャネルにおいて、電子およびホールの移動度を向上させるためには、通常は逆の応力を必要とするからである。本発明の出願人は、上述の特徴を利用して、プロセスを簡略化しコストを削減して高性能の半導体構造を製造した。
【００１０】
本発明の実施形態によれば、歪みチャネルは、単一の引張応力を有するライナ（以下、引張応力ライナ）、圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域（以下、圧縮応力ＳＴＩ）、および構造内の引張応力を有する埋め込みウェル（以下、引張応力埋め込みウェル）によって生じ得る。一実施形態において、歪みチャネルは、ｎＦＥＴおよびｐＦＥＴデバイス双方の上の単一の引張応力を有するライナ単独によって生じ得る。本発明の別の実施形態では、圧縮応力ＳＴＩを、単独でまたは単一の引張応力ライナと組み合わせて用いる。更に別の実施形態では、ソース／ドレイン領域内の引張応力埋め込みウェルを、単独で、または、引張応力ライナあるいは圧縮応力ＳＴＩまたはその両方と組み合わせて用いる。本発明の更に別の実施形態では、（１１０）面上の既存の二軸歪みチャネルに上述の一軸応力を（単独でまたは組み合わせて）加えることによって、チャネルにおける歪みを生成することができる。この二軸歪みは、周知の方法によって生成することができる。例えば、第１の半導体とは異なる格子定数を有する第２の半導体上に第１の半導体をエピタキシャル成長させる。これは例えば、緩和ＳｉＧｅ基板上の引張歪みＳｉであり、バルクまたはＳＧＯＩ（ＳｉＧｅオンインシュレータ）またはＳＳＤＯＩ（直接的歪みＳｉオンインシュレータ）とすることができる。
【００１１】
上に開示した全体的な構造に加えて、本発明は、これを製造する方法も提供する。一般的な用語において、本出願の方法は、（１１０）面を有する半導体基板に配置された少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴを形成するステップを含み、この少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴが、双方とも＜１００＞チャネル方向に沿って歪みチャネルを有する。
【００１２】
本発明の実施形態によれば、更に上述したように、歪みチャネルは、単一の引張応力ライナ、圧縮応力のかかった浅いトレンチ分離（ＳＴＩ）領域、および構造内の引張応力埋め込みウェルを含むことによって生じ得る。一実施形態において、歪みチャネルは、ｎＦＥＴおよびｐＦＥＴデバイス双方の上の単独の単一引張応力ライナによって生じ得る。本発明の別の実施形態では、圧縮応力ＳＴＩを、単独でまたは単一引張応力ライナと組み合わせて用いる。更に別の実施形態では、引張応力埋め込みウェルを、単独で、または、引張応力ライナあるいは圧縮応力ＳＴＩまたはその両方と組み合わせて用いる。本発明の更に別の実施形態では、二軸歪みを有する基板に上述の一軸応力を（単独でまたは組み合わせて）加えることができる。
【発明を実施するための最良の形態】
【００１３】
以下において、高いキャリア移動度を有する半導体構造およびその製造方法を提供する本発明について、以下の説明および本出願に添付する図面を参照して、更に詳しく説明する。本出願の図面は例示の目的のためのみに与えるものであるので、必ずしも縮尺どおりに描かれているわけではないことに留意されたい。図面において、同様の要素あるいは対応する要素またはそれら両方は、同様の参照番号によって参照される。
【００１４】
キャリア移動度の向上に関して改善された性能を有する（１１０）基板上に、半導体構造を形成する。この構造は、単一の引張応力ライナ、圧縮応力浅いトレンチ分離（ＳＴＩ）領域、または引張応力埋め込みウェルの少なくとも１つを含む。これを（１１０）基板とともに用いて、ｎＦＥＴおよびｐＦＥＴの双方のキャリア移動度を向上させる。一般的な用語で、半導体構造は、（１１０）面を有する半導体基板と、この半導体基板上に配置された少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴと、を含み、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴは双方とも、＜１００＞チャネル方向に沿った歪みチャネルを有する。
【００１５】
いずれかの理論に結び付けることは意図しないが、応力による（１１０）基板上の＜１００＞チャネルのキャリア移動度の向上は、キャリア有効質量の低減、あるいはバンド間もしくはバンド内（電子の場合）または谷間（intervalley）もしくは谷内（intravalley）（ホールの場合）のフォノン散乱の低減、またはそれら両方によって説明することができる。図１および図２に示すように、＜１００＞チャネル方向に沿った（１１０）面上の電子移動度およびホール移動度は双方とも、一軸の長手方向の引張応力によって増大する。一軸の長手方向の引張応力は、ｐＦＥＴおよびｎＦＥＴデバイスを囲むように引張応力ライナを含ませることによって生じ得る。図１および図２（ならびに図３および図４）において、「Ａ」は１％引張応力を示し、「Ｂ」は１％圧縮応力を示し、「Ｃ」は緩和状態を示すことに留意すべきである。図３および図４に示すように、＜１００＞チャネル方向に沿った（１１０）面上の電子移動度およびホール移動度は、横断方向の圧縮応力によって増大する。これらの所見は他に例を見ないものである。なぜなら、（１００）基板上の従来の＜１００＞チャネルについて電子移動度およびホール移動度を向上させるためには、通常は逆の応力が必要だからである。
【００１６】
図５〜図７は、本発明の実施形態のいくつかの図面（横断面図）である。具体的には、図５は、半導体基板１２を含む構造１０を示し、この基板１２は、その表面上に少なくとも１つのｎＦＥＴデバイス１４Ａおよび少なくとも１つのｐＦＥＴデバイス１４Ｂを含む。各ＦＥＴは、ゲート誘電体（それぞれ１６Ａおよび１６Ｂ）、ゲート電極（それぞれ１８Ａおよび１８Ｂ）、および少なくとも１つの側面スペーサ（それぞれ２０Ａおよび２０Ｂ）を含む。任意に、各ＦＥＴの側壁は、その上に配置されたパッシベーション層（２２）を含む場合がある。
【００１７】
また、図５に示すＦＥＴの各々は、ソース／ドレイン領域（それぞれ２４Ａおよび２４Ｂ）、基板１２に配置された任意のソース／ドレイン拡張部（それぞれ２５Ａおよび２５Ｂ）を含む。基板１２は、バルクまたはＳＯＩ、二軸歪みを有するかまたは緩和されているようにすることができる。歪み（すなわち応力のもとにある）チャネル（２６Ａおよび２６Ｂ）は、各ＦＥＴの下の基板１２内に配置している。歪みチャネル（それぞれ２６Ａおよび２６Ｂ）は、基板１２内に存在するソース／ドレイン拡張部によって横方向において制限されている。
【００１８】
図示する実施形態において、基板１２の一部の上に、ｎＦＥＴ１４ＡおよびｐＦＥＴ１４Ｂの双方を囲むように、単一の引張応力ライナ２８を形成することによって、歪みチャネルを形成する。また、図５は、導電性の異なる隣接ＦＥＴ間の基板１２内に配置された圧縮応力ＳＴＩ３０が存在することも示す。本発明では、引張応力ライナ２８または圧縮応力ＳＴＩ３０のいずれかが存在しない構造も考えられることに留意すべきである。
【００１９】
図６に、本発明の別の実現可能な構造５０を示す。図６に示す構造５０は、図５に示す引張応力ライナ２８の代わりに、ソース／ドレイン領域に引張応力埋め込みウェル３２を含む。図６に示す他の要素は図５に示したものと同じである。本発明では、引張応力埋め込みウェル３２または圧縮応力ＳＴＩ３０のいずれかが存在しない構造も考えられることに留意すべきである。
【００２０】
図７は、例えば引張応力ライナ２８、圧縮応力ＳＴＩ３０、および引張応力埋め込みウェル３２のような３つの応力誘発要素を全て含む構造５２を示す。基板１２ならびにｎＦＥＴ１４Ａおよび１４Ｂの要素は、上述したものと同じである。
【００２１】
上に示した本発明の構造の重要な構成要素について説明する前に、図８を参照すると、ライナ２８または埋め込みウェル３２および応力ＳＴＩ３０によって与えられる長手方向の引張応力を示す上面図が示されている。この図において、参照番号１４Ａおよび１４ＢはそれぞれｎＦＥＴおよびｐＦＥＴであり、各ＦＥＴのゲートが示されている。参照番号７０Ａおよび７０ＢはそれぞれｎＦＥＴおよびｐＦＥＴのアクティブ領域を示し、参照番号３０は応力ＳＴＩを示す。また、ゲートに対する接点も示し、この図では参照番号７４で標示する。矢印は、アクティブ領域７０Ａおよび７０Ｂを囲むＳＴＩ３０が生成する圧縮応力を示す。長手方向（すなわち電流に平行な方向）に沿って、この圧縮応力は、ライナ２８が生成する引張応力を補償する。この実施形態において、チャネル内の正味の（net）長手方向の応力は引張りであると好ましい。横断方向（すなわち電流に垂直な方向）に沿ったチャネル内の応力は圧縮である。
【００２２】
ここでは、本出願の構造に存在する可能性がある様々な材料の記載を与える。各構造に共通するのは半導体基板１２である。本発明によれば、従来技術の構造とは異なり、基板１２は（１１０）面を有する。半導体基板１２は、（１１０）表面を有することができるいずれかの半導体材料を含むものとすればよい。例示的に、半導体基板１２は、Ｓｉ、ＳｉＣ、ＳｉＧｅＣ、Ｇｅ、ＳｉＧｅ、Ｇｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、および他のＩＩＩ／ＶまたはＩＩ／ＶＩ化合物半導体を含むことができる。例えばＳｉ／ＳｉＧｅおよび半導体オンインシュレータ（ＳＯＩ）等の積層半導体も本発明において考えられる。通常、半導体基板１２は、例えばＳｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ等のＳｉ含有半導体またはシリコンオンインシュレータである。基板１２は、歪み無しもしくは歪みありのものとすることができ、または歪みありおよび歪み無しの領域を含むことができる。基板１２は、真性半導体またはドーピングしたものとすることができる。ドーピングは、例えばＢ、Ａｓ、またはＰを使用可能であるが、これらには限定されない。
【００２３】
ＳＯＩ基板を用いる場合、それらの基板は、埋め込み絶縁層によって少なくとも部分的に分離された、例えばＳｉの上部および下部半導体層を含む。埋め込み絶縁層は、例えば、結晶または非結晶酸化物、窒化物、またはそれらのいずれかの組み合わせを含む。好ましくは、埋め込み絶縁層は酸化物である。通常、埋め込み絶縁層は、層転写（layer transfer）プロセスの初期段階の間、または例えばＳＩＭＯＸ（酸素のイオン注入による分離）等、イオン注入およびアニーリング・プロセスの間に形成される。
【００２４】
（１１０）表面を有する基板１２に加えて、各構造は、基板１２の表面上に配置された導電性の異なる少なくとも１つのＣＭＯＳデバイス、すなわちｎＦＥＴ１４ＡおよびｐＦＥＴ１４Ｂを含む。各ＦＥＴは、ゲート誘電体（１６Ａおよび１６Ｂ）、ゲート導体（１８Ａおよび１８Ｂ）、および少なくとも１つの側壁スペーサを含む。任意に、少なくとも１つのゲート導体の側壁にパッシベーション層２２が存在する。
【００２５】
各ＦＥＴに存在するゲート誘電体（１６Ａおよび１６Ｂ）は、同一または異なる絶縁材料を含むことができる。例えば、ゲート誘電体（１６Ａおよび１６Ｂ）は、酸化物、窒化物、酸窒化物、高ｋ（誘電率）材料（すなわち二酸化シリコンよりも誘電率が高い誘電材料）、またはそれらの多層を含む組み合わせから成るものとすることができる。好ましくは、ゲート誘電体（１６Ａおよび１６Ｂ）は、例えばＳｉＯ2のような酸化物から成る。ゲート導体（１８Ａおよび１８Ｂ）は、同一または異なる導電性材料から成るものとすることができ、例えば、ポリシリコン、ＳｉＧｅ、金属、金属合金、金属シリサイド、金属窒化物、またはそれらの多層を含む組み合わせを含む。多層が存在する場合、各導電層間にＴｉＮまたはＴａＮ等の拡散バリア（図示せず）を配置することができる。各ＦＥＴのゲート導体上には、酸化物または窒化物等のキャッピング層（これも図示せず）を配置することができる。存在する少なくとも１つのスペーサは通常、酸化物、窒化物、または酸窒化物から成り、その組み合わせおよび多層も含まれる。パッシベーション層２２が存在する実施形態において、この層は通常、酸化物、窒化物、または酸窒化物から成る。
【００２６】
また、各ＦＥＴ（１４Ａおよび１４Ｂ）は、Ｓ／Ｄ拡張部（２５Ａおよび２５Ｂ）ならびにＳ／Ｄ領域（２４Ａおよび２４Ｂ）を含み、これらは、ゲート導体（１８Ａおよび１８Ｂ）と共に、歪みチャネル（２６Ａおよび２６Ｂ）の長さを画定する。Ｓ／Ｄ拡張部およびＳ／Ｄ領域は、エピタキシャル成長の間にイオン注入あるいはその場の（in-situ）ドーピングまたはそれら両方によってｎ型またはｐ型のいずれかのドーパントをドーピングされた半導体基板１２の上部から成る。Ｓ／Ｄ拡張部は通常、Ｓ／Ｄ領域よりも浅い。
【００２７】
例えば図５〜図７に示した構造のようないくつかの構造において、基板１２の一部の上および双方のＦＥＴ上に、単一の引張応力ライナ２８が示されている。引張応力ライナ２８は、単一の層または多数の層を含むことができる。
【００２８】
引張応力ライナ２８は、例えば窒化物等のいずれかの応力誘発材料から成る。引張応力ライナ２８は、当技術において周知の様々な化学的気相付着（ＣＶＤ）プロセスによって形成することができる。本発明の一実施形態において、引張応力ライナ２８はＳｉ３Ｎ４等の窒化物を含み、堆積プロセスのプロセス条件は、堆積した層内に固有の引張応力を与えるように選択される。例えば、プラズマ増強化学的気相付着（ＰＥＣＶＤ）は、固有の引張応力を有する窒化物応力誘発ライナを設けることができる。ＰＥＣＶＤによって堆積した窒化物応力誘発ライナの応力状態（引張または圧縮）は、堆積条件を変えて堆積チャンバ内の反応率を変更することによって制御することができる。更に具体的には、堆積した窒化物応力誘発ライナの応力状態は、ＳｉＨ４／Ｎ２／Ｈｅガス流量、圧力、ＲＦ電力、および電極ギャップ等の堆積条件を変更することによって設定可能である。本発明において、これらの条件は引張応力ライナ２８を設けるように選択される。
【００２９】
別の例においては、急速熱化学気相付着（ＲＴＣＶＤ）によって、内部引張応力を有する窒化物引張応力ライナ２８を設けることができる。ＲＴＣＶＤによって堆積した窒化物引張応力誘発ライナ内に生成される内部引張応力の大きさは、堆積条件を変更することによって制御可能である。更に具体的には、窒化物応力誘発ライナ内の引張応力の大きさは、前駆物質の組成、前駆物質の流量、および温度等の堆積条件を変更することによって設定可能である。
【００３０】
例えば図６および図７に示す構造のような本発明のいくつかの実施形態においては、引張応力埋め込みウェル３２が存在する。埋め込みウェル３２は、単独で（図示せず）または組み合わせて（図示せず）存在することができる。埋め込みウェル３２は、ソース／ドレイン領域（２４Ａおよび２４Ｂ）内に配置されており、通常、純粋なＳｉまたはＣを含有するＳｉを含む半導体材料から成る。好ましくは、引張応力埋め込みウェル３２はＳｉＣから成る。これらのエピタキシャル成長埋め込みウェルは真性とすることができ、または、例えばＢ、Ａｓ、またはＰをドーピングすることも可能である。
【００３１】
図５〜図７は、圧縮応力ＳＴＩ領域３０を含む構造を示す。圧縮応力ＳＴＩ領域３０は、高応力ＨＤＰ酸化物等のトレンチ誘電体から成る。いくつかの実施形態において、R. Arghavani等の「StressManagement in Sub-90 nm Transistor Architecture」（IEEE Transactions on Electronic Devices、Ｖｏｌ．５１、Ｎｏ．１０、２００４年１０月、１７４０ページに記載された手順に従って、Ｏ３／テトラエトキシロネシラン（ＴＥＯＳ）ベースの準常圧ＣＶＤから堆積されたトレンチ充填材料を、単独でまたはＨＤＰ酸化物と関連付けて用いることができる。前述の論文に記載された手順によって、ＴＥＯＳベースの誘電体材料が得られる。
【００３２】
本発明に従って、（１１０）面を有する半導体基板を用いる。かかる半導体基板は、当業者には周知であり、当技術分野においては周知の技法を用いて製造される。
【００３３】
本発明のこの時点で、当業者に周知の処理を用いて圧縮応力ＳＴＩ領域３０を形成することができる。この処理は、まずリソグラフィおよびエッチングによって基板内にトレンチを画定することによるトレンチ分離形成を含む。エッチング・ステップの後に、トレンチ内に任意のトレンチ誘電体ライナおよびトレンチ誘電体を形成する。あるいは、シリコン・プロセスの局所的な酸化を用いてトレンチを画定することができる。
【００３４】
少なくともＳＴＩ領域を含むように基板を処理した後、基板のアクティブ領域上にＦＥＴを形成する。ＦＥＴは、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴを形成可能であるいずれかの従来のＣＭＯＳプロセスを用いて形成する。１つの方法は、基板上にゲート誘電体およびゲート導体を含む積層体を形成するステップを含む。ゲート誘電体は、酸化等の熱プロセスによって、または化学的気相付着（ＣＶＤ）、プラズマ増強ＣＶＤ、蒸着、原子層堆積、およびその他の同様の堆積プロセス等の従来の堆積プロセスによって形成可能である。ゲート導体は、ＣＶＤ、ＰＥＣＶＤ、スパッタリング、めっき、蒸着、原子層堆積等の堆積プロセスによって形成する。ポリシリコンまたはＳｉＧｅのゲートを用いる場合、導電性材料をその場でドーピングするか、またはイオン注入によってその後に堆積することができる。注入マスクおよびイオン注入を用いて、導電性の異なるＦＥＴを形成する。積層体を形成した後、リソグラフィおよびエッチングによって、少なくとも１つのゲート導体（および任意にゲート誘電体）をパターニングする。次いで、熱プロセスを用いてパッシベーション層を形成することができる。その後、イオン注入およびアニーリングによってＳ／Ｄ拡張部を形成する。次いで、堆積およびエッチングによって側壁スペーサを形成し、その後、イオン注入およびアニーリングによってＳ／Ｄ領域を形成する。Ｓ／Ｄ拡張部を活性化するために用いるアニーリング・ステップは省略可能であり、Ｓ／Ｄ領域の活性化の間に活性化を行うことができる。
【００３５】
ＦＥＴを形成する際に、例えば置換ゲート・プロセス等の他の技法を用いることも可能である。
【００３６】
応力ライナが存在する場合、ＦＥＴデバイスを形成した後に、堆積およびエッチングによって引張応力ライナ２８を形成する。使用可能な堆積プロセスの例は、ＣＶＤ、ＰＥＣＶＤ、またはＲＴＣＶＤを含む。エッチング・ステップは、応力誘発層の一部の上にパターニングしたレジストを与えること、次いで応力ライナの露出部分をエッチングすることを含む。
【００３７】
埋め込みウェルを形成する場合、まず各アクティブ領域にＣＭＯＳデバイスを設ける。次に、エッチング・プロセス（ＲＩＥあるいはウェット・エッチングまたはそれら両方、またはエピタキシャル成長間のその場のエッチング）によって基板の露出部分をくぼませて、好ましくは各スペーサの下に小さいアンダーカットを設ける。すなわち、選択的な異方性または等方性のエッチング・プロセスを用いて、基板の一部を除去することができる。異方性エッチングによってスペーサの下に小さいアンダーカットを設ける。エッチングを用いるくぼみ形成プロセスの後、くぼんだ表面から残りの酸化物を含む汚染物質を除去することができるいずれかの洗浄プロセスを用いて、エッチングした表面をきれいにする。次いで、選択的なエピタキシャル成長プロセス（ＲＴＣＶＤまたはＵＨＶＣＶＤ）を用いて、埋め込みウェルを形成することができる。ＲＴＣＶＤ（急速熱ＣＶＤ）を用いる実施形態では、以下の条件を通常用いる。すなわち、堆積温度は約５００℃から約１０００℃、圧力は約５から約１００トール、前駆物質は、シラン、ジシラン、またはジクロロシラン等のＳｉソース、またはアルケン等のＣソースを含む。あるいは、埋め込みウェルは、Ｓ／Ｄ領域内へのガス相ドーピングによって形成することができる。
【００３８】
本発明について、その好適な実施形態を参照して具体的に図示し説明してきたが、本発明の範囲から逸脱することなく形態および詳細において前述およびその他の変更を実施可能であることは、当業者には理解されよう。従って、本発明は説明し図示した形態および詳細そのものに厳密に限定されるのではなく、特許請求の範囲内に含まれることが意図される。
【図面の簡単な説明】
【００３９】
【図１】（１１０）基板上の＜１００＞チャネルにおいて、長手方向の１％の引張および圧縮一軸応力について、シミュレーションした電子移動度対反転電子濃度を示すグラフである。緩和チャネルの移動度も示す。
【図２】（１１０）基板上の＜１００＞チャネルにおいて、長手方向の１％の引張および圧縮一軸応力について、シミュレーションしたホール移動度対反転ホール濃度を示すグラフである。緩和チャネルの移動度も示す。
【図３】（１１０）基板上の＜１００＞チャネルにおいて、横断方向の１％の引張および圧縮一軸応力について、シミュレーションした電子移動度対反転電子濃度を示すグラフである。緩和チャネルの移動度も示す。
【図４】（１１０）基板上の＜１００＞チャネルにおいて、横断方向の１％の引張および圧縮一軸応力について、シミュレーションしたホール移動度対反転ホール濃度を示すグラフである。緩和チャネルの移動度も示す。
【図５】本発明の実施形態の半導体構造を示す図（横断面図）である。単一の引張応力ライナおよび圧縮応力ＳＴＩを用いる本発明の一実施形態を示す。この実施形態で用いる基板は、緩和または二軸引張歪みを有するバルクまたはＳＯＩである。
【図６】本発明の実施形態の半導体構造を示す図（横断面図）である。応力埋め込みウェル（例えば応力ソース／ドレイン領域）および圧縮応力ＳＴＩを用いる本発明の一実施形態を示す。この実施形態で用いる基板は、緩和または二軸引張歪みを有するバルクまたはＳＯＩである。
【図７】本発明の実施形態の半導体構造を示す図（横断面図）である。単一の引張応力ライナ、引張応力埋め込みウェル、および圧縮応力ＳＴＩを用いる本発明の一実施形態を示す。この実施形態で用いる基板は、緩和または二軸引張歪みを有するバルクまたはＳＯＩである。
【図８】応力ライナまたは埋め込み応力ウェルが与える長手方向の引張応力および応力ＳＴＩが与える横断方向の圧縮応力を示す概略図（上面図）である。
【図１】
2009522795.tif 000003
【図２】
2009522795.tif 000004
【図３】
2009522795.tif 000005
【図４】
2009522795.tif 000006
【図５】
2009522795.tif 000007
【図６】
2009522795.tif 000008
【図７】
2009522795.tif 000009
【図８】
2009522795.tif 000010
【手続補正書】
【提出日】平成21年3月19日(2009.3.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造であって、
（１１０）面を有する半導体基板と、
前記半導体基板上に配置され、＜１００＞チャネル方向に沿って歪みチャネルをそれぞれが有する、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴと、
を含む、半導体構造。
【請求項２】
前記歪みチャネルの各々が、単一の引張応力を有するライナ、圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、およびソース／ドレイン領域における引張応力を有する埋め込みウェルの少なくとも１つを含むことによって生じる、請求項１に記載の半導体構造。  
【請求項３】
前記半導体基板がバルク半導体材料または半導体オンインシュレータ（ＳＯＩ）である、請求項１に記載の半導体構造。
【請求項４】
前記半導体基板が緩和されているかまたは二軸歪みを有する、請求項１に記載の半導体構造。
【請求項５】
半導体構造であって、
（１１０）面を有する半導体基板と、
前記半導体基板上に配置され、＜１００＞チャネル方向に沿って歪みチャネルをそれぞれが有する、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴであって、前記歪みチャネルが、前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴを覆う単一の引張応力を有するライナによって生じる、少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴと、
を含む、半導体構造。
【請求項６】
前記少なくとも１つのｎＦＥＴと前記少なくとも１つのｐＦＥＴとの間に圧縮応力を有するＳＴＩ領域を更に含む、請求項５に記載の半導体構造。
【請求項７】
前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴの各ソース／ドレイン領域内に配置された引張応力を有する埋め込みウェルを更に含む、請求項５に記載の半導体構造。
【請求項８】
前記少なくとも１つのｎＦＥＴと前記少なくとも１つのｐＦＥＴとの間の圧縮応力を有するＳＴＩ領域、および、前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴの各ソース／ドレイン領域内に配置された引張応力を有する埋め込みウェルを更に含む、請求項５に記載の半導体構造。
【請求項９】
半導体構造を形成する方法であって、
（１１０）面を有する半導体基板に配置された少なくとも１つのｎＦＥＴおよび少なくとも１つのｐＦＥＴを形成するステップを含み、前記少なくとも１つのｎＦＥＴおよび前記少なくとも１つのｐＦＥＴが双方とも＜１００＞チャネル方向に沿って歪みチャネルを有する、方法。
【請求項１０】
前記歪みチャネルの各々が、単一の引張応力を有するライナ、圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、および引張応力を有する埋め込みウェルの少なくとも１つを含むことによって生じる、請求項９に記載の方法。
【請求項１１】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナによって生じる、請求項１０に記載の方法。
【請求項１２】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナおよび前記圧縮応力を有するＳＴＩ領域によって生じる、請求項１０に記載の方法。
【請求項１３】
前記歪みチャネルの各々が、前記圧縮応力を有するＳＴＩ領域および前記引張応力を有する埋め込みウェルによって生じる、請求項１０に記載の方法。
【請求項１４】
前記歪みチャネルの各々が、前記単一の引張応力を有するライナ、前記圧縮応力を有する浅いトレンチ分離（ＳＴＩ）領域、および前記引張応力を有する埋め込みウェルによって生じる、請求項１０に記載の方法。
【国際調査報告】
2009522795.tif 000011
2009522795.tif 000012
2009522795.tif 000013