(57)【要約】  窒化されたゲート誘電体を形成するための方法及び装置。方法は、プラズマ窒化プロセスを用いて誘電体膜に窒素を取込んで、窒化されたゲート誘電体を形成するステップを含む。第一ステップは、ゲート誘電体膜を備える基板を準備することを含む。第二ステップは、基板上に電圧を誘導することを含む。最後に、電圧を維持しながら窒素源を備えるプラズマに基板を曝して、基板上に窒化されたゲート誘電体を形成する。一実施形態において、基板を支持する静電チャックに電圧を印加することによって電圧を基板上に誘導させる。他の実施形態において、基板に隣接して位置する電極にＤＣバイアス電圧を印加することによって基板上に電圧を誘導させる。【選択図】  図１
2009506537.tif 000002
【特許請求の範囲】
【請求項１】
窒化されたゲート誘電体を形成する方法であって、
ゲート誘電体膜を備える基板を準備するステップと；
該基板上に電圧を誘導させるステップと；
該電圧を維持しながら窒素源を備えるプラズマに該基板を曝して、該基板上に窒化されたゲート誘電体を形成するステップと；
を含む前記方法。
【請求項２】
該電圧が連続ＤＣバイアス電圧を含む、請求項１に記載の方法。
【請求項３】
該電圧が約５０００Ｖ未満である、請求項１に記載の方法。
【請求項４】
該電圧が約１２００Ｖ未満である、請求項３に記載の方法。
【請求項５】
該基板上に電圧を誘導させるステップが、該基板を支持する静電チャックにＤＣバイアス電圧を印加する工程を含む、請求項１に記載の方法。
【請求項６】
該基板上に電圧を誘導させるステップが、該基板に隣接して位置する電極にＤＣバイアス電圧を印加する工程を含む、請求項１に記載の方法。
【請求項７】
該電極が、環形、Ｄ形、又は他の電極と互いにかみ合った形を含む、請求項６に記載の方法。
【請求項８】
該ゲート誘電体が、二酸化シリコン、オキシ窒化シリコン、窒化シリコン、酸化ハフニウム、ケイ酸ハフニウム、オキシ窒化シリコンハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、チタン酸ストロンチウムバリウム、及びチタン酸ジルコニウム鉛からなる群より選ばれる、請求項１に記載の方法。
【請求項９】
該プラズマが、誘導結合電源、容量結合電源、表面波電源、マイクロ波電源、電子サイクロトロン共鳴及びマグネトロン型ソース又は改良マグネトロン型ソースからなる群より選ばれるプラズマ電源に電力を印加することによって供給される、請求項１に記載の方法。
【請求項１０】
プラズマプロセスに該基板を曝すステップが、約１ミリトール〜約１トールの圧力で行われる、請求項１に記載の方法。
【請求項１１】
該窒素含有プラズマのプロセスガスが、窒素ガスとアンモニアガスの少なくとも一つを約５０ｓｃｃｍ〜２０ｓｌｍの流量で含む、請求項１に記載の方法。
【請求項１２】
窒化されたゲート誘電体を形成する方法であって、
ゲート誘電体膜を備える基板を準備するステップと；
該基板を支持する静電チャックに電圧を印加することによって該基板上に電圧を誘導させるステップと；
窒素源を備えるプラズマに該基板を曝して、該基板上に窒化されたゲート誘電体を形成するステップと；
を含む前記方法。
【請求項１３】
該電圧が５０００Ｖ未満の連続ＤＣバイアス電圧を含む、請求項１２に記載の方法。
【請求項１４】
該電圧が１２００Ｖ未満である、請求項１３に記載の方法。
【請求項１５】
プラズマに該基板を曝すステップが、約2秒間〜約３６０秒間、約９００ワットのプラズマ電力設定で行われる、請求項１２に記載の方法。
【請求項１６】
該ゲート誘電体が、二酸化シリコン、オキシ窒化シリコン、窒化シリコン、酸化ハフニウム、ケイ酸ハフニウム、オキシ窒化シリコンハフニウム、酸化ジルコニウム、ケイ酸ジルコニウム、チタン酸ストロンチウムバリウム及びチタン酸ジルコニウム鉛からなる群より選ばれる、請求項１２に記載の方法。
【請求項１７】
統合処理システム内で窒化されたゲート誘電体を形成する方法であって、
シリコンを含む基板を統合処理システムの第一処理チャンバへ導入するステップと；
該基板上に誘電体膜を形成するステップと；
該統合処理システムの第二処理チャンバに該基板を移送するステップと；
該基板をアニールするステップと；
該統合処理システムの第三処理チャンバに該基板を移送するステップと；
該基板上に電圧を誘導させるステップと；
窒素源を備えるプラズマに該基板を曝して、該基板上に窒化されたゲート誘電体を形成するステップと；
を含む前記方法。
【請求項１８】
該統合処理システムの該第二処理チャンバに該基板を移送するステップと；
該基板をアニールするステップと；
を更に含む、請求項１７に記載の方法。
【請求項１９】
該統合処理システムの第四処理チャンバに該基板を移送するステップと；
該基板上に多結晶シリコン層を堆積させるステップと；
を更に含む、請求項１８に記載の方法。
【請求項２０】
該基板上に該電圧を誘導させるステップが、１２００Ｖ未満のバイアス電圧を４トールのヘリウムの圧力で印加する工程を含む、請求項１９に記載の方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般的には、半導体製造の分野に関する。特に、本発明の実施形態は窒化されたゲート誘電体層を形成する方法に関する。
【０００２】
関連技術の説明
[0002]集積回路は、トランジスタ、キャパシタ、及びレジスタのような基本となる要素として機能する多くの、例えば、数百万のデバイスから構成されている。電界効果型トランジスタ（ＦＥＴ）のようなトランジスタは、典型的には、ソースとドレインとゲートスタックとを含む。ゲートスタックは、典型的には、シリコン基板のような基板と、基板上に二酸化シリコン、ＳｉＯ２のようなゲート誘電体と、ゲート誘電体上に多結晶シリコンのようなゲート電極とを含む。ゲート誘電体層は、一般的には、二酸化シリコン（ＳｉＯ２）のような誘電材料、又はオキシ窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、ケイ酸ハフニウム（ＨｆＳｉＯ２）、オキシ窒化シリコンハフニウム（ＨｆＳｉＯＮ）、酸化ジルコニウム（ＺｒＯ２）、ケイ酸ジルコニウム（ＺｒＳｉＯ２）、チタン酸ストロンチウムバリウム（ＢａＳｒＴｉＯ３、即ち、ＢＳＴ）、チタン酸ジルコニウム鉛（Ｐｂ(ＺｒＴｉ)Ｏ３、即ち、ＰＺＴ）、及び他の適切な材料のような、４.０を超える誘電率を有する高Ｋ誘電材料を含む。
【０００３】
[0003]集積回路の大きさとその上のトランジスタの大きさが縮小するにつれて、トランジスタの速度を上げるために必要とされるゲート駆動電流が増大してきた。ゲート容量が増加するにつれてゲート駆動電流が増大し、また、容量はゲート誘電体の厚さに逆比例することから、誘電体の厚さを薄くすることは駆動電流を増加する一つの方法である。
【０００４】
[0004]ＳｉＯ２ゲート誘電体の厚さを２０オングストローム未満に減じる試みがなされてきた。しかしながら、２０オングストローム未満の薄いＳｉＯ２ゲート誘電体を用いることによりゲート性能と耐久性にしばしば望ましくない作用が生じることがわかった。例えば、ボロンがドープされたゲート電極からのボロンは薄いＳｉＯ２ゲート誘電体を通って下にあるシリコン基板へ浸透し得る。また、典型的には、薄い誘電体によってゲート漏れ、即ち、トンネリングが増加し、従って、ゲートによって使用される電力量が増加する。更に、薄いＳｉＯ２ゲート誘電体はホットキャリヤ損傷を受けやすいものであり、誘電体全体に進行する高エネルギーキャリヤがゲートを損傷させるか又は破壊させる。更に、薄いＳｉＯ２ゲート誘電体は、負バイアス温度不安定性（ＮＢＴＩ）を受けやすいものであり、しきい電圧又は駆動電流がゲートの動作でドリフトする。
【０００５】
[0005]ＭＯＳＦＥＴ（金属酸化物半導体電界効果型トランジスタ）においてゲート誘電体層として用いるのに適した誘電体層を形成する一つの方法は、窒素含有プラズマ中で酸化シリコン薄膜を窒化することを含む。誘電率を上げるためにゲート酸化物中の正味の窒素含量を増加することは幾つかの理由で望ましい。例えば、プラズマ窒化プロセス中に窒素を酸化物誘電体のバルクに容易に取込むことができ、出発酸化物より等価酸化物厚さ（ＥＯＴ）を減少させる。特定のキャパシタにおいて、代替誘電体層のＥＯＴは、誘電率が二酸化シリコンと同じであった場合には代替誘電体層がもつ厚さである。このことにより、ＦＥＴ（電界効果型トランジスタ）の動作中のトンネリングによってゲート漏れが減少する結果となる。同時に、このような増加した窒素含量は、その後の処理動作中のトンネリング電流によって誘発される損傷を減少させることができる。ゲート酸化物の正味の窒素含量を増加させる他の利点は、窒化ゲート誘電体がゲートエッチアンダーカット問題により抵抗し、欠陥状態とゲート端でのリーク電流を減少させる。
【０００６】
[0006]２００３年８月２６日発行の“Ｐｌａｓｍａ Ｎｉｔｒｉｄａｔｉｏｎ Ｆｏｒ Ｒｅｄｕｃｅｄ ＧａｔｅＤｉｅｌｅｃｔｒｉｃ Ｌａｙｅｒｓ”と称する米国特許出願第６,６１０,６１５号において、ＭｃＦａｄｄｅｎらは熱とプラズマ双方の窒化プロセスについて酸化シリコン膜における窒素プロファイルを比較した（米国特許出願第６,６１０,６１５号の図２参照）。熱的に窒化された酸化物の窒素プロファイルデータは、酸化物層の最上面で第一窒素濃度を示し、酸化物においてより深い窒素の通常は低下する濃度、酸化物-シリコン接合部における窒素の境界面蓄積、また、基板への距離とともに通常は低下する窒素濃度勾配を示している。対照的に、プラズマ窒化プロセスによって、本質的に、酸化物層の最上面から酸化物シリコン接合部を通って基板内へ単調に低下する窒素プロファイルを生じることが見られ得る。熱窒化プロセスで見られる窒素の望ましくない境界面蓄積は、窒素プラズマのイオン衝撃で生じない。更に、基板内の窒素含量は、熱窒化プロセスで得られるより全ての深さでより少ない。
【０００７】
[0007]前述したように、ゲート-電極-ゲート酸化物接合部での窒素含量の増加の利点は、多結晶シリコンゲート電極からゲート酸化物への又はそれを通るボロンのようなドーパントの外部拡散が減少することである。これにより、例えば、ボロンがドープされた多結晶ゲート電極から内部拡散によって引き起こされたゲート酸化物のバルクにおいて欠陥状態を減少することによってデバイスの信頼性が改善される。ゲート-酸化物シリコンチャネル接合部において、窒素含量を減少させる他の利点は固定電荷と接合部状態密度の減少である。これは、チャネルの移動度およびトランスコンダクタンスを改善する。それ故、プラズマ窒化プロセスは熱窒化プロセスよりも有利である。
【０００８】
[0008]しかしながら、デバイス形が縮小続けるにつれて、移動度が改善されたより薄い電気酸化物の厚さ（ＥＯＴ）をもつゲート誘電体を堆積する方法が依然として求められている。
【発明の概要】
【０００９】
[0009]本発明の実施形態は、一般的には、窒化ゲート誘電体を形成する方法を提供する。方法は、プラズマ窒化プロセスを用いて誘電体膜へ窒素を取込み、窒化されたゲート誘電体を形成するステップを含む。第一ステップは、ゲート誘電体膜を備える基板を準備することを含む。第二ステップは、基板に電圧を誘導させることを含む。最後に、電圧を維持しながら窒素源を含むプラズマに基板を曝して、基板上に窒化されたゲート誘電体を形成する。一実施形態において、基板を支持する静電チャックに電圧を印加することによって基板上に電圧を誘導させる。他の実施形態において、基板に隣接して位置する電極にＤＣバイアス電圧を印加することによって基板上に電圧を誘導させる。
【００１０】
[0010]本発明の実施形態は、また、統合処理システムにおいて窒化されたゲート誘電体を形成する方法を提供する。シリコン基板は、誘電体膜が基板上に形成される統合処理システムの第一処理チャンバへ導入される。基板は、基板がアニールされる統合処理システムの第二処理チャンバへ移送される。その後、基板は、窒素源を備えるプラズマに基板を曝しながら基板上に電圧が印加される統合処理システムの第三プロセスチャンバへ移送されて、基板上に窒化されたゲート誘電体を形成する。他の実施形態において、基板は、基板がアニールされる統合処理システムの第二処理チャンバへ移送される。他の実施形態において、基板は、多結晶シリコン層が基板上に堆積される統合処理システムの第四処理チャンバへ移送される。他の実施形態において、基板上に誘導される電圧は、４トールのヘリウムの圧力で約１２００Ｖ未満のバイアス電圧を印加することを含む。
【００１１】
[0011]本発明の上記特徴が詳細に理解され得るように、上で簡単にまとめた本発明のより具体的な説明は、一部が添付の図面に示される実施形態によって参照してもよい。しかしながら、添付の図面が単に本発明の典型的な実施形態を示し、それ故、本発明の範囲を制限するものとみなされず、本発明が他の等しい有効な実施形態を許容することができることは留意すべきである。
【詳細な説明】
【００１２】
[0018]本発明の実施形態は、基板の上に高ｋ誘電体材料の形成に関する。高Ｋ誘電体材料は、均質な、不均質な、段階的な及び／又は多層のスタック又はラミネートである種々の組成を有するのがよい。高ｋ誘電体材料は、ハフニウム、ジルコニウム、タンタル、ランタン、アルミニウム、シリコン、酸素及び／又は窒素の組合せを含むのがよい。高ｋ誘電体材料には、酸化ハフニウム（ＨｆＯｘ或いはＨｆＯ２）、ケイ酸ハフニウム（ＨｆＳｉｘＯｙ或いはＨｆＳｉＯ４）、オキシ窒化シリコンハフニウム（ＨｆＳｉｘＯｙＮｚ）、オキシ窒化ハフニウム（ＨｆＯｘＮｙ）、アルミン酸ハフニウム（ＨｆＡｌｘＯｙ）、ケイ酸アルミニウムハフニウム（ＨｆＡｌｘＳｉｙＯｚ）、オキシ窒化シリコンハフニウムアルミニウム（ＨｆＡｌｗＳｉｘＯｙＮｚ）、酸化ランタンハフニウム（ＨｆＬａｘＯｙ）のようなハフニウム含有物質、酸化ジルコニウム（ＺｒＯｘ或いはＺｒＯ２）、ケイ酸ジルコニウム（ＺｒＳｉｘＯｙ或いはＺｒＳｉＯ４）、オキシ窒化シリコンジルコニウム（ＺｒＳｉｘＯｙＮｚ）、オキシ窒化ジルコニウム（ＺｒＯｘＮｙ）、アルミン酸アルミニウムジルコニウム（ＺｒＡｌｘＯｙ）、ケイ酸アルミニウムジルコニウム（ＺｒＡｌｘＳｉｙＯｚ）、オキシ窒化シリコンアルミニウムジルコニウム（ＺｒＡｌｗＳｉｘＯｙＮｚ）、酸化ランタンジルコニウム（ＺｒＬａｘＯｙ）のようなジルコニウム含有物質、酸化アルミニウム（Ａｌ２Ｏ３或いはＡｌＯｘ）、オキシ窒化アルミニウム（ＡｌＯｘＮｙ）、ケイ酸アルミニウム（ＡｌＳｉｘＯｙ）、オキシ窒化シリコンアルミニウム（ＡｌＳｉｘＯｙＮｚ）、酸化アルミニウムランタン（ＬａＡｌｘＯｙ）、酸化ランタン（ＬａＯｘ或いはＬａ２Ｏ３）のようなアルミニウム含有物質或いはランタン含有物質、他の適切な物質、それらの複合物、又はそれらの組合せが含まれるのがよい。誘電体層として有効な他の高Ｋ誘電体材料には、酸化チタン（ＴｉＯｘ或いはＴｉＯ２）、オキシ窒化チタン（ＴｉＯｘＮｙ）、酸化タンタル（ＴａＯｘ或いはＴａ２Ｏ５）又はオキシ窒化タンタル（ＴａＯｘＮｙ）が含まれるのがよい。高Ｋ誘電体層に有効な誘電材料であるラミネート膜には、ＨｆＯ２／Ａｌ２Ｏ３、ＨｆＯ２／ＳｉＯ２、Ｌａ２Ｏ３／Ａｌ２Ｏ３又はＨｆＯ２／ＳｉＯ２／Ａｌ２Ｏ３が含まれる。高Ｋ誘電材料は、好ましくは酸化ハフニウム、ケイ酸ハフニウム、それらの複合物、又はそれらの組合せを含む。本発明の実施形態が有効であり得る基板としては、結晶シリコン、酸化シリコン、ひずみシリコン、ＳＯＩ、シリコンゲルマニウム、ドープされた或いはドープされていない多結晶シリコン、ドープされた或いはドープされていないシリコンウエハ、窒化シリコン、パターン形成された或いはパターン形成されていないウエハのような半導体ウエハが挙げられるがこれらに限定されず、誘電材料、導電材料、シリコン層及び金属層のようなその上に形成された物質が含まれてもよい。
【００１３】
[0019]図１は、基板表面上に窒化された高Ｋ誘電体層を形成する方法１００の一実施形態のフローチャートである。ステップ１１０において、高Ｋ誘電体層は基板表面上に形成される。ステップ１２０において、基板表面に電圧が印加される。ステップ１３０において、電圧を維持しながら基板を窒素源を備えるプラズマへ曝して、基板表面上に窒化されたゲート誘電体を形成する。
【００１４】
[0020]ステップ１１０の高Ｋ誘電体層は、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理気相堆積（ＰＶＤ）、熱とプラズマの技術及びそれらの組合せのような従来の堆積技術によって基板上に堆積させることができる。好適実施形態において、高ｋ誘電体層は、アプライドマテリアルズ社に譲渡された“ＡｐｐａｒａｔｕｓｅｓＡｎｄ ＭｅｔｈｏｄｓＦｏｒ ＡｔｏｍｉｃＬａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎｏｆ Ｈａｆｎｉｕｍ-ｃｏｎｔａｉｎｉｎｇ Ｈｉｇｈ-Ｋ ＤｉｅｌｅｃｔｒｉｃＭａｔｅｒｉａｌｓ”と称する２００４年５月１２日出願の係属中の米国仮特許出願第６０／５７０,１７３号に記載され本明細書に援用されているＡＬＤプロセス及び装置によって堆積される。高ｋ誘電体層は、通常約１０オングストローム〜約１０００オングストローム、好ましくは約２０オングストローム〜約５００オングストローム、より好ましくは約５０オングストローム〜２００オングストローム、例えば、約１００オングストロームの膜厚で堆積される。
【００１５】
[0021]ステップ１３０の脱結合プラズマ窒化（ＤＰＮ）プロセス中に、基板をＮ２とアルゴンのような希ガスプラズマを同時に流すことによって形成される原子Ｎと衝突させる。Ｎ２のほかに、ヒドラジン（例えば、Ｎ２Ｈ４或いはＭｅＮ２Ｈ３）、アミン（例えば、Ｍｅ３Ｎ、Ｍｅ２ＮＨ或いはＭｅＮＨ２）、アニリン（例えば、Ｃ５Ｈ５ＮＨ２）、又はアジド（ＭｅＮ３或いはＭｅ３ＳｉＮ３）のような他の窒素含有ガスを窒素プラズマを形成するために用いることができる。ＤＰＮプロセスに用いることができる他の希ガスとしては、ヘリウム、ネオン、キセノンが挙げられる。窒化プロセスは、約１０秒〜約３６０秒、好ましくは約３０秒〜約１８０秒、例えば、１２０秒の時間で進行する。また、窒化プロセスは、約３００ワット〜約２,７００ワットで設定するプラズマ電力と約１０ミリトール〜約１００ミリトールの圧力で行われる。窒素は、約０.１ｓｌｍ〜約１.０ｓｌｍの流量を有する。処理ガスの個々のガスフローと全体のガスフローは、処理チャンバの大きさ、処理チャンバの温度、又は処理される基板の大きさのような多くの処理要因に基づいて変えることができる。好適実施形態において、窒化プロセスは、ＤＰＮプロセスであり、ＡｒとＮ２を同時に流すことによって形成されるプラズマを含む。
【００１６】
[0022]図２は、カリフォルニア州サンタクララにあるアプライドマテリアルズによって製造されたＤＰＮプロセスリアクタ２００を示す概略断面図である。本発明を実施するために用いることができるリアクタの一例である誘導プラズマソースリアクタである。
【００１７】
[0023]リアクタ２００は、導電性本体（壁）２３０内の静電チャック２１６を有するプロセスチャンバ２１０と、コントローラ２４０とを備える。チャンバ２１０は、実質的に平らな誘電体シーリング２２０と供給される。チャンバ２１０の他の変更は、他のタイプのシーリング、例えば、ドーム型シーリングを有してもよい。シーリング２２０の上には、少なくとも一つの誘導コイル素子２１２（二つの同軸素子２１２が示されている）を備えたアンテナが配置される。誘導コイル素子２１２は、第一整合ネットワーク２１９を通って、プラズマ電源２１８に結合される。プラズマ電源２１８は、典型的には、５０ｋＨｚ〜１３.５６ｋＨｚの範囲の調節可能な周波数で、３０００Ｗまで生成することができる。
【００１８】
[0024]静電チャック２１６は、誘電材料に埋め込まれた第一電極２５４と第二電極２５６とを含む。第一電極と第二電極は、基板２１４を保持するチャック作用を与えるためにＤＣ電位でバイアスされる。チャック電圧を静電チャック２１６とウエハ間隔マスクに加えると、基板２１４の下側と静電チャック２１６の上に電荷分布が生じる。これらの電荷の対向する極性は、基板２１４と静電チャック２１６の間に静電引力を生じる。この力は、処理チャンバ内でプラズマに頼らずにチャックの上に基板２１４を維持して、基板２１４に導電接地路を与える。
【００１９】
[0025]単極静電チャックの詳細は、１９９９年１１月９日発行のアプライズマテリアルズに譲渡された“ＭｏｎｏｐｏｌａｒＥｌｅｃｔｒｏｓｔａｔｉｃ Ｃｈｕｃｋ Ｈａｖｉｎｇ Ａｎ ＥｌｅｃｔｒｏｄｅＩｎ ＣｏｎｔａｃｔＷｉｔｈ ＡＷｏｒｋｐｉｅｃｅ”と称する米国特許第５,９８２,６０７号に記載され、本発明に矛盾しない程度に本明細書に援用されている。静電チャックの他の例は、１９９４年５月２４日発行のアプライズマテリアルズに譲渡された“ＴｅｃｈｎｉｑｕｅＦｏｒ ＩｍｐｒｏｖｉｎｇＣｈｕｃｋｉｎｇ Ｒｅｐｒｏｄｕｃｉｂｉｌｉｔｙ”と称する米国特許第５,３１５,４７３号に記載され、本発明に矛盾しない程度まで本明細書に援用されている。
【００２０】
[0026]静電チャック２１６は、第二整合ネットワーク２２４を通って、バイアス電源２２２に結合される。バイアス電源２２２は、一般的には、５０ｋＨｚ〜１３.５６ｋＨｚの調節可能な周波数と０〜５０００ワットの電力を有するＲＦ信号を生成することができる。任意で、バイアス電源２２２はＤＣ源又はパルスＤＣ源を用いてもよい。中央処理装置（ＣＰＵ）２４４、メモリ２４２、及びＣＰＵ２４４の支援回路２４６を備えるコントローラ２４０は、述べられた窒化プロセスのようなチャンバ２１０の要素の制御を容易にする。
【００２１】
[0027]他の実施形態において、静電チャック２１６を動作する電圧は、分離した“チャック”電源（図示せず）によって供給される。チャック電源の一つの出力端子はチャック電極に接続される。他の出力端子は、典型的には、電気接地するために接続されるが、或いは静電チャック２１６の金属本体部分に接続されてもよい。動作中、基板は誘電材料と接触して配置され、直流電圧は電極上に配置されて、静電引力又はバイアスを生成して、静電チャック２１６の上面上に基板を付着させる。
【００２２】
[0028]動作中、半導体ウエハ２１４は静電チャック２１６上に配置され、プロセスガスがガスパネル２３８からエントリポート２２６を通って供給されて、ガス混合物２５０を形成する。ガス混合物２５０は、プラズマ源２１８から電力を加えることによってチャンバ２１０内でプラズマ２５５を生成するように着火する。チャンバ２１０の内部の中の圧力は、スロットルバルブ２２７と真空ポンプ２３６を用いて制御される。典型的には、チャンバ壁２３０は、電気接地２３４に結合される。壁２３０の温度は、壁２３０を通る液体含有コンジット（図示せず）を用いて制御される。
【００２３】
[0029]基板２１４の温度は、静電チャック２１６の温度を安定化することによって制御される。一実施形態において、ガス源２４８からのヘリウムガスはガスコンジット２４９を経て静電チャック２１６の表面に形成されたチャネル（図示せず）と基板２１４の裏面と静電チャック２１６の上面との間に形成された細い空間（図示せず）に供給される。処理中、静電チャック２１６は、静電チャック２１６のペデスタル内の抵抗ヒータ（図示せず）によって定常状態温度まで加熱することができ、その後、ヘリウムガスが基板２１４の一様な加熱を容易にする。このような熱制御を用いて、基板２１４は約２００℃〜３５０℃の温度で維持される。
【００２４】
[0030]上記のようにプロセスチャンバ２１０の制御を容易にするために、コントローラ２４０は、種々のチャンバやサブプロセッサを制御するための工業環境に使用し得る汎用コンピュータプロセッサのあらゆる形の一つである。ＣＰＵ２４４のメモリ２４２、又はコンピュータ読取可能媒体は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フロッピディスク、ハードディスク、又は他のあらゆる形のディジタルストレージ、ローカル或いはリモートのような容易に入手できるメモリの一つ以上であってもよい。支援回路２４６は、慣用の方法においてプロセッサを支持するためのＣＰＵ２４４に結合される。これらの回路には、キャッシュ、電源、クロック回路、入力／出力電気回路網とサブシステム等が含まれる。本発明の方法は、通常は、ソフトウェアルーチンとしてメモリ２４２に保存される。ソフトウェアルーチンは、また、ＣＰＵ２４４によって制御されているハードウェアから離れて置かれる第二ＣＰＵ（図示せず）によって保存及び／又は実行されてもよい。
【００２５】
[0031]脱結合プラズマ窒化プロセスリアクタ４００の他の詳細は、２００４年１２月２日発行のアプライズマテリアルズに譲渡された“ＭｅｔｈｏｄＡｎｄ ＡｐｐａｒａｔｕｓＦｏｒ ＰｌａｓｍａＮｉｔｒｉｄａｔｉｏｎ Ｏｆ Ｇａｔｅ Ｄｉｅｌｅｃｔｒｉｃｓ ＵｓｉｎｇＡｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｅｄ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｅｎｅｒｇｙ”と称する米国特許出願公開第２００４／０２４２０２１号に記載され、本発明に矛盾しない程度に本明細書に援用されている。適切なＤＰＮチャンバの例としては、ＤＰＮＣｅｎｔｕｒａＴＭが挙げられ、アプライドマテリアルズ社、カリフォルニア州サンタクララから市販されている。
【００２６】
[0032]統合処理シーケンス
[0033]図３は、本発明の方法３００の一実施形態である。ステップ３１０でシリコン基板を第一処理チャンバへ導入することからプロセスが開始する。ステップ３２０において、基板の表面は、基板の表面上に形成され得る未変性酸化物を除去するために洗浄される。ステップ３２５において、基板は第二プロセスチャンバに移送される。ステップ３３０で約５オングストローム〜約１００オングストロームのケイ酸ハフニウム（ＨｆＳｉＯｘ）がシリコンウエハ上で成長する。表面洗浄と高ｋ誘電体層形成の詳細な説明は、アプライズマテリアルズに譲渡された“ＳｕｒｆａｃｅＰｒｅ-Ｔｒｅａｔｍｅｎｔ ＦｏｒＥｎｈａｎｃｅｍｅｎｔ Ｏｆ Ｎｕｃｌｅａｔｉｏｎ Ｏｆ ＨｉｇｈＤｉｅｌｅｃｔｒｉｃ Ｃｏｎｓｔａｎｔ Ｍａｔｅｒｉａｌｓ”と称する２００２年１１月２１日出願の米国特許出願公開第２００３／０２３２５０１号に示され、本明細書に援用されている。ケイ酸ハフニウム層は、この方法を用いて堆積した物質の一例である。本発明は、４.０を超える誘電率を有する高ｋ材料である、他のタイプのゲート誘電体に適用することができる。
【００２７】
[0034]ステップ３３５において、基板は、ＨｆＳｉＯｘ膜の後堆積アニールのために、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手できるＣＥＮＴＵＲＡＴＭＴＡＤＩＡＮＣＥＴＭ急速加熱処理（ＲＴＰ）チャンバのようなアニールチャンバに移送される。ステップ３４０において、基板が約５００℃〜約１２００℃、好ましくは５５０-７００℃の温度で１秒〜２４０秒間、好ましくは約３０秒〜約９０秒、例えば、約６５０℃で約６０秒間、アニールされる後堆積アニールが行われる。一般に、アニールチャンバ雰囲気は、Ｏ２、Ｎ２、ＮＨ３、Ｎ２Ｈ４、ＮＯ、Ｎ２Ｏ、又はそれらの組合せのような少なくとも一つのアニールガスを含有する。アニールチャンバは、約５トール〜約１００トール、例えば、約５０トールの圧力で維持される。
【００２８】
[0035]ステップ３４５においては、基板は、少なくとも窒素含有ガスを含むプラズマチャンバへ搬送され、ステップ３５０において、電圧がウエハ上に印加され、プラズマ窒化物形成が続けられる。電圧は、約３００Ｖ〜約５０００Ｖ、例えば、約１２００Ｖである。プラズマ窒化プロセスは、ステップ３５０において約２秒〜約２０分間続けられて、ＨｆＳｉＯｘＮｙ形成において窒化用量を制御する。ステップ３５５において、基板がＲＴＰプロセスチャンバへ戻され、後窒化アニール、ステップ３６０が行われる。後窒化アニール中、基板は、約６００℃〜約１２００℃、好ましくは約７００-１１００℃の温度で、約１秒〜約１２０秒間、好ましくは約３０秒〜９０秒間、例えば、約１０００℃で約６０秒間、アニールされる。一般に、アニールチャンバ雰囲気は、Ｏ２、Ｎ２、ＮＨ３、Ｎ２Ｈ４、ＮＯ、Ｎ２Ｏ、又はそれらの組合せのような少なくとも一つのアニールガスを含む。アニールチャンバは、約５トール〜１００トールの圧力、例えば、約１５トールで維持される。或いは、後窒化アニールは、不活性ステップ或いは還元ステップに続いて酸化ステップが行われる二ステッププロセスを含む。
【００２９】
[0036]ゲート誘電体を形成した後、多結晶シリコンのようなゲート電極は、低圧化学気相堆積（ＬＰＣＶＤ）、原子層エピタキシー（ＡＬＥ）、熱分解法、又は当該技術において既知の他の方法によって堆積されてもよい。多結晶シリコン層は、通常は、ボロン、リン又はヒ素のようなドーパントを含有する。ゲート電極も、金属層である。
【００３０】
[0037]図４は、本明細書に開示されたプロセスを行うことができる統合処理システム４００の概略図である。図４は、本明細書に開示されたプロセスを行うことができる統合システム４００の一実施形態の概略平面図である。統合処理システム４００は、洗浄モジュール４１０と熱処理／堆積メインフレームシステム４３０とを備える。図４に示すように、洗浄モジュール４１０は、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手できるＯＡＳＩＳＣＬＥＡＮＴＭである。熱処理／堆積メインフレームシステム４３０は、ＣＥＮＴＵＲＡＴＭシステムであり、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から市販されている。本明細書に開示されたプロセスを行うシステムのこの具体的な実施形態は、本発明を説明するものであり、本発明の範囲を限定するために用いるべきではない。
【００３１】
[0038]洗浄モジュール４３０は、通常は、一つ以上の基板カセット４１２と、基板搬送領域に配置された一つ以上の搬送ロボット４１４と、一つ以上の単一基板洗浄チャンバ４１６とを含む。単一基板洗浄システムの他の態様や実施形態は、２００１年６月２５日出願の“ＭｅｔｈｏｄＡｎｄ Ａｐｐａｒａｔｕｓｆｏｒ ＷａｆｅｒＣｌｅａｎｉｎｇ”と称する米国特許出願第０９／８９１,８４９号と２００１年６月２５日出願の“ＷａｆｅｒＳｐｒａｙ Ｃｏｎｆｉｇｒａｔｉｏｎｓｆｏｒ ａＳｉｎｇｌｅ ＷａｆｅｒＰｒｏｃｅｓｓｉｎｇ Ａｐｐａｒａｔｕｓ”と称する米国特許出願第０９／８９１,７９１号に開示され、いずれの開示内容も本開示内容と矛盾しない程度まで本明細書に全体で援用されている。
【００３２】
[0039]熱処理／堆積メインフレームシステム４３０は、通常は、ロードロックチャンバ４３２と、搬送チャンバ４３４と、処理チャンバ４３６Ａ、４３６Ｂ、４３６Ｃ、４３６Ｄとを含む。搬送チャンバ４３４は、好ましくは１ミリトール〜１００トールであり、好ましくは非反応性ガス雰囲気、例えば、Ｎ２雰囲気を含む。ロードロックチャンバ４３２は熱処理／堆積メインフレームシステム４３０から内外に基板を移送することを可能にし、搬送チャンバ４３４は低圧非反応性雰囲気を保持する。搬送チャンバは、ロードロックチャンバ４３２とプロセスチャンバ４３６Ａ、４３６Ｂ、４３６Ｃ、４３６Ｄとの間で基板を移送する一つ以上のブレードを有するロボット４４０を含む。システム４３０によって行われる具体的なプロセスが必要でない場合、処理チャンバ４３６Ａ、４３６Ｂ、４３６Ｃ、４３６Ｄのいずれも熱処理／堆積フレームシステム４３０から取り除くことができる。
【００３３】
[0040]高Ｋ誘電体層の形成前に基板の前処理面の未変性酸化物の形成及び／又は汚染を減少させるためにメインフレームシステムについて前処理ステップ３２０（図３）と高Ｋ誘電体層形成３３０（図３）を行うことは有利であると考えられる。他の実施形態において、前処理ステップは、研磨、エッチング、還元、酸化、ヒドロキシル化、アニール及び／又はベーキングを含むことができる。基板を前処理ステップ３２０と高Ｋ誘電体層形成３３０との間で空気に曝すと、高Ｋ誘電材料のその上での核形成の有効性を低下させることができる。洗浄ステップと他の処理ステップとの間に基板のその上での未変性酸化物の形成及び／又は汚染を更に減少させるために、図４に示すようにメインフレームシステム４３０と結合された洗浄モジュール４１０を有することも所望される。他の実施形態において、洗浄ステップが熱プロセス／堆積メインフレームシステムから分離した洗浄モジュール内で行われるのがよいことは当然のことである。
【００３４】
[0041]高Ｋ誘電体層を形成するように構成された統合処理システム４００の一実施形態は、上記のように脱結合プラズマ窒化プロセスを行うように適合されたプロセスチャンバ４３６Ａ、ハフニウム含有層のような高誘電率物質を堆積させるように適合された、化学気相堆積チャンバ又は原子層堆積チャンバのような、プロセスを行うように適合されたプロセスチャンバ４３６Ｂを備える。他の実施形態において、処理チャンバ４３６Ｃは、構造をアニールすることができる急速熱処理（ＲＴＰ）チャンバを備える。ＲＴＰチャンバは、アプライドマテリアルズ社から入手できるＸＥ、ＸＥプラス或いはラジエンスチャンバであってもよい。他の実施形態において、処理チャンバ４３６Ｄは、ゲート誘電体層を堆積させるように適合された、アプライドマテリアルズ社から入手できるＰＯＬＹｇｅｎチャンバのような低圧化学気相堆積チャンバ（ＬＰＣＶＤ）を備える。システム４００の他の実施形態は本発明の範囲内である。例えば、システムについて具体的な処理チャンバの位置は変更してもよく、処理チャンバの数も変更してもよい。
【００３５】
[0042]上記実施形態は図３と図４に記載されているが、他の統合処理システムとチャンバ組合せは本明細書に記載される実施形態と用いることができることが認識される。更に、かなり多くの処理チャンバが統合されていないシステムの一部であってもよい。
【００３６】
[0043]ゲート誘電体に対するチャックＤＰＮプロセスの性能
[0044]図５Ａは、チャックのないプラズマ窒化プロセスに対する酸素、ハフニウム、酸化シリコン、窒素、及びシリコンの濃度のプロファイルを示す。以下のプロセスシーケンスによって、図５Ａにおいてチャックのないプロセスの結果が得られた。窒化プロセスは、１２８秒間、９００ワットのプラズマ電力設定で行った。窒素の流量は６３ｓｃｃｍであり、アルゴンの流量は１３７ｓｃｃｍであった。このチャックのないプロセスの間、ウエハ表面にハフニウムフローはなかった。
【００３７】
[0045]図５Ａにおいて、ｘ軸は窒化した高ｋ膜の深さをオングストロームで表す。ゲート誘電体／高ｋ接合部は約０オングストロームに置かれ、高ｋ／チャネル接合部は約５０オングストロームに置かれる。ｙ軸は、高ｋ膜中に存在する酸素、ハフニウム、酸化シリコン、窒素、及びシリコンの原子パーセント（ａｔ％）を表す。約０オングストローム〜約５０オングストロームの深さの窒素濃度は、約５ａｔ％〜２５ａｔ％の範囲にある。図５Ａが示すように、１０オングストロームにおいて、約２０ａｔ％の窒素があり；２０オングストロームにおいて、約２８ａｔ％の窒素があり、３０オングストロームにおいて、約２０オングストロームａｔ％の窒素があり、４０オングストロームにおいて、約１０ａｔ％の窒素があり、５０オングストロームにおいて、約５％未満がある。
【００３８】
[0046]図５Ｂは、チャックされたプラズマ窒化プロセスに対する酸素、ハフニウム、酸化したシリコン、窒素、シリコンの濃度プロファイルを示す。以下のプロセスシーケンスによって、図５Ｂにおいてチャックのないプロセスの結果が得られた。窒化プロセスは、１２８秒間、９００ワットのプラズマ電力設定で行った。窒素流量は６３ｓｃｃｍであり、アルゴン流量は１３７ｓｃｃｍであった。このチャックされたプロセス中、１２００Ｖがウエハに印加され、４Ｔの圧力のウエハがウエハ表面の上に吹き込まれた。このプロセスシーケンスは、ウエハに加えられた電圧とヘリウムを除き図５Ａにおけるプロセスシーケンスと同じであった。
【００３９】
[0047]図５Ｂにおいて、ｘ軸は窒化した高ｋ膜の深さをオングストロームで表す。ゲート誘電体／高ｋ接合部は約０オングストロームに置かれ、高ｋ／チャネル接合部は約５０オングストロームに置かれる。ｙ軸は、膜中に存在する酸素、ハフニウム、酸化シリコン、窒素、及びシリコンの原子パーセント（ａｔ％）を表す。約０オングストローム〜約５０オングストロームの深さの窒素濃度は、約０ａｔ％〜７０ａｔ％の範囲にある。図５Ｂが示すように、１０オングストロームにおいて、約２０ａｔ％の窒素があり；１５オングストロームにおいて、約７０ａｔ％の窒素があり；２０オングストロームにおいて、約５０ａｔ％の窒素があり、３０オングストロームにおいて、約５オングストロームａｔ％の窒素があり、４０オングストロームにおいて、約０ａｔ％の窒素があり、５０オングストロームにおいて、約０ａｔ％の窒素がある。
【００４０】
[0048]図５Ａのチャックのないプロセスと図５Ｂのチャックされたプロセスの比較は、チャックされたプロセスによって、高ｋ膜における局在窒素濃度と高ｋ／チャネル接合部における低窒素濃度のより望ましい結果が得られることを証明している。従って、チャックされたプロセスはゲート漏れの減少と移動度の増大という目的を達成する。
【００４１】
[0049]上記は本発明の実施形態に関するが、本発明の更に多くの実施形態がその基本的範囲から離れることなく工夫され、その範囲は続く特許請求の範囲によって決定される。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明によるプロセス流れ図である。
【図２】図２は、本発明の実施形態によるプラズマリアクタを示す概略図である。
【図３】図３は、本発明によるプロセス流れ図である。
【図４】図４は、統合処理システムの概略図である。
【図５Ｂ】図５Ａ、はチャックのないプラズマ窒化プロセスについて酸素、ハフニウム、酸化シリコン、窒素、及びシリコンの濃度プロファイルを示すグラフである。
【図５Ｂ】図５Ｂはチャックされたプラズマ窒化プロセスについて酸素、ハフニウム、酸化シリコン、窒素、シリコンの濃度プロファイルをグラフである。
【符号の説明】
【００４３】
２００…リアクタ、２１０…プロセスチャンバ、２１２…誘導コイル素子、２１４…基板、２１６…静電チャック、２１８…プラズマ源、２１９…整合ネットワーク、２２０…誘電体シーリング、２２２…バイアス電源、２２６…エントリポート、２２７…スロットルバルブ、２３０…導電性本体、２３６…真空ポンプ、２３８…ガスパネル、２４０…コントローラ、２４２…メモリ、２４４…中央処理装置、２４６…支援回路、２４９…ガスコンジット、２５０…ガス混合物、４００…統合処理システム、４１０…洗浄モジュール、４１２…基板カセット、４１４…搬送ロボット、４１６…洗浄チャンバ、４３０…熱処理／堆積メインフレームシステム、４３２…ロードロックチャンバ、４３４…搬送チャンバ、４３６…処理チャンバ、４４０…ロボット。
【図１】
2009506537.tif 000003
【図２】
2009506537.tif 000004
【図３】
2009506537.tif 000005
【図４】
2009506537.tif 000006
【図５Ａ】
2009506537.tif 000007
【図５Ｂ】
2009506537.tif 000008
【国際調査報告】
2009506537.tif 000009
2009506537.tif 000010
2009506537.tif 000011