(57)【要約】【課題】    モータの相（４）巻線への電力供給を制御する制御信号（Ｓｗ１、Ｓｗ２、Ｓｗ３）が、ロータの位置を検知するセンサ（１）が生成する同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）に関して、連続して可変である位相のずれ（φ）を有する、位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）からなっている方法に関する。【解決手段】    処理装置（５）は、同期信号を受信する入力ポート（８）と、位相の異なる信号を伝送する出力ポート（６、７）とを備えている。同期信号は、同期化されたエッジを有する２進信号であり、位相の異なる信号の立ち上がりエッジ及び立ち下がりエッジは、少なくとも位相のずれに依存するレベルスイッチング遅延の後、スイッチング遅延を最小に抑えるような、同期化されたエッジから選択された少なくとも１つの基準となるエッジから生成される。【選択図】    図１１
2009539339.tif 000002
【特許請求の範囲】
【請求項１】
多相回転電気機器（２）の制御信号（Ｓｗ１、Ｓｗ２、Ｓｗ３）生成方法であって、相（４）巻線と、この相数と同数のロータの位置センサ（１）とを備えており、前記相（４）巻線の電源装置（１０）からの電力供給を制御する前記制御信号（Ｓｗ１、Ｓｗ２、Ｓｗ３）は、前記センサ（１）が生成する同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）に対して、連続して可変である位相のずれ（φ）を処理する装置（５）を用いて生成される、位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）によって構成されており、前記処理装置（５）は、前記同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）を受信する入力ポート（８）と、前記位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）を発信する出力ポート（６、７）とを備えており、前記同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）は、２進信号であり、同期化されたエッジ（１１〜１７）を有し、かつ、前記位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）の立ち上がりエッジ及び立ち下がりエッジは、遅延（ΔＴ１）が最小であるような、前記同期化されたエッジの中から選択された基準となるエッジから、少なくとも位相のずれがφであり、φの関数である前記遅延（ΔＴ１）の後に生成されることとを特徴とする制御信号（Ｓｗ１、Ｓｗ２、Ｓｗ３）生成方法。
【請求項２】
前記制御信号（Ｓｗ１、Ｓｗ２、Ｓｗ３）は、特定の動作条件において、すなわち、具体的には、前記機器（２）の回転速度（Ｖｒ）が第１最小速度（Ｖｍｉｎ１）より小さいか、又は、第１最大速度（Ｖｍａｘ１）より大きいとき、前記同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）と一致していることを特徴とする、請求項１に記載の方法。
【請求項３】
前記特定の動作条件は、前記回転速度（Ｖｒ）が、
−増大しており、かつ、第２最小回転速度（Ｖｍｉｎ２）より小さい場合であり、この第２最小回転速度（Ｖｍｉｎ２）は、前記第１最小回転速度（Ｖｍｉｎ１）より大きく、
−減小しており、かつ、第２最大回転速度（Ｖｍａｘ２）より大きい場合であり、この第２最大回転速度（Ｖｍａｘ２）は、前記第１最大回転速度（Ｖｍａｘ１）より小さく、前記第２最小回転速度（Ｖｍｉｎ２）より大きいことを特徴とする、請求項２に記載の方法。
【請求項４】
前記特定の動作条件は、前記処理装置（５）が停止した場合を含むことを特徴とする、請求項２又は３のいずれか１項に記載の方法。
【請求項５】
前記特定の動作条件において、前記処理装置（５）は、前記入力（８）上のロジックレベルを、前記出力ポート（６、７）へコピーすることを特徴とする、請求項２又は３のいずれか１項に記載の方法。
【請求項６】
前記特定の動作条件において、前記処理装置（５）は、前記入力（８）上において、前記制御信号（Ｓｗ１、Ｓｗ２、Ｓｗ３）のスイッチングを制御することを特徴とする、請求項２〜４のいずれか１項に記載の方法。
【請求項７】
前記同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）は、デューティサイクル比０．５であり、前記相数によって３６０°を等分した角度と等しい定格位相差（Φ）で、それぞれ位相がずれており、前記同期化されたエッジ（１１〜１７）のうちの、連続している立ち上がりエッジと、立ち下がりエッジの間の時間インターバル（ΔＴｐｎ）が計測されることを特徴とする、請求項２〜６のいずれか１項に記載の方法。
【請求項８】
前記時間インターバル（ΔＴｐｎ）のエッジ間値（ＶΔＴｐｎ）は、予め決定された計測増分周波数（ＦＴＩＭＥＲＭ）を有し、同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）に関連づけられている、計測プログラマブル遅延回路（ＴＩＭＥＲＭ）を用いて計測した結果、求められることを特徴とする、請求項７に記載の方法。
【請求項９】
前記特定の動作条件は、前記エッジ間値（ＶΔＴｐｎ）を、定格エッジ間値のグループと比較して決定されることを特徴とする、請求項８に記載の方法。
【請求項１０】
前記特定の動作条件の他に、前記位相のずれ（φ）は、前記回転速度（Ｖｒ）の関数であることを特徴とする、請求項８に記載の方法。
【請求項１１】
前記遅延（ΔＴ１）の各遅延値（ＶΔＴ１）は、前記計測増分周波数の逆数に等しい時間を単位にして、第１テーブル（１９）における各エッジ間値（ＶΔＴｐｎ）毎に集計されることを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記位相のずれ（φ）の１８０°に対する補角（φ'）は、第２テーブル（２１）において、各エッジ間値（ＶΔＴｐｎ）に対して集計されることを特徴とする、請求項１１に記載の方法。
【請求項１３】
−電流同期信号（Ｓｉ１）に関連づけられている、電流プログラマブル遅延回路（ＴＩＭＥＲ１）の電流増分周波数（ＦＴＩＭＥＲ１）を、前記計測増分周波数（ＦＴＩＭＥＲＭ）と等しくする工程と、
−電流出力ラインを、前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）に関連づける工程と、
−前記第２テーブル（２１）で読み込まれた前記補角（φ'）から、前記基準となるエッジを特定する工程と、
−前記第１テーブル（１９）で読み込まれた前記遅延（ΔＴ１）の電流遅延値（ＶΔＴ１）を、前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）にロードする工程と、
−前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）を組み込み、前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）の電流カウンタが、前記電流遅延値（ＶΔＴ１）に達したとき、前記電流出力ラインは、ハイレベルからローレベルへの第１遷移、又はローレベルからハイレベルへの第２遷移を実行する工程と、
−前記位相の異なる電流信号（Ｓｏ１）を、前記電流出力ラインを用いて生成させる工程
とを具備することを特徴とする、請求項１１又は１２のいずれか１項に記載の方法。
【請求項１４】
−前記電流同期信号（Ｓｉ１）に接続されている、電流プログラマブル遅延回路（ＴＩＭＥＲ１）の電流増分周波数（ＦＴＩＭＥＲ１）を、前記計測増分周波数（ＦＴＩＭＥＲＭ）に等しくする工程と、
−前記第２テーブル（２１）で読み込まれた前記補角（φ'）から、前記基準となるエッジを特定する工程と、
−前記第１テーブル（１９）で読み込まれた前記遅延（ΔＴ１）の電流遅延値（ＶΔＴ１）を、前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）にロードする工程と、
−前記電流遅延値（ＶΔＴ１）が達するごとに起こる、前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）に接続されている電流を遮断する工程と、
−電流プログラマブルパルス幅変調モジュール（ＰＷＭ１）の電流プログラマブルカウンタの電流カウント周波数を、前記相数の２倍で割った前記計測増分周波数（ＦＴＩＭＥＲＭ）と等しくする工程と、
−電流出力ラインを、前記電流プログラマブル幅変調モジュール（ＰＷＭ１）と関連づける工程と、
−電流プログラマブルパルス幅変調モジュール（ＰＷＭ１）における電流周期レジスタに、前記エッジ間値（ＶΔＴｐｎ）を、また電流デューティサイクルレジスタに、前記エッジ間値（ＶΔＴｐｎ）の半分の値を、それぞれロードする工程と、
−前記電流パルス幅変調モジュール（ＰＷＭ１）を組み込み、前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）の電流カウンタが、電流デューティサイクルレジスタに含まれる電流エッジ間値に達したとき、前記電流出力ラインは、ハイレベルからローレベルへの初期遷移、次に、ローレベルからハイレベルへの第１遷移を実行し、最後に、トリガで前記電流が遮断されるごとに、前記電流プログラマブル遅延回路（ＴＩＭＥＲ１）の電流カウンタが、前記電流周期レジスタに含まれる電流最終値に達したとき、ハイレベルからローレベルへの第２遷移を実行する工程と、
−前記電流出力ラインを用いて、２進信号である、前記位相の異なる電流信号（Ｓｏ１）を生成させる工程
とを有することを特徴とする、請求項１１又は１２のいずれか１項に記載の方法。
【請求項１５】
多相回転電気機器（２）の制御信号（Ｓｗ１、Ｓｗ２、Ｓｗ３）生成装置（５、９）であって、相（４）巻線と、この相数と同数のロータの位置センサ（１）とを備え、前記相（４）巻線の電源装置（１０）からの電力供給を制御するようになっている制御ラインと、前記センサ（１）が生成する同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）を受信する入力ポート（８）、及び前記同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）に関して位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）を発信する出力ポート（６、７）とを含む処理装置（５）とを有しているタイプであって、前記処理装置（５）が発信するスイッチング信号（Ｓｓ）に制御されるスイッチング回路（９）をも備え、前記制御ラインを、前記機器（２）の回転速度（Ｖｒ）、及び／又は、前記処理装置（５）の状態に応じて、前記入力ポート（８）、又は前記出力ポート（６、７）に接続するようになっていることを特徴とする装置。
【請求項１６】
前記スイッチング回路（９）は、アナログゲートであることを特徴とする、請求項１５に記載の装置。
【請求項１７】
前記処理装置（５）は、マイクロプロセッサ又はマイクロコントローラからなり、
−少なくとも１つの中央処理装置（２２）と、
−少なくとも１つの揮発性メモリ（２４）、及び／又は、少なくとも１つの不揮発性メモリ（２３）と、
−前記回転速度（Ｖｒ）を計測する、少なくとも１つの計測プログラマブル遅延回路（１８）と、
−少なくとも前記相数と同数のプログラマブル遅延回路（２９、３０、３１）と、
−前記センサ（１）で生成された同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）を受信する、少なくとも１つの入力ポート（８）と、
−前記同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）に関して位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）を発信する、少なくとも１つの第１出力ポート（６）と、
−前記スイッチング信号（Ｓｓ）を発信する、少なくとも１つの第２出力ポート（２５）
とを備えることを特徴とする、請求項１５又は１６のいずれか１項に記載の装置。
【請求項１８】
前記処理装置（５）は、マイクロプロセッサ又はマイクロコントローラからなっており、
−少なくとも１つの中央処理装置（２２）と、
−少なくとも１つの揮発性メモリ（２４）、及び／又は、少なくとも１つの不揮発性メモリ（２３）と、
−前記回転速度（Ｖｒ）を計測する、少なくとも１つの計測プログラマブル遅延回路（１８）と、
−少なくとも前記相数と同数のプログラマブル遅延回路（２９、３０、３１）と、
−少なくとも前記相数と同数のプログラマブルパルス幅変調モジュール（３２、３３、３４）と、
−前記センサ（１）が生成する同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）を受信する、少なくとも１つの入力ポート（８）と、
−前記同期信号（Ｓｉ１、Ｓｉ２、Ｓｉ３）に関して位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）を発信する、少なくとも１つの第１出力ポート（７）と、
−前記スイッチング信号（Ｓｓ）を発信する、少なくとも１つの第２出力ポート（２５）
とを備えていることを特徴とする、請求項１５又は１６のいずれか１項に記載の装置。
【請求項１９】
前記不揮発性メモリ（２３）は、前記プログラマブル遅延回路（２９、３０、３１）にロードされる、前記位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）の時間の遅延値（ＶΔＴ１）を、前記計測プログラマブル遅延回路（１８）が生成する、前記回転速度（Ｖｒ）を表しているエッジ間値（ＶΔＴｐｎ）に関連づける、第１テーブル（１９）を含むことを特徴とする、請求項１７又は１８のいずれか１項に記載の装置。
【請求項２０】
前記不揮発性メモリ（２３）は、前記位相の異なる信号（Ｓｏ１、Ｓｏ２、Ｓｏ３）の位相のずれ（φ）の１８０°に対する補角を、前記計測プログラマブル遅延回路（１８）が生成する、前記回転速度（Ｖｒ）を表しているエッジ間値（ＶΔＴｐｎ）に関連づけた、第２テーブル（２１）を含むことを特徴とする、請求項１９に記載の装置。
【請求項２１】
前記メモリ（２３、２４）は、請求項１〜１４のいずれか１項に記載の方法を実行するプログラムを含むことを特徴とする、請求項１７又は１８のいずれか１項に記載の装置。
【請求項２２】
請求項１〜１４のいずれか１項に記載の方法を実行するために、請求項１５〜２１のいずれか１項に記載の装置（５、９）によって提供される指示シーケンス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、速度に応じて変化する多相回転電気機器のための、制御信号を生成する方法と、その装置に関する。
【０００２】
前記制御信号は、機器への電力を制御して、多角的に適用できる電力及びトルクを生成するという特徴を有している。
【背景技術】
【０００３】
ブラシレスモータは広く普及しており、この機能を果たす多くの方法と装置は、従来から公知となっている。
【０００４】
近年、これらの装置や方法は、可逆性のある発電機、すなわち、オルタネータとスタータの両方の機能を兼ね備えた発電機の分野において、関心が持たれている。
【０００５】
オルタネータ兼スタータを制御する方法の一例が、ヴァレオ・エキップン・エレクトリック・モトゥール（ＶＡＬＥＯ  ＥＱＵＩＰＥＭＥＮＴＳ  ＥＬＥＣＴＲＩＱＵＥＳ  ＭＯＴＥＵＲ）社の出願に係る特許文献１に記載されている。
【０００６】
この特許文献１に記載の方法によると、機器のロータの角位置を決定するためのセンサから発信される同期信号は、ロータの位相を連続制御するために、位相が異なっている。
【０００７】
信号の位相のずれを選択して、速度に応じてトルクを制御し、このトルクを、機能モード、具体的には、スタータ若しくは補助モータに適用するようになっている。
【０００８】
このために、デジタル−アナログコンバータ、及びオペアンプとインターフェース接続されているマイクロコントローラは、同期信号の線形結合を実行し、位相の異なる信号を生成する。各同期信号の係数の合計は０である。
【０００９】
特許文献１に記載されている、「位相の異なる信号を生成する方法、及びその装置と使用」に関する発明を改良して、オルタネータ兼スタータを最大限に利用するために、デジタルとアナログの交じり合った機能の代わりに、プログラマブルコンポーネント上の完全なデジタル式の方法を提供することが、本願発明の目的である。
【００１０】
特許文献１に記されている方法は、信号の位相のずれが、機器の制御ループにおける変数ではなく、システムに対する外因変数である限り、広く適用することができる。
【００１１】
この方法については、本明細書では詳細に説明しないが、特許文献１の内容全体を、有益な参照用として本明細書に組み込むものとする。
【特許文献１】フランス国特許公開第２８５４７４６号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、オルタネータ兼スタータ型機器の性能を改善させることであり、この方法によると、伝送時間及びジッタは低減させられる。
【００１３】
このために、本発明は、相巻線と、相数と同数のロータの位置センサとを備えている、多相回転電気機器制御信号を生成する方法に関する。
【課題を解決するための手段】
【００１４】
本発明の方法によると、巻線に供給する電力を制御する信号は、位相の異なる信号によって構成されており、位相の異なる信号は、センサが生成する同期信号に関して、連続して可変である位相のずれを処理する装置を介して送られる。また本発明の処理装置は、同期信号を受信する入力ポートと、位相の異なる信号を送信する出力ポートとを有している。
【００１５】
本発明による方法の優れている点は、同期信号が同期化されたエッジを有する２進信号であるという点と、これらの位相の異なる信号の立ち上がり、及び立ち下がりエッジが、レベルスイッチング遅延の後に生成され、この遅延は、遅延が最小であるような同期化されたエッジの中から選択された、少なくとも１つの基準となるエッジからの、少なくとも位相のずれの関数であるという点とである。
【００１６】
この方法のもう１つの特徴は、機器の回転速度が第１最小速度未満であるか、若しくは第１最大速度より大きいときという、特定の動作条件の下で、制御信号は同期信号に一致するということであり、このことは、きわめて有益である。
【００１７】
この機器の特定の動作条件として、回転速度が下記のような場合であることが好ましい。
−増大していき、第１最小速度よりも大きい、第２最小速度以下に保たれる。
−減小していき、第１最大速度よりも小さい、第２最大速度以上に保たれる。第２最大速度は、第２最小速度よりも大きい。
【００１８】
特定の動作条件中に、処理装置が停止した場合が含まれることも、有益な点である。
【００１９】
これらの特定の動作条件下で、処理装置は、入力ロジックレベルを出力上へコピーする。あるいは、処理装置は、入力において制御信号のスイッチングを制御するようになっているのが好ましい。
【００２０】
本発明の方法によると、同期信号は、デューティサイクル比０．５であり、相数で３６０°を分割し、この分割された定格位相差によって、各信号の位相は異なっている。立ち上がりエッジ及び立ち下がりエッジの、２つの連続する同期化されたエッジ間を表す時間インターバルが計測される。
【００２１】
好ましくは、この時間インターバルのエッジ間値は、同期信号に接続され、所定の計測増分周波数を有する計測プログラマブル遅延回路によって計測される。
【００２２】
次に、機器の特定の動作条件は、このエッジ間値を、定格エッジ間値と比較して決定されるようになっている。
【００２３】
予め決定された特定の動作条件に加えて、位相のずれは、本発明によると、機器の回転速度の関数である。
【００２４】
この方法のさらなる特徴によると、各レベルスイッチング遅延値は、計測増分周波数の逆数に等しい時間を単位として、各エッジ間値に対応させて第１テーブルに集計される。同時に、位相のずれの１８０°に対する補角は、各エッジ間値に対応させて第２テーブルに集計される。
【００２５】
この段階で、本発明による基本的な方法は、次の工程を含んでいることが望ましい。
−電流同期信号に接続されている電流プログラマブル遅延回路の電流増分周波数を、計測増分周波数と等しくする工程。
−電流出力ラインを、電流プログラマブル遅延回路と関連づける工程。
−第２テーブルで読み込んだ補角から、基準となるエッジを特定させる工程。
−第１テーブルで読み込んだ電流遅延値を、電流プログラマブル遅延回路にロードする工程。
−電流プログラマブル遅延回路を組み込み、電流プログラマブル遅延回路の電流カウンタが上記の電流遅延値に達するとき、電流出力ラインは、ハイレベルからローレベルへの第１遷移、又は、ローレベルからハイレベルへの第２遷移を実行する工程。
−位相が異なる電流信号を、電流出力ラインによって生成する工程。
【００２６】
上記の工程の代わりに、次の工程とすることもある。
−電流同期信号に接続されている電流プログラマブル遅延回路の電流増分周波数を、計測増分周波数と等しくする工程。
−第２テーブルで読み込んだ補角から、基準となるエッジを特定する工程。
−第１テーブルで読み込んだ電流遅延値を、電流プログラマブル遅延回路にロードする工程。
−電流プログラマブル遅延回路に接続されている電流を、電流遅延値に達するごとに遮断する工程。
−電流プログラマブルパルス幅変調モジュールの電流プログラマブルカウンタが計測した電流周波数を、計測増分周波数を相数の２倍で割った値と等しくする工程。
−電流出力ラインを、電流プログラマブルパルス幅変調モジュールに接続させる工程。
−電流プログラマブルパルス幅変調モジュールの電流周期レジスタにエッジ間値を、電流デューティサイクルレジスタにこのエッジ間値の半分の値を、それぞれロードする工程。
−電流パルス幅変調モジュールを組み込み、電流プログラマブル遅延回路の電流カウンタが、電流デューティサイクルレジスタに含まれる電流エッジ間値に達するとき、電流出力ラインは、ハイレベルからローレベルへの初期遷移を実行し、次に、ローレベルからハイレベルへの第１遷移を実行し、最後に、電流プログラマブル遅延回路の電流カウンタが、電流を遮断する各トリガにおいて、電流周期レジスタに含まれる電流最終値に達するとき、ハイレベルからローレベルへの第２遷移を実行する工程。
−位相が異なる２進電流信号を、電流出力ラインによって生成させる工程。
【００２７】
また本発明は、相巻線と、相数と同数のロータ位置センサとを備えている、多相回転電気機器用の制御信号生成装置にも関する。
【００２８】
本発明による装置は、制御ライン及び処理装置を備えているタイプの装置であって、前記制御ラインは、巻線に供給する電力を制御するためのものであり、前記処理装置は、センサによって発信される同期信号を受信する入力ポートと、この同期信号を、位相の異なったものに変えて送信する出力ポートとを有している。
【００２９】
本発明の装置は、処理装置によって伝送されるスイッチング信号によって制御されるスイッチング回路も備えており、機器の回転速度、及び／又は、処理装置の状態に応じて、入力又は出力の、どちらかの制御ラインに接続されている点が、特記するべき点である。
【００３０】
より詳しく言うと、前記スイッチング回路は、アナログゲートであることが好ましい。
【００３１】
本発明の好適例における処理装置は、マイクロプロセッサ、又はマイクロコントローラで構成されていることが好ましく、次のものを備えている。
−少なくとも１つの中央処理装置。
−少なくとも１つの揮発性メモリ、及び／又は、少なくとも１つの不揮発性メモリ。
−機器の回転速度を計測する、少なくとも１つの計測プログラマブル遅延回路。
−少なくとも相数と同数のプログラマブル遅延回路。
−センサが生成する同期信号を受信する、少なくとも１つの入力ポート。
−同期信号を、位相の異なる信号に変えて送信する、少なくとも１つの第１出力ポート。
−スイッチング信号を送信する、少なくとも１つの第２出力ポート。
【００３２】
別の変形例では、処理装置は、マイクロプロセッサ、又はマイクロコントローラで構成され、次のものを備えている。
−少なくとも１つの中央処理装置。
−少なくとも１つの揮発性メモリ、及び／又は、少なくとも１つの不揮発性メモリ。
−機器の回転速度を計測する、少なくとも１つの計測プログラマブル遅延回路。
−少なくとも相数と同数のプログラマブル遅延回路。
−少なくとも相数と同数のプログラマブルパルス幅変調モジュール。
−センサが生成する同期信号を受信する、少なくとも１つの入力ポート。
−同期信号を、位相の異なる信号に変えて送信する、少なくとも１つの第１出力ポート。
−スイッチング信号を送信する、少なくとも１つの第２出力ポート。
【００３３】
各実施例において、不揮発性メモリは、プログラマブル遅延回路にロードされる位相の異なる信号の遅延値を、計測プログラマブル遅延回路が生成する回転速度を表しているエッジ間値に対応させた第１テーブルを含んでいることが好ましい。
【００３４】
この不揮発性メモリは、位相の異なる信号の位相のずれの１８０°に対する補角を、計測プログラマブル遅延回路が生成する回転速度を表しているエッジ間値に対応させる第２テーブルをも有していることが好ましい。
【００３５】
処理装置のメモリが、上述した本発明による方法を実行するプログラムを含んでいるのが好ましいことは明らかである。
【００３６】
言うまでもないが、本発明は、上に概略を説明した装置によって、本発明の方法を実施しうる指示シーケンスにも関する。
【００３７】
当業者であれば、上述した実施例によって、本発明による多相回転電気機器用の制御信号を生成する方法と装置から得る利点は、よく理解しうるものと思う。
【００３８】
次に、本発明の詳細な実施例を、添付の図面を参照しつつ説明する。なお、これらの図面は、単に本発明を説明する目的のものであり、本発明の範囲を限定するものではない。
【発明を実施するための最良の形態】
【００３９】
前記した特許文献１の目的である、位相の異なる信号を生成する方法において、位相差は、入力における同期信号間の相互関連性から正確にプログラムされている遅延回路に基づく時間の遅延によって生成される。
【００４０】
この原理には、各入力信号が第１インターバルを確定することに相当する位相が遷移する間に、入力信号に関する信号が現れるまでの遅延が含まれている。
【００４１】
図１は、図１０及び図１１で概略的に示されている三相発電機２のセンサ１から発信される、同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３を示している。
【００４２】
この信号Ｓｉ１、Ｓｉ２、Ｓｉ３は、デューティサイクル比０．５の２進信号であり、各信号間の定格位相差Φは、同じであって、ここでは三相であるため、１２０°に等しい。
【００４３】
本発明で用いられる、位相の異なる信号を生成する方法では、構成し直した信号Ｓｏ１、Ｓｏ２、Ｓｏ３が生成される。システムがパーマネントモードにあるときは、これらの各信号間には、同じ定格位相差Φがあるが、各入力同期信号と、それに対応する出力された位相の異なる信号、すなわち、Ｓｉ１とＳｏ１、Ｓｉ２とＳｏ２、Ｓｉ３とＳｏ３との間には、位相のずれφがある。
【００４４】
位相が遷移する間、同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３の一部は、構成し直されない可能性がある。図１に示されている同期信号Ｓｉ１に対応する出力信号Ｓｏ１の一部分３が、その例である。
【００４５】
しかし、三相発電機２を制御するには、位置センサ１が供給する入力同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３が現れると直ちに、相４の制御信号Ｓｗ１、Ｓｗ２、Ｓｗ３を、瞬時に再構成しなければならない。
【００４６】
この問題を解決するための解決策として、位相が異なる信号Ｓｏ１、Ｓｏ２、Ｓｏ３を構成している位相が遷移する間に、三相発電機の制御信号Ｓｗ１、Ｓｗ２、Ｓｗ３を、同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３と一致させるようになっている。
【００４７】
このことを行わせるための第１の方法によると、位相の異なる信号を生成する方法を実行する処理装置５は、従来型の出力（ハイレベル、又は、ローレベルデジタル出力）として、出力ポート６又は７へのラインを再構成し、センサに接続されている入力ポート８のライン上にあるロジックレベルの同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３が現れると直ちに、これらの信号をコピーし、三相発電機２の第１最小回転速度Ｖｍｉｎ１までコピーを続けるようになっている。
【００４８】
この速度Ｖｍｉｎ１を超えると、同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３のエッジから、位相の異なる信号Ｓｏ１、Ｓｏ２、Ｓｏ３のエッジを再構成するためのアルゴリズムが稼働する。
【００４９】
入力における同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３の周期を計測することによって発生するジッタを規制するために、回転速度が第１最大回転速度Ｖｍａｘ１を超えると直ちに、信号のコピーも再稼働される。
【００５０】
図２に示すように、２つのヒステリシスサイクルは、始動時及び高速による動作時である特定の動作領域境界において用いられ、第１最小回転速度Ｖｍｉｎ１及び第１最大回転速度Ｖｍａｘ１の周辺での振動を阻止する。
【００５１】
回転速度がゼロから増大するとき、信号のコピーは、第１最小回転速度Ｖｍｉｎ１より若干大きい第２最小回転速度Ｖｍｉｎ２に達するまで継続される。同様に、回転速度が大きい値から減小するとき、信号のコピーは、第１最大回転速度Ｖｍａｘ１より若干小さい第２最大回転速度Ｖｍａｘ２まで継続される。
【００５２】
第２の方法によると、制御信号Ｓｗ１、Ｓｗ２、Ｓｗ３は、センサ１から発信する信号Ｓｉ１、Ｓｉ２、Ｓｉ３に一致させられる。これは、信号を同期化させるスイッチングを可能にする、信号と同数のスイッチング回路９を用いて行われる。
【００５３】
図３は、この第２の方法を示している。三相電動機２の特定の動作条件に従って、処理装置の外部に配置したスイッチング回路９を用いると、電源装置１０に対する同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３、又は、位相の異なる信号Ｓｏ１、Ｓｏ２、Ｓｏ３のスイッチングが可能になる。
【００５４】
スイッチング回路９の、１つの位置Ｐｉからもう１つの位置Ｐｏへ、あるいはＰｏからＰｉへのスイッチングは、回転速度の計測値と指令値の比較結果に従って、処理装置によって伝送されるスイッチング信号Ｓｓによって制御される。
【００５５】
第１の方法と比較した第２の方法の１つの利点は、例えば処理装置５が停止したときのように、万一システムの機能が低下したときに、機能の安全性が、スイッチング回路９によって保たれることである。
【００５６】
これは、制御信号Ｓｗ１、Ｓｗ２、Ｓｗ３が同期入力信号Ｓｉ１、Ｓｉ２、Ｓｉ３に一致するときの位置Ｐｉを、初期位置あるいは誤った位置と考える場合、処理装置５が機能低下した際には、この位置に保持させる防御策があるからである。
【００５７】
アナログゲートであるスイッチング回路９は、マルチプレクサのアナログゲートのように、初期位置あるいは誤った位置Ｐｉにおいて、位置センサ１から発信される同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３は、三相発電機２の電源装置１０を補正することなく、確実に制御する。
【００５８】
上述した２つの方法は、「位相の異なる信号を生成する方法、及びその装置と使用」をタイトルとする特許文献１で開示されている、ソフトウェアによる位相補正を行う２つの解決法に適用することができるので、この文献を本明細書に組み込むものとする。
【００５９】
位相を補正する信号の生成ソフトウェアによる解決法では、位相のずれφの指令値を、特許文献１の制御モジュールによるアルゴリズムへ投入する。
【００６０】
しかし、位相補正関数に外付けしたアプリケーションモジュールによる位相補正指令値を制御するには、用いる遅延値を見積もるために、瞬時に計算する工程を含み、設けられている処理装置５の中央処理装置ＣＰＵに、体系的な過負荷を与えてしまう。
【００６１】
従って、多相回転電気機器２の制御ループにおけるこれらの解決法は、位相補正モジュールの速度の関数である位相のずれφの変化の原則を集積することと、用いる位相のずれの計算を最適にすることとを含んでいる。
【００６２】
この変化の原則を集積する方法は、図４〜図９を参照すると、よりよく理解しうるものである。
【００６３】
多相回転電気機器をＮ相発電機とすると、ロータの位置センサ１は、Ｎ個存在し、同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３を生成する。この信号Ｓｉ１、Ｓｉ２、Ｓｉ３は、デューティサイクル比０．５であり、互いに、定格位相差Φ＝３６０／Ｎだけ位相が異なっている。図４に示すように、回転周期、すなわち回転速度Ｖｒの逆数を計測するには、２つの連続するエッジ、すなわち、立ち下がりエッジ（１１、１４、１７）、次に続く立ち上がりエッジ（１２、１５、１６）、又は、立ち上がりエッジ（１３）、次に続く立ち下がりエッジ（１４）の時間インターバルΔＴｐｎを計測すれば十分である。
【００６４】
このことを行うために、計測プログラマブル遅延回路（ＴＩＭＥＲＭ）１８が設けられ、計測増分周波数ＦＴＩＭＥＲＭは予め設定されている。ＴＩＭＥＲＭの時間インターバルΔＴｐｎの時間を単位とする値は、ＴＩＭＥＲＭによって計測される結果、エッジ間値ＶΔＴｐｎであり、次式のようになる。
ＶΔＴｐｎ＝ΔＴｐｎ×ＦＴＩＭＥＲＭ
【００６５】
同期入力信号Ｓｉ１、Ｓｉ２、Ｓｉ３の周期ΔＴｔｏｔａｌは、時間ｔｎにおいて、次のようになる。
ΔＴｔｏｔａｌ＝Ｎｐ×ΔＴｐｎ
【００６６】
また、ＴＩＭＥＲＭのエッジ間値ＶΔＴｐｎの時間を単位とする値ＶΔＴｔｏｔａｌは、次のようになる。
ＶΔＴｔｏｔａｌ＝Ｎｐ×ＶΔＴｐｎ
Ｎｐは、信号Ｓｉ１、Ｓｉ２、Ｓｉ３の電気的周期当たりのエッジ数である。よって、次のようになる。
Ｎｐ＝２×Ｎ
【００６７】
その結果、次の式のように、エッジ間値ＶΔＴｐｎは、回転速度Ｖｒ（回毎分）によって関係づけられる。
ＶΔＴｐｎ＝６０×ＦＴＩＭＥＲＭ／（Ｎｐ×Ｖｒ）
【００６８】
従って、この実施例の速度Ｖｒの関数である位相のずれφの変化の原則を集積することは、各エッジ間値ＶΔＴｐｎに、位相のずれφを対応させるＬｖの法則（ｌａｗ  Ｌｖ）を集積することを意味する。
【００６９】
特許文献１は、同期信号Ｓｉ１、Ｓｉ２、Ｓｉ３の基準となるエッジから、位相の異なる信号Ｓｏ１、Ｓｏ２、Ｓｏ３のエッジを再構成する詳細な方法を開示している。
【００７０】
基準となるエッジに関して用いられる遅延ΔＴ１の遅延値ＶΔＴ１は、次の式で求められる。
ＶΔＴ１＝ＶΔＴｐｎ×（（φ''×Ｎｐ）／３６０）
ここで、
−φ''＝φ'＋Δφｒｅｆ
−φ'＝１８０−φ
−φは、制御された位相のずれであり、単位は度である。
−Δφｒｅｆは、位相差φ０−φｒであり、単位は度である。つまり、電流同期信号の初期位相角φ０の初期エッジと、同期信号Ｓｉ１、Ｓｉ２，Ｓｉ３から選択された、基準同期信号の基準位相角φｒの基準エッジとの間の位相差である。
【００７１】
三相発電機に対しては、位相差Δφｒｅｆは、次の表Ｉａ及びＩｂで与えられる。
【表Ｉａ】
2009539339.tif 000003
【表Ｉｂ】
2009539339.tif 000004
【００７２】
図５は、φ'の関数であるφ及びφ''の変化を示している。φ'が０から３６０°まで変化するとき、位相のずれφは、−１８０°から＋１８０°まで変化する。従って、可能な位相のずれは全範囲にわたる。しかし、遅延値ＶΔＴ１を導き出す式の変数φ''は、３０°から９０°までの範囲に限られる。従って、レベルスイッチング遅延ΔＴ１は最小となる。
【００７３】
本発明の方法によると、回転速度Ｖｒの関数である位相のずれφの変化の原則は、２列（２つのベクトル）で表された第１テーブル１９によって示されている。第１列（第１ベクトル）は、エッジ間値ＶΔＴｐｎの値からなり、第２列（第２ベクトル）は、遅延値ＶΔＴ１の値からなる。
【００７４】
２つのベクトル値は選択され、精密で正確な制御（利点である）ができ、かつ、許容できる計算時間しか要さず、バランスが良い。また設けられている処理装置５のＣＰＵの過負荷（問題点である）を阻止できる。線形補間が用いられるので、細かい計算ができ有益である。
【００７５】
図６に概略を示すように、位相補正関数２０は、レベルスイッチング遅延ΔＴ１の遅延値ＶΔＴ１の他に、さらに補角φ'を必要とし、遅延値ＶΔＴ１が、遅延を生成する電流プログラマブル遅延回路（ＴＩＭＥＲ１）２９、（ＴＩＭＥＲ２）３０、（ＴＩＭＥＲ３）３１にロードされてから、基準となるエッジを特定する。
【００７６】
このデータを、第１テーブル１９と並列に配置されている第２テーブル２１によって決定することができる。この場合、常に計測されたエッジ間値ＶΔＴｐｎが指数化されたデータとなり、対応する補角φ'を求められる。
【００７７】
実際は、限定されたインターバル上の制御の原則を集積すると、第２テーブル２１は不要になる。次の実施例に示すように、この場合、位相差Δφｒｅｆは定数であるので、単純に固定させて導くことができる。
【００７８】
図７は、三相発電機２の回転速度の関数として、位相のずれφ＝Ｆ（Ｖｒ）の変化の原則を示している。
【００７９】
２００回／分の速度では、進み位相のずれφは３０°であり、６０００回／分付近で、９０°に近付いていく。
【００８０】
この、位相差のインターバルにおいては、
−位相差Δφｒｅｆは、定数０である（基準となるエッジを、立ち上がりエッジとする）。
−φ''＝φ'
−ＶΔＴ１＝ＶΔＴｐｎ×φ'／６０
【００８１】
エッジ間値ＶΔＴｐｎにおける速度を、発電機２の位置センサで計測された時間インターバルΔＴｐｎの計測プログラマブル遅延回路（ＴＩＭＥＲＭ）１８によって変換すると、図８で示すレベルスイッチング遅延値ＶΔＴ１の変化の原則となる。
【００８２】
図９は、この結果生じる実際の位相のずれφの変化を示す。
【００８３】
特許文献１で開示されている、回転速度Ｖｒの関数である位相のずれφの変化の原則を集積する方法は、位相の異なる信号を生成する基本例と、この変形例とに適用できる。すなわち、信号の再構成及び位相補正は、プログラマブル遅延回路ＴＩＭＥＲＭ、ＴＩＭＥＲ１、ＴＩＭＥＲ２、ＴＩＭＥＲ３によって実行される。あるいは、信号の再構成は、プログラマブルパルス幅変調モジュールＰＷＭ１、ＰＷＭ２、ＰＷＭ３によって、位相補正は、プログラマブル遅延回路ＴＩＭＥＲＭ、ＴＩＭＥＲ１、ＴＩＭＥＲ２、ＴＩＭＥＲ３によって実行される。
【００８４】
図１０及び図１１は、処理装置５及びスイッチング回路９の一般的な構成を示しており、この構成は、本発明による、制御信号Ｓｗ１、Ｓｗ２、Ｓｗ３を生成する方法を実行するのに適している。
【００８５】
処理装置５は、モトローラ（ＭＯＴＯＲＯＬＡ）社で製造されている部品番号ＭＣ９Ｓ１２ＤＧ１２８の、１６ビットのマイクロコトローラであるのが好ましい。このマイクロコントローラは、次のものを備えている。
−中央処理装置（ＣＰＵ）２２。内部バスの内部クロック周波数Ｆｂｕｓは、２０ＭＨｚであるのが好ましい。
−フラッシュメモリ（不揮発性メモリ）２３。１２８キロバイトであるのが好ましい。
−ＲＡＭメモリ２４。８キロバイトであるのが好ましい（ＲＡＭは、ランダムアクセスメモリの頭字語である）。
−Ｉ／Ｏポート６、７、８、及び２５（Ｉ／Ｏは、入力／出力を示す）。
−ＥＣＴ２６（ＥＣＴは、エンハンスドキャプチャタイマの頭字語である）。
−ＰＷＭ２７（ＰＷＭは、パルス幅変調の頭字語である）。
−ＣＡＮインターフェース２８（ＣＡＮは、コントローラ・エリア・ネットワークの頭字語である）。
−ＪＴＡＧインターフェース（ＪＴＡＧは、Ｊｏｉｎｔ  Ｔｅｓｔ  Ａｃｔｉｏｎ  Ｇｒｏｕｐの頭字語である）。ＩＥＥＥ１１４９．１によるプログラミング及びデバッグ用である。
【００８６】
出力ポート２５のラインを介して、処理装置５は、スイッチング回路９のスイッチング信号Ｓｓを制御する。この回路９は、７４ＨＣ４０５３型のマルチプレクサ−デマルチプレクサで構成されていることが好ましい。
【００８７】
図１０の第１好適実施例において、ＥＣＴ２６は、計測プログラマブル遅延回路１８と、プログラマブル遅延回路２９、３０、３１とを備えている。回路１８は、回転速度Ｖｒを計測するためのものである。回路２９、３０、３１は、位相の異なる信号Ｓｏ１、Ｓｏ２、Ｓｏ３を生成するためのものである。
【００８８】
あるいは、図１１に示すように、位相の異なる信号Ｓｏ１、Ｓｏ２、Ｓｏ３を、プログラマブル遅延回路２９、３０、３１の代わりに、ＰＷＭ２７のプログラマブルＰＷＭモジュール３２、３３、３４によって再構成しうる。
【００８９】
発電機の速度指令値は、ＣＡＮタイプの内蔵バス３５から、ＣＡＮインターフェース２８を介して、制御信号Ｓｗ１、Ｓｗ２、Ｓｗ３を生成する処理装置５及びスイッチング回路９へ伝送される。
【００９０】
処理装置５として、特定のタイプのマイクロコントローラを用いた、本発明による方法の実施例では、三相発電機２に対して３つの制御信号Ｓｗ１、Ｓｗ２、Ｓｗ３を生成するよう限定しているが、単なる一例として挙げただけである。
【００９１】
当業者であれば、メモリや、ＦＰＧＡ（フィールド  プログラマブル  ゲート  アレイ）に対応したマイクロプロセッサのような、他のプログラマブルコンポーネントに書き込まれたアルゴリズムを、任意の相数の機器に対して、容易に適用することができると思う。
【００９２】
従って、言うまでもないが、本発明は、上述した特定の実施例のみに限定されるものではなく、全ての可能な変形例も含み、特許請求の範囲のみによって限定されるものである。
【図面の簡単な説明】
【００９３】
【図１】センサから発信される同期信号の位相を示す図である。
【図２】位相の異なる信号が稼働するインターバルを示す図である。
【図３】制御信号に対して、同期信号、又は位相の異なる信号のスイッチングの原理を示す図である。
【図４】計測プログラマブル遅延回路を用いて、機器の速度を計測する原理を示す図である。
【図５】位相のずれの１８０°に対する補角の関数として、同期信号に関する位相のずれの変化と、基準となるエッジに関する位相のずれの変化とを示すグラフである。
【図６】位相補正関数の入力においてテーブルを用いた概略図である。
【図７】回転速度の関数である位相のずれの変化の一例を示すグラフである。
【図８】エッジ間値の関数であるレベルスイッチング遅延値の変化の一例を示すグラフである。
【図９】レベルスイッチング遅延値の関数である位相のずれの変化を示すグラフである。
【図１０】カウンタ及びプログラマブル遅延回路だけを用いた、本発明による装置の好適例の概略図である。
【図１１】プログラマブルパルス幅変調モジュールを用いた、本発明による装置の好適変形例の概略図である。
【符号の説明】
【００９４】
１  センサ
２  三相発電機
３  出力信号Ｓｏ１の一部分
４  相
５  処理装置
６、７  出力ポート
８  入力ポート
９  スイッチング回路
１０  電源装置
１１〜１７  エッジ
１８  計測プログラマブル遅延回路（ＴＩＭＥＲＭ）
１９  第１テーブル
２０  位相補正関数
２１  第２テーブル
２２  中央処理装置（ＣＰＵ）
２３  不揮発性メモリ
２４  揮発性メモリ
２５  出力ポート
２６  ＥＣＴ
２７  ＰＷＭ
２８  ＣＡＮインターフェース
２９、３０、３１  プログラマブル遅延回路
３２、３３、３４  プログラマブルパルス幅変調モジュール
３５  ＣＡＮタイプの内蔵バス
Ｓｉ１、Ｓｉ２、Ｓｉ３  同期信号
Ｓｏ１、Ｓｏ２、Ｓｏ３  位相の異なる信号
Ｓｓ  スイッチング信号
Ｓｗ１、Ｓｗ２、Ｓｗ３  制御信号
Ｖｍｉｎ１  第１最小回転速度
Ｖｍｉｎ２  第２最小回転速度
Ｖｍａｘ１  第１最大回転速度
Ｖｍａｘ２  第２最大回転速度
φ  位相のずれ
Φ  定格位相差
φ'  補角
Δφｒｅｆ  位相差
ΔＴｐｎ  時間インターバル
ＶΔＴｐｎ  エッジ間値
ΔＴ１  遅延
ＶΔＴ１  遅延値
【図１】
2009539339.tif 000005
【図２】
2009539339.tif 000006
【図３】
2009539339.tif 000007
【図４】
2009539339.tif 000008
【図５】
2009539339.tif 000009
【図６】
2009539339.tif 000010
【図７】
2009539339.tif 000011
【図８】
2009539339.tif 000012
【図９】
2009539339.tif 000013
【図１０】
2009539339.tif 000014
【図１１】
2009539339.tif 000015
【国際調査報告】
2009539339.tif 000016
2009539339.tif 000017
2009539339.tif 000018
2009539339.tif 000019