(57)【要約】  半導体放射線検出器は、半導体材料のバルク層と、バルク層の第１の表面に以下の順序で、第２の伝導性タイプの半導体の修正内部ゲート層と、第１の伝導性タイプの半導体のバリア層と、第２の伝導性タイプの半導体のピクセルドーピングとを備える。ピクセルドーピングは、ピクセルドーピングに対応するピクセルを創成するために少なくとも１つのピクセル電圧と結合されるように適応されている。デバイスは第１の伝導性タイプの第１のコンタクトを備える。前記ピクセル電圧はピクセルドーピングと第１のコンタクトとの間の電位差として規定される。バルク層は第１の伝導性タイプのものである。第１の表面の反対側のバルク層の第２の表面に、デバイスのアクティブエリアの外側で二次電荷を輸送するか、又は放射線入射窓として機能するようないかなる導電性背面層も存在しない。
2009522821.tif 000002
【特許請求の範囲】
【請求項１】
半導体放射線検出器デバイスであって、半導体材料のバルク層（１０３）と、バルク層（１０３）の第１の表面に以下の順序で、
第２の伝導性タイプの半導体の修正内部ゲート層（１０４、３０４）と、
第１の伝導性タイプの半導体のバリア層（１０５）と、
ピクセルドーピングに対応するピクセルを創成するために少なくとも１つのピクセル電圧と結合されるように適応された、第２の伝導性タイプの半導体のピクセルドーピング（１１１、１１２、１３３１、１３３２、１３３３、１３３４、２２０６）とを備えており、
デバイスは、第１の伝導性タイプの第１のコンタクトを備えており、前記ピクセル電圧はピクセルドーピングと第１のコンタクトとの間の電位差として規定され、
バルク層（１０３）は第１の伝導性タイプのものであり、
デバイスは、第１の表面の反対側のバルク層（１０３）の第２の表面に、デバイスのアクティブエリアの外側で二次電荷を輸送し放射線入射窓として機能するような導電性背面層を備えていないことを特徴とする半導体放射線検出器デバイス。
【請求項２】
多くのピクセルドーピング（１１１、１１２、１３３１、１３３２、１３３３、１３３４、２２０６）はピクセルドーピングに作製されたピクセル特定トランジスタよりなり、前記トランジスタは電界効果トランジスタ又はバイポーラトランジスタであり、そして半導体放射線検出器デバイスは、ピクセル特定トランジスタの有効チャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を測定するように適応されている信号電荷リーダ回路を含む請求項１に記載の半導体放射線検出器デバイス。
【請求項３】
前記信号電荷リーダ回路は、前記ピクセル特定トランジスタを含んでいるピクセルに合致する場所で修正内部ゲート層に蓄積する放射線誘起された空孔又は電子に起因する減少するチャネル又はベース幅に関連するピクセル特定トランジスタの電気特性を測定するように適応されている請求項２に記載の半導体放射線検出器デバイス。
【請求項４】
前記信号電荷リーダ回路は、前記ピクセル特定トランジスタを含んでいるピクセルに合致する場所で修正内部ゲート層に蓄積する放射線誘起された空孔又は電子に起因する増大するチャネル又はベース幅に関連するピクセル特定トランジスタの電気特性を測定するように適応されている請求項２に記載の半導体放射線検出器デバイス。
【請求項５】
ピクセル間にチャネルストップエリアを備える請求項１〜４のいずれかに記載の半導体放射線検出器デバイス。
【請求項６】
前記チャネルストップエリアは第１の伝導性タイプのドーピング（１２１、１２２、１１２１、１２２１、１５２１、１７２１）よりなり、従ってピクセルに対して反対のタイプの伝導性を呈する請求項５に記載の半導体放射線検出器デバイス。
【請求項７】
ピクセル間のチャネルストップドーピングは第１のコンタクトに対応する請求項６に記載の半導体放射線検出器デバイス。
【請求項８】
バルク層において生成された二次電荷はチャネルストップドーピングによって収集される請求項７に記載の半導体放射線検出器デバイス。
【請求項９】
バルク層は第２の表面から薄くされ、半導体放射線検出器デバイスは背面（１０２）から照射される請求項８に記載の半導体放射線検出器デバイス。
【請求項１０】
第１のコンタクト（７２５）は、検出器の背面（１０２）に、又は検出器の前面（１０１）のアクティブエリアの外側に、又は検出器のエッジ（７００）にある請求項１〜６のいずれかに記載の半導体放射線検出器デバイス。
【請求項１１】
バルク層において生成された二次電荷は第１のコンタクト（７２５）によって収集される請求項１０に記載の半導体放射線検出器デバイス。
【請求項１２】
検出器は第１の表面から照射される請求項１〜８、１０及び１１のいずれかに記載の半導体放射線検出器デバイス。
【請求項１３】
第１の伝導性タイプのバリア層（１０５）に第２の伝導性タイプのドープド領域（１３９３）が、又は第２の伝導性タイプの修正内部ゲート層（１０４）と第２の伝導性タイプのピクセルドーピング（１３３４、１４３４、１６３４、３３３４）との間にバリア層正味ドーピングのローカルリダクション（３３９６）が存在するか、又は、修正内部ゲート層（１０４）と検出器の前面との間にトレンチ（１３３４、１３９３、１４９４、１６９５）が存在する請求項１〜１２のいずれかに記載の半導体放射線検出器デバイス。
【請求項１４】
ゲート（１３４３、１４４３、１６４３、１６９５）は、修正内部ゲート層（１０４）からピクセルドーピング（１３３４、１４３４、１６３４、３３３４）又は検出器の前面への、第２の伝導性タイプのドープド領域（１３９３）を通じた、バリア層正味ドーピングのローカルリダクション（３３９６）を通じた、又はトレンチ（１３３４、１３９３、１４９４、１６９５）を通じた信号電荷の流れを制御するように適応されている請求項１３に記載の半導体放射線検出器デバイス。
【請求項１５】
ゲートは第１の伝導性タイプ（１４４３）のドーピングより形成されている請求項１４に記載の半導体放射線検出器デバイス。
【請求項１６】
ゲートはＭＯＳ構造（１３４３、１６４３）より形成されている請求項１４に記載の半導体放射線検出器デバイス。
【請求項１７】
第１の伝導性タイプの領域（１７２６）又はトレンチ構造（１７２７、１７２８）は、バルク層１０３からの二次電荷の収集を改善するために第２の伝導性タイプの修正内部ゲート層を貫通している請求項１〜１６のいずれかに記載の半導体放射線検出器デバイス。
【請求項１８】
信号及び表面生成電荷の分離を改善する構造（１７７１、１７７２、１７７３、１７７４、１７７５、１７７６、１７７７）を含む請求項１〜１７のいずれかに記載の半導体放射線検出器デバイス。
【請求項１９】
修正内部ゲート層は不連続である請求項１〜１６のいずれかに記載の半導体放射線検出器デバイス。
【請求項２０】
バルク層と修正内部ゲート層との間に第１又は第２の伝導性タイプの半導体材料の層（８０８）を含む請求項１に記載の半導体放射線検出器デバイス。
【請求項２１】
ＭＩＧ層における信号電荷輸送ポテンシャル勾配を改善するために、以下の、バリア層ドーピングの変更（１９２９）、修正内部ゲート層ドーピング（１９９１、１５９１）における間隙、修正内部ゲート層ドーピングのエンハンスメント（１３９２）、ＭＩＧ層の隣のバルク層ドーピングにおける変更のうちの少なくとも１つを含む請求項１〜２０のいずれかに記載の半導体放射線検出器デバイス。
【請求項２２】
検出器のダイナミックレンジを改善するために、電界効果トランジスタのゲートの下に、又はバイポーラ接合トランジスタのエミッタの下に、修正内部ゲート層ドーピングのローカルエンハンスメント（１３９２）を含む請求項１〜２１のいずれかに記載の半導体放射線検出器デバイス。
【請求項２３】
放射線を検出する方法であって、
半導体放射線検出器デバイスの表面の多くのピクセル（１１１、１１２、１１３、１１４）をピクセル電圧に結合することと、
前記半導体放射線検出器を放射線で照射することとを含んでおり、
それは、
第１の種類の放射線誘起された信号電荷を、バルク層（１０３）から、修正内部ゲート層から、及び前記半導体放射線検出器のバリア層から、前記第１の種類の電荷についての３次元ポテンシャル関数のローカルミニマム（４１２）に収集することと、前記ローカルミニマムは前記バルク層（１０３）の隣に位置する修正内部ゲート層（１０４、３０４）におけるピクセル（１１１）と場所的に合致しており、
ピクセル（１１１）と合致するローカルミニマムに収集された信号電荷の量を検出することとを含むことを特徴とする方法。
【請求項２４】
信号電荷の量を検出することはピクセル特定トランジスタの有効チャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を観察することを含む請求項２３に記載の方法。
【請求項２５】
信号電荷の量を検出することはピクセル特定トランジスタの減少するチャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を観察することを含む請求項２４に記載の方法。
【請求項２６】
信号電荷の量を検出することはピクセル特定トランジスタの増大するチャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を観察することを含む請求項２５に記載の方法。
【請求項２７】
信号電荷の量を検出することは多くのピクセル間のピクセル関連電荷を読出しピクセルに移すことと、前記読み出しピクセルの電気特性を観察することとを含む請求項２６に記載の方法。
【請求項２８】
全体のピクセルエリアに対する１ピクセルのチャネルストップエリアの比は少なくとも０．３である請求項５に記載の半導体放射線検出器デバイス。
【請求項２９】
バリア層ドーピングの第１の伝導性タイプローカルリダクションにおける正味ドーピング濃度と、バリア層ドーピングのローカルリダクションを伴わない第１の伝導性タイプバリア層ドーピングにおける正味ドーピング濃度との比は、０．９未満である請求項１３及び１４のいずれかに記載の半導体放射線検出器デバイス。
【請求項３０】
電界効果トランジスタのゲートの下の電界効果トランジスタのチャネルは空乏化されており、放射線によって生成され修正内部ゲートに入る信号電荷のパルスがゲートにおいて電流パルスとして検出される請求項１に記載の半導体放射線検出器デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体放射線検出器、詳細には修正内部ゲートを有する半導体放射線検出器に関する。
【背景技術】
【０００２】
放射線は半導体材料において電子空孔対に変換される。半導体放射線検出器において、電子空孔対は電界によって分離される。測定される電子空孔対の電荷タイプは信号電荷と呼ばれ、反対の電荷タイプは二次電荷と呼ばれる。
【０００３】
参照によってここに採り入れられる特許出願ＰＣＴ／ＦＩ２００４／０００４９２及びＰＣＴ／ＦＩ２００５／０００３５９は、修正内部ゲート（ＭＩＧ；modified internal gate）を有する半導体放射線検出器を開示している。この検出器はここにおいて以下ＭＩＧ検出器と称する。ＭＩＧ検出器は、背面照射され、それはデバイスの裏側に厚い完全に空乏化された基板及び薄い導電層を有する。この導電性背面層は、それが適正にバイアスされた時に厚い基板の完全空乏を可能にする、それはデバイスのアクティブエリアの外側で二次電荷を輸送する、そしてそれは薄い均質な放射線入射窓として機能する、という３つの機能を有する。ＭＩＧ検出器は多くの利益を有する。表面生成電荷は信号電荷から分離することができ、それはわずかな暗電流ノイズをもたらす。信号電荷は非破壊的に読取ることができ、信号電荷が複数回読取られることを可能にし、それは読取りノイズを低減する。背面照射及び薄い均質な放射線入射窓は、低エネルギーＸ線及び粒子のような浅い透過性の放射線の検出を良好なエネルギー分解能で可能にする。厚い完全に空乏化された基板は深い透過性の放射線の検出を可能にする。
【０００４】
ＭＩＧ検出器の基板材料は好ましくは高抵抗、即ち、ほとんど真性のシリコンであり、基板の厚さは２、３百マイクロメートルである。そのようなＭＩＧ検出器は、粒子、低〜中程度のエネルギー（〜１００ｅＶないし〜１０ｋｅＶ）のＸ線及び、紫外及び青色光から近赤外線までの光子を検出するために使用することができる。近赤外線はここで、人間の目によって見ることができず、またシリコンの検出限界である１．１μｍ未満の波長を有する放射線をいう。波長がこの限界に近いがそれ未満である近赤外線は、最大数百マイクロメートルの、シリコンでの極めて大きい減衰深さを有する。背面照射のため、厚い完全に空乏化された基板のため、そして薄い放射線入射窓のために、ＭＩＧ検出器は、近赤外線から青色光まで高い量子効率を有する。また厚い基板のために、フリンジングと呼ばれる現象も排除される。フリンジング現象は薄い基板を有する検出器における問題である。そのような検出器では、近赤外線は、それが吸収される前に検出器の前面と背面との間で何度も反射され、不要な干渉パターンを生じる。月のない夜空は可視光子よりも少なくとも一桁多くの赤外光子を含んでおり、また多くの材料の反射係数は可視光よりも近赤外線のほうが相当に高いので（例えば群葉の反射率は３〜６倍高い）、ＭＩＧ検出器は暗視装置における低光量検出に極めて良好に適用可能である。
【０００５】
しかしＭＩＧ検出器は、以下の理由でシリコンに基づく可搬型消費者向け用途における可視光の検出にはそれほど良好に適さない。厚い基板の空乏は少なくとも数十ボルトを必要とする。可搬型消費者向け装置にはそのような電圧は明らかに高過ぎ、それは大き過ぎる電力消費をもたらす。高抵抗シリコン基板は高価であり、加工が難しく、それは製造コストを増大させる。また、導電性背面層を前面側から厚い高抵抗基板を通じて確実に接触させることも難しく、それは大量生産にとって重要であろう。多くのバルク生成電流が厚い完全に空乏化された基板において生成され、それは冷却の使用を必要としがちである。しかし、可搬型消費者向け用途では、検出器の冷却は通常不可能である。また、像のシャープネスも、可視光が検出器の背面で吸収され、信号電荷はそれらが前面に到達する前に長い道のりをドリフトしなければならないので、ある程度劣化する。またこの理由で、デバイスの背面でのカラーフィルタの使用も問題がある。
【０００６】
シリコンにおける赤色光の減衰深さは、せいぜい１０マイクロメートルである。青色及び緑色光の場合、減衰深さはさらに少ない。従って可視光検出のために厚い基板を有することは必要ない。厚い基板の代わりに、背面薄型ＭＩＧ検出器では薄い（一般に約１０μｍないし５０μｍ未満）基板を使用することができよう。しかし、薄いデバイスは極めて簡単に壊れ、それゆえ製造プロセスの最後に背面処理を実行することが必要である。これを行う２つの可能な方法が存在する。第１の方法では、基板の前面が支持基板に取り付けられ、その後に検出器の背面が薄くされる。第２の方法では、検出器の背面は、ピクセルを含んでいるアクティブエリアの下だけでエッチングされ、より厚い支持領域が検出器の側に残される。これらの方法の両方において、背面が薄くされる前に前面処理が終了されることが要求される。この事実は導電性背面層の製造を複雑にする。青色光の良好な量子効率を可能にする極めて薄い導電性背面層を加工するために、大量生産に適した２つの可能なプロセスが存在する。第１の方法において、導電性背面層はインプランテーションによって行われるが、それは高温アニーリングステップを必要とする。金属配線といったデバイスの前面で使用される全ての材料は、アニール温度よりも高い融点を有していなければならない。この事実は、アルミニウムといった集積回路で一般的である多くの材料の使用を禁ずる。第２の方法では、薄い層がデバイスの背面に堆積される。しかし、導電層と基板との間の界面で多くの暗電流が生じ、この電流を抑制するために冷却が必要である。
【０００７】
また、ＭＩＧ検出器が可視光検出に使用される場合に導電性背面層に関連する固有の問題が存在する。像の不良に照射された領域を正しく検出するためには、チップのサイズは大きくなければならず、そして大きな光学開口を使用しなければならない。また、青色光の良好な量子効率を有するためには、導電性背面層は極めて薄くなければならない。また像が極めて明るい領域を含む場合、多くの二次電荷電流が導電性背面層で流れるであろう。しかし、導電性背面層で流れる大きな電流、導電性背面層の小さな厚さ及び大きな面積は、導電性背面層における大きな抵抗性電圧降下をもたらす。この抵抗性電圧降下は、画質を劣化させ、特に検出器が極めて薄い場合、検出器の動作不良につながり得る。
【０００８】
ＭＩＧ検出器における別の問題は、特に大きなダイナミックレンジが望ましい場合、即ち、ＭＩＧの大きな信号電荷容量が望ましい場合、ＭＩＧの信号電荷をクリアするために相対的に高い電圧が要求されるということである。さらに別の問題は、場合によっては、表面生成電荷及び信号電荷の絶縁がＭＩＧ検出器において改善されなければならないということである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、修正内部ゲートを含む半導体放射線検出器を提供することであり、これにおいて導電性背面層によって生じる問題は解消される。本発明の別の目的は、修正内部ゲートを含む半導体放射線検出器のための構造を提供することであり、それによって信号電荷がわずかな電圧だけを用いてクリアすることができる。本発明のさらに別の目的は、表面生成電荷及び信号電荷の分離を増強するための手段を提供することである。
【課題を解決するための手段】
【００１０】
本発明の目的は、半導体材料のバルク層を備え、そしてバルク層の第１の表面に以下の順序で、第２の伝導性タイプの半導体の修正内部ゲート層と、第１の伝導性タイプの半導体のバリア層と、ピクセルドーピングに対応するピクセルを創成するために少なくとも１つのピクセル電圧と結合されるように適応された、第２の伝導性タイプの半導体のピクセルドーピングとをさらに備える半導体放射線検出器により達成される。デバイスは、前記ピクセル電圧がピクセルドーピングと第１のコンタクトとの電位差であるようにそれが第１の伝導性タイプの第１のコンタクトを備えており、バルク層は第１のタイプのものであり、そしてデバイスは第１の表面の反対側のバルク層の第２の表面に、デバイスのアクティブエリアの外側で二次電荷を輸送し放射線入射窓として機能するような導電性背面層を備えない、という点で特徴づけられる。
【００１１】
本発明は、ＭＩＧ検出器から導電性背面層を取り除くという着想に基づいている。バルク層において生成された二次電荷は、アクティブエリアの外側でそれらを輸送するための導電性背面層を使用する代わりに、チャネルストップによってアクティブエリアの内側で収集できるということが実現される。アクティブエリアの内側でのバルク層からの二次電荷の収集は、ＭＩＧ層における間隙によって、そして適正に充填されたトレンチ構造によってさらに改善され得る。また、新規なＭＩＧ検出器が前面照射できるということも実現される。しかし、前面照射型の新規なＭＩＧ検出器は以下の事実のために劣った青色応答の問題を抱える。バリア層は、ＭＩＧ層とデバイスの表面との間に信号電荷にとっての障壁を形成する。青色光はこの障壁と検出器の前面との間で主に吸収されるので、従って青色光によって生成された信号電荷の大部分はＭＩＧによってではなくピクセルドーピングによって収集される。そのような障壁がチャネルストップの下方に存在せず、チャネルストップエリアが放射線入射窓として使用され得るということを実現することによって、そしてチャネルストップが極めて薄くでき、チャネルストップエリアが大きさに関して極めて大きくできるということをさらに実現することによって、前面照射型デバイスの青色応答は著しく改善することができる。しかし、チャネルストップの大きな面積は、チャネルストップの下のＭＩＧ層における信号電荷輸送ポテンシャル勾配を低減する。信号電荷を輸送するこのポテンシャル勾配は、構造化された、即ち、不連続なＭＩＧ層によって改善され得るということがさらに実現される。別の可能性は、信号電荷を輸送するポテンシャル勾配を改善するために、バリア層における、ＭＩＧ層における、又はＭＩＧ層の隣のバルク層におけるドーピング濃度を変えることである。前面照射型検出器では、バルクにおいて生成された二次電荷は、アクティブエリアの内側のチャネルストップによって、かつ／又は検出器の前面でアクティブエリアの外側に配置された基板コンタクトによって、かつ／又は検出器チップのエッジ又は検出器チップの背面に配置された基板コンタクトによって、収集され得る。
【００１２】
信号電荷は、第１の伝導性タイプのバリア層に、第２の伝導性タイプのドープド領域又は、第２の伝導性タイプの修正内部ゲート層と第２の伝導性タイプのピクセルドーピングとの間にバリア層正味ドーピングのローカルリダクションが存在する構造によって、又は、ＭＩＧ層ドーピングと検出器の前面との間にトレンチが存在する構造、及び修正内部ゲート層からピクセルドーピング又は検出器の前面への、第２の伝導性タイプのドープド領域を通じた、トレンチ構造を通じた、又はバリア層正味ドーピングのローカルリダクション信号電荷の流れをゲートが制御する構造によって、わずかな電圧だけを用いてクリアされ得る。
【００１３】
信号電荷及び表面生成電荷の分離は、例えばバリア層と検出器の前面との間に配置された第２の伝導性タイプのドープド領域によって、又はゲート制御構造によって改善され得る。
【発明を実施するための最良の形態】
【００１４】
図１は、好ましくは薄い背面照射型の放射線検出器の略断面図である。検出器は、図面において上向きに前面１０１を有する。それを通り放射線が検出器に入る検出器の背面１０２は、図面において下向きにある。背面には、オプションの反射防止又はシンチレータコーティングが存在し得る。検出器のバルク層１０３は、第１の伝導性タイプの半導体材料で作られている。第１及び第２の伝導性タイプ（又はその逆も同じく）は、ここでは、それぞれ過剰な正及び負の電荷を備える正及び負にドープされた半導体を指す。検出器の前面側には背面から前面に向けて、第２の伝導性タイプの層１０４がまず存在し、それは以下において修正内部ゲート（ＭＩＧ）層と呼ばれる。図１のデバイスにおいて、ＭＩＧ層には間隙が存在する。ＭＩＧ層１０４の前には、ここではバリア層として指定されるやはり第１の伝導性タイプの層１０５が存在する。層１０５の頂部には、保護絶縁層及び、配線、ゲート、キャパシタなどを形成する導体層があり得る。
【００１５】
第２の伝導性タイプを有するパターン形成された、好ましくはピクセル状インプランテーション１１１、１１２、１１３、１１４、１１５が、検出器の前面でバリア層１０５に作られており、以下、ピクセルドーピングと呼ばれる。第１の伝導性タイプのバイアスされたチャネルストップドーピング１２１、１２２、１２３、１２４、１２５が、ピクセル間、又はそれらの隣に配置される。点線１５０は、バイアス電圧Ｖｐがピクセルドーピングとチャネルストップドーピングとの間に接続された時の空乏領域の境界を表す。図１の実施形態において個々のピクセルの空乏領域は、合併されておらず、従ってバルク層はチャネルストップドーピングと同じポテンシャルにある。バイアスされたチャネルストップドーピングは、バルク層の内側で生成された二次電荷を含む半導体検出器の内側で生成された全部の二次電荷を収集する。即ち、二次電荷はピクセルを含むアクティブエリアの内側で収集され、アクティブエリアの外側で二次電荷を輸送することは必要ない。この理由で、導電性背面層は必要とされない。
【００１６】
切断線１６０は正面及び背面に対して垂直であり、それはピクセルドーピングを貫通する。切断線１７０もまた正面及び背面に対して垂直であり、それはチャネルストップドーピングを貫通する。第１の伝導性タイプがｎ型であり第２の伝導性タイプがｐ型である事例に対応する切断線１６０及び１７０での電子ポテンシャル曲線が図４に提示されている。切断線１７０の電子ポテンシャル曲線４０３は、距離軸に対応するまっすぐな水平線である。ポテンシャルエネルギー曲線のまっすぐな水平部分は中性エリアに対応し、傾斜エリアは空乏化エリアに対応する。電子ポテンシャル曲線４０２は切断線１６０に対応しており、チャネルストップドーピングとピクセルドーピングとの電位差がＶｐである時の事例を表している。ＭＩＧ層の内側には、この場合信号電荷である空孔のための３次元（３Ｄ）ポテンシャルエネルギーミニマム４１２が形成されている。この３Ｄポテンシャルエネルギーミニマムにおける空孔の量は、電界効果トランジスタ（ＦＥＴ）の有効チャネル幅の減少として、又はバイポーラ接合トランジスタ（ＢＪＴ）の有効ベース幅の減少として検出され得る。図４において、これは幅４１５の減少に対応する。バリア層の内側の場所４１６は、電子及び空孔双方の３Ｄ鞍点である。切断線１６０上の電子ポテンシャル曲線４０１は、クリア電圧Ｖｃがチャネルストップドーピングとピクセルドーピングとの間に接続された時の事例に対応する。この場合、空孔の３Ｄポテンシャルエネルギーミニマム４１２は消失し、信号電荷空孔はピクセルドーピングによって収集される。
【００１７】
図２は、図１のデバイスと同様、ＭＩＧ層に間隙を有する好ましくは薄い背面照射型半導体放射線検出器の略断面図である。しかしこの場合、チャネルストップドーピングとピクセルドーピングとの間のバイアス電圧は、ただ１つの単一の合併した空乏領域２５０が存在するほどに高い。ピクセルドーピング２１５は、アクティブエリアを囲んでいるガードリングである。切断線２６０及び２７０での電子ポテンシャル曲線は図５に図示されている。チャネルストップドーピングとピクセルドーピングとの電位差がＶｐである時、電子ポテンシャル曲線５０２は切断線２６０に対応し、電子ポテンシャル曲線５０３は切断線２７０に対応する。チャネルストップドーピングとピクセルドーピングとの電位差がＶｃである時、電子ポテンシャル曲線５０１は切断線２６０に対応し、電子ポテンシャル曲線５０４は切断線２７０に対応する。曲線５０３及び５０４における中性エリア５１３は、チャネルストップに対応する。電子ポテンシャルエネルギー曲線５０１〜５０４におけるデバイスの背面のすぐ隣の中性エリアは、浮遊である中性バルク層に対応する。チャネルストップドーピングとピクセルドーピングとの電位差がＶｐである時、即ち、信号電荷インテグレーション期間の間、曲線５０３にはバルク層によって収集された二次電荷電子のポテンシャルエネルギー障壁５１４が存在する。チャネルストップドーピングとピクセルドーピングとの電位差がＶｃである時、曲線５０４にはいかなるポテンシャルエネルギー障壁も存在せず、信号電荷インテグレーション期間の間にバルク層に収集された二次電荷はチャネルストップドーピングへ自由に流れることができる。
【００１８】
図３は、連続ＭＩＧ層３０４を有する好ましくは薄い背面照射型半導体放射線検出器の略断面図である。点線３５０は空乏領域境界である。バルク層は、図２の検出器とまったく同様にこの検出器構成において浮遊である。図３の検出器の動作原理は図６に提示されており、それは図２の検出器の動作原理に対応している。
【００１９】
図１〜３のデバイスは、好ましくは薄い背面照射型検出器である。薄い検出器において、近赤外光は、フリンジング現象を除去するためにフィルタされなければならない。図１〜３の検出器はまた、前面照射とすることもできる。この場合、バルク層は好ましくは数百マイクロメートルの厚さであるが、検出器の前面の空乏領域はせいぜい数マイクロメートルの厚さにすぎない。厚いバルク層のために、近赤外線をフィルタすることは必要ない。図１〜３の検出器はまた、反射防止コーティング、カラーフィルタ、マイクロレンズ、シンチレータ層などといった付加的な層及び構造を有することができる。前面照射の場合、バルク層の背面で可能な材料層は応用にとって本質的ではなく、また背面照射の場合、デバイスの前面で可能な材料層は応用にとって本質的ではないことに留意しなければならない。図１〜３の検出器において、二次電荷はチャネルストップドーピングによってアクティブエリアの内側で収集され、即ち、いかなる導電性背面層も必要とされない。従って、薄い検出器の背面での薄い導電性背面層の製造及び、そのような検出器の動作に関係する難題は回避される。
【００２０】
図７は、二次電荷の一部がチャネルストップドーピングによって収集され、そして一部はバルク層とのコンタクトとして機能する第１の伝導性タイプドーピング７２５によって収集される、本発明の前面照射型実施形態を例示している。このコンタクト７２５は検出器の前面にあるが、それはまた検出器の背面に、又は検出器チップエッジ７００にあることもできよう。ドーピング７１５がピクセルを形成する場合、チャネルストップドーピングは好ましくはコンタクト７２５と同じポテンシャルにある。そのような検出器の動作原理は図９に提示されている。空乏領域境界７５０もまた図７に図示されている。
【００２１】
図９は、第１の伝導性タイプがｎ型であり第２の伝導性タイプがｐ型である時の状況を例示している。図９の曲線９０１及び９０２は、ピクセルドーピングを貫通する切断線７６０での電子ポテンシャルエネルギーを表す。曲線９０１はピクセルドーピング１１１がポテンシャルＶｐに接続されている時の状況に対応し、曲線９０２はピクセルドーピング１１１がクリア電圧Ｖｃに接続されている時の状況に対応する。曲線９０３は切断線７７０での電子ポテンシャルエネルギーを表す。電子及び空孔双方の３Ｄ鞍点９１４は、二次電荷電子にとっての障壁を形成する。従って、二次電荷の一部はコンタクト７２５によって収集される。ドーピング７１５がアクティブエリアを囲んでいるガードリングを形成する場合、チャネルストップドーピング及びバルク層コンタクト７２５は異なるポテンシャルにあり得る。この状況は図１０によって提示されている。図１０の曲線１００３は、切断線７７０での電子ポテンシャルエネルギーを表す。中性バルク層及びチャネルストップはこの場合、異なるポテンシャルにあり、即ち、中性バルク層は０ポテンシャルにあり、チャネルストップはポテンシャルＶｃｓにある。
【００２２】
図８は、本発明の別の前面照射型実施形態を提示している。この検出器では、付加的なガードリング８１６、８１７及び８１８が最も内側のガードリング２１５を囲んでいる。これらのガードリングでは構造化されたＭＩＧ層のためにいかなるトレンチ構造も必要ない。層８０８は第１の伝導性タイプのオプションの半導体層である。層８０８は好ましくはバルク層よりもかなり高い抵抗を有し、それは好ましくはエピタキシャル成長によって製造される。層８０８はまた深い井戸であってもよく、その場合それは構造化できよう。空乏領域境界８５０もまた図８に図示されている。オプションの層８０８が使用されない場合、図８の検出器の動作原理はまさに図１０に対応し、即ち、電子ポテンシャルエネルギー曲線９０１及び９０２が切断線８６０に対応し、電子ポテンシャルエネルギー曲線１００３は切断線８７０に対応する。オプションの層８０８が使用された場合、図１０との唯一の相違は、ポテンシャル曲線９０１、９０２及び１００３が本質的に層８０８及び低抵抗性基板の界面で終端するということである。オプションの層８０８は好ましくは第１の伝導性タイプの半導体材料で作られるが、それはまた第２の伝導性タイプの半導体材料で作ることもできよう。しかしそれは、検出器チップエッジから生じる高い漏れ電流を回避するために、深いトレンチがそうしたオプションの層を通ってエッチングされるプロセスを必要とする。
【００２３】
図７及び８の検出器におけるチャネルストップが浮遊とすることもでき、それは二次電流がチャネルストップからＭＩＧ層に形成されたポテンシャル障壁によってバルク層へ流出し、そこでそれはバルク層コンタクト７２５によって収集されることを意味するということに留意しなければならない。チャネルストップが浮遊であり、半導体材料がシリコンであり、二酸化ケイ素がアイソレータ材料として使用され、そして第１の伝導性タイプがｎ型である場合、いかなるチャネルストップドーピングも必要ない（以下、二酸化ケイ素は酸化物と呼ぶ）。この場合、正の酸化物電荷はシリコン−酸化物界面で電子の蓄積層をもたらす。この２次元（２Ｄ）電子ガス層はチャネルストップとして機能する。２Ｄ電子又は空孔ガス層は、適切にバイアスされたＭＯＳ構造の使用によって半導体アイソレータ界面においてやはり人工的に形成され得る。この場合、２Ｄ電荷ガス層及びＭＯＳ構造はチャネルストップを形成する。このようにチャネルストップエリアは、２Ｄ電荷ガス層又はチャネルストップドーピングにより、又はそれらの両方により形成することができる。図７及び８に提示された検出器はまた、図１及び２の検出器とまったく同様にＭＩＧ層に間隙を有することもできる。チャネルストップ及びバルク層が異なるポテンシャルにバイアスされている場合、ＭＩＧ層の間隙は、バルク層とチャネルストップとの間にいかなる電流も流れないようなものでなければならない。チャネルストップが異なるポテンシャルにバイアスされない場合、ＭＩＧ層の間隙は任意の幅とすることができる。この場合、チャネルストップは、浮遊であるか、又はバルク層と同じポテンシャルにあるかのどちらかである。
【００２４】
図７〜１０は、バルク層が実際には図に提示されたよりもかなり厚いので、即ち、バルク層は好ましくは何百マイクロメートルもの厚さであることから、縮尺通りではないことに留意することが重要である。バルク層は好ましくは低い抵抗率を有し、即ち、文書ＰＣＴ／ＦＩ２００４／０００４９２及びＰＣＴ／ＦＩ２００５／０００３５９に提示されたほとんど真性の基板よりも相当に高い抵抗を有する。図７〜８の検出器において、二次電荷の一部はアクティブエリアの内側でチャネルストップドーピングによって収集され、二次電荷の一部はバルク層を通じて基板コンタクト７２５に輸送される。前面照射のために、そして低抵抗性基板のために、いかなる導電性背面層も必要とされない。従って、薄い検出器の背面での薄い導電性背面層の製造及び、そのような検出器の動作に関係する難題は回避される。
【００２５】
前述の背面及び前面照射型検出器実施形態の間の大きな違いは、前面照射型検出器は背面照射型検出器よりも製造がかなり安価であるが、前面照射型検出器は背面照射型検出器よりもより小さなフィルファクタを有し、それゆえ可視スペクトルにおいてより少ない量子効率を有するということである。
【００２６】
図１１は、信号電荷がわずかな電圧だけを用いてクリアされ得る、即ち、ピクセルドーピングは信号電荷を除去するためにクリア電圧に接続されなくてもよい、本発明の実施形態を例示している。エリア１１９１にはＭＩＧ層がなく、それはエリア１１９１がＭＩＧ層マスクに対応していることを意味する。ＭＩＧ層における間隙１１９１は、ＭＩＧ層における信号電荷輸送ポテンシャル勾配を改善することによって信号電荷の収集を助長する。チャネルストップドーピング１１２１は二次電荷を収集する。図１１には４ピクセルが存在し、切断線１１８０はそのうちの２ピクセルを部分的に切断している。切断線１１８０は図１３によって提示された横断面に対応する。第２の伝導性タイプのピクセルドーピング１１３１、１１３２及び１１３３は、１ピクセルに属するダブル金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のソース及びドレインドーピングであり、導体１３４１及び１３４２はダブルＭＯＳＦＥＴのゲートである。ピクセルドーピング１３３５、１３３６及び１３３７はソース及びドレインドーピングであり、導体１３４４及び１３４５は別のピクセルに属するダブルＭＯＳＦＥＴのゲートである。信号電荷は、ゲートの下方に配置されたＭＩＧ層ドーピングのオプションのローカルエンハンスメント１３９２において収集される。ＦＥＴのゲートの下方又はＢＪＴのエミッタの下方のＭＩＧ層ドーピングのローカルエンハンスメントは、検出器のダイナミックレンジを改善する。信号電荷は、ソース及びドレインドーピングならびにゲートを正しくバイアスさせることによってＭＩＧ層ドーピングのローカルエンハンスメント１３９２間のピクセルの内側で移動できる。これは信号電荷の複数の読取りを可能にし、それは読取りノイズを低減する。
【００２７】
デバイスの前面には、クリアコンタクトとして機能する第２の伝導性タイプのピクセルドーピング１３３４が存在する。ＭＩＧ層とクリアコンタクト１３３４との間には、中程度のエネルギーインプラントによって生成され得る第２の伝導性タイプのドープド領域１３９３が存在する。代替として、エリア１３３４及び１３９３は第２の伝導性タイプの半導体材料で充填されたトレンチを表す。エリア１３９３を通じたＭＩＧ層からの信号電荷の流れはゲート１３４３によって制御される。この構成は低電圧での信号電荷のクリアを可能にし、それはまたブルーミング防止構造としても使用することができる。層１３０７は保護アイソレータ層であり、それは好ましくは二酸化ケイ素であるが他のいずれかのアイソレータ材料とすることもできる。アイソレータ層１３０７及びコンタクトを通るコンタクト開口が明快さのために図１３には提示されていないことに留意することは重要である。
【００２８】
図１２は、信号電荷がわずかな電圧だけを用いてクリアされ得る本発明の別の実施形態を例示している。チャネルストップドーピング１２２１は二次電荷を収集する。切断線１２８０は、図１４によって提示された横断面に対応する。図１１のＭＯＳゲート１３４３は、ＭＩＧ層から検出器の前面への信号電荷の流れを制御する接合ゲートとして働く第１の伝導性タイプのドーピング１４４３に置き換えられている。ドーピング１４４３は、４つのダブルＭＯＳＦＥＴのソース／ドレインドーピングとして働く第２の伝導性タイプの円形ピクセルドーピング１４３３によって囲まれている。信号電荷クリアコンタクトとして働く第２の伝導性タイプドーピング１４３４は、トレンチの壁面に堆積されたアイソレータ材料１４９４を用いてＭＩＧ層と接続されている。アイソレータ材料１４９４は、好ましくは正に帯電した二酸化ケイ素である。正の酸化物電荷のために、２Ｄ電子ガス層が二酸化ケイ素及びシリコンの界面に形成される。第１の伝導性タイプがｐ型であり第２の伝導性タイプがｎ型である場合、信号電荷は電子である。従って、ゲート１４４３が正しくバイアスされていれば、信号電荷電子は２Ｄ電子ガス層においてＭＩＧ層からドーピング１４３４へ流れる。
【００２９】
アイソレータ層１３０７が正に帯電しており、そして第１の伝導性タイプがｐ型であり第２の伝導性タイプがｎ型である場合、チャネルストップドーピングは、図１２におけるチャネルストップドーピング１２２１と同様に極めて大きくなければならない。この場合、チャネルストップドーピングは放射線入射窓として働く。ＭＩＧ層もまた大面積のチャネルストップドーピング１２２１の下方に好適に構造化されている。アイソレータ層１３０７が正に帯電しており、そして第１のタイプドーピングがｎ型であり第２のタイプドーピングがｐ型である場合、チャネルストップドーピングは図１１におけるチャネルストップドーピング１１２１と同様に極めて小さくすることができる。この場合、ピクセルドーピング１３３１〜１３３７及びゲート１３４１〜１３４５のごく近傍を除く他の至る所でアイソレータ層１３０７と半導体材料との間の界面に２Ｄ電子ガス層が存在する。２Ｄ電子ガス層及びアイソレータ層１３０７は、この場合、チャネルストップとして、そして極めて薄くすることができる放射線入射窓として機能する。これに加えて、２Ｄ電子ガス層は二次電荷をチャネルストップドーピング１１２１に輸送する。また、大面積のチャネルストップドーピング１２２１は、この層における二次電荷輸送距離が極めて短いという事実のために極めて薄くすることができる。薄い放射線入射窓は青色光について良好な量子効率を可能にする。
【００３０】
図１５は、信号電荷がわずかな電圧だけを用いてクリアされ得る本発明のまた別の実施形態の４ピクセルを例示している。チャネルストップドーピング１５２１のようなリングは二次電荷を収集する。ドーピング１５２１のようなこのリングの外側で、正に帯電したアイソレータ材料が、放射線入射窓として、またチャネルストップとして働くアイソレータ半導体界面において２Ｄ電子ガス層を形成する。エリア１５９１にはＭＩＧ層がない。切断線１５８０、１５８１、１５８２及び１５８３は、図１６（Ａ）、１６（Ｂ）、１６（Ｃ）及び１６（Ｄ）によって提示された横断面に対応する。ソース／ドレインを形成するピクセルドーピング１６３２及びゲート１６４６は、１ピクセルに属している。ソース及びドレインを形成するピクセルドーピング１６３５、１６３６及び１６３７ならびにゲート１６４４、１６４５及び１６４７は、別のピクセルに属する。信号電荷クリアドーピング１６３４は、導体層１６９５によって被覆されたアイソレータ層１４９４を通じてＭＩＧ層に接続されている。導体層１６９５は、２Ｄ電荷ガス層がアイソレータ及び半導体材料の界面において形成するようにバイアスされ得る。従って導体層１６９５ならびにゲート１６４３、１６４６及び１６４７は、ＭＩＧ層からドーピング１６３４への信号電荷の流れを制御することができる。また、このゲートを、各ピクセルに属する４つの異なる部分に分割することもできる（これはゲート１３４３にもあてはまる）。また、導体材料が適正に選択されれば、アイソレータ材料１４９４を伴わず導体層１６９５だけを使用することが可能である。この場合、信号電荷は導体層１６９５によって収集され得る。
【００３１】
図１１、１２及び１５のピクセルが縮尺通りではないことに留意しなければならない。チャネルストップドーピングのエリア及び可能な２Ｄ電荷ガス層のエリアを含むチャネルストップエリアは、青色光についての良好な量子効率を可能にするためにピクセルの全面積の大部分をカバーしなければならない。全体のピクセルエリアに対する１ピクセルに属するチャネルストップエリアの比は、少なくとも０．３でなければならない。有利には、この比は、比０．４、０．５、０．６、０．７、０．８、０．９より大きくなければならず、ここで０．９は最大有益比に対応し、０．４は最少有益比に対応する。
【００３２】
また、ＭＩＧ層における間隙はＭＩＧ層の信号電荷輸送ポテンシャル勾配を改善するための唯一の方法ではないことに留意することは価値がある。バリア層における、ＭＩＧ層における、又はＭＩＧ層の隣のバルク層におけるドーピング濃度を変えることもできる。例えば適切なインプラント及びマスク構造によってＭＩＧ層ドーピングを低減又は増強することが可能である。バリア層ドーピングを局所的に増やす、ＭＩＧ層ドーピングを局所的に減らす、そしてＭＩＧ層ドーピングの隣のバルク層ドーピングを局所的に増やすことにより、ＭＩＧ層の内側の信号電荷についてローカルポテンシャルミニマムを生じる。他方で、バリア層ドーピングを局所的に減らす、ＭＩＧ層ドーピングを局所的に増やす、そしてＭＩＧ層の隣のバルク層ドーピングを局所的に減らすことによって、ＭＩＧ層における信号電荷についてローカルポテンシャルマキシマムを生じることができる。ＭＩＧ層におけるエンハンスメント又はリダクションを適正に構造化することによって、ＭＩＧ層ドーピングの間隙と同様にしてＭＩＧ層における信号電荷輸送ポテンシャル勾配を改善することができる。信号電荷輸送勾配は、適正な勾配がＭＩＧ層の至る所に存在し、例えばＭＩＧ層ドーピングのローカルエンハンスメント１３９２である所望の場所に向けて信号電荷を輸送するようなものでなければならない。また、ＭＩＧ層ドーピングのローカルエンハンスメントは、ＭＩＧ層における信号電荷輸送ポテンシャル勾配を増大させるためにそれが星印に似るようにドーピングに点を追加することによって構造化できる。全体のピクセルエリアに対するチャネルストップエリアの比が大きい場合、ＭＩＧ層において十分に大きい信号電荷輸送ポテンシャル勾配を保証するために、前述の方法のうちの１つの代わりに、いくつかの方法を同時に使用せざるを得ないかもしれない。
【００３３】
さらに別の重要な態様は、ＭＩＧ層及びクリアコンタクト１３９３を接続する第２の伝導性タイプのドーピング１３９３の代わりに、バリア層ドーピングにおけるローカルリダクションを使用することもできるということである。バリア層ドーピングのこのローカルリダクションは、ドーピング１３９３と同じ場所に、即ち、クリアコンタクト１３９３の下方に配置され、クリアゲート１３４３によって囲まれていなければならない。バリア層ドーピングの第１の伝導性タイプローカルリダクションの正味ドーピング濃度と、バリア層ドーピングのローカルリダクションを伴わない第１の伝導性タイプバリア層ドーピングの正味ドーピング濃度との比は、０．９未満でなければならない。有利には、比は０．８、０．７、０．６、０．５、０．４、０．３、０．２及び０．１未満でなければならず、ここで０．８が最少有益比であり、０．１は最大有益比である。信号電荷の除去は、第１の伝導性タイプのドーピング１３９３によるよりも、第１の伝導性タイプのバリア層ドーピングのローカルリダクションによるほうが高い電圧をクリアコンタクト１３９３に要求する。従って、ドーピング１３９３はバリア層ドーピングのローカルリダクションよりも有利である。
【００３４】
図１７（Ａ）、１７（Ｂ）及び１７（Ｃ）の実施形態は、信号及び表面生成電荷の分離を改善する方法、及びバルク層からの二次電荷の収集を改善する方法を例示している。図１７（Ｄ）、１７（Ｅ）、１７（Ｆ）、１７（Ｇ）、１７（Ｈ）及び１７（Ｉ）は、信号及び表面生成電荷の分離を改善する追加的な方法を例示している。ピクセルドーピング１７３１、１７３２及び１７３３はソース及びドレインを形成し、導体１７４１及び１７４２はダブルＭＯＳＦＥＴのゲートを形成する。チャネルストップドーピング１７２１は二次電荷を収集する。
【００３５】
バルク層からの二次電荷の収集は、充填されたトレンチによって改善され得る。図１７（Ａ）のトレンチは第１の伝導性タイプの半導体材料１７２６で充填されており、図１７（Ｂ）のトレンチはアイソレータ材料１７２７で充填されており、そして図１７（Ｃ）のトレンチはアイソレータ材料１７２７及び導体材料１７２８で充填されている。導体材料が適正に選択された場合、図１７（Ｃ）のデバイスからアイソレータ材料を取り除くことができる。第１の伝導性タイプの半導体材料１７２６はまた、種々のエネルギーを有する複数の第１の伝導性タイプの深いインプラントに置き換えることができよう。バルク層からの二次電荷の収集を改善する構造１７２６、１７２７及び１７２８の動作原理は、ＭＩＧ層から信号電荷をクリアする構造１３９３、１４９４及び１６９５の動作原理に似ている。しかしこの場合、二次電荷が信号電荷の代わりに収集される。薄いバルク層を有するデバイスでは、充填されたトレンチ１７２６、１７２７及び１７２８は、バルク層全体を貫通することができる。二次電荷の収集は、充填されたトレンチ１７２６、１７２７及び１７２８をＭＩＧ層における間隙１７９１によって囲むことによってさらに改善され得る。充填されたトレンチ１７２６、１７２７及び１７２８はあらゆる形状をとることができ、それらは例えば円筒形であってもよく、又はそれらはピクセル全体を囲んでもよい。トレンチが十分に深ければ、図５及び６の中性バルク層ポテンシャルは、図４に対応する状況である、チャネルストップポテンシャルに至らしめられることができる。
【００３６】
図１７（Ａ）〜１７（Ｆ）における第２の伝導性タイプのドーピング１７７１、１７７２及び１７７４、第１の伝導性タイプのドーピング１７７５及び、ゲート１７７３及び１７７６は、信号及び表面生成電荷の分離を改善する。図１７（Ａ）における第２の伝導性タイプのドーピング１７７１は好ましくは空乏化されており、第２の伝導性タイプの表面生成電荷のチャネルをもたらす。このチャネルは、第２の伝導性タイプの表面生成電荷をピクセルドーピング１７３１及び１７３３に向けて導く。図１７（Ｄ）における第２の伝導性タイプのドーピング１７７４は、チャネルストップドーピング１７２１を囲んでいる。ドーピング１７７４は、ピクセルドーピングから分離されているが、図１７（Ａ）のドーピング１７７１とまったく同様にピクセルドーピングに等しく好適に到達できよう。ドーピング１７７４もまた、この場合、好ましくは空乏化されている。空乏化された表面のエリアは、図１７（Ｃ）におけるゲート１７７３のバイアスによって制御することができる。図１７（Ｆ）のゲート１７７６は、第２のタイプの表面生成電荷のためのチャネルがゲートの下方に形成され、信号及び表面生成電荷の分離を改善するようにバイアスされ得る。ドーピング１７７２及び１７７５は、信号及び表面生成電荷の分離を改善するためにデバイスにおけるポテンシャルプロフィールを変更する。第２の伝導性タイプドーピング１７７１の代わりに、好ましくは部分的に空乏化された第１の伝導性タイプドーピングを使用することもできる。
【００３７】
第２の伝導性タイプのドーピング１７７１がピクセルドーピング１７３１、１７３２及び１７３３間で導電路を形成するのを防ぐために、ドーピング１７７１は好適に構造化される。そのような構造化の実施形態が図１７（Ｇ）に提示されており、ここでドーピング１７７７がドーピング１７７１に対応する。切断線１７８０及び１７８１は、図１７（Ｈ）及び１７Ｉに提示された横断面に対応する。図１７（Ｇ）において、ドーピング１７７７とゲート１７４１及び１７４２とソース／ドレインドーピング１７３２との間の最小距離の比は有利には、ソース／ドレインドーピング間の距離Ｌの０．１倍よりも大きい。有利には、比は、０．２Ｌ、０．３Ｌ、０．４Ｌ、０．５Ｌ、０．６Ｌ、０．７Ｌ、０．８Ｌ、０．９Ｌ、Ｌ、１．２Ｌ、１．５Ｌ及び２Ｌより大きくなければならず、ここで最初のものが最少有益比であり最後のものが最大有益比である。
【００３８】
図１８（Ａ）、１８（Ｂ）及び１８（Ｃ）の実施形態は、検出器のダイナミックレンジを改善する、即ち、ＭＩＧの信号電荷容量を改善するための方法を例示している。ピクセルドーピング１８３１及び１８３３はソース／ドレインドーピングであり、導体１８４１及び１８４２はダブルＭＯＳＦＥＴのゲートである。ＭＩＧ層の信号電荷容量は、ＭＩＧ層ドーピングのローカルエンハンスメント１３９２によってすでに改善されている。図１８（Ａ）において、ＭＩＧの信号電荷容量は、ソース／ドレインドーピング１８３２をより幅広くし、そしてＭＩＧ層ドーピングの２つのローカルエンハンスメント１３９２間にＭＩＧ層の間隙１８９１を追加することによってさらに改善される。図１８（Ｂ）において、ＭＩＧの信号電荷容量は、ソース／ドレインドーピング１８３２を２つの別個の部分１８３４及び１８３５に分割し、そして間にゲート１８４３を追加することによって改善される。図１８（Ｃ）において、信号電荷容量は、２つのドーピング１８３４及び１８３５間に第２の伝導性タイプのドーピング１８３６ならびに２つのゲート１８４４及び１８４５を追加することによってさらに改善される。
【００３９】
ＭＯＳＦＥＴは、ＭＩＧとともに使用される唯一の可能なトランジスタではない。図１９において、ＭＯＳＦＥＴはＢＪＴに置き換えられている。第２の伝導性タイプのピクセルドーピング１９３１及び１９３２はベースドーピングであり、そして第１の伝導性タイプのドーピング１９５１及び１９５２はＢＪＴのエミッタドーピングである。第１の伝導性タイプのチャネルストップドーピング１９２１は、エミッタによって放出される第１の伝導性タイプ電荷を収集するＢＪＴのコレクタとして働く。ＢＪＴの３つの従来のノードに加えて、第４のノード、即ち、ＭＩＧが存在する。ＭＩＧの信号電荷は有効ベース幅を縮小する。従ってＭＩＧの信号電荷はエミッタ電流を増大させる。この効果は測定することができ、信号電荷の量はこの測定値から推論することができる。ピクセルドーピング１９３１は付加的なバックリング１９７４を含む。また、信号電荷をＭＩＧ層ドーピングのローカルエンハンスメント１３９２に向けて輸送するＭＩＧ層における電界成分を増大させるバリア層ドーピングのローカルエンハンスメント１９２９がチャネルストップドーピング１３２１の下に存在する。バリア層ドーピングのこのローカルエンハンスメントの形態はまた、ＭＩＧ層ドーピングにおける間隙１１９１及び１５９１と同様にして構造化することができる。
【００４０】
図２０において、ＭＯＳＦＥＴは接合電界効果トランジスタ（ＪＦＥＴ）に置き換えられており、ここでゲートドーピングがＭＯＳゲート２０４１及び２０４２に置き換えられている。ピクセルドーピング２０３１及び２０３２は、ソース、ドレイン及びチャネルドーピングとして働く。ピクセルドーピングはまたバックリング２０７５を有する。
【００４１】
ここまで紹介したＭＩＧを含んでいるトランジスタの全部において、ＭＩＧにおける信号電荷は有効チャネル又はベース幅を減少させる。図２１及び２２は、ＭＩＧにおける信号電荷が有効チャネル又はベース幅を増大させるＭＩＧを含むトランジスタを例示している。図２１において、ピクセルドーピング２１３１及び２１３２はコレクタドーピングとして働き、そして第１の伝導性タイプのドーピング２１５１及び２１５２はベースドーピングとして働く。エミッタ２１６１及び２１６２は、多結晶シリコンのような例えば多結晶半導体材料で形成されている。図２２において、ピクセルドーピング２２０６は、チャネルストップドーピング２２２１をカプセル化している連続層である。第１の伝導性タイプのピクセルドーピング２２０６の内側に、２つのＭＯＳＦＥＴのソース及びドレインドーピング２２５１、２２５２、２２５３及び２２５４も存在する。導体２２４１及び２２４２は２つのＭＯＳＦＥＴのゲートである。
【００４２】
図２３及び２４は、メモリセル又はトランジスタとして使用することができる半導体デバイスを例示している。第２の伝導性タイプのドーピング２３３１及び２３３２はドレイン及びソースであり、そして導体２３４１はＭＯＳＦＥＴのゲートである。ゲート２３４２は、第２の伝導性タイプのドーピング２３３３から第２の伝導性タイプの領域１３９３を通りＭＩＧ層への信号電荷の流れを制御する。図２４において、ＭＯＳＦＥＴは、第２の伝導性タイプのベース２４３１及び第１の伝導性タイプのエミッタ２４５１を有するＢＪＴに置き換えられている。図２４のデバイスでは、充填されたトレンチ１４９４、１６９５は、図２３のドープド領域１３９３と同じ機能を有する。図２３及び２４のデバイスがメモリセルとして使用される場合、信号電荷で満たされたＭＩＧ及び信号電荷が空のＭＩＧが１及び０に対応し、又はその逆も同様である。図２３及び２４のデバイスがトランジスタとして使用される場合、ＭＩＧ層は極めて大量にドープされ得る、即ち、それは内部で中性であるかもしれず、そしてそれはＦＥＴにおけるソース、ドレイン及びゲートに加え、またＢＪＴにおけるエミッタ、ベース及びコレクタに加え、トランジスタの第４のノードを形成する。
【００４３】
ＭＩＧ検出器及び、これまで紹介されていない新規なＭＩＧ検出器を動作させるさらに別の方法が存在する。この場合、ＦＥＴのソース、ドレイン及びゲートポテンシャルは、ゲートの下方のチャネルが閉じられている、即ち、ソース及びドレインドーピング間の電流経路が存在しないようなものである。ソース及びドレインドーピングが同じポテンシャルにある場合、２つの別個のそれに代わり１つのピクセルドーピングだけを使用することができる（例えば図２５参照）。例えば光パルスが検出器において吸収された時、信号電荷がＭＩＧへ流れる。これはゲートにおいて電流パルスを生成し、この電流パルスは入射の正確なタイミングに使用することができる。ゲート信号検出モードに対応する新規なＭＩＧ検出器が図２５〜３１に提示されている。図２５の切断線２５８０及び図２６の切断線２６８０は、図２７（Ａ）に提示された横断面に対応している。オプションのチャネルストップドーピング２７２１、ピクセルドーピング２７３１、及びゲート２７４１のポテンシャルは、ゲートの下の半導体アイソレータ界面がゲート信号の形成を可能にするために空乏化されているようなものである。半導体アイソレータ界面がピクセルドーピングポテンシャルに固定されている、即ち、ゲートの下方にチャネルが存在する場合、多くの信号電荷がＭＩＧに到着した時に、ゲートにおいていかなる信号も、又は極めて微弱な信号しか生成されない。信号電荷は、例えばチャネルストップドーピングとピクセルドーピングとの間にクリアバイアスを印加することによってクリアされる。
【００４４】
図２５のゲート信号ＭＩＧ検出器は、読出しチップに結合され得る。この場合、ピクセル化検出器構造のために、時間及び２Ｄ位置情報の両方を取得することができる。別の可能性は、ストリップ検出器を形成するために金属配線によって１つの行又は列のピクセルのゲートを接続することである。ストリップ検出器は時間及び１次元（１Ｄ）位置情報の検出を可能にする。さらに別の可能性は、ゲートを２つ又は３つの異なる部分に分割し、各部分を、時間及び２Ｄ位置情報の両方を得るために種々の方向を指示する異なる信号線に接続することである。図２６のゲート信号ＭＩＧ検出器はストリップ検出器であり、切断線２６８０は図２７（Ａ）に提示された横断面に対応している。図２７（Ｂ）において、図２６の検出器のゲート２７４１はアイソレータ層２７０７によって囲まれており、その頂部に金属被覆２７４２がある。オプションの金属被覆２７４２は検出器のノイズをさらに低減する。
【００４５】
図２８〜３１のストリップ検出器は、ゲート信号ＭＩＧ検出器の種々の実施形態を提示している。図２８において、ゲート２８４１は１つの行又は列のピクセルのゲートを接続するために使用される第２の層金属２８４２に接続されている。ピクセルドーピングはこの場合、２つの部分２８３１、２８３２に分離されている。図２９における検出器は、ピクセルドーピング２７３１が多くの部分２９３１、２９３２に分割されているということ以外、図２６と同じである。図２９での破線は、ゲートの下に配置されたピクセルドーピングに対応している。同じ実施はまた図３０及び３１にも適用される。図３０における検出器はただ１つのピクセルドーピング３０３１だけを有しており、その隣に２つのゲート３０４１及び３０４２がある。図３１では、ただ１つのゲート３１４１及び多数のピクセルドーピング３１３１が存在する。ＭＩＧ層ドーピングのエンハンスメントは、例えば図２８〜３１においてゲートの下に配置することができる。
【００４６】
従来技術のストリップ検出器が図３５（Ａ）及び３５（Ｂ）に提示されている。図３５（Ａ）の構造において、信号電荷はドーピング３５３１によって収集され、それはドーピング３５３１のポテンシャルを変更する。これは一定のポテンシャルに保持されているゲート３５４１への信号を生成する。しかし、ドーピング３５３１はまた、バルク生成電流に加えて表面生成電流も収集する。この漏れ電流はまた、ゲートにおいて等しい規模の電流をもたらす。検出器におけるノイズは漏れ電流の平方根に相当する。表面生成電流は一般に、そうしたストリップ検出器におけるバルク生成電流よりもおよそ２０倍高く、従って図３５（Ａ）のストリップ検出器のノイズは大きい。図３５（Ｂ）の従来技術のデバイスでは、ドーピング３５３２及び３５３３は表面生成電荷を収集し、それはドーピング３５３１がバルク生成電流だけを収集することを意味する。しかし、ドーピング３５３２及び３５３３は信号電荷の一部も収集する。従って、信号対雑音比は一般に、図３５（Ａ）のストリップ検出器よりも図３５（Ｂ）のストリップ検出器において劣る。図３５（Ａ）のストリップ検出器及びゲート信号ＭＩＧ検出器の信号対雑音比は容易に比較することができる。図３５（Ａ）のデバイスの寄生対全キャパシタンス比はほぼゼロである。ゲート信号ＭＩＧデバイスでは、寄生対全キャパシタンス比はおよそ０．５であり、従来技術のデバイスにおけるよりも半分小さい信号をもたらす。しかしＭＩＧ検出器では、ピクセルドーピングは表面生成電荷を収集し、ＭＩＧはバルク生成電流のみを収集する。従って、図３５（Ａ）の従来技術のデバイスにおけるノイズは、ＭＩＧ検出器におけるよりも２０の平方根だけ大きい。従って、ＭＩＧ検出器における信号対雑音比は図３５（Ａ）の従来技術の検出器におけるよりも２．２倍高いと推定される。
【００４７】
信号電荷はまた、多くのピクセルによって読出しピクセルに転送され、そこで信号電荷の量が測定される。図４４（Ａ）に提示されたデバイスは、電荷結合素子（ＣＣＤ）と同様にして操作されるそのようなデバイスの例である。第１の伝導性タイプのピクセルドーピング４４３１、４４３２及び４４３３のポテンシャルが周期的に変化する時、信号電荷はＭＩＧ層１０４において輸送され得る。ピクセルドーピングはまた、ブルーミング防止構造としても動作する。ＭＩＧ層における信号電荷は、チャネルストップドーピング４４２１とピクセルドーピングとの間にクリア電圧を印加することによって除去することができる。デバイスが前面照射型である場合、チャネルストップエリアの大きさは青色光について良好な量子効率を有するために大きくなければならない。切断線４４８０及び４４８１は図４４（Ｂ）及び４４（Ｃ）によって提示された横断面に対応する。
【００４８】
図３２（Ｂ）〜３２（Ｄ）、３３（Ａ）〜３３（Ｃ）及び３４（Ａ）〜３４（Ｄ）は、新規なＭＩＧ検出器の種々の製造方法の例を提示している。これらのプロセスの出発点は、図３２（Ａ）に提示された第１の伝導性タイプの裸基板１０３である。図３２（Ｂ）〜３２Ｄに提示された製造プロセスはＣＭＯＳプロセスに似ている。図３２（Ｂ）の２つのマスキングステップにおいて、２つの第２のタイプのインプラント及びドライブインが、両方とも第２の伝導性タイプのものである井戸３２０４及びドープド領域３２９２を形成するために実行される。井戸３２０４はＭＩＧ層を形成するために使用され、オプションのドープド領域３２９２はＭＩＧ層ドーピングのエンハンスメントを形成するために使用される。図３２（Ｃ）の１つのマスキングステップでは、第１の伝導性タイプの１つのインプラント及びドライブインが第１の伝導性タイプの井戸３２０５を形成するために実行される。井戸３２０５はバリア層として働く。図３２（Ｄ）では、少なくとも１つのマスキングステップ及びインプラントが第２の伝導性タイプのピクセルドーピング３２３１を形成するために行われる。第２の伝導性タイプのドーピング３２３４は、オプションの信号電荷クリアコンタクトである。またこの段階で、他のマスク及びインプラントステップを実行することができ、例えばチャネルストップ、基板コンタクト及び他の以前に紹介したドープド領域を形成する。この後、アニーリングステップが実行され、その後アイソレータ及び金属層の、そしてアイソレータ層を通るビアの形成が続く。
【００４９】
深いインプラントを伴う新規なＭＩＧ検出器の製造方法が図３３（Ａ）〜３３（Ｃ）に提示されている。図３３（Ａ）のマスクステップでは、第１の伝導性タイプの１つのインプラント及びドライブインが第１の伝導性タイプの井戸３３０５を形成するために実行される。井戸３３０５はバリア層として働く。図３３（Ｂ）では、２つのマスクステップ及び第２の伝導性タイプの２つの高エネルギーの深いインプラントが行われて、ＭＩＧ層３３０４及びオプションのＭＩＧ層ドーピングのエンハンスメント３３９２を形成する。１つのマスクステップ及び１つの第２のタイプのインプラントが図３３（Ｃ）で行われ、ピクセルドーピング３３３１を形成する。第２の伝導性タイプのドーピング３３３４は、オプションの信号電荷クリアコンタクトである。領域３３９６は、クリアコンタクトの下に配置された正味バリア層ドーピングのローカルリダクションである。またこの段階で、他のマスク及びインプラントステップを実行することもできる。次に、アニーリングステップが実行され、その後アイソレータ及び金属層の、そしてアイソレータ層を通るビアの形成が続く。バリア層を形成する井戸３３０５は、中程度のエネルギーインプラントを用いて同様に好適に製造することができよう。
【００５０】
図３４（Ａ）〜３４（Ｄ）に提示された製造プロセスは、ＢｉＣＭＯＳプロセスに似ている。図３４（Ａ）では、２つのマスクステップ、第２の伝導性タイプの２つのインプラント及びオプションのアニーリングステップが実行されて、ＭＩＧ層３４０４及びオプションのＭＩＧ層ドーピングのエンハンスメント３４９２を形成する。図３４（Ｂ）では、第１の伝導性タイプのエピタキシャル層３４０５が半導体基板１０３の頂部に成長させられる。エピタキシャル層３４０５はバリア層を形成する。図３４（Ｃ）では、１つのマスクステップ及び１つの第１のタイプのインプラントがエピ層３４０５で行われて、ピクセルドーピング３４３１及びオプションのクリアコンタクト３４３４を形成する。この段階で、例えばチャネルストップを形成するために他のマスク及びインプラントステップを実行することもできる。図３４（Ｄ）には、クリアコンタクト３４３４とＭＩＧ層３４０４との間に第２のタイプのドーピング３４９３を形成するためにオプションのマスク及び第２の伝導性タイプの中程度のエネルギーインプラントステップが提示されている。この第２のタイプの中程度のエネルギーインプラントの照射線量が低い場合、正味バリア層ドーピングのリダクションだけがクリアコンタクト３４３４の下に得られることに留意しなければならない。
【００５１】
これまで提示した新規なＭＩＧ検出器を製造する方法がまったくの例にすぎないことに留意しなければならない。それらの他にも多数の他の方法が存在する。これまで紹介した種々の方法の種々のプロセスステップはまた、あらゆる適格なやり方又は順序で組合せることができる。基板コンタクト及びチャネルストップドーピングは図３２（Ａ）〜３４（Ｄ）に提示されていないが、すでに述べたように、それらは適切な状況でプロセスフローに追加することができる。薄い背面照射型デバイスは、例えばバルク層１０３の背面を研磨することによって、又は図３２（Ｄ）、３３（Ｃ）及び３４（Ｄ）のデバイスをＳＯＩウエーハ上に製造することによって、図３２（Ｄ）、３３（Ｃ）及び３４（Ｄ）のデバイスから製造することができる。ＳＯＩウエーハは、２つの半導体層を有しそれらの間に１つのアイソレータ層を有する。他方の半導体表面が処理された後、半導体ウエーハの他方側は、アイソレータ層に達するまで検出器のアクティブエリアの下側でエッチングされ得る。この後、アイソレータ層はエッチング除去され、その後、処理された半導体層の、即ち、バルク層の背面は例えば反射防止コーティングで被覆することができる。
【００５２】
第１の伝導性タイプはｎ型とすることができ、そして第２の伝導性タイプはｐ型とすることができる。図１１〜３４（Ｄ）及び４４（Ａ）〜４４（Ｃ）の実施形態は、前面及び背面照射型の両方の検出器に適用可能であり、それらのあらゆる組合せを使用することができる。図１１〜３４（Ｄ）及び４４（Ａ）〜４４（Ｃ）に提示された実施形態及びプロセスはまた、文書ＰＣＴ／ＦＩ２００４／０００４９２及びＰＣＴ／ＦＩ２００５／０００３５９によって提示され、導電性背面層を有するＭＩＧ検出器においても使用され得る点に留意することは重要である。ピクセルは、図１１、１２及び１５に提示されたものの代わりにあらゆる形状又は形態を有することができる。ダブルトランジスタピクセルの代わりに単一トランジスタ又は複数トランジスタピクセルを使用することができる。しかし、多数回の信号電荷の読取りは、ダブルトランジスタピクセルにおいて単一トランジスタピクセルの２倍高速である。ＭＯＳＦＥＴ、ＪＦＥＴ及びＢＪＴの代わりに、あらゆるユニポーラ又はバイポーラトランジスタをピクセルにおいて使用することができる。ＦＥＴのソース又はバイポーラトランジスタのエミッタは浮遊とすることができ、それはキャパシタに接続され得る。ピクセルは、ピクセルエリアを増大するためにＭＯＳ構造又はドーピングより形成された好ましくはリング形のガード構造によって包囲され得る。本発明のドーピングはまた、種々のマスク、種々のエネルギー、種々の照射線量及び種々の伝導性タイプを有するインプラントを用いてあらゆる可能なやり方で仕立てることができる。場合によっては、ドーピングはまた、適格な金属コンタクト、即ち、オーム又はショットキータイプのコンタクトに置き換えることができる。半導体材料は好ましくはシリコンであるが、あらゆる他の半導体材料を使用することもできる。半導体材料は例えばゲルマニウムとすることもできよう。アイソレータ層１３０７を通るコンタクト開口及び種々のドーピングとのコンタクトは図示されていない。チャネルストップドーピングは図７及び８のデバイスではオプションであり、それらは浮遊とすることができる。前面及び背面照射型の両方の検出器において、反射防止コーティング、シンチレータコーティング又はマイクロレンズを使用することができる。
【００５３】
ＭＩＧＦＥＴのＭＩＧにおける信号電荷の量は、例えばしきい値電圧の変化を測定することによって、ＭＩＧＦＥＴを流れている電流の変化を測定することによって、又は既知の抵抗器による電圧出力の変化を測定することによって、取得することができ、電圧出力の変化はＭＩＧＦＥＴを流れる電流の変化に対応している。ＭＩＧＢＪＴのＭＩＧにおける信号電荷の量は、例えばエミッタ電流の変化を測定することによって、又はその電圧出力の変化がエミッタを流れる電流に対応している、既知の抵抗器による電圧出力の変化を測定することによって、あるいはまたベース又はエミッタしきい値の変化を測定することによって、取得することができる。ベースしきい値はエミッタ電流が流れ始める時のベース電圧を指す。エミッタしきい値はエミッタ電流が流れ始める時のエミッタ電圧を指す。また他の信号電荷読出し方式も存在し、全ての読出し方式は例えばキャパシタ、トランジスタ、抵抗器などを含み得る。
【００５４】
ＭＩＧが極めてわずかな量の信号電荷の検出を可能にすることに留意することは重要である。これは、ＭＩＧに信号電荷が存在する時に測定を行い、ＭＩＧから信号電荷を除去し、信号電荷がまったく存在しない時に測定を行い、第１の測定値を第２の測定値から減算し、これをｎ回行うことによって達成することができる。その結果、読取りノイズは、ｎの平方根で割った１つの測定値の読取りノイズになるであろう。しかしこれは、わずかな量の信号電荷を検出する唯一の方法ではない。また、適切な作動電圧によりＭＩＧからの、そしてＭＩＧへ戻る信号電荷移動が信号電荷のアバランシェ増倍をもたらすようにして、新規なＭＩＧ検出器（及びＭＩＧ検出器）を設計することもできる。このアバランシェ増倍サイクルはｎ回実行することができ、その後、信号電荷はＮ×ｍ＾ｎに増倍されており、ここでｍは単一の信号電荷移動のアバランシェ増倍ゲインである。２つの方法のうちの第１のものはより高いダイナミックレンジを可能にする。しかし、２つの方法はまた組合せることもでき、即ち、最初に第１の方法を実行し、その後第２の方法を実行することができる。第１の方法、即ち、複数読取り法はより低い印加バイアス電圧により実行され、第２の方法、即ち、アバランシェ増倍法はより高い印加バイアス電圧により実行される。そのような組合せ方法は、複数読取り法と同じダイナミックレンジを有する。
【００５５】
４つのピクセルの群を提示している図１１、１２及び１５において、個々のピクセルの前面又は背面は、カラーフィルタによって、そして恐らく１つ以上のマイクロレンズで被覆することができる。最上位及び最下位のピクセルは例えば緑色のカラーフィルタを有することができ、そして左及び右のピクセルはそれぞれ青色及び赤色のカラーフィルタを有することができよう。また、図１１、１２及び１５における検出器の前面又は背面は、単一のカラーフィルタで、恐らくマイクロレンズで被覆することができよう。そうした場合、光は好ましくは、例えば赤、緑及び青である３つの異なる成分に分割され、好ましくは３つの別個のチップがカメラにおいて使用される。本発明の検出器は、そうした中性エリアが測定値のノイズを増大させるので、ＦＥＴのチャネルとＭＩＧ層との間及びＢＪＴのベースとＭＩＧ層との間でバリア層に中性エリアがまったく存在しないように設計されなければならないことに留意しなければならない。また、図１〜３５（Ｂ）の全部は縮尺通りではなく、図１〜３５（Ｂ）において提示された全部のゲート及び金属層は透明導体で形成できるということにも留意しなければならない。マスクのアラインメント誤りを低減するためにセルフアラインメント構造を使用することもまた有利である。正方形ＦＥＴの代わりに、円形ＦＥＴを使用することもできよう。図は縮尺通りではなく、従ってチャネルストップドーピングのエリアは図に提示されたよりも相当に大きいこともあり得る。それらがＭＩＧの動作原理に影響を及ぼさなければ、付加的な層がデバイスに存在してもよい。そのような付加的な層は、例えば第１又は第２の伝導性タイプの半導体材料の薄い層とすることができる。
【００５６】
また、読取り及び選択エレクトロニクスが検出器チップに存在してもよい。本発明の実施形態に従った検出器を含むデバイスはまた他の半導体チップを含むことができ、その一部は検出器のピクセルとの結合接続部を有するかもしれない。これは、ＭＣＭ（マルチチップモジュール）のように、極めて小さいスペースに検出、増幅、読取り、そして場合によっては記憶さえも含む、極めてコンパクトな構造を作製することを可能にする。
【００５７】
図３６〜４３の２Ｄシミュレーション結果は、ＭＩＧ検出器コンセプトの実現可能性を実証している。図３６は、ｎ型バルク層１０３、ｐ型ＭＩＧ層１０４及びｎ型バリア層１０５を有するＭＩＧ検出器を提示している。ｐ型ピクセルドーピング３６３１、３６３２及び３６３３はソース／ドレインドーピングとして働き、ゲート３６４１及び３６４２は信号電荷を測定及び輸送するために使用され、そしてチャネルストップコンタクト３６２１は信号電荷クリアに使用される。ＭＩＧ層ドーピングのエンハンスメント３６９２は、この場合空孔である信号電荷を収集する。図３６に図示された状況は、チャネルストップコンタクトにクリア電圧を印加することによって信号電荷がクリアされた後の直線である。図３７は、一部のバルク生成された空孔がＭＩＧ層ドーピングのローカルエンハンスメントに蓄積された後の状況を図示している。図３８において、ＭＩＧ層ドーピングの左のローカルエンハンスメントの全部の空孔は、適切な電圧遷移をピクセルドーピング及びゲートに印加することによってＭＩＧ層ドーピングの右のローカルエンハンスメントへシフトされる。図３９において、ＭＩＧ層ドーピングの右のエンハンスメントの空孔は、ピクセルドーピング及びゲートへの適切な電圧遷移の印加によってＭＩＧ層ドーピングの左のエンハンスメントへ移動する。図３６〜３９における全部のポテンシャルは同じであり、空孔の場所だけが異なることに留意することは重要である。図４０はＭＩＧ層ドーピングの両方のローカルエンハンスメントにおける空孔濃度を示しており、図４１はＭＩＧ層ドーピングのローカルエンハンスメントの結合された空孔濃度を示している。
【００５８】
図４２において、ｐ型ピクセルドーピング４２３３、ｐ型クリアコンタクト４２３４、ｎ型クリアゲート４２４３及びｎ型ドーピング４２２１のポテンシャルは、空孔がｐ型ピクセルドーピング４２３３の下方でＭＩＧ層に蓄積されるようなものである。図４３において、クリアゲートポテンシャルは変わっており、空孔はＭＩＧ層からｐ型ドーピング４２９３によってクリアコンタクトへ自由に移動することができる。前に紹介した効果の他に、シミュレーションはしきい値電圧の変化が１００μｍ超になり得ることを示している。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態を例示している。
【図２】図１に提示された半導体放射線検出器の代替的なバイアス方式を例示している。
【図３】本発明の別の実施形態を例示している。
【図４】信号電荷として空孔を使用する図１に提示された検出器の電子ポテンシャルを例示している。
【図５】信号電荷として空孔を使用する図２に提示された検出器の電子ポテンシャルを例示している。
【図６】信号電荷として空孔を使用する図３に提示された検出器の電子ポテンシャルを例示している。
【図７】本発明のまた別の実施形態を例示している。
【図８】ガード構造を用いた図７の半導体放射線検出器を例示している。
【図９】信号電荷として空孔を使用する図７に提示された検出器の電子ポテンシャルを例示している。
【図１０】信号電荷として空孔を使用する図８に提示された検出器の電子ポテンシャルを例示している。
【図１１】本発明の実施形態の４ピクセルを例示している。
【図１２】本発明の別の実施形態の４ピクセルを例示している。
【図１３】図１１に提示された検出器の横断面を例示している。
【図１４】図１２に提示された検出器の横断面を例示している。
【図１５】本発明のまた別の実施形態の４ピクセルを例示している。
【図１６】（Ａ）図１５に提示された検出器の横断面を例示している。（Ｂ）図１５に提示された検出器の横断面を例示している。（Ｃ）図１５に提示された検出器の横断面を例示している。（Ｄ）図１５に提示された検出器の横断面を例示している。
【図１７】（Ａ）本発明の実施形態を例示している。（Ｂ）本発明の実施形態を例示している。（Ｃ）本発明の実施形態を例示している。（Ｄ）本発明の実施形態を例示している。（Ｅ）本発明の実施形態を例示している。（Ｆ）本発明の実施形態を例示している。（Ｇ）本発明の実施形態を例示している。（Ｈ）図１７（Ｇ）に提示された検出器の横断面を例示している。（Ｉ）図１７（Ｇ）に提示された検出器の横断面を例示している。
【図１８】（Ａ）本発明の実施形態を例示している。（Ｂ）本発明の実施形態を例示している。（Ｃ）本発明の実施形態を例示している。
【図１９】本発明の実施形態を例示している。
【図２０】本発明の実施形態を例示している。
【図２１】本発明の実施形態を例示している。
【図２２】本発明の実施形態を例示している。
【図２３】本発明の実施形態を例示している。
【図２４】本発明の実施形態を例示している。
【図２５】ゲート信号修正内部ゲート検出器を例示している。
【図２６】ゲート信号修正内部ゲート検出器の別の実施形態を例示している。
【図２７】（Ａ）図２５及び２６に提示された検出器の横断面を例示している。（Ｂ）図２６に提示された検出器の横断面を例示している。
【図２８】ゲート信号修正内部ゲート検出器を例示している。
【図２９】ゲート信号修正内部ゲート検出器の別の実施形態を例示している。
【図３０】ゲート信号修正内部ゲート検出器を例示している。
【図３１】ゲート信号修正内部ゲート検出器の別の実施形態を例示している。
【図３２】（Ａ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｂ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｃ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｄ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。
【図３３】（Ａ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｂ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｃ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。
【図３４】（Ａ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｂ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｃ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。（Ｄ）１つの可能な検出器製造プロセスの１プロセスステップを例示している。
【図３５】（Ａ）従来技術のストリップ検出器を例示している。（Ｂ）従来技術のストリップ検出器を例示している。
【図３６】シミュレーション結果を例示している。
【図３７】シミュレーション結果を例示している。
【図３８】シミュレーション結果を例示している。
【図３９】シミュレーション結果を例示している。
【図４０】シミュレーション結果を例示している。
【図４１】シミュレーション結果を例示している。
【図４２】シミュレーション結果を例示している。
【図４３】シミュレーション結果を例示している。
【図４４】（Ａ）本発明の実施形態を例示している。（Ｂ）本発明の実施形態を例示している。（Ｃ）本発明の実施形態を例示している。
【符号の説明】
【００６０】
１０１  前面
１０２  背面
１０３  バルク層
１０４  第２の伝導性タイプの層，ＭＩＧ層
１０５  第１の伝導性タイプの層
１１１，１１２，１１３，１１４，１１５  ピクセル状インプランテーション
１２１，１２２，１２３，１２４，１２５  チャネルストップドーピング
２１５  ピクセルドーピング
２５０  空乏領域
３０４  連続ＭＩＧ層
４１２  ３次元（３Ｄ）ポテンシャルエネルギーミニマム
７００  検出器チップエッジ
７１５  ドーピング
７２５  第１の伝導性タイプドーピング
７５０  空乏領域境界
８０８  第１の伝導性タイプのオプションの半導体層
８１６，８１７及び８１８  ガードリング
８５０  空乏領域境界
１１３１，１１３２及び１１３３  第２の伝導性タイプのピクセルドーピング
１１９１  間隙
１１２１，１２２１  チャネルストップドーピング
１３０７  アイソレータ層
１３３４  第２の伝導性タイプのピクセルドーピング
１３３５，１３３６，１３３７  ピクセルドーピング
１３４１，１３４２，１３４４，１３４５  導体
１３４３  ゲート
１３９２  ローカルエンハンスメント
１３９３  クリアコンタクト
１４３３  第２の伝導性タイプの円形ピクセルドーピング
１４３４  第２の伝導性タイプドーピング
１４４３  ゲート
１４９４  アイソレータ層
１５２１  チャネルストップドーピング
１５９１  エリア
１６３２  ピクセルドーピング
１６４６  ゲート
１６３４  信号電荷クリアドーピング
１６３５，１６３６，１６３７  ピクセルドーピング
１６４３，１６４６，１６４７  ゲート
１６４４，１６４５，１６４７  ゲート
１６９５  導体層
１７２１  チャネルストップドーピング
１７２６，１７２７，１７２８  トレンチ
１７３１，１７３２，１７３３  ピクセルドーピング
１７４１，１７４２  導体
１７７１，１７７２，１７７４  第２の伝導性タイプのドーピング
１７７３，１７７６  ゲート
１７７５  第１の伝導性タイプのドーピング
１７７７  ドーピング
１７９１  間隙
１８３１，１８３３  ピクセルドーピング
１８３２  ソース／ドレインドーピング
１８３４，１８３５  ドーピング
１８３６  第２の伝導性タイプのドーピング
１８４１，１８４２  導体
１８４３，１８４４，１８４５  ゲート
１８９１  間隙
１９２１  第１の伝導性タイプのチャネルストップドーピング
１９２９  バリア層ドーピングのローカルエンハンスメント
１９３１，１９３２  第２の伝導性タイプのピクセルドーピング
１９５１，１９５２  第１の伝導性タイプのドーピング
１９７４  バックリング
２０３１，２０３２  ピクセルドーピング
２０４１，２０４２  ＭＯＳゲート
２０７５  バックリング
２１３１，２１３２  ピクセルドーピング
２１５１，２１５２  第１の伝導性タイプのドーピング
２１６１，２１６２  エミッタ
２２０６  第１の伝導性タイプのピクセルドーピング
２２２１  チャネルストップドーピング
２２４１，２２４２  導体
２２５１，２２５２，２２５３，２２５４  ドーピング
２３３１，２３３２  第２の伝導性タイプのドーピング
２３４１  導体
２３４２  ゲート
２３３３  第２の伝導性タイプのドーピング
２４３１  第２の伝導性タイプのベース
２４５１  第１の伝導性タイプのエミッタ
２７０７  アイソレータ層
２７２１  チャネルストップドーピング
２７３１  ピクセルドーピング
２７４１  ゲート
２７４２  金属被覆
２８４１  ゲート
２８４２  第２の層金属
３０３１  ピクセルドーピング
３０４１，３０４２  ゲート
３１３１  ピクセルドーピング
３１４１  ゲート
３２０４，３２０５  井戸
３２３１  ピクセルドーピング
３２３４  第２の伝導性タイプのドーピング
３２９２  ドープド領域
３３０４  ＭＩＧ層
３３０５  井戸
３３３１  ピクセルドーピング
３３３４  第２の伝導性タイプのドーピング
３３９２  エンハンスメント
３４０４  ＭＩＧ層
３４０５  エピタキシャル層
３４３１  ピクセルドーピング
３４３４  クリアコンタクト
３４９２  エンハンスメント
３４９３  ドーピング
３５３１，３５３２，３５３３  ドーピング
３５４１  ゲート
４４３１，４４３２，４４３３  第１の伝導性タイプのピクセルドーピング
４４２１  チャネルストップドーピング
【図１】
2009522821.tif 000003
【図２】
2009522821.tif 000004
【図３】
2009522821.tif 000005
【図４】
2009522821.tif 000006
【図５】
2009522821.tif 000007
【図６】
2009522821.tif 000008
【図７】
2009522821.tif 000009
【図８】
2009522821.tif 000010
【図９】
2009522821.tif 000011
【図１０】
2009522821.tif 000012
【図１１】
2009522821.tif 000013
【図１２】
2009522821.tif 000014
【図１３】
2009522821.tif 000015
【図１４】
2009522821.tif 000016
【図１５】
2009522821.tif 000017
【図１６】
2009522821.tif 000018
【図１７】
2009522821.tif 000019
【図１８】
2009522821.tif 000020
【図１９】
2009522821.tif 000021
【図２０】
2009522821.tif 000022
【図２１】
2009522821.tif 000023
【図２２】
2009522821.tif 000024
【図２３】
2009522821.tif 000025
【図２４】
2009522821.tif 000026
【図２５】
2009522821.tif 000027
【図２６】
2009522821.tif 000028
【図２７】
2009522821.tif 000029
【図２８】
2009522821.tif 000030
【図２９】
2009522821.tif 000031
【図３０】
2009522821.tif 000032
【図３１】
2009522821.tif 000033
【図３２】
2009522821.tif 000034
【図３３】
2009522821.tif 000035
【図３４】
2009522821.tif 000036
【図３５】
2009522821.tif 000037
【図３６】
2009522821.tif 000038
【図３７】
2009522821.tif 000039
【図３８】
2009522821.tif 000040
【図３９】
2009522821.tif 000041
【図４０】
2009522821.tif 000042
【図４１】
2009522821.tif 000043
【図４２】
2009522821.tif 000044
【図４３】
2009522821.tif 000045
【図４４】
2009522821.tif 000046
【手続補正書】
【提出日】平成21年2月16日(2009.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体放射線検出器デバイスであって、半導体材料のバルク層（１０３）と、バルク層（１０３）の第１の表面に以下の順序で、
第２の伝導性タイプの半導体の修正内部ゲート層（１０４、３０４）と、
第１の伝導性タイプの半導体のバリア層（１０５）と、
ピクセルドーピングに対応するピクセルを創成するために少なくとも１つのピクセル電圧と結合されるように適応された、第２の伝導性タイプの半導体のピクセルドーピング（１１１、１１２、１３３１、１３３２、１３３３、１３３４、２２０６）とを備えており、
デバイスは、第１の伝導性タイプの第１のコンタクトを備えており、前記ピクセル電圧はピクセルドーピングと第１のコンタクトとの間の電位差として規定され、
バルク層（１０３）は第１の伝導性タイプのものであることを特徴とする半導体放射線検出器デバイス。
【請求項２】
多くのピクセルドーピング（１１１、１１２、１３３１、１３３２、１３３３、１３３４、２２０６）はピクセルドーピングに作製されたピクセル特定トランジスタよりなり、前記トランジスタは電界効果トランジスタ又はバイポーラトランジスタであり、そして半導体放射線検出器デバイスは、ピクセル特定トランジスタの有効チャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を測定するように適応されている信号電荷リーダ回路を含む請求項１に記載の半導体放射線検出器デバイス。
【請求項３】
前記信号電荷リーダ回路は、前記ピクセル特定トランジスタを含んでいるピクセルに合致する場所で修正内部ゲート層に蓄積する放射線誘起された空孔又は電子に起因する減少するチャネル又はベース幅に関連するピクセル特定トランジスタの電気特性を測定するように適応されている請求項２に記載の半導体放射線検出器デバイス。
【請求項４】
前記信号電荷リーダ回路は、前記ピクセル特定トランジスタを含んでいるピクセルに合致する場所で修正内部ゲート層に蓄積する放射線誘起された空孔又は電子に起因する増大するチャネル又はベース幅に関連するピクセル特定トランジスタの電気特性を測定するように適応されている請求項２に記載の半導体放射線検出器デバイス。
【請求項５】
ピクセル間にチャネルストップエリアを備える請求項１〜４のいずれかに記載の半導体放射線検出器デバイス。
【請求項６】
前記チャネルストップエリアは第１の伝導性タイプのドーピング（１２１、１２２、１１２１、１２２１、１５２１、１７２１）よりなり、従ってピクセルに対して反対のタイプの伝導性を呈する請求項５に記載の半導体放射線検出器デバイス。
【請求項７】
ピクセル間のチャネルストップドーピングは第１のコンタクトに対応する請求項６に記載の半導体放射線検出器デバイス。
【請求項８】
バルク層において生成された二次電荷はチャネルストップドーピングによって収集される請求項７に記載の半導体放射線検出器デバイス。
【請求項９】
バルク層は第２の表面から薄くされ、半導体放射線検出器デバイスは背面（１０２）から照射される請求項８に記載の半導体放射線検出器デバイス。
【請求項１０】
第１のコンタクト（７２５）は、検出器の背面（１０２）に、又は検出器の前面（１０１）のアクティブエリアの外側に、又は検出器のエッジ（７００）にある請求項１〜６のいずれかに記載の半導体放射線検出器デバイス。
【請求項１１】
バルク層において生成された二次電荷は第１のコンタクト（７２５）によって収集される請求項１０に記載の半導体放射線検出器デバイス。
【請求項１２】
検出器は第１の表面から照射される請求項１〜８、１０及び１１のいずれかに記載の半導体放射線検出器デバイス。
【請求項１３】
第１の伝導性タイプのバリア層（１０５）に第２の伝導性タイプのドープド領域（１３９３）が、又は第２の伝導性タイプの修正内部ゲート層（１０４）と第２の伝導性タイプのピクセルドーピング（１３３４、１４３４、１６３４、３３３４）との間にバリア層正味ドーピングのローカルリダクション（３３９６）が存在するか、又は、修正内部ゲート層（１０４）と検出器の前面との間にトレンチ（１３３４、１３９３、１４９４、１６９５）が存在する請求項１〜１２のいずれかに記載の半導体放射線検出器デバイス。
【請求項１４】
ゲート（１３４３、１４４３、１６４３、１６９５）は、修正内部ゲート層（１０４）からピクセルドーピング（１３３４、１４３４、１６３４、３３３４）又は検出器の前面への、第２の伝導性タイプのドープド領域（１３９３）を通じた、バリア層正味ドーピングのローカルリダクション（３３９６）を通じた、又はトレンチ（１３３４、１３９３、１４９４、１６９５）を通じた信号電荷の流れを制御するように適応されている請求項１３に記載の半導体放射線検出器デバイス。
【請求項１５】
ゲートは第１の伝導性タイプ（１４４３）のドーピングより形成されている請求項１４に記載の半導体放射線検出器デバイス。
【請求項１６】
ゲートはＭＯＳ構造（１３４３、１６４３）より形成されている請求項１４に記載の半導体放射線検出器デバイス。
【請求項１７】
第１の伝導性タイプの領域（１７２６）又はトレンチ構造（１７２７、１７２８）は、バルク層１０３からの二次電荷の収集を改善するために第２の伝導性タイプの修正内部ゲート層を貫通している請求項１〜１６のいずれかに記載の半導体放射線検出器デバイス。
【請求項１８】
信号及び表面生成電荷の分離を改善する構造（１７７１、１７７２、１７７３、１７７４、１７７５、１７７６、１７７７）を含む請求項１〜１７のいずれかに記載の半導体放射線検出器デバイス。
【請求項１９】
修正内部ゲート層は不連続である請求項１〜１６のいずれかに記載の半導体放射線検出器デバイス。
【請求項２０】
バルク層と修正内部ゲート層との間に第１又は第２の伝導性タイプの半導体材料の層（８０８）を含む請求項１に記載の半導体放射線検出器デバイス。
【請求項２１】
ＭＩＧ層における信号電荷輸送ポテンシャル勾配を改善するために、以下の、バリア層ドーピングの変更（１９２９）、修正内部ゲート層ドーピング（１９９１、１５９１）における間隙、修正内部ゲート層ドーピングのエンハンスメント（１３９２）、ＭＩＧ層の隣のバルク層ドーピングにおける変更のうちの少なくとも１つを含む請求項１〜２０のいずれかに記載の半導体放射線検出器デバイス。
【請求項２２】
検出器のダイナミックレンジを改善するために、電界効果トランジスタのゲートの下に、又はバイポーラ接合トランジスタのエミッタの下に、修正内部ゲート層ドーピングのローカルエンハンスメント（１３９２）を含む請求項１〜２１のいずれかに記載の半導体放射線検出器デバイス。
【請求項２３】
放射線を検出する方法であって、
半導体放射線検出器デバイスの表面の多くのピクセル（１１１、１１２、１１３、１１４）をピクセル電圧に結合することと、
前記半導体放射線検出器を放射線で照射することとを含んでおり、
それは、
第１の種類の放射線誘起された信号電荷を、バルク層（１０３）から、修正内部ゲート層から、及び前記半導体放射線検出器のバリア層から、前記第１の種類の電荷についての３次元ポテンシャル関数のローカルミニマム（４１２）に収集することと、前記ローカルミニマムは前記バルク層（１０３）の隣に位置する修正内部ゲート層（１０４、３０４）におけるピクセル（１１１）と場所的に合致しており、
ピクセル（１１１）と合致するローカルミニマムに収集された信号電荷の量を検出することとを含むことを特徴とする方法。
【請求項２４】
信号電荷の量を検出することはピクセル特定トランジスタの有効チャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を観察することを含む請求項２３に記載の方法。
【請求項２５】
信号電荷の量を検出することはピクセル特定トランジスタの減少するチャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を観察することを含む請求項２４に記載の方法。
【請求項２６】
信号電荷の量を検出することはピクセル特定トランジスタの増大するチャネル又はベースディメンションに関連するピクセル特定トランジスタの電気特性を観察することを含む請求項２５に記載の方法。
【請求項２７】
信号電荷の量を検出することは多くのピクセル間のピクセル関連電荷を読出しピクセルに移すことと、前記読み出しピクセルの電気特性を観察することとを含む請求項２６に記載の方法。
【請求項２８】
全体のピクセルエリアに対する１ピクセルのチャネルストップエリアの比は少なくとも０．３である請求項５に記載の半導体放射線検出器デバイス。
【請求項２９】
バリア層ドーピングの第１の伝導性タイプローカルリダクションにおける正味ドーピング濃度と、バリア層ドーピングのローカルリダクションを伴わない第１の伝導性タイプバリア層ドーピングにおける正味ドーピング濃度との比は、０．９未満である請求項１３及び１４のいずれかに記載の半導体放射線検出器デバイス。
【請求項３０】
電界効果トランジスタのゲートの下の電界効果トランジスタのチャネルは空乏化されており、放射線によって生成され修正内部ゲートに入る信号電荷のパルスがゲートにおいて電流パルスとして検出される請求項１に記載の半導体放射線検出器デバイス。
【国際調査報告】
2009522821.tif 000047
2009522821.tif 000048
2009522821.tif 000049
2009522821.tif 000050