(57)【要約】撮像デバイスにおける導電線は、反射防止膜によってコーティングされて、導電線から反射する光によって引き起こされるクロストークを減少させる。境界面が、反射防止膜と導電線表面の表面につくられる。第２の境界面は、反射防止膜と覆っている絶縁層との間に存在する。反射防止膜は、複素屈折率を有する材料から形成され、反射率が、２つの境界面の各々で減少するようにする。反射防止膜は、光を吸収して、光反射及び結果的に生じるクロストークの更なる減少を提供する。【選択図】図２
2009506552.tif 000002
【特許請求の範囲】
【請求項１】
デバイスであって：
各々がピクセル回路を有する複数のピクセルを含むピクセルアレイと；
前記ピクセル回路と電気的に接続するための導電線と；
前記導電線の少なくとも一部に設けられる反射防止膜と
を備えるデバイス。
【請求項２】
前記反射防止膜の前記導電線とは反対側の面上に設けられる絶縁層を更に備える、請求項１に記載のデバイス。
【請求項３】
絶縁層はＳｉＯ２を含む、請求項２に記載のデバイス。
【請求項４】
前記反射防止膜は、耐熱金属又は耐熱金属の合金である、請求項１に記載のデバイス。
【請求項５】
前記耐熱金属は、タンタル及びチタンの内の一方である、請求項４に記載のデバイス。
【請求項６】
前記導電線は、反射金属である、請求項１に記載のデバイス。
【請求項７】
前記反射金属は、アルミニウムを含む、請求項６に記載のデバイス。
【請求項８】
前記ピクセル回路は、ＣＭＯＳピクセル回路である、請求項１に記載のデバイス。
【請求項９】
前記導電線は、少なくとも２つの向かいあう側面上に前記反射防止膜を備える、請求項１に記載のデバイス。
【請求項１０】
前記導電線は、前記２つの向かいあう側面上、ならびに、上面及び底面の内の少なくとも一方に、前記反射防止膜を備える、請求項９に記載のデバイス。
【請求項１１】
前記導電線の２つの向かいあう側面のみが、前記反射防止膜を備える、請求項９に記載のデバイス。
【請求項１２】
前記反射防止膜は、サブミクロンの厚みを有する、請求項１に記載のデバイス。
【請求項１３】
前記厚みは、約２０ｎｍ以下である、請求項１２に記載のデバイス。
【請求項１４】
前記厚みは、約１０ｎｍ以下である、請求項１２に記載のデバイス。
【請求項１５】
前記反射防止膜は、前記導電線の前記一部の全反射率を減少させる、請求項１に記載のデバイス。
【請求項１６】
前記反射防止膜は、全反射率を約０．５未満の値まで減少させる、請求項１５に記載のデバイス。
【請求項１７】
前記反射防止膜は、全反射率を約０．４未満の値まで減少させる、請求項１５に記載のデバイス。
【請求項１８】
前記導電線は、アルミニウムを含む、請求項１に記載のデバイス。
【請求項１９】
各ピクセル回路は、少なくともＭ１、Ｍ２、及びＭ３メタライズ層からなり、前記導電
線は、前記Ｍ１、Ｍ２、及びＭ３メタライズ層の内の少なくとも選択された一つに配置される、請求項１に記載のデバイス。
【請求項２０】
ＣＭＯＳイメージャであって：
基板と；
前記基板上に行及び列に配列されたイメージャピクセルのアレイと
を備え、各イメージャピクセルは：
入射光を受光するように配置及び構成されたフォトセンサを含む回路素子と；
前記回路素子と電気的に接続する導電線と；
前記導電線の少なくとも一部に配置された反射防止膜と、を備える、
ＣＭＯＳイメージャ。
【請求項２１】
反射防止膜の、前記導電線とは反対側の面上に設けられた絶縁層を更に備える、請求項２０に記載のＣＭＯＳイメージャ。
【請求項２２】
前記絶縁層は、ＳｉＯ２を含む、請求項２１に記載のＣＭＯＳイメージャ。
【請求項２３】
前記反射防止膜は、耐熱金属又は耐熱金属の合金である、請求項２０に記載のＣＭＯＳイメージャ。
【請求項２４】
前記耐熱金属は、タンタル及びチタンの内の一方である、請求項２３に記載のＣＭＯＳイメージャ。
【請求項２５】
前記導電線は、反射金属からなる、請求項２０に記載のＣＭＯＳイメージャ。
【請求項２６】
前記反射金属は、アルミニウムを含む請求項２５に記載のＣＭＯＳイメージャ。
【請求項２７】
前記導電線は、少なくとも２つの向かいあう側面上に前記反射防止膜を備える、請求項２０に記載のＣＭＯＳイメージャ。
【請求項２８】
前記導電線の２つの向かいあう側面のみが、前記反射防止膜を備える、請求項２７に記載のＣＭＯＳイメージャ。
【請求項２９】
前記反射防止膜は、サブミクロンの厚みを有する、請求項２０に記載のＣＭＯＳイメージャ。
【請求項３０】
前記厚みは、約１０ｎｍ以下である、請求項２９に記載のＣＭＯＳイメージャ。
【請求項３１】
前記反射防止膜は、約０．５０以下の値まで前記導電線の前記一部の全反射率を減少させる、請求項２０に記載のＣＭＯＳイメージャ。
【請求項３２】
イメージャシステムであって：
プロセッサと；
前記プロセッサに電気的に結合された撮像デバイスと、を備え、前記撮像デバイスは、ＣＭＯＳピクセルアレイを備え、前記アレイの少なくとも１つのピクセルは：
入射光を受光するように配置及び構成されたフォトセンサを含む回路素子と；
前記回路素子を電気的に接続する導電線と；
前記導電線の少なくとも一部に設けられた反射防止膜と、を備える、
イメージャシステム。
【請求項３３】
前記反射防止膜上の、前記導電線に対向する側に設けられた絶縁層を更に備える、請求項３２に記載のイメージャ。
【請求項３４】
前記絶縁層は、ＳｉＯ２からなる、請求項３３に記載のイメージャ。
【請求項３５】
前記反射防止膜は、耐熱金属又は耐熱金属の合金である、請求項３２に記載のイメージャシステム。
【請求項３６】
前記耐熱金属は、タンタル及びチタンの内の一方である、請求項３５に記載のイメージャシステム。
【請求項３７】
前記導電線は、反射金属からなる、請求項３２に記載のイメージャシステム。
【請求項３８】
前記反射金属は、アルミニウムを含む、請求項３７に記載のイメージャシステム。
【請求項３９】
前記導電線は、少なくとも２つの向かいあう側面上に前記反射防止膜を備える、請求項３２に記載のイメージャシステム。
【請求項４０】
前記導電線の２つの向かいあう側面のみが、前記反射防止膜を備える、請求項３９に記載のイメージャシステム。
【請求項４１】
前記反射防止膜は、サブミクロンの厚みを有する、請求項３２に記載のイメージャシステム。
【請求項４２】
前記厚みは、約１０ｎｍ以下である、請求項４１に記載のイメージャシステム。
【請求項４３】
前記反射防止膜は、約０．５０以下の値まで前記導電線の前記一部の全反射率を減少する、請求項３２に記載のＣＭＯＳイメージャ。
【請求項４４】
撮像デバイスにおけるクロストークを減少する方法であって：
反射防止膜によって導電性の金属線の少なくとも側面をコーティングするステップと；
前記反射防止膜上に絶縁層を堆積するステップと、
からなる方法。
【請求項４５】
前記反射防止膜によって、前記導電性金属線の上面又は底面の少なくとも一方をコーティングするステップを更に備える、請求項４４に記載の方法。
【請求項４６】
前記反射防止膜によって前記導電性金属線の全側面をコーティングするステップを更に備える、請求項４５に記載の方法。
【請求項４７】
前記コーティングステップは、タンタルによってアルミニウム導体の両側面を被覆するステップを含む、請求項４６に記載の方法。
【請求項４８】
前記コーティングステップは、約１０ｎｍ以下の厚みまでタンタルを堆積するステップを含む、請求項４７に記載の方法。
【請求項４９】
電気的絶縁材料の層と、導電性金属層と、前記電気的絶縁層と前記導電性金属層との間の反射防止層と、からなる導電線構造体であって、当該導電線構造体は、前記反射防止膜を含む結果として、より低い反射率及びより高い吸光度を有する、導電線構造。
【請求項５０】
前記反射防止層は、耐熱金属又は前記耐熱金属の合金からなる、請求項４９に記載の導電線構造。
【請求項５１】
前記反射防止層は、タンタル及びチタンの内のひとつを含む、請求項５０に記載の導電線構造体。
【請求項５２】
前記追加的な金属層は、約１０ｎｍ以下の厚みに堆積されたタンタルである、請求項４９に記載の導電線構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体撮像デバイスに関し、特に、ピクセル間の光学的クロストークを減少するための構造を有する半導体ベースの撮像デバイスに関する。
【背景技術】
【０００２】
半導体撮像デバイスは、電荷結合素子（ＣＣＤ）、フォトダイオードアレイ、電荷注入デバイス、及びハイブリッド焦点面アレイを含む。ＣＣＤは、しばしば、画像取得のために採用され、特に、小型撮像用途のために、現在の技術になる多くの利益を享受する。ＣＣＤは、小さなピクセルサイズを有する大型のものも可能であり、それらは低ノイズ電荷領域処理技術を採用する。
【０００３】
ＣＣＤ技術固有の限界から、低コスト撮像デバイスの代替物としての潜在的用途のためにＣＭＯＳイメージャにおける関心が増している。ＣＭＯＳイメージャがＣＣＤイメージャよりも優れている点には、低電圧動作及び低消費電力がある。また、ＣＭＯＳイメージャは、内蔵オンチップエレクトロニクス（制御論理及びタイミング、画像処理、アナログ・デジタル変換等の信号調節処理）と互換性がある。ＣＭＯＳイメージャは、標準的なＣＭＯＳ処理技術が使用されることができるので、従来のＣＣＤイメージャと比較して低製造コストも享受する。
【０００４】
例えば、Ｎｉｘｏｎ等の”２５６ｘ２５６  ＣＭＯＳ  Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｓｅｎｓｏｒ  Ｃａｍｅｒａ‐ｏｎ‐ａ‐Ｃｈｉｐ”、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ‐Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、Ｖｏｌ．３１（１２）  ｐｐ．２０４６‐２０５０、１９９６；及び、Ｍｅｎｄｉｓ等の”ＣＭＯＳ  Ａｃｔｉｖｅ  Ｐｉｘｅｌ  Ｉｍａｇｅ  Ｓｅｎｓｏｒｓ”、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、Ｖｏｌ．  ４１（３）  ｐｐ．４５２−４５３、１９９４において論じられているように、上記した種類のＣＭＯＳイメージャが一般に知られており、それらの全てを参照によって本明細書に組み込む。ＣＭＯＳ撮像回路、その処理ステップ、及び撮像回路の様々なＣＭＯＳ素子の機能の詳細な説明は、例えば、Ｒｈｏｄｅｓに対する米国特許第６，１４０，６３０号、Ｒｈｏｄｅｓに対する米国特許第６，３７６，８６８号、Ｒｈｏｄｅｓに対する米国特許第６，３３３，２０５号、Ｒｈｏｄｅｓに対する米国特許第６，３２６，６５２号、Ｒｈｏｄｅｓ等に対する米国特許第６，３１０，３６６号、及びＲｈｏｄｅｓに対する米国特許第６，２０４，５２４号に記述されており、それらの全ての開示は参照によって本明細書に組み込まれる。
【０００５】
ＣＣＤ、ＣＭＯＳ、及び上記されたその他のものを含む固体イメージャは、光学的クロストークの影響を受けやすい光学的光子センサデバイスを採用している。ピクセルに当たると思われる光が間違った方向に行き、代わりに隣接するピクセルに当たると、光学的クロストークが発生する。誤った方向への指向は、しばしば、ピクセル構造内での反射から起こる。
【０００６】
固体イメージャは、しばしば、イメージャ集積回路の上層で共通（例えば、アルミニウム）金属線を使用して、電力及び信号を導く。しかしながら、光学性能の視点からすれば、アルミニウムは、非常に高い光反射を示し不都合である。
【０００７】
図１は、イメージャ内の光反射及び付随のクロストーク問題の簡易化した概略図である。図１は、２つの隣接するイメージャピクセル１，２を有するイメージャの一部の断面を
示す。図示されたイメージャは、ＣＭＯＳイメージャであるが、図１は、その上、その他の固体イメージャに発生する光学クロストークを示す。ピクセル１，２は、イメージャにおけるピクセルアレイを構成する複数のピクセルの代表である。図１に簡易化して示されるピクセル１，２の基本的特徴は、光子を収集してそれらを光電荷に変換する夫々のフォトダイオードフォトセンサ３，４を含む。導電性金属線５，６，７は、イメージャ集積回路の上部に位置する。金属線５，６，７の上方に配置されたさらなる層８は、例えば、絶縁層の上方に絶縁層（ＳｉＯ２）及びカラーフィルタアレイを含む。夫々のマイクロレンズ９，１０は、入射光をフォトダイオードフォトセンサ３，４に集光する。
【０００８】
図１は、光子１１，１２がピクセル１，２に向かうのに取る経路を例示する。光子１１は、層８におけるカラーフィルタアレイによって、例えば赤色ピクセルとして指定されたマイクロレンズ９に入る。しかしながら、フォトセンサ３に集光される代わりに、光子１１は、マイクロレンズ９によって屈折され、ここでは３つの金属層の上部のメタライズ層における導電性金属線５から反射され、光子１１が、例えば緑色ピクセルとして指定されているピクセル２のフォトセンサ４に突き当たる。フォトセンサ３ではなくフォトセンサ４に突き当たる光子１１（即ち、クロストーク）により、フォトセンサ３で蓄積すべきだった電荷が、代わりにフォトセンサ４に蓄積する。従って、画像のその部分に対して赤色信号を発生する代わりに、発生した信号は緑色であり、結果的に得られる光画像は不正確さを含む。
【０００９】
当該技術の現状は、イメージャにおいて電力及び信号を導くために使用されるメタライズ層における金属線から反射する光の量を減少することによって、改良される。既知の反射防止の解決法は、いくつかの要因のために現在の組立工程において実行が困難であり、そのいくつかの要因とは：（１）固体イメージャは、広域の可視光スペクトルに亙って機能し、干渉に基づく反射防止コーティングは、狭い幅の波長のみの範囲内で効果的であること；（２）暗い色又は黒色の非導電性コーティング材料は、光子吸収力が弱く、コーティング材料の非常に厚い塗布が通常要求されるので、イメージャの範囲内の狭い空間及び精密許容差から観て、数ミクロンの厚みを持つ層の追加ができないと考えられること；（３）反射は、光を散乱して吸収することが出来る程度の表面の粗度によって減少することが出来るが、粗度の寸法尺度は、入射光の波長と少なくとも同じ桁であるべきであり（可視光では通常、半マイクロメータ）：このサイズの表面特徴形状は、大き過ぎてイメージャが収容できないこと；及び、（４）より高い導電性材料（Ａｌ，Ａｇ等）は、対応してより高い電子密度を有するので、それらの材料は、より効率的な光子吸収体であり：しかしながら、より高い電子密度は、より高い望ましくない反射に対応すること、を含む。
【００１０】
従って、光学的クロストークを軽減するために固体イメージャにおける導電線に反射防止特性を提供する必要性及び要求が存在する。
【発明の開示】
【００１１】
本発明の例示的実施形態では、ピクセル回路における光学的クロストークを生成する可能性のある反射表面を有する導電線を有するピクセルアレイが、反射防止膜でコーティングされる。反射防止膜は、反射表面と覆っている絶縁層との間に配置され、反射防止膜と絶縁層との間に第１の境界面を、反射防止膜と反射表面との間に第２の境界面を形成する。全反射は、２つの境界面の各々で減少する。加えて、反射防止膜は光を吸収する。反射率の減少及び光吸収を組み合わせて、光学的クロストークを軽減する。一例示的な反射防止膜材料は、高融点（耐熱）金属タンタルである。反射防止タンタル膜は、アルミニウム導電線及び隣接するピクセルのフォトセンサに反射する光子を軽減する。
【発明を実施するための最良の形態】
【００１２】
以下の詳細な記述では、添付の図面を参照し、その図面は、詳細な記述の一部を形成し
、本発明が実施される具体的な例示的実施形態を例示する。同様の参照番号は、複数の図面に亙って同様の要素を表すことは理解されるべきである。それら実施形態は、十分に詳細に記述され、当業者が本発明を実施できるようにする。その他の実施形態を利用してもよいこと、及び、構造的、論理的、電気的変更が本発明の精神及び範囲から逸脱することなくなされることは、理解されるべきである。
【００１３】
”基板”という用語は、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、又はシリコン・オン・サファイア（ＳＯＳ）技術、ドープ及び非ドープ半導体、ベース半導体基層によって支持されたシリコンのエピタキシャル層、及びその他の半導体構造を含むものとして理解されるべきである。更に、以下の記述において”基板”に言及するとき、前の処理ステップを利用して、ベース半導体の構造又は基層における領域又は接合点を形成してあってもよい。加えて、半導体は、シリコンベースである必要はないが、例えば、シリコンゲルマニウム、ゲルマニウム、又は砒化ガリウムベースが可能である。
【００１４】
”光”という用語は、可視スペクトルの外側の電磁放射に加えて、視覚（可視光）を生成することが出来る電磁放射をいう。一般に、ここで使用されるような光は、可視放射に限定されないが、より広範には、全電磁スペクトル、特に、固体フォトセンサによって有用な電気信号に変換されることが出来る電磁放射をいう。
【００１５】
”ピクセル”又は”ピクセルセル”という用語は、画像センサの場合は入射電磁放射を電気信号に変換するための、フォトセンサ及びトランジスタを含むピクチャエレメント（画像素子）ユニット収容回路をいう。説明のため、代表のピクセルを、図面及びここの記述に例示する。典型的には、イメージャにおける全てのピクセルの製造が、同様の方法で同時に進行する。以下の詳細な記述は、従って、限定的な意味で捉えられるべきではなく、本発明の範囲は、添付の請求項によって画定される。
【００１６】
図２を参照すると、ＣＭＯＳイメージャアレイの一部を断面図において示し、本発明の例示的実施形態に従うピクセルの構成概念を示している。本発明は、ＣＭＯＳイメージャアレイを参照して記述されるが、本発明は、その他の固体イメージャアレイに対してもディスプレイデバイスに対しても適用できる。従って、以下の記述は、本発明が使用される環境の例示に過ぎない。
【００１７】
図２は、本発明の実施形態を例示するＣＭＯＳピクセル１３の一部及びピクセル１３の両側に隣接するピクセルの一部を示す。図示されたピクセル部分は、４トランジスタ（４Ｔ）ピクセルの一部であるが、ピクセルは幾つかの回路構成のいずれかを有する。例示的ＣＭＯＳイメージャアレイの代表的ピクセル１３は、ｐ型基板１７上に形成されたエピタキシャル（ＥＰＩ）ｐ型層１６に形成されたフォトダイオードフォトセンサ１４を含む。ｎ型積層領域１８は、ＥＰＩ層１６に設けられ、フォトダイオードフォトセンサ１４に突き当たる光子から生成された光生成電荷を蓄積する。最上のｐ型表面領域２０は、ｎ型積層領域１８上に設けられる。ピクセル１３は、更に、ＥＰＩ層１６に画定されたドープｐウェル２２を含む。同様のｐウェル２３も、隣接するピクセルの一部としてＥＰＩ層１６に設けられる。転送ゲート２４は、ｐウェル２２の上方及びフォトダイオードフォトセンサ１４に隣接して形成される。転送ゲート２４は、フォトダイオードフォトセンサ１４によって蓄積された電荷を、ｐウェル２２の一部に埋め込まれた浮遊拡散領域２６へ電気的にゲートするための転送トランジスタの一部として働く。
【００１８】
リセットゲート２８は、転送ゲート２４の隣のリセットトランジスタの一部として形成される。リセットトランジスタは、ソース／ドレイン領域を通して電圧ソース（例えば、Ｖｄｄ）に接続され、浮遊拡散領域２６にリセット電圧を提供する働きをする。ピクセル１３の両側の隣接するピクセル同士間の横方向の分離（絶縁）は、浅いトレンチ絶縁（分
離）（ＳＴＩ）領域４２，４４によって設けられる。
【００１９】
ゲート酸化物層４６及びポリシリコン層４８は、ＥＰＩ層１６の上表面の上に又は近接して形成される。例示的実施形態では、酸化物層４６は、ＥＰＩ層１６の上表面全体に渡って堆積され、その後にポリシリコン層４８の堆積が続く。ポリシリコン層４８は、非ドープか、そのままドープされるか、又は、例えば、その後にドーパントが注入されることが出来る。絶縁キャッピング層５０（例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）ことＳｉ（ＯＣ２Ｈ５）４、酸化物、又は窒化物）は、ポリシリコン層４８上に形成される。絶縁キャッピング層５０の形成の前に、その他の例示的実施形態では、任意で、シリサイド層５２を形成してもよい。これらの層４６，４８，５０，（任意の層５２）は、パターン化されたフォトレジストでマスクされ、エッチングされて図２に示す構造を形成する。
【００２０】
導体３６は、浮遊拡散領域２６及びソースフォロワトランジスタ（図示せず）のゲートと電気的に導通している。導体３６は、相互接続層４０（例えば、Ｍ１金属層）における導電経路を通るように経路付けられ、相互接続層９４（例えば、Ｍ２金属層）、半導体層９６、及び最終的には相互接続層９８（例えば、Ｍ３金属層）における導体９７を通してその他の導体に接続する。
【００２１】
反射防止膜９９は、導体９７の向かいあう垂直側表面上に示されている。反射防止膜９９は、マイクロレンズ１０８及びカラーフィルタアレイ１０６を通じてピクセル１３に進入し、フォトダイオードフォトセンサ１４に当たるはずだった光子が、隣接するピクセルに誤って反射して周辺のピクセルのフォトセンサに当たることを防止する。ほとんどのそのような光学的クロストークは、導体の垂直側表面から反射する光子の結果である。その結果として、反射防止膜９９は、導体９７の垂直側表面上にコーティングされた場合に、クロストークを防止することにおいて最も効果的である。
【００２２】
しかしながら、反射防止膜９９は、上面、底面、又はその両方（即ち、導体９７を覆う）を含む、導体９７のその他の側面上にもコーティングされることが出来る（即ち、導体９７を包み込む）。導体９７の上面及び／又は底面側表面をコーティングすることは、光学的クロストークを減少させるために必要であるというよりは、むしろより経済的な製造プロセスにとって必要である。底面コーティングを提供することやそこに上面コーティングを残すことは、例えば、追加のパターニングやエッチングステップは必要ないことを意味する。その結果として、より経済的な製造プロセスになる。
【００２３】
反射防止膜９９の特徴を、これから図３を参照してより詳細に記述し、図３は、反射防止膜９９を有する垂直側表面上にコーティングされた、アルミニウム（Ａｌ）導体、例えば、導体９７の一般化構造を例示する。絶縁（ＳｉＯ２）層９８（例えば、Ｍ３誘電層）が、反射防止膜９９上に堆積される。この記述は反射防止膜９９をＭ３誘電層における導体に塗布することに関するが、本発明がそのことに限定されないということは、理解されねばならない。その他の反射表面は、（フォトセンサ層に近接する）Ｍ２及びＭ１層における導体９７を含む、反射防止膜９９でコーティングされることが出来る。しかし、導体９７のサイズが減少してピクセル内の深さが増加するにつれて、反射防止膜を設けるコストが、光学的クロストークの改善で得られる効果を上回ってしまう可能性がある。
【００２４】
図３における矢印は、透過され且つ反射防止膜９９をコーティングされた導体９７の垂直側表面によって反射される光子がとる経路を表す。ＳｉＯ２絶縁層９８は、反射防止膜９９上に堆積される。アルミニウムが公知の導体材料として検討されているが、導電性金属９７と反射防止膜９９の様々な組合せも使用できることを、留意されたい。
【００２５】
層９７，９８，９９の組合せの反射及び透過特性は、光子が取る様々な光路を考慮することによって数値で表すことが出来る。経路Ｒ１は、Ｍ／ＳｉＯ２境界面（即ち、層９９／９８境界面）で反射される入射光の一部を表し、Ｍは反射防止膜を表す。Ｔ１は、反射されずにＭ層に透過する入射光の一部である。Ｒ２は、Ｍ／Ａｌ境界面（即ち、層９９／９７境界面）での光Ｔ１の反射を表す。Ｔ２は、Ｍ／ＳｉＯ２境界面を越える反射光Ｒ２の透過を表す。
【００２６】
式１は、上記の光路に基づき且つ反射防止膜９９の厚みｄ及び反射防止膜９９の吸収係数αを考慮した、層９７，９８，９９の全反射を表す：
Ｒ＝Ｒ１＋（１−Ｒ１）２＊ｅｘｐ（−２αｄ）＊Ｒ２  （１）
反射防止処理がないと、アルミニウムは、非常に高い反射率値Ｒ（即ち、反射光のエネルギーの、誘電体からの入射光のエネルギーに対しての比率）を示す。アルミニウムについて、Ｒは、０．８９＠５１６ｎｍである。反射防止膜９９の薄層を追加すると、全反射率Ｒが減少する。反射防止膜９９は、材料の複素屈折率を考慮して選択される。反射防止膜９９の材料が選択されて、提供される反射率の減少がサブミクロン寸法で効果的であるようにする。
【００２７】
アルミニウムとＳｉＯ２層の間に反射防止膜９９を追加することは、２つの目的を果たす。反射防止膜９９は、上記で検討されより具体的に以下で検討されるように、導体表面の反射率Ｒを減少する。反射率Ｒが低くなると、一つのピクセルからアルミニウム導体に反射して周辺のピクセルのフォトセンサに入射する光子の数の減少のため、アルミニウム導体を利用するイメージャにおいてより少ない光学的クロストークを結果的にもたらす。加えて、反射防止膜９９は、光子を吸収する働きをし、故に、Ｍ／Ａｌ境界面（図３）での光強度が更に減少する。
【００２８】
層９７，９８，９９によって提供される全反射を決定するために、各境界面、即ち、Ｍ／ＳｉＯ２境界面、及びＭ／Ａｌ境界面での反射、更に、反射防止膜９９における光吸収（又は透過）を評価することが必要である。２つの異なる材料の境界面での光反射は、以下のように式２によって表されることができる：
Ｒ＝［（ｎ１−ｎ２）２＋（ｋ１−ｋ２）２］／［（ｎ１＋ｎ２）２＋（ｋ１＋ｋ２）２］  （２）
ここにおいて、ｎ１＋ｉｋ１及びｎ２＋ｉｋ２は、２つの材料、例えば、アルミニウム及び反射防止膜９９の複素屈折率である。
【００２９】
図４を参照すると、光学特性データは、アルミニウム（Ａｌ）、及びアルミニウム上に堆積されたときの例示的反射防止膜としての有用性を有する８つの要素について、編集されている。光学的特性は、５１６ｎｍの波長（青色帯）を用いて測定した。反射防止膜は、アルミニウム上に１０ｎｍの厚みで形成した。９組のデータを図４に示す：アルミニウムに加えて、８つの反射防止膜材料として、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、バナジウム（Ｖ）、及びシリコン（Ｓｉ）の金属を含めてある。
【００３０】
図４は、４つの重ね合わせたグラフを含み、それぞれ各４つの光学特性である。グラフの最前部から数えて、第１の行は、アルミニウムとＳｉＯ２の間に配置された各反射防止膜についての、及び、介在する反射防止膜のないアルミニウム／ＳｉＯ２についての全反射データを含む。第２及び第３の行は、アルミニウム上及びＳｉＯ２の下に、それぞれ１０ｎｍ膜として設置された各反射防止材料の情報を表にしている。より具体的には、第２の行（金属／Ａｌ反射率）は、アルミニウム上に１０ｎｍ膜として堆積された８つの反射防止膜の各々についての反射率データを含む。第３の行（金属／ＳｉＯ２反射率）は、ＳｉＯ２が堆積される反射防止膜として８つの金属の各々についての反射データを含む。第
４の行は、金属単体での各々の透過率を表す。
【００３１】
全反射データ（第１の行）から、タンタル又はチタンのどちらかからなる反射防止膜は、アルミニウム導体の未処理表面と比較して光の反射を減少することがわかる。シミュレーションでは、ＡｌとＳｉＯ２との間に約１０ｎｍのタンタル（Ｔａ）の層を導入すると、全反射率の値が０．８９（即ち、８９％の反射率）から０．３１（即ち、３１％の反射率）へと減少し、約３倍の低減を示す。
【００３２】
タンタル及びチタンは、イメージャ製造プロセスにおいて互換性があるが、チタンは、高温度バックエンドオブライン（ＢＥＯＬ）処理中にアルミニウムとの合金を高速で形成してしまう。合金形成を受けて、全反射率は、アルミニウム優位ＴｉＡｌｘ（ｘ＿３．０）の生成のため急増すると考えられる。タンタル（Ｔａ）は、高融点耐熱金属であり、Ｔｉよりも反応性が弱い。Ｔａは、その他の金属拡散をスローダウンできる良好なバリア材としても知られ、銅（Ｃｕ）配線、銀（Ａｇ）配線、及びシリサイド形成に対してのバリア用途として広く研究されている。
【００３３】
少なくとも約０．５０（５０％反射率）への全反射率の減少は、反射防止膜９９の追加を正当化するのに十分と考えられる。約０．４０（４０％反射率）以下への全反射率の更なる減少は、本発明に従って達成可能である。反射率の実際の減少は、特定の導電性及び反射防止材料によって決まり、反射防止膜の厚みは、発生する吸収の量に影響を与える。材料によって、反射防止膜は、約５ｎｍの厚みとして反射表面上に堆積されるときに反射を効果的に減少することが出来、その他のイメージャコンポーネントに影響を与えることなく約２０ｎｍまでの厚みに堆積されることが出来る。
【００３４】
タンタルは、その全体的に低い反射率と、アルミニウムとの合金をつくりにくいこととのため、ここで検討される例示的実施形態において、検討される。しかしながら、その他の反射防止膜材料も、望ましい特性を示し、全反射率を減少することに、留意する。それら反射防止膜材料のいくつかは、図４に関連して上述された要素、又はその合金を含んでもよい。反射防止膜の材料及び厚みは、ピクセル回路を形成する特定の導体（例えば、銅及び銀）ならびに絶縁体と組み合わされたとき最も効果的であるものが使用される。
【００３５】
導体上に例示的な反射防止膜を形成する製造ステップは、以下に記述される。記述された方法はアルミニウム導体及びタンタル反射防止膜を利用するが、図４に関連して上述されたもの等のその他の導体及び反射防止膜を、代わりに使用することが出来る。
【００３６】
図５乃至８を参照すると、反射防止膜によってアルミニウム導体をコーティングするための例示的な方法を示している。当該方法は、図２において例示されるピクセルのための層９７，９８，９９を形成するプロセスの一部として使用されることができる。当該方法は、公知のＣＭＯＳプロセスを利用して、図５に示すように半導体層９８上に絶縁層９８（例えば、ＳｉＯ２）を堆積することによって開始する。絶縁層９８をマスクしてエッチングし、図６に示すような開口１９７を形成する。図７参照すると、タンタル９９の層は、開口１９７の垂直側壁上に形成される。続いて、開口１９７の両側面上に、反射防止膜９９が、アルミニウム導体９７を形成するために、充填される。
【００３７】
タンタル９９の層は、側面に加えて、開口１９７の底面上に形成されることも出来、アルミニウム導体９７の底面上に反射防止膜９９を提供する。必要ならば、アルミニウム導体９７は、次に、絶縁（ＳｉＯ２）層９８の堆積及び平坦化の後、アルミニウム導体９７の上面に反射防止膜９９をパターニングして塗布することによって反射防止膜９９によって覆うことが出来る。
【００３８】
図９乃至１２を参照すると、アルミニウム導体をコーティングするためのその他の例示的方法を示している。当該方法は、図９に示すように、半導体層９６上に犠牲層２９８を堆積することから開始する。犠牲層２９８は、例えば、パターニングされてエッチングされ、図１０に示すような開口２９７を形成する。開口２９７充填され、犠牲層２９８が取り除かれて、図１１に示すように、アルミニウム導体９７を形成する。反射防止膜９９は、図１２において導体３００の対向する側面上に堆積されて示されている。続く製造ステップ（図示せず）は、絶縁（ＳｉＯ２）層９８を提供することを含む。
【００３９】
上記の例示的方法は、アルミニウム導体の対向する垂直側面上にタンタルの反射防止膜を提供する。上で述べたように、その他の導体及び反射防止膜を利用することが出来る。加えて、導体は、垂直側面上にのみコーティングされる必要はない。導体は、その底面（即ち、フォトセンサに向かう面）及び上面（フォトセンサから離れた面）上がコーティングされることもできる。更に、導体を、反射膜で完全に覆ってもよい。
【００４０】
図１３は、本発明に従って構成されたピクセルセル１３のアレイ１１２を利用する例示的な撮像デバイス１１０を例示する。ピクセルアレイ１１２は、列及び行に配列された複数のピクセルを特色とする。行線は、行アドレスデコーダ１１６に応じて行ドライバ１１４によって選択的に活性化される。列ドライバ１２０及び行アドレスデコーダ１２２も、撮像デバイス１１０に含まれる。撮像デバイス１１０は、アドレスデコーダ１１６，１２２を制御するタイミング及び制御回路１２４によって作動される。制御回路１２４は、行及び列ドライバ回路１１４，１２０も制御する。
【００４１】
列ドライバ１２０に関連するサンプルホールド（Ｓ／Ｈ）回路１２８は、選択されたピクセルのピクセルリセット信号Ｖｒｓｔ及びピクセル画像信号Ｖｓｉｇを読み出す。差分信号（Ｖｒｓｔ−Ｖｓｉｇ）は、各ピクセルの差動増幅器１３０によって生成され、アナログ・デジタル変換器（ＡＤＣ）１３２によってデジタル化される。アナログ・デジタル変換器１３２は、デジタル画像を形成して出力する画像プロセッサ１３４にデジタル化されたピクセル信号を供給する。
【００４２】
図１４は、システム５００、本発明の撮像デバイス１１０（図１３）を含むように改良された典型的なプロセッサシステムを示す。プロセッサシステム５００は、イメージャデバイスを含むことが出来るデジタル回路を有するシステムの例示である。制限することなしに、そのようなシステムは、コンピュータシステム、カメラシステム、スキャナ、マシン・ビジョン、車両ナビゲーション、テレビ電話、監視システム、オートフォーカスシステム、星追跡システム、動き検出システム、画像安定化システム、及び画像入力を必要とするその他のシステムを含む。
【００４３】
システム５００、例えば、カメラシステムは、一般に、バス５０２を越えて入力／出力（Ｉ／Ｏ）デバイス５０６と通信する、マイクロプロセッサ等の、中央処理装置（ＣＰＵ）５０２を備える。撮像システム１００は、バス５２０を介してＣＰＵ５０２とも通信する。プロセッサベースのシステム５００は、ランダムアクセスメモリ（ＲＡＭ）５０４も含み、フラッシュメモリ等のリムーバブルメモリ５１４を含むことが出来、それらもバス５２０を介してＣＰＵ５０２とも通信する。撮像デバイス１１０は、単一の集積回路上又はプロセッサとは異なるチップ上に、メモリストレージを有し又は有さずに、ＣＰＵ、デジタル信号プロセッサ、又はマイクロプロセッサ等のプロセッサと組み合わせてもよい。
【００４４】
上述のプロセス及びデバイスは、使用されて作製されることができる多くの好適な方法及び典型的なデバイスを例示する。上の記述及び図面は、本発明の目的、特徴、及び利益を達成する実施形態を例示する。しかしながら、本発明は、上記及び例示の実施形態に厳しく限定することは意図していない。以下の請求項の精神及び範囲内の本発明の、あらゆる
改良例が、現在は予測不能であるとしても、本発明の一部と考えられるべきである。
【図面の簡単な説明】
【００４５】
本発明の前述及びその他の利益及び特徴は、添付の図面に関連して提供される以下の詳細な記述からより明らかに理解される。
【００４６】
【図１】ＣＭＯＳイメージャにおける金属線から反射した光によって引き起こされるクロストークの説明図である。
【図２】本発明の例示的実施形態に従う反射防止膜を特徴とするＣＭＯＳイメージャピクセルのアレイの一部の断面図である。
【図３】本発明の例示的実施形態に従う一般的な金属積層構造の光反射特性を説明する。
【図４】図３の一般的な構造に基づく様々な特定の金属積層構造の光学的特性（反射及び透過）のグラフ説明図である。
【図５】本発明の例示的実施形態に従う反射防止導電線構造の製造におけるステップを説明する断面図である。
【図６】本発明の例示的実施形態に従う反射防止導電線構造の製造における更なるステップを説明する断面図である。
【図７】本発明の例示的実施形態に従う反射防止導電線構造の製造における追加的なステップを説明する断面図である。
【図８】本発明の例示的実施形態に従う反射防止導電線構造の製造における追加的なステップを説明する断面図である。
【図９】本発明の例示的実施形態に従う反射防止導電線構造の製造のための代替方法を説明する断面図である。
【図１０】本発明の例示的実施形態に従う反射防止導電線構造の製造のための代替方法における更なるステップを説明する断面図である。
【図１１】本発明の例示的実施形態に従う反射防止導電線構造の製造のための代替方法における追加的なステップを説明する断面図である。
【図１２】本発明の例示的実施形態に従う反射防止導電線構造の製造のための代替方法における追加的なステップを説明する断面図である。
【図１３】本発明の例示的実施形態に従って構成されたＣＭＯＳイメージャピクセルのアレイを説明する。
【図１４】図１３のイメージャアレイを備える撮像デバイスを含むシステムを説明する。
【図１】
2009506552.tif 000003
【図２】
2009506552.tif 000004
【図３】
2009506552.tif 000005
【図４】
2009506552.tif 000006
【図５】
2009506552.tif 000007
【図６】
2009506552.tif 000008
【図７】
2009506552.tif 000009
【図８】
2009506552.tif 000010
【図９】
2009506552.tif 000011
【図１０】
2009506552.tif 000012
【図１１】
2009506552.tif 000013
【図１２】
2009506552.tif 000014
【図１３】
2009506552.tif 000015
【図１４】
2009506552.tif 000016
【国際調査報告】
2009506552.tif 000017
2009506552.tif 000018
2009506552.tif 000019