(57)【要約】集積回路デバイス（６００）は、能動回路構成部品（６０４、８０４）、および電流センサ（６０２、８０２）を含む。能動回路構成部品（６０４、８０４）は、第１の導電層（２０６）と第２の導電層（２１０）との間に接続され、第１の電流を発生させるように構成されている。電流センサ（６０２、８０２）は、能動回路構成部品全体にわたって配置されている。電流センサ（６０２、８０２）は、第１の導電層（２０６）と第２の導電層（２１０）との間に配置された磁気トンネル接合（「ＭＴＪ」）コアを備える。ＭＴＪコアは、第１の電流を検知し、この第１の電流に基づいて第２の電流を発生させるように構成されている。
2009514229.tif 000002
【特許請求の範囲】
【請求項１】
集積回路デバイスであって、
基板と、
ＭＲＡＭセル・アレイと、
第１の導電層、第２の導電層、および前記第１の導電層と前記第２の導電層との間に配置された特定の磁気トンネル接合（ＭＴＪ）コアを含むダミーＭＲＡＭセルと、
前記第１の導電層と前記第２の導電層との間に電気的に接続され、第１の電流を発生させるように構成されている、前記基板内に形成されたスマート・パワー構成部と、
を備え、
前記特定の磁気トンネル接合コアは、前記第１の電流を検知し、前記第１の電流に基づいて第２の電流を発生させるように構成されている、集積回路デバイス。
【請求項２】
前記ＭＲＡＭセル・アレイは複数のＭＲＡＭセルを含み、
前記複数のＭＲＡＭセルの各々が、第１の導電層、第２の導電層、および前記第１の導電層と前記第２の導電層との間に形成された磁気トンネル接合（ＭＴＪ）コアを含む、請求項１に記載の集積回路デバイス。
【請求項３】
前記ＭＲＡＭセル・アレイは、バック・エンド製造工程によってバック・エンド層から形成されており、前記スマート・パワー構成部は、フロント・エンド製造工程によってフロント・エンド層から形成されており、前記特定の磁気トンネル接合コアは、前記バック・エンド製造工程によって前記バック・エンド層から形成されており、かつ前記特定の磁気トンネル接合コアは、前記スマート・パワー構成部の上方に形成され、前記スマート・パワー構成部に電磁的に接続されている、請求項２に記載の集積回路デバイス。
【請求項４】
前記特定の磁気トンネル接合コアは、前記スマート・パワー構成部によって生成された前記第１の電流の変化に応答する、請求項３に記載の集積回路デバイス。
【請求項５】
前記第１の電流が、前記スマート・パワー構成部と、前記第１の導電層と、前記第２の導電層とからなる回路によって生成され、前記特定の磁性トンネル接合コアは、前記第１の電流を検知し、前記第１の電流に応じた前記第２の電流を発生させるように構成されている、請求項３に記載の集積回路デバイス。
【請求項６】
前記スマート・パワー構成部は、前記第１の電流を発生させるように構成された能動回路構成部を含み、前記能動回路構成部は、パワー回路構成部、パワー制御構成部、および論理構成部のうちの１つまたは複数を含む、請求項１に記載の集積回路デバイス。
【請求項７】
前記特定の磁気トンネル接合コアの抵抗は、前記スマート・パワー構成部によって生成された前記第１の電流に応じて変化する、請求項３に記載の集積回路デバイス。
【請求項８】
前記特定の磁気トンネル接合コアは、第１の電極と第２の電極とを含み、
前記特定の磁気トンネル接合コアの抵抗が、
（ｉ）前記第１の導電層または前記第２の導電層に対する、前記第１の電極または前記第２の電極の位置、
（ｉｉ）前記第１の導電層または前記第２の導電層に対する、前記第１の電極または前記第２の電極の近接度、
（ｉｉｉ）前記第１の導電層または前記第２の導電層に対する、前記第１の電極または前記第２の電極のアスペクト比、
（ｉｖ）前記第１の導電層または前記第２の導電層に対する、前記第１の電極または前記第２の電極のサイズ、
（ｖ）前記第１の導電層または前記第２の導電層に対する、前記第１の電極または前記第２の電極の配向、
からなる群から選択された少なくとも１つの変数に応じて変化する、請求項３に記載の集積回路デバイス。
【請求項９】
前記第１の導電層は、前記特定の磁気トンネル接合コアの下方に配置された第１の磁性遮蔽層をさらに含み、
前記第２の導電層は、前記特定の磁気トンネル接合コアの上方に配置された第２の磁性遮蔽層をさらに含む、請求項１に記載の集積回路デバイス。
【請求項１０】
集積回路デバイスであって、
基板と、
ＭＲＡＭセル・アレイおよびダミーＭＲＡＭセルを含む、前記基板上に形成された磁気ランダム・アクセス・メモリ（ＭＲＡＭ）・アーキテクチャであって、前記ダミーＭＲＡＭセルが、
第１の金属層から形成された特定のディジット線、
第２の金属層から形成された特定のビット線、および
前記第１の金属層と前記第２の金属層との間に配置された特定の磁気トンネル接合（ＭＴＪ）コアを含む、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）・アーキテクチャと、
前記特定のディジット線と前記特定のビット線との間に電気的に接続され、第１の電流を発生させるように構成されている、前記基板内に形成された能動回路構成部と、
を備え、
前記磁気トンネル接合コアは、前記能動回路構成部に電磁的に接続されており、前記第１の電流を検知して、前記第１の電流に基づいて第２の電流を発生させるように構成されている、集積回路デバイス。
【請求項１１】
前記ＭＲＡＭセル・アレイは複数のＭＲＡＭセルを含み、
前記複数のＭＲＡＭセルの各々が、前記第１の金属層から形成されたディジット線、前記第２の金属層から形成されたビット線、および前記第１の金属層と前記第２の金属層との間に形成された磁気トンネル接合（ＭＴＪ）コアを含む、請求項１０に記載の集積回路デバイス。
【請求項１２】
前記特定の磁気トンネル接合コアは、前記能動回路構成部の上方に形成されている、請求項１１に記載の集積回路デバイス。
【請求項１３】
前記特定の磁気トンネル接合コアは、前記能動回路構成部によって生成された前記第１の電流の変化に応答する、請求項１２に記載の集積回路デバイス。
【請求項１４】
前記第１の電流が、前記能動回路構成部と、前記特定のビット線と、前記特定のディジット線とからなる回路によって生成される、請求項１２に記載の集積回路デバイス。
【請求項１５】
集積回路デバイスであって、
ディジット線、ビット線、および前記ディジット線と前記ビット線との間に配置された特定の磁気トンネル接合（ＭＴＪ）コアを含むダミーＭＲＡＭセルと、
前記ディジット線と前記ビット線との間に電気的に接続され、第１の電流を発生させるように構成されている能動回路構成部と、
を備え、
前記特定の磁気トンネル接合コアは、前記能動回路構成部に電磁的に接続され、前記第１の電流を検知して、前記第１の電流に基づいて第２の電流を発生させるように構成されている、集積回路デバイス。
【請求項１６】
前記能動回路構成部は、パワー回路構成部、パワー制御構成部、および論理構成部からなる群から選択された少なくとも１つを含む、請求項１５に記載の集積回路デバイス。
【請求項１７】
前記ダミーＭＲＡＭセルは、前記能動回路構成部と前記ディジット線との全体に亘って配置された磁気トンネル接合（ＭＴＪ）電流センサを含み、該ＭＴＪ電流センサが、前記第１の電流を検知して、検知した前記第１の電流に基づいて第２の電流を発生させるように構成された前記特定のＭＴＪコアを含む、請求項１５に記載の集積回路デバイス。
【請求項１８】
前記ＭＴＪ電流センサは、第１の導電性ＭＴＪ電極層および第２の導電性ＭＴＪ電極層をさらに含み、
前記ＭＴＪコアは、前記第１の導電性ＭＴＪ電極層上に配置されており、かつ前記ＭＴＪコアは、自由層、トンネル・バリア層および固定層をさらに含み、前記第２の導電性ＭＴＪ電極層は、前記ＭＴＪコア上に配置されている、請求項１７に記載の集積回路デバイス。
【請求項１９】
前記ビット線は、前記ＭＴＪ電流センサ全体に亘って配置されており、前記ＭＴＪ電流センサは、前記ディジット線と前記ビット線との間に配置されている、請求項１８に記載の集積回路デバイス。
【請求項２０】
前記能動回路構成部は、前記基板内に組み込まれており、前記ディジット線および前記ビット線は、前記能動回路構成部に接続されており、前記ダミーＭＲＡＭセルは、磁気トンネル接合（ＭＴＪ）電流センサを含む、請求項１５に記載の集積回路デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、電子デバイスに関する。より詳細には、本発明は、検知機能を含む集積回路デバイスに関し、具体的には、磁気トンネル接合（ＭＴＪ）を用いた電流センサに関する。
【背景技術】
【０００２】
ＭＲＡＭは、磁気分極を使用してデータを保存する不揮発性メモリ技術であり、電子電荷を使用してデータを保存する別のＲＡＭ技術とは対照的である。ＭＲＡＭの１つの主要な便益は、システム・パワーが供給されていないときに、保存されたデータを維持することであり、したがって、不揮発性メモリであるということである。一般に、ＭＲＡＭは、半導体基板上に形成された多数の磁気セルを含む。各セルは、１つのデータ・ビットを表す。情報は、セル内の磁性自由層の磁化方向を変えることによってセルに書き込まれ、ビットは、セルの抵抗（低抵抗は、通常、「０」ビットを表し、高抵抗は、通常、「１」ビットを表す）を測定することによって読み込まれる。
【０００３】
ＭＲＡＭデバイスは、一般に、導電性ビット線、導電性ディジット線、および／または局所的相互接続部などを使用して、相互接続されたセルのアレイを含む。実際のＭＲＡＭデバイスは、既知の半導体工程技術を使用して製造される。例えば、ビット線およびディジット線は、１つまたは複数の絶縁層および／または追加の金属層によって分離される種々の金属層から形成される。従来の製造工程により、使用する基板上に個別のＭＲＡＭデバイスを容易に製造することが可能になる。
【０００４】
スマート・パワー集積回路は、高度に制御された動作電力を生成及び供給することができる単一チップのデバイスである。スマート・パワー集積回路は、通常、パワー回路構成部品、アナログ制御構成部品、およびデジタル論理構成部品を含む。スマート・パワー集積回路はまた、位置、運動、力、加速度、温度、圧力などの物理的パラメータを測定または検出するために使用可能な１つまたは複数のセンサを含んでもよい。この種のセンサを使用して、例えば、変化する動作状態に応じて、出力電力を制御することが可能である。例えば、携帯電話では、スマート・パワーの製品は、電力消耗を調整し、音声信号を増幅し、電力をカラー・スクリーンに供給するように設計される。インクジェット・プリンタでは、スマート・パワーの製品は、モータを駆動したり、インク送出のためのノズル発射を行うのに利用される。自動車では、スマート・パワーの製品は、エンジンおよびブレーキシステム、エアバッグ展開、ならびにシートの位置調整を制御するのに利用される。
【０００５】
スマート・パワーおよび磁気ランダム・アクセス・メモリ（ＭＲＡＭ）の設計を実現する集積回路（ＩＣ）にあって、電流検知は、回路、デバイスまたはシステムを保護するためのパワーＩＣ設計における重要な要素である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したようなパラメータを測定するための既存センサは、様々な限定を受けている。この種の限定の例は、過剰なサイズおよび重量、不十分な感度および／またはダイナミック・レンジ、コスト、信頼性、ならびに別の要因を含む。このため、改良センサ、特に、半導体デバイスおよび集積回路とともに容易に集積化可能なセンサに対するニーズ、ならびにそれらの製造方法に対するニーズが継続的にある。
【０００７】
多数の近年のアプリケーションの小型化により、電子デバイスの物理的サイズを縮小し、複合構成部品もしくはデバイスを単一のチップ内に集積化し、かつ／または回路レイアウトの効率性を向上させることが望まれている。理想的には、この種のセンサは、センサが占める追加レイアウトの範囲またはスペースを縮小する高いコスト効率で生産されなければならない。センサ構成部品を含むスマート・パワー・アーキテクチャと集積化されたＭＲＡＭアーキテクチャを含む半導体ベースのデバイスが単一の基板上に形成されることが望ましく、具体的には、その場合、センサが、半導体デバイスおよび集積回路の構造、ならびに製造方法との互換性を有するように、ＭＲＡＭアーキテクチャおよびスマート・パワー・アーキテクチャは同一の工程技術を使用して製造される。
【課題を解決するための手段】
【０００８】
したがって、様々な物理的パラメータを測定するために好適な、改良されたセンサおよび方法が望まれている。また、改良されたセンサおよび方法により、測定された物理的パラメータを電気信号に変換することがさらに望まれている。また、改良された測定性能を示し、３次元アーキテクチャ内に集積化可能なセンサを提供することが望まれている。
【０００９】
本発明の１つの態様は、集積回路デバイスであって、基板と、ＭＲＡＭセル・アレイと、第１の導電層、第２の導電層、および前記第１の導電層と前記第２の導電層との間に配置された特定の磁気トンネル接合（ＭＴＪ）コアを含むダミーＭＲＡＭセルと、前記第１の導電層と前記第２の導電層との間に電気的に接続され、第１の電流を発生させるように構成されている、前記基板内に形成されたスマート・パワー構成部と、を備え、前記特定の磁気トンネル接合コアは、前記第１の電流を検知し、前記第１の電流に基づいて第２の電流を発生させるように構成されている、集積回路デバイスを要旨とする。
【発明を実施するための最良の形態】
【００１０】
以下では、説明を簡略にするために、ＭＲＡＭ設計、ＭＲＡＭ動作、半導体デバイスの製造および集積回路デバイスの態様に関する従来の技術および機能については省略する。
実際のＭＲＡＭアーキテクチャは、適切な半導体製造工程を使用して基板上に形成される。本明細書に説明するＭＲＡＭ構造は、従来のＭＲＡＭの製造工程を使用して形成可能である。実際のＭＲＡＭデバイスは、一般に何百万のセルを含む。概して、ＭＲＡＭアーキテクチャは、ある金属層から形成された少なくとも１つのディジット線、別の金属層から形成された少なくとも１つのビット線、および２つの金属層間に形成された磁気トンネル接合（「ＭＴＪ」）コアを含む。ＭＴＪコアは、ＭＲＡＭアーキテクチャにおける記憶位置の配列（array）を形成する複数のセルを含む。
【００１１】
図１は、一実施形態により構成されたＭＲＡＭセル２００の概略透視図である。ＭＲＡＭアーキテクチャにおける各セルは、図１に示すように構成される。ＭＲＡＭセル２００は、概して、上側強磁性または合成反強磁性（「ＳＡＦ」）層２０２、下側強磁性またはＳＡＦ層２０４、およびそれら２つの強磁性層間のトンネル・バリア層２０６を含む。この例では、上側強磁性またはＳＡＦ層２０２は、その磁化方向がセル２００のビット状態を変えるために切り替え可能であり、したがって、自由磁性層を構成する。しかし、下側強磁性またはＳＡＦ層２０４は、その磁性の方向が１つの方向に固定されており、正常の動作状態の間は、分極の方向を変えない。したがって、下側強磁性またはＳＡＦ層２０４は、固定磁性層である。上側強磁性またはＳＡＦ層２０２の磁化が下側強磁性層２０４の磁化に平行である場合、セル２００全域の抵抗は、低抵抗状態にある。上側強磁性層２０２の磁化が下側強磁性層２０４の磁化に反平行である場合、セル２００全域の抵抗は、高抵抗状態にある。所与のセル２００におけるデータ（「０」または「１」）は、セル２００の抵抗を測定することによって読み込まれる。ＭＲＡＭセル２００からのデータの読み込み及びデータの書き込みに利用される技術は、当業者にはよく知られており、したがって、本明細書では詳細に説明しない。
【００１２】
図１はまた、セル２００に対応するビット線２０８およびディジット線２１０（個別におよび全体として、本明細書では「プログラム線」と称す）を示す。自由磁性層２０２の磁化の配向は、トグル・アプリケーションのディジット線およびビット線から供給される電流パルスに応じて回転し、ディジット線およびビット線のパルスの双方が単一の磁性自由層（または従来）のアプリケーションに同時に供給される場合は、完全な１８０度反転を形成する。典型的な非トグルのＭＲＡＭでは、ビットの配向は、ディジット線２１０における電流の極性を一定に保ちながら、ビット線２０８における電流の極性を反転にすることによって切り替えられる。実際の展開では、ビット線２０８は、共通の書込み電流を各接続セルに供給するために、任意の数の類似ＭＲＡＭセル（例えば、１列のセル）に接続される。同様に、ディジット線２１０は、共通のディジット電流を各セルに供給するために、任意の数の類似ＭＲＡＭセル（例えば、１行のセル）と関連付けられる。
【００１３】
図１に示す好ましい実施形態では、磁性被覆または遮蔽層２１４、２１８は、効率性、安定性を向上させ、ＲＭＡＭセルに隣接する電流経路に起因する信号ノイズ／干渉を抑えるために設けられる。この例では、ディジット線２１０は、導電性ディジット要素２１２、および軟磁性材料から形成された透過性の被覆材料２１４を含む。この例では、被覆部２１４は、導電性要素２１２を部分的に取り囲んでいる。具体的には、被覆部２１４は、導電性要素２１２の上面が被覆されないままの状態であるように、導電性要素２１２の３つの側面の周囲に形成される。図１に示す好ましい実施形態では、線２０８は、透過性の磁性材料から形成された導電性ビット要素２１６および被覆部２１８を含む。この例では、被覆部２１８は、導電性要素２１６を部分的に取り囲んでいる。具体的には、被覆部２１８は、導電性要素２１６の下面が被覆されないままの状態であるように、導電性要素２１６の３つの側面の周囲に形成される。被覆部２１４／２１８を利用して、プログラミングの効率性を向上させるために、磁束をＭＴＪの方に焦点を合わせることが可能である。被覆部は、近接のビットへの書込み障害を抑えるという追加の便益を有する。実際の実施形態では、磁性被覆は、ＭＲＡＭ工程に使用される銅のプログラム線の製造の際に使用されるバリア層の不可欠な部分である。
【００１４】
実際の実施形態では、導電性要素２１２および導電性要素２１６は、銅などの電気的に導電性の材料から形成され、被覆部２１４／２１８は、ニッケル鉄（ＮｉＦｅ）、ニッケル鉄コバルト合金、コバルト鉄合金などの軟性の透過性磁性材料から形成される。１つの実施形態の例では、被覆部２１４／２１８は、厚さが約２００オングストロームである（被覆部２１４／２１８の側壁は、より薄くてよい）。導電性要素および被覆部は種々の材料により実現されるが、導電性要素２１２および被覆部２１４は、ある共通の金属層（例えば、金属第４層）において製造されると考えられ、導電性要素２１６および被覆部２１８は、別の共通の金属層（例えば、金属第５層）において製造される。
【００１５】
用語「第１の金属層」および「第２の金属層」は、任意の個別な２つの金属層を区別するために、本明細書において使用される。「第１の金属層」および「第２の金属層」は、それぞれ金属第１層および金属第２層を示す必要はない。すなわち、「第１の金属層」は集積回路デバイス内の任意の金属層を意味し、「第２の金属層」は集積回路デバイス内の任意の別の金属層を意味する。
【００１６】
スマート・パワー（smart power）集積回路は、精密なアナログ部、パワー・デバイス、および論理部またはサブセットのブロックを集積化する組合せＣＭＯＳ工程を使用して製造される。スマート・パワー集積回路は、様々な構成部品を削減可能であるとともに、すべてのそれらの機能を、電圧調整、パワーＭＯＳＦＥＴ、入力信号条件付け、過渡保護、システム診断および制御の機能を含む単一のコスト効率の高いＩＣに組み合わせることが可能である。スマート・パワー集積回路を使用するＩＣは、パワーＩＣ、通信、パワー管理、安全性およびセンサ、ならびに多数の別の特殊な機能など、様々な機能を含む。スマート・パワー集積回路は、Ａ／ＤおよびＤ／Ａ変換器、レイル・ツー・レイル・オペ・アンプ、コンパレータ、電荷ポンプおよびゲート駆動部、電圧調整器、精密基準器、デジタル論理部ならびに不揮発性メモリを含む混合信号形成ブロックの一群である。駆動負荷については、誘導エネルギー・クランプ、独立温度管理、短絡保護、および診断負荷検知を備えたパワーＭＯＳＦＥＴデバイスがある。
【００１７】
図２は、簡略化したスマート・パワー集積回路アーキテクチャ２５０の概略図である。この集積回路アーキテクチャ２５０は、例として、適切な半導体の製造工程を使用してｎエピ層２５４を備えた基板２５２上に形成されている。なお、スマート・パワー集積回路は、ｎ型またはｐ型のエピタキシャル層を備えた、および／または備えていない種々の型の基板上に形成可能である。実際には、スマート・パワー集積回路アーキテクチャ２５０および本明細書に説明する別の構造は、任意の適切な集積回路の製造工程を使用して形成されている。スマート・パワー集積回路アーキテクチャ２５０を、パワーＭＯＳＦＥＴ２５６、ＣＭＯＳ（ｎ−ＭＯＳＦＥＴ２５８およびｐ−ＭＯＳＦＥＴ２６０）、およびバイポーラ・デバイス２６２により示しているが、実際のスマート・パワー集積回路は、一般に、ダイオード、抵抗器、コンデンサ、インダクタ、ヒューズ、アンチヒューズおよびメモリ・デバイスなど、様々な能動構成部品および受動構成部品を含む。概して、スマート・パワー集積回路アーキテクチャ２５０は少なくとも１つの金属層を含む。追加の金属層が、回路密度を高めるために、および回路性能を上げるために加えられる。種々のｎ型およびｐ型のウェルは、注入および拡散など、公知の半導体工程を使用して形成される。絶縁構成部品２６４は、適切な酸化および／またはトレンチ工程を使用して実現可能である。
【００１８】
本発明の実施形態は、共通の基板上に形成され、スマート・パワー・アーキテクチャと組み合わせられたＭＲＡＭアーキテクチャを有する集積回路デバイスに関し、ＭＲＡＭアーキテクチャの少なくとも一部分、およびスマート・パワー・アーキテクチャの少なくとも一部分が、同一の製造工程によって同時に形成される。スマート・パワー・アーキテクチャは、電力を管理するように構成されたパワー回路構成部品と、パワー回路の動作を制御し、調整し、監視し、作用させ、またはその動作に反応するように構成された少なくとも１つの追加の構成部品とを含む。実際には、パワー回路構成部品は、パワー・トランジスタを含んでよく、少なくとも１つの追加の構成部品は、これらに限定されないが、センサ（例えば、環境状態センサ、電磁センサ、電気機械センサ、電気特性センサ、変換器など）、パワー制御構成部品、アナログ構成部品、デジタル論理構成部品、またはそれらの任意の組合せを含んでよい。スマート・パワー集積回路を使用することにより、設計者は、高密度回路を達成するために、アナログ部分のサイズ、および実際のアプリケーションのデジタル論理部のサイズを抑えることが可能である。これにより、設計者は、より多くの機能と性能を１チップ内に経済的に組み込み可能になり、その結果、ダイ面積が抑えられ、コストが抑えられ、性能が向上することになる。この集積化は、自動車システム、産業用制御部および家庭用電化製品の設計者が、システムの設計を単純化にし、システムのコストを削減し、信頼性を向上させることに役立つ。
【００１９】
図３は、一実施形態により構成された集積回路デバイス３００の概略図である。集積回路デバイス３００は、概して、いくつかの機能構成部品が形成された基板３０２含む。基板３０２は、シリコンベースの材料など、任意の適切な半導体材料であってよい。図３では、理解し易いように、機能構成部品をブロックとして概略的に示している。この例では、これらの機能構成部品は、パワー回路構成部品３０４、デジタル論理構成部品３０６、センサ・アーキテクチャ３０８、ＭＲＡＭアーキテクチャ３１０、およびアナログ・パワー制御構成部品３１２を含む。図３には示していないが、集積回路デバイス３００は特定のアプリケーションのニーズを満たすために、必要に応じて、追加構成部品を含んでもよい。実際には、いくつのこれらの機能構成部品は、協働動作を可能にするために、一体に接続されている。例えば、パワー回路構成部品３０４、デジタル論理構成部品３０６、センサ・アーキテクチャ３０８、およびアナログ・パワー制御構成部品３１２は協働して、集積回路デバイス３００のためのスマート・パワー・アーキテクチャを形成する。これに関して、一実施形態では、これらの（個別の、またはそれらの任意の組合せの）構成部品を「スマート・パワー構成部」と称す。しかし、ＭＲＡＭアーキテクチャ３１０は、別の構成部品に接続される必要はなく、ＭＲＡＭアーキテクチャ３１０は、集積回路デバイス３００の独立サブシステムとして機能するように構成することも可能である。スマート・パワー集積回路内にＭＲＡＭアーキテクチャ３１０を埋め込むことにより、物理的空間を効率的に使用することが可能になり、ＭＲＡＭのＭＴＪコアに関してのみ、これまで利用されている層からセンサを製造することが可能になる。
【００２０】
本発明の１つの実際の実施形態では、パワー回路構成部品３０４は、高電圧および高電流で動作するように構成された１つまたは複数のパワーＭＯＳＦＥＴデバイスを含む。代替実施形態は、パワー回路構成部品３０４のための種々のパワー・デバイスおよび技術を使用することが可能である。デジタル論理構成部品３０６は、ＣＭＯＳトランジスタまたは任意の適切なデジタル論理部の配置により実現可能である。デジタル論理構成部品３０６は、集積回路デバイス３００のスマート・パワー・アーキテクチャに基づくデジタル動作を行うように構成されている。アナログ・パワー制御構成部品３１２は、集積回路デバイス３００のスマート・パワー・アーキテクチャに基づいて構成されたアナログ回路構成部品を含む。アナログ・パワー制御構成部品３１２は、例えば、抵抗器、コンデンサ、インダクタ、ＭＯＳＦＥＴ、バイポーラ・デバイス、および／または別のアナログ回路の要素を含む。
【００２１】
センサ・アーキテクチャ３０８は、概して、集積回路デバイス３００について、１つまたは複数の物理的、電気的、磁気的、環境的、または別の状態を検知するように構成されている。この例では、集積回路デバイス３００は、センサ・アーキテクチャ３０８によって検出される量、特性、パラメータ、または現象を使用して、パワー回路構成部品３０４によって生成される出力電力を調整し、制御し、管理し、または監視する。センサ・アーキテクチャ３０８は、これらに限定されないが、温度センサ、湿度センサ、光センサ、放射線センサなどの環境状態センサと、電磁センサと、変換器などの電気機械センサと、振動センサ、加速度計、圧力／ひずみセンサなどの機械センサと、磁場センサと、または電圧センサ、電流センサ、インピーダンスもしくは抵抗センサ、温度センサ、静電容量センサ、インダクタンス・センサなどの電気特性センサとを含む１つまたは複数のセンサ、すなわちセンサ構成要素を含む。
【００２２】
ＭＲＡＭアーキテクチャ３１０は、概して、図１および図２に関連して上述したように構成される。実際、集積回路デバイス３００には、ＭＲＡＭアーキテクチャ３１０について、従来のＭＲＡＭの設計および技術を使用してよく、この種の従来の機能については、詳細に説明しない。概して、ＭＲＡＭアーキテクチャ３１０は、ＭＲＡＭ回路構成部品３１４と、ＭＲＡＭ回路構成部品３１４に接続されているＭＲＡＭセル・アレイ３１６とを含む（集積回路デバイス３００の概略横断面図である図４を参照）。ＭＲＡＭ回路構成部品３１４は、ＭＲＡＭアーキテクチャ３１０の動作に基づく任意の数の要素または機能を含んでよく、これらに限定されないが、スイッチング・トランジスタ、入力／出力回路、デコーダ、コンパレータ、センス増幅器を含む。
【００２３】
図４は、概して、集積回路デバイス３００の機能構成部品のトポロジ配置を示す簡略図である。これに関して、図４は、ＭＲＡＭアーキテクチャ３１０が基板３０２上に形成されており、スマート・パワー・アーキテクチャ（この例では、パワー回路構成部品３０４、デジタル論理構成部品３０６、センサ・アーキテクチャ３０８、およびアナログ・パワー制御構成部品３１２を含む）もまた基板３０２上に形成されていることを示している。また、図４は、ＭＲＡＭセル・アレイ３１６がＭＲＡＭ回路構成部品３１４の上方に形成されていることも示している。
【００２４】
本発明の１つの実施形態では、集積回路デバイス３００は、フロント・エンド（front end）製造工程およびバック・エンド（back end）製造工程を有するモジュール工程技術を使用して生産される。なお、フロント・エンド製造工程は、適時行われ、バック・エンド製造工程が開始される前には完了している。本明細書において、フロント・エンド製造工程は、半導体基板３０２内のＮおよび／またはＰのドープ領域である「フロント・エンド層（front end layer）」や、誘電体層や、あるいは、別の層を使用した要素または機能の形成と関連付けられる。バック・エンド製造工程は、金属もしくは導電層である「バック・エンド層（back end layer）」や、誘電体層や、ＭＴＪコア層や、あるいは、別の層を使用した要素または機能の形成と関連付けられる。したがって、フロント・エンド層は、基板３０２中、または基板３０２上に配置され、バック・エンド層は、フロント・エンド層の上方に配置される。実際には、フロント・エンドおよびバック・エンドの製造工程では、公知のマスキング、反応性イオン・エッチング、物理スパッタリング、ダマシン・パターニング、物理気相成長法、電気めっき、化学気相法、および／またはプラズマ化学気相成長法の技術が利用される。例えば、集積回路は、ＣＭＯＳ、バイポーラ、または別の適切な製造工程を利用可能なプロセス技術を使用して生産される。
【００２５】
図４は、一実施形態により構成された集積回路デバイス３００の構成部品および要素の簡略図である。集積回路デバイス３００の実際の実施形態は、図４に示すものの他、追加の層（例えば、金属層、誘電体層、および／またはグラウンド層）を含む。この例では、パワー回路構成部品３０４、アナログ・パワー制御構成部品３１２、デジタル論理構成部品３０６、およびＭＲＡＭ回路構成部品３１４は、フロント・エンド製造工程によって、フロント・エンド層から適切に形成される。いくつかのまたはすべてのこれらのフロント・エンド構成部品は、フロント・エンド製造工程によって同時に形成可能である。対照的に、センサ・アーキテクチャ３０８（１つまたは複数のセンサを含んでよい）およびＭＲＡＭセル・アレイ３１６は、バック・エンド製造工程によって、バック・エンド層から適切に形成される。いくつかのまたはすべてのこれらのバック・エンド構成部品は、バック・エンド製造工程によって同時に形成される。実際には、フロント・エンド製造工程およびバック・エンド製造工程は、ＭＲＡＭアーキテクチャ３１０を形成するために使用されるＭＲＡＭ製造工程における要素である。したがって、集積回路デバイス３００の生産は、スマート・パワー・アーキテクチャのために、既存のＭＲＡＭ製造工程を利用する。このようにして、スマート・パワー・アーキテクチャの少なくとも一部分、およびＭＲＡＭアーキテクチャ３１０の少なくとも一部分は、選択されたＭＲＡＭ製造工程によって同時に形成可能である。
【００２６】
図５は、一実施形態により構成された集積回路デバイス５００の概略横断面図である。集積回路デバイス３００には、図５に示す概略的構造が利用される。集積回路デバイス５００は、本明細書に説明するように製造されたスマート・パワー集積回路に組み込まれているＭＲＡＭの例を示している。集積回路デバイス５００は、概して、基板５０２、基板５０２中またはその基板上に形成されたフロント・エンド層５０３、ならびにフロント・エンド層５０３の上方に形成された第１のバック・エンド層５０４および第２のバック・エンド層５０６を含む。図５の破線５０８は、第１のバック・エンド製造工程と、第２のバック・エンド製造工程との間の仮想上の分割線を示している。
【００２７】
本発明の実際の実施形態は、集積回路デバイス５００の第１のバック・エンド層５０４は、金属第１層５１０、金属第２層５１２、金属第３層５１４、介在誘電体層（図５には個別に示していない）、層間を経由する導電性バイアス５１６などを含み、集積回路デバイス５００の第２のバック・エンド層５０６は、金属第４層５１８、金属第５層５２０、ＭＴＪコアの「層」５２２、介在誘電体層（図５には個別に示していない）、層間を経由する導電性バイアス５２４などを含む。上述のように、ＭＴＪコアは、二層以上の材料によって実現可能である。しかし、簡単にするため、図５には、ＭＴＪコアを単一の「層」５２２として示している。本発明の別の実施形態では、集積回路デバイス５００は、１つまたは複数のフロント・エンド層、および／または１つまたは複数のバック・エンド層を含み得る。
【００２８】
一実施形態例では、パワー回路構成部品３０４、アナログ・パワー制御構成部品３１２、デジタル論理構成部品３０６、およびＭＲＡＭ回路構成部品３１４は、金属第１層５１０、金属第２層５１２、および／または金属第３層５１４から生成される要素を使用して形成され、センサ・アーキテクチャ３０８およびＭＲＡＭセル・アレイ３１６は、金属第４層５１８、金属第５層５２０、および／またはＭＴＪ層５２２から生成される要素を使用して形成される。ＭＲＡＭセル・アレイ３１６は、金属第５層５２０に形成された複数のビット線、金属第４層５１８に形成された複数のディジット線、および金属第４層５１８と金属第５層５２０との間に形成されたＭＴＪセルのアレイ（ＭＴＪコア層５２２はＭＴＪセルを形成する）を含む。この例では、センサ・アーキテクチャ３０８は、ＭＴＪコア層５２２からやはり形成されたセンサ構成部品を含む。実際には、このセンサ構成部品は、ＭＲＡＭセル・アレイ３１６を形成するために使用される同一のバック・エンド製造工程により生成される。センサ・アーキテクチャ３０８はまた、金属第４層５１８からおよび／または金属第５層５２０から形成された追加のセンサ構成部品（図示せず）を含んでよい。この種の追加のセンサ構成部品は、導電性トレース、制御回路、バイアス回路などである。
【００２９】
センサ・アーキテクチャ３０８におけるセンサは、特定のアプリケーションのニーズに適合するように（必要に応じて、協働する回路または機能と共に）適切に構成されている。ＭＴＪコア層５２２から製造されるセンサは、ある種の動作状態の変化により、電気的、磁気的、電磁的、電気機械的、および／または別の特性のセンサにおいて関連する変化がもたらされるように設計されている。図６〜１１を参照して後述する例では、ＭＴＪベースのデバイスは、電流フローによって発生する磁場に対するその反応によって、隣接する導体を流れる電流を検知するように構成される。
【００３０】
［ＭＴＪ電流センサの実施例］
次に、従来の電流を検知する実施例とは対照的に、電流センサとして磁気トンネル接合（ＭＴＪ）を使用する技術について説明する。
【００３１】
ＭＴＪは、自由磁性層および固定磁性層を含む。固定磁性層では、磁化または「磁化ベクトル」の配向は、一般に、１つの方向に一定、すなわち固定されているが、自由磁性層の磁化配向は、大きさおよび方向の双方において、例えば０°から１８０°に変化する。自由磁性層と固定磁性層との間の相互角度は、固定磁性層に対する、自由磁性層内の磁化の配向に左右される。自由磁性層と固定磁性層との間の相互角度が回転するとき、その回転を使用して、ＭＴＪのトンネル磁気抵抗（ＴＭＲ）の変化を検知することができる。
【００３２】
１つの実施例では、ＭＴＪは、自由層および固定層の磁化もしくは磁気ベクトルが同一の方向に配向され、自由層と固定層との間の相互角度が０°である場合に起こる平行状態で動作することが可能であるとともに、自由層および固定層の磁化もしくは磁気ベクトルが反対方向に配向され、自由層と固定層との間の相互角度が１８０°である場合に起こる反平行状態で動作することが可能である。平行状態では、ＭＴＪコアのＴＭＲは、比較的低い抵抗を示す。反平行状態では、ＭＴＪコアのＴＭＲは、比較的高い抵抗を示す。
【００３３】
ビット線およびディジット線の双方は、電流を伝導することが可能である。ビット線および／またはデジタル線内を流れる電流により、対応する磁場が発生する。ビット線および／またはディジット線によって発生する磁場は、磁場が変化するときに自由層の磁化ベクトルの回転が生じることによって、自由磁性層と固定磁性層との間の相互角度を変化させる。それによって、固定層に対する自由層の相互角が変化する。相互角度の変化を使用して、ＭＴＪの出力ＴＭＲの変化を検知することが可能である。
【００３４】
したがって、ビット線および／またはデジタル線内を流れる電流のいずれの変化も、ＭＴＪの出力ＴＭＲを変化させるＭＴＪの相互角度に影響を与える。したがって、磁気トンネル接合コアは、ビット線および／またはデジタル線によって生じる磁場を検知し、その磁場をＭＴＪの出力トンネル磁気抵抗（ＴＭＲ）に変換することが可能である。ＭＴＪコアの出力ＴＭＲを監視することによって、電流の変動もまた監視可能である。
【００３５】
磁気トンネル接合デバイスを利用して、フィードバック制御、過電流保護、および回路動作のシャットダウンなど、様々な回路の監視目的のために、回路電流を検知することが可能である。ＭＴＪの性質のために、ＭＴＪ電流センサは、高精度電流監視性能を示す。ＭＴＪ電流センサは、ＭＲＡＭセルと同一の構成部品を共有し、それにより、ＭＲＡＭセル構成部品が、電流センサならびに不揮発性メモリ（ＮＶＭ）として使用される。加えて、本明細書に説明するＭＴＪ電流センサは、ＭＴＪ電流センサが３次元的に集積化され、それらが、集積回路の基板内に典型的に製造される能動回路または「スマート・パワー」構成部品全体にわたって、垂直にまたは横方向に位置付け可能であるので、優れた設計の融通性を提供する。例えば、ＭＴＪ電流センサは、能動回路または「スマート・パワー」構成部品の近くの基板の上方において、絶縁層（複数層可）内のいずれの位置にも配置可能である。これにより、レイアウトの範囲の削減を可能にすることができる。これらの特性により、コスト効率の高い形での工程が可能になり、電流センサの全体的性能を向上させることが可能にできる。
【００３６】
図６は、一実施形態により構成された集積回路デバイス６００の構成部品および要素の簡略図である。集積回路デバイス６００の実際の実施形態は、図６に示す層以外の追加の層（例えば金属層、誘電体層、および／またはグラウンド層）を含む。
【００３７】
図６に示すように、集積回路デバイス６００は、ダミーＭＲＡＭセル６０２および能動回路構成部品６０４を含む。能動回路構成部品６０４は、基板層６０１内に形成可能であるが、ダミーＭＲＡＭセル６０２は、基板層６０１の上方に配置され、ダミーＭＲＡＭセル６０２を能動回路構成部品６０４から分離する絶縁層または層（複数層可）６０８内に形成可能である。重要なことは、この実施例では、ダミーＭＲＡＭセル６０２が能動回路構成部品６０４の上方に配置され、それにより、著しくレイアウト範囲の削減が可能となることである。本明細書で使用する用語「ダミー」は、検知用途で使用するＭＲＡＭセルを示しており、ＭＲＡＭセルを情報保存用途に使用する従来のＭＲＡＭセルとは区別される。
【００３８】
この例では、能動回路構成部品６０４は、例えば、フロント・エンド製造工程によって、フロント・エンド層から形成されたパワー回路構成部品、アナログ・パワー制御構成部品、またはデジタル論理構成部品を含んでよい。能動回路構成部品６０４は、概して、「スマート・パワー」構成部品を含むが、同構成部品６０４は、入力／出力電流を監視することにより便益を受ける任意の集積デバイスであってよい。
【００３９】
対照的に、ダミーＭＲＡＭセル６０２は、バック・エンド製造工程によって、バック・エンド層から形成される。実際には、フロント・エンドおよびバック・エンド製造工程は、ＭＲＡＭアーキテクチャ（図示せず）を形成するために使用されるＭＲＡＭ製造工程におけるサブ工程である。したがって、集積回路デバイス６００の生産は、スマート・パワー・アーキテクチャのために既存のＭＲＡＭ製造工程を利用する。
【００４０】
この実施形態では、ダミーＭＲＡＭセル６０２は、それを使用して、能動回路構成部品６０４から電流を検知可能であるので、３次元に集積化された「電流センサ（ＣＳ）」として働くことが可能である。容易に理解するため、図６には示していないが、ダミーＭＲＡＭセル６０２は、概して、ディジット線、ビット線、および図１に示したようなディジット線とビット線との間に配置された磁気トンネル接合（「ＭＴＪ」）コアを含む。能動回路構成部品６０４は、回路電流（Ｉｃｋｔ）を生成し、ディジット線とビット線との間に電気的に接続される。ダミーＭＲＡＭセル６０２、特に、その磁気トンネル接合コアは、能動回路構成部品６０４に電磁的に接続されている。これにより、磁気トンネル接合コアは回路電流（Ｉｃｋｔ）を検知可能であり、次いでその回路電流（Ｉｃｋｔ）に基づいて検知電流（Ｉｓｅｎｓｅ）を発生させる。
【００４１】
図７は、本発明の一実施形態例により構成された集積回路デバイス７００構成部品および要素の簡略図である。この実施形態では、いくつかの磁気トンネル接合（ＭＴＪ）電流センサ７０８が、「スマート・パワー」ＩＣ７０４、７０６、７１２、およびＭＲＡＭ回路７１４、７１６と共に形成されている。集積回路デバイス７００の実際の実施形態は、図７に示すもの以外の追加の層（例えば金属層、誘電体層、および／またはグラウンド層）を含んでよい。
【００４２】
集積回路デバイス７００は、基板７０２、基板７０２上に形成された磁気ランダム・アクセス・メモリ（「ＭＲＡＭ」）アーキテクチャ７１０、基板７０２上に形成され、電流センサ（ＣＳ）として利用可能なダミーＭＲＡＭセル７０８を含むセンサ・アーキテクチャと、基板７０２内に形成された能動回路構成部品７０４、７０６、７１２を含む。ＭＲＡＭアーキテクチャ７１０は、ＭＲＡＭ論理回路７１４およびＭＲＡＭセル・アレイ７１６を含む。
【００４３】
上述のように、ＭＲＡＭセル・アレイ７１６は複数のＭＲＡＭセルを含む。理解を容易にするために図７には示していないが、複数のＭＲＡＭセルの各々は、いくつかの構成部品を含んでよい。例として、図１に関して上述したように、各ＭＲＡＭセルは、第１の金属層から形成されたディジット線、第２の金属層から形成されたビット線、および第１の金属層と第２の金属層との間に形成された磁気トンネル接合（「ＭＴＪ」）コアを含む。
【００４４】
本明細書では、用語「特定の」を使用して、ダミーＭＲＡＭセル構成部品と、通常のＭＲＡＭセルの対応する構成部品とが区別される。ダミーＭＲＡＭセル７０８すなわち電流センサ（ＣＳ）の各々は、ＭＲＡＭセルと同一の構成部品を含んでよく、ＭＲＡＭセルと同時に製造される。この場合も、理解を容易にするために、ダミーＭＲＡＭセルのこれらの構成部品を図７には示していないが、特定のダミーＭＲＡＭセルは、第１の金属層から形成された特定のディジット線、第２の金属層から形成された特定のビット線、およびそれら第１の金属層と第２の金属層との間に配置された特定の磁気トンネル接合（「ＭＴＪ」）コアを含む。
【００４５】
能動回路構成部品は、「スマート・パワー」構成部品と称される場合、例えば、パワー回路構成部品７０４、アナログ・パワー制御構成部品７１２、デジタル論理構成部品７０６を含む。能動回路構成部品の各々は基板７０２内に形成され、特定の磁気トンネル接合コアすなわち電流センサ（ＣＳ）７０８は、レイアウト範囲を節約するために、例えば、対応する能動回路構成部品７０４、７０６、７１２の上方に、または全体にわたって形成される。代替例として、特定の磁気トンネル接合コアすなわち電流センサ（ＣＳ）７０８を、例えば、対応する能動回路構成部品７０４、７０６、７１２に隣接して形成してもよい。
【００４６】
図７に示す一実施形態では、パワー回路構成部品７０４、アナログ・パワー制御構成部品７１２、デジタル論理構成部品７０６、およびＭＲＡＭ回路構成部品７１４は、フロント・エンド製造工程によって、フロント・エンド層から適切に形成される。これらのフロント・エンド構成部品のいくつかまたはすべては、フロント・エンド製造工程によって同時に形成可能である。
【００４７】
対照的に、センサ・アーキテクチャ７０８（１つまたは複数のセンサを含んでよい）およびＭＲＡＭセル・アレイ７１６は、バック・エンド製造工程によって、バック・エンド層から形成される。上述のように、「バック・エンド」層は、「フロント・エンド」層の後に形成された層である。これらのバック・エンド構成部品のいくつかまたはすべては、バック・エンド製造工程によって同時に形成可能である。実際には、フロント・エンドおよびバック・エンド製造工程は、ＭＲＡＭアーキテクチャを製造するために使用されるＭＲＡＭ製造工程におけるサブ工程である。したがって、集積回路デバイス７００の生産は、スマート・パワー・アーキテクチャのために、既存のＭＲＡＭ製造工程を利用する。このようにして、スマート・パワー・アーキテクチャの少なくとも一部分、およびＭＲＡＭアーキテクチャの少なくとも一部分は、選択されたＭＲＡＭ製造工程によって同時に形成可能である。
【００４８】
図８は、関連の能動回路（すなわち「スマート・パワー」）構成部品８０４の電流変化を検知するためのＭＴＪコア電流センサ８０２の実施例を示すブロック回路図である。
図８に示すように、能動回路構成部品８０４は、特定のディジット線２１０の１つと特定のビット線２０８の１つとの間に電気的に接続されている。能動回路構成部品８０４、特定のビット線２０８、および特定のディジット線２１０は、能動回路構成部品８０４によって生成される回路電流（Ｉｃｋｔ）を運ぶ回路を形成する。能動回路構成部品８０４と関連付けられた磁気トンネル接合コアの電流センサ８０２は、能動回路構成部品の電流センサに電磁的に接続されている。磁気トンネル接合コアの電流センサ８０２は、回路電流（Ｉｃｋｔ）の変化に応答する。具体的には、磁気トンネル接合コア８０２のＴＭＲは、能動回路構成部品８０４によって生成された回路電流（Ｉｃｋｔ）に応じて変化する。したがって、磁気トンネル接合コアの電流センサ８０２は、回路電流（Ｉｃｋｔ）を検知可能であるとともに、回路電流（Ｉｃｋｔ）に応じた検知電流（Ｉｓｅｎｓｅ）を生成することが可能である。
【００４９】
図１に関して上述したように、ＭＲＡＭセルのＭＴＪコアは、典型的には、上側強磁性または合成反強磁性（「ＳＡＦ」）層２０２としての第１の電極、下側強磁性またはＳＡＦ層２０４としての第２の電極、およびそれら２つの強磁性層間のトンネル・バリア層２０６を備える。自由磁性層２０２および固定磁性層２０４は、ニッケル鉄（ＮｉＦｅ）などの磁性材料によって形成される。磁化は、磁場の存在下で、特定の材料を組み合わせることによって工程中に生じる。固定磁性層２０４では、磁化の配向は、典型的には、１つの方向に一定、すなわち固定されている。例として、図８に、固定磁性層２０４の磁化の配向を、右を指すように示している。それに対して、自由磁性層２０２の磁化配向は、大きさおよび方向の双方において、例えば０°から１８０°に変化することが可能である。
【００５０】
自由磁性層２０２と固定磁性層２０４との間の相互角度は、固定層２０４に対する自由層２０２の磁化の配向として、またはその逆として定義可能である。自由磁性層２０２と固定磁性層２０４との間の相互角度は、固定磁性層２０４に対する、自由磁性層２０２内の磁化の配向に左右される。この相互角度に基づいて、ＭＴＪコア８０２は、少なくとも２つの異なる状態において動作することが可能である。
【００５１】
平行状態は、自由層２０２および固定層２０４の磁化が同一方向に配向され、自由層２０２と固定層２０４との間の相互角度が０°である場合に起こる。平行状態では、ＭＴＪコア８０２のＴＭＲは、比較的低い抵抗を示す。それに対して、反平行状態は、自由層２０２および固定層２０４の磁化が反対方向に配向され、自由層２０２と固定層２０４との間の相互角度が１８０°である場合に起こる。これは、例えば、自由層２０２の磁化が左で、固定層２０４の磁化が右となる場合に起こる。反平行状態では、ＭＴＪコア８０２のＴＭＲは、比較的高い抵抗を示す。
【００５２】
ビット線２０６およびディジット線２１０の双方は、電流を伝導することが可能である。図８に示す非限定の例では、ビット線２０６は、右から左に（または、その逆にも）電流を運び、ディジット線２１０は、ページ内にまたはページ外に電流を運ぶ。ビット線２０６および／またはデジタル線２１０内を流れる電流は、対応する磁場を発生させる。
【００５３】
ビット線２０６および／またはディジット線２１０によって発生する磁場は、自由磁性層２０２と固定磁性層２０４との間の相互角度を変化させる。したがって、ビット線２０６および／またはデジタル線２１０内を流れる電流の変化は、ＭＴＪコア８０２の相互角度に影響を与えることになる。上述のように、ＭＴＪコア８０２の相互角度を変化させることにより、ＭＴＪコア８０２の出力ＴＭＲが変化する。別の言い方をすれば、ＭＴＪコア８０２によって検知される磁場により、ＭＴＪコア８０２の出力トンネル磁気抵抗（ＴＭＲ）が影響を受ける。したがって、磁気トンネル接合コア８０２を使用して、ビット線２０６および／またはデジタル線２１０によって生じる磁場を、出力トンネル磁気抵抗（ＴＭＲ）に変換することが可能である。すなわちＭＴＪコア８０２の出力ＴＭＲを監視することによって、電流の変動を監視することができる。
【００５４】
ＭＴＪコア８０２が受ける磁場の強さは、ビット線２０６および／またはディジット線２１０を通って流れる電流、ならびにＭＴＪコア８０２と、ビット線２０６および／またはディジット線２１０との間の距離に左右される。ＭＴＪコア８０２とビット線２０６および／またはディジット線２１０との距離は、製造工程中に制御される。ＭＴＪコア８０２とビット線２０６および／またはディジット線２１０との間の距離を変更することによって、電流センサの感度を設計ニーズに適合するように調整することができる。
【００５５】
加えて、追加の厚い磁性遮蔽層、または複数の層８２０を、被覆部２１８全体にわたって設けることが可能である。厚い磁性遮蔽層は、ＭＴＪ電流センサを外部雑音から保護するために、ＭＴＪ電流センサの上方に置かれ、それにより、ＭＴＪ電流センサだけが、検知対象の回路またはデバイスと関連付けられる特定の電流を検知する。追加の厚い磁性遮蔽層８２０は、外部ソースによって生じる外部雑音から検知対象の電流信号を保護することが可能である。これにより、より精密な測定を可能にすることができる。
【００５６】
次に、図９〜図１１とともに、図１を参照して説明するように、ＭＴＪコア電流センサ２０２、２０４、２０６を実施する場合、電流センサの安定性は、ＭＴＪコア電流センサ２０２、２０４、２０６の電極２０２、２０４の幾何学的配置を変更することによって、さらに向上可能である。例えば、ＭＴＪコア電流センサ２０２、２０４、２０６の電極２０２、２０４のアスペクト比、相対的な配向、サイズおよび形状などの変数を、図９〜１１で後述するように変更させることができる。
【００５７】
図９は、電極の少なくとも一方が正方形である本発明の実施形態によるＭＴＪコア電流センサ２０２、２０４、２０６の電極２０２、２０４の分解平面図９００を示す。図９には、電極２０２、２０４が側面に沿って変位する様子が示されており、それにより、それらの相対的な形状およびサイズをより容易に見ることが可能になる。しかし、ＭＴＪコア電流センサ２０２、２０４、２０６を形成するために組み立てられる場合、電極は、一方が他方の上方に、すなわち電極２０４が電極２０２の上方に位置する。電極２０２−１と電極２０４−１は、ＸおよびＹの寸法に関して、Ｙ２０２−１＝Ｘ２０２−１＝Ｙ２０４−１＝Ｘ２０４−１を有し、実質的に正方形であるように示されている。電極２０２−２と電極２０４−２は、Ｙ２０２−２＞Ｘ２０２−２およびＹ２０４−２＝Ｘ２０４−２を有し、電極２０２−２が長方形であるという点で異なる。なお、図９は単に、電極の様々な形状を例示することのみを意図しており、包括的または限定することを意図していない。
【００５８】
図１０は、電極２０２、２０４の一方または双方が非正方形の形状を有する、本発明の実施形態例によるＭＴＪの電極２０２、２０４の平面図１０００を示している。例えば、３１０−１では、電極２０２、２０４の一方または双方は長方形であり、Ｙに比べてＸはかなり大きい寸法で長くなっている。３１０−２では、電極２０２、２０４の一方または双方はＸ≫Ｙであり、Ｘが三角形の端部により長くなっている。３１０−３では、電極２０２、２０４の一方または双方はＸ≫Ｙであり、Ｘは丸い端部により長くなっている。ＭＴＪコア電流センサ２０２、２０４、２０６を形成するために、一方の電極が他方の電極の上方に配置される場合には、これらのより長い寸法は、図１１に概略的に示すように、互いに種々の角度を成してよい。ある種の環境下では、薄い電極における平面図の非対称性は、電子スピン軸が回転可能であることによる容易さ、または難しさに影響を及ぼすので、非対称的の電極形状を使用することが有益である。例えば、当技術分野では、磁場の存在下で熱処理によって、電子スピン軸を第１の電極に固定することが知られているが、別の手法は、電極形状を、非対称的に、例えば平面図において長く狭くすることであり、これは、電子スピン軸をこの種の非対称形の長い方向から離れて回転させることが非常に困難であるからである。しかし、スピン軸を固定するためのいずれの配置も使用可能である。
【００５９】
加えて、ＭＴＪコアの電流センサ２０２、２０４、２０６の性能はまた、図１１に後述のように、検知対象の電流線に対する、ＭＴＪコア電流センサ２０２、２０４、２０６の電極２０２、２０４の近接度や、検知対象の電流線に対する、ＭＴＪコア電流センサ２０２、２０４、２０６の電極の角度／配向や、検知対象の電流線に対する、ＭＴＪコア電流センサ２０２、２０４、２０６の電極の範囲などの変数を最適化、すなわち変化させることによって、さらに向上させることができる。
【００６０】
図１１は、電極２０２、２０４の少なくとも一方が別の電極に対して様々な角度配置を有する、本発明の実施形態によるＭＴＪの電極２０２、２０４の平面図１１００を示している。図解の便宜上、第１の電極２０２−４を、様々な角度でそれを横切る様々なセグメント化された第２の電極２０４−４−１…２０４−４−４を有する単一の連続的電極として示している。しかし、これは、限定を意図しておらず、電極２０２−４は、個別のセグメントで構成可能であり、それぞれは第２の電極２０４−４−１…２０４−４−４のうち単一の電極の下に位置する。第２の電極２０４−４−１は、第１の電極２０２−４の長手方向の寸法に実質的に直交して（β３）配向される。第２の電極２０４−４−２は、第１の電極２０２−４の長手方向寸法と実質的に平行に（または反平行な）配向される。第２の電極２０４−４−３は、第１の電極２０２−４の長手方向寸法に対して、角度（β１）で配向され、第２の電極２０４−４−４は、第１の電極２０２−４の長手方向寸法に対して、角度（β２）で配向される。したがって、多種多様な異なる相対角の配向が、第１および第２の電極２０２、２０４のために使用可能である。
【００６１】
図１２は、例示的実施形態によるＭＴＪコア電流センサを製造する方法を示すフローチャートである。ステップ１２０２では、スマート・パワーまたはアナログ集積回路などの能動回路構成部品、すなわちデバイス７０４、７０６、７１２が内部に組み込まれた基板１２０２が設けられる。ステップ１２０６では、磁性被覆部２１４を有するディジット線（ＤＬ）２１０が、既知の半導体工程技術を使用して配置される。これは、例えば銅材料を蒸着するために、例えば、物理気相成長法、および電気めっきを使用することによって実施される。ステップ１２０８では、導電性ＭＴＪ電極層２０１すなわち下部ＭＴＪ電極２０１が、既知の半導体工程技術を使用して配置される。下部ＭＴＪ電極２０１は、例として、タンタル金属を含む。ステップ１２１０では、自由層２０２、トンネル・バリア２０６および固定層２０４を含むコアＭＴＪ構造を残して、ＭＴＪデバイスから多重層が既知の半導体工程技術を使用して取り除かれる。ステップ１２１２では、ＭＴＪ電流センサ８０２が、従来のリソグラフィ技術を使用してパターニングされる。ステップ１２１４では、上部ＭＴＪ電極が、既知の半導体工程技術を使用して配置される。ステップ１２１６では、中間誘電体層が、上部ＭＴＪ電極全体にわたって配置される。ステップ１２１８では、磁性被覆層もしくは磁性遮蔽層、またはその双方を有する導電性ビット線（ＢＬ）２０８が、既知の半導体工程技術を使用して配置される。ステップ１２２０では、電流検知が必要な能動回路構成部品またはデバイス８０４に、ＤＬ２１０および／またはＢＬ２０８が接続される。
【００６２】
少なくとも１つの実施形態例について説明したが、多数の変形例が存在し得る。上述した実施形態は、本発明の範囲、適用性、または構成を限定することを全く意図していない。添付の特許請求の範囲およびその均等物の範囲から逸脱することなく、要素の機能および配置において種々の変更が可能である。
【図面の簡単な説明】
【００６３】
【図１】例示の実施形態により構成されたＭＲＡＭセルの概略透視図。
【図２】簡略化したスマート・パワー集積回路アーキテクチャの概略断面図。
【図３】例示的実施形態により構成された集積回路デバイスの概略図。
【図４】図３に示した集積回路デバイスの概略横断面図。
【図５】例示的実施形態により構成された集積回路デバイスの概略横断面図。
【図６】例示的実施形態により構成された集積回路デバイス構成部品および要素の簡略図。
【図７】例示的実施形態により構成された集積回路デバイス構成部品および要素の簡略図。
【図８】例示的実施形態による関連のアクティブ回路（または「スマート・パワー」）構成部品の電流変化を検知するためのＭＴＪコア電流センサの具現化を示す回路図。
【図９】電極の少なくとも１つが正方形である本発明の実施形態によるＭＴＪの電極の分解平面図。
【図１０】電極の一方または双方が様々な例示的、非正方形の形状である本発明の実施形態によるＭＴＪの電極の分解平面図。
【図１１】少なくとも一方の電極が、他方の電極に対して種々の角度の配置を有するＭＴＪの電極の平面図。
【図１２】例示的実施形態によるＭＴＪコアの電流センサを製造する方法を示す流れ図。
【図１】
2009514229.tif 000003
【図２】
2009514229.tif 000004
【図３】
2009514229.tif 000005
【図４】
2009514229.tif 000006
【図５】
2009514229.tif 000007
【図６】
2009514229.tif 000008
【図７】
2009514229.tif 000009
【図８】
2009514229.tif 000010
【図９】
2009514229.tif 000011
【図１０】
2009514229.tif 000012
【図１１】
2009514229.tif 000013
【図１２】
2009514229.tif 000014
【国際調査報告】
2009514229.tif 000015