(57)【要約】  共振回路と整流手段の間に設けた誘導素子Ｌ２を含む誘導結合給電（ＩＣＰＴまたはＩＰＴ）ピックアップ回路を提供する。ＤＣインダクタは不要である。誘導素子Ｌ２は、ピックアップ・コイルＬ１のインダクタンスと実質的に同等のインダクタンスをもつように選択され、それにより反射インピーダンスの無効成分が低減または除去される。
2009539343.tif 000002
【特許請求の範囲】
【請求項１】
ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
ピックアップ回路への電力伝送を制御する制御手段と、
前記共振回路内に所定の力率を与えるように選択された電力調整インピーダンスとを有する、ＩＰＴピックアップ回路。
【請求項２】
前記所定の力率は１である、請求項１に記載のＩＰＴピックアップ回路。
【請求項３】
前記電力調整インピーダンスは誘導素子を含む、請求項１または請求項２に記載のＩＰＴピックアップ回路。
【請求項４】
前記誘導素子は前記共振回路と整流手段との間に設けられる、請求項３に記載のＩＰＴピックアップ回路。
【請求項５】
前記誘導素子は前記ピックアップ・インダクタのインダクタンスと実質的に同等となるように選択されたインダクタンスを有する、請求項３または請求項４に記載のＩＰＴピックアップ回路。
【請求項６】
前記同調キャパシタンスはカレントダブラを構成するように接続された２つ以上の容量素子を含む、前記請求項のいずれか１項に記載のＩＰＴピックアップ回路。
【請求項７】
前記電力調整インピーダンスは２つの前記容量素子の共通端子と前記整流器との間に接続された誘導素子を含む、請求項６に記載のＩＰＴピックアップ回路。
【請求項８】
前記電力調整インピーダンスは接続された補償容量素子を含む、前記請求項のいずれか１項に記載のＩＰＴピックアップ回路。
【請求項９】
前記整流手段の容量性負荷を補償するために前記同調キャパシタンスと誘導素子との間に。
【請求項１０】
前記補償容量素子は進み力率を打ち消す容量リアクタンスを有するように選択される、請求項８に記載のＩＰＴピックアップ回路。
【請求項１１】
前記整流器は負荷に並列なフィルタ・コンデンサに電流を供給する、前記請求項のいずれか１項に記載のＩＰＴピックアップ回路。
【請求項１２】
ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
前記共振回路からの電流を整流して負荷に供給する整流手段と、
前記共振回路および前記整流手段の間に設けられた誘導素子とを有する、ＩＰＴピックアップ回路。
【請求項１２】
添付図面の図３および図１０〜１７に示すいずれか一の実施形態に関して本明細書に実質的に記載されている、ＩＰＴピックアップ回路。
【請求項１３】
一次導電路と、前記請求項のいずれか１項に記載のピックアップ回路を含むピックアップとを有する、ＩＰＴシステム。
【請求項１４】
ＩＰＴシステム・ピックアップ内で誘起される電力を調整する方法であって、前記ピックアップ内に電力調整インピーダンスを設け、前記共振回路に力率補正を行うステップを含む方法。
【請求項１５】
前記ピックアップにおける共振回路と整流器との間に前記電力調整インピーダンスを設けるステップを含む、請求項１４に記載の方法。
【請求項１６】
前記電力調整インピーダンスは誘導素子を含む、請求項１５に記載の方法。
【請求項１７】
前記ピックアップの共振回路と前記インダクタンスとの間に補償キャパシタンスを設け、前記回路における前記整流手段の容量性負荷を補償するステップをさらに含む、請求項１６に記載の方法。
【請求項１８】
添付図面の図３および図１０〜１７に示すいずれか一の実施形態に関して本明細書に実質的に記載されている、ＩＰＴシステム。
【請求項１９】
添付図面の図３および図１０〜１７に示すいずれか一の実施形態に関して本明細書に実質的に記載されている、ＩＰＴシステム・ピックアップ内に誘起される電力を調整する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導結合給電（ＩＣＰＴまたはＩＰＴ）システムに関する。より詳しくは、本発明は、ＤＣインダクタが不要な改良型のＩＰＴピックアップ回路に関する。
【背景技術】
【０００２】
ＩＰＴシステムは、いくつかの産業上の分野で公知であり、従来の方法では満足のいく性能が出せなかった、例えばクリーンルーム、人間移動、マテリアル・ハンドリング、バッテリ充電などの分野において特に有利である。
【０００３】
基本的なＩＰＴシステムは、電源と、通常細長い導電路からなる一次軌道またはコイルと、一次導電路からのエネルギーを非接触にて伝送する１つまたは複数のピックアップとの３つの主要な要素からなる。ＩＰＴシステムの動作については米国特許明細書第５２９３３０８号（Ｂｏｙｓら）に記載されており、その内容を参照により本明細書に組み込む。
【０００４】
典型的なＩＰＴシステムを図１に示す。このシステムでは、電源１がインダクタンスＬＴの細長い「軌道」導体２に一定の電流ＩＴを流している。ピックアップ・インダクタＬ１は、軌道導体からの磁束の一部分が遮られることによってその内部に電圧が誘起される。この誘導電圧は、ピックアップ補償回路３を用いて共振され、整流器４を用いて整流された後、スイッチモード制御器回路５に入力され、この回路によって外部負荷に電力供給する出力端子６にＤＣ出力電圧が生成される。ほとんどの用途では、ピックアップ補償回路は、Ｌ１を動作周波数に同調させる並列コンデンサであり、スイッチモード制御器は、米国特許明細書第５２９３３０８号に記載された方法でピックアップを減結合することによって動作する。このような状況では、スイッチモード制御器は、見かけ上アップコンバータであり、スイッチモード制御器への入力はＤＣインダクタであるので、整流器は単純なチョーク・インプット・フィルタとして働く。
【０００５】
図２に詳細に示している並列同調ピックアップ制御器回路は広く使用されており、頑丈である。コンデンサＣ１は、ピックアップ・インダクタＬ１を所定の周波数に同調するのに使用される。ＤＣインダクタはＬＤＣで表されており、フィルタ・コンデンサＣＤＣを負荷Ｒの両端間に設ける。スイッチＳは、特定の用途にて軌道からピックアップ・コイルへの電力潮流を制御するために、必要に応じて広範囲のスイッチング周波数で動作させることができる。
【０００６】
動作時に、軌道から供給される電力は、負荷抵抗Ｒの所要電力と整合するようにスイッチＳによって制御される。出力が高い場合、Ｓをより長い割合の時間だけ「オフ」にし、出力が低い場合、Ｓをより長い割合の時間だけ「オン」にする。このようにして、一次導電路からピックアップ回路への電力伝送は、負荷が変動した場合でも、出力電圧を実質的に一定に保つように制御される。実際には、出力電圧は、必要な値の±１０％の範囲となるように調節される。電圧が１０％よりも高い場合には、スイッチは完全にオンとされ、電圧が１０％以上低い場合には、スイッチが完全にオフとされる。
【０００７】
しかし、前記回路を使用する場合、以下のような幾つかの欠点がある。
１．回路が完全に同調されていても、ピックアップ・コイル中を流れる電流は、軌道導体内の電流と完全に同相ではない電圧を軌道導体内に再誘起するので、回路は容量性負荷を軌道、ひいては電源に与えることになる。
２．ＤＣインダクタを流れるＤＣ電流は、ピックアップ回路からの高調波電流を含んでおり、軌道導体内に誘起される高調波電圧によってＥＭＩ／ＲＦＩを起こすことがあり、性能を低下させることもある。多くの場合、このような高調波は、ＤＣインダクタ内の不連続電流によって生じ、これにより電力の顕著な損失を生じる。そのため、不連続電流の流れを防ぐためには、大きなＤＣインダクタが必要である。
３．ピックアップ回路内の無効電力は、ピックアップ回路内の構成部品にストレスをかける。
４．ＤＣインダクタは物理的に大きく、高価な構成要素である。
【特許文献１】米国特許第５２９３３０８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上記欠点の少なくとも１つを克服または改善するＩＰＴピックアップ回路、システム、または方法を提供することにある。
【０００９】
あるいは、本発明の目的は、少なくとも公衆に有用な選択肢を与えるＩＰＴピック回路、システム、または方法を提供することにある。
【課題を解決するための手段】
【００１０】
したがって、本発明は、第１の態様において、ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
ＩＰＴピックアップ回路への電力伝送を制御する制御手段と、
前記共振回路内に所定の力率を与えるように選択された電力調整インピーダンスとを有するＩＰＴピックアップ回路に関する。
【００１１】
好ましくは、前記所定の力率は１である。
【００１２】
好ましくは、電力調整インピーダンスは誘導素子を含む。好ましい一実施形態では、当該誘導素子は、共振回路と整流手段の間に設けられる。
【００１３】
好ましくは、前記誘導素子は、前記ピックアップ・インダクタのインダクタンスと実質的に同等となるように選択されたインダクタンスを有する。同調キャパシタンスは、カレントダブラ（倍電流）を構成するように接続された２つ以上の容量素子を含むことができる。
【００１４】
好ましい一実施形態において、電力調整インピーダンスは、２つの容量素子の共通端子と整流器との間に接続された誘導素子を含む。
【００１５】
好ましくは、電力調整インピーダンスは、ＩＰＴピックアップ回路上の整流手段の容量性負荷を補償するために同調キャパシタンスと誘導素子との間に接続された補償容量素子を含む。この補償容量素子は、回路の進み力率を打ち消す容量リアクタンスを持つように選択することができる。
【００１６】
本発明は、別の一態様において、
ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
前記共振回路からの電流を整流して負荷に供給する整流手段と、
前記共振回路および前記整流手段の間に設けられた誘導素子とを有するＩＰＴピックアップ回路に関する。
【００１７】
本発明は、別の一態様において、一次導電路と、前記ピックアップ回路を含むピックアップとを有するＩＰＴシステムに関する。
【００１８】
本発明は、さらに別の一態様において、ＩＰＴシステム・ピックアップ内で誘起される電力を調整する方法であって、共振回路に力率補正を行なうためにピックアップ内に電力調整インピーダンスを設けるステップを含む方法に関する。
【００１９】
好ましくは、この方法は、前記ピックアップの共振回路と整流器との間に電力調整インピーダンスを設けるステップを含む。電力調整インピーダンスは、誘導素子を含むことができる。
【００２０】
好ましくは、この方法は、ピックアップの共振回路とインダクタンスとの間に補償キャパシタンスを設け、前記回路上の整流手段の容量性負荷を補償するステップを含む。
【００２１】
本発明は、本明細書に記載のいかなる新規な特徴または特徴の組合せも広く含む。
【００２２】
本発明のその他の諸態様は、以下の説明から明らかになろう。
【発明を実施するための最良の形態】
【００２３】
添付の図面を参照して、以下に本発明の諸実施形態について実施例を挙げて説明する。
【００２４】
図１は、公知のＩＰＴシステムの概略図である。
図２は、公知の並列同調ピックアップ回路の回路図である。
図３は、本発明による新規な並列同調ピックアップ回路の回路図である。
図４は、図２のピックアップ回路のシミュレーションのための回路図である。
図５および図６は、図４の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図７は、ＤＣインダクタを有しない図２のピックアップ回路のシミュレーションのための回路図である。
図８および図９は、図７の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図１０は、図３のピックアップ回路のシミュレーションのための回路図である。
図１１および図１２は、図１０の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図１３は、電流倍率器を含む図３のピックアップ回路のシミュレーションのための回路図である。
図１４および図１５は、図１３の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図１６は、力率１を得るのに必要な容量リアクタンス補償（補正）量を示すグラフである。
図１７は、本発明による力率１のＩＰＴピックアップ・システムの回路図である。
【００２５】
図３に示す新回路において、図１のピックアップ補償回路は、従来どおり並列キャパシタンスを含み、さらに所定の力率を与えるために電力調整インピーダンスを使用している。ＤＣインダクタは有していない。後述するように、電力調整インピーダンスは、単一の誘導要素でも複数の要素でもよい。図３において、電力調整インピーダンスは、共振回路と整流器との間に直列インダクタＬ２を含んでいる。回路の残りの部分は、図２の残りの部分と同じである。インダクタＬ２は、ピックアップ・コイルＬ１のインダクタンスと実質的に同等の（最も好ましくは、まったく同一の）インダクタンスをもつように選択され、同調コンデンサＣは、共振周波数でピックアップ・インダクタンスを同調させるために従来と同様に選択される。ＤＣインダクタＬＤＣは不要であるので、コストおよびスペースの大幅に節約することができる。
【００２６】
回路間の比較は、ピックアップが軌道回路に反射する負荷を比較することによって行うことができる。図２の回路の一次軌道に反射される理想的なインピーダンスは次式で与えられる。
【００２７】
【数１】
2009539343.tif 000003
【００２８】
ここで、第１項は、所望の項であり、実際の（有効）電力の流れに対応している。それに対し、第２項は無効電力の流れであり、軌道回路を離調するように働く。これに関して、離調は一定であり、負荷の変動（すなわちＲの変動）の影響を受けないが、軌道とピックアップ・コイルとの間の相互インダクタンスＭの変動の影響を受ける。軌道に対してピックアップが移動しまたは移動可能であるシステムでは、ピックアップが軌道に沿って動く際にわずかに左右に蛇行するとき、常にこのような変動が起きる。
【００２９】
図３の回路では、理想的な反射インピーダンスが次式で与えられる。
【００３０】
【数２】
2009539343.tif 000004
【００３１】
この式から、反射インピーダンスは純抵抗であることがわかる。すなわち、反射インピーダンスは有効電力に関する限り同等であるが、無効成分が完全に除去されている。整流器の挙動が異なるため、等価抵抗が２つの式ではわずかに変化していることがわかる。
【００３２】
整流器および純抵抗負荷がない場合には、Ｚｒについてのこれらの式は正確であるが、ダイオード整流器がある場合は精度が失われる。図２に示すオリジナルの回路では、この精度の損失を回復するのは困難であるが、本明細書に記載の新回路では補償することが可能である。
【００３３】
測定された性能
図２の従来の回路に比較した電力調整インピーダンスを含む新規なピックアップ・トポロジーの性能についての測定値を４つの条件のそれぞれについて次に示す。それぞれの場合、ピックアップ・コイルＬ１における電流および誘導電圧を１つのグラフで示し、負荷における電流および電圧を他のグラフで示す。実際には、ピックアップが動作している間は誘導電圧を観察することができないので、本明細書ではすべての結果をコンピュータ・シミュレーションによって示している。回路はカレントダブラを使用している最後の回路（図１３）を除いてすべて公称、同一の電力用である。これらの回路は以下の通りである。
１．「オリジナル」の回路（図４）。図５にピックアップ・コイルにおける電流および電圧を示し、図６に負荷における電流および電圧を示す。
２．ＤＣインダクタを有しない「オリジナル」の回路（図７）。図８にピックアップ・コイルにおける電流および電圧を示し、図９に負荷における電流および電圧を示す。
３．新回路（図１０）。図１１にピックアップ・コイルにおける電流および電圧を示し、図１２に負荷における電流および電圧を示す。
４．カレントダブラを有する新回路（図１３）。図１４にピックアップ・コイルにおける電流および電圧を示し、図１５に負荷における電流および電圧を示す。
【００３４】
ここでシミュレートされた回路は、制御器を用いずに理想条件下でテストしているので、各回路は持続可能な最大電力で動作する。２０オームの負荷抵抗Ｒを用い、すべての回路を３８．４ｋＨｚで動作させる。すべての場合に、ピックアップ・コイルの誘導電圧は、３．０Ｖｒｍｓであるものとする。
【００３５】
図４〜６は、オリジナルの回路が誘導電圧とインダクタ電流との間に顕著な位相の遅れ方向のずれが生じることを示している。ＤＣインダクタＬＤＣを除くと（図７〜９）、この位相のずれはさらに大きくなり、電力が３３％ほど低下する。この低下は、整流器の出力電流が不連続であり（この電流はまた高調波に富んでいる）、力率が小さいことによって生じている。
【００３６】
新回路（図１０〜１２）は、ピックアップ・インダクタ中の誘導電圧と電流とが実質的に同相であり、高い力率を示しており、負荷電流が整流後の正弦波に極めて近似している。ＤＣインダクタＬＤＣの有無により整流器の作用が異なるため、出力電圧は図４〜６の回路のそれより低い。実際には、この新回路は、ピックアップ回路におけるダイオード整流器の容量性負荷によって僅かに進み力率を示す。当業者であれば、所定の力率を与えるためにインダクタＬ２を選択または調整できること、および／または別の構成部品を電力調整インピーダンスの一部分として使用可能であること、たとえばＬ２に直列にコンデンサを接続して進み力率を補償できることが理解されよう。図１７は、この補償コンデンサＣ３を含めた完全な回路を示している。
【００３７】
補償コンデンサＣ３をＬ２に直列接続して用いる場合、そのコンデンサの値はＬ１−Ｃ１−Ｌ２要素のリアクタンス（これらは上記の通りすべて同じリアクタンスであることが好ましい。）に正規化して選択された値としなければならない。ピックアップ・インダクタＬ１における誘導電圧に正規化されたＤＣ出力電圧の関数としてのＣ３のリアクタンスの値を図１６に示している。このグラフは、実験値と比較したコンピュータ・シミュレーション結果の値を示す。例えば、誘導ピックアップ電圧が３Ｖｒｍｓであり、要求される出力電圧が６ＶＤＣである場合、力率の比は２．０である。図１６では、２０の比に対する必要な補正値が０．６であり、直列コンデンサの必要なリアクタンスがＬ１−Ｃ１−Ｌ２要素のリアクタンスの０．６倍となっている。したがって、Ｃ３に要求されるリアクタンスは、Ｌ２のリアクタンスの０．６倍である。この補正により、電力調整インピーダンスは上記の進み力率を完全に打ち消すことができる。
【００３８】
実施例のカレントダブラなどの電流倍率器を用いる場合、出力電流（図１３〜１５参照）は、回路３の出力電流（図１０〜１２参照）の正確に２倍となるので、負荷抵抗Ｒが同じ場合には出力電圧は２倍になる。この倍率作用はどのような比率でも同調コンデンサＣを分割し、（図１７のＣ１およびＣ２など、複数の直列コンデンサを設け）、同調コンデンサの共通端子と整流器との間にインダクタＬ２を接続することで比較的容易に得ることができる。同じ倍率作用を図２の回路に用いることができるが、大きい制限を伴う。
【００３９】
回路１および回路３の力率を比較すると、回路１では、入力電圧および電流が３６０ｍＡで３Ｖであり、出力電圧（１ダイオード当たり０．３５Ｖを可能にする）が０．１９５Ａで４．６Ｖであるので、回路の力率は０．８３である。回路３の場合には、２００ｍＡで３Ｖの入力に対して出力が０．１５５Ａで３．８Ｖであり、力率は０．９８となる。このことは、非常に顕著な改善であり、制御器への種々の入力電流において明らかであることが判明している。したがって、この新回路は、この点でオリジナルの制御器よりも著しく高効率となることが期待できる。
【００４０】
新回路は製作が簡単であり、従来の回路よりも高い融通性を備える。それは、より高効率であり、より高力率である。この新回路は、特定値を有するＡＣインダクタＬ２などの電力調整インピーダンスを用いる。従来の回路では、「大きな」ＤＣインダクタＬＤＣを使用していたが、新回路のインダクタはより小型で、低コストである。ピックアップ制御器に簡単なコンデンサで作製された電流倍率器を使用できることも大きな利点である。新回路はまた、無効電力の減少または除去によって構成要素にかかるストレスを低減できるという利点もある。この回路は、力率および同調特性に優れるという直列同調ピックアップの利点を有するが、共振コンデンサなどの構成要素の両端間の電圧が減少する。
【００４１】
実際の回路では、新規の技術は、非常に顕著な利点も有する。図２の回路において、ダイオード整流器は、Ｃ１から直接供給された整流電流で整流する。この結果、逆回復電流がほぼ無制限となり、このような大きな電流によって顕著な無線周波数干渉（ＲＦＩ）が起きることになる。しかし、新回路では、逆回復電流はＬ２を介して供給され、したがって整流電流変化率ｄｉ／ｄｔはより良く制御され、電流ピークがより低く、ＲＦＩがより少なくなる。
【００４２】
上記の説明では、公知の均等物を有する本発明の特定の構成要素または完成品について言及してきたが、このような均等物は個々に記載されているかのように本明細書に含まれる。本発明は、本発明の可能な実施形態に関して実施例によって説明してきたが、本発明の範囲から逸脱することなく本発明に変更または改良を加えることができることを理解されたい。
【００４３】
「含む、備える（comprising）」およびその変形である「comprise」または「comprises」は、文脈上明確に反対の解釈が必要とされない限り、本明細書では包含的な意味で解釈すべきである。
【００４４】
本明細書中で従来技術に関する議論がある場合、その議論を、そのような従来技術が当分野で公知であること、あるいは共通の一般的知識の一部を成すことを認めるものであるとみなすべきではない。
【図面の簡単な説明】
【００４５】
【図１】公知のＩＰＴシステムの概略図である。
【図２】公知の並列同調ピックアップ回路の回路図である。
【図３】本発明による新規な並列同調ピックアップ回路の回路図である。
【図４】図２のピックアップ回路のシミュレーションのための回路図である。
【図５】図４の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図６】図４の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図７】ＤＣインダクタを有しない図２のピックアップ回路のシミュレーションのための回路図である。
【図８】図７の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図９】図７の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１０】図３のピックアップ回路のシミュレーションのための回路図である。
【図１１】図１０の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１２】図１０の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１３】電流倍率器を含む図３のピックアップ回路のシミュレーションのための回路図である。
【図１４】図１３の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１５】図１３の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１６】力率１を得るのに必要な容量リアクタンス補償（補正）量を示すグラフである。
【図１７】本発明による力率１のＩＰＴピックアップ・システムの回路図である。
【図１】
2009539343.tif 000005
【図２】
2009539343.tif 000006
【図３】
2009539343.tif 000007
【図４】
2009539343.tif 000008
【図５】
2009539343.tif 000009
【図６】
2009539343.tif 000010
【図７】
2009539343.tif 000011
【図８】
2009539343.tif 000012
【図９】
2009539343.tif 000013
【図１０】
2009539343.tif 000014
【図１１】
2009539343.tif 000015
【図１２】
2009539343.tif 000016
【図１３】
2009539343.tif 000017
【図１４】
2009539343.tif 000018
【図１５】
2009539343.tif 000019
【図１６】
2009539343.tif 000020
【図１７】
2009539343.tif 000021
【手続補正書】
【提出日】平成20年6月16日(2008.6.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ピックアップ・インダクタおよび前記ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
ピックアップ回路への電力伝送を制御する制御手段と、
前記共振回路内に所定の力率を与えるように選択され、前記共振回路と前記制御手段との間に直列に設けられた電力調整インピーダンスとを有する、ＩＰＴピックアップ回路。
【請求項２】
前記所定の力率は１である、請求項１に記載のＩＰＴピックアップ回路。
【請求項３】
前記電力調整インピーダンスは誘導素子を含む、請求項１または請求項２に記載のＩＰＴピックアップ回路。
【請求項４】
前記誘導素子は前記共振回路と整流手段との間に設けられる、請求項３に記載のＩＰＴピックアップ回路。
【請求項５】
前記誘導素子は前記ピックアップ・インダクタのインダクタンスと実質的に同等となるように選択されたインダクタンスを有する、請求項３または請求項４に記載のＩＰＴピックアップ回路。
【請求項６】
前記同調キャパシタンスはカレントダブラを構成するように接続された２つ以上の容量素子を含む、前記請求項のいずれか１項に記載のＩＰＴピックアップ回路。
【請求項７】
前記電力調整インピーダンスは２つの前記容量素子の共通端子と前記制御手段との間に接続された誘導素子を含む、請求項６に記載のＩＰＴピックアップ回路。
【請求項８】
前記電力調整インピーダンスは、前記同調キャパシタンスと誘導素子との間に接続された補償容量素子を含み、前記整流手段の容量性負荷を補償するようにした、請求項４に記載、または請求項４に従属する場合の請求項５〜７のいずれか１項に記載のＩＰＴピックアップ回路。
【請求項９】
前記補償容量素子は進み力率を打ち消す容量リアクタンスを有するように選択される、請求項８に記載のＩＰＴピックアップ回路。
【請求項１０】
前記整流手段は負荷に並列なフィルタ・コンデンサに電流を供給する、請求項４に記載、または請求項４に従属する場合の請求項５〜８のいずれか１項に記載のＩＰＴピックアップ回路。
【請求項１１】
ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
前記共振回路からの電流を整流して負荷に供給する整流手段と、
前記共振回路および前記整流手段の間に直列に設けられた誘導素子とを有する、ＩＰＴピックアップ回路。
【請求項１２】
添付図面の図３および図１０〜１７に示すいずれか一の実施形態に関して本明細書に実質的に記載されているＩＰＴピックアップ回路。
【請求項１３】
一次導電路と、前記請求項のいずれか１項に記載のピックアップ回路とを含むピックアップとを有する、ＩＰＴシステム。
【請求項１４】
ＩＰＴシステム・ピックアップ内で誘起される電力を調整する方法であって、前記ピックアップにおける共振回路と整流器との間に直列に電力調整インピーダンスを設け、前記共振回路に力率補正を行うステップを含む方法。
【請求項１５】
前記電力調整インピーダンスは誘導素子を含む、請求項１４に記載の方法。
【請求項１６】
前記ピックアップの共振回路と前記誘導素子との間に補償キャパシタンスを設け、前記回路上の前記整流器の容量性負荷を補償するステップをさらに含む、請求項１５に記載の方法。
【請求項１７】
ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
ＩＰＴピックアップ回路への電力伝送を制御する制御手段と、
前記共振回路内に実質的に力率１を与えるように選択された電力調整インピーダンスとを有する、ＩＰＴピックアップ。
【請求項１８】
添付図面の図３および図１０〜１７に示すいずれか一の実施形態に関して本明細書に実質的に記載されている、ＩＰＴシステム。
【請求項１９】
添付図面の図３および図１０〜１７に示すいずれか一の実施形態に関して本明細書に実質的に記載されている、ＩＰＴシステム・ピックアップ内に誘起される電力を調整する方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導結合給電（ＩＣＰＴまたはＩＰＴ）システムに関する。より詳しくは、本発明は、ＤＣインダクタが不要な改良型のＩＰＴピックアップ回路に関する。
【背景技術】
【０００２】
ＩＰＴシステムは、いくつかの産業上の分野で公知であり、従来の方法では満足のいく性能が出せなかった、例えばクリーンルーム、人間移動、マテリアル・ハンドリング、バッテリ充電などの分野において特に有利である。
【０００３】
基本的なＩＰＴシステムは、電源と、通常細長い導電路からなる一次軌道またはコイルと、一次導電路からのエネルギーを非接触にて伝送する１つまたは複数のピックアップとの３つの主要な要素からなる。ＩＰＴシステムの動作については米国特許明細書第５２９３３０８号（Ｂｏｙｓら）に記載されており、その内容を参照により本明細書に組み込む。
【０００４】
典型的なＩＰＴシステムを図１に示す。このシステムでは、電源１がインダクタンスＬＴの細長い「軌道」導体２に一定の電流ＩＴを流している。ピックアップ・インダクタＬ１は、軌道導体からの磁束の一部分が遮られることによってその内部に電圧が誘起される。この誘導電圧は、ピックアップ補償回路３を用いて共振され、整流器４を用いて整流された後、スイッチモード制御器回路５に入力され、この回路によって外部負荷に電力供給する出力端子６にＤＣ出力電圧が生成される。ほとんどの用途では、ピックアップ補償回路は、Ｌ１を動作周波数に同調させる並列コンデンサであり、スイッチモード制御器は、米国特許明細書第５２９３３０８号に記載された方法でピックアップを減結合することによって動作する。このような状況では、スイッチモード制御器は、見かけ上アップコンバータであり、スイッチモード制御器への入力はＤＣインダクタであるので、整流器は単純なチョーク・インプット・フィルタとして働く。
【０００５】
図２に詳細に示している並列同調ピックアップ制御器回路は広く使用されており、頑丈である。コンデンサＣ１は、ピックアップ・インダクタＬ１を所定の周波数に同調するのに使用される。ＤＣインダクタはＬＤＣで表されており、フィルタ・コンデンサＣＤＣを負荷Ｒの両端間に設ける。スイッチＳは、特定の用途にて軌道からピックアップ・コイルへの電力潮流を制御するために、必要に応じて広範囲のスイッチング周波数で動作させることができる。
【０００６】
動作時に、軌道から供給される電力は、負荷抵抗Ｒの所要電力と整合するようにスイッチＳによって制御される。出力が高い場合、Ｓをより長い割合の時間だけ「オフ」にし、出力が低い場合、Ｓをより長い割合の時間だけ「オン」にする。このようにして、一次導電路からピックアップ回路への電力伝送は、負荷が変動した場合でも、出力電圧を実質的に一定に保つように制御される。実際には、出力電圧は、必要な値の±１０％の範囲となるように調節される。電圧が１０％よりも高い場合には、スイッチは完全にオンとされ、電圧が１０％以上低い場合には、スイッチが完全にオフとされる。
【０００７】
しかし、この回路を使用する場合、以下のような幾つかの欠点がある。
１．回路が完全に同調されていても、ピックアップ・コイル中を流れる電流は、軌道導体内の電流と完全に同相ではない電圧を軌道導体内に再誘起するので、回路は容量性負荷を軌道、ひいては電源に与えることになる。
２．ＤＣインダクタを流れるＤＣ電流は、ピックアップ回路からの高調波電流を含んでおり、軌道導体内に誘起される高調波電圧によってＥＭＩ／ＲＦＩを起こすことがあり、性能を低下させることもある。多くの場合、このような高調波は、ＤＣインダクタ内の不連続電流によって生じ、これにより電力の顕著な損失を生じる。そのため、不連続電流の流れを防ぐためには、大きなＤＣインダクタが必要である。
３．ピックアップ回路内の無効電力は、ピックアップ回路内の構成部品にストレスをかける。
４．ＤＣインダクタは物理的に大きく、高価な構成要素である。
【特許文献１】米国特許第５２９３３０８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、上記欠点の少なくとも１つを克服または改善するＩＰＴピックアップ回路、システム、または方法を提供することにある。
【０００９】
あるいは、本発明の目的は、少なくとも公衆に有用な選択肢を与えるＩＰＴピック回路、システム、または方法を提供することにある。
【課題を解決するための手段】
【００１０】
したがって、本発明は、第１の態様において、ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
ＩＰＴピックアップ回路への電力伝送を制御する制御手段と、
前記共振回路内に所定の力率を与えるように選択され、共振回路と制御手段の間に直列に設けられた電力調整インピーダンスとを有するＩＰＴピックアップ回路に関する。
【００１１】
好ましくは、前記所定の力率は１である。
【００１２】
好ましくは、電力調整インピーダンスは誘導素子を含む。好ましい一実施形態では、当該誘導素子は、共振回路と整流手段との間に設けられる。
【００１３】
好ましくは、前記誘導素子は、前記ピックアップ・インダクタのインダクタンスと実質的に同等となるように選択されたインダクタンスを有する。同調キャパシタンスは、カレントダブラ（倍電流）を構成するように接続された２つ以上の容量素子を含むことができる。
【００１４】
好ましい一実施形態において、電力調整インピーダンスは、２つの容量素子の共通端子と前記制御手段との間に接続された誘導素子を含む。
【００１５】
好ましくは、電力調整インピーダンスは、ＩＰＴピックアップ回路上の整流手段の容量性負荷を補償するために同調キャパシタンスと誘導素子との間に接続された補償容量素子を含む。この補償容量素子は、回路の進み力率を打ち消す容量リアクタンスを持つように選択することができる。
【００１６】
本発明は、別の一態様において、
ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、
前記共振回路からの電流を整流して負荷に供給する整流手段と、
前記共振回路および前記整流手段の間に直列に設けられた誘導素子とを有するＩＰＴピックアップ回路に関する。
【００１７】
本発明は、別の一態様において、一次導電路と、前記請求項のいずれか１項に記載のピックアップ回路を含むピックアップとを有するＩＰＴシステムに関する。
【００１８】
本発明は、さらに別の一態様において、ＩＰＴシステム・ピックアップ内で誘起される電力を調整する方法であって、共振回路に力率補正を行うためにピックアップの共振回路と整流器との間に直列に電力調整インピーダンスを設けるステップを含む方法に関する。
【００１９】
好ましくは、この電力調整インピーダンスは、誘導素子を含むことができる。
【００２０】
好ましくは、この方法は、ピックアップの共振回路とインダクタンスとの間に補償キャパシタンスを設け、前記回路上の整流手段の容量性負荷を補償するステップを含む。
【００２１】
本発明は、別の一態様において、ピックアップ・インダクタおよび該ピックアップ・インダクタに並列な同調キャパシタンスを備える共振回路と、ピックアップ回路への電力伝送を制御する制御手段と、前記共振回路に実質的に力率１を与えるように選択された電力調整インピーダンスとを有する、ＩＰＴピックアップに関する。
【００２２】
本発明は、本明細書に記載のいかなる新規な特徴または特徴の組合せも広く含む。
【００２３】
本発明のその他の諸態様は、以下の説明から明らかになろう。
【発明を実施するための最良の形態】
【００２４】
添付の図面を参照して、以下に本発明の諸実施形態について実施例を挙げて説明する。
【００２５】
図１は、公知のＩＰＴシステムの概略図である。
図２は、公知の並列同調ピックアップ回路の回路図である。
図３は、本発明による新規な並列同調ピックアップ回路の回路図である。
図４は、図２のピックアップ回路のシミュレーションのための回路図である。
図５および図６は、図４の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図７は、ＤＣインダクタを有しない図２のピックアップ回路のシミュレーションのための回路図である。
図８および図９は、図７の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図１０は、図３のピックアップ回路のシミュレーションのための回路図である。
図１１および図１２は、図１０の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図１３は、電流倍率器を含む図３のピックアップ回路のシミュレーションのための回路図である。
図１４および図１５は、図１３の回路の共振回路および負荷における電流および電圧をそれぞれ時間に対してプロットしたグラフである。
図１６は、力率１を得るのに必要な容量リアクタンス補償（補正）量を示すグラフである。
図１７は、本発明による力率１のＩＰＴピックアップ・システムの回路図である。
【００２６】
図３に示す新回路において、図１のピックアップ補償回路は、従来どおり並列キャパシタンスを含み、さらに所定の力率を与えるために電力調整インピーダンスを使用している。ＤＣインダクタは有していない。後述するように、電力調整インピーダンスは、単一の誘導要素でも複数の要素でもよい。図３において、電力調整インピーダンスは、共振回路と整流器との間に直列インダクタＬ２を含んでいる。回路の残りの部分は、図２の残りの部分と同じである。インダクタＬ２は、ピックアップ・コイルＬ１のインダクタンスと実質的に同等の（最も好ましくは、まったく同一の）インダクタンスをもつように選択され、同調コンデンサＣは、共振周波数でピックアップ・インダクタンスを同調させるために従来と同様に選択される。ＤＣインダクタＬＤＣは不要であるので、コストおよびスペースの大幅に節約することができる。
【００２７】
回路間の比較は、ピックアップが軌道回路に反射する負荷を比較することによって行うことができる。図２の回路の一次軌道に反射される理想的なインピーダンスは次式で与えられる。
【００２８】
【数１】
2009539343.tif 000022
【００２９】
ここで、第１項は、所望の項であり、実際の（有効）電力の流れに対応している。それに対し、第２項は無効電力の流れであり、軌道回路を離調するように働く。これに関して、離調は一定であり、負荷の変動（すなわちＲの変動）の影響を受けないが、軌道とピックアップ・コイルとの間の相互インダクタンスＭの変動の影響を受ける。軌道に対してピックアップが移動しまたは移動可能であるシステムでは、ピックアップが軌道に沿って動く際にわずかに左右に蛇行するとき、常にこのような変動が起きる。
【００３０】
図３の回路では、理想的な反射インピーダンスが次式で与えられる。
【００３１】
【数２】
2009539343.tif 000023
【００３２】
この式から、反射インピーダンスは純抵抗であることがわかる。すなわち、反射インピーダンスは有効電力に関する限り同等であるが、無効成分が完全に除去されている。整流器の挙動が異なるため、等価抵抗が２つの式ではわずかに変化していることがわかる。
【００３３】
整流器および純抵抗負荷がない場合には、Ｚｒについてのこれらの式は正確であるが、ダイオード整流器がある場合は精度が失われる。図２に示すオリジナルの回路では、この精度の損失を回復するのは困難であるが、本明細書に記載の新回路では補償することは可能である。
【００３４】
測定された性能
図２の従来の回路に比較した電力調整インピーダンスを含む新規なピックアップ・トポロジーの性能についての測定値を４つの条件のそれぞれについて次に示す。それぞれの場合、ピックアップ・コイルＬ１における電流および誘導電圧を１つのグラフで示し、負荷における電流および電圧を他のグラフで示す。実際には、ピックアップが動作している間は誘導電圧を観察することができないので、本明細書ではすべての結果をコンピュータ・シミュレーションによって示している。カレントダブラを使用している最後の回路（図１３）を除いて回路はすべて公称、同一の電力用である。これらの回路は以下の通りである。
１．「オリジナル」の回路（図４）。図５にピックアップ・コイルにおける電流および電圧を示し、図６に負荷における電流および電圧を示す。
２．ＤＣインダクタを有しない「オリジナル」の回路（図７）。図８にピックアップ・コイルにおける電流および電圧を示し、図９に負荷における電流および電圧を示す。
３．新回路（図１０）。図１１にピックアップ・コイルにおける電流および電圧を示し、図１２に負荷における電流および電圧を示す。
４．カレントダブラを有する新回路（図１３）。図１４にピックアップ・コイルにおける電流および電圧を示し、図１５に負荷における電流および電圧を示す。
【００３５】
ここでシミュレートされた回路は、制御器を用いずに理想条件下でテストしているので、各回路は持続可能な最大電力で動作する。２０オームの負荷抵抗Ｒを用い、すべての回路を３８．４ｋＨｚで動作させる。すべての場合に、ピックアップ・コイルの誘導電圧は、３．０Ｖｒｍｓであるものとする。
【００３６】
図４〜６は、オリジナルの回路が誘導電圧とインダクタ電流との間に顕著な位相の遅れ方向のずれが生じることを示している。ＤＣインダクタＬＤＣを除くと（図７〜９）、この位相のずれはさらに大きくなり、電力が３３％ほど低下する。この低下は、整流器の出力電流が不連続であり（この電流はまた高調波に富んでいる）、力率が小さいことによって生じている。
【００３７】
新回路（図１０〜１２）は、ピックアップ・インダクタ中の誘導電圧と電流とが実質的に同相であり、高い力率を示しており、負荷電流が整流後の正弦波に極めて近似している。ＤＣインダクタＬＤＣの有無により整流器の作用が異なるため、出力電圧は図４〜６の回路のそれより低い。実際には、この新回路は、ピックアップ回路におけるダイオード整流器の容量性負荷によって僅かに進み力率を示す。当業者であれば、所定の力率を与えるためにインダクタＬ２を選択または調整できること、および／または別の構成部品を電力調整インピーダンスの一部分として使用可能であること、たとえばＬ２に直列にコンデンサを接続して進み力率を補償できることが理解されよう。図１７は、この補償コンデンサＣ３を含めた完全な回路を示している。
【００３８】
補償コンデンサＣ３をＬ２に直列接続して用いる場合、そのコンデンサの値はＬ１−Ｃ１−Ｌ２要素のリアクタンス（これらは上記の通りすべて同じリアクタンスであることが好ましい。）に正規化して選択された値としなければならない。ピックアップ・インダクタＬ１における誘導電圧に正規化されたＤＣ出力電圧の関数としてのＣ３のリアクタンスの値を図１６に示している。このグラフは、実験値と比較したコンピュータ・シミュレーション結果の値を示す。例えば、誘導ピックアップ電圧が３Ｖｒｍｓであり、要求される出力電圧が６ＶＤＣである場合、力率の比は２．０である。図１６では、２０の比に対する必要な補正値が０．６であり、直列コンデンサの必要なリアクタンスがＬ１−Ｃ１−Ｌ２要素のリアクタンスの０．６倍となっている。したがって、Ｃ３に要求されるリアクタンスは、Ｌ２のリアクタンスの０．６倍である。この補正により、電力調整インピーダンスは上記の進み力率を完全に打ち消すことができる。
【００３９】
実施例のカレントダブラなどの電流倍率器を用いる場合、出力電流（図１３〜１５参照）は、回路３の出力電流（図１０〜１２参照）の正確に２倍となるので、負荷抵抗Ｒが同じ場合には出力電圧は２倍になる。この倍率作用は、どのような比率でも同調コンデンサＣを分割し（図１７のＣ１およびＣ２など、複数の直列コンデンサを設け）、同調コンデンサの共通端子と整流器との間にインダクタＬ２を接続することで比較的容易に得ることができる。同じ倍率作用を図２の回路に用いることができるが、大きい制限を伴う。
【００４０】
回路１および回路３の力率を比較すると、回路１では、入力電圧および電流が３６０ｍＡで３Ｖであり、出力電圧（１ダイオード当たり０．３５Ｖを可能にする）が０．１９５Ａで４．６Ｖであるので、回路の力率は０．８３である。回路３の場合には、２００ｍＡで３Ｖの入力に対して出力が０．１５５Ａで３．８Ｖであり、力率は０．９８となる。このことは、非常に顕著な改善であり、制御器への種々の入力電流を種々変更した場合でも明らかであることが判明している。したがって、この新回路は、この点でオリジナルの制御器よりも著しく高効率となることが期待できる。
【００４１】
新回路は製作が簡単であり、従来の回路よりも高い融通性を備える。それは、より高効率であり、より高力率である。この新規な回路は、特定値を有するＡＣインダクタＬ２などの電力調整インピーダンスを用いる。従来の回路は、「大きな」ＤＣインダクタＬＤＣを使用していたが、新回路のインダクタはより小型で、低コストである。ピックアップ制御器に簡単なコンデンサで作製された電流倍率器を使用できることも大きな進歩である。新回路はまた、無効電力の減少または除去によって構成要素にかかるストレスを低減できるという利点もある。この回路は、力率および同調特性に優れるという直列同調ピックアップの利点を有するが、共振コンデンサなどの構成要素の両端間の電圧が減少する。
【００４２】
実際の回路では、新規の技術は、非常に顕著な利点も有する。図２の回路において、ダイオード整流器は、Ｃ１から直接供給された整流電流で整流する。この結果、逆回復電流がほぼ無制限となり、このような大きな電流によって顕著な無線周波数干渉（ＲＦＩ）が起きることになる。しかし、新回路では、逆回復電流はＬ２を介して供給され、したがって整流電流変化率ｄｉ／ｄｔはより良く制御され、電流ピークがより低く、ＲＦＩがより少なくなる。
【００４３】
上記の説明では、公知の均等物を有する本発明の特定の構成要素または完成品について言及してきたが、このような均等物は個々に記載されているかのように本明細書に含まれる。本発明は、本発明の可能な実施形態に関して実施例によって説明してきたが、本発明の範囲から逸脱することなく本発明に変更または改良を加えることができることを理解されたい。
【００４４】
「含む、備える（comprising）」およびその変形である「comprise」または「comprises」は、文脈上明確に反対の解釈が必要とされない限り、本明細書では包含的な意味で解釈すべきである。
【００４５】
本明細書中で従来技術に関する議論がある場合、その議論を、そのような従来技術が当分野で公知であること、あるいは共通の一般的知識の一部を成すことを認めるものであるとみなすべきではない。
【図面の簡単な説明】
【００４６】
【図１】公知のＩＰＴシステムの概略図である。
【図２】公知の並列同調ピックアップ回路の回路図である。
【図３】本発明による新規な並列同調ピックアップ回路の回路図である。
【図４】図２のピックアップ回路のシミュレーションのための回路図である。
【図５】図４の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図６】図４の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図７】ＤＣインダクタがない図２のピックアップ回路のシミュレーションのための回路図である。
【図８】図７の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図９】図７の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１０】図３のピックアップ回路のシミュレーションのための回路図である。
【図１１】図１０の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１２】図１０の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１３】電流倍率器を含む図３のピックアップ回路のシミュレーションのための回路図である。
【図１４】図１３の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１５】図１３の回路の共振回路および負荷における電流と電圧をそれぞれ時間に対してプロットしたグラフである。
【図１６】力率１を得るのに必要な容量リアクタンス補償（補正）量を示すグラフである。
【図１７】本発明による力率１のＩＰＴピックアップ・システムの回路図である。
【国際調査報告】
2009539343.tif 000024
2009539343.tif 000025