(57)【要約】炭素ドープされたエピタキシャル半導体薄膜（３０）の堆積方法であって、露出した単結晶物質（２０）を有するパターニングされた基板（１０）を収容するプロセスチャンバ（１２２）内を、約７００ｔｏｒｒより高い圧力に維持するステップを含む。前記方法はさらに、プロセスチャンバ（１２２）に、シリコンソースガスのフローを供給するステップを含む。前記シリコンソースガスはジクロロシランを含む。前記方法はさらに、プロセスチャンバ（１２２）に、炭素前駆物質（１３２）のフローを供給するステップを含む。前記方法はさらに、露出した単結晶物質（２０）上に、炭素ドープされたエピタキシャル半導体薄膜（３０）を選択的に堆積するステップを含む。【選択図】図６
2009521801.tif 000002
【特許請求の範囲】
【請求項１】
炭素ドープされたエピタキシャル半導体薄膜の堆積方法であって、
露出した単結晶物質を有するパターニングされた基板を収容するプロセスチャンバ内を、約７００ｔｏｒｒより高い圧力に維持するステップと、
シリコンソースガスがジクロロシランを含み、前記プロセスチャンバに、前記シリコンソースガスのフローを供給するステップと、
前記プロセスチャンバに、炭素前駆物質のフローを供給するステップと、
前記露出した単結晶物質上に、前記炭素ドープされたエピタキシャル半導体薄膜を選択的に堆積するステップとを含む方法。
【請求項２】
前記炭素ドープされたエピタキシャル半導体薄膜が、前記露出した単結晶物質上に、約５ｎｍ／分より速い速度で堆積される請求項１の方法。
【請求項３】
前記プロセスチャンバに、ｎ型ドーパント水素化物のフローを供給するステップをさらに含む請求項１の方法。
【請求項４】
前記プロセスチャンバに、ＨＣｌのフローを供給するステップをさらに含む請求項１の方法。
【請求項５】
前記プロセスチャンバに、約１０ｓｃｃｍ〜約１６０ｓｃｃｍのフローレートで、ＨＣｌのフローを供給するステップをさらに含む請求項１の方法。
【請求項６】
前記プロセスチャンバに、約８０ｓｃｃｍ〜約１６０ｓｃｃｍのフローレートで、ＨＣｌのフローを供給するステップをさらに含み、
前記シリコンソースガスが、さらにシランを含む請求項１の方法。
【請求項７】
前記プロセスチャンバに、約１０ｓｃｃｍ〜約４０ｓｃｃｍのフローレートで、ＨＣｌのフローを供給するステップをさらに含み、
前記シリコンソースガスの混合気は、本質的にジクロロシランから成る請求項１の方法。
【請求項８】
前記プロセスチャンバに、水素およびヘリウムから成る群から選択されるキャリアを供給するステップをさらに含む請求項１の方法。
【請求項９】
前記プロセスチャンバに、約１ｓｌｍ〜約１０ｓｌｍのフローレートで、キャリアを供給するステップをさらに含む請求項１の方法。
【請求項１０】
前記シリコンソースガスが、さらにシランを含む請求項１の方法。
【請求項１１】
前記シリコンソースガスが、本質的にジクロロシランから成る請求項１の方法。
【請求項１２】
前記シリコンソースガスが、シラン、Ｓｉ３Ｈ８、およびＳｉ２ＨｎＣｌ６−ｎ（ここで、１≦ｎ≦６）の少なくとも１つをさらに含む請求項１の方法。
【請求項１３】
前記シリコンソースガスが、前記プロセスチャンバ内で、約２５ｔｏｒｒ〜約３５ｔｏｒｒの分圧を有する請求項１の方法。
【請求項１４】
前記シリコンソースガスが、前記プロセスチャンバに、約２００ｓｃｃｍ〜約５００ｓｃｃｍのフローレートで供給される請求項１の方法。
【請求項１５】
前記炭素前駆物質が、前記プロセスチャンバに、約５０ｓｃｃｍ〜約７０ｓｃｃｍのフローレートで供給される請求項１の方法。
【請求項１６】
前記炭素前駆物質が、Ｃ（ＳｉＨ３）４、ＣＨ３ＳｉＨ３、および１，３−ジシラブタンから成る群から選択される請求項１の方法。
【請求項１７】
前記炭素前駆物質が、（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ（ここで、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、１≦ｘ≦４、および０≦ｙ≦３、および（ｘ＋ｙ）≦４、および０≦ｚ≦３）を含む請求項１の方法。
【請求項１８】
前記プロセスチャンバに、約１００ｓｃｃｍ〜約５００ｓｃｃｍのフローレートで、ｎ型ドーパント水素化物のフローを供給するステップをさらに含む請求項１の方法。
【請求項１９】
前記プロセスチャンバに、ＰＨ３のフローを供給するステップをさらに含む請求項１の方法。
【請求項２０】
前記プロセスチャンバ内で維持される前記圧力が、大気圧である請求項１の方法。
【請求項２１】
前記炭素ドープされたエピタキシャル半導体薄膜が、単結晶シリコン中に、置換ドーピングされた炭素を約０．８％〜約１．２％含む請求項１の方法。
【請求項２２】
前記炭素ドープされたエピタキシャル半導体薄膜が、約０．７ｍΩ・ｃｍ未満の抵抗率を有する請求項１の方法。
【請求項２３】
前記炭素ドープされたエピタキシャル半導体薄膜が、約０．５ｍΩ・ｃｍ未満の抵抗率を有する請求項１の方法。
【請求項２４】
前記炭素ドープされたエピタキシャル半導体薄膜を堆積する前記ステップの間、前記パターニングされた基板が、約６３０℃〜約６５０℃の温度に保持される請求項１の方法。
【請求項２５】
前記炭素ドープされたエピタキシャル半導体薄膜を堆積する前記ステップの間、前記パターニングされた基板が、約６００℃〜約６６０℃の温度に保持される請求項１の方法。
【請求項２６】
前記炭素ドープされたエピタキシャル半導体薄膜を堆積する前記ステップの間、前記パターニングされた基板が、約６００℃〜約６７５℃の温度に保持される請求項１の方法。
【請求項２７】
前記プロセスチャンバが、枚葉式のプロセスチャンバである請求項１の方法。
【請求項２８】
プロセスチャンバ内において、フィールド絶縁酸化膜マスクによって画定された、半導体物質の複数の露出したフィールドを有するパターニングされた基板の位置決めをするステップと、
前記プロセスチャンバに、（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ（ここで、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、１≦ｘ≦４、および０≦ｙ≦３、および（ｘ＋ｙ）≦４、および０≦ｚ≦３）のフローを供給するステップと、
前記プロセスチャンバに、シリコンソースガスのフローを供給するステップと、
前記半導体物質の複数の露出したフィールド上に、炭素ドープされたエピタキシャル半導体物質を選択的に堆積するステップとを含み、
前記堆積するステップの間、前記プロセスチャンバが約５００ｔｏｒｒより高い圧力に維持され、
前記炭素ドープされたエピタキシャル半導体物質が、前記半導体物質の複数の露出したフィールド上に、約５ｎｍ／分より速い速度で堆積される方法。
【請求項２９】
前記シリコンソースガスがジクロロシランである請求項２８の方法。
【請求項３０】
前記プロセスチャンバに、エッチャントのフローを供給するステップをさらに含む請求項２８の方法。
【請求項３１】
前記炭素ドープされたエピタキシャル半導体物質が、約２０ｎｍ〜約８０ｎｍの厚さに堆積される請求項２８の方法。
【請求項３２】
前記炭素ドープされたエピタキシャル半導体物質が、トランジスタ構造のエレベーテッド・ソース／ドレイン領域の部分を形成する請求項２８の方法。
【請求項３３】
前記炭素ドープされたエピタキシャル半導体物質を選択的に堆積する前記ステップの間、前記プロセスチャンバが大気圧に維持される請求項２８の方法。
【請求項３４】
前記炭素ドープされたエピタキシャル半導体物質を選択的に堆積する前記ステップの間、前記プロセスチャンバが約７００℃未満の温度に維持される請求項２８の方法。
【請求項３５】
前記炭素ドープされたエピタキシャル半導体物質を選択的に堆積する前記ステップの間、前記プロセスチャンバが約３５０℃〜約６７５℃の温度に維持される請求項２８の方法。
【請求項３６】
前記フィールド絶縁マスクを覆う堆積物を実質的に除去するための、時限式ウェットエッチングを実行するステップをさらに含む請求項２８の方法。
【請求項３７】
選択的に堆積する前記ステップが、前記フィールド絶縁マスク上に実質的な堆積を起こさせずに、前記複数の露出したフィールド上に、前記炭素ドープされたエピタキシャル半導体物質を堆積することを含む請求項２８の方法。
【請求項３８】
反応チャンバ内の基板上にトランジスタデバイスを形成する方法であって、
前記基板上の複数の浅いトレンチ分離要素間に、複数の活性領域を画定するステップと、
前記反応チャンバ内に、ジクロロシランのフローを供給するステップと、
前記反応チャンバ内に、（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ（ここで、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、１≦ｘ≦４、および０≦ｙ≦３、および（ｘ＋ｙ）≦４、および０≦ｚ≦３）のフローを供給するステップと、
約５ｎｍ／分より速い第１の堆積速度ｄ１で、前記活性領域上に、引張り歪みＳｉ：Ｃ物質を堆積するステップと、
ｄ１  ≧  １００ｄ２である第２の堆積速度ｄ２で、前記トレンチ分離要素上に、Ｓｉ：Ｃ物質を堆積するステップとを含む方法。
【請求項３９】
前記引張り歪みＳｉ：Ｃ物質が、置換ドーピングされた炭素を約０．１％〜約５％有する請求項３８の方法。
【請求項４０】
前記引張り歪みＳｉ：Ｃ物質が、置換ドーピングされた炭素を約０．５％〜約２％有する請求項３８の方法。
【請求項４１】
前記浅いトレンチ分離要素上に堆積された前記Ｓｉ：Ｃ物質をエッチングするステップをさらに含む請求項３８の方法。
【請求項４２】
前記トランジスタデバイスが、ヘテロバイポーラ型トランジスタである請求項３８の方法。
【請求項４３】
前記反応チャンバ内に、ｎ型ドーパント水素化物のフローとエッチャントのフローとを供給するステップをさらに含む請求項３８の方法。
【請求項４４】
前記引張り歪みＳｉ：Ｃ物質を堆積する前記ステップの間、（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙのフローレートを変更するステップをさらに含む請求項３８の方法。
【請求項４５】
前記引張り歪みＳｉ：Ｃ物質を堆積する前記ステップの前に、ＨＦ蒸気を使用して前記活性領域をクリーニングするステップをさらに含む請求項３８の方法。
【請求項４６】
前記引張り歪みＳｉ：Ｃ物質が、前記浅いトレンチ分離要素に対して高い位置にある請求項３８の方法。
【請求項４７】
前記引張り歪みＳｉ：Ｃ物質がドープされていない請求項４６の方法。
【請求項４８】
前記引張り歪みＳｉ：Ｃ物質を堆積する前記ステップの前に、前記引張り歪みＳｉ：Ｃ物質が、前記浅いトレンチ分離要素に対してリセスされる程度に、前記活性領域を選択的にエッチングするステップをさらに含む請求項３８の方法。
【請求項４９】
前記活性領域が、前記引張り歪みＳｉ：Ｃ物質の臨界膜圧未満の深さに選択的にエッチングされる請求項４８の方法。
【請求項５０】
前記引張り歪みＳｉ：Ｃ物質がｎ型ドープされる請求項４８の方法。
【請求項５１】
半導体物質を堆積するための装置であって、
ジクロロシラン蒸気のソースと、
（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ蒸気（ここで、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、１≦ｘ≦４、および０≦ｙ≦３、および（ｘ＋ｙ）≦４、および０≦ｚ≦３）のソースと、
キャリアガスソースと、
前記ジクロロシラン蒸気のソース、前記（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ蒸気のソース、および、前記キャリアガスソースを、大気圧以下での半導体物質の堆積用に構成された、枚葉式の化学気相蒸着チャンバへ接続するガス分配ネットワークと、
基板の他の部分を堆積することなく、前記蒸着チャンバ内の前記基板の複数の部分にＳｉ：Ｃ物質を選択的に堆積するのに適した条件の下で、ジクロロシラン蒸気および（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ蒸気を、前記ガス分配ネットワークへ供給するために構成されたコントロールシステムとを備える装置。
【請求項５２】
ヒータをさらに備え、
前記コントロールシステムが、当該ヒータを使用して、前記蒸着チャンバを約６００℃〜約６７５℃の温度に維持するように構成される請求項５１の装置。
【請求項５３】
前記キャリアガスソースが、水素ガスのソース、およびヘリウムガスのソースから成る群から選択される請求項５１の装置。
【請求項５４】
ドーパント水素化物蒸気のソースをさらに備え、
前記ガス分配ネットワークが、さらに、前記ドーパント水素化物蒸気のソースを前記蒸着チャンバに接続する請求項５１の装置。
【請求項５５】
前記ドーパント水素化物がＰＨ３である請求項５４の装置。
【請求項５６】
エッチャント蒸気のソースをさらに備え、
前記ガス分配ネットワークが、さらに、前記エッチャント蒸気のソースを前記蒸着チャンバに接続する請求項５１の装置。
【請求項５７】
前記エッチャント蒸気のソースが、ＨＣｌのソースを含む請求項５６の装置。
【請求項５８】
前記コントロールシステムが、前記蒸着チャンバ内の前記ジクロロシラン蒸気の分圧が、約２５ｔｏｒｒ〜約３５ｔｏｒｒである程度に、前記ジクロロシラン蒸気を前記ガス分配ネットワークに供給するために構成される請求項５１の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概ねエピタキシャル堆積に関し、より詳細には、炭素ドープされた半導体物質の選択的なインサイチュエピタキシャル堆積に関する。
【背景技術】
【０００２】
優先権主張出願
本出願は、米国仮特許出願第６０／７５４，５６９号（２００５年１２月２２日付提出）の利益を主張し、これによって、その全開示を参照によって本明細書に組み込む。
【０００３】
関連する出願に対する相互参照
本出願は、米国特許出願第１１／１１３，８２９号（２００５年４月２５日付提出のＡｔｔｏｒｎｙ  Ｄｏｃｋｅｔ  ＡＳＭＥＸ．４８７Ａ）、米国特許出願第１１／３４３，２７５号（２００６年１月３０日付提出のＡｔｔｏｒｎｙ  Ｄｏｃｋｅｔ  ＡＳＭＥＸ．５１１Ａ）、米国特許出願第１１／３４３，２６４号（２００６年１月３０日付提出のＡｔｔｏｒｎｙ  Ｄｏｃｋｅｔ  ＡＳＭＥＸ．５１７Ａ）、および、米国特許出願第１１／３４３，２４４号（２００６年１月３０日付提出のＡｔｔｏｒｎｙ  Ｄｏｃｋｅｔ  ５２７Ａ）に関連する。これによって、これら関連するすべての出願の全開示を参照によって本明細書に組み込む。
【０００４】
半導体製造産業では、表面上に物質を堆積するために様々な方法が使用される。例えば、そのような方法の最も幅広く使用されている１つは、化学気相蒸着法（ＣＶＤ）であり、蒸気に含まれている原子又は分子が表面上に堆積し、積層して薄膜を形成する。従来のシリコンソースと、絶縁体といった所定の表面上への堆積方法とを使用するシリコン含有物質の堆積は、いくつかの別個の段階で進行すると考えられる。第１の段階である核生成は、最初のわずかな量の原子又は分子が表面上に堆積して、核生成するように生じる。核生成は、下層にある基板表面の性質および品質によって大きく影響される。第２の段階の間中、孤立した核は、より大きなアイランドに成長する小さなアイランドを形成する。第３の段階では、成長しているアイランドは、連続的な薄膜へ結合し始める。この段階において、薄膜は通常数百オングストロームの厚さを有し、「過渡的」薄膜として知られている。過渡的薄膜は、一般に、過渡的薄膜が形成された後に成長し始めるより厚みのあるバルク薄膜とは異なる化学的および物理的特性を有する。
【０００５】
いくつかの応用例では、絶縁体表面（例えば酸化シリコン）および半導体表面（例えばシリコン）の両方を覆って、均一な堆積あるいは「ブランケット」堆積を達成するのが望ましい。他の応用例では、フィールド絶縁酸化膜といった異なる物質のフィールド内に露出した半導体ウィンドー領域上に、選択的に堆積することが望ましい。例えば多くの場合、ヘテロ接合バイポーラトランジスタは、単結晶の半導体薄膜を活性領域上にのみエピタキシャルに堆積する、選択的な堆積技術を使用して製作される。他のトランジスタ設計は、ソース／ドレイン・コンタクトプロセスにより過剰なシリコンが消費されることを提供するエレベーテッド・ソース／ドレイン構造から利益を得て、よって、結果として得られる浅い接合素子の性能は、影響されないままである。有利なことに、ソース／ドレイン領域上への選択的なエピタキシーは、後続のパターニング及びエッチングステップの回数の低減を可能にする。
【０００６】
一般に、選択的な堆積は、異なる物質上への堆積の間中の、特異な核生成を有利に利用する。選択的な堆積は、一般に、堆積されている物質の同時のエッチング及び堆積を含む。選択した前駆物質は、一般に、一方の表面上においてより急速に核生成及び成長し、他方の表面上においてさほど急速ではなく核生成及び成長する傾向を有する。例えば、シランは、結局のところ、酸化シリコン及びシリコンの両方の表面上にシリコンを堆積するであろうが、酸化シリコンについては、著しく長い核生成フェーズが存在する。よって、核生成段階の初めには、酸化物上の不連続の薄膜は、シリコン上のマージされた連続的な薄膜と比較して、高い位置に表面が露出したエリアを有する。それゆえに、プロセスに対して加えられたエッチャントは、シリコン上に急速に核生成する薄膜と比較して、酸化物上に不十分に核生成する薄膜に対するより高い効果を有するであろう。よって、プロセスの相対的な選択性は、堆積速度（例えば、前駆物質フローレート、温度、および圧力）と、エッチング速度（例えば、エッチャントフローレート、温度、および圧力）とに影響する要因を調節することにより調整可能である。これらのような変数の変化は、一般に、エッチング速度および堆積速度に関する特異な効果に帰着する。一般には、選択的な堆積プロセスは、フィールド領域においては殆どあるいは全く堆積を遂行しない一方、関心のあるウィンドー領域上では、実現可能な最も高い堆積速度を実現するために調整される。公知の選択的なシリコン堆積プロセスは、シランや、水素キャリアガスを用いる塩化水素酸といった反応物質を含む。
【０００７】
半導体産業において応用例を有する歪み単結晶体シリコン含有物質を生成するために、様々なアプローチが使用されてきた。１つのアプローチは、素子（トランジスタといった）が製作される前に、基板レベルで歪みを発現させることを含む。例えば、薄い単結晶体シリコン層は、歪みが緩和されたシリコンゲルマニウム層上に、シリコン層をエピタキシャルに堆積することにより、引張歪みを有して供給され得る。この例では、エピタキシャルに堆積されたシリコン層の格子定数が、下層にあるシリコンゲルマニウム層のより大きな格子定数に従うので、エピタキシャルに堆積されたシリコンは歪んでいる。一般に、エピタキシャルに堆積された引張り歪みシリコンは、電子移動度の増大を示す。
【０００８】
歪み単結晶シリコン含有物質を製作するための別のアプローチは、ドーパントが格子構造中のシリコン原子を置き換える置換ドーピングによる。例えば、単結晶体シリコンの格子構造中のいくつかのシリコン原子に代えてゲルマニウム原子を代用することは、置き換えられるシリコン原子よりもゲルマニウム原子が大きいので、結果として得られる置換ドーピングされた単結晶体シリコンゲルマニウム物質中に圧縮歪みを生じさせる。あるいは、炭素原子が、それらが置き換えるシリコン原子よりも小さいので、炭素を用いた置換ドーピングにより、単結晶体シリコン中に引張歪みが供給される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
不利なことに、エッチャントの使用は、選択的な堆積の多くの化学物質の、遅い堆積速度を引き起こし、それにより、パターニング及びエッチングステップを省略することにより得られるスループットのいくらか或いは全てが、そのより遅い堆積速度によって失われる。さらに、格子構造内においてシリコン原子を置き換えることによるよりも、シリコンの範囲内のドメイン内又はクラスター内においてドーパントが隙間に結合する傾向により、多くの場合、置換ドーピングは複雑になる。したがって、ドープされた半導体物質の選択的なエピタキシャル堆積を実行するための改善された方法が開発されている。
【課題を解決するための手段】
【００１０】
本発明の一実施形態では、炭素ドープされたエピタキシャル半導体薄膜の堆積方法は、露出した単結晶物質を有するパターニングされた基板を収容するプロセスチャンバ内を、約７００ｔｏｒｒより高い圧力に維持するステップを含む。前記方法はさらに、前記プロセスチャンバに、シリコンソースガスのフローを供給するステップを含む。前記シリコンソースガスはジクロロシランを含む。前記方法はさらに、前記プロセスチャンバに、炭素前駆物質のフローを供給するステップを含む。前記方法はさらに、前記露出した単結晶物質上に、前記炭素ドープされたエピタキシャル半導体薄膜を選択的に堆積するステップを含む。
【００１１】
本発明の別の実施形態では、１つの方法は、プロセスチャンバ内において、パターニングされた基板の位置決めをするステップを含む。前記パターニングされた基板は、フィールド絶縁酸化膜マスクによって画定された、半導体物質の複数の露出したフィールドを有する。前記方法はさらに、前記プロセスチャンバに、（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ（ここで、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、１≦ｘ≦４、および０≦ｙ≦３、および（ｘ＋ｙ）≦４、および０≦ｚ≦３）のフローを供給するステップを含む。前記方法はさらに、前記プロセスチャンバに、シリコンソースガスのフローを供給するステップを含む。前記方法はさらに、前記半導体物質の複数の露出したフィールド上に、炭素ドープされたエピタキシャル半導体物質を選択的に堆積するステップを含む。前記堆積するステップの間、前記プロセスチャンバは約５００ｔｏｒｒより高い圧力に維持される。前記炭素ドープされたエピタキシャル半導体物質は、前記半導体物質の複数の露出したフィールド上に、約５ｎｍ／分より高い速度で堆積される。
【００１２】
本発明の別の実施形態では、反応チャンバ内の基板上にトランジスタデバイスを形成する方法は、前記基板上の複数の浅いトレンチ分離要素間に、複数の活性領域を画定するステップを含む。前記方法はさらに、前記反応チャンバ内に、ジクロロシランのフローを提供するステップを含む。前記方法はさらに、前記反応チャンバ内に、（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ（ここで、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、１≦ｘ≦４、および０≦ｙ≦３、および（ｘ＋ｙ）≦４、および０≦ｚ≦３）のフローを提供するステップを含む。前記方法はさらに、第１の堆積速度ｄ１で、前記活性領域上に、引張り歪みＳｉ：Ｃ物質を堆積するステップを含む。前記第１の堆積速度ｄ１は、約５ｎｍ／分より速い。前記方法はさらに、ｄ１  ≧  １００ｄ２である第２の堆積速度ｄ２で、前記トレンチ分離要素上に、Ｓｉ：Ｃ物質を堆積するステップを含む。
【００１３】
本発明の別の実施形態では、半導体を堆積するための装置は、ジクロロシラン蒸気のソースを備える。前記装置はさらに、（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ蒸気（ここで、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、１≦ｘ≦４、および０≦ｙ≦３、および（ｘ＋ｙ）≦４、および０≦ｚ≦３）のソースを備える。前記装置はさらに、キャリアガスソースを備える。前記装置はさらに、前記ジクロロシラン蒸気のソース、前記（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ蒸気のソース、および、前記キャリアガスソースを、大気圧以下での半導体物質の堆積用に構成された、枚葉式の化学気相蒸着チャンバへ接続するガス分配ネットワークを備える。前記装置はさらに、基板の他の部分を堆積することなく、前記蒸着チャンバ内の前記基板の複数の部分にＳｉ：Ｃ物質を選択的に堆積するのに適した条件の下で、ジクロロシラン蒸気および（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙ蒸気を、前記ガス分配ネットワークへ供給するために構成されたコントロールシステムを備える。
【００１４】
本明細書に開示された方法及び構造の例示的な実施形態は、例証のみを意図する添付の図面において図示される。添付の図面は以下に示す各図面を含み、以下の各図面において、同じ参照符号は同じ又は類似の構成要素を示す。
【発明を実施するための最良の形態】
【００１５】
イントロダクション
インサイチュに炭素ドープされた半導体物質を含む、半導体物質の選択的なエピタキシャル堆積を実行するための改善された方法の例示的な実施形態が、本明細書に開示される。本明細書に開示された所定のＣＶＤ技術は、改善された結晶品質を有し、取り込まれたドーパントの電気的な活性度が改善され、そして成長速度が改善された半導体薄膜を生産する。或る実施形態では、高濃度にｎ型ドープされた選択的な堆積が、シリコン前駆物質としてのジクロロシランと、ドーパント水素化物と、選択性を改善するＨＣｌとを任意に使用して、大気圧の条件下で実行可能である。メチルシラン（ＣＨ３ＳｉＨ３）といった炭素前駆物質が、炭素を含む薄膜を形成するためのプロセスガス混合気に任意に加えられる。低圧化学気相蒸着（ＬＰＣＶＤ）および減圧化学気相蒸着（ＲＰＣＶＤ）の圧力領域よりも高い圧力（好ましくは約５００ｔｏｒｒより高く、より好ましくは約７００ｔｏｒｒより高く、そして最も好ましくは大気圧）での堆積を、高いドーパントの取り込みおよび高い堆積速度の両方と共に、任意に選択できる。
【００１６】
本明細書に開示されたプロセスは、他のプロセスの間で、様々な基板上へのシリコン含有薄膜の堆積に対して有用であるが、或る実施形態は、「混合基板」上への堆積に対して特に有用である。本明細書において使用されるように、用語「混合基板」は、その通常の意味に加えて、２つ以上の異なるタイプの表面を有する基板を意味する。それら表面は、１つ以上の様々な異なる意味で、互いに異なる。例えば、或る応用例では、それら表面は、シリコン、窒化シリコン、および二酸化シリコンといった、異なるシリコン含有物質から作成される。それら表面が同じ要素を含む応用例であっても、表面の電気的特性といった他の特性が異なる場合、それら表面は依然として異なると考えられる。例えば、一般的な応用例では、シリコン含有層は、隣接する誘電体を覆う堆積を最小限にしながら、より好ましくは回避しながら、半導体物質を覆って選択的に形成される。一般的な誘電体物質の例は、二酸化シリコン、窒化シリコン、金属酸化膜、および金属シリケートを含む。
【００１７】
混合基板は、第１の表面形態を有する第１の部分と、第２の表面形態を有する第２の部分とを備える基板を含む。本明細書において使用されるように、「表面形態」はその通常の意味に加えて、基板表面の結晶体構造を意味する。例えば、多結晶体の形態は、秩序的な結晶の無秩序な配置から成ることで、中間程度の秩序性を有する結晶体構造である。多結晶体物質中の原子は、結晶内において整列されるが、結晶はそれら自身が互いに長距離秩序を欠く。原子が有限の周期的な配置を欠くので、アモルファス形態は、低度の秩序を有する非晶質体の構造である。他の表面形態は、微結晶体および単結晶体を含む。エピタキシャル薄膜は、それらが成長する基板と同一の結晶構造および方位によって特徴づけられ、それは一般的に単結晶の形態である。
【００１８】
多くの半導体の応用例において特に有用である単結晶の形態は、高度の秩序を有する結晶体構造である。より詳細には、本明細書において使用されるように、形態の記述「単結晶」および「単結晶体」は、それらの通常の意味に加えて、許容可能な数の欠陥を有する際だって大きな結晶構造を意味する。一般に、層の結晶化度は、アモルファスから多結晶体、そして単結晶体に至る連続体に沿って低下する。当該技術に熟練している者は、欠陥の密度が低いにもかかわらず、結晶構造が単結晶体と考えられるか否かを容易に決定することができる。単結晶の形態を有する物質中の原子は、比較的長い距離（原子スケールで）にわたって持続する格子状の構造に配列される。
【００１９】
混合基板の具体例は、例えば、単結晶と多結晶体、単結晶とアモルファス、エピタキシャルと多結晶体、エピタキシャルとアモルファス、単結晶と誘電体、エピタキシャルと誘電体、導体と誘電体、および、半導体と誘電体を含む。用語「混合基板」は、２つ以上の異なるタイプの表面を有する基板を含み、よって、２つのタイプの表面を有する混合基板上にシリコン含有薄膜を堆積するための、本明細書に記述された所定の方法は、さらに、３つ以上の異なるタイプの表面を有する混合基板に対しても適用可能である。
【００２０】
本明細書において使用されるように、用語「基板」は、その通常の意味に加えて、堆積が望まれるワークピース上、あるいは堆積ガスに対して露出する表面のいずれかを意味する。基板の例は、単結晶シリコンウェハ、シリコン・オン・インシュレータ（ＳＯＩ）基板、あるいは、下層にある基板上に、エピタキシャルシリコン、シリコンゲルマニウム、又はＩＩＩ−Ｖ族物質が堆積された基板を含む。基板は、ウェハに限定されず、さらに、ガラス、プラスチック、あるいは半導体プロセスに使用される他の基板も含む。一般に、半導体プロセスは、集積回路の組立てのために使用される。そのようなプロセスは、他の様々な分野で使用されるが、それは特に厳格な品質要求を要する。例えば、半導体プロセス技術は、微小電気機械システム（ＭＥＭＳ）の組立てと同様に、種々様々な技術を使用するフラットパネルディスプレイの組立てに、たびたび使用される。
【００２１】
本明細書において使用されるように、「選択的な」堆積は、その通常の意味に加えて、２つの異なる表面上に、著しく異なる２つの成長速度で、堆積が同時に起きる堆積プロセスを意味する。第１の表面上では、第２の表面上での堆積速度よりも少なくとも１０倍速い速度で堆積が起きる。好ましくは、第１の表面上では、第２の表面上での堆積速度よりも少なくとも１００倍速い速度で堆積が起きる。「完全に」選択的な堆積プロセスは、一般的に、第２の表面上には正味の堆積が無いのに対して、第１の表面上には堆積が起きるプロセスを意味する。選択的な堆積の他の実施形態では、異なる堆積速度が使用される。
【００２２】
堆積は、様々なＣＶＤ法に従って適切に行われるが、本明細書に開示されたＣＶＤ法に従って堆積が行われる場合に、最も高い利点が得られる。開示された方法は、プラズマエンハンスド化学気相蒸着法（ＰＥＣＶＤ）、紫外光アシストＣＶＤ、あるいは熱ＣＶＤを含むＣＶＤの使用により、適切に実行される。しかしながら、有利なことに、熱ＣＶＤは、ＰＥＣＶＤと比較して、基板と装置とにダメージを与える危険性を低減して、選択的な堆積が効果的に達成されることを可能にする。
【００２３】
一般的には、基板表面への前駆物質ガスの供給は、内部に基板が配置された適切なチャンバへ、ガス混合気を導入することにより遂行される。例示的な実施形態では、チャンバは、枚葉式のシングルパスかつ水平方式の層流ガスチャンバである。このタイプの適切なリアクタは、アリゾナ州フェニックスのエーエスエムアメリカインコーポレイテッドから市販されている、枚葉式リアクタのＥｐｓｉｌｏｎＴＭシリーズを含む。本明細書に開示された方法は、シャワーヘッド配置といった代替のリアクタ配置において使用可能であるが、基板の回転を使用する、水平方式のシングルパス層流ガスフロー配置のＥｐｓｉｌｏｎＴＭチャンバにおいて、均一性および堆積速度の増大の利点が、特に有効であることが見いだされた。これらの利点は、低いプロセスガス滞留時間を使用するプロセスにおいて特に明らかである。プラズマ生成物が、インサイチュに、あるいはリモートプラズマ発生器の下流に任意に導入されるが、上記で述べたように熱ＣＶＤが好ましい。
【００２４】
熱ＣＶＤは、シリコン含有薄膜を基板上に堆積するのに有効な基板温度で行われる。好ましくは、熱ＣＶＤは７００℃未満の温度で行われる。例えば、好ましい実施形態では、熱ＣＶＤは、約３５０℃〜約６７５℃、より好ましくは約５００℃〜約６６０℃、そして最も好ましくは、約６００℃〜約６５０℃の範囲で行われる。例えば、一実施形態では、熱ＣＶＤは約６３０℃〜約６５０℃で行われる。これらの温度範囲は、サーマル・バジェット、堆積速度、チャンバ容量（枚葉式およびバッチ式リアクタを含む）、並びに、好適な総圧力および分圧などといった、実際の生産における現実性に対応するために調整可能である。基板は、抵抗加熱およびランプ加熱といった様々な方法を使用して加熱される。
【００２５】
ジクロロシランを使用するＣＶＤによる、選択的に堆積されたシリコン含有薄膜中へのドーパントの取り込みは、好ましくは、ドーパント前駆物質を使用するインサイチュドーピングによって遂行される。電気的にｎ型のドーパントについての好ましい前駆物質は、ホスフィン、ヒ素蒸気、およびアルシンといったｎ型ドーパント前駆物質を含むドーパント水素化物を含む。シリルホスフィン［（Ｈ３Ｓｉ）３−ｘＰＲｘ］およびシリルアルシン［（Ｈ３Ｓｉ）３−ｘＡｓＲｘ］（ここで、０≦ｘ≦２およびＲ＝Ｈ及び／又はＤ）は、燐およびヒ素ドーパントについての代替前駆物質である。そのようなドーパント前駆物質は、以下に記述されるような好ましい薄膜である、好ましくは燐ドープされたシリコンおよびＳｉ：Ｃ薄膜の準備に役立つ。本明細書において使用される「Ｓｉ：Ｃ」は、シリコン、炭素、そして任意にドーパントといった他の要素を含む物質を意味する。「Ｓｉ：Ｃ」は、それ自体が化学式どおりの化学式ではなく、よって、明示された要素の特定の比率を含む物質に制限されない。しかしながら、好ましい実施形態では、炭素ドープされたシリコン薄膜は、約３％未満の炭素分を有する。
【００２６】
プロセス統合の例
図１は例示的なシリコンウェハ基板１０を示す。基板１０は、ウェハもしくはＳＯＩ基板上に形成されたエピタキシャル層を任意に含む。フィールド絶縁領域１２は、従来の浅いトレンチ分離（ＳＴＩ）技術によって形成され、ＳＴＩ要素中のウィンドー領域に活性領域１４を画定する。あるいは、フィールド絶縁物質を画定するために、局所的なシリコン酸化（ＬＯＣＯＳ）、および、ＬＯＣＯＳ又はＳＴＩに関する多くのバリエーションを含む他の適切な方法が使用される。一般的には、いくつかの活性領域は、基板１０全域にわたるＳＴＩによって同時に画定され、また、ＳＴＩは、多くの場合、互いに網目状に分離するトランジスタの活性領域１４を形成する。例示的な実施形態では、基板は、チャンネル形成に適したレベルに予めドープされている。
【００２７】
図２は、活性領域１４を覆うゲート電極１６を形成後の基板１０を示す。図２に示された例示的な実施形態では、ゲート電極１６は従来のシリコン電極として図示され、絶縁スペーサおよびキャップ層に囲まれ、ゲート誘電体層１８によって、下層にある基板１０から分けられる。しかしながら、他の実施形態では、トランジスタゲートの積層構造は他の構成を有する。いくつかのプロセスフローでは、例えばスペーサが省略される。図示する実施形態では、ゲート電極１６は、トランジスタゲート電極１６の両側の活性領域１４内に、ソース／ドレイン領域２０を画定する。ゲート電極１６は、さらに、ゲート電極１６の下且つソース及びドレイン領域２０の間に、チャンネル領域２２を画定する。
【００２８】
図３は、露出したシリコンを除去する選択的エッチングステップの結果を示す。例示的な実施形態では、垂直側壁の解像度を向上させ、且つ、露出した酸化物および窒化物の物質に対するダメージを低減するために、反応性イオンエッチング（ＲＩＥ）が使用されるが、本明細書に開示された方法が、傾斜した側壁のリセスに対して適用可能であることが認識されるであろう。好ましくは、リセスの深さは、リセス内に堆積される層の臨界膜圧未満であるが、臨界膜圧よりも深い深さに堆積することにより、チャンネルに対する歪みを得ることができる。「臨界膜圧」は、特定の条件セットの下で、歪み層が自発的に緩和する厚さである。エッチングされて露出したシリコンは、本質的に活性領域１４のソース／ドレイン領域２０であるので、このエッチングはソース／ドレイン・リセスと呼ばれる。或る実施形態では、ソース／ドレイン領域２０上のゲート誘電体層１８を取り除く予備のステップが、任意に使用される。
【００２９】
図４は、選択的な堆積プロセスを使用して、リセスされたソース／ドレイン領域２０を埋め込むステップの結果を示す。例えば、或る実施形態では、本明細書に開示された技術を使用して、ｎ型ドープされた引張り歪みＳｉ：Ｃ薄膜が、リセスされたソース／ドレイン領域２０内へ堆積される。そのような堆積を得るために使用される例示的な供給ガスは、ジクロロシランの混合物、ホスフィンといったドーパント水素化物、ＣＨ３ＳｉＨ３、およびＨＣｌを含む。有利なことに、選択的に堆積されると、ヘテロエピタキシャル薄膜３０が、ソース／ドレイン領域２０を埋め込み、チャンネル領域２２に対して歪みを働かせる。図示する実施形態では、ヘテロエピタキシャル薄膜３０は、チャンネル領域２２の表面とほぼ同じ高さにある。堆積の前に、露出したリセスされた半導体表面は、ＨＦ蒸気を用いてもしくはＨＦのラスト・ディップにより任意にクリーニングされ、それにより、その表面上に、エピタキシー用のクリーンな表面を残す。
【００３０】
図５は、延伸されたヘテロエピタキシャル薄膜３２に、エレベーテッド・ソース／ドレイン領域２０を形成するための選択的な堆積の付加的な延長を示す。チャンネル領域２２の表面より下のヘテロエピタキシャル薄膜３０の部分が、チャンネル領域２２に対して横方向の応力を働かせるので、基板の表面より上の延伸されたヘテロエピタキシャル薄膜３２は、自然なシリコン格子定数からの格子の偏差を、ほとんどもしくは全く含む必要はない。従って、チャンネル領域２２の表面より上の部分に対する選択的な堆積について、ジクロロシランのフローが継続される一方、炭素ソースガスのフローは、任意に、次第に低減もしくは停止される。そのような実施形態では、延伸されたヘテロエピタキシャル薄膜３２を堆積する間、電気的なドーパントソースガス、特にホスフィンのフローが継続され得る。
【００３１】
図５の延伸されたヘテロエピタキシャル薄膜３２は、基板１０の表面上に、付加的なシリコン物質を有利に提供する。或る実施形態では、後続のプロセスを通じて絶縁層が堆積され、また、絶縁層を通じて、ソース／ドレイン領域２０へのコンタクトが形成される。付加的なシリコン物質は、シリサイドコンタクトの形成を促進し、オーム接触の形成を通じてコンタクト抵抗を低減する。従って、コンタクトホール内へ、ニッケル、コバルト、あるいは他の金属が堆積され、そのような実施形態において、下層にあるソース／ドレイン領域２０に対する浅い接合の電気的な特性に影響を与えることなく、過剰なシリコンを消費することが可能となった。
【００３２】
図６は改良された実施形態を示し、図２の構造に対して、間に存在するソース／ドレイン・リセスプロセスを使用せずに、ｎ型ドープされた引張り歪みＳｉ：Ｃ薄膜の選択的な堆積が行われた。この場合、選択的な堆積は、ソース／ドレイン領域２０を上昇させ、それにより、浅い接合を破壊することなしに、コンタクトシリサイド化によって消費されることが可能な、過剰なシリコン３４を提供する。任意に、コンタクトシリサイド化によって過剰なシリコン３４の全てが消費されることになっている実施形態においては、ドーパントは省略される。
【００３３】
有利なことに、ｎ型ドープされた引張り歪みＳｉ：Ｃ薄膜の選択的な性質は、フィールドを覆う領域から過剰な堆積を除去するための、後続のパターニング及びエッチングステップを不要とする。有利なことに、高価なマスクステップを要求するのではなく、不完全な選択性であっても、絶縁体表面上の望まれない堆積を除去するための、時限式ウェットエッチングの使用を可能にする。さらに、比較的低温にもかかわらず、比較的速い堆積速度で優れた薄膜品質が得られ、これによりスループットを改善する。例えば、プロセスの或る実施形態は、ヘテロバイポーラ型トランジスタ（ＨＢＴ）のベース構造を形成するために使用される。エレベーテッド・ソース／ドレイン（ＥＳＤ）構造、リセスされたソース／ドレイン構造、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）及び／又はスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）用のコンタクトプラグを形成するために、プロセスの他の実施形態が使用される。
【００３４】
ｎ型ドープされた引張り歪みＳｉ：Ｃ薄膜の堆積
単結晶シリコンについての格子定数が約５．４３１Åであるのに対して、シリコン原子と比較した炭素原子のより小さなサイズにより、ダイヤモンドの形態である単結晶炭素は、約３．５６７Åの格子定数を有する。従って、炭素を使用する置換ドーピングによって、単結晶体シリコン内に引張歪みを導入することが可能である。さらに、より小さな炭素原子の置換型の取り込みは、大きなドーパント原子用のより多くの空間を生成する。そのようなプロセスについては、モノメチルシランといった少量の有機的なシリコン前駆物質が、シリコン及び炭素の両方のソースとして、プロセスチャンバに加えられる。
【００３５】
有利なことに、引張り歪みＳｉ：Ｃ薄膜は、半導体中において、改善された電気的なキャリア移動度、および特にホール移動度を示し、それによって素子効率を改善する。臨界膜圧未満の厚さにＳｉ：Ｃ薄膜が堆積され、且つ、ホスフィンといったドーパント水素化物がプロセスフローに加えられる場合、堆積された層は引張り歪み状態を維持し、且つ、ホール移動度が著しく改善される。このことは、ｎチャネル金属酸化膜半導体（ＮＭＯＳ）の応用例において特に有利である。これは、ｐチャネル金属酸化膜半導体（ＰＭＯＳ）素子において使用される、ホウ素ドープされたシリコンゲルマニウム薄膜と類似している。
【００３６】
さらに、Ｓｉ：Ｃ薄膜をドープするためのホスフィンの使用は、他のｎ型ドーパントが使用される場合でさえ提示されない利点を提供する。例えば、Ｓｉ：Ｃ薄膜がホスフィンでドープされる場合、薄膜中の引張歪みは維持されるか、あるいはそれどころか、わずかに（例えば、約０．２％だけ）増大される。Ｓｉ：Ｃ格子中の炭素の存在は、燐ドーパントの拡散を抑えて、それにより、薄膜が鋭いドーパント特性に形成されることを可能にする。他のｎ型ドーパントが使用される場合、鋭いドーパント特性に薄膜を成長させるのは困難である。
【００３７】
しかしながら、実際的な見地から、低い抵抗率のｎ型ドープされたＳｉ：Ｃ薄膜の選択的なエピタキシャル成長は、ｐ型ドープされたシリコンゲルマニウム薄膜の選択的なエピタキシャル成長に関連して示されることのない難題を提示する。例えば、出願人は、より低い堆積温度およびより高い成長速度の両方によって、置換型の炭素の取り込みが向上されると確信した。しかしながら、Ｓｉ：Ｃ薄膜の成長速度は、堆積温度が減少すると共に低下する。さらに、単結晶シリコン薄膜を選択的にエピタキシャル成長させるための、シリコン前駆物質としてのジクロロシランの使用は、一般的には遅い成長速度に帰着し、比較的高い堆積温度（例えば、約８００℃〜約８５０℃）の使用によって向上される。従来の堆積技術を使用して、シリコン前駆物質として、ジクロロシランを約７５０℃未満の温度で供給することは、無視できる脱離のみを有する塩素終端された表面に帰着する。
【００３８】
本明細書に開示されるように、特に、シラン、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、および部分的にあるいは完全に塩化されたジシラン（即ち、Ｓｉ２ＨｎＣｌ６−ｎ、ここで１≦ｎ≦６）といった、それ自身が選択的な成長に力を貸さないシリコン前駆物質を使用するプロセスにおいて、選択性を向上させるために、多くの場合ＨＣｌが使用される。理論によって制限されることなく、シリコンを堆積中の反応チャンバ内のＨＣｌの存在は、エッチング生成物ＳｉＣｌ３ＨおよびＳｉＣｌ４に帰着すると考えられている。この場合、核生成されたシリコン表面のエッチングは、次の正味の反応に従って進行する。
【００３９】
Ｓｉ  ＋  ３ＨＣｌ  →  ＳｉＣｌ３Ｈ↑  ＋  Ｈ２↑
Ｓｉ  ＋  ４ＨＣｌ  →  ＳｉＣｌ４↑  ＋  ２Ｈ２↑
シリコン基板の表面上におけるこれら化学反応による質量変化は、基板表面における各々の化学種の濃度に影響する。特に、基板表面における化学種の濃度は、これら化学反応と、濃度および温度勾配によって生成された拡散する流量との間のバランスによって管理される。
【００４０】
残留ガスの分析によって得られたスペクトルは、エッチング生成物ＳｉＣｌ３ＨおよびＳｉＣｌ４を生成する連続反応に関する追加の情報を提供する。理論によって制限されることなく、これらの反応は次の通りであると考えられている。
【００４１】
Ｓｉ  ＋  ＨＣｌ  →  ＊ＳｉＣｌ  ＋  １／２  Ｈ２↑
＊ＳｉＣｌ  ＋  ＨＣｌ  →  ＊ＳｉＣｌ２  ＋  １／２  Ｈ２↑
＊ＳｉＣｌ２  ＋  ＨＣｌ  →  ＳｉＣｌ３Ｈ↑
アスタリスク記号＊は、シリコン基板の表面上のＳｉＣｌおよびＳｉＣｌ２の、化学吸着された状態を表示する。結果として得られるＳｉＣｌ３Ｈは、それが比較的低い沸点（約３２℃）および比較的高い蒸気圧を有するので、基板表面に残留しない。シリコン基板のあたりには、気相のＨＣｌが比較的高い濃度で存在するので、ＳｉＣｌ３Ｈは、次の反応に従って、ＨＣｌと反応してＳｉＣｌ４を生成する。
【００４２】
ＳｉＣｌ３  ＋  ＨＣｌ  →  ＳｉＣｌ４  ＋  １／２  Ｈ２
この反応は気相で生じる。
【００４３】
ジクロロシランおよびＳｉＨＣｌ３の両方は、単結晶シリコンのエピタキシャル成長に適したシリコン前駆物質であり、次の反応に従う。
【００４４】
ＳｉＣｌ２Ｈ２  →  ＳｉＣｌ２  ＋  Ｈ２
ＳｉＣｌ２Ｈ２  →  ＳｉＨＣｌ  ＋  ＨＣｌ
ＳｉＨＣｌ３  →  ＳｉＣｌ２  ＋  ＨＣｌ
＊ＳｉＣｌ２  ＋  Ｈ２  →  Ｓｉ（ｓ）  ＋  ２ＨＣｌ↑
堆積またはエッチングが起こるバランスは、次の反応に従い、
＊ＳｉＣｌ２  ＋  Ｈ２  ⇔  Ｓｉ（ｓ）  ＋  ２ＨＣｌ
また、次の比率によって決定される。
【００４５】
［ＨＣｌ］２  ／  ［ＳｉＣｌ２］［Ｈ２］
例示的な実施形態では、このバランスは、選択的な堆積が達成されるまで、反応チャンバ内へＨＣｌのフローを増大させる間に、ジクロロシランのフローを比較的一定に保持することにより調整される。代替の実施形態では、Ｈ２のフローは、エッチングプロセスに寄与するために低減されるか、あるいは、堆積プロセスに寄与するために増大させられる。Ｈ２のフローの低減は、希釈度を低下させ、エッチャントの分圧を増大させ、そして、ガス速度を低減することにより、前駆物質の消費量の改善を促進する。
【００４６】
シラン、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、および部分的にあるいは完全に塩化されたジシラン（即ち、Ｓｉ２ＨｎＣｌ６−ｎ、ここで１≦ｎ≦６）といった他のシリコン前駆物質はまた、特に、ジクロロシランをさらに含むシリコン前駆物質ガス混合気の成分として使用された場合、単結晶シリコンのエピタキシャル成長に適したシリコン前駆物質である。半導体プロセスの基準によると、市販されているＨＣｌは一般的に高い汚染レベル（例えば、水蒸気）を有するので、ジクロロシランを含むシリコン前駆物質ガス混合気の使用が、反応チャンバ内に存在するＨＣｌの量を有利に低減することができ、それにより、より高い薄膜純度に帰着することが認識されるであろう。ＨＣｌが存在しない状態でのジクロロシランの吸熱反応は、ＨＣｌが存在する状態での発熱反応へ変化する。シリコンソースガスが本質的にジクロロシランから成る実施形態では、本明細書に開示された反応温度および圧力において、ジクロロシランの分解はほとんどなく、それにより、前駆物質の比較的低い利用率に帰着する。シラン、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、及び／又は、部分的にあるいは完全に塩化されたジシラン（即ち、Ｓｉ２ＨｎＣｌ６−ｎ、ここで１≦ｎ≦６）といった補足的なシリコンソースの１つ以上を、反応チャンバに追加すること、あるいは、ジクロロシランをこれら補足的なシリコンソースの１つ以上に置き換えることは、シラン、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、または部分的にあるいは完全に塩化されたジシラン（即ち、Ｓｉ２ＨｎＣｌ６−ｎ、ここで１≦ｎ≦６）分子内に格納されたエネルギーをタッピングすることにより、より多くの発熱を伴う反応を起こさせる。このことは、前駆物質を分解するためのエネルギー的なバリアが、より容易に克服されることを可能にし、それにより、前駆物質のより良い利用率およびより高い成長速度に帰着する。
【００４７】
例えば、或る実施形態では、ジクロロシランに代えて、シランがシリコン前駆物質として使用される。シランが約７５ｓｃｃｍ〜約１００ｓｃｃｍで反応チャンバに供給される実施形態では、ＨＣｌのフローは約８０ｓｃｃｍ〜約１６０ｓｃｃｍに増大される。そのような実施形態では、シランのフローレートは、ＨＣｌの所定のフローレートに対して調節され得る。あるいは、ＨＣｌのフローレートは、シランの所定のフローレートに対して調節され得る。本明細書に記述されるように、ジクロロシランに代えて、シランがシリコン前駆物質として使用される実施形態では、前駆物質のより高い利用率を達成することができ、その結果、前駆物質のより低いフローレートが使用され得る。
【００４８】
或る実施形態では、表面の塩素は、揮発性のエッチング生成物であるＨＣｌおよびＰＣｌ３の形成を通じて、ＰＨ３といったドーパント水素化物を使用して除去される。表面の塩素の除去は、本明細書において述べられた反応による本来的なシリコンの成長と比較して、成長速度を有利に改善する。したがって、ＰＨ３が反応チャンバに供給される場合、ＰＨ３のフローの一部はドーピングに寄与しないが、その代りにＰＣｌ３の形成に寄与する。そのような実施形態では、ＰＣｌ３は次の反応に従って形成される。
【００４９】
＊３ＳｉＣｌ２  ＋  ＰＨ３  →  ３Ｓｉ（ｓ）  ＋  ＰＣｌ３  ＋  ３ＨＣｌ↑
上記に開示されるように、シラン、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、および部分的にあるいは完全に塩化されたジシラン（即ち、Ｓｉ２ＨｎＣｌ６−ｎ、ここで１≦ｎ≦６）といった補足的なシリコンソースを使用することは、より多くの発熱を伴う反応を起こさせる。ＰＨ３が反応チャンバに供給される実施形態では、これがＰＣｌ３、Ｐ２、およびＰ４の形成を向上させる。
【００５０】
理論によって制限されることなく、ＣＨ３ＳｉＨ３といったメチルシランを炭素ソースとして使用して、炭素ドープされた薄膜が堆積される或る実施形態では、堆積は、次の反応に従って進行すると考えられている。
【００５１】
＊３ＳｉＣｌ２  ＋  ＣＨ３ＳｉＨ３  →  ４Ｓｉ（ｓ）  ＋  Ｃ（ｓ）  ＋  ６ＨＣｌ↑
一実施形態では、低い抵抗率の単結晶シリコン薄膜は、置換ドーピングされた炭素と、燐といった電気的に活性なドーパントとを含む。炭素は、好ましくは０．１％〜５％で、より好ましくは０．５％〜２％で、そして最も好ましくは、０．８％〜１．２％で置換ドーピングされる。置換ドーピングのレベルは、Ｘ線回折およびＫｅｌｉｅｒｅｓ／Ｂｅｒｔｉの関係を使用して自由に決定される。薄膜は、好ましくは約１．０ｍΩ・ｃｍ以下、より好ましくは０．７ｍΩ・ｃｍ以下、そして最も好ましくは、約０．５ｍΩ・ｃｍ以下の抵抗率を有する。
【００５２】
例示的な実施形態では、低い抵抗率の単結晶シリコン薄膜は、好ましくは約３５０℃〜約６７５℃、より好ましくは約５００℃〜約６６０℃、そして最も好ましくは、約６００℃〜約６５０℃の温度で堆積される。例えば、一実施形態では、堆積は、約６３０℃〜約６５０℃の温度で行われる。そのような低い堆積温度にもかかわらず、薄膜は、好ましくは約２ｎｍ／分より速く、より好ましくは約５ｎｍ／分より速く、そして最も好ましくは、約８ｎｍ／分より速く成長される。薄膜の厚さは、堆積時間をコントロールすることにより調節され、薄膜は、好ましくは約２０ｎｍ〜約８０ｎｍ、より好ましくは約２５ｎｍ〜約５０ｎｍの厚さを有する。薄膜は、好ましくは約０．４ｍΩ・ｃｍ〜約１．１ｍΩ・ｃｍ、より好ましくは約０．５ｍΩ・ｃｍ〜約１．０ｍΩ・ｃｍの抵抗率を有する。反応チャンバ内のジクロロシランの分圧は、好ましくは約１０ｔｏｒｒ〜約５０ｔｏｒｒ、より好ましくは約２０ｔｏｒｒ〜約４０ｔｏｒｒ、そして最も好ましくは、約２５ｔｏｒｒ〜約３５ｔｏｒｒである。供給するガス混合気の様々な成分についての例示的なフローレートが、表Ａに提供される。
【００５３】
この例では、反応チャンバの総圧力は、好ましくは約５００ｔｏｒｒより高く、より好ましくは約７００ｔｏｒｒより高く、そして最も好ましくは、ほぼ大気圧である。大気圧でのあるいは大気圧付近での堆積は、最も選択的な堆積プロセスに反しているが、出願人は、この圧力領域での選択的な堆積が活用可能であり、且つ本明細書に開示された所定のプロセスに対して有利であることを見いだした。特に、本明細書に開示された所定のプロセスを使用する堆積は、有利なことに、比較的高い堆積速度および良好なレベルの炭素の取り込みに帰着する。
【００５４】
【表１】
2009521801.tif 000003
上記で述べたように、ジクロロシランを含むシリコン前駆物質ガス混合気の使用は、反応チャンバ内に存在するＨＣｌの量を有利に低減することができる。ＨＣｌを反応チャンバ内へ導入することがまた、反応チャンバ内へ導入される汚染を起こさせるので、反応チャンバ内のＨＣｌの量の低減は、一般に、薄膜純度の増大に帰着する。
【００５５】
他の実施形態では、他のプロセス成分が使用される。特に、堆積される薄膜の特性に依存して、プロセスガス混合気は、シリコンソース、炭素ソース、および燐ソースから成る群から選択される１つ以上の前駆物質を含む。そのようなソースの具体例は：シリコンソースとして、シラン、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、部分的にあるいは完全に塩化されたジシラン（即ち、Ｓｉ２ＨｎＣｌ６−ｎ、ここで１≦ｎ≦６）、およびテトラシランを含み；炭素ソースとして、モノシリルメタン、ジシリルメタン、トリシリルメタン、テトラシリルメタン、そして特に、モノメチルシラン、ジメチルシラン、トリメチルシラン、及びテトラメチルシランといったメチルシラン、エチルシラン、ジエチルシラン、トリエチルシラン、テトラエチルシラン、並びに、炭素及びシリコンの両方のソースとしてのメチルエチルシランを含み；電気的に活性なｎ型ドーパントのソースとして、燐といった様々なドーパント前駆物質を含む。いくつかの実施形態では、炭素ソースは、当該ＳｉＨ３Ｃｌ３−ｚ基の各々について、
１≦ｘ≦４、および
０≦ｙ≦３、および
（ｘ＋ｙ）≦４、および
０≦ｚ≦３
である化学式（ＳｉＨｚＣｌ３−ｚ）ｘＣＨ４−ｘ−ｙＣｌｙのクロロメチルシランを含む。他の実施形態では、炭素ソースは、Ｈ３Ｓｉ−ＣＨ２−ＳｉＨ２−ＣＨ３（１，３−ジシラブタン）を含む。
【００５６】
クロロメチルシランは、炭素ソースおよびエッチャントソースの両方を有利に供給する。理論によって制限されることなく、クロロメチルシラン中の炭素原子がシリコン原子によって互いに分けられるので、クロロメチルシランは、分子及び原子レベルで炭素の取り込みを促進すると考えられている。これは、堆積中に、炭素原子が炭素鎖およびクラスター内へ共同で結合する傾向を低減する。クロロメチルシランの使用はまた、エッチャントのフローレートを修正することなく、堆積された薄膜中の炭素の濃度が操作されることを可能にすると同時に、選択性を向上させて、且つ、薄膜の成長速度を増大させる傾向を有する。例示的な実施形態では、クロロメチルシランは、大気圧でのＳｉ：Ｃ薄膜の選択的な堆積用の、個別のシリコンソースおよび個別のエッチャントと共に使用される。
【００５７】
クロロメチルシランの使用は、本明細書に開示されたシリコン前駆物質およびエッチャントの分解速度と同様の分解速度を有する炭素前駆物質を提供することにより、薄膜の均一性を有利に向上させる。特に、或る堆積温度および圧力といった或るプロセス条件が与えられると、これらの条件の下で同様の速度で分解する前駆物質およびエッチャントの使用は、薄膜の均一性を促進する。塩素の量、即ち特定のクロロメチルシランの重量は、そのクロロメチルシランの分解速度に影響する。
【００５８】
改良された実施形態では、メインのキャリアフローとして、Ｈ２に代えてあるいは追加して、ヘリウムが使用される。本明細書に記述されるように、そのような実施形態は、ジクロロシランのＳｉＣｌ２およびＨ２へのより効果的な分解を提供する。そのＨ２は、ＨＣｌを使用するシリコンエッチングには必要ではない。他の実施形態では、Ｈ２に代えてメインのキャリアフローとして使用される他の不活性ガスは、アルゴン、ネオン、キセノン、および窒素を含むが、これらに制限されない。
【００５９】
本明細書に開示された或る実施形態は、有利なことに、置換ドーピングされた炭素と電気的に活性なドーパントとを含む低い抵抗率の単結晶シリコン薄膜の、選択的な堆積を可能にする。或る実施形態では、そのような薄膜は、約５ｎｍ／分〜約１４ｎｍ／分の営利上有用な速度で成長する。ジクロロシランと組み合わせたドーパント水素化物（例えば、ＰＨ３）の使用は、結果として得られる薄膜の成長速度を増大させる。ジクロロシランの高い分圧の使用は、有利なことに、プロセスに対して加えられる実質的な量のＨＣｌを要求することなしに、選択的な堆積を得るための十分なエッチャントを生成する。本明細書に開示された或る方法は、ｎ型ドープされたＳｉ：Ｃ薄膜を、良い結晶品質、低い抵抗率（シート抵抗）、低い表面粗さ、および低い欠陥密度で選択的に堆積するのに使用可能である。
【００６０】
さらに、本明細書に開示された或る実施形態が使用される場合、マイクロローディング効果もまた低減される。パターニングされたウェハ上での選択的な堆積と関連して、マイクロローディング効果は、ウェハ表面上のパターニングされたウィンドー領域内での、成長速度および薄膜合成の局所的な堆積パターンの不均一性を意味する。例えば、ファセッティングは、選択的な堆積パターンの縁の周囲に、エピタキシャル層の薄層化を引き起こすマイクロローディング効果である。不利なことに、ファセッティングは、エピタキシャル堆積の後に実行される自己整合サリサイド化ステップを複雑にする。或る実施形態では、堆積圧力の低下、及び／又は堆積温度の低下は、マイクロローディング効果の低減もしくは除去を促進する。一実施形態では、選択された堆積ウィンドー領域内において、堆積ウィンドー領域の全域にわたり２０％未満の不均一性が存在する。本明細書に開示された或る実施形態が使用される場合、ウェハ表面の全域にわたり、有るか無しかのローディング効果が検出可能である。特に、ジクロロシランを含むシリコン前駆物質、ｎ型ドーパント、および大気圧の堆積環境を使用する実施形態が、ローディング効果を低減するのに特に有効であることが見いだされた。ウィンドー領域のサイズの違いにもかかわらず、ウェハ表面の全域にわたって、各ウィンドー領域における不均一性がほぼ同じであることが見いだされた。したがって、ｘ  ｃｍ２のウィンドー領域についての平均の不均一性は、約（１／２）ｘ  ｃｍ２のウィンドー領域についての平均の不均一性と、約５％未満だけ異なるであろう。
【００６１】
或る実施形態では、本明細書に開示された方法が使用されて、シリコン基板（１００）のリセスされたウィンドー領域内に、引張り歪みＳｉ：Ｃ薄膜を選択的に堆積する。一般的に、マスクが方位＜１１０＞に整列されて、シリコン基板（１００）中のリセスされたウィンドー領域をエッチングする場合、（１１１）表面が露出する。或る構成では、（１１１）表面上への引張り歪み半導体薄膜の選択的な堆積は、薄膜中の欠陥密度の増大に帰着する。しかしながら、シリコン基板（１００）中のリセスされたウィンドー領域をエッチングするために、マスクを方位＜１００＞に整列させることにより、（１１１）表面は露出しない。したがって、本明細書において開示された或る方法が使用されて、シリコン基板（１００）のリセスされたウィンドー領域内に、引張り歪みＳｉ：Ｃ薄膜を選択的に堆積する場合、マスクが方位＜１００＞に整列されるように、マスクは４５°程度自由に回転され、それにより（１１１）表面の露出を防止する。
【００６２】
例示的なリアクタシステム
図７は、キャリアガス、シリコン前駆物質、およびエッチャントガスを使用する例示的なリアクタシステム１００を示す。一実施形態では、シリコン前駆物質はジクロロシランである。図示されているように、精製器１０２はキャリアガスソース１０４の下流に位置する。不活性ガスのフローのいくらかは、バブラー１０６の形態をしている蒸発器へ分流され、蒸発器からは、キャリアガスが、気化したジクロロシラン１０８を搬送する。あるいは、液体の上方の空間におけるジクロロシランの蒸気圧を増大させるために、ジクロロシランは加熱され、キャリアガスがその空間を通り抜ける際に、キャリアガスがジクロロシランを取り込む。如何なる場合であっても、液体の反応物質ソースコンテナ１０６の下流には、蒸気中の音速を測定することにより、フローするガスの反応物質の濃度を決定するアナライザー１１０が存在する。その測定に基づいて、ソフトウェアでコントロールされる下流のマスフロー・コントローラ（ＭＦＣ）１１２の配置箇所が、アナライザー１１０によって変更される。そのようなアナライザーは市販されている。
【００６３】
ＭＦＣ１１２を通じたフローは、メインキャリアガスＭＦＣ１１４を通じたメインキャリアガス、およびガス制御板の他の反応物質と、上流の蒸着チャンバ１２２用のインジェクション・マニホールド１２０において合流する。あるいは、そのフローは、リアクタシステム１００内の如何なる箇所でも合流することができ、合流して得られた供給ガスを基板に対して供給する。塩素蒸気または塩化水素酸蒸気のソースといった、エッチャントガスソース１３０もまた提供される。図示する実施形態では、炭素用のソース１３２およびドーパント水素化物用のソース１３４もまた提供される。
【００６４】
図示されているように、リアクタシステム１００はさらに、システム１００が備える制御可能な様々な構成要素と電気的に接続されるセントラル・コントローラ１５０を備える。コントローラは、ガスフロー、温度、圧力などを定めるようにプログラムされて、本明細書に記述された堆積プロセスを、反応チャンバ１２２内に収容された基板１４０上に適用する。一般的に、コントローラ１５０は、メモリとマイクロプロセッサとを備え、ソフトウェアによってプログラムされ、ハードウェアとして実現され、あるいはその２つの組合せであってもよく、そしてコントローラの機能は、物理的に異なる位置に配置されたプロセッサ間に分配されていてもよい。従って、コントローラ１５０は、システム１００間に分配された複数のコントローラを代表することもできる。
【００６５】
発明の範囲
上記した最良の形態の記述は、本発明のいくつかの実施形態を開示しているが、本明細書の開示は、例示のみを意図し、且つ本発明を制限しないことが理解されるべきである。開示された特定の構成および操作は、上記記述されたものと異なることができ、本明細書に記述された方法が、ドープされた半導体物質の選択的なエピタキシー以外の状況においても使用可能であることが理解されるべきである。
【図面の簡単な説明】
【００６６】
【図１】複数のフィールド絶縁領域を有する例示的なシリコンウェハ基板の断面図である。
【図２】活性領域の１つを覆うゲート電極を形成後の図１の基板の断面図である。
【図３】露出したシリコンを除去する選択的なエッチングステップを実行後の図２の基板の断面図である。
【図４】選択的な堆積プロセスを使用して、ｎ型ドープされたヘテロエピタキシャル引張り歪みＳｉ：Ｃ薄膜を、リセスされたソース／ドレイン領域に埋め込んだ後の図３の基板の断面図である。
【図５】高い位置のソース／ドレイン領域を形成するための選択的な堆積の付加的な延長の後の図４の基板の断面図である。
【図６】ｎ型ドープされた引張り歪みＳｉ：Ｃ薄膜を選択的に堆積した後の図２の基板の断面図である。
【図７】シリコンソースガスソースと、エッチャントソースと、Ｓｉ：Ｃ層を堆積するために使用することができるキャリアガスソースとを使用する、発明の例示的な実施形態に係る装置についての概略図である。
【図１】
2009521801.tif 000004
【図２】
2009521801.tif 000005
【図３】
2009521801.tif 000006
【図４】
2009521801.tif 000007
【図５】
2009521801.tif 000008
【図６】
2009521801.tif 000009
【図７】
2009521801.tif 000010
【国際調査報告】
2009521801.tif 000011