(57)【要約】  本発明は薄膜基板画像センサ、特にカラー画像センサの作製に関する。シリコン基板の前面から行われる作製ステップ、その後前面の転写基板への転写およびシリコン基板の薄膜化後、接続端子が背面によって作製される。多数の局所的コンタクトホールが、接続端子の箇所内で薄膜シリコンを貫通して開口され、ホールは前面ステップ中に形成される第１の導電層（２４）を露出し、アルミニウム（４２）がシリコンと接して背面上に堆積され、そのアルミニウムは開口内に貫通し、且つ第１の層と接触し、アルミニウムは接続端子を画定するためにエッチングされ、さらに最後に周囲トレンチがシリコン層の厚さ全体を貫通して開口され、このトレンチは接続端子を完全に取り囲む。【選択図】      図８
2009521111.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の前面から行われる作製ステップ、その後前記前面の転写基板への転写、その後前記シリコン基板の数マイクロメートルの厚さへの薄膜化、そして最後に前記薄膜シリコン基板の背面に対して行われる作製ステップを含む、薄膜シリコン基板を有する画像センサの作製方法であって、前記背面から行われる作製ステップが、
前記センサ用外部接続端子の作製のために確保された表面領域上における、前記薄膜基板（１２）を貫通する少なくとも１つの局所的コンタクト開口（４０）のエッチングであって、前記開口が前記前面から行われる作製ステップ中に形成される第１の導電層（２４）を局所的に露出させるエッチングと、
前記背面上における、前記開口内の前記シリコンと接し、前記第１の層（２４）と接触する第２の導電層（４２）の堆積と、
接続端子を画定するための前記第２の層のエッチングと、
前記薄膜シリコン基板の厚さ全体をこの基板の下に位置する絶縁層（２２）まで貫通する周囲トレンチ（４８）の開口であって、このトレンチが前記接続端子を完全に取り囲み、前記トレンチの底部が前記絶縁層により全体的に作製されて、前記接続端子によって覆われるとともに前記トレンチによって前記薄膜シリコンの残りの部分から絶縁された薄膜シリコンの島を形成する開口とを含むことを特徴とする方法。
【請求項２】
ワイヤ（６０）が、前記接続端子の一部にはんだ付けされることを特徴とする請求項１に記載の方法。
【請求項３】
前記ワイヤがはんだ付けされる前記接続端子の一部（４６）が、局所的開口を有さないことを特徴とする請求項２に記載の方法。
【請求項４】
前記トレンチを開口後に、絶縁保護層（５０）が前記背面上に堆積され、この層に開口がエッチングされて、前記接続端子の表面領域の一部を剥離し、そこにワイヤがはんだ付けされることを特徴とする請求項１〜３のいずれか一項に記載の方法。
【請求項５】
前記局所的開口が、化学的エッチングによって作製され、前記トレンチが、前記第２の導電層のエッチング後に作製されることを特徴とする請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記トレンチが、垂直異方性腐食によってエッチングされることを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項７】
一連の局所的開口が、前記薄膜基板を貫通してエッチングされ、これらの開口が、前記第１の導電層（２４）の導電ランドの上方に分布し、このランドが、集積回路の接続端子への電気的連結用であることを特徴とする請求項１〜６のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜基板画像センサ、特にカラー画像センサの作製に関する。
【背景技術】
【０００２】
薄膜基板画像センサは、非常に薄いシリコン層を介して背面でセンサを照明可能にすることにより、センサの測色性能特性を改善するように設計されていたが、この構成は基板内で光生成される光子および電子の分散を回避し、そのため隣接する画像の画素が異なる色に対応するため、測色を大きく損なうことになる画像クロストークを回避する方法を提供する。
【０００３】
薄膜基板上の画像センサの作製は概して以下のステップを含む。プロセスは、直径が１０または２０センチメートルのウェハの産業操作を支える数百マイクロメートルの厚さを有するシリコン基板（例えば絶縁体ＳＯＩ基板上の固体単一結晶またはシリコン）から始まるが、この基板は前面上に、センサのアクティブ回路を含む単一結晶シリコンのエピタキシャル層が被覆されている。このエピタキシャル層において、前面から、センサの様々な機能に必要な電子回路（撮像、信号処理）が作製される。その後、基板はこの回路を支持するその前面が、産業操作用の十分な厚さの転写基板上に接着され、元のシリコン基板は数マイクロメートルの厚さに薄膜化される。これにより得られる非常に微小な厚さのシリコンによりウェハの産業操作を行うことができず、また接着転写基板の存在を明らかにする。非常に微小な厚さはカラー画像センサの場合、センサの測色品質をかなり向上させる役目を果たし、センサはこの背面上に堆積された色フィルタ層を介し且つエピタキシャルシリコンの非常に微小な層を介して背面で照明される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この技術で生じる問題の１つは、センサ用の外部電気接続を提供するためのコンタクト端子の作製の問題である。
【０００５】
既に提案されている１つの解決法は、前面に対して行われる処理ステップ中にコンタクト金属を設け、その後薄膜シリコン内で背面から、これらの金属を露出する広くて深い開口を切り開くことにある。次に、はんだワイヤがこれらの開口の内側にある金属にはんだ付けされ得る。しかし、これは広い開口（通例、幅１２０〜１８０マイクロメートル）を設けることを必要とすることが多い。この方法で形成される端子の合計幅は、従来のＣＭＯＳ電子回路の接続端子用に従来設けられていた幅（通例６０マイクメートル幅の端子で十分である）よりはるかに大きい。
【０００６】
さらにまた、カラーフィルタをセンサ上に堆積する前に開口を作製しなければならず、ここでこれらの開口の存在がフィルタ層の分布の均一性を妨げ、またこれらのフィルタ層の堆積が開口内に残渣を残し、残渣は容易に除去することができないが、それらを除去して接続ワイヤのはんだ付けを確実にすることが必須である。
【０００７】
前面を処理する際、すなわち転写基板への転写前に開口を形成することにある他の解決法も考えられ、これらの開口は接続端子の位置に、薄膜化後に残る深さ全体を貫通して作製され、これらの開口の底部は金属化される。転写および薄膜化後、金属化底部は薄膜背面上でアクセス可能であり、このとき開口の底部ではなく放出面と同一平面内に接続端子を構成する。しかし、このような方法は、センサを支持するシリコントレンチが産業製作に容易に取り込めないという点で、典型的ＣＭＯＳ産業方法の従来のものではないステップを必要とし、このタイプのセンサおよびより従来の回路（非薄膜基板）の両方を作製しなければならない。
【課題を解決するための手段】
【０００８】
既知の方法の欠点を解消するため、本発明は、シリコン基板の前面から行われる作製ステップ、その後前面の転写基板への転写、その後シリコン基板の数マイクロメートル（通例３〜２０マイクロメートル）の厚さへの薄膜化、そして最後に薄膜シリコン基板の背面に対して行われる作製ステップを含む、薄膜シリコン基板を有する画像センサの新規の作製方法であって、背面から行われる作製ステップが、
センサ用外部接続端子の作製のために確保された表面領域上における、薄膜基板を貫通する少なくとも１つの局所的コンタクト開口のエッチングであって、開口が前面から行われる作製ステップ中に形成される第１の導電層を局所的に露出させるエッチングと、
背面上における、開口内のシリコンと接し、第１の層と接触する第２の導電層の堆積と、
接続端子を画定するための第２の層のエッチングと、
薄膜シリコン基板の厚さ全体をこの基板の下に位置する絶縁層まで貫通する周囲トレンチの開口であって、このトレンチが接続端子を完全に取り囲み、トレンチの底部が絶縁層により全体的に作製されて、接続端子によって覆われるとともにトレンチによって薄膜シリコンの残りの部分から絶縁された薄膜シリコンの島を形成する開口とを含むことを特徴とする方法を提案する。
【０００９】
周囲トレンチのため、シリコンの第２の導電層を絶縁する絶縁層を用いる必要はなく、この理由により第２の導電層がシリコンと直接接して堆積される。
【００１０】
その後ワイヤを接続端子の一部にはんだ付けすることができる。ワイヤがはんだ付けされる接続端子の一部が、局所的開口を有さないことが好ましい。
【００１１】
トレンチを開口後に絶縁平坦化層が背面上に堆積されることが好ましく、この層に開口がエッチングされて、接続端子の表面領域の一部を剥離し、そこにワイヤをはんだ付けすることができる。
【００１２】
好ましくは、いくつかの局所的コンタクト開口が薄膜基板を貫通して設けられて、第１の下層導電層との一連の局所的コンタクトを作製する。
【００１３】
第２の導電層のエッチング後にトレンチを切除することが好ましい。
【００１４】
本発明の他の特徴と利点とは、以下の添付の図面を参照して提示される詳細な説明を読むことにより明らかになろう。
【発明を実施するための最良の形態】
【００１５】
図１は、内部に集積回路の能動素子、特に画像センサの光電素子が作製される表面エピタキシャル層１２を備えるシリコン基板１０を示す。例えば光電アクティブマトリクスおよび周辺回路を備えるセンサの電子回路は、異なる絶縁、導電または半導電層の堆積、エッチング、ドーピングを含む従来の作業により作製され、これらの作業はすべて基板の前面、すなわち上にエピタキシャル層が配置されている面から行われる。基板１０は、固体単結晶シリコンの基板、または酸化シリコンの薄層により基板から離間されたエピタキシャル層を備えるＳＯＩ（シリコン・オン・インシュレータ）型の基板であればよい。
【００１６】
前面上に図示されているのは、ドープ半導電領域１４を有するエピタキシャル層１２であり、エピタキシャル層１２の上方には、絶縁層により互いに離間された数レベルの重畳導電層１６、１８、２０がある。導電層は、回路の機能性により要求される所望のパターンに従ってエッチングされ、絶縁層を貫通する導電ビアによって所定の位置で互いに連結させることができる。絶縁層はそれらを互いに区別せずに全体的に２２と示されているが、それらは交互の導電層および絶縁層内で連続的に堆積およびエッチングされている。
【００１７】
そのため、センサは、特に異なるドーピングパターンを備えるエピタキシャル層１２で被覆されたシリコン基板１０として、前面上での作製ステップの最後に全体が現れ、このエピタキシャル層自体は内部にいくつかのエッチングされた導電レベルが内蔵された絶縁層２２で被覆されている。特に絶縁平坦化層を基板上に最後に堆積できたため、層２２の上面は平坦である。
【００１８】
導電層の中でも、層１６が設けられ、その内部にセンサの外部接続用端子に形状的に対応する領域に導電ランド２４が形成される。接続端子は大抵チップの周囲にあるため、導電ランド２４は原則的にチップの周囲に位置する。導電ランド２４は端子の位置で絶縁層の僅かな厚さだけエピタキシャル層１２から離間されている。導電層１６はアルミニウム製であり得る。絶縁層は主に酸化シリコンであるが、層２２内に他の絶縁材料があってもよい。導電ランド２４は比較的広範囲にわたる（数十マイクロメートルの辺寸法を有する）連続またはオープングリッド構成であり得る、または端子によって伝えられる電流が低い場合には小さい寸法（数マイクロメートル）でもあり得る。
【００１９】
このように前面から必要な処理作業が施された集積回路は、ここでこの前面によって転写基板３０の前面上に接着される。なおこの作業はシリコンウェハ上で且つウェハが個々のチップに切断されないうちに行われる。接着の前に必要な平坦化作業が行われて、特に接着が接着材料を追加せずに分子付着によって行われる場合には、確実にウェハおよび転写基板を互いに完全に付着させる。
【００２０】
そして接着後、基板１０のシリコンは、非常にわずかな厚さのシリコンのみを残すように機械的および化学的加工作業によりその背面が薄膜化され、実際にはエピタキシャル層１２のみが（またはエピタキシャル層とほとんど等しく）残され、すなわち数マイクロメートルになる。図２は、逆向きにしてその前面（下向き）が転写基板３０の前面（上向き）上に接着された薄く残るシリコン層１２を表わす。
【００２１】
転写基板３０はここでウェハに機械的強度を提供する。そして様々な処理作業、特に回路の外部接続用接続端子を作製するのに必要な作業が、エピタキシャル層の背面（図２の上部）から行われる。
【００２２】
このため、接続端子に電気的に連結するための導電ランド２４の各々の上方に分布した一連の開口４０が、エピタキシャル層１２の厚さ全体を貫通して開口される。場合によっては、単一の開口４０で十分であり得るが、すべての場合において開口はランド２４の導電部の上方に位置する。図３はランド２４とこのランドの上方に形成された開口４０とを備える集積回路の一部の図を表わす。少数の局所的開口のみを示して図を簡略化している。層１２のシリコンの厚さ全体を貫通してこれらの開口をエッチングした後、開口の底部に位置する絶縁層２２の一部を除去して開口を完成させることにより導電ランド２４を露出させる。
【００２３】
導電層４２、例えばアルミニウムをその後堆積する。以後、層１６（導電ランド２４を含むもの）を第１の導電層と称し、層４２を第２の導電層と称するが、２つの導電層は、集積回路に対する外部接続端子を形成する役目を果たす。第２の導電層４２の堆積の前に、シリコンを表面ドーピングするステップを行ってもよい。
【００２４】
第２の導電層４２は開口を充填し、これらの開口の各々を介して、ランド２４を形成する第１の導電層と接する（図４）。
【００２５】
この堆積後、第２の導電層４２をエッチングして外部接続端子を画定する。図５は接続端子の全体図を表わし、好ましくは、部分４４（図の左側）にランド２４の上方に分布した開口が穿孔され、他の部分４６には接続ワイヤをはんだ付けするために確保される開口（図の右側）が穿孔されていない。なお個々の開口が十分に小さい場合には、表面領域全体が開口の規則的分布を備える接続端子を有し、その後ワイヤが開口４０により作製されるリリーフを含む金属表面領域にはんだ付けされるように考えることも可能であり、その際ランド２４は接続端子の下に位置する表面領域の大部分またはすべてを占有することになる。
【００２６】
図６は以下のステップを表わす。周囲トレンチ４８をエッチングして、エピタキシャル層の厚さ全体を貫通して絶縁層２２まで接続端子を完全に取り囲む。このトレンチは絶縁層２２で停止し、金属層の一部まで下がらないため、トレンチの底部は全体に絶縁表面によって形成される。
【００２７】
以下のステップ、図７は必須ではないが好ましい。ステップは絶縁保護層５０の堆積と、導電端子の中心の上方のこの層の開口とを含む（そのため開口で穿孔されずワイヤのはんだ付け用に確保される一部が設けられている場合には、基本的には端子の部分４６内）。絶縁層５０は周囲トレンチ４８を充填する。
【００２８】
色フィルタの堆積および光エッチング用の従来のステップは表わされていない。
【００２９】
最後にウェハを個々のチップに切断した後、最終的作製ステップは、露出されている部分における接続端子の金属４２への接続ワイヤ６０のはんだ付けを含む（図８）。
【００３０】
下層２４を有するその多数のコンタクトホールを有し、且つホールのない部分を有する接続端子の全体的外観が図９の平面図に示されている。小さい寸法（数マイクロメートルの直径または辺寸法）の数十のホールを設けることが好ましいが、前述したように場合によっては単一のホールで十分であり得る。
【００３１】
接続端子はこのように、接続金属４２を堆積する前に開口４０の側面に絶縁層を堆積せずに作製されている。金属４２はシリコンと接しているが、シリコンはトレンチによって、アクティブ回路を含むエピタキシャル層の残りの部分から絶縁されているため、集積回路の外部または内部のいずれかから端子に印加される電位は、回路の他の部分または他の端子に影響を及ぼさない。
【００３２】
最後の保護層５０があるか否かにかかわらず、樹脂またはフィルタリング層の拡散は接続端子の存在によって阻害されない。層５０がある場合これらは中空であるが、端子の表面と層５０の表面との段差は小さい。層５０がない場合には、金属によりさらに部分的に充填される開口４０は小さい寸法（数マイクロメートルの辺または直径寸法）のものであり、拡散を阻害しない。さらにまた、接続端子の表面と周囲表面との間に凹部がないことにより、端子の寸法を約５０〜６０マイクロメートルの辺寸法、集積回路チップの上面に対して深すぎる金属表面では考えられない限界に制限することができる。
【００３３】
開口４０はシリコンへの化学的腐食によって好ましくは形成され、その際開口は傾斜側部を有し、その角度はシリコンの自然劈開面に相当（５５°）する。トレンチ４８は垂直異方性腐食（プラズマエッチング）によって好ましくはエッチングされ、その側面は垂直である。その幅は数マイクロメートル（例えば１〜３マイクロメートル）であり得る。トレンチ４８は開口４０と同時には作製されないため（これは理論的には可能であるが）、層４２が堆積されるときにアルミニウムで充填されないが、それは接続端子を画定するためにエッチングする際にトレンチの底部からアルミニウムを排除することが困難だからである。
【図面の簡単な説明】
【００３４】
【図１】本発明の方法の主要連続ステップを図示する。
【図２】本発明の方法の主要連続ステップを図示する。
【図３】本発明の方法の主要連続ステップを図示する。
【図４】本発明の方法の主要連続ステップを図示する。
【図５】本発明の方法の主要連続ステップを図示する。
【図６】本発明の方法の主要連続ステップを図示する。
【図７】本発明の方法の主要連続ステップを図示する。
【図８】本発明の方法の主要連続ステップを図示する。
【図９】多数のコンタクト開口を有する接続端子の一般的構成の平面図を表わす。
【図１】
2009521111.tif 000003
【図２】
2009521111.tif 000004
【図３】
2009521111.tif 000005
【図４】
2009521111.tif 000006
【図５】
2009521111.tif 000007
【図６】
2009521111.tif 000008
【図７】
2009521111.tif 000009
【図８】
2009521111.tif 000010
【図９】
2009521111.tif 000011
【国際調査報告】
2009521111.tif 000012
2009521111.tif 000013
2009521111.tif 000014
2009521111.tif 000015