(57)【要約】【課題】  電界効果トランジスタを被覆して、その中の電荷又は正孔の移動度を向上させる窒化物膜の形成方法を提供すること。【解決手段】  本発明の実施形態は、基板上に製造された複数のｐ型電界効果トランジスタゲート構造体を被覆する、高密度プラズマ堆積プロセスによる圧縮窒化物膜の形成方法を提供する。実施形態は、少なくともシラン、アルゴン及び窒素のガス源を用いて高密度プラズマで満たされた環境を生成するステップと、基板に０．８Ｗ／ｃｍ２と５．０Ｗ／ｃｍ２との間の範囲で変化する密度の高周波数電力のバイアスをかけるステップと、圧縮応力窒化物フィルムを形成するために複数のゲート構造体に高密度プラズマを堆積させるステップとを含む。【選択図】      図４
2009538002.tif 000002
【特許請求の範囲】
【請求項１】
基板（１０）上の少なくとも１つのゲート構造体（１２）を覆って圧縮窒化物膜（５１）の層を形成する方法であって、
少なくともシラン、アルゴン及び窒素ガスを用いて高密度プラズマを生成するステップと、
前記基板（１０）に少なくとも０．８Ｗ／ｃｍ２の高周波数電力密度のバイアスをかけるステップと、
前記圧縮窒化物膜（５１）の層を形成するために、前記高密度プラズマを前記ゲート構造体（１２）の上に堆積させるステップと
を含む、方法。
【請求項２】
前記ゲート構造体（１２）は第１のゲート構造体であり、前記圧縮窒化物膜（５１）の層を前記第１のゲート構造体（１２）と第２のゲート構造体（１３）との間に形成するステップを含む、請求項１に記載の方法。
【請求項３】
前記第１及び第２のゲート構造体（１２、１３）間の中間点（５３）で測定して、前記第１及び第２のゲート構造体（１２、１３）間の距離の少なくとも半分の厚さ（５５）を有する前記圧縮窒化物膜（５１）の層を形成するステップを含む、請求項２に記載の方法。
【請求項４】
前記第１及び第２のゲート構造体（１２、１３）間の前記距離が、前記第１及び第２のゲート構造体（１２、１３）のサイズの１．５倍未満である、請求項３に記載の方法。
【請求項５】
前記第１及び第２のゲート構造体（１２、１３）間に形成される前記圧縮窒化物膜（５１）の層の厚さ（５５）を調節するために、前記基板（１０）に変化する密度の電力のバイアスをかけるステップを含む、請求項２に記載の方法。
【請求項６】
前記圧縮窒化物膜（５１）の層のピーク（５２）から谷（５３）までの距離とピークからピークまでの距離との間の所定のアスペクト比に到達するために、前記基板（１０）にバイアスをかける前記電力密度を調節するステップを含む、請求項２に記載の方法。
【請求項７】
前記高密度プラズマの堆積の間、前記基板（１０）の温度を３７５℃と４４０℃との間、好ましくは４００℃と４２０℃との間に維持するステップを含む、請求項１に記載の方法。
【請求項８】
前記高密度プラズマの堆積の間、前記シラン、アルゴン及び窒素ガスの合計圧力を１０ｍＴｏｒｒ未満に維持するステップを含む、請求項１に記載の方法。
【請求項９】
前記高密度プラズマの堆積の間、アルゴンガスと窒素ガスとの比を０．５と１．０の間に維持するステップを含む、請求項１に記載の方法。
【請求項１０】
前記基板（１０）に、１２ＭＨｚと１５ＭＨｚの間、好ましくは約１３．５６ＭＨｚの周波数を有する高周波数電力のバイアスをかけるステップを含む、請求項１に記載の方法。
【請求項１１】
複数の電界効果トランジスタを含む半導体デバイスを作製する方法であって、
基板（１０）上に前記電界効果トランジスタのゲート構造体（１２、１３）を形成するステップと、
前記基板を高密度プラズマで満たされた環境中に置くステップと、
少なくとも０．８Ｗ／ｃｍ２の電力密度のバイアス電力を前記基板に印加するステップと、
前記高密度プラズマを用いて、前記基板上に形成された前記電界効果トランジスタの上に圧縮窒化物膜（５１）の層を生成するステップと
を含む、方法。
【請求項１２】
前記圧縮窒化物（５１）膜の層を、前記複数の電界効果トランジスタの隣接する電界効果トランジスタ間に生成するステップを含む、請求項１１に記載の方法。
【請求項１３】
前記隣接する電界効果トランジスタ間の前記圧縮窒化物膜（５１）の層の所定の厚さを達成するために、前記基板に印加される前記バイアス電力を調節するステップを含む、請求項１２に記載の方法。
【請求項１４】
ピーク（５２）から谷（５３）までの距離とピークからピークまでの距離との間の予め設定されたアスペクト比を有する圧縮窒化物膜の層を作るために、前記基板に印加される前記バイアス電力を調節するステップを含む、請求項１２に記載の方法。
【請求項１５】
前記基板は３００ｍｍウェファであり、前記圧縮窒化物膜の層を作るために前記基板に少なくとも６００Ｗのバイアス電力を印加するステップを含む、請求項１１に記載の方法。
【請求項１６】
前記基板は２００ｍｍウェファであり、前記圧縮窒化物膜の層を作るために前記基板に少なくとも２５０Ｗのバイアス電力を印加するステップを含む、請求項１１に記載の方法。
【請求項１７】
少なくともシラン、アルゴン、及び窒素によって特徴付けられるガスの混合物から前記高密度プラズマを作ることによって前記環境を提供するステップと、前記圧縮窒化物膜の層の生成の間、前記ガスの混合物を１０ｍＴｏｒｒ未満の合計圧力で保持するステップとを含む、請求項１１に記載の方法。
【請求項１８】
前記圧縮窒化物膜の層の生成の間、前記基板を３７５℃と４４０℃との間、好ましくは４００℃と４２０℃との間の温度に保持するステップを含む、請求項１１に記載の方法。
【請求項１９】
電界効果トランジスタの少なくとも２つの隣接するゲート構造体（１２、１３）と、
前記隣接するゲート構造体の上の圧縮窒化物膜（５１）と
を含む半導体デバイスであって、
前記圧縮窒化物膜は、前記ゲート構造体間（５５）において前記ゲート構造体の側部（５６）よりも厚い厚さを有する、半導体デバイス。
【請求項２０】
前記２つの隣接するゲート構造体（１２、１３）が、前記窒化物膜の前記厚さの２倍未満の距離で離間している、請求項１９に記載の半導体デバイス。
【請求項２１】
前記ゲート構造体のうちの少なくとも１つの高さと前記窒化物膜の厚さとの間の比が、１よりも大きい、請求項１９に記載の半導体デバイス。
【請求項２２】
前記窒化物膜（５１）が、少なくとも−２０００ＭＰａの圧縮応力を有する、請求項１９に記載の半導体デバイス。
【請求項２３】
前記窒化物膜（５１）が、少なくとも−２５００ＭＰａの圧縮応力を有する、請求項１９に記載の半導体デバイス。
【請求項２４】
前記電界効果トランジスタがｐ型電界効果トランジスタであり、好ましくは相補型金属酸化膜半導体（ＣＭＯＳ）ｐ型電界効果トランジスタである、請求項１９に記載の半導体デバイス。
【請求項２５】
圧縮応力窒化物膜（５１）を形成する方法であって、
基板（１０）上にｐ型電界効果トランジスタの複数のゲート構造体（１２、１３）を作るステップと、
前記ゲート構造体を高密度プラズマ環境内に置くステップと、
前記基板（１０）に変化する密度の高周波数バイアス電力を印加するステップと、
前記ゲート構造体（１２、１３）を覆う前記圧縮応力窒化物膜（５１）を形成するために、前記高密度プラズマを堆積させるステップと
を含む、方法。
【請求項２６】
前記圧縮応力窒化物膜をボイドフリーに形成するために、高密度プラズマ堆積の間に前記バイアス電力を０．８Ｗ／ｃｍ２から５．０Ｗ／ｃｍ２まで変化させるステップを含む、請求項２５に記載の方法。
【請求項２７】
前記ボイドフリー圧縮応力窒化物膜を前記複数のゲート構造体の間（５３）に形成するステップを含む、請求項２６に記載の方法。
【請求項２８】
その後の膜堆積プロセスに適合した前記圧縮応力窒化物膜の表面トポグラフィを作るステップを含む、請求項２５に記載の方法。
【請求項２９】
前記表面トポグラフィが、ギャップを充填しやすい「Ｖ」形を有する、請求項２８に記載の方法。
【請求項３０】
前記圧縮応力窒化物膜を、前記ゲート構造体の側部（５６）における広い開放領域よりも前記２つの隣接するゲート構造体間の密集したポリコンタクト領域（５３）において、より高速度で形成するステップを含む、請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造に関する。特に、本発明は、電界効果トランジスタを被覆して、その中の電荷又は正孔の移動度を向上させる窒化物膜の形成に関する。
【背景技術】
【０００２】
半導体デバイスの設計及び製造の分野において、デバイスの基板内の機械的応力がデバイスの性能に影響を与えることがあり、デバイスの性能の向上に応力工学が重要な役割を果たすことが、当該分野で周知である。例えば、相補型金属酸化膜半導体（ＣＭＯＳ）ＦＥＴデバイスのような電界効果トランジスタ（ＦＥＴ）の製造の際には、その中の電子又は正孔の移動度を向上させるように、応力が一般に、デバイスの基板内のチャネル領域に印加される。電子又は正孔の移動度は、次に、とりわけデバイスの動作速度を向上させることがある。これもまた当該分野で公知のように、応力は一般に、異なるタイプのデバイスに対して、異なって印加及び／又は操作される。例えば、印加される応力は、デバイスがｐ型ＦＥＴ（ＰＦＥＴ）デバイス又はｎ型ＦＥＴ（ＮＦＥＴ）デバイスのいずれであるかに応じて異なることがある。
【０００３】
ＰＦＥＴデバイス、例えばＰＦＥＴゲートに関する限り、デバイスのゲートエリアの下の基板内のチャネル領域への縦方向の圧縮応力を設計することが共通している。代替法として、窒化物膜又は窒化物膜の層をＰＦＥＴデバイスの上に堆積させて、ＰＦＥＴデバイスを被覆することができる。堆積された窒化物膜は、その高い固有圧縮応力のため、同様の応力レベルを達成することができるように、デバイスの標的とするチャネル領域内へと外部から応力を誘発することができる。圧縮窒化物膜又は窒化物膜層は、例えば、プラズマ促進化学気相成長（ＰＥＣＶＤ）プロセスのような堆積プロセスによって形成されることができ、形成される膜は、通常は共形な形状である。
【０００４】
これもまた当該分野で公知のように、ＰＥＣＶＤプロセスによる窒化物膜の堆積の際に、堆積された膜の上部区域の周辺にピンチオフが生じることがある。ピンチオフは、膜の内部及び／又はその下にボイドの生成を引き起こすことがあり、これは、その後のメタライゼーションプロセスの際に、意図せず、その膜の下にある距離が近いＦＥＴゲート間の漏れ経路となることがある。漏れ通路の形成は、ある程度は、詳細には後述する改良型反応性イオンエッチング（ＲＩＥ）として知られる改善されたプロセスによって解決され得るが、半導体産業におけるデバイスサイズの積極的な縮小及びデバイス加工の増大する複雑さは、ピンチオフ(pinch-offs)、ボイド、及び／又は漏れ経路(leakage paths)の形成の防止において、この改良型ＲＩＥが現在有しているいかなる有効性及び／又は効率をも低減させ続け、及び／又は最終的には排除することがある。上記のような「ボイド」に加えて、ＰＥＣＶＤプロセスによる窒化物膜の堆積は、デバイスのソース及び／又はドレインがゲートと界接するエリアの周囲の入れ子状になったポリ・コンタクト（ＰＣ）構造内に「トンネル」の形成を引き起こすこともある。ピンチオフに起因するボイドと同様に、「トンネル」もまた、その後のメタライゼーションプロセスにおいて金属元素で充填されて、漏れ又は短絡の経路となることがある。半導体デバイスの異なるエリア又は領域間の漏れ又は短絡経路(short paths)は、デバイス性能の低下及び／又はデバイスの全体的な故障を引き起こすことがある。
【０００５】
これもまた当該分野で公知なのは、ＰＦＥＴデバイスを被覆する圧縮窒化物膜の製造において適用できる高密度プラズマ（ＨＤＰ）堆積プロセスである。ＨＤＰ窒化物プロセスは、後工程（ＢＥＯＬ）技術に関連した銅（Ｃｕ）キャップ層の堆積において用いられている。ＨＤＰプロセスは、典型的には、例えば約４００ｋＨＺの低周波数（ＬＦ）電源を用いて、プラズマで満たされた環境を生成する。次に、プラズマは、半導体デバイスの表面上に堆積されて、膜を形成する。半導体デバイスには、一般にバイアスがかけられる。例えば、圧縮応力を持つ窒化物膜を作り出すために、３００ｍｍウェファの基板上の半導体デバイスにおよそ４００Ｗの固定電力でバイアスをかけることができ、これは約０．５Ｗ／ｃｍ２の固定電力密度に等しい。電源は、典型的にはおよそ１３．５６ＭＨｚの高周波数（ＨＦ）電源である。例えば０．５Ｗ／ｃｍ２の固定バイアス電力密度は、−３１００ＭＰａという高さの応力レベルを有する高度圧縮窒化物膜を作り出すことができることが実験的に示されている。しかしながら、非常に高い応力レベルを生成する目的のための、この固定バイアス条件下で形成された窒化物膜は、例えばゲートとゲートの周囲のスペーサとの間の界接領域のような、その周囲で下のゲート構造が名目上の（nominal)構造変化を示し得る領域の周囲に「シーム(seams)」を作り出すことがあることもまた、当該分野で公知である。さらに、高度圧縮窒化物膜を作り出すことを目指すＨＤＰ堆積プロセスもまた、ＰＥＣＶＤプロセスについて上述したように、ピンチオフによって引き起こされるボイドを生成する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、電界効果トランジスタを被覆して、その中の電荷又は正孔の移動度を向上させる窒化物膜の形成方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、添付の図面と組み合わせて以下の発明の詳細な説明から、より完全に理解及び認識される。
【０００８】
図解の単純さ及び明解さのために、図面に示されている要素は必ずしも縮尺通りではないことが理解されるであろう。例えば、明解さのために、ある要素の寸法が他の要素よりも誇張されていることがある。
【０００９】
本発明の実施形態は、基板上の少なくとも１つのゲート構造体を覆って圧縮窒化物膜の層を形成する方法を提供する。この方法は、少なくともシラン、アルゴン及び窒素ガスを用いて高密度プラズマを生成するステップと、基板に少なくとも０．８Ｗ／ｃｍ２の高周波数電力密度のバイアスをかけるステップと、圧縮窒化物膜の層を形成するために、高密度プラズマをゲート構造体の上に堆積させるステップとを含むことができる。
【００１０】
本発明の実施形態は、基板上の第１及び第２のゲート構造体を覆って圧縮窒化物膜の層を形成する方法もまた提供することができる。この方法は、圧縮窒化物膜の層を第１のゲート構造体と第２のゲート構造体との間に形成するステップを含むことができる。
【００１１】
本発明の１つの実施形態によれば、この方法は、第１及び第２のゲート構造体間の中間点で測定して、第１及び第２のゲート構造体間の距離の少なくとも半分の厚さを有する圧縮窒化物膜の層を形成するステップを含むことができる。
【００１２】
他の実施形態によれば、第１及び第２のゲート構造体間の距離は、第１及び第２のゲート構造体のサイズの１．５倍未満である。
【００１３】
さらに他の実施形態によれば、この方法は、第１及び第２のゲート構造体間に形成される圧縮窒化物膜の層の厚さを調節するために、基板に変化する密度の電力のバイアスをかけるステップを含むことができる。例えば、この方法は、圧縮窒化物膜の層のピークから谷までの距離とピークからピークまでの距離との間の所定のアスペクト比に到達するために、基板にバイアスをかける電力密度を調節するステップを含むことができる。
【００１４】
１つの実施形態によれば、この方法は、高密度プラズマの堆積の間、基板の温度を３７５℃と４４０℃との間、好ましくは４００℃と４２０℃との間に維持するステップを含むことができる。他の実施形態によれば、この方法は、高密度プラズマの堆積の間、シラン、アルゴン及び窒素ガスの合計圧力を１０ｍＴｏｒｒ未満に維持するステップを含むことができる。さらに他の実施形態によれば、この方法は、高密度プラズマの堆積の間、アルゴンガスと窒素ガスとの比を０．５と１．０の間に維持するステップを含むことができる。
【００１５】
１つの実施形態によれば、この方法は、基板に、１２ＭＨｚと１５ＭＨｚの間、好ましくは約１３．５６ＭＨｚの周波数を有する高周波数電力のバイアスをかけるステップを含むことができる。
【００１６】
本発明の実施形態は、複数の電界効果トランジスタを含む半導体デバイスを作製する方法を提供する。この方法は、基板上に電界効果トランジスタのゲート構造体を形成するステップと、基板を高密度プラズマで満たされた環境中に置くステップと、少なくとも０．８Ｗ／ｃｍ２の電力密度のバイアス電力を前記基板に印加するステップと、高密度プラズマを用いて、基板上に形成された電界効果トランジスタの上に圧縮窒化物膜の層を生成するステップとを含むことができる。
【００１７】
１つの実施形態によれば、基板は３００ｍｍウェファとすることができ、この方法は、圧縮窒化物膜の層を作るために基板に少なくとも６００Ｗのバイアス電力を印加するステップを含むことができる。他の実施形態によれば、基板は２００ｍｍウェファとすることができ、この方法は、圧縮窒化物膜の層を作るために基板に少なくとも２５０Ｗのバイアス電力を印加するステップを含むことができる。
【００１８】
本発明の実施形態は、電界効果トランジスタの少なくとも２つの隣接するゲート構造体と、隣接するゲート構造体の上の圧縮窒化物膜（５１）とを含み、圧縮窒化物膜が、ゲート構造体間においてゲート構造体の側部よりも厚い厚さを有する、半導体デバイスを提供する。
【００１９】
１つの実施形態によれば、２つの隣接するゲート構造体は、窒化物膜の厚さの２倍未満の距離で離間している。他の実施形態によれば、ゲート構造体のうちの少なくとも１つの高さと窒化物膜の厚さとの間の比は、１よりも大きい。
【００２０】
１つの実施形態によれば、窒化物膜は、少なくとも−２０００ＭＰａの圧縮応力を有する。他の実施形態によれば、窒化物膜は、少なくとも−２５００ＭＰａの圧縮応力を有する。さらに他の実施形態によれば、電界効果トランジスタはｐ型電界効果トランジスタとすることができ、好ましくは相補型金属酸化膜半導体（ＣＭＯＳ）ｐ型電界効果トランジスタとすることができる。
【００２１】
本発明の実施形態は、圧縮応力窒化物膜を形成する方法を提供する。この方法は、基板上にｐ型電界効果トランジスタの複数のゲート構造体を作るステップと、ゲート構造体を高密度プラズマ環境内に置くステップと、基板に変化する密度の高周波数バイアス電力を印加するステップと、ゲート構造体を覆う圧縮応力窒化物膜を形成するために、高密度プラズマを堆積させるステップとを含むことができる。
【００２２】
１つの実施形態によれば、この方法は、圧縮応力窒化物膜をボイドフリーに形成するために、高密度プラズマ堆積の間にバイアス電力を０．８Ｗ／ｃｍ２から５．０Ｗ／ｃｍ２まで変化させるステップを含むことができる。ボイドフリー圧縮応力窒化物膜は、複数のゲート構造体の間に形成されることができる。
【００２３】
他の実施形態によれば、この方法は、その後の膜堆積プロセスに適合した圧縮応力窒化物膜の表面トポグラフィ、例えばギャップを充填しやすい「Ｖ」形、を作るステップを含むことができる。
【００２４】
さらに他の実施形態によれば、この方法は、圧縮応力窒化物膜を、ゲート構造体の側部における広い開放領域よりも２つの隣接するゲート構造体間の密集したポリコンタクト領域において、より高速度で形成するステップを含むことができる。
【発明を実施するための最良の形態】
【００２５】
図１は、圧縮窒化物膜によって被覆された２つのゲート・デバイス、例えばＰＦＥＴゲート・デバイスの概略図である。圧縮窒化物膜は、例えばＰＥＣＶＤプロセスのような１つ又は複数の周知の従来のプロセスによって作製、製作又は製造されることができる。ゲート・デバイスのうちの少なくとも１つは、ゲート領域の側部に形成されたスペーサを有することができる。図１に示されるように、ＰＦＥＴゲート・デバイス１２及び１３は、半導体基板１０の上に作製、製作、又は製造されることができる。スペーサ１２Ｂ及び１２Ｃは、ゲート・デバイス１２のゲート領域１２Ａの側部に形成されることができ、スペーサ１３Ｂ及び１３Ｃは、ゲート・デバイス１３のゲート領域１３Ａの側部に形成されることができる。当該分野で公知のように、スペーサは、ゲート・デバイスのゲート領域が、基板へのイオン注入プロセスを通じて作製されることができるゲート・デバイスのソース／ドレイン領域と直接接触するようになることから保護するために、形成又は作製されることができる。
【００２６】
例えばゲート・デバイス１２及び／又は１３の速度といった性能を向上させるために、基板１０内部の、ゲート・デバイス１２及び／又は１３のそれぞれのチャネル領域内に応力を作り出して、それぞれのゲート領域又はエリア１２Ａ及び／又は１３Ａの下の電荷及び／又は正孔の移動度を高めることができる。基板１０の内部の応力は、ゲート・デバイス１２及び／又は１３の上に作製、形成、又は堆積されることができる圧縮窒化物膜又は圧縮窒化物膜の層２１を通じて誘発され得る。圧縮窒化物膜２１の堆積又は作製は、プラズマ促進化学気相成長（ＰＥＣＶＤ）プロセスによるものとすることができる。
【００２７】
当該分野で周知のように、ＰＥＣＶＤプロセスは、膜がその上に形成又は作製される構造体に対して、共形な膜を作製又は形成することができる。結果として、２つのＰＦＥＴゲート・デバイス１２と１３との間隔が近い又は狭い状況下では、図１に示されるように、膜２１の上部周囲の領域２２のような領域にピンチオフが生じることがある。これは、上部の角領域２２の周囲のエリアの窒化物膜の成長速度が、ゲート・デバイス１２と１３との間の空間の側壁及び底部における成長速度よりも一般に速いという事実に起因し得る。結果として、ピンチオフの下にボイドが形成されることがあり、これは、例えばその後のメタライゼーションプロセスの際に、そのプロセスで用いられる金属元素がその中に充填されてしまうことによって、意図せずに漏れ通路を作り出してしまいかねない。漏れ通路は、異なる、或いはそれ以外の独立したゲート・デバイス間にショートを作り出すことがあり、これは可能性のあるデバイスの故障へと至り、結果的には、デバイスの製造における歩留りの低下を引き起こす。
【００２８】
図２は、別の従来のプロセス又は方法によって作製又は形成された圧縮窒化物膜によって被覆された２つのＰＦＥＴゲート・デバイスの概略図である。圧縮窒化物膜又は圧縮窒化物膜の層３１は、ＢＥＯＬ技術に関連した銅（Ｃｕ）キャップ堆積において一般に用いられている、従来の高密度プラズマ（ＨＤＰ）堆積プロセスによって作製、形成、又は製作することができる。窒化物膜３１の形成は、典型的には、およそそのあたりで高い圧縮応力が窒化物膜の中に作り出され得る、例えば０．５Ｗ／ｃｍ２の固定電力密度の、高周波数（ＨＦ）バイアス電力の使用を含むことができる。当該分野で周知のように、堆積プロセスにおいて用いられる高密度プラズマ又はプラズマ環境は、例えば、約１５００Ｗから４０００Ｗの低周波数（ＬＦ）主電力によって生成又は製造することができる。主電力の周波数は約４００ｋＨｚとすることができる。
【００２９】
上記のように、窒化物膜が約０．５Ｗ／ｃｍ２に固定された高周波数バイアス電力を用いて作製又は形成された場合、高い圧縮応力を製造された膜の中に導入又は生成することができる。しかしながら、図２に示されるように距離が近いゲート・デバイス１２と１３to
の間のトレンチ領域又はエリア３２のようないくつかの高アスペクト比の領域においては、ＰＥＣＶＤプロセスによって製造される膜と同様に、ピンチオフとその後のボイドが生じることがあり、これは、窒化物膜の成長速度が、通常、トレンチ領域又はエリア３２の内側の底部よりも上部エリアの方で速いことによるものである。ピンチオフ及び／又はボイドの形成に加えて、実験的に観察されているように、その下のゲート・デバイスが顕著な（noticeable）構造変化を示す領域又はエリアの周囲でシームが蓄積（build up）することもある。例えば、図２に示されるように、シーム３３は、ゲート・デバイス１２のゲート領域１２Ａがそのスペーサ１２Ｂと界接し得る領域の周囲で蓄積することがある。
【００３０】
図３は、また別の従来のプロセス又は方法で作製又は形成された圧縮窒化物膜によって被覆された２つのＰＦＥＴゲート・デバイスの概略図である。圧縮窒化物膜４１は、堆積とエッチングの繰り返しサイクルのプロセスとすることができる改良型反応性イオンエッチング（ＲＩＥ）プロセスによって作製又は形成することができる。改良型ＲＩＥプロセスの増大した複雑さにもかかわらず、距離が近いゲート・デバイス間の領域又はエリアにおいて、ピンチオフが、依然として生じる又は作り出されることがある。例えば、目標厚さ１１３０Åの窒化物膜４１を形成する１つの例示的な実験では、ピンチオフ４２は、１回の堆積ステップで堆積された窒化物膜４１の層が僅か約５００Åの時点で形成開始が観察された。従って、可能性のあるピンチオフの形成を回避するためには、１回の堆積ステップで堆積されることができる窒化物膜の厚さは５００Åよりもずっと薄くする必要があり得、例えば、実質的に例えば約２００〜３００Åまで低減させる必要があり得る。結果として、目標とする膜厚１１３０Åに到達するためには、４回から５回の堆積とエッチングのサイクルが必要となり得る。換言すれば、ピンチオフの形成のチャンスを少なくするため、及び／又は、おそらくは排除するためには、堆積−エッチング−堆積サイクルの数を著しく増やす必要があり得る。サイクル（堆積、エッチング、及び堆積、等）の数のいかなる増大もプロセス制御の複雑さを著しく増大させ、プロセスウィンドウを小さくし、処理時間を長くし、製造コストを高めることになり、従って、一般に望ましくないことが、当該分野で公知である。
【００３１】
図４は、本発明の１つの実施形態による圧縮窒化物膜によって被覆された２つのＰＦＥＴゲート・デバイスの概略図である。本発明はこの事項に限定されるものではなく、他の数のゲート・デバイス、たとえば、１つ、４つ、又は８つのゲート・デバイスを用いることができることは、当業者には理解されるであろう。
【００３２】
図４に示されるように、ＰＦＥＴゲート・デバイス又はゲート構造体１２及び／又は１３は、半導体基板１０の上に作製、製造、又は製作されることができる。ゲート・デバイス１２及び／又は１３は、ＨＤＰ堆積プロセスによって堆積又は形成された圧縮窒化物膜又は圧縮窒化物膜の層５１によって被覆されることができる。本発明の１つの実施形態によれば、圧縮窒化物膜５１の堆積又は形成の間、基板１０に、従来の０．５Ｗ／ｃｍ２（３００ｍｍウェファで４００Ｗ）よりも高い電力密度のＨＦバイアス電力でバイアスをかけることができる。例えば、１つの実施形態において、少なくとも０．８Ｗ／ｃｍ２のバイアス電力密度を用いることができる。他の実施形態において、０．８Ｗ／ｃｍ２と５．０Ｗ／ｃｍ２との間の範囲のバイアス電力密度を用いることができる。０．８Ｗ／ｃｍ２と５．０Ｗ／ｃｍ２との間の電力密度範囲は、３００ｍｍ基板に対しては約６００Ｗと約３６００Ｗとの間、２００ｍｍ基板に対しては約２５０Ｗと約１６００Ｗとの間の電力に相当する。
【００３３】
１つの実施形態によれば、バイアス電力は、形成されるべき窒化物膜の特定の輪郭に応じて、低から高へ又は高から低へと変わるように、窒化物膜の堆積プロセスの間に変化させる、又は調節することができる。例えば、３００ｍｍ基板に対する堆積プロセスは、約９００Ｗ（１．３Ｗ／ｃｍ２）から開始して、徐々に約１５００Ｗ（２．１Ｗ／ｃｍ２）まで増大させることができる。このバイアス電力の変化は、形成される窒化物膜内に比較的高い圧縮応力を作り出すことを可能にし、同時に可能性のあるボイド及びシームの形成を回避することができる。例えば９００Ｗと１５００Ｗとの間の比較的高いバイアス電力は、ゲート構造体の上部の角又は領域の近くの窒化物膜の分子に、膜を横切って移動して、隣のゲート構造体との間のギャップを埋めるのに十分なエネルギーを提供する。例えば、図４に示されるように、分子は、ゲート構造体１２の上部に近い領域５２からゲート構造体１２と１３との間の領域５３に移動して、平滑な、ボイド・フリー及び／又はピンチオフ・フリーの窒化物膜５１を形成することができる。同様に、十分に高い電力密度（３００ｍｍ基板に対しては６００Ｗを越える、又は２００ｍｍ基板に対しては２５０Ｗを越える）でバイアスされた基板へと高密度プラズマによって衝撃される分子は、ゲート領域がそのスペーサと界接する領域の周囲でクラスタを形成する可能性が低く、従って、多数のゲート構造体又はデバイスにわたって被覆するシームレスな膜を形成することができる。
【００３４】
１つの実施形態によれば、隣接するゲート・デバイス間、例えばゲート・デバイス１２と１３との間の領域５３に堆積される窒化物膜の厚さを調節することができる。調節は、ＨＤＰ堆積プロセスの間に基板１０に印加されるＨＦバイアス電力を制御することによって行うことができる。領域５３のような、隣接のゲート・デバイス間の領域（「閉鎖領域」）における窒化物膜の堆積速度又は成長速度は、領域５４のような、ゲート・デバイスに囲まれていない、ゲート・デバイスから離れた領域（「開放領域」）における速度とは異なることがある。１つの実施形態において、窒化物膜は、開放領域よりも閉鎖領域においてより速く堆積することができ、得られた膜の厚さの差異は、以後「Ｒ」と称するパラメータによって定量化することができる。パラメータＲは、（閉鎖領域５３での膜の）厚さ５５割る（開放領域５４での膜の）厚さ５６の比とすることができる。１つの実施形態において、パラメータＲは、１よりも大きい値を有するように設計又は操作されることができ、従って、閉鎖領域において、より厚い膜を通じてより高い応力を実現する。例えば、１より大きい厚さ比Ｒは、高密度プラズマ（ＨＤＰ）の堆積プロセスの間に基板１０に印加されるバイアス電力を調節することによって達成することができる。
【００３５】
図５は、本発明の１つの実施形態による、異なるバイアス電力下で形成された窒化物膜の圧縮応力レベルを示すサンプル・データのグラフである。図５に示されるデータは、３００ｍｍ基板において、約４００−５００Ｗ、すなわち０．５〜０．６Ｗ／ｃｍ２の電力密度に相当するバイアス電力の下で、高圧縮応力の窒化物膜を得ることができることを示している。一般に約−３１００ＭＰａというこの達成される応力レベルは、他のバイアス条件の大部分の下で得られる窒化物膜の応力レベルよりも高い。しかしながら、主として高い応力レベルを達成するために設計された上記のバイアス電力条件、すなわち４００−５００Ｗは、製造された膜の、特にその下のゲート・デバイスが顕著な（noticeable）構造変化を示す領域又はエリアの周囲にシームの形成を意図せず引き起こすことがあることも当該分野で公知である。シームの形成に加えて、図２を参照して上述したように、隣接するゲートデバイス間の領域にはピンチオフ並びに関連するボイドもまた生じることがある。
【００３６】
図５に示されるように、妥当なレベル、すなわち−２０００ＭＰａと−２５００ＭＰａとの間の圧縮応力は、基板に９００Ｗ−１５００Ｗの間のＨＦ電力でバイアスがかけられた場合に達成されることができる。プロセス・オブ・レコード（process of record)（ＰＯＲ）もまた、３００ｍｍ基板デバイスの製造には、−２０００ＭＰａと−２５００ＭＰａとの間の圧縮応力が典型的に用いられることを示している。本発明の１つの実施形態によれば、この方法は、ＨＤＰ堆積プロセスにおいて基板に（従来よりも）高いバイアス電力を印加して、従来のＰＥＣＶＤプロセスによって形成された膜と比較した場合に共形性がより低くなり得る窒化物膜を作製することを含むことができる。この（従来よりも）高いバイアス電力で形成された窒化物膜は、シームレス並びにボイドレスであると同時に、なお、比較的高い圧縮応力を有することができる。
【００３７】
１つの実施形態によれば、ＨＤＰ窒化物膜の応力のレベルは、堆積プロセスの間に異なるバイアス電力を印加することによって、及び／又はバイアス電力を変化させることによって調整することができる。例えば、１５００Ｗのバイアス電力において、ＨＤＰ窒化物膜内に作り出される応力レベルは、ＰＯＲ膜の応力とまったく同様のものとすることができ、これは−２０００ＭＰａであり、例えば９０ｎｍテクノロジー・ノード用途のような１つの用途に適するものであり得る。また、９００Ｗバイアス電力は、例えば６５ｎｍテクノロジー・ノードのような別のプロジェクトのために機能する窒化物膜の作製に適したものであり得る。１つの実施形態によれば、例えば２００ｍｍ基板に対して２５０Ｗと１２００Ｗとの間でバイアス電力レベルを変化させることを利用して、例えば約−２２００ＭＰａの複合応力レベルの二重層窒化物膜を作製することができる。
【００３８】
表１は、異なる高周波数バイアス電力条件下でのＨＤＰプロセスにおいて３００ｍｍ基板上に形成された窒化物膜（ＳｉＮ）の例証的なリストを提供する。
【表１】
2009538002.tif 000003
【００３９】
本発明の１つの実施形態によれば、ゲート構造体を、最初に、ＳｉＮ膜のようなバイアスをかけないＨＤＰ窒化物膜によって被覆することができる。次に、バイアスをかけたＨＤＰ窒化物膜、又はバイアス電力条件下で製造された窒化物膜を、従来の範囲である４００−５００Ｗ（３００ｍｍ基板に対して）よりも高い電力レベルで、バイアスをかけないＳｉＮの窒化物膜の上に形成することができる。例えば、プロセス・オブ・レコードで製造される−２０００ＭＰａの窒化物膜の圧縮応力に適合させるために、約１５００Ｗ（２．１Ｗ／ｃｍ２）のバイアス電力を用いることができる。このバイアス電力条件下で形成されたＨＤＰ窒化物膜は、主として形成される膜内に高い圧縮応力を作り出すために設計された４００−５００Ｗ（０．５〜０．６Ｗ／ｃｍ２）のバイアス電力の条件下で形成されたものと比較した場合、シームは著しく低減し、ピンチオフは少ないか又はピンチオフ無しとなり得る。
【００４０】
本発明の１つの実施形態によれば、圧縮窒化物膜の形成は、Ｎｏｖｅｌｌｕｓ  Ｓｙｓｔｅｍｓ，  Ｉｎｃ．から入手可能な３００ｍｍのＮｏｖｅｌｌｕｓ  Ｓｐｅｅｄ  ＨＤＰ化学気相成長ツール内で行うことができる。しかしながら、本発明はこの事項に限定されるものではなく、他のＨＤＰ化学気相成長ツールを用いることができる。１つの実施形態において、スパッタリング源ガスとして、シラン、アルゴン及び窒素を用いることができ、３００ｍｍ基板用途のためのプロセスの間、流量は、例えば、それぞれ２３０ｓｃｃｍ及び３１０ｓｃｃｍで維持される。しかしながら、本発明はこの事項に限定されるものではなく、他の流量を用いることもできる。スパッタリング・プロセスの間、基板温度は、例えば、約３７５−４４０℃、好ましくは約４００−４２０℃に保持することができ、ガス圧は１０ｍＴｏｒｒ未満に維持することができる。他の適切な温度及びガス圧を用いることもできる。低周波数（ＬＦ）電力は、例えば、３６００Ｗで維持することができる。高周波数（ＨＦ）バイアス電力は、例えば、約２０００Ｗで維持することができる。しかしながら、本発明は、このどちらの事項にも限定されるものではない。低周波数電力と高周波数バイアス電力は、異なるウェファサイズに対して異なるレベルで、かつ異なる処理ステージで印加されてもよい。本発明の１つの実施形態によれば、低周波数の主電力と高周波数バイアス電力は、以下の表２に従って設定することができる。
【表２】
2009538002.tif 000004
【００４１】
このバイアス電力は、高周波数電源として特徴付けられ、典型的には１２ＭＨｚから１５ＭＨｚの間の周波数のＲＦ発振器によって供給される。１つの実施形態によれば、RF発振器は１３．５６ＭＨｚでえあるが、他の周波数を用いることもできる。低周波数主電力は、約４００ｋＨｚの典型的な周波数を有するが、他の周波数を用いることもできる。
【００４２】
本発明のさらに別の実施形態によれば、圧縮応力窒化物膜の形成プロセスの間に、レベルを変化させたバイアス電力密度を基板に印加することができる。例えば、３００ｍｍ、又は直径３００ｍｍの基板上に製作されるゲート・デバイスを覆う窒化物膜の形成の間に、０．６Ｗ／ｃｍ２と５．０Ｗ／ｃｍ２との間で変化する密度レベルの高周波数バイアス電力を使用することができる。０．６Ｗ／ｃｍ２と５．０Ｗ／ｃｍ２との間の電力密度レベルが好ましいが、本発明はこの事項に限定されるものではなく、例えば４００Ｗ（又はそれよりも低い）バイアス電力のような、より低いバイアス電力を窒化物膜の形成の初期段階で用いることができる。最初に低いバイアス電力、例えば≦４００Ｗ（０．５Ｗ／ｃｍ２）を用いることで、下にあるゲート・デバイスに対する可能性のある損傷（物理的及び／又は電気的）を防ぐための高圧縮窒化物膜の初期層の生成を可能とすることができる。ボイドフリー及びシームレスの膜を作るために、その後、バイアス電力又は電力密度を増大させることができる。
【００４３】
図６は、本発明の１つの実施形態による圧縮窒化物膜によって覆われたサンプルのＰＦＥＴゲート・デバイスを示す走査型電子顕微鏡（ＳＥＭ）の画像である。図６は、走査型電子顕微鏡（ＳＥＭ）によって撮影されたものであり、８００Ｗの高周波数バイアス電力、すなわち電力密度１．１Ｗ／ｃｍ２の下で３００ｍｍ基板上に形成された圧縮窒化物膜５１を示す。ＳＥＭ画像は、高アスペクト比エリア、例えば、隣接するゲート・デバイス間の領域５２に形成されたボイドを示していない。さらに、窒化物膜の表面トポグラフィは、比較的オープンであり、ギャップを充填しやすい（gap-fill friendly）「Ｖ」形を示し、これは、例えばプリメタル絶縁（ＰＭＤ）酸化物膜処理のようなその後のデバイス処理のために非常に有利である。
【００４４】
図７は、本発明の実施形態による圧縮窒化物膜によって被覆されたＰＦＥＴゲート・デバイスの歩留りの向上を示すいくつかのサンプル・データのグラフである。図７は、高いバイアス電力で本発明の実施形態に従って堆積又は形成された圧縮窒化物膜で被覆されたゲート・デバイスでは、ゲート・デバイスの固定可能な歩留り(fixable yield）（ｙ軸で示される）が、種々の異なるテスト・パラメータ（ｘ軸で示される）の下で、１００％の近くまで、又はほとんど１００％まで向上することを例証している。この歩留りの向上は有意であり、ＰＯＲ、例えばＰＥＣＶＤ法によって形成された、その歩留りの範囲が６８％と８２％の間の範囲である他の３つの窒化物膜の全てと、うまく比較される。
【００４５】
本発明の特定の特徴を本明細書において図示及び記載してきたが、多くの改変、置換、変更、及び等価物が当業者には想起されるであろう。従って、添付の特許請求の範囲は、本発明の精神の中に入るそのような全ての改変及び変更を包含することを意図することが理解されるべきである。
【図面の簡単な説明】
【００４６】
【図１】従来の方法に従って形成された圧縮窒化物膜で被覆された２つのＰＦＥＴゲートを示す概略図である。
【図２】別の従来の方法に従って形成された圧縮窒化物膜で被覆された２つのＰＦＥＴゲートを示す概略図である。
【図３】さらに別の従来の方法に従って形成された圧縮窒化物膜で被覆された２つのＰＦＥＴゲートを示す概略図である。
【図４】本発明の１つの実施形態により形成された圧縮窒化物膜で被覆された２つのＰＦＥＴゲートを示す概略図である。
【図５】本発明の１つの実施形態による、異なるバイアス電力で形成された圧縮窒化物膜の応力レベルを示すサンプル・データのグラフである。
【図６】本発明の１つの実施形態による圧縮窒化物膜によって覆われたサンプルのＰＦＥＴゲートを示す走査型電子顕微鏡の画像である。
【図７】本発明の実施形態により形成された圧縮膜でのＰＦＥＴゲートの歩留りの向上を示すいくつかのサンプル・データのグラフである。
【符号の説明】
【００４７】
１０：基板
１２、１３：ゲート・デバイス
１２Ａ、１３Ａ：ゲート領域
１２Ｂ、１２Ｃ、１３Ｂ、１３Ｃ：スペーサ
２１、３１、４１、５１：圧縮窒化物膜
３３：シーム
５２：ピーク
５３：谷、閉鎖領域
５４：開放領域
５５、５６：膜厚
【図１】
2009538002.tif 000005
【図２】
2009538002.tif 000006
【図３】
2009538002.tif 000007
【図４】
2009538002.tif 000008
【図５】
2009538002.tif 000009
【図６】
2009538002.tif 000010
【図７】
2009538002.tif 000011
【手続補正書】
【提出日】平成21年3月6日(2009.3.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板（１０）上の少なくとも１つのゲート構造体（１２）を覆って圧縮窒化物膜（５１）の層を形成する方法であって、
少なくともシラン、アルゴン及び窒素ガスを用いて高密度プラズマを生成するステップと、
前記基板（１０）に０．８Ｗ／ｃｍ２と４．０Ｗ／ｃｍ２との間の高周波数電力密度のバイアスをかけるステップと、
前記圧縮窒化物膜（５１）の層を形成するために、前記高密度プラズマを前記ゲート構造体（１２）の上に堆積させるステップと
を含む、方法。
【請求項２】
前記ゲート構造体（１２）は第１のゲート構造体であり、前記圧縮窒化物膜（５１）の層を前記第１のゲート構造体（１２）と第２のゲート構造体（１３）との間に形成するステップを含む、請求項１に記載の方法。
【請求項３】
前記第１及び第２のゲート構造体（１２、１３）間の中間点（５３）で測定して、前記第１及び第２のゲート構造体（１２、１３）間の距離の少なくとも半分の厚さ（５５）を有する前記圧縮窒化物膜（５１）の層を形成するステップを含む、請求項２に記載の方法。
【請求項４】
前記第１及び第２のゲート構造体（１２、１３）間の前記距離が、前記第１及び第２のゲート構造体（１２、１３）のサイズの１．５倍未満である、請求項３に記載の方法。
【請求項５】
前記第１及び第２のゲート構造体（１２、１３）間に形成される前記圧縮窒化物膜（５１）の層の厚さ（５５）を調節するために、前記基板（１０）に変化する密度の電力のバイアスをかけるステップを含む、請求項２に記載の方法。
【請求項６】
前記圧縮窒化物膜（５１）の層のピーク（５２）から谷（５３）までの距離とピークからピークまでの距離との間の所定のアスペクト比に到達するために、前記基板（１０）にバイアスをかける前記電力密度を調節するステップを含む、請求項２に記載の方法。
【請求項７】
前記高密度プラズマの堆積の間、前記基板（１０）の温度を３７５℃と４４０℃との間、好ましくは４００℃と４２０℃との間に維持するステップを含む、請求項１に記載の方法。
【請求項８】
前記高密度プラズマの堆積の間、前記シラン、アルゴン及び窒素ガスの合計圧力を１０ｍＴｏｒｒ未満に維持するステップを含む、請求項１に記載の方法。
【請求項９】
前記高密度プラズマの堆積の間、アルゴンガスと窒素ガスとの比を０．５と１．０の間に維持するステップを含む、請求項１に記載の方法。
【請求項１０】
前記基板（１０）に、１２ＭＨｚと１５ＭＨｚの間、好ましくは約１３．５６ＭＨｚの周波数を有する高周波数電力のバイアスをかけるステップを含む、請求項１に記載の方法。
【請求項１１】
複数の電界効果トランジスタを含む半導体デバイスを作製する方法であって、
基板（１０）上に前記電界効果トランジスタのゲート構造体（１２、１３）を形成するステップと、
前記基板を高密度プラズマで満たされた環境中に置くステップと、
０．８Ｗ／ｃｍ２から４．０Ｗ／ｃｍ２までの電力密度のバイアス電力を前記基板に印加するステップと、
前記高密度プラズマを用いて、前記基板上に形成された前記電界効果トランジスタの上に圧縮窒化物膜（５１）の層を生成するステップと
を含む、方法。
【請求項１２】
前記圧縮窒化物膜（５１）の層を、前記複数の電界効果トランジスタの隣接する電界効果トランジスタ間に生成するステップを含む、請求項１１に記載の方法。
【請求項１３】
前記隣接する電界効果トランジスタ間の前記圧縮窒化物膜（５１）の層の所定の厚さを達成するために、前記基板に印加される前記バイアス電力を調節するステップを含む、請求項１２に記載の方法。
【請求項１４】
ピーク（５２）から谷（５３）までの距離とピークからピークまでの距離との間の予め設定されたアスペクト比を有する圧縮窒化物膜の層を作るために、前記基板に印加される前記バイアス電力を調節するステップを含む、請求項１２に記載の方法。
【請求項１５】
前記基板は３００ｍｍウェファであり、前記圧縮窒化物膜の層を作るために前記基板に少なくとも６００Ｗのバイアス電力を印加するステップを含む、請求項１１に記載の方法。
【請求項１６】
前記基板は２００ｍｍウェファであり、前記圧縮窒化物膜の層を作るために前記基板に少なくとも２５０Ｗのバイアス電力を印加するステップを含む、請求項１１に記載の方法。
【請求項１７】
少なくともシラン、アルゴン、及び窒素によって特徴付けられるガスの混合物から前記高密度プラズマを作ることによって前記環境を提供するステップと、前記圧縮窒化物膜の層の生成の間、前記ガスの混合物を１０ｍＴｏｒｒ未満の合計圧力で保持するステップとを含む、請求項１１に記載の方法。
【請求項１８】
前記圧縮窒化物膜の層の生成の間、前記基板を３７５℃と４４０℃との間、好ましくは４００℃と４２０℃との間の温度に保持するステップを含む、請求項１１に記載の方法。
【請求項１９】
電界効果トランジスタの少なくとも２つの隣接するゲート構造体（１２、１３）と、
前記隣接するゲート構造体の上の圧縮窒化物膜（５１）と
を含む半導体デバイスであって、
前記圧縮窒化物膜は窒化シリコンであり、前記ゲート構造体間（５５）において前記ゲート構造体の側部（５６）よりも厚い厚さを有する、半導体デバイス。
【請求項２０】
前記２つの隣接するゲート構造体（１２、１３）が、前記窒化物膜の前記厚さの２倍未満の距離で離間している、請求項１９に記載の半導体デバイス。
【請求項２１】
前記ゲート構造体のうちの少なくとも１つの高さと前記窒化物膜の厚さとの間の比が、１よりも大きい、請求項１９に記載の半導体デバイス。
【請求項２２】
前記窒化物膜（５１）が、少なくとも−２０００ＭＰａの圧縮応力を有する、請求項１９に記載の半導体デバイス。
【請求項２３】
前記窒化物膜（５１）が、多くとも−２５００ＭＰａの圧縮応力を有する、請求項２２に記載の半導体デバイス。
【請求項２４】
前記電界効果トランジスタがｐ型電界効果トランジスタであり、好ましくは相補型金属酸化膜半導体（ＣＭＯＳ）ｐ型電界効果トランジスタである、請求項１９に記載の半導体デバイス。
【請求項２５】
圧縮応力窒化物膜（５１）を形成する方法であって、
基板（１０）上にｐ型電界効果トランジスタの複数のゲート構造体（１２、１３）を作るステップと、
前記ゲート構造体を高密度プラズマ環境内に置くステップと、
前記基板（１０）に０．８Ｗ／ｃｍ２から４．０Ｗ／ｃｍ２までの範囲で変化する密度の高周波数バイアス電力を印加するステップと、
前記ゲート構造体（１２、１３）を覆う前記圧縮応力窒化物膜（５１）を形成するために、前記高密度プラズマを堆積させるステップと
を含む、方法。
【請求項２６】
前記圧縮応力窒化物膜をボイドフリーに形成するために、高密度プラズマ堆積の間に前記バイアス電力を１．４Ｗ／ｃｍ２から２．１Ｗ／ｃｍ２まで変化させるステップを含む、請求項２５に記載の方法。
【請求項２７】
前記ボイドフリー圧縮応力窒化物膜（５３）を前記複数のゲート構造体の間に形成するステップを含む、請求項２６に記載の方法。
【請求項２８】
その後の膜堆積プロセスに適合した前記圧縮応力窒化物膜の表面トポグラフィを作るステップを含む、請求項２５に記載の方法。
【請求項２９】
前記表面トポグラフィが、「Ｖ」字に似たギャップを充填しやすい形状を有する、請求項２８に記載の方法。
【請求項３０】
前記圧縮応力窒化物膜を、前記ゲート構造体の側部（５６）における広い開放領域よりも前記２つの隣接するゲート構造体間の密集したポリコンタクト領域（５３）において、より高速度で形成するステップを含む、請求項２５に記載の方法。
【国際調査報告】
2009538002.tif 000012