(57)【要約】半導体基板中にバイポーラ接合トランジスタＢＪＴを形成するプロセス、および本プロセスに従って形成されたＢＪＴ。ＢＪＴ構造体の下に重なる埋込分離領域がＢＪＴ構造体をｐ型半導体基板から分離するために形成される。ＢＪＴサブコレクタと埋込分離領域の間の静電容量を減少させるために、サブコレクタを注入する前に基板面に離間した構造体が形成される。サブコレクタは、離間した構造体を通じて、また離間した構造体の中間の領域にイオンを注入することによって形成される。形成されたＢＪＴサブコレクタは、したがって本体部分およびそこから延在する端部を備え、端部は、端部に注入するイオンが離間した構造体を通過しなければならないために、本体部分よりも浅い深度に位置する。端部の浅い深度によって、静電容量が減少する。
2009539248.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラ接合トランジスタを形成する方法であって、
表面を有する半導体層を提供することと、
前記半導体層中の離間した第１コレクタ領域および第２コレクタ領域を形成することと、
前記第１コレクタ領域および前記第２コレクタ領域の下面の下に埋込分離領域を形成することと、
本体部分から延在する第１端部および第２端部を備えるサブコレクタであって、前記第１端部および前記第２端部が、前記それぞれの第１コレクタ領域および第２コレクタ領域に重なり、前記第１端部および前記第２端部が前記表面に対して前記本体部分よりも浅いサブコレクタを注入することとを含む方法。
【請求項２】
前記第１端部および前記第２端部を形成するイオンの注入を緩慢にするための前記注入ステップの前に第１構造体および第２構造体を形成することをさらに含む、請求項１に記載の方法。
【請求項３】
前記第１構造体および前記第２構造体を形成する前記ステップが、前記第１端部および前記第２端部が形成されるべき前記半導体層の領域の上に重なる前記第１構造体および前記第２構造体を形成することを含む、請求項２に記載の方法。
【請求項４】
前記サブコレクタのドーパント密度が最高となる領域が、前記第１構造体および前記第２構造体の前記表面より上の高さにほぼ等しい長さだけ前記表面の方向に移される、請求項２に記載の方法。
【請求項５】
前記半導体層の上側領域に離間した第１分離構造体および第２分離構造体を形成し、前記それぞれの第１分離構造体および第２分離構造体の上に重なる第３構造体および第４構造体を形成することであって、前記第３構造体および前記第４構造体が前記第１端部および前記第２端部を形成するイオンの注入を緩慢にすることをさらに含む、請求項１に記載の方法。
【請求項６】
前記サブコレクタの上に重なる第３コレクタ領域を形成することと、
前記第３コレクタ領域に接触するベースを形成することと、
前記ベースに接触するエミッタを形成することと、
それぞれが前記埋込分離領域の端領域に重なる、離間した第１分離シンカおよび第２分離シンカを形成することであって、前記第１分離シンカ、前記第２分離シンカ、および前記埋込分離領域が、前記バイポーラ接合トランジスタ用の分離タブを形成するように協働することとをさらに含む、請求項１に記載の方法。
【請求項７】
前記サブコレクタとその下の前記半導体層領域の間の静電容量が、前記埋込分離領域の上面と前記第１端部および前記第２端部の下面の間の距離が長くなるにつれて減少する、請求項１に記載の方法。
【請求項８】
前記バイポーラ接合トランジスタがＰＮＰバイポーラ接合トランジスタを備え、前記半導体層がｐ型半導体層を備えるか、または前記バイポーラ接合トランジスタがＮＰＮバイポーラ接合トランジスタを備え、前記半導体層がｎ型半導体層を備える、請求項１に記載の方法。
【請求項９】
前記第１端部および前記第２端部を形成するために前記サブコレクタを注入する前記ステップの前に第１構造体および第２構造体を形成することであって、前記ベースを形成する前記ステップが前記ベースを注入することをさらに含み、前記ベースを注入する前記ステップの間に、前記第１構造体および前記第２構造体が、前記ベースを形成するイオンの注入を緩慢にすることによって前記ベースの横方向の範囲を制限することをさらに含む、請求項１に記載の方法。
【請求項１０】
半導体層中にバイポーラ接合トランジスタおよび金属酸化物半導体電界効果トランジスタを形成する方法であって、
表面を有する前記半導体層を提供することと、
ＭＯＳＦＥＴ構造体を前記半導体層のＭＯＳＦＥＴ領域中に形成することと、
第１ゲート・スタックを前記ＭＯＳＦＥＴ領域中に、第２ゲート・スタックおよび第３ゲート・スタックをバイポーラ接合トランジスタ領域中に形成することと、
離間した第１コレクタ領域および第２コレクタ領域を前記バイポーラ接合トランジスタ領域中に形成することと、
各前記第１コレクタ領域および前記第２コレクタ領域の下面のそれぞれの下の前記第１コレクタ領域と前記第２コレクタ領域の間に延在する埋込分離領域を形成することと、
サブコレクタを前記第２ゲート・スタック、前記第３ゲート・スタックおよびその間の前記半導体層領域を通して注入することであって、前記サブコレクタが本体部分およびそこから延在する第１端部および第２端部を備え、前記第１端部および第２端部が前記それぞれの第１コレクタ領域および第２コレクタ領域に重なり、前記第１端部および第２端部が前記表面に対して前記本体部分よりも浅いこととを含む方法。
【請求項１１】
前記半導体層の上側領域に離間した第１分離構造体および第２分離構造体を形成することであって、前記第１、第２および第３ゲート・スタックを形成する前記ステップが、前記それぞれの第１分離構造体および第２分離構造体の上に重なる前記第２ゲート・スタックおよび前記第３ゲート・スタックを形成することをさらに含み、前記第２ゲート・スタックおよび第３ゲート・スタックが前記第１端部および前記第２端部を形成するイオンの注入を緩慢にすることをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記サブコレクタの上に重なる第３コレクタ領域を形成することと、
前記第３コレクタ領域に接触するベースを形成することと、
前記ベースに接触するエミッタを形成することと、
それぞれが前記埋込分離領域の端領域に重なる離間した第１分離シンカおよび第２分離シンカを形成することであって、前記第１分離シンカ、前記第２分離シンカ、および前記埋込分離領域が前記バイポーラ接合トランジスタ用の分離タブを形成するように協働することとをさらに含む、請求項１０に記載の方法。
【請求項１３】
前記サブコレクタと前記半導体層の領域および前記埋込分離領域の間の静電容量が、前記埋込分離領域の上面と前記第１端部および前記第２端部の下面の間の距離が長くなるにつれて減少する、請求項１０に記載の方法。
【請求項１４】
表面を有する半導体基板と、
前記基板中の離間した第１コレクタ領域および第２コレクタ領域と、
本体部分およびそこから延在する第１端部および第２端部を有し、前記第１端部および第２端部が前記それぞれの第１コレクタ領域および第２コレクタ領域と重なり、前記第１端部および第２端部が前記表面に対して前記本体部分よりも浅い第３コレクタ領域とを備えるバイポーラ接合トランジスタ。
【請求項１５】
前記表面の上に重なる、前記第３コレクタ領域の前記第１端部および前記第２端部に概ね垂直に配置された第１構造体および第２構造体をさらに備える、請求項１４に記載のバイポーラ接合トランジスタ。
【請求項１６】
前記基板中に形成された第３分離構造体の端領域に重なる第１分離構造体および第２分離構造体をさらに備え、前記第１、第２および第３分離構造体が前記バイポーラ接合トランジスタ用の分離タブを備える、請求項１４に記載のバイポーラ接合トランジスタ。
【請求項１７】
ｐ型基板中に形成されたＰＮＰバイポーラ接合トランジスタ、またはｎ型基板中に形成されたＮＰＮバイポーラ接合トランジスタを備える、請求項１４に記載のバイポーラ接合トランジスタ。
【請求項１８】
前記第３コレクタ領域と導電的に連絡するベース、および前記ベースに接触するエミッタをさらに備える、請求項１４に記載のバイポーラ接合トランジスタ。
【請求項１９】
表面を有する半導体基板と、
前記基板のＭＯＳＦＥＴ領域中の、
ドープ・タブと、
前記ドープ・タブ中のソースおよびドレインと、
前記ソースおよび前記ドレインの中間の前記ドープ・タブの上に重なる第１ゲート・スタックと、
前記基板のＢＪＴ領域中の
前記表面中の離間した第１分離構造体および第２分離構造体と、
前記それぞれの第１分離構造体および第２分離構造体の上に重なる第２ゲート・スタックおよび第３ゲート・スタックと、
離間した第１コレクタ構造体および第２コレクタ構造体と、
本体部分およびそこから延在する第１端部および第２端部であって、前記それぞれの第１コレクタ構造体および第２コレクタ構造体に重なる前記第１端部および第２端部を有するサブコレクタと、
前記サブコレクタの上に重なる第３コレクタ構造体と、
前記第３コレクタ構造体に接触するベースと、
前記ベースに接触するエミッタと、
前記第１、第２、および第３コレクタ構造体と前記サブコレクタを限る分離構造体であって、前記第１コレクタ構造体および前記第２コレクタ構造体の下面の下にあり、前記端部が前記表面に対して前記本体部分よりも浅い、前記サブコレクタの下面の下にある、埋込分離構造体を備える分離構造体と、を備えるＢｉＣＭＯＳ回路。
【請求項２０】
ｐ型基板中に形成されたＰＮＰバイポーラ接合トランジスタ、またはｐ型基板中に形成されたｎ型タブ中に形成されたＮＰＮバイポーラ接合トランジスタを備える、請求項１９に記載のＢｉＣＭＯＳ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に集積回路作製プロセスおよび本プロセスに従って形成された構造体に関し、より詳細には、コレクタ基板静電容量が減少した縦方向ＰＮＰトランジスタを形成する作製プロセス、および本プロセスに従って形成された縦方向ＰＮＰトランジスタに関する。
【背景技術】
【０００２】
複数の集積回路が、まとめてウェーハ作製プロセスと呼ばれる一連のプロセス・ステップに従って半導体ウェーハ上に形成される。各集積回路は、半導体基板およびトランジスタ（例えばバイポーラ接合トランジスタＢＪＴおよび金属酸化物半導体電界効果トランジスタＭＯＳＦＥＴ）などの基板中のドープ領域から形成される半導体デバイスを備える。相互接続構造が半導体基板の上にあり、ドープ領域を電気的に接続して、電気デバイスおよび回路を形成し、所望の電気的な機能を実施する。従来の相互接続構造は、導電性のトレースまたはランナを備える上および下に重なる概ね横方向の導電性の構造体を分離する概ね横方向の誘電体層を備える。誘電体層中の縦方向の導電性ビアまたはプラグが、上および下に重なる導電性の層中の横方向の導電性の構造体を接続する。様々な層および領域が、酸化、注入、蒸着、エピタキシャル成長、リソグラフィ、現像、エッチング、および平坦化などの従来の作製技術を使用して形成されパターニングされる。
【０００３】
一連のプロセス・ステップは、デバイスが適性に形成され、後段のステップに関連付けられたプロセスがその前に形成された構造体に悪影響を及ぼさないように確保するために、注意深く設計され実施されなければならないが、それはそのような悪影響がデバイス動作を損ね、作製歩留りを低下させ、費用を増大しうるからである。作製費用を削減するためにマスクのステップ数を制限することも、望まれる。したがって半導体産業は、適正に動作可能なトランジスタ（例えばＰＮＰおよびＮＰＮＢＪＴならびにＭＯＳＦＥＴ）およびその他のデバイスを高い作製歩留りで製造する作製プロセスの流れを実施することを望む。
【０００４】
ＢＪＴは、ＮＰＮまたはＰＮＰドープ構成を備える３つの隣接するドープ半導体領域または層を備える。中間の領域がベースを形成し、２つの端領域がエミッタおよびコレクタを形成する。通常、エミッタは、ベースおよびコレクタよりも高いドーパント濃度を有し、ベースはコレクタよりも高いドーパント濃度を有する。一般的に、ＢＪＴは、増幅器（例えば、ベースとエミッタの間に供給される入力信号を増幅し、出力信号がエミッタ／コレクタの両端間に出現する）として、またはスイッチ（例えば、ベース／エミッタの両端間に適用される入力信号がエミッタ／コレクタ回路を開いた状態または閉じた状態に切り替える）として動作可能である。
【０００５】
構造および動作がＢＪＴと異なるＭＯＳＦＥＴは、第２のドーパント型のタブまたはウェル中に形成された第１のドーパント型のソースおよびドレイン領域を備える。ソースとドレインの間のウェルの上に配置されたゲートに対して印加される電圧がソースとドレインの間のチャネル領域の導電性を変えて、電流がチャネルを通って流れることを許す。
【０００６】
ＢｉＣＭＯＳ集積回路は、１つの作製順序に統合された両方のデバイス用の作製プロセス・ステップによって同じ基板上に形成されたＢＪＴおよびＣＭＯＳ（相補的ＭＯＳＦＥＴ、すなわち、ｐ型ＭＯＳＦＥＴ（ＰＭＯＳＦＥＴ）およびｎ型ＭＯＳＦＥＴ（ＮＭＯＳＦＥＴ））を共に備える。バイポーラ・デバイスの強力で速いスイッチング速度とＭＯＳＦＥＴＳの高密度および低消費電力を組み合わせるＢｉＣＭＯＳ回路は、電子産業で多くの用途がある。ＢｉＣＭＯＳデバイスの数多くの用途は、より高い電流容量を備える、より早くより高密度のＢｉＣＭＯＳ集積回路の開発を促した。
【０００７】
ＢＪＴの３つのドープ層を形成する既知の半導体作製プロセスはいくつかあり、そのようなプロセスに従っていくつかのトランジスタ構成を形成することができる。ＮＰＮＢＪＴの作製は、通常所与のプロセスについて最適化され、ＰＮＰＢＪＴは「フリー」であってよく、すなわち、いくつかのマスクがＰＮＰＢＪＴ構造体を形成するために変更されるが、追加のプロセス・ステップは必要とされない。電流が横方向にエミッタからコレクタに流れる横方向のＢＪＴ構造体は、「フリー」なＰＮＰＢＪＴの一種である。
【０００８】
共通の縦方向のＢＪＴ平面構造体（電流が基板平面に対して垂直に流れる）は、基板内への連続するドーパント注入によって形成された、スタックされたＮＰＮまたはＰＮＰ領域を備える。かなりの性能向上が、エミッタをポリシリコン層から形成することにより達成される。例えば、ポリシリコン・エミッタを使用すると、エミッタ・ベースのドーピング・プロファイルに対してより大きな制御が可能になる。さらなる性能向上が、ポリシリコンを２層使用し（二重ポリシリコンＢＪＴと呼ばれる）、ポリシリコンの１層をエミッタに、他の層を外因性ベースとして使用することによって達成される。この構成は、利点の中でもとりわけ、ベース抵抗およびコレクタ・ベースの静電容量を減少させる。
【０００９】
一実施形態においてＰＮＰＢＪＴはｐ型基板上で作製され、ｐ型基板をＢＪＴｐ型コレクタから分離するために、基板中のｎ型層の使用を必要とする。コレクタ基板静電容量またはコレクタｎ分離領域静電容量Ｃｃｓと呼ばれる寄生静電容量がコレクタと分離構造体の間の逆バイアス接合の両端間に形成される。知られているように、この静電容量は、アナログ用途では高周波でのＢＪＴ性能を劣化させ、デジタル用途ではＢＪＴスイッチング速度を遅くする。
【００１０】
このような従来技術の縦方向のＰＮＰＢＪＴ６００の断面図を図１０に示す。縦方向のＰＮＰＢＪＴ６００は、例えば、プリアンプの用途で使用しうる。図１０は、対称線６０６に対して対称なＰＮＰＢＪＴ６００を備える領域の半分を示す。
【００１１】
ＰＮＰＢＪＴ６００のドープ領域は、基板６０８内に形成され、分離領域６１０によって分離される。ｎ型分離シンカ領域６１１は、ｎ型分離トリプル・ウェル領域６１２と協働してトリプル・ウェル分離構造体を形成する。
【００１２】
コレクタ領域は、ｐ型シンカ６１８内の高ドープ・コレクタ接触面領域６１４を含めて、全体を参照符号６１５によって示される。サブコレクタ領域６２０は、基板６０８内の深く（高い絶縁破壊電圧を有するある実施形態では、サブコレクタ領域は、基板上面から下に１ミクロンを超えてよい）にあるため、コレクタ接触面領域６１４は、サブコレクタ領域６２０と満足な接触をすることができないために、ｐ型シンカ６１８の使用が必要となる。コレクタ６１５は、選択肢として、ｐ型ＳＩＣ（選択的に注入されたコレクタ）領域６２２もまた含みうる。
【００１３】
ポリシリコン・エミッタ６２４は、ｎ型真性ベース６２６の上に重なり、誘電物質層６２７によって分離されている。トランジスタ作用が、真性ベースとエミッタの接合部で生じる。真性ベース６２６は、ｎ型外因性ベース６２８（真性ベース６２６を後段で形成される、外因性ベース６２８と電気的に連絡する導電性のプラグ（ベース接触子）に連結する重度ドープ領域）に接触する。
【００１４】
ｎ型シンカ領域６１１内のｎ型分離接触面領域６３４は、ＰＮＰコレクタ領域をｐ型基板６０８から分離するためにバイアスされている。
【００１５】
エミッタ６０４との接触は、エミッタ・ポリシリコン６０４の上面でなされ、コレクタとの接触は、コレクタ接触面領域６１４を通してなされる。
【００１６】
ＰＮＰＢＪＴ６００のドープ領域および接触子は、既知の作製プロセスに従って作製される。
【００１７】
サブコレクタ領域６２０と分離領域６１２の間のコレクタｎ分離領域寄生静電容量Ｃｃｓを、図１０に透視図として示す。ｐ型シンカ６１８とｎ型シンカ領域６１１の間に形成される周辺または側壁寄生静電容量Ｃｓも、図示する。知られているように、両寄生静電容量は、逆バイアス接合領域および物質の誘電率に直接関係し、静電容量がそれにわたって形成される逆バイアス接合の幅に逆相関する。両寄生静電容量は、ＢＪＴの高速性能を劣化させる。
【００１８】
側壁静電容量は、シンカ領域６１１と６１８の間にディープ・トレンチ（図１０に示されない）が形成される、ディープ・トレンチ分離の採用により減少させることができる。トレンチは、二酸化シリコンで充填される。側壁静電容量が減少する理由は、二酸化シリコンの誘電率が、ディープ・トレンチがないときのシンカ領域６１８と基板６０８の間のシリコンの誘電率の約４分の１になるためである。この技術は、コレクタｎ分離領域静電容量に影響しない。
【００１９】
さらに他の従来技術のＰＮＰＢＪＴにおいて、分離トリプル・ウェル領域が注入され、エピタキシャル層を分離領域にわたって成長させ、コレクタがエピタキシャル層に注入される。このプロセスは、コレクタの深さを制御して、コレクタと下に重なる分離領域の間の距離を減らし、これらの２つの構造体間の静電容量を減少させる。不利益には、本プロセスは、２つの注入ステップを必要とし、エピタキシャル成長ステップが、成長シリコンに欠陥をもたらす傾向がある。
【００２０】
他のＰＮＰＢＪＴ実施形態（図示せず）では、コレクタは、コレクタｎ分離領域寄生静電容量を減少させるために埋込二酸化シリコン層（例えばシリコン・オン・インシュレーター層）の間近に形成される。埋込酸化層およびディープ酸化トレンチを併用することにより、ＣｃｓおよびＣｓは最低の静電容量値となる。
【００２１】
さらなる別法では、ｎ型基板はｐ型基板に代替され、すなわちＰＮＰＢＪＴはｎ型基板に形成される。本手法は、ｎ分離領域を除去することによりＰＮＰＢＪＴコレクタ分離領域寄生静電容量を減少させる（ｐ型コレクタとｎ型基板の間の逆バイアスｐｎ接合が適切な分離をもたらす）。ＮＰＮＢＪＴもまた基板上で作製されるある応用（典型的な構成）では、寄生静電容量に関連付けられる問題は、単にＰＮＰＢＪＴからＮＰＮＢＪＴに移される。さらに、ｐ型基板は一般的にＢｉＣＭＯＳ回路で好まれ、この中でＭＯＳＦＥＴおよびＢＪＴが形成される。
【特許文献１】Ｐｒｏｃｅｓｓｅｓ  ｆｏｒ  Ｆｏｒｍｉｎｇ  Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒｓ  ａｎｄ  Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒｓ  Ｆｏｒｍｅｄ  Ａｃｃｏｒｄｉｎｇ  ｔｏ  ｔｈｅ  Ｐｒｏｃｅｓｓｅｓ、（整理番号Ｃｈｅｎ  ２１−１−１５−７−９／０７５９０３−４６４）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
したがって、コレクタｎ分離領域静電容量Ｃｃｓをさらに減少させるプロセス技術および構造を明らかにすることが望ましい。
【課題を解決するための手段】
【００２３】
ある実施形態によると、本発明は、バイポーラ接合トランジスタを形成する方法を備える。本方法は、表面を有する半導体層を提供することと、半導体層中の離間した第１コレクタ領域および第２コレクタ領域を形成することと、第１コレクタ領域および第２コレクタ領域の下面の下に埋込分離領域を形成することと、本体部分から延在する第１端部および第２端部を備えるサブコレクタであって、第１端部および第２端部が、それぞれの第１コレクタ領域および第２コレクタ領域に重なり、第１端部および第２端部が表面に対して本体部分よりも浅いサブコレクタを注入することとを含む。
【００２４】
本発明の別の実施形態によると、バイポーラ接合トランジスタが、
表面を有する半導体基板と、
基板中の離間した第１コレクタ領域および第２コレクタ領域と、
本体部分およびそこから延在する第１端部および第２端部を有し、第１端部および第２端部がそれぞれの第１コレクタ領域および第２コレクタ領域と重なり、第１端部および第２端部が表面に対して本体部分よりも浅い第３コレクタ領域とを備える。
【００２５】
本発明は、以下の本発明の詳細な説明を図面と併せて読むことにより、より容易に理解することができ、その利点と用途がより明白となりうる。
【００２６】
一般的な慣習に従って、説明された様々な特性は縮尺としてではなく、本発明に関係する特定の特性を強調するように描画されている。図面および本文を通じて同じ参照符号は同じ要素を示す。
【発明を実施するための最良の形態】
【００２７】
コレクタｎ分離領域寄生静電容量を減少するためのＢｉＣＭＯＳプロセスおよび本プロセスに従って形成された構造体中の縦方向のＰＮＰＢＪＴの作製に関する例示の方法および装置を詳細に説明する前に、本発明は、新規の、明白ではない要素およびプロセス・ステップの組合せに主に帰することを述べなければならない。当業者が容易に理解する詳細によって本開示を分かりにくくしないために、いくつかの既存の要素およびステップをおおまかに示す一方で、図面および本明細書は、本発明を理解するために適切な他の要素およびステップをより詳細に示す。図示されたプロセス・ステップは例示であり、当業者が理解するように、下に説明するいくつかの独立したステップは組み合わせることができ、またいくつかのステップは、個々のプロセスの修正を行うために個々の副次的なステップに分離できる。
【００２８】
本発明の教示は、シリコンＰＮＰおよびＮＰＮＢＪＴおよびヘテロ接合バイポーラ接合トランジスタＨＢＴに対して適用可能であり、ＢＪＴおよびＨＢＴの３つの物質領域は、シリコン、シリコン−ゲルマニウム、ガリウム−ひ素または他の適切な物質を備える。下の説明は、本発明を説明するために例示のシリコンＰＮＰＢＪＴを参照する。
【００２９】
縦方向のＰＮＰは、一連の例示の作製ステップにより形成された構造体の断面図を示す図１〜図４に描かれた本プロセス順序を参照し、以下のように作製できる。本明細書で参照された個々の処理ステップの詳細は当技術分野で知られており、仔細を説明する必要はない。本プロセス順序は、ＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴ（ＣＭＯＳ対として機能する）およびＰＮＰＢＪＴを形成するＢｉＣＭＯＳプロセスに適用可能である。本教示はまた、ＣＭＯＳ対、ＮＰＮＢＪＴおよびＰＮＰＢＪＴを半導体基板に形成するプロセス順序に適用可能である。
【００３０】
図１に示す構成要素は、半導体基板１２中に、酸化、注入、蒸着、拡散、エピタキシャル成長、リソグラフィ、現像、エッチング、および平坦化などの既知の作製技術に従って形成される。下のさらなる説明から分かるように、分離構造体１６は、ＰＮＰＢＪＴのエミッタ、ベースおよびコレクタを分離する。二酸化シリコン領域１７は、隣接する分離構造体１６の間の領域を橋渡しする。
【００３１】
適切にパターニングされたフォトレジスト構造を通じて注入されたｐ型ドーパントは、ｐ型シンカ領域１９を形成する。適切にパターニングされたフォトレジスト構造を通じて注入されたｎ型ドーパントは、ｎ型シンカ分離領域３２を形成する。ｎ型トリプル・ウェル分離領域３６は、ｎ型ドーパントを適切にパターニングされたフォトレジスト構造を通じて注入することにより形成される。トリプル・ウェル分離領域３６を形成する例示の注入条件は、リンの１２００ｋｅＶにおけるｃｍ３当たり４Ｅ１２の密度での注入を含む。ｎ型トリプル・ウェル分離領域３６の離間した側端３６Ａはｎ型シンカ分離領域３２の下側端部と重なって、ｐ型シンカ領域１９および他の後段で形成されるＰＮＰＢＪＴ構造体を囲むｎ型トリプル・ウェル分離タブを形成する。
【００３２】
分離構造体１６Ａ、１６Ｂの上に重なる構造体４５は、１つまたは複数の物質層を配置し、パターニングすることにより形成される。ＭＯＳＦＥＴＳが基板１２中に形成されるある実施形態では、構造体４５は、それぞれＭＯＳＦＥＴゲート・スタックを備えうる。他の適切な物質（誘電物質を含む）が構造体４５を形成するために使用されてよい。ゲート・スタックは、ゲート酸化層、ポリシリコン層（インシチュによりドープされるか、ドープ注入によりドープされる）およびタングステン層を前面配置することにより、まとめて形成される。ポリシリコン層およびタングステン層は、上に重なるパターニングされたフォトレジスト層中、またはより一般的には、上に重なるハード・マスク層中のパターンに従ってエッチングされる。後の場合では、各ゲート・スタックは、ポリシリコン層、タングステン・シリサイド層（ポリシリコンおよびタングステンから形成される）およびハード・マスク層を備える。一実施形態においてゲート・スタック、したがって構造体４５、の厚みは約３００ｎｍである。
【００３３】
パターニングされたフォトレジスト構造７０（図２参照）を通じて、高エネルギーのｐ型の注入は、ＰＮＰＢＪＴサブコレクタ７２（ｐ型シンカ領域１９に重なる）およびコレクタ７３を形成する。ある例示のサブコレクタ注入条件では、ホウ素を約１２００ｋｅＶにおいてｃｍ３当たり約６Ｅ１３の用量で使用する。
【００３４】
分離構造体１６Ａ、１６Ｂの上に重なる構造体４５は、構造体４５の下に重なるサブコレクタ７２の部分にかかる注入サブコレクタ７２の注入範囲を減少させ、ｐ型シンカ領域１９に重なり、ｎ型トリプル・ウェル分離領域３６から縦方向に離れて位置する端領域７２Ａを形成する。注入範囲は、構造体４５の厚みとほぼ等しい距離だけ減少する。
【００３５】
サブコレクタ７２中のこの離間した端領域７２Ａは、静電容量がｐ型コレクタとｎ型分離領域の間に形成される逆バイアス接合の印加される領域間の距離に逆比例するために、コレクタｎ分離領域静電容量を減少させる。この特性はまた、コレクタ抵抗を減少させるが、理由は、サブコレクタ端領域７２Ａが、シンカ領域１９の面に後段で形成されるそれぞれのコレクタ接触面領域にそれぞれに近くなるためである。
【００３６】
図２をさらに説明すると、低エネルギーのｎ型の注入は、ＰＮＰＢＪＴベース７４を形成する。
【００３７】
本発明の教示は、ＢＪＴおよびＭＯＳＦＥＴを両方含むＢｉＣＭＯＳ集積回路を含めた様々な種類の集積回路のＰＮＰＢＪＴの形成に適用可能である。本応用において、スペーサ酸化層が、基板面上に形成されてＭＯＳＦＥＴゲート・スタックに隣接するスペーサを形成する。そのようなスペーサ酸化層８２を図３に示す。ＰＮＰエミッタのウィンドウが、スペーサ酸化層８２および下に重なるスクリーン酸化層５４中にパターニングされたフォトレジスト構造の開口を通すエッチングによって形成される。選択肢として、ＳＩＣ注入を、ウィンドウを通して、選択的に注入されたコレクタ領域（図示せず）を形成するために実施しうる。基板浄化後に、図３に示すように、ポリシリコン層１５０が、基板１２上面の上およびエミッタウィンドウ内に配置される。ホウ素または別のｐ型ドーパントが、ポリシリコン層１５０に注入されるか、層がインシチュによりドープされる。
【００３８】
適切にパターニングされたマスクに従って、ポリシリコン層１５０がエッチングされてＰＮＰエミッタ１５０Ａを形成する。図４を参照されたい。スペーサ酸化層８２がエッチングされてＭＯＳＦＥＴＳ（図示せず）用ゲート・スタック・スペーサおよびスペーサ領域２１２を構造体４５の側面方向に隣接して形成する。
【００３９】
Ｎ＋外因性ベース領域２３６は、ベース７４の離間した端領域中に、パターニングされたマスクを通じたドープ注入によって形成される。Ｎ＋高ドーパント密度接触面領域２３８は、シンカ分離領域３２中に形成される。
【００４０】
パターニングされた注入マスクを使用して、高ドーパント密度コレクタ面領域２６４が、図４に示すようにＰＮＰコレクタ領域１９の面中に形成される。
【００４１】
構造体４５各個の縁部２７０は、外因性ベース領域２３６との重なりを回避するように（いかなる重なりも、外因性ベース領域２３６を形成するドープ注入に悪影響を与えうるため）、また適当なベース−コレクタ絶縁破壊電圧を維持するように、すなわちベース−コレクタ絶縁破壊電圧を引き下げるサブコレクタ７２とベース７４の間の距離の短縮を回避するように、好適に位置する。構造体４５の幅も、下に重なる分離構造体１６Ａ、１６Ｂの幅を考慮しなければならない。
【００４２】
構造体４５各個の縁部２８０は、サブコレクタ７２がそれを通して形成されるサブコレクタ・マスクの開口内に、サブコレクタ７２とｎ分離領域３６の間の距離が端部７２Ａにおいてサブコレクタ７２の他の領域よりも長いことを確保するように、好適に位置する。
【００４３】
二酸化シリコン層（図示せず）が、（通常高密度プラズマ蒸着プロセスによって）形成され、基板１２およびその中に形成される構造体を封入し、ドーパント原子が半導体物質から後段の焼きなましプロセスの間に蒸発するのを防止する。基板１２は、注入されたｎ型およびｐ型ドーパントと格子の原子との衝突から生じる結晶格子損傷を修復し、注入されたドーパントを電気的に活性化するために、焼きなまされる。
【００４４】
従来の処理ステップ（最終過程プロセス・ステップと呼ばれる）は、基板１２の上面を不動態化し、相互接続構造を生成し、デバイスをパッケージするために実施される。第１の誘電体層および第１の導電性の層が、第１相互接続層（図示せず）を形成するために、基板１２の上に重なって配置される。第１のレベルの相互接続構造は、誘電体層中に形成された、導電性のプラグを備え、ＰＮＰエミッタ１５０Ｂ、ＰＮＰ外因性ベース２３６、およびシンカ分離領域３２の高ドーパント密度接触面領域２３８をＰＮＰ高ドーパント密度コレクタ接触面領域２６４に接触させる。
【００４５】
図５Ａおよび５Ｂは、従来技術によるＰＮＰＢＪＴ（図５Ａ）および本発明により作製のＰＮＰＢＪＴ（図５Ｂ）の領域ドーピング・プロファイルを表している。見て分かるように、サブコレクタのドーピング・プロファイルは、構造体４５の概ねの厚さである約０．３μｍだけ半導体層の面に向かって移動する。ｎ型分離領域（すなわちトリプル・ウェル３６）のドーピング・プロファイルが２つの図面の間で変化がないのは、本発明の構造体４５が形成される前に形成されたためである。サブコレクタの高ドープ領域とｎ型分離領域の分離を高めることにより、コレクタｎ分離領域接合静電容量が減少する。
【００４６】
図６は、本発明の一実施形態に従って形成されたいくつかの構造体の近似外形寸法を示す。サブコレクタ７２を形成するために注入されるドーパントの注入範囲は、基板１２の上面１２Ａの上の構造体４５の高さに（約１対１で）影響される。見て分かるように、構造体４５は、約０．３μｍの厚さで、端領域７２Ａの蒸着深さをサブコレクタ７２より約０．４μｍ高くする。追加の０．１μｍは、上面１２Ａの上で約０．１μｍである分離構造体１６の上側領域によるものである。本図面は、上で述べた図５Ｂに図示されたドーピング・プロファイルに一致する。
【００４７】
構造体４５の使用はまた、ベース注入（すなわち図２と併せた説明どおり注入されたベース７４）が、分離構造体１６Ａ、１６Ｂの下の領域まで及ばないことを確保する。好ましくは、ベースは、基板１２の面中で分離構造体１６Ａと１６Ｂの間に、すなわちエミッタ領域１５０Ｂと外因性ベース領域２３６（図４参照）を接触させるように注入されるべきである。ベース注入が分離構造体１６Ａ、１６Ｂの下に、すなわち図４のコレクタ接触子２６４の方向に及ぶ場合は、ベース−コレクタ静電容量は、ベースとコレクタ領域１９の間で短縮された距離に応答して増加する。分離構造体１６Ａ、１６Ｂの上に重なる構造体４５は、注入ドーパントがこれら構造体を通って移動するにつれてエネルギーを失う原因となる。ドーパントエネルギーの減少は、注入ベースを上方に移動させ、ベース注入が分離構造体１６Ａおよび１６Ｂの下の領域をドープしないように、かつベース−コレクタ静電容量を増加させないように、確保する。スペーサ２１２は、ベース７４の設計空間をさらに拡張し、スペーサ２１２がまた、より重い注入イオンの分離構造体１６Ａ、１６Ｂの下の基板１２への到達を阻止するために、より重い注入イオンによるベースの注入を可能にする。
構造体４５がＭＯＳＦＥＴゲート・スタックを備えるある実施形態において、ゲート・スタック中のポリシリコン物質層を接地に接続し、デバイス間の相互交信または電気的な干渉を制限するためのシールドすなわちフィールド・プレートを形成することができる。
ＰＮＰコレクタおよびｎ分離領域の間の静電容量を減少させるための本発明のプロセスは、追加の処理ステップが一切必要でないために現在の作製プロセスの流れに容易に適用可能である。異なるマスクの構成のみが必要である。例えば、ポリシリコン層から形成されたＰＮＰＢＪＴエミッタおよび注入されたベースに関して説明されているが、本発明の教示は、それぞれ別のポリシリコン層から形成された外因性ベースおよびエミッタを備えるＰＮＰＢＪＴにも適用可能であり、注入されたエミッタおよび注入されたベースを備えるＰＮＰＢＪＴに適用可能である。
本発明のプロセスは、外因性ベース領域（２３６）の中間に単一のポリシリコン・エミッタ領域（１５０Ｂ）を有するＰＮＰＢＪＴに関連して説明されているが、本発明の教示は、共通に所有される特許出願で、＿日に出願され、付与された出願番号第＿号のＰｒｏｃｅｓｓｅｓ  ｆｏｒ  Ｆｏｒｍｉｎｇ  Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒｓ  ａｎｄ  Ｂｉｐｏｌａｒ  Ｊｕｎｃｔｉｏｎ  Ｔｒａｎｓｉｓｔｏｒｓ  Ｆｏｒｍｅｄ  Ａｃｃｏｒｄｉｎｇ  ｔｏ  ｔｈｅ  Ｐｒｏｃｅｓｓｅｓ、（整理番号Ｃｈｅｎ  ２１−１−１５−７−９／０７５９０３−４６４）にさらに説明され、特許請求の範囲とされている、２つの離間したエミッタ領域とその中間のベース領域を有するＢＪＴにも適用可能であり、この教示は参照により本明細書に組み込まれる。図７は、エミッタ領域３００Ａおよび３００Ｂを備え、外因性ベース領域３０２をエミッタ領域の中間に備えるＰＮＰＢＪＴを図示する。
本発明のプロセスは、ＮＰＮＢＪＴコレクタと下に重なるｐ型分離領域の間の静電容量を減少させるための、ｎ型基板中のＮＰＮＢＪＴの作製、およびｐ型基板に形成されるｎ型ウェル中のＮＰＮＢＪＴの作製にも適用可能である。ｐ型基板３６４に形成されたｎ型ウェル３６２中に形成された図８のＮＰＮＢＪＴ３６０は、ｐ型分離シンカ領域３６８を備え、これはｐ型トリプル・ウェル分離領域３７２と協働して、ＮＰＮＢＪＴ３６０の構造体を囲むトリプル・ウェル分離タブを形成する。コレクタ・シンカ領域３８０は、サブコレクタ３８４の端部３８４Ａに重なる。端部３８４Ａは、分離領域１６Ａ、１６Ｂの上に重なる構造体３８８の注入範囲削減効果により、サブコレクタ３８４の他の領域よりも浅い。ＮＰＮＢＪＴは、ベース３９０およびエミッタ３９２をさらに備える。高ドーパント密度接触面領域３９６は、各コレクタ・シンカ領域３８０中に配置され、また高ドーパント密度接触面領域４００は各分離シンカ領域３６８中に配置され、これら領域を、高ドーパント密度接触面領域に接触する導電性ビアを通じて、基板３６４に形成される他のデバイスに接続する。
【００４８】
本発明のＰＮＰトランジスタを形成する本プロセスは、相補的ＢｉＣＭＯＳプロセスおよび本プロセスに従って形成された構造体にも適用可能である。一般的に、それを任意の特定のプロセスへの適用と関係なく、新規のデバイスを作成し、または基板中の他のデバイスの作製と併せて作製することが可能であることが理解されよう。図９はｐタブ４２２中に作製されたＮＭＯＳＦＥＴ４２０、ｎタブ４３０中に作製されたＰＭＯＳＦＥＴ４２６、ＮＰＮＢＪＴ４３４およびＰＮＰＢＪＴ４３８を示し、後者は図１〜図４と併せて説明される本発明の教示に従って構成されている。ＮＭＯＳＦＥＴ４２０は、軽ドープ領域４５０、ソース／ドレイン領域４５４、ゲート・スタック４５８および側壁スペーサ４６２をさらに備える。ＰＭＯＳＦＥＴ４２６は、軽ドープ領域４７０、ソース／ドレイン領域４７４、ゲート・スタック４５８および側壁スペーサ４６２をさらに備える。ＮＰＮＢＪＴは、コレクタ・シンカ領域４８０および重複サブコレクタ４８１（共にｎタブ４８２中にある）、外因性ベース・ポリシリコン構造体４８３、真性ベース４８４、エミッタ・ポリシリコン構造体４８６、中間誘電物質層４８８、４９０および高ドーパント密度コレクタ接触面領域４９２を備える。本実施形態において、構造体４５は、ＮＭＯＳＦＥＴおよびＰＭＯＳＦＥＴゲート・スタック４５８と同時に形成されたＭＯＳＦＥＴゲート・スタックを備える。
【００４９】
説明された実施形態は、今日の技術でドーパント、分離層などとして一般に使用される複合材料または要素を使用する一方で、同様に機能する他の物質を今日の技術の好ましい物質として代替することが可能であることもまた理解されるべきである。
【００５０】
本発明は、好ましい実施形態を参照して説明されているが、本発明の範囲を逸脱することなく、様々な変化を行いうるし、等価な要素をその要素として代替しうることを当業者は理解するであろう。本発明の範囲は、本明細書に挙げた様々な実施形態からの要素の任意の組合せをさらに包含する。さらに、本質的な範囲を逸脱することなく本発明の教示に特定の状況を適用するための変形も行いうる。したがって本発明は、開示された特定の実施形態に限定されることなく、添付の特許請求の範囲に該当する全ての実施形態を包含することが意図されている。
【図面の簡単な説明】
【００５１】
【図１】第１のＰＮＰＢＪＴを形成するための本発明の逐次的な処理ステップにより共通の平面にわたって形成された構造体の断面図である。
【図２】第１のＰＮＰＢＪＴを形成するための本発明の逐次的な処理ステップにより共通の平面にわたって形成された構造体の断面図である。
【図３】第１のＰＮＰＢＪＴを形成するための本発明の逐次的な処理ステップにより共通の平面にわたって形成された構造体の断面図である。
【図４】第１のＰＮＰＢＪＴを形成するための本発明の逐次的な処理ステップにより共通の平面にわたって形成された構造体の断面図である。
【図５Ａ】それぞれ、従来技術および本発明の教示によるＰＮＰＢＪＴのドーピング・プロファイルを示す図である。
【図５Ｂ】それぞれ、従来技術および本発明の教示によるＰＮＰＢＪＴのドーピング・プロファイルを示す図である。
【図６】本発明の教示により決定された図１のＰＮＰＢＪＴのいくつかの構造体の一実施形態の外形寸法を示す図である。
【図７】本発明の教示により構築された第２のＰＮＰＢＪＴの断面図である。
【図８】本発明の教示により構築されたＮＰＮＢＪＴの断面図である。
【図９】本発明の教示により構築されたＰＮＰＢＪＴを備えるＢｉＣＭＯＳ集積回路の断面図である。
【図１０】従来技術のＰＮＰＢＪＴの断面図である。
【図１】
2009539248.tif 000003
【図２】
2009539248.tif 000004
【図３】
2009539248.tif 000005
【図４】
2009539248.tif 000006
【図５Ａ】
2009539248.tif 000007
【図５Ｂ】
2009539248.tif 000008
【図６】
2009539248.tif 000009
【図７】
2009539248.tif 000010
【図８】
2009539248.tif 000011
【図９】
2009539248.tif 000012
【図１０】
2009539248.tif 000013
【国際調査報告】
2009539248.tif 000014
2009539248.tif 000015