(57)【要約】  半導体パッケージの製造は、リードフレーム（１０２）からの突起部（１０４）上に導電性材料（１０６）を配置して第１の組立品を形成する工程と、突起部のまわりに非導電性マスク（１０９）を形成する工程と、第１の組立品上にダイ（１１０）を配置する工程であって、ダイが活性領域を有している工程と、を含む。製造は、さらに、接続がダイの活性領域から導電性材料（１０６）を通して突起部（１０４）まで延びるように第２の組立品を形成するように導電性材料をリフローさせる工程を含むことができる。半導体パッケージ（１００）は、突起部（１０４）を有するリードフレーム（１０２）と、突起部（１０４）にリフローされた導電性材料（１０６）と、このリフローはんだ（１０６）によって突起部（１０４）に結合された活性領域を有するダイ（１１０）と、を含む。
2009514250.tif 000002
【特許請求の範囲】
【請求項１】
第１の組立品を形成するために、リードフレームからの突起部上に導電性材料を配置する工程と、
前記突起部のまわりに非導電性マスクを形成する工程と、
前記第１の組立品上にダイを配置する工程であって、前記ダイが活性領域を有する、ダイを配置する工程と、
前記導電性材料をリフローさせる工程であって、前記ダイを持ち上げ、接続が前記ダイの活性領域から前記導電性材料を通して前記突起部まで延びるように、第２の組立品を形成する、リフローさせる工程と、
第３の組立品を形成するために、前記ダイを材料で取り囲む工程と、を含む方法。
【請求項２】
前記マスクに窪みを形成する工程をさらに含む、請求項１に記載の方法。
【請求項３】
前記導電性材料が前記窪みの中に配置され、前記突起部が前記窪みの中を延びる、請求項２に記載の方法。
【請求項４】
前記突起部がパッド柱状物である、請求項３に記載の方法。
【請求項５】
前記リフローされた導電性材料のまわりの隙間に、エポキシ化合物を満たす工程をさらに含む、請求項１に記載の方法。
【請求項６】
前記ダイの前記活性領域にバンプ下金属構造を形成する工程をさらに含む、請求項１に記載の方法。
【請求項７】
前記ダイが、前記導電性材料のリフローより前に前記導電性材料上に載る、請求項１に記載の方法。
【請求項８】
前記活性領域の接続点を形成するために、前記ダイ上に再分配層を形成する工程をさらに含む、請求項１に記載の方法。
【請求項９】
請求項１に従って形成される、半導体パッケージ。
【請求項１０】
突起部を有するリードフレーム上にマスクを配置する工程であって、前記マスクは窪みを有し、その窪みの中を前記突起部が延びる、マスクを配置する工程と、
第１の組立品を形成するために、前記窪みの中にはんだペーストを配置する工程と、
前記第１の組立品上にダイを配置する工程であって、前記ダイが活性領域を有する、ダイを配置する工程と、
前記ダイを持ち上げるように、前記はんだペーストをリフローさせる工程と、
前記はんだが前記突起部と前記ダイの前記活性領域との間の接続を形成するように、前記ダイを前記リードフレームに固定する工程と、を含む方法。
【請求項１１】
バンプ下金属構造を形成するために、前記ダイの前記活性領域を準備する工程をさらに含む、請求項１０に記載の方法。
【請求項１２】
前記ウェーハおよびリードフレームを保持するように、パッケージを成形する工程をさらに含む、請求項１０に記載の方法。
【請求項１３】
前記リフローはんだに隣接した隙間に、エポキシを満たす工程をさらに含む、請求項１０に記載の方法。
【請求項１４】
前記リードフレームの前記突起部を形成する工程をさらに含む、請求項１０に記載の方法。
【請求項１５】
前記はんだペーストが、前記窪みより上方に延びる、請求項１０に記載の方法。
【請求項１６】
貫通孔を有するリードフレーム上に接着剤を配置する工程と、
前記接着剤にダイを取り付ける工程であって、前記ダイは活性領域を有する、ダイを取り付ける工程と、
前記貫通孔に、はんだボールを配置する工程と、
前記活性領域と前記リードフレームとの間の接続を形成するように、前記はんだボールをリフローさせる工程と、を含む方法。
【請求項１７】
前記ダイの前記活性領域にバンプ下金属層を形成する工程をさらに含む、請求項１６に記載の方法。
【請求項１８】
前記ダイ上に再分配層を形成する工程をさらに含む、請求項１７に記載の方法。
【請求項１９】
請求項１６に従って製造される、半導体パッケージ。
【請求項２０】
突起部を有するリードフレームと、
前記突起部にリフローされる導電性材料と、
前記リフローはんだによって前記突起部に結合された活性領域を有するダイと、
前記ダイを前記リードフレームに固定するための、前記導電性材料のまわりの材料と、
前記ダイの活性領域上にあるバンプ下金属構造と、を備える物品。
【請求項２１】
前記突起部が、窪みを有する導電性マスクをさらに含み、前記突起部が前記窪みの中を延びる、請求項２０に記載の物品。
【請求項２２】
前記導電性材料がはんだペーストを含み、リフローされたときに、前記はんだペーストが前記ダイを持ち上げる、請求項２０に記載の物品。
【請求項２３】
突起部を有するリードフレームと、
前記突起部にリフローされる導電性材料と、
前記リフローはんだによって前記突起部に結合された活性領域を有するダイと、
前記ダイを前記リードフレームに固定するための、前記導電性材料のまわりの材料と、
前記ダイの活性領域上にあるバンプ下金属構造と、を含む半導体パッケージを備えるデバイス。
【請求項２４】
前記半導体パッケージが、ウェーハ・バンプを備えていない、請求項２３に記載のデバイス。
【請求項２５】
前記突起部が窪みを有する非導電性マスクをさらに含み、前記突起部が前記窪みの中を延びる、請求項２３に記載のデバイス。
【発明の詳細な説明】
【背景技術】
【０００１】
本技術分野で知られているように、従来のフリップチップ・オン・リードフレーム（ＦＬＯＣ）技術は、半導体パッケージのためのウェーハ製造とリードフレーム取付けとの間に、中間工程としていわゆるウェーハ・バンプ形成を必要とする。ウェーハ・バンプ形成は、組立プロセスに相当なコストおよび遅延を付け加える。
【０００２】
Ｗａｒｋの米国特許第５８１７５４０号は、ＦＬＯＣデバイス製造および組立品製造の方法を開示している。Ｗａｒｋは、定量吐出およびスクリーン印刷によってリードフレーム上にはんだを堆積させ、はんだリフローを用いてバンプ付きウェーハに取り付けることを教示している。リードフレームのはんだ材料のほかに、Ｗａｒｋは、はんだバンプ取付けのために銀充填エポキシなどの導電性エポキシを使用することを必要とする。
【０００３】
Ｋｈｏｒ他の米国特許第６４８２６８０号は、リードフレーム上にはんだを定量吐出または印刷し、バンプダイを付け、はんだをリフローさせることを必要とするＦＣＯＬ技術を開示している。Ｋｈｏｒは、ダイのバンプ側より低い融点のはんだをリードフレーム側に、または逆に、使用することを教示している。
【０００４】
Ｊｏｓｈｉの米国特許第６７９８０４４号は、リードフレーム上へのはんだボールまたはペーストの載置、チップ取付け、およびリフローなどの従来の取付け方法を開示している。Ｊｏｓｈｉは、１つのチップがコントローラ集積回路であり第２のチップの裏側がＭＯＳＦＥＴのドレインコンタクトとして働くチップ構成を教示している。また、Ｊｏｓｈｉは、一方のバンプ（フリップチップのダイ）の融点が他方のバンプ（２５０℃）より高い（３１０℃）ことを教示している。
【０００５】
Ｐｅｎｄｓｅ他の米国特許第６８２８２２０号は、ダイ上に金スタッドバンプを形成することを含むＦＣＯＬパッケージおよびプロセスを開示している。リードフレームへの取付け方法は、熱圧着である。
【０００６】
上記の知られている技術は、本技術分野にいくらかの改善をもたらすことができるが、それぞれがダイにバンプを形成することを必要とし、それによって、バンプの電流輸送能力を制限し、さらにまた必要なウェーハ・バンプ形成のために組立プロセスに相当なコストおよび遅延を付け加える。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、従来のウェーハ・バンプ形成の必要を無くするダイ・リードフレーム接続を可能にする方法および装置を提供する。この構成を用いると、半導体パッケージ組立は、いっそうコスト効率が良い、適時なものとなる。本発明は、主に、シリコンウェーハおよびダイ、ならびにある種の例示的な製造技術に関連して示され説明されるが、本発明がデバイスの製造に一般に関係する半導体材料および技術に応用可能であることを理解されたい。
【課題を解決するための手段】
【０００８】
本発明の一態様では、方法は、リードフレームからの突起部上にはんだペーストなどの導電性材料を配置して第１の組立品を形成する工程と、突起部のまわりに非導電性マスクを形成する工程と、第１の組立品上に活性領域を有するダイを配置する工程と、を含む。本方法は、さらに、ダイを持ち上げ、接続がダイの活性領域から導電性材料を通して突起部まで延びるように第２の組立品を形成するために導電性材料をリフローさせる工程を含むことができる。本方法は、さらに、成形などによってダイを材料で取り囲まれて第３の組立品を形成する工程を含むことができる。
【０００９】
本方法は、マスクに窪みを形成する工程、この窪みに導電性材料を入れる工程、ここで突起部は窪みの中に延びており、リフローされた導電性材料のまわりの隙間にエポキシ化合物を満たす工程、ダイの活性領域にバンプ下金属構造を形成する工程、および、活性領域の接続点を形成するようにダイ上に再分配層を形成する工程などの１つまたは複数のさらなる特徴を含むことができる。
【００１０】
本発明の一実施形態では、方法は、突起部を有するリードフレーム上にマスクを配置する工程であって、マスクが窪みを有しその窪みの中に突起部が延びている工程と、窪みの中にはんだペーストを入れて第１の組立品を形成する工程と、第１の組立品上にダイを配置する工程であって、ダイが活性領域を有している工程と、ダイを持ち上げるようにはんだペーストをリフローさせる工程と、を含む。本方法は、さらに、はんだが突起部とダイの活性領域の間の接続を形成するようにダイをリードフレームに固定する工程を含むことができる。
【００１１】
本方法は、バンプ下金属構造を形成するためにダイの活性領域を準備する工程、ダイおよびリードフレームを保持するようにパッケージを成形する工程、リフローはんだに隣接した隙間にエポキシを満たす工程、リードフレームの突起部を形成する工程、およびはんだペーストを窪みより上方に延ばす工程のうちの１つまたは複数をさらに含むことができる。
【００１２】
本発明の他の態様では、方法は、貫通孔を有するリードフレーム上に接着剤を配置する工程と、接着剤にダイを付ける工程であって、ダイが活性領域を有している工程と、貫通孔にはんだボールを入れる工程と、活性領域とリードフレームの間の接続を形成するようにはんだボールをリフローさせる工程と、を含む。本方法は、さらに、ダイの活性領域にバンプ下金属層を形成する工程、およびダイ上に再分配層を形成する工程をさらに含むことができる。
【００１３】
本発明のさらなる態様では、半導体パッケージは、突起部を有するリードフレームと、突起部にリフローされた導電性材料と、このリフローはんだによって突起部に結合された活性領域を有するダイと、ダイをリードフレームに固定する導電性材料のまわりの材料と、ダイの活性領域上にあるバンプ下金属構造と、を含む。
【００１４】
半導体パッケージは、さらに、突起部がその中に延びている窪みを有する導電性マスクを含むことができ、この導電性材料は、リフローされたときダイを持ち上げるはんだペーストを含む。
【００１５】
本発明の他の態様では、デバイスは、突起部を有するリードフレームと、突起部にリフローされた導電性材料と、このリフローはんだによって突起部に結合された活性領域を有するダイと、ダイをリードフレームに固定するための導電性材料のまわりの材料と、ダイの活性領域上にあるバンプ下金属構造と、を含む半導体パッケージを含む。
【００１６】
例示的なデバイス用途には、限定することなしに、パワーインタフェース駆動装置、自動車用パワーおよび信号処理集積回路、安全および保護集積回路、ならびに電力管理がある。
【００１７】
本明細書に含まれる例示的な実施形態は、添付の図面に関連して解釈される以下の詳細な説明からより完全に理解されるだろう。
【発明を実施するための最良の形態】
【００１８】
一般に、本発明は、フリップチップ・キャン（ｃａｎ）リードフレーム（ＦＣＯＬ）パッケージの形成を対象とする方法および装置を提供する。本発明のＦＣＯＬは、バンプ下金属（ＵＢＭ）を増大することによって入力／出力（すなわち、バンプ）の電気的性能および信頼性を最適化する。この構成を用いて、ウェーハ・バンプ形成を無くすることによって相当なコスト節約および効率が達成される。
【００１９】
本発明を下記で詳細に説明する前に、何らかの用語について論じられる。当技術分野では知られているように、シリコンウェーハは、いくつかのダイをウェーハから切り出すことができるように製造され処理される。１つまたは複数のダイは、プリント回路基板上に部品として配置することができる半導体チップまたはパッケージの基礎として使用することができる。
【００２０】
図１Ａ〜図１Ｄは、本発明に従ったフリップチップ・オン・リード半導体パッケージ組立の一実施形態を実施する例示的なシーケンス１００を示す。図１Ａに示されるように、リードフレーム１０２は、はんだペースト１０６で満たされた、ボール（ｂｏｗｌ）に似ていることもある窪み１０５の中に延びるパッドの柱状物１０４として示された突起部を含む。このリードフレーム１０２は、ボールの底を形成し、はんだマスク１０８または他の堆積材料は、ボールの側面を形成する。一実施形態では、はんだペースト１０６は、ボールの縁より上方に距離ｄで延びている。
【００２１】
例示的な実施形態では、はんだペースト１０６は、窪みの中に定量吐出される。あるいは、はんだペースト１０６は、スクリーン印刷などによって堆積され、距離ｄはステンシル（刷込み型）の厚さに対応している。
【００２２】
一般に、リードフレームは、マスクで形成された窪み（ボール）１０５の中に延びる突起部１０４を含む。窪み１０５は、リフローはんだを貯えるのに適したどんな型の幾何形状であってもよいことを理解されたい。また、突起部１０４は、はんだとの適切な接続を生成するように窪みの中に延びる任意の幾何形状であってよいことを理解されたい。
【００２３】
図１Ｂに示されるように、シリコンチップ、すなわちダイ１１０が、マスク１０８／はんだペースト１０６上に載っている。この組立品は、次に、はんだペースト１０６をリフローさせるように処理され、それにより、図１Ｃに示されるように、リフローはんだの表面張力によってダイ１１０が持ち上げられる。ダイ１１０を持ち上げることによって、例えばエポキシ成形コンパウンドＥＭＣで満たすことができる隙間１１２が作られる。適切なＥＭＣは、当業者には容易に明らかであろう。図１Ｄにおいて、組立品は、Ｉ／Ｏピン１１６を有する半導体パッケージを形成するようにプラスチックなどの材料１１４によって取り囲まれている。
【００２４】
様々な周知のプロセスが、この組立の特定の工程に使用されてもよいことを理解されたい。例えば、スクリーン印刷、定量吐出およびはんだボール（ｓｏｌｄｅｒ  ｂａｌｌ）取付けを使用することができる。さらに、はんだペーストは、ＰｂをベースにしたものでもＰｂの無いものでもよい。しかし、はんだ以外の適切な導電性材料を使用することができることが企図されている。
【００２５】
図２Ａ〜図２Ｄは、図１Ａ〜図１Ｄのプロセス１００といくらか類似した他の組立プロセス２００を示す。プロセス２００において、パッドの柱状物２０４は、リードフレーム２０２から延びるアーチ形の表面である。パッドの柱状物２０４のこの幾何形状は、スタンピング（型押し加工）およびコイニング（圧印加工）を含む様々な周知のプロセスを使用して形成されてもよい。
【００２６】
図２Ａでは、はんだペースト２０６が、パッドの柱状物２０４およびリードフレーム２０２に形成されたはんだマスク２０８の可能な部分を覆っている。ダイ２１０は、図２Ｂに示されるようにはんだペースト２０６上に置かれ、図２Ｃに示されるようにはんだがリフローされて、ダイ２１０を持ち上げる。図２Ｄにおいて、この組立品が、成形などによってパッケージされる。
【００２７】
図３Ａ〜図３Ｅは、本発明の実施形態に従ったＦＣＯＬ組立のさらなる実施形態３００を示す。図３Ａにおいて、接着材料３０２がリードフレーム３０４上に置かれる。図３Ａ１は、リードフレーム３０４の例示的な上面図を示す。リードフレーム３０４は、はんだボール３０８が電気接続を生成するための貫通孔３０６を有している。
【００２８】
図３Ｂに示されるように、ダイ３１０が接着材料３０２に付けられ、次に、図３Ｃに示されるように、Ｉ／Ｏ接続が望ましいリードフレームの貫通孔３０６にはんだボール３０８が入れられる。次に、この組立品がひっくり返され、図３Ｄに示されるように、ダイ３１０とリードフレーム３０４の間に頑丈な接続を形成するように、はんだがリフローされる。図３Ｅに示されるように、この組立品は成形され、Ｉ／Ｏピンがリードフレームに付けられる。
【００２９】
上記の実施形態において、発明のリードフレーム構成は、従来のはんだボール取付けプロセスを使用することを可能にする。例えば、エラストマー取付けを使用することによって、または所定のサイズの非導電性充填材を有する非導電性接着剤またはエポキシを使用することによって、ダイが直接取り付けられ接着剤が硬化されたとき、ダイとリードフレームとの間に十分な平面性が実現され得る。図３Ｂ１は、リードフレーム３０４とダイ３１０の間に配置された、所望の直径の球体形状を有して示された非導電性充填材要素３１１の例示的な詳細図を示す。充填材要素３１１は、例えば非導電性接着剤またはエポキシ３１３で取り囲まれてもよい。
【００３０】
図４は、ダイの活性ボンドパッド領域に直接接触する例示的なバンプ下金属（ＵＢＭ）構成４００を示す（再分配層（ＲＤＬ）なし）。シリコンダイ４０１は、例えば、活性ボンドパッド４０４上に位置付けされたＵＢＭ構造４０２を含む。ウェーハ不活性化（パシベーション）層４０６が、ＵＢＭ領域を除いてダイを覆っている。
【００３１】
ＵＢＭ構造は、特定の用途の要求を満たすように構成された幅を持つことができることを理解されたい。例えば、第２のＵＢＭ構造４５０は、例えばより大きな電流レベルを取り扱うために第１のＵＢＭ構造４０２よりも広いことがある。
【００３２】
一般に、ＵＢＭ構造４０２、４５０は、様々な構成を有することができる。例示的な適切なＵＢＭ構成は、表１で下記に示されている。下記に示されるように、ＵＢＭ構造は、バンプの材料に依存する。
【００３３】
【表１】
2009514250.tif 000003
【００３４】
図５は、望むようにダイのＩ／Ｏを分配するためのＲＤＬ構造を有するダイ５０２を含む例示的な構成５００を示す。この構成５００は、アルミニウム・ボンド・パッド５０４を含み、この上にＵＢＭ構造５０６が位置付けされている。ウェーハ不活性化層５０８が、ＵＢＭ領域を除いてダイを覆っている。ウェーハ不活性化層５０８とＵＢＭ構造５０６の間に、第１層不活性化部５１０が位置付けされ、最終不活性化層５１２がＵＢＭ構造５０６上にある。ＵＢＭ層５０６は、活性領域（能動領域、アクティブ領域）（Ｉ／Ｏ）が、リードフレームに結合するための所望の位置に分配されることを可能にする。
【００３５】
本発明の実施形態は、ウェーハ・バンプ形成の必要を無くしながら、ダイとリードフレームの間の相互接続を実現する。この構成は、ＵＢＭおよびバンプサイズを適切な寸法まで大きくすることによって、ダイとリードフレームの間の十分な接触を実現する。本発明の技術は、リード付きパッケージとボール・グリッド・アレイ・パッケージの両方に応用することができる。より大きなＵＢＭは、より大きな電流を伝えるＩ／Ｏ専用であってもよい。より大きなＵＢＭは、高温パッドまたはリードと直接接触する高温バンプとして割り当てられてもよい。
【００３６】
当業者は、上述の実施形態に基づいて本発明のさらなる特徴および利点を理解するであろう。したがって、本発明は、添付の特許請求の範囲によって示されたものを除いて、具体的に示され説明されたものによって限定されるべきでない。本明細書で引用された全ての出版物および参考資料は、その全体を参照して本明細書に明示的に組み込まれる。
【図面の簡単な説明】
【００３７】
【図１Ａ】本発明に従ったＦＣＯＬパッケージを形成するプロセスを示す概略図である。
【図１Ｂ】本発明に従ったＦＣＯＬパッケージを形成するプロセスを示す概略図である。
【図１Ｃ】本発明に従ったＦＣＯＬパッケージを形成するプロセスを示す概略図である。
【図１Ｄ】本発明に従ったＦＣＯＬパッケージを形成するプロセスを示す概略図である。
【図２Ａ】本発明に従ったＦＣＯＬパッケージを形成するさらなるプロセスを示す概略図である。
【図２Ｂ】本発明に従ったＦＣＯＬパッケージを形成するさらなるプロセスを示す概略図である。
【図２Ｃ】本発明に従ったＦＣＯＬパッケージを形成するさらなるプロセスを示す概略図である。
【図２Ｄ】本発明に従ったＦＣＯＬパッケージを形成するさらなるプロセスを示す概略図である。
【図３Ａ】本発明に従ったＦＣＯＬパッケージを形成する他のプロセスを示す概略図である。
【図３Ｂ】本発明に従ったＦＣＯＬパッケージを形成する他のプロセスを示す概略図である。
【図３Ｃ】本発明に従ったＦＣＯＬパッケージを形成する他のプロセスを示す概略図である。
【図３Ｄ】本発明に従ったＦＣＯＬパッケージを形成する他のプロセスを示す概略図である。
【図３Ｅ】本発明に従ったＦＣＯＬパッケージを形成する他のプロセスを示す概略図である。
【図３Ａ１】図３Ａ〜図３Ｅに示されたプロセスで使用されてもよいリードフレームを示す上面図である。
【図３Ｂ１】図３Ａ〜図３Ｅに示されたプロセスで形成される組立品の一部を示す詳細図である。
【図４】バンプ下金属構造を有するダイを示す概略図である。
【図５】バンプ下金属構造およびＲＤＬを有するダイを示す概略図である。
【図１Ａ】
2009514250.tif 000004
【図１Ｂ】
2009514250.tif 000005
【図１Ｃ】
2009514250.tif 000006
【図１Ｄ】
2009514250.tif 000007
【図２Ａ】
2009514250.tif 000008
【図２Ｂ】
2009514250.tif 000009
【図２Ｃ】
2009514250.tif 000010
【図２Ｄ】
2009514250.tif 000011
【図３Ａ】
2009514250.tif 000012
【図３Ｂ】
2009514250.tif 000013
【図３Ｃ】
2009514250.tif 000014
【図３Ｄ】
2009514250.tif 000015
【図３Ｅ】
2009514250.tif 000016
【図３Ａ１】
2009514250.tif 000017
【図３Ｂ１】
2009514250.tif 000018
【図４】
2009514250.tif 000019
【図５】
2009514250.tif 000020
【国際調査報告】
2009514250.tif 000021
2009514250.tif 000022
2009514250.tif 000023
2009514250.tif 000024