(57)【要約】一つ以上のスピン拡散層を有することにより電子スピンをＭＴＪの外に拡散させる磁気トンネル接合または磁気抵抗トンネル接合（ＭＴＪ）、及びスピンバルブのような磁性多層膜構造、または自由層の磁化を反転させるためのスピントランスファートルクによる書き込み電流を小さくしたスピンバルブ構造。【選択図】図４
2009521807.tif 000002
【特許請求の範囲】
【請求項１】
変化させることができる磁化方向を有する強磁性自由層と、
所定方向に沿って固定される磁化方向を有する強磁性ピン止め層と、
前記強磁性自由層と前記強磁性ピン止め層との間に形成される中間層と、
前記強磁性自由層に隣接し、かつ前記強磁性自由層及び前記強磁性ピン止め層、及び前記中間層によって形成される構造の外側に配置されるスピン拡散層と、を備え、スピン拡散層は電子と相互作用して電子スピンを拡散させる、デバイス。
【請求項２】
前記中間層は、前記強磁性自由層と前記強磁性ピン止め層との間に形成される絶縁バリア層であり、前記絶縁バリア層にバイアス電圧が印加された状態で、前記強磁性自由層と前記強磁性ピン止め層との間で電子のトンネル現象を起こす、請求項１記載のデバイス。
【請求項３】
前記中間層は非磁性金属スペーサ層である、請求項１記載のデバイス。
【請求項４】
前記スピン拡散層は、１０２オングストローム未満の短いスピン拡散長を有する材料を含む、請求項１記載のデバイス。
【請求項５】
前記材料は非磁性金属材料を含む、請求項４記載のデバイス。
【請求項６】
前記材料は、Ｐｔ，Ｐｄ，ＰｔＭｎ，Ｐｙ，Ａｕ，Ａｇ，Ｖ，Ｒｄ，Ｔａ，及びＲｕの内の少なくとも一つを含む、請求項５記載のデバイス。
【請求項７】
更に、前記スピン拡散層と前記強磁性自由層との間に形成され、前記スピン拡散層と前記強磁性自由層とを分離する拡散バリア層を備える、請求項１記載のデバイス。
【請求項８】
前記拡散バリア層は非磁性金属材料を含む、請求項７記載のデバイス。
【請求項９】
前記拡散バリア層は、Ｒｕ，Ｉｒ，及びＴａの内の少なくとも一つを含む、請求項８記載のデバイス。
【請求項１０】
更に第２スピン拡散層を備え、前記第２スピン拡散層は電子と相互作用して電子スピンを拡散させ、前記強磁性自由層及び前記強磁性ピン止め層、及び前記中間層は、前記スピン拡散層と前記第２スピン拡散層との間に位置する、請求項１記載のデバイス。
【請求項１１】
更に：
前記スピン拡散層と前記強磁性自由層との間に形成されて、前記スピン拡散層と前記強磁性自由層とを分離する第１拡散バリア層と、
前記強磁性ピン止め層と前記第２スピン拡散層との間に形成されて、前記第２スピン拡散層と前記強磁性ピン止め層とを分離する第２拡散バリア層と、
を備える、請求項１０記載のデバイス。
【請求項１２】
更に：
前記強磁性ピン止め層に隣接して堆積され、かつ磁気的に結合して前記強磁性ピン止め層の磁化方向を固定する反強磁性層を備える、
請求項１記載のデバイス。
【請求項１３】
前記反強磁性層は、電子と相互作用して電子スピンを拡散させるように構成される、請求項１２記載のデバイス。
【請求項１４】
前記反強磁性層は、１０２オングストローム未満の短いスピン拡散長を有する材料を含む、請求項１３記載のデバイス。
【請求項１５】
更に、
第２スピン拡散層を備え、前記第２スピン拡散層は電子と相互作用して電子スピンを拡散させ、前記反強磁性層は、前記強磁性ピン止め層と前記第２スピン拡散層との間に位置する、請求項１２記載のデバイス。
【請求項１６】
更に、前記第２スピン拡散層と前記反強磁性層との間に形成されて、前記第２スピン拡散層と前記反強磁性層とを分離する拡散バリア層を備える、
請求項１５記載のデバイス。
【請求項１７】
更に：
変化させることができる磁化方向を有し、かつ前記スピン拡散層に隣接配置されることにより、前記スピン拡散層が前記強磁性自由層と前記第２強磁性自由層との間に位置するようになる第２強磁性自由層と、
所定方向に沿って固定される磁化方向を有する第２強磁性ピン止め層と、
前記第２強磁性自由層と前記第２強磁性ピン止め層との間に形成される第２中間層と、
を備える、請求項１５記載のデバイス。
【請求項１８】
前記中間層は、前記強磁性自由層と前記強磁性ピン止め層との間に形成される絶縁バリア層であり、前記絶縁バリア層にバイアス電圧が印加された状態で、前記強磁性自由層と前記強磁性ピン止め層との間で電子のトンネル現象を起こすようになり、
前記デバイスは、更に：
前記バイアス電圧を供給して電流が前記強磁性自由層及び前記強磁性ピン止め層、及び前記絶縁バリア層を流れるようにする回路と、
制御機構と、を備え、
前記制御機構は、前記回路を制御することにより、（１）前記電流において、第１パルス振幅及び第１パルス幅を有する少なくとも一つの書き込みパルスを、前記強磁性自由層の磁化方向を変えるときに生成し、（２）前記電流において、第２パルス振幅及び第２パルス幅を有する少なくとも一つの読み出しパルスを、強磁性自由層の磁化方向を変えることなく前記強磁性自由層の磁化方向を読み出すときに生成し、
前記第２パルス幅は前記第１パルス幅よりも短く、前記第２パルス振幅は前記第１パルス振幅よりも小さい、
請求項１５記載のデバイス。
【請求項１９】
基板と、
前記基板の上に形成される複数のセルと、を備え、各セルは磁気トンネル接合（ＭＴＪ）を含み、磁気トンネル接合は、変化させることができる磁化方向を有する強磁性自由層と、所定方向に沿って固定される磁化方向を有する強磁性ピン止め層と、前記強磁性自由層と前記強磁性ピン止め層との間に形成される絶縁バリア層と、を含み、前記ＭＴＪは更に、前記強磁性自由層に隣接し、かつ前記ＭＴＪの外側に配置されて電子と相互作用することにより電子スピンを拡散させるスピン拡散層を含み、
前記基板の上に形成されて前記セルを電気的に制御する回路を備える、
デバイス。
【請求項２０】
各セルは更に、前記スピン拡散層と前記強磁性自由層との間に形成されて前記スピン拡散層と前記強磁性自由層とを分離して拡散を防止する拡散バリア層を含む、請求項１９記載のデバイス。
【請求項２１】
前記拡散バリア層は、Ｒｕ，Ｉｒ，及びＴａの内の少なくとも一つを含む、請求項２０記載のデバイス。
【請求項２２】
前記スピン拡散層は非磁性金属材料を含む、請求項１９記載のデバイス。
【請求項２３】
前記金属材料は、Ｐｔ，Ｐｄ，ＰｔＭｎ，Ｐｙ，Ａｕ，Ａｇ，Ｖ，Ｒｄ，Ｔａ，及びＲｕの内の少なくとも一つを含む、請求項２２記載のデバイス。
【請求項２４】
書き込み電流を磁気トンネル接合（ＭＴＪ）に流して前記ＭＴＪの磁化方向を変え、
読み出し電流を前記ＭＴＪに流して、前記磁化方向を変えることなく、前記磁化方向を読み出し、
前記書き込み電流は、前記磁化方向を変えるために十分な大きさの書き込みパルス振幅及び書き込みパルス幅を有する少なくとも一つの書き込みパルスを含み、
前記読み出し電流は、前記書き込みパルス振幅よりも小さい読み出しパルス振幅、及び前記書き込みパルス幅よりも短い読み出しパルス幅を有する少なくとも一つの読み出しパルスを含む、
方法。
【請求項２５】
前記読み出し電流は、少なくとも一つの第２読み出しパルスを含む、請求項２５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、磁性材料、及び少なくとも一つの強磁性自由層を有する構造に関するものである。
【０００２】
本ＰＣＴ出願は、２００５年１２月２３日出願の「スピントランスファー方式により電流書き込みを行ない、かつスピントランスファートルクによる書き込み電流密度を小さくした磁性素子」と題する米国特許出願第１１／３１８，３３７号の利益を主張するものである。
【背景技術】
【０００３】
種々の磁性材料が多層構造に使用され、多層構造は「自由」層として構成される少なくとも一つの強磁性層を有し、「自由」層の磁化方向は外部磁界または制御電流によって変更することができる。磁気メモリデバイスは、このような多層構造を使用して構成することができ、多層構造では、情報は自由層の磁化方向に基づいて記憶される。
【０００４】
このような多層構造の一例が磁気トンネル接合または磁気抵抗トンネル接合（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ：ＭＪＴ）であり、このトンネル接合は少なくとも３つの層：すなわち２つの強磁性層、及び２つの強磁性層の間のバリア層としての一つの非磁性絶縁体の薄膜層を含む。中間バリア層の絶縁体は導電性を示さないので、２つの強磁性層の間のバリアとして機能する。しかしながら、絶縁体の厚さが十分に薄い、例えば数ナノメートル以下である場合、２つの強磁性層の電子が絶縁体の薄膜層を、２つの強磁性層にバリア層を横切ってバイアス電圧が印加された状態で発生するトンネル効果に起因して「突き抜ける」ことができる。特に、ＭＴＪ構造を流れる電流に対する抵抗は、２つの強磁性層の磁化の相対的な向きによって変わる。２つの強磁性層の磁化が互いに平行である場合、ＭＴＪ構造における抵抗は最小値ＲＰになる。２つの強磁性層の磁化が互いに反平行である場合、ＭＴＪ構造における抵抗は最大値ＲＡＰになる。この現象の大きさは普通、（ＲＡＰ−ＲＰ）／ＲＰとして定義されるトンネル磁気抵抗（ｔｕｎｎｅｌｉｎｇ  ｍａｇｎｅｔｏｒｅｓｉｓｔａｎｃｅ：ＴＭＲ）によって特徴付けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＭＪＴを流れる電流に対する抵抗と、２つの強磁性層の間の相対磁化方向とのＴＭＲ効果における関係を不揮発性磁気メモリデバイスに使用して、情報をＭＴＪ（磁気抵抗トンネル接合）の磁化状態により記憶することができる。ＴＭＲ効果を利用する磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスは、例えば電子ＲＡＭデバイスに替わるデバイスとなる、または電子ＲＡＭデバイスに匹敵するデバイスとなることができる。このようなデバイスでは、一方の強磁性層が固定された磁化方向を有するように構成され、そして他方の強磁性層が「自由」層であり、この自由層の磁化方向は、固定された方向に対して平行になるように、または反対になるように変更することができる。情報は、ＭＴＪのバリアの２つの側での２つの強磁性層の相対的な磁化方向を利用して記憶される。例えば、バイナリービット「１」及び「０」は、ＭＴＪの２つの強磁性層の磁化が平行に配向する状態、及び反平行に配向する状態として記録することができる。ＭＴＪへのビット記録またはビット書き込みは、自由層の磁化方向を切り替えることにより、例えば電流を交差ストライプ状に配置される書き込みラインに供給することにより生成される書き込み磁界によって、スピントランスファー効果に基づいてＭＴＪに電流を流すことによって、または他の手段によって行なうことができる。スピントランスファースイッチング（磁化反転）では、自由層の磁化の向きを変更するために必要な電流は非常に小さくすることができ（例えば、０．１ｍＡ以下）、かつ磁界の切り替えに使用される電流よりもずっと小さくすることができる。従って、ＭＴＪにおけるスピントランスファースイッチングを利用してセルの消費電力を大幅に減らすことができる。
【課題を解決するための手段】
【０００６】
本出願に記載される素子構造及び方法では、自由層をスピントランスファートルクにより磁化反転させるための電流を小さくすることにより、電流を供給するトランジスタの物理寸法を縮小することができるという知見を少なくとも部分的に利用している。トランジスタサイズのこの縮小を利用して、チップ上の単位面積当たりのトランジスタ及びＭＴＪセルの数を増やすことができる。本出願において記載される例は、磁気トンネル接合または磁気抵抗トンネル接合（ＭＴＪ）、及び他の磁性多層膜構造を含み、これらの磁性多層膜構造では、電子のスピンを自由層の外側で、電子の拡散ドリフト現象を利用して操作して、磁性多層膜構造の自由層の磁化方向を反転させる際のスピン依存電流の効率を高める。従って、自由層を磁化反転させる閾値電流は、効率が高くなることによって小さくすることができる。このようなＭＴＪ及び他の磁性多層膜構造は、ＣＭＯＳ処理を利用する高集積ＭＲＡＭチップのような超高集積回路の磁気メモリセルを含む種々のアプリケーションにおいて使用することができる。
【０００７】
一の例では、或る素子が記載され、この素子は、変化させることができる磁化方向を有する強磁性自由層と、所定方向に沿って固定される磁化方向を有する強磁性ピン止め層（pinned layer）と、強磁性自由層と強磁性ピン止め層との間に形成される中間層と、そして強磁性自由層に隣接し、かつ強磁性自由層及び強磁性ピン止め層、及び中間層によって形成される構造の外側に配置されるスピン拡散層と、を含む。スピン拡散層は電子と相互作用して電子スピンを拡散させる。
【０００８】
別の例では、或る素子が記載され、この素子は、基板と、そして基板の上に形成される複数のセルと、を含む。各セルは磁気トンネル接合（ＭＴＪ）を含み、磁気トンネル接合は、変化させることができる磁化方向を有する強磁性自由層と、所定方向に沿って固定される磁化方向を有する強磁性ピン止め層と、そして強磁性自由層と強磁性ピン止め層との間に形成される中間層と、を含む。ＭＴＪは更に、強磁性自由層に隣接し、かつＭＴＪの外側に配置されて電子と相互作用して電子スピンを拡散させるスピン拡散層を含む。この素子は更に、基板の上に形成されてセルを電気的に制御する回路を含む。
【０００９】
更に別の例では、磁気トンネル接合（ＭＴＪ）を動作させる方法が記載される。書き込み電流を磁気トンネル接合（ＭＴＪ）に流してＭＴＪの磁化方向を変える。書き込み電流は、磁化方向を変えるために十分な大きさの書き込みパルス振幅及び書き込みパルス幅を有する少なくとも一つの書き込みパルスを含む。ＭＴＪに対する読み出しを行なうために、読み出し電流を、磁化方向を変えることなく流し、そして読み出し電流は、書き込みパルス振幅よりも小さい読み出しパルス振幅、及び書き込みパルス幅よりも短い読み出しパルス幅を有する少なくとも一つの読み出しパルスを含む。
【００１０】
これらの実施形態、及び他の実施形態、これらの実施形態の変更例及び変形例について更に詳細に、添付の図、詳細な記述、及び請求項において説明する。
【発明を実施するための最良の形態】
【００１１】
本出願に記載される技術は、電流を使用して自由層の磁化方向を、スピントランスファーによる磁化反転を引き起こすことにより反転させる種々の磁性多層膜構造に適用することができる。ＭＴＪはこのような構造の一つの例に過ぎない。強磁性自由層を有するこのような磁性多層膜構造の別の例がスピンバルブ構造であり、スピンバルブは、２つの強磁性層と、そして２つの強磁性層の間のスペーサ層としての非磁性金属薄膜層と、を含むことができる。ＭＴＪと同じように、一方の強磁性層が固定層であり、そして他方の強磁性層が自由層である。スピンバルブの自由層には、ＭＴＪと同様の安定性問題が生じる。以下の例では、ＭＴＪを例として使用して、電子のスピンを自由層の外側で操作する種々の構造の構成、例、及び動作について説明する。
【００１２】
図１は、Ｓｉ基板のような基板１０１の上に形成されるＭＴＪ１００の一つの例を示している。ＭＴＪ１００は、基板１０１上に直接形成される一つ以上のシード層１０２の上に構成される。シード層１０２の上には、反強磁性（ａｎｔｉｆｅｒｒｏｍａｇｎｅｔｉｃ：ＡＦＭ）層１１３がまず形成され、次に第１強磁性層１１１がＡＦＭ層１１３の上に形成される。ポストアニールを施した後、強磁性層１１１の磁化を後の時点でピン止めして、強磁性層１１１に固定磁化を付与する。或る実施形態では、この固定磁化の方向は基板１０１（すなわち、基板表面）に平行とすることができる。第１強磁性層１１１の上には、酸化金属層のような薄い絶縁バリア層１３０が設けられる。ＭＴＪ１００では、第２強磁性層１１２がバリア層１３０の上に直接形成される。更に、少なくとも一つのキャップ層１１４が第２強磁性層１１２の上に形成されてＭＴＪを保護する。
【００１３】
強磁性層１１２の磁化はピン止めされず、かつピン止め層１１１の固定磁化方向と平行に、または反平行になるように、外部制御磁界、またはＭＴＪに対して垂直方向に流れる駆動電流のいずれかを制御することによって自由に変化させることができる。このような理由により、層１１２は自由層（ｆｒｅｅ  ｌａｙｅｒ：ＦＬ）である。磁界動作範囲の磁界によって、または接合に電流動作範囲の電流を流すことによって、自由層１１２の磁化の向きを強制的にピン止め層１１１の固定磁化方向とほぼ平行に、またはほぼ反平行にすることができる。多くの磁場系では、静磁エネルギーが競合して、磁区またはナノ磁石が各強磁性層において完全な平行配向、または完全な反平行配向を示す現象を防止するように作用する。ＭＴＪでは、自由層１１２内のナノ磁石のエネルギー状態に大きな影響を与えることによって、ナノ磁石が強制的に平行配向または反平行配向を示すようになるので、ほぼ平行な配向またはほぼ反平行な配向が実現する。
【００１４】
自由層１１２の磁化方向を反転させるために十分な大きさの閾値電流は、相当程度に半導体またはＣＭＯＳ技術の進歩に適合するように、素子密度がＭＴＪセルの寸法の縮小とともに高くなるのに従って、小さくなってきている。スピントランスファートルクによる書き込み電流密度Ｊｃを約１０６Ａ／ｃｍ２以下にまで小さくすることができているので、現在では、スピントランスファーによる磁化反転を高密度ＭＲＡＭ素子において引き起こすことができるようになっている。スピントランスファートルクによる書き込み電流密度Ｊｃがこのレベルになることによって、１）低消費電力、及び２）飽和電流に比例する小さい（絶縁）トランジスタ寸法が実現する。自由層１１２の磁化方向を変えるために必要な電流は、或るＭＴＪ素子における０．１ｍＡと同じ程度に小さくすることができ、かつ駆動電流によって生成される磁界を利用する方式よりもずっと小さいので、消費電力を大幅に低減することができる。更に、このような電流磁場書き込み型ＭＴＪ素子の集積度の程度はＤＲＡＭとほぼ同じであり、そして；書き込み、及び読み出し時間は、ＳＲＡＭの書き込み、及び読み出し時間とほぼ同程度であると予測される。従って、電流磁場書き込み型ＭＴＪセルを利用する磁気メモリ素子はごく近い将来に、電子ＤＲＡＭ素子、及び電子ＳＲＡＭ素子と広範囲のアプリケーションにおいて競合することができるようになる。
【００１５】
高密度ロジックプロセスを利用する形で実際に適用するために、電流磁場書き込み型ＭＴＪセルを使用するメモリ素子における臨界書き込み電流密度は、１０６Ａ／ｃｍ２よりも約１桁だけ更に小さくする必要がある。形成技術において、ＡｌＯＸアモルファス材料をＭＴＪの絶縁バリア層にこれまで使用してきた状態から、基本ＭＴＪ構造の結晶化ＭｇＯ絶縁バリアを使用する状態に変更することにより、臨界書き込み電流密度を２分の１〜３分の１にして、非常に小さい磁気モーメントを持つＣｏＦｅＢ自由層を使用するＭＴＪにおける約１０６Ａ／ｃｍ２のレベルにまで小さくすることができた。スピントランスファー効率を高めるための絶縁バリア層に対するこの操作は、書き込み電流を約１桁だけ種々のＭＴＪ構造において所望通りに小さくするためには十分ではない。
【００１６】
本方法は、電子スピンの拡散を利用して、ＭＴＪ構造の外側の一つ以上のスピン拡散層を使用することによりスピントランスファー効率を更に高めるように構成される。スピン拡散層は、電子のスピン偏極を拡散によって失わせる材料により作製することができる。実施形態では、スピン拡散層は、例えば１０２オングストロームよりも短いスピン拡散長を有する材料を含むことにより、スピン偏極電子が、これらの電子が示すスピン偏極を、スピン拡散層への入射後直ぐに失うようにする。更に、スピン拡散層は、自由層の減衰定数を小さくすることにより自由層の書き込み速度を速くするように機能することもできる。
【００１７】
図２Ａは、スピン拡散層２０１を自由層２０２の上に設けるＭＴＪセル２００Ａの一例を示している。スピン拡散層２０１は、１０２オングストローム未満の短いスピン拡散長を有する材料により作製することができる。一つの例として、銅は、約２００〜４００オングストロームという長いスピン拡散長を持つものとして知られている。スピン拡散層２０１は、数オングストローム以下（例えば、５オングストローム未満）の短いスピン拡散長を有する非磁性材料を含むことができる。例えば、スピン拡散層２０１は、Ｐｔ（白金），Ｐｄ（パラジウム），ＰｔＭｎ（白金マンガン），Ｐｙ（パーマロイ），Ａｕ（金），Ａｇ（銀），Ｖ（バナジウム），Ｒｄ（ラジウム），Ｔａ（タンタル），Ｒｕ（ルテニウム）、及び他の同様の元素の内の少なくとも一つを含むことができる。スピン拡散層２０１は、これらの領域の内部におけるスピン蓄積の減衰を特徴とするスピンフリップ散乱中心または外側境界となるように機能する。その結果、ＭＴＪを流れるスピン依存電流は自由層の外側の層の中では無くなるので、スピン依存電流のほとんどの部分はＭＴＪ積層体の磁気的に活性な中心部分に閉じ込められる。この構成によって、自由層２０２に加わるスピントランスファートルクが大きくなり、そして臨界書き込み電流密度を小さくすることができる。
【００１８】
図２Ｂは、更に別の第２スピン拡散層２０３をＡＦＭ層１１３とシード層１０２との間に設けた別のＭＴＪセル２００Ｂを示している。スピン拡散層２０３の材料は、自由層２０２の上のスピン拡散層２０１の材料と同様とすることができる。ＭＴＪ構造の両側の２つのスピン拡散層２０１及び２０３が一緒になって機能することにより、スピン依存電流をＭＴＪ構造に閉じ込めて、自由層２０２に加わるスピントランスファートルクを大きくする。
【００１９】
スピン拡散層を自由層またはＡＦＭ層の近傍に設けることにより、スピン拡散層内の原子または他の粒子が隣接する自由層またはＡＦＭ層に拡散し得る。この拡散は層の堆積中に起こり、そして高温下でのアニールプロセスのような、堆積後処理の間には必ず起こる。特に、このような拡散によって、自由層またはＡＦＭ層が汚染されるので、自由層またはＡＦＭ層の磁気特性が劣化する恐れがある。従って、自由層（またはＡＦＭ層）とスピン拡散層との間の相互拡散及び相互混合は望ましくなく、可能な限り最小に抑える必要がある。
【００２０】
上記内容を念頭に置いて、物理拡散バリア層を自由層（またはＡＦＭ層）とスピン拡散層との間に、全ての拡散に対するバリアとして形成して、ＭＴＪ堆積の間の、かつ高温アニール処理を含む堆積後処理の間の自由層と短いスピン拡散長を持つ層との間の相互拡散及び相互混合を低減する、または最小に抑えることができる。拡散バリア層の組成は、自由層（またはＡＦＭ層）及びスピン拡散層に使用される材料に従って選択することができる。いくつかの実施形態では、拡散バリア層は、Ｒｕ（ルテニウム），Ｉｒ（イリジウム），Ｔａ（タンタル），及び他の同様の元素のような非磁性金属材料を含むことができる。
【００２１】
図３Ａ及び３Ｂは、スピン拡散層及び隣接する拡散バリア層を設けたＭＴＪ構造の２つの例を示している。図３Ａでは、ＭＴＪ構造３００Ａは２つのサブ層３１０及び３１２を自由層２０２の上に含む。サブ層３１０は、短いスピン拡散長を持つスピン拡散層であり、そしてサブ層３１２は、サブ層３１０と自由層２０２との間に配置される拡散バリア層である。サブ層３１０は、自由層２０２の一方の側に作用してスピン依存電流を自由層２０２に閉じ込める。図３Ｂでは、ＭＴＪ構造３００Ｂは更に、別のスピン拡散層３２０及び該当する拡散バリア層３２２を、ＭＴＪ構造の他方の側のＡＦＭ層１１３とシード層１０２との間に含む。
【００２２】
図２Ａ及び３Ａに示す例では、スピン拡散層は自由層２０２の上に位置するものとして示される。図２Ｂ及び３Ｂに示す例とは異なり、スピン拡散層はＭＴＪ構造の他方の側には形成されない。しかしながら、ピン止め層１１１の下に配設されるＡＦＭ層１１３は、例えば短いスピン拡散長を持つことによりスピン拡散層として機能することもできる材料により形成することができる。この構造によって、自由層２０２に加わるスピントランスファートルクを、ＭＴＪの下部に別の第２スピン拡散層を必要とすることなく大きくすることができる。
【００２３】
一つ以上のスピン拡散層を有するＭＴＪまたはスピンバルブにおける種々の層に関する種々の例について以下に説明する。
【００２４】
１．自由層
自由層（ｆｒｅｅ  ｌａｙｅｒ：ＦＬ）はＣｏ（コバルト），Ｆｅ（鉄），Ｎｉ（ニッケル），またはこれらの金属の合金であり、これらの金属及び合金は結晶構造を有する、またはボロンによって改質されるアモルファス状態になっている、或いは他のアモルファス形成元素が異なる組成（０〜３０原子％）で添加された状態になっている。自由層の飽和磁化は、アモルファス形成元素の組成を変えることにより、４００〜１５００ｅｍｕ／ｃｍ３の範囲に調整することができる。層厚を制御して、出力信号が許容レベルに維持されるようにすることができる（電流誘起磁化反転を最適化しながら）。
【００２５】
自由層は単一層構造または多層膜構造とすることができる。単一層構造の場合、強磁性材料またはフェリ磁性材料を使用することができる。多層膜構造の個々の層は、強磁性材料またはフェリ磁性材料のいずれかである複数の磁性材料の組み合わせとする、或いは磁性層及び非磁性層の組み合わせ（２つの強磁性層が非磁性スペーサによって分離される構成の複合反強磁性体のような）とすることができる。スペーサ層をこの複合構造に使用することによって更に、拡散停止層が、反強磁性層に使用されるＭｎ元素がバリア層に拡散する可能性を無くすように作用するという利点が得られる。強磁性層は、Ｃｏ，ＣｏＦｅ（５〜４０％），ＣｏＦｅ（５〜４０％）Ｂ（５〜３０％），ＣｏＦｅ（５〜４０％）Ｔａ（５〜３０％），ＮｉＦｅ（〜２０％），ＣｏＰｔ（５〜４０％），ＣｏＰｄ（５〜４０％），ＦｅＰｔ（５〜４０％），Ｃｏ２Ｍｎ（Ａｌ，Ｓｉ），またはＣｏ２（Ｃｒ，Ｆｅ）（Ａｌ，Ｓｉ）とすることができる。フェリ磁性層は、ＣｏＧｄ（１５〜３５％）またはＦｅＧｄ（１０〜４０％）とすることができる。非磁性スペーサは、Ｒｕ，Ｒｅ（レニウム），またはＣｕ（銅）とすることができる。全ての組成が原子パーセントで表記される。
【００２６】
２．ピン層
ピン層（ｐｉｎ  ｌａｙｅｒ：ＰＬ）は、Ｃｏ，Ｆｅ，Ｎｉ，またはこれらの金属の合金により形成することができ、これらの金属及び合金は結晶構造を有する、またはボロンによって改質されたアモルファス状態になっている、或いは他のアモルファス形成元素が異なる組成（０〜３０原子％）で添加された状態になっている。ピン層は、単一層構造または多層膜構造とすることができる。単一層構造の場合、強磁性材料またはフェリ磁性材料を使用することができる。多層膜構造の個々の層は、強磁性材料またはフェリ磁性材料のいずれかである複数の磁性材料の組み合わせとする、或いは磁性層及び非磁性層の組み合わせ（２つの強磁性層が非磁性スペーサによって分離される構成の複合反強磁性体のような）とすることができる。強磁性層は、Ｃｏ，ＣｏＦｅ（５〜４０％），ＣｏＦｅ（５〜４０％）Ｂ（５〜３０％），ＣｏＦｅ（５〜４０％）Ｔａ（５〜３０％），ＮｉＦｅ（約２０％），ＣｏＰｔ（５〜４０％），ＣｏＰｄ（５〜４０％），ＦｅＰｔ（５〜４０％），Ｃｏ２Ｍｎ（Ａｌ，Ｓｉ），またはＣｏ２（Ｃｒ，Ｆｅ）（Ａｌ，Ｓｉ）とすることができる。フェリ磁性層は、ＣｏＧｄ（１５〜３５％）またはＦｅＧｄ（１０〜４０％）とすることができる。非磁性スペーサは、Ｒｕ，Ｒｅ，またはＣｕとすることができる。全ての組成が原子パーセントで表記される。
【００２７】
３．バリア層
トンネルバリア層は、ＡｌＯ（４０〜７０％），ＭｇＯ（３０〜６０％），ＡｌＯ（４０〜７０％）Ｎ（２〜３０％），ＡｌＮ（３０〜６０％），及びＡｌ（Ｚｒ，Ｈｆ，Ｔｉ，Ｔａ）Ｏのいずれかから成る単一層、または上に挙げた膜から成る多層膜構造とすることができ、これらの層または膜は結晶構造を有する、またはアモルファス状態になっている。５オングストローム〜４０オングストロームの範囲の厚さを有するバリア層は、元の金属開始材料を堆積させ、次に堆積膜を自然酸化及び／又はプラズマ酸化を使用して酸化することにより、または元の酸化物開始材料を、トンネル電流がバリアを流れるようにｒｆスパッタリングすることにより処理される。バリアの抵抗−面積の積の範囲は１０〜１００Ω−μｍ２である。バリアと自由層との間だけでなく、バリアとピン止め層との間の界面の構造を最適化して電子の最大スピン偏極率（偏極率＞４０％）だけでなく、最大のトンネル磁気抵抗（ＴＭＲ）値（例えば、ＴＭＲ＞２０％）を実現する。
【００２８】
４．スペーサ層
スピンバルブセルでは、ＭＴＪセルに関して上に説明したバリア層１３０は、非磁性金属スペーサ層によって置き換えられる。スペーサ材料の例として、Ｃｕ，Ａｇ，Ｐｔ，Ｒｕ，Ｒｅ，Ｒｈ，Ｔａ，Ｔｉ（チタン），２つ以上のこれらの金属の組み合わせ、またはこれらの金属の合金を挙げることができる。非磁性スペーサ層は、上に挙げた金属の内の一つ以上の金属により形成することができ、この場合、当該スペーサ層をナノ酸化物（ＮＯＬ）層または電流閉じ込め層を挿入する形で組み合わせる。或る実施形態では、非磁性スペーサは、まず、元の金属開始材料を堆積させ、次に堆積膜を自然酸化及び／又はプラズマ酸化を使用して酸化することにより、または元の酸化物開始材料をｒｆスパッタリングすることにより形成することができる。金属開始材料には、ピン止め層材料または自由層材料と同様の材料を使用することができ、このような材料として、磁性材料ＣｏＦｅ，ＣｏＦｅＢ、及び非磁性材料Ａｌ，Ｔａ，Ｒｕ，及びＴｉを挙げることができる。電流閉じ込め層は、例えばＣｕ／ＣｏＦｅ，ＦｅＳｉ，Ａｌ，Ｔａ，Ｒｕ，またはＴｉ／ＮＯＬ／Ｃｕとすることができる。
【００２９】
図１〜３Ｂに示すＭＴＪセルには「ｂｏｔｔｏｍ  ＭＴＪ（ボトムＭＴＪ）」構造を使用し、この構造では、強磁性ピン止め層１１１がバリア層１３０と基板１０１との間に配置される。別の構成として、自由層２０２はバリア層１３０の下方に、かつ基板１０１の上方に「ｔｏｐ  ＭＴＪ（トップＭＴＪ）」構造において配置することができ、この構造では、スピン拡散層が自由層２０２とシード層１０２との間に配置される。
【００３０】
更に複雑な構造は、上に説明したＭＴＪを基本にして、一つ以上のスピン拡散層を用いて構成することができる。図４は、デュアルＭＴＪ構造（ｄｕａｌ  ＭＴＪ  ｓｔｒｕｃｔｕｒｅ）４００を示し、この構造では、２つのＭＴＪ４１０及び４２０を互いに対して積層し、そして共通のスピン拡散層４０１を共有する。この例では、第１ＭＴＪ４１０は、シード層１０２の上に直接形成されるＡＦＭ（反強磁性）ピンニング層１１３Ａを有し、そしてＭＴＪ４１０の他の層、すなわちピン止め層１１１Ａ、バリア層１３０Ａ、自由層４１１、及びスピン拡散層４０１は、ＡＦＭ層１１３Ａの上に順番に配置される。ＭＴＪ４１０のスピン拡散層４０１は、ＭＴＪ４２０のスピン拡散層でもあり、ＭＴＪ４２０は、自由層４２１、バリア層１３０Ｂ、ピン止め層１１１Ｂ、及びＡＦＭピンニング層１１３Ｂを含み、これらの層は、スピン拡散層４０１の上に順番に配置される。次に、一つ以上のキャップ層１１４をＭＴＪ４２０の上に形成する。更に、２つの拡散バリア層をスピン拡散層４０１の２つの側に形成して、スピン拡散層を２つの自由層４１１及び４２１から分離することができる。更に別のスピン拡散層をＡＦＭ層１１３Ａ及び１１３Ｂの他の側に形成することもできる。
【００３１】
図４に示唆されるように、バリア層１３０Ａ及び１３０Ｂは、スピンバルブを使用する場合にはスペーサ金属層とすることもできる。例えば、トップＭＴＪ４２０は、非磁性金属をバリア層１３０Ｂの替わりにスペーサ層として使用して、図４に示す素子がＭＴＪ及びスピンバルブを積層した構成の素子となるようにすることにより、スピンバルブとして構成することができる。上に説明した複数の例の各例では、ＭＴＪ構造はスピンバルブ構造に置き換えることができ、スピンバルブ構造では、ＭＴＪ内の絶縁バリア層を非磁性金属スペーサ層で置き換える。
【００３２】
一つ以上の自由層を有し、かつスピン拡散層を用いる磁性素子では、スピン拡散層を用いない同様の構成の素子よりも、スピントランスファートルクによる書き込み電流を小さくすることができる。書き込み電流を小さくすることにより、書き込み電流を供給するトランジスタを小さくすることができる。スピン拡散層を設けることによって可能になる消費電力低減、及びトランジスタ寸法縮小の組み合わせは、ＣＭＯＳサイズが個々の磁気セルにおけるスピントランスファートルクによる書き込み電流密度によって決定されるので超高密度ＭＲＡＭ用途にとって非常に魅力的である。スピントランスファートルクによる書き込み電流が小さい磁気セルでは、ＣＭＯＳのサイズを縮小することを特徴としているセレクト用ＣＭＯＳ回路からの駆動電流が更に小さくて済むので、超高密度のＭＲＡＭ素子を実現し易くなる。別の態様では、スピン拡散層を用いる磁性素子を流れるスピントランスファートルクによる書き込み電流を小さくすることにより、高集積磁気セルプロセス（ｍａｇｎｅｔｉｃ  ｃｅｌｌ  ｉｎｔｅｇｒａｔｉｏｎ  ｐｒｏｃｅｓｓ）と高集積ロジックプロセス（ｌｏｇｉｃ  ｉｎｔｅｇｒａｔｉｏｎ  ｐｒｏｃｅｓｓ）との相性が同じ形成技術を利用することで非常に良くなる。磁気セルにおけるスピントランスファートルクによる書き込み電流密度が十分に小さいということがない場合、更なる微細化が進んだリソグラフィ技術が必要になり、このリソグラフィ技術を用いることにより、更に小さいサイズの磁気セルをパターニングによって形成して、古い世代のＣＭＯＳ技術を利用するＣＭＯＳ素子が発生する駆動力を軽減する必要がある。従って、磁気セルに関する高集積プロセス、及びロジック素子に関する高集積プロセスの互いに対する相性が良くなることがない。この相性の悪さは望ましくない、というのは、一部の理由として、製造上の複雑さが増大し、かつ製造コストが増大することが挙げられるからである。スピン拡散層を使用して、磁気セルにおけるスピントランスファートルクによる書き込み電流密度を十分に小さくすることができるので、磁気セル及びＣＭＯＳトランジスタのサイズを、同じ割合で同じリソグラフィ技術を利用して縮小することができる。
【００３３】
更に、磁気セルにおいてスピン拡散層を使用することによって小さくなったスピントランスファートルクによる書き込み電流密度を使用して、磁気セルの抵抗をセレクト用ＣＭＯＳの抵抗と同程度の大きさにすることができる。スピントランスファートルクによる書き込み電流が小さいことによって、セルに加わる動作電圧と、ＭＴＪ積層体の絶縁バリアの固有の破壊電圧とのマージンを大きくすることができ、このマージンによって磁気セルが流すことができる電流の限界値が設定される。このようにマージンが大きいことによって利点が得られ、かつ磁気セル素子の信頼性を高めることができる。
【００３４】
図５は、スピントランスファー方式により電流書き込みを行ない、かつメモリセルアレイ５１０を有するＭＲＡＭ素子５００の一例を示しており、各セル５１０のＭＴＪ５０１は分離／書き込みトランジスタ５２０及びビットライン５３０に接続される。スピントランスファーによる磁化反転は、磁気トンネル接合５０１の磁性層を流れるＤＣ電流がスピン偏極し、そしてＭＴＪの自由層にスピントルクが作用するときに行なわれる。十分に大きいスピントルクが自由層に作用すると、自由層の磁化を２つの反対方向の間で切り替えることができるので、ＭＴＪをＤＣ電流の方向によって変わる平行状態と反平行状態との間で切り替えることができる。分離／書き込みトランジスタ５２０はＭＴＪ５０１を流れるＤＣ電流の方向及び大きさを制御する。この制御は、トランジスタ５２０のゲート、ソース、及びドレインに印加される相対的な電圧を利用して行なうことができる。ＭＴＪ５０１は、本出願において記載されるスピン拡散層を有するセル構造を含む種々の構造として用いることができる。
【００３５】
動作状態では、トランジスタ５２０は書き込み電流及び読み出し電流の両方を供給し、書き込み電流によってデータを、ＭＴＪ５０１の自由層の磁化状態を変えることにより書き込み、そして読み出し電流によってデータを、ＭＴＪ５０１の自由層の磁化状態を変えることなく読み出す。特に、書き込み電流及び読み出し電流はともに、ＭＴＪ５０１を、これらの層に直交する方向に流れるように向きが決定され、そしてこれらの電流の相対的な大きさだけが異なる。従って、読み出し電流によって、自由層の磁化が不所望に変わってしまう可能性がある。この現象が、読み出し電流による誤った書き換えの発生（ｒｅａｄ−ｄｉｓｔｕｒｂ  ｅｆｆｅｃｔ）であり、望ましくない。
【００３６】
１０ｎｓよりも長い幅のパルスで読み出しを行なっている間に、ビットを反対の値に間違って反転させてしまう確率は、次式により表わされる累積確率分布により与えられる：
【数１】
2009521807.tif 000003
上の式では、ｔｐは電流パルスの時間であり、Δは磁気ビットの温度因子ＫｕＶ／ＫＢＴであり、Ｉはパルスの電流であり、そしてＩｃ０はｔ０での臨界電流である。図６Ａは、３ｎｓのパルス幅において臨界電流Ｉｃ０が１０ｎｓのパルス幅における場合よりも２０％増加すると推定される１０ｎｓ及び３ｎｓのパルス幅を持つ電流パルスを使用する場合、温度因子ＫｕＶ／ＫＢＴが８５のサンプルに関する累積確率分布を示している。Ｉｃ０はこの場合、長いパルス幅からの外挿によって定義される。反転の確率分布関数は、Ｔｕｌａｐｕｒｋａｒによる論文（Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ８５  ５３５８  （２００４）に掲載されたＡ．  Ａ．Ｔｕｌａｐｕｒｋａｒ，  Ｔ  Ｄｅｖｏｌｄｅｒ，  Ｋ．  Ｙａｇａｍｉ，  Ｐ．  Ｃｒｏｚａｔ，  Ｃ．  Ｃｈａｐｐｅｒｔ，  Ａ．  Ｆｕｋｕｓｈｉｍａ、及びＹ．  Ｓｕｚｕｋｉによる論文）に記載されているように、２００ｐｓ〜１０ｎｓの範囲のパルス幅に関しては変化しないと推定される。破線はサンプルが１０ｎｓの幅のパルスで反転する確率を表わし、Ｉ／Ｉｃ０＝１での１を上限とする。実線は、サンプルが３ｎｓの幅のパルスで反転する確率を表わし、Ｉ／Ｉｃ０＝１．２での１を上限とする。細い縦線がこれらの確率曲線と交差する箇所は、読み出しパルスを１０ｎｓから３ｎｓに変えることにより、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生する確率が低くなることを示している。
【００３７】
パルスが１０ｎｓよりも短いパルス幅を持つ場合、スピントランスファートルクによる書き込み臨界電流は普通、主として熱活性化で決まるということはない。この条件では、スピントランスファートルクによる書き込み臨界電流は、或る電流パルス振幅が与えられる場合に、パルス幅の逆数に比例して大きくなる。従って、図６Ｂに示すように、パルス幅時間が短くなると、自由層の磁化を反転させるための書き込み電流の振幅を非常に大きくする必要がある。従って、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生する確率は、読み出しパルスの幅を、書き込みに使用される１０ｎｓのパルス幅から、それよりも短い３ｎｓのパルス幅に変更することにより低くすることができる。書き込み臨界電流が大きくなるということは、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生する確率が数桁小さくなることを意味する。従って、電流パルスの電流振幅を読み出し電流と書き込み電流との間で制御する他に、読み出し電流のパルス幅を書き込み電流のパルス幅よりも短くなるように設定することができる。読み出し電流及び書き込み電流がこのように非対称に設定される場合、読み出し電流のパルス振幅及びパルス幅を、書き込み電流のパルス振幅及びパルス幅よりも小さくして、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生することによるエラーレートを大幅に低減することができるので、高密度メモリアレイ、例えばメガビット及びギガビット規模のメモリアレイのマージンを大きくすることができる。１０ｎｓ及び３ｎｓのパルス幅をここでは一例として使用しており、そして実際のパルス幅はＭＴＪ構造の特定の特性に従って選択することができる。
【００３８】
図７Ａ及び７Ｂは、上述の非対称読み出し及び書き込みパルス設定を利用して、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生する確率を低くする読み出し及び書き込み方式の２つの例を示している。長い書き込みパルスを使用してビットを反転させるとともに、それよりもずっと短い読み出しパルスを用いて、ビットを反転させてしまう確率をずっと低くする。複数の読み出しパルスを使用する方式では、メモリセルのアクセス時間を、読み出し電流及び書き込み電流のパルス幅を設定する際に考慮に入れる必要がある。読み出し回路は固有のＲＣ時定数を持っているので、読み出しパルス時間は、これらの時間が許容できるように十分に長くする必要がある。更に、強磁性自由記録層における緩和時間よりも長い時間で分離される複数の読み出しパルスを使用して素子に対する読み出しを、ビットを誤って書き換えることなく行なうことができる。図７Ｂは、１０ｎｓのパルス幅の単一の書き込みパルスの後に、一連の短い低電圧（及び電流）読み出しパルスが続く様子を示している。これらの読み出しパルスを緩和時間と同程度の長さの時間で分離することにより、磁化状態を次のパルスの前に平衡状態に近付けることができる。このように、複数のパルスによってビットが誤って書き換えられることがない。
【００３９】
図５の素子５００のＭＴＪ５０１に一つ以上のスピン拡散層を設けて書き込み電流密度を小さくする場合、この構成によって、読み出し電流と、ビット書き込みを行なうためのスピントランスファートルクによる書き込み電流に対応する書き込み電流とのマージンを小さくすることができる。これにより、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生する確率が高くなる恐れがある。上述の非対称パルス読み出し／書き込み方式を使用することにより、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生する確率を低くし、そしてスピントランスファートルクによる書き込み電流が小さくなることによるプロセスマージンの減少を補うことができる。
【００４０】
幾つかの例についてのみ開示してきた。この技術分野の当業者であれば、変更、変形、及び機能向上を記載の例に加え得ることが容易に理解できるであろう。
【図面の簡単な説明】
【００４１】
【図１】スピン拡散層を含まないＭＴＪセル構造の一例を示す。
【図２】図Ａ及びＢは、一つ以上のスピン拡散層を設けることによりスピントランスファートルクによる書き込み電流を小さくするＭＴＪ及びスピンバルブの例を示す。
【図３】図Ａ及びＢは、一つ以上のスピン拡散層を設けることによりスピントランスファートルクによる書き込み電流を小さくするＭＴＪ及びスピンバルブの例を示す。
【図４】一つ以上のスピン拡散層を設けることによりスピントランスファートルクによる書き込み電流を小さくするＭＴＪ及びスピンバルブの例を示す。
【図５】図１〜４に示す構造の内の一つの構造を利用するＭＴＪセルを搭載したメモリアレイ素子の一例を示す。
【図６】図Ａは、反転確率を、２つの異なるパルス幅を持つパルス電流に関して、スピントランスファートルクによる磁化反転を利用したＭＴＪに印加される正規化電流の関数として示し、図Ｂは、正規化電流の振幅を、ＭＴＪを磁化反転させる電流のパルス幅の関数として示す。
【図７】図Ａ及びＢは、読み出し電流による誤った書き換え（ｒｅａｄ−ｄｉｓｔｕｒｂ）が発生する確率を低くしたＭＴＪを磁化反転させる非対称の読み出し電流及び書き込み電流の２つの実施形態を示す。
【図１】
2009521807.tif 000004
【図２】
2009521807.tif 000005
【図３】
2009521807.tif 000006
【図４】
2009521807.tif 000007
【図５】
2009521807.tif 000008
【図６】
2009521807.tif 000009
【図７】
2009521807.tif 000010