(57)【要約】アクティブマトリクスディスプレイ装置は表示画素の配列を有する。夫々の画素は、電流によって駆動される発光表示素子（２）と、表示素子に電流を流す駆動トランジスタ（２２）と、駆動トランジスタ（２２）をアドレス指定するために使用される電圧を蓄える蓄積コンデンサ（３０）とを有する。放電トランジスタ（３６）は、蓄積コンデンサ（３０）を放電して、表示素子（２）の光出力に依存して駆動トランジスタ（２２）をオフに切り替える。蓄積コンデンサ（３０）は、駆動トランジスタ（２２）の閾値電圧の関数である電圧を蓄えるよう構成される。このように、２段階補償が駆動トランジスタの閾値電圧のばらつきに施される。１つは電流サンプリングアプローチを用い、もうひとつは光フィードバックを用いる。これによりディスプレイの耐用期間は延長され得る。
2009514004.tif 000002
【特許請求の範囲】
【請求項１】
表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、
夫々の画素は：
電流によって駆動される発光表示素子；
前記表示素子に電流を流す駆動トランジスタ；
前記駆動トランジスタをアドレス指定するために使用される電圧を蓄える蓄積コンデンサ；
前記蓄積コンデンサを放電して、前記駆動トランジスタをオフに切り替える放電トランジスタ；
前記表示素子の光出力に依存して前記放電トランジスタへ印加されるゲート電圧を変化させることによって前記放電トランジスタの動作のタイミングを制御する光依存性デバイス；及び
前記駆動トランジスタに所定の電流を流す電流源トランジスタ；
を有し、
前記蓄積コンデンサは、派生した駆動トランジスタのゲート−ソース間電圧を蓄えるよう構成され、
前記ゲート−ソース間電圧は前記駆動トランジスタの閾値電圧の関数である装置。
【請求項２】
夫々の画素は、前記駆動トランジスタのソースとバイパスラインとの間に接続されるバイパストランジスタを更に有する、請求項１記載の装置。
【請求項３】
前記バイパストランジスタは、前記駆動トランジスタをアドレス指定するために使用される電圧を前記蓄積コンデンサに蓄える間に、実質的に一定な電流を前記駆動トランジスタに流すよう構成される、請求項２記載の装置。
【請求項４】
前記蓄積コンデンサは、前記駆動トランジスタのゲートとソースとの間に接続される、請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
前記光依存性デバイスは、オフ状態からオン状態への前記放電トランジスタのスイッチングのタイミングを制御する、請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
前記光依存性デバイスは放電フォトダイオードを有する、請求項１乃至５のうちいずれか一項記載の装置。
【請求項７】
放電コンデンサは、前記放電トランジスタのゲートと定電圧ラインとの間に設けられ、
前記光依存性デバイスは、前記放電コンデンサを充電又は放電するために用いられる、請求項１乃至６のうちいずれか一項記載の装置。
【請求項８】
夫々の画素は、データ信号ラインと前記画素への入力との間に接続されるアドレストランジスタを更に有する、請求項１乃至７のうちいずれか一項記載の装置。
【請求項９】
前記駆動トランジスタは、電力供給ラインと前記表示素子との間に接続される、請求項１乃至８のうちいずれか一項記載の装置。
【請求項１０】
夫々の画素は、充電ラインと前記駆動トランジスタのゲートとの間に接続される充電トランジスタを更に有する、請求１乃至９のうちいずれか一項記載の装置。
【請求項１１】
夫々の画素のトランジスタはアモルファスシリコンｎ形トランジスタを有する、請求項１乃至１０のうちいずれか一項記載の装置。
【請求項１２】
前記電流によって駆動される発光表示素子は電界発光表示素子を有する、請求項１乃至１１のうちいずれか一項記載の装置。
【請求項１３】
駆動トランジスタ及び電流によって駆動される発光表示素子を夫々有する表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
前記画素の夫々のアドレス指定のために：
前記画素の入力へ駆動電圧を印加するステップ；
前記駆動電圧から得られる電圧を放電コンデンサに蓄えるステップ；
前記駆動トランジスタに所定の電流を流すために電流源回路を用い、派生したゲート−ソース間電圧を蓄積コンデンサに蓄えるステップ；
前記蓄積コンデンサにある電圧により前記表示素子に電流を流すために前記駆動トランジスタを用いるステップ；
前記表示素子の光出力によって照射される光依存性デバイスを通って、前記放電コンデンサを充電又は放電する電荷フローにより放電トランジスタを切り替えるステップ；及び
前記放電トランジスタにより前記蓄積コンデンサを放電して、前記駆動トランジスタをオフするステップ；
を有する方法。
【請求項１４】
前記駆動トランジスタに所定の電流を流すために電流源回路を用いるステップは、前記駆動トランジスタへ接続するバイパストランジスタに電流を流すステップを含み、
前記駆動トランジスタのソース又はドレイン端子で派生した電圧は、前記表示素子をオフさせる、請求項１３記載の方法。
【請求項１５】
前記所定の電流は、前記表示素子に流される電流に対応する、請求項１３又は１４記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクスディスプレイ装置、具体的には、それだけではないが、夫々の画素に結合された薄膜スイッチングトランジスタを有するアクティブマトリクス電界発光ディスプレイ装置に関する。
【背景技術】
【０００２】
電界発光表示素子を用いるマトリクスディスプレイ装置が良く知られる。その表示素子は、例えばポリマー材料を用いる有機薄膜電界発光素子、又は従来のIII−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有しうる。有機電界発光物質、特にポリマー材料における最近の発展は、特にビデオディスプレイ装置に使用されるべきそれらの能力を実証している。通常、これらの物質は、一対の電極の間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の1つは透明であり、他は空孔又は電子を高分子層に入れるのに適した物質から成る。
【０００３】
ポリマー材料は、ＣＶＤ処理、又は、簡単に、水溶性共役高分子の溶液を用いるスピンコーティング技術によって製造可能である。また、インクジェット印刷が使用されても良い。有機電界発光物質は、それらが表示機能及びスイッチング機能の両方を提供する能力を有するように、ダイオードのようなＩ−Ｖ特性を示すよう配置され得、従って、パッシブ型ディスプレイにおいて使用され得る。代替的には、これらの物質は、表示素子と、表示素子を流れる電流を制御するスイッチングデバイスとを夫々が有する画素を有するアクティブマトリクスディスプレイ装置に使用され得る。
【０００４】
このような形式のディスプレイ装置は、電流によってアドレス指定される表示素子を有する。従って、従来のアナログ駆動方式は表示素子へ制御可能な電流を供給する。画素構造の一部として電流源トランジスタを設けることが知られる。この電流源トランジスタへ供給されるゲート電圧は、表示素子を流れる電流を決める。蓄積コンデンサは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、アクティブマトリクスアドレス指定型電界発光ディスプレイ装置を示す。ディスプレイ装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。画素は、ブロック１によって表わされ、関連するスイッチング手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の１又はそれ以上のアクティブ層がその間に挟まれた一対の電極を有する有機発光ダイオードを有する。配列の表示素子は、関連するアクティブマトリクス回路と共に、絶縁支持材の一方の側に載せられている。表示素子の陰極又は陽極のいずれか一方は、透明な導電物質から形成される。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電物質から成っても良い。従って、電界発光層より発せられる光は、支持材の他の側において観測者に対して可視的であるように、これらの電極及び支持材を介して伝達される。通常、有機電界発光物質層の厚さは１００ナノメートル（ｎｍ）から２００ｎｍの間である。素子２に使用され得る適切な有機電界発光物質の典型的な例は知られており、ＥＰ−Ａ−０７１７４４６（特許文献１）に記載されている。ＷＯ９６／３６９５９（特許文献２）に記載される共役ポリマー材料も使用され得る。
【０００７】
図２は、電圧によるアドレス指定動作を提供する最も基本的な既知の画素及び駆動回路配置を簡単な回路図形式で示す。夫々の画素１は、ＥＬ表示素子２と及び関連するドライバ回路を有する。ドライバ回路は、行導電体４上の行アドレスパルスによりオンされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンされると、列導電体６上の電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２及び蓄積コンデンサ２４を有する。列電圧は駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積コンデンサ２４によってこの電圧に保たれる。
【０００８】
この回路内の駆動トランジスタ２２はｐ形ＴＦＴとして実施される。従って、蓄積コンデンサ２４はゲート−ソース間電圧を一定に保つ。これにより、トランジスタ２２を流れるソース−ドレイン間電流は一定となる。従って、トランジスタ２２は画素の所望の電流源動作を提供する。
【０００９】
上記基本的な画素回路では、ポリシリコンに基づく回路に関して、トランジスタのチャネルにおけるポリシリコン粒子の統計的分布に起因してトランジスタの閾値電圧にばらつきが存在する。しかし、ポリシリコントランジスタは、電流及び電圧ストレスの下で極めて安定しているので、閾値電圧は実質的に一定のままである。
【００１０】
閾値電圧のばらつきは、少なくとも基板上の短い範囲にわたって、アモルファスシリコントランジスタでは小さいが、閾値電圧は電圧ストレスに対して極めて敏感である。駆動トランジスタに必要とされる閾値を超える高電圧の印加は、閾値電圧において大きな変化を引き起こす。この変化は、表示される画像の情報コンテンツに依存する。従って、常にオンであるアモルファスシリコントランジスタの閾値電圧では、そうではないトランジスタに比べて大きな差異が存在しうる。この差異エージングは、アモルファスシリコントランジスタにより駆動されるＬＥＤディスプレイでは深刻な問題である。
【００１１】
トランジスタ特性のばらつきに加えて、ＬＥＤ自体の差異エージングも存在する。これは、電流ストレス後に発光物質の効率が下がることに起因する。ほとんどの場合において、ＬＥＤを流れる電流及び電荷が多くなればなるほど、効率はますます低くなる。
【００１２】
（電圧によってアドレス指定される画素よりもむしろ）電流によってアドレス指定される画素は、基板全体に亘ってトランジスタのばらつきの影響を低減又は除去することができることが知られている。例えば、電流によってアドレス指定される画素は、所望の画素駆動電流が流されるサンプリングトランジスタのゲート−ソース間電圧をサンプリングするために電流ミラーを使用することができる。サンプリングされたゲート−ソース間電圧は、駆動トランジスタをアドレス指定するために使用される。これは、サンプリングトランジスタ及び駆動トランジスタが基板上で互いに隣接し、より正確に互いに整合することができるので、装置の均一性の問題を部分的に軽減する。他の電流サンプリング回路は、たとえ更なるトランジスタ及びアドレスラインが必要とされるとしても、トランジスタの整合が必要とされないように、サンプリング及び駆動のために同じトランジスタを使用する。
【００１３】
ＬＥＤ材料のエージングを補償する電圧アドレス指定型の画素回路も提案されている。例えば、様々な画素回路が提案されており、そのような回路において、画素は光検知素子を有する。この素子は、表示素子の光出力に応答し、アドレス指定期間の間にディスプレイの積分された光出力を制御するように、光出力に応答して蓄積コンデンサに蓄えられた電荷を放出するよう動作する。
【００１４】
図３は、この目的のための画素配置の一例を示す。図３の画素回路では、フォトダイオード２７が、コンデンサ２４に蓄えられたゲート電圧を放電する。ＥＬ表示素子２は、駆動トランジスタ２２のゲート電圧が閾値電圧に達するともはや発光せず、そのとき、蓄積コンデンサ２４は放電を停止する。電荷がフォトダイオード２７から放出される割合は、表示素子出力の関数であるから、フォトダイオード２７は光検知フィードバックデバイスとして機能する。明らかなように、積分された光出力は、フォトダイオード２７の影響を考慮に入れて、以下の式：
ＬＴ＝ＣＳ（Ｖ（０）−ＶＴ）／ηＰＤ          ［１］
によって与えられる。
【００１５】
この式において、ηＰＤはフォトダイオードの効率であり、ディスプレイ装置全体に亘って極めて均一である。ＣＳは蓄積容量であり、Ｖ（０）は駆動トランジスタの最初のゲート−ソース間電圧であり、ＶＴは駆動トランジスタの閾値電圧である。従って、光出力は、ＥＬ表示素子の効率とは無関係であって、エージング補償を提供する。しかし、ＶＴはディスプレイ全体に亘って変化するので、ディスプレイは不均一性を示すことがある。
【００１６】
１つの更なる課題は、ゲート−ソース間電圧を保持するコンデンサが放電されると、表示素子の駆動電流が徐々に低下する点である。従って、輝度は次第に小さくなる。このことは、より低い平均光度をもたらす。
【００１７】
これらの課題は、駆動トランジスタが表示素子から一定の光出力を提供するよう制御される変形例において対処されてきた。ＷＯ０４／０８４１６８（特許文献３）を参照されたし。エージング補償のための光フィードバックは、放電トランジスタの動作（特にターンオン）のタイミングを変更するために使用される。このとき、放電トランジスタは、速やかに駆動トランジスタをオフするよう動作する。これは、“スナップオフ（snap-off）”光フィードバックシステムと見なされ得る。放電トランジスタの動作のタイミングは、また、画素へ印加されるべきデータ電圧に依存しうる。このように、平均光出力は、光出力に応答してもっとゆっくりと駆動トランジスタをオフする方式よりも高くなる。その結果、表示素子は、より効率的に動作することができる。
【００１８】
更に、駆動トランジスタの閾値電圧における如何なるドリフトも、表示素子の（一定）輝度の変化として現れうる。結果として、光フィードバック回路は、また、ＬＥＤのエージング及び駆動トランジスタの閾値電圧のばらつきの両方に起因する出力輝度の変動を補償することができる。
【特許文献１】ＥＰ−Ａ−０７１７４４６
【特許文献２】ＷＯ９６／３６９５９
【特許文献３】ＷＯ０４／０８４１６８
【特許文献４】ＷＯ２００５／０２２４９８
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、このような“スナップオフ”光フィードバック画素に関する。この画素は、表示素子のエージングの適切な補償を提供するとともに、基板全体にわたる駆動トランジスタ閾値電圧のばらつきを補償することができる。しかし、特に、アモルファスシリコントランジスタの、電圧によって引き起こされる閾値のばらつきは、光フィードバックシステムがある限界値までの閾値電圧のばらつきしか許容しない場合に、依然としてディスプレイの耐用期間を制限する。閾値電圧のばらつきのこのような限界値を超えて、画素回路は、所望の輝度出力に達するよう、駆動期間全体にわたって表示素子へ十分な電流を供給することはできない。
【００２０】
より良い閾値電圧補償を提供したいという要望が認識されており、ＷＯ２００５／０２２４９８（特許文献４）は、光フィードバックを備え、且つ、画素駆動信号の外部からの変更を用いた閾値電圧のばらつきの更なる補償を伴う配置を開示する。しかし、外部からの画素データ変更を必要とするために駆動方式を複雑にすることなく、駆動トランジスタの閾値電圧のばらつきに対する回路の許容範囲を広げる必要性が依然として存在する。
【課題を解決するための手段】
【００２１】
本発明に従って、表示画素の配列を有するアクティブマトリクスディスプレイ装置であって、
夫々の画素は：
電流によって駆動される発光表示素子；
前記表示素子に電流を流す駆動トランジスタ；
前記駆動トランジスタをアドレス指定するために使用される電圧を蓄える蓄積コンデンサ；
前記蓄積コンデンサを放電して、前記駆動トランジスタをオフに切り替える放電トランジスタ；
前記表示素子の光出力に依存して前記放電トランジスタへ印加されるゲート電圧を変化させることによって前記放電トランジスタの動作のタイミングを制御する光依存性デバイス；及び
前記駆動トランジスタに所定の電流を流す電流源トランジスタ；
を有し、
前記蓄積コンデンサは、派生した駆動トランジスタのゲート−ソース間電圧を蓄えるよう構成され、
前記ゲート−ソース間電圧は前記駆動トランジスタの閾値電圧の関数である装置が提供される。
【００２２】
この配置で、駆動トランジスタは、表示素子から一定の光出力を供給するよう制御され得る。この一定の光出力は、駆動トランジスタの閾値電圧を考慮し、それによって、閾値電圧のばらつきの補償を提供する。特に表示素子のエージング補償のための光フィードバックは、放電トランジスタの動作（特にターンオン）のタイミングを変更するために使用される。このとき、放電トランジスタは、速やかに駆動トランジスタをオフするよう動作する。このタイミングは、また、画素へ印加されるデータ電圧に依存する。このように、平均光出力は、光出力に応答してもっとゆっくりと駆動トランジスタをオフする方式よりも高くなりうる。その結果、表示素子は、より効率的に動作することができる。
【００２３】
駆動トランジスタの閾値電圧における如何なる誤差（inaccuracy）も、表示素子の（一定）輝度の変化として現れうる。結果として、本発明の光フィードバック回路は、ＬＥＤのエージング及び駆動トランジスタの閾値電圧のばらつきの両方に起因する出力輝度の変動を補償する。この２段階閾値電圧補償は、光フィードバック機能が、より長い時間閾値電圧のばらつきを補償する際に有効なままであることを可能にし、画素回路を用いるディスプレイの耐用期間を延ばす。
【００２４】
なお、２段階補償は、データ駆動電圧への変更を必要とすることなく、画素内で全体に提供される。これにより、駆動回路は簡単になる。
【００２５】
望ましくは、夫々の画素は、前記駆動トランジスタのソースとバイパスラインとの間に接続されるバイパストランジスタを更に有する。これは、駆動トランジスタに既知の電流を流す電流源回路として使用され、それによって、蓄積コンデンサが、駆動トランジスタの閾値電圧の関数である電圧を蓄えることを可能にする。
【００２６】
前記光依存性デバイスは光検出ＴＦＴを有しても良い。これは、放電トランジスタのゲートと定電圧ラインとの間に設けられる放電コンデンサを充電又は放電するために使用され得る。コンデンサが十分な電荷を有する場合は（この電荷はもともと有していたものよりも大きくても、あるいは、小さくても良い。）、放電トランジスタはオンする。このように、光依存性デバイスは、放電コンデンサを放電又は充電するために用いられる。
【００２７】
夫々の画素は、データ信号ラインと前記画素への入力との間に接続されるアドレストランジスタを更に有することできる。データ信号ライン上のデータ信号は、放電トランジスタのゲートへアドレストランジスタによって供給され得る。放電トランジスタは、放電コンデンサがデータ電圧に依存する量だけ充電又は放電をされるまで放電トランジスタがオフされているようなその使用においてバイアスをかけられる。
【００２８】
望ましくは、夫々の画素は、充電ラインと前記駆動トランジスタのゲートとの間に接続される充電トランジスタを更に有する。これは、駆動トランジスタの完全なオン状態に対応する電圧へ蓄積コンデンサを充電するために使用され、共通陰極ディスプレイ構造を有してｎ形駆動トランジスタに必要とされる。
【００２９】
画素回路は、アモルファスシリコンｎ形トランジスタ又はポリシリコンｎ形及びｐ形トランジスタを用いて実施され得る。ポリシリコントランジスタは、全てｐ形、全てｎ形、あるいは、ｎ形及びｐ形デバイスの混合であっても良い。
【００３０】
本発明は、また、駆動トランジスタ及び電流によって駆動される発光表示素子を夫々有する表示画素の配列を有するアクティブマトリクスディスプレイ装置を駆動する方法であって、
前記画素の夫々のアドレス指定のために：
前記画素の入力へ駆動電圧を印加するステップ；
前記駆動電圧から得られる電圧を放電コンデンサに蓄えるステップ；
前記駆動トランジスタに所定の電流を流すために電流源回路を用い、派生したゲート−ソース間電圧を蓄積コンデンサに蓄えるステップ；
前記蓄積コンデンサにある電圧により前記表示素子に電流を流すために前記駆動トランジスタを用いるステップ；
前記表示素子の光出力によって照射される光依存性デバイスを通って、前記放電コンデンサを充電又は放電する電荷フローにより放電トランジスタを切り替えるステップ；及び
前記放電トランジスタにより前記蓄積コンデンサを放電して、前記駆動トランジスタをオフするステップ；
を有する方法を提供する。
【発明を実施するための最良の形態】
【００３１】
以下、本発明について、一例として添付の図面を参照して説明する。
【００３２】
添付の図面は図示的に表されているにすぎず、実寸で描かれているわけではないことに留意すべきである。これらの図面に含まれる部分の相対的な寸法及び比率は、図面中の明確性及び簡単化のために、拡大縮小されている。
【００３３】
図４は、ＷＯ０４／０８４１６８で開示される“スナップオフ（snap-off）”画素方式の例を示す。
【００３４】
同じ参照番号は、図２及び３と同じ構成要素を表示するために使用される。画素回路は、図１に示されるようなディスプレイでの使用を目的とする。図４の回路は、アモルファスシリコンｎ形トランジスタを用いた実施に適している。
【００３５】
駆動トランジスタ２２のゲート−ソース間電圧は、やはり、蓄積コンデンサ３０で保持される。このコンデンサは、充電トランジスタ３４（Ｔ２）を用いて、充電ライン３２からの一定電圧へと充電される。その結果、駆動トランジスタ２２は、表示素子が照射されるべき場合に、画素へのデータ入力とは無関係である一定レベルへと駆動される。輝度は、デューティーサイクルを変化させることによって、具体的には、駆動トランジスタ２２がオフされる時間を変化させることによって制御される。
【００３６】
駆動トランジスタ２２は、蓄積コンデンサ３０を放電する放電トランジスタ３６を用いてオフされる。放電トランジスタ３６がオンされると、コンデンサ３０は速やかに放電され、駆動トランジスタ２２はオフされる。
【００３７】
放電トランジスタ３６は、ゲート電圧が十分な電圧に達する場合にオンされる。（フォトダイオードとして図示される）フォトセンサ３８は表示素子２によって照射され、表示素子２の光出力に依存する光電流を発生させる。この光電流は放電コンデンサ４０を充電し、ある時点において、コンデンサ４０の両端の電圧は放電トランジスタ３６の閾値電圧に達し、それによって、放電トランジスタ３６をオンに切り替える。この時間は、コンデンサ４０に元々蓄えられていた電荷及び光電流に依存する。言い換えると、これは表示素子の光出力に依存する。
【００３８】
従って、データライン６上の画素へ供給されるデータ信号は、アドレストランジスタ１６（Ｔ１）によって供給され、放電コンデンサ４０に蓄えられる。低い輝度は、（少量の付加的な電荷しかトランジスタ３６がオフするのに必要とされないように）高データ信号によって現れ、高い輝度は、（大量の付加的な電荷がトランジスタ３６がオフするのに必要とされるように）低データ信号によって現れる。
【００３９】
従って、この回路は、表示素子のエージングを補償するための光フィードバックを有し、また、駆動トランジスタ２２の閾値補償を有する。これは、駆動トランジスタ２２の特性のばらつきが、また、表示素子出力の差異をもたらしうるためである。そして、このような差異も、やはり、光フィードバックによって補償される。トランジスタ３６に関し、閾値に対するゲート電圧は、閾値電圧のばらつきが尚更著しくないように、非常に小さく保たれる。
【００４０】
図４に示されるように、夫々の画素は、また、駆動トランジスタ２２のソースとバイパスライン４４との間に接続されたバイパストランジスタ４２（Ｔ３）を有する。このバイパスライン４４は、全ての画素に共通であっても良い。バイパストランジスタ４２は、蓄積コンデンサ３０が充電されている最中である場合に駆動トランジスタ２２のソースでの一定電圧を確かにするために使用される。その結果、バイパストランジスタ４２は、電流フローの関数である表示素子での電圧降下に対するソース電圧の依存性を除く。従って、一定のゲート−ソース間電圧が蓄積コンデンサ３０に蓄えられ、表示素子は、データ電圧が画素に蓄えられている場合はオフされる。
【００４１】
図５は、図４の回路の動作に関するタイミング図を示し、更に詳細に回路動作を説明するために使用される。
【００４２】
電力供給ラインは、それへ印加されるスイッチ電圧を有する。プロット５０はこの電圧を示す。画素へのデータの書き込み中に、電力供給ライン２６は、駆動トランジスタ２２がオフされるように、ローに切り替えられる。このことは、バイパストランジスタ４２が適切な接地基準を提供することを可能にする。
【００４３】
３つのトランジスタＴ１、Ｔ２、Ｔ３に対する制御ラインは共通に接続されており、３つのトランジスタは、電力供給ラインがローである場合に、全てオンされる。この共通の制御ライン信号はプロット５２として示されている。
【００４４】
Ｔ１をオンすることは、放電コンデンサ４０をデータ電圧へと充電する効果を有する。Ｔ２をオンすることは、蓄積コンデンサ３０を充電ライン３２からの一定充電電圧へと充電する効果を有する。Ｔ３をオンすることは、表示素子２をバイパスし、駆動トランジスタ２２のソース電圧を固定する効果を有する。プロット５４で示されるように、データ（斜線領域）は、この時間の間は画素へ印加される。
【００４５】
電力ラインのスイッチングの必要性を回避するために、図６に示される配置が使用され得る。
【００４６】
同じ参照番号は同じ構成要素に使用され、回路は、先と同じく、ｎ形トランジスタしか有さずに実施されるよう示されており、従って、アモルファスシリコントランジスタを用いる実施に適している。この回路では、電力供給ライン２６にある電圧は切り替えられない。充電ラインは、また、駆動トランジスタ用の電力供給ライン２６とは別個の電力供給ライン２７として示されている。表示素子の陽極は、もはや放電コンデンサ４０の低電位の方の端子へは接続されない。このことは、バイパスライン４４にある電圧が、残りの画素の定電圧ラインから独立していることを可能にする。
【００４７】
図７は、この回路に関する既知のタイミング図を示す。画素でのデータの記憶は、プロット５２によって、３つのトランジスタＴ１、Ｔ２、Ｔ３の全てがオンされる場合に行われる。
【００４８】
この回路では、バイパスライン４４へ印加される電圧は、表示素子２の閾値を下回るよう選択される。従って、表示素子は、電力供給ライン２６上で電圧を切り替えることを必要とすることなく、画素プログラミングの間はオフされる。電力ラインのスイッチングを回避することにより、ドライバ回路の実施における複雑性は低減する。
【００４９】
このアプローチに伴う１つの問題は、この回路による駆動トランジスタの閾値電圧のばらつき補償が制限され得る点である。アモルファスシリコン駆動トランジスタの場合に、かかるばらつきは、表示素子のエージングによる画素特性のばらつきよりも一層著しい。
【００５０】
本発明は、駆動トランジスタの閾値電圧の更なる補償と、バイパスライン及びバイパストランジスタの使用とを提供する。
【００５１】
回路は、バイパストランジスタ４２及びアドレストランジスタ１６／充電トランジスタ３４の独立した制御を提供するよう変形される。
【００５２】
本発明の方法の一例に関するタイミング図は図８に示される。
【００５３】
アドレストランジスタ１６及び充電トランジスタ３４は第１の制御ラインによって制御され、そのタイミングはプロット６０として示される。バイパストランジスタ４２は第２の制御ラインによって制御され、そのタイミングはプロット６２として示される。データはプロット６４として示される。
【００５４】
本発明は、電流源としてバイパストランジスタを使用する。この電流源としてのバイパストランジスタは、既知の電流を駆動トランジスタ２２に流す。従って、トランジスタ４２は、もはや、駆動トランジスタからの電流を単純にシンク（sink）するスイッチとして動作せず、駆動トランジスタ２２を通って引き起こされる電流を管理する電流制御デバイスとして動作する。
【００５５】
アドレッシング周期は２つの相に分けられる。第１の相では、２つの制御ラインはハイであり、従って、アドレストランジスタ１６、充電トランジスタ３４及びバイパストランジスタ４２は全てオンされる。
【００５６】
上記と同様に、コンデンサ４０は画素データ電圧へと充電される。
【００５７】
トランジスタ４２は電流源として動作し、制御ラインの電圧は所定の電流フローを与えるよう選択される。具体的に、電流フローは、画素の光出力相の間に表示素子に流されるべき一定電流に対応する。
【００５８】
この相の間、駆動トランジスタ２２のゲートは電流レール２７の高電圧に保持され、そのソースは、駆動トランジスタ２２のゲート−ソース間電圧が特定の電流フローに対応するところの平衡電圧に達する。この特定の電流フローは、バイパストランジスタ４２の一定のゲート−ソース間電圧に対応する電流と同じである。バイパストランジスタ４２のゲート−ソース間電圧は、バイパスライン４４にある電圧及び制御電圧レベルによって決定される。
【００５９】
この平衡は、陽極電圧が表示素子の閾値電圧を下回るように設計される。
【００６０】
例えば、レール２７にある電圧は、駆動トランジスタの閾値よりも高い、約５ボルトから１０ボルトであって、例えば、１０ボルトの電圧レールレベルであっても良い。バイパスライン４４にある電圧は、陽極にある電圧が、例えば約２ボルトである表示素子閾値電圧を下回ったままであることを確実にするよう、約−２０ボルトであっても良い。
【００６１】
バイパストランジスタは、電流：
Ｉ４２＝ｂ（Ｖｇ−Ｖ４４−Ｖｔ４２）２／２
を通す。Ｖ４４はバイパスライン上の電圧であり、Ｖｇはバイパストランジスタに対するゲート制御電圧であり、Ｖｔ４２はバイパストランジスタの閾値電圧であり、ｂはバイパストランジスタの相互コンダクタンス・パラメータである。
【００６２】
この電流は駆動トランジスタによって流されなければならない。駆動トランジスタは、そのゲートで充電ライン電圧Ｖ２７を有する。従って：
Ｉ２２＝ｃ（Ｖ２７−Ｖａｎｏｄｅ−Ｖｔ２２−ｄＶｔ２２）２／２
である。
【００６３】
上記の式で、Ｖ２７は充電ライン２７にある電圧であり、ｃは駆動トランジスタの相互コンダクタンス・パラメータであり、Ｖｔ２２は時間０における駆動トランジスタの閾値電圧であり、ｄＶｔ２２は時間０からの閾値電圧の変化である。２つのトランジスタが同じである場合は、陽極電圧Ｖａｎｏｄｅは：
Ｖａｎｏｄｅ＝（Ｖ２７＋Ｖ４４−Ｖｇ−ｄＶｔ２２）
である。
【００６４】
上記の式を用いると、充電ライン２７の電圧は１０ボルトであり、バイパスライン電圧は−２０ボルトであり、バイパスゲート電圧は−１０ボルトである。この場合に、陽極電圧は、閾値電圧が平衡を保つ状態で、−ｄＶｔ２２、即ち、陽極電圧降下に等しい。−１０ボルトのゲート電圧から開始することによって、０から−６ボルトの陽極電圧の降下（ディスプレイの耐用期間にわたる６ボルトの閾値電圧変化を表す。）は、−１０ボルトのゲート電圧が依然としてトランジスタをオンする場合は許容され、その場合に、陽極電圧は表示素子をオフに保つことができるほど十分に低い。駆動トランジスタは、充電ライン電圧のゲート電圧及び閾値電圧の変化の和（Ｖ２７＋ｄＶｔ２２）を有する。
【００６５】
従って、コンデンサ３０の両端の電圧は、固定成分と、陽極電圧によって到達される平衡点に依存する可変成分とを与えると考えられる。この可変成分は駆動トランジスタ特性に依存し、具体的に、これは駆動トランジスタの閾値電圧変化のサンプリングを表す。
【００６６】
それによって、このメカニズムは、閾値電圧に依存する可変成分を与えることによって、駆動トランジスタの閾値電圧を補償する。総電圧は、事実上、駆動トランジスタの閾値電圧及び、ディスプレイの全ての画素に関して同じである付加的な電圧の和である。
【００６７】
アモルファスシリコントランジスタの移動度（mobility）は温度に反応する。この方法で使用される電流プログラミング／サンプリングステップは、また、移動度の変化に依存する温度補償を提供する。
【００６８】
アドレストランジスタ１６及び充電トランジスタ３４の制御ラインは、プロット６０で示されるように低くなる（ローとなる）。少しして、バイパストランジスタ４２の制御ラインは、プロット６２で示されるように低くなる（ローとなる）。付加的な時間期間の間バイパストランジスタをオンとしたままとすることによって、表示素子はオフのままとされ、従って、黒色画素の場合に、放電トランジスタ３６は、如何なる光も出力される前に動作することが可能であり、それによって良好なコントラストを提供する。これは、また、現在のプログラミングステップが安定することを可能にする。
【００６９】
次いで、電流が表示素子に流される。この電流は、対応するゲート−ソース間電圧がコンデンサ３０でサンプリングされた場合は、サンプリングされた電流レベルに対応する。光フィードバックシステムは、上記と同様に動作して、表示素子の劣化を補償するが、上記の電流源サンプリング技術によって提供される閾値及び移動度の補償における如何なる残りの誤差も補償する。このことは、電流源サンプリング段階が閾値電圧のばらつきの正確な補償を提供する必要がないことを意味する。代わりに、それは、光フィードバックシステムによって可能にされるより精細な補償がより一層長い時間範囲に亘って機能することができるように、粗補償を提供して、ディスプレイの耐用期間を引き延ばす。
【００７０】
上記の例で、駆動トランジスタは、駆動トランジスタと同じ設計／ディメンジョンを有するよう記載されているが、駆動トランジスタはより小さくても良く、陽極電圧は依然としてｄＶｔで変化しうる。
【００７１】
上記の例は共通陰極実施である。この実施において、ＬＥＤ表示素子の陽極側はパターン化され、全てのＬＥＤ素子の陰極側は共通のパターン化されない電極を共有する。これは、ＬＥＤ表示素子配列の製造で使用される材料及び工程の結果としての目下好ましい実施である。しかし、パターン化された陰極設計が実施されており、これは画素回路を簡単化することができる。
【００７２】
共通陽極画素構造について話題にされ、ＷＯ０４／０８４１６８で与えられている例及び本発明は、同じように共通陽極画素構造に関して実施され得る。
【００７３】
回路はｎ形のみの配置であり、従って、アモルファスシリコン実施に適している。
【００７４】
本発明は、また、低温ポリシリコン加工を用いる実施のためにも使用される。この場合、ｎ形及びｐ形回路が好ましい場合がある。
【００７５】
上記の例で、光依存性素子はフォトダイオードであるが、画素回路はフォトトランジスタ又はフォトレジスタを用いて創作されても良い。
【００７６】
多数のトランジスタ半導体技術が上で記載されてきた。更なる変形例が可能であり、例えば、結晶シリコン、水素化アモルファスシリコン、ポリシリコン及び半導体ポリマーがある。これらは全て、請求される本発明の適用範囲の中にあるよう意図される。ディスプレイ装置は、ポリマーＬＥＤデバイス、有機ＬＥＤデバイス、リン含有物質及び他の発光機構であっても良い。
【００７７】
これらは、画素プログラミング段階の間に表示素子が光を放射することを防ぐ代替の方法である。上記の例は、表示素子をオンしない陽極電圧を提供するためにバイパストランジスタを使用する。代わりに、駆動トランジスタと表示素子との間に絶縁トランジスタを設けることが可能である。これは、本発明の現在のサンプリング技術と組み合わせて使用され得る。
【００７８】
様々な他の変形例は、当業者には明らかであろう。
【図面の簡単な説明】
【００７９】
【図１】既知のＥＬディスプレイ装置を示す。
【図２】ＥＬ表示素子を電流によりアドレス指定する既知の画素回路の簡単な回路図である。
【図３】差異エージングを補償する既知の画素設計を示す。
【図４】第２の既知の画素回路を示す。
【図５】図４の回路の動作を説明するタイミング図である。
【図６】本発明の方法を説明するために使用される第３の既知の画素回路を示す。
【図７】図６の回路の既知の動作を説明するタイミング図である。
【図８】本発明の動作を説明するタイミング図である。
【図１】
2009514004.tif 000003
【図２】
2009514004.tif 000004
【図３】
2009514004.tif 000005
【図４】
2009514004.tif 000006
【図５】
2009514004.tif 000007
【図６】
2009514004.tif 000008
【図７】
2009514004.tif 000009
【図８】
2009514004.tif 000010
【国際調査報告】
2009514004.tif 000011
2009514004.tif 000012