(57)【要約】  支持体と、少なくとも一つのドレイン領域および少なくとも一つのソース領域がそれぞれ形成され得る、支持体上にある少なくとも一つの第一のブロックおよび少なくとも一つの第二のブロックを含む薄層のエッチングされたスタックと、第一のブロックの第一の領域と第二のブロックの他の領域とをつなぎ、マルチブランチトランジスタチャネル、または複数のトランジスタチャネルを形成しえる複数の半導体バーと、を含み、さらに、前記バーを囲み、前記第一のブロックと前記第二のブロックとの間に位置するとともに、第一のブロックの少なくとも一つの側壁と、第二のブロックの少なくとも一つの側壁とにそれぞれ接する、第一および第二の分離スペーサーに接し、前記分離スペーサーを介して第一のブロックと第二のブロックから少なくとも部分的に分離するゲートを含む、マイクロ電子デバイスの形成方法（選択図：図１３）
2009522760.tif 000002
【特許請求の範囲】
【請求項１】
支持体と、
第一の半導体材料に基づく少なくとも一つの層（２０４１、２０４２）と、第一の半導体材料とは異なる第二の半導体材料に基づく少なくとも一つの層（２０６１、２０６２）と、を含む薄層の、エッチングされたスタックであって、該スタックは支持体の上にあるとともに、少なくとも一つのドレイン領域と、少なくとも一つのソース領域が、それぞれ形成され得る、少なくとも一つの第一のブロックと少なくとも一つの第二のブロックとを含み、一つまたは複数の半導体バーが第一のブロックの第一の領域と第二のブロックの他の領域とをつなぎ、一つのトランジスタチャネルまたは一つのマルチブランチトランジスタチャネルまたは複数のトランジスタチャネルを形成し得るスタックと、
前記第一のブロック（２１０）と前記第二のブロック（２３０）との間に位置し、少なくとも部分的に前記バーを囲むゲートと、
前記第一のブロックの少なくとも一つの側壁に対して形成される少なくとも一つの第一の分離領域（１７０ａ、２３７ａ、３７０ａ、４７０ａ）と、
第一の分離領域向かいに位置し、前記第二のブロックの少なくとも一つの側壁に対して形成される少なくとも一つの第二の分離領域（１７０ｂ、２３７ｂ、３７０ｂ、４７０ｂ）と、を備え、ゲートが、第一の分離領域および第二の分離領域とに接し、少なくとも部分的に前記第一のブロックおよび前記第二のブロックから、前記第一および第二の分離領域を介して分離される、マイクロ電子デバイス。
【請求項２】
前記バーのうち少なくとも一つのバー（１０４ｃ、１０４ｄ、２０４ｃ、２０４ｄ）が、第一のブロック（１１０、２１０）と第二のブロック（１３０、２３０）との間の支持体（１００、２００）の上方に懸架され、および／または、支持体（１００−１０２、２００−２０２）から分離されている、
請求項１に記載のマイクロ電子デバイス。
【請求項３】
少なくとも二つの前記半導体バー（１０４ａ、１０４ｂ、２０４ａ、２０４ｂ）が、支持体（１００−１０２、２００−２０２）の主平面に平行な方向に位置する、
請求項１または２に記載のマイクロ電子デバイス。
【請求項４】
少なくとも２つの前記半導体バー（２０４ａ、２０４ｄ）が分離し、支持体（１００−１０２、２００−２０２）の主平面に対して０度でない角度をなす方向に配置される、
請求項１〜３のいずれか1項に記載のマイクロ電子デバイス。
【請求項５】
前記スタック（１０５、２０５、１００５）が、第一の半導体材料に基づく層（２０４１、２０４２）と、第一の半導体材料とは異なる第二の材料に基づく層（２０６１、２０６２）とが交互になって形成される。
請求項１〜４のいずれか1項に記載のマイクロ電子デバイス。
【請求項６】
第一の分離領域と第二の分離領域とが、第一のブロックと第二のブロックとの間で、ゲートの臨界サイズに等しい一定の距離で間隔を隔てる、
請求項１〜５のいずれか1項に記載のマイクロ電子デバイス。
【請求項７】
第一の材料と第二の材料とが、添加物を含む半導体に基づく、
請求項１〜６のいずれか1項に記載のマイクロ電子デバイス。
【請求項８】
下記ステップを含むマイクロ電子デバイスの形成方法。
ａ）少なくとも一つの第一の半導体材料と、第一の半導体領域とは異なる少なくとも一つの第二の半導体領域とにそれぞれ基づく、少なくとも二つの連続層（２０４１、２０４２、２０６１、２０６２）を含む、支持体（２００−２０２）上の薄層のスタック（２０５）からの、少なくとも一つのトランジスタソース領域を形成するように設計された少なくとも一つの第一のブロック（２１０）と、少なくとも一つのトランジスタドレイン領域（２３０）を形成するように設計された少なくとも一つの第二のブロックと、第一のブロックと第二のブロックとをつなぐ少なくとも一つの構造（２２０、２２０ａ）の形成、
ｂ）第一のブロックと第二のブロックとの間に位置する領域における、第一のブロックの少なくとも一つの側壁に対する少なくとも一つの第一の分離領域（２３７ａ）と、第ニのブロックの少なくとも一つの側壁に対する少なくとも一つの第二の分離領域（２３７ｂ）と、少なくとも一つのゲートパターン（２３５ａ）を含みまたは形成し、第一の分離領域（２３７ａ）と第二の分離領域（２３７ｂ）との間の少なくとも一つのキャビティ（２３６、５３６）の形成、
ｃ）キャビティにおける、前記第一の材料に関して選択的な前記第二の材料の除去、
ｄ）キャビティにおける、少なくとも一つのゲート誘電体（２４２）と少なくとも一つのゲート材料（２４６、２４８）の蒸着。
【請求項９】
キャビティ（５３６）が、トランジスタゲートコンタクトパターン（２３５ｂ）をも含む、
請求項８に記載の方法。
【請求項１０】
ステップｄ）の後に、前記ゲート材料（２４６、２４８）のエッチングによる少なくとも一つのトランジスタゲートコンタクトの形成をも含む、
請求項８に記載の方法。
【請求項１１】
ステップｂ）における分離領域の形成が、
ー誘電材料に基づく層の支持体（２００）上への蒸着、
ー電子ビームを用いた、誘電材料（２３４）の前記層の一部の露出、
を含む、
請求項８〜１０のいずれか１項に記載の方法。
【請求項１２】
誘電材料の前記層（２３４）はHSQ誘電体ベースであり、分離領域の形成が、前記露出の後に、電子ビームに露光していないHSQ誘電材料の領域の除去をも含む、
請求項１１に記載の方法。
【請求項１３】
下記ステップを含むマイクロ電子デバイスの形成方法。
ａ）少なくとも一つの第一の半導体材料と、第一の半導体領域とは異なる少なくとも一つの第二の半導体領域とにそれぞれ基づく、少なくとも二つの連続層（１０６０、１０４１、１０６１、１０４２、１０６２）と、少なくとも一つのトランジスタソース領域を形成するように設計された少なくとも一つの第一のブロック（１１０）と、少なくとも一つのトランジスタドレイン領域（１３０）を形成するように設計された少なくとも一つの第二のブロックと、第一のブロックと第二のブロックとをつなぐ少なくとも一つの構造（１２０）とを含むスタック（１０５、１００５）からの、支持体（１００）上の薄層の形成、
ｂ）少なくとも一つのトランジスタゲートパターン（１３５ａ、３３５ａ、４３５ａ）を含む少なくとも一つのキャビティ（１３６、３３６、４３６）を含む、分離マスク（１３２、３３４、４３４）の、スタック（１０５、１００５）上での形成、
ｃ）キャビティ（１３６、３３６、４３６）を通じての、第一の半導体材料に関して選択的な前記第二の材料の除去、
ｄ）キャビティにおける、少なくとも一つのゲート誘電体（１４２、３４２、４４２）と少なくとも一つのゲート材料（１４６、１４８、３４６、３４８、４４６、４４８）の蒸着、
ｅ）マスクから得られる少なくとも一つの第一の分離領域（１７０ａ、１７０ｂ、３７０ａ、３７０ｂ、４７０ａ、４７０ｂ）をゲート材料および第一のブロックの少なくとも一つの側壁に接するように、マスクから得られる少なくとも一つの第二の分離領域（１７０ｂ、３７０ｂ、４７０ｂ）をゲート材料および第二のブロックの少なくとも一つの側壁に接するように維持し、ゲート材料は、第一の分離領域および第二の分離領域をそれぞれ介して、少なくとも部分的に第一のブロックおよび第二のブロックから分離する、分離マスク（１３２、３３４、４３２、４３４）の部分的除去。
【請求項１４】
ステップｅ）における部分的除去が、第一のブロック、第二のブロック、前記第一のブロックと前記第二のブロックとをつなぐ構造（１２０、１２０ａ、１２０ｂ）の上方の分離マスク（１３２、３３４、４３２、４３４）の部分的エッチングを含む、
請求項１３に記載の方法。
【請求項１５】
少なくとも一つのキャビティ（４３６）を備えた分離マスク（４３２、４３４）を形成するステップｂ）が、下記ステップを有する、
請求項１４に記載の方法。
ー第一の誘電材料の蒸着、
ー少なくとも一つのトランジスタゲートパターンを形成するように、少なくとも一つの電子ビームを用いた、第一の誘電材料のリソグラフィ、
ー第一の誘電材料のベースパターンの両側における第二の材料の形成、
ー第一の誘電材料に基づくパターンの除去。
【請求項１６】
前記第一の誘電材料が、HSQ材料である、
請求項１５に記載の方法。
【請求項１７】
前記構造が、少なくとも二つの分離ブロック（１２０ａ、１２０ｂ）で形成される、
請求項８〜１６のいずれか１項に記載の方法。 
【請求項１８】
支持体が、前記スタック（１０５、２０５）が形成される誘電層（１０２、２０２）を含むとともに、ステップｂ）の後で、ステップｄ）の前に、キャビティを通じて支持体の誘電層（１０２、２０２）の部分的除去を含む、
請求項８〜１７のいずれか１項に記載の方法。
【請求項１９】
第二の材料に基づく層（１０６０、１０６１、１０６２）と、第一の層に基づく層（１０４１、１０４２）とが交互になって、スタックを形成する、
請求項８〜１８のいずれか１項に記載の方法。
【請求項２０】
スタック（１００５）が、支持体（１００−１０２）に接する第二の材料に基づく層（１０６０）を有する、
請求項８〜１９のいずれか１項に記載の方法。
【請求項２１】
ステップｄ）は、ゲート誘電体（１４２、２４２、３４２、４４２）上への、第一の金属ゲート材料（１４６、２４６、３４６、４４６）の少なくとも一つの層の蒸着と、次に、少なくとも一つの第二の半導体ゲート材料（１４８、２４８，３４８、４４８）によるキャビティ（１３６、３３６、４３６、２３６）の充填とを含む、
請求項８〜２０のいずれか１項に記載の方法。
【請求項２２】
第一の材料および第二の材料が、添加物を含む半導体に基づく、
請求項８〜２１のいずれか１項に記載の方法。
【請求項２３】
第一の分離領域（２３７ａ、１７０ａ、３７０ａ、４７０ａ）と第二の分離領域（２３７ｂ、１７０ｂ、３７０ｂ、４７０ｂ）とが、第一のブロック（２１０）と第二のブロック（２３０）との間で、キャビティ（１３６、２３６、３３６、４３６）に形成されたゲートの臨界サイズ（ｄ１、ｄ２）に等しい一定の距離を隔てて分離される、
請求項８〜２２のいずれか１項に記載の方法。
【請求項２４】
形成された分離領域（２３７ａ、２３７ｂ、１７０ａ、１７０、３７０ａ、３７０ｂ、４７０ａ、４７０ｂ）が支持体（１００−１０２、２００−２０２）上にある、
請求項８〜２３のいずれか１項に記載の方法。
【請求項２５】
第一のブロック（１１０、２１０）および第二のブロック（１３０、２３０）のドーピングの少なくとも一つのステップをさらに有する、
請求項８〜２４のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の分野、特にトランジスタの分野に関し、特に、マルチブランチチャネル構造、または多チャネル構造、および、均一の臨界サイズを有するいわゆる「サラウンディング」ゲートを備えるマイクロ電子デバイスと、このゲートをソースおよびドレイン領域から分離するための方法を提供することを目的とする。デバイスは、特に、ゲートとソースとドレインとの間の傾斜容量に関する電気的性能の点で改良される。本発明は、このタイプのデバイスの加工方法をも含む。
【背景技術】
【０００２】
従来のトランジスタは、一般的に、例えば第一と第二の半導体領域の形のソース領域とドレイン領域により、例えばＳＯＩ型（絶縁体上のシリコン）のような基質の上にそれぞれ形成される。これらの領域は、電流循環用であり、ブロックまたはバーまたは場合により複数の非接続半導体バー形態をした、一つの、または複数のチャネルの役割を担うことを目的とする、第三半導体構造を介して互いに接続される。これらの半導体バーは、チャネルを通過する、または場合によりソース領域とドレイン領域との間のチャネルにおける、電流密度を制御可能なゲートにより覆われている。
【０００３】
例えば、特許文献１は、「トライゲート」と呼ばれる固有のゲートを備えたトランジスタを提案している。このトランジスタのゲートは、従来のＭＯＳトランジスタに関して、最も重要なチャネル上にゲートのカバー領域を得るために、平行六面体半導体バーの上方とその側壁に形成されている。有効なカバー領域は、特に、ナノスケール規模のゲートに対して、チャネルの伝導の制御を改善する。
【０００４】
また、「サラウンディング」または「GAA（gate all around）」と呼ばれる、ゲート材料がチャネル半導体ブロックの周囲全体を形成し、例えば、このブロックの周囲にリングを形成するトランジスタゲートも存在する。例えば、特許文献２は、このタイプのゲートを含むトランジスタを提案している。このトランジスタは、重ね合わされた平行六面体半導体バーにより形成されたチャネル構造を備え、バー間に存在する開口が形成されている。平衡六面体バーは、全長を超えて、バー間に位置する開口を充填するゲート材料により覆われている。「サラウンディング」ゲートの加工は、Damasceneタイプのマイクロ電子工学手法を用いる。このタイプの方法を用いて得られたゲート構造は、ゲートとソースとドレイン間に重複傾斜容量を含み、トランジスタの電気的性能にダメージを与える。
【特許文献１】米国特許US 6 855 588
【特許文献２】米国特許出願 US 2004/0063286 A1
【０００５】
上述した欠点を含まない、「サラウンディング」または「半サラウンディング」ゲートを備えた、複数のブランチを有するまたはマルチチャネル構造を備えたチャネル構造トランジスタを含む新たなマイクロ電子デバイスと、このタイプのデバイスの実現を可能にする方法とを取り上げる際に、問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、特に、マルチブランチチャネル構造、または、マルチチャネル構造、および、均一の勾配の「サラウンディング」ゲートを備えたマイクロ電子デバイスと、ゲートをソースおよびドレイン領域から分離する方法とを提案することを目的としている。
【課題を解決するための手段】
【０００７】
本発明は、特に、
ー支持体、
ー支持体上にあり、少なくとも一つのドレイン領域および少なくとも一つのソース領域がそれぞれ形成され得る少なくとも一つの第一のブロックおよび少なくとも一つの第二のブロックと、第一のブロックの第一の領域と第二のブロックの他の領域とをつなぎ、一つのトランジスタチャネル、または複数のトランジスタチャネルを形成し得る一つまたは複数の半導体バーとを含むエッチングされた薄層スタック、
ー前記バーを少なくとも部分的に囲み、前記第一のブロックと前記第二のブロックとの間に位置するゲート、
ー第一のブロックの少なくとも一つの側壁に対して形成される少なくとも一つの第一の分離領域、
ー第一の分離領域に対向し、第二のブロックの少なくとも一つの側壁に対して形成される少なくとも一つの第二の分離領域、
を含み、ゲートは、第一の分離領域および第二の分離領域に接し、前記第一および第二の分離領域を介して、第一のブロックおよび第二のブロックから、少なくとも部分的に、または、完全に分離するマイクロ電子デバイスに関する。
【０００８】
一つの可能性に従えば、第一の分離領域および第二の分離領域は、支持体上にあり得る。
【０００９】
半導体バーは、第一の分離領域および第二の分離領域を貫通し得る。
【００１０】
スタックは、例えば、SOI（Silicon On Insulator）タイプ等の絶縁体上の半導体タイプの基質の誘電層上にあり得る。この場合、第一の分離領域および第二の分離領域は、支持体の誘電体層上にあってもよい。
【００１１】
一つの可能性に従えば、前記半導体バーのうち、少なくとも一つのバーが、または、各半導体バーが、前記第一のブロックと前記第二のブロックとの間の支持体上に懸架され、および／または、分離され、または、支持体から分離される。
【００１２】
前述内容と組み合わせた一つの可能性に従えば、少なくとも二つの前記半導体バーは、支持体の主平面に平行な方向に配列され得る。
【００１３】
前述内容と組み合わせ得る他の可能性に従えば、デバイスは、前記半導体バーのうち、少なくとも二つの分離した半導体バーを含み、それらは、支持体の主平面に対し、０度でない角度をなす方向に配列される。
【００１４】
スタック、および、特に前記第一のブロックおよび前記第二のブロックは、第一の半導体材料に基づく少なくとも一つの層と、第一の半導体材料とは異なる第二の半導体材料に基づく少なくとも一つの層とにより、形成され得る。
【００１５】
一つの実施形態に従えば、スタック、および、特に前記第一のブロックおよび前記第二のブロックは、第一の半導体材料に基づく層と、第一の半導体材料とは異なる第二の半導体材料に基づく層とが交互になって形成され得る。
【００１６】
前記第二の材料は、第一の材料に関して選択的にエッチングされ得るように選択され得る。前記第二の材料は、第一の材料と異なるドーピングを有し、および／または、第一の材料とは異なる半導体に基づき、および／または、第一の材料とは異なる化学量を有している。
【００１７】
一つの可能性に従えば、第二の材料および／または第一の材料は、前記半導体とは異なる原子サイズにより形成された添加物を含んだ半導体が与えられ得る。添加物は、例えば、前記所与の半導体が支持体の平面上において２軸圧縮された場合、前記所与の半導体の原子よりも小さい原子で形成され、例えば、前記所与の半導体が支持体の平面上において２軸伸張された場合、前記所与の半導体の原子よりも大きい原子で形成される。２軸圧縮において所与の材料がSiGeの場合、添加物は、例えば、カーボンまたはボロン原子の形態であり得る。第一の材料または第二の材料におけるこのタイプの添加物の存在は、前記第一の材料および第二の材料の一方が前記第一の材料および第二の材料の他の一方にかけるストレスをオフセットすることができ、電気的特性を変えることなく、多数の薄層を備えたスタックを有し得る。
【００１８】
第一の分離領域と第二の分離領域は、ゲートの臨界サイズに等しい一定の距離により、第一のブロックと第二のブロックとの間で分離され得る。本発明の記述により、「臨界サイズ」は、薄層または薄層のスタックに形成され、外形寸法がこの薄層または薄層のスタックの厚みで規定される幾何学パターンの最小サイズを意味することを理解するであろう。
【００１９】
第一の実施形態に従えば、本発明は、下記ステップを含むマイクロ電子デバイスの形成方法に関する。
ａ）少なくとも一つの第一の半導体材料と、第一の半導体材料とは異なる少なくとも一つの第二の材料とに基づく少なくとも二つの連続する層をそれぞれ含む、支持体上の薄いフィルムのスタックから、少なくとも一つのトランジスタソース領域を形成するように設計された少なくとも一つの第一のブロックと、少なくとも一つのトランジスタドレイン領域を形成するように設計された少なくとも一つの第二のブロックと、前記第一のブロックと前記第二のブロックとをつなぐ少なくとも一つの構造と、を形成し、
ｂ）第一のブロックと第二の半導体との間に位置する領域において、前記第一のブロックの側壁に対向する少なくとも一つの第一の分離領域と、前記第二のブロックの側壁に対向する少なくとも一つの第二の分離領域と、第一の分離領域と第二の分離領域との間に、少なくとも一つのゲートパターンを有する、少なくとも一つのキャビティとを形成し、
ｃ）キャビティにおいて、第一の半導体材料に関して、第二の材料を選択的に除去し、
ｄ）キャビティにおいて、少なくとも一つのゲート誘電体と少なくとも一つのゲート材料とを蒸着する。
【００２０】
従って、本発明に従い、ソース領域ブロックおよび他のドレイン領域ブロックに対するスペーサーの役割を果たすように設計され、ゲート形状キャビティで分離される分離領域を形成し、次に、前記キャビティにゲートを形成する。
【００２１】
支持体は、例えば、絶縁体上の半導体タイプ基質の誘電層を有している。
【００２２】
前記第二の材料は、前記第一の材料とは異なり、第一の材料に関して選択的にエッチングできるように選択されてもよい。前記第二の材料は、第一の材料とは異なるドーピングを有し、および／または、第一の材料とは異なる半導体に基づき、および／または、第一の材料とは異なる化学量を有してもよい。第一の半導体材料は、例えば、Siであり、第二の半導体材料は、例えば、SiGeであってもよい。
【００２３】
一つの可能性に従えば、薄層のスタックは、エピタキシーにより形成され得る。
【００２４】
一つの可能な実施形態に従えば、薄いフィルムのスタックは、第一の半導体材料に基づく層と、第二の材料に基づく層とが交互になって形成され得る。
【００２５】
一つの可能な実施形態に従えば、前記キャビティは、少なくとも一つのトランジスタゲートコンタクトパターンをも含み得る。一つのバリエーションに従えば、本方法は、前記ゲート材料のエッチングによる、少なくとも一つのトランジスタゲートコンタクトの形成を含む。
【００２６】
ステップｂ）で形成された分離領域は、基質が絶縁体上の半導体タイプである場合に、基質上、例えば、基質の誘電層上にあり得る。従って、キャビティに形成されたゲートは、ステップｂ）で形成された分離ブロックを介して、ソースおよびドレイン半導体ブロックから完全に絶縁または分離され得る。
【００２７】
一つの可能な実施形態に従えば、ステップｂ）における分離領域の形成は、分離層の蒸着と、例えば少なくとも一つの電子ビームを用いた、分離層の一部分の除去とを含み得る。
【００２８】
この第一の実施形態に従えば、ステップｂ）における分離領域およびキャビティの形成は、
ー誘電材料に基づく層の基質上への蒸着、
ー電子ビームを用いた、誘電材料の前記層の一部の露出。これは、均一な幅、または、臨界サイズを有するキャビティの形成を可能にし得る。電子ビームにより露光される前記誘電材料は、例えば、HSQ（hydrogen silsesquioxane）等、電子ビームに反応する誘電材料であり得る。
【００２９】
第二の実施形態に従えば、本発明は、下記ステップを含むマイクロ電子デバイスの形成方法に関する。
ａ）少なくとも一つの第一の半導体材料と、第一の半導体材料とは異なる少なくとも一つの第二の材料とに基づく少なくとも二つの連続するフィルムをそれぞれ含む、支持体上の薄いフィルムのスタックから、少なくとも一つのトランジスタソース領域を形成するように設計された少なくとも一つの第一のブロックと、少なくとも一つのトランジスタドレイン領域を形成するように設計された少なくとも一つの第二のブロックと、前記第一のブロックと前記第二のブロックとをつなぐ少なくとも一つの構造と、を形成し、
ｂ）少なくとも一つの開口を含み、前記開口が少なくとも一つのトランジスタゲートパターンを含む、分離マスクをスタック上に形成し、
ｃ）前記開口を通じて、前記第一の半導体材料に関して第二の材料を選択的に除去し、
ｄ）開口において、少なくとも一つのゲート誘電体と少なくとも一つのゲート材料とを蒸着し、
ｅ）マスクから得られる分離ブロックがゲートに接するように、分離マスクを部分的に除去する。
【００３０】
ステップｃ）における除去は、第一のブロックおよび第二のブロックと、前記第一のブロックと前記第二のブロックとをつなぐ構造の上方の、分離マスクのエッチングを含み得る。
【００３１】
前記構造は、少なくとも二つの接続しないブロックを含み得る。
【００３２】
一つの有利な実施形態に従えば、支持体に接しているスタックのフィルムは、第二の材料に基づく犠牲層である。これは、支持体に接触しない半導体バーと、前記各半導体バーの周囲にリングを形成する、全周囲ゲートの形成を可能にする。
【００３３】
支持体が、前記スタックが形成された誘電フィルムを含むバリエーションに従えば、本方法は、ステップｂ）の後、ステップｄ）の前に、キャビティを通じての誘電層の部分的除去をも含み得る。これは、支持体に接触しない半導体バーと、前記各半導体バーの周囲にリングを形成する、全周囲ゲートの形成をも可能にする。
【００３４】
一つの可能性に従えば、ステップｃ）の後で、ステップｄ）の前に、本方法は、開口を通じてまたはキャビティにおいて、少なくとも一つのゲート誘電材料の蒸着を含み得る。
【００３５】
一つの可能な実施形態に従えば、ステップｄ）は、少なくとも一つの第一の金属ゲート材料の蒸着と、次に、少なくとも一つの第二の半導体ゲート材料でのキャビティの充填を含む。
【００３６】
一つのバリエーションに従えば、少なくとも一つのキャビティを備えた分離マスクの形成のためのステップｂ）は、下記ステップを含み得る。
ー第一の誘電材料の蒸着、
ー少なくとも一つのトランジスタゲートパターンを形成するように、少なくとも一つの電子ビームを用いた、第一の誘電材料のリソグラフィ、
ー第一の誘電材料に基づくパターンの両側への、第二の誘電材料の形成、
ー第一の誘電材料に基づくパターンの除去。
【００３７】
本バリエーションに従えば、本方法は、第一の誘電材料の蒸着の前の、他の誘電材料に基づく保護層の蒸着と、第一の誘電材料に基づく前記パターンの除去後の、第一の誘電材料に基づく前記パターンの延長における分離保護層の一部の除去とをさらに含む。
【００３８】
前記第一の誘電材料は、例えば、HSQ（hydrogen silsesquioxane）であり得る。
【００３９】
本方法は、第一のブロックにソース領域を、第二のブロックにドレイン領域を形成するように、第一のブロックおよび第二のブロックのドーピングを行うための少なくとも一つのステップをさらに含み得る。
【００４０】
形成された第一の分離領域と第二の分離領域は、特にキャビティを充填して形成する、ゲートの臨界サイズに等しい一定の距離により分離され得る。
【発明の効果】
【００４１】
「サラウンディング」または「半サラウンディング」ゲートを備えた、複数のブランチを有するまたはマルチチャネル構造を備えたチャネル構造トランジスタを含む新たなマイクロ電子デバイスと、このタイプのデバイスの実現を可能にする。
【発明を実施するための最良の形態】
【００４２】
本発明は、一例として示し限定されない以下の実施形態の記述により、以下の添付図面を参照することで、よりよく理解される。
【００４３】
図において、同一の、近似した、または同等の部位は、一つの図から次の図への説明を容易にするため、同一の参照符号を有する。
【００４４】
図に示される多数の部位は、図を見やすくするために、単一スケールである必要はない。
【００４５】
本発明に従う、マイクロ電子デバイスおよび特にマルチブランチチャネル構造または複数のチャネルを含む構造または「マルチチャネル」構造を含むトランジスタの「全周囲ゲート」の加工方法の一例は、図１Ａ−１Ｇ、２Ａ−２Ｇ、３Ａ−３Ｇに関連して与えられる（図１Ａ−１Ｇは、製造過程でのマイクロ電子デバイスの平面図を、図２Ａ−２Ｇは、製造過程でのマイクロ電子デバイスの、Ｘ´Ｘ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｉ(→)；ｋ(→)］に平行な面に沿った断面図を、図３Ａ−３Ｇは、製造過程でのマイクロ電子デバイスの、Ｙ´Ｙ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｊ(→)；ｋ(→)］に平行な面に沿った断面図を示す）。
【００４６】
まず、絶縁体上の半導体タイプであり得るとともに、例えばシリコンベースであり、その上に誘電層１０２（例えば、埋設酸化層（buried oxide layer））が置かれるSiO2に基づく「支持体」層１０１を含む、薄膜スタック１０５を基質１００上に形成する。誘電層１０２は、半導体である第一の材料に基づく層１０４１により覆われる。複数の層１０６１、１０４２、１０６２が、例えば複数の継続的エピタキシー法によって、誘電層１０２上に置かれる層１０４１の上に形成され、後者とともに、分離層１０２上に薄膜層のスタック１０５を形成する。スタック１０５は、第一の材料をベースとし、トランジスタチャネルが形成される層１０４１、１０４２と、第一の材料とは異なる第二の材料をベースとする「犠牲」層１０６１、１０６２とがそれぞれ交互になって形成され得る。第二の材料は、前記第一の材料に関して選択的にエッチングされ得る材料である。例えば、第二の材料は半導体であっても良い。第一の材料は、例えば、Siであり、第二の材料は、例えばSiGeであり得る。スタックの層１０４１、１０６１、１０４２、１０６２は、例えば、それぞれ10〜50ナノメータの間の厚みを有する。
【００４７】
一端スタック１０５が形成されると、少なくとも一つのトランジスタソース領域１１０として機能する、少なくとも一つの第一ブロックと、少なくとも一つのトランジスタドレイン領域として機能する、少なくとも一つの第二ブロックと、第一ブロック１１０と第二ブロック１３０とをつなぐ構造１２０とを形成するために、前記スタックをエッチングする。構造１２０は、第一のブロック１１０と第二のブロックとをつなぎ、各々が重なり合うバーで構成される２つの異なる分離ブロック１２０ａおよび１２０ｂの形態であり得る。スタック１０５のエッチングは、異方性タイプであり得、例えば、CF4、HBr、O2に基づくプラズマを用いて、マスクを介して、例えば、レジンを介して、または、Si3N4またはSiO2をベースとし、フォトリソグラフィとエッチングにより形成された強固な分離マスクを介して、実施される。図１Ａ、２Ａ、および３Ａは、マスクが除去された、エッチング処理されたスタック１０５を示す。
【００４８】
次に、エッチングされたスタック１０５および基質１００の誘電層１０２を、例えばSi3N4に基づく第一の分離層１３２で覆う。この第一の分離層１３２は、後者を完全に覆うために、スタック１０５の高さより大きい厚み、例えば50〜500ナノメータ厚の、蒸着により形成され得る（図１Ｂ、２Ｂ、３Ｂ）。
【００４９】
次に、分離層１３２を滑らかにして厚みを削減するために、例えばCMP(Chemical Mechanical Polishing）により、研磨ステップを実施する。次に、少なくとも一つの開口またはキャビティ１３６を、第一の分離層１３２に形成する。形成されたキャビティは、少なくとも一つのゲートパターン１３５ａと、場合によってはゲートコンタクトパターン１３５ｂを含みまたは形成する。一つの可能性に従えば（図１Ｃ、２Ｃ、３Ｃ）、ゲート１３５ａおよびコンタクト１３５ｂのパターンは、リソグラフィまたはフォトリソグラフィにより、層１３４上における開口の形態で、分離層１３２上に、例えばレジンで、事前に形成され得る。
【００５０】
次に、ゲート１３５ａおよびコンタクト１３５ｂのパターンは、キャビティ１３６の形態で、レジン１３４の層を介した分離層１３２の異方性エッチングにより、第一の分離層１３２に再形成される。レジン層１３４を介しての分離層１３２のエッチングは、例えばプラズマエッチングを用いて行われ得る。レジン層１３４を介しての分離層１３２のエッチングは、特にブロック１１０および１３０の側壁または側部表面に対して、場合によってはブロック１１０および１３０上の、第一の分離層１３２の厚みを保つように、行われる。第一の分離層１３２に形成されたキャビティ１３６は、ゲートパターン１３５ａ及びゲートコンタクトパターン１３５ｂの形状を有し、構造１２０の一部と、基質１２０の誘電層１０２とを露出する。第一の半導体ブロック１１０と第二の半導体ブロック１３０との間のＹ´Ｙ軸に沿って、キャビティ１３６は、均一の臨界サイズｄ１を有している（Ｘ´Ｘ軸に平行な方向で測定）。この臨界サイズｄ１は、キャビティ１３６に形成するゲートの臨界サイズを規定する（図１Ｄ、２Ｄ、３Ｄ）。
【００５１】
次に、キャビティ１３６において、構造１２０の一部、特に、キャビティ１３６に位置し、第二の材料に基づく層１０６１と１０６２の一部を、第一の材料に関する選択的エッチングにより除去する。キャビティ１３６に位置し、第一の材料に基づく層１０４１と１０４２は、エッチングの選択度に依存して、全部または少なくとも一部が維持される。キャビティ１３６での第二の材料の除去は、例えばCF4プラズマを用いた乾式エッチング、または、例えばHNO3:HF:CH3COOH:H2Oを用いた湿式エッチング、または、一般に「Secco」と呼ばれ、F.Secco d’Aragona Journal of Electrochem. Soc. 119 (1972) 948 により提案された手法等の、異方性エッチングの支援によって行われ得る。キャビティ１３６での第二の材料の除去に続き、第一の材料ベースであり、第一のブロック１１０と第二のブロック１３０とをつなぐ、分離半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄが形成される。第一の半導体層１０４１から形成されたバー１０４ａと１０４ｃは、本実施形態では、基質１００の誘電層１０２上にある。一方、スタック１０５の半導体層１０４２から形成されたバー１０４ｂと１０４ｄは、基質１００上方のブロック１１０と１３０との間に懸架され、後者とは接しておらず、または後者、特に誘電層１０２とは分離している。第一のバー１０４ａと第二のバー１０４ｂは、基質１００のサポート層１０１または誘電層１０２の主平面に対して、０度でない角度、例えば９０度をなす方向に整列している。誘電層１０２の実質的な主平面に平行な方向において（誘電層１０２を通りＸ´Ｘ軸とＹ´Ｙ軸とに平行）、第三のバー１２０ｃと第四のバー１２０ｄが、それぞれ第一のバー１２０ａと第二のバー１２０ｂｔとともに整列している。半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄは、ブランチ、マルチブランチトランジスターチャネル、または場合によっては複数のチャネルを形成する構造として機能する（図１Ｅ、２Ｅ、３Ｅ）。
【００５２】
次に、Damascene型手法を用いて、キャビティ１３６に、ゲートが形成され得る。このゲートを形成するために、キャビティ１３６内、特にバー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの露出部分の周囲に誘電材料１４２を蒸着する。この蒸着は規格に準拠しており、例えば、1〜10ナノメータの厚みのHfO2等、一般に「高ｋ」と呼ばれるタイプの材料ベースである。次に、一つの、または複数のゲート材料を蒸着する。バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの周囲の誘電ゲート１４２を覆うように、例えば、3〜12ナノメータの厚みの、例えばTiN、またはWSi、またはTaN等の金属ゲート材料１４６を蒸着し得る。次に、キャビティ１３６は、例えばポリシリコン等の半導体等、他のゲート材料により、充填され得る。キャビティ１３６の充填が前記キャビティの開口を越えて第一の分離層１３２を覆ってしまった場合は、後者の開口レベルにキャビティ１３６のゲート１５０材料１４８を維持するために、CMP（chemical mechanical polishing）ステップが提供され得る。研磨は、第一の分離層１３２で停止するように実施され得る。このようにして、ゲート誘電体とゲート材料とが半導体バー１０４ｂ、１０４ｄの各部分に形成された、または、各半導体バー１０４ｂ、１０４ｄの周囲にリングを形成する、全周囲ゲート１５０が形成される（図１Ｆ、２Ｆ、３Ｆ）。次に、キャビティ１３６が形成された第一の分離層１３２の残りの部分から、ゲート１５０に対するスペーサー１７０ａ、１７０ｂの形成を行う。このために、例えば、プラズマを用いた異方性エッチングを用いて、分離層１３２の第二の部分除去を行う。この部分除去は、例えば、Siに関するSi3N4の選択的乾式エッチングであり得る。第二の部分除去は、スタック上方の分離層１０２を除去するように行われる。従って、ソースおよびドレイン領域ブロック１１０および１３０と、構造１２０の上に位置する分離層１３２の残りの領域が除去される。分離層１３２の第二の部分除去は、ブロック１１０および１３０の側壁に対して分離領域を維持し、ゲート１５０に接するようにも行われる（図１Ｇ、２Ｇ、３Ｇ）。
【００５３】
このエッチングにより、分離層１３２のエッチングで得られた第一の分離領域または第一のスペーサー１７０ａは、ゲートを横切る第一のブロック１１０の少なくとも側壁に、好ましくは側壁の全高で接する（ブロックの高さは、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］のベクトルｋ(→)に平行な方向で規定される）。第一のスペーサー１７０ａは、ゲート１５０にも接しており、好ましくは、完全に、第一のブロック１１０から後者を分離、および／または、絶縁している。分離層１３２のエッチングで得られた第二の分離領域または第二のスペーサー１７０ｂは、ゲートを横切る第二のブロック１３０の少なくとも側壁に、好ましくは側壁の全高で接する。第二のスペーサー１７０ｂは、ゲート１５０にも接しており、好ましくは、完全に、第二のドレインブロック１３０から後者を分離、および／または、絶縁している。半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄは、スペーサー１７０ａおよび１７０ｂを貫通している。従って、ゲートが形成された分離マスクの一部分は、蒸着される追加の誘電材料なしに、スペーサー１７０ａおよび１７０ｂを形成するために削られている（図１Ｇ、２Ｇ、３Ｇ）。
【００５４】
スペーサー１７０ａおよび１７０ｂが形成されると、例えば、ブロック１１０および１３０の少なくとも一つの領域にドーピングを行うことにより、トランジスタの形成が完了する。そして、ブロック１１０および１３０、および、場合によってはゲート１５０のシリサイディングが、有利に、実施され得る。このシリサイディングは、例えば、ニッケル等の金属の蒸着ステップ、シリサイディングアニーリングのステップ、不要な金属の選択的除去を含み得る。
【００５５】
前述した実施形態の方法の一バリエーションに従い、他のスタック１００５が形成され得る。この他のスタック１００５は、前記第二の材料をベースとする「犠牲」層１０６０、１０６１、１０６２と、前記第一の材料をベースとする半導体層１０４１、１０４２とが、それぞれ交互になって形成され得るが、前述したスタック１０５に関して異なる配置がされている。このスタック１００５では、基質１００の誘電層１０２は、第二の材料に基づく犠牲層１０６０に覆われ接しており、自身は第一の材料に基づく層１０４１に覆われており、自身は第二の材料に基づく層と第一の材料に基づく層とが交互になって覆われている。この他のスタック１００５が形成されると、図１、２、３に関連して前述したものと同じステップ方法が実施され得る。本方法のこのバリエーションを用いて、基質１００の誘電層から分離した半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄと、ゲート誘電体とゲート材料とが半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの各部分の全周囲に形成された、または、各半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの周囲にリングを形成する、全周囲ゲート１０５とを得ることができる（図１５Ａ、１５Ｂ）。
【００５６】
図１、２、３に関連して前述した実施形態の方法の他のバリエーションに従い、例えばキャビティ１３６の第二の材料の除去後（図１Ｅ、２Ｅ、３Ｅに関連して前述）、第一の材料に基づく分離半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄを形成するために、基質１００の誘電層１０２の厚みを削り得る。この削除は、基質１００誘電層１０２からバー１０４ａ、１０４ｃを分離し、この誘電層１０２とバー１０４ａ、１０４ｃとの間にスペースを形成するように、例えば、HFを用いた湿式エッチング等、層１０２の誘電材料の異方性エッチングにより行われ得る。このようにして形成されたバー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄは、基質１００の上方にすべて懸架された状態となり、後者とは接触しない（図１６Ａ）。次に、ゲートを形成するため、図１Ｆ−１Ｇ、２Ｆ−２Ｇ、３Ｆ−３Ｇに関連して前述したものと同じ方法ステップを実施し得、次に、スペーサー１７０ａ、１７０ｂを形成する。本バリエーションを用いて、ゲート誘電体とゲート材料とが半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの各部分の全周囲に形成された、または、各半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの周囲にリングを形成する、全周囲ゲート１５２を得ることができる（図１６Ｂ）。 
【００５７】
上述した本方法例の一バリエーション（不図示）に従い、スタック１０５に対するバッファーまたは防護層が、第一のブロック１１０、第二のブロック１３０、及び構造１２０の形成前に、前記スタックに蒸着され得る。この「バッファー」層は、SiO2ベースで、厚みは、例えば、5〜50ナノメータであり、例えば、Si3N4に基づく第一の分離層１３２により覆われる。
【００５８】
マイクロ電子手法の他の例を、図４Ａ−４Ｇ；５Ａ−５Ｇ；６Ａ−６Ｇに関連して提供する（図Ａ−４Ｇは、製造過程でのマイクロ電子デバイスの平面図を、図５Ａ−５Ｇは、製造過程でのマイクロ電子デバイスの、Ｘ´Ｘ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｉ(→)；ｋ(→)］に平行な面に沿った断面図を、図６Ａ−６Ｇは、製造過程でのマイクロ電子デバイスの、Ｙ´Ｙ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｊ(→)；ｋ(→)］に平行な面に沿った断面図を示す）。
【００５９】
本バリエーションでは、例えば絶縁体上の半導体タイプの基質２００の上に、例えばSi等の第一の材料をベースとする層２０４１、２０４２と、第一の材料とは異なるとともに、第一の材料に関して選択的にエッチングされ得る第二の材料をベースとする層２０６１、２０６２とを交互に形成する。第二の材料は、例えば、SiGe等の半導体であり得る。スタック２０５は、例えば、複数の連続的なエピタキシャル法で形成され得る。続いて、スタック２０５上方に、例えばSi3N4に基づく、少なくとも一つの第一分離層２３２を蒸着する。次に、例えば、フォトリソグラフィ法を用いて、または、例えば電子ビーム（「e-beam」）を用いて、または、電子ビームとdeep UV線を用いるハイブリッドプロセスを用いて、または、第一の誘電層２３２上へのナノメーターサイズのパターン（「ナノーインプリンティング」）のモデリング方法により、マスク（不図示）を形成する。次に、少なくとも一つの第一の半導体ソース領域パターン２３２ａ、少なくとも一つの第二の半導体ドレイン領域パターン２３２ｂ、第一のパターン２３２ａと第二のパターン２３２ｂとを繋ぐ、例えば第三のパターン、第一のパターン２３２ａと第二のパターン２３２ｂとを繋ぐ、第四のパターン等の、２つの平行で分離した細長い形態の、一つまたは複数のパターンを、第一の分離層２３２に形成するように、マスクを介して、分離層２３２のエッチングを行う。次に、第一のパターン２３２ａの下に、少なくとも一つのトランジスタソース領域として機能するよう設計された少なくとも一つの第一のブロック２１０と、第二のパターン２３２ｂの下に、少なくとも一つのトランジスタドレイン領域として機能するよう設計された少なくとも一つの第二のブロック２３０と、第三および第四のパターン２３２ｃ、２３２ｄのそれぞれの下に、第一のブロック２１０と第二のブロック２３０とを繋ぐバーの第一のスタック２２０ａと、バーの第二のスタック２２０ｂとを形成するように、プラズマを用いた異方性エッチングにより、マスクおよび分離層２３２を介して、スタック２０５をエッチングする。バーのスタック２２０ａおよび２２０ｂには、トランジスタチャネルのブランチが形成される。このように形成されたエッチングされたスタック２０５の上の、ブロック２１０および２３０、バー２２０ａおよび２２０ｂのスタックは、分離層２３２により覆われる。次に、マスクが除去される（図４Ａ、５Ａ、６Ａ）。
【００６０】
続いて、第一のブロック２１０および第二のブロック２３０の側壁または側面に対して、分離領域を形成する。
【００６１】
これを行うために、例えばHSQ（hydrogen silsesquioxane）材料等の、電子ビームの露光に反応可能な、または電子ビームの作用に反応する誘電層２３４を、エッチングされたスタック２０５の上と周囲に蒸着する。次に、ブロック２１０および２３０の側面または側壁に対する分離厚を維持するように、誘電材料２３４の層の部分的除去を行う。電子ビームを用いたリソグラフィが行われる。電子ビームに露光されない誘電材料の層２３４の一部は、例えば、希釈TMAH（tetra methyl ammonium hydroxide）を用いて、化学的に除去される。誘電材料２３４は、ソース２１０とドレイン２３０ブロックの間に位置する領域において、この領域に、壁が誘電材料２３４ベースであり、形状がトランジスタゲートパターン２３５ａである、キャビティ２３６を形成するように、特に、部分的に除去される。電子ビームに露光された誘電材料２３４の領域は、少なくとも部分的に、例えばSiO2等の、材料２３４の性質とは異なる性質の誘電材料に基づく領域に変換される。誘電材料２３４の層の維持領域は、ブロック２１０および２３０の側壁に対して位置する分離スペーサー２３７ａおよび２３７ｂを形成する。ブロック２１０と２３０との間に位置する領域において、スペーサー２３７ａと２３７ｂとを分離する距離ｄ２、または、キャビティ２３６の幅ｄ２は、均一である（ｄ２は、図４Ｂに示される軸Ｘ´Ｘに平行な方向で測定される）。この距離または幅ｄ２は、例えば、5〜50ナノメータの間であり、ブロック２１０と２３０との間のキャビティ２３６に形成されるゲートの臨界サイズに比例する（図４Ｂ、５Ｂ、６Ｂ）。
【００６２】
次に、キャビティ２３６により露出している構造２２０の一部、特に、キャビティ２３６に位置する第二材料に基づく層２０６１、２０６２の一部を除去する。この除去は、第一の材料に基づく明確に分離した半導体バー２０４ａ、２０４ｂ、２０４ｃ、２０４ｄを形成するように、例えば異方性エッチング等の、第一の材料に関して選択的な、第二の材料のエッチングを用いて行われる。第二の材料のエッチングは、例えばCF4を用いた乾式エッチング、または、例えばHNO3:HF:CH3COOH:H2Oを用いた湿式エッチング、または、一般に「Secco」と呼ばれる手法により行われ得る（図４Ｃ、５Ｃ、６Ｃ）。
【００６３】
続いて、Damasceneタイプ法を用いて、ゲート２５０がキャビティ２３６に形成される。まず、キャビティ２３６により露出したバー２０４ａ、２０４ｂ、２０４ｃ、２０４ｄの周囲に、ゲート誘電材料２４２を蒸着し、次に、例えば、TiNまたはTaNまたはWSi等の金属の少なくとも一つの第一ゲート材料２４６を、例えば、3〜12ナノメータの厚みを形成し、バー２０４ａ、２０４ｂ、２０４ｃ、２０４ｄの周囲のゲート誘電材料２４２を覆うように、蒸着する。次に、キャビティ２３６は、例えば、ポリシリコン等の半導体であり得る第二のゲート材料２４８で充填される。充填は、第一の分離層２３２で停止するCMP研磨ステップに続く（図４Ｄ、５Ｄ、６Ｄ）。
【００６４】
次に、ポリマーまたは感光レジン、またはフォトエッチングにより形成された硬マスクベースであり得るマスク２６０を形成する。マスク２６０は、第一半導体ブロック２１０と第二半導体ブロック２３０との間に位置する、ゲート材料２４６、２４８に基づく領域を覆い保護するように形成される。マスク２６０は、ゲートコンタクトパターン２６０ｂをも含む。マスク２６０は、例えば、レジン層の蒸着後、直接描画またはマスクを介して分離することで形成され得る（図４Ｅ、５Ｅ、６Ｅ）。
【００６５】
パターン２６０ａを再形成するように、ゲート誘電体２４２に関して、ゲート材料２４６、２４８の、選択的および、例えば異方性のエッチングが行われる。このエッチングは異方性であり、例えばプラズマを用いて行われる。次に、マスク２６０を除去する。 
【００６６】
次に、ブロック２１０および２３０と、ブロック２２０ａおよび２２０ｂ上方の、層２３２を除去するように、第一の分離層２３２の部分的除去を行う。このエッチングは、例えば、H3PO4等を用いた、異方性エッチングを介して行われ得る（図４Ｇ、５Ｇ、６Ｇ）。
【００６７】
トランジスタソース領域が形成された第一のブロック２１０と、トランジスタドレイン領域が形成された第二のブロック２３０と、基質に接触しない一つまたは複数のバー２０４ｃ、２０４ｄを含む、第一のブロック２１０と第二のブロック２３０とを結ぶ複数の分離バーと、少なくとも部分的にバー２０４ａ、２０４ｂ、２０４ｃ、２０４ｄを囲むゲート２５０と、基質２００の誘電層２０２上に置かれ、ブロック２１０と２３０の側壁または側面に形成される分離領域２３７ａ、２３７ｂ、またはスペーサーと、を基質上に有するマイクロ電子デバイスが、このように形成される。ゲート２５０は、ブロック２１０と２３０との間に、均一な臨界サイズｄ２を有している。分離スペーサー２３７ａおよび２３７ｂは、ゲート２５０に接し、全体として、前記ゲートをソースおよびドレイン領域ブロックから分離している。第一のブロック２１０と第二のブロック２３０とを繋ぐバー２０４ａ、２０４ｂ、２０４ｃ、２０４ｄは、スペーサー２３７ａ、２３７ｂおよびゲート２５０を貫通する。このタイプのマイクロ電子デバイスは、図１３の透視図に従い図示される。
【００６８】
スペーサー２３７ａ、２３７ｂが形成されると、例えば、ブロック２１０および２３０のドーピングを実施して、トランジスタの形成が完了する。そして、ブロック１１０および１３０、および、ゲート１５０のシリサイディングが実施され得る。このシリサイディングは、例えば、ニッケル等の金属の蒸着ステップ、シリサイディングアニーリングのステップ、不要な金属の選択的除去を含み得る。
【００６９】
上述した本方法例の一バリエーションに従い、例えばHSQタイプ等の電子ビームに反応可能な誘電材料２３４の層を、エッチングされたスタック２０５の上と周囲に蒸着した後、ソース２１０とドレイン２３０ブロックとの間に位置する領域に、壁が誘電材料２３４ベースであり、形状がトタンジスタゲートパターン２３５ａおよびゲートパターン２３５ａの延長上のゲートコンタクトパターン２３５ｂである、キャビティ２３６を形成するように、誘電材料２３４を部分的に除去する（図１Ａ）。次に、前例のように、明確に分離したバー２０４ａ、２０４ｂ、２０４ｃ、２０４ｄを形成する。次に、キャビティにおいて少なくとも一つのゲート誘電体と少なくとも一つのゲート材料とを蒸着し、キャビティ２３６に、ゲート２５０およびゲートコンタクト２５２を形成する（図１４Ｂ）。
【００７０】
図１、２、および３に関して前述したマイクロ電子手法例の他のバリエーションを、図７Ａ−７Ｇ；８Ａ−８Ｇ；９Ａ−９Ｇに関連して提供する（図７Ａ−７Ｇは、製造過程でのマイクロ電子デバイスの平面図を、図８Ａ−８Ｇは、製造過程でのマイクロ電子デバイスの、Ｘ´Ｘ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｉ(→)；ｋ(→)］に平行な面に沿った断面図を、図９Ａ−９Ｇは、製造過程でのマイクロ電子デバイスの、Ｙ´Ｙ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｊ(→)；ｋ(→)］に平行な面に沿った断面図を示す）。図１、２、および３に関して与えられた方法例により、まず、基質１００上に薄層１０４１、１０６１、１０４２、１０６２のスタック１０５を形成し、次に、第一のソース領域ブロック１１０、第二のドレイン領域ブロック１３０、および、第一のブロック１１０と第二のブロック１３０とをつなぎ他の２つの分離ブロックを形成する構造１２０を形成するように、このスタック１０５をエッチングする。次に、例えばSi3N4等に基づく第一の誘電材料に基づく第一の分離層３３２を、エッチングされたスタック１０５の上と周囲に蒸着する。このバリエーションに従い、少なくとも一つのゲートパターン３３５ａと、場合によっては、ゲートコンタクトパターン３３５ｂとを、第一の分離層３３２に蒸着したマスク層３３３に形成する。パターン３３５ａおよび３３５ｂは、例えば、フォトリソグラフィにより形成され得る。この場合、マスク３３３は、例えば、感光レジンの層であり得る（図７Ａ、８Ａ、９Ａ）。
【００７１】
次に、マスク層３３３のパターン３３５ａおよび３３５ｂを介して、これらのパターンを第一の分離層３３２に再形成するように、第一の分離層３３２をエッチングする。この第一の分離層３３２は、好ましくは、パターン３３５ａおよび３３５ｂの下でのみ維持される。このエッチングは、例えば、プラズマエッチングを用いて行われ得る（図７Ｂ、８Ｂ、９Ｂ）。
【００７２】
次に、例えば、次の連鎖H2SO4＋H2O2、次にH2O2＋NH4OH＋H2O、次にプラズマO2＋H2＋N2により、レジン３３３層を除去する。次に、例えば、HTO（High Thermal Oxide）タイプの誘電体に基づく、第二の誘電体材料に基づく第二の分離層３３４を、第一の分離層３３２に形成されたゲート３３５ａおよびゲートコンタクト３３５ｂパターンの上と周囲に蒸着する。次に、第一の分離層３３２に形成されたパターン３３５ａおよび３３５ｂの上方に位置する第二の分離層３３４の一部を除去する。この除去は、パターン３３５ａおよび３３５ｂを露出するように、CMP研磨により実施され得る（図７Ｃ、８Ｃ、９Ｃ）。
【００７３】
次に、第一分離層３３２、特に、パターン３３５ａおよび３３５ｂを除去する。この除去は、第二の分離層３３４に、ゲートパターン１３５ａ及びゲートコンタクトパターン１３５ｂの形状を有するキャビティ３３６を形成するように、例えば、H3PO4に基づく湿式エッチング等、選択的エッチングで行われ得る。キャビティ３３６は、基質１００の誘電層１０２と、半導体ブロック１１０と１３０とをつなぐ構造１２０のスタック１２０ａおよび１２０ｂの一部を露出する（図７Ｄ、８Ｄ、９Ｄ）。
【００７４】
次に、スタッ１０５から、第二の材料ベースでありキャビティ３３６に位置する層１０６１、層１０６２の一部を除去する。この除去は、例えば、CF4ベースのプラズマを用いた乾式エッチング、または、HNO3:HF:CH3COOH:H2Oを用いた湿式エッチング、または、「Secco」と呼ばれる手法により行われ得る。キャビティ３３６の第二の材料の除去に続き、第一の材料ベースであり、第一のブロック１１０と第二のブロック１３０とをつなぐ分離半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄが形成される。バー１０４ｂ、１０４ｄは、誘電層１０２に接触せず、第一のブロック１１０と第二のブロック１３０との間に懸架され、基質１００の上方に位置する（図７Ｅ、８Ｅ、９Ｅ）。
【００７５】
次に、Damascene法を用いて、ゲート３５０が形成される。まず、キャビティ３３６により露出しているバー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの周囲にゲート誘電材料３４２を蒸着し、次に、バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの周囲のゲート誘電材料３４２を覆うように、例えば、TiN、またはTaN、またはWSi等の金属材料３４６を蒸着する。次に、キャビティ３３６において、例えば、ポリシリコン等の半導体であり得るゲート材料３４８を蒸着する。充填は、第一の分離層１３２で停止するCMP研磨ステップに続く（図７Ｆ、８Ｆ、９Ｆ）。
【００７６】
次に、キャビティ３３６が形成された第二の分離層３３４から、ゲート３５０に対して、スペーサー３７０ａ、３７０ｂを形成する。これを行うために、例えば、プラズマを用いた異方性エッチングを用いて、第二の分離層３３４から得られた分離領域３７０ａ及び３７０ｂをゲート３５０の両側に維持し、前記ゲートを、それぞれソース領域およびドレイン領域として機能するように設計されたブロック１１０およびブロック１３０から分離するように、層３３４の部分的除去を実施する（図７Ｇ、８Ｇ、９Ｇ）。分離領域３７０ａおよび３７０ｂは、ゲート３５０をブロック１１０および１３０から完全に分離するように、ソースおよびドレイン半導体ブロック１１０および１３０の側壁と、場合によってはブロックの全高で接する。
【００７７】
マイクロ電子手法の他の実施形態を、図１０Ａ−１０Ｆ；１１Ａ−１１Ｆ；１２Ａ−１２Ｆに関連して提供する（図１０Ａ−１０Ｆは、製造過程でのマイクロ電子デバイスの平面図を、１１Ａ−１１Ｆは、製造過程でのマイクロ電子デバイスの、Ｘ´Ｘ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｉ(→)；ｋ(→)］に平行な面に沿った断面図を、１２Ａ−１２Ｆは、製造過程でのマイクロ電子デバイスの、Ｙ´Ｙ軸を通り、直交基準［ｏ；ｉ(→)；ｊ(→)；ｋ(→)］の平面［ｏ；ｊ(→)；ｋ(→)］に平行な面に沿った断面図を示す）。
【００７８】
本例においては、図１、２、および３に示される、例えば、Si等の第一の半導体材料に基づく薄１０４１、１０４２と、SiGe等の第二の半導体材料に基づく薄１０６１、１０６２とを交互に含む、薄層のスタック１０５を形成する。次に、第一のソース領域ブロック１１０、第二のドレイン領域ブロック１３０、構造１２０を形成するように、このスタック１０５をエッチングする。次に、例えばHSQ材料等の、電子ビームの作用下で反応可能な、第一の誘電材料に基づく分離層を蒸着する。次に、ゲートパターン４３５ａおよびゲートコンタクトパターン４３５ｂの形状を有するダミーゲート、または、分離マスクを、例えば、電子ビームを用いたリソグラフィにより、材料４３３に形成する（図１０Ａ、１１Ａ、１２Ａ）。電子ビームの利用は、例えば、50ナノメータより小さい、均一な、臨界サイズの細かいゲートパターン４３５ａの形成を可能にする。
【００７９】
次に、マスクの両側と、場合によっては上に、第二の誘電材料を蒸着する。第二の誘電材料は、例えば、Si3N4またはSiO2ベースであり得る。次に、例えば、機械的ー化学的研磨を用いて、第二の誘電材料の厚みと、場合によっては、マスクの厚みを縮小する。研磨は、第一の誘電材料４３３に基づくマスクの厚みと、第二の誘電材料４３４の厚みとが、等しく、または実質的に等しくなるように行われ得る（図１０Ｂ、１１Ｂ、１２Ｂ）。
【００８０】
続いて、第二の誘電材料４３４に基づく層にキャビティ４３６を形成するように、第一の誘電材料に基づくマスク４３３を除去する。第一の誘電材料４３３の除去は、例えば、１％濃度の希釈HFを用いた異方性エッチング等、例えば、第二の誘電材料４３４に関する選択的エッチングにより行われ得る。形成されたキャビティ４３６は、ゲート４３５ａおよびコンタクト４３５ｂパターンを再形成し、チャネルとして機能する様に設計された、構造１２０のスタック１２０ａおよび１２０ｂの一部と、基質１００の分離層１０２とを露出する（図１０Ｃ、１１Ｃ、１２Ｃ）。
【００８１】
次に、キャビティにより露出された構造１２０と、特に、キャビティに位置する前記第二の材料に基づく層１０６１、１０６２の一部を除去する。この除去は、分離半導体バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄを形成するように、第一の材料に関して選択的な、第二の材料の異方性エッチングを用いて行われ得る。このエッチングは、例えば、CF4を用いた乾式エッチング、または、HNO3:HF:CH3COOH:H2Oを用いた湿式エッチング、または、SECCOにより行われ得る（図１０Ｄ、１１Ｄ、１２Ｄ）。
【００８２】
次に、Damasceneタイプ法を用いて、キャビティ４３６にゲート３５０が形成される。まず、キャビティ３３６により露出しているバー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの周囲に、ゲート誘電材料４４２を蒸着し、次に、バー１０４ａ、１０４ｂ、１０４ｃ、１０４ｄの周囲のゲート誘電材料４４２を覆うように、例えば、TiN等の金属材料４４６を蒸着する。次に、キャビティ４３６が、例えば、ポリシリコン等の半導体であり得るゲート材料４４８で充填される（図１０Ｅ、１１Ｅ、１２Ｅ）。充填は、潜在的に、CMP研磨ステップに続く。
【００８３】
続いて、ゲート４５０に対して、スペーサー３７０ａ、３７０ｂを形成する（図１０Ｆ、１１Ｆ、１２Ｆ）。このために、特に、第一のブロック１１０および第二のブロック１２０上と、構造１２０上とにおいて、層４３４の部分的除去を実施する。この部分的除去は、第二誘電材料に基づく分離領域４７０ａ及び４７０ｂをゲート４５０の両側に維持し、前記ゲートを、それぞれソース領域およびドレイン領域として機能するように設計されたブロック１１０およびブロック１３０から分離するように、例えば、プラズマを用いた異方性エッチングを用いて行われ得る。分離領域４７０ａおよび４７０ｂは、基質上に位置し、ブロック１１０および１３０の側壁に対して形成される。分離領域４７０ａおよび４７０ｂは、ゲートと半導体ブロック１１０および１３０との間の完全な分離を形成するように、ブロック１１０および１３０の側壁の全高に対して形成され得る。
【００８４】
本発明は、スタック１０５、２０５、１００５を形成するために供給された材料の例に限定されるものではない。層１０４１、１０４２、２０４１、２０４２が形成される第一の材料は、前述した例とは潜在的に異なり得る。バリエーションに従えば、前記第一の半導体材料は、例えば、SiGe、またはGe等、および／または、例えば拘束（contraint）Ge等の拘束（contraint）半導体材料、および／または、例えばSiGeCまたはSiC等のカーボン等の添加物を含む所与の半導体である。この添加物は、原子の形態で、前記所与の半導体と関連して基質に位置し、例えば１％から２％の間の割合である。
【００８５】
犠牲層１０６０、１０６１、１０６２、２０６１、２０６２が形成される第二の材料は、前述した例とは潜在的に異なり得る。前記第二の材料は、第一の材料とは異ってドープされ、および／または、異なった半導体材料をベースとし、および／または、異なった化学量を有して、第一の材料とは異なり、第一の材料に関して選択的にエッチングされ得るように選択される。
【００８６】
第一のケースでは、例えば、前記第一の材料は、Si、または、カーボン等の添加物を有するSiであり、前記第二の材料は、潜在的に、SiGe、または、カーボン等の添加物を有するSiGe、または、ボロン等の添加物を有するSiGe、またはドープSiベースであり得る。
【００８７】
第二のケースでは、例えば、前記第一の材料は、SiGe、または、カーボン等の添加物を有するSiGeであり、前記第二の材料は、ドープSiGe、または、ドープSi、または、潜在的に、第一の材料とは異なる化学量を有するSiGeベースであり得る。
【００８８】
第三のケースでは、例えば、前記第一の材料は、Ge、または、拘束（contraint）Geであり、前記第二の材料は、潜在的に、SiGe、または、ドープSiGe、または、拘束（contraint）Siベースであり得る。
【図面の簡単な説明】
【００８９】
【図１Ａ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図１Ｂ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図１Ｃ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図１Ｄ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図１Ｅ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図１Ｆ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図１Ｇ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図２Ａ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図２Ｂ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図２Ｃ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図２Ｄ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図２Ｅ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図２Ｆ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図２Ｇ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図３Ａ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図３Ｂ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図３Ｃ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図３Ｄ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図３Ｅ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図３Ｆ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図３Ｇ】マルチブランチトランジスタチャネル構造上の、少なくとも一つの「サラウンディング」トランジスタゲートと、このゲートの分離空間の形成を含む、本発明に従う、マイクロ電子手法の第一の実施形態を示す。
【図４Ａ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図４Ｂ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図４Ｃ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図４Ｄ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図４Ｅ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図４Ｆ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図４Ｇ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図５Ａ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図５Ｂ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図５Ｃ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図５Ｄ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図５Ｅ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図５Ｆ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図５Ｇ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図６Ａ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図６Ｂ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図６Ｃ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図６Ｄ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図６Ｅ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図６Ｆ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図６Ｇ】トランジスタの「サラウンディング」ゲートに対する分離空間の形成と、これらの分離空間の間のゲートの形成とを含む、本発明に従う、マイクロ電子手法の第二の実施形態を示す。
【図７Ａ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図７Ｂ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図７Ｃ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図７Ｄ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図７Ｅ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図７Ｆ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図７Ｇ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図８Ａ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図８Ｂ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図８Ｃ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図８Ｄ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図８Ｅ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図８Ｆ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図８Ｇ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図９Ａ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図９Ｂ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図９Ｃ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図９Ｄ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図９Ｅ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図９Ｆ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図９Ｇ】マルチブランチトランジスタチャネル構造上の、少なくとも一つのトランジスタゲートと、このゲートに対する分離空間の形成を含む、本発明に従う、マイクロ電子手法の第三の実施形態を示す。
【図１０Ａ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１０Ｂ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１０Ｃ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１０Ｄ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１０Ｅ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１０Ｆ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１１Ａ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１１Ｂ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１１Ｃ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１１Ｄ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１１Ｅ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１１Ｆ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１２Ａ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１２Ｂ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１２Ｃ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１２Ｄ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１２Ｅ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１２Ｆ】マルチブランチトランジスタチャネル構造上の、一つのトランジスタゲートと、このゲートに対する分離空間の生成を含む、本発明に従う、マイクロ電子手法の第四の実施形態を示す。
【図１３】本発明に従う、マイクロ電子デバイスの実施例を示す。
【図１４Ａ】本方法の第二の実施例のバリエーションを示す。
【図１４Ｂ】本方法の第二の実施例のバリエーションを示す。
【図１５Ａ】本方法の第一の実施例のバリエーションを示す。
【図１５Ｂ】本方法の第一の実施例のバリエーションを示す。
【図１６Ａ】本方法の第一の実施例の他のバリエーションを示す。
【図１６Ｂ】本方法の第一の実施例の他のバリエーションを示す。
【符号の説明】
【００９０】
１００−１０２、２００−２０２  支持体
１０２、２０２  誘電層
１０４１、１０４２、１０６０、１０６１、１０６２  層
１０４ｃ、１０４ｄ、２０４ｃ、２０４ｄ  バー（半導体バー）
１０５、２０５、１００５  スタック
１１０、２１０  第一のブロック
１２０、１２０ａ、１２０ｂ、２２０、２２０ａ  構造
１３０、２３０  第二のブロック
１３２、３３４、４３２、４３４  分離マスク
１３６、２３６、３３６、４３６、５３６  キャビティ
１７０ａ、２３７ａ、３７０ａ、４７０ａ  第一の分離領域
１７０ｂ、２３７ｂ、３７０ｂ、４７０ｂ  第二の分離領域
１３５ａ、３３５ａ、４３５ａ  トランジスタゲートパターン
２３５ｂ  トランジスタゲートコンタクトパターン
１４２、２４２、３４２、４４２  ゲート誘電体
１４６、１４８、２４６、３４６、３４８、４４６、４４８  ゲート材料
２０４１、２０４２、２０６１、２０６２  層
２３４  誘電材料
２４６、２４８  ゲート材料
【図１Ａ】
2009522760.tif 000003
【図１Ｂ】
2009522760.tif 000004
【図１Ｃ】
2009522760.tif 000005
【図１Ｄ】
2009522760.tif 000006
【図１Ｅ】
2009522760.tif 000007
【図１Ｆ】
2009522760.tif 000008
【図１Ｇ】
2009522760.tif 000009
【図２Ａ】
2009522760.tif 000010
【図２Ｂ】
2009522760.tif 000011
【図２Ｃ】
2009522760.tif 000012
【図２Ｄ】
2009522760.tif 000013
【図２Ｅ】
2009522760.tif 000014
【図２Ｆ】
2009522760.tif 000015
【図２Ｇ】
2009522760.tif 000016
【図３Ａ】
2009522760.tif 000017
【図３Ｂ】
2009522760.tif 000018
【図３Ｃ】
2009522760.tif 000019
【図３Ｄ】
2009522760.tif 000020
【図３Ｅ】
2009522760.tif 000021
【図３Ｆ】
2009522760.tif 000022
【図３Ｇ】
2009522760.tif 000023
【図４Ａ】
2009522760.tif 000024
【図４Ｂ】
2009522760.tif 000025
【図４Ｃ】
2009522760.tif 000026
【図４Ｄ】
2009522760.tif 000027
【図４Ｅ】
2009522760.tif 000028
【図４Ｆ】
2009522760.tif 000029
【図４Ｇ】
2009522760.tif 000030
【図５Ａ】
2009522760.tif 000031
【図５Ｂ】
2009522760.tif 000032
【図５Ｃ】
2009522760.tif 000033
【図５Ｄ】
2009522760.tif 000034
【図５Ｅ】
2009522760.tif 000035
【図５Ｆ】
2009522760.tif 000036
【図５Ｇ】
2009522760.tif 000037
【図６Ａ】
2009522760.tif 000038
【図６Ｂ】
2009522760.tif 000039
【図６Ｃ】
2009522760.tif 000040
【図６Ｄ】
2009522760.tif 000041
【図６Ｅ】
2009522760.tif 000042
【図６Ｆ】
2009522760.tif 000043
【図６Ｇ】
2009522760.tif 000044
【図７Ａ】
2009522760.tif 000045
【図７Ｂ】
2009522760.tif 000046
【図７Ｃ】
2009522760.tif 000047
【図７Ｄ】
2009522760.tif 000048
【図７Ｅ】
2009522760.tif 000049
【図７Ｆ】
2009522760.tif 000050
【図７Ｇ】
2009522760.tif 000051
【図８Ａ】
2009522760.tif 000052
【図８Ｂ】
2009522760.tif 000053
【図８Ｃ】
2009522760.tif 000054
【図８Ｄ】
2009522760.tif 000055
【図８Ｅ】
2009522760.tif 000056
【図８Ｆ】
2009522760.tif 000057
【図８Ｇ】
2009522760.tif 000058
【図９Ａ】
2009522760.tif 000059
【図９Ｂ】
2009522760.tif 000060
【図９Ｃ】
2009522760.tif 000061
【図９Ｄ】
2009522760.tif 000062
【図９Ｅ】
2009522760.tif 000063
【図９Ｆ】
2009522760.tif 000064
【図９Ｇ】
2009522760.tif 000065
【図１０Ａ】
2009522760.tif 000066
【図１０Ｂ】
2009522760.tif 000067
【図１０Ｃ】
2009522760.tif 000068
【図１０Ｄ】
2009522760.tif 000069
【図１０Ｅ】
2009522760.tif 000070
【図１０Ｆ】
2009522760.tif 000071
【図１１Ａ】
2009522760.tif 000072
【図１１Ｂ】
2009522760.tif 000073
【図１１Ｃ】
2009522760.tif 000074
【図１１Ｄ】
2009522760.tif 000075
【図１１Ｅ】
2009522760.tif 000076
【図１１Ｆ】
2009522760.tif 000077
【図１２Ａ】
2009522760.tif 000078
【図１２Ｂ】
2009522760.tif 000079
【図１２Ｃ】
2009522760.tif 000080
【図１２Ｄ】
2009522760.tif 000081
【図１２Ｅ】
2009522760.tif 000082
【図１２Ｆ】
2009522760.tif 000083
【図１３】
2009522760.tif 000084
【図１４Ａ】
2009522760.tif 000085
【図１４Ｂ】
2009522760.tif 000086
【図１５Ａ】
2009522760.tif 000087
【図１５Ｂ】
2009522760.tif 000088
【図１６Ａ】
2009522760.tif 000089
【図１６Ｂ】
2009522760.tif 000090
【国際調査報告】
2009522760.tif 000091
2009522760.tif 000092
2009522760.tif 000093
2009522760.tif 000094
2009522760.tif 000095
2009522760.tif 000096