(57)【要約】【課題】アナログ入力信号の相対的に高い周波数成分を抑制することによって、スイッチの出力を効果的にデバウンスすることができるスイッチ回路を提供する。【解決手段】２つの接点要素を有する機械式スイッチ５０２であって、２つの接点要素を物理的に接触させて、スイッチ５０２の操作を表すアナログスイッチ信号を出力する機械式スイッチ５０２と、アナログスイッチ信号を受信し、この信号に基づいてディジタルスイッチ信号を出力するように構成されたシグマデルタ変調器５０３とを備える。【選択図】図５
2009538546.tif 000002
【特許請求の範囲】
【請求項１】
２つの接点要素を有する機械式スイッチであって、２つの接点要素を物理的に接触させて、スイッチの操作を表すアナログスイッチ信号を出力する、機械式スイッチと、
前記アナログスイッチ信号を受信し、この信号に基づいてディジタルスイッチ信号を出力するように構成されたシグマデルタ変調器であって、前記アナログ入力信号の相対的に高い周波数成分を抑制して、前記スイッチの出力をデバウンスする周波数応答を有するシグマデルタ変調器とを備えた、スイッチ回路。
【請求項２】
請求項１において、複数の機械式スイッチを備え、前記複数のスイッチの各操作を表す単一のアナログスイッチ信号が前記複数のスイッチによって出力されて、シグマデルタ変調器によって受信される、スイッチ回路。
【請求項３】
請求項２において、２次元のスイッチアレイを備え、各スイッチは第１次元の行および第２次元の列上に配置され、前記アレイの各行はその行内に配置された前記各スイッチの操作を表す単一のアナログスイッチ信号を出力する、スイッチ回路。
【請求項４】
請求項３において、各列に順に電流を供給することによって前記アレイの各列を順次作動させ、前記アレイの行によって出力される前記単一アナログスイッチ信号の瞬時値が、その行の現在作動されている列に配置されたスイッチの操作を表す、スイッチ回路。
【請求項５】
請求項２から４のいずれか一項において、前記複数のスイッチの１つの操作によって、前記単一アナログスイッチ信号が特定の電圧レベルを有する、スイッチ回路。
【請求項６】
請求項５において、前記特定の電圧レベルは、いずれのスイッチが操作されているかに関係なく、同一である、スイッチ回路。
【請求項７】
請求項５において、前記特定の電圧レベルは、いずれのスイッチが操作されているかに応じて、異なっている、スイッチ回路。
【請求項８】
請求項７において、前記アレイの行内の１つのスイッチの操作によって、前記単一のアナログスイッチ信号が、この操作されたスイッチの前記特定の電圧レベルを有するように、前記行内に配置された各スイッチは特定の電圧レベルに関連付けられている、スイッチ回路。
【請求項９】
請求項８において、前記アレイの行は分圧器を備え、スイッチの操作によって、前記単一のアナログスイッチ信号が、この操作されたスイッチに接続された前記特定の電圧レベルを有するように、前記行内に配置された各スイッチは前記分圧器内の特定の電圧レベルに接続されている、スイッチ回路。
【請求項１０】
請求項１から９のいずれか一項において、前記シグマデルタ変調器が、
前記アナログスイッチ信号に調節信号を加えて合計出力信号を生成する加算ユニットと、
前記前記合計出力信号を受信し、この信号に応じて積分出力信号を生成する積分器と、
前記積分出力信号を受信し、この信号に応じて前記ディジタルスイッチ信号を生成する量子化器と、
前記調節信号を生成するフィードバックループとを備えた、スイッチ回路。
【請求項１１】
請求項１０において、前記フィードバックループは、前記ディジタル出力信号を受信し、この信号に応じて調節信号を生成するディジタル−アナログ変換器を備えた、スイッチ回路。
【請求項１２】
請求項１０において、前記フィードバックループは、前記調節信号用に２つの所定の値のうちの１つを選択する論理回路を備え、この選択は、前記ディジタル出力信号および制御信号の両方に基づいて実行される、スイッチ回路。
【請求項１３】
請求項１０において、前記フィードバックループは、前記調節信号用に２つの境界値のうちの１つを選択する選択回路を備え、この選択は、前記ディジタル出力信号に基づいて実行される、スイッチ回路。
【請求項１４】
請求項１から１３のいずれか一項において、前記シグマデルタ変調器は、ユーザによる前記機械式スイッチの操作の最大頻度を超えるサンプリングレートで前記アナログ入力信号をサンプリングする、スイッチ回路。
【請求項１５】
請求項１４において、前記シグマデルタ変調器は、２０Hzを超えるサンプリングレートで前記アナログ入力信号をサンプリングする、スイッチ回路。
【請求項１６】
請求項１から１５のいずれか一項において、前記シグマデルタ変調器は、５．１２kHz以上のクロック信号を受信する、スイッチ回路。
【請求項１７】
請求項１から１６のいずれか一項において、前記シグマデルタ変調器は、前記アナログスイッチ信号のローパスフィルタとして機能する、スイッチ回路。
【請求項１８】
請求項１から１７のいずれか一項において、前記シグマデルタ変調器は、ユーザによる機械式スイッチの操作を表す前記アナログ入力信号の低周波数成分に対して前記アナログ入力信号の相対的に高い周波数成分を抑制できるような周波数応答を有する、スイッチ回路。
【請求項１９】
機械式スイッチの出力をデバウンスするように、シグマデルタ変調器を使用する方法。
【請求項２０】
添付図面に関連して、基本的に本明細書に開示されたスイッチ回路。
【請求項２１】
添付図面に関連して、基本的に本明細書に開示されたシグマデルタ変調器の使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接点がスイッチの２つの接点要素間で開閉されるときに発生する、スイッチ出力信号中の高周波振動分を除去するデバウンシング回路に関する。
【背景技術】
【０００２】
スイッチまたはキーはユーザ入力装置として広く使用されている。多くのスイッチは機械式装置である。最も簡単な事例では、スイッチは接点と称される２つの金属部品から構成され、接点が接触することによって回路を閉じ、設定が離隔されることによって回路を開く。接点に作用力を加えるアクチュエータは任意のタイプの機械的接続機構、例えばトグル、ロカーまたはプッシュボタンであってもよく、あるいは、リレーにおけるように、自動的に発生する作用力であってもよい。
【０００３】
簡単な金属接点スイッチは、底部に回路の２部分に接触するための金属ストリップを備えたプランジャを有するばね付勢キーを有する。変形例では、プランジャの底部と金属ストリップとの間に小型の発泡体が置かれてもよい。このようなスイッチは、触覚応答を提供する上に製造コストが安いという利点を有する。しかし、接点は急速に磨耗または腐食する傾向がある。他のスイッチとして、ラバードームスイッチおよびメンブレンスイッチ（薄膜スイッチ）などがある。
【０００４】
ラバードームスイッチは、硬質カーボン中央部を有する小型で可撓性ラバードームを用いる。キーが押されると、キーのボタン上のプランジャがドームを下方に押し、カーボン中央部をキーの下側の表面に押し付ける。キーが押されている間、カーボン中央部はキーの下側の表面を完全なものにしている。キーが解放されると、ドームはその最初の位置に跳ね返って戻り、回路が開く。ラバードームスイッチは、また、適度な触覚応答を提供し、低コストである。
【０００５】
メンブレンスイッチは一般に、キーパッドまたはキーボードに使用される。メンブレンスイッチは、各キーに対してスイッチを有するのでなく、その上にパターンが印刷された連続メンブレンを使用し、キーが押されると回路を完全なものにする。メンブレンキーボードによっては、個々のキーに対して個別のキーヘッドを用いるのではなく、各キー表示が印刷された平坦な表面を使用するものもある。メンブレンキーボードは優れた触覚応答を有さないが、一般的に低コストである。
【０００６】
多くの場合、スイッチはグループ化され、複数スイッチを有するキーパッドまたはキーボードを構成する。各キーを個々のワイヤに接続するのでなく、キーボードは一般に、キーまたはスイッチが行および列に接続されてマトリクスを構成するように配置される。キーが押されていることを検出するために、キーボードは一般に、各列を順次作動させることによってマトリクスを「走査」し、いずれの行が作動しているかを検出する。列は、電流を通すことによって作動する。電流が行によって出力されると、キーが押されていることが検出される。列が作動されて電流が１つまたは複数の行によって出力されると、これにより、その列とその１つまたは複数の行との間の交点に位置するキーが押されていることが示される。図１に単純なキーマトリクスを示す。
【０００７】
キーが機械式装置である場合、このような装置は、接点が強制的に接触されるかまたは離隔されるとき、接触バウンス（跳ね返り）またはチャタリング（びびり振動）を受ける傾向にあるため、問題が発生する。接点バウンスは接点のモーメントおよび弾性によって発生し、図２に示すとおり、急激なパルス電流を引き起こす。この高周波数振動は、キーボードコントローラによって検出されるために問題を発生させ、いわゆる「誤トリガー」が生じ、キーボードコントローラはユーザによる１回のキー押下から複数のキー操作を検出する。したがって、機械式スイッチからの信号出力は一般に、「デバウンシング」回路を通り、この高周波数チャッタリングが除去される。
【０００８】
デバウンシング回路は、低周波数キー信号に重畳した高周波数チャタリングを含む入力スイッチ信号を受信する回路である。デバウンシング回路の役割は、高周波数チャタリングを除去するが、低周波数の開閉信号（キーイング信号）は保持することである。
【０００９】
図３に単純なデバウンシング回路を示す。この回路は抵抗３０１とキャパシタ３０２とを有する。デバウンシング回路は、ローパスフィルタとして作用してスイッチ出力から高周波数チャタリング成分を除去する簡単なＲＣ回路である。抵抗値および静電容量値は、予測されるキーイング周波数およびチャタリング周波数に適切な周波数応答を与えるように選択される。この回路の問題点は応答速度が遅いことである。したがって、「デバウンシング」された出力信号に、キーが押されたことが現れない場合がある。
【００１０】
図４に改良されたデバウンシング回路を示す。この回路は、「セット−リセット」フリップフロップ４０３として配置された２つのＮＡＮＤゲート４０１、４０２を備える。デバウンス信号はノード４０４に出力される。この回路はスイッチ信号から高周波数チャタリングを良好に除去し、高速の応答特性を有し、キーボードコントローラに供給するのに適したディジタル信号を出力する。しかし、この回路は、単一のスイッチを受信および良好にデバウンスすることしかできない、という欠点を有する。キーマトリクスに配置されたスイッチについては、したがって、各スイッチに対して個別のデバウンシング回路が設けられている。通常は、スイッチデバウンシング回路はマトリクス回路にハードウェア組み込みされている。
【００１１】
電流信号は、有利には、分圧器のようなインピーダンスを通って効果的に検出されてもよい。これにより、キーボードがそのマトリクスの各列を順次作動させるのに従って、振幅が変化する変動信号がマトリクスの各行によって出力される。したがって、この信号は、キーボードの一端から他端に走査されるキーボードの各キーの状態を表す。信号が事前にデバウンスされている場合、変動信号は一般にキーボードコントローラに入力される。そして、このコントローラがアナログ信号を分析し、いずれのキーが押されたかを判別して、結果データを全体コントローラ（例えば、コンピュータのオペレーティングシステム）に出力する。
【００１２】
別個のハードウェアの各スイッチを個々にデバウンスする別の方法として、スイッチ信号をソフトウェアでデバウンスする方法がある。しかし、この方法では、キーボードまたはキーパッドが組み込まれている装置はいずれにおいても、そのキーボードまたはキーパッドの近傍にソフトウェア制御プロセッサを設けることを必要とする。これはスペースが制限される実装においては問題となる。例えば、ＭＰ３プレーヤのような携帯型オーディオプレーヤは、多くの場合、プレーヤとヘッドホンセットの間のリード線上に位置したスイッチを組み込む小型のユーザ入力装置を有する。このような小型のユーザ入力装置では、最終のスイッチ信号がリード線を介して携帯型メディアプレーヤに転送される前に、この装置内のハードウェアでスイッチのデバウンシングが実行されるのが好ましい。
【００１３】
図５には、図１におけるスイッチマトリクスとは別のスイッチマトリクスが示されている。このスイッチマトリクスには分圧器５０１が設けられ、各スイッチ５０２は分圧器内の異なる電圧レベルに配置されている。この構成によるスイッチマトリクスでは、スイッチが押されると、各スイッチによって異なる電圧がマトリクスから出力される。したがって、マトリクスによる出力電圧によって押されたスイッチが識別される。スイッチが機械式スイッチであれば、上述のとおり、スイッチはデバウンスされる必要がある。スイッチマトリクスのこの形式は、異なるスイッチを識別可能にするように、いずれのデバウンシングプロセスも各スイッチによって出力される信号間の差を保持しなければならないという追加要件を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
したがって、スイッチ信号をデバウンスする改良された回路が必要とされる。
【課題を解決するための手段】
【００１５】
本発明の第一構成によれば、２つの接点要素を有する機械式スイッチとシグマデルタ変調器とを備えたスイッチ回路が提供される。この機械式スイッチは、２つの接点要素を物理的に接触させて、スイッチの作用を表すアナログスイッチ信号を出力する。シグマデルタ変調器は、アナログスイッチ信号を受信し、この信号に基づいてディジタルスイッチ信号を出力するように構成されている。このシグマデルタ変調器は、アナログ入力信号の相対的に高い周波数成分を抑制して、スイッチの出力を効果的にデバウンスするような、周波数応答を有する。
【００１６】
スイッチ回路は複数の機械式スイッチを備えてもよく、スイッチ回路は、複数のスイッチのそれぞれの作用を表す単一アナログスイッチ信号が複数のスイッチによって出力され、シグマデルタ変調器によって受信されるように構成される。
【００１７】
スイッチ回路は２次元に拡張したスイッチアレイを備えてもよく、各スイッチは第１次元における行および第２次元における列に配置され、アレイの各行はその行内に配置された各スイッチの作用を表す単一のアナログスイッチ信号を出力する。
【００１８】
スイッチ回路は、各列に順に電流を供給することによってアレイの各列を順次作動させ、アレイの行によって出力される単一のアナログスイッチ信号の瞬時値が、その行の現在作動されている列に配置されたスイッチの作用を表すように構成されてもよい。
【００１９】
複数のスイッチの１つの作用によって、単一のアナログスイッチ信号が特定の電圧レベルを有するように、スイッチ回路が構成されてもよい。いずれのスイッチが作用されてしているかに関係なく、特定の電圧レベルは同一であってもよい。あるいは、特定の電圧レベルはいずれのスイッチが作動しているかによって異なってもよい。
【００２０】
アレイの行内の１つのスイッチが作用されると、単一のアナログスイッチ信号が、作用スイッチに関連付けられた上記特定の電圧レベルを有するように、行内に配置された各スイッチが特定の電圧レベルに関連付けられてもよい。アレイの行は分圧器を備えてもよく、スイッチが作動すると、単一アナログスイッチ信号が、作動スイッチに接続された特定の電圧レベルを有するように、行内に配置された各スイッチが分圧器内の特定の電圧レベルに接続されてもよい。
【００２１】
シグマデルタ変調器は、アナログスイッチ信号に調節信号を加えて合計出力信号を生成する加算ユニットと、この合計出力信号を受信し、この信号に応じて積分出力信号を生成するように構成された積分器と、この積分出力信号を受信し、この信号に応じてディジタルスイッチ信号を生成するように構成された量子化器と、調節信号を生成するフィードバックループとを備えてもよい。
【００２２】
フィードバックループは、ディジタル出力信号を受信し、この信号に応じた調節信号を生成するディジタル−アナログ変換器を備えてもよい。
【００２３】
フィードバックループは、調節信号に対して２つの所定の値の一方を選択するように構成された論理回路を備えてもよく、この選択はディジタル出力信号および制御信号の両方に基づいて実行される。
【００２４】
フィードバックループは、調節信号に対して２つの境界値のうちの一方を選択するように構成された選択回路を備えてもよく、この選択はディジタル出力信号に基づいて実行される。
【００２５】
シグマデルタ変調器は、ユーザによる機械式スイッチの操作の最大頻度を超えるサンプリングレートでアナログ入力信号をサンプリングするように構成されてもよい。機械式スイッチの作用は、２つの接点を物理的に接触させるようなスイッチの適切な作動である。サンプリングレートは２０Hzを超えてもよい。
【００２６】
シグマデルタ変調器は、５．１２Hz以上のクロック信号を受信するように構成されてもよい。
【００２７】
シグマデルタ変調器は、アナログスイッチ信号のローパスフィルタとして作用するように構成されてもよい。
【００２８】
シグマデルタ変調器は、ユーザによる機械式スイッチの操作を表すアナログ入力信号の低周波数成分に比べてアナログ入力信号の相対的に高い周波数成分を抑制できるような周波数応答を有してもよい。
【００２９】
本発明の第２構成によれば、機械式スイッチの出力をデバウンスするために、シグマデルタ変調器を使用する方法が提供される。
【００３０】
本発明を詳細に理解するために、以下の図面を参照する。
【発明を実施するための最良の形態】
【００３１】
スイッチ回路は、機械式スイッチと、スイッチ出力をデバウンスするシグマデルタ変調器とを備える。シグマデルタ変調器は、機械式スイッチによるアナログ信号出力をディジタル信号に変換できる。シグマデルタ変調器の周波数応答は、例えばアナログスイッチ信号をローパスフィルタ処理することによって、スイッチ出力から任意の高周波数チャタリング成分を除去するような応答特性であってもよい。
【００３２】
シグマデルタ変調器は、連続アナログ入力信号を受信し、その入力信号を連続的にデバウンスすることができる。これによる利点は、個別のデバウンシング回路を各スイッチに設ける必要がないことである。代わりに、単一のシグマデルタ変調器によって複数スイッチがデバウンスされる。これは、複数スイッチの状態を表す単一アナログ入力信号を生成して、この信号をシグマデルタ変調器に入力することによって達成される。例えば、シグマデルタ変調器は、スイッチマトリクス内のスイッチの行によって発生するアナログスイッチ信号を受信してもよい。このような信号は、例えば、図１に関して説明したようなキー走査キーボードによって生成される。この図１の説明においては、スイッチマトリクスの各列が順次作動されていた。
【００３３】
図１に示すスイッチマトリクスの行による電流信号出力は、有利な実施形態では、分圧器のように、インピーダンスを介して検出されてもよい。これにより、キーボードが各列を順次作動するに従って、マトリクスの各行によって出力される、大きさが変化するアナログスイッチ信号を生成する。したがって、このアナログ信号は、キーボードの一端から他端に走査されるキーボードの各キーの状態を表す。この信号はシグマデルタ変調器に入力され、ディジタル化およびデバウスされる。
【００３４】
シグマデルタ変調器はまた、図５に示すような、各スイッチの作動により異なる電圧をマトリクスから出力させるスイッチマトリクスにおいて有利である。図５では、シグマデルタ変調器５０３は、いずれのスイッチが作用されているかに応じて振幅が変化するスイッチマトリクスの出力を受信するように構成される。電圧レベルのこの変化を利用して、いずれのスイッチが作用されているかを識別できる。シグマデルタ変調器は事実上アナログ−ディジタル変換器であるため、ノード５０４におけるディジタルスイッチ信号出力は、アナログスイッチ信号の電圧レベルを表す。このように、シグマデルタ変調器は、作動しているスイッチを識別する能力を維持しながら、スイッチ出力をデバウンスする。
【００３５】
次に、デバウンシング回路として用いられるのに適したシグマデルタ変調器の様々な実現形態を以下に説明する。これらの特定の実現形態は単に例示の目的であり、本発明をシグマデルタ変調器の任意の特定の実現形態に限定するものでないことは理解されるであろう。
【００３６】
シグマデルタ変調器の作用を、最も単純な１ビットの実現形態を用いて最良に説明する。１ビットのシグマデルタ変調器を図６に示す。
【００３７】
図６に示す基本の実装では、シグマデルタ変調器は、加算ユニット６０１、積分器６０２、比較器６０３、およびディジタル−アナログ変換器（ＤＡＣ）６０４を備える。加算ユニット６０１は、例えば、差動増幅器であってもよい。比較器６０３はアナログ−ディジタル変換器（ＡＤＣ）であってもよい。
【００３８】
図６に示すとおり、変調の構成要素はフィードバックループに接続される。アナログ入力信号は加算ユニット６０１に供給される。加算ユニットでは、アナログ入力信号からフィードバック信号が減算され、その後にループフィルタ（この場合は積分器）に供給される。積分器６０２からの信号出力は比較器において基準信号と比較される。積分器からの信号出力が基準信号よりも大きい場合、「１」が出力され、積分器からの信号出力が基準信号よりも小さい場合、「０」が出力される。このようにして、アナログ入力信号はディジタル出力信号に変換される。
【００３９】
ディジタル出力信号は、ＤＡＣを介して加算ユニット６０１にフィードバックされる。この信号は、加算ユニットにおいて入力信号から減算される。フィードバック信号の目的は、アナログ入力を表すディジタル出力信号の「１」および「０」を作ることによって、積分器の平均出力を比較器の基準レベル近くに維持することである。
【００４０】
フィードバックループ内のＤＡＣは上側基準電圧および下側基準電圧を有する。比較器が「１」を出力すると、ＤＡＣは上側基準電圧で信号を出力し、比較器が「０」を出力すると、ＤＡＣは下側基準電圧で信号を出力する。入力信号がフィードバックＤＡＣの上側基準電圧または下側基準電圧に等しいとき、変調器はフルスケール範囲で作動する。例えば、フィードバックＤＡＣが、「０」を受け取ると−２．５Ｖを出力し、「１」を受け取ると２．５Ｖを出力するのであれば、入力範囲は±２．５Ｖである。比較器の基準電圧は入力範囲の上側境界値および下側境界値の中間値であり、例えば、±２．５Ｖの入力範囲に対しては、比較器の基準電圧は０Vになる。比較器の基準電圧は変調器の仮想接地レベルを表す。「０」を中心として対称な入力範囲を有する変調器については、仮想接地レベルは「０」である。
【００４１】
シグマデルタ変調器からの出力は、「１」および「０」のストリームである。「１」と「０」の割合は、シグマデルタ変調器の入力範囲と比較された入力信号の大きさを表す。例えば、変調器の入力範囲が±２．５Ｖであり、入力信号の大きさが１．０Vである場合、入力信号は５Ｖ範囲の下側境界値よりも３．５Ｖ高い。この例では、出力信号の７０％は「１」からなる。アナログ入力信号を正確に表すディジタル出力を生成する変調では、変調器はアナログ入力信号の変化速度よりもかなり高速でサンプリングする必要がある。
【００４２】
上述の１ビット変調器よりも高性能なシグマデルタ変調器は、複数の変調器および積分器を有する。
【００４３】
ここで記載されるシグマデルタ変調器において、ディジタル出力に変換されるアナログ入力信号の成分は、ユーザによるスイッチ操作に対応する信号である。したがって、このスイッチまたはキー信号がディジタル出力信号に失敗なく変換されるためには、変調器は、ユーザがスイッチを操作する速度よりもかなり高速でサンプリングする必要がある。ユーザによるキー押し速度は２０Hzを超えないと予測される。変調器のクロック周波数は少なくともＳ×Ｆ Hzが適切である。ここで、Ｓは最大測定値を構成するパルス数であり、Ｆは変換器のサンプリングレートである。変調器は、適切には、少なくとも５．１２kHzでクロック制御される。しかし、実際には、これよりも極めて高いサンプリングレートが用いられる。
【００４４】
シグマデルタ変調器は、スイッチの作動および作動解除を表すスイッチ出力の部分を維持して良好にディジタル化しながら、スイッチ出力の高周波数チャタリング成分を良好に抑制する周波数応答を有してもよい。シグマデルタ変調器の周波数応答は、変調器の正確な実現形態により決まる。しかし、シグマデルタ変調器が一般に、図１５に示すとおり、伝達関数Ｈ（ｚ）を有するループフィルタと、利得ｇＱを有する量子化増幅器とから構成されるとみなされる場合、信号伝達関数は以下の式になる。
【００４５】
【数１】
2009538546.tif 000003
【００４６】
ここで、ｚ＝ｅｊω／ωｓである。
【００４７】
シグマデルタ変調器の特定の実現形態に対して適切なサンプリング周波数を選択することにより、スイッチの操作に関係するスイッチ信号の周波数成分を保存および増幅して、スイッチ接点間のバウンシングに関係する周波数成分を除去するように、変調器の周波数応答が選択される。典型的なシグマデルタ変調器では、サンプリング周波数の適切な範囲は０．４〜４．０kHzである。
【００４８】
量子化器により発生する量子化雑音Ｎ（ｚ）の雑音伝達関数は以下の式になる。
【００４９】
【数２】
2009538546.tif 000004
【００５０】
したがって、変調器が入力スイッチ信号に対するローパスフィルタとして作用する場合、この変調器は量子化雑音に対するハイパスフィルタとして作用すると考えられる。これについては以下に詳細に説明する。
【００５１】
シグマデルタ変調器は、従来のＡＤＣに比べて改良された雑音性能を提供する。これはオーバーサンプリング、雑音整形、ディジタルフィルタ処理、およびデシメーションによって達成される
【００５２】
従来のマルチビットＡＤＣ変換器は、入力信号を規則的な時間間隔でサンプリングし、入力信号の大きさを等間隔の多数の所定の大きさのうちの１つとして分類することによって、アナログ信号をディジタル信号に変換する。最も単純な１ビットＡＤＣは、入力信号を２つの所定の大きさレベルに従って分類し、入力信号が２つのレベルのいずれに最も近いかによって、「１」または「０」を出力する。同様に、２ビットＡＤＣは入力信号を４つの所定の大きさレベルに従って分類し、サンプリング周期中に「００」、「０１」、「１０」または「１１」を出力する。他のビットのＡＤＣについても同様である。入力信号が比較される大きさレベルの数が多くなるほど、変換器の分解能は高くなる。入力信号を多数の等間隔の値の１つに一致させることによって、ＡＤＣの出力は本質的に誤差を有する。この理由は、ＡＤＣ入力が無限数の状態を有する連続信号であるのに対して、出力信号は離散関数であって、異なる状態の数が変換器の分解能によって決定されるためだからである。アナログからディジタルへの変換は情報の若干の損失を伴い、信号にひずみを生じる。この誤差の大きさはランダムであり、最大で±ＬＳＢ（ディジタル出力の最下位のビット）になる。
【００５３】
図７ａに、正弦波信号が入力される従来のマルチビットＡＤＣからの出力信号のＦＦＴ解析から得られる典型的なグラフを示す。Ｆｓは入力信号のサンプリング周波数であり、この周波数はナイキスト定理に従って、入力信号の帯域幅の少なくとも２倍でなければならない。ＦＦＴ解析は信号を周波数成分に分解する。正弦波は単一周波数における大きなスパイクとして明瞭に見て取れる。しかし、ＤＣからＦｓ／２に広がる多数のランダム雑音もまた見て取れる。この雑音は上述のひずみの結果であり、量子化雑音として既知である。
【００５４】
信号対雑音比（ＳＮＲ）は、雑音を表す全周波数のＲＭＳ総和で信号振幅を除算することによって得られる。従来のＡＤＣでは、分解能つまりビットの数を増加することによってのみ、ＳＮＲは改善される。
【００５５】
サンプリング周波数がオーバーサンプリング率ｋによってｋＦｓにまで増加する場合、雑音レベルが低下する。これは図７ｂに示されている。ＳＮＲは図７ａの状態から変化していないが、雑音はより広い周波数範囲にわたり広がっている。シグマデルタ変換器は、１ビットＡＤＣの後段にディジタルフィルタを接続することによって、この効果を活用できる。フィルタの効果を図７ｃに示す。雑音の大部分がディジタルフィルタを通過するため、ＲＭＳ雑音は少ない。この動作により、シグマデルタ変調器は低分解能ＡＤＣから広いダイナミックレンジを達成できる。
【００５６】
しかし、妥当な分解能に対しても必要とされるオーバーサンプリング率が一般に実現可能値よりも大き過ぎるため、シグマデルタ変調器はオーバーサンプリングのみから高分解能を獲得することはできない。シグマデルタ変調器はまた、変調器のピーク利得応答から離れた雑音を整形する。
【００５７】
図６の変調器では、ループフィルタは積分器である。これにより、変調器は雑音を低周波数から高周波数に整形する。これは、積分器が誤差電圧を加算し、これによって入力信号に対してはローパスフィルタとして作用し、量子化雑音に対してはハイパスフィルタとして作用するからである。このようにして、量子化雑音の大部分は高周波数成分に偏る（図８ａ参照）。オーバーサンプリングは雑音電力全体を変化させないが、分布を変化させる。
【００５８】
高次のシグマデルタ変調器では、雑音整形は２段以上の積分および加算を含むことによって達成される。
【００５９】
ディジタルフィルタがシグマデルタ変調器の雑音整形された出力に適用される場合、図８ｂに示すように、オーバーサンプリングのみに比べてフィルタは雑音をより多く除去する。
【００６０】
シグマデルタ変調器の出力は、そのサンプリングレートにおいて「１」および「０」のストリームである。このデータレートは一般に高速であり、このため、ディジタル間引きフィルタ（ディジタルデシメーションフィルタ）を用いてデータレートをより有用な値にまで低減してもよい。図１０に示すとおり、この処理の間に有用な情報が失われることはない。信号の帯域幅がディジタル出力フィルタによって低減されるため、出力データレートが元のサンプリングレートよりもたとえ低い場合であっても、出力データレートはナイキスト基準を満たすことができる。これは、特定のある入力値を保持し、残りを廃棄することによって達成される。この処理は、係数Ｍのデシメーション（デシメーション率）として既知である。出力データレートが信号帯域幅の２倍よりも大きいと仮定して、Ｍは任意の整数値である。入力がＦｓでサンプリングされる場合、フィルタ処理された出力データレートは情報の損失なくＦｓ／Ｍにまで減少する。上述のシステム全体は、図９に示されている。
【００６１】
シグマデルタ変調器は、入力信号が変調器の入力範囲の上限値と下限値の間で変化する場合に、最大分解能を提供する。上限値および下限値は、変調器の仮想接地レベルに対して±Ｖcc／２と考えられる（すなわち、変調器はＶccの入力範囲を有する）。シグマデルタ変調器の分解能を最適化する１つの選択肢として、フィードバック経路に遷移サイクルを導入することによって、シグマデルタ変調器内に利得関数を実装することができる。遷移サイクルは変調器の仮想接地レベルに等しい正味平均値を有する。フィードバック経路に多くの遷移サイクルを導入することによって、フィードバックの全体平均レベルが低下する。
【００６２】
図１１は、フィードバック経路に遷移サイクルを導入するシグマデルタ変調器を示す。ループフィルタ１１０１は積分回路であり、量子化器はラッチ１１０２であり、フィードバックＤＡＣは排他的ＯＲゲート（ＸＯＲゲート）１１０３に置き換えられている。ＸＯＲゲートはその入力としてディジタルフィードバック信号および制御信号を有する。
【００６３】
図１２の波形Ａは、仮想接地レベルにおける入力の典型的なフィードバック信号を示す。図１２では、仮想接地レベルは１／２Ｖccに設定されている。信号は５０％のデューティサイクルを有し、すなわち、サイクルの半分がＶccの上限値であり、半分が０Ｖである。したがって、信号は変調器の入力範囲の上限値と下限値の中間の大きさを有する（すなわち、この場合は１／２Ｖcc）入力を表す。
【００６４】
図１２の波形Ｂは、遷移サイクルを含む等価フィードバック信号を示す。非ゼロ復帰すなわちＮＲＺ波形である波形Ａはゼロ復帰（ＲＴＺ）波形に変換されている。図から明らかなとおり、遷移サイクルは１／２Ｖccの正味平均値（仮想接地）を有する。
【００６５】
図１２の波形Ｂは直接合成するのが難しい。しかし、遷移サイクルに対する要件は、等価フィードバック信号の正味平均値が仮想接地レベルに等しいという要件のみであるため、図１２の波形Ｃが、積分器から見た全体フィードバックレベルへの効果に関して、波形Ｂと同一効果を有する。波形Ｃでは、遷移サイクルは、実際には、１／２Ｖccの平均値を有するペアのパスルとして実現されている。
【００６６】
波形Ｃは、波形Ｄ（図１２に示される）とのＸＯＲゲートを用いて、波形Ａから容易に生成される。したがって、図１１に示されるシグマデルタ変調器では、ディジタル出力信号（波形Ａ）および制御信号（波形Ｄ）がＸＯＲゲートに入力されて、フィードバック信号（波形Ｃ）を生成する。なお、フィードバック信号もやはり、５０％のデューティサイクルを有し、これにより、変調器はやはり１／２Ｖccの入力で平衡化される。言い換えると、仮想接地における入力信号については、フィードバック信号に遷移サイクルを導入しても、その状態は変化しない。
【００６７】
図１３の波形Ａ、ＢおよびＣは、変調器が正のフルスケール入力（Ｖcc）を有する状態と類似の波形である。変調器のディジタル出力信号は波形Ａである。入力が上限値であるため、出力信号は常に高（high）である（１００％の割合で１である）。同一制御信号（波形Ｃ）がディジタル出力信号と共にＸＯＲゲートに加えられると、フィードバック波形Ｂが生成される。このとき、フィードバック信号は３／４Ｖccの正味ＤＣ成分を有する。したがって、３／４Ｖccの入力はこのフィードバック信号で平衡化され、変調器への上限入力は１／４Ｖcc減少する。
【００６８】
同様に、変調器への入力が負のフルスケール入力（０Ｖ）を有する場合、同一制御信号は１／４Ｖccの正味ＤＣ成分を有するフィードバック信号を生成する。したがって、１／４Ｖccの入力はこのフィードバック信号で平衡化され、変調器への上限入力は１／４Ｖcc増加する。
【００６９】
このことから、全体として、図１２の波形Ｄおよび図１３の波形Ｃは、変調器の入力範囲をＶccから１／２Ｖccに減少させる。変調器は、間接的に２の利得を有する。変調器への入力範囲を半分減少することによって、制御信号は、シグマデルタ変調器の前における２倍の増幅と同一結果を効果的に達成している。
【００７０】
制御およびフィードバック信号はディジタル出力信号よりも高い周波数を有してもよい。これを達成するために、ＸＯＲゲートおよび量子化器は異なるクロック信号を受信できる。
【００７１】
また制御信号を用いてオフセットを加えることができる。これは、図１１に示した回路と同一の基本回路を用いて達成される。この用途では、制御信号は、遷移サイクルがフィードバック信号に非対称に導入されるように構成される。出力信号内に「０」よりも「１」が多くなるように置き換えることにより、生成されたフィードバック信号が入力信号に正のオフセットを加えることができる。これは、同一数の遷移サイクルがフィードバック信号に対称的に導入される状態に比べて、フィードバック信号の正味のＤＣ成分が減少するからである。同様に、「１」よりも「０」が多くなるように置き換えることにより、負のオフセットを加えることができる。
【００７２】
遷移サイクルをフィードバック信号に導入することは、スペクトル雑音整形情報の一部が除去されることを意味する。したがって、変調器によって達成されるＳＮＲの減少は避けられない。例えば、制御信号が図１２の波形Ｄおよび図１３の波形Ｃの形状である状態においては、変調器にフィードバックされる信号の１／４が遷移サイクルに置き換えられる状態になる。言い換えると、フィードバック信号の７５％のみが雑音整形成分を含み、残りの２５％は利得スケーリング（およびオフセット）の成分を含む。したがって、６ｄＢの利得（２倍）に対し、ＳＮＲは２．５ｄＢ（約１．３倍）低下してしまう。
【００７３】
図１４に、改良された雑音性能を有するシグマデルタ変調器を示す。
【００７４】
上述のとおり、シグマデルタ変調器の許容入力範囲は、フィードバック信号の上限電圧および下限電圧によって判別される。一実施形態では、フィードバック信号の上限電圧および下限電圧は、２つの境界電圧によって設定される。フィードバック信号は、２つの境界電圧のうちのいずれかを選択するように、ディジタル出力信号を用いて生成される。シグマデルタ変調器の間接的な利得およびオフセットは、境界電圧に適切な値を選択することによって制御される。
【００７５】
図１４には、境界電圧を設定することによって実効利得およびオフセットが制御されるシグマデルタ変調器が示されている。変調器は、加算ユニット１４０１、積分器１４０２、量子化器１４０３、およびフィードバックループに接続された選択回路１４０４を備える。
【００７６】
加算ユニットは、アナログ入力信号と、選択回路によって出力される調節信号とを受け取るように構成されている。加算ユニットは、アナログ入力信号から調節信号を減算し、減算された信号を積分器に出力する。積分器は、減算された信号をフィルタ処理し、フィルタ処理された信号を量子化器に出力する。量子化器は、比較器において積分された信号と基準信号とを比較する。積分器からの出力信号が基準電圧よりも高い場合は「１」が出力され、積分器からの出力信号が基準電圧よりも低い場合は「０」が出力される。このようにして、アナログ入力信号がディジタル出力信号に変換される。
【００７７】
変調器はディジタル出力信号を出力する。ディジタル出力信号はまた、選択回路にフィードバックされる。選択回路の役割は、調節信号によってシグマデルタ変調器の入力範囲を設定することである。
【００７８】
図１４の選択回路は、マルチプレクサ１４０５、第１ＤＡＣ１４０６、第２ＤＡＣ１４０７、および制御ユニット１４０８を備える。マルチプレクサは入力としてディジタル出力信号と２つの境界値を受け取る。境界値はそれぞれ、２つのＤＡＣの１つからの電圧出力である。第１ＤＡＣは第１境界値を出力し、第２ＤＡＣは第２境界値を出力する。各ＤＡＣからの電圧出力は、制御ユニットで生成される制御信号によって制御される。したがって、制御ユニットは、２つの制御信号によって、マルチプレクサに入力される境界値を制御できる。
【００７９】
制御ユニットはソフトウェアで実現されてもよい。制御ユニットによって生成される制御信号はディジタル信号であってもよい。
【００８０】
ディジタル出力信号は、２つの境界値のうちいずれが所与の時間にマルチプレクサから出力されるかを制御する。ディジタル出力信号が高（high）のとき、すなわちシグマデルタ変調器が「１」を出力しているとき、マルチプレクサは２つの境界値のうちの一方を出力する。ディジタル出力信号が低（low）のとき、すなわちシグマデルタ変調器が「０」を出力しているとき、マルチプレクサは２つの境界値のうちの他方を出力する。したがって、マルチプレクサから出力される調節信号はディジタル出力信号と同じ「１」と「０」のシーケンスを含むが、ディジタル出力信号中の各「１」および「０」の電圧レベルは２つの境界値のそれぞれ１つに置き換えられている。これより、調節信号がとり得る値の上限値および下限値は、２つの境界値を調節することによって制御される。この方法では、シグマデルタ変調器によってアナログ入力信号に加えられる利得およびオフセットが、制御ユニットによって直接制御される。
【００８１】
したがって、有利な実施形態では、スイッチ回路はシグマデルタ変調器を用いて一連のスイッチからのアナログ信号出力を受信し、そのアナログ信号からローパスフィルタを通して不要なチャタリング周波数を除去し、ディジタルスイッチ信号を出力する。次に、このディジタルスイッチ信号は、例えばキーボードコントローラによって受信されてもよい。
【００８２】
シグマデルタ変調器から出力されるディジタル出力信号は、パルス密度変調信号であり、この変調信号はアナログ入力信号を「１」と「０」のビットストリームとして表す。スイッチ回路内のシグマデルタ変調器はアナログ入力信号を適切にローパスフィルタ処理する。これにより、パルス密度変調出力信号が得られ、この出力信号では、アナログ入力信号の高周波数成分を表す信号の部分（接点バウンスから生じる部分）が、アナログ入力信号の低周波数成分を表す信号の部分（ユーザのスイッチ作動から生じる）に対して抑制される。
【００８３】
上述の一次シグマデルタ変調器は単なる例であり、本発明の原理は他の実施形態においても同一であることを理解されるべきある。例えばアナログ、ディジタルまたはスイッチドキャパシタなどの任意の種類のシグマデルタ変調器を利用できる。ループフィルタは特に積分器で示されている。しかし、入力信号に対してローパス周波数応答を有する変調器を実現する任意のループフィルタも利用できる。量子化器は２レベル方式として示されているが、任意の数のレベルを有してもよい。本発明による方法は任意の次数の変調器に適用可能である。
【００８４】
上述のとおり、シグマデルタ変調器がデバウンシング回路として有利に使用される用途の１つは、メディアプレーヤとイヤホンセットとの間のリード線上に設けられたキーパッドを含むユーザ入力装置を有する携帯型メディアプレーヤにおける利用である。このような用途では、有利には、シグマデルタ変調器は複数キーから単一ディジタル出力ストリームを生成するのに用いられることができる。この方法では、キー入力を表すディジタル信号をメディアプレーヤに運んで処理するのに必要なワイヤは１本のみでよい。代わりに、ユーザ入力装置は、それ自体がキーボードコントローラを備えて、例えば音量制御回路をイヤホンに置いておくことによって、キー入力に応じてコマンドを発行できるものであってもよい。
【００８５】
各シグマデルタ変調器は、走査されたキーマトリクス内の単一の行によって発生した入力信号を受信する。あるいは、走査されたキーマトリクスは、マトリクス内の各スイッチの状態を表す単一出力ストリームを発生してもよい。これは、行により出力される各信号をマルチプレクサに供給し、マルチプレクサがマトリクスの各行によって出力されるアナログ信号から順次選択して、単一アナログ出力信号を生成することによって達成される。マトリクス列の順次作動化よりも高速でマルチプレクサがクロック制御されてもよい。これにより、マルチプレクサが、単一の列が作動している時間中に各行の信号を出力する。
【００８６】
次に、フィルタ処理してディジタル形式に変換するために、単一出力信号がシグマデルタ変調器に入力される。
【００８７】
有利な実施形態では、シグマデルタ変調器は複数スイッチを有する用途におけるデバウンシング回路として用いられてもよいが、シグマデルタ変調器はまた、有利な実施形態では、単一スイッチの用途に用いられてもよい。シグマデルタ変調器は、高速応答を実現しながら、チャタリングを効果的に除去するデバウンシング回路を提供する。上述のとおり、シグマデルタ変調器または、実効利得およびオフセットを実装する機会を提供する。
【００８８】
本発明の実施形態によるデバウンシング回路は、デバウンシング回路が携帯型メディア装置のユーザ入力装置内で用いられる実現形態に特に関連付けて説明されてきたが、これは単なる例示の目的であることは理解されるべきである。本発明の実施形態によるデバウンシング回路は、有利な実施形態では、スイッチデバウンシングが必要とされる任意の用途において用いられてもよい。
【００８９】
本明細書では、本発明者は、ここに記載された各個々の特徴を個別に、およびこのような特徴の２つ以上の任意の組み合わせを、このような特徴または特徴の組み合わせがここに開示されたあらゆる問題を解決するか否かに関係なく、および特許請求の範囲に限定されることなく、このような特徴または組み合わせが当業者の共通一般知識に照らして全体として本明細書に基づいて実行できる範囲で、開示している。本発明者は、本発明の態様が任意のこのような特徴または特徴の組み合わせから成ってもよいことを示している。上述の説明に照らして、本発明の範囲内で様々な変更形態が可能であることは当業者には明らかであろう。
【図面の簡単な説明】
【００９０】
【図１】スイッチマトリクスを示す図である。
【図２】チャタリングを表すスイッチ信号を示す図である。
【図３】単純なデバウンシング回路の図である。
【図４】「セット−リセット」フリップフロップを有するデバウンシング回路の図である。
【図５】スイッチが押されると、各スイッチによって、異なる電圧レベルがマトリクスから出力される、スイッチマトリクスを示す図である。
【図６】デバウンシング回路図である。
【図７ａ】正弦波入力信号のＦＦＴ解析結果を示す図である。
【図７ｂ】ＡＤＣの出力雑音レベルのオーバーサンプリングの効果を示す図である。
【図７ｃ】ＡＤＣの出力雑音レベルのディジタルフィルタ処理の効果を示す図である。
【図８ａ】ＡＤＣの出力雑音レベルについて雑音整形効果を示す図である。
【図８ｂ】ＡＤＣの出力雑音レベルについて雑音整形効果を示す図である。
【図９】出力信号中の雑音レベルの低減における処理全体を示すブロック図である。
【図１０】雑音低減処理における雑音除去効果を示す図である。
【図１１】シグマデルタ変調器を示す図である。
【図１２】シグマデルタ変調器における利得関数を実現する波形を示す図である。
【図１３】シグマデルタ変調器における利得関数を実現する波形を示す図である。
【図１４】別のシグマデルタ変調器を示す図である。
【図１５】シグマデルタ変調器の周波数応答を生成する構成要素を示す図である。
【符号の説明】
【００９１】
５０２  機械式スイッチ
５０３  シグマデルタ変調器
【図１】
2009538546.tif 000005
【図２】
2009538546.tif 000006
【図３】
2009538546.tif 000007
【図４】
2009538546.tif 000008
【図５】
2009538546.tif 000009
【図６】
2009538546.tif 000010
【図７ａ】
2009538546.tif 000011
【図７ｂ】
2009538546.tif 000012
【図７ｃ】
2009538546.tif 000013
【図８ａ】
2009538546.tif 000014
【図８ｂ】
2009538546.tif 000015
【図９】
2009538546.tif 000016
【図１０】
2009538546.tif 000017
【図１１】
2009538546.tif 000018
【図１２】
2009538546.tif 000019
【図１３】
2009538546.tif 000020
【図１４】
2009538546.tif 000021
【図１５】
2009538546.tif 000022
【手続補正書】
【提出日】平成20年10月28日(2008.10.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
２つの接点要素を有する機械式スイッチであって、２つの接点要素を物理的に接触させて、スイッチの操作を表すアナログスイッチ信号を出力する、機械式スイッチと、
前記アナログスイッチ信号を受信し、この信号に基づいてディジタルスイッチ信号を出力するように構成されたシグマデルタ変調器であって、前記アナログ入力信号の相対的に高い周波数成分を抑制して、前記スイッチの出力をデバウンスする周波数応答を有するシグマデルタ変調器とを備えた、スイッチ回路。
【請求項２】
請求項１において、複数の機械式スイッチを備え、前記複数のスイッチの各操作を表す単一のアナログスイッチ信号が前記複数のスイッチによって出力されて、シグマデルタ変調器によって受信される、スイッチ回路。
【請求項３】
請求項２において、２次元のスイッチアレイを備え、各スイッチは第１次元の行および第２次元の列上に配置され、前記アレイの各行はその行内に配置された前記各スイッチの操作を表す単一のアナログスイッチ信号を出力する、スイッチ回路。
【請求項４】
請求項３において、各列に順に電流を供給することによって前記アレイの各列を順次作動させ、前記アレイの行によって出力される前記単一アナログスイッチ信号の瞬時値が、その行の現在作動されている列に配置されたスイッチの操作を表す、スイッチ回路。
【請求項５】
請求項２から４のいずれか一項において、前記複数のスイッチの１つの操作によって、前記単一アナログスイッチ信号が特定の電圧レベルを有する、スイッチ回路。
【請求項６】
請求項５において、前記特定の電圧レベルは、いずれのスイッチが操作されているかに関係なく、同一である、スイッチ回路。
【請求項７】
請求項５において、前記特定の電圧レベルは、いずれのスイッチが操作されているかに応じて、異なっている、スイッチ回路。
【請求項８】
請求項７において、前記アレイの行内の１つのスイッチの操作によって、前記単一のアナログスイッチ信号が、この操作されたスイッチの前記特定の電圧レベルを有するように、前記行内に配置された各スイッチは特定の電圧レベルに関連付けられている、スイッチ回路。
【請求項９】
請求項８において、前記アレイの行は分圧器を備え、スイッチの操作によって、前記単一のアナログスイッチ信号が、この操作されたスイッチに接続された前記特定の電圧レベルを有するように、前記行内に配置された各スイッチは前記分圧器内の特定の電圧レベルに接続されている、スイッチ回路。
【請求項１０】
請求項１から９のいずれか一項において、前記シグマデルタ変調器が、
前記アナログスイッチ信号に調節信号を加えて合計出力信号を生成する加算ユニットと、
前記前記合計出力信号を受信し、この信号に応じて積分出力信号を生成する積分器と、
前記積分出力信号を受信し、この信号に応じて前記ディジタルスイッチ信号を生成する量子化器と、
前記調節信号を生成するフィードバックループとを備えた、スイッチ回路。
【請求項１１】
請求項１０において、前記フィードバックループは、前記ディジタル出力信号を受信し、この信号に応じて調節信号を生成するディジタル−アナログ変換器を備えた、スイッチ回路。
【請求項１２】
請求項１０において、前記フィードバックループは、前記調節信号用に２つの所定の値のうちの１つを選択する論理回路を備え、この選択は、前記ディジタル出力信号および制御信号の両方に基づいて実行される、スイッチ回路。
【請求項１３】
請求項１０において、前記フィードバックループは、前記調節信号用に２つの境界値のうちの１つを選択する選択回路を備え、この選択は、前記ディジタル出力信号に基づいて実行される、スイッチ回路。
【請求項１４】
請求項１から１３のいずれか一項において、前記シグマデルタ変調器は、ユーザによる前記機械式スイッチの操作の最大頻度を超えるサンプリングレートで前記アナログ入力信号をサンプリングする、スイッチ回路。
【請求項１５】
請求項１４において、前記シグマデルタ変調器は、２０Hzを超えるサンプリングレートで前記アナログ入力信号をサンプリングする、スイッチ回路。
【請求項１６】
請求項１から１５のいずれか一項において、前記シグマデルタ変調器は、５．１２kHz以上のクロック信号を受信する、スイッチ回路。
【請求項１７】
請求項１から１６のいずれか一項において、前記シグマデルタ変調器は、前記アナログスイッチ信号のローパスフィルタとして機能する、スイッチ回路。
【請求項１８】
請求項１から１７のいずれか一項において、前記シグマデルタ変調器は、ユーザによる機械式スイッチの操作を表す前記アナログ入力信号の低周波数成分に対して前記アナログ入力信号の相対的に高い周波数成分を抑制できるような周波数応答を有する、スイッチ回路。
【請求項１９】
機械式スイッチの出力をデバウンスするように、シグマデルタ変調器を使用する方法。
【手続補正書】
【提出日】平成21年7月15日(2009.7.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
２つの接点要素を有する機械式スイッチであって、２つの接点要素を物理的に接触させて、スイッチの操作を表すアナログスイッチ信号を出力する、機械式スイッチと、
前記アナログスイッチ信号を受信し、この信号に基づいてディジタルスイッチ信号を出力するように構成されたシグマデルタ変調器であって、前記アナログ入力信号の相対的に高い周波数成分を抑制して、前記スイッチの出力をデバウンスする周波数応答を有する単一のシグマデルタ変調器とを備えた、スイッチ回路であって、
前記機械式スイッチを複数備え、前記複数のスイッチの各操作を表す単一のアナログスイッチ信号が前記複数のスイッチによって出力されて、前記単一のシグマデルタ変調器によって受信される、スイッチ回路。
【請求項２】
請求項１において、２次元のスイッチアレイを備え、各スイッチは第１次元の行および第２次元の列上に配置され、前記アレイの各行はその行内に配置された前記各スイッチの操作を表す単一のアナログスイッチ信号を出力する、スイッチ回路。
【請求項３】
請求項２において、各列に順に電流を供給することによって前記アレイの各列を順次作動させ、前記アレイの行によって出力される前記単一アナログスイッチ信号の瞬時値が、その行の現在作動されている列に配置されたスイッチの操作を表す、スイッチ回路。
【請求項４】
請求項１から３のいずれか一項において、前記複数のスイッチの１つの操作によって、前記単一アナログスイッチ信号が特定の電圧レベルを有する、スイッチ回路。
【請求項５】
請求項４において、前記特定の電圧レベルは、いずれのスイッチが操作されているかに関係なく、同一である、スイッチ回路。
【請求項６】
請求項４において、前記特定の電圧レベルは、いずれのスイッチが操作されているかに応じて、異なっている、スイッチ回路。
【請求項７】
請求項６において、前記アレイの行内の１つのスイッチの操作によって、前記単一のアナログスイッチ信号が、この操作されたスイッチの前記特定の電圧レベルを有するように、前記行内に配置された各スイッチは特定の電圧レベルに関連付けられている、スイッチ回路。
【請求項８】
請求項７において、前記アレイの行は分圧器を備え、スイッチの操作によって、前記単一のアナログスイッチ信号が、この操作されたスイッチに接続された前記特定の電圧レベルを有するように、前記行内に配置された各スイッチは前記分圧器内の特定の電圧レベルに接続されている、スイッチ回路。
【請求項９】
請求項１から８のいずれか一項において、前記シグマデルタ変調器が、
前記アナログスイッチ信号に調節信号を加えて合計出力信号を生成する加算ユニットと、
前記前記合計出力信号を受信し、この信号に応じて積分出力信号を生成する積分器と、
前記積分出力信号を受信し、この信号に応じて前記ディジタルスイッチ信号を生成する量子化器と、
前記調節信号を生成するフィードバックループとを備えた、スイッチ回路。
【請求項１０】
請求項９において、前記フィードバックループは、前記ディジタル出力信号を受信し、この信号に応じて調節信号を生成するディジタル−アナログ変換器を備えた、スイッチ回路。
【請求項１１】
請求項９において、前記フィードバックループは、前記調節信号用に２つの所定の値のうちの１つを選択する論理回路を備え、この選択は、前記ディジタル出力信号および制御信号の両方に基づいて実行される、スイッチ回路。
【請求項１２】
請求項９において、前記フィードバックループは、前記調節信号用に２つの境界値のうちの１つを選択する選択回路を備え、この選択は、前記ディジタル出力信号に基づいて実行される、スイッチ回路。
【請求項１３】
請求項１から１２のいずれか一項において、前記シグマデルタ変調器は、ユーザによる前記機械式スイッチの操作の最大頻度を超えるサンプリングレートで前記アナログ入力信号をサンプリングする、スイッチ回路。
【請求項１４】
請求項１３において、前記シグマデルタ変調器は、２０Hzを超えるサンプリングレートで前記アナログ入力信号をサンプリングする、スイッチ回路。
【請求項１５】
請求項１から１４のいずれか一項において、前記シグマデルタ変調器は、５．１２kHz以上のクロック信号を受信する、スイッチ回路。
【請求項１６】
請求項１から１５のいずれか一項において、前記シグマデルタ変調器は、前記アナログスイッチ信号のローパスフィルタとして機能する、スイッチ回路。
【請求項１７】
請求項１から１６のいずれか一項において、前記シグマデルタ変調器は、ユーザによる機械式スイッチの操作を表す前記アナログ入力信号の低周波数成分に対して前記アナログ入力信号の相対的に高い周波数成分を抑制できるような周波数応答を有する、スイッチ回路。
【国際調査報告】
2009538546.tif 000023
2009538546.tif 000024