(57)【要約】  低電源電圧ＰＣカード用のバイパス回路（５）が開示されている。このバイパス回路（５）は、低電力８−ＰＳＫ変調モードと高電力ＧＭＳＫ変調モードを切り替えるときにパワーアンプ（２５）に供給される電源電圧を制御する。ステップアップＤＣ／ＤＣコンバータ（３５）は、元電源よって供給可能な電圧よりも高い電圧をパワーアンプ（２５）に供給する。スイッチ制御論理回路（１０）は、ステップアップスイッチ（１５）とバッテリスイッチ（２０）を制御する。ステップアップスイッチ（１５）は、８−ＰＳＫ変調モードで動作しているときオンになり、元電源電圧（４０）よりも高い電圧をパワーアンプ（２５）に供給する。バッテリスイッチ（２０）は、ＧＭＳＫ変調モードで動作しているときオンになり、元電源電圧（４０）をパワーアンプ（２５）に供給する。
2009504080.tif 000002
【特許請求の範囲】
【請求項１】
８−ＰＳＫ変調モードとＧＭＳＫ変調モードとを切り替えるときにパワーアンプ２５に供給される電源電圧を制御するためのＰＣカード用のバイパス回路５であって、
元電源から供給することができる電圧よりも高い電圧をパワーアンプ２５に供給することが可能なステップアップＤＣ／ＤＣコンバータ３５と、
ステップアップスイッチ１５と、
バッテリスイッチ２０と、
前記ステップアップスイッチ１５は前記８−ＰＳＫ変調モードで動作しているときオンになって元電源電圧４０よりも高いステップアップ電圧がパワーアンプ２５に供給され、前記バッテリスイッチ２０は前記ＧＭＳＫ変調モードで動作しているときオンになって元電源電圧４０が前記パワーアンプに供給されるようにした、前記ステップアップスイッチ１５と前記バッテリスイッチ２０を制御するためのスイッチ制御論理回路１０と、
を含むバイパス回路５。
【請求項２】
コンデンサ４５から前記元電源への電流供給を阻止するために、前記コンデンサ４５の電圧が元電源電圧４０以下に低下するまで前記バッテリスイッチ２０のイネーブリングを遅延するためのコンパレータ回路５０をさらに含む請求項１に記載のバイパス回路５。
【請求項３】
コンデンサ４５の電圧が元電源電圧４０以下であることが検出されるまで前記バッテリスイッチ２０のイネーブリングを遅延して前記コンデンサ４５から前記元電源への電流供給を阻止するようにした、前記コンデンサ４５の電圧と前記元電源の電圧を検出するためのＡ／Ｄコンバータをさらに含むことを特徴とする請求項１に記載のバイパス回路５。
【請求項４】
最大ＧＭＫＳフレーム数が検出されたとき、前記スイッチ制御論理回路１０が、前記ＧＭＳＫ変調モードが動作状態に戻っていることを決定し、前記ステップアップスイッチ１５とバッテリスイッチ２０を動作してＥＤＧＥ性能の低下を阻止することができるように、８−ＰＳＫフレーム間で検出されるＧＭＳＫフレーム数を追跡するカウンタをさらに含む請求項１に記載のバイパス回路５。
【請求項５】
ＰＣＭＣＩＡ仕様に従って広い電流マージンの高いパワーアンプ電圧に昇圧可能なアプリケーションと、電流マージンはないが低いパワーアンプ電圧が許容されるアプリケーションとを切り替えるときにパワーアンプ２５に供給される電源電圧を制御するためのバイパス回路５であって、
元電源から供給することができる電圧よりも高い電圧を前記パワーアンプ２５に供給することが可能なステップアップＤＣ／ＤＣコンバータ３５と、
ステップアップスイッチ１５と、
バッテリスイッチ２０と、
前記ステップアップスイッチ１５がオンになると元電源電圧４０よりも高いステップアップ電圧が前記パワーアンプ２５に供給され、前記バッテリスイッチ２０がオンになると元電源電圧４０が前記パワーアンプ２５に供給されるように、前記ステップアップスイッチ１５と前記バッテリスイッチ２０を制御するためのスイッチ制御論理回路１０と、
を含むバイパス回路５。
【発明の詳細な説明】
【背景技術】
【０００１】
頭字語リスト
ＥＤＧＥ：Enhanced Data for GSM Evolution
ＥＧＰＲＳ：Enhanced General Packet Radio Service
ＧＭＳＫ：Guassian Minimum Shift Keying
ＧＰＲＳ：General Packet Radio Service
ＧＳＭ：Global System for Mobile Communication
ＰＣＭＣＩＡ：Personal Computer Memory Card International Association
ＰＳＫ：Phase Shift Keying
【０００２】
ＧＳＭ／ＧＰＲＳ／ＥＧＰＲＳ携帯電話に使用されるパワーアンプは、３．６Ｖの標準電源電圧を供給するバッテリで動作するように設計されている。残念ながら、このパワーアンプをＰＣカードアプリケーションに使用することには問題がある。これは、ＰＣカードのための電源電圧が公称３．３Ｖであるからである。ＰＣカードの低い動作電圧では、ＧＳＭ  ０５．０５携帯電話仕様で規定された最大出力における８−ＰＳＫ送信変調スペクトルの要件を満たすことが非常に難しくなる。この問題は、パワーアンプの電圧を３．６Ｖに昇圧するステップアップＤＣ／ＤＣコンバータの設計によって解決されている。
【０００３】
パワーアンプの電源電圧を３．６Ｖに昇圧すると、ＰＣカードが低い送信出力要件に従ってＥＤＧＥモードで動作しているとき有効に機能する。しかし、ＰＣカードがＧＭＳＫ変調モードに要求されるような高出力で動作しているときは、ステップアップＤＣ／ＤＣブーストコンバータの効率が悪いため、ＰＣＭＣＩＡの消費電流仕様が満たされなくなる。さらに、ＧＭＳＫ変調は包絡線が一定で、パワーアンプは飽和状態で動作している。したがって、パワーアンプの電源電圧を昇圧する必要はない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
必要なのは、低い電源電圧のＰＣカードアプリケーションにおけるパワーアンプ性能を最適化するための手段であり、この手段によって、８−ＰＳＫ変調モードと、ＧＰＲＳおよびＥＤＧＥなどのＧＳＭデータ交換規格に対応したＧＭＳＫ変調モードとの両方で高効率動作を可能にすることである。
【課題を解決するための手段】
【０００５】
低電源電圧ＰＣカード用のバイパス回路が開示されている。このバイパス回路は、低電力８−ＰＳＫ変調モードと高電力ＧＭＳＫ変調モードを切り替えるときにパワーアンプに供給される電源電圧を制御する。ステップアップＤＣ／ＤＣコンバータは、元電源よって供給可能な電圧よりも高い電圧をパワーアンプに供給する。スイッチ制御論理回路（switch control logic）がステップアップスイッチとバッテリスイッチを制御する。ステップアップスイッチは、８−ＰＳＫ変調モードで動作しているときオンになり、元電源電圧よりも高い電圧をパワーアンプに供給する。バッテリスイッチは、ＧＭＳＫ変調モードで動作しているときオンになり、元電源電圧をパワーアンプに供給する。
【０００６】
コンパレータ回路は、コンデンサ電圧が元電源電圧以下に低下するまでバッテリスイッチのイネーブリング（the enabling of the battery switch）を遅延してコンデンサから元電源への電流供給を阻止する。
【０００７】
また、スイッチ制御論理回路は、８−ＰＳＫフレーム間で検出される（encountered）ＧＭＳＫフレームの数を追跡するカウンタを内蔵している。最大のＧＭＳＫフレーム数が検出されると、スイッチ制御論理回路はＧＭＳＫ変調モードが動作状態に戻っていると判断する（affirmatively determined）。その結果、ＥＤＧＥ性能の低下を阻止するようにステップアップスイッチとバッテリスイッチを動作させることができる。
【発明を実施するための最良の形態】
【０００８】
本発明は、バッテリを高送信出力状態で使用することが可能でかつ昇圧された電圧を低送信出力状態で使用することが可能なパワーアンプ性能の最適化手段を記載して、開示する。
【０００９】
図１に示す一実施形態には、ＧＳＭＫ（高送信出力／大電流）と８−ＰＳＫ（低送信出力／小電流）の両変調モードが使用可能なＰＣカードが開示されている。これは、ＧＭＳＫ変調モードで動作させるためのバイパス回路が組み込まれた昇圧電源を備えたＧＳＭ／ＧＰＲＳ／ＥＧＰＲＳ  ＰＣカードを設計することによって達成される。このバイパス回路によって、８−ＰＳＫ送信変調スペクトルの要件を満たし、さらに最低限のＧＭＳＫ消費電流を維持することが可能になる。
【００１０】
図１を参照すると、バイパス回路５は、スイッチ制御論理回路１０、ステップアップＤＣ／ＤＣコンバータ３５、ステップアップスイッチ１５、バッテリスイッチ２０、ベースバンド回路３０、およびコンパレータ回路５０からなる。スイッチ制御論理回路１０は、パワーアンプ２５に対して、ステップアップスイッチ１５とバッテリスイッチ２０の２つの負荷スイッチを切り替えるために使用される。ベースバンド回路３０が８−ＰＳＫモードにあるとき、ステップアップＤＣ／ＤＣコンバータ３５はパワーアンプ２５に高い電圧（〜３．６Ｖ）を供給するために使用される。ベースバンド回路３０がＧＭＳＫモードにあるとき、スイッチ制御論理回路１０はバッテリスイッチ２０をオンにする（engaging）ことによってバッテリ（Ｖｂａｔ）４０からパワーアンプ２５に電流を供給する（route）。バッテリ電源（Ｖｂａｔ４０）は、元電源（図示せず）へのＰＣカード接続部を介して受け取られる。したがって、Ｖｂａｔ４０は、元電源から供給される電圧として参照される。また、電流制限スイッチ６０を使用して、元電源の電流すべてがパワーアンプ２５に流れることのないようにしている。
【００１１】
本発明のバイパス回路が正しく動作させるために解決したさらに２つの問題がある。一つ目は、ステップアップＤＣ／ＤＣコンバータのステップアップスイッチ１５がオフになりバッテリスイッチ２０がオンになったときに、パワーアンプ２５のコンデンサ４５からバッテリ４０に電流が流れるようにすることが望ましい点である。二つ目は、ＥＤＧＥは８−ＰＳＫとＧＭＳＫの両フレームを採用している点である。
【００１２】
第１の問題に関して、変調モードを８−ＰＫＳからＧＭＳＫ切り替えると、コンデンサ４５が直ちに３．６Ｖからバッテリ電圧（ＰＣカードアプリケーションの場合、公称３．３Ｖ）に変化することになる。コンデンサ４５の電圧の方が高いため、コンデンサ４５からバッテリ４０に対して電流の供給が始まることになる。こうした事態を回避するために、図１の実施形態ではコンパレータ回路５０を使用してバッテリ負荷スイッチ２０のイネーブリングを遅延している。
【００１３】
コンパレータ回路５０はコンデンサ電圧とバッテリ電圧を比較する。コンパレータ回路５０は２つの状態があるようにバイアスされる。第１の状態はコンデンサ電圧がバッテリ電圧よりも高いときで、第２の状態はコンデンサ電圧がバッテリ電圧以下のときである。適切に（in place）コンパレータ回路５０を配することで、８−ＰＳＫ変調モードからＧＭＳＫ変調モードに変化すると、ステップアップスイッチ１５とバッテリスイッチ２０はいずれもオフになり、パワーアンプ２５はコンデンサ４５からしか電流供給を受けないようになる。この電流供給を受けて、コンデンサ電圧は低下することになる。コンデンサ電圧がバッテリ電圧以下に低下すると、スイッチ制御論理回路１０によってバッテリ負荷スイッチ２０がオンになる。
【００１４】
第２の問題に関して、ＥＤＧＥ規格で規定された特定の符号化方式は８−ＰＳＫとＧＭＳＫの両フレームを利用する。これは、当該回路が３．３Ｖと３．６Ｖとの間を常に切り替えられなければならないことを意味する。これは、コンデンサ４５からバッテリ４０への電流供給を阻止するコンパレータ回路５０が適切に配されるので、電流に関しては問題がない。しかし、ＥＤＧＥ性能全体が損なわれる可能性がある。ＥＤＧＥ性能の低下を阻止するために、スイッチ制御論理回路１０のカウンタを使用してＧＭＳＫフレームが「フィルタで除去」される。このカウンタは、アプリケーションが実際にＧＭＳＫ変調モードに切り替わったことが判明するまではステップアップＤＣ／ＤＣコンバータの負荷スイッチ１５、２０がオフにならないように設定される。
【００１５】
これは、ベースバンド回路３０からの送信イネーブル信号（ＴＸ＿ＥＮ）を使用して各フレームのモードで測定し（clock in the mode of every frame）、８−ＰＫＳフレームが検出されたときにリセットすることによって行われる。最大のＧＭＳＫフレーム数が８−ＰＳＫフレーム間に存在することができる。それゆえ、最大のＧＭＳＫフレーム数が計数されると、スイッチ制御論理回路１０はアプリケーションがＧＭＳＫモードに戻っていると判断する。
【００１６】
図１に示すコンパレータ回路５０はハードウェアで実現される。図２の実施形態では、コンパレータ回路５０に代る別の方法が採用されている。この実施形態では、入力されるバッテリＶｂａｔ４０とコンデンサ４５の電圧が、ベースバンド回路３０内にあるアナログ−ディジタル（Ａ／Ｄ）コンバータを使って検出される。ソフトウェアがＡ／Ｄコンバータから電圧を読み取ってその電圧に応じて負荷スイッチを設定する。たとえば、コンデンサ４５の電圧がＶｂａｔ４０の電圧よりも大きいことが検出されると、ステップアップスイッチ１５とバッテリスイッチ２０がオフに保たれる。コンデンサ４５の電圧がＶｂａｔ４０の電圧以下であることが検出されると、ベースバンド回路はバッテリスイッチ２０を駆動することになる。
【００１７】
本明細書に本発明の具体的な実施形態を開示する。当業者であれば、本発明が他の環境における他のアプリケーションにも適用されることに容易に気づくであろう。実際に、多くの実施形態と実装例が考えられる。特許請求の範囲は、本発明の範囲を前述の特定の実施形態に決して限定するものではない。さらに、「する手段」を列挙することは構成要素と特許請求の範囲が機能実現手段であるとの解釈を喚起するものであるが、特許請求の範囲が「手段」という語を他に含んでいても「する手段」が特に列挙されていない構成要素は機能実現手段の構成要素と解釈されるものではない。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態を説明する回路ブロック図である。
【図２】本発明の他の実施形態を説明する回路ブロック図である。
【図１】
2009504080.tif 000003
【図２】
2009504080.tif 000004
【国際調査報告】
2009504080.tif 000005
2009504080.tif 000006