(57)【要約】レシーバにおける制御ループのオペレーションを制御するための技法が、説明される。少なくとも１つの制御ループのオペレーションは、動作状態の変化に関連して修正され、この動作状態の変化は、直線性状態、利得状態、動作周波数、アンテナコンフィギュレーションなどにおける変化に対応し得る。直線性状態における変化は、ジャマーが検出されるときに起きる可能性があり、アナログ回路ブロックのバイアス電流が調整されるようにする可能性がある。修正されるべき少なくとも１つの制御ループは、ＤＣループ、ＡＧＣループなどを含むことができる。制御ループのオペレーションは、動作状態を変化させることに先立って制御ループをディスエーブルにすること、またはその時定数を変化させることと、レシーバが落ち着くことを可能にするようにあらかじめ決定された期間を待つことと、そのあらかじめ決定された期間を待った後に制御ループをイネーブルにすること、またはその時定数を復元することとにより、修正されることができる。
2009538055.tif 000002
【特許請求の範囲】
【請求項１】
レシーバにおける少なくとも１つのアナログ回路ブロックのバイアス電流を調整するように、そして
前記バイアス電流の前記調整に関連して少なくとも１つの制御ループのオペレーションを修正するように、
構成された装置。
【請求項２】
前記少なくとも１つのアナログ回路ブロックは、電圧制御発振器（ＶＣＯ）を備える、請求項１に記載の装置。
【請求項３】
受信信号におけるジャマーについて検出するように、そして
ジャマーについての前記検出の結果に基づいて前記バイアス電流を調整するように、
構成された、請求項１に記載の装置。
【請求項４】
ジャマーが検出されるときに前記バイアス電流を増大させるように、そして
ジャマーが検出されないときに前記バイアス電流を減少させるように、
構成された、請求項１に記載の装置。
【請求項５】
前記バイアス電流の前記調整に先立って制御ループをディスエーブルにするように、そして
前記バイアス電流の前記調整の後に前記制御ループをイネーブルにするように、
構成された、請求項１に記載の装置。
【請求項６】
前記バイアス電流の前記調整の後にあらかじめ決定された期間を待つように、そして
前記あらかじめ決定された期間を待った後に前記制御ループをイネーブルにするように、
構成された、請求項５に記載の装置。
【請求項７】
前記バイアス電流の前記調整に先立って制御ループの時定数を増大させるように、そして
前記バイアス電流の前記調整の後に前記制御ループの前記時定数を復元するように、
構成された、請求項１に記載の装置。
【請求項８】
前記少なくとも１つの制御ループは、直流（ＤＣ）ループを備え、そして、前記装置は、
前記バイアス電流の前記調整に先立って、前記ＤＣループをディスエーブルにし、または前記ＤＣループの時定数を増大させるように、そして
前記バイアス電流の前記調整の後に、前記ＤＣループをイネーブルにし、または前記ＤＣループの前記時定数を復元するように、
構成されている、
請求項１に記載の装置。
【請求項９】
前記少なくとも１つの制御ループは、自動利得制御（ＡＧＣ）ループを備え、そして、前記装置は、
前記バイアス電流の前記調整に先立って、前記ＡＧＣループをディスエーブルにし、または前記ＡＧＣループの時定数を増大させるように、そして
前記バイアス電流の前記調整の後に、前記ＡＧＣループをイネーブルにし、または前記ＡＧＣループの前記時定数を復元するように、
構成されている、
請求項１に記載の装置。
【請求項１０】
制御ループについて、前記調整されたバイアス電流に関連する値を決定するように、そして
前記バイアス電流の前記調整の後に前記制御ループに対して前記値を適用するように、
構成された、請求項１に記載の装置。
【請求項１１】
前記制御ループは、直流（ＤＣ）ループまたは時間トラッキングループであり、そして、前記値は、ＤＣ補正または遅延についてのものである、請求項１０に記載の装置。
【請求項１２】
前記バイアス電流の前記調整に先立って離散的利得調整をディスエーブルにするように、そして
前記バイアス電流の前記調整の後に離散的利得調整をイネーブルにするように、
構成された、請求項１に記載の装置。
【請求項１３】
前記バイアス電流の前記調整と一緒にフィルタを調整するように、そして
前記フィルタの前記調整に関連して時間トラッキングループを修正するように、
構成された、請求項１に記載の装置。
【請求項１４】
レシーバにおける少なくとも１つのアナログ回路ブロックのバイアス電流を調整することと、
前記バイアス電流の前記調整に関連して少なくとも１つの制御ループのオペレーションを修正することと、
を備える方法。
【請求項１５】
前記の前記バイアス電流を調整することは、
ジャマーが検出されるときに前記バイアス電流を増大させることと、
ジャマーが検出されないときに前記バイアス電流を減少させることと、
を備える、
請求項１４に記載の方法。
【請求項１６】
前記の前記少なくとも１つの制御ループの前記オペレーションを修正することは、
前記バイアス電流の前記調整に先立って制御ループをディスエーブルにすることと、
前記バイアス電流の前記調整の後に前記制御ループをイネーブルにすることと、
を備える、
請求項１４に記載の方法。
【請求項１７】
レシーバにおける少なくとも１つのアナログ回路ブロックのバイアス電流を調整するための手段と、
前記バイアス電流の前記調整に関連して少なくとも１つの制御ループのオペレーションを修正するための手段と、
を備える装置。
【請求項１８】
前記バイアス電流を調整するための前記手段は、
ジャマーが検出されるときに前記バイアス電流を増大させるための手段と、
ジャマーが検出されないときに前記バイアス電流を減少させるための手段と、
を備える、
請求項１７に記載の装置。
【請求項１９】
前記少なくとも１つの制御ループの前記オペレーションを修正するための前記手段は、
前記バイアス電流の前記調整に先立って制御ループをディスエーブルにするための手段と、
前記バイアス電流の前記調整の後に前記制御ループをイネーブルにするための手段と、
を備える、
請求項１７に記載の装置。
【請求項２０】
レシーバの動作状態を変化させるように、そして
動作状態における前記変化に関連して少なくとも１つの制御ループのオペレーションを修正するように、
構成された装置。
【請求項２１】
動作状態における前記変化は、前記レシーバの直線性状態における変化に対応する、請求項２０に記載の装置。
【請求項２２】
動作状態における前記変化は、前記レシーバの利得状態における変化に対応する、請求項２０に記載の装置。
【請求項２３】
動作状態における前記変化は、アンテナコンフィギュレーションにおける変化に対応する、請求項２０に記載の装置。
【請求項２４】
前記少なくとも１つの制御ループは、直流（ＤＣ）ループ、自動利得制御（ＡＧＣ）ループ、フェーズロックドループ（ＰＬＬ）、自動周波数制御（ＡＦＣ）ループ、時間トラッキングループ（ＴＴＬ）、および周波数トラッキングループ（ＦＴＬ）、のうちの少なくとも１つを備える、請求項２０に記載の装置。
【請求項２５】
動作状態を変更することに先立って制御ループをディスエーブルにするように、
動作状態を変化させた後にあらかじめ決定された期間を待つように、そして
前記あらかじめ決定された期間を待った後に前記制御ループをイネーブルにするように、
構成された、請求項２０に記載の装置。
【請求項２６】
受信信号におけるジャマーについて検出するように、
ジャマーについての前記検出の結果に基づいてレシーバの直線性状態を変化させるように、
直線性状態を変化させることに先立って直流（ＤＣ）ループをディスエーブルにするように、
直線性状態を変化させることに先立って自動利得制御（ＡＧＣ）ループをディスエーブルにするように、
直線性状態を変化させた後に前記ＤＣループをイネーブルにするように、そして
直線性状態を変化させた後に前記ＡＧＣループをイネーブルにするように、
構成されたワイヤレスデバイス。
【請求項２７】
前記バイアス電流の前記調整の前にジャマー検出器出力をフィルタにかけ、または累算し、あるいは積分するように、そして前記バイアス電流の前記調整の前に前記制御ループをディスエーブルにするように、構成された、請求項５に記載の装置。
【請求項２８】
フィルタのインパルス応答または伝達関数に実質的に影響を及ぼすことなく電流消費を低減させるために、前記フィルタのブランチをオフにするように構成された、請求項１に記載の装置。
【発明の詳細な説明】
【優先権の主張】
【０００１】
本願は、２００６年５月１５日に出願され、「インテリシーバの制御のための状態機械(State Machine for Control of Intelliceiver)」と題された仮米国出願第６０／８００，４８４号、および、２００６年１１月１３日に出願され、「レシーバにおける制御ループのオペレーションを制御するための技法(Techniques for Controlling Operation of Control Loops in a Receiver)」と題された仮米国出願第６０／８６５，５４８号、の優先権を主張するものであり、これらの両方とも、ここでの譲受人に譲渡されており、参照によりここに組み込まれる。
【背景】
【０００２】
［Ｉ．分野］
本開示は、一般に通信に関し、より詳細には、通信システムにおけるレシーバのオペレーションを制御するための技法に関する。
【０００３】
［ＩＩ．背景］
高性能レシーバの設計は、様々な設計の考慮すべき事項のために挑戦している。多数のアプリケーションでは、高いレシーバ性能が、システム仕様を満たすために、かつ／または良い性能を達成するために必要とされる。レシーバ性能は、ダイナミックレンジ(dynamic range)、直線性(linearity)、雑音性能(noise performance)など、様々なパラメータによって特徴づけられることができる。ダイナミックレンジは、レシーバが処理することが期待される受信信号レベルの範囲を意味する。直線性は、大量の歪みを生成することなく信号を増幅する能力を意味する。雑音性能は、レシーバによって生成される雑音の量を意味する。
【０００４】
電力消費を低減させながら良い性能を達成するために、レシーバは、動作状態に応じて異なる量の電流を用いてバイアスされることができる。例えば、大きな振幅の望ましくない信号（またはジャマー(jammers)）が存在するときに、より多くのバイアス電流が、直線性を改善するために使用されることができ、そしてジャマーが存在しないときに、より少ないバイアス電流が、使用されることができる。ジャマーの有無に起因してバイアス電流を変化させること(changing)は、レシーバ内の様々な回路のオペレーションを混乱させる(disrupt)可能性があり、これは、次にはレシーバに、不適切に動作するように、あるいはことによるとうまく機能しないようにさせる可能性がある。
【０００５】
したがって、レシーバのバイアス電流および／または他の特性が変えられるときに適切なレシーバのオペレーションを保証するために、レシーバのオペレーションを制御する技法についての必要性が、当技術分野において存在する。
【発明の概要】
【０００６】
レシーバの動作状態における変化に起因した、レシーバにおける制御ループのオペレーションを制御するための技法が、ここにおいて説明される。一態様においては、少なくとも１つの制御ループのオペレーションは、動作状態の変化に関連して(in conjunction with)修正される。動作状態の変化は、直線性状態(linearity state)、利得状態(gain state)、動作周波数(operating frequency)、アンテナコンフィギュレーション(antenna configuration)などにおける変化に対応し得る。少なくとも１つの制御ループは、直流(direct current)（ＤＣ）オフセット補正ループ(offset correction loop)、自動利得制御(automatic gain control)（ＡＧＣ）ループなどを備えることができる。与えられた制御ループのオペレーションは、（ａ）動作状態を変化させることに先立って、制御ループをディスエーブルにすること(disabling)、またはその時定数を変化させることと、（ｂ）レシーバが落ち着く(settle)ことを可能にするために動作状態を変化させた後にあらかじめ決定された期間(predetermined amount of time)を待つことと、（ｃ）あらかじめ決定された期間を待った後に、制御ループをイネーブルにすること(enabling)、またはその時定数を復元すること(restoring)と、によって修正されることができる。
【０００７】
１つの具体的な設計においては、レシーバの直線性状態は、例えば、ジャマーが検出されるか否かに基づいて変えられることができる。直線性状態における変化は、レシーバにおける少なくとも１つのアナログ回路ブロックのバイアス電流の調整をもたらす可能性がある。少なくとも１つの制御ループ（例えば、ＤＣループおよびＡＧＣループ）のオペレーションは、例えば、上記に説明されるように、各制御ループをディスエーブルにすることとイネーブルにすることとにより、あるいはその時定数を変化させることにより、バイアス電流の調整に関連して修正されることができる。与えられた制御ループに対して、（例えば、ＤＣ補正についての）異なる値が、異なる量のバイアス電流に関連づけられることができる。新しいバイアス電流に関連する値は、バイアス電流調整の後に、呼び戻され(recalled)、制御ループに対して適用されることができる。
【０００８】
本発明の様々な態様および特徴は、下記にさらに詳細に説明される。
【図面の簡単な説明】
【０００９】
【図１】ワイヤレスデバイスのためのレシーバのブロック図である。
【図２】バイアス電流における変化に起因したＶＣＯ周波数エラーを示す図である。
【図３Ａ】受信された無線周波数（ＲＦ）信号を示す図である。
【図３Ｂ】異なるＶＣＯ周波数エラーについてのベースバンド信号を示す図である。
【図３Ｃ】異なるＶＣＯ周波数エラーについてのベースバンド信号を示す図である。
【図３Ｄ】異なるＶＣＯ周波数エラーについてのベースバンド信号を示す図である。
【図４】ジャマーがＤＣを介してスイープされるときのベースバンド信号を示す図である。
【図５】ＶＣＯ周波数における過渡現象に起因した受信信号レベルを示す図である。
【図６】ＶＣＯ周波数における過渡現象に起因した受信信号レベルおよびＬＮＡ状態における変化を示す図である。
【図７】異なる直線性状態における低域通過フィルタのグループ遅延を示す図である。
【図８】バイアス電流調整のためのループオペレーションを修正するプロセスを示す図である。
【図９】動作状態における変化のためのループオペレーションを修正するプロセスを示す図である。
【詳細な説明】
【００１０】
図１は、レシーバ１００のブロック図を示しており、このレシーバは、ワイヤレスデバイスのために使用されることができる。ワイヤレスデバイスは、移動局、ユーザ装置、ユーザ端末、加入者ユニット、ハンドセットなどとも称されることができる。ワイヤレスデバイスは、セルラ電話、携帯型個人情報端末(personal digital assistant)（ＰＤＡ）、ワイヤレスモデム、ハンドヘルドデバイスなどとすることができる。レシーバ１００は、アナログセクション１１０とデジタルセクション１１２とを含む。
【００１１】
アナログセクション１１０内において、低雑音増幅器(low noise amplifier)（ＬＮＡ）１２０は、選択された利得で受信ＲＦ信号を増幅し、増幅されたＲＦ信号を供給する。ＬＮＡ１２０は、各ＬＮＡ状態が、異なる離散的利得に対応する複数の(multiple)状態を有することができる。ＬＮＡ状態のうちの１つが、受信信号レベルに基づいて選択されることができる。帯域通過フィルタ(bandpass filter)（ＢＰＦ）１２２は、増幅されたＲＦ信号にフィルタをかけ(filters)、フィルタのかけられたＲＦ信号を供給する。帯域通過フィルタ１２２は、対象となる周波数帯域（例えば、セルラ帯域またはＰＣＳ帯域）における信号を通過させ、帯域外雑音と望ましくない信号とを除去することができる。帯域通過フィルタ１２２は、表面音波(surface acoustic wave)（ＳＡＷ）フィルタ、セラミックフィルタ、または何らかの他のタイプのフィルタとすることができる。
【００１２】
一般に、レシーバは、スーパーヘテロダインアーキテクチャ(super-heterodyne architecture)またはダイレクトトゥベースバンドアーキテクチャ(direct-to-baseband architecture)を用いてインプリメントされる(implemented)ことができる。スーパーヘテロダインアーキテクチャにおいては、受信ＲＦ信号は、複数の(multiple)ステージで、例えば、１つのステージにおいてＲＦから中間周波数(intermediate frequency)（ＩＦ）へと、そしてその後に別のステージにおいてＩＦからベースバンドへと周波数ダウンコンバートされる。ダイレクトトゥベースバンドアーキテクチャにおいては、受信ＲＦ信号は、１つのステージにおいてＲＦから直接にベースバンドへと周波数ダウンコンバートされる。スーパーヘテロダインアーキテクチャと、ダイレクトトゥベースバンドアーキテクチャとは、異なる回路ブロックを使用し、かつ／または異なる要件を有する可能性がある。明確にするために、以下の説明は、ダイレクトトゥベースバンドアーキテクチャについてのものである。
【００１３】
ミキサ(mixer)１２４は、ＬＯジェネレータ１３４からの同相（Ｉ）局部発振器(local oscillator)（ＬＯ）信号と、直交（Ｑ）局部発振器（ＬＯ）信号とを有するフィルタのかけられたＲＦ信号を周波数ダウンコンバートし、Ｉのダウンコンバートされた信号と、Ｑのダウンコンバートされた信号とを供給する。ＬＯ信号は、望ましい周波数におけるキャリア信号である。Ｉ  ＬＯ信号とＱ  ＬＯ信号とは、位相が９０°ずれているが、同じ周波数を有する。ＬＯジェネレータ１３４は、電圧制御発振器(voltage controlled oscillator)（ＶＣＯ）１４０からのＶＣＯ信号に基づいて、Ｉ  ＬＯ信号とＱ  ＬＯ信号とを生成する。ＶＣＯ信号の周波数は、対象となるＲＦチャネルにおける望ましい信号が、ベースバンドまたはベースバンドの近くへとダウンコンバートされるように、選択される。
【００１４】
加算器(summer)１２６は、Ｉのダウンコンバートされた信号、およびＱのダウンコンバートされた信号におけるＤＣオフセットを除去する。低域通過フィルタ(lowpass filter)（ＬＰＦ）１２８は、望ましい信号を通過させるために、そして雑音および望ましくない信号を除去するために、加算器１２６からのＩベースバンド信号とＱベースバンド信号とにフィルタをかける。１つまたは複数の増幅器、可変利得増幅器(variable gain amplifier)（ＶＧＡ）、および／またはバッファ（図１に示されず）は、増幅およびバッファリングを提供するために受信経路の中のどこにでも配置されることができる。アナログデジタル変換器(analog-to-digital converter)（ＡＤＣ）１５０は、Ｉベースバンド信号とＱベースバンド信号とをデジタル化し、ＩデータサンプルとＱデータサンプルとを供給する。
【００１５】
デジタルセクション(digital section)１１２内において、ＤＣループ１５２は、データサンプルにおけるＤＣの量を決定し、ＤＣ補正を加算器１２６に対して供給する。ＤＣループ１５２は、加算器１２６によって除去されない残留ＤＣエラーを除去することもできる。さらに、加算器１２６は、必要でなくてもよく、ｄｃ補正ループの全体が１５２に含まれてもよい。デジタルフィルタ１５４は、ＤＣ補正されたサンプルにフィルタをかけ、フィルタがかけられたサンプルを供給する。ＡＧＣユニット１５６は、フィルタがかけられたサンプルをスケール変更し(scale)、そしてほぼ一定のパワーを有する入力サンプル（ｒｍｓに基づいて使用されるＡＤＣのあらかじめ決定された数のレベル、例えば、４ビットの復調器は、出力が３つの最下位ビット(least significant bit)（ｌｓｂ）ｒｍｓであるＡＧＣをインプリメントすることができる）を供給する。レーキレシーバ(rake receiver)１６０は、複数のフィンガ復調器(finger demodulators)（または単に、フィンガ）１６２を含んでいる。各フィンガ１６２は、対象となる１つの信号経路についての入力サンプルを処理するように割り当てられることができる。各フィンガ１６２は、（ａ）そのフィンガに割り当てられる信号経路のタイミングを追跡する時間トラッキングループ(time tracking loop)（ＴＴＬ）１６４と、（ｂ）割り当てられた信号経路の周波数を追跡する周波数トラッキングループ(frequency tracking loop)（ＦＴＬ）１６６と、を含むことができる。各フィンガ１６２は、入力サンプルを処理し、復調されたシンボルを供給する。レーキレシーバ１６０は、すべての割り当てられたフィンガからの復調されたシンボルを組み合わせ、そして出力シンボルをデコーダ（図１には示されず）に対して供給することができる。
【００１６】
ジャマー検出器(jammer detector)１３６は、ミキサ１２４からのダウンコンバートされた信号に基づいてジャマーについて検出し、ジャマーインジケータ(jammer indicator)を供給する。ジャマーは、望ましい信号よりも振幅がずっと大きい可能性がある望ましくない信号であり、望ましい信号に対する周波数に近接して配置されることができる。ジャマー検出器１３６は、ダウンコンバートされた信号を整流し、フィルタをかけ、結果として生ずる信号をしきい値に対して比較し、そしてその比較結果に基づいてジャマーインジケータを生成することができる。ジャマー検出器１３６は、例えば、異なる帯域幅を有するフィルタを使用して、クローズインジャマー(close-in jammer)および／またはファーザーアウトジャマー(farther-out jammer)を検出することができる。ジャマー検出は、ＡＤＣ１５０からのデータサンプルに基づいて実行されることもできる。例えば、フーリエ変換は、データサンプル上で実行されることができ、ジャマーは、フーリエ変換からのスペクトル成分を検査することにより検出されることができる。ジャマー検出は、他の方法で実行されることもできる。
【００１７】
状態機械／コントローラ／プロセッサ(state machine/controller/processor)１７０は、ジャマー検出器１３６からのジャマーインジケータに基づいて特定の直線性状態(particular linearity state)を選択することができる。例えば、状態機械１７０は、クローズインジャマーが検出されるときには高い直線性状態、ファーザーアウトジャマーが検出されるときには中間の直線性状態、あるいはジャマーが検出されないときには低い直線性状態を選択することができる。一般に、任意の数の直線性状態が、任意の組の動作状態について定義されることができる。動作状態は、ジャマー、および／または例えば、受信信号レベルなど、他のファクタにより定量化されることができる。各直線性状態は、レシーバ１００の中の回路ブロックの特定の設定に関連づけられることができる。回路設定は、バイアス電流、利得、および／または他の特性についてのものであってもよい。
【００１８】
バイアス制御ユニット(bias control unit)１３０は、状態機械１７０からの選択された直線性状態を受け取り、ＬＮＡ１２０、ミキサ１２４、ＶＣＯ１４０など、様々な回路ブロックと、フィルタ１２８などと、についてのバイアス制御を生成する。例えば、低いバイアス電流は、低い直線性状態の場合に使用されることができ、より多くのバイアス電流が、中間の直線性状態の場合に使用されることができ、そして高いバイアス電流が、高い直線性状態の場合に使用されることができる。ユニット１３０は、低域通過フィルタ１２８のある種の特性を調整するフィルタ制御を生成することもできる。例えば、より低次のフィルタおよび／またはより広帯域のフィルタ(wider filter)が、低い直線性状態の場合に使用されることができ、より高次のフィルタおよび／またはより狭帯域のフィルタは、高い直線性状態の場合に使用されることができる。フィルタの別の実施形態は、直線性状態に基づいて選択されることができる複数の(multiple)ブランチを設計することである。より少ないブランチを選択することにより、本質的に同じ伝達関数(transfer function)が、得られるが、電流は少ない。このアプローチにおいては、電流は、フィルタのブランチを選択的にパワーダウンさせることによって減少させられる。
【００１９】
電圧制御水晶発振器(voltage controlled crystal oscillator)（ＶＣＸＯ）１４４は、正確な周波数を有する基準信号を生成する。ＶＣＸＯ１４４は、レシーバについての基準周波数ｆｒｅｆを供給する。フェーズロックドループ(phase locked loop)（ＰＬＬ）１４２は、ＶＣＯ１４０の周波数をＶＣＸＯ１４４の周波数にロックする。ＡＦＣユニット１７６は、割り当てられたフィンガ内のＦＴＬから周波数情報を受け取り、ＶＣＸＯ１４４の周波数を調整する周波数制御を生成する。ＡＦＣユニット１７６は、処理されているすべての信号経路について長期の周波数エラーを除去することができる。各フィンガ内のＦＴＬは、そのフィンガに割り当てられた信号経路について短期の周波数エラーを除去することができる。
【００２０】
ＡＧＣユニット(AGC unit)１５６は、フィルタがかけられたサンプルのパワー（または振幅）を決定し、測定されたパワーをＬＮＡ状態セレクタ１７４へと供給することができる。セレクタ１７４は、ＡＧＣユニット１５６からの測定されたパワーと、現在のＬＮＡ状態とに基づいて受信信号レベルを決定することができる。セレクタ１７４は、ＡＧＣユニット１５６における測定されたパワーが、あらかじめ決定された範囲内に維持されるように適切なＬＮＡ状態を選択することができる。セレクタ１７４は、受信信号レベルを１組のスイッチポイントと比較することができ、そしてその比較結果に基づいてＬＮＡ状態を選択することができる。利得制御ユニット１３２は、セレクタ１７４から選択されたＬＮＡ状態を受け取り、ＬＮＡ１２０のための利得制御を生成する。
【００２１】
図１は、レシーバ１００の特定の設計を示している。一般に、レシーバは、１つまたは複数のステージの増幅器、フィルタ、ミキサなどを使用して信号調節を実行することができ、これは、図１に示される設計とは異なるように構成されることができる。レシーバは、図１に示されていない他の回路ブロックを使用することもできる。
【００２２】
図１に示される設計においては、レシーバ１００は、次の制御ループを含んでいる。
【００２３】
・ＤＣループ  −  ベースバンド信号の中のＤＣオフセットを除去する、
・ＡＧＣループ  −  適切なパワーまたはｒｍｓレベルを有するサンプルをレーキレシーバ１６０に対して供給する、
・利得ループ  −  ＬＮＡ１２０についての離散的利得ステップを選択する、
・ＡＦＣループ  −  ＶＣＸＯ１４４の基準周波数を調整する、
・ＰＬＬ  −  ＶＣＯ周波数を基準周波数にロックする、
・ＴＴＬ  −  各フィンガのタイミングを調整する、および
・ＦＴＬ  −  各フィンガの周波数を調整する。
【００２４】
ＡＧＣループと利得ループとは、相互に関連している。ＡＧＣループは、ＡＧＣユニット１５６によってインプリメントされ、利得ループは、ＬＮＡ状態セレクタ１７４によってインプリメントされる。セレクタ１７４によるＬＮＡ状態選択は、ＡＧＣユニット１５６からの測定されたパワーに依存している。選択されたＬＮＡ状態は、次にＡＧＣユニット１５６への信号レベルと、それ故にＡＧＣユニット１５６からの測定されたパワーとに影響を及ぼす。
【００２５】
図１は、様々な制御ユニットの特定の設計を示している。一般に、レシーバは、任意の数の制御ループを含むことができ、各制御ループは、任意のパラメータについてのものとすることができる。
【００２６】
状態機械１７０は、様々な制御ループのオペレーションを制御することができる。例えば、状態機械１７０は、直線性状態を変化させることに先立って１つまたは複数の制御ループの時定数をディスエーブルにし、かつ／または変化させることができる。次いで、状態機械１７０は、レシーバが落ち着いた後に、制御ループ（単数または複数）の時定数をイネーブルにし、かつ／または復元することができる。様々なループの制御については、下記に説明される。状態機械／コントローラ／プロセッサ１７０は、レシーバ内の他のユニットのオペレーションを指示することもできる。メモリ１７２は、状態機械／コントローラ／プロセッサ１７０についてのデータとプログラムコードとを記憶する。
【００２７】
状態機械１７０は、ジャマーの有無に基づいて、直線性状態を変化させることができる。ＶＣＯ１４０のバイアス電流は、直線性状態をスイッチするときに、急に(abruptly)変えられることができる。バイアス電流のこの急激な変化は、ＶＣＯ１４０の周波数をかき乱す可能性がある。次いでＰＬＬ１４２は、ＶＣＯ周波数の変化を捜し出す(track out)ことができる。しかしながら、ＶＣＯ周波数におけるグリッチまたは過渡現象は、下記に説明されるように、レシーバを介して伝搬し、様々な制御ループのオペレーションをかき乱す可能性がある。
【００２８】
図２は、ＶＣＯバイアス電流における急激な変化に起因した、時間に対するＶＣＯ周波数エラーのプロット２１０を示している。時刻Ｔ０において、ＶＣＯ周波数は、ＶＣＯバイアス電流における急激な変化に起因してｆｅｒｒだけ変化する。ピークＶＣＯ周波数エラーｆｅｒｒは、ＶＣＯ設計、バイアス電流における変化の量および／またはレート、および／または他のファクタに依存する可能性がある。ＰＬＬ１４２は、ＶＣＯ周波数エラーを追跡し、ＰＬＬの設計によって決定されるステップ応答を有する。図２に示される例においては、ＰＬＬ応答は、最初にアンダーシュートし、最終的にはゼロのＶＣＯ周波数エラーへと落ち着く(settles)。
【００２９】
ＰＬＬは、直線性状態における変化に起因してＶＣＯ周波数における過渡現象の影響を緩和するために、様々な方法で制御されることができる。第１に、より短い時定数が、直線性状態を変化させるときにＰＬＬについて使用されることができる。より短い時定数により、ＰＬＬは、ＶＣＯ周波数エラーをより速く捜し出すことができるようになり、このことは、その結果、ＶＣＯ過渡現象に起因した影響を低減させることができる。ＶＣＯ周波数が、例えば、図２における時刻Ｔ２において、最終値に落ち着いた後に、ＰＬＬは、公称の方法で(in the nominal manner)動作するために復元されることができる。第２に、ＶＣＯバイアス電流は、ＶＣＯ過渡現象の厳しさを低減させるようにフィルタがかけられることができる。ＰＬＬは、直線性状態における変化を通して(through a change)公称の方法で（すなわち、どのような修正もなしに）動作させられることもできる。
【００３０】
ＡＦＣループは、ＶＣＯ過渡現象の影響を緩和するために、様々な方法で制御されることもできる。第１にＡＦＣループは、直線性状態を変化させることに先立って凍結される（あるいは同じ状態に維持される）ことができる。第２に、より長い時定数が、直線性状態を変化させるときにＡＦＣループについて使用されることができる。より長い時定数は、ＡＦＣループが変化させ、それ故に間違ったアップデートの可能性を低減させることができるレートを減速させることになる。ＡＦＣループは、ＶＣＯ周波数が落ち着いた後にイネーブルにされ、あるいは復元されることができる。ＡＦＣループは、直線性状態における変化を通して公称の方法で動作させられることもできる。ＡＦＣループ帯域幅は、一般的にＰＬＬループ帯域幅よりもずっと小さく、直線性状態における変化によって最小限度の影響を受ける可能性がある。
【００３１】
図３Ａは、ＩＳ−９８Ｄに指定されるシングルトーンテスト(single-tone test)についての、図１の中のＬＮＡ１２０の入力における受信ＲＦ信号を示している。受信ＲＦ信号は、ｆ０の周波数に中心がある望ましいＣＤＭＡ信号３１０と、ｆ１の周波数に中心があるシングルトーンジャマー３１２と、を含む。ｃｄｍａ２０００では、ＣＤＭＡ信号は、１．２３ＭＨｚの帯域幅を有する。シングルトーンテストでは、ジャマーは、ＣＤＭＡ信号の中心周波数から＋９００ＫＨｚの位置に配置され、ＣＤＭＡ信号レベルよりも７２デシベル（ｄＢ）振幅が高い。このジャマーは、高度モバイル電話サービス(Advanced Mobile Phone Service)（ＡＭＰＳ）システムにおける近くの基地局によって送信される強い干渉信号をモデル化する。ＩＳ−９８Ｄはまた、２つのトーンが、ＣＤＭＡ信号の中心周波数から＋９００ＫＨｚおよび＋１７００ＫＨｚの位置に配置され、そしてＣＤＭＡ信号レベルよりも５８ｄＢ振幅が高い２トーンテスト(two-tone test)も指定する。
【００３２】
図３Ｂは、ゼロＶＣＯ周波数エラーを有するシングルトーンテストについての図１の中のＡＤＣ１５０の入力におけるベースバンド信号を示している。この場合には、ベースバンド信号は、ＤＣに中心があるＣＤＭＡ信号と、＋９００ＫＨｚに位置する減衰されたジャマー(attenuated jammer)と、を含む。低域通過フィルタ１２８は、約６２０ＫＨｚの帯域幅を有する。ゼロＶＣＯ周波数エラーと共に、低域通過フィルタ１２８は、ＣＤＭＡ信号を通過させ、ジャマーを減衰させる。ジャマーは、図１におけるデジタルフィルタ１５４によってさらに減衰する(is further attenuated)。
【００３３】
図３Ｃは、＋９００ＫＨｚのＶＣＯ周波数エラーを有するシングルトーンテストについてのＡＤＣ１５０の入力におけるベースバンド信号を示している。この場合には、ＶＣＯ周波数は、ｆ１のジャマー周波数の位置にあり、ジャマーをＤＣへとダウンコンバートする。ベースバンド信号は、ＤＣに配置されるジャマーと、ＣＤＭＡ信号の一部分と、を含む。
【００３４】
図３Ｄは、＋２ＭＨｚのＶＣＯ周波数エラーを有するシングルトーンテストについてのＡＤＣ１５０の入力におけるベースバンド信号を示している。この場合には、ダウンコンバートされたＣＤＭＡ信号とジャマーとは、両方ともに低域通過フィルタ１２８の帯域幅の外側にあり、減衰する。低域通過フィルタ１２８からのベースバンド信号は、雑音と、もしかすると望ましくない信号成分と、を含む。
【００３５】
図３Ｂから３Ｄにおいて示されるように、ＶＣＯ周波数が急に変えられるときに、ＣＤＭＡ信号とジャマーとは、まずｆｅｒｒだけ周波数がシフトされ、次いでＶＣＯ１４０が最終値に落ち着くにつれて周波数を通してスイープされる。図２に戻って参照すると、線２１２が、＋９００ＫＨｚＶＣＯ周波数エラーを表す場合、そのときにはジャマーは、時刻Ｔ１においてＤＣを介してスイープされる。周波数を通してのＣＤＭＡ信号とジャマーとの急激なスイープは、下記に説明されるように様々な制御ループのオペレーションをかき乱す可能性がある。
【００３６】
図４は、ジャマーがＶＣＯ周波数における過渡現象に起因してＤＣを介してスイープされるときの、ＡＤＣ１５０の入力におけるベースバンド信号を示している。ジャマーがＤＣにあるときに、ミキサ１２４と、低域通過フィルタ１２８と、ＡＤＣ１５０とは、それらの最大値へと飽和することができる。ＡＤＣ１５０の出力は、最大値において、またはその近くで、ＤＣのパルス４１０としてモデル化されることができる。このＤＣパルスの存続時間は、ジャマーが、ＤＣを介してスイープされるレートに依存する。
【００３７】
ＤＣループ１５２は、ＡＤＣ１５０からのデータサンプルにおけるＤＣエラーを検出する。ＤＣループ１５２は、ＫＤＣの利得を用いてデータサンプルをスケール変更する(scale)ことができ、次いでアキュムレータ(accumulator)を用いてスケール変更されたサンプルを累算する(accumulate)ことができる。利得ＫＤＣは、ＤＣループの時定数を決定する。より大きな利得は、より小さな時定数と、より高速なＤＣループとに対応し、逆もまた同様である。アキュムレータ出力は、ＤＣエラーを示し、しきい値と比較されることができる。ＤＣループ１５２は、アキュムレータ出力が、しきい値を超過するときにＤＣ補正をアップデートすることができ、次いでアップデートされたＤＣ補正を加算器１２６へと送ることができる。
【００３８】
ＤＣを通してスイープされているジャマーに起因したＤＣパルスは、いくつかの方法でＤＣループに悪影響を及ぼす可能性がある。第１に、ＤＣパルスは、ＤＣ補正のアップデートを間違って引き起こす可能性があり、このＤＣ補正は、ＤＣで低域通過フィルタ１２８を飽和させる可能性がある。第２に、ＤＣパルスは、ＤＣループアキュムレータに、大きな値に到達し、または飽和するようにさせる可能性がある。その場合には、大きなアキュムレータ値から回復するのにある時間かかってしまう可能性があり、性能は、アキュムレータが公称値に復元されるまで悪化する可能性がある。
【００３９】
ＤＣループ１５２は、ＤＣを通してスイープされるジャマーに起因した、可能性のある悪影響を回避するために様々な方法で制御されることができる。第１に、ＤＣループ１５２は、直線性状態を変化させることに先立って凍結される(frozen)ことができる。これは、例えば、利得ＫＤＣをゼロに設定することにより、かつ／またはＤＣループアキュムレータのアップデートを防止することにより、達成されることができる。ＤＣループを凍結することは、ＤＣ補正の間違ったアップデートと、ＤＣループアキュムレータの飽和との両方を防止することになる。第２に、より長い時定数が、直線性状態を変化させるときにＤＣループについて使用されることができる。これは、例えば、利得ＫＤＣを低減させることにより、達成されることができる。より長い時定数は、ＤＣループアキュムレータが、変化させ、それ故にＤＣ補正の間違ったアップデートの可能性を低減させることができるレートを減速させることになる。ＤＣループは、ＶＣＯ周波数が、最終値に落ち着いた後に、イネーブルにされ、あるいは復元されることができる。
【００４０】
異なる直線性状態は、異なるＤＣオフセットに関連づけられることができる。各直線性状態についてのＤＣオフセットは、ＤＣループ１５２によって決定され、メモリ１７２に記憶されることができる。直線性状態における変化が起きるときはいつでも、新しい直線性状態に対応するＤＣオフセットは、メモリ１７２から取り出され、ＤＣループ１５２に対して供給され、そして新しい直線性状態のために使用されることができる。これは、直線性状態を変化させた後にＤＣオフセットを減少させることができ、これは、性能を改善することができる。
【００４１】
ＡＧＣユニット１５６は、デジタルフィルタ１５４から、フィルタがかけられたサンプルのパワーを測定し、測定されたパワーをＬＮＡ状態セレクタ１７４に対して供給する。ＡＧＣユニット１５６は、ＫＡＧＣの利得を用いてフィルタがかけられたサンプルをスケール変更することができ、次いでアキュムレータを用いてスケール変更されたサンプルを累算することができる。利得ＫＡＧＣは、ＡＧＣループの時定数を決定する。より大きな利得は、より小さな時定数と、より速いＡＧＣループとに対応し、逆もまた同様である。ＡＧＣアキュムレータ出力は、測定されたパワーを示す。ＡＧＣユニット１５６は、測定されたパワーに反比例したスケーリングファクタを受け取り、スケーリングファクタにより、フィルタがかけられたサンプルをスケール変更し、ほぼ一定のパワーを有する入力サンプルを供給するデジタル可変利得増幅器(digital variable gain amplifier)（ＤＶＧＡ）を含むことができる。
【００４２】
図５は、ＶＣＯ周波数における過渡現象に起因した受信信号レベルを示している。プロット５１０は、ジャマーが存在しない場合についての時間に対する受信信号レベルを示し、プロット５１２は、シングルトーンジャマーが存在する場合についての時間に対する受信信号レベルを示している。プロット５１０においては、ＣＤＭＡ信号がＶＣＯ周波数における過渡現象に起因して周波数を通してスイープされるときに、ＣＤＭＡ信号は、ＶＣＯ過渡現象の一部分の間に、フィルタ１２８および１５４の帯域幅の外側にあることができ、そしてこれらのフィルタによって減衰されることになる。ＡＧＣループ１５６は、ＣＤＭＡ信号がフィルタ帯域幅の外側にあるときに、信号レベルにおける降下(drop)を検出することになる。
【００４３】
プロット５１２においては、ＣＤＭＡ信号とジャマーとが、周波数を通してスイープされるときに、ＣＤＭＡ信号は、ＶＣＯ過渡現象の一部分の間に、フィルタ帯域幅の外側にあることができるが、ジャマーは、ＶＣＯ過渡現象の他の一部分の間に、フィルタ帯域幅の内側にあることができる。ＡＧＣループ１５６は、ＣＤＭＡ信号とジャマーとが、両方ともにフィルタ帯域幅の外側にあるときに、信号レベルにおける降下を検出することができ、ジャマーがフィルタ帯域幅内にあるときに、グリッチを検出することができる。
【００４４】
図５に示されるように、ＶＣＯ周波数における過渡現象は、ＡＧＣループに対するディープフェード(deep fade)のように見えることもある。受信信号レベルが、十分な量だけ降下する場合、そのときにはＬＮＡ状態セレクタ１７４は、ディープフェードに対抗するように、より高い利得を有する別のＬＮＡ状態を選択することができる。
【００４５】
図６は、ジャマーが検出されるときの、ジャマーインジケータと、ＶＣＯ周波数エラーと、受信信号レベルと、ＬＮＡ状態とのプロットを示している。時刻Ｔ０において、ジャマー検出器１３６は、ジャマーを検出し、ジャマーインジケータを論理ハイ(logic high)へと動かす。状態機械１７０は、ジャマーインジケータに応じて直線性状態を変化させる。ＶＣＯバイアス電流が、直線性状態における変化に起因して変えられるときに、ＶＣＯ周波数は、急にシフトされる。ＣＤＭＡ信号が、ＶＣＯ周波数エラーに起因してフィルタ帯域幅の外側にシフトされるときに、受信信号レベルは、降下し始める。時刻Ｔ１において、受信信号レベルは、低いしきい値を横切り、セレクタ１７４は、より高い利得で別のＬＮＡ状態を選択する。時刻Ｔ２において、ＰＬＬ１４２は、ＶＣＯ周波数エラーを捜し出す。この例においては、ＡＧＣループは、ＰＬＬよりも遅く、受信信号レベルは、ゆっくりと増大する。時刻Ｔ３において、受信信号レベルは、高いしきい値を横切り、セレクタ１７４は、より低い利得を有する以前のＬＮＡ状態を選択する。
【００４６】
図６に示されるように、レシーバについてのＡＧＣループと利得ループとは、いくつかの方法でＶＣＯ周波数における過渡現象によって悪影響を受ける可能性がある。第１に、ＡＧＣループは、より低く駆動されることができ、ＶＣＯ周波数が落ち着いた後に、回復するために、ある時間かかる可能性がある。第２に、低い受信信号レベルは、より高い利得で、ＬＮＡ状態へのスイッチを引き起こす可能性がある。レシーバは、ＬＮＡ１２０がより高い利得状態で動作しながら、非常に非線形に駆動されることができる。適切なＬＮＡ状態は、ＡＧＣループが回復した後に、復元されることができる。
【００４７】
ＡＧＣループと利得ループとは、ＶＣＯ周波数における過渡現象に起因した可能性のある悪影響を回避するために、いくつかの方法で制御されることができる。第１に、ＡＧＣループは、直線性状態を変化させることに先立って凍結されることができる。これは、例えば、ＡＧＣ利得ＫＡＧＣをゼロに設定することにより、かつ／またはＡＧＣアキュムレータのアップデートを防止することにより、達成されることができる。ＡＧＣループを凍結することは、ＡＧＣアキュムレータが、ＶＣＯ過渡現象中に低く駆動されないようにすることになる。第２に、より長い時定数が、直線性状態を変化させるときにＡＧＣループのために使用されることができる。これは、例えば、利得ＫＡＧＣを低減させることにより、達成されることができる。より長い時定数は、ＡＧＣアキュムレータが、変化させることができるレートを減速させることになる。利得ループは、受信信号レベルにおける降下に起因した別のＬＮＡ状態の選択を防止するために、直線性状態を変化させることに先立って凍結されることができる。ＡＧＣループと利得ループとは、ＶＣＯ周波数が落ち着いた後にイネーブルにされ、あるいは復元されることができる。
【００４８】
低域通過フィルタ１２８は、異なる直線性状態では異なる特性を有することができる。例えば、より低次のフィルタおよび／またはより広帯域のフィルタが、低い直線性状態の場合に使用されることができ、より高次のフィルタおよび／またはより狭帯域のフィルタが高い直線性状態の場合に使用されることができる。異なるフィルタ特性は、様々な設計を用いて達成されることができる。一設計においては、異なる特性を有するフィルタのバンクが、インプリメントされ、それらのフィルタのうちの１つが、直線性状態に応じて使用するために選択される。別の設計においては、複数のフィルタセクションまたはブランチが、インプリメントされ、異なる特性が、異なるフィルタセクションまたはブランチをイネーブルにすることにより達成されることができる。
【００４９】
図７は、低い直線性状態における低域通過フィルタ１２８についてのグループ遅延のプロット７１０と、高い直線性状態における低域通過フィルタ１２８についてのグループ遅延のプロット７１２と、を示している。グループ遅延は、フィルタを介して信号の遅延を決定する。２つの直線性状態についてのグループ遅延における違いは、直線性状態における変化が起きるときはいつでも、レーキレシーバ１６０に供給されるサンプルのタイミングにおいて突然の急上昇(sudden jump)をもたらす。各フィンガ内の時間トラッキングループは、このタイミングエラーを捜し出すことができる。しかしながら、性能は、タイミングエラーが捜し出されるまで悪化する可能性がある。
【００５０】
時間トラッキングループは、グループ遅延における変化を明らかにするためにいくつかの方法で制御されることができる。第１に、直線性状態における変化が、グループ遅延における変化をもたらすときに、時間トラッキングループは、グループ遅延における違いに対応する量だけ進められ、あるいは遅らせられることができる。これは、直線性状態における変化に起因したタイミングエラーを低減させる。第２に、より短い時定数が、直線性状態を変化させるときに時間トラッキングループについて使用されることができる。より短い時定数により、時間トラッキングループは、タイミングエラーをより迅速に捜し出すことができるようになるであろう。時間トラッキングループは、ある期間の後に復元されることができる。
【００５１】
一般に、与えられた制御ループは、次のような様々な方法で制御されることができる。
【００５２】
・制御ループを凍結し、制御ループに対するアップデートを防止する、
・制御ループの時定数を変化させ、例えば、制御ループについてのアップデートレートを低減させるために、より長い時定数を使用し、あるいはアップデートレートを増大させるために、より短い時定数を使用する、そして
・知られている変化を明らかにするために制御ループを補償する。
【００５３】
制御ループ（例えば、ＤＣループ、ＡＧＣループ、またはＡＦＣループ）は、直線性状態における変化によって引き起こされる過渡現象に起因した、制御ループに対する外乱を回避することが望ましい場合に、凍結されることができる。制御ループ（例えば、ＤＣループ、ＡＧＣループ、またはＡＦＣループ）は、過渡現象に起因した影響を低下させるようにその時定数を増大させることができる。制御ループ（例えば、ＰＬＬまたはＴＴＬ）は、過渡現象にもっと迅速に対抗するようにその時定数を減少させることができる。制御ループ（例えば、ＤＣループまたはＴＴＬ）は、直線性状態における変化の後に使用されるべき値が知られている場合に、補償されることができる。上記に説明されるアクションのサブセットだけが、与えられた制御ループについて適用可能とすることができる。
【００５４】
一般に、任意の制御ループ、または制御ループの任意の組合せのオペレーションは、直線性状態変化の影響を緩和するために修正されることができる。修正すべき特定の制御ループ（単数または複数）は、例えば、レシーバ設計、ループ設計、動作状態など、様々なファクタに依存したものとすることができる。
【００５５】
１つの具体的な設計においては、ＤＣループ、ＡＧＣループ、および利得ループのオペレーションは、直線性状態における変化が起きるときに、決定論的な方法で修正される。次のシーケンスは、直線性状態における変化のために実行されることができる。
【００５６】
１．ＤＣループをディスエーブルにする、例えば、ＤＣループアキュムレータを凍結する、
２．加算器１２６に供給されるＤＣ補正を保存する、
３．ＡＧＣループをディスエーブルにする、例えば、ＡＧＣアキュムレータを凍結する、
４．ＬＮＡ状態変化を防止するために利得ループをディスエーブルにする、
５．新しい直線性状態へと変化させる、
６．ＰＬＬが落ち着くのを待つ、
７．新しい直線性状態のためにＤＣ補正を取り出し、そして使用する、
８．ＤＣループをイネーブルにする、例えば、ＤＣループアキュムレータをクリアし、イネーブルにする、
９．ＡＧＣループをイネーブルにする、例えば、ＡＧＣアキュムレータをイネーブルにする、そして
１０．ＬＮＡ状態変化を可能にするために利得ループをイネーブルにする。
【００５７】
ＤＣループ、ＡＧＣループ、および利得ループのオペレーションは、他の方法で修正されることもできる。他のシーケンスは、制御ループの他の組合せのオペレーションを修正するために定義されることもできる。
【００５８】
図８は、制御ループのオペレーションを制御するためのプロセス８００を示している。プロセス８００は、ワイヤレスデバイスによって実行されることができる。受信信号の中のジャマーが、例えば、アナログおよび／またはデジタルのジャマー検出器を用いて検出される（ブロック８１２）。レシーバにおける少なくとも１つのアナログ回路ブロックのバイアス電流は、例えば、ジャマー検出の結果に基づいて調整される（ブロック８１４）。例えば、バイアス電流は、ジャマーが検出されるときに増大させられることができ、ジャマーが検出されないときに減少させられることができる。バイアス電流はまた、ジャマー強度に応じて異なる量だけ調整されることもできる。それらのバイアス電流が調整されているアナログ回路ブロック（単数または複数）は、ＶＣＯ、ＬＮＡ、ミキサなどを含むことができる。
【００５９】
少なくとも１つの制御ループのオペレーションは、バイアス電流の調整に関連して修正される（ブロック８１６）。制御ループ（単数または複数）は、ＤＣループ、ＡＧＣループなどを備えることができる。ブロック８１６は、様々な方法で達成されることができる。例えば、与えられた制御ループは、バイアス電流調整に先立ってディスエーブルにされる（または凍結される）ことができ、バイアス電流調整の後にイネーブルにされることができる。制御ループの時定数はまた、バイアス電流調整に先立って増大させられ、または減少させられ、そしてバイアス電流調整の後に復元させられることもできる。あらかじめ決定された期間が、制御ループをイネーブルにすること、あるいはその時定数を復元することに先立って待たれることができる。異なる制御ループは、異なる方法で修正されることもでき、例えば、１つの制御ループは、別の制御ループが、その時定数を変化させる可能性がある間にディスエーブルにされることができる。
【００６０】
与えられた制御ループでは、（例えば、ＤＣ補正についての）新しいバイアス電流に関連する値が、決定され、バイアス電流調整の後に制御ループに適用されることができる。レシーバについての離散的利得調整は、バイアス電流調整に先立ってディスエーブルにされ、バイアス電流調整の後にイネーブルにされることができる。フィルタは、バイアス電流調整と一緒に（例えば、異なる次数、帯域幅などへと）調整されることもできる。時間トラッキングループは、フィルタ調整に関連して修正されることができる。
【００６１】
明確にするために、制御ループのオペレーションを制御するための技法は、特に直線性状態における変化について説明されてきている。本技法は、動作状態における、他のタイプの変化について使用されることもできる。例えば、本技法は、利得状態における変化、動作周波数における変化、アンテナコンフィギュレーションにおける変化などに起因した制御ループのオペレーションを修正するために使用されることができる。これらの変化のおのおのは、レシーバ内の回路ブロックのオペレーションをかき乱す可能性がある。動作状態における変化によって影響を受ける可能性がある制御ループでは、これらの制御ループのオペレーションは、動作状態における変化に起因した可能性のある悪影響に対抗するように修正されることもできる。
【００６２】
図９は、制御ループのオペレーションを制御するためのプロセス９００を示している。プロセス９００は、ワイヤレスデバイスによって実行されることもできる。レシーバの動作状態が、変えられる（ブロック９１２）。動作状態における変化は、直線性状態、利得状態、動作周波数、アンテナコンフィギュレーションなどにおける変化に対応することができる。少なくとも１つの制御ループのオペレーションは、動作状態における変化に関連して修正される（ブロック９１４）。少なくとも１つの制御ループは、ＤＣループ、ＡＧＣループ、ＰＬＬ、ＡＦＣループ、ＴＴＬ、ＦＴＬ、またはそれらの任意の組合せを備えることができる。与えられた制御ループは、（ａ）動作状態を変化させることに先立って制御ループをディスエーブルにすることと、（ｂ）動作状態を変化させた後にあらかじめ決定された期間を待つことと、（ｃ）あらかじめ決定された期間を待った後に制御ループをイネーブルにすることと、により修正されることができる。制御ループはまた、上記に説明されるように他の方法で修正されることもできる。
【００６３】
ここにおいて説明される技法は、様々な手段によってインプリメントされることができる。例えば、これらの技法は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの組合せの形でインプリメントされることができる。ハードウェアインプリメンテーションでは、様々な制御ループのオペレーションを制御するために使用される１つまたは複数のユニットは、ここにおいて説明される機能を実行するように設計された１つまたは複数の特定用途向け集積回路(application specific integrated circuits)（ＡＳＩＣ）、デジタル信号プロセッサ(digital signal processors)（ＤＳＰ）、デジタル信号処理デバイス(digital signal processing devices)（ＤＳＰＤ）、プログラマブルロジックデバイス(programmable logic devices)（ＰＬＤ）、フィールドプログラマブルゲートアレイ(field programmable gate arrays)（ＦＰＧＡ）、プロセッサ、コントローラ、マイクロコントローラ、マイクロプロセッサ、電子デバイス、他の電子ユニット、あるいはそれらの組合せの内部にインプリメントされることができる。
【００６４】
ファームウェアおよび／またはソフトウェアのインプリメンテーションでは、本技法は、ここにおいて説明される機能を実行するモジュール（例えば、プロシージャ、ファンクションなど）を用いてインプリメントされることができる。ファームウェアおよび／またはソフトウェアのコードは、メモリ（例えば、図１におけるメモリ１７２）に記憶され、プロセッサ（例えば、プロセッサ１７０）によって実行されることができる。メモリは、プロセッサの内部に、あるいはプロセッサの外部にインプリメントされることができる。
【００６５】
本開示の上記の説明は、どんな当業者も本開示を作りまたは使用することを可能にするために提供される。本開示に対する様々な修正は、当業者には容易に明らかであろう、そして、ここにおいて定義される包括的な原理は、本開示の精神または範囲を逸脱することなく、他の変形に対しても適用されることができる。したがって、本開示は、ここにおいて示される例に限定されるようには意図されておらず、ここにおいて開示される原理および新規な特徴に整合する最も広い範囲が与えられるべきである。
【図１】
2009538055.tif 000003
【図２】
2009538055.tif 000004
【図３Ａ】
2009538055.tif 000005
【図３Ｂ】
2009538055.tif 000006
【図３Ｃ】
2009538055.tif 000007
【図３Ｄ】
2009538055.tif 000008
【図４】
2009538055.tif 000009
【図５】
2009538055.tif 000010
【図６】
2009538055.tif 000011
【図７】
2009538055.tif 000012
【図８】
2009538055.tif 000013
【図９】
2009538055.tif 000014
【国際調査報告】
2009538055.tif 000015
2009538055.tif 000016