(57)【要約】ウエハ及びチップフォーム半導体デバイス（４，１０，２０）に高電流テスト刺激を与えるテストシステム、装置、方法は、半導体デバイスで各接触ポイント（３）にそれぞれ電気的に結合する複数のプローブ（２）と、複数のプローブ（２）のそれぞれに電気的に結合している複数の電流リミッター（５）、そして複数のプローブに電気的に結合している電流センサー（６）を含む。電流リミッター（５）は各プローブ（２）を流れる電流を制限し、電流センサは複数プローブの何れかのコンタクトがスレッショルドレベルを超えた場合シグナルを送る。
2009538428.tif 000002
【特許請求の範囲】
【請求項１】
複数の接触ポイント（３）を含むウエハ及びチップフォーム半導体デバイス（４，１０，２０）に高電流テスト刺激を与えるテスト装置であって、
前記半導体デバイス（４，１０，２０）の複数の接触ポイント（３）のそれぞれに電気的に接続するための複数のプローブ（２）と、
前記複数のプローブ（２）にそれぞれ電気的に接続され、対応するプローブを流れる電流を制限する複数の電流リミッタ（５）と、
前記複数のプローブ（２）にそれぞれ電気的に接続され、規定の電流レベルを超過しているプローブを発見した際にシグナルを送る電流センサ（６）とを備えるテスト装置。
【請求項２】
前記電流センサ（６）と作動可能に結合された抑止回路（７）がさらに組み込まれており、
前記電流センサがシグナルを発した場合、前記抑止回路は各プローブを流れる電流をストップする、請求項１に記載のテスト装置。
【請求項３】
前記電流リミッタには、パワートランジスタ（３１６，３４６）と共に、前記パワートランジスタを流れる電流を制限するコントロール回路（３０４，３１５，３３４，３４４）が組み込まれている、請求項１または２に記載のテスト装置。
【請求項４】
前記電流センサには、前記電流リミッタの何れかが一定の電流モードに移行した場合に作動する電流リミットセンシングサーキットが組み込まれている、請求項１から３のいずれかに記載のテスト装置。
【請求項５】
半導体デバイス（４，１０，２０）のエミッタ／ドレイン端子とコントローラー／ソース端子の間に接続されているＳＣＲ（ｓｉｌｉｃｏｎ  ｃｏｎｔｒｏｌｌｅｄ  ｒｅｃｔｉｆｉｅｒ）デバイス（７）がさらに組み込まれ、
前記電流センサには前記ＳＣＲデバイス（７）を駆動する電流リミットセンシングサーキットがあり、半導体デバイスのエミッタ／ドレイン端子とコントローラー／ソース端子から電流を逸らせる、請求項１から４のいずれかに記載のテスト装置。
【請求項６】
プローブ／コンタクトインターフェースと対応する接触ポイント（３）の間の抵抗が所定の制限内であるかどうかを判定する検査デバイス（１９２，  ２０４）がさらに組み込まれている、請求項１から５のいずれかに記載のテスト装置。
【請求項７】
前記複数の電流リミッタ（５）はそれぞれ他の複数の電流リミッタに関係なく個々に有効、無効となる、請求項１から６のいずれかに記載のテスト装置。
【請求項８】
前記電流リミッタはオープンループコントローラーとして構成されている、請求項１から７のいずれかに記載のテスト装置。
【請求項９】
複数の接触ポイント（３）を含むウエハ及びチップフォーム半導体デバイス（４，１０，２０）に高電流テスト刺激を与える方法であって、
前記半導体デバイス（４，１０，２０）の複数の接触ポイント（３）に複数のプローブ（２０）を接続することと、
前記複数のプローブの各プローブ（２）の電流を個々に所定のレベルに制限することとを包含する方法。
【請求項１０】
欠陥が発見された場合プローブ（２）を流れる電流の抑制することをさらに含む、請求項９に記載の方法。
【請求項１１】
所定のコンタクトインターフェースと対応する接触ポイント（３）との間の抵抗が所定の制限内であるかどうかを判定することをさらに含む、請求項９または１０に記載の方法。
【請求項１２】
個々に電流を制限することをさらに含み、
前記個々に電流を制限することは、オープンループコントローラーを使っての電流制限を含む、請求項９から１１のいずれかに記載の方法。
【請求項１３】
複数のプローブの何れかのプローブ（２）の電流が所定のレベルを超えた場合にシグナルを送ることをさらに含む、請求項９から１２のいずれかに記載の方法。
【請求項１４】
テスト装置の複数のプローブ（２）とウエハ及びチップフォーム半導体デバイス（４，１０，２０）の複数の接触ポイント（３）との間の接触抵抗を測定する方法であって、
前記接触ポイント（３）は、前記半導体デバイスの１番目、または２番目のジャンクションに一致し、
前記テスト装置は、前記複数のプローブ（２）のそれぞれに接続された複数の電流リミッタ（５）をさらに含み、
前記複数の電流リミッタ（５）のそれぞれを前記１番目、２番目のジャンクションに接続すること、
既知電流を前記複数のプローブ（２）経由で前記１番目、２番目のジャンクションに流すこと、
前記半導体デバイスが動作中に、前記１番目、２番目のジャンクションの最初の電圧を測定すること、
１番目または２番目のジャンクションのどちらかに接続された電流リミッタ（５）の１つを除いてすべてをストップさせ、もう一方の１番目のジャンクションまたは２番目のジャンクションに接続している電流リミッタは残しておくこと、
前記半導体デバイスは起動したまま、前記１番目と２番目のジャンクションの間の２つ目の電圧を測定すること、
そして既知電流と前記１番目と２番目の電圧の違いをベースに接触抵抗を決定することを包含する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明のほとんどは半導体のチップの試験に関連する。つまり、パワーデバイス、もう少し詳しく言うと、プローブ針経由でチップに確実な接触を作ってウエハまたはチップフォームのパワーデバイスチップを試験する為のメソッドや装置に関連する。
【背景技術】
【０００２】
このアプリケーションは2006年5月23日に出願の米国仮出願（US Provisional Application No.60/647,981）の利益（benefit）を要求（claim）し、またそのすべては参照としてここに取り入れられている。
【０００３】
パワーデバイスは、ウエハ（一般的にシリコンまたは他の互換性を持つマテリアルの）が特定のタイプのパワーデバイスチップを生産するのに行う一連のバッチ操作によって製造される。
【０００４】
各ウエハにはたいてい同じ種類の複数のパワーデバイスダイやチップがある。周知のように、化学的、熱的、フォトリソグラフィ的（photolithographic）、機械的操作は、パワーデバイスウエハの製造工程（fabrication）にたいてい関与している。なぜなら可変要素（Variables）や物理的現象によって起こるウエハや各チップの変動があるが、ウエハ上のすべてのチップが、望ましい仕様であるとは限らない。どのチップが単独、または所定のどのウエハが仕様を満たしているかを判定するのに採用されているテストはある。パワーデバイスは高い電流と電圧を処理できるよう設計されているので、チップは定格の状態でテストを行うのが望ましいが、高い電力を処理できるよう設計されたパッケージに組み込む前のウエハやチップでテストを行う場合、これは非常に難しい上に特有の問題がいくつかある。
【０００５】
パワーデバイスチップは望ましい回路を作成する接続（path）ができるよう、一般的にチップの表面に1つ以上の金属相互接続層がある。また、この金属相互接続層は、チップがウエハから切り離されて、パッケージまたはキャリアに組み込まれる際、パワーデバイスチップへの接続の役割も果たす。
【０００６】
一般的に"ボンディングパッド（bonding pad）"と呼ばれる内部接続部は金属相互接続によって作られ、ボンディング（bonding） ワイヤー等がパワーデバイスチップからそのキャリアやパッケージ接続するようチップの表面に配置される。これらのボンディングパッドやその他テスト用に設計されているものは、チップの電気的特性をテストの際に各チップへの電気接触を作るのに使用できる。これらはウエハでもチップでも同じように測定する事が出来る。
【０００７】
ウエハの良いチップの歩留まりはウエハ上にあるすべてのダイに対して良いダイのパーセンテージで定義される。歩留まりはパワーデバイスの製造において最も大きな危険因子である。各プロセスとテストステップは潜在的な歩留まりロスポイントであると考えられるかもしれない。ウエハ上の各ダイのテストは製造工程によってだけではなく、試用運転中のエラーによって起こり得る問題からも歩留まりロスを招く可能性がある。例えばプローブのテスト中、電気的に回路を刺激し、重要なパラメータを測定する為に各パワーデバイスのボンディングパッドに電気接触は作られる。カード上で作られる多数の細かいワイヤープローブ、導電性のバンプ（conductive bumps）、ビームなどは、伝導の衝突と細いビームは、ボンディングパッドのアレイ（array）と一致し、機械的、電気的にボンディングパッドのアレイ（array）に接続するのに使用される。一般的にウエハの各ダイは順番にプローブの配列の下に順番に配置される。例えば各プローブがチップの上で接触するようウエハは上に動かされる。精密ウエハ移動ステージ（Precision wafer movement stages）は各チップをプローブの配列下に配置し、そのプローブ配列に接触させてテストする。電気テストをパスしないウエハのチップは後で呼び出しができるよう、インクで点をつける、コンピュータのメモリにウエハでの各チップの位置を保存しておく、などといった方法によって記録される。
【０００８】
パワーデバイスチップの金属相互接続層はたいていアルミニウムで作られ、時々金で作られることもある。これらのメタルは良いプロセス特性と電気的特性を持つが、これらの金属はカード上のプローブ（以下パワーデバイスプローブカードとする）を作成するのに使用される典型的なマテリアルと比べてやわらかい為、プローブカードが適切に製作、整列、調整、統合されていない場合、ボンディングパッドエリアやプローブカード自体にダメージを与える事が予想される。
【０００９】
例えば、すべてのプローブがそれぞれのボンディングパッドに同時に触れるよう、プローブのチップは平面性（planarity）を保つよう慎重に調整される。また各パッドへの正確なタッチダウン等、接触の調整も行われる。プローブがまず各ボンディングパッドに接触し、一定した低抵抗接触によって接触の強さが保てるよう、最初の接触を過ぎたところから適切なオーバードライブの量が維持される。
【００１０】
プローブ自体のチップは、プローブとボンディングパッドの間で低抵抗接触ができなくてはならない。また良い電気接触を妨げる汚れがあってはいけない。プローブ自体の接触の強さやばね定数（spring constant）は、適切な接触を持つというプローブの性能を決定する際に考慮しなければならないパラメータでもある。良い接触ができない場合、ダイに高電流を流すと接触ポイントが過熱してしまう。これによりプローブチップが燃えて抵抗が増加、プローブ、また恐らくはパワーデバイスチップにもさらに大きなダメージを与える。
【００１１】
パワーデバイステスト用のプローブの製造には様々なテクノロジーが駆使されてきた。最も一般的なものとしてブレード（blade）、エポキシリング（epoxy ring）、薄膜技術（membrane technologies）の3つがある。4つめにいわゆる "バックリングビーム（buckling beam）"を使うものがあり、これはいくつかの製造メーカも使用している。ブレードテクノロジーは、米国特許Nos. 4,161,692 " Probe Device for Power semiconductor Wafers"、米国特許Nos.3,849,728 "Fixed Point Probe Card and an Assembly and Repair Fixture There for"、米国特許 Nos. 4,382,228で述べられている。
【００１２】
エポキシリングテクノロジーは、米国特許Nos. 3,835,381 "Probe Card lncluding a Multiplicity of Probe Contacts and Methods of Making"、特許Nos. 3,905,008 "Microelectronic Test Probe Card lncluding a Multiplicity of Probe Contacts and Method of Making Same"、米国特許Nos. 4,599,559 "Test Probe Assembly forIC Chips"、米国特許Nos. 4,757,256 "High Density Probe Card"で述べられている。 バックリングビーム技術は、米国特許Nos. 4,554,506 "Modular Test Probe"、米国特許4,843,315 "Contact Probe Arrangement for EIectrically Connecting a Test System to the Contact Pads of a Device to be Tested"で述べられている。
【００１３】
半導体のプローブカードを製造するのに最も一般的に使用されるテクノロジーはエポキシリングテクノロジーである。その他のテクノロジーも似たようなものであるがエポキシリングタイプのプローブカードの製造では、Mylarがチップのボンディングパッドの配列（bonding pad location）と同じ配列パターンの一連のホールでパンチまたは穴あけされる。
【００１４】
そのホールは各プローブのチップに適合するようサイズ調整され、チップをカードの製造中、適所（position）に固定する。一般的にこれらのホールの直径は0.003インチから0.005インチである。各プローブは片方の端のポイントにテーパードされたスプリングワイヤの長さ（length）から作られ、プローブチップを形作るよう急な角度で曲げられている。それぞれのプローブチップはマイラーシート（Mylar sheet）の対応する穴に固定される。スプリングワイヤプローブのもう片方の端は、その他のプローブと共にたいてい円型のパターンで配置され、エポキシやその他の適した素材のリングで固定される。端はプローブカードを形成するサーキットボードに半田づけされるようエポキシを突き抜ける。プローブがサーキットボードに半田づけされた後、プローブチップは比較的平面的なアレイ（planar array）に固定されたフラットなプローブチップを提供するようサーダー仕上げされる。
【００１５】
プローブチップの接触抵抗は、低い抵抗を測る為の従来の技術で測定ができる。一般的にはプローブチップを導電金属面と接触させ、結果として生じるインターフェースの抵抗を測っていた。接触プレートに使用されるのは一般的に金、ニッケルまたはロジウム（Rhodium）である。プローブがアルミニウムメタライゼーション（metallization）でできたボンディングパッド（例：パワーデバイスのチップ）に接触している場合、従来の方法によって測定される抵抗と、実際に観測（observed）される抵抗には誤差が出る。
【００１６】
さらに、アルミニウムはプローブチップの素材としてはやわらかいので、プローブのチップは突き出るか、アルミニウムに"dig"し、硬い金の表面に比べてチップの表面の接触部分が大きくなるという傾向がある。ボンディングパッドと比較して、プローブチップの角度はチップがパッドに押し付けられた（driven）時のスクラブ動作（scrubbing motion）のようなものである。ソフトアルミニウムでできたボンディングパッドの場合、パッド上にプローブチップのパスに呼応したスクラブマークを付けていく。プローブチップとパッド間の低接触抵抗を確実にする為に、プローブチップに使用する素材が極めて重要になる。コスト重視で標準のタングステンを使用する場合もあるが、パワーデバイスプロービングの一般的な素材はベリリウムコパーである。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
シングルプローブは決められた量の電流のみを扱う事ができるので、通常は複数のプローブ接続はパワーデバイスチップの各パッドに作られる。通常、所望する電流を流すのに必要であろうと考えられるよりも多くのパッドのプローブを使用するのが一般的な方法である。なぜならいくつかのプローブには、より高い抵抗があるのを知られていて、分担負荷に耐えられないからである。プローブニードルを沢山落とす事とパッドのサイズは相反する物であり、パッドのサイズが大きいからといってたくさん針を落とせばよいという事ではない。プローブ（針）を沢山落とせばその分だけコストが大きくかかってしまうからである。この技術に関する典型的な問題は、チップが仕様を満たしていないので、歩留りロス以外、接触に問題があるという兆候が全くないという事である。何かしら他の警告がなければ、テスタはチップとプローブカードのどちらに問題があるのか判定できない。プローブの接触に問題があり、プローブカードの修理、または交換をするべきかを判定するまでにしばらくの時間を要する。テスタ、ウエハプローバー、ファシリティ（facility）などはコストが非常にかかるので、できれば避けるべきである。また、高い接触抵抗がある状態でプローブに電流を流し続けると、プローブチップが燃えて、パッドが金属化し、アルミニウムパッドが損傷するという確率は非常に高いのである。
【００１８】
高パフォーマンスのマイクロプロセッサなどのような高い給電や接地電流を要するICチップも同じである。これらのチップは通常複数の給電（supply）と接地パッド（ground pads）によって構成され、電流をシェアする。パワーデバイスのチップのようにいくつかのプローブチップが各々のパッドとの接触不良になるのであれば、残りのプローブチップは総電流をシェアしてより高いレベルで動作する。あるポイントでこの電流レベルは高くなり過ぎてプローブチップの許容電流をオーバーするかもしれない。
【００１９】
２つ目の問題は、最高のプローブ、つまり一番低い抵抗が高い電流を流す傾向があるプローブである。これはこのような"良いプローブ" のストレスを越え、故障を招く複合的な問題なのである。
【００２０】
電流がプローブカードで比較的均等にシェアされて、すべてのシングルプローブの規定の最大電流を超えないよう確実にする事が望ましい。プローブチップのパッドへの接触抵抗は多岐に渡るので、単にパワーデバイスチップの所定定のパッドや、ICチップの複数のパッドにおける複数のプローブを比較する一般的な方法ではこれを達成できない。
【課題を解決するための手段】
【００２１】
各プローブにとって安全な値の最高電流を制限してのパワーデバイスチップ及びウエハのICチップの高電流テストができるメソッドおよびシステムが提供される。また、テスト中のパワーデバイスチップまたはICチップとの接触が電流レベルに適切でない場合に感知し、チップかプローブカードが破損する前にプローブの電源をオフ（off）にする。さらに、プローブの動作中に各プローブチップの接触抵抗を感知し、プローブカードが致命的な故障が起きる前に潜在的な問題を予測し、前もってメンテナンスの準備ができるようにする。
【００２２】
この発明の１側面によると、複数の接触ポイントを含むウエハ及びチップフォーム半導体デバイスに高電流テスト刺激を与えるテスト装置は、前記半導体デバイスの複数の接触ポイントのそれぞれに電気的に接続されるための複数のプローブと、前記複数のプローブにそれぞれ電気的に接続され、対応するプローブを流れる電流を制限する複数の電流リミッタと、前記複数のプローブにそれぞれ電気的に接続され、規定の電流レベルを超過しているプローブを発見した際にシグナルを送る電流センサとを備える。
【００２３】
この発明の1側面によると、前記電流センサと作動可能に結合された抑止回路がさらに組み込まれており、前記電流センサがシグナルを発した場合、前記抑止回路は各プローブを流れる電流をストップする。
【００２４】
この発明の1側面によると、半導体デバイスは少なくともICかパワーデバイスの１つである。
【００２５】
この発明の1側面によると、前記電流リミッタには、パワートランジスタと共に、前記パワートランジスタを流れる電流を制限するコントロール回路が組み込まれている。
【００２６】
この発明の1側面によると、パワートランジスタとは、パワーMOSFET(power metal oxide semiconductor field effect transistor)またはIGBT (insulated gate bi-polar transistor ).である。
【００２７】
この発明の1側面によると、電流センサには、前記電流リミッタの何れかが一定の電流モードに移行した場合に作動する電流リミットセンシングサーキットが組み込まれている。
【００２８】
この発明の1側面によると、半導体デバイスのエミッタ/ドレイン端子とコントローラー/ソース端子の間に接続されているSCR（silicon controlled rectifier）デバイスがさらに組み込まれ、前記電流センサには前記SCRデバイスを駆動する電流リミットセンシングサーキットがあり、半導体デバイスのエミッタ/ドレイン端子とコントローラー/ソース端子から電流を逸らせる。
【００２９】
この発明の１側面によると、テスト装置には検査装置（verification device） があり、プローブ/コンタクトインターフェース間の抵抗、プローブと対応する接触部分の抵抗が規定内であるかどうかを判定する。
【００３０】
この発明の1側面によると、検査装置は測定回路（measurement circuitry）を備え、各プローブ/コンタクトインターフェースの電圧低下を感知する。
【００３１】
この発明の1側面によると、測定回路は、プローブ/コンタクトインターフェースと対応する接触ポイントの間の抵抗が所定の制限内であるかどうかを判定する検査デバイスをさらに含む。
【００３２】
この発明の1側面によると、複数（plurality）の電流リミッタのうちのそれぞれは、複数の電流リミッタのうちの他のもの（other ones）から独立して始動と停止を行う。
【００３３】
この発明の1側面によると、電流リミッタはオープンループコントローラーとして構成される。
【００３４】
前述の接触部分を多数含む半導体デバイスを含むウエハ及びチップフォームの半導体デバイスに高電流を流すというテスト装置の発明の1側面によると、この方法には、半導体デバイスで複数の接触部分のそれぞれに複数のプローブが結合すること、独立して複数のプローブの各プローブを流れる電流を規定内に制限することが含まれる。
【００３５】
この発明の1側面によると、この方法では問題を発見すると同時に、プローブに流れる電流をストップさせる。
【００３６】
この発明の1側面によると、この方法にてプローブとパッドの間の抵抗値が判断できるという事になる。
【００３７】
この発明の1側面によると、抵抗の測定では各コンタクトインターフェースの電圧低下の測定が行われる。
【００３８】
この発明の1側面によると、電圧低下の測定では各プローブに測定電流を流し、その結果コンタクトインタフェースに起こる電圧低下の測定が行われる。
【００３９】
この発明の1側面によると、単独電流制限とは電流を制限するのにオープンループコントローラーを使用する事を含む。
【００４０】
この発明の1つの側面によると、この方法では、複数のプローブのうち１つでも電流が規定のレベルを超えた場合に信号を発生させる。
【００４１】
この発明の1側面によると、この方法では、信号が発生すると同時に複数のプローブに流れる電流をストップする。
【００４２】
この発明の１つの側面によると、テスト装置の複数のプローブとウエハ及びチップフォーム半導体デバイスの複数の接触ポイントとの間の接触抵抗を測定する方法であって、前記接触ポイントは、前記半導体デバイスの１番目、または2番目のジャンクションに一致し、前記テスト装置は、前記複数のプローブのそれぞれに接続された複数の電流リミッタをさらに含み、上記方法は、前記複数の電流リミッタのそれぞれを前記1番目、2番目のジャンクションに接続すること、既知電流を前記複数のプローブ経由で前記1番目、2番目のジャンクションに流すこと、前記半導体デバイスが動作中に、前記1番目、2番目のジャンクションの最初の電圧を測定すること、1番目または2番目のジャンクションのどちらかに接続された電流リミッタの１つを除いてすべてをストップさせ、もう一方の1番目のジャンクションまたは2番目のジャンクションに接続している電流リミッタは残しておくこと、前記半導体デバイスは起動したまま、前記1番目と2番目のジャンクションの間の2つ目の電圧を測定すること、そして既知電流と前記1番目と2番目の電圧の違いをベースに接触抵抗を決定することを包含する。
【００４３】
前述の、そして関連する目的の達成に貢献する発明は、この申請書内で完全に説明、指摘された特徴を持っている。以下の詳細と添付の図面は発明の実例である。これらの具体化はインディケイティブ（indicative）であるが、発明のその他の狙い、利点、新規の特徴は、以下の詳細な説明と図面により明らかになる。
【図面の簡単な説明】
【００４４】
【図１】図1は発明に基づいた半導体デバイスをテストする代表的なシステムの簡単なブロック図である。
【図２】図2はボンディングパッド部を示しているウエハのパワーデバイスチップの分解図を含む代表的なパワー半導体ウエハの回路図である。
【図３】図3は代表的なパワーデバイスプローブカードの横断面の図である。
【図４】図4はテストの為にプローブが接続された代表的なパワーデバイスチップの平面図である。
【図５】図5は発明に基づいた電流制限プローブ保護とコントロールを制限する電流を含む代表的なUIS(Unclamped Inductive Switching)テストの回路図である。
【図６】図6は、発明に基づいて高いテスト電流を印加する前にプローブチップ接触抵抗を測る代表的なプレテストを実行するための回路図である。
【図７】図7は半導体デバイスのISW (inductive switching)テストを実行する代表的なシステムの回路図である。システムは発明に基づいた電流の制限をしている。
【図８】図8は半導体デバイスの抵抗の切り換えテストを実行する代表的なシステムの回路図である。発明に基づいてシステムは接触抵抗測定を行う。
【図９】図9は図7のシステムで使用する代表的なマザーボードの回路図である。
【図１０】図10は図8のシステムで使用する代表的なマザーボードの回路図である。
【図１１】図11は発明に基づいた代表的なソース電流リミッタサーキットの回路図である。
【図１２】図12は発明に基づいた代表的なドレイン電流リミッタサーキットの回路図である。
【図１３】図13は図10と11の電流リミッタをシミュレートするための代表的なシミュレーションサーキットの回路図である。
【図１４】図14はインダクタ電流に対する図13のシミュレーションサーキットの時間を示しているグラフである。
【図１５】図15はプローブ電流に対する図13のシミュレーションサーキットの時間を示しているグラフである。
【図１６】図16は電流リミッタ電圧に対する図13のシミュレーションサーキットの時間を示しているグラフである。
【図１７】図17は接触電圧の低下に対する図13のシミュレーションサーキットの時間を示しているグラフである。
【図１８】図18は発明に基づいてプローブと対応するボンディングパッド間の接触抵抗を決定する代表的方法を表すフローチャートである。
【発明を実施するための形態】
【００４５】
この発明は下記のように書くことが出来る。各図の番号にそれぞれ説明を書く。
【００４６】
図1を参照する場合、テスト装置１はチップ及びウエハフォームのテスト半導体デバイスに表示されている。テスト装置1はテスト対象デバイス4(DUT)(例：半導体装置)のボンディングパッド3につながっている多くのプローブ2を含んでいる。DUTが一定の評価基準を満たしているのかを判定する為にテスト電流はプローブ2とボンディングパッド3を介してDUT4に流されるかもしれない。各プローブサーキットに電流リミッタ5があり、他のプローブを流れる電流とは別に、プローブ2の各々に流れる全体の電流量を制限する。プローブを流れる電流を制限する事で、プローブ、DUT 、またテスト装置自体に与えられるダメージを防げる。
【００４７】
さらに、トリガ回路は各電流リミッタ5のモニターをし、事前に定義された状態を検出すると、トリガ回路6はSCR7を可能にする事ができ、SCR7はDUT４から電流を遠ざける。従ってDUT4やプローブ2への損傷を防ぐ、または最小に留める事ができる。
【００４８】
また、テスト装置1を使って、プローブ2とボンディングパッド3の間の接触抵抗が許容範囲内であるかどうかを判定する事ができる。これによりテストを実行する前に欠陥のあるプローブを発見し、不正確なテスト結果を招く可能性を最小限に抑える事ができる。
【００４９】
電流リミッタ5の操作法とテスト前の接触抵抗測定のシステム使用法の詳細を以下に記す。
【００５０】
Figure 2にパワーデバイスチップを20個含む代表的なパワーデバイス10の平面図がある。複数のボンディングパッド3を図解できるよう、チップの拡大図がある。ここではパワーデバイスチップについて記述しているが、ここで説明しているデバイスとメソッドはICを含むその他の半導体デバイスにも応用できる事に留意すべきである。
【００５１】
ウエハ10のどのチップ20が仕様を満たしているか判定する為に代表的なパワーデバイスプローブカード（図3）を使っての電気的テストが各チップに対して行われる。ボンディングパッド（bonding pads）3を通してチップ20それぞれへの電気的接触が行われる。これらのボンディングパッド3はボンディングワイヤ（bonding wires）（図示せず）の接続ポイントを提供するという目的も兼ねている。ボンディングワイヤはチップ20からそのパッケージまたはキャリアまでの伝道パスを提供する。また、ウエハ10のチップ20を電気的にテストする為の適当なプローブカードに接続する為の接触ポイントをプローブに提供する。
【００５２】
図3にウエハフォームでパワーデバイスチップ20をテストするのに代表的なプローブカード45の側面図がある。プローブカード45は多数の細かいワイヤープローブ（fine wire probes）に接続しているプリントサーキットボード50を含む。これらのプローブ2は一般的にハンダ接続（solder connections）70でプリントサーキットボード50のトレース（traces）に接続される。プローブ20のチップは90に指定され、そのチップ20をテストするボンディングパッドの形状に合うよう配列される。プローブ2はここで説明されているように、エポキシまたはセラミックリング80によって特殊な形状になっている。細いワイヤーのプローブ2は一般的にタングステン、ベリウム、銅、または他の適切な金属でできている。プローブのチップ90の直径は普通0.003インチから0.005インチの間である。チップ90はボンディングパッド3 (図2)に接続するよう慎重に配置され、各パッド3に確実に接触する。プローブ（Probe）2の形状はプローブチップ90がボンディングパッド3に押しつけられるようになっているので、"スクラビング（scrubbing）"と呼ばれるチップがパッド3を横切る横移動が起こる。プリント基板50に完全に並行な水平面にすべてのプローブチップ90がある場合、このパッド3上で起こる"スクラビング"と呼ばれる動きは非常に予測しやすく、また再現性が高くなる。しかしプローブカード45を構成するのに必要な物理的プロセスがあるので、プローブチップ90はプリント基板50やボンディングパッドがあるチップ20の表面に対して完全に水平にはならない。プローブチップ90が完全に傾いている場合（つまり"out of a planar"の状態）、低い位置にあるプローブチップ90のスクラビングは高い位置にあるプローブチップ90がパッド3と接触する前に各々のパッド3から離れてしまう可能性がある。同様に、プローブチップ90は、すべてのパッド3の全く同じ場所と接触するよう完璧に配置されない。プローブチップ90とパッドのズレにより、チップがパッド3をコンタクトしていなかったり、パッド3のまわりの保護酸化膜にダメージを与える事がある。完全に傾いているプローブチップ90はパッド3が好ましい低抵抗接触を作る為に動力を作れないかもしれない。
【００５３】
チップ20テスト用の低電流パスを提供するよう、複数のプローブチップ90はパッド3に接触するよう配置される。スペースや電圧分離の問題があるので、プローブチップ90の数やプローブ2のスペースは制限される。トレードオフはプローブ2のラージナンバー（larger number）間で作られるが、プローブ間の狭いスペースでは困難である。プローブ２間のさらに狭いスペースでは高い電圧が発生する可能性があるが、最低限のスペースはアーク放電（arcing）を防ぐ為に必要なので、これもまた問題となる。図4はパワーデバイスチップ20に接続しているプローブ2の典型的な構成を表したものである。
【００５４】
図4はパワーMOSFETやIGBTの典型的なパワーデバイスチップ20を示している。大きいパッド3は、パワーMOSFET用のソース接続かIGBT用エミッタ接続である。
【００５５】
パワーMOSFET用ドレイン接続、またはIGBT用コレクタ接続はパワーデバイスチップ20のバック（back）になる。ドレイン、またはコレクタへの接続は図４のコンタクトエリア30で示しており、典型的なウエハプローバーチャックまたはシングルパワーデバイスチップ20のメタルホールディングプレートを表している。複数のプローブ2aは各ソース/エミッタに接続している。複数のプローブ2bはテストコンタクトエリア30に接続しており、この部分はドレイン/コレクタ接続用としてパワーデバイスチップ20の裏につながっている。プローブ2の数は、そのうちのいくつかがパッド3またはテストコンタクトエリア30に接触しないように選ばれ、残りっているプローブの総電流リミットを超えないようにする。電流パスから欠陥のある、または接触していないプローブ2が除去されるので、残りのプローブ2が追加電流を運ぶ。プローブチップ90の接触抵抗は変化するので、いくつかのプローブ2は他のものより多くの電流を運ぶ。ある時点で、欠陥のあるプローブ2がますます電流パスから除去されるので、一番低い接触抵抗で残っているプローブチップ90はその最大規定電流に達する。このプローブ2の電流が増加すると、プローブを損傷させ、パワーデバイスチップ20にもダメージを与える可能性がある。プローブ2の1つはパワーデバイスチップ20のゲートに接触している。ケルビン接続やさらに確実な接続には複数のプローブが使用されるが、ゲート接続に高い電流は必要ないので、シングルプローブで十分である。
【００５６】
プローブチップ90へのダメージを避けるために、各プローブ2の最大電流は制限される。プローブ2の１つでもその最大電流を超える場合、テストは中止され、プローブ2からの電流はストップされる。図5はこの作業を行うシステムの例である。テストシステム1はIGBTトランジスタ184のゲート170、コレクタ180、エミッタ182に接続されている。図示する為に、テストはUIS (Unclamped inductive Switching)になっているが、IGBTトランジスタ184のどのようなタイプの高電流テストでも原理は同じである。IGBT 184のコレクタ180またはエミッタ182のプローブチップ90を通る高電流接続は電流リミッタ5によって規定の最大電流を超えないよう制限される。
【００５７】
1つのプローブチップ90の許容をはるかに超える高い電流がテストでは必要であるため、複数の接続がコレクタ180とエミッタ182に作られている。
【００５８】
最大電流を超える電流を決して流さないよう、個別の電流リミッタ5が各プローブチップ接続にある。テストで電流が印加されている間、プローブチップ90の接触抵抗やワイヤリング抵抗など、異なったパス抵抗がプローブチップ90を通る各パスに生じる。こうして最低抵抗を持つプローブチップ90が他のものよりも大きい電流を通すようになる。いくつかのプローブチップ90のパス抵抗が非常に高くなった場合、事実上接触を失って、電流パスの一部ではなくなり、総電流が利用可能な平行パスに分割されるので、他のプローブチップ90はより多くの電流を流せるようになる。プローブチップ90が規定を超える電流を流そうとした場合、電流―5は電流ソースモードに切り替わり、規定値を超える電流を制限する。この時点でテストは無効となり、中止される。テスト中のIGBT184やプローブチップ、テスタ1などを高い電流や電圧から守るようテストは終了されるべきである。そうする為にはプログラムした最大電流に達した場合に電流リミッタ5からシグナル186を発生させる。次にこのシグナル186はIGBT184から離れているテスト電流をパスするトリガサーキット6を抜けて並行電流パス（この場合SCR 7）をターンオン（turn on）し、効率よくすべての高電流を排除し、プローブチップ90へのダメージを防ぐ。
【００５９】
他の方法として高いテスト電流を印加する前の過剰な接触抵抗がない各プローブチップを測定するプレ測定がある。これは上記の方法と併用できる。図6で測定コントロールサーキット192はそれぞれのコントローラー180とエミッタ182プローブコンタクトの電圧低下を測定ライン194経由で測定している。エミッタケルビン測定ポイント196でこの測定を参照する。接触抵抗の測定の詳細は下記及び図18にある。
【００６０】
図7及び8は典型的なテスト半導体デバイスを表している。
【００６１】
図7ではアバランシェとISW(inductive switching)テスト用のテストシステム200aを、図8はRSW用の標準的なテストシステム200bを図解している。200a 、200b それぞれのシステムには、ウエハプローブシステム202、プローブカードマザーボード204、IGDプローブカードフィクスチャ（fixture）206 、プローブカード45、チップキャリア210が含まれる。以下に詳細があるように、それぞれの構成（ISWやRSW）はプローブカードマザーボード経由で設置されるが、その他の設置も可能である。ウエハプローブシステム202、マザーボード204、プローブカード45、キャリア210は、コントロールシグナルやデータシグナルを相互で交換できるよう電気導線（例：リボンケーブル、バスインターフェース等）で電気的に結合している。
【００６２】
テストシステム200aと200bの電力はウエハプローブシステム202から供給される。ウエハプローブシステム202にはDC電源、（例：24 VDC電源（24 VDC source）など）やプログラム可能な電流ソース214（例：0-10アンププログラマブル電流ソース（0-10アンププログラマブル電流ソース（0-10amp programmable current source））などが含まれている。
【００６３】
また、ウエハプローブシステム202は各システムコンポーネントへのダメージを防ぐ、または最小限に留める為の安全回路がある。特にコレクタ（ドレイン）電流リミッタ5bとエミッタ（ソース）電流リミッタ5aがテスト中のデバイス（DUT）に流れるテスト電流を制限またはクランプする。各電流リミッタ5bと5aの詳しい説明は次項に記す。
【００６４】
ウエハプローブシステム202にも電圧測定装置222が組み込まれ、コレクタ電流リミッタ5bとエミッタ電流リミッタ5a間の電圧を測定する事も可能である。電圧測定装置222はサーキット、または同種のものを感知するデジタル電圧である。図18についての詳細は後述するが、電圧測定デバイス222が得た測定値はプローブとDUT4間の接触抵抗の測定に使用される事がある。
【００６５】
さらに、ウエハプローブシステム202は各種インターフェースを備える事ができる。インターフェース224は外部機器（例：スコープトリガ（scope trigger）、エミッタセンス（emitter sense）、コレクタ電圧、コレクタ電流、ゲートセンス（gate sense）等）との通信を可能にする。通信インターフェース226はデバイス間の通信を可能にする。これらの通信インターフェース226アースネットインターフェース、RS-232インターフェース、IEEE-488インターフェース等が含まれる事がある。また、ウエハプローブシステム202には外部機器にアクセス可能な各種テストポイント228の組み込みも可能である。例：UISテスタ1（図７）（例：関心ノード（nodes of interest）での電圧測定など）230（図8）（例：システム200bへの高電圧供給）外部機器は次に、データを解析してDUT4が許容可能かどうかの判断をする場合がある。
【００６６】
ウエハプローブシステム202はマザーボード204にリボンケーブル232かまたは同種のもので接続されている。図7、図8の一般的なシステム200aと200bでは、所望のテスト構成にする為にマザーボード204を使用している。（例： ISW、RSW）図8と図9の各構成の詳細は事項で説明する。
【００６７】
マザーボード204はリボンケーブル232でウエハプローブシステム202に接続され、さらにプローブカード45、チップキャリア210、DUT4にも接続されている。例えばマザーボード204からの電気導線はプローブカード45の端子（図示せず）に接続される場合がある。これらの端子は順番にDUT4 のボンディングパッドに接しているプローブ2に、または直接チップキャリア210に接続されたりする。プローブカード45とチップキャリア210は備え付けされているか、そうでなければプローブカードフィクスチャ（fixture）206によってサポートは可能である。（例：サーキットボード、またはそれに準ずるもの）さらに、ウエハプローブシステム202とマザーボード204と分離したプローブカード45とチップキャリア210をハウジングすれば作業環境でもこの２つの移動が可能である（ウエハプローブシステム202が停止、またはほぼ停止中に）。
【００６８】
図9はISW用に構築された代表的な204’の回路図である。一般的にマザーボード204’は図7のシステム200aと合わせて使われる。
【００６９】
マザーボード204’にはリボンケーブルコネクター232a’（エミッタ/ソース） 232b’（コレクタ/ドレイン）232c’（シグナル）が組み込まれており、それぞれマザーボード204’をウエハプローブシステム202に接続する為に複数のターミナルを備えている。ウエハスプローブシステム202とマザーボード204’ 間でコントロールシグナル、データシグナル及び同等のものがリボンケーブル232a-232cやそれぞれのコネクタ232a’-232c’を介して交換される場合がある。さらに複数のダイオードDEI-DE56とDSEIは共にそれぞれのアノードに接続され、一方ツェナダイオード240のアノード（別名クランプ（clamp）240 ）はダイオードのDEI-DE56とDSEIの陽極に接続される。ダイオードDEI-DE56のカソードはコネクタ242aの各々の端末に接続される。それぞれのこれらの端末はプローブカード45のそれぞれのプローブ2（図9には示していない）に接続される場合がある（例：1ターミナルにつき１カソードと1プローブ）。端末とそれに対応するプローブがDUTからのシグナルの供給、または取得を可能にする。さらにダイオードのDEI-DE56とDSEIのカソードはエミッタコネクタ232a’の各端末に接続される。ダイオードDSEIのカソードも電流トランスCT2の最初の入力端子に接続される。
【００７０】
クランプ240のカソードはダイオードDCI-DC40の各カソードに接続され、一方ダイオードDCI-DC40の各アノードはコネクタ242bの各端末に接続される（1端末あたり1つのアノード)。上記のようにコネクタ242bの各端末が、DUT4からのシグナルの入手、またはDUT4へのシグナルの送信ができるようプローブカード45のそれそれのプローブ2と接続される場合がある。さらにダイオードDCI-DC40の各アノードはコネクタ232b’のそれぞれの端末に接続される。
【００７１】
電流トランスCTIモニターはDUT4 を通過する総電流をモニターし、電圧変換機CTIからのシグナルの244を差動アンプ246aの入力に送り、差動アンプ246aの出力はシグナルコネクタ232c’の端末に接続される。差動アンプ246aの出力はコレクタ電流を表す。
【００７２】
電流トランスCT2に話を戻すと、絶縁トランスITIの2番目の入力端子はプローブ2（図9には示していない）に接続されているであろうコネクタ242cの端末に接続される。電流トランスCT2の出力端末は差動アンプ246bの入力に接続され、差動アンプ246bの出力は信号コネクタ232c’の端末に接続される。これによりプローブシステム202はシグナルをモニターできる。差動アンプ246bの出力はセンスエミッタ電流を表す。
【００７３】
さらに242c DUT4に接続されているコネクタの端子やプローブ2からチップキャリアセンスシグナルとバックサイドコレクタセンスシグナルを入手する。Klをリレーするためにこれらのシグナルは送信され（例：端末4と6のリレーK1)るが、通常リレーKlのオープンポールは差動アンプ246cの入力に接続される（例：端末3と5)。差動アンプは接触抵抗測定を計算するのに使用するキャリアからコレクタの電圧を表す。これはシグナルコネクタ232c’の端末に接続され、ウエハスプローブシステム202のモニタリングを可能にする。リレーK1（例：端末1と2をcoilする為に電圧を印加しての)の操作をコントロールすることで、ゼロボルトからキャリア〜コレクタの電圧間で差動アンプ246cの出力を切り換えることができる。
【００７４】
ケルビンエミッタ2のシグナルに伴うバックサイドコレクタセンスシグナル（コネクタ242cに接続された端末とプローブ経由でDUTから取得される）が差動アンプ246dの入力に接続される。抵抗デバイダーのR9、R1、Rl1、R12は減少して、入力電圧を差動アンプに適合される。コレクタの電圧を表す差動アンプ246dの出力はシグナルコネクタ232c’の端末に接続され、ウエハスプローブシステム202のモニタリングを可能にする。
【００７５】
コネクタ242eの端子に接続されたプローブ2（図示せず）経由を経由してDUT4 から送られたゲートセンスシグナルとケルビンエミッタ2シグナルを差動アンプ246eの入力に送信する。ゲート電圧を表す差動アンプ246eの出力をシグナルコネクタ232c’の端末に接続して、ウエハプローブシステム202に送る。
【００７６】
ウエハプローブシステム202から得たゲートドライバーシグナルはコネクタ232c’の端末経由で取得され、ゲートドライバー248の入力に送信される。さらにコネクタ242cの端末に接続されたプローブ2(図9には示していない)経由でDUT220からケルビンエミッタ1シグナルを取得する。そしてゲートドライバー248の出力はコネクタ242cの端末とプローブ2を経由してDUT4に送られる。ゲートドライバー248はDUT4の為のゲート信号を提供する。
【００７７】
ゲートドライバー248の出力とゲートセンスシグナル（プローブ2とコネクタ242c経由でDUT4から取得される)をゲートセンスケルビンチェックサーキット250に送る。 同様に、エミッタセンスケルビンチェックサーキット252はコネクタ242cの対応する端子に接続されたそれぞれのプローブ2を経由してDUT4からケルビンエミッタ1シグナルとケルビンエミッタ2シグナルの両方を受信する。シグナルコネクタ232c’のそれぞれの端子経由でゲートセンスケルビンチェックサーキット250とエミッタセンスケルビンチェックサーキット252の出力をウエハプローブシステム202に送る。
【００７８】
代表的なマザーボード204'は、業界の基準凹凸試験条件（例：デバイスのブレイクダウン電圧をオーバーさせてデバイスにエネルギーを吸収させるテスト)に従ってデバイスのアンクランプスイッチング（例：アバランシェテスト）を行えるよう構成される。集めたデータを基準に、デバイスがダメージを受けずにエネルギーを吸収できるかどうか判定する。クランプ240はアンクランプされたスイッチングテストの間サーキットから取り外される。
【００７９】
代表的なマザーボード204で行われたその他のテストは、クランプ（clamped） ISWテストである（例：デバイスがタイミング制限内でラッチング（latching）をオンまたはオフにする事なく既定量の電流を切り換えることができるかどうか判定するためのテスト）テスト中、電圧はデバイスにチェックされ、規定のレベルを超えないように制限される。電圧が規定のレベルを超えた場合、エネルギーはクランプ240とダイオードDEI-DE56とDCI-DC40により消散される。
【００８０】
クランプ、アンクランプの両テストで、差動アンプ246aとシグナルコネクタ232c’経由で実際の電流データを電流トランスCTIから得て、ウエハプローブシステム202に送る。
【００８１】
ISWテストの間、電流はDUTを通り抜ける。テストのインダクティブ（inductive）な性質上、エネルギーはシステムの中に蓄えられる。DUT４がスイッチオフになった際、DUT４へは電圧がかからなくなる。つまりDUT４は高電圧によるスパイクの問題はなくなると考えられる。
【００８２】
クランプテスト中DUT4を保護するために、クランプ240とダイオードDEI-DE56はDCI-DC40は供給された電流を消散できる電流パスを効率よく提供する。言い換えると、クランプがアクティブの時、DUT4によってチェックされた電圧は規定のクランプ値に制限される。
【００８３】
こうしてDUT4を通過する電圧がそのブレイクダウン電圧を超えないようにする。クランプ回路はDUTを通過する電圧レベルが規定レベルを超えた際に働く受動回路になり得る。
【００８４】
クランプまたはアンクランプ ISWテストの間、デバイスを通過する電流はDUTに送信されたゲート信号と比較してモニターされる場合がある。（例：電圧トランスCTIと差動アンプサーキット246a-246e経由)。スイッチングウエーブフォームとしてモニターされた電流を使用できる。万が一クランプ240が作動した場合（例：クランプISWテスト中）DUT電流はDUT4か電流トランスCTIではなく、クランプ240、DEI-DE56、DCI-DC40を通過する。
【００８５】
クランプまたはアンクランプモードでの稼働中、差動アンプ回路246a-246eを経由してデータを集計し、ウエハプローブシステム202に送る。こういった差動アンプ回路は、よく知られているのでここに詳細は記さない。
【００８６】
ここからはケルビンチェックサーキットについて説明する。（ゲートセンスケルビンチェックサーキット250及びエミッタセンスケルビンはサーキット252をチェックする）これらのサーキットはゲートとエミッタにそれぞれのプローブチップ90とボンディングパッド3間の導通状態についての情報を効率よく提供する。それぞれのケルビンチェックサーキット250と252の出力からの情報を利用して、各プローブのチップの同じボンディングパッドの抵抗を確実に低くする。
【００８７】
図10は、抵抗の切り替えができるよう構成された別の代表的なマザーボード204"を示す。例えば、マザーボード204"は、図8のシステム200bで使用できる。さらにマザーボード204"には図9のマザーボード204'と同じコンポーネントがたくさん組み込まれている。簡略化する為に、マザーボード204と異なっている部分だけを説明する。
【００８８】
マザーボード204"にはリボンケーブルコネクター232a'（エミッタ/ソース）232b'（コレクタ/ドレイン）と232c'（シグナル）が組込まれ、リボンケーブル232a-232cや同等のものでマザーボード204をウエハプローブシステム202に接続できるよう、それぞれ複数の端末（図示せず）を備えている。複数のダイオードDlEl-D8Elがそれぞれのカソードに共に接続される。
【００８９】
ダイオードD1E1-D8E1のアノードはコネクタ242aの個々の端末に接続され、これらの各端末はプローブカード45のそれぞれのプローブ2(図10には示されていない)と接続される場合がある（例：端末ごとに1つのカソードと１つのプローブ)。端末とそれに対応するプローブはDUTからのシグナルの送信、受信を可能にする。さらに、ダイオードDlEl-D8ElのアノードがダイオードDlE2-D8E2のそれぞれのカソードに接続され、ダイオードDlE2-D8E2のカソードはエミッタコネクタ232a’のそれぞれの端末に接続される。
【００９０】
ダイオードのDSEIとDSE2のアノードは結合されて電流トランスCTIの最初の端末に接続される。ダイオードDSEIのカソードはダイオードDlEl-D8Elのカソードに接続され、ダイオードDSE2のカソードがエミッタコネクタ232a’の端末に接続される。
【００９１】
ダイオードDlCl-D8Clのアノードはコレクタコネクタ232b’の各端末に接続される。ダイオードDlCl-D8ClのカソードはそれぞれダイオードDIC2-D8C2のカソードに接続され、コネクター242bの端末に接続されたプローブ2（図10には示していない)経由で各ダイオードペアのカソードはDUT4に接続される。
【００９２】
ダイオードD1C2-D8C2の各アノードはそれぞれの抵抗R1C-R8C（つまりそれぞれの抵抗の最初の端末)に接続される。各抵抗の2番目の端末はフィルタキャパシタC1の最初の端末に接続され、フィルタキャパシタC1の2番目の端末はダイオードのD1E1-D8E1とDSE1のカソードに接続される。高圧電源230にはスイッチSW1があり、最初のコンデンサーC1に電力を供給する。
【００９３】
ダイオードのDICI-D8C1とD1E1-D8E2は、電流リミッタの5bと5aにバックしてテスト電圧（電源（power supply）230）からの電流の逆流を防いでいる。電流リミッタの5bと5aは抵抗を切り換える間は使用されない事に注意すべきである。電流リミッタの5bと5aは接触抵抗の測定にのみ使用される。実際の電流制限は（各プローブ2への電流を制限する）抵抗R1C-R8Cが行う。すべての抵抗はDUT4に負荷を与える。 言い換えれば、デバイスはドレイン/コレクタサーキットに抵抗が組み込まれている。そして電圧はデバイス全体に印加され、その結果、デバイスがonの時には特定の電圧がデバイスを流れ、offの時は電源230の電圧が流れる。ダイオードD1C2-D8C2とD1E1 -D8E1は、接触抵抗測定の際に、抵抗が並列つなぎになるのを防ぐ。 つまり、これらのダイオードは、負荷抵抗が接触抵抗測定を妨げないようにする。
【００９４】
図11に代表的な電流リミッタサーキットの図がある。電流リミッタサーキットはソース（エミッタ）電流リミッタサーキット5aである。ドレイン（コレクタ）電流リミットサーキット5b（図12）については後述する。
【００９５】
ソース電流リミッタサーキット5aは電源（例：1OVSOURCE REFライン300aと対応する10V SOURCE REF RETURNライン300b）に接続され、アイソレートされたDC‐DCコンバータ経由で電力の供給を受ける事もできる。302やその他のキャパシタは、SOURCE REFライン300aとSOURCE REF RETURNライン300b（別称SOURCE COMMON 300b）の間で接続され、高周波ノイズをフィルターにかけることもできる。 さらに、電圧デバイダーサーキット304等をキャパシタ302に並列接続が可能である。電圧デバイダーサーキット304は以下で説明するようい調整可能な電圧を供給できる。
【００９６】
標準的な電圧デバイダーサーキット304には第一抵抗306、可変抵抗308と第二抵抗310が組み込まれている。第一抵抗の１番目の端末306は10V ソースREFライン300aに、第二抵抗306の2番目の端末は可変抵抗308の１番目の端末に、可変抵抗308の2番目の端末が2番目の抵抗体310の1番目の端末に接続される。可変抵抗308の3番目の端末は電圧デバイダー304の電圧出力接続で、キャパシタ312の1番目の端末とアナログスイッチ314のNCポール(normally closed pole)に接続される（例：シングルポール、ダブルスローアナログスイッチ）抵抗310の2番目の端末とキャパシタ312の2番目の端末は共に10V ソースREFリターン（SOURCE REF RETURN）ライン300bに接続される。さらに以下の詳細にあるように、電圧デバイダーサーキットはバイアス電圧を提供し、このバイアス電圧によって電流リミッタサーキット5aのon/offが切り替えられる。
【００９７】
アナログスイッチ314の端末V+は10 V ソースREFライン300aに接続され、NO(normally open pole)、V端末、およびアース端子（GND）は10V ソースREFリターンライン300bに接続される。端末のINはSOURCE OFFライン315に接続され、アナログ・スイッチの操作を行う。例えば、SOURCE OFFライン315（つまり端末のIN)でコントロールシグナルを適用したり外したりする事でアナログスイッチ314のCOMポールの電圧レベルはソースコモン（SOURCE COMMON）ライン300bと電圧デバイダー出力の間で切り換えられる。（つまりキャパシタ312の電圧）したがって、ソースライン315経由でそれぞれのソース(コレクタ)電流リミッタサーキット5bの有効/無効を個別に切り替える事ができる。例えば独立した8ビットのポートは、それぞれの電流リミッタチャネルでコントロールシグナルを個々のアナログスイッチに供給する事もできる。
【００９８】
さらに、アナログスイッチ314のCOM(common pole)はパスデバイス316のゲートに（例：ｎチャネル絶縁ゲートFET(n-channel insulated gate FET))、パスデバイス316の電源はソースREFリターンライン300bに接続される。キャパシタ318はパスデバイス316のゲートとソースの間に接続される。パスデバイス316のドレインはダイオード320のアノードに接続され、ダイオード320のカソードはソースリミットライン322に接続される。図示しないが、一般的なソース電流リミッタサーキット5aには16個のソースリミットラインがあり、これらは結合（coupled）されたダイオードを含んでいる。 ダイオード320のアノードとパスデバイス316のドレインはソースライン324に接続される。
【００９９】
ソースコモンライン300bはすべてのソース電流リミッタにバスされ、テスタ1、SCRトリガサーキット6、電流ソース、および電流測定サーキット（詳細は後述する。接触抵抗の測定に使用する事も有り。) に戻るよう接続される。
【０１００】
ソースコモン系列ライン300bがソース電流リミッタサーキット5aで最もネガティブ（negative）なポイントである事が分かる。 さらに、ソース電流リミッタ5aとドレイン電流リミッタ5b（詳細後述）の両方がシャーシグラウンドに応じて変動する。稼働中、ソース電流リミッタサーキット5aの電圧デバイダー304はコンデンサー312をチャージし、チャージが終わると、アナログスイッチ314のNCポールに電圧を提供する。アナログスイッチ314のNOポールはソースコモンラインに接続される（例：0ボルトで）。ライン315でソースをオフシグナルにしている事から、アナログスイッチ314はNCポール（pole）しているか、もしくはCOMポール（pole）でNOポール（pole）となる。それはデバイス316をゲートでパスさせている(つまりゲート電圧は電圧デバイダーサーキットによって提供されたプリセットバイアス値か0Vになる)。言い換えると、パスデバイスはソースオフライン315経由でon/offされる。当分野の技術者にとって喜ばしい事に、電圧デバイダーサーキット304は適切にパスデバイス316をバイアスするよう調整可能である。キャパシタ（Capacitor）318は低いACインピーダンスを与え、ミラーキャパシタンスフィードバック（Miller capacitance feedback）にもかかわらず、テストパルスの間パスデバイス316のゲート電圧を一定に保つ。もう一つ強調しておきたいのは、電流リミッタが、アバランシェ（Avalanche）、RBSOA（Reverse Bias Safe Operation Area）、ISW、RSWといったどのようなテストにも影響しない。
【０１０１】
ダイオード320は16個のソースリミッタチャネルのダイオード「OR」接続を提供するコモンバス（common bus）にフィードされる。ソースコモンライン300bと対応するソースライン324の間で、電圧が最も高いチャネルが優勢となり、その結果、ダイオード320をオンにする。このシグナルはそれから、電流リミッタのうちのどれかに過度の電流が存在するかどうかを判断する為に参照と比較される。その場合、SCRトリガサーキットは作動している。
【０１０２】
例えば、電流リミッタサーキット5aの電流制限機能は、バイアス電圧をパスデバイス316に印加する事で有効/無効が切り替わる。（例：アナログスイッチ314経由で、電圧デバイダー304、またはソースコモン300bからの電圧がパスデバイス316のゲートに送られる。）特定のプローブ2がさらに多くの電流を流した場合、対応するパスデバイス316を流れる電圧は上昇する。結果、パスデバイス316は飽和状態から抜けて電流制限モードに入り、プローブ2を流れる電流は一定の値で保たれる。）。特定のプローブの接触抵抗が他のプローブより低い場合、それぞれのパスデバイス316の電圧は上昇し続ける。
【０１０３】
各パスデバイス316の電圧はダイオード320経由でロジカル判断する(それぞれのパスデバイスはドレイン/コレクタに接続された対応するダイオードを含む)。よって、他のパスデバイスと比較して最も高い電圧を持つパスデバイス316は優位となり、対応するダイオード320が伝導する。その他のパスデバイスに対応するダイオードは、パスデバイスの電圧が低いため伝導しない。
【０１０４】
ダイオードOR機能により、一番高い電圧を持つパスデバイス316はトリガサーキット6にプロバイド（provide）される。その電圧が所定のレベルを超える場合、SCR7が有効となり、結果、デバイスとプローブから電流が取り除かれる。
【０１０５】
ここで説明している電流リミットサーキットはオープンループ電流リミッタ（被制御パラメータのフィードバックシグナルを使用せずに動作するもの）を備えている。システムは電流がサーキットを流れているか否かに関係なく電流を制限する。 サーキットの操作はアクティブなフィードバックループではなく、パスデバイスの特性に依存している。 （被制御パラメータのフィードバックシグナルを使用せずに動作する) オープン電流リミッタはフィードバック信号を必要とせず、システムが不安定になる可能性を避けられるという利点がある。
【０１０６】
図12は標準的な(コレクタ)電流リミッタサーキット5bの回路図である。排水電流制限器サーキット5bはソースリミッタサーキット5aと同じであるが、相対する極性が逆になり、いくつかの回路素子（例：アナログ・スイッチ）は配列換えが必要となる。
【０１０７】
ドレイン電流リミッタサーキット5b は電源に接続される（例： a-10V ドレインREFライン330a と対応する -10VドレインREFリターン（DRAIN REF RETURN）ライン330b）。前述のソース電流リミッタサーキット5aのように、アイソレートされたDC‐DCコンバータ経由での電力供給も可能である。さらに、電圧デバイダーサーキット334やそれと同様のものが、キャパシタ332と並列に接続されていてもよい。キャパシタ332または他のフィルタリング手段（filtering means）をドレインREFライン330aとドレインREFリターンライン330b（別称ドレインコモン（DRAIN COMMON）330b）間で接する事や、さらに、電圧デバイダーサーキット334や、または同種のものをキャパシタ332に並列接続する事も可能である。
【０１０８】
標準的な電圧デバイダーサーキット334には1つめの抵抗336、可変抵抗338、及び2つめの抵抗340が組み込まれている。抵抗336の１つめの端末は-10V ドレインREF330aに、抵抗336の2つめの端末は可変抵抗器338の最初の端末に接続される。可変抵抗338の2つめの端末は2番目の抵抗340の最初の端末に、可変抵抗338は電圧デバイダー334の電圧出力接続で、こちらは3つめの端末はキャパシタ342の最初の端末と、アナログスイッチ344のNC（normally closed）ポールに接続される（例：シングルポール、ダブルスローアナログスイッチ）。抵抗340の2番目の端末とキャパシタ342の2番目の端末はともにドレインREFリターンライン330bに接続される。
【０１０９】
アナログスイッチ344の端末VとGNDは-10V ドレインREFライン330aに、端末V+とアナログスイッチ344のNOポールはドレインREFリターンライン330bに接続される。
【０１１０】
前述のアナログスイッチ314、アナログスイッチ344の端末のINがアナログスイッチの操作をコントロールしている。例えば、DRAIN OFFライン345（つまり端末IN）のシグナルを適用するかしないかでアナログスイッチ314のCOMポールの電圧レベルはドレインREFリターンライン330bと電圧デバイダー出力の間（つまりキャパシタ342の電圧）で切り換える。よって、ドレイン（エミッタ）電流リミッタサーキット5aも個別に始動、停止をさせる事ができる。
【０１１１】
さらに、標準的なアナログスイッチ344のCOM（common pole）はパスデバイス346のゲートに（例：ｐチャネル絶縁ゲートFET（p-channel insulated gate FET）、パスデバイス346のソースはドレインREFリターンライン330bに接続される。キャパシタ348はパスデバイス346のゲートとソースの間で接続される。パスデバイス346のドレインはダイオード350のカソードに、ダイオード350のアノードはドレインリミットライン352に接続される。図示しないが、標準的なドレイン電流リミッタサーキット5bにはそれぞれがダイオードを含む16個のドレインリミットラインがある。ダイオード350のカソードとパスデバイス346のドレインはドレインライン354に接続される。
【０１１２】
ドレイン電流リミッタサーキット5bに関して、p-チャネルパスデバイスが使用されている事、-10Vリファレンス（reference）がサーキットに提供されている事が分かる。さらに、アナログスイッチは、逆極性環境での操作が可能なように接続されるが、ソース電流リミッタに関して前述の通り、同じコントロール機能を持つ。また、チャネルの電圧が設定されたリミットを超えている場合、ダイオード「OR」アレンジメントは、最も大きい電圧低下があるチャネルがSCRクローバートリガサーキット6をコントロールできるようにする。ソースチャンネルに関して説明したとおり、チャンネルのOn/Offは、アイソレートされた8bitポートを通じて行われる場合がある。２つのポートは16個のチャネルコントロールに使用される。ドレイン電流リミッタサーキット5bの操作はソース電流リミッタサーキット5aに似ているので操作についての記述は省略する。
【０１１３】
いくつかの電流リミッタボードがシステムで使用され、十分なチャネルを提供して高いテスト電流が流れるようにする事も可能である。通常、各チャネルはひとつの接触（contacting）プローブにのみ接続され、コントロールシステムはどのようなソースとドレインシャネルの組み合わせでも作動するようにする。
【０１１４】
図13はソース(エミッタ)とドレイン(コレクタ)電流リミッタ用シミュレーションサーキット360である。
【０１１５】
サーキット360はインダクタが一定期間中に固定電圧ソース経由でチャージされるという点で、アンクランプISWテストに使われたサーキットに似ている。シミュレーションサーキット360にはシリーズインダクタ36に接続された電圧ソース362が含まれており、この362はインダクタ364のシリーズで（図7のUISテスタに対応）4つの別々のプローブリミッタサーキット366a-366dに給電している。各プローブ電流リミッタサーキット366a-366dにはMOSFET装置368があり、そこでMOSFETの各ドレインはインダクタ364に接続され、各ゲートはMOSFETのソースに対してバイアスされる。さらに、各MOSFET 368a-368dのソースは各抵抗370a-370dの最初の端末と接続され、各抵抗370a-370d の2番目の端末はコモン（common）に接続される。抵抗370a-370dは、テストの中に起こりうる典型的なプローブ接触抵抗を表す。
【０１１６】
シミュレーション中、それぞれのプローブ電流リミッタサーキット366a-366dの電流は、電圧ソースの電源をオフにするか、またはサーキットの何かしらが電流を制限しない限り、一直線に上昇する。
【０１１７】
標準的なシミュレーションでは、4つのMOSFETがプローブ電流ミッターとして使用され、これらはデバイスが、デバイス特性カーブに基づいて電流が一定になるポイントに設定されたゲートに、固定されたバイアス供給を持つ。当分野の技術者にとって喜ばしい事に、バイアスと、対応する電流の限界はシミュレーションで使用されるデバイスごとに異なる。この例では、バイアスは3.72ボルトに設定されており、これにより電流のリミットは約5アンペアになる。当分野の技術者にとって喜ばしい事に、バイアスと、対応する電流の限界はシミュレーションで使用されるデバイスごとに異なるかもしれない。テストポイント1-5はデータ提出のためのシミュレーションプログラムで使用される電流をモニターしているポイントである。
【０１１８】
図14はインダクタ電流IL（amps）/ 時間（μ秒）のグラフである。インダクタの電流ILの上昇がおよそ80マイクロセカンドまで直線的であることが分かる。そしてこのポイントでテスト電流がすべての4つのリミッタ366a-366dの電流リミットを超え始める。一般的なテストでは電流の増加を約15アンペア（amps）で終わらせるように設定されるかもしれない。通常、テストは、1つのプローブに過度の接触抵抗があったとしてもそのまま続行するよう設定される。
【０１１９】
この場合、4番目のコンタクトに最小電流を送ったとしても、5アンペア提供している3つのリミッタが15アンペアの総電流を許容する。
【０１２０】
図15はそれぞれのプローブ電流リミッタサーキット366a-366dの個々の電流を示している。トレース372a-372dは電流リミッタサーキット366a-366dのそれぞれの電流を表している。1番目の電流リミッタ336aでプローブ（抵抗370aで表わされる）が持つ抵抗が一番小さいので電流は急増している。約27μ秒で最初のプローブ電流リミッタサーキット366aは電流リミットに達し、そしてインダクタ電流ILは上昇を続けるので、その他のプローブ抵抗が上がり、更なる電流増加を招く。（トレース372b-372dの変曲点を参照）電流は2番目のプローブ電流リミッタサーキット372bがおよそ50μ秒で電流の限界に達するまで上昇し続ける。残っている2プローブ電流リミッタサーキットの372cと372dの電流はこの50μ秒後に急上昇する。
【０１２１】
図16はそれぞれのプローブ電流リミッタサーキット366a-366dの電圧(volts )/ 時間(μ秒)を示している。376a-376d（サーキット366a-366dに対応する）のカーブから分かるように、プローブがいったん電流制限モードに入ると、リミッタの電圧は急激に上昇する。この電圧は電流リミッタと接触抵抗のもう一方のコンビネーションにあり、よって、電流の限界にある1個のチャネルが他の接触抵抗の電圧を増加させ、より多くの電流流す事になる。よって、それぞれのプローブで電流のバランスが完全に取れていないとしてもプローブ自体を保護し、測定が可能となる。
【０１２２】
DUTに欠陥がある場合や、テスト電流に対応できる良いプローブが不足していると、すべての電流リミッタの電圧は上昇し続ける。接触抵抗の電圧が過度に上昇したり、電流制限（limiting）MOSFETsがアバランシェ状態になり、電流を制御できなくなった場合、プローブはダメージを受ける。このリスクを最小減にする為、電流リミッタの電圧はモニターされ、所定の安全値を超えた場合（例：約10ボルト）クローバートリガサーキット6がSCR7を起動する。そしてプローブと電流リミッタからテスト電流をそらせてダメージを受けないようにする。
【０１２３】
図17は接触電圧を電圧/μ秒で表したグラフである。カーブ378a-378dはプローブ抵抗370a-370dのそれぞれの電圧に対応している。各プローブ電流リミッタ366a-366dが電流制限モードになるので、それに対応する接触抵抗の電圧は実質的に上昇しなくなり、もう一方のプローブ抵抗（電流制限モードでない）の電圧が急上昇する事が分かる。
【０１２４】
電流制限に用いられるサーキットには以下のような利点がある：
オープンループなのでぐらつきがなく安定している
非常にシンプル
電流を感知する要素（例：シャント抵抗器（shunt resistor））の電圧を下げる必要がないので挿入ロスが少ない
テスト結果に影響されずにすべてのテストを行う事が可能
接触抵抗の測定に利用できる電流のパスのオン/オフ切り換えが可能。またプローブ保護を目的として電流リミットポイントは迅速に決定され非常に安定している(パスデバイスのタイプは、デバイスが利用される、電流近くのゲートトランスフファーカーブ上で0 温度係数（tempco）ポイントのものが選択される場合がある。)。
【０１２５】
図18では、プローブ2とボンディングパッド3の間の接触抵抗を測定する標準的な方法を実行する論理演算である。図18のフローチャートはステップ法を示していると考えられるかもしれない。図18はファンクショナルロジックブロック（functional logic blocks）を実行する特定の順番を示しているが、この順番は変わる場合がある。また、連続で示している2ブロック以上が同時に、または一部のみ同時に実行される事や、あるブロックが省略される事もある。さらに、いろいろな機能、論理演算、コマンド、状態変数（state variables）、セマフォ（semaphores）またはメッセージなどがユーティリティ、アカウンティング、性能、測定、トラブルシューティング、等が利便性向上の為ロジカル（logical）フローに加えられるかもしれない。本発明の範囲内にそのようなすべての変化があると理解されている。
【０１２６】
この論理的フローはすべてのコレクタとエミッタサーキットが始動するブロック（block）400で始まるかもしれない。例えば、アナログスイッチは314と344は（図 11と12）SOURCE OFFコントロールライン315とDRAIN OFFントロールライン345経由でそれぞれ制御される。パスデバイスである316と346は状況によりそれぞれのゲートに電圧が印加される。次にブロック（Block）402ではDUT4（図7）は起動している。電流は電源212と電流ソース214からシステムに注がれる。
【０１２７】
ブロック（block）404ではコレクタ（ドレイン）電流リミッタ5bとエミッタ(ソース)電流リミッタ5aの電圧が測定される。この時点ですべてのエミッタ電流リミッタ5aは並列に、すべてのコレクタ電流リミッタ5bが並列になる（各電流リミッタに接続された各プローブを含む）。したがってそれぞれ個々のプローブの抵抗の効果はなくなり、また、実際の測定されるのはDUT内で低下する電圧である。
【０１２８】
ブロック（block）406では特定のグループの（例：コレクタ電流リミッタ5b、またはすべてのエミッタ電流リミッタ5a）すべての電流リミッタが１つを除いてオフになっている。例えば、一つのコレクタプローブの抵抗を測定する際、エミッタ電流リミッタのすべてがそうであるように、そのプローブに関連している電流リミッタが起動する。残りのコレクタ電流リミッタは起動しない。そしてブロック（block） 408でコレクタ電流リミッタ5bとエミッタ電流リミッタ5aの電圧が測定される。
【０１２９】
ブロック（block） 408でプローブ用の抵抗はDUT4の固定電流と固有の電圧低下に基づいて決定される。例えば、固定電流が1 Amp、最初に測定された電圧が0.7V（すなわちDUT固有の電圧低下）次に測定された電圧が1Vであったとすると、プローブの抵抗は0.3Ωになる。
（数１）
2009538428.tif 000003
【０１３０】
ブロック（block） 412で追加のプローブのために測定を実行するかどうかを決定した。追加測定が行われない場合終了となるが追加測定が必要な場合はブロック（block） 414はその時点で有効の電流リミッタが無効となり、次の電流リミッタが有効となる。そして次のメソッドはブロック（block） 408に戻って繰り返す。
【０１３１】
発明の具体的な実施例をここに示してきた。発明は他の環境ではまた違った応用ができるという、技術における１つの一般的なスキルは容易に認識できる。実際多くの実施や導入が可能である。以下の請求項（claim）は本発明の範囲を前記した特定の具体化に制限するものでは決してない。また、どの"means for"という詳述においても構成要素および請求項（element and a claim）のミーンズプラスファンクション（means-plus-function）解釈を喚起する事を意図している。一方、特に"means for"を用いていない構成要素（elements）はたとえ請求項に"means"という言葉が含まれていたとしてもミーンズプラスファンクション要素（means-plus-function elements）として解釈される事を意図していない。
【０１３２】
発明はある望ましい具体例や実施例に関して表示、説明されるが、技術に精通した他の人がこの仕様書と付録の図面を読む事で、同等の変更や修正を思いつく事は明白である。特に上述された構成要素（elements）（コンポーネント、アセンブリ、デバイス、構成など）によって行われる様々な機能に関してそういった構成要素を説明するのに使われた用語（"means"を含む）は、たとえここで例証された機能を行うこの発明の一般的な具体例や実施例開示された構造と構造的に同等でなかったとしても、別に表示がない限り説明される構成要素の特定の機能を行うすべての構成要素（つまり機能的に同等の構成要素）に該当する事を意図している。
【０１３３】
また、一つかそれ以上の例証された具体例に関して発明の特定の機能について既に述べてきたが、そのような所定の、または特定のアプリケーションに望ましい、または利益となるような機能はその他の具体例の１つかそれ以上の他の機能と結びつけられるかもしれない。
【図１】
2009538428.tif 000004
【図２】
2009538428.tif 000005
【図３】
2009538428.tif 000006
【図４】
2009538428.tif 000007
【図５】
2009538428.tif 000008
【図６】
2009538428.tif 000009
【図７】
2009538428.tif 000010
【図８】
2009538428.tif 000011
【図９】
2009538428.tif 000012
【図１０】
2009538428.tif 000013
【図１１】
2009538428.tif 000014
【図１２】
2009538428.tif 000015
【図１３】
2009538428.tif 000016
【図１４】
2009538428.tif 000017
【図１５】
2009538428.tif 000018
【図１６】
2009538428.tif 000019
【図１７】
2009538428.tif 000020
【図１８】
2009538428.tif 000021
【手続補正書】
【提出日】平成20年5月8日(2008.5.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の接触ポイント（３）を含むウエハ及びチップフォーム半導体デバイス（４，１０，２０）に高電流テスト刺激を適用するテスト装置であって、
前記半導体デバイス（４，１０，２０）の複数の接触ポイント（３）のそれぞれに電気的に接続するための複数のプローブ（２）と、
前記複数のプローブ（２）にそれぞれ電気的に接続され、対応するプローブを流れる電流を制限する複数の電流リミッタ（５）と、
前記複数の電流リミッタと電気的に接続され、電圧オーバーの状態から前記複数のプローブを守るように働く電圧保護サーキット（７）と、
前記複数の電流リミッタおよび前記電圧保護サーキットと電気的に接続されたトリガーサーキット（６）とを備え、
前記トリガーサーキットは、前記電流リミッタの電圧低下を検出し、いずれかの電流リミッタの電圧が所定のレベルを超えて低下した場合、前記電圧保護サーキットを作動させるように働く、テスト装置。
【請求項２】
前記電流リミッタには、パワートランジスタ（３１６，３４６）と共に、前記パワートランジスタを流れる電流を制限するコントロール回路（３０４，３１５，３３４，３４４）が組み込まれている、請求項１に記載のテスト装置。
【請求項３】
前記電圧保護サーキットには、テスト装置のエミッタ／ドレイン端子とコントローラー／ソース端子の間に接続されているＳＣＲ（ｓｉｌｉｃｏｎ  ｃｏｎｔｒｏｌｌｅｄ  ｒｅｃｔｉｆｉｅｒ）デバイス（７）がさらに組み込まれ、
前記トリガサーキットには、前記ＳＣＲデバイス（７）を駆動する電圧センシングサーキットがあり、テスト装置のエミッタ／ドレイン端子とコントローラー／ソース端子から電流を逸らせるようにデバイス（７）を始動させる、請求項１または２に記載のテスト装置。
【請求項４】
プローブ／コンタクトインターフェースと対応する接触ポイント（３）の間の抵抗が所定の制限内であるかどうかを判定する検査デバイス（１９２，  ２０４）がさらに組み込まれている、請求項１から３のいずれかに記載のテスト装置。
【請求項５】
前記複数の電流リミッタ（５）はそれぞれ他の複数の電流リミッタに関係なく個々に有効、無効となる、請求項１から４のいずれかに記載のテスト装置。
【請求項６】
前記電流リミッタはオープンループコントローラーとして構成されている、請求項１から５のいずれかに記載のテスト装置。
【請求項７】
複数の接触ポイント（３）を含むウエハ及びチップフォーム半導体デバイス（４，１０，２０）に高電流テスト刺激を適用する方法であって、
前記半導体デバイス（４，１０，２０）の複数の接触ポイント（３）の少なくとも１つに複数のプローブ（２０）を接続することと、
前記複数のプローブの各プローブ（２）の電流を個々に所定のレベルに制限することとを包含し、電流リミッタの電圧低下に基づいて、オーバー電圧状態から前記複数のプローブを守る方法。
【請求項８】
欠陥が発見された場合プローブ（２）を流れる電流の抑制することをさらに含む、請求項７に記載の方法。
【請求項９】
所定のコンタクトインターフェースと対応する接触ポイント（３）との間の抵抗が所定の制限内であるかどうかを判定することをさらに含む、請求項７または８に記載の方法。
【請求項１０】
個々に電流を制限することをさらに含み、
前記個々に電流を制限することは、オープンループコントローラーを使っての電流制限を含む、請求項７から９のいずれかに記載の方法。
【請求項１１】
複数のプローブの何れかのプローブ（２）の電流が所定のレベルを超えた場合にシグナルを送ることをさらに含む、請求項７から１０のいずれかに記載の方法。
【請求項１２】
テスト装置の複数のプローブ（２）とウエハ及びチップフォーム半導体デバイス（４，１０，２０）の複数の接触ポイント（３）との間の接触抵抗を測定する方法であって、
前記接触ポイント（３）は、前記半導体デバイスの１番目、または２番目のジャンクションに一致し、
前記テスト装置は、前記複数のプローブ（２）のそれぞれに接続された複数の電流リミッタ（５）をさらに含み、
前記複数の電流リミッタ（５）のそれぞれを前記１番目、２番目のジャンクションに接続すること、
既知電流を前記複数のプローブ（２）経由で前記１番目、２番目のジャンクションに流すこと、
前記半導体デバイスが動作中に、前記１番目、２番目のジャンクションの最初の電圧を測定すること、
１番目または２番目のジャンクションのどちらかに接続された電流リミッタ（５）の１つを除いてすべてをストップさせ、もう一方の１番目のジャンクションまたは２番目のジャンクションに接続している電流リミッタは残しておくこと、
前記半導体デバイスは起動したまま、前記１番目と２番目のジャンクションの間の２つ目の電圧を測定すること、
そして既知電流と前記１番目と２番目の電圧の違いをベースに接触抵抗を決定することを包含する方法。
【国際調査報告】
2009538428.tif 000022
2009538428.tif 000023
2009538428.tif 000024
2009538428.tif 000025
2009538428.tif 000026