(57)【要約】  超高速リカバリダイオード。第１の実施形態において整流装置は、第１の極性の基板と、基板に結合された第１の極性の低濃度ドープ層と、低濃度ドープ層と共に配置された金属層とを備える。超高速リカバリダイオードは、互いに離間され、低濃度ドープ層内に形成され、第２の極性のドーピングを備える複数のウェルを含む。複数のウェルは金属層に接続する。超高速リカバリダイオードは、複数のウェルのウェル間に位置し、低濃度ドープ層より高濃度に第１の極性がドープされた複数の領域をさらに含む。
2009521817.tif 000002
【特許請求の範囲】
【請求項１】
第１の極性の基板と、
前記基板に結合された前記第１の極性の低濃度ドープ層と、
前記低濃度ドープ層と共に配置された金属層と、
互いに離間され、前記低濃度ドープ層内に形成され、第２の極性のドーピングがなされ、前記金属層に接続する複数のウェルと、
前記複数のウェルのウェル間に位置し、前記低濃度ドープ層より高濃度に前記第１の極性にドープされた複数の領域と
を備える超高速ダイオード。
【請求項２】
前記第１の極性が負（ｎ型）である、請求項１に記載の超高速ダイオード。
【請求項３】
前記低濃度ドープ層がエピタキシャル層である、請求項１に記載の超高速ダイオード。
【請求項４】
前記金属層がアルミニウムを備える、請求項１に記載の超高速ダイオード。
【請求項５】
前記金属層がシリコンを備える、請求項４に記載の超高速ダイオード。
【請求項６】
前記金属層と前記低濃度ドープ層との間にショットキー障壁をさらに備える、請求項１に記載の超高速ダイオード。
【請求項７】
ＰｉＮ領域をさらに備え、前記ＰｉＮ領域に対する前記ショットキー障壁の領域の比が１．０より大きい、請求項１に記載の超高速ダイオード。
【請求項８】
前記複数のウェル間の間隔が約１．０ミクロン未満である、請求項１に記載の超高速ダイオード。
【請求項９】
第１の極性の基板と、
前記基板に結合された前記第１の極性の低濃度ドープ層と、
前記低濃度ドープ層と共に配置された金属層と、
前記低濃度ドープ層内に垂直に窪み、各々に導電性材料が充填された複数のトレンチと、
互いに離間され、前記複数のトレンチの下に且つ隣接して形成され、第２の極性のドーピングがなされ、前記導電性材料を介して前記金属層に結合された複数のウェルと、
前記複数のウェルのウェル間に位置し、前記低濃度ドープ層より高濃度に前記第１の極性にドープされた複数の領域と
を備える整流装置。
【請求項１０】
前記複数のトレンチの各々の上に、酸化物サイドウォールを形成する複数の酸化物層をさらに備える、請求項９に記載の整流装置。
【請求項１１】
前記第１の極性が負（ｎ型）である、請求項９に記載の整流装置。
【請求項１２】
前記低濃度ドープ層がエピタキシャル層である、請求項９に記載の整流装置。
【請求項１３】
前記金属層がアルミニウムを備える、請求項９に記載の整流装置。
【請求項１４】
前記金属層がシリコンを備える、請求項１３に記載の整流装置。
【請求項１５】
前記金属層と前記低濃度ドープ層との間にショットキー障壁をさらに備える、請求項９に記載の整流装置。
【請求項１６】
ＰｉＮ領域をさらに備え、前記ＰｉＮ領域に対する前記ショットキー障壁の領域の比が１．０より大きい、請求項９に記載の整流装置。
【請求項１７】
前記複数のトレンチ間の間隔が約１．０ミクロン未満である、請求項９に記載の整流装置。
【請求項１８】
前記複数のトレンチの深さが約０．９ミクロン未満である、請求項９に記載の整流装置。
【請求項１９】
整流器を備える半導体装置であって、
前記整流器は、
当該整流器の順方向バイアス状態において複数のＰ型ウェル間のチャネル領域内にホールを注入するとともに、前記整流器の逆バイアス状態において前記チャネル領域をピンチオフする、接合可能な金属層に結合された複数のＰ型ウェルと、
前記複数のＰ型ウェルからの少数キャリア注入を抑制する、前記複数のＰ型ウェル間に位置する複数のＮ型ウェルと
を有する、半導体装置。
【請求項２０】
前記複数のＮウェルのドーピングレベルが、１立方センチメートル当たり約１．０×１０１５〜２．０×１０１６原子である請求項１９に記載の半導体装置。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
関連出願
本出願は２００４年６月１５日に出願され、YuおよびLinに与えられた"Schottky Barrier Rectifier and Method of Manufacturing the Same"と題された、同時係属、同一出願人が所有する米国特許出願第１０／８６９，７１８号に関連するものであり、その全体を本明細書に引用して援用する。
【背景技術】
【０００２】
発明の背景
スイッチング電源の効率における重要な要因はそのような回路で用いられるダイオードの性能である。特にそのようなダイオードの逆回復は、そのような電源のトランジスタスイッチのターンオン・ロスを低減することができる。例えば逆回復電流過渡がスイッチのターンオン時に電流の付加成分として出現し、スイッチのターンオン・ロスはそのような逆回復成分がない場合より大幅に高いという結果になる。その結果、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）体逆回復電荷（Ｑｒｒ）を低減することおよび／または逆回復時間（ｔｒｒ）を低減することがスイッチング電源の効率の改善に重要である。
【０００３】
しかし残念なことに逆回復が急過ぎる場合には電流および電圧は不要な振動を起こす。このような振動は例えば低効率電源動作、有害な雑音出力（例えば電源リップルおよび／または電磁干渉）、および／または非常に高く且つ場合によっては有害な電圧スパイクをもたらす恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
発明の要約
そのためソフトリカバリ特性を維持する逆回復電荷が低減した高速リカバリダイオードが非常に望まれている。さらなる要求はトレンチまたは平坦型のいずれかで形成可能な超高速リカバリダイオードで上記の要求を満たすことである。さらに他の要求は従来の半導体製造プロセスおよび機器と適合し且つ相補的であるように、上記の要求を満たすことである。
【課題を解決するための手段】
【０００５】
従って超高速リカバリダイオードを開示する。第１の実施形態において整流装置は、第１の極性の基板と、基板に結合された第１の極性の低濃度ドープ層と、低濃度ドープ層と共に配置された金属層とを備える。超高速リカバリダイオードは、互いに離間され、低濃度ドープ層内に形成され、第２の極性のドーピングがなされた複数のウェルを含む。複数のウェルは金属層に接続する。超高速リカバリダイオードは、複数のウェルのウェル間に位置し、低濃度ドープ層より高濃度に第１の極性がドープされた複数の領域をさらに含む。
【０００６】
本発明の他の実施形態によれば半導体装置は整流器を備え、整流器は接合可能な金属層に結合された複数のＰ型ウェルを備える。複数のＰ型ウェルは整流器の順方向バイアス状態において複数のＰ型ウェル間のチャネル領域内にホールを注入する。複数のＰ型ウェルは整流器の逆バイアス状態においてチャネル領域をピンチオフする。半導体装置は複数のＰ型ウェル間に位置する複数のＮ型ウェルをさらに含む。複数のＮ型ウェルは複数のＰ型ウェルからの少数キャリア注入を抑制する。
【０００７】
同様な参照番号が同様な要素を示す添付の図面の図において、本発明の実施形態を限定としてではなく一例として図示する。
【発明を実施するための最良の形態】
【０００８】
発明の詳細な説明
ここで本発明の実施形態を詳細に参照して、それらの例を添付の図面で説明する。これら実施形態に関連して本発明を説明するが、本発明をこれらの実施形態に限定しようとするものではないことは理解されよう。反対に本発明は添付の特許請求の範囲に規定された本発明の範囲にある変更例、同等物および代替例をすべて網羅しようとするものである。さらにまた本発明の以下の詳細な説明において多数の特定の詳細が本発明の完全な理解を提供するために記載されている。しかし本発明がこれらの特定な詳細なしに実施され得ることは理解される。他の例において周知の方法、手順、構成要素および回路は、本発明の態様を不明瞭にしないように詳細には説明していない。
【０００９】
図１は本発明の実施形態による超高速リカバリダイオード１００の側面断面図を図示する。ダイオード１００はＮエピタキシャル層１８０内に形成されている。ダイオード１００は酸化物サイドウォール１２０を有する複数のトレンチ１１０を備える。例えばタングステンまたはポリシリコンを備える導電性プラグ１３０がトレンチ１１０を充填して、アノード金属層１４０、例えばアノードコンタクトをｐウェル１５０と結合している。ｐウェル領域１５０はトレンチ１１０の下に位置している。ｐウェル領域１５０は弱アノードとして作用するように設計されている。アノード１４０は通例アルミニウムを備え、さらにいくつかの実施形態では約１パーセントのシリコンを備え得る。
【００１０】
ダイオード１００のトレンチ１１０は、一例として約０．３〜０．７ミクロンの深さ寸法を有する。ダイオード１００のトレンチ１１０は、一例として約０．３〜０．６ミクロンの幅寸法を有する。トレンチ１１０は、一例として約０．６〜１．３ミクロンの間隔を有する。本発明による実施形態は他の寸法に適していることは理解されよう。
【００１１】
本発明の実施形態によれば、ｐウェル１５０間の領域は、ｎ型ドーピングがなされ、「ｎチャネルエンハンスメント」１６０と称される。ｎチャネルエンハンスメント１６０は、１立方センチメートル当たり約１．０×１０１５〜２．０×１０１６原子という例示的ドーピングを備える。このようなドーピングレベルは一般にＮエピタキシャル層１８０のドーピングレベルを超えることは理解されよう。ショットキー障壁１７０がアノード金属１４０とＮエピタキシャル層１８０との間に形成されている。ショットキー障壁１７０は例えばＮエピタキシャル層に隣接して配置されたアルミニウム、例えばＮエピタキシャル層１８０に隣接して配置されたアルミニウムを備えるアノード金属１４０の固有の特性により形成され得る。本発明による実施形態はショットキー障壁１７０の他の形成に良好に適している。
【００１２】
逆バイアス状態ではショットキーダイオードは一般にリークしやすいことは理解されよう。しかし本発明の実施形態によれば逆バイアスでｐウェル１５０はピンチオフし、例えば空乏領域がＰウェル１５０間に生じ、これによりダイオード１００に対する所望の降伏電圧と低リークが確保される。有利なことにダイオード１００のｎチャネル特性により逆回復が改善する。このような逆回復改善の一メカニズムはｐウェル１５０からの少数キャリア注入の抑制によると考えられる。
【００１３】
図２は本発明の実施形態による超高速リカバリダイオード２００の側面断面図を図示する。ダイオード２００はＮエピタキシャル層２８０内に形成されている。ダイオード２００は複数のＰウェル領域２５０を備える。Ｐウェル領域２５０がアノード金属２４０と接していることは理解されよう。Ｐウェル領域２５０は弱アノードとして作用するように設計されている。Ｐウェル領域２５０は例えばトレンチ１１０（図１）と同様な間隔、例えば約０．６〜１．３ミクロンの間隔で構成され得る。アノード２４０は通例アルミニウムを備え、さらにいくつかの実施形態では約１パーセントのシリコンを備え得る。
【００１４】
本発明の実施形態によれば、ｐウェル２５０間の領域は、ｎ型ドーピングがなされ、「ｎチャネルエンハンスメント」２６０と称される。ｎチャネルエンハンスメント２６０は１立方センチメートル当たり約１．０×１０１５〜２．０×１０１６原子というという例示的ドーピングを備える。このようなドーピングレベルは一般にＮエピタキシャル層２８０のドーピングレベルを超えていることは理解されよう。ショットキー障壁２７０がアノード金属２４０とＮエピタキシャル層２８０との間に形成されている。ショットキー障壁２７０は例えばＮエピタキシャル層に隣接して配置されたアルミニウム、例えばＮエピタキシャル層２８０に隣接して配置されたアルミニウムを備えるアノード金属２４０の固有の特性により形成され得る。本発明による実施形態はショットキー障壁２７０の他の形成に良好に適している。
【００１５】
本発明の実施形態による図１に対して前述したダイオード１００と同様に、逆バイアス状態でｐウェル２５０はピンチオフし、例えば空乏領域がＰウェル２５０間に生じ、ダイオード２００に対する所望の降伏電圧と低リークが確保される。有利なことにダイオード２００のｎチャネル特性により逆回復が改善する。このような逆回復改善の一メカニズムはｐウェル２５０からの少数キャリア注入の抑制によると考えられる。
【００１６】
ダイオード１００および２００は、接合型電界効果トランジスタ（ＪＦＥＴ）チャネルおよびＰ真性Ｎ（ＰｉＮ）ダイオードのベース領域と直列であるショットキーダイオードを備えるものと理解され得る。ＰｉＮダイオードはＪＦＥＴのゲートからの少数キャリアの注入により導電的に調節される。ダイオード１００および２００は、ショットキー障壁領域対ＰｉＮ領域の比を１を超えるように増加させることが望ましいため、比較的精密なプロセス形状を用いて構成されなければならない。加えて精密なプロセス形状の構成はトレンチの下に配置されたｐウェル、例えばｐウェル１５０（図１）のドーピングを行うが、それは大きいプロセス形状に対応する大きいトレンチの下方のｐウェルのドーピングと比べると大幅に容易である。
【００１７】
ここでダイオード１００（図１）および２００（図２）を機能的に説明する。ＪＦＥＴチャネルは複数のＰウェル間に生じる。順方向バイアス状態では、ＰウェルはＪＦＥＴチャネルにホールを注入する。これらの追加ホールはＪＦＥＴチャネルの抵抗を低減し、整流器のショットキー領域内の順方向導通を向上させる。金属とＮエピタキシとの間のショットキーダイオードはＰＮダイオードと比べて、約０．３ボルトの低い順方向降下を有するものとして特徴付けられる。ＪＦＥＴチャネルの電圧降下がおよそ０．６ボルトに達すると、Ｐウェルはホールを注入し始める。Ｎチャネルエンハンスメント領域はＪＦＥＴチャネルの抵抗を低減することにより、ｐウェルの順方向バイアス状態の開始を遅延させる。このような場合電流の大部分はＪＦＥＴチャネルを流れる。少数キャリアが少なければ少数キャリアの密度が低下し、逆回復装置性能の有益な改善を生じる。
【００１８】
逆バイアス状態において空乏層がｐウェルの周囲に生じる。最終的にはこれらの空乏領域が互いに重複してＪＦＥＴチャネルの「ピンチオフ」をもたらす。
【００１９】
有利なことには本発明による実施形態の特徴は大部分、ドーピングプロセスよりも装置形状により制御される。一般にドーピングプロセスがドーパント密度の様々な分布を生じる一方で、形状プロセスは概してより精密である。
【００２０】
本発明による実施形態が例えば少数キャリア寿命低減、例えば電子線照射、アルゴン、ヘリウムまたは水素注入、もしくは重金属、例えばプラチナまたは金を単体でまたは様々な組み合わせでの拡散を始めとする様々な周知の技術により性能調整によく適していることは理解されよう。
【００２１】
図３は本発明の実施形態による一例である電流対時間回復特性３００を図示する。回復特性３１０は従来技術で既知であるような例示的６００ボルト超高速ダイオードの逆回復特性を表わす。この回復特性が約３アンペアの最大逆電流と約３×１０−８秒の持続時間とを備えることは理解されよう。
【００２２】
回復特性３２０は本発明の実施形態による一例である６００ボルトダイオードの逆回復特性を表わす。このダイオードの回復特性が従来のダイオードの特性３１０より大幅に少ない電流を備えることは理解されよう。回復特性３２０は約１．３アンペアの最大逆電流を示す。回復持続時間が特性５１０のものより若干長く、例えば約４．５×１０−８秒であることは有益である。
【００２３】
回復特性３３０は本発明の実施形態による第２の例示的６００ボルトダイオードの逆回復特性を表わす。このダイオードの回復特性が、従来のダイオードの特性３１０より大幅に少ない電流を備えることは理解されよう。回復特性３２０は約０．８アンペアという最大逆電流を示す。回復持続時間が特性５１０のものより若干長く、例えば約４．５×１０−８秒であることは有益である。
【００２４】
本発明の実施形態が、本明細書に示したものとは反対の極性の材料を利用する構成に良好に適することは理解されよう。このような代替実施形態は本発明の範囲内にあるものと考える。
【００２５】
本発明による実施形態はソフトリカバリ特性を維持する逆回復電荷が低減された超高速リカバリダイオードを提供する。本発明によるさらなる実施形態はトレンチまたは平坦型いずれかで形成可能な超高速リカバリダイオードに上記の特徴を提供する。本発明によるさらに他の実施形態は、従来の半導体製造プロセスおよび機器と適合し且つ相補的であるように上記の特徴を提供する。
【００２６】
本発明による実施形態、高速リカバリダイオードがこのように記載されている。本発明を特定の実施形態で説明したが、本発明がこのような実施形態により限定されるものと理解されるべきではなく、以下の特許請求の範囲により理解されるべきであることは理解できよう。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態による超高速リカバリダイオードの側面断面図を図示する。
【図２】本発明の代替実施形態による超高速リカバリダイオードの側面断面図を図示する。
【図３】本発明の実施形態による例示的電流対時間回復特性を図示する。
【図１】
2009521817.tif 000003
【図２】
2009521817.tif 000004
【図３】
2009521817.tif 000005
【国際調査報告】
2009521817.tif 000006
2009521817.tif 000007
2009521817.tif 000008