(57)【要約】【課題】  デュアル配線型集積回路チップ及びその製造方法を提供する。【解決手段】  両面に配線レベルを有する半導体デバイス、及び、両面のデバイス及び配線レベルへのコンタクトを有する半導体構造体を製造する方法を提供する。本方法は、シリコン・オン・インシュレータ基板上のデバイスへの第１コンタクトと、第１コンタクトへの第１側面上の配線レベルとを有するデバイスを製造するステップと、下部シリコン層を除去して埋込み酸化物層を露出させるステップと、埋込み酸化物層を貫通してデバイスへの第２コンタクトを形成するステップと、埋込み酸化物層の上に第２コンタクトへの配線レベルを形成するステップとを含む。【選択図】      図５
2009537975.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造体を製造する方法であって、
１つ又は複数のデバイスを、上部シリコン層と下部シリコン層の間に埋込み酸化物層を有し、且つ、前記上部シリコン層の上面にプリメタル誘電体層を有するシリコン・オン・インシュレータ基板内に、形成するステップと、
前記プリメタル誘電体層の上面に１つ又は複数の第１配線レベルを形成するステップであって、前記第１配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含む、ステップと、
前記基板から前記下部シリコン層を除去して、前記埋込み酸化物層の底面を露出させるステップと、
前記デバイスへの第１導電性コンタクトを形成するステップであって、１つ又は複数の前記第１コンタクトは前記プリメタル誘電体層の前記上面から前記デバイスまで延び、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第１コンタクトと物理的且つ電気的に接触する、ステップと、
前記デバイスへの第２導電性コンタクトを形成するステップであって、１つ又は複数の前記第２コンタクトは前記埋込み酸化物層の前記底面から前記デバイスまで延びる、ステップと、
前記埋込み酸化物層の上に１つ又は複数の第２配線レベルを形成するステップであって、前記第２配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含み、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第２コンタクトと物理的且つ電気的に接触する、ステップと
を含む方法。
【請求項２】
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含む、請求項１に記載の方法。
【請求項３】
前記１つ又は複数のデバイスを前記形成するステップは、前記ソース／ドレイン及び前記ゲート電極の上面に導電性金属シリサイド層を形成するステップを含む、請求項２に記載の方法。
【請求項４】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極上の前記金属シリサイド層まで延びる、請求項３に記載の方法。
【請求項５】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレイン上の前記金属シリサイド層まで延びる、請求項３に記載の方法。
【請求項６】
前記上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、前記１つ又は複数のシリコン・コンタクト領域の上面に前記金属シリサイド層を形成するステップとをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域上の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層を貫通して、前記対応するシリコン・コンタクト領域上の前記金属シリサイド層まで延びる、
請求項３に記載の方法。
【請求項７】
前記上部シリコン層の領域内に、前記上部シリコン層の前記上面から前記埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記埋込み酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
請求項３に記載の方法。
【請求項８】
前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップをさらに含み、
前記導電性金属シリサイド層を形成する前記ステップは、前記１つ又は複数のダミー・ゲート電極の上面に前記金属シリサイド層を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層内に形成されたトレンチ分離を貫通し、前記ゲート電極の下に形成されたゲート誘電体層を貫通して、前記対応するダミー・ゲート電極上の前記金属シリサイド層まで延びる、
請求項３に記載の方法。
【請求項９】
前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップをさらに含み、
前記導電性金属シリサイド層を前記形成するステップは、前記１つ又は複数のダミー・ゲートの上面に前記金属シリサイド層を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層内に形成されたトレンチ分離を貫通し、前記ゲート電極の下に形成されたゲート誘電体層を貫通して、前記ダミー・ゲート電極まで延びる、
請求項３に記載の方法。
【請求項１０】
対応するソース／ドレインの上の前記埋込み酸化物層内に開口部を形成して、前記ソース／ドレインの底面を露出させるステップと、
前記ソース／ドレインの前記底面の上の前記開口部内に金属層を堆積させるステップと、
前記ソース／ドレイン内に金属シリサイド領域を形成するステップであって、前記シリサイド領域は前記ソース／ドレインの前記底面から前記ソース／ドレイン領域の前記上面の前記シリサイド層まで延びる、ステップと
をさらに含み、
少なくとも１つの前記第２コンタクトは、前記金属シリサイド領域まで延びてそれと電気的に接触する、
請求項３に記載の方法。
【請求項１１】
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から前記上部シリコン層を貫通して対応するソース／ドレイン上の前記金属シリサイド層まで延びる、請求項３に記載の方法。
【請求項１２】
前記金属シリサイド層は、白金シリサイド、チタンシリサイド、コバルトシリサイド、又はニッケルシリサイドを含む、請求項３に記載の方法。
【請求項１３】
前記１つ又は複数のデバイスを前記形成するステップは、前記ソース／ドレイン内に金属シリサイドの導電性金属シリサイド領域を形成するステップと、前記ゲート電極内に前記金属シリサイドの導電性金属シリサイド領域を形成するステップとを含み、
前記ソース／ドレインの前記金属シリサイド領域は、前記ソース／ドレインの上面から前記ソース／ドレインの底面まで延び、前記ゲート電極の前記金属シリサイド領域は、前記ゲート電極の上面から前記ゲート電極の底面まで延びる、
請求項２に記載の方法。
【請求項１４】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極の前記金属シリサイド領域まで延びる、請求項１３に記載の方法。
【請求項１５】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレインの対応する金属シリサイド領域まで延びる、請求項１３に記載の方法。
【請求項１６】
前記上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、前記１つ又は複数のシリコン・コンタクト領域内に、前記金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、
前記１つ又は複数のシリコン・コンタクト領域の前記金属シリサイド領域は、前記１つ又は複数のシリコン・コンタクト領域の上面から前記１つ又は複数のシリコン・コンタクト領域の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から前記対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延びる、
請求項１３に記載の方法。
【請求項１７】
前記上部シリコン層の領域内に、前記上部シリコン層の前記上面から前記埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて、前記第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記埋込み酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
請求項１３に記載の方法。
【請求項１８】
前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップと、前記１つ又は複数のダミー・ゲート電極内に前記金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、
前記金属シリサイド領域は、前記１つ又は複数のダミー・ゲート電極の上面から前記１つ又は複数のダミー・ゲート電極の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から前記対応するダミー・ゲート電極の前記金属シリサイド領域まで延びる、
請求項１３に記載の方法。
【請求項１９】
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から対応するソース／ドレインの前記金属シリサイド領域まで延びる、請求項１３に記載の方法。
【請求項２０】
前記金属シリサイドは、白金シリサイド、チタンシリサイド、コバルトシリサイド、又はニッケルシリサイドを含む、請求項１３に記載の方法。
【請求項２１】
前記第１及び第２配線レベルの前記対応する誘電体層の各々は、二酸化シリコン、窒化シリコン、炭化シリコン、酸窒化シリコン、酸炭化シリコン、プラズマ強化窒化シリコン、一定の誘電率を有する材料、水素シルセスキオキサン・ポリマー、メチルシルセスキオキサン・ポリマー・ポリフェニレン・オリゴマー、メチルドープ・シリカ、有機シリケート・ガラス、多孔性有機シリケート・ガラス、及び２．４又はそれより小さな比誘電率を有する誘電体、から成る群から独立に選択された材料を含む、請求項１に記載の方法。
【請求項２２】
前記下部シリコン層を前記除去するステップの前に、前記上部シリコン層から最も離れた前記１つ又は複数の配線レベルの最上層の誘電体層にハンドル基板を接着するステップをさらに含む、請求項１に記載の方法。
【請求項２３】
前記１つ又は複数の第２配線レベルを前記形成するステップの後に、前記ハンドル基板を除去するステップをさらに含む、請求項２２に記載の方法。
【請求項２４】
前記１つ又は複数の第２配線レベルを前記形成するステップの後に、前記基板を１つ又は複数の集積回路チップにダイシングするステップをさらに含む、請求項２３に記載の方法。
【請求項２５】
半導体構造体であって、
酸化物層の上面の上部シリコン層と、該上部シリコン層の上面上のプリメタル誘電体層とを含むシリコン・オン・インシュレータ基板内の１つ又は複数のデバイスと、
前記プリメタル誘電体層の上面にある１つ又は複数の第１配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含む、前記第１配線レベルと、
前記デバイスへの第１導電性コンタクトであって、その１つ又は複数が前記プリメタル誘電体層の前記上面から前記デバイスまで延び、且つ、その最下層の配線レベルの１つ又は複数のワイヤが前記第１コンタクトと物理的且つ電気的に接触する、前記第１コンタクトと、
前記デバイスへの第２導電性コンタクトであって、その１つ又は複数が前記酸化物層の前記底面から前記デバイスまで延びる、前記第２コンタクトと、
前記酸化物層の底面上にある１つ又は複数の第２配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含み、且つ、その最下層の配線レベルの１つ又は複数のワイヤが前記第２コンタクトと物理的且つ電気的に接触する、前記第２配線レベルと
を備える構造体。
【請求項２６】
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されるゲート電極とを備える電界効果トランジスタを含む、請求項２５に記載の構造体。
【請求項２７】
前記１つ又は複数のデバイスは、前記ソース／ドレイン及び前記ゲート電極の上面上に導電性金属シリサイド層を形成するステップを含む、請求項２６に記載の構造体。
【請求項２８】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極上の前記金属シリサイド層まで延びる、請求項２７に記載の構造体。
【請求項２９】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレイン上の前記金属シリサイド層まで延びる、請求項２７に記載の構造体。
【請求項３０】
前記上部シリコン層内の１つ又は複数のシリコン・コンタクト領域と、前記１つ又は複数のシリコン・コンタクト領域の上面にある前記金属シリサイド層とをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の上の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から前記上部シリコン層を貫通して、前記対応するシリコン・コンタクト領域の前記金属シリサイド層まで延びる、
請求項２７に記載の構造体。
【請求項３１】
前記上部シリコン層内にあり、前記上部シリコン層の前記上面から前記酸化物層まで延びる誘電体トレンチ分離をさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
請求項２７に記載の構造体。
【請求項３２】
前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極をさらに含み、
前記金属シリサイド層はまた、前記１つ又は複数のダミー・ゲート電極の上面に形成され、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から、前記上部シリコン層を貫通し、前記対応するダミー・ゲート電極を貫通して、前記対応するダミー・ゲート電極上の前記金属シリサイド層まで延びる、
請求項２７に記載の構造体。
【請求項３３】
前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極をさらに含み、
前記導電性金属シリサイド層を前記形成するステップは、前記１つ又は複数のダミー・ゲートの上面に前記金属シリサイド層を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層内に形成されたトレンチ分離を貫通し、前記ゲート電極の下に形成されたゲート誘電体層を貫通して、前記ダミー・ゲート電極まで延びる、
請求項２７に記載の構造体。
【請求項３４】
少なくとも１つの前記ソース／ドレイン内に金属シリサイド領域をさらに含み、
前記シリサイド領域は、前記少なくとも１つのソース／ドレインの前記底面から前記少なくとも１つのソース／ドレインの前記上面上にある前記シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記少なくとも１つのソース／ドレインの前記金属シリサイド領域まで延びてそれと電気的に接触する、
請求項２７に記載の構造体。
【請求項３５】
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から前記上部シリコン層を貫通して対応するソース／ドレイン上の前記金属シリサイド層まで延びる、請求項２７に記載の構造体。
【請求項３６】
前記金属シリサイド層は、白金シリサイド、チタンシリサイド、コバルトシリサイド、又はニッケルシリサイドを含む、請求項２７に記載の構造体。
【請求項３７】
前記ソース／ドレイン内の金属シリサイドの導電性金属シリサイド領域と、前記ゲート電極内の前記金属シリサイドの導電性金属シリサイド領域とをさらに含み、
前記ソース／ドレインの前記金属シリサイド領域は、前記ソース／ドレインの上面から前記ソース／ドレインの底面まで延び、前記ゲート電極の前記金属シリサイド領域は前記ゲート電極の上面から前記ゲート電極の底面まで延びる、
請求項２８に記載の構造体。
【請求項３８】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極の前記金属シリサイド領域まで延びる、請求項３７に記載の構造体。
【請求項３９】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレインの対応する金属シリサイド領域まで延びる、請求項３７に記載の構造体。
【請求項４０】
前記上部シリコン層内の１つ又は複数のシリコン・コンタクト領域と、前記１つ又は複数のシリコン・コンタクト領域内の前記金属シリサイドの金属シリサイド領域とをさらに含み、
前記１つ又は複数のシリコン・コンタクト領域の前記金属シリサイド領域は、前記１つ又は複数のシリコン・コンタクト領域の上面から前記１つ又は複数のシリコン・コンタクト領域の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から前記対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延びる、
請求項３７に記載の構造体。
【請求項４１】
前記上部シリコン層の領域内にあり、前記上部シリコン層の前記上面から前記酸化物層まで延びる誘電体トレンチ分離をさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
請求項３７に記載の構造体。
【請求項４２】
前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極と、前記１つ又は複数のダミー・ゲート電極内の前記金属シリサイドの金属シリサイド領域とをさらに含み、
前記金属シリサイド領域は、前記１つ又は複数のダミー・ゲート電極の上面から前記１つ又は複数のダミー・ゲート電極の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から前記対応するダミー・ゲート電極の前記金属シリサイド層まで延びる、
請求項３７に記載の構造体。
【請求項４３】
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から対応するソース／ドレインの前記金属シリサイド領域まで延びる、
請求項３７に記載の構造体。
【請求項４４】
前記金属シリサイドは、白金シリサイド、チタンシリサイド、コバルトシリサイド、又はニッケルシリサイドを含む、請求項３７に記載の構造体。
【請求項４５】
前記第１及び第２配線レベルの前記対応する誘電体層の各々は、二酸化シリコン、窒化シリコン、炭化シリコン、酸窒化シリコン、酸炭化シリコン、プラズマ強化窒化シリコン、一定の誘電率を有する材料、水素シルセスキオキサン・ポリマー、メチルシルセスキオキサン・ポリマー・ポリフェニレン・オリゴマー、メチルドープ・シリカ、有機シリケート・ガラス、多孔性有機シリケート・ガラス、及び２．４又はそれより小さな比誘電率を有する誘電体、から成る群から独立に選択された材料を含む、請求項２７に記載の構造体。
【請求項４６】
前記基板は集積回路チップから成る、請求項４５に記載の構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路の分野に関し、より具体的には、デュアル配線型集積回路チップ、及びデュアル配線型集積回路チップを製造する方法に関する。
【背景技術】
【０００２】
集積回路の密度が増加するにつれて、回路の数は増加する。回路密度の増加はより小型のチップをもたらす一方で、回路数の増加は集積回路を実装（パッケージ）の次のレベルに接続するためのコンタクト・パッド数の増加をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、より大きな配線密度、及び集積回路を実装の次のレベルに接続するためのコンタクト・パッド数の増加に対する継続的な必要性が存在する。
【課題を解決するための手段】
【０００４】
本発明の第１の態様は半導体構造体を製造する方法であって、上部シリコン層と下部シリコン層の間の埋込み酸化物層と、上部シリコン層の上面上のプリメタル誘電体層とを含むシリコン・オン・インシュレータ基板内に、１つ又は複数のデバイスを形成するステップと、プリメタル誘電体層の上面上に１つ又は複数の第１配線レベルを形成するステップであって、第１配線レベルの各々の配線レベルは、対応する誘電体層内に導電性ワイヤを含む、ステップと、基板から下部シリコン層を除去して、埋込み酸化物層の底面を露出させるステップと、デバイスに対する第１導電性コンタクトを形成するステップであって、１つ又は複数の第１導電性コンタクトはプリメタル誘電体層の上面からデバイスまで延び、第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤは第１コンタクトと物理的且つ電気的に接触する、ステップと、デバイスに対する第２導電性コンタクトを形成するステップであって、１つ又は複数の第２導電性コンタクトは埋込み酸化物層の底面からデバイスまで延びる、ステップと、埋込み酸化物層の上に１つ又は複数の第２配線レベルを形成するステップであって、第２配線レベルの各々の配線レベルは、対応する誘電体層内に導電性ワイヤを含み、第２の配線レベルの最下層の配線レベルの１つ又は複数のワイヤは第２コンタクトと物理的且つ電気的に接触する、ステップとを含む。
【０００５】
本発明の第２の態様は、デバイスが、上部シリコン層内に形成されたソース／ドレインと、上部シリコン層の上に形成され、ゲート誘電体層によって上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含む、第１の態様である。
【０００６】
本発明の第３の態様は、１つ又は複数のデバイスを形成するステップがソース／ドレイン及びゲート電極の上面に導電性金属シリサイド層を形成するステップを含む、第２の態様である。
【０００７】
本発明の第４の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するゲート電極上の金属シリサイド層まで延びる、第３の態様である。
【０００８】
本発明の第５の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するソース／ドレイン上の金属シリサイド層まで延びる、第３の態様である。
【０００９】
本発明の第６の態様は、上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、１つ又は複数のシリコン・コンタクト領域の上面に金属シリサイド層を形成するステップとをさらに含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域上の金属シリサイド層まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から上部シリコン層を貫通して、対応するシリコン・コンタクト領域上の金属シリサイド層まで延びる、第３の態様である。
【００１０】
本発明の第７の態様は、上部シリコン層の領域内に、上部シリコン層の上面から埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップをさらに含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面からトレンチ分離まで延びて第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、その対応するコンタクトは埋込み酸化物層の底面からトレンチ分離を貫通して延びる、第３の態様である。
【００１１】
本発明の第８の態様は、プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップと、１つ又は複数のダミー・ゲートの上面に金属シリサイド層を形成するステップと、をさらに含み、導電性金属シリサイド層を形成するステップはまた、１つ又は複数のダミー・ゲートの上面に金属シリサイド層を形成するステップを含み、少なくとも１つの第２コンタクトは、埋込み酸化物層の前記の底面から、上部シリコン層内に形成されたトレンチ分離を貫通し、ゲート電極の下に形成されたゲート誘電体層を貫通して、対応するダミー・ゲート電極上の前記の金属シリサイド層まで延びる、第３の態様である。
【００１２】
本発明の第９の態様は、プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップをさらに含み、導電性金属シリサイド層を形成するステップはまた、１つ又は複数のダミー・ゲートの上面に金属シリサイド層を形成するステップを含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド層まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から、上部シリコン層内に形成されたトレンチ分離を貫通し、ゲート電極の下に形成されたゲート誘電体層を貫通して、ダミー・ゲート電極まで延びる、第３の態様である。
【００１３】
本発明の第１０の態様は、対応するソース／ドレインの上の埋込み酸化物層に開口部を形成してソース／ドレインの底面を露出させるステップと、ソース／ドレインの底面の上の開口部内に金属層を堆積させるステップと、ソース／ドレイン内に、ソース／ドレインの底面からソース／ドレイン領域の上面のシリサイド層まで延びる金属シリサイド領域を形成するステップとをさらに含み、少なくとも１つの第２コンタクトは、金属シリサイド領域まで延びてそれと電気的に接触する、第３の態様である。
【００１４】
本発明の第１１の態様は、少なくとも１つの第２コンタクトが埋込み酸化物層の底面から上部シリコン層を貫通して対応するソース／ドレイン上の金属シリサイド層まで延びる、第３の態様である。
本発明の第１２の態様は、金属シリサイド層が白金シリサイド、チタンシリサイド、コバルトシリサイド又はニッケルシリサイドを含む、第３の態様である。
【００１５】
本発明の第１３の態様は、１つ又は複数のデバイスを形成するステップが、ソース／ドレイン内に金属シリサイドの導電性金属シリサイド領域、及びゲート電極内に金属シリサイドの導電性金属シリサイド領域を形成するステップを含み、ソース／ドレインの金属シリサイド領域はソース／ドレインの上面からソース／ドレインの底面まで延び、ゲート電極の金属シリサイド領域はゲート電極の上面からゲート電極の底面まで延びる、第１０の態様である。
【００１６】
本発明の第１４の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するゲート電極の金属シリサイド領域まで延びる、第１１の態様である。
【００１７】
本発明の第１５の態様は、少なくとも１つの第１コンタクトがプリメタル誘電体層の上面から対応するソース／ドレインの対応する金属シリサイド領域まで延びる、第１１の態様である。
【００１８】
本発明の第１６の態様は、上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、１つ又は複数のシリコン・コンタクト領域内に金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、１つ又は複数のシリコン・コンタクト領域の金属シリサイド領域は、１つ又は複数のシリコン・コンタクト領域の上面から１つ又は複数のシリコン・コンタクト領域の底面まで延び、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の金属シリサイド領域まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から対応するシリコン・コンタクト領域の金属シリサイド領域まで延びる、第１１の態様である。
【００１９】
本発明の第１７の態様は、上部シリコン層の領域内に、上部シリコン層の上面から埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップをさらに含み、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面からトレンチ分離まで延びて第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、その対応するコンタクトは埋込み酸化物層の底面からトレンチ分離を貫通して延びる、第１１の態様である。
【００２０】
本発明の第１８の態様は、プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップと、１つ又は複数のダミー・ゲート電極内に、金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、金属シリサイド領域は１つ又は複数のダミー・ゲート電極の上面から１つ又は複数のダミー・ゲート電極の底面まで延び、少なくとも１つの第１コンタクトは、プリメタル誘電体層の上面から１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド領域まで延び、少なくとも１つの第２コンタクトは、埋込み酸化物層の底面から対応するダミー・ゲート電極の金属シリサイド領域まで延びる、第１１の態様である。
【００２１】
本発明の第１９の態様は、少なくとも１つの第２コンタクトが埋込み酸化物層の底面から対応するソース／ドレインの金属シリサイド領域まで延びる、第１１の態様である。
本発明の第２０の態様は、金属シリサイドが白金シリサイド、チタンシリサイド、コバルトシリサイド又はニッケルシリサイドを含む、第１１の態様である。
【００２２】
本発明の第２１の態様は、第１及び第２配線レベルの対応する誘電体層の各々が、二酸化シリコン、窒化シリコン、炭化シリコン、酸窒化シリコン、酸炭化シリコン、プラズマ強化窒化シリコン、一定の誘電率を有する材料、水素シルセスキオキサン・ポリマー、メチルシルセスキオキサン・ポリマー・ポリフェニレン・オリゴマー、メチルドープ・シリカ、有機シリケート・ガラス、多孔性有機シリケート・ガラス、及び、約２．４又はそれより小さな比誘電率を有する誘電体、から成る群から独立に選択された材料を含む、第１の態様である。
【００２３】
本発明の第２２の態様は、下部シリコン層を取り除くステップの前に、上部シリコン層から最も離れた１つ又は複数の配線レベルの最上層の誘電体層にハンドル基板を接着するステップをさらに含む、第１の態様である。
本発明の第２３の態様は、１つ又は複数の第２配線レベルを形成するステップの後にハンドル基板を取り除くステップをさらに含む、第２０の態様である。
【００２４】
本発明の第２４の態様は、１つ又は複数の配線レベルを形成するステップの後に基板を１つ又は複数の集積回路チップにダイシングするステップをさらに含む、第２３の態様である。
【００２５】
本発明の特徴は、添付の特許請求の範囲に記載される。しかし、本発明自体は、例証となる実施形態に関する以下の詳細な説明を添付の図面と共に読みながら参照することによって、最も良く理解されるであろう。
【発明を実施するための最良の形態】
【００２６】
本発明の実施形態の集積回路チップはウェハと呼ばれる集積回路基板上に形成される利点をもつこと、及び、多数の集積回路を同一のウェハ上に同時に製造することができ、そして製造が完了した後でダイシング・プロセスにより分離することができることを理解されたい。
【００２７】
図１から図５までは、本発明の第１の実施形態による集積回路チップの製造を示す断面図である。図１において、ウェハ１００Ａはパッド・レベルを通して製造される。ウェハ１００Ａは、シリコン基板１１０と、シリコン基板上に形成された埋込み酸化物層（ＢＯＸ）１１５と、ＢＯＸ上に形成された単結晶シリコン層１２０とを含むシリコン・オン・インシュレータ（ＳＯＩ）基板１０５を含む。シリコン層１２０内には、トレンチ分離１２５、並びに電界効果トランジスタ（ＦＥＴ）１３０のソース／ドレイン１３５及びチャネル領域１４０が形成される。さらにシリコン層１２０内には、随意のシリコン領域１５０が形成される。チャネル領域１４０の上にはゲート誘電体（図示せず）が形成され、一実施例においては、ＦＥＴ１３０のポリシリコン・ゲート１４５、及びダミー・ゲート１４６が形成される。一実施例においては、コンタクトの抵抗を約０．５マイクロオーム未満に下げるために、シリコン領域１５０は高濃度（約１０１９ａｔｍ／ｃｍ３と約１０２１ａｔｍ／ｃｍ３の間）にドープされたＮ型又はＰ型である。導電性金属シリサイド層１５２が、ソース／ドレイン１３５、ゲート１４５、及び拡散コンタクト１５０の露出したシリコン表面上に形成され、その後、後述のように、シリコン構造体に対する金属構造体の「コンタクト」抵抗をさらに下げるためにプリメタル（pre-metal）誘電体（ＰＭＤ）層１５５が形成される。金属シリサイドは、シリコン表面に金属層を堆積させ、金属層がシリコンと反応するのに十分な高温でシリコン表面を加熱し、次いで、あらゆる未反応金属を融解除去することによって形成される。金属シリサイドの例は、白金、チタン、コバルト、及びニッケルのシリサイドを含むが、これらに限定はされない。
【００２８】
シリコン層１２０の上部にはＰＭＤ層１５５が形成される。ＰＭＤ層１５５内には、コンタクト１６０Ａ及び１６０Ｂが形成される。コンタクト１６０Ａ及び１６０Ｂは導電性である。コンタクト１６０Ａは、ソース／ドレイン１３５の上及びシリコン・コンタクト１５０の上のシリサイド層１５２と電気的に接触する。コンタクト１６０Ａのうちの幾つかは、トレンチ分離１２５まで延びるダミー・コンタクトである。コンタクト１６０Ｂは、ゲート１４５及びダミー・ゲート１４６の上のシリサイド層１５２に接触する。ＰＭＤ層１５５並びにコンタクト１６０Ａ及び１６０Ｂは、１つの配線レベルであると見なすことができる。
【００２９】
コンタクト１６０Ａ及び１６０Ｂは、別々の操作により独立に、又は同時に作成することができる。同時に作成する場合には、単一のマスクを用いてそれぞれのトレンチをその場（in situ）エッチングすることにより、第１及び第２の型のコンタクトを形成することができ、又は、フォトリソグラフィ・マスク及びハードマスクと、エッチングとの種々の組合せを用いてトレンチを別々に画定し、続いて単一の金属充填及び化学機械研磨（ＣＭＰ）操作によって作成することができる。
【００３０】
ＰＭＤ層１５５の上には、コンタクト１６０と電気的に接触する導電性デュアル・ダマシン配線１７０を含む第１の層間誘電体層（ＩＬＤ）１６５が形成される。ＩＬＤ１６５の上には、配線１７０と電気的に接触する導電性デュアル・ダマシン配線１８０を含む第２のＩＬＤ１７５が形成される。ＩＬＤ１７５の上には、配線１８０と電気的に接触する導電性デュアル・ダマシンＩ／Ｏパッド１９０を含む第３のＩＬＤ１８５が形成される。代替的に、配線１７０、１８０、及びパッド１９０は、シングル・ダマシン・ビアと組み合わせたシングル・ダマシン配線又はパッドとすることができる。
【００３１】
ダマシン・プロセスは、配線トレンチ又はビア開口部を誘電体層内に形成し、トレンチを充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、ＣＭＰ処理を行い、過剰の導電体を除去して導電体の表面が誘電体層の表面と同一平面となるようにして、ダマシン配線（又はダマシン・ビア）を形成するプロセスである。１つのトレンチと１つの配線（又は１つのビア開口部と１つのビア）のみを形成する場合には、プロセスはシングル・ダマシンと呼ばれる。
【００３２】
デュアル・ダマシン・プロセスは、誘電体層の厚さ全体を通してビア開口部を形成し、続いて、任意の所与の断面において、誘電体層を貫通する経路のトレンチ部分を形成するプロセスである。全てのビア開口部は、上方の一体型配線トレンチ及び下方の配線トレンチと交わるが、全てのトレンチがビア開口部と交わる必要はない。トレンチ及びビア開口部を充填するのに十分な厚さの導電体を誘電体の上面に堆積させ、ＣＭＰ処理を行い、トレンチ内の導電体の表面が誘電体層の表面と同一平面となるようにして、デュアル・ダマシン配線、及び一体型デュアル・ダマシン・ビアを有するデュアル・ダマシン配線を形成する。
シングル・ダマシン・プロセス及びデュアル・ダマシン・プロセスにおいてトレンチを形成するのに用いられるエッチングは、好都合に反応性イオン・エッチング（ＲＩＥ）とすることができる。
【００３３】
一実施例において、ＰＭＤ層１５５は、ホウ素リンシリケート・ガラス（ＢＰＳＧ）又はリンシリケート・ガラス（ＰＳＧ）を含む。一実施例において、コンタクト１６０Ａ及び１６０Ｂは、チタン／窒化チタン・ライナ及びタングステン・コアを含む。一実施例において、ＩＬＤ１６５、１７５及び１８５は、二酸化シリコン、又は窒化シリコン層上の二酸化シリコン層を含む。一実施例において、配線１７０及び１８０並びにＩ／Ｏパッド１９０は、タンタル／窒化タンタル・ライナ及び銅コアを含む。
【００３４】
一実施例において、ＩＬＤ層１６５、１７５及び１８５は独立に、二酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、炭化シリコン（ＳｉＣ）、酸窒化シリコン（ＳｉＯＮ）、酸炭化シリコン（ＳｉＯＣ）、有機シリケート・ガラス（ＳｉＣＯＨ）、プラズマ強化窒化シリコン（ＰＳｉＮｘ）又はＮＢＬｏｋ（ＳｉＣ（Ｎ，Ｈ））を含む。
【００３５】
一実施例において、ＩＬＤ層１６５、１７５及び１８５は独立に、低Ｋ（誘電率）材料を含み、その例には、水素シルセスキオキサン・ポリマー（ＨＳＱ）、メチルシルセスキオキサン・ポリマー（ＭＳＱ）、テキサス州ミッドランド所在のＤｏｗ  Ｃｈｅｍｉｃａｌによって製造されるＳｉＬＫ（登録商標）（ポリフェニレン・オリゴマー）、カリフォルニア州サンタクララ所在のＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓによって製造されるＢｌａｃｋ  Ｄｉａｍｏｎｄ（登録商標）（メチルドープ・シリカ即ちＳｉＯｘ（ＣＨ３）ｙ又はＳｉＣｘＯｙＨｙ又はＳｉＯＣＨ）、有機シリケート・ガラス（ＳｉＣＯＨ）、及び、多孔性ＳｉＣＯＨが含まれるが、これらに限定はされない。一実施例においては、低Ｋ誘電体材料は約２．４又はそれより小さな比誘電率を有する。
【００３６】
図２において、第３のＩＬＤ１８５及びＩ／Ｏパッド１９０の上に保護（パッシベーション）層１９５が形成され、保護層１９５に、接着剤（図示せず）を用いて、又は当該技術分野で公知の他の方法を用いて、ハンドル・ウェハ２００が接着される。
【００３７】
図３において、バルク基板１１０（図２参照）を除去してＢＯＸ１１５を露出させる。一実施例において、バルク基板１１０は、バルク基板を実質的に薄化する研削操作によって除去し、続いて、（１）水酸化カリウム水溶液のような強い塩基中での化学エッチング、又は（２）フッ化水素酸、硝酸、酢酸の混合物中での化学エッチング、又は（３）二酸化シリコンに対してシリコンを選択的にエッチングする任意の化学エッチングを行って、残りのバルク基板を除去する。
【００３８】
図４において、第１の導電性裏面コンタクト２０５をＢＯＸ１１５とシリコン層１２０を貫通して形成する。コンタクト２０５はＢＯＸ１１５の上面からソース／ドレイン１３５及びシリコン・コンタクト１５０の上のシリサイド層１５２まで延びる。一実施例において、コンタクト２０５は、シングル・ダマシン・プロセスによって形成する。一実施例においては、コンタクト２０５は、チタン／窒化チタン・ライナ及びタングステン・コアを含む。
【００３９】
第２の導電性裏面コンタクト２１０をＢＯＸ１１５及びトレンチ分離１２５を貫通して形成する。コンタクト２１０は、ＢＯＸ１１５の上面から、ダミー・ゲート１４６の上のシリサイド層１５２まで、及び選択されたコンタクト１６０Ａまで延びる。ダミー・ゲート１４６の場合には、コンタクト２１０は、さらにゲート誘電体層（図示せず）を貫通して延びる。
【００４０】
コンタクト２０５及び２１０は独立に、別々の操作により、又は同時に作成することができる。同時に作成する場合には、単一のマスクを用いてそれぞれのトレンチをその場エッチングすることによって、第１及び第２のタイプのコンタクトを形成することができ、又は、フォトリソグラフィ・マスク及びハードマスクとエッチングとの種々の組合せを用いてトレンチを別々に画定し、続いて単一の金属充填及びＣＭＰ操作を用いて形成することができる。
【００４１】
図５においては、ＢＯＸ１１５の上に、コンタクト１６０Ａと電気的に接触する導電性デュアル・ダマシン配線１７０Ａを含む第１の層間誘電体層（ＩＬＤ）１６５Ａを形成する。ＩＬＤ１６５Ａの上には、配線１７０Ａと電気的に接触する導電性デュアル・ダマシン配線１８０Ａを含む第２のＩＬＤ１７５Ａを形成する。ＩＬＤ１７５Ａの上には、配線１８０Ａと電気的に接触する導電性デュアル・ダマシンＩ／Ｏパッド１９０Ａを含む第３のＩＬＤ１８５Ａを形成する。代替的に、配線１７０Ａ、１８０Ａ、及びパッド１９０Ａはシングル・ダマシン・ビアと組み合わせたシングル・ダマシン配線とすることができる。第３のＩＬＤ１８５Ａ及びＩ／Ｏパッド１９０Ａの上には保護層１９５Ａを形成し、ハンドル・ウェハ２００を除去する。これは、２つの向き合う面上で（パッド１９０及び１９０Ａを介して）外部に配線することが可能となったウェハ１００Ａの製造を完了させる。
【００４２】
図６及び図７は、本発明の第２の実施形態による集積回路チップの製造を示す断面図である。本発明の第２の実施形態は、図４及び図５のコンタクト２１０がウェハ１００Ｂにおけるコンタクト２０５で置換される点で、本発明の第１の実施形態と異なる。図１乃至図３において示され、上述された加工処理が実施され、その結果図６が図４に取って代わり、図７は図５に取って代わる。
【００４３】
図６及び図７において、コンタクト２０５は、ダミー・ゲート１４６のポリシリコンと電気的且つ物理的に接触する。一実施例において、コンタクトの抵抗を約０．５マイクロオーム未満に下げるために、ダミー・ゲート１４６は、有利に高濃度（約１０１９ａｔｍ／ｃｍ３と約１０２１ａｔｍ／ｃｍ３の間）にドープされたＮ型又はＰ型である。従って、全ての裏面コンタクトは同じ深さまでエッチングされる。
【００４４】
図８及び図９は、本発明の第３の実施形態による集積回路チップの製造を示す断面図である。本発明の第３の実施形態は、ウェハ１００Ｃにおいてシリサイド・コンタクトにシリサイドを用いる点で、本発明の第１の実施形態と異なる。図１乃至図３において示され、上述された加工処理が実施され、その結果図８は図４に取って代わり、図９は図５に取って代わる。
【００４５】
図８及び図９においては、ＢＯＸ層１１５にコンタクト開口部を形成し、金属層を堆積させ、アニール処理して金属シリサイドを形成し、過剰の金属を除去することによって、選択されたソース／ドレイン１３５内にウェハ１００Ｃの裏面から導電性金属シリサイド層１５３が形成される。次いで、コンタクト金属（即ち、チタン／窒化チタン・ライナ及びタングステン・コア）を用いてコンタクト開口部を充填する。シリサイド層１５３は、選択されたソース／ドレイン１３５上のシリサイド層１５２と物理的且つ電気的に接触し、コンタクト２１５はシリサイド層１５３と物理的且つ電気的に接触する。また、導電性金属シリサイド層１５４が、ＢＯＸ１１５、トレンチ分離１２５、及びゲート誘電体層（図示せず）を貫通するコンタクト開口部が形成された後に、ダミー・ゲート１４６のポリシリコン内に形成され、コンタクト２０５はシリサイド層１５４と物理的且つ電気的に接触する。再び、金属シリサイドの例は、白金、チタン、コバルト、及びニッケルのシリサイドを含むが、これらに限定はされない。
【００４６】
図１０乃至図１４は、本発明の第４の実施形態による集積回路チップの製造を示す断面図である。本発明の第４の実施形態は、本発明の第１の実施形態のシリサイド層を、完全にシリサイド化されたソース／ドレイン、ゲート、及びシリコン・コンタクトで置き換えた点で、本発明の第１の実施形態と異なる。
【００４７】
図１０は、ソース・ドレイン１３５（図１参照）が完全シリサイド化ソース／ドレイン１３６に置換され、ゲート１４５（図１参照）が完全シリサイド化ゲート１４８に置換され、ダミー・ゲート１４６（図１参照）が完全シリサイド化ダミー・ゲート１４９に置換され、シリコン・コンタクト１５０（図１参照）が完全シリサイド化コンタクト１５６に置換される点で、ウェハ１００Ｄがウェハ１００Ａ（図１参照）と異なることを除いて、図１と同じである。完全シリサイド化ソース／ドレインは、シリサイド層がソース／ドレインの上面からＢＯＸ１１５まで延びるソース／ドレインである。シリサイドは完全シリサイド化ゲートまでは延びないことに留意されたい。完全シリサイド化ゲートは、シリサイド層がゲートの上面からゲート誘電体層まで延びるゲートである。完全シリサイド化シリコン・コンタクトは、シリサイド層がシリコン・コンタクトの上面からＢＯＸ１１５まで延びるコンタクトである。
【００４８】
完全にシリサイド化されたソース／ドレイン、ゲート及びシリコン・コンタクトは、厚い金属層をシリコン表面に堆積させ、シリコン表面を金属層がシリコンと反応するのに十分な高温に加熱し、次いで、あらゆる未反応金属を融解除去することによって形成される。金属層の厚さは、シリコンを通した熱拡散により、ソース／ドレイン、ゲート、及びシリコン・コンタクトの全体にわたってシリコン原子と反応するのに十分な金属を供給するのに十分な厚さとする。再び、金属シリサイドの例は、白金、チタン、コバルト、及びニッケルのシリサイドを含むが、これらに限定はされない。
図１１及び図１２は、上記の相違点を除いて、それぞれ図２及び図３と本質的に同じである。
【００４９】
図１３は、上記の相違点、及び図４のコンタクト２０５及び２１０が、それぞれ図１３のコンタクト２１５及び２２０に置換されることを除いて図４と同じである。図１３においては、導電性裏面コンタクト２１５がＢＯＸ１１５を貫通して形成される。コンタクト２１５は、ＢＯＸ１１５の上面から、完全シリサイド化ソース／ドレイン１３６及びシリコン・コンタクト１５６の底面まで延びる。一実施例において、コンタクト２１５はシングル・ダマシン・プロセスによって形成される。一実施例においては、コンタクト２１５は、チタン／窒化チタン・ライナ及びタングステン・コアを含む。
【００５０】
第２の導電性裏面コンタクト２２０は、ＢＯＸ１１５とトレンチ分離１２５を貫通して形成される。コンタクト２２０は、ＢＯＸ１１５の上面から、完全シリサイド化ダミー・ゲート１４９の底面まで、及び選択されたコンタクト１６０Ａまで延びる。ダミー・ゲート１４９の場合には、コンタクト２２０は、同様にゲート誘電体層（図示せず）を貫通して延びる。従って、コンタクト２１５及び２２０は、図４のコンタクト２０５及び２１０ほど深く又はシリコンを貫通してエッチングする必要はない。
【００５１】
第１及び第２コンタクト２１５及２２０は独立に別々の操作により又は同時に作成することができる。同時に作成する場合には、単一のマスクを用いてそれぞれのトレンチをその場エッチングすることによって、第１及び第２の型のコンタクトを形成することができ、又は、フォトリソグラフィ・マスク及びハードマスクと、エッチングとの種々の組合せを用いてトレンチを別々に画定し、続いて単一の金属充填及びＣＭＰ操作により作成することができる。
図１４は、上記の相違点を除いて図５と本質的に同じである。
【００５２】
各々のウェハ１００Ａ、１００Ｂ、１００Ｃ及び１００Ｄは、単一のコンタクト・レベル、２つの配線レベル及び１つのパッド・レベルを有するように図示されたが、より多くの又はより少ないコンタクト及び配線レベルを作成することができ、ウェハ１００Ａ及び１００Ｂは異なる数のコンタクト及び／又は配線レベルを有するように製造することができる。さらに、ハンドル・ウェハ２００Ａは、ウェハ１００Ａ、１００Ｂ、１００Ｃ及び１００Ｄを個々の集積回路にダイシングする前に又はその後に、ウェハ１００Ａ、１００Ｂ、１００Ｃ及び１００Ｄから取り外すことができる。
【００５３】
従って、本発明の実施形態は、より大きな配線密度、及び集積回路チップを実装の次のレベルに接続するための増加したコンタクト・パッド数を提供する。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施形態による集積回路チップの製造を示す断面図である。
【図２】本発明の第１の実施形態による集積回路チップの製造を示す断面図である。
【図３】本発明の第１の実施形態による集積回路チップの製造を示す断面図である。
【図４】本発明の第１の実施形態による集積回路チップの製造を示す断面図である。
【図５】本発明の第１の実施形態による集積回路チップの製造を示す断面図である。
【図６】本発明の第２の実施形態による集積回路チップの製造を示す断面図である。
【図７】本発明の第２の実施形態による集積回路チップの製造を示す断面図である。
【図８】本発明の第３の実施形態による集積回路チップの製造を示す断面図である。
【図９】本発明の第３の実施形態による集積回路チップの製造を示す断面図である。
【図１０】本発明の第４の実施形態による集積回路チップの製造を示す断面図である。
【図１１】本発明の第４の実施形態による集積回路チップの製造を示す断面図である。
【図１２】本発明の第４の実施形態による集積回路チップの製造を示す断面図である。
【図１３】本発明の第４の実施形態による集積回路チップの製造を示す断面図である。
【図１４】本発明の第４の実施形態による集積回路チップの製造を示す断面図である。
【符号の説明】
【００５５】
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ：ウェハ
１０５：シリコン・オン・インシュレータ（ＳＯＩ）基板
１１０：シリコン基板
１１５：埋込み酸化物層（ＢＯＸ）
１２０：単結晶シリコン層
１２５：トレンチ分離
１３０：電界効果トランジスタ（ＦＥＴ）
１３５：ソース／ドレイン
１３６：完全シリサイド化ソース／ドレイン
１４０：チャネル領域
１４５：多結晶シリコン・ゲート
１４６：ダミー・ゲート
１４８：完全シリサイド化ゲート
１４９：完全シリサイド化ダミー・ゲート
１５０：高濃度ドープ・シリコン領域、コンタクト
１５２、１５３，１５４：導電性金属シリサイド層
１５５：プリメタル誘電体層（ＰＭＤ）
１５６：完全シリサイド化コンタクト
１６０Ａ、１６０Ｂ：コンタクト
１６５、１７５、１８５、１６５Ａ、１７５Ａ、１８５Ａ：層間誘電体層（ＩＬＤ）
１７０、１８０、１７０Ａ、１８０Ａ：導電性デュアル・ダマシン配線
１９０、１９０Ａ：導電性デュアル・ダマシンＩ／Ｏパッド
１９５、１９５Ａ：保護層
２００、２００Ａ：ハンドル・ウェハ
２０５、２１０、２１５、２２０：裏面コンタクト
【図１】
2009537975.tif 000003
【図２】
2009537975.tif 000004
【図３】
2009537975.tif 000005
【図４】
2009537975.tif 000006
【図５】
2009537975.tif 000007
【図６】
2009537975.tif 000008
【図７】
2009537975.tif 000009
【図８】
2009537975.tif 000010
【図９】
2009537975.tif 000011
【図１０】
2009537975.tif 000012
【図１１】
2009537975.tif 000013
【図１２】
2009537975.tif 000014
【図１３】
2009537975.tif 000015
【図１４】
2009537975.tif 000016
【手続補正書】
【提出日】平成21年4月14日(2009.4.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造体を製造する方法であって、
１つ又は複数のデバイスを、上部シリコン層と下部シリコン層の間に埋込み酸化物層を有し、且つ、前記上部シリコン層の上面にプリメタル誘電体層を有するシリコン・オン・インシュレータ基板内に、形成するステップと、
前記プリメタル誘電体層の上面に１つ又は複数の第１配線レベルを形成するステップであって、前記第１配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含む、ステップと、
前記基板から前記下部シリコン層を除去して、前記埋込み酸化物層の底面を露出させるステップと、
前記デバイスへの第１導電性コンタクトを形成するステップであって、１つ又は複数の前記第１導電性コンタクトは前記プリメタル誘電体層の前記上面から前記デバイスまで延び、前記第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第１導電性コンタクトと物理的且つ電気的に接触する、ステップと、
前記デバイスへの第２導電性コンタクトを形成するステップであって、１つ又は複数の前記第２導電性コンタクトは前記埋込み酸化物層の前記底面から前記デバイスまで延びる、ステップと、
前記埋込み酸化物層の上に１つ又は複数の第２配線レベルを形成するステップであって、前記第２配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含み、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第２導電性コンタクトと物理的且つ電気的に接触する、ステップと
を含み、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記１つ又は複数のデバイスを前記形成するステップは、前記ソース／ドレイン及び前記ゲート電極の上面に導電性金属シリサイド層を形成するステップを含み、
さらに、前記上部シリコン層の領域内に、前記上部シリコン層の前記上面から前記埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップを含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２導電性コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記埋込み酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
方法。
【請求項２】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極上の前記金属シリサイド層まで延びる、請求項１に記載の方法。
【請求項３】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレイン上の前記金属シリサイド層まで延びる、請求項１に記載の方法。
【請求項４】
前記上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、前記１つ又は複数のシリコン・コンタクト領域の上面に前記金属シリサイド層を形成するステップとをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域上の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層を貫通して、前記対応するシリコン・コンタクト領域上の前記金属シリサイド層まで延びる、
請求項１に記載の方法。
【請求項５】
前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップをさらに含み、
前記導電性金属シリサイド層を形成する前記ステップは、前記１つ又は複数のダミー・ゲートの上面に前記金属シリサイド層を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層内に形成されたトレンチ分離を貫通し、前記ゲート電極の下に形成されたゲート誘電体層を貫通して、前記対応するダミー・ゲート電極上の前記金属シリサイド層まで延びる、
請求項１に記載の方法。
【請求項６】
前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップをさらに含み、
前記導電性金属シリサイド層を前記形成するステップは、前記１つ又は複数のダミー・ゲート電極の上面に前記金属シリサイド層を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層内に形成されたトレンチ分離を貫通し、前記ゲート電極の下に形成されたゲート誘電体層を貫通して、前記ダミー・ゲート電極まで延びる、
請求項１に記載の方法。
【請求項７】
対応するソース／ドレインの上の前記埋込み酸化物内に開口部を形成して、前記ソース／ドレインの底面を露出させるステップと、
前記ソース／ドレインの前記底面の上の前記開口部内に金属層を堆積させるステップと、
前記ソース／ドレイン内に金属シリサイド領域を形成するステップであって、前記金属シリサイド領域は前記ソース／ドレインの前記底面から前記ソース／ドレイン領域の前記上面の前記シリサイド層まで延びる、ステップと
をさらに含み、
少なくとも１つの前記第２コンタクトは、前記金属シリサイド領域まで延びてそれと電気的に接触する、
請求項１に記載の方法。
【請求項８】
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から前記上部シリコン層を貫通して対応するソース／ドレイン上の前記金属シリサイド層まで延びる、請求項１に記載の方法。
【請求項９】
前記金属シリサイド層は、白金シリサイド、チタンシリサイド、コバルトシリサイド、又はニッケルシリサイドを含む、請求項１に記載の方法。
【請求項１０】
前記第１及び第２配線レベルの前記対応する誘電体層の各々は、二酸化シリコン、窒化シリコン、炭化シリコン、酸窒化シリコン、酸炭化シリコン、プラズマ強化窒化シリコン、一定の誘電率を有する材料、水素シルセスキオキサン・ポリマー、メチルシルセスキオキサン・ポリマー・ポリフェニレン・オリゴマー、メチルドープ・シリカ、有機シリケート・ガラス、多孔性有機シリケート・ガラス、及び２．４又はそれより小さな比誘電率を有する誘電体、から成る群から独立に選択された材料を含む、請求項１に記載の方法。
【請求項１１】
前記下部シリコン層を前記除去するステップの前に、前記上部シリコン層から最も離れた前記１つ又は複数の配線レベルの最上層の誘電体層にハンドル基板を接着するステップを含み、
前記１つ又は複数の第２配線レベルを前記形成するステップの後に、前記ハンドル基板を除去するステップをさらに含む、請求項１に記載の方法。
【請求項１２】
前記１つ又は複数の第２配線レベルを前記形成するステップの後に、前記基板を１つ又は複数の集積回路チップにダイシングするステップをさらに含む、請求項１１に記載の方法。
【請求項１３】
半導体構造体を製造する方法であって、
１つ又は複数のデバイスを、上部シリコン層と下部シリコン層の間に埋込み酸化物層を有し、且つ、前記上部シリコン層の上面にプリメタル誘電体層を有するシリコン・オン・インシュレータ基板内に、形成するステップと、
前記プリメタル誘電体層の上面に１つ又は複数の第１配線レベルを形成するステップであって、前記第１配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含む、ステップと、
前記基板から前記下部シリコン層を除去して、前記埋込み酸化物層の底面を露出させるステップと、
前記デバイスへの第１導電性コンタクトを形成するステップであって、１つ又は複数の前記第１導電性コンタクトは前記プリメタル誘電体層の前記上面から前記デバイスまで延び、前記第１配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第１コンタクトと物理的且つ電気的に接触する、ステップと、
前記デバイスへの第２導電性コンタクトを形成するステップであって、１つ又は複数の前記第２導電性コンタクトは前記埋込み酸化物層の前記底面から前記デバイスまで延びる、ステップと、
前記埋込み酸化物層の上に１つ又は複数の第２配線レベルを形成するステップであって、前記第２配線レベルの各々の配線レベルは対応する誘電体層内に導電性ワイヤを含み、前記第２配線レベルの最下層の配線レベルの１つ又は複数のワイヤは前記第２導電性コンタクトと物理的且つ電気的に接触する、ステップと
を含み、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記１つ又は複数のデバイスを前記形成するステップは、前記ソース／ドレイン内に金属シリサイドの導電性金属シリサイド領域を形成するステップと、前記ゲート電極内に前記金属シリサイドの導電性金属シリサイド領域を形成するステップとを含み、
前記ソース／ドレインの前記金属シリサイド領域は、前記ソース／ドレインの上面から前記ソース／ドレインの底面まで延び、前記ゲート電極の前記金属シリサイド領域は、前記ゲート電極の上面から前記ゲート電極の底面まで延び、
さらに、前記上部シリコン層の領域内に、前記上部シリコン層の前記上面から前記埋込み酸化物層まで延びる誘電体トレンチ分離を形成するステップを含み、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２導電性コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記埋込み酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
方法。
【請求項１４】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するゲート電極の前記金属シリサイド領域まで延びる、請求項１３に記載の方法。
【請求項１５】
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から対応するソース／ドレインの対応する金属シリサイド領域まで延びる、請求項１３に記載の方法。
【請求項１６】
前記上部シリコン層内に１つ又は複数のシリコン・コンタクト領域を形成するステップと、前記１つ又は複数のシリコン・コンタクト領域内に、前記金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、
前記１つ又は複数のシリコン・コンタクト領域の前記金属シリサイド領域は、前記１つ又は複数のシリコン・コンタクト領域の上面から前記１つ又は複数のシリコン・コンタクト領域の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から前記対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延びる、
請求項１３に記載の方法。
【請求項１７】
前記プリメタル誘電体層内に１つ又は複数のダミー・ゲート電極を形成するステップと、前記１つ又は複数のダミー・ゲート電極内に前記金属シリサイドの金属シリサイド領域を形成するステップとをさらに含み、
前記金属シリサイド領域は、前記１つ又は複数のダミー・ゲート電極の上面から前記１つ又は複数のダミー・ゲート電極の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から前記対応するダミー・ゲート電極の前記金属シリサイド領域まで延びる、
請求項１３に記載の方法。
【請求項１８】
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から対応するソース／ドレインの前記金属シリサイド領域まで延びる、請求項１３に記載の方法。
【請求項１９】
半導体構造体であって、
酸化物層の上面の上部シリコン層と、該上部シリコン層の上面上のプリメタル誘電体層とを含むシリコン・オン・インシュレータ基板内の１つ又は複数のデバイスと、
前記プリメタル誘電体層の上面にある１つ又は複数の第１の配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含む、前記第１配線レベルと、
前記デバイスへの第１導電性コンタクトであって、その１つ又は複数が前記プリメタル誘電体層の前記上面から前記デバイスまで延び、且つ、その最下層の配線レベルの１つ又は複数のワイヤが物理的且つ電気的に接触する、前記第１導電性コンタクトと、
前記デバイスへの第２の導電性コンタクトであって、その１つ又は複数が前記酸化物層の前記底面から前記デバイスまで延びる、前記第２導電性コンタクトと、
前記酸化物層の底面上にある１つ又は複数の第２配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含み、且つ、その最下層の配線レベルの１つ又は複数のワイヤが前記第２コンタクトと物理的且つ電気的に接触する、前記第２配線レベルと
を備え、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記１つ又は複数のデバイスは、前記ソース／ドレイン及び前記ゲート電極の上面上に導電性金属シリサイド層を含み、
前記半導体構造体はさらに前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極を含み、前記金属シリサイド層はまた、前記１つ又は複数のダミー・ゲート電極の上面に形成され、
少なくとも１つの前記第１導電性コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２導電性コンタクトは、前記酸化物層の前記底面から、前記上部シリコン層を貫通し、前記対応するダミー・ゲート電極を貫通して、前記対応するダミー・ゲート電極上の前記金属シリサイド層まで延びる、
構造体。
【請求項２０】
前記上部シリコン層内の１つ又は複数のシリコン・コンタクト領域と、前記１つ又は複数のシリコン・コンタクト領域の上面にある前記金属シリサイド層とをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から、前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の上の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から前記上部シリコン層を貫通して、前記対応するシリコン・コンタクト領域の前記金属シリサイド層まで延びる、
請求項１９に記載の構造体。
【請求項２１】
前記上部シリコン層内にあり、前記上部シリコン層の前記上面から前記酸化物層まで延びる誘電体トレンチ分離をさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
請求項１９に記載の構造体。
【請求項２２】
前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極をさらに含み、
前記導電性金属シリサイド層を前記形成するステップは、前記１つ又は複数のダミー・ゲートの上面に前記金属シリサイド層を形成するステップをさらに含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の前記金属シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記埋込み酸化物層の前記底面から、前記上部シリコン層内に形成されたトレンチ分離を貫通し、前記ゲート電極の下に形成されたゲート誘電体層を貫通して、前記ダミー・ゲート電極まで延びる、
請求項１９に記載の構造体。
【請求項２３】
少なくとも１つの前記ソース／ドレイン内に金属シリサイド領域をさらに含み、
前記シリサイド領域は、前記少なくとも１つのソース／ドレインの前記底面から前記少なくとも１つのソース／ドレインの前記上面上にある前記シリサイド層まで延び、
少なくとも１つの前記第２コンタクトは、前記少なくとも１つのソース／ドレインの前記金属シリサイド領域まで延びてそれと電気的に接触する、
請求項１９に記載の構造体。
【請求項２４】
半導体構造体であって、
酸化物層の上面の上部シリコン層と、該上部シリコン層の上面上のプリメタル誘電体層とを含むシリコン・オン・インシュレータ基板内の１つ又は複数のデバイスと、
前記プリメタル誘電体層の上面にある１つ又は複数の第１配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含む、前記第１配線レベルと、
前記デバイスへの第１導電性コンタクトであって、その１つ又は複数が前記プリメタル誘電体層の前記上面から前記デバイスまで延び、且つ、その最下層の配線レベルの１つ又は複数のワイヤが物理的且つ電気的に接触する、前記第１導電性コンタクトと、
前記デバイスへの第２導電性コンタクトであって、その１つ又は複数が前記酸化物層の前記底面から前記デバイスまで延びる、前記第２導電性コンタクトと、
前記酸化物層の底面上にある１つ又は複数の第２配線レベルであって、その各々の配線レベルが対応する誘電体層内に導電性ワイヤを含み、且つ、その最下層の配線レベルの１つ又は複数のワイヤが前記第２導電性コンタクトと物理的且つ電気的に接触する、前記第２配線レベルと
を備え、
前記デバイスは、前記上部シリコン層内に形成されたソース／ドレインと、前記上部シリコン層の上に形成され、ゲート誘電体層によって前記上部シリコン層から分離されたゲート電極とを備える電界効果トランジスタを含み、
前記ソース／ドレイン内の金属シリサイドの導電性金属シリサイド領域と、前記ゲート電極内の前記金属シリサイドの導電性金属シリサイド領域と
をさらに含み、
前記ソース／ドレインの前記金属シリサイド領域は、前記ソース／ドレインの上面から前記ソース／ドレインの底面まで延び、前記ゲート電極の前記金属シリサイド領域は前記ゲート電極の上面から前記ゲート電極の底面まで延び、
前記半導体構造体はさらに前記上部シリコン層の領域内にあり、前記上部シリコン層の前記上面から前記酸化物層まで延びる誘電体トレンチ分離を含み、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記トレンチ分離まで延びて前記第２導電性コンタクトの対応するコンタクトに物理的且つ電気的に接触し、前記対応するコンタクトは、前記酸化物層の前記底面から前記トレンチ分離を貫通して延びる、
構造体。
【請求項２５】
前記上部シリコン層内の１つ又は複数のシリコン・コンタクト領域と、前記１つ又は複数のシリコン・コンタクト領域内の前記金属シリサイドの金属シリサイド領域とをさらに含み、
前記１つ又は複数のシリコン・コンタクト領域の前記金属シリサイド領域は、前記１つ又は複数のシリコン・コンタクト領域の上面から前記１つ又は複数のシリコン・コンタクト領域の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のシリコン・コンタクト領域の対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から前記対応するシリコン・コンタクト領域の前記金属シリサイド領域まで延びる、
請求項２４に記載の構造体。
【請求項２６】
前記プリメタル誘電体層内の１つ又は複数のダミー・ゲート電極と、前記１つ又は複数のダミー・ゲート電極内の前記金属シリサイドの金属シリサイド領域とをさらに含み、
前記金属シリサイド領域は、前記１つ又は複数のダミー・ゲート電極の上面から前記１つ又は複数のダミー・ゲート電極の底面まで延び、
少なくとも１つの前記第１コンタクトは、前記プリメタル誘電体層の前記上面から前記１つ又は複数のダミー・ゲート電極の対応するダミー・ゲート電極の金属シリサイド領域まで延び、
少なくとも１つの前記第２コンタクトは、前記酸化物層の前記底面から前記対応するダミー・ゲート電極の前記金属シリサイド層まで延びる、
請求項２４に記載の構造体。
【国際調査報告】
2009537975.tif 000017
2009537975.tif 000018
2009537975.tif 000019
2009537975.tif 000020
2009537975.tif 000021