(57)【要約】  光検出器は、誘電体表面によって実質的に取り囲まれた半導体材料のボディから形成される。少なくとも１つの表面にパッシベーション・プロセスが適用され、それによりその表面のキャリア生成速度および再結合速度が減速される。光電流は、その表面全体がパッシベートされた表面に位置しているドープ領域の上に形成された少なくとも１つの電気コンタクトから読み出される。パッシベートされていない表面からの望ましくない漏れ電流は、（ａ）パッシベートされていない表面を少なくとも２つの接合によって集光コンタクトから分離する方法、（ｂ）パッシベートされていない表面を極めて高いレベルにドープし、半導体の伝導帯状態密度または価電子帯状態密度に少なくとも等しいレベルまでドープする方法、（ｃ）電界を印加することによってパッシベートされていない表面に蓄積層または反転層を形成する方法のうちの１つによって抑制される。すべてのドープ領域に電気コンタクトが構築され、すべての接合の両端間に逆バイアスが維持されるようにバイアスが印加される。
2009506543.tif 000002
【特許請求の範囲】
【請求項１】
誘電材料によって実質的に取り囲まれた表面を有する半導体材料のボディを備えた低雑音光検出器であって、
前記表面が、パッシベートされた第１の部分およびパッシベートされていない第２の部分を備え、
前記ボディが、第１の導電タイプ（ｐまたはｎ）にドープされた第１の領域と、第２の導電タイプ（ｎまたはｐ）にドープされた、前記第１の領域の周囲の、前記第１の領域と第１のｐ−ｎ接合を形成している第２の領域と、前記第１の導電タイプ（ｐまたはｎ）にドープされた、前記第２の領域の周囲の、前記第２の領域と第２のｐ−ｎ接合を形成している第３の領域とを備え、
前記第１および第２のｐ−ｎ接合が、パッシベートされた前記表面の前記第１の部分の交差領域で前記ボディの前記表面と交差し、
光によって生成される電流を集電し、かつ、前記第１および第２のｐ−ｎ接合をバイアスするために、前記第１の領域、前記第２の領域および前記第３の領域にそれぞれオーミック接触し、それにより、逆極性の接合によって、前記半導体表面の前記パッシベートされていない部分に生成されるキャリアの前記第１の領域への到達が防止される低雑音光検出器。
【請求項２】
前記半導体のボディの前記第１の領域がｐ型導電にドープされ、前記第２の領域がｎ型導電にドープされ、前記第３の領域がｐ型導電にドープされた、請求項１に記載の光検出器。
【請求項３】
前記半導体のボディの前記第１の領域がｎ型導電にドープされ、前記第２の領域がｐ型導電にドープされ、前記第３の領域がｎ型導電にドープされた、請求項１に記載の光検出器。
【請求項４】
前記半導体材料のボディが、パッシベート誘電体で実質的に覆われた表面部分を備え、前記第１、第２および第３の領域に対するコンタクトが前記パッシベートされた表面に構築された、請求項１に記載の光検出器。
【請求項５】
前記第２の領域のドーピングに勾配が付けられ、それにより、前記第２の領域に生成される光生成キャリアが前記第１の領域に対するコンタクトによって優先的に集められる、請求項１に記載の光検出器。
【請求項６】
前記コンタクトによって覆われるのが、重くドープされた接触領域の露出面積の３０％未満である、請求項１に記載の光検出器。
【請求項７】
空胴を有する誘電体層を提供するステップと、
前記第１の導電タイプを有する前記半導体ボディを前記空胴に形成するステップと、
誘電体層を使用して前記半導体ボディの露出表面をパッシベートするステップと、
前記第２の領域を前記半導体ボディに注入ドーピングするステップと、
前記第１の領域を前記第２の領域に注入ドーピングするステップと、
金属コンタクトを形成するステップと
を含む、請求項１に記載の光検出器を製造する方法。
【請求項８】
誘電材料によって実質的に取り囲まれた表面を有する半導体材料のボディを備えた低雑音光検出器であって、
前記表面が、パッシベートされた第１の部分およびパッシベートされていない第２の部分を備え、
前記ボディが、第１の導電タイプ（ｐまたはｎ）にドープされた第１の領域と、第２の導電タイプ（ｎまたはｐ）にドープされた、前記第１の領域の周囲の、前記第１の領域とｐ−ｎ接合を形成している第２の領域と、前記第２の導電タイプにドープされた、前記第２の領域の周囲の第３の領域とを備え、
第１のｐ−ｎ接合が、パッシベートされた前記ボディの前記表面の前記第１の部分の交差領域で前記ボディの前記表面と交差し、
前記第３の領域が、前記パッシベートされていない表面のキャリア生成を抑制するために前記第２の導電タイプに高度にドープされ、
前記第１の領域および前記第３の領域にそれぞれオーミック接触する
低雑音光検出器。
【請求項９】
空胴を有する誘電体層を提供するステップと、
前記空胴をドーパントでコーティングするステップと、
前記第１の導電タイプを有する前記半導体ボディを前記ドーパント・コーティングされた空胴に形成するステップと、
誘電体層を使用して前記半導体ボディの露出表面をパッシベートするステップと、
前記第１の領域を注入ドーピングするステップと、
金属コンタクトを形成するステップと
を含む、請求項８に記載の光検出器を製造する方法。
【請求項１０】
前記誘電体によって取り囲まれた前記半導体ボディを提供するステップと、
パッシベートされた誘電体層を前記半導体ボディの頂部表面に形成するステップと、
イオン注入によって前記第１、第２および第３の領域を形成するステップと、
外部領域および内部領域にそれぞれ金属コンタクトを形成するステップと
を含む、請求項８に記載の光検出器を製造する方法。
【請求項１１】
ドーパントを含有した誘電材料の空胴を外部領域に提供するステップと、
前記空胴に前記半導体材料のボディを形成し、それにより前記外部領域をドーピングするステップと、
パッシベートされた誘電体層を前記半導体ボディの頂部表面に形成するステップと、
イオン注入によって前記第１の領域を形成するステップと、
前記外部領域および内部領域にそれぞれ金属コンタクトを形成するステップと
を含む、請求項８に記載の光検出器を製造する方法。
【請求項１２】
誘電材料によって実質的に取り囲まれた表面を有する半導体材料のボディを備えた低雑音光検出器であって、
前記表面が、パッシベートされた第１の部分およびパッシベートされていない第２の部分を備え、
前記ボディが、第１の導電タイプ（ｐまたはｎ）にドープされた第１の領域と、第２の導電タイプ（ｎまたはｐ）にドープされた、前記第１の領域の周囲の、前記第１の領域とｐ−ｎ接合を形成している第２の領域とを備え、
前記ｐ−ｎ接合が、パッシベートされた前記ボディの前記表面の前記第１の部分で前記ボディの前記表面と交差し、
前記第１の領域および前記第２の領域にそれぞれオーミック接触し、
高度にドープされた半導体材料が、パッシベートされていない前記半導体表面の前記第２の部分の周囲の誘電体に接触し、半導体中のドーパントの濃度および前記誘電体の厚さが、前記誘電体と前記半導体表面の前記第２の部分の界面における蓄積層または反転層の形成を促進する低雑音光検出器。
【請求項１３】
前記第１の導電タイプがｐ型であり、前記第２の導電タイプがｎ型である、請求項１２に記載の光検出器。
【請求項１４】
前記第１の導電タイプがｎ型であり、前記第２の導電タイプがｐ型である、請求項１２に記載の光検出器。
【請求項１５】
前記半導体材料のボディが、パッシベート誘電体で実質的に覆われた表面を備え、内部領域および境界領域に対するコンタクトが前記表面に構築された、請求項１２に記載の光検出器。
【請求項１６】
境界領域が前記蓄積層または反転層と接触している、請求項１２に記載の光検出器。
【請求項１７】
前記半導体が多結晶シリコンまたはゲルマニウムからなる、請求項１２に記載の光検出器。
【請求項１８】
空胴を有する第１の誘電体層を提供するステップと、
前記空胴をドープされた多結晶半導体層でコーティングするステップと、
前記ドープされた多結晶半導体層の上に第２の誘電体層を付着させるステップであって、前記第２の誘電体層の厚さが前記蓄積層または前記反転層の形成を可能にするように選択されるステップと、
前記コーティングされた空胴に前記半導体ボディを形成するステップと、
パッシベート誘電体層を前記半導体ボディの頂部表面に形成するステップと、
イオン注入によって内部領域および境界領域を形成するステップと、
前記内部領域および境界領域にそれぞれ金属コンタクトを形成するステップであって、層が使用される（パラグラフ参照）ステップと
を含む、請求項１２に記載の光検出器を製造する方法。
【請求項１９】
第１の導電タイプ（ｐまたはｎ）にドープされた外部領域と、第２の導電タイプ（ｎまたはｐ）にドープされた内部領域と、前記第１の導電タイプに高度にドープされた、前記外部領域と接触している接触領域とを備えた半導体のボディを備えた低雑音光検出器であって、
前記ボディが、前記外部領域と前記内部領域の間に形成されたｐ−ｎ接合をさらに備え、
前記接触領域および内部領域にそれぞれ金属接触し、
前記金属接触によって覆われる前記高度にドープされた領域の露出面積が３０％以下であり、好ましくは約２５％以下である低雑音光検出器。
【請求項２０】
誘電材料によって実質的に取り囲まれた表面を有し、かつ、パッシベートされた第１の部分およびパッシベートされていない第２の部分を備えた半導体のボディを備えた低雑音光検出器であって、
前記ボディが、第１の導電タイプ（ｐまたはｎ）にドープされた第１の領域と、第２の導電タイプ（ｎまたはｐ）にドープされた第２の領域とを備え、これらの２つの領域が第１のｐ−ｎ接合を形成し、
前記第１のｐ−ｎ接合が、前記ボディ表面の前記パッシベートされた部分の交差領域で前記ボディの前記表面と交差し、
デバイスが、前記ボディ表面の前記パッシベートされていない第２の部分からの漏れ電流を、
１）前記ボディが、前記パッシベートされていない表面またはその一部と前記第１の領域の間の経路に、前記第１の接合とは逆極性の第２のｐ−ｎ接合を形成するための第３のドープ領域を備えていること、
２）前記パッシベートされていない表面部分またはその一部に隣接する前記半導体ボディの領域が、前記パッシベートされていない表面のキャリア生成を抑制するために高度にドープされていること、および
３）高度にドープされた半導体が、前記半導体表面のパッシベートされていない部分に隣接する誘電体と接触して配置され、前記パッシベートされていない表面に蓄積層または反転層を形成していること
のうちの１つまたは複数によって最小化するように適合された低雑音光検出器。
【請求項２１】
誘電材料によって取り囲まれた半導体のボディを備えた低雑音光検出器であって、
前記半導体のボディが、第１の導電タイプ（ｐまたはｎ）に高度にドープされた外部境界領域と、第２の導電タイプ（ｎまたはｐ）にドープされた中間領域と、前記第２の導電タイプにドープされた底部領域と、前記第１の導電タイプにドープされた、前記中間領域を前記底部領域から分割し、かつ、前記外部境界領域に接触させる領域と、前記第２の導電タイプに高度にドープされた内部領域とを備え、
前記ボディが、さらに、前記中間領域と前記外部境界領域の間にｐ−ｎ接合を備え、かつ、床領域と前記底部領域の間にｐ−ｎ接合を備え、
前記中間領域と前記外部境界領域の間の前記接合が、パッシベートされた表面のみと交差する低雑音光検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可視光および赤外光のための半導体光検出器に関し、詳細には低雑音半導体光検出器およびそれらを製造するための方法に関する。
【背景技術】
【０００２】
本出願は、２００２年１２月１８日にＪ．Ｂｕｄｅ等によって出願された米国仮出願第６０／４３４，３５９号の利益を主張した、２００３年６月３日にＪ．Ｂｕｄｅ等によって出願された、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ｗｉｔｈ  Ｒｅｄｕｃｅｄ  Ａｃｔｉｖｅ  Ｒｅｇｉｏｎ  Ｄｅｆｅｃｔｓ  ａｎｄ  Ｕｎｉｑｕｅ  Ｃｏｎｔａｃｔｉｎｇ  Ｓｃｈｅｍｅｓ」という名称の米国特許出願第１０／４５３，０３７号の一部継続出願である。前述の出願１０／４５３，０３７および６０／４３４，３５９の各々は、参照により本明細書に組み込まれている。
米国政府は、ＮＳＦ  Ａｗａｒｄ  ＤＭＩ−０４５０４８７により、本発明に対する特定の権利を有している。
【０００３】
半導体フォトダイオードは、可視および赤外の両方の光を検出するために広く使用されている。半導体フォトダイオードは内部光電効果を利用しており、光子を吸収することによって半導体に電子−正孔対が生成され、生成された電子−正孔対がデバイス内部の電気伝導に寄与し、対応する電流を検出器のコンタクト部分にもたらしている。このような検出器は、単独で、もしくは分光学用に線形アレイで、または画像化用に二次元（２−Ｄ）アレイで製造されている。
【０００４】
感度の高い検出器を生成するためには、雑音が小さいことが望ましい。雑音を小さくするためには、フォトダイオードのあらゆる漏れ電流源を可能な最大限の程度まで抑制しなければならない。半導体フォトダイオードの漏れ電流は、表面トラップにおける漏れ、バルク・トラップまたは欠陥による漏れ、半導体の価電子帯と伝導帯の間の量子力学的トンネリング、熱エネルギーによる自然電子−正孔生成、衝撃イオン化および接合拡散電流を始めとする様々な機構によって生じる。
【０００５】
トンネル漏れは、適度なドーピング・レベルおよび低い電圧を使用することによって小さくすることができる。バルク漏れは、純度の高い材料を使用することによって、また、積層欠陥、双晶および転位などの結晶欠陥の形成を回避する成長技法を使用することによって小さくすることができる。自然電子−正孔生成および衝撃イオン化は、ケイ素またはゲルマニウムなどの間接バンドギャップ材料でできた検出器の場合は無視することができる。これらのすべての漏れ機構が減少すると、表面漏れおよび拡散電流が、優勢な漏れ機構として残る。
【０００６】
表面漏れは、半導体と該半導体と接触するすべての誘電体表面との間の界面のトラップによって生じる。トラップは、通常、半導体格子を終端する際に生じるダングリングボンドによって生じる。表面漏れには、空乏領域と表面が交わる部分に生じる漏れと、界面に隣接する半導体がドープされ、電荷中性である場合の漏れの２つのタイプを識別することができる。いずれの場合においても、漏れは、表面のトラップ部分に電子−正孔対が生成され、電子および正孔が異なる接合に向かって進む場合に生じ、外部回路に電流が流れることになる。空乏化した表面における漏れは、真性キャリア濃度に比例し、したがって指数（−Ｅｇ／２ｋＴ）として温度で決まる。Ｅｇは半導体バンドギャップである。ドープされた界面における漏れは、指数（−Ｅｇ／ｋＴ）として変化し、一般的にははるかに小さい。Ｐ−Ｎフォトダイオードなどの光電効果を使用した半導体光検出器は、半導体表面と交差する空乏層を有さざるを得ない。空乏層が大きいほど表面漏れが大きくなる。また、空乏化した表面の漏れを抑制するための何らかの手段が見出されたとしても、非空乏化表面によっても漏れ電流が生じる。
【０００７】
拡散電流は、ダイオードに固有のアスペクトであり、小さくすることはできても除去することはできない。拡散電流は、ダイオードに電圧バイアスが印加されると生じる。印加される電圧によって、ダイオード接合の縁部分の少数キャリア濃度の平衡値が乱される。コンタクト部分の少数キャリア濃度は、常にそれらの平衡値に等しい。したがって接合とコンタクトの間に少数キャリアの勾配が存在し、少数キャリアの定常拡散電流がもたらされることになる。逆バイアス、つまりフォトダイオードが正規に動作している状態の下では、コンタクトから接合に向かって少数キャリアが流れ、電界によって連続的に一掃され、接合の反対側で多数キャリアになる。
これらのすべての漏れ電流源が、入射する光によって生成される光電流と対抗し、したがって信号と対抗して信号対雑音比を小さくしている。
【特許文献１】米国仮出願第６０／４３４，３５９号
【特許文献２】米国特許出願第１０／４５３，０３７号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ケイ素で形成されたフォトダイオードには、高度に最適化されたケイ素／二酸化ケイ素表面が利用されている。表面再結合速度が極端に遅いこれらの表面は、パッシベート表面と呼ばれている。このようなフォトダイオードは、ＣＣＤおよびＣＭＯＳイメジャーに広く使用されている。しかしながら、ケイ素が敏感ではない波長の光、たとえば赤外光を使用して画像を形成するためには、ケイ素のほかに他の材料を使用して光検出器を形成することが望ましい。
【０００９】
ゲルマニウムは、赤外線感応フォトダイオードを形成するために使用することができる材料の１つである。ゲルマニウム・フォトダイオードは、多くのアプリケーションにとって望ましくない高暗電流を有していることが報告されている。ケイ素の上に成長したゲルマニウム・ダイオードの報告されている漏れ電流密度は、１ｍＡ／ｃｍ２程度の漏れ電流密度である。添付されている付録の［１］［２］で指定されている参考文献を参照されたい。これは、明るい太陽光によって生成されるであろう光電流にほぼ等しく、高いレベルの漏れを表している。バルク・ゲルマニウムで形成されたゲルマニウム・フォトダイオードは、［３］［４］より１０〜１００倍小さい漏れであることが報告されているが、これは、屋内またはたそがれ時の条件で画像化するためには依然として不十分である。漏れが小さい検出器を形成するためには、改良型デバイスおよび方法が必要である。
【課題を解決するための手段】
【００１０】
本発明によれば、低雑音光検出器は、誘電材料によって実質的に取り囲まれた半導体材料のボディを備えている。ボディの表面の一部は、高品質誘電体によってパッシベートされており、一部はパッシベートされていない。半導体ボディは、漏れを最少化するための光検出器として動作させるためのｐ−ｎ接合を備えており、このｐ−ｎ接合（その空乏領域を含む）は、表面のパッシベートされた部分で半導体表面と交差している。パッシベートされていない表面からの漏れは、１）ボディが、表面と光電流コレクタの間の電気経路に逆極性ｐ−ｎ接合（ｎ−ｐおよびｐ−ｎ）を備えていること、２）ボディが、誘電体と接触している高度ドープ領域を備えていること、３）薄い誘電体の外部のドープ半導体が、界面に隣接する電荷蓄積領域を提供していること、のうちの１つまたは複数によって最少化されている。
【００１１】
本発明の性質、利点および様々な追加特徴は、添付の図面を参照して行う実例実施形態についての以下の説明を考察することにより、より完全に明らかになるであろう。
添付の図面は、本発明の概念を図解するためのものであり、スケール通りではないことを理解されたい。
【発明を実施するための最良の形態】
【００１２】
図１ａ（横断面図）および１ｂ（平面図）は、低雑音半導体光検出器を示したものである。半導体ボディ１０は、１つまたは複数の誘電材料によって実質的に取り囲まれている。半導体表面の第１の部分はパッシベートされており、第２の部分はパッシベートされていない。ここでは、表面再結合速度が遅い高品質誘電体１２が半導体ボディ１０の頂部表面に形成されており、該頂部表面をパッシベートしている。ボディの周囲は、周囲の表面をパッシベートしない低品質誘電体２０によって取り囲まれている。半導体ボディ１０はｐ型ドープされている。ボディの中には、ｐ型層によって周囲が取り囲まれたｎ型領域１４が形成されており、ｎ型層とｐ型層の間に接合２４を形成している。ｎ型層１４の中には、ｎ型層によって周囲が取り囲まれた第２のｐ型層１６が形成されており、内部ｐ型層（１６）とｎ型層（１４）の間に接合２２を形成している。オーミック金属コンタクト３０、３２および３４がすべてのドープ半導体層（１６、１４および１０）に形成されている。光電流は、接合２２の上に逆バイアスが存在するようにコンタクト３２に対してバイアスされるコンタクト３０上で検出される。バイアスは、接合２４の両端間にゼロまたは逆バイアスのいずれかが存在するようにコンタクト３４に印加される。
【００１３】
それぞれ空乏領域を備えたｐ−ｎ接合２２、２４は、それぞれ交差領域２２Ａ、２４Ａでボディ１０の表面と交差している。漏れは、これらの交差領域を半導体表面のパッシベートされた部分に維持することによって最少化されている。
【００１４】
また、この実施形態では、パッシベートされていない内部誘電体表面４０に生成されるキャリアは、すべて、領域１６およびコンタクト３０に到達するためには、逆極性（ｐ対ｎおよびｎ対ｐ）の２つの接合を横切らなければならない。キャリアが正孔である場合、キャリアは優先的にｐ型層１０に留まり、コンタクト３４に集められることになる。キャリアが電子である場合、キャリアはｎ型層１４に入った後、優先的にそこに留まり、コンタクト３２に集められることになる。したがって、パッシベートされていない表面に生成されるキャリアは、それがいずれのタイプのキャリアであっても、集光コンタクト３０への到達が防止される。
【００１５】
量子効率を改善するための構造の他の最適化は、井戸の中心付近のドーピングがより低くなり、かつ、井戸の縁付近のドーピングがより高くなるよう、中間ドープ層（この実施例ではｎ型）に勾配を付けることである。そうすることによりｎ型領域に生成される光キャリアのための障壁が生成され、したがって光によってｎ領域１４から生成される正孔を周囲の「ｐ」コンタクト３４ではなく、中央の「ｐ」コンタクト３０に優先的に集めることができる。ドーピングがイオン注入によって生成される場合、このような傾斜ドーピング・プロファイルは、自然に生じることが考えられるが、注入エネルギーおよびドーズ量を適切に選択することによってその効果を改善することができる。
以上、デバイスをｐ−ｎ−ｐとして説明したが、ドーピングを適切に選択することにより、対応するｎ−ｐ−ｎ実施態様も同様に実践的であることを理解されたい。
【００１６】
図２ａ、２ｂおよび２ｃは、図１に示すデバイスを生成するためのプロセス・シーケンスを示したものである。たとえば、上で言及した、参照により本明細書に組み込まれている米国出願第１０／４５３，０３７号に開示されている技法を使用して、誘電体層２０の内側の空胴に半導体ボディ１０が形成される。次に、半導体１０の頂部表面にパッシベーション・プロセスが適用され、高品質誘電体層１２が生成される。このような方法は、最新技術の当業者に知られている。ケイ素の場合、表面に高品質酸化ケイ素誘電体を成長させることによってパッシベーションを達成することができる。ゲルマニウムの場合、参考文献［５］の中で立証されているように、ゲルマニウム窒化酸化膜を使用して、高度にパッシベートされた表面を生成することができる。
【００１７】
図２ｂを参照すると、次に、フォトレジスト５０がウェーハに加えられ、半導体ボディの上に開口が形成される。リンまたはヒ素などのＮ型イオンが注入され、ｎ型層１４が形成される。上で説明したように、傾斜の大きいプロファイルが望ましい場合、高ドーズ量、高エネルギーの注入と、より少ないドーズ量、より少ないエネルギーの注入とを組み合わせた一連の連鎖注入を使用することができる。次に、第１のレベルのフォトレジストが除去される。
【００１８】
次に、図２ｃに示すように、第２のレベルのフォトレジスト５２が付着され、かつ、パターン化され、それによりｎ型層１４の内部の上方に孔が形成される。ホウ素などのＰ型イオンが注入され、ｐ型層１６が形成される。第２のレベルのフォトレジストが除去される。次に、当業者に良く知られている方法を使用して、半導体表面にオーミック・コンタクトが構築される。
【００１９】
図３ａ（横断面図）および図３ｂ（平面図）は、本発明による第２の光検出器を示したものである。半導体ボディ２１０はｐ型ドープされており、表面の一部は、高品質誘電体２１２でパッシベートされている。ボディの内部にｎ型層２４２が生成されている。ボディ２１０の表面の周囲には、重くドーピングされたｐ型層２４４が生成されている。誘電体／半導体界面２４０の周囲のキャリア生成を抑制するためには、ドーピングは、材料中の状態密度と少なくとも同程度の濃さでなければならない。ｎ型層にコンタクト２５０が構築されており、このコンタクトから光電流が読み出される。ｐ型層にｐ型コンタクト２５２が形成されており、ｎ型領域とｐ型領域の間の接合が逆バイアスされるようにバイアスが印加される。
【００２０】
図４ａ、４ｂおよび４ｃは、図３に示すデバイスを生成するためのプロセス・シーケンスを示したものである。ｐ型ドープされた結晶性半導体ボディ２１０は、１つまたは複数の誘電材料２２０によって取り囲まれている。次に、半導体２１０の露出した頂部表面にパッシベーション・プロセスが適用され、高品質誘電体層２１２が生成される（パッシベーションは、ステップを節約するために注入の後に実施することも可能である）。このような方法は、最新技術の当業者に知られている。半導体ゲルマニウムの場合、たとえば参考文献［５］の中で立証されているように、ゲルマニウム窒化酸化膜を使用して、高度にパッシベートされた表面を生成することができる。半導体領域の大部分を保護するために、フォトレジスト２６０の層が付着され、かつ、パターン化される。次に、イオン注入が実行され、側面の周囲に高レベルのｐ型ドーピング２４４が生成され、フォトレジストが除去される。
【００２１】
図４ｂに示すように、注入のピークがドープ層の底の近くになるように調整されたエネルギーを使用して、第２のイオン注入が実行される。この組合せの注入により、連続する高レベルのドーピングが半導体／誘電体界面２４０の周囲に生成される。第２のレベルのフォトレジスト２６２が付着され（図４ｃ）、かつ、パターン化され、それにより、軽くドープされたボディの内側に孔が生成される。イオン注入によってｎ型層２４２が形成され、それによりダイオードの陰極が生成される。通常の方法で、ｎ型層およびｐ型層に金属コンタクトが形成される。
【００２２】
図５ａ〜ｅは、このデバイスの代替プロセス・シーケンスを示したものである。誘電体層２２０中の空胴を充填するために半導体を成長させる前に、高レベルのホウ素がドープされた第２の誘電体層２７０が付着され、それにより誘電体空胴の内側がコーティングされる（図５ａ）。上で説明したように半導体ボディ２１０が形成される（図５ｂ）。半導体の頂部表面に高品質誘電体層２１２が形成される（図５ｃ）。この熱処理の間、または後続する熱処理の間、誘電体２７０の表面からホウ素が拡散して半導体２１０の中に入り、それによりホウ素が重くドープされた領域２４４が形成される。次に、フォトレジスト２６２でデバイスがマスクされ、半導体の上方に孔がパターン化される。この孔を通してｎ型ドーパントが注入され、ｎ型層２４２が形成される（図５ｄ）。通常の方法で、ｎ領域およびｐ領域にコンタクトが生成される。
【００２３】
表面ドーピング層２４４の幅がコンタクトを容易に形成することができる十分な広さでない場合、補助マスク２７２およびイオン注入（図５ｅ）を使用して、コンタクトを構築することができる追加ｐ型ドーピング２７４を頂部表面に生成することができる。
以上、デバイスをｐ−ｎとして説明したが、ドーピングを適切に選択することにより、対応するｎ−ｐ実施態様も同様に実践的であることを理解されたい。
【００２４】
図６ａ、６ｂは、低雑音光検出器の第３の実施形態を示したものである。ｐ型ドープされた結晶性半導体ボディ３１０は、１つまたは複数の低品質誘電材料３２０によってその周囲が取り囲まれている。生成および再結合の速度が遅い高品質誘電体３１２が、半導体ボディの頂部表面をパッシベートしている。同じ極性で重くドープされたポリシリコン半導体３１６が、半導体ボディ３１０のボディとして誘電体３２０の外側を取り囲んでいる。誘電体層３２０の厚さを適切に選択することにより、「正孔」の蓄積層を結晶性半導体ボディ３１０と誘電体層３２０の間の界面３４０に形成することができる。ｐ型層によって周囲が取り囲まれたｎ型領域３４２がボディの中に形成されており、ｎ型層とｐ型層の間に接合３２４を形成している。ｐ型ボディ３１０およびｎ型領域３４２は、可動キャリアが空乏しない十分な高さのドーピング・レベルを有していなければならない。高度にドープされたｐ型領域３４４は、界面３４０で蓄積層と接触するように形成されている。オーミック金属コンタクト３５０、３５２は、それぞれドープ半導体層３４２および３１０に形成されている。光電流は、逆バイアスが接合３２４の上に存在するようにコンタクト３５２に対してバイアスされる中央のコンタクト３５０上で検出される。
【００２５】
図７ａ〜ｇは、図６に示す検出器を生成するためのプロセス・シーケンスを示したものである。準備される誘電体空胴３００は、ポリシリコン半導体層３１６でコーティングされている。この層は、インサイチュー・ドーピングによって成長させる際にドープすることができ、もしくは適切なガスに露出するかまたはイオン注入を施すことにより、その後にドープすることができる。次に、ポリシリコン半導体層３１６の上に誘電体層３２０が付着される（図７ｂ）。誘電体層３２０の厚さは、ポリシリコン・ドープ層の電界が次に形成されることになる結晶性半導体の表面に正孔を引き付け、半導体ボディ３１０のエピタキシャル成長が誘電体ピンホール故障によって犠牲にならないことを保障することができるように選択される。この厚さは、５〜５０ｎｍの範囲であることが好ましい。次に、結晶性半導体ボディ３１０が、有利には、上で言及した第１０／４５３，０３７号に開示されている技法を使用して形成される。既に説明したように、結晶性半導体ボディ３１０の上に高品質誘電体層３１２が形成される（図７ｄ）。レジスト・マスク３６２が付着され、かつ、パターン化され、それにより半導体３１０のボディの上方に孔が形成される（図７ｅ）。Ｎ型イオンが注入され、ｎ型層３４２が形成される。レジストが除去される。レジスト・マスク３６４が付着され、かつ、パターン化され、それにより半導体３１０の周囲に隣接する孔が形成される（図７ｆ）。Ｐ型イオンが注入され、それによりｐ型層３４４が形成される。レジストが除去される。図７ｇでは、表面誘電体およびポリシリコンが場から除去される。通常の方法で、ｎ型ドープ領域およびｐ型ドープ領域にコンタクトが形成される。
【００２６】
図６に示す実施形態は、正孔の蓄積層を使用して説明されているが、ボディ３１０の反対側にポリシリコン層３１６をドーピングすることによって反転層を生成することも可能である。その場合、ドープ領域３４４もｎ型にしなければならず、また、ｐ型ボディ３１０に対する個別コンタクトは、頂部表面に構築しなければならない。
また、本発明の範囲には、図６に類似した、すべての極性が逆極性の対応するデバイスが同じく包含されていることを理解されたい。
【００２７】
本明細書において説明されているフォトダイオードの他の特徴は、図３ｂまたは図６ｂと、図８に示す従来のフォトダイオードとを比較すると分かる。図３ｂおよび６ｂでは、環状ドープ領域は、一点でのみ接触している。これは、明確な設計決定である。図８に示す従来の接触スキームでは、さもなければ光がデバイスに入射するであろう領域の多くの部分を覆っている多くのコンタクトが存在している。従来の知識は、接触抵抗を最小化するためには、環状領域を金属によって完全に接触させなければならないことを教示している。ビア形成設計ルールに矛盾しない可能な限り多くのビアを金属層から半導体層へシンクさせなければならない。一方、本出願人らは、個々のコンタクトがダイオードの拡散電流に寄与していること、また、コンタクトの数を実際に最少化しなければならないことを認識した。ほとんどの光検出器が動作する低電流レベルでは、接触抵抗は重要ではない。より重要なことは、信号と対抗する暗電流を制限することである。シミュレーションによれば、正方形検出器のコンタクトの数を２８個から４個にし、正方形の角にそれぞれ配置することによって拡散電流が約１０分の１に減少する。コンタクトの数をさらに少なくして１個にすることにより、拡散電流はさらに減少する。したがって、本明細書において説明されているタイプの低雑音光検出器の場合、有利には、重くドープされた利用可能な領域のうち、実際にコンタクトによって覆われるのはせいぜい３０％であり、好ましくはせいぜい約２５％である。
【００２８】
また、図１、３および６に示す単一デバイスに関連して説明した手法のうちの複数の手法を組み合わせることも可能である。たとえば一例として、図１に示す手法を使用して、パッシベートされていない１つの面を中性化し、かつ、図３などに示す手法を使用して、パッシベートされていない他の面を中性化することができる。
【００２９】
図９ａ（横断面図）および図９ｂ（平面図）は、このような組合せの実例を示したものである。ｐ型ドープされた半導体ボディ４１０は、頂部表面にパッシベート誘電体４１２を有しており、また、側面および底面に非パッシベート誘電体４２０を有している。たとえばイオン注入によって垂直方向に二重接合が形成されており、したがってｎ型層４４４がデバイスの上半分および下側ｐ半分を分離している。重いｎ型ドーピング４４６を使用して、側壁４４０に沿った少数キャリア密度を小さくしている。また、重いｎ型ドーピング４４６は、ｎコンタクト４５２から埋設ｎ層４４４へ導電経路４４６を生成している。光電流は、コンタクト４５０上で読み出される。井戸の底部ｐセクションは、下方から接触させることができる。このデバイスは、底部を中性化する二重接合技法と、側壁を中性化する重いドーピング技法を組み合わせている。
【００３０】
以上から、本発明の一態様は、半導体材料のボディを備えた低雑音光検出器であることが分かる。ボディは、誘電材料によって実質的に取り囲まれた表面を有しており、また、パッシベートされた第１の部分およびパッシベートされていない第２の部分を備えている。ボディは、さらに、第１の導電タイプ（ｐまたはｎ）にドープされた第１の領域、および第２の導電タイプ（ｎまたはｐ）にドープされた第２の領域を備えており、これらの２つの領域が第１のｐ−ｎ接合を形成している。
【００３１】
第１のｐ−ｎ接合は、ボディ表面のパッシベートされた部分の交差領域でボディの表面と交差しており、デバイスは、
１）ボディが、パッシベートされていない表面（またはその一部）と第１の領域の間の経路に、第１の接合とは逆極性の第２のｐ−ｎ接合を形成するための第３のドープ領域を備えていること、
２）半導体ボディのパッシベートされていない表面部分に隣接する領域が、パッシベートされていない表面のキャリア生成を抑制するために高度にドープされていること、および
３）高度にドープされた半導体が、半導体表面のパッシベートされていない部分に隣接する誘電体の周囲に該誘電体に接触して配置され、それによりパッシベートされていない表面に蓄積層または反転層を形成していること
のうちの１つまたは複数によって、ボディ表面のパッシベートされていない第２の部分からの漏れ電流を最小化するように適合されている。
【００３２】
以上の説明には、多くの特定の実施例が含まれているが、これらの実施例は、本発明の範囲を制限するものとしてではなく、いくつかの好ましい実施形態の例として解釈されたい。したがって本発明の範囲は、説明されている実施形態によってではなく、特許請求の範囲の各請求項およびそれらの合法的な等価物によって決定されるものとする。
【００３３】
［参考文献の付録］
［１］ジー・マシニ（Ｇ．Ｍａｓｉｎｉ）、エル・コーラス（Ｌ．Ｃｏｌａｃｅ）、ジー・アッサント（Ｇ．Ａｓｓａｎｔｏ）、エイチ・シー・ルアン（Ｈ．−Ｃ．Ｌｕａｎ）およびエル・シー・キマーリング（Ｌ．Ｃ．Ｋｉｍｍｅｒｌｉｎｇ）「近赤外線のための高性能Ｓｉ上ｐ−ｉ−ｎ  Ｇｅ光検出器、モデルから立証へ」（ＩＥＥＥ  Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、第４８巻、第６号、１０９２頁、２００１年）
［２］ジェイ・オー（Ｊ．Ｏｈ）、ジェイ・シー・キャンベル（Ｊ．Ｃ．Ｃａｍｐｂｅｌｌ）、エス・ジー・トーマス（Ｓ．Ｇ．Ｔｈｏｍａｓ）、ビー・ブハラタン（Ｂ．Ｂｈａｒａｔａｎ）、アール・トーマ（Ｒ．Ｔｈｏｍａ）、シー・ジャスパー（Ｃ．Ｊａｓｐｅｒ）、アール・イー・ジョーンズ（Ｒ．Ｅ．Ｊｏｎｅｓ）およびティー・イー・ジルクル（Ｔ．Ｅ．Ｚｉｒｋｌｅ）「傾斜ＳｉＧｅバッファ層を使用してＳｉ基板上に製造されたインターディジタルＧｅ  ｐ−ｉ−ｎ光検出器」（ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｑｕａｎｔｕｍ  Ｅｌｅｃｔｒｏｎｉｃｓ、第３８巻、第９号、１２３８頁、２００２年）
［３］ＧＰＤゲルマニウム光検出器データ・シート、デバイスＧＭ８ＶＨＲ
［４］ジャドソン・テクノロジー・ゲルマニウム光検出器データ・シートＰＢ１６００
［５］エイチ・シャン（Ｈ．Ｓｈａｎｇ）、エイチ・オコム−シュミット（Ｈ．Ｏｋｏｍ−Ｓｃｈｍｉｄｔ）、ケイ・ケイ・チャン（Ｋ．Ｋ．Ｃｈａｎｇ）、エム・コペル（Ｍ．Ｃｏｐｅｌ）、ジェイ・オット（Ｊ．Ｏｔｔ）、ピー・エム・コズロウスキー（Ｐ．Ｍ．Ｋｏｚｌｏｗｓｋｉ）、エス・イー・スティーン（Ｓ．Ｅ．Ｓｔｅｅｎ）、エス・エー・コーデス（Ｓ．Ａ．Ｃｏｒｄｅｓ）、エイチ・エス・ピー・ウォン（Ｈ．−Ｓ．Ｐ．Ｗｏｎｇ）、イー・シー・ジョーンズ（Ｅ．Ｃ．Ｊｏｎｅｓ）およびダブリュー・イー・ヘンシュ（Ｗ．Ｅ．Ｈａｅｎｓｃｈ）「薄いＧｅ窒化酸化膜ゲート誘電体を備えた高移動度ｐ−チャネルＧｅ  ＭＯＳＦＥＴ」（ｉｎ  ＩＥＤＭ  Ｔｅｃｈ．Ｄｉｇｅｓｔ、２００２年、４４１〜４４４頁）
【図面の簡単な説明】
【００３４】
【図１ａ】本発明による低雑音フォトダイオードの第１の実施形態の横断面図である。
【図１ｂ】図１ａに示すフォトダイオードの平面図である。
【図２ａ】図１ａおよび１ｂに示すフォトダイオードを生成するためのプロセス・シーケンスを示す図である。
【図２ｂ】図１ａおよび１ｂに示すフォトダイオードを生成するためのプロセス・シーケンスを示す図である。
【図２ｃ】図１ａおよび１ｂに示すフォトダイオードを生成するためのプロセス・シーケンスを示す図である。
【図３ａ】それぞれ低雑音フォトダイオードの第２の実施形態の横断面図および平面図である。
【図３ｂ】それぞれ低雑音フォトダイオードの第２の実施形態の横断面図および平面図である。
【図４ａ】図３に示す光検出器を生成するための例示的プロセス・シーケンスを示す図である。
【図４ｂ】図３に示す光検出器を生成するための例示的プロセス・シーケンスを示す図である。
【図４ｃ】図３に示す光検出器を生成するための例示的プロセス・シーケンスを示す図である。
【図５ａ】図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。
【図５ｂ】図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。
【図５ｃ】図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。
【図５ｄ】図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。
【図５ｅ】図３に示す検出器を生成するための代替プロセス・シーケンスを示す図である。
【図６ａ】第３の低雑音フォトダイオードの横断面図および平面図である。
【図６ｂ】第３の低雑音フォトダイオードの横断面図および平面図である。
【図７ａ】図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。
【図７ｂ】図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。
【図７ｃ】図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。
【図７ｄ】図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。
【図７ｅ】図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。
【図７ｆ】図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。
【図７ｇ】図６に示す検出器を生成するためのプロセス・シーケンスを示す図である。
【図８】本発明の有利な追加特徴を理解するために役に立つ、従来技術による、フォトダイオードのための従来の接触スキームを示す図である。
【図９ａ】本発明の異なる実施形態を低雑音光検出器の中で結合することができる方法を示す図である。
【図９ｂ】本発明の異なる実施形態を低雑音光検出器の中で結合することができる方法を示す図である。
【図１ａ】
2009506543.tif 000003
【図１ｂ】
2009506543.tif 000004
【図２ａ】
2009506543.tif 000005
【図２ｂ】
2009506543.tif 000006
【図２ｃ】
2009506543.tif 000007
【図３ａ】
2009506543.tif 000008
【図３ｂ】
2009506543.tif 000009
【図４ａ】
2009506543.tif 000010
【図４ｂ】
2009506543.tif 000011
【図４ｃ】
2009506543.tif 000012
【図５ａ】
2009506543.tif 000013
【図５ｂ】
2009506543.tif 000014
【図５ｃ】
2009506543.tif 000015
【図５ｄ】
2009506543.tif 000016
【図５ｅ】
2009506543.tif 000017
【図６ａ】
2009506543.tif 000018
【図６ｂ】
2009506543.tif 000019
【図７ａ】
2009506543.tif 000020
【図７ｂ】
2009506543.tif 000021
【図７ｃ】
2009506543.tif 000022
【図７ｄ】
2009506543.tif 000023
【図７ｅ】
2009506543.tif 000024
【図７ｆ】
2009506543.tif 000025
【図７ｇ】
2009506543.tif 000026
【図８】
2009506543.tif 000027
【図９ａ】
2009506543.tif 000028
【図９ｂ】
2009506543.tif 000029