(57)【要約】  実施形態は、位相同期ループ（ＰＬＬ）回路に関係する。ＰＬＬは、所望の周波数で信号を出力する電圧制御発振器を含む。位相検波器が電圧制御発振器からの出力に結合されている。位相検波器は、電圧制御発振器（ＶＣＯ）からの信号出力の位相を基準信号の位相と比較する。ループフィルタがＶＣＯと位相検波器とに結合されている。ＶＣＯ信号の位相を基準信号の位相に同期させるために、ループフィルタは同期動作モードを有する。引き続いてループフィルタを追跡動作モードに置くことができ、追跡動作モードはＶＣＯ信号の位相を調整して、基準信号の位相を追跡する。【選択図】      図６Ａ
2009506665.tif 000002
【特許請求の範囲】
【請求項１】
位相同期ループ回路において、
所望の周波数で信号を出力する電圧制御発振器と、
前記電圧制御発振器からの出力に結合され、基準信号の位相を前記電圧制御発振器からの信号出力の位相と比較する位相検波器と、
前記電圧制御発振器と前記位相検波器とに結合され、前記電圧制御発振器からの信号出力の位相を前記基準信号の位相に同期する同期動作モードと、前記電圧制御発振器からの信号出力の位相を調整して、前記基準信号の位相を追跡する追跡動作モードとを有するループフィルタとを具備する位相同期ループ回路。
【請求項２】
前記ループフィルタに結合された制御装置をさらに具備し、前記制御装置は、前記ループフィルタを前記同期動作モードまたは前記追跡動作モードに設定する請求項１記載の位相同期ループ回路。
【請求項３】
前記追跡動作モードに置かれるとき、ほぼ原点において１つの極を持つ開ループ伝達関数を有する請求項２記載の位相同期ループ回路。
【請求項４】
前記同期動作モードに置かれるとき、ほぼ原点において２つの極を持つ開ループ伝達関数を有する請求項２記載の位相同期ループ回路。
【請求項５】
前記ループフィルタは、前記同期動作モードと前記追跡動作モードとの間を切り換えるスイッチを含む請求項１記載の位相同期ループ回路。
【請求項６】
前記電圧制御発振器に入力される電圧にほぼ等しい電圧をバッファするのに使用される演算増幅器をさらに具備する請求項５記載の位相同期ループ回路。
【請求項７】
前記ループフィルタに結合され、前記位相同期ループ回路を前記同期動作モードまたは前記追跡動作モードのいずれかにするように選択的に動作する可変電圧源をさらに具備する請求項１記載の位相同期ループ回路。
【請求項８】
前記ループフィルタに結合され、前記位相同期ループ回路を前記同期動作モードまたは前記追跡動作モードのいずれかにするように選択的に動作するデジタル−アナログ変換器をさらに具備する請求項１記載の位相同期ループ回路。
【請求項９】
前記同期動作モードから前記追跡動作モードに前記ループフィルタを切り換えるタイマをさらに具備する請求項１記載の位相同期ループ回路。
【請求項１０】
同期検出信号を発生させる回路をさらに具備し、前記同期検出信号に基づいて、前記ループフィルタは前記同期動作モードから前記追跡動作モードに切り換えられる請求項１記載の位相同期ループ回路。
【請求項１１】
ワイヤレスデバイスにおいて、
中間周波数信号を出力する位相変調器と、
前記位相変調器に結合され、前記位相変調器からの前記中間周波数信号の位相により変調される搬送波信号を出力する位相同期ループとを具備し、
前記位相同期ループは、前記中間周波数信号の位相に最初に同期するための第１の組のグループ遅延特性と、前記中間周波数信号の位相を続いて追跡するための第２の組のグループ遅延特性とを有するワイヤレスデバイス。
【請求項１２】
前記中間周波数信号の位相に同期し、次に前記位相同期ループに対応するループフィルタの周波数応答を変更することにより前記中間周波数信号の位相を追跡するために、前記位相同期ループを選択的に制御する制御装置をさらに具備する請求項１１記載のワイヤレスデバイス。
【請求項１３】
前記位相同期ループが前記中間周波数信号の位相を追跡しているとき、前記ループフィルタはタイプ１ＰＬＬを構成し、前記位相同期ループが前記中間周波数信号に同期しているとき、前記ループフィルタはタイプ２ＰＬＬを構成する請求項１２記載のワイヤレスデバイス。
【請求項１４】
位相同期ループのループフィルタにおいて、
複数のキャパシタと、
前記複数のキャパシタに結合され、入力信号がフィルタされる抵抗器と、
前記抵抗器に結合され、前記ループフィルタのトポロジを変更するロジックとを具備し、
前記ループフィルタは、同期動作モードにおいて使用される第１のトポロジと、追跡動作モードにおいて使用される第２のトポロジとを有するループフィルタ。
【請求項１５】
第１のキャパシタはチャージポンプに結合され、第２のキャパシタは電圧制御発振器に結合されている請求項１４記載のループフィルタ。
【請求項１６】
前記抵抗器は、前記第２のキャパシタと直列に結合されている請求項１５記載のループフィルタ。
【請求項１７】
前記チャージポンプと前記電圧制御発振器との間に結合されたインダクタをさらに具備する請求項１６記載のループフィルタ。
【請求項１８】
複数のインダクタと能動構成部品とをさらに具備する請求項１４記載のループフィルタ。
【請求項１９】
前記抵抗器に結合されたポールと２つのスローとを有するスイッチと、
前記スイッチのスローのうちの１つに結合され、また前記第２のキャパシタにも結合された正の入力を有する結合された演算増幅器とをさらに具備し、
前記演算増幅器は、負の入力にフィードバックされ、また前記スイッチの他のスローに結合された出力を有する請求項１７記載のループフィルタ。
【請求項２０】
搬送波信号を位相変調する方法において、
前記搬送波信号の位相を基準信号の位相に同期することと、
前記基準信号の位相を変調することと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させることと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させるときに、フィルタの周波数応答を変更することとを含む方法。
【請求項２１】
前記フィルタの抵抗器を直流接地して、前記フィルタの周波数応答を変更することをさらに含む請求項２０記載の方法。
【請求項２２】
キャパシタに対応する電圧をバッファして、前記抵抗器を直流接地することをさらに含む請求項２１記載の方法。
【請求項２３】
前記搬送波信号の位相を前記基準信号の位相に同期させるときに、タイプ２ＰＬＬを構成するように前記フィルタを切り換えることと、
前記搬送波信号の位相を調整して、前記基準信号の位相変調に対応させるときに、タイプ１ＰＬＬを構成するように前記フィルタを切り換えることとをさらに含む請求項２０記載の方法。
【発明の詳細な説明】
【背景】
【０００１】
分野
本発明は、同期および追跡動作モードを有する位相同期ループシステムに関する。
【０００２】
背景
今日、セル電話機、ワイヤレスラップトップ、ワイヤレス性能を有するパーソナルデジタルアシスタント、ＷｉＦｉネットワーキング機器などのような、事実上すべてのワイヤレスデバイスは、１つ以上の位相同期ループ（ＰＬＬ）回路を含んでいる。基本的に、ＰＬＬ回路は、正確で、安定した高周波信号を合成し、またはそうでなければそれらを発生させるために使用される。通常、ＰＬＬ回路において、基準信号が位相検波器または位相周波数検波器に入力される。位相検波器は、入力基準信号を電圧制御発振器（ＶＣＯ）からの出力信号と比較する。これらの２つの信号間の位相における差が決定され、結果として生じる差信号がループフィルタにより処理される。ループフィルタの機能は、ループを安定させること、およびシステム中の不要なノイズを遮ることである。フィルタされた信号は、ＶＣＯの動作を制御するために入力される。次に、ＶＣＯからの出力は、整数分周器、分数分周器、またはミキサを通って位相検波器に入力としてフィードバックされる。このフィードバックループは、基準信号の出力に対してＶＣＯからの出力をサーボするように作動する。ＶＣＯはそれだけでは、周波数および位相に関して、不安定であり、ドリフトする傾向があり、このことは非常に望ましくないものであり、問題となるものである。しかしながら、ＶＣＯ出力信号をフィードバックし、本質的にＶＣＯを基準信号にしたがわせることにより、より安定した、正確な出力信号がその結果達成される。
【０００３】
正確で、さらに安定した高周波信号を発生させるＰＬＬ回路の特有の能力により、このような高周波信号を利用する制御装置および他の回路においてだけでなく、変調器および復調器からエンコーダおよびデコーダにわたる幅広いさまざまな用途においてもＰＬＬ回路は見出される。変調器のケースにおいて、ＰＬＬ回路の１つの一般的な用途は、位相変調を搬送波信号に適用することを必然的に伴う。位相変調された搬送波信号は無線周波数（ＲＦ）信号として処理され、大気中を通して送信される。通常、位相直交変調器により、音声および／またはデータの情報を含むベースバンドＩおよびＱ信号は、中間周波数（ＩＦ）信号に変換される。このＩＦ信号は、基準信号としてＰＬＬ回路に入力される。最初に、ＰＬＬ回路は基準ＩＦ信号に同期し、後にＰＬＬ回路は基準ＩＦ信号の位相を引き続いて追跡する。この方法において、ＰＬＬ回路からの高周波信号出力は、情報を伝送するＩＦ信号の位相に本質的にしたがう。その結果として、ＰＬＬ回路は、ＩＦ信号をより高い周波数の搬送波信号にアップコンバートする重大な機能を実行し、同時に、位相直交変調器からの基準ＩＦ信号の位相に同期して追跡する。
【０００４】
ＰＬＬ回路は基準ＩＦ信号の位相に瞬時に同期し、正確に追跡する能力を有することが理想的である。残念なことに、ＰＬＬ回路のループフィルタに適用されるとき、フィルタ設計の根底にある物理的特性のため、これらの２つの目標は対立している。タイプ２ＰＬＬと通常呼ばれる、ＰＬＬ設計の１つのタイプは、幅広い範囲の電圧に対してＶＣＯの直流動作点が設定できるようにする。これは、すぐれた同期性能に直接つながるために有利である。しかしながら、タイプ２ＰＬＬは、芳しくないグループ遅延を示す。グループ遅延は、対象となっている周波数にわたる位相特性を規定する。タイプ２ＰＬＬに固有のグループ遅延中の偏移は、ＶＣＯの位相を基準ＩＦ信号の位相から逸脱させる原因となる。したがって、いったん同期が確立されると、タイプ２ＰＬＬは、ＩＦ信号を追跡するのにあまり適していない。
【０００５】
タイプ１ＰＬＬと通常呼ばれる、ＰＬＬ設計の別のタイプは、タイプ２ＰＬＬのグループ遅延と比較して、さらに一定であるグループ遅延を有する。この特性は基準ＩＦ信号を追跡することにおいて、タイプ１ＰＬＬをすぐれたものにする。しかしながら、タイプ１ＰＬＬを使用することによる不利益は、ＶＣＯに対して正しい直流動作電圧を設定することがより難しくなることである。最初に、基準ＩＦ信号はある位相周波数で始動するのに対して、ＶＣＯ信号はいくつかの異なる、任意の位相周波数を有する。ＶＣＯ信号の位相を基準ＩＦ信号の位相に一致、すなわち同期させなければならない。最初に、これらの２つの信号の位相周波数がかなり離れている場合、タイプ１ＰＬＬが最終的にＶＣＯ信号の位相（およびその結果周波数）を基準ＩＦ信号の位相（およびその結果周波数）に一致させることは、不可能であり、困難であり、または時間のかかるものであるかもしれない。
【０００６】
したがって、ＰＬＬ回路設計者はジレンマに直面している。一方では、タイプ１ＰＬＬを実現することにより、ＰＬＬ回路を設計できる。タイプ１ＰＬＬを実装することの利点は、そのすぐれた追跡性能である。短所は、タイプ１ＰＬＬは低下した同期機能を欠点として有することである。他方では、タイプ２ＰＬＬを実現することにより、ＰＬＬ回路を設計できる。タイプ２ＰＬＬにより、ＰＬＬ回路は基準ＩＦ信号をよりよく同期できる。しかしながら、タイプ２ＰＬＬを使用することによる欠点は、基準ＩＦ信号を追跡するのに最も適格なフィルタではないという事実である。
【概要】
【０００７】
実施形態は、位相同期ループ（ＰＬＬ）回路に関係する。ＰＬＬは、所望の周波数で信号を出力する電圧制御発振器を含む。位相検波器が電圧制御発振器からの出力に結合されている。位相検波器は、電圧制御発振器（ＶＣＯ）からの信号出力の位相を基準信号の位相と比較する。ループフィルタがＶＣＯと位相検波器とに結合されている。ＶＣＯ信号の位相を基準信号の位相に同期させるために、ループフィルタは同期動作モードを有する。引き続いてループフィルタを追跡動作モードに置くことができ、追跡動作モードはＶＣＯ信号の位相を調整して、基準信号の位相を追跡する。
【０００８】
添付図面の図において、本発明は、一例として、限定ではないものとして図示されており、図において、同じ参照番号は、類似の要素を指している。
【詳細な説明】
【０００９】
同期および追跡動作モードを有する位相同期ループ回路のための方法およびシステムが開示される。
【００１０】
図１は、本発明の実施形態を実現できる典型的な位相変調送信機を示す。位相直交変調器１０１により、音声および／またはデータの情報を含むベースバンドＩおよびＱ信号は、中間周波数（ＩＦ）信号に変換される。このＩＦ信号は、基準信号としてＰＬＬ回路１０２に入力される。それに基づいて、ＰＬＬ回路１０２は、正確で、安定した高周波信号を発生させ、その高周波信号は情報を搬送するＩＦ信号により変調される。ＰＬＬ回路１０２からの出力信号は、位相において基準信号に同期して、追跡する。この方法において、位相直交変調器１０１からのより低い周波数ＩＦ信号により、ＰＬＬ回路１０２は効率的に位相変調され、同時にＰＬＬ回路は、基準ＩＦ信号を搬送波信号に適したより高い周波数にアップコンバートする。ＰＬＬ回路１０２からの出力は増幅器１０３により増幅され、アンテナ１０４を通して大気中に送信される。１つの実施形態において、フィードバックパス中で位相変調を適用できることに注意すべきである。
【００１１】
図２は、ＰＬＬ回路１０２の動作ブロックを示す。最初に、基準信号が位相検波器２０１に入力される。位相検波器２０１は、入力基準信号を電圧制御発振器（ＶＣＯ）２０３からの出力信号と比較する。これらの２つの信号間の位相における差が決定され、結果として生じる差信号が次にループフィルタ２０２によりフィルタされる。ループフィルタ２０２はループを安定させ、システム中の不要なノイズを遮る機能を果たす。フィルタされた信号は、ＶＣＯ２０３の動作を制御するために入力される。次に、ＶＣＯ２０３からの出力は、分周器またはミキサ２０４を通って、位相検波器２０１に入力としてフィードバックされる。整数分周器により、ＶＣＯの周波数は、整数係数だけ減少される。分数分周器により、ＶＣＯの周波数は、分数係数だけ減少される。ミキサにより、ＶＣＯの出力は、ＶＣＯからの周波数における第２の信号オフセットだけ、より低い周波数に混合される。このフィードバックループは、基準信号の出力に対してＶＣＯ２０３からの出力をサーボするように作動する。ＶＣＯ出力信号をフィードバックし、本質的にＶＣＯ２０３を基準信号にしたがわせることにより、安定した、非常に正確な出力信号が生成される。
【００１２】
説明のために、図３は典型的なタイプ１ＰＬＬ中で使用できるループフィルタ３０２を示す。タイプ１およびタイプ２は、ループフィルタを含むＰＬＬに関連することに注意すべきである。基本的に、ループフィルタは、開ループ伝達関数を通して、ＰＬＬがタイプ１であるか、またはタイプ２であるかどうかについて影響を及ぼす。タイプ１ＰＬＬに対して、ＰＬＬの開ループ伝達関数は、ほぼ原点において１つの極を有している。タイプ２ＰＬＬに対して、ＰＬＬの開ループ伝達関数は、ほぼ原点において２つの極を有している。いくつかの位相検波器は（チャージポンプからの電流出力ではなく）電圧出力を有し、どのケースにおいても、同一のループフィルタが、タイプ１からタイプ２にＰＬＬを変更できることに注意すべきである。加えて、キャパシタの漏れ電流および他の実際的な影響のため、極は原点からわずかに離れているかもしれない。ループフィルタ３０２は、チャージポンプ３０１から信号を受け取る。チャージポンプ３０１は、位相検波器の一部である。チャージポンプ３０１からの出力は電流である。タイプ１ＰＬＬフィルタに対応するループフィルタ３０２は、インダクタＬ１、キャパシタＣ１、および抵抗器Ｒ１から構成されている。インダクタＬ１は、チャージポンプ３０１とＶＣＯ３０３との間に直列に結合されている。キャパシタＣ１および抵抗器Ｒ１は、接地するために、インダクタＬ１のそれぞれの端に結合されている。タイプ１ループフィルタ３０２からの出力は、ＶＣＯ３０３に入力として結合されている。
【００１３】
比較として、図４は、典型的なタイプ２ＰＬＬ中で使用できるループフィルタ４０１を示す。ループフィルタ４０１は、チャージポンプから信号を受け取る。チャージポンプからの出力は、ＶＣＯ出力と基準信号との間の位相差に対応する電流である。ループフィルタ４０１は、インダクタＬ１、２つのキャパシタＣ１およびＣ２、ならびに抵抗器Ｒ１から構成されている。インダクタＬ１は、チャージポンプとＶＣＯとの間に直列に結合されている。キャパシタＣ１は、接地するために、インダクタＬ１の一方の端（チャージポンプに結合された端）で結合されている。インダクタＬ１の他方の端（ＶＣＯに結合された端）は、接地するために、直列に結合されている抵抗器Ｒ１およびキャパシタＣ２を有している。ループフィルタ４０１からの出力は、ＶＣＯに入力として結合されている。
【００１４】
図５は、典型的なタイプ１およびタイプ２ＰＬＬに関係付けられたグループ遅延を描写するグラフを示す。タイプ１ＰＬＬに対応するグループ遅延は、タイプ２のループフィルタに対応するグループ遅延よりさらに一定であり、すなわち“フラット”であることをこのグラフから理解できる。より少ない偏移のため、よりフラットであるグループ遅延は、位相を追跡する目的のために好ましいものである。帯域幅を増加させることによりタイプ２のグループ遅延を改善できることが理解できる。しかしながら、帯域幅を増加させることは、より高い周波数においてフィルタがより多くのノイズを通過させるという点で不利である。受信信号は比較的非常に低いために、そして受信チャネルは通常送信チャネルに対して近くに間隔をおいて配置されているために、送信ノイズにおける最もわずかな増加でさえ有害である。位相変調された送信信号のスペクトル密度の純度を維持することは、最も重要である。結果として、位相追跡の目的のためには、タイプ１ＰＬＬはタイプ２ＰＬＬよりも好ましい。しかしながら、基準信号の位相に最初に同期させることに対しては、タイプ２ＰＬＬはタイプ１ＰＬＬよりも好ましい。
【００１５】
１つの実施形態において、図６Ａ中で示したように、スイッチおよび演算増幅器を加えることにより、タイプ１およびタイプ２ＰＬＬの両方からの利益を達成することができる。この実施形態において、ループフィルタ６０１は、スイッチ６０３を含む。スイッチ６０３を実現することによって、タイプ１またはタイプ２ＰＬＬフィルタの特性を有するいずれかのものにループフィルタ６０１を切り替えることができる。結果として、システムが初期化されているとき、ループフィルタ６０１がタイプ２ＰＬＬとして機能するようにスイッチ６０３が設定される。これによりＰＬＬは基準信号の位相によりよく同期することができる。いったん初期の位相同期が確立されると、スイッチ６０３はタイプ１ＰＬＬ構成に設定される。これによりＰＬＬは基準信号の位相をよりよく追跡できる。
【００１６】
この実施形態において、ループフィルタ６０１はインダクタＬ１、２つのキャパシタＣ１およびＣ２、抵抗器Ｒ１、スイッチ６０３、および演算増幅器６０２から構成されている。インダクタＬ１は、チャージポンプとＶＣＯとの間に直列に結合されている。キャパシタＣ１は、接地するために、インダクタＬ１の一方の端（チャージポンプに結合された端）で結合されている。インダクタＬ１の他方の端（ＶＣＯに結合された端）は、接地するために、直列に結合されている抵抗器Ｒ１およびキャパシタＣ１を有している。スイッチ６０３は、Ｒ１とＣ２との間に直列に結合されている。スイッチ６０３は、単一のポール、２つのスロー変化から成る。スイッチ６０３のポールは、抵抗器Ｒ１の一方の端に結合されている。スイッチ６０３の一方のスローは、キャパシタＣ２に、および演算増幅器６０２の正の入力に結合されている。スイッチ６０３の他方のスローは、演算増幅器６０２の出力に結合されている。演算増幅器６０２からの出力はまた、演算増幅器６０２自身の負の入力端子にフィードバックされる。最後に、ループフィルタ６０１からの出力は、ＶＣＯに入力として結合されている。１つの実施形態において、Ｃ１に対する典型的な値は１ｎＦ、Ｌ１は１μＨ、Ｒ１は５０オーム、そしてＣ２は５ｎＦである。
【００１７】
スイッチ６０３が垂直な位置に設定されるとき、Ｒ１はＣ２と直列に結合され、演算増幅器６０２は影響を持たない。言い換えれば、ループフィルタ６０１は、まさに上述したタイプ２ＰＬＬのループフィルタのように機能的にふるまう。そしていったんループが同期されると、直流の状態が確立し、それにより回路中のすべての電圧が一定になる。抵抗器Ｒ１を通って流れる電流がないため、Ｃ２における電圧はＶＣＯにおける電圧と同一である。
【００１８】
したがって、理論的には、Ｒ１を接地に直接接続し、結果としてＣ２を除去することにより、ループフィルタ６０１はＰＬＬをタイプ１ＰＬＬに変えることができる。しかしながら、ＶＣＯにおいて蓄積される電圧がＲ１中を流れる電流により変化するため、現実的にこのことを実施できない。そこでＲ１を接地に直接接続する代わりに、ＶＣＯの電位と同一の電位である電圧源にＲ１は結合される。Ｒ１の両端における電圧が同一の電位であるため、結果としてＲ１を通って流れる電流はない。本質的に、Ｒ１は交流接地に結合されるが、適切な電圧がＶＣＯに維持される。結果として、改善された追跡のために、ＰＬＬはタイプ１ＰＬＬとして機能する。
【００１９】
図６中で示した実施形態を再度参照すると、スイッチ６０４を水平な位置に設定することにより、Ｒ１の端に演算増幅器６０２の出力電圧が配置される。演算増幅器６０２はＣ２の両端の電圧をバッファする。同期の間、Ｃ２の両端の電圧はＶＣＯの電圧と同一になるので、演算増幅器６０２からの出力はバッファされる電圧源として機能を果たし、電圧はＶＣＯの電圧に等しい。抵抗器Ｒ１はその結果交流接地に結合され、それによりキャパシタＣ２が、ループフィルタ６０１の周波数応答に影響を持たなくなる。こうして、スイッチ６０４を水平な位置に設定することにより、ループフィルタ６０１は回路をタイプ１ＰＬＬに変えることになる。
【００２０】
その結果、スイッチ６０３を選択的にトグル切り換えするようにプロセッサまたは制御回路をインテリジェントにプログラムして、ループフィルタ６０１を同期動作モードまたは追跡動作モードに置くことができる。スイッチ６０３がプロセッサにより制御されてＣ２に直列にＲ１を直接接続するとき、ループフィルタ６０１は同期動作モードに置かれる。同期動作モード中には、基準信号は変調されず、ＶＣＯは正確に基準信号に同期される。予め定められた時間が経過した後、または同期の成功の決定時に、キャパシタＣ２への接続を切断し、代わりに演算増幅器６０２の低インピーダンス出力にＲ１を直接接続するように、プロセッサはスイッチ６０３を設定する。これによりループフィルタ６０２は追跡動作モードに置かれる。追跡動作モードでは、基準信号は変調され、ＶＣＯの位相は変調を追跡するように誘導される。
【００２１】
図６Ｂは、図６Ａ中で描写したループフィルタの実施形態の、１つの回路トポロジまたはレイアウトを示す。このトポロジにおいて、ループフィルタは同期動作モード中にある。演算増幅器に対する入力は高インピーダンスであり、そのため本質的に影響を持たず、このトポロジの電気的な動作における要因として作動しない。
【００２２】
図６Ｃは、図６Ｂ中で描写したループフィルタの実施形態の、別の回路トロポジまたはレイアウトを示す。このトポロジにおいて、ループフィルタは追跡動作モード中にある。このように、同一のループフィルタ設計は、複数のトポロジを有することができ、異なるトポロジは、そのそれぞれの機能の特性に対して有利に利用される。演算増幅器およびスイッチを配置することにより、トポロジを変更することが可能である。
【００２３】
図７は、２つの動作モードを有する３次のループフィルタの実施形態を示す。ループフィルタ７０１は、３つの抵抗器Ｒ１、Ｒ３、およびＲ４、４つのキャパシタＣ１−Ｃ４、スイッチ７０２、ならびに演算増幅器から構成されている。１つの実施形態において、Ｃ１に対する典型的な値は１ｎＦであり、Ｒ４は５０オームであり、Ｃ４は１０ｎＦであり、Ｒ１は２００オームであり、Ｃ２は１ｎＦであり、Ｒ２は１００オームであり、そしてＣ３は２００ｐＦである。ループフィルタは、ループを同期するための１つのモードとループが追跡しているときのための１つのモードとを有する。ループが同期しているとき、スイッチ７０２は垂直な位置に置かれ、これはＲ４をＣ４に接続する。スイッチ７０２が水平な、同期されたモードに置かれるとき、Ｒ４を通って電流はほとんどまたはまったく流れず、ＶＣＯ同調電圧がＣ４の両端に発生する。演算増幅器はＣ４をバッファして、その電圧をＲ４に適用する。この種のサンプルアンドホールド回路は、Ｃ４からの電荷の漏れとして電圧がドループする傾向を有することに注意すべきである。しかしながら、ＥＤＧＥのような、時分割二重システムに対しては、ＰＬＬは比較的短い間隔だけに対して動作し、このドループの問題は重要ではない。しかし比較的長い間隔を示すＣＤＭＡまたは他の例に対しては、他の方法（例えば、演算増幅器の代わりにＤＡＣ、低い漏れの演算増幅器を実現、大きなＣ４のキャパシタを利用、または演算増幅器の代わりに電圧源を実現）でドループが克服される。
【００２４】
いくつかの方法のうちの１つで、３次のループフィルタ７０１を同期モードから追跡モードに遷移させることができる。１つの実施形態において、ループが同期されるときを示す同期検出信号を位相同期ループが有することが多い。この同期検出信号を使用して、同期および追跡モードの間を有利に切り換えることができる。例えば、同期検出信号がハイに設定されるとき、Ｒ４がＣ４から演算増幅器の出力に接続が切り換えられるように、制御装置またはプロセッサ７０３はスイッチ７０２をトグル切り換えする。別の実施形態において、同期モードから追跡モードへの遷移を遅延タイマにより制御でき、遅延タイマは、モードを変更する前に、ループが同期するのに十分な時間を割り当てる。
【００２５】
図８は、可変電圧源を実現することにより、同期モードと追跡モードとの間を切り換えることができるループフィルタの実施形態を示す。ループフィルタ８０１はインダクタＬ１、２つのキャパシタＣ１およびＣ２、抵抗器Ｒ１、スイッチ、ならびに電圧源８０２から構成されている。インダクタＬ１は、チャージポンプとＶＣＯとの間に直列に結合されている。キャパシタＣ１は接地するために、インダクタＬ１の一方の端（チャージポンプに結合された端）で結合されている。インダクタＬ１の他方の端（ＶＣＯに結合された端）は抵抗器Ｒ１に結合されている。Ｒ１の他方の端は、スイッチに結合されている。スイッチは電気的に電圧源８０２に切り換わる。スイッチが垂直に設定されるとき、抵抗器Ｒ１はキャパシタＣ２に直列に接続され、キャパシタＣ２は次に接地に結合されている。スイッチが水平な位置に設定されるとき、Ｒ１の他方の端は電圧源８０２の正の端子に接続される。電圧源８０２の負の端子は接地に結合されている。ループフィルタ８０１からの出力はＶＣＯに入力として結合されている。ループフィルタが同期モード中であるとき、可変電圧源８０２は本質的にターンオフされる。可変電圧源８０２がターンオフされると、ループフィルタ８０１は回路をタイプ２ＰＬＬに変える。いったんループが同期されると、可変電圧源８０２はターンオンされ、ＶＣＯの電圧に等しい電圧を提供する。これによりキャパシタＣ２は本質的に除去され、回路をタイプ１ＰＬＬとして作動させることになる。
【００２６】
図９は、デジタル−アナログ変換器（ＤＡＣ）を実現することにより同期モードと追跡モードとの間をトグル切り換えすることができるループフィルタの実施形態を示す。ループフィルタ９０１はＤＡＣ９０２を含む。制御装置９０３は、ほぼＶＣＯ電圧に対応するデジタル信号を発生させる。ＤＡＣ９０２はデジタル入力信号を受け取り、それを等価のアナログ電圧に変換する。回路をタイプ１またはタイプ２ＰＬＬのいずれかにトグル切り換えするために、この電圧はキャパシタＣ２の両端に選択的に適用される。
【００２７】
結論として、同期および追跡動作モードを有する位相同期ループシステムが開示された。開示した実施形態の前の記述は、いかなる当業者も本発明を作成または使用できるように提供されている。これらの実施形態に対するさまざまな修正が当業者に容易に明らかになり、本発明の精神または範囲から逸脱することなく、ここで規定した一般的な原理を他の実施形態に適用してもよい。したがって、本発明をここで示した実施形態に限定することを意図しておらず、本発明は、ここで開示した原理および新しい特徴に一致した最も広い範囲に一致すべきである。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の実施形態を実現できる典型的な位相変調送信機を示す。
【図２】図２は、ＰＬＬ回路の演算ブロックを示す。
【図３】図３は、典型的なタイプ１ＰＬＬを示す。
【図４】図４は、典型的なタイプ２ＰＬＬを示す。
【図５】図５は、典型的なタイプ１およびタイプ２ＰＬＬに関係付けられたグループ遅延を描写するグラフを示す。
【図６Ａ】図６Ａは、タイプ１およびタイプ２ＰＬＬの両方からの利益を達成するためにスイッチおよび演算増幅器を有するループフィルタの実施形態を示す。
【図６Ｂ】図６Ｂは、同期動作モードのために使用される、図６Ａ中で描写したループフィルタの実施形態のトポロジを示す。
【図６Ｃ】図６Ｃは、追跡動作モードのために使用される、図６Ｂ中で描写したループフィルタの実施形態のトポロジを示す。
【図７】図７は、２つの動作モードを有する３次のループフィルタの実施形態を示す。
【図８】図８は、可変電圧源を実現することにより同期モードおよび追跡モードの間を切り換えることができるＰＬＬの実施形態を示す。
【図９】図９は、デジタル−アナログ変換器を実現することにより同期モードおよび追跡モードの間を切り換えることができるＰＬＬの実施形態を示す。
【図１】
2009506665.tif 000003
【図２】
2009506665.tif 000004
【図３】
2009506665.tif 000005
【図４】
2009506665.tif 000006
【図５】
2009506665.tif 000007
【図６Ａ】
2009506665.tif 000008
【図６Ｂ】
2009506665.tif 000009
【図６Ｃ】
2009506665.tif 000010
【図７】
2009506665.tif 000011
【図８】
2009506665.tif 000012
【図９】
2009506665.tif 000013
【国際調査報告】
2009506665.tif 000014
2009506665.tif 000015
2009506665.tif 000016