(57)【要約】  本発明の実施例によれば、半導体パワーデバイスは、半導体パワーデバイスに導電状態にバイアスを印加したときに電流を伝導するように構成された活性領域と、活性領域の周辺部に沿った終端領域と、を含んでいる。第１導電型の第１シリコン領域は第２導電型の第２シリコン領域の中の第１深度にまで達しており、第１及び第２シリコン領域はＰＮ接合を形成している。少なくとも１つの終端トレンチが終端領域で形成される。終端トレンチは第２シリコン領域内に延在し且つ第１シリコン領域から横方向に離間している。絶縁層は終端トレンチの側壁と底部の内側を覆っている。導電性電極が少なくとも終端トレンチを部分的に充填している。
2009521809.tif 000002
【特許請求の範囲】
【請求項１】
半導体パワーデバイスであって、
前記半導体パワーデバイスに導電状態にバイアスを印加したときに電流を伝導するように構成された活性領域と、
前記活性領域の周囲に沿った終端領域と、を含み、
前記終端領域は、
第２導電型の第２シリコン領域内の第１深度にまで延在し且つ前記第２シリコン領域とＰＮ接合を形成する第１導電型の第１シリコン領域と、
前記第２シリコン領域内に延在し且つ前記第１シリコン領域から横方向に離間している第１終端トレンチと、
前記第１終端トレンチの側壁及び底部の内側を覆う絶縁層と、
前記第１終端トレンチを少なくとも部分的に充填する導電性電極と、を含むことを特徴とする半導体パワーデバイス。
【請求項２】
前記導電性電極はフィールドプレートを形成するように構成され、前記ＰＮ接合に逆バイオスが印加されたときに前記フィールドプレートは前記第２シリコン領域における電界を広げることを特徴とする請求項１に記載の半導体パワーデバイス。
【請求項３】
前記導電性電極は前記第１終端トレンチを完全に充填し且つ前記第１終端トレンチから外に延在して、前記第２シリコン領域の表面と電気的に接触していることを特徴とする請求項１の半導体パワーデバイス。
【請求項４】
前記導電性電極と前記第２シリコン領域の導電型は逆であることを特徴とする請求項３の半導体パワーデバイス。
【請求項５】
前記第２シリコン領域中に延在し且つ前記導電性電極と前記第２シリコン領域との間の接触抵抗を低減するように構成された前記第２導電型の高ドープシリコン領域をさらに含むことを特徴とする請求項３に記載の半導体パワーデバイス。
【請求項６】
前記導電性電極は前記第１終端トレンチ内に埋め込まれ且つ前記第２シリコン領域から完全に絶縁され、相互接続層は前記導電性電極を前記第１シリコン領域に電気的に接続していることを特徴とする請求項１に記載の半導体パワーデバイス。
【請求項７】
前記第１シリコン領域は電気的にバイアスを印加されず、動作中にフローティング状態となることを特徴とする請求項６に記載の半導体パワーデバイス。
【請求項８】
前記半導体パワーデバイスは、ドレイン電極及びソース電極を有するＭＯＳＦＥＴであり、前記第１領域は前記ソース端に電気的に接続されていることを特徴とする請求項６に記載の半導体パワーデバイス。
【請求項９】
前記第１シリコン領域中に延在し且つ前記相互接続層と前記第１シリコン領域との間の接触抵抗を低減するように構成された前記第１導電型の高ドープシリコン領域をさらに含むことを特徴する請求項６に記載の半導体パワーデバイス。
【請求項１０】
前記第２シリコン領域は基板上に形成されたエピタキシャル層を含むことを特徴とする請求項１の半導体パワーデバイス。
【請求項１１】
前記終端トレンチは前記第１深度よりも下方の深度にまで達していることを特徴とする請求項１の半導体パワーデバイス。
【請求項１２】
前記終端領域は、
前記第２シリコン領域に延在し且つ前記第１終端トレンチから横方向に離間した第２終端トレンチと、
前記第２終端トレンチの側壁と底部の内側を覆う絶縁層と、
前記第２終端トレンチを少なくとも部分的に充填する導電性電極と、
をさらに含むことを特徴とする請求項１に記載の半導体パワーデバイス。
【請求項１３】
前記第１シリコン領域は電気的にバイアスを印加されず、動作中にフローティング状態となることを特徴とする請求項１に記載の半導体パワーデバイス。
【請求項１４】
前記半導体パワーデバイスはドレイン電極とソース電極を有するＭＯＳＦＥＴであり、前記導電性電極は前記ソース端子に電気的に接続されていることを特徴とする請求項１に記載の半導体パワーデバイス。
【請求項１５】
半導体パワーデバイスであって、
前記半導体パワーデバイスに導電状態にバイアスを印加したとき、電流を伝導するように構成された活性領域と、
前記活性領域の周囲に沿った終端領域と、を含み、
前記終端領域は、
第１深度よりも下方に延在し且つ前記半導体パワーデバイスを収納するダイの端部から外へ延在する凹部を有する第２導電型の第２シリコン領域内の前記第１深度に延在し且つ前記第２シリコン領域とＰＮ接合を形成する第１導電型の第１シリコン領域と、
前記凹部に延在し且つ前記第２シリコン領域から絶縁された第１導電性電極と、を含み、
前記凹部は前記第１シリコン領域が終端する垂直壁部を形成していることを特徴とする半導体パワーデバイス。
【請求項１６】
前記第１導電性電極はフィールドプレートを形成するように構成され、前記ＰＮ接合が逆バイオスをかけられたときに前記フィールドプレートは前記第２シリコン領域における電界を広げることを特徴とする請求項１５の半導体パワーデバイス
【請求項１７】
前記第１導電性電極は前記凹部から外に延在して前記第１シリコン領域の表面に直接的に接触することを特徴とする請求項１５に記載の半導体パワーデバイス。
【請求項１８】
前記第１シリコン領域中に延在し且つ前記第１導電性電極と前記第１シリコン領域との間の接触抵抗を低減するように構成された前記第１導電型の高ドープシリコン領域をさらに含むことを特徴とする請求項１７に記載の半導体パワーデバイス。
【請求項１９】
前記第１シリコン領域は電気的にバイアスを印加されず、動作中にフローティング状態となることを特徴とする請求項１７の半導体パワーデバイス。
【請求項２０】
前記半導体パワーデバイスはドレイン電極及びソース電極を有するＭＯＳＦＥＴであり、前記第１シリコン領域は前記ソース端に電気的に接続されていることを特徴とする請求項１７の半導体パワーデバイス。
【請求項２１】
前記第１導電性電極はポリシリコンと金属のうちの１つを含むことを特徴とする請求項１７に記載の半導体パワーデバイス。
【請求項２２】
前記第１導電性電極は絶縁層によって前記第１及び第２シリコン領域から完全に隔離され、相互接続層は前記第１導電性電極を前記第１シリコン領域に電気的に接続することを特徴とする請求項１５の半導体パワーデバイス。
【請求項２３】
前記第１シリコン領域中に延在し且つ前記相互接続層と前記第１シリコン領域との間の接触抵抗を低減するように構成された前記第１導電型の高ドープシリコン領域をさらに含むことを特徴とする請求項２２に記載の半導体パワーデバイス。
【請求項２４】
前記第１シリコン領域は電気的にバイアスを印加されず、動作中にフローティング状態となることを特徴とする請求項２２の半導体パワーデバイス。
【請求項２５】
前記半導体パワーデバイスはドレイン電極及びソース電極を有するＭＯＳＦＥＴであり、前記第１シリコン領域は前記ソース端に電気的に接続されていることを特徴とする請求項２２に記載の半導体パワーデバイス。
【請求項２６】
前記第２シリコン領域は、基板上に形成されたエピタキシャル層であることを特徴とする請求項１５に記載の半導体パワーデバイス。
【請求項２７】
前記第１シリコン領域は電気的にバイアスを印加されず、動作中にフローティング状態となることを特徴とする請求項１５の半導体パワーデバイス。
【請求項２８】
前記第１導電性電極はポリシリコンと金属のうちの１つを含むことを特徴とする請求項１５に記載の半導体パワーデバイス。
【請求項２９】
前記終端領域は、
前記第１シリコン領域に延在し且つ前記垂直壁部から横方向に離間している終端トレンチと、
前記終端トレンチの側壁及び底部の内側を覆う絶縁層と、
前記終端トレンチを少なくとも部分的に充填する第２導電性電極と、
をさらに含むことを特徴とする請求項１５に記載の半導体パワーデバイス。
【請求項３０】
前記第１及び第２導電性電極はそれぞれ、前記凹部及び前記終端トレンチから外に延在して、前記第１シリコン領域の表面と直接的に接触していることを特徴とする請求項２９の半導体パワーデバイス。
【請求項３１】
前記第１シリコン領域は電気的にバイアスを印加されず、動作中にフローティング状態となることを特徴とする請求項２９の半導体パワーデバイス。
【請求項３２】
前記半導体パワー装置はドレイン電極とソース電極を有するＭＯＳＦＥＴであり、前記第１シリコン領域は前記ソース端に電気的に接続されていることを特徴とする請求項２９に記載の半導体パワーデバイス。
【請求項３３】
前記第１及び第２導電性電極は絶縁層によって前記第１及び第２シリコン領域から完全に絶縁され、相互接続層は前記第１及び第２導電性電極を前記第１シリコン領域に電気的に接続することを特徴とする請求項２９の半導体パワーデバイス。
【請求項３４】
半導体パワーデバイスに導電状態にバイアスを印加したときに電流を伝導するように構成された活性領域と、前記活性領域の周囲に沿った終端領域と、を含む半導体パワーデバイスを形成する方法であって、
第２導電型の第２シリコン領域内の第１深度にまで延在し且つ前記第２シリコン領域とＰＮ接合を形成する第１導電型の第１シリコン領域を形成するステップと、
前記第２シリコン領域内に延在し且つ前記第１シリコン領域から横方向に離間している少なくとも一つの終端トレンチを、前記終端領域に形成するステップと、
前記少なくとも１つの終端トレンチの側壁及び底部の内側を覆う絶縁層を形成するステップと、
前記少なくとも１つの終端トレンチを少なくとも部分的に充填する導電性電極を形成するステップと、
を含むことを特徴とする方法。
【請求項３５】
導電性電極を形成する前記ステップが実行されることによって、前記導電性電極は前記少なくとも１つの終端トレンチを完全に充填し且つ前記少なくとも１つの終端トレンチから外へ延在して、前記第２シリコン領域の表面と電気的に接触することを特徴とする請求項３４に記載の方法。
【請求項３６】
前記導電性電極と前記第２シリコン領域の導電型は逆であることを特徴とする請求項３４に記載の方法。
【請求項３７】
前記導電性電極は前記終端トレンチに埋め込まれ且つ前記第２シリコン領域から完全に絶縁されており、
前記導電性電極を前記第１シリコン領域に電気的に接続する相互接続層を形成するステップをさらに含むことを特徴とする請求項３４に記載の方法。
【請求項３８】
半導体パワーデバイスに導電状態にバイアスを印加したときに電流を伝導するように構成された活性領域と、前記活性領域の周囲に沿った終端領域と、を含む半導体パワーデバイスを形成する方法であって、
第２導電型の第２シリコン領域内の第１深度に達し、前記第２シリコン領域と共にＰＮ接合を形成する第１導電型の第１シリコン領域を形成するステップと、
前記第１深度よりも下方となるように前記第２シリコン領域の一部に凹部を形成し、前記凹部は前記パワーデバイスを収納するダイの端部から外へ延在し、前記第１シリコン領域が終端する垂直壁部を形成するステップと、
前記凹部に延在し且つ前記第２シリコン領域から絶縁される第１導電性電極を形成するステップと、
を含むことを特徴とする方法。
【請求項３９】
第１導電性電極を形成する前記ステップが行われて、前記第１導電性電極は前記凹部から外へ延在して前記第１シリコン領域の表面と直接的に接触することを特徴とする請求項３８の方法。
【請求項４０】
前記第１導電性電極はポリシリコンと金属の１つを含むことを特徴とする請求項３８の方法。
【請求項４１】
絶縁性を形成して、前記第１導電性電極を完全に前記第１及び第２シリコン領域から絶縁するステップと、
前記第１導電性電極を前記第１シリコン領域に電気的に接続する相互接続層を形成するステップと、
をさらに含むことを特徴とする請求項３８の方法。
【請求項４２】
前記第１シリコン領域に延在し且つ前記垂直壁部から横方向に離間している少なくとも１つの終端トレンチを前記終端領域に形成するステップと、
第１導電性電極を形成する前記ステップと同時に、前記少なくとも１つの終端トレンチを少なくとも部分的に充填する第２導電性電極を形成するステップと、
をさらに含む請求項３８に記載の方法。
【請求項４３】
前記第１及び第２導電性電極はそれぞれ、前記凹部及び前記終端トレンチから外へ延在して、前記第１シリコン領域の表面と直接的に接触することを特徴とする請求項４２の方法。
【請求項４４】
絶縁層を形成して、前記第１及び第２シリコン領域から前記第１及び第２導電性電極を完全に絶縁させるステップと、
前記第１及び第２導電性電極を前記第１シリコン領域に電気的に接続する相互接続層を形成するステップと、
をさらに含む請求項４２に記載の方法。
【発明の詳細な説明】
【関連出願へのクロスリファレンス】
【０００１】
２００４年１２月２９日出願の米国出願Ｎｏ．１１／０２６，２７６の全内容を本出願に含めることとする。
【発明の背景】
【０００２】
半導体パワースイッチデバイス、すなわち、高電圧で大電流を流すことができるデバイスに対する需要が増大しつつある。そのようなデバイスには、例えば集積ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）及び金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含むバイポーラ電界効果トランジスタが含まれる。パワーデバイス技術においては多大な進歩があるにもかかわらず、高性能であり且つ高コスト効率のデバイスの需要がいまだにある。例えば、デバイスの総ダイ面積に対する電流密度をさらに増大することが望ましい。高定格電流を制限する要因の１つに、特にエッジ終端領域における降伏電圧がある。半導体の接合部は湾曲部を含んでいるので、電界線の高密度化を防止する様々の技術が利用されている。デバイスの外周に沿ってエッジ終端構造を組み込むことは、パワーデバイス設計において従来技術であるが、これは、デバイスのエッジ終端構造において、降伏電圧をデバイスの活性領域より確実に低くするためである。
【０００３】
従来の終端構造の３つの実施例を図１Ａ乃至１Ｃに示す。図１Ａは、複数のフローティングＰ型リング１０８を有する終端領域の単純化された断面図を示している。Ｐ型拡散領域１０６は活性領域の最終拡散防止部を表している。Ｐ型フローティングリング１０８によって、電界が均一に広がるので、周辺領域における降伏電圧を増大することができる。図１Ｂでは、平坦フィールドプレート１１２は活性領域の最終拡散防止領域１０６に電気的に接続されて、同電位にバイアスが印加される。図１ＡにおけるＰ型リング１０８と同様に、フィールドプレート１１２によって、一様に電場を伝播させることによって、周辺部降伏電圧が改善されている。図１Ｃに示されているように、図１Ａ及び図１Ｂにおける技術を組み合わせることによって、さらに高い周辺部降伏電圧が得られる。図１Ｃでは、フローティングＰ型リング１０８は平坦フィールドプレート１１２に結合され、終端領域における電界がより均一に広がる。
【０００４】
しかしながら、拡散リングと平坦フィールドプレートによって、ダイ面積が比較的大きく占有され、マスク及び処理ステップを追加する必要があるので、コストが増大してしまう。従って、費用対効果に優れた終端技術が必要とされ、これによって、処理工程が複雑になるのを最小限となし又は処理工程が複雑となるのを防ぎ、シリコン面積消費を最小限として、高降伏電圧が得られる。
【発明の概要】
【０００５】
本発明の実施例よれば、半導体パワーデバイスは、前記半導体パワーデバイスにバイアスを導電状態に印加したときに電流を伝導するように構成された活性領域と、前記活性領域の周囲に沿った終端領域と、を含んでいる。第１導電型の第１シリコン領域は、第２導電型の第２シリコン領域中において第１深度にまで延在し、第１及び第２シリコン領域は、ＰＮ接合を形成している。少なくとも１つの終端トレンチが終端において形成される。終端トレンチは、第２シリコン領域中に延在して、前記第１シリコン領域から横方向に離間している。絶縁層が終端トレンチの側壁と底部の内側を覆っている。導電性電極が終端トレンチを少なくとも部分的に充填している。
【０００６】
１実施例では、導電性電極は終端トレンチを完全に充填し且つ終端トレンチから外に延在して、第２シリコン領域の表面と電気的に接触している。
【０００７】
別の実施例では、導電性電極は、終端トレンチに埋め込まれ且つ第２シリコン領域から完全に絶縁され、相互接続層が導電性電極を第１シリコン領域に電気的に接続している。
【０００８】
本発明の別の実施例によれば、半導体パワーデバイスは、前記半導体パワーデバイスに導電状態にバイアスを印加したときに電流を伝導するように構成された活性領域と、前記活性領域の周囲に沿った終端領域と、を含んでいる。第１導電型の第１シリコン領域は第２導電型の第２シリコン領域内の第１深度に達している。第１及び第２シリコン領域は、当該第１及び第２シリコン領域間においてＰＮ接合を形成している。第２シリコン領域は、第１深度より下方に延在し且つ半導体パワーデバイスを収容するダイの端部から外へ延在する凹部を有している。凹部は、第１シリコン領域が終端する垂直壁面を形成している。第１導電性電極は凹部に延在し且つ第２シリコン領域から絶縁されている。
【０００９】
１実施例では、第１導電性電極は凹部から外へ延在し且つ第１シリコン領域の表面と直接的に接触している。
【００１０】
別の実施例では、第１導電性電極は絶縁層によって第１及び第２シリコン領域から完全に絶縁されており、相互接続層が第１導電性電極を第１シリコン領域に電気的に接続している。
【００１１】
別の実施例では、終端トレンチは終端領域に形成されており、終端トレンチは第１シリコン領域に延在し且つ垂直壁面から横方向に離間されている。絶縁層は終端トレンチの側壁と底部の内側を覆っており、第２導電性電極は終端トレンチを少なくとも部分的に充填している。
【００１２】
本発明のさらに別の実施例によれば、半導体パワーデバイスは、半導体パワーデバイスに導電状態にバイアスを印加したときに電流を伝導するように構成された活性領域と、前記活性領域の周囲に沿った終端領域と、を含んでいる。半導体装置は以下の通り形成される。第２導電型の第２シリコン領域内の第１深度にまで延在する第１導電型の第１シリコン領域を形成する。第１及び第２シリコン領域が、当該第１及び第２シリコン領域間においてＰＮ接合を形成している。少なくとも１つの終端トレンチを終端領域に形成する。少なくとも１つの終端トレンチは、第２シリコン領域内に延在し且つ第１シリコン領域から横に離間している。少なくとも１つの終端トレンチの側壁と底部の内側を覆う絶縁層を形成し、少なくとも１つの終端トレンチを少なくとも部分的に充填する導電性電極を形成する。
【００１３】
本発明のさらに別の実施例によれば、半導体パワーデバイスは、半導体パワーデバイスに導電状態にバイアスを印加したときに電流を伝導するように構成された活性領域と、前記活性領域の周囲に沿った終端領域と、を含んでいる。半導体装置は以下の通り形成される。第２導電型の第２シリコン領域内の第１深度にまで達する第１導電型の第１シリコン領域を形成する第１及び第２シリコン領域は、当該第１及び第２シリコン領域間においてＰＮ接合を形成している。前記第１深度よりも下方となるように前記第２シリコン領域の一部に凹部を形成し、前記凹部は、前記パワーデバイスを収納するダイの端部から外へ延在し、前記第１シリコン領域が終端する垂直壁部を形成する。前記凹部に延在し且つ前記第２シリコン領域から絶縁された第１導電性電極を形成する。
【発明の詳細な説明】
【００１４】
以下の詳細な説明及び添付図面によって、本発明の特性と利点をより理解できるであろう。
【００１５】
本発明によれば、本願に開示された様々な費用対効果に優れた終端技術をパワーデバイスの多機種に組み込むことができ、特にトレンチゲートＦＥＴ技術と良好に一体化することができる。
【００１６】
図２は、本発明の実施例に係る終端技術を示す単純化された断面図である。Ｎ型エピタキシャル層２０４がＮ型基板２０２上に拡がっている。トレンチフィールドプレート構造２０７が、エピタキシャル層２０４中に延在し、ダイの活性領域を囲んでいる。Ｐ型拡散領域２０６はダイの活性領域の最終拡散防止部を表している。トレンチフィールドプレート２０７はトレンチ側壁と底部の内側を覆う絶縁層２０８（例えば、酸化物を含む）を含んでいる。フィールドプレート２０７は、トレンチを充填し且つトレンチから外に延在するＰ型電極２１０（例えば、ポリシリコン又はエピタキシ成長したシリコンを含む）を含んでいるので、トレンチに隣接したエピタキシャル層２０４の表面領域２１２と電気的に接触している。一般に、電極２１０の導電型は、それが接触するシリコン領域とは逆である必要があるので、電極２１０は自身にバイアスをかけることができる。この様に、トレンチフィールドプレート２０７によって、デバイスの動作中、より効果的に電界が広がるので、高降伏電圧を達成することができる。
【００１７】
１実施例では、電極２１０とＮ型エピタキシャル層２０４の間における接触を向上させるために、高ドープＮ型領域が、トレンチフィールドプレート２０７の各側面に位置する。図２は、Ｐ型接合部２０６より深くにまで延在するトレンチフィールドプレート２０７を示しているが、本発明はそういうものとして限定されない。トレンチフィールドプレート２０７の最適な深さを決定する要因は、誘電層２０８の厚さ並びにトレンチ２０７とＰ型領域２０６との間隔である。
【００１８】
１実施例では、トレンチフィールドプレート２０７は以下の通り形成される。パワーデバイスの活性領域を囲む終端トレンチを、従来のシリコンエッチ技術を使用してエピタキシャル層２０４中に形成する。トレンチを、公知技術を使用してその側壁と底部に沿って絶縁層２０８によって内側を覆う。エピタキシャル層とは逆の導電型である電極２１０を、従来のフォトリソグラフィ及び処理ステップによって形成するので、電極２１０がトレンチを充填して、外に延在し、エピタキシャル層の隣接表面領域に電気的に接触する。１実施例では、電極２１０は、従来のポリ蒸着技術を使用することで形成されたＰ型ポリシリコンを含む。別の実施例では、電極２１０は、従来の選択的エピタキシャル成長（ＳＥＧ：Ｓｅｌｅｃｔｉｖｅ  Ｅｐｉｔａｘｉａｌ  Ｇｒｏｗｔｈ）技術を使用することで形成される。
【００１９】
図示されているように、トレンチフィールドプレート２０７は、形成が簡単であり且つ図１Ａ乃至１Ｃに示されている従来のフローティングリング及び平坦フィールドプレートよりもシリコン領域を占める領域が少ない。１実施例では、図２の終端技術は従来のトレンチゲートＭＯＳＦＥＴに組み込まれる。この実施例では、活性領域のトレンチゲート構造を形成するフォトリソグラフィ及び処理ステップの多くが、トレンチフィールドプレート２０７を形成するのに使用される。このように、シリコン面積を最小となし且つ製造処理に関する影響を最小となす高効率な終端構造が形成される。
【００２０】
図３は図２実施例の変形例を示しており、複数のトレンチフィールドプレート３０７が用いられ、トランジスタの表面からさらに離れた空乏領域にまで延在する。このように、さらに高い降伏電圧が得られる。２つのトレンチフィールドプレートだけが示されているが、より多くのトレンチフィールドプレート終端部を使用できる。
【００２１】
図４は別のトレンチフィールドプレート終端構造４０９の単純化された断面図を示しており、エピタキシャル層４０６の一部が取り除かれているので、Ｐ型領域４０６は実質的に垂直に延在している壁部で終端している。例えば、図３のＰ型拡散領域３０６のように、Ｐ型領域の湾曲が有利に排除されている。図示されているように、トレンチはストリートにまで達する前に終端するよう形成されるかもしれないが、シリコンエッチングの結果形成されたトレンチは、ストリート（ウェハー上で隣接しているダイスを離間する領域）に延在している。トレンチフィールドプレート電極４１０は、Ｐ型領域４０６上に部分的に拡がり、電気的にＰ型領域４０６と接触している。フィールドプレート電極４１０は、フローティング領域４０６の側面に沿って垂直に拡がっており、且つエピタキシャル層４０４の凹表面上に水平に拡がっている。（例えば、酸化物を含む）誘電層４０８はエピタキシャル層４０４からフィールドプレート電極４１０を絶縁している。
【００２２】
１実施例では、図４のトレンチフィールドプレート構造４０９は以下の通り形成される。従来の埋め込み／ドライブイン技術を用いてエピタキシャル層４０４中にＰ型領域４０６を形成した後に、活性領域を囲むエピタキシャル層４０４の外側部を、従来のフォトリソグラフィとシリコンエッチング手法を使用してＰ型領域４０６の深度よりも下方となるように凹状となす。そして、絶縁層４０８を、公知技術を使用して形成する。そして、電極４１０を、従来のフォトリソグラフィ及び処理ステップを使用して形成して、電極４１０が、Ｐ型領域４０６上に部分的に拡がり、電気的にＰ型領域４０６と接触し、Ｐ型領域４０６の側壁に沿って下がり、エピタキシャル層４０４の凹状表面上に拡がる。
【００２３】
１実施例では、電極４１０は高ドープポリシリコン又はエピタキシ成長されたシリコンを含む。別の実施例では、電極４１０を形成する前に、高ドープＰ型拡散領域を、Ｐ型領域４０６とフィールドプレート電極４１０との間の界面におけるＰ型領域４０６に形成するので、Ｐ型領域４０６と電極４１０との間の接触抵抗が低減される。別の実施例では、Ｐ型領域４０６はフローティング領域であってもよいので、電極４１０は自身にバイアスをかけることができる。この実施例では、電極４１０と領域４０６の導電型は逆である必要がある。さらに別の実施例では、Ｐ型拡散領域４０６の湾曲部がないので、拡散領域４０６は、フローティング状態となる必要はなく、代わりに活性領域の外側Ｐ型井戸型領域の延在部分であってもよい。
【００２４】
図５は、図２及び図４によって表されたトレンチフィールドプレート終端技術を組み合わせて、さらに高い降伏電圧を得る実施例を示している。図５に示されているように、（構造上、図２及び３と同様である）第１トレンチフィールドプレート５０７は、Ｐ型領域５０６を貫通している。トレンチを充填する電極５１０Ａは、トレンチから外に延在し、Ｐ型領域５０６と接触している。第１トレンチフィールドプレート５０７の右に形成された第２トレンチプレート５０９は、構造上、図４のものと同様である。先の実施例に示されているように、接触抵抗を低減させる目的のために、高ドープＰ型拡散領域をフィールドプレート電極５１０Ａ及び５１０Ｂの各々とＰ型領域４０６との間の界面に形成してもよい。１実施例では、図５の終端構造は変更されており、複数のトレンチフィールドプレート構造５０７はＰ型領域５０６を貫通している。Ｐ型領域５０６は、フローティング状態となるように若しくはバイアスを印加されるように許容されている。Ｐ型領域５０６がバイアスを掛けられているか否かに又は他の要因に依存して、電極５１０Ａ、５１０ＢはドーピングされたＮ型又はＰ型であってもよい。
【００２５】
図６は本発明の別の実施例に係る終端構造の単純化された断面図を示している。エピタキシャル層６０４中に形成されたＰ型拡散領域６０６は、エピタキシャル層６０４中に形成されたトレンチフィールドプレート構造６０７の電極６１０に電気的に接続されている。フィールドプレート構造６０７はトレンチを含み、トレンチ側壁と底部の内側を覆う（例えば、酸化物を含む）絶縁層を有するトレンチを含んでいる。（例えば、ポリシリコンを含む）Ｎ型若しくはＰ型電極６０８がトレンチを部分的に充填している。相互接続部６１４は電極６０８をＰ型領域６０６に電気的に接続している。相互接続部６１４は金属及び／又はドーピングされたポリシリコンを含んでもよい。誘電層６１２は接触開口部を形成しており、接触開口部を介して、導体６１４がトレンチ電極６１０と接触し且つエピタキシャル層６０４から導体６１４を絶縁させている。１実施例では、接触抵抗を低減させる目的のために、高ドープＰ型領域が、Ｐ型領域６０６と相互接続６１４との間の界面におけるＰ型領域６０６中に形成される。別の実施例では、複数のトレンチフィールドプレート構造６０７がエピタキシャル層６０４の中で形成されてもよく、さらに最終防止能力が改良される。
【００２６】
１実施例では、トレンチフィールドプレート６０７は以下の通り形成される。パワーデバイスの活性領域を囲む終端トレンチを、従来のシリコンエッチ技術を使用してエピタキシャル層６０４中に形成する。終端トレンチの側壁と底部に沿った絶縁層６０８によって、公知技術を使用して、終端トレンチの内側を覆う。凹状のポリシリコン６１０を、従来のフォトリソグラフィと処理ステップを使用してトレンチ中に形成する。誘電層６１２を、公知技術を使用することで凹状のポリシリコン６１０上の接触開口部を画定するように形成する。そして、従来の方法を使用して金属接触層を形成して、金属接触層は接触開口部を介してポリシリコン６１０と接触し且つフローティング領域６０６と接触する。
【００２７】
別の実施例では、終端構造６０７はトレンチゲートパワーＭＯＳＦＥＴデバイス中に有利に一体化される。終端構造６０７はデバイスの活性領域の凹状のトレンチゲートと構造的には概ね同様である。活性領域のゲート溝部を形成する同じ処理ステップを使用して、終端構造６０７を形成することができる。終端構造６０７によって、占有されるシリコン面積が先行技術手法よりはるかに低減され、付加処理ステップが低減されるので、非常に費用効率がよい。先の実施例に示されているように、Ｐ型領域６０６は、フローティング状態となるように又はバイアスを印加されるように許容されている。そして、Ｐ型領域６０６がバイアスを印加されているか否かに又は他の要因に依存して、電極６１０は、ドーピングされたＮ型又はＰ型電極であってもよい。
【００２８】
図７は本発明の実施例に係るさらに別のトレンチフィールドプレート終端構造７０９の単純化された断面図を示している。図４の実施例と同様に、エピタキシャル層７０４の一部が凹状にされているので、Ｐ型領域７０６は実質的に垂直に延在する壁部で終端し、その結果、端部における拡散領域の湾曲が排除されている。図７の誘電層７０８が、Ｐ型領域７０６上に張り出している電極７１０部分の下方に延在していることを除いて、トレンチフィールドプレート電極７１０も図４の電極４１０と構造上同様である。このように、絶縁層７０８によって、電極７１０はＰ型領域７０６から完全に絶縁されている。しかしながら、相互接続部７１４は、Ｐ型領域７０６を電極７１０に電気的に接続するのに使用されている。誘電層７１２は接触開口部を形成し、接触開口部を介して、導体７１４は導体７１０と接触している。この実施例によって、図４に示されていた実施例より、トレンチフィールドプレート電極とＰ型領域との間の電気接触が向上する。
【００２９】
誘電層７０８を形成する必要があることを除いて、トレンチフィールドプレート構造７０９を先に説明した同一の処理ステップを使用して形成してもよいので、トレンチフィールドプレート構造７０９は、Ｐ型領域７０６を覆う電極７１０の部分の下方に延在している。誘電層７１２の形成の為に追加の処理ステップを必要としており、公知技術を使用して、電極６１０上の接触開口部を画定し、金属接触層７１４を形成して、金属接触層７１４は接触開口部を通して電極７１０と接触し且つＰ型領域７０６に接触する。
【００３０】
１実施例では、金属層７１０を形成する前に、高ドープＰ型拡散領域をフローティング領域７０６と金属層７１０との間の界面におけるフローティングＰ型領域７０６中に形成するので、低接触抵抗が得られる。別の実施例では、Ｐ型領域７０６はフローティング領域でもよいので、電極７１０は自身にバイアスをかけることができる。この実施例では、電極７１０と領域７０６の導電型は、反対である必要がある。さらに別の実施例では、Ｐ型拡散領域７０６の湾曲部が排除されるので、拡散領域７０６は、フローティング状態となる必要はなく、代わりに活性領域の外側Ｐ型井戸型領域の延在部分であってもよい。
【００３１】
図８は、図６及び図７によって現わされたトレンチフィールドプレート終端技術が統合されて、さらに高い降伏電圧が得られる実施例を示している。図８に示されているように、（構造上、図６と同様である）第１トレンチフィールドプレート８０７はＰ型領域８０６を貫通している。トレンチ内に埋め込まれた電極８１０Ａは、相互接続部８１４Ａを介してＰ型領域８０６に電気的に接続されている。第１トレンチフィールドプレート８０７の右に形成された第２トレンチフィールドプレート８０９は、構造上、図７と同様である。先の実施例に示されているように、接触抵抗を減少させる目的のために、高ドープＰ型拡散領域を、相互接続部８１４Ａ及び８１４ＢとＰ型領域８０６との間における界面においてＰ型領域８０６中に形成してもよい。１実施例では、図８の終端構造は変更され、複数のトレンチフィールドプレート構造８０７がフローティングＰ型領域８０６を貫通してもよい。Ｐ型領域８０６は、フローティング状態となるように又はバイアスが印加されるように許容されてもよい。そして、Ｐ型領域８０６がバイアスを印加されているか否かに又は他の要因に依存して、電極８１０Ａ、８１０Ｂを、ドーピングされたＮ型又はＰ型電極でとしてもよい。
【００３２】
図９は、さらに別の終端構造９０９を示しており、絶縁層９１２が図４の絶縁層４０８より厚いことを除いては、図４の実施例と同様であり、図４に示したようなポリシリコン又はＳＥＧとは対照的に、導体９１０が金属から形成されている。図４の実施例に示したように、エピタキシャル層９０６の一部が凹状とされるので、Ｐ型領域９０６は実質的に垂直に延在する壁部にて終端する。凹状のシリコンはストリートの外に向って延在するトレンチを形成している。金属層９１０は、Ｐ型領域９０６の上面と電気的に接触して、シリコン凹部に延在し、その結果フィールドプレートとして機能している。
【００３３】
１実施例では、トレンチフィールドプレート構造９０９は以下の通り形成される。従来の埋め込み／ドライブイン技術を用いてエピタキシャル層９０４中にＰ型領域９０６を形成した後に、従来のフォトリソグラフィとシリコンエッチング手法を使用して、活性領域を囲むエピタキシャル層９０４の一部をＰ型領域９０６の深さの下に凹状に形成する。公知技術を使用して絶縁層９１２を形成する。従来のフォトリソグラフィと処理ステップを使用して、金属層９１０を形成するので、金属層９１０がＰ型領域９０６に拡がり且つ接触し、エピタキシャル層９０４の凹部まで下がり且つ延在する。
【００３４】
１実施例では、電極９１０の形成に先立って、高ドープＰ型拡散領域をフローティング領域９０６とフィールドプレート電極９１０との間で界面におけるフローティングＰ型領域９０６中に形成し、低接触抵抗が得られる。別の実施例では、Ｐ型領域９０６はフローティング領域であってもよく、その結果、フィールドプレート９１０が自身にバイアスを印加するのを可能にする。この実施例では、電極９１０と領域９０６の導電型は、反対である必要がある。さらに別の実施例では、Ｐ型拡散領域９０６の湾曲部が排除されるので、拡散領域９０６は、フローティング状態となる必要はなく、代わりに活性領域の外側Ｐ型井戸型領域の延在部分であってもよい。
【００３５】
図１０は、図３に示されていた実施例と同様である複数のＰ型ドープポリシリコントレンチフィールドプレートデザインのシミュレーション結果に示している。複数の電位線１００２の異なった濃淡は、電位分布を表しており、より高い電位はより暗い線によって表されている。３つのトレンチフィールドプレートの各々の内部における電圧値はフィールドプレート電極の各々によって得られた電圧を表している。図示されているように、トレンチフィールドプレート１００７は、電位線１００２を広げようと動作している。その結果、終端構造中の誘電層にストレスを与えないで、デバイス内部の電場をより均一となすことが可能である。
【００３６】
図１１は、図７に示されていた実施例と同様であるトレンチフィールドプレート構造の別のシミュレーション結果に示している。図７の実施例と同様に、Ｐ型領域１１０６は垂直に延在している壁部で終端し、ポリシリコン電極１１１０はＰ型領域上に延在し、シリコンの凹部に延在している。そして、金属層１１１４はＰ型領域１１０６をポリシリコン電極１１１０に電気的に接続している。活性セル（配列における最後のもの）は図１１の左側に示されている。図示されているように、図１１のトレンチフィールドプレート構造は、電位線１１０２を均一に広げるように動作するので、いかなるストレスをも終端構造中の誘電層に与えずに、より均一な電界を達成することができる。
【００３７】
優れた降伏電圧特性を有する高コンパクトなパワーデバイスを費用効率がよい方法で形成するために、１以上の種々の終端構造及び先に説明した同一の終端構造を形成する方法並びにいかなる自明な変形物と、トレンチゲートフィールドトランジスタ及び先に参照した２００４年１２月２９日出願の米国特許出願Ｎｏ．１１／０２６，２７６に説明されている同一物を形成する方法とを、有利に組み合わせてもよい。
【００３８】
本発明を、とりわけ例示的な実施例を参照して示し且つ説明したが、以下の請求項で画定される本発明の趣旨と範囲から逸脱しないで、形状及び細部の様々な変更がなされることを、当業者であれば理解するであろう。
【図面の簡単な説明】
【００３９】
【図１Ａ】図１Ａは、従来の終端構造の単純化された断面図を示している。
【図１Ｂ】図１Ｂは、従来の終端構造の単純化された断面図を示している。
【図１Ｃ】図１Ｃは、従来の終端構造の単純化された断面図を示している。
【図２】図２は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図３】図３は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図４】図４は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図５】図５は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図６】図６は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図７】図７は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図８】図８は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図９】図９は、本発明の実施例に係るトレンチフィールドプレート終端構造の単純化された断面図を示している。
【図１０】図１０は、トレンチフィールドプレート終端構造のシミュレーション結果を示している。
【図１１】図１１は、トレンチフィールドプレート終端構造のシミュレーション結果を示している。
【符号の説明】
【００４０】
１０６  Ｐ型拡散領域
１０８  フローティングＰ型リング
１１２  平坦フィールドプレート
２０２  Ｎ型基板
２０４  Ｎ型エピタキシャル層
２０６  Ｐ型拡散領域
２０７  トレンチフィールドプレート構造
２０８  絶縁層
２１０  Ｐ型電極
２１２  表面領域
３０７  トレンチフィールドプレート
４０４  エピタキシャル層
４０６  Ｐ型領域
４０８  誘電層
４０９  トレンチフィールドプレート終端構造
４１０  トレンチフィールドプレート電極
５０６  Ｐ型領域
５０７  第１トレンチフィールドプレート
５０９  第２トレンチプレート
５１０Ａ  フィールドプレート電極
５１０Ｂ  フィールドプレート電極
６０４  エピタキシャル層
６０６  Ｐ型拡散領域
６０７  トレンチフィールドプレート構造
６０８  電極
６１０  トレンチ電極
６１２  誘電層
６１４  相互接続部
７０４  エピタキシャル層
７０６  Ｐ型領域
７０８  誘電層
７０９  トレンチフィールドプレート終端構造
７１０  電極
７１２  誘電層
７１４  相互接続部
８０６  Ｐ型領域
８０７  第１トレンチフィールドプレート
８０９  第２トレンチフィールドプレート
８１０Ａ  電極
８１０Ｂ  電極
８１４Ａ  相互接続部
８１４Ｂ  相互接続部
９０４  エピタキシャル層
９０６  Ｐ型領域
９０９  トレンチフィールドプレート構造
９１０  導体
９１２  絶縁層
１００２  フィールド線
１００７  トレンチフィールドプレート
１１０２  電位線
１１０６  Ｐ型領域
１００７  トレンチフィールドプレート
１１１０  ポリシリコン電極
１１１４  金属層
【図１Ａ】
2009521809.tif 000003
【図１Ｂ】
2009521809.tif 000004
【図１Ｃ】
2009521809.tif 000005
【図２】
2009521809.tif 000006
【図３】
2009521809.tif 000007
【図４】
2009521809.tif 000008
【図５】
2009521809.tif 000009
【図６】
2009521809.tif 000010
【図７】
2009521809.tif 000011
【図８】
2009521809.tif 000012
【図９】
2009521809.tif 000013
【図１０】
2009521809.tif 000014
【図１１】
2009521809.tif 000015
【国際調査報告】
2009521809.tif 000016