(57)【要約】【課題】  トレンチの拡張によるトレンチの併合が生じないトレンチ構造体及びその製造方法を提供すること。【解決手段】  半導体の製造方法が、半導体構造体を準備するステップを含む。半導体構造体は、半導体基板と、半導体基板内のトレンチとを含む。トレンチは、｛１００｝側壁面及び｛１１０｝側壁面を有する側壁を含む。半導体構造体は、｛１００｝側壁面及び｛１１０｝側壁面上のブロック層をさらに含む。この方法は、｛１００｝側壁面上のブロック層の部分を除去することなく、｛１１０｝側壁面上のブロック層の部分を除去し、｛１１０｝側壁面が周囲雰囲気に露出されるようにするステップをさらに含む。【選択図】      図６
2009538522.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造体であって、
（ａ）半導体基板と、
（ｂ）前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は｛１００｝側壁面及び｛１１０｝側壁面を含む、トレンチと、
（ｃ）前記｛１００｝側壁面上にあり、前記｛１１０｝側壁面上にはないブロック領域と
を含む構造体。
【請求項２】
前記トレンチの前記側壁面上の、前記ブロック領域と直接物理的に接触している、誘電体層をさらに含む、請求項１に記載の構造体。
【請求項３】
前記誘電体層は酸化物材料を含む、請求項２に記載の構造体。
【請求項４】
前記半導体基板はシリコンを含む、前記請求項のいずれかに記載の構造体。
【請求項５】
前記ブロック領域は、シリコンとゲルマニウムの混合物を含む、前記請求項のいずれかに記載の構造体。
【請求項６】
前記トレンチの水平方向断面は八角形の形状を有する、前記請求項のいずれかに記載の構造体。
【請求項７】
半導体の製造方法であって、
（ａ）半導体基板と、
（ｂ）前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は｛１００｝側壁面及び｛１１０｝側壁面を含む、トレンチと、
（ｃ）前記トレンチの前記｛１００｝側壁面及び前記｛１１０｝側壁面上のブロック層と
を含む半導体構造体を準備するステップと、
前記｛１００｝側壁面上の前記ブロック層の部分を除去することなく、前記｛１１０｝側壁面上の前記ブロック層の部分を除去し、前記｛１１０｝側壁面が周囲雰囲気に露出されるようにするステップと
を含む方法。
【請求項８】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記トレンチを形成するステップと、
前記トレンチの前記｛１００｝側壁面及び前記｛１１０｝側壁面上に前記ブロック層をエピタキシャル成長させるステップと
を含む、請求項７に記載の方法。
【請求項９】
前記除去するステップを行った後、前記｛１００｝側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記｛１１０｝側壁面における前記半導体基板をエッチングするステップをさらに含む、請求項７又は請求項８に記載の方法。
【請求項１０】
前記半導体基板はシリコンを含む、請求項７、請求項８、又は請求項９に記載の方法。
【請求項１１】
前記ブロック層は、シリコンとゲルマニウムの混合物を含む、請求項７乃至請求項１０のいずれかに記載の方法。
【請求項１２】
前記ブロック層は、前記トレンチの前記｛１１０｝側壁面上よりも、前記｛１００｝側壁面上の方が厚い、請求項７乃至請求項１１のいずれかに記載の方法。
【請求項１３】
前記｛１１０｝側壁面上の前記ブロック層の前記部分を除去するステップは、前記｛１１０｝側壁面が周囲雰囲気に露出されるまで前記ブロック層をエッチングするステップを含む、請求項７乃至請求項１２のいずれかに記載の方法。
【請求項１４】
前記除去するステップは、
前記｛１００｝側壁面上の前記ブロック層の部分を酸化物に完全に変換することなく、前記｛１１０｝側壁面上の前記ブロック層の部分を酸化物に完全に変換するステップと、
前記ブロック層の前記変換された部分を完全に除去するステップと
を含む、請求項７乃至請求項１３のいずれかに記載の方法。
【請求項１５】
前記｛１１０｝側壁面上の前記ブロック層の前記部分を前記酸化物に完全に変換するステップは、前記｛１１０｝側壁面上の前記ブロック層の前記部分を熱酸化させるステップを含む、請求項１４に記載の方法。
【請求項１６】
前記｛１１０｝側壁面上の前記ブロック層の前記部分を除去するステップの後、前記｛１００｝側壁面上の前記ブロック層の残りの部分を除去するステップをさらに含む、請求項７乃至請求項１５のいずれかに記載の方法。
【請求項１７】
半導体の製造方法であって、
（ａ）半導体基板と、
（ｂ）前記半導体基板内の第１のトレンチと
を含む半導体構造体を準備するステップと、
前記第１のトレンチを、第１の方向に拡張させるが、前記第１の方向とは異なる第２の方向には拡張しないステップと
を含む方法。
【請求項１８】
前記第１の方向は、北、南、東及び西方向を含み、
前記第２の方向は、北東、北西、南東、及び南西方向を含む、
請求項１７に記載の方法。
【請求項１９】
前記半導体構造体は、前記半導体基板内に第２のトレンチ、第３のトレンチ、第４のトレンチ及び第５のトレンチをさらに含み、
前記第２のトレンチは前記第１のトレンチの北西方向にあり、
前記第３のトレンチは前記第１のトレンチの北東方向にあり、
前記第４のトレンチは前記第１のトレンチの南西方向にあり、
前記第５のトレンチは前記第１のトレンチの南東方向にあり、
前記第１の方向は、北、南、東及び西方向を含み、
前記第２の方向は、北東、北西、南東及び南西方向を含む、
請求項１７又は請求項１８に記載の方法。
【請求項２０】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記第１トレンチを形成するステップであって、前記第１のトレンチは側壁を含み、前記側壁は｛１００｝側壁面及び｛１１０｝側壁面を含む、ステップと
を含む、請求項１９に記載の方法。
【請求項２１】
前記第１のトレンチを拡張させるステップは、
前記第１のトレンチの前記側壁上にブロック層を形成するステップと、
前記｛１００｝側壁面上の前記ブロック層の部分を除去することなく、前記｛１１０｝側壁面上の前記ブロック層の部分を除去するステップと、
前記｛１００｝側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記｛１１０｝側壁面において前記半導体基板をエッチングするステップと
を含む、請求項２０に記載の方法。
【請求項２２】
前記｛１１０｝側壁面上の前記ブロック層の前記部分を除去するステップは、前記｛１１０｝側壁面が周囲雰囲気に露出されるまで前記ブロック層をエッチングするステップを含む、請求項２１に記載の方法。
【請求項２３】
前記エッチングするステップは、前記｛１１０｝側壁面が周囲雰囲気に露出されるまで前記ブロック層を湿式エッチングするステップを含む、請求項２２に記載の方法。
【請求項２４】
前記｛１１０｝側壁面上の前記ブロック層の部分を除去するステップは、
前記｛１００｝側壁面上の前記ブロック層の部分を完全に酸化させることなく、前記｛１１０｝側壁面上の前記ブロック層の部分を完全に酸化させるステップと、
前記完全に酸化させるステップの結果生じた前記ブロック層の前記酸化された部分を完全に除去するステップと
を含む、請求項２１に記載の方法。
【請求項２５】
前記ブロック層の前記酸化された部分を完全に除去するステップは、前記層の前記酸化された部分を湿式エッチングするステップを含む、請求項２４に記載の方法。
【請求項２６】
半導体構造体であって、
（ａ）第１の半導体材料を含む半導体基板と、
（ｂ）前記半導体基板内の導電性領域と、
（ｃ）（ｉ）前記導電性領域と前記半導体基板との間に挟まれ、（ｉｉ）これらと直接物理的に接触しており、（ｉｉｉ）これらを電気的に絶縁するキャパシタ誘電体層と、
（ｄ）（ｉ）前記キャパシタ誘電体層と前記半導体基板との間に挟まれ、（ｉｉ）これらと直接物理的に接触している半導体ブロック領域であって、前記第１の半導体材料とは異なる第２の半導体材料を含む、半導体ブロック領域と
を含む、構造体。
【請求項２７】
前記半導体基板、前記導電性領域及び前記キャパシタ誘電体層がキャパシタを形成する、請求項２６に記載の構造体。
【請求項２８】
前記半導体基板及び前記半導体ブロック領域は、第１の境界面を共有し、
前記半導体基板及び前記キャパシタ誘電体層は、第２の境界面を共有し、
前記半導体基板は、前記第１の境界面において第１の結晶配向を有し、
前記半導体基板は、前記第２の境界面において第２の結晶配向を有し、
前記第１の結晶配向は、前記第２の結晶配向とは異なる、
請求項２６又は請求項２７に記載の構造体。
【請求項２９】
前記半導体基板はシリコンを含む、請求項２６、請求項２７、又は請求項２８に記載の構造体。
【請求項３０】
前記半導体ブロック領域は、シリコンとゲルマニウムの混合物を含む、請求項２６、請求項２７、請求項２８、又は請求項２９に記載の構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを形成するためのトレンチに関し、より具体的には、トレンチの拡張技術に関する。
【背景技術】
【０００２】
従来技術においては、キャパシタは、最初に半導体基板内にトレンチを形成することによって形成することができる。キャパシタの容量を増大させるために、トレンチを拡張することが可能である。しかしながら、拡張プロセス中、隣接するトレンチを併合する恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、トレンチの拡張によるトレンチの併合が生じないトレンチ構造体（及び、その形成方法）に対する必要性がある。
【課題を解決するための手段】
【０００４】
本発明は、（ａ）半導体基板と、（ｂ）半導体基板内のトレンチであって、トレンチは側壁を含み、側壁は｛１００｝側壁面及び｛１１０｝側壁面を含む、トレンチと、（ｃ）｛１００｝側壁面上にあり、｛１１０｝側壁面上にはないブロック領域とを含む半導体構造体を提供する。
【０００５】
本発明は、（ａ）半導体基板と、（ｂ）半導体基板内のトレンチであって、トレンチは側壁を含み、側壁は｛１００｝側壁面及び｛１１０｝側壁面を含むトレンチと、（ｃ）トレンチの｛１００｝側壁面及び｛１１０｝側壁面上のブロック層とを含む半導体構造体を準備するステップと、｛１００｝側壁面上のブロック層の部分を除去することなく、｛１１０｝側壁面上のブロック層の部分を除去し、｛１１０｝側壁面が周囲雰囲気に露出されるようにするステップとを含む、半導体の製造方法を提供する。
【０００６】
本発明は、（ａ）半導体基板と、（ｂ）半導体基板内の第１のトレンチとを含む半導体構造体を準備するステップと、第１のトレンチを第１の方向に拡張し、第１の方向とは異なる第２の方向には拡張しないステップとを含む、半導体の製造方法を提供する。
【０００７】
本発明は、（ａ）第１の半導体材料を含む半導体基板と、（ｂ）半導体基板内の導電性領域と、（ｃ）（ｉ）導電性領域と半導体基板の間に挟まれ、（ｉｉ）これらと直接物理的に接触しており、（ｉｉｉ）これらを電気的に絶縁するキャパシタ誘電体層と、（ｄ）（ｉ）キャパシタ誘電体層と半導体基板との間に挟まれ、（ｉｉ）これらと直接物理的接触している半導体ブロック領域であって、第１の半導体材料とは異なる第２の半導体材料を含む、半導体ブロック領域とを含む、半導体構造体を提供する。
【０００８】
本発明は、トレンチの拡張によるトレンチの併合が生じないトレンチ構造体（及び、その製造方法）を提供する。
【発明を実施するための最良の形態】
【０００９】
図１−図１２は、本発明の実施形態に係る、半導体構造体１００を形成する製造方法を示す。より具体的には、図１を参照すると、一実施形態において、半導体構造体１００の製造が、半導体基板１１０で始まる。例証として、半導体基板１１０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、炭化シリコン（ＳｉＣ）、及びヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、リン化インジウム（ＩｎＰ）等のような１つ又は複数の化合物半導体から本質的に成る材料のような半導体材料を含む。代替的に、基板１１０は、例えば、シリコン・オン・インシュレータ（ＳＯＩ）基板などの半導体オン・インシュレータ型構造体を有する。
【００１０】
次に、一実施形態において、パッド酸化物層１１２が、半導体基板１１０の上部に形成される。より具体的には、パッド酸化物層１１２は、半導体基板１１０の上面１１６を熱酸化することによって形成することができる。
【００１１】
次に、一実施形態において、パッド窒化物層１１４が、パッド酸化物層１１２の上部に形成される。より具体的には、パッド窒化物層１１４は、パッド酸化物層１１２の上部への窒化シリコンのＣＶＤ（化学気相堆積）によって形成することができる。
【００１２】
次に、一実施形態において、ハードマスク層１１５が、パッド窒化物層１１４の上部に形成される。一実施形態においては、ハードマスク層１１５は、パッド窒化物層１１４の上部への酸化シリコンのＣＶＤ（化学気相堆積）によって形成することができる。
【００１３】
次に、図２を参照すると、一実施形態においては、例証として、半導体基板１１０の上面１１６が周囲雰囲気に露出されるまで、ハードマスク層１１５、パッド窒化物層１１４及びパッド酸化物層１１２を通ってパターン形成し、エッチングすることによって、開口部１１８が形成される。一実施形態においては、ハードマスク層１１５、パッド窒化物層１１４及びパッド酸化物層１１２を通ってエッチングして開口部１１８を形成するステップは、フォトリソグラフィ、次にＲＩＥ（反応性イオン・エッチング）エッチングを必要とすることがある。
【００１４】
次に、一実施形態において、開口部１１８を介して半導体基板１１０を異方性エッチングするためのマスクとして、ハードマスク層１１５を使用し、図３のトレンチ１２０をもたらす。このエッチング・ステップは、矢印１２４で表され、以下、エッチング・ステップ１２４と呼ばれる。一実施形態において、エッチング・ステップ１２４は、ＲＩＥエッチングである。次に、一実施形態において、トレンチ１２０を形成した後、何らかの適切なプロセスにおいてハードマスク層１１５を剥離することができる。
【００１５】
図４を参照すると、一実施形態において、トレンチ１２０の側壁１２２の側壁上部１２２Ａ上に、カラー保護層１２６が形成される。カラー保護層１２６は、典型的には、酸化物、窒化物、又は任意の適切な誘電体材料から作製される。一実施形態において、カラー保護層１２６は、第１のトレンチ・エッチングを行ない、トレンチを所定の深さまで部分的にエッチングし、トレンチ側壁上にカラー保護層１２６を形成し、次に、第２のトレンチ・エッチングを行ない、トレンチを所望の深さまでエッチングすることによって形成される。別の実施形態においては、トレンチ全体が形成された後、カラー保護層１２６が形成される。上部トレンチ内にカラーを形成する方法は、当技術分野においては周知であり、よって、本発明を不明瞭にすることを避けるために、詳細には説明されない。
【００１６】
図５は、図４の構造体１００の線５−５に沿った断面図を示す。一実施形態においては、図５に示されるように、トレンチ１２０の側壁１２２の水平方向断面は、八角形の形状を有する。以下、図５−図１３において、トレンチ下部１２０Ｂの側壁下部１２２Ｂだけが示されることに留意すべきである。
【００１７】
一般に、トレンチ１２０の側壁１２２の水平方向断面は、如何なる形状を有することもできる。トレンチ１２０の側壁１２２の断面形状は、開口部１１８（図２の）の形状によって決まることに留意すべきである。
【００１８】
次に、図６を参照すると、一実施形態において、その材料が基板１１０の材料とは異なるブロック層１４０が、トレンチ下部１２０Ｂの側壁部分１２２Ｂ上にエピタキシャル成長される。一実施形態において、基板１１０はシリコンであり、ブロック層１４０はＳｉＧｅ（シリコン・ゲルマニウム）である。代替的に、エピタキシャル成長される材料１４０は、ゲルマニウム（Ｇｅ）、炭化シリコン（ＳｉＣ）、及び、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、リン化インジウム（ＩｎＰ）等といった１つ又は複数の化合物半導体から本質的に成る材料とすることができる。側壁面１２２Ｂｅ（１２２Ｂ東）、１２２Ｂｗ（１２２Ｂ西）、１２２Ｂｎ（１２２Ｂ北）及び１２２Ｂｓ（１２２Ｂ南）における基板１１０のＳｉ材料が、｛１１０｝の格子（結晶）配向を有すると仮定する。さらに、側壁面１２２Ｂｎ−ｅ（１２２Ｂ北東）、１２２Ｂｎ−ｗ（１２２Ｂ北西）、１２２Ｂｓ−ｅ（１２２Ｂ南東）及び１２２Ｂｓ−ｗ（１２２Ｂ南西）における基板１１０のＳｉ材料が、｛１００｝の格子配向を有すると仮定する。エピタキシャル成長速度は結晶配向に依存するという事実のために、エピタキシャル成長後、ＳｉＧｅブロック層１４０は、｛１１０｝側壁面１２２Ｂｅ、１２２Ｂｗ、１２２Ｂｎ及び１２２Ｂｓ上よりも、｛１００｝側壁面１２２Ｂｎ−ｅ、１２２Ｂｎ−ｗ、１２２Ｂｓ−ｅ及び１２２Ｂｓ−ｗ上の方が厚い。例えば、｛１００｝側壁面１２２Ｂｎ−ｗ上のＳｉＧｅブロック層１４０の厚さ１４１は、｛１１０｝側壁面１２２Ｂｎ上のＳｉＧｅブロック層１４０の厚さ１４２よりも厚い。
【００１９】
一実施形態において、ＳｉＧｅ層１４０は、化学気相堆積法のような従来の技術を用いて堆積又は成長させることができる。例えば、超高真空化学気相堆積（ＵＨＶＣＶＤ）を用いることもできる。他の従来の技術には、急速熱化学気相堆積（ＲＴＣＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、制限反応処理ＣＶＤ（ＬＲＰＣＶＤ）及び分子線エピタキシ（ＭＢＥ）が挙げられる。ＳｉＧｅ層１４０におけるゲルマニウムとシリコンの間の原子比（Ｇｅ：Ｓｉ）は、好ましくは１：９９から９９：１までの範囲、より好ましくは１：４から４：１までの範囲、最も好ましくは１：２から２：１までの範囲に及ぶことができる。一実施形態において、ＳｉＧｅにおけるゲルマニウムとシリコンの間の原子比は、２：３である。ＳｉＧｅの厚さは、｛１１０｝面上よりも｛１００｝面上の方が厚い。例えば、これらの｛１００｝側壁面上に約３００オングストロームのＳｉＧｅを形成することができ、これらの｛１１０｝側壁面上に約６０オングストロームのＳｉＧｅを形成することができる。
【００２０】
次に、一実施形態において、エッチング・ステップを用いて、ＳｉＧｅブロック層１４０の部分が除去される。エッチング・プロセスは、｛１１０｝側壁面１２２Ｂｅ、１２２Ｂｗ、１２２Ｂｎ及び１２２Ｂｓが周囲雰囲気に露出されるまで行われる。エッチングの前、ＳｉＧｅブロック層１４０は、｛１１０｝側壁面１２２Ｂｅ、１２２Ｂｗ、１２２Ｂｎ及び１２２Ｂｓ（図１の）上よりも、｛１００｝側壁面１２２Ｂｎ−ｅ、１２２Ｂｎ−ｗ、１２２Ｂｓ−ｅ及び１２２Ｂｓ−ｗ上の方が厚いため、エッチングの後、ＳｉＧｅの部分は、各々の｛１００｝側壁面上に残り、図７の構造体１００に示されるように、４つの｛１００｝側壁面１２２Ｂｎ−ｅ、１２２Ｂｓ−ｅ、１２２Ｂｓ−ｗ及び１２２Ｂｎ−ｗ上に、それぞれＳｉＧｅブロック領域１４０ａ、１４０ｂ、１４０ｃ及び１４０ｄが形成される。一実施形態において、エッチング・ステップは、アンモニア・ベースの化学的性質を含むエッチング剤を用いる湿式エッチング・プロセスである。代替的に、エッチング・ステップは、プラズマ・エッチングのような乾式エッチング・プロセスである。
【００２１】
次に、一実施形態において、構造体１００の製造プロセスは、４つのＳｉＧｅブロック領域１４０ａ、１４０ｂ、１４０ｃ及び１４０ｄに対して選択的に半導体基板１１０内にエッチングするステップをさらに含み、図８の構造体１００をもたらす。その結果、トレンチ下部１２０Ｂは、北、南、東及び西方向に拡張され、北東、北西、南東、及び南西方向には拡張されない。このエッチング・ステップは、矢印１４４で表され、以下、エッチング・ステップ１４４と呼ばれる。一実施形態において、エッチング・ステップ１４４は、硝酸及びフッ化水素酸の混合物を用いて等方的に行うことができる。代替的に、エッチング・ステップ１４４は、プラズマ・エッチングのような乾式エッチング・プロセスである。エッチング・ステップ１４４は等方性であり、４つのＳｉＧｅブロック領域１４０ａ、１４０ｂ、１４０ｃ及び１４０ｄに対して選択的であるので、｛１１０｝側壁面上の半導体基板１１０のＳｉ部分だけが除去される。
【００２２】
次に、図９を参照すると、一実施形態において、キャパシタ誘電体層１５０が、カラー保護層１２６及びトレンチ下部１２０Ｂの側壁１２２Ｂ上に形成される。一実施形態において、キャパシタ誘電体層１５０は、酸化物、窒化物、酸窒化物、酸化ハフニウムのような高ｋ誘電体材料、又はこれらの材料の組み合わせから成る。一実施形態において、キャパシタ誘電体層１５０は、ＣＶＤ（化学気相堆積）又はＡＬＤ（原子層堆積）によって形成される。
【００２３】
次に、一実施形態において、トレンチ１２０が、ドープされたポリシリコンのような導電性材料で充填され、トレンチ１２０内部に１つのキャパシタ電極１６０を形成する。例証として、キャパシタ電極１６０は、ドープされたポリシリコン材料を構造体１００全体の上部及びトレンチ内部に堆積させ、次に、ＣＭＰ（化学機械研磨）ステップによって平坦化し、トレンチ１２０の外側の過剰なポリシリコンを除去することによって形成される。トレンチ１２０を囲む基板１１０は、キャパシタ１１０＋１５０＋１６０（キャパシタ誘電体層１５０、並びに２つのキャパシタ電極１１０及び１６０を含む）のための一方の電極として働く。
【００２４】
図１０及び図１１は、それぞれ図９の構造体１００の線１０−１０及び線１１−１１に沿った断面図を示す。キャパシタ１１０＋１５０＋１６０（１１０は一方の電極としての半導体基板、１５０はキャパシタ誘電体層、１６０は他方の電極）は、第１のキャパシタ電極１６０及び第２のキャパシタ電極１１０を有し、第１のキャパシタ電極１６０及び第２のキャパシタ電極１１０は、キャパシタ誘電体層１５０によって互いから電気的に絶縁される。
【００２５】
代替的な実施形態において、図８に説明されるようなステップの後、４つのＳｉＧｅブロック領域１４０ａ、１４０ｂ、１４０ｃ及び１４０ｄが除去され、図１２の構造体１００をもたらす。一実施形態において、ＳｉＧｅブロック領域１４０ａ、１４０ｂ、１４０ｃ及び１４０ｄは、半導体基板１１０に対して本質的に選択的なエッチング・プロセスを行うことによって除去される。一実施形態において、エッチング・プロセスは、アンモニア・ベースの化学的性質を含むエッチング剤を用いる湿式エッチング・プロセスである。代替的に、エッチング・プロセスは、プラズマ・エッチングのような乾式エッチング・プロセスである。
【００２６】
次に、一実施形態において、キャパシタ１１０＋１５０＋１６０を形成するために、トレンチ１２０を使用し、上述したものと同じプロセスを用いてキャパシタ（図示せず）を形成することができる。エッチング・ステップ１４４（図８における）は、トレンチ下部１２０Ｂの拡張を助け、後で形成されるキャパシタの容量をより大きくすることに留意すべきである。
【００２７】
上記の説明においては、簡単にするために、図１−図１２を参照すると、構造体１００は、１つのトレンチ１２０だけを含む。一般に、構造体１００は、図１−図１２に説明されるトレンチ１２０と類似した多数のトレンチを含むことができる。
【００２８】
より具体的には、図１３を参照すると、構造体１００は、例証として、４つのトレンチ（示されていないが、図１−図１２に説明されるトレンチ１２０と類似した）の４つのトレンチ下部１００．１、１００．２、１００．３及び１００．４を含む。一実施形態においては、図１−図１２に上述した製造プロセスを用いて、４つのトレンチの４つのトレンチ下部１００．１、１００．２、１００．３及び１００．４を同時に形成することができる。図１３においては、４つのトレンチの４つのトレンチ下部１００．１、１００．２、１００．３及び１００．４だけが示されることに留意すべきである。一般に、構造体１００は、Ｎ個のトレンチのＮ個のトレンチ下部を有することができ、ここで、Ｎは正の整数である。
【００２９】
図１３に見られるように、隣接するトレンチに近づきすぎることなく、４つのトレンチ下部１００．１、１００．２、１００．３及び１００．４の各々を、北、南、東及び西方向に拡張させるための余地（room）がある。その結果、エッチング・ステップ１４４（図８における）は、４つのトレンチ下部１００．１、１００．２、１００．３及び１００．４を、北、南、東及び西方向に拡張させることによって、それらを隣接するトレンチに近づきすぎることなく、４つのトレンチ下部１００．１、１００．２、１００．３及び１００．４を拡張させるのを助ける。より具体的には、エッチング・ステップ１４４中、（トレンチ下部１００．１と１００．２との間の）距離ｄ１、（トレンチ下部１００．２と１００．３との間の）ｄ２、（トレンチ下部１００．３と１００．４との間の）ｄ３及び（トレンチ下部１００．１と１００．４との間の）ｄ４は変化しない。
【００３０】
図１４−図１６は、本発明の実施形態に係る、半導体構造体２００を形成するための第２の製造方法を示す。より具体的には、一実施形態において、第２の製造方法は、図１４の構造体２００で始まる。一実施形態において、図１４の構造体２００は、図６の構造体１００と類似している。例証として、図１４の構造体２００の形成は、図６の構造体１００の形成と類似している。図の番号を示すために用いられる第１桁を除いて、図１４の構造体２００及び図６の構造体１００の類似した領域は、同じ参照番号を有することに留意すべきである。例えば、ＳｉＧｅ層２４０（図１４）とＳｉＧｅ層１４０（図６）は、類似している。
【００３１】
次に、図１５を参照すると、一実施形態において、ＳｉＧｅ層２４０を熱酸化することによって、酸化物層２４４が形成される。一実施形態において、ＳｉＧｅ層２４０を熱酸化するステップは、ＳｉＧｅ層２４０の｛１１０｝側壁面２２２Ｂｅ、２２２Ｂｗ、２２２Ｂｎ及び２２２Ｂｓ上のＳｉＧｅ領域が完全に酸化されるまで行われる。（ｉ）ＳｉＧｅ層２４０は、｛１１０｝側壁面２２２Ｂｅ、２２２Ｂｗ、２２２Ｂｎ及び２２２Ｂｓ（図１４に示されるような）上よりも、｛１００｝側壁面２２２Ｂｎ−ｅ、２２２Ｂｎ−ｗ、２２２Ｂｓ−ｅ及び２２２Ｂｓ−ｗ上の方が厚いこと、及び、（ｉｉ）｛１１０｝側壁面２２２Ｂｅ、２２２Ｂｗ、２２２Ｂｎ、及び２２２Ｂｓ上のＳｉＧｅ領域についての熱酸化速度は、｛１００｝側壁面２２２Ｂｎ−ｅ、２２２Ｂｎ−ｗ、２２２Ｂｓ−ｅ及び２２２Ｂｓ−ｗ上のＳｉＧｅ領域についての熱酸化速度よりも速いことに留意すべきである。その結果、図１５に示されるように、｛１１０｝側壁面２２２Ｂｅ、２２２Ｂｗ、２２２Ｂｎ及び２２２Ｂｓ上のＳｉＧｅ材料全体が、酸化物材料２４４に変換されると同時に、４つの｛１００｝側壁面２２２Ｂｎ−ｅ、２２２Ｂｎ−ｗ、２２２Ｂｓ−ｅ及び２２２Ｂｓ−ｗ上にそれぞれ４つのＳｉＧｅ領域２４０ａ、２４０ｂ、２４０ｃ及び２４０ｄが残される。
【００３２】
次に、一実施形態において、エッチング・ステップを用いて、ＳｉＧｅ酸化物層２４４を除去し、図１６の構造体２００をもたらす。一実施形態においては、エッチング・ステップは、酸化物層２４４を除去するフッ化水素酸を含むエッチング剤を用いる湿式エッチング・ステップとして行われ、４つのＳｉＧｅ領域２４０ａ、２４０ｂ、２４０ｃ及び２４０ｄ、並びに半導体基板２１０に対して本質的に選択的である。
【００３３】
図１６の構造体２００は、図７の構造体１００と類似していることに留意すべきである。その後、構造体２００の製造プロセスは、図８−図１２の類似したステップにより続行される。
【００３４】
説明のために、本発明の特定の実施形態がここに説明されたが、当業者には、多くの修正及び変更が明らかになるであろう。従って、添付の特許請求の範囲は、本発明の真の精神及び範囲内に入るものとして、全てのそうした修正及び変更を包含することが意図されている。
【００３５】
誤解を避けるために、説明及び特許請求の範囲の全体を通してここで用いられる「含む（comprising）」という用語は、「のみから成る」という意味として解釈すべきではない。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図２】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図３】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図４】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図５】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図６】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図７】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図８】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図９】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図１０】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図１１】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図１２】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図１３】本発明の実施形態に係る、第１の半導体構造体を形成するための第１の製造方法を示す。
【図１４】本発明の実施形態に係る、第２の半導体構造体を形成するための第２の製造方法を示す。
【図１５】本発明の実施形態に係る、第２の半導体構造体を形成するための第２の製造方法を示す。
【図１６】本発明の実施形態に係る、第２の半導体構造体を形成するための第２の製造方法を示す図である。
【符号の説明】
【００３７】
１００、２００：半導体構造体
１００．１、１００．２、１００．３、１００．４：トレンチ下部
１１０：半導体基板（キャパシタ電極としての半導体基板を含む。）
１６０：キャパシタ電極
１１２：パッド酸化物層
１１４：パッド窒化物層
１１５：ハードマスク層
１１８：開口部
１２０：トレンチ
１２０Ｂ：トレンチ下部
１２２、２２２：側壁
１２２Ａ：側壁上部
１２２Ｂ、２２２Ｂ：側壁下部
１２２、１４４：エッチング・ステップ
１２６：カラー保護層
１４０、２４０：ＳｉＧｅ（ブロック）層
１４０ａ、１４０ｂ、１４０ｃ、１４０ｄ、２４０ａ、２４０ｂ、２４０ｃ、２４０ｄ：ブロック領域
１５０：キャパシタ誘電体層
２４４：酸化物層
【図１】
2009538522.tif 000003
【図２】
2009538522.tif 000004
【図３】
2009538522.tif 000005
【図４】
2009538522.tif 000006
【図５】
2009538522.tif 000007
【図６】
2009538522.tif 000008
【図７】
2009538522.tif 000009
【図８】
2009538522.tif 000010
【図９】
2009538522.tif 000011
【図１０】
2009538522.tif 000012
【図１１】
2009538522.tif 000013
【図１２】
2009538522.tif 000014
【図１３】
2009538522.tif 000015
【図１４】
2009538522.tif 000016
【図１５】
2009538522.tif 000017
【図１６】
2009538522.tif 000018
【手続補正書】
【提出日】平成21年4月7日(2009.4.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造体であって、
（ａ）半導体基板と、
（ｂ）前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は｛１００｝側壁面及び｛１１０｝側壁面を含む、トレンチと、
（ｃ）前記｛１００｝側壁面上にあり、前記｛１１０｝側壁面上にはないブロック領域と
を含む構造体。
【請求項２】
前記トレンチの前記側壁面上の、前記ブロック領域と直接物理的に接触している、誘電体層をさらに含む、請求項１に記載の構造体。
【請求項３】
前記誘電体層は酸化物材料を含む、請求項２に記載の構造体。
【請求項４】
前記トレンチの水平方向断面は八角形の形状を有する、請求項３に記載の構造体。
【請求項５】
半導体の製造方法であって、
（ａ）半導体基板と、
（ｂ）前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は｛１００｝側壁面及び｛１１０｝側壁面を含む、トレンチと、
（ｃ）前記トレンチの前記｛１００｝側壁面及び前記｛１１０｝側壁面上のブロック層と
を含む半導体構造体を準備するステップと、
前記｛１００｝側壁面上の前記ブロック層の部分を除去することなく、前記｛１１０｝側壁面上の前記ブロック層の部分を除去し、前記｛１１０｝側壁面が周囲雰囲気に露出されるようにするステップと
を含む方法。
【請求項６】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記トレンチを形成するステップと、
前記トレンチの前記｛１００｝側壁面及び前記｛１１０｝側壁面上に前記ブロック層をエピタキシャル成長させるステップと
を含む、請求項５に記載の方法。
【請求項７】
前記除去するステップを行った後、前記｛１００｝側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記｛１１０｝側壁面における前記半導体基板をエッチングするステップをさらに含む、請求項６に記載の方法。
【請求項８】
前記ブロック層は、前記トレンチの前記｛１１０｝側壁面上よりも、前記｛１００｝側壁面上の方が厚い、請求項５乃至請求項７のいずれかに記載の方法。
【請求項９】
前記｛１１０｝側壁面上の前記ブロック層の前記部分を除去するステップは、前記｛１１０｝側壁面が周囲雰囲気に露出されるまで前記ブロック層をエッチングするステップを含む、請求項５乃至請求項７のいずれかに記載の方法。
【請求項１０】
前記除去するステップは、
前記｛１００｝側壁面上の前記ブロック層の部分を酸化物に完全に変換することなく、前記｛１１０｝側壁面上の前記ブロック層の部分を酸化物に完全に変換するステップと、
前記ブロック層の前記変換された部分を完全に除去するステップと
を含む、請求項５乃至請求項７のいずれかに記載の方法。
【請求項１１】
前記｛１１０｝側壁面上の前記ブロック層の前記部分を前記酸化物に完全に変換するステップは、前記｛１１０｝側壁面上の前記ブロック層の前記部分を熱酸化させるステップを含む、請求項１０に記載の方法。
【請求項１２】
前記｛１１０｝側壁面上の前記ブロック層の前記部分を除去するステップの後、前記｛１００｝側壁面上の前記ブロック層の残りの部分を除去するステップをさらに含む、請求項７乃至請求項１１のいずれかに記載の方法。
【請求項１３】
半導体の製造方法であって、
（ａ）半導体基板と、
（ｂ）前記半導体基板内の第１のトレンチと
を含む半導体構造体を準備するステップと、
前記第１のトレンチを、第１の方向に拡張させるが、前記第１の方向とは異なる第２の方向には拡張しないステップと
を含む方法。
【請求項１４】
前記第１の方向は、北、南、東及び西方向を含み、
前記第２の方向は、北東、北西、南東、及び南西方向を含む、
請求項１３に記載の方法。
【請求項１５】
前記半導体構造体は、前記半導体基板内に第２のトレンチ、第３のトレンチ、第４のトレンチ及び第５のトレンチをさらに含み、
前記第２のトレンチは前記第１のトレンチの北西方向にあり、
前記第３のトレンチは前記第１のトレンチの北東方向にあり、
前記第４のトレンチは前記第１のトレンチの南西方向にあり、
前記第５のトレンチは前記第１のトレンチの南東方向にあり、
前記第１の方向は、北、南、東及び西方向を含み、
前記第２の方向は、北東、北西、南東及び南西方向を含む、
請求項１３又は請求項１４に記載の方法。
【請求項１６】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記第１トレンチを形成するステップであって、前記第１のトレンチは側壁を含み、前記側壁は｛１００｝側壁面及び｛１１０｝側壁面を含む、ステップと
を含む、請求項１５に記載の方法。
【請求項１７】
前記第１のトレンチを拡張させるステップは、
前記第１のトレンチの前記側壁上にブロック層を形成するステップと、
前記｛１００｝側壁面上の前記ブロック層の部分を除去することなく、前記｛１１０｝側壁面上の前記ブロック層の部分を除去するステップと、
前記｛１００｝側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記｛１１０｝側壁面において前記半導体基板をエッチングするステップと
を含む、請求項１６に記載の方法。
【請求項１８】
前記｛１１０｝側壁面上の前記ブロック層の部分を除去するステップは、
前記｛１００｝側壁面上の前記ブロック層の部分を完全に酸化させることなく、前記｛１１０｝側壁面上の前記ブロック層の部分を完全に酸化させるステップと、
前記完全に酸化させるステップの結果生じた前記ブロック層の前記酸化された部分を完全に除去するステップと
を含む、請求項１７に記載の方法。
【請求項１９】
半導体構造体であって、
（ａ）第１の半導体材料を含む半導体基板と、
（ｂ）前記半導体基板内の導電性領域と、
（ｃ）（ｉ）前記導電性領域と前記半導体基板との間に挟まれ、（ｉｉ）これらと直接物理的に接触しており、（ｉｉｉ）これらを電気的に絶縁するキャパシタ誘電体層と、
（ｄ）（ｉ）前記キャパシタ誘電体層と前記半導体基板との間に挟まれ、（ｉｉ）これらと直接物理的に接触している半導体ブロック領域であって、前記第１の半導体材料とは異なる第２の半導体材料を含む、半導体ブロック領域と
を含む、構造体。
【請求項２０】
前記半導体基板及び前記半導体ブロック領域は、第１の境界面を共有し、
前記半導体基板及び前記キャパシタ誘電体層は、第２の境界面を共有し、
前記半導体基板は、前記第１の境界面において第１の結晶配向を有し、
前記半導体基板は、前記第２の境界面において第２の結晶配向を有し、
前記第１の結晶配向は、前記第２の結晶配向とは異なる、
請求項１９に記載の構造体。
【国際調査報告】
2009538522.tif 000019
2009538522.tif 000020
2009538522.tif 000021
2009538522.tif 000022