(57)【要約】フィンのような構造を半導体層に、酸化可能な材料から成る層（１１１）の側壁を酸化することにより形成されるパターンに従って形成する。一の実施形態では、ソース／ドレインパターン構造及びフィンパターン構造が酸化可能な層にパターニングされる。次に、フィンパターン構造を酸化プロセスの影響を受けることがないようにマスクし、酸化プロセスでは、酸化膜がチャネルパターン構造の側壁の上に、そしてソース／ドレインパターン構造の上に成長する。チャネルパターン構造の残りの酸化可能な材料を次に除去して、酸化膜層の２つの部分（１００３，１００１）の間に孔を残す。これらの２つの部分（２００３，２００５）を一の実施形態ではマスクとして使用して、半導体層をパターニングして２つのフィンを形成する。このパターニングによって更に、フィンに接続されるソース／ドレイン構造が残る。
2009537989.tif 000002
【特許請求の範囲】
【請求項１】
半導体層を有する基板を設ける工程と、
前記半導体層に半導体構造を形成するためのパターンを形成する工程とを備え、
前記パターンを形成する工程は、
前記半導体層上に酸化可能な層を設ける工程と、
酸化膜マスクを形成すべく、前記酸化可能な層の側壁を酸化する、酸化工程と、
前記酸化工程の後、前記酸化膜マスクを半導体構造を形成するパターンとして残す間に前記酸化可能な層の材料を除去する、パターン形成工程とを備える、半導体素子の製造方法。
【請求項２】
前記酸化可能な層を形成する前に、前記半導体層上にマスク層を形成する工程と、
前記マスク層をパターニングする工程とをさらに備える、請求項１に記載の方法。
【請求項３】
前記酸化工程において使用される前記酸化可能な層はアモルファスシリコンからなり、前記マスク層は窒化シリコンからなる、請求項２に記載の方法。
【請求項４】
前記マスク層を形成する前に、前記半導体層上に酸化膜層をさらに形成する、請求項２に記載の方法。
【請求項５】
前記パターン形成工程では、前記マスク層を形成する前に、前記酸化可能な層の上に酸化膜層を形成する、請求項２に記載の方法。
【請求項６】
前記パターン形成工程は、
マスクを前記酸化可能な層の上に形成する工程と、
前記酸化可能な層をマスクに従ってパターニングして、酸化可能な層の内、第１ソース／ドレインパターン部分、第２ソース／ドレインパターン部分、及びチャネルパターン部分を形成する工程とをさらに備える、請求項１に記載の方法。
【請求項７】
前記パターン形成工程は、前記酸化工程の前に、マスクの内、チャネルパターン部分の上の部分を酸化前に残す間に、マスクの内、第１及び第２ソース／ドレインパターン部分の上の部分を除去する工程をさらに備える、請求項６に記載の方法。
【請求項８】
前記酸化工程の後に、マスクの内、チャネルパターン部分の上の部分を除去する工程をさらに備え、
前記酸化可能な層の材料を除去する工程では、チャネルパターン部分の酸化可能な層を、マスクの内、チャネルパターン部分の上の部分の位置で除去する、請求項７に記載の方法。
【請求項９】
前記パターン形成工程は、
前記酸化可能な層を形成する前に前記半導体層上にマスク層を形成する工程と、
マスク層を、チャネルパターン部分の酸化可能な層がある位置から除去する工程とをさらに備え、前記酸化可能な層は、チャネルパターン部分の酸化可能な層を、マスクの内、チャネルパターン部分の上の部分の位置で除去することにより除去される、請求項８に記載の方法。
【請求項１０】
前記パターン形成工程は、前記側壁を酸化する前に前記酸化可能な層をパターニングする工程をさらに備える、請求項１に記載の方法。
【請求項１１】
前記側壁を酸化する前記酸化工程では、酸化膜を酸化可能な層に対して選択的にエッチングするために酸化膜を形成する、請求項１に記載の方法。
【請求項１２】
互いに反対側にある第１側壁及び第２側壁を形成するために酸化可能な層をパターニングする工程をさらに備え、
酸化可能な層の側壁を酸化して酸化膜マスクを形成する、前記酸化工程では、前記第１側壁を酸化して第１酸化膜マスクを形成し、および第２側壁を酸化して第２酸化膜マスクを形成し、
前記酸化膜マスクをパターンとして残す間に酸化可能な層の材料を除去する工程ではさらに、第１酸化膜マスクと第２酸化膜マスクとの間にある酸化可能な層の材料を除去する、請求項１に記載の方法。
【請求項１３】
第１構造を第１酸化膜マスクの位置に形成し、かつ第２構造を第２酸化膜マスクの位置に形成するために前記半導体層をパターニングする工程をさらに備え、前記半導体層のパターニングにより、前記半導体層の材料を、第１酸化膜マスクと第２酸化膜マスクとの間にある前記酸化可能な層の材料の位置で除去する、請求項１２に記載の方法。
【請求項１４】
前記半導体層にフィンを形成するために前記パターンを使用する、請求項１に記載の方法。
【請求項１５】
さらにチャネル領域を前記半導体構造に形成する、請求項１に記載の方法。
【請求項１６】
酸化可能な層は窒化膜からなり、前記酸化工程では、インシチュスチームジェネレーション酸化プロセスを実施する、請求項１に記載の方法。
【請求項１７】
半導体層にフィンを形成するための方法であって、
第１層を半導体層の上に形成する工程と、
前記第１層の上に酸化可能な層を形成する工程と、
前記酸化可能な層の上に第１マスクを形成する工程と、
前記酸化可能な層を第１マスクに従ってエッチングする工程と、
前記酸化可能な層をエッチングした後にフィン用領域の上に第２マスクを形成する工程と、
酸化可能な層の２つの反対側の側壁の上に第２マスクの位置に２つの酸化膜構造を形成するために、酸化プロセスを行う工程と、
前記酸化プロセスの後で、前記２つの酸化膜構造の間にある酸化可能な層を除去する工程と、
前記第１層の材料が２つの酸化膜構造の位置に残るように、前記２つの酸化膜構造の間にある除去済みの酸化可能な層の位置を含む位置で、前記第１層を厚さに全体に亘ってエッチングする工程と、
２つのフィンを前記２つの酸化膜構造の位置に形成するために前記半導体層をエッチングする工程とを備える、方法。
【請求項１８】
前記酸化可能な層を形成する工程では、アモルファスシリコンからなる酸化可能な層を形成する、請求項１７に記載の方法。
【請求項１９】
半導体層をエッチングして２つのフィンを前記２つの酸化膜構造の位置に形成する工程は、２つの酸化膜構造を除去した後に行われる、請求項１７に記載の方法。
【請求項２０】
酸化可能な層をエッチングする工程では、第１ソース／ドレインパターン構造及び第２ソース／ドレインパターン構造を残し、
酸化プロセスを施す工程では、第１ソース／ドレインパターン構造の上に、および第２ソース／ドレインパターン構造の上に酸化膜を成長させ、前記酸化膜を使用して、これらのパターンの位置での第１層の除去を防止し、
前記半導体層をエッチングする工程では、第１ソース／ドレイン構造及び第２ソース／ドレイン構造を、フィンに接続される半導体層に残す、請求項１７に記載の方法。
【請求項２１】
半導体層、前記半導体層上の第１層、前記第１層上の酸化可能な層、および前記酸化可能な層の上のマスク層を設ける工程と、
第１ソース／ドレインパターン、第２ソース／ドレインパターン、および、第１ソース／ドレインパターンと第２ソース／ドレインパターンの間のチャネルパターンを残すために前記マスク層をパターニングする工程と、
酸化可能な層の内、前記第１ソース／ドレインパターンおよび第２ソース／ドレインパターンの下に位置するソース／ドレインパターン部分、ならびに酸化可能な層の内チャネルパターンの下に位置するチャネルパターン部分を残し、かつ、酸化可能な層の内のソース／ドレインパターン部分の側壁、および酸化可能な層の内のチャネルパターン部分の側壁を露出させるために、前記酸化可能な層を第１ソース／ドレインパターン、第２ソース／ドレインパターン、およびチャネルパターンに従ってパターニングする工程と、
前記チャネルパターンの上にパターニング済みマスクを形成する工程と、
第１ソース／ドレインパターンおよび第２ソース／ドレインパターンを、酸化可能な層の内のソース／ドレインパターン部分の上から除去する工程と、
酸化可能な層の内のチャネルパターン部分の２つの側壁の上に酸化膜を成長させ、かつ、酸化可能な層の内のソース／ドレインパターン部分の上に酸化膜層を成長させるための酸化を行う工程と、
前記パターニング済みマスクを前記チャネルパターンの上から除去する工程と、
酸化可能な層の内、チャネルパターン部分の２つの側壁の上の酸化膜の間にある前記パターニング済みマスクの位置の部分を除去する工程と、
酸化可能な層の内の前記部分を除去した後、半導体層をパターニングする工程とを備え、
前記半導体層をパターニングする工程では、２つの半導体構造を、チャネルパターン部分の２つの側壁の上に前に形成されていた酸化膜の位置に形成する、
半導体素子構造の製造方法。
【請求項２２】
半導体層をパターニングする工程では、第１ソース／ドレイン領域及び第２ソース／ドレイン領域を、２つの半導体構造に接続される半導体層に残す、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して半導体素子に関し、より詳細には、半導体素子の構造パターンの形成に関する。
【背景技術】
【０００２】
ＦｉｎＦＥＴ（例えば、ＭＩＧＦｅｔｓ，ＩＴＦｅｔ，マルチフィン型ＦｉｎＦＥＴ）は半導体フィン構造に配置される縦型チャネル領域を含む。或るタイプのｆｉｎＦＥＴにより得られる利点は、ＦｉｎＦＥＴ（フィンＦＥＴ）のチャネル幅寸法がフィンの垂直方向の高さに沿った寸法であるので、チップ面積当たりを流れるトランジスタ駆動電流を大きくすることができることである。このような利点は、縦型チャネル構造を有し、かつほぼ水平にキャリアが輸送される他のタイプのトランジスタからも得られる。
【０００３】
或るＦｉｎＦＥＴでは、フィン構造の幅は普通、リソグラフィプロセスの限界寸法である。フィン幅を更に狭くする或る方法では、第１フィンまたは他のタイプの構造を形成し、次にスペーサを第１フィンに隣接して形成する。次に、第１フィンに隣接するスペーサを使用して半導体フィン構造をパターニングする。
【０００４】
スペーサを使用して半導体フィン構造を画定する際の非常に困難な解決課題は、第１フィンが、スペーサを正しく形成するための高さ−幅の比を表わすパラメータを満たす必要があることである。従って、結果として得られる２つのスペーサの間の（及び、それに続く２つの半導体フィン構造の間の）距離は所望の距離よりもかなり大きくなる恐れがある。
【０００５】
必要なのは、半導体素子の中の一つの構造のパターンを形成するプロセスを改良することである。
【発明を実施するための最良の形態】
【０００６】
以下に、本発明を実施するモードに関する詳細な記述を行なう。この記述は、本発明を例示するために行なわれるのであり、制限するために行なわれるものとして解釈されてはならない。
【０００７】
図１〜２３は、本発明の一の実施形態によるＦｉｎＦＥＴ（フィンＦＥＴ）を形成している間の種々の図を示している。図示の実施形態では、チャネル構造（例えば、ＦｉｎＦＥＴのフィン）のような構造パターンは、パターニング層の酸化可能な材料を酸化することにより形成される。
【０００８】
図１は、ウェハを示す部分側部断面図であり、このウェハにＦｉｎＦＥＴが後の工程で形成されることになる。図示の実施形態では、ウェハ１０１はセミコンダクタオンインシュレータ（ＳＯＩ：絶縁物の上に半導体が位置する構造）基板構造を有し、この基板構造では（図示の実施形態では）、絶縁層１０３が、例えばバルクシリコン（図示せず）から成るバルク層の上に位置する。基板は、層１０３上に位置する半導体層１０５を含む。層１０５は、半導体材料（例えば、単結晶シリコン、シリコンカーボン、シリコンゲルマニウム、炭化シリコンゲルマニウム、ガリウム、砒化ガリウム、砒化インジウム、リン化インジウム、または他のＩＩＩ−Ｖ族化合物半導体材料、或いはこれらの材料の組み合わせ）により作製される。層１０５を続いてパターニングすることにより、マルチフィン構造の半導体フィン構造及びソース／ドレイン構造を形成する。一の実施形態では、層１０５は５００〜１５００オングストロームの膜厚を有するが、他の実施形態では層１０５の膜厚は他の寸法とすることができる。他の実施形態では、ウェハは層１０３を含まず、この場合、層１０５はバルク半導体材料層となる。
【０００９】
酸化膜層１０７（例えば、酸化シリコン）は層１０５上に位置する。一の実施形態では、層１０７は５０〜２００オングストロームの膜厚を有するが、他の実施形態では、層１０７の膜厚はこの範囲の膜厚よりも厚い膜厚を含む他の寸法とすることができる。層１０７は、層１０５を、プロセスを層１０９に対して実施している間に保護するように機能し、そして層１０７によって、窒化膜層１０９を層１０５の上に低応力の膜として成長させることができる。
【００１０】
窒化膜層１０９（例えば、窒化シリコン）は層１０７上に位置する。一の実施形態では、層１０９は３００〜７００オングストロームの膜厚であるが、他の実施形態では他の膜厚とすることができる。或る実施形態では、或るパターンを層１０９に形成して層１０５をパターニングする。
【００１１】
酸化可能な材料層１１１は層１０９上に位置する。一の実施形態では、層１１１は、アモルファスシリコンにより形成され、そして５０〜３００オングストロームの膜厚を有するが、他の実施形態では他の材料により形成する、そして／または他の膜厚を持つように形成することができる。例えば、他の実施形態では、酸化可能な材料層１１１は窒化膜により形成される。このような実施形態では、窒化膜は、ＩＳＳＧ（大気圧よりも圧力を減圧しながら半導体基板を加熱した状態で、水素ガスと、酸素を含むガスとを半導体基板上で反応させて酸化膜を形成するインシチュスチームジェネレーション）酸化プロセスにより酸化することができる。
【００１２】
酸化膜層１１３は層１１１上に位置する。酸化膜層１１３は一の実施形態では５０〜１００オングストロームの膜厚であるが、他の実施形態では、酸化膜層１１３の膜厚は他の寸法とすることができる。酸化膜層１１３によって、窒化膜層１１５をアモルファスシリコン層１１１の上に低応力の膜として成長させることができる。
【００１３】
窒化膜層１１５は層１１３上に位置する。或る実施形態では、窒化膜層１１５は１００〜３００オングストロームの範囲の膜厚であるが、他の実施形態では、窒化膜層１１５の膜厚は他の寸法とすることができる。窒化膜層１１５をマスクとして利用することにより、層１１１の選択部分が後続のプロセスにおいて酸化されることを防止する。
【００１４】
層１１５をまず、フォトレジスト層１１７を、または他のパターニング材料（ＴＥＯＳ，アモルファスカーボン、またはこれらの材料の組み合わせ）をパターニングすることによりパターニングして、ＦｉｎＦＥＴのマルチフィン半導体構造の概略パターンを形成する。図２は、層１１７のパターンの上面図を示し、層１１７は、従来のフォトリソグラフィ法によりパターニングされる。図２は、一つのフィン構造パターン２０５が、層１１７のソース／ドレイン構造パターン２０３とソース／ドレイン構造パターン２０１との間に位置する構成のＦｉｎＦＥＴ構造パターンを示している。
【００１５】
図３によれば、層１１７のパターニング済み構造（図２に示すような）から、層１１５，１１３，及び１１１がパターンに従ってパターニングされる。一の実施形態では、これらの層は、これらの層の材料をエッチングするエッチング化学種でエッチングされる。一の実施形態では、層１１５及び１１３はＣＨ４ガス及びＣＨＦ３ガスでエッチングされる。層１１１は、一の実施形態では同じエッチング化学種で部分的にエッチングされ、層１１１の残りの部分は、ＨＢｒガス，ＣＬ２ガス，Ｏ２ガス，及びＣＦ４ガスでエッチングされる。他の実施形態では、各層は異なるガス状化学種でエッチングしてもよい。しかしながら、他のエッチング化学種を他の実施形態において使用することができる。或るエッチング化学種は、当該エッチング化学種で一つの材料が、除去されることが望ましい別の材料よりも相対的に遅いエッチングレートでエッチングされる場合に、別の材料よりも一つの材料がエッチングされ難いという意味において一つの材料に対して「選択性を有する」。層１１５，１１３，及び１１１をエッチングした後、層１１７のパターニング済み構造を除去する。
【００１６】
図４は、パターニング済みチャネル構造画定マスク４０１をウェハ１０１上に形成した後のウェハ１０１の部分上面図を示している。一の実施形態では、マスク４０１はフォトレジストまたは他のマスク材料により形成される。マスク４０１を使用して窒化膜層１１５をパターニングする。図５は、マスク４０１の外側に位置する層１１５の部分を層１１３の残留部分の上で除去した後のウェハ１０１の部分上面図を示している。
【００１７】
図６は、マスク４０１を除去して、窒化膜層１１５の露出部分を領域６０５に残した後のウェハ１０１の部分上面図を示している。領域６０３及び６０１では、窒化膜層１１５は、マスク４０１を除去する前に除去されて（例えば、従来のエッチングプロセスによって）、層１１３が露出した状態になっている。
【００１８】
図７は、図６に示す工程と同じ工程におけるウェハ１０１の部分側面図を示している。窒化膜層１１５の一部分が領域６０５に残っているが、領域６０３及び６０１からは除去されていることに注目されたい。
【００１９】
図６及び７に示す工程の後、ウェハ１０１に酸化プロセスを施して、層１１１の材料を酸化する。一の実施形態では、酸化プロセスは、ウェハを炉心管内で酸化し、この酸化によってウェハを酸素雰囲気中で高温（例えば、１０００〜１１００℃）に曝すことにより行なわれる。一の実施形態では、炉心管内での酸化プロセスによって、高品質の酸化膜が高精度に制御された成長速度で得られる。しかしながら、他の実施形態では、例えば高速酸化アニールを含む他の酸化プロセスを使用することができる。
【００２０】
図８は、酸化後のウェハ１０１の部分上面図を示している。図９は、同じ工程におけるウェハ１０１の部分側部断面図を示している。図１０は、同じ工程におけるウェハ１０１の部分側部断面図を示し、図１０における観察者の視点は図９における視点から９０度の角度だけ回転している。
【００２１】
図８に戻ってこの図を参照すると、一の実施形態では、酸化プロセスによって領域６０１，６０３，及び６０５における層１１１の露出側壁が酸化されて、酸化膜８１３がこれらの側壁の上に形成されることが分かる。側壁上の酸化膜８１３が内側に向かって延びる距離を示す図８の破線８０３を参照されたい。また、酸化膜８１３は、領域６０１及び６０３における層１１１の上部に、酸素が層１１３を突き抜けることにより形成される。これらの図では、層１１３は酸化膜８１３の一部分として示される。
【００２２】
酸化プロセスが施されている間、領域６０５に位置する層１１１の上側部分は、領域６０５の層部分１１５によって保護されるので酸化されない。例えば、図９を参照されたく、この図では、酸化膜８１３の内、領域６０５の層部分１１５の下に位置する部分が層１１３と同じ膜厚になっている。
【００２３】
酸化プロセスによって層１１１の一部分が酸化される。従って、層１１５によって保護されることにより、領域６０１及び６０３におけるよりも大きな層１１１の部分が領域６０５において残る。
【００２４】
図１０によれば、酸化膜８１３は酸化膜構造１００１及び１００３を含み、これらの酸化膜構造は、領域６０５の層部分１１１の側壁の上に形成される。次に、構造１００１及び１００３を使用して半導体層１０５に形成されるフィン構造を画定することになる。
【００２５】
また、図８，９，及び１０の実施形態に示すように、酸化膜８１３が成長して、元のパターニング済みの状態での層部分１１３の容積が元の容積より増大側に変化する（図６の図を比較のために参照されたい）。従って、酸化膜構造１００１及び１００３は、図１０に示すように、層部分１１５から飛び出して延びる。
【００２６】
図１１は、領域６０５の窒化膜層１１５の残留部分を除去し、次に酸化膜８１３の内、領域６０５の層１１１部分の上方の部分を除去した後のウェハ１０１を示している。一の実施形態では、窒化膜層１１５の残留部分は、ウェハ１０１にエッチング処理を施して、酸化膜８１３をエッチングし難くし、かつ窒化膜を選択的にエッチングすることにより除去される。一の実施形態では、エッチング化学種はＣＨ３Ｆガス及びＯ２ガスを含む。
【００２７】
層１１５の残留部分がエッチングされている間、窒化膜層１０９の上部露出部分も除去される。しかしながら、層１０９の十分に厚い部分がエッチング後に残る。
また、図１１に示すように、層１１３の内、領域６０５の層部分１１１の上方の部分（図１０の酸化膜８１３の一部分として示される）は、ウェハ１０１にエッチング処理を施して、窒化膜をエッチングし難くし、かつ酸化膜を選択的にエッチングすることにより除去される。このエッチングは、酸化膜８１３の上部の薄い膜厚部分のみが領域６０１及び６０３から、そして構造１００３及び１００１の上方から除去されるように制御される。一の実施形態では、所定時間エッチング（ｔｉｍｅｄ  ｅｔｃｈｉｎｇ）を利用して、酸化膜を制御性良く除去する。他の制御性の高い酸化膜エッチング技術を他の実施形態において使用することができる。この酸化膜を除去することによって、領域６０５の層１１１が露出する。
【００２８】
図１２は、シリコン層１１１の露出部分が除去された後の部分側面図（図１１と同じ側面図）を示している。一の実施形態では、層１１１の露出材料（例えば、アモルファスシリコン）は、酸化膜及び窒化膜をエッチングし難く、かつ層１１１の材料を選択的にエッチングするエッチャントにより除去される。
【００２９】
図１３は、図１２と同じ工程におけるウェハ１０１の部分上面図を示している。図１３に示すように、領域６０５の層部分１１１を除去することにより、当該領域の層１０９が露出する。また、図１３に示すように、層１１１の幾つかの部分が領域６０１及び６０３に残留するが（図１３の破線で示すように）、酸化膜８１３によって被覆されている。この実施形態では、領域６０１及び６０３は窒化膜層１１５によって酸化プロセス中に被覆されていなかったので、酸化膜８１３が、領域６０５におけるよりもこれらの領域において層１１１の上でずっと厚くなっている。従って、領域６０５の層１１１の上方の酸化膜８１３を除去することによって、領域６０１及び６０３の層１１１の上の酸化膜８１３の全てが除去されるということにはならない。
【００３０】
或る実施形態では、層１１１は、領域６０５の外側の層１１１の全て（図７に示す図から分かるように）が酸化されてしまうように酸化することができる。このような実施形態では、図１３の工程において、領域６０１及び６０３の層１０９の上方の全ての材料が酸化される。
【００３１】
図１４によれば、酸化膜８１３の残留部分を利用して層１０９をパターニングし、続いて層１０５をパターニングする。層１０９をパターニングする際、層１０９の内、酸化膜８１３の外側に位置する部分が除去される。図１４によれば、この除去は、窒化膜を除去し、かつ酸化膜を除去し難いエッチャントで行なって、被覆されない部分の層１０７を露出させる。図示の実施形態では、酸化膜構造１００１及び１００３を利用して窒化膜構造１４０３及び１４０５をパターニングする。
【００３２】
図１５は、図１４の工程と同じ工程におけるウェハ１０１の部分上面図を示している。図１５に示すように、窒化膜層１０９を酸化膜８１３のパターンに従って除去することにより、層１０７が、領域６０５の酸化膜構造１００１と１００３との間の位置を含む場所で露出する。
【００３３】
図１６は、図１４及び１５に示す同じ工程におけるウェハ１０１の部分側部断面図を示している。図１６の実施形態では、層１１１の内、酸化膜８１３によって被覆される部分が領域６０１及び６０３に残留する。しかしながら、他の実施形態では、領域６０１及び６０３の層１１１の全てが酸化される。
【００３４】
図１７は、酸化膜８１３を除去し、かつ層１０７の露出部分を除去した後の図１６と同じ部分側部断面図を示している。一の実施形態では、酸化膜は、窒化膜及び層１０５のシリコン（または、他の材料）をエッチングし難く、かつ酸化膜を選択的にエッチングするエッチャントで除去される。一の実施形態では、ＨＦ（フッ酸）浸漬、またはＣ４Ｆ８ガス、アルゴンガス、及びＣＯガスへの暴露を利用することができる。或る実施形態では、酸化膜８１３は、層１０５のエッチング前には除去されない、または後続の工程で除去することができる。
【００３５】
図１８は、図１７と同じ工程におけるウェハ１０１の部分上面図を示している。図１８の実施形態では、領域６０１及び６０３の層１１１の残留部分が、酸化膜８１３の除去によって露出する。
【００３６】
図１９及び２０は部分側部断面図であり、そして図２１は、層１０５を層１０９のパターンに従ってパターニングした後の（図１８に示す図に続く）部分上面図である。このパターニングを行なっている間、層１１１の全ての残留部分が層１０９の上から除去される。
【００３７】
一の実施形態では、層１０５の一部分が、層１０５の内、層１０９によって被覆されない部分をエッチングすることにより除去される。一の実施形態では、積層構造（絶縁層の上に半導体層が設けられる構造）ウェハ１０１を、層１０９の窒化膜、及び層１０３の酸化膜をエッチングし難く、かつ層１０５の材料を選択的にエッチングするエッチャントに曝す。
【００３８】
別の実施形態では、層１０５を複数工程プロセスでパターニングすることができ、このプロセスでは、層１０５の一部分が、層１０９の一部分もエッチングする非選択性エッチング（例えば、ＣＦ４）を使用して除去される。次に、ウェハ１０１に第２エッチングを施し、第２エッチングは異方性エッチングであり、かつ非選択性エッチングよりも窒化膜をエッチングし難いという意味で窒化膜に対して非常に高い選択性を示す。異方性エッチングを使用することにより、層１０５の残留構造の側壁を非常に平滑に、かつ一層垂直に形成することができる。第３エッチングを使用して、層１０５の残留露出部分をエッチングする。この第３エッチングは、層１０３の材料をエッチングし難いという意味で当該材料に対して選択性を示す。或る実施形態では、このエッチャントは層１０９の窒化膜をエッチングし難いという意味で当該窒化膜に対して選択性を示す。或る実施形態では、層１０９の一部分は、層１０５をパターニングした後に残る。他の実施形態では、層１０９は除去することができる。
【００３９】
別の実施形態では、層１０５に対する部分エッチングを施して、層１０９を層１０３が露出する前に除去することができる。この実施形態では、層１０７が、層１０５の残留部分のハードマスクとして使用される。この実施形態は、層１０９を、後続の処理の前に除去する必要があり、かつ当該層１０９を除去するために使用される処理によって、層１０３が当該層１０３が露出したとすると不所望に除去される恐れがある場合に好ましい。この実施形態では、層１０７の膜厚は更に厚い寸法とすることができる。
【００４０】
図２０によれば、窒化膜構造１４０３及び１４０５を利用して半導体フィン構造２００３及び２００５を層１０５に形成する。一の実施形態では、フィン構造２００３と２００５との間隔（図２０に示す左から右への寸法）は、ウェハ１０１をマスクするために使用されるフォトリソグラフィプロセスにおける限界寸法よりも短い。これによって、更に多くのフィンを単位面積当たりに配置することができる。
【００４１】
図１９に示すように、層１０５を領域６０１及び６０３においてパターニングすることにより、ソース／ドレイン構造１９０３及び１９０５のそれぞれを層１０５に形成する。
図２１は、層１０５における半導体マルチフィン構造２１０１全体のパターンを示している。図２１では、このパターンは、層１０５の残留部分を被覆する層１０９のパターンである。図２１に示すように、層１０３は、フィン構造２００３（構造１４０３の下に位置する）とフィン構造２００５（構造１４０５の下に位置する）との間から露出する。
【００４２】
或る実施形態では、層１０５の構造２１０１に更に別の処理を施す、例えば構造２００３及び２００５を薄くし（後続の酸化プロセスを利用して）、そしてイオン注入を行なってチャネル領域に不純物をドープする。
【００４３】
図２２は、ゲート構造２２０１をフィン構造２００３及び２００５の上に形成した後のウェハ１０１の部分側面図を示している。一の実施形態では、ゲート構造２２０１は、ゲート酸化膜２２０４をフィン構造の上に形成し、次にゲート材料（例えば、ポリシリコン）層をゲート酸化膜２２０４の上に堆積させることにより形成される。次に、ゲート材料層をパターニングする。或る実施形態では、ゲート材料層は、パターニングの前に平坦化することによりゲートをパターニングする際の起伏を小さくすることができる。
【００４４】
ゲート構造２２０１を形成した後、ソース／ドレイン領域を、ゲート構造２２０１の外側の半導体層１０５に形成する（例えば、イオン注入により）。図示の実施形態では、ソース／ドレイン領域はソース／ドレイン構造１９０３及び１９０５に位置するだけでなく、ゲート構造２２０１の外側に位置するフィン構造２００３及び２００５の一部分にも位置する。一の実施形態では、層１０９の内、ゲート構造２２０１の外側に位置する部分は、ソース／ドレイン領域をイオン注入で形成する前に除去される。
【００４５】
図示の実施形態では、或る電圧（閾値電圧よりも大きい電圧）をゲート構造２２０１に印加することによって反転層を、構造２００３及び２００５の側壁に沿って位置する縦型チャネル領域２２０２，２２０３，２２０５、及び２２０７に形成する。キャリア（例えば、電子または正孔）は、閾値電圧がゲート構造２２０１に印加されると、チャネル領域の中をほぼ水平に輸送される（図２２を見たときの紙面に向かう、または紙面から出て行く方向に）。或る実施形態では、チャネル領域は図２２に示す深さとは異なる深さを有することができる。例えば、或る実施形態では、チャネル領域は一つのフィン構造の内部で重なり合う可能性がある（例えば、チャネル領域２２０２及び２２０３がフィン構造２００３の内部で重なり合う）。
【００４６】
図２３は、ソース／ドレインコンタクト２３０３及び２３０７をソース／ドレイン構造１９０３及び１９０５にそれぞれ形成した後のウェハ１０１の部分上面図である。図２３は、ゲート構造２２０１へのゲートコンタクト２３０９も示している。
【００４７】
後続の処理をウェハ１０１に施すことができ、例えば相互接続層（相互接続部及び層間誘電体）及び接続構造（例えば、ボンディングパッド）を層１０３の上に、更に層１０５の残留部分の上に形成する。ウェハを個片化して（例えば、ソーイングにより）複数の集積回路チップとし、次に集積回路パッケージにパッケージングすることができる。
【００４８】
マルチゲートＦｉｎＦＥＴを一つだけ図に示しているが、ウェハ１０１の他の部分は、図示のＦｉｎＦＥＴと同時に形成される他のＦｉｎＦＥＴを含むことができる。これらの他のＦｉｎＦＥＴの内の幾つかのＦｉｎＦＥＴは相互に接続することができる。ＦｉｎＦＥＴはＮチャネル導電型またはＰチャネル導電型とすることができ、いずれの導電型とするかは、チャネルドーピング及びソース／ドレインドーピングによって変わる。
【００４９】
酸化構造を半導体フィン構造のパターニングに利用することにより、複数のフィン構造の間の間隔がリソグラフィーの最小加工寸法よりも小さいＦｉｎＦＥＴが実現する。更に、酸化構造を使用することにより、初期パターニング構造（例えば、図１０の層１１１のパターニング済み構造）の幅を、スペーサパターニング構造を使用してフィンを画定する場合に得られる初期パターニング構造の幅よりも短くすることができる。酸化構造を使用することにより、このような初期構造の幅を相対的に狭くすることができるので、フィン構造の間隔を狭くすることができる。
【００５０】
これらの図は、２つのフィン構造２００３及び２００５を有するマルチフィン半導体構造２１０１を形成する様子を示している。しかしながら、他の実施形態では、フィン構造を一つだけ形成することができる。更に、他の実施形態では、更に多くのフィン構造を形成することができる。例えば、図２には、構造２０３と２０１との間に延びるフィン構造（２０５）が一つだけ示される。このような構造２０５によって２つの半導体フィン構造２００３及び２００５が層１０５に図示の実施形態において形成される。しかしながら、他の実施形態では、構造２０１と２０３との間に延び、かつ離間する複数の構造を形成することができるので、更に多くのフィン構造が構造１９０３と１９０５との間に延びる。
【００５１】
パターニングするために使用される層（例えば、１１５，１１３，１１１，１０９，及び１０７）が、特定の材料（例えば、酸化膜、窒化膜）を特定の組み合わせで使用するものとして上に記載されるが、他の実施形態では、他の材料をパターニング層に、異なる組み合わせで、そして／または異なる構成で利用することができる。このような実施形態では、このような材料を除去するために利用されるエッチング化学種は、上に説明したように、これらの材料に対してエッチング選択性を示すことになる、または他のプロセスによって得られるエッチング選択性を示すことになる。
【００５２】
上の記述はＦｉｎＦＥＴに関連して行なわれているが、チャネル構造を形成するために酸化することができる構造は、他のタイプのトランジスタにおいて使用することができ、これらのトランジスタとして、例えば縦型チャネル領域を有する他のタイプのトランジスタを挙げることができ、このトランジスタでは、キャリアの輸送がこれらの領域においてほぼ水平に行なわれる。
【００５３】
上の記述はＦｉｎＦＥＴの形成に関連して行なわれているが、他の構造（例えば、メサ構造）を、酸化可能な材料を酸化して得られる酸化膜をパターンとして使用することにより形成することができる。
【００５４】
一の実施形態では、半導体素子を形成する方法において、半導体層を有する基板を設け、そしてパターンを形成して、半導体構造を半導体層に形成する。パターンを形成する方法では、酸化可能な層を半導体層の上に設け、酸化可能な層の側壁を酸化して酸化膜マスクを形成し、そして酸化の後、酸化膜マスクをパターンとして残しながら酸化可能な層の材料を除去して半導体構造を形成する。
【００５５】
別の実施形態では、フィンを半導体層に形成する方法において、第１層を半導体層の上に形成し、酸化可能な層を第１層の上に形成し、第１マスクを酸化可能な層の上に形成し、酸化可能な層を第１マスクに従ってエッチングし、そして第２マスクをフィン用の領域に酸化可能な層をエッチングした後に形成する。本方法では更に、酸化プロセスを施して２つの酸化膜構造を酸化可能な層の２つの反対側の側壁に第２マスクの位置に形成し、２つの酸化膜構造の間の酸化可能な層を酸化プロセスを施した後に除去し、そして第１層を、２つの酸化膜構造の間の除去済みの酸化可能な層の位置を含む位置で、第１層の厚さに亘ってエッチングする。このエッチングにより、第１層の材料が２つの酸化膜構造の位置に残留する。本方法では更に、半導体層をエッチングして２つのフィンを２つの酸化膜構造の位置に形成する。
【００５６】
別の実施形態では、半導体素子構造を形成する方法において、半導体層を設け、第１層を半導体層の上に、酸化可能な層を第１層の上に、そしてマスク層を酸化可能な層の上に形成する。本方法では更に、マスク層をパターニングして、第１ソース／ドレインパターン及び第２ソース／ドレインパターンと、そして第１ソース／ドレインパターンと第２ソース／ドレインパターンとの間のチャネルパターンと、を残す。本方法では更に、酸化可能な層を第１ソース／ドレインパターン、第２ソース／ドレインパターン、及びチャネルパターンに従ってパターニングして、酸化可能な層の内、第１ソース／ドレインパターン及び第２ソース／ドレインパターンの下に位置するソース／ドレインパターン部分、及び酸化可能な層の内、チャネルパターンの下に位置するチャネルパターン部分を残す。酸化可能な層の内のソース／ドレインパターン部分の側壁、及び酸化可能な層の内のチャネルパターン部分の側壁が露出する。本方法では更に、パターニング済みマスクをチャネルパターンの上に形成し、第１ソース／ドレインパターン及び第２ソース／ドレインパターンを、酸化可能な層の内のソース／ドレインパターン部分の上から除去し、そして酸化を行なって、酸化膜を、酸化可能な層の内のチャネルパターン部分の２つの側壁の上に成長させ、そして酸化膜層を、酸化可能な層の内のソース／ドレインパターン部分の上に成長させる。本方法では更に、パターニング済みマスクをチャネルパターンの上から除去し、酸化可能な層の内、チャネルパターン部分の２つの側壁の上の酸化膜の間のパターニング済みマスクの位置の部分を除去し、そして酸化可能な層の内の当該部分を除去した後、半導体層をパターニングする。半導体層をパターニングする操作では、２つの半導体構造を、チャネルパターン部分の２つの側壁の上に前に形成されていた酸化膜の位置に形成する。
【００５７】
本発明の特定の実施形態について示し、そして記載してきたが、この技術分野の当業者であれば、本明細書において提供される示唆に基づいて、更に別の変更及び変形を本発明、及び本発明の広範囲の態様から逸脱しない限り加えることができ、従って添付の請求項が、これらの請求項の範囲に、全てのこのような変更及び変形を、本発明の真の技術思想及び技術範囲に属するものとして含むものであることが理解できるであろう。
【図面の簡単な説明】
【００５８】
【図１】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図２】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図３】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図４】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図５】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図６】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図７】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図８】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図９】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図１０】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図１１】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図１２】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図１３】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図１４】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図１５】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図１６】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図１７】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図１８】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図１９】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図２０】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図２１】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図２２】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分側部断面図。
【図２３】本発明の一の実施形態によるウェハの種々の製造工程におけるウェハの部分上面図。
【図１】
2009537989.tif 000003
【図２】
2009537989.tif 000004
【図３】
2009537989.tif 000005
【図４】
2009537989.tif 000006
【図５】
2009537989.tif 000007
【図６】
2009537989.tif 000008
【図７】
2009537989.tif 000009
【図８】
2009537989.tif 000010
【図９】
2009537989.tif 000011
【図１０】
2009537989.tif 000012
【図１１】
2009537989.tif 000013
【図１２】
2009537989.tif 000014
【図１３】
2009537989.tif 000015
【図１４】
2009537989.tif 000016
【図１５】
2009537989.tif 000017
【図１６】
2009537989.tif 000018
【図１７】
2009537989.tif 000019
【図１８】
2009537989.tif 000020
【図１９】
2009537989.tif 000021
【図２０】
2009537989.tif 000022
【図２１】
2009537989.tif 000023
【図２２】
2009537989.tif 000024
【図２３】
2009537989.tif 000025
【国際調査報告】
2009537989.tif 000026