(57)【要約】  ２枚のＤＢＣウエハは、サンドイッチ方式で半導体ダイを受ける、パターニングされた第１の導電性表面を有する。リードフレームは、末端がパッケージ内部に延び、ダイ端子に接続する。各ウエハの外側の導電性表面は半導体の二面冷却に利用可能である。【選択図】  図１３
2009538534.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向する第１の表面及び第２の表面のそれぞれに設けられた第１の電源電極及び第２の電源電極を有する第１の半導体ダイと、
互いに絶縁されている第１の表面及び第２の表面のそれぞれに設けられた第１の導電層及び第２の導電層をそれぞれが有する第１の絶縁板及び第２の各絶縁板であり、前記半導体ダイの前記第１の電源電極及び前記第２の電源電極が前記第１の絶縁板及び前記第２の絶縁板それぞれの前記第１の導電層に電気的且つ機械的に固定されて、前記第１の絶縁板及び前記第２の絶縁板が、これらの絶縁板間に前記半導体ダイを挟んだサンドイッチ構造体を成している、第１の絶縁板及び第２の絶縁板と、
前記第２の絶縁板の前記第１の表面上にある少なくとも第１のリード導電体及び第２のリード導電体であり、前記サンドイッチ構造体内で前記第１の電源電極及び前記第２の電源電極のそれぞれに電気的に接続されており、前記サンドイッチ構造体の周縁部を越えて延びている、第１のド導電体及び第２のリード導電体と
を備え、前記第２の導電層が前記表面の外側にあり、前記半導体ダイを冷却するために双方とも露出している、薄い平坦な半導体パッケージ。
【請求項２】
前記第１の絶縁板及び前記第２の絶縁板が熱伝導性セラミックである、請求項１に記載の半導体パッケージ。
【請求項３】
前記半導体ダイがその第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の第３のリード導電体が前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びている、請求項１に記載の半導体パッケージ。
【請求項４】
前記半導体ダイはＭＯＳゲートデバイスである、請求項３に記載の半導体パッケージ。
【請求項５】
前記第１の絶縁板の前記第１の導電層が、前記半導体ダイを受ける平坦な中央部と、一段高い周縁領域とを有し、前記第２の電源電極が、前記第１の導電層の前記一段高い周縁領域上の導電性表面に接続している、請求項１に記載の半導体パッケージ。
【請求項６】
前記シリコンダイが第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の前記第３のリード導電体が、前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びており、前記第２の絶縁板上の前記第１の導電層の前記パターンが前記制御電極の形状に合致したさらなるパターンを有する、請求項６に記載の半導体パッケージ。
【請求項７】
前記パッケージが約４ｍｍ未満の厚さを有する、請求項１に記載の半導体パッケージ。
【請求項８】
前記パッケージが約４ｍｍ未満の厚さを有する、請求項５に記載の半導体パッケージ。
【請求項９】
前記パッケージが約４ｍｍ未満の厚さを有する、請求項７に記載の半導体パッケージ。
【請求項１０】
前記第１及び第２の絶縁板、並びに前記第１及び第２の絶縁板の導電層がＤＢＣ基板内に形成されている、請求項１に記載の半導体デバイス。
【請求項１１】
前記第１及び第２の絶縁板、並びに前記第１及び第２の絶縁板の導電層がＤＢＣ基板内に形成されている、請求項７に記載の半導体デバイス。
【請求項１２】
当該半導体パッケージパッケージの周囲に巻かれて押し付けられ、前記第１の絶縁板及び前記第２の絶縁板上の前記第２の電極と良好な熱伝達をし、前記電源電極及び前記リード導電体から間隔を空けて配置され、絶縁されている、Ｕ字型の金属製装着クリップをさらに含む、請求項１に記載の半導体パッケージ。
【請求項１３】
前記パッケージの周囲に巻かれて押し付けられ、前記第１及び第２の絶縁板上の前記第２の電極と良好な熱伝達をし、前記電源電極及び前記リード導電体から間隔を空けて配置され、絶縁されている、Ｕ字型の金属製装着クリップをさらに含む、請求項８に記載の半導体パッケージ。
【請求項１４】
前記パッケージの周囲に巻かれて押し付けられ、前記第１及び第２の絶縁板上の前記第２の電極と良好な熱伝達をし、前記電源電極及び前記リード導電体から間隔を空けて配置され、絶縁されている、Ｕ字型の金属製装着クリップをさらに含む、請求項１０に記載の半導体パッケージ。
【請求項１５】
両面冷却されることが可能な半導体パッケージであって、
第１のパターニングされた第１のＤＢＣウエハ及び第２のＤＢＣウエハと、
第１の電源電極及び第２の電源電極を有する少なくとも１つの半導体ダイと
を備え、
前記第１のＤＢＣウエハ及び前記第２のＤＢＣウエハの各々が、薄くて電気的に導電性であり、且つ電気的に絶縁性である板の両面に第１の導電層及び第２の導電層を有し、前記第１の導電層が、中央の平坦な領域から延びる周縁縁部を有し、前記半導体ダイの前記第２の電源電極が、前記第１のＤＢＣ層の前記第１の導電層の前記中央の平坦な領域に接続しており、前記第２のＤＢＣウエハの前記第１の導電層が、前記第１の電源電極のパターンと、前記第１のＤＢＣウエハの前記第１の導電層の前記周縁縁部とに合致したパターンを有し、前記第１のＤＢＣウエハが前記第２のＤＢＣウエハに、双方のＤＢＣウエハの間に前記半導体ウエハをサンドイッチする形で固定され、前記第１のＤＢＣウエハの前記第１の導電層の前記第１の電源電極及び前記縁部が前記第２のＤＢＣウエハの前記第１の導電層の前記パターン上の各領域と電気的に接触しており、リード導電体が、前記第２のＤＢＣウエハの前記第１の導電層の前記パターンに接続し、前記サンドイッチ構造体の周縁部を越えて延びている、半導体パッケージ。
【請求項１６】
前記シリコンダイがその第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の第３のリード導電体が前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びている、請求項１６に記載のパッケージ。
【請求項１７】
前記ダイがＭＯＳゲートデバイスである、請求項１７に記載のパッケージ。
【請求項１８】
前記パッケージが約４ｍｍ未満の厚さを有する、請求項１６に記載のパッケージ。
【請求項１９】
前記第１の半導体ダイと横方向に間隔を空けて配置され、両面それぞれに第１の電源電極及び第２の電源電極を有する第２の半導体ダイを含み、
前記第１の絶縁板及び前記第２の絶縁板上の前記第１の導電層が、前記第２の半導体ダイの前記第１の電源電極及び前記第２の電源電極に接触するための導電パターン部を有する、請求項１に記載のデバイス。
【請求項２０】
前記第１の半導体及び前記第２の半導体ダイが、それぞれ、ＭＯＳゲートデバイス及び並列接続のダイオードである、請求項２０に記載のデバイス。
【発明の詳細な説明】
【関連出願】
【０００１】
[0001]本出願は、２００６年５月２３日に提出された米国仮特許出願６０／７４７９５２と、２００７年５月２２日に提出された米国特許出願１１／７５１９３０の利益を主張するものであり、これらの特許出願の開示内容全体を、参照により本明細書に援用する。
【０００２】
[0002]本出願はまた、PACKAGE FOR HIGHPOWER DENSITY DEVICES（ＩＲ−３１７４）という発明の名称の２００６年１２月１９日に提出された米国特許出願１１／６４１２７０と、BOND-WIRELESS POWER PACKAGE WITH INTEGRATED CURRENT SENSORESPECIALLY SHORT CIRCUIT PROTECTION（ＩＲ−３１７５  Ｐｒｏｖ）という発明の名称の２００６年１月６日に提出された米国特許仮出願６０／７５６９８４と、STRESS-REDUCED BOND-WIRELESS PACKAGE FOR HIGH POWER DENSITY DEVICES（ＩＲ−３１７７  Ｐｒｏｖ）という発明の名称の２００６年１月２４日に提出された米国仮特許出願６０／７６１７２２に関連するものであり、これらの特許出願の開示内容全体を、参照により本明細書に援用する。
【技術分野】
【０００３】
[0003]本発明は半導体デバイスパッケージ及びその製造プロセスに関し、より詳細には、両面から冷却され得るパッケージに関する。
【背景技術】
【０００４】
[0004]半導体デバイスのハウジングとして両面銅接合（ＤＢＣ）ウエハを用いることが、上記の関連出願、特に米国特許出願１１／６４１２７０（ＩＲ−３１７４）に開示されている。これらのデバイスにおいて、ウエハの上部銅層の導電性表面は、たとえば、ＩＧＢＴ又はパワーＭＯＳＦＥＴ（若しくは他のＭＯＳゲートデバイス）、或いはダイオードなどの１つ又は複数の半導体デバイスの下部電極を受ける平坦な窪んだ表面を有するようにパターニングされる。次いで、ダイの上部電極は適当な基板上に装着され得る。パッケージはまた、特にＤＢＣウエハの反対面すなわち下面から冷却され得る。
【発明の概要】
【０００５】
[0005]本発明によれば、第２のＤＢＣウエハは、（米国特許出願１１／６４１２７０のように）第１のＤＢＣウエハの導電層の窪みの中に装着された１つ又は複数の半導体ダイの上部電極を受けるようにパターニングされた上部導電層を備えており、この２枚のウエハは中央に含まれた半導体ダイにサンドイッチ方式で接続している。次いで、双方のウエハの外側の導電層はサンドイッチ構造体内の半導体ダイの２つの表面を冷却するために露出される。電極端子を備えたリードフレームを２枚のウエハの間に捕捉することもでき、リードフレームはサンドイッチ構造体の周縁部を越えて延び、外部の回路に接続する。
【０００６】
[0006]導電性Ｕ字型クリップは冷却を高めるためにパッケージの反対面に固定され、冷却液に浸漬され得る。
【０００７】
[0007]本発明は複数の利点を提供する。
【０００８】
[0008]すなわち、本発明は以下の利点を提供する。
ａ）機械的特性の向上
ｉ）応力が低減された両面冷却半導体ダイ
ii）半導体ダイに適合した熱膨張係数を有する材料の選択
iii）適合した熱膨張係数による信頼性の向上
iv）直接冷却液と接触しており、過酷な環境で使用可能な気密封止された頑丈なパッケージ
ｂ）電気的特性及び熱的特性の向上
ｉ）半導体デバイスのすべてのパッドに広いはんだ付け接触面積を用いることによる共通パッケージ全体の低インダクタンス
ii）二面冷却すると共にはんだダイ取付け及び広い接触面績を用いた、低電気抵抗及び低熱抵抗による電流／電力能力の向上
iii）半導体ダイの両面における電気絶縁性
iv）利用可能なパッケージ空間の最適な使用及びそれによる最適な電力密度
ｃ）製造特性及び操作特性の向上
ｉ）事前に組み立てられた部品パッケージは、容易な操作及び容易なパワーモジュールへの集積に適している。
ｄ）下記による低い製造コスト及び低い試験コスト
ｉ）特定用途向けにカスタマイズせず、大量生産が可能であり、カスタマイズは末端消費者によってなされ、末端消費者は、カスタマイズした回路又はパワーモジュールにデバイスを組み合わせることができる。
iii）ＤＢＣカードをディスクリートパッケージされた素子に分離する前に、電気的／パラメトリック最終試験をＤＢＣカードレベルで行える。
iv）ディスクリート標準パッケージと同様に、完成したパッケージを試験し、認定することができ、これによって標準認定プロセス後に製品がリリースされる。
ｅ）特有の消費者の利点
ｉ）部品パッケージは最新のパワー基板の熱膨張係数に適合し、そのため多様な用途に魅力的である。
ii）用途が柔軟な組立て部品は、末端消費者において、基本的な「組立てキット」としてパッケージを用いて、特定用途向け回路に容易に組み合わせ可能である。
iii）より高価なＤＢＣ基板と主なパッケージの外形及び実装面積を用途とは独立させたままでの、カスタマイズされる外部リード及び外部端子の様々な可能性による用途の柔軟性
iv）ＤＢＣのセラミックの種類（たとえば、Ａｌ２Ｏ３セラミック、ＡｌＮセラミック、ＳｉＮセラミック、及び他のセラミック）を、用途の要件に合わせることによるコスト効率の良い材料の選択
ｆ）選択的機能の容易な実施
ｉ）パッケージは、ヒートシンク又はパワーモジュール基板への高効率で革新的な省スペースの垂直集積を可能にする基本素子である。
ii）パッケージのＨＶ絶縁により、両面冷却及び均一な直接液体冷却が実施可能であり、最大限の電力及びパッケージ密度が提供される。
iii）パッケージのＤＢＣ素子の露出したＣｕ層を、接地されたＥＭＩ遮蔽として用いることによって、追加のＥＭＩ遮蔽機能が実施され得る。
iv）ＨＶ絶縁パッケージ、たとえば露出したＣｕパッド上に取り付けられたゲート−ドライバ又はセンサなどの「スマート部品」の容易な集積
【０００９】
[0009]本発明のパッケージの主な用途は、大電流又は高電圧を切り替え、低インダクタンス及びＥＭＩ遮蔽を必要とする大電力回路及び大電力モジュールである。ＩＧＢＴ及びダイオードの組み合わせ、又はパワーＭＯＳＦＥＴを用いた高電圧用途、並びに（自動車用途又は臨界安全機能などの）過酷な環境条件すなわち厳しい温度サイクル条件での用途には高い信頼性が要求され、その要求は本発明によって満たされる。本発明は、空間が非常に限定されている条件及び高電力が要求されるさらなる用途に役立つ。
【図面の簡単な説明】
【００１０】
【図１】米国特許出願１１／６４１２７０（ＩＲ−３１７４）に開示されている単一のＤＢＣウエハを用いたパッケージの平面図である。
【図２】図１の切断線２−２に沿った図１の断面図である。
【図３】図１及び図２の分解斜視図と、パッケージの半導体ダイの別の向きを示す図である。
【図４】パッケージの代替構成の平面図である。
【図４ａ】パッケージの代替構成の平面図である。
【図５】図１、図２、及び図３のパッケージのさらなる代替の平面図であり、ダイが裏返しにされている図である。
【図６】図５の実施形態の分解斜視図である。
【図７】図１から図６のデバイスのさらなる実施形態の平面図であり、抵抗シャントバイアがＤＢＣ基板に形成されている図である。
【図８】図７の切断線８−８に沿った図７の断面図であり、ＤＢＣウエハの上部銅層の窪みにＭＯＳＦＥＴダイをさらに示す図である。
【図９】図２と同様であるが、はんだリフロー中にダイを位置決めするためのはんだ止めの凹部をさらに含む、パッケージの断面図である。
【図１０】図９の平面図である。
【図１１】ＤＢＣウエハに複数の抵抗シャントバイアを備えた、図９のパッケージの分解斜視図である。
【図１２】図１から図１０のパッケージがウエハスケールで処理され、個別に又は選択されたグループで個別化され得る、ＤＢＣ「カード」を示す図である。
【図１３】２枚のＤＢＣウエハの平面図であり、２枚のウエハが共に重ね合わされる場合、一方は半導体ダイを保持し、他方はダイの接続パターンを保持している図である。
【図１４】２枚のウエハを重ね合わせ、接続した後の、図１３のウエハの平面図である。
【図１５】図１４の切断線１５−１５に沿った図１４の断面図である。
【図１６】図１３、図１４、及び図１５のパッケージの斜視図である。
【図１７】図１６のパッケージに接続したＵ字型ヒートシンクの斜視図である。
【図１８】図１６のパッケージ用の代替のクリップ配置の斜視図である。
【図１９】液体冷却チャンバに装着された、図１６のパッケージの斜視図である。
【発明を実施するための形態】
【００１１】
[0029]図１、図２、及び図３は、米国特許同時係属出願１１／６４１２７０（ＩＲ−３１７４）の半導体デバイス３０の第１の実施形態を示す。半導体デバイス３０は半導体ダイ３１及びハウジング３２を備える。
【００１２】
[0030]半導体ダイ３１は、片面にはんだバンプ３３を受けるソース電極と、はんだバンプ３４を受けるゲート電極とを有し、その反対面にはんだプリフォーム３５を受けるドレイン電極を有する、シリコンベースの垂直導電パワーＭＯＳＦＥＴとすることができる。はんだバンプの代わりにはんだ付け可能な金属パッドを用いることができ、はんだプリフォームの代わりにはんだペーストを用いることができる。ダイ３１はシリコンダイとして示されているが、窒化ガリウム、炭化ケイ素などを含む任意の種類の半導体材料とすることができる。さらにダイ３１はパワーＭＯＳＦＥＴとして記載されているが、バイポーラトランジスタダイ、ＩＧＢＴダイ、ブレークオーバーデバイスダイ、ダイオードダイなどを含む任意の種類の半導体デバイスとすることができる。ＩＧＢＴとダイオードの共通パッケージは横方向に互いに間隔を空けて配置することができ、相互接続した上部電子及び下部電子を有することができる。用語ＭＯＳゲートデバイスは、少なくとも片面上のパワー電極と、オン状態とオフ状態の間でデバイスを切り替えるゲートとを有する任意の種類の半導体スイッチングデバイスを示す。用語ソース電極又はソース接点は、ＭＯＳＦＥＴのソース又はＩＧＢＴのエミッタを示す。同様に、用語ドレイン電極又はドレイン接点、及び（ＩＧＢＴの場合）コレクタ電極又はコレクタ接点は置き換えて用いることができる。
【００１３】
[0031]ハウジング３２は、下面で絶縁層４１に接合されている下部導電層４０と、上面で絶縁層に接合されている上部導電層４３とから成るウエハとすることができる。この種の構造体は「ＤＢＣ」と呼ばれる。上部導電層４３は、エッチングされる、又は中に形成されて、縁部５２によって少なくとも部分的に囲まれた平坦な下面５１を備えた窪み５０を有するようにパターニングされる。窪み５１及び縁部５２の表面は、たとえばはんだ濡れを最適化し、酸化に対して金属製容器を不動態化するため、並びに、はんだと銅及び表面５１にはんだ付けされるシリコン又は他の材料のダイとの間の金属間化合物を変化させることによって信頼性を高めるためにニッケルめっきされ得る。
【００１４】
[0032]層４０及び４３に用いられる導電性材料は、他の金属を用いることもできるが、好ましくは銅などの任意の高導電性金属とすることができる。中間層４１は、層４０及び４３を互いに絶縁するための任意の良質な電気絶縁体とすることができ、セラミック、好ましくはＡｌ２Ｏ３とすることができる。さらなる例として、ＡｌＮ及びＳｉＮを用いることもできる。層４０及び４３は、一般的には３００μｍである任意の所望の厚さとすることができるが、他の任意の所望の厚さ、一般的には３００から６００μｍの間の厚さを有することもできる。このようなＤＢＣ材料は市販されており、銅層４０及び４３が電気的に絶縁されなければならないが、一方の層で生じた熱が絶縁壁４１を通って他方の導電層に流れることができるように熱伝達されなければならないような半導体デバイスモジュールに一般的に用いられる。
【００１５】
[0033]窪み５１は、一般的に約１００μｍ未満の厚さとすることができるはんだ層３５と、一般的に約１００μｍ未満まで薄くすることができるダイ３１とを受けるのに十分な深さを有する。図１の例では、ダイは７０μｍの厚さ、はんだ３５は約１００μｍの厚さであり、表面５１と絶縁層４１の上面との間に１３０μｍの厚さの銅膜が残されている。
【００１６】
[0034]ダイ３１は窪み５０の表面５０に適切にはんだ付けされ、ダイ３１の上面は縁部５２の上面と少なくともほぼ同一平面上にある。はんだバンプ３３及び３４は、この平面から突出し、それによりパッケージが裏返しにされて、ワイヤボンドを必要とせずに接触バンプが回路基板上のトレースにはんだ付けされ得る。或いは、後のはんだ取付け用に、はんだバンプの代わりにはんだ付け可能なパッドを用いることができる。動作中にダイ３１で生じた熱はセラミック４１を通って銅層４０に伝導し、銅層４０はパッケージから熱を放散できる。具体的には、銅層４０はヒートシンクに熱的に接続可能で、このヒートシンクはドレイン３５及び導電層４０から電気的に絶縁される。
【００１７】
[0035]比較的大きい間隙がダイ３１の外縁部と縁部５２の内側表面との間に示されているが、この空間は、製造の容易さ及び利便性に見合った最小の大きさにまで低減され得る。さらに、残余間隙は絶縁ビードで充填され得る。
【００１８】
[0036]図３は、３Ａ及び３Ｂの位置に、ダイ３１の向きの他の２つの例を概略的に示す。
【００１９】
[0037]銅層４３の縁部５２は、図１、図２、及び図３において馬蹄型又はＵ字型であることが示されている。他の形状を用いることもできる。たとえば図１、図２、及び図３と同様の部品が同一の符号を有している図４では、層４３の窪み５１は縁部５０によって完全に囲まれている。図４ａは、縁部４３の両端部が取り除かれ、又は開かれてゲート接点３４及びソース接点３３への接触が単純化されている別の実施形態を示す。さらに、図４ａの実施形態では、成形中又はゲル充填中に空気混入が生じにくくなる。
【００２０】
[0038]図５及び図６は別の実施形態を示し、以下すべての図面において見られるように、同一の番号は同様の部品を示す。図５及び図６は、ソースバンプ及びゲートバンプ（又はＩＧＢＴなどの同等のバンプ）が窪んだ平坦な表面５１に面するように裏返しにされた、図１から図４のダイ３１を示す。図５及び図６では、図１から図４の上部銅層４３が、縁部のセグメント５２ａ及び５２ｂと、平坦な窪み基部５１ａ及び５１ｂとをそれぞれ有するセグメント４３ａと４３ｂに分離されている。短い舌片６５が窪み体５１ｂから延びている。次いで、裏返されたダイ３１は、表面５１ａにはんだ付けされるソースバンプ３３と、表面５１ｂにはんだ付けされ、上部導電層４３ａと４３ｂの間の間隙６６によってソースバンプ３３から絶縁されるゲートバンプ３４とで、はんだ付けされ得る。
【００２１】
[0039]図７及び図８は、少なくとも１つの抵抗性電流シャントがパッケージ７０（図８）内に形成されている、さらなる実施形態を示す。図７の絶縁層４１は、銅層４０及び４３が絶縁層４１に接合される前に穴を開けられた又は別の形で形成された貫通孔７１を有する。貫通孔７１は、層４０及び４３が絶縁体４１に接合された後に形成することもできる。次いで、適当な導電性材料７２（図８）で孔７１を充填して層４０及び４３を接続し、シャント抵抗を形成する。
【００２２】
[0040]要求されるシャント抵抗は用途に依存し、如何なる抵抗値も生じ得るが、所望の約０．１ｍオームより大きくすることができる。シャント抵抗値は、シャント内の許容可能な電力損失と、シャント抵抗７２両端の電圧降下７３との間の妥協となる。シャント７２は、パッケージ７０の熱経路に一体化され、ダイ３１のヒートシンク又は他の熱管理冷却によって自動的に冷却されることに留意されたい。
【００２３】
[0041]シャント７２の抵抗は貫通孔７１の形状及び長さとシャント材料７２の固有抵抗に依存する。孔７１は円形の断面を有して示されているが、他の形状を有してもよい。孔７１の長さは絶縁層の厚さであり、Ａｌ２Ｏ３などのセラミックの場合、３００μｍから６００μｍである。
【００２４】
[0042]シャント７２に用いられる材料は任意の所望の導電体、たとえば、銅又ははんだとすることができ、或いは比較的低い熱抵抗係数を有するマンガニンなどの材料とすることができる。絶縁層２１の表面にわたって均等に又は対称に分散される複数の平行シャントを用いてもよく、これは図７において、関連するダイ電極の下になる破線の円７２ａ、７２ｂ、７２ｃによって示されている。これは、より低いインダクタンス、より大きいシャント電流、及びより均一なシャント電流の分散という利点を提供する。
【００２５】
[0043]次に図９、図１０、及び図１１を参照すると、ダイ取付け時に、図８のデバイス又はパッケージ７０の表面５１にダイ３１を固定して配置し、ダイ縁部がフレーム５２に接触するのを防止するはんだ止め構造体が示されている。したがって、複数の窪み又は凹部８０がダイ３１の所望の位置の周りに形成され、ダイ取付けリフロー処理時にダイを自己整合する。凹部８０は、セラミック４１に達する丸底形状を有することが好ましい。
【００２６】
[0044]フレーム５２の内側に絶縁ラッカー又は他のはんだ止めを用いることも可能である。フラックスを用いたはんだペーストも用いることができるが、はんだペーストではなく、図示されるようにプリフォーム３５を用いて「平滑なはんだ」処理を利用することができる。はんだプリフォーム３５を用いる場合、はんだ処理をフォーミングガス雰囲気中で実行し、はんだ処理中にＤＢＣ金属製容器内部でダイが激しく移動することを避けることができる。凹部８０ははんだ止めの役割を果たし、温度サイクル中の銅及びセラミック間の結合力に対して金属製容器内部の応力解放ももたらす。
【００２７】
[0045]パッケージコストを最小限にするために、図８の個々のパッケージ７０（又は図１の３０）をＤＢＣカード上に同時に形成し、その後カードから個別化することができる。したがって、ＤＢＣカード９０を図１２に示した。このようなカードは５インチ×７インチ又は４インチ×６インチなどの寸法で生産され、上部及び下部銅層を備えた連続した中間セラミック層４１を有する。これらの層が同時にマスキングされ、エッチングされて、これまでの図面に示されるように上部層に窪み５２と、シャント７２及び凹部８０（図９及び図１０）などの他の特徴とを有する個々のパッケージ７０（又は３０）が画定される。パッケージと、パッケージ間の通路９５のパターニング後、様々なダイ３１をパッケージ位置に載せることができる。シャントは、ダイ３１が組み立てられ、適所にはんだ付けされる前に試験することができ、各パッケージはパッケージの個別化前に試験することができることに留意されたい。さらに、パッケージに載せられるダイは、ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオードなどの組み合わせなど多様なダイであってもよい。
【００２８】
[0046]歩留まりを低減するためにシリコン又は他のダイを各パッケージに装着する前に、シャント７２値を試験することが非常に望ましい。ウエハレベルで試験が実施された後、ＤＢＣ金属製容器は、通路９５で切断、ダイシング、又は物理的に割ることによって個別化され得る。
【００２９】
[0047]パッケージは２つ以上のパッケージの塊で個別化され得ることに留意されたい。２パッケージの塊が、図１２の右半分に示されている。
【００３０】
[0048]バイアはカード１２上の選択されたパッケージ位置において、及び一塊のパッケージの中から選択されたパッケージにおいて省くことができることにも留意されたい。
【００３１】
[0049]カード９０上のパッケージ形成は、消費者へのパッケージの出荷に関して利点を有する。カードはそのまま消費者に出荷され、ユーザ側でユーザによって個別化され得る。カードは、出荷用に適当なホイルで保護することができ、エンドユーザによってパッケージが容易に折り取られるように、すなわち個別化されるように、予めスクライブ線を形成することができる。
【００３２】
[0050]さらなる導電性ヒートシンク又は導電板１３１をはんだ又は導電性接着剤によってデバイス３０の導電性部分に取り付けて、デバイス３０に追加の両面冷却を提供することができる。導電板１３１は絶縁層３１によってデバイス３０から電気的に絶縁される。
【００３３】
[0051]本発明によれば、第２のＤＢＣ又は他のウエハ／基板が、図１から図１２の第１のＤＢＣウエハの上部表面における露出した電極と接触するように設けられる。
【００３４】
[0052]したがって、図１３は、図１から図１２、特に図４ａのウエハと同様の第１のＤＢＣウエハ２００を示し、ＭＯＳＦＥＴ（又はＩＧＢＴ）ダイは（図４ａのものとは異なる形状の）ソース接点３３及びゲート接点３４を有する。ダイ３１は銅層４３における窪み５１の表面５０にはんだ付けされ、図示されているように、縁部５２ａ及び５２ｂと間隔を空けて配置される。図１３及び図１５は、ＤＢＣウエハ２００の第２の導電（銅）層４０及び絶縁基板４１も示す。
【００３５】
[0053]本発明の一態様によれば、第２のＤＢＣウエハアセンブリ２３０が設けられて（図１３、図１４、図１５、及び図１６）、ウエハ２００のソース接点３３、ゲート３４接点、及びドレイン接点３５への接点接続がもたらされ、第２の冷却可能表面がアセンブリにもたらされる。
【００３６】
[0054]したがって、第２のＤＢＣウエハ２３０はウエハ２００の本体のような本体から成り、下部銅層２３２（図１５）と、ソーストレース２４０、ゲートトレース２４１、及びドレイン（縁部）トレース２４２を有するようにパターニングされた上部銅層とを備えた中間セラミック体２３１を有する。ドレイン縁部２４２は、要望に応じて、図１３及び図１４における左手側に延在することができ、別個のドレイン接点リードがその位置で接続され得る。すべてのトレースはセラミック層２３１の表面までエッチングされ、互いに絶縁される。トレースは、図１４及び図１５に示されているように、ウエハ２００が図１３の位置からウエハ２３０の上方及び上部で回転し、ソース金属３３、ゲート金属３４、及び縁部５２ａ、５２ｂそれぞれと接触しているトレース２４０、２４１、及び２４２でダイ３１を挟持できるように配置される。
【００３７】
[0055]導電性リード２５０、２５１、２５２の導電性リードフレームは、それぞれトレース２４１、２４０、２４２にはんだ付けされ、サンドイッチ構造体の周縁部を越えて延在してデバイスの端子として働くことができる。
【００３８】
[0056]トレース２４１、２４０、及び２４２を、はんだ又は導電性エポキシなどによって電極３４、３３、及び５２ａ、５２ｂに接続することができ、同時に、リードフレーム２５０、２５１、２５２をトレース２４１、２４０、及び２４２に接着して固定することができる。追加のダイ及び追加の対応するリードフレーム端子を、サンドイッチ構造体内の共通パックされたダイ用に、要望に応じて追加することができる。
【００３９】
[0057]ダイ３１、ウエハ２００、及びウエハ２３０の組み立てられたサンドイッチ構造体は、次いで図１５及び図１６に示されるように、銅導電体４０及び２３２の外側表面を露出させて、任意の適当な既知のプラスチック製絶縁鋳型の塊２６０（図１５及び図１６）でオーバーモールドすることができる。
【００４０】
[0058]次に完成した構造体は、外気又は液体冷却材によってダイ３１の両面と、絶縁された銅導電体４０及び２３２（図１４、図１５、及び図１６）とから冷却され得る。
【００４１】
[0059]したがって、図１３から図１６の新規なアセンブリにおいて、下部ＤＢＣウエハ２３０は、ＤＢＣウエハ２００の内側のダイ３１への接点パッドを提供する。ダイ３１は任意のＭＯＳゲートデバイス又はダイオードなどとすることができ、複数のダイをＤＢＣウエハ２００に装着し、下部ＤＢＣウエハ２３０内の適当な導電性トレースによって接触させることもできる。したがって、２つ以上のダイの如何なる共通パック、たとえば高い側及び低い側のスイッチも、単一のサンドイッチ構造体内に収めることができる。
【００４２】
[0060]前述した凹型構造体、ソルダーレジスト、調節素子などの適当な手段を設け、はんだ付け時に上部及び下部のＤＢＣウエハを位置合わせすることができる。さらに、絶縁層、はんだ止めレジスト、ポリイミド箔などの手段を設けて、アークの発生又は電圧破壊を防ぎ、端子間の沿面距離すなわち間隔を増大することができる。選択的エッチングを用いて、ＤＢＣ「金属製容器」、半導体ダイ、及び下部ＤＢＣの間の臨界距離を増大することもできる。アンダーフィルエポキシを用いることもできる。
【００４３】
[0061]図１５及び図１６のサンドイッチ構造体は極めて平坦であり、１ｍｍから１．５ｍｍの典型的なＤＢＣウエハの厚さを有し、サンドイッチ構造体の厚さは２ｍｍから３ｍｍになることに留意されたい。ＤＢＣウエハサンドイッチ構造体は、たとえばサンドイッチ構造体内のダイの数に応じて１０ｍｍから１５ｍｍの長さ及び幅を有することができる。複数のダイが用いられる場合、図１６に示されているように、追加のリードフレーム端子、たとえば端子２７０、２７１、及び２８０がアセンブリに加えられ、端子２５０、２５１、２５２とは反対側のサンドイッチ構造体縁部から延びることができる。様々なリードフレーム端子が、形状、厚さ、材料、めっきなどにおいて、特定用途向けにカスタマイズされ得る。
【００４４】
[0062]ここで、図１５及び図１６のアセンブリを、二面冷却が容易に実施されるように装着することが可能になる。したがって、２つの別個の金属製ヒートシンク板を、図１５及び図１６の銅層４０及び２３２に接着又ははんだ付けなどによって固定することができる。
【００４５】
[0063]図１７は、図１５及び図１６の銅層４０及び２３２の表面にわたって機械的にばねが付けられ、それらの表面と圧接し得るＵ字型の金属製クリップ３００を示す。ＤＢＣサンドイッチ構造体の両面から確実に良好な冷却を行うために、はんだ、熱導電性接着剤、又は熱グリースも用いることができる。
【００４６】
[0064]２組のリード２５０、２５１、２５２と、２７０、２７１、２７２がハウジングの両側から、且つハウジング内の絶縁されたダイから延びる場合、クリップ３００は、図１８に示された位置に回転され得る。
【００４７】
[0065]端子２５０、２５１、及び２５２は銅板４０及び２３２から絶縁されているため、冷却可能な表面を冷却液にさらすことは図１７のアセンブリで特に可能である。したがって、図１９に示されているように、アセンブリ３００は、端子２５０、２５１、２５２に隣接した端部表面において、冷却槽３１１の上部を密封する取付け板３１０に固定され得る。冷却液は要望に応じてチャンバ３１１内において、又はチャンバ３１１を出入りして循環され得る。
【００４８】
[0066]本発明を特定の実施形態に関連して説明したが、他の多くの改変形態及び変更形態と他の使用が当業者にとって明らかになるであろう。したがって、本発明を本明細書における特定の開示に限定しないようにされたい。
【図１】
2009538534.tif 000003
【図２】
2009538534.tif 000004
【図３】
2009538534.tif 000005
【図４】
2009538534.tif 000006
【図４ａ】
2009538534.tif 000007
【図５】
2009538534.tif 000008
【図６】
2009538534.tif 000009
【図７】
2009538534.tif 000010
【図８】
2009538534.tif 000011
【図９】
2009538534.tif 000012
【図１０】
2009538534.tif 000013
【図１１】
2009538534.tif 000014
【図１２】
2009538534.tif 000015
【図１３】
2009538534.tif 000016
【図１４】
2009538534.tif 000017
【図１５】
2009538534.tif 000018
【図１６】
2009538534.tif 000019
【図１７】
2009538534.tif 000020
【図１８】
2009538534.tif 000021
【図１９】
2009538534.tif 000022
【手続補正書】
【提出日】平成21年1月21日(2009.1.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
互いに対向する第１の表面及び第２の表面のそれぞれに設けられた第１の電源電極及び第２の電源電極を有する第１の半導体ダイと、
互いに絶縁されている第１の表面及び第２の表面のそれぞれに設けられた第１の導電層及び第２の導電層をそれぞれが有する第１の絶縁板及び第２の各絶縁板であり、前記半導体ダイの前記第１の電源電極及び前記第２の電源電極が前記第１の絶縁板及び前記第２の絶縁板それぞれの前記第１の導電層に電気的且つ機械的に固定されて、前記第１の絶縁板及び前記第２の絶縁板が、これらの絶縁板間に前記半導体ダイを挟んだサンドイッチ構造体を成している、第１の絶縁板及び第２の絶縁板と、
前記第２の絶縁板の前記第１の表面上にある少なくとも第１のリード導電体及び第２のリード導電体であり、前記サンドイッチ構造体内で前記第１の電源電極及び前記第２の電源電極のそれぞれに電気的に接続されており、前記サンドイッチ構造体の周縁部を越えて延びている、第１のド導電体及び第２のリード導電体と
を備え、前記第２の導電層が前記表面の外側にあり、前記半導体ダイを冷却するために双方とも露出している、薄い平坦な半導体パッケージ。
【請求項２】
前記第１の絶縁板及び前記第２の絶縁板が熱伝導性セラミックである、請求項１に記載の半導体パッケージ。
【請求項３】
前記半導体ダイがその第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の第３のリード導電体が前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びている、請求項１に記載の半導体パッケージ。
【請求項４】
前記半導体ダイはＭＯＳゲートデバイスである、請求項３に記載の半導体パッケージ。
【請求項５】
前記第１の絶縁板の前記第１の導電層が、前記半導体ダイを受ける平坦な中央部と、一段高い周縁領域とを有し、前記第２の電源電極が、前記第１の導電層の前記一段高い周縁領域上の導電性表面に接続している、請求項１に記載の半導体パッケージ。
【請求項６】
当該半導体パッケージの周囲に巻かれて押し付けられ、前記第１の絶縁板及び前記第２の絶縁板上の前記第２の電極と良好な熱伝達をし、前記電源電極及び前記リード導電体から間隔を空けて配置され、絶縁されている、Ｕ字型の金属製装着クリップをさらに含む、請求項１に記載の半導体パッケージ。
【請求項７】
両面冷却されることが可能な半導体パッケージであって、
第１のパターニングされた第１のＤＢＣウエハ及び第２のＤＢＣウエハと、
第１の電源電極及び第２の電源電極を有する少なくとも１つの半導体ダイと
を備え、
前記第１のＤＢＣウエハ及び前記第２のＤＢＣウエハの各々が、薄くて電気的に導電性であり、且つ電気的に絶縁性である板の両面に第１の導電層及び第２の導電層を有し、前記第１の導電層が、中央の平坦な領域から延びる周縁縁部を有し、前記半導体ダイの前記第２の電源電極が、前記第１のＤＢＣ層の前記第１の導電層の前記中央の平坦な領域に接続しており、前記第２のＤＢＣウエハの前記第１の導電層が、前記第１の電源電極のパターンと、前記第１のＤＢＣウエハの前記第１の導電層の前記周縁縁部とに合致したパターンを有し、前記第１のＤＢＣウエハが前記第２のＤＢＣウエハに、双方のＤＢＣウエハの間に前記半導体ウエハをサンドイッチする形で固定され、前記第１のＤＢＣウエハの前記第１の導電層の前記第１の電源電極及び前記縁部が前記第２のＤＢＣウエハの前記第１の導電層の前記パターン上の各領域と電気的に接触しており、リード導電体が、前記第２のＤＢＣウエハの前記第１の導電層の前記パターンに接続し、前記サンドイッチ構造体の周縁部を越えて延びている、半導体パッケージ。
【請求項８】
前記シリコンダイがその第１の表面上に導電性制御電極を有し、前記第２の絶縁板の前記第１の表面上の第３のリード導電体が前記制御電極に接続しており、前記第１のリード導電体及び前記第２のリード導電体と同程度延びている、請求項７に記載の半導体パッケージ。
【請求項９】
前記第１の半導体ダイと横方向に間隔を空けて配置され、両面それぞれに第１の電源電極及び第２の電源電極を有する第２の半導体ダイを含み、
前記第１の絶縁板及び前記第２の絶縁板上の前記第１の導電層が、前記第２の半導体ダイの前記第１の電源電極及び前記第２の電源電極に接触するための導電パターン部を有する、請求項１に記載の半導体パッケージ。
【請求項１０】
前記第１の半導体及び前記第２の半導体ダイが、それぞれ、ＭＯＳゲートデバイス及び並列接続のダイオードである、請求項９に記載の半導体パッケージ。
【国際調査報告】
2009538534.tif 000023