(57)【要約】  多層基板において複数の層の間を接続するビアの設計を行うビア設計装置であって、複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定部と、形状設定部により設定された形状パラメータに基づいてビアのインピーダンスを算出するインピーダンス算出部とを備えた。
2009066379.tif 000002
【特許請求の範囲】
【請求項１】
多層基板において複数の層の間を接続するビアの設計を行うビア設計装置であって、
少なくとも前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定部と、
前記形状設定部により設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出部と
を備えるビア設計装置。
【請求項２】
前記ビア設計装置において、
前記孔は、円筒であることを特徴とする請求項１記載のビア設計装置。
【請求項３】
前記ビア設計装置において、
前記形状パラメータは、前記導電部の厚さと、前記円筒の半径と、前記導電部の中心角と、前記複数の層の少なくとも１つである電源層からの最短距離とのいずれかを含むことを特徴とする請求項２記載のビア設計装置。
【請求項４】
前記ビア設計装置において、
前記導電部が１個である場合、前記インピーダンス算出部は、前記導電部の特性インピーダンスを算出することを特徴とする請求項１記載のビア設計装置。
【請求項５】
前記ビア設計装置において、
前記導電部が２個である場合、前記インピーダンス算出部は、前記導電部の差動インピーダンスを算出することを特徴とする請求項１記載のビア設計装置。
【請求項６】
前記ビア設計装置において、
前記形状設定部は、前記形状パラメータの複数の値を設定し、
前記インピーダンス算出部は、前記形状パラメータの複数の値のそれぞれに対して前記インピーダンスの値を算出し、該算出されたインピーダンスの値のうち所定の第１条件を満たすインピーダンスの値と該インピーダンスの値に対応する形状パラメータの値とを選択することを特徴とする請求項１記載のビア設計装置。
【請求項７】
前記ビア設計装置において、
前記インピーダンス算出部により算出されたインピーダンスの値が所定の第２条件を満たさない場合、前記形状設定部は前記形状パラメータの値を変更し、前記インピーダンス算出部は該変更された形状パラメータの値に対する前記インピーダンスの値を算出することを特徴とする請求項１記載のビア設計装置。
【請求項８】
前記ビア設計装置において、
前記インピーダンス算出部は、前記ビアの材料の物性を示す物性パラメータと前記ビアの入出力を示す電気パラメータとを取得し、前記形状パラメータと前記物性パラメータと前記電気パラメータに基づいて前記ビアのインピーダンスを算出することを特徴とする請求項１記載のビア設計装置。
【請求項９】
前記ビア設計装置において、
前記インピーダンス算出部は、高周波３次元電磁界シミュレータを用いて前記ビアのインピーダンスを算出することを特徴とする請求項１記載のビア設計装置。
【請求項１０】
前記ビア設計装置において、
前記形状設定部は、３次元ＣＡＤにより前記ビアの形状を設定することを特徴とする請求項１記載のビア設計装置。
【請求項１１】
多層基板において複数の層の間を接続するビアの設計をコンピュータに実行させるビア設計プログラムであって、
前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定ステップと、
前記形状設定ステップにより設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出ステップと
をコンピュータに実行させることを特徴とするビア設計プログラム。
【請求項１２】
前記ビア設計プログラムにおいて、
前記孔は、円筒であることを特徴とする請求項１１記載のビア設計プログラム。
【請求項１３】
前記ビア設計プログラムにおいて、
前記形状パラメータは、前記導電部の厚さと、前記円筒の半径と、前記導電部の中心角と、前記複数の層の少なくとも１つである電源層からの最短距離とのいずれかを含むことを特徴とする請求項１１記載のビア設計プログラム。
【請求項１４】
前記ビア設計プログラムにおいて、
前記導電部が１個である場合、前記インピーダンス算出ステップは、前記導電部の特性インピーダンスを算出することを特徴とする請求項１１記載のビア設計プログラム。
【請求項１５】
前記ビア設計プログラムにおいて、
前記導電部が２個である場合、前記インピーダンス算出ステップは、前記導電部の差動インピーダンスを算出することを特徴とする請求項１１記載のビア設計プログラム。
【請求項１６】
前記ビア設計プログラムにおいて、
前記形状設定ステップは、前記形状パラメータの複数の値を設定し、
前記インピーダンス算出ステップは、前記形状パラメータの複数の値のそれぞれに対して前記インピーダンスの値を算出し、該算出されたインピーダンスの値のうち所定の第１条件を満たすインピーダンスの値と該インピーダンスの値に対応する形状パラメータの値とを選択することを特徴とする請求項１１記載のビア設計プログラム。
【請求項１７】
前記ビア設計プログラムにおいて、
前記インピーダンス算出ステップにより算出されたインピーダンスの値が所定の第２条件を満たさない場合、前記形状設定ステップは前記形状パラメータの値を変更し、前記インピーダンス算出ステップは該変更された形状パラメータの値に対する前記インピーダンスの値を算出することを特徴とする請求項１１記載のビア設計プログラム。
【請求項１８】
前記ビア設計プログラムにおいて、
前記インピーダンス算出ステップは、前記ビアの材料の物性を示す物性パラメータと前記ビアの入出力を示す電気パラメータとを取得し、前記形状パラメータと前記物性パラメータと前記電気パラメータに基づいて前記ビアのインピーダンスを算出することを特徴とする請求項１１記載のビア設計プログラム。
【請求項１９】
前記ビア設計プログラムにおいて、
前記インピーダンス算出ステップは、ＨＦＳＳを用いて前記ビアのインピーダンスを算出することを特徴とする請求項１１記載のビア設計プログラム。
【請求項２０】
多層基板において複数の層の間を接続するビアの設計を行うビア設計方法であって、
前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定ステップと、
前記形状設定ステップにより設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出ステップと
を実行するビア設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板において複数の層の間を接続するビアの設計を行うビア設計装置、ビア設計プログラム、ビア設計方法に関するものである。
【背景技術】
【０００２】
多層のプリント基板において、配線の層間接続の必要が生じた場合、プリント基板に穴を開け、その穴の内壁にメッキを施すことによりビアが作成され、そのビア（via）により層間接続が行われている。【０００３】
なお、配線の高密度化を実現する方法として、一つのビアを分割して複数の配線パターンを接続する構造（ビア分割構造）がある（例えば、特許文献１、特許文献２、特許文献３参照）。
【特許文献１】特開平８−１２３８３９号公報
【特許文献２】特開２０００−１０１２４１号公報
【特許文献３】特開２０００−２１６５１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したビア分割の方法においては、ビアのインピーダンスが制御されていないため、伝送路にインピーダンス不整合が生じ、信号品質の劣化につながる。【０００５】
本発明は上述した問題点を解決するためになされたものであり、ビア分割構造におけるインピーダンスの制御を行うビア設計装置、ビア設計プログラム、ビア設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決するため、本発明の一態様は、多層基板において複数の層の間を接続するビアの設計を行うビア設計装置であって、前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定部と、前記形状設定部により設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出部とを備える。【０００７】
また、本発明の一態様は、多層基板において複数の層の間を接続するビアの設計をコンピュータに実行させるビア設計プログラムであって、前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定ステップと、前記形状設定ステップにより設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出ステップとをコンピュータに実行させる。【０００８】
また、本発明の一態様は、多層基板において複数の層の間を接続するビアの設計を行うビア設計方法であって、前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定ステップと、前記形状設定ステップにより設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出ステップとを実行する。
【図面の簡単な説明】
【０００９】
【図１】本実施の形態に係るビア設計装置の構成の一例を示すブロック図である。
【図２】本実施の形態に係るビア設計装置の動作の一例を示すフローチャートである。
【図３】本実施の形態に係るビア分割構造の一例を示す構造図である。
【図４】本実施の形態に係る第１のシミュレーションモデルの一例を示す平面図である。
【図５】本実施の形態に係る第１のシミュレーションモデルの一例を示す透視図である。
【図６】本実施の形態に係る第２のシミュレーションモデルの一例を示す平面図である。
【図７】本実施の形態に係る第２のシミュレーションモデルの一例を示す透視図である。
【図８】本実施の形態に係る第１のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第１の例を示す表である。
【図９】本実施の形態に係る第１のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第２の例を示す表である。
【図１０】本実施の形態に係る第２のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第１の例を示す表である。
【図１１】本実施の形態に係る第２のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第２の例を示す表である。
【図１２】本実施の形態に係る回路設計装置の構成の一例を示すブロック図である。
【図１３】本実施の形態に係る回路設計装置の動作の一例を示すフローチャートである。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態の例について図面を参照しつつ説明する。【００１１】
まず、本実施の形態に係るビア設計装置の構成について説明する。【００１２】
図１は、本実施の形態に係るビア設計装置の構成の一例を示すブロック図である。このビア設計装置は、形状設定部１１、インピーダンス算出部１２、部品ライブラリ１３を備える。このビア設計装置は、コンピュータで構成される。形状設定部１１、インピーダンス算出部１２は、ＣＰＵにより実行されるプログラムであり、部品ライブラリ１３は、記憶装置により実現される。【００１３】
図２は、本実施の形態に係るビア設計装置の動作の一例を示すフローチャートである。まず、形状設定部１１は、ユーザの指示に従って、ビアのシミュレーションモデルの形状の設定を行う（Ｓ１１：形状設定ステップ）。形状設定部１１は、３次元ＣＡＤ（Computer-Aided Design：コンピュータ援用設計）システムにより実現され、ビアのシミュレーションモデルにおいて形状を示す形状パラメータを設定する。【００１４】
次に、インピーダンス算出部１２は、ユーザの指示に従って、ビアのシミュレーションモデルの材料の物性を示す物性パラメータ、及びビアの入出力を示す電気パラメータの設定を行う（Ｓ１２）。次に、インピーダンス算出部１２は、シミュレーションモデルを用いてビアのインピーダンス（特性インピーダンスまたは差動インピーダンス）を算出するインピーダンス算出処理を行う（Ｓ１３）。インピーダンス算出部１２は、ＨＦＳＳ（High-Frequency Structure Simulator：高周波３次元電磁界シミュレータ）等の３次元電磁界解析ソフトウェアにより実現される。ＨＦＳＳは、数値シミュレーションによりマックスウェル電磁界方程式を解き、デバイスの特性を求める。【００１５】
次に、インピーダンス算出部１２は、算出したインピーダンスが所定の条件を満たすか否かの判断を行う（Ｓ１４）。条件を満たさない場合（Ｓ１４，Ｎ）、処理Ｓ１１へ戻り、異なる形状パラメータの設定を行う。一方、条件を満たす場合（Ｓ１４，Ｙ）、インピーダンス算出部１２は、各パラメータやインピーダンスを含むビアの情報を部品ライブラリ１３に登録し（Ｓ１５）、このフローは終了する。【００１６】
部品ライブラリ１３は、回路設計及び実装設計に用いる部品のライブラリである。【００１７】
次に、ビア分割構造について説明する。【００１８】
図３は、本実施の形態に係るビア分割構造の一例を示す構造図である。このビア分割構造は、異なる信号層間を接続するための導電部２１と、導電部２１を分割するための絶縁部２２から成る。絶縁部２２により分割された導電部２１は、配線パターンの層間接続を行う。【００１９】
次に、ビア分割構造のシミュレーションモデルについて説明する。【００２０】
まず、１つの導電部２１を用いる場合である第１のシミュレーションモデルについて説明する。【００２１】
図４は、本実施の形態に係る第１のシミュレーションモデルの一例を示す平面図である。図５は、本実施の形態に係る第１のシミュレーションモデルの一例を示す透視図である。第１のシミュレーションモデルは、形状を表す形状パラメータとして、ビア外周の半径であるビア径ｒ、ビアのメッキの厚さであるメッキ厚ｔ、導電部２１の中心角θ、電源層との最短距離である「にげ」ｄにより表される。ここでは、６層基板において、電源層と信号層が交互に配置されている。導電部２１は、異なる２つの信号層における信号線を接続している。【００２２】
次に、２つの導電部２１を用いる場合である第２のシミュレーションモデルについて説明する。【００２３】
図６は、本実施の形態に係る第２のシミュレーションモデルの一例を示す平面図である。図７は、本実施の形態に係る第２のシミュレーションモデルの一例を示す透視図である。第２のシミュレーションモデルは、第１のシミュレーションモデルと同様の形状パラメータで表される。【００２４】
次に、インピーダンス算出処理について説明する。【００２５】
次に、第１のシミュレーションモデルを用いた場合のインピーダンス算出処理結果について説明する。【００２６】
１つの導電部２１を用いる場合、インピーダンス算出処理は、特性インピーダンスを算出する。特性インピーダンスは、伝送線路長が無限大であると仮定したときの伝送線路のインピーダンスである。通常、伝送線路に信号を出力する出力回路のインピーダンスと、伝送線路の特性インピーダンスと、伝送線路の終端に接続される負荷インピーダンスとを一致させるインピーダンス整合が行われる。インピーダンス整合された回路は、均一な特性インピーダンスが無限に続く伝送線路と等価になるため、信号の反射を防ぐことができる。【００２７】
図８は、本実施の形態に係る第１のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第１の例を示す表である。図９は、本実施の形態に係る第１のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第２の例を示す表である。これらの表は、中心角θ［ｄｅｇ］及びにげｄ［μｍ］に対して、インピーダンス算出処理により算出された特性インピーダンスＺ０［Ω］の値を示す。第１の例は、ビア径ｒを７５μｍ、メッキ厚ｔを３５μｍとした場合のインピーダンス算出処理結果である。第２の例は、ビア径ｒを１０５μｍ、メッキ厚ｔを３５μｍとした場合のインピーダンス算出処理結果である。【００２８】
このインピーダンス算出処理結果によれば、ビアの特性インピーダンスＺ０が所望の値に近づくようにθとｄの組み合わせを決定することができる。【００２９】
次に、第２のシミュレーションモデルを用いた場合のインピーダンス算出処理結果について説明する。【００３０】
２つの導電部２１を用いる場合、インピーダンス算出処理は、差動インピーダンスを算出する。差動インピーダンスは、２本の導体部が存在する場合の特性インピーダンスである。【００３１】
なお、インピーダンス算出部１２は、複数の形状パラメータの組み合わせに対して算出したインピーダンスの中から、所望のインピーダンスに最も近くなる形状パラメータ及びインピーダンスを選択して出力しても良い。【００３２】
また、所望のインピーダンスとの差が所定の閾値以下になるまで、形状設定部１１による形状パラメータの設定と、インピーダンス算出部１２がインピーダンスの算出を繰り返し、最終的に得られた形状パラメータ及びインピーダンスを出力しても良い。【００３３】
図１０は、本実施の形態に係る第２のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第１の例を示す表である。図１１は、本実施の形態に係る第２のシミュレーションモデルを用いた場合のインピーダンス算出処理結果の第２の例を示す表である。これらの表は、中心角θ［ｄｅｇ］及びにげｄ［μｍ］に対して、インピーダンス算出処理により算出された差動インピーダンスＺｄｉｆｆ［Ω］の値を示す。第１の例は、ビア径ｒを７５μｍ、メッキ厚ｔを３５μｍとした場合のインピーダンス算出処理結果である。第２の例は、ビア径ｒを１０５μｍ、メッキ厚ｔを３５μｍとした場合のインピーダンス算出処理結果である。【００３４】
このインピーダンス算出処理結果によれば、ビアの差動インピーダンスＺｄｉｆｆが所望の値に近づくようにθとｄの組み合わせを決定することができる。【００３５】
次に、本実施の形態に係るビア設計装置を用いる回路設計装置について説明する。【００３６】
図１２は、本実施の形態に係る回路設計装置の構成の一例を示すブロック図である。この回路設計装置は、システム設計部３１、論理設計部３２、回路設計部３３、実装設計部３４、チェック部３５、ビア設計装置と共有する部品ライブラリ１３を備える。【００３７】
図１３は、本実施の形態に係る回路設計装置の動作の一例を示すフローチャートである。ここで、設計の対象となる装置を設計対象装置とする。まず、システム設計部３１は、設計対象装置のシステム設計を行い、設計対象装置の性能及び仕様を決定する（Ｓ３１）。次に、論理設計部３２は、性能及び仕様を元に、論理回路図を作成する（Ｓ３２）。次に、回路設計部３３は、論理回路図及び部品ライブラリ１３に登録されたビア等の部品を用いて回路設計を行い、回路設計データを作成する（Ｓ３３）。【００３８】
まず、実装設計部３４は、回路設計データ及びビア設計装置の部品ライブラリ１３に登録されたビア等の部品を用いて、部品の配置や接続の方法を決定し、配線を行って配線パターンを作成する実装設計を行う（Ｓ３４）。【００３９】
次に、チェック部３５は、作成された配線パターンの回路シミュレーション、配線パターンのチェック、熱解析等によるチェックを行い（Ｓ３５）、チェック結果が仕様及び性能を満たしているか否かの判断を行う（Ｓ３６）。チェック結果が仕様及び性能を満たしていない場合（Ｓ３６，Ｎ）、処理Ｓ３４へ戻り、再び実装設計を行う。チェック結果が仕様及び性能を満たしている場合（Ｓ３６，Ｙ）、このフローは終了する。【００４０】
この回路設計装置によれば、ビア設計装置により設計されたビアを用いた回路及び多層プリント基板を設計することができる。従って、ビアにおけるインピーダンスを制御することができ、回路の設計においてインピーダンス整合を行うことができる。【００４１】
更に、ビア設計装置を構成するコンピュータにおいて上述した各ステップを実行させるプログラムを、ビア設計プログラムとして提供することができる。上述したプログラムは、コンピュータにより読取り可能な記録媒体に記憶させることによって、ビア設計装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読取り可能な記録媒体としては、ＲＯＭやＲＡＭ等のコンピュータに内部実装される内部記憶装置、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。
【産業上の利用可能性】
【００４２】
本発明によれば、ビア分割構造におけるインピーダンスの制御を行うことが可能になる。
【図１】
2009066379.tif 000003
【図２】
2009066379.tif 000004
【図３】
2009066379.tif 000005
【図４】
2009066379.tif 000006
【図５】
2009066379.tif 000007
【図６】
2009066379.tif 000008
【図７】
2009066379.tif 000009
【図８】
2009066379.tif 000010
【図９】
2009066379.tif 000011
【図１０】
2009066379.tif 000012
【図１１】
2009066379.tif 000013
【図１２】
2009066379.tif 000014
【図１３】
2009066379.tif 000015
【手続補正書】
【提出日】平成22年3月26日(2010.3.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
多層基板において複数の層の間を接続するビアの設計を行うビア設計装置であって、
少なくとも前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定部と、
前記形状設定部により設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出部と
を備えるビア設計装置。
【請求項２】
前記ビア設計装置において、
前記孔は、円筒であることを特徴とする請求項１記載のビア設計装置。
【請求項３】
前記ビア設計装置において、
前記形状パラメータは、前記導電部の厚さと、前記円筒の半径と、前記導電部の中心角と、前記複数の層の少なくとも１つである電源層からの最短距離とのいずれかを含むことを特徴とする請求項２記載のビア設計装置。
【請求項４】
前記ビア設計装置において、
前記導電部が１個である場合、前記インピーダンス算出部は、前記導電部の特性インピーダンスを算出することを特徴とする請求項１記載のビア設計装置。
【請求項５】
前記ビア設計装置において、
前記導電部が２個である場合、前記インピーダンス算出部は、前記導電部の差動インピーダンスを算出することを特徴とする請求項１記載のビア設計装置。
【請求項６】
前記ビア設計装置において、
前記形状設定部は、前記形状パラメータの複数の値を設定し、
前記インピーダンス算出部は、前記形状パラメータの複数の値のそれぞれに対して前記インピーダンスの値を算出し、該算出されたインピーダンスの値のうち所定の第１条件を満たすインピーダンスの値と該インピーダンスの値に対応する形状パラメータの値とを選択することを特徴とする請求項１記載のビア設計装置。
【請求項７】
多層基板において複数の層の間を接続するビアの設計をコンピュータに実行させるビア設計プログラムであって、
前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定ステップと、
前記形状設定ステップにより設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出ステップと
をコンピュータに実行させることを特徴とするビア設計プログラム。
【請求項８】
多層基板において複数の層の間を接続するビアの設計を行うビア設計方法であって、
前記複数の層を貫く孔の一部に少なくとも１つの導電部を配置したビアについて、該ビアの形状を示す形状パラメータを設定する形状設定ステップと、
前記形状設定ステップにより設定された形状パラメータに基づいて前記ビアのインピーダンスを算出するインピーダンス算出ステップと
を実行するビア設計方法。
【国際調査報告】
2009066379.tif 000016
2009066379.tif 000017
2009066379.tif 000018