(57)【要約】  パッケージは、ＭＥＭＳデバイスのようなマイクロ部品付きのセンサ・ダイと、センサ・ダイの外周付近に１つ以上の導電性接着パッドとを備え、上記ＭＥＭＳデバイスは、たとえばＣＭＯＳ回路を含むことができる集積回路に結合される。半導体用キャップ構造は、上記センサ・ダイに取り付けられる。上記キャップ構造の前面は、マイクロ部品が置かれるセンサ・ダイの領域を密閉状態で封入するために、シールリングによってセンサ・ダイに取り付けられる。センサ・ダイ上の接着パッドは、シールリングによって封入された領域の外側に置かれる。導線は、半導体キャップ構造の外側端部に沿って、キャップ構造の前面から裏面まで延び、上記接着パッドを介して上記マイクロ部品に結合される。【選択図】図２
2009505389.tif 000002
【特許請求の範囲】
【請求項１】
集積回路に結合されたマイクロ部品と、センサ・ダイの外周付近に１つ以上の導電性接着パッドと、を含むセンサ・ダイと、
前記センサ・ダイに取り付けられる半導体用キャップ構造であって、前記キャップ構造の正面は、前記マイクロ部品が置かれるセンサ・ダイの領域を密閉状態で封入するように、シールリングによって前記センサ・ダイに取り付けられ、前記センサ・ダイ上の前記接着パッドは、前記シールリングによって封入された領域の外側になるような半導体用キャップ構造と、
前記接着パッドを経由して、前記マイクロ部品に結合する導線であって、前記半導体用キャップ構造の外側端部に沿って正面側から裏面側へと延びる導線と、備えるパッケージ。
【請求項２】
前記マイクロ部品はＭＥＭＳデバイスを含み、前記集積回路はＣＭＯＳ回路を含む請求項１に記載のパッケージ。
【請求項３】
前記キャップ構造の外側端部は、傾斜している請求項１に記載のパッケージ。
【請求項４】
前記導線は、前記キャップ構造の裏面上の導電性パッドに結合し、前記キャップ構造の裏面上の導電性パッドは、プリント回路基板上の表面実装に適している請求項１に記載のパッケージ。
【請求項５】
マイクロ部品、集積回路、およびセンサ・ダイの外周付近に１つ以上の導電性接着パッドを含むセンサ・ダイと、
裏面と前記センサ・ダイに面する正面とを有し、前記センサ・ダイに取り付けられる半導体用キャップ構造と、を備え、
ここで、前記キャップ構造の正面は、前記マイクロ部品が置かれるセンサ・ダイの領域を密閉状態で封入するように、シールリングによって前記センサ・ダイに取り付けられ、
前記キャップ構造の正面上の導電性パッドは、前記センサ・ダイ上の１つ以上の接着パッドに接続され、
前記キャップ構造は、前記キャップ構造の裏面まで延びる導線を伴う側端部を有し、前記導線は、前記キャップ構造の正面上の前記導電性パッドに接続される、集積回路センサ用パッケージ。
【請求項６】
前記マイクロ部品はＭＥＭＳデバイスを含み、前記集積回路はＣＭＯＳ回路を含む請求項５に記載のパッケージ。
【請求項７】
前記センサ・ダイ上の前記接着パッドは、前記シールリングによって封入された領域の外側にある請求項５に記載のパッケージ。
【請求項８】
前記シールリングは、はんだシールリングを含み、前記キャップ構造の正面上の前記導電性パッドは、装着パッドを含む請求項５に記載のパッケージ。
【請求項９】
前記導線を有する前記キャップ構造の側端部は、傾斜している請求項５に記載のパッケージ。
【請求項１０】
前記導線は、前記キャップ構造の裏面上の導電性パッドに結合している請求項５に記載のパッケージ。
【請求項１１】
前記キャップ構造の裏面上の導電性パッドは、プリント回路基板上の表面実装に適している請求項１０に記載のパッケージ。
【請求項１２】
前記半導体用キャップ構造は、シリコンを含む請求項５に記載のパッケージ。
【請求項１３】
前記マイクロ部品は、前記ダイ表面の中央部付近の領域に置かれる請求項５に記載のパッケージ。
【請求項１４】
前記キャップ構造の正面は、前記マイクロ部品に対向する空洞を含む請求項５に記載のパッケージ。
【請求項１５】
前記キャップ構造の正面は、前記マイクロ部品に対向する空洞を含み、
前記センサ・ダイ上の接着パッドは、前記シールリングによって封入される領域の外側にあり、
前記シールリングは、はんだシールリングを含み、
前記キャップ構造の正面上の導電性パッドは、装着パッドを含み、
前記導線を有する前記キャップ構造の側端部は、傾斜をなし、
前記導線は、前記キャップ構造の裏面上の導電性パッドに結合される請求項５に記載のパッケージ。
【請求項１６】
前記マイクロ部品は、ＭＥＭＳデバイスを含む請求項１５に記載のパッケージ。
【請求項１７】
前記集積回路は、ＣＭＯＳ回路を含む請求項１６に記載のパッケージ。
【請求項１８】
半導体ウエハーに、（ｉ）前記ウエハーの第１面内の空洞と、（ii）前記半導体ウエハーの第１面から前記第１面と対向する第２面へ延びる導線であって、前記導線は、前記半導体ウエハー内のスルーホールを介して延び、前記スルーホールは前記空洞から離れて位置する導線と、（iii ）前記半導体ウエハーの第１面上にあって、前記導線に接続される導電性パッドと、（iv）前記半導体ウエハーの第１面上のシールリングと、を含む構造を、提供すること、
前記半導体ウエハーを、マイクロ部品、集積回路、およびセンサ・ダイの外周付近の導電性接着パッドを含むセンサ・ダイに取り付けることで、前記マイクロ部品が、前記シールリングによって規定される領域内に密閉状態で封入され、かつ前記半導体ウエハーの第１面上の前記導電性パッドが、前記センサ・ダイの外周付近の前記接着パッドに電気的に接続されるようになる、取り付けること、および
密閉状態でシールされた前記マイクロ部品を備える個別のパッケージを得るために、前記半導体ウエハーをダイシングすることを備える方法。
【請求項１９】
前記空洞を形成するために、前記第１面から前記半導体ウエハーをエッチングすること、および
前記スルーホールを形成するために、前記第２面から前記半導体ウエハーをエッチングすることを含む請求項１８に記載の方法。
【請求項２０】
前記導線を形成するために、前記スルーホール内に両面接続用メタライゼーションを提供する方法を含む請求項１９に記載のパッケージ。
【請求項２１】
前記マイクロ部品はＭＥＭＳデバイスを含み、前記集積回路はＣＭＯＳ回路を含む請求項１８に記載の方法。
【請求項２２】
ダイシングは、前記スルーホールに沿ってダイシングすることを含む請求項１８に記載の方法。
【請求項２３】
前記パッケージを表面実装することを含む請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の公開内容は、マイクロ部品用チップ・スケール・パッケージに関連し、例えば、マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）用デバイスに関連する。
【背景技術】
【０００２】
マイクロ部品の適切なパッケージングは、マイクロ部品において出入りする信号の完全性を保証することが重要であり、組立ての全体費用とサイズとを往々にして決定することになる。
【０００３】
例えば、加速度計や他の慣性センサのようなＭＥＭＳデバイスは、ラップトップ・コンピュータ、携帯電話、およびハンドヘルド・コンピュータを含む種々の消費者製品において適用されている。いくつかの適用例では、ＭＥＭＳデバイスは、信号処理回路として、同一のダイ（ｄｉｅ）の上で製作される。例えば、ＢｉＣＭＯＳ回路の製作プロセスは、表面微細加工のＭＥＭＳプロセスと一体化することが可能である。マイクロ部品を回路と一体化することは、信号増幅と信号処理とを容易にすることができる。
【０００４】
一体化されたＭＥＭＳデバイスを封入するパッケージを製作するプロセス全体は、以下のステップを備えることが可能である。（ｉ）一体化されたＭＥＭＳデバイスを製作するステップ、（ii）ＭＥＭＳデバイスのウエハーをキャップ処理するステップ、および（iii ）キャップがされたＭＥＭＳデバイスをパッケージ内で組み立てるステップである。組み立て前にＭＥＭＳデバイスをキャップすることの有利なことの１つは、次のダイシング処理（dicing）の複雑さを低減できることである。もう１つの有利なことは、ダイが、たとえばリードフレームに取り付けられるときに、キャップは、ＭＥＭＳデバイスを保護することができることである。図１に、ＭＥＭＳデバイスを含む、キャップがされたセンサ・ダイの概略の断面図を示す。この詳細は、フェルトン他が、 ＩＥＥＥ主催の「2004年度電子部品と技術会議」資料の869頁〜873頁（2004年）に記載した“ＭＥＭＳ加速計のチップスケール・パッケージング”に記述されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したハンドヘルド・タイプの消費者用製品で重要な要素は、パッケージのサイズであり、重量である。上述の説明に記載した技術は、明らかに相対的に小さなパッケージではあるが、ＭＥＭＳデバイスのためにリードフレームとダイとの間での電気的接続のために、ワイヤ・ボンディングの使用を必要としている。リードフレームへの電気的接続を含めると、パッケージ全体の占有面積は、センサ・ダイの占有面積よりも大きくなる。いくつかの適用において、パッケージは、より小さな占有面積を持つことが要求される。
【課題を解決するための手段】
【０００６】
本発明の一態様において、パッケージは、集積回路に結合したマイクロ部品と、センサ・ダイの外周付近に１つ以上の導電性接着パッドと、を含むセンサ・ダイを備える。半導体用キャップ構造は、上記センサ・ダイに取り付けられる。上記キャップ構造の正面は、上記マイクロ部品が置かれたセンサ・ダイの領域を密閉状態で封入するように、シールリングによって上記センサ・ダイに取り付けられる。上記センサ・ダイ上の上記接着パッドは、上記シールリングによって封入された領域の外側に置かれる。上記半導体用キャップ構造の外側の端部に沿って正面側から裏面側へと延びる導線は、上記接着パッドを経由して、上記マイクロ部品に結合される。
【０００７】
１つ以上の下記特徴が、いくつかの実施例において提示される。例えば、特定の実施例において、マイクロ部品は、ＭＥＭＳデバイスを含み、および集積回路は、ＣＭＯＳ回路を含む。また、本発明は、他のマイクロ部品と他のタイプの回路とを接続するのに使用することが可能である。
【０００８】
導線は、上記半導体用キャップ構造の裏面上の導電性パッドに結合することが可能である。上記導線が延びる上記キャップ構造の外側端部は、上記導線の金属蒸着を容易にするために、傾斜させることが可能である。上記キャップ構造の裏面上の導電性パッドは、表面実装に適しており、たとえばプリント回路基板上に表面実装するのに適している。
【０００９】
また、本発明によるパッケージ製作方法についても開示される。
【００１０】
１つ以上の下記特徴が、いくつかの実施において提示される。ここでの開示は、マイクロ部品をパッケージ内に密閉状態でシールすることを容易化する一方で、マイクロ部品に接続するための延長用リードを提供することを容易化する。本発明によるパッケージは、表面実装技術（ＳＭＴ）によってプリント回路基板に取り付け可能である。故に、本発明は、パッケージのために全体の占有面積を相対的に小さくさせることが可能である。
【００１１】
本発明の１つ以上の実施例の詳細は、添付図面と以下の説明とで行うことになる。本発明の別の特徴および利点は、以下の説明、添付図面、およびクレームにより明らかになるであろう。
【００１２】
各図面における類似参照記号は、類似要素を示す。
【発明を実施するための最良の形態】
【００１３】
図２は、ＣＭＯＳセンサの集積回路とＭＥＭＳデバイスとを含むダイ１４の一例であり、たとえば、加速度計、ジャイロスコープ、または他の慣性センサを示している。他のタイプのＭＥＭＳデバイスも、同様に回路と一体化することが可能である。図３に示すように、ＭＥＭＳデバイス１２は、ＣＭＯＳ集積回路１０として、同一のダイ１４の上に製作される。図示例において、ＭＥＭＳデバイス１２は、ダイ１４の内部領域１６上に形成され、ダイ１４の外周付近の接着パッド１８は、ダイ１４を行き来する電気的接続を提供する。図示例において、ＭＥＭＳデバイス１２が実質的にダイの中央に置かれることで、ダイ１４は、対称形性を有することになる。しかしながら、他の実施例において、ＭＥＭＳデバイスは、ダイの中央からオフセット位置にすることも可能である。チップ内またはチップ上の相互接続は、ＭＥＭＳデバイス１２とＣＭＯＳ集積回路１０とを結合させるのに使用することが可能である。本発明を理解するために、ＣＭＯＳ集積回路のその他の詳細事項について説明する必要はないので、これ以上の説明はしないことにする。
【００１４】
本明細書で説明する特定例は、ＭＥＭＳデバイスとＣＭＯＳ回路とを含むが、本発明の適用は、これらの適用に限定されるものではない。より一般的には、本明細書で説明する技術は、ＭＥＭＳデバイス以外のマイクロ部品およびＣＭＯＳ以外の他の回路と共に使用することも可能である。本開示で使用したように、“マイクロ部品”の語句は、光デバイス、電磁気デバイス、化学デバイス、マイクロ機械デバイス、マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ）用デバイス、もしくはマイクロ・オプトエレクトロ・メカニカル・システム（ＭＯＥＭＳ）用デバイス、または小さなミクロンサイズおよびサブミクロンサイズの要素を含む他のデバイスも含む。
【００１５】
図２に示すように、キャップ構造２０は、シリコンから構成され、ＭＥＭＳデバイス１２が形成されるセンサ領域１６を封入するように、ダイ１４の部分を覆うことが可能である。キャップ構造２０は、ＭＥＭＳデバイスのために頭部空間を提供するように、センサ領域１６に面する下面側に空洞２２を有している。キャップ構造２０の正面上にある装着パッド（例えば、はんだ付用パッド）２４は、導線２６に電気的に接続され、この導線２６は、裏面２８から正面に向けて傾斜しているキャップ構造２０の側面に沿って延びている。キャップ構造２０の裏面上の導線２６は、たとえば装着パッド（例えば、はんだ付け用パッド）３０を介して、プリント回路基板または別のプラットホーム（図２には未表示）に接続することが可能である。
【００１６】
キャップ構造２０は、封入する領域内にＭＥＭＳデバイス１２を密閉状態でシールできるように、たとえば、はんだシールリング３２によってダイ１４に取り付けることが可能である。センサ・ダイ１４上の接着パッド１８は、シールリング３２によって密閉状態で封入された領域の外側に残るので、この結果、接着パッド１８は、キャップ構造２０の正面上の装着パッド２４と接続することが可能となる。シールリング３２は、円形の形状である必要はないが、同様に別の形状を有することも可能である。熱圧着法または他の技術が、キャップ構造２０をダイ１４に取り付けることに使用することが可能である。
【００１７】
図４および図５は、図２の特定例としてキャップ構造２０の正面と裏面とをそれぞれ示している。特に、図４は、空洞２２、シールリング３２、装着パッド２４、および導線２６を含むキャップ構造２０の正面の一例を示す。図５は、導線２６と、プリント回路基板に取り付けるための装着パッド３０と、を含むキャップ構造２０の裏面の一例を示す。装着パッドおよび導線の詳細な配置や個数は、別の実施法において変更することが可能である。しかしながら、キャップ構造２０の正面上の装着パッド２４は、キャップ構造をダイに取り付けるときに、ダイ１４（図３参照）の外周付近において装着パッド２４が接着パッド１８と揃うように、位置合わせするべきである。
【００１８】
説明した実施例から明らかなように、得られるパッケージの占有面積は、キャップ構造２０ではなく、ダイ１４のサイズによって決定される。従って、センサ領域１６上にＭＥＭＳデバイス１２を封入するためにキャップ構造２０を追加することは、異なるキャップ構造で生じるような、パッケージ全体の占有面積を拡大させるようなことはない。
【００１９】
キャップ構造２０を含むパッケージを製作する技術の一例は、以下の段落で説明する。
【００２０】
最初、シリコン・ウエハーを、微細加工し、空洞２２（図１参照）のような奥行きのある空洞を、ウエハーの片側（例えば、正面側）からエッチング加工する。スルーホールのような細長い小さな穴をシリコン・ウエハーの反対側（即ち、裏面）からエッチング加工する。スルーホールが、上記空洞の位置に近接して形成される。製作の後半ステージ（即ち、ダイシング）の間、個々のパッケージは、スルーホールの中央部に沿って互いに分離される。２つのスルーホール３４の位置は、図５のキャップ構造２０の両側において見ることができる。標準的なエッチング技術は、空洞２２とスルーホール３４とを形成し、かつ図２に示すようなキャップ構造の傾斜する側端部を生み出すことに使用することが可能である。
【００２１】
ウエハーは、たとえば熱酸化プロセスによって電気的に不動態化させることが可能である。薄膜メタライゼーションを、ウエハーの正面および裏面に沈着させる。この薄膜メタライゼーションには、最上層の金と共に、たとえばアルミニウム（Ａｌ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、および金（Ａｕ）を含むことが可能である。このメタライゼーションは、プリント回路基板への取り付け用の装着パッド３０を形成する。この実施例において、装着パッド３０間のメタライゼーションと導線２６のためのスルーホール・メタライゼーションとは、アルミニウムとチタンだけを含む。これらの部分において、ニッケルおよび金の上層は、除去される。
【００２２】
いくつかの実施において、電着フォトレジストは、電気化学的な方法により配置され、かつウエハーの表面上に実質上均一に配置され、そしてリソグラフィーでパターン化される。パターン化されたフォトレジストは、導線２６用のモールドを形成する。
【００２３】
特定の実施において、スルーホール・メタライゼーションは、たとえば６ミクロン（μｍ）の金または銅（Ｃｕ）、および２ミクロン（μｍ）のチタンを含む。このメタライゼーションは、スルーホールを経由して複数の相互接続を形成するために、電気化学的にレジスト・モールドに溶着される。そして、レジスト・モールドは、取り去られる。
【００２４】
２つの連続する、リソグラフィー（例えば、電着フォトレジスト）・ステップおよびエッチング・ステップは、プリント回路基板への取り付け用の装着パッド、および、接着パッドと両面接続用メタライゼーションとの間における非はんだ領域を規定する。
【００２５】
キャップ構造２０を含むウエハーは、ＣＭＯＳセンサを含むウエハーに接着され、このＣＭＯＳセンサは、たとえばリフロー・プロセスによって回路用ダイと一体化される。プリント回路基板に取り付けるためのはんだは、たとえばスクリーン印刷によって置くことが可能である。こうして、封入されたダイは、個別のパッケージを形成するために、スルーホールの中央部をダイシングされることで分離される。
【００２６】
図６は、プリント回路基板３６に取り付けられた図１および図２のパッケージを示す。両方のパッケージとも、同一サイズのセンサ・ダイと共に表示されている。図６から明らかなように、本発明のキャップ構造２０を使用することは、パッケージにとって、より小さな全体の占有面積をもたらす可能性がある。本発明によるパッケージは、表面実装技術（ＳＭＴ）によってプリント回路基板に取り付けができることになるので、センサ・ダイ１４のサイズが、キャップ構造または電気的接続よりも、パッケージの占有面積を決定することになる。
【００２７】
本発明の多くの実施例について説明してきた。それでもなお、本発明の考え方および範囲から逸脱することなく、種々の変形例が創作可能であることを理解すべきである。従って、別の実施例も、「特許請求の範囲」の範囲内に含まれることになる。
【図面の簡単な説明】
【００２８】
【図１】既知のキャップ付きセンサ・ダイ用パッケージの概略断面図である。
【図２】本発明によるキャップ付きセンサ・ダイ用パッケージの概略断面図である。
【図３】本発明に従って使用するためのセンサ・ダイの一例を説明する図である。
【図４】本発明によるキャップ構造の正面を説明する図である。
【図５】本発明によるキャップ構造の裏面を説明する図である。
【図６】プリント回路基板に取り付けられた図１および図２のパッケージを説明する図である。
【図１】
2009505389.tif 000003
【図２】
2009505389.tif 000004
【図３】
2009505389.tif 000005
【図４】
2009505389.tif 000006
【図５】
2009505389.tif 000007
【図６】
2009505389.tif 000008
【国際調査報告】
2009505389.tif 000009
2009505389.tif 000010