(57)【要約】差動入力段(M1,M2)と、この差動入力段(M1,M2)のそれぞれの出力端子に結合された２つのクロスカップリング型電流ミラー(M3,M4；M5,M6)と、これらの電流ミラーの出力端子に結合された最小値選択回路(M11,M12,M13,M14)を具えている増幅回路を開示する。
2009524327.tif 000002
【特許請求の範囲】
【請求項１】
差動入力段と；
前記差動入力段のそれぞれの出力端子に結合された２つのクロスカップリング型電流ミラーと；
前記電流ミラーの出力端子に結合された最小値選択回路と
を具えていることを特徴とする増幅回路。
【請求項２】
前記最小値選択回路が、対称型最小値選択器で構成されることを特徴とする請求項１に記載の増幅回路。
【請求項３】
前記最小値選択回路が、２つの最小値選択器で構成されることを特徴とする請求項１に記載の増幅回路。
【請求項４】
前記最小値選択器が非対称型であることを特徴とする請求項３に記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
（技術分野）
本発明は、増幅回路に関するものである。
【背景技術】
【０００２】
【非特許文献１】K.J. de Langen, J.H. Huijsing, "Low- Voltage Power-Efficient Operational  Amplifier Design Techniques - An Overview", IEEE Custom integrated circuits conference, 2003, pp. 677-684.
【非特許文献２】K.J. de Langen, J.H. Huijsing, "Compact Low- Voltage Power-Efficient  Operational Amplifier Cells for VLSI", IEEE Journal of solid-state circuits, vol. 33, no. 10,  October 1998, pp. 1482-1496.
【非特許文献３】R. van Dongen, V. Rikkink, "A 1.5 V Class AB CMOS Buffer Amplifier for Driving Low-Resistance Loads", IEEE Journal of solid-state circuits, vol. 30, no. 12, December 1995, pp. 1333-1338.
【非特許文献４】D.M. Monticelli, "A Quad CMOS Single-Supply Op Amp with Rail-to-Rail Output Swing", IEEE Journal of solid-state circuits, vol. SC-21, no. 6, December 1986, pp.1026-1034.
【非特許文献５】M.D. Pardoen, M.G. Degrauwe, "A Rail-to-Rail Input/Output CMOS Power Amplifier", IEEE Journal of solid-state circuits, vol. 25, no. 2, April 1990, pp. 501-504.
【非特許文献６】T. Stockstad, H. Yoshizawa, "A 0.9 V 0.5 μA Rail-to-Rail CMOS Operational Amplifier", IEEE Journal of solid-state circuits, vol. 37, no. 3, March 2002, pp. 286-292.
【非特許文献７】J.H. Huijsing et al., "Low-Power Low- Voltage VLSI Operational Amplifier Cells", IEEE Transactions on circuits and systems-I: Fundamental theory of applications, vol. 42, no. 11, November 1995, pp. 841-852.
【０００３】
（発明の背景）
良い性能と低零入力電流とを組み合わせるために、多くの増幅回路はＡＢ級出力段で実現されている。さらに、低いひずみ率を得るために、高いゲインを有する第２増幅段を持つことが望まれる。高いゲインは一般に、ソース共通型の回路、あるいはバイポーラトランジスタの場合にはエミッタ共通型の回路を用いることによって実現される。小型の二段増幅器では、このことは、ソース共通型の回路においてＡＢ級動作が求められることを意味する。ソース共通の出力トランジスタとＡＢ級動作との組合せは、K.J. de Langen, J.H. Huijsing, "Low- Voltage Power-Efficient Operational  Amplifier Design Techniques - An Overview", IEEE Custom integrated circuits conference, 2003, pp. 677-684.（以下参考文献１と称す）、K.J. de Langen, J.H. Huijsing, "Compact Low- Voltage Power-Efficient  Operational Amplifier Cells for VLSI", IEEE Journal of solid-state circuits, vol. 33, no. 10,  October 1998, pp. 1482-1496.（以下参考文献２と称す）、R. van Dongen, V. Rikkink, "A 1.5 V Class AB CMOS Buffer Amplifier for Driving Low-Resistance Loads", IEEE Journal of solid-state circuits, vol. 30, no. 12, December 1995, pp. 1333-1338.（以下参考文献３と称す）、D.M. Monticelli, "A Quad CMOS Single-Supply Op Amp with Rail-to-Rail Output Swing", IEEE Journal of solid-state circuits, vol. SC-21, no. 6, December 1986, pp.1026-1034.（以下参考文献４と称す）、M.D. Pardoen, M.G. Degrauwe, "A Rail-to-Rail Input/Output CMOS Power Amplifier", IEEE Journal of solid-state circuits, vol. 25, no. 2, April 1990, pp. 501-504.（以下参考文献５と称す）、T. Stockstad, H. Yoshizawa, "A 0.9 V 0.5 μA Rail-to-Rail CMOS Operational Amplifier", IEEE Journal of solid-state circuits, vol. 37, no. 3, March 2002, pp. 286-292.（以下参考文献６と称す）、及びJ.H. Huijsing et al., "Low-Power Low- Voltage VLSI Operational Amplifier Cells", IEEE Transactions on circuits and systems-I: Fundamental theory of applications, vol. 42, no. 11, November 1995, pp. 841-852.（以下参考文献７と称す）に提示されている順方向回路の一つを使用することによって実現することができる。
【０００４】
【非特許文献８】V.C. Vincence et al, "A Low- Voltage CMOS Class-AB Operational Amplifier", IEEE International Symposium on Circuits and Systems 2002, Vol. 3, 26-29 May 2002, p. III-603 - III-606.
【非特許文献９】F.N.L. op 't Eynde et al., "A CMOS Large-Swing Low-Distortion Three-Stage Class AB Power Amplifier", IEEE Journal of solid-state circuits, vol. 25, no. 1, February 1990, pp. 265-273.
【非特許文献１０】J.H. Botma et al., "A low-voltage CMOS Op Amp with rail-to-rail constant-gm input stage and a class AB rail-to-rail output stage", IEEE International Symposium on Circuits and Systems 1993, 3-6 May 1993, pp. 1314-1317.
【非特許文献１１】J.H. Huijsing, D. Linebacher, "Low- Voltage Operational Amplifier with Rail- to-Rail Input and Output Ranges", IEEE Journal of solid-state circuits, vol. SC-20, no. 6, December 1985, pp. 1144-1150.
【０００５】
また、フィードバック回路を用いることができ、フィードバック回路は一般に、零入力電流をより正確に制御し、より対称的な挙動を与えることができ、このことはひずみ性能によって良いことである。これらの例は、参考文献１、２、７、V.C. Vincence et al, "A Low- Voltage CMOS Class-AB Operational Amplifier", IEEE International Symposium on Circuits and Systems 2002, Vol. 3, 26-29 May 2002, p. III-603 - III-606.（以下参考文献８と称す）、F.N.L. op 't Eynde et al., "A CMOS Large-Swing Low-Distortion Three-Stage Class AB Power Amplifier", IEEE Journal of solid-state circuits, vol. 25, no. 1, February 1990, pp. 265-273.（以下参考文献９と称す）、J.H. Botma et al., "A low-voltage CMOS Op Amp with rail-to-rail constant-gm input stage and a class AB rail-to-rail output stage", IEEE International Symposium on Circuits and Systems 1993, 3-6 May 1993, pp. 1314-1317.（以下参考文献１０と称す）、及びJ.H. Huijsing, D. Linebacher, "Low- Voltage Operational Amplifier with Rail- to-Rail Input and Output Ranges", IEEE Journal of solid-state circuits, vol. SC-20, no. 6, December 1985, pp. 1144-1150.（以下参考文献１１と称す）に提示されている。これらの回路は最小値選択器を利用し、この最小値選択器は、出力段トランジスタにおける最小値電流と基準電流と比較する。こうして、フィードバックループは、最小電流が基準レベルに留まることを保証し、従って、どの出力トランジスタも完全にスイッチオフしないことが保証される。フィードバックループは、出力段における零電流及び最小電流の正確な制御を可能にする。
【０００６】
参考文献１及び２に提示されている解決法は、本発明の一部の好適例と同じ種類の最小値選択器を用いるが、ＡＢ級電流制御用の追加的な段を必要とし、この追加的な段では、出力段トランジスタにおける最小電流を基準電流と比較し、比較の結果を、出力段トランジスタにフィードバックされる差動信号に変換している。
【０００７】
参考文献７、９及び１０に提示されている解決法は、他の種類の最小電流選択器を使用するが、これらの選択器も、最小電流と基準電流とを比較し、比較の結果を出力トランジスタにフィードバックすることのできる差動信号に変換するための、多数の追加的なトランジスタを必要とする。
【０００８】
参考文献１１では、最小電流を制御するのではなく、出力トランジスタにおける２つの電流の積を一定に保っている。このことも、どの出力トランジスタも完全にスイッチオフされないことを保証する。
【０００９】
参考文献８に提示されている解決法も、最小値選択器から出力トランジスタに電流を搬送するための追加的な段を使用している。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
（発明の目的及び概要）
本発明の目的はとりわけ、改良された増幅回路を提供することにある。この目的を達成するために、本発明は請求項１に規定する増幅回路を提供する。有利な好適例は従属請求項に規定する。
【課題を解決するための手段】
【００１１】
本発明の主な態様は、差動入力段と、この差動入力段のそれぞれの出力端子に接続された２つのクロスカップリング（交差結合）型電流ミラーと、これらの電流ミラーの出力端子に結合された最小値選択回路とを具えた増幅回路を提供する。
【００１２】
本発明の有利な好適例は、ＡＢ級動作を実現するために、最小値選択器に接続された追加的な中間増幅段を必要としない。このようにして、回路面積、及び供給電流も節減される。
【発明を実施するための最良の形態】
【００１３】
本発明のこれらおよび他の態様は、以下に図面を参照して説明する実施例より明らかになる。
【実施例１】
【００１４】
図１の実施例では、２つのクロスカップリング型電流ミラー対Ｍ３、Ｍ４及びＭ５、Ｍ６が、差動入力電圧ＶIN+、ＶIN-を受ける差動入力段Ｍ１およびＭ２の上に配置されている。これら２つの電流ミラーは、入力段からの通常モード信号（バイアス電流）に対しては低いインピーダンスを呈し、差動電流（信号電流）に対しては高いインピーダンスを呈する。これらの差動電流は、第２差動段を形成するソース共通型のＰＭＯＳトランジスタＭ７及びＭ８のゲートに至る。トランジスタＭ７及びＭ８におけるバイアス電流は良好に制御され、電流ミラーＭ３、Ｍ４及びＭ５、Ｍ６におけるバイアス電流のスケーリング（拡大縮小）コピーである。このスケーリングは、ＰＭＯＳトランジスタの寸法をスケーリングすることによって行うことができる。トランジスタＭ７及びＭ８の差動出力電流は、電流ミラーＭ９、Ｍ１０によってシングルエンド電流に変換される。出力電圧ＶOUTはトランジスタＭ１０のドレインにおいて得られる。
【００１５】
電流ミラートランジスタＭ９及びＭ１０における最小電流を制御するために、単一の最小値選択器を追加する。この最小値選択器は基本的に、２つのＭＯＳトランジスタＭ１１及びＭ１２を直列に有し、そのうち最小の駆動信号をゲート上に有する方が電流を決定する。ＭＯＳトランジスタの第２の直列接続Ｍ１３及びＭ１４は、対称的な挙動を得るために追加する。最小値選択器の電流が意図した値未満である場合には、より多くの電流が、トランジスタＭ１及びＭ２、従ってトランジスタＭ３〜Ｍ６を通って流れ、最終的に出力段を通って流れる。このようにして、出力段における電流が正確に制御される。
【実施例２】
【００１６】
図１の実施と比較すれば、図２の実施例は、第１最小値選択器Ｍ１１、Ｍ１２、Ｍ１１ａ、Ｍ１２ａ、および第２最小値選択器Ｍ１３、Ｍ１４、Ｍ１３ａ、Ｍ１４ａを具えて、最小電流がもはや差動対のテール電流に影響しないことを保証し、これによりひずみを低減する。
【実施例３】
【００１７】
第２の代案実施例を図３に示し、ここでは、第１の非対称の最小値選択器Ｍ１１、Ｍ１２、及び第２の非対称の選択器Ｍ１３、Ｍ１４を用いる。このことは、コモンモード−差動の変換を生じさせ、ＰＭＯＳ電流ミラー段の差動入力インピーダンスを低減する。このことは、回路のループゲインが低減されることを意味するが、図２の回路に対して複雑性も低減される。
【００１８】
本発明の有利な実施例は、ソース共通型ＡＢ級出力段を実現する非常に小型の回路を提供する。従来技術のＡＢ級出力段は一般に、非常に複雑な回路から成り、大きなチップ面積を生じさせる。本発明の実用的な実施例は、２つのクロスカップリング型電流ミラーを単一のＭＯＳ最小値選択器と組み合わせて非常に小型の二段増幅器を得て、この増幅器は、単一の電流源のみから非常に容易にバイアスをかけることができる。この回路は、高いループゲイン及びＡＢ級動作が所望されるあらゆる回路において使用することができる。この例は、Ａ／Ｄ変換器内の電流−電圧変換、オーディオ回路、及び基準電圧用のバッファ回路である。この回路は、ＭＰ３プレーヤＩＣ内の、基準キャパシタを充電及び放電するための基準バッファ回路に使用されることができる。必要な充電時間及び放電時間を達成するために、大きな電流を必要とする。さらに、基準電圧の高い精度を達成するために、高いループゲインが要求される。
【００１９】
なお、上述した実施例は、本発明を限定するものではなく例示するものであり、当業者は請求項の範囲から逸脱することなしに、多くの代案実施例を設計することができる。例えば、図示した種類の電流ミラーの代わりに、例えばツインミラー、カスコード、またはウィルソンミラーを使用することができる。全てのＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換えること、及びその逆によって本発明を実現することができる。入力段およびトランジスタＭ９、Ｍ１０は、ＮＭＯＳトランジスタの代わりにバイポーラトランジスタにすることができる。
【００２０】
「具えている」等は、請求項中に挙げた以外の要素及びステップの存在を排除するものではない。各要素は複数存在し得る。単に、互いに異なる従属請求項中に特定の方策が挙げられているということは、これらの方策の組合せを有利に用いることができないことを示すものではない。
【図面の簡単な説明】
【００２１】
【図１】本発明による増幅回路の第１実施例を示す図である。
【図２】入力段用の一定のテール電流を有する実施例を示す図である。
【図３】入力段用の一定のテール電流及びおよび非対称の最小値選択器を有する実施例を示す図である。
【図１】
2009524327.tif 000003
【図２】
2009524327.tif 000004
【図３】
2009524327.tif 000005
【国際調査報告】
2009524327.tif 000006
2009524327.tif 000007
2009524327.tif 000008