(57)【要約】  ドライバ１１が受信ＬＳＩ２に対してドライバ電流を出力し、受信ＬＳＩ２が備えるレシーバ２１が、ドライバ電流の値に応じたアナログの電圧信号をレシーバ入力として受信する。Ａ／Ｄ変換器２２が、レシーバ入力の電圧信号をデジタル値に変換して、送信ＬＳＩ１内のドライバ電流コントローラ１２に送信する。ドライバ電流コントローラ１２が、レシーバ入力の電圧信号のデジタル値が所定の範囲内に入るように、ドライバ１１が備えるＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整する。
2009139057.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じて外部負荷に出力電流を供給するドライバの出力電流を調整する方法であって、
前記ドライバが、複数段のＰＭＯＳと複数段のＮＭＯＳとを備え、
前記ドライバから出力される電流の値に応じた信号を受信し、
前記信号のレベルに応じて、該信号のレベルが所定の範囲内に入るように、前記ＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整する
ことを特徴とするドライバの出力電流調整方法。
【請求項２】
請求項１に記載のドライバの出力電流調整方法において、
前記ＰＭＯＳの駆動段数、前記ＮＭＯＳの駆動段数を、それぞれ別個に調整する
ことを特徴とするドライバの出力電流調整方法。
【請求項３】
請求項１に記載のドライバの出力電流調整方法において、
前記外部負荷をプルアップ抵抗に接続して、前記ＮＭＯＳの駆動段数を調整し、前記外部負荷をプルダウン抵抗に接続して、前記ＰＭＯＳの駆動段数を調整する
ことを特徴とするドライバの出力電流調整方法。
【請求項４】
入力信号に応じて外部負荷に出力電流を供給するドライバの出力電流を調整する装置であって、
前記ドライバが、複数段のＰＭＯＳと複数段のＮＭＯＳを備え、
前記ドライバから出力される電流の値に応じた信号を受信する受信手段と、
前記信号のレベルに応じて、該信号のレベルが所定の範囲内に入るように、前記ＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整する調整手段とを備える
ことを特徴とするドライバの出力電流調整装置。
【請求項５】
請求項４に記載のドライバの出力電流調整装置において、
前記調整手段が、前記ＰＭＯＳの駆動段数、前記ＮＭＯＳの駆動段数を、それぞれ別個に調整する
ことを特徴とするドライバの出力電流調整装置。
【請求項６】
請求項４に記載のドライバの出力電流調整装置が、更に、
前記外部負荷をプルアップ抵抗又はプルダウン抵抗に選択的に接続する選択的接続手段を備え、
前記調整手段が、前記選択的接続手段によって前記外部負荷がプルアップ抵抗に接続された状態で前記ＮＭＯＳの駆動段数を調整し、前記選択的接続手段によって前記外部負荷がプルダウン抵抗に接続された状態で前記ＰＭＯＳの駆動段数を調整する
ことを特徴とするドライバの出力電流調整装置。
【請求項７】
信号を送信する送信装置と、配線を介して前記信号を受信する受信装置とを備える電子装置において、
前記受信装置は、
前記送信装置に、前記送信装置から受信した信号のレベルを示すレベル信号を送信する送信部を備え、
前記送信装置は、
複数段のＣＭＯＳ素子を備えたドライバと、
前記ドライバの要素であるＰＭＯＳ素子とＮＭＯＳ素子との動作を、前記レベル信号に応じて別個に切り換える切換部とを備えた
ことを特徴とする電子装置。
【請求項８】
前記電子装置において、
前記切換部は、前記ドライバ内の各ＰＭＯＳ素子に供給され、各ＰＭＯＳ素子の動作を個別にオンオフする第一の駆動信号と、前記ドライバ内の各ＮＭＯＳ素子に供給され、各ＮＭＯＳ素子の動作をオンオフする第二の駆動信号とを、前記レベル信号の値に応じて選択的に出力する
ことを特徴とする請求項７に記載の電子装置。
【請求項９】
前記電子装置において、
前記受信装置は、電源電圧に接続されたプルアップ抵抗と、
グランドに接続されたプルダウン抵抗と、
前記プルアップ抵抗の前記配線への接続を切り換える第一のスイッチと、
前記プルダウン抵抗の前記配線への接続を切り換える第二のスイッチとを備え、
前記切換部は、前記レベル信号に応じて、前記第一のスイッチのオンオフを切り換える第一制御信号と、前記第二のスイッチのオンオフを切り換える第二の制御信号とを選択的に、前記受信装置に対して出力する
ことを特徴とする請求項７に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバから外部負荷に出力される出力電流を調整する、ドライバの出力電流調整方法、ドライバの出力電流調整装置に関する。また、本発明は、信号を送信する送信装置と該信号を受信する受信装置とを備える電子装置であって、受信装置が送信装置から受信した信号のレベルを示すレベル信号に応じて、送信装置が、ドライバの要素であるＰＭＯＳ素子とＮＭＯＳ素子との動作を別個に切り換える電子装置に関する。
【背景技術】
【０００２】
半導体技術やチップの実装技術の進展に伴い、１枚の基板に複数のＣＰＵ、大容量の主記憶装置を搭載した装置（例えば、ブレードサーバーと称される装置）が提供されている。このような装置では、実装上の問題から、複数のモジュール（チップ）を、他のモジュール（チップ）と同一の距離に配置することが難しい。従って、データ要求元のＬＳＩチップがデータ要求先のＬＳＩチップからデータを得る時間にばらつきが出る。このばらつきは、主に、ボード配線の特性やコネクタの特性、ＬＳＩチップの性能に依存する。近年のデータ処理速度の向上に伴い、このばらつきの幅も、無視できなくなっている。【０００３】
ここで、ＥＭＩ（不要電磁波放射）を規格内に抑えることを目的として、ドライバ内部の電流感知部を用いて検出されたドライバの出力電流を測定し、測定された出力電流を制御する信号線制御方式が提案されている（例えば、特許文献１を参照）。【０００４】
しかし、上記信号線制御方式によるドライバの出力電流の制御は、ドライバ内部での電流制御であって、ボード配線やコネクタ特性やレシーバまでの変動は考慮されていない。従って、レシーバの入力レベルが良好となるような電流調整を行なっていない。【０００５】
ドライバを備えるＬＳＩから、例えば他のＬＳＩといった外部負荷へデータ送信をする際には、一般に、図１０、図１１を参照して後述するように、ドライバを構成するＰＭＯＳの駆動段数、ＮＭＯＳの駆動段数を固定して、データ送信を実行することが一般的である。【０００６】
図１０は、ＬＳＩ間でデータ送受信する際の従来の構成例を示す図である。送信ＬＳＩ３は、ドライバ３０を備える。送信ＬＳＩ３は受信ＬＳＩ４とボード配線５等で接続されている。ドライバ３０は、複数段の駆動素子（例えば、バッファ）３１乃至３３を備える。各々の駆動素子は、図１１に示すように、ＰＭＯＳ２００及びＮＭＯＳ２０１からなるＣＭＯＳ構成を有している。図１１では、図１０中の駆動素子３１の構成例を示す。各々の駆動素子は、ドライバ入力のレベルに応じて電流を出力する。図１０、図１１に示す従来技術では、ドライバ３０におけるＰＭＯＳの駆動段数、ＮＭＯＳの駆動段数は固定されている。【０００７】
送信ＬＳＩ３から受信ＬＳＩ４へデータ送信する際には、まず、上記複数段の駆動素子を備えるドライバ３０に対してドライバ入力する。ドライバ入力に応じて、ドライバ３０が電流を出力する。ドライバ３０から出力された電流は、ボード配線５を経由して、受信ＬＳＩ４が備える半導体素子であるレシーバ４１に入力される。そして、レシーバ４１がレシーバ出力して、受信ＬＳＩ４はデータを受ける。
【特許文献１】特許第３５２０９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１０及び図１１に示す従来技術では、ＰＭＯＳ、ＮＭＯＳの駆動段数は固定されている。従って、各々の駆動素子の電流特性のばらつきに起因してドライバ３０からの出力電流の変動が大きくなった場合に、出力電流を調整することができない。そして、変動が大きくなった出力電流がドライバ３０からボード配線５を経由して受信ＬＳＩ４のレシーバ４１に入力されると、レシーバ４１におけるデータの電圧振幅の変動が大きくなってしまう。【０００９】
本発明は、ドライバから外部負荷に出力される信号のレベルに基づいて、該ドライバの出力電流を調整するドライバの出力電流調整方法の提供を目的とする。【００１０】
また、本発明は、ドライバから外部負荷に出力される信号のレベルに基づいて、該ドライバの出力電流を調整するドライバの出力電流調整装置の提供を目的とする。【００１１】
また、本発明は、信号を送信する送信装置と該信号を受信する受信装置とを備える電子装置であって、受信装置が送信装置から受信した信号のレベルを示すレベル信号に応じて、送信装置が、ドライバの要素であるＰＭＯＳ素子とＮＭＯＳ素子との動作を別個に切り換える電子装置の提供を目的とする。
【課題を解決するための手段】
【００１２】
本ドライバの出力電流調整方法は、入力信号に応じて外部負荷に出力電流を供給するドライバの出力電流を調整する方法であって、前記ドライバが、複数段のＰＭＯＳと複数段のＮＭＯＳとを備え、前記ドライバから出力される電流の値に応じた信号を受信し、前記信号のレベルに応じて、該信号のレベルが所定の範囲内に入るように、前記ＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整する。【００１３】
また、本ドライバの出力電流調整装置は、入力信号に応じて外部負荷に出力電流を供給するドライバの出力電流を調整する装置であって、前記ドライバが、複数段のＰＭＯＳと複数段のＮＭＯＳを備え、前記ドライバから出力される電流の値に応じた信号を受信する受信手段と、前記信号のレベルに応じて、該信号のレベルが所定の範囲内に入るように、前記ＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整する調整手段とを備える。【００１４】
また、本電子装置は、信号を送信する送信装置と、配線を介して前記信号を受信する受信装置とを備える電子装置において、前記受信装置は、前記送信装置に、前記送信装置から受信した信号のレベルを示すレベル信号を送信する送信部を備え、前記送信装置は、複数段のＣＭＯＳ素子を備えたドライバと、前記ドライバの要素であるＰＭＯＳ素子とＮＭＯＳ素子との動作を、前記レベル信号に応じて別個に切り換える切換部とを備える。
【発明の効果】
【００１５】
本ドライバの出力電流調整方法、本ドライバの出力電流調整装置によれば、ドライバから出力される電流の値に応じた信号のレベルに基づいて、ドライバを構成するＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整することによって、該ドライバから出力される電流を精度良く調整することが可能となる。また、本電子装置によれば、受信装置が送信装置から受信した信号のレベルを示すレベル信号に応じて、送信装置が、ドライバの要素であるＰＭＯＳ素子とＮＭＯＳ素子との動作を別個に切り換えることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態のドライバの出力電流調整方法を実現する構成の一例を示す図である。
【図２】ＮＭＯＳの駆動段数Ｍｎを決定する処理を説明する図である。
【図３】ＰＭＯＳの駆動段数Ｍｐを決定する処理を説明する図である。
【図４】駆動素子の構成の一例を示す図である。
【図５】段数ＯＮ／ＯＦＦ回路が従う真理値表の例である。
【図６】ドライバの出力電流の調整処理フローの例を示す図である。
【図７】ドライバの出力電流の調整処理フローの例を示す図である。
【図８】ドライバの出力電流の調整処理フローの例を示す図である。
【図９】ドライバの出力電流の調整処理フローの例を示す図である。
【図１０】ＬＳＩ間でデータ送受信する際の従来の構成例を示す図である。
【図１１】駆動素子の構成を示す図である。
【符号の説明】
【００１７】
１  送信ＬＳＩ
２  受信ＬＳＩ
５  ボード配線
１１  ドライバ
１２  ドライバ電流コントローラ
２１  レシーバ
２２  Ａ／Ｄ変換器
２３、２５  スイッチ
２４  プルダウン抵抗
２６  プルアップ抵抗
１１１、１１２、１１３  駆動素子
【発明を実施するための最良の形態】
【００１８】
図１は、本実施形態のドライバの出力電流調整方法を実現する構成の一例を示す図である。図１において、信号を送信する送信ＬＳＩ１が、信号を受信するＬＳＩである受信ＬＳＩ２とボード配線５で接続されている。送信ＬＳＩ１は、ドライバ１１、ドライバ電流コントローラ１２を備える。なお、図１では送信ＬＳＩ１がドライバ電流コントローラ１２を備える構成を示しているが、受信ＬＳＩ２がドライバ電流コントローラ１２を備えるようにしてもよい。ドライバ１１は、入力信号（ドライバ入力）に応じて外部負荷である受信ＬＳＩ２に出力電流（ドライバ出力）を供給する。ドライバ１１は、複数段の駆動素子１１１乃至１１３を備える。ドライバ１１は、任意の段数の駆動素子を備えるようにしてもよい。各々の駆動素子は、例えばバッファであり、図４に示すように、ＰＭＯＳ２００及びＮＭＯＳ２０１からなるＣＭＯＳ構成を有している。従って、ドライバ１１は、複数段のＰＭＯＳと複数段のＮＭＯＳを備える。各々の駆動素子は、ドライバ入力として信号が入力すると、ドライバ電流コントローラ１２から受信するＰＭＯＳ段数制御信号又はＮＭＯＳ段数調整信号とドライバ入力のレベルとに基づいて、信号をドライバ出力として出力する。【００１９】
ドライバ電流コントローラ１２は、受信ＬＳＩ２が備えるＡ／Ｄ（アナログ／デジタル）変換器２２から、レシーバ入力として入力する信号の電圧を示すデジタル値を受信し、受信したデジタル値に応じて、該デジタル値が所定の範囲内に入るように、ドライバ１１が備えるＰＭＯＳの駆動段数の調整又はＮＭＯＳの駆動段数の調整を実行する。ＰＭＯＳの駆動段数は、ドライバ１１で並列に接続され、かつ、駆動するＰＭＯＳの個数である。ＮＭＯＳの駆動段数は、ドライバ１１で並列に接続され、かつ、駆動するＮＭＯＳの個数である。【００２０】
ドライバ電流コントローラ１２がＰＭＯＳの駆動段数を調整する際には、ドライバ電流コントローラ１２は、Ａ／Ｄ変換器２２から受信するレシーバ入力のデジタル値と、予め決められた目標値とを比較し、比較結果に基づいて、受信したデジタル値が目標値に近くなるようにＰＭＯＳの駆動段数を決定する。ドライバ電流コントローラ１２は、ＰＭＯＳ段数制御信号（Ｐ［Ｘ］）をドライバ１１が備える駆動素子に送信して、ＰＭＯＳの駆動段数を決定された駆動段数にする。ＰＭＯＳ段数制御信号（Ｐ［Ｘ］）は、第Ｘ段目の駆動素子を構成するＰＭＯＳを駆動させるための制御信号である。ドライバ電流コントローラ１２は、Ｐ［Ｘ］を第Ｘ段目の駆動素子に対して入力する。ＰＭＯＳの駆動段数の調整は、ドライバ入力のレベルをＬ（Ｌｏｗ）にした状態で行う。ドライバ電流コントローラ１２がＰＭＯＳの駆動段数を決定された駆動段数に調整することによって、ドライバ１１が、決定したＰＭＯＳの駆動段数に応じた大きさのドライバ電流を出力、つまりドライバの出力電流が調整される。その結果、レシーバ入力の電圧信号のデジタル値が目標値に近くなる。【００２１】
図１中に示すＰ［１］は、第１段目の駆動素子１１１を構成するＰＭＯＳを駆動させる、つまりオンにするための制御信号である。Ｐ［２］は、第２段目の駆動素子１１２を構成するＰＭＯＳを駆動させるための制御信号である。Ｐ［３］は、第３段目の駆動素子１１３を構成するＰＭＯＳを駆動させるための制御信号である。ドライバ電流コントローラ１２が、Ｐ［Ｘ］をＨ（Ｈｉｇｈ）にすると、第Ｘ段目の駆動素子を構成するＰＭＯＳがオンになり、Ｐ［Ｘ］をＬ（Ｌｏｗ）にすると、第Ｘ段目の駆動素子を構成するＰＭＯＳがオフになる。例えば、Ｐ［１］がＨ、Ｐ［２］がＬ、Ｐ［３］がＬの場合、ＰＭＯＳの駆動段数は１段となり、Ｐ［１］がＨ、Ｐ［２］がＨ、Ｐ［３］がＬの場合、ＰＭＯＳの駆動段数は２段となる。【００２２】
ＮＭＯＳの駆動段数を調整する際には、ドライバ電流コントローラ１２は、ＰＭＯＳの駆動段数の調整手順と同様の手順に従って、Ａ／Ｄ変換器２２から受信する電圧信号のデジタル値が目標値に近くなるようにＮＭＯＳの駆動段数を決定し、ＮＭＯＳ段数制御信号（Ｎ［Ｘ］）をドライバ１１が備える駆動素子に送信して、ＮＭＯＳの駆動段数を決定された駆動段数にする。ＮＭＯＳ段数制御信号（Ｎ［Ｘ］）は、第Ｘ段目の駆動素子を構成するＮＭＯＳを駆動させるための制御信号である。ドライバ電流コントローラ１２は、Ｎ［Ｘ］を第Ｘ段目の駆動素子に対して入力する。ＮＭＯＳの駆動段数の調整は、ドライバ入力のレベルをＨ（Ｈｉｇｈ）にした状態で行う。ドライバ電流コントローラ１２がＮＭＯＳの駆動段数を決定された駆動段数に調整することによって、ドライバ１１が、該ＮＭＯＳの駆動段数に応じた大きさのドライバ電流を出力、つまりドライバの出力電流が調整される。その結果、レシーバ入力の電圧信号のデジタル値が目標値に近くなる。【００２３】
すなわち、ドライバ電流コントローラ１２は、ドライバ１１内の各ＰＭＯＳ素子に供給され、各ＰＭＯＳ素子の動作を個別にオンオフするＰＭＯＳ段数制御信号と、ドライバ１１内の各ＮＭＯＳ素子に供給され、各ＮＭＯＳ素子の動作をオンオフするＮＭＯＳ段数制御信号とを、レベル信号の値に応じて選択的に出力する。レベル信号は、受信ＬＳＩ２のＡ／Ｄ変換器２２がドライバ電流コントローラ１２に対して送信する信号であって、受信ＬＳＩ２が送信ＬＳＩ１から受信した信号（レシーバ入力として入力する信号）のレベル（電圧を示すデジタル値）を示す信号である。【００２４】
図１中に示すＮ［１］は、第１段目の駆動素子１１１を構成するＮＭＯＳを駆動させるための制御信号である。Ｎ［２］は、第２段目の駆動素子１１２を構成するＮＭＯＳを駆動させるための制御信号である。Ｎ［３］は、第３段目の駆動素子１１３を構成するＮＭＯＳを駆動させるための制御信号である。ドライバ電流コントローラ１２が、Ｎ［Ｘ］をＨ（Ｈｉｇｈ）にすると、第Ｘ段目の駆動素子を構成するＮＭＯＳがオンになり、Ｎ［Ｘ］をＬ（Ｌｏｗ）にすると、第Ｘ段目の駆動素子を構成するＮＭＯＳがオフになる。例えば、Ｎ［１］がＨ、Ｎ［２］がＬ、Ｎ［３］がＬの場合、ＮＭＯＳの駆動段数は１段となり、Ｎ［１］がＨ、Ｎ［２］がＨ、Ｎ［３］がＬの場合、ＮＭＯＳの駆動段数は２段となる。ドライバ電流コントローラ１２は、ＰＭＯＳの駆動段数の調整とＮＭＯＳの駆動段数の調整とを別個に実行する。【００２５】
また、ドライバ電流コントローラ１２は、ＰＭＯＳの駆動段数の調整の際に、受信ＬＳＩ２に対してＰＭＯＳ側調整制御信号を送信して、スイッチ２３をオンにする。スイッチ２３をオンにすることによって、受信ＬＳＩ２がグランドに接続されたプルダウン抵抗２４に接続される。その結果、ドライバ１１で駆動されるＰＭＯＳの駆動段数の調整を行うことができる状態となる。ＰＭＯＳ側調整制御信号は、スイッチ２３をオン又はオフに切り換えるための制御信号である。ＰＭＯＳ側調整制御信号がＨ（Ｈｉｇｈ）の場合にスイッチ２３がオンになり、ＰＭＯＳ側調整制御信号がＬ（Ｌｏｗ）の場合にスイッチ２３がオフになる。【００２６】
また、ドライバ電流コントローラ１２は、ＮＭＯＳの駆動段数の調整の際に、受信ＬＳＩ２に対してＮＭＯＳ側調整制御信号を送信して、スイッチ２５をオンにする。スイッチ２５をオンにすることによって、受信ＬＳＩ２が、電源電圧に接続されたプルアップ抵抗２６に接続される。すなわち、スイッチ２５が、プルアップ抵抗２６のボード配線５への接続を切り換える。その結果、ドライバ１１で駆動されるＮＭＯＳの駆動段数の調整を行うことができる状態となる。ＮＭＯＳ側調整制御信号は、スイッチ２５をオン又はオフに切り換えるための制御信号である。ＮＭＯＳ側調整制御信号がＨ（Ｈｉｇｈ）の場合にスイッチ２５がオンになり、ＮＭＯＳ側調整制御信号がＬ（Ｌｏｗ）の場合にスイッチ２５がオフになる。すなわち、ドライバ電流コントローラ１２は、受信ＬＳＩ２をプルアップ抵抗２６又はプルダウン抵抗２４に選択的に接続する選択的接続手段である。ドライバ電流コントローラ１２が、Ａ／Ｄ変換器２２が送信ＬＳＩ１に対して送信するレベル信号に応じて、スイッチ２５のオンオフを切り換えるＮＭＯＳ側調整制御信号と、スイッチ２６のオンオフを切り換えるＰＭＯＳ側調整制御信号とを、選択的に受信ＬＳＩ２に対して出力するようにしてもよい。【００２７】
受信ＬＳＩ２が備えるレシーバ２１は、受信ＬＳＩ２内の半導体素子である。レシーバ２１は、ドライバ１１から出力されたドライバ電流の値に応じたアナログの電圧信号をレシーバ入力として受信し、レシーバ入力の電圧を示すデータをレシーバ出力として出力する。Ａ／Ｄ変換器２２は、レシーバ２１が受信するアナログの電圧信号、つまりレシーバ入力の電圧信号をデジタル値に変換して、該デジタル値を示す信号をレベル信号として送信ＬＳＩ１内のドライバ電流コントローラ１２に送信する。【００２８】
本実施形態のドライバの出力電流調整方法を実現するドライバ１１の出力電流調整装置は、図１に示すレシーバ２１、Ａ／Ｄ変換器２２、ドライバ電流コントローラ１２、プルダウン抵抗２４、プルアップ抵抗２６を備える。ドライバ１１の出力電流調整装置が備えるレシーバ２１が、ドライバ１１から出力される電流の値に応じた電圧信号を受信し、Ａ／Ｄ変換器２２が、上記電圧信号をデジタル値に変換する。そして、ドライバ電流コントローラ１２が、前述したように、電圧信号のデジタル値に応じて、デジタル値が所定の範囲内に入るように、ドライバ１１が備えるＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整する。【００２９】
また、本実施形態の電子装置は、信号を送信する送信装置として機能する図１に示す送信ＬＳＩ１と、ボード配線５を介して上記信号を受信する受信装置として機能する受信ＬＳＩ２とを備える。受信ＬＳＩ２が備えるＡ／Ｄ変換器２２は、送信ＬＳＩ１に、上記送信装置から受信した信号のレベルを示すレベル信号を送信する送信部である。また、送信ＬＳＩ１が備えるドライバ電流コントローラ１２は、ドライバ１１の要素であるＰＭＯＳ素子とＮＭＯＳ素子との動作を、上記レベル信号に応じて別個に切り換える切換部である。【００３０】
図２は、ＮＭＯＳの駆動段数Ｍｎを決定する処理を説明する図である。ＮＭＯＳの駆動段数Ｍｎの調整は、ドライバ入力をＨ（Ｈｉｇｈ）にしてＮＭＯＳ２０１をオンにした状態で行う。これにより、電源ＶＣＣからプルアップ抵抗Ｒ１とＮＭＯＳ２０１の内部抵抗ｒｎにドライバの出力電流、つまりドライバ電流Ｉｎが流れる。図２中の太線の矢印は、ドライバ電流Ｉｎが流れる方向を示している。ＮＭＯＳの駆動段数Ｍｎを増加させていくことによって、複数のＮＭＯＳ２０１の内部抵抗ｒｎが並列接続となり、ドライバ電流Ｉｎが増加し、レシーバ入力のアナログ電圧が減少していく。Ａ／Ｄ変換器２２がアナログ電圧をデジタル値に変換して、図１に示したドライバ電流コントローラ１２に送信する。ドライバ電流コントローラ１２が、テジタル値が目標値以下になるように、ＮＭＯＳの駆動段数Ｍｎを増加させていくことによって、ドライバ電流Ｉｎを調整する。【００３１】
図３は、ＰＭＯＳの駆動段数Ｍｐを決定する処理を説明する図である。ＰＭＯＳの駆動段数Ｍｐの調整は、ドライバ入力をＬ（Ｌｏｗ）にしてＰＭＯＳ２００をオンにした状態で行う。これにより、電源ＶＣＣからＰＭＯＳ２００の内部抵抗ｒｐとプルダウン抵抗Ｒ２にドライバの出力電流、つまりドライバ電流Ｉｐが流れる。図３中の太線の矢印は、ドライバ電流Ｉｐが流れる方向を示している。ＰＭＯＳの駆動段数Ｍｐを増加させていくことによって、複数のＰＭＯＳ２００の内部抵抗ｒｐが並列接続となり、ドライバ電流Ｉｐが増加し、レシーバ入力のアナログ電圧が増加していく。Ａ／Ｄ変換器２２がアナログ電圧をデジタル値に変換して、図１に示すドライバ電流コントローラ１２に送信する。ドライバ電流コントローラ１２が、該テジタル値が目標値以上になるように、ＰＭＯＳの駆動段数Ｍｐを増加させていくことによって、ドライバ電流Ｉｐを調整する。【００３２】
図４は、図１に示す駆動素子の構成の一例を示す図である。図４では、図１に示す１段分の駆動素子１１１の構成を例にとって説明する。図１に示す駆動素子１１２、１１３の構成は、図４に示す駆動素子１１１の構成と同様である。【００３３】
駆動素子１１１は、ＰＭＯＳ２００及びＮＭＯＳ２０１を有するＣＭＯＳ素子と、段数ＯＮ／ＯＦＦ回路１２１とを備える。段数ＯＮ／ＯＦＦ回路１２１は、図１に示すドライバ電流コントローラ１２から入力されたＰＭＯＳ段数制御信号Ｐ［１］とドライバ入力のレベルとに基づいて、制御信号ＰＩを出力して、ＰＭＯＳ２００をオン又はオフにする。制御信号ＰＩがＨ（Ｈｉｇｈ）の場合は、ＰＭＯＳ２００はオフになり、制御信号ＰＩがＬ（Ｌｏｗ）の場合はＰＭＯＳ２００はオンになる。ＰＭＯＳの駆動段数の調整はドライバ入力のレベルをＬ（Ｌｏｗ）にした状態で行われるので、段数ＯＮ／ＯＦＦ回路１２１は、ドライバ入力がＬ、Ｐ［１］がＨ（Ｈｉｇｈ）の場合に、ＰＩがＬ、つまりＰＭＯＳ２００がオンとなって、ＰＭＯＳ２００がオン状態のときのドライバ電流が駆動素子１１１から出力されるような回路構成を有している。【００３４】
また、段数ＯＮ／ＯＦＦ回路１２１は、ドライバ電流コントローラ１２から入力されたＮＭＯＳ段数制御信号Ｎ［１］とドライバ入力のレベルとに基づいて、制御信号ＮＩを出力して、ＮＭＯＳ２０１をオン又はオフにする。制御信号ＮＩがＨ（Ｈｉｇｈ）の場合はＮＭＯＳはオンになり、制御信号ＮＩがＬ（Ｌｏｗ）の場合はＮＭＯＳはオフになる。ＮＭＯＳの駆動段数の調整は、ドライバ入力のレベルをＨ（Ｈｉｇｈ）にした状態で行われるので、段数ＯＮ／ＯＦＦ回路１２１は、ドライバ入力がＨ、Ｎ［１］がＨ（Ｈｉｇｈ）の場合に、ＮＩがＨ、つまりＮＭＯＳ２０１がオンとなって、ＮＭＯＳ２０１がオン状態のときのドライバ電流が駆動素子１１１から出力されるような回路構成を有している。【００３５】
段数ＯＮ／ＯＦＦ回路１２１は、例えば、図５に示す真理値表に従った回路構成を有する。図５に示す真理値表の項０は、段数ＯＮ／ＯＦＦ回路１２１に入力されるＰ［１］がＬ、Ｎ［１］がＬ、ドライバ入力がＬの場合に、ＰＩがＨ（ＰＭＯＳがオフ）、ＮＩがＬ（ＮＭＯＳがオフ）になることを示す。また、例えば、図５に示す真理値表の項４は、段数ＯＮ／ＯＦＦ回路１２１に入力されるＰ［１］がＨ、Ｎ［１］がＬ、ドライバ入力がＬの場合に、ＰＩがＬ（ＰＭＯＳがオン）、ＮＩがＬ（ＮＭＯＳがオフ）になることを示す。真理値表の項４ではＰＭＯＳがオンになるので、ドライバ入力Ｌに対してドライバ出力はＨ（Ｈｉｇｈ）になる。なお、図１に示す駆動素子１１２が備える段数ＯＮ／ＯＦＦ回路、駆動素子１１３が備える段数ＯＮ／ＯＦＦ回路は、それぞれ、図５に示す真理値表と同様の真理値表に従った回路構成を有する。【００３６】
図６乃至図９は、本実施形態のドライバの出力電流調整方法に従うドライバ電流の調整処理フローの例を示す図である。図１に示す受信ＬＳＩ２、送信ＬＳＩ１の電源起動後、受信ＬＳＩ２が送信ＬＳＩ１に対してデータを送信する前に、本実施形態のドライバの出力電流調整装置が、ＮＭＯＳの駆動段数調整、ＰＭＯＳの駆動段数調整を行う。図６のＳ２乃至Ｓ５、図７のＳ６乃至Ｓ９が、ＮＭＯＳの駆動段数調整処理を示す。図８のＳ１０乃至Ｓ１３、図９のＳ１４乃至Ｓ１７が、ＰＭＯＳの駆動段数調整処理を示す。【００３７】
図６のＳ１において、ドライバ電流の調整処理がスタートすると、ドライバ電流コントローラ１２が、ＮＭＯＳの駆動段数の調整を開始する（Ｓ２）。ドライバ入力がＨの状態で、ドライバ電流コントローラ１２が、ＮＭＯＳ段数制御信号Ｎ［１］をＨに設定し、Ｎ［１］を第１段目の駆動素子である駆動素子１１１に入力して、駆動素子１１１を構成するＮＭＯＳ２０１をオンにする（Ｓ３）。Ｓ３においては、更に、ドライバ電流コントローラ１２は、第２段目の駆動素子である駆動素子１１２に入力するＮ［２］をＬにし、第３段目の駆動素子である駆動素子１１３に入力するＮ［３］をＬにする。Ｓ３の処理によって、ドライバ出力はＬとなる。【００３８】
次に、ドライバ電流コントローラ１２が、ＮＭＯＳ側調整制御信号をＨに設定し、ＮＭＯＳ側調整制御信号を受信ＬＳＩ２に対して送信し、スイッチ２５をオンにする（Ｓ４）。Ｓ４の処理により、受信ＬＳＩ２がプルアップ抵抗２６に接続される。スイッチ２５をオンにして受信ＬＳＩ２をプルアップ抵抗２６に接続することによって、レシーバ入力のアナログ電圧の値が上昇して（Ｓ５）、図７のＳ６に進む。【００３９】
図７のＳ６において、Ａ／Ｄ変換器２２が、レシーバ入力のアナログ電圧の値をデジタル値に変換し、該ディジタル値をドライバ電流コントローラ１２に送信する。ドライバ電流コントローラ１２が、Ａ／Ｄ変換器２２から電圧のデジタル値を受信し、電圧のデジタル値が予め決められた目標値以下であるかを判断する（Ｓ７）。ドライバ電流コントローラ１２が、電圧のデジタル値が予め決められた目標値以下でないと判断した場合、ドライバ電流コントローラ１２は、ＮＭＯＳの駆動段数を増やし（Ｓ８）、Ｓ６に戻る。Ｓ８においては、例えば、ドライバ電流コントローラ１２は、ＮＭＯＳ段数制御信号Ｎ［２］をＨにして、Ｎ［２］を第２段目の駆動素子に入力して、ＮＭＯＳの駆動段数を２段に増やす。ドライバ電流コントローラ１２が、ＮＭＯＳの駆動段数を増やすことによって、ドライバ電流が増加し、レシーバ入力のアナログ電圧が減少する。【００４０】
Ｓ７において、ドライバ電流コントローラ１２が、電圧のデジタル値が予め決められた目標値以下であると判断した場合、ドライバ電流コントローラ１２は、ＮＭＯＳ側調整制御信号をＬに設定し、ＮＭＯＳ側調整制御信号を受信ＬＳＩ２に送信して、スイッチ２５をオフにする（Ｓ９）。Ｓ９の処理によってＮＭＯＳの駆動段数の調整処理が終了し、図８のＳ１０に進む。【００４１】
図８のＳ１０において、ドライバ電流コントローラ１２が、ＰＭＯＳの駆動段数の調整を開始する。ドライバ入力がＬの状態で、ドライバ電流コントローラ１２が、ＰＭＯＳ段数制御信号Ｐ［１］をＨに設定し、Ｐ［１］を第１段目の駆動素子である駆動素子１１１に入力して、駆動素子１１１を構成するＰＭＯＳ２００をオンにする（Ｓ１１）。Ｓ１１においては、更に、ドライバ電流コントローラ１２は、第２段目の駆動素子である駆動素子１１２に入力するＰ［２］をＬにし、第３段目の駆動素子である駆動素子１１３に入力するＰ［３］をＬにする。Ｓ１１の処理によって、ドライバ出力はＨとなる。【００４２】
次に、ドライバ電流コントローラ１２が、ＰＭＯＳ側調整制御信号をＨに設定して、ＰＭＯＳ側調整制御信号を受信ＬＳＩ２に対して送信し、スイッチ２３をオンにする（Ｓ１２）。Ｓ１２の処理によって、受信ＬＳＩ２がプルダウン抵抗２４に接続される。その結果、レシーバ入力のアナログ電圧の値が下降して（Ｓ１３）、図９のＳ１４に進む。【００４３】
図９のＳ１４において、Ａ／Ｄ変換器２２が、レシーバ入力のアナログ電圧の値をディジタル値に変換し、ディジタル値をドライバ電流コントローラ１２に送信する（Ｓ１４）。ドライバ電流コントローラ１２が、Ａ／Ｄ変換器２２から電圧のデジタル値を受信し、電圧のデジタル値が予め決められた目標値以上であるかを判断する（Ｓ１５）。ドライバ電流コントローラ１２が、電圧のデジタル値が予め決められた目標値以上でないと判断した場合、ドライバ電流コントローラ１２は、ＰＭＯＳの駆動段数を増やし（Ｓ１６）、Ｓ１４に戻る。Ｓ１６においては、例えば、ドライバ電流コントローラ１２は、ＰＭＯＳ段数制御信号Ｐ［２］をＨに設定し、Ｐ［２］を第２段目の駆動素子に入力して、ＰＭＯＳの駆動段数を２段に増やす。ドライバ電流コントローラ１２が、ＰＭＯＳの駆動段数を増やすことによって、ドライバ電流が増加し、レシーバ入力のアナログ電圧が増加する。【００４４】
Ｓ１５において、ドライバ電流コントローラ１２が、電圧のデジタル値が予め決められた目標値以上であると判断した場合、ドライバ電流コントローラ１２は、ＰＭＯＳ側調整制御信号をＬに設定し、ＰＭＯＳ側調整制御信号を受信ＬＳＩ２に送信して、スイッチ２３をオフにする（Ｓ１７）。そして、ドライバ電流の調整処理が終了する（Ｓ１８）。【００４５】
上記図６乃至９を参照して説明したドライバ電流の調整処理は、ＰＭＯＳの駆動段数の調整とＮＭＯＳの駆動段数の調整を、それぞれ別個に行う。従って、ＰＭＯＳの駆動段数を調整することによって、例えば、ドライバ電流に応じたレシーバ入力の電圧が目標値以上となるようにドライバ電流の値を調整することができる。また、ＮＭＯＳの駆動段数を調整することによって、例えば、ドライバ電流に応じたレシーバ入力の電圧が目標値以下となるようにドライバ電流の値を調整することができる。
【産業上の利用可能性】
【００４６】
本実施形態のドライバの出力電流調整方法及びドライバの出力電流調整装置によれば、ドライバから出力される電流の値に応じた信号のレベルに基づいて、ドライバを構成するＰＭＯＳの駆動段数又はＮＭＯＳの駆動段数を調整することによって、該ドライバから出力される電流を精度良く調整することが可能となる。また、本実施形態の電子装置によれば、受信装置が送信装置から受信した信号のレベルを示すレベル信号に応じて、送信装置が、ドライバの要素であるＰＭＯＳ素子とＮＭＯＳ素子との動作を別個に切り換えることが可能となる。
【図１】
2009139057.tif 000003
【図２】
2009139057.tif 000004
【図３】
2009139057.tif 000005
【図４】
2009139057.tif 000006
【図５】
2009139057.tif 000007
【図６】
2009139057.tif 000008
【図７】
2009139057.tif 000009
【図８】
2009139057.tif 000010
【図９】
2009139057.tif 000011
【図１０】
2009139057.tif 000012
【図１１】
2009139057.tif 000013
【国際調査報告】
2009139057.tif 000014
2009139057.tif 000015
2009139057.tif 000016