(57)【要約】  アノード端子（２）とカソード端子（３）との２端子間に、ソース電極をアノード端子側にして第１のＭＯＳＦＥＴ（４）を接続し、２端子間の印加電圧から制御電圧（Ｖ１）を生成する電源回路（５）と、第１の駆動制御回路（６）と、２端子間の電流方向を検出する検出回路（７）とを備える。検出回路（７）は、電源回路（５）の出力に接続された電流制限用抵抗（７１）、およびアノードを電流制限用抵抗（７１）に接続しカソードをカソード端子（３）に接続したダイオード（７２）を有して、ダイオード（７２）のアノード電位（Ｖ２）に基づいて電流方向を検出し、第１の駆動制御回路（６）は、制御電圧（Ｖ１）を用いて、アノード電位（Ｖ２）に基づいて第１のＭＯＳＦＥＴ（４）を駆動制御する。
2010004738.tif 000002
【特許請求の範囲】
【請求項１】
外部端子を陽極端子と陰極端子との２端子とした整流装置において、
上記２端子間に、ソース電極を上記陽極端子側にして接続された第１のＭＯＳＦＥＴと、
上記２端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、
上記電源回路からの制御電圧を用いて上記第１のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第１の駆動制御回路と、
上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備え、
上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力することを特徴とする整流装置。
【請求項２】
上記電源回路は、上記２端子間に印加される逆極性電圧をダイオードを介して充電するコンデンサ、および該コンデンサの電圧から上記陽極端子を電位基準とした上記制御電圧を生成する電圧調整回路を備えて、該制御電圧を出力することを特徴とする請求項１に記載の整流装置。
【請求項３】
上記電源回路は、上記２端子間に印加される逆極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第１の電圧調整回路、および上記２端子間に印加される正極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第２の電圧調整回路、を備えて、該制御電圧を出力することを特徴とする請求項１に記載の整流装置。
【請求項４】
上記第１の駆動制御回路は、上記制御電圧から生成した基準電圧と上記検出回路に検出された上記ダイオードのアノード電位とを比較し、該アノード電位が上記基準電圧より低いとき、上記第１のＭＯＳＦＥＴをオンさせることを特徴とする請求項１〜３のいずれか１項に記載の整流装置。
【請求項５】
上記検出回路は、上記ダイオードのアノードとアノード電位検出点との間に抵抗あるいは定電圧手段を挿入したことを特徴とする請求項１〜３のいずれか１項に記載の整流装置。
【請求項６】
上記第１のＭＯＳＦＥＴは、ソース・ドレイン間に寄生ダイオードが内蔵されたパワーＭＯＳＦＥＴであることを特徴とする請求項１〜３のいずれか１項に記載の整流装置。
【請求項７】
上記第１のＭＯＳＦＥＴには、シリコンカーバイト、ガリウムナイトライド、ダイヤモンド等のワイドギャップ半導体が用いられていることを特徴とする請求項１〜３のいずれか１項に記載の整流装置。
【請求項８】
上記電源回路は、上記２端子間に印加される逆極性電圧を第１のダイオードを介して充電する第１のコンデンサ、および上記２端子間に印加される正極性電圧を第２のダイオードを介して充電する第２のコンデンサを備え、上記第１の電圧調整回路は上記第１のコンデンサの電圧から上記制御電圧を生成し、上記第２の電圧調整回路は上記第２のコンデンサの電圧から上記制御電圧を生成することを特徴とする請求項３記載の整流装置。
【請求項９】
上記第１、第２のコンデンサの各電圧を検出する手段を備え、上記第１、第２の電圧調整回路は、検出された上記各電圧に応じて動作することを特徴とする請求項８に記載の整流装置。
【請求項１０】
上記電源回路は、上記第１の駆動制御回路から出力される上記駆動信号に基づいて、上記第１のＭＯＳＦＥＴがオフ状態の時に上記第１の電圧調整回路を動作させ、上記第１のＭＯＳＦＥＴがオン状態の時に上記第２の電圧調整回路を動作させることを特徴とする請求項３に記載の整流装置。
【請求項１１】
上記第１、第２の電圧調整回路は、上記２端子間の電圧を入力電圧として動作するもので、該入力電圧を検出する手段を備え、該検出電圧に応じて上記第１、第２の電圧調整回路を交互に動作させることを特徴とする請求項３に記載の整流装置。
【請求項１２】
上記基準電圧は、上記ダイオードの順方向電圧から上記第１のＭＯＳＦＥＴのドレイン・ソース間のオン電圧を減算した電圧値と、上記ダイオードの順方向電圧に上記第１のＭＯＳＦＥＴのドレイン・ソース間のオン電圧を加算した電圧値との間に設定されることを特徴とする請求項４に記載の整流装置。
【請求項１３】
上記ダイオードの温度を検出するセンサを備え、検出された温度に応じて上記基準電圧が調整されることを特徴とする請求項４に記載の整流装置。
【請求項１４】
上記基準電圧にヒステリシス幅を設け、上記第１のＭＯＳＦＥＴをオフからオンにする際とオンからオフにする際とで、上記基準電圧を変化させることを特徴とする請求項４に記載の整流装置。
【請求項１５】
上記２端子間で、上記第１のＭＯＳＦＥＴに直列に接続される１あるいは複数の第２のＭＯＳＦＥＴ、上記第１のＭＯＳＦＥＴに並列に接続される１あるいは複数の第３のＭＯＳＦＥＴの一方あるいは双方を有したオン電圧調整回路と、
上記電源回路からの上記制御電圧を用いて上記オン電圧調整回路内の上記第２、第３のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第２の駆動制御回路とを備え、
該第２の駆動制御回路は、上記第１のＭＯＳＦＥＴおよび上記オン電圧調整回路内の第２、第３のＭＯＳＦＥＴの内、オンさせるＭＯＳＦＥＴの組み合わせを、上記検出回路に検出された上記ダイオードのアノード電位に応じて、上記２端子間のオン抵抗が低減されるように選択して、上記駆動信号を出力することを特徴とする請求項４に記載の整流装置。
【請求項１６】
上記第２の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて、上記第１のＭＯＳＦＥＴの駆動信号を制限する信号を上記第１の駆動制御回路に対して出力することを特徴とする請求項１５に記載の整流装置。
【請求項１７】
上記第２のＭＯＳＦＥＴと並列にシャント抵抗を接続したことを特徴とする請求項１５または１６に記載の整流装置。
【請求項１８】
アノードを上記陽極端子に接続し、カソードを上記陰極端子に接続するダイオードを上記２端子間に備えたことを特徴とする請求項１５または１６に記載の整流装置。
【請求項１９】
ドレイン電極を上記陽極端子に接続しソース電極を上記第１のＭＯＳＦＥＴのソース電極に接続した異常時遮断用ＭＯＳＦＥＴと、上記電源回路からの上記制御電圧を用いて上記異常時遮断用ＭＯＳＦＥＴのゲート電極に駆動信号を出力する第３の駆動制御回路とを備え、
該第３の駆動制御回路は、電流電圧異常を検出して、上記異常時遮断用ＭＯＳＦＥＴをオフさせて上記２端子間の電流を遮断することを特徴とする請求項４に記載の整流装置。
【請求項２０】
上記陽極端子と上記電源回路との間にダイオードを備え、上記異常時遮断用ＭＯＳＦＥＴがオフ状態の時に、上記２端子間に印加される正極性電圧が上記ダイオードを介して上記電源回路に充電されることを特徴とする請求項１９に記載の整流装置。
【請求項２１】
上記第３の駆動制御回路は、設定された基準値と比較することで電流電圧異常を検出し、上記整流装置は、上記基準値を外部から設定および変更する手段を備えることを特徴とする請求項１９に記載の整流装置。
【請求項２２】
上記第３の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に基づいて上記電流電圧異常である過電流を検出することを特徴とする請求項１９〜２１のいずれか１項に記載の整流装置。
【請求項２３】
上記第３の駆動制御回路は、外部信号を受信する手段を備え、受信した該外部信号により上記電流電圧異常を検出することを特徴とする請求項１９〜２１のいずれか１項に記載の整流装置。
【請求項２４】
上記異常時遮断用ＭＯＳＦＥＴがオフ状態の時、外部に異常を報知する手段を備えたことを特徴とする請求項１９〜２１のいずれか１項に記載の整流装置。
【請求項２５】
上記第３の駆動制御回路は、上記異常時遮断用ＭＯＳＦＥＴを制御して上記２端子間の電流の導通／遮断状態を切り替える際、所定の過渡期間を設け、上記２端子間の電流値を徐々に変化させることを特徴とする請求項１９〜２１のいずれか１項に記載の整流装置。
【請求項２６】
上記所定の過渡期間のみ上記２端子間の電流を制限する電流制限回路を設け、上記第３の駆動制御回路は、上記所定の過渡期間において上記異常時遮断用ＭＯＳＦＥＴの通電率を徐々に変化させることで上記２端子間の電流値を徐々に変化させることを特徴とする請求項２５に記載の整流装置。
【請求項２７】
上記第３の駆動制御回路は、上記所定の過渡期間において、上記異常時遮断用ＭＯＳＦＥＴへの上記駆動信号の電圧を徐々に変化させることで上記２端子間の電流値を徐々に変化させることを特徴とする請求項２５に記載の整流装置。
【請求項２８】
太陽光パネルを１以上用いて発電する太陽光発電システムにおいて、
上記各太陽光パネルは、
直列接続された複数の太陽光発電セルと、
外部端子を陽極端子と陰極端子との２端子として、上記各太陽光発電セルにそれぞれ並列に接続される整流装置とを備え、
上記各整流装置は、
上記２端子間に、ソース電極を上記陽極端子側にして接続された第１のＭＯＳＦＥＴと、
上記２端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、
上記電源回路からの制御電圧を用いて上記第１のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第１の駆動制御回路と、
上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備え、
上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位から、接続された上記太陽光発電セルの異常を検出し、上記第１のＭＯＳＦＥＴをオンさせて、該整流装置により該太陽光発電セルをバイパスすることを特徴とする太陽光発電システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、２つの外部端子間に接続され、一方向のみ電流を流し、逆方向の電流を阻止する整流装置、およびこのような整流装置を備えた太陽光発電システムに関するものである。
【背景技術】
【０００２】
２つの外部端子間に接続される整流素子であるダイオードは、順方向に電圧が印加された場合は、陽極側から陰極側に一方向に電流を流し、逆電圧が印加されると、逆向きに流れようとする電流を阻止する動作を行う。これら一般的なダイオードは、冗長系電源や、整流回路などに使用されている。しかしながら、ダイオードには導通時に順方向電圧が発生し、この電圧と順方向電流との積により比較的大きな導通損失が生じる。特に、冗長系などで複数個直列接続して使用される場合では、ダイオードの接続数分だけ損失が増加するという問題がある。【０００３】
導通損失の少ない整流装置には従来から同期整流方式が用いられているが、整流素子を駆動するための電源や、同期信号もしくは整流素子を流れる電流方向の検出が必要である。
従来の整流装置では、同期整流用ＭＯＳＦＥＴのドレインにダイオードのカソードを接続し、そのアノードに外部より電力を供給する電流供給手段を接続すると共に、ダイオードのアノードとＭＯＳＦＥＴのソースとの間に抵抗を接続してその両端電圧を検出する。そして、抵抗の両端電圧と基準電圧とを比較し、その出力信号を増幅してゲート駆動手段を介しゲート電圧を得ることにより、ＭＯＳＦＥＴに電流が流れる期間の殆どでゲート電圧をＭＯＳＦＥＴに印加する（例えば、特許文献１参照）。【０００４】
さらに、従来の別例による整流装置では、電界効果トランジスタのドレイン電極を交流入力端子とし、ソース電極を直流出力端子とし、ゲート電極をオペアンプの出力に接続し、このオペアンプの入力の一方を交流入力端子に接続し、他方を直流出力端子に接続する。そして、オペアンプで交流入力端子と直流出力端子の間の電位差を検出して、逆方向に入力電圧が印加された場合には電界効果トランジスタを非導通とし、順方向に入力電圧が印加された場合は電界効果トランジスタを導通とすることで、整流を可能とする（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−３２９３７号公報
【特許文献２】特開平１１−１２２９２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に示す従来の整流装置では、ＭＯＳＦＥＴを流れる電流方向の検出のために、ＭＯＳＦＥＴのドレインにカソードを接続したダイオードのアノードに電流供給手段を接続し、該アノードとＭＯＳＦＥＴのソースとの間に接続された抵抗の両端電圧を検出した。しかしながら、外部端子を陽極端子と陰極端子との２端子とした整流装置に適用するには、ＭＯＳＦＥＴの駆動電源と別に定電流を供給する電流供給手段を整流装置内部で生成する必要があり、容易に適用できないものであった。
また、特許文献２に示す従来の整流装置では、ＭＯＳＦＥＴを流れる電流方向の検出のために、オペアンプでドレイン・ソース間電圧を検出するが、信頼性を高めるためにオペアンプに入力オフセット電圧を持たせている。このため、入力オフセット電圧を外部電源により供給する、もしくは入力オフセット電圧を持つように製造されたオペアンプを要するという問題点があった。【０００７】
この発明は、上記のような問題点を解消するために成されたものであって、導通時の損失が低減されたＭＯＳＦＥＴを２つの外部端子間に接続して成る整流装置が、さらなる端子および外部電源が不要で２端子のダイオードとの置き換えが容易であると共に、ＭＯＳＦＥＴを流れる電流方向の検出が容易に信頼性よく実現できることを目的とする。
また、このような整流装置を備えて、簡略な構成で信頼性よく発電効率を向上できる太陽光発電システムを提供することを第２の目的とする。
【課題を解決するための手段】
【０００８】
この発明による整流装置は、外部端子を陽極端子と陰極端子との２端子とし、該２端子間に、ソース電極を上記陽極端子側にして接続された第１のＭＯＳＦＥＴと、上記２端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、上記電源回路からの制御電圧を用いて上記第１のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第１の駆動制御回路と、上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備える。そして、上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力するものである。【０００９】
またこの発明による太陽光発電システムは、太陽光パネルを１以上用いて発電するもので、上記各太陽光パネルは、直列接続された複数の太陽光発電セルと、外部端子を陽極端子と陰極端子との２端子として、上記各太陽光発電セルにそれぞれ並列に接続される整流装置とを備える。また、上記各整流装置は、上記２端子間に、ソース電極を上記陽極端子側にして接続された第１のＭＯＳＦＥＴと、上記２端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、上記電源回路からの制御電圧を用いて上記第１のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第１の駆動制御回路と、上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備える。そして、上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位から、接続された上記太陽光発電セルの異常を検出し、上記第１のＭＯＳＦＥＴをオンさせて、該整流装置により該太陽光発電セルをバイパスするものである。
【発明の効果】
【００１０】
この発明による整流装置は、２端子間に印加される電圧から所定の制御電圧を生成する電源回路を備える。また、電源回路の出力に電流制限用抵抗を接続し、電流制限用抵抗と陰極端子との間にダイオードを挿入して、ダイオードのアノード電位を検出する。第１のＭＯＳＦＥＴを流れる電流の向きにより変化する上記アノード電位を検出するため、第１のＭＯＳＦＥＴを流れる電流方向の検出が容易に信頼性よく実現できる。また、上記電源回路が出力する制御電圧を、第１のＭＯＳＦＥＴの制御に用いるだけでなく、ダイオードのアノード電位を検出するための電圧に用いて整流装置を動作することができる。このため、簡略な回路構成で２端子のダイオードとの置き換えが容易な、低損失で信頼性の高い整流装置が実現できる。【００１１】
またこの発明による太陽光発電システムは、直列接続された複数の太陽光発電セルの各太陽光発電セルに並列に整流装置を接続する。そして、この整流装置は、簡略な回路構成で、各太陽光発電セルの異常時に、低損失で信頼性よく該太陽光発電セルをバイパスさせることができる。このため、太陽光発電システムは、簡略な構成で信頼性よく発電効率を向上できる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１による整流装置の回路構成を示す図である。
【図２】この発明の実施の形態２による整流装置の回路構成を示す図である。
【図３】この発明の実施の形態３による整流装置の回路構成を示す図である。
【図４】この発明の実施の形態４による整流装置の回路構成を示す図である。
【図５】この発明の実施の形態５による整流装置の回路構成を示す図である。
【図６】この発明の実施の形態５による整流装置の動作特性を説明する図である。
【図７】この発明の実施の形態５による整流装置内の各ＭＯＳＦＥＴのスイッチング状態を説明する図である。
【図８】この発明の実施の形態６による整流装置の回路構成を示す図である。
【図９】この発明の実施の形態６による整流装置の動作を説明する図である。
【図１０】この発明の実施の形態７による整流装置の回路構成を示す図である。
【図１１】この発明の実施の形態８による整流装置の回路構成を示す図である。
【図１２】この発明の実施の形態９による整流装置の回路構成を示す図である。
【図１３】この発明の実施の形態１０による整流装置の動作特性を説明する図である。
【図１４】この発明の実施の形態１０による整流装置内の各ＭＯＳＦＥＴのスイッチング状態を説明する図である。
【図１５】この発明の実施の形態１１による整流装置の回路構成を示す図である。
【図１６】この発明の実施の形態１３による整流装置および周辺回路構成を示す図である。
【図１７】この発明の実施の形態１４による太陽光発電システムの主回路構成を示す図である。
【発明を実施するための形態】
【００１３】
実施の形態１．
以下、この発明の実施の形態１による整流装置を図に基づいて説明する。
図１は、この発明の実施の形態１による整流装置の回路構成を示す図である。
図に示すように、整流装置１は、陽極端子としてのアノード端子２、陰極端子としてのカソード端子３の２端子を外部端子とし、該２端子間に接続されたｎチャネル型パワーＭＯＳＦＥＴである第１のＭＯＳＦＥＴ４と、所定の制御電圧Ｖ１を生成する電源回路５と、電源回路５から出力される制御電圧Ｖ１を用いて第１のＭＯＳＦＥＴ４を駆動制御する第１の駆動制御回路６と、第１のＭＯＳＦＥＴ４に流れる電流方向を検出するための検出回路としての電流方向検出回路７とを備える。第１のＭＯＳＦＥＴ４は、ソース・ドレイン間に寄生ダイオード４ａを内蔵し、ソース電極をアノード端子２に、ドレイン電極をカソード端子３に接続する。
【００１４】
電源回路５は、ダイオード５１、コンデンサ５２、および、例えばチョッパ回路などで構成された電圧調整回路５３を備え、アノード端子２とカソード端子３との間に印加される逆極性電圧（以下、逆電圧と称す）をダイオード５１を介してコンデンサ５２に充電し、コンデンサ５２の充電電圧からアノード端子２を電位基準とした所定の電圧を第１のＭＯＳＦＥＴ４の制御電圧Ｖ１として生成する。電圧調整回路５３は、逆電圧の大きさにより昇圧型、降圧型などの方式をとり、逆電圧の大きさにかかわらず安定した制御電圧Ｖ１を生成する。
電流方向検出回路７は、電源回路５の出力に接続された電流制限用抵抗７１、およびアノードを電流制限用抵抗７１に接続しカソードをカソード端子３に接続したダイオード７２を備え、整流装置１のアノード端子２を電位基準として、ダイオード７２のアノード電位Ｖ２を検出する。
【００１５】
第１の駆動制御回路６は、電源回路５からの制御電圧Ｖ１を用いて第１のＭＯＳＦＥＴ４のゲート電極に駆動信号６ａを出力する駆動回路６１と、制御電圧Ｖ１から基準電圧Ｖ３を生成する電圧調整回路６２とを備える。そして、駆動回路６１は、電流方向検出回路７にて検出されたダイオード７２のアノード電位Ｖ２（以下、検出電圧Ｖ２と称す）と基準電圧Ｖ３との大小を比較して、第１のＭＯＳＦＥＴ４のゲート電極へ第１のＭＯＳＦＥＴ４をオン／オフさせる駆動信号６ａを出力する。ここでは、検出電圧Ｖ２が基準電圧Ｖ３より低いとき、第１のＭＯＳＦＥＴ４をオンさせる。
なお、検出電圧Ｖ２は、ダイオード７２のアノードとアノード端子２との間の電圧である。
【００１６】
次に、整流装置１の動作について説明する。
電源回路５では、アノード端子２とカソード端子３との間に印加される逆電圧をダイオード５１を介してコンデンサ５２に充電し、コンデンサ５２の充電電圧からアノード端子２を電位基準とした、例えば１５Ｖの所定の電圧を第１のＭＯＳＦＥＴ４の制御電圧Ｖ１として生成する。このため逆電圧の大きさに拘わらず、所定の制御電圧Ｖ１を生成できる。なお、カソード端子３とアノード端子２間の電圧ＶＣＡ（以下、カソード・アノード間電圧ＶＣＡと称す）は、この場合、第１のＭＯＳＦＥＴ４のドレイン・ソース間電圧であり、逆電圧印加時は、逆電圧の大きさがカソード・アノード間電圧ＶＣＡとなる。
【００１７】
逆電圧（カソード・アノード間電圧ＶＣＡ）が制御電圧Ｖ１より高いとき、電流方向検出回路７では、制御電圧Ｖ１を出力する電源回路５の出力端子からカソード端子３に電流が流れず、検出電圧Ｖ２は制御電圧Ｖ１と同等である。駆動回路６１は、例えば０．７Ｖに設定された基準電圧Ｖ３と検出電圧Ｖ２とを比較し、検出電圧Ｖ２が基準電圧Ｖ３より低いとき第１のＭＯＳＦＥＴ４をオンさせる。この場合、検出電圧Ｖ２は制御電圧Ｖ１と同等に高い電圧であるため、第１のＭＯＳＦＥＴ４はオフし、整流装置１は電流ｉの導通を阻止する。
【００１８】
逆電圧が制御電圧Ｖ１より低くなると、制御電圧Ｖ１はカソード・アノード間電圧ＶＣＡより高いため、電流方向検出回路７では、電源回路５の出力端子からカソード端子３に、電流制限用抵抗７１およびダイオード７２を介して電流が流れる。この時、電流制限用抵抗７１は電流を制限して電源回路５の出力の放電を抑制する。そして、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。カソード・アノード間電圧ＶＣＡが低下するにつれて検出電圧Ｖ２も低下するが、逆電圧印加時には、検出電圧Ｖ２はダイオード７２の順方向電圧Ｖｆ（０．６〜０．７Ｖ程度）より高いため、基準電圧Ｖ３を適切に設定することで検出電圧Ｖ２が基準電圧Ｖ３以上となって、第１のＭＯＳＦＥＴ４はオフ状態となり整流装置１は電流ｉの導通を阻止する。
【００１９】
カソード・アノード間電圧ＶＣＡが低下して検出電圧Ｖ２が基準電圧Ｖ３より低くなると、駆動回路６１は、第１のＭＯＳＦＥＴ４をオンさせる駆動信号６ａを出力し、第１のＭＯＳＦＥＴ４はオフからオンになる。第１のＭＯＳＦＥＴ４がオンすると、アノード端子２からカソード端子３に第１のＭＯＳＦＥＴ４を介した電流ｉが順方向に流れ、この電流ｉと第１のＭＯＳＦＥＴ４のオン抵抗による電圧降下が発生して、カソード・アノード間電圧ＶＣＡが負となる。電流方向検出回路７では、電源回路５の出力端子からカソード端子３に、電流制限用抵抗７１およびダイオード７２を介して電流が流れる。そして、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。この場合、検出電圧Ｖ２は、ダイオードの順方向電圧Ｖｆから第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧（＝−ＶＣＡ）を減算した電圧値となる。なお、オン電圧とは、ＭＯＳＦＥＴがオンして電流が流れる際に、オン抵抗によ発生する電圧降下分の電圧である。
【００２０】
駆動回路６１で用いる基準電圧Ｖ３は、例えば０．７Ｖに設定されるとしたが、ダイオード７２の順方向電圧Ｖｆから第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を減算した電圧値と、順方向電圧Ｖｆとオン電圧とを加算した電圧値との間に設定する。より正確には、減算する場合のオン電圧は、第１のＭＯＳＦＥＴ４に順方向に電流が流れた場合のオン電圧とし、加算する場合のオン電圧は、第１のＭＯＳＦＥＴ４に逆方向に電流が流れた場合のオン電圧とする。
上述したように、第１のＭＯＳＦＥＴ４がオンして第１のＭＯＳＦＥＴ４に順方向に電流ｉが流れると、検出電圧Ｖ２は、ダイオード７２の順方向電圧Ｖｆから第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を減算した電圧値となり、基準電圧Ｖ３より低くなる。これにより、駆動回路６１は第１のＭＯＳＦＥＴ４をオンさせ、整流装置１は電流ｉの導通を継続する。
【００２１】
カソード・アノード間電圧ＶＣＡが負から正に反転した時、即ち逆電圧印加の初期時には、第１のＭＯＳＦＥＴ４はオン状態であるため、カソード端子３からアノード端子２に第１のＭＯＳＦＥＴ４を介した電流ｉが逆方向に流れ、この電流ｉと第１のＭＯＳＦＥＴ４のオン抵抗による電圧降下が逆方向に発生する。電流方向検出回路７では、電源回路５の出力端子からカソード端子３に、電流制限用抵抗７１およびダイオード７２を介して電流が流れる。そして、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。この場合、検出電圧Ｖ２は、ダイオードの順方向電圧Ｖｆに第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を加算した電圧値となり、基準電圧Ｖ３以上となる。これにより、駆動回路６１は第１のＭＯＳＦＥＴ４をオフさせ、整流装置１は電流ｉの導通を阻止する。
【００２２】
以上のように、この実施の形態では、整流装置１の２端子間に印加される逆電圧をコンデンサ５２に充電し、コンデンサ５２の充電電圧から電圧調整回路５３にて第１のＭＯＳＦＥＴ４の制御電圧Ｖ１を生成する。このため逆電圧の大きさに拘わらず、所定の制御電圧Ｖ１を生成でき、安定して所定の制御電圧Ｖ１を確保でき整流装置１を動作させることができる。また第１の駆動制御回路６に用いる素子の耐圧を逆電圧の大きさ以上にする必要がない。
また、カソード・アノード間電圧ＶＣＡが制御電圧Ｖ１より高いときは、電流方向検出回路７内のダイオード７２がオンせず、高い逆電圧が第１の駆動制御回路６に印加されることが防止できる。また、検出電圧Ｖ２も制御電圧Ｖ１と同等を超えて高くなることはなく、検出のための各素子に印加される電圧も抑制できる。
【００２３】
また、電流方向検出回路７では、逆電圧が制御電圧Ｖ１を超える場合を除いて、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。ダイオード７２の順方向電圧Ｖｆは、ほぼ一定で、カソード・アノード間電圧ＶＣＡは、カソード・アノード間の電流ｉの方向により変化するため、検出電圧Ｖ２によりカソード・アノード間の電流ｉの方向を検知できる。このように第１のＭＯＳＦＥＴ４を流れる電流方向の検出が容易に信頼性よく実現できる。また、逆電圧印加時でカソード・アノード間の電流ｉが遮断されているときも、基準電圧Ｖ３以上の検出電圧Ｖ２を検出できる。
そして、駆動回路６１は、検出電圧Ｖ２に応じて駆動信号６ａを生成することで、整流装置１の２端子間に逆電圧が印加されたときは第１のＭＯＳＦＥＴ４をオフして電流を阻止し、順電圧が印加されたときは第１のＭＯＳＦＥＴ４をオンして整流装置１の２端子間を導通させることができる。
【００２４】
また、電源回路５からの制御電圧Ｖ１を、第１のＭＯＳＦＥＴ４の駆動電圧に用いるだけでなく、検出電圧Ｖ２を得るために兼用したため、簡略な回路構成で２端子のダイオードとの置き換えが容易な、信頼性の高い整流装置が実現できる。
【００２５】
また、駆動回路６１で用いる基準電圧Ｖ３を、ダイオード７２の順方向電圧Ｖｆから第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を減算した電圧値と、順方向電圧Ｖｆとオン電圧とを加算した電圧値との間に設定した。これにより、整流装置１の２端子間に順電圧が印加されたときは第１のＭＯＳＦＥＴ４をオンして整流装置１の２端子間を確実に導通させると共に、逆電圧印加時の電流方向の変化を迅速かつ確実に検知して、第１のＭＯＳＦＥＴ４をオフさせ整流装置１の２端子間を速やかに遮断できる。
【００２６】
実施の形態２．
図２は、この発明の実施の形態２による整流装置の回路構成を示す図である。
図に示すように、図１で示した上記実施の形態１による整流装置において、電流方向検出回路７のダイオード７２に素子温度を検出する手段である温度検出線７３を備え、検出された素子温度を第１の駆動制御回路６の電圧調整回路６２に入力する。電圧調整回路６２では、ダイオード７２の素子温度に応じて基準電圧Ｖ３を調整する。その他の構成は、上記実施の形態１と同様である。
温度検出線７３は、例えば、電圧調整回路６２からの熱電対などの温度検出線、もしくはダイオード７２が自身の温度を電圧調整回路６２に出力する温度データ線である。
【００２７】
一般にダイオードでは、温度が高くなるほど、同じ順方向電流に対する順方向電圧は小さくなる。このため、電圧調整回路６２では、ダイオード７２の素子温度が高くなると、基準電圧Ｖ３を低く調整する。
ダイオード７２の素子温度が高くなると、電流方向検出回路７からの検出電圧Ｖ２は低くなるが、上記のように基準電圧Ｖ３を低く調整することにより、第１の駆動制御回路６は信頼性よく第１のＭＯＳＦＥＴ４を駆動制御できる。
【００２８】
実施の形態３．
図３は、この発明の実施の形態３による整流装置の回路構成を示す図である。
図に示すように、図１で示した上記実施の形態１による整流装置において、電流方向検出回路７のダイオード７２と検出電圧Ｖ２の検出点との間に調整抵抗７４を挿入した。その他の構成は、上記実施の形態１と同様である。
【００２９】
上記実施の形態１と同様に、電流方向検出回路７では、カソード・アノード間電圧ＶＣＡが制御電圧Ｖ１より低いとき、ダイオード７２はオンして電源回路５の出力端子からカソード端子３に電流が流れる。この実施の形態では、ダイオード７２と検出電圧Ｖ２の検出点との間に調整抵抗７４を挿入したため、検出電圧Ｖ２は、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆとさらに調整抵抗７４の端子間電圧とを加算した電圧値となる。これにより、検出電圧Ｖ２を高い領域にシフトできる。
【００３０】
第１のＭＯＳＦＥＴ４がオン状態で、逆電圧印加時に第１のＭＯＳＦＥＴ４を流れる電流ｉの方向の変化を検出する際、電流ｉは小さい電流領域である。ダイオード７２と検出電圧Ｖ２の検出点との間に調整抵抗７４を挿入しない構成では、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した検出電圧Ｖ２を検出するため、検出電圧Ｖ２は順方向電圧Ｖｆ付近の比較的小さい電圧レベルとなる。実施の形態１では、このような比較的小さい電圧レベルでの電圧変化を駆動回路６１が検出する必要があった。この実施の形態では、検出電圧Ｖ２を高い領域にシフトできるため、小さい電流範囲の電流ｉでも電流方向の検出が精度良く行える。
【００３１】
また、第１のＭＯＳＦＥＴ４がオン状態で、第１のＭＯＳＦＥＴ４を流れる電流ｉが大きくなると、第１のＭＯＳＦＥＴ４のオン電圧が大きくなるため検出電圧Ｖ２は低くなる。この実施の形態では、検出電圧Ｖ２を高い領域にシフトできるため、検出電圧Ｖ２が負電圧となることを防止できる。第１の駆動制御回路６が負電圧を扱うには、負の制御電源などが必要で回路構成が各段と複雑となる。この実施の形態では、ダイオード７２と検出電圧Ｖ２の検出点との間に調整抵抗７４を挿入する簡略な回路構成で、検出電圧Ｖ２を高い領域にシフトでき信頼性よく電流ｉの方向検出が行える。
このように、電流ｉは、小さい電流範囲でも大きい電流範囲でも電流方向の検出が精度良く行え、検出可能電流範囲が拡がる。
【００３２】
実施の形態４．
図４は、この発明の実施の形態４による整流装置の回路構成を示す図である。
上記実施の形態３では、ダイオード７２と検出電圧Ｖ２の検出点との間に調整抵抗７４を挿入したが、図４に示すように、調整抵抗７４の代わりに定電圧手段としてのツェナーダイオード７５を用いても良い。この場合、検出電圧Ｖ２を高い領域に一定の電圧幅でシフトでき、検出電圧Ｖ２の変動幅は、抵抗値により分圧することが無く変化しない。このため、第１のＭＯＳＦＥＴ４を流れる電流ｉが小さい電流範囲の時の電流方向の検出がさらに精度良く行える。
【００３３】
また、図４に示すように、駆動回路６１にヒステリシス回路６３を備えて、基準電圧Ｖ３にヒステリシス幅を設けても良い。これにより、第１のＭＯＳＦＥＴ４をオフからオンさせるための基準電圧と、オンからオフさせるための基準電圧とを変化させる。
カソード・アノード間電圧ＶＣＡが低下して検出電圧Ｖ２が基準電圧Ｖ３より低くなると、第１のＭＯＳＦＥＴ４をオンさせるが、その際、第１のＭＯＳＦＥＴ４に順方向電流が流れることでカソード・アノード間電圧ＶＣＡが変動しても、駆動回路６１が誤動作することを防止できる。
なお、このようにヒステリシス回路６３を設ける構成は、上記各実施の形態１〜３に同様に適用でき、同様の効果が得られる。
【００３４】
また、上記実施の形態３、４の調整抵抗７４やツェナーダイオード７５を用いる構成は、上記実施の形態１だけでなく、上記実施の形態２にも同様に適用でき、同様の効果が得られる。
【００３５】
実施の形態５．
次に、この発明の実施の形態５による整流装置を図に基づいて説明する。
図５は、この発明の実施の形態５による整流装置の回路構成を示す図である。
図に示すように、整流装置１は、上記実施の形態１と同様に、アノード端子２、カソード端子３の２端子を外部端子とし、制御電圧Ｖ１を生成する電源回路５と、第１の駆動制御回路６と、電流方向検出回路７とを備える。電源回路５、第１の駆動制御回路６、および電流方向検出回路７の構成および動作は上記実施の形態１と同様である。
【００３６】
また、ソース電極がアノード端子２に接続された第１のＭＯＳＦＥＴ４と、第１のＭＯＳＦＥＴ４に直列に接続される第２のＭＯＳＦＥＴ１０と、第１のＭＯＳＦＥＴ４と第２のＭＯＳＦＥＴ１０との直列回路に並列に接続される第３のＭＯＳＦＥＴ１２と、さらに、アノードをアノード端子２に接続し、カソードをカソード端子３に接続する第３のダイオード１３とを２端子間に備える。また、第２のＭＯＳＦＥＴ１０に並列にシャント抵抗１１を接続し、これら各素子１０〜１３でオン電圧調整回路１４を構成する。
なお、第３のダイオード１３は、第３のＭＯＳＦＥＴ１２に内蔵される寄生ダイオードで兼用しても良い。
また、電源回路５からの制御電圧Ｖ１で動作する第２の駆動制御回路２０を備え、第２の駆動制御回路２０は、電流方向検出回路７からの検出電圧Ｖ２に応じて第２、第３のＭＯＳＦＥＴ１０、１２への駆動信号２１、２２および第１の駆動制御回路６への制限信号２３を出力する。
【００３７】
上記実施の形態１で示したように、第１のＭＯＳＦＥＴ４がオンすると、アノード端子２からカソード端子３に第１のＭＯＳＦＥＴ４を介した電流ｉが順方向に流れ、この電流ｉと第１のＭＯＳＦＥＴ４のオン抵抗による電圧降下が発生する。
第２の駆動制御回路２０は、検出電圧Ｖ２に応じて、第１のＭＯＳＦＥＴ４および第２、第３のＭＯＳＦＥＴ１０、１２の内、オンさせるＭＯＳＦＥＴの組み合わせを決定して各ＭＯＳＦＥＴ４、１０、１２を制御することで、アノード端子２からカソード端子３に順方向に電流ｉが流れるときの両端子間のオン抵抗を段階的に変化させる。これは、電流ｉが増大するとオン抵抗を低くするように変化させる制御であり、これにより、電流ｉが増大することによりオン抵抗による電圧降下であるオン電圧が増大するのを抑制する。
【００３８】
図６は、この実施の形態による整流装置１の動作特性を示すもので、電流ｉに応じて変化するアノード・カソード間電圧ＶＡＣ（＝−ＶＣＡ）を示す図である。また、図７に、電流ｉに対応する各ＭＯＳＦＥＴのスイッチング状態を示す。オン電圧は、アノード・カソード間が導通時のアノード・カソード間電圧ＶＡＣ（＝−ＶＣＡ）で示される。また、３１は、電流方向検出回路７において電流方向が検出可能な検出電圧Ｖ２の範囲におけるアノード・カソード間電圧ＶＡＣの範囲、３２はアノード・カソード間に接続された第３のダイオード１３の出力特性を示すものである。第１のＭＯＳＦＥＴ４および第２、第３のＭＯＳＦＥＴ１０、１２の状態で、ＳＷは、駆動回路６１からの駆動信号６ａと同期してスイッチングされる状態を示す。
【００３９】
第１のＭＯＳＦＥＴ４がオン状態で、逆電圧印加時に第１のＭＯＳＦＥＴ４を流れる電流ｉの方向の変化を検出する際、電流ｉが小さい領域では、検出電圧Ｖ２の変化が小さく駆動回路６１に使用されているコンパレータやオペアンプなどで検出するのが困難な場合や、ダイオードを流れた際の導通損失より第１のＭＯＳＦＥＴ４を駆動するための駆動電力のほうが大きくなる場合がある。このような電流ｉの範囲（ｉ１以下）では、第２の駆動制御回路２０は、各ＭＯＳＦＥＴ４、１０、１２を全てオフさせることを選択し、基準電圧Ｖ３を調整する制限信号２３を第１の駆動制御回路６内の電圧調整回路６２に出力する。この制限信号２３は第１のＭＯＳＦＥＴ４をオフさせるために駆動信号６ａを制限する信号であり、これにより第１のＭＯＳＦＥＴ４はオフする。
【００４０】
カソード・アノード間電圧ＶＣＡが低下して検出電圧Ｖ２が基準電圧Ｖ３より低くなり、さらに、第１のＭＯＳＦＥＴ４のオン時の電流ｉの値がｉ１となる時点で、第２の駆動制御回路２０は、第１のＭＯＳＦＥＴ４のみをオンさせることを選択し、制限信号２３を解除する。第１の駆動制御回路６は駆動信号６ａにより第１のＭＯＳＦＥＴ４をオンさせ、ｉ１の電流ｉが流れる。
この電流ｉは、第１のＭＯＳＦＥＴ４およびシャント抵抗１１を介してアノード・カソード間に流れ、アノード・カソード間電圧ＶＡＣ（＝−ＶＣＡ）は小さくなる。この時のオン抵抗は、第１のＭＯＳＦＥＴ４のオン抵抗とシャント抵抗１１との和である。
【００４１】
この状態で電流ｉが増大するとオン電圧、即ちアノード・カソード間電圧ＶＡＣが増大するが、電流ｉの値がｉ２になると、第２のＭＯＳＦＥＴ１０をオンさせる。この時、第２の駆動制御回路２０は、第１のＭＯＳＦＥＴ４および第２のＭＯＳＦＥＴ１０をオンさせるＭＯＳＦＥＴとして選択し、第２のＭＯＳＦＥＴ１０をオンさせる駆動信号２１を出力する。この駆動信号２１は、第２のＭＯＳＦＥＴ１０のソース電極の電位基準の電圧で出力され、第１のＭＯＳＦＥＴ４がオンした際に第２の駆動制御回路２０に制御電圧Ｖ１からチャージされるチャージポンプなどにより生成する。第２のＭＯＳＦＥＴ１０がオンすると、シャント抵抗１１を流れていた電流ｉが第２のＭＯＳＦＥＴ１０に転流する。これにより、電流ｉは、第１のＭＯＳＦＥＴ４および第２のＭＯＳＦＥＴ１０を介してアノード・カソード間に流れる。この時のオン抵抗は、第１のＭＯＳＦＥＴ４のオン抵抗と第２のＭＯＳＦＥＴ１０のオン抵抗との和となり、オン抵抗が小さくなるためオン電圧が下がる。
【００４２】
電流ｉがさらに増大するとオン電圧が増大するが、電流ｉの値がｉ３になると、第３のＭＯＳＦＥＴ１２をオンさせる。この時、第２の駆動制御回路２０は、第１のＭＯＳＦＥＴ４および第２、第３のＭＯＳＦＥＴ１０、１２をオンさせるＭＯＳＦＥＴとして選択し、第２のＭＯＳＦＥＴ１０をオンさせる駆動信号２１を出力すると共に、第３のＭＯＳＦＥＴ１２をオンさせる駆動信号２２を出力する。この駆動信号２２は、第１のＭＯＳＦＥＴ４への駆動信号６ａと共にＡＮＤ回路６３に入力されて、ＡＮＤ回路６３から第３のＭＯＳＦＥＴ１２のゲート電極に駆動信号２４ａが出力される。このため、第３のＭＯＳＦＥＴ１２は、駆動信号６ａと同期してスイッチングされる。
第１のＭＯＳＦＥＴ４および第２のＭＯＳＦＥＴ１０で形成される経路に並列に接続される第３のＭＯＳＦＥＴ１２がオンするため、アノード・カソード間のオン抵抗が小さくなりオン電圧が下がる。
【００４３】
電流ｉがさらに増大するとオン電圧が増大するが、電流ｉの値がｉ４になると、第１のＭＯＳＦＥＴ４および第３のＭＯＳＦＥＴ１２をオフさせ、第２のＭＯＳＦＥＴ１０をオンさせる。この時、第２の駆動制御回路２０は、第２のＭＯＳＦＥＴ１０をオンさせるＭＯＳＦＥＴとして選択し、第２のＭＯＳＦＥＴ１０をオンさせる駆動信号２１を出力すると共に、駆動信号２２をロウにして第３のＭＯＳＦＥＴ１２をオフさせ、さらに、基準電圧Ｖ３を調整する制限信号２３を第１の駆動制御回路６内の電圧調整回路６２に出力する。この制限信号２３は第１のＭＯＳＦＥＴ４をオフさせるために駆動信号６ａを制限する信号であり、これにより第１のＭＯＳＦＥＴ４はオフする。
電流ｉは、第１のＭＯＳＦＥＴ４の寄生ダイオードおよび第２のＭＯＳＦＥＴ１０で形成される経路、第３のダイオード１３の寄生ダイオードを経る経路、第３のダイオード１３を経る経路に流れ、電流ｉがさらに増大してもオン電圧は殆ど変化しない。
【００４４】
以上のように、第２の駆動制御回路２０は、電流ｉが増大するとオンさせるＭＯＳＦＥＴの組み合わせを、オン抵抗を低くするように切り替えて、オン電圧の増大を抑制する。実際には、検出電圧Ｖ２が上記電流値ｉ１〜ｉ４のそれぞれに対応する電圧値となる時に切り替える。また、図６に示すように、電流方向が検出可能なオン電圧の電圧範囲３１内で、オン抵抗が最小となるように制御される。
【００４５】
この実施の形態では、第１のＭＯＳＦＥＴ４に直列に接続される第２のＭＯＳＦＥＴ１０と、並列に接続される第３のＭＯＳＦＥＴ１２と、第２のＭＯＳＦＥＴ１０に並列接続されるシャント抵抗１１と、第３のダイオード１３とを備えたオン電圧調整回路１４を備えて、アノード端子２からカソード端子３に順方向に電流ｉが流れるときのアノード・カソード間のオン抵抗を段階的に変化させてオン電圧が増大するのを抑制した。これにより、整流装置１の導通損失を低減でき、高効率で省エネルギ化に適した整流装置が実現できる。
また、電流方向変化の検出が困難な電流ｉの範囲（ｉ１以下）では、第１のＭＯＳＦＥＴ４への駆動信号６ａを制限する制御を行うため、整流装置１の誤動作を防止できる。
【００４６】
なお、２以上の第２のＭＯＳＦＥＴ１０を第１のＭＯＳＦＥＴ４に直列に接続しても良く、並列に接続される第３のＭＯＳＦＥＴ１２の並列数を２以上としても良い。また、第２のＭＯＳＦＥＴ１０、第３のＭＯＳＦＥＴ１２は、いずれか一方のみを備えても良い。さらに、シャント抵抗１１や第３のダイオード１３は無くても良く、複数個あっても良い。
またこの実施の形態では第１のＭＯＳＦＥＴ４と第３のＭＯＳＦＥＴ１２とを同時にスイッチングするものを示したが、これに限らない。ＭＯＳＦＥＴを駆動するための電力とオン電圧を小さくして、整流時の損失和が最小になるように、電流ｉの増大に合わせて、まず第１のＭＯＳＦＥＴ４のみオンさせ、次に第３のＭＯＳＦＥＴ１２のみオンさせ、さらに第１のＭＯＳＦＥＴ４および第３のＭＯＳＦＥＴ１２を同時にオンさせる等、駆動するＭＯＳＦＥＴを段階的に選択してもかまわない。
また、第１のＭＯＳＦＥＴ４と第３のＭＯＳＦＥＴ１２は種類の違う素子、例えば第１のＭＯＳＦＥＴ４に比べて第３のＭＯＳＦＥＴ１２はオン抵抗値の小さな素子を用いても良い。このように、電流方向が検出可能な範囲でオン電圧を小さくし整流時の導通損失と、ＭＯＳＦＥＴの駆動損失の和が最小になるように、電流ｉの値に応じて使用する素子の種類と個数を変更しても良い。
いずれの場合も、電流方向が検出可能なオン電圧の電圧範囲３１内で、オン抵抗が最小となるように、検出電圧Ｖ２に応じてオン抵抗を段階的に変化させる。
【００４７】
また、この実施の形態では、第１のＭＯＳＦＥＴ４を駆動する第１の駆動制御回路６と別に第２の駆動制御回路２０を備えたが、第１の駆動制御回路６と第２の駆動制御回路２０とＡＮＤ回路２４との機能を備えた駆動制御回路を用いても良い。その場合、第１のＭＯＳＦＥＴ４と、第１のＭＯＳＦＥＴ４に直列に接続される第２のＭＯＳＦＥＴ１０と、並列に接続される第３のＭＯＳＦＥＴ１２とを備え、駆動制御回路から各ＭＯＳＦＥＴ４、１０、１２のゲート電極に駆動信号を出力することで、上記実施の形態５と同様の制御を行う。
【００４８】
実施の形態６．
次に、この発明の実施の形態６による整流装置を図に基づいて説明する。
図８は、この発明の実施の形態６による整流装置の回路構成を示す図である。
図に示すように、整流装置１は、陽極端子としてのアノード端子２、陰極端子としてのカソード端子３の２端子を外部端子とし、該２端子間に接続された第１のＭＯＳＦＥＴ４と、所定の制御電圧Ｖ１を生成する電源回路５ｃと、制御電圧Ｖ１により第１のＭＯＳＦＥＴ４を駆動制御する第１の駆動制御回路６と、第１のＭＯＳＦＥＴ４に流れる電流方向を検出するための電流方向検出回路７とを備える。第１のＭＯＳＦＥＴ４は、ソース・ドレイン間に寄生ダイオード４ａを内蔵し、ソース電極をアノード端子２に、ドレイン電極をカソード端子３に接続する。
【００４９】
電源回路５ｃは、第１の電源回路５ａと第２の電源回路５ｂとで構成される。第１の電源回路５ａは、第１のダイオード５１、第１のコンデンサ５２、および、例えばチョッパ回路やチャージポンプなどで構成された第１の電圧調整回路５３を備え、アノード端子２とカソード端子３との間に印加される逆電圧を第１のダイオード５１を介して第１のコンデンサ５２に充電し、第１の電圧調整回路５３は第１のコンデンサ５２の充電電圧からアノード端子２を電位基準とした制御電圧Ｖ１を生成する。第２の電源回路５ｂは、第２のダイオード５５、第２のコンデンサ５６、および、例えばチョッパ回路やチャージポンプ、コッククロフト回路などで構成された第２の電圧調整回路５７を備え、アノード端子２とカソード端子３との間に印加される正極性電圧（以下、順電圧と称す）を第２のダイオード５５を介して第２のコンデンサ５６に充電し、第２の電圧調整回路５７は第２のコンデンサ５６の充電電圧からアノード端子２を電位基準とした制御電圧Ｖ１を生成する。また、第１、第２の電圧調整回路５３、５７は、それぞれ出力側に配されたダイオード５４、５８を介して電源回路５ｃ全体の出力端子に接続されて、電源回路５ｃは、アノード端子２とカソード端子３との間に印加される電圧極性に拘わらず制御電圧Ｖ１を出力する。
【００５０】
電流方向検出回路７は、電源回路５ｃの出力に接続された電流制限用抵抗７１、およびアノードを電流制限用抵抗７１に接続しカソードをカソード端子３に接続したダイオード７２を備える。そして、電流方向検出回路７は、ダイオード７２のアノード電位Ｖ２を、整流装置１のアノード端子２を電位基準として検出し、検出電圧Ｖ２とする。
第１の駆動制御回路６は、電源回路５ｃからの制御電圧Ｖ１を用いて第１のＭＯＳＦＥＴ４のゲート電極に駆動信号６ａを出力する駆動回路６１と、制御電圧Ｖ１から基準電圧Ｖ３を生成する電圧調整回路６２とを備える。そして、駆動回路６１は、電流方向検出回路７からの検出電圧Ｖ２と基準電圧Ｖ３との大小を比較して、第１のＭＯＳＦＥＴ４のゲート電極へ第１のＭＯＳＦＥＴ４をオン／オフさせる駆動信号６ａを出力する。ここでは、検出電圧Ｖ２が基準電圧Ｖ３より低いとき、第１のＭＯＳＦＥＴ４をオンさせる。
【００５１】
次に、整流装置１の動作特性について説明する。
カソード端子３とアノード端子２間のカソード・アノード間電圧ＶＣＡ、およびアノード端子２からカソード端子３に第１のＭＯＳＦＥＴ４を介して流れる電流ｉの特性と、第１のＭＯＳＦＥＴ４の動作との関係を図９に示す。図９において、３３は第１のＭＯＳＦＥＴ４の動作状態、３４はカソード・アノード間電圧ＶＣＡの特性、３５は順方向を正とした電流ｉの特性を示すものである。なお、カソード・アノード間電圧ＶＣＡは、第１のＭＯＳＦＥＴ４のドレイン・ソース間電圧である。
図に示すように、カソード・アノード間電圧ＶＣＡが正である時、即ちカソード・アノード間に逆電圧印加時、第１のＭＯＳＦＥＴ４はオフしてカソード・アノード間が遮断される遮断期間Ｂとなる。また、第１のＭＯＳＦＥＴ４がオンしてカソード・アノード間が導通する導通期間Ａでは、カソード・アノード間電圧ＶＣＡは負である。
【００５２】
遮断期間Ｂでは、アノード端子２とカソード端子３との間に印加される逆電圧を第１の電源回路５ａの第１のダイオード５１を介して第１のコンデンサ５２に充電する。導通期間Ａでは、カソード・アノード間電圧ＶＣＡを第２の電源回路５ｂの第２のダイオード５５を介して第２のコンデンサ５６に充電する。
第１の電圧調整回路５３は、第１のコンデンサ５２の充電電圧からアノード端子２を電位基準とした、例えば１５Ｖの制御電圧Ｖ１を生成する。第２の電圧調整回路５７は、第２のコンデンサ５６の充電電圧から同様の制御電圧Ｖ１を生成する。
電源回路５ｃは、第１、第２の電源回路５ａ、５ｂ双方からの制御電圧Ｖ１を出力するため、アノード端子２とカソード端子３との間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧Ｖ１を出力できる。
【００５３】
なお、第１、第２の電圧調整回路５３、５７は、双方を常時動作させる必要はなく、いずれかが動作して電源回路５ｃから制御電圧Ｖ１を出力すれば良い。その場合、第１、第２の電圧調整回路５３、５７の各入力電圧である第１、第２のコンデンサ５２、５６の電圧を検出して、第１、第２の電圧調整回路５３、５７が安定した制御電圧Ｖ１を出力できない電圧の場合に動作を停止させるなどの方法を用いても良い。
【００５４】
逆電圧印加時、カソード・アノード間電圧ＶＣＡが制御電圧Ｖ１より高いとき、電流方向検出回路７では、電源回路５ｃの出力端子からカソード端子３に電流が流れず、検出電圧Ｖ２は制御電圧Ｖ１と同等である。駆動回路６１は、例えば０．７Ｖに設定された基準電圧Ｖ３と検出電圧Ｖ２とを比較し、検出電圧Ｖ２が基準電圧Ｖ３より低いとき第１のＭＯＳＦＥＴ４をオンさせる。この場合、検出電圧Ｖ２は制御電圧Ｖ１と同等に高い電圧であるため、第１のＭＯＳＦＥＴ４はオフし、整流装置１は電流ｉの導通を阻止する。
【００５５】
逆電圧印加時で、カソード・アノード間電圧ＶＣＡが制御電圧Ｖ１より低くなると、電流方向検出回路７では、電源回路５ｃの出力端子からカソード端子３に、電流制限用抵抗７１およびダイオード７２を介して電流が流れる。この時、電流制限用抵抗７１は電流を制限して電源回路５ｃの出力の放電を抑制する。
そして、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。カソード・アノード間電圧ＶＣＡが低下するにつれて検出電圧Ｖ２も低下するが、逆電圧印加時には、検出電圧Ｖ２はダイオード７２の順方向電圧Ｖｆ（例えばＰＮ接合ダイオードを使用した場合は０．６〜０．７Ｖ程度）より高いため、基準電圧Ｖ３を適切に設定することで検出電圧Ｖ２が基準電圧Ｖ３以上となって、第１のＭＯＳＦＥＴ４はオフ状態となり整流装置１は電流ｉの導通を阻止する。
【００５６】
カソード・アノード間電圧ＶＣＡが低下して検出電圧Ｖ２が基準電圧Ｖ３より低くなると、駆動回路６１は、第１のＭＯＳＦＥＴ４をオンさせる駆動信号６ａを出力し、第１のＭＯＳＦＥＴ４はオフからオンになる。第１のＭＯＳＦＥＴ４がオンすると、アノード端子２からカソード端子３に第１のＭＯＳＦＥＴ４を介した電流ｉが順方向に流れ、この電流ｉと第１のＭＯＳＦＥＴ４のオン抵抗による電圧降下が発生して、カソード・アノード間電圧ＶＣＡが負となる。電流方向検出回路７では、電源回路５ｃの出力端子からカソード端子３に、電流制限用抵抗７１およびダイオード７２を介して電流が流れる。そして、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。この場合、検出電圧Ｖ２は、ダイオードの順方向電圧Ｖｆから第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を減算した電圧値となる。
【００５７】
駆動回路６１で用いる基準電圧Ｖ３は、例えば０．７Ｖに設定されるとしたが、ダイオード７２の順方向電圧Ｖｆから第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を減算した電圧値と、順方向電圧Ｖｆとオン電圧とを加算した電圧値との間に設定する。
上述したように、第１のＭＯＳＦＥＴ４がオンして第１のＭＯＳＦＥＴ４に順方向に電流ｉが流れると、検出電圧Ｖ２は、ダイオードの順方向電圧Ｖｆから第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を減算した電圧値となり、基準電圧Ｖ３より低くなる。これにより、駆動回路６１は第１のＭＯＳＦＥＴ４をオンさせ、整流装置１は電流ｉの導通を継続する。
【００５８】
カソード・アノード間電圧ＶＣＡが負から正に反転した時、即ち逆電圧印加の初期時には、第１のＭＯＳＦＥＴ４はオン状態であるため、カソード端子３からアノード端子２に第１のＭＯＳＦＥＴ４を介した電流ｉが逆方向に流れ、この電流ｉと第１のＭＯＳＦＥＴ４のオン抵抗による電圧降下が逆方向に発生する。電流方向検出回路７では、電源回路５ｃの出力端子からカソード端子３に、電流制限用抵抗７１およびダイオード７２を介して電流が流れる。そして、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。この場合、検出電圧Ｖ２は、ダイオードの順方向電圧Ｖｆに第１のＭＯＳＦＥＴ４のドレイン・ソース間のオン電圧を加算した電圧値となり、基準電圧Ｖ３以上となる。これにより、駆動回路６１は第１のＭＯＳＦＥＴ４をオフさせ、整流装置１は電流ｉの導通を阻止する。
【００５９】
以上のようにこの実施の形態では、電源回路５ｃを、アノード端子２とカソード端子３との間に印加される逆電圧を利用して第１の電圧調整回路５３にて所定の制御電圧Ｖ１を生成する第１の電源回路５ａと、順電圧を利用して第２の電圧調整回路５７にて所定の制御電圧Ｖ１を生成するする第２の電源回路５ｂとで構成した。このため、逆電圧のみを用いて電源生成した場合に比べて、電流の周波数や２端子間の通電率によって制御電圧が変動することはなく、２端子間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧Ｖ１を安定して出力できる。このため、第１の駆動制御回路６に必要な、例えば第１のＭＯＳＦＥＴ４の駆動や、第１の駆動制御回路６内の素子に要する電圧となる制御電圧Ｖ１を安定して得ることができ、整流装置１が信頼性よく動作できる。また第１の駆動制御回路６に用いる素子の耐圧を逆電圧の大きさ以上にする必要がなく、安価な素子で第１の駆動制御回路６を構成できる。また、制御電圧Ｖ１の変動を抑制するために、電源回路５ｃに容量の大きなコンデンサなどを設ける必要もなく、小型化に適した装置構成となる。
【００６０】
また、電源回路５ｃからの制御電圧Ｖ１を、第１のＭＯＳＦＥＴ４の駆動電圧に用いるだけでなく、電流方向検出回路７にて検出電圧Ｖ２を得るために兼用したため、簡略な回路構成で２端子のダイオードとの置き換えが容易で、導通損失が小さく省エネルギ化に適した整流装置１を、高い信頼性で実現できる。
また、カソード・アノード間電圧ＶＣＡが制御電圧Ｖ１より高いときは、電流方向検出回路７内のダイオード７２がオンせず、高い逆電圧が第１の駆動制御回路６に印加されることが防止できる。また、検出電圧Ｖ２も制御電圧Ｖ１と同等を超えて高くなることはなく、検出のための各素子に印加される電圧も抑制できる。
【００６１】
また、電流方向検出回路７では、ダイオード７２が導通時、カソード・アノード間電圧ＶＣＡにダイオード７２の順方向電圧Ｖｆを加算した電圧値を検出電圧Ｖ２として検出する。ダイオード７２の順方向電圧Ｖｆは、ほぼ一定で、カソード・アノード間電圧ＶＣＡは、カソード・アノード間の電流ｉの方向と大きさにより変化するため、検出電圧Ｖ２によりカソード・アノード間の電流ｉの方向と大きさを検出できる。このように第１のＭＯＳＦＥＴ４を流れる電流方向の検出が容易に信頼性よく実現できる。また、逆電圧印加時でカソード・アノード間の電流ｉが遮断されているときも、基準電圧Ｖ３以上の検出電圧Ｖ２を検出できる。
そして、駆動回路６１は、検出電圧Ｖ２に応じて駆動信号６ａを生成することで、整流装置１の２端子間に逆電圧が印加されたときは第１のＭＯＳＦＥＴ４をオフして電流を阻止し、順電圧が印加されたときは第１のＭＯＳＦＥＴ４をオンして整流装置１の２端子間を導通させることができる。
【００６２】
実施の形態７．
次に、この発明の実施の形態７による整流装置を図に基づいて説明する。
図１０は、この発明の実施の形態７による整流装置の回路構成を示す図である。
図に示すように、整流装置１は、上記実施の形態１、６と同様に、アノード端子２、カソード端子３の２端子を外部端子とし、この２端子間に第１のＭＯＳＦＥＴ４を接続する。そして、所定の制御電圧Ｖ１を生成する電源回路５０と、第１の駆動制御回路６と、電流方向検出回路７とを備える。第１のＭＯＳＦＥＴ４、第１の駆動制御回路６、および電流方向検出回路７の構成および動作は上記実施の形態１、６と同様である。電源回路５０について、以下に説明する。
【００６３】
電源回路５０は、第１の電圧調整回路５３から成る第１の電源回路５０ａと、第２の電圧調整回路５７から成る第２の電源回路５０ｂとで構成され、出力側でアノード端子２との間に、フィルタ回路としてのコンデンサ５９を備える。また、第１の駆動制御回路６から出力される駆動信号６ａが、第１、第２の電圧調整回路５３、５７に入力される。
第１の電圧調整回路５３は、入力される駆動信号６ａがオフ信号の時、即ち、第１のＭＯＳＦＥＴ４がオフ状態の時、アノード端子２とカソード端子３との間に印加される逆電圧からアノード端子２を電位基準とした制御電圧Ｖ１を生成する。この時、第１の電圧調整回路５３は、逆電圧が制御電圧Ｖ１より大きい場合は降圧動作を行い、逆電圧が制御電圧Ｖ１より小さい場合は昇圧動作を行う。
また、第２の電圧調整回路５７は、入力される駆動信号６ａがオン信号の時、即ち、第１のＭＯＳＦＥＴ４がオン状態の時、アノード端子２とカソード端子３との間に印加される順電圧を昇圧してアノード端子２を電位基準とした制御電圧Ｖ１を生成する。
【００６４】
これにより、電源回路５０は、第１、第２の電圧調整回路５３、５７のいずれか一方を動作させて、所定の制御電圧Ｖ１を生成して出力することができる。なお、駆動信号６ａは、オン／オフと変化するため、第１、第２の電圧調整回路５３、５７は交互に動作することになる。そして、出力側に設けられたコンデンサ５９により、第１、第２の電圧調整回路５３、５７の動作の切替時に、制御電圧Ｖ１が変動するのが抑制される。
なお、コンデンサ５９は、第１、第２の電圧調整回路５３、５７の動作切替時における制御電圧Ｖ１の変動のみを抑えればよいため、容量は比較的小さいもので良く、電圧変動が許容範囲内であれば、コンデンサ５９は無くても良い。
【００６５】
この実施の形態においても、上記実施の形態６と同様に、電源回路５０を、アノード端子２とカソード端子３との間に印加される逆電圧を利用して第１の電圧調整回路５３にて所定の制御電圧Ｖ１を生成する第１の電源回路５０ａと、順電圧を利用して第２の電圧調整回路５７にて所定の制御電圧Ｖ１を生成する第２の電源回路５０ｂとで構成した。このため、逆電圧のみを用いて電源生成した場合に比べて、電流の周波数や２端子間の通電率によって制御電圧が変動することはなく、２端子間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧Ｖ１を安定して出力できる。このため、第１の駆動制御回路６に必要な制御電圧Ｖ１を安定して得ることができ、整流装置１が信頼性よく動作できる。また第１の駆動制御回路６に用いる素子の耐圧を逆電圧の大きさ以上にする必要がなく、安価な素子で第１の駆動制御回路６を構成できる。また、制御電圧Ｖ１の変動を抑制するために、電源回路５０に容量の大きなコンデンサなどを設ける必要もなく、小型化に適した装置構成となる。
【００６６】
また、第１、第２の電源回路５０ａ、５０ｂには、電荷を保持するためのコンデンサを設けないため、起動時の電源回路５０の立ち上がり時間を短縮することができる。
なお、第１、第２の電圧調整回路５３、５７は、内部に自身の制御電源を備える。そして起動時には、第１、第２の電圧調整回路５３、５７に入力される電圧から、分圧抵抗やツェナーダイオードを用いて各制御電源を立ち上げる。あるいは、第１、第２の電圧調整回路５３、５７のいずれかが生成する制御電圧Ｖ１を、各制御電源用のコンデンサにチャージポンプにより充電する。
【００６７】
実施の形態８．
次に、この発明の実施の形態８による整流装置を図に基づいて説明する。
図１１は、この発明の実施の形態８による整流装置の回路構成を示す図である。
上記実施の形態７では、第１、第２の電圧調整回路５３、５７は、第１の駆動制御回路６から出力される駆動信号６ａを入力して動作させたが、この実施の形態８では、駆動信号６ａを第１、第２の電圧調整回路５３、５７に入力せず、第１、第２の電圧調整回路５３、５７は、入力される電圧に応じて動作させる。その他の構成および動作は、上記実施の形態７と同様である。
第１、第２の電圧調整回路５３、５７は、アノード端子２とカソード端子３との間に印加されるカソード・アノード間電圧ＶＣＡを入力電圧として所定の制御電圧Ｖ１を生成する。第１の電圧調整回路５３は、アノード端子２とカソード端子３との間に印加される逆電圧が入力されると、この逆電圧からアノード端子２を電位基準とした制御電圧Ｖ１を生成する。この時、第１の電圧調整回路５３は、逆電圧が制御電圧Ｖ１より大きい場合は降圧動作を行い、逆電圧が制御電圧Ｖ１より小さい場合は昇圧動作を行う。
また、第２の電圧調整回路５７は、アノード端子２とカソード端子３との間に印加される順電圧が入力されると、この順電圧を昇圧してアノード端子２を電位基準とした制御電圧Ｖ１を生成する。
【００６８】
これにより、電源回路５０は、第１、第２の電圧調整回路５３、５７のいずれか一方を動作させて、所定の制御電圧Ｖ１を生成して出力することができる。なお、カソード・アノード間電圧ＶＣＡが逆電圧である時は、駆動信号６ａはオフ出力で第１のＭＯＳＦＥＴ４はオフ状態となり、カソード・アノード間電圧ＶＣＡが順電圧である時は、駆動信号６ａはオン出力で第１のＭＯＳＦＥＴ４はオン状態となる。このため、第１、第２の電圧調整回路５３、５７は、上記実施の形態７の場合と同様に交互に動作することになる。そして、出力側に設けられたコンデンサ５９により、第１、第２の電圧調整回路５３、５７の動作の切替時に、制御電圧Ｖ１が変動するのが抑制される。
【００６９】
この実施の形態８による電源回路５０は、第１、第２の電圧調整回路５３、５７の動作の切替を、入力電圧に基づいて行う他は、上記実施の形態７と同様であり、同様の効果が得られる。
即ち、電流の周波数や２端子間の通電率によって生成する制御電圧が変動することはなく、２端子間に印加される電圧極性に拘わらず、また逆電圧の大きさに拘わらず、所定の制御電圧Ｖ１を安定して出力できる。このため、第１の駆動制御回路６に必要な制御電圧Ｖ１を安定して得ることができ、整流装置１が信頼性よく動作できる。また第１の駆動制御回路６に用いる素子の耐圧を逆電圧の大きさ以上にする必要がなく、安価な素子で第１の駆動制御回路６を構成できる。また、制御電圧Ｖ１の変動を抑制するために、電源回路５０に容量の大きなコンデンサなどを設ける必要もなく、小型化に適した装置構成となる。
また、第１、第２の電源回路５０ａ、５０ｂには、電荷を保持するためのコンデンサを設けないため、起動時の電源回路５０の立ち上がり時間を短縮することができる。
【００７０】
なお、上記実施の形態６〜８で示した電源回路５ｃ、５０は、上記実施の形態１〜５において、電源回路５の替わりに適用することもできる。この場合も、各実施の形態と同様の効果が得られる。
【００７１】
また、上記実施の形態６〜８に示された整流装置において、電流方向検出回路７を、他の構成、例えば、ホール素子や、電流検出用のシャント抵抗により構成することもできる。この場合も、電源回路５０の出力端子を電流方向検出回路に接続し、制御電圧Ｖ１を用いて、電流方向を検知するための検出電圧Ｖ２を得ることができる。
【００７２】
実施の形態９．
次に、この発明の実施の形態９による整流装置を図に基づいて説明する。
図１２は、この発明の実施の形態９による整流装置の回路構成を示す図である。
図に示すように、整流装置１は、上記実施の形態１と同様に、アノード端子２、カソード端子３の２端子を外部端子とし、制御電圧Ｖ１を生成する電源回路５と、第１の駆動制御回路６と、電流方向検出回路７とを備える。
また、整流装置１の２端子間に、ドレイン電極をカソード端子３に接続する第１のＭＯＳＦＥＴ４と、この第１のＭＯＳＦＥＴ４に直列接続される異常時遮断用ＭＯＳＦＥＴ１５（以下、遮断用ＭＯＳＦＥＴ１５と称す）とを備える。遮断用ＭＯＳＦＥＴ１５は、ソース電極を第１のＭＯＳＦＥＴ４のソース電極に接続し、ドレイン電極をアノード端子２に接続する。
【００７３】
電源回路５、第１の駆動制御回路６、および電流方向検出回路７の構成および動作は、上記実施の形態１と同様であるが、この場合、アノード端子２と第１のＭＯＳＦＥＴ４との間に遮断用ＭＯＳＦＥＴ１５が挿入されているため、制御電圧Ｖ１、検出電圧Ｖ２、基準電圧Ｖ３は、第１のＭＯＳＦＥＴ４のソース電極を電位基準として生成あるいは検出される。このため、図１２内の電圧ＶＣＡは、カソード端子３と第１のＭＯＳＦＥＴ４のソース電極との間の電圧を示すものとする。
また、アノード端子２と電源回路５内のコンデンサ５２との間にダイオード１６を接続し、遮断用ＭＯＳＦＥＴ１５がオフ状態の時に、アノード端子２、カソード端子３間に印加される順電圧をダイオード１６を介してコンデンサ５２に充電する。
さらに、電源回路５からの制御電圧Ｖ１で動作する第３の駆動制御回路２５を備え、第３の駆動制御回路２５は、電流方向検出回路７からの検出電圧Ｖ２に応じて遮断用ＭＯＳＦＥＴ１５への駆動信号２５ａおよび第１の駆動制御回路６への制限信号２５ｂを出力する。
【００７４】
遮断用ＭＯＳＦＥＴ１５は、定常時はオン状態で、第１のＭＯＳＦＥＴ４は、上記実施の形態１で示したように、整流装置１に逆電圧が印加されるとオフして電流ｉを遮断し、順方向にのみ電流ｉを流す。
第１のＭＯＳＦＥＴ４がオンすると、アノード端子２からカソード端子３に第１のＭＯＳＦＥＴ４を介した電流ｉが順方向に流れ、この電流ｉと第１のＭＯＳＦＥＴ４のオン抵抗による電圧降下が発生する。この電圧降下分の電圧であるオン電圧（＝−ＶＣＡ）は、電流の増大と共に大きくなり、電流方向検出回路７からの検出電圧Ｖ２が低下する。
そして、第３の駆動制御回路２５は、アノード端子２からカソード端子３に過電流が生じたことを検出し、遮断用ＭＯＳＦＥＴ１５をオフする。実際には、検出電圧Ｖ２を予め設定された遮断用の基準電圧と比較し、検出電圧Ｖ２が遮断用基準電圧より低くなると、遮断用ＭＯＳＦＥＴ１５へ駆動信号２５ａを出力して遮断用ＭＯＳＦＥＴ１５をオフする。
【００７５】
また、第３の駆動制御回路２５は、遮断用ＭＯＳＦＥＴ１５をオフするとき、同時に、第１の駆動制御回路６内の電圧調整回路６２に、基準電圧Ｖ３を調整する制限信号２５ｂを出力する。この制限信号２５ｂは第１のＭＯＳＦＥＴ４をオフさせるために駆動信号６ａを制限する信号であり、これにより第１のＭＯＳＦＥＴ４はオフする。これにより整流装置１の２端子間の全てのＭＯＳＦＥＴ４、１５が遮断され、導通が阻止される。なお、第１のＭＯＳＦＥＴ４と遮断用ＭＯＳＦＥＴ１５とは互いに逆方向に接続されているため、内蔵される寄生ダイオードも互いに逆方向となり、電流ｉの向きに拘わらず確実に遮断される。
【００７６】
この実施の形態では、第１のＭＯＳＦＥＴ４のアノード端子側に遮断用ＭＯＳＦＥＴ１５を接続し、第３の駆動制御回路２５は、電流方向検出回路７からの検出電圧Ｖ２に基づいて過電流の発生を検出して遮断用ＭＯＳＦＥＴ１５をオフさせる。これにより、整流装置１に過電流を流すことが防止でき、整流装置１の信頼性を向上できる。
また、第３の駆動制御回路２５は、電流方向検出回路７からの検出電圧Ｖ２に基づいて過電流の発生を容易に検出することができ、容易に過電流の遮断が行える。
さらに、遮断用ＭＯＳＦＥＴ１５をがオフ状態の時に、整流装置１に印加される順電圧をダイオード１６を介してコンデンサ５２に充電するため、電流遮断時の順電圧も制御電圧Ｖ１の生成に利用でき、制御電圧生成の効率化、安定化が図れる。
【００７７】
なお、上記実施の形態では、検出電圧Ｖ２を予め設定された遮断用基準電圧と比較するとしたが、遮断用基準電圧は、外部から設定および変更可能としても良い。この場合、図１２に示すように、第３の駆動制御回路２５は、外部から信号入力するための外部端子２５ｃを備え、電気的信号や光信号などにより遮断用基準電圧の値を、外部から第３の駆動制御回路２５に入力して設定する。これにより、遮断用の基準設定を、整流装置１だけでなく周辺回路等の条件に応じて行うことができ、利便度が向上する。
また遮断用ＭＯＳＦＥＴ１５をオフさせている期間は、予め設定された一定期間、もしく、外部からの電気的信号や光信号などによる解除信号が入力されるまでとしても良い。  
【００７８】
また、外部端子２５ｃは、外部から信号入力するために用いたが、外部に信号出力するための外部端子を第３の駆動制御回路２５に備えても良く、遮断用ＭＯＳＦＥＴ１５をオフ状態の時に、音や光などにより外部に過電流による異常を報知させても良い。過電流を検出して電流遮断を担う第３の駆動制御回路２５が、外部に異常を報知する手段を備えることで、容易に異常を知らせることができる。
【００７９】
実施の形態１０．
上記実施の形態９は、遮断用ＭＯＳＦＥＴ１５を上記実施の形態１に適用したものを示したが、他の各実施の形態２〜８に適用することもできる。特に、上記実施の形態５に遮断用ＭＯＳＦＥＴ１５を適用した場合を以下に示す。
この実施の形態による整流装置１は、図５で示した上記実施の形態５による構成に、上記実施の形態９の図１２で示した遮断用ＭＯＳＦＥＴ１５、ダイオード１６および第３の駆動制御回路２５を付加した構成となる。
【００８０】
即ち、整流装置１の２端子間には、第１のＭＯＳＦＥＴ４と、第１のＭＯＳＦＥＴ４に直列に接続される第２のＭＯＳＦＥＴ１０と、第１のＭＯＳＦＥＴ４と第２のＭＯＳＦＥＴ１０との直列回路に並列に接続される第３のＭＯＳＦＥＴ１２と、第３のダイオード１３と、さらに第１のＭＯＳＦＥＴ４のアノード端子側に接続される遮断用ＭＯＳＦＥＴ１５とを備える。また、第２のＭＯＳＦＥＴ１０に並列にシャント抵抗１１を接続し、各素子１０〜１３でオン電圧調整回路１４を構成する。
上記実施の形態５で示したように、第２の駆動制御回路２０は、検出電圧Ｖ２に応じて、第１のＭＯＳＦＥＴ４および第２、第３のＭＯＳＦＥＴ１０、１２の内、オンさせるＭＯＳＦＥＴの組み合わせを決定して各ＭＯＳＦＥＴ４、１０、１２を制御することで、アノード端子２からカソード端子３に順方向に電流ｉが流れるときの両端子間のオン抵抗を段階的に変化させて、オン電圧が増大するのを抑制する。そして、上記第３の駆動制御回路２５は、上記実施の形態９に示したように、過電流を検出して遮断用ＭＯＳＦＥＴ１５をオフさせる。
【００８１】
図１３は、この実施の形態による整流装置１の動作特性を示すもので、電流ｉに応じて変化する電圧ＶＡＣ（＝−ＶＣＡ）を示す図である。なお、この場合も、各電圧Ｖ１、Ｖ２、Ｖ３の電位基準は第１のＭＯＳＦＥＴ４のソース電極でり、電圧ＶＣＡは、カソード端子３と第１のＭＯＳＦＥＴ４のソース電極との間の電圧を示す。
また、図１４に、電流ｉに対応する各ＭＯＳＦＥＴのスイッチング状態を示す。また、３１ａは、電流方向検出回路７において電流方向が検出可能な検出電圧Ｖ２の範囲における電圧ＶＡＣの範囲、３２ａは第３のダイオード１３の出力特性を示すものである。第１のＭＯＳＦＥＴ４および第２、第３のＭＯＳＦＥＴ１０、１２の状態で、ＳＷは、駆動回路６１からの駆動信号６ａと同期してスイッチングされる状態を示す。
【００８２】
遮断用ＭＯＳＦＥＴ１５は、定常時はオン状態を継続し、第１〜第３のＭＯＳＦＥＴ４、１０、１２は、電流ｉが過電流と認識される電流値ｉ５（＜ｉ４）まで上記実施の形態５と同様に動作する。
電流ｉが増大して電流値ｉ５となり、検出電圧Ｖ２が遮断用基準電圧より低くなると、第３の駆動制御回路２５は、遮断用ＭＯＳＦＥＴ１５をオフする。また、第３の駆動制御回路２５は、遮断用ＭＯＳＦＥＴ１５をオフするとき、同時に、第１の駆動制御回路６内の電圧調整回路６２に、基準電圧Ｖ３を調整する制限信号２５ｂを出力して第１のＭＯＳＦＥＴ４をオフさせる。さらに同時に、第２の駆動制御回路２０は、第２、第３のＭＯＳＦＥＴ１０、１２をオフさせる。
【００８３】
以上のように、第２の駆動制御回路２０は、電流ｉが増大するとオンさせるＭＯＳＦＥＴの組み合わせを、オン抵抗を低くするように切り替えて、オン電圧の増大を抑制する。そして、第３の駆動制御回路２５は、アノード端子２からカソード端子３に過電流が生じたことを検出し、遮断用ＭＯＳＦＥＴ１５をオフする。またこのとき、他のＭＯＳＦＥＴ４、１０、１２もオフされる。整流装置１の２端子間の全ＭＯＳＦＥＴ４、１０、１２、１５が遮断され、電流が確実に遮断される。
【００８４】
なお、この実施の形態では、第１、第２、第３の駆動制御回路６、２０、２５を個別に備えたが、これらの機能を併せ持つ１つの駆動制御回路を用いても良い。
【００８５】
実施の形態１１．
図１５は、この発明の実施の形態１１による整流装置の回路構成を示す図である。
図に示すように、図１２で示した上記実施の形態９による整流装置において、整流装置１の２端子間の電流を制限する電流制限回路１７を備える。この電流制限回路１７は、抵抗体やリアクトル、ダイオードなどから成り、またバイパス回路を備えて、第１のＭＯＳＦＥＴ４のドレイン電極とカソード端子３との間に接続される。
【００８６】
第３の駆動制御回路２５は、アノード端子２からカソード端子３に過電流が生じたことを検出し、遮断用ＭＯＳＦＥＴ１５をオフするが、この際、所定の過渡期間を設け、徐々に電流ｉの値を減少させて電流遮断する。この場合、遮断用ＭＯＳＦＥＴ１５の通電率を徐々に減少させて０にするように、遮断用ＭＯＳＦＥＴ１５への駆動信号２５ａを制御する。電流制限回路１７は、例えば第３の駆動制御回路２５からの制御により、定常時にはバイパス回路にてバイパスされ、遮断用ＭＯＳＦＥＴ１５をオン／オフする切替時の過渡期間のみ電流ｉを流して電流制限する。この遮断用ＭＯＳＦＥＴ１５をオンする際とオフする際との過渡期間の長さは同じであっても異なるものでも良い。
また、外部からの信号などにより、整流装置１の２端子間で遮断されていた電流ｉを復帰させて導通させる際も、遮断時と同様に所定の過渡期間を設け、徐々に電流ｉの値を増大させて復帰させる。ここでは、遮断用ＭＯＳＦＥＴ１５の通電率を０から徐々に増大させるように、遮断用ＭＯＳＦＥＴ１５への駆動信号２５ａを制御する。
【００８７】
この実施の形態では、遮断用ＭＯＳＦＥＴ１５を用いて２端子間の電流の導通／遮断状態を切り替える際、電流値の変化を緩やかにすることで、遮断時の異常電圧発生を防止でき、また、２端子間の電流を復帰させる際に流れる突入電流も防止できる。
【００８８】
実施の形態１２．
上記実施の形態１１では、電流制限回路１７を備え、遮断用ＭＯＳＦＥＴ１５の通電率を徐々に増減させたが、この実施の形態１１では、遮断用ＭＯＳＦＥＴ１５への駆動信号２５ａの駆動電圧を調整して、遮断用ＭＯＳＦＥＴ１５のオン抵抗を調整する。
この実施の形態では、電流制限回路１７は不要であり、遮断用ＭＯＳＦＥＴ１５をオフして電流遮断する際、所定の過渡期間を設け、徐々に電流ｉの値を減少させて電流遮断するように、遮断用ＭＯＳＦＥＴ１５への駆動信号２５ａの駆動電圧を徐々に減少させる。また、外部からの信号などにより、整流装置１の２端子間で遮断されていた電流ｉを復帰させて導通させる際も、遮断時と同様に所定の過渡期間を設け、徐々に電流ｉの値を増大させて復帰させるように、遮断用ＭＯＳＦＥＴ１５への駆動信号２５ａの駆動電圧を徐々に増大させる。これらの過渡期間中、遮断用ＭＯＳＦＥＴ１５以外の全てのＭＯＳＦＥＴをオフさせて、ＭＯＳＦＥＴの寄生ダイオードに電流を流しても良い。
この実施の形態においても、遮断用ＭＯＳＦＥＴ１５を用いて２端子間の電流の導通／遮断状態を切り替える際、電流値の変化を緩やかにすることで、遮断時の異常電圧発生を防止でき、また、２端子間の電流を復帰させる際に流れる突入電流も防止できる。
【００８９】
実施の形態１３．
図１６は、この発明の実施の形態１３による整流装置１および周辺回路の簡略構成を示す図である。この場合、整流装置１は、図１２で示した上記実施の形態９による整流装置において、第１の駆動制御回路６と第３の駆動制御回路２５とを１つの駆動制御回路２６で示したものである。なお、電源回路５および電流方向検出回路７は、図示を省略した。
図に示すように、電圧検出回路２７は、外部の基準電位からのアノード端子２の電圧を入力電圧ＶＩＮとして検出する。駆動制御回路２６内の第３の駆動制御回路２５では、外部から入力電圧ＶＩＮの信号を受信し、電圧異常を検出すると、上記実施の形態９の過電流検出時と同様に、遮断用ＭＯＳＦＥＴ１５をオフして電流遮断する。
【００９０】
この実施の形態では、遮断用ＭＯＳＦＥＴ１５を制御する駆動制御回路２６内の第３の駆動制御回路２５が、外部信号を受信して電圧異常を検出して遮断用ＭＯＳＦＥＴ１５を遮断するようにした。このため、外部の電圧検出回路２７などを利用して電圧異常を容易で確実に検出でき利便性が向上する。なお、他の検出回路を用いて検出された電圧電流異常の信号や整流装置１の電流ｉを導通／遮断するための信号を受信しても良い。
【００９１】
また、この実施の形態に、上記実施の形態１１、１２を適用しても良く、同様の効果が得られる。
【００９２】
また、上記各実施の形態で用いるＭＯＳＦＥＴ４、１０、１２、１５の半導体材料には、シリコンカーバイト、ガリウムナイトライド、ダイヤモンド半導体など、ワイドギャップの半導体材料で、整流装置１における整流時の損失を抑えるものが望ましい。また、整流装置１内の各ダイオードは、ショットキーバリアダイオード、ファーストリカバリダイオードなど、種類や材質は問わないが、電流方向検出回路７や各駆動制御回路６、２０、２５などの遅れ時間を改善するためには、シリコンカーバイトやガリウムナイトライド等から成る、順方向電圧が小さくかつ応答速度の速い素子を使うことが望ましい。
【００９３】
実施の形態１４．
次に、この発明の実施の形態１４による太陽光発電システムを図に基づいて説明する。
図１７は、この発明の実施の形態１４による太陽光発電システムの主回路構成を示す図である。
図に示すように、太陽光発電システムの主回路１００は、複数（この場合３個）の太陽光パネル８０を並列接続して備え、各太陽光パネル８０は、それぞれ整流装置１ａが並列接続された太陽電池セル８１が、複数個（この場合３個）直列接続されて構成される。各太陽光パネル８０にて発電された直流電力は、整流装置１ｂを介してコンデンサ８２等のエネルギ蓄積手段に蓄積された後、並列接続された２つのチョッパ回路８３により昇圧され、平滑コンデンサ８４を介して出力される。チョッパ回路８３は、スイッチとリアクトルと整流装置１ｃとを備えて構成される。
主回路１００内の整流装置１ａ、１ｂ、１ｃには、上記実施の形態１〜１３で示した構成の低損失で信頼性の高い整流装置１が用いられる。
【００９４】
このような太陽光発電システムでは、複数の太陽光パネル８０を並列接続して冗長系回路を構成し、確実に直流電圧を発生させる。
また、各太陽光パネル８０では、複数の太陽電池セル８１を直列接続しているが、各太陽電池セル８１に異常が発生すると、異常が発生した太陽電池セル８１に並列接続された整流装置１ａにより太陽電池セル８１をバイパスする。例えば、一部の太陽電池セル８１に太陽光の照射が少なくて発電できない場合、その太陽電池セル８１のインピーダンスが高くなる。また、太陽電池セル８１の故障により太陽電池セル８１の接続配線が開放故障した際、故障した太陽電池セル８１に直列接続された他の太陽電池セル８１により発電された電力は出力できない。このような太陽電池セル８１の異常時に、整流装置１ａ内の第１の駆動制御回路６は、検出電圧Ｖ２から異常を検出して、第１のＭＯＳＦＥＴ４をオンさせて、故障した太陽電池セル８１をバイパスする電流を流し、他の太陽電池セル８１にて発電された電力は出力される。
【００９５】
このように、整流装置１ａを太陽光パネル８０の保護用回路として動作させ、一部の太陽電池セル８１に異常が発生しても、太陽光パネル８０は電力を出力できる。また、整流装置１ａは、上記各実施の形態１〜１３で示したように、電流導通時に損失が極めて低い装置構成であり、太陽光パネル８０内の損失が低減できる。また、整流装置１ａの電流導通時に、整流装置１ａの発熱が小さいことから、他の太陽電池セル８１が加熱されることも抑制でき、他の太陽電池セル８１の発電効率が低減するのを抑制できる。
また、第１の駆動制御回路６に外部端子を備えて、第１のＭＯＳＦＥＴ４の導通／遮断状態を外部に報知させる手段を設けても良く、管理者は異常発生箇所を速やかに見つけることができる。
【００９６】
また上述したように、各太陽光パネル８０にて発電された直流電圧は整流装置１ｂを介してコンデンサ８２に充電されている。いずれかの太陽光パネル８０に短絡故障が発生すると、他の太陽光パネル８０で発電されてコンデンサ８２に蓄積された電力は、故障した太陽光パネル８０を介して放電されるが、該放電経路を整流装置１ｂにて遮断することで上記放電が防止できる。この場合、整流装置１ｂは短絡故障時の逆電圧により遮断される。また、定常時に導通する整流装置１ｂは、上記各実施の形態１〜１３で示したように、電流導通時に損失が極めて低い装置構成であり、主回路１００の損失が低減できる。
この場合も、整流装置１ｂ内の第１の駆動制御回路６に外部端子を備えて、第１のＭＯＳＦＥＴ４の導通／遮断状態を外部に報知させる手段を設けても良く、管理者は異常発生箇所を速やかに見つけることができる。
【００９７】
さらに、チョッパ回路８３内の整流素子にも、損失が極めて低い整流装置１ｃを用いることで、チョッパ回路８３の昇圧効率が向上する。
このように、主回路１００内の整流装置１ａ、１ｂ、１ｃに、この発明による低損失で信頼性の高い整流装置を用いたことで、太陽光発電システムの発電効率および信頼性を向上できる。
【産業上の利用可能性】
【００９８】
外部端子が２端子である整流回路を備えた回路に幅広く利用でき、特に電力変換装置に用いることで、電力変換効率の向上に寄与できる。  
【図１】
2010004738.tif 000003
【図２】
2010004738.tif 000004
【図３】
2010004738.tif 000005
【図４】
2010004738.tif 000006
【図５】
2010004738.tif 000007
【図６】
2010004738.tif 000008
【図７】
2010004738.tif 000009
【図８】
2010004738.tif 000010
【図９】
2010004738.tif 000011
【図１０】
2010004738.tif 000012
【図１１】
2010004738.tif 000013
【図１２】
2010004738.tif 000014
【図１３】
2010004738.tif 000015
【図１４】
2010004738.tif 000016
【図１５】
2010004738.tif 000017
【図１６】
2010004738.tif 000018
【図１７】
2010004738.tif 000019
【手続補正書】
【提出日】平成23年1月11日(2011.1.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外部端子を陽極端子と陰極端子との２端子とした整流装置において、
上記２端子間に、ソース電極を上記陽極端子側にして接続された第１のＭＯＳＦＥＴと、
上記２端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、
上記電源回路からの制御電圧を用いて上記第１のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第１の駆動制御回路と、
上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備え、
上記電源回路は、上記２端子間に印加される逆極性電圧をダイオードを介して充電するコンデンサ、および該コンデンサの電圧から上記陽極端子を電位基準とした上記制御電圧を生成する電圧調整回路を備えて該制御電圧を出力し、
上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力することを特徴とする整流装置。
【請求項２】
外部端子を陽極端子と陰極端子との２端子とした整流装置において、
上記２端子間に、ソース電極を上記陽極端子側にして接続された第１のＭＯＳＦＥＴと、
上記２端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、
上記電源回路からの制御電圧を用いて上記第１のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第１の駆動制御回路と、
上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備え、
上記電源回路は、上記２端子間に印加される逆極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第１の電圧調整回路、および上記２端子間に印加される正極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第２の電圧調整回路を備えて該制御電圧を出力し、
上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力することを特徴とする整流装置。
【請求項３】
上記第１の駆動制御回路は、上記制御電圧から生成した基準電圧と上記検出回路に検出された上記ダイオードのアノード電位とを比較し、該アノード電位が上記基準電圧より低いとき、上記第１のＭＯＳＦＥＴをオンさせることを特徴とする請求項１または２に記載の整流装置。
【請求項４】
上記検出回路は、上記ダイオードのアノードとアノード電位検出点との間に抵抗あるいは定電圧手段を挿入したことを特徴とする請求項１または２に記載の整流装置。
【請求項５】
上記第１のＭＯＳＦＥＴには、シリコンカーバイト、ガリウムナイトライド、ダイヤモンド等のワイドギャップ半導体が用いられていることを特徴とする請求項１または２に記載の整流装置。
【請求項６】
上記電源回路は、上記２端子間に印加される逆極性電圧を第１のダイオードを介して充電する第１のコンデンサ、および上記２端子間に印加される正極性電圧を第２のダイオードを介して充電する第２のコンデンサを備え、上記第１の電圧調整回路は上記第１のコンデンサの電圧から上記制御電圧を生成し、上記第２の電圧調整回路は上記第２のコンデンサの電圧から上記制御電圧を生成することを特徴とする請求項２記載の整流装置。
【請求項７】
上記第１、第２のコンデンサの各電圧を検出する手段を備え、上記第１、第２の電圧調整回路は、検出された上記各電圧に応じて動作することを特徴とする請求項６に記載の整流装置。
【請求項８】
上記電源回路は、上記第１の駆動制御回路から出力される上記駆動信号に基づいて、上記第１のＭＯＳＦＥＴがオフ状態の時に上記第１の電圧調整回路を動作させ、上記第１のＭＯＳＦＥＴがオン状態の時に上記第２の電圧調整回路を動作させることを特徴とする請求項２に記載の整流装置。
【請求項９】
上記第１、第２の電圧調整回路は、上記２端子間の電圧を入力電圧として動作するもので、該入力電圧を検出する手段を備え、該検出電圧に応じて上記第１、第２の電圧調整回路を交互に動作させることを特徴とする請求項２に記載の整流装置。
【請求項１０】
上記基準電圧は、上記ダイオードの順方向電圧から上記第１のＭＯＳＦＥＴのドレイン・ソース間のオン電圧を減算した電圧値と、上記ダイオードの順方向電圧に上記第１のＭＯＳＦＥＴのドレイン・ソース間のオン電圧を加算した電圧値との間に設定されることを特徴とする請求項３に記載の整流装置。
【請求項１１】
上記ダイオードの温度を検出するセンサを備え、検出された温度に応じて上記基準電圧が調整されることを特徴とする請求項３に記載の整流装置。
【請求項１２】
上記基準電圧にヒステリシス幅を設け、上記第１のＭＯＳＦＥＴをオフからオンにする際とオンからオフにする際とで、上記基準電圧を変化させることを特徴とする請求項３に記載の整流装置。
【請求項１３】
上記２端子間で、上記第１のＭＯＳＦＥＴに直列に接続される１あるいは複数の第２のＭＯＳＦＥＴ、上記第１のＭＯＳＦＥＴに並列に接続される１あるいは複数の第３のＭＯＳＦＥＴの一方あるいは双方を有したオン電圧調整回路と、
上記電源回路からの上記制御電圧を用いて上記オン電圧調整回路内の上記第２、第３のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第２の駆動制御回路とを備え、
該第２の駆動制御回路は、上記第１のＭＯＳＦＥＴおよび上記オン電圧調整回路内の第２、第３のＭＯＳＦＥＴの内、オンさせるＭＯＳＦＥＴの組み合わせを、上記検出回路に検出された上記ダイオードのアノード電位に応じて、上記２端子間のオン抵抗が低減されるように選択して、上記駆動信号を出力することを特徴とする請求項３に記載の整流装置。
【請求項１４】
上記第２の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて、上記第１のＭＯＳＦＥＴの駆動信号を制限する信号を上記第１の駆動制御回路に対して出力することを特徴とする請求項１３に記載の整流装置。
【請求項１５】
上記第２のＭＯＳＦＥＴと並列にシャント抵抗を接続したことを特徴とする請求項１３または１４に記載の整流装置。
【請求項１６】
アノードを上記陽極端子に接続し、カソードを上記陰極端子に接続するダイオードを上記２端子間に備えたことを特徴とする請求項１３または１４に記載の整流装置。
【請求項１７】
ドレイン電極を上記陽極端子に接続しソース電極を上記第１のＭＯＳＦＥＴのソース電極に接続した異常時遮断用ＭＯＳＦＥＴと、上記電源回路からの上記制御電圧を用いて上記異常時遮断用ＭＯＳＦＥＴのゲート電極に駆動信号を出力する第３の駆動制御回路とを備え、
該第３の駆動制御回路は、電流電圧異常を検出して、上記異常時遮断用ＭＯＳＦＥＴをオフさせて上記２端子間の電流を遮断することを特徴とする請求項３に記載の整流装置。
【請求項１８】
上記陽極端子と上記電源回路との間にダイオードを備え、上記異常時遮断用ＭＯＳＦＥＴがオフ状態の時に、上記２端子間に印加される正極性電圧が上記ダイオードを介して上記電源回路に充電されることを特徴とする請求項１７に記載の整流装置。
【請求項１９】
上記第３の駆動制御回路は、設定された基準値と比較することで電流電圧異常を検出し、上記整流装置は、上記基準値を外部から設定および変更する手段を備えることを特徴とする請求項１７に記載の整流装置。
【請求項２０】
上記第３の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に基づいて上記電流電圧異常である過電流を検出することを特徴とする請求項１７〜１９のいずれか１項に記載の整流装置。
【請求項２１】
上記第３の駆動制御回路は、外部信号を受信する手段を備え、受信した該外部信号により上記電流電圧異常を検出することを特徴とする請求項１７〜１９のいずれか１項に記載の整流装置。
【請求項２２】
上記異常時遮断用ＭＯＳＦＥＴがオフ状態の時、外部に異常を報知する手段を備えたことを特徴とする請求項１７〜１９のいずれか１項に記載の整流装置。
【請求項２３】
上記第３の駆動制御回路は、上記異常時遮断用ＭＯＳＦＥＴを制御して上記２端子間の電流の導通／遮断状態を切り替える際、所定の過渡期間を設け、上記２端子間の電流値を徐々に変化させることを特徴とする請求項１７〜１９のいずれか１項に記載の整流装置。
【請求項２４】
上記所定の過渡期間のみ上記２端子間の電流を制限する電流制限回路を設け、上記第３の駆動制御回路は、上記所定の過渡期間において上記異常時遮断用ＭＯＳＦＥＴの通電率を徐々に変化させることで上記２端子間の電流値を徐々に変化させることを特徴とする請求項２３に記載の整流装置。
【請求項２５】
上記第３の駆動制御回路は、上記所定の過渡期間において、上記異常時遮断用ＭＯＳＦＥＴへの上記駆動信号の電圧を徐々に変化させることで上記２端子間の電流値を徐々に変化させることを特徴とする請求項２３に記載の整流装置。
【請求項２６】
太陽光パネルを１以上用いて発電する太陽光発電システムにおいて、
上記各太陽光パネルは、
直列接続された複数の太陽光発電セルと、
外部端子を陽極端子と陰極端子との２端子として、上記各太陽光発電セルにそれぞれ並列に接続される整流装置とを備え、
上記各整流装置は、請求項１〜２５のいずれか１項に記載されるものであり、
上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位から、接続された上記太陽光発電セルの異常を検出し、上記第１のＭＯＳＦＥＴをオンさせて、該整流装置により該太陽光発電セルをバイパスすることを特徴とする太陽光発電システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
この発明による整流装置は、外部端子を陽極端子と陰極端子との２端子とし、該２端子間に、ソース電極を上記陽極端子側にして接続された第１のＭＯＳＦＥＴと、上記２端子間に印加される電圧から所定の制御電圧を生成して出力する電源回路と、上記電源回路からの制御電圧を用いて上記第１のＭＯＳＦＥＴのゲート電極に駆動信号を出力する第１の駆動制御回路と、上記電源回路の出力に接続された電流制限用抵抗、およびアノードを該電流制限用抵抗に接続しカソードを上記陰極端子に接続したダイオードを有し、該ダイオードのアノード電位を検出する検出回路とを備える。そして、上記電源回路は、上記２端子間に印加される逆極性電圧をダイオードを介して充電するコンデンサ、および該コンデンサの電圧から上記陽極端子を電位基準とした上記制御電圧を生成する電圧調整回路を備えて該制御電圧を出力し、上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力するものである。
またこの発明による整流装置は、上記電源回路は上記２端子間に印加される逆極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第１の電圧調整回路、および上記２端子間に印加される正極性電圧を用いて上記陽極端子を電位基準とした上記制御電圧を生成する第２の電圧調整回路を備えて該制御電圧を出力し、上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位に応じて上記駆動信号を出力するものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
またこの発明による太陽光発電システムは、太陽光パネルを１以上用いて発電するもので、上記各太陽光パネルは、直列接続された複数の太陽光発電セルと、外部端子を陽極端子と陰極端子との２端子として、上記各太陽光発電セルにそれぞれ並列に接続される整流装置とを備える。また、上記各整流装置は、請求項１〜２５のいずれか１項に記載されるものであり、上記第１の駆動制御回路は、上記検出回路に検出された上記ダイオードのアノード電位から、接続された上記太陽光発電セルの異常を検出し、上記第１のＭＯＳＦＥＴをオンさせて、該整流装置により該太陽光発電セルをバイパスするものである。
【国際調査報告】
2010004738.tif 000020
2010004738.tif 000021
2010004738.tif 000022
2010004738.tif 000023
2010004738.tif 000024
2010004738.tif 000025
2010004738.tif 000026
2010004738.tif 000027