(57)【要約】  マクロのレイアウト情報に基づいて、当該マクロが使用されるＬＳＩのレイアウト設計時に発生する可能性がある設計規則違反を予め検出することができるマクロ用レイアウト検証装置。この装置は、半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するものであり、マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定するユニットと、該仮想配線と該マクロ内配線との平行配線長を算出するユニットと、該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力するユニットと、を含む。
2009084092.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、  マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定する手段と、  該仮想配線と該マクロ内配線との平行配線長を算出する手段と、  該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力する手段と、  を具備するマクロ用レイアウト検証装置。
【請求項２】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、  マクロの端子にビアコンタクトを配置したと仮定する手段と、  該ビアコンタクトと該マクロ内レイアウトとの関係が設計規則に違反するか否かを判定する手段と、  を具備するマクロ用レイアウト検証装置。
【請求項３】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、  マクロの端子が覆うチャネルと該チャネル周辺の空きチャネルとを検出する手段と、  該検出されたチャネルから指定配線層まで連続して引出し可能な空きチャネルが存在するか否かを判定する手段と、  を具備するマクロ用レイアウト検証装置。
【請求項４】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証する装置におけるマクロ用レイアウト検証方法であって、  仮定手段が、マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定するステップと、  算出手段が、該仮想配線と該マクロ内配線との平行配線長を算出するステップと、  出力手段が、該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力するステップと、  を具備するマクロ用レイアウト検証方法。
【請求項５】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証する装置におけるマクロ用レイアウト検証方法であって、  仮定手段が、マクロの端子にビアコンタクトを配置したと仮定するステップと、  判定手段が、該ビアコンタクトと該マクロ内レイアウトとの関係が設計規則に違反するか否かを判定するステップと、  を具備するマクロ用レイアウト検証方法。
【請求項６】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証する装置におけるマクロ用レイアウト検証方法であって、  検出手段が、マクロの端子が覆うチャネルと該チャネル周辺の空きチャネルとを検出するステップと、  判定手段が、該検出されたチャネルから指定配線層まで連続して引出し可能な空きチャネルが存在するか否かを判定するステップと、  を具備するマクロ用レイアウト検証方法。
【請求項７】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置として設けられるコンピュータを、  マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定する手段と、  該仮想配線と該マクロ内配線との平行配線長を算出する手段と、  該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力する手段と、  として機能させるためのプログラム。
【請求項８】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置として設けられるコンピュータを、  マクロの端子にビアコンタクトを配置したと仮定する手段と、  該ビアコンタクトと該マクロ内レイアウトとの関係が設計規則に違反するか否かを判定する手段と、  として機能させるためのプログラム。
【請求項９】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置として設けられるコンピュータを、  マクロの端子が覆うチャネルと該チャネル周辺の空きチャネルとを検出する手段と、  該検出されたチャネルから指定配線層まで連続して引出し可能な空きチャネルが存在するか否かを判定する手段と、  として機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、ＬＳＩ等の半導体装置の開発過程において機能ブロックとして設計されるマクロのレイアウトを検証する装置に関する。
【背景技術】
【０００２】  ＬＳＩ（Large Scale Integrated circuit）の設計においては、図１に示されるように、まず、機能ブロックたるマクロの単体としてのレイアウト設計が設計規則に従って行われる（ステップ１０２）。次いで、ＬＳＩ上へのマクロの配置及びマクロ間の配線が行われる（ステップ１０４）。そして、最後に、ＬＳＩ全体及びＬＳＩ上のマクロのレイアウトの検証が行われる（ステップ１０６）。【０００３】  したがって、ＬＳＩのレイアウトの検証時には、マクロ内のレイアウトが参照されるため、扱うデータ量が増加し、処理時間が増加する。また、ＬＳＩ上へのマクロの配置及びマクロ間の配線をするためにマクロの端子をＬＳＩ上で接続するが、端子を接続するために十分なチャネルが無い場合には、ＬＳＩ上にマクロを配置・配線することができない。【０００４】  また、マクロ単体のレイアウトが設計規則に違反していない場合でも、そのマクロをＬＳＩ上に配置・配線したときにＬＳＩ配線とマクロ内配線との関係が設計規則に違反する場合がある。例えば、マクロ内配線とＬＳＩ配線との平行配線による規則違反が検出される場合がある。このように、マクロをＬＳＩ上に配置・配線した際にマクロ内レイアウトとＬＳＩ配線とが干渉して生じる問題については、マクロをＬＳＩ上に配置・配線しないと検出することができない。【０００５】  ＬＳＩのレイアウト設計時にマクロ内配線との関係でレイアウト検証におけるエラーが出る場合、マクロ内配線を変更することは影響が大きくなる。そのため、ＬＳＩ上へのマクロの配置・配線時に、マクロ内のレイアウトを意識しないでよいように、マクロ内配線と近接する配線チャネルをＬＳＩ配線時に使用禁止にすることも行われている。しかし、ＬＳＩのレイアウト設計時において、マクロ内配線と近接する配線チャネルを使用禁止にすると、使用可能なチャネルが減少して配線性が低下するという問題が生ずる。【０００６】  なお、本発明に関連する先行技術文献として、下記特許文献１は、自動レイアウトで用いる階層を考慮して設計ルールの検証を行うようにしたＬＳＩ設計ルール検証方法について開示している。また、下記特許文献２は、他のセルとの接続において、設計規則に違反することなく、配線自由度の高い接続を実現する機能マクロ設計方法について開示している。【０００７】
【特許文献１】特開平５−１０２３０７号公報
【特許文献２】特開２０００−２６９３４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】  本発明は、上述した問題点に鑑みてなされたものであり、その目的は、マクロのレイアウト情報に基づいて、当該マクロが使用されるＬＳＩのレイアウト設計時に発生する可能性がある設計規則違反を予め検出することができるマクロ用レイアウト検証装置を提供することにある。
【課題を解決するための手段】
【０００９】  上記目的を達成するために、本発明によれば、半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定する手段と、該仮想配線と該マクロ内配線との平行配線長を算出する手段と、該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力する手段と、を具備するマクロ用レイアウト検証装置が提供される。【００１０】  また、本発明によれば、半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、マクロの端子にビアコンタクトを配置したと仮定する手段と、該ビアコンタクトと該マクロ内レイアウトとの関係が設計規則に違反するか否かを判定する手段と、を具備するマクロ用レイアウト検証装置が提供される。【００１１】  また、本発明によれば、半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、マクロの端子が覆うチャネルと該チャネル周辺の空きチャネルとを検出する手段と、該検出されたチャネルから指定配線層まで連続して引出し可能な空きチャネルが存在するか否かを判定する手段と、を具備するマクロ用レイアウト検証装置が提供される。【００１２】  さらに、本発明によれば、上述の装置の技術的特徴と同一の技術的特徴を有するマクロ用レイアウト検証方法と、コンピュータを上述の装置として機能させるためのプログラムと、が提供される。
【発明の効果】
【００１３】  開示のマクロ用レイアウト検証装置によれば、ＬＳＩのレイアウト設計時の配線（マクロ間配線）とマクロ内配線とが干渉して生じる平行配線のエラーがマクロのレイアウト検証時に予め検出されるため、ＬＳＩのレイアウト検証時に出力されるエラーを予め予測して回避することができ、その結果、ＬＳＩのレイアウト設計に要する工数を短縮することができる。【００１４】  また、開示のマクロ用レイアウト検証装置によれば、ＬＳＩのレイアウト設計においてマクロ端子を接続する場合に発生するエラー又はその可能性を、マクロのレイアウト設計時に予め検出することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】従来のマクロ用レイアウト検証の位置付けを示すフローチャートである。
【図２】マクロ用レイアウト検証装置の一実施形態のハードウェア構成を示すブロック図である。
【図３】一実施形態によるマクロのレイアウトの検証についての概略フローを示す図である。
【図４】平行配線長に関する検証の手順を示すフローチャートである。
【図５】平行配線長に関する検証の例を示す図である。
【図６】マクロ端子のビアコンタクトへの接続に関する検証の手順を示すフローチャートである。
【図７】マクロ端子のビアコンタクトへの接続に関する検証の例を示す図である。
【図８】マクロ端子の引出しチャネルに関する検証の手順を示すフローチャートである。
【図９】マクロ端子の引出しチャネルに関する検証の例を示す図である。
【図１０】マクロ端子の引出しチャネルが調査される過程を説明するための図である。
【符号の説明】
【００１６】  ２１０    コンピュータ本体  ２１２    中央処理装置（ＣＰＵ）  ２１４    主記憶装置（ＭＳ）  ２２０    ディスプレイ  ２２２    キーボード  ２２４    マウス  ２３０    ハードディスク装置
【発明を実施するための最良の形態】
【００１７】  以下、添付図面を参照して本発明の実施形態について説明する。図２は、マクロ用レイアウト検証装置の一実施形態のハードウェア構成を示すブロック図である。同図に例示されるように、本実施形態に係るマクロ用レイアウト検証装置は、中央処理装置（ＣＰＵ）２１２及び主記憶装置（ＭＳ）２１４を有するコンピュータ本体２１０、出力装置としてのディスプレイ２２０、入力装置としてのキーボード２２２、同じく入力装置としてのマウス２２４、補助（外部）記憶装置としてのハードディスク装置２３０等から構成される通常のワークステーション（ＷＳ）上で、マクロ用レイアウト検証プログラムを走行させることにより実現される。【００１８】  図３は、一実施形態によるマクロのレイアウトの検証についての概略フローを示す図である。同図に示されるように、まず、機能ブロックたるマクロのレイアウト設計が行われる（ステップ３０２）。次いで、本実施形態によるマクロのレイアウトの検証が行われる（ステップ３０４）。そして、ＬＳＩ上へのマクロの配置及びマクロ間の配線が行われる（ステップ３０６）。【００１９】  図３に示されるように、マクロのレイアウトの検証（ステップ３０４）は、マクロのレイアウト情報３１０、ＬＳＩの配線層、配線幅、ビアコンタクト形状等に関する情報３１２、及び設計規則３１４を入力し、マクロ単体の検証結果３２０、及びＬＳＩのレイアウト設計時にエラーとなる配線情報等の情報３２２を出力する。マクロ単体の検証結果３２０は、マクロの設計にフィードバックされる。一方、ＬＳＩのレイアウト設計時にエラーとなる配線情報等の情報３２２は、ＬＳＩ上へのマクロの配置・配線時に利用される。その結果、配置・配線後のエラーが回避され、レイアウト工数の低減が図られる。また、マクロ内の配線チャネルが有効利用されることで配線性が向上する。【００２０】  本実施形態においては、マクロのレイアウトに関する第一の検証項目として、ＬＳＩ回路の配線時の平行配線長が検証される。二つの配線が近接して平行に走る場合、クロストークノイズ（cross talk noise）が生ずるため、配線の幅、二つの配線の間隔等に応じて二つの配線が平行して走る長さ（平行配線長）に関する制限がレイアウト規則に定められている。本実施形態における平行配線長の検証は、マクロ内の空きチャネルをＬＳＩ回路の配線時に使用した場合に、マクロ内レイアウトがＬＳＩのレイアウト規則に違反するかどうかを検証するものである。図４は、平行配線長に関する検証の手順を示すフローチャートであり、図５は、平行配線長に関する検証の例を示す図である。【００２１】  まず、ＬＳＩ回路のレイアウト条件から、ＬＳＩ回路の配線層と各配線層で使用される配線幅とに関する情報が取得される（ステップ４０２）。ＬＳＩ回路について複数の配線層が設定されている場合、予めこれら複数の配線層に関する情報を取得する。また、取得された配線層に複数種の配線幅が設定されている場合には、予めこれら複数の配線幅情報を取得しておく。【００２２】  次いで、マクロ内配線毎に、そのマクロ内配線と近接するＬＳＩ回路内の空き配線チャネルが仮想配線チャネルとして検出され、検出された仮想配線チャネル間を接続する仮想配線��心線が設定される（ステップ４０４）。対象となる空き配線チャネルは、マクロ内配線の配線層と同一の配線層にあって、マクロ内配線のスペーシングに違反せず、かつ、マクロ内配線に最も近いチャネルである。ＬＳＩの製造上の理由から、あるマクロ内配線を構成するメタルと他のマクロ内配線を構成するメタルとの間には一定の間隔を設ける必要があることから、マクロ内配線の周囲から、その配線幅に応じた所定のスペーシング内にあるチャネルは使用禁止とするスペーシング規則が定められている。【００２３】  図５に示される例では、マクロ内配線５００に対して仮想配線中心線５１１、５１３及び５１５が設定される。なお、チャネル５２０はスペーシングに違反するため、チャネル５２０とチャネル５２２との間には、仮想配線中心線は設定されない。ステップ４０４では、マクロ内配線の各々について、設定可能な全ての仮想配線中心線（配線層及びチャネルで表される）が得られる。【００２４】  次いで、設定された仮想配線中心線の中から、検証対象の仮想配線を仮定するための一つの仮想配線中心線が取出される（ステップ４０６）。次いで、取出された仮想配線中心線が配置される配線層で使用される配線幅情報が取出される（ステップ４０８）。配線幅情報が複数ある場合には、ある一つの配線幅情報を取出す。次いで、ステップ４０６で取出された仮想配線中心線にステップ４０８で取出された配線幅を適用したものが、検証対象の仮想配線として仮定される（ステップ４１０）。【００２５】  図５に示される例では、設定された仮想配線中心線５１１、５１３及び５１５に対して、それぞれ、実際の物理的な配線幅を備えた、検出対象としての仮想配線５１２、５１４及び５１６が仮定されることとなる。【００２６】  次いで、検出対象としてステップ４１０で仮定された仮想配線とマクロ内配線とが平行して配置される区間の長さである平行配線長が算出される（ステップ４１２）。次いで、算出された平行配線長が、設計規則における規定値（基準値）を超えるか否かが判定される（ステップ４１４）。【００２７】  算出された平行配線長が規定値を超える場合には、エラーの可能性がある旨の報告が出力されるとともに、当該仮想配線に関する、配線層、配線幅及びチャネルの情報が、ＬＳＩ回路のレイアウト設計時にエラーを引き起こす配線情報として出力され、ハードディスク装置２３０（図２）に保存される（ステップ４１６）。【００２８】  平行配線長が規定値を超える場合には、更に、仮想配線が仮定されたチャネルより一段マクロ内配線から遠いチャネルが存在するか否かが判定され（ステップ４１８）、存在する場合には当該チャネルに仮想配線を仮定して（ステップ４２０）、ステップ４１２に戻る。【００２９】  例えば、図５の例において、仮想配線５１６がエラーとなった場合には、仮想配線５１６が配置されたチャネルより、マクロ内配線から一段遠くのチャネルがあるか否かが判定される。図５の例では一段遠いチャネルが存在するため、当該チャネル相互を接続する仮想配線５１８が仮定され、仮想配線５１８がエラーとなるか否かが検証される。仮想配線５１８がエラーとなる場合には、更に遠くのチャネルの有無を判定するとともに、当該チャネルを接続する仮想配線を検証対象とする処理が繰り返される。そして、仮想配線がエラーとなる場合の条件が保存される。エラーがなくなる時点で仮想配線についての検証が終了する。【００３０】  ある配線幅について検証が終了した場合には、全ての配線幅に対する検証が終了したか否かが判断され、検証されていない配線幅が残っている場合にはステップ４０８に戻り、再度配線幅情報を取出す（ステップ４２２）。そして、取出された配線幅に基づいて仮想配線の検証作業を行う。【００３１】  ある仮想配線中心線について全ての配線幅に関する検証が終了した場合には、全ての仮想配線中心線に対する検証が終了したか否かが判断される（ステップ４２４）。検証されていない仮想配線中心線が残っている場合にはステップ４０６に戻り、再度、仮想配線中心線の情報を取出す。そして、取出された仮想配線中心線について、仮想配線の検証作業を行う。一方、全ての仮想配線中心線に対する検証が終了した場合には本ルーチンは終了する。【００３２】  また、本実施形態においては、マクロのレイアウトに関する第二の検証項目として、マクロ端子のビアコンタクトへの接続が検証される。この検証は、ＬＳＩ回路上でマクロ間の配線をするためにマクロ端子にビアコンタクトを配置した場合に、ビアコンタクトとマクロ内レイアウトとの関係がレイアウト違反となるかどうかを検証するものである。図６は、マクロ端子のビアコンタクトへの接続に関する検証の手順を示すフローチャートであり、図７は、マクロ端子のビアコンタクトへの接続に関する検証の例を示す図である。【００３３】  まず、マクロ端子上の空きチャネルが引出しチャネルとして検出される（ステップ６０２）。例えば、図７に示される例において、マクロ端子７００に対して引出しチャネル７０２−１、７０２−２及び７０２−３が検出されるとする。【００３４】  次いで、全ての引出しチャネルについて、そこにビアコンタクトを配置したと仮定したとき、そのビアコンタクトと隣接するマクロ内配線との間隔が設計規則に照らして適切か否かがチェックされる（ステップ６０４）。図７に示される例では、ビアコンタクト７０４−１、７０４−２及び７０４−３が仮定される。そして、仮定された各ビアコンタクト７０４について、隣接するマクロ内配線７０６との間隔Ｄがチェックされる。【００３５】  次いで、ステップ６０４におけるチェックの結果が評価される（ステップ６０６）。仮定された全てのビアコンタクトについて、隣接するマクロ内配線との間隔Ｄが「Ｄ＜基準値」となって設計規則に違反する、と判定された場合には、その旨のエラーメッセージが出力され、ハードディスク装置２３０（図２）に保存される（ステップ６０８）。【００３６】  一方、仮定されたビアコンタクトの一部について隣接するマクロ内配線との間隔が違反すると判定された場合、言い換えればエラーを発生しない引出しチャネルが存在する場合には、ＬＳＩのレイアウト設計時にエラーが発生する可能性がある旨の警告メッセージが出力され、ハードディスク装置２３０に保存される（ステップ６１０）。【００３７】  また、仮定された全てのビアコンタクトについて、隣接するマクロ内配線との間隔が設計規則に違反しない場合、��なわちエラーがない場合には、メッセージが出力されることなく処理が終了する。【００３８】  さらに、本実施形態においては、マクロのレイアウトに関する第三の検証項目として、マクロ端子の引出しチャネルが検証される。この検証は、ＬＳＩ回路上でマクロ間の配線をするためにマクロ端子から指定配線層まで連続した空きチャネルが当該マクロ内に存在するか否かを検証するものである。ここで、指定配線層とは、当該マクロ端子における信号の接続先となる相手方マクロ端子が配置される配線層をいう。【００３９】  図８は、マクロ端子の引出しチャネルに関する検証の手順を示すフローチャートであり、図９は、マクロ端子の引出しチャネルに関する検証の例を示す図である。特に、図９に示される例は、検証対象のマクロ端子が配置される配線層に対して一つ上の層が指定配線層となる場合を示す。便宜上、マクロ端子が配置される配線層を下層と称し、指定配線層を上層と称すると、図９（Ａ）は上層の配線及び下層の配線を合体して単一の図面に示す図、図９（Ｂ）は下層の配線を示す図、図９（Ｃ）は上層の配線を示す図である。【００４０】  まず、マクロ端子がある配線層が注目（ターゲット）配線層とされ、マクロ端子が覆うチャネルが検出される（ステップ８０２）。次いで、検出されたチャネルの周辺の空きチャネルが更に検出される（ステップ８０４）。【００４１】  図９に示される例では、仮想における配線９０２がマクロ端子として機能する。なお、図９（Ａ）において、破線９０４その他の破線は、配線の周囲に規定されるスペーシングを示している。図９に示されるマクロ端子９０２に対しては、ステップ８０２及び８０４の実行により、図１０（Ａ）において黒丸１００２で示される２９個のチャネルが検出されることとなる。【００４２】  次いで、検出済チャネルから、他のメタル配線のスペーシング内のチャネルが除かれる（ステップ８０６）。【００４３】  図９に示される例では、メタル配線９０６のスペーシング内に入るチャネルとして、図１０（Ｂ）に示される６個のチャネル１００６が除かれるとともに、メタル配線９０８のスペーシング内に入るチャネルとして、図１０（Ｂ）に示される２個のチャネル１００８が除かれる。結果として、この時点における検出済チャネルは、２９−６−２＝２１個である。【００４４】  次いで、検出済チャネルから、指定配線層側の隣接配線層への引出しができないチャネルが除かれる（ステップ８０８）。ここで、隣接配線層への引出しができないチャネルとは、そのチャネルからビアコンタクトを介して隣接配線層へ接続した場合に、隣接配線層における当該チャネルが、隣接配線層におけるメタル配線に接続されてしまうか又はそのスページング内に入り込むようなこととなるチャネルをいう。【００４５】  図９に示される例では、上層のメタル配線９２０に接続されてしまうチャネルとして、図１０（Ｃ）に示される４個のチャネル１０２０が除かれるとともに、上層のメタル配線９２２に接続されるか又はそのスページング内に入るチャネルとして、図１０（Ｃ）に示される６個のチャネル１０２２が除かれる。結果として、この時点における検出済チャネルは、２１−４−６＝１１個である。【００４６】  次い��、隣接配線層が指定配線層に一致するか否かが判定される（ステップ８１０）。一致しない場合には、注目配線層を隣接配線層にシフトして（ステップ８１２）、ステップ８０４に戻り、現在の検出済チャネルを基にして同様の処理を繰り返す。一方、一致する場合には、ステップ８１４に進む。【００４７】  図９に示される例では、隣接配線層と指定配線層とが一致するため、ステップ８１４に進むこととなる。【００４８】  ステップ８１４では、現在の検出済チャネルの数が、指定配線層まで連続して引出し可能なチャネルの数Ｎとされ、Ｎの値が評価される。Ｎの値が“０”の場合には、当該マクロ内でマクロ端子から指定配線層まで信号を引出すことができないため、その旨のエラーメッセージが出力され、ハードディスク装置２３０に保存される（ステップ８１６）。また、Ｎの値が“０”ではないが基準値Ｒ（例えば、“１０”）未満の場合には、ＬＳＩのレイアウト設計時に他の配線との関係で、指定配線層まで信号を引出すことができないおそれがあるとして、その旨の警告メッセージが出力され、ハードディスク装置２３０に保存される（ステップ８１８）。Ｎの値が基準値Ｒ以上の場合には、メッセージが出力されることなく処理が終了する。【００４９】  図９に示される例では、Ｎの値が“１１”であるため、基準値Ｒを“１０”とした場合には、メッセージが出力されることなく処理が終了することとなる。図９に示される例では、最終的に、図９（Ａ）に示されるように、マクロ端子９０２に対して、“Ｘ”印のチャネルが引出し不可能チャネルと判定され、“Ｏ”印のチャネル（１１個）が引出し可能チャネルと判定される。【００５０】  以上、本発明の実施形態について述べてきたが、もちろん本発明はこれに限定されるものではなく、様々な実施形態を採用することが可能である。
【図１】
2009084092.tif 000003
【図２】
2009084092.tif 000004
【図３】
2009084092.tif 000005
【図４】
2009084092.tif 000006
【図５】
2009084092.tif 000007
【図６】
2009084092.tif 000008
【図７】
2009084092.tif 000009
【図８】
2009084092.tif 000010
【図９】
2009084092.tif 000011
【図１０】
2009084092.tif 000012
【手続補正書】
【提出日】平成22年3月4日(2010.3.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、
マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定する手段と、
該仮想配線と該マクロ内配線との平行配線長を算出する手段と、
該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力する手段と、
を具備するマクロ用レイアウト検証装置。
【請求項２】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、
マクロの端子にビアコンタクトを配置したと仮定する手段と、
該ビアコンタクトと該マクロ内レイアウトとの関係が設計規則に違反するか否かを判定する手段と、
を具備するマクロ用レイアウト検証装置。
【請求項３】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置であって、
マクロの端子が覆うチャネルと該チャネル周辺の空きチャネルとを検出する手段と、
該検出されたチャネルから指定配線層まで連続して引出し可能な空きチャネルが存在するか否かを判定する手段と、
を具備するマクロ用レイアウト検証装置。
【請求項４】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証する装置におけるマクロ用レイアウト検証方法であって、
仮定手段が、マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定するステップと、
算出手段が、該仮想配線と該マクロ内配線との平行配線長を算出するステップと、
出力手段が、該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力するステップと、
を具備するマクロ用レイアウト検証方法。
【請求項５】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証する装置におけるマクロ用レイアウト検証方法であって、
仮定手段が、マクロの端子にビアコンタクトを配置したと仮定するステップと、
判定手段が、該ビアコンタクトと該マクロ内レイアウトとの関係が設計規則に違反するか否かを判定するステップと、
を具備するマクロ用レイアウト検証方法。
【請求項６】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証する装置におけるマクロ用レイアウト検証方法であって、
検出手段が、マクロの端子が覆うチャネルと該チャネル周辺の空きチャネルとを検出するステップと、
判定手段が、該検出されたチャネルから指定配線層まで連続して引出し可能な空きチャネルが存在するか否かを判定するステップと、
を具備するマクロ用レイアウト検証方法。
【請求項７】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置として設けられるコンピュータを、
マクロ内配線と近接するマクロ内空きチャネルを使用した配線を仮想配線として仮定する手段と、
該仮想配線と該マクロ内配線との平行配線長を算出する手段と、
該平行配線長が設計規則における基準値を超える場合に該仮想配線に関する情報を出力する手段と、
として機能させるためのプログラム。
【請求項８】
半導体装置に機能ブロックとして配置されるマクロのレイアウトを検証するマクロ用レイアウト検証装置として設けられるコンピュータを、
マクロの端子にビアコンタクトを配置したと仮定する手段と、
該ビアコンタクトと該マクロ内レイアウトとの関係が設計規則に違反するか否かを判定する手段と、
として機能させるためのプログラム。
【国際調査報告】
2009084092.tif 000013
2009084092.tif 000014
2009084092.tif 000015
2009084092.tif 000016
2009084092.tif 000017