(57)【要約】  機械的応力や熱応力が加わったとしても、クラックによる短絡不良が生じ難い積層セラミック電子部品を提供する。  第１，第２の内部電極３，４がセラミック層を介して重なっており、かつ静電容量を取得するための有効領域Ｂの積層方向外側の少なくとも一方の領域に、第１の内部導体７と第２の内部導体８とが形成されており、セラミック素体２の長さ方向に沿う寸法をＬ、第１，第２の内部電極３，４の長さをＸ１、第１の端面２ｃと第１の内部導体７の第２の端面側の端部との間の距離をＹ１、第２の端面２ｄと、第２の内部導体８の体１の端面側の端部との間の距離をＹ２、第１，第２の端面２ｃ，２ｄと、第１，第２の回り込み部５ｂ，６ｂの先端との距離をＥ１，Ｅ２としたときに、Ｙ２＜Ｅ２＜Ｌ−Ｙ１＜Ｌ−Ｘ１とされている、積層セラミック電子部品１。
2009139112.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層を有し、対向し合う第１の主面及び第２の主面と、対向し合う第１の端面及び第２の端面と、対向し合う第１，第２の側面とを有するセラミック素体と、
前記セラミック素体の前記第１の端面に形成された第１の端面部と、前記第１の端面部に連ねられており、前記第１の主面及び第２の主面上に位置している第１の回り込み部とを有する第１の外部端子電極と、
前記第２の端面に形成された端面部と、前記第２の端面部に連ねられており、前記第１の主面及び第２の主面上に位置している第２の回り込み部とを有する第２の外部の端子電極と、
前記セラミック素体内に形成されており、かつ前記第１の外部端子電極と電気的に接続されるように前記第１の端面に引き出されている第１の内部電極と、
前記セラミック素体内に形成されており、かつ前記第２の外部端子電極と電気的に接続されるように前記第２の端面に引き出されている第２の内部電極とを備え、
前記第１の内部電極と前記第２の内部電極とが少なくとも１層のセラミック層を介して重なり合っている部分が静電容量を取得するための有効領域であり、
セラミック素体の前記第１，第２の主面を結ぶ方向が複数のセラミック層の積層方向であり、
前記セラミック素体内の前記有効領域の積層方向外側の領域に配置されており、前記第１，第２の主面と平行な平面内に位置している第１の内部導体と、
前記セラミック素体内において、前記第１の内部導体と同一平面内に形成されており、かつ前記第１の内部導体とは電極を隔てて電気的に絶縁されるように配置された第２の内部導体とをさらに備え、
前記セラミック素体の前記第１の端面及び第２の端面を結ぶ長さ方向に沿う寸法をＬ、前記長さ方向に沿う前記第１の内部電極の長さをＸ１、前記長さ方向に沿う前記第２の内部電極の長さをＸ２、前記第１の端面と、前記第１の内部導体の前記第２の端面側の端部との間の距離をＹ１、前記第２の端面と、前記第２の内部導体の前記第１の端面側の端部との間の距離をＹ２、前記第１の端面と、前記第１の回り込み部の前記第２の端面側の端部との間の距離をＥ１、前記第２の端面と前記第２の回り込み部の前記第１の端面側の端部との間の距離をＥ２としたときに、Ｙ２＜Ｅ２＜Ｌ−Ｙ１＜Ｌ−Ｘ１とされていることを特徴とする、積層セラミック電子部品。
【請求項２】
Ｘ２＞Ｌ−Ｅ１である、請求項１に記載の積層セラミック電子部品。
【請求項３】
Ｘ１＝Ｘ２である、請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第１の内部導体及び前記第２の内部導体が、前記有効領域の積層方向外側の一方の領域に配置されている請求項１〜３いずれか１項に記載の積層セラミック電子部品。
【請求項５】
前記第１の内部導体及び前記第２の内部導体が、前記有効領域の積層方向外側の両側の領域に配置されている、請求項１〜３のいずれか１項に記載の積層セラミック電子部品。
【請求項６】
前記第１の内部導体が、前記第１の端面に露出されており、前記第１の端子電極に電気的に接続されている、請求項１〜５のいずれか１項に記載の積層セラミック電子部品。
【請求項７】
前記第２の内部導体が、前記第２の端面に引き出されており、前記第２の端子電極に電気的に接続されている請求項１〜６のいずれか１項に記載の積層セラミック電子部品。
【請求項８】
前記第１の内部導体が前記第１の端面に露出されておらず、前記第１の端子電極に電気的に接続されていない請求項１〜５のいずれか１項に記載の積層セラミック電子部品。
【請求項９】
前記第２の内部導体が、前記第２の端面に露出しておらず、前記第２の端子電極に電気的に接続されていない請求項１〜５及び８のいずれか１項に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば積層コンデンサや、コンデンサ内蔵セラミック多層基板のような積層セラミック電子部品に関し、より詳細には、熱応力や機械的応力が加わった際のクラックによる短絡不良を防止する構造が備えられた積層セラミック電子部品に関する。
【背景技術】
【０００２】
ＥＣＵ（Electrical Control Unit）などにおいては、小型化を進めるため、積層コンデンサなどの積層セラミック電子部品が多用されている。積層セラミック電子部品では、セラミック素体内に複数の内部電極が配置されている。積層セラミック電子部品に対し、外部の温度変化による熱応力が加わったり、あるいは実装基板に加わるたわみ応力が加わったりすると、セラミック素体にクラックが発生することがある。クラックは、セラミック素体両端に形成された一対の外部端子電極の端線部分からセラミック素体内に向かって延びるように生じることが多い。その結果、異なる電位に接続される内部電極同士にまたがるクラックが生じ、短絡不良となることがある。【０００３】
このような問題を解決するために、下記の特許文献１には、図６に示す積層コンデンサが開示されている。【０００４】
図６に示すように、積層コンデンサ１０１はセラミック素体１０２を有する。セラミック素体１０２内では、複数の第１の内部電極１０３と、複数の第２の内部電極１０４とがセラミック層を介して重なり合うように配置されている。第１，第２の内部電極１０３，１０４は、セラミック素体１０２の第１の主面１０２ａ及び第２の主面１０２ｂと平行に延ばされている。複数の第１の内部電極１０３が、セラミック素体１０２の第１の端面１０２ｃに引き出されており、複数の第２の内部電極１０４がセラミック素体１０２の第２の端面１０２ｄに引き出されている。【０００５】
セラミック素体１０２の第１，第２の端面１０２ｃ，１０２ｄをそれぞれ覆うように、第１，第２の外部端子電極１０５，１０６が形成されている。外部端子電極１０５，１０６は、それぞれ、第１の端面部１０５ａ，１０６ａと、第１，第２の回り込み部１０５ｂ，１０６ｂとを有する。【０００６】
積層コンデンサ１０１では、上記第１の内部電極１０３及び第２の内部電極１０４がセラミック層を介して重なり合っている部分、すなわち静電容量を取得するための有効領域の積層方向外側に、第１のダミー電極１０７と第２のダミー電極１０８とが配置されている。より詳細には、第１のダミー電極１０７と第２のダミー電極１０８とが同一平面内に配置されているダミー電極対が有効領域の積層方向外側の領域において複数配置されている。図６では、有効領域の両側の各領域において、複数のダミー電極対が配置されている。第１のダミー電極１０７と、第２のダミー電極１０８とは、図６に示すように、セラミック素体１０２の中心を通り、積層方向に延びる中心線に対して対称に配置されている。【０００７】
特許文献１に記載の積層コンデンサ１０１では、第１，第２のダミー電極１０７，１０８からなる複数のダミー電極対が配置されているため、曲げ応力や引っぱり応力などの機械的応力が加わったり、外部の温度変化による熱応力が加わったり、外部端子電極１０５，１０６の第１，第２の回り込み部１０５ｂ，１０６ｂの先端からクラックが生じたとしても、クラックがダミー電極対が形成されている部分に留まる。そのため、短絡不良が生じ難く、耐久性が高められる。【０００８】
また、下記の特許文献２には、非対称構造を有する積層セラミックコンデンサが開示されている。ここでは、第１の外部端子電極の第１の回り込み部の寸法と、第２の外部端子電極の第２の回り込み部の寸法とが異ならされている。また、第１，第２の内部電極が重なり合って静電容量が取得される有効領域が第１の端面または第２の端面側に寄せられている。この構造によれば、実装基板に積層セラミックコンデンサが実装された後に、実装基板側からのたわみ応力が積層セラミックコンデンサに加わりクラックが生じたとしても、短絡を防止し、絶縁抵抗の劣化を防止できると記載されている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００２−０７５７８０号公報
【特許文献２】特開２０００−１５０２８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１に記載の積層セラミックコンデンサでは、小さなクラックが生じたとしても該クラックは、ダミー電極１０７，１０８が形成されている部分に留まる。しかしながら、より大きな外力が加わると、図６に矢印Ａで示すように、クラックＡが第１のダミー電極１０７，１０８を超え、有効領域に至ることがあった。有効領域に至ると、クラックＡは異なる電位に接続される第１，第２の内部電極１０３，１０４間にまたがり、短絡不良が生じる。【００１１】
他方、特許文献２に記載の積層セラミックコンデンサでは、第１の回り込み部の寸法と、第２の回り込み部の寸法とが異なるため、実装基板に実装される際に、積層セラミックコンデンサの一端側が浮き上がる、いわゆるツームストーン現象などの不良が生じることがあった。【００１２】
本発明の目的は、上述した従来技術の欠点を解消し、外部から機械的応力や熱応力が加わったとしても、短絡不良が生じ難く、従って信頼性に優れており、さらに実装に際してツームストーン現象などが生じ難い、積層セラミック電子部品を提供することにある。
【課題を解決するための手段】
【００１３】
本発明にかかる積層セラミックコンデンサは、複数のセラミック層を有し、対向し合う第１の主面及び第２の主面と、対向し合う第１の端面及び第２の端面と、対向し合う第１，第２の側面とを有するセラミック素体と、前記セラミック素体の前記第１の端面に形成された第１の端面部と、前記第１の端面部に連ねられており、前記第１の主面及び第２の主面上に位置している第１の回り込み部とを有する第１の外部端子電極と、前記第２の端面に形成された端面部と、前記第２の端面部に連ねられており、前記第１の主面及び第２の主面上に位置している第２の回り込み部とを有する第２の外部の端子電極と、前記セラミック素体内に形成されており、かつ前記第１の外部端子電極と電気的に接続されるように前記第１の端面に引き出されている第１の内部電極と、前記セラミック素体内に形成されており、かつ前記第２の外部端子電極と電気的に接続されるように前記第２の端面に引き出されている第２の内部電極とを備え、前記第１の内部電極と前記第２の内部電極とが少なくとも１層のセラミック層を介して重なり合っている部分が静電容量を取得するための有効領域であり、セラミック素体の前記第１，第２の主面を結ぶ方向が複数のセラミック層の積層方向であり、前記セラミック素体内の前記有効領域の積層方向外側の領域に配置されており、前記第１，第２の主面と平行な平面内に位置している第１の内部導体と、前記セラミック素体内において、前記第１の内部導体と同一平面内に形成されており、かつ前記第１の内部導体とは電極を隔てて電気的に絶縁されるように配置された第２の内部導体とをさらに備える。そして、本発明では、前記セラミック素体の前記第１の端面及び第２の端面を結ぶ長さ方向に沿う寸法をＬ、前記長さ方向に沿う前記第１の内部電極の長さをＸ１、前記長さ方向に沿う前記第２の内部電極の長さをＸ２、前記第１の端面と、前記第１の内部導体の前記第２の端面側の端部との間の距離をＹ１、前記第２の端面と、前記第２の内部導体の前記第１の端面側の端部との間の距離をＹ２、前記第１の端面と、前記第１の回り込み部の前記第２の端面側の端部との間の距離をＥ１、前記第２の端面と前記第２の回り込み部の前記第１の端面側の端部との間の距離をＥ２としたときに、Ｙ２＜Ｅ２＜Ｌ−Ｙ１＜Ｌ−Ｘ１とされていることを特徴とする。【００１４】
本発明においては、好ましくは、Ｘ２＞Ｌ−Ｅ１とされ、それによって短絡不良をより確実に防止することができる。【００１５】
また、好ましくは、Ｘ１＝Ｘ２であり、それによって積層セラミックコンデンサの対称性を高めることができる。従って、実装に際してツームストーン現象などの所望でない現象も生じ難い。また、セラミック積層体を得るに際しての積層工程を容易に行なうことができる。【００１６】
本発明にかかる積層セラミック電子部品の他の特定の局面では、前記第１の内部導体及び前記第２の内部導体が、前記有効領域の積層方向外側の一方の領域に配置されている。一方の領域にのみ、第１，第２の内部導体を配置すればよいため、製造工程の簡略化を果たすことができ、コストを低減することができる。【００１７】
本発明の積層セラミック電子部品の別の特定の局面では、記第１の内部導体及び前記第２の内部導体が、前記有効領域の積層方向外側の両側の領域に配置されている。この場合には、有効領域の積層方向外側の構造が対称となるため、積層セラミック電子部品の対称性を高め、かつ方向性をなくすことができる。【００１８】
なお、本発明の積層セラミック電子部品において、前記第１の内部導体は、前記第１の端面に露出されており、前記第１の端子電極に電気的に接続されていてもよい。また、第２の内部導体についても、第２の端面に引き出されており、第２の端子電極に電気的に接続されていてもよい。【００１９】
もっとも、本発明においては、前記第１の内部導体が前記第１の端面に露出されておらず、前記第１の端子電極に電気的に接続されていない構造であってもよい。同様に、第２の内部導体についても、第２の端面に露出しておらず、第２の端子電極に電気的に接続されておらずともよい。
【発明の効果】
【００２０】
本発明にかかる積層セラミック電子部品では、上記のようにＹ２＜Ｅ２＜Ｌ−Ｙ１＜Ｌ−Ｘ１とされているため、外部からの機械的応力や外部の温度変化による熱応力が加わりクラックが生じたとしても、積層セラミック電子部品における短絡不良を防止することができる。よって、積層セラミックコンデンサの信頼性を高めることができる。
【図面の簡単な説明】
【００２１】
【図１】図１（ａ），（ｂ）は、本発明の第１の実施形態にかかる積層セラミックコンデンサの正面断面図及び外観を示す斜視図である。
【図２】図２は、本発明の第１の実施形態の積層セラミックコンデンサにおいて、クラックが生じた際の予防を説明するための積層セラミックコンデンサの正面断面図である。
【図３】図３は、本発明の第２の実施形態にかかる積層セラミックコンデンサを説明するための正面断面図である。
【図４】図４は、本発明の第３の実施形態にかかる積層セラミックコンデンサを説明するための正面断面図である。
【図５】図５は、本発明の第４の実施形態にかかる積層セラミックコンデンサを説明するための正面断面図である。
【図６】図６は、従来の積層コンデンサの一例を示す正面断面図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００２３】
図１（ａ）及び（ｂ）は、本発明の第１の実施形態にかかる積層セラミックコンデンサの正面断面図及び外観を示す斜視図である。
【００２４】
積層セラミックコンデンサ１は、直方体状のセラミック素体２を有する。セラミック素体２は、複数のセラミック層を有し、内部に後述する第１，第２の内部電極３，４及び第１，第２の内部導体７，８を有する。
【００２５】
上記セラミック素体２は、適宜の誘電体セラミックスから成る。誘電体セラミックスとしては、例えば、チタン酸バリウム系誘電体セラミックスやチタン酸カルシウム系誘電体セラミックスなどが挙げられる。
【００２６】
セラミック素体２の第１の主面２ａと、第１の主面２ａと対向する第２の主面２ｂと結ぶ方向がセラミック層の積層方向である。具体的には、セラミック素体２は、複数枚のセラミックグリーンシートを、内部電極用導電ペーストや内部導体用導電ペーストとともに積層し、一体焼成することにより得られる。
【００２７】
図１では、積層セラミックコンデンサ１は第２の主面２ｂが下面、第１の主面２ａが上面となるような向きに図示されている。
【００２８】
セラミック素体２内においては、複数の第１の内部電極３と、複数の第２の内部電極４とが、上記積層方向において交互に配置されている。隣り合う第１，第２の内部電極３，４が、セラミック層を介して重なり合っている。図１（ａ）の破線Ｂで示す領域が、複数の第１の内部電極３と複数の第２の内部電極４とがセラミック層を介して重なり合っている領域、すなわち静電容量を取り出すための有効領域に相当する。
【００２９】
なお、有効領域Ｂの上端は、図１（ａ）において、最上部の第２の内部電極４の上方に位置している第１の内部導体７が設けられている高さ位置であるが、図示を容易とするために、有効領域Ｂの上端の破線は、該第１の内部導体７よりも上方に位置するように描かれている。
【００３０】
同様に、有効領域Ｂの下端は、第２の内部電極４とセラミック層を介して重なり合っている第１の内部電極３のうち最下層の第１の内部電極３が配置されている高さ位置であるが、有効領域Ｂの下端は、最下層の第１の内部電極３よりも下方に位置するように図示されている。
【００３１】
セラミック素体の第１の端面２ｃに複数の第１の内部電極３が引き出されており、第１の端面２ｃと反対側の第２の端面２ｄに複数の第２の内部電極４が引き出されている。
【００３２】
本実施形態は、有効領域Ｂは第１の端面２ｃ側に寄せられている。すなわち、第１，第２の内部電極３，４がセラミック層を介して重なり合っている部分が、セラミック素体２の長さ方向において第１の端面２ｃ側に寄せられて形成されている。なお、長さ方向とは、第１，第２の端面２ｃ，２ｄを結ぶ方向をいうものとする。
【００３３】
第１の端面２ｃ及び第２の端面２ｄを覆うように、それぞれ、第１，第２の外部端子電極５，６が形成されている。
【００３４】
第１，第２の外部端子電極５，６は、それぞれ、第１の端面２ｃ及び第２の端面２ｄ上に位置している第１，第２の端面部５ａ，６ａを有する。第１の端面部５ａに連なるように、第１の回り込み部５ｂが設けられている。第１の回り込み部５ｂは、セラミック素体２の第１，第２の主面２ａ，２ｂ上に至っている。同様に、第２の外部端子電極６もまた、第２の端面部６ａに連なるように設けられた第２の回り込み部６ｂを有する。第２の回り込み部６ｂは、第１，第２の主面２ａ，２ｂ上に至っている。
【００３５】
セラミック素体２内においては、有効領域Ｂの積層方向外側の双方の領域において、第１，第２の内部導体７，８が形成されている。第１の内部導体７は、第１，第２の主面２ａ，２ｂと平行に延び、かつ第１の端面２ｃに引き出されている。第２の内部導体８は、第１，第２の主面２ａ，２ｂに平行に延び、第２の端面２ｄに引き出されている。
【００３６】
セラミック素体２内においては、有効領域Ｂの積層方向外側のうち一方の領域、図１（ａ）では、第１の主面２ａ側の領域において、第１の内部導体７と第２の内部導体８とからなる内部導体対が二対形成されている。下方側の内部導体対の第１の内部導体７は、直下に位置する第２の内部電極４とセラミック層を介して積層されているため、また該第１の内部導体７が端面２ｃに引き出されているため、第１の内部電極としても機能する。従って、有効領域Ｂは、第１の内部電極をも兼ねている第１の内部導体７が設けられている高さ位置に至っている。
【００３７】
他方、有効領域Ｂの積層方向外側の他方の領域、すなわち下方側の領域においても、二対の内部導体対が設けられている。
【００３８】
上記第１，第２の内部電極３，４及び第１，第２の内部導体７，８は、金属からなる。このような金属としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、ＡｕまたはＡｇ−Ｐｄ合金などを用いることができる。第１，第２の内部導体７，８は、好ましくは、第１，第２の内部電極３，４と同じ材料から成る。その場合には、材料の種類を少なくすることができ、製造工程の簡略化を果たすことができる。もっとも第１，第２の内部導体７，８は、第１，第２の内部電極３，４と異なる金属により形成されてもよい。
【００３９】
第１，第２の内部電極３，４及び第１，第２の内部導体７，８の厚みは特に限定されないが、焼成後において０．５〜２．０μｍ程度であることが好ましい。厚みが厚くなりすぎると、セラミック層どうしの剥離が生じやすくなることがあり、薄くなりすぎると、カバレッジが低下して静電容量が低下することがある。
【００４０】
上記第１，第２の外部端子電極５，６は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、ＡｕまたはＡｇ−Ｐｄ合金などの適宜の金属もしくは合金から成る。外部端子電極５，６は、複数の電極層を積層した構造を有していてもよい。また、第１，第２の内部電極３，４がＮｉから成る場合、第１，第２の外部端子電極５，６は、ＣｕまたはＮｉなどの卑金属から成ることが好ましい。その場合には、内部電極３，４と、外部端子電極５，６との接合性を高めることができる。また、内部電極がＮｉから成り、かつ外部端子電極５，６が複数の電極層から成る場合には、セラミック素体上に形成される電極層がＣｕまたはＮｉのような卑金属から成ることが好ましい。
【００４１】
外部端子電極５，６は、導電ペーストの塗布焼き付けにより、あるいはメッキもしくはスパッタリングなどの薄膜形成法などの適宜の方法により形成することができる。導電ペーストの塗布焼き付けにより外部端子電極５，６を形成する場合、セラミック素体２を得るための焼成工程前に導電ペーストを塗布し、焼成に際し、同時に導電ペーストを焼き付けて外部端子電極５，６を形成してもよい。あるいは焼成により得られたセラミック素体２に導電ペーストを塗布し、焼き付けることにより、外部端子電極５，６を形成してもよい。
【００４２】
外部端子電極５，６の厚み、特に最も厚い部分の厚みは、特に限定されないが、２０〜１００μｍであることが好ましい。
【００４３】
上記外部端子電極５，６の外表面には、メッキ膜が形成されてもよい。メッキ膜としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金またはＡｕなどの適宜の金属を用いることができる。メッキ層の厚みは、１〜１０μｍであることが好ましい。１μｍ以下では、外部端子電極５，６の表面を確実にメッキ膜で覆うことが困難となり、メッキ膜形成による効果を充分に得られないことがあり、１０μｍを超えると、コストが高くつくおそれがある。また、外部端子電極５，６の外表面とメッキ膜との間に応力緩和用の樹脂層が形成されていてもよい。
【００４４】
上記積層セラミックコンデンサ１の特徴は、積層セラミックコンデンサ１の長さ方向に沿う寸法をＬ、長さ方向に沿う第１，第２の内部電極３，４の各長さ寸法をＸ１，Ｘ２、第１の端面２ｃと、第１の内部導体７の第２の端面側端部との間の距離をＹ１、第２の端面２ｄと、第２の内部導体８の第１の端面側の端部との間の距離をＹ２とし、第１の外部端子電極５の上記長さ方向外側端部から第１の回り込み部５ｂの先端までの距離をＥ１、第２の外部端子電極６の上記長さ方向外側の端部から第２の回り込み部６ｂの先端までの距離をＥ２としたときに、Ｙ２＜Ｅ２＜Ｌ−Ｙ１＜Ｘ１とされていることにある。それによって、外部からの機械的応力や温度変化による熱応力が加わり、クラックが生じたとしても、該クラックに起因する短絡を防止することができる。これを、図２を参照して説明する。
【００４５】
図２は、積層セラミックコンデンサ１が実装された後にできる基板がたわんだりして、機械的応力が加わったり、あるいは外部の温度変化による熱応力が加わり、クラックが生じた場合の状態を示す模式的正面断面図である。セラミック素体２に上記のような応力が加わった際、応力は、第１，第２の外部端子電極５，６の端縁部分から生じることが多い。この場合、積層セラミックコンデンサ１では、セラミック素体２内のクラック耐性が、第１の端面２ｃ側と第２の端面２ｄ側とで異なっている。第２の端面２ｄ側においては、第１，第２の内部導体７，８間のギャップＧが存在する。従って、クラック耐性が、第１の回り込み部５ｂの先端近傍に比べ、第２の回り込み部６ｂの先端近傍において低くなっているため、クラックＣは、第２の回り込み部６ｂの先端から、セラミック素体２内に延びる。
【００４６】
この場合、Ｅ２＜Ｙ２（Ｅ２＜Ｌ−Ｙ１）とされているため、クラックは、上記ギャップＧを通り内側に延びる。そして、クラックＣが、ギャップＧを超えて、セラミック素体２の積層方向中央に至っている部分では、同電位に接続される第２の内部電極４のみが位置している。従って、クラックＣが発生したとしても、異なる電位に接続される内部電極３，４が接続されないため、短絡不良を防止することができる。
【００４７】
なお、上記寸法関係を満たす限り、クラックの発生による短絡を防止することができるが、上記長さ方向寸法Ｌが約１．０〜３．２μｍの場合、（Ｌ−Ｘ１）は０．２５〜０．８５μｍ程度、Ｅ２は、０．２〜０．８μｍ程度、ギャップＧの長さ方向に沿う寸法は約０．２〜０．８μｍ程度であることが好ましい。また、Ｅ１＝Ｅ２であることが好ましい。
【００４８】
なお、積層セラミックコンデンサ１の製造方法についてはとくに限定されない。例えば、下記の製造方法により得ることができる。まず、複数枚のセラミックグリーンシートを用意する。セラミックグリーンシート上に第１の内部電極３を形成するための導電ペーストをスクリーン印刷する。同様に、他のセラミックグリーンシート上に、第２の内部電極４を形成するための導電ペーストをスクリーン印刷する。さらに別のセラミックグリーンシートに、第１，第２の内部導体７，８を得るための導電ペーストをスクリーン印刷する。これらのセラミックグリーンシートを各複数枚積層し、積層方向外側に、無地のセラミックグリーンシートを適宜の枚数積層し、セラミック積層体を得る。
【００４９】
実際の製造に際しては、複数の積層セラミックコンデンサ１を得るためのマザーのセラミックグリーンシートが積層され、上記積層体として、マザーの積層体を得る。そして、このマザーのセラミック積層体を厚み方向に加圧した後、個々の積層セラミックコンデンサ単位のセラミック積層体に切断する。得られたセラミック積層体を焼成し、セラミック素体２を得る。セラミック素体２の外表面に導電ペーストを付与し、焼き付けることにより、外部端子電極５，６を得ることができる。
【００５０】
第１の実施形態の積層セラミックコンデンサ１のように、本発明においては、積層セラミック電子部品において、上記寸方比とすることにより、すなわちＹ２＜Ｅ２＜Ｌ−Ｙ１＜Ｌ−Ｘ１とすることにより、クラックによる短絡不良を確実に防止することができる。このような構造の積層セラミック電子部品については、上記実施形態に限らず、図３〜図５に示す第２〜第４の実施形態のように、適宜変形することができる。
【００５１】
図３に示す第２の実施形態の積層セラミックコンデンサ２１では、第１の内部電極２３と第２の内部電極２４との長さが等しくされている。すなわちＸ１＝Ｘ２である。そのため、有効領域Ｂはセラミック素体２内において、長さ方向中央に配置されている。この場合においても、上述した式を満たす限り、クラックが生じたとしても、クラックは異なる電位に接続される第１，第２電極間にまたがって生じない。従って、第１の実施形態と同様に、短絡不良を確実に防止することができる。
【００５２】
第２の実施形態では、第１の内部電極２３と第２の内部電極２４とを得るための導電パターンを等しくすることができるので、対称性を高めることができ、実装に際してツームストーン現象が生じ難い。また、生産性を高めることができる。
【００５３】
もっとも、第１の実施形態の積層セラミックコンデンサ１では、有効領域Ｂが第１の端面２ｃ側に寄せられているため、第２の端面２ｄ側においてあえてクラックＣが生じやすくされ、それによってもクラックによる短絡不良をより一層確実に防止することができ、好ましい。
【００５４】
第２の実施形態の積層セラミックコンデンサ２１は、その他の点においては、第１の実施形態の積層セラミックコンデンサ１と同様である。従って、同一の部分については、同一の参照番号を付することにより、その詳細な説明は省略することとする。
【００５５】
図４に示す第３の実施形態の積層セラミックコンデンサ３１では、有効領域Ｂの片側にのみ、２対の内部導体対が設けられおり、積層方向外側の反対側の領域には、第１，第２の内部導体３７，３８から成る内部導体対が設けられていないことを除いては、第１の実施形態の積層セラミックコンデンサ１と同様である。このように、第１，第２の内部導体３７，３８から成る内部導体対は、有効領域Ｂの積層方向外側のうち片側にのみ形成されてもよい。この場合には、実装に際し、方向性を考慮することが望ましい。そのため、第１の主面２ａまたは第２の主面２ｂにマークを印刷することが好ましい。このような方向性を認識させるための構造を設けることが好ましい。それによって、積層セラミックコンデンサ３１を、第２の主面２ｂ側から実装することにより、クラックの発生による短絡防止効果を確実に得ることができる。
【００５６】
図５に示す第４の実施形態にかかる積層セラミックコンデンサ４１では、第１，第２の内部導体４７，４８が浮き導体とされている。すなわち、第１の内部導体４７及び第２の内部導体４８の双方が、セラミック素体２の端面２ｃ及び２ｄのいずれにも引き出されていない。このように、第１，第２の内部導体４７，４８は、外部端子電極５や外部端子電極６に電気的に接続されず浮き導体とされていてもよい。その場合には、内部導体４７，４８による浮遊容量を小さくすることができる。
【００５７】
なお、上述してきた第１〜第４の実施形態では、積層セラミックコンデンサにつき説明したが、静電容量を取得するための第１，第２の内部電極はセラミック層を介して積層されているセラミック多層基板などのコンデンサ部分が構成されている積層セラミック電子部品一般に本発明を適用することができる。
【符号の説明】
【００５８】
１…積層セラミックコンデンサ
２…セラミック素体
２ａ…第１の主面
２ｂ…第２の主面
２ｃ…第１の端面
２ｄ…第２の端面
３…第１の内部電極
４…第２の内部電極
５…第１の外部端子電極
５ａ…第１の端面部
５ｂ…第１の回り込み部
６…第２の外部端子電極
６ａ…第２の端面部
６ｂ…第２の回り込み部
７…第１の内部導体
８…第２の内部導体
２１…積層セラミックコンデンサ
２３…第１の内部電極
２４…第２の内部電極
３１…積層セラミックコンデンサ
３７…第１の内部導体
３８…第２の内部導体
４１…積層セラミックコンデンサ
４７…第１の内部導体
４８…第２の内部導体
【図１】
2009139112.tif 000003
【図２】
2009139112.tif 000004
【図３】
2009139112.tif 000005
【図４】
2009139112.tif 000006
【図５】
2009139112.tif 000007
【図６】
2009139112.tif 000008
【国際調査報告】
2009139112.tif 000009
2009139112.tif 000010