(57)【要約】  本発明に係る半導体装置１は、外部端子４を有する半導体チップ２が絶縁層３に内蔵されている。絶縁層３上には、外部端子４から半導体チップ２の平面外方に向かって伸びるファンアウト配線６が形成されている。ファンアウト配線６は、半導体チップ２の周囲領域Ａに、半導体チップ２の内蔵位置を基準として形成された配線６ａと、半導体チップ２の周囲以外の領域Ｂに、半導体チップ２の内蔵位置と異なる基準で形成された配線６ｂと、を備えている。半導体チップ２の周囲領域Ａの配線６ａと半導体チップ２の周囲以外の領域Ｂの配線６ｂとは、電気的に接続されている。
2009153912.tif 000002
【特許請求の範囲】
【請求項１】
外部端子を有する半導体チップが絶縁層に内蔵され、
前記絶縁層上には、前記外部端子から前記半導体チップの平面外方に向かって伸びるファンアウト配線が形成され、
前記ファンアウト配線は、
前記半導体チップの周囲領域に、前記半導体チップの内蔵位置を基準として形成された配線と、
前記半導体チップの周囲以外の領域に、前記半導体チップの内蔵位置と異なる基準で形成された配線と、
を備え、
前記半導体チップの周囲領域の配線と前記半導体チップの周囲以外の領域の配線とは、電気的に接続されている半導体装置。
【請求項２】
前記半導体チップは矩形状であって、
前記半導体チップの周囲領域は、前記半導体チップの内蔵領域を含み、且つ前記半導体チップの各辺と平行な辺を有する矩形状の領域であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップの周囲領域は、前記半導体チップの内蔵領域を含み、且つ前記半導体チップの平面中央を中心とするほぼ円形状の領域であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体チップの周囲領域は、前記半導体チップの内蔵領域を含み、且つ前記半導体チップの平面中央を中心とする八角形状の領域であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体チップの周囲領域は、前記半導体チップの内蔵領域を含み、且つ前記半導体チップの平面中央を中心とする六角形状の領域であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記半導体チップは支持基板に搭載され、前記半導体チップの周囲以外の領域の配線は、前記支持基板に形成された目印を基準として形成されていることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体チップの周囲領域の配線と、前記半導体チップの周囲以外の領域の配線との接続点は、ほぼ等間隔に配置されていることを特徴とする請求項１乃至請求項６のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体チップの周囲領域と、前記半導体チップの周囲以外の領域との間に接続領域を備え、前記接続領域には、前記半導体チップの周囲領域の配線と、前記半導体チップの周囲以外の領域の配線とを接続する配線が形成されていることを特徴とする請求項１乃至請求項７のいずれか１項に記載の半導体装置。
【請求項９】
前記接続領域の幅は、前記半導体チップの周囲領域の配線又は前記半導体チップの周囲以外の領域の配線における最小ピッチよりも大きいことを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記半導体チップの周囲領域の配線と、前記半導体チップの周囲以外の領域の配線とは、同層に形成されていることを特徴とする請求項１乃至請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
前記半導体チップの周囲領域の配線と、前記半導体チップの周囲以外の領域の配線とは、異なる層に形成されており、前記配線相互はヴィアにより接続されていることを特徴とする請求項１乃至請求項９のいずれか１項に記載の半導体装置。
【請求項１２】
前記半導体チップは絶縁層内に複数内蔵され、
隣接する前記半導体チップはチップ間配線を介して電気的に接続されていることを特徴とする請求項１乃至請求項１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記チップ間配線は前記ファンアウト配線の一部を成し、
前記チップ間配線は、
前記半導体チップの周囲領域に、前記半導体チップの内蔵位置を基準として形成された配線と、
前記半導体チップの周囲以外の領域に、前記半導体チップの内蔵位置と異なる基準で形成され、前記半導体チップの周囲領域の配線同士を接続する配線と、
を備え、
前記半導体チップの周囲領域の配線と前記半導体チップの周囲以外の領域の配線とは、電気的に接続されている請求項１２に記載の半導体装置。
【請求項１４】
半導体チップを覆うように絶縁層を形成する工程と、
前記絶縁層上における前記半導体チップの周囲領域に、前記半導体チップの内蔵位置を基準として配線を形成する工程と、
前記絶縁層上における前記半導体チップの周囲以外の領域に、前記半導体チップの内蔵位置と異なる基準で配線を形成する工程と、
前記半導体チップの周囲領域の配線と前記半導体チップの周囲以外の領域の配線とを、電気的に接続する工程と、
を備える半導体装置の製造方法。
【請求項１５】
前記複数の半導体チップを支持基板上に並べ、前記半導体チップの周囲以外の領域の配線を前記支持基板に形成された目印を基準として形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記支持基板を配線形成後に除去することを特徴とする請求項１５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、個片化された半導体チップを樹脂基板等の絶縁層に埋め込んだ「チップ内蔵基板」等と呼ばれる半導体装置や半導体チップ上に絶縁樹脂層及び配線層を形成した半導体装置が注目されている。【０００３】
例えば特許文献１の半導体装置は、金属放熱板上に半導体（ＩＣ）チップを固定し、この半導体チップを被覆するように絶縁樹脂層を形成している。さらに当該半導体装置は、絶縁樹脂層上に、半導体チップの上面に形成した実装用パットに接続された配線層を形成している。【０００４】
特許文献２の半導体装置は、ベースに半導体チップを接着し、半導体チップを被覆するように材料層（絶縁層）を形成している。さらに当該半導体装置は、材料層上に、半導体チップの上面に形成したパッドに接続された配線層を形成している。【０００５】
特許文献３、４の半導体装置は、コア基板に予め凹部を形成しておき、その凹部に半導体（ＩＣ）チップを搭載し、この半導体チップの上面を被覆するように絶縁樹脂層を形成している。さらに当該半導体装置は、絶縁樹脂層上に、半導体チップの上面に形成したパッドに接続された配線層を形成している。【０００６】
特許文献５の半導体装置は、半導体チップを搭載する目標線が形成された基板に、目標線を目印に半導体チップを搭載し、半導体チップを被覆するように封止層（絶縁層）を形成している。さらに当該半導体装置は、封止層上に、半導体チップの上面に形成したパットに接続された配線層を形成している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００１−１５６５０号公報
【特許文献２】特開２００５−１６７１９１号公報
【特許文献３】特開２００１−３３２８６３号公報
【特許文献４】特開２００１−３３９１６５号公報
【特許文献５】特開２００５−１６６６９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
半導体チップを樹脂基板等の絶縁層に埋め込んだ半導体装置の生産においては、生産性向上のために、支持基板上に複数の半導体チップを搭載して、複数の半導体チップに対して同時に（一括で）絶縁層、配線層を形成することが望ましい。複数の半導体チップに対して同時に配線層を形成する方法としては、例えば半導体チップを絶縁層で被覆した後に、絶縁層上にめっきレジストを形成し、複数のチップ領域に及ぶマスクを用いて一括で露光し、その後現像、めっき配線を形成する方法がある。【０００９】
複数の半導体チップを支持基板に搭載する場合には、半導体チップの搭載位置を予め決めて搭載することになる。半導体チップを搭載する際に必ず半導体チップの搭載ずれが生じる。半導体チップの搭載ずれは半導体チップ毎に異なるため、ファンアウト配線等を一括で形成するためには、十分な高精度で半導体チップを搭載する必要がある。【００１０】
複数の半導体チップに対して同時に配線を形成する工程において、半導体チップの搭載精度に比べて半導体チップの外部端子サイズが十分に大きい場合は問題とならない。しかし、半導体チップの外部端子が小さい場合には、形成した配線が半導体チップの外部端子から外れることとなり、導通不良や信頼性不良の原因となる。半導体チップの搭載ずれを吸収するために、配線端等に大きなランドを設ける方法もあるが、微細ピッチでの接続やランド間に多くの配線を通すことが難しいという問題がある。【００１１】
特に、近年半導体チップは高性能化してきており、半導体チップの外部端子数は増加し、外部端子のピッチは狭くなってきている。そのため、チップ内蔵型の半導体装置における一括露光等による配線形成は困難となってきている。【００１２】
このような状況において、上記の特許文献１〜５の半導体装置を考察する。
特許文献１、２の半導体装置は、平板状の金属放熱板やベースに対する半導体チップの搭載精度を十分に上げる必要がある。これは困難であると共に高精度の搭載のために搭載時間が長く掛かることになり、生産性の低下という問題が発生する。【００１３】
一方、特許文献３、４の半導体装置は、コア基板に予め凹部を形成しているため、平板上への半導体チップの搭載に比べて搭載精度はやや向上すると期待される。しかし、コア基板の凹部をμｍオーダーの高精度で形成することは困難なため、凹部を形成した場合でも十分な半導体チップの搭載精度は得られない。また、特許文献３、４の半導体装置は、コア基板に凹部を形成する必要がある。これは付加工程になり、コストアップ等の原因になる。【００１４】
特許文献５の半導体装置は、基板に目標線を形成しているが、各基板の目標線は各半導体チップの位置合わせマークを基準として形成している。そのため、複数の半導体チップに対して同時一括露光する際の配線形成精度の改善には寄与しない。【００１５】
本発明の目的は、上述した課題を解決する半導体装置及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１６】
本発明に係る半導体装置は、外部端子を有する半導体チップが絶縁層に内蔵され、前記絶縁層上には、前記外部端子から前記半導体チップの平面外方に向かって伸びるファンアウト配線が形成され、前記ファンアウト配線は、前記半導体チップの周囲領域に、前記半導体チップの内蔵位置を基準として形成された配線と、前記半導体チップの周囲以外の領域に、前記半導体チップの内蔵位置と異なる基準で形成された配線と、を備え、前記半導体チップの周囲領域の配線と前記半導体チップの周囲以外の領域の配線とは、電気的に接続されている。【００１７】
本発明に係る半導体装置の製造方法は、半導体チップを覆うように絶縁層を形成する工程と、前記絶縁層上における前記半導体チップの周囲領域に、前記半導体チップの内蔵位置を基準として配線を形成する工程と、前記絶縁層上における前記半導体チップの周囲以外の領域に、前記半導体チップの内蔵位置と異なる基準で配線を形成する工程と、前記半導体チップの周囲領域の配線と前記半導体チップの周囲以外の領域の配線とを、電気的に接続する工程と、を備える。
【発明の効果】
【００１８】
本発明によれば、半導体チップの搭載ずれを吸収でき、安価に導通性、信頼性、生産性に優れた半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施形態１の半導体装置を示した平面図である。
【図２】本発明の実施形態１の半導体装置を示した断面図である。
【図３】本発明の実施形態１の半導体装置を示した部分拡大平面図である。
【図４】半導体チップの搭載ずれを説明する図である。
【図５】半導体チップの搭載ずれを説明する図である。
【図６】複数の半導体装置を形成した支持基板を示した平面図である。
【図７Ａ】本発明の半導体装置の製造方法を示した工程図である。
【図７Ｂ】本発明の半導体装置の製造方法を示した工程図である。
【図７Ｃ】本発明の半導体装置の製造方法を示した工程図である。
【図７Ｄ】本発明の半導体装置の製造方法を示した工程図である。
【図７Ｅ】本発明の半導体装置の製造方法を示した工程図である。
【図８】本発明の実施形態２の半導体装置を示した平面図である。
【図９】本発明の実施形態２の半導体装置を示した部分拡大平面図である。
【図１０】半導体チップの搭載ずれを説明する図である。
【図１１】半導体チップの搭載ずれを説明する図である。
【図１２】本発明の実施形態３の半導体装置を示した平面図である。
【図１３】本発明の実施形態４の半導体装置を示した平面図である。
【図１４】本発明の実施形態５の半導体装置を示した平面図である。
【図１５】本発明の実施形態６の半導体装置を示した平面図である。
【図１６】本発明の実施形態７の半導体装置を示した平面図である。
【図１７】本発明の実施形態８の半導体装置を示した平面図である。
【図１８】本発明の実施形態９の半導体装置を示した断面図である。
【図１９】本発明の実施形態１０の半導体装置を示した断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。
【００２１】
＜実施形態１＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態１を、図１〜図７に基づいて説明する。本発明に係る半導体装置及び半導体装置の製造方法は、絶縁層内に内蔵された半導体チップの外部端子から当該半導体チップの平面外方に向かって伸びるファンアウト配線が形成された半導体装置及び半導体装置の製造方法として好適に実施される。特に、本発明に係る半導体装置及び半導体装置の製造方法は、半導体チップの外部端子数が多く狭ピッチの半導体チップが絶縁層内に内蔵された半導体装置及び半導体装置の製造方法として好適に実施される。ちなみに、本実施形態の半導体装置は、１個の半導体チップを絶縁層内に内蔵したチップ内蔵基板である。
【００２２】
半導体装置１は、図１及び図２に示すように、半導体チップ２が絶縁層３内に内蔵されている。絶縁層３上には、半導体チップ２の外部端子４と外部接続端子５とを電気的に接続するファンアウト配線６が形成されている。このファンアウト配線６は、半導体チップ２の周囲領域Ａ１に半導体チップ２の内蔵位置を基準として形成された配線６ａと、半導体チップ２の周囲以外の領域Ｂ１に半導体チップ２の内蔵位置と異なる基準で形成された配線６ｂとを備えている。そして、半導体チップ２の周囲領域Ａ１の配線６ａと半導体チップ２の周囲以外の領域Ｂ１の配線６ｂとは電気的に接続されている。
【００２３】
具体的にいうと、図１及び図３に示す半導体チップ２は、支持基板７にθ（回転方向）の搭載ずれが生じた状態で搭載され、絶縁層３内に内蔵されている。このような状態において、半導体チップ２の周囲領域Ａ１は、搭載ずれが生じている実際の半導体チップ２の内蔵位置を基準として配線６ａを形成している。一方、半導体チップ２の周囲以外の領域Ｂ１は、半導体チップ２が絶縁層３内の所定の位置に内蔵されることを基準として配線６ｂを形成している。そして、図３に示すように、配線６ａと６ｂとは例えば接続ランド８を介して電気的に接続している。このような半導体装置１は、半導体チップ２が絶縁層３内に所定の位置からずれて内蔵されていても、半導体チップ２の搭載ずれを良好に吸収して、半導体チップ２の外部端子４と外部接続端子５とを確実に接続することができる。したがって、半導体装置１は導通性に優れている。しかも、温度サイクル試験等で不良が発生しないので、半導体装置１は信頼性に優れている。また、異なる基準で配線６ａ、６ｂを形成し、配線６ａ、６ｂ同士を接続するだけで、簡単に半導体装置１を製造することができるので、半導体装置１は生産性に優れ、安価に製造することができる。
【００２４】
ちなみに、半導体チップ２の搭載ずれには、半導体チップ２の辺に平行なずれ、すなわちＸ、Ｙ方向のずれと半導体チップ２の回転に伴うずれ、すなわちθずれ、が生じる。本実施形態の半導体装置１は、半導体チップ２のＸ、Ｙ方向のずれに対して有利である。隣接する配線６ａ、６ｂ相互の離間距離が略等しくなるので、配線同士の接続工程を容易にできる。
【００２５】
半導体装置１は、図４に示すように、配線６ａ、６ｂ相互が比較的大きく離間している場合に限られない。すなわち、図５に示すように、配線６ａ、６ｂ相互の離間距離が無くても、配線６ａと６ｂとが異なる基準で形成されている場合は、本発明の半導体装置に該当する。ちなみに、図４及び図５では配線相互の離間を説明するため、配線同士の接続については省略している。
【００２６】
半導体チップ２は、通例のＬＳＩチップ等を使用することができ、本実施形態では矩形状のチップである。この半導体チップ２は、ウエハ上に他の半導体チップと共に一括で形成し、このウエハをダイシング等により個片化したものである。
【００２７】
半導体チップ２の外部端子４は、半導体チップ２の表面外周部分に作り込まれた、半導体チップ２と外部とを電気的に接続するための端子である。つまり、外部端子４はＬＳＩパッド等と呼ばれるものである。この半導体チップ２の外部端子４も、ウエハ状態で一括に形成するのが一般的であるが、ダイシング後に形成することもできる。
【００２８】
半導体チップ２の外部接続端子５は、電源、グランド、信号等のいずれかに接続される。これらの端子４、５はＡｌを主成分とする材料、Ｃｕを主成分とする材料等で構成されることが多いが、これらに限定されるものではない。
【００２９】
なお、図１等は見易くするため、端子４、５の配置を共に一列とした場合を示しているが、これに限定するものではない。端子４、５は、どちらかの端子を複数列に配置しても良い。また、端子４、５は、エリアアレイのように全面に配置しても良い。
【００３０】
絶縁層３は、半導体チップ２を被覆するものである。この絶縁層３としては、有機材料、無機材料のいずれも使用することができる。有機材料としては、樹脂材料が適しており、非感光性樹脂、感光性樹脂のいずれでも使用することができる。樹脂材料は、シリカフィラー等の無機フィラーや有機フィラーを含んでいても良い。ここで、半導体チップ２が絶縁層３内に内蔵とは、半導体チップ２が絶縁層３に埋め込まれている場合に限らない。半導体チップ２が絶縁層３内に完全に埋め込まれている必要はなく、半導体チップ２の一部、例えば上面や下面の一部が露出していても良い。
【００３１】
ファンアウト配線６は、半導体チップ２の周囲領域Ａ１の配線６ａと、半導体チップ２の周囲以外の領域Ｂ１の配線６ｂとを備えている。ここで、半導体チップ２の周囲領域Ａ１とは、半導体チップ２の内蔵領域を含み、且つ実際に絶縁層３内に内蔵された半導体チップ２の各辺と平行な辺を有する矩形状の境界線Ｔａ１内の領域をいう。この場合、半導体チップ２の平面領域の全てを含んでいても良いが、半導体チップ２上の周辺部に近い領域のみが含まれていても良い。また、半導体チップ２の周囲領域Ａ１は、半導体チップ２の近傍等、半導体チップ２のすぐ近くを含むことは勿論、半導体チップ２からやや離れた領域を含んでいても良い。但し、本発明の半導体装置１には、ファンアウト配線６の形成領域の全てが半導体チップ２の周囲領域Ａ１である場合は含まれない。つまり、ファンアウト配線６の一部は半導体チップ２の周囲以外の領域Ｂ１に形成されていることが必要である。半導体チップ２の周囲以外の領域Ｂ１とは、半導体チップ２が絶縁層３内の所定の位置に内蔵された場合における半導体チップの周囲領域を区画する境界線Ｔａ０より外方の領域をいう。そのため、半導体チップ２の周囲領域Ａ１と、半導体チップ２の周囲以外の領域Ｂ１とは、半導体チップ２の搭載ずれによって重なる部分と、重ならない部分とが現れる。
【００３２】
ファンアウト配線６は、例えばめっきで形成することができる。具体的にいうと、ファンアウト配線６は、絶縁層３上にめっきレジストによりパターンを形成して、めっきでファンアウト配線６を形成する。このとき、配線６ａと６ｂとを別々に形成しても良い。また、同一のレジストを用い、半導体チップ２の周囲領域Ａ１と半導体チップ２の周囲以外の領域Ｂ１とを別々に露光して、めっきによる形成を同時に行うことも可能である。レジストの露光で使用する光源は、ハロゲンランプ等の光源を用いることができるが、レーザ光源等であっても良い。なお、配線６ａと６ｂとを形成する方法としては、上述のように露光機により特定領域のみ露光する方法の他に、それぞれの領域に開口部を有する遮光マスクを用いる方法がある。また、配線６ａと６ｂとを形成する方法としては、予めそれぞれの配線のデータを作成し、当該データに基づいたレーザ直描によりそれぞれの領域の配線を形成する方法等がある。ちなみに、めっき工程においてシード層が必要である場合は、レジストの形成前にシード層を形成し、レジストの剥離後にシード層の除去を行う。シード層はスパッタ等で形成しても良いし、無電解めっき等で形成しても良い。レジストを使用する場合は、ワニスのレジスト層、フィルム状レジストのいずれも使用することができる。但し、ファンアウト配線６は、上述のようにレジストを用いた形成方法に限らず、金属粉末を印刷する等の方法で形成することもできる。
【００３３】
半導体チップ２の周囲領域Ａ１の配線６ａは、搭載ずれが生じている実際の半導体チップ２の内蔵位置を基準、つまりチップ基準で形成されている。チップ基準としては、例えば半導体チップ２上に予め形成されたマーカー等（図示は省略）を基準とすることができる。また、半導体チップ２上のマーカーに基づいて絶縁層３上にマーカーを形成して、この絶縁層３上のマーカーを基準とすることもできる。この際の絶縁層３上のマーカーは例えばレーザ等で形成することができ、これらのマーカーを基準に配線６ａを形成することができる。
【００３４】
半導体チップ２の周囲以外の領域Ｂ１の配線６ｂは、チップ基準と異なる基準で形成されている。この場合の基準としては種々の基準を用いることが可能である。例えば、図６に示すように支持基板７上で複数の半導体装置１が同時に形成され、後でダイシング等により個片化される場合において、支持基板７上のマーカー９に基づいて形成することができる。この支持基板７のマーカー９は、半導体チップ２を並べて搭載する場合にも搭載位置の基準として使用される。支持基板７としては、銅板、樹脂板等が挙げられるが、これに限定されるものではない。この支持基板７に、半導体チップ２を例えば接着フィルムや銀ペーストを用いて固定する。
【００３５】
このように支持基板７に複数の半導体装置１が形成される場合、ファンアウト配線６は半導体チップ２の外部端子４の部分で最も密であり、ボード等へ接続するための外部接続端子５に向けて粗になる傾向にある。そのため、半導体チップ２の外部端子４側では配線間隔が極めて狭いのに対して、外部接続端子５側では配線間隔が広いため、外部接続端子５側の配線を太くすることや配線接続のための接続ランドを大きくすることが可能である。したがって、配線６ａは半導体チップ毎に別の基準で形成し、配線６ｂは一括で形成することが可能であり、生産性が向上する。
【００３６】
これらの配線６ａ、６ｂは、本実施形態では図２に示すように、同一の絶縁層３上、すなわち同層に形成されている。配線６ａ、６ｂ同士は電気的に接続されている。このとき、配線６ａ、６ｂ相互の離間距離を考慮し、配線自体を太くして配線６ａ、６ｂ同士を接続しても良い。しかし、狭ピッチの外部端子４からの引き出しが困難なため、配線の端部を広げて接続ランド８を形成し、配線６ａ、６ｂ同士を接続することが好ましい。ちなみに、本発明でいう電気的に接続とは、配線である導体が繋がっている場合の他、導体としては繋がっていないが誘電結合等で繋がっており信号が伝わるような接続も含む。
【００３７】
なお、ファンアウト配線６は、半導体チップ２上の平面領域から半導体チップ２の平面外方に向け間隔を広げるように形成される配線をいうが、全てがファンアウト構造である必要はなく、部分的にファンイン構造があっても良い。また、図１等のファンアウト配線６は単純な直線で示しているが、半導体チップ２の両辺に平行な配線が階段上に繋がってファンアウト構造となったものや半導体チップ２の両辺との斜め４５度（π／４ｒａｄ）方向に引かれたものであっても良い。
【００３８】
このような構成の半導体装置１は、図７に示すように製造される。
先ず、図７Ａに示すように、支持基板７上に、図示を省略した接着フィルムや銀ペーストを介して半導体チップ２を搭載して固定する。
次に、図７Ｂに示すように、半導体チップ２を覆うように絶縁層３を形成する。
次に、図７Ｃに示すように、半導体チップ２のパッドが露出するように、絶縁層３の一部をエッジング等によって除去する。この除去した部分に、導電性材料から成る外部端子４を形成する。次に、絶縁層３上における半導体チップ２の周囲領域Ａ１に、外部端子４と接続する配線６ａを、実際に絶縁層３内に内蔵された半導体チップ２の内蔵位置を基準として形成する。このとき、配線６ａの外方端部を広げて接続ランドとする。
次に、図７Ｄに示すように、絶縁層３上における半導体チップ２の周囲以外の領域Ｂ１に、配線６ｂを例えば支持基板７に形成されているマーカーを基準に形成する。このときも、配線６ｂの内方端部を広げて接続ランドとする。その結果、配線６ａと６ｂとは各々の接続ランドを介して接続される。
次に、図７Ｅに示すように、配線６ａ、６ｂが形成された絶縁層３上に異なる絶縁層１０を形成する。そして、配線６ｂの外方端部が露出するように、絶縁層１０の一部をエッジング等によって除去し、この除去した部分に、導電性材料から成る外部接続端子５を形成すると、半導体装置１を製造することができる。
【００３９】
このような製造方法は、半導体チップ２が絶縁層３内に所定の位置からずれて内蔵されても、半導体チップ２の搭載ずれを良好に吸収して、半導体チップ２の外部端子４と外部接続端子５とを確実に接続することができる。したがって、導通性、信頼性に優れた半導体装置とすることができる。しかも、異なる基準で配線６ａ、６ｂを形成し、配線６ａ、６ｂ同士を接続するだけで、簡単に半導体装置１を製造することができるので、生産性に優れ、安価に製造することができる。
【００４０】
＜実施形態２＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態２を、図８〜図１１に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００４１】
本実施形態の半導体装置１０１は、図８に示すように、境界線がほぼ円形とされている。具体的にいうと、ファンアウト配線１０６は、半導体チップ１０２の周囲領域Ａ２の配線１０６ａと、半導体チップ１０２の周囲以外の領域Ｂ２の配線１０６ｂとを備えている。半導体チップ２の周囲領域Ａ２は、半導体チップ１０２の内蔵領域を含み、半導体チップ１０２の平面中央０１を中心とするほぼ円形の境界線Ｔｂ１より内方の領域である。半導体チップ１０２の周囲以外の領域Ｂ２は、半導体チップ１０２が絶縁層１０３内の所定の位置に内蔵された場合における半導体チップ１０２の周囲領域を区画する境界線Ｔｂ０より外方の領域である。ここで、本実施形態では、半導体チップ１０２がθずれを生じた状態で絶縁層１０３内に内蔵されている。また、境界線Ｔｂ１とＴｂ０とは、中心が共通し、且つ直径が同一の円形状である。そのため、境界線Ｔｂ１とＴｂ０とは重なっている。
【００４２】
半導体チップ１０２の搭載ずれには、上述したようにＸ、Ｙ方向のずれ、θずれが生じる。本実施形態の半導体装置１０１は、半導体チップ１０２の周囲領域Ａ２が半導体チップ１０２の平面中央Ｏ１を中心とするほぼ円形領域である。そのため、半導体装置１０１は、図９に示すように、半導体チップ１０２にθずれが生じていても、配線１０６ａと１０６ｂとの接続点Ｐは略等間隔に配置され、しかも隣接する配線１０６ａ、１０６ｂ相互の離間距離は略等しい。そのため、配線１０６ａ、１０６ｂの端部の接続ランド１０８を略同一形状とすることができる。しかも境界線を矩形状とした実施形態１の半導体装置１よりも、接続ランドを小型化することができる箇所がある。特に、境界線を矩形状とした実施形態１の半導体装置１と異なり、本実施形態の半導体装置１０１は、半導体チップ１０２の大小に伴って隣接する配線相互の離間距離の差分が略変化しないので、半導体チップ１０２が大きい場合に好適である。
【００４３】
なお、半導体装置１０１は、図１０に示すように、配線１０６ａ、１０６ｂ相互が比較的大きく離間している場合に限られない。すなわち、図１１に示すように、配線１０６ａ、１０６ｂ相互の離間距離が無くても、配線１０６ａと１０６ｂとが異なる基準で形成されている場合は本発明の半導体装置に該当する。この場合、配線１０６ａ、１０６ｂ同士を直接接続することができる。配線１０６ａ、１０６ｂ同士を直接接続する場合は、配線幅を同様とすることができ、また各配線の接続ずれを同程度に小さく抑えることができる。これにより電気特性も優れたものになる。ちなみに、図１０及び図１１では配線相互の離間を説明するため、配線相互の接続については省略している。
【００４４】
＜実施形態３＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態３を、図１２に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００４５】
本実施形態の半導体装置２０１は、図１２に示すように、境界線が八角形状とされている。具体的にいうと、ファンアウト配線２０６は、半導体チップ２０２の周囲領域Ａ３の配線２０６ａと、半導体チップ２０２の周囲以外の領域Ｂ３の配線２０６ｂとを備えている。半導体チップ２０２の周囲領域Ａ３は、半導体チップ２０２の内蔵領域を含み、半導体チップ２０２の平面中央０２を中心とする八角形状の境界線Ｔｃ１より内方の領域である。半導体チップ２０２の周囲以外の領域Ｂ３は、半導体チップ２０２が絶縁層２０３内の所定の位置に内蔵された場合における半導体チップ２０２の周囲領域を区画する境界線Ｔｃ０より外方の領域である。ここで、図１２に示す半導体チップ２０２は搭載ずれがほとんど無いので、境界線Ｔｃ１とＴｃ０とが重なって示されている。ちなみに、本実施形態の境界線Ｔｃ１は、実際に絶縁層２０３内に内蔵された半導体チップ２０２の各辺と平行な辺を有するように設定されている。
【００４６】
半導体チップ２０２の搭載ずれには、上述のように、Ｘ、Ｙ方向のずれ、θずれがある。本実施形態の境界線Ｔｃ１は、半導体チップ２０２の各辺と平行な辺を有する八角形状とされている。そのため、半導体装置２０１は、境界線を矩形状とすることによって享受できるＸ、Ｙ方向のずれに対する利点を享受できる。さらに、半導体装置２０１は、矩形状の境界線に比べると、境界線Ｔｃ１が円形状に近いので、境界線を円形状とすることによって享受できるθずれの利点をも享受することができる。そのため、より導通性、信頼性、生産性に優れている。
【００４７】
なお、境界線Ｔｃ１は正八角形とされているが、これに限定されるものではない。また境界線Ｔｃ１の八角形の重心は半導体チップ２０２の平面中央Ｏ２と一致していることが好ましいが、必ずしも一致している必要はない。
【００４８】
＜実施形態４＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態４を、図１３に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００４９】
本実施形態の半導体装置３０１は、図１３に示すように、境界線が六角形状とされている。具体的にいうと、ファンアウト配線３０６は、半導体チップ３０２の周囲領域Ａ４の配線３０６ａと、半導体チップ３０２の周囲以外の領域Ｂ４の配線３０６ｂとを備えている。半導体チップ３０２の周囲領域Ａ４は、半導体チップ３０２の内蔵領域を含み、半導体チップ３０２の平面中央０３を中心とする六角形状の境界線Ｔｄ１より内方の領域である。半導体チップ３０２の周囲以外の領域Ｂ４は、半導体チップ３０２が絶縁層３０３内の所定の位置に内蔵された場合における半導体チップ３０２の周囲領域を区画する境界線Ｔｄ０より外方の領域である。ここで、図１３に示す半導体チップ３０２は搭載ずれがほとんど無いので、境界線Ｔｄ１とＴｄ０とが重なって示されている。ちなみに、本実施形態の境界線Ｔｄ１は、実際に絶縁層３０３内に内蔵された半導体チップ３０２の二辺（Ｘ方向に配置された辺）と平行な辺を有するように設定されている。
【００５０】
半導体チップ３０２の搭載ずれには、上述のように、Ｘ、Ｙ方向のずれ、θずれがある。本実施形態の境界線Ｔｄ１は、半導体チップ３０２のＸ方向に配置された二辺と平行な辺を有する六角形状とされている。そのため、半導体装置３０１は、境界線を矩形状とすることによって享受できるＸ、Ｙ方向のずれに対する利点のうち、少なくともＸ方向のずれに対する利点を享受できる。さらに、半導体装置３０１は、矩形状の境界線に比べると、境界線Ｔｄ１が円形状に近いので、境界線を円形状とすることによって享受できるθずれの利点をも享受することができる。したがって、より導通性、信頼性、生産性に優れている。
【００５１】
なお、境界線Ｔｄ１は正六角形とされているが、これに限定されるものではない。また境界線Ｔｄ１の六角形の重心は半導体チップ３０２の平面中央Ｏ３と一致していることが好ましいが、必ずしも一致している必要はない。
【００５２】
＜実施形態５＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態５を、図１４に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００５３】
本実施形態の半導体装置４０１は、図１４に示すように、半導体チップ４０２の周囲領域Ａ５と半導体チップ４０２の周囲以外の領域Ｂ５との間に接続領域Ｃ１を備えている。具体的にいうと、半導体チップ４０２の内蔵領域を含み、且つ実際に絶縁層４０３内に内蔵された半導体チップ４０２の各辺と平行な辺を有する矩形状の境界線Ｔｅ１が設定されている。さらに半導体チップ４０２が絶縁層４０３内の所定の位置に内蔵された場合における半導体チップ４０２の周囲領域を区画する矩形状の境界線Ｔｅ０が設定されている。この境界線Ｔｅ１とＴｅ０との間が接続領域Ｃ１とされている。
【００５４】
接続領域Ｃ１には、半導体チップ４０２の周囲領域Ａ５の配線４０６ａと、半導体チップ４０２の周囲以外の領域Ｂ５の配線４０６ｂとを接続する配線４１１が形成されている。配線４１１は、配線４０６ａ、４０６ｂを形成した後に形成しても良い。また、レジスト等のパターニングによって、半導体チップ４０２の周囲領域Ａ５の配線４０６ａ、半導体チップ４０２の周囲以外の領域Ｂ５の配線４０６ｂ及び接続領域Ｃ１の配線４１１を連続又は同時に形成して、全ての配線をめっき等で同時に形成しても良い。このとき、配線４１１を形成するためのレジスト等のパターニングは、マスク等を用いても良いが、半導体チップ４０２の搭載ずれ等に柔軟に対応するために、レーザ等の直描露光等が望ましい。また、配線４１１を形成する場合においても配線形状を容易に変えることのできる印刷技術による配線が望ましい。
【００５５】
接続領域Ｃ１を備えていない場合は、半導体チップの搭載ずれに伴う配線ずれが少しでも大きくなると、半導体チップの周囲領域Ａの配線と半導体チップの周囲以外の領域Ｂの配線とが、短絡する可能性がある。一方、本実施形態の半導体装置４０１は、ある幅を持った接続領域Ｃ１を形成しているので、このような短絡を回避できる。より好ましくは、接続領域Ｃ１の幅Ｌが、半導体チップ４０２の周囲領域Ａ５の配線４０６ａにおける最小ピッチＮ１又は半導体チップ４０２の周囲以外の領域Ｂ５の配線４０６ｂにおける最小ピッチＮ２よりも大きいと良い。半導体チップ４０２が大きなθずれを生じても、配線４０６ａが配線４０６ｂに接触することを防ぐことができ、配線４０６ａと４０６ｂとの短絡を防止することができる。ちなみに、接続領域Ｃ１の幅Ｌは、半導体チップ４０２が絶縁層４０３内の所定の位置に内蔵された場合における境界線Ｔｅ１とＴｅ０との間隔である。つまり、本実施形態では、半導体チップ４０２がθずれを生じた状態で絶縁層４０３内に内蔵されているので、図示するように、半導体チップ４０２の辺における略中央位置における境界線Ｔｅ１とＴｅ０との間隔となる。また、半導体チップ４０２の周囲領域Ａ５の配線４０６ａにおける最小ピッチＮ１は、本実施形態では半導体チップ４０２が矩形状であるので、半導体チップ４０２の角部近傍における隣接する配線４０６ａ相互の離間距離である。この場合、半導体チップ４０２の周囲以外の領域Ｂ５における最小ピッチＮ２も、半導体チップ４０２の角部近傍における隣接する配線４０６ｂ相互の離間距離である。
【００５６】
なお、本実施形態の接続領域Ｃ１は中空の略矩形状としたが、円形状、八角形状、六角形状であっても良い。接続領域Ｃ１を円形状、八角形状、六角形状とすることにより、半導体チップ４０２にθずれが生じても、半導体チップの周囲領域Ａの配線と半導体チップの周囲以外の領域Ｂの配線との離間距離が規則的になるため、接続領域Ｃ１を狭くできるという利点がある。
【００５７】
＜実施形態６＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態６を、図１５に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００５８】
本実施形態の半導体装置５０１は、図１５に示すように、２個の半導体チップ５０２が絶縁層５０３内に内蔵されたチップ内蔵基板である。これらの半導体チップ５０２は、ファンアウト配線５０６の一部を成すチップ間配線５１１を介して電気的に接続されている。
【００５９】
チップ間配線５１１は、配線５１１ａと５１１ｂとを備えている。配線５１１ａは、絶縁層５０３上における半導体チップ５０２の周囲領域Ａ６に、実際に絶縁層５０３内に内蔵された半導体チップ５０２を基準に形成された配線群の一部である。本実施形態の半導体チップ５０２の周囲領域Ａ６は、上記実施形態２と同様に境界線Ｔｆ１で囲まれたほぼ円形の領域とされている。本実施形態でも、半導体チップ５０２は搭載ずれがほとんど無いので、半導体チップ５０２の周囲以外の領域Ｂ６の境界線Ｔｆ０は、境界線Ｔｆ１と重なっている。境界線Ｔｆ１、Ｔｆ０は、上記実施形態と同様に、矩形状、六角形状、八角形状などの多角形状でも良い。
【００６０】
配線５１１ｂは、絶縁層５０３上における半導体チップ５０２の周囲以外の領域Ｂ６に、例えば支持基板のマーカーを基準に、隣接する半導体チップ５０２の配線５１１ａ同士を接続するように形成されている。
配線５１１ｂは、配線５０６ａ（５１１ａ）、５０６ｂを形成した後に形成しても良い。また、レジストのパターニング等によって、半導体チップ５０２の周囲領域Ａ６の配線５０６ａ（５１１ａ）、半導体チップ５０２の周囲以外の領域Ｂ６の配線５０６ｂ、５１１ｂを連続又は同時に形成して、全ての配線をめっき等で同時に形成しても良い。
配線５１１ａと５１１ｂとは、上記実施形態２等と同様に配線５１１ａ、５１１ｂの端部に形成した接続ランドを介して電気的に接続されている。
【００６１】
このような構成の半導体装置５０１は、隣接する半導体チップ５０２の配線５１１ａ同士を、配線５１１ｂを介して確実に接続することができるので、より導通性、信頼性に優れた構成となる。しかも、異なる基準で配線５１１ａ、５１１ｂを形成し、配線５１１ａ、５１１ｂ同士を電気的に接続するだけで良いので、製造が簡単で生産性に優れている。
【００６２】
＜実施形態７＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態７を、図１６に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００６３】
本実施形態の半導体装置６０１は、図１６に示すように、上記実施形態６の半導体装置５０１と略同様の構成とされているが、境界線が２個の半導体チップ６０２を囲むオーバル形状とされている。
【００６４】
すなわち、半導体チップ６０２の周囲領域Ａ７を区画する境界線Ｔｇ１は、半導体チップ６０２の内蔵領域を囲み、且つ半導体チップ６０２の平面中央を中心とする円弧を両側に備えている。さらに境界線Ｔｇ１は、両側の円弧の端部を連結し、実際に絶縁層６０３内に内蔵された少なくとも一方の半導体チップ６０２の二辺（本実施形態ではＸ方向に配置された二辺）と平行な直線を備えている。この境界線Ｔｇ１内において、隣接する半導体チップ６０２同士を接続するチップ間配線６１１が、実際に絶縁層６０３内に内蔵された半導体チップ６０２の内蔵位置を基準に形成されている。なお、本実施形態のチップ間配線６１１は、ファンアウト配線６０６の一部を成す配線６１１ａと、隣接する半導体チップ６０２の配線６１１ａ同士を接続する配線６１１ｂとを備えている。しかし、本実施形態のチップ間配線６１１は、隣接する半導体チップ６０２の外部端子６０４同士を接続する直線状の配線でも良い。
【００６５】
半導体チップ６０２の周囲以外の領域Ｂ７を区画する境界線Ｔｇ０も、半導体チップ６０２の内蔵領域を囲み、且つ半導体チップ６０２の平面中央を中心とする円弧を両側に備えている。さらに境界線Ｔｇ０は、両側の円弧の端部を連結し、半導体チップ６０２が絶縁層６０３内の所定の位置に内蔵された場合における半導体チップ６０２の二辺と平行な直線を備えている。但し、図１６に示す半導体チップ６０２は搭載ずれがほとんど無いので、境界線Ｔｇ１とＴｇ０とが重なって示されている。
【００６６】
＜実施形態８＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態８を、図１７に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００６７】
本実施形態の半導体装置７０１は、図１７に示すように、矩形状の境界線Ｔｈ１が２個の半導体チップ７０２の間に形成されている。境界線Ｔｈ１の外方は半導体チップ７０２の周囲領域Ａ８である。境界線Ｔｈ１の内方は、半導体チップ７０２の周囲以外の領域Ｂ８である。この半導体チップ７０２の周囲以外の領域Ｂ８は、半導体チップ７０２同士を接続する接続領域とされている。つまり、ファンアウト配線７０６の一部を成すチップ間配線７１１は、配線７１１ａと７１１ｂとを備えている。配線７１１ａは、絶縁層７０３上における半導体チップの周囲領域Ａ８に、実際に絶縁層７０３内に内蔵された半導体チップ７０２を基準として形成された配線群の一部である。配線７１１ｂは、絶縁層５０３上における半導体チップ７０２の周囲以外の領域Ｂ８に、隣接する半導体チップ７０２の配線７１１ａ同士を接続するように形成されている。
【００６８】
この場合、配線７１１ａ、７１１ｂを、一括してレーザ直描等の方法で形成すると、形成に時間が掛かることになる。しかし、本実施形態では、半導体チップ７０２の周囲以外の領域Ｂ８のみに、配線７１１ｂを配線７１１ａと異なる基準で形成するので、露光領域を減らしてスループットを向上させることができる。
【００６９】
＜実施形態９＞
本発明に係る半導体装置及び半導体装置の製造方法の実施形態９を、図１８に基づいて説明する。なお、上記実施形態と重複する説明は省略し、相違部分のみを詳細に説明する。
【００７０】
本実施形態の半導体装置８０１は、図１８に示すように、実際に絶縁層８０３内に内蔵された半導体チップ８０２の内蔵位置を基準として形成された配線８０６ａと、当該基準と異なる基準で形成された配線８０６ｂとが異なる層に形成されている。具体的にいうと、第１の絶縁層８０３上に半導体チップ８０２の外部端子８０４と接続された配線８０６ａが形成されている。配線８０６ａが形成された第１の絶縁層８０３上には、第２の絶縁層８１０が形成されている。第２の絶縁層８１０上には、配線８０６ｂが形成されている。
【００７１】
このとき、第２の絶縁層８１０にヴィア８１２を形成して配線８０６ａと８０６ｂとが電気的に接続されている。ヴィア８１２は、導電性材料が第２の絶縁層８１０に形成したホールに充填された構成でも良い。また、ヴィア８１２は、第２の絶縁層８１０に形成したホールの側壁のみに導電層が形成された構成でも良い。なお、ヴィア８１２は、第２の絶縁層８１０が非感光性樹脂等の場合はレーザ光照射等により形成することができ、またドリルにより形成することも可能である。一方、第２の絶縁層８１０が感光性樹脂の場合は、露光・現像工程によりヴィア８１２を形成することができる。
【００７２】
配線８０６ｂの外方端部には、外部接続端子８０５が形成されている。配線８０６ｂが形成された第２に絶縁層８１０上には、第３の絶縁層８１３が、外部接続端子８０５の上端部が露出するように形成されている。
本実施形態の半導体装置８０１は二層構造としたが、積層数は特に限定されない。
【００７３】
＜実施形態１０＞
本発明の半導体装置の製造方法は、内蔵する複数の半導体チップを予め並べるが、半導体チップの活性面（ＬＳＩ素子面）を上にして並べるものの他、予め準備しておいた絶縁層にＬＳＩ活性面を下向きにして半導体チップを並べる方法も含まれる。この場合には、図１９に示すように支持基板を省略することができ、本発明の半導体装置を最小限構成で実施できる。
【００７４】
また、支持基板はファンアウト配線を形成した後に除去しても良く、この場合も本発明の半導体装置を最小限構成で実施できる。これにより支持基板を除去した側からの電気的接続等が可能となる。もちろん、このような構成の半導体装置も、半導体チップが絶縁層内に所定の位置からずれて内蔵されていても、半導体チップの搭載ずれを良好に吸収して、半導体チップの外部端子と外部接続端子とを確実に接続することができる。したがって、導通性、信頼性に優れている。しかも、異なる基準で配線を形成し、その後に配線相互を接続するだけで、簡単に半導体装置を製造することができるので、生産性に優れ、安価に製造することができる。
【００７５】
なお、支持基板が配線形成後除去されたとは、支持基板が取り除かれることをいう。支持基板を取り除く方法としては、支持基板を金属エッチング等で除去する場合、支持基板を溶剤等で除去する場合、支持基板を剥離等により剥がして除去する場合等が挙げられる。
【００７６】
以上、本発明に係る半導体装置及び半導体装置の製造方法の実施形態を説明したが、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。要するに、本発明に係る半導体装置及び半導体装置の製造方法は、絶縁層上に半導体チップの外部端子に接続された配線を備えており、当該配線の一部又は全部がファンアウト配線であれば良い。そして、本発明に係る半導体装置及び半導体装置の製造方法は、当該ファンアウト配線の一部又は全部が異なる基準で形成されていれば良い。
【００７７】
この出願は、２００８年６月１７日に出願された日本出願特願２００８−１５８１８７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００７８】
本発明の活用例として、携帯電話、電気機器等に使用される複数の外部端子を有する半導体チップを基板に内蔵した半導体装置が挙げられる。
【符号の説明】
【００７９】
１、１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１  半導体装置
２、１０２、２０２、３０２、４０２、５０２、６０２、７０２、８０２  半導体チップ
３、１０３、２０３、３０３、４０３、５０３、６０３、７０３、８０３  絶縁層
４、１０４、２０４、３０４、４０４、５０４、６０４、７０４、８０４  外部端子
５、１０５、２０５、３０５、４０５、５０５、６０５、７０５、８０５  外部接続端子
６、１０６、２０６、３０６、４０６、５０６、６０６、７０６、８０６  ファンアウト配線
６ａ、１０６ａ、２０６ａ、３０６ａ、４０６ａ、５０６ａ、６０６ａ、７０６ａ、８０６ａ  半導体チップの周囲領域の配線
６ｂ、１０６ｂ、２０６ｂ、３０６ｂ、４０６ｂ、５０６ｂ、６０６ｂ、７０６ｂ、８０６ｂ  半導体チップの周囲以外の領域の配線
７  支持基板
１０、８１０、８１３  絶縁層
４１１  半導体チップの周囲領域の配線と半導体チップの周囲以外の領域の配線とを接続する配線
５１１、６１１、７１１  チップ間配線
５１１ａ、７１１ａ  半導体チップの周囲領域の配線
５１１ｂ、７１１ｂ  半導体チップの周囲以外の領域の配線
８１２  ヴィア
Ａ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６、Ａ７、Ａ８  半導体チップの周囲領域
Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５、Ｂ６、Ｂ７、Ｂ８  半導体チップの周囲以外の領域
Ｃ１  接続領域
Ｌ  接続領域の幅
Ｏ１、Ｏ２、Ｏ３  半導体チップの平面中央
Ｐ  接続点
Ｔ  境界線
【図１】
2009153912.tif 000003
【図２】
2009153912.tif 000004
【図３】
2009153912.tif 000005
【図４】
2009153912.tif 000006
【図５】
2009153912.tif 000007
【図６】
2009153912.tif 000008
【図７Ａ】
2009153912.tif 000009
【図７Ｂ】
2009153912.tif 000010
【図７Ｃ】
2009153912.tif 000011
【図７Ｄ】
2009153912.tif 000012
【図７Ｅ】
2009153912.tif 000013
【図８】
2009153912.tif 000014
【図９】
2009153912.tif 000015
【図１０】
2009153912.tif 000016
【図１１】
2009153912.tif 000017
【図１２】
2009153912.tif 000018
【図１３】
2009153912.tif 000019
【図１４】
2009153912.tif 000020
【図１５】
2009153912.tif 000021
【図１６】
2009153912.tif 000022
【図１７】
2009153912.tif 000023
【図１８】
2009153912.tif 000024
【図１９】
2009153912.tif 000025
【国際調査報告】
2009153912.tif 000026
2009153912.tif 000027