(57)【要約】従来の素子搭載用基板及びその基板を用いた回路装置では、基板上に配線層が形成され、その配線層の一部を突出させバンプ電極として用いるため、薄型化し難いという問題があった。本発明の素子搭載用基板及びその基板を用いた回路装置では、絶縁基材４に貫通孔７が設けられ、配線層５が貫通孔７を介して絶縁基材４表面に突出する。そして、配線層５の突出部１１は、バンプ電極として用いられ、絶縁基材４上に半導体素子２が実装される。この構造により、素子搭載用基板が薄型化され、その基板を用いた回路装置も薄型化される。
2009041159.tif 000002
【特許請求の範囲】
【請求項１】
一対の主面を有する絶縁基材と、
前記絶縁基材の他の主面側から一の主面側に貫通する貫通孔と、前記貫通孔において、前記絶縁基材の他の主面側から一の主面側に向かって突出した配線層を具備し、
前記配線層の突出部は電極として用いられることを特徴とする素子搭載用基板。
【請求項２】
前記配線層は、前記絶縁基材の他の主面上に形成され、前記絶縁基材の他の主面側には前記配線層の一部が露出するように被覆層が形成されることを特徴とする請求の範囲第１項に記載の素子搭載用基板。
【請求項３】
前記配線層は、前記絶縁基材に多層配線として形成されることを特徴とする請求の範囲第１項または請求の範囲第２項に記載の素子搭載用基板。
【請求項４】
絶縁基材を準備し、前記絶縁基材の一の主面側に支持部材を貼着し、前記絶縁基材の前記一の主面と対向する他の主面側に導電性部材を貼着する工程と、
前記導電性部材を選択的に除去し、前記導電性部材をマスクとして、前記絶縁基材に貫通孔を形成する工程と、
前記絶縁基材の他の主面上及び前記貫通孔内を被覆するように金属層を形成し、前記金属層を選択的に除去し配線層を形成すると共に、前記支持部材を剥離する工程と、前記絶縁基材の一の主面側から前記絶縁基材をエッチングし、前記配線層の一部を前記絶縁基材の一の主面側に突出させる工程とを具備することを特徴とする素子搭載用基板の製造方法。
【請求項５】
前記金属層を形成する工程では、前記絶縁基材の他の主面上及び前記貫通孔内を被覆するように無電解メッキ層を形成し、前記無電解メッキ層を電極として電解メッキ法により前記金属層を形成することを特徴とする請求の範囲第４項に記載の素子搭載用基板の製造方法。
【請求項６】
前記無電解メッキ層を形成する工程では、前記導電性部材が貼着された状態において無電解メッキを行い、前記導電性部材上に前記無電解メッキ層を形成することを特徴とする請求の範囲第５項に記載の素子搭載用基板の製造方法。
【請求項７】
絶縁基材を準備し、前記絶縁基材の一の主面側及び前記一の主面と対向する他の主面側に導電性部材を貼着する工程と、
前記絶縁基材の一の主面側の導電性部材を選択的に除去し、前記一の主面側の導電性部材をマスクとして、前記絶縁基材に貫通孔を形成する工程と、
前記貫通孔を埋設し、前記絶縁基材の一の主面側を被覆するように金属層を形成し、前記金属層及び前記絶縁基材の他の主面側の前記導電性部材を選択的に除去し配線層を形成する工程と、
前記絶縁基材の一の主面側から前記絶縁基材をエッチングし、前記配線層の一部を前記絶縁基材の一の主面側に突出させる工程とを具備することを特徴とする素子搭載用基板の製造方法。
【請求項８】
前記金属層を形成する工程では、前記絶縁基材の一の主面上及び前記貫通孔内を被覆するように無電解メッキ層を形成し、前記無電解メッキ層を電極として電解メッキ法により前記金属層を形成することを特徴とする請求の範囲第７項に記載の素子搭載用基板の製造方法。
【請求項９】
前記無電解メッキ層を形成する工程では、前記導電性部材が貼着された状態において無電解メッキを行い、前記導電性部材上に前記無電解メッキ層を形成することを特徴とする請求の範囲第７項に記載の素子搭載用基板の製造方法。
【請求項１０】
前記電解メッキ法は、フィリング電解メッキ法であることを特徴とする請求の範囲第８項に記載の素子搭載用基板の製造方法。
【請求項１１】
素子搭載用基板と、前記素子搭載用基板に実装された回路素子とを有する回路装置であり、前記素子搭載用基板は、一対の主面を有する絶縁基材と、前記絶縁基材を貫通する貫通孔と、前記貫通孔において、前記絶縁基材の他の主面側から一の主面側に向かって突出した配線層とを具備し、
前記配線層の突出部は、前記回路素子のパッド電極と電気的に接続する電極として用いられることを特徴とする回路装置。
【請求項１２】
前記配線層は、前記絶縁基材の他の主面上に形成され、前記絶縁基材の他の主面側には前記配線層の一部が露出するように被覆層が形成され、前記被覆層から露出する配線層には、外部電極が形成されることを特徴とする請求の範囲第１１項に記載の回路装置。
【請求項１３】
前記回路素子は、前記絶縁基材上に複数個実装されることを特徴とする請求の範囲第１１項に記載の回路装置。
【請求項１４】
前記回路素子と前記絶縁基材との間には、アンダーフィルが配置されることを特徴とする請求の範囲第１１項に記載の回路装置。
【請求項１５】
前記配線層は、前記絶縁基材に多層配線として形成されることを特徴とする請求の範囲第１１項に記載の回路装置。
【請求項１６】
絶縁基材の一の主面側に突出部を有し、前記一の主面側と対向する他の主面側にパターン配置される配線層を有する素子搭載用基板を形成する工程と、前記突出部と電気的に接続される回路素子を前記素子搭載用基板上に実装する工程とを具備する回路装置の製造方法であり、
前記素子搭載用基板を形成する工程は、前記絶縁基材を準備し、前記絶縁基材の一の主面側に支持部材を貼着し、前記絶縁基材の前記他の主面側に導電性部材を貼着する第１工程と、
前記導電性部材を選択的に除去し、前記導電性部材をマスクとして、前記絶縁基材に貫通孔を形成する第２工程と、
前記絶縁基材の他の主面上及び前記貫通孔内を被覆するように金属層を形成し、前記金属層を選択的に除去し配線層を形成すると共に、前記支持部材を剥離する第３工程と、
前記絶縁基材の一の主面側から前記絶縁基材をエッチングし、前記配線層の一部を前記絶縁基材の一の主面側に突出させ、前記突出部を形成する第４工程とを具備することを特徴とする回路装置の製造方法。
【請求項１７】
前記金属層を形成する工程では、前記絶縁基材の他の主面上及び前記貫通孔内を被覆するように無電解メッキ層を形成し、前記無電解メッキ層を電極として電解メッキ法により前記金属層を形成することを特徴とする請求の範囲第１６項に記載の回路装置の製造方法。
【請求項１８】
前記無電解メッキ層を形成する工程では、前記導電性部材が貼着された状態において無電解メッキを行い、前記導電性部材上に前記無電解メッキ層を形成することを特徴とする請求の範囲第１７項に記載の回路装置の製造方法。
【請求項１９】
絶縁基材の一の主面側に突出部を有し、前記一の主面側と対向する他の主面側にパターン配置される配線層を有する素子搭載用基板を形成する工程と、前記突出部と電気的に接続される回路素子を前記基板上に実装する工程とを具備する回路装置の製造方法であり、
前記素子搭載用基板を形成する工程は、前記絶縁基材を準備し、前記絶縁基材の一の主面側及び前記他の主面側に導電性部材を貼着する第１工程と、
前記絶縁基材の一の主面側の導電性部材を選択的に除去し、前記導電性部材をマスクとして、前記絶縁基材に貫通孔を形成する第２工程と、
前記貫通孔を埋設し、前記絶縁基材の一の主面側を被覆するように金属層を形成し、前記金属層及び前記絶縁基材の他の主面側の前記導電性部材を選択的に除去し前記配線層を形成する第３工程と、
前記絶縁基材の一の主面側から前記絶縁基材をエッチングし、前記配線層の一部を前記絶縁基材の一の主面側に突出させ、前記突出部を形成する第４工程とを具備することを特徴とする回路装置の製造方法。
【請求項２０】
前記金属層を形成する工程では、前記絶縁基材の一の主面上及び前記貫通孔内を被覆するように無電解メッキ層を形成し、前記無電解メッキ層を電極として電解メッキにより、前記貫通孔を埋設し、前記絶縁基材の一の主面側を被覆するように金属層を形成することを特徴とする請求の範囲第１９項に記載の回路装置の製造方法。
【請求項２１】
前記無電解メッキ層を形成する工程では、前記導電性部材が貼着された状態において無電解メッキ法を行い、前記導電性部材上に前記無電解メッキ層を形成することを特徴とする請求の範囲第２０項に記載の回路装置の製造方法。
【請求項２２】
前記電解メッキ法は、フィリング電解メッキ法であることを特徴とする請求の範囲第２０項に記載の回路装置の製造方法。
【請求項２３】
素子搭載用基板と、前記素子搭載用基板に実装された回路素子とを有する回路装置と、前記回路装置が搭載される携帯機器であり、前記素子搭載用基板は、一対の主面を有する絶縁基材と、前記絶縁基材を貫通する貫通孔と、前記貫通孔において、前記絶縁基材の他の主面側から一の主面側に向かって突出した配線層とを具備し、
前記配線層の突出部は、前記回路素子のパッド電極と電気的に接続する電極として用いられることを特徴とする携帯機器。
【請求項２４】
前記配線層は、前記絶縁基材の他の主面上に形成され、前記絶縁基材の他の主面側には前記配線層の一部が露出するように被覆層が形成され、前記被覆層から露出する配線層には、外部電極が形成されることを特徴とする請求の範囲第２３項に記載の携帯機器。
【請求項２５】
前記回路素子は、前記絶縁基材上に複数個実装されることを特徴とする請求の範囲第２３項に記載の携帯機器。
【請求項２６】
前記配線層は、前記絶縁基材に多層配線として形成されることを特徴とする請求の範囲第２３項に記載の携帯機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器に関する。特に、本発明は、絶縁基材の貫通孔を利用して、絶縁基材の一の主面側に突出した配線層をバンプ電極として用いる素子搭載用基板及びその製造方法に関する。更に、本発明は、この様な基板を備えた回路装置及びその製造方法、携帯機器に関する。
【背景技術】
【０００２】
従来の回路基板装置及びその製造方法の一実施例として、下記に第２２図及び第２３図を用いて説明する回路基板装置１６１及びその製造方法が知られている（例えば、特開２００２−７６１８５号公報参照。）。
第２２図は、特開２００２−７６１８５号公報に開示された回路基板装置１６１の断面図である。第２３図（Ａ）から（Ｅ）は、回路基板装置１６１の製造方法を説明するための断面図である。
第２２図に示す如く、樹脂材製の絶縁基板１６２上面に配線層１６３が形成される。配線層１６３上面を含む絶縁基板１６２上面には樹脂材製の保護層１６４が形成される。保護層１６４の開口部を介して配線層１６３の一部が突出し、突出部１６５、１６６は導電性バンプとして用いられる。
絶縁基板１６２上にはベアチップ１６７が実装される。このとき、導電性バンプとしての突出部１６５、１６６の先端とベアチップ１６７のパッド１６８、１６９とが接するように、絶縁基板１６２上にベアチップ１６７が実装される。そして、絶縁基板１６２とベアチップ１６７との間隙には、封止樹脂１７０が充填される。
一方、絶縁基板１６２の下面側にはビア孔１７１、１７２が形成され、ビア孔１７１、１７２から配線層１６３の一部が露出する。回路基板装置１６１は、ビア孔１７１、１７２から露出する配線層１６３を介して外部の実装基板等に実装される。
第２３図（Ａ）に示す如く、型板となるテンプレート１７３を準備する。テンプレート１７３には、突出部１６５、１６６（第２２図参照）が配置される領域に凹部１７４、１７５が形成される。次に、テンプレート１７３上に後に行う電気めっき法の陰極となるシード層１７６を形成する。その後、シード層１７６にレジスト膜１７７を形成し、配線層１６３（第２３図（Ｂ）参照）が形成される領域が開口するように、レジスト膜１７７を選択的に除去する。
第２３図（Ｂ）に示す如く、シード層１７６を陰極として用い、電気めっき法により配線層１６３を形成する。このとき、凹部１７４、１７５内にも均一な膜厚の配線層１６３が形成される。次に、レジスト膜１７７（第２３図（Ａ）参照）を除去する。
第２３図（Ｃ）に示す如く、例えば、電着法等を用い、配線層１６３上を含むテンプレート１７３上に絶縁基板１６２を形成する。絶縁基板１６２としては、可撓性が高く屈曲性に優れたポリイミド樹脂等を用いる。次に、炭酸ガスレーザ等により絶縁基板１６２に直径１００μｍ程度のビア孔１７１、１７２を形成する。
第２３図（Ｄ）に示す如く、テンプレート１７３（第２３図（Ｃ）参照）から絶縁基板１６２を剥離する。このとき、テンプレート１７３とシード層１７６（第２３図（Ｃ）参照）の界面から剥離されるため、その後、ウェットエッチングによりシード層１７６（第２３図（Ａ）参照）を除去する。次に、配線層１６３が形成されている側の絶縁基板１６２上面にエポキシ樹脂等から成る保護層１６４を形成する。このとき、保護層１６４は、ワニス状のエポキシ樹脂をカーテンコート法等で絶縁基板１６２全面に渡り塗布し、キュアを行い、重合・硬化させることで形成される。その後、導電性バンプとしての突出部１６５、１６６の先端に形成された樹脂を過マンガン酸カリウム水溶液等でウェットエッチングし、突出部１６５、１６６の先端を保護層１６４から露出させる。
第２３図（Ｅ）に示す如く、フリップチップボンダ等を用い、導電性バンプとしての突出部１６５、１６６上にベアチップ１６７を実装する。このとき、ベアチップ１６７を実装する際に荷重を加えた状態で、全体を加熱することで、絶縁基板１６２とベアチップ１６７との間に配置された封止樹脂１７０は流動し、封止樹脂１７０は絶縁基板１６２とベアチップ１６７との間隙を充填する。
【発明の開示】
【０００３】
上述したように、従来の回路基板装置１６１では、絶縁基板１６２上面に配線層１６３が形成され、配線層１６３の突出部１６５、１６６が、導電性バンプとして用いられる。そして、導電性バンプとしての突出部１６５、１６６とベアチップ１６７のパッド１６８、１６９とが電気的に接続される。この構造により、回路基板装置１６１の厚みにおいて、配線層１６３の下方に位置する絶縁基板１６２の厚みは必須な厚みであり、回路基板装置１６１の厚みを薄くし難いという問題がある。特に、携帯電話機等の携帯機器では、携帯機器自体の薄型化が進み、その携帯機器に実装される回路基板装置１６１の薄型化、小型化が要望されている。
また、回路基板装置１６１の製造方法では、絶縁基板１６２上面の配線層１６３に突出部１６５、１６６を形成するために、テンプレート１７３を用いている。そして、テンプレート１７３を利用してシード層１７６、配線層１６３、絶縁基板１６２を形成すると共に、テンプレート１７３から絶縁基板１６２等を剥離する工程、絶縁基板１６２からシード層１７６を除去する工程等が必要となる。そのため、製造工程が多くなり、製造コストを削減し、製造時間を短縮し難いという問題がある。
また、回路基板装置１６１の製造方法では、テンプレート１７３に形成された凹部１７４、１７５により、配線層１６３の突出部１６５、１６６の突出高さが決定される。この製造方法により、実装時の用途に応じて、簡易に、突出部１６５、１６６の突出高さを変更し難いという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の素子搭載用基板では、一対の主面を有する絶縁基材と、前記絶縁基材の他の主面側から一の主面側に貫通する貫通孔と、前記貫通孔において、前記絶縁基材の他の主面側から一の主面側に向かって突出した配線層を具備し、前記配線層の突出部は電極として用いられることを特徴とする。
また、本発明の素子搭載用基板の製造方法では、絶縁基材を準備し、前記絶縁基材の一の主面側に支持部材を貼着し、前記絶縁基材の前記一の主面と対向する他の主面側に導電性部材を貼着する工程と、前記導電性部材を選択的に除去し、前記導電性部材をマスクとして、前記絶縁基材に貫通孔を形成する工程と、前記絶縁基材の他の主面上及び前記貫通孔内を被覆するように金属層を形成し、前記金属層を選択的に除去し配線層を形成すると共に、前記支持部材を剥離する工程と、前記絶縁基材の一の主面側から前記絶縁基材をエッチングし、前記配線層の一部を前記絶縁基材の一の主面側に突出させる工程とを具備することを特徴とする。
また、本発明の素子搭載用基板の製造方法では、絶縁基材を準備し、前記絶縁基材の一の主面側及び前記一の主面と対向する他の主面側に導電性部材を貼着する工程と、前記絶縁基材の一の主面側の導電性部材を選択的に除去し、前記一の主面側の導電性部材をマスクとして、前記絶縁基材に貫通孔を形成する工程と、前記貫通孔を埋設し、前記絶縁基材の一の主面側を被覆するように金属層を形成し、前記金属層及び前記絶縁基材の他の主面側の前記導電性部材を選択的に除去し配線層を形成する工程と、前記絶縁基材の一の主面側から前記絶縁基材をエッチングし、前記配線層の一部を前記絶縁基材の一の主面側に突出させる工程とを具備することを特徴とする。
また、本発明の回路装置では、素子搭載用基板と、前記素子搭載用基板に実装された回路素子とを有する回路装置であり、前記素子搭載用基板は、一対の主面を有する絶縁基材と、前記絶縁基材を貫通する貫通孔と、前記貫通孔において、前記絶縁基材の他の主面側から一の主面側に向かって突出した配線層とを具備し、前記配線層の突出部は、前記回路素子のパッド電極と電気的に接続する電極として用いられることを特徴とする。
また、本発明の携帯機器では、素子搭載用基板と、前記素子搭載用基板に実装された回路素子とを有する回路装置と、前記回路装置が搭載される携帯機器であり、前記素子搭載用基板は、一対の主面を有する絶縁基材と、前記絶縁基材を貫通する貫通孔と、前記貫通孔において、前記絶縁基材の他の主面側から一の主面側に向かって突出した配線層とを具備し、前記配線層の突出部は、前記回路素子のパッド電極と電気的に接続する電極として用いられることを特徴とする。
本発明では、素子搭載用基板を構成する絶縁基材に貫通孔が形成され、配線層の一部が、貫通孔を介して絶縁基材表面側に突出する。この構造により、素子搭載用基板の薄型化が実現され、更には、その素子搭載用基板を用いた回路装置の薄型化が実現される。
また、本発明では、配線層の突出部が、素子搭載用基板のバンプ電極として用いられる。この構造により、熱膨張係数の異なる絶縁基材と半導体素子との離間距離を大きくでき、両者の熱膨張係数の差により発生する熱応力による導電性材料へのダメージを緩和し、接続信頼性が向上する。
また、本発明では、配線層の一部をバンプ電極として用い、薄型化された素子搭載用基板をＣＳＰ型の回路装置、ＷＬＰ型の回路装置、マルチチップモジュールに用いることができる。
また、本発明では、配線層の一部をバンプ電極として用い、薄型化された素子搭載用基板を多層配線基板としても用いることができる。
また、本発明では、絶縁基材をエッチングし、絶縁基材の貫通孔内に形成された配線層を絶縁基材表面側に突出させる。この製造方法により、バンプ電極として用いられる配線層の突出部の突出高さを簡易に調整でき、製造プロセスを簡略化することができる。
また、本発明では、絶縁基材に貫通孔を形成するマスクとして用いる導電性部材を除去せず、その上面に配線層を形成する。この製造方法により、製造工程を低減でき、製造プロセスを簡略化することができる。
【図面の簡単な説明】
【０００４】
第１図は本発明の第１の実施の形態における素子搭載用基板を用いた回路装置を説明するための（Ａ）断面図、（Ｂ）断面図であり、第２図から第８図は本発明の第１の実施の形態における素子搭載用基板を用いた回路装置の製造方法を説明するための断面図であり、第９図は本発明の第１の実施の形態の変形例を示す断面図であり、第１０図は本発明の第２の実施の形態における素子搭載用基板を用いた回路装置を説明するための（Ａ）断面図、（Ｂ）断面図であり、第１１図から第１７図は本発明の第２の実施の形態における素子搭載用基板を用いた回路装置の製造方法を説明するための断面図であり、第１８図は本発明の第２の実施の形態の変形例を示す断面図であり、第１９図は本発明の第３の実施の形態における素子搭載用基板を用いた回路装置を説明するための断面図であり、第２０図は本発明の第４の実施の形態における素子搭載用基板を用いた回路装置を説明するための断面図であり、第２１図は本発明の第５の実施の形態における素子搭載用基板を用いた携帯機器を説明するための（Ａ）斜視図、（Ｂ）断面図であり、第２２図は従来の実施の形態における回路基板装置を説明するための断面図であり、第２３図は従来の実施の形態における回路基板装置の製造方法を説明するための（Ａ）断面図、（Ｂ）断面図、（Ｃ）断面図、（Ｄ）断面図、（Ｅ）断面図である。
【符号の説明】
【０００５】
１  回路装置
２  半導体素子
３  素子搭載用基板
４  絶縁基材
５  配線層
６  被覆層
７  貫通孔
１１  突出部
１７  パッド電極
２１  バンプ電極
２５  導電性材料
２９  アンダーフィル
３０  封止樹脂
３１  Ｃｕ箔
３３  無電解メッキ層
４１  回路装置
８１  回路装置
１２１  回路装置
１５１  携帯電話機
【発明を実施するための最良の形態】
【０００６】
＜第１の実施の形態＞
以下に、第１図から第８図を参照し、本実施の形態である素子搭載用基板を用いた回路装置及び素子搭載用基板を用いた回路装置の製造方法について説明する。第１図（Ａ）は、本実施の形態である素子搭載用基板を用いた回路装置を説明するための断面図である。第１図（Ｂ）は、本実施の形態であるバンプ電極を説明するための断面図である。第２図から第８図は、本実施の形態である素子搭載用基板を用いた回路装置の製造方法を説明するための断面図である。尚、第１図から第８図の回路装置及びその製造方法の説明において、素子搭載用基板及びその製造方法の説明も併せて記載する。
先ず、第１図（Ａ）及び（Ｂ）を参照し、素子搭載用基板を用いた回路装置を説明する。
第１図に示す如く、回路装置１は、内蔵される半導体素子２よりも外形寸法が若干大きいサイズの樹脂封止型のＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）である。回路装置１の外観は直方体形状または立方体形状である。尚、本実施の形態では、ＣＳＰ型の回路装置の場合について説明するが、本願はそれに限定するものではなく、例えば、回路装置の外形寸法が、実装される半導体素子と実質的に同じサイズとなるＷＬＰ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ）となる場合でも同様の効果を得られるものである。
素子搭載用基板３は、主に、絶縁基材４と、絶縁基材４に形成された配線層５と、絶縁基材４裏面側を被覆する被覆層６とから成る。尚、被覆層６は、絶縁基材４の裏面側に配置される場合でも、配置されない場合でも良い。
絶縁基材４は、ガラス繊維にエポキシ樹脂が含浸されたガラスエポキシ等であり、樹脂材料を主体とするインターポーザーであり、膜厚は、例えば、３０から８０μｍである。絶縁基材４は、その表面側に半導体素子２が実装され、その裏面側に配線層５が形成される。そして、絶縁基材４は、製造工程に於いて半導体素子２を機械的に支持する機能も有する。絶縁基材４の材料としては、樹脂を主体とする材料以外も採用可能であり、例えば、セラミックまたはＳｉ等の無機材料から成る基板であっても良く、また、銅やアルミニウム等の金属から成る金属基板等が樹脂等から成る絶縁層により被覆され、絶縁処理されて成る基板であっても良い。
配線層５は、例えば、電解メッキ法等により形成されたＣｕメッキ層を選択的にエッチングすることで形成され、膜厚は、例えば、２０から５０μｍ程度である。配線層５は、絶縁基材４の裏面側にパターン配置される。そして、配線層５は、絶縁基材４に形成された貫通孔７、８、９、１０を介して絶縁基材４の表面側に突出し、その突出部１１、１２、１３、１４は、貫通孔７、８、９、１０上方に突出し、バンプ電極として用いられる。尚、突出部１１、１２、１３、１４は、絶縁基材４の表面から１０から３０μｍ程度突出するが、その突出高さは、用途に応じて任意に設計変更が可能である。また、絶縁基材４の表面側には配線層５はパターン配置されず、突出部１１、１２、１３、１４のみが形成される。
被覆層６は、絶縁基材４の裏面側を被覆し、外部電極１５、１６が形成される箇所の被覆層６には開口部が形成される。被覆層６は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成り、被覆層６が、配線層５の上面を被覆する厚みは、例えば、２０から１００μｍ程度である。尚、被覆層６は、ソルダーレジスト（ＰＳＲ：Ｐｈｏｔｏ  ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）でも良い。
外部電極１５、１６は、半田等の導電性材料から成り、絶縁基材４の裏面側にグリッド状に設けられるＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）である。そして、外部電極１５、１６は、回路装置１に内蔵される半導体素子２と配線層５を介して電気的に接続される。尚、回路装置としては、ＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ）等でも可能であることから、外部電極１５、１６の位置は、絶縁基材４の周囲にリング状に配置されても良いし、ランダムに配置されても良い。
半導体素子２（回路素子）は、絶縁基材４上に突出部１１、１２、１３、１４を介して接続される。具体的には、半導体素子２のパッド電極１７、１８、１９、２０上には、例えば、Ａｕから成るバンプ電極２１、２２、２３、２４が形成される。そして、半導体素子２のバンプ電極２１、２２、２３、２４は、例えば、フリップチップボンディング技術により、突出部１１、１２、１３、１４上に、半田クリーム、ロウ材または導電性ペースト等から成る導電性材料２５、２６、２７、２８を介して実装される。
尚、本実施の形態では、半導体素子２側にバンプ電極２１、２２、２３、２４が形成されている場合について説明したが、この場合に限定するものではない。例えば、パッド電極１７、１８、１９、２０と突出部１１、１２、１３、１４とが、導電性材料２５、２６、２７、２８を介して直接電気的に接続する場合でも良い。また、突出部１１、１２、１３、１４が配置された絶縁基材４上に液状樹脂やシート状樹脂を配置し、半導体素子２を実装する際に加圧し、それらの樹脂を硬化させて接続する樹脂接合の場合でも良い。
ここでは、回路装置１に内蔵される回路素子として半導体素子２が採用されているが、他の回路素子が採用されても良い。具体的には、ＩＣ、ＬＳＩ、ディスクリート型のトランジスタ、ダイオード等の能動素子が回路素子として採用されても良い。更には、チップ抵抗、チップコンデンサ、センサ等の受動素子が回路素子として採用されても良い。更に、受動素子と能動素子とを複数個組み合わせて内部接続されたシステムが、回路装置１の内部に構築されていても良い。この場合、絶縁基材４の表面側には、配線層５の突出部が更に配置され、第１図（Ａ）に示す半導体素子２の隣にチップ抵抗等の受動素子が配置される。
尚、この素子搭載用基板３は、回路素子のみを載せたモジュール、基板全体を封止した回路装置に適用可能である。更にこの基板や回路装置に載せられる回路素子として半導体チップや受動素子が考えられる。しかもこれらの回路素子は、複数の半導体チップがスタックされた３次元的または平面的に設けられる。このように複数の回路素子が設けられてシステムが構成されるものである。
アンダーフィル２９は、半導体素子２と絶縁基材４との間隙を充填するように配置され、例えば、エポキシ樹脂から成り、半導体素子２と絶縁基材４との熱膨張係数の差により発生する熱応力に対し、バンプ接続部の補強材としても用いられる。尚、そのエポキシ樹脂内に混入されるフィラー含有量によりアンダーフィル２９の熱膨張係数、粘度が調整される。
封止樹脂３０は、半導体素子２及び絶縁基材４の上面が覆われるように形成され、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。
第１図（Ｂ）に示す如く、絶縁基材４には、その裏面側から表面側に貫通する貫通孔７が形成される。そして、配線層５は、絶縁基材４の裏面側にパターン配置されるが、貫通孔７の内側面を介して絶縁基材４の表面側へと突出する。詳細は、回路装置の製造方法の説明の際に後述するが、突出部１１は、絶縁基材４の表面側から絶縁基材４をエッチングすることで形成される。そして、配線層５は、絶縁基材４内に埋設された構造であるから、バンプ電極として用いられる領域の厚みｈ１だけ素子搭載用基板３の厚みを薄くすることができ、更には、回路装置１の厚みを薄くすることができる。
その一方で、絶縁基材４の表面側から突出する突出高さｈ２は、バンプ電極として使用する際の用途に応じて絶縁基材４のエッチング量を調整することで任意に設定される。そして、突出高さｈ２を高くすることで、絶縁基材４と半導体素子２との離間距離を大きくでき、両者の熱膨張係数の差により発生する熱応力による導電性材料２５へのダメージを緩和し、接続信頼性を向上させることができる。また、突出高さｈ２を高くすることで、半導体素子２側のバンプ電極２１を省略するか、あるいは、バンプ電極２１の高さを低くすることができる。
次に、第２図から第８図を参照し、第１図（Ａ）に示す素子搭載用基板を用いた回路装置の製造方法を説明する。尚、第１図（Ａ）に示す素子搭載用基板を用いた回路装置と同じ構成部材には、同じ符番を付す。
第２図に示す如く、絶縁基材４を準備し、絶縁基材４の表面側及び裏面側の全面に、例えば、メッキ法、蒸着法、スパッタ法または圧延法により、導電性部材としてのＣｕ箔３１、３２を貼着する。導電性部材としては、Ｃｕ以外にもＡｌ、Ｆｅ、Ｆｅ−Ｎｉ箔の場合でも良い。上述したように、絶縁基材４は、樹脂材料、無機材料または金属材料（表面が絶縁処理されたものを含む）から成る。そして、絶縁基材４は、製造工程に於いて半導体素子２（第１図（Ａ）参照）を機械的に支持する機能も有する。
尚、絶縁基材４の表面側のＣｕ箔３１は、後工程での配線層を形成する工程において剥離されるため、絶縁基材４を支持するための支持部材としての役割を果たせば良く、必ずしも導電性部材である必要はない。
第３図に示す如く、絶縁基材４の裏面側から貫通孔７、８、９、１０を形成する。公知のフォトリソグラフィ技術を用い、貫通孔７、８、９、１０が形成される領域上のＣｕ箔３２に、例えば、塩化第２鉄または塩化第２銅のエッチング液を用いたウェットエッチングにより開口部を形成する。そして、残存したＣｕ箔３２をマスクとして用い、炭酸ガスレーザーによりＣｕ箔３１が露出するまで絶縁基材４を除去して貫通孔７、８、９、１０を形成する。尚、炭酸ガスレーザーで絶縁基材４を蒸発させた後、貫通孔７、８、９、１０の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等のエッチング液を用いたウェットエッチングにより、この残査を取り除く。
第４図に示す如く、貫通孔７、８、９、１０内側面の絶縁基材４上、貫通孔７、８、９、１０底部のＣｕ箔３１上及び絶縁基材４裏面側のＣｕ箔３２上に、例えば、厚みが１μｍ程度の無電解メッキ層３３を無電解メッキ法により付着させる。無電解メッキ層３３の材料としては、Ｃｕ箔３１、３２と同じ材料（例えば、Ｃｕ）でも良いし、他の金属材料でも良い。尚、本工程では、Ｃｕ箔３１の上面を保護膜（図示せず）により全面的に被覆した状態で、上記した無電解メッキ法による無電解メッキ層３３の被着を行っている。
次に、無電解メッキ層３３を給電用のメッキ線の如き用い、電解メッキ法により、無電解メッキ層３３上にＣｕメッキ層３４を形成する。即ち、Ｃｕメッキ層３４は、貫通孔７、８、９、１０内側面及びＣｕ箔３２上面にも形成される。そして、Ｃｕ箔３２上面では、Ｃｕ箔３２、無電解メッキ層３３及びＣｕメッキ層３４が積層され短絡された状態となる。尚、第５図以下の説明では、Ｃｕ箔３２、無電解メッキ層３３及びＣｕメッキ層３４を一体としＣｕメッキ層３４として図示する。
第５図に示す如く、公知のフォトリソグラフィ技術を用い、配線層５として用いられるＣｕメッキ層３４上面にフォトレジスト（図示せず）をエッチングマスクとして形成する。そして、例えば、塩化第２鉄または塩化第２銅のエッチング液を用いたウェットエッチングにより、Ｃｕメッキ層３４を選択的にエッチングし、配線層５を形成する。
次に、Ｃｕ箔３１の上面を被覆する保護膜を除去した後、絶縁基材４の表面側に貼着されたＣｕ箔３１を剥離する。この剥離工程では、塩化第２鉄または塩化第２銅を用いたケミカルエッチングで良く、絶縁基材４のＣｕ箔は全面的に除去され、それによって貫通孔７、８、９、１０が形成された絶縁基材４の表面側から配線層５が露出する。
第６図に示す如く、絶縁基材４をその表面側からエッチングし、配線層５の一部を絶縁基材４の表面側に突出させる。絶縁基材４をエッチングする方法として、ドライエッチングまたはウェットエッチングを用いることができる。ドライエッチングの場合には、例えば、酸素と窒素との混合雰囲気中で、プラズマ出力を５０から１５０Ｗ、処理時間を３から３０ｍｉｎの条件により、絶縁基材４をエッチングする。また、ウェットエッチングの場合には、例えば、過マンガン酸ナトリウムと水酸化ナトリウムを主成分とする水溶液をエッチング液として用い、処理温度を７０から８５℃、処理時間を５から３０ｍｉｎの条件により、絶縁基材４をエッチングする。これらのエッチング工程により、絶縁基材４の表面側に、例えば、１０から３０μｍ程度の突出部１１、１２、１３、１４を形成する。
第１図（Ｂ）を用いて上述したように、突出部１１、１２、１３、１４はバンプ電極として用いられるため、突出部１１、１２、１３、１４の突出高さは、用途に応じて、処理時間を変えることで任意の設計変更が可能である。つまり、本実施の形態では、製造装置（金型等を含む）を変更することなく、エッチング時間を変更することで、簡易に突出部１１、１２、１３、１４の突出高さを変更できるので、製造方法の簡略化や製造コストの低減を実現できる。
第７図に示す如く、半導体素子２をバンプ電極として用いられる突出部１１、１２、１３、１４上に実装する。例えば、半田クリーム等の導電性材料２５、２６、２７、２８をスクリーン印刷により突出部１１、１２、１３、１４上に塗布する。そして、例えば、フリップチップボンディング技術により、半導体素子２のバンプ電極２１、２２、２３、２４が突出部１１、１２、１３、１４上に位置するようにマウントしリフローすることで、絶縁基材４上に半導体素子２を実装する。
次に、半導体素子２と絶縁基材４との間隙にアンダーフィル２９を注入する。アンダーフィル２９として、例えば、エポキシ樹脂を用い、液状のアンダーフィル２９を、例えば、毛管法により半導体素子２の１辺もしくは２辺から注入した後、加熱し硬化させる。尚、アンダーフィル２９内に混入されるフィラー含有量により、アンダーフィル２９の粘度を調整することができる。
第８図に示す如く、半導体素子２および絶縁基材４の上面が覆われるように封止樹脂３０を形成する。そして、トランスファーモールドにより封止樹脂３０を形成する場合には熱硬化性樹脂が用いられ、インジェクションモールドにより封止樹脂３０を形成する場合には熱可塑性樹脂が用いられる。
次に、絶縁基材４の裏面側にパターン配置された配線層５を被覆するように被覆層６を形成する。被覆層６としては、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂が用いられる。そして、外部電極１５、１６が形成される配線層５上の被覆層６は開口され、その開口部を利用して、例えば、半田ボールから成る外部電極１５、１６を形成する。
上記した製造方法は、次のように変更することが可能である。即ち、第４図を参照した説明では、Ｃｕ箔３１の上面を保護膜により被覆した状態で無電解メッキ法および電解メッキ法を行ったが、この保護膜を使用せずに両メッキ法を行うことができる。第９図に、保護膜を用いずに両メッキ法による処理を行った状態を示す。この図を参照すると、Ｃｕ箔３１の上面が無電解メッキ層３３およびＣｕメッキ層３４により被覆されている。この状態で、図５に示すように配線層５が形成されて、絶縁基材４の上面を被覆するＣｕ箔３１、無電解メッキ層３３およびＣｕメッキ層３４が除去される。ここで、Ｃｕ箔３１、無電解メッキ層３３およびＣｕメッキ層３４の除去と、配線層４５の形成とは、同時に行われても良いし、どちらか一方が他方に先行して行われても良い。
＜第２の実施の形態＞
以下に、第１０図から第１７図を参照し、本実施の形態である素子搭載用基板を用いた回路装置及び素子搭載用基板を用いた回路装置の製造方法について説明する。そして、第２の実施の形態では、バンプ電極５１、５２、５３、５４の突出構造及びバンプ電極５１、５２、５３、５４の形成方法が、上述した第１の実施の形態と異なることを特徴とする。第１０図（Ａ）は、本実施の形態である素子搭載用基板を用いた回路装置を説明するための断面図である。第１０図（Ｂ）は、本実施の形態であるバンプ電極を説明するための断面図である。第１１図から第１７図は、本実施の形態である素子搭載用基板を用いた回路装置の製造方法を説明するための断面図である。尚、第１０図から第１７図の回路装置及びその製造方法の説明において、素子搭載用基板及びその製造方法の説明も併せて記載する。
先ず、第１０図（Ａ）及び（Ｂ）を参照し、素子搭載用基板を用いた回路装置を説明する。
第１０図に示す如く、回路装置４１は、内蔵される半導体素子４２よりも外形寸法が若干大きいサイズの樹脂封止型のＣＳＰである。回路装置４１の外観は直方体形状または立方体形状である。尚、本実施の形態では、ＣＳＰ型の回路装置の場合について説明するが、本願はそれに限定するものではなく、例えば、回路装置の外形寸法が、実装される半導体素子と実質的に同じサイズとなるＷＬＰとなる場合でも同様な効果を得られるものである。
素子搭載用基板４３は、主に、絶縁基材４４と、絶縁基材４４に形成された配線層４５と、絶縁基材４４裏面側を被覆する被覆層４６とから成る。尚、被覆層４６は、絶縁基材４４の裏面側に配置される場合でも、配置されない場合でも良い。
絶縁基材４４は、ガラス繊維にエポキシ樹脂が含浸されたガラスエポキシ等であり、樹脂材料を主体とするインターポーザーであり、膜厚は、例えば、３０から８０μｍである。
絶縁基材４４は、その表面側に半導体素子４２が実装され、その裏面側に配線層４５が形成される。そして、絶縁基材４４は、製造工程に於いて半導体素子４２を機械的に支持する機能も有する。絶縁基材４４の材料としては、樹脂を主体とする材料以外も採用可能であり、例えば、セラミックまたはＳｉ等の無機材料から成る基板であっても良く、また、銅やアルミニウム等の金属から成る金属基板等が樹脂等から成る絶縁層により被覆され、絶縁処理されて成る基板であっても良い。
配線層４５は、例えば、電解メッキ法等により形成されたＣｕメッキ層を選択的にエッチングすることで形成され、膜厚は、例えば、２０から５０μｍ程度である。配線層４５は、絶縁基材４４の裏面側にパターン配置される。そして、配線層４５は、絶縁基材４４に形成された貫通孔４７、４８、４９、５０を介して絶縁基材４４の表面側に突出し、その突出部５１、５２、５３、５４は、貫通孔４７、４８、４９、５０上方に突出し、バンプ電極として用いられる。尚、突出部５１、５２、５３、５４は、絶縁基材４４の表面から１０から３０μｍ程度突出しているが、その突出高さは、用途に応じて任意に設計変更が可能である。また、絶縁基材４４の表面側には配線層４５はパターン配置されず、突出部５１、５２、５３、５４のみが形成される。
被覆層４６は、絶縁基材４４の裏面側を被覆し、外部電極５５、５６が形成される箇所の被覆層４６には、開口部が形成される。被覆層４６は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成り、被覆層４６が、配線層４５の上面を被覆する厚みは、例えば、２０から１００μｍ程度である。尚、被覆層４６は、ソルダーレジスト（ＰＳＲ）でも良い。
外部電極５５、５６は、半田等の導電性材料から成り、絶縁基材４４の裏面側にグリッド状に設けられるＢＧＡである。そして、外部電極５５、５６は、回路装置４１に内蔵される半導体素子４２と配線層４５を介して電気的に接続される。尚、回路装置としては、ＳＩＰ等でも可能であることから、外部電極５５、５６の位置は、絶縁基材４４の周囲にリング状に配置されても良いし、ランダムに配置されても良い。
半導体素子４２（回路素子）は、絶縁基材４４上に突出部５１、５２、５３、５４を介して接続されている。具体的には、半導体素子４２のパッド電極５７、５８、５９、６０上には、例えば、Ａｕから成るバンプ電極６１、６２、６３、６４が形成される。そして、半導体素子４２のバンプ電極６１、６２、６３、６４は、例えば、フリップチップボンディング技術により、突出部５１、５２、５３、５４上に、半田クリーム、ロウ材または導電性ペースト等から成る導電性材料６５、６６、６７、６８を介して実装される。
尚、本実施の形態では、半導体素子４２側にバンプ電極６１、６２、６３、６４が形成される場合について説明したが、この場合に限定するものではない。例えば、パッド電極５７、５８、５９、６０と突出部５１、５２、５３、５４とが、導電性材料６５、６６、６７、６８を介して直接電気的に接続する場合でも良い。また、突出部５１、５２、５３、５４が配置された絶縁基材４４上に液状樹脂やシート状樹脂を配置し、半導体素子４２を実装する際に加圧し、それらの樹脂を硬化させて接続する樹脂接合の場合でも良い。
ここでは、回路装置４１に内蔵される回路素子として半導体素子４２が採用されているが、他の回路素子が採用されても良い。具体的には、ＩＣ、ＬＳＩ、ディスクリート型のトランジスタ、ダイオード等の能動素子が回路素子として採用されても良い。更には、チップ抵抗、チップコンデンサ、センサ等の受動素子が回路素子として採用されても良い。更に、受動素子と能動素子とを複数個組み合わせて内部接続されたシステムが、回路装置４１の内部に構築されていても良い。この場合、絶縁基材４４の表面側には、配線層４５の突出部が更に配置され、第１０図（Ａ）に示す半導体素子４２の隣にチップ抵抗等の受動素子が配置される。
尚、この素子搭載用基板４３は、回路素子のみを載せたモジュール、基板全体を封止した回路装置に適用可能である。更にこの基板や回路装置に載せられる回路素子として半導体チップや受動素子が考えられる。しかもこれらの回路素子は、複数の半導体チップがスタックされた３次元的または平面的に設けられる。このように複数の回路素子が設けられてシステムが構成されるものである。
アンダーフィル６９は、半導体素子４２と絶縁基材４４との間隙を充填するように配置され、例えば、エポキシ樹脂から成り、半導体素子４２と絶縁基材４４との熱膨張係数の差により発生する熱応力に対し、バンプ接続部の補強材としても用いられる。尚、そのエポキシ樹脂内に混入されるフィラー含有量によりアンダーフィル６９の熱膨張係数、粘度が調整される。
封止樹脂７０は、半導体素子４２および絶縁基材４４の上面が覆われるように形成され、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。
第１０図（Ｂ）に示す如く、絶縁基材４４には、その裏面側から表面側に貫通する貫通孔４７が形成される。そして、配線層４５は、絶縁基材４４の裏面側にパターン配置されるが、貫通孔４７を埋設して絶縁基材４４の表面側へと突出する。詳細は、回路装置の製造方法の説明の際に後述するが、突出部５１は、絶縁基材４４の表面側から絶縁基材４４をエッチングすることで形成される。そして、配線層４５は、絶縁基材４４内に埋設された構造であるから、バンプ電極として用いられる領域の厚みｈ３だけ素子搭載用基板４３の厚みを薄くすることができ、更には、回路装置４１の厚みを薄くすることができる。
その一方で、絶縁基材４４の表面側から突出する突出高さｈ４は、バンプ電極として使用する際の用途に応じて絶縁基材４４のエッチング量を調整することで任意に設定される。そして、突出高さｈ４を高くすることで、絶縁基材４４と半導体素子４２との離間距離を大きくでき、両者の熱膨張係数の差により発生する熱応力による導電性材料６５へのダメージを緩和し、接続信頼性を向上させることができる。また、突出高さｈ４を高くすることで、半導体素子４２側のバンプ電極６１を省略するか、あるいは、バンプ電極６１の高さを低くすることができる。
次に、第１１図から第１７図を参照し、第１０図（Ａ）に示す素子搭載用基板を用いた回路装置の製造方法を説明する。尚、第１０図（Ａ）に示す素子搭載用基板を用いた回路装置と同じ構成部材には、同じ符番を付す。
第１１図に示す如く、絶縁基材４４を準備し、絶縁基材４４の表面側及び裏面側の全面に、例えば、メッキ法、蒸着法、スパッタ法または圧延法により、導電性部材としてのＣｕ箔７１、７２を貼着する。導電性部材としては、Ｃｕ以外にもＡｌ、Ｆｅ、Ｆｅ−Ｎｉ箔の場合でも良い。上述したように、絶縁基材４４は、樹脂材料、無機材料または金属材料（表面が絶縁処理されたものを含む）から成る。そして、絶縁基材４４は、製造工程に於いて半導体素子４２（第１０図（Ａ）参照）を機械的に支持する機能も有する。
第１２図に示す如く、絶縁基材４４の表面側から貫通孔４７、４８、４９、５０を形成する。公知のフォトリソグラフィ技術を用い、貫通孔４７、４８、４９、５０が形成される領域上のＣｕ箔７１に、例えば、塩化第２鉄または塩化第２銅のエッチング液を用いたウェットエッチングにより開口部を形成する。そして、Ｃｕ箔７１をマスクとして用い、炭酸ガスレーザーによりＣｕ箔７２が露出するまで絶縁基材４４を除去して、貫通孔４７、４８、４９、５０を形成する。尚、炭酸ガスレーザーで絶縁基材４４を蒸発させた後、貫通孔４７、４８、４９、５０の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等のエッチング液を用いたウェットエッチングにより、この残査を取り除く。
第１３図に示す如く、貫通孔４７、４８、４９、５０内側面の絶縁基材４４上、貫通孔４７、４８、４９、５０底部のＣｕ箔７２上及び絶縁基材４４表面側のＣｕ箔７１上に、例えば、厚みが１μｍ程度の無電解メッキ層７３を無電解メッキ法により付着させる。このとき、Ｃｕ箔７１の表側面及び絶縁基材４４の上面にも無電解メッキ層７３が付着される。無電解メッキ層７３の材料としては、Ｃｕ箔７１、７２と同じ材料（例えば、Ｃｕ）でも良いし、他の金属材料でも良い。尚、本工程では、Ｃｕ箔７２の下面は保護膜（不図示）にて被覆された状態と成っているので、Ｃｕ箔７２にはメッキ法による金属膜は付着されない。
次に、無電解メッキ層７３を給電用のメッキ線の如き用い、フィリング電解メッキ法により、無電解メッキ層７３上にＣｕメッキ層７４を形成する。即ち、Ｃｕメッキ層７４は、貫通孔４７、４８、４９、５０内側面を埋設し、更に、Ｃｕ箔７１上面にも形成される。そして、Ｃｕ箔７１、７２上面では、Ｃｕ箔７１、７２、無電解メッキ層７３及びＣｕメッキ層７４が積層され短絡された状態となる。尚、第１４図以下の説明では、Ｃｕ箔７１、７２、無電解メッキ層７３及びＣｕメッキ層７４を一体としＣｕメッキ層７４として図示する。
第１４図に示す如く、絶縁基材４４の表面側ではＣｕメッキ層７４（第１３図参照）をエッチングして突出部５１、５２、５３、５４を形成する。一方、絶縁基材４４の裏面側ではＣｕ箔７２（第１３図参照）をエッチングして配線層４５を形成する。公知のフォトリソグラフィ技術を用い、突出部５１、５２、５３、５４を形成する領域及び配線層４５を形成する領域上面にフォトレジスト（図示せず）をエッチングマスクとして形成する。そして、例えば、塩化第２鉄または塩化第２銅のエッチング液を用いたウェットエッチングにより、Ｃｕメッキ層７４及びＣｕ箔７２を選択的にエッチングし、突出部５１、５２、５３、５４及び配線層４５を形成する。
第１５図に示す如く、絶縁基材４４をその表面側からエッチングし、突出部５１、５２、５３、５４が、所望の突出高さとなるようにする。絶縁基材４４をエッチングする方法として、ドライエッチングまたはウェットエッチングを用いることができる。ドライエッチングの場合には、例えば、酸素と窒素との混合雰囲気中で、プラズマ出力を５０から１５０Ｗ、処理時間を３から３０ｍｉｎの条件により、絶縁基材４４をエッチングする。また、ウェットエッチングの場合には、例えば、過マンガン酸ナトリウムと水酸化ナトリウムを主成分とする水溶液をエッチング液として用い、処理温度を７０から８５℃、処理時間を５から３０ｍｉｎの条件により、絶縁基材４４をエッチングする。これらのエッチング工程により、絶縁基材４４の表面側に、例えば、１０から３０μｍ程度の突出部５１、５２、５３、５４を形成する。
本実施の形態では、第１０図（Ｂ）を用いて上述したように、突出部５１、５２、５３、５４はバンプ電極として用いられるため、突出部５１、５２、５３、５４の突出高さは、用途に応じて、処理時間を変えることで任意の設計変更が可能である。つまり、製造装置（製造用道具等を含む）を変更することなく、エッチング時間を変更することで、簡易に突出部５１、５２、５３、５４の突出高さを変更できるので、製造方法の簡略化や製造コストの低減を実現できる。
第１６図に示す如く、半導体素子４２をバンプ電極として用いられる突出部５１、５２、５３、５４上に実装する。例えば、半田クリーム等の導電性材料６５、６６、６７、６８をスクリーン印刷により突出部５１、５２、５３、５４上に塗布する。そして、例えば、フリップチップボンディング技術により、半導体素子４２のバンプ電極６１、６２、６３、６４が突出部５１、５２、５３、５４上に位置するようにマウントしリフローすることで、絶縁基材４４上に半導体素子４２を実装する。
次に、半導体素子４２と絶縁基材４４との間隙にアンダーフィル６９を注入する。アンダーフィル６９として、例えば、エポキシ樹脂を用い、液状のアンダーフィル６９を、例えば、毛管法により半導体素子４２の１辺もしくは２辺から注入した後、加熱し硬化させる。尚、アンダーフィル６９内に混入されるフィラー含有量により、アンダーフィル６９の粘度を調整することができる。
第１７図に示す如く、半導体素子４２および絶縁基材４４の上面が覆われるように封止樹脂７０を形成する。そして、トランスファーモールドにより封止樹脂７０を形成する場合には熱硬化性樹脂が用いられ、インジェクションモールドにより封止樹脂７０を形成する場合には熱可塑性樹脂が用いられる。
次に、絶縁基材４４の裏面側にパターン配置された配線層４５を被覆するように被覆層４６を形成する。被覆層４６としては、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂が用いられる。そして、外部電極５５、５６が形成される配線層４５上の被覆層４６は開口され、その開口部を利用して、例えば、半田ボールから成る外部電極５５、５６を形成する。
上記した製造方法は、次に様に変更することができる。即ち、第１３図を参照した説明では、絶縁基材４４の下面に設けたＣｕ箔７２を保護膜にて被覆した状態で、メッキ処理が行われていたが、この保護膜を使用せずにメッキ処理が行われても良い。第１８図を参照して、この場合は、Ｃｕ箔７２の下面に無電解メッキ層７３およびＣｕメッキ層７４が積層される。このことにより、絶縁基材４４の下面を被覆する金属膜の厚みが厚くなるので、第１４図を参照して、この金属膜を選択的にエッチングすることで形成される配線層４５も結果的に厚く形成される。
＜第３の実施の形態＞
以下に、第１９図を参照し、本実施の形態である素子搭載用基板を用いた回路装置、具体的には、マルチチップモジュールについて説明する。第１９図は、本実施の形態である素子搭載用基板を用いた回路装置を説明するための断面図である。尚、本実施の形態では、素子搭載用基板のバンプ電極として用いられる突出部の構造が、上述した第１の実施の形態のバンプ電極と同様な構造となるため、適宜、第１の実施の形態の説明を参照するものとする。
図示の如く、回路装置８１は、絶縁基材８２上に、半導体素子８３、８４が実装され、マルチチップモジュールとして構成される。そして、半導体素子８３、８４は、絶縁基材８２上にベアチップの状態で実装されることで、高密度実装が実現され、回路装置８１の小型化が実現される。尚、第１９図では、半導体素子８３、８４のみが示されているが、多数の半導体素子（回路素子）が実装される場合でも良い。
素子搭載用基板８５は、主に、絶縁基材８２と、絶縁基材８２に形成された配線層８６と、絶縁基材８２裏面側を被覆する被覆層８７とから成る。尚、被覆層８７は、絶縁基材８２の裏面側に配置される場合でも、配置されない場合でも良い。
絶縁基材８２は、樹脂材料、無機材料または金属材料（表面が絶縁処理されたものを含む）から成る。そして、絶縁基材８２は、製造工程に於いて半導体素子８３、８４を機械的に支持する機能も有する。
配線層８６は、例えば、電解メッキ法等により形成されたＣｕメッキ層を選択的にエッチングすることで形成される。配線層８６は、絶縁基材８２の裏面側にパターン配置される。そして、配線層８６は、絶縁基材８２に形成された貫通孔８８、８９、９０、９１を介して絶縁基材８２の表面側に突出し、その突出部９２、９３、９４、９５は、貫通孔８８、８９、９０、９１上方に突出し、バンプ電極として用いられる。尚、突出部９２、９３、９４、９５は、絶縁基材８２の表面から１０から３０μｍ程度突出するが、その突出高さは、用途に応じて任意に設計変更が可能である。
被覆層８７は、絶縁基材８２の裏面側を被覆し、外部電極９６、９７、９８、９９、１００、１０１、１０２、１０３が形成される箇所の被覆層８７には開口部が形成される。被覆層８７は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成る。
外部電極９６、９７、９８、９９、１００、１０１、１０２、１０３は、絶縁基材８２の裏面側に形成され、グリッド状に設けられるＢＧＡである。
半導体素子８３、８４（回路素子）は、導電性材料１０４、１０５、１０６、１０７を介して突出部９２、９３、９４、９５上に実装される。
尚、本実施の形態では、半導体素子８３、８４側にバンプ電極１０８、１０９、１１０、１１１が形成される場合について説明したが、この場合に限定するものではない。例えば、半導体素子８３、８４のパッド電極１１２、１１３、１１４、１１５と配線層８６の突出部９２、９３、９４、９５とが、導電性材料１０４、１０５、１０６、１０７を介して、直接電気的に接続する場合でも良い。また、液状樹脂やシート状樹脂を用いた樹脂接合の場合でも良い。
回路装置８１には、半導体素子８３、８４が内臓されている構造が図示されているが、他の回路素子としてＩＣ、ＬＳＩ、ディスクリート型のトランジスタ、ダイオード等の能動素子が内臓される場合でも良い。また、回路装置８１には、更に、チップ抵抗、チップコンデンサ、センサ等の受動素子が内臓され、受動素子と能動素子とを複数個組み合わせて内部接続されたシステムが構築される場合でも良い。
アンダーフィル１１６は、半導体素子８３、８４と絶縁基材８２との間隙を充填するように配置される。アンダーフィル１１６は、例えば、エポキシ樹脂から成る。
封止樹脂１１７は、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。
本実施の形態であるマルチチップモジュールにおいても、バンプ電極として用いられる配線層８６の一部が絶縁基材８２を貫通することで、素子搭載用基板８５の厚みを薄くし、更には、回路装置８１の厚みを薄くすることができる。また、バンプ電極として用いられる突出部９２、９３、９４、９５の突出高さが、絶縁基材８２のエッチング量に応じて任意に調整される。
尚、本実施の形態では、バンプ電極として用いられる突出部が、第１の実施の形態で説明した構造となる場合について説明したが、この場合に限定するものではない。例えば、バンプ電極として用いられる突出部が、第２の実施の形態で説明した構造となる場合でも同様な効果を得ることができる。
＜第４の実施の形態＞
以下に、第２０図を参照し、本実施の形態である素子搭載用基板を用いた回路装置、具体的には、多層配線構造の回路装置について説明する。第２０図は、本実施の形態である素子搭載用基板を用いた回路装置を説明するための断面図である。尚、本実施の形態では、素子搭載用基板のバンプ電極として用いられる突出部の構造が、上述した第２の実施の形態のバンプ電極と同様な構造となるため、適宜、第２の実施の形態の説明を参照するものとする。
図示の如く、回路装置１２１は、内蔵される半導体素子１２２よりも外形寸法が若干大きいサイズの樹脂封止型のＣＳＰである。回路装置１２１の外観は直方体形状または立方体形状である。尚、本実施の形態では、ＣＳＰ型の回路装置の場合について説明するが、本願はそれに限定するものではなく、例えば、回路装置の外形寸法が、実装される半導体素子と実質的に同じサイズとなるＷＬＰとなる場合でも同様な効果を得られるものである。
素子搭載用基板１２３は、主に、第１の絶縁基材１２４、第２の絶縁基材１２５、第３の絶縁基材１２６と、第１から第３絶縁基材１２４、１２５、１２６に形成された３層の多層配線層１２７と、第３の絶縁基材１２６裏面側を被覆する被覆層１２８とから成る。尚、被覆層１２８は、第３の絶縁基材１２６の裏面側に配置される場合でも、配置されない場合でも良い。
第１から第３の絶縁基材１２４、１２５、１２６は、樹脂材料、無機材料または金属材料（表面が絶縁処理されたものを含む）から成り、積層されている。そして、第１から第３の絶縁基材１２４、１２５、１２６は、製造工程に於いて半導体素子１２２を機械的に支持する機能も有する。
第１の絶縁基材１２４には、貫通孔１２９、１３０が形成される。貫通孔１２９、１３０内は、配線層１２７Ａ、Ｂにより埋設され、配線層１２７Ａ、Ｂは、例えば、フィリング電解メッキ法により形成されたＣｕメッキ層である。そして、配線層１２７Ａ、Ｂは、第１の絶縁基材１２４の表面側に突出し、その突出部１３１、１３２はバンプ電極として用いられる。尚、配線層１２７Ａ、Ｂの突出部１３１、１３２は、第１の絶縁基材１２４の表面から１０から３０μｍ程度突出しているが、その突出高さは、用途に応じて任意に設計変更が可能である。
第２の絶縁基材１２５には、その表面側に配線層１２７Ｃ、Ｄ、Ｅが形成され、その裏面側に配線層１２７Ｆ、Ｇ、Ｈが形成される。配線層１２７Ｃは、配線層１２７Ａと接続し、貫通孔１３３を介して第２の絶縁基材１２５の裏面側へと配線され、配線層１２７Ｆと接続する。同様に、配線層１２７Ｅは、配線層１２７Ｂと接続し、貫通孔１３４を介して第２の絶縁基材１２５の裏面側へと配線され、配線層１２７Ｈと接続する。そして、配線層１２７Ｃ、Ｄ、Ｅは、例えば、電解メッキ法等により形成されたＣｕメッキ層を選択的にエッチングすることで形成される。配線層１２７Ｆ、Ｇ、Ｈは、例えば、第２の絶縁基材１２５に貼着されたＣｕ箔をエッチングすることで形成される。
第３の絶縁基材１２６には、配線層１２７Ｉ、Ｊ、Ｋが形成される。配線層１２７Ｉは、配線層１２７Ｆと接続し、貫通孔１３５を介して第３の絶縁基材１２６の裏面側へと配線される。同様に、配線層１２７Ｊは、配線層１２７Ｈと接続し、貫通孔１３６を介して第３の絶縁基材１２６の裏面側へと配線される。そして、配線層１２７Ｉ、Ｊ、Ｋは、例えば、電解メッキ法等により形成されたＣｕメッキ層を選択的にエッチングすることで形成される。配線層１２７Ｉ、Ｊ、Ｋは、第３の絶縁基材１２６の裏面側にパターン配置される。
被覆層１２８は、第３の絶縁基材１２６の裏面側を被覆し、外部電極１３７、１３８が形成される箇所の被覆層１２８には開口部が形成される。被覆層１２８は、エポキシ樹脂等の熱硬化性樹脂またはポリエチレン等の熱可塑性樹脂から成る。
外部電極１３７、１３８は、第３の絶縁基材１２６の裏面側に形成され、グリッド状に設けられるＢＧＡである。
半導体素子１２２（回路素子）は、導電性材料１３９、１４０を介して突出部１３１、１３２上に実装される。
尚、本実施の形態では、半導体素子１２２側にバンプ電極１４１、１４２が形成される場合について説明したが、この場合に限定するものではない。例えば、半導体素子１２２のパッド電極１４３、１４４と配線層１２７Ａ、Ｂの突出部１３１、１３２とが、導電性材料１３９、１４０を介して、直接電気的に接続する場合でも良い。また、液状樹脂やシート状樹脂を用いた樹脂接合の場合でも良い。
回路装置１２１には、半導体素子１２２が内臓されている構造が図示されているが、他の回路素子としてＩＣ、ＬＳＩ、ディスクリート型のトランジスタ、ダイオード等の能動素子が内臓される場合でも良い。また、回路装置１２１には、更に、チップ抵抗、チップコンデンサ、センサ等の受動素子が内臓され、受動素子と能動素子とを複数個組み合わせて内部接続されたシステムが構築される場合でも良い。
アンダーフィル１４５は、半導体素子１２２と第１の絶縁基材１２４との間隙を充填するように配置される。アンダーフィル１４５は、例えば、エポキシ樹脂から成る。
封止樹脂１４６は、トランスファーモールドにより形成される熱硬化性樹脂、または、インジェクションモールドにより形成される熱可塑性樹脂から成る。
本実施の形態であるマルチチップモジュールにおいても、バンプ電極として用いられる配線層１２７Ａ、Ｂの一部が第１の絶縁基材１２４を貫通することで、素子搭載用基板１２３の厚みを薄くし、更には、回路装置１２１の厚みを薄くすることができる。また、バンプ電極として用いられる突出部１３１、１３２の突出高さが、第１の絶縁基材１２４のエッチング量に応じて任意に調整される。
尚、本実施の形態では、バンプ電極として用いられる突出部が、第２の実施の形態で説明した構造となる場合について説明したが、この場合に限定するものではない。例えば、バンプ電極として用いられる突出部が、第１の実施の形態で説明した構造となる場合でも同様な効果を得ることができる。
＜第５の実施の形態＞
以下に、第２１図を参照し、本実施の形態である素子搭載用基板を用いた回路装置を搭載する携帯機器、具体的には、携帯電話機について説明する。第２１図（Ａ）は、本実施の形態である素子搭載用基板を用いた回路装置を搭載する携帯電話機を説明するための斜視図である。第２１図（Ｂ）は、本実施の形態である携帯電話機の内部構造を説明するための断面図である。尚、本実施の形態である携帯電話機に搭載される回路装置は、上述した第１の実施の形態から第４の実施の形態にて説明した回路装置であり、適宜、第１の実施の形態から第４の実施の形態の説明を参照するものとする。
第２１図（Ａ）に示す如く、携帯電話機１５１は第１の筐体１５２と第２の筐体１５３を含む機器本体から成り、第１の筐体１５２と第２の筐体１５３とは、可動部１５４によって連結される。そして、第１の筐体１５２と第２の筐体１５３は、可動部１５４を軸として回転動作が可能である。
表示部１５５は、第１の筐体１５２に設けられる。表示部１５５は、例えば、液晶ディスプレイ（ＬＣＤ）から成り、表示部１５５には、文字や画像等の情報が表示される。
スピーカー部１５６は、第１の筐体１５２の表示部１５５上方に設けられる。
操作部１５７は、第２の筐体１５３に設けられる。操作部１５７は、電源投入するための電源キー、メールモードを起動させるメールキー、十字キー、数字・文字キー等から構成される。
マイク部１５８は、第２の筐体１５３の操作部１５７下方に設けられる。
第２１図（Ｂ）に示す如く、第１の筐体１５２内側には、その背面側にプリント基板１５９が配置される。プリント基板１５９上には、表示部１５５、回路装置１６０等が実装される。回路装置１６０と表示部１５５等とは、プリント基板１５９上の配線層を介して電気的に接続する。そして、本実施の形態の回路装置１６０は、各回路を駆動するための電源回路、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）発生するＲＦ発生回路、ＤＡＣ（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）回路、エンコーダ回路、液晶パネルの光源としてのバックライトの駆動回路等として用いられる。
上述したように、回路装置１６０では、回路素子が実装される素子搭載用基板を薄型化することで、回路装置１６０の薄型化、小型化が実現される。その結果、携帯電話機１５１の厚み方向に占める回路装置１６０の割合が低減され、携帯電話機１５１の薄型化が実現される。
尚、本実施の形態では、携帯機器として携帯電話機を用いて説明したが、この場合に限定するものではない。例えば、携帯機器としては、個人用携帯端末機（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、音楽プレーヤ、デジタルスチルカメラ（ＤＳＣ）等のような電子機器であっても良い。
【図１】
2009041159.tif 000003
【図２】
2009041159.tif 000004
【図３】
2009041159.tif 000005
【図４】
2009041159.tif 000006
【図５】
2009041159.tif 000007
【図６】
2009041159.tif 000008
【図７】
2009041159.tif 000009
【図８】
2009041159.tif 000010
【図９】
2009041159.tif 000011
【図１０】
2009041159.tif 000012
【図１１】
2009041159.tif 000013
【図１２】
2009041159.tif 000014
【図１３】
2009041159.tif 000015
【図１４】
2009041159.tif 000016
【図１５】
2009041159.tif 000017
【図１６】
2009041159.tif 000018
【図１７】
2009041159.tif 000019
【図１８】
2009041159.tif 000020
【図１９】
2009041159.tif 000021
【図２０】
2009041159.tif 000022
【図２１】
2009041159.tif 000023
【図２２】
2009041159.tif 000024
【図２３】
2009041159.tif 000025
【国際調査報告】
2009041159.tif 000026
2009041159.tif 000027
2009041159.tif 000028