(57)【要約】  従来のＳＧＴの製造方法においては、柱状半導体層及び電極を形成するためのドライエッチングにおいて終点検出を用いてエッチング量を制御することができないため、柱状半導体層の高さ及びゲート長を安定して製造することができない。  本発明の製造方法によれば、柱状半導体層を形成するためのドライエッチング時にハードマスクを第１のハードマスク及び第２のハードマスクの積層構造にすることにより、柱状半導体層のエッチングに終点検出を用いることができる。また、ゲート電極を形成するためのドライエッチング時にゲート導電膜を第１のゲート導電膜及び第２のゲート導電膜の積層構造にすることにより、ゲート電極のエッチングに終点検出を用いることができる。
2009099232.tif 000002
【特許請求の範囲】
【請求項１】
ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板上に第1の保護膜が配置され、前記第1の保護膜の上に第1の保護膜とは異なるプラズマ発光特性を有する第２の保護膜が配置され、前記第1の保護膜及び前記第２の保護膜は半導体基板上に柱状にパターニングされており、
前記第１の保護膜及び前記第２の保護膜をマスクとして、前記半導体基板をエッチングし、前記半導体基板の一部を柱状半導体層として形成し、
前記エッチング時に、前記第２の保護膜から生じるプラズマ発光強度をモニターし、前記第２の保護膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、前記柱状半導体層のドライエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の保護膜はポリシリコンまたはアモルファスシリコンであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第１のゲート導電体及び前記第２のゲート導電体の上部を平坦化する工程と、
第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
【請求項４】
ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部を平坦化する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
前記第２のゲート導電体は、前記第1のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成されていることを特徴する請求項４に記載の半導体装置の製造方法。
【請求項６】
前記柱状半導体層の上部には第３の保護膜が形成されることを特徴とする請求項３から請求項５のいずれか１つに記載の半導体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に柱状半導体層を有し、その側壁をチャネル領域とし、ゲート電極がチャネル領域を取り囲むように形成された縦型ＭＯＳトランジスタであるＳＧＴ（Ｓｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ）の製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化や高性能化を実現するため、半導体基板の表面に柱状半導体層を形成し、その側壁に柱状半導体層を取り囲むように形成されたゲートを有する縦型ゲートトランジスタであるＳＧＴ（Ｓｕｒｒｏｕｎｄｉｎｇ  Ｇａｔｅ  Ｔｒａｎｓｉｓｔｏｒ）が提案された（例えば、特許文献１：特開平２−１８８９６６）。ＳＧＴではドレイン、ゲート、ソースが垂直方向に配置されるため、従来のプレーナー型トランジスタに比べて占有面積を大幅に縮小することができる。【０００３】
特許文献１のＳＧＴを用いて構成されたＣＭＯＳインバーターの平面図を図２０（ａ）に、図２０（ａ）の平面図におけるＡ−Ａ’のカットラインの断面構造を図２０（ｂ）に示す。
図２０（ａ）、（ｂ）より、Ｓｉ基板３０１上にＮウェル３０２およびＰウェル３０３が形成され、Ｓｉ基板表面にはＮウェル領域にＰＭＯＳを形成する柱状シリコン層３０５が形成され、Ｐウェル領域にＮＭＯＳを形成する柱状シリコン層３０６が形成され、それぞれの柱状シリコン層を取り囲むようにゲート３０８が形成される。ＰＭＯＳを形成する柱状半導体の下部に形成されるＰ＋ドレイン拡散層３１０およびＮＭＯＳを形成する柱状半導体の下部に形成されるＮ＋ドレイン拡散層３１２は出力端子Ｖｏｕｔに接続され、ＰＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３０９は電源電位Ｖｃｃに接続され、ＮＭＯＳを形成する柱状シリコン層上部に形成されるソース拡散層３１１は接地電位Ｖｓｓに接続され、ＰＭＯＳとＮＭＯＳの共通のゲート３０８は入力端子Ｖｉｎに接続されることによりＣＭＯＳインバーターを形成する。【０００４】
ＳＧＴの製造方法の一例として非特許文献１にプロセスフローが示されている。非特許文献１のＳＧＴの柱状シリコン層およびゲート電極形成プロセスフローの概要を図２１に示す。以下にこのプロセスフローについて説明する。図２１（ａ）に示したシリコン基板を用いて、図２１（ｂ）に示すように、シリコン基板４０２をエッチングすることにより、柱状シリコン層４０３を形成する。図２１（ｃ）に示すように、ゲート絶縁膜４０４を成膜する。図２１（ｄ）に示すように、ゲート導電膜４０５を成膜する。図２１（ｅ）に示すように、ゲート導電膜４０５および柱状シリコン層上部のゲート絶縁膜４０４をＣＭＰにて研磨する。図２１（ｆ）に示すように、ゲート導電膜４０５をエッチバックして、所望のゲート長になるように柱状シリコン層を囲むゲート導電膜４０５を加工する。図２１（ｇ）に示すように、リソグラフィーによりゲート配線パターンのレジスト４０５を形成する。図２１（ｈ）に示すように、ゲート導電膜４０５をエッチングして、ゲート電極およびゲート配線を形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図２１に示したＳＧＴの製造方法においては、以下のような問題がある。
第１に、上記プロセスフローにおいては、柱状シリコン層のドライエッチングはプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、柱状シリコン層の高さは作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ＳＧＴにおいては、柱状シリコン層の高さの変動はそのままチャネル長の変動に影響するため、トランジスタ特性の変動が非常に大きくなってしまう。
第２に、上記プロセスフローにおいては、ゲート電極のドライエッチングについてもプラズマ発光強度の変動をモニターすることによる終点検出方法を用いることができないため時間指定のエッチング条件を用いないといけない。この場合、ゲート長は作業時の装置のエッチングレートの影響をそのまま受けることになるので非常に大きく変動することになる。ゲート長が変動すれば、当然トランジスタ特性の変動が非常に大きくなってしまう。
したがって、上記のＳＧＴの製造方法においては、柱状半導体層の高さやゲート長は作業時のエッチングレートの影響を大きく受けるため、ウェハー毎、ロット毎のトランジスタ特性の変動を小さく抑えることは非常に困難である。【０００６】
本発明は上記の事情を鑑みてなされたもので、柱状半導体層を形成するためのドライエッチング及びゲート長の決めるためのドライエッチングにおいてプラズマ発光をモニターすることによる終点検出方法を用いることにより、柱状半導体層の高さ及びゲート長を安定して製造することを目的とする。【０００７】
【特許文献１】特開平２−１８８９６６号公報
【非特許文献１】Ｒｕｉｇａｎｇ  Ｌｉ  ｅｔ  ａｌ．、“５０ｎｍ  Ｖｅｒｔｉｃａｌ  Ｓｕｒｒｏｕｎｄｉｎｇ  Ｇａｔｅ  ＭＯＳＦＥＴ  ｗｉｔｈ  Ｓ−ｆａｃｔｏｒ  ｏｆ  ７５ｍｖ／ｄｅｃ”、Ｄｅｖｉｃｅ  Ｒｅｓｅｒｃｈ  Ｃｏｎｆｅｒｅｎｃｅ、２００１年、ｐ．６３
【課題を解決するための手段】
【０００８】
柱状半導体層の高さを安定させて半導体装置を製造するために、本発明によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板上に第1の保護膜が配置され、前記第1の保護膜の上に第1の保護膜とは異なるプラズマ発光特性を有する第２の保護膜が配置され、前記第1の保護膜及び前記第２の保護膜は半導体基板上に柱状にパターニングされており、
前記第１の保護膜及び前記第２の保護膜をマスクとして、前記半導体基板をエッチングし、前記半導体基板の一部を柱状半導体層として形成し、
前記エッチング時に、前記第２の保護膜から生じるプラズマ発光強度をモニターし、前記第２の保護膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、前記柱状半導体層のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第２の保護膜はポリシリコンまたはアモルファスシリコンである。
また、ゲート長を安定させて半導体装置を製造するために、本発明によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第１のゲート導電体及び前記第２のゲート導電体の上部を平坦化する工程と、
第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、ゲート長を安定させて半導体装置を製造するために、本発明の別の方法によれば、ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第1のゲート導電体を成膜する工程と、
前記第1のゲート導電体の表面に前記第1のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部を平坦化する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
前記第２のゲート導電体は、前記第1のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の好ましい態様では、前記半導体装置の製造方法において、前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成される。
また、本発明の別の好ましい態様では、前記柱状半導体層の上部には第３の保護膜が形成される。【０００９】
〔発明の実施の形態〕
以下に、柱状シリコン層及びゲート電極のドライエッチングにおいてプラズマ発光強度をモニターすることによって、終点検出が可能なＳＧＴの製造方法を示す。【００１０】
〔第１の実施の形態〕
本発明の第１の実施の形態においては、柱状シリコン層をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確に柱状シリコン層のエッチング量を制御する方法を提供する。
図１に本発明が対象とするＳＧＴの平面図（ａ）及びＡ−Ａ’における断面図（ｂ）を示す。以下に図１を参照して、本実施例に用いたＮＭＯＳ ＳＧＴについて説明する。
シリコン基板１０１上に柱状シリコン層１０２が形成され、柱状シリコン層１０２の周囲にゲート絶縁膜１０５およびゲート電極１０６aが形成されている。柱状シリコン層１０２の下部にはＮ＋ドレイン拡散層１０３が形成され、柱状シリコン層１０２の上部にはＮ＋ソース拡散層１０４が形成されている。Ｎ＋ドレイン拡散層１０３上にはコンタクト１０７が形成され、Ｎ＋ソース拡散層１０４上にはコンタクト１０８が形成され、ゲート電極１０６aより延在するゲート配線１０６ｂ上にはコンタクト１０９が形成されている。
Ｎ＋ソース拡散層１０４をＧＮＤ電位に接続し、Ｎ＋ドレイン拡散層１０３をＶｃｃ電位に接続し、ゲート電極１０６ａに０〜Ｖｃｃの電位を与えることにより上記ＳＧＴはトランジスタ動作を行う。なお、実際には上記のソース拡散層とドレイン拡散層は入れ替った状態で動作することもある。【００１１】
図２から図５に上記の正確な柱状シリコン層のエッチングを可能にする製造方法の一例を示す。各図において（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。【００１２】
図２に示されるように、シリコン基板１０１上に、シリコン基板とハードマスクとの応力を緩和するためパッド酸化膜１１５を成膜し、続いて第１のハードマスクであるシリコン窒化膜１１０を成膜し、続いて第２のハードマスクであるシリコンゲルマニウム１１１を成膜する。【００１３】
図３に示されるように、柱状シリコン層のマスクを用いてリソグラフィーによりレジストをパターニングし、ドライエッチングによりパッド酸化膜１１５、第１のハードマスク１１０及び第２のハードマスク１１１をパターニングする。【００１４】
図４に示されるように、第１のハードマスク１１０及び第２のハードマスク１１１をマスクとして、柱状シリコン層１０２をドライエッチングにより形成する。図はエッチング中における構造を示している。エッチング中においては、シリコン基板をエッチングすることにより、柱状シリコン層が形成されるが、同時に、第２のハードマスク１１１であるシリコンゲルマニウムもほぼ同一のエッチングレートでエッチングされる。エッチングを進めていき、第２のハードマスクの一部がすべてエッチングされ始めると、ゲルマニウムからのプラズマ発光強度が減少するため、終点を検出することができる。図６（ａ）にゲルマニウムからのプラズマ発光特性の模式図を示す。図のＳｔａｒｔにおいて、エッチングが開始されると、ゲルマニウムからの発光強度が急激に強くなる。図のＡ１において、第２のハードマスクであるシリコンゲルマニウムがエッチングされ、残りが僅かとなると、ゲルマニウムからのプラズマ発光強度が減少し始める。この発光強度の減少をモニターすることによって、終点検出を行うことができる。また、柱状シリコン層と第２のハードマスクのエッチングレートが異なる場合においても、柱状シリコン層が所望の高さにエッチングされる前に第２のハードマスクにより終点が検出されれば問題ない。【００１５】
第２のハードマスクがシリコンゲルマニウムではなく、ポリシリコンである場合にも同様の終点検出を行うことが可能である。この場合には、シリコンのプラズマ発光強度をモニターすることによって、終点検出することができる。このときのプラズマ発光特性の模式図を図６（ｂ）に示す。図のＳｔａｒｔにおいて、エッチングが開始されると、シリコンからの発光強度が急激に強くなる。図のＡ２において、第２のハードマスクのポリシリコンがエッチングされ、残りが僅かになると、エッチングされるシリコンの量が第２のハードマスクの分だけ減少するため、シリコンからのプラズマ発光強度もその分減少する。このシリコンからの発光強度の減少をモニターすることによって、終点検出を行うことができる。【００１６】
図５に示されるように、ドライエッチング後においては、第２のハードマスクはすべてエッチングされており、柱状シリコン層１０２が形成される。また、柱状シリコン層１０２の上部は第１のハードマスク１１０によりエッチングから保護される。所望の高さの柱状シリコン層を得るためには、終点検出されてから作業時のエッチングレートを考慮して算出された特定の時間だけエッチングを続ければよい。【００１７】
第２のハードマスクとしてシリコンゲルマニウム及びポリシリコンの場合を示したが、これ以外にも、上記の方法で終点検出が可能であれば、アモルファスシリコンなど他の膜でもよい。また、第１のハードマスクとしてシリコン窒化膜の場合を示したが、これ以外にも、エッチングから柱状シリコン層上部を保護できる膜であれば、他の膜でもよい。【００１８】
〔第２の実施の形態〕
本発明の第２の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。
図７から図１４に上記の正確なゲート電極のエッチングを用いてＳＧＴを製造する方法の一例を示す。各図において（ａ）は平面図、（ｂ）はＡ−Ａ’の断面図を示している。【００１９】
図７は、ゲート導電膜成膜前の形状を示す。柱状シリコン層下部の拡散層に不純物注入等によりＮ＋拡散層１０３を形成する。【００２０】
図８に示されるように、ゲート絶縁膜１０５を成膜する。続いて、ゲート絶縁膜１０５を覆うように、第１のゲート導電膜１０６として例えばポリシリコンを所望のゲート長より厚い膜厚分だけ成膜する。続いて、第２のゲート導電膜１１２として例えばシリコンゲルマニウムを第1のゲート導電膜１０６を覆うように成膜する。このようにゲート絶縁膜１０５、第1のゲート導電膜１０６及び第２のゲート導電膜１１２を、柱状シリコン層１０２を埋め込むように順に成膜する。【００２１】
図９に示されるように、ＣＭＰにより柱状シリコン層上部のゲート導電膜（１０６、１１２）およびゲート絶縁膜１０５を研磨し、ゲート導電膜の上面を平坦化する。ゲート導電膜の上部をＣＭＰによって平坦化することにより、ゲート導電膜の上部が平坦化されるためゲート長の制御が容易になる。ＣＭＰにおいては、柱状シリコン層上部の第１のハードマスク１１０をＣＭＰのストッパーとして使用する。第１のハードマスクとして、例えばシリコン窒化膜を用いることにより、ゲート導電膜との選択比を大きく取れるため、再現性よくＣＭＰ研磨量を制御することができる。【００２２】
図１０に示されるように、ゲート導電膜(１０６、１１２)をエッチバックすることによりゲート長を決める。図はエッチング中における構造を示している。エッチング中においては、第１のゲート導電膜１０６であるポリシリコン及び第２のゲート導電膜１１２であるシリコンゲルマニウムは同一のレートでエッチングされることが望ましい。
エッチングを進めていき、第１のゲート導電膜１０６と第２のゲート導電膜１１２の垂直方向の境界部付近までエッチングが進行し、第２の導電膜１１２であるシリコンゲルマニウムが残り僅かとなってくると、ゲルマニウムからのプラズマ発光強度が減少し始めるため、終点を検出することができる。この場合も、図６（ａ）と同様のプラズマ発光特性を示す。上述のように、本発明に係るエッチングの終点検出は、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置を検出するものである。
また、このときに柱状シリコン層上部の第１のハードマスク１１０により柱状シリコン層がエッチングから保護される。【００２３】
なお、柱状シリコン層下部の拡散層と素子分離との間に段差が生じる場合には、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置は複数個所存在することもある。この場合には、エンドポイント検出のアルゴリズムの設定を調整することにより、初めに露出する境界位置においてエンドポイントを検出することもできるし、その後に露出する境界位置においてエンドポイントを検出することもできる。【００２４】
ゲート導電体が金属の場合には、第１の導電体として例えば窒化タンタルを用い、第２の導電体として例えば窒化チタンを用いることによって同様の終点検出を行うことができる。また、第２の導電体の代わりにシリコン酸化膜などの絶縁膜でも使用することも可能である。これ以外にも第1と第２の導電体のプラズマ発光特性が異なるように各々の導電体の材料を選定することにより、上記の方法で終点検出が可能であれば、他の膜でもよい。【００２５】
図１１に示されるように、ドライエッチング後においては、柱状シリコン層を囲むゲート電極部の第２のゲート導電膜１１２はすべてエッチングされており、第１のゲート導電膜１０６によりゲート電極が形成される。したがって、ゲート導電膜１０６は最終的なゲート長より厚く成膜しておく必要がある。【００２６】
図１２に示されるように、パッド酸化膜１１５及び第１のハードマスクをドライエッチまたはウェットエッチにより除去する。続いて、ゲート電極をパターニングすることにより、柱状シリコン層を囲むゲート電極とコンタクト等を形成するゲート配線を形成する。【００２７】
図１３に示されるように、不純物注入等により柱状シリコン層上部の拡散層１０４を形成する。【００２８】
図１４に示されるように、層間膜を成膜して、コンタクト（１０７、１０８、１０９）を形成することによりトランジスタが形成される。【００２９】
〔第３の実施の形態〕
本発明の第３の実施の形態においては、ゲート電極をドライエッチングにて形成するときに、プラズマ発光強度モニターによる終点検出方法を用いて正確にゲート電極のエッチング量を制御する別の方法を提供する。本実施例においても、図１に示したＳＧＴの構造を用いる。【００３０】
図１５にゲート導電膜成膜後の断面構造を示す。本実施例においては、ゲート導電膜は第１のゲート導電膜、第２のゲート導電膜及び第３のゲート導電膜よりなる。第１のゲート導電膜２０６として例えばポリシリコンを所望のゲート長より厚い膜厚分だけ成膜し、第２のゲート導電膜２１２として例えばシリコンゲルマニウムを第1のゲート導電膜２０６を覆うように薄く成膜し、第２のゲート導電膜より厚い第３のゲート導電膜２１３として例えばポリシリコンを第２のゲート導電膜２１２を覆うように成膜する。このように、第１のゲート導電膜２０６、第２のゲート導電膜２１２及び第３のゲート導電膜２１３を、柱状シリコン層２０２を埋め込むように順に成膜する。【００３１】
図１６に示されるように、ＣＭＰにより柱状シリコン層上部のゲート導電膜およびゲート絶縁膜を研磨し、ゲート導電膜の上面を平坦化する。ゲート導電膜の上部をＣＭＰによって平坦化することにより、ゲート導電膜の上部が平坦化されるためゲート長の制御が容易になる。ＣＭＰにおいては、柱状シリコン層上部の第１のハードマスク２１０をＣＭＰのストッパーとして使用する。第１のハードマスク２１０として、例えばシリコン窒化膜を用いることにより、ゲート導電膜との選択比を大きく取れるため、再現性よくＣＭＰ研磨量を制御することができる。【００３２】
図１７に示されるように、ゲート導電膜をエッチバックすることによりゲート長を決める。図はエッチング中における構造を示している。エッチング中においては、第１のゲート導電膜２０６であるポリシリコン、第２のゲート導電膜２１２であるシリコンゲルマニウム及び第３のゲート導電膜２１３であるポリシリコンは同一のレートでエッチングされることが望ましい。
エッチングを進めていき、第２の導電膜２１２であるシリコンゲルマニウムの少なくとも一部が表面に露出する時点で、ゲルマニウムからのプラズマ発光強度が増加し始めるため、終点を検出することができる。この場合のプラズマ発光特性の模式図を図１９に示す。図のＳｔａｒｔにおいて、エッチングが開始直後には第２のゲート導電膜２１２であるシリコンゲルマニウムからの発光は非常に弱い。シリコンゲルマニウムが表面に露出し始めると、発光強度が増加し始める。シリコンゲルマニウムがエッチングされ、残りが僅かとなると、プラズマ発光強度が再び減少する。図のＡ３における発光強度の増加をモニターすることによって、終点検出を行うことができる。【００３３】
なお、柱状シリコン層下部の拡散層と素子分離との間に段差が生じる場合には、第１のゲート導電膜１０６と第２の導電膜１１２の垂直方向の境界位置は複数個所存在することもある。この場合には、エンドポイント検出のアルゴリズムを設定を変更することにより、初めに露出する境界位置においてエンドポイントを検出することもできるし、その後に露出する境界位置においてエンドポイントを検出することもできる。【００３４】
図１８に示されるように、ドライエッチング後においては、柱状シリコン層を囲むゲート電極部の第２のゲート導電膜及び第３のゲート導電膜はすべてエッチングされており、第１のゲート導電膜によりゲート電極が形成される。このとき、ゲート導電膜２０６は最終的なゲート長より厚く成膜しておく必要がある。【００３５】
第２のゲート導電膜としてシリコンゲルマニウムの場合を示したが、第２の導電膜の代わりにシリコン酸化膜などの絶縁膜でも使用することができる。また、ゲート導電体が金属の場合には、第１のゲート導電膜として例えば窒化タンタルを用い、第２のゲート導電膜として例えば窒化チタンを用い、第３のゲート導電膜として窒化タンタルを用いることによって同様の終点検出を行うことができる。これ以外にも上記の方法でプラズマ発光特性を用いた終点検出が可能であれば、他の膜でもよい。【００３６】
上記のように本発明の製造方法によれば、ＳＧＴにおける柱状半導体層及びゲート電極を形成するためのドライエッチングにおいて終点検出を用いてエッチング量を制御することが可能であるため、柱状半導体層の高さ及びゲート長を安定して製造することができる。この結果、安定した特性を持つＳＧＴを製造することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明のＳＧＴの平面図及び断面図である。
【図２】本発明の製造方法を工程順に示す工程図である。
【図３】本発明の製造方法を工程順に示す工程図である。
【図４】本発明の製造方法を工程順に示す工程図である。
【図５】本発明の製造方法を工程順に示す工程図である。
【図６】本発明を用いた場合のプラズマ発光特性を示す図である。
【図７】本発明の製造方法を工程順に示す工程図である。
【図８】本発明の製造方法を工程順に示す工程図である。
【図９】本発明の製造方法を工程順に示す工程図である。
【図１０】本発明の製造方法を工程順に示す工程図である。
【図１１】本発明の製造方法を工程順に示す工程図である。
【図１２】本発明の製造方法を工程順に示す工程図である。
【図１３】本発明の製造方法を工程順に示す工程図である。
【図１４】本発明の製造方法を工程順に示す工程図である。
【図１５】本発明の製造方法を工程順に示す工程図である。
【図１６】本発明の製造方法を工程順に示す工程図である。
【図１７】本発明の製造方法を工程順に示す工程図である。
【図１８】本発明の製造方法を工程順に示す工程図である。
【図１９】本発明を用いた場合のプラズマ発光特性を示す図である。
【図２０】従来のＳＧＴの平面図及び断面図である。
【図２１】従来のＳＧＴの製造方法を示す図である。
【符号の説明】
【００３８】
１０１、２０１：シリコン基板
１０２、２０２：柱状シリコン層
１０３、２０３：下部の拡散層
１０４、２０４：上部の拡散層
１０５、２０５：ゲート絶縁膜
１０６、２０６：第１のゲート導電膜
１０６ａ：ゲート電極
１０６ｂ：ゲート配線
１０７、１０８、１０９：コンタクト
１１０、２１０：第１のハードマスク
１１１：第２のハードマスク
１１２、２１２：第２のゲート導電膜
１１５、２１５：パッド酸化膜
２１３：第３のゲート導電膜
３０１：シリコン基板
３０２：Ｎウェル
３０３：Ｐウェル
３０５：ＰＭＯＳ柱状シリコン層
３０６：ＮＭＯＳ柱状シリコン層
３０８：ゲート
３０９：Ｐ＋ソース拡散層
３１０：Ｐ＋ドレイン拡散層
３１１：Ｎ＋ソース拡散層
３１２：Ｎ＋ドレイン拡散層
４０２：シリコン基板
４０３：柱状シリコン層
４０４：ゲート絶縁膜
４０５：ゲート導電膜
４０６：レジスト
【図１】
2009099232.tif 000003
【図２】
2009099232.tif 000004
【図３】
2009099232.tif 000005
【図４】
2009099232.tif 000006
【図５】
2009099232.tif 000007
【図６】
2009099232.tif 000008
【図７】
2009099232.tif 000009
【図８】
2009099232.tif 000010
【図９】
2009099232.tif 000011
【図１０】
2009099232.tif 000012
【図１１】
2009099232.tif 000013
【図１２】
2009099232.tif 000014
【図１３】
2009099232.tif 000015
【図１４】
2009099232.tif 000016
【図１５】
2009099232.tif 000017
【図１６】
2009099232.tif 000018
【図１７】
2009099232.tif 000019
【図１８】
2009099232.tif 000020
【図１９】
2009099232.tif 000021
【図２０】
2009099232.tif 000022
【図２１】
2009099232.tif 000023
【手続補正書】
【提出日】平成21年7月17日(2009.7.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（削除）
【請求項２】
（削除）
【請求項３】
ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記柱状半導体層上部に第３の保護膜が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第１のゲート導電体を成膜する工程と、
前記第１のゲート導電体の表面に前記第１のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第１のゲート導電体及び前記第２のゲート導電体の上部をＣＭＰにより平坦化し、第３の保護膜をＣＭＰのストッパーとして使用する工程と、
第１のゲート導電体及び第２のゲート導電体を異方的にエッチングする工程を含み、
前記エッチング時に第２のゲート導電膜から生じるプラズマ発光強度をモニターし、前記第２のゲート導電体のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
【請求項４】
ソース拡散層、ドレイン拡散層及び柱状半導体層が基板上に垂直方向に階層的に配置され、前記柱状半導体層の側壁にゲートが配置される半導体装置を製造する方法であって、
半導体基板の表面に柱状半導体層が配置され、前記柱状半導体層上部に第３の保護膜が配置され、前記半導体基板及び前記柱状半導体層の表面に絶縁膜が配置されており、
前記方法は、
前記絶縁膜の表面を覆うように第１のゲート導電体を成膜する工程と、
前記第１のゲート導電体の表面に前記第１のゲート導電体とは異なるプラズマ発光特性を有する第２のゲート導電体を成膜する工程と、
前記第２のゲート導電体の表面に前記第２のゲート導電体とは異なるプラズマ発光特性を有する第３のゲート導電体を成膜する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体の上部をＣＭＰにより平坦化し、第３の保護膜をＣＭＰのストッパーとして使用する工程と、
前記第１のゲート導電体、前記第２のゲート導電体及び前記第３のゲート導電体を異方的にエッチングする工程とを含み、
前記第２のゲート導電体は、前記第１のゲート導電体及び前記第３のゲート導電体より薄く成膜されており、前記エッチング時に前記第２のゲート導電膜から生じるプラズマ発光強度をモニターして、前記第２のゲート導電膜のエッチングが終了するときのプラズマ発光強度の変化を検出することにより、ゲート導電体のエッチングの終点検出を行うことを特徴とする半導体装置の製造方法。
【請求項５】
前記第１のゲート導電膜と第３のゲート導電膜が同一の膜で形成されていることを特徴する請求項４に記載の半導体装置の製造方法。
【請求項６】
（削除）
【国際調査報告】
2009099232.tif 000024
2009099232.tif 000025
2009099232.tif 000026
2009099232.tif 000027