(57)【要約】  本発明は、データ転送回路は、信号を出力する第一の出力回路と、信号が入力する第一の入力回路とを有するバッファ回路と、入力する信号を出力する第二の出力回路と、該第二の出力回路から入力する信号を出力する第二の入力回路とを有する試験回路と、該試験回路の該第二の出力回路に信号を入力し、該試験回路の該第二の入力回路から出力される信号に基づいて、該バッファ回路の該第一の出力回路の出力を調整する調整回路とを有することを特徴とする。そのため、双方向バッファの信号の送受信方向の制御を行うことなく出力ドライバの調整を行うことができる。
2009060533.tif 000002
【特許請求の範囲】
【請求項１】
出力回路及び入力回路を有する双方向バッファと、該出力回路の出力電圧を調整することが可能で、調整した出力電圧に対して前記入力回路の入力論理状態をモニタして、該モニタ結果に基づいて、前記出力回路の出力電圧を設定する調整回路を有することを特徴とするデータ転送回路。
【請求項２】
所定電圧の信号を出力する第一の出力回路を有するバッファ回路と、
該所定電圧の信号を出力する第二の出力回路と、該第二の出力回路の出力が入力する入力回路とを有する試験回路と、
該試験回路の該第二の出力回路に信号を入力し、該試験回路の該入力回路の出力する信号の電圧状態に基づいて、該バッファ回路の該第一の出力回路の出力を調整する調整回路と、
を有することを特徴とするデータ転送回路。
【請求項３】
該調整回路は、該信号の電圧状態に基づいて、該第二の出力回路の出力を調整する調整信号を該第二の出力回路に入力することを特徴とする請求項２記載のデータ転送回路。
【請求項４】
該調整回路は、該第二の出力回路の出力が所定値よりも大きくなるように、該調整信号を変化させることを特徴とする請求項３記載のデータ転送回路。
【請求項５】
該調整回路は、該第二の出力回路の出力が所定値よりも小さくなるように、該調整信号を変化させることを特徴とする請求項３記載のデータ転送回路。
【請求項６】
該調整回路は、該第二の出力回路の出力が所定値よりも大きくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする請求項４記載のデータ転送回路。
【請求項７】
該調整回路は、該第二の出力回路の出力が所定値よりも小さくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする請求項５記載のデータ転送回路。
【請求項８】
該調整回路が調整した該第一の出力回路の出力を補正する補正回路を有することを特徴とする請求項２記載のデータ転送回路。
【請求項９】
データ転送回路に設けられた所定電圧の信号を出力する第一の出力回路を有するバッファ回路の調整方法において、
該所定電圧の信号を出力する第二の出力回路と、該第二の出力回路の出力が入力する入力回路とを有する試験回路の該第二の出力回路に信号を入力し、
該入力回路の出力する信号の電圧状態に基づいて、該バッファ回路の該第一の出力回路の出力を調整することを特徴とする調整方法。
【請求項１０】
該信号の電圧状態に基づいて、該第二の出力回路の出力を調整する調整信号を該第二の出力回路に入力することを特徴とする請求項９記載の調整方法。
【請求項１１】
該第二の出力回路の出力が所定値よりも大きくなるように、該調整信号を変化させることを特徴とする請求項１０記載の調整方法。
【請求項１２】
該第二の出力回路の出力が所定値よりも小さくなるように、該調整信号を変化させることを特徴とする請求項１０記載の調整方法。
【請求項１３】
該第二の出力回路の出力が所定値よりも大きくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする請求項１１記載の調整方法。
【請求項１４】
該第二の出力回路の出力が所定値よりも小さくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする請求項１２記載の調整方法。
【請求項１５】
調整した該第一の出力回路の出力を、さらに補正することを特徴とする請求項９記載の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向バスを使用して他のデータ転送回路とデータの送受信を行うデータ転送回路及びその調整方法に関する。
【背景技術】
【０００２】
回路配線基板に複数のＬＳＩを実装した電子回路装置では、端子数や配線の節減のために、双方向バスを使用したデータ転送回路が多用される。その場合、回路配線基板の双方向バスには、ＬＳＩに入出力回路として内蔵された、双方向バッファが接続される。双方向バッファは、入力状態、又は出力状態に制御され、データ入出力機能を兼用する。双方向バッファ内の出力回路には、活性／非活性状態を制御できるトライステート・バッファが利用され、この出力バッファが非活性の状態とされたとき、入力回路が双方向バス上の論理信号を受信するように制御される。【０００３】
双方向バッファの入出力電圧、すなわち双方向バス上の信号論理振幅は、低消費電力化のため低減される傾向にある。論理振幅の小さいデジタル信号を双方向バスで転送しようとすると、寄生容量やノイズによる影響を受け易い。そのため、双方向バッファでは、入力論理閾電圧に対して最適なマージンを有する出力電圧に設定することが、ノイズ耐性上望ましい。入力閾値と出力電圧値の最適化は、データ転送速度向上や、消費電力低減などの観点でも望ましい。一方、双方向バッファの入出力トランジスタの特性や入出力経路のインピーダンスは、ＬＳＩや配線基板の製造時のプロセス変動に影響され、設計値からのズレを生じる。また、完成した電子回路装置の使用環境、特に電源電圧や周囲温度等によって、最適な出力電圧値は異なってくる。よって、ＬＳＩを配線基板に実装した装置完成後に、初期の試験時または装置起動の都度、出力バッファの出力電圧調整を行い、最適値に設定することが、最適マージン確保のためには望ましい。【０００４】
上記のような出力電圧の調整を適応的に実行する調整回路をＬＳＩに内蔵させることが、先行技術において提案されている。【０００５】
これらの先行技術の調整回路では、双方向バスを介して対向する双方向バッファ対の一方を出力状態、他方を入力状態に制御した状態で、出力電圧の最適値を探索する。具体的には、一方の出力電圧の設定値を徐々に上昇または下降させ、他方(入力回路)の論理閾値をモニタすることで、最適マージンとなる出力電圧の値を探索する。この調整操作のためには、双方向バッファ対の間で、入出力状態制御のため及び入力閾値をモニタするための信号線及び端子が必要になる。これらの信号線や端子の追加は、配線基板やＬＳＩのコスト増大、延いては電子装置の高価格化の要因となる。【０００６】
先行技術文献としては下記のものがある。
【特許文献１】特開平１１−０１７５１８号公報
【特許文献２】特開２００６−０６０７５１号公報
【特許文献３】特開２００７−０３６５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、ＬＳＩ端子やＬＳＩ間の制御用の信号配線を大幅に増加する必要なしに、双方向バッファの出力電圧を適応的に調整する機能を備えたデータ転送回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、データ転送回路は、出力回路及び入力回路を有する双方向バッファと、該出力回路の出力電圧を調整することが可能で、調整した出力電圧に対して前記入力回路の入力論理状態をモニタして、該モニタ結果に基づいて、前記出力回路の出力電圧を設定する調整回路を有することを特徴とする。【０００９】
また、本発明は、データ転送回路は、所定電圧の信号を出力する第一の出力回路を有するバッファ回路と、該所定電圧の信号を出力する第二の出力回路と、該第二の出力回路の出力が入力する入力回路とを有する試験回路と、該試験回路の該第二の出力回路に信号を入力し、該試験回路の該入力回路の出力する信号の電圧状態に基づいて、該バッファ回路の該第一の出力回路の出力を調整する調整回路とを有することを特徴とする。【００１０】
また、本発明は、該調整回路は、該信号の電圧状態に基づいて、該第二の出力回路の出力を調整する調整信号を該第二の出力回路に入力することを特徴とする。【００１１】
また、本発明は、該調整回路は、該第二の出力回路の出力が所定値よりも大きくなるように、該調整信号を変化させることを特徴とする。【００１２】
また、本発明は、該調整回路は、該第二の出力回路の出力が所定値よりも小さくなるように、該調整信号を変化させることを特徴とする。【００１３】
また、本発明は、該調整回路は、該第二の出力回路の出力が所定値よりも大きくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする。【００１４】
また、本発明は、該調整回路は、該第二の出力回路の出力が所定値よりも小さくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする。【００１５】
また、本発明は、該調整回路が調整した該第一の出力回路の出力を補正する補正回路を有することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、出力電圧の設定機構を増やすことなく、低コストで、データ転送回路の最適な設定が可能となる。
【図面の簡単な説明】
【００１７】
【図１】情報処理装置のハードウェア構成を表した図である。
【図２】双方向バッファと調整用双方向バッファの関係を表した図（その１）である。
【図３】調整処理の流れを表した図である。
【図４】双方向バッファを表した図（その１）である。
【図５】双方向バッファを表した図（その２）である。
【図６】双方向バッファと調整用双方向バッファの関係を表した図（その２）である。
【符号の説明】
【００１８】
０  情報処理装置
１  メモリ装置内のシステム制御装置
２、２２  ユニット間インタフェース制御装置
４  ＣＰＵ
１０  プロセッサ装置
１４、１６  バス
１８、９０８  双方向バス
２０  メモリ装置
２４  メモリコントローラ
２６  メモリモジュール
３０、４０  デバイス
１００、２００、９００、９７０  双方向バッファ
１０２、２０２、３０２、５０２、７０２、９０２、９７２  出力ドライバ
１０３、２０３、３０３、５０３、７０３  調整端子
１０４、２０４、４０２、６０２、７０４、９０４、９７４  入力バッファ
３００、５００  出力バッファ
７００  調整用双方向バッファ
８００、１０００  ＯＣＤ調整制御手段
８０２  補正手段
９１０、９１２、９１４  信号線
【発明を実施するための最良の形態】
【００１９】
以下に図面を用いて本実施形態について説明する。【００２０】
（情報処理装置）
図１は、情報処理装置０を表す。情報処理装置０は、プロッセッサ装置１０及びメモリ装置２０から構成される。プロッセッサ装置１０は、例えば、Ｎ+１個の中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）４、各ＣＰＵ４に接続されたユニット間インタフェース制御装置２から構成される。メモリ装置２０は、例えば、Ｎ+１個のユニット間インタフェース制御装置２２、メモリコントローラ２４、メモリモジュール２６、各ユニット間インタフェース制御装置２２、メモリコントローラ２４、メモリモジュール２６に接続されたメモリ装置内のシステム制御装置１から構成される。【００２１】
ＣＰＵ４は、データの書き込みや読み出し等の命令をユニット間インタフェース制御装置２に送信する。ユニット間インタフェース制御装置２は、ＣＰＵ４から受信した命令をユニット間インタフェース制御装置２２に転送する。ユニット間インタフェース制御装置２２は、ユニット間インタフェース制御装置２から転送された命令をメモリコントローラ２４に送信する。メモリコントローラ２４は、ユニット間インタフェース制御装置２２から受信した命令に基づいて、メモリモジュール２６へのメモリアクセスを行い、データの書き込み、読み出しを行う。メモリ装置内のシステム制御装置１は、ユニット間インタフェース制御装置２２やメモリコントローラ２４のデータの送受信方向を制御する。【００２２】
続いて、本実施形態におけるデータ転送回路について説明する。【００２３】
（送受信回路）
図２に、双方向バッファ１００及び２００を表す。双方向バッファ１００は、出力ドライバ１０２及び入力バッファ１０４から構成される。双方向バッファ１００は、例えば、ユニット間インタフェース制御装置２２に設けられている。また、双方向バッファ２００は、例えば、メモリコントローラ２４に設けられている。出力ドライバ１０２はオフチップドライバ（ＯＣＤ：Ｏｆｆ  Ｃｈｉｐ  Ｄｒｉｖｅｒ）を有している。ＯＣＤとは、出力ドライバ１０２の出力を調整する機能である。【００２４】
出力ドライバ１０２には、入力端Ａ１１から信号が入力する。出力ドライバ１０２は、メモリ装置内のシステム制御装置１から送信される双方向バス制御信号に基づいて、信号を出力する。双方向バッファ１００が信号の送信側である場合は、出力ドライバ１０２は信号を双方向バス１８を通じて、双方向バッファ２００の入力バッファ２０４に出力する。双方向バッファ１００が信号の送信側である場合、双方向バッファ２００は信号の受信側となっている。そのため、入力バッファ２０４は、出力ドライバ１０２から入力する信号を出力端Ｘ１２から出力する。一方、双方向バッファ１００が信号の受信側である場合は、出力ドライバ１０２は信号を出力しない。この場合、双方向バッファ２００は信号の送信側となっているため、入力端Ａ１２から入力する信号を双方向バス１８を通じて、双方向バッファ１００の入力バッファ１０４に出力する。入力バッファ１０４は、出力ドライバ２０２から入力する信号を出力端Ｘ１１から出力する。【００２５】
図２に、出力バッファ３００を表す。例えば、出力バッファ３００は図１におけるユニット間インタフェース制御装置２２に設けられる。出力バッファ３００は、出力ドライバ３０２から構成される。出力ドライバ３０２はＯＣＤを有する。出力ドライバ３０２には、入力端Ａ２１から信号が入力する。出力ドライバ３０２は、信号をバス１４を介して入力バッファ４０２に出力する。入力バッファ４０２は、出力ドライバ３０２から入力する信号を出力端Ｘ２２から出力する。出力バッファ３００は、例えば、信号の送信が完了したことを通知する信号を出力する。【００２６】
図２に、入力バッファ６０２を表す。例えば、出力バッファ５００は図１におけるユニット間インタフェース制御装置２２に設けられる。入力バッファ６０２には、出力バッファ５００の出力ドライバ５０２からバス１６を介して信号が入力する。入力バッファ６０２は、出力ドライバ５０２から入力する信号を出力端Ｘ３２から出力する。なお、出力ドライバ５０２には、入力端Ａ３１から信号が入力する。【００２７】
（試験回路）
図２に、試験回路である調整用双方向バッファ７００を表す。調整用双方向バッファ７００は、ユニット間インタフェース制御装置２２及びメモリコントローラ２４にそれぞれ設けられる。以下、ユニット間インタフェース制御装置２２に設けられた調整用双方向バッファ７００について説明する。調整用双方向バッファ７００は出力ドライバ７０２及び入力バッファ７０４から構成される。出力ドライバ７０２はＯＣＤを有する。調整用双方向バッファ７００の出力は開放されており、他の双方向バッファには接続されていない。そのため、調整用双方向バッファ７００の出力となる出力ドライバ７０２の出力は入力バッファ７０４に入力する。また、出力ドライバ７０２及び入力バッファ７０４には、入力端Ａ０１及び出力端Ｘ０１を介してＯＣＤ調整制御手段８００が接続されている。【００２８】
ＯＣＤ調整制御手段８００は、入力端Ａ０１から出力ドライバ７０２にハイ（Ｈｉｇｈ）信号又はロー（Ｌｏｗ）信号を出力させるための信号を入力する。出力ドライバ７０２の出力は、入力バッファ７０４に入力する。入力バッファ７０４は、出力ドライバ７０２から入力する信号に基づいて、ハイ信号又はロー信号を出力端Ｘ０１を介してＯＣＤ調整制御手段８００に出力する。また、ＯＣＤ調整制御手段８００は、調整端子７０３から出力ドライバ７０２の出力を調整する調整信号を入力する。ＯＣＤ調整制御手段８００は、調整端子７０３から入力する調整信号と、入力バッファ７０４から入力する信号に基づいて、出力ドライバ７０２の出力を調整する。ＯＣＤ調整制御手段８００は、出力ドライバ７０２の出力が最適となった時に、調整端子７０３から入力ドライバ７０２に入力していた調整信号を双方向バッファ１００、２００及び出力バッファ３００、５００に適用する。具体的には、ＯＣＤ調整制御手段８００は、当該調整信号を調整端子１０３、２０３及び３０３、５０３から出力ドライバ１０２、２０２及び出力ドライバ３０２、５０２に入力する。これによれば、双方向バッファ１００及び２００と等価な調整用双方向バッファ７００において決定した出力ドライバの調整値を双方向バッファ１００等の出力ドライバに適用することができる。また、調整用双方向バッファ７００は他の双方向バッファに接続されていないため、任意のタイミングで出力ドライバの出力の調整を行うことができる。また、出力先の双方向バッファとの間で、信号の送受信方向を決定するための制御を行う必要がなくなるため、出力ドライバの出力の調整に要していた時間を短縮することができる。【００２９】
（フローチャート）
以下に、図３を用いて、ＯＣＤ調整制御手段８００の処理について説明する。【００３０】
ステップＳ００１において、ＯＣＤ調整制御手段８００は、調整用双方向バッファ７００の出力ドライバ７０２の出力の調整を開始するために、出力ドライバ７０２を調整モードに設定する。具体的には、ＯＣＤ調整制御手段８００は、出力ドライバ７０２を調整モードに設定するための信号を調整端子７０３から出力ドライバ７０２に入力する。処理はステップＳ００２へ移行する。【００３１】
ステップＳ００２において、ＯＣＤ調整制御手段８００は、出力ドライバ７０２のピーモス（ＰＭＯＳ：Ｐｏｓｉｔｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）の設定を開始する。処理はステップＳ００３へ移行する。【００３２】
ステップＳ００３において、ＯＣＤ調整制御手段８００は、入力端Ａ０１から出力ドライバ７０２にハイ信号を出力させるための信号を入力する。処理はステップＳ００４へ移行する。【００３３】
ステップＳ００４において、入力バッファ７０４は、出力ドライバ７０２から入力する信号がハイ信号であるか否かを判定する。具体的には、入力バッファ７０４が、出力ドライバ７０２から入力する信号と、基準電圧とを比較することによって、ハイ信号であるか否かを判定する。出力ドライバ７０２は、入力端Ａ０１からハイ信号を出力させるための信号が入力すると、調整用双方向バッファ７００内の電源から電力を取得して、ハイ信号を出力する。例えば、スタブ・シリーズ・ターミネーテッド・ロジック１８（ＳＳＴＬ：Ｓｔｕｂ  Ｓｅｒｉｅｓ  Ｔｅｒｍｉｎａｔｅｄ  Ｌｏｇｉｃ）双方向バッファでは、０．９［Ｖ］が基準電圧となる。そして、本実施形態では、０．９［Ｖ］に０．２５［Ｖ］を加算した１．１５［Ｖ］以上の信号がハイ信号となる。また、ここで、ＳＳＴＬ１８双方向バッファでは、当該電源は１．８［Ｖ］の電圧を供給している。入力バッファ７０４は、出力ドライバ７０２から入力する信号が１．１５［Ｖ］以上であるか否かを判定する。入力バッファ７０４は、入力する信号が１．１５［Ｖ］以上であれば、ハイ信号を出力端Ｘ０１を通じてＯＣＤ調整制御手段８００に出力する。また、入力バッファ７０４は、後述するように入力する信号が０．６５［Ｖ］以下であれば、ロー信号を出力端Ｘ０１を通じてＯＣＤ調整制御手段８００に出力する。出力端Ｘ０１が出力する信号がハイ信号である場合は、出力ドライバ７０２のエヌモス（ＮＭＯＳ：Ｎｅｇａｉｖｅ  ｃｈａｎｎｅｌ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を調整するため、処理はステップＳ００７へ移行する。一方、出力端Ｘ０１が出力する信号がハイ信号でない場合は、出力ドライバ７０２の出力を調整するため、処理はステップＳ００５へ移行する。【００３４】
ステップＳ００５において、ＯＣＤ調整制御手段８００は、調整端子７０３から出力ドライバ７０２に入力する調整信号の値（ＤＲＶＰ）が最大であるか否かを判定する。本実施形態では、調整端子７０３からは例えば、４ビットの調整信号が出力ドライバ７０２に入力する。具体的には、「００００」、「０００１」、…「１１１１」が順次入力する。このように調整信号を変化させることで、出力ドライバ７０２の出力をステップ状に調整する。そして、出力ドライバ７０２にハイ信号を出力させるための信号が入力した場合、出力ドライバ７０２が１．１５［Ｖ］以上の信号を出力するように調整している。なお、入力する調整信号のビット数は任意の値で良い。調整信号の値が最大値である場合は、処理はステップＳ００７へ移行する。一方、調整信号の値が最大値でない場合は、処理はステップＳ００６へ移行する。【００３５】
ステップＳ００６において、ＯＣＤ調整制御手段８００は、調整信号の値をインクリメントして調整端子７０３から出力ドライバ７０２に調整信号を入力する。ここで、インクリメントとは、例えば、入力している調整信号が「００００」であれば、新たに入力する調整信号を「０００１」とすることである。処理はステップＳ００４へ戻る。【００３６】
ステップＳ００４において、ＯＣＤ調整制御手段８００が、出力端Ｘ０１から入力する信号がハイ信号であると判定すると、ＰＭＯＳの調整設定が完了し、処理はステップＳ００７へ移行する。一方、ＯＣＤ調整制御手段８００が、出力端Ｘ０１から入力する信号がハイ信号でないと判定すると、処理はステップＳ００５及びステップＳ００６に移行する。そして、上述したように、調整信号の値を変化させて、出力ドライバ７０２の出力が最適になるように調整する。【００３７】
ステップＳ００７において、ＯＣＤ調整制御手段８００は、出力ドライバ７０２のＮＭＯＳの設定を開始する。処理はステップＳ００８へ移行する。【００３８】
ステップＳ００８において、ＯＣＤ調整制御手段８００は、入力端Ａ０１から出力ドライバ７０２にロー信号を出力させるための信号を入力する。ＳＳＴＬ１８双方向バッファでは、例えば、０．９［Ｖ］から０．２５［Ｖ］を減算した０．６５［Ｖ］以下の信号がロー信号となる。処理はステップＳ００９へ移行する。【００３９】
ステップＳ００９において、入力バッファ７０４は、出力ドライバ７０２から入力する信号がロー信号であるか否かを判定する。具体的には、入力バッファ７０４は、出力ドライバ７０２から入力する信号と、基準電圧とを比較することによって、ロー信号であるか否かを判定する。ここでは、ステップＳ００４において説明したように、基準信号の電圧は０．９［Ｖ］であるため、入力バッファ７０４は、入力する信号の電圧が０．６５［Ｖ］以下であるか否かを判定する。入力する信号の電圧が０．６５［Ｖ］以下である場合は、処理はステップＳ０１２へ移行する。一方、入力する信号の電圧が０．６５［Ｖ］以下でない場合は、処理はステップＳ０１０へ移行する。【００４０】
ステップＳ０１０において、ＯＣＤ調整制御手段８００は、調整端子７０３から出力ドライバ７０２に入力する調整信号の値（ＤＲＶＮ）が最大であるか否かを判定する。調整端子７０３からは４ビットの調整信号が入力する。調整信号を変化させることで、出力ドライバ７０２の出力をステップ状に調整する。調整信号の値が最大値である場合は、処理はステップＳ０１２へ移行する。一方、調整信号の値が最大値でない場合は、処理はステップＳ０１１へ移行する。【００４１】
ステップＳ０１１において、ＯＣＤ調整制御手段８００は、調整信号の値をインクリメントして、調整端子７０３から出力ドライバ７０２に入力する。処理はステップＳ００９へ戻る。【００４２】
ステップＳ００９において、ＯＣＤ調整制御手段８００が、調整端子７０３から入力する信号がロー信号であると判定すると、ＮＭＯＳの調整設定が完了し、処理はステップＳ０１２へ移行する。一方、ＯＣＤ調整制御手段８００が、出力端Ｘ０１から入力する信号がロー信号でないと判定すると、処理はステップＳ０１０及びステップＳ０１１に移行する。そして、上述したように、調整信号の値を変化させて、出力ドライバ７０２の出力が最適になるように調整する。【００４３】
ステップＳ０１２において、ＯＣＤ調整制御手段８００は、ステップＳ００４において取得した調整信号の値及びステップＳ００９において取得した調整信号の値を双方向バッファ１００及び出力バッファ３００に適用する。具体的には、ＯＣＤ調整制御手段８００は、調整信号を出力ドライバ１０２には調整端子１０３から、出力ドライバ３０２には調整端子３０３からそれぞれ入力する。処理はステップＳ０１３へ移行する。これによれば、調整用双方向バッファ７００で調整した出力ドライバの調整信号を双方向バッファ１００及び出力バッファ３００に適用することができるため、調整用双方向バッファ７００において調整信号を取得した後、即座に双方向バッファ１００及び出力バッファ３００を使用可能にすることができる。また、ＯＣＤ調整制御手段８００は、ステップＳ００５及びステップＳ０１０において、調整信号の値が最大値になってしまった場合は、その時点で調整の終了と判定する。【００４４】
ステップＳ０１３において、ＯＣＤ調整制御手段８００は、出力ドライバ７０２の出力の調整を終了するために、出力ドライバ７０２の調整モードを解除する。具体的には、ＯＣＤ調整制御手段８００は、出力ドライバ７０２の調整モードを解除するための信号を調整端子７０３から出力ドライバ７０２に入力する。処理は終了する。【００４５】
なお、前記調整制御手段８００は、当技術分野では周知の任意のプロセッサやシーケンサを利用して、前記した図３のフローチャートのプログラムステップを実行させるファームウェアを実装することで実現できる。この調整制御手段８００としてのプロセッサまたはシーケンサは、大規模集積回路（ＬＳＩ：Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）であるユニット間インタフェース制御装置２２やメモリコントローラ２４等に内蔵させるのが望ましい。【００４６】
（本実施形態の有効性）
最後に本実施形態の有効性について説明する。例えば、図４に表したような双方向バッファを考える。このような双方向バッファでは、まず、ＯＣＤ調整制御手段１０００が信号線９１０及び９１２を介して双方向バッファ９００がそれぞれ入力状態となるように制御する。次に、出力ドライバを調整する順番を決めて、それぞれの双方向バッファが同時に調整を行うことのないように制御する必要がある。例えば、デバイス３０に設けられた双方向バッファ９００の出力ドライバ９０２が入力端Ａから入力する信号を双方向バス９０８を通じて、デバイス４０に設けられた双方向バッファ９７０の入力バッファ９７４に出力する。入力バッファ９７４は入力する信号を出力端Ｘから出力する。また、例えば、デバイス４０に設けられた双方向バッファ９７０の出力ドライバ９７２が入力端Ａから入力する信号を双方向バス９０８を通じて、デバイス３０に設けられた双方向バッファ９００の入力バッファ９０４に出力する。入力バッファ９７４は入力する信号を出力端Ｘから出力する。また、例えば、図５に表したようなディーディーアールツーエスディーラム（ＤＤＲ２−ＳＤＲＡＭ：Ｄｏｕｂｌｅ  Ｄａｔａ  Ｒａｔｅ２−Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のＯＣＤ機能を考える。このＯＣＤ機能は、片側のデバイス（ＤＤＲ２−ＳＤＲＡＭの場合はメモリ制御装置）が、信号線９１４を介してデバイス３０とデバイス４０の両方の調整を制御しなければならない。【００４７】
これに対して、本実施形態によれば、調整用双方向バッファ７００は他の双方向バッファに接続されていないため、信号の出力先の双方向バッファの状態に関わらず、任意のタイミングで出力ドライバの出力の調整を行うことができる。また、出力先の双方向バッファの信号の送受信方向の制御を行う必要がなくなる。そのため、送受信方向の制御にかかっていた時間を短縮して、出力ドライバの調整信号を他の双方向バッファに適用することができるため、システムが起動するまでに要する時間を短縮することができる。【００４８】
以上の実施の形態は、本実施形態をより良く理解させるために具体的に説明したものであって、別形態を制限するものではない。従って、要旨を変更しない範囲で変更可能である。【００４９】
本実施形態では、調整用双方向バッファ７００を他の双方向バッファと接続しないのでで、調整用双方向バッファ７００と、調整対象の双方向バッファ及び出力ドライバとの間で調整信号に誤差が生じる可能性がある。そこで、図６に表したように、調整信号を補正する補正手段を設ける。【００５０】
補正手段８０２以外は、上述したものと同様なのでその説明を省略する。補正手段８０２は、調整対象の双方向バッファ及び出力ドライバにそれぞれ接続された双方向バッファ及び入力バッファの入力負荷と、プリント板上の配線負荷分に相当する設定値を補正値として設定する。そして、補正手段８０２は、ＯＣＤ調整制御手段が決定した調整信号を当該補正値に基づいて補正する。補正値の算出方法としては、例えば、以下の方法がある。調整信号による出力の変動量と、接続バッファの入力負荷とプリント板配線負荷とから補正値をシミュレーションによって算出する。また、例えば、補正値を手動、または自動で設定変更し、実際の信号波形を測定して補正値を算出する。また、固定値をデフォルトとして設定しておいても良い。
【図１】
2009060533.tif 000003
【図２】
2009060533.tif 000004
【図３】
2009060533.tif 000005
【図４】
2009060533.tif 000006
【図５】
2009060533.tif 000007
【図６】
2009060533.tif 000008
【手続補正書】
【提出日】平成22年3月26日(2010.3.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
出力回路及び入力回路を有する双方向バッファと、該出力回路の出力電圧を調整することが可能で、調整した出力電圧に対して前記入力回路の入力論理状態をモニタして、該モニタ結果に基づいて、前記出力回路の出力電圧を設定する調整回路を有することを特徴とするデータ転送回路。
【請求項２】
所定電圧の信号を出力する第一の出力回路を有するバッファ回路と、
該所定電圧の信号を出力する第二の出力回路と、該第二の出力回路の出力が入力する入力回路とを有する試験回路と、
該試験回路の該第二の出力回路に信号を入力し、該試験回路の該入力回路の出力する信号の電圧状態に基づいて、該バッファ回路の該第一の出力回路の出力を調整する調整回路と、
を有することを特徴とするデータ転送回路。
【請求項３】
該調整回路は、該信号の電圧状態に基づいて、該第二の出力回路の出力を調整する調整信号を該第二の出力回路に入力することを特徴とする請求項２記載のデータ転送回路。
【請求項４】
該調整回路は、該第二の出力回路の出力が所定値よりも大きくなるように、該調整信号を変化させることを特徴とする請求項３記載のデータ転送回路。
【請求項５】
該調整回路は、該第二の出力回路の出力が所定値よりも小さくなるように、該調整信号を変化させることを特徴とする請求項３記載のデータ転送回路。
【請求項６】
該調整回路は、該第二の出力回路の出力が所定値よりも大きくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする請求項４記載のデータ転送回路。
【請求項７】
該調整回路は、該第二の出力回路の出力が所定値よりも小さくなった時の該調整信号を該バッファ回路の該第一の出力回路に入力することを特徴とする請求項５記載のデータ転送回路。
【請求項８】
データ転送回路に設けられた所定電圧の信号を出力する第一の出力回路を有するバッファ回路の調整方法において、
該所定電圧の信号を出力する第二の出力回路と、該第二の出力回路の出力が入力する入力回路とを有する試験回路の該第二の出力回路に信号を入力し、
該入力回路の出力する信号の電圧状態に基づいて、該バッファ回路の該第一の出力回路の出力を調整することを特徴とする調整方法。
【請求項９】
該信号の電圧状態に基づいて、該第二の出力回路の出力を調整する調整信号を該第二の
出力回路に入力することを特徴とする請求項８記載の調整方法。
【請求項１０】
該第二の出力回路の出力が所定値よりも大きくなるように、該調整信号を変化させることを特徴とする請求項９記載の調整方法。
【請求項１１】
該第二の出力回路の出力が所定値よりも小さくなるように、該調整信号を変化させることを特徴とする請求項９記載の調整方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【国際調査報告】
2009060533.tif 000009
2009060533.tif 000010
2009060533.tif 000011
2009060533.tif 000012