(57)【要約】複数の走査電極および複数の維持電極と、複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルをサブフィールド法で駆動する駆動装置であって、走査電極駆動回路は、サブフィールドの初期化期間における第１の期間に複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、第１の期間において複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことを電位検出回路が検出した際に、維持電極駆動回路は、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加する。
2009107341.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
前記複数の走査電極を駆動する走査電極駆動回路と、
前記複数の維持電極を駆動する維持電極駆動回路と、
電位検出回路とを備え、
前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に前記複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、
前記電位検出回路は、前記第１の期間において前記複数の走査電極が前記第１の電位よりも低く前記第２の電位よりも高い第３の電位になったことを検出し、
前記維持電極駆動回路は、前記電位検出回路による前記第３の電位の検出に応答して、前記複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加する、プラズマディスプレイパネルの駆動装置。
【請求項２】
前記維持電極駆動回路は、前記電位検出回路による前記第３の電位の検出に応答して前記複数の維持電極をフローティング状態にする、請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記電位検出回路は、前記第１の期間において前記複数の走査電極の電位が前記第３の電位から前記第２の電位に下降するまでの間に切替信号を発生し、
前記維持電極駆動回路は、前記切替信号が発生されている間に前記複数の維持電極に前記第２のランプ波形を印加する、請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記維持電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの書込み期間に前記複数の維持電極を前記第４の電位に保持する、請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、
前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に前記複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加するステップと、
前記第１の期間において前記複数の走査電極が前記第１の電位よりも低く前記第２の電位よりも高い第３の電位になったことを検出するステップと、
前記第３の電位の検出に応答して、前記複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するステップとを備える、プラズマディスプレイパネルの駆動方法。
【請求項６】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
前記駆動装置は、
前記複数の走査電極を駆動する走査電極駆動回路と、
前記複数の維持電極を駆動する維持電極駆動回路と、
電位検出回路とを備え、
前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に前記複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、
前記電位検出回路は、前記第１の期間において前記複数の走査電極が前記第１の電位よりも低く前記第２の電位よりも高い第３の電位になったことを検出し、
前記維持電極駆動回路は、前記電位検出回路による前記第３の電位の検出に応答して、前記複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加する、プラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。【０００３】
前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。【０００４】
背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。【０００５】
そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。【０００６】
このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。【０００７】
パネルを駆動する方法としてはサブフィールド法が用いられている（例えば、特許文献１参照）。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。【０００８】
初期化期間においては、各走査電極に初期化パルスが印加され、各放電セルで初期化放電が行われる。それにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷が形成される。【０００９】
書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。【００１０】
続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。【００１１】
ここで、上記の初期化期間においては、各放電セルで微弱放電を発生させるために、走査電極、維持電極およびデータ電極の各々に印加する電圧を調整する（例えば特許文献２参照）。【００１２】
具体的には、初期化期間の前半部（以下、上昇期間と呼ぶ）において、走査電極に緩やかに上昇するランプ電圧を印加する。これにより、上昇期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。【００１３】
また、初期化期間の後半部（以下、下降期間と呼ぶ）において、走査電極に緩やかに下降するランプ電圧を印加する。これにより、下降期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。
【特許文献１】特開２００６−１８２９８号公報
【特許文献２】特開２００３−１５５９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記の下降期間においては、所定のタイミングで維持電極に緩やかに下降するランプ電圧を印加することにより、走査電極と維持電極との電位差を一時的に一定に維持し、走査電極と維持電極との間の放電を抑制することができる。それにより、走査電極と維持電極との間の放電量を調整することができる。【００１５】
しかしながら、下降期間における走査電極の電位の変化率には、ばらつきが生じやすい。そのため、走査電極と維持電極との間の放電量を正確に調整することが困難である。【００１６】
本発明の目的は、走査電極と維持電極との間の放電量を正確に調整することが可能なプラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【００１７】
（１）本発明の一局面に従うプラズマディスプレイパネルの駆動装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、電位検出回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、電位検出回路は、第１の期間において複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことを検出し、維持電極駆動回路は、電位検出回路による第３の電位の検出に応答して、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するものである。【００１８】
この駆動装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形が印加される。それにより、複数の走査電極と複数の維持電極との間で初期化放電が発生する。その結果、複数の走査電極および複数の維持電極の維持電極の壁電荷が書込み期間の書込み放電に適した状態に調整される。【００１９】
複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことが電位検出回路により検出されると、維持電極駆動回路により複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形が印加される。【００２０】
複数の維持電極に第２のランプ波形が印加されることにより、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間の放電が抑制される。【００２１】
このように、複数の走査電極の電位が第３の電位になったことが電位検出回路により検出されたタイミングで第２のランプ波形が複数の維持電極に印加される。それにより、第１のランプ波形の傾き（電位の変化率）にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。【００２２】
（２）維持電極駆動回路は、電位検出回路による第３の電位の検出に応答して複数の維持電極をフローティング状態にしてもよい。【００２３】
複数の維持電極がフローティング状態になると、複数の維持電極の電位は、容量結合により複数の走査電極の電位の変化に従って変化する。これにより、複数の維持電極の電位が、複数の走査電極に印加される第１のランプ波形に従って変化する。したがって、簡単な回路構成で、複数の維持電極に第２のランプ波形を印加することができる。その結果、コストの上昇が抑制される。【００２４】
（３）電位検出回路は、第１の期間において複数の走査電極の電位が第３の電位から第２の電位に下降するまでの間に切替信号を発生し、維持電極駆動回路は、切替信号が維持されている間に複数の維持電極に第２のランプ波形を印加してもよい。【００２５】
この場合、複数の走査電極の電位が第３の電位から第２の電位に下降する期間に、複数の走査電極と複数の維持電極との間の放電を確実に抑制することができる。それにより、複数の走査電極と複数の維持電極との間の放電量をより正確に調整することができる。【００２６】
（４）維持電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの書込み期間に複数の維持電極を第４の電位に保持してもよい。【００２７】
この場合、初期期間における第２のランプ波形が印加される前の期間と、書込み期間とにおいて、複数の維持電極を共通の第４の電位に保持することができる。そのため、これらの期間に複数の維持電極を異なる電位に保持する場合に比べて、維持電極駆動回路の構成を簡略化することができる。その結果、コストの削減が可能になる。【００２８】
（５）本発明の他の局面に従うプラズマディスプレイパネルの駆動方法は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加するステップと、第１の期間において複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことを検出するステップと、第３の電位の検出に応答して、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するステップとを備えるものである。【００２９】
この駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に、複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形が印加される。それにより、複数の走査電極と複数の維持電極との間で初期化放電が発生する。その結果、複数の走査電極および複数の維持電極の維持電極の壁電荷が書込み期間の書込み放電に適した状態に調整される。【００３０】
複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことが検出されると、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形が印加される。【００３１】
複数の維持電極に第２のランプ波形が印加されることにより、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間の放電が抑制される。【００３２】
このように、複数の走査電極の電位が第３の電位になったことが検出されたタイミングで第２のランプ波形が複数の維持電極に印加される。それにより、第１のランプ波形の傾き（電位の変化率）にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。【００３３】
（６）本発明のさらに他の局面に従うプラズマディスプレイ装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、電位検出回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、電位検出回路は、第１の期間において複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことを検出し、維持電極駆動回路は、電位検出回路による第３の電位の検出に応答して、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するものである。【００３４】
このプラズマディスプレイ装置においては、１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置によりプラズマディスプレイパネルが駆動される。【００３５】
複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形が印加される。それにより、複数の走査電極と複数の維持電極との間で初期化放電が発生する。その結果、複数の走査電極および複数の維持電極の維持電極の壁電荷が書込み期間の書込み放電に適した状態に調整される。【００３６】
複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことが電位検出回路により検出されると、維持電極駆動回路により複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形が印加される。【００３７】
複数の維持電極に第２のランプ波形が印加されることにより、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間の放電が抑制される。【００３８】
このように、複数の走査電極の電位が第３の電位になったことが電位検出回路により検出されたタイミングで第２のランプ波形が複数の維持電極に印加される。それにより、第１のランプ波形の傾き（電位の変化率）にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。
【発明の効果】
【００３９】
本発明によれば、複数の走査電極の電位の変化率にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。
【図面の簡単な説明】
【００４０】
【図１】図１はプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図
【図２】図２はパネルの電極配列図
【図３】図３はプラズマディスプレイ装置の回路ブロック図
【図４】図４は図３のプラズマディスプレイ装置のサブフィールド構成における駆動波形図
【図５】図５は走査電極駆動回路の構成を示す回路図
【図６】図６は制御信号の論理と走査ＩＣの状態との対応関係を示す図
【図７】図７は走査電極駆動回路に与えられる各制御信号のタイミング図
【図８】図８は走査電極駆動回路に与えられる各制御信号のタイミング図
【図９】図９は維持電極駆動回路の構成を示す回路図
【図１０】図１０は維持電極駆動回路に与えられる各制御信号のタイミング図
【図１１】図１１は維持電極駆動回路に与えられる各制御信号のタイミング図
【図１２】図１２は比較回路、電位検出回路およびその周辺部分の構成を具体的に示す回路図
【図１３】図１３はプラズマディスプレイ装置の他の構成を示す回路ブロック図
【発明を実施するための最良の形態】
【００４１】
以下、本発明の一実施の形態に係るプラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置について、図面を用いて詳細に説明する。【００４２】
（１）パネルの構成
図１は、本実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。【００４３】
プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。【００４４】
背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。【００４５】
図２は本実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。【００４６】
（２）プラズマディスプレイ装置の構成
図３は本実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。【００４７】
このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５、電位検出回路４１０および電源回路（図示せず）を備える。【００４８】
画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。【００４９】
データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。【００５０】
タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。【００５１】
走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。電位検出回路４１０は、走査電極駆動回路５３から走査電極ＳＣ１〜ＳＣｎの電位を検出し、その検出結果に応じて電位切替信号ＶＣ２を維持電極駆動回路５４に与える。【００５２】
（３）サブフィールド構成
次に、サブフィールド構成について説明する。サブフィールド法では、１フィールド（１／６０秒＝１６．６７ｍｓｅｃ）が時間軸上で複数のサブフィールドに分割され、複数のサブフィールドに輝度重みがそれぞれ設定されている。【００５３】
例えば、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと呼ぶ）に分割され、それらのサブフィールドがそれぞれ１、２、３、６、１１、１８、３０、４４、６０および８１の輝度重みを有する。【００５４】
図４は、図３のプラズマディスプレイ装置のサブフィールド構成における駆動波形図である。図４には、１本の走査電極ＳＣ１、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍの駆動波形が示される。また、図４には、１フィールドの第１ＳＦの初期化期間から第２ＳＦの維持期間までが示される。【００５５】
図４に示すように、第１ＳＦの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍの電位をＶｄａに保持し、維持電極ＳＵ１〜ＳＵｎを０Ｖ（接地電位）に保持し、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ１を印加する。【００５６】
このランプ波形Ｌ１は、放電開始電圧以下の正の電位Ｖｓｃｎから放電開始電圧を超える正の電位（Ｖｓｕｓ＋Ｖｓｅｔ）に向かって緩やかに上昇する。すると、全ての放電セルにおいて１回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上に負の壁電荷が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電荷が蓄えられる。ここで、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。【００５７】
続く初期化期間の後半部では、データ電極Ｄ１〜Ｄｍを接地電位に保持し、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅに保持し、走査電極ＳＣ１〜ＳＣｎに正の電位（Ｖｓｕｓ）から負の電位（−Ｖａｄ＋Ｖｓｅｔ２）に向かって緩やかに下降するランプ波形Ｌ２を印加する。すると、全ての放電セルにおいて２回目の微弱な初期化放電が起こる。これにより、全ての放電セルにおいて、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉの壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。【００５８】
また、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ２の印加時に、所定のタイミングで、維持電極ＳＵ１〜ＳＵｎに電位Ｖｅから電位（Ｖｅ−Ｖｈｉｚ）に緩やかに下降するランプ波形Ｌ１１を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が一時的に一定になり、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生しなくなる。【００５９】
なお、上記のランプ波形Ｌ１１および後述のランプ波形Ｌ１２は、維持電極ＳＵ１〜ＳＵｎを電源端子および接地端子から切り離してフローティング状態にすることによって形成される。詳細については後述する。【００６０】
以上のように、第１ＳＦの初期化期間では、全ての放電セルで初期化放電を発生させる全セル初期化動作が行われる。【００６１】
第１ＳＦの書込み期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅに保持し、走査電極ＳＣ１〜ＳＣｎを一旦電位（−Ｖａｄ＋Ｖｓｃｎ）に保持する。次に、１行目の走査電極ＳＣ１に負の走査パルスＰａ（＝−Ｖａｄ）を印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目において発光すべき放電セルのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄ（＝Ｖｄａ）を印加する。すると、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間で書込み放電が発生する。その結果、その放電セルの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。【００６２】
このようにして、１行目において発光すべき放電セルで書込み放電が発生して各電極上に壁電荷を蓄積させる書込み動作が行われる。一方、書込みパルスＰｄが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を１行目の放電セルからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。【００６３】
続く維持期間では、維持電極ＳＵ１〜ＳＵｎを接地電位に戻し、走査電極ＳＣ１〜ＳＣｎに維持期間の最初の維持パルスＰｓ（＝Ｖｓｕｓ）を印加する。このとき、書込み期間で書込み放電が発生した放電セルにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｋ上に正の壁電荷が蓄積される。【００６４】
書込み期間で書込み放電が発生しなかった放電セルでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。続いて、走査電極ＳＣ１〜ＳＣｎを接地電位に戻し、維持電極ＳＵ１〜ＳＵｎに維持パルスＰｓを印加する。すると、維持放電が起こった放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。【００６５】
以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓを交互に印加することにより、書込み期間において書込み放電が発生した放電セルでは維持放電が継続して行われる。【００６６】
維持パルスＰｓの印加後、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍを接地電位に保持した状態で、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ３を印加する。このランプ波形Ｌ３は、接地電位から正の電位Ｖｅｒａｓｅに向かって緩やかに上昇する。これにより、維持放電が起こった放電セルにおいて、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超え、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電が発生する。【００６７】
その結果、走査電極ＳＣｉに負の壁電荷が蓄積され、維持電極ＳＵｉに正の壁電荷が蓄積される。このとき、データ電極Ｄｋ上には正の壁電荷が蓄積される。その後、走査電極ＳＣ１〜ＳＣｎを接地電位に戻し、維持期間における維持動作を終了する。【００６８】
第２ＳＦの初期化期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅに保持し、データ電極Ｄ１〜Ｄｍを接地電位に保持し、走査電極ＳＣ１〜ＳＣｎに接地電位から負の電位（−Ｖａｄ＋Ｖｓｅｔ２）に向かって緩やかに下降するランプ波形Ｌ４を印加する。【００６９】
すると、前のサブフィールド（図４では、第１ＳＦ）の維持期間で維持放電が起こった放電セルでは微弱な初期化放電が発生する。それにより、前のサブフィールドで維持放電が起こった放電セルにおいて、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉの壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。【００７０】
前のサブフィールドで維持放電が起こらなかった放電セルにおいては、放電が発生することはなく、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。このように、第２ＳＦの初期化期間では、直前のサブフィールドで維持放電が起こった放電セルで選択的に初期化放電を発生させる選択初期化動作を行う。【００７１】
また、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ４の印加時に、所定のタイミングで、維持電極ＳＵ１〜ＳＵｎに電位Ｖｅから電位（Ｖｅ−Ｖｈｉｚ）に緩やかに下降するランプ波形Ｌ１２を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が一時的に一定になり、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生しなくなる。【００７２】
第２ＳＦの書込み期間においては、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して第１ＳＦの書込み期間と同様の駆動波形を印加する。【００７３】
第２ＳＦの維持期間においては、第１ＳＦの維持期間と同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓを交互に印加する。それにより、書込み期間において書込み放電が発生した放電セルで維持放電が行われる。【００７４】
また、第３ＳＦ以降のサブフィールドでは、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して第２ＳＦと同様の駆動波形を印加する。【００７５】
ところで、本実施の形態において、維持電極ＳＵ１〜ＳＵｎに印加される電圧Ｖｅの値は、書込み期間に書込み動作を良好に行うための値に設定されている。この場合、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ２，Ｌ４の印加時に、維持電極ＳＵ１〜ＳＵｎの電位をＶｅに保持したままであると、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が必要以上に大きくなる。そのため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で過剰に放電が発生する。【００７６】
そこで、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を調整するため、所定のタイミングで維持電極ＳＵ１〜ＳＵｎにランプ波形Ｌ１１，Ｌ１２を印加する。この場合、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が一時的に一定に保持される。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で過剰に放電が発生することが防止される。【００７７】
しかしながら、走査電極ＳＣ１〜ＳＣｎに印加されるランプ波形Ｌ２，Ｌ４の傾きにはばらつきが生じやすい。そのため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することは困難である。それにより、書込み期間の開始時に、走査電極ＳＣ１〜ＳＣｎまたは維持電極ＳＵ１〜ＳＵｎ上の壁電荷の量が過剰になったり、または不足したりする。その結果、書込み期間および維持期間において、誤放電等の不具合が発生しやすくなる。【００７８】
本実施の形態では、走査電極ＳＣ１〜ＳＣｎの電位の変化に基づいて、維持電極ＳＵ１〜ＳＵｎにランプ波形Ｌ１１，Ｌ１２を印加するタイミングを制御する。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することが可能になる。以下、その詳細を説明する。【００７９】
（４）走査電極駆動回路
（４−１）走査電極駆動回路の構成
図５は走査電極駆動回路５３の構成を示す回路図である。図５に示すように、走査電極駆動回路５３は、駆動回路ＤＲ、直流電源２００、制御信号発生回路２５０、回収回路３００、比較回路４００、ダイオードＤ１０，Ｄ１１およびｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ９を含む。【００８０】
駆動回路ＤＲは、複数の走査ＩＣ１００を含む。各走査ＩＣ１００は、ノードＮ１とノードＮ２との間に接続されるとともに、走査電極ＳＣ１〜ＳＣｎの各々に接続される。各走査ＩＣ１００は、対応する走査電極ＳＣ１〜ＳＣｎをノードＮ１およびノードＮ２に選択的に接続する。【００８１】
制御信号発生回路２５０は、図３のタイミング発生回路５５から与えられるタイミング信号および後述する比較回路４００から与えられる電位切替信号ＶＣ１に基づいて駆動回路ＤＲに制御信号Ｓ５１，Ｓ５２を与える。それにより、走査ＩＣ１００の状態が制御される。走査ＩＣ１００の詳細については後述する。【００８２】
電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。ノードＮ２とノードＮ３との間には、保護抵抗Ｒ１が接続される。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。【００８３】
トランジスタＱ３は、電圧（Ｖｓｅｔ＋（Ｖｓｕｓ−Ｖｓｃｎ））を受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号Ｓ３が与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号Ｓ４が与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号Ｓ５が与えられる。制御信号Ｓ４は制御信号Ｓ５の反転信号である。【００８４】
また、トランジスタＱ３，Ｑ５にはゲート抵抗ＲＧおよびコンデンサＣＧが接続される。なお、トランジスタＱ６にもゲート抵抗およびコンデンサが接続されるが、図示は省略する。【００８５】
トランジスタＱ６は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ５との間に接続される。トランジスタＱ６のベースには制御信号Ｓ６が与えられる。トランジスタＱ７は、ノードＮ４とノードＮ５との間に接続される。トランジスタＱ７のゲートには制御信号Ｓ７が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号Ｓ８が与えられる。【００８６】
電圧Ｖｅｒｓを受ける電源端子Ｖ１４とノードＮ４との間に、トランジスタＱ９およびダイオードＤ１１が接続される。トランジスタＱ９のベースには制御信号Ｓ９が与えられる。【００８７】
回収回路３００は、ノードＮ４とノードＮ５との間に接続される。回収回路３００は、上記の維持期間において、複数の放電セルから電荷を回収して蓄積するとともに、蓄積した電荷を再び複数の放電セルに与える。【００８８】
比較回路４００は、電源端子Ｖ１２とノードＮ１との間に接続される。比較回路４００は、ノードＮ１の電位の変化に基づいて電位切替信号ＶＣ１を発生し、制御信号発生回路２５０に与える。【００８９】
また、電位検出回路４１０が電源端子Ｖ１２とノードＮ１との間に接続される。電位検出回路４１０は、ノードＮ１の電位の変化に基づいて電位切替信号ＶＣ２を発生する。【００９０】
なお、比較回路４００の詳細および電位検出回路４１０の詳細については後述する。【００９１】
（４−２）走査ＩＣの詳細
走査ＩＣ１００の詳細について説明する。制御信号発生回路２５０から出力される制御信号Ｓ５１，Ｓ５２の論理に応じて、走査ＩＣ１００の状態が切り替わる。図６は、制御信号Ｓ５１，Ｓ５２の論理と走査ＩＣ１００の状態との対応関係を示す図である。【００９２】
図６に示すように、制御信号Ｓ５１，Ｓ５２がともにハイレベル（Ｈｉ）である場合、各走査ＩＣ１００は“Ａｌｌ‐Ｈｉ”（オールハイ）の状態になる。“Ａｌｌ‐Ｈｉ”の状態では、全ての走査ＩＣ１００が、対応する走査電極をノードＮ２に接続する。すなわち、走査電極ＳＣ１〜ＳＣｎの電位がノードＮ２およびノードＮ３の電位と等しくなる。【００９３】
制御信号Ｓ５１がハイレベルであり、制御信号Ｓ５２がローレベル（Ｌｏ）である場合、各走査ＩＣ１００が“Ａｌｌ‐Ｌｏ”（オールロー）の状態になる。“Ａｌｌ‐Ｌｏ”の状態では、全ての走査ＩＣ１００が、対応する走査電極をノードＮ１に接続する。すなわち、走査電極ＳＣ１〜ＳＣｎの電位がノードＮ１の電位と等しくなる。【００９４】
制御信号Ｓ５１がローレベルであり、制御信号Ｓ５２がハイレベルである場合、各走査ＩＣ１００が“ＤＡＴＡ”（データ）の状態になる。“ＤＡＴＡ”の状態では、各走査ＩＣ１００が順に対応する走査電極をノードＮ１に接続する。この場合、書込み期間において、走査電極ＳＣ１〜ＳＣｎに順に書込みパルスが印加される。【００９５】
制御信号Ｓ５１，Ｓ５２がともにローレベルである場合、各走査ＩＣ１００が“ＨｉＺ”（ハイインピーダンス）の状態になる。“ＨｉＺ”の状態では、全ての走査ＩＣ１００が、対応する走査電極をノードＮ１およびノードＮ２から切り離す。【００９６】
（４−３）走査電極駆動回路の動作
走査電極駆動回路５３の動作について説明する。図７および図８は、走査電極駆動回路５３に与えられる各制御信号のタイミング図である。図７は第１ＳＦの初期化期間および書込み期間における各制御信号のタイミング図であり、図８は第２ＳＦの初期化期間および書込み期間における各制御信号のタイミング図である。【００９７】
なお、図７および図８の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。【００９８】
図７に示すように、第１ＳＦにおける初期化期間の開始時点ｔ０では、制御信号Ｓ５１がハイレベルにあり、制御信号Ｓ５２がローレベルにある。それにより、走査ＩＣ１００が“Ａｌｌ‐Ｌｏ”の状態になっている。また、制御信号Ｓ３，Ｓ５，Ｓ６がローレベルにあり、制御信号Ｓ４，Ｓ７，Ｓ８がハイレベルにある。それにより、トランジスタＱ３，Ｑ５，Ｑ６がオフし、トランジスタＱ４，Ｑ７，Ｑ８がオンしている。【００９９】
したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態であるので、走査電極ＳＣ１の電位は接地電位となっている。【０１００】
時点ｔ１で、制御信号Ｓ５２がハイレベルになる。それにより、走査ＩＣ１００が “Ａｌｌ‐Ｈｉ”の状態になる。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。【０１０１】
時点ｔ２で、制御信号Ｓ３がハイレベルになり、制御信号Ｓ７，Ｓ８がローレベルになる。それにより、トランジスタＱ３がオンし、トランジスタＱ７，Ｑ８がオフする。それにより、トランジスタＱ３に接続されたゲート抵抗ＲＧおよびコンデンサＣＧにより構成されるＲＣ積分回路により、ノードＮ１の電位ＶＦＧＮＤが（Ｖｓｅｔ＋（Ｖｓｕｓ−Ｖｓｃｎ）まで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦが（Ｖｓｕｓ＋Ｖｓｅｔ）まで緩やかに上昇する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｈｉ”の状態であるので、走査電極ＳＣ１の電位が（Ｖｓｕｓ＋Ｖｓｅｔ）まで緩やかに上昇する。【０１０２】
時点ｔ３で、制御信号Ｓ３がローレベルになり、制御信号Ｓ６，Ｓ７がハイレベルになる。それにより、トランジスタＱ３がオフし、トランジスタＱ６，Ｑ７がオンする。その結果、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下し、ノードＮ３の電位ＶｓｃｎＦが（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｈｉ”の状態であるので、走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。【０１０３】
時点ｔ４で、制御信号Ｓ５２がローレベルになる。それにより、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態になる。このとき、ノードＮ１の電位ＶＦＧＮＤの電位はＶｓｕｓとなっているので、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。【０１０４】
時点ｔ５で、制御信号Ｓ４，Ｓ６，Ｓ７がローレベルになり、制御信号Ｓ５，Ｓ８がハイレベルになる。それにより、トランジスタＱ４，Ｑ６，Ｑ７がオフし、トランジスタＱ５，Ｑ８がオンする。その結果、トランジスタＱ５に接続されたゲート抵抗ＲＧおよびコンデンサＣＧにより構成されるＲＣ積分回路により、ノードＮ１の電位ＶＦＧＮＤが（−Ｖａｄ）に向かって緩やかに低下する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態にあるので。走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。【０１０５】
走査電極ＳＣ１の電位（ノードＮ１の電位）が（−Ｖａｄ＋Ｖｓｅｔ２）になる時点ｔ６で、制御信号Ｓ５１がローレベルになり、制御信号Ｓ５２がハイレベルになる。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。【０１０６】
書込み期間には、走査ＩＣ１００が“ＤＡＴＡ”の状態に維持される。それにより、走査電極ＳＣ１〜ＳＣｎが順にノードＮ１に接続される。このとき、ノードＮ１の電位ＶＦＧＮＤは（−Ｖａｄ）になっている。そのため、走査電極ＳＣ１〜ＳＣｎの電位が順に（−Ｖａｄ）まで低下する。図７においては、時点ｔ７〜ｔ８の期間に走査電極ＳＣ１の電位が（−Ｖａｄ）に低下する。【０１０７】
図８に示すように、第２ＳＦにおける初期化期間の開始時点ｔ１０では、制御信号Ｓ５１がハイレベルにあり、制御信号Ｓ５２がローレベルにある。それにより、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態になっている。また、制御信号Ｓ３，Ｓ５，Ｓ６がローレベルにあり、制御信号Ｓ４，Ｓ７，Ｓ８がハイレベルにある。それにより、トランジスタＱ３，Ｑ５，Ｑ６がオフし、トランジスタＱ４，Ｑ７，Ｑ８がオンしている。【０１０８】
したがって、ノードＮ１の電位ＶＦＧＮＤは接地電位となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態であるので、走査電極ＳＣ１の電位は接地電位となっている。【０１０９】
時点ｔ１１で制御信号Ｓ４，Ｓ７がローレベルになり、制御信号Ｓ５がハイレベルになる。それにより、トランジスタＱ４，Ｑ７がオフになり、トランジスタＱ５がオンになる。その結果、トランジスタＱ５に接続されたゲート抵抗ＲＧおよびコンデンサＣＧにより構成されるＲＣ積分回路により、ノードＮ１の電位ＶＦＧＮＤが（−Ｖａｄ）に向かって緩やかに低下する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態であるので、走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。【０１１０】
走査電極ＳＣ１の電位（ノードＮ１の電位）が（−Ｖａｄ＋Ｖｓｅｔ２）になる時点ｔ１２で、制御信号Ｓ５１がローレベルになり、制御信号Ｓ５２がハイレベルになる。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。【０１１１】
書込み期間には、各制御信号が第１ＳＦの書込み期間と同様に変化する。また、第３ＳＦ以降のサブフィールドでは、各制御信号が第２ＳＦと同様に変化する。【０１１２】
（５）維持電極駆動回路
（５−１）維持電極駆動回路の構成
図９は、維持電極駆動回路５４の構成を示す回路図である。図９に示すように、維持電極駆動回路５４は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ２１〜Ｑ２４，Ｑ２５ａ，Ｑ２５ｂ、ダイオードＤ２１〜Ｄ２３、回収コイルＬＡ、コンデンサＣ２１，Ｃ２２および制御信号発生回路４５０を含む。【０１１３】
トランジスタＱ２１は、電源端子Ｖ２１とノードＮ２１との間に接続され、ゲートには制御信号Ｓ２１が与えられる。電源端子Ｖ２１には、電圧Ｖｓｕｓが印加される。ノードＮ２１は、維持電極ＳＵ１〜ＳＵｎに接続される。【０１１４】
トランジスタＱ２２は、ノードＮ２１と接地端子との間に接続され、ゲートには制御信号Ｓ２２が与えられる。回収コイルＬＡは、ノードＮ２１とノードＮ２２との間に接続される。【０１１５】
ノードＮ２２とノードＮ２３との間において、ダイオードＤ２１およびトランジスタＱ２３が直列に接続され、ダイオードＤ２２およびトランジスタＱ２３が直列に接続される。トランジスタＱ２３のゲートには制御信号Ｓ２３が与えられ、トランジスタＱ２４のゲートには制御信号Ｓ２４が与えられる。コンデンサＣ２１は、ノードＮ２３と接地端子との間に接続される。【０１１６】
トランジスタＱ２５ａ，Ｑ２５ｂは、ノードＮ２１とノードＮ２４との間に直列に接続される。トランジスタＱ２５ａ，Ｑ２５ｂのゲートには、制御信号発生回路４５０から共通の制御信号Ｓ２５が与えられる。制御信号発生回路４５０は、トランジスタＱ２５ａ，Ｑ２５ｂのオンオフを制御する。【０１１７】
制御信号発生回路４５０には、電位検出回路４１０が接続される。電位検出回路４１０から制御信号発生回路４５０に電位切替信号ＶＣ２が与えられる。詳細は後述する。【０１１８】
コンデンサＣ２２は、ノードＮ２４と接地端子との間に接続される。ダイオードＤ２３は、電源端子Ｖ２２とノードＮ２４との間に接続される。電源端子Ｖ２２には、電圧Ｖｅが印加される。【０１１９】
（５−２）維持電極駆動回路の動作
維持電極駆動回路５４の動作について説明する。図１０および図１１は、維持電極駆動回路５４に与えられる各制御信号のタイミング図である。図１０は第１ＳＦの初期化期間および書込み期間における各制御信号のタイミング図であり、図１１は第２ＳＦの初期化期間および書込み期間における各制御信号のタイミング図である。【０１２０】
なお、図１０および図１１の最上段には、図７および図８に示した走査電極ＳＣ１の電位の変化が参考に示される。その下の段に維持電極ＳＵ１〜ＳＵｎの電位の変化が示される。【０１２１】
図１０に示すように、第１ＳＦにおける初期化期間の開始時点ｔ０では、制御信号Ｓ２１，Ｓ２３，Ｓ２４，Ｓ２５がローレベルにあり、制御信号Ｓ２２がハイレベルにある。それにより、トランジスタＱ２１，Ｑ２３，Ｑ２４，Ｑ２５ａ，Ｑ２５ｂがオフし、トランジスタＱ２２がオンしている。したがって、ノードＮ２１が接地電位となっており、維持電極ＳＵ１〜ＳＵｎの電位が接地電位となっている。【０１２２】
走査電極ＳＣ１の電位が下降し始める時点ｔ５で、制御信号Ｓ２２がローレベルになり、制御信号Ｓ２５がハイレベルになる。それにより、トランジスタＱ２２がオフし、トランジスタＱ２５ａ，Ｑ２５ｂがオンする。その結果、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。【０１２３】
走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になる時点ｔ６ａで、制御信号Ｓ２５がローレベルになり、トランジスタＱ２５ａ，Ｑ２５ｂがオフする。この場合、維持電極ＳＵ１〜ＳＵｎが電源端子および接地端子のいずれからも切り離された状態（フローティング状態）になる。そのため、維持電極ＳＵ１〜ＳＵｎの電位が容量結合により走査電極ＳＣ１〜ＳＣｎの電位の変化に伴って変化する。すなわち、維持電極ＳＵ１〜ＳＵｎの電位が電位Ｖｅから緩やかに下降し、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差がほぼ一定に保たれる。【０１２４】
時点６ａにおいては、電位検出回路４１０から出力される電位切替信号ＶＣ２に基づいてトランジスタＱ２５ａ，Ｑ２５ｂのオンオフが切り替えられる。電位検出回路４１０および電位切替信号ＶＣ２の詳細については後述する。【０１２５】
時点ｔ６で、制御信号Ｓ２５がハイレベルになる。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオンする。その結果、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。書込み期間には、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。【０１２６】
図１１に示すように、第２ＳＦにおける初期化期間の開始時点ｔ１０では、制御信号Ｓ２１〜Ｓ２４がローレベルにあり、制御信号Ｓ２５がハイレベルにある。そのため、トランジスタＱ２１〜Ｑ２４がオフし、トランジスタＱ２５ａ，Ｑ２５ｂがオンしている。そのため、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。【０１２７】
時点ｔ１１で走査電極ＳＣ１の電位が下降し始め、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になる時点ｔ１２ａで、制御信号Ｓ２５がローレベルになる。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオフする。この場合、維持電極ＳＵ１〜ＳＵｎが電源端子および接地端子のいずれからも切り離された状態（フローティング状態）になる。そのため、維持電極ＳＵ１〜ＳＵｎの電位が容量結合により走査電極ＳＣ１〜ＳＣｎの電位の変化に伴って変化する。すなわち、維持電極ＳＵ１〜ＳＵｎの電位が電位Ｖｅから緩やかに下降し、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の電位差がほぼ一定に保たれる。【０１２８】
上記の時点ｔ６ａと同様に、時点ｔ１２ａにおいては、電位検出回路４１０から出力される電位切替信号ＶＣ２に基づいてトランジスタＱ２５ａ，Ｑ２５ｂのオンオフが切り替えられる。【０１２９】
時点ｔ１２で、制御信号Ｓ２５がハイレベルになる。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオンする。その結果、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。書込み期間には、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。【０１３０】
（６）比較回路および電位検出回路の詳細
（６−１）比較回路および電位検出回路の構成
走査電極駆動回路５３の比較回路４００および電位検出回路４１０の詳細について説明する。図１２は、比較回路４００、電位検出回路４１０およびその周辺部分の構成を具体的に示す回路図である。【０１３１】
図１２に示すように、比較回路４００は、コンパレータＣＮ１、ＡＮＤゲート回路ＡＧ１および電源Ｖ３１を含む。コンパレータＣＮ１の負側の入力端子はノードＮ１に接続される。コンパレータＣＮ１の正側の入力端子は、電源Ｖ３１を介して電源端子Ｖ１２に接続される。電源Ｖ３１は電圧Ｖｓｅｔ２を保持する。それにより、コンパレータＣＮ１の正側の入力端子の電位は（−Ｖａｄ＋Ｖｓｅｔ２）に保持される。【０１３２】
コンパレータＣＮ１の出力端子は、ＡＮＤゲート回路ＡＧ１の一方の入力端子に接続される。ＡＮＤゲート回路ＡＧ１の他方の入力端子には、制御信号Ｓ３１が与えられる。ＡＮＤゲート回路ＡＧ１の出力端子から電位切替信号ＶＣ１が出力され、制御信号発生回路２５０に与えられる。【０１３３】
電位検出回路４１０は、コンパレータＣＮ２、ＡＮＤゲート回路ＡＧ２および電源Ｖ３２を含む。コンパレータＣＮ２の負側の入力端子はノードＮ１に接続される。コンパレータＣＮ２の正側の入力端子は、電源Ｖ３２を介して電源端子Ｖ１２に接続される。電源Ｖ３２は電圧（Ｖｓｅｔ２＋Ｖｈｉｚ）を保持する。それにより、コンパレータＣＮ２の正側の入力端子の電位は（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）に保持される。【０１３４】
コンパレータＣＮ２の出力端子は、ＡＮＤゲート回路ＡＧ２の一方の入力端子に接続される。ＡＮＤゲート回路ＡＧ２の他方の入力端子には、制御信号Ｓ３２が与えられる。ＡＮＤゲート回路ＡＧ２の出力端子から電位切替信号ＶＣ２が出力され、図９の維持電極駆動回路５４の制御信号発生回路４５０に与えられる。【０１３５】
なお、図１２の例では、ノードＮ１と電源端子Ｖ１２との間にｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ５ａが接続されている。トランジスタＱ５がオフした状態でトランジスタＱ５ａがオンすることにより、ノードＮ１の電位が瞬時に−Ｖａｄに下降する。【０１３６】
（６−２）電位切替信号
走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ２，Ｌ４が印加される際には、電位切替信号ＶＣ１に基づいて走査電極駆動回路５３の走査ＩＣ１００が制御され、電位切替信号ＶＣ２に基づいて維持電極駆動回路５４のトランジスタＱ２５ａ，Ｑ２５ｂが制御される。以下、電位切替信号ＶＣ１，ＶＣ２の変化について具体的に説明する。【０１３７】
図１０の時点ｔ５〜ｔ６の期間に、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ２が印加される。この場合、時点ｔ５〜ｔ６ａまでの期間には、走査電極駆動回路５３のノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）よりも高い。【０１３８】
そのため、図１２の比較回路４００において、コンパレータＣＮ１の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がローレベルになる。この場合、制御信号発生回路２５０が制御信号Ｓ５１をハイレベルに維持し、制御信号Ｓ５２をローレベルに維持する。【０１３９】
同様に、電位検出回路４１０において、コンパレータＣＮ２の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ２から出力される電位切替信号ＶＣ２がローレベルになる。この場合、維持電極駆動回路５４の制御信号発生回路４５０が制御信号Ｓ２５をハイレベルに維持する。【０１４０】
時点ｔ６ａでノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になると、電位検出回路４１０において、コンパレータＣＮ２の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３２はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ２の出力端子から出力される電位切替信号ＶＣ２がハイレベルになる。【０１４１】
維持電極駆動回路５４の制御信号発生回路４５０は、時点ｔ６ａにおける電位切替信号ＶＣ２の変化に応じて、制御信号Ｓ２５をローレベルにする。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオフし、維持電極ＳＵ１〜ＳＵｎがフローティング状態になる。その結果、維持電極ＳＵ１〜ＳＵｎの電位が走査電極ＳＣ１〜ＳＣｎの電位とともに下降する。【０１４２】
時点ｔ６でノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）になると、比較回路４００において、コンパレータＣＮ１の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３１はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がハイレベルになる。【０１４３】
走査電極駆動回路５３の制御信号発生回路２５０は、時点ｔ６における電位切替信号ＶＣ１の変化に応じて、制御信号Ｓ５１をローレベルにし、制御信号Ｓ５２をハイレベルにする。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）に上昇する。また、このとき維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。【０１４４】
また、図１１の時点ｔ１１〜ｔ１２の期間に、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ４が印加される。この場合、時点ｔ１１〜ｔ１２ａまでの期間には、走査電極駆動回路５３のノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）よりも高い。【０１４５】
そのため、比較回路４００において、コンパレータＣＮ１の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がローレベルになる。この場合、制御信号発生回路２５０が制御信号Ｓ５１をハイレベルに維持し、制御信号Ｓ５２をローレベルに維持する。【０１４６】
同様に、電位検出回路４１０において、コンパレータＣＮ２の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ２の出力端子の電位がローレベルになり、電位切替信号ＶＣ２がローレベルになる。この場合、制御信号発生回路４５０が制御信号Ｓ２５をハイレベルに維持する。【０１４７】
時点ｔ１２ａでノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になると、電位検出回路４１０において、コンパレータＣＮ２の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３２はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ２から出力される電位切替信号ＶＣ２がハイレベルになる。【０１４８】
維持電極駆動回路５４の制御信号発生回路４５０は、時点ｔ１２ａにおける電位切替信号ＶＣ２の変化に応じて、制御信号Ｓ２５をローレベルにする。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオフし、維持電極ＳＵ１〜ＳＵｎがフローティング状態になる。その結果、維持電極ＳＵ１〜ＳＵｎの電位が走査電極ＳＣ１〜ＳＣｎの電位とともに下降する。【０１４９】
時点ｔ１２でノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）になると、比較回路４００において、コンパレータＣＮ１の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３１はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がハイレベルになる。【０１５０】
走査電極駆動回路５３の制御信号発生回路２５０は、時点ｔ１２における電位切替信号ＶＣ１の変化に応じて、制御信号Ｓ５１をローレベルにし、制御信号Ｓ５２をハイレベルにする。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）に上昇する。また、このとき維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。【０１５１】
このように、走査電極駆動回路５３のノードＮ１の電位の変化に基づいて電位切替信号ＶＣ１，ＶＣ２が変化し、それに応じて走査ＩＣ１００の状態およびトランジスタＱ２５ａ，Ｑ２５ｂのオンオフが制御される。【０１５２】
（７）実施の形態の効果
本実施の形態では、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ２，Ｌ４の印加時に、一時的に維持電極ＳＵ１〜ＳＵｎがフローティング状態になる。その期間には、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生しない。それにより、初期化期間における走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を任意に調整することが可能になる。【０１５３】
維持電極ＳＵ１〜ＳＵｎをフローティング状態にするタイミングは、走査電極ＳＣ１〜ＳＣｎの電位の変化に基づいて制御される。それにより、ランプ波形Ｌ２，Ｌ４の傾きにばらつきがあっても、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することが可能になる。したがって、書込み期間および維持期間において良好に放電を発生させるためのマージンを十分に確保することができる。その結果、誤放電等の不具合の発生を確実に防止することができる。【０１５４】
なお、維持電極ＳＵ１〜ＳＵｎをフローティング状態にするための走査電極ＳＣ１〜ＳＣｎの電位のしきい値（本例では−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）は、例えば反復的な実験または種々の計算等により適切に設定される。【０１５５】
また、本実施の形態では、初期化期間において維持電極ＳＵ１〜ＳＵｎがフローティング状態とされる前、すなわち、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生する際に、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。この場合、初期化期間および書込み期間において、共通の電源端子Ｖ２２を用いて維持電極ＳＵ１〜ＳＵｎの電位を保持することができる。それにより、維持電極駆動回路５４の構成を簡略化することができ、コストを削減することが可能になる。【０１５６】
（８）他の実施の形態
上記実施の形態においては、電位検出回路４１０から維持電極駆動回路５４に与えられる電位切替信号ＶＣ２に基づいて、維持電極ＳＵ１〜ＳＵｎがフローティング状態とされるタイミングが制御されるが、他の方法でそのタイミングが制御されてもよい。【０１５７】
図１３は、プラズマディスプレイ装置の他の構成を示す回路ブロック図である。図１３の例では、電位検出回路４１０が、電位切替信号ＶＣ２をタイミング発生回路５５に与える。その電位切替信号ＶＣ２に基づいて、タイミング発生回路５５がタイミング信号を発生し、維持電極駆動回路５４に与える。それにより、維持電極ＳＵ１〜ＳＵｎがフローティング状態になるタイミングが制御される。【０１５８】
この場合にも、維持電極ＳＵ１〜ＳＵｎをフローティング状態とするタイミングを正確に制御することができる。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することが可能になる。【０１５９】
また、上記実施の形態においては、維持電極ＳＵ１〜ＳＵｎをハイインピーダンス状態にすることにより、維持電極ＳＵ１〜ＳＵｎにランプ波形Ｌ１１，Ｌ１２を印加しているが、これに限らず、ランプ波形Ｌ１１，Ｌ１２を形成する回路（例えば積分回路）を維持電極駆動回路５４に設けてもよい。【０１６０】
また、上記実施の形態においては、第１ＳＦにおいて全セル初期化動作を行っているが、第１ＳＦにおいて選択初期化動作を行い、第２ＳＦ以降のいずれかのＳＦにおいて全セル初期化動作を行ってもよい。【０１６１】
（９）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。【０１６２】
上記実施の形態では、時点ｔ５〜ｔ６の期間または時点ｔ１１〜ｔ１２の期間が第１の期間の例であり、Ｖｓｕｓまたは接地電位が第１の電位の例であり、（−Ｖａｄ＋Ｖｓｅｔ２）が第２の電位の例であり、ランプ波形Ｌ２，Ｌ４が第１のランプ波形の例である。また、電位切替信号ＶＣ２が切替信号の例であり、（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）が第３の電位の例であり、Ｖｅが第４の電位の例であり、（Ｖｅ−Ｖｈｉｚ）が第５の電位の例であり、ランプ波形Ｌ１１，Ｌ１２が第２のランプ波形の例である。【０１６３】
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
【産業上の利用可能性】
【０１６４】
本発明は、種々の画像を表示する表示装置に利用することができる。
【図１】
2009107341.tif 000003
【図２】
2009107341.tif 000004
【図３】
2009107341.tif 000005
【図４】
2009107341.tif 000006
【図５】
2009107341.tif 000007
【図６】
2009107341.tif 000008
【図７】
2009107341.tif 000009
【図８】
2009107341.tif 000010
【図９】
2009107341.tif 000011
【図１０】
2009107341.tif 000012
【図１１】
2009107341.tif 000013
【図１２】
2009107341.tif 000014
【図１３】
2009107341.tif 000015
【手続補正書】
【提出日】平成22年8月20日(2010.8.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。
【０００３】
前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。
【０００４】
背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。
【０００５】
そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。
【０００６】
このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。
【０００７】
パネルを駆動する方法としてはサブフィールド法が用いられている（例えば、特許文献１参照）。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
【０００８】
初期化期間においては、各走査電極に初期化パルスが印加され、各放電セルで初期化放電が行われる。それにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷が形成される。
【０００９】
書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。
【００１０】
続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。
【００１１】
ここで、上記の初期化期間においては、各放電セルで微弱放電を発生させるために、走査電極、維持電極およびデータ電極の各々に印加する電圧を調整する（例えば特許文献２参照）。
【００１２】
具体的には、初期化期間の前半部（以下、上昇期間と呼ぶ）において、走査電極に緩やかに上昇するランプ電圧を印加する。これにより、上昇期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。
【００１３】
また、初期化期間の後半部（以下、下降期間と呼ぶ）において、走査電極に緩やかに下降するランプ電圧を印加する。これにより、下降期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。
【特許文献１】特開２００６−１８２９８号公報
【特許文献２】特開２００３−１５５９９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記の下降期間においては、所定のタイミングで維持電極に緩やかに下降するランプ電圧を印加することにより、走査電極と維持電極との電位差を一時的に一定に維持し、走査電極と維持電極との間の放電を抑制することができる。それにより、走査電極と維持電極との間の放電量を調整することができる。
【００１５】
しかしながら、下降期間における走査電極の電位の変化率には、ばらつきが生じやすい。そのため、走査電極と維持電極との間の放電量を正確に調整することが困難である。
【００１６】
本発明の目的は、走査電極と維持電極との間の放電量を正確に調整することが可能なプラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【００１７】
（１）本発明の一局面に従うプラズマディスプレイパネルの駆動装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、電位検出回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、電位検出回路は、第１の期間において複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことを検出し、維持電極駆動回路は、電位検出回路による第３の電位の検出に応答して、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するものである。
【００１８】
この駆動装置においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形が印加される。それにより、複数の走査電極と複数の維持電極との間で初期化放電が発生する。その結果、複数の走査電極および複数の維持電極の壁電荷が書込み期間の書込み放電に適した状態に調整される。
【００１９】
複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことが電位検出回路により検出されると、維持電極駆動回路により複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形が印加される。
【００２０】
複数の維持電極に第２のランプ波形が印加されることにより、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間の放電が抑制される。
【００２１】
このように、複数の走査電極の電位が第３の電位になったことが電位検出回路により検出されたタイミングで第２のランプ波形が複数の維持電極に印加される。それにより、第１のランプ波形の傾き（電位の変化率）にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。
【００２２】
（２）維持電極駆動回路は、電位検出回路による第３の電位の検出に応答して複数の維持電極をフローティング状態にしてもよい。
【００２３】
複数の維持電極がフローティング状態になると、複数の維持電極の電位は、容量結合により複数の走査電極の電位の変化に従って変化する。これにより、複数の維持電極の電位が、複数の走査電極に印加される第１のランプ波形に従って変化する。したがって、簡単な回路構成で、複数の維持電極に第２のランプ波形を印加することができる。その結果、コストの上昇が抑制される。
【００２４】
（３）電位検出回路は、第１の期間において複数の走査電極の電位が第３の電位から第２の電位に下降するまでの間に切替信号を発生し、維持電極駆動回路は、切替信号が発生されている間に複数の維持電極に第２のランプ波形を印加してもよい。
【００２５】
この場合、複数の走査電極の電位が第３の電位から第２の電位に下降する期間に、複数の走査電極と複数の維持電極との間の放電を確実に抑制することができる。それにより、複数の走査電極と複数の維持電極との間の放電量をより正確に調整することができる。
【００２６】
（４）維持電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの書込み期間に複数の維持電極を第４の電位に保持してもよい。
【００２７】
この場合、初期期間における第２のランプ波形が印加される前の期間と、書込み期間とにおいて、複数の維持電極を共通の第４の電位に保持することができる。そのため、これらの期間に複数の維持電極を異なる電位に保持する場合に比べて、維持電極駆動回路の構成を簡略化することができる。その結果、コストの削減が可能になる。
【００２８】
（５）本発明の他の局面に従うプラズマディスプレイパネルの駆動方法は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加するステップと、第１の期間において複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことを検出するステップと、第３の電位の検出に応答して、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するステップとを備えるものである。
【００２９】
この駆動方法においては、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に、複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形が印加される。それにより、複数の走査電極と複数の維持電極との間で初期化放電が発生する。その結果、複数の走査電極および複数の維持電極の壁電荷が書込み期間の書込み放電に適した状態に調整される。
【００３０】
複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことが検出されると、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形が印加される。
【００３１】
複数の維持電極に第２のランプ波形が印加されることにより、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間の放電が抑制される。
【００３２】
このように、複数の走査電極の電位が第３の電位になったことが検出されたタイミングで第２のランプ波形が複数の維持電極に印加される。それにより、第１のランプ波形の傾き（電位の変化率）にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。
【００３３】
（６）本発明のさらに他の局面に従うプラズマディスプレイ装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、電位検出回路とを備え、走査電極駆動回路は、複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、電位検出回路は、第１の期間において複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことを検出し、維持電極駆動回路は、電位検出回路による第３の電位の検出に応答して、複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するものである。
【００３４】
このプラズマディスプレイ装置においては、１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置によりプラズマディスプレイパネルが駆動される。
【００３５】
複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形が印加される。それにより、複数の走査電極と複数の維持電極との間で初期化放電が発生する。その結果、複数の走査電極および複数の維持電極の維持電極の壁電荷が書込み期間の書込み放電に適した状態に調整される。
【００３６】
複数の走査電極が第１の電位よりも低く第２の電位よりも高い第３の電位になったことが電位検出回路により検出されると、維持電極駆動回路により複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形が印加される。
【００３７】
複数の維持電極に第２のランプ波形が印加されることにより、複数の走査電極と複数の維持電極との間の電位差が大きくなることが抑制される。そのため、複数の走査電極と複数の維持電極との間の放電が抑制される。
【００３８】
このように、複数の走査電極の電位が第３の電位になったことが電位検出回路により検出されたタイミングで第２のランプ波形が複数の維持電極に印加される。それにより、第１のランプ波形の傾き（電位の変化率）にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。
【発明の効果】
【００３９】
本発明によれば、複数の走査電極の電位の変化率にばらつきがあっても、複数の走査電極と複数の維持電極との間の放電量を正確に調整することが可能になる。その結果、サブフィールドの書込み期間および維持期間において、誤放電等の不具合が発生することを確実に防止することができる。
【図面の簡単な説明】
【００４０】
【図１】図１はプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図
【図２】図２はパネルの電極配列図
【図３】図３はプラズマディスプレイ装置の回路ブロック図
【図４】図４は図３のプラズマディスプレイ装置のサブフィールド構成における駆動波形図
【図５】図５は走査電極駆動回路の構成を示す回路図
【図６】図６は制御信号の論理と走査ＩＣの状態との対応関係を示す図
【図７】図７は走査電極駆動回路に与えられる各制御信号のタイミング図
【図８】図８は走査電極駆動回路に与えられる各制御信号のタイミング図
【図９】図９は維持電極駆動回路の構成を示す回路図
【図１０】図１０は維持電極駆動回路に与えられる各制御信号のタイミング図
【図１１】図１１は維持電極駆動回路に与えられる各制御信号のタイミング図
【図１２】図１２は比較回路、電位検出回路およびその周辺部分の構成を具体的に示す回路図
【図１３】図１３はプラズマディスプレイ装置の他の構成を示す回路ブロック図
【発明を実施するための最良の形態】
【００４１】
以下、本発明の一実施の形態に係るプラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置について、図面を用いて詳細に説明する。
【００４２】
（１）パネルの構成
図１は、本実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。
【００４３】
プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。
【００４４】
背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。
【００４５】
図２は本実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。
【００４６】
（２）プラズマディスプレイ装置の構成
図３は本実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。
【００４７】
このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５、電位検出回路４１０および電源回路（図示せず）を備える。
【００４８】
画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。
【００４９】
データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。
【００５０】
タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。
【００５１】
走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。電位検出回路４１０は、走査電極駆動回路５３から走査電極ＳＣ１〜ＳＣｎの電位を検出し、その検出結果に応じて電位切替信号ＶＣ２を維持電極駆動回路５４に与える。
【００５２】
（３）サブフィールド構成
次に、サブフィールド構成について説明する。サブフィールド法では、１フィールド（１／６０秒＝１６．６７ｍｓｅｃ）が時間軸上で複数のサブフィールドに分割され、複数のサブフィールドに輝度重みがそれぞれ設定されている。
【００５３】
例えば、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと呼ぶ）に分割され、それらのサブフィールドがそれぞれ１、２、３、６、１１、１８、３０、４４、６０および８１の輝度重みを有する。
【００５４】
図４は、図３のプラズマディスプレイ装置のサブフィールド構成における駆動波形図である。図４には、１本の走査電極ＳＣ１、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍの駆動波形が示される。また、図４には、１フィールドの第１ＳＦの初期化期間から第２ＳＦの維持期間までが示される。
【００５５】
図４に示すように、第１ＳＦの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍの電位をＶｄａに保持し、維持電極ＳＵ１〜ＳＵｎを０Ｖ（接地電位）に保持し、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ１を印加する。
【００５６】
このランプ波形Ｌ１は、放電開始電圧以下の正の電位Ｖｓｃｎから放電開始電圧を超える正の電位（Ｖｓｕｓ＋Ｖｓｅｔ）に向かって緩やかに上昇する。すると、全ての放電セルにおいて１回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上に負の壁電荷が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電荷が蓄えられる。ここで、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。
【００５７】
続く初期化期間の後半部では、データ電極Ｄ１〜Ｄｍを接地電位に保持し、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅに保持し、走査電極ＳＣ１〜ＳＣｎに正の電位（Ｖｓｕｓ）から負の電位（−Ｖａｄ＋Ｖｓｅｔ２）に向かって緩やかに下降するランプ波形Ｌ２を印加する。すると、全ての放電セルにおいて２回目の微弱な初期化放電が起こる。これにより、全ての放電セルにおいて、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉの壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。
【００５８】
また、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ２の印加時に、所定のタイミングで、維持電極ＳＵ１〜ＳＵｎに電位Ｖｅから電位（Ｖｅ−Ｖｈｉｚ）に緩やかに下降するランプ波形Ｌ１１を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が一時的に一定になり、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生しなくなる。
【００５９】
なお、上記のランプ波形Ｌ１１および後述のランプ波形Ｌ１２は、維持電極ＳＵ１〜ＳＵｎを電源端子および接地端子から切り離してフローティング状態にすることによって形成される。詳細については後述する。
【００６０】
以上のように、第１ＳＦの初期化期間では、全ての放電セルで初期化放電を発生させる全セル初期化動作が行われる。
【００６１】
第１ＳＦの書込み期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅに保持し、走査電極ＳＣ１〜ＳＣｎを一旦電位（−Ｖａｄ＋Ｖｓｃｎ）に保持する。次に、１行目の走査電極ＳＣ１に負の走査パルスＰａ（＝−Ｖａｄ）を印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目において発光すべき放電セルのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄ（＝Ｖｄａ）を印加する。すると、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間で書込み放電が発生する。その結果、その放電セルの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。
【００６２】
このようにして、１行目において発光すべき放電セルで書込み放電が発生して各電極上に壁電荷を蓄積させる書込み動作が行われる。一方、書込みパルスＰｄが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を１行目の放電セルからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。
【００６３】
続く維持期間では、維持電極ＳＵ１〜ＳＵｎを接地電位に戻し、走査電極ＳＣ１〜ＳＣｎに維持期間の最初の維持パルスＰｓ（＝Ｖｓｕｓ）を印加する。このとき、書込み期間で書込み放電が発生した放電セルにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｋ上に正の壁電荷が蓄積される。
【００６４】
書込み期間で書込み放電が発生しなかった放電セルでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。続いて、走査電極ＳＣ１〜ＳＣｎを接地電位に戻し、維持電極ＳＵ１〜ＳＵｎに維持パルスＰｓを印加する。すると、維持放電が起こった放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。
【００６５】
以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓを交互に印加することにより、書込み期間において書込み放電が発生した放電セルでは維持放電が継続して行われる。
【００６６】
維持パルスＰｓの印加後、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍを接地電位に保持した状態で、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ３を印加する。このランプ波形Ｌ３は、接地電位から正の電位Ｖｅｒａｓｅに向かって緩やかに上昇する。これにより、維持放電が起こった放電セルにおいて、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超え、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電が発生する。
【００６７】
その結果、走査電極ＳＣｉに負の壁電荷が蓄積され、維持電極ＳＵｉに正の壁電荷が蓄積される。このとき、データ電極Ｄｋ上には正の壁電荷が蓄積される。その後、走査電極ＳＣ１〜ＳＣｎを接地電位に戻し、維持期間における維持動作を終了する。
【００６８】
第２ＳＦの初期化期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅに保持し、データ電極Ｄ１〜Ｄｍを接地電位に保持し、走査電極ＳＣ１〜ＳＣｎに接地電位から負の電位（−Ｖａｄ＋Ｖｓｅｔ２）に向かって緩やかに下降するランプ波形Ｌ４を印加する。
【００６９】
すると、前のサブフィールド（図４では、第１ＳＦ）の維持期間で維持放電が起こった放電セルでは微弱な初期化放電が発生する。それにより、前のサブフィールドで維持放電が起こった放電セルにおいて、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉの壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。
【００７０】
前のサブフィールドで維持放電が起こらなかった放電セルにおいては、放電が発生することはなく、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。このように、第２ＳＦの初期化期間では、直前のサブフィールドで維持放電が起こった放電セルで選択的に初期化放電を発生させる選択初期化動作を行う。
【００７１】
また、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ４の印加時に、所定のタイミングで、維持電極ＳＵ１〜ＳＵｎに電位Ｖｅから電位（Ｖｅ−Ｖｈｉｚ）に緩やかに下降するランプ波形Ｌ１２を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が一時的に一定になり、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生しなくなる。
【００７２】
第２ＳＦの書込み期間においては、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して第１ＳＦの書込み期間と同様の駆動波形を印加する。
【００７３】
第２ＳＦの維持期間においては、第１ＳＦの維持期間と同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓを交互に印加する。それにより、書込み期間において書込み放電が発生した放電セルで維持放電が行われる。
【００７４】
また、第３ＳＦ以降のサブフィールドでは、走査電極ＳＣ１〜ＳＣｎ、維持電極ＳＵ１〜ＳＵｎおよびデータ電極Ｄ１〜Ｄｍに対して第２ＳＦと同様の駆動波形を印加する。
【００７５】
ところで、本実施の形態において、維持電極ＳＵ１〜ＳＵｎに印加される電圧Ｖｅの値は、書込み期間に書込み動作を良好に行うための値に設定されている。この場合、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ２，Ｌ４の印加時に、維持電極ＳＵ１〜ＳＵｎの電位をＶｅに保持したままであると、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が必要以上に大きくなる。そのため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で過剰に放電が発生する。
【００７６】
そこで、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を調整するため、所定のタイミングで維持電極ＳＵ１〜ＳＵｎにランプ波形Ｌ１１，Ｌ１２を印加する。この場合、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差が一時的に一定に保持される。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で過剰に放電が発生することが防止される。
【００７７】
しかしながら、走査電極ＳＣ１〜ＳＣｎに印加されるランプ波形Ｌ２，Ｌ４の傾きにはばらつきが生じやすい。そのため、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することは困難である。それにより、書込み期間の開始時に、走査電極ＳＣ１〜ＳＣｎまたは維持電極ＳＵ１〜ＳＵｎ上の壁電荷の量が過剰になったり、または不足したりする。その結果、書込み期間および維持期間において、誤放電等の不具合が発生しやすくなる。
【００７８】
本実施の形態では、走査電極ＳＣ１〜ＳＣｎの電位の変化に基づいて、維持電極ＳＵ１〜ＳＵｎにランプ波形Ｌ１１，Ｌ１２を印加するタイミングを制御する。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することが可能になる。以下、その詳細を説明する。
【００７９】
（４）走査電極駆動回路
（４−１）走査電極駆動回路の構成
図５は走査電極駆動回路５３の構成を示す回路図である。図５に示すように、走査電極駆動回路５３は、駆動回路ＤＲ、直流電源２００、制御信号発生回路２５０、回収回路３００、比較回路４００、ダイオードＤ１０，Ｄ１１およびｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ９を含む。
【００８０】
駆動回路ＤＲは、複数の走査ＩＣ１００を含む。各走査ＩＣ１００は、ノードＮ１とノードＮ２との間に接続されるとともに、走査電極ＳＣ１〜ＳＣｎの各々に接続される。各走査ＩＣ１００は、対応する走査電極ＳＣ１〜ＳＣｎをノードＮ１およびノードＮ２に選択的に接続する。
【００８１】
制御信号発生回路２５０は、図３のタイミング発生回路５５から与えられるタイミング信号および後述する比較回路４００から与えられる電位切替信号ＶＣ１に基づいて駆動回路ＤＲに制御信号Ｓ５１，Ｓ５２を与える。それにより、走査ＩＣ１００の状態が制御される。走査ＩＣ１００の詳細については後述する。
【００８２】
電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。ノードＮ２とノードＮ３との間には、保護抵抗Ｒ１が接続される。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。
【００８３】
トランジスタＱ３は、電圧（Ｖｓｅｔ＋（Ｖｓｕｓ−Ｖｓｃｎ））を受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号Ｓ３が与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号Ｓ４が与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号Ｓ５が与えられる。制御信号Ｓ４は制御信号Ｓ５の反転信号である。
【００８４】
また、トランジスタＱ３，Ｑ５にはゲート抵抗ＲＧおよびコンデンサＣＧが接続される。なお、トランジスタＱ６にもゲート抵抗およびコンデンサが接続されるが、図示は省略する。
【００８５】
トランジスタＱ６は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ５との間に接続される。トランジスタＱ６のベースには制御信号Ｓ６が与えられる。トランジスタＱ７は、ノードＮ４とノードＮ５との間に接続される。トランジスタＱ７のゲートには制御信号Ｓ７が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号Ｓ８が与えられる。
【００８６】
電圧Ｖｅｒｓを受ける電源端子Ｖ１４とノードＮ４との間に、トランジスタＱ９およびダイオードＤ１１が接続される。トランジスタＱ９のベースには制御信号Ｓ９が与えられる。
【００８７】
回収回路３００は、ノードＮ４とノードＮ５との間に接続される。回収回路３００は、上記の維持期間において、複数の放電セルから電荷を回収して蓄積するとともに、蓄積した電荷を再び複数の放電セルに与える。
【００８８】
比較回路４００は、電源端子Ｖ１２とノードＮ１との間に接続される。比較回路４００は、ノードＮ１の電位の変化に基づいて電位切替信号ＶＣ１を発生し、制御信号発生回路２５０に与える。
【００８９】
また、電位検出回路４１０が電源端子Ｖ１２とノードＮ１との間に接続される。電位検出回路４１０は、ノードＮ１の電位の変化に基づいて電位切替信号ＶＣ２を発生する。
【００９０】
なお、比較回路４００の詳細および電位検出回路４１０の詳細については後述する。
【００９１】
（４−２）走査ＩＣの詳細
走査ＩＣ１００の詳細について説明する。制御信号発生回路２５０から出力される制御信号Ｓ５１，Ｓ５２の論理に応じて、走査ＩＣ１００の状態が切り替わる。図６は、制御信号Ｓ５１，Ｓ５２の論理と走査ＩＣ１００の状態との対応関係を示す図である。
【００９２】
図６に示すように、制御信号Ｓ５１，Ｓ５２がともにハイレベル（Ｈｉ）である場合、各走査ＩＣ１００は“Ａｌｌ‐Ｈｉ”（オールハイ）の状態になる。“Ａｌｌ‐Ｈｉ”の状態では、全ての走査ＩＣ１００が、対応する走査電極をノードＮ２に接続する。すなわち、走査電極ＳＣ１〜ＳＣｎの電位がノードＮ２およびノードＮ３の電位と等しくなる。
【００９３】
制御信号Ｓ５１がハイレベルであり、制御信号Ｓ５２がローレベル（Ｌｏ）である場合、各走査ＩＣ１００が“Ａｌｌ‐Ｌｏ”（オールロー）の状態になる。“Ａｌｌ‐Ｌｏ”の状態では、全ての走査ＩＣ１００が、対応する走査電極をノードＮ１に接続する。すなわち、走査電極ＳＣ１〜ＳＣｎの電位がノードＮ１の電位と等しくなる。
【００９４】
制御信号Ｓ５１がローレベルであり、制御信号Ｓ５２がハイレベルである場合、各走査ＩＣ１００が“ＤＡＴＡ”（データ）の状態になる。“ＤＡＴＡ”の状態では、各走査ＩＣ１００が順に対応する走査電極をノードＮ１に接続する。この場合、書込み期間において、走査電極ＳＣ１〜ＳＣｎに順に書込みパルスが印加される。
【００９５】
制御信号Ｓ５１，Ｓ５２がともにローレベルである場合、各走査ＩＣ１００が“ＨｉＺ”（ハイインピーダンス）の状態になる。“ＨｉＺ”の状態では、全ての走査ＩＣ１００が、対応する走査電極をノードＮ１およびノードＮ２から切り離す。
【００９６】
（４−３）走査電極駆動回路の動作
走査電極駆動回路５３の動作について説明する。図７および図８は、走査電極駆動回路５３に与えられる各制御信号のタイミング図である。図７は第１ＳＦの初期化期間および書込み期間における各制御信号のタイミング図であり、図８は第２ＳＦの初期化期間および書込み期間における各制御信号のタイミング図である。
【００９７】
なお、図７および図８の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。
【００９８】
図７に示すように、第１ＳＦにおける初期化期間の開始時点ｔ０では、制御信号Ｓ５１がハイレベルにあり、制御信号Ｓ５２がローレベルにある。それにより、走査ＩＣ１００が“Ａｌｌ‐Ｌｏ”の状態になっている。また、制御信号Ｓ３，Ｓ５，Ｓ６がローレベルにあり、制御信号Ｓ４，Ｓ７，Ｓ８がハイレベルにある。それにより、トランジスタＱ３，Ｑ５，Ｑ６がオフし、トランジスタＱ４，Ｑ７，Ｑ８がオンしている。
【００９９】
したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態であるので、走査電極ＳＣ１の電位は接地電位となっている。
【０１００】
時点ｔ１で、制御信号Ｓ５２がハイレベルになる。それにより、走査ＩＣ１００が “Ａｌｌ‐Ｈｉ”の状態になる。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。
【０１０１】
時点ｔ２で、制御信号Ｓ３がハイレベルになり、制御信号Ｓ７，Ｓ８がローレベルになる。それにより、トランジスタＱ３がオンし、トランジスタＱ７，Ｑ８がオフする。それにより、トランジスタＱ３に接続されたゲート抵抗ＲＧおよびコンデンサＣＧにより構成されるＲＣ積分回路により、ノードＮ１の電位ＶＦＧＮＤが（Ｖｓｅｔ＋（Ｖｓｕｓ−Ｖｓｃｎ））まで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦが（Ｖｓｕｓ＋Ｖｓｅｔ）まで緩やかに上昇する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｈｉ”の状態であるので、走査電極ＳＣ１の電位が（Ｖｓｕｓ＋Ｖｓｅｔ）まで緩やかに上昇する。
【０１０２】
時点ｔ３で、制御信号Ｓ３がローレベルになり、制御信号Ｓ６，Ｓ７がハイレベルになる。それにより、トランジスタＱ３がオフし、トランジスタＱ６，Ｑ７がオンする。その結果、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下し、ノードＮ３の電位ＶｓｃｎＦが（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｈｉ”の状態であるので、走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。
【０１０３】
時点ｔ４で、制御信号Ｓ５２がローレベルになる。それにより、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態になる。このとき、ノードＮ１の電位ＶＦＧＮＤの電位はＶｓｕｓとなっているので、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。
【０１０４】
時点ｔ５で、制御信号Ｓ４，Ｓ６，Ｓ７がローレベルになり、制御信号Ｓ５，Ｓ８がハイレベルになる。それにより、トランジスタＱ４，Ｑ６，Ｑ７がオフし、トランジスタＱ５，Ｑ８がオンする。その結果、トランジスタＱ５に接続されたゲート抵抗ＲＧおよびコンデンサＣＧにより構成されるＲＣ積分回路により、ノードＮ１の電位ＶＦＧＮＤが（−Ｖａｄ）に向かって緩やかに低下する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態にあるので。走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。
【０１０５】
走査電極ＳＣ１の電位（ノードＮ１の電位）が（−Ｖａｄ＋Ｖｓｅｔ２）になる時点ｔ６で、制御信号Ｓ５１がローレベルになり、制御信号Ｓ５２がハイレベルになる。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。
【０１０６】
書込み期間には、走査ＩＣ１００が“ＤＡＴＡ”の状態に維持される。それにより、走査電極ＳＣ１〜ＳＣｎが順にノードＮ１に接続される。このとき、ノードＮ１の電位ＶＦＧＮＤは（−Ｖａｄ）になっている。そのため、走査電極ＳＣ１〜ＳＣｎの電位が順に（−Ｖａｄ）まで低下する。図７においては、時点ｔ７〜ｔ８の期間に走査電極ＳＣ１の電位が（−Ｖａｄ）に低下する。
【０１０７】
図８に示すように、第２ＳＦにおける初期化期間の開始時点ｔ１０では、制御信号Ｓ５１がハイレベルにあり、制御信号Ｓ５２がローレベルにある。それにより、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態になっている。また、制御信号Ｓ３，Ｓ５，Ｓ６がローレベルにあり、制御信号Ｓ４，Ｓ７，Ｓ８がハイレベルにある。それにより、トランジスタＱ３，Ｑ５，Ｑ６がオフし、トランジスタＱ４，Ｑ７，Ｑ８がオンしている。
【０１０８】
したがって、ノードＮ１の電位ＶＦＧＮＤは接地電位となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態であるので、走査電極ＳＣ１の電位は接地電位となっている。
【０１０９】
時点ｔ１１で制御信号Ｓ４，Ｓ７がローレベルになり、制御信号Ｓ５がハイレベルになる。それにより、トランジスタＱ４，Ｑ７がオフになり、トランジスタＱ５がオンになる。その結果、トランジスタＱ５に接続されたゲート抵抗ＲＧおよびコンデンサＣＧにより構成されるＲＣ積分回路により、ノードＮ１の電位ＶＦＧＮＤが（−Ｖａｄ）に向かって緩やかに低下する。このとき、走査ＩＣ１００が “Ａｌｌ‐Ｌｏ”の状態であるので、走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。
【０１１０】
走査電極ＳＣ１の電位（ノードＮ１の電位）が（−Ｖａｄ＋Ｖｓｅｔ２）になる時点ｔ１２で、制御信号Ｓ５１がローレベルになり、制御信号Ｓ５２がハイレベルになる。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。
【０１１１】
書込み期間には、各制御信号が第１ＳＦの書込み期間と同様に変化する。また、第３ＳＦ以降のサブフィールドでは、各制御信号が第２ＳＦと同様に変化する。
【０１１２】
（５）維持電極駆動回路
（５−１）維持電極駆動回路の構成
図９は、維持電極駆動回路５４の構成を示す回路図である。図９に示すように、維持電極駆動回路５４は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ２１〜Ｑ２４，Ｑ２５ａ，Ｑ２５ｂ、ダイオードＤ２１〜Ｄ２３、回収コイルＬＡ、コンデンサＣ２１，Ｃ２２および制御信号発生回路４５０を含む。
【０１１３】
トランジスタＱ２１は、電源端子Ｖ２１とノードＮ２１との間に接続され、ゲートには制御信号Ｓ２１が与えられる。電源端子Ｖ２１には、電圧Ｖｓｕｓが印加される。ノードＮ２１は、維持電極ＳＵ１〜ＳＵｎに接続される。
【０１１４】
トランジスタＱ２２は、ノードＮ２１と接地端子との間に接続され、ゲートには制御信号Ｓ２２が与えられる。回収コイルＬＡは、ノードＮ２１とノードＮ２２との間に接続される。
【０１１５】
ノードＮ２２とノードＮ２３との間において、ダイオードＤ２１およびトランジスタＱ２３が直列に接続され、ダイオードＤ２２およびトランジスタＱ２４が直列に接続される。トランジスタＱ２３のゲートには制御信号Ｓ２３が与えられ、トランジスタＱ２４のゲートには制御信号Ｓ２４が与えられる。コンデンサＣ２１は、ノードＮ２３と接地端子との間に接続される。
【０１１６】
トランジスタＱ２５ａ，Ｑ２５ｂは、ノードＮ２１とノードＮ２４との間に直列に接続される。トランジスタＱ２５ａ，Ｑ２５ｂのゲートには、制御信号発生回路４５０から共通の制御信号Ｓ２５が与えられる。制御信号発生回路４５０は、トランジスタＱ２５ａ，Ｑ２５ｂのオンオフを制御する。
【０１１７】
制御信号発生回路４５０には、電位検出回路４１０が接続される。電位検出回路４１０から制御信号発生回路４５０に電位切替信号ＶＣ２が与えられる。詳細は後述する。
【０１１８】
コンデンサＣ２２は、ノードＮ２４と接地端子との間に接続される。ダイオードＤ２３は、電源端子Ｖ２２とノードＮ２４との間に接続される。電源端子Ｖ２２には、電圧Ｖｅが印加される。
【０１１９】
（５−２）維持電極駆動回路の動作
維持電極駆動回路５４の動作について説明する。図１０および図１１は、維持電極駆動回路５４に与えられる各制御信号のタイミング図である。図１０は第１ＳＦの初期化期間および書込み期間における各制御信号のタイミング図であり、図１１は第２ＳＦの初期化期間および書込み期間における各制御信号のタイミング図である。
【０１２０】
なお、図１０および図１１の最上段には、図７および図８に示した走査電極ＳＣ１の電位の変化が参考に示される。その下の段に維持電極ＳＵ１〜ＳＵｎの電位の変化が示される。
【０１２１】
図１０に示すように、第１ＳＦにおける初期化期間の開始時点ｔ０では、制御信号Ｓ２１，Ｓ２３，Ｓ２４，Ｓ２５がローレベルにあり、制御信号Ｓ２２がハイレベルにある。それにより、トランジスタＱ２１，Ｑ２３，Ｑ２４，Ｑ２５ａ，Ｑ２５ｂがオフし、トランジスタＱ２２がオンしている。したがって、ノードＮ２１が接地電位となっており、維持電極ＳＵ１〜ＳＵｎの電位が接地電位となっている。
【０１２２】
走査電極ＳＣ１の電位が下降し始める時点ｔ５で、制御信号Ｓ２２がローレベルになり、制御信号Ｓ２５がハイレベルになる。それにより、トランジスタＱ２２がオフし、トランジスタＱ２５ａ，Ｑ２５ｂがオンする。その結果、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。
【０１２３】
走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になる時点ｔ６ａで、制御信号Ｓ２５がローレベルになり、トランジスタＱ２５ａ，Ｑ２５ｂがオフする。この場合、維持電極ＳＵ１〜ＳＵｎが電源端子および接地端子のいずれからも切り離された状態（フローティング状態）になる。そのため、維持電極ＳＵ１〜ＳＵｎの電位が容量結合により走査電極ＳＣ１〜ＳＣｎの電位の変化に伴って変化する。すなわち、維持電極ＳＵ１〜ＳＵｎの電位が電位Ｖｅから緩やかに下降し、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの電位差がほぼ一定に保たれる。
【０１２４】
時点６ａにおいては、電位検出回路４１０から出力される電位切替信号ＶＣ２に基づいてトランジスタＱ２５ａ，Ｑ２５ｂのオンオフが切り替えられる。電位検出回路４１０および電位切替信号ＶＣ２の詳細については後述する。
【０１２５】
時点ｔ６で、制御信号Ｓ２５がハイレベルになる。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオンする。その結果、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。書込み期間には、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。
【０１２６】
図１１に示すように、第２ＳＦにおける初期化期間の開始時点ｔ１０では、制御信号Ｓ２１〜Ｓ２４がローレベルにあり、制御信号Ｓ２５がハイレベルにある。そのため、トランジスタＱ２１〜Ｑ２４がオフし、トランジスタＱ２５ａ，Ｑ２５ｂがオンしている。そのため、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。
【０１２７】
時点ｔ１１で走査電極ＳＣ１の電位が下降し始め、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になる時点ｔ１２ａで、制御信号Ｓ２５がローレベルになる。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオフする。この場合、維持電極ＳＵ１〜ＳＵｎが電源端子および接地端子のいずれからも切り離された状態（フローティング状態）になる。そのため、維持電極ＳＵ１〜ＳＵｎの電位が容量結合により走査電極ＳＣ１〜ＳＣｎの電位の変化に伴って変化する。すなわち、維持電極ＳＵ１〜ＳＵｎの電位が電位Ｖｅから緩やかに下降し、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の電位差がほぼ一定に保たれる。
【０１２８】
上記の時点ｔ６ａと同様に、時点ｔ１２ａにおいては、電位検出回路４１０から出力される電位切替信号ＶＣ２に基づいてトランジスタＱ２５ａ，Ｑ２５ｂのオンオフが切り替えられる。
【０１２９】
時点ｔ１２で、制御信号Ｓ２５がハイレベルになる。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオンする。その結果、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。書込み期間には、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。
【０１３０】
（６）比較回路および電位検出回路の詳細
（６−１）比較回路および電位検出回路の構成
走査電極駆動回路５３の比較回路４００および電位検出回路４１０の詳細について説明する。図１２は、比較回路４００、電位検出回路４１０およびその周辺部分の構成を具体的に示す回路図である。
【０１３１】
図１２に示すように、比較回路４００は、コンパレータＣＮ１、ＡＮＤゲート回路ＡＧ１および電源Ｖ３１を含む。コンパレータＣＮ１の負側の入力端子はノードＮ１に接続される。コンパレータＣＮ１の正側の入力端子は、電源Ｖ３１を介して電源端子Ｖ１２に接続される。電源Ｖ３１は電圧Ｖｓｅｔ２を保持する。それにより、コンパレータＣＮ１の正側の入力端子の電位は（−Ｖａｄ＋Ｖｓｅｔ２）に保持される。
【０１３２】
コンパレータＣＮ１の出力端子は、ＡＮＤゲート回路ＡＧ１の一方の入力端子に接続される。ＡＮＤゲート回路ＡＧ１の他方の入力端子には、制御信号Ｓ３１が与えられる。ＡＮＤゲート回路ＡＧ１の出力端子から電位切替信号ＶＣ１が出力され、制御信号発生回路２５０に与えられる。
【０１３３】
電位検出回路４１０は、コンパレータＣＮ２、ＡＮＤゲート回路ＡＧ２および電源Ｖ３２を含む。コンパレータＣＮ２の負側の入力端子はノードＮ１に接続される。コンパレータＣＮ２の正側の入力端子は、電源Ｖ３２を介して電源端子Ｖ１２に接続される。電源Ｖ３２は電圧（Ｖｓｅｔ２＋Ｖｈｉｚ）を保持する。それにより、コンパレータＣＮ２の正側の入力端子の電位は（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）に保持される。
【０１３４】
コンパレータＣＮ２の出力端子は、ＡＮＤゲート回路ＡＧ２の一方の入力端子に接続される。ＡＮＤゲート回路ＡＧ２の他方の入力端子には、制御信号Ｓ３２が与えられる。ＡＮＤゲート回路ＡＧ２の出力端子から電位切替信号ＶＣ２が出力され、図９の維持電極駆動回路５４の制御信号発生回路４５０に与えられる。
【０１３５】
なお、図１２の例では、ノードＮ１と電源端子Ｖ１２との間にｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ５ａが接続されている。トランジスタＱ５がオフした状態でトランジスタＱ５ａがオンすることにより、ノードＮ１の電位が瞬時に−Ｖａｄに下降する。
【０１３６】
（６−２）電位切替信号
走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ２，Ｌ４が印加される際には、電位切替信号ＶＣ１に基づいて走査電極駆動回路５３の走査ＩＣ１００が制御され、電位切替信号ＶＣ２に基づいて維持電極駆動回路５４のトランジスタＱ２５ａ，Ｑ２５ｂが制御される。以下、電位切替信号ＶＣ１，ＶＣ２の変化について具体的に説明する。
【０１３７】
図１０の時点ｔ５〜ｔ６の期間に、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ２が印加される。この場合、時点ｔ５〜ｔ６ａまでの期間には、走査電極駆動回路５３のノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）よりも高い。
【０１３８】
そのため、図１２の比較回路４００において、コンパレータＣＮ１の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がローレベルになる。この場合、制御信号発生回路２５０が制御信号Ｓ５１をハイレベルに維持し、制御信号Ｓ５２をローレベルに維持する。
【０１３９】
同様に、電位検出回路４１０において、コンパレータＣＮ２の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ２から出力される電位切替信号ＶＣ２がローレベルになる。この場合、維持電極駆動回路５４の制御信号発生回路４５０が制御信号Ｓ２５をハイレベルに維持する。
【０１４０】
時点ｔ６ａでノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になると、電位検出回路４１０において、コンパレータＣＮ２の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３２はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ２の出力端子から出力される電位切替信号ＶＣ２がハイレベルになる。
【０１４１】
維持電極駆動回路５４の制御信号発生回路４５０は、時点ｔ６ａにおける電位切替信号ＶＣ２の変化に応じて、制御信号Ｓ２５をローレベルにする。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオフし、維持電極ＳＵ１〜ＳＵｎがフローティング状態になる。その結果、維持電極ＳＵ１〜ＳＵｎの電位が走査電極ＳＣ１〜ＳＣｎの電位とともに下降する。
【０１４２】
時点ｔ６でノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）になると、比較回路４００において、コンパレータＣＮ１の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３１はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がハイレベルになる。
【０１４３】
走査電極駆動回路５３の制御信号発生回路２５０は、時点ｔ６における電位切替信号ＶＣ１の変化に応じて、制御信号Ｓ５１をローレベルにし、制御信号Ｓ５２をハイレベルにする。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）に上昇する。また、このとき維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。
【０１４４】
また、図１１の時点ｔ１１〜ｔ１２の期間に、走査電極ＳＣ１〜ＳＣｎにランプ波形Ｌ４が印加される。この場合、時点ｔ１１〜ｔ１２ａまでの期間には、走査電極駆動回路５３のノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）よりも高い。
【０１４５】
そのため、比較回路４００において、コンパレータＣＮ１の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がローレベルになる。この場合、制御信号発生回路２５０が制御信号Ｓ５１をハイレベルに維持し、制御信号Ｓ５２をローレベルに維持する。
【０１４６】
同様に、電位検出回路４１０において、コンパレータＣＮ２の負側の入力端子の電位が正側の入力端子の電位より高くなり、出力端子の電位がローレベルになる。それにより、ＡＮＤゲート回路ＡＧ２の出力端子の電位がローレベルになり、電位切替信号ＶＣ２がローレベルになる。この場合、制御信号発生回路４５０が制御信号Ｓ２５をハイレベルに維持する。
【０１４７】
時点ｔ１２ａでノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）になると、電位検出回路４１０において、コンパレータＣＮ２の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３２はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ２から出力される電位切替信号ＶＣ２がハイレベルになる。
【０１４８】
維持電極駆動回路５４の制御信号発生回路４５０は、時点ｔ１２ａにおける電位切替信号ＶＣ２の変化に応じて、制御信号Ｓ２５をローレベルにする。それにより、トランジスタＱ２５ａ，Ｑ２５ｂがオフし、維持電極ＳＵ１〜ＳＵｎがフローティング状態になる。その結果、維持電極ＳＵ１〜ＳＵｎの電位が走査電極ＳＣ１〜ＳＣｎの電位とともに下降する。
【０１４９】
時点ｔ１２でノードＮ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）になると、比較回路４００において、コンパレータＣＮ１の出力端子の電位がハイレベルになる。この場合、制御信号Ｓ３１はハイレベルに維持される。それにより、ＡＮＤゲート回路ＡＧ１から出力される電位切替信号ＶＣ１がハイレベルになる。
【０１５０】
走査電極駆動回路５３の制御信号発生回路２５０は、時点ｔ１２における電位切替信号ＶＣ１の変化に応じて、制御信号Ｓ５１をローレベルにし、制御信号Ｓ５２をハイレベルにする。それにより、走査ＩＣ１００が“ＤＡＴＡ”の状態になる。その結果、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）に上昇する。また、このとき維持電極ＳＵ１〜ＳＵｎの電位がＶｅに上昇する。
【０１５１】
このように、走査電極駆動回路５３のノードＮ１の電位の変化に基づいて電位切替信号ＶＣ１，ＶＣ２が変化し、それに応じて走査ＩＣ１００の状態およびトランジスタＱ２５ａ，Ｑ２５ｂのオンオフが制御される。
【０１５２】
（７）実施の形態の効果
本実施の形態では、走査電極ＳＣ１〜ＳＣｎへのランプ波形Ｌ２，Ｌ４の印加時に、一時的に維持電極ＳＵ１〜ＳＵｎがフローティング状態になる。その期間には、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生しない。それにより、初期化期間における走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を任意に調整することが可能になる。
【０１５３】
維持電極ＳＵ１〜ＳＵｎをフローティング状態にするタイミングは、走査電極ＳＣ１〜ＳＣｎの電位の変化に基づいて制御される。それにより、ランプ波形Ｌ２，Ｌ４の傾きにばらつきがあっても、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することが可能になる。したがって、書込み期間および維持期間において良好に放電を発生させるためのマージンを十分に確保することができる。その結果、誤放電等の不具合の発生を確実に防止することができる。
【０１５４】
なお、維持電極ＳＵ１〜ＳＵｎをフローティング状態にするための走査電極ＳＣ１〜ＳＣｎの電位のしきい値（本例では−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）は、例えば反復的な実験または種々の計算等により適切に設定される。
【０１５５】
また、本実施の形態では、初期化期間において維持電極ＳＵ１〜ＳＵｎがフローティング状態とされる前、すなわち、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間で放電が発生する際に、維持電極ＳＵ１〜ＳＵｎの電位がＶｅに保持される。この場合、初期化期間および書込み期間において、共通の電源端子Ｖ２２を用いて維持電極ＳＵ１〜ＳＵｎの電位を保持することができる。それにより、維持電極駆動回路５４の構成を簡略化することができ、コストを削減することが可能になる。
【０１５６】
（８）他の実施の形態
上記実施の形態においては、電位検出回路４１０から維持電極駆動回路５４に与えられる電位切替信号ＶＣ２に基づいて、維持電極ＳＵ１〜ＳＵｎがフローティング状態とされるタイミングが制御されるが、他の方法でそのタイミングが制御されてもよい。
【０１５７】
図１３は、プラズマディスプレイ装置の他の構成を示す回路ブロック図である。図１３の例では、電位検出回路４１０が、電位切替信号ＶＣ２をタイミング発生回路５５に与える。その電位切替信号ＶＣ２に基づいて、タイミング発生回路５５がタイミング信号を発生し、維持電極駆動回路５４に与える。それにより、維持電極ＳＵ１〜ＳＵｎがフローティング状態になるタイミングが制御される。
【０１５８】
この場合にも、維持電極ＳＵ１〜ＳＵｎをフローティング状態とするタイミングを正確に制御することができる。それにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電量を正確に制御することが可能になる。
【０１５９】
また、上記実施の形態においては、維持電極ＳＵ１〜ＳＵｎをハイインピーダンス状態にすることにより、維持電極ＳＵ１〜ＳＵｎにランプ波形Ｌ１１，Ｌ１２を印加しているが、これに限らず、ランプ波形Ｌ１１，Ｌ１２を形成する回路（例えば積分回路）を維持電極駆動回路５４に設けてもよい。
【０１６０】
また、上記実施の形態においては、第１ＳＦにおいて全セル初期化動作を行っているが、第１ＳＦにおいて選択初期化動作を行い、第２ＳＦ以降のいずれかのＳＦにおいて全セル初期化動作を行ってもよい。
【０１６１】
（９）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。
【０１６２】
上記実施の形態では、時点ｔ５〜ｔ６の期間または時点ｔ１１〜ｔ１２の期間が第１の期間の例であり、Ｖｓｕｓまたは接地電位が第１の電位の例であり、（−Ｖａｄ＋Ｖｓｅｔ２）が第２の電位の例であり、ランプ波形Ｌ２，Ｌ４が第１のランプ波形の例である。また、電位切替信号ＶＣ２が切替信号の例であり、（−Ｖａｄ＋Ｖｓｅｔ２＋Ｖｈｉｚ）が第３の電位の例であり、Ｖｅが第４の電位の例であり、（Ｖｅ−Ｖｈｉｚ）が第５の電位の例であり、ランプ波形Ｌ１１，Ｌ１２が第２のランプ波形の例である。
【０１６３】
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
【産業上の利用可能性】
【０１６４】
本発明は、種々の画像を表示する表示装置に利用することができる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
前記複数の走査電極を駆動する走査電極駆動回路と、
前記複数の維持電極を駆動する維持電極駆動回路と、
電位検出回路とを備え、
前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に前記複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、
前記電位検出回路は、前記第１の期間において前記複数の走査電極が前記第１の電位よりも低く前記第２の電位よりも高い第３の電位になったことを検出し、
前記維持電極駆動回路は、前記電位検出回路による前記第３の電位の検出に応答して、前記複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加する、プラズマディスプレイパネルの駆動装置。
【請求項２】
前記維持電極駆動回路は、前記電位検出回路による前記第３の電位の検出に応答して前記複数の維持電極をフローティング状態にする、請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記電位検出回路は、前記第１の期間において前記複数の走査電極の電位が前記第３の電位から前記第２の電位に下降するまでの間に切替信号を発生し、
前記維持電極駆動回路は、前記切替信号が発生されている間に前記複数の維持電極に前記第２のランプ波形を印加する、請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記維持電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの書込み期間に前記複数の維持電極を前記第４の電位に保持する、請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、
前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に前記複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加するステップと、
前記第１の期間において前記複数の走査電極が前記第１の電位よりも低く前記第２の電位よりも高い第３の電位になったことを検出するステップと、
前記第３の電位の検出に応答して、前記複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加するステップとを備える、プラズマディスプレイパネルの駆動方法。
【請求項６】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
前記駆動装置は、
前記複数の走査電極を駆動する走査電極駆動回路と、
前記複数の維持電極を駆動する維持電極駆動回路と、
電位検出回路とを備え、
前記走査電極駆動回路は、前記複数のサブフィールドのうち少なくとも１つのサブフィールドの初期化期間における第１の期間に前記複数の走査電極に第１の電位から第２の電位に下降する第１のランプ波形を印加し、
前記電位検出回路は、前記第１の期間において前記複数の走査電極が前記第１の電位よりも低く前記第２の電位よりも高い第３の電位になったことを検出し、
前記維持電極駆動回路は、前記電位検出回路による前記第３の電位の検出に応答して、前記複数の維持電極に第４の電位から第５の電位に下降する第２のランプ波形を印加する、プラズマディスプレイ装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009107341.tif 000016
【図２】
2009107341.tif 000017
【図３】
2009107341.tif 000018
【図４】
2009107341.tif 000019
【図５】
2009107341.tif 000020
【図６】
2009107341.tif 000021
【図７】
2009107341.tif 000022
【図８】
2009107341.tif 000023
【図９】
2009107341.tif 000024
【図１０】
2009107341.tif 000025
【図１１】
2009107341.tif 000026
【図１２】
2009107341.tif 000027
【図１３】
2009107341.tif 000028
【国際調査報告】
2009107341.tif 000029
2009107341.tif 000030
2009107341.tif 000031
2009107341.tif 000032