(57)【要約】集積受動デバイス（ＩＰＤ）のＥＳＤ保護のための方法および装置が提供されている。装置は、対象としている動作周波数においてＩＰＤの通常のインピーダンスよりも大幅に大きな抵抗値を有する電荷漏洩抵抗によりカプリングされたＥＳＤ過渡現象に潜在的にさらされる端子または他の要素を有する１つまたは複数のＩＰＤ（６０）を含む。このＩＰＤが半絶縁性基板（６１）上に構築されると、ＩＰＤの様々な要素は、離間した接続点により基板にカプリングされ、そのため、基板自体が各要素をカプリングする高い値の抵抗をもたらすが、これは不可欠ではない。ＩＰＤＲＦカプラに適用されると、ＥＳＤ許容度は７０％を超えて増大した。本発明の配列も、能動デバイスおよび能動集積回路、ならびに、導電性または絶縁性の基板を持つＩＰＤに適用される。
2009520368.tif 000002
【特許請求の範囲】
【請求項１】
ＥＳＤ保護を備えた集積装置であって、
ＥＳＤ過渡現象に潜在的にさらされる部分を有する１つまたは複数の受動要素と、
ＥＳＤ過渡現象に潜在的にさらされる該部分間に延在する１つまたは複数の電荷漏洩抵抗と、
を備え、該抵抗は、正常な動作周波数における該１つまたは複数の受動要素のインピーダンスよりも大幅に大きな値を有する、装置。
【請求項２】
前記１つまたは複数の受動要素は半絶縁性基板上に形成され、前記装置は、離間したコンタクト間の基板抵抗により前記電荷漏洩抵抗が形成されるように、ＥＳＤ過渡現象に潜在的にさらされる前記部分を該半絶縁性基板上の該離間したコンタクトにカプリングする電気リード線をさらに備える、請求項１に記載の装置。
【請求項３】
前記１つまたは複数の受動要素は絶縁性基板上に形成され、前記装置は、
前記１つまたは複数の受動要素の下で前記基板上に形成された高抵抗層と、
離間したコンタクト間の層抵抗により前記電荷漏洩抵抗が形成されるように、ＥＳＤ過渡現象に潜在的にさらされる前記部分を該高抵抗層上の該離間したコンタクトにカプリングする電気リード線と
をさらに備える、請求項１に記載の装置。
【請求項４】
前記１つまたは複数の受動要素は導電性基板上に形成され、前記装置は、
該基板から前記要素を電気的に隔離する該基板上の絶縁層と、
前記１つまたは複数の受動要素の下で該絶縁層上に形成された高抵抗層と、
離間したコンタクト間の層抵抗により前記電荷漏洩抵抗が形成されるように、ＥＳＤ過渡現象に潜在的にさらされる前記部分を該高抵抗層上の該離間したコンタクトにカプリングする電気リード線と
をさらに備える、請求項１に記載の装置。
【請求項５】
前記電荷漏洩抵抗は、対象としている前記装置の正常な動作周波数において前記装置のインピーダンスよりも少なくとも約１００倍大きい、請求項１に記載の装置。
【請求項６】
前記１つまたは複数の電荷漏洩抵抗にカプリングされた少なくとも１つの端子を有する能動デバイスをさらに備える、請求項５に記載の装置。
【請求項７】
前記電荷漏洩抵抗は、対象としている前記装置の正常な動作周波数において前記装置の前記インピーダンスよりも少なくとも約５００倍大きい、請求項１に記載の装置。
【請求項８】
前記電荷漏洩抵抗は、対象としている前記装置の正常な動作周波数において前記装置の前記インピーダンスよりも少なくとも約１０００倍大きい、請求項１に記載の装置。
【請求項９】
ＥＳＤ保護された集積電子装置であって、
インダクタと、
該インダクタにカプリングされたコンデンサと、
該インダクタおよび該コンデンサにカプリングされた２つの端子と、
該２つの端子間にカプリングされた１つまたは複数の電荷漏洩抵抗と
を備える、ＥＳＤ保護された集積電子装置。
【請求項１０】
前記１つまたは複数の電荷漏洩抵抗は、前記装置の正常な動作周波数において前記２つの端子間で測定された前記装置のインピーダンスよりも少なくとも約１００倍の値を有する、請求項９に記載の装置。
【請求項１１】
前記１つまたは複数の電荷漏洩抵抗は、前記装置の正常な動作周波数において前記２つの端子間で測定された前記装置の前記インピーダンスよりも少なくとも約１０００倍の値を有する、請求項９に記載の装置。
【請求項１２】
前記１つまたは複数の電荷漏洩抵抗の少なくとも１つは前記インダクタにカプリングされている、請求項９に記載の装置。
【請求項１３】
前記１つまたは複数の電荷漏洩抵抗の少なくとも１つは前記コンデンサにカプリングされている、請求項９に記載の装置。
【請求項１４】
前記１つまたは複数の電荷漏洩抵抗の少なくとも１つは前記２つの端子間にカプリングされている、請求項９に記載の装置。
【請求項１５】
ＥＳＤ保護された電子装置を形成するための方法であって、
基板を設ける工程と、
該基板上に少なくとも２つの離間した電気コンタクトを形成する工程と、
該少なくとも２つの離間した電気コンタクトから延在する電気導電体を形成する工程と、
該電気導電体とコンタクト状態にある部分を有する少なくとも１つの受動要素を形成する工程と
を備える、方法。
【請求項１６】
前記設ける工程はＩＩＩ−Ｖ材料からなる基板を設ける工程を含む、請求項１５に記載の方法。
【請求項１７】
前記ＩＩＩ−Ｖ材料はＧａＡｓを含む、請求項１６に記載の方法。
【請求項１８】
前記基板上に前記少なくとも２つの離間した電気コンタクトを形成する前記工程は、
前記基板の上部表面の上または中に電気絶縁性層を形成する工程と、
該絶縁性層上に高抵抗層を形成する工程と、
該高抵抗層上に前記少なくとも２つの離間したコンタクトを形成する工程と
を備える、請求項１５に記載の方法。
【請求項１９】
前記少なくとも２つの離間した電気コンタクトから延在する前記電気導電体を形成する前記工程は、
前記少なくとも２つの離間した電気コンタクトを覆って電気絶縁性層を設ける工程と、
前記少なくとも２つの離間した電気コンタクトの少なくとも第１の電気コンタクトを露出させるために該電気絶縁性層をパターニングする工程と、
前記少なくとも２つの離間した電気コンタクトの該第１の電気コンタクトとコンタクト状態にある前記電気導電体の１つを形成するために、該第１の電気絶縁性層を覆って第１の金属層を成膜する工程と
を備える、請求項１５に記載の方法。
【請求項２０】
前記少なくとも２つの離間した電気コンタクトから延在する電気導電体を形成する前記工程は、
前記第１の金属層を成膜する前記工程の後に、前記第１の金属層の少なくとも一部を覆って第２の電気絶縁性層を成膜する工程と、
前記少なくとも２つの離間した電気コンタクトの第２の電気コンタクトを露出させるために前記第１および該第２の電気絶縁性層をパターニングする工程と、
前記少なくとも２つの離間した電気コンタクトの該第２の電気コンタクトとコンタクト状態にある第２の電気導電体を形成するために、該第２の電気絶縁性層を覆って第２の金属層を成膜する工程と
をさらに備える、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般に、静電放電（ＥＳＤ）からの損傷に対する電子デバイスの保護に関し、より詳細には、集積受動デバイスのＥＳＤ保護に関する。
【背景技術】
【０００２】
最近の電子デバイスは、一般に「ＥＳＤ」と呼ばれる過渡静電放電からの損傷を受けやすい。ＥＳＤ現象は、体内に静電荷を蓄積した人が電子デバイスに触れるか、これを扱う際にしばしば発生する。静電荷の増大は、カーペットが敷かれた床を横切って歩く人から、または、特定の形の衣服の動きの結果として、または、他の発生源から生じる。いずれの場合でも、電子デバイスが帯電した人または他の物体によって触れられると、増大した電荷が電子デバイスを介して突然放電され得る。この現象は、その電子デバイスに壊滅的な損傷をもたらし得る。したがって、多くの電子デバイスは何らかのタイプの内部ＥＳＤ保護を含んでいる。この保護は、保護されている電子要素の入力／出力（Ｉ／Ｏ）端子の１つまたは複数と、基準電位または共通の接続点との間に定置された補助トランジスタまたはツェナーダイオードまたは他の非線形半導体デバイスの形態をしばしば取っている。この保護デバイスは、ＥＳＤ現象により生成された端子電圧の突然の上昇を検出し、基準接続点への比較的低いインピーダンスの経路をオンにするか、或いは、この経路を作り出し、それにより、ＥＳＤ電流を接地に迂回させて無害にする。このようなＥＳＤ保護装置は、当技術分野ではよく知られている多くの形態を取っている。それらの装置は、それらの装置が保護している回路の正常な動作に干渉しないが、上昇するＥＳＤパルスにより能動的にきっかけを与えられるように、その回路に比較的高いインピーダンスを通常提示する上記の機能を共通して有している。ＥＳＤパルスの先頭エッジ部が感知されると、同装置は低インピーダンス状態に切り替わり、それにより、ＥＳＤパルスにより生成された電圧上昇を制限し、事実上、ＥＳＤパルスの頂部をクリッピングする。ＥＳＤ過渡現象が過ぎると、同装置は、再び高インピーダンス状態に戻る。このような従来技術の装置は、能動デバイスおよび集積回路に関連して良好に機能する一方、必要な非線形半導体デバイスまたは他のタイプの非線形火花防止装置が利用可能ではない場合、同装置は、全般に、集積受動構成部分には適用可能ではない。したがって、集積受動デバイスを保護するための手段および方法に対する必要性が依然としてある。本明細書において使用されているように、用語「集積された」は、共通の基板の内部または上に形成された要素を含むことが意図されている。薄膜導体および誘電体は集積受動デバイスに一般に使用されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、電子デバイス、特に集積受動デバイスのＥＳＤ保護のための改善された手段および方法を提供することが望ましい。加えて、そのような保護を提供するための手段および方法が、全般に、製造工程における実質的な変更を必要としないように、そのような電子デバイスが利用可能な製造方法と互換性を持つことが望ましい。さらに、本発明の他の望ましい機能および特徴は、添付の図面および上記の技術の分野および背景技術とともに読まれると、以下の詳細な説明および添付の特許請求の範囲から明らかになる。
【発明を実施するための最良の形態】
【０００４】
同様の番号が同様の要素を示す以下の図面とともに、本発明が以下に説明される。
以下の詳細な説明は、実際には説明的なものに過ぎず、本発明、または、本発明の実用例および用途を限定することは意図されていない。さらに本発明は、前出の技術分野、背景技術、要約、または、以下の詳細な説明に提示されたいかなる表現されたか、または、暗示された理論によって拘束されることも意図されていない。
【０００５】
説明の簡略さおよび明快さのために、図面は構造の一般的な形を示し、よく知られている機能および技術の説明および詳細は、本発明を不必要に不明確にすることを回避するために省略される。加えて、図面中の要素は必ずしも縮尺を揃えて描かれてはいない。例えば、図面の要素または領域の一部の大きさは、本発明の実施形態の理解の向上に役立てるために、他の要素または領域に対して誇張されていることがある。
【０００６】
説明および特許請求の範囲に用語「第１の」、「第２の」、「第３の」、「第４の」などがもしあれば、それらの用語は、同様の要素間で区別するために使用され、必ずしも特定の順序または時系列的順序を説明するために使用されていない。このように使用されるこれらの用語は、適切な状況下では、本明細書に他の形で説明されている本発明の実施形態が、例えば、示されているもの以外の順序、または、本明細書に説明されているもの以外の順序で動作が可能となるように、互いに交換可能であることを理解されたい。さらに、用語「からなる」、「含む」、「有する」、および、それらのいずれの活用形も、１組の要素からなる工程、方法、物品、または、装置が必ずしもそれらの要素に限定されないが、明示的に掲げられていないか、そのような工程、方法、物品、または、装置に固有ではない他の要素を含んでもよいように、非排他的な包含を網羅することが意図されている。
【０００７】
説明および特許請求の範囲に用語「左」、「右」、「中に」、「外に」、「前の」、「後ろの」、「上に」、「下に」、「頂部」、「底部」、「覆って」、「下方に」、「上方に」、「下に」などがもしあれば、それらの用語は、説明の目的のために使用されており、必ずしも恒久的な相対位置を説明するためではない。このように使用された用語は、適切な状況下では、本明細書に説明されている本発明の実施形態が、例えば、示されているもの以外の向き、または、本明細書に他の形で説明されているもの以外の向きで動作が可能となるように、互いに交換可能であることを理解されたい。本明細書において使用されている用語「カプリングされた」は、電気的または非電気的な方法で直接的または間接的に接続されたと定義されている。
【０００８】
図１は、従来技術による集積受動カプラ（ＩＰＣ）４０の簡略模式的回路である。集積受動カプラ４０は、端子４２０１、４２０２、および、４３０１、４３０２をそれぞれ有する磁気的にカプリングされたコイル４２、４３を、全てが基板４１上に搭載されて含んでいる。ＩＰＣ４０は、全般に、基板４１上に当技術分野ではよく知られている様々な方法により堆積された薄膜を使用して形成されている。薄膜技術により形成された場合、コイル４２、４３は、全般に、平明図において螺旋形状を有するが、他の形状も排除されない。基板４１は、便利に絶縁性または半絶縁性の基板である。コイル４２と４３の間の距離は、より良い理解を促進するために図１〜２では誇張されている。
【０００９】
図２は本発明の実施形態による集積受動カプラ（ＩＰＣ）４４の簡略模式的回路である。図１および２において、同様の参照番号は同様の要素を識別するために使用されている。集積受動カプラ４４は、端子４２０１、４２０２、および、４３０１、４３０２をそれぞれ有する磁気的にカプリングされたコイル４２、４３を、全てが基板４１上に搭載されて含んでいる。ＩＰＣ４４は、全般に、基板４１上で当技術分野ではよく知られている様々な方法により堆積された薄膜を使用して形成されている。コイル４２、４３は、本発明の実施形態により設けられた余分な接続を除き、ＩＰＣ４０におけるコイルと実質的に同じコイルとすることができる。カプラ４４などの受動要素のＥＳＤ許容範囲は、コイル４２、４３の巻線を電気的にカプリングしている１つまたは複数の高抵抗漏洩経路４５を設けることにより、カプラ４４の通常の性能に悪影響を及ぼさずに、実質的に改善され得ることが見出されている。基板４１が半絶縁体である、すなわち、約１×１０３Ω・ｃｍより大きければ有用であり、１×１０３〜１×１０１０Ω・ｃｍであれば便利であり、且つ１×１０７〜１×１０９Ω・ｃｍであれば好適である抵抗率を、基板４１が一般に有するという事実を利用する。非ドープＧａＡｓまたは他のＩＩＩ−Ｖ化合物が基板４１に有用な半絶縁材料の適切な例であるが、これは一例に過ぎず、かつ、限定することは意図されていない。当技術分野でよく知られている非常に様々な他の材料を使用することができる。
【００１０】
高抵抗漏洩経路は、離間したリード線または導電体４６を介してコイル４２、４３の様々な巻線を基板４１にカプリングすることにより作成されることが望ましい。したがって、導電体４６１、４６２、４６３は、基板４１上の位置４７１、４７２、４７３にコイル４２の部分４２１、４２２、４２３をそれぞれカプリングしており、導電体４６４、４６５、４６６は、基板４１上の位置４７４、４７５、４７６にコイル４３の部分４３１、４３２、４３３をそれぞれカプリングしている。位置４７１、４７２、４７３、および、位置４７４、４７５、４７６は、抵抗４５１、４５２、４５３（まとめて４５）がそのような接続点の間にそれぞれ形成されるように、例えば距離４９（個々の距離は変更されることが可能である）だけ離間している。基板４１の抵抗率によっては、各距離４９は、結果として得られる抵抗４５が、少なくとも約１×１０６Ω（有用な範囲）、少なくとも約１×１０８Ω（便利な範囲）、且つ約１×１０９Ω程度（好適な範囲）となるように選択される。より大きな、または、より小さな値も使用されることが可能である。重要なことは、抵抗４５が、対象としている周波数においてカプラ４４の性能を大幅に劣化させないように十分に大きく、かつ、コイル４２と４３との間の静電荷の増大を妨げるように十分低いことである。約１×１０６〜約１×１０１１Ωの範囲の抵抗４５は有用であり、約１×１０８〜約１×１０１１Ωの抵抗が便利であり、かつ、約１×１０８〜約５×１０１０Ωの抵抗が好ましいことが見出されている。換言すれば、抵抗４５は、対象としている周波数においてカプラ４４の動作インピーダンスの少なくとも１００倍の有用な範囲、対象としている周波数においてカプラ４４の動作インピーダンスの少なくとも５００倍の便利な範囲、および、対象としている周波数においてカプラ４４の動作インピーダンスの少なくとも１０００倍の好適な範囲にある。しかし、カプラ４４の性能要件によっては、より大きな、または、より小さな比が使用されてもよい。コイル４２、４３は、コイル４２、４３の異なった位置に接続された３つの抵抗４５１、４５２、４５３を介してカプリングされているとして図２に示されている一方、これは一例に過ぎず、限定的であることを意図されてはいない。本発明では、ＥＳＤ電圧が出現可能である受動要素４０の部分をカプリングしている比較的高い値の抵抗があればよい。保護されている要素の物理的サイズ、および、同要素の動作インピーダンスによっては、離間した多数の高抵抗経路が設けられることが可能であるか、または、分散高抵抗経路が設けられることが可能である。いずれの配列でも有用である。当業者は、本明細書の説明に基づき、高抵抗経路の特定のＩＰＤのＥＳＤ性能を改善するためのそれらの経路の最も効果的な位置およびサイズをどのようにして選択するかを理解されよう。
【００１１】
図３は従来技術による集積受動カプラ５０の簡略模式的回路であり、カプラ５０は、絶縁性または半絶縁性の基板５１上に形成された端子５３０１、５２０２を備えたコンデンサ５２を含んでいる。ＩＰＣ５０は、便利に薄膜技術を使用して形成されている。コンデンサ５２およびコンデンサ５２に伴う端子を形成するために、例えば、堆積された誘電体に分離された金属薄膜が使用される。
【００１２】
図４は、カプラ５０に類似するが、本発明のさらなる実施形態による集積受動カプラ（ＩＰＣ）５４の簡略模式的回路である。カプラ５４は、図２の基板４１に類似する基板５１上に配置された端子５２０１、５２０２を備えたコンデンサ５２を含んでいる。基板５１上の離間した位置５２２、５２４にそれぞれコンデンサ５２の向かい合う両側上の端子５２１、５２３をカプリングしている導電体５６を設けることにより、半絶縁性基板５１を利用する。位置５２２、５２４は距離５７だけ離間しており、両者の間に比較的高い値の抵抗５５を設けている。抵抗５５は、対象としている周波数におけるコンデンサ５２の正常な動作に干渉しない程度に十分大きく、それでも、過剰な電荷の改善されたブリードオフを供給するために十分低くなければならず、それにより、ＩＰＣ５４のＥＳＤ性能を改善する。同様な配慮は、図２のＩＰＣ４４に関連して説明された基板５１の抵抗率および距離５７を選択するうえでも適用され、この配慮の討論は本明細書に援用する。実質的に、同じ範囲の抵抗率および抵抗値が適用される。
【００１３】
図５は、本発明の他の実施形態による集積受動デバイス（ＩＰＤ）ＲＦカプラ６０の簡略平面図であり、図６は同カプラ６０の部分断面図である。集積受動カプラ（ＩＰＣ）６０は、図２および４の基板４１、５１に類似する絶縁性または半絶縁性の基板６１を含み、同基板６１上には、順次カプリングされた第１の接続端子またはボンディング・パッド６２、コンデンサ６３、インダクタ６４、および、第２の接続端子またはボンディング・パッド６５が、例えば薄膜技術または厚膜技術により形成されている。当業者は、要素６２〜６５の選択および配列が一例に過ぎず、かつ、限定的であることを意図されていないこと、ならびに、いずれの数の受動（および／または能動）要素も様々な直列／並列の組合せでカプリングされて基板６１上で含まれ得ることを、本明細書の説明に基づき理解されよう。本発明はそのようなさらなる配置に適用可能であり、単に説明の便利のためであって限定としてではなく提供された本明細書に示された特定の実施例だけに限定されるわけではない。図５および６をともに参照すると、第１の誘電体層６７１が基板６１の上部表面６１１上に重なっている。第１の誘電体層６７１により支持されている第１の金属層６８は、コンデンサ６３の第１のボンディング端子６２および下部プレート６３１を形成し、かつ、インダクタ６４への電気的接続を形成するためにインダクタ６４の中央部分６４１の下に延在する部分６５１を含む第２のボンディング端子６５を形成するために便利に使用されている。第２の誘電体層６７２は、第１の誘電体層６７１および第１の金属層６８の一部の上に設けられている。第２の誘電体層６７２は、コンデンサ６３内に誘電体６３３を設け、かつ、コンデンサ６３の上部プレート６３２および螺旋形のインダクタ６４を含む第２の金属層６９を支持している。インダクタ６４の中央にある位置６４１における金属層６９の一部は、インダクタ６４を端子接続パッド６５にカプリングするために第１の金属層６８の一部６５１へのコンタクトを便利に（しかし、不可欠にではなく）形成している。この配列は一例に過ぎず、限定的であることは意図されていない。当業者には理解されるように、要素６３〜６５は金属層６８、６９のいずれかまたはさらなる金属層を使用していかなる数の方法でもカプリングされ得る。リード線７０１〜７０６（まとめて７０）は、基板６１上で金属層６８、６９と離間した位置７１１〜７１６との間に延在して設けられている。リード線７０１、７０２、７０６は第１の金属層６８から基板６１に延在し、リード線７０３、７０４、７０５は第２の金属層６９から基板６１に延在している。基板６１が半絶縁性材料であり、図２および４の基板４１、５１に類似している場合、要素６２〜６５の様々な金属領域を一体に結合している抵抗７５１〜７５５は、リード線７０と基板６１の組合せにより作成されている。図２および４と関連して検討されたように、基板６１が半絶縁性であると、抵抗７５１〜７５５は、これらの抵抗の数および間隔ならびに基板６１の抵抗率を調整することにより、適切な値を有するように構成され得る。この状況では、リード線７０は比較的に導電性でなければならず、すなわち、全般に、基板６１よりも１×１０３〜１×１０１０倍導電性が高くなければならない。なぜなら、リード線７０は、電荷のブリードオフのための高い値の抵抗を設けるためには依存されていないからであるが、このことは不可欠ではない。
【００１４】
本発明は、基板６１が絶縁性か、または、比較的高い導電性の材料、すなわち、半絶縁性材料ではない場合でさえ機能する。基板６１が絶縁性材料であり、電荷ブリードオフ抵抗を設けるためには依存され得ない場合、高抵抗性膜は第１の誘電体層６７１の下の基板６１の表面６１１（例えば、図１７〜２５を参照されたい）上に堆積されており、リード線７０１、．．．、７０６は、そのような高抵抗性膜へのコンタクトを作成し、次に、この膜は抵抗７５１〜７５５を設ける。基板６１が所望の高い値の抵抗７５１〜７５５を設けるためには導電性が高すぎる場合、ダウン・リード７０１〜７０６および基板６１の役割は逆転され得る。すなわち、リード線７０１〜７０６は、比較的導電性のある基板６１につながる高抵抗材料から形成され得、それにより、対象としている周波数範囲におけるカプラ６０の通常の動作を損なわないように所望の高い抵抗値が提供されている。非ドープまたは軽ドープの半導体は、この構成を持つ、すなわち、比較的導電性のある基板に進行する高抵抗ダウン・リードを持つリード線７０１〜７０６のための適した材料である。代案として、基板６１の表面は、この表面上に形成された絶縁性層および高抵抗膜で被覆またはコーティングされ得る。いずれの手法も有用である。
【００１５】
図７〜１６は、本発明の重ねてさらなる実施形態による図６のデバイス６０に類似した集積受動デバイスの製造の方法を示す連続部分断面図４０１〜４１０である。図７〜１６においては、デバイス６０を製造し、ダウン・リード７０１〜７０６（まとめて７０）を設けるために必要な多数の層を形成するために有用な製造シーケンスに重点が置かれている。端子接続パッド６１、６５、コンデンサ６３、および、インダクタ６４を横方向に規定するために必要なさらなるマスキング工程は当業者により理解されようものであり、ダウン・リード７０を形成するための工程がより容易に理解されることが可能となるよう省略されている。図７の工程４０１において、例えばＧａＡｓの、上部表面６１１を有する基板６１が設けられる。図８の工程６０２において、基板６１に電気コンタクトをもたらし得る、例えばＴｉＷＮまたは他の物質を材料とし、少なくとも０．１ＫÅ単位の範囲は有用であり、０．１Ｋ〜８ＫÅ単位の範囲は便利であり、かつ、２Ｋ〜４ＫÅ単位の範囲は好適である厚さの導電体層８０が堆積される。化学気相成長法（ＣＶＤ）、プラズマ強化化学気相成長法（ＰＥＣＶＤ）、蒸着、スパッタ、および／または、それらの様々な組合せが有用であり、スパッタが好適である。図９の工程４０３において、ダウン・リード７０が基板６１のコンタクト表面６１１に接触することが望ましい導電体領域８０１、８０２をそれぞれ覆ってマスク部分８２１、８２２を設けるために、マスク層８２（例えば、フォトレジストのもの）が塗布され、パターニングされる。図１０の工程４０４において、マスク８２１、８２２の外にある導電体８０の部分はエッチングで除去され、基板６１の表面６１１上にコンタクト領域８０１、８０２を残す。図７〜１６は、２つのダウン・リード７０のみが設けられている場合を示しており、ここで、領域８０１は第１の金属層６８へのコンタクトを作成することが意図され、領域８０２は第２の金属層６９へのコンタクトを作成することが意図されているが、これは一例に過ぎず、かつ、限定的であることは意図されていない。当業者は、いずれの数のダウン・リード・コンタクトも設けられることが可能であることを、本明細書の説明に基づき理解されよう。図１１の工程４０５において、例えば、シリコン窒化物の、ならびに、少なくとも約０．１ＫÅ単位の範囲は有用であり、０．１Ｋ〜８ＫÅ単位の範囲は便利であり、かつ、１Ｋ〜２ＫÅ単位の範囲は好適である厚さの第１の誘電体層６７１が、コンタクト領域８０１、８０２、および、基板６１の表面６１１の残り部分を覆って堆積される。図１２の工程４０６において、（図示されていない）さらなるマスク層を成膜し、第１の誘電体層６７１内にコンタクト領域８０１を覆って開口８６をエッチングした結果が示されている。当業者は、このような定例的マスク作成工程およびエッチング工程をどのようにして行なうかを理解されよう。図１３の工程４０７において、金属層６８を基板６１上のコンタクト領域８０１にカプリングする図６のリード線７０１、７０２、および、７０６に類似するリード線８６８を設けるために、例えば、メッキされた金の、ならびに、少なくとも１ＫÅ単位の範囲は有用であり、１Ｋ〜１２０ＫÅ単位の範囲は便利であり、かつ、１０Ｋ〜５ＫÅ単位の範囲は好適である厚さの第１の金属層が堆積され、パターニングされる。リード線８６８は便利に第１の導電体層６８の一部である。図１３には、第１の金属層６８のこの小さな部分のみが示されている。第１の金属層６８は、所望の集積受動デバイスを形成するために必要とされる通りに、このような領域に横方向に延在している。図１４の工程４０８において、例えば、シリコン窒化物であり、少なくとも０．１ＫÅ単位の範囲は有用であり、０．１Ｋ〜８ＫÅ単位の範囲は便利であり、かつ、２Ｋ〜３Ｋオングストローム単位の範囲は好適である厚さの第２の誘電体層６７２が設けられ、第１の金属層６８および第１の誘電体層６７１の残り部分を覆って堆積され、続いて、図１５の工程４０９において、第２のコンタクト領域８０２を覆って開口８９を設けるために、当技術分野ではよく知られている手段を使用してパターニングされる。図１６の工程４１０において、開口６９を充填し、かつ、コンタクト領域８０２にカプリングされた導電体領域８６９を設けるために、第２の誘電体層６７２を覆って第２の金属層６９が堆積される。コンタクト領域８０２と組み合わされた導電体領域８６９は、図６のデバイス６０のダウン・リード７１３〜７１５、すなわち、第２の金属層６９から基板６１に延在しているダウン・リードに相当する。第２の金属層６９は、どこへでも延在するとして図１６に示されているが、これは説明の利便のために過ぎず、当業者は、層６９の横方向の広がりおよび形状が構築されつつある特定のＩＰＤにより決定されること、ならびに、層６９が適切にマスクされ、かつ、不要な領域が当技術分野ではよく知られている手段を使用して除去されることを理解されよう。図７〜１６の目的は、様々なダウン・リードが、第１の金属層６８および／または第２の金属層６９を基板６１にカプリングして、どのように形成されることが可能であるかを示すことである。金属層６８、６９および誘電体層６７１、６７２を使用して端子パッド６２、６５、コンデンサ６５、および／または、任意の他の所望の構成部分を形成するために必要な横方向の規定は、当業者には理解されよう。
【００１６】
図１７〜２４は図７〜１６のシーケンス４０１〜４１０に類似するが、本発明の重ねてさらなる実施形態による集積受動デバイスの製造の方法における４０１、４０１−１、４０１−２、４０１−２、４０２−１、４０３−１、４０４−１、および、４１０−１の示された工程の連続断面図である。図２５は図２３に示された集積受動デバイスの一部の平面図である。図１７〜２４の方法における工程の多くは、図７〜１６の方法における対応する工程と同様であり、添え字を加えることにより図１７〜２４の方法における対応する工程を指定する慣行、例えば、工程４０３−１は工程４０３に類似し、工程４０４−１は工程４０４に類似するなどが従われる。図１７〜２５の方法は、下に横たわる高抵抗の層または領域（例えば、領域９０１）が、様々なダウン・リード７０をカプリングするために基板６１の上部表面６１１上に設けられ、かつ、したがって、絶縁性基板ならびに半絶縁性基板との使用に適していることにおいて、図７〜１６の方法とは異なっている。図１７〜２４を参照すると、図１７の工程４０１において、上部表面６１１を持つ基板６１が設けられる。基板６１が絶縁性基板であることは、この検討の目的のために仮定されている。工程４０１−１において、高抵抗材料の層９０が基板６１の表面６１１上に堆積される。層９０を形成するために、（連続的であることを必要とする）少なくとも１０Å単位の範囲は有用であり、１００〜５ＫÅ単位の範囲は便利であり、かつ、２００〜２Ｋオングストローム単位の範囲は好適である厚さを有する高抵抗Ｓｉが堆積される。層９０が、少なくとも１×１０１１Ω／平方の範囲で有用であり、１×１０６〜１×１０１１Ω／平方の範囲で便利であり、かつ、１×１０８〜１×１０１０Ω／平方の範囲であれば好適であるシート抵抗を有することが望ましい。このようなシート抵抗値が有用である一方、重要なことは、電荷ブリードオフ接続の抵抗が、対象としている周波数範囲における保護される回路のインピーダンスの少なくとも１×１０２倍、かつ、好適には１×１０３〜１×１０４倍であることである。図１９の工程４０１−２において、例えばフォトレジストなどのマスク領域９２が、構築されている集積受動デバイスに必要な様々なダウン・リード７０をカプリングするために十分な横方向の広がりを有して設けられる。図２０の工程４０１−３において、様々なダウン・リード７０がコンタクトを形成できる所望の高抵抗領域９０１を設けるために、層９０の残り部分がエッチングにより除去される。図２１〜２３の工程４０２−１、４０３−１、および、４０４−１は、図８〜１０の工程４０２、４０３、４０４に類似し、前者の工程において、ダウン・リード・コンタクト領域８０１、８０２を設けるためにコンタクト層８０が設けられ、領域８２１、８２２によりマスクされ、かつ、エッチングされるが、コンタクト領域８０１、８０２は、ここで、基板６１の表面６１１上よりも、むしろ高抵抗領域９０２上に着置されている。残りの工程は、図１１〜１６の工程４０５〜４１０に従い、図２４の工程４１０−１に示された構造をもたらす。図２５はダウン・リード８６８と８６９との間に延在する領域９０１の平面図を示している。当業者は、��スキング工程を変更することにより領域９０１がいずれの、かつ、全ての所望のダウン・リード接続点の間にも延在させられ得ることを理解されよう。したがって、ＩＰＤ４０、５０、６０の様々な要素の所望の高抵抗カプリングが絶縁性基板上でさえ作成され得る。層９２および領域９０１の下に基板６１の上に、または、その一部として絶縁性または半絶縁性の領域９５０を設けることにより（図１７〜２４を参照されたい）、本発明は高導電性基板とともに使用され得るからである。なぜなら、様々なデバイス要素間の所望の高抵抗接続点は、領域９５０の下方で基板６１の抵抗率とは無関係に設けられ得るからである。領域９５０は、工程４０１に先立って絶縁性材料の層を堆積することにより、および／または、基板６１のために選択された材料によっては、実質的に固有の表面層を設けるために基板６１の表面にドープすることにより設けられる。
【００１７】
図１〜６に示されたものなどの要素を採用し、かつ、本明細書に説明されている高抵抗電荷漏洩経路を組み込んだいくつかの集積受動デバイスＲＦカプラが、ＥＳＤ許容度に対して試験され、かつ、そのような高抵抗電荷漏洩経路のない同数のそれ以外は実質的に同一のカプラを試験した結果と比較された。上昇する電圧の５個の人体モデル（ＨＢＭ）負パルスが後に続く５個のＨＢＭ正パルスに相当する信号が印加され、ＥＳＤ損傷の発生が決定された。本発明の高抵抗電荷漏洩接続のないカプラについては、平均ＥＳＤ許容度が約５２５ボルトであった。上記に説明された本発明の高抵抗電荷漏洩経路を組み込んだカプラについては、平均ＥＳＤ許容度は、高抵抗電荷漏洩経路がインダクタにのみカプリングされている構造に対しては約９５０ボルトであり、コンデンサおよび端子接続パッドならびにインダクタにカプリングされた電荷漏洩経路も含んだデバイスに対しては約９６９ボルトまでであった。したがって、本発明の手段および方法は、いかなる能動デバイスが回路に追加される必要もなく、集積受動デバイスのためのＥＳＤ性能の７０％を超える改善をもたらした。本発明が受動デバイスに関して特に有用であり、その状況に対して一例として本明細書において説明された一方、本発明は能動デバイスを含んだ回路にも適用可能である。例えば、本明細書に説明された高抵抗電荷漏洩経路は、集積回路もしくはトランジスタもしくはトランジスタ群もしくはボンディング・パッドの端子、または、能動デバイスにカプリングされた他の端子に適用可能とされ、有益な結果をもたらす。
【００１８】
コンタクト層８０、第１の誘電体層６７１、第１の金属層６８、第２の誘電体層６７２、および、第２の金属層６９のために様々な材料が説明された一方、これらは一例に過ぎず、限定的であることは意図されていない。例えば、本明細書で使用される用語「金属」は、いかなる形態の十分に導電性のある材料も含むことを意図され、単純な金属および合金に単に限定されることは意図されていない。さらなる有用な材料の非限定的例が、    基板：  ＩｎＰ、ＳｉＣ、ＧａＮ、ＧａＡｓ、Ｓｉ、ガラス、セラミック、プラスチック、プラスチック積層板
第１の誘電体層：  シリコン窒化物、シリコン酸化物、有機材料、ガラス、および、他の誘電体
第１の金属層：  Ａｕ、Ｔｉ、Ｐｔ、Ｃｕ、ならびに、これらの混合物および合金、ＴｉＷ、ＴＮ、ＴｉＷＮ、ＷＳｉ、ならびに、様々な他の金属間化合物およびそれらの組合せ
第２の誘電体層：  シリコン窒化物、シリコン酸化物、有機材料、ガラス、および、他の誘電体
第２の金属層：  Ａｕ、Ｔｉ、Ｐｔ、Ｃｕ、ならびに、これらの混合物および合金、ＴｉＷ、ＴＮ、ＴｉＷＮ、ＷＳｉ、ならびに、様々な他の金属間化合物およびそれらの組合せ
のように、提供されている。このような材料は、例えばであって限定的であることは意図されていないＣＶＤ、ＰＥＣＶＤ、スパッタ、蒸着、スクリーン印刷、メッキなどの様々なよく知られている技術により成膜されることが可能である。
【００１９】
第１の実施形態によれば、ＥＳＤ保護を備えた集積装置が提供され、この装置は、ＥＳＤ過渡現象に潜在的にさらされる部分を有する１つまたは複数の受動要素と、ＥＳＤ過渡現象に潜在的にさらされる部分間に延在する１つまたは複数の電荷漏洩抵抗とを含み、この抵抗は、１つまたは複数の受動要素のこれらの受動要素の正常な動作周波数におけるインピーダンスよりも大幅に大きな値を有する。さらなる実施形態によれば、１つまたは複数の受動要素は半絶縁性基板上に形成されており、装置は、離間したコンタクト間の基板抵抗により電荷漏洩抵抗が形成されるように、ＥＳＤ過渡現象に潜在的にさらされる部分を半絶縁性基板上に離間したコンタクトにカプリングする電気的なリード線をさらに含んでいる。重ねてさらなる実施形態によれば、１つまたは複数の受動要素は絶縁性基板上に形成され、装置は、１つまたは複数の受動要素の下の基板上に形成された高抵抗層と、離間したコンタクト間の層抵抗により電荷漏洩抵抗が形成されるように、ＥＳＤ過渡現象に潜在的にさらされる部分を高抵抗層上に離間したコンタクトにカプリングする電気的なリード線と、をさらに含んでいる。重ねてさらなる実施形態によれば、１つまたは複数の受動要素は導電性基板上に形成されており、装置は、基板から要素を電気的に隔離する基板上の絶縁層と、１つまたは複数の受動要素の下の絶縁層上に形成された高抵抗層と、離間したコンタクト間の層抵抗により電荷漏洩抵抗が形成されるように、ＥＳＤ過渡現象に潜在的にさらされる部分を高抵抗層上に離間したコンタクトにカプリングする電気的なリード線をさらに含んでいる。重ねてさらなる実施形態によれば、電荷漏洩抵抗は、装置の対象としている正常な動作周波数におけるインピーダンスよりも少なくとも約１００倍大きい。重ねてさらなる実施形態によれば、装置は、１つまたは複数の電荷漏洩抵抗にカプリングされた少なくとも１つの端子を有する能動デバイスをさらに含んでいる。他の実施形態によれば、電荷漏洩抵抗は、装置の対象としている正常な動作周波数におけるインピーダンスよりも少なくとも約５００倍大きい。さらに他の実施形態によれば、電荷漏洩抵抗は、装置の対象としている正常な動作周波数におけるインピーダンスよりも少なくとも約１０００倍大きい。
【００２０】
第２の実施形態によれば、ＥＳＤ保護済み集積電子装置が提供され、同装置は、インダクタと、インダクタにカプリングされたコンデンサと、インダクタおよびコンデンサにカプリングされた２つの端子、ならびに、２つの端子間にカプリングされた１つまたは複数の電荷漏洩抵抗を含んでいる。さらなる実施形態によれば、１つまたは複数の電荷漏洩抵抗は、装置の正常な動作周波数における２つの端子間で測定された装置のインピーダンスよりも少なくとも約１００倍大きい値を有する。重ねてさらなる実施形態によれば、１つまたは複数の電荷漏洩抵抗は、装置の正常な動作周波数における２つの端子間で測定された装置のインピーダンスよりも少なくとも約１０００倍大きい値を有する。重ねてさらなる実施形態によれば、１つまたは複数の電荷漏洩抵抗の少なくとも１つはインダクタにカプリングされている。重ねてさらなる実施形態によれば、１つまたは複数の電荷漏洩抵抗の少なくとも１つはコンデンサにカプリングされている。重ねてさらなる実施形態によれば、１つまたは複数の電荷漏洩抵抗の少なくとも１つは２つの端子間にカプリングされている。
【００２１】
第３の実施形態によれば、ＥＳＤ保護済み電子装置を形成するための方法が提供され、同方法は、基板を設ける工程と、少なくとも２つの離間した電気コンタクトから延在する電気導電体を形成する工程と、電気導電体とコンタクト状態にある部分を有する少なくとも１つの受動要素を形成する工程とを含んでいる。さらなる実施形態によれば、設ける工程はＩＩＩ−Ｖ材料からなる基板を設ける工程を含んでいる。さらなる実施形態によれば、ＩＩＩ−Ｖ材料はＧａＡｓからなる。重ねてさらなる実施形態によれば、基板上に少なくとも２つの離間した電気コンタクトを形成する工程は、基板の上部表面の上または中に電気絶縁性層を形成する工程と、絶縁性層上に高抵抗層を形成する工程と、高抵抗層上に少なくとも２つの離間したコンタクトを形成する工程とを含んでいる。重ねてさらなる実施形態によれば、少なくとも２つの離間した電気コンタクトから延在する電気導電体を形成する工程は、少なくとも２つの離間した電気コンタクトを覆って電気絶縁性層を設ける工程と、少なくとも２つの離間した電気コンタクトの少なくとも第１の電気コンタクトを露出させるために電気絶縁性層をパターニングする工程と、少なくとも２つの離間した電気コンタクトの第１の電気コンタクトとコンタクト状態にある電気導電体の１つを形成するために第１の電気絶縁性層を覆って第１の金属層を成膜する工程とを含んでいる。重ねてさらなる実施形態によれば、少なくとも２つの離間した電気コンタクトから延在する電気導電体を形成する工程は、第１の金属層を成膜する工程の後に、第１の金属層の少なくとも一部を覆って第２の電気絶縁性層を成膜する工程、少なくとも２つの離間した電気コンタクトの第２の電気コンタクトを露出させるために第１および第２の電気絶縁性層をパターニングする工程と、少なくとも２つの離間した電気コンタクトの第２の電気コンタクトとコンタクト状態にある第２の電気導電体を形成するために第２の電気絶縁性層を覆って第２の金属層を成膜する工程とをさらに含んでいる。
【００２２】
上記の詳細な説明において少なくとも１つの例示的実施形態が提示された一方、膨大な数の変形が存在することを理解されたい。１つまたは複数の例示的実施形態は例に過ぎず、かつ、本発明の範囲、利用可能性、または、構成をいかなる形でも限定することは意図されていないことも理解されたい。むしろ、上述の詳細な説明は、１つまたは複数の例示的実施形態を実施するための便利な案内を当業者に提供する。また、添付の特許請求の範囲およびその法的均等物に述べられている本発明の範囲から逸脱せずに、要素の機能および配列に様々な変更が行なわれ得ることを理解されたい。
【図面の簡単な説明】
【００２３】
【図１】従来技術による集積受動カプラの簡略模式回路を示す図。
【図２】本発明の実施形態による集積受動カプラの簡略模式回路を示す図。
【図３】従来技術による集積受動コンデンサの簡略模式回路を示す図。
【図４】本発明のさらなる実施形態による集積受動コンデンサの簡略模式回路を示す図。
【図５】本発明の他の実施形態による集積受動デバイス（ＩＰＤ）ＲＦカプラの簡略平面図。
【図６】図５のＩＰＤＲＦカプラの簡略部分断面図。
【図７】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図８】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図９】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１０】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１１】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１２】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１３】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１４】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１５】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１６】本発明のさらなる実施形態による集積受動デバイスの製造の方法を示す連続断面図。
【図１７】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図１８】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図１９】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図２０】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図２１】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図２２】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図２３】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図２４】本発明のさらなる実施形態による集積受動デバイスの製造の方法における工程を示す連続部分断面図。
【図２５】図２３に示された集積受動デバイスの一部の平面図。
【図１】
2009520368.tif 000003
【図２】
2009520368.tif 000004
【図３】
2009520368.tif 000005
【図４】
2009520368.tif 000006
【図５】
2009520368.tif 000007
【図６】
2009520368.tif 000008
【図７】
2009520368.tif 000009
【図８】
2009520368.tif 000010
【図９】
2009520368.tif 000011
【図１０】
2009520368.tif 000012
【図１１】
2009520368.tif 000013
【図１２】
2009520368.tif 000014
【図１３】
2009520368.tif 000015
【図１４】
2009520368.tif 000016
【図１５】
2009520368.tif 000017
【図１６】
2009520368.tif 000018
【図１７】
2009520368.tif 000019
【図１８】
2009520368.tif 000020
【図１９】
2009520368.tif 000021
【図２０】
2009520368.tif 000022
【図２１】
2009520368.tif 000023
【図２２】
2009520368.tif 000024
【図２３】
2009520368.tif 000025
【図２４】
2009520368.tif 000026
【図２５】
2009520368.tif 000027
【国際調査報告】
2009520368.tif 000028