(57)【要約】  本発明は、一次側が制御された電力変換器用のスイッチング制御回路に関する。パターンジェネレータは、ＥＭＩを減少させる周波数ホッピングを生成するオシレータに接続されたプログラム可能なコンデンサを制御するデジタルパターンを生成する。電圧波形検出器は、トランスの電圧信号をマルチサンプリングすることにより、電圧フィードバック信号および放電時間信号を生成する。電流波形検出器、および、積分器は、フィードバック信号を生成する。電流波形信号とタイミング信号とを積分することにより平均電流信号が生成される。積分器の時定数は、スイッチング周波数に関連する。オシレータは、電流ループ・エラーアンプの出力に応じてタイミング信号およびパルス信号を生成する。ＰＷＭ回路は、パルス信号および電圧ループ・エラーアンプの出力に応じてスイッチング信号を生成する。【選択図】図１
2009512406.tif 000002
【特許請求の範囲】
【請求項１】
一次側が制御された電力変換器用のスイッチング制御回路であって、
前記電力変換器の入力電圧に結合されたトランスを切り替えるスイッチと、
前記トランスに結合され、該トランスの電流および／または電圧を検知する検知デバイスと、
前記スイッチに結合され、前記電力変換器の出力電圧および最大出力電流を調整するスイッチング信号と、
前記トランスに結合され、前記スイッチング信号のオフタイムの間に前記トランスの電圧信号および放電時間をマルチサンプリングすることにより、第１のフィードバック信号および放電時間信号を生成するコントローラとを含み、
前記コントローラは、前記検知デバイスにさらに結合され、前記トランスの前記放電時間信号および電流信号に応じて第２のフィードバック信号を生成し、前記第１のフィードバック信号に応じて前記スイッチング信号を生成し、前記第２のフィードバック信号に応じて前記スイッチング信号のスイッチング周波数を制御する、
スイッチング制御回路。
【請求項２】
前記コントローラは、
前記トランスに結合され、該トランスの補助巻線からの前記電圧信号をマルチサンプリングすることにより、前記第１のフィードバック信号および前記放電時間信号を生成する第１の波形検出器であって、前記放電時間信号は、前記トランスの二次側スイッチング電流の前記放電時間に対応する、第１の波形検出器と、
前記電流信号を測定することにより生成される電流波形信号をタイミング信号のパルス幅で積分することにより生成される平均電流信号を、前記放電時間信号で積分することにより、前記第２のフィードバック信号を生成する、第２の波形検出器および積分器と、
前記第１のフィードバック信号および前記第２のフィードバック信号をそれぞれ増幅する第１のエラーアンプおよび第２のエラーアンプと、
前記第２のエラーアンプに結合され、前記第２のエラーアンプの出力に応じてパルス信号および前記タイミング信号を生成するオシレータであって、前記パルス信号は、前記スイッチング信号の前記スイッチング周波数を決定し、前記タイミング信号の前記パルス幅は、前記スイッチング信号の前記スイッチング周波数と関連するオシレータと、
前記検知デバイスに結合され、前記電流信号の最大値を制限するピーク電流リミッタと、
前記パルス信号と、前記第１のエラーアンプの出力と、前記ピーク電流リミッタの出力とに応じて前記スイッチング信号を生成するＰＷＭ回路と、
を含む請求項１に記載のスイッチング制御回路。
【請求項３】
前記コントローラは、温度を補償すべく前記第１の波形検出器の入力に接続され、前記コントローラの温度に応じてプログラム可能な電流を生成するプログラム可能な電流源をさらに含む、請求項２に記載のスイッチング制御回路。
【請求項４】
前記コントローラは、
デジタルパターンを生成するパターンジェネレータと、
前記オシレータおよび前記パターンジェネレータに結合され、前記デジタルパターンに応じて前記スイッチング周波数を変調する第１のプログラム可能なコンデンサと、
前記積分器および前記パターンジェネレータに結合され、前記積分器の時定数と前記スイッチング周波数とを関連付ける第２のプログラム可能なコンデンサとをさらに含み、
前記第１のプログラム可能なコンデンサおよび前記第２のプログラム可能なコンデンサの容量は、前記デジタルパターンにより決定される、請求項２に記載のスイッチング制御回路。
【請求項５】
前記積分器の前記時定数は、前記スイッチング信号のスイッチング周期と関連する、請求項２に記載のスイッチング制御回路。
【請求項６】
前記第１の波形検出器は、
サンプルパルス信号を生成するサンプルパルスジェネレータと、
閾値信号であって、該閾値信号が前記電圧信号に加えられることによりレベルシフト信号が生成される閾値信号と、
第１のコンデンサおよび第２のコンデンサと、
第１のサンプル信号および第２のサンプル信号を生成する第１の信号発生器であって、前記第１のサンプル信号および前記第２のサンプル信号は、前記電圧信号を交互にサンプリングするよう用いられ、第１の保持電圧および第２の保持電圧は、前記第１のコンデンサおよび前記第２のコンデンサ全体でそれぞれ保持され、前記第１のサンプル信号および前記第２のサンプル信号は、前記放電時間信号のイネーブル期間中に前記サンプルパルス信号に応じて交互に生成され、前記放電時間信号の始まりに遅延時間が挿入され、前記第１のサンプル信号および前記第２のサンプル信号は、前記遅延時間の期間中はディセーブルにされる、第１の信号発生器と、
前記第１の保持電圧および前記第２の保持電圧のうち高いほうの電圧からホールド信号を生成するバッファアンプと、
前記ホールド信号をサンプリングすることにより前記第１のフィードバック信号を生成する第１の出力コンデンサと、
前記放電時間信号を生成する第２の信号発生器であって、前記放電時間信号は、前記スイッチング信号がディセーブルにされるとイネーブルにされ、前記遅延時間後、前記レベルシフト信号が前記第１のフィードバック信号より低くなると即座に、前記放電時間信号がディセーブルにされてよく、前記スイッチング信号がイネーブルである間は、前記放電時間信号はディセーブルであり得る第２の信号発生器と、
を含む請求項２に記載のスイッチング制御回路。
【請求項７】
前記第１の波形検出器が前記電圧信号をマルチサンプリングすることにより、前記第１のフィードバック信号を生じるエンド電圧が生成され、前記エンド電圧は、前記二次側スイッチング電流がゼロに降下する直前にサンプリングされて測定される、請求項２に記載のスイッチング制御回路。
【請求項８】
前記パターンジェネレータは、
クロック信号を生成するクロックジェネレータと、
前記クロック信号に応じて前記デジタルパターンを生成する抵抗器と、
を含む、請求項４に記載のスイッチング制御回路。
【請求項９】
前記オシレータは、
第２のエラーアンプの前記出力に応じて第１の充電電流、放電電流、および、第２の充電電流を生成する第１のＶ／Ｉ変換器であって、第１のオペアンプ、第１のオシレータ抵抗器、および第１のトランジスタ群を含む第１のＶ／Ｉ変換器と、
第１のオシレータコンデンサと、
第１の端子および第２の端子を有する第１のスイッチであって、前記第１の端子には前記第１の充電電流が供給され、前記第２の端子は、前記第１のオシレータコンデンサに接続される第１のスイッチと、
第１の端子および第２の端子を有する第２のスイッチであって、前記第１の端子は、前記第１のオシレータコンデンサに接続され、前記第２の端子は、前記放電電流により駆動される第２のスイッチと、
前記第１のオシレータコンデンサに接続される非反転入力を有し、前記パルス信号を生成する第１のコンパレータと、
第１の端子および第２の端子を有する第３のスイッチであって、前記第１の端子には高閾値電圧が供給され、前記第２の端子は、前記第１のコンパレータの反転入力に接続される第３のスイッチと、
第１の端子および第２の端子を有する第４のスイッチであって、前記第１の端子には低閾値電圧が供給され、前記第２の端子は、前記第１のコンパレータの前記反転入力に接続される第４のスイッチと、
前記第１のコンパレータの出力に接続される入力を有し、逆パルス信号を生成するインバータであって、前記パルス信号は、前記第２のスイッチおよび前記第４のスイッチをオン／オフにし、前記逆パルス信号は、前記第１のスイッチおよび前記第３のスイッチをオン／オフにするインバータと、
前記第２の充電電流に応じてトリップポイント電圧を生成する第３の抵抗器と、
第２のオシレータコンデンサと、
前記第２のオシレータコンデンサと並列に接続される第５のスイッチと、
前記第２のオシレータコンデンサに接続される反転入力と、前記トリップポイント電圧が供給される非反転入力とを有し、前記タイミング信号を生成する第２のコンパレータと、
を含む請求項２に記載のスイッチング制御回路。
【請求項１０】
前記第２の波形検出器は、
前記電流信号のピーク値を測定することによりピーク電流信号を生成するピーク検出器と、
前記ピーク電流信号を保持する第３のコンデンサと、
前記電流波形を生成する第２の出力コンデンサと、
前記第２の出力コンデンサに前記ピーク電流信号を導くスイッチと、
を含む請求項２に記載のスイッチング制御回路。
【請求項１１】
前記積分器は、
第１のオペアンプ、第１のタイミング抵抗器、および、第１のトランジスタ群により形成され、前記電流波形信号に応じて第１の積分器充電電流を生成する第１のＶ／Ｉコンバータと、
第１の積分信号を生成する第１のタイミングコンデンサと、
第１の端子および第２の端子を有する第１のスイッチであって、前記第１の端子には前記第１の積分器充電電流が供給され、前記第２の端子は、前記第１のタイミングコンデンサに接続され、前記タイミング信号によってオン／オフにされる第１のスイッチと、
前記第１のタイミングコンデンサと並列に接続され、前記第１のタイミングコンデンサを放電する第２のスイッチと、
第３のスイッチと、
前記第３のスイッチを介し前記第１の積分信号をサンプリングすることにより、平均電流信号を生成する第２の出力コンデンサと、
第２のオペアンプ、第２のタイミング抵抗器、および、第２のトランジスタ群により形成され、前記平均電流信号に応じて第２の積分器充電電流を生成する第２のＶ／Ｉコンバータと、
第２の積分信号を生成する第３のタイミングコンデンサと、
第１の端子および第２の端子を有する第４のスイッチであって、前記第１の端子には前記第２の積分器充電電流が供給され、前記第２の端子は、前記第３のタイミングコンデンサに接続され、前記放電時間信号よってオン／オフにされる第４のスイッチと、
前記第３のタイミングコンデンサと並列に接続され、前記第３のタイミングコンデンサを放電する第５のスイッチと、
第６のスイッチと、
前記第６のスイッチを介し前記第２の積分信号をサンプリングすることにより、前記第２のフィードバック信号を生成する第４の出力コンデンサと、
を含む、請求項２に記載のスイッチング制御回路。
【請求項１２】
前記スイッチング信号は、イネーブルにされると最小オンタイムを有し、前記電圧信号をマルチサンプリングする前記放電時間の最小値をさらに確実にする、請求項１に記載のスイッチング制御回路。
【請求項１３】
一次側が制御された電力変換器用のスイッチング制御回路であって、
前記電力変換器の入力電圧に結合されるトランスを切り替えるスイッチと、
前記スイッチに結合され、前記出力電圧を調整するスイッチング信号と、
前記トランスに結合され、前記スイッチング信号のオフタイムの間に前記トランスの電圧信号および放電時間をマルチサンプリングすることにより、第１のフィードバック信号を生成し、前記第１のフィードバック信号に応じて前記スイッチング信号を生成するコントローラであって、第１の波形検出器を含むコントローラと、
を含むスイッチング制御回路。
【請求項１４】
前記第１の波形検出器は、
サンプルパルス信号を生成するサンプルパルスジェネレータと、
閾値信号であって、該閾値信号が前記電圧信号に加えられることによりレベルシフト信号が生成される閾値信号と、
第１のコンデンサおよび第２のコンデンサと、
第１のサンプル信号および第２のサンプル信号を生成する第１の信号発生器であって、前記第１のサンプル信号および前記第２のサンプル信号は、前記電圧信号を交互にサンプリングするよう用いられ、第１の保持電圧および第２の保持電圧は、前記第１のコンデンサおよび前記第２のコンデンサ全体でそれぞれ保持され、前記第１のサンプル信号および前記第２のサンプル信号は、前記放電時間信号のイネーブル期間中に前記サンプルパルス信号に応じて交互に生成され、前記放電時間信号の始まりに遅延時間が挿入され、前記第１のサンプル信号および前記第２のサンプル信号は、前記遅延時間の期間中はディセーブルにされる、第１の信号発生器と、
前記第１の保持電圧および前記第２の保持電圧のうち高いほうの電圧からホールド信号を生成するバッファアンプと、
前記ホールド信号をサンプリングすることにより前記第１のフィードバック信号を生成する第１の出力コンデンサと、
前記放電時間信号を生成する第２の信号発生器であって、前記放電時間信号は、前記スイッチング信号がディセーブルにされるとイネーブルにされ、前記遅延時間後、前記レベルシフト信号が前記第１のフィードバック信号より低くなると即座に、前記放電時間信号がディセーブルにされてよく、前記スイッチング信号がイネーブルである間は、前記放電時間信号はディセーブルであり得、前記放電時間信号は、前記トランスの前記放電時間に従い生成される第２の信号発生器と、
を含む、請求項１３に記載のスイッチング制御回路。
【請求項１５】
前記第１の波形検出器は、前記電圧信号をマルチサンプリングすることにより前記第１のフィードバック信号を生成するエンド電圧を生成し、前記エンド電圧は、二次側スイッチング電流がゼロに降下する直前にサンプリングされて測定される、請求項１３に記載のスイッチング制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器用制御回路に関し、より詳しくは、電力変換器のモードを切り替える制御回路に関する。
【背景技術】
【０００２】
調整された電圧および電流を供給すべく、さまざまな電力変換器が広く用いられている。オフラインの電力変換器は、安全のために一次側と二次側との間にガルバニック絶縁を設ける必要がある。電力変換器の一次側に制御回路が設けられている場合、光カプラおよび二次側レギュレータは、出力電圧および出力電流を調整することを要求される。本発明の目的は、光カプラおよび二次側レギュレータを用いずに、電力変換器の一次側の出力電圧および出力電流を制御するスイッチング制御回路を提供することである。さらに、周波数ホッピングの技術が導入され、スイッチング信号のスイッチング周波数が向上するので、ＥＭＩ（電磁波妨害）も減少する。したがって、電力変換器を小型化し、コストを下げることができる。
【発明の開示】
【課題を解決するための手段】
【０００３】
電力変換器の一次側制御のためのスイッチング回路は、トランスを切り替えるスイッチを備える。スイッチング信号が電力変換器の出力電圧および最大出力電流を調整するスイッチをオンにする。コントローラは、トランスに結合され、スイッチング信号のオフタイムの間のトランスの電圧信号と放電時間とをマルチサンプリングすることにより、電圧フィードバック信号と放電時間信号とを生成する。コントローラは、さらに、電流検知デバイスに結合され、トランスの放電時間信号および電流信号に応じてフィードバック信号を生成する。したがって、コントローラは、電圧フィードバック信号に応じてスイッチング信号を生成する。また、コントローラは、フィードバック信号に応じてスイッチング信号のスイッチング周波数を制御する。
【０００４】
コントローラは、電圧信号をマルチサンプリングし、電圧フィードバック信号および放電時間信号を生成する電圧波形検出器を備える。電圧波形検出器は、デバイダを介しトランスの補助巻線に接続される。放電時間信号は、トランスの放電時間を表すと共に、二次側スイッチング電流の放電時間を表す。オシレータは、スイッチング信号のスイッチング周波数を決定するためのパルス信号を生成する。電流波形検出器および積分器は、平均電流信号と放電時間信号とを積分することにより、フィードバック信号を生成する。積分器は、電流波形信号とタイミング信号のパルス幅とを積分して平均電流信号を生成する。電流波形検出器は、電流検知デバイスを介し電流信号を測定することにより、電流波形信号を生成する。
【０００５】
第１のオペアンプおよび第１の基準電圧により形成される電圧ループ・エラーアンプは、電圧フィードバック信号を増幅して出力電圧制御のループゲインをもたらす。第２のオペアンプおよび第２の基準電圧により形成される電流ループ・エラーアンプは、フィードバック信号を増幅して出力電流制御のループゲインをもたらす。ピーク電流リミッタは、電流検知デバイスに結合されて電流信号の最大値を制限する。複数のコンパレータを結合するＰＷＭ回路は、電圧ループ・エラーアンプの出力と、ピーク電流リミッタの出力とに応じてスイッチング信号のパルス幅を制御する。これによって出力電圧は、調整される。電流ループ・エラーアンプは、オシレータに結合され、スイッチング信号のスイッチング周波数を制御する。これによって、電力変換器の出力電流が制御できる。
【０００６】
温度補償のために、電圧波形検出器の入力にプログラム可能な電流源が接続される。プログラム可能な電流源は、コントローラの温度に応じ、電力変換器の出力電圧の温度偏差を補償するプログラム可能な電流を生成する。パターンジェネレータは、デジタルパターンを生成する。第１のプログラム可能なコンデンサは、オシレータおよびパターンジェネレータに結合され、デジタルパターンに応じてスイッチング周波数を変調する。第２のプログラム可能なコンデンサは、積分器およびパターンジェネレータに結合され、積分器の時定数とスイッチング信号のスイッチング周波数とを関連付ける。第１のプログラム可能なコンデンサおよび第２のプログラム可能なコンデンサの容量は、デジタルパターンにより制御される。
【０００７】
上記概要および以下の詳細な説明はどちらも例示にすぎず、本発明のさらなる説明は、請求項の範囲として提供されることを意図するものと理解されたい。また、さらなる目的および利点は、以下の説明および図面を考慮することにより明らかになるであろう。
【図面の簡単な説明】
【０００８】
添付の図面は、本発明のさらなる理解をもたらし、本明細書に組み込まれてその一部となる。図面は、本発明の複数の実施形態を示し、記載内容と共に本発明の原理を説明する役割を果たす。
【０００９】
【図１】スイッチング制御回路を有する電力変換器の概略図である。
【００１０】
【図２】電力変換器およびスイッチング制御回路のキー波形を示す。
【００１１】
【図３】本発明におけるコントローラの一実施形態を示す。
【００１２】
【図４】本発明における電圧波形検出器の一実施形態を示す。
【００１３】
【図５】本発明におけるオシレータの一実施形態を示す。
【００１４】
【図６】本発明における電流波形検出器の一実施形態を示す。
【００１５】
【図７】本発明における積分器の一実施形態を示す。
【００１６】
【図８】本発明の一実施形態におけるＰＷＭ回路の概略図を示す。
【００１７】
【図９】本発明における加算器の概略図を示す。
【００１８】
【図１０】本発明の一実施形態におけるプログラム可能な電流源の概略図を示す。
【００１９】
【図１１】本発明の一実施形態におけるパターンジェネレータを示す。
【００２０】
【図１２】本発明の一実施形態におけるプログラム可能なコンデンサを示す。
【発明を実施するための最良の形態】
【００２１】
図１は、電力変換器を示す。電力変換器は、補助巻線ＮＡ、一次巻線ＮＰ、および、二次巻線ＮＳを有するトランス１０を含む。一次巻線ＮＰは、電力変換器の入力電圧ＶＩＮに結合される。電力変換器の出力電圧ＶＯおよび出力電流ＩＯを調整すべく、スイッチング制御回路は、トランジスタ２０を制御してトランス１０を切り替えるスイッチング信号ＶＰＷＭを含む。電流検知抵抗器３０は、電流検知デバイスとして機能する。コントローラ７０は、スイッチング信号ＶＰＷＭを生成する。
【００２２】
図２は、図１に示す電力変換器のさまざまな信号波形を示す。スイッチング信ＶＰＷＭが論理"Ｈ"になると、それに従い一次側スイッチング電流ＩＰが生成される。一次側スイッチングピーク電流ＩＰ１は、以下により得られる。
【数１】
2009512406.tif 000003
ＬＰは、トランス１０の一次巻線ＮＰのインダクタンスであり、ＴＯＮは、スイッチング信号ＶＰＷＭのオンタイムである。
【００２３】
スイッチング信号ＶＰＷＭが一旦論理"Ｌ"になると、トランス１０に蓄積されたエネルギーは、整流器４０を介し、トランス１０の二次側および電力変換器の出力へと供給される。それに従い、二次側スイッチング電流ＩＳが生成される。二次側スイッチングピーク電流ＩＳ１は、以下により表され得る。
【数２】
2009512406.tif 000004
ＶＯは、電力変換器の出力電圧であり、ＶＦは、整流器４０の順電圧降下であり、ＬＳは、トランス１０の二次巻線ＮＳのインダクタンスであり、ＴＤＳは、トランス１０の放電時間であると共に、二次側スイッチング電流ＩＳの放電時間も表している。
【００２４】
一方、電圧信号ＶＡＵＸがトランス１０の補助巻線ＮＡにおいて生成される。電圧信号ＶＡＵＸ１は、以下により得られる。
【数３】
2009512406.tif 000005
ＴＮＡおよびＴＮＳは、トランス１０の補助巻線ＮＡおよび二次巻線ＮＳの巻数をそれぞれ示す。
【００２５】
二次側スイッチング電流ＩＳがゼロまで降下すると電圧信号ＶＡＵＸが低下し始める。このことは、トランス１０のエネルギーがこの瞬間に完全に放出されたことを示す。したがって、図２に示すように、方程式（２）における放電時間ＴＤＳは、スイッチング信号ＶＰＷＭの立下りエッジから電圧信号ＶＡＵＸが減少し始めるポイントまでの間に測定されることができる。二次側スイッチングピーク電流ＩＳ１は、一次側スイッチングピーク電流ＩＰ１およびトランス１０の巻数により決定される。二次側スイッチングピーク電流ＩＳ１は、以下により得られる。
【数４】
2009512406.tif 000006
ＴＮＰは、トランス１０の一次巻線ＮＰの巻数である。
【００２６】
コントローラ７０は、供給端子ＶＣＣおよび電力を受けるグラウンド端子ＧＮＤを含む。抵抗器５０および抵抗器５１は、トランス１０の補助巻線ＮＡとグラウンド基準レベルとの間に接続されるデバイダを形成する。コントローラ７０の検出端子ＤＥＴは、抵抗器５０と抵抗器５１とのジョイントに接続される。検出端子ＤＥＴで生成される電圧ＶＤＥＴは、以下により得られる。
【数５】
2009512406.tif 000007
Ｒ５０およびＲ５１は、抵抗器５０および５１の抵抗である。
【００２７】
電圧信号ＶＡＵＸは、コントローラ７０に電力を供給すべく、整流器６０を介しコンデンサ６５をさらに充電する。電流検知抵抗器３０は、トランジスタ２０のソースとグラウンド基準レベルとの間に接続されることにより、一次側スイッチング電流ＩＰを電流信号ＶＣＳに変換する。コントローラ７０の検知端子ＣＳは、電流検知抵抗器３０に接続されて電流信号ＶＣＳを検出する。
【００２８】
コントローラ７０の出力端子ＯＵＴは、トランス１０を切り替えるスイッチング信号ＶＰＷＭを生成する。電圧補償端子ＣＯＭＶは、電圧ループ周波数を補償するための補償ネットワークに接続される。補償ネットワークは、コンデンサ３１のような、グラウンド基準レベルに接続されるコンデンサであり得る。電流補償端子ＣＯＭＩは、電流ループ周波数を補償するための他の補償ネットワークを有する。補償ネットワークは、コンデンサ３２のような、グラウンド基準レベルに接続されるコンデンサであり得る。
【００２９】
図３は、コントローラ７０の一実施形態を示す。電圧波形検出器１００は、電圧ＶＤＥＴをマルチサンプリングすることにより、電圧フィードバック信号ＶＶと放電時間信号ＳＤＳとを生成する。放電時間信号ＳＤＳは、二次側スイッチング電流ＩＳの放電時間ＴＤＳを表す。電流波形検出器３００は、電流信号ＶＣＳを測定することにより、電流波形信号ＶＷを生成する。積分器４００は、平均電流信号ＶＡＶを放電時間信号ＳＤＳで積分することにより、フィードバック信号Ｖ１を生成する。平均電流信号は、電流波形信号ＶＷをタイミング信号ＴＸのパルス幅で積分することにより生成される。オペアンプ７１および基準電圧ＶＲＥＦ１により、電圧フィードバック信号ＶＶを増幅して出力電圧制御のループゲインをもたらす電圧ループ・エラーアンプが形成される。オペアンプ７２および基準電圧ＶＲＥＦ２により、フィードバック信号Ｖ１を増幅して出力電流制御のループゲインをもたらす電流ループ・エラーアンプが形成される。
【００３０】
オシレータ２００は、電流ループ・エラーアンプの出力に結合されてパルス信号ＰＬＳおよびタイミング信号ＴＸを生成する。パルス信号ＰＬＳは、スイッチング信号ＶＰＷＭを初期化してスイッチング信号ＶＰＷＭのスイッチング周波数を決定するために利用される。タイミング信号ＴＸのパルス幅とスイッチング信号ＶＰＷＭのスイッチング周波数とは相関関係にある。コンパレータ７４と基準電圧ＶＲＥＦ３により形成されるピーク電流リミッタは、一次側スイッチングピーク電流ＩＰ１を制限する。ピーク電流リミッタの入力が検知端子ＣＳに結合されることにより、電流信号ＶＣＳが検出され、電流をサイクルごとに制限できるようになる。ＰＷＭ回路５００は、ＮＡＮＤゲート７９を介しコンパレータ７３および７４に結合されることにより、電圧ループ・エラーアンプの出力およびピーク電流リミッタの出力に応じてスイッチング信号ＶＰＷＭのパルス幅を制御する。
【００３１】
オペアンプ７１および７２はトランスコンダクタンス出力を有する。オペアンプ７１の出力は、電圧補償端子ＣＯＭＶおよびコンパレータ７３のプラス入力に接続される。オペアンプ７２の出力は、電流補償端子ＣＯＭＩに接続される。コンパレータ７３のマイナス入力は、加算器６００の出力に接続される。加算器６００は、電流信号ＶＣＳとランプ信号ＲＭＰとを加えることにより、電圧ループのスロープ補償を提供するスロープ信号ＶＳＬＰを生成する。
【００３２】
一次側スイッチング電流ＩＰの検出からスイッチング信号ＶＰＷＭのスイッチング周波数の制御までの間に形成される電流制御ループは、基準電圧ＶＲＥＦ２に応じて二次側スイッチング電流ＩＳの平均値を制御する。図２における信号波形によれば、電力変換器の出力電流ＩＯは、二次側スイッチング電流ＩＳの平均であり、以下の式で表される。
【数６】
2009512406.tif 000008
Ｔは、オシレータ２００の時定数と相関するスイッチング信号ＶＰＷＭのスイッチング周期である。電力変換器の出力電流ＩＯはそれによって調整される。
【００３３】
電流波形検出器３００は、電流信号ＶＣＳを検出して電流波形信号ＶＷを生成する。積分器４００は、平均電流信号ＶＡＶを放電時間ＴＤＳで積分することによりフィードバック信号Ｖ１をさらに生成する。電流波形信号ＶＷをタイミング信号ＴＸのパルス幅で積分することにより、平均電流信号ＶＡＶが生成される。したがって、Ｖ１は、以下のようになる。
【数７】
2009512406.tif 000009
【数８】
2009512406.tif 000010
電流波形信号ＶＷは、以下により表される。
【数９】
2009512406.tif 000011
Ｔ１１およびＴ１２は、積分器４００の時定数であり、タイミング信号ＴＸのパルス幅ＴＸＰは、スイッチング信号ＶＰＷＭのスイッチング周期と関連し、ＴＸＰ＝αＴである。
方程式（６）乃至（９）から、フィードバック信号Ｖ１は、以下のように書き換えられることがわかる。
【数１０】
2009512406.tif 000012
フィードバック信号Ｖ１は、電力変換器の出力電流ＩＯに比例することがわかる。フィードバック信号Ｖ１は、出力電流ＩＯの増大と共に増加するが、フィードバック信号Ｖ１の最大値は、電流制御ループの調整により基準電圧ＶＲＥＦ２の値に制限される。電流制御ループのフィードバック制御下では、スイッチング信号ＶＰＷＭのスイッチング周波数は、最大出力電流ＩＯ（ｍａｘ）が増大するにつれ減少し、最大出力電流ＩＯ（ｍａｘ）が減少するにつれ増加する。最大出力電流ＩＯ（ｍａｘ）は、以下により得られる。
【数１１】
2009512406.tif 000013
Ｋは、＜（Ｔ１１×Ｔ１２）／（αＴ２）＞と等しい定数であり、ＧＡは、電流ループ・エラーアンプのゲインであり、ＧＳＷは、スイッチング回路のゲインである。
【００３４】
電流制御ループのループゲインが高い（ＧＡ×ＧＳＷ＞＞１）場合、最大出力電流ＩＯ（ｍａｘ）は、以下のように簡潔に定義される。
【数１２】
2009512406.tif 000014
これによって電力変換器の最大出力電流ＩＯ（ｍａｘ）は、基準電圧ＶＲＥＦ２に応じて定電流として調整される。
【００３５】
また、電圧信号ＶＡＵＸのサンプリングからスイッチング信号ＶＰＷＭのパルス幅変調までの間に形成される電圧制御ループは、基準電圧ＶＲＥＦ１に応じて電圧信号ＶＡＵＸの大きさを制御する。電圧信号ＶＡＵＸは、方程式（３）に示すような出力電圧ＶＯの比率である。電圧信号ＶＡＵＸは、方程式（５）に示すような電圧ＶＤＥＴまでさらに減衰される。電圧波形検出器１００は、電圧ＶＤＥＴをマルチサンプリングすることにより電圧フィードバック信号ＶＶを生成する。電圧フィードバック信号ＶＶの値は、電圧制御ループの調整により、基準電圧ＶＲＥＦ１の値に応じて制御される。電圧ループ・エラーアンプおよびＰＷＭ回路５００は、電圧制御ループのループゲインを提供する。これによって、出力電圧Ｖｏは、以下のように簡潔に定義される。
【数１３】
2009512406.tif 000015
電圧信号ＶＡＵＸは、電圧波形検出器１００によりマルチサンプリングされる。電圧は、二次側スイッチング電流ＩＳがゼロに降下する直前にサンプリングされて測定される。したがって、二次側スイッチング電流ＩＳの変化は、整流器４０の順電圧降下ＶＦの値には影響しない。しかしながら、温度が変化すると順電圧降下ＶＦは変化する。プログラム可能な電流源８０は、温度補償のために電圧波形検出器１００の入力に接続される。プログラム可能な電流源８０は、コントローラ７０の温度に応じてプログラム可能な電流ＩＴを生成する。プログラム可能な電流ＩＴは、抵抗器５０と抵抗器５１とを結合させて順電圧降下ＶＦの温度変化を補償する電圧ＶＴを生成する。
【数１４】
2009512406.tif 000016
方程式（１２）および（１３）を参照すると、抵抗器Ｒ５０およびＲ５１の比率が出力電圧ＶＯを決定することがわかる。抵抗器５０および５１の抵抗は、順電圧降下ＶＦを補償する温度係数を決定する。プログラム可能な電流源８０により、方程式は以下のように書き換えられる。
【数１５】
2009512406.tif 000017
【００３６】
図４は、本発明における電圧波形検出器１００の一実施形態を示す。サンプルパルス発生器１９０は、マルチサンプリング用のサンプルパルス信号を生成する。閾値信号１５６は、電圧信号ＶＡＵＸを合計してレベルシフトが反映された信号を生成する。第１の信号発生器は、Ｄフリップフロップ１７１、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２を生成する２つのＡＮＤゲート１６５および１６６を含む。第２の信号発生器は、Ｄフリップフロップ１７０、ＮＡＮＤゲート１６３、ＡＮＤゲート１６４、および、コンパレータ１５５を含み、放電時間信号ＳＤＳを生成する。時間遅延回路は、インバータ１６２、電流源１８０、トランジスタ１８１、および、コンデンサ１８２を含み、スイッチング信号ＶＰＷＭがディセーブルにされたときに遅延時間Ｔｄを生成する。インバータ１６１の入力にはスイッチング信号ＶＰＷＭが供給される。インバータ１６１の出力は、インバータ１６２の入力、ＡＮＤゲート１６４の第１の入力、および、Ｄフリップフロップ１７０のクロック入力に接続される。インバータ１６２の出力は、トランジスタ１８１をオン／オフにする。コンデンサ１８２は、トランジスタ１８１と並列に接続される。コンデンサ１８２を充電するために電流源１８０が印加される。したがって、電流源１８０の電流、および、コンデンサ１８２の容量は、時間遅延回路の遅延時間Ｔｄを決定する。コンデンサ１８２は、時間遅延回路の出力である。Ｄフリップフロップ１７０のＤ入力は、供給電圧ＶＣＣにより引き上げられる。Ｄフリップフロップ１７０の出力は、ＡＮＤゲート１６４の第２の入力に接続される。ＡＮＤゲート１６４は、放電時間信号ＳＤＳを出力する。これによって、放電時間信号ＳＤＳは、スイッチング信号ＶＰＷＭがディセーブルにされたときにイネーブルになる。ＮＡＮＤゲート１６３の出力は、Ｄフリップフロップ１７０のリセット入力に接続される。ＮＡＮＤゲート１６３の入力は、時間遅延回路の出力と、コンパレータ１５５の出力とに接続される。コンパレータ１５５のマイナス入力には、レベルシフトが反映された信号が供給される。コンパレータ１５５のプラス入力には、電圧フィードバック信号ＶＶが供給される。したがって、遅延時間Ｔｄ後、放電時間信号ＳＤＳは、レベルシフトが反映された信号が電圧フィードバック信号ＶＶより低くなると即座にディセーブルにされ得る。また、放電時間信号ＳＤＳは、スイッチング信号ＶＰＷＭがイネーブルである間はディセーブルであり得る。
【００３７】
サンプルパルス信号は、Ｄフリップフロップ１７１のクロック入力と、ＡＮＤゲート１６５および１６６の第３の入力とに印加される。Ｄフリップフロップ１７１のＤ入力と逆出力とが接続されることにより、二分周カウンタが形成される。Ｄフリップフロップ１７１の出力および逆出力は、ＡＮＤゲート１６５および１６６の第２の入力にそれぞれ接続される。ＡＮＤゲート１６５および１６６の第１の入力には、放電時間信号ＳＤＳが供給される。ＡＮＤゲート１６５および１６６の第４の入力は、時間遅延回路の出力に接続される。したがって、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２がサンプルパルス信号に応じて生成される。また、放電時間信号ＳＤＳのイネーブル期間中に第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２が交互に生成される。しかしながら、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２を阻止すべく、放電時間信号ＳＤＳの始めに遅延時間Ｔｄが挿入される。これによって、遅延時間Ｔｄの期間中、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、ディセーブルにされる。
【００３８】
第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、検出端子ＤＥＴおよびデバイダを介し電圧信号ＶＡＵＸを交互にサンプリングするために用いられる。第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、コンデンサ１１０およびコンデンサ１１１全体での第１の保持電圧および第２の保持電圧を得るようスイッチ１２１およびスイッチ１２２をそれぞれ制御する。スイッチ１２３は、コンデンサ１１０と並列に接続されることによりコンデンサ１１０を放電する。スイッチ１２４は、コンデンサ１１１と並列に接続されることによりコンデンサ１１１を放電する。バッファアンプは、オペアンプ１５０および１５１、ダイオード１３０および１３１、電流源１３５を含み、保持電圧を生成する。オペアンプ１５０および１５１のプラス入力は、コンデンサ１１０およびコンデンサ１１１にそれぞれ接続される。オペアンプ１５０および１５１のマイナス入力は、バッファアンプの出力に接続される。ダイオード１３０は、オペアンプ１５０の出力とバッファアンプの出力との間に接続される。ダイオード１３１は、オペアンプ１５１の出力とバッファアンプの出力との間に接続される。これによって、第１の保持電圧および第２の保持電圧のうちの高いほうが保持電圧となる。電流源１３５は、終端のために用いられる。スイッチ１２５は、電圧フィードバック信号ＶＶを生成するためにコンデンサ１１５への保持電圧を周期的にサンプリングする。スイッチ１２５は、パルス信ＰＬＳによりオン／オフにされる。第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、電圧信号ＶＡＵＸのスパイク干渉を除去する遅延時間Ｔｄの後に第１の保持電圧および第２の保持電圧を生成し始める。電圧信号ＶＡＵＸのスパイクは、スイッチング信号ＶＰＷＭがディセーブルになり、トランジスタ２０がオフになると生成される。
【００３９】
二次側スイッチング電流ＩＳがゼロまで降下すると、電圧信号ＶＡＵＸが減少し始め、これがコンパレータ１５５によって検出されると放電時間信号ＳＤＳはディセーブルにされる。したがって、放電時間信号ＳＤＳのパルス幅は、二次側スイッチング電流ＩＳの放電時間ＴＤＳと関連する。一方、放電時間信号ＳＤＳがディセーブルになると、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２がディセーブルになり、マルチサンプリングは停止する。その時、バッファアンプの出力で生成された保持電圧は、エンド電圧を示す。したがって、エンド電圧は、二次側スイッチング電流ＩＳがゼロに降下する直前にサンプリングされる電圧信号ＶＡＵＸと関連する。第１の保持電圧および第２の保持電圧のうちの高いほうの電圧が保持電圧となり、電圧信号が減少し始めたときにサンプリングされた電圧は無視してよい。
【００４０】
図５は、本発明におけるオシレータ２００の一実施形態を示す。第１のＶ／Ｉコンバータは、オペアンプ２０１、抵抗器２１０、および、トランジスタ２５０からなる。第１のＶ／Ｉコンバータは、電流ループ・エラーアンプＶＣＯＭＩの出力電圧に応じて基準電流Ｉ２５０を生成する。電流ループ・エラーアンプＶＣＯＭＩの出力電圧は、フィードバックループ制御を通じて基準電圧ＶＲＥＦ２に調整される。２５１、２５２、２５３、２５４、２５５、および、２５９などの複数のトランジスタは、基準電流Ｉ２５０に応じて、オシレータ充電電流Ｉ２５３、オシレータ放電電流Ｉ２５５、および、タイミング電流Ｉ２５９を生成する電流ミラーを形成する。トランジスタ２５３のドレインは、オシレータ充電電流Ｉ２５３を生成する。トランジスタ２５５のドレインは、オシレータ放電電流Ｉ２５５を生成する。トランジスタ２５９のドレインは、タイミング電流Ｉ２５９を生成する。スイッチ２３０は、トランジスタ２５３のドレインとコンデンサ２１５との間に接続される。スイッチ２３１は、トランジスタ２５５のドレインと、コンデンサ２１５との間に接続される。ランプ信号ＲＭＰは、コンデンサ２１５の全域で得られる。コンパレータ２０５は、コンデンサ２１５に接続されるプラス入力を有する。コンパレータ２０５は、パルス信号ＰＬＳを出力する。パルス信号ＰＬＳは、スイッチング周波数を決定する。スイッチ２３２の第１の端子には、高閾値電圧ＶＨが供給される。スイッチ２３３の第１の端子には、低閾値電圧ＶＬが供給される。スイッチ２３２の第２の端子、および、スイッチ２３３の第２の端子は、どちらもコンパレータ２０５のマイナス入力に接続される。インバータ２６０は、パルス信号ＰＬＳを受信し、逆パルス信号／ＰＬＳを生成する。パルス信号ＰＬＳは、スイッチ２３１およびスイッチ２３３をオン／オフにする。逆パルス信号／ＰＬＳは、スイッチ２３０およびスイッチ２３２をオン／オフにする。図３に示すような第１のプログラム可能なコンデンサ９１０は、コンデンサ２１５と並列に接続され、デジタルパターンＰＮ・・Ｐ１に応じてスイッチング周波数を変調する。抵抗器２１０の抵抗Ｒ２１０、コンデンサ２１５の容量Ｃ２１５、および、第１のプログラム可能なコンデンサ９１０の容量Ｃ９１０は、以下の方程式で示すようなスイッチング周波数のスイッチング周期Ｔを決定する。
【数１６】
2009512406.tif 000018
但し、ＶＯＳＣ＝ＶＨ−ＶＬである。
第１のプログラム可能なコンデンサ９１０の容量Ｃ９１０は、デジタルパターンＰＮ・・Ｐ１の変化に応じて変化する。
【００４１】
レジスタ２１１およびタイミング電流Ｉ２５９は、抵抗器２１１全体のトリップポイント電圧ＶＴＰを生成する。トリップポイント電圧ＶＴＰは、コンパレータ２０２のプラス入力に供給される。定電流源ＩＲは、コンデンサ２１６を充電する。コンデンサ２１６は、コンパレータ２０２のマイナス入力に接続される。スイッチ２３４は、コンデンサ２１６と並列に接続され、コンデンサ２１６を放電する。スイッチ２３４は、パルス信号ＰＬＳによりオン／オフにされる。コンパレータ２０２は、タイミング信号ＴＸを生成する。コンデンサ２１６は、コンデンサ２１５と関連する。したがって、タイミング信号ＴＸは、スイッチング周波数のスイッチング周期Ｔと関連する。
【００４２】
図６は、本発明における電流波形検出器３００の一実施形態を示す。ピーク検出器は、コンパレータ３１０、電流源３２０、スイッチ３３０、３４０、および、コンデンサ３６１を含む。ピーク検出器は、電流信号ＶＣＳのピーク値をサンプリングしてピーク電流信号を生成する。コンパレータ３１０のプラス入力には、電流信号ＶＣＳが供給される。コンパレータ３１０のマイナス入力は、コンデンサ３６１に接続される。スイッチ３３０は、電流源３２０とコンデンサ３６１との間に接続される。コンパレータ３１０の出力は、スイッチ３３０をオン／オフにする。スイッチ３４０は、コンデンサ３６１と並列に接続されてコンデンサ３６１を放電する。スイッチ３５０はコンデンサ３６２に周期的にピーク電流信号を導くことにより、電流波形信号ＶＷを生成する。スイッチ３５０は、パルス信号ＰＬＳによりオン／オフにされる。
【００４３】
図７は、本発明に従う積分器４００の一実施形態を示す。第３のＶ／Ｉコンバータは、オペアンプ４１１、抵抗器４５２、および、トランジスタ４２３、４２４、および４５２を含む。オペアンプ４１１のプラス入力には電流波形信号ＶＷが供給される。オペアンプのマイナス入力は、抵抗器４５２に接続される。オペアンプ４１１の出力は、トランジスタ４２５のゲートを駆動する。トランジスタ４２５のソースは、抵抗器４５２に接続される。第３のＶ／Ｉコンバータは、電流波形信号ＶＷに応じてトランジスタ４２５のドレインを介し電流Ｉ４２５を生成する。トランジスタ４２３および４２４は、２：１の比率で第１の電流ミラーを形成する。第１の電流ミラーが電流Ｉ４２５により駆動されることにより、トランジスタ４２４のドレインを介しプログラム可能な充電電流ＩＷが生成される。プログラム可能な充電電流ＩＷは、以下により表される。
【数１７】
2009512406.tif 000019
Ｒ４５２は、抵抗器４５２の抵抗である。
【００４４】
コンデンサ４７３は、第１の積分信号を生成すべく用いられる。スイッチ４６４は、トランジスタ４２４のドレインとコンデンサ４７３との間に接続される。スイッチ４６４は、タイミング信号ＴＸによりオン／オフにされる。スイッチ４６８は、コンデンサ４７３と並列に接続されてコンデンサ４７３を放電する。スイッチ４６６は、コンデンサ４７４に第１の積分信号を周期的に導くことにより、平均電流信号ＶＡＶを生成する。パルス信号ＰＬＳは、スイッチ４６６をオン／オフにする。これによって、コンデンサ４７４全体での平均電流信号ＶＡＶが得られる。
【数１８】
2009512406.tif 000020
【００４５】
第２のＶ／Ｉコンバータは、オペアンプ４１０、抵抗器４５０、および、トランジスタ４２０、４２１、および、４２２を含む。オペアンプ４１０のプラス入力には、平均電流信号ＶＡＶが供給される。オペアンプ４１０のマイナス入力は、抵抗器４５０に接続される。オペアンプ４１０の出力は、トランジスタ４２０のゲートを駆動する。トランジスタ４２０のソースは、抵抗器４５０に結合される。第２のＶ／Ｉコンバータは、平均電流信号ＶＡＶに応じてトランジスタ４２０のドレインを介し電流Ｉ４２０を生成する。トランジスタ４２１および４２２は、第２の電流ミラーを形成する。第２の電流ミラーが電流Ｉ４２０に駆動されることにより、トランジスタ４２２のドレインを介しプログラム可能な充電電流ＩＰＲＧが生成される。プログラム可能な充電電流ＩＰＲＧは、以下により表される。
【数１９】
2009512406.tif 000021
Ｒ４５０は、抵抗器４５０の抵抗である。
【００４６】
コンデンサ４７１は、積分信号を生成すべく用いられる。スイッチ４６０は、トランジスタ４２２のドレインとコンデンサ４７１との間に接続される。スイッチ４６０は、放電時間信号ＳＤＳによりオン／オフにされる。スイッチ４６２は、コンデンサ４７１と並列に接続されてコンデンサ４７１を放電する。図３に示すようなプログラム可能なコンデンサ９３０は、積分器４００のＣＸ端子でコンデンサ４７１と並列に接続されることにより、積分器４００の時定数とスイッチング周波数とを関連付ける。第２のプログラム可能なコンデンサ９３０の容量Ｃ９３０は、デジタルパターンＰＮ・・Ｐ１の変化に応じる。スイッチ４６１は、コンデンサ４７２に積分信号を周期的に導くことにより、フィードバック信号Ｖ１を生成する。パルス信号ＰＬＳは、スイッチ４６１をオン／オフにする。コンデンサ４７２全体で得られるフィードバック信号Ｖ１は、以下により表される。
【数２０】
2009512406.tif 000022
方程式（４）乃至（９）、および、（１６）によれば、フィードバック信号Ｖ１は、電力変換器の二次側スイッチング電流ＩＳおよび出力電流ＩＯに関連する。したがって、方程式（１０）は、以下のように書き換えられることができる。
【数２１】
2009512406.tif 000023
ｍは、以下により決定され得る定数である。
【数２２】
2009512406.tif 000024
抵抗器４５０、４５２の抵抗Ｒ４５０およびＲ４５２は、抵抗器２１０の抵抗Ｒ２１０と関連する。コンデンサ４７１、４７３の容量Ｃ４７１、Ｃ４７３、および、コンデンサ９３０の容量Ｃ９３０は、コンデンサ２１５の容量Ｃ２１５、および、コンデンサ９１０の容量Ｃ９１０と関連する。したがって、フィードバック信号Ｖ１は、電力変換器の出力電流ＩＯと比例する。
【００４７】
図８は、本発明の一実施形態におけるＰＷＭ回路５００の回路図である。ＰＷＭ回路５００は、ＮＡＮＤゲート５１１、Ｄフリップフロップ５１５、ＡＮＤゲート５１９、ブランキング回路５２０、および、インバータ５１２、５１８を含む。Ｄフリップフロップ５１５のＤ入力は、供給電圧ＶＣＣにより引き上げられる。パルス信号ＰＬＳは、インバータ５１２の入力を駆動する。インバータ５１２の出力がＤフリップフロップ５１５のクロック入力に接続されることにより、スイッチング信号ＶＰＷＭはイネーブルになる。Ｄフリップフロップ５１５の出力は、ＡＮＤゲート５１９の第１の入力に接続される。ＡＮＤゲート５１９の第２の入力は、インバータ５１２の出力に結合される。ＡＮＤゲート５１９は、電力変換器を切り替えるスイッチング信号ＶＰＷＭを出力する。Ｄフリップフロップ５１５のリセット入力は、ＮＡＮＤゲート５１１の出力に接続される。ＮＡＮＤゲート５１１の第１の入力にはスイッチング信号ＶＰＷＭをサイクルごとにディセーブルにするリセット信号ＲＳＴが供給される。ＮＡＮＤゲート５１１の第２の入力は、スイッチング信号ＶＰＷＭがイネーブルになるとスイッチング信号ＶＰＷＭの最小オンタイムを保証するブランキング回路５２０の出力に接続される。スイッチング信号ＶＰＷＭの最小オンタイムは、電圧波形検出器１００における電圧信号ＶＡＵＸに関する正確なマルチサンプリングを確かなものにする最小放電時間ＴＤＳを保証する。放電時間ＴＤＳは、スイッチング信号ＶＰＷＭのオンタイムＴＯＮに関連する。方程式（１）、（２）、（４）、および、（２３）を参照すると、放電時間ＴＤＳは、方程式（２４）として以下のように表される。
【数２３】
2009512406.tif 000025
【数２４】
2009512406.tif 000026
【００４８】
ブランキング回路５２０の入力にはスイッチング信号ＶＰＷＭが供給される。スイッチング信号ＶＰＷＭがイネーブルにされると、ブランキング回路５２０は、Ｄフリップフロップ５１５のリセットを阻止するブランキング信号ＶＢＬＫを生成する。ブランキング回路５２０は、ＮＡＮＤゲート５２３、電流源５２５、コンデンサ５２７、トランジスタ５２６、および、インバータ５２１、５２２をさらに含む。スイッチング信号ＶＰＷＭは、インバータ５２１の入力と、ＮＡＮＤゲート５２３の第１の入力とに供給される。コンデンサ５２７を充電すべく電流源５２５が印加される。コンデンサ５２７は、トランジスタ５２６のソース・ドレイン間に接続される。インバータ５２１の出力は、トランジスタ５２６をオン／オフにする。インバータ５２２の入力は、コンデンサ５２７に結合される。インバータ５２２の出力は、ＮＡＮＤゲート５２３の第２の入力に接続される。ＮＡＮＤゲート５２３の出力は、ブランキング信号ＶＢＬＫを出力する。電流源５２５の電流、および、コンデンサ５２７の容量は、ブランキング信号ＶＢＬＫのパルス幅を決定する。インバータ５１８の入力は、ＮＡＮＤゲート５２３の出力に接続される。インバータ５１８の出力は、スイッチ１２３、１２４、３４０、４６２、および４６８をオン／オフにするクリア信号ＣＬＲを生成する。
【００４９】
図９は、本発明における加算器６００を示す概略図である。オペアンプ６１０、トランジスタ６２０、６２１、６２２、および、抵抗器６５０により、ランプ信号ＲＭＰに応じて電流Ｉ６２２を生成する第４のＶ／Ｉコンバータが形成される。オペアンプ６１１のプラス入力には電流信号ＶＣＳが供給される。オペアンプ６１１のマイナス入力と出力とが接続されることによりバッファとしてのオペアンプが構成される。トランジスタ６２２のドレインは、抵抗器６５１を介しオペアンプ６１１の出力に接続される。トランジスタ６２２のドレインでスロープ信号ＶＳＬＰが生成される。したがって、スロープ信号ＶＳＬＰは、ランプ信号ＲＭＰおよび電流信号ＶＣＳと関連する。
【００５０】
図１０は、温度変化に応じてプログラム可能な電流ＩＴを生成するプログラム可能な電流源８０を示す概略図である。プログラム可能な電流発生器８０は、２つのバイポーラトランジスタ８１および８２、３つのｐミラートランジスタ８４、８５、８６、２つのｎミラートランジスタ８７、８８、および、抵抗器８３を有する。プログラム可能な電流ＩＴは、以下により得られる。
【数２５】
2009512406.tif 000027
ＲＴは、抵抗器８３の抵抗であり、ＮＭ＝Ｍ１×Ｍ２；Ｍ１は、トランジスタ８５と８６との幾何学的な比率であり、Ｍ２は、トランジスタ８７と８８との幾何学的な比率であり、ｋは、ボルツマン定数であり、ｑは、電子の電荷であり、ｒは、バイポーラトランジスタ８１および８２のエミッタ面積比であり、Ｔｅｍｐは、トランジスタ温度である。
【００５１】
さらに、電力変換器のＥＭＩを減少させる周波数ホッピングを生じさせるべく、パターンジェネレータ９００は、デジタルパターンＰＮ・・Ｐ１を生成する。第１のプログラム可能なコンデンサ９１０は、オシレータ２００およびパターンジェネレータ９００に結合され、デジタルパターンＰＮ・・Ｐ１に応じてスイッチング信号ＶＰＷＭのスイッチング周波数を変調する。第２のプログラム可能なコンデンサ９３０は、積分器４００およびパターンジェネレータ９００に結合され、積分器４００の時定数とスイッチング周波数とを関連付ける。第１のプログラム可能なコンデンサ９１０、および、第２のプログラム可能なコンデンサ９３０の容量は、デジタルパターンＰＮ・・Ｐ１により決定される。
【００５２】
図１１は、本発明におけるパターンジェネレータ９００の一実施形態を示す。クロックジェネレータ９５１は、クロック信号ＣＫを生成する。複数の抵抗器９７１、９７２、９７５、および、ＸＯＲゲート９５２により、クロック信号ＣＫに応じて線形コードを生成する線形シフトレジスタが形成される。ＸＯＲゲート９５２の入力は、線形シフトレジスタの多項式を決定し、また、線形シフトレジスタの出力を決定する。デジタルパターンコードＰＮ・・Ｐ１は、アプリケーションを最適化する線形コードの一部から選ばれる。
【００５３】
図１２は、第１のプログラム可能なコンデンサ９１０および第２のプログラム可能なコンデンサ９３０のようなプログラム可能なコンデンサの一実施形態を示す。プログラム可能なコンデンサは、並列に接続されるスイッチングキャパシタセットを含む。スイッチングキャパシタセットは、コンデンサＣ１、Ｃ２、・・ＣＮ、および、スイッチＳ１、Ｓ２、・・ＳＮにより形成される。スイッチＳ１とコンデンサＣ１が直列に接続され、スイッチＳ２とコンデンサＣ２とが直列に接続され、スイッチＳＮとコンデンサＣＮとが直列に接続される。デジタルパターンコードＰＮ・・Ｐ１は、スイッチＳ１、Ｓ２、・・ＳＮを制御し、それによってプログラム可能なコンデンサの容量が変化する。
【００５４】
本発明の範囲または趣旨から逸脱せずに、本発明の構造にさまざまな修正および変更がなされ得ることは、当業者にとり明らかであろう。上記に鑑み、添付の請求項およびそれらの均等物の範囲に納まる限り、本発明は、本発明のさまざまな修正および変更を含むことが意図される。
【図１】
2009512406.tif 000028
【図２】
2009512406.tif 000029
【図３】
2009512406.tif 000030
【図４】
2009512406.tif 000031
【図５】
2009512406.tif 000032
【図６】
2009512406.tif 000033
【図７】
2009512406.tif 000034
【図８】
2009512406.tif 000035
【図９】
2009512406.tif 000036
【図１０】
2009512406.tif 000037
【図１１】
2009512406.tif 000038
【図１２】
2009512406.tif 000039
【国際調査報告】
2009512406.tif 000040
2009512406.tif 000041