(57)【要約】少なくとも３つの等しい、あるいは同種の実施ユニットを有するデータ処理方法よび装置は、少なくとも１つの比較手段が設けられており、かつ少なくとも２つの実施ユニットが、少なくとも２つの実施ユニットの出力信号が少なくとも１つの比較手段と接続され、かつ比較されるようにグループ化されていることを、特徴としている。この構成によれば、エラー認識課題も、パフォーマンスに合わせて設計された課題も実施することができる。【選択図】図１
2009505182.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも３つの等しい、あるいは同種の実施ユニットを有するデータ処理装置において、
少なくとも１つの比較手段が設けられており、
少なくとも２つの前記実施ユニットは、当該少なくとも２つの実施ユニットの出力信号が前記少なくとも１つの比較手段と接続されるように、グループ化されていることを特徴とする、データ処理装置。
【請求項２】
前記比較手段は、前記実施ユニットの出力信号から予め定めることのできる規則に従って出力信号を形成するように、構成されていることを特徴とする、請求項１に記載のデータ処理装置。
【請求項３】
前記比較手段は、比較結果に従って少なくとも１つのエラー情報を生成するように、形成されていることを特徴とする、請求項１に記載のデータ処理装置。
【請求項４】
前記比較手段は、比較結果に従って少なくとも１つのステータス信号を出力するように、形成されていることを特徴とする請求項１に記載のデータ処理装置。
【請求項５】
前記比較手段は、比較結果に従って少なくとも１つのステータス信号を出力するように形成されており、
当該信号は、第１の識別子を有することを特徴とする、請求項１に記載のデータ処理装置。
【請求項６】
前記比較手段は、比較結果に従って少なくとも１つのステータス信号を出力するように形成されており、
当該信号は、第１の識別子を有し、
当該第１の識別子に従って出力信号の以降の処理に関して決定されることを特徴とする、請求項１に記載のデータ処理装置。
【請求項７】
処理すべきデータ処理課題を、当該データ処理課題の第２の識別子に従って、設けられている実施ユニットまたは実施ユニットのグループに分配する手段が設けられていることを特徴とする、請求項１に記載のデータ処理装置。
【請求項８】
少なくとも３つの等しい、あるいは同種の実施ユニットと、少なくとも１つの比較手段と、を有する装置内でテータを処理する方法において、
少なくとも２つの前記実施ユニットの出力信号が、前記比較手段を用いて比較されることを特徴とする、データを処理する方法。
【請求項９】
前記少なくとも１つの比較手段は、前記少なくとも２つの実施ユニットの出力信号から、予め定めることのできる規則に従って出力信号を形成することを特徴とする、請求項８に記載のデータを処理する方法。
【請求項１０】
前記少なくとも１つの比較手段は、前記少なくとも２つの実施ユニットの出力信号の比較結果に従って、少なくとも１つのエラー情報を発生させることを特徴とする、請求項８に記載のデータを処理する方法。
【請求項１１】
前記少なくとも１つの比較手段は、前記少なくとも２つの実施ユニットの出力信号の比較結果に従って、少なくとも１つのステータス信号を出力することを特徴とする、請求項８に記載のデータを処理する方法
【請求項１２】
前記少なくとも１つの比較手段は、前記少なくとも２つの実施ユニットの出力信号の比較結果に従って、少なくとも１つのステータス信号を発生させ、
当該信号は、第１の識別子を有することを特徴とする、請求項８に記載のデータを処理する方法。
【請求項１３】
前記ステータス信号の前記第１の識別子が、前記比較手段のエラー情報に従って形成され、又はそれを含んでいることを特徴とする、請求項１２に記載のデータを処理する方法。
【請求項１４】
前記ステータス信号の前記第１の識別子が、前記少なくとも１つの比較手段の出力信号を発生させるための、予め定めることのできる規則に従って形成され、又はそれを含んでいることを特徴とする、請求項１２に記載のデータを処理する方法。
【請求項１５】
前記少なくとも１つの比較手段は、前記少なくとも２つの実施ユニットの出力信号の比較結果に従って少なくとも１つのステータス信号を発生させ、
当該信号は、第１の識別子を有しており、
当該識別子に従って出力信号の以降の処理が決定されることを特徴とする、請求項８に記載のデータを処理する方法。
【請求項１６】
処理すべきデータ処理課題が、当該データ処理課題の第２の識別子に従って、前記少なくとも３の実施ユニット又は前記実施ユニットのグループに分配されることを特徴とする、請求項８に記載のデータを処理する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理方法および装置に関する。
【背景技術】
【０００２】
デュアルコアμＣアーキテクチャは、今日ではすでに種々の箇所で使用され、あるいはその使用が計画されている。その場合に、原理的に、２つの変形例が区別される。
【０００３】
ロックステップモード（Lockstep Mode）における使用：これは、主として、高いエラー認識要請を有する適用、たとえば安全上重要な適用のために考えられている。２つのコアは、同時に同じ課題を処理する。比較ユニットが、２つの結果が同一であるか、を検査し、「良好」な場合には結果を次へ伝える。エラーの場合においては、エラー信号が生成される。
パフォーマンスモード（Performance Mode）における使用：この場合には、２つのコアは互いに十分に独立して作業する。特に、それらのコアは異なる課題を同時に処理する。従ってより高い計算出力を表すことができる。このコンセプトは、種々の半導体メーカーから告知され、かつ使用されて、未来の重要なパフォーマンス向上手段の１つと見なされている。
【０００４】
マルチコアアーキテクチャは、多くの学問的出版物において、主として並置可能性（パフォーマンスの向上）という側面の元で論議される。
【０００５】
個々のコアのためのコストが低下する場合には、極めてコストに敏感な適用においても、プロセッサ上に２つよりずっと多いコアを集積することは可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、エラー認識課題も、パフォーマンスに合わせて設計された課題も実施することができるように、マルチプロセッサシステム内に存在する実施ユニットを接続することである。本発明において、同一の計算機システム上において、計算機システムの高いエラー認識特性を要求する課題も、高いパフォーマンス要請を課す課題も、実施することができると効果的である。
【０００７】
テクノロジー水準が進むにつれて、処理ユニットのための手間とコストは、メモリに比較してだんだんと小さくなる。従って、複数のコアを準備することは、技術的に有意義であって、実際においてもすでに、しかしこれまでは特に、より高いパフォーマンスの要望をもって利用されている。ここで紹介される構造は、それぞれ要請に応じて種々の課題のために使用することができる、複数の固定的に接続されたコンフィグレーションを提供する。
【課題を解決するための手段】
【０００８】
好ましくは、少なくとも３つの等しい、あるいは同種の実施ユニットを有するデータ処理装置は、少なくとも１つの比較手段が設けられており、かつ少なくとも２つの実施ユニットが、少なくとも２つの実施ユニットの出力信号が少なくとも１つの比較手段と接続されるようにグループ化されていることを、特徴としている。
【０００９】
好ましくは、比較手段が、実施ユニットの出力信号から予め定めることのできる規則に従って出力信号を形成するように形成されていることを特徴とする、装置が設けられている。
【００１０】
好ましくは、比較手段が、比較結果に従って少なくとも１つのエラー情報を発生させるように形成されていることを特徴とする装置が設けられている。
【００１１】
好ましくは、比較手段が、比較結果に従って少なくとも１つのステータス信号を出力するように形成されていることを特徴とする装置が設けられている。
【００１２】
好ましくは、比較手段が、比較結果に従って少なくとも１つのステータス信号を出力するように形成されており、かつこの信号が第１の識別子を有していることを特徴とする装置が設けられている。
【００１３】
好ましくは、比較手段が、比較結果に従って少なくとも１つのステータス信号を出力するように形成されており、かつこの信号が第１の識別子を有しており、かつこの第１の識別子に従ってこの出力信号の以降の処理について決定されることを特徴とする装置が設けられている。
【００１４】
好ましくは、処理すべきデータ処理課題をこのデータ処理課題の第２の識別子に従って、設けられている実施ユニットまたは実施ユニットのグループに分配する手段が設けられていることを特徴とする装置が設けられている。
【００１５】
好ましくは、少なくとも３つの同一または同種の実施ユニットと少なくとも１つの比較手段を有する装置内でデータを処理する方法は、少なくとも２つの実施ユニットの出力信号が比較手段を用いて比較されることを特徴としている。
【００１６】
好ましくは、少なくとも１つの比較手段が、少なくとも２つの実施ユニットの出力信号から予め定めることのできる規則に従って出力信号を形成することを特徴とする方法が記載されている。
【００１７】
好ましくは、少なくとも１つの比較手段が、少なくとも２つの実施ユニットの出力信号の比較結果に従って、少なくとも１つのエラー情報を発生させることを特徴とする方法が記載されている。
【００１８】
好ましくは、少なくとも１つの比較手段が、少なくとも２つの実施ユニットの出力信号の比較結果に従って、少なくとも１つのステータス信号を出力することを特徴とする方法が記載されている。
【００１９】
好ましくは、少なくとも１つの比較手段が、少なくとも２つの実施ユニットの出力信号の比較結果に従って、少なくとも１つのステータス情報を発生させ、かつこの信号が第１の識別子を有することを特徴とする方法が記載されている。
【００２０】
好ましくは、ステータス信号の第１の識別子が比較手段のエラー情報に従って形成され、あるいはそれを含んでいることを特徴とする方法が記載されている。
【００２１】
好ましくは、ステータス信号の第１の識別子が、少なくとも１つの比較手段の出力信号を発生させるための予め定めることのできる規則に従って形成され、あるいはそれを含んでいることを特徴とする方法が記載されている。
【００２２】
好ましくは、少なくとも１つの比較手段が、少なくとも２つの実施ユニットの出力信号の比較結果に従って少なくとも１つのステータス信号を発生させ、かつこの信号が第１の識別子を有しており、かつこの識別子に従って出力信号の以降の処理について決定されることを特徴とする方法が記載されている。
【００２３】
好ましくは、処理すべきデータ処理課題が、このデータ処理課題の第２の識別子に従って、少なくとも３つの実施ユニットまたは実施ユニットのグループに分配されることを特徴とする方法が記載されている。
【００２４】
他の利点と好ましい形態が、請求項の特徴および明細書から明らかにされる。
【発明を実施するための最良の形態】
【００２５】
実施ユニットは、以下においては、プロセッサ／コア／ＣＰＵも、ＦＰＵ（Floating Point Unit）、ＤＳＰ（Digitaler
Signalprozessor）、コプロセッサまたはＡＬＵ（Arithmetic logical Unit）も表すことができる。
【００２６】
本発明は、少なくとも３つの実施ユニットを有するマルチプロセッサシステムを扱う。その場合に実施ユニットは、実施するハードウェアユニットによる強いエラー認識、エラー許容を要請する課題も、主としてパフォーマンスに対する要請を課し、ないしはエラー認識またはエラー許容を必要としない課題も処理することができるように接続されている。その場合に、このマルチプロセッサシステムにおいて、解決すべき課題は、それぞれ要請に応じて種々の実施ユニットに分配することができる。その場合に、種々の実施ユニットへの分配は、駆動においても静的に行うことができる。その場合に、課題または駆動システムオブジェクトに識別子を与えることができ、その識別子が、どのような要請をエラー認識またはエラー許容に課すか、を表す。その場合に、駆動システムは、課題をそれぞれ提供される実施ユニットに分配することができる。
【００２７】
図１には、３つの実施ユニットＢ１１０、Ｂ１２０およびＢ１４０を有するマルチプロセッサシステムＢ２０１が示されている。そして、実施ユニットＢ１１０とＢ１２０は比較モードにおいて作業し、その出力Ｂ１１１とＢ１２１は比較器Ｂ１３０内で互いに比較される。出力Ｂ１３５は、比較器の出力信号であって、比較が有効である場合に、２つの信号の１つＢ１１１ないしＢ１２１がその出力信号に接続される。Ｂ１１１とＢ１２１の間で等しくないことが認識された場合には、出力信号Ｂ１３５は遮断され、非能動化され、あるいは非アクティブに切り替えられる。付加的に、１値または多値のステータス信号Ｂ２１０を出力することができる。以下においては、他の実施例についても、常に多値のステータス信号に言及し、これは、ステータス信号が１値であり得る場合も含んでいる。実施ユニットＢ１４０は、比較なし、かつ有効性についてのその他の検査なしで、出力信号１４１を供給する。
【００２８】
従ってマルチプロセッサシステムは、それぞれ入力信号Ｂ１１９またはＢ１４９およびそれに伴って接続されている実施ユニットへの課題、タスクまたはプロセスの分配に応じて、それに応じた出力信号Ｂ２１０またはＢ１４１を、冗長な方法または非冗長な方法で生成することができる。その場合に分配は、上述したやり方で静的または動的に行われる。
【００２９】
図２には、４つの実施ユニットＣ１１０、Ｃ１２０、Ｃ１４０およびＣ１５０を有するマルチプロセッサシステムＣ２０２の実施形態が示されている。このマルチプロセッサシステムによって、２つの課題、タスクまたはプロセス、つまり、入力信号Ｃ１２９を出力信号Ｃ１３５に処理し、かつＣ１３９からＣ１６５に処理することを、を同時に処理することができる。信号Ｃ１３５の生成は、図１においてＣ１１１とＣ１２１の比較が有効である場合の信号Ｂ１３５と同様に行われる。多値のステータス信号Ｃ２２０は、これら２つの信号のずれを表している。マルチプロセッサシステムの第２の部分は、２つの実施ユニットＣ１４０とＣ１５０の入力信号Ｃ１３９と出力信号Ｃ１４１およびＣ１５１をもって、同様に構成されている。比較ユニットＣ１６０は、信号Ｃ１４１とＣ１５１が等しい場合にだけ有効な出力信号Ｃ１６５を供給する。ステータスは、多値の信号Ｃ２３０によって表示される。この構造Ｃ２０２においては、実施ユニットＣ１１０とＣ２１０も実施ユニットＣ１４０とＣ１５０も同一程度のエラー認識を有しているので、すべての課題の処理は、同価値である。
【００３０】
図３には、４つの実施ユニットＤ１１０、Ｄ１２０、Ｃ１４０およびＤ１５０を有するマルチプロセッサシステムＤ２０３の他の実施形態が示されており、このマルチプロセッサシステムは、同時に、入力信号Ｄ１０９において処理すべき課題、タスクまたはプロセスを出力信号Ｄ１３６に処理することのみを行う。そのために比較ユニットＤ１３１内で信号Ｄ１１１、Ｄ１２１、Ｄ１４１およびＤ１５１が互いに比較される。その場合に、出力信号の単純な比較を行うことができ、あるいは予め定めることのできるアルゴリズムを用いて比較を行うことができる。すなわち、それは多数決、従って投票であって、信号間で平均値を形成し、あるいは信号間の予め定めることのできる偏差を許容することができる。予め定めることのできるアルゴリズムによって得られるこの出力値が、Ｄ１３６へ出力される。その場合にＤ２４０は、多値のステータス信号であって、エラーだけでなく、たとえば等しい信号の数または偏差の程度のような、偏差の種類も表示することができる。予め定められたアルゴリズムによって、アルゴリズムの主旨において正しい出力信号を出力することができない場合には、それを同様に多値のステータス信号Ｄ２４０を介して出力することができる。その場合に出力信号は、非能動化し、中断し、あるいは無視することができる。
【００３１】
そして、図４には、５つの実施ユニットＥ１００、Ｅ１１０、Ｅ１２０、Ｅ１４０およびＥ１５０を有するマイクロプロセッサシステムＥ２０４の実施形態が示されている。そのうちの３つの実施ユニットＥ１００、Ｅ１１０およびＥ１２０は、入力信号Ｅ１６９を比較するために固定的に接続されている。その場合に入力信号Ｅ１０１、Ｅ１１１およびＥ１２１のための比較アルゴリズムは、比較器Ｅ１３２のために予め定められている。結果は、出力信号Ｅ１３７へ出力され、さらに多値のステータス信号がＥ２５０へ出力される。それに対して並列に実施ユニットＥ１４０とＥ１５０が、それぞれ入力信号Ｅ１４０とＥ１５０を処理して、従って比較なしで出力信号Ｅ１４１ないしＥ１５１を出力する。
【図面の簡単な説明】
【００３２】
【図１】３つの実施ユニットを有するマルチプロセッサシステムを示している。
【図２】４つの実施ユニットを有するマルチプロセッサシステムを示している。
【図３】４つの実施ユニットを有するマルチプロセッサシステムを示している。
【図４】５つの実施ユニットを有するマルチプロセッサシステムを示している。
【図１】
2009505182.tif 000003
【図２】
2009505182.tif 000004
【図３】
2009505182.tif 000005
【図４】
2009505182.tif 000006
【国際調査報告】
2009505182.tif 000007
2009505182.tif 000008
2009505182.tif 000009
2009505182.tif 000010
2009505182.tif 000011
2009505182.tif 000012