(57)【要約】【課題】    ゲート絶縁破壊を低減または排除する連続ゲートトレンチを備えた、パワー半導体デバイスを提供する。【解決手段】    周囲トレンチにより、各ゲートトレンチが電気接続され、重なり合い、相互連続されたゲートトレンチを備えている。【選択図】    図４
2009505433.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のドリフト領域と、
このドリフト領域上の第２導電型のベース領域と、
このベース領域を通って、前記ドリフト領域まで延びる複数の第１ゲートトレンチと、
この複数の第１ゲートトレンチ周辺に配置され、重なっている第１周囲トレンチと、
前記ベース領域に隣接する各前記第１ゲートトレンチ内に形成されたゲート絶縁層と、
各前記第１ゲートトレンチ内にあるゲート電極とを備えるパワー半導体デバイス。
【請求項２】
前記周囲トレンチは、終端トレンチである、請求項１記載のパワー半導体デバイス。
【請求項３】
さらに、前記周囲トレンチ周辺に配置された終端トレンチを備える、請求項１記載のパワー半導体デバイス。
【請求項４】
さらに、前記終端トレンチ周辺にＥＱＲトレンチを備える、請求項３記載のパワー半導体デバイス。
【請求項５】
さらに、少なくとも前記第１周囲トレンチの一部上に配置され、この周囲トレンチ内にある前記ゲート電極に電気接続されたゲートバスを備える、請求項１記載のパワー半導体デバイス。
【請求項６】
さらに、前記ゲートバスがフィールドプレートを備える、請求項５記載のパワー半導体デバイス。
【請求項７】
さらに、少なくとも前記第１周囲トレンチの一部上に配置され、この第１周囲トレンチ内にある前記ゲート電極に電気接続されたゲートバスを備える、請求項１記載のパワー半導体デバイス。
【請求項８】
前記ゲート電極は、電導性のポリシリコンよりなるものである、請求項１記載のパワー半導体デバイス。
【請求項９】
前記ゲート絶縁層は、二酸化珪素よりなるものである、請求項１記載のパワー半導体デバイス。
【請求項１０】
各前記第１ゲートトレンチは、カーブした底部を備えている、請求項１記載のパワー半導体デバイス。
【請求項１１】
さらに、各第１ゲートトレンチ底部に配置された絶縁体を備え、この絶縁体は、前記ゲート絶縁層よりも厚い、請求項１記載のパワー半導体デバイス。
【請求項１２】
さらに、前記ベース領域上に、かつ、前記各第１ゲートトレンチに隣接する、前記第１導電型の電導領域を備える、請求項１記載のパワー半導体デバイス。
【請求項１３】
前記ドリフト領域は、基板上に配置されている請求項１記載のパワー半導体デバイス。
【請求項１４】
前記基板は、シリコンよりなる、請求項１３記載のパワー半導体デバイス。
【請求項１５】
前記パワー半導体デバイスは、ＭＯＳＦＥＴである、請求項１記載のパワー半導体デバイス。
【請求項１６】
前記パワー半導体デバイスは、ＩＧＢＴである、請求項１記載のパワー半導体デバイス。
【請求項１７】
さらに、
前記ベース領域を通って、前記ドリフト領域まで延びる複数の第２ゲートトレンチと、
この第２ゲートトレンチ周辺に配置されて、重なっている第２周囲トレンチと、
前記ベース領域に隣接する各第２ゲートトレンチ内に形成されたゲート絶縁層と、
各第２ゲートトレンチ内にあるゲート電極とを備える、請求項１記載のパワー半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体、特にＭＯＳＦＥＴやＩＧＢＴのようなパワー半導体デバイスに関する。
【背景技術】
【０００２】
図１に示すように、従来のパワー半導体デバイスは、間隔を置いて配置された複数のゲートトレンチ３を備え、各ゲートトレンチ３は、その側壁に沿って、代表的なものとして二酸化珪素よりなるゲート絶縁体５と、内部に配置されたゲート電極７とを備えている。従来のデバイスにおけるゲートトレンチ３は、ターミナルエンド９を備えている。公知の配置では、わかりやすいように透明として示してあるゲートバス１１が、各ゲートトレンチ３の少なくとも１つのターミナルエンド９の上側に配置され、かつその内側のゲート電極７に電気接続されている。
【０００３】
エンドユーザの元へ出荷する前に、パワー半導体デバイスを評価することは、一般的な商業的慣行である。降伏電圧定格を定めるために、デバイスには、例えば、任意のスクリーニング電圧が負荷される。
【０００４】
ターミナルエンド９のゲート絶縁体５は、絶縁破壊が早く起こる原因であると考えられてきた。従って、スクリーニング電圧は、品質評価の間、絶縁破壊が早く起こるのを避けるべく、低く設定されてきた。その結果、スクリーニング及び品質評価プロセスの間、デバイスを、トレンチの欠陥等と無縁にすることは、困難であった。
【０００５】
従って、品質評価プロセスを改善するために、ゲート絶縁破壊が早く起こらないようにすること、若しくは、それを排除することは、望ましいことである。
【０００６】
本発明と同一の出願人による出願日２００６年１月２４日の、米国特許出願第１１／３３８，２１５号明細書には、上記の問題を解決したパワー半導体デバイスが開示されている。図２及び図３は、この米国特許出願第１１／３３８，２１５号明細書で開示されているデバイスを示している。
【０００７】
図２及び図３において、パワー半導体デバイス６は、例えばＮ型の第１導電型のドリフト領域１０と、ドリフト領域１０上に、例えばＰ型の第２導電型のベース領域１２と、ベース領域１２を通ってドリフト領域１０まで延びる、複数の連続トレンチ１４と、少なくともベース領域１２に隣接する、各連続トレンチ１４内に形成されたゲート絶縁層１６と、各連続トレンチ１４内にある連続したゲート電極１８とを備えている。各連続トレンチ１４は、２つの間隔を置いて配置された平行トレンチ１４'と、平行トレンチ１４'に接続された、２つの対向する連結トレンチ１４''とを備えている。
【０００８】
パワー半導体デバイス６は、さらに、各連続トレンチ１４の各平行トレンチ１４'に隣接するベース領域１２上に、第１導電型の電導領域２２を備えている。さらに、第２導電型であるが、例えばＰ型のベース領域１２よりも抵抗率の低い、高電導領域２４が、ベース領域１２内の、２つの向かい合う電導領域２２の間に形成される。
【０００９】
電導領域２２は、一般に活性領域と呼ばれる領域の一部である。図２及び図３に示すように、各連続トレンチ１４は、活性領域を介して、他の連続トレンチ１４と間隔を置いて配置され、かつその内孔１５には、活性領域が設けられている。さらに、連結トレンチ１４''はカーブしている。
【００１０】
より明確にするために、部分的に透明として示してあるゲートバス２０が、少なくとも各連続トレンチ１４の１つの連結トレンチ１４''の一部の上に配置され、内部に配置されたゲート電極１８に電気接続されている。さらに、各連続トレンチ１４は、カーブした底部を備え、カーブした底部上に、ゲート絶縁層１６よりも厚い、厚肉絶縁体２６を備えている。ドリフト領域１０は、同じ半導体材料からなる同様の導電型の基板２８上に、エピタキシャル法で形成された半導体である。
【００１１】
このパワー半導体デバイス６は、さらに、電導領域２２及び高電導領域２４にオーミック接続された第１パワー電極３０と、基板２８に電気接続された第２パワー電極３２とを備えている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、ゲート絶縁破壊をなくすか、または少なくした、連続ゲートトレンチを備える、パワー半導体デバイスを提供することにある。
【課題を解決するための手段】
【００１３】
本発明によるパワー半導体デバイスは、第１導電型のドリフト領域と、ドリフト領域上の第２導電型のベース領域と、ベース領域を通ってドリフト領域まで延びる複数の第１ゲートトレンチと、第１ゲートトレンチ周辺に配置され、重なっている第１周囲トレンチ（それにより、第１ゲートトレンチは相互接続されている）と、ベース領域に隣接する、各第１ゲートトレンチ内に形成された、ゲート絶縁層と、各第１ゲートトレンチ内にあるゲート電極とを備えている。
【００１４】
本発明の第１実施例によるデバイスにおいては、周囲トレンチは、終端トレンチである。
【００１５】
本発明の第２実施例によるデバイスにおいては、終端トレンチは、周囲トレンチの周辺に配置されている。
【００１６】
本発明の第３実施例によるデバイスは、ベース領域を通ってドリフト領域まで延びる複数の第２ゲートトレンチと、第２ゲートトレンチ周辺に配置されて重なっている第２周囲トレンチ（それにより、第２ゲートトレンチは相互接続されている）と、ベース領域に隣接する、各第２ゲートトレンチ内に形成されたゲート絶縁層と、各第２ゲートトレンチ内にあるゲート電極とを備えている。
【００１７】
本発明によるデバイスは、終端トレンチの周辺に、オプションとして、等電位リング（ＥＱＲ）トレンチを備えていることがある。
【００１８】
本発明の他の局面においては、ゲートバスは、少なくとも周囲トレンチの一部の上に配置され、ゲート電極上の絶縁プラグ内に間隔を置いて配置された開口部を介して、周囲トレンチ内にあるゲート電極に電気接続されている。必要に応じ、ゲートバスは、終端トレンチ内にあるフィールドプレートまで延びていてもよい。
【００１９】
本発明の他の特徴及び利点については、添付の図面に基づいて、以下に説明するところにより明らかになると思う。
【発明を実施するための最良の形態】
【００２０】
図４、図５及び図６に示すように、本発明の第１実施例によるパワー半導体デバイスは、例えばＮ型の第１導電型のドリフト領域１０と、ドリフト領域１０上の、例えばＰ型の第２導電型のベース領域１２と、ベース領域１２を通ってドリフト領域１０まで延びる、筋状の複数のゲートトレンチ１７と、少なくともベース領域１２に隣接する各ゲートトレンチ１７内に形成されたゲート絶縁層１６と、各ゲートトレンチ１７内に位置するゲート電極１８とを備えている。
【００２１】
本発明においては、周囲トレンチ１９は、ゲートトレンチ１７と交差して、相互接続されている。明確には図示されていないが、周囲トレンチ１９は、ゲートトレンチ１７の周辺に配置され、ゲートトレンチ１７を囲んでいる。さらに、明確に図示されていないが、周囲トレンチ１９の両端は、ゲートトレンチ１７と重なり、どのゲートトレンチ１７も、図１の従来技術によるパワー半導体デバイス同様に、尖端を有していない。
【００２２】
本発明の第１実施例によるデバイスにおいては、周囲トレンチ１９は、デバイスの終端領域３４の一部でもある。すなわち、終端領域３４においては、周囲トレンチ１９は、終端トレンチ３６でもあり、活性領域３８の周辺に配置され、ベース領域１２より深く延びている。
【００２３】
さらに、終端領域３４は、好ましいものとして、終端トレンチ３６の底面及び側壁に積み重なった第１ＳｉＯ2体４０と、第１ＳｉＯ2体４０に積み重なった第２ＳｉＯ2体４２とを備えている。第１ＳｉＯ2体４０は、成長した酸化物であり、エピタキシャル成長させたシリコン体３１を酸化させて、二酸化珪素を成長させることにより形成され、第２ＳｉＯ2体４２は、ＴＥＯＳのような、低濃度の二酸化珪素体を配置することにより形成されている。第１ＳｉＯ2体４０及び第２ＳｉＯ2体４２により、電界絶縁体が形成されている。
【００２４】
本発明の第１実施例は、ゲートバス２０を備えている。ゲートバス２０は、第２ＳｉＯ2体４２上まで延び、積み重なっており、これにより、フィールドプレート４４を形成している。さらに、好ましいものとして、終端領域３４は、周囲トレンチ１９周辺に配置された等電位リング（ＥＱＲ）構造体４６を備えている。ＥＱＲ構造体４６は、ＥＱＲトレンチ４８と、内部に配置されたポリシリコン５１とを備えている。ＥＱＲトレンチ４８は、側壁と底部に二酸化珪素４９を備えている。
【００２５】
本発明の第１実施例は、ベース領域１２上に、各ゲートトレンチ１７に隣接する、第１導電型の電導領域２２を備えている。さらに、第２導電型ではあるが、Ｐ＋型のようなベース領域１２より低い抵抗率の高電導領域２４が、ベース領域１２内に、かつ、２つの向かい合う電導領域２２の間に形成される。
【００２６】
電導領域２２は、一般に活性領域３８と呼ばれる領域の一部である。図４、図５及び図６に示すように、各ゲートトレンチ１７は、活性領域３８によって互いに間隔を置いて配置されている。さらに、活性領域３８は、周囲トレンチ１９とゲートトレンチ１７の間に配置されるのがよい。
【００２７】
よりわかりやすいように、部分的に透明に示されているゲートバス２０は、少なくとも周囲トレンチ１９の一部の上方に配置され、周囲トレンチ１９は、内部に配置されたゲート電極１８に電気接続されている。さらに、各ゲートトレンチ１７及び周囲トレンチ１９は、カーブした底部を備え、ゲート絶縁層１６より厚い、厚絶縁体２６は、カーブした底部上にある。ドリフト領域１０は、同じ半導体材料で、かつ、同じ導電型の基板２８上に、エピタキシャル法で形成された半導体である。
【００２８】
本発明によるデバイスは、電導領域２２及び高電導領域２４にオーミック接続された第１パワー電極３０と、基板２８に電気接続された第２パワー電極３２とを備えている。
【００２９】
同じ符号は同じ要素を示す、図７及び図８における、本発明の第２実施例によるデバイスでは、周囲トレンチ１９は、終端トレンチ３４の一部ではなく、デバイスの活性領域３８の内部にある。そのため、終端領域３４は、活性領域３８の周辺に、隣接して配置されている。
【００３０】
同じ符号は同じ要素を示す、図９及び図１０における、本発明の第３実施例によるデバイスでは、２セット、若しくはそれ以上のゲートトレンチ１７を備えており、各セットは、各周囲トレンチ１９に相互接続される。従って、第３実施例によるデバイスは、第１周囲トレンチ１９'と重なって相互接続されているゲートトレンチ第１セット１７'と、第２周囲トレンチ１９''と重なって相互接続されているゲートトレンチ第２セット１７''とを備えている。
【００３１】
第２実施例及び第３実施例において、ゲートバス２０は、絶縁プラグ２３内の開口部１５を介して、周囲トレンチ１９内にあるゲート電極１８と電気接続されている。
【００３２】
本発明によるデバイスは、パワーＭＯＳＦＥＴであるのがよく、その場合、電導領域２２はソース領域であり、第１パワー電極３０はソース電極であり、第２パワー電極３２はドレイン電極である。
【００３３】
あるいは、本発明によるデバイスは、ＩＧＢＴであるのがよく、その場合、電導領域２２は、エミッタ領域であるのがよく、第１パワー電極３０は、エミッタ電極であるのがよく、第２パワー電極は、コレクタ領域であるのがよい。
【００３４】
好適な実施例においては、ドリフト領域１０は、シリコンよりなる基板上に、エピタキシャル法で形成されたシリコンであり、ゲート電極１８は、導電性のポリシリコンで形成され、ゲート絶縁層１６及び厚絶縁体２６は、二酸化珪素で形成されている。
【００３５】
ゲートバス２０、フィールドプレート４４、第１パワー電極３０及び第２パワー電極３２は、例えば、アルミニウム若しくはアルミニウム−シリコン合金のような、適切な金属で形成するのがよい。
【００３６】
本発明によるデバイスにおける、ゲート酸化物の降伏電圧の改善により、より高い電圧で、各部位をスクリーニングすることが可能である。より高いスクリーニング電圧は、デバイスを欠陥のあるトレンチから排除することに効果的である。その結果、品質の評価は高められる。
【００３７】
以上本発明を、実施例に基づき説明してきたが、特許請求の範囲を逸脱しない限り、当業者により、他の変形例も可能である。従って本発明は、明細書における実施例に限定されるものではなく、特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００３８】
【図１】従来のパワー半導体デバイスを上から見た部分的な平面図である。
【００３９】
【図２】本発明によるパワー半導体デバイスを上から見た部分的な平面図である。
【００４０】
【図３】図２における３−３線による図２のパワー半導体デバイスの断面図である。
【００４１】
【図４】本発明の第１実施例によるパワー半導体デバイスを、上から見た部分的な概略平面図である。
【００４２】
【図５】図４、図７及び図９における５−５線による図４のパワー半導体デバイスの概略断面図である。
【００４３】
【図６】図４における６−６線による図４のパワー半導体デバイスの概略断面図である。
【００４４】
【図７】本発明の第２実施例によるパワー半導体デバイスを、上から見た部分的な平面図である。
【００４５】
【図８】図７における８−８線による図７のパワー半導体デバイスの概略断面図である。
【００４６】
【図９】本発明の第３実施例によるパワー半導体デバイスを上から見た部分的な平面図である。
【００４７】
【図１０】図９における１０−１０線による図９のパワー半導体デバイスの概略断面図である。
【符号の説明】
【００４８】
３：ゲートトレンチ
５：ゲート絶縁体
６：パワー半導体デバイス
７：ゲート電極
９：ターミナルエンド
１０：ドリフト領域
１１：ゲートバス
１２：ベース領域
１４；連続トレンチ
１４'：平行トレンチ
１４''：連結トレンチ
１５：内孔
１６：ゲート絶縁層
１７：ゲートトレンチ
１７'：ゲートトレンチ第１セット
１７''：ゲートトレンチ第２セット
１８：ゲート電極
１９：周囲トレンチ
１９'：第１周囲トレンチ
１９''：第２周囲トレンチ
２０：ゲートバス
２２：電導領域
２３：絶縁プラグ
２４：高電導領域
２６：厚肉絶縁体
２８：基板
３０：第１パワー電極
３１：シリコン体
３２：第２パワー電極
３４：終端領域
３６：終端トレンチ
３８：活性領域
４０：第１ＳｉＯ2体
４２：第２ＳｉＯ2体
４４：フィールドプレート
４６：ＥＱＲ構造体
４８：ＥＱＲトレンチ
４９：二酸化珪素
５１：ポリシリコン
【図１】
2009505433.tif 000003
【図２】
2009505433.tif 000004
【図３】
2009505433.tif 000005
【図４】
2009505433.tif 000006
【図５】
2009505433.tif 000007
【図６】
2009505433.tif 000008
【図７】
2009505433.tif 000009
【図８】
2009505433.tif 000010
【図９】
2009505433.tif 000011
【図１０】
2009505433.tif 000012
【手続補正書】
【提出日】平成20年4月14日(2008.4.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型のドリフト領域と、
このドリフト領域上の第２導電型のベース領域と、
このベース領域を通って、前記ドリフト領域まで延びる複数の第１ゲートトレンチと、
この複数の第１ゲートトレンチ周辺に配置され、重なっている第１周囲トレンチと、
前記ベース領域に隣接する各前記第１ゲートトレンチ内に形成されたゲート絶縁層と、
各前記第１ゲートトレンチ内にあるゲート電極とを備えるパワー半導体デバイス。
【請求項２】
前記周囲トレンチは、終端トレンチである、請求項１記載のパワー半導体デバイス。
【請求項３】
さらに、前記周囲トレンチ周辺に配置された終端トレンチを備える、請求項１記載のパワー半導体デバイス。
【請求項４】
さらに、前記終端トレンチ周辺にＥＱＲトレンチを備える、請求項３記載のパワー半導体デバイス。
【請求項５】
さらに、少なくとも前記第１周囲トレンチの一部上に配置され、この周囲トレンチ内にある前記ゲート電極に電気接続されたゲートバスを備える、請求項１記載のパワー半導体デバイス。
【請求項６】
さらに、前記ゲートバスがフィールドプレートを備える、請求項５記載のパワー半導体デバイス。
【請求項７】
さらに、少なくとも前記第１周囲トレンチの一部上に配置され、この第１周囲トレンチ内にある前記ゲート電極に電気接続されたゲートバスを備える、請求項１記載のパワー半導体デバイス。
【請求項８】
各前記第１ゲートトレンチは、カーブした底部を備えている、請求項１記載のパワー半導体デバイス。
【請求項９】
さらに、各第１ゲートトレンチ底部に配置された絶縁体を備え、この絶縁体は、前記ゲート絶縁層よりも厚い、請求項１記載のパワー半導体デバイス。
【請求項１０】
さらに、
前記ベース領域を通って、前記ドリフト領域まで延びる複数の第２ゲートトレンチと、
この第２ゲートトレンチ周辺に配置されて、重なっている第２周囲トレンチと、
前記ベース領域に隣接する各第２ゲートトレンチ内に形成されたゲート絶縁層と、
各第２ゲートトレンチ内にあるゲート電極とを備える、請求項１記載のパワー半導体デバイス。
【国際調査報告】
2009505433.tif 000013