(57)【要約】  順次カラー表示を備えた、アクティブマトリックス型のマトリックスディスプレイには、Ｎ行およびｍ列に従って配置された画素が含まれる。ディスプレイのＮ行は、ｎグループ（ＧＢ１、ＧＢ２、ＧＢ３）に分配され、各画素列（ＣＯＬ１）は、ｎ列導体（ｃ１、１、ｃ１、２、ｃ１、３）を含み、グループ当たり一行として、ｎ行の画素の並行した書き込み選択を可能にする。【選択図】図２
2009505125.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ行およびｍ列に従って配置された画素を含み、色の順次表示を備えた、アクティブマトリックス型のマトリックスディスプレイであって、前記Ｎ行がｎグループ（ＧＢ１、ＧＢ２、ＧＢ３）に分配され、各画素列（ＣＯＬ１）が、ｎ列導体（ｃ１、１、ｃ１、２、ｃ１、３）を含み、グループ当たり一行として、ｎ行の画素の並行した書き込み選択を可能にするマトリックスディスプレイ。
【請求項２】
前記ｎ書き込み選択行が同時に選択される、請求項１に記載のマトリックスディスプレイ。
【請求項３】
グループの前記ｎ行が前記ディスプレイのｎ連続行であり、その結果、前記ディスプレイがＮ／ｎ連続行のｎバンドへ組織化される、請求項１または２に記載のディスプレイ。
【請求項４】
異なるカラーシーケンスに従い、前記バンドのそれぞれを点灯できる光源によってバックライトされる、請求項３に記載のマトリックスディスプレイ。
【請求項５】
２つのバンド、すなわち、前記ディスプレイの上部に配置された列ドライバ（２ａ）によって制御される関連列導体（ｃ１、１）を備えた上部バンドと、前記ディスプレイの下部に配置された列ドライバ（２ｂ）によって制御される関連列導体（ｃ１、２）を備えた下部バンドとを含む、請求項３または４に記載のマトリックスディスプレイ。
【請求項６】
バンドに関連する前記列導体が、前記バンドを越えて延びない、請求項３〜５のいずれか一項に記載のマトリックスディスプレイ。
【請求項７】
前記ｎ書き込み選択行が、同時に選択された、前記ディスプレイのｎ連続行である、請求項１に記載のマトリックスディスプレイ。
【請求項８】
前記２つの連続行、すなわち、第１のグループ（ＧＢ１）に属する一行および第２のグループ（ＧＢ２）に属するもう一行が、単一の行選択ラインに接続される、請求項７に記載のマトリックスディスプレイ。
【請求項９】
ｎが２に等しい、請求項８に記載のマトリックスディスプレイ。
【請求項１０】
前記ディスプレイの第１の部分において、前記行が、第１の列ドライバ（２ａ）によって制御され、かつ２つの連続行すなわち第１のグループ（ＧＢ１）に属する一行および第２のグループ（ＧＢ２）に属するもう一行が単一の行選択ラインに接続されるように組織化される、請求項１に記載のマトリックスディスプレイ。
【請求項１１】
前記ディスプレイの第２の部分において、前記行が、第２の列ドライバ（２ｂ）によって制御される、請求項１０に記載のマトリックスディスプレイ。
【請求項１２】
前記第２の部分において、前記行が、第３のグループ（ＧＢ３）を形成する、請求項１１に記載のマトリックスディスプレイ。
【請求項１３】
前記第２の部分において、前記行が、２つの異なるグループに属する２つの連続行が単一の行選択ラインに接続されるように組織化される、請求項１１に記載のマトリックスディスプレイ。
【請求項１４】
順次カラー表示モードで、アクティブマトリックス型のマトリックスディスプレイをアドレス指定するための方法であって、前記ディスプレイが、列および行にマトリックスとして配置された画素を含み、前記方法が、ｎ行の画素を並行して選択するステップと、各画素列のためのｎ列導体によって、前記ｎ行に対応するビデオデータを印加し、前記ｎ導体のそれぞれが、前記ｎ行のうちの一行の画素にビデオデータを供給するステップとを含む方法。
【請求項１５】
前記ｎ行が、同時に選択され、選択ライン制御回路（１）によって供給される同じ選択信号を受信する、請求項１４に記載のアドレス指定方法。
【請求項１６】
前記ｎ選択行が、それぞれ、選択ライン制御回路の選択信号を受信する、請求項１４に記載のアドレス指定方法。
【請求項１７】
前記ｎ行が、同時に選択され、前記ｎ行のために同期して伝送される選択信号を受信する、請求項１６に記載のアドレス指定方法。
【請求項１８】
前記ディスプレイがＮ行を含み、前記ｎ選択行が、それぞれ、前記ディスプレイのＮ／ｎ連続行の異なるグループに属する、請求項１４〜１７のいずれか一項に記載のアドレス指定方法。
【請求項１９】
前記グループのそれぞれが、異なるカラーシーケンスに従って点灯され、かつ各画素列のために、グループに関連する列導体に印加される前記ビデオデータが、前記カラーシーケンスに対応する、請求項１８に記載のアドレス指定方法。
【請求項２０】
前記ｎ選択行が、前記ディスプレイの同時に選択されたｎ連続行である、請求項１５または１７に記載のアドレス指定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、色の順次表示を備えたマトリックスディスプレイに関する。本発明は、特に、ＬＣＤ（液晶ディスプレイ）に関する。
【背景技術】
【０００２】
これらのマトリックスディスプレイは、アクティブマトリックス型である。これらには、各画素のための能動素子が含まれるが、この能動素子は、赤、緑または青の輝度に対応する中間調を表示するように適切に制御される。画素ごとにカラーフィルタ構造を用いてカラー画像を形成するディスプレイとは違って、順次カラーディスプレイは、各フレームにおけるカラーサブフレームを用いたビデオアドレス指定プロセスに関連して、赤、緑、青の順次点灯を用いる。各フレームにおいて、赤画像、緑画像および青画像が、順次、表示される。換言すれば、ディスプレイの従来の動作モードでは、色は、光の空間変調によって形成されるのに対して、順次カラー表示を用いた動作モードでは、色は、光の時間変調を介して復元される。
【０００３】
順次液晶カラーにおけるモノクロームマトリックスディスプレイの周知のアドレス指定方法を図１に示す。次のように、Ｔｖｉｄｅｏ画像フレームは、３つのカラーサブフレーム、すなわち赤サブフレームＳＦＲ、緑サブフレームＳＦＧおよび青サブフレーム画素ＳＦＢによって構成されている。
【０００４】
各サブフレームには、次の３つの段階が含まれる。すなわち、輝度に対応するデータが各能動素子に印加される書き込み段階τｗと、液晶の安定化段階τｓと、次に、検討された輝度におけるディスプレイバックライトτｌ段階と、である。
【０００５】
ディスプレイバックライトの実施形態において、光源には、点灯される順に赤色、緑色および青色発光ダイオード（ＬＥＤ）が含まれる。
【０００６】
オーバーヘッドプロジェクタまたはビデオプロジェクタに関し、最も一般に用いられるシステムは、ＬＣＤ表示面と投影面との間に配置された、セグメント化されたカラーホイールである。この場合、バックライト光源は、白色光源である。
【０００７】
３つのカラーサブフレームの期間は、ビデオフレームの期間より短くなければならず、典型的には、５０Ｈｚの動作に対して２０ミリ秒か、または６０Ｈｚの動作に対して１６．７ミリ秒である。書き込み段階は、一ラインずつ実行される。かかる解決法は、少数のラインしかないディスプレイに関してのみ実行することができるが、その解決法は、ディスプレイにおけるラインのそれぞれのための順次的な書き込み段階τｗを、各サブフレームにおいて、約２ミリ秒の制限された時間量で行なえるように、実行することができる。
【０００８】
たとえば、２００ラインのディスプレイを取りあげよう。現在の技術で、次の期間が得られる。すなわち、書き込み段階τｗのための約２ミリ秒、安定化段階τｓのための１ミリ秒、バックライト段階τｅのための３ミリ秒である。これによって、各フレームのために合計１８ミリ秒が与えられるが、これは、５０Ｈｚで典型的には２０ミリ秒であるビデオフレームの期間と完全に適合する。
【０００９】
これは、典型的には、小型画面を用いた用途に対応する。
【００１０】
これを超えると、１ライン当たり３つのカラーサブフレームを備えたディスプレイを、この方法でアドレス指定することは、もはや不可能である。
【００１１】
したがって、ＶＧＡフォーマットディスプレイ（６４０×４８０）、またはより大きなフォーマットすなわち６００以上のラインを備えたディスプレイを用いる用途については、別の解決法を考察しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって、本発明に生じる課題は、順次カラーモードにおいて非常に複雑なカラーディスプレイをアドレス指定できることである。
【００１３】
したがって、本発明の目的は、順次カラー表示を備えたマトリックスディスプレイおよび対応するアドレス指定方法である。
【課題を解決するための手段】
【００１４】
本発明によれば、ディスプレイにおける画素の行が、ｎ≧２グループの行に分配される。したがって、同じ行選択ライン制御回路を介してか、または別個のライン制御回路によって、しかし同期して、並行にｎマトリックス画素行をアドレス指定することが可能になる。代替として、別個のライン制御回路は、同期しなくてもよい。
【００１５】
表示されるべきビデオデータを各画素列に印加するために、列制御回路（列ドライバ）によって駆動される列導体が、グループで各画素列に関連付けられる。ｎグループの行がある場合には、ｎ行の画素の全てに、同時に並行して書き込むことができる。第一次的に、Ｎ行ディスプレイのための書き込み時間は、Ｎ／ｎ行ディスプレイの書き込み時間になる。
【００１６】
本発明の態様によれば、グループは、グループのＮ／ｎ行が、マトリックスのＮ／ｎ連続行であるように形成される。したがって、各グループは、ランク１〜Ｎ／ｎのＮ／ｎ連続行を含む表示バンドである。したがって、並行して選択されたｎ行は、各グループにおける同じランクを備えた行である。
【００１７】
本発明の別の態様によれば、行のグループは、同時に選択されたｎ行がマトリックスのｎ連続行であるように、形成される。次に、行のグループが、鱗状に重ねられる。
【００１８】
本発明によるディスプレイをアドレス指定できる行選択ライン制御回路により、各書き込み段階において、マトリックスのｎ行を並行して選択することが可能になる。
【００１９】
本発明に従ってディスプレイにおけるデータ表示を制御できる列制御回路は、次のようである。すなわち、列制御回路は、ディスプレイの画素列に基づいて、ビデオデータをｎ列導体にわたって印加できるようにして、並行して選択されたｎ行に属する画素の、各ディスプレイ画素列における書き込みを可能にする。
【００２０】
本発明の実施形態において、画素行のグループと同数の列導体が、マトリックスにおける各画素列のために設けられる。
【００２１】
列導体が、同じ列制御回路かもしくは異なっているが全てマトリックスの同じ側に位置する回路によって制御されるか、またはマトリックスの両側に位置する列制御回路によって制御されるかどうかに従って、列導体は、異なって配置することができ、後の解決法は、マトリックスが、本発明に従って、連続行の２つのバンドに分割される場合に特に適用される。
【００２２】
したがって、本発明は、Ｎ行およびｍ列に従って配置された画素を含み、かつ順次カラー表示を備えた、アクティブマトリックス型のマトリックスディスプレイであって、Ｎ行がｎグループに分割されることと、各画素列が、ｎ列導体を含み、グループ当たり一行として、ｎ行の画素を並行して書き込むための選択を可能にすることとを特徴とするマトリックスディスプレイに関する。
【００２３】
本発明はまた、順次カラー表示モードでアクティブマトリックス型のマトリックスディスプレイをアドレス指定するための方法であって、前記ディスプレイが、行および列へとマトリックスフォーマットで配置された画素を含み、この方法が、ｎ画素行を並行して選択することと、各画素列のためのｎ列導体を用いて、前記ｎ行に対応するビデオデータを印加し、ｎ導体の各導体が、ｎ行のうちの一行の画素に１片のビデオデータを供給することとに存することを特徴とする方法に関する。
【００２４】
本発明の他の利点および特徴は、本発明の限定としてではなく例として、かつ添付の図面に関連して提示された次の説明を読めば、より明らかになるであろう。
【発明を実施するための最良の形態】
【００２５】
図２は、本発明に従って、マトリックスディスプレイのＮラインをＮ／ｎ行のｎグループへ分配する第１の実施形態を示す。このディスプレイは、アクティブマトリックス型である。スイッチング素子、典型的にはトランジスタＴが、各画素Ｐに関連付けられている。このトランジスタによって、表示されるべき中間調を表わす電圧を画素Ｐにかけることが可能になる。同じ行のためのトランジスタゲートは、実際には全て、アクティブマトリックスの同じ導体ラインに接続され、この導体ラインに、ラインドライバが行選択信号を印加する。
【００２６】
画素行の概念は、画素のマトリックス配置態様に対応する。導体ラインまたは行選択ラインの概念は、電気制御／伝導態様に対応する。一般に、このライン、およびゲートは、同じレベルの導体によって、アクティブマトリックスに実現される。
【００２７】
トランジスタＴは、マトリックスの対応するラインたとえばｒ１への選択信号の印加、および画素にかけるべき電圧の、図２における関連する列導体ｃ１、３への印加によって、アクティブにされる。
【００２８】
ラインは、一般に「ラインドライバ」と呼ばれるライン制御回路１によって、順次、アクティブにされ、電圧は、一般に「列ドライバ」と呼ばれる列制御回路２によって、列に印加される。
【００２９】
本発明によれば、ラインは、ｎグループの行に共にグループ化される。
【００３０】
図２に示す実施形態において、各グループは、各グループがディスプレイのＮ／ｎ画素のバンド幅を表わすように、マトリックスのＮ／ｎの連続行を含む。
【００３１】
ｋ＝Ｎ／ｎであることに留意されたい。
【００３２】
例ではｎ＝３（それゆえＮ＝３ｋ）である。したがって、行の３つのグループＧＢ１、ＧＢ２、ＧＢ３があり、それぞれが、ランク１からｋまでのｋ連続行Ｒｏｗ１、．．．Ｒｏｗｋを含む。ディスプレイには、Ｎ選択ラインｒ１〜ｒＮが含まれる。例において、グループＧＢ１の行は、ラインｒ１〜ｒｋによって選択され、グループＧＢ２の行は、ラインｒｋ＋１〜ｒｋ＋ｋによって選択され、グループＧＢ３の行は、ラインｒ２ｋ＋１〜ｒＮによって選択される。
【００３３】
ｋの中の同じランクｉの行は、それらの選択信号によって同時にアクティブにされる。
−  それらの選択ラインは、図示のように、同じ選択信号を受信するように電気的に接続される。したがって、たとえば、グループＧＢ１、ＧＢ２およびＧＢ３の行Ｒｏｗ１の選択ラインｒ１、ｒｋ＋１およびｒ２ｋ＋１は、ライン１ドライバの同じ出力部Ｓｅｌｒ１に電気的に接続される。このドライバは、このように、ｋ出力選択信号ＳｅｌＲ１〜ＳｅｌＲｋを送出する。したがって、各出力部は、ｎ＝３のラインを駆動するが、これらのラインは、実際にはトランジスタゲートの３行である。
−  または、それらの選択ラインは、適切な手段（たとえば、ｋ出力部を備えた３つの同期ラインドライバであり、グループ当たり１つのドライバである）を介して、同時にアクティブにされる。
【００３４】
ディスプレイにおける画素Ｐの各列のために、ｋラインのグループごとに列導体がある。例において、ｎ＝３であれば、グループＧＢ１、ＧＢ２、ＧＢ３にそれぞれ属する列ＣＯＬ１の画素を制御するために、列ＣＯＬ１に対して、３つの列導体ｃ１、１、ｃ１、２、ｃ１、３がある。同様に、ディスプレイの最後の列ＣＯＬｍに対して、３つの列導体ｃｍ、１、ｃｍ、２、ｃｍ、３がある。
【００３５】
これらの列導体の全ては、列制御回路２によって駆動されるが、この列制御回路２は、表示されるべき画像データを受信する。
【００３６】
本発明によるかかるディスプレイのアドレス指定モードはまた、以下のように、ディスプレイのＮ選択ラインｒ１〜ｒＮを制御するためにｋ出力を供給する、単一のライン制御回路１の、図２に示すケースに対処することができる。
【００３７】
ライン制御回路１は、各ライン時間にｋの間で行選択信号をアクティブにする。典型的には、ライン制御回路１は、選択信号ＳｅｌＲ１、次に第２の選択信号．．．と、ｋ番目の選択信号までアクティブにする。
【００３８】
各ライン時間に、列制御回路は、（ｎ＝３）×ｍ導体を駆動し、（ｎ＝３）×ｍ選択画素のそれぞれにビデオデータを印加する。
【００３９】
このアドレス指定モードでは、選択画素に表示されるビデオデータは、現在のカラーサブフレームのデータに対応する。
【００４０】
図３に示す代替アドレス指定モードでは、表示されるデータは、ある行グループから別の行グループへと同じサブフレームには属さない。かかるアドレス指定モードは、バンドへと行を分配することで可能になる。したがって、実際は、各バンドまたはグループＧＢ１、ＧＢ２、ＧＢ３は、同じ幅、典型的にはｋ＝Ｎ／ｎ画素と等しい幅を有するが、この幅は、典型的には小型画面の幅に対応する。
【００４１】
バックライト光源が、異なるシーケンスに従って駆動されるダイオードのｎ＝３のサブセットを含み、かつダイオードの各サブセットが、ディスプレイのバンドを点灯するために設計されるように、ディスプレイ用のバックライト光源が設計され得る。
【００４２】
たとえば、ダイオードの第１のサブセットは、第１のバンドＧＢ１に関連付けられ、第１のシーケンスすなわち赤、緑、青、赤、緑．．．に従って、このバンドの画素ｐを点灯する。
【００４３】
ダイオードの第２のサブセットは、第２のバンドＧＢ２に関連付けられ、第２のシーケンスすなわち青、赤、緑、青、赤、緑等に従って、このバンドの画素ｐ’を点灯する。
【００４４】
ダイオードの第３のサブセットは、第３のバンドＧＢ３に関連付けられ、第３のシーケンスすなわち緑、青、赤、緑、青、赤等に従って、このバンドの画素ｐ’’を点灯する。
【００４５】
これらの点灯シーケンスは、並行に同期して行われる。
【００４６】
かかるバンドごとに異なる点灯を用いると、列ドライバは、列導体ごとに変化する特定のサブフレームに対応するデータを、画素列の各列導体に印加しなければならない。例として前に提示し、かつ図３に示した点灯シーケンスを取りあげると、我々がシーケンスの第１の要素にいる場合には、第１のバンドＧＢ１に対応する列導体に印加されるデータは、赤サブフレームのデータＤａｔａ−Ｒであり、第２のバンドＧＢ２に対応する列導体に印加されるデータは、青サブフレームのデータＤａｔａ−Ｂであり、第３のバンドＧＢ３に対応する列導体に印加されるデータは、緑サブフレームのデータＤａｔａ−Ｇである。
【００４７】
実際には、図２に関連して図示し説明したように、ｎバンドの行は、３つのバンドのためのライン制御回路１によって駆動することができる。また、バンド当たり１つのラインドライバ回路があってもよい。したがって、ｎラインドライバ回路があるが、これらの回路は、統合されるかまたはディスプレイの外部にあってもよく、また同期して制御することができる。
【００４８】
列ドライバは、並行して３つのサブフレームデータを処理できるように駆動される。したがって、ｍ列の画素を含むディスプレイについては、（ｎ＝３）×ｍ列導体を駆動できなければならない。図３に示すようなアドレス指定モードを実行するためには、さらに、バンドごとに１カラーサブフレームとして、異なるカラーサブフレームを並行して処理できなければならない。ディスプレイには、１つまたはいくつかの列ドライバ回路が含まれ、それらが、さらに、同期して駆動される。列ドライバ回路は、統合型か、またはディスプレイに外部にあってもよい。
【００４９】
代替として、バンド当たり１つのラインドライバ回路として、ｎラインドライバ回路があってもよく、これらの回路は、統合されるかまたはディスプレイの外部にあってもよく、またそれらは、非同期的に制御される。これによって、ｎバンドを非同期的にアドレス指定することが可能になる。すなわち、かくして、バンド当たり一行としてｎ行を並行に、しかし非同期的にアドレス指定することが可能である。かかる代替により、ｎバンドにわたる点灯における同時的障害を回避できるようにするのがより好ましい。この場合にはまた、次のことが可能でなければならない。すなわち、列制御回路２の出力が、同時にはラッチされず、それらのそれぞれのバンドと関連してラッチされ、また適合した方法で駆動される点灯シーケンスを提供することである。
【００５０】
ｎ＝３の例において、ｎバンドへの再グループ化モードをたった今説明（および図示）した。しかし、それは、ｎが２以上でも一般に当てはまる。全ての場合に、画面のｎグループＧＢ１〜ＧＢｎのそれぞれは、３色を受信する。グループの数ｎは、実際には、液晶を安定させるために必要な時間だけでなく、アクティブマトリックスをリフレッシュするための最小時間によって定められる。
【００５１】
本発明により、画素行のグループにおける別の実施形態を図４に示す。
【００５２】
行のｎグループＧＢ１、ＧＢ２、ＧＢ３には、それぞれ、ランク１〜ｋのｋ＝Ｎ／ｎ行が含まれる。これらのグループは、ラインドライバ１の同じ出力によって同時に選択されるｎ行が、マトリックスのｎ連続行であるように、形成される。この場合には、行のグループは、インターレースされる。この例では、画素の連続行は、同じライン選択信号ＳｅｌＲ１によって選択される。第１の行は、ディスプレイの選択ラインｒ１に関連した、グループＧＢ１のランク１の行Ｒｏｗ１（ＧＢ１）である。第２の行は、ディスプレイの選択ラインｒ２に関連した、グループＧＢ２のランク１の行Ｒｏｗ１（ＧＢ２）である。第３の行は、ディスプレイの選択ラインｒ３に関連した、グループＧＢ３のランク１の行Ｒｏｗ１（ＧＢ３）である。これらの３つの行Ｒｏｗ１（ＧＢ１）、Ｒｏｗ１（ＧＢ２）およびＲｏｗ１（ＧＢ３）は、この例では、ラインドライバ１によって供給され、かつ３つの選択ラインｒ１、ｒ２、ｒ３に印加される選択信号ＳｅｌＲ１によって、同時に選択される。
【００５３】
かかる実施形態は、ディスプレイのＮ行が２つのグループＧＢ１およびＧＢ２に分割されている場合には、とりわけ有利である。実際に、この場合には、同じ行選択ラインが、画素の２つの連続行に物理的に共通であるように、アクティブマトリックスの設計を考案することが可能である。
【００５４】
対応する配置を図５に示す。
【００５５】
ディスプレイの２つの連続行は、１つのケースではグループＧＢ１に属し、もう一方のケースではグループＧＢ２に属する。これらの行は、同じ行選択ラインを共通に有する。たとえば、ｒ１は、Ｒｏｗ１（ＧＢ１）およびＲｏｗ１（ＧＢ２）に共通である。これらの２つの行のそれぞれは、Ｒｏｗ１（ＧＢ１）およびＣＯＬ１の交点における画素のための対応する列ワイヤｃ１、１を、Ｒｏｗ１（ＧＢ２）およびＣＯＬ１の交点における画素のためのｃ１、２を、それぞれ有する。
【００５６】
ｐおよびｐ’が、グループＧＢ１およびＧＢ２の画素をそれぞれ指す場合には、第１のグループの画素ｐの各トランジスタは、列ワイヤおよび選択ラインによって形成された左上隅に配置される。第２のグループの各画素ｐ’は、２つの列ワイヤおよび選択ラインによって形成された左下隅に配置される。
【００５７】
このように、選択ラインの数を減らすことによって、アクティブマトリックスにおけるライン／列交点の数が低減される。したがって、ライン／列短絡のリスクが低減される。このようにして生産性が向上される。
【００５８】
さらに、図４および５に示すような配置により、単純な設計で、いくつかの同期ラインのための単一ラインドライバ出力を得ることが可能になる一方で、３つの同期ラインが単一ラインドライバ出力で駆動される図２に示すような構造は、実際には、多数の交点をもたらし、大量の周辺空間を使い果たす。
【００５９】
ディスプレイの画素の行がｎ＝２グループに分配される場合に特に適用可能な図６ａに示す別の代替実施形態では、上部列ドライバおよび下部列ドライバが用いられる。ディスプレイの半分は、上部列ドライバによってアドレス指定され、もう半分は、下部列ドライバによってアドレス指定される。このように、各画素列の２つの列ワイヤは、互いから離れて延伸し、一方は上部にあり、もう一方は下部にある。それらは、もはや平行ではない。かかるマトリックスの製造信頼性は、列ワイヤ間の短絡のリスクを低減することによって著しく改善される。この場合に、アクティブマトリックスには、ｎ並列ワイヤではなく、画素列ごとに各行に向かって１つの列ワイヤだけが物理的に存在する。有効表面積（開口率）は、図５によるディスプレイに比較して低下されない。画素当たり２列を備えたフレームの表面積は、画素の有効表面積を著しく低減させる（３００μｍの画素に対して、図５の構造における有効表面積は、図６ａに比較して典型的には約５％〜１０％程度少ない）。
【００６０】
この代替実施形態は、図５に関連して説明した実施形態と組み合わせてもよい。これを図６ｂに示す。この場合には、ｎ＝３グループがある。ディスプレイの上部において、行は、２つのグループに分割され、２つの連続行が、２つの別個のグループに属して同じ行選択ラインを共有する。画素列当たり３つの列ワイヤがある。すなわち、各画素列に対し、２つの平行な列ワイヤ、たとえば列ＣＯＬ１のためのワイヤｃ１、１およびｃ１、２が、上部にある。これらの列ワイヤは、ディスプレイの上部における列ドライバ２ａによって制御される。
【００６１】
ディスプレイの下部における行が、第３のグループＧＢ３を形成する。この部分には、第３の列ワイヤ、たとえば列ＣＯＬ１のワイヤｃ１、３が含まれる。これらの列ワイヤは、ディスプレイの下部における列ドライバ２ｂによって制御される。
【００６２】
要件および期待性能に従って、他の組み合わせが可能である。特に、上部と同じ配置を下部で有することが可能である。この場合には、４グループの行がある。すなわち、列ドライバ２ａによって制御される上部の２グループと、列ドライバ２ｂによって制御される下部の２グループである。
【００６３】
図７、８ａおよび８ｂ、９ａおよび９ｂは、対応するアクティブマトリックストポロジをどのように生成するかと、特に、列ワイヤおよびそれらのトランジスタとの接触部の設計と、を概略的に示す。
【００６４】
図７は、本発明によるｎストリップの配置において、画素列当たりｎ列ワイヤの、アクティブマトリックスに関する可能な実施形態を示す。この例では、ｎ＝３である。したがって、３つのストリップＧＢ１、ＧＢ２、ＧＢ３がある。これらのバンドまたはストリップは、別個のカラーシーケンスに従って点灯してもよい。この例では、所与のサブフレームに対し、ストリップＧＢ１は赤で点灯されて（ＬＥＤ−Ｒ）、その画素は赤サブフレームからデータＤａｔａ−Ｒを受信し、ストリップＧＢ２は緑で点灯されて（ＬＥＤ−Ｇ）、その画素は緑サブフレームからデータＤａｔａ−Ｇを受信し、ストリップＧＢ３は、青で点灯されて（ＬＥＤ−Ｂ）、その画素は青サブフレームからデータＤａｔａ−Ｂを受信する。
【００６５】
単純化のために、選択ラインは示さない。
【００６６】
本発明に従い、問題のサブフレームのビデオデータを異なるｎストリップの画素に印加するために、画素列当たりｎ列ワイヤがある。
【００６７】
このように、図７に示す例において、画素列ＣＯＬ１のためにｎ＝３の列ワイヤｃ１、１、ｃ１、２、ｃ１、３がある。
【００６８】
ディスプレイがｍ画素列を含む場合には、列ドライバは、したがって、（ｎ＝３）×ｍ列ワイヤを駆動しなければならない。用語「列ドライバ」が、そのハードウェア構成からは独立してアドレス指定シーケンスに従いビデオデータを表示するために、列ワイヤ駆動機能をカバーすることに留意されたい。この点において、列ドライバは、統合型か、またはディスプレイの外部にあってもよいことに留意されたい。実際には、列ドライバには、同期して制御される１つまたは複数の回路を含んでもよい。
【００６９】
列ＣＯＬ１を考察しよう。列ワイヤｃ１、１、ｃ１、２、ｃ１、３はそれぞれ接続されるが、第１の列ワイヤが、第１のストリップＧＢ１の行の画素（より具体的には、それらのトランジスタ）に接続され、第２の列ワイヤが、第２のストリップＧＢ２の行の画素に接続され、第３の列ワイヤが、第３のストリップＧＢ３の行の画素に接続される。列ワイヤの設計は、ストリップに関連する各列ワイヤが、このストリップを越えて延びないようにされる。ラインと列との交点の数は、向き合うワイヤの長さと共に低減され、それによって、短絡のリスクを減らすことが可能になる。
【００７０】
より詳細には、この設計は、第１のストリップＧＢ１において、各画素列のために平行にｎ＝３の列ワイヤｃ１、１、ｃ１、２、ｃ１、３が存在するようにされる。第２のストリップには、ｎ−１＝２の列ワイヤｃ１、２、ｃ１、３がある。第２のストリップにおけるワイヤｃ１、２の設計は、前記ワイヤが、ワイヤｃ１、１の軸の延長部分に位置するようにされる。このように、ストリップＧＢ２における画素は、ストリップＧＢ１の画素と同じ、列ワイヤを用いた結合容量を実質的に有する。第３のストリップには、ｎ−２＝１の列ワイヤｃ１、３がある。ワイヤｃ１、３の設計は、このワイヤのアームが、ワイヤｃ１、１の軸の延長部分に位置するようにされる。このように、ストリップＧＢ３における画素は、ストリップＧＢ１およびＧＢ２の画素の結合容量にできる限り近い、列ワイヤを用いた結合容量を有する。
【００７１】
かかる実施形態によって、次のことが可能になる。すなわち、画素との接続部を生成する際における列ワイヤ間の短絡リスクと、異なるストリップ間の結合容量の整合化との間の妥協を提供し、ディスプレイにおけるできる限り均一な表示動作を保証するようにすることである。
【００７２】
別の実施形態を図８ａに示す。列ＣＯＬ１の場合に、この実施形態は、この列の３つの列ワイヤｃ１、１、ｃ１、２、ｃ１、３が、ディスプレイの高さ全体を通して平行に配置されるようにする。これらの列ワイヤは、全てのストリップに存在する。ディスプレイの全体を通した画素−列結合の均一性が保証される。しかしながら、他方では、これは、アクティブマトリックスの生産高に影響を及ぼす。なぜなら、列間の短絡リスクが増加するからである。図８ａでは、列ワイヤｃ１、１、ｃ１、２、ｃ１、３と画素との間のそれぞれの接続部ｊ１、ｊ２、ｊ３は、全て同じ側に、すなわち図示の例では左側にある。第１のストリップには接続部ｊ１が含まれ、第２のストリップには接続部ｊ２が含まれ、第３のストリップには接続部ｊ３が含まれる。
【００７３】
この実施形態はまた、本発明による行のグループがインターレースされる場合にも当てはまる。実際に、本発明によるグループ化のこの代替実施形態において、同じ選択信号が、ディスプレイのｎ連続行を制御するように準備される。ｎ＝３の場合には、画素の３つの連続行が、同じライン選択信号によって制御される。画素列ＣＯＬ１の場合には、第２のラインに対応する画素が、接続部ｊ１によって第１の列ワイヤｃ１、１に接続される。第２のラインに対応する画素が、接続部ｊ２によって第２の列ワイヤｃ１、２に接続される。第３のラインに対応する画素が、接続部ｊ３によって第３の列ワイヤｃ１、３に接続される。この例において、対応する列ワイヤへの画素の接続部は、全て同じ側、すなわちこの例では左側にある。
【００７４】
図９ａおよび９ｂは、図８ａおよび８ｂの代替実施形態を示すが、この場合には、画素は、時には右側で、時には左側で接続され、また対応する列ワイヤは、この場合には右側または左側に位置する。
【００７５】
図９ａに示す例において、ｎ＝３の場合の、本発明によるストリップの配置に対応して、ストリップＧＢ１およびＧＢ２の画素は、左側で接続され、ストリップＧＢ３の画素は、右側で接続される。
【００７６】
図９ｂに示す例において、インターレースされたグループへの行の分割に対応して、２つの連続行の画素は、左側で接続され、第３の行の画素は、右側で接続される。画素列ＣＯＬ１の場合には、第１および第２の行の画素は、それらのそれぞれの列ワイヤｃ１、１、ｃ１、２へ左側で接続される。第３の行の画素は、画素列の右側に配置された、対応する列ワイヤｃ１、３に右側で接続される。
【００７７】
この代替実施形態は、既に説明した図５に示すように、本発明による２つのグループを備えた配置であって、画素列当たり２つの列ワイヤと２つの連続画素行のための共通選択ラインとを備えた配置に特に適用可能である。
【００７８】
この代替実施形態はまた、インターレースされた行のグループにおける配置、または本発明によるバンドもしくはストリップにおける配置にも当てはまる。
【００７９】
かかる実施形態によって、列との交点、およびしたがって短絡リスクを低減することが可能になる。しかしながら、あらゆるところで同じ開口率をほぼ維持することが設計の点から困難であるが、それは、左側で接続される画素および右側で接続される画素の設計における相違のせいである。
【図面の簡単な説明】
【００８０】
【図１】ＬＣＤディスプレイの順次カラー表示モードを示す。
【図２】本発明によるマトリックスディスプレイにおけるライン配置の例を示す。
【図３】本発明の態様によるカラーシーケンシングと結び付けられた、対応するアドレス指定装置を示す。
【図４】本発明に従ってマトリックスディスプレイのラインを配置する別の例である。
【図５】ｎ＝２グループのための、図４における配置の代替であり、これによって、マトリックスを実現する際の単純化が可能になる。
【図６ａ】本発明の他の実施形態に従ってラインを配置する別の例を示す。
【図６ｂ】本発明の他の実施形態に従ってラインを配置する別の例を示す。
【図７】本発明によるバンドの配置を伴うディスプレイにおけるアクティブマトリックストポロジの例の簡略図である。
【図８ａ】バンドの配置（図８ａ）または鱗状に重なったグループの配置のための、トポロジの別の例を図によって示す。
【図８ｂ】バンドの配置（図８ａ）または鱗状に重なったグループの配置のための、トポロジの別の例を図によって示す。
【図９ａ】前述のトポロジの代替を示す。
【図９ｂ】前述のトポロジの代替を示す。
【図１】
2009505125.tif 000003
【図２】
2009505125.tif 000004
【図３】
2009505125.tif 000005
【図４】
2009505125.tif 000006
【図５】
2009505125.tif 000007
【図６ａ】
2009505125.tif 000008
【図６ｂ】
2009505125.tif 000009
【図７】
2009505125.tif 000010
【図８ａ】
2009505125.tif 000011
【図８ｂ】
2009505125.tif 000012
【図９ａ】
2009505125.tif 000013
【図９ｂ】
2009505125.tif 000014
【国際調査報告】
2009505125.tif 000015
2009505125.tif 000016
2009505125.tif 000017
2009505125.tif 000018