(57)【要約】半導体装置内に形成された容量素子は、上部電極と、遷移金属元素の酸化物及び／又はシリケートを含む容量絶縁膜と、遷移金属元素よりも耐酸化性の高い材料からなる多結晶導電膜、及び、該多結晶導電膜の下層に形成された非晶質又は微結晶質導電膜とを有する下部電極とを有する。
2009093633.tif 000002
【特許請求の範囲】
【請求項１】
上部電極と、
遷移金属元素の酸化物及び／又はシリケートを含む容量絶縁膜と、
前記遷移金属元素よりも耐酸化性の高い材料からなる多結晶導電膜、及び、該多結晶導電膜の下層に形成された非晶質導電膜又は前記多結晶導電膜よりも微細な結晶を有する導電膜を有する下部電極とを有する容量素子を備えることを特徴とする半導体装置。
【請求項２】
前記容量絶縁膜のＳｉ組成が下方に向かって段階的に低下している、請求項１に記載の半導体装置。
【請求項３】
前記容量絶縁膜が、タンタル、ジルコニウム、ハフニウム、ニオビウム、チタン、タングステン、コバルト、モリブテン、バナジウム、ランタン、マンガン、クロム、イットリウム、プラセオジウムのうち何れか一種又は複数の遷移金属の酸化物を主成分として含む、請求項１又は２に記載の半導体装置。
【請求項４】
前記シリケート膜中のシリコン組成が５０％以下である、請求項２又は３に記載の半導体装置。
【請求項５】
前記容量絶縁膜中の遷移金属元素がタンタルである、請求項１から４の何れか一に記載の半導体装置。
【請求項６】
前記上部電極が窒化チタンを含む、請求項１から５の何れか一に記載の半導体装置。
【請求項７】
前記多結晶導電膜が窒化チタン膜である、請求項１から６の何れか一に記載の半導体装置。
【請求項８】
前記非晶質又は微結晶質導電膜が、タンタル膜、窒化タンタル膜、窒素含有タンタル膜のうち何れか一つの単層膜、又は、これらの膜の２つ以上を含む積層膜である、請求項１から６の何れか一に記載の半導体装置。
【請求項９】
前記半導体装置が多層配線を有し、前記容量素子が前記多層配線のうち電源ラインとグランドラインとの間に接続される、請求項１から８の何れか一に記載の半導体装置。
【請求項１０】
前記半導体装置が多層配線を有し、前記容量素子が隣接する２つの配線層間に形成されている、請求項１から８の何れか一に記載の半導体装置。
【請求項１１】
前記半導体装置が多層配線を有し、最上層に形成されたアルミを主成分とする最上層配線層と、該最上層配線層の下層に形成された複数の銅配線層とを有する、請求項１から８の何れか一に記載の半導体装置。
【請求項１２】
前記多層配線層のうち隣接する２つの配線層間に形成される層間絶縁膜が誘電率３．０以下の絶縁材料を含んでいる、請求項９から１１の何れか一に記載の半導体装置。
【請求項１３】
遷移金属膜を成膜する工程と、
前記遷移金属膜表面にモノシランガスを照射しシリコン含有遷移金属膜を形成する工程と、
前記シリコン含有遷移金属膜を酸素プラズマ処理によって酸化する工程と、を有し遷移金属シリケート膜を成膜することを特徴とする半導体装置の製造方法。
【請求項１４】
前記遷移金属膜を成膜する工程がスパッタリングを含む、請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記遷移金属シリケート膜のシリコンの組成比が下方に向かって段階的に低化している、請求項１３又は１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多層配線構造上あるいは多層配線中に容量素子を持つ半導体装置とその製造方法に関する。
【背景技術】
【０００２】
従来、高周波デバイス用の容量素子や、デカップリング用の容量素子には、上部・下部電極の双方にポリシリコンを用いたＰＩＰ（ポリシリコン−絶縁膜−ポリシリコン）構造や、ＭＯＳ（ポリシリコン電極−ゲートシリコン酸化膜−シリコン基板）構造の容量素子が採用されている。しかし、ポリシリコンを用いた電極では、抵抗が大きい、空乏化が起こるといった問題がある。このため、電極に金属や金属酸化膜、例えば窒化チタンや酸化ルテニウム、を用いたＭＩＭ（金属／容量絶縁膜／金属）構造が採用されてきている。現在までＭＩＭ構造の電極にはチタン窒化膜が広く検討されている。これは、ＭＩＭ構造の電極は、電気抵抗が低く、エッチングによる形成が容易であるためである。【０００３】
近年、ＬＳＩの微細化、高集積化が進むにつれＭＩＭキャパシタの占有面積が減少し、キャパシタの大容量化や、小面積化の要求が高まってきている。そのため、容量絶縁膜として、従来のシリコン窒化膜やゲート酸化膜を用いた容量絶縁膜構造に代えて、比誘電率の高い金属酸化膜（ＴａＯやＨｆＯ、ＺｒＯなど）や金属シリケート膜（例えばＨｆＳｉＯ）などの高誘電率（Ｈｉｇｈ−ｋ）材料の採用が検討されている。しかし、Ｈｉｇｈ−ｋ材料を用いても、６５ｎｍ線幅以降のＬＳＩに要求される１０ｆＦ／μｍ２以上の容量密度を実現させるためには、絶縁膜の厚みを２０ｎｍ以下まで薄くする必要がある。【０００４】
金属酸化膜は一般に比誘電率は高いものの、リーク電流が高いという問題がある。金属酸化膜を成膜後に、熱処理を行うと、結晶化により結晶粒界を通過するリーク電流が増加するおそれがある。逆に、熱処理を行わないと、酸化が不十分となり酸素欠陥が発生し、リークパスとなるため、やはりリーク電流が増加するおそれがある。また、金属材料に遷移金属を用いると、遷移金属は酸素との結合力が弱く、絶縁膜成膜後のプロセスにより還元ダメージが入り、さらにリーク電流が増加する。それに対して、金属シリケート膜は金属酸化膜よりも比誘電率は大幅に小さくなるが、シリコン酸化物が含まれることから、金属酸化物単体の膜よりも、熱的に安定で結晶化温度が高くなり低リーク電流になることが知られている (例えば、特許文献３参照)。また、シリコンは酸素との結合力が強く、還元ダメージ耐性が高いことから、遷移金属シリケート膜においてもダメージ耐性の向上が期待できる。【０００５】
Ｈｉｇｈ−ｋ材料の問題点は、金属酸化膜では容量絶縁膜として絶縁性・ダメージ耐性が低く、金属シリケート膜では比誘電率が大幅に低下する点である。Ｈｉｇｈ−ｋ材料の成膜は一般的に、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法、スパッタ法、化学蒸着（ＣＶＤ：Chemical Vaper Deposition）法といった成膜方法で成膜されるが、どの成膜方法であっても上記の問題点は残る。そのため、高い比誘電率を維持しながら低リーク電流特性を示す、Ｈｉｇｈ−ｋ絶縁膜の開発が多く行なわれている。本発明に関連する技術として以下の特許文献１〜３を挙げることができる。【０００６】
特許文献１には、電極／絶縁膜界面に発生する酸素欠陥を抑制することで、絶縁膜の低リーク化を実現する方法が記載されている。ＡＬＤ法を用い下部電極成膜から大気開放することなく、酸化防止膜、絶縁膜を連続成膜することにより、清浄な下層表面上に絶縁膜を成膜でき、電極／絶縁膜界面に発生する酸素欠陥を抑制できる。結晶化させずに酸素欠陥を大幅に抑制することにより、高い比誘電率を有した低リークな金属酸化膜の作製を実現することが可能となる。【０００７】
特許文献２には、Ｈｉｇｈ−ｋ絶縁膜中に発生する酸素欠陥を抑制するため合金金属酸化膜を使用する方法が記載されている。ＡＬＤ法を用いて２種類の原料を混合し合金金属酸化膜（例えばＴａＴｉＯ膜）を作製することで、金属シリケート膜と同様に酸化膜の結晶化を抑制でき、Ｈｉｇｈ−ｋ絶縁膜中の酸素欠陥も熱処理により抑制できる。比誘電率の高い金属同士を用いることで誘電率を低下させずに低リーク電流特性を実現することが可能となる。【０００８】
特許文献３には、金属シリケート膜のシリコンと金属の膜厚方向の分布を工夫することで、酸素欠陥の発生を抑制しながら高い容量を実現する方法が記載されている。金属シリケート膜の膜厚方向において膜の内部側より膜の界面側で、金属シリケート膜を構成するシリコンの組成比が金属の組成比よりも高くなるよう成膜することで、リーク電流が律速される界面側ではシリコン酸化膜（ＳｉＯ２）に近い金属シリケート膜となるため絶縁性が高くなり、内部側は金属酸化膜に近い金属シリケート膜となるため比誘電率が高くなる。そのため、通常の金属シリケート膜よりも絶縁性および比誘電率の高いＨｉｇｈ−ｋ絶縁膜を実現することが可能となる。
【特許文献１】特開２００７−１２９１９０号公報
【特許文献２】特開２００１−０５３２５４号公報
【特許文献３】特開２００６−０５４３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記特許文献１〜３には以下に述べる問題がある。【００１０】
特許文献１では、下部電極−容量絶縁膜を連続成膜することで酸素欠陥発生を抑制している。しかしＡＬＤ法にて成膜する際、高温チャンバ内で酸化ガスを用いるため、意図しない酸化層が下部電極表面に形成され、酸素欠陥を発生させてしまう。また、金属酸化物（特に遷移金属酸化物）の単膜では、上部電極成膜やエッチングといった工程におけるプロセス（還元）ダメージにより、新たに酸素欠陥が絶縁膜中に発生する。そのためリークパスが増加し、リーク電流が大幅に増加する問題がある。【００１１】
特許文献２でも比誘電率の高い金属同士を合金にして用いることで、金属酸化物の単膜に対し、高容量・低リークを実現しているが、金属酸化物のみで構成しているため還元ダメージ耐性が低い。また、電極／絶縁膜界面に発生する酸素欠陥をケアしていない。そのため、特許文献１と同様、酸素欠陥が絶縁膜中に発生しリーク電流が大幅に増加する問題がある。【００１２】
特許文献３では、シリコン／金属の組成比を工夫することで、シリケート化による比誘電率の低化を抑制できている。しかしながら、低リーク電流特性を実現するために膜の上下界面両側でシリコン組成比を高くする必要があり、膜全体をシリケート化しており、金属酸化物の単膜と比較すると比誘電率は大きく低下する問題がある。【００１３】
本発明は、上記の問題を解決するために提案されたもので、高容量で、電極間リーク電流も低い容量素子を含む半導体装置と、その製造方法を提供するものである。
【課題を解決するための手段】
【００１４】
本発明は、上部電極と、遷移金属元素の酸化物及び／又はシリケートを含む容量絶縁膜と、前記遷移金属元素よりも耐酸化性の高い材料からなる多結晶導電膜、及び、該多結晶導電膜の下層に形成された非晶質導電膜又は前記多結晶導電膜よりも微細な結晶を有する導電膜を有する下部電極とを有する容量素子を備えることを特徴とする半導体装置を提供する。【００１５】
本発明は、遷移金属膜を成膜する工程と、前記遷移金属膜表面にモノシランガスを照射しシリコン含有遷移金属膜を形成する工程と、前記シリコン含有遷移金属膜を酸素プラズマ処理によって酸化する工程と、を有することを特徴とする半導体装置の製造方法を提供する。
【発明の効果】
【００１６】
本発明の半導体装置は、誘電率の低下や上下電極間でリーク電流が少ない容量素子を持つため、半導体装置の効率が向上する。
本発明の半導体装置の製造方法は、シリコンの組成比が下方に向かって段階的に低化している遷移金属シリケート膜の成膜が容易であり、特に低リーク電流特性が望まれる容量素子に使用して好適な絶縁膜が得られる。【００１７】
本発明の上記及び他の目的、特徴及び利益は、図面を参照する以下の説明により明らかになる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係る半導体装置における容量素子の基本構造を示す断面図である。
【図２】図１の半導体装置における容量絶縁膜の基本構造を示す断面図である。
【図３】図１の半導体装置における容量絶縁膜の作製フローを示す断面図である。
【図４】図１の半導体装置における容量絶縁膜の高耐性効果を示すグラフである。
【図５】図１の半導体装置における容量絶縁膜作製方法の優位性を示すグラフである。
【図６】図１の半導体装置における容量素子の下部電極表面のＥＥＬＳ法による組成分析結果を示すグラフ及び写真である。
【図７】図１のタンタル膜の結晶構造のＸ線解析結果を示すグラフである。
【図８】図１のＭＩＭ容量素子の下部電極表面の平坦性を示すグラフである。
【図９】図１のＭＩＭ容量素子の低リーク効果を示すグラフである。
【図１０】本発明の第１の実施形態の半導体装置における容量素子の製造プロセスを順次に示す断面図である。
【図１１】本発明の第２の実施形態の半導体装置における容量素子の製造プロセスを順次に示す断面図である。
【図１２】本発明の第４の実施形態の半導体装置における容量素子の製造プロセスを順次に示す断面図である。
【図１３】本発明の第５の実施形態の半導体装置における容量素子の製造プロセスを順次に示す断面図である。
【図１４】本発明の第６の実施形態の半導体装置における容量素子の製造のプロセスを順次に示す断面図である。
【図１５】本発明の第７の実施形態の半導体装置における容量素子を組み込んだ配線構造の断面図である。
【図１６】本発明の第８の実施形態の半導体装置における容量素子を組み込んだ配線構造の断面図である。
【図１７】本発明の第９の実施形態の半導体装置における容量素子を組み込んだ配線構造の断面図である。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の実施形態について説明する。
（第１の実施形態）
図１に本発明の第１の実施形態に係る半導体装置における容量素子の断面図を示す。容量素子は、上部電極膜１、容量絶縁膜２、下部電極膜５を含む。下部電極５は例えば薄膜窒化チタン膜５ａ、窒化タンタル膜５ｂ、タンタル膜５ｃ、窒化チタン膜５ｄからなる積層膜を用い、下部電極上に積層する容量絶縁膜２には、プラズマ酸化により作製されたタンタル酸化膜あるいはタンタルシリケート膜を用いる。プラズマ酸化膜としては他に、ジルコニウム、ハフニウム、ニオビウム、チタン、タングステン、コバルト、モリブテン、バナジウム、ランタン、マンガン、クロム、イットリウム、プラセオジウムのうち何れか一種、又は複数の金属の酸化物を主成分とする膜が挙げられる。【００２０】
図２は、第１の実施形態における容量絶縁膜のＳｉ組成プロファイルを示している。同図では、図１の容量絶縁膜は、遷移金属シリケート膜４を用いて形成されており、膜厚方向に上から下に向かって遷移金属シリケート膜４のシリコン組成比が段階的に低下する構造を有している。シリコン組成比は、遷移金属元素及びシリコン元素の総数に対するシリコン元素の数で示される。なお、遷移金属シリケート膜４は下部電極の界面部分においてシリコン組成比が０％でもよい。上部電極膜１には例えばチタン窒化膜を用いる。下部電極膜５は、窒化チタン膜が容量絶縁膜に接していれば、窒化チタン膜、タンタル膜、窒化タンタル膜、窒素含有タンタル膜のうち何れか一種、又はこれら材料の積層膜を用いてもよい。【００２１】
図２に示されたプロファイルを実現するための製造方法は、次の通りである。まず、容量素子の下部電極５を形成する。次に下部電極５上に、遷移金属膜６を形成し、遷移金属膜６をプラズマ酸化することで遷移金属シリケート膜４を形成する。その後容量絶縁膜上に上部電極１を形成する。【００２２】
遷移金属シリケート膜は、プラズマ酸化により形成される。表１に示すように容量絶縁膜に接する多結晶導電膜としてＴｉＮを用い、遷移金属としてＴａのプラズマ酸化を行った場合、酸化に必要な自由エネルギーの関係から、選択的にＴａのみを酸化できる。つまり、酸化防止膜の形成やシリケート化すること無しに、下部電極界面の酸素欠陥は抑制され、容量誘電膜は低リーク電流となる。ＡＬＤやスパッタによる成膜では下部電極表面は酸化ガスに対し保護されておらず、意図しない下部電極表面層の酸化が進行してしまう。【００２３】
図５に、容量絶縁膜（ここでは、タンタル酸化膜（ＴａＯ））−ＴｉＮ下部電極界面のＸＰＳ(X-ray Photoelectron Spectroscopy)で得られたスペクトルを示す。ＡＬＤやスパッタではＴｉＮ下部電極の表面層が酸化しており酸素欠陥の発生およびリーク増大の原因となっている。プラズマ酸化の場合、ＴｉＮ下部電極表面の酸化は極めて少ないことがわかる。【００２４】
さらに、図６のＥＥＬＳ（Electron Energy-Loss Spectroscopy）による詳細な分析からも、プラズマ酸化の場合でＴｉＮ下部電極の表面酸化が認められない。つまり、表面層に遷移金属膜よりも耐酸化性の高い材料からなる多結晶導電膜を用い、その多結晶導電膜を有する下部電極上の遷移金属をプラズマ酸化させる。これにより、下部電極−容量絶縁膜界面の酸素欠陥の発生を防止し、低リーク電流特性を維持できる。【００２５】
その結果、上部側のみをシリケート化するだけであっても、容量素子の低リーク化に効果が認められる（図４参照）。【００２６】
2009093633.tif 000003
下部電極／容量絶縁膜界面の酸素欠陥の発生を抑制するためには、プラズマ酸化により遷移金属を均一に下部電極界面まで過不足無く酸化しなければならない。そのため、遷移金属は酸化しやすい結晶構造であること、下部電極表面は平坦であることが求められる。例えば、表１の材料の場合、遷移金属にはＴａ、下部電極にはＴｉＮを用いる。Ｔａの結晶構造は、低密度で酸素の拡散が容易なβ−Ｔａ膜やβ−Ｔａ含有量が相対的に多いα−β混晶系膜であることが好ましい。【００２７】
例えば、図７に示したＸＲＤ（X-ray Diffraction）で得られたプロファイルでは、Ｔａ(1)のスペクトルはＴａ(2)よりもβ−Ｔａのピークが大きく、かつブロードなピークであり、低密度な結晶構造であることを示しており、Ｔａ(1)のほうがプラズマ酸化に適したＴａ膜である。一方、ＴｉＮは酸化耐性は高いが、多結晶導電膜であり、厚膜化するほど表面ラフネスが増大し、容量素子の信頼性を劣化させる。このような信頼性の劣化を抑制するため、ＴｉＮ膜表面を平坦化することが好ましい。ＴｉＮ上に、非晶質あるいは微結晶のＴａもしくはＴａＮ、あるいはこれらの積層膜（以下、Ｔａ（Ｎ）と表記する）を形成することでＴｉＮ表面を平坦化できることを利用し、かつ電極表面の酸化耐性を維持するため、ＴｉＮ／Ｔａ（Ｎ）／ＴｉＮの積層構造を用いる。最表面のＴｉＮ膜厚を薄く設定することで平坦性を維持できると同時に、電極全体の膜厚を一定以上に維持することが可能である。【００２８】
図８の断面プロファイルに示すように平坦化したＴｉＮ電極の表面ラフネスは従来ＴｉＮの約１／３である。また、ＴｉＮはＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理により平坦化してもよい。低密度化した遷移金属、平坦化した下部電極を用いることにより、均一な酸化が可能となり、図９のようにＭＩＭの低リーク化を実現できる。ここでは、厚いＴｉＮ上にＴａ（Ｎ）、薄いＴｉＮを順次積層する構造をとったが、厚いＴａ（Ｎ）電極上に薄いＴｉＮを積層した２層構造を用いても良い。重要なことは、下部電極を構成する積層構造の最上層が薄膜のＴｉＮであり、その下層にＴａ（Ｎ）が存在することである。【００２９】
上記構造を製造するプロセスは、上記遷移金属シリケート膜４の形成工程に特徴を有しており、以下、その形成工程を詳しく説明する。本実施形態において、遷移金属シリケート膜４は図示されないプラズマＣＶＤ装置を用いて形成する。このプラズマＣＶＤ装置はＣＶＤ法に基づいてターゲット上にプラズマを発生させることができ、プラズマ酸化などの処理を行える。また、このプラズマＣＶＤ装置はヒータを有しており、基板に３５０℃以上の高い温度を加えることができる。【００３０】
図３にプラズマ酸化による遷移金属シリケート膜４の形成工程を模式的に示す。まず、下部電極５を、例えば図示されないＣＭＯＳを有する多層配線上に形成する。次に、下部電極５上に遷移金属膜４を形成し、プラズマＣＶＤ装置のチャンバ内に設置する。その後、遷移金属膜６の表面にプラズマＣＶＤ装置内でモノシラン（ＳｉＨ４）ガスを照射することで、遷移金属膜４中にＳｉを添加する。そのＳｉ含有遷移金属膜６をプラズマ酸化することにより遷移金属シリケート膜を形成する。この遷移金属シリケート膜を遷移金属シリケート膜４として用いる。電極および遷移金属膜の形成にはスパッタ法又はＣＶＤ法を用いることができる。【００３１】
Ｓｉ含有遷移金属膜６をプラズマ酸化し遷移金属シリケート膜４を形成する時、プラズマ酸化前後で体積が膨張するため、遷移金属膜６に対し遷移金属シリケート膜は厚膜化している。そして、シンク効果（Sink Effect）によりＳｉ原子は遷移金属シリケート膜の上部側に移動する。そのため、遷移金属シリケート膜の膜厚方向に上部から下部にかけて段階的にシリコン組成比が低下する構造となる。図１のように、遷移金属シリケート膜のシリコン組成比はモノシランガス照射条件を変化させることで、用途に応じた組成比となるよう制御することが出来る。【００３２】
遷移金属酸化膜の比誘電率は１５〜５０程度あるが、シリコンを導入することで、その含有率に応じて比誘電率が低下する。比誘電率が１５の遷移金属酸化物に、シリコンを導入して比誘電率１０以上を確保するためには、遷移金属元素とシリコン元素の総数に対すシリコン組成比を５０％以下にする必要がある。【００３３】
本実施形態において遷移金属膜６、遷移金属シリケート膜４としては、例えばＴａ膜、ＴａＳｉＯ膜が形成される。前記Ｔａ膜は、プラズマＣＶＤ装置内で、例えば２．５ｔｏｒｒ・３５０℃の温度条件下で不活性ガスとの流量比が１５％のモノシランガスが照射され、Ｓｉ含有Ｔａ膜に形成される。前記Ｓｉ含有Ｔａ膜をプラズマ酸化により酸化しＴａＳｉＯ膜として形成される。酸化反応に用いられるガスとして、例えばＮ２Ｏガスが挙げられる。【００３４】
ＴａＯの比誘電率は２０であるが、シリコンを導入することで、その含有率に応じて比誘電率が低下する。シリコンを導入して比誘電率１０以上を確保するためには、Ｔａ元素とシリコン元素の総数に対するシリコン組成比を６０％以下にする必要がある。【００３５】
（第２の実施形態）
第２の実施形態の半導体装置では、容量素子は、図１０（１０−ａ〜１０−ｏ）に示すように、実際のＵＬＳＩ配線構造へ組み込まれたＭＩＭ構造を有する。【００３６】
製造プロセスでは、まず下層配線１０１に４００ｎｍ厚のシリコン酸化膜１０２をプラズマＣＶＤにより形成する。次いで、下部電極として１００ｎｍ厚の多結晶チタン窒化膜１０３ａ、３０ｎｍ厚の微結晶タンタル膜１０３ｂ、１５ｎｍ厚の多結晶膜チタン窒化膜１０３ｃを順次成膜する。その上に遷移金属膜として３〜１０ｎｍ厚のタンタル膜１０４を成膜した後、タンタル膜１０４をプラズマ酸化することで、タンタル酸化膜を形成し容量絶縁膜１０５とする。このとき、タンタル膜１０４はβ−タンタル又はβ−タンタルを相対的に多く含んだα−β混晶系膜であることが望ましい。また、下部電極は微結晶タンタル膜１０３ｂと多結晶膜チタン窒化膜１０３ｃの２層構造でも差し支え無い。上部電極膜として１００ｎｍ厚のチタン窒化膜１０６、上部電極上エッチストッパとして２５０ｎｍ厚のシリコン窒化膜１０７を形成する（図１０−ａ）。また、下部電極１０３はＣＭＰ処理されたチタン窒化膜、容量絶縁膜１０５はタンタルシリケート膜であってもよい。チタン窒化膜１０３とタンタル膜１０４、チタン窒化膜１０６、シリコン窒化膜は例えばスパッタ法もしくはＣＶＤ法で堆積させることで形成できる。【００３７】
次に図１０−ｂに示すように所望する上部電極の大きさに加工するためにフォトレジスト１０８をパターニングする。次いで、図１０−ｃに示すようにフォトレジスト１０８を用いてシリコン窒化膜１０７、チタン窒化膜をエッチングする。引き続き、図１０−ｄに示すようにエッチング後のフォトレジスト１０８を剥離する。次に図１０−ｅに示すように所望するサイズの下部電極を形成するためにフォトレジスト１０９をパターニングする。このとき、フォトレジスト１０９は上部電極６を覆うようにパターニングする。次に図１０−ｆに示すようにフォトレジスト１０９を用いてタンタルシリケート膜１０５、窒化チタン膜１０３をエッチングする。引き続き、図１０−ｇに示すようにエッチング後のフォトレジスト１０９を剥離する。【００３８】
次にＭＩＭ構造を覆うように前面にビア層間膜となる１２００ｎｍ厚のシリコン酸化膜１１０をプラズマＣＶＤで成膜し、段差解消のためのＣＭＰを行う（図１０−ｈ）。トレンチストッパーとして１２０ｎｍ厚のシリコン炭窒化膜１１０をプラズマＣＶＤで成膜した後、トレンチ層間膜として１２００ｎｍ厚のシリコン酸化膜１１２をプラズマＣＶＤで成膜する（図１０−ｉ）。引き続き、図１０−ｊに示すようにフォトレジスト１１３を塗布して所望する上層配線の幅でフォトレジスト１１３をパターニングする。【００３９】
フロロカーボンガスを用いたプラズマでシリコン酸化膜１１２をエッチングし、フォトレジスト１１１を剥離する（図１０−ｋ）。上層配線のパターンを覆うようにフォトレジスト１１４を塗布して、所望する上層ビアでフォトレジスト１１４をパターニングする（図１０−ｌ）。フロロカーボンガスを用いたプラズマでシリコン炭窒化膜１１１、シリコン酸化膜１１０をエッチングした後、フォトレジスト１１４を剥離する（図１０−ｍ）。【００４０】
この後、バリア膜と銅膜をトレンチおよびビアに埋め込み、ＣＭＰで研磨を行うと上下配線のコンタクトが形成されると共に、上層配線でコンタクトが取れるＭＩＭ構造が形成できる（図１０−ｎ）。【００４１】
さらには、上記実施形態において、図１０−ｏに示すように、チタン窒化膜１０６をエッチングする際と同時に容量絶縁膜１０５をエッチングしたＭＩＭ構造に製造しても差し支えない。図１０−ｐ、図１０−ｑに実際の断面を示す。【００４２】
（第３の実施形態）
第２の実施形態に係る半導体装置の容量素子は、は、図１１（１１−ａ〜１１−ｏ）に示すように、実際のＵＬＳＩ配線構造へ組み込まれたＭＩＭ構造を有する。【００４３】
製造プロセスでは、まず下層配線２０１に４００ｎｍ厚のシリコン酸化膜２０２をプラズマＣＶＤにより形成し、下部電極として１４０ｎｍ厚の多結晶チタン窒化膜２０３を、遷移金属膜として３〜１０ｎｍ厚のタンタル膜２０４を成膜する。次いで、モノシランガス照射によりシリコンをタンタル膜２０４に添加し、その後プラズマ酸化することで、タンタルシリケート膜２０５を作製する。このとき、タンタル膜２０４はβ−タンタル又はβ−タンタルを多く含んだα−β混晶系膜であることが望ましい。上部電極膜として１００ｎｍ厚のチタン窒化膜２０６、上部電極上エッチストッパとして２５０ｎｍ厚のシリコン窒化膜２０７を形成する（図１１−ａ）。また、下部電極２０３はＣＭＰ処理されたチタン窒化膜やチタン窒化膜とタンタル膜の２層以上からなる積層膜であってもよい。チタン窒化膜２０３とタンタル膜２０４、チタン窒化膜２０６、シリコン窒化膜は例えばスパッタ法もしくはＣＶＤ法で堆積させることで形成できる。【００４４】
次に図１１−ｂに示すように所望する上部電極の大きさに加工するためにフォトレジスト２０８をパターニングする。次いで、図１１−ｃに示すようにフォトレジスト２０８を用いてシリコン窒化膜２０７、チタン窒化膜をエッチングする。引き続き、図１１−ｄに示すようにエッチング後のフォトレジスト２０８を剥離する。次に図１１−ｅに示すように所望するサイズの下部電極を形成するためにフォトレジスト２０９をパターニングする。このとき、フォトレジスト２０９は上部電極６を覆うようにパターニングする。次に図１１−ｆに示すようにフォトレジスト２０９を用いてタンタルシリケート膜２０５、窒化チタン膜２０３をエッチングする。引き続き、図１１−ｇに示すようにエッチング後のフォトレジスト２０９を剥離する。【００４５】
次にＭＩＭ構造を覆うように前面にビア層間膜となる１２００ｎｍ厚のシリコン酸化膜１２０をプラズマＣＶＤで成膜し、段差解消のためのＣＭＰを行う（図１１−ｈ）。トレンチストッパーとして１２０ｎｍ厚のシリコン炭窒化膜２１０をプラズマＣＶＤで成膜した後、トレンチ層間膜として１２００ｎｍ厚のシリコン酸化膜２１２をプラズマＣＶＤで成膜する（図１１−ｉ）。引き続き、図１１−ｊに示すようにフォトレジスト２１３を塗布して所望する上層配線の幅でフォトレジスト２１３をパターニングする。フロロカーボンガスを用いたプラズマでシリコン酸化膜２１２をエッチングし、フォトレジスト２１１を剥離する（図１１−ｋ）。【００４６】
上層配線のパターンを覆うようにフォトレジスト２１４を塗布して、所望する上層ビアでフォトレジスト２１４をパターニングする（図１１−ｌ）。フロロカーボンガスを用いたプラズマでシリコン炭窒化膜２１１、シリコン酸化膜２１０をエッチングした後、フォトレジスト２１４を剥離する（図１１−ｍ）。【００４７】
この後、バリア膜と銅膜をトレンチおよびビアに埋め込み、ＣＭＰで研磨を行うと上下配線のコンタクトが形成されると共に、上層配線でコンタクトが取れるＭＩＭ構造が形成できる（図１１−ｎ）。次いで、図１１−ｏに示すように、チタン窒化膜２０６をエッチングする際と同時にタンタルシリケート膜２０５をエッチングしたＭＩＭ構造に製造しても差し支えない。また、上記タンタルシリケート膜は、例えば、図１により説明したタンタルシリケート膜３を用いることができる。【００４８】
（第４の実施形態）
本発明の第４の実施形態のＭＩＭ構造を実現する製造方法として、ハードマスク膜を用いる方法がある。図１２（１２−ａ〜１２−ｒ）を参照してその製造プロセスを説明する。【００４９】
製造プロセスでは、まず図１１−ａと同様に、下層配線３０１に４００ｎｍ厚のシリコン酸化膜３０２をプラズマＣＶＤにより形成する。次いで、下部電極として１４０ｎｍ厚のチタン窒化膜３０３を、遷移金属膜として５ｎｍ厚のシンタル膜３０４を形成した後、モノシランガス照射により形成したシリコン含有タンタル膜３０５のプラズマ酸化を行ない、タンタルシリケート膜３０６を形成する。この時、上記タンタルシリケート膜は、例えば、図１により説明したタンタルシリケート膜３を用いることができる。上部電極膜として１００ｎｍ厚のチタン窒化膜３０７を形成する。さらにハードマスク膜として１００ｎｍ厚のシリコン窒化膜３０８をプラズマＣＶＤで成膜する（図１２−ａ）。本実施形態において、下部電極にＣＭＰ処理されたチタン窒化膜、又はチタン窒化膜およびタンタル膜の２層以上からなる膜により形成された積層電極膜を用いることが出来る。ハードマスク膜３０８と上部電極膜３０７の関係はハードマスク膜３０８がエッチングされているときには上部電極膜３０７がエッチングされにくい材料で、逆に上部電極膜３０７がエッチングされているときにはハードマスク膜３０８がエッチングされにくい材料の組み合わせであればよい。【００５０】
次に、図１２−ｂに示すように所望する上部電極の大きさにするためにフォトレジスト３０９をパターニングする。次いで、図１２−ｃに示すようにフォトレジスト３０９を用いてシリコン窒化膜３０８をエッチングする。引き続き、図１２−ｄに示すようにエッチング後のフォトレジスト３０９を剥離する。次に、図１２−ｅに示すようにシリコン窒化膜３０８をマスクとしてチタン窒化膜３０７をエッチングする。ハードマスク膜で加工することにより、チタン窒化膜３０７エッチング中にタンタルシリケート膜３０６のみならずチタン窒化膜３０３までエッチングが進行してしまい、エッチング生成物が側壁に付着してもいわゆるフェンスと呼ばれる異常形状が発生し得ない。また、ハードマスク膜のシリコン窒化膜３０８は、後工程のビアエッチング時のストッパーにもなりうる。【００５１】
次に、図１２−ｆで示すように全面にハードマスク膜としてシリコン窒化膜３１０を形成する。ハードマスク膜３１０と下部電極膜３０３および３０４の関係はハードマスク膜３１０がエッチングされているときには下部電極膜３０３および３０４がエッチングされにくい材料で、逆に下部電極膜３０３および３０４がエッチングされているときにはハードマスク膜３１０がエッチングされにくい材料の組み合わせであればよい。【００５２】
次に、図１２−ｇに示すように所望する下部電極の形状にするためにフォトレジスト３１１をパターニングする。このとき、フォトレジスト３１１は上部電極構造を覆うようにしてパターニングする。次に、図１２−ｈに示すようにフォトレジスト３１１を用いてシリコン窒化膜３１０をエッチングする。引き続き、図１２−ｉに示すようにエッチング後のフォトレジスト３１１を剥離する。【００５３】
次に、図１２−ｊに示すようにシリコン窒化膜３１０をマスクとして、タンタルシリケート膜３０６、チタン窒化膜３０３を順次エッチングする。ハードマスク膜で加工することにより、タンタルシリケート膜３０６エッチング中に仮にエッチング生成物が側壁に付着してもいわゆるフェンスと呼ばれる異常形状が発生し得ない。また、ハードマスク膜のシリコン窒化膜３１０は、後工程のビアエッチング時のストッパーにもなりうる。次にＭＩＭ構造を覆うように全面にビア層間膜となる１２００ｎｍ厚のシリコン酸化膜３１２をプラズマＣＶＤで成膜し、段差解消のためのＣＭＰを行う。【００５４】
さらにトレンチストッパーとして１２０ｎｍ厚のシリコン炭窒化膜３１３をプラズマＣＶＤで成膜した後、トレンチ層間膜として１２００ｎｍ厚のシリコン酸化膜３１４をプラズマＣＶＤで成膜する（図１２−ｋ）。引き続き、図１２−ｌに示すようにフォトレジスト３１５を塗布して所望する上層配線の幅でフォトレジスト３１５をパターニングする。【００５５】
フロロカーボンガスを用いたプラズマでシリコン酸化膜３１４をエッチングし、フォトレジスト３１５を剥離する（図１２−ｍ）。上層配線のパターンを覆うようにフォトレジスト３１６を塗布して、所望する上層ビアでフォトレジスト３１６をパターニングする（図１２−ｎ）。【００５６】
フロロカーボンガスを用いたプラズマでシリコン炭窒化膜３１３、シリコン酸化膜３１２をエッチングした後、フォトレジスト３１６を剥離する（図１２−ｏ）。この後、バリア膜と銅膜をトレンチおよびビアに埋め込み、ＣＭＰで研磨を行うと上下配線のコンタクトが形成されると共に、上層配線でコンタクトが取れるＭＩＭ構造が形成できる（図１２−ｐ）。【００５７】
上記実施形態において、図１２−ｑに示すように、上部電極膜３０７をエッチングすると同時にタンタルシリケート膜３０６をエッチングしたＭＩＭ構造に製造しても差し支えない。【００５８】
また、図１２−ｒに示すように、ハードマスク膜３１０をエッチングする際と同時にタンタルシリケート膜３０６をエッチングしたＭＩＭ構造に製造しても差し支えない。また、シリコン含有タンタル膜３０５単層を亜酸化窒素（Ｎ２Ｏ）プラズマにより酸化し、窒化タンタルシリケート膜としても差し支えない。【００５９】
（第５の実施形態）
本実施形態の半導体装置は、上部電極、容量絶縁膜、下部電極が上からこの順番に積層された容量素子を配線上に搭載しており、容量素子の下部電極が、その下層に位置する配線上と直接接触している下部電極裏打ち構造を有する。図１３（１３−ａ〜１３−ｈ）に、本実施形態を実現するための工程断面図を示す。【００６０】
製造プロセスでは、まず、図１３−ａに示すように、埋設Ｃｕ配線４０１を形成し、Ｃｕの酸化防止およびＣｕの拡散防止を目的とした配線キャップ絶縁膜４０２としてシリコン窒化膜もしくはシリコン炭窒化膜を１００ｎｍ、およびハードマスク４０３としてＳｉＯ２もしくはＳｉＯＣＨを１５０ｎｍ成膜する。【００６１】
次に、フォトレジスト４０４を塗布し、フォトリソグラフィーにより下部電極コンタクト形成パターン４０４ａを形成する（図１３−ｂ）。続いて、下部電極コンタクト用パターン４０４ａを形成したフォトレジストをマスクとしてシリコン酸化膜４０３をフロロカーボンプラズマなどでエッチングする。エッチングの際、ドライエッチングの選択特性を利用して、配線キャップ膜４０２上でエッチングを停止することが重要である。ハードマスクに下部電極コンタクトパターンを形成した後に、アッシングによってフォトレジストを除去し、図１３−ｃの形状を得る。アッシングの際、下層のＣｕ表面が露出していないため、酸素プラズマによるＣｕの酸化を抑制することができる。【００６２】
次に、ハードマスク４０３の開口パターンをマスクとし、配線キャップ膜４０２をエッチングし、図１３−ｄに示すように、下層のＣｕ表面に達する開口パターンを形成する。【００６３】
続いて、図１３−ｅに示すように、スパッタリング法により１５〜３０ｎｍ厚のチタン窒化膜４０５を成膜し下部電極とする。下部電極は３〜２０ｎｍのタンタル膜４０５の単層でもよい。下部電極上に５ｎｍのシリコン含有タンタル膜４０６形成した後、プラズマ酸化によりタンタルシリケート膜４０７を形成する。このタンタルシリケート膜は、例えば、図１により説明したタンタルシリケート膜３を用いることができる。その後上部電極となるチタン窒化膜４０８を成膜する。【００６４】
チタン窒化膜４０８上にフォトレジスト４０９を塗布し、下部電極コンタクト領域を内包するように上部電極パターン４０９ａをフォトリソグラフィにより形成する（図１３−ｆ）。上部電極パターン４０９ａをマスクとして、チタン窒化膜４０８、タンタルシリケート膜４０７、タンタル膜４０６、チタン窒化膜４０５をこの順でドライエッチングする（図１１−ｇ）。【００６５】
チタン窒化膜４０５と４０８のエッチングには塩素／ＢＣｌ３ガス系を、タンタル酸窒化膜４０７のエッチングにはフロロカーボンガスプラズマを用いてエッチングするのが好ましい。さらには、タンタル系膜４０７エッチングでの側壁堆積物の付着を抑制するために、基板温度を好ましくは５０度以上にする。ドライエッチング後、レジスト４０９を剥離し、絶縁膜４１０を堆積後、上層ビア４１１ａ、上層配線４１１ｂを形成して容量素子とのコンタクトを取る（図１３−ｈ）。【００６６】
本実施形態によれば、下部電極上のシリコン含有タンタル膜４０６を直接タンタルシリケート膜４０７として形成するため、トレンチ構造の影響を受けることなく低リークの容量素子が形成できる。【００６７】
本実施形態では上部・下部電極をチタン窒化膜としたが、同様の効果があれば材料の種類を問わない。例えばタンタル窒化膜やタンタル膜、タングステンを含む積層膜でも良いし、アルミニウムやこれらの合金などでもよい。さらに下部電極上をＣＭＰ処理により平坦化してもよい。また、積層する遷移金属膜をタンタル膜としたが、同様の効果があれば材料の種類を問わない。例えば、ニオビウム膜や、ジルコニア膜、ハフニウム膜でも良い。【００６８】
（第６の実施形態）
本実施形態の半導体装置は、上部電極、容量絶縁膜、下部電極が上からこの順番に積層された容量素子を配線上に搭載しており、容量素子の下部電極が、その下層に位置する配線上に形成されている絶縁膜を下層配線に達するまで開口した溝に埋設され、下部電極と下層配線が直接接触している。図１４（１４−ａ〜ｉ）に、本実施形態を実現するための工程断面図を示す。【００６９】
製造プロセスでは、まず、図１４−ａに示すように、Ｃｕを主成分とする下層配線５０１上に配線の酸化防止および配線を構成する材料の拡散防止を目的とした配線キャップ絶縁膜５０２としてＳｉＮもしくはＳｉＣＮ膜を１２０ｎｍ、およびハードマスク５０３としてＳｉＯ２もしくはＳｉＯＣＨを２００ｎｍ成膜する。【００７０】
フォトリソグラフィーおよびエッチング工程を経て、図１４−ｂに示すように、ハードマスクに開口パターンを形成する。このとき、ドライエッチングの選択特性を利用して、配線キャップ膜５０２上でエッチングを停止することが重要である。ハードマスクの開口パターンを形成した後に、アッシングによってフォトレジストを除去するが、このときには下層の配線表面が露出していないため、酸素プラズマによる配線の酸化を抑制することができる。ハードマスクの開口パターンをマスクとし、配線キャップ膜をエッチングし、図１４−ｃに示すように、下層の配線表面に達する開口パターンを形成する。【００７１】
続いて、図１４−ｄに示すように、埋設プラグ下部電極５０４ａとしてスパッタ法にてＴａＮを６００ｎｍ成膜し、上記開口部が完全に埋設されるようにした後、ＣＭＰ法によって開口部以外のＴａＮを除去する。これにより、図１４−ｅに示すような埋設下部電極５０４ｂを形成する。ここで、埋設電極を形成する材料はＴａＮに限定されるものではなく、Ｔａ、Ｔｉ、Ｗ、Ａｌ、Ｃｕ、Ｓｉあるいはこれらの合金や窒化物など、金属性あるいは半導体性の導電性を示すものであればよい。このとき、ハードマスク残膜が完全になくなり、配線キャップ膜が露出してもかまわない。ここで、ハードマスクの残膜と配線キャップをあわせた厚さが下部電極の厚さとなる。【００７２】
図１４−ｅは、配線キャップ膜が露出するまで削り込んだ例を示している。以上のようにして、埋設下部電極が下層の下層配線と直接接触する形で形成できる。配線材料としてＣｕを用いる場合、材質がやわらかいために、ＣＭＰ時にディッシングがおこりやすく、大面積パターンでは中央部で陥没したような形状になる。このため、大面積パターンのＣｕ配線は形成が困難であるが、ＴａＮは材質が硬く、このようなディッシングが起こりにくいため、比較的大面積のパターンでも平坦な表面形状が得られることが特徴である。【００７３】
次に、図１４−ｆに示すように、本発明の主旨である他結晶からなり金属性の導電性を示す主たる下部電極層５０５としてＴｉＮを１００ｎｍ、下部電極上に遷移金属膜５０６としてＴａ膜を５ｎｍ〜１０ｎｍの膜厚で反応性スパッタ法にて成膜する。ここで、主たる下部電極５０５としては、多結晶構造でかつ金属性もしくは半導体性の導電性を有する材料であればよい。また、遷移金属膜５０６としては酸化物が高誘電率を示し金属性あるいは半導体性の導電性を示しかつプラズマ酸化において下部電極と酸化選択性を示すものであればよい。【００７４】
続いて、Ｔａ膜５０６モノシランガス照射により形成したシリコン含有タンタル膜５０７をプラズマ酸化しタンタルシリケート膜５０８を形成する。その上に上部電極５０９としてＴｉＮを反応性スパッタ法により成膜し、上部電極上に容量キャップ絶縁膜５１０として、配線上に形成した絶縁膜と同様のＳｉＮもしくはＳｉＣＮを成膜し、図１４−ｇに示すような容量積層膜の成膜を完了する。【００７５】
続いて、図１４−ｈに示すように、下部電極を内包する形状に容量キャップ膜５１１、上部電極５０９、タンタルシリケート膜５０８、下部電極幕５０５のパターニングを行う。容量のパターニングは、フォトレジストをマスクとして容量キャップ膜５１０をエッチングし、アッシング後に容量キャップ膜５１０をマスクとして残りの多層膜をエッチングしてよい。【００７６】
ドライエッチング後、絶縁膜を堆積後、上部電極コンタクト５１２ａ、上層ビア５１２ｂ、上層配線５１２ｃを形成して容量素子とのコンタクトを取る（図１４−ｉ）。【００７７】
（第７の実施形態）
図１５に本実施形態に係る半導体装置における容量素子の構造を示す。容量素子は、高性能・高速処理用半導体装置にデカップリングを目的として形成される。【００７８】
高性能かつ高速処理を行う半導体装置では、多層配線の積層数が１０層以上に及ぶ場合がある。このような多層の配線構造では、狭ピッチでかつ一本辺りの平均的配線距離が短く、トランジスタ層６０１の直上の一層目あるいはこれを含んで複数の層から構成される最下層の配線層領域６０２が形成される。最下層の配線層領域６０２の上に、最下層の配線層領域６０２の配線よりもピッチが広くかつ一本辺りの平均的な配線距離が長い、一層あるいは複数の層から構成される中層の配線層領域６０３が形成される。中層の配線層領域６０３上には、中層の配線層領域６０３の配線よりもピッチが広くかつ一本辺りの平均的な配線距離が長い、一層あるいは複数の層から構成される上層の配線層領域６０４が形成される。さらに、最上層の配線層上には、外部回路と接続するために用いられるパッドが設けられる。【００７９】
一般に、最下層の一層あるいは複数の配線層領域は、局所的なトランジスタ間を接続することが多く、ローカル配線と呼ばれ、中層の配線層領域は一定の機能を有する回路ブロック間を接続することが多く、セミグローバル配線と呼ばれる。最上層の配線層領域は、電源供給やクロック分配に用いられることが多く、グローバル配線と呼ばれる。ローカル配線層領域６０２は、上述のように配線間ピッチが小さいことから配線間容量が大きくなり、これが信号伝播を遅らせる要因になることから、配線層間を絶縁する絶縁膜として多孔質膜や有機膜などの低誘電率を示す材料を用いる。ここでは、低誘電率を示す材料とは、比誘電率が３．０以下の材料を意味する。【００８０】
最近の半導体装置では、微細化が進んでいるため、セミグローバル配線でも低誘電率材料を用いた配線構造を採用する。グローバル配線は、大容量の電流が供給できるように配線ピッチが広く設計されるため、配線間の容量が信号伝播に与える影響は小さくなる。むしろ、配線構造の強度を支え、或いは、高い信頼性を得ることを目的として、シリコン酸化膜などの硬い材料を用いる。また、多層構造を構成する配線材料としては、信号伝播の遅延を抑制するため抵抗の低い銅を主成分とする金属が用いられる。また、外部回路と接続するためのパッドには、アルミを主成分とする金属が用いられるが、これを付加的な配線層として用いることも可能である。したがって、この場合には、銅を主成分とする多層構造の配線領域上に一層分のアルミを主成分とする配線層が存在することになる。【００８１】
デカップリングを目的とした容量素子は、電源供給配線の電源電圧ラインとグランドラインの間に挿入されるため、図１５に示す容量素子６０５は、グローバル配線層領域に挿入される。容量素子６０５は、例えば下部電極パターン形成用のハードマスク６０５ａ、上部電極パターン形成用のハードマスク６０５ｂ、上部電極６０５ｃ、タンタルシリケート膜６０５ｄ、下部電極６０５ｅから構成される。容量素子構造は、本構造に限定されるものではなく、下部電極上に、酸化物が高誘電率を示すものであれば任意の構造で適用可能である。【００８２】
図１５における６０４ａが電源電圧を供給する配線である場合は、６０４ｂはグランド配線となり、６０４ａがグランド配線の場合には６０４ｂが電源電圧供給配線となる。本例では、ローカル、セミグローバル、グローバルの各配線領域をそれぞれ二層ずつで示したが、各領域は二層に限定されるものではなく、一層であってもよいし、三層以上あってもよい。また、セミグローバル配線自体が複数の階層構造になっており、全体として四階層以上の配線層構造を有していてもよい。【００８３】
（第８の実施形態）
図１６に本実施形態の半導体装置における容量素子の構造を示す。この容量素子は、低コストかつ低消費電力を目的としてデカップリング容量として組み込まれる。低コストを実現するためには、配線層数を低減すること重要である。したがって、第６の実施形態で示したような三段階からなる配線層構造の代わりに、トランジスタ形成領域７０１の直上に配される単層もしくは複数の配線層を有するローカル配線層領域７０２と、ローカル配線層領域の上層に形成されるグローバル配線層領域７０３の二段階の配線層構造を採用する。また、低消費電力で動作するため、グローバル配線層の配線ピッチは比較的狭くてもよく、単層でも構成可能である。したがって、デカップリング容量７０５は、複数層からなるローカル配線層領域７０２の最上層に配される配線層と単層のグローバル配線層７０３の間に挿入される。【００８４】
デカップリング容量７０５は、上部電極７０５ａ、タンタルシリケート膜７０５ｂ、下部電極７０５ｃはローカル配線７０２ｂと開口部を介して物理的に接触している。ただし、ここで挿入されるデカップリング容量の構造は、本構造に限定されるものではなく、多結晶質の下部電極上に、非晶質もしくは微結晶の薄膜を有するものであれば任意の構造で適用可能である。図１６では三層のローカル配線を示しているが、ローカル配線層は単層や二層でも良いし四層以上あってもかまわない。また、グローバル配線も単層で示してあるが、二層以上で構成しても良い。本構造例では、低コスト化を達成するためにローカル配線とグローバル配線の二階層構造の例を示した。必要であれば、これらの配線層領域の間にセミグローバル配線層領域を設けても問題がなく、容量素子は、グローバル配線層の最下層とセミグローバル配線層の最上層の間に挿入することも可能である。【００８５】
（第９の実施形態）
一般に、アナログ/ＲＦ（Radio Frequency)等の信号処理を行う半導体装置を構成する場合には、容量素子の配置が極めて重要である。これらの信号処理を行う場合は、容量素子の容量性の機能のみならず、電極、配線やビア等による寄生抵抗や寄生インダクタンスが回路機能に大きな影響を及ぼす。したがって、これらの寄生成分を抑制するため、素子間を接続する配線の距離やビアの数を極力小さく抑える必要がある。このため、容量素子の配置はトランジスタに近い、下層領域に配置することが望まれる。第４の実施形態に示した構造の容量素子は、低抵抗の配線材料を実効的な下部電極として活用できるため、電極の寄生抵抗を小さく抑えることが可能である。【００８６】
図１７に、本実施形態に係る半導体装置の容量素子の断面構造図を示す。本実施形態では、容量素子としての回路機能を十分に発揮するため、トランジスタ形成層８０１の直上領域に形成される複数の層から構成されるローカル配線層８０２の内部に容量素子８０５を形成している。ここで、デカップリング容量８０５は、上部電極８０５ａ、タンタルシリケート膜８０５ｂ、下部電極８０５ｃ、および下層配線上に形成された絶縁膜中に形成される導電性プラグ８０５ｄから構成され、下部電極８０５ｃはローカル配線８０２ｂと導電性プラグを介して物理的に接触している。ただし、ここで挿入されるデカップリング容量の構造は、本構造に限定されるものではなく、多結晶質の下部電極上に、酸化物が高誘電率を示すのであれば任意の構造で適用可能である。【００８７】
上述のように、下部電極８０５ｃは下層の低抵抗配線上に形成される絶縁膜中に埋設された導電性プラグ８０５ｄを介して下層の低抵抗配線に物理的に接触している。このため、電極の実効抵抗を極めて小さくでき、またこのため電極膜厚を極力薄くすることが可能である。下部電極８０５ｃと、下部電極８０５ｃ上に挿入する電極表面平坦化目的の膜８０５ｄと合わせた膜厚を１０〜５０ｎｍ程度まで薄膜化することが可能となる。このように容量素子を薄膜化することは、異なる配線層間距離が１００〜２００ｎｍと小さくなるローカル配線層内に容量素子を挿入する際に極めて有利な構造となる。【００８８】
本構造例では、三層からなるローカル配線層領域８０２と単層のグローバル配線層領域８０３から構成される例を示しているが、配線層構造はこれらに限定されるものではなく、ローカル配線層が単層や二層構造であってもよいし、四層以上あってもよい。グローバル配線層についても、二層以上有していても良いし、さらには単層もしくは複数の層から構成されるセミグローバル配線層領域をローカル配線層領域とグローバル配線層領域の間に有していても良い。容量素子の配置も、ローカル配線層内部に限定されるものではなく、ローカル配線層領域とセミグローバル配線層領域の間や、セミグローバル配線層領域内に形成されても良い。【００８９】
上記各実施形態の半導体装置では、遷移金属シリケート膜は、遷移金属シリケート膜の膜厚方向において下部側と比較して上部側のシリコンの組成比が高いため、ＳｉＯ２に近い遷移金属シリケート膜となる。このため、上部電極成膜やエッチング加工によるプロセスダメージに対する耐性が向上し、遷移金属シリケート膜中での酸素欠陥の発生を抑制することができる。従って、この遷移金属シリケート膜を容量素子の容量絶縁膜に用いることにより、リーク電流を減少させることができる。一方、遷移金属シリケート膜の膜厚方向において膜の下部側で遷移金属シリケート膜を構成するシリコンの組成比が遷移金属の組成比と比較して０に近づく。このため、遷移金属酸化膜に近い遷移金属シリケート膜又は遷移金属酸化膜となるので、より比誘電率を増加させることが可能になる。従って、この金属シリケート膜を容量素子の容量絶縁膜に用いた場合には、容量を増加させることができるという利点がある。【００９０】
以上を要約すると、本発明の半導体装置では、以下の態様の採用が可能である。
容量絶縁膜として遷移金属シリケート膜を用いた容量素子を搭載する半導体装置では、遷移金属シリケート膜の膜厚方向において、遷移金属シリケート膜を構成するシリコンの組成比が膜の上部から下部にかけて段階的に低下していてもよい。【００９１】
前記容量絶縁膜が、タンタル、ジルコニウム、ハフニウム、ニオビウム、チタン、タングステン、コバルト、モリブテン、バナジウム、ランタン、マンガン、クロム、イットリウム、プラセオジウムのうち何れか一種、又は複数の金属の酸化物を主成分とする膜であってもよい。【００９２】
前記シリケート膜中の遷移金属元素とシリコンの総数に対するシリコン組成比を５０％以下としてもよい。【００９３】
前記シリケート膜中の遷移金属元素がタンタルであってもよい。前記容量素子の上部電極が窒化チタン膜であってもよい。前記容量素子の下部電極が窒化チタン膜、タンタル膜、窒化タンタル膜、窒素含有タンタル膜のうち何れか一種、又は複数の材料による積層膜であってもよい。前記遷移金属膜を形成する工程をスパッタ法によって行ってもよい。【００９４】
多層配線の形成された半導体装置において、多層配線のうち電源線とグランド線との間に前記容量素子が形成されていてもよい。或いは、これに代えて、上下に隣接する任意の配線層間に前記容量素子を配していてもよい。最上層にアルミを主成分とする配線が形成され、その下層には多層からなる銅配線が形成されていてもよい。多層配線の少なくとも一層を構成している層間絶縁膜が誘電率３．０以下の絶縁材料を含んでいてもよい。【００９５】
本発明を特別に示し且つ例示的な実施形態を参照して説明したが、本発明は、その実施形態及びその変形に限定されるものではない。当業者に明らかなように、本発明は、添付のクレームに規定される本発明の精神及び範囲を逸脱することなく、種々の変更が可能である。【００９６】
本出願は、２００８年１月２２日出願に係る日本特許出願２００８−０１１２１０号を基礎とし且つその優先権を主張するものであり、引用によってその開示の内容の全てを本出願の明細書中に加入する。
【図１】
2009093633.tif 000004
【図２】
2009093633.tif 000005
【図３】
2009093633.tif 000006
【図４】
2009093633.tif 000007
【図５】
2009093633.tif 000008
【図６】
2009093633.tif 000009
【図７】
2009093633.tif 000010
【図８】
2009093633.tif 000011
【図９】
2009093633.tif 000012
【図１０】
2009093633.tif 000013
【図１１】
2009093633.tif 000014
【図１２】
2009093633.tif 000015
【図１３】
2009093633.tif 000016
【図１４】
2009093633.tif 000017
【図１５】
2009093633.tif 000018
【図１６】
2009093633.tif 000019
【図１７】
2009093633.tif 000020
【国際調査報告】
2009093633.tif 000021
2009093633.tif 000022
2009093633.tif 000023
2009093633.tif 000024
2009093633.tif 000025
2009093633.tif 000026
2009093633.tif 000027
2009093633.tif 000028