(57)【要約】本発明は、実装高さを低くすることができ、少ない層数で多くの配線の引き回しを行うことができ、かつ、電子部品間の大容量信号伝送に適したインターポーザーを提供することを目的とするものであり、本発明のインターポーザーは、無機材料からなる第１絶縁層と、第１絶縁層に形成されている第１ランド及び第２ランドと、第１絶縁層に形成された第１ランドと第２ランドとを電気的に接続する第１配線と、第１絶縁層、第１ランド、第２ランド及び第１配線の第１面上に形成された第２ランドに接続される第１ビア導体用の第１開口部を有する第２絶縁層と、第１絶縁層の第２面側に実装される第１電子部品を搭載するための第１パッドと、第２絶縁層上に形成された第２電子部品を搭載するための第２パッド及びる第２配線と、第２ランドと第２配線とを電気的に接続する第１ビア導体と、からなり、第１パッドと第２パッドとは、第１配線と第２配線を介して電気的に接続されていて、第２配線は、第１配線よりも配線長が長く、厚みが大きいことを特徴とする。
2009084300.tif 000002
【特許請求の範囲】
【請求項１】
無機材料からなる第１絶縁層と、
前記第１絶縁層に形成されている第１ランドと、
前記第１絶縁層に形成されている第２ランドと、
前記第１絶縁層に形成されていて、前記第１ランドと前記第２ランドとを電気的に接続する第１配線と、
前記第１絶縁層、前記第１ランド、前記第２ランド及び前記第１配線の第１面上に形成されていて、前記第２ランドに接続される第１ビア導体用の第１開口部を有する第２絶縁層と、
前記第１絶縁層の第２面側に実装される第１電子部品を搭載するための第１パッドと、
前記第２絶縁層上に形成されていて、第２電子部品を搭載するための第２パッドと、
前記第２絶縁層上に形成されている第２配線と、
前記第１開口部に形成されていて前記第２ランドと前記第２配線とを電気的に接続する第１ビア導体と、からなり、
前記第１パッドと前記第２パッドとは、前記第１配線と前記第２配線を介して電気的に接続されていて、
前記第２配線は、前記第１配線よりも配線長が長く、厚みが大きいことを特徴とするインターポーザー。
【請求項２】
前記第１絶縁層に形成されてなる第３ランドと、
前記第１絶縁層に形成されてなる第４ランドと、
前記第１絶縁層に形成されていて、前記第３ランドと前記第４ランドとを電気的に接続する第３配線と、
前記第１絶縁層、前記第１〜第４ランド、前記第１配線及び前記第３配線の第２面上に設けられ、前記第１ランドに接続される第２ビア導体用の第２開口部、前記第３ランドに接続される第３ビア導体用の第３開口部、及び、前記第４ランドに接続される第４ビア導体用の第４開口部を有する第３絶縁層と、
前記第３絶縁層上に形成されていて、第１電子部品を搭載するための第３パッドと、
前記第３絶縁層上に形成されていて、第３電子部品を搭載するための第４パッドと、
前記第３絶縁層上に形成されている第４配線と、
前記第３開口部に形成されていて、前記第３パッドと前記第３ランドとを接続する第３ビア導体と、
前記第４開口部に形成されていて、前記第４配線と前記第４ランドとを接続する第４ビア導体と、をさらに備え、
前記第１パッドは、前記第３絶縁層上に形成されており、前記第２開口部に形成されている第２ビア導体を介して、前記第１ランドと電気的に接続されており、
前記第３パッドと前記第４パッドとは、前記第３配線と前記第４配線とを介して電気的に接続されていて、前記第４配線は、前記第３配線よりも配線長が長く、厚みが大きい請求項１に記載のインターポーザー。
【請求項３】
前記第２配線は、前記第１配線よりも単位長さあたりの配線抵抗が小さいことを特徴とする請求項１又は２に記載のインターポーザー。
【請求項４】
前記第１電子部品と前記第２電子部品との間を接続する全配線長に対する前記第２配線の長さの割合は６０〜９０％である請求項１〜３のいずれかに記載のインターポーザー。
【請求項５】
前記第１配線の厚みに対する前記第２配線の厚みの割合は１より大きく１５以下である請求項１〜４のいずれかに記載のインターポーザー。
【請求項６】
前記第２絶縁層は、有機材料よりなる請求項１〜５のいずれかに記載のインターポーザー。
【請求項７】
前記第２ランドは、前記第１パッドの形成領域の外側に設けられている請求項１〜６のいずれかに記載のインターポーザー。
【請求項８】
前記第１配線はダマシン法により形成されており、前記第２配線はセミアディティブ法により形成されている請求項１〜７のいずれかに記載のインターポーザー。
【請求項９】
前記第１配線のＬ／Ｓは、前記第２配線のＬ／Ｓよりも小さい、請求項１〜８のいずれかに記載のインターポーザー。
【請求項１０】
前記第１絶縁層、前記第１ランド、前記第２ランド及び前記第１配線からなる表面は平坦である請求項１〜９のいずれかに記載のインターポーザー。
【請求項１１】
前記第１ランドの径は前記第１ビア導体の径よりも大きい請求項１〜１０のいずれかに記載のインターポーザー。
【請求項１２】
前記第１ランドの径は前記第１ビア導体の径と等しい請求項１〜１０のいずれかに記載のインターポーザー。
【請求項１３】
さらに、前記第１パッド上に開口を有する第１保護膜が設けられている請求項１〜１２のいずれかに記載のインターポーザー。
【請求項１４】
さらに、前記第２パッド上に開口を有する第２保護膜が設けられている請求項１〜１３のいずれかに記載のインターポーザー。
【請求項１５】
前記第１絶縁層が複数設けられている請求項１〜１４のいずれかに記載のインターポーザー。
【請求項１６】
前記第１絶縁層と前記第２絶縁層の間に、無機膜が設けられている請求項１〜１５のいずれかに記載のインターポーザー。
【請求項１７】
無機材料からなる第１絶縁層と、
前記第１絶縁層に形成されている第１ランドと、
前記第１絶縁層に形成されている第２ランドと、
前記第１絶縁層に形成されていて、前記第１ランドと前記第２ランドとを電気的に接続する第１配線と、
前記第１絶縁層、前記第１ランド、前記第２ランド及び前記第１配線の第１面上に形成されていて、前記第１ランドに接続される第１ビア導体用の第１開口部及び前記第２ランドに接続される第２ビア導体用の第２開口部を有する第２絶縁層と、
前記第２絶縁層上に形成されていて、前記第１電子部品を搭載するための第１パッドと、
前記第２絶縁層上に形成されていて、前記第１電子部品に並設される第２電子部品を搭載するための第２パッドと、
前記第２絶縁層上に形成されている第２配線と、
前記第１開口部に形成されていて、前記第１ランドと前記第１パッドとを電気的に接続する第１ビア導体と、
前記第２開口部に形成されていて、前記第２ランドと前記第２配線とを電気的に接続する第２ビア導体と、からなり、
前記第１パッドと前記第２パッドとは、前記第１配線と前記第２配線とを介して電気的に接続されていて、前記第２配線は、前記第１配線よりも配線長が長く、厚みが大きいことを特徴とするインターポーザー。
【請求項１８】
前記第１絶縁層に形成されてなる第３ランドと、
前記第１絶縁層に形成されてなる第４ランドと、
前記第１絶縁層に形成されていて、前記第３ランドと前記第４ランドとを電気的に接続する第３配線と、
前記第２絶縁層に形成されている、前記第３ランドに接続される第３ビア導体用の第３開口部と、
前記第１絶縁層、前記第１〜第４ランド、前記第１配線及び前記第３配線の第２面上に設けられ、前記第４ランドに接続される第４ビア導体用の第４開口部を有する第３絶縁層と、
前記第２絶縁層上に形成されていて、第１電子部品を搭載するための第３パッドと、
前記第３絶縁層上に形成されていて、第３電子部品を搭載するための第４パッドと、
前記第３絶縁層上に形成されている第４配線と、
前記第３開口部に形成されていて、前記第３パッドと前記第３ランドとを接続する第３ビア導体と、
前記第４開口部に形成されていて、前記第４配線と前記第４ランドとを接続する第４ビア導体と、をさらに備え、
前記第３パッドと前記第４パッドとは、前記第３配線と前記第４配線とを介して電気的に接続されていて、前記第４配線は、前記第３配線よりも配線長が長く、厚みが大きい請求項１７に記載のインターポーザー。
【請求項１９】
前記第２配線は、前記第１配線よりも単位長さあたりの配線抵抗が小さい請求項１７又は１８に記載のインターポーザー。
【請求項２０】
前記第１電子部品と前記第２電子部品との間を接続する全配線長に対する前記第２配線の長さの割合は６０〜９０％である請求項１７〜１９のいずれかに記載のインターポーザー。
【請求項２１】
前記第１配線の厚みに対する前記第２配線の厚みの割合は１より大きく１５以下である請求項１７〜２０のいずれかに記載のインターポーザー。
【請求項２２】
前記第２絶縁層は、有機材料よりなる請求項１７〜２１のいずれかに記載のインターポーザー。
【請求項２３】
前記第２ランドは、前記第１パッドの形成領域の外側に設けられている請求項１７〜２２のいずれかに記載のインターポーザー。
【請求項２４】
前記第１配線はダマシン法により形成されており、前記第２配線はセミアディティブ法により形成されている請求項１７〜２３のいずれかに記載のインターポーザー。
【請求項２５】
前記第１配線のＬ／Ｓは、前記第２配線のＬ／Ｓよりも小さい、請求項１７〜２４のいずれかに記載のインターポーザー。
【請求項２６】
前記第１絶縁層、前記第１ランド、前記第２ランド及び前記第１配線からなる表面は平坦である請求項１７〜２５のいずれかに記載のインターポーザー。
【請求項２７】
前記第１ランドの径は前記第１ビア導体の径よりも大きい請求項１７〜２６のいずれかに記載のインターポーザー。
【請求項２８】
前記第１ランドの径は前記第１ビア導体の径と等しい請求項１７〜２６のいずれかに記載のインターポーザー。
【請求項２９】
さらに、前記第１パッド上及び前記第２パッド上にそれぞれ開口を有する第１保護膜が設けられている請求項１７〜２８のいずれかに記載のインターポーザー。
【請求項３０】
さらに、前記第４パッド上に開口を有する第２保護膜が設けられている請求項１７〜２９のいずれかに記載のインターポーザー。
【請求項３１】
前記第１絶縁層が複数設けられている請求項１７〜３０のいずれかに記載のインターポーザー。
【請求項３２】
前記第１絶縁層と前記第２絶縁層の間に、無機膜が設けられている請求項１７〜３１のいずれかに記載のインターポーザー。
【請求項３３】
支持基板上に、無機材料よりなる第１絶縁層を形成する工程と、
前記第１絶縁層に第１配線を形成する工程と、
前記第１絶縁層の第１面側に第２絶縁層を形成する工程と、
前記第２絶縁層上に、前記第１配線よりも配線長が長くて厚みが大きい第２配線を形成する工程と、
前記支持基板を除去する工程と、
を有することを特徴とするインターポーザーの製造方法。
【請求項３４】
前記第２配線をセミアディティブ法で形成する請求項３３に記載のインターポーザーの製造方法。
【請求項３５】
前記第１配線をダマシン法で形成する請求項３３又は３４に記載のインターポーザーの製造方法。
【請求項３６】
前記第１絶縁層の第１面側に無機膜を形成する請求項３３〜３５のいずれかに記載のインターポーザーの製造方法。
【請求項３７】
前記第１絶縁層に第３配線を形成する工程と、
前記第１絶縁層の第２面側に第３絶縁層を形成する工程と、
前記第３絶縁層上に、前記第３配線よりも配線長が長くて厚みが大きい第４配線を形成する工程をさらに有する請求項３３〜３６のいずれかに記載のインターポーザーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インターポーザー及びインターポーザーの製造方法に関する。
【背景技術】
【０００２】
ロジック、メモリなどの電子部品が複数個搭載される中間基板として、インターポーザーと呼ばれる基板が用いられている。
インターポーザーに搭載される電子部品は、近年、高密度化が進んでおり、電子部品から多くの配線を引き出すためにＢＧＡ等の表面実装方式が用いられている。
このような電子部品を搭載するためのインターポーザーにおいては、一の電子部品と接続される部位から他の電子部品に接続される配線へ、配線が引き出されている必要がある。そのため、インターポーザー内で多くの配線の引き回しがなされている必要がある。【０００３】
また、電子部品が扱うデータ量が増大しており、インターポーザー内で大容量の信号伝送、高速信号伝送を行う要求がある。
そして、大容量の信号伝送、高速信号伝送を行うためには、一の電子部品と他の電子部品との間の配線の配線抵抗が小さいことが必要となる。【０００４】
さらに、例えば携帯電話内に配置される基板等の用途に用いられるインターポーザーにおいては、インターポーザーが配置される空間が狭いことから電子部品を搭載した際の実装高さを低くすることが求められている。【０００５】
特許文献１には、シリコン層からなる支持層に貫通スルーホールを設けて、支持基板の両面側に電子部品を搭載する方式のインターポーザーが開示されている。このインターポーザーにおいては、支持層の片面側に積層された複数の配線層が設けられており、配線層は、有機材料からなる絶縁層、接続電極、及び、所定のパターンを有する配線等から形成されている。すなわち、このインターポーザーは、有機絶縁層に配線が形成されたインターポーザーである。
また、特許文献１には、支持層を有することなく、有機絶縁層に配線が形成されてなる配線層の両面側に電子部品を搭載する方式のインターポーザーも開示されている。【０００６】
一方、半導体製造工程で用いられるダマシン法等の配線形成方法を用いて、無機材料からなる絶縁層に配線を形成して電子部品を搭載する方式のインターポーザーも知られている。
【特許文献１】特開２００６−１９４３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載されたような、配線の全てが有機絶縁層上に形成されたインターポーザーでは、プロセス上、配線のＬ／Ｓ（ラインアンドスペース）に限界があり（３μｍ／３μｍ）、それよりもＬ／Ｓが小さい微細配線とすることが難しい。そのため、多くの配線を引き回すためには絶縁層の層数を多くする必要があった。【０００８】
そして、絶縁層の層数が多いインターポーザーでは、必然的に配線の長さが長くなるため、一の電子部品と他の電子部品との間の配線でインダクタンス成分が大きくなる。また、積層された絶縁層の厚さの分だけ基板全体の厚さが厚くなる。そのため、電子部品を搭載した際の実装高さが高くなってしまう。
さらに、絶縁層上の配線に起因した凹凸により、基板の平坦性が低下する可能性がある。【０００９】
一方、配線の全てが半導体プロセスを用いて無機絶縁層に形成されたインターポーザーにおいては、Ｌ／Ｓの小さい微細配線を形成することが可能となる。そのため、絶縁層の層数を多くすることなく、多くの配線の引き回しがなされたインターポーザーとすることができる。しかしながら、一の電子部品と他の電子部品との間の配線のＬ／Ｓが小さく、配線の厚みが小さいと、そうした配線の抵抗が極めて大きくなりやすい。配線の距離が大きい場合は、配線抵抗の増加が顕著になる。このため、全配線が半導体プロセスにより形成されたインターポーザーは、電子部品間の大容量の信号伝送には向いていなかった。【００１０】
また、支持層にスルーホールを設けて支持基板の両面側の配線を接続する方式では、支持層の厚さだけインターポーザーの厚さが厚くなっていた。さらに、スルーホールでは配線の引き回しを行うことができないため、配線の引き回しのために別途配線層を設ける必要があった。従って、支持層とスルーホールを有する方式のインターポーザーは実装高さを低くすることには向いていなかった。【００１１】
本発明は、上記のような問題に鑑み、実装高さを低くすることができ、できる限り少ない層数で多くの配線の引き回しを行うことができ、かつ、電子部品間の大容量信号伝送に適したインターポーザーを提供すること、及び、そのようなインターポーザーの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者らは、複数の電子部品を搭載するために用いられるインターポーザー上の配線が、２種類に大別することができることに着目した。１つは、電子部品の下の引き回しのための配線であって、配線の本数に対して面積が狭いために微細配線が必要な領域に設けられる配線である。もう１つは、電子部品間の配線であって、配線の距離が比較的長く、配線の本数に対して面積に比較的余裕があるために微細配線はそれほど必要とならない領域に設けられる配線である。【００１３】
本発明者らは、電子部品の下の引き回しを行うための配線を微細配線によって形成し、かつ、電子部品間の距離の長い配線を配線抵抗の小さい配線によって形成することによって、インターポーザー内で多くの配線の引き回しを微細に行うことができ、かつ、大容量信号伝送及び高速信号伝送に適したインターポーザーを提供することができることを見出した。【００１４】
また、微細配線と配線抵抗の小さい配線とを組み合わせることによって少ない層数での配線の引き回しを行うことができ、実装高さを低くすることができることを見出し、本発明を完成した。【００１５】
請求項１に記載のインターポーザーは、無機材料からなる第１絶縁層と、
上記第１絶縁層に形成されている第１ランドと、
上記第１絶縁層に形成されている第２ランドと、
上記第１絶縁層に形成されていて、上記第１ランドと上記第２ランドとを電気的に接続する第１配線と、
上記第１絶縁層、上記第１ランド、上記第２ランド及び上記第１配線の第１面上に形成されていて、上記第２ランドに接続される第１ビア導体用の第１開口部を有する第２絶縁層と、
上記第１絶縁層の第２面側に実装される第１電子部品を搭載するための第１パッドと、
上記第２絶縁層上に形成されていて、第２電子部品を搭載するための第２パッドと、
上記第２絶縁層上に形成されている第２配線と、
上記第１開口部に形成されていて上記第２ランドと上記第２配線とを電気的に接続する第１ビア導体と、からなり、
上記第１パッドと上記第２パッドとは、上記第１配線と上記第２配線を介して電気的に接続されていて、
上記第２配線は、上記第１配線よりも配線長が長く、厚みが大きいことを特徴とする。【００１６】
請求項１に記載の、第一の本発明のインターポーザーには、無機材料からなる第１絶縁層が設けられており、第１絶縁層には、第１ランド及び第２ランドが形成されている。そして、上記第１ランドと上記第２ランドは、第１絶縁層に形成された第１配線を介して電気的に接続されている。【００１７】
また、第１絶縁層の第１面側上の第２絶縁層上には、第２配線が形成されている。この第２配線は第１配線よりも配線長が長く、厚みが大きい。換言すると、第２配線は第１配線よりも単位長さ当たりの配線抵抗が小さい。
すなわち、第１電子部品と第２電子部品との間の配線は、微細な引き回しを行う第１配線と、第１配線よりも単位長さ当たりの配線抵抗が小さい第２配線とよりなる。これら第１電子部品と第２電子部品との間の配線において、例えば第１電子部品の接続端子間で必ず必要となる微細な引き回しのみを第１配線で行い、第１電子部品と第２電子部品との間の配線の大部分を第２配線で構成することで、配線抵抗を効果的に低減することが可能となる。ひいては、大容量信号伝送に適したインターポーザーとすることができる。
さらに、第１絶縁層の第１配線で微細な引き回しが可能となることで、層数を増やして徐々に配線をファンアウトさせる必要がなく、少ない層数で電子部品のファイン化に対応することが可能となる。
なお、配線抵抗の測定方法は、特に限定されるものではない。例えばプローブを介して特定の配線に抵抗測定器を接続することで配線抵抗が測定される。測定機器としては、アジレント・テクノロジー株式会社製の抵抗測定器（型番：４１９４Ａ）が挙げられる。【００１８】
また、第一の本発明のインターポーザーは、第１絶縁層の第２面側に第１電子部品を搭載するための第１パッドを有し、第２絶縁層上には第２電子部品を搭載するための第２パッドを有する。
そのため、第１絶縁層の第１面側及び第２面側の両方に電子部品を電気的に接続された状態で搭載することができる。【００１９】
また、第一の本発明のインターポーザーは、支持基板を有さず、少ない層数で配線の引き回しが行われているため、厚さの薄いインターポーザーとなる。そのため、電子部品を搭載した際の実装高さを低くすることができる。【００２０】
請求項２に記載のインターポーザーは、請求項１に記載のインターポーザーにおいて、
上記第１絶縁層に形成されてなる第３ランドと、
上記第１絶縁層に形成されてなる第４ランドと、
上記第１絶縁層に形成されていて、上記第３ランドと上記第４ランドとを電気的に接続する第３配線と、
上記第１絶縁層、上記第１〜第４ランド、上記第１配線及び上記第３配線の第２面上に設けられ、上記第１ランドに接続される第２ビア導体用の第２開口部、上記第３ランドに接続される第３ビア導体用の第３開口部、及び、上記第４ランドに接続される第４ビア導体用の第４開口部を有する第３絶縁層と、
上記第３絶縁層上に形成されていて、第１電子部品を搭載するための第３パッドと、
上記第３絶縁層上に形成されていて、第３電子部品を搭載するための第４パッドと、
上記第３絶縁層上に形成されている第４配線と、
上記第３開口部に形成されていて、上記第３パッドと上記第３ランドとを接続する第３ビア導体と、
上記第４開口部に形成されていて、上記第４配線と上記第４ランドとを接続する第４ビア導体と、をさらに備え、
上記第１パッドは、上記第３絶縁層上に形成されており、上記第２開口部に形成されている第２ビア導体を介して、上記第１ランドと電気的に接続されており、
上記第３パッドと上記第４パッドとは、上記第３配線と上記第４配線とを介して電気的に接続されていて、上記第４配線は、上記第３配線よりも配線長が長く、厚みが大きい。【００２１】
請求項２に記載のインターポーザーにおいては、第１絶縁層の第２面側に第１電子部品及び第３電子部品を、第１絶縁層の第１面側に第２電子部品を搭載することができる。【００２２】
第１絶縁層には、第３ランド及び第４ランドがさらに形成されている。そして、上記第３ランドと上記第４ランドは、第１絶縁層に形成された第３配線を介して電気的に接続されている。
また、第１絶縁層の第２面側上の第３絶縁層上には、第４配線が形成されている。この第４配線は、上記第３配線よりも配線長が長く、厚みが大きい。
すなわち、第１電子部品と第３電子部品との間の配線は、微細な引き回しを行う第３配線と、第３配線よりも単位長さ当たりの配線抵抗が小さい第４配線とよりなる。【００２３】
このように配線が形成されていると、第３配線を用いて微細な配線の引き回しを行い、第１電子部品と第３電子部品との間の配線の大部分を第４配線で構成することで、配線抵抗を効果的に低減することが可能となる。ひいては、大容量信号伝送に適したインターポーザーとすることができる。【００２４】
また、請求項３に記載のインターポーザーでは、上記第２配線は、上記第１配線よりも単位長さあたりの配線抵抗が小さい。【００２５】
請求項４に記載のインターポーザーでは、上記第１電子部品と上記第２電子部品との間を接続する全配線長に対する上記第２配線の長さの割合は６０〜９０％である。
第２配線の長さの割合をこのように定めると、配線抵抗の小さい第２配線の長さの割合が大きくなるため、２つの電子部品間の配線抵抗を小さくすることが容易となる。【００２６】
請求項５に記載のインターポーザーでは、上記第１配線の厚みに対する上記第２配線の厚みの割合は、１より大きく１５以下である。
この範囲とすると、第２配線が厚いため、インターポーザーの反りが抑えられるとともに、例えば熱履歴により有機絶縁層が膨張収縮した際も第２配線と有機絶縁層との密着を確保することが容易となる。すなわち、第１配線の厚みに対する第２配線の厚みの割合が１未満の場合は、インターポーザーの剛性が充分に確保されず、半導体素子とインターポーザーとの間の熱膨張係数の相違に起因してインターポーザーに反りが生じる可能性がある。一方、第１配線の厚みに対する第２配線の厚みの割合が１５を超える場合は、仮に配線幅が同じだと仮定すると第２配線のアスペクト比が大きくなってしまい、例えば熱履歴により有機絶縁層が膨張収縮した際にはその有機絶縁層の膨張収縮に第２配線が容易に追従してしまい、有機絶縁層に対する第２配線の密着性が低下する可能性がある。【００２７】
請求項６に記載のインターポーザーでは、上記第２絶縁層は有機材料からなる。
第２絶縁層を有機材料とすることで、インターポーザーの耐衝撃性を高め、割れ等を抑制することが可能となる。【００２８】
請求項７に記載のインターポーザーでは、上記第２ランドは上記第１パッドの形成領域の外側に設けられている。
「第１パッドの形成領域」とは、全ての第１パッドを含む領域であって、平面の面積の最も小さい所定領域を意味する。この領域を、「第１電子部品の投影領域」ともいう。
ここで、第１パッドの形成領域（第１電子部品の投影領域）は、第１電子部品の直下の領域であり、配線するための面積が限られているため、微細な配線の引き回しが必要となる領域である。これに対して第１パッドの形成領域（第１電子部品の投影領域）の外側は、電子部品間の領域であって、それほど微細な配線の引き回しは必要でない領域である。
このような位置に第２ランドが設けられていると、第１電子部品の電極（及び上記電極と接続される第１パッド）と電気的に接続される第１ランドから、微細配線である第１配線を用いて第１ランド間を引き回し、第１パッドの形成領域（第１電子部品の投影領域）の外側に第１配線を引き出して、スペースに比較的余裕のある領域にある第２ランドに接続させることができる。すなわち、微細配線の必要な領域から微細配線がそれほど必要でない領域にまで配線を引き出すことができる。【００２９】
請求項８に記載のインターポーザーでは、上記第１配線はダマシン法により形成されており、上記第２配線はセミアディティブ法により形成されている。
ダマシン法により形成された第１配線は、微細配線となる。また、セミアディティブ法により形成された第２配線は、ダマシン法により形成された第１配線よりも断面積が大きくなり、単位長さあたりの抵抗が小さい配線となる。【００３０】
請求項９に記載のインターポーザーでは、上記第１配線のＬ／Ｓは、上記第２配線のＬ／Ｓよりも小さい。
第１配線のＬ／Ｓを第２配線のＬ／Ｓよりも小さくすると、第１絶縁層内での微細な配線の引き回しを容易に行うことが可能となる。【００３１】
請求項１０に記載のインターポーザーでは、上記第１絶縁層、上記第１ランド、上記第２ランド及び上記第１配線からなる表面は平坦である。
この表面が平坦であると、その面の上に第２絶縁層、第１ビア導体、及び、第２配線等を精度よく形成することができ、かつ、平坦性の高いインターポーザーとすることができる。【００３２】
請求項１１に記載のインターポーザーでは、上記第１ランドの径は上記第１ビア導体の径よりも大きい。
ランドとビア導体の径の関係がこのように定められていると、ランドとビア導体との接触面積が確保されて導通が良好になり、双方の接続信頼性を高めることができる。また、開口部を形成する際、ランドには開口部に対する余剰部分が確保されているため、厳密なアライメント管理を必要とせず、工程の簡略化が図られる。
また、請求項１２に記載のインターポーザーでは、上記第１ランドの径は上記第１ビア導体の径と等しい。
ランドとビア導体の径の関係がこのように定められていると、ランドには開口部に対する余剰部分が形成されないため、ランド間の間隔を従来より広く確保でき、配線のさらなる高密度化が可能となる。【００３３】
請求項１３に記載のインターポーザーでは、さらに、上記第１パッド上に開口を有する第１保護膜が設けられている。また、請求項１４に記載のインターポーザーでは、さらに、上記第２パッド上に開口を有する第２保護膜が設けられている。
これによれば、内方の配線層が保護され、それらの損傷を抑制することが可能となる。【００３４】
請求項１５に記載のインターポーザーでは、上記第１絶縁層が複数設けられている。無機材料よりなる第１絶縁層を複数設けることで、インターポーザーの熱膨張係数を下げることができる。【００３５】
請求項１６に記載のインターポーザーでは、上記第１絶縁層と上記第２絶縁層の間に、無機膜が設けられている。
第１絶縁層と第２絶縁層との間に無機膜が設けられていると、第１絶縁層と第２絶縁層との間の密着性を向上させることができる。【００３６】
請求項１７に記載のインターポーザーは、無機材料からなる第１絶縁層と、
上記第１絶縁層に形成されている第１ランドと、
上記第１絶縁層に形成されている第２ランドと、
上記第１絶縁層に形成されていて、上記第１ランドと上記第２ランドとを電気的に接続する第１配線と、
上記第１絶縁層、上記第１ランド、上記第２ランド及び上記第１配線の第１面上に形成されていて、上記第１ランドに接続される第１ビア導体用の第１開口部及び上記第２ランドに接続される第２ビア導体用の第２開口部を有する第２絶縁層と、
上記第２絶縁層上に形成されていて、上記第１電子部品を搭載するための第１パッドと、
上記第２絶縁層上に形成されていて、上記第１電子部品に並設される第２電子部品を搭載するための第２パッドと、
上記第２絶縁層上に形成されている第２配線と、
上記第１開口部に形成されていて、上記第１ランドと上記第１パッドとを電気的に接続する第１ビア導体と、
上記第２開口部に形成されていて、上記第２ランドと上記第２配線とを電気的に接続する第２ビア導体と、からなり、
上記第１パッドと上記第２パッドとは、上記第１配線と上記第２配線とを介して電気的に接続されていて、上記第２配線は、上記第１配線よりも配線長が長く、断面積が大きいことを特徴とする。【００３７】
請求項１７に記載の、第二の本発明のインターポーザーには、無機材料からなる第１絶縁層が設けられており、第１絶縁層には、第１ランド及び第２ランドが形成されている。そして、上記第１ランドと上記第２ランドは、第１絶縁層に形成された第１配線を介して電気的に接続されている。【００３８】
また、第１絶縁層の第１面側上の第２絶縁層上には、第２配線が形成されている。この第２配線は第１配線よりも配線長が長く、断面積が大きい。換言すると、第２配線は第１配線よりも単位長さ当たりの配線抵抗が小さい。
すなわち、第１電子部品と第２電子部品との間の配線は、微細な引き回しを行う第１配線と、第１配線よりも単位長さ当たりの配線抵抗が小さい第２配線とよりなる。これら第１電子部品と第２電子部品との間の配線において、例えば第１電子部品の接続端子間で必ず必要となる微細な引き回しのみを第１配線で行い、第１電子部品と第２電子部品との間の配線の大部分を第２配線で構成することで、配線抵抗を効果的に低減することが可能となる。ひいては、大容量信号伝送に適したインターポーザーとすることができる。
さらに、第１絶縁層の第１配線で微細な引き回しが可能となることで、層数を増やして徐々に配線をファンアウトさせる必要がなく、少ない層数で電子部品のファイン化に対応することが可能となる。【００３９】
また、第二の本発明のインターポーザーは、第２絶縁層上に、第１電子部品を搭載するための第１パッド及び第２電子部品を搭載するための第２パッドを有する。
そのため、第１絶縁層の第１面側に複数の電子部品を電気的に接続された状態で搭載することができる。【００４０】
また、第二の本発明のインターポーザーは、支持基板を有さず、少ない層数で配線の引き回しが行われているため、厚さの薄いインターポーザーとなる。そのため、電子部品を搭載した際の実装高さを低くすることができる。【００４１】
請求項１８に記載のインターポーザーは、請求項１７に記載のインターポーザーにおいて、
上記第１絶縁層に形成されてなる第３ランドと、
上記第１絶縁層に形成されてなる第４ランドと、
上記第１絶縁層に形成されていて、上記第３ランドと上記第４ランドとを電気的に接続する第３配線と、
上記第２絶縁層に形成されている、上記第３ランドに接続される第３ビア導体用の第３開口部と、
上記第１絶縁層、上記第１〜第４ランド、上記第１配線及び上記第３配線の第２面上に設けられ、上記第４ランドに接続される第４ビア導体用の第４開口部を有する第３絶縁層と、
上記第２絶縁層上に形成されていて、第１電子部品を搭載するための第３パッドと、
上記第３絶縁層上に形成されていて、第３電子部品を搭載するための第４パッドと、
上記第３絶縁層上に形成されている第４配線と、
上記第３開口部に形成されていて、上記第３パッドと上記第３ランドとを接続する第３ビア導体と、
上記第４開口部に形成されていて、上記第４配線と上記第４ランドとを接続する第４ビア導体と、をさらに備え、
上記第３パッドと上記第４パッドとは、上記第３配線と上記第４配線とを介して電気的に接続されていて、上記第４配線は、上記第３配線よりも配線長が長く、断面積が大きい。【００４２】
請求項１８に記載のインターポーザーにおいては、第１絶縁層の第１面側に第１電子部品及び第２電子部品を、第１絶縁層の第２面側に第３電子部品を搭載することができる。【００４３】
第１絶縁層には、第３ランド及び第４ランドがさらに形成されている。そして、上記第３ランドと上記第４ランドは、第１絶縁層に形成された第３配線を介して電気的に接続されている。
また、第１絶縁層の第２面側上の第３絶縁層上には、第４配線が形成されている。この第４配線は、上記第３配線よりも配線長が長く、断面積が大きい。
すなわち、第１電子部品と第３電子部品との間の配線は、微細な引き回しを行う第３配線と、第３配線よりも単位長さ当たりの配線抵抗が小さい第４配線とよりなる。【００４４】
このように配線が形成されていると、第３配線を用いて微細な配線の引き回しを行い、第１電子部品と第３電子部品との間の配線の大部分を第４配線で構成することで、配線抵抗を効果的に低減することが可能となる。ひいては、大容量信号伝送に適したインターポーザーとすることができる。【００４５】
また、請求項１９に記載のインターポーザーでは、上記第２配線は、上記第１配線よりも単位長さあたりの配線抵抗が小さい。【００４６】
請求項２０に記載のインターポーザーでは、上記第１電子部品と上記第２電子部品との間を接続する全配線長に対する上記第２配線の長さの割合は６０〜９０％である。
また、請求項２１に記載のインターポーザーにおいては、上記第１配線の厚みに対する上記第２配線の厚みの割合は１より大きく１５以下である。
また、請求項２２に記載のインターポーザーでは、上記第２絶縁層は有機材料からなる。【００４７】
請求項２３に記載のインターポーザーでは、上記第２ランドは上記第１パッドの形成領域の外側に設けられている。
また、請求項２４に記載のインターポーザーでは、上記第１配線はダマシン法により形成されており、上記第２配線はセミアディティブ法により形成されている。【００４８】
請求項２５に記載のインターポーザーでは、上記第１配線のＬ／Ｓは、上記第２配線のＬ／Ｓよりも小さい。
また、請求項２６に記載のインターポーザーでは、上記第１絶縁層、上記第１ランド、上記第２ランド及び上記第１配線からなる表面は平坦である。
また、請求項２７に記載のインターポーザーでは、上記第１ランドの径は上記第１ビア導体の径よりも大きい。
また、請求項２８に記載のインターポーザーでは、上記第１ランドの径は上記第１ビア導体の径と等しい。【００４９】
請求項２９に記載のインターポーザーでは、さらに、上記第１パッド上及び上記第２パッド上にそれぞれ開口を有する第１保護膜が設けられている。また、請求項３０に記載のインターポーザーでは、上記第４パッド上に開口を有する第２保護膜が設けられている。【００５０】
請求項３１に記載のインターポーザーでは、上記第１絶縁層が複数設けられている。また、請求項３２に記載のインターポーザーでは、上記第１絶縁層と上記第２絶縁層の間に、無機膜が設けられている。【００５１】
請求項３３に記載のインターポーザーの製造方法は、支持基板上に、無機材料よりなる第１絶縁層を形成する工程と、
上記第１絶縁層に第１配線を形成する工程と、
上記第１絶縁層の第１面側に第２絶縁層を形成する工程と、
上記第２絶縁層上に、上記第１配線よりも配線長が長くて厚みが大きい第２配線を形成する工程と、
上記支持基板を除去する工程と、を有することを特徴とする。【００５２】
請求項３３に記載のインターポーザーの製造方法によると、微細な引き回しを行う第１配線と、第１配線よりも単位長さ当たりの配線抵抗が小さい第２配線とを有するインターポーザーを製造することができる。
このようなインターポーザーは、第１絶縁層の第２面側に搭載される第１電子部品と第１絶縁層の第１面側に搭載される第２電子部品との間の配線において、例えば第１電子部品の接続端子間で必ず必要となる微細な引き回しのみを第１配線で行い、第１電子部品と第２電子部品との間の配線の大部分を第２配線で構成することで、配線抵抗を効果的に低減することが可能となる。ひいては、大容量信号伝送に適したインターポーザーとすることができる。【００５３】
また、請求項３３に記載のインターポーザーの製造方法によると、インターポーザーに形成する配線層を少なくすることができ、さらに、支持基板を除去するため、厚さの薄いインターポーザーを製造することができる。
このようなインターポーザーは、電子部品を搭載した際の実装高さの低いインターポーザーとすることができる。【００５４】
請求項３４に記載のインターポーザーの製造方法においては、上記第２配線をセミアディティブ法で形成する。
セミアディティブ法を用いることによって、第１配線よりも配線長が長くて厚みが大きい（単位長さ当たりの配線抵抗が小さい）第２配線を簡便且つ低コストで形成することができる。【００５５】
また、請求項３５に記載のインターポーザーの製造方法においては、上記第１配線をダマシン法で形成する。
ダマシン法を用いることによって、微細な引き回しを行う第１配線を精度よく形成することができる。さらに、平坦性の高い配線を形成することが可能となる。【００５６】
請求項３６に記載のインターポーザーの製造方法においては、上記第１絶縁層の第１面側に無機膜を形成する。
無機膜を形成することよって、無機膜の上に第２絶縁層を形成した際に第１絶縁層と第２絶縁層との間の密着性を向上させることができる。【００５７】
請求項３７に記載のインターポーザーの製造方法は、上記第１絶縁層に第３配線を形成する工程と、
上記第１絶縁層の第２面側に第３絶縁層を形成する工程と、
上記第３絶縁層上に、上記第３配線よりも配線長が長くて厚みが大きい第４配線を形成する工程をさらに有する。【００５８】
請求項３７に記載のインターポーザーの製造方法によると、微細な引き回しを行う第３配線と、第３配線よりも単位長さ当たりの配線抵抗が小さい第４配線とを有するインターポーザーを製造することができる。
このようなインターポーザーは、第１絶縁層の第２面側に第１電子部品及び第３電子部品を、第１絶縁層の第１面側に第２電子部品を搭載することができる。
【発明を実施するための最良の形態】
【００５９】
以下、本発明の実施形態を説明する。
図１は、本発明のインターポーザーが用いられる態様の一例を模式的に示す断面図である。
本実施形態のインターポーザー１には、図１に示すように、第１電子部品５０、第２電子部品７０（各電子部品は、ロジック及び／又はメモリ等の半導体素子を含む）が搭載され、さらに、プリント配線板２００（例えばマザーボード）と接続される。本発明のインターポーザーは、複数の電子部品同士を接続する配線を有している。
電子部品５０及び電子部品７０とインターポーザー１は、バンプ４２及びバンプ６２を介して接続されており、インターポーザー１とプリント配線板２００はバンプ１１０を介して接続されている。
以下、第一の本発明のインターポーザー及びインターポーザーの製造方法について説明する。第一〜第七実施形態は、第一の本発明のインターポーザー及びインターポーザーの製造方法の一実施形態である。【００６０】
（第一実施形態）
図２は、第一実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
図２では、有機絶縁層及び保護膜の内部を示すために、有機絶縁層及び保護膜を透過させた状態を模式的に示している。また、第１電子部品とバンプ、第１パッド（第１ランド）との位置関係を示すために、第１電子部品の封止樹脂を透過させた状態を模式的に示している。なお、本明細書における他の斜視断面図においても、同様である。【００６１】
図３は、図２に示すインターポーザーのＡ−Ａ線断面図であり、第１配線と第２配線を含ように切断した断面を示している。【００６２】
本実施形態のインターポーザー１は、無機材料よりなる第１絶縁層２０と、第１絶縁層の内部に形成された第１配線２１と、第１絶縁層等からなる層の第１面上（図２の上側）に形成された、有機材料よりなる第２絶縁層３０と、第１絶縁層等からなる層の第２面側（図２の下側）に設けられた第１保護膜４０と、第２絶縁層上に形成された第２配線３１と、第２絶縁層上に設けられた第２保護膜６０とを有する。
ちなみに、図２及び図３には、第１保護膜上（図２の下側）に第１電子部品５０が搭載され、第２保護膜上（図２の上側）に第２電子部品７０が搭載された様子を示している。
以下、これら各部位の詳細について、図２及び図３を参照して、順次説明する。【００６３】
まず、第１絶縁層及びその周辺の構成について説明する。
本実施形態における第１絶縁層２０は、ＳｉＯ２（二酸化珪素）、Ｓｉ３Ｎ４（窒化珪素）等の無機材料よりなる層である。具体的な層構成の一例については本実施形態のインターポーザーの製造方法の項で説明する。【００６４】
第１ランド２２は、第１絶縁層２０に形成された複数の凹部のうちの１つに形成されている。本実施形態において、第１ランド２２の第２面側は第１電子部品５０を搭載するためのバンプ４２に接続されている。すなわち、第１ランド２２は第１電子部品５０を搭載するための第１パッドとしても機能する。【００６５】
第２ランド２３は、第１絶縁層２０に形成された複数の凹部のうちの１つに形成されている。第２ランド２３は、後述する第２絶縁層３０の第１開口部の下に位置しており、第２ランド２３の第１面側は後述する第１ビア導体３２と接続されている。
また、第２ランド２３は、第１パッドの形成領域外に位置している。【００６６】
第１配線２１は、第１絶縁層２０の内部に形成されており、第１パッド（第１ランド２２）と第２ランド２３とを電気的に接続している。
第１パッドの形成領域に対して、第２ランド２３が外側に位置していることから、第１配線２１によって、第１電子部品５０と接続された配線を第１パッドの形成領域（第１電子部品５０の投影領域）の外側に引き出すことができる。【００６７】
本実施形態において、第１パッド（第１ランド２２）、第２ランド２３及び第１配線２１はダマシン法によって形成されており、第１パッド（第１ランド２２）、第２ランド２３及び第１配線２１は銅めっき及び銅めっきの下のシード層からなる。シード層の構成の一例については本実施形態のインターポーザーの製造方法の項で説明する。
また、第１配線２１のＬ／Ｓは後述する第２配線３１のＬ／Ｓと比べて小さくなっている。
なお、第１配線２１のＬ／Ｓは、第１パッドの形成領域内での配線の引き回しが可能な範囲であれば特に限定されるものではない。Ｌ／Ｓ＝１μｍ／１μｍ程度であることが望ましいが、それよりもファインであってもよい。
この第１配線２１の厚みは、後述する第２配線の厚みよりも小さい。本実施形態における第１配線２１の厚みは特に限定されるものではないが、２μｍ以下であることが好ましい。第１配線２１の厚みが２μｍ以下の場合、配線のファイン化が可能となるほか、プロセスが容易となり、コスト低減が図られる。【００６８】
また、第１パッド（第１ランド２２）、第２ランド２３及び第１配線２１はダマシン法によって形成されているため、第１絶縁層２０、第１パッド（第１ランド２２）、第２ランド２３及び第１配線２１からなる表面は平坦になっている。【００６９】
また、本実施形態においては、第２ランド２３の径は後述する第１ビア導体３２の径よりも大きくなっている。なお、ランドの径とビア導体の径を比較する際には、ランドとビア導体が接触する面どうしの径を比較すればよい。【００７０】
次に、第２絶縁層及びその周辺の構成について説明する。
第２絶縁層３０は、有機材料よりなり、第１絶縁層２０、第１パッド（第１ランド２２）、第２ランド２３及び第１配線２１からなる層の第１面側に形成されている。
この第２絶縁層３０の内部には、第１ビア導体３２が形成されている。さらに、第２絶縁層３０上には、第２配線３１と、第２パッド３３が形成されている。【００７１】
第２絶縁層３０は、第１開口部（図７（ｂ）参照）を有する。この第１開口部には第１ビア導体３２が形成されており、第１ビア導体３２の底面は第２ランド２３と接続されている。
第２配線３１は、第２絶縁層３０の上に形成されており、第２配線３１は第１ビア導体３２と電気的に接続されている。すなわち、第２配線３１と第２ランド２３とは第１ビア導体３２を介して電気的に接続されている。
第２電子部品７０を搭載するための第２パッド３３は、第２絶縁層３０の上に形成されている。第２パッド３３は第２配線３１と一体化しており、第２パッド３３と第２配線３１は電気的に接続されている。【００７２】
第２絶縁層３０は、熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又は、これらの樹脂を含む樹脂複合体等からなる層である。
具体的には、感光性ポリイミド樹脂からなることが望ましい。【００７３】
第１ビア導体３２、第２配線３１及び第２パッド３３は、銅めっき及び銅めっきの下のシード層１２９（図３参照）からなる。
シード層の構成の一例については本実施形態のインターポーザーの製造方法の項で説明する。【００７４】
本実施形態において、第１ビア導体３２、第２配線３１及び第２パッド３３はセミアディティブ法によって形成されており、第２配線３１のＬ／Ｓは第１配線２１のＬ／Ｓと比べて大きくなっている。本実施形態における第２配線のＬ／Ｓは、Ｌ／Ｓ＝３μｍ／３μｍだが、これに限定されるものではない。第２配線のＬ／Ｓは、第２配線の本数及び第２配線が形成される領域の面積等に応じて適宜決定すればよい。【００７５】
第２配線３１は、第１配線２１よりも厚みが大きい。本実施形態における第２配線３１の厚みは、特に限定されるものではないが、２μｍより大きく、３０μｍ以下であることが好ましい。第２配線３１の厚みがこの範囲の場合、インターポーザーの反りが好適に抑制される。さらに、第２配線３１の配線抵抗を低減させることが可能となる。加えて、インターポーザーの厚みも増大することもない。なお、第２配線の厚みは、その長さ方向における任意の１０箇所の断面に基づいて走査型電子顕微鏡を用いて測定して得られた各々の値の平均値を意味する。第１配線の厚みに関しても同様である。
また、第１配線の厚みに対する第２配線の厚みの割合は、１より大きく１５以下である。第１配線の厚みに対する上記第２配線の厚みの割合が１未満の場合は、インターポーザーの剛性が充分に確保されず、半導体素子とインターポーザーとの間の熱膨張係数の相違に起因してインターポーザーに反りが生じる可能性がある。一方、第１配線の厚みに対する上記第２配線の厚みの割合が１５を超える場合は、仮に配線幅が同じだと仮定すると第２配線のアスペクト比が大きくなってしまい、例えば熱履歴により有機絶縁層が膨張収縮した際にはその有機絶縁層の膨張収縮に第２配線が容易に追従してしまい、有機絶縁層に対する第２配線の密着性が低下する可能性がある。【００７６】
次に、第１保護膜及び第１保護膜の周辺の構成について説明する。
第１保護膜４０は、第１絶縁層２０、第１パッド（第１ランド２２）、第２ランド２３及び第１配線２１からなる層の第２面側に設けられた絶縁膜である。
本実施形態における第１保護膜４０の材料は特に限定されないが、内部の配線層を好適に保護するといった観点から、樹脂が好ましい。この樹脂としては、上記第２絶縁層と同様のものが挙げられる。なお、具体的な構成の一例については本実施形態のインターポーザーの製造方法の項で説明する。
第１保護膜４０は、第１パッド（第１ランド２２）を部分的に露出させる開口４１を有している。すなわち、第１パッド（第１ランド２２）の外縁部が第１保護膜により被覆されている。
そして、開口４１には、バリアメタル層１３４を介してはんだよりなるバンプ４２が形成されている。このバンプ４２を介して、第１電子部品５０がインターポーザーに接続されている。
次に、第２保護膜及び第２保護膜の周辺の構成について説明する。
第２保護膜６０は、第２絶縁層上及び第２配線上に形成されている。第２保護膜６０は、第２パッド３３を部分的に露出させる開口６１を有している。
すなわち、図３に示すように、第２パッド３３の外縁部は、第２保護膜６０により被覆されている。【００７７】
第２保護膜６０の材料は特に限定されるものではないが、第２絶縁層との密着性の観点から、有機材料であることが好ましい。
そして、開口６１には、バリアメタル層１３２（図３参照）を介してはんだよりなるバンプ６２が形成されており、このバンプ６２を介して第２電子部品７０がインターポーザーに接続されている。【００７８】
図２に示す本実施形態のインターポーザーでは、第１電子部品５０の側から、第１パッド（第１ランド２２）、第１配線２１、第２ランド２３、第１ビア導体３２、第２配線３１、第２パッド３３、第２電子部品７０の順で配線が順次接続されている。
すなわち、第１電子部品５０が搭載される第１パッド（第１ランド２２）から、第１配線２１を用いて他の第１ランド間の配線の引き回しが行われ、第１パッド（第１ランド２２）の形成領域の外側にある第２ランド２３まで配線が引き出されている。
そして、第２ランド２３から第２絶縁層上の第２配線３１に第１ビア導体３２を介して配線が引き上げられて、第２配線３１を介して、第１電子部品５０と第２電子部品７０との間の大部分の接続がなされている。【００７９】
第１電子部品５０と第２電子部品７０の間の配線において、第２配線３１の長さは第１配線２１の長さよりも長くなっている。このようにすることによって、２つの電子部品間の配線の配線抵抗をより小さくすることができ、大容量信号伝送に適したインターポーザーとすることができる。
特に、第１電子部品と第２電子部品との間を接続する全配線長に対する第２配線の長さの割合が６０〜９０％であることが望ましい。
なお、本実施形態においては、第１電子部品と第２電子部品の間の配線において第１配線と第２配線はそれぞれ１本ずつであるが、複数の第１配線又は第２配線を介して第１電子部品と第２電子部品が電気的に接続されている場合は、各配線の長さの合計長さ同士を比較して、上記割合を算出すればよい。【００８０】
続いて、本実施形態のインターポーザーについて、上面図を用いて説明する。
図４は、第一実施形態のインターポーザーの一例の一部分を模式的に示す上面図である。
図４においては、第１絶縁層や第２絶縁層の内部の配線の様子が見えるように、各層を透過させて模式的に示している。
図４は、第１パッド形成領域及びその近傍を示しており、図４に示した領域の外側（上方）に第２電子部品が存在している。【００８１】
第１パッド形成領域Ｒには、第１パッド（第１ランド２２）が複数形成されており、すなわち、図４に示す円形の領域のそれぞれが第１電子部品の電極が接続される部位である。各第１パッド（第１ランド２２）には第１配線２１が接続されており、第１配線２１は第１パッド形成領域の外側に引き出されて第２ランド２３と接続されている。
各第２ランド２３の上には第１ビア導体３２が形成され、各第１ビア導体３２には第２配線３１がそれぞれ接続されている。
第２配線３１は、図面の外（上方）に存在する図示しない第２パッドと一体化している。
図４に示すように、本実施形態においては、第１パッド（第１ランド２２）のピッチαに比べて第１ビア導体３２のピッチβが相対的に大きくなっている。【００８２】
また、本実施形態においては、第１配線２１のＬ／Ｓは１μｍ／１μｍ、第２配線３１のＬ／Ｓは３μｍ／３μｍであり、第２配線３１の幅は第１配線２１よりも大きくなっている。【００８３】
本実施形態のインターポーザーは、その両面に複数の電子部品を複数種類搭載することができる。電子部品の数及び種類は特に限定されるものではないが、本実施形態に示すインターポーザーには、第２面側にロジックが１つ、第１面側にメモリが１つ搭載されている。
そして、第２面側のロジックと第１面側のメモリとの間の配線が、これまで説明した第１配線及び第２配線によって構成されている。【００８４】
図５は、ロジックとメモリとの間の領域を拡大した上面図である。
図５には、ロジック及びメモリから引き出される配線の一部を模式的に示している。【００８５】
図５に示す領域では、ロジック１５０の側の第１パッド（第１ランド２２）に第１配線２１が接続され、ロジック１５０のパッドの形成領域の外側にある第２ランド２３まで第１配線２１が引き出されている。
第２ランド２３には、第１ビア導体３２を介して第２配線３１が接続されており、第２配線３１はメモリ１７０の側に伸びて、メモリ１７０の側の第２パッド３３と接続されており、この第２配線を介してロジック１５０の側の配線とメモリ１７０の側の配線が接続されている。【００８６】
図５から明らかなように、第１配線２１のＬ／Ｓは第２配線３１のＬ／Ｓよりも小さくなっており、また、第２配線３１の長さは第１配線２１よりも長くなっている。すなわち、ロジック１５０とメモリ１７０との間の配線の大部分が第２配線３１によって形成されていることとなる。【００８７】
以下、本実施形態のインターポーザーの製造方法について図面を用いて説明する。
なお、この製造方法の説明に用いる各図面では、図面の左側に第１電子部品が搭載される領域付近の配線を、右側に第２電子部品が搭載される領域付近の配線を示している。
各図面に示していない領域についても、同様の方法で配線を形成することができる。【００８８】
図６（ａ）、図６（ｂ）及び図６（ｃ）、並びに、図７（ａ）、図７（ｂ）、図７（ｃ）及び図７（ｄ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、図６（ａ）に示すように、支持基板１００の上に第１絶縁層１２０（Ｓｉ３Ｎ４層１２２及び第１ＳｉＯ２層１２３）を成膜する。
支持基板１００としてはシリコンウェハを用い、シリコンウェハ１００の上面に、Ｓｉ３Ｎ４層１２２及びＳｉＯ２層１２３をそれぞれＣＶＤ（化学気相成長）法によって成膜する。【００８９】
次に、レジスト１２４を塗布し、露光、現像することにより、ＳｉＯ２層１２３及びその下のＳｉ３Ｎ４層１２２を貫通する開口を形成する所定位置のレジスト１２４を除去する。
これらの工程をまとめて図６（ｂ）に示している。【００９０】
次に、ドライエッチング（反応性イオンエッチング）を行い、レジスト１２４の形成されていない部分のＳｉＯ２層１２３及びその下のＳｉ３Ｎ４層１２２をエッチングする（図６（ｃ）参照）。【００９１】
次に、図７（ａ）に示すように、ＳｉＯ２層１２３の表面、開口の側面及び開口から露出するシリコン１００表面にシード層１２６を、例えばスパッタリングにより形成する。本実施形態では、シード層１２６は、下から順にＴａＮ、Ｔａ、Ｃｕのスパッタ膜により構成されるが、これに限定されるものではない。【００９２】
次に、図７（ｂ）に示すように、シード層１２６を給電層として電解銅めっきを行い電解銅めっき層１２７を形成する。電解銅めっきは、従来公知の方法により行えばよい。【００９３】
次に、図７（ｃ）に示すように、ＣＭＰ（化学機械研磨）を行って、電解銅めっき層１２７の一部、及び、ＳｉＯ２層１２３表面のシード層１２６を除去する。
なお、ＣＭＰは従来のダマシン法において知られている方法及び装置を用いて行えばよい。
そして、ＣＭＰを行った後に残った電解銅めっき層が、第１パッド２２（第１ランド）、第２ランド２３、及び、第１配線２１となる。
また、このときに表面に露出した面が、第１絶縁層、第１パッド（第１ランド）、第２ランド及び第１配線からなる層の第１面となる。【００９４】
以上の工程によって、第１絶縁層、第１パッド（第１ランド）、第２ランド、及び、第１配線を形成することができる。
なお、図７（ｃ）においては、第２ランド２３と第１配線２１とを一体化させて示している。
次いで、図７（ｄ）に示すように、表面に例えばＳｉ３Ｎ４層等の無機層１２５を例えばＣＶＤにより形成する。この無機層１２５は、第２絶縁層と、第１絶縁層との密着性を高める目的で設けられる。【００９５】
図８（ａ）、図８（ｂ）及び図８（ｃ）及び、図８（ｄ）並びに図９（ａ）、図９（ｂ）及び図９（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、図８（ａ）に示すように、第１絶縁層、第１パッド（第１ランド）、第２ランド及び第１配線からなる層の第１面上に有機絶縁層からなる第２絶縁層３０を形成し、図８（ｂ）に示すように開口（第１開口部１２８）を形成する。
第２絶縁層３０を形成する方法としては、例えば未硬化の感光性ポリイミド樹脂をロールコーター等を用いて塗布する方法等を用いることができる。【００９６】
開口を形成する方法としては、露光現像処理を用いることができる。本実施形態においては、開口は第２ランド２３の上に形成され、この開口は第１開口部１２８となる。
次いで、図８（ｃ）に示すように、第１開口部から露出する無機層を、例えば反応性イオンエッチングにより除去する。【００９７】
次に、図８（ｄ）に示すように第２絶縁層３０の表面（第１開口部１２８の壁面を含む）と、第１開口部１２８より露出した第２ランド２３の上面にシード層１２９を形成する。
シード層１２９は、例えばスパッタにより形成され、Ｔｉ及びＣｕよりなる。【００９８】
次に、図９（ａ）に示すように、めっきレジスト１３０を設け、めっきレジスト１３０をマスクを介して露光、現像することによって、第２配線及び第２パッドを形成する位置のめっきレジスト１３０を除去する。
めっきレジストとしては、例えば感光性ドライフィルム等を使用することができる。【００９９】
続いて、図９（ｂ）に示すように、シード層１２９を給電層として電解銅めっきを行って、めっきレジスト１３０が除去された部位に銅めっきを施す。これにより第２絶縁層３０内に第１ビア導体３２が形成され、さらに、第２絶縁層３０の上に第２配線３１及び第２パッド３３が形成される。
なお、図９（ｂ）においては、第１ビア導体３２、第２配線３１及び第２パッド３３を一体化させて示している。【０１００】
次に、図９（ｃ）に示すように、残っためっきレジストを除去するとともに、除去しためっきレジストの下のシード層をエッチングによって除去する。このエッチング方法としては、第２配線を形成する電解銅めっきのオーバーエッチングを抑制するといった観点から、ドライエッチング（反応性イオンエッチング）が好ましい。【０１０１】
以上の工程により、第２絶縁層、第１ビア導体、第２配線、第２パッドを形成することができる。【０１０２】
図１０（ａ）及び図１０（ｂ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、第２絶縁層３０上にさらに別の有機絶縁層６０を形成する。そして、新たに形成した有機絶縁層の上であって、第２パッド３３の上にあたる部位に開口１３１を形成する。
この新たに形成した有機絶縁層が第２保護膜６０となる。
これらの工程をまとめて図１０（ａ）に示している。
第２保護膜６０としての有機絶縁層の材料としては、第２絶縁層３０として用いる有機絶縁層と同様の材料を用いることができる。また、開口１３１を形成する方法も、第１開口部１２８を形成する方法と同様の方法を用いることができる。【０１０３】
次に、図１０（ｂ）に示すように、第２保護膜６０に設けた開口１３１にバリアメタル層１３２を形成する。このバリアメタル層１３２は、例えば窒化タンタル及びタンタルを順次スパッタすることで形成される。なお、バリアメタル層の構成材料及び形成方法は特に限定されるものではない。
このような工程により、第２保護膜６０を形成することができる。なお、第２保護膜の形成及びバリアメタル層の形成については、必要に応じて行えばよい。
そして、図示は省略するが、保護膜の開口から露出するバリアメタル層１３２の表面にＮｉ／Ａｕめっきを施す。これは、後述するはんだ接合を行ったときに、はんだとパッドとの密着性を確保するためである。【０１０４】
続いて、インターポーザーへ第２電子部品を搭載する工程について説明する。
図１１（ａ）及び図１１（ｂ）は、インターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
まず、図１１（ａ）に示すように、パッド３３の上にはんだよりなるバンプ６２を形成する。【０１０５】
次に、このバンプ６２を介して第２電子部品７０をインターポーザーにフリップチップ実装する。
そして、電子部品７０とインターポーザーとの間にアンダーフィル樹脂７３を充填し、それを硬化させる。次いで、搭載した電子部品５０の周囲を封止樹脂７１で封止する。
搭載した第２電子部品７０の周囲を封止樹脂７１で封止することによって、第２電子部品７０の搭載を完了することができる。
これらの工程をまとめて図１１（ｂ）に示している。
なお、アンダーフィル樹脂及び封止樹脂としては、電子部品の封止に通常用いられる樹脂を用いればよい。【０１０６】
続いて、第２面側に第１保護膜を形成する工程について説明する。
図１２（ａ）、図１２（ｂ）及び図１２（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、図１２（ａ）に示すように、支持基板１００を剥離する。支持基板１００を剥離する方法は特に限定されるものではないが、研削とエッチングにより行うことができる。
まず、シリコンウェハからなる支持基板の第２面側（支持基板の表面が露出している面）を研削装置を用いて研削し、支持基板の厚さを薄くする。研削量は特に限定されるものではないが、支持基板の厚さが１００μｍ程度になるまで研削することが望ましい。
研削装置としては、シリコンウェハを研削するための研削装置を好適に用いることができる。【０１０７】
続いて、研削によって薄くした支持基板（シリコンウェハ）を水酸化カリウム等のエッチング液を用いてエッチングして全て除去する。エッチングに用いるエッチング液としては、シリコンウエハのエッチングに用いられるものであれば特に限定されるものではないが、例えば水酸化カリウム水溶液等を用いることができる。エッチングに用いる装置は、特に限定されるものではないが、シリコンウェハのウエットエッチングに用いられる装置を好適に用いることができる。
ここで、図６（ａ）において支持基板１００（シリコンウェハ）上に無機絶縁層１２０を形成する前に、支持基板１００表面に剥離層を形成してもよい。この剥離層の材料としては、Ｃｕ、Ｎｉ等の金属であってもよく、或いは樹脂であってもよい。そうした場合、支持基板１００を剥離する際には、剥離層を介してインターポーザーと支持基板とを容易に分離することが可能となる。その手法としては特に限定されないが、剥離層が金属の場合はエッチングが用いられる。剥離層が樹脂の場合は例えば、アルカリ溶解等が挙げられる。こうした場合、支持基板１００（シリコンウェハ）を再度使用することができる。【０１０８】
続いて、図１２（ｂ）に示すように、第２面側に、第２保護膜６０と同様にして第１保護膜４０を形成し、第１パッド（第１ランド２２）の下にあたる部分に開口１３３を形成し、第１パッド（第１ランド２２）を第２面側から露出させる。
開口１３３を形成する方法としては、上記第２保護膜に開口を形成する際に用いた方法と同様の方法を用いることができる。【０１０９】
続けて、図１２（ｃ）に示すように、第１パッド（第１ランド２２）の下に設けた開口１３３にバリアメタル層１３４を形成する。バリアメタル層１３４の構成及び形成方法は、第２パッド３３の上に設けたバリアメタル層１３２の構成及び形成方法と同様とすることができる。【０１１０】
続いて、インターポーザーへ第１電子部品を搭載する工程について説明する。
図１３（ａ）及び図１３（ｂ）は、インターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
まず、図１３（ａ）に示すように、パッドの上にはんだよりなるバンプ４２を形成する。【０１１１】
次に、このバンプ４２を介して第１電子部品５０をインターポーザーにフリップチップ実装する。
そして、電子部品５０とインターポーザーとの間にアンダーフィル樹脂５３を充填し、それを硬化させる。次いで、搭載した電子部品５０の周囲を封止樹脂５１で封止する。
このように、搭載した第１電子部品５０の周囲を封止樹脂５１で封止することによって、第１電子部品５０の搭載を完了することができる。
これらの工程をまとめて図１３（ｂ）に示している。
以上の工程によって、第１電子部品５０及び第２電子部品７０が搭載されたインターポーザーを製造することができる。【０１１２】
なお、支持基板としてシリコンウェハを用いて、シリコンウェハ上にインターポーザーを形成した場合、インターポーザーの寸法に対して充分大きいシリコンウェハを用いることによって、１枚のシリコンウェハ上に複数のインターポーザーを形成することができる。
１枚のシリコンウェハ上に複数のインターポーザーを形成した場合は、第２電子部品を搭載する工程の後、又は、第１電子部品を搭載する工程の後といった適切な時期に、ダイシング等の方法によってシリコンウェハを個片に切断することによってインターポーザーごとに分割することができる。このようにすることによって、効率よくインターポーザーを製造することができる。【０１１３】
以下、本実施形態のインターポーザー及びインターポーザーの製造方法の作用効果について列挙する。
（１）本実施形態のインターポーザーは、第１絶縁層の第２面側に第１電子部品を搭載するための第１パッドを有し、第２絶縁層上には第２電子部品を搭載するための第２パッドを有する。
そのため、第１絶縁層の第１面側及び第２面側の両方に電子部品を電気的に接続された状態で搭載することができる。【０１１４】
（２）本実施形態のインターポーザーは、支持基板を有さず、少ない層数で配線の引き回しが行われているため、厚さの薄いインターポーザーとなる。そのため、電子部品を搭載した際の実装高さを低くすることができる。【０１１５】
（３）また、無機材料よりなる第１絶縁層に、第１パッド（第１ランド）、第２ランド及び第１配線が形成されており、第１配線が第１パッド（第１ランド）と第２ランドを電気的に接続している。
第１配線は、微細な引き回しを行うことのできる配線であるため、第１電子部品の接続端子間で必ず必要となる微細な引き回しを第１配線で行うことができる。【０１１６】
（４）また、第２ランドが第１パッドの形成領域の外側に設けられている。
そのため、第１電子部品の電極と電気的に接続される第１パッド（第１ランド）から、微細配線である第１配線を用いて第１ランド間を引き回し、第１パッドの形成領域（第１電子部品の投影領域）の外側に第１配線を引き出して第２ランドに接続させることができる。すなわち、微細配線の必要な領域から微細配線がそれほど必要でない領域にまで配線を引き出すことができる。【０１１７】
（５）また、第１絶縁層内に形成した微細配線を用いて配線の引き回しがされているため、配線の引き回しを行うために必要な層数を少なくしてファンアウトを達成することができる。そのため、少ない層数で電子部品のファイン化に対応することが可能となる。【０１１８】
（６）また、第２配線は第１配線よりも配線長が長く、厚みが大きくなっており、第２配線は第１配線よりも単位長さ当たりの配線抵抗が小さい。
第１パッド（第１ランド）と第２パッドを接続する配線が、単位長さあたりの配線抵抗が小さい配線である第２配線で主に接続されているため、２つの電子部品間の配線の配線抵抗が効果的に低減され、大容量信号伝送に適したインターポーザーとすることができる。【０１１９】
（７）また、第１パッド（第１ランド）、第２ランド及び第１配線はダマシン法によって形成されているため、第１絶縁層、第１パッド（第１ランド）、第２ランド及び第１配線からなる表面は平坦になっている。そのため、その表面の上に第２絶縁層、第１ビア導体、及び、第２配線等が精度よく形成することができ、且つ、平坦性の高いインターポーザーとすることができる。【０１２０】
（８）また、上記第１パッドの上に開口を有する第１保護膜が設けられており、かつ、上記第２パッドの上に開口を有する第２保護膜が設けられている。そのため、内方の配線層を好適に保護することが出来る。【０１２１】
（９）また、第１絶縁層及び第２絶縁層がそれぞれ一層ずつ設けられているため、インターポーザー全体の厚さが薄く、電子部品を搭載した際の実装高さの低い基板とすることができる。また、電子部品間の配線長を極力短くすることができるといった観点で、配線抵抗の低減が可能となる。【０１２２】
（１０）また、第１絶縁層と第２絶縁層の間に、無機膜が設けられているため、第１絶縁層と第２絶縁層との間の密着性を向上させることができる。【０１２３】
（１１）また、本実施形態のインターポーザーの製造方法では、第１配線をダマシン法により形成する工程と、第２配線をセミアディティブ法により形成する工程を行う。
これにより、微細な引き回しを行う第１配線を精度よく形成し、、第１配線よりも配線長が長くて厚みが大きい（単位長さ当たりの配線抵抗が小さい）第２配線を簡便且つ低コストで形成してインターポーザーを製造することができる。
従って、本実施形態のインターポーザーの製造方法によると、第１電子部品と第２電子部品との間の配線において、例えば第１電子部品の接続端子間で必ず必要となる微細な引き回しが第１配線で行われ、第１電子部品と第２電子部品との間の配線の大部分が第２配線で構成されて、配線抵抗が効果的に低減された、大容量信号伝送に適したインターポーザーを製造することができる。【０１２４】
（１２）また、本実施形態のインターポーザーの製造方法では、支持基板を除去し、第１絶縁層の第２面側にさらに開口を形成する。
このようにすることによって、実装高さを低くすることができ、第１絶縁層の第１面側及び第２面側の両方に電子部品を電気的に接続された状態で搭載することができるインターポーザーを製造することができる。【０１２５】
（第二実施形態）
以下、第一の本発明の一実施形態である第二実施形態について説明する。
図１４は、第二実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
本実施形態のインターポーザー２は、第一実施形態のインターポーザーにおいて、さらに、第１絶縁層の第２面側に設けられた第３絶縁層８０と、第３絶縁層８０の上（図１４の下側）に設けられた第１保護膜９０とを有する。
ちなみに、図１４には、第１保護膜９０の上に第１電子部品５０及び第３電子部品５２が搭載された様子を示している。
また、第１ランド２２と第１電子部品５０との接続の形態が第一実施形態とは異なっている。【０１２６】
本実施形態のインターポーザー２においては、第１絶縁層２０に、第１ランド２２、第２ランド２３に加えて、第３ランド２６及び第４ランド２７が形成されており、第３ランド２６及び第４ランド２７は第３配線２５によって電気的に接続されている。これらは、ダマシン法によって形成されている。
第１電子部品５０と接続されるパッドの形成領域（第１電子部品の投影領域）に対して、第３ランド２６が内側に、第４ランド２７が外側に位置していることから、第３配線２５によって、第１電子部品５０と接続された配線を第１電子部品の投影領域の外側に引き出すことができる。【０１２７】
第１絶縁層２０、第１ランド２２、第２ランド２３及び第１配線２１等からなる層の第２面側には、第３絶縁層８０が形成されている。
この第３絶縁層の内部には、第２ビア導体８１、第３ビア導体８２及び第４ビア導体８３が形成されている。さらに、第３絶縁層８０上（図１４の下側）には、第４配線８４、第１パッド８５、第３パッド８６、及び第４パッド８７が形成されている。【０１２８】
第３絶縁層は、第２開口部、第３開口部及び第４開口部を有し、各開口部にはそれぞれ第２ビア導体８１、第３ビア導体８２及び第４ビア導体８３が形成されている。
第２ビア導体８１、第３ビア導体８２、第４ビア導体８３の底面（図１４の上側）は、それぞれ第１ランド２２、第３ランド２６、第４ランド２７と接続されている。【０１２９】
第３絶縁層８０上には、第１パッド８５、第３パッド８６が形成されており、それぞれ第２ビア導体８１、第３ビア導体８３の上面（図１４の下側）と接続されている。
この第１パッド８５及び第３パッド８６は、第１電子部品５０を搭載するためのパッドであり、本実施形態においては第１パッドと第１ランドは分離している。【０１３０】
第４配線８４は、第３絶縁層８０上に形成されており、第４配線８４は第４ビア導体８３と電気的に接続されている。すなわち、第４配線８４は第４ビア導体８３を介して第３配線２５に接続されている。
第３電子部品５２を搭載するための第４パッド８７は、第３絶縁層８０上に形成されている。第４パッド８７は第４配線８４と一体化しており、第４パッド８７と第４配線８４は電気的に接続されている。【０１３１】
第１保護膜９０は、第３絶縁層８０上及び第４配線８４上に形成されている。第１保護膜の構成は第２絶縁層３０の上に設けられている第２保護膜６０と同様である。
第１保護膜９０は、第１パッド８５、第３パッド８６、第４パッド８７をそれぞれ部分的に露出させる開口９１を有している。
すなわち、各パッドの外縁部が第１保護膜により保護されている。【０１３２】
そして、開口９１にはバリアメタル層１４３（図２０（ｂ）参照）を介してしてはんだよりなるバンプ９２が形成されており、このバンプ９２を介して電子部品がインターポーザーに接続されている。【０１３３】
図１４に示す本実施形態のインターポーザーでは、第１電子部品５０の側から、第３電子部品５２の側に向かって、第３パッド８６、第３ビア導体８２、第３ランド２６、第３配線２５、第４ランド２７、第４ビア導体８３、第４配線８４、第４パッド８７、第３電子部品５２の順で配線が順次接続されている。
すなわち、第１電子部品５０が搭載される第３パッド８６と接続された第３ランド２６から、第３配線２５を用いて配線の引き回しが行われ、第１電子部品５０と接続されるパッドの形成領域（第１電子部品の投影領域）の外側にある第４ランド２７まで配線が引き出されている。
そして、第４ランド２７から第３絶縁層上の第４配線８４に第４ビア導体８３を介して配線が引き上げられて、第４配線８４を介して、第１電子部品５０と第３電子部品５２との間の大部分の接続がなされている。【０１３４】
また、第１電子部品５０と第２電子部品５２との間の配線は、第一実施形態において第１ランドと第１パッドが同じ部材からなっていた部位が、第１パッド８５、第２ビア導体８１、第１ランド２２に分かれており、これらが電気的に接続されている他は、第一実施形態と同様である。【０１３５】
以下、本実施形態のインターポーザーの製造方法について図面を用いて説明する。
本実施形態の製造方法では、第１ランドや第１配線と同様にして第３ランド、第４ランド、及び、第３配線を形成する他は第一実施形態のインターポーザーの製造方法と同様にして、図１１（ｂ）に示すような第２電子部品の搭載までを行い、その後、第２面側への開口の形成、第２面側への第３絶縁層及び第４配線等の形成を行う。さらに、第１電子部品の搭載及び第３電子部品の搭載を行う。
以後、これらの各工程について説明する。【０１３６】
図１５は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
本実施形態においては、第一実施形態における図１１（ｂ）に示すような第２電子部品を搭載したインターポーザーに対して、図１５に示すように、支持基板を剥離することによって、第１ランド２２を第２面側から露出させる。
支持基板を剥離する方法としては、第一実施形態と同様の方法を用いることができる。【０１３７】
図１６（ａ）、図１６（ｂ）、図１７（ａ）、図１７（ｂ）、図１８（ａ）及び図１８（ｂ）は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
まず、図１６（ａ）に示すように第１絶縁層２０、第１ランド２２、第２ランド２３及び第１配線２１等からなる層の第２面上に有機絶縁層からなる第３絶縁層８０を形成し、さらに、図１６（ｂ）に示すように開口（第２開口部１４０）を形成する。このとき、同時に図示しない第３開口部及び第４開口部を形成する。
第２開口部１４０、第３開口部及び第４開口部はそれぞれ第１ランド２２、第３ランド（図示せず）、第４ランド（図示せず）の下に形成される。
次に、図１７（ａ）に示すように第３絶縁層８０の表面（各開口部の壁面を含む）と、各開口部より露出した各ランドの上面にシード層１４１を形成する。【０１３８】
次に、図１７（ｂ）に示すように、めっきレジスト１４２を設け、めっきレジストをマスクを介して露光、現像することによって、第４配線、第１パッド、第３パッド及び第４パッドを形成する位置のめっきレジスト１４２を除去する。
続いて、図１８（ａ）に示すように、シード層１４１を給電層として電解銅めっきを行って、めっきレジスト１４２が除去された部位に銅めっきを施す。これにより第３絶縁層８０内に第２ビア導体８１、第３ビア導体（図示せず）及び第４ビア導体（図示せず）が形成される。
さらに、第３絶縁層８０上には第４配線（図示せず）、並びに、第１パッド８５、第３パッド（図示せず）及び第４パッド（図示せず）が形成される。
続いて、図１８（ｂ）に示すように、残っためっきレジストを除去するとともに、除去しためっきレジストの下のシード層をエッチングによって除去する。【０１３９】
以上の工程により、第３絶縁層、第２ビア導体、第３ビア導体、第４ビア導体、第４配線、第１パッド、第３パッド、第４パッドを形成することができる。【０１４０】
図１９（ａ）及び図１９（ｂ）は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
第１保護膜の形成は、第２保護膜の形成と同様にして行うことができる。
図１９（ａ）に示すように第１保護膜９０となる有機絶縁層の形成及び各パッドの表面にあたる部位への開口９１の形成を行い、さらに、図１９（ｂ）に示すように開口９１へのバリアメタル層１４３の形成を行う。
このような方法により、第１保護膜９０を形成することができる。
なお、第１保護膜の形成及びバリアメタル層の形成については、必要に応じて行えばよい。【０１４１】
続いて、インターポーザーへ第１電子部品及び第３電子部品を搭載する工程について説明する。
図２０（ａ）及び図２０（ｂ）は、インターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
その手順は第２電子部品を搭載する工程と同様であり、図２０（ａ）に示すようにバリアメタル層１４３にはんだよりなるバンプ９２を形成し、このバンプ９２を第１電子部品５０の電極（図示せず）とフリップチップ実装によって接続することによって、第１電子部品５０を搭載する。
第１パッド及び第３パッドには第１電子部品５０が搭載され、同様にして第４パッドには第３電子部品（図示せず）が搭載される。
そして、搭載した電子部品５０とインターポーザーとの間にアンダーフィル樹脂５３を充填し、それを硬化させる。次いで、搭載した電子部品５０の周囲を封止樹脂５１で封止する。
これらの工程をまとめて図２０（ｂ）に示している。【０１４２】
以下、本実施形態のインターポーザー及びインターポーザーの製造方法の作用効果について列挙する。
本実施形態では第一実施形態において説明した効果（１）〜（１２）を発揮することができるとともに、以下の効果を発揮することができる。
（１３）本実施形態のインターポーザーにおいては、第１絶縁層の第２面側に第３電子部品を、第１電子部品と電気的に接続された状態でさらに搭載することができる。【０１４３】
（１４）また、第１絶縁層に、第３ランド、第４ランド及び第３配線が形成されており、第３配線が第３ランドと第４ランドを電気的に接続している。
第３ランドが第１電子部品と接続されるパッドの形成領域（第１電子部品の投影領域）の内側に設けられており、第４ランドが、第１電子部品と接続されるパッドの形成領域の外側に設けられている。
そのため、第１電子部品の電極と電気的に接続される第３ランドから、微細配線である第３配線を用いて配線の引き回しを行い、第１電子部品と接続されるパッドの形成領域の外側に第３配線を引き出して第４ランドに接続させることができる。
すなわち、微細配線の必要な領域から微細配線がそれほど必要でない領域にまで配線を引き出すことができる。【０１４４】
（１５）また、第３パッドと第４パッドを接続する配線が、第３配線よりも配線長が長く、厚みが大きく、単位長さあたりの配線抵抗が小さい配線である第４配線で主に接続されている。そのため、第１電子部品と第３電子部品間の配線の配線抵抗が効果的に低減され、大容量信号伝送に適したインターポーザーとすることができる。【０１４５】
（１６）第３電子部品は、第２電子部品とそのパッドの形成領域の一部が重なる位置に配置されている。このように両面に電子部品を配置することによって、インターポーザーの面積を小さくすることができる。【０１４６】
（第三実施形態）
以下、第一の本発明の一実施形態である第三実施形態について説明する。
図２１は、第三実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
本実施形態のインターポーザー３は、第一実施形態と同様に第１絶縁層２０に設けられたランドが第１絶縁層２０の第２面側に電子部品を搭載するためのパッドを兼ねており、第１パッド（第１ランド２２）及び第３パッド（第３ランド２６）、及び、第５パッド（第５ランド２２１）を有する。
図２１には、第１電子部品５０及び第３電子部品５２が搭載された様子を示している。
第２電子部品７０は、第一実施形態と同様に搭載されている。【０１４７】
本実施形態では、第二実施形態と異なり、第１絶縁層の第２面側に配線が形成されておらず、第１電子部品５０と第３電子部品５２は第１絶縁層に設けられた配線及び第１絶縁層の第１面側に設けられた配線を介して接続されている。【０１４８】
以下、第１電子部品５０と第３電子部品５２との間の配線について説明する。
本実施形態のインターポーザー３においては、第１絶縁層２０に第３パッド（第３ランド２６）、第５パッド（第５ランド２２１）及び第６ランド２２２が形成されており、第５パッド（第５ランド２２１）及び第６ランド２２２は第５配線２２０によって電気的に接続されている。これらは、ダマシン法によって形成されている。【０１４９】
第２絶縁層３０は、第５開口部及び第６開口部を有し、第５開口部には第５ビア導体３５が、第６開口部には第６ビア導体３６がそれぞれ形成されている。
第５ビア導体３５、第６ビア導体３６の底面は、それぞれ、第３パッド（第３ランド２６）、第６ランド２２２と接続されている。
第２絶縁層３０の上には、第６配線３７が形成されており、第６配線３７は第５ビア導体３５及び第６ビア導体３６と電気的に接続されている。すなわち、第６配線３７は第５ビア導体３５を介して第３パッド（第３ランド２６）に接続されており、且つ第６ビア導体３６を介して第５配線２２０に接続されている。
これらのビア導体及び第６配線はセミアディティブ法により形成されている。【０１５０】
本実施形態のインターポーザーでは、第１電子部品５０の側から、第３電子部品５２の側に向かって、第３パッド（第３ランド２６）、第５ビア導体３５、第６配線３７、第６ビア導体３６、第６ランド２２２、第５配線２２０、第５パッド（第５ランド２２１）、第３電子部品５２の順で配線が順次接続されている。
すなわち、第３電子部品５２が搭載される第５パッド（第５ランド２２１）から、第５配線２２０を用いて配線の引き回しが行われ、第３電子部品５２と接続されるパッドの形成領域（第３電子部品の投影領域）の外側にある第６ランド２２２まで配線が引き出されている。
そして、第６ランド２２２から第２絶縁層上の第６配線３７に第６ビア導体３６を介して配線が引き上げられて、第４配線８４を介して、第１電子部品５０が搭載される第３パッド（第３ランド２６）と接続された第５ビア導体３５までの配線がされている。
すなわち、第６配線３７を介して第１電子部品５０と第３電子部品５２との間の大部分の接続がなされている。【０１５１】
また、第１電子部品５０と第２電子部品７０との間の配線は、第一実施形態と同様である。
なお、本実施形態のインターポーザーの製造方法は、配線のパターンが異なる他は第一実施形態と同様であるので、その説明を省略する。【０１５２】
以下、本実施形態のインターポーザー及びインターポーザーの製造方法の作用効果について列挙する。
本実施形態では第一実施形態において説明した効果（１）〜（１２）を発揮することができるとともに、以下の効果を発揮することができる。
（１７）本実施形態のインターポーザーにおいては、第１絶縁層の第２面側に第３電子部品を、第１電子部品と電気的に接続された状態でさらに搭載することができる。
本実施形態のインターポーザーは、支持基板及び第３絶縁層を有さないため、厚さの薄いインターポーザーとなる。そのため、電子部品を搭載した際の実装高さを低くすることができる。【０１５３】
（１８）また、第１絶縁層に、第５パッド（第５ランド）、第６ランド及び第５配線が形成されており、第５配線が第５パッド（第５ランド）と第６ランドを電気的に接続している。第５パッド（第５ランド）が第３電子部品と接続されるパッドの形成領域（第３電子部品の投影領域）の内側に設けられており、第６ランドが、第３電子部品と接続されるパッドの形成領域の外側に設けられている。
そのため、第３電子部品の電極と電気的に接続される第５パッド（第５ランド）から、微細配線である第５配線を用いて配線の引き回しを行い、第３電子部品と接続されるパッドの形成領域の外側に第５配線を引き出して第６ランドに接続させることができる。
すなわち、微細配線の必要な領域から微細配線がそれほど必要でない領域にまで配線を引き出すことができる。【０１５４】
（１９）また、第５パッド（第５ランド）と第３パッド（第３ランド）を接続する配線が、単位長さあたりの配線抵抗が小さい配線である第６配線で主に接続されている。そのため、第１電子部品と第３電子部品間の配線の配線抵抗が効果的に低減され、大容量信号伝送に適したインターポーザーとすることができる。【０１５５】
（第四、第五、第六実施形態）
以下、第一の本発明の一実施形態である第四実施形態について説明する。
図２２は、第四実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
本実施形態のインターポーザー４は、第一実施形態のインターポーザーにおいて、さらに、第１絶縁層に第７パッド（第７ランド２２３）、第８ランド２２４、及び、第７配線２２５を有し、第２絶縁層上に第６パッド３８を有する。
図２２には、第４電子部品７２が搭載された様子を示している。【０１５６】
第４電子部品７２は、第１電子部品５０と電気的に接続されており、第４電子部品７２と接続されるパッドの形成領域（第４電子部品の投影領域）の一部は、第１電子部品５０と接続されるパッドの形成領域（第１電子部品の投影領域）と重なっている。【０１５７】
以下、第１電子部品５０と第４電子部品７２との間の配線について説明する。
本実施形態のインターポーザー４においては、第１絶縁層２０に第７パッド（第７ランド２２３）、第８ランド２２４が形成されており、第７パッド（第７ランド２２３）及び第８ランド２２４は第７配線２２５によって電気的に接続されている。
これらは、ダマシン法によって形成されている。【０１５８】
第２絶縁層３０は、第７開口部を有し、第７開口部には第７ビア導体３９が形成されている。第７ビア導体３９の上にはさらに第６パッド３８が形成されている。
第７ビア導体３９の底面は、第８ランド２２４と接続されている。
第７ビア導体３９及び第６パッド３８はセミアディティブ法により形成されている。【０１５９】
本実施形態のインターポーザーでは、第１電子部品５０の側から、第４電子部品７２の側に向かって、第７パッド（第７ランド２２３）、第７配線２２５、第８ランド２２４、第７ビア導体３９、第６パッド３８、第４電子部品７２の順で配線が順次接続されている。
また、第１電子部品５０と第２電子部品７０との間の配線は、第一実施形態と同様である。【０１６０】
次に、第一の本発明の一実施形態である第五実施形態及び第六実施形態について説明する。
第五実施形態及び第六実施形態は、それぞれ、第二実施形態及び第三実施形態のインターポーザーに、第四実施形態と同様にして第４電子部品を搭載することのできるインターポーザーである。
図２３は、第五実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
図２４は、第六実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。【０１６１】
第五実施形態のインターポーザー５及び第六実施形態のインターポーザー６において、
第７ランド２２３、第８ランド２２４、第７配線２２５、第７ビア導体３９、第６パッド３８及び第４電子部品７２の好ましい構成は第四実施形態と同様である。また、その他の構成は第二実施形態及び第三実施形態とそれぞれ同様であるため、詳しい説明を省略する。【０１６２】
なお、第四、第五及び第六実施形態のインターポーザーの製造方法は、配線のパターンが異なる他は第一実施形態と同様であるので、その説明を省略する。【０１６３】
また、第四、第五及び第六実施形態において、第１電子部品５０と第４電子部品７２との間の接続は、各電子部品を搭載するためのランドを共有することによって行ってもよい。
この場合、第７配線２２５及び第８ランド２２４を形成せず、第７パッド（第７ランド２２３）の上に第７ビア導体、第６パッドを順次形成する。
そして、第１電子部品５０の接続端子から第４電子部品７２の接続端子までの配線が厚さ方向に一直線となるようにして各電子部品を搭載する。【０１６４】
第四、第五及び第六実施形態では第一実施形態において説明した効果（１）〜（１２）を発揮することができるとともに、以下の効果を発揮することができる。
（２０）第四、第五及び第六実施形態のインターポーザーにおいては、第１絶縁層の第１面側に第４電子部品を、第１電子部品と電気的に接続された状態でさらに搭載することができる。【０１６５】
（第七実施形態）
以下、第一の本発明の一実施形態である第七実施形態について説明する。
図２５は、第七実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
本実施形態のインターポーザー７は、第一実施形態のインターポーザーにおいて、さらに、第１絶縁層に第９ランド２２６、第１０ランド２２７、及び、第８配線２２８を有し、第２絶縁層の内部に第８ビア導体３３０及び第９ビア導体３３１を有する。【０１６６】
本実施形態のインターポーザー７では、第一実施形態のインターポーザーにおいて、第２配線３１と第２パッド３３が一体化しておらず、第２配線３１と第２パッド３３との接続方法が異なる。【０１６７】
本実施形態のインターポーザー７においては、第１絶縁層２０に第９ランド２２６、第１０ランド２２７及び第８配線２２８が形成されており、第９ランド２２６及び第１０ランド２２７は第８配線２２８によって電気的に接続されている。これらは、ダマシン法によって形成されている。
第２電子部品７０と接続されるパッドの形成領域（第２電子部品の投影領域）に対して、第１０ランド２２７が内側に、第９ランド２２６が外側に位置していることから、第８配線２２８によって、第２電子部品７０と接続された配線を第２電子部品の投影領域の外側に引き出すことができる。【０１６８】
第２絶縁層３０は、第８開口部及び第９開口部を有し、第８開口部には第８ビア導体３３０が、第９開口部には第９ビア導体３３１がそれぞれ形成されている。
第８ビア導体３３０、第９ビア導体３３１の底面は、それぞれ第９ランド２２６、第１０ランド２２７と接続されている。
第８ビア導体３３０は、その上面で第２配線３１と接続されており、第９ビア導体３３１はその上面で第２パッド３３と接続されている。
第８ビア導体３３０及び第９ビア導体３３１はセミアディティブ法により形成されている。【０１６９】
本実施形態のインターポーザーでは、第１電子部品５０の側から、第１電子部品５０、第１パッド（第１ランド２２）、第１配線２１、第２ランド２３、第１ビア導体３２、第２配線３１、第８ビア導体３３０、第９ランド２２６、第８配線２２８、第１０ランド２２７、第９ビア導体３３１、第２パッド３３、第２電子部品７０の順で配線が順次接続されている。
すなわち、第２電子部品が搭載される第２パッド３３と接続された第１０ランド２２７から、第８配線２２８を用いて配線の引き回しが行われ、第２電子部品と接続されるパッドの形成領域（第２電子部品の投影領域）の外側にある第９ランド２２６まで配線が引き出されている。
そして、第９ランド２２６から第２絶縁層上の第２配線３１に第８ビア導体３３０を介して配線が引き上げられて、第２配線３１を介して、第１電子部品５０と第２電子部品７０との間の大部分の接続がなされている。【０１７０】
なお、本実施形態のインターポーザーの製造方法は、配線のパターンが異なる他は第一実施形態と同様であるので、その説明を省略する。
また、第二〜第六実施形態のインターポーザーにおいても、第２配線と第２パッドの接続の方法を本実施形態のようにしてもよい。【０１７１】
本実施形態では第一実施形態において説明した効果（１）〜（１２）を発揮することができるとともに、以下の効果を発揮することができる。
（２１）第１０ランドが第２電子部品と接続されるパッドの形成領域（第２電子部品の投影領域）の内側に設けられており、第９ランドが、第２電子部品と接続されるパッドの形成領域の外側に設けられている。
そのため、第２電子部品の電極と電気的に接続される第１０ランドから、微細配線である第８配線を用いて配線の引き回しを行い、第２電子部品と接続されるパッドの形成領域の外側に第８配線を引き出して第９ランドに接続させることができる。
すなわち、微細配線の必要な領域から微細配線がそれほど必要でない領域にまで配線を引き出すことができる。【０１７２】
（第八実施形態）
本実施形態のインターポーザーは、複数の電子部品のうちの特定の電子部品の間が第２配線のみを介して接続されるように構成されている。
図２６は、本発明のインターポーザーの別の一例の一部分を模式的に示す斜視断面図である。
図２６に示すインターポーザー９は、第２電子部品７０を搭載するための第２パッド３３及び第４電子部品７２を搭載するための第４パッド３８を備えており、第２パッド３３と第４パッド３８が第２配線３１を介して接続されている。【０１７３】
本実施形態のインターポーザー９では、第２電子部品７０の側から、第２パッド３３、第２配線３１、第４パッド３８の順で配線が順次接続されており、第２電子部品７０と第４電子部品７２の間に第１配線は設けられていない。
なお、第１電子部品５０と第３電子部品５２の間は、第二実施形態と同様に微細配線である第３配線２５と配線抵抗の小さい配線である第４配線８４を介して接続されている。【０１７４】
この第八実施形態で用いられる電子部品としては、例えば、第２電子部品が電源レギュレータモジュールであり、第４電子部品がＣＰＵである。
これらの電子部品間を第２配線のみを介して接続することによって、電子部品間の配線の抵抗をさらに低くすることができる。その結果、第２配線において電圧降下が生じることなく、ＣＰＵ等の電子部品に適切な電圧を加えることが可能となる。【０１７５】
以下、第二の本発明のインターポーザー及びインターポーザーの製造方法について説明する。第九実施形態は、第二の本発明のインターポーザー及びインターポーザーの製造方法の一実施形態である。【０１７６】
（第九実施形態）
図２７は、第九実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
本実施形態のインターポーザー８は、無機材料からなる第１絶縁層１０２０と、第１絶縁層の内部に形成された第１配線１０２１と、第１絶縁層等からなる層の第２面上（図２７の上側）に設けられた第２保護膜１０４０と、第１絶縁層等からなる層の第１面側（図２７の下側）に形成された、有機材料よりなる第２絶縁層１０３０と、第２絶縁層上（図２７の下側）に形成された第２配線１０３１と、第２絶縁層上に設けられた第１保護膜１０６０を有する。
ちなみに、図２７には、第１保護膜上（図２７の下側）に第１電子部品１０５０及び第２電子部品１０５２が搭載された様子を示している。
以下、これらの各部位について、図２７を参照して、順次説明する。【０１７７】
なお、第二の本発明においては、第一の本発明と同じ用語で示される部位であっても、その示す位置が第一の本発明における位置と異なる場合がある。
例えば、「第１保護膜」は、第一の本発明では第１絶縁層等からなる層の第２面側に形成されていたが、第二の本発明では第２絶縁層上に形成されている。
また、「第１ビア導体」は、第一の本発明では第２配線と接続されているが、第２の本発明では第１ランドと接続されている。【０１７８】
まず、第１絶縁層及びその周辺の構成について説明する。
第１絶縁層１０２０は第一実施形態と同様の無機材料からなる層であり、その内部には第１ランド１０２２及び第２ランド１０２３が形成されている。第１ランド１０２２及び第２ランド１０２３は第１配線１０２１によって電気的に接続されている。
これらは、ダマシン法によって形成されている。
第１電子部品１０５０と接続されるパッドの形成領域（第１電子部品の投影領域）に対して、第１ランド１０２２が内側に、第２ランド１０２３が外側に位置していることから、第１配線１０２１によって、第１電子部品１０５０と接続された配線を第１電子部品の投影領域の外側に引き出すことができる。【０１７９】
次に、第２保護膜について説明する。
第２保護膜１０４０は、第一実施形態における保護膜と同様の材料からなる絶縁膜である。
第２保護膜１０４０は、第１絶縁層１０２０、第１ランド１０２２、第２ランド１０２３及び第１配線１０２１からなる層の第２面側（図２７の上側）に設けられている。
図示は省略するが、第２保護膜１０４０の所定箇所には、上記第一実施形態と同様に、開口及びバリアメタル層が形成されている。そして、開口内に形成される半田バンプを介して、インターポーザーがプリント配線基板に実装される。【０１８０】
次に、第２絶縁層及びその周辺の構成について説明する。
第２絶縁層１０３０は、有機材料よりなり、第１絶縁層１０２０、第１ランド１０２２、第２ランド１０２３及び第１配線１０２１等からなる層の第１面側（図２７の下側）に形成されている。
この第２絶縁層１０３０の内部には、第１ビア導体１０３２が形成されている。さらに、第２絶縁層１０３０上には、第２配線１０３１と、第２パッド１０３３が形成されている。【０１８１】
第２絶縁層１０３０は、第１開口部及び第２開口部を有する。各開口部にはそれぞれ第１ビア導体１０３２及び第２ビア導体１０３３が形成されており、第１ビア導体１０３２及び第２ビア導体１０３３の底面（図２７の上側）は、それぞれ第１ランド１０２２及び第２ランド１０２３と接続されている。
第２配線１０３１は、第２絶縁層１０３０の上（図２７の下側）に形成されており、第２配線１０３１は第２ビア導体１０３３と電気的に接続されている。
第１電子部品１０５０を搭載するための第１パッド１０３４は、第１ビア導体１０３２の上（図２７の下側）に形成されている。
第２電子部品１０５２を搭載するための第２パッド１０３５は、第２絶縁層１０３０の上（図２７の下側）に形成されている。第２パッド１０３５は第２配線１０３１と一体化しており、第２パッド１０３５と第２配線１０３１は電気的に接続されている。【０１８２】
次に、第１保護膜及び第１保護膜の周辺の構成について説明する。
第１保護膜１０６０は、第２絶縁層１０３０の上（図２７の下側）及び第２配線上に形成されている。第１保護膜１０６０は、第１パッド１０３４及び第２パッド１０３５を部分的に露出させる開口１０６１を有している。
すなわち、第１パッド１０３４及び第２パッド１０３５の外縁部は、第１保護膜１０６０により被覆されている。
そして、各開口１０６１には、シード層を介してはんだよりなるバンプ１０６２が形成されており、このバンプ１０６２と各電子部品の電極が接続されている。【０１８３】
これまで説明した、本実施形態のインターポーザーでは、第１電子部品１０５０の側から、第１パッド１０３４、第１ビア導体１０３２、第１ランド１０２２、第１配線１０２１、第２ランド１０２３、第２ビア導体１０３３、第２配線１０３１、第２パッド１０３５、第２電子部品１０５２の順で配線が順次接続されている。
すなわち、第１電子部品１０５０が搭載される第１パッド１０３４と電気的に接続された第１ランド１０２２から、第１配線１０２１を用いて第１ランド間の配線の引き回しが行われ、第１パッドの形成領域の外側にある第２ランド１０２３まで配線が引き出されている。
そして、第２ランド１０２３から第２絶縁層上の第２配線１０３１に第２ビア導体を介して配線が引き上げられて、第２配線１０３１を介して、第１電子部品１０５０と第２電子部品１０５２との間の大部分の接続がなされている。【０１８４】
なお、本実施形態において、各絶縁層、各ランド、各ビア導体、各パッド及び各配線の材料、寸法等の好ましい構成については、第一実施形態と同様とすることができる。【０１８５】
（その他の実施形態）
以下、第一の本発明及び第二の本発明におけるその他の実施形態について列挙する。
各実施形態において、各絶縁層、各ランド、各ビア導体、各パッド及び各配線の材料、寸法等の好ましい構成は第一実施形態と同様とすることができる。
なお、第１絶縁層等の無機材料からなる絶縁層に形成された配線の構成は第１配線と同様とすることができる。
第２絶縁層及び第３絶縁層等の有機材料よりなる絶縁層の内部及び絶縁層の上に形成された配線の構成は第２配線と同様とすることができる。【０１８６】
また、インターポーザーに搭載される電子部品の数は、２つ以上であれば特に限定されるものではなく、電子部品の種類、機能及び、電子部品同士が接続される関係も特に限定されるものではない。
また、そうした電子部品の搭載形態も特に限定されない。すなわち、複数の電子部品が積層された状態で実装されてもよい。この場合、例えば、各々の電子部品に設けられた貫通電極同士が半田バンプを介して接続される。【０１８７】
また、第１絶縁層及び／又は第２絶縁層が複数設けられていて、第１配線及び／又は第２配線が多層配線となっていても良い。【０１８８】
第２配線によって配線されている領域の下の第１絶縁層には、グランド層、電源層のうち少なくとも一方が設けられていてもよい。
また、コンデンサ、インダクタ及びレジスタのうちの少なくとも１つが設けられていてもよい。
第２配線によって配線されている領域の直下に位置する第１絶縁層は、微細配線を設ける必要がないために、デッドスペースとなっていることが多々ある。そうしたデッドスペースに電源プレーン層、グランドプレーン層及び受動素子のいずれかを設けることによって、この領域が有効に活用され、無駄な部分のない高密度なインターポーザーとなる。ひいては、インターポーザーの電源強化、薄型化、小型化を図ることができる。
また、例えば第１絶縁層内にグランド層を形成した場合には、その直上に位置する第２配線とによりマイクロストリップ構造が形成される。その結果、特性インピーダンスを整合でき、信号の伝搬を安定化させることが可能となる。【０１８９】
また、インターポーザーの表面において、電子部品を周囲から囲むようにスティフナを設けてもよい。
スティフナを設けることによって反りの小さいインターポーザーとすることができる。【０１９０】
支持基板としては、平坦であって、各種成膜工程に使用できる材質であれば特に限定されるものでなく、シリコン、窒化珪素、炭化珪素、窒化アルミニウム、ムライト等が挙げられる。それらのうち、表面の平坦度が高く、微細な配線を形成できるといった観点で、シリコンを用いることが好ましい。【０１９１】
第１ランド、第２ランド及び第１配線を構成する材料、並びに、第１ビア導体、第２ビア導体、第１パッド、第２パッド及び第２配線を構成する材料は、導電性のある材料であれば、特に限定されるものではない。
銅の他にはニッケル、金、銀等が挙げられる。【０１９２】
第２絶縁層の種類としては、熱硬化性樹脂として、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリフェニレンエーテル樹脂、ポリフェニレン樹脂、フッ素樹脂等が挙げられる。
また、感光性樹脂として、例えば、アクリル樹脂等が挙げられる。【０１９３】
熱硬化性樹脂の一部に感光性基が付与された樹脂としては、上記熱硬化性樹脂の熱硬化基とメタクリル酸やアクリル酸とをアクリル化反応させたもの等が挙げられる。
また、熱可塑性樹脂としては、例えば、フェノキシ樹脂、ポリエーテルスルフォン（ＰＥＳ）、ポリスルフォン（ＰＳＦ）、ポリフェニレンスルフォン（ＰＰＳ）ポリフェニレンサルファイド（ＰＰＥＳ）、ポリフェニレンエーテル（ＰＰＥ）ポリエーテルイミド（ＰＩ）等が挙げられる。【０１９４】
また、第２絶縁層として用いることのできる樹脂複合体の具体的な組み合わせとしては、例えば、フェノール樹脂／ポリエーテルスルフォン、ポリイミド樹脂／ポリスルフォン、エポキシ樹脂／ポリエーテルスルフォン、エポキシ樹脂／フェノキシ樹脂、アクリル樹脂／フェノキシ樹脂、エポキシ基の一部をアクリル化したエポキシ樹脂／ポリエーテルスルフォン等が挙げられる。
この第２絶縁層は、上述した樹脂に限定されず、第１絶縁層と同様に無機材料より形成されていても良い。第３絶縁層も同様に、無機材料より形成されていても良い。【０１９５】
第１ランドの径と第１ビア導体の径との関係、及び、第２ランドの径と第２ビア導体の径との関係は、各ランドとビアとの間の導通が確保できる範囲であれば、特に限定されるものではなく、同じ径であってもよい。【０１９６】
また、第１絶縁層の上に形成するレジストの種類、露光方法及び現像方法は、半導体製造工程で用いられるレジスト、露光方法、及び、現像方法であれば特に限定されるものでない。【０１９７】
第１絶縁層及び第２絶縁層の上にシード層を形成する方法としては、スパッタリングの他に、いわゆるＰＶＤ（物理気相成長）法と呼ばれる方法を用いることができ、具体的には、真空蒸着、イオンプレーティング、電子ビーム蒸着等の方法を用いることができる。
また、第２絶縁層の表面にシード層を形成する方法としては、セミアディティブ法により導体回路を形成するために知られている従来公知の方法も用いることができる。【０１９８】
第２絶縁層を形成する方法としては、特に限定されるものではなく、スピンコーター、カーテンコーター等によって未硬化の樹脂を塗布する方法や、樹脂フィルムを熱圧着することにより樹脂層を形成する方法を用いることができる。
また、樹脂を硬化させる方法は、熱硬化に限定されるものではない。【０１９９】
また、有機絶縁層に開口を形成する方法としては、露光現像処理に限定されるものではなく、レーザー加工によって開口する方法を用いることもできる。
この場合、エキシマーレーザー、ＵＶ−ＹＡＧレーザー、炭酸ガスレーザー等を用いる方法が挙げられる。
【図面の簡単な説明】
【０２００】
【図１】図１は、本発明のインターポーザーが用いられる態様の一例を模式的に示す断面図である。
【図２】図２は、第一実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図３】図３は、図２に示すインターポーザーのＡ−Ａ線断面図である。
【図４】図４は、第一実施形態のインターポーザーの一例の一部分を模式的に示す上面図である。
【図５】図５は、第一実施形態のインターポーザーに電子部品が搭載された様子の一例を模式的に示す上面図である。
【図６】図６（ａ）、図６（ｂ）及び図６（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図７】図７（ａ）、図７（ｂ）、図７（ｃ）及び、図７（ｄ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図８】図８（ａ）、図８（ｂ）、図８（ｃ）、及び、図８（ｄ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図９】図９（ａ）、図９（ｂ）及び図９（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１１】図１１（ａ）及び図１１（ｂ）は、インターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
【図１２】図１２（ａ）、図１２（ｂ）及び図１２（ｃ）は、第一実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、インターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
【図１４】図１４は、第二実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図１５】図１５は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１６】図１６（ａ）及び図１６（ｂ）は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１８】図１８（ａ）及び図１８（ｂ）は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図１９】図１９（ａ）及び図１９（ｂ）は、第二実施形態のインターポーザーの製造工程の一部を模式的に示す断面図である。
【図２０】図２０（ａ）及び図２０（ｂ）は、インターポーザーに電子部品を搭載する工程の一例を模式的に示す断面図である。
【図２１】図２１は、第三実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図２２】図２２は、第四実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図２３】図２３は、第五実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図２４】図２４は、第六実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図２５】図２５は、第七実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図２６】図２６は、第八実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【図２７】図２７は、第九実施形態のインターポーザーの一例の一部分を模式的に示す斜視断面図である。
【符号の説明】
【０２０１】
１〜９  インターポーザー
２０  第１絶縁層
２１  第１配線
２２  第１ランド（第一実施形態における第１パッド）
２３  第２ランド
２５  第３配線
２６  第３ランド
２７  第４ランド
３０  第２絶縁層
３１  第２配線
３２  第１ビア導体
３３  第２パッド
４０  第１保護膜
５０  第１電子部品
５２  第３電子部品
６０  第２保護膜
７０  第２電子部品
８０  第３絶縁層
８１  第２ビア導体
８２  第３ビア導体
８３  第４ビア導体
８４  第４配線
８５  第１パッド
８６  第３パッド
８７  第４パッド
９０  第１保護膜
１００  支持基板
１０２０  第１絶縁層
１０２１  第１配線
１０２２  第１ランド
１０２３  第２ランド
１０３０  第２絶縁層
１０３１  第２配線
１０３２  第１ビア導体
１０３３  第２ビア導体
１０３４  第１パッド
１０３５  第２パッド
１０４０  第２保護膜
１０５０  第１電子部品
１０５２  第２電子部品
１０６０  第１保護膜
【図１】
2009084300.tif 000003
【図２】
2009084300.tif 000004
【図３】
2009084300.tif 000005
【図４】
2009084300.tif 000006
【図５】
2009084300.tif 000007
【図６】
2009084300.tif 000008
【図７】
2009084300.tif 000009
【図８】
2009084300.tif 000010
【図９】
2009084300.tif 000011
【図１０】
2009084300.tif 000012
【図１１】
2009084300.tif 000013
【図１２】
2009084300.tif 000014
【図１３】
2009084300.tif 000015
【図１４】
2009084300.tif 000016
【図１５】
2009084300.tif 000017
【図１６】
2009084300.tif 000018
【図１７】
2009084300.tif 000019
【図１８】
2009084300.tif 000020
【図１９】
2009084300.tif 000021
【図２０】
2009084300.tif 000022
【図２１】
2009084300.tif 000023
【図２２】
2009084300.tif 000024
【図２３】
2009084300.tif 000025
【図２４】
2009084300.tif 000026
【図２５】
2009084300.tif 000027
【図２６】
2009084300.tif 000028
【図２７】
2009084300.tif 000029
【国際調査報告】
2009084300.tif 000030
2009084300.tif 000031