(57)【要約】本発明は、ハードウェアの構成に依らず、任意の制御信号を作り出せるようにすることができるレーザ走査顕微鏡に関する。メモリ６４Ｘは、駆動回路６６Ｘにより駆動されるスキャナを、指示された走査領域を指示された速度で走査させる駆動信号Ｘを生成するための駆動テーブルによる駆動データのビット幅よりも大きいビット幅を有するとともに、その駆動テーブルを記憶し、コントローラ６１は、メモリ６４Ｘの有するビット幅のうち、駆動データにより使用されているビットを除いた残りのビットに、駆動データに基づいた走査と厳密な時間関係を有している所定の機構における所定の動作を制御するための制御信号を設定し、それらの機構は、メモリ６４Ｘから駆動データが読み出されるときに同時に読み出される制御信号に基づいて、所定の動作を行う。本発明は、レーザ光を走査することにより試料を観察する共焦点レーザ走査型顕微鏡に適用できる。
2009075345.tif 000002
【特許請求の範囲】
【請求項１】
光源から射出されたレーザ光を試料上で走査する走査機構を有するレーザ走査顕微鏡において、
前記走査機構を駆動するための駆動データのビット幅よりも大きいビット幅を有し、前記駆動データを記憶する記憶手段と、
前記記憶手段の有するビット幅のうち、前記駆動データにより使用されているビットを除いた残りのビットに、前記駆動データに基づいた走査と厳密な時間関係を有している所定の機構における所定の動作を制御するための制御信号を設定する設定手段と
を備え、
前記所定の機構は、前記記憶手段から前記駆動データが読み出されるときに同時に読み出される前記制御信号に基づいて、所定の動作を行う
ことを特徴とするレーザ走査顕微鏡。
【請求項２】
前記駆動データは、前記走査機構を駆動するための電圧値に対応するデータが時系列に並べられたテーブルであり、
前記設定手段は、所定のタイミングで前記テーブルの内容を書き換える
ことを特徴とする請求項１に記載のレーザ走査顕微鏡。
【請求項３】
前記駆動データは、前記走査機構を駆動するための電圧値に対応するデータが時系列に並べられたテーブルであり、
前記記憶手段は、前記テーブルの内容を固定で記憶する
ことを特徴とする請求項１に記載のレーザ走査顕微鏡。
【請求項４】
前記設定手段は、前記記憶手段の有するビット幅のうち、所定の上位のビットまたは下位のビットに前記制御信号を設定する
ことを特徴とする請求項１に記載のレーザ走査顕微鏡。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ走査顕微鏡に関し、より簡略化されたハードウェアの構成で、レーザ光を走査して試料を観察することができるようにしたレーザ走査顕微鏡に関する。
【背景技術】
【０００２】
従来より、レーザ走査顕微鏡においては、レーザ光源と対物レンズとの間の光路上にガルバノスキャナ等の反射部材を配置し、この反射部材の回転角度を連続的に変化させることにより、試料上でレーザ光を走査している（例えば、特許文献１参照）。【０００３】
レーザ走査顕微鏡では、走査系に関する走査データの読み出しと、画像キャプチャ制御やレーザ制御等をするための制御信号とが、共通の基準クロックに同期した別の系として構成されるのが一般的である。例えば、特許文献１においては、スキャナ制御回路と、画像サンプリング回路は、それぞれ、クロック生成回路からの基準クロックに同期することで、別の系として構成されている。
【特許文献１】特開２００４−２１２８０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１を含む従来の技術においては、レーザの点灯制御や画像のキャプチャ制御等をハードウェアにより実現しているため、それらを制御するための複雑な制御信号の組み合わせに対応することが困難であるという問題があった。【０００５】
例えば、従来のようなハードウェアによる方式であると、１周期の走査に対して１組の制御信号であれば容易に実現することが可能となるものの、複数の制御信号のセットを作るには、その都度、別のハードウェアを用意する必要がでてくるので、回路構成が複雑化する。また、この制御信号の調整を行うためには、ハードウェア上で所定のタイミングを可変させる機構を新たに設ける必要もあるため、回路構成をさらに複雑化させることになる。【０００６】
また、回路の設計後には回路構成を変更できないため、一度設計が終了すると、任意の制御信号を作り出すことができない、という問題もある。【０００７】
本発明はこのような状況に鑑みてなされたものであり、ハードウェアの構成に依らず、任意の制御信号を作り出せるようにするものである。
【課題を解決するための手段】
【０００８】
本発明のレーザ走査顕微鏡は、光源から射出されたレーザ光を試料上で走査する走査機構を有するレーザ走査顕微鏡において、走査機構を駆動するための駆動データのビット幅よりも大きいビット幅を有し、駆動データを記憶する記憶手段と、記憶手段の有するビット幅のうち、駆動データにより使用されているビットを除いた残りのビットに、駆動データに基づいた走査と厳密な時間関係を有している所定の機構における所定の動作を制御するための制御信号を設定する設定手段とを備え、所定の機構は、記憶手段から駆動データが読み出されたときに同時に読み出される制御信号に基づいて、所定の動作を行うことを特徴とする。
【発明の効果】
【０００９】
以上の如く、本発明によれば、ハードウェアの構成に依らず、任意の制御信号を作り出すことができる。
【図面の簡単な説明】
【００１０】
【図１】本発明を適用した共焦点レーザ走査型顕微鏡の光学系の一実施の形態を示す図である。
【図２】スキャナ駆動系の構成の例を示すブロック図である。
【図３】制御データと駆動データを格納するメモリの例を示す図である。
【図４】走査系と検出系との関係を示すタイミングチャートである。
【図５】複雑な制御が必要となる場合の駆動例を示す図である。
【符号の説明】
【００１１】
１  共焦点レーザ走査型顕微鏡，  １１  レーザ光源，  １２  ダイクロイックミラー，  １３Ｘおよび１３Ｙ  ミラー，  １４Ｘおよび１４Ｙ  スキャナ，  １５  走査レンズ系，  １６  対物レンズ，  １７  ピンホール，  １８  蛍光フィルタ，  １９  検出器，  ２０  制御装置，  ２１  表示装置，  ２２  ステージ，  ５１  スキャナ駆動系，  ６１  コントローラ，  ６２  基準クロック発生器，  ６３Ｘおよび６３Ｙ  アドレス発生器，  ６４Ｘおよび６４Ｙ  メモリ，  ６５Ｘおよび６５Ｙ  D/Aコンバータ，  ６６Ｘおよび６６Ｙ  駆動回路
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら本発明の実施の形態について説明する。【００１３】
図１は、本発明を適用した共焦点レーザ走査型顕微鏡１の光学系の一実施の形態を示す図である。ここで、共焦点レーザ走査型顕微鏡１の光学系の動作について説明する。【００１４】
レーザ光源１１から発せられたレーザ光（励起光）は、出力端がファイバコネクタ（不図示）に接続された光ファイバ（不図示）によりスキャナ光学系に導入される。スキャナ光学系に導入されたレーザ光は、ダイクロイックミラー１２によりミラー１３Ｘの方向に反射される。ミラー１３Ｘの方向に反射されたレーザ光は、ミラー１３Ｘおよびミラー１３Ｙにより走査レンズ系１５の方向に反射される。そして、レーザ光は、走査レンズ系１５および対物レンズ１６を透過することにより集光され、ステージ２２上の試料２に照射される。【００１５】
制御装置２０は、スキャナ１４Ｘを駆動し、ミラー１３Ｘの角度を制御することにより、試料２に照射されるレーザ光を共焦点レーザ走査型顕微鏡１の左右方向（ｘ軸方向）に走査し、スキャナ１４Ｙを駆動し、ミラー１３Ｙの角度を制御することにより、試料２に照射されるレーザ光を共焦点レーザ走査型顕微鏡１の奥行き方向（ｙ軸方向）に走査する。【００１６】
レーザ光を照射することにより励起され試料２から発せられた蛍光は、対物レンズ１６および走査レンズ系１５を透過し、ミラー１３Ｙおよびミラー１３Ｘによりデスキャンされた後、ダイクロイックミラー１２を透過する。そして、デスキャンされた蛍光のうち対物レンズ１６の焦点面から発せられた蛍光のみが、ピンホール１７を通過し、蛍光フィルタ１８により所定の波長成分が透過され、例えば、PMT（光電子増倍管、Photomultiplier）により構成される検出器１９により電気信号に変換される。その電気信号は、制御装置２０に供給され、制御装置２０により画像データに変換され、表示装置２１に供給される。表示装置２１は、画像データに基づく画像、すなわち、試料２の画像を表示する。【００１７】
なお、制御装置２０は、上述した以外にも、ピンホール１７のピンホール径の制御、蛍光フィルタ１８の切替えの制御等を行う。【００１８】
図２は、共焦点レーザ走査型顕微鏡１の制御装置２０を構成する要素のうち、スキャナ１４Ｘおよびスキャナ１４Ｙを介して、ミラー１３Ｘおよびミラー１３Ｙを駆動し、レーザ光のスキャン（走査）を制御するスキャナ駆動系５１の構成の例を示すブロック図である。【００１９】
コントローラ６１は、例えば、CPU（Central Processing Unit）等のプロセッサにより構成され、スキャナ駆動系５１全体の動作を制御する。また、コントローラ６１は、制御装置２０を構成する他の要素からの情報に基づいて、共焦点レーザ走査型顕微鏡１の各部の動作の状況に関する情報を取得する。【００２０】
コントローラ６１は、指示された走査領域を指示された速度で走査するようにスキャナ１４Ｘおよびスキャナ１４Ｙを駆動する駆動信号Ｘ，Ｙの生成に用いる駆動テーブルを作成し、メモリ６４Ｘおよびメモリ６４Ｙにそれぞれ格納する。すなわち、駆動テーブルは、スキャナ１４Ｘを駆動する駆動回路６６Ｘ用（以下、ｘ軸用とも称する）、および、スキャナ１４Ｙを駆動する駆動回路６６Ｙ用（以下、ｙ軸用とも称する）の２種類からなり、例えば、駆動回路６６Ｘから出力する駆動信号Ｘまたは駆動回路６６Ｙから出力する駆動信号Ｙの電圧値に対応するデータが時系列に並べられている。換言すれば、駆動テーブルは、スキャナ１４Ｘまたはスキャナ１４Ｙを駆動するための時系列のデータを示している。【００２１】
また、コントローラ６１は、メモリ６４Ｘに記憶されているｘ軸用の駆動テーブル、および、メモリ６４Ｙに記憶されているｙ軸用の駆動テーブルに基づいて、指示された走査領域が指示された速度で走査されるように、アドレス発生器６３Ｘおよびアドレス発生器６３Ｙを制御する。【００２２】
また、アドレス発生器６３Ｘおよびアドレス発生器６３Ｙには、基準クロック発生器６２により発生されるクロック信号が供給される。なお、このクロック信号は、図示はしていないが、例えば、基準クロック発生器６２からのクロック信号を変換する分周器により所定の周波数に変換された状態で、アドレス発生器６３Ｘおよびアドレス発生器６３Ｙに供給される。【００２３】
アドレス発生器６３Ｘは、コントローラ６１の制御に基づいて、基準クロック発生器６２からのクロック信号に同期して、データを読み出すアドレスを指示するアドレス信号をメモリ６４Ｘに供給する。メモリ６４Ｘは、アドレス信号に基づいて、駆動テーブルに設定されているデータを順次D/A（Digital/Analog）コンバータ６５Ｘに出力し、D/Aコンバータ６５Ｘは、そのデータをアナログ信号に変換し、駆動回路６６Ｘに供給する。駆動回路６６Ｘは、D/Aコンバータ６５Ｘからのアナログ信号に基づいて、駆動テーブルから読み出されたデータに対応する電圧の駆動信号Ｘをスキャナ１４Ｘに供給し、ミラー１３Ｘの角度を制御する。【００２４】
同様に、アドレス発生器６３Ｙは、コントローラ６１の制御に基づいて、基準クロック発生器６２からのクロック信号に同期して、データを読み出すアドレスを指示するアドレス信号をメモリ６４Ｙに供給する。メモリ６４Ｙは、アドレス信号に基づいて、駆動テーブルに設定されているデータを順次D/Aコンバータ６５Ｙに出力し、D/Aコンバータ６５Ｙは、そのデータをアナログ信号に変換し、駆動回路６６Ｙに供給する。駆動回路６６Ｙは、D/Aコンバータ６５Ｙからのアナログ信号に基づいて、駆動テーブルから読み出されたデータに対応する電圧の駆動信号Ｙをスキャナ１４Ｙに供給し、ミラー１３Ｙの角度を制御する。【００２５】
ここで、メモリ６４Ｘには、ｘ軸用の駆動テーブルが記憶されているが、この駆動テーブルは、通常、D/Aコンバータ６５Ｘへの入力データとしての駆動データを格納しているので、必要なデータの範囲は、D/Aコンバータ６５Ｘの入力範囲に限定される。例えば、12ビットのD/Aコンバータであれば、そこで扱える数値の範囲は、0乃至8191の範囲に限られることになる。【００２６】
そこで、例えば、ｘ軸用の駆動テーブル用として、16ビット幅を有するメモリ６４Ｘを使用すれば、不要な4ビット（16-12=4ビット）分を別のデータに割り当てることが可能となる。すなわち、16ビット幅を有するメモリ６４Ｘは、図３に示すように、先頭の4ビットに駆動データとは異なる別のデータを格納し、それに続く12ビットに駆動データ（図３の例では“Data”と記述している）を格納することが可能となる。ここで、駆動データと異なる別データとしては、例えば、画像キャプチャ制御信号Ｘやレーザ制御信号Ｘ等の制御信号、すなわち、駆動データに基づいた走査と厳密な時間関係を有する制御データとすることができる。従って、駆動データが読み出されると同時に、所定の回路によってそれらの制御信号を分離して読み出すことで、特別な同期信号を用いることなく、駆動出力と同期した制御信号を作り出すことが可能となる。【００２７】
例えば、図３においては、まず、メモリ６４Ｘには、制御信号としての“1”，“0”，“1”，“1”と、駆動データとしての“Data”とが格納されることで、“Data”に基づいて指示された走査領域が指示された速度で走査されるとともに、それと同時に読み出された、画像キャプチャ制御信号Ｘやレーザ制御信号Ｘ等の制御信号（図３では、例えば、“1”，“0”，“1”，“1”）によって、走査による画像の取得を行うことが可能となる。【００２８】
すなわち、走査による画像の取得を行う場合、画像を取得するタイミングは、駆動信号Ｘに対する一定の時刻で開始する必要があり、画像キャプチャ制御信号Ｘにより制御される。例えば、図４においては、図中上側は駆動テーブルによる駆動波形を示しているが、その駆動波形のうち、「有効範囲」で示される範囲が、画像をキャプチャする範囲となるので、図中下側に示すように、その有効範囲内においては、画像キャプチャ制御信号Ｘはオンとなり、それ以外の範囲においてはオフとなる。【００２９】
また、かかる画像の取得に先立ち、レーザ光の点灯を行う必要があるが、通常、レーザ光の点灯を行うには一定の時間が必要となるため、画像キャプチャ制御信号Ｘに対してレーザ光の点灯の遅れる分だけはやくオンするレーザ制御信号Ｘを作り出す必要が出てくる。そこで、図４においては、レーザ制御信号Ｘは、有効範囲内において、画像キャプチャ制御信号Ｘよりも、「レーザ点灯遅れ」分だけはやくオンしている。【００３０】
すなわち、コントローラ６１は、走査による画像の取得を行う場合、画像キャプチャ制御信号Ｘやレーザ制御信号Ｘ等の制御信号のオンオフを切り替えるために、メモリ６４Ｘの有するビット幅のうち、駆動テーブルにより使用されているビットを除いた残りのビットに、“0”または“1”となる制御信号を設定する。これにより、例えば、レーザの点灯を制御するレーザ機構は、レーザ制御信号Ｘに基づいて、画像キャプチャ機構による画像の取得が開始されるよりも前に、レーザ光の点灯をオンし、レーザ光が点灯される同時に、画像キャプチャ機構は、画像キャプチャ制御信号Ｘに基づいて、走査による画像の取得を開始する。なお、コントローラ６１は、共焦点レーザ走査型顕微鏡１の各部の動作の状況に関する情報を取得しており、それらの情報に基づいて、制御信号をメモリ６４Ｘに設定する。【００３１】
より具体的には、図３において、例えば、メモリ６４Ｘの先頭から1ビット目に設定される制御信号をレーザ制御信号Ｘであるとし、その次の2ビット目に設定される制御信号を画像キャプチャ制御信号Ｘであるとすると（3番目と4番目のビットにも他の制御信号が設定されるが、ここでは説明を簡略化するためその説明は省略する）、まず、メモリ６４Ｘには、“1”，“0”，“1”，“1”が設定されるので、レーザ制御信号Ｘは、“1”となり、画像キャプチャ制御信号Ｘは、“0”となる。すなわち、レーザ制御信号Ｘはオンとなるので、レーザ機構はレーザ光の点灯をオンする。一方、画像キャプチャ制御信号Ｘはオフとなるので、画像キャプチャ機構は、この時点では画像の取得を開始しない。【００３２】
その後、メモリ６４Ｘには、“1”，“1”，“0”，“0”が設定されるので、レーザ制御信号Ｘは、“1”のままで、画像キャプチャ制御信号Ｘが“1”に変更される。すなわち、レーザ制御信号Ｘとともに、画像キャプチャ制御信号Ｘもオンとなるので、画像キャプチャ機構は、レーザ光の点灯と同時に、走査による画像の取得を開始することになる。【００３３】
その後、メモリ６４Ｘには、レーザ制御信号Ｘおよび画像キャプチャ制御信号Ｘ等の制御信号のオンオフに応じた“0”または“1”となる制御信号と、駆動データとが順次格納される。そして、それらの制御信号と駆動データとが順次格納された後、図３に示すように、最後に、例えば、制御信号としての“0”，“0”，“0”，“0”と、駆動データとしての“Data”とが格納される。これにより、画像キャプチャ機構によって、走査による画像が取得されることとなる。【００３４】
なお、画像キャプチャ制御信号Ｘやレーザ制御信号Ｘ等の制御信号として出力している4ビットは、通常のメモリの一部であるため、駆動データを格納している駆動テーブルの任意の位置を、オンまたはオフすることが可能となる。例えば、図３の例では、上位の4ビットに制御信号を設定するようにしたが、制御信号は、例えば、下位の4ビットに設定したり、上位の2ビットと下位の2ビットに分けて設定したりするなど、駆動テーブルにより使用されているビットを除いた残りの任意のビットに設定できる。すなわち、駆動データと制御信号とが一体化して同じメモリに記憶されているため、駆動信号に対する極めて複雑な制御信号の組み合わせも、メモリ上の単なるデータとして設定可能であり、駆動信号と制御信号が単なるデータとして取り扱われるので、ハードウェアの構成に依らず、それらの駆動信号と制御信号との関係を任意に作り出すことが可能となる。【００３５】
駆動信号と制御信号との関係であるが、例えば、図５に示すように、図中上側に示すような駆動波形で駆動している場合において、図中下側に示すように、画像取得等に有効な区間と、無効な区間とが繰り返し不規則に現れる場合がある。この場合、有効区間と無効区間における画像取得を制御するための制御信号を作り出す必要があるが、有効区間と無効区間の出現パターンが不規則であるために、時間的に複雑な制御信号を作り出す必要がある。そこで、本実施の形態においては、制御信号をメモリ上の単なるデータとして取り扱うことにより、駆動信号と制御信号との関係を任意に作り出すことができるので、例えば、図５に示すような時間的に複雑な制御信号も作り出すことが可能となる。また、回路の設計後であっても、メモリ上にセットするデータを変更するだけで、任意の制御信号を作り出すことができる。【００３６】
ここで、仮に、制御信号をメモリ上のデータとして取り扱わない従来の構成により、図５の時間的に複雑な制御信号を作り出そうとした場合には、ハードウェアによる別の回路で制御信号を作り出す必要があるため、ハードウェア構成が複雑になるのは、上述した通りである。【００３７】
一方、メモリ６４Ｙには、ｙ軸用の駆動テーブルが記憶されているが、メモリ６４Ｘと同様に、その駆動データのビット幅よりも大きいビット幅を有しており、駆動データにより使用されているビットを除いた残りのビットに制御信号が格納される。すなわち、駆動信号Ｙと、画像キャプチャ制御信号Ｙやレーザ制御信号Ｙ等の制御信号がメモリ上の単なるデータとして取り扱われるので、ハードウェアの構成に依らず、駆動信号と制御信号との関係を任意に作り出すことが可能となる。【００３８】
なお、本実施の形態においては、説明を簡略化するために、ｘ軸用の駆動テーブルを記憶するメモリ６４Ｘと、ｙ軸用の駆動テーブルを記憶するメモリ６４Ｙとを分けて説明したが、それらのメモリは１つあればよく、その場合には、ｘ軸用の駆動テーブルとｙ軸用の駆動テーブルは、同じメモリに記憶されることになるが、上述した駆動データと制御信号を記憶することには何ら変わりはない。また、メモリ６４Ｘおよびメモリ６４Ｙのビット幅は、16ビットに限らず、例えば24ビット等、駆動データのビット幅よりも大きいビット幅であればよい。例えば、24ビットのビット幅を有するメモリ６４Ｘは、12ビットの駆動データを記憶している場合、その駆動データにより使用されているビットを除いた残りの12ビットを、制御信号用として空けていることになる。【００３９】
また、制御信号は、メモリ６４Ｘとメモリ６４Ｙとの両方に設定しても、メモリ６４Ｘまたはメモリ６４Ｙのいずれか一方に設定するようにしてもよい。例えば、画像キャプチャ制御信号が１つの制御信号となる場合には、メモリ６４Ｘにのみ画像キャプチャ制御信号Ｘが設定されればよい。さらに、本実施の形態においては、制御信号として、キャプチャ制御信号およびレーザ制御信号を一例にして説明したが、その他の制御信号であっても勿論よく、例えば、Ｘラインの開始若しくは終了を示す制御信号、またはＹラインの開始若しくは終了を示す制御信号等、駆動データに基づいた走査と厳密な時間関係を有している所定の機構における所定の動作を制御するための制御信号であればよい。【００４０】
また、コントローラ６１は、メモリ６４Ｘに記憶されているｘ軸用の駆動テーブル、および、メモリ６４Ｙに記憶されているｙ軸用の駆動テーブルの内容を、例えば、フレームレート等に応じて適切な内容に変更することも可能である。すなわち、駆動テーブルは、駆動回路６６Ｘから出力する駆動信号Ｘまたは駆動回路６６Ｙから出力する駆動信号Ｙの電圧値に対応するデータが時系列に並べられたテーブルであるが、コントローラ６１は、所定のタイミングとなったとき、任意のサイズの駆動テーブルを作成して、メモリ６４Ｘまたはメモリ６４Ｙに記憶させることができる。この場合、例えば、図３の“Data”の内容が書き換えられることになる。一方、駆動テーブルは固定されたものとすることも可能であり、その場合、例えば、図３の“Data”は固定された内容となる。【００４１】
以上のように、共焦点レーザ走査型顕微鏡１においては、D/Aコンバータ６５ＸまたはD/Aコンバータ６５Ｙの入力データビット幅が固定されているので、駆動テーブルを記憶するメモリ６４Ｘまたはメモリ６４Ｙのビット幅をそれ以上のビット幅となるように構成すれば、駆動テーブルとして使用されないビットを直接出力することで、そのビットを制御信号として使用することができる。この場合、駆動テーブルの読み出しと、制御信号の読み出されるタイミングは、厳密に一致しているので、制御信号をオンオフしたいタイミングを駆動テーブル中の任意の位置に、任意の回数だけ設定することができる。つまり、駆動データと、制御信号との時間関係が単なるデータとして設定できるので、制御信号の設定の自由度が高く、複雑な制御信号の組み合わせであっても容易に作り出すことが可能となる。【００４２】
また、駆動データを記憶するメモリの特定のビットに制御信号に対応する制御データを設定することで、独立した制御信号発生機構を省略できるため、回路構成の簡略化を図ることが可能となる。さらに、制御信号に対応するデータがメモリ上で設定されるため、ハードウェアの変更を行うことなく、簡単に、制御信号のタイミングを変更できる。【００４３】
さらに、駆動信号と制御信号とがメモリ上のデータとして同時に読み出されるため、同期信号を必要とせず、その結果、制御信号の調整を行うためのハードウェア上でタイミングを可変にする機構を設ける必要がなく、回路構成をさらに簡略化できる。【００４４】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図１】
2009075345.tif 000003
【図２】
2009075345.tif 000004
【図３】
2009075345.tif 000005
【図４】
2009075345.tif 000006
【図５】
2009075345.tif 000007
【国際調査報告】
2009075345.tif 000008
2009075345.tif 000009