(57)【要約】  第１の時間間隔中に第１のトゥルーパワーオンステート（ＴＰＯＳ）検出器を使用し、第２の検出器の出力が正確であるときに第１の時間間隔後に第２の走行モード検出器に遷移して、通過する磁性物品を検出するための装置および方法。位相比較器は、第１および第２の検出器の出力信号に応答し、２つの出力信号間の位相関係の変化を示す制御信号を提供する。位相比較器によって制御される出力スイッチが、検出器出力信号として、第１の時間間隔中に第１の検出器出力信号を提供し、その後、第２の検出器出力信号を提供する。
2009524049.tif 000002
【特許請求の範囲】
【請求項１】
通過する磁性物品を検出し、前記通過する磁性物品を示す磁性物品検出器出力信号を提供するための装置であって、
周囲磁場に比例する信号を提供する磁場センサと、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第１の出力信号を提供する第１の回路であって、前記第１の出力信号が、第１の時間間隔中に前記磁性物品検出器出力信号を提供する第１の回路と、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第２の出力信号を提供する第２の回路であって、前記第２の出力信号が、前記第１の時間間隔に続く第２の時間間隔中に前記磁性物品検出器出力信号を提供する第２の回路と、
前記第１の出力信号と前記第２の出力信号とに応答して、前記第１の出力信号と前記第２の出力信号との位相関係の変化を示す制御信号を提供する位相比較器と、
前記第１の出力信号に応答する第１の入力と、前記第２の出力信号に応答する第２の入力と、前記磁性物品検出器出力信号が提供される出力とを有し、前記制御信号によって制御されるスイッチと
を備える装置。
【請求項２】
前記第１の回路は、前記磁場センサ信号に応答する第１の入力と、第１のしきい値信号に応答する第２の入力と、前記第１の出力信号が提供される出力とを有する比較器を備える、請求項１に記載の装置。
【請求項３】
前記第１のしきい値信号は調節可能である、請求項２に記載の装置。
【請求項４】
前記第１のしきい値信号は、前記第１の時間間隔の第１の部分の間に所定のレベルにあり、前記第１の時間間隔の第２の部分の間に調節される、請求項３に記載の装置。
【請求項５】
前記第１の時間間隔の前記第１の部分は、前記第１の検出器出力信号で所定数の遷移が生じた後に終了する、請求項４に記載の装置。
【請求項６】
前記第１のしきい値信号は、自動利得制御回路によって決定される増分によって調節される、請求項４に記載の装置。
【請求項７】
前記第２の回路は、前記磁場センサ信号の利得制御バージョンに応答する第１の入力と、第２のしきい値信号に応答する第２の入力と、前記第２の出力信号が提供される出力とを有する比較器を備える、請求項１に記載の装置。
【請求項８】
さらに、前記磁場センサ信号の正のピークを追跡するＰＤＡＣ信号を提供するように動作する正デジタルアナログ変換器（ＰＤＡＣ）と、前記磁場センサ信号の負のピークを追跡するＮＤＡＣ信号を提供するように動作する負デジタルアナログ変換器（ＮＤＡＣ）とを備え、前記第２のしきい値信号は、前記ＰＤＡＣ信号と前記ＮＤＡＣ信号との差のパーセンテージである、請求項７に記載の装置。
【請求項９】
前記ＰＤＡＣ信号は、前記磁場センサ信号の増加する正のピークに応答して増加し、前記ＰＤＡＣ信号は、正の更新しきい値信号よりも小さい、前記磁場センサ信号の所定数の正のピークが生じるのに応答して減少し、前記ＮＤＡＣ信号は、前記磁場センサ信号の減少する負のピークに応答して減少し、前記ＮＤＡＣ信号は、負の更新しきい値信号よりも大きい、前記磁場センサ信号の所定数の負のピークが生じるのに応答して増加する、請求項８に記載の装置。
【請求項１０】
通過する磁性物品を検出し、前記通過する磁性物品を示す磁性物品検出器出力信号を提供するための装置であって、
周囲磁場に比例する信号を提供する磁場センサと、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第１の出力信号を提供する第１の回路であって、前記第１の出力信号は、第１の時間間隔中に前記磁性物品検出器出力信号を提供し、前記第１の回路は、前記磁場センサ信号に応答する第１の入力と、しきい値信号に応答する第２の入力と、前記第１の出力信号が提供される出力とを有する比較器を備え、前記しきい値信号は調節可能である、第１の回路と、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第２の出力信号を提供する第２の回路であって、前記第２の出力信号は、前記第１の時間間隔に続く第２の時間間隔中に前記磁性物品検出器出力信号を提供する第２の回路と、
を備える装置。
【請求項１１】
前記しきい値信号は、前記第１の時間間隔の第１の部分の間に所定のレベルにあり、前記第１の時間間隔の第２の部分の間に調節される、請求項１０に記載の装置。
【請求項１２】
前記第１の時間間隔の前記第１の部分は、前記第１の出力信号で所定数の遷移が生じた後に終了する、請求項１０に記載の装置。
【請求項１３】
さらに、前記磁場センサ信号の利得を調節するための自動利得制御回路を備え、前記しきい値信号は、前記自動利得制御回路によって決定される増分によって調節される、請求項１０に記載の装置。
【請求項１４】
さらに、前記第１の出力信号および前記第２の出力信号に応答して、前記第１の出力信号と前記第２の出力信号との位相関係の変化を示す制御信号を提供する位相比較器を備え、前記第１の時間間隔は、前記制御信号での遷移に応答して終了する、請求項１０に記載の装置。
【請求項１５】
通過する磁性物品を検出し、前記通過する磁性物品を示す磁性物品検出器出力信号を提供するための装置であって、
周囲磁場に比例する信号を提供する磁場センサと、
前記磁場センサ信号に応答して、前記磁場センサ信号の利得を調節し、前記磁場センサ信号の利得制御バージョンを提供する自動利得制御回路と、
前記磁場センサ信号または前記磁場センサ信号の前記利得制御バージョンに応答する第１の入力と、しきい値信号に応答する第２の入力と、前記磁性物品検出器出力信号は提供される出力とを有する比較器を備える検出器と、を備え、
前記しきい値信号は前記自動利得制御回路に応答して調節可能である、装置。
【請求項１６】
さらに、前記磁場センサ信号または前記磁場センサ信号の前記利得制御バージョンに応答する第１の入力と、第２のしきい値信号に応答する第２の入力と、第２の検出器出力信号が提供される出力とを有する第２の比較器を備える第２の検出器を備え、前記磁性物品検出器出力信号は、第１の時間間隔にわたって前記検出器の前記出力信号によって提供され、前記第１の時間間隔に続く第２の時間間隔にわたって前記第２の検出器出力信号によって提供される、請求項１５に記載の装置。
【請求項１７】
さらに、前記検出器の前記出力信号と前記第２の検出器出力信号とに応答して、前記第１の時間間隔と前記第２の時間間隔との間の遷移を制御する制御信号を提供する位相比較器を備える、請求項１６に記載の装置。
【請求項１８】
通過する磁性物品を検出するための方法であって、
周囲磁場に比例する磁場信号を提供するステップと、
第１の時間間隔にわたって、前記磁場信号に応答して第１の検出器出力信号を提供する第１の検出器によって、前記通過する磁性物品を検出するステップと、
前記第１の時間間隔に続く第２の時間間隔にわたって、前記磁場信号に応答して第２の検出器出力信号を提供する第２の検出器によって、前記通過する磁性物品を検出するステップと、
前記第１の検出器出力信号と前記第２の検出器出力信号との位相関係の変化に応答して前記第１の時間間隔から前記第２の時間間隔に遷移するステップと
を含む方法。
【請求項１９】
第１の検出器によって前記通過する磁性物品を検出するステップは、前記第１の検出器出力信号を提供するために前記磁場信号をしきい値信号と比較するステップを含む、請求項１８に記載の方法。
【請求項２０】
さらに、前記第１の時間間隔の第１の部分の間に前記しきい値信号を所定のレベルで提供するステップと、前記第１の時間間隔の第２の部分の間に前記しきい値信号を調節するステップとを含む、請求項１９に記載の方法。
【請求項２１】
さらに、前記第１の検出器出力信号で所定数の遷移が生じた後に、前記第１の時間間隔の前記第１の部分を終了するステップを含む、請求項２０に記載の方法。
【請求項２２】
さらに、前記磁場信号の利得を調節するステップと、前記磁場信号の前記利得調節によって決定される増分によって前記しきい値信号を調節するステップとを含む、請求項２０に記載の方法。
【請求項２３】
通過する磁性物品を検出し、前記通過する磁性物品を示す磁性物品検出器出力信号を提供するための装置であって、
周囲磁場に比例する信号を提供する磁場センサと、
前記磁場センサ信号の正のピークを追跡するＰＤＡＣ信号を提供するように動作する正デジタルアナログ変換器（ＰＤＡＣ）であって、前記ＰＤＡＣ信号は、前記磁場センサ信号の増加する正のピークに応答して増加し、前記ＰＤＡＣ信号は、正の更新しきい値信号よりも小さい、前記磁場センサ信号の所定数の正のピークに応答して減少する正デジタルアナログ変換器（ＰＤＡＣ）と、
前記磁場センサ信号の負のピークを追跡するＮＤＡＣ信号を提供するように動作する負デジタルアナログ変換器（ＮＤＡＣ）であって、前記ＮＤＡＣ信号は、前記磁場センサ信号の減少する負のピークに応答して減少し、前記ＮＤＡＣ信号は、負の更新しきい値信号よりも大きい、前記磁場センサ信号の所定数の負のピークが生じるのに応答して増加する、負デジタルアナログ変換器（ＮＤＡＣ）と、
前記磁場センサ信号に応答する第１の入力と、しきい値信号に応答する第２の入力と、前記検出器出力信号が提供される出力とを有する比較器と、を備え、前記しきい値信号は、前記ＰＤＡＣ信号と前記ＮＤＡＣ信号との差のパーセンテージである、装置。
【請求項２４】
周囲磁場に比例する磁場センサ信号をしきい値信号と比較することによって、通過する磁性物品を検出するための方法であって、
前記磁場センサ信号の正のピークを追跡するＰＤＡＣ信号を発生するステップと、
前記磁場センサ信号の増加する正のピークに応答して前記ＰＤＡＣ信号を増加するステップと、
前記磁場センサ信号の所定数の正のピークが正の更新しきい値信号よりも小さいことに応答して前記ＰＤＡＣ信号を減少するステップと、
前記磁場信号の負のピークを追跡するＮＤＡＣ信号を発生するステップと、
前記磁場センサ信号の減少する負のピークに応答して前記ＮＤＡＣ信号を減少するステップと、
前記磁場センサ信号の所定数の負のピークが負の更新しきい値信号よりも大きいことに応答して前記ＮＤＡＣ信号を増加するステップと、
前記ＰＤＡＣ信号と前記ＮＤＡＣ信号との差のパーセンテージとして前記しきい値信号を提供するステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に磁性物品検出器に関し、より詳細には、パワーアップ検出モードから走行検出モードへの遷移に関連付けられる位相誤差を低減した磁性物品検出器に関する。
【背景技術】
【０００２】
ホール効果および磁気抵抗素子を含めた様々なタイプの磁場感知素子が知られている。一般に、磁場感知素子を含むセンサは、感知された磁場を表す電気信号を提供し、移動する強磁性ターゲット物体の存在時に、磁場信号は、ターゲット物体の形状または輪郭を示す。
【０００３】
磁場センサは、しばしば、歯車歯および／または歯車スロットなど歯車機構を検出するために使用される。本出願における磁場センサは、一般に「歯車歯」センサと呼ばれる。歯車歯センサは、自動車適用例で、点火タイミング制御、燃料管理、および他の動作のためのエンジン制御に関する情報を提供するために使用される。
【０００４】
移動または通過する磁性物品を検出するためのいくつかの回路は、磁性物品のパワーアップおよび／またはゼロ速度へのパワーダウン時に、即座には正確な出力信号を提供しない。例えば、米国特許第６５２５５３１号に記載されている磁性物品検出器の１つのタイプでは、正デジタルアナログ変換器（ＰＤＡＣ）および負デジタルアナログ変換器（ＮＤＡＣ）が、磁場信号のそれぞれ正および負のピークを追跡して、磁場信号との比較用のしきい値信号を発生するのに使用する。しきい値信号が磁場信号の正および負のピークの関数であるこのタイプの検出器は、本明細書では走行モード検出器と呼ばれる。しかし、ＰＤＡＣおよびＮＤＡＣの出力は、数サイクルの信号（すなわち信号ピーク）が生じるまでは、磁場信号の正および負のピークの正確な表示ではないことがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ターゲット物体のパワーアップおよびゼロ速度へのパワーダウン時に、通過する磁性物品を検出するための１つの技法は、時としてトゥルーパワーオンステート（ＴＰＯＳ）検出器と呼ばれる追加の検出器を使用するものであり、この検出器は、走行モード検出器の前に正確な出力を提供する。ＴＰＯＳ検出器は、磁場信号を、固定された、しばしばトリムされたしきい値信号と比較するための比較器を含む。
【０００６】
磁性物品検出器出力信号を提供するためにＴＰＯＳ検出器を使用することから、検出器出力信号を提供するために走行モード検出器を使用することへの遷移が生じる時を決定するための様々な技法があり得る。一例では、遷移は、ＰＤＡＣ電圧とＮＤＡＣ電圧との間で所定の電圧分離が生じた後に行われる。
【課題を解決するための手段】
【０００７】
本発明によれば、磁性物品検出器は、周囲磁場に比例する磁場センサ信号を提供する磁場センサと、本明細書でトゥルーパワーオンステート（ＴＰＯＳ）検出器と呼ばれ、磁場センサ信号に応答して、通過する磁性物品を示す第１の出力信号を提供する第１の回路であって、第１の出力信号は、第１の時間間隔中に磁性物品検出器出力信号を提供する第１の回路と、本明細書では走行モード検出器と呼ばれ、磁場センサ信号に応答して、通過する磁性物品を示す第２の出力信号を提供する第２の回路であって、第２の出力信号は、第１の時間間隔に続く第２の時間間隔中に磁性物品検出器出力信号を提供する第２の回路とを含む。位相比較器が、第１および第２の出力信号に応答して、第１の出力信号と第２の出力信号との位相関係の変化を示す制御信号を提供し、出力スイッチが、制御信号に応答して、第１の出力信号または第２の出力信号の形で磁性物品検出器出力信号を提供する。
【０００８】
また、通過する磁性物品を検出するための方法であって、周囲磁場に比例する磁場信号を提供するステップと、第１の時間間隔にわたって、磁場信号に応答して第１の検出器出力信号を提供する第１の検出器によって、通過する磁性物品を検出するステップと、第１の時間間隔に続く第２の時間間隔にわたって、磁場信号に応答して第２の検出器出力信号を提供する第２の検出器によって、通過する磁性物品を検出するステップと、第１の検出器出力信号と第２の検出器出力信号との位相関係の変化に応答して第１の時間間隔から第２の時間間隔に遷移するステップとを含む方法が記載される。
【０００９】
この構成では、連続する検出間での位相ジャンプまたは位相誤差を低減することが望ましいので、ＴＰＯＳ検出器出力信号が磁性物品検出器出力信号を提供する時から走行モード検出器出力信号が磁性物品検出器出力信号を提供する時への遷移は、ＴＰＯＳ検出器による検出が走行モード検出器による検出の位相に近いときに生じる。歯車歯センサの文脈では、位相ジャンプまたは位相誤差は、後に続く回転時の特定の歯車歯エッジなど同じ機構の検出、および同じ回転での隣接する歯車歯など異なる機構の検出を含めた検出間の位相差を表す。一例として、異なる回転での同じ歯車歯の検出に関係付けられる位相誤差の場合、歯車歯の立ち上がりエッジが１２度の位置で生じ、次の回転時に同じ歯車歯の立ち上がりエッジが１２．２度で生じる場合、位相誤差または位相ジャンプは０．２度である。多くのエンジン制御ユニットが、位相誤差が数度以下であることを必要とする。
【００１０】
本発明のさらなる態様によれば、ＴＰＯＳ検出器は、磁場センサ信号に応答する第１の入力と、調節可能なＴＰＯＳしきい値信号に応答する第２の入力とを有する比較器を含む。一実施形態では、ＴＰＯＳしきい値信号は、第１の時間間隔の第１の部分の間、所定の固定されたレベルにあり、第１の時間間隔の第２の部分の間、ＴＰＯＳモードから走行モード動作への遷移に関連付けられる位相誤差を最小にするように調節される。好ましくは、ＴＰＯＳしきい値信号は、自動利得制御（ＡＧＣ）回路によって決定される増分によって調節される。
【００１１】
この構成では、走行モード検出器出力信号が正確であることが確定されると、ＴＰＯＳしきい値信号は、ＴＰＯＳ検出器と走行モード検出器とによる連続する検出に関連付けられる位相誤差を有利に減少するように増分的に調節される。ＡＧＣ回路に従ってＴＰＯＳしきい値増分のステップサイズを適応させることによって、ＴＰＯＳしきい値信号は、できるだけ短時間で調節され、それでも依然として位相誤差を許容限界よりも低く制限する。
【００１２】
また、通過する磁性物品を検出して、磁性物品検出器出力信号を提供するための装置であって、周囲磁場に比例する信号を提供する磁場センサと、磁場センサ信号に応答して、通過する磁性物品を示す第１の出力信号を提供する第１の回路であって、第１の出力信号が、第１の時間間隔中に磁性物品検出器出力信号を提供する第１の回路とを含む装置が記載される。第２の回路が、磁場センサ信号に応答して、通過する磁性物品を示す第２の出力信号を提供し、第２の出力信号は、第１の時間間隔に続く第２の時間間隔中に磁性物品検出器出力信号を提供する。第１の回路は、磁場センサ信号に応答する第１の入力と、調節可能なしきい値信号に応答する第２の入力と、第１の出力信号が提供される出力とを有する比較器を含む。
【００１３】
本発明の別の態様によれば、通過する磁性物品を検出し、磁性物品検出器出力信号を提供するための装置が、周囲磁場に比例する信号を提供する磁場センサと、磁場センサ信号に応答して、磁場センサ信号の利得を調節する自動利得制御回路と、比較器を備える検出器とを含む。比較器は、磁場センサ信号または磁場センサ信号の利得制御バージョンに応答する第１の入力と、自動利得制御回路に応答して調節可能であるしきい値信号に応答する第２の入力と、磁性物品検出器出力信号が提供される出力とを有する。
【００１４】
本発明のさらなる態様によれば、通過する磁性物品を検出するための装置が、周囲磁場に比例する信号を提供する磁場センサと、磁場センサ信号の正のピークを追跡するＰＤＡＣ信号を提供するように動作する正デジタルアナログ変換器（ＰＤＡＣ）と、磁場センサ信号の負のピークを追跡するＮＤＡＣ信号を提供するように動作する負デジタルアナログ変換器（ＮＤＡＣ）とを含む。また、磁場センサ信号に応答する第１の入力と、ＰＤＡＣ信号とＮＤＡＣ信号との差のパーセンテージであるしきい値信号に応答する第２の入力と、検出器出力信号が提供される出力とを有する比較器が提供される。ＰＤＡＣ信号は、磁場センサ信号の増加する正のピークに応答して増加し、ＰＤＡＣ信号は、正の更新しきい値信号よりも小さい、磁場センサ信号の所定数の正のピークが生じるのに応答して減少する。ＮＤＡＣ信号は、磁場センサ信号の減少する負のピークに応答して減少し、ＮＤＡＣ信号は、負の更新しきい値信号よりも大きい、磁場センサ信号の所定数の負のピークが生じるのに応答して増加する。
【００１５】
この構成では、ＰＤＡＣおよびＮＤＡＣ信号が、ピーク間磁場センサ信号の所望のパーセンテージを保つように更新され、しかし不要な信号更新を伴わない。
本発明の前述の特徴、および本発明自体は、以下の図面の詳細な説明からより完全に理解することができる。
【発明を実施するための最良の形態】
【００１６】
図１を参照すると、磁性物品検出器１０が、周囲磁場に比例する磁場センサ信号１６を提供する磁場センサ１４を含む。検出器１０は、磁性物品、例えば歯車１２の近傍に位置決めされ、それにより磁場センサ信号１６が磁性物品１２の輪郭を示す。検出器１０は、磁性物品１２が周囲磁場を通過するときに、磁性物品１２を示す検出器出力信号３８を提供し、ここでは、パルス列が、歯車歯１２ａ〜１２ｎのエッジを示す遷移を有する。
【００１７】
好ましくは、通過する磁性物品１２のある特定の機構の各検出は、磁場センサ信号１６で同じ点に生じる。磁性物品の異なる回転での同じ機構の検出、または同じ回転での異なる機構の検出の位相の変化は、検出器出力信号３８の位相の誤差またはジャンプと呼ばれ、自動車適用例におけるエンジン制御ユニットなど、検出器出力信号に依拠する制御ユニットに不利な影響を及ぼす可能性がある。例えば、異なる回転での同じ機構の検出に関係付けられる歯車歯センサの位相誤差の文脈では、第１の歯の立ち上がりエッジが１２度の歯車位置で生じ、次の回転時に同じ歯車歯の立ち上がりエッジが１２．２度で生じる場合、位相誤差または位相ジャンプは０．２度である。
【００１８】
検出器１０は、パワーアップ検出モードから走行検出モードへの遷移時に生じる検出器出力信号３８の位相誤差を減少するように設計され、磁場センサ信号１６に応答して、通過する磁性物品１２を示す第１の出力信号２８を提供する、本明細書ではトゥルーパワーオンステート（ＴＰＯＳ）と呼ばれる第１の回路２４と、磁場センサ信号１６に応答して、通過する磁性物品１２を示す第２の出力信号３０を提供する、本明細書では走行モード検出器と呼ばれる第２の回路２６とを含む。説明されるように、第１の出力信号２８は、第１の時間間隔中に検出器出力信号３８を提供し、第２の出力信号３０は、第１の時間間隔に続く第２の時間間隔中に検出器出力信号３８を提供する。
【００１９】
位相比較器または検出器３２が、第１および第２の出力信号２８、３０に応答して、第１の出力信号と第２の出力信号との位相関係の変化を示す位相検出器出力信号または制御信号３６を提供し、出力スイッチ３４が、制御信号３６に応答して、第１の出力信号または第２の出力信号の形で検出器出力信号３８を提供する。より詳細には、位相検出器出力信号３６は、ＴＰＯＳ検出器出力信号２８の立ち上がりエッジが走行モード検出器出力信号３０の立ち上がりエッジに先行するときには第１の論理レベルにあり、ＴＰＯＳ検出器出力信号２８の立ち上がりエッジが走行モード検出器出力信号３０の立ち上がりエッジに遅延するときには第２の論理レベルにある。また、説明されるように、制御信号３６は、図示されるようにＴＰＯＳ検出器２４に結合されて、ＴＰＯＳしきい値信号の調節に使用される。
【００２０】
自動利得制御（ＡＧＣ）回路２０が、磁場センサ信号１６の利得を調節して、本明細書ではＩＦＦ信号１８と呼ばれる信号の利得調節バージョンを提供する。したがって、例示実施形態では、走行モード検出器２６は、より直接的にＤＩＦＦ信号１８に応答する。以下に説明されるように、ＴＰＯＳ検出器２４は、信号２２を介してＡＧＣ回路２０に応答し、ＴＰＯＳしきい値信号の調節に使用される。
【００２１】
また、図２を参照すると、磁場センサ１４が、磁場感知素子４０を含む。感知素子４０は、ホール効果素子、垂直ホール効果素子、巨大磁気抵抗（ＧＭＲ）素子、異方性磁気抵抗（ＡＭＲ）素子、およびトンネル磁気抵抗（ＴＭＲ）素子を含めた、しかしそれらに限定されない当業者に知られている様々な形態を取ることがある。また、磁場感知素子４０は、単一の磁気応答素子を備えることがあり、または別法として、様々な構成で配置された複数の素子を備えることもある。例示実施形態では、磁場感知素子４０は、単一のホール効果素子である。
【００２２】
磁場感知素子４０によって提供される信号を処理するために、様々な回路および技法が使用されることがある。例示実施形態では、ホール効果素子４０からの信号が、ホール増幅器４２によって増幅され、ＤＣオフセットキャンセルのために加算ノード４４に提供される。ＤＣオフセットキャンセルのための様々な従来技法があり得る。例示実施形態では、５ビットオフセットトリムおよび３ビット温度補償トリム４８が提供され、これは、ヒューズで実装され、検出器１０の電圧レール内部でホール増幅器４０からの信号を中心とするように製造中にトリムされることがある。図示されるように、低域フィルタ５２が、加算ノード４４に結合されて、磁場センサ信号１６を提供する。
【００２３】
ＡＧＣ回路２０は、磁場センサ信号１６の利得を調節して、ＤＩＦＦ信号１８を提供する。より大きなエアギャップの設備では、磁場センサ信号１６は、より小さなエアギャップの設備の場合よりも大きさが小さい。一般に、さらなる処理および検出のために、磁場センサ信号１６のサイズを「正規化」することが有利である。このために、図示されるように、ＡＧＣ回路２０は、２段差動増幅器（ＤＤＡ）６０を含み、これは、差動磁場センサ信号１６と、調節可能な抵抗フィードバック素子６４とに応答する。フィードバック素子６４は、自動利得調節回路７０に応答して調節可能である。
【００２４】
自動利得調節回路７０を提供するために、より一般的には自動利得制御を提供するために、様々な方式があり得る。例示される実施形態では、回路７０は、ＤＩＦＦ信号１８をＡＧＣしきい値信号ＴＯＯ＿ＢＩＧと比較するため、および出力信号をワンショット７６に提供するための比較器７２を含む。ワンショット７６は、カウンタ７４を制御し、カウンタ７４は、ＤＩＦＦ信号１８がＡＧＣしきい値信号のレベルを超える度に増分される。カウンタ出力２２は、抵抗器制御回路７８を介して素子６４の抵抗を制御するために使用される。
【００２５】
動作時、素子６４の抵抗は、初めに、磁場信号１６に最大利得を提供するように設定される。得られるＤＩＦＦ信号１８が、クリッピングを示すＴＯＯ＿ＢＩＧ信号よりも大きい場合、比較器７２の出力は遷移して、ワンショット７６がパルスを提供してカウンタ７４を増分する。増分されたカウンタ出力２２は、抵抗器制御回路７８に提供されて、磁場信号１６の大きさが減少されるように抵抗器６４を調節する。ＤＩＦＦ信号とＴＯＯ＿ＢＩＧとのこの比較は、パワーアップ、検出器１０のリセット、または最初の歯車回転（すなわちゼロ速度）に続いて、所定数の歯車歯が通過するまで行われる。例示実施形態では、ＡＧＣ回路２０は、３つの歯車歯、すなわち６つの歯車歯エッジが検出器１０を通過するまでアクティブであり、その後、抵抗器６４の値は一定のままである。
【００２６】
ＡＧＣ操作が終了すると、ＡＧＣカウンタ７４の出力信号２２は、ＡＧＣプロセス中にどれだけ多くの利得減少または減分が生じたか（すなわち、どれだけ多くのワンショットパルスが生じたか）を表す固定値に留まる。例えば、大きなエアギャップの場合、利得減分が生じないことがあり、それにより、カウンタ出力２２を、例示の４ビットカウンタ実施形態では値００００に留まらせる。一方、小さなエアギャップの場合、数回の利得減分が生じることがあり、それにより、カウンタ出力２２を、ＡＧＣ中に生じる利得減分の数に対応する値に留まらせる。説明されるように、ＡＧＣカウンタ出力信号２２は、ＴＰＯＳ検出器２４に結合されて、ＴＰＯＳしきい値信号の調節に使用される。
【００２７】
知られているように、差動素子および差動信号の使用は、コモンモード雑音低減のために有利となることがある。例示実施形態では、図示されるように、ＡＧＣ回路２０の前の素子および信号は差動的であり、利得段階２０後、ＤＩＦＦ信号１８などの素子および信号はシングルエンドされる。しかし、そのような設計選択は、特定の回路仕様に基づいており、様々な要件に見合うように容易に変えることができることを当業者は理解されよう。
【００２８】
ＴＰＯＳ検出器出力信号２８は、例えばパワーアップまたは検出器１０のリセットに続いて、第１の時間間隔にわたって検出器出力信号３８を提供する。これは、明らかになるように、走行モード検出器出力信号３０（本明細書では、別法としてＰＯＳＣＯＭＰ信号３０と呼ばれる）が、少なくともＡＧＣプロセスが完了されるまでは正確なターゲット検出を提供しないことがあるからである。
【００２９】
ＴＰＯＳ検出器２４は、磁場センサ信号１６に応答する第１の入力（または、例示実施形態の場合には差動入力の対）と、しきい値信号８４に応答する第２の入力（やはり、ここでは差動入力の対）とを有する比較器８０を含む。ＴＰＯＳしきい値信号８４は、初めに所定のレベルに設定され、走行モード検出器出力信号３０が正確であることが確定されると、位相誤差を減少するように、その所定のレベルから調節される。より詳細には、ＴＰＯＳしきい値信号８４は、第１の時間間隔の第１の部分の間に所定のレベルにあり、第１の時間間隔の第２の部分の間に調節されて、ＴＰＯＳ検出器によるエッジ検出と走行モード検出器によるエッジ検出との位相誤差を最小にする。
【００３０】
ＴＰＯＳしきい値信号８４が初めに設定される所定のレベルは、エアギャップおよび他の公差に関わらず、各歯車歯１２ａ〜１２ｎでの切換えを保証するように選択される。これは、図示されるように、デジタルアナログ変換器（ＤＡＣ）９４に結合されたＴＰＯＳトリム９２によって実現されることがある。製造中、検出器１０は、ターゲットまたは歯車１２が最大指定エアギャップで位置決めされた状態で試験され、ＴＰＯＳ検出器出力信号２８は、各歯車歯での切換えを保証するように監視される。次いで、抵抗器ネットワークでのヒューズが選択的に飛ばされて、エアギャップに関わらず各歯車歯での切換えを保証するＴＰＯＳしきい値信号８４に関する電圧レベルを提供する。１つの例示実施形態では、ＴＰＯＳしきい値信号８４は、初めに５０ミリボルト程度の値に設定される。
【００３１】
ＴＰＯＳしきい値信号８４は、走行モード検出器出力信号３０が正確になるまで、第１の時間間隔の第１の部分にわたって所定のレベルに留まり、それに続いて、ＴＰＯＳしきい値信号は、第１の時間間隔の第２の部分の間に調節される。走行モード検出器出力信号３０が正確であること、したがってＴＰＯＳ検出器による検出と走行モード検出器による検出との位相誤差を最小にするようにＴＰＯＳしきい値信号８４が調節されるべきであることを確定するために、様々な方式があり得る。１つの例示実施形態では、第１の時間間隔の第１の部分は、所定数の歯車歯検出の後に（すなわち、ＴＰＯＳ検出器出力信号２８で所定数の遷移が生じた後に）終了する。例えば、一実施形態では、ＴＰＯＳ検出器出力信号遷移の所定数は１０であり、ＡＧＣがアクティブである６つの遷移（すなわち３つの歯車歯）と、その後の４つの遷移（すなわち２つの歯車歯）とに対応して、走行モード検出器出力信号３０が正確であることを保証する。
【００３２】
図３を参照すると、例示の磁場センサ信号１６が図示される。図２から明らかであるように、磁場センサ信号１６は差動信号である。しかし、本発明の例示を容易にするために、図３Ａでは、信号１６がシングルエンド形式で示されている。また、図３Ａには、ＴＰＯＳしきい値信号８４も示されている。図示されるように、ＴＰＯＳしきい値信号８４は、走行モード検出器出力信号が正確になるまで、第１の時間間隔、すなわち時間ｔ０から時間ｔ２までのうちの第１の部分、すなわち時間ｔ０から時間ｔ１までにわたって所定のレベルにある。
【００３３】
また、図３Ｂを参照すると、ＴＰＯＳ検出器出力信号２８が示される。例示実施形態では、図示されるように、ＴＰＯＳ出力信号２８は、磁場センサ信号１６がＴＰＯＳしきい値信号８４よりも大きいときには論理ハイレベルにあり、磁場センサ信号１６がＴＰＯＳしきい値信号８４よりも小さいときには論理ローレベルにある。
【００３４】
例示の走行モード検出器２６が、図２Ａに関連して図示されて説明される。ＤＩＦＦ信号１８が、第１の比較器２００の非反転入力と、第２の比較器２０４の反転入力とに印加される。図示されるように、比較器２００および２０４の出力信号は、それぞれ入力信号ＧＴ＿ＰＤＡＣ２５８およびＬＴ＿ＮＤＡＣ２６０を同期論理回路２０８に提供し、同期論理回路２０８は、カウンタ２１４および２３０に制御信号を提供する。
【００３５】
より詳細には、論理回路２０８は、カウント方向を制御するために、カウンタ２１４のＵＰＤＮ入力にｐ＿ｕｐｄｎ信号２６２を提供する。明らかになるように、ｐ＿ｕｐｄｎ信号２６２は通常、カウンタ２１４をカウントアップさせる。しかし、いくつかの条件の下では、ｐ＿ｕｐｄｎ２６２は、単一クロックサイクルに関してカウンタ２１４をカウントダウンさせる。カウンタ２１４は、システムクロック信号ＣＬＫによってクロックされる。ｐ＿ｈｏｌｄ信号２６４が、カウンタ２１４のＨＯＬＤ入力に結合される。カウンタ出力は、ＨＯＬＤ入力信号が第１の論理レベルにあるときには一定に保たれ（すなわち、カウンタが使用不可にされ）、ＨＯＬＤ入力信号が第２の論理レベルにあるときには解放される（すなわち、カウンタが使用可能にされる）。例示実施形態では、カウンタ２１４は、ＨＯＬＤ入力がローであるときに使用可能にされる６ビットカウンタである。カウンタ２１４は、ＡＧＣカウンタ７４（図２）が増分されるときは常にリセットされるように、ＡＧＣ回路２０に応答してＤＡＣ＿ＲＥＳＥＴ＿Ｎ信号によってリセットされる。
【００３６】
カウンタ２１４の出力は、正デジタルアナログ変換器（ＰＤＡＣ）１００の入力に結合される。ＰＤＡＣ１００の出力は、バッファ２２４によってバッファリングされて、ＰＤＡＣ信号、ここでは電圧１０２を提供し、これは、ＤＩＦＦ信号１８の正のピークを追跡する。
【００３７】
比較器２００と、カウンタ２１４と、ＰＤＡＣ１００と、バッファ２２４とが、検出器回路の「正の部分」を構成する。図示されるように、検出器２６の「負の部分」も同様に構成される。より詳細には、論理回路２０８は、カウント方向を制御するために、カウンタ２３０のＵＰＤＮ入力にｎ＿ｕｐｄｎ信号２６６を提供する。明らかになるように、ｎ＿ｕｐｄｎ信号２６６は通常、カウンタ２３０をカウントダウンさせる。しかし、いくつか条件の下では、ｎ＿ｕｐｄｎ信号２６６は、単一クロックサイクルに関してカウンタ２３０をカウントアップさせる。カウンタ２３０は、システムクロック信号ＣＬＫによってクロックされる。ｎ＿ｈｏｌｄ信号２６８が、カウンタ２３０のＨＯＬＤ入力に結合される。カウンタ出力は、ＨＯＬＤ入力信号が第１の論理レベルにあるときには一定に保たれ（すなわち、カウンタが使用不可にされ）、ＨＯＬＤ入力信号が第２の論理レベルにあるときには解放される（すなわちカウンタが使用可能にされる）。例示実施形態では、カウンタ２３０は、ＨＯＬＤ入力がローであるときに使用可能にされる６ビットカウンタである。カウンタ２３０は、ＡＧＣカウンタ７４（図２）が増分されるときは常にＤＡＣ＿ＲＥＳＥＴ＿Ｎ信号によってリセットされる。
【００３８】
カウンタ２３０の出力は、負デジタルアナログ変換器（ＮＤＡＣ）１０４の入力に結合される。ＮＤＡＣ１０４の出力は、バッファ２３６によってバッファリングされて、ＮＤＡＣ信号、ここでは電圧１０６を提供し、これは、ＤＩＦＦ信号１８の負のピークを追跡する。
【００３９】
説明されるように、バッファリングされたＰＤＡＣおよびＮＤＡＣ電圧は、直列結合された抵抗器１０８、１１２、１１４、および１１６を備える抵抗分割回路に結合されて、走行モードしきい値信号ＴＨＲＥＳＨＨＩおよびＴＨＲＥＳＨＬＯを発生する。
【００４０】
走行モードしきい値信号ＴＨＲＥＳＨＨＩおよびＴＨＲＥＳＨＬＯはそれぞれ、ＰＤＡＣ電圧とＮＤＡＣ電圧との差のパーセンテージであり、すなわち、ピーク間ＤＩＦＦ信号１８のパーセンテージである。例示実施形態では、説明されるように、検出器２６は、特定のしきい値基準が満たされるかどうかによって、しきい値信号ＴＨＲＥＳＨＨＩおよびＴＨＲＥＳＨＬＯを３つの異なるしきい値信号レベルの１つで使用して、ヒステリシスを提供される。３つの異なるしきい値信号レベルは、それぞれ抵抗器１０８と１１２との間、抵抗器１１２と１１４との間、および抵抗器１１４と１１６との間の回路ノードで信号１４０、１４８、および１４４によって確立される、ピーク間ＤＩＦＦ信号の３つの異なるパーセンテージに対応する。
【００４１】
１つの例示実施形態では、上側しきい値レベル１４０が、ピーク間ＤＩＦＦ信号の約７５％であり、第２の中央しきい値レベル１４８が、ピーク間ＤＩＦＦ信号の約５０％であり、第３の下側しきい値レベル１４４が、ピーク間ＤＩＦＦ信号の約２５％である。図示されるように、スイッチ１２４ａ〜１２４ｄが、３つのしきい値レベルの１つを比較器１２８および１３０に印加するように構成されて制御される。より詳細には、スイッチ１２４ａは、比較器１２８のＣＯＭＰＨＩ出力信号の反転バージョン、すなわち信号ＣＯＭＰＨＩＮによって制御され、スイッチ１２４ｂは、ＣＯＭＰＨＩ信号によって制御される。この構成では、ＣＯＭＰＨＩ信号の状態に応じて、上側しきい値レベルまたは中央しきい値レベルが、ＤＩＦＦ信号との比較のために比較器１２８の反転入力に印加されて、ＣＯＭＰＨＩ信号を提供する。同様に、スイッチ１２４ｃは、比較器１３０のＣＯＭＰＬＯ出力信号の反転バージョン、すなわち信号ＣＯＭＰＬＯＮによって制御され、スイッチ１２４ｄは、ＣＯＭＰＬＯ信号によって制御される。この構成では、ＣＯＭＰＬＯ信号の状態に応じて、中央しきい値レベルまたは下側しきい値レベルが、ＤＩＦＦ信号との比較のために比較器１３０の反転入力に印加されて、ＣＯＭＰＬＯ信号を提供する。
【００４２】
図示されるように、排他的ＯＲ（ＸＯＲ）ゲート１３２が、ＣＯＭＰＨＩおよびＣＯＭＰＬＯ信号に応答して、信号１３４をＤフリップフロップ１３６のクロック入力に提供する。図示されるように、フリップフロップ１３６へのＤ入力は、ＱＮ出力に結合され、Ｑ出力でＰＯＳＣＯＭＰ信号３０が提供される。図示されるように、フリップフロップ１３６への設定入力は、ＣＯＭＰＨＩおよびＣＯＭＰＬＯ信号に応答するＡＮＤゲート１５０によって制御され、フリップフロップ１３６のリセット入力は、ＣＯＭＰＨＩおよびＣＯＭＰＬＯ信号に応答するＮＯＲゲート１５４によって制御される。
【００４３】
検出器２６のヒステリシス動作が、図４〜４Ｆに関連して説明される。図４は、ＴＨＲＥＳＨＨＩ信号およびＴＨＲＥＳＨＬＯ信号に関係して、例示のＤＩＦＦ信号１８を示す。図４Ａは、ＸＯＲゲート１３２の出力信号１３４を示し、図４Ｂは、比較器１２８の出力でのＣＯＭＰＨＩ信号を示し、図４Ｃは、比較器１３０の出力でのＣＯＭＰＬＯ信号を示す。ＡＮＤゲート１５０の設定出力が図４Ｄに示され、ＮＯＲゲート１５４のリセット出力が図４Ｅに示される。得られる走行モード検出器出力信号、すなわちＰＯＳＣＯＭＰ信号３０が図４Ｆに示される。
【００４４】
動作時、ＤＩＦＦ信号１８が外側しきい値レベル１４０または１４４を通過する（すなわち、外側しきい値基準を満たす）場合、当該のしきい値信号ＴＨＲＥＳＨＨＩおよびＴＨＲＥＳＨＬＯは、中央しきい値レベル１４８、ここではピーク間ＤＩＦＦ信号の５０％に設定される。例えば、ＤＩＦＦ信号が上側しきい値レベル１４０を通過するとき、スイッチ１２４ｂが閉じられて、ＴＨＲＥＳＨＨＩ信号を中央しきい値レベル１４８に設定し、ＤＩＦＦ信号が下側しきい値レベル１４４を通過するとき、スイッチ１２４ｃが閉じられて、ＴＨＲＥＳＨＬＯ信号を中央しきい値レベル１４８に設定する。したがって、時間ｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６、ｔ８、ｔ９、ｔ１０、ｔ１１、ｔ１３、ｔ１４、ｔ１５、およびｔ１６で、ＴＨＲＥＳＨＨＩ信号とＴＨＲＥＳＨＬＯ信号との両方が中央しきい値レベル１４８にあり、それにより、ＤＩＦＦ信号１８が中央しきい値信号１４８と交差するときに走行モード検出器出力信号３０を遷移させる。
【００４５】
別法として、ＤＩＦＦ信号１８が外側しきい値信号１４０、１４４と交差しない場合、スイッチ１２４ａおよび１２４ｄが閉じられ、それにより、ＴＨＲＥＳＨＨＩ信号を上側しきい値レベル１４０に設定し、ＴＨＲＥＳＨＬＯ信号を下側しきい値レベル１４４に設定して、そのようなＤＩＦＦ信号条件の下でヒステリシスを提供する。例えば、検出器出力信号遷移が時間ｔ６で生じた後、ＤＩＦＦ信号１８は、下側しきい値信号１４４と交差しない。この条件は、ＴＨＲＥＳＨＨＩ信号が上側しきい値信号レベル１４０に設定されるようにする。同様に、検出器出力信号遷移が時間ｔ１１で生じた後、ＤＩＦＦ信号１８は、上側しきい値信号１４０と交差しない。この条件は、ＴＨＲＥＳＨＬＯ信号が下側しきい値信号レベル１４４に設定されるようにする。
【００４６】
上述のヒステリシス方式は、有利には、５０％、すなわち中央しきい値レベルでの切換えを提供し、それにより、外側しきい値基準が満たされるとき、通常の動作条件の下で、より高精度の切換えを提供する。一方、ＤＩＦＦ信号が外側しきい値基準を満たさないとき、ヒステリシスが提供され、それにより、有利には雑音および振動に対する耐性を提供する。
【００４７】
再び図２Ａを参照すると、好ましくは、走行モードしきい値信号レベル１４０、１４４、および１４８は、ＤＩＦＦ信号の変動に関わらずピーク間ＤＩＦＦ信号の所望のパーセンテージに留まるように更新される。このために、更新制御器１２６および同期論理回路２０８が提供される。例示実施形態では、図２Ｂおよび２Ｃに関連してさらに説明されるように、更新制御器１２６および同期論理回路２０８は、不要な更新イベントを減少する、またはなくすために、大きさが減少するピーク間ＤＩＦＦ信号変化に関する更新（すなわち「内向きの」更新）が制限される方式を実施する。ＰＤＡＣ電圧１０２およびＮＤＡＣ電圧１０６を更新するために、上で言及した米国特許第６５２５５３１号に記載されるものなど代替の方式が使用されることもあることを当業者は理解されよう。
【００４８】
また、図２Ｂを参照すると、図２Ａの更新制御器１２６に関する例示実施形態が図示され、ＰＯＳＣＯＭＰ信号３０、ＰＤＡＣ信号１０２、およびＤＩＦＦ信号１８に応答してＣｏｕｎｔ＿ＰＤＡＣ＿Ｄｏｗｎ信号２５２を発生する正の部分２５０を含む。図示されるように、負の回路部分２７０は、ＰＯＳＣＯＭＰ信号３０、ＮＤＡＣ信号１０６、およびＤＩＦＦ信号１８に応答してＣｏｕｎｔ＿ＮＤＡＣ＿Ｕｐ信号２５４を発生する。
【００４９】
回路部分２５０は、カウンタ２７４を含み、カウンタ２７４は、ＰＯＳＣＯＭＰ信号３０の反転バージョンによってクロックされ、比較器２８４の出力信号によってリセットされる。カウンタ２７４は、Ｃｏｕｎｔ＿４出力信号２７６を提供し、この信号２７６は、所定数の正のクロック信号エッジ（すなわち、ＰＯＳＣＯＭＰ信号３０の負のエッジ）が生じたときにハイになる。例示実施形態では、正のクロック信号エッジの所定数が４である。しかし、この数は容易に変えることができることを理解されよう。抵抗器２８６および電流源２８０によって確立される、ＰＤＡＣ信号１０２よりも下の所定のオフセット電圧にある正の更新しきい値信号ＰＤＡＣ−ΔｖをＤＩＦＦ信号１８が超えるときに、比較器２８４は、ハイになる出力信号を提供する。図示されるように、カウンタ２７４の出力信号２７６は、ＡＮＤゲート２８８の入力に結合され、ＡＮＤゲート２８８への第２の入力は、ＰＯＳＣＯＭＰ信号３０によって提供される。
【００５０】
また、図２Ｄの例示のＤＩＦＦ信号１８、ＰＤＡＣ信号１０２、およびＰＤＡＣ−Δｖ信号を参照すると、ＰＤＡＣ信号１０２は、ＰＤＡＣ−ΔＶ信号レベルよりも低いＤＩＦＦ信号の４つの正のピークが生じると（すなわち、ＰＯＳＣＯＭＰ信号の４つの負の遷移が生じて、Ｃｏｕｎｔ＿４信号２７６をハイにさせると）、１ＰＤＡＣ増分ずつ低下される（すなわち、Ｃｏｕｎｔ＿ＰＤＡＣ＿Ｄｏｗｎ信号２５２がハイになる）。例えば、時間ｔ２およびｔ３で、Ｃｏｕｎｔ＿４信号２７６がＰＯＳＣＯＭＰ信号の正のエッジでハイになるので、ＰＤＡＣ信号１０２が１ＤＡＣ増分ずつ低下される。しかし、例えば時間ｔ１で生じるようにＰＤＡＣ信号がＰＤＡＣ−Δｖレベルを超えると、カウンタ２７４がリセットされ、ＰＤＡＣ信号が再び低下される前に、ＤＩＦＦ信号の別の４つの正のピークがＰＤＡＣ−Δｖ信号を超えなければならない。このようにすると、連続するＤＩＦＦ信号の所定数の正のピークがＰＤＡＣ−ΔＶ信号レベルを下回るときにのみＰＤＡＣ信号が低減されるので、ＰＤＡＣ信号の制限された「内向きの」更新が実現される。
【００５１】
ＰＤＡＣ信号１０２の「外向きの」更新は制限を受けずに生じる。すなわち、例えば時間ｔ０で示されるように、ＤＩＦＦ信号１８がＰＤＡＣ信号１０２を超える度にＰＤＡＣ信号が増加される。
【００５２】
ＰＤＡＣ回路部分２５０と同様に、ＮＤＡＣ回路部分２７０は、カウンタ２９０を含み、カウンタ２９０は、ＰＯＳＣＯＭＰ信号３０によってクロックされ、比較器２９８の出力信号によってリセットされる。カウンタ２９０は、Ｃｏｕｎｔ＿４出力信号２８８を提供し、この信号２８８は、ＰＯＳＣＯＭＰ信号３０の所定数の正のエッジ、例えば例示される実施形態では４つの正のエッジが生じるときにハイになる。比較器２９８は出力信号を提供し、ＤＩＦＦ信号１８が低下して、抵抗器２９２および電流源２９６によって確立される、ＮＤＡＣ信号１０６よりも上の所定のオフセット電圧にある負の更新しきい値信号ＮＤＡＣ＋Δｖを下回るときに、出力信号はハイになる。図示されるように、カウンタ２９０の出力は、ＡＮＤゲート３００の入力に結合され、ＡＮＤゲート３００への第２の入力は、反転器２９４の出力でＰＯＳＣＯＭＰ信号３０の反転バージョンによって提供される。
【００５３】
また、図２Ｅの例示のＤＩＦＦ信号１８、ＮＤＡＣ信号１０６、およびＮＤＡＣ＋Δｖ信号を参照すると、ＮＤＡＣ信号１０６は、ＮＤＡＣ＋ΔＶ信号レベルよりも大きいＤＩＦＦ信号の４つの負のピークが生じると（すなわち、ＰＯＳＣＯＭＰ信号の４つの正の遷移が生じて、Ｃｏｕｎｔ＿４信号２８８をハイにさせると）、１ＮＤＡＣ増分ずつ増加される（すなわち、Ｃｏｕｎｔ＿ＮＤＡＣ＿Ｕｐ信号２５４がハイになる）。例えば、時間ｔ２およびｔ３で、Ｃｏｕｎｔ＿４信号２８８がＰＯＳＣＯＭＰ信号の正のエッジでハイになるので、ＮＤＡＣ信号１０６が１ＤＡＣ増分ずつ上昇される。しかし、例えば図２Ｅの時間ｔ１で生じるように、ＮＤＡＣ信号が低下してＮＤＡＣ＋Δｖレベルを下回ると、カウンタ２９０がリセットされ、ＮＤＡＣ信号が再び増加される前に、ＤＩＦＦ信号の別の４つの連続する負のピークがＮＤＡＣ＋Δｖ信号を超えなければならない。このようにすると、連続するＤＩＦＦ信号の所定数の負のピークがＮＤＡＣ＋Δｖ信号レベルを超えるときにのみＮＤＡＣ信号が増加されるので、ＮＤＡＣ信号の制限された「内向きの」更新が実現される。
【００５４】
ＮＤＡＣ信号１０６の「外向きの」更新は制限を受けずに生じる。すなわち、例えば時間ｔ０で示されるように、ＤＩＦＦ信号１８が低下してＮＤＡＣ信号１０６を下回る度にＮＤＡＣ信号が減少される。
【００５５】
また、図２Ｃを参照すると、図２Ａの同期論理回路２０８の例示実施形態が示される。同期回路２０８は、カウンタ２１４、２３０の動作をクロック信号ＣＬＫに同期させる。このために、論理回路２０８は、ｐ＿ｈｏｌｄ信号２６４およびｐ＿ｕｐｄｎ信号２６２を発生するＰＤＡＣ部分３３０と、ｎ＿ｈｏｌｄ信号２６８およびｎ＿ｕｐｄｎ信号２６６を発生するＮＤＡＣ部分３５０とを含む。
【００５６】
クロック信号ＣＬＫの周波数の２倍の周波数をここでは有するクロック信号ＣＬＫ’が、以下のように、いくつかのカウンタ制御信号を同期させるために使用される。図示されるように、ｐ＿ｈｏｌｄおよびｎ＿ｈｏｌｄ信号を同期させるために、ＣＬＫ＿ＨＯＬＤ信号が、ＣＬＫ’信号の１つおきの立ち下がりエッジで生じるように発生され、ｐ＿ｕｐｄｎおよびｎ＿ｕｐｄｎ信号を同期させるために、ＣＬＫ＿ＨＯＬＤ信号が、ＣＬＫ’信号の、先の立ち下がりエッジと互い違いの１つおきの立ち下がりエッジで生じるように発生される。ＡＧＣ操作が終了すると、すなわち例えば３つの歯車歯が通過すると、ＵＰＤＡＴＥ＿ＥＮ信号は、ＰＤＡＣおよびＮＤＡＣ信号を更新できるようにする。
【００５７】
論理回路２０８のＰＤＡＣ部分３３０は、ＡＮＤゲート３３４によって提供される入力と、ＣＬＫ＿ＨＯＬＤ信号に応答するクロック入力と、ＤＡＣ＿ＲＥＳＥＴ＿Ｎ信号によって提供されるリセット入力とを有するラッチ３３２を含み、出力でｐ＿ｈｏｌｄ信号２６４を提供する。図示されるように、ＡＮＤゲート３３４は、ＧＴ＿ＰＤＡＣ信号２５８およびＣｏｕｎｔ＿ＰＤＡＣ＿Ｄｏｗｎ信号２５２に応答する。
【００５８】
動作時、Ｃｏｕｎｔ＿ＰＤＡＣ＿Ｄｏｗｎ２５２がローであり（ＰＤＡＣ−Δｖ信号レベルよりも小さいＤＩＦＦ信号の４つの正のピークが生じなかったことを示す）、ＰＤＡＣがＤＩＦＦよりも大きい（ＧＴ＿ＰＤＡＣがハイである）とき、ラッチ３３２への入力はハイであり、それにより、ＣＬＫ＿ＨＯＬＤ信号の次の立ち上がりエッジでｐ＿ｈｏｌｄ信号２６４をハイにさせて、カウンタ２１４の値を保ち、それによりＰＤＡＣ信号１０２の更新を妨げる。一方、Ｃｏｕｎｔ＿ＰＤＡＣ＿Ｄｏｗｎ信号２５２がハイであり（ＰＤＡＣ−Δｖ信号レベルよりも小さいＤＩＦＦ信号の４つの正のピークが生じたことを示す）、ＰＤＡＣ信号がＤＩＦＦ信号よりも小さい（ＧＴ＿ＰＤＡＣがローである）とき、ＣＬＫ＿ＨＯＬＤ信号の次の立ち上がりエッジでｐ＿ｈｏｌｄ信号２６４がローになり、カウンタ２１４が解放され、したがってカウントを行うようにする。
【００５９】
ＰＤＡＣ部分３３０の第２のラッチ３４０は、ＮＡＮＤゲート３４２によって提供される入力と、ＣＬＫ＿ＵＰＤＮ信号に応答するクロック入力と、ＤＡＣ＿ＲＥＳＥＴ＿Ｎ信号によって提供されるリセット入力とを有し、出力でｐ＿ｕｐｄｎ信号２６２を提供する。図示されるように、ＮＡＮＤゲート３４２は、ＵＰＤＡＴＥ＿ＥＮ信号およびＣｏｕｎｔ＿ＰＤＡＣ＿Ｄｏｗｎ信号２５２に応答する。
【００６０】
動作時、Ｃｏｕｎｔ＿ＰＤＡＣ＿Ｄｏｗｎ信号２５２がハイであり（ＰＤＡＣ−Δｖ信号レベルよりも小さいＤＩＦＦ信号の４つの正のピークが生じたことを示す）、ＵＰＤＡＴＥ＿ＥＮ信号がハイである（ＡＧＣ操作が終了しているのでＤＡＣが自由に更新できることを示す）とき、ラッチ３４０への入力はローであり、それにより、ＣＬＫ＿ＵＰＤＮ信号の次の立ち上がりエッジでｐ＿ｕｐｄｎ信号２６２をローにさせる。ローのｐ＿ｕｐｄｎ信号２６２は、例えば図２Ｄの時間ｔ２およびｔ３で生じるように、カウンタ２１４をカウントダウンさせる。全ての他の条件の下で、ラッチ入力およびｐ＿ｕｐｄｎ信号２６２はハイに留まり、それによりカウンタ２１４の方向をカウントアップにして、図２Ｄの時間ｔ０で示されるように、ＰＤＡＣ１００が外向きの増加方向でＤＩＦＦ信号を自由に追跡できるようにする。
【００６１】
同期論理回路２０８のＮＤＡＣ部分３５０は、以下のように、ＰＤＡＣ部分と同様に動作する。ラッチ３５２は、ＡＮＤゲート３５４の出力に結合された入力と、ＣＬＫ＿ＨＯＬＤ信号に応答するクロック入力と、ＤＡＣ＿ＲＥＳＥＴ＿Ｎ信号によって提供されるリセット入力とを設けられ、出力でｎ＿ｈｏｌｄ信号２６８を提供する。図示されるように、ＡＮＤゲート３５４は、ＬＴ＿ＮＤＡＣ信号２６０およびＣｏｕｎｔ＿ＮＤＡＮ＿Ｕｐ信号２５４に応答する。
【００６２】
動作時、Ｃｏｕｎｔ＿ＮＤＡＣ＿Ｕｐ信号２５４がローであり（ＮＤＡＣ＋ΔＶ信号レベルよりも大きいＤＩＦＦ信号の４つの負のピークが生じなかったことを示す）、ＮＤＡＣ信号１０６がＤＩＦＦ信号よりも小さい（ＬＴ＿ＮＤＡＣがハイである）とき、ラッチ３５２への入力はハイであり、それにより、ＣＬＫ＿ＨＯＬＤ信号の次の立ち上がりエッジでｎ＿ｈｏｌｄ信号２６８をハイにさせて、カウンタ２３０の値を保ち、それによりＮＤＡＣ信号１０６の更新を妨げる。一方、Ｃｏｕｎｔ＿ＮＤＡＣ＿Ｕｐ信号２５４がハイであり（ＮＤＡＣ＋ΔＶ信号レベルよりも大きいＤＩＦＦ信号の４つの負のピークが生じたことを示す）、ＮＤＡＣ信号がＤＩＦＦ信号よりも大きい（ＬＴ＿ＮＤＡＣがローである）とき、ＣＬＫ＿ＨＯＬＤ信号の次の立ち上がりエッジでｎ＿ｈｏｌｄ信号２６８がローになり、カウンタ２３０が解放され、したがってカウントを行うようにする。
【００６３】
ＮＤＡＣ部分３５０の第２のラッチ３５８は、ＮＡＮＤゲート３６０によって提供される入力と、ＣＬＫ＿ＵＰＤＮ信号に応答するクロック入力と、ＤＡＣ＿ＲＥＳＥＴ＿Ｎ信号によって提供されるリセット入力とを有し、出力でｎ＿ｕｐｄｎ信号２６６を提供する。図示されるように、ＮＡＮＤゲート３６０は、ＵＰＤＡＴＥ＿ＥＮ信号およびＣＯＵＮＴ＿ＮＤＡＣ＿Ｕｐ信号２５４に応答する。
【００６４】
動作時、Ｃｏｕｎｔ＿ＮＤＡＣ＿Ｕｐ信号２５４がハイであり（ＮＤＡＣ＋ΔＶ信号レベルよりも大きいＤＩＦＦ信号の４つの負のピークが生じたことを示す）、ＵＰＤＡＴＥ＿ＥＮ信号がハイである（ＡＧＣ操作が終了しているのでＤＡＣが自由に更新できることを示す）とき、ラッチ３５８への入力はローであり、それにより、ＣＬＫ＿ＵＰＤＮ信号の次の立ち上がりエッジでｎ＿ｕｐｄｎ信号２６６をローにさせる。ローのｐ＿ｕｐｄｎ信号２６６は、例えば図２Ｅの時間ｔ２およびｔ３で生じるように、カウンタ２３０をカウントアップさせる。全ての他の条件の下で、ラッチ入力およびｎ＿ｕｐｄｎ信号２６６はハイに留まり、それによりカウンタ２３０の方向をカウントダウンにして、図２Ｅの時間ｔ０で示されるように、ＮＤＡＣ１０４が外向きの減少方向でＤＩＦＦ信号を自由に追跡できるようにする。
【００６５】
上述の走行モード検出器２６の代わりに、様々なタイプの検出器が使用されることがあることを当業者は理解されよう。一例として、ピーク参照検出器が使用されることがあり、その際、しきい値信号は、ＤＩＦＦ信号の正および負のピークから所定のオフセットの位置にあり、したがって、ＤＩＦＦ信号がその正および負のピークから所定のオフセットずれて低下したときに検出器出力信号が遷移する。
【００６６】
検出器出力信号３８にヒステリシスを提供するため、またピーク間ＤＩＦＦ信号の所望のパーセンテージに留まるようにしきい値信号を更新するために、他の方式があり得ることも理解されたい。代替のヒステリシス方式と代替のしきい値更新方式との両方の例が、上で言及された米国特許第６５２５５３１号に記載される。
【００６７】
次に図３Ｂおよび３Ｃを参照すると、走行モード検出器２６に関連付けられる波形が図示される。特に、図３Ｃは、図３の磁場センサ信号１６に対するＡＧＣ操作から生じるＤＩＦＦ信号１８と、ＰＤＡＣ信号１０２と、ＮＤＡＣ信号１０６と、走行モードしきい値信号１２２とを示す。図２Ａの上述の走行モード検出器２６に関して、２つの走行モードしきい値信号、すなわちＴＨＲＥＳＨＨＩおよびＴＨＲＥＳＨＬＯが存在し、それらはそれぞれ、任意の所与の時間に２つのしきい値信号レベルの一方にあることを当業者は理解されよう。他の実施形態では、様々な信号レベルを仮定することによってヒステリシスを提供する単一の走行モードしきい値信号が存在することがある。例えば、上で言及された米国特許第６５２５５３１号では、しきい値信号Ｖｔｈは、ＤＩＦＦ信号がしきい値信号よりも高いときにピーク間ＤＩＦＦ信号の第１のパーセンテージに対応する第１の信号レベルにあり、またはＤＩＦＦ信号がしきい値信号よりも低いときにピーク間ＤＩＦＦ信号の第２のパーセンテージに対応する第２の信号レベルにある。さらなる代替として、走行モードしきい値信号は、ヒステリシスを提供することなく、ピーク間ＤＩＦＦ信号の固定されたパーセンテージに留まることもある。例示を簡単にするために、図３Ｃに示される走行モードしきい値信号１２２は、ピーク間ＤＩＦＦ信号の固定されたパーセンテージ、例えば７０％（ＰＤＡＣ−ＮＤＡＣ）にある。
【００６８】
本明細書でＰＯＳＣＯＭＰ信号とも呼ばれる走行モード検出器出力信号３０が、図３Ｄに示される。ここで、図示されるように、ＰＯＳＣＯＭＰ信号３０は、ＤＩＦＦ信号１８が走行モードしきい値信号１２２よりも大きいときには論理ハイレベルにあり、ＤＩＦＦ信号１８が走行モードしきい値信号１２２よりも小さいときには論理ローレベルにある。
【００６９】
第１の時間間隔（例えば、図３Ａの時間ｔ０からｔ２まで）にわたって検出器出力信号３８を提供するためにＴＰＯＳ検出器２４が使用される理由は、ＰＤＡＣ信号１０２およびＮＤＡＣ信号１０６が、ＤＩＦＦ信号のピークおよび谷を即座に正確には反映しないからである。例示実施形態では、ＮＤＡＣ信号１０６は、初めに検出器の正の供給レールに設定され、ＰＤＡＣ信号１０２は、初めに検出器の負の供給レールに設定され、それにより、それらの信号は、ＤＩＦＦ信号の負および正のピークの当該の一方を確実に獲得することができる。しかし、ＡＧＣプロセス中、ＰＤＡＣおよびＮＤＡＣ信号は、ＡＧＣカウンタ７４が増分する度にリセットされる。その結果、ＡＧＣ操作が終了し、その後しばらく経つまでは、ＰＤＡＣ１００およびＮＤＡＣ１０４が正および負のピークを獲得できるようにするために走行モード検出器出力信号３０に依拠しない。ここでは時間ｔ１で走行モード出力信号３０が正確であるとみなされると、ＴＰＯＳしきい値信号８４が調節される。これは、位相検出器３２と、動的ＴＰＯＳ論理回路９０と、カウンタ８８と、ＤＡＣ８６と、加算ノード９６とによって実現される（図２）。
【００７０】
また、図５を参照すると、図３ＢのＴＰＯＳ検出器出力信号２８と、図３Ｄの走行モード検出器出力信号３０と、図３Ｅの位相比較器出力信号３６と、図３Ｆの検出器出力信号３８との一部分の時間拡大図が示される。動作時、位相検出器３２は、ＴＰＯＳ出力信号２８と走行モード出力信号３０とをサンプルして、どちらが先行し、どちらが遅延するかを求める。より詳細には、位相検出器出力信号３６は、ＴＰＯＳ検出器出力信号２８の立ち上がりエッジが走行モード検出器出力信号３０の立ち上がりエッジに先行するときは第１の論理レベル、ここでは論理ローレベルにあり、ＴＰＯＳ検出器出力信号の立ち上がりエッジが走行モード検出器出力信号の立ち上がりエッジに遅延するときは第２の論理レベル、ここでは論理ハイレベルにある。ＴＰＯＳ検出器出力信号２８が走行モード検出器出力信号３０に先行する場合（すなわち、制御信号３６がローである場合）、ＴＰＯＳしきい値信号８４は、ＴＰＯＳ検出器出力信号が走行モード検出器出力信号にわずかに遅延するまで（すなわち、位相検出器出力信号３６がハイレベルに遷移し、２つの信号間の位相関係の変化を示すまで）増分される。一方、ＴＰＯＳ検出器出力信号２８が走行モード検出器出力信号３０に遅延する場合（すなわち、制御信号３６がハイである場合）、ＴＰＯＳ検出器出力信号８４は、ＴＰＯＳ検出器出力信号が走行モード検出器出力信号にわずかに先行するまで（すなわち、位相検出器出力信号３６がローレベルに遷移し、やはり２つの信号間の位相関係の変化を示すまで）減分される。
【００７１】
より詳細には、位相検出器３２は、動的ＴＰＯＳ論理回路９０および出力スイッチ３４に、制御信号とも呼ばれる２進出力信号３６を、ＴＰＯＳ検出器出力信号２８が走行モード検出器出力信号３０に先行する場合には第１の論理レベル、ここではローで提供し、ＴＰＯＳ検出器出力信号が走行モード検出器出力信号に遅延する場合には第２の論理レベル、ここではハイで提供する。動的ＴＰＯＳ論理回路９０は、カウンタ８８にパルス８２を出力し、位相検出器制御信号３６が変化しないままである限り、カウンタを各ＴＰＯＳサイクルで増分させる。すなわち、カウンタ８８は、ＴＰＯＳ検出器出力信号２８と走行モード検出器出力信号３０との位相関係の変化が存在しない限りカウントし続ける。動的ＴＰＯＳ論理回路９０は、カウンタ８８に追加の信号９８を出力し、この信号９８は、位相検出器制御信号３６がハイであるかローであるか（すなわち、ＴＰＯＳ検出器出力信号２８が走行モード検出器出力信号３０に先行するか遅延するか）に応じて、カウンタがカウントアップするかダウンするかを制御する。
【００７２】
ＤＡＣ８６は、カウンタ８８の出力をアナログ信号に変換し、これが次いで、加算ノード９６によってＤＡＣ９４の出力信号に加算され、またはＤＡＣ９４の出力信号から減算され、それにより、ＴＰＯＳしきい値信号８４がそれに従って増分または減分されるようにする。したがって、カウンタ８８は、ＴＰＯＳ検出器出力信号２８の位相を走行モード検出器出力信号３０の位相に向かって移動させるように、必要に応じてＴＰＯＳしきい値信号８４が増分または減分されるようにする。
【００７３】
好ましくは、ＤＡＣ８６の出力は、ＴＰＯＳ検出器出力信号２８のチャタリングを回避するために、磁場センサ信号１６の立ち上がりエッジまたは立ち下がりエッジで増分される。より詳細には、ＴＰＯＳしきい値信号８４が増分されるとき、ＤＡＣ出力、したがってまたＴＰＯＳしきい値信号８４は、磁場センサ信号１６の立ち下がりエッジで増分される。一方、ＴＰＯＳしきい値信号８４が減分されるとき、ＴＰＯＳしきい値信号は、磁場センサ信号の立ち上がりエッジで減分される。この構成は、比較器８０に対するヒステリシスを強化するので、ＴＰＯＳ検出器出力信号２８がチャタリングするのを防止する。
【００７４】
位相検出器出力信号３６で遷移が生じると、動的ＴＰＯＳ論理回路９０は、カウンタ８８にパルスを出力せず、それによりカウンタ８８にカウントを止めさせる。また、位相検出器出力信号３６での遷移に応答して、出力スイッチ３４は、ＴＰＯＳ検出器出力信号２８の形で検出器出力信号３８を提供することから、走行モード検出器出力信号３０の形で検出器出力信号３８を提供することに切り換わる。したがって、位相検出器出力信号３６での遷移は、第１の時間間隔と第２の時間間隔との間の遷移を印付ける。
【００７５】
上述の操作は、図５の時間拡大波形を考慮すれば明らかである。位相検出器制御信号３６が時間ｔ２で遷移して、信号２８と３０との位相関係の変化（ここでは、初めに走行モード検出器出力信号３０に先行していたＴＰＯＳ検出器出力信号２８がここで遅延すること）を示すとき、検出器出力信号３８は、走行モード検出器出力信号３０によって提供され始める。
【００７６】
また、図３Ｇを参照すると、ここでは異なる回転での同じ歯車歯エッジの検出に関係して、磁場信号の立ち上がりエッジで生じる出力信号遷移と、磁場信号の立ち下がりエッジで生じる遷移との両方に関して、図３Ｆの検出器出力信号３８の絶対位相誤差が示される。明らかなように、検出器出力信号３８がＴＰＯＳ検出器によって提供されてＴＰＯＳしきい値が所定の固定されたレベルにある第１の時間間隔の第１の部分の間、すなわちｔ０とｔ１との間、絶対位相誤差はかなり一定であり、その最高レベルにある。しかし、検出器出力信号３８がＴＰＯＳ検出器によって提供されてＴＰＯＳしきい値が調節される第１の時間間隔の第２の部分、すなわちｔ１からｔ２までの間、絶対位相誤差は減少する。最後に、絶対誤差は、検出器出力信号３８がここでは正確な走行モード検出器によって提供される時間ｔ２から始まる第２の時間間隔中、その最小値にある。
【００７７】
ＡＧＣ回路２０、より詳細には、ＡＧＣ自動利得調節回路７０内部のカウンタ７４は、ＴＰＯＳしきい値信号８４が第１の時間間隔の第２の部分の間、すなわち時間ｔ１とｔ２との間に調節されるときに、ＴＰＯＳしきい値信号８４のステップのサイズを決定する。利得減分がＡＧＣ中に生じない大きなエアギャップの適用例では、ＴＰＯＳしきい値信号のステップサイズは、０．７３ミリボルト程度など、公称の小さな値である。一方、かなりの数の利得減分が生じる大きなエアギャップの適用例では、カウンタ７４の出力が大きな値になり、９．５７ミリボルト程度など、ＴＰＯＳしきい値信号に関して付随して大きなステップサイズをもたらす。
【００７８】
ＡＧＣカウンタ７４がＴＰＯＳしきい値信号８４のステップのサイズを制御する様式は、ＤＡＣ８６への入力電圧を２進重み付けすることによるものである。例示実施形態では、最大のＴＰＯＳしきい値増分は、最小のＴＰＯＳしきい値増分の約１３倍である。ＴＰＯＳしきい値増分サイズはＡＧＣカウンタ出力２２によって決定されるので、最小および最大ＴＰＯＳしきい値増分サイズの極値は、磁場センサ信号１６のピーク間値の極値の関数であり、これはさらに、バックバイアス磁気およびターゲット輪郭に応じることを当業者は理解されよう。
【００７９】
この特徴は、図６〜６Ｇの例示波形を考察すれば明らかであり、これらの図は、図３〜３Ｇにおけるものと同じ波形を示し、しかし異なる設備エアギャップに関する。特に、図３〜３Ｇは、０．７５ｍｍのエアギャップに対応し、図６〜６Ｇは、２．９ｍｍのエアギャップに対応する。図６〜６Ｇのより大きなエアギャップの例は、差動形式で図６に示されるように、かつ例示を簡単にするためにシングルエンド形式で図６Ａに示されるように、磁場センサ信号の大きさをより小さくする。その結果、図６Ａの波形のＡＧＣ中の利得減分はほとんどまたは全く生じず、カウンタ７４（図２）の出力２２をゼロに留まらせる。この低いカウントは、０．７３ミリボルトの公称値程度など、ＤＡＣ８６のステップサイズを小さくさせる。
【００８０】
この構成では、ＴＰＯＳしきい値信号８４の調節に関連付けられるステップサイズは、有利には設備エアギャップに適応され、それにより、ＴＰＯＳ検出器出力信号２８の位相が、大きすぎる位相ジャンプを生じることなく、できるだけ少ない数の増分で走行モード検出器出力信号３０の位相に向けられるように、ＴＰＯＳしきい値信号８４が調節される。例示される実施形態では、第１の時間間隔の第１の部分の間に提供される所定のＴＰＯＳしきい値を決定し、その値が走行モードしきい値（ピーク間ＤＩＦＦ信号のパーセンテージである）からどれだけ異なるかを決定するのは設備エアギャップであるので、ＴＰＯＳ操作から走行モード操作への遷移で生じる位相誤差は、設備エアギャップによって決まる。したがって、所定のＴＰＯＳしきい値レベルを設定するために例示実施形態で使用されて上で説明された方式ゆえに（すなわち、ターゲットが最大指定エアギャップに位置決めされた状態で検出器を試験し、両方の極値の下で各歯車歯での切換えを保証するようにＴＰＯＳしきい値レベルを設定するので）、より大きなエアギャップの設備では、２つのしきい値信号８４、１２２は、ＴＰＯＳ検出と走行モード検出との絶対位相位置に関して、より小さなエアギャップの設備の場合よりも互いに近い。
【００８１】
また、図６Ｇを参照すると、図６Ｆの検出器出力信号３８の絶対位相誤差が示される。図３Ｇと同様に、位相誤差は、検出器出力信号３８がＴＰＯＳ検出器によって提供されてＴＰＯＳしきい値が所定の固定されたレベルにある第１の時間間隔の第１の部分の間、すなわち時間ｔ０とｔ１との間、その最大レベルにある。絶対位相誤差は、検出器出力信号３８がＴＰＯＳ検出器によって提供されてＴＰＯＳしきい値が調節される第１の時間間隔の第２の部分の間、すなわち時間ｔ１とｔ２との間に減少し、絶対誤差は、検出器出力信号３８がＴＰＯＳ検出器によって提供される時間ｔ２から始まる第２の時間間隔中にその最小値にある。
【００８２】
本明細書で引用される全ての参考文献は、それらの全体を参照として本明細書に組み込む。
本発明の好ましい実施形態を説明してきたが、それらの概念を組み込む他の実施形態が使用されてもよいことが当業者にはここで明らかであろう。したがって、これらの実施形態は、開示された実施形態に限定されるべきではなく、頭記の特許請求の範囲の精神および範囲によってのみ限定されるべきであると考えられる。
【図面の簡単な説明】
【００８３】
【図１】本発明による通過する磁性物品を検出するための回路の簡略ブロック図である。
【図２】図１の磁性物品検出器を示す図である。
【図２Ａ】図２の走行モード検出器の例示実施形態を示す図である。
【図２Ｂ】図２Ａの更新制御器の例示実施形態を示す図である。
【図２Ｃ】図２Ａの同期論理回路の例示実施形態を示す図である。
【図２Ｄ】図２Ａ〜２Ｃの走行モード検出器によるＰＤＡＣ信号の更新に関連付けられる例示波形を示す図である。
【図２Ｅ】図２Ａ〜２Ｃの走行モード検出器によるＮＤＡＣ信号の更新に関連付けられる例示波形を示す図である。
【図３】図２の検出器によって検出される例示の磁場センサ信号を示す図である。
【図３Ａ】シングルエンド形式での図３の差動磁場センサ信号と、ＴＰＯＳしきい値信号とを示す図である。
【図３Ｂ】図３Ａの波形に応答する図２のＴＰＯＳ検出器出力信号を示す図である。
【図３Ｃ】図３の磁場センサ信号の利得制御バージョンと、走行モードしきい値信号と、ＰＤＡＣおよびＮＤＡＣ信号とを示す図である。
【図３Ｄ】図３Ｃの波形に応答する走行モード検出器出力信号を示す図である。
【図３Ｅ】図３ＢのＴＰＯＳ検出器出力信号に応答して提供される位相検出器出力信号と、図３Ｄの走行モード検出器出力信号とを示す図である。
【図３Ｆ】図３〜３Ｅの波形に応答して提供される検出器出力信号を示す図である。
【図３Ｇ】図２〜２Ｃの磁性物品検出器による検出に関連付けられる位相誤差と、図３〜３Ｆの波形とを示す図である。
【図４】図４は、図２Ａの走行モード検出器に関連付けられる例示の磁場センサ信号と走行モードしきい値信号とを示す図である。図４Ａは、図４の信号に応答する図２Ａの走行モード検出器に関連付けられるラッチ信号を示す図である。図４Ｂは、図４の信号に応答する図２Ａの走行モード検出器に関連付けられるＣＯＭＰＨＩ信号を示す図である。図４Ｃは、図４の信号に応答する図２Ａの走行モード検出器に関連付けられるＣＯＭＰＬＯ信号を示す図である。図４Ｄは、図２Ａのラッチへの設定入力信号を示す図である。図４Ｅは、図２Ａのラッチへのリセット入力信号を示す図である。図４Ｆは、図４〜４Ｅの波形に応答する走行モード検出器出力波形を示す図である。
【図５】図３ＢのＴＰＯＳ検出器出力信号と、図３Ｄの走行モード検出器出力信号と、図３Ｅの位相検出器出力信号と、図３Ｆの検出器出力信号との一部分の拡大図である。
【図６】図２の磁性物品検出器によって検出され、図３の磁場センサ信号よりも大きなエアギャップに関連付けられる例示の磁場センサ信号を示す図である。
【図６Ａ】シングルエンド形式での図６の差動磁場センサ信号と、ＴＰＯＳしきい値信号とを示す図である。
【図６Ｂ】図６Ａの波形に応答するＴＰＯＳ検出器出力信号を示す図である。
【図６Ｃ】図６の磁場センサ信号の利得制御バージョンと、走行モードしきい値信号と、ＰＤＡＣおよびＮＤＡＣ信号とを示す図である。
【図６Ｄ】図６Ｃの波形に応答する走行モード検出器出力信号を示す図である。
【図６Ｅ】図６ＢのＴＰＯＳ検出器出力信号に応答して提供される位相検出器出力信号と、図６Ｄの走行モード検出器出力信号とを示す図である。
【図６Ｆ】図６〜６Ｅの波形に応答して提供される検出器出力信号を示す図である。
【図６Ｇ】図２〜２Ｃの磁性物品検出器によるエッジ検出に関連付けられる位相誤差と、図６〜６Ｆの波形とを示す図である。
【図１】
2009524049.tif 000003
【図２】
2009524049.tif 000004
【図２Ａ】
2009524049.tif 000005
【図２Ｂ】
2009524049.tif 000006
【図２Ｃ】
2009524049.tif 000007
【図２Ｄ】
2009524049.tif 000008
【図２Ｅ】
2009524049.tif 000009
【図３】
2009524049.tif 000010
【図３Ａ】
2009524049.tif 000011
【図３Ｂ】
2009524049.tif 000012
【図３Ｃ】
2009524049.tif 000013
【図３Ｄ】
2009524049.tif 000014
【図３Ｅ】
2009524049.tif 000015
【図３Ｆ】
2009524049.tif 000016
【図３Ｇ】
2009524049.tif 000017
【図４】
2009524049.tif 000018
【図５】
2009524049.tif 000019
【図６】
2009524049.tif 000020
【図６Ａ】
2009524049.tif 000021
【図６Ｂ】
2009524049.tif 000022
【図６Ｃ】
2009524049.tif 000023
【図６Ｄ】
2009524049.tif 000024
【図６Ｅ】
2009524049.tif 000025
【図６Ｆ】
2009524049.tif 000026
【図６Ｇ】
2009524049.tif 000027
【手続補正書】
【提出日】平成21年4月27日(2009.4.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
通過する磁性物品を検出し、前記通過する磁性物品を示す磁性物品検出器出力信号を提供するための装置であって、
周囲磁場に比例する信号を提供する磁場センサと、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第１の出力信号を提供する第１の回路であって、前記第１の出力信号が、第１の時間間隔中に前記磁性物品検出器出力信号を提供する第１の回路と、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第２の出力信号を提供する第２の回路であって、前記第２の出力信号が、前記第１の時間間隔に続く第２の時間間隔中に前記磁性物品検出器出力信号を提供する第２の回路と、
前記第１の出力信号と前記第２の出力信号とに応答して、前記第１の出力信号と前記第２の出力信号との位相関係の変化を示す制御信号を提供する位相比較器と、
前記第１の出力信号に応答する第１の入力と、前記第２の出力信号に応答する第２の入力と、前記磁性物品検出器出力信号が提供される出力とを有し、前記制御信号によって制御されるスイッチと
を備える装置。
【請求項２】
前記第１の回路は、前記磁場センサ信号に応答する第１の入力と、第１のしきい値信号に応答する第２の入力と、前記第１の出力信号が提供される出力とを有する比較器を備える、請求項１に記載の装置。
【請求項３】
前記第１のしきい値信号は調節可能である、請求項２に記載の装置。
【請求項４】
前記第１のしきい値信号は、前記第１の時間間隔の第１の部分の間に所定のレベルにあり、前記第１の時間間隔の第２の部分の間に調節される、請求項３に記載の装置。
【請求項５】
前記第１の時間間隔の前記第１の部分は、前記第１の検出器出力信号で所定数の遷移が生じた後に終了する、請求項４に記載の装置。
【請求項６】
前記第１のしきい値信号は、自動利得制御回路によって決定される増分によって調節される、請求項４に記載の装置。
【請求項７】
前記第２の回路は、前記磁場センサ信号の利得制御バージョンに応答する第１の入力と、第２のしきい値信号に応答する第２の入力と、前記第２の出力信号が提供される出力とを有する比較器を備える、請求項１に記載の装置。
【請求項８】
さらに、前記磁場センサ信号の正のピークを追跡するＰＤＡＣ信号を提供するように動作する正デジタルアナログ変換器（ＰＤＡＣ）と、前記磁場センサ信号の負のピークを追跡するＮＤＡＣ信号を提供するように動作する負デジタルアナログ変換器（ＮＤＡＣ）とを備え、前記第２のしきい値信号は、前記ＰＤＡＣ信号と前記ＮＤＡＣ信号との差のパーセンテージである、請求項７に記載の装置。
【請求項９】
前記ＰＤＡＣ信号は、前記磁場センサ信号の増加する正のピークに応答して増加し、前記ＰＤＡＣ信号は、正の更新しきい値信号よりも小さい、前記磁場センサ信号の所定数の正のピークが生じるのに応答して減少し、前記ＮＤＡＣ信号は、前記磁場センサ信号の減少する負のピークに応答して減少し、前記ＮＤＡＣ信号は、負の更新しきい値信号よりも大きい、前記磁場センサ信号の所定数の負のピークが生じるのに応答して増加する、請求項８に記載の装置。
【請求項１０】
通過する磁性物品を検出し、前記通過する磁性物品を示す磁性物品検出器出力信号を提供するための装置であって、
周囲磁場に比例する信号を提供する磁場センサと、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第１の出力信号を提供する第１の回路であって、前記第１の出力信号は、第１の時間間隔中に前記磁性物品検出器出力信号を提供し、前記第１の回路は、前記磁場センサ信号に応答する第１の入力と、しきい値信号に応答する第２の入力と、前記第１の出力信号が提供される出力とを有する比較器を備え、前記しきい値信号は調節可能である、第１の回路と、
前記磁場センサ信号に応答して、前記通過する磁性物品を示す第２の出力信号を提供する第２の回路であって、前記第２の出力信号は、前記第１の時間間隔に続く第２の時間間隔中に前記磁性物品検出器出力信号を提供する第２の回路と、
を備える装置。
【請求項１１】
前記しきい値信号は、前記第１の時間間隔の第１の部分の間に所定のレベルにあり、前記第１の時間間隔の第２の部分の間に調節される、請求項１０に記載の装置。
【請求項１２】
前記第１の時間間隔の前記第１の部分は、前記第１の出力信号で所定数の遷移が生じた後に終了する、請求項１０に記載の装置。
【請求項１３】
さらに、前記磁場センサ信号の利得を調節するための自動利得制御回路を備え、前記しきい値信号は、前記自動利得制御回路によって決定される増分によって調節される、請求項１０に記載の装置。
【請求項１４】
さらに、前記第１の出力信号および前記第２の出力信号に応答して、前記第１の出力信号と前記第２の出力信号との位相関係の変化を示す制御信号を提供する位相比較器を備え、前記第１の時間間隔は、前記制御信号での遷移に応答して終了する、請求項１０に記載の装置。
【請求項１５】
通過する磁性物品を検出しそして前記通過する磁性物品を示す磁性物品検出器出力信号を提供するための方法であって、
周囲磁場に比例する磁場信号を提供するステップと、
前記磁場信号に応答して第１の検出器出力信号を提供する第１の検出器によって、前記通過する磁性物品を検出するステップと、前記第１の検出器出力信号は第１の時間間隔にわたって前記磁性物品検出器出力信号を提供し、
前記磁場信号に応答して第２の検出器出力信号を提供する第２の検出器によって、前記通過する磁性物品を検出するステップと、前記第２の検出器出力信号は前記第１の時間間隔に続く第２の時間間隔にわたって前記磁性物品検出器出力信号を提供し、
前記第１の検出器出力信号と前記第２の検出器出力信号との位相関係の変化に応答して前記第１の時間間隔から前記第２の時間間隔に遷移するステップと
を含む方法。
【請求項１６】
第１の検出器によって前記通過する磁性物品を検出するステップは、前記第１の検出器出力信号を提供するために前記磁場信号をしきい値信号と比較するステップを含む、請求項１５に記載の方法。
【請求項１７】
さらに、前記第１の時間間隔の第１の部分の間に前記しきい値信号を所定のレベルで提供するステップと、前記第１の時間間隔の第２の部分の間に前記しきい値信号を調節するステップとを含む、請求項１６に記載の方法。
【請求項１８】
さらに、前記第１の検出器出力信号で所定数の遷移が生じた後に、前記第１の時間間隔の前記第１の部分を終了するステップを含む、請求項１７に記載の方法。
【請求項１９】
さらに、前記磁場信号の利得を調節するステップと、前記磁場信号の利得調節によって決定される増分によって前記しきい値信号を調節するステップとを含む、請求項１７に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
動作時、ＤＩＦＦ信号１８が外側しきい値レベル１４０または１４４を通過する（すなわち、外側しきい値基準を満たす）場合、当該のしきい値信号ＴＨＲＥＳＨＨＩおよびＴＨＲＥＳＨＬＯは、中央しきい値レベル１４８、ここではピーク間ＤＩＦＦ信号の５０％に設定される。例えば、ＤＩＦＦ信号がロウからハイの方向へ上側しきい値レベル１４０を通過するとき、スイッチ１２４ｂが閉じられて、ＴＨＲＥＳＨＨＩ信号を中央しきい値レベル１４８に設定し、ＤＩＦＦ信号が下側しきい値レベル１４４をハイからロウの方向へ通過するとき、スイッチ１２４ｃが閉じられて、ＴＨＲＥＳＨＬＯ信号を中央しきい値レベル１４８に設定する。比較器１２８（ＣＯＭＰＨＩ）の出力がロウへ切り替わる時、そして比較器１３０（ＣＯＭＰＬＯ）の出力がハイに切り替わる時に、中央しきい値レベル１４８でＰＯＳＣＯＭＰ信号遷移、ここに時間ｔ１−ｔ６、ｔ８−ｔ１１、ｔ１３−ｔ１６である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
別法として、ＤＩＦＦ信号１８が外側しきい値信号１４０、１４４と交差しない場合、スイッチ１２４ａおよび１２４ｄが閉じられ、それにより、ＴＨＲＥＳＨＨＩ信号を上側しきい値レベル１４０に設定し、ＴＨＲＥＳＨＬＯ信号を下側しきい値レベル１４４に設定して、そのようなＤＩＦＦ信号条件の下でヒステリシスを提供する。さらに特に、ＤＩＦＦ信号が中央しきい値１４８をロウからハイの方向に通過する時に、スイッチ１２４ｄは閉じられるので、ＴＨＲＥＳＨＬＯ信号を低いしきい値レベル１４４へ設定する、これは時間ｔ１１で発生する。次の条件下で公称のスイッチポイントの代わりにヒステリシスポイント（１４０、１４４）でＰＯＳＣＯＭＰ信号遷移：比較器１２８（ＣＯＭＰＨＩ）の出力がロウ、ＰＯＳＣＯＭＰがハイ、そしてＣＯＭＰＬＯ信号がロウ（時間ｔ１２）に切り替わる時により低いしきい値レベル１４４でＰＯＳＣＯＭＰ信号遷移、そしてＣＯＭＰＬＯがハイ、ＰＯＳＣＯＭＰがロウ、そしてＣＯＭＰＨＩ信号がハイ（時間ｔ７）に切り替わる時上側しきい値レベル１４０でＰＯＳＣＯＭＰ信号遷移。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
回路部分２５０は、カウンタ２７４を含み、カウンタ２７４は、ＰＯＳＣＯＭＰ信号３０の反転バージョンによってクロックされ、比較器２８４の出力信号によってリセットされる。カウンタ２７４は、Ｃｏｕｎｔ＿４出力信号２７６を提供し、この信号２７６は、所定数の正のクロック信号エッジ（すなわち、ＰＯＳＣＯＭＰ信号３０の負のエッジ）が生じたときにハイになる。例示実施形態では、正のクロック信号エッジの所定数が４である。しかし、この数は容易に変えることができることを理解されよう。抵抗器２８６および電流源２８０によって確立される、ＰＤＡＣ信号１０２よりも下の所定のオフセット電圧にある正の更新しきい値信号ＰＤＡＣ−ΔｖをＤＩＦＦ信号１８が超えるときに、比較器２８４は、ハイになる出力信号を提供する。図示されるように、カウンタ２７４の出力信号２７６は、ＡＮＤゲート２７２の入力に結合され、ＡＮＤゲート２７２への第２の入力は、ＰＯＳＣＯＭＰ信号３０によって提供される。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図２Ｂ
【補正方法】変更
【補正の内容】
【図２Ｂ】
2009524049.tif 000028
【国際調査報告】
2009524049.tif 000029
2009524049.tif 000030
2009524049.tif 000031