(57)【要約】  帯域通過フィルタで生じる遅延偏差を抑制するため送受信増幅器で遅延偏差補償を行う際に、伝送効率の観点から最適な補正量を設定できるようにする。  フィードバック部（１）ａは、帯域通過フィルタ（２）を通過したアナログ信号を取得してデジタル信号に変換する。デジタル信号処理部（１ｂ）は、フィードバック部（１ａ）で得られたデジタル信号と入力されたデジタル信号とを比較して変調精度を測定する。そして、以降に入力されるデジタル信号に対して、変調精度が改善するように遅延補正を行う。
2009040897.tif 000002
【特許請求の範囲】
【請求項１】
入力されたデジタル信号をアナログ信号に変換して増幅し、帯域通過フィルタに出力する送受信増幅器において、
前記帯域通過フィルタを通過したアナログ信号を取得してデジタル信号に変換するフィードバック部と、
前記フィードバック部で得られたデジタル信号と前記入力されたデジタル信号とを比較して変調精度を測定し、前記変調精度に基づいて以降に入力されるデジタル信号に対して遅延補正を行うデジタル信号処理部と、
を有することを特徴とする送受信増幅器。
【請求項２】
前記フィードバック部は、前記帯域通過フィルタを通過したアナログ信号と時分割に、前記増幅後のアナログ信号をデジタル信号に変換し、
前記デジタル信号処理部は、前記増幅後のアナログ信号に対応するデジタル信号と前記入力されたデジタル信号とを比較し、比較結果に基づいて増幅歪補償を行う、
ことを特徴とする請求の範囲第１項記載の送受信増幅器。
【請求項３】
前記帯域通過フィルタは、アンテナ共用器を構成するフィルタであることを特徴とする請求の範囲第１項記載の送受信増幅器。
【請求項４】
前記フィードバック部は、前記アンテナ共用器で前記帯域通過フィルタの通過後に受信側回路に漏れたアナログ信号を抽出することを特徴とする請求の範囲第３項記載の送受信増幅器。
【請求項５】
前記デジタル信号処理部は、遅延補正レベルと前記遅延補正に用いる係数とを対応付けた係数格納部を有しており、前記変調精度に応じて前記係数格納部から前記遅延補正に用いる係数を選択することを特徴とする請求の範囲第１項記載の送受信増幅器。
【請求項６】
入力されたデジタル信号をアナログ信号に変換して増幅し、帯域通過フィルタに出力する送受信増幅器の遅延偏差補償方法において、
前記帯域通過フィルタを通過したアナログ信号を取得してデジタル信号に変換し、
前記アナログ信号の変換により得られたデジタル信号と前記入力されたデジタル信号とを比較して変調精度を測定し、前記変調精度に基づいて以降に入力されるデジタル信号に対して遅延補正を行う、
ことを特徴とする遅延偏差補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送受信増幅器および遅延偏差補償方法に関し、特に帯域通過フィルタで生じる遅延偏差に対する補償を行う送受信増幅器および遅延偏差補償方法に関する。
【背景技術】
【０００２】
現在、無線通信技術が発達し、携帯電話システムなどの無線通信システムが広く用いられている。無線通信システムにおいて通信装置が無線送信を行う場合、送受信増幅器により送信すべきデジタル信号がアナログ信号に変換されて、変調・増幅が行われる。このようにして生成されたアナログ信号は、帯域通過フィルタ（ＢＰＦ：Band Pass Filter）により帯域制限されて、送受信アンテナから出力される。ここで、無線資源は有限の資源であるため、無線通信システムの普及に伴い、信号伝送効率の一層の向上が求められている。【０００３】
伝送効率を低下させる原因の１つに、増幅器で生じる増幅歪がある。増幅器では、入力信号レベルと出力信号レベルとの関係は線形であることが期待される。しかし、増幅器の物理特性上、入力信号レベルが所定レベル以上の範囲では非線形となる。増幅器が有するこのような非線形性は、信号に増幅歪を生じさせ、伝送効率を低下させる原因となる。これに対し、送受信増幅器において、増幅器で生じる増幅歪と逆の歪をデジタル信号に予め与えておき、増幅器を通過したアナログ信号の増幅歪を抑制する歪補償技術が知られている。多くの歪補償技術では、フィードバック回路により、増幅器を通過したアナログ信号をデジタル信号に戻して歪検出を行う（例えば、特許文献１，２参照）。【０００４】
また、伝送効率を低下させる他の原因に、帯域通過フィルタで生じる遅延偏差がある。帯域通過フィルタでは、フィルタ処理の遅延時間が周波数によって異なる。すなわち、入力信号の高周波数成分と低周波数成分とで、出力のタイミングに時間差が生じる。帯域通過フィルタが有するこのような遅延偏差は、受信装置側での信号の復号誤りを増加させ、伝送効率を低下させる原因となる。これに対し、送受信増幅器において、帯域通過フィルタで生じる遅延偏差を打ち消すための遅延をデジタル信号に予め与えておき、帯域通過フィルタを通過したアナログ信号における周波数成分間の遅延偏差を抑制する遅延偏差補償技術が知られている（例えば、特許文献３参照）。
【特許文献１】特開２００７−５３５５２号公報
【特許文献２】特開平１１−２８４６７５号公報
【特許文献３】特開平０７−２０２９５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、近年では送信周波数帯域外に漏れる不要信号の除去が特に厳しく求められており、帯域通過フィルタの役割が重要となっている。例えば、送信周波数帯域から５ＭＨｚ（ヘルツ）離れた周波数で、希望波・干渉波電力比が１１０ｄＢ（デシベル）以上になることが求められる場合もある。【０００６】
一方、送信周波数帯域外の不要信号の減衰が大きい帯域通過フィルタは、周波数成分間の遅延偏差も大きい傾向にある。そこで、受信装置側での復号誤りの発生を適切に抑制できる遅延偏差補償技術が求められる。しかし、上記特許文献３に記載の技術では、伝送効率の観点から遅延偏差補償における最適な補正量を設定することが困難であった。このため、受信装置側での復号誤りの発生を十分に抑制できなかった。【０００７】
本発明はこのような点に鑑みてなされたものであり、帯域通過フィルタで生じる遅延偏差を抑制するため遅延偏差補償を行う際に、伝送効率の観点から最適な補正量を設定することが可能な送受信増幅器および遅延偏差補償方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では上記課題を解決するために、図１に示すような送受信増幅器が提供される。本発明に係る送受信増幅器１は、入力されたデジタル信号をアナログ信号に変換して増幅し、帯域通過フィルタ２に出力するものである。送受信増幅器１は、フィードバック部１ａとデジタル信号処理部１ｂとを有する。フィードバック部１ａは、帯域通過フィルタ２を通過したアナログ信号を取得してデジタル信号に変換する。デジタル信号処理部１ｂは、フィードバック部１ａで得られたデジタル信号と入力されたデジタル信号とを比較して変調精度を測定し、変調精度に基づいて以降に入力されるデジタル信号に対して遅延補正を行う。【０００９】
このような送受信増幅器１によれば、フィードバック部１ａにより、帯域通過フィルタ２を通過したアナログ信号がデジタル信号に変換される。そして、デジタル信号処理部１ｂにより、フィードバック部１ａで得られたデジタル信号と入力されたデジタル信号とから変調精度が測定され、変調精度に基づいて以降に入力されるデジタル信号に対して遅延補正が行われる。【００１０】
また、上記課題を解決するために、入力されたデジタル信号をアナログ信号に変換して増幅し、帯域通過フィルタに出力する送受信増幅器の遅延偏差補償方法において、帯域通過フィルタを通過したアナログ信号を取得してデジタル信号に変換し、アナログ信号の変換により得られたデジタル信号と入力されたデジタル信号とを比較して変調精度を測定し、変調精度に基づいて以降に入力されるデジタル信号に対して遅延補正を行う、ことを特徴とする遅延偏差補償方法が提供される。【００１１】
このような遅延偏差補償方法によれば、帯域通過フィルタを通過したアナログ信号がデジタル信号に変換される。そして、変換により得られたデジタル信号と入力されたデジタル信号とから変調精度が測定され、変調精度に基づいて以降に入力されるデジタル信号に対して遅延補正が行われる。
【発明の効果】
【００１２】
本発明では、帯域通過フィルタを通過した信号と入力信号とを比較して変調精度を測定し、変調精度に応じた遅延補正を行うこととした。これにより、最適な補正量を設定することが可能となり、受信装置側での復号誤りの発生を十分に抑制して伝送効率を一層向上させることができる。また、温度変化や部品交換などによる帯域通過フィルタの特性変化に追従して、自動的に補正量を最適化することも可能となる。【００１３】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００１４】
【図１】本実施の形態の概要を示す図である。
【図２】第１の実施の形態の無線基地局の機能を示すブロック図である。
【図３】第１の実施の形態のデジタル信号処理部の機能を示すブロック図である。
【図４】係数テーブルのデータ構造を示す図である。
【図５】複素ＦＩＲフィルタの回路構成を示す図である。
【図６】複素乗算器の回路構成を示す図である。
【図７】第１の実施の形態の係数設定処理の手順を示すフローチャートである。
【図８】デジタル信号処理部の処理結果を示す図である。
【図９】アンテナ共用器の遅延偏差を示す第１のグラフである。
【図１０】アンテナ共用器の遅延偏差を示す第２のグラフである。
【図１１】遅延偏差と変調精度との関係を示すグラフである。
【図１２】第２の実施の形態の無線基地局の機能を示すブロック図である。
【図１３】第２の実施の形態のデジタル信号処理部の機能を示すブロック図である。
【図１４】第２の実施の形態の係数設定処理の手順を示すフローチャートである。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照して詳細に説明する。まず、本発明の概要について説明し、その後、実施の形態の具体的な内容を説明する。
図１は、本実施の形態の概要を示す図である。図１に示す通信装置は、他の通信装置と無線通信を行う装置である。この通信装置は、送受信増幅器１、帯域通過フィルタ２および送信アンテナ３を有する。【００１６】
送受信増幅器１は、入力されたデジタル信号をアナログ信号に変換して増幅し、帯域通過フィルタ２に出力する。帯域通過フィルタ２は、送受信増幅器１から受け付けたアナログ信号のうち、予め指定された送信周波数帯域以外の周波数成分を除去して、送信アンテナ３に出力する。送信アンテナ３は、帯域通過フィルタ２から受け付けたアナログ信号を無線出力する。ここで、送受信増幅器１は、フィードバック部１ａとデジタル信号処理部１ｂとを有する。【００１７】
フィードバック部１ａは、帯域通過フィルタ２を通過した後のアナログ信号を取得してデジタル信号に戻す。そして、フィードバック部１ａは、得られたデジタル信号をフィードバック信号としてデジタル信号処理部１ｂに出力する。【００１８】
デジタル信号処理部１ｂは、アナログ変換前の元のデジタル信号を一時的に保持する。その後、フィードバック部１ａからフィードバック信号を受け付けると、デジタル信号処理部１ｂは、フィードバック信号と元のデジタル信号とを比較して変調精度を測定する。変調精度は理想信号と測定信号との間の位置のずれの程度を意味し、変調精度の指標として通常はＥＶＭ（Error Vector Magnitude）が用いられる。ここでは、アナログ変換前の元のデジタル信号が理想信号に相当し、フィードバック信号が測定信号に相当する。【００１９】
そして、デジタル信号処理部１ｂは、変調精度の測定結果に応じて、以降に入力されるデジタル信号に対して遅延補正を行う。すなわち、デジタル信号処理部１ｂは、変調精度がより改善されるように補正量を調整して遅延補正を行う。なお、デジタル信号処理部１ｂによる変調精度の測定および補正量の調整は、定期または不定期に継続的に行うことが好ましい。【００２０】
なお、送信アンテナ３は、送信専用アンテナではなく送受信共用アンテナであってもよい。この場合、送受信共用アンテナには、送信信号と受信信号とを分離するアンテナ共用器（ＤＵＰ：DUPlexer）が接続される。このときは、アンテナ共用器内部のフィルタが、帯域通過フィルタ２に相当する。また、このときは、フィードバック部１ａはアンテナ共用器内で送信側から受信側に漏れるアナログ信号を抽出してフィードバック信号を生成することも考えられる。【００２１】
このような送信装置によれば、送受信増幅器１のフィードバック部１ａにより、帯域通過フィルタ２を通過したアナログ信号がデジタル信号に変換される。そして、送受信増幅器１のデジタル信号処理部１ｂにより、フィードバック部１ａで得られたデジタル信号と入力されたデジタル信号とから変調精度が測定され、以降に入力されるデジタル信号に対して、変調精度が改善するように遅延補正が行われる。【００２２】
これにより、遅延偏差補償のための最適な補正量を設定することが可能となり、帯域通過フィルタ２に起因する変調精度の低下を効率的に防止することができる。この結果、受信装置側での復号誤りの発生を十分に抑制し、伝送効率を一層向上させることができる。また、温度変化や部品交換などによる帯域通過フィルタ２の特性変化に追従して、自動的に補正量を最適化することも可能となる。【００２３】
［第１の実施の形態］
次に、第１の実施の形態を図面を参照して詳細に説明する。第１の実施の形態に係る無線基地局は、遅延偏差補償機能を有する送受信増幅器を搭載したものである。なお、無線基地局の通信相手である移動局の機能については説明を省略する。【００２４】
図２は、第１の実施の形態の無線基地局の機能を示すブロック図である。無線基地局４は、デジタル信号処理部１０、ＤＡ変換器１１、変調器１２、増幅器１３、アンテナ共用器１４、方向性結合器１５、増幅器１６、周波数変換器１７およびＡＤ変換器１８を有する。なお、増幅器１６、周波数変換器１７およびＡＤ変換器１８が、前述のフィードバック部に相当する。【００２５】
デジタル信号処理部１０は、移動局に送信するデジタル信号の入力を受け付けると、遅延偏差補償のための補正処理を行った上で、ＤＡ変換器１１に出力する。ここで、デジタル信号処理部１０は、定期的に変調精度の指標であるＥＶＭを測定し、測定されたＥＶＭに基づいて補正量を決める。具体的には、デジタル信号処理部１０は、ＡＤ変換器１８からフィードバック信号を受け付け、入力された元のデジタル信号とフィードバック信号とを比較してＥＶＭを測定する。デジタル信号の補正処理の詳細は後述する。【００２６】
ＤＡ変換器１１は、デジタル信号処理部１０から補正済みのデジタル信号を受け付けると、アナログ信号に変換して変調器１２に出力する。なお、ＤＡ変換器１１は、Ｉ成分およびＱ成分それぞれについてアナログ変換を行う。【００２７】
変調器１２は、発信周波数を制御する電圧制御発振器を内部に有している。変調器１２は、ＤＡ変換器１１からＩ成分およびＱ成分のアナログ信号を受け付けると、予め設定された変調方式に従って変調処理を行い、増幅器１３に出力する。【００２８】
増幅器１３は、変調器１２から変調済みのアナログ信号を受け付けると、予め設定された増幅率で信号増幅を行い、アンテナ共用器１４に出力する。ここで、増幅器１３からアンテナ共用器１４に出力されるアナログ信号の電力レベルは、例えば、＋４０ｄＢｍ程度である。【００２９】
アンテナ共用器１４は、送信信号と受信信号とを分離するための帯域通過フィルタを内部に有している。アンテナ共用器１４は、増幅器１３から増幅済みの送信信号を受け付けると、送信周波数帯域外の周波数成分を除去して、図示しない送受信アンテナに出力する。また、アンテナ共用器１４は、送受信アンテナから受信信号を受け付けると、受信周波数帯域外の周波数成分を除去して、方向性結合器１５に出力する。【００３０】
このように、アンテナ共用器１４では、送信信号と受信信号とが完全に分離され、送信信号が受信側回路に漏れないことが期待される。しかし、実際には物理特性上、送信信号の一部が受信側回路に漏れ、受信信号に混ざって方向性結合器１５に出力される。送信・受信間アイソレーション、すなわち、送信信号の電力レベルと受信側回路に漏れる送信信号の電力レベルとの比は、例えば、１００ｄＢ程度である。また、アンテナ共用器１４から方向性結合器１５に出力されるアナログ信号の電力レベルは、例えば、−６０ｄＢｍ程度である。【００３１】
方向性結合器１５は、アンテナ共用器１４からアナログ信号を受け付けると、所定の電力比でアナログ信号を２分割する。そして、一方を増幅器１６に出力し、他方を図示しない受信処理部に出力する。なお、受信処理部では、周波数変換や低雑音増幅などの処理が行われる。【００３２】
増幅器１６は、方向性結合器１５から分波されたアナログ信号を受け付けると、送信周波数帯域の信号を増幅し、周波数変換器１７に出力する。ここで、増幅器１６は、自動利得制御（ＡＧＣ：Auto Gain Control）機能を有している。すなわち、増幅器１６は、送信信号の電力レベルやアンテナ共用器１４の送信・受信間アイソレーションに応じて、増幅率を可変とする。なお、増幅器１６から周波数変換器１７に出力されるアナログ信号の電力レベルは、例えば、−１０ｄＢｍ程度である。【００３３】
周波数変換器１７は、増幅器１６から増幅済みのアナログ信号を受け付けると、内部で用いる所定の周波数に変換し、ＡＤ変換器１８に出力する。
ＡＤ変換器１８は、周波数変換器１７からアナログ信号を受け付けると、デジタル信号に変換して、デジタル信号処理部１０にフィードバック信号として出力する。【００３４】
なお、上記では増幅器１６が自動利得制御を行うこととしたが、増幅器１６は所定の増幅率で信号増幅を行い、デジタル信号処理部１０がデジタル利得制御（ＤＧＣ：Digital Gain Control）を行うようにしてもよい。【００３５】
次に、アンテナ共用器１４で生じる遅延偏差に対し、デジタル信号処理部１０が行う遅延偏差補償の詳細について説明する。なお、以下では、無線基地局４は４キャリア分の無線信号を周波数多重で送信するものとする。【００３６】
図３は、第１の実施の形態のデジタル信号処理部の機能を示すブロック図である。デジタル信号処理部１０は、遅延回路１１１〜１１４、セレクタ１２０、複素ＦＩＲフィルタ１３０、セレクタ１４１〜１４４、多重化部１５０、メモリ１６１および遅延制御部１６２を有する。【００３７】
遅延回路１１１〜１１４は、それぞれ１つのキャリア分のＩ成分およびＱ成分のデジタル信号を一時的に保持する。具体的には、遅延回路１１１はキャリアＣ１分のデジタル信号を保持し、遅延回路１１２はキャリアＣ２分のデジタル信号を保持し、遅延回路１１３はキャリアＣ３分のデジタル信号を保持し、遅延回路１１４はキャリアＣ４分のデジタル信号を保持する。そして、遅延回路１１１〜１１４は、所定の遅延時間後に、保持しているデジタル信号をセレクタ１４１〜１４４に出力する。【００３８】
セレクタ１２０は、キャリアＣ１〜Ｃ４のうち遅延偏差補償を行うキャリアを１つ選択し、選択したキャリア分のＩ成分およびＱ成分のデジタル信号を、複素ＦＩＲフィルタ１３０に出力する。また、セレクタ１２０は、複素ＦＩＲフィルタ１３０に出力したデジタル信号と同一信号をメモリ１６１に出力する。なお、遅延偏差補償を行うキャリアは、図示しない制御部から予め指示される。【００３９】
複素ＦＩＲフィルタ１３０は、複素演算を行うＦＩＲ（Finite Impulse Response）フィルタである。複素ＦＩＲフィルタ１３０は、セレクタ１２０からデジタル信号を受け付けると、補正処理を行ってセレクタ１４１〜１４４に出力する。ここで、複素ＦＩＲフィルタ１３０は、補正処理に用いる係数集合を複数有しており、遅延制御部１６２の指示に基づいて、用いる係数集合を１つ選択する。【００４０】
セレクタ１４１〜１４４は、遅延回路１１１〜１１４から受け付ける補正なしのデジタル信号と複素ＦＩＲフィルタ１３０から受け付ける補正後のデジタル信号との一方を選択する。具体的には、セレクタ１４１は、キャリアＣ１が遅延偏差補償を行うキャリアである場合には複素ＦＩＲフィルタ１３０から受け付けるデジタル信号を選択し、遅延偏差補償を行わないキャリアである場合には遅延回路１１１から受け付けるデジタル信号を選択する。セレクタ１４２〜１４４も同様である。そして、セレクタ１４１〜１４４は、選択したデジタル信号を多重化部１５０に出力する。なお、遅延偏差補償を行うキャリアは、図示しない制御部から予め指示される。【００４１】
多重化部１５０は、セレクタ１４１〜１４４から補正なしまたは補正ありのデジタル信号を受け付けると、所定の順序で時分割多重してＤＡ変換器１１に出力する。なお、ここで出力されるデジタル信号は、Ｉ成分とＱ成分とが分離されている。【００４２】
メモリ１６１は、補正前の元のデジタル信号を一時的に保持するメモリである。セレクタ１２０によって、メモリ１６１にデジタル信号が書き込まれる。また、遅延制御部１６２によって、メモリ１６１からデジタル信号が読み出される。【００４３】
遅延制御部１６２は、ＡＤ変換器１８からフィードバック信号を受け付けると、そのフィードバック信号に対応する元のデジタル信号をメモリ１６１から読み出す。そして、遅延制御部１６２は、２つのデジタル信号に基づいてＥＶＭを測定し、前回測定したＥＶＭと比較する。遅延制御部１６２は、比較結果に基づいて複素ＦＩＲフィルタ１３０に対して、補正量の変更、すなわち、補正処理に用いる係数集合の変更を指示する。【００４４】
図４は、係数テーブル（係数格納部）のデータ構造を示す図である。図４に示す係数テーブル１３９は、複素ＦＩＲフィルタ１３０が保持するテーブルである。係数テーブル１３９は、係数の種類を示す行と係数集合を示す列とで構成される。１つの係数集合は、Ｉ0〜Ｉ7，Ｑ0〜Ｑ7の１６個の係数で構成される。各係数集合には一意な番号が付与されており、番号が大きい係数集合ほど補正量が大きいことを意味する。【００４５】
例えば、初期状態として設定される係数集合＃１では、Ｉ3＝３２７６８で他の係数が全て０である。また、ある係数集合＃ｎでは、Ｉ0＝２５，Ｉ1＝−３，Ｉ2＝−２２７，Ｉ3＝３２６４８，Ｉ4＝４２０，Ｉ5＝−１１５，Ｉ6＝５４，Ｉ7＝−３５，Ｑ0＝−２３９，Ｑ1＝４０９，Ｑ2＝−１２６８，Ｑ3＝１９９０，Ｑ4＝−１２３３，Ｑ5＝３８１，Ｑ6＝−２３０，Ｑ7＝２０１である。複素ＦＩＲフィルタ１３０は、遅延偏差補償のために、係数テーブル１３９に格納されている係数集合の１つを選択する。【００４６】
図５は、複素ＦＩＲフィルタの回路構成を示す図である。複素ＦＩＲフィルタ１３０は、８タップのＦＩＲフィルタである。複素ＦＩＲフィルタ１３０は、図４に示した係数テーブル１３９に加えて、フリップフロップ１３１ａ〜１３１ｇ，１３２ａ〜１３２ｇ（以下、ＦＦ１３１ａ〜１３１ｇ，１３２ａ〜１３２ｇと略記）、複素乗算器１３３ａ〜１３３ｈ、加算器１３４、丸め部１３５，１３６およびクリップ部１３７，１３８を有する。【００４７】
ＦＦ１３１ａ〜１３１ｇ，１３２ａ〜１３２ｇは、１サイクルだけデータを保持する回路である。ＦＦ１３１ａ〜１３１ｆ，１３２ａ〜１３２ｆは、データの入力を受け付けると、次のサイクルに次段のＦＦに対してデータを出力する。ＦＦ１３１ａ〜１３１ｇ，１３２ａ〜１３２ｇ間で受け渡されるデータは、例えば、１５ビットである。【００４８】
具体的には、ＦＦ１３１ａは、セレクタ１２０からＩ成分のデジタル信号の入力を受け付けると、所定ビット長をデータとして切り出して保持する。そして、ＦＦ１３１ａは、次のサイクルにＦＦ１３１ｂに対してデータを出力する。このデータは、同様にして、ＦＦ１３１ｃ〜１３１ｇに順次出力される。また、ＦＦ１３２ａは、セレクタ１２０からＱ成分のデジタル信号の入力を受け付けると、所定ビットの長をデータとして切り出して保持する。そして、ＦＦ１３２ａは、次のサイクルにＦＦ１３２ｂに対してデータを出力する。このデータは、同様にして、ＦＦ１３２ｃ〜１３２ｇに順次出力される。【００４９】
複素乗算器１３３ａ〜１３３ｈは、ＦＦ１３１ａ〜１３１ｇ，１３２ａ〜１３２ｇ間で受け渡されるＩ成分およびＱ成分のデータを取得する。具体的には、複素乗算器１３３ａは、ＦＦ１３１ａ，１３２ａに入力されるデータを取得する。複素乗算器１３３ｂは、ＦＦ１３１ａ，１３２ａが出力するデータを取得する。複素乗算器１３３ｃは、ＦＦ１３１ｂ，１３２ｂが出力するデータを取得する。複素乗算器１３３ｄは、ＦＦ１３１ｃ，１３２ｃが出力するデータを取得する。複素乗算器１３３ｅは、ＦＦ１３１ｄ，１３２ｄが出力するデータを取得する。複素乗算器１３３ｆは、ＦＦ１３１ｅ，１３２ｅが出力するデータを取得する。複素乗算器１３３ｇは、ＦＦ１３１ｆ，１３２ｆが出力するデータを取得する。複素乗算器１３３ｈは、ＦＦ１３１ｇ，１３２ｇに格納されたデータを、格納された次のサイクルに取得する。【００５０】
また、複素乗算器１３３ａ〜１３３ｈは、現在選択されている係数集合に含まれる係数をそれぞれ読み込む。具体的には、複素乗算器１３３ａは係数Ｉ0，Ｑ0を読み込む。複素乗算器１３３ｂは係数Ｉ1，Ｑ1を読み込む。複素乗算器１３３ｃは係数Ｉ2，Ｑ2を読み込む。複素乗算器１３３ｄは係数Ｉ3，Ｑ3を読み込む。複素乗算器１３３ｅは係数Ｉ4，Ｑ4を読み込む。複素乗算器１３３ｆは係数Ｉ5，Ｑ5を読み込む。複素乗算器１３３ｇは係数Ｉ6，Ｑ6を読み込む。複素乗算器１３３ｈは係数Ｉ7，Ｑ7を読み込む。なお、係数Ｉ0〜Ｉ7，Ｑ0〜Ｑ7は、例えば、１６ビットの数値である。【００５１】
そして、複素乗算器１３３ａ〜１３３ｈは、各サイクルにおいて、入力される２つのデータと２つの係数を用いて複素演算を行う。その後、複素乗算器１３３ａ〜１３３ｈは、Ｉ成分およびＱ成分の演算結果を加算器１３４に出力する。複素演算の詳細は後述する。【００５２】
加算器１３４は、複素乗算器１３３ａ〜１３３ｈから演算結果を受け付けると、Ｉ成分およびＱ成分それぞれの合計を計算する。そして、加算器１３４は、Ｉ成分の合計値を丸め部１３５に出力し、Ｑ成分の合計値を丸め部１３６に出力する。なお、加算器１３４から丸め部１３５，１３６に出力されるデータは、例えば、３３ビットである。【００５３】
丸め部１３５，１３６は、加算器１３４から受け付けるデータに対して丸め処理を行い、処理結果をクリップ部１３７，１３８に出力する。具体的には、丸め部１３５は、Ｉ成分のデータに対して丸め処理を行い、処理結果をクリップ部１３７に出力する。丸め部１３６は、Ｑ成分のデータに対して丸め処理を行い、処理結果をクリップ部１３８に出力する。なお、丸め部１３５，１３６からクリップ部１３７，１３８に出力されるデータは、例えば、１８ビットである。【００５４】
クリップ部１３７，１３８は、複素演算前のビット長に戻すために、丸め部１３５，１３６から受け付けるデータに対してクリップ処理を行う。すなわち、クリップ部１３７，１３８は、受け付けたデータが複素演算前のビット長で表現可能な最大値を超えている場合にはその最大値に書き換え、複素演算前のビット長で表現可能な最小値を下回っている場合にはその最小値に書き換える。【００５５】
そして、クリップ部１３７，１３８は、セレクタ１４１〜１４４に処理結果を出力する。これにより、セレクタ１２０から複素ＦＩＲフィルタ１３０に入力されるデジタル信号の長さと複素ＦＩＲフィルタ１３０からセレクタ１４１〜１４４に出力されるデジタル信号の長さとが同一になる。【００５６】
図６は、複素乗算器の回路構成を示す図である。複素乗算器１３３ａは、入力データＩin，Ｑinと係数Ｉ0，Ｑ0との間で複素演算を行い、出力データＩout，Ｑoutを得る回路である。複素乗算器１３３ａは、図６に示すように、４つの算術的な乗算回路と２つの算術的な加算回路とで構成される。このような複素乗算器１３３ａにより、以下の式に従った計算が行われる。【００５７】
（Ｉin＋ｊＱin）×（Ｉ0＋ｊＱ0）
＝（Ｉin×Ｉ0−Ｑin×Ｑ0）＋ｊ（Ｉin×Ｑ0＋Ｑin×Ｉ0）    …（１）
すなわち、出力データＩout，Ｑoutは以下のように計算される。【００５８】
Ｉout＝Ｉin×Ｉ0−Ｑin×Ｑ0
Ｑout＝Ｉin×Ｑ0＋Ｑin×Ｉ0      …（２）
なお、複素乗算器１３３ｂ〜１３３ｈも、複素乗算器１３３ａと同様の回路構成によって実現できる。【００５９】
次に、以上のような構成およびデータ構造の無線基地局４において実行される処理の詳細について説明する。
図７は、第１の実施の形態の係数設定処理の手順を示すフローチャートである。以下、図７に示す処理をステップ番号に沿って説明する。【００６０】
［ステップＳ１１］デジタル信号処理部１０が稼働開始すると、複素ＦＩＲフィルタ１３０は、係数テーブル１３９から係数集合＃１の係数を読み出す。そして、複素ＦＩＲフィルタ１３０は、読み出した係数を初期係数として複素乗算器に設定する。【００６１】
［ステップＳ１２］遅延制御部１６２は、ＡＤ変換器１８からフィードバック信号を受け付けると、メモリ１６１からフィードバック信号に対応する元の入力信号を読み出す。そして、遅延制御部１６２は、元の入力信号とフィードバック信号とを比較してＥＶＭを測定する。【００６２】
［ステップＳ１３］遅延制御部１６２は、複素ＦＩＲフィルタ１３０に対して、現在適用している係数集合よりも１つだけ番号の大きい係数集合を適用するよう指示する。複素ＦＩＲフィルタ１３０は、指示された係数集合の係数を係数テーブル１３９から読み出して複素乗算器に設定する。【００６３】
［ステップＳ１４］遅延制御部１６２は、変更後の係数集合が適用されたフィードバック信号をＡＤ変換器１８から受け付けると、メモリ１６１からフィードバック信号に対応する元の入力信号を読み出し、ＥＶＭを測定する。【００６４】
［ステップＳ１５］遅延制御部１６２は、ステップＳ１４で測定されたＥＶＭと前回測定されたＥＶＭとを比較する。そして、遅延制御部１６２は、ステップＳ１３の係数集合の変更によりＥＶＭが改善されたか否か判断する。ＥＶＭが改善された場合には、処理がステップＳ１３に進められる。ＥＶＭが改善されていない場合、すなわち、ＥＶＭに変化がないか劣化した場合には、処理がステップＳ１６に進められる。【００６５】
［ステップＳ１６］遅延制御部１６２は、複素ＦＩＲフィルタ１３０に対して、現在適用している係数集合よりも１つだけ番号の小さい係数集合を適用するよう指示する。複素ＦＩＲフィルタ１３０は、指示された係数集合の係数を係数テーブル１３９から読み出して複素乗算器に設定する。【００６６】
［ステップＳ１７］遅延制御部１６２は、変更後の係数集合が適用されたフィードバック信号をＡＤ変換器１８から受け付けると、メモリ１６１からフィードバック信号に対応する元の入力信号を読み出し、ＥＶＭを測定する。【００６７】
［ステップＳ１８］遅延制御部１６２は、ステップＳ１７で測定されたＥＶＭと前回測定されたＥＶＭとを比較する。そして、遅延制御部１６２は、ステップＳ１６の係数集合の変更によりＥＶＭが改善されたか否か判断する。ＥＶＭが改善された場合には、処理がステップＳ１６に進められる。ＥＶＭが改善されていない場合には、処理がステップＳ１９に進められる。【００６８】
［ステップＳ１９］遅延制御部１６２は、複素ＦＩＲフィルタ１３０に対して、前回適用した係数集合、すなわち、ステップＳ１６の変更前に適用した係数集合を適用するよう指示する。複素ＦＩＲフィルタ１３０は、指示された係数集合の係数を係数テーブル１３９から読み出して複素乗算器に設定する。【００６９】
［ステップＳ２０］遅延制御部１６２は、ＥＶＭ測定および係数集合の調整を終了し、一定時間待つ。その後、処理がステップＳ１２に進められる。
このようにして、遅延制御部１６２は、補正量を段階的に増加または減少させてＥＶＭを測定し、ＥＶＭが最良となる補正量を決定する。遅延制御部１６２は、このような補正量の調整を継続的に実行して、通信環境の変化に適応できるようにする。【００７０】
なお、遅延制御部１６２は、完全なＥＶＭを用いるのではなく、簡易的方法で計算されるＥＶＭを用いてもよい。元の入力信号をＩref，Ｑref、フィードバック信号をＩfb，Ｑfbとすると、遅延制御部１６２は例えば以下の方法でＥＶＭを簡易的に計算することができる。【００７１】
ＥＶＭ＝ｓｕｍ（（Ｉref−Ｉfb）2＋（Ｑref−Ｑfb）2）
÷ｓｕｍ（Ｉref2＋Ｑref2）      …（３）
図８は、デジタル信号処理部の処理結果を示す図である。図８の左側に示すＩ成分およびＱ成分のデータが複素ＦＩＲフィルタ１３０による補正前のデータであり、右側に示すＩ成分およびＱ成分のデータが複素ＦＩＲフィルタ１３０による補正後のデータである。【００７２】
例えば、補正前にＩ成分＝−３３５０，Ｑ成分＝−３４５６であったデータが、Ｉ成分＝４１８２，Ｑ成分＝−６７２１に補正されている。また、補正前にＩ成分＝４２２４，Ｑ成分＝−３３１４であったデータが、Ｉ成分＝−２２６３，Ｑ成分＝−５５５２に補正されている。補正後のデータは、補正前のデータと比べて、アンテナ共用器１４で生じる遅延偏差を打ち消すような遅延偏差が与えられている。【００７３】
図９は、アンテナ共用器の遅延偏差を示す第１のグラフである。図９のグラフは、信号の遅延時間と周波数との関係を、ある周波数Ｆを基準として相対的に示している。図９では、（１）遅延補償を行わない場合の元の入力信号とアンテナ共用器１４通過後の信号との関係、（２）遅延補償を行った場合の元の入力信号と補正後の信号との関係、（３）遅延補償を行った場合の元の入力信号とアンテナ共用器１４通過後の信号との関係の３つを示している。【００７４】
ここで、図９に示すように、遅延補償を行わないとアンテナ共用器１４を通過した信号は大きな遅延偏差を有することになる。すなわち、高周波数成分の遅延時間が低周波数成分の遅延時間よりも著しく大きくなる。１キャリア分の信号の高周波数成分と低周波数成分との間でこのように大きな遅延偏差があると、移動局側での信号の復号が困難となり、復号誤りが高い頻度で発生する。【００７５】
これに対し、遅延偏差補償では、アンテナ共用器１４で生じる遅延偏差を打ち消すような遅延をデジタル信号に付与する。すなわち、図９に示すように、低周波数成分に大きい遅延が与えられ、高周波数成分に小さい遅延が与えられるようにする。このような補正された信号がアンテナ共用器１４に入力されると、図９に示すように、アンテナ共用器１４通過後の遅延偏差が抑制される。【００７６】
図１０は、アンテナ共用器の遅延偏差を示す第２のグラフである。図９では、理想的な補正が行われた場合の曲線を示したが、タップ数が有限のＦＩＲフィルタを用いて補正を行うと、実際には図１０に示すような脈動波形となる。ここで、ＦＩＲフィルタのタップ数を増加させることで、リップル率を低減することも可能である。ただし、タップ数を増加させると、ＦＩＲフィルタで生じる遅延時間も増大する。なお、遅延時間と周波数との関係が図１０に示すように脈動していても、ＥＶＭの改善効果は得られる。【００７７】
図１１は、遅延偏差と変調精度との関係を示すグラフである。図１１のグラフは、本出願人が無線通信のシミュレーションを行った結果得られた、遅延偏差とＥＶＭとの関係を示している。このシミュレーションは、下りテストモデル３の条件下で行ったものである。下りテストモデル３は、３２個のＤＰＣＨ（Dedicated Physical CHannel）を使用する無線基地局を想定したテストモデルである。【００７８】
ここで、遅延偏差は単位がナノ秒／ＭＨｚであり、１キャリア内の最高周波数の遅延時間と最低周波数の遅延時間との差を周波数帯域幅で除することで得られる。また、ＥＶＭは単位が平均二乗偏差（root mean square）の１００分率であり、前述の計算方法によって得られる。図１１に示すように、遅延偏差が１５ｎｓｅｃ／ＭＨｚでＥＶＭが４．０４％ｒｍｓ、遅延偏差が２０ｎｓｅｃ／ＭＨｚでＥＶＭが５．３６％ｒｍｓ、遅延偏差が２５ｎｓｅｃ／ＭＨｚでＥＶＭが６．３１％ｒｍｓ、遅延偏差が３０ｎｓｅｃ／ＭＨｚでＥＶＭが７．９４％ｒｍｓという結果が得られた。【００７９】
また、本出願人は、下りテストモデル５の条件下で、遅延偏差補償なし・ありの場合それぞれのＥＶＭの測定を行った。下りテストモデル５は、３０個のＤＰＣＨと８個のＨＳ−ＰＤＳＣＨ（High-Speed Physical Downlink Shared CHannel）とを使用する無線基地局を想定したテストモデルである。【００８０】
測定により、遅延偏差補償なしの場合は、アンテナ共用器通過前のＥＶＭが２．７９％ｒｍｓ、通過後のＥＶＭが７．４２％ｒｍｓという結果が得られた。これに対し、遅延偏差補償ありの場合は、補正後かつアンテナ共用器通過前のＥＶＭが６．４７％ｒｍｓ、通過後のＥＶＭが３．３８％ｒｍｓという結果が得られた。このように、遅延偏差補償を行わない場合は、アンテナ共用器の通過によってＥＶＭが大きく劣化する。一方、遅延偏差補償を行った場合は、補正により一時的にＥＶＭが劣化するが、アンテナ共用器通過後の信号はＥＶＭの劣化が抑制されている。【００８１】
このような無線基地局を用いることで、入力されるデジタル信号が補正されて、アンテナ共用器通過後のアナログ信号の遅延偏差が抑制される。ここで、補正量はＥＶＭが最適になるように動的に調整される。従って、移動局側での復号誤りの発生を十分に抑制し、伝送効率を一層向上させることができる。【００８２】
また、温度変化や部品交換などによるアンテナ共用器の特性変化に自動的に対応することができる。このため、送受信増幅器の製造者とアンテナ共用器の製造者とが異なる場合でも、無線基地局設置時の調整作業が必要なく、最適な通信環境を迅速に構築できる。【００８３】
［第２の実施の形態］
次に、第２の実施の形態を図面を参照して詳細に説明する。前述の第１の実施の形態との相違点を中心に説明し、同様の事項については説明を省略する。第２の実施の形態に係る無線基地局は、遅延偏差補償機能と増幅歪補償機能の両方を有する送受信増幅器を搭載しており、１つのフィードバック回路を遅延偏差補償と増幅歪補償の２つの用途に使用できるようにしたものである。【００８４】
図１２は、第２の実施の形態の無線基地局の機能を示すブロック図である。無線基地局５は、デジタル信号処理部１０ａ、ＤＡ変換器１１、変調器１２、増幅器１３、アンテナ共用器１４、方向性結合器１５、増幅器１６、周波数変換器１７、ＡＤ変換器１８およびＲＦスイッチ１９を有する。ＤＡ変換器１１、変調器１２、増幅器１３、アンテナ共用器１４、方向性結合器１５、増幅器１６、周波数変換器１７およびＡＤ変換器１８の機能は、第１の実施の形態と同様である。【００８５】
デジタル信号処理部１０ａは、移動局に送信するデジタル信号の入力を受け付けると、遅延偏差補償のための補正処理と増幅歪補償のための補正処理とを行った上で、ＤＡ変換器１１に出力する。ここで、デジタル信号処理部１０ａは、定期的にＥＶＭを測定して遅延偏差補償のための補正量を決める。また、デジタル信号処理部１０ａは、定期的に増幅歪を測定して増幅歪補償のための補正量を決める。ＥＶＭ測定と増幅歪測定とは異なるタイミングで行う。このとき、ＥＶＭ測定に必要なフィードバック信号と増幅歪測定に必要なフィードバック信号とは異なるため、デジタル信号処理部１０ａは必要に応じて、フィードバック信号を切り替える制御信号をＲＦスイッチ１９に通知する。【００８６】
ＲＦスイッチ１９は、増幅器１３が出力するアナログ信号と増幅器１６が出力するアナログ信号の一方を選択して、周波数変換器１７に中継するスイッチである。ＲＦスイッチ１９は、デジタル信号処理部１０ａから制御信号を受け付けると、選択するアナログ信号を切り替える。この結果、増幅器１３通過後の信号に対応するフィードバック信号とアンテナ共用器１４通過後の信号に対応するフィードバック信号とが、ＡＤ変換器１８からデジタル信号処理部１０ａに対して時分割で出力される。【００８７】
図１３は、第２の実施の形態のデジタル信号処理部の機能を示すブロック図である。デジタル信号処理部１０ａは、遅延回路１１１〜１１４、セレクタ１２０、複素ＦＩＲフィルタ１３０、セレクタ１４１〜１４４、多重化部１５０、メモリ１６１、遅延制御部１６２ａ、歪補償部１７０、メモリ１８１、歪制御部１８２および動作切替部１９０を有する。遅延回路１１１〜１１４、セレクタ１２０、複素ＦＩＲフィルタ１３０、セレクタ１４１〜１４４、多重化部１５０およびメモリ１６１の機能は、第１の実施の形態と同様である。【００８８】
遅延制御部１６２ａは、動作切替部１９０からフィードバック信号を受け付けると、そのフィードバック信号に対応する元のデジタル信号をメモリ１６１から読み出す。そして、遅延制御部１６２ａは、２つのデジタル信号を比較してＥＶＭを測定し、測定結果に基づいて複素ＦＩＲフィルタ１３０に対して補正量の変更を指示する。【００８９】
歪補償部１７０は、多重化部１５０からデジタル信号を受け付けると、増幅器１３で生じる増幅歪を補償するための補正処理を行い、ＤＡ変換器１１に出力する。ここで、歪補償部１７０は、歪制御部１８２による指示に基づいて補正量を決定する。【００９０】
メモリ１８１は、多重化後かつ歪補償前のデジタル信号を一時的に保持するメモリである。メモリ１８１には、多重化部１５０が出力するデジタル信号が順次格納される。また、歪制御部１８２によって、メモリ１８１からデジタル信号が適宜読み出される。【００９１】
歪制御部１８２は、動作切替部１９０からフィードバック信号を受け付けると、そのフィードバック信号に対応する元のデジタル信号をメモリ１８１から読み出す。そして、歪制御部１８２は、２つのデジタル信号を比較して増幅歪を測定し、測定結果に基づいて歪補償部１７０に対して補正量の変更を指示する。【００９２】
動作切替部１９０は、アンテナ共用器１４通過後の信号に対応するフィードバック信号をＡＤ変換器１８から受け付けると、遅延制御部１６２ａに対して転送する。一方、増幅器１３通過後の信号に対応するフィードバック信号をＡＤ変換器１８から受け付けると、歪制御部１８２に対して転送する。また、動作切替部１９０は、必要に応じてＲＦスイッチ１９に対して制御信号を送信する。【００９３】
図１４は、第２の実施の形態の係数設定処理の手順を示すフローチャートである。ここで、ステップＳ２１〜Ｓ２９の処理は、第１の実施の形態の係数設定処理のステップＳ１１〜Ｓ１９と同様であるため、説明を省略する。第２の実施の形態の係数設定処理では、ステップＳ２１〜Ｓ２９に続いて、以下のステップＳ３０，Ｓ３１が実行される。【００９４】
［ステップＳ３０］動作切替部１９０は、遅延制御部１６２ａによる補正量調整が終了すると、ＲＦスイッチ１９に制御信号を通知する。そして、動作切替部１９０は、ＡＤ変換器１８から受け付けたフィードバック信号の歪制御部１８２への転送を開始する。歪制御部１８２は、動作切替部１９０からフィードバック信号を受け付けると、補正量調整を開始する。【００９５】
［ステップＳ３１］動作切替部１９０は、ステップＳ３０の処理開始から一定時間経過すると、ＲＦスイッチ１９に制御信号を通知する。そして、動作切替部１９０は、ＡＤ変換器１８から受け付けたフィードバック信号の遅延制御部１６２ａへの転送を開始する。その後、処理がステップＳ２２に進められる。【００９６】
このようにして、動作切替部１９０は、通常は歪制御部１８２が補正量調整を実行し、一定時間毎に歪制御部１８２に代わって遅延制御部１６２ａが補正量調整を実行するように制御する。このとき、動作切替部１９０は、フィードバック信号として得る信号を切り替えるために、ＲＦスイッチ１９に対して制御信号を通知する。なお、動作切替部１９０は、遅延制御部１６２ａの実行中であっても、増幅歪補償の補正量調整が必要と判断したときは、強制的に遅延制御部１６２ａから歪制御部１８２に制御を切り替えてもよい。【００９７】
このような無線基地局を用いることで、第１の実施の形態と同様の効果を得ることができる。更に、第２の実施の形態に係る無線基地局を用いることで、遅延偏差補償と増幅歪補償の両方を送受信増幅器により実現することができる。ここで、遅延偏差補償と増幅歪補償とでフィードバック回路を共有できるため、送受信増幅器の大規模化を抑制できる。【００９８】
なお、上記実施の形態では遅延偏差補償機能を有する送受信増幅器を無線基地局に搭載したが、他の種類の通信装置にこのような送受信増幅器を搭載してもよい。また、上記実施の形態ではアンテナ共用器を送受信増幅器に接続したが、送信・受信について別個に帯域通過フィルタを用意して送受信増幅器に接続してもよい。また、上記実施の形態ではフィードバック信号に基づいて動的に補正量を調整することとしたが、設定により、補正量を固定できるようにしてもよい。【００９９】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【０１００】
１  送受信増幅器
１ａ  フィードバック部
１ｂ  デジタル信号処理部
２  帯域通過フィルタ
３  送信アンテナ
【図１】
2009040897.tif 000003
【図２】
2009040897.tif 000004
【図３】
2009040897.tif 000005
【図４】
2009040897.tif 000006
【図５】
2009040897.tif 000007
【図６】
2009040897.tif 000008
【図７】
2009040897.tif 000009
【図８】
2009040897.tif 000010
【図９】
2009040897.tif 000011
【図１０】
2009040897.tif 000012
【図１１】
2009040897.tif 000013
【図１２】
2009040897.tif 000014
【図１３】
2009040897.tif 000015
【図１４】
2009040897.tif 000016
【国際調査報告】
2009040897.tif 000017
2009040897.tif 000018
2009040897.tif 000019
2009040897.tif 000020