(57)【要約】  同期分離部は、入力された映像信号から外部水平同期信号を分離する。ラインロックＰＬＬは、外部水平同期信号を基準信号として受け、内部水平同期信号を生成する。判定部は、外部水平同期信号と内部水平同期信号との位相差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する。制御部は、判定部の判定結果に基づいて、ラインロックＰＬＬの出力周波数の切り替え制御をする。
2009037812.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力された映像信号に基づいて内部水平同期信号を生成する装置であって、
前記映像信号から外部水平同期信号を分離する同期分離部と、
前記外部水平同期信号を基準信号として受け、前記内部水平同期信号を生成するラインロックＰＬＬと、
前記外部水平同期信号と前記内部水平同期信号との位相差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、
前記判定部の判定結果に基づいて、前記ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えた
ことを特徴とする同期信号生成装置。
【請求項２】
請求項１に記載の同期信号生成装置において、
前記判定部は、
前記ラインロックＰＬＬから前記外部水平同期信号と前記内部水平同期信号との位相差を受け、当該位相差を正値化する正値化部と、
前記正値化部の出力を所定期間、累積加算する累積加算器と、
前記累積加算器の出力と前記閾値とを比較する比較器とを有する
ことを特徴とする同期信号生成装置。
【請求項３】
外部から入力された映像信号に基づいて内部水平同期信号を生成する装置であって、
前記映像信号から外部水平同期信号を分離する同期分離部と、
前記外部水平同期信号を基準信号として受け、前記内部水平同期信号を生成するラインロックＰＬＬと、
前記内部水平同期信号の周波数と規定周波数との差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、
前記判定部の判定結果に基づいて、前記ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えた
ことを特徴とする同期信号生成装置。
【請求項４】
請求項３に記載の同期信号生成装置において、
前記判定部は、
前記内部水平同期信号の周波数を測定する周波数測定部と、
前記周波数測定部の出力と前記規定周波数を表す基準値との差を算出する減算器と、
前記減算器の出力を正値化する正値化部と、
前記正値化部の出力を所定期間、累積加算する累積加算器と、
前記累積加算器の出力と前記閾値とを比較する比較器とを有する
ことを特徴とする同期信号生成装置。
【請求項５】
請求項１及び３のいずれか一つに記載の同期信号生成装置において、
前記制御部は、前記判定部によって前記時間積分値が前記閾値を超えていることが所定回数連続して判定されたとき、前記ラインロックＰＬＬの出力周波数の切り替え制御をする
ことを特徴とする同期信号生成装置。
【請求項６】
請求項１及び３のいずれか一つに記載の同期信号生成装置において、
前記制御部による前記ラインロックＰＬＬの出力周波数の切り替え制御を平滑化して前記ラインロックＰＬＬに伝達するフィルタを備えた
ことを特徴とする同期信号生成装置。
【請求項７】
請求項２及び４のいずれか一つに記載の同期信号生成装置において、
前記正値化部は、入力又は出力信号に対してコアリング処理を行う
ことを特徴とする同期信号生成装置。
【請求項８】
請求項２及び４のいずれか一つに記載の同期信号生成装置において、
前記判定部は、前記累積加算器の出力と前記閾値よりも大きな第２の閾値とを比較する第２の比較器を有し、前記第２の比較器が前記累積加算器の出力が前記第２の閾値よりも大きいことを示しているとき、前記映像信号は非標準信号であると判定する
ことを特徴とする同期信号生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号生成装置に関し、特に、外部から入力された映像信号に基づいて装置内部で水平同期信号を生成する技術に関する。
【背景技術】
【０００２】
映像信号にはＮＴＳＣ（National Television System Committee）やＰＡＬ（Phase Alternation Line）などの規格がある。規格に準拠した映像信号（標準信号）は、その規格で定義された方式に従って正しく表示制御することができる。一方、規格外の映像信号（非標準信号）については、表示方式が不明なため有効な映像を表示することができない。したがって、映像信号処理装置は、入力された外部映像信号が非標準信号であると判定した場合、画面をブラックアウトするなどして非標準信号が表示されないように制御をするのが一般的である。【０００３】
外部映像信号が標準か否かは水平同期信号から判断することができる。水平同期信号は映像信号に含まれており、映像信号から分離抽出が可能である。しかし、映像信号に含まれる水平同期信号（外部水平同期信号）にはジッタが多く含まれるため、ラインロックＰＬＬ（Phase Locked Loop）などによってジッタ精度の高い水平同期信号（内部水平同期信号）を生成し直すのが一般的である。従来、入力された映像信号に基づいて生成した内部水平同期信号の周波数を測定し、当該測定した周波数と規定周波数との誤差の積分平均に基づいて、入力された映像信号が標準信号であるか非標準信号であるかを判定している（例えば、特許文献１参照）。
【特許文献１】特開２００６−３１１０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
外部映像信号にジッタが多いと、内部水平同期信号を正しく生成できなくなり、非標準信号と判定されてしまう。特に、ビデオテープなどに記録されたアナログ映像信号は、テープの経年劣化や記録装置と再生装置の相違などにより記録時と同じ条件で再生することができないため、非標準信号と判定される傾向が強い。この結果、再生処理可能な規格に準拠した映像信号が記録されているにもかかわらず、映像信号処理装置によって非標準信号であると判定され、まったく表示されないという事態が生じてしまう。【０００５】
上記問題に鑑み、本発明は、入力された映像信号の品質が多少低くても標準信号と判定されるように内部水平同期信号を生成することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために次のような手段を講じた。すなわち、外部から入力された映像信号に基づいて内部水平同期信号を生成する装置として、映像信号から外部水平同期信号を分離する同期分離部と、外部水平同期信号を基準信号として受け、内部水平同期信号を生成するラインロックＰＬＬと、外部水平同期信号と内部水平同期信号との位相差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、判定部の判定結果に基づいて、ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えたものとする。また、外部から入力された映像信号に基づいて内部水平同期信号を生成する装置として、映像信号から外部水平同期信号を分離する同期分離部と、外部水平同期信号を基準信号として受け、内部水平同期信号を生成するラインロックＰＬＬと、内部水平同期信号の周波数と規定周波数との差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、判定部の判定結果に基づいて、ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えたものとする。【０００７】
これによると、入力された映像信号の品質が低く、外部水平同期信号と内部水平同期信号の位相差が比較的大きい、あるいは、外部水平同期信号の周波数が規定周波数から定常的にずれているような場合には、ラインロックＰＬＬの出力周波数が切り替えられ、内部水平同期信号を所望の周波数にロックすることができる。これにより、低品質の映像信号を標準信号と判定させることができる。
【発明の効果】
【０００８】
以上のように、本発明によると、入力された映像信号の品質が多少低くても標準信号と判定されるように内部水平同期信号を生成することができる。これにより、低品質の映像信号を標準信号と判定させて表示させることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の第１の実施形態に係る同期信号生成装置の構成図である。
【図２】図２は、本発明の第２の実施形態に係る同期信号生成装置の構成図である。
【符号の説明】
【００１０】
１０  同期分離部
２０  ラインロックＰＬＬ
３０  判定部
３１  正値化部
３２  累積加算器
３３  比較器
３４  比較器（第２の比較器）
３５  周波数測定部
３６  減算器
４０  制御部
５０  フィルタ
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。【００１２】
（第１の実施形態）
図１は、第１の実施形態に係る同期信号生成装置の構成を示す。同期分離部１０は、本装置に入力されたコンポジット信号やコンポーネント信号などの映像信号ＶＳから外部水平同期信号ＨＳを分離する。映像信号ＶＳは、家庭用ビデオテーププレーヤなどから供給される低品質の信号である。ラインロックＰＬＬ２０は、外部水平同期信号ＨＳを基準信号として受け、ジッタ精度の高い内部水平同期信号Ｈｓｙｎｃを生成する。また、ラインロックＰＬＬ２０は、外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φを出力する。なお、ラインロックＰＬＬ２０は、デジタル方式及びアナログ方式のいずれでもよい。【００１３】
判定部３０は、外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φの時間積分値を算出し、当該時間積分値が閾値θ１を超えているか否かを判定する。具体的には、正値化部３１は、位相差φの絶対値又は２乗値を出力する。外部水平同期信号ＨＳ及び内部水平同期信号Ｈｓｙｎｃの位相の進遅によっては位相差φは負値となるが、ここでは位相のずれの大きさを取得するために、正値化部３１によって位相差φを正値化する。ここで、正値化部３１は、入力又は出力信号に対してコアリング処理を行って、微少な位相差φは無視するようにしてもよい。すなわち、微少な位相差φは位相差なしとみなしてゼロを出力するようにしてもよい。あるいは、位相差φの絶対値又は２乗値が微少な場合にはゼロを出力するようにしてもよい。【００１４】
累積加算器３２は、正値化部３１の出力を累積加算する。累積加算器３２には垂直同期信号Ｖｓｙｎｃが与えられており、累積加算器３２は、垂直同期信号Ｖｓｙｎｃのパルスを受けるごとに加算結果をリセットする。すなわち、累積加算器３２は、外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φについて１フィールドごとの時間積分値を算出する。垂直同期信号Ｖｓｙｎｃに代えて一定時間の経過を知らせるタイマ信号を与えるようにしてもよい。【００１５】
比較器３３は、累積加算器３３の出力と閾値θ１とを比較し、累積加算器３３の出力が閾値θ１よりも小さいときは例えば“Ｌ”を、大きいときは例えば“Ｈ”を出力する。閾値θ１は、従来の非標準信号判定回路において映像信号ＶＳが標準信号か非標準信号かを判定する際の基準値とする。すなわち、比較器３３は、映像信号ＶＳの標準信号／非標準信号の判定に関して従来と同じ結果を出力する。【００１６】
比較器３４は、累積加算器３３の出力と閾値θ２とを比較して信号Ｓ０を出力する。信号Ｓ０は、累積加算器３３の出力が閾値θ２よりも小さいときは例えば“Ｌ”となり、大きいときは例えば“Ｈ”となる。閾値θ２は、閾値θ１よりも大きな値である。後述するように、本装置では、累積加算器３３の出力が閾値θ１よりも大きい場合には、ラインロックＰＬＬ２０の出力周波数を切り替えることで外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φを小さくして、累積加算器３３の出力を閾値θ１よりも小さくすることができる。しかし、累積加算器３３の出力が極端に大きい場合には、ラインロックＰＬＬ２０の出力周波数の切り替えによっても累積加算器３３の出力を閾値θ１よりも小さくすることができない。閾値θ２は、そのような制御の限界値を表す。これにより、信号Ｓ０が“Ｈ”の場合、ラインロックＰＬＬ２０の出力周波数の切り替えをするまでもなく、映像信号ＶＳは非標準信号であると判断することができる。【００１７】
制御部４０は、判定部３０の判定結果、すなわち、比較器３３の出力に基づいて、ラインロックＰＬＬ２０の出力周波数の切り替え制御をする。出力周波数の切り替えは、ラインロックＰＬＬ２０における図示しないＶＣＯ（電圧制御発振器）のゲイン調整や、内部水平同期信号Ｈｓｙｎｃを分周して外部水平同期信号ＨＳとの位相比較対象を生成する分周器の分周数の変更などによって行う。例えば、ＶＣＯのゲインを大きくすることで、内部水平同期信号Ｈｓｙｎｃの周波数を上げることができる。【００１８】
ここで、ウィンドウ期間を設けて、当該ウィンドウ期間内に比較器３３の出力が“Ｌ”となれば、制御部４０は、ラインロックＰＬＬ２０の出力周波数の切り替え制御を行わないようにしてもよい。換言すると、制御部４０は、判定部３０によって外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φの時間積分値が閾値θ１を超えていることが所定回数連続して判定されたとき、ラインロックＰＬＬ２０の出力周波数の切り替え制御をするようにしてもよい。これにより、ノイズなどの影響で映像信号ＶＳから外部水平同期信号ＨＳが正しく分離できないことがあっても、そのような一時的な事象を無視することができる。【００１９】
フィルタ５０は、制御部４０によるラインロックＰＬＬ２０の出力周波数の切り替え制御を平滑化してラインロックＰＬＬ２０に伝達する。例えば、制御部４０がラインロックＰＬＬ２０における図示しないＶＣＯのゲインを４倍にする制御をする場合、フィルタ５０は、１フィールドごとに、２倍、３倍、４倍と段階的にＶＣＯのゲインが変化するように制御部４０の制御を伝達する。ＶＣＯのゲインを急激に変化させると内部水平同期信号Ｈｓｙｎｃが急激に変化して映像表示が乱れるのに対して、制御部４０による制御をフィルタ５０で平滑化すると内部水平同期信号Ｈｓｙｎｃの切り替えが滑らかになり、映像表示の乱れを抑止することができる。【００２０】
以上、本実施形態によると、入力された映像信号ＶＳの品質が低く、特に、外部水平同期信号ＨＳの周波数が安定しないような場合において、ラインロックＰＬＬ２０の出力周波数が切り替えられ、内部水平同期信号Ｈｓｙｎｃを所望の周波数にロックさせることができる。これにより、低品質の映像信号ＶＳを標準信号と判定させて表示させることができる。【００２１】
（第２の実施形態）
図２は、第２の実施形態に係る同期信号生成装置の構成を示す。本実施形態に係る装置は、第１の実施形態とは異なる構成の判定部３０を備えている。以下、第１の実施形態と異なる点についてのみ説明する。【００２２】
本実施形態に係る判定部３０は、内部水平同期信号Ｈｓｙｎｃの周波数と規定周波数との差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する。具体的には、周波数測定部３５は、内部水平同期信号Ｈｓｙｎｃの周波数を測定する。周波数の測定は、例えば、内部水平同期信号Ｈｓｙｎｃのパルスの立ち上がり間隔を、システムクロック信号などでカウントすることで行うことができる。減算器３６は、周波数測定部３５の出力と基準値Ｆｒｅｆとの差を算出する。基準値Ｆｒｅｆは、水平同期信号の規定周波数（例えば、１５．７５ｋＨｚ）を表す値である。正値化部３１は、減算器３６の出力の絶対値又は２乗値を出力する。【００２３】
以上、本実施形態によると、入力された映像信号の品質が低く、特に、外部水平同期信号が規定周波数から一定量でずれているような場合において、ラインロックＰＬＬ２０の出力周波数が切り替えられ、内部水平同期信号Ｈｓｙｎｃを所望の周波数にロックさせることができる。これにより、低品質の映像信号ＶＳを標準信号と判定させて表示させることができる。【００２４】
なお、第１及び第２の実施形態において、比較器３４及びフィルタ５０は、それぞれ省略可能である。これらの一方又は双方を省略しても、上記効果を何ら損なうものではない。
【産業上の利用可能性】
【００２５】
本発明に係る同期信号生成装置は、入力された映像信号の品質が多少低くても標準信号と判定されるように内部水平同期信号を生成することができるため、家庭用ビデオテープレコーダなどのレガシー機器から出力されるアナログ映像信号の処理装置に有用である。
【図１】
2009037812.tif 000003
【図２】
2009037812.tif 000004
【手続補正書】
【提出日】平成21年3月16日(2009.3.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外部から入力された映像信号に基づいて内部水平同期信号を生成する装置であって、
前記映像信号から外部水平同期信号を分離する同期分離部と、
前記外部水平同期信号を基準信号として受け、前記内部水平同期信号を生成するラインロックＰＬＬと、
前記外部水平同期信号と前記内部水平同期信号との位相差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、
前記判定部の判定結果に基づいて、前記ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えた
ことを特徴とする同期信号生成装置。
【請求項２】
請求項１に記載の同期信号生成装置において、
前記判定部は、
前記ラインロックＰＬＬから前記外部水平同期信号と前記内部水平同期信号との位相差を受け、当該位相差を正値化する正値化部と、
前記正値化部の出力を所定期間、累積加算する累積加算器と、
前記累積加算器の出力と前記閾値とを比較する比較器とを有する
ことを特徴とする同期信号生成装置。
【請求項３】
外部から入力された映像信号に基づいて内部水平同期信号を生成する装置であって、
前記映像信号から外部水平同期信号を分離する同期分離部と、
前記外部水平同期信号を基準信号として受け、前記内部水平同期信号を生成するラインロックＰＬＬと、
前記内部水平同期信号の周波数と規定周波数との差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、
前記判定部の判定結果に基づいて、前記ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えた
ことを特徴とする同期信号生成装置。
【請求項４】
請求項３に記載の同期信号生成装置において、
前記判定部は、
前記内部水平同期信号の周波数を測定する周波数測定部と、
前記周波数測定部の出力と前記規定周波数を表す基準値との差を算出する減算器と、
前記減算器の出力を正値化する正値化部と、
前記正値化部の出力を所定期間、累積加算する累積加算器と、
前記累積加算器の出力と前記閾値とを比較する比較器とを有する
ことを特徴とする同期信号生成装置。
【請求項５】
請求項１及び３のいずれか一つに記載の同期信号生成装置において、
前記制御部は、前記判定部によって前記時間積分値が前記閾値を超えていることが所定回数連続して判定されたとき、前記ラインロックＰＬＬの出力周波数の切り替え制御をする
ことを特徴とする同期信号生成装置。
【請求項６】
請求項１及び３のいずれか一つに記載の同期信号生成装置において、
前記制御部による前記ラインロックＰＬＬの出力周波数の切り替え制御を平滑化して前記ラインロックＰＬＬに伝達するフィルタを備えた
ことを特徴とする同期信号生成装置。
【請求項７】
請求項２及び４のいずれか一つに記載の同期信号生成装置において、
前記正値化部は、入力又は出力信号に対してコアリング処理を行う
ことを特徴とする同期信号生成装置。
【請求項８】
請求項２及び４のいずれか一つに記載の同期信号生成装置において、
前記判定部は、前記累積加算器の出力と前記閾値よりも大きな第２の閾値とを比較する第２の比較器を有し、前記第２の比較器が前記累積加算器の出力が前記第２の閾値よりも大きいことを示しているとき、前記映像信号は非標準信号であると判定する
ことを特徴とする同期信号生成装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号生成装置に関し、特に、外部から入力された映像信号に基づいて装置内部で水平同期信号を生成する技術に関する。
【背景技術】
【０００２】
映像信号にはＮＴＳＣ（National Television System Committee）やＰＡＬ（Phase Alternation Line）などの規格がある。規格に準拠した映像信号（標準信号）は、その規格で定義された方式に従って正しく表示制御することができる。一方、規格外の映像信号（非標準信号）については、表示方式が不明なため有効な映像を表示することができない。したがって、映像信号処理装置は、入力された外部映像信号が非標準信号であると判定した場合、画面をブラックアウトするなどして非標準信号が表示されないように制御をするのが一般的である。
【０００３】
外部映像信号が標準か否かは水平同期信号から判断することができる。水平同期信号は映像信号に含まれており、映像信号から分離抽出が可能である。しかし、映像信号に含まれる水平同期信号（外部水平同期信号）にはジッタが多く含まれるため、ラインロックＰＬＬ（Phase Locked Loop）などによってジッタ精度の高い水平同期信号（内部水平同期信号）を生成し直すのが一般的である。従来、入力された映像信号に基づいて生成した内部水平同期信号の周波数を測定し、当該測定した周波数と規定周波数との誤差の積分平均に基づいて、入力された映像信号が標準信号であるか非標準信号であるかを判定している（例えば、特許文献１参照）。
【特許文献１】特開２００６−３１１０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
外部映像信号にジッタが多いと、内部水平同期信号を正しく生成できなくなり、非標準信号と判定されてしまう。特に、ビデオテープなどに記録されたアナログ映像信号は、テープの経年劣化や記録装置と再生装置の相違などにより記録時と同じ条件で再生することができないため、非標準信号と判定される傾向が強い。この結果、再生処理可能な規格に準拠した映像信号が記録されているにもかかわらず、映像信号処理装置によって非標準信号であると判定され、まったく表示されないという事態が生じてしまう。
【０００５】
上記問題に鑑み、本発明は、入力された映像信号の品質が多少低くても標準信号と判定されるように内部水平同期信号を生成することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために次のような手段を講じた。すなわち、外部から入力された映像信号に基づいて内部水平同期信号を生成する装置として、映像信号から外部水平同期信号を分離する同期分離部と、外部水平同期信号を基準信号として受け、内部水平同期信号を生成するラインロックＰＬＬと、外部水平同期信号と内部水平同期信号との位相差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、判定部の判定結果に基づいて、ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えたものとする。また、外部から入力された映像信号に基づいて内部水平同期信号を生成する装置として、映像信号から外部水平同期信号を分離する同期分離部と、外部水平同期信号を基準信号として受け、内部水平同期信号を生成するラインロックＰＬＬと、内部水平同期信号の周波数と規定周波数との差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する判定部と、判定部の判定結果に基づいて、ラインロックＰＬＬの出力周波数の切り替え制御をする制御部とを備えたものとする。
【０００７】
これによると、入力された映像信号の品質が低く、外部水平同期信号と内部水平同期信号の位相差が比較的大きい、あるいは、外部水平同期信号の周波数が規定周波数から定常的にずれているような場合には、ラインロックＰＬＬの出力周波数が切り替えられ、内部水平同期信号を所望の周波数にロックすることができる。これにより、低品質の映像信号を標準信号と判定させることができる。
【発明の効果】
【０００８】
以上のように、本発明によると、入力された映像信号の品質が多少低くても標準信号と判定されるように内部水平同期信号を生成することができる。これにより、低品質の映像信号を標準信号と判定させて表示させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００１０】
（第１の実施形態）
図１は、第１の実施形態に係る同期信号生成装置の構成を示す。同期分離部１０は、本装置に入力されたコンポジット信号やコンポーネント信号などの映像信号ＶＳから外部水平同期信号ＨＳを分離する。映像信号ＶＳは、家庭用ビデオテーププレーヤなどから供給される低品質の信号である。ラインロックＰＬＬ２０は、外部水平同期信号ＨＳを基準信号として受け、ジッタ精度の高い内部水平同期信号Ｈｓｙｎｃを生成する。また、ラインロックＰＬＬ２０は、外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φを出力する。なお、ラインロックＰＬＬ２０は、デジタル方式及びアナログ方式のいずれでもよい。
【００１１】
判定部３０は、外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φの時間積分値を算出し、当該時間積分値が閾値θ１を超えているか否かを判定する。具体的には、正値化部３１は、位相差φの絶対値又は２乗値を出力する。外部水平同期信号ＨＳ及び内部水平同期信号Ｈｓｙｎｃの位相の進遅によっては位相差φは負値となるが、ここでは位相のずれの大きさを取得するために、正値化部３１によって位相差φを正値化する。ここで、正値化部３１は、入力又は出力信号に対してコアリング処理を行って、微少な位相差φは無視するようにしてもよい。すなわち、微少な位相差φは位相差なしとみなしてゼロを出力するようにしてもよい。あるいは、位相差φの絶対値又は２乗値が微少な場合にはゼロを出力するようにしてもよい。
【００１２】
累積加算器３２は、正値化部３１の出力を累積加算する。累積加算器３２には垂直同期信号Ｖｓｙｎｃが与えられており、累積加算器３２は、垂直同期信号Ｖｓｙｎｃのパルスを受けるごとに加算結果をリセットする。すなわち、累積加算器３２は、外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φについて１フィールドごとの時間積分値を算出する。垂直同期信号Ｖｓｙｎｃに代えて一定時間の経過を知らせるタイマ信号を与えるようにしてもよい。
【００１３】
比較器３３は、累積加算器３２の出力と閾値θ１とを比較し、累積加算器３２の出力が閾値θ１よりも小さいときは例えば“Ｌ”を、大きいときは例えば“Ｈ”を出力する。閾値θ１は、従来の非標準信号判定回路において映像信号ＶＳが標準信号か非標準信号かを判定する際の基準値とする。すなわち、比較器３３は、映像信号ＶＳの標準信号／非標準信号の判定に関して従来と同じ結果を出力する。
【００１４】
比較器３４は、累積加算器３２の出力と閾値θ２とを比較して信号Ｓ０を出力する。信号Ｓ０は、累積加算器３２の出力が閾値θ２よりも小さいときは例えば“Ｌ”となり、大きいときは例えば“Ｈ”となる。閾値θ２は、閾値θ１よりも大きな値である。後述するように、本装置では、累積加算器３２の出力が閾値θ１よりも大きい場合には、ラインロックＰＬＬ２０の出力周波数を切り替えることで外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φを小さくして、累積加算器３２の出力を閾値θ１よりも小さくすることができる。しかし、累積加算器３２の出力が極端に大きい場合には、ラインロックＰＬＬ２０の出力周波数の切り替えによっても累積加算器３２の出力を閾値θ１よりも小さくすることができない。閾値θ２は、そのような制御の限界値を表す。これにより、信号Ｓ０が“Ｈ”の場合、ラインロックＰＬＬ２０の出力周波数の切り替えをするまでもなく、映像信号ＶＳは非標準信号であると判断することができる。
【００１５】
制御部４０は、判定部３０の判定結果、すなわち、比較器３３の出力に基づいて、ラインロックＰＬＬ２０の出力周波数の切り替え制御をする。出力周波数の切り替えは、ラインロックＰＬＬ２０における図示しないＶＣＯ（電圧制御発振器）のゲイン調整や、内部水平同期信号Ｈｓｙｎｃを分周して外部水平同期信号ＨＳとの位相比較対象を生成する分周器の分周数の変更などによって行う。例えば、ＶＣＯのゲインを大きくすることで、内部水平同期信号Ｈｓｙｎｃの周波数を上げることができる。
【００１６】
ここで、ウィンドウ期間を設けて、当該ウィンドウ期間内に比較器３３の出力が“Ｌ”となれば、制御部４０は、ラインロックＰＬＬ２０の出力周波数の切り替え制御を行わないようにしてもよい。換言すると、制御部４０は、判定部３０によって外部水平同期信号ＨＳと内部水平同期信号Ｈｓｙｎｃとの位相差φの時間積分値が閾値θ１を超えていることが所定回数連続して判定されたとき、ラインロックＰＬＬ２０の出力周波数の切り替え制御をするようにしてもよい。これにより、ノイズなどの影響で映像信号ＶＳから外部水平同期信号ＨＳが正しく分離できないことがあっても、そのような一時的な事象を無視することができる。
【００１７】
フィルタ５０は、制御部４０によるラインロックＰＬＬ２０の出力周波数の切り替え制御を平滑化してラインロックＰＬＬ２０に伝達する。例えば、制御部４０がラインロックＰＬＬ２０における図示しないＶＣＯのゲインを４倍にする制御をする場合、フィルタ５０は、１フィールドごとに、２倍、３倍、４倍と段階的にＶＣＯのゲインが変化するように制御部４０の制御を伝達する。ＶＣＯのゲインを急激に変化させると内部水平同期信号Ｈｓｙｎｃが急激に変化して映像表示が乱れるのに対して、制御部４０による制御をフィルタ５０で平滑化すると内部水平同期信号Ｈｓｙｎｃの切り替えが滑らかになり、映像表示の乱れを抑止することができる。
【００１８】
以上、本実施形態によると、入力された映像信号ＶＳの品質が低く、特に、外部水平同期信号ＨＳの周波数が安定しないような場合において、ラインロックＰＬＬ２０の出力周波数が切り替えられ、内部水平同期信号Ｈｓｙｎｃを所望の周波数にロックさせることができる。これにより、低品質の映像信号ＶＳを標準信号と判定させて表示させることができる。
【００１９】
（第２の実施形態）
図２は、第２の実施形態に係る同期信号生成装置の構成を示す。本実施形態に係る装置は、第１の実施形態とは異なる構成の判定部３０を備えている。以下、第１の実施形態と異なる点についてのみ説明する。
【００２０】
本実施形態に係る判定部３０は、内部水平同期信号Ｈｓｙｎｃの周波数と規定周波数との差の時間積分値を算出し、当該時間積分値が閾値を超えているか否かを判定する。具体的には、周波数測定部３５は、内部水平同期信号Ｈｓｙｎｃの周波数を測定する。周波数の測定は、例えば、内部水平同期信号Ｈｓｙｎｃのパルスの立ち上がり間隔を、システムクロック信号などでカウントすることで行うことができる。減算器３６は、周波数測定部３５の出力と基準値Ｆｒｅｆとの差を算出する。基準値Ｆｒｅｆは、水平同期信号の規定周波数（例えば、１５．７５ｋＨｚ）を表す値である。正値化部３１は、減算器３６の出力の絶対値又は２乗値を出力する。
【００２１】
以上、本実施形態によると、入力された映像信号の品質が低く、特に、外部水平同期信号が規定周波数から一定量でずれているような場合において、ラインロックＰＬＬ２０の出力周波数が切り替えられ、内部水平同期信号Ｈｓｙｎｃを所望の周波数にロックさせることができる。これにより、低品質の映像信号ＶＳを標準信号と判定させて表示させることができる。
【００２２】
なお、第１及び第２の実施形態において、比較器３４及びフィルタ５０は、それぞれ省略可能である。これらの一方又は双方を省略しても、上記効果を何ら損なうものではない。
【産業上の利用可能性】
【００２３】
本発明に係る同期信号生成装置は、入力された映像信号の品質が多少低くても標準信号と判定されるように内部水平同期信号を生成することができるため、家庭用ビデオテープレコーダなどのレガシー機器から出力されるアナログ映像信号の処理装置に有用である。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の第１の実施形態に係る同期信号生成装置の構成図である。
【図２】図２は、本発明の第２の実施形態に係る同期信号生成装置の構成図である。
【符号の説明】
【００２５】
１０  同期分離部
２０  ラインロックＰＬＬ
３０  判定部
３１  正値化部
３２  累積加算器
３３  比較器
３４  比較器（第２の比較器）
３５  周波数測定部
３６  減算器
４０  制御部
５０  フィルタ
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009037812.tif 000005
【図２】
2009037812.tif 000006
【国際調査報告】
2009037812.tif 000007
2009037812.tif 000008
2009037812.tif 000009
2009037812.tif 000010