(57)【要約】  同一基板上に起立し相互に平行に順に配置された、第１乃至第４の半導体薄板を含み、第１の半導体薄板には互いに直列接続された第１伝導型の第１の４端子ダブルゲートＦＥＴと第２伝導型の第２の４端子ダブルゲートＦＥＴ、第２の半導体薄板には第２伝導型の第３の４端子ダブルゲートＦＥＴ、第３の半導体薄板には第２伝導型の第４の４端子ダブルゲートＦＥＴ、第４の半導体薄板には互いに直列接続された第１伝導型の第５の４端子ダブルゲートＦＥＴと第２伝導型の第６の４端子ダブルゲートＦＥＴがそれぞれ形成されており、第２及び第６の４端子ダブルゲートＦＥＴは、論理信号入力ゲートがワード線に接続された選択トランジスタを構成し、第１及び第３の４端子ダブルゲートＦＥＴと第４及び第５の４端子ダブルゲートＦＥＴはそれぞれフリップフロップを実現するためクロスカップルされた相補型インバータを構成するようにしたＳＲＡＭセルであって、第１の４端子ダブルゲートＦＥＴと第３のダブルゲートＦＥＴは相隣り合い、それらの論理信号入力ゲートは相対する半導体薄板側面に形成され、第４の４端子ダブルゲートＦＥＴと第５のダブルゲートＦＥＴは相隣り合い、論理信号入力ゲートは相対する半導体薄板側面に形成され、第３のダブルゲートＦＥＴの閾値制御ゲートと第４の４端子ダブルゲートＦＥＴの閾値制御ゲートは相隣り合い、互いに相対する半導体薄板側面に形成され、第２のダブルゲートＦＥＴの閾値制御ゲートと第６の４端子ダブルゲートＦＥＴは第２及び第３の半導体薄板をはさんで相隣り合い、それらの閾値制御ゲート互いに相対する半導体薄板側面に形成され、第２、第３、第４、第６の４端子ダブルゲートＦＥＴの閾値制御ゲートは第１のバイアス配線に共通接続されており、第１及び第５の４端子ダブルゲートＦＥＴの閾値制御ゲートは第２のバイアス配線に共通接続されており、かつ、ワード線、第１及び第２のバイアス配線は、第１乃至第４の半導体薄板の配列方向と直交する方向に配置されていることを特徴とするＳＲＡＭセル。
2009119666.tif 000002
【特許請求の範囲】
【請求項１】
同一基板上に起立し相互に平行に順に配置された、第１乃至第４の半導体薄板を含み、第１の半導体薄板には互いに直列接続された第１伝導型の第１の４端子ダブルゲートＦＥＴと第２伝導型の第２の４端子ダブルゲートＦＥＴ、第２の半導体薄板には第２伝導型の第３の４端子ダブルゲートＦＥＴ、第３の半導体薄板には第２伝導型の第４の４端子ダブルゲートＦＥＴ、第４の半導体薄板には互いに直列接続された第１伝導型の第５の４端子ダブルゲートＦＥＴと第２伝導型の第６の４端子ダブルゲートＦＥＴがそれぞれ形成されており、第２及び第６の４端子ダブルゲートＦＥＴは、論理信号入力ゲートがワード線に接続された選択トランジスタを構成し、第１及び第３の４端子ダブルゲートＦＥＴと第４及び第５の４端子ダブルゲートＦＥＴはそれぞれフリップフロップを実現するためクロスカップルされた相補型インバータを構成するようにしたＳＲＡＭセルであって、
第１の４端子ダブルゲートＦＥＴと第３のダブルゲートＦＥＴは相隣り合い、それらの論理信号入力ゲートは相対する半導体薄板側面に形成され、第４の４端子ダブルゲートＦＥＴと第５のダブルゲートＦＥＴは相隣り合い、論理信号入力ゲートは相対する半導体薄板側面に形成され、第３のダブルゲートＦＥＴの閾値制御ゲートと第４の４端子ダブルゲートＦＥＴの閾値制御ゲートは相隣り合い、互いに相対する半導体薄板側面に形成され、
第２のダブルゲートＦＥＴの閾値制御ゲートと第６の４端子ダブルゲートＦＥＴは第２及び第３の半導体薄板をはさんで相隣り合い、それらの閾値制御ゲート互いに相対する半導体薄板側面に形成され、第２、第３、第４、第６の４端子ダブルゲートＦＥＴの閾値制御ゲートは第１のバイアス配線に共通接続されており、第１及び第５の４端子ダブルゲートＦＥＴの閾値制御ゲートは第２のバイアス配線に共通接続されており、かつ、ワード線、第１及び第２のバイアス配線は、第１乃至第４の半導体薄板の配列方向と直交する方向に配置されていることを特徴とするＳＲＡＭセル。
【請求項２】
第１及び第５の４端子ダブルゲートＦＥＴは、ＰチャンネルＦＥＴであることを特徴とする請求項１に記載のＳＲＡＭセル。
【請求項３】
請求項１乃至２に記載のＳＲＡＭセルが、第１乃至第４の半導体薄板の配列方向に、線対称に複数個配列されたＳＲＡＭ装置。
【請求項４】
請求項１乃至３のいずれか１項記載のＳＲＡＭセルが、ビット線方向に、線対称に複数配列されたＳＲＡＭ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＲＡＭ（Static  Random  Access  Memory）セル及びＳＲＡＭ装置に関するものである。
【背景技術】
【０００２】
従来は、バルクあるいはＳＯＩ(Silicon On Insulator)といったシリコン基板上に、プレーナ型ＭＯＳ電界効果型トランジスタ(Metal-Oxide-Silicon Field-Effect Transistor)を用いてＳＲＡＭセルを構成してきた。
しかしながら、将来的にはバルクプレーナＭＯＳ電界効果トランジスタでは、短チャネル効果の増大を防ぐことが困難となってくる。これは、漏れ電流の増大を意味する。
これを回避する方法の一つとして、４端子ダブルゲートＦＥＴ(Field-Effect Transistor、電界効果型トランジスタ)を用いてＳＲＡＭセルを構成する方法が提案されている（非特許文献１参照）。【０００３】
このＳＲＡＭセルは、１１８Ｆ２（Ｆは第１層金属配線ピッチの半分の長さを示す）の面積で実現できる。ところがこのＳＲＡＭセルは、待機時消費電力を低減する観点が考慮されていない。待機時消費電力を低減する観点からＳＲＡＭセルの回路設計をすると、例えば図５に示すようなものになる。
図５に示すＳＲＡＭセルは、回路を構成するＮＭＯＳ、ＰＭＯＳを４端子ダブルゲートＦＥＴにし、待機時には閾値制御ゲートの働きによって閾値電圧を上げ、ＮＭＯＳ、ＰＭＯＳを流れる電流を大幅に低減するものである。
ところが図５に示すＳＲＡＭセルを非特許文献１に開示されるような通常の方法で実装すると、ＳＲＡＭセルの面積は１６０Ｆ２以上となる。【０００４】
この数値は４端子ダブルゲートＦＥＴを用いたＳＲＡＭセルを小さな面積で実現し、高集積ＳＲＡＭ装置を実現しようとすると満足できるものではない。
このため、発明者らはこの４端子ダブルゲートＦＥＴの性能を更に向上させるため次のようなＳＲＡＭセル構造を特許文献１において提案している。【０００５】
ＳＲＡＭセルは、同一基板上に起立し相互に平行に順に配置された、第１乃至第４の半導体薄板を含み、第１の半導体薄板には第１伝導型の第１の４端子ダブルゲートＦＥＴ（Ｍ１）、第２の半導体薄板には第２伝導型であり直列接続された第２及び第３の４端子ダブルゲートＦＥＴ（Ｍ３、２）、第３の半導体薄板には第２伝導型であり直列接続された第４及び第５の４端子ダブルゲートＦＥＴ（Ｍ６、Ｍ４）、第４の半導体薄板には第１伝導型の第６の４端子ダブルゲートＦＥＴ（Ｍ５）がそれぞれ形成されており、第３及び第４の４端子ダブルゲートＦＥＴ（Ｍ２、Ｍ６）は、論理信号入力ゲートがワード線に接続された選択トランジスタを構成し、第１及び第２の４端子ダブルゲートＦＥＴ（Ｍ１、Ｍ３）と第５及び第６の４端子ダブルゲートＦＥＴ（Ｍ４、Ｍ５）はそれぞれフリップフロップを実現するためクロスカップルされた相補型インバータを構成している。そして、第１及び第６の４端子ダブルゲートＦＥＴ（Ｍ１、Ｍ５）の論理信号入力ゲートは第２の半導体薄板又は第３の半導体薄板と対向する側に配置され、第２及び第３の４端子ダブルゲートＦＥＴ（Ｍ３、Ｍ２）のしきい値制御ゲートと第４及び第５の４端子ダブルゲートＦＥＴ（Ｍ６、Ｍ４）のしきい値制御ゲートとは対向する位置に配置されるとともに、それぞれのしきい値制御ゲートは第１のバイアス配線に共通接続され、第１及び第６の４端子ダブルゲートＦＥＴ（Ｍ１、Ｍ５）のしきい値制御ゲートは、第２のバイアス配線に共通接続されており、かつワード線、第１及び第２のバイアス配線は、第１乃至第４の半導体薄板の配列方向と直交する方向に配置されている。【０００６】
図６は、特許文献１に開示されたＳＲＡＭセルのデバイス配置法を示す模式図であり、また図７は、そのＳＲＡＭセルの配置に即して書き換えた回路図である。
特許文献１のＳＲＡＭセル配置は、次のような特徴を有する。
１．互いに異なる伝導型のＦＥＴが実装される半導体薄板が対向した面を論理信号入力ゲートとして用い、第1層配線よりも上層の配線からコンタクトを引き出す際にコンタクト数を減少することができる。
２．同一の伝導型のＦＥＴが実装される半導体薄板が対向した面をしきい値制御ゲートとして用い、同様に上層の配線からコンタクトを引き出す際にコンタクト数を減少させることができる。
３．ワードラインWLを各半導体薄板に対して直交する方向に引き回すとき、ワードラインWLの行選択信号が入力されるコンタクトが直線上に並び、WLとコンタクトの接続が効率的になる。
４．共通のしきい値制御用電圧が入力されるコンタクトがワードラインWLと平行な直線上に並ぶため、WLと平行して引き回されるしきい値電圧制御用の配線とコンタクトの接続が効率的となり、WLの変動に同期した行単位でのしきい値制御が可能となる。
５．ＳＲＡＭセルはセルアレイ中では、WL方向には併進対称に、BL方向には相隣るセルとの境界線を中心に線対称に繰り返し配置されるため、電源電圧VDD、VSSを供給するコンタクト、BL、BL~のコンタクト及びＭ１、Ｍ５に入力される閾値電圧制御信号のゲートコンタクトをセル間で共有できる。
特許文献１のＳＲＡＭセルは上記の特徴を備えることにより、ＳＲＡＭセル面積が１４４Ｆ２まで縮小された。【０００７】
ところがこの数値は４端子ダブルゲートＦＥＴを用いたＳＲＡＭセルをさらに小さな面積で実現し、高集積ＳＲＡＭ装置を実現しようとすると満足できるものではない。
【特許文献１】国際公開第２００８／０８１７４０号
【特許文献２】国際公開第２００８／０６９２７７号
【非特許文献１】Ｈ．Ｋａｗａｓａｋｉ  ｅｔ  ａｌ．，“Ｅｍｂｅｄｄｅｄ  Ｂｕｌｋ  ＦｉｎＦＥＴ  ＳＲＡＭ  Ｃｅｌｌ  Ｔｅｃｈｎｏｌｏｇｙ  ｗｉｔｈ  Ｐｌａｎａｒ  ＦＥＴ  Ｐｅｒｉｐｈｅｒａｌ  Ｃｉｒｃｕｉｔ  ｆｏｒ  ｈｐ３２ｎｍ  ｎｏｄｅ  ａｎｄ  ｂｅｙｏｎｄ”，２００６  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ  Ｐａｐｅｒｓ，Ｐ．８６−８７  （２００６）．
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって本発明は、上記の問題点を解決し、４端子ダブルゲートＦＥＴを用いたＳＲＡＭセルをさらに小さな面積で実現し、高集積ＳＲＡＭ装置を実現することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題は次のような手段により解決される。
（１）同一基板上に起立し相互に平行に順に配置された、第１乃至第４の半導体薄板を含み、第１の半導体薄板には互いに直列接続された第１伝導型の第１の４端子ダブルゲートＦＥＴと第２伝導型の第２の４端子ダブルゲートＦＥＴ、第２の半導体薄板には第２伝導型の第３の４端子ダブルゲートＦＥＴ、第３の半導体薄板には第２伝導型の第４の４端子ダブルゲートＦＥＴ、第４の半導体薄板には互いに直列接続された第１伝導型の第５の４端子ダブルゲートＦＥＴと第２伝導型の第６の４端子ダブルゲートＦＥＴがそれぞれ形成されており、第２及び第６の４端子ダブルゲートＦＥＴは、論理信号入力ゲートがワード線に接続された選択トランジスタを構成し、第１及び第３の４端子ダブルゲートＦＥＴと第４及び第５の４端子ダブルゲートＦＥＴはそれぞれフリップフロップを実現するためクロスカップルされた相補型インバータを構成するようにしたＳＲＡＭセルであって、
第１の４端子ダブルゲートＦＥＴと第３のダブルゲートＦＥＴは相隣り合い、それらの論理信号入力ゲートは相対する半導体薄板側面に形成され、第４の４端子ダブルゲートＦＥＴと第５のダブルゲートＦＥＴは相隣り合い、論理信号入力ゲートは相対する半導体薄板側面に形成され、第３のダブルゲートＦＥＴの閾値制御ゲートと第４の４端子ダブルゲートＦＥＴの閾値制御ゲートは相隣り合い、互いに相対する半導体薄板側面に形成され、
第２のダブルゲートＦＥＴの閾値制御ゲートと第６の４端子ダブルゲートＦＥＴは第２及び第３の半導体薄板をはさんで相隣り合い、それらの閾値制御ゲート互いに相対する半導体薄板側面に形成され、第２、第３、第４、第６の４端子ダブルゲートＦＥＴの閾値制御ゲートは第１のバイアス配線に共通接続されており、第１及び第５の４端子ダブルゲートＦＥＴの閾値制御ゲートは第２のバイアス配線に共通接続されており、かつ、ワード線、第１及び第２のバイアス配線は、第１乃至第４の半導体薄板の配列方向と直交する方向に配置されていることを特徴とするＳＲＡＭセル。
（２）第１及び第５の４端子ダブルゲートＦＥＴは、ＰチャンネルＦＥＴであることを特徴とする（１）に記載のＳＲＡＭセル。
（３）（１）乃至（２）に記載のＳＲＡＭセルが、第１乃至第４の半導体薄板の配列方向に、線対称に複数個配列されたＳＲＡＭ装置。
（４）（１）乃至（３）のいずれかに記載のＳＲＡＭセルが、ビット線方向に、線対称に複数配列されたＳＲＡＭ装置。
【発明の効果】
【００１０】
特許文献１に対応する図６及び図７においては、Ｍ２とＭ６の間に存在していた配線がＭ３とＭ４の間隔を増加させていたが、本発明のＳＲＡＭセルでは、第２及び第６のＮチャンネルＦＥＴの間に配線を行う空間が確保されたことにより、よりセル面積が節約され、１２８Ｆ2の面積でセル配置が可能となった。
【図面の簡単な説明】
【００１１】
【図１】本発明のＳＲＡＭセルにおけるデバイスの配置を示す模式図。
【図２】本発明のＳＲＡＭセルにおけるデバイス配置に即して書き換えた回路図。
【図３】配線（第１、２層配線）配置図。
【図４】配線（第３、４層配線）配置図。
【図５】待機時消費電力を低減するＳＲＡＭセルの回路図。
【図６】ＳＲＡＭセルのデバイス配置を示す模式図。
【図７】図５に示すＳＲＡＭセルの回路を特許文献１のＳＲＡＭセルの配置に即して書き換えた回路図。
【符号の説明】
【００１２】
１００  ＳＲＡＭセル回路図
Ｍ１  第1の4端子ダブルゲートＦＥＴ
Ｍ２  第２の4端子ダブルゲートＦＥＴ
Ｍ３  第３の4端子ダブルゲートＦＥＴ
Ｍ４  第４の4端子ダブルゲートＦＥＴ
Ｍ５  第５の4端子ダブルゲートＦＥＴ
Ｍ６  第６の4端子ダブルゲートＦＥＴ
ＷＬ  ワード線及びその信号
ＢＬ、ＢＬ〜  ビット線
ＶＧ２,n  Ｎ型の４端子ダブルゲートＦＥＴ用の閾値制御バイアス電圧供給線及びその信号
ＶＧ２,p  Ｐ型の４端子ダブルゲートＦＥＴ用の閾値制御バイアス電圧供給線及びその信号
３０１  埋め込み絶縁膜
３０２  半導体基板
３０３  第1及び第4の半導体薄板
３０４  第2及び第3の半導体薄板
４０１  第1、第2層配線の配置図
４０２  第3、第4層配線の配置図
４０３  Ｎ拡散層
４０４  Ｐ拡散層
４０５  ゲート層
４０６  第1配線層
４０７  ゲート乃至拡散層コンタクト
４０８  第2配線層
４０９  ゲート乃至拡散層コンタクトと第1−第2配線間ビアの貫通構造
４１０  ゲート乃至拡散層コンタクトと第1−第2−第3−第4配線間ビアの貫通構造
４１１  ゲート乃至拡散層コンタクトと第1−第2−第3配線間ビアの貫通構造
４１２  第1−第2−第3配線間ビアの貫通構造
４１３  第3−第4配線層間ビア
４１４  第3配線層
４１５  第4配線層
【発明を実施するための最良の形態】
【００１３】
本発明で開示する回路構成ならびに周辺回路の構成は特許文献１に開示された図６、７のものと同一であり、例えば特許文献２に開示されるものを採用すれば機能するが、本発明に係るＳＲＡＭセルは、特許文献１に開示されたＳＲＡＭセルとはセル構造が異なり、例えば図１〜４に示すような構造となっている。
図１〜４に示すＳＲＡＭセル構造の詳細は次のとおりである。【００１４】
図１は、ＳＲＡＭセルを構成する６個の４端子ダブルゲートＦＥＴ（Ｍ１〜Ｍ６）の配置法を示す模式図である。
同一基板上に起立し相互に平行に順に配置された、第１乃至第４の半導体薄板を含み、第１の半導体薄板には互いに直列接続された第１伝導型の第１の４端子ダブルゲートＦＥＴ（Ｍ１）と第２伝導型の第２の４端子ダブルゲートＦＥＴ（Ｍ２）、第２の半導体薄板には第２伝導型の第３の４端子ダブルゲートＦＥＴ（Ｍ３）、第３の半導体薄板には第２伝導型の第４の４端子ダブルゲートＦＥＴ（Ｍ４）、第４の半導体薄板には互いに直列接続された第１伝導型の第５の４端子ダブルゲートＦＥＴ（Ｍ５）と第２伝導型の第６の４端子ダブルゲートＦＥＴ（Ｍ６）がそれぞれ形成されている。この実施例では、第１伝導型の４端子ダブルゲートＦＥＴ（Ｍ２〜４、Ｍ６）はＮ型の４端子ダブルゲートＦＥＴであり、第２伝導型の４端子ダブルゲートＦＥＴ（Ｍ１、Ｍ５）はＰ型の４端子ダブルゲートＦＥＴである。【００１５】
そして図７の回路をさらに本発明で開示するＳＲＡＭに即した配置に書き換えた図２、及び図１の模式図から分かるように、第２及び第６の４端子ダブルゲートＦＥＴ（Ｍ２、Ｍ６）は、論理信号入力ゲートがワード線に接続された選択トランジスタを構成し、第１及び第３の４端子ダブルゲートＦＥＴ（Ｍ１、Ｍ３）と第４及び第５の４端子ダブルゲートＦＥＴ（Ｍ４、Ｍ５）はそれぞれフリップフロップを実現するためクロスカップルされた相補型インバータを構成し、第１の４端子ダブルゲートＦＥＴ（Ｍ１）と第３のダブルゲートＦＥＴ（Ｍ３）は相隣り合い、それらの論理信号入力ゲートは相対する半導体薄板側面に形成され、第４の４端子ダブルゲートＦＥＴ（Ｍ４）と第５のダブルゲートＦＥＴ（Ｍ５）は相隣り合い、論理信号入力ゲートは相対する半導体薄板側面に形成され、第３のダブルゲートＦＥＴ（Ｍ３）の閾値制御ゲートと第４の４端子ダブルゲートＦＥＴ（Ｍ４）の閾値制御ゲートは相隣り合い、互いに相対する半導体薄板側面に形成され、第２のダブルゲートＦＥＴ（Ｍ２）の閾値制御ゲートと第６の４端子ダブルゲート（Ｍ６）ＦＥＴは第２及び第３の半導体薄板をはさんで相隣り合い、それらの閾値制御ゲート互いに相対する半導体薄板側面に形成され、第２、第３、第４、第６の４端子ダブルゲートＦＥＴ（Ｍ２、Ｍ３、Ｍ４、Ｍ６）の閾値制御ゲートは第１のバイアス配線に共通接続されており、第１及び第５の４端子ダブルゲートＦＥＴ（Ｍ１、Ｍ５）の閾値制御ゲートは第２のバイアス配線に共通接続されており、かつ、ワード線、第１及び第２のバイアス配線は、第１乃至第４の半導体薄板の配列方向と直交する方向に配置されている。【００１６】
ここで図３は、ＳＲＡＭセルの第１、２層配線の配置図であり、図４は、対応するＳＲＡＭセルの第３、４層配線の配置図である。図３に示すようにこのＳＲＡＭセルは、第１層金属配線ピッチの半分の長さに当たるＦを単位とすると、縦は８Ｆ、横は１６Ｆであり、セル面積は１２８Ｆ２となる。【００１７】
なお図示はしていないが、本発明に係るＳＲＡＭセルを、第１乃至第４の半導体薄板の配列方向に線対称に複数個配列し、またビット線方向に、線対称に複数個配列することにより、ＳＲＡＭ装置が構成される。【００１８】
本発明に係るＳＲＡＭセルは、特許文献１のＳＲＡＭセルとは異なり、図１及び図２から分かるように、第１及び第４の半導体薄板３０３のそれぞれに、Ｎ型及びＰ型の、極性の異なる４端子ダブルゲートＦＥＴを両方実装している。そして図１の模式図から分かるように、第２及び第６のＮ型の４端子ダブルゲートＦＥＴ（Ｍ２及びＭ６）の間に配線を行う空間が確保されたことにより、よりセル面積が節約され、１２８Ｆ2のセル面積でセル配置が可能となった。本発明に係るＳＲＡＭセルを採用することにより、高集積ＳＲＡＭ装置を実現することができる。
【図２】
2009119666.tif 000003
【図５】
2009119666.tif 000004
【図７】
2009119666.tif 000005
【図１】
2009119666.tif 000006
【図３】
2009119666.tif 000007
【図４】
2009119666.tif 000008
【図６】
2009119666.tif 000009
【国際調査報告】
2009119666.tif 000010
2009119666.tif 000011
2009119666.tif 000012
2009119666.tif 000013