(57)【要約】  基板１０上に形成され、第１の櫛歯を有する第１の櫛形配線１４ａと、基板上に形成され、第１の櫛歯に対向するように配置された第２の櫛歯を有する第２の櫛形配線１４ｂと、互いに対向する第１の電極１６ａ及び第２の電極１６ｂであって、対向する面の方向が第１の櫛歯及び第２の櫛歯の長手方向に対して交差する方向である第１の電極及び第２の電極と、第１の電極と第２の電極との間に形成された第１の誘電体層とを有し、第１の電極は、第１の櫛歯に接続されており、第２の電極は、第２の櫛歯に接続されている。
2009044464.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、第１の櫛歯を有する第１の櫛形配線と、
前記基板上に形成され、前記第１の櫛歯に対向するように配置された第２の櫛歯を有する第２の櫛形配線と、
互いに対向する第１の電極及び第２の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第１の電極及び第２の電極と、
前記第１の電極と前記第２の電極との間に形成された第１の誘電体層とを有し、
前記第１の電極は、前記第１の櫛歯に接続されており、
前記第２の電極は、前記第２の櫛歯に接続されている
ことを特徴とする容量素子。
【請求項２】
請求の範囲第１項記載の容量素子において、
互いに対向する第３の電極及び第４の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第３の電極及び第４の電極を更に有し、
前記第１の櫛形配線は、前記第１の櫛歯に並行する第３の櫛歯を更に有し、
前記第２の櫛形配線は、前記第２の櫛歯に並行する第４の櫛歯を更に有し、
前記第３の電極は、前記第３の櫛歯に接続されており、
前記第４の電極は、前記第４の櫛歯に接続されている
ことを特徴とする容量素子。
【請求項３】
請求の範囲第１項又は第２項記載の容量素子において、
前記第１の電極の下方に形成され、上部が前記第１の櫛形配線に接続された第５の電極と、
前記第２の電極の下方に形成され、上部が前記第２の櫛形配線に接続され、前記第５の電極に対向する第６の電極と、
前記第５の電極と前記第６の電極との間に形成された第２の誘電体層とを更に有する
ことを特徴とする容量素子。
【請求項４】
請求の範囲第１項乃至第３項のいずれか１項に記載の容量素子において、
前記基板上に形成され、第５の櫛歯を有する第３の櫛形配線と、
前記基板上に形成され、前記第５の櫛歯に対向するように配置された第６の櫛歯を有する第４の櫛形配線とを更に有し、
前記第１の電極の上部は、前記第５の櫛歯に接続されており、
前記第２の電極の上部は、前記第６の櫛歯に接続されている
ことを特徴とする容量素子。
【請求項５】
請求の範囲第１項乃至第４項のいずれか１項に記載の容量素子において、
前記第１の電極又は前記第２の電極は、導電層と導体プラグとを交互に積層することによりそれぞれ構成されている
ことを特徴とする容量素子。
【請求項６】
請求の範囲第２項記載の容量素子において、
前記第３の電極又は前記第４の電極は、導電層と導体プラグとを交互に積層することにより構成されている
ことを特徴とする容量素子。
【請求項７】
請求の範囲第１項乃至第４項のいずれか１項に記載の容量素子において、
前記第１の電極又は前記第２の電極は、導電層を複数積層することにより構成されている
ことを特徴とする容量素子。
【請求項８】
請求の範囲第２項記載の容量素子において、
前記第３の電極及び前記第４の電極は、導電層を複数積層することにより構成されている
ことを特徴とする容量素子。
【請求項９】
請求の範囲第５項記載の容量素子において、
複数の前記導電層のうちの一の導電層と、前記一の導電層上に形成された他の導電層とは、前記一の導電層上に直接形成された複数の前記導体プラグを介して接続されている
ことを特徴とする容量素子。
【請求項１０】
請求の範囲第９記載の容量素子において、
前記複数の導体プラグは、前記一の導電層の両端部に形成されている
ことを特徴とする容量素子。
【請求項１１】
請求の範囲第２項記載の容量素子において、
前記第２の櫛歯は、前記第１の櫛歯と前記第３の櫛歯との間に配され、
前記第３の櫛歯は、前記第２の櫛歯と前記第４の櫛歯との間に配されている
ことを特徴とする容量素子。
【請求項１２】
請求の範囲第１項乃至第１１項のいずれか１項に記載の容量素子において、
前記第１の櫛形配線及び前記第２の櫛形配線は、ポリシリコン、Ｃｕを含有する金属、又は、Ａｌを含有する金属より成る
ことを特徴とする容量素子。
【請求項１３】
半導体基板上に形成された容量素子を有する半導体装置であって、
前記容量素子は、基板上に形成され、第１の櫛歯を有する第１の櫛形配線と；前記基板上に形成され、前記第１の櫛歯に対向するように配置された第２の櫛歯を有する第２の櫛形配線と；互いに対向する第１の電極及び第２の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第１の電極及び第２の電極と；前記第１の電極と前記第２の電極との間に形成された第１の誘電体層とを有し、前記第１の電極は、前記第１の櫛歯に接続されており、前記第２の電極は、前記第２の櫛歯に接続されている
ことを特徴とする半導体装置。
【請求項１４】
請求の範囲第１３項記載の半導体装置において、
前記容量素子は、前記第１の電極の下方に形成され、上部が前記第１の櫛形配線に接続された第３の電極と；前記第２の電極の下方に形成され、上部が前記第２の櫛形配線に接続され、前記第３の電極に対向する第４の電極と；前記第３の電極と前記第４の電極との間に形成された第２の誘電体層とを更に有する
ことを特徴とする半導体装置。
【請求項１５】
請求の範囲第１３項又は第１４項記載の半導体装置において、
前記容量素子は、前記基板上に形成され、第５の櫛歯を有する第３の櫛形配線と；前記基板上に形成され、前記第５の櫛歯に対向するように配置された第６の櫛歯を有する第４の櫛形配線とを更に有し、前記第１の電極の上部は、前記第５の櫛歯に接続されており、前記第２の電極の上部は、前記第６の櫛歯に接続されている
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量素子及びその容量素子を有する半導体装置に関する。
【背景技術】
【０００２】
ローパスフィルタ、ＲＦ（Radio-Frequency、高周波）回路、ＡＤコンバータ等の電子デバイスにおいては、容量素子は重要な構成要素である。【０００３】
近時、電圧特性や周波数特性の良好な容量素子として、ＭＩＭ（Metal-Insulator-Metal）容量素子が注目されている。【０００４】
なお、本願発明の背景技術としては以下のようなものがある。
【特許文献１】特開２００２−１２４５７５号公報
【特許文献２】特表２００３−５２９９４１号公報
【特許文献３】特表２００３−５３０６９９号公報
【特許文献４】特表２００３−５３６２７１号公報
【特許文献５】特開２００５−１０８８７４号公報
【特許文献６】特開２００６−１２８１６４号公報
【非特許文献１】Jonghae Kim et al., “3-Dimensional Vertical Parallel Plate Capacitors in an SOI CMOS Technology for Integrated RF Circuits”, 2003 Symposium on VLSI Circuits Digest of Technical Papers, pp.29-32, June 2003.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、提案されている容量素子は、単位面積当たりの静電容量が必ずしも十分に大きくはなかった。特に、ローパスフィルタ等においては、極めて大きい静電容量が要求される。このため、単位面積当たりの静電容量を向上させる技術が待望されていた。【０００６】
本発明の目的は、単位面積当たりの静電容量の向上を実現し得る容量素子及びその容量素子を有する半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、基板上に形成され、第１の櫛歯を有する第１の櫛形配線と、前記基板上に形成され、前記第１の櫛歯に対向するように配置された第２の櫛歯を有する第２の櫛形配線と、互いに対向する第１の電極及び第２の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第１の電極及び第２の電極と、前記第１の電極と前記第２の電極との間に形成された第１の誘電体層とを有し、前記第１の電極は、前記第１の櫛歯に接続されており、前記第２の電極は、前記第２の櫛歯に接続されていることを特徴とする容量素子が提供される。【０００８】
また、本発明の他の観点によれば、半導体基板上に形成された容量素子を有する半導体装置であって、前記容量素子は、基板上に形成され、第１の櫛歯を有する第１の櫛形配線と、前記基板上に形成され、前記第１の櫛歯に対向するように配置された第２の櫛歯を有する第２の櫛形配線と；互いに対向する第１の電極及び第２の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第１の電極及び第２の電極と；前記第１の電極と前記第２の電極との間に形成された第１の誘電体層とを有し、前記第１の電極は、前記第１の櫛歯に接続されており、前記第２の電極は、前記第２の櫛歯に接続されていることを特徴とする半導体装置が提供される。
【発明の効果】
【０００９】
本発明によれば、第１の電極及び第２の電極が、同じ層に形成された第１の櫛形配線及び第２の櫛形配線にそれぞれ接続されている。このため、第１の電極の一部を構成する第ｎ層目の導体プラグと第２の電極の一部を構成する第ｎ層目の導体プラグとが互いに対向する。また、第１の電極の一部を構成するｍ層目の導電層と第２の電極の一部を構成するｍ層目の導電層とが互いに対向する。このため、本発明によれば、第１の電極と第２の電極との間の静電容量を大きく確保することが可能となる。このため、本発明によれば、単位面積当たりの静電容量を十分に大きくすることが可能となる。【００１０】
また、本発明によれば、第１の電極と第２の電極とが交互に形成されており、半導体基板の上方から見たときに、第１の電極と第２の電極は全体として市松模様状の配列となっている。このため、本発明によれば、第１の電極と第２の電極との間の平行平板容量のみならず、第１の電極と第２の電極との間のフリンジ容量をも大きく確保することができる。このため、本発明によれば、単位面積当たりの静電容量を十分に大きくすることが可能となる。【００１１】
また、本発明によれば、半導体基板に対して垂直な方向に突出するように第１の電極と第２の電極とが形成されている。このため、第１の電極と第２の電極とが別個の層間絶縁膜上に、層間絶縁膜の表面に対して平行に形成されている場合と比較して、第１の電極と第２の電極との間隔を十分に狭くすることが可能となる。このため、本発明によれば、単位面積あたりの静電容量の大きい容量素子を提供することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態による半導体装置を示す斜視図である。
【図２】本発明の第１実施形態による半導体装置を示す断面図である。
【図３】本発明の第１実施形態による半導体装置を示す平面図である。
【図４】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その１）である。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その２）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その３）である。
【図７】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その４）である。
【図８】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その５）である。
【図９】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その６）である。
【図１０】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その７）である。
【図１１】本発明の第１実施形態による半導体装置の製造方法を示す工程図（その８）である。
【図１２】本発明の第１実施形態による半導体装置の製造方法の変形例を示す工程断面図（その１）である。
【図１３】本発明の第１実施形態による半導体装置の製造方法の変形例を示す工程断面図（その２）である。
【図１４】本発明の第１実施形態による半導体装置の製造方法の変形例を示す工程断面図（その３）である。
【図１５】本発明の第１実施形態による半導体装置の製造方法の変形例を示す工程断面図（その４）である。
【図１６】本発明の第１実施形態の変形例による半導体装置を示す断面図である。
【図１７】本発明の第２実施形態による半導体装置を示す斜視図である。
【図１８】本発明の第２実施形態による半導体装置を示す断面図である。
【図１９】本発明の第２実施形態による半導体装置を示す平面図である。
【図２０】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その１）である。
【図２１】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その２）である。
【図２２】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その３）である。
【図２３】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その４）である。
【図２４】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その５）である。
【図２５】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その６）である。
【図２６】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その７）である。
【図２７】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その８）である。
【図２８】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その９）である。
【図２９】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その１０）である。
【図３０】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その１１）である。
【図３１】本発明の第２実施形態による半導体装置の製造方法を示す工程図（その１２）である。
【図３２】本発明の第２実施形態の変形例による半導体装置を示す断面図である。
【図３３】本発明の第３実施形態による半導体装置を示す斜視図である。
【図３４】本発明の第３実施形態による半導体装置を示す断面図である。
【図３５】本発明の第３実施形態による半導体装置を示す平面図である。
【図３６】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その１）である。
【図３７】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その２）である。
【図３８】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その３）である。
【図３９】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その４）である。
【図４０】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その５）である。
【図４１】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その６）である。
【図４２】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その７）である。
【図４３】本発明の第３実施形態による半導体装置の製造方法を示す工程図（その８）である。
【図４４】本発明の第３実施形態の変形例による半導体装置を示す断面図である。
【符号の説明】
【００１３】
１０…半導体基板
１２…層間絶縁膜
１４ａ…第１の櫛形配線
１４ｂ…第２の櫛形配線
１５ａ、１５ｂ…櫛歯
１６ａ…第１の電極
１６ｂ…第２の電極
１６ｃ…第３の電極
１６ｄ…第４の電極
１８…層間絶縁膜
２０ａ、２０ｂ…コンタクトホール
２２ａ、２２ｂ…導体プラグ
２４ａ、２４ｂ…線状の導電層
２６…層間絶縁膜
２８ａ〜２８ｄ…コンタクトホール
３０ａ〜３０ｄ…導体プラグ
３０ｅ、３０ｆ…線状の導電層
３２ａ、３２ｂ…線状の導電層
３４…層間絶縁膜
３６ａ〜３６ｄ…コンタクトホール
３８ａ〜３８ｄ…導体プラグ
３８ｅ、３８ｆ…線状の導電層
４０ａ、４０ｂ…線状の導電層
４２…層間絶縁膜
４４ａ、４４ｂ…線状の導電層
４６…層間絶縁膜
４８ａ、４８ｂ…コンタクトホール
５０ａ、５０ｂ…導体プラグ
５２ａ、５２ｂ…線状の導電層
５４…層間絶縁膜
５６ａ、５６ｂ…コンタクトホール
５８ａ、５８ｂ…導体プラグ
６０ａ、６０ｂ…コンタクトホール
６２ａ、６２ｂ…導体プラグ
６４ａ…第３の櫛形配線
６４ｂ…第４の櫛形配線
６５ａ、６５ｂ…櫛歯
６６…溝
６８…バリアメタル
７０…導電膜
７２ａ、７２ｂ…溝
７４…バリアメタル
７６…導電膜
【発明を実施するための最良の形態】
【００１４】
［第１実施形態］
本発明の第１実施形態による容量素子及びその容量素子を有する半導体装置並びにこれらの製造方法を図１乃至図１１を用いて説明する。【００１５】
（容量素子及び半導体装置）
まず、本実施形態による容量素子及びその容量素子を有する半導体装置を図１乃至図３を用いて説明する。図１は、本実施形態による半導体装置を示す斜視図である。なお、図１においては、第１の電極１６ａ及び第２の電極を埋め込むように形成された層間絶縁膜１８、２６、３４、４２は省略されている。図２は、本実施形態による半導体装置を示す断面図である。図３は、本実施形態による半導体装置を示す平面図である。図２は、図３のＡ−Ａ′線断面に対応している。【００１６】
図１に示すように、例えばシリコン基板より成る半導体基板１０上には、例えばシリコン酸化膜より成る層間絶縁膜１２が形成されている。半導体基板１０上には、図示しないトランジスタ、導体プラグ及び配線等が適宜形成されている。【００１７】
層間絶縁膜１２上には、櫛形（櫛歯状）の第１の配線１４ａと、櫛形（櫛歯状）の第２の配線１４ｂとが形成されている。第１の櫛形配線１４ａと第２の櫛形配線１４ｂとは同じ層に形成されている。第１の櫛形配線１４ａは、複数の櫛歯１５ａを有している。第１の櫛形配線１４ａの複数の櫛歯１５ａは、並行するように形成されている。第２の櫛形配線１４ｂは、複数の櫛歯１５ｂを有している。第２の櫛形配線１４ｂの複数の櫛歯１５ｂは、並行するように形成されている。第１の櫛形配線１４ａの複数の櫛歯１５ａと第２の櫛形配線１４ｂの複数の櫛歯１５ｂとは、互いに入り込むように形成されている。換言すれば、第１の櫛形配線１４ａの複数の櫛歯１５ａと第２の櫛形配線１４ｂの複数の櫛歯１５ｂとは、互いに組み合わさるように形成されている。第１の櫛形配線１４ａの櫛歯１５ａと第２の櫛形配線１４ｂの櫛歯１５ｂとは、互いに対向するように配置されている。第２の櫛形配線１４ｂの一の櫛歯１５ｂは、第１の櫛形配線１４ａの一の櫛歯１５ａと第１の櫛形配線１４ｂの他の櫛歯１５ｂとの間に配されている。また、第１の櫛形配線１４ａの他の櫛歯１５ａは、第２の櫛形配線１４ｂの一の櫛歯１５ｂと第２の櫛形配線１４ｂの他の櫛歯１５ｂとの間に配されている。第１の櫛形配線１４ａは、例えば第１の電位に接続される。第２の櫛形配線１４ｂは、例えば第１の電位と異なる第２の電位に接続される。第１の電位は、例えば電源電位である。第２の電位は、例えばグラウンド電位である。第１の櫛形配線１４ａの櫛歯１５ａと第２の櫛形配線１４ｂの櫛歯１５ｂとの間隔を狭くすることにより、第１の電極１６ａと第２の電極１６ｂとの間隔も狭くすることが可能となるため、容量素子の単位面積当たりの静電容量の向上を実現することが可能となる。【００１８】
第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された半導体基板１０上には、半導体基板１０の表面に対して垂直な方向に突出するように、複数の第１の電極１６ａ及び複数の第２の電極１６ｂが形成されている。複数の第１の電極１６ａ及び複数の第２の電極１６ｂは交互に形成されており、半導体基板１０の上方から見たときに、複数の第１の電極１６ａ及び複数の第２の電極１６ｂは全体として市松模様状の配列となっている（図３参照）。【００１９】
複数の第１の電極１６ａは容量素子（容量部）の一方の電極を構成しており、複数の第２の電極１６ｂは容量素子（容量部）の一方の電極に対向する他方の電極を構成している。【００２０】
第１の電極１６ａは、以下に詳述するように、導体プラグ２２ａと、線状の導電層２４ａと、導体プラグ３０ａ、３０ｂと、線状の導電層３２ａと、導体プラグ３８ａ、３８ｂと、線状の導電層４０ａとを順次積層することにより構成されている。第１の電極１６ａは、第１の櫛形配線１４ａに接続されている。より具体的には、第１の電極１６ａは、第１の櫛形配線１４ａの櫛歯１５ａに接続されている。【００２１】
また、第２の電極１６ｂは、以下に詳述するように、導体プラグ２２ｂと、線状の導電層２４ｂと、導体プラグ３０ｃ、３０ｄと、線状の導電層３２ｂと、導体プラグ３８ｃ、３８ｄと、線状の導電層４０ｂとを順次積層することにより構成されている。第２の電極１６ｂは、第２の櫛形配線１４ｂに接続されている。より具体的には、第２の電極１６ｂは、第２の櫛形配線１４ｂの櫛歯１５ｂに接続されている。【００２２】
第１の電極１６ａと第２の電極１６ｂとの対向面は、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂの櫛歯の長手方向に対して交差する方向、より具体的には、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂの櫛歯の長手方向に対して垂直な方向である。【００２３】
複数の第１の電極１６ａ及び複数の第２の電極１６ｂは、層間絶縁膜１８、２６、３４、４２により埋め込まれている。【００２４】
第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された層間絶縁膜１２上には、例えばシリコン酸化膜より成る層間絶縁膜１８が形成されている。【００２５】
層間絶縁膜１８には、第１の櫛形配線１４ａの櫛歯１５ａに達するコンタクトホール２０ａと、第２の櫛形配線１４ｂの櫛歯１５ｂに達するコンタクトホール２０ｂとが形成されている。【００２６】
コンタクトホール２０ａ、２０ｂ内には、それぞれ導体プラグ２２ａ、２２ｂが埋め込まれている。【００２７】
導体プラグ２２ａ、２２ｂが埋め込まれた層間絶縁膜１８上には、線状の導電層２４ａ、２４ｂが形成されている。線状の導電層２４ａは導体プラグ２２ａに接続されており、線状の導電層２４ｂは導体プラグ２２ｂに接続されている。【００２８】
線状の導電層２４ａ、２４ｂが形成された層間絶縁膜１８上には、例えばシリコン酸化膜より成る層間絶縁膜２６が形成されている。【００２９】
層間絶縁膜２６には、線状の導電層２４ａにそれぞれ達するコンタクトホール２８ａ、２８ｂと、線状の導電層２４ｂにそれぞれ達するコンタクトホール２８ｃ、２８ｄが形成されている。【００３０】
コンタクトホール２８ａ、２８ｂ内には、それぞれ導体プラグ３０ａ、３０ｂが埋め込まれている。導体プラグ３０ａは線状の導電層２４ａの一方の端部に接続されており、導体プラグ３０ｂは線状の導電層２４ａの他方の端部に接続されている。【００３１】
また、コンタクトホール２８ｃ、２８ｄ内には、それぞれ導体プラグ３０ｃ、３０ｄが埋め込まれている。導体プラグ３０ｃは線状の導電層２４ｂの一方の端部に接続されており、導体プラグ３０ｄは線状の導電層２４ｂの他方の端部に接続されている。【００３２】
導体プラグ３０ａ〜３０ｄが埋め込まれた層間絶縁膜２６上には、線状の導電層３２ａ、３２ｂが形成されている。【００３３】
線状の導電層３２ａの一方の端部は、導体プラグ３０ａを介して線状の導電層２４ａの一方の端部に接続されている。また、線状の導電層３２ａの他方の端部は、導体プラグ３０ｂを介して線状の導電層２４ａの他方の端部に接続されている。【００３４】
線状の導電層３２ｂの一方の端部は、導体プラグ３０ｃを介して線状の導電層２４ｂの一方の端部に接続されている。また、線状の導電層３２ｂの他方の端部は、導体プラグ３０ｄを介して線状の導電層２４ｂの他方の端部に接続されている。【００３５】
線状の導電体３２ａ、３２ｂが形成された層間絶縁膜２６上には、例えばシリコン酸化膜より成る層間絶縁膜３４が形成されている。【００３６】
層間絶縁膜３４には、線状の導電層３２ａにそれぞれ達するコンタクトホール３６ａ、３６ｂと、線状の導電層３２ｂにそれぞれ達するコンタクトホール３６ｃ、３６ｄが形成されている。【００３７】
コンタクトホール３６ａ、３６ｂ内には、それぞれ導体プラグ３８ａ、３８ｂが埋め込まれている。導体プラグ３８ａは線状の導電層３２ａの一方の端部に接続されており、導体プラグ３８ｂは線状の導電層３２ａの他方の端部に接続されている。【００３８】
また、コンタクトホール３６ｃ、３６ｄ内には、それぞれ導体プラグ３８ｃ、３８ｄが埋め込まれている。導体プラグ３８ｃは線状の導電層３２ｂの一方の端部に接続されており、導体プラグ３８ｄは線状の導電層３２ｂの他方の端部に接続されている。【００３９】
導体プラグ３８ａ〜３８ｄが埋め込まれた層間絶縁膜３４上には、線状の導電層４０ａ、４０ｂが形成されている。【００４０】
線状の導電層４０ａの一方の端部は、導体プラグ３８ａを介して線状の導電層３２ａの一方の端部に接続されている。また、線状の導電層４０ａの他方の端部は、導体プラグ３８ｂを介して線状の導電層３２ａの他方の端部に接続されている。【００４１】
線状の導電層４０ｂの一方の端部は、導体プラグ３８ｃを介して線状の導電層３２ｂの一方の端部に接続されている。また、線状の導電層３４０ｂの他方の端部は、導体プラグ３８ｄを介して線状の導電層３２ｂの他方の端部に接続されている。【００４２】
線状の導電層４０ａ、４０ｂが形成された層間絶縁膜３４上には、例えばシリコン酸化膜より成る層間絶縁膜４２が形成されている。【００４３】
こうして、導体プラグ２２ａ、導電層２４ａ、導体プラグ３０ａ、３０ｂ、導電層３２ａ、導体プラグ３８ａ、３８ｂ及び導電層４０ａより成る第１の電極１６ａが構成されている。【００４４】
また、導体プラグ２２ｂ、導電層２４ｂ、導体プラグ３０ｃ、３０ｄ、導電層３２ｂ、導体プラグ３８ｃ、３８ｄ及び導電層４０ｂより成る第２の電極１６ｂが構成されている。【００４５】
上述したように、第１の電極１６ａと第２の電極１６ｂとは、交互に配列されており、半導体基板１０の上方から見たときに、第１の電極１６ａと第２の電極１６ｂとは、全体として市松模様状の配列となっている。【００４６】
第１の電極１６ａと第２の電極１６ｂとの間に存在する層間絶縁膜１８、２６、３４、４２は、容量素子の誘電体層として機能する。【００４７】
第１の電極１６ａと誘電体層１８、２６、３４、４２と第２の電極とにより、容量素子が構成されている。【００４８】
こうして本実施形態による半導体装置が構成されている。【００４９】
本実施形態によれば、第１の電極１６ａ及び第２の電極１６ｂが、同じ層に形成された第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂにそれぞれ接続されている。このため、第１の電極１６ａの一部を構成する第ｎ層目の導体プラグと第２の電極１６ｂの一部を構成する第ｎ層目の導体プラグとが互いに対向する。また、第１の電極１６ａの一部を構成するｍ層目の導電層と第２の電極１６ｂの一部を構成するｍ層目の導電層４０ｂとが互いに対向する。このため、本実施形態によれば、第１の電極１６ａと第２の電極１６ｂとの間の静電容量を大きく確保することが可能となる。このため、本実施形態によれば、単位面積当たりの静電容量を十分に大きくすることが可能となる。【００５０】
また、本実施形態によれば、第１の電極１６ａと第２の電極１６ｂとが交互に形成されており、半導体基板１０の上方から見たときに、第１の電極１６ａと第２の電極１６ｂは全体として市松模様状の配列となっている。このため、本実施形態によれば、第１の電極１６ａと第２の電極１６ｂとの間の平行平板容量のみならず、第１の電極１６ａと第２の電極１６ｂとの間のフリンジ容量をも大きく確保することができる。このため、本実施形態によれば、単位面積当たりの静電容量を十分に大きくすることが可能となる。【００５１】
また、本実施形態によれば、半導体基板１０に対して垂直な方向に突出するように第１の電極１６ａと第２の電極１６ｂとが形成されている。このため、第１の電極１６ａと第２の電極１６ｂとが別個の層間絶縁膜上に、層間絶縁膜の表面に対して平行に形成されている場合と比較して、第１の電極１６ａと第２の電極１６ｂとの間隔を十分に狭くすることが可能となる。このため、本実施形態によれば、単位面積あたりの静電容量の大きい容量素子を提供することが可能となる。【００５２】
（容量素子及び半導体装置の製造方法）
次に、本実施形態による容量素子及びその容量素子を有する半導体装置の製造方法を図４乃至図１１を用いて説明する。図４乃至図１１は、本実施形態による半導体装置の製造方法を示す工程図である。図４（ａ）乃至図９（ａ）は断面図であり、それぞれ図４（ｂ）乃至図９（ｂ）のＡ−Ａ′線断面に対応している。図１０は断面図であり、図１１は平面図である。図１０は図１１のＡ−Ａ′線断面に対応している。【００５３】
まず、図４に示すように、例えばシリコン基板より成る半導体基板１０上に、例えばシリコン酸化膜より成る層間絶縁膜１２を形成する。【００５４】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【００５５】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、図４（ｂ）に示すように、層間絶縁膜１２上に、複数の櫛歯１５ａを有する第１の櫛形配線１４ａと、複数の櫛歯１５ｂを有する第２の櫛形配線１４ｂとが形成される。【００５６】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂを形成する場合を例に説明したが、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂの形成方法は、これに限定されるものではない。第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂを、以下のようにダマシン法により形成してもよい。【００５７】
図１２乃至図１５は、本実施形態による半導体装置の製造方法の変形例を示す工程断面図である。【００５８】
まず、図１２（ａ）に示すように、層間絶縁膜１２上に形成された層間絶縁膜１３に溝６６を形成する。【００５９】
次に、全面に、例えばスパッタリング法により、ＴｉＮ等より成るバリアメタル６８を形成する。【００６０】
次に、全面に、例えばスパッタリング法により、Ｃｕより成るシード層（図示せず）を形成する。【００６１】
次に、全面に、電解めっき法により、Ｃｕより成る導電膜７０を形成する（図１２（ｂ）参照）。【００６２】
次に、ＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）法により、層間絶縁膜１３の表面が露出するまで、導電膜７０、シード層及びバリアメタル６８を研磨する。こうして、Ｃｕより成る第１の櫛形配線１４ａ及びＣｕより成る第２の櫛形配線１４ｂが層間絶縁膜１３に埋め込まれる（図１３（ａ）参照）。【００６３】
このように、第１の櫛形配線１５ａ及び第２の櫛形配線１５ｂを、ダマシン法により形成してもよい。【００６４】
次に、図５に示すように、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された層間絶縁膜１２上に、例えばシリコン酸化膜より成る層間絶縁膜１８を形成する。【００６５】
次に、例えばフォトリソグラフィ技術を用い、第１の櫛形配線１４ａの櫛歯１５ａに達するコンタクトホール２０ａと、第２の櫛形配線１４ｂの櫛歯１５ｂに達するコンタクトホール２０ｂとを層間絶縁膜１８に形成する。【００６６】
次に、全面に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。かかるバリア膜の材料としては、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ等を用いることができる。【００６７】
次に、例えばＣＭＰ法により、層間絶縁膜１８の表面が露出するまで、タングステン膜及びバリア膜を研磨する。これにより、コンタクトホール２０ａ、２０ｂ内に、例えばタングステンより成る導体プラグ２２ａ、２２ｂがそれぞれ埋め込まれる。【００６８】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍのアルミニウム等より成る導電膜を形成する。【００６９】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜１８上に、線状の導電層２４ａと線状の導電層２４ｂとが形成される。これら導電層２４ａ、２４ｂは交互に形成されており、半導体基板１０の上方から見たときに、導電層２４ａ、２４ｂは全体として市松模様状の配列となっている。線状の導電層２４ａの一方の端部は、導体プラグ２２ａに接続される。導電層２４ａは導体プラグ２２ａを介して櫛形配線１４ａに電気的に接続される。また、線状の導電層２４ｂの一方の端部は導体プラグ２２ｂに接続される。導電層２４ｂは導体プラグ２２ｂを介して櫛形配線１４ｂに電気的に接続される（図６参照）。【００７０】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、導電層２４ａ及び導電層２４ｂを形成する場合を例に説明したが、導電層２４ａ及び導電層２４ｂの形成方法は、これに限定されるものではない。導電層２４ａ及び導電層２４ｂを、以下のようにデュアルダマシン法により形成してもよい。【００７１】
まず、図１３（ｂ）に示すように、第１の櫛形配線１５ａに達するコンタクトホール２０ａと、第２の櫛形配線１５ｂに達するコンタクトホール２０ｂとを、層間絶縁膜１８に形成する。【００７２】
次に、図１４（ａ）に示すように、導電層２４ａ、２４ｂを埋め込むための溝７２ａ、７２ｂを、層間絶縁膜１８に形成する。【００７３】
次に、全面に、例えばスパッタリング法により、ＴｉＮ等より成るバリアメタル７４を形成する。【００７４】
次に、全面に、例えばスパッタリング法により、Ｃｕより成るシード層（図示せず）を形成する。【００７５】
次に、全面に、電解めっき法により、Ｃｕより成る導電膜７６を形成する（図１４（ｂ）参照）。【００７６】
次に、ＣＭＰ法により、層間絶縁膜１８の表面が露出するまで、導電膜７６、シード層及びバリアメタル７４を研磨する。こうして、Ｃｕより成る導体プラグ２２ａとＣｕより成る導電層２４ａとが一体に形成され、Ｃｕより成る導体プラグ２２ｂとＣｕより成る導電層２４ｂとが一体に形成される（図１５参照）。【００７７】
このように、導体プラグ２２ａ、２２ｂ及び導電層２４ａ、２４ｂをデュアルダマシン法により形成してもよい。【００７８】
次に、図７に示すように、全面に、例えばＣＶＤ法により、導電層２４ａ、２４ｂが形成された層間絶縁膜１８上に、例えばシリコン酸化膜より成る層間絶縁膜２６を形成する。【００７９】
次に、フォトリソグラフィ技術を用い、導電層２４ａの一方の端部に達するコンタクトホール２８ａと、導電層２４ａの他方の端部に達するコンタクトホール２８ｂと、導電層２４ｂの一方の端部に達するコンタクトホール２８ｃと、導電層２４ｂの他方の端部に達するコンタクトホール２８ｄとを、層間絶縁膜２６に形成する。【００８０】
次に、全面に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。【００８１】
次に、例えばＣＭＰ法により、層間絶縁膜２６の表面が露出するまで、タングステン膜及びバリア膜を研磨する。これにより、コンタクトホール２８ａ〜２８ｄ内に、例えばタングステンより成る導体プラグ３０ａ〜３０ｄがそれぞれ埋め込まれる。【００８２】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【００８３】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜２６上に、線状の導電層３２ａと線状の導電層３２ｂとが形成される。これら導電層３２ａ、３２ｂは、交互に形成されており、半導体基板１０の上方から見たときに、導電層３２ａ、３２ｂは全体として市松模様状の配列となっている（図８参照）。線状の導電層３２ａの一方の端部は導体プラグ３０ａに接続され、線状の導電層３２ａの他方の端部は導体プラグ３０ｂに接続される。導電層３２ａは、導体プラグ３０ａ、３０ｂを介して導電層２４ａ、２４ｂに電気的に接続される。本実施形態では、導電層３２ａが２つの導体プラグ３０ａ、３０ｂにより導電層２４ａに電気的に接続されるため、導電層３２ａと導電層２４ａとの接続の信頼性を十分に確保することが可能となる。導電層３２ｂは、導体プラグ３０ｃ、３０ｄを介して導電層２４ｂに電気的に接続される。本実施形態では、導電層３２ｂが２つの導体プラグ３０ｃ、３０ｄにより導電層２４ａに電気的に接続されるため、導電層３２ｂと導電層２４ｂとの接続の信頼性を十分に確保することが可能となる。また、本実施形態では、導電層３２ａと導電層２４ａとを１つの導体プラグ３０ａのみにより接続し、導電層３２ｂと導電層２４ｂとを１つの導体プラグ３０ｃのみにより接続する場合と比較して、導体プラグ３０ａ、３０ｂと導体プラグ３０ｃ、３０ｄとが対向する面積を大きくすることができる。このため、本実施形態によれば、単位面積当たりの静電容量の向上に寄与することができる。【００８４】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、導電層３２ａ及び導電層３２ｂを形成する場合を例に説明したが、導電層３２ａ及び導電層３２ｂの形成方法は、これに限定されるものではない。例えば、導体プラグ３０ａ〜３０ｄを埋め込むためのコンタクトホールと導電層３２ａ、３２ｂを埋め込むための溝とを層間絶縁膜に形成し、かかるコンタクトホール内、溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導体プラグ３０ａ〜３０ｄとＣｕより成る導電層３２ａ、３２ｂとを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、デュアルダマシン法により導体プラグ３０ａ〜３０ｄ及び導電層３２ａ、３２ｂを形成してもよい。この場合には、Ｃｕより成る導体プラグ３０ａ、３０ｂとＣｕより成る導電層３２ａとが一体に形成され、Ｃｕより成る導体プラグ３０ｃ、３０ｄとＣｕより成る導電層３２ｂとが一体に形成される。【００８５】
次に、全面に、例えばＣＶＤ法により、導電層３２ａ、３２ｂが形成された層間絶縁膜２６上に、例えばシリコン酸化膜より成る層間絶縁膜３４を形成する。【００８６】
次に、フォトリソグラフィ技術を用い、導電層３２ａの一方の端部に達するコンタクトホール３８ａと、導電層３２ａの他方の端部に達するコンタクトホール３８ｂと、導電層３２ｂの一方の端部に達するコンタクトホール３８ｃと、導電層２３ｂの他方の端部に達するコンタクトホール３８ｄとを、層間絶縁膜３４に形成する。【００８７】
次に、全面に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。【００８８】
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまで、タングステン膜及びバリア膜を研磨する。これにより、コンタクトホール３６ａ〜３６ｄ内に、例えばタングステンより成る導体プラグ３８ａ〜３８ｄがそれぞれ埋め込まれる（図９参照）。【００８９】
次に、全面に、例えばスパッタリング法により、膜厚２００ｎｍ〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【００９０】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜３４上に、導電膜より成る線状の導電層４０ａと導電膜より成る線状の導電層４０ｂとが形成される。これら導電層４０ａ、４０ｂは、交互に形成されており、半導体基板１０の上方から見たときに、導電層４０ａ、４０ｂは全体として市松模様状の配列となっている。線状の導電層４０ａの一方の端部は導体プラグ３８ａに接続され、線状の導電層４０ａの他方の端部は導体プラグ３８ｂに接続される。また、線状の導電層４０ｂの一方の端部は導体プラグ３８ｃに接続され、線状の導電層４０ｂの他方の端部は導体プラグ３８ｄに接続される。【００９１】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、導電層４０ａ及び導電層４０ｂを形成する場合を例に説明したが、導電層４０ａ及び導電層４０ｂの形成方法は、これに限定されるものではない。例えば、導体プラグ３８ａ〜３８ｄを埋め込むためのコンタクトホールと導電層４０ａ、４０ｂを埋め込むための溝とを層間絶縁膜に形成し、かかるコンタクトホール内、溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導体プラグ３８ａ〜３８ｄとＣｕより成る導電層４０ａ、４０ｂとを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、デュアルダマシン法により導体プラグ３８ａ〜３８ｄ及び導電層３２ａ、３２ｂを形成してもよい。この場合には、Ｃｕより成る導体プラグ３８ａ、３８ｂとＣｕより成る導電層４０ａとが一体に形成され、Ｃｕより成る導体プラグ３８ｃ、３８ｄとＣｕより成る導電層４０ｂとが一体に形成される。【００９２】
次に、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜より成る層間絶縁膜４２を形成する。【００９３】
こうして本実施形態による半導体装置が製造される（図１０及び図１１参照）。【００９４】
本実施形態によれば、導体プラグ２２ａ、導電層２４ａ、導体プラグ３０ａ、３０ｂ、導電層３２ａ、導体プラグ３８ａ、３８ｂ及び導電層４０ａを適宜積層することにより第１の電極１６ａが形成され、導体プラグ２２ｂ、導電層２４ｂ、導体プラグ３０ｃ、３０ｄ、導電層３２ｂ、導体プラグ３８ｃ、３８ｄ及び導電層４０ｂを適宜積層することにより第２の電極１６ｂが形成される。このため、本実施形態によれば、特殊な製造プロセスや特殊な配線ルール等を適用することを要しない。このように、本実施形態によれば、通常の製造プロセスを用いて、容量素子及びその容量素子を有する半導体装置を製造することが可能である。【００９５】
（変形例）
次に、本実施形態による容量素子及びその容量素子を有する半導体装置の変形例を図１６を用いて説明する。図１６は、本変形例による半導体装置を示す断面図である。【００９６】
本変形例による容量素子及びその容量素子を用いた半導体装置は、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとが層間絶縁膜２６に埋め込まれた線状の導電層３０ｅ、３０ｆによりそれぞれ接続されており、線状の導電層３２ａ、３２ｂと線状の導電層４０ａ、４０ｂとが層間絶縁膜３４に埋め込まれた線状の導電層３８ｅ、３８ｆにより接続されていることに主な特徴がある。【００９７】
このように、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとを導体プラグ３０ａ〜３０ｄによりそれぞれ接続することなく、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとを線状の導電層３０ｅ、３０ｆによりそれぞれ接続するようにしてもよい。また、線状の導電層３２ａ、３２ｂと線状の導電層４０ａ、４０ｂとを導体プラグ３８ａ〜３８ｄによりそれぞれ接続することなく、線状の導電層３２ａ、３２ｂと線状の導電層４０ａ、４０ｂとを線状の導電層３８ｅ、３８ｆによりそれぞれ接続するようにしてもよい。【００９８】
［第２実施形態］
本発明の第２実施形態による容量素子及びその容量素子を有する半導体装置並びにこれらの製造方法を図１７乃至図３１を用いて説明する。図１乃至図１６に示す第１実施形態による容量素子及び半導体装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。【００９９】
（容量素子及び半導体装置）
まず、本実施形態による容量素子及びその容量素子を有する半導体装置を図１７乃至図１９を用いて説明する。図１７は、本実施形態による半導体装置を示す斜視図である。なお、図１７においては、第１の電極１６ａ及び第２の電極を埋め込むように形成された層間絶縁膜１８、２６、３４、及び、第２の電極１６ｃ及び第３の電極１６ｄを埋め込むように形成された層間絶縁膜４６、５４は省略されている。図１８は、本実施形態による半導体装置を示す断面図である。図１９は、本実施形態による半導体装置を示す平面図である。図１８は、図１９のＡ−Ａ′線断面に対応している。【０１００】
本実施形態による半導体装置は、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された層の下方に、第１の櫛形配線１４ａに電気的に接続された第３の電極１６ｃと、第２の櫛形配線１４ｂに電気的に接続された第４の電極１６ｄとが形成されていることに主な特徴がある。【０１０１】
図１８に示すように、例えばシリコン基板より成る半導体基板１０上には、例えばシリコン酸化膜より成る層間絶縁膜１２が形成されている。【０１０２】
層間絶縁膜１２が形成された半導体基板１０上には、半導体基板１０の表面に対して垂直な方向に突出するように、複数の第３の電極１６ｃ及び複数の第４の電極１６ｄが形成されている。【０１０３】
複数の第３の電極１６ｃ及び複数の第４の電極１６ｄは交互に形成されており、半導体基板１０の上方から見たときに、複数の第３の電極１６ｃ及び複数の第４の電極１６ｄは、全体として市松模様状の配列となっている。複数の第３の電極１６ｃ及び複数の第４の電極１６ｄは、層間絶縁膜４６、５４により埋め込まれている。【０１０４】
第３の電極１６ａと第４の電極１６ｂとの間に存在する層間絶縁膜４６、５４は、容量素子の誘電体層として機能する。【０１０５】
第３の電極１６ａは、以下に詳述するように、線状の導電層４４ａと、導体プラグ５０ａ、５０ｂと、線状の導電層５２ａと、導体プラグ５８ａとを順次積層することにより構成されている。【０１０６】
また、第４の電極１６ｂは、以下に詳述するように、線状の導電層４４ｂと、導体プラグ５０ｃ、５０ｄと、線状の導電層５２ｂと、導体プラグ５８ｂとを順次積層することにより構成されている。【０１０７】
層間絶縁膜１２上には、線状の導電層４４ａ、４４ｂが形成されている。導電層４４ａ、４４ｂは、交互に形成されており、半導体基板１０の上方から見たとき、導電層４４ａ、４４ｂは全体として市松模様状の配列になっている。【０１０８】
線状の導電層４４ａ、４４ｂが形成された層間絶縁膜１２上には、例えばシリコン酸化膜より成る層間絶縁膜４６が形成されている。【０１０９】
層間絶縁膜４６には、線状の導電層４４ａにそれぞれ達するコンタクトホール４８ａ、４８ｂと、線状の導電層４４ｂにそれぞれ達するコンタクトホール４８ｃ、４８ｄが形成されている。【０１１０】
コンタクトホール４８ａ、４８ｂ内には、それぞれ導体プラグ５０ａ、５０ｂが埋め込まれている。導体プラグ５０ａは線状の導電層４４ａの一方の端部に接続されており、導体プラグ５０ｂは線状の導電層４４ａの他方の端部に接続されている。【０１１１】
また、コンタクトホール４８ｃ、４８ｄ内には、それぞれ導体プラグ５０ｃ、５０ｄが埋め込まれている。導体プラグ５０ｃは線状の導電層４４ｂの一方の端部に接続されており、導体プラグ５０ｄは線状の導電層４４ｂの他方の端部に接続されている。【０１１２】
導体プラグ５０ａ〜５０ｄが埋め込まれた層間絶縁膜４６上には、線状の導電層５２ａ、５２ｂが形成されている。【０１１３】
線状の導電層５２ａ、５２ｂが形成された層間絶縁膜４６上には、例えばシリコン酸化膜より成る層間絶縁膜５４が形成されている。【０１１４】
層間絶縁膜５４には、線状の導電層５２ａの一方の端部に達するコンタクトホール５６ａと、線状の導電層５２ｂの一方の端部に達するコンタクトホール５６ｂが形成されている。【０１１５】
コンタクトホール５６ａ、５６ｂ内には、それぞれ導体プラグ５８ａ、５８ｂが埋め込まれている。導体プラグ５８ａは線状の導電層５２ａの一方の端部に接続されており、導体プラグ５８ｂは線状の導電層５２ｂの一方の端部に接続されている。【０１１６】
導体プラグ５８ａ、５８ｂが埋め込まれた層間絶縁膜５４上には、第１の櫛形配線１４ａと、第２の櫛形配線１４ｂとが形成されている（図１９参照）。第１の櫛形配線１４ａと第２の櫛形配線１４ｂとは同じ層に形成されている。第１の櫛形配線１４ａの複数の櫛歯１５ａと第２の櫛形配線１４ｂの複数の櫛歯１５ｂとは、互いに入り込むように形成されている。第３の電極１６ｃの上部は、第１の櫛形配線１４ａに接続されている。より具体的には、第３の電極１６ｃの上部は、第１の櫛形配線１４ａの櫛歯１５ａに接続されている。第４の電極１６ｄの上部は、第２の櫛形配線１４ｂに接続されている。より具体的には、第４の電極１６ｄの上部は、第２の櫛形配線１４ｂの櫛歯１５ｂに接続されている。第１の櫛形配線１４ａは、例えば第１の電位に接続される。第２の櫛形配線１４ｂは、例えば第１の電位と異なる第２の電位に接続される。第１の電位は、例えば電源電位である。第２の電位は、例えばグラウンド電位である。【０１１７】
第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された層間絶縁膜５４上には、半導体基板１０の表面に対して垂直な方向に突出するように、複数の第１の電極１６ａ及び複数の第２の電極１６ｂが形成されている。複数の第１の電極１６ａ及び複数の第２の電極１６ｂは交互に形成されており、半導体基板１０の上方から見たときに、複数の第１の電極１６ａ及び複数の第２の電極１６ｂは全体として市松模様状の配列となっている。【０１１８】
第１の電極１６ａは、以下に詳述するように、導体プラグ２２ａと、線状の導電層２４ａと、導体プラグ３０ａ、３０ｂと、線状の導電層３２ａとを順次積層することにより構成されている。【０１１９】
また、第２の電極１６ｂは、以下に詳述するように、導体プラグ２２ｂと、線状の導電層２４ｂと、導体プラグ３０ｃ、３０ｄと、線状の導電層３２ｂとを順次積層することにより構成されている。【０１２０】
第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された層間絶縁膜５４上には、例えばシリコン酸化膜より成る層間絶縁膜１８が形成されている。【０１２１】
層間絶縁膜１８には、第１の櫛形配線１４ａの櫛歯１５ａに達するコンタクトホール２０ａと、第２の櫛形配線１４ｂの櫛歯１５ｂに達するコンタクトホール２０ｂとが形成されている。【０１２２】
コンタクトホール２０ａ、２０ｂ内には、それぞれ導体プラグ２２ａ、２２ｂが埋め込まれている。【０１２３】
導体プラグ２２ａ、２２ｂが埋め込まれた層間絶縁膜１８上には、線状の導電層２４ａ、２４ｂが形成されている。線状の導電層２４ａは導体プラグ２２ａに接続されており、線状の導電層２４ｂは導体プラグ２２ｂに接続されている。【０１２４】
線状の導電層２４ａ、２４ｂが形成された層間絶縁膜１８上には、例えばシリコン酸化膜より成る層間絶縁膜２６が形成されている。【０１２５】
層間絶縁膜２６には、線状の導電層２４ａにそれぞれ達するコンタクトホール２８ａ、２８ｂと、線状の導電層２４ｂにそれぞれ達するコンタクトホール２８ｃ、２８ｄが形成されている。【０１２６】
コンタクトホール２８ａ、２８ｂ内には、それぞれ導体プラグ３０ａ、３０ｂが埋め込まれている。導体プラグ３０ａは線状の導電層２４ａの一方の端部に接続されており、導体プラグ３０ｂは線状の導電層２４ａの他方の端部に接続されている。【０１２７】
また、コンタクトホール２８ｃ、２８ｄ内には、それぞれ導体プラグ３０ｃ、３０ｄが埋め込まれている。導体プラグ３０ｃは線状の導電層２４ｂの一方の端部に接続されており、導体プラグ３０ｄは線状の導電層２４ｂの他方の端部に接続されている。【０１２８】
導体プラグ３０ａ〜３０ｄが埋め込まれた層間絶縁膜２６上には、線状の導電層３２ａ、３２ｂが形成されている。【０１２９】
線状の導電層３２ａの一方の端部は、導体プラグ３０ａを介して線状の導電層２４ａの一方の端部に接続されている。また、線状の導電層３２ａの他方の端部は、導体プラグ３０ｂを介して線状の導電層２４ａの他方の端部に接続されている。【０１３０】
線状の導電層３２ｂの一方の端部は、導体プラグ３０ｃを介して線状の導電層２４ｂの一方の端部に接続されている。また、線状の導電層３２ｂの他方の端部は、導体プラグ３０ｄを介して線状の導電層２４ｂの他方の端部に接続されている。【０１３１】
線状の導電体３２ａ、３２ｂが形成された層間絶縁膜２６上には、例えばシリコン酸化膜より成る層間絶縁膜３４が形成されている。【０１３２】
こうして本実施形態による容量素子及びその容量素子を有する半導体装置が構成されている。【０１３３】
本実施形態によれば、第１の電位に接続される第１の電極１６ａと第３の電極１６ｃとが第１の櫛形配線１４ａの上方と下方にそれぞれ形成されており、第２の電位に接続される第２の電極１６ｂと第４の電極１６ｄとが第２の櫛形配線１４ｂの上方と下方にそれぞれ形成されている。このため、本実施形態によれば、第１の電極１６ａから第１の電極１６ａの末端までの電気抵抗、第１の電極１６ａから第３の電極１６ｃの末端までの電気抵抗、第２の電極１６ｂから第２の電極１６ｂの末端までの電気抵抗、及び、第２の電極１６ｂから第４の電極１６ｄの末端までの電気抵抗をそれぞれ小さくすることができ、ひいては、周波数特性の良好な容量素子を提供することが可能となる。【０１３４】
（容量素子及び半導体装置の製造方法）
次に、本実施形態による容量素子及びその容量素子を有する半導体装置の製造方法を図２０至図３１を用いて説明する。図２０乃至図３１は、本実施形態による半導体装置の製造方法を示す工程図である。図２０（ａ）乃至図２５（ａ）は断面図であり、それぞれ図２０（ｂ）乃至図２５（ｂ）のＡ−Ａ′線断面に対応している。図２６は断面図であり、図２７は平面図である。図２６は図２７のＡ−Ａ′線断面に対応している。図２８は断面図であり、図２９は平面図である。図２８は図２９のＡ−Ａ′線断面に対応している。図３０は断面図であり、図３１は平面図である。図３０は図３１のＡ−Ａ′線断面に対応している。【０１３５】
まず、例えばシリコン基板より成る半導体基板１０上に、例えばシリコン酸化膜より成る層間絶縁膜１２を形成する。【０１３６】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【０１３７】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜１２上には、線状の導電層４４ａ、４４ｂが形成される。導電層４４ａ、４４ｂは、交互に形成されており、半導体基板１０の上方から見たとき、導電層４４ａ、４４ｂは全体として市松模様状の配列になっている（図２０参照）。【０１３８】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより導電層４４ａ、４４ｂを形成する場合を例に説明したが、導電層４４ａ、４４ｂの形成方法は、これに限定されるものではない。層間絶縁膜に溝を形成し、かかる溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導電層４４ａ及びＣｕより成る導電層４４ｂを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、シングルダマシン法により、導電層４４ａ及び導電層４４ｂを層間絶縁膜に埋め込んでもよい。【０１３９】
次に、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜より成る層間絶縁膜４６を形成する。【０１４０】
次に、フォトリソグラフィ技術を用い、導電層４４ａの一方の端部に達するコンタクトホール４８ａと、導電層４４ａの他方の端部に達するコンタクトホール４８ｂと、導電層４４ｂの一方の端部に達するコンタクトホール４８ｃと、導電層４４ｂの他方の端部に達するコンタクトホール４８ｄとを、層間絶縁膜４６に形成する（図２１参照）。【０１４１】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【０１４２】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜４６上に、線状の導電層５２ａと線状の導電層５２ｂとが形成される。これら導電層５２ａ、５２ｂは、交互に形成されており、半導体基板１０の上方から見たときに、導電層５２ａ、５２ｂは全体として市松模様状の配列となっている（図２２参照）。線状の導電層５２ａの一方の端部は導体プラグ５０ａに接続され、線状の導電層５２ａの他方の端部は導体プラグ５０ｂに接続される。導電層５２ａは、導体プラグ５０ａ、５０ｂを介して導電層４４ａ、４４ｂに電気的に接続される。導電層５２ｂは、導体プラグ５０ｃ、５０ｄを介して導電層４４ｂに電気的に接続される。【０１４３】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、導電層５２ａ及び導電層５２ｂを形成する場合を例に説明したが、導電層５２ａ及び導電層５２ｂの形成方法は、これに限定されるものではない。例えば、導体プラグ５０ａ〜５０ｄを埋め込むためのコンタクトホールと導電層５２ａ、５２ｂを埋め込むための溝とを層間絶縁膜に形成し、かかるコンタクトホール内、溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導体プラグ５０ａ〜５０ｄとＣｕより成る導電層５２ａ、５２ｂとを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、デュアルダマシン法により導体プラグ５０ａ〜５０ｄ及び導電層５２ａ、５２ｂを形成してもよい。この場合には、Ｃｕより成る導体プラグ５０ａ、５０ｂとＣｕより成る導電層５２ａとが一体に形成され、Ｃｕより成る導体プラグ５０ｃ、５０ｄとＣｕより成る導電層５２ｂとが一体に形成される。【０１４４】
次に、全面に、例えばＣＶＤ法により、導電層５２ａ、５２ｂが形成された層間絶縁膜４６上に、例えばシリコン酸化膜より成る層間絶縁膜５４を形成する。【０１４５】
次に、フォトリソグラフィ技術を用い、導電層５２ａの一方の端部に達するコンタクトホール５６ａと、導電層５２ｂの一方の端部に達するコンタクトホール５６ｂとを、層間絶縁膜５４に形成する。【０１４６】
次に、全面に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。【０１４７】
次に、例えばＣＭＰ法により、層間絶縁膜５４の表面が露出するまで、タングステン膜及びバリア膜を研磨する。これにより、コンタクトホール５６ａ、５６ｂ内に、例えばタングステンより成る導体プラグ５８ａ、５８ｂがそれぞれ埋め込まれる（図２３参照）。【０１４８】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【０１４９】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜５４上に、複数の櫛歯１５ａを有する第１の櫛形配線１４ａと、複数の櫛歯１５ｂを有する第２の櫛形配線１４ｂとが形成される（図２４参照）。【０１５０】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂを形成する場合を例に説明したが、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂの形成方法は、これに限定されるものではない。例えば、導体プラグ５８ａ、５８ｂを埋め込むためのコンタクトホールと櫛形配線１４ａ、１４ｂを埋め込むための溝とを層間絶縁膜に形成し、かかるコンタクトホール内、溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導体プラグ５８ａ、５８ｂとＣｕより成る櫛形配線１４ａ、１４ｂとを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、デュアルダマシン法により導体プラグ５８ａ、５８ｂ及び櫛形配線１４ａ、１４ｂを形成してもよい。この場合には、Ｃｕより成る導体プラグ５８ａとＣｕより成る第１の櫛形配線１４ａとが一体に形成され、Ｃｕより成る導体プラグ５８ｂとＣｕより成る第２の櫛形配線１４ｂとが一体に形成される。【０１５１】
次に、全面に、例えばＣＶＤ法により、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された層間絶縁膜５４上に、例えばシリコン酸化膜より成る層間絶縁膜１８を形成する。【０１５２】
次に、例えばフォトリソグラフィ技術を用い、第１の櫛形配線１４ａに達するコンタクトホール２０ａと、第２の櫛形配線１４ｂに達するコンタクトホール２０ｂとを層間絶縁膜１８に形成する。【０１５３】
次に、全面に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。【０１５４】
次に、例えばＣＭＰ法により、層間絶縁膜１８の表面が露出するまで、タングステン膜及びバリア膜を研磨する。これにより、コンタクトホール２０ａ、２０ｂ内に、例えばタングステンより成る導体プラグ２２ａ、２２ｂがそれぞれ埋め込まれる（図２５参照）。【０１５５】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【０１５６】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜１８上に、線状の導電層２４ａと線状の導電層２４ｂとが形成される。これら導電層２４ａ、２４ｂは交互に形成されており、半導体基板１０の上方から見たときに、導電層２４ａ、２４ｂは全体として市松模様状の配列となっている。線状の導電層２４ａの一方の端部は、導体プラグ２２ａに接続される。導電層２４ａは導体プラグ２２ａを介して櫛形配線１４ａに電気的に接続される。また、線状の導電層２４ｂの一方の端部は導体プラグ２２ｂに接続される。導電層２４ｂは導体プラグ２２ｂを介して櫛形配線１４ｂに電気的に接続される（図２６及び図２７参照）。【０１５７】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、導電層２４ａ及び導電層２４ｂを形成する場合を例に説明したが、導電層２４ａ及び導電層２４ｂの形成方法は、これに限定されるものではない。例えば、導体プラグ２２ａ、２２ｂを埋め込むためのコンタクトホールと導電層２４ａ、２４ｂを埋め込むための溝とを層間絶縁膜に形成し、かかるコンタクトホール内、溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導体プラグ２２ａ、２２ｂとＣｕより成る導電層２４ａ、２４ｂとを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、デュアルダマシン法により導体プラグ２２ａ、２２ｂ及び導電層２４ａ、２４ｂを形成してもよい。この場合には、Ｃｕより成る導体プラグ２２ａとＣｕより成る導電層２４ａとが一体に形成され、Ｃｕより成る導体プラグ２２ｂとＣｕより成る導電層２４ｂとが一体に形成される。【０１５８】
次に、全面に、例えばＣＶＤ法により、導電層２４ａ、２４ｂが形成された層間絶縁膜１８上に、例えばシリコン酸化膜より成る層間絶縁膜２６を形成する。【０１５９】
次に、フォトリソグラフィ技術を用い、導電層２４ａの一方の端部に達するコンタクトホール２８ａと、導電層２４ａの他方の端部に達するコンタクトホール２８ｂと、導電層２４ｂの一方の端部に達するコンタクトホール２８ｃと、導電層２４ｂの他方の端部に達するコンタクトホール２８ｄとを、層間絶縁膜２６に形成する。【０１６０】
次に、全面に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。【０１６１】
次に、例えばＣＭＰ法により、層間絶縁膜２６の表面が露出するまで、タングステン膜及びバリア膜を研磨する。これにより、コンタクトホール２８ａ〜２８ｄ内に、例えばタングステンより成る導体プラグ３０ａ〜３０ｄがそれぞれ埋め込まれる（図２８及び図２９参照）。【０１６２】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【０１６３】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜２６上に、線状の導電層３２ａと線状の導電層３２ｂとが形成される。これら導電層３２ａ、３２ｂは、交互に形成されており、半導体基板１０の上方から見たときに、導電層３２ａ、３２ｂは全体として市松模様状の配列となっている。線状の導電層３２ａの一方の端部は導体プラグ３０ａに接続され、線状の導電層３２ａの他方の端部は導体プラグ３０ｂに接続される。導電層３２ａは、導体プラグ３０ａ、３０ｂを介して導電層２４ａ、２４ｂに電気的に接続される。導電層３２ｂは、導体プラグ３０ｃ、３０ｄを介して導電層２４ｂに電気的に接続される。【０１６４】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、導電層３２ａ及び導電層３２ｂを形成する場合を例に説明したが、導電層３２ａ及び導電層３２ｂの形成方法は、これに限定されるものではない。例えば、導体プラグ３０ａ〜３０ｄを埋め込むためのコンタクトホールと導電層３２ａ、３２ｂを埋め込むための溝とを層間絶縁膜に形成し、かかるコンタクトホール内、溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導体プラグ３０ａ〜３０ｄとＣｕより成る導電層３２ａ、３２ｂとを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、デュアルダマシン法により導体プラグ３０ａ〜３０ｄ及び導電層３２ａ、３２ｂを形成してもよい。この場合には、Ｃｕより成る導体プラグ３０ａ、３０ｂとＣｕより成る導電層３２ａとが一体に形成され、Ｃｕより成る導体プラグ３０ｃ、３０ｄとＣｕより成る導電層３２ｂとが一体に形成される。【０１６５】
次に、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜より成る層間絶縁膜３４を形成する（図３０及び図３１参照）。【０１６６】
こうして本実施形態による半導体装置が製造される。【０１６７】
（変形例）
次に、本実施形態による容量素子及びその容量素子を有する半導体装置の変形例を図３２を用いて説明する。図３２は、本変形例による半導体装置を示す断面図である。【０１６８】
本変形例による容量素子及びその容量素子を用いた半導体装置は、線状の導電層４４ａ、４４ｂと線状の導電層５２ａ、５２ｂとが層間絶縁膜４６に埋め込まれた線状の導電層４８ｅ、４８ｆによりそれぞれ接続されており、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとが層間絶縁膜２６に埋め込まれた線状の導電層３０ｅ、３０ｆにより接続されていることに主な特徴がある。【０１６９】
このように、線状の導電層４４ａ、４４ｂと線状の導電層５２ａ、５２ｂとを導体プラグ５０ａ〜５０ｄによりそれぞれ接続することなく、線状の導電層４４ａ、４４ｂと線状の導電層５２ａ、５２ｂとを線状の導電層４８ｅ、４８ｆによりそれぞれ接続するようにしてもよい。また、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとを導体プラグ３０ａ〜３０ｄによりそれぞれ接続することなく、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとを線状の導電層３０ｅ、３０ｆによりそれぞれ接続するようにしてもよい。【０１７０】
［第３実施形態］
本発明の第３実施形態による容量素子及びその容量素子を有する半導体装置並びにこれらの製造方法を図３３乃至図４３を用いて説明する。図１乃至図２８に示す第１又は第２実施形態による容量素子及び半導体装置等と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。【０１７１】
（容量素子及び半導体装置）
まず、本実施形態による容量素子及びその容量素子を有する半導体装置を図３３乃至図３５を用いて説明する。図３３は、本実施形態による半導体装置を示す斜視図である。なお、図３３においては、第１の電極１６ａ及び第２の電極１６ｂを埋め込むように形成された層間絶縁膜１８、２６、３４、４２は省略されている。図３４は、本実施形態による半導体装置を示す断面図である。図３５は、本実施形態による半導体装置を示す平面図である。図３４は、図３５のＡ−Ａ′線断面に対応している。【０１７２】
本実施形態による半導体装置は、第１の電極１６ａの下方に第１の櫛形配線１４ａが形成されているのみならず、第１の電極１６ａの上方にも、第１の電極１６ａに電気的に接続された第３の櫛形配線６４ａが形成されており、第２の電極１６ｂの下方に第２の櫛形配線１４ｂが形成されているのみならず、第２の電極１６ｂの上方にも、第２の電極１６ｂに電気的に接続された第４の櫛形配線６４ｂが形成されていることに主な特徴がある。【０１７３】
図３３に示すように、例えばシリコン基板より成る半導体基板１０上には、例えばシリコン酸化膜より成る層間絶縁膜１２が形成されている。【０１７４】
層間絶縁膜１２が形成された半導体基板１０上には、第１の櫛形配線１４ａと、第２の櫛形配線１４ｂとが形成されている。第１の櫛形配線１４ａと第２の櫛形配線１４ｂとは同じ層に形成されている。第１の櫛形配線１４ａの複数の櫛歯１５ａと第２の櫛形配線１４ｂの複数の櫛歯１５ｂとは、互いに入り込むように形成されている。第１の櫛形配線１４ａは、例えば第１の電位に接続される。第２の櫛形配線１４ｂは、例えば第１の電位と異なる第２の電位に接続される。第１の電位は、例えば電源電位である。第２の電位は、例えばグラウンド電位である。【０１７５】
第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された半導体基板１０上には、半導体基板１０の表面に対して垂直な方向に突出するように、複数の第１の電極１６ａ及び複数の第２の電極１６ｂが形成されている。複数の第１の電極１６ａ及び複数の第２の電極１６ｂは交互に形成されており、半導体基板１０の上方から見たときに、複数の第１の電極１６ａ及び複数の第２の電極１６ｂは全体として市松模様状の配列となっている。【０１７６】
第１の電極１６ａは、以下に詳述するように、導体プラグ２２ａと、導電層２４ａと、導体プラグ３０ａ、３０ｂと、導電層３２ａと、導体プラグ６２ａとを順次積層することにより構成されている。【０１７７】
第２の電極１６ｂは、以下に詳述するように、導体プラグ２２ｂと、導電層２４ｂと、導体プラグ３０ｃ、３０ｄと、導電層３２ｂと、導体プラグ６２ｂとを順次積層することにより構成されている。【０１７８】
複数の第１の電極１６ａ及び複数の第２の電極１６ｂは、層間絶縁膜１８、２６、３４、４２によりそれぞれ埋め込まれている。【０１７９】
第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂが形成された層間絶縁膜１２上には、例えばシリコン酸化膜より成る層間絶縁膜１８が形成されている。【０１８０】
層間絶縁膜１８には、第１の櫛形配線１４ａに達するコンタクトホール２０ａと、第２の櫛形配線１４ｂに達するコンタクトホール２０ｂとが形成されている。【０１８１】
コンタクトホール２０ａ、２０ｂ内には、それぞれ導体プラグ２２ａ、２２ｂが埋め込まれている。【０１８２】
導体プラグ２２ａ、２２ｂが埋め込まれた層間絶縁膜１８上には、線状の導電層２４ａ、２４ｂが形成されている。線状の導電層２４ａは導体プラグ２２ａに接続されており、線状の導電層２４ｂは導体プラグ２２ｂに接続されている。【０１８３】
線状の導電層２４ａ、２４ｂが形成された層間絶縁膜１８上には、例えばシリコン酸化膜より成る層間絶縁膜２６が形成されている。【０１８４】
層間絶縁膜２６には、線状の導電層２４ａにそれぞれ達するコンタクトホール２８ａ、２８ｂと、線状の導電層２４ｂにそれぞれ達するコンタクトホール２８ｃ、２８ｄとが形成されている。【０１８５】
コンタクトホール２８ａ、２８ｂ内には、それぞれ導体プラグ３０ａ、３０ｂが埋め込まれている。導体プラグ３０ａは線状の導電層２４ａの一方の端部に接続されており、導体プラグ３０ｂは線状の導電層２４ａの他方の端部に接続されている。【０１８６】
また、コンタクトホール２８ｃ、２８ｄ内には、それぞれ導体プラグ３０ｃ、３０ｄが埋め込まれている。導体プラグ３０ｃは線状の導電層２４ｂの一方の端部に接続されており、導体プラグ３０ｄは線状の導電層２４ｂの他方の端部に接続されている。【０１８７】
導体プラグ３０ａ〜３０ｄが埋め込まれた層間絶縁膜２６上には、線状の導電層３２ａ、３２ｂが形成されている。【０１８８】
線状の導電層３２ａの一方の端部は、導体プラグ３０ａを介して線状の導電層２４ａの一方の端部に接続されている。また、線状の導電層３２ａの他方の端部は、導体プラグ３０ｂを介して線状の導電層２４ａの他方の端部に接続されている。【０１８９】
線状の導電層３２ｂの一方の端部は、導体プラグ３０ｃを介して線状の導電層２４ｂの一方の端部に接続されている。また、線状の導電層３２ｂの他方の端部は、導体プラグ３０ｄを介して線状の導電層２４ｂの他方の端部に接続されている。【０１９０】
線状の導電体３２ａ、３２ｂが形成された層間絶縁膜２６上には、例えばシリコン酸化膜より成る層間絶縁膜３４が形成されている。【０１９１】
層間絶縁膜３４には、線状の導電層３２ａの一方の端部に達するコンタクトホール６０ａと、導電層３２ｂの一方の端部に達するコンタクトホール６０ｂとが形成されている。【０１９２】
コンタクトホール６０ａ、６０ｂ内には、それぞれ導体プラグ６２ａ、６２ｂが埋め込まれている。導体プラグ６２ａは線状の導電層３２ａの一方の端部に接続されており、導体プラグ６２ｂは線状の導電層３２ｂの一方の端部に接続されている。【０１９３】
導体プラグ６２ａ、６２ｂが埋め込まれた層間絶縁膜３４上には、第３の櫛形配線６４ａと、第４の櫛形配線６４ｂとが形成されている（図３５参照）。第３の櫛形配線６４ａと第４の櫛形配線６４ｂとは同じ層に形成されている。第３の櫛形配線６４ａは、複数の櫛歯６５ａを有している。第３の櫛形配線６４ａの複数の櫛歯６５ａは、並行するように形成されている。第４の櫛形配線６４ｂは、複数の櫛歯６５ｂを有している。第４の櫛形配線６４ｂの複数の櫛歯６５ｂは、並行するように形成されている。第３の櫛形配線６４ａの複数の櫛歯６５ａと第４の櫛形配線６４ｂの複数の櫛歯６５ｂとは、互いに入り込むように形成されている。換言すれば、第３の櫛形配線６４ａの複数の櫛歯６５ａと第４の櫛形配線６４ｂの複数の櫛歯６５ｂとは、互いに組み合わさるように形成されている。第３の櫛形配線６４ａの櫛歯６５ａと第４の櫛形配線６４ｂの櫛歯６５ｂとは、互いに対向するように配置されている。第４の櫛形配線６４ｂの一の櫛歯６５ｂは、第３の櫛形配線６４ａの一の櫛歯６５ａと第３の櫛形配線６４ｂの他の櫛歯６５ｂとの間に配されている。また、第３の櫛形配線６４ａの他の櫛歯６５ａは、第４の櫛形配線６４ｂの一の櫛歯６５ｂと第４の櫛形配線６４ｂの他の櫛歯６５ｂとの間に配されている。第３の櫛形配線６４ａは、第１の櫛形配線１４ａと同じ電位、即ち第１の電位に接続される。第４の櫛形配線６４ｂは、第２の櫛形配線１４ｂと同じ電位、即ち第２の電位に接続される。【０１９４】
第３の櫛形配線６４ａの櫛歯６５ｂは、導体プラグ６２ａを介して線状の導電層３２ａの一方の端部に接続されている。【０１９５】
また、第４の櫛形配線６４ｂの櫛歯６５ｂは、導体プラグ６２ｂを介して線状の導電層３２ｂの一方の端部に接続されている。【０１９６】
第３の櫛形配線６４ａ及び第４の櫛形配線６４ｂが形成された層間絶縁膜３４上には、例えばシリコン酸化膜より成る層間絶縁膜４２が形成されている。【０１９７】
こうして、導体プラグ２２ａ、導電層２４ａ、導体プラグ３０ａ、３０ｂ、導電層３２ａ及び導体プラグ６２ａより成る第１の電極１６ａが構成されている。【０１９８】
また、導体プラグ２２ｂ、導電層２４ｂ、導体プラグ３０ｃ、３０ｄ、導電層３２ｂ及び導体プラグ６２ｂより成る第２の電極１６ｂが構成されている。【０１９９】
本実施形態による半導体装置は、上述したように、第１の電極１６ａの下方に第１の櫛形配線１４ａが形成されているのみならず、第１の電極１６ａの上方にも、第１の電極１６ａに電気的に接続された第３の櫛形配線６４ａが形成されている。また、本実施形態による半導体装置は、上述したように、第２の電極１６ｂの下方に第２の櫛形配線１４ｂが形成されているのみならず、第２の電極１６ｂの上方にも、第２の電極１６ｂに電気的に接続された第４の櫛形配線６４ｂが形成されている。このため、本実施形態によれば、周波数特性の良好な容量素子を提供することが可能となる。【０２００】
（容量素子及び半導体装置の製造方法）
次に、本実施形態による容量素子及びその容量素子を有する半導体装置の製造方法を図３６乃至図４３を用いて説明する。図３６乃至図４３は、本実施形態による半導体装置の製造方法を示す工程図である。図３６（ａ）乃至図４１（ａ）は断面図であり、それぞれ図３６（ｂ）乃至図４１（ｂ）のＡ−Ａ′線断面に対応している。図４２は断面図であり、図４３は平面図である。図４２は図４３のＡ−Ａ′線断面に対応している。【０２０１】
まず、半導体基板１０上に層間絶縁膜１２を形成する工程から層間絶縁膜２６上に導電層３２ａ、３２ｂを形成する工程までは、図４乃至図８を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので説明を省略する（図３６乃至図４０参照）。【０２０２】
次に、全面に、例えばＣＶＤ法により、導電層３２ａ、３２ｂが形成された層間絶縁膜２６上に、例えばシリコン酸化膜より成る層間絶縁膜３４を形成する。【０２０３】
次に、フォトリソグラフィ技術を用い、導電層３２ａの一方の端部に達するコンタクトホール６０ａと、導電層３２ａの他方の端部に達するコンタクトホール６０ｂとを、層間絶縁膜３４に形成する。【０２０４】
次に、全面に、例えばＣＶＤ法により、バリア膜及びタングステン膜を形成する。【０２０５】
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまで、タングステン膜及びバリア膜を研磨する。これにより、コンタクトホール６０ａ、６０ｂ内に、例えばタングステンより成る導体プラグ６２ａ、６２ｂがそれぞれ埋め込まれる（図４１参照）。【０２０６】
次に、全面に、例えばスパッタリング法により、膜厚２００〜３００ｎｍ程度のアルミニウム等より成る導電膜を形成する。【０２０７】
次に、フォトリソグラフィ技術を用い、かかる導電膜をパターニングする。こうして、層間絶縁膜３４上に、複数の櫛歯６５ａを有する第３の櫛形配線６４ａと、複数の櫛歯６５ｂを有する第４の櫛形配線６４ｂとが形成される。第３の櫛形配線６４ａの櫛歯６５ａは、導体プラグ６２ａを介して導電層３２ａの一方の端部に電気的に接続される。また、第４の櫛形配線６４ｂの櫛歯６５ｂは、導体プラグ６２ｂを介して導電層３２ｂの一方の端部に電気的に接続される。【０２０８】
なお、ここでは、アルミニウム等より成る導電膜を形成し、かかる導電膜をエッチングすることにより、第３の櫛形配線６４ａ及び第４の櫛形配線６４ｂを形成する場合を例に説明したが、第３の櫛形配線６４ａ及び第４の櫛形配線６４ｂの形成方法は、これに限定されるものではない。例えば、導体プラグ６２ａ、６２ｂを埋め込むためのコンタクトホールと櫛形配線６４ａ、６４ｂを埋め込むための溝とを層間絶縁膜に形成し、かかるコンタクトホール内、溝内及び層間絶縁膜上にＣｕより成る導電膜を形成し、層間絶縁膜の表面が露出するまでかかる導電膜を研磨することにより、Ｃｕより成る導体プラグ６２ａ、６２ｂとＣｕより成る櫛形配線６４ａ、６４ｂとを層間絶縁膜に埋め込んでもよい（図示せず）。即ち、デュアルダマシン法により導体プラグ６２ａ、６２ｂ及び櫛形配線６４ａ、６４ｂを形成してもよい。この場合には、Ｃｕより成る導体プラグ６２ａとＣｕより第３の櫛形配線６４ａとが一体に形成され、Ｃｕより成る導体プラグ６２ｂとＣｕより成る第４の櫛形配線６４ｂとが一体に形成される。【０２０９】
次に、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜より成る層間絶縁膜４２を形成する。【０２１０】
こうして本実施形態による半導体装置が製造される（図４２及び図４３参照）。【０２１１】
（変形例）
次に、本実施形態による容量素子及びその容量素子を有する半導体装置の変形例を図４４を用いて説明する。図４４は、本変形例による半導体装置を示す断面図である。【０２１２】
本変形例による容量素子及びその容量素子を用いた半導体装置は、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとが層間絶縁膜２６に埋め込まれた線状の導電層３０ｅ、３０ｆによりそれぞれ接続されていることに主な特徴がある。【０２１３】
このように、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとを導体プラグ３０ａ〜３０ｄによりそれぞれ接続することなく、線状の導電層２４ａ、２４ｂと線状の導電層３２ａ、３２ｂとを線状の導電層３０ｅ、３０ｆによりそれぞれ接続するようにしてもよい。【０２１４】
[変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。【０２１５】
例えば、上記実施形態では、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂの材料としてアルミニウム等の金属を用いる場合を例に説明したが、第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂの材料は金属に限定されるものではない。第１の櫛形配線１４ａ及び第２の櫛形配線１４ｂの材料として、例えばポリシリコン等を用いてもよい。【０２１６】
また、上記実施形態では、第３の櫛形配線６４ａ及び第４の櫛形配線６４ｂの材料としてアルミニウム等の金属を用いる場合を例に説明したが、第３の櫛形配線６４ａ及び第４の櫛形配線６４ｂの材料は金属に限定されるものではない。第３の櫛形配線６４ａ及び第４の櫛形配線６４ｂの材料として、例えばポリシリコン等を用いてもよい。【０２１７】
また、上記実施形態では、導電層２４ａ、２４ｂ、３２ａ、３２ｂ、４０ａ、４０ｂ、４４ａ、４４ｂ、５２ａ、５２ｂの材料としてアルミニウム等の金属を用いる場合を例に説明したが、導電層２４ａ、２４ｂ、３２ａ、３２ｂ、４０ａ、４０ｂ、４４ａ、４４ｂ、５２ａ、５２ｂの材料は金属に限定されるものではない。導電層２４ａ、２４ｂ、３２ａ、３２ｂ、４０ａ、４０ｂ、４４ａ、４４ｂ、５２ａ、５２ｂの材料として、例えばポリシリコン等を用いてもよい。【０２１８】
また、第３実施形態では、櫛形配線１４ａ、１４ｂと櫛形配線６４ａ、６４ｂとの間にのみ電極１６ａ、１６ｂを形成する場合を例に説明したが、櫛形配線１４ａ、１４ｂの下方に図１７に示すような電極１６ｃ、１６ｄを更に形成してもよい。【０２１９】
また、第３実施形態では、櫛形配線１４ａ、１４ｂと櫛形配線６４ａ、６４ｂとの間にのみ電極１６ａ、１６ｂを形成する場合を例に説明したが、櫛形配線６４ａ、６４ｂの上方に電極１６ａ、１６ｂと同様の電極を更に形成してもよい。
【産業上の利用可能性】
【０２２０】
本発明による容量素子及び半導体装置は、単位面積当たりの静電容量の大きい容量素子及びその容量素子を有する半導体装置を提供するのに有用である。
【図１】
2009044464.tif 000003
【図２】
2009044464.tif 000004
【図３】
2009044464.tif 000005
【図４】
2009044464.tif 000006
【図５】
2009044464.tif 000007
【図６】
2009044464.tif 000008
【図７】
2009044464.tif 000009
【図８】
2009044464.tif 000010
【図９】
2009044464.tif 000011
【図１０】
2009044464.tif 000012
【図１１】
2009044464.tif 000013
【図１２】
2009044464.tif 000014
【図１３】
2009044464.tif 000015
【図１４】
2009044464.tif 000016
【図１５】
2009044464.tif 000017
【図１６】
2009044464.tif 000018
【図１７】
2009044464.tif 000019
【図１８】
2009044464.tif 000020
【図１９】
2009044464.tif 000021
【図２０】
2009044464.tif 000022
【図２１】
2009044464.tif 000023
【図２２】
2009044464.tif 000024
【図２３】
2009044464.tif 000025
【図２４】
2009044464.tif 000026
【図２５】
2009044464.tif 000027
【図２６】
2009044464.tif 000028
【図２７】
2009044464.tif 000029
【図２８】
2009044464.tif 000030
【図２９】
2009044464.tif 000031
【図３０】
2009044464.tif 000032
【図３１】
2009044464.tif 000033
【図３２】
2009044464.tif 000034
【図３３】
2009044464.tif 000035
【図３４】
2009044464.tif 000036
【図３５】
2009044464.tif 000037
【図３６】
2009044464.tif 000038
【図３７】
2009044464.tif 000039
【図３８】
2009044464.tif 000040
【図３９】
2009044464.tif 000041
【図４０】
2009044464.tif 000042
【図４１】
2009044464.tif 000043
【図４２】
2009044464.tif 000044
【図４３】
2009044464.tif 000045
【図４４】
2009044464.tif 000046
【手続補正書】
【提出日】平成21年12月8日(2009.12.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成され、第１の櫛歯を有する第１の櫛形配線と、
前記基板上に形成され、前記第１の櫛歯に対向するように配置された第２の櫛歯を有する第２の櫛形配線と、
互いに対向する第１の電極及び第２の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第１の電極及び第２の電極と、
前記第１の電極と前記第２の電極との間に形成された第１の誘電体層とを有し、
前記第１の電極は、前記第１の櫛歯に接続されており、
前記第２の電極は、前記第２の櫛歯に接続されている
ことを特徴とする容量素子。
【請求項２】
請求の範囲第１項記載の容量素子において、
互いに対向する第３の電極及び第４の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第３の電極及び第４の電極を更に有し、
前記第１の櫛形配線は、前記第１の櫛歯に並行する第３の櫛歯を更に有し、
前記第２の櫛形配線は、前記第２の櫛歯に並行する第４の櫛歯を更に有し、
前記第３の電極は、前記第３の櫛歯に接続されており、
前記第４の電極は、前記第４の櫛歯に接続されている
ことを特徴とする容量素子。
【請求項３】
請求の範囲第１項又は第２項記載の容量素子において、
前記第１の電極の下方に形成され、上部が前記第１の櫛形配線に接続された第５の電極と、
前記第２の電極の下方に形成され、上部が前記第２の櫛形配線に接続され、前記第５の電極に対向する第６の電極と、
前記第５の電極と前記第６の電極との間に形成された第２の誘電体層とを更に有する
ことを特徴とする容量素子。
【請求項４】
請求の範囲第１項乃至第３項のいずれか１項に記載の容量素子において、
前記基板上に形成され、第５の櫛歯を有する第３の櫛形配線と、
前記基板上に形成され、前記第５の櫛歯に対向するように配置された第６の櫛歯を有する第４の櫛形配線とを更に有し、
前記第１の電極の上部は、前記第５の櫛歯に接続されており、
前記第２の電極の上部は、前記第６の櫛歯に接続されている
ことを特徴とする容量素子。
【請求項５】
請求の範囲第１項乃至第４項のいずれか１項に記載の容量素子において、
前記第１の電極又は前記第２の電極は、導電層と導体プラグとを交互に積層することによりそれぞれ構成されている
ことを特徴とする容量素子。
【請求項６】
請求の範囲第２項記載の容量素子において、
前記第３の電極又は前記第４の電極は、導電層と導体プラグとを交互に積層することにより構成されている
ことを特徴とする容量素子。
【請求項７】
請求の範囲第２項記載の容量素子において、
前記第２の櫛歯は、前記第１の櫛歯と前記第３の櫛歯との間に配され、
前記第３の櫛歯は、前記第２の櫛歯と前記第４の櫛歯との間に配されている
ことを特徴とする容量素子。
【請求項８】
半導体基板上に形成された容量素子を有する半導体装置であって、
前記容量素子は、基板上に形成され、第１の櫛歯を有する第１の櫛形配線と；前記基板上に形成され、前記第１の櫛歯に対向するように配置された第２の櫛歯を有する第２の櫛形配線と；互いに対向する第１の電極及び第２の電極であって、対向する面の方向が前記第１の櫛歯及び前記第２の櫛歯の長手方向に対して交差する方向である第１の電極及び第２の電極と；前記第１の電極と前記第２の電極との間に形成された第１の誘電体層とを有し、前記第１の電極は、前記第１の櫛歯に接続されており、前記第２の電極は、前記第２の櫛歯に接続されている
ことを特徴とする半導体装置。
【請求項９】
請求の範囲第８項記載の半導体装置において、
前記容量素子は、前記第１の電極の下方に形成され、上部が前記第１の櫛形配線に接続された第３の電極と；前記第２の電極の下方に形成され、上部が前記第２の櫛形配線に接続され、前記第３の電極に対向する第４の電極と；前記第３の電極と前記第４の電極との間に形成された第２の誘電体層とを更に有する
ことを特徴とする半導体装置。
【請求項１０】
請求の範囲第８項又は第９項記載の半導体装置において、
前記容量素子は、前記基板上に形成され、第５の櫛歯を有する第３の櫛形配線と；前記基板上に形成され、前記第５の櫛歯に対向するように配置された第６の櫛歯を有する第４の櫛形配線とを更に有し、前記第１の電極の上部は、前記第５の櫛歯に接続されており、前記第２の電極の上部は、前記第６の櫛歯に接続されている
ことを特徴とする半導体装置。
【国際調査報告】
2009044464.tif 000047
2009044464.tif 000048
2009044464.tif 000049
2009044464.tif 000050