(57)【要約】変圧器の電圧信号をマルチサンプリングすることによって、電圧波形検出器が電圧フィードバック信号及び放電時間信号を発生する。放電時間信号は二次側スイッチング電流の放電時間を表す。電圧ループ誤差増幅器が電圧フィードバック信号を増幅して制御信号を発生する。オフライン変調器が、上記制御信号、及びコントローラの電源電圧が低いことを示す電圧不足信号に応答して放電電流信号及びスタンバイ信号を発生する。発振器が、放電電流信号に応答して、スイッチング信号のオフ時間を決定するパルス信号を発生する。ＰＷＭ回路が、パルス信号及びスタンバイ信号に応答してスイッチング信号を発生する。スタンバイ信号はさらに、スイッチング信号のオフ時間を制御し、最小スイッチング周波数を維持する。
2009512405.tif 000002
【特許請求の範囲】
【請求項１】
一次側制御電源用のスイッチング制御回路において、
前記電源の入力電圧を供給される変圧器をスイッチングするためのスイッチと；
前記スイッチを駆動して前記電源の出力電圧を調整するためのスイッチング信号と；
前記変圧器に結合され、前記スイッチング信号が論理値ローである際に前記変圧器の電圧信号及び放電時間をマルチサンプリングすることによって電圧フィードバック信号を発生するコントローラであって、制御信号に応答して前記スイッチング信号を発生するコントローラとを具え、
誤差増幅器が電圧フィードバック信号に応答して前記制御信号を発生し、前記コントローラはさらに、前記制御信号の減少に応答して前記スイッチング信号のオフ時間を増加させ、前記スイッチング信号は、最小スイッチング周波数を保って、前記電圧信号をサンプリングするために前記変圧器をスイッチングすることを特徴とする一次側制御電源用スイッチング制御回路。
【請求項２】
前記コントローラが、前記制御信号及び電圧不足信号に応答して前記スイッチング信号の前記オフ時間を制御し、前記スイッチング信号の前記電圧不足信号は、前記コントローラの電源電圧が低いことを示し、前記スイッチング信号の前記オフ時間を減少させることを特徴とする請求項１に記載のスイッチング制御回路。
【請求項３】
前記変圧器に結合され、前記変圧器の前記電圧信号及び前記放電時間信号を前記変圧器の補助巻線によりマルチサンプリングすることによって前記電圧フィードバック信号を発生する電圧波形検出器と；
前記電圧フィードバック信号を増幅して前記制御信号を発生する電圧ループ誤差増幅器と；
前記制御信号に応答して放電電流信号及びスタンバイ信号を発生するオフ時間変調器であって、前記放電電流信号は前記制御信号の減少に比例して減少するオフ時間変調器と；
前記放電電流信号に応答してパルス信号及びランプ信号を発生する発振器であって、前記パルス信号のパルス幅の増加は前記放電電流信号の減少に比例する発振器と；
電流検出デバイスに結合され、前記ランプ信号を供給されてスロープ信号を発生する加算器と；
前記パルス信号、前記制御信号、前記スロープ信号、及び前記スタンバイ信号に応答して前記スイッチング信号を発生するＰＷＭ回路とを具え、
前記スイッチング信号の前記パルス幅は、前記制御信号及び前記スロープ信号によって調整され、前記スイッチング信号の前記オフ時間の増加は前記パルス信号の前記パルス幅の増加に比例し、前記スタンバイ信号はさらに、前記スイッチング信号の最小スイッチング周波数を保つように前記スイッチング信号の前記オフ時間を制御することを特徴とする請求項１に記載のスイッチング制御回路。
【請求項４】
前記電圧波形検出器が、
サンプルパルス信号を発生するサンプルパルス発生器と；
前記電圧信号に加算されてレベルシフト信号を発生するしきい値信号と；
第１キャパシタ及び第２キャパシタと；
第１サンプル信号及び第２サンプル信号を発生する第１信号発生器とを具え、前記電圧信号は前記第１サンプル信号及び前記第２サンプル信号を交互に用いてサンプリングされ、前記第１キャパシタ及び前記第２キャパシタの両端にそれぞれ第１保持電圧及び第２保持電圧が保持され、前記第１サンプル信号と前記第２サンプル信号とは、前記放電時間信号のイネーブル期間中に、前記サンプルパルス信号に応答して交互に発生され、前記放電時間信号の先頭に遅延時間が挿入され、前記第１サンプル信号及び前記第２サンプル信号は前記遅延時間の期間中にディスエーブル状態にされ、
前記電圧波形検出器がさらに、
前記第１保持電圧及び前記第２保持電圧のうち高い方の電圧から保持信号を発生するバッファ増幅器と；
前記保持信号をサンプリングすることによって前記電圧フィードバック信号を発生する第１出力キャパシタと；
前記放電時間信号を発生する第２信号発生器とを具え、前記放電時間信号は、前記スイッチング信号がディスエーブル状態である間にイネーブル状態にされ、前記遅延時間後に、一旦、前記レベルシフト信号が前記電圧フィードバック信号より低くなると前記放電時間信号をディスエーブル状態にすることができ、前記放電時間信号は、前記スイッチング信号がイネーブル状態である限りディスエーブル状態にすることもできることを特徴とする請求項３に記載のスイッチング制御回路。
【請求項５】
前記電圧波形検出器が前記電圧信号をマルチサンプリングして、前記電圧フィードバック信号を発生するための終止電圧を発生し、前記終止電圧は、二次側スイッチング電流が０に降下する前の瞬間にサンプリングされ測定されることを特徴とする請求項３に記載のスイッチング制御回路。
【請求項６】
前記オフ時間変調器が、
最小放電電流及び最大放電電流と；
しきい値電流と；
前記制御信号に応答して制御電流を発生するＶ−Ｉ変換器とを具え、前記制御電流は前記最小放電電流に結合され、前記最大放電電流及び前記しきい値電流が前記放電電流信号を発生し、前記制御電流は、前記しきい値電流を消去して前記放電電流信号を発生するように結合され、前記放電電流信号の最小値は前記最小放電電流によって決まり、前記放電電流信号の最大値は前記最大放電電流によってクランプされ、
前記オフ時間変調器がさらに、
第１しきい値電圧、及び第２しきい値電圧を具え、一旦、前記制御信号が前記第１しきい値電圧より低くなると第１イネーブル信号を発生し、一旦、前記制御信号が前記第１しきい値電圧より高くなると第１ディスエーブル信号を発生し、一旦、減衰させた前記コントローラの電源電圧が前記第２しきい値電圧より低くなると前記電圧不足信号を発生し、
前記オフ時間変調器がさらに、
カウンタ遅延時間を有する遅延カウンタであって、一旦、前記第１イネーブル信号が前記カウンタ遅延時間より長くイネーブル状態になるとスタンバイ・イネーブル信号を発生する遅延カウンタと；
前記遅延カウンタに結合され、前記スタンバイ・イネーブル信号に応答して前記スタンバイ信号をイネーブル状態にするスタンバイ信号発生器とを具え、前記スタンバイ信号は、前記第１ディスエーブル信号及び前記電圧不足信号に応答してディスエーブル状態にされることを特徴とする請求項３に記載のスイッチング制御回路。
【請求項７】
前記発振器が、
基準電圧に応答して充電電流及び基準電流を発生するＶ−Ｉ変換器と；
発振器キャパシタと；
前記充電電流を供給される第１端子と、前記発振器キャパシタに接続された第２端子とを有する第１スイッチと；
前記発振器キャパシタに接続された第１端子と、前記放電電流信号によって駆動される第２端子を有する第２スイッチと；
前記発振器キャパシタに接続された非反転入力を有し、前記パルス信号を発生する第１比較器と；
論理値ハイのしきい値電圧を供給される第１端子、及び前記第１比較器の反転入力に接続された第２端子を有する第３スイッチと；
論理値ローのしきい値電圧を供給される第１端子、及び前記第１比較器の前記反転入力に接続された第２端子を有する第４スイッチと；
前記第１比較器の出力に接続された入力を有して反転されたパルス信号を発生するインバータとを具え、前記パルス信号が前記第２スイッチ及び前記第４スイッチをターンオン／ターンオフし、前記反転されたパルス信号が前記第１スイッチ及び前記第３スイッチをターンオン／ターンオフすることを特徴とする請求項３に記載のスイッチング制御回路。
【請求項８】
一旦、前記スイッチング信号がイネーブル状態になると、前記スイッチング信号が最小オン時間を有し、さらに、前記電圧信号をマルチサンプリングするための前記放電時間の最小値を保証することを特徴とする請求項１に記載のスイッチング制御回路。
【請求項９】
前記ＰＷＭ回路が、
前記発振器に結合され、前記パルス信号に応答して前記スイッチング信号を発生するスイッチング信号発生器を具え、前記スイッチング信号は前記パルス信号の立下りエッジに応答して開始されて、前記スイッチング信号の前記オフ時間を提供し、前記スイッチング信号発生器はさらに、前記制御信号及び前記スロープ信号に結合されて、前記スイッチング信号のパルス幅を制御し、
前記ＰＷＭ回路がさらに、
前記スイッチング信号の論理値オンの状態に応答して、前記スイッチング信号の最小オン時間を可能にするブランキング回路と；
前記オフ時間変調器に結合され、前記スタンバイ信号に応答して前記スイッチング信号をイネーブル状態にするウェークアップタイマーとを具え、前記ウェークアップタイマーは、前記スタンバイ信号のディスエーブル状態に応答して、前記パルス信号のサイクル毎に前記スイッチング信号をイネーブル状態にし、一旦、前記スタンバイ信号がイネーブル状態になると、前記ウェークアップタイマーは、前記パルス信号の特定サイクル数後に前記スイッチング信号をイネーブル状態にして、前記スイッチング信号の最小スイッチング周波数を保証することを特徴とする請求項３に記載のスイッチング制御回路。
【請求項１０】
一次側制御電源用のスイッチング制御回路において、
少なくとも１つの補助巻線及び少なくとも１つの二次側巻線を有する変圧器をスイッチングするためのスイッチと；
前記スイッチに供給されるスイッチング信号であって、前記補助巻線の出力電圧に応じた検出電圧及び前記スイッチのスイッチング電流に応じた検出電流によって制御されるスイッチング信号と；
前記変圧器に結合され、前記補助巻線の電圧変化及び前記スイッチの電流変化を検出し、前記スイッチング信号を０より大きいスイッチング周波数で発生し、前記スイッチを連続的にスイッチングして連続的なエネルギー変化を前記補助巻線上に誘起するコントローラと
を具えていることを特徴とするスイッチング制御回路。
【請求項１１】
前記コントローラが、
周波数信号を発生する発振器と；
前記スイッチング信号による前記補助巻線の前記電圧変化、前記電圧変化を基準電圧と比較する誤差増幅器、前記誤差増幅器の出力を前記スイッチの前記電流変化と比較する比較器、及び前記比較器の出力に応答して前記スイッチ用の前記スイッチング信号を発生するＰＷＭ発生器から構成される電圧制御ループと；
前記スイッチの前記電流変化を前記周波数信号に加算する加算器と；
前記補助巻線の前記電圧変化及び前記周波数信号に応答して、前記ＰＷＭ発生器に対して変調信号を発生して前記スイッチング信号を調整し、前記発振器に対して変調信号を発生して前記周波数信号を調整するデューティサイクル変調器と
を具えていることを特徴とする請求項１０に記載のスイッチング制御回路。
【請求項１２】
一次側制御電源をスイッチングする方法において、
スイッチング電流の電流変化を検出するステップと；
前記電源の変圧器の補助巻線の電圧変化を検出するステップと；
前記補助巻線の前記電圧変化と基準電圧との比較結果に応答して制御信号を発生するステップと；
前記電流変化を表す電流変化信号と発振器からの周波数信号との組合せに応答して、変調電流変化信号を発生するステップと；
前記変調電流変化信号と前記制御信号との比較結果に応答してＰＷＭ制御信号を発生するステップと；
前記ＰＷＭ制御信号及び前記周波数信号をＰＷＭ発生器に入力することによって、前記ＰＷＭ制御信号及び前記周波数信号に応答して前記ＰＷＭ発生器によってＰＷＭスイッチング信号を発生するステップと
を具えていることを特徴とする一次側制御電源のスイッチング方法。
【請求項１３】
さらに、前記制御信号及び前記周波数信号に応答して、デューティサイクル変調器によって、変調デューティサイクル信号を前記発振器及び前記ＰＷＭ発生器に対して発生するステップを具えていることを特徴とする請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は電源用の制御回路に関するものであり、より詳細には、スイッチングモード電源用のスイッチング制御回路に関するものである。
【背景技術】
【０００２】
【特許文献１】米国特許第４３０２８０３号明細書
【０００３】
（関連技術の説明）
調整された電圧を供給するために、種々の電源が広く用いられている。安全のため、オフライン電源が、その一次側と二次側との間の電気絶縁を提供すべく用いられている。オフライン電源の出力電圧を調整するために、光カプラ及び二次側レギュレータが通常必要である。デバイス数を減らし、二次側フィードバック回路をなくすための一次側制御技術が、1981年11月24日にRandolph D.W. Shellyに権利付与された米国特許第４３０２８０３号、発明の名称「Rectifier-Converter Power Supply with Multi-Channel Flyback Inverter」の明細書に開示されている。しかし、上記従来技術は正確な出力電圧の規格を満足することができない。さらに、こうした設計では、軽負荷条件における電力消費が非常に高い。従って、本発明の目的は、光カプラ及び二次側レギュレータなしに、一次側において電源の出力電圧を精密に制御するためのスイッチング制御回路を提供することにある。これに加えて、オフライン変調を進展させて、スイッチング周波数を低減し、軽負荷における電源の電力消費を節減する。
【発明の開示】
【０００４】
（発明の概要）
本発明の一次側制御電源用のスイッチング制御回路は、スイッチング変圧器用のスイッチを具えている。スイッチング信号が、電源の出力電圧を調整するためのスイッチを制御する。コントローラが上記変圧器に結合されて、スイッチング信号のオフ時間中に変圧器の電圧信号及び放電時間をマルチサンプリング（多重標本化）することによって、電圧フィードバック信号を発生する。第１演算増幅器及び第１基準電圧が電圧ループ誤差増幅器を構成して、電圧フィードバック信号を増幅し、制御信号を発生する。従って、上記コントローラはこの制御信号に応答して上記スイッチング信号を発生する。このコントローラは、変圧器の電圧信号及び放電時間信号をマルチサンプリングして電圧フィードバック信号を発生する電圧波形検出器を具えている。この電圧波形検出器は、分圧器を介して変圧器の補助巻線に接続されている。上記放電時間信号は、変圧器の放電時間を表現し、そして二次側スイッチング電流の放電時間を表す。ＰＷＭ回路が、上記制御信号に応答して上記スイッチング信号のパルス幅を制御する。こうして、出力電圧が精密に調整される。オフ時間変調器は電力消費を節減するように構成され、オフ時間変調器では、上記制御信号及び電圧不足信号に応答して放電電流信号及びスタンバイ（待機）信号が発生される。電圧不足信号はコントローラの電源電圧が低いことを示す。上記スイッチング信号は、上記電圧信号をマルチサンプリングするために変圧器をスイッチングするための最小スイッチング周波数を有する。負荷の減少に応じて、このスイッチング信号のオフ時間は増加し、スイッチング周波数は減少し、従って、軽負荷条件下での電力消費は低減される。
【０００５】
なお、以上の概略的説明及び以下の詳細な説明は共に例示的なものであり、請求項に記載の本発明のさらなる説明を提供することを意図したものである。本発明の他の目的及び利点は、以下に続く説明及び図面を考慮すれば明らかになる。
【０００６】
各図面は本発明のさらなる理解を提供するために含めたものであり、そして本明細書の一部を構成する。これらの図面は本発明の実施例を例示するものであり、そして明細書の記載と共に、本発明の原理を説明する働きをする。
【発明を実施するための最良の形態】
【０００７】
（好適な実施例の詳細な説明）
図１に電源を示す。この電源は変圧器１０を含み、変圧器１０は、補助巻線ＮA、一次巻線ＮP、及び二次巻線ＮSを具えている。一次巻線ＮPは電源の入力電圧ＶINに結合されている。電源の出力電圧ＶO及び／または出力電流ＩOを調整するために、スイッチング制御回路がスイッチング信号ＶPWMを含んで、トランジスタ２０のようなスイッチを制御する。コントローラ７０がスイッチング信号ＶPWMを発生する。
【０００８】
図２に、図１の電源の種々の信号波形を示す。スイッチング信号ＶPWMが論理値ハイである間に、一次側スイッチング電流ＩPがこれに応じて発生される。一次側スイッチングピーク電流ＩPIは次式によって与えられ：
【数１】
2009512405.tif 000003
ここに、ＬPは変圧器１０の一次巻線ＮPのインダクタンスであり；ＴONはスイッチング信号ＶPWMのオン時間である。
【０００９】
一旦、スイッチング信号ＶPWMが論理値ローになると、変圧器１０に蓄積されたエネルギーは変圧器１０の二次側に転送され、整流器４０を経由して電源の出力に転送される。従って、これに応答して二次側スイッチング電流ＩSが発生する。二次側スイッチングピーク電流ＩSIは次式によって表現することができ：
【数２】
2009512405.tif 000004
ここに、ＶOは電源の出力電圧であり；ＬSは二次巻線ＮSのインダクタンスであり、ＴDSは変圧器１０の放電時間であり、ＴDSは二次側スイッチング電流ＩSの放電時間も表す。
【００１０】
その間に、電圧信号ＶAUXが、変圧器１０の補助巻線ＮAに発生する。電圧信号ＶAUXのある電圧レベルＶAUX1は次式のように表すことができ：
【数３】
2009512405.tif 000005
ここに、ＴNA及びＴNSはそれぞれ、変圧器１０の補助巻線ＮA及び二次巻線ＮSの巻数を表す。
【００１１】
二次側スイッチング電流ＩSが０へと降下すると共に、電圧信号ＶAUXは減少し始める。このことは、この瞬間に変圧器１０のエネルギーが完全に放出されることも示す。従って、図２に示すように、式(2)における放電時間ＴDSは、スイッチング信号ＶPWMの立下りエッジから電圧信号ＶAUXが減少する時点までを測定することができる。二次側スイッチング電流ＩSのピーク値ＩS1は、一次側電流ＩPのピーク値ＩP1及び変圧器１０の巻数から決定することができる。二次側スイッチング電流ＩSのピーク値ＩS1は次式のように表すことができ：
【数４】
2009512405.tif 000006
ここに、ＴNPは一次巻線ＮPの巻き数である。
【００１２】
コントローラ７０は、給電用に電力端子ＶＣＣ及び接地端子ＧＮＤを具えている。例えば抵抗器５０及び５１によって形成される分圧器は、変圧器１０の補助巻線ＮAと接地基準レベルとの間に接続されている。コントローラ７０の検出端子ＤＥＴは、抵抗器５０と抵抗器５１との結合部に接続されている。検出端子ＤＥＴに発生する電圧ＶDETは次式によって与えることができ：
【数５】
2009512405.tif 000007
ここにＲ50及びＲ51はそれぞれ、抵抗器５０及び５１の抵抗値である。
【００１３】
電圧信号ＶAUXはさらに、整流器６０を介してキャパシタ６５を充電してコントローラ７０に給電する。電流検出抵抗器３０は、トランジスタ２０のソースから接地基準レベルに接続されて、一次側スイッチング電流ＩPを電流信号ＶCSに変換する。コントローラ７０の検出端子ＣＳは電流検出抵抗器３０に接続され、電流信号ＶCSを検出する。
【００１４】
コントローラ７０の出力端子ＯＵＴは、変圧器１０をスイッチングするためのスイッチング信号ＶPWMを供給する。補償端子ＣＯＭＶは、電圧ループ周波数補償用の補償回路網に接続されている。この補償回路網は、キャパシタ３１のような接地基準レベルに接続されたキャパシタとすることができる。
【００１５】
図３に、コントローラ７０の一具体例を示す。電圧波形検出器１００は、電圧ＶDETをマルチサンプリングすることによって、電圧フィードバック信号ＶFB及び放電時間信号ＳDSを発生する。放電時間信号ＳDSは、二次側スイッチング電流ＩSの放電時間ＴDSを表す。演算増幅器７１の正入力は基準電圧ＶR1を供給され、負入力は電圧フィードバック信号ＶFBを供給される。演算増幅器７１は制御信号ＶCTRを発生する。
【００１６】
オフ時間変調器３００は電圧ループ誤差増幅器に結合され、制御信号ＶCTRに応答して放電電流信号ＩD及びスタンバイ（待機）信号ＶSTBを発生する。発振器（オシレータ）２００はオフ時間変調器３００に結合されて、パルス信号ＰＬＳ及びランプ信号ＲＭＰを発生する。パルス信号ＰＬＳはスイッチング信号ＶPWMを開始するために供給され、スイッチング信号ＶPWMのオフ時間を決める。比較器（コンパレータ）７５及び基準電圧ＶR2はピーク電流リミッタ（制限器）を構成して、一次側スイッチング電流ＩPの最大値を制限する。ピーク電流リミッタの入力は検出端子ＣＳに結合されて、電流信号ＶCSを検出し、サイクル単位の電流制限を達成する。ＰＷＭ回路５００は、ＮＡＮＤゲート７９を介して比較器７３、７５に結合され、電圧ループ誤差増幅器の出力及びピーク電流リミッタの出力に応答してスイッチング信号ＶPWMのパルス幅を制御する。ＮＡＮＤゲート７９はリセット信号ＲＳＴを発生し、比較器７３及び７５の出力に応答してスイッチング信号ＶPWMをリセットする。
【００１７】
演算増幅器７１の出力は、補償端子ＣＯＭＶ及び比較器７３の正入力に接続されている。比較器７３の負入力は加算器６００の出力に接続されている。加算器６００は、電流信号ＶCSをランプ信号ＲＭＰと加算することによってスロープ（傾斜）信号ＶSLPを発生し、スロープ信号ＶSLPは電圧ループのスロープ補償を形成する。
【００１８】
電圧制御ループは、電圧信号ＶAUXのサンプリングからスイッチング信号ＶPWMのパルス幅変調までで構成され、この電圧制御ループは、基準電圧ＶR1に応じて電圧信号ＶAUXの大きさを制御する。電圧信号ＶAUXの電圧レベルＶAUX1と出力電圧ＶOとは式(3)に示す正の相関関係にある。電圧信号ＶAUXはさらに、式(5)に示すように電圧ＶDETに減衰される。電圧波形検出器１００は、電圧ＶDETをマルチサンプリングすることによって電圧フィードバック信号ＶFBを発生する。電圧フィードバック信号ＶFBの値は、電圧制御ループの調整によって、基準電圧ＶR1の値に応じて制御される。電圧ループ誤差増幅器及びＰＷＭ回路が、電圧制御ループのループゲインを与える。従って、出力電圧ＶOは簡略的に次式によって定義することができる：
【数６】
2009512405.tif 000008
【００１９】
電圧信号ＶAUXは電圧波形検出器１００によってマルチサンプリングされる。電圧信号ＶAUXは、二次側スイッチング電流ＩSが０に降下する前の瞬間にサンプリングされて測定される。従って、二次側スイッチング電流ＩSの変化は、整流器４０の順方向電圧降下ＶFの値には影響しない。
【００２０】
図４に、本発明による電圧波形検出器１００の一具体例を示す。サンプルパルス発生器１９０は、マルチサンプリング動作用のサンプルパルス信号を発生する。しきい値信号１５６が電圧信号ＶAUXに加算されてレベルシフト信号を発生する。Ｄフリップフロップ１７１、２つのＡＮＤゲート１６５、１６６を含む第１信号発生器が、第１サンプル信号ＶSP1及び第２サンプル信号ＶSP2を発生する。Ｄフリップフロップ１７０、ＮＡＮＤゲート１６３、ＡＮＤゲート１６４、及び比較器１５５で構成される第２信号発生器が放電時間信号ＳDSを発生する。インバータ１６２、電流源１８０、トランジスタ１８１、及びキャパシタ１８２を含む時間遅延回路が、スイッチング信号ＶPWMが論理値ローである間に遅延時間Ｔdを生成する。インバータ１６１の入力はスイッチング信号ＶPWMを供給される。インバータ１６１の出力は、インバータ１６２の入力、ＡＮＤゲート１６４の第１入力、及びＤフリップフロップ１７０のクロック入力に接続されている。インバータ１６２の出力はトランジスタ１８１をターンオン（オン状態に切り替え）／ターンオフ（オフ状態に切り替え）する。キャパシタ１８２は、トランジスタ１８１のドレインとソースの間に接続されている。トランジスタ１８１のドレインは時間遅延回路の出力でもある。電流源１８０はキャパシタ１８２を充電するために用いられる。従って、電流源１８０の電流及びキャパシタ１８２のキャパシタンスが時間遅延回路の遅延時間Ｔdを決定する。Ｄフリップフロップ１７０のＤ入力は電源電圧ＶCCによって（論理値）ハイにプルアップされる。Ｄフリップフロップ１７０の出力はＡＮＤゲートの第２入力に接続されている。ＡＮＤゲート１６４が放電時間信号ＳDSを出力する。従って、放電時間信号ＳDSは、スイッチング信号ＶPWMが論理値ローである間にイネーブル（有効）状態にされる。ＮＡＮＤゲート１６３の出力はＤフリップフロップ１７０のリセット入力に接続されている。ＮＡＮＤゲート１６３の２つの入力はそれぞれ、時間遅延回路の出力及び比較器１５５の出力に接続されている。比較器１５５の一方の入力はレベルシフト信号を供給される。比較器１５５の他方の入力は電圧フィードバック信号ＶFBを供給される。従って、遅延時間Ｔd後に、一旦、レベルシフト信号が電圧フィードバック信号より低くなると、放電時間信号ＳDSをディスエーブル（無効）状態にすることができる。これに加えて、放電時間信号ＳDSは、スイッチング信号ＶPWMがイネーブル状態である限りディスエーブル状態にすることもできる。
【００２１】
上記サンプルパルス信号は、Ｄフリップフロップ１７１のクロック入力及びＡＮＤゲート１６５及び１６６の第３入力に供給される。Ｄフリップフロップ１７１のＤ入力と反転出力とは互いに接続されて２分周カウンタを形成する。Ｄフリップフロップ１７１の出力及び反転出力はそれぞれ、ＡＮＤゲート１６５及び１６６の第２入力に接続されている。ＡＮＤゲート１６５及び１６６は放電時間信号ＳDSも供給される。ＡＮＤゲート１６５及び１６６の第４入力は時間遅延回路の出力に接続されている。従って、第１サンプル信号ＶSP1及び第２サンプル信号ＶSP2はそれぞれ、ＡＮＤゲート１６５及び１６６の出力から発生される。これに加えて、第１サンプル信号ＶSP1と第２サンプル信号ＶSP2とは、放電時間信号ＳDSのイネーブル期間中に交互に発生される。しかし、放電時間信号ＳDSの先頭には遅延時間Ｔdが挿入されて、第１サンプル信号ＶSP1及び第２サンプル信号ＶSP2を抑止する。従って、第１サンプル信号ＶSP1及び第２サンプル信号ＶSP2は、遅延時間Ｔdの期間中にディスエーブル状態にされる。
【００２２】
第１サンプル信号ＶSP1及び第２サンプル信号ＶSP2を交互に用いて、分圧器及び検出端子ＤＥＴを経由した電圧信号ＶAUXをサンプリングする。第１サンプリング信号ＶSP1はスイッチ１２１を制御して第１保持電圧をキャパシタ１１０の両端に得る。第２サンプリング信号ＶSP2はスイッチ１２２を制御して第２保持電圧をキャパシタ１１１の両端に得る。スイッチ１２３はキャパシタ１１０に並列に接続されてキャパシタ１１０を放電する。スイッチ１２４はキャパシタ１１１に並列に接続されてキャパシタ１１１を放電する。演算増幅器１５０、１５１、ダイオード１３０、１３１、及び電流源１３５を含むバッファ増幅器が保持電圧を発生する。演算増幅器１５０及び１５１のそれぞれの正入力は、キャパシタ１１０及び１１１に接続されている。演算増幅器１５０及び１５１の負入力は、バッファ増幅器の出力に接続されている。ダイオード１３０は、演算増幅器１５０の出力からバッファ増幅器の出力に接続されている。ダイオード１３１は、演算増幅器１５１の出力からバッファ増幅器の出力に接続されている。従って保持電圧は、第１保持電圧及び第２保持電圧のうち高い方の電圧から得られる。電流源１３５は終端用に用いる。スイッチ１２５は保持電圧を周期的にキャパシタ１１５に導通させて電圧フィードバック信号ＶFBを発生する。スイッチ１２５はパルス信号ＰＬＳによってターンオン／ターンオフされる。第１サンプル信号ＶSP1及び第２サンプル信号ＶSP2は、遅延時間Ｔd後にそれぞれ第１保持信号及び第２保持信号を発生し始め、遅延時間Ｔdは電圧信号ＶAUXのスパイク妨害を解消する。電圧信号ＶAUXのスパイクは、スイッチング信号ＶPWMがディスエーブル状態になりトランジスタ２０がターンオフされた際に発生する。
【００２３】
二次側スイッチング電流ＩSが０に下降すると電圧信号ＶAUXは減少し始め、このことは比較器１５５によって検出されて、放電時間信号ＳDSがディスエーブル状態にされる。従って、放電時間信号ＳDSのパルス幅は二次側スイッチング電流ＩSと相関がある。第１サンプル信号ＶSP1及び第２サンプル信号ＶSP2がディスエーブル状態である間は、放電時間信号ＳDSがディスエーブル状態になるとマルチサンプリング動作が停止する。この瞬間にバッファ増幅器の出力に発生する保持電圧が終止電圧である。保持電圧は、第１保持電圧及び第２保持電圧のうち高い方の電圧から得られ、これにより、電圧信号が減少し始める際にサンプリングされた電圧は無視される。
【００２４】
図５に、本発明による発振器２００の一具体例を示す。演算僧服器２０１、抵抗器２１０、及びトランジスタ２５０が第１Ｖ−Ｉ（電圧−電流）変換器を形成する。第１Ｖ−Ｉ変換器は、基準電圧ＶREFに応じて基準電流Ｉ250を発生する。トランジスタ２５１、２５２、２５３、２５４及び２５５のような複数のトランジスタが電流ミラーを形成し、基準電流Ｉ250に応じて充電電流Ｉ253、及び定電流Ｉ321、Ｉ325、Ｉ329を発生する。トランジスタ２５３のドレインが充電電流Ｉ253を発生する。スイッチ２３０はトランジスタ２５３のドレインとキャパシタ２１５との間に接続されている。スイッチ２３１の第１端子はキャパシタ２１５に接続されている。スイッチ２３１の第２端子は放電電流信号ＩDによって駆動される。ランプ信号ＲＭＰはキャパシタ２１５の両端に得られる。比較器２０５はキャパシタ２１５に接続された正入力を有する。比較器２０５はパルス信号ＰＬＳを出力する。パルス信号ＰＬＳはスイッチング周波数を決定する。スイッチ２３２の第１端子は論理値ハイのしきい値電圧ＶHを供給される。スイッチ２３３の第１端子は論理値ローのしきい値電圧ＶLを供給される。スイッチ２３２の第２端子及びスイッチ２３３の第２端子は共に比較器２０５の負入力に接続されている。インバータ２６０は比較器２０５の出力に接続されて論理反転したパルス信号／ＰＬＳを発生する。パルス信号ＰＬＳはスイッチ２３１及びスイッチ２３３をターンオン／ターンオフする。反転パルス信号／ＰＬＳはスイッチ２３０及びスイッチ２３２をターンオン／ターンオフする。
【００２５】
図６に、本発明によるオフ時間変調器３００の具体例を示す。オフ時間変調器３００は発振器２００に結合されて最小放電電流Ｉ329、最大放電電流Ｉ325、及びしきい値電流Ｉ321を接続する。演算増幅器３１０、トランジスタ３１４、及び抵抗器３１１がＶ−Ｉ変換器を形成する。第２Ｖ−Ｉ変換器を用いて、制御信号ＶCTRに応答して制御電流Ｉ314を発生する。制御電流Ｉ314は最小放電電流Ｉ329、最大放電電流Ｉ325、及びしきい値電流Ｉ321に結合されて、放電電流信号ＩDを発生する。制御電流Ｉ314は、しきい値電流Ｉ321を消去し、トランジスタ３１５及び３１６によって形成される電流ミラーを通して放電電流信号ＩDを発生するように結合される。放電電流信号ＩDは、制御信号ＶCTRが減少すると共に低下する。放電電流信号ＩDが減少すると共に、パルス信号ＰＬＳの周期及びスイッチング信号ＶPWMのオフ時間は拡張される。しかし、最大放電電流Ｉ325は放電電流信号ＩDの最大値をクランプ（ある値に固定）する。制御信号ＶCTRの電圧は負荷条件に比例する。従って、放電電流信号ＩDは負荷が減少すると共に低下する。放電電流信号ＩDの最小値及び最大値はクランプされる。
【００２６】
一旦、制御信号ＶCTRがしきい値電圧ＶTH1より低くなると、比較器３３１はインバータ３５０を介して第１イネーブル信号を発生する。また、一旦、制御信号ＶCTRがしきい値電圧ＶTH1より高くなると、比較器３３１はＮＡＮＤゲート３５１を介して第１ディスエーブル信号を発生する。一旦、減衰させたコントローラの電源電圧がしきい値電圧ＶTH2より低くなると、比較器３３２はＮＡＮＤゲート３５２を介して電圧不足信号を発生する。減衰させた電源電圧は、電源電圧ＶCCから、抵抗器３８１及び３８２によって形成される減衰器（アテネータ）を経由して減衰される。一旦、第１イネーブル信号が遅延時間Ｔd1より長くイネーブル状態にされると、遅延時間Ｔd1を有する遅延カウンタ３３０がスタンバイ・イネーブル信号を発生する。スタンバイ信号発生器は抵抗器３４０、ＡＮＤゲート３５６、３５７によって形成される。ＡＮＤゲート３５６は遅延カウンタ３３０に接続され、スタンバイ・イネーブル信号に応答してスタンバイ信号ＶSTBをイネーブル状態にする。スタンバイ信号ＶSTBは、第１ディスエーブル信号及び電圧不足信号に応答して、ＡＮＤゲート３５７を介してディスエーブル状態にされる。
【００２７】
図７に、本発明によるＰＷＭ回路５００の一具体例の概略図を示す。ＰＷＭ回路５００は、ＮＡＮＤゲート５１１、Ｄフリップフロップ５１５、ＡＮＤゲート５１９、ブランキング回路５２０、インバータ５１２、５１８、５５１、及びウェークアップ（目覚し）タイマー５５０を含む。Ｄフリップフロップ５１５のＤ入力は電源電圧ＶCCでプルアップされる。パルス信号ＰＬＳはインバータ５１２の入力を駆動する。インバータ５１２の出力はＤフリップフロップ５１５のクロック入力に接続されて、スイッチング信号ＶPWMをイネーブル状態にする。Ｄフリップフロップ５１５の出力はＡＮＤゲート５１９の第１入力に接続されている。ＡＮＤゲート５１９の第２入力はインバータ５１２の出力に結合されている。ＡＮＤゲート５１９はスイッチング信号ＶPWMを出力して電源をスイッチングする。パルス信号ＰＬＳがイネーブル状態にされると、スイッチング信号ＶPWMはディスエーブル状態にされる。従って、パルス信号ＰＬＳのパルス幅はスイッチング信号ＶPWMのオフ時間を制御することができる。
【００２８】
Ｄフリップフロップ５１５のリセット入力はＮＡＮＤゲート５１１の出力に接続されている。ＮＡＮＤゲート５１１の第１入力はリセット信号ＲＳＴを供給されて、サイクル単位でスイッチング信号ＶPWMをディスエーブル状態にする。ＮＡＮＤゲート５１１の第２入力はブランキング回路５２０の出力に接続され、一旦、スイッチング信号ＶPWMがイネーブル状態にされると、スイッチング信号ＶPWMの最小オン時間を保証する。ＮＡＮＤゲート５１１の第３入力はインバータ５５１を介してウェークアップタイマー５５０に接続されて、スイッチング信号ＶPWMの最小スイッチング周波数を保証する。スイッチング信号ＶPWMの最小オン時間は放電時間ＴDSの最小値を保証し、この最小値は、電圧波形検出器１００において電圧信号ＶAUXをサンプリングするための適切なマルチサンプリング動作を保証する。放電時間ＴDSは、スイッチング信号ＶPWMのオン時間ＴONに関係する。式(1)、(2)、(4)及び(7)を参照すれば、放電時間ＴDSは式(8)のように表すことができる：
【数７】
2009512405.tif 000009
【００２９】
ブランキング回路５２０の入力はスイッチング信号ＶPWMを供給される。スイッチング信号ＶPWMがイネーブル状態にされると、ブランキング回路５２０はブランキング信号ＶBLKを発生してＤフリップフロップ５１５のリセットを阻止する。ブランキング回路５２０はさらに、ＮＡＮＤゲート５２３、電流源５２５、キャパシタ５２７、トランジスタ５２６、及びインバータ５２１、５２２を具えている。スイッチング信号ＶPWMは、インバータ５２１の入力、及びＮＡＮＤゲート５２３の第１入力に供給される。電流源５２５はキャパシタ５２７を充電するために用いられる。キャパシタ５２７は、トランジスタ５２６のドレインとソースの間に接続されている。インバータ５２１の出力がトランジスタ５２６をターンオン／ターンオフする。インバータ５２２の入力はトランジスタ５２６のドレインに結合されている。インバータ５２２の出力はＮＡＮＤゲート５２３の第２入力に接続されている。ＮＡＮＤゲート５２３の出力がブランキング信号ＶBLKを出力する。電流源５２５の電流及びキャパシタ５２７のキャパシタンスがブランキング信号ＶBLKのパルス幅を決定する。インバータ５１８の入力はＮＡＮＤゲート５２３の出力に接続されている。インバータ５１８の出力はクリア信号ＣＬＲを発生してスイッチ１２３及び１２４をターンオン／ターンオフする。
【００３０】
スイッチング信号ＶPWMの最小スイッチング周波数は、電圧信号ＶAUXをマルチサンプリングするための変圧器１０のスイッチングを保証する。ウェークアップタイマー５５０はオフ時間変調器３００に結合され、スタンバイ信号ＶSTBに応答してウェークアップ信号を発生し、スイッチング信号ＶPWMをイネーブル状態にする。出力電圧ＶOのオーバーシュートにより電圧波形検出器１００が極めて高い電圧をサンプリングする場合には、永久リセット信号を発生することができ、このことは永久にディスエーブル状態のスイッチング信号ＶPWMを生じさせる。それにもかかわらず、ウェークアップタイマー５５０はＶPWMをイネーブル状態にする。ウェークアップタイマー５５０のタイマーはパルス信号ＰＬＳによってカウントされる。ウェークアップタイマー５５０のリセット入力はブランキング信号ＶBLKを供給される。従って、一旦、スイッチング信号ＶPWMが発生されると、ウェークアップタイマー及びウェークアップ信号はリセットされる。ウェークアップタイマー５５０のモード入力はスタンバイ信号ＶSTBに結合されている。スタンバイ信号ＶSTBがディスエーブル状態である間に、ウェークアップタイマー５５０はパルス信号ＰＬＳのサイクル毎にウェークアップ信号を発生する。一旦、スタンバイ信号ＶSTBがイネーブル状態にされると、ウェークアップタイマー５５０は、パルス信号ＰＬＳの特定サイクル数後にウェークアップ信号を発生し、このことはスイッチング信号ＶPWMの最小スイッチング周波数を保証する。図８にウェークアップタイマー５５０の概略図を示す。
【００３１】
図９に、本発明による加算器６００の具体例を示す。演算増幅器６１０、トランジスタ６２０、６２１、６２２、及び抵抗器６５０が第３Ｖ−Ｉ変換器を構成し、ランプ信号ＲＭＰに応答して電流Ｉ622を発生する。演算増幅器６１１の正入力は電流信号ＶCSを供給される。演算増幅器６１１の負入力と出力とは互いに接続されて演算増幅器６１１をバッファとして構成する。トランジスタ６２２は抵抗器６５１を介して演算増幅器６１１の出力に接続されている。スロープ信号ＶSLPはトランジスタ６２２のドレインに発生する。従って、スロープ信号ＶSLPはランプ信号ＲＭＰ及び電流信号ＶCSと相関がある。
【００３２】
本発明の範囲から外れることなしに種々の変更及び変形を加えることができることは当業者にとって明らかである。以上の観点から、本発明の変更及び変形が請求項及びこれと等価なものに入るならば、本発明はこれらの変更及び変形をカバーすることを意図する。
【図面の簡単な説明】
【００３３】
【図１】スイッチング制御回路を有する電源の概略図である。
【図２】電源及びスイッチング制御回路の主要波形を示す図である。
【図３】本発明によるコントローラの一実施例を示す図である。
【図４】本発明による波形検出器の一具体例を示す図である。
【図５】本発明による発振器の一具体例を示す図である。
【図６】本発明によるオフ時間変調器の一具体例を示す図である。
【図７】本発明によるＰＷＭ回路の好適な一具体例を示す図である。
【図８】本発明による目覚しタイマーの好適な一具体例を示す図である。
【図９】本発明による加算器の好適な一具体例を示す図である。
【図１】
2009512405.tif 000010
【図２】
2009512405.tif 000011
【図３】
2009512405.tif 000012
【図４】
2009512405.tif 000013
【図５】
2009512405.tif 000014
【図６】
2009512405.tif 000015
【図７】
2009512405.tif 000016
【図８】
2009512405.tif 000017
【図９】
2009512405.tif 000018
【国際調査報告】
2009512405.tif 000019
2009512405.tif 000020