(57)【要約】  本発明の複数の実施例は、集積回路パッケージのパッケージ基板上に形成された薄膜キャパシタを有する。前記薄膜キャパシタは、第1電極層、第2電極層、及び前記第1電極層と第2電極層の間に存在する誘電体層を有する。前記第1電極層、前記第2電極層、及び前記誘電体層の各々は、前記パッケージ基板上に個別的かつ直接的に形成される。他の実施例についても記載かつ主張している。
2009524259.tif 000002
【特許請求の範囲】
【請求項１】
有機基板の上に第1導電層を形成する手順；
前記第1導電層の上に誘電体層を形成する手順；
前記誘電体層が前記第1導電層と前記有機基板の上に形成された後に前記誘電体層をアニーリングする手順；及び
前記誘電体層の上に第2導電層を形成する手順；
を有する方法。
【請求項２】
前記第1導電層が形成される前にバリア層を形成する手順であって、前記第1導電層の形成後前記バリア層は前記有機基板と前記第1導電層の間に存在する、手順をさらに有する、請求項1に記載の方法。
【請求項３】
前記バリア層が、前記有機基板への熱損傷を防止するため、前記有機基板とは異なる材料を有する、請求項2に記載の方法。
【請求項４】
前記誘電体層がセラミック材料を有する、請求項3に記載の方法。
【請求項５】
前記第1導電層、前記誘電体層、及び前記第2導電層がキャパシタの一部である、請求項4に記載の方法。
【請求項６】
前記誘電体層の第1開口部を貫通して前記第1導電層と結合する第1導電性パスを形成する手順；及び
前記誘電体層の第2開口部を貫通して前記第2導電層と結合する第2導電性パスを形成する手順；
をさらに有する、請求項1に記載の方法。
【請求項７】
前記誘電体層の形成後に前記誘電体層の少なくとも一部が前記バリア層と直接接触するように、前記誘電体層の形成前に前記第1導電層内に開口部を形成することで前記バリア層の一部を曝露する手順をさらに有する、請求項2に記載の方法。
【請求項８】
前記誘電体層が約200℃未満の温度で形成される、請求項1に記載の方法。
【請求項９】
前記誘電体層が約600℃から約800℃の温度でアニーリングされる、請求項8に記載の方法。
【請求項１０】
前記誘電体層が約400から約6000の誘電率を有する、請求項9に記載の方法。
【請求項１１】
前記誘電体層がレーザーによってアニーリングされる、請求項10に記載の方法。
【請求項１２】
集積回路パッケージの基板上に直接キャパシタを形成する手順を有する方法であって、
前記キャパシタは、第1電極層、第2電極層、及び前記第1電極層と前記第2電極層の間に存在する誘電体層を有し、
前記第1電極層、前記第2電極層、及び前記誘電体層の各々は、前記基板上に個別的かつ直接的に形成される、
方法。
【請求項１３】
前記基板が有機層を有する、請求項12に記載の方法。
【請求項１４】
前記キャパシタを形成する手順が：
前記有機層の上に前記第1電極層を堆積する手順；
前記第1電極層の上に前記誘電体層を堆積する手順；
前記誘電体層が前記第1電極層と前記有機層の上に形成された後に前記誘電体層をアニーリングする手順；及び
前記誘電体層の上に前記第2電極層を形成する手順；
を有する、
請求項13に記載の方法。
【請求項１５】
前記第1電極層が形成される前にバリア層を形成する手順であって、前記第1導電層の形成後前記バリア層は前記有機層と前記第1電極層の間に存在する、手順をさらに有する、請求項14に記載の方法。
【請求項１６】
前記第1電極層、前記誘電体層、及び前記第2電極層のうちの少なくとも1つが形成される際に、前記基板からの熱を放熱装置へ輸送することで前記基板から熱を減少させる手順をさらに有する、請求項15に記載の方法。
【請求項１７】
前記誘電体層がセラミック材料を有し、かつ
前記バリア層が酸化物材料を有する、
請求項15に記載の方法。
【請求項１８】
前記誘電体層が室温で形成され、かつ
前記誘電体層はアニーリングされた後、約2000から約4000の誘電率を有する、
請求項17に記載の方法。
【請求項１９】
有機基板；
該有機基板の上に存在するバリア層；
該バリア層の上に存在する第1電極層；
該第1電極層の上に存在する誘電体層；及び
該誘電体層の上に存在する第2電極層；
を有する装置であって、
前記第1電極層、前記誘電体層、及び前記第2電極層はキャパシタの一部である、
装置。
【請求項２０】
前記有機基板部分がポリマー層を有する、請求項19に記載の装置。
【請求項２１】
前記バリア層が無機材料を有する、請求項20に記載の装置。
【請求項２２】
前記誘電体層が約1μmの厚さを有する、請求項19に記載の装置。
【請求項２３】
前記誘電体層がチタンを含む化合物を有する、請求項19に記載の装置。
【請求項２４】
前記バリア層が酸化物材料を有する、請求項23に記載の装置。
【請求項２５】
前記誘電体層の第1開口部を貫通するように延在して前記第1電極層と結合する第1導電性パス；及び
前記誘電体層の第2開口部を貫通するように延在して前記第2電極層と結合する第2導電性パス；
をさらに有する、請求項19に記載の装置。
【請求項２６】
前記第1導電性パスの少なくとも一部が前記有機基板を貫通するように延在し、かつ
前記第2導電性パスの少なくとも一部が前記有機基板を貫通するように延在する、
請求項25に記載の装置。
【請求項２７】
前記有機基板に取り付けられたダイをさらに有する装置であって、前記ダイ及び前記有機基板が集積回路パッケージの一部である、請求項19に記載の装置。
【請求項２８】
有機基板、該有機基板の上に存在するバリア層、該バリア層の上に存在する第1電極層、該第1電極層の上に存在する誘電体層、及び該誘電体層の上に存在する第2電極層を有する集積回路パッケージであって、前記第1電極層、前記誘電体層、及び前記第2電極層はキャパシタの一部である、集積回路パッケージ；
前記有機基板と結合する集積回路；並びに
該集積回路と結合するディスプレイ；
を有するシステム。
【請求項２９】
前記誘電体層がセラミック材料を有し、かつ
前記バリア層が酸化物材料を有する、
請求項28に記載のシステム。
【請求項３０】
前記誘電体層の第1開口部を貫通するように延在して前記第1電極層と結合する第1導電性パス；及び
前記誘電体層の第2開口部を貫通するように延在して前記第2電極層と結合する第2導電性パス；
をさらに有する、請求項29に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は、集積回路のパッケージングに関し、より詳細には集積回路パッケージ中のキャパシタに関する。
【背景技術】
【０００２】
コンピュータや電子機器には通常集積回路パッケージが含まれる。そのパッケージは大抵の場合そのパッケージのベースすなわち基板上にマウントされたダイを有して良い。そのダイは、電気的機能を実行するための集積回路を有して良い。そのパッケージはまた、基板上に形成された1つ以上のキャパシタをも有して良い。そのキャパシタは、集積回路の機能に基づいて様々な方法で用いられて良い。そのキャパシタは、導電性材料及び誘電体材料の多層薄膜から形成されて良い。
【０００３】
従来技術によっては、キャパシタは別なプロセスで事前に形成され、その後他の別なプロセスで、事前に形成されたキャパシタ全体が、パッケージの基板上にマウントすなわち積層される。事前に形成されたキャパシタを従来技術によって基板上にマウントするプロセスは通常、キャパシタ-基板積層プロセスと呼ばれる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
積層プロセスを有する従来技術を用いてパッケージ内にキャパシタを形成するには、積層前においては、事前に形成されたキャパシタの薄膜を慎重に取り扱うこと、そして積層中においては、高精度の位置合わせ精度が必要になると考えられる。これら従来技術の中には、費用と時間を要するものもあるだろう。
【発明を実施するための最良の形態】
【０００５】
図1は、本発明の実施例によるパッケージ100を図示している。パッケージ100は集積回路パッケージであって良い。パッケージ100は、基板104に取り付けられたダイ102を有する。基板104はパッケージ基板と呼ばれて良い。ダイ102は1つ以上の集積回路を有して良い。実施例によっては、ダイ102は、プロセッサ、通信装置、メモリ装置、又はこれらの結合に係る機能を実行する集積回路を有して良い。ダイ102は、他の機能を実行する集積回路を有して良い。実施例によっては、パッケージ100は、システム内、又はコンピュータ若しくは通信装置（たとえば携帯電話）のような装置内に存在する。
【０００６】
パッケージ100は、導電性コンタクトすなわちパッド161、162、163、164を基板104の一の面に有し、かつ導電性コンタクトすなわちパッド181、182、183、184を基板104の他の面に有する。パッケージ100はまた、導電性パスすなわち相互接続191、192、193、194をも有する。導電性パス191、192、193、194は、161から164までのコンタクトと181から184までのコンタクトとの間で延在している。ダイ102は、たとえばはんだボール151、152、153、154のような導電性素子を介して基板104と結合する。
【０００７】
たとえばコンピュータ若しくはワイヤレス通信機器のようなシステム又は装置では、導電性コンタクト181-184は、たとえば回路基板（図示されていない）のようなプラットフォームと結合することで、ダイ102は、導電性パス191、192、193、194を介した他の構成部品との情報すなわちデータのやり取りが可能となる。導電性パス191-194の一の群は、電源の正でかつ接地した端子としての電力端子と結合して良い。導電性パス191-194の他の群は、システム又は装置の他の構成部品と結合することでデータを送信して良い。図1は、例として191-194の4本の導電性パスを有するパッケージ100を図示している。パッケージ100の導電性パスの数は変化して良い。たとえばパッケージ100は、高密度相互接続装置を形成する多数の導電性パスを有して良い。
【０００８】
基板104は、コア層112、及びビルドアップ層113、114、115を有する。コア層112は有機材料を有して良い。ビルドアップ層113、114、115は有機材料を有して良い。実施例によっては、1層以上のビルドアップ層113、114、115はポリマー材料又は味の素（登録商標）ビルドアップ膜(ABF)を有して良い。
【０００９】
基板104はさらにバリア層130を有する。バリア層130は非導電層であって良い。バリア層130は無機材料を有して良い。実施例によっては、バリア層130は、一部又は全部が酸化した材料を有して良い。実施例によっては、バリア層130は、少なくとも1種類の非導電性材料と、酸素若しくは窒素、又は酸素と窒素の両方の化合物を有して良い。実施例によっては、バリア層130は、少なくとも1種類の半導体材料と、酸素若しくは窒素、又は酸素と窒素の両方の化合物を有して良い。その半導体材料にはシリコンが含まれて良い。たとえばバリア層130は、二酸化シリコン、シリコン窒化物、又はシリコン酸窒化物を有して良い。実施例によっては、バリア層130は約1μmの厚さを有する。
【００１０】
多数の薄膜キャパシタ111がバリア層130上に形成され、かつ基板104内に埋め込まれる。図1に図示されているように、薄膜キャパシタ111は、基板104中のビルドアップ層113と他の基板層104の間に埋め込まれている。薄膜キャパシタ111は集積薄膜キャパシタとも呼ばれる。簡明を期すため、図1は薄膜キャパシタ111の高次レベルの図を示している。薄膜キャパシタ111の実施例の詳細な情報が図2〜図9に示されている。ここでの説明においては、薄膜キャパシタ(TFC)111はまとめてTFC111と呼ぶことにする。たとえばTFC111のようなTFCという語は、1つの集積薄膜キャパシタ又は複数層の集積薄膜キャパシタからなる群のいずれかを意味する。図1では、TFC111は様々な方法で用いられて良い。たとえば1つ以上のTFC111は、信号フィルタリング回路又は電力供給回路内のキャパシタフィルタ又は結合キャパシタとして用いられて良い。
【００１１】
TFC111は、導電層すなわち電極層121、122、及び誘電体層120を有する。導電層121、122は、Cu、Ni、又は他の導電性材料を有して良い。実施例によっては、導電層121、122のうちの少なくとも1層は、厚さが約10μmのホイル又は薄膜であって良い。実施例によっては、導電層121、122のうちの少なくとも1層は、厚さが約15μmのホイル又は薄膜であって良い。実施例によっては、導電層121、122のうちの少なくとも1層は、厚さが約10μmから約15μmのホイル又は薄膜であって良い。
【００１２】
誘電体層120は高誘電率(high  k)材料を有して良い。実施例によっては、誘電体層120は約400の誘電率を有して良い。実施例によっては、誘電体層120は約6000の誘電率を有して良い。実施例によっては、誘電体層120は約400から約6000の誘電率を有して良い。誘電体層120はセラミックス材料を有して良い。誘電体層120の材料の例には、チタン酸バリウムBaTiO3及びチタン酸ストロンチウムSrTiO3が含まれる。実施例によっては、誘電体層120は約1μmの厚さを有する。
【００１３】
図1では、たとえば導電層121、122、及び誘電体層120のようなTFC111を事前形成した後に基板104上に積層しないで済むように、TFC111の各構成要素は、直接基板104上に形成され、積層プロセスを行うことなく基板104内に埋め込まれる。
【００１４】
実施例によっては、TFC111の各構成要素は、1層以上の基板104上に個別的かつ直接的に形成されるように、その場(in  situ)プロセスによって形成されて良い。たとえばその場プロセスでは、導電層121は、バリア層130、コア層112、及びビルドアップ層114、115の上に直接形成されて良い。その場プロセスでは、誘電体層120は導電層121上に直接形成された後にアニーリングされて良く、そして誘電体層120は、導電層121、バリア層130、コア層112、及びビルドアップ層114、115の上に位置する。その場プロセスでは、導電層122は誘電体層120上に直接形成されて良く、そして誘電体層120は、導電層121、バリア層130、コア層112、及びビルドアップ層114、115の上に位置する。基板104上にTFC111を直接形成するその場プロセスは製造プロセスを単純化し、かつ製造時間を短縮することができる。
【００１５】
実施例によっては、パッケージ100の1層以上は省略されて良い。たとえばビルドアップ層114は、バリア層130がコア層112上に直接形成できるように省略されて良い。実施例によっては、バリア層130は、TFC111がビルドアップ層114上に直接形成できるように省略されて良い。実施例によっては、バリア層130とビルドアップ層114のいずれの層も、TFC111がコア層112上に直接形成できるように省略されて良い。
【００１６】
図1はコア層112の上に形成されるTFC111を図示している。実施例によっては、TFC111はコア層112の下に形成されて良い。たとえばTFC111はコア層112とビルドアップ層115の間に形成されて良い。実施例によっては、TFC111に加えて、1層以上のさらなるTFCが基板104内に形成されかつ埋め込まれて良い。
【００１７】
図2から図9は、本発明の実施例による様々なプロセス中での薄膜キャパシタ(TFC)を図示している。
【００１８】
図2は、基板部分216及び基板部分216上に形成されるバリア層230を図示している。基板部分216は、たとえば図1のパッケージ100の基板104のようなパッケージ基板の一部分であって良い。基板部分216は、ビルドアップ層、若しくはコア層、又はコア層とパッケージ基板のうちの少なくとも1層のビルドアップ層との結合を有して良い。たとえば図2を参照すると、図2の基板部分216は、たとえばビルドアップ層114のようなビルドアップ層、若しくはコア層112のようなコア層、又はコア層112とビルドアップ層114、115のうちの少なくとも1層との結合を有して良い。
【００１９】
図2では、基板部分216は有機材料を有して良い。実施例によっては、基板部分216は少なくとも1層のポリマー層を有して良い。実施例によっては、基板部分216は味の素（登録商標）ビルドアップ膜(ABF)を有して良い。図2では、バリア層230は基板部分216上に直接堆積されて良い。たとえばバリア層230は、物理的気相成長法(PVD)によって堆積されて良い。バリア層230は他の方法によって堆積されて良い。バリア層230は、酸化物、窒化物、又は他の材料を有して良い。たとえばバリア層230は、シリコン酸化物、シリコン窒化物、又はシリコン酸窒化物を有して良い。実施例によっては、バリア層230は約1μmの厚さを有する。
【００２０】
図3は導電層221を図示している。図3は、バリア層230と基板部分216を貫通して延在する導電性セグメント371、372を図示している。導電性セグメント371、372は、導電層221が形成される前後に形成されて良い。実施例によっては、導電性セグメント371、372は、導電層221が形成される前に、バリア層230と基板部分216を貫通するビア341、342を形成した後にビア341、342を導電性材料で満たすことによって形成される。実施例によっては、導電性セグメント371、372は、導電層221が形成された後に、導電層221、バリア層230及び基板部分216を貫通するビア341、342を形成した後にビア341、342を導電性材料で満たすことによって形成される。導電性セグメント371、372用の材料は、導電層221用の導電性材料と異なって良い。ビア341、342は、ドリルを用いる方法、又は他の方法によって形成されて良い。実施例によっては、ビア341、342を形成するのにレーザーが用いられても良い。
【００２１】
実施例によっては、導電層221は、バリア層230上に導電層を堆積することによって形成されて良い。導電層221は単一の導電性材料又は複数の材料の化合物を有して良い。実施例によっては、導電層221はCu又はNiを有して良い。実施例によっては、導電層221は他の導電性材料を有して良い。実施例によっては、導電層221は約15μmの厚さを有する。図4は、開口部402を有する導電層221を図示している。図4に図示されているように、開口部402は、バリア層230の一部分を曝露する。開口部402は、導電層221がバリア層230と基板部分216の上に形成された後、その導電層221をパターニングすることによって形成されて良い。実施例によっては、導電層221をパターニングして開口部402を形成するのにエッチング、レーザーによる穴空け、又は他の方法が用いられて良い。
【００２２】
図5は、導電層221上に形成された誘電体層220を図示している。図5に図示されているように、誘電体層220の一部分は開口部402で直接バリア層230と接触する。誘電体層220は、誘電材料を導電層221上に直接堆積することによって形成されて良い。誘電体層の形成方法の例には、スパッタリング、イオンプレーティング、プラズマ化学気相成長法(PECVD)、プラズマスプレイ法、熱スプレイ法、プリント、及びエアロゾルが含まれる。他の方法が用いられても良い。実施例によっては、誘電体層220の誘電材料はセラミックス材料を含んで良い。誘電体層220の材料の例には、チタン酸バリウムBaTiO3及びチタン酸ストロンチウムSrTiO3が含まれる。実施例によっては、誘電体層220は約1μmの厚さを有する。
【００２３】
誘電体層220は、その下に存在する層への熱損傷を回避できるような温度で形成されて良い。実施例によっては、誘電体層220は約200℃の温度で形成されて良い。実施例によっては、誘電体層220は約200℃未満の温度で形成されて良い。実施例によっては、誘電体層220はたとえば約25℃の室温で形成されて良い。
【００２４】
実施例によっては、約200℃以下の温度で誘電体層220を形成することで、たとえば基板部分216のような、誘電体層220の下に存在する構造物への熱損傷を防止することができる。たとえば基板部分216の融点は、誘電体層220が約200℃よりも高温で形成されるときに熱損傷を受ける恐れがあるほど低くても良い。従って実施例によっては、約200℃以下の温度で誘電体層220を形成することで、誘電体層220の下に存在する層への熱損傷を防止することができる。
【００２５】
図6はアニーリングされた誘電体層220を図示している。エネルギー源699は誘電体層220をアニーリングするのに用いられる。実施例によっては、エネルギー源699は、たとえばエキシマ（エキシプレックス）レーザー光源のようなレーザー光源を含んで良い。レーザー光源は紫外(UV)又は深紫外レーザー光源を含んで良い。
【００２６】
図6では、誘電体層220は、アニーリングされることで、比較的大きな誘電率を有することができる。実施例によっては、誘電体層220は約400の誘電率を有して良い。実施例によっては、誘電体層220は約6000の誘電率を有して良い。実施例によっては、誘電体層220は約400から約6000の誘電率を有して良い。誘電体層220は、（図5についての説明にあるように）室温で形成されて、それとは異なる温度でアニーリングされて良い。それにより誘電体層220は、約2000から約4000の誘電率を有することが可能となる。実施例によっては、誘電体層220は、（図5についての説明にあるように）室温で形成されて、約600℃から約800℃の温度でアニーリングされて良い。それにより誘電体層220の誘電率を約3000にさせることが可能となる。実施例によっては、誘電体層220は、急速熱アニーリングプロセスによってアニーリングされて良い。
【００２７】
実施例によっては、基板部分216への熱損傷を誘起することなく誘電体層220の誘電率を約400から約6000とするのに十分な温度で、誘電体層220はアニーリングされて良い。実施例によっては、誘電体層220は約600℃の温度でアニーリングされる。実施例によっては、誘電体層220は約800℃の温度でアニーリングされる。実施例によっては、誘電体層220は約600℃から約800℃の温度でアニーリングされる。
【００２８】
実施例によっては、エネルギー源699からのエネルギーすなわち熱のほとんどが誘電体層220へ付与されるように、誘電体層220は局所加熱によって急速にアニーリングされる。誘電体層220をアニーリングするのに局所加熱を用いることで、基板部分216への放熱が防止される。よって基板部分216への熱損傷が防止される。
【００２９】
実施例によっては、誘電体層220はレーザーによって急速にアニーリングされて良い。たとえばエネルギー源699からのレーザービームは、レーザーアニーリングプロセス中に、誘電体層220の表面を走査するのに用いられて良い。実施例によっては、レーザービームは、10μsec未満の間、誘電体層220の各部分を走査して良い。実施例によっては、レーザービームは約10nsecのパルス間隔を有して良い。レーザーによって誘電体層220をアニーリングすることで、誘電体層220内部の熱拡散長を浅くすることが可能なり、かつ基板部分216への放熱が防止される。よって基板部分216への熱損傷を回避することができる。
【００３０】
さらに図6の構造は、アニーリングプロセス中に発生する熱の放出すなわち輸送を助けることで、基板部分216への熱損傷を防止することができる。たとえばアニーリングプロセス中、熱が導電層221及び導電性セグメント371、372へ輸送されることで、基板部分216へ影響を及ぼす生成熱の量を減少させることができる。
【００３１】
しかもバリア層230は、誘電体層220がアニーリングされるときに、基板部分216への熱損傷の防止を助けることができる。たとえば実施例によっては、基板部分216の融点は、バリア層230がなければある特定の温度でアニーリングすることにより熱損傷を受ける恐れがあるほど低い温度であっても良い。しかし本明細書に記載されている実施例によると、バリア層230を有すれば、バリア層は、アニーリングプロセス中にエネルギー源699からの熱が基板部分216へ伝播するのを防止する熱バリア層として機能することができる。よって基板部分216への熱損傷をさらに回避することができる。
【００３２】
図7は、開口部702を有する誘電体層220を図示している。開口部702は、誘電体層220をパターニングすることによって形成されて良い。実施例によっては、誘電体層220をパターニングして開口部702を形成するのにエッチング、レーザーによる穴空け、又は他の方法が用いられて良い。図7では、誘電体層220はアニーリング後にパターニングされている。実施例によっては、誘電体層220はアニーリング前にパターニングされても良い。たとえば誘電体層220は、アニーリング前に図6で記載されたプロセスでパターニングされて良い。図7に記載されているように、アニーリング後に誘電体層220をパターニングすることで、誘電体層220がアニーリングされる際に基板部分216をさらに保護することができる。
【００３３】
図8は、誘電体層220上に形成された導電層222を図示している。導電層222は、開口部すなわちギャップ802を形成するようにパターニングされる。図8はまた、TFC811の構造をも図示している。TFC811の誘電体層は誘電体層220の一部分820を含む。TFC811の底部電極層は導電層221の一部分821を含む。TFC811の上部電極層は導電層222の一部分822を含む。
【００３４】
図9は、基板部分913、導電性セグメント971、972、及び導電性コンタクトすなわちパッド961、962を図示している。導電性セグメント971、972は、ビア941、942を形成して導電性材料でビア941、942を満たすことによって形成されて良い。実施例によっては、導電性セグメント371、372、971、972用の材料、及び導電層221、222用の材料はそれぞれ異なって良い。図9に図示されているように、導電性セグメント371、971は導電性パス991の一部であって、かつ導電性セグメント372、972は導電性パス992の一部であって良い。実施例によっては、図9の導電性パス991及び導電性パス992は、たとえば図1の導電性パス191及び導電性パス192の一部であって良く、かつ図9の導電性コンタクト961、962は、たとえば図1の導電性コンタクト161、162の一部であって良い。図9に図示された構造は基板904の一部であって良い。図2から図9に記載されているように、TFC811の第1導電層221、第2導電層222、及び誘電体層220の各々は、個別かつ直接的に基板904上に形成される。実施例によっては、基板904は、たとえば図1のパッケージ100の基板104のようなパッケージ基板であって良い。
【００３５】
実施例によっては、放熱装置901が基板904に結合すなわち取り付けられることで、放熱装置901は、基板904の1つ以上の構成要素又はTFC811が形成されるときに、基板904からの熱を消散すなわち輸送して良い。たとえば放熱装置901は、第1導電層221、誘電体層220、及び第2導電層222のうちの少なくとも1つが形成されるときに発生する熱を消散させるのに用いられて良い。たとえば放熱装置901のような放熱装置を用いることで、誘電体層220がアニーリングされた際の基板部分216への生成熱の影響をさらに緩和させることができる。それにより基板部分216への熱損傷をさらに回避することができる。実施例によっては、放熱装置901はヒートシンクを含んで良い。
【００３６】
図2から図9では、基板904及びTFC811の構成要素が例で示した順序で形成される。実施例によっては、基板904及びTFC811の構成要素は、例で示した順序とは異なる順序で形成されても良い。
【００３７】
図2から図9では、バリア層230は、他の層が順次形成される前に、基板部分216上に形成される。図2から図9に記載されているように、基板部分216の上に他の層が形成される際に基板部分216が熱損傷を受けないように、バリア層230は形成される。しかし実施例によっては、基板部分216への熱損傷を誘起することなく他の層を基板部分216の上に形成できるときにはバリア層230は省略されて良い。たとえば基板部分216への熱損傷を誘起することなく導電層221、誘電体層220、及び導電層222を形成できるときにはバリア層230は省略されて良い。
【００３８】
図2から図9は、たとえばTFC811のようなTFCの形成例を図示している。たとえば図9の複合的TFC811のような複合的薄膜トランジスタが、図2から図9に記載されたプロセスと同様のプロセスで形成されて良い。
【００３９】
図2から図9に記載されているように、TFC811の各構成要素を個別的に直接基板904上に形成することによって、TFC811全体が形成されかつ基板904内に埋め込まれる。よって本発明の実施例によると、たとえばTFC811の一部又は構成要素を事前形成した後に基板904上に積層しないで済むように、TFC811のようなTFCは、直接基板904上に形成され、積層プロセスを行うことなく基板904内に埋め込まれる。
【００４０】
本発明の実施例によるTFC111又はTFC811を形成するようにパッケージ内にTFCを形成することで、事前に形成されたキャパシタを慎重に取り扱う必要がなくなり、積層プロセスの正確な位置合わせが不要となり、そして費用と製造時間を減少させることができる。さらに本発明の実施例によるTFC111又はTFC811を形成するようにパッケージ内にTFCを形成することで、ビアの容易な製造が可能となる。たとえばビアは、各層が形成される際に、それぞれの層上に順次形成されて良い。
【００４１】
しかも本発明の実施例によるTFC111又はTFC811を形成するようにパッケージ内にTFCを形成することで、TFCが別個のプロセスで事前処理される必要がなくなるため、その場プロセスによる基板上でのTFCの形成が可能となる。その場プロセスによってTFCを直接基板上に形成することで、製造プロセスを単純化し、製造時間を短縮することができる。
【００４２】
図10は集積TFCを有するパッケージを図示している。集積TFCを有するパッケージは、本発明の実施例による基板の一部分の両面に形成されている。パッケージ1000は基板1004に取り付けられたダイ1002を有する。基板1004は、基板の一部分1012、1013、1015、基板の一部分1012の一の面上に形成されたTFC1011及びバリア層1030、並びに基板の一部分1012の他の面上に形成されたTFC1022及びバリア層1032を有する。基板の一部分1012、1013、1015の各々は1層以上の有機層を有して良い。TFC1011及びTFC1022の各々は、単一の集積薄膜キャパシタ又は複数層の集積薄膜キャパシタの一群のいずれを表しても良い。図10に図示されているように、TFC1011とTFC1022のいずれも基板1004内に埋め込まれている。実施例によっては、TFC1011、TFC1022、及びバリア層1030、1032は、図2から図9に記載されたプロセスと少なくとも類似のプロセスによって形成されて良い。
【００４３】
図11は、本発明の実施例に係る方法のフローチャートである。方法1100は、TFC全体を事前処理した後にその事前処理したTFC全体を基板上に積層することなく、基板上にTFCを直接形成する。方法1100は、その場プロセスによって、TFCの各構成要素を個別的かつ直接基板上に形成する。実施例によっては、方法1100は、図1のTFC111、図9のTFC811、並びに図10のTFC1011及びTFC1022を形成するのに用いられて良い。
【００４４】
図11では、方法1100の手順1110は、パッケージの基板の一部分の上にバリア層を形成する。基板の一部分は少なくとも1層の有機層を有して良い。バリア層は無機層を有して良い。実施例によっては、1層以上の他の層が順次基板上に形成される際に、熱が基板へ輸送されるのを防止するためにバリア層が形成される。実施例によっては、手順1110は、バリア層130（図1）又はバリア層230（図2）を形成するのに用いられて良い。
【００４５】
図11の手順1120は、バリア層上に第1導電層を形成する。第1導電層は、バリア層の一部分を曝露する開口部を形成するようにパターニングされて良い。第1導電層は、Cu、Ni、又は他の導電性材料を有して良い。実施例によっては、手順1120は、図3に記載された導電層221を形成するのに用いられて良い。
【００４６】
方法1100の手順1130は、第1導電層に誘電体層を形成する。誘電体層は、第1導電層に誘電材料を直接堆積することによって形成されて良い。誘電材料はセラミック材料を含んで良い。実施例によっては、誘電材料は、約200℃以下の温度で堆積されて良い。誘電体層の少なくとも一部は、第1導電層の開口部を介してバリア層と直接接触して良い。実施例によっては、手順1130は、図5に記載された誘電体層220を形成するのに用いられて良い。
【００４７】
方法1100の手順1140は誘電体層をアニーリングする。誘電体層を急速アニーリングするのにレーザーが用いられて良い。実施例によっては、誘電体層を局所的にアニーリングすることでその誘電体層の下に存在する基板部分への熱損傷を防ぐのにエキシマレーザーによるアニーリングが用いられる。実施例によっては、誘電体層は約600℃から約800℃の温度でアニーリングされて良い。誘電体層は約400から約6000の誘電率を有して良い。実施例によっては、放熱装置が基板に取り付けられて良い。それにより、誘電体層がアニーリングされるときに発生する熱を輸送すなわち放出することで、基板への熱損傷がさらに防止される。実施例によっては、手順1140は、図6に記載された誘電体層220をアニーリングするのに用いられて良い。
【００４８】
方法1100の手順1150は誘電体層をパターニングする。誘電体層は、アニーリングの前後でパターニングされて良い。実施例によっては、手順1150は、図7に記載された誘電体層220をパターニングするのに用いられて良い。
【００４９】
方法1100の手順1160は誘電体層上に第2導電層を形成する。第2導電層は、Cu、Ni、又は他の導電性材料を含んで良い。第2導電層は、第1導電層と第2導電層の一部とを分離することで、キャパシタの電極を形成するようにパターニングされて良い。実施例によっては、手順1160は、図8に記載された導電層222を形成するのに用いられて良い。
【００５０】
方法1100の手順1170は第2導電層上に追加の基板部分を形成する。追加の基板部分は、たとえばポリマー材料のような有機材料を含んで良い。実施例によっては、手順1170は、図9に記載された基板部分913を形成するのに用いられて良い。
【００５１】
方法1100の手順1180は、第1導電層と第2導電層の接続を可能にする多数の導電性パスを形成する。導電性パスは、手順1110から1170のうちの1つ以上の手順で形成される導電性セグメントを含んで良い。
【００５２】
方法1100によって形成された構造では、手順1110から1180によって形成された第1導電層の一部、誘電体層の一部、及び第2導電層の一部は、パッケージの基板内に埋め込まれた集積TFCの一部である。方法1100に記載されているように、集積TFCの各構成要素は、積層プロセスを用いないその場プロセスによって、基板上に個別的に直接形成される。
【００５３】
方法1100の個々の手順は、図示された順序又は特定の順序で実行される必要はない。繰り返されて良い手順もあれば、一度しか行われない手順があっても良い。様々な実施例は、図11に図示された実施例よりも多くの手順を有しても良いし、又はより少ない手順を有しても良い。
【００５４】
図12は本発明の実施例によるシステムを図示している。システム1200は、プロセッサ1210、メモリ装置1220、メモリコントローラ1230、グラフィックコントローラ1240、入出力(I/O)コントローラ1250、ディスプレイ1252、キーボード1254、位置決め装置1256、周辺機器1258、及びバス1260を有する。
【００５５】
プロセッサ1210は、汎用プロセッサであっても良いし、又は特定用途向け集積回路(ASIC)であっても良い。メモリ装置1220は、ダイナミックランダムアクセスメモリ(DRAM)、フラッシュメモリ装置、又はこれらのメモリ装置の結合であって良い。I/Oコントローラ1250は、有線又は無線通信用の通信モジュールを有して良い。システム1200内に図示された1つ以上の構成要素は、1つ以上の集積回路パッケージ内に含まれて良い。たとえばプロセッサ1210、若しくはメモリ装置1220、若しくはI/Oコントローラの少なくとも一部、又はこれらの構成要素の結合は、図1のパッケージ100のような集積回路パッケージ内に含まれて良い。よってシステム1200内に図示された1つ以上の構成要素は、1つのパッケージ内に含まれて良い。そのパッケージは、たとえば図1の基板104内に埋め込まれたTFC111又は図9の基板904内に埋め込まれたTFC811のような、パッケージ基板内に埋め込まれた集積薄膜キャパシタを少なくとも1つ有する。
【００５６】
図12はたとえばディスプレイ1252のようなディスプレイを有するシステム1200を図示している。実施例によっては、システム1200はディスプレイを含まなくても良い。
【００５７】
システム1200は、コンピュータ（たとえばデスクトップ、ラップトップ、ハンドヘルド、サーバ、ウエブ機器、ルーター等）、ワイヤレス通信機器（たとえば携帯電話、コードレス電話、ポケットベル、携帯情報端末等）、コンピュータ関連の周辺機器（プリンタ、スキャナ、モニタ等）、エンターテイメント機器（たとえばテレビ、ラジオ、ステレオ、テープ及びコンパクトディスクプレーヤー、ビデオカセットレコーダー、カムコーダー、デジタルカメラ、MP3プレーヤー、ビデオゲーム、時計等）等を含んで良い。
【００５８】
上記の記載及び図は、当業者が本発明の実施例を実施できる程度に本発明のいくつかの特定の実施例を例示している。他の実施例が、構造的変化、論理的変化、電気的変化、プロセスに係る変化、及び他の変化を含んでも良い。図中、同様の事項又は同様の参照番号は、複数の図にわたって実質的に同一の事項を指している。例は可能なバリエーションの典型に過ぎない。いくつかの実施例の一部分又は事項は、他の実施例の一部分又は事項に含まれるか、又は置き換えられて良い。他の多くの実施例は、上記記載を読み、理解すれば、当業者には明らかである。従って様々な実施例の技術的範囲は、「特許請求の範囲」の請求項によって決定される。そして係る請求項によって与えられる全均等物もその技術的範囲に含まれる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例による装置を図示している。
【図２】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図３】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図４】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図５】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図６】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図７】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図８】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図９】本発明の実施例による様々なプロセス中における集積薄膜キャパシタを図示している。
【図１０】本発明の実施例による基板の一部分の両面に形成された集積薄膜キャパシタを有するパッケージを図示している。
【図１１】本発明の実施例による方法を示すフローチャートである。
【図１２】本発明の実施例によるシステムを図示している。
【図１】
2009524259.tif 000003
【図２】
2009524259.tif 000004
【図３】
2009524259.tif 000005
【図４】
2009524259.tif 000006
【図５】
2009524259.tif 000007
【図６】
2009524259.tif 000008
【図７】
2009524259.tif 000009
【図８】
2009524259.tif 000010
【図９】
2009524259.tif 000011
【図１０】
2009524259.tif 000012
【図１１】
2009524259.tif 000013
【図１２】
2009524259.tif 000014
【国際調査報告】
2009524259.tif 000015
2009524259.tif 000016