(57)【要約】  導波管モードに起因するスプリアスを軽減することができ、良好な減衰特性を得ることを可能とするチップ型フィルタ部品を得る。  チップ本体２に、導電膜６，７及びグラウンド電極１３，１４からなる筒状体のグラウンド電極が形成されており、チップ本体２内に形成された共振器電極８が該筒状体により囲まれており、共振器電極８に結合されている入力電極１１及び出力電極１２の電極長さが、共振器電極８の共振周波数に相当する波長の１／２の長さとは異なる長さとされており、入力電極１１の第１の端部１１ｂ３と、出力電極１２の第１の端部１２ｂ３とが対向配置されて結合容量Ｃｐが形成されており、上記入力電極１１と結合容量及び上記出力電極１２とで構成されるバンドパスフィルタが主たるフィルタ部に付加されている、チップ型フィルタ部品１。
2009060696.tif 000002
【特許請求の範囲】
【請求項１】
上面と、下面と、一対の側面と、対向し合う第１，第２の端面とを有し、複数の誘電体層を積層してなるチップ本体と、
前記チップ本体内に形成された共振器電極と、
前記チップ本体の積層方向に延びる第１電極部と、第１電極部に連ねられており、チップ本体内の前記複数の誘電体層の内の１つの誘電体層上に形成された第２の電極部とを有し、かつ前記第２電極部が前記共振器電極に結合されている結合部である第１の端部を有する、入力電極及び出力電極と、
前記共振器電極を囲む筒状体を構成するように前記チップ本体に設けられたグラウンド電極とを備え、
前記第２電極部の前記第１電極部に連ねられている点から前記第１の端部までの長さである第２電極部の電極長さが、前記共振器電極の共振周波数に相当する波長の１／２の長さとは異ならされており、前記入力電極の結合部と、前記出力電極の前記結合部とが対向配置されている、チップ型フィルタ部品。
【請求項２】
前記第２電極部の電極長さが、前記共振器電極の共振周波数よりも低い周波数に相当する波長の１／２の長さとされている、請求項１に記載のチップ型フィルタ部品。
【請求項３】
前記入力電極の第１の端部と前記出力電極の第１の端部との間で第１の容量が形成されており、前記入力電極の第２電極部、前記出力電極の第２電極部及び前記第１の容量でバンドパスフィルタが構成されていることを特徴とする、請求項１または２に記載のチップ型フィルタ部品。
【請求項４】
前記入力電極及び前記出力電極が、前記第１の端部とは異なる第２の端部をさらに有し、前記入力電極の第２の端部と前記グラウンド電極との間及び前記出力電極の前記第２の端部と前記グラウンド電極との間で第２の容量が形成されている、請求項１〜３のいずれか１項に記載のチップ型フィルタ部品。
【請求項５】
前記入力電極及び前記出力電極の各第１電極部が、前記チップ本体内において、積層方向に延びている、請求項１〜４のいずれか１項に記載のチップ型フィルタ部品。
【請求項６】
前記入力電極及び前記出力電極の各第１電極部が、それぞれ、前記チップ本体の第１，第２の端面において積層方向に延びるように形成されている、請求項１〜４のいずれか１項に記載のチップ型フィルタ部品。
【請求項７】
前記共振器電極が、前記入力電極及び前記出力電極の前記第２電極部が形成されている誘電体層上とは異なる誘電体層上に形成されている、請求項１〜６のいずれか１項に記載のチップ型フィルタ部品。
【請求項８】
前記チップ本体が、矩形板状の形状を有し、
前記入力電極及び前記出力電極の各第１電極部の少なくとも１つの端部が、矩形板状のチップ本体の前記上面あるいは下面の少なくとも一方にそれぞれ露出するように形成されており、前記グラウンド電極が、前記上面、下面及び一対の前記側面に平行な面を有する筒状体を構成している、請求項１〜７のいずれか１項に記載のチップ型フィルタ部品。
【請求項９】
前記グラウンド電極が構成している筒状体において、前記チップ本体の上面、下面及び一対の側面に平行な面の少なくとも１つの筒状体面が、チップ本体内に埋設されている、請求項８に記載のチップ型フィルタ部品。
【請求項１０】
前記グラウンド電極が、前記チップ本体の上面、下面及び一対の側面に形成されている、請求項８に記載のチップ型フィルタ部品。
【請求項１１】
前記共振器電極が、縮退していない複数の共振モードを生じるように形成されており、かつ該複数の共振モードが結合するように前記共振器電極に貫通孔が形成されており、それによって、複数の共振モードの結合によりデュアルモード・バンドパスフィルタ部が構成されている、請求項１〜１０のいずれか１項に記載のチップ型フィルタ部品。
【請求項１２】
前記共振器電極とは接触しないように前記貫通孔を貫いており、かつ前記グラウンド電極に電気的に接続されている貫通導体をさらに備える、請求項１１に記載のチップ型フィルタ部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばミリ波帯の電気信号が伝送されるバンドパスフィルタのようなチップ型フィルタ部品に関し、より詳細には、共振器電極を囲むようにグラウンド電極が配置されており、該共振器電極に結合されている入出力電極を備えたチップ型フィルタ部品に関する。
【背景技術】
【０００２】
従来、ミリ波帯の通信機において帯域通過フィルタとして用いられる様々なフィルタ部品が提案されている。例えば、下記の特許文献１には、図１７に示すデュアルモード・バンドパスフィルタ１００１が開示されている。デュアルモード・バンドパスフィルタ１００１では、誘電体基板１００２のある高さ位置において、金属膜からなる共振器電極１００３が形成されている。共振器電極１００３には、貫通孔１００３ａが形成されている。貫通孔１００３ａの形成により、共振器電極１００３では、共振器電極１００３の長さ方向に発生する電磁界による共振と、幅方向に発生する電磁界による共振との縮退が解かれ、バンドパスフィルタとしての特性が得られる。【０００３】
なお、デュアルモード・バンドパスフィルタ１００１を実際のフィルタ部品とする場合、共振器電極１００３に、入力電極１００５及び出力電極１００６が結合される。また、図１７では誘電体基板１００２の上面に形成されているかのように図示されているが、共振器電極１００３は、通常、誘電体基板１００２内のある高さ位置に埋設されている。また、共振器電極１００３を囲むように、誘電体基板１００２の上面、下面及び側面にグラウンド電極が形成される。【０００４】
上記のようなグラウンド電極が形成されると、上記筒状のグラウンド電極と誘電体基板１００２とが導波管のように作用する。そのため、誘電体基板１００２の形状で定まる導波管モードによる共振が誘電体基板１００２の内部に生じる。特許文献１に記載のデュアルモード・バンドパスフィルタの通過帯域は２０〜３０ＧＨｚ帯であるが、上記導波管モードにより生じる共振が通過帯域近傍の周波数帯に発生する。そのため、入力電極１００５及び出力電極１００６と、導波管モードの共振とが結合し、通過帯域または通過帯域の低域側及び高域側に位置する減衰帯域において、導波管モードの共振がスプリアスとして生じがちであった。そのため、デュアルモード・バンドパスフィルタの周波数特性が悪化するという問題があった。【０００５】
他方、下記の特許文献２には、この種のフィルタ部品における導波管モードの共振に基づくスプリアスを減衰させる方法が提案されている。ここでは、誘電体基板の上面、下面及び一対の側面にグラウンド電極が形成されている。誘電体基板の対向し合う両端面においては、入力電極及び出力電極が上下方向に延びるように形成されている。そして、入力電極及び出力電極を挟むように、上下方向に延びるビアホール電極が誘電体基板内に形成されており、かつ該ビアホール電極をグラウンド電極に接続することにより、スプリアスの低減が図られている。
【特許文献１】特開２００１−２３７６１０号公報
【特許文献２】特開２００４−３０４７６１号公報
【発明の開示】
【０００６】
特許文献２に記載のスプリアスを低減する構造では、スプリアスとなる共振が高次モードになればなるほど、該共振を減衰させることが困難となる。従って、スプリアスを低減することは可能であるものの限度があった。そこで、上記導波管モードに起因するスプリアスによる影響のより一層の低減が強く求められている。
【０００７】
また、上記特許文献１に記載のデュアルモード・バンドパスフィルタでは、１つの平面内に配置された共振器電極に生じた２つの共振が結合されている。この構造では、２段構成のフィルタであるため、減衰極は１つである。そのため、減衰量の拡大を図るには、多段化する必要があった。そのため、多段化を図るとデュアルモード・バンドパスフィルタを平面方向に２つ結合するように並べる必要があり、フィルタ部品の形状が大きくならざるを得なかった。
【０００８】
本発明の目的は、上述した従来技術の現状に鑑み、共振器電極を囲むようにグラウンド電極が形成されており、グラウンド電極と誘電体とからなる導波管モードによるスプリアスを効果的に低減することができるとともに、減衰特性を改善することが可能とされているチップ型フィルタ部品を提供することにある。
【０００９】
本発明によれば、上面と、下面と、一対の側面と、対向し合う第１，第２の端面とを有し、複数の誘電体層を積層してなるチップ本体と、前記チップ本体内に形成された共振器電極と、前記チップ本体の積層方向に延びる第１電極部と、第１電極部に連ねられており、チップ本体内の前記複数の誘電体層の内の１つの誘電体層上に形成された第２の電極部とを有し、かつ前記第２電極部が前記共振器電極に結合されている結合部である第１の端部を有する、入力電極及び出力電極と、前記共振器電極を囲む筒状体を構成するように前記チップ本体に設けられたグラウンド電極とを備え、前記第２電極部の第１電極部に連ねられている点から前記第１の端部までの長さである第２電極部の電極長さが、前記共振器電極の共振周波数に相当する波長の１／２の長さとは異ならされており、前記入力電極の結合部と、前記出力電極の前記結合部とが対向配置されている、チップ型フィルタ部品が提供される。
なお、チップ本体の積層方向とは、複数の誘電体層の積層方向、すなわちチップ本体の上面と下面とを結ぶ方向である。
【００１０】
本発明に係るチップ型フィルタ部品のある特定の局面では、上記第２電極部の電極長さが、前記共振器電極の共振周波数よりも低い周波数に相当する波長の１／２の長さとされている。この場合には、共振器電極とチップ本体とで構成されるフィルタの通過帯域よりも低域側に、入力電極及び出力電極の第２電極部により構成される共振器の電極長に相当する共振ｆ０が発生し、上記通過帯域よりも高周波側には、その高調波である２倍波の共振２ｆ０が発生する。共振ｆ０と、２倍波の共振２ｆ０との間は、入力電極及び出力電極の第２電極部でそれぞれ構成されるバンドパスフィルタの減衰域となるため、上記共振器電極からなるメインのフィルタ部の通過帯域が上記入力電極及び出力電極で構成される各バンドパスフィルタの減衰域となる。そのため、メインのフィルタの通過帯域近傍に生じる、導波管モードによる不要スプリアスをより確実に低減することができる。
【００１１】
本発明に係るチップ型フィルタ部品の他の特定の局面では、前記入力電極の第１の端部と前記出力電極の第１の端部との間で第１の容量が形成されており、前記入力電極の第２電極部、前記出力電極の第２電極部及び前記第１の容量でバンドパスフィルタが構成されている。
【００１２】
本発明に係るチップ型フィルタ部品の他の特定の局面では、前記入力電極及び前記出力電極の各第１電極部が、前記チップ本体内において、積層方向に延びている。もっとも、本発明においては、入力電極及び出力電極の各第１電極部は、それぞれ、チップ本体の第１，第２の端面上において積層方向に延びるように形成されていてもよい。
【００１３】
本発明に係るチップ型フィルタ部品では、好ましくは、前記共振器電極が、前記入力電極及び前記出力電極の前記第２電極部が形成されている誘電体層上とは異なる誘電体層上に形成されている。この場合には、共振器電極と、入力電極及び出力電極の第２電極部との間の結合距離を、チップ本体の積層方向に延びる部分をも考慮して調整することができる。また、共振器電極と、入力電極及び出力電極と、チップ本体の積層方向において部分的に重なり合うように配置して、小型化を図ることも可能となる。
【００１４】
本発明に係るチップ型フィルタ部品のさらに別の特定の局面では、前記チップ本体が、矩形板状の形状を有し、前記入力電極及び前記出力電極の各第１電極部の少なくとも１つの端部が、矩形板状のチップ本体の前記上面あるいは下面の少なくとも一方にそれぞれ露出するように形成されており、前記グラウンド電極が、前記上面、下面及び一対の前記側面に平行な面を有する筒状体を構成している。すなわち、このような筒状体のグラウンド電極とチップ本体とにより、前述した導波管モードの共振が生じるが、本発明に従って、該導波管モードによるスプリアスを効果的に低減することができる。
【００１５】
上記グラウンド電極が構成している筒状体の形状については、前記チップ本体の上面、下面及び一対の側面に平行な面の少なくとも１つの筒状体面が、チップ本体内に埋設されていてもよく、あるいは前記グラウンド電極が、前記チップ本体の上面、下面及び一対の側面に形成されていてもよい。
【００１６】
また、本発明に係るチップ型フィルタ部品のさらに他の特定の局面では、前記共振器電極が、縮退していない複数の共振モードを生じるように形成されており、かつ該複数の共振モードが結合するように前記共振器電極に貫通孔が形成されており、それによって、複数の共振モードの結合によりデュアルモード・バンドパスフィルタ部が構成されている。すなわち、特許文献１に記載のデュアルモード・バンドパスフィルタを構成するように共振器電極が形成されていてもよい。この場合、好ましくは、前記共振器電極とは接触しないように前記貫通孔を貫いており、かつ前記グラウンド電極に電気的に接続されている、貫通導体がさらに備えられる。それによって、スプリアスをより一層低減することができる。
【００１７】
もっとも、本発明に係るチップ型フィルタ部品における共振器電極は、特許文献１に記載のようなデュアルモード・バンドパスフィルタ部を構成するものに限定されるものではない。
（発明の効果）
【００１８】
本発明に係るチップ型フィルタ部品では、入力電極及び出力電極の第２電極部の上記電極長さが、共振器電極の共振周波数に相当する波長の１／２の長さと異ならされており、かつ入力電極及び出力電極の第１の端部同士が対向配置されて、入力電極間に結合容量が形成されているため、共振器電極により形成される主たるフィルタ部の通過帯域近傍における上記導波管モードによるスプリアスの影響を軽減し、減衰特性を改善することが可能となる。これは、上記入力電極及び出力電極により、λ／２共振器が構成され、該λ／２共振器と上記結合容量とにより２段のバンドパスフィルタが構成され、該バンドパスフィルタの通過帯域が、主たるフィルタ部の通過帯域と異なるため、上記導波管モードによるスプリアスが、上記バンドパスフィルタの減衰域に位置することとなり、それによって、導波管モードによるスプリアスの軽減が図られることによる。
【００１９】
よって、本発明によれば、入力電極の構造の改善により、導波管モードによるスプリアスを効果的に軽減することが可能となる。
【００２０】
また、特許文献１に記載のようなデュアルモード・バンドパスフィルタでは、減衰量の拡大を図る場合、多段化する必要があった。これに対して本発明により提供されるチップ型フィルタ部品では、上記２段のバンドパスフィルタによる減衰極が付加されるので、大型化を招くことなく減衰量の拡大を図ることも可能である。
【図面の簡単な説明】
【００２１】
【図１】図１（ａ）は本発明の第１の実施形態に係るチップ型フィルタ部品の平面図であり、（ｂ）は正面図であり、（ｃ）は底面図である。
【図２】図２は、本発明の第１の実施形態に係るチップ型フィルタ部品の分解斜視図である。
【図３】図３は、本発明の第１の実施形態に係るチップ型フィルタ部品の入力電極及び出力電極の第２電極部が形成されている高さ位置の模式的平面断面図である。
【図４】図４は、第１の実施形態のチップ型フィルタ部品の等価回路を示す図である。
【図５】図５は、第１の実施形態のチップ型フィルタ部品の周波数特性を示す図である。
【図６】図６は、比較のために用意したチップ型フィルタ部品の分解斜視図である。
【図７】図７は、図６に示したチップ型フィルタ部品についてシミュレーションにより得られた周波数特性を示す図である。
【図８】図８は、比較のために用意した第２の比較例のチップ型フィルタ部品を説明するための模式的分解斜視図である。
【図９】図９は、第２の比較例のチップ型フィルタ部品のシミュレーションにより得られた周波数特性を示す図である。
【図１０】図１０は、比較のために用意した第３の比較例のチップ型フィルタ部品の分解斜視図である。
【図１１】図１１は、図１０に示したチップ型フィルタ部品についてシミュレーションにより得られた周波数特性を示す図である。
【図１２】図１２は、図６に示した比較例のチップ型共振部品の実際に測定された周波数特性を示す図である。
【図１３】図１３は、図１０に示した第３の比較例のチップ型共振部品の実際の周波数特性を示す図である。
【図１４】図１４（ａ）及び（ｂ）は、第１の実施形態の変形例に係るチップ型フィルタ部品の斜視図及び平面図である。
【図１５】図１５は、図１４に示した変形例のチップ型フィルタ部品の模式的正面断面図である。
【図１６】図１６（ａ）〜（ｊ）は、第２の実施形態のチップ型フィルタ部品の異なる高さ位置における各平面図モード平面断面図である。
【図１７】図１７は、従来のデュアルモード・バンドパスフィルタを説明するための斜視図である。
【符号の説明】
【００２２】
１…チップ型フィルタ部品
２…チップ本体
２ａ…上面
２ｂ…下面
２ｃ，２ｄ…側面
２ｅ，２ｆ…第１，第２の端面
３…方向識別用マーカ
４…入力端子電極
５…出力端子電極
６，７…導電膜
８…共振器電極
８ａ…貫通孔
１１…入力電極
１１ａ…第１電極部
１１ｂ…第２電極部
１１ｂ１…中央部
１１ｂ２…第１細幅部
１１ｂ３…第１の端部
１１ｂ４…第２細幅部
１１ｂ５…第２の端部
１２…出力電極
１２ａ…第１電極部
１２ｂ…第２電極部
１２ｂ１…中央部
１２ｂ２…第１細幅部
１２ｂ３…第１の端部
１２ｂ４…第２細幅部
１２ｂ５…第２の端部
１３，１４…グラウンド電極
１３ａ〜１３ｄ…切欠
１５〜１８…ビアホール電極
１９…貫通導体
５１…チップ型フィルタ部品
５２，５３…λ／２共振器電極
５４…ビアホール電極
６１…入力電極
６１ａ…第１電極部
６１ｂ…第２電極部
６１ｂ１…結合部
６１ｂ２…第１の端部
６２…出力電極
６２ａ…第１電極部
６２ｂ…第２電極部
６２ｂ１…結合部
６２ｂ２…第１の端部
Ａ，Ｂ…ギャップ
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。【００２４】
図１（ａ）〜（ｃ）は、本発明の第１の実施形態に係るチップ型フィルタ部品の平面図、正面図及び底面図である。チップ型フィルタ部品１は、矩形板状のチップ本体２を有する。なお、チップ本体２は、矩形板状以外の形状を有していてもよい。【００２５】
本実施形態では、チップ本体２は、複数の誘電体層を積層した構造を有する。図２は、上記チップ型フィルタ部品１の内部構造、すなわち誘電体層上に形成された電極や内部に形成されるビアホール電極などを説明するための模式的分解斜視図である。【００２６】
上記チップ本体２を構成する誘電体材料については特に限定されず、合成樹脂または誘電体セラミックスなどを用いることができる。チップ本体２は、上面２ａと、下面２ｂと、側面２ｃ，２ｄと、第１，第２の端面２ｅ，２ｆとを有する。【００２７】
下面２ｂ上には、入力端子電極４及び出力端子電極５が形成されている。また、上面２ａにおいては、中央から第１の端面２ｅ側に寄せられて、チップ本体２の方向識別用マーカ３が形成されている。【００２８】
また、チップ本体２の側面２ｃを覆い、かつ上面及び下面に至る導電膜６と、側面２ｄを覆い、かつ上面及び下面に至る導電膜７が形成されている。この導電膜６，７は、グラウンド電極の一部を構成している。【００２９】
他方、図２に示すように、チップ本体２内においては、中間高さ位置付近に金属膜からなる共振器電極８が形成されている。共振器電極８は、貫通孔８ａを有する。共振器電極８の平面形状は矩形であり、貫通孔８ａも矩形の形状とされている。もっとも、共振器電極８の形状及び貫通孔８ａの形状については、デュアルモード・バンドパスフィルタとして動作するように、結合される２つの共振を生じ得る限り、特に限定されるものではない。すなわち、特許文献１に記載のデュアルモード・バンドパスフィルタの共振器電極と同様に、入出力結合点を結ぶ方向に伝搬する共振と、該共振と直交する方向に伝搬する共振とが結合して通過帯域を構成し得るように、共振器電極８の形状及び寸法が定められておればよい。【００３０】
上記共振器電極８が形成されている誘電体層とは異なる高さ位置にある誘電体層上に、本実施形態ではより下方の誘電体層上に、図３に平面図で示す入力電極１１及び出力電極１２の各第２電極部１１ｂ，１２ｂが配置されている。【００３１】
入力電極１１は、チップ本体２の厚み方向すなわち積層方向に延びるビアホール電極からなる第１電極部１１ａと、上記ある高さ位置の誘電体層上において水平方向に延びるように形成された第２電極部１１ｂとを有する。同様に、出力電極１２もまた、積層方向に延びるビアホール電極からなる第１電極部１２ａと、上記誘電体層上に形成された第２電極部１２ｂとを有する。第１電極部１１ａ，１２ａの上端が、第２電極部１１ｂ，１２ｂに接続され、連ねられている。他方、第１電極部１１ａ，１２ａの下端は、チップ本体２の下面２ｂに引き出されている。第１電極部１１ａ，１２ａの下端は、それぞれ、チップ本体２の下面に形成された入力端子電極４及び出力端子電極５に電気的に接続されている。【００３２】
他方、第２電極部１１ｂの中央には、他の部分に比べて相対的に幅の太い中央部１１ｂ１を有する。中央部１１ｂ１の下面には、第１電極部１１ａの上端が接合されている。【００３３】
他方、第２電極部１１ｂは、上記中央部１１ｂ１から側面２ｃに連なる相対的に幅の細い第１の細幅部１１ｂ２を有する。第１細幅部１１ｂ２の先端が本発明における第１の端部１１ｂ３であり、共振器電極８に結合している結合部でもある。また、第１の細幅部１１ｂ２の反対側には、第２細幅部１１ｂ４が中央部１１ｂ１に連ねられている。第２細幅部１１ｂ４の先端が後述するグラウンド電位に接続される電極に対向されている。【００３４】
他方、出力電極１２の第２電極部１２ｂもまた、同様に、中央部１２ｂ１と、第１，第２の細幅部１２ｂ２，１２ｂ４とを有する。第１細幅部１２ｂ２の先端が、本発明における第１の端部１２ｂ３とされている。入力電極１１の第１の端部１１ｂ３と、出力電極１２の第１の端部１２ｂ３とがギャップを隔てて対向されており、これにより結合容量Ｃｐが形成されている。【００３５】
また、第２電極部１１ｂ，１２ｂの電極長さ、すなわち第２電極部１１ｂ，１２ｂの第１電極部１１ａ，１２ａに連ねられている点、すなわち中央部１１ｂ１，１２ｂ１の第１電極部１１ａ，１２ａに連ねられている点から第１の端部１１ｂ３，１２ｂ３までの長さは、共振器電極８における共振周波数に相当する波長の１／２の長さとは異ならされており、より具体的には、共振器電極８の共振周波数よりも低い周波数に相当する波長の１／２の長さとされている。【００３６】
入力電極１１及び出力電極１２は、上記第１の端部において、共振器電極８に対して誘電体層を介して結合されている。【００３７】
他方、共振器電極８の上方の高さ位置においては、誘電体層上に、グラウンド電極１３が形成されており、共振器電極８の下方においては、誘電体層上にグラウンド電極１４が掲載されている。グラウンド電極１４は、入力電極１１及び出力電極１２の第２電極部１１ｂ，１２ｂよりも下方の誘電体層上に形成されている。グラウンド電極１３，１４は、それぞれ、平面視した際に、共振器電極８が含まれるように共振器電極８よりも大きな面積を有するように形成されている。【００３８】
グラウンド電極１３，１４は、それぞれ、チップ本体２の側面２ｃ及び側面２ｄに至るように形成されている。もっとも、グラウンド電極１３，１４は、第１の端面２ｅ及び第２の端面２ｆに対しては、ギャップＡ，Ｂを隔てて後退されている。【００３９】
グラウンド電極１３には、側面２ｃまたは側面２ｄに向かって開いた複数の切欠１３ａ〜１３ｄが形成されている。すなわち、側面２ｃに開いた複数の切欠１３ａ，１３ｂが形成されており、側面２ｄに向かって開いた複数の切欠１３ｃ，１３ｄが形成されている。【００４０】
これらの切欠１３ａ〜１３ｄは、セラミックシート層間の密着力を高めるために設けられている。グラウンド電極１４にも同様の切欠が形成されている。【００４１】
グラウンド電極１３，１４は、側面２ｃまたは側面２ｄにおいて、前述した導電膜６，７に接続されている。【００４２】
他方、グラウンド電極１３，１４は、チップ本体２を貫通しているビアホール電極１５〜１８により相互に電気的に接続されている。【００４３】
ビアホール電極１５〜１８は、共振器電極８と電気的に接続されないように、共振器電極８が設けられている部分の周囲を積層方向に貫通している。【００４４】
ビアホール電極１５〜１８の上端はグラウンド電極１３に、下端はグラウンド電極１４に接続されている。【００４５】
従って、デュアルモード・バンドパスフィルタを構成している共振器電極８は、グラウンド電極１３，１４，導電膜６，７で形成される筒状体であるグラウンド電極に取り囲まれている。【００４６】
また、本実施形態では、共振器電極８の貫通孔８ａを貫通するように、貫通導体１９が形成されている。貫通導体１９の上端は、グラウンド電極１３に、下端はグラウンド電極１４に接続されている。従って、貫通導体１９は、ビアホール電極１５〜１８と同様に、グラウンド電位に接続されている。本実施形態では、貫通孔８ａが設けられているため、貫通孔８ａにより、共振器電極８において生じる２つの共振の結合度を調整することが可能とされている。すなわち、貫通孔８ａの形状及び大きさなどを調整することにより、デュアルモード・バンドパスフィルタを構成するための結合される２つの共振の結合度を調整することができる。なお、貫通導体１９は貫通孔８ａの内部であり、共振器電極８に電気的に接続されなければどこに配置されても構わない。チップ本体２の側面２ｃ，２ｄ上の導電膜６，７と、グラウンド電極１３，１４とが形成されているため、チップ本体２が導波管として機能した場合に発生する導波管モードによる共振ピークを高周波側にシフトさせる機能を貫通導体１９が有している。これにより、フィルタのスプリアス特性を改善することができる。【００４７】
上述したチップ本体２の外表面に形成されている入力端子電極４、出力端子電極５、導電膜６，７、方向識別用マーカ３は、適宜の導電性材料により形成することができる。このような導電性材料としては、Ａｇ、Ｃｕ、Ａｌ、Ｐｔなどの金属もしくは合金を挙げることができる。また、外表面に形成されるこれらの導電膜や電極は、これらの導電性材料を塗布し、焼き付けることにより、あるいはスパッタリングやメッキ等の薄膜形成法により付与することができる。【００４８】
また、上記チップ本体２の内部に形成されている共振器電極８、入力電極１１及び出力電極１２並びにビアホール電極１５〜１８及び貫通導体１９などについても、上述した適宜の導電性材料により形成することができる。これらの内部に形成される電極については、誘電体層を積層してなるチップ本体が、セラミックス一体焼成技術により得られる場合には、導電ペーストを、これらの電極を形成するように印刷もしくは充填しておき、セラミックスの焼成時に、セラミックスと一体に焼き付けることにより形成され得る。【００４９】
なお、導電膜６，７の、チップ本体２の上面及び下面に延長されている部分は特に設けられずともよい。【００５０】
本実施形態のチップ型フィルタ部品の等価回路を図４に示す。【００５１】
本実施形態では、上記共振器電極８において結合される２つの共振によるデュアルモード・バンドパスフィルタが主たるフィルタ部２１として形成されている。そして、フィルタ部２１に、λ／２共振器２２，２３とが結合容量Ｃｅで結合されている。また、λ／２共振器２２と２３は結合容量Ｃｐで結合されるフィルタで構成されている。ここで、λ／２共振器は、上記第２電極部１１ｂ，１２ｂにより形成されており、結合容量Ｃｐは、前述した入力電極１１と出力電極１２の第１の端部１１ｂ３，１２ｂ３間で取り出される静電容量である。【００５２】
また、図４における容量Ｃａ及び容量Ｃｂは、入力電極１１及び出力電極１２とグラウンド電位との間で生じる静電容量である。具体的には、第２電極部１１ｂの第２細幅部１１ｂ４とビアホール電極１５に接続されており、かつ第２電極部１１ｂと同一平面上の電極パッド１５ａとの間の容量が静電容量Ｃａであり、第２電極部１２ｂの第２細幅部１２ｂ４の端部とビアホール電極１７に接続されており、かつ第２電極部１２ｂと同一平面上の電極パッド１７ａとの間で取り出される容量が容量Ｃｂである。【００５３】
本実施形態の特徴は、上記λ／２共振器と結合容量Ｃｐからなるバンドパスフィルタがデュアルモード・バンドパスフィルタからなる主たるフィルタ部に並列接続されており、それによって、所望でないスプリアスの軽減が図られていることにある。これを、より具体的に説明する。【００５４】
前述したように、共振器電極８を囲む筒状体のような形状となるようにグラウンド電極が形成されている場合、導波管モードによる共振がスプリアスとして現れる。本実施形態では、このスプリアスが、上記図４に示したλ／２共振器２２，２３と結合容量Ｃｐとからなるバンドパスフィルタの付加により抑制される。【００５５】
すなわち、本実施形態では、第２電極部１１ｂ，１２ｂの電極長さｌは、共振器電極８の共振周波数よりも低い周波数に相当する波長の１／２の長さとされている。従って、主たるフィルタ部の通過帯域の低周波数側に、上記λ／２共振器の電極長さｌに相当する共振ｆ０が発生し、主たるフィルタ部の通過帯域の高周波側にその２倍波ｆ０の共振が生じる。共振ｆ０と、２倍波の共振２ｆ０との間の周波数帯域は、上記λ／２共振器と結合容量Ｃｐとからなるバンドパスフィルタの減衰域になる。【００５６】
従って、主たるフィルタ部の通過帯域が該減衰域となるように、上記のようにバンドパスフィルタの共振器長すなわちλ／２の共振器の波長λが選ばれていることになるため、主たるフィルタ部の通過帯域もしくはその近傍における上記導波管モードによる不要スプリアスを効果的に軽減することができる。【００５７】
なお、本実施形態では、上記のように、第２電極部１１ｂ，１２ｂの電極長さが、共振器電極８の共振周波数よりも低い周波数に相当する波長の１／２の長さとされていたが、該電極長さは、共振器電極８の共振周波数よりも高い周波数に相当する波長の１／２の長さとされていてもよい。その場合においても、主たるフィルタの通過帯域が、上記のようにして付加されるバンドパスフィルタの減衰域となるため、同様に、導波管モードに起因する不要スプリアスを軽減することができる。【００５８】
もっとも、好ましくは、本実施形態のように、上記入力電極１１及び出力電極１２の長さを、共振器電極８の共振周波数よりも低い周波数に相当する波長の１／２の長さとすることが望ましい。それによって、上記のように、共振ｆ０と、２倍波の共振２ｆ０との間に該バンドパスフィルタの減衰域を形成することができ、導波管モードによるスプリアスを効果的に軽減することができる。【００５９】
また、本実施形態では、入力電極１１及び出力電極１２の第２の端部と、グラウンド電位との間に上記容量Ｃａ，Ｃｂが形成されているので、λ／２共振器である第２電極部１１ｂ，１２ｂの電極長さを短くすることができ、それによって、第２電極部１１ｂ，１２ｂの設計の自由度を高めることができる。また、チップ型フィルタ部品１の小型を進めることができる。【００６０】
本実施形態のチップ型フィルタ部品１において、上記導波管モードによるスプリアスを軽減することができることを具体的な実験例に基づき説明する。【００６１】
図５は、本実施形態のチップ型フィルタ部品１の反射特性及び通過特性を示す図である。実線が反射特性を、破線が通過特性を示す。通過特性から明らかなように、中心周波数である２６ＧＨｚよりも低周波側に矢印Ｃで示す減衰極が形成されている。この減衰極が、上記λ／２共振器とＣｐで形成されたバンドパスフィルタにより付加されるものである。また、通過特性は、３２ＧＨｚまで導波管モードに起因するスプリアスが軽減されている。これを、図６〜図１３を参照しつつより詳細に説明する。【００６２】
図６は、比較のために用意したチップ型共振部品を示す模式的分解斜視図である。このチップ型共振部品１１０１では、上記チップ型フィルタ部品１から共振器電極８、ビアホール電極１５〜１８及び貫通導体１９を削除した構成である。また、フィルタ部品１の入力電極１１と出力電極１２から第２細幅部１１ｂ４と１２ｂ４を取り除いた構成である。つまり、入力電極１１１１及び出力電極１１１２において、第２電極部１１１１ｂ，１１１２ｂが、第１電極部１１１１ａ，１１１２ａに連ねられている中央部１１１１ｂ１，１１１２ｂ１と、第１細幅部１１１１ｂ２，１１１２ｂ２のみを有する。その他の点については、上記実施例のチップ型フィルタ部品１と同様に構成されている。【００６３】
本チップ型共振部品１１０１の通過特性及び反射特性を図７に示す。実線が通過特性を、破線が反射特性を示す。【００６４】
ここでは、共振器電極８及びλ／２共振器が形成されていないため、チップ型フィルタ部品１におけるグラウンド電極からなる筒状体と入出力電極との形状によるスプリアスの特性が現れることになる。【００６５】
図７から明らかなように、上記導波管モードに起因するスプリアスの減衰量を２０ｄＢ以上にするには、使用し得る周波数帯は２０ＧＨｚ以下となることがわかる。【００６６】
次に、比較のために、図８に分解斜視図で示すチップ型共振部品１１４１を用意した。この共振部品１１４１では、図６に示したチップ型共振部品１１０１に加えて、さらに上下のグラウンド電極を結ぶ複数のビアホール電極１５〜１８と、貫通導体１９を設けた。その他の点については、図６に示したチップ型共振部品１１０１と同様である。【００６７】
ここでは、チップ形状に起因する共振すなわち導波管モードに起因する共振を低減するために、電界強度が強い部分に、上記ビアホール電極１５〜１８及び貫通導体１９を形成した。このようにして得られたチップ型共振部品１１４１の通過特性及び反射特性を図９に示す。図９から明らかなように、２０ｄＢ以上の応答の周波数帯域が２７ＧＨｚにシフトすることがわかる。すなわち、スプリアスとなる応答を、２７ＧＨｚ付近にシフトさせ得ることがわかる。特許文献２に記載のようなスプリアス抑圧効果を用いた場合、図９の場合と同様に、形状に起因するスプリアスを軽減することができる。しかしながら、このようなスプリアス軽減方法には限界があった。【００６８】
他方、図１０は、上記実施形態のチップ型共振部品と同様に、λ／２共振器を入力電極及び出力電極で形成した構造を有する比較例としてのチップ型共振部品の分解斜視図である。このチップ型共振部品１１６１では、図８に示した構造に加えて、第２電極部１１ｂ，１２ｂにより、さらにλ／２共振器がチップ型フィルタ部品１の第２電極部１１ｂ，１２ｂの場合と同様にして構成されている。従って、言い換えれば、共振器電極８が設けられていないことを除いては、チップ型フィルタ部品１と同様に構成されている。【００６９】
すなわち、入力電極１１と出力電極１２の第１の端部間において結合容量Ｃｐが形成されており、かつ第２電極部１１ｂ，１２ｂが前述したλ／２共振器を構成しており、それによって、バンドパスフィルタが構成されている。【００７０】
上記チップ型共振部品１１６１の通過特性及び反射特性を図１１に示す。実線が反射特性を、破線が通過特性を示す。【００７１】
図１１から明らかなように、上記のようにして形成されるバンドパスフィルタの共振ｆ０が矢印Ｄで示す位置に、その２倍波の共振２ｆ０が矢印Ｅで示す位置に現れる。従って、図１１のＦで示す帯域において、スプリアスによる応答を抑制し得ることがわかる。すなわち、２１ＧＨｚ付近にλ／２共振器を有するバンドパスフィルタの１つの通過域が現れ、また３３ＧＨｚ付近にその高次モードによる共振が現れる。そのため、スプリアスレベルが２０ｄＢ以上の範囲は、１９ＧＨｚ以下の周波数域と、２２〜３１ＧＨｚの周波数域Ｆとなる。【００７２】
そこで、上記チップ型フィルタ部品１では、主たるフィルタ部の通過帯域が２２〜３１ＧＨｚの範囲内に位置しているため、上記チップ型フィルタ部品１では、λ／２共振器と上記結合容量Ｃｐとからなるバンドパスフィルタの付加により、導波管モードによるスプリアスを効果的に抑圧し、良好な減衰特性の得られることがわかる。よって、これまで実現が困難であった、中心周波数が２７ＧＨｚ以上のチップ型フィルタ部品を提供することが可能となった。【００７３】
なお、上記図５に示したチップ型フィルタ部品１の周波数特性は実測値であるのに対し、図７、図９及び図１１に示した各チップ型共振部品の周波数特性はシミュレーションによる結果である。図１２及び図１３は、これに対して、上記チップ型フィルタ部品１１４１，１１６１の周波数特性の実測値である。すなわち、図１２及び図１３に示す特性は、それぞれ、図９及び図１１に示したシミュレーションによる特性に対応する実測値である。【００７４】
図１２では、スプリアスが現れる周波数域が２６ＧＨｚ以下の帯域であったのに対し、図１３では、２０ｄＢ以上のレベルのスプリアスが現れる周波数範囲は１６ＧＨｚ以下の周波数域と、１８〜３６ＧＨｚの周波数域となり、２４〜３０ＧＨｚ付近を通過帯域とする主たるフィルタ部や共振器を構成するのに好適であることがわかる。【００７５】
また、上述したように、上記λ／２共振器と結合容量Ｃｐで構成されるバンドパスフィルタはトラップフィルタの機能も果たすため、主たるフィルタ部の通過帯域外に減衰極を１つ追加することができ、それによっても減衰特性を改善することができる。【００７６】
なお、上記実験例では、２０ｄＢ以上の応答を抑圧すべきスプリアスとしているが、抑圧量はこれに限定されるものではなく、用途に応じて適宜選択されればよい。すなわち、用途によっては、１０ｄＢ以上のスプリアスを抑圧すべきスプリアスとしてもよく、３０ｄＢ以上の応答を抑圧すべきスプリアスとしてもよい。用途に応じて、抑圧すべきスプリアスのレベルは変わり、またそれによって、使用し得る周波数帯も変わるが、上記実施形態のように、λ／２共振器を入出力電極で構成し、かつ結合容量Ｃｐを付加してバンドパスフィルタを構成することにより、同様に、主たるフィルタ部の通過帯域におけるスプリアスを効果的に軽減することができるとともに、減衰特性を改善することができる。【００７７】
また、本実施形態のチップ型フィルタ部品１では、デュアルモード・バンドパスフィルタにより主たるフィルタ部が構成されており、この場合、共振器電極において、互いに直交する２つの共振が結合される。従って、減衰量の拡大を図るには、デュアルモード・バンドパスフィルタを多段構成とする必要があるが、本実施形態によれば、多段構成を採用せずとも、上記入力側及び出力側に追加されるバンドパスフィルタにより減衰特性を改善することができるので、大型化を招くことなく帯域外減衰量を拡大することができる。【００７８】
また、本実施形態では、第２電極部１１ｂ，１２ｂとして、λ／２共振器を変形して用いていたが、上述した主たるフィルタ部の通過帯域における形状に起因するスプリアスを抑圧するのが目的であるため、λ／２共振器ではなく、他のＬＣ共振器を構成するように入出力電極を形成してもよい。この場合には、入力電極及び出力電極により形成されるバンドパスフィルタは、主たる共振器やフィルタに対し並列に接続されるように形成することが必要である。【００７９】
また、第１の実施形態のチップ型フィルタ部品１では、入力電極１１及び出力電極１２の第１電極部１１ａ，１２ａは、チップ本体２内を貫通するビアホール電極により形成されていたが、図１４（ａ），（ｂ）に示す変形例のように、チップ本体２の積層方向に延びる第１電極部１１ａ，１２ａを、第１の端面２ｅ及び第２の端面２ｆに形成してもよい。ここでは、第１電極部１１ａ，１２ａが、端面２ｅ，２ｆ中央において積層方向に延ばされており、図１５に示すように、第２電極部１１ｂ，１２ｂが端面２ｅ，２ｆに引き出されて、第１電極部１１ａ，１２ａに電気的に接続されている。このように、本発明における入力電極１１及び出力電極１２を第１電極部１１ａ，１２ａは、端面２ｅ，２ｆ上形成されていてもよい。【００８０】
また、上記実施形態では、筒状体を形成しているグラウンド電極として、チップ本体２に埋設されたグラウンド電極１３，１４が用いられていたが、図１４及び図１５に示す変形例のように、チップ本体２の上面２ａ、下面２ｂ及び一対の側面２ｃ，２ｄを覆うようにグラウンド電極４１を形成してもよい。すなわち、筒状体を形成しているグラウンド電極部分は、チップ本体２の上面、下面及び一対の側面に平行な面を有する筒状体であればよく、そのうち少なくとも１つの筒状体面が第１の実施形態のようにチップ本体内に埋設されていてもよい。また、本変形例のように、グラウンド電極がチップ本体２の上面２ａ、下面２ｂ及び一対の側面２ｃ，２ｄに形成されていてもよい。【００８１】
上記実施形態では、主たるフィルタ部は、貫通孔８ａを有する共振器電極８を用いたデュアルモード・バンドパスフィルタであるが、本発明は、主たるフィルタ部がデュアルモード・バンドパスフィルタである必要は必ずしもなく、他の共振器またはフィルタであってもよい。【００８２】
図１６は、本発明の第２の実施形態に係るチップ型フィルタ部品を説明するための図であり、（ａ）〜（ｊ）は、該チップ型フィルタ部品の平面図及びチップ型フィルタ部品のチップ本体内の異なる高さ位置の模式的平面断面図である。【００８３】
ここでは、チップ本体２の側面２ｃ，２ｄから上面及び下面に至るように、導電膜６，７が第１の実施形態の場合と同様に形成されている。そして、上面２ａの次の高さ位置においては、グラウンド電極１３が形成されており、該グラウンド電極１３の下方の高さ位置において、λ／２共振器電極５２，５３がギャップを隔てて対向されている。λ／２共振器電極５２，５３により、中心周波数が１０〜３０ＧＨｚ付近にある帯域通過フィルタとしての特性が得られる多段フィルタが構成されている。上記λ／２共振器電極５２，５３は、矩形の誘電体層の短辺方向に延びる電極本体部５２ａ，５３ａと、電極本体部５２ａ，５３ａの一端において相手方のλ／２共振器電極５３または５２側に屈曲されて延ばされている容量ユニットの一部としての突起部５２ｂ，５３ｂとを有する。【００８４】
また、λ／２共振器電極５２，５３間においては、ビアホール導体５４が配置されている。ビアホール導体５４は、積層方向に延ばされており、ビアホール導体５４の上端がグラウンド電極１３に電気的に接続されており、下端がグラウンド電極１４に電気的に接続されている。【００８５】
グラウンド電極１３，１４は、それぞれ、チップ本体２の幅方向両端に至っている。従って、λ／２共振器電極５２，５３とビアホール導体５４とで構成された多段フィルタ部を囲むように導電膜６，７及びグラウンド電極１３，１４からなる筒状体が配置されている。よって、本実施形態においても、筒状体の形状のグラウンド電極がチップ本体２とともに導波管として作用し、該導波管モードに起因するスプリアスが現れるおそれがある。【００８６】
しかしながら、本実施形態においても、λ／２共振器電極５２，５３を有する主たるフィルタ部に結合されている入出力電極６１，６２が上記導波管モードによるスプリアスを軽減するバンドパスフィルタを構成している。すなわち、入力電極６１及び出力電極６２は、ビアホール電極からなり、チップ本体２の積層方向に延びる第１電極部６１ａ，６２ａを有する。【００８７】
第１電極部６１ａ，６２ａの下端が、入力端子電極４及び出力端子電極５に連ねられている。第１電極部６１ａ，６２ａの上端が、上記実施形態の第２電極部１１ｂ，１２ｂと同様に構成された第２電極部６１ｂ，６２ｂの６１ｂ１，６２ｂ１に接続されている。すなわち、第２電極部６１ｂ，６２ｂは、上記λ／２共振器電極５２，５３からなるフィルタ部に結合される結合部である第１の端部６１ｂ２，６２ｂ２とを有する。【００８８】
第１の端部６１ｂ２と第１の端部６２ｂ２とがギャップを隔てて対向されており、この部分で結合容量Ｃｐが形成される。また、入力電極６１及び出力電極６２においては、上記第２電極部６１ｂ，６２ｂの電極長さを波長λとするλ／２共振器が構成されている。このλ／２共振器と結合容量Ｃｐとによりバンドパスフィルタが構成され、該バンドパスフィルタにより、λ／２共振器電極５２，５３からなる主たるフィルタ部の通過帯域における導波管モードによるスプリアスの影響を軽減することが可能とされている。すなわち、λを、上記主たるフィルタ部の共振周波数の波長と異ならせることにより、第１の実施形態と同様に、形状に起因する導波管モードによるスプリアスを効果的に軽減することができる。
【図１】
2009060696.tif 000003
【図２】
2009060696.tif 000004
【図３】
2009060696.tif 000005
【図４】
2009060696.tif 000006
【図５】
2009060696.tif 000007
【図６】
2009060696.tif 000008
【図７】
2009060696.tif 000009
【図８】
2009060696.tif 000010
【図９】
2009060696.tif 000011
【図１０】
2009060696.tif 000012
【図１１】
2009060696.tif 000013
【図１２】
2009060696.tif 000014
【図１３】
2009060696.tif 000015
【図１４】
2009060696.tif 000016
【図１５】
2009060696.tif 000017
【図１６】
2009060696.tif 000018
【図１７】
2009060696.tif 000019
【国際調査報告】
2009060696.tif 000020
2009060696.tif 000021
2009060696.tif 000022
2009060696.tif 000023