(57)【要約】  第１及び第２の可変容量回路１２０及び１３０と、第１及び第２の容量スイッチ回路１４０及び１５０とを備える。第１の可変容量回路１２０には制御電位Ｖｔが、第１及び第２の容量スイッチ回路１４０及び１５０には制御信号Ｆｓｅｌ２及びＦｓｅｌ３が、固定的に印加される。第２の可変容量回路１３０には、制御信号Ｆｓｅｌ２及びＦｓｅｌ３が共にローレベルとなる場合には制御信号Ｆｓｅｌ１が、それ以外の場合には制御電位Ｖｔが、印加される。この制御により、高い周波数の可変範囲が、上側周波数を基準とする可変範囲と下側周波数を基準とする可変範囲との２つに分離され、高い周波数の可変範囲を狭くすることなく、周波数感度を抑えることができる。
2009119042.tif 000002
【特許請求の範囲】
【請求項１】
インダクタを有するインダクタ回路と、
それぞれ可変容量素子を有する複数の可変容量回路と、
少なくとも１つの容量スイッチ回路と、
負性抵抗回路と、
前記複数の可変容量回路及び前記少なくとも１つの容量スイッチ回路に、制御電位及び制御信号を印加する周波数感度制御部とを備え、
前記インダクタ回路、前記複数の可変容量回路、前記少なくとも１つの容量スイッチ回路、及び前記負性抵抗回路が、並列に接続され、
前記周波数感度制御部は、
前記複数の可変容量回路の少なくとも１つに、発振周波数をフィードバック制御するための制御電位を固定的に印加し、
前記複数の可変容量回路の他の少なくとも１つに、前記少なくとも１つの容量スイッチ回路に印加される少なくとも１つの制御信号に基づいて、前記制御電位及び制御信号のいずれかを切り替えて印加することを特徴とする、電圧制御発振器。
【請求項２】
前記周波数感度制御部は、前記少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせないローレベルの制御信号が印加された場合に、前記複数の可変容量回路の他の少なくとも１つに前記制御信号を印加することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項３】
前記周波数感度制御部は、前記少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせるハイレベルの制御信号が印加された場合に、前記複数の可変容量回路の全てに前記制御電位を印加することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項４】
前記複数の可変容量回路の他の少なくとも１つに印加される前記制御信号は、ローレベルとハイレベルの２種類の電位であることを特徴とする、請求項２に記載の電圧制御発振器。
【請求項５】
前記複数の可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳで構成されていることを特徴とする、請求項１に記載の電圧制御発振器。
【請求項６】
請求項１に記載の電圧制御発振器を備えた、ＰＬＬ回路。
【請求項７】
請求項１に記載の電圧制御発振器を備えた、無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機器の局部発振信号の生成等に用いられる電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器に関する。
【背景技術】
【０００２】
電圧制御発振器は、無線通信機器の局部発振信号を発生させる手段として広く使用されている。この電圧制御発振器は、高周波ＩＣとして製造される場合、半導体製造プロセスで生じる構成要素のばらつきを吸収するため、発振周波数の範囲を広くする必要があった。また、近年では異なる周波数帯を使用する通信システムに対応するため、電圧制御発振器の発振周波数を、広い周波数範囲で調整できる必要が生じている。【０００３】
図１３は、発振周波数の範囲を広くした従来の電圧制御発振器１ｄの構成例を示す図である（例えば、特許文献１）。図１３において、従来の電圧制御発振器１ｄは、インダクタ３からなるインダクタ回路と、可変容量素子４からなる第１の可変容量回路と、可変容量素子５からなる第２の可変容量回路と、可変容量素子６からなる第３の可変容量回路と、トランジスタ９からなる負性抵抗回路と、バイアス回路１６と、スイッチ５４及び５５を備える。インダクタ回路、第１〜第３の可変容量回路、及び負性抵抗回路は、互いに並列接続されて発振回路を構成する。【０００４】
この従来の電圧制御発振器１ｄは、並列に設けられた２つ可変容量素子５及び６のうち、少なくとも一方の容量値制御端子の接続先をスイッチ５４又は５５によって切り替える。これにより、切り替えた接続先に応じて異なる発振周波数範囲をカバーして、周波数制御電位に対する発振周波数の変化率を示す周波数感度を小さく抑えた複数種類の発振周波数特性を得ている。
【特許文献１】特開２００７−１０４１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の電圧制御発振器１ｄは、広い発振周波数範囲をカバーするためにスイッチ５４及び５５を切り替えて制御する対象が、全て可変容量素子５及び６である。このため、次の問題を有している。【０００６】
第１に、可変容量素子を固定容量として使用する場合、可変容量素子５及び６に印加される電圧を０Ｖ又はＶｄｄにしても共振ライン側の発振振幅によって、可変容量素子の両端電位差は容量が変化する領域に達する。このため、電源電圧や制御電位にノイズが加わった場合に、位相雑音特性が劣化してしまうという問題がある。よって、固定容量として使用する可変容量素子の数は、できるだけ少なくする方が望ましい。【０００７】
第２に、図１４に示すように、ＭＯＳトランジスタを用いた可変容量素子（図中の点線）は、容量スイッチ回路（図中の実線）と比較して容量の変化比が小さい。このため、全て可変容量素子を用いた電圧制御発振器は、容量スイッチ回路を含んだ電圧制御発振器と比較して、周波数可変範囲が狭くなるという問題がある。よって、容量スイッチ回路を有効に使用することが望ましい。【０００８】
それ故に、本発明の目的は、位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御することが可能な電圧制御発振器、並びにその電圧制御発振器を用いたＰＬＬ回路及び無線通信機器を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、電圧制御発振器、並びにその電圧制御発振器を用いたＰＬＬ回路及び無線通信機器に向けられている。そして、上記目的を達成するために、本発明の電圧制御発振器は、インダクタを有するインダクタ回路と、それぞれ可変容量素子を有する複数の可変容量回路と、少なくとも１つの容量スイッチ回路と、負性抵抗回路と、複数の可変容量回路及び少なくとも１つの容量スイッチ回路に、制御電位及び制御信号を印加する周波数感度制御部とを備える。このインダクタ回路、複数の可変容量回路、少なくとも１つの容量スイッチ回路、及び負性抵抗回路は、並列に接続される。周波数感度制御部は、複数の可変容量回路の少なくとも１つに、発振周波数をフィードバック制御するための制御電位を固定的に印加し、複数の可変容量回路の他の少なくとも１つに、少なくとも１つの容量スイッチ回路に印加される少なくとも１つの制御信号に基づいて、制御電位及び制御信号のいずれかを切り替えて印加する。【００１０】
この構成において、周波数感度制御部は、少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせないローレベルの制御信号が印加された場合に、複数の可変容量回路の他の少なくとも１つに制御信号を印加することが、好ましい。また、周波数感度制御部は、少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせるハイレベルの制御信号が印加された場合に、複数の可変容量回路の全てに制御電位を印加することが、好ましい。なお、複数の可変容量回路の他の少なくとも１つに印加される制御信号は、ローレベルとハイレベルの２種類の電位である。また、好ましくは、ｎ個の可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳで構成されている。
【発明の効果】
【００１１】
本発明によれば、位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】図１は、本発明の第１の実施形態に係る電圧制御発振器１０１の構成例を示す図
【図２Ａ】図２Ａは、従来の電圧制御発振器の周波数特性を説明する図
【図２Ｂ】図２Ｂは、従来の電圧制御発振器の周波数感度特性を説明する図
【図３Ａ】図３Ａは、第１の実施形態の電圧制御発振器１０１による周波数特性を説明する図
【図３Ｂ】図３Ｂは、第１の実施形態の電圧制御発振器１０１による周波数感度特性を説明する図
【図４】図４は、第１の実施形態における周波数感度制御部１８０の詳細な構成を示す図
【図５】図５は、本発明の第２の実施形態に係る電圧制御発振器１０２の構成例を示す図
【図６Ａ】図６Ａは、第２の実施形態の電圧制御発振器１０２による周波数特性を説明する図
【図６Ｂ】図６Ｂは、第２の実施形態の電圧制御発振器１０２による周波数感度特性を説明する図
【図７】図７は、第２の実施形態における周波数感度制御部１８０の詳細な構成を示す図
【図８Ａ】図８Ａは、本発明の第３の実施形態に係る電圧制御発振器１０３の構成を示す図
【図８Ｂ】図８Ｂは、図８Ａの周波数感度制御部１８０内部の詳細な接続を示す図
【図８Ｃ】図８Ｃは、図８Ａの周波数感度制御部１８０内部の他の詳細な接続を示す図
【図９Ａ】図９Ａは、第３の実施形態の電圧制御発振器１０３による周波数特性を説明する図
【図９Ｂ】図９Ｂは、第３の実施形態の電圧制御発振器１０３による周波数感度特性を説明する図
【図１０Ａ】図１０Ａは、本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｂ】図１０Ｂは、本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｃ】図１０Ｃは、本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｄ】図１０Ｄは、本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｅ】図１０Ｅは、本発明の電圧制御発振器に使用可能な他の容量スイッチ回路を説明する図
【図１１】図１１は、本発明の電圧制御発振器を用いたＰＬＬ回路３００の構成を示す図
【図１２】図１２は、図１１のＰＬＬ回路を用いた無線通信機器の構成を示す図
【図１３】図１３は、従来の電圧制御発振器１ｄの構成を示す図
【図１４】図１４は、従来の電圧制御発振器１ｄの問題点を説明するための図
【符号の説明】
【００１３】
１０１〜１０３、３０３  電圧制御発振器
１１０  インダクタ回路
１１１、１１２  インダクタ
１２０、１３０、１３５  可変容量回路
１２１、１２２、１３１、１３２、１３６、１３７  可変容量素子
１４０、１５０  容量スイッチ回路
１４１、１４２、１５１、１５２  容量
１４３、１５３、１６１、１６２  トランジスタ
１６０  負性抵抗回路
１７０  電流源
１８０  周波数感度制御部
３００  ＰＬＬ回路
３０１  位相比較器
３０２  ループフィルタ
３０４  分周器
４００  無線通信機器
４０１  アンテナ
４０２  電力増幅器
４０３  変調器
４０４  スイッチ
４０５  低雑音増幅器
４０６  復調器
【発明を実施するための最良の形態】
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電圧制御発振器１０１の構成例を示す図である。ただし、バイアス回路等は省略してある。図１において、第１の実施形態の電圧制御発振器１０１は、インダクタ回路１１０と、第１の可変容量回路１２０と、第２の可変容量回路１３０と、第１の容量スイッチ回路１４０と、第２の容量スイッチ回路１５０と、負性抵抗回路１６０と、電流源１７０と、周波数感度制御部１８０とを備える。インダクタ回路１１０、第１の可変容量回路１２０、第２の可変容量回路１３０、第１の容量スイッチ回路１４０、第２の容量スイッチ回路１５０、及び負性抵抗回路１６０は、互いに並列接続されて発振回路を構成する。【００１５】
インダクタ回路１１０は、直列に接続されたインダクタ１１１及び１１２で構成され、インダクタ１１１とインダクタ１１２との接続点には、電源電位Ｖｄｄが供給される。負性抵抗回路１６０は、２つのトランジスタ１６１及び１６２が互いにクロスカップリングされた構成である。このトランジスタ１６１及び１６２は、ＭＯＳトランジスタ又はバイポーラトランジスタが適している。【００１６】
第１の可変容量回路１２０は、直列に接続された可変容量素子１２１及び１２２で構成され、可変容量素子１２１と可変容量素子１２２との接続点Ａには、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。第２の可変容量回路１３０は、直列に接続された可変容量素子１３１及び１３２で構成され、可変容量素子１３１と可変容量素子１３２との接続点Ｂには、周波数感度制御部１８０を介して制御電位Ｖｔ又は制御信号Ｆｓｅｌ１が印加される。可変容量素子１２１、１２２、１３１、及び１３２は、ＣＭＯＳプロセスで用いられるゲート容量を利用した可変容量素子である。【００１７】
第１の容量スイッチ回路１４０は、ＭＯＳトランジスタ１４３と、ＭＯＳトランジスタ１４３のドレイン及びソースにそれぞれ接続される容量１４１及び１４２とで構成され、ＭＯＳトランジスタ１４３のゲートには、制御信号Ｆｓｅｌ２が印加される。第２の容量スイッチ回路１５０は、ＭＯＳトランジスタ１５３と、ＭＯＳトランジスタ１５３のドレイン及びソースにそれぞれ接続される容量１５１及び１５２とで構成され、ＭＯＳトランジスタ１５３のゲートには、制御信号Ｆｓｅｌ３が印加される。第１及び第２の容量スイッチ回路１４０及び１５０は、バンド切り替え回路を構成する。【００１８】
次に、上記のように構成された第１の実施形態に係る電圧制御発振器１０１における具体的な動作の一例を、さらに図２Ａ〜図９Ｂを用いて説明する。【００１９】
まず、第１の可変容量回路１２０の接続点Ａ及び第２の可変容量回路１３０の接続点Ｂの両方に、制御電位Ｖｔが固定的に印加されている場合を考える。この場合、電圧制御発振器１０１の周波数可変範囲は、第１の容量スイッチ回路１４０に印加される制御信号Ｆｓｅｌ２のハイレベル（論理値１）／ローレベル（論理値０）と、第２の容量スイッチ回路１５０に印加される制御信号Ｆｓｅｌ３のハイレベル（論理値１）／ローレベル（論理値０）との組み合わせで得られる、４つの周波数範囲ａ（論理値００）、ｂ（論理値０１）、ｃ（論理値１０）、及びｄ（論理値１１）に基づいて決定される（図２Ａ）。このハイレベルとローレベルは、電源電圧（＝Ｖｄｄ）とグランド電圧（＝０Ｖ）が適している。【００２０】
しかし、この場合の電圧制御発振器１０１の周波数感度は、低い周波数範囲では感度が低く、高い周波数範囲で感度が高くなるという課題がある（図２Ｂ）。つまり、電圧制御発振器１０１の発振周波数ｆは、インダクタ回路１１０のインダクタンス値Ｌ、可変容量回路１２０及び１３０による可変容量値Ｃｖ、容量スイッチ回路１４０及び１５０の容量や負性抵抗回路１６０等で発生する寄生容量による固定容量値Ｃｃを用いて、次式で表される。
ｆ＝１／（２π×√（Ｌ×（Ｃｖ＋Ｃｃ）））
ここで、インダクタンス値Ｌは、一定である。また、固定容量値Ｃｃは、４つの周波数範囲ａ〜ｄで異なり、発振周波数が最も高い周波数範囲ａが最も小さく、発振周波数が最も低い周波数範囲ｄが最も大きい。なお、可変容量値Ｃｖは、制御電位Ｖｔが一定であれば周波数範囲ａ〜ｄが変化しても、全て同じ値となる。このため、上式において、発振周波数ｆが最も低い周波数範囲ｄでは、可変容量値Ｃｖ対全容量値Ｃｃ＋Ｃｖの容量値比率Ｃｖ／（Ｃｃ＋Ｃｖ）が最も小さくなって周波数感度は低くなる。一方、発振周波数ｆが最も高い周波数範囲ａでは、容量値比率Ｃｖ／（Ｃｃ＋Ｃｖ）が最も大きくなって周波数感度は高くなる。【００２１】
そこで、本発明では、周波数感度制御部１８０によって、第１及び第２の容量スイッチ回路１４０及び１５０で選択された周波数範囲が高い時には、第２の可変容量回路１３０の接続点Ｂに印加する制御電位Ｖｔを制御信号Ｆｓｅｌ１に切り替える、すなわち第２の可変容量回路１３０を固定容量回路として機能させることで、第２の可変容量回路１３０をバンド切り替え回路として用いることを行う。【００２２】
周波数感度制御部１８０は、制御信号Ｆｓｅｌ２及びＦｓｅｌ３が共にローレベルとなる高い周波数範囲ａとなる場合に、第２の可変容量回路１３０の接続点Ｂに制御信号Ｆｓｅｌ１を印加して、ハイレベルとローレベルとを切り替える。この制御により、高い周波数の可変範囲ａが、上側周波数を基準とする可変範囲ａｈ（論理値０００）と下側周波数を基準とする可変範囲ａｌ（論理値００１）との２つに分離される（図３Ａ）。これにより、高い周波数の可変範囲ａを狭くすることなく、周波数感度を抑えることができる（図３Ｂ）。この実施例を実現するための周波数感度制御部１８０の具体的な回路例を、図４に示す。なお、図３Ａ及び図４に記載する“＊”は、論理値が１又は０のいずれでもよいことを示している。【００２３】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る電圧制御発振器１０２の構成例を示す図である。ただし、バイアス回路等は省略してある。図５において、第２の実施形態の電圧制御発振器１０２は、上記第１の実施形態の電圧制御発振器１０１に、第３の可変容量回路１３５を加えた構成である。【００２４】
第３の可変容量回路１３５は、直列に接続された可変容量素子１３６及び１３７で構成され、可変容量素子１３６と可変容量素子１３７との接続点Ｃには、周波数感度制御部１８０を介して制御電位Ｖｔ又は制御信号Ｆｓｅｌ１が印加される。この第２の実施形態では、周波数感度制御部１８０によって、第３の可変容量回路１３５の接続点Ｃに制御電位Ｖｔ又は制御信号Ｆｓｅｌ１が印加されることで、第３の可変容量回路１３５を可変容量回路としてだけではなく、さらにバンド切り替え回路として用いることを行う。【００２５】
周波数感度制御部１８０は、制御信号Ｆｓｅｌ２及びＦｓｅｌ３が共にローレベルとなる高い周波数範囲ａとなる場合に、第２の可変容量回路１３０の接続点Ｂに制御信号Ｆｓｅｌ１を印加して、ハイレベルとローレベルとを切り替える。この時、第３の可変容量回路１３５の接続点Ｃには、制御信号Ｆｓｅｌ１が印加される。また、周波数感度制御部１８０は、制御信号Ｆｓｅｌ２がハイレベルかつＦｓｅｌ３がローレベルとなる高い周波数範囲ｂとなる場合に、第３の可変容量回路１３５の接続点Ｃに制御信号Ｆｓｅｌ１を印加して、ハイレベルとローレベルとを切り替える。この時、第２の可変容量回路１３０の接続点Ｂには、制御電位Ｖｔが印加される。この制御により、周波数可変範囲ａが、上側周波数を基準とする可変範囲ａｈ（論理値０００）と下側周波数を基準とする可変範囲ａｌ（論理値００１）との２つに分離されると共に、周波数可変範囲ｂが、上側周波数を基準とする可変範囲ｂｈ（論理値０１０）と下側周波数を基準とする可変範囲ｂｌ（論理値０１１）との２つに分離される（図６Ａ）。これにより、高い周波数の可変範囲ａ及びｂを狭くすることなく、周波数感度を抑えることができる（図６Ｂ）。この実施例を実現するための周波数感度制御部１８０の具体的な回路例を、図７に示す。なお、図６Ａ及び図７に記載する“＊”は、論理値が１又は０のいずれでもよいことを示している。【００２６】
（第３の実施形態）
なお、図１及び図５で示した電圧制御発振器１０１及び１０２の構成は、一例に過ぎない。本発明の電圧制御発振器は、２つ以上の可変容量回路と少なくとも１つの容量スイッチ回路を含んだ構成であればよく、例えば図８Ａ〜図８Ｃに示す構成を用いれば次のような制御も可能である。【００２７】
１つの電圧制御発振器を用いて異なる周波数（ハイバンド、ローバンド）の信号を出力するような場合、一般的には電圧制御発振器から出力されるハイバンド信号を１／ｎ分周器を介してローバンド信号に変換する。この場合、１／ｎ分周器から出力されるローバンド信号の周波数感度と、電圧制御発振器から出力されるハイバンド信号の周波数感度とを、合わせておくことが好ましい。従って、このためには、ローバンド信号に関しては、電圧制御発振器から出力される時点で周波数感度をハイバンド信号のｎ倍にしておく必要がある。【００２８】
ｎ＝２における具体的な電圧制御発振器１０３の構成例を図８Ａに、周波数感度制御部１８０内部の具体的な接続を図８Ｂ及び図８Ｃに示す。これらの図に示すように、７つの可変容量回路ｍｏｓｖ０〜ｍｏｓｖ６と１つの容量スイッチ回路ｓｗとを組み合わせて、ハイバンドについては６つの周波数範囲に、ローバンドについては３つの周波数範囲に分離し、ハイバンドの周波数感度をローバンドの約１／２にすることができる（図９Ａ及び図９Ｂ）。【００２９】
なお、本発明の電圧制御発振器の可変容量回路には、図１等で示した構成以外にも、Ｉｎｖｅｒｓｉｏｎ型やＡｃｃｕｍｕｌａｔｉｏｎ型のＭＯＳトランジスタやＣ結合を用いた構成（図１０Ａ〜図１０Ｄ）を用いることも可能である。また、本発明の電圧制御発振器の容量スイッチ回路も、図１等で示した構成以外にも、図１０Ｅで示す構成を用いることも可能である。【００３０】
［電圧制御発振器を用いた構成例］
図１１は、本発明の第１〜第３の実施形態に係る電圧制御発振器１０１〜１０３を用いたＰＬＬ回路３００の構成例を示す図である。図１１において、ＰＬＬ回路３００は、位相比較器３０１と、ループフィルタ３０２と、本発明の電圧制御発振器３０３と、分周器３０４とを備える。【００３１】
位相比較器３０１は、入力される基準信号と、電圧制御発振器３０３の出力信号を分周器３０４で分周した信号とを比較する。位相比較器３０１から出力される信号は、ループフィルタ３０２を介して電圧制御発振器３０３に制御電位Ｖｔとして入力される。電圧制御発振器３０３は、制御電位Ｖｔに基づいて所望周波数の信号を出力する。この構成により、ＰＬＬ回路３００は、所望とされる周波数を固定（ロック）する。なお、分周器３０４の代わりにミキサを用いてもよいし、分周器３０４とミキサを併用してもよい。【００３２】
また、図１２は、上記ＰＬＬ回路３００を用いた無線通信機器４００の構成例を示す図である。図１２において、無線通信機器４００は、アンテナ４０１と、電力増幅器４０２と、変調器４０３と、スイッチ４０４と、低雑音増幅器４０５と、復調器４０６と、ＰＬＬ回路３００とを備える。【００３３】
無線信号を送信する場合、変調器４０３は、ＰＬＬ回路３００から出力される所望の高周波信号をベースバンド変調信号で変調して出力する。変調器４０３から出力される高周波変調信号は、電力増幅器４０２によって増幅され、スイッチ４０４を介してアンテナ４０１から放射される。無線信号を受信する場合、アンテナ４０１から受信された高周波変調信号は、スイッチ４０４を介して低雑音増幅器４０５に入力されて増幅され、復調器４０６に入力される。復調器４０６は、ＰＬＬ回路３００から出力される高周波信号によって、入力された高周波変調信号をベースバンド変調信号に復調する。なお、ＰＬＬ回路３００は、送信側及び受信側のそれぞれで用いてもよい。また、ＰＬＬ回路３００が変調器を兼ねてもよい。【００３４】
以上のように、本発明の電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器によれば、位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御することが可能となる。
【産業上の利用可能性】
【００３５】
本発明の電圧制御発振器は、無線通信機器の局部発振信号の生成等に利用可能であり、特に位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御する場合等に有用である。
【図１】
2009119042.tif 000003
【図２Ａ】
2009119042.tif 000004
【図２Ｂ】
2009119042.tif 000005
【図３Ａ】
2009119042.tif 000006
【図３Ｂ】
2009119042.tif 000007
【図４】
2009119042.tif 000008
【図５】
2009119042.tif 000009
【図６Ａ】
2009119042.tif 000010
【図６Ｂ】
2009119042.tif 000011
【図７】
2009119042.tif 000012
【図８Ａ】
2009119042.tif 000013
【図８Ｂ】
2009119042.tif 000014
【図８Ｃ】
2009119042.tif 000015
【図９Ａ】
2009119042.tif 000016
【図９Ｂ】
2009119042.tif 000017
【図１０Ａ】
2009119042.tif 000018
【図１０Ｂ】
2009119042.tif 000019
【図１０Ｃ】
2009119042.tif 000020
【図１０Ｄ】
2009119042.tif 000021
【図１０Ｅ】
2009119042.tif 000022
【図１１】
2009119042.tif 000023
【図１２】
2009119042.tif 000024
【図１３】
2009119042.tif 000025
【図１４】
2009119042.tif 000026
【手続補正書】
【提出日】平成21年8月3日(2009.8.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インダクタを有するインダクタ回路と
それぞれ可変容量素子を有する複数の可変容量回路と、
少なくとも１つの容量スイッチ回路と、
負性抵抗回路と、
前記複数の可変容量回路及び前記少なくとも１つの容量スイッチ回路に、制御電位及び制御信号を印加する周波数感度制御部とを備え、
前記インダクタ回路、前記複数の可変容量回路、前記少なくとも１つの容量スイッチ回路、及び前記負性抵抗回路が、並列に接続され、
前記周波数感度制御部は、
前記複数の可変容量回路における差動信号の仮想接地点に接続されており、
前記複数の可変容量回路の少なくとも１つに、発振周波数をフィードバック制御するための制御電位を固定的に印加し、
前記複数の可変容量回路の他の少なくとも１つに、前記少なくとも１つの容量スイッチ回路に印加される少なくとも１つの制御信号に基づいて、前記制御電位及び制御信号のいずれかを切り替えて印加することを特徴とする、電圧制御発振器。
【請求項２】
前記周波数感度制御部は、前記少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせないローレベルの制御信号が印加された場合に、前記複数の可変容量回路の他の少なくとも１つに前記制御信号を印加することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項３】
前記周波数感度制御部は、前記少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせるハイレベルの制御信号が印加された場合に、前記複数の可変容量回路の全てに前記制御電位を印加することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項４】
前記複数の可変容量回路の他の少なくとも１つに印加される前記制御信号は、ローレベルとハイレベルの２種類の電位であることを特徴とする、請求項２に記載の電圧制御発振器。
【請求項５】
前記複数の可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳで構成されていることを特徴とする、請求項１に記載の電圧制御発振器。
【請求項６】
請求項１に記載の電圧制御発振器を備えた、ＰＬＬ回路。
【請求項７】
請求項１に記載の電圧制御発振器を備えた、無線通信機器。
【手続補正書】
【提出日】平成21年11月25日(2009.11.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信機器の局部発振信号の生成等に用いられる電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器に関する。
【背景技術】
【０００２】
電圧制御発振器は、無線通信機器の局部発振信号を発生させる手段として広く使用されている。この電圧制御発振器は、高周波ＩＣとして製造される場合、半導体製造プロセスで生じる構成要素のばらつきを吸収するため、発振周波数の範囲を広くする必要があった。また、近年では異なる周波数帯を使用する通信システムに対応するため、電圧制御発振器の発振周波数を、広い周波数範囲で調整できる必要が生じている。
【０００３】
図１３は、発振周波数の範囲を広くした従来の電圧制御発振器１ｄの構成例を示す図である（例えば、特許文献１）。図１３において、従来の電圧制御発振器１ｄは、インダクタ３からなるインダクタ回路と、可変容量素子４からなる第１の可変容量回路と、可変容量素子５からなる第２の可変容量回路と、可変容量素子６からなる第３の可変容量回路と、トランジスタ９からなる負性抵抗回路と、バイアス回路１６と、スイッチ５４及び５５を備える。インダクタ回路、第１〜第３の可変容量回路、及び負性抵抗回路は、互いに並列接続されて発振回路を構成する。
【０００４】
この従来の電圧制御発振器１ｄは、並列に設けられた２つ可変容量素子５及び６のうち、少なくとも一方の容量値制御端子の接続先をスイッチ５４又は５５によって切り替える。これにより、切り替えた接続先に応じて異なる発振周波数範囲をカバーして、周波数制御電位に対する発振周波数の変化率を示す周波数感度を小さく抑えた複数種類の発振周波数特性を得ている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１０４１５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の電圧制御発振器１ｄは、広い発振周波数範囲をカバーするためにスイッチ５４及び５５を切り替えて制御する対象が、全て可変容量素子５及び６である。このため、次の問題を有している。
【０００７】
第１に、可変容量素子を固定容量として使用する場合、可変容量素子５及び６に印加される電圧を０Ｖ又はＶｄｄにしても共振ライン側の発振振幅によって、可変容量素子の両端電位差は容量が変化する領域に達する。このため、電源電圧や制御電位にノイズが加わった場合に、位相雑音特性が劣化してしまうという問題がある。よって、固定容量として使用する可変容量素子の数は、できるだけ少なくする方が望ましい。
【０００８】
第２に、図１４に示すように、ＭＯＳトランジスタを用いた可変容量素子（図中の点線）は、容量スイッチ回路（図中の実線）と比較して容量の変化比が小さい。このため、全て可変容量素子を用いた電圧制御発振器は、容量スイッチ回路を含んだ電圧制御発振器と比較して、周波数可変範囲が狭くなるという問題がある。よって、容量スイッチ回路を有効に使用することが望ましい。
【０００９】
それ故に、本発明の目的は、位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御することが可能な電圧制御発振器、並びにその電圧制御発振器を用いたＰＬＬ回路及び無線通信機器を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、電圧制御発振器、並びにその電圧制御発振器を用いたＰＬＬ回路及び無線通信機器に向けられている。そして、上記目的を達成するために、本発明の電圧制御発振器は、インダクタを有するインダクタ回路と、それぞれ可変容量素子を有する複数の可変容量回路と、少なくとも１つの容量スイッチ回路と、負性抵抗回路と、複数の可変容量回路及び少なくとも１つの容量スイッチ回路に、制御電位及び制御信号を印加する周波数感度制御部とを備える。このインダクタ回路、複数の可変容量回路、少なくとも１つの容量スイッチ回路、及び負性抵抗回路は、並列に接続される。周波数感度制御部は、複数の可変容量回路の少なくとも１つに、発振周波数をフィードバック制御するための制御電位を固定的に印加し、複数の可変容量回路の他の少なくとも１つに、少なくとも１つの容量スイッチ回路に印加される少なくとも１つの制御信号に基づいて、制御電位及び制御信号のいずれかを切り替えて印加する。
【００１１】
この構成において、周波数感度制御部は、複数の可変容量回路における差動信号の仮想接地点に接続されており、少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせないローレベルの制御信号が印加された場合に、複数の可変容量回路の他の少なくとも１つに制御信号を印加することが、好ましい。また、周波数感度制御部は、少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせるハイレベルの制御信号が印加された場合に、複数の可変容量回路の全てに制御電位を印加することが、好ましい。なお、複数の可変容量回路の他の少なくとも１つに印加される制御信号は、ローレベルとハイレベルの２種類の電位である。また、好ましくは、ｎ個の可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳで構成されている。
【発明の効果】
【００１２】
本発明によれば、位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１の実施形態に係る電圧制御発振器１０１の構成例を示す図
【図２Ａ】従来の電圧制御発振器の周波数特性を説明する図
【図２Ｂ】従来の電圧制御発振器の周波数感度特性を説明する図
【図３Ａ】第１の実施形態の電圧制御発振器１０１による周波数特性を説明する図
【図３Ｂ】第１の実施形態の電圧制御発振器１０１による周波数感度特性を説明する図
【図４】第１の実施形態における周波数感度制御部１８０の詳細な構成を示す図
【図５】本発明の第２の実施形態に係る電圧制御発振器１０２の構成例を示す図
【図６Ａ】第２の実施形態の電圧制御発振器１０２による周波数特性を説明する図
【図６Ｂ】第２の実施形態の電圧制御発振器１０２による周波数感度特性を説明する図
【図７】第２の実施形態における周波数感度制御部１８０の詳細な構成を示す図
【図８Ａ】本発明の第３の実施形態に係る電圧制御発振器１０３の構成を示す図
【図８Ｂ】図８Ａの周波数感度制御部１８０内部の詳細な接続を示す図
【図８Ｃ】図８Ａの周波数感度制御部１８０内部の他の詳細な接続を示す図
【図９Ａ】第３の実施形態の電圧制御発振器１０３による周波数特性を説明する図
【図９Ｂ】第３の実施形態の電圧制御発振器１０３による周波数感度特性を説明する図
【図１０Ａ】本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｂ】本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｃ】本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｄ】本発明の電圧制御発振器に使用可能な他の可変容量回路を説明する図
【図１０Ｅ】本発明の電圧制御発振器に使用可能な他の容量スイッチ回路を説明する図
【図１１】本発明の電圧制御発振器を用いたＰＬＬ回路３００の構成を示す図
【図１２】図１１のＰＬＬ回路を用いた無線通信機器の構成を示す図
【図１３】従来の電圧制御発振器１ｄの構成を示す図
【図１４】従来の電圧制御発振器１ｄの問題点を説明するための図
【発明を実施するための形態】
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電圧制御発振器１０１の構成例を示す図である。ただし、バイアス回路等は省略してある。図１において、第１の実施形態の電圧制御発振器１０１は、インダクタ回路１１０と、第１の可変容量回路１２０と、第２の可変容量回路１３０と、第１の容量スイッチ回路１４０と、第２の容量スイッチ回路１５０と、負性抵抗回路１６０と、電流源１７０と、周波数感度制御部１８０とを備える。インダクタ回路１１０、第１の可変容量回路１２０、第２の可変容量回路１３０、第１の容量スイッチ回路１４０、第２の容量スイッチ回路１５０、及び負性抵抗回路１６０は、互いに並列接続されて発振回路を構成する。
【００１５】
インダクタ回路１１０は、直列に接続されたインダクタ１１１及び１１２で構成され、インダクタ１１１とインダクタ１１２との接続点には、電源電位Ｖｄｄが供給される。負性抵抗回路１６０は、２つのトランジスタ１６１及び１６２が互いにクロスカップリングされた構成である。このトランジスタ１６１及び１６２は、ＭＯＳトランジスタ又はバイポーラトランジスタが適している。
【００１６】
第１の可変容量回路１２０は、直列に接続された可変容量素子１２１及び１２２で構成され、可変容量素子１２１と可変容量素子１２２との接続点Ａには、発振周波数をフィードバック制御するための制御電位Ｖｔが印加される。第２の可変容量回路１３０は、直列に接続された可変容量素子１３１及び１３２で構成され、可変容量素子１３１と可変容量素子１３２との接続点Ｂには、周波数感度制御部１８０を介して制御電位Ｖｔ又は制御信号Ｆｓｅｌ１が印加される。可変容量素子１２１、１２２、１３１、及び１３２は、ＣＭＯＳプロセスで用いられるゲート容量を利用した可変容量素子である。
【００１７】
第１の容量スイッチ回路１４０は、ＭＯＳトランジスタ１４３と、ＭＯＳトランジスタ１４３のドレイン及びソースにそれぞれ接続される容量１４１及び１４２とで構成され、ＭＯＳトランジスタ１４３のゲートには、制御信号Ｆｓｅｌ２が印加される。第２の容量スイッチ回路１５０は、ＭＯＳトランジスタ１５３と、ＭＯＳトランジスタ１５３のドレイン及びソースにそれぞれ接続される容量１５１及び１５２とで構成され、ＭＯＳトランジスタ１５３のゲートには、制御信号Ｆｓｅｌ３が印加される。第１及び第２の容量スイッチ回路１４０及び１５０は、バンド切り替え回路を構成する。
【００１８】
次に、上記のように構成された第１の実施形態に係る電圧制御発振器１０１における具体的な動作の一例を、さらに図２Ａ〜図９Ｂを用いて説明する。
【００１９】
まず、第１の可変容量回路１２０の接続点Ａ及び第２の可変容量回路１３０の接続点Ｂの両方に、制御電位Ｖｔが固定的に印加されている場合を考える。この場合、電圧制御発振器１０１の周波数可変範囲は、第１の容量スイッチ回路１４０に印加される制御信号Ｆｓｅｌ２のハイレベル（論理値１）／ローレベル（論理値０）と、第２の容量スイッチ回路１５０に印加される制御信号Ｆｓｅｌ３のハイレベル（論理値１）／ローレベル（論理値０）との組み合わせで得られる、４つの周波数範囲ａ（論理値００）、ｂ（論理値０１）、ｃ（論理値１０）、及びｄ（論理値１１）に基づいて決定される（図２Ａ）。このハイレベルとローレベルは、電源電圧（＝Ｖｄｄ）とグランド電圧（＝０Ｖ）が適している。
【００２０】
しかし、この場合の電圧制御発振器１０１の周波数感度は、低い周波数範囲では感度が低く、高い周波数範囲で感度が高くなるという課題がある（図２Ｂ）。つまり、電圧制御発振器１０１の発振周波数（ｆ）は、インダクタ回路１１０のインダクタンス値Ｌ、可変容量回路１２０及び１３０による可変容量値Ｃｖ、容量スイッチ回路１４０及び１５０の容量や負性抵抗回路１６０等で発生する寄生容量による固定容量値Ｃｃを用いて、次式で表される。
ｆ＝１／（２π×√（Ｌ×（Ｃｖ＋Ｃｃ）））
ここで、インダクタンス値Ｌは、一定である。また、固定容量値Ｃｃは、４つの周波数範囲ａ〜ｄで異なり、発振周波数が最も高い周波数範囲ａが最も小さく、発振周波数が最も低い周波数範囲ｄが最も大きい。なお、可変容量値Ｃｖは、制御電位Ｖｔが一定であれば周波数範囲ａ〜ｄが変化しても、全て同じ値となる。このため、上式において、発振周波数（ｆ）が最も低い周波数範囲ｄでは、可変容量値Ｃｖ対全容量値Ｃｃ＋Ｃｖの容量値比率Ｃｖ／（Ｃｃ＋Ｃｖ）が最も小さくなって周波数感度は低くなる。一方、発振周波数（ｆ）が最も高い周波数範囲ａでは、容量値比率Ｃｖ／（Ｃｃ＋Ｃｖ）が最も大きくなって周波数感度は高くなる。
【００２１】
そこで、本発明では、周波数感度制御部１８０によって、第１及び第２の容量スイッチ回路１４０及び１５０で選択された周波数範囲が高い時には、第２の可変容量回路１３０の接続点Ｂに印加する制御電位Ｖｔを制御信号Ｆｓｅｌ１に切り替える、すなわち第２の可変容量回路１３０を固定容量回路として機能させることで、第２の可変容量回路１３０をバンド切り替え回路として用いることを行う。
【００２２】
周波数感度制御部１８０は、制御信号Ｆｓｅｌ２及びＦｓｅｌ３が共にローレベルとなる高い周波数範囲ａとなる場合に、第２の可変容量回路１３０の接続点Ｂに制御信号Ｆｓｅｌ１を印加して、ハイレベルとローレベルとを切り替える。この制御により、高い周波数の可変範囲ａが、上側周波数を基準とする可変範囲ａｈ（論理値０００）と下側周波数を基準とする可変範囲ａｌ（論理値００１）との２つに分離される（図３Ａ）。これにより、高い周波数の可変範囲ａを狭くすることなく、周波数感度を抑えることができる（図３Ｂ）。この実施例を実現するための周波数感度制御部１８０の具体的な回路例を、図４に示す。なお、図３Ａ及び図４に記載する“＊”は、論理値が１又は０のいずれでもよいことを示している。
【００２３】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る電圧制御発振器１０２の構成例を示す図である。ただし、バイアス回路等は省略してある。図５において、第２の実施形態の電圧制御発振器１０２は、上記第１の実施形態の電圧制御発振器１０１に、第３の可変容量回路１３５を加えた構成である。
【００２４】
第３の可変容量回路１３５は、直列に接続された可変容量素子１３６及び１３７で構成され、可変容量素子１３６と可変容量素子１３７との接続点Ｃには、周波数感度制御部１８０を介して制御電位Ｖｔ又は制御信号Ｆｓｅｌ１が印加される。この第２の実施形態では、周波数感度制御部１８０によって、第３の可変容量回路１３５の接続点Ｃに制御電位Ｖｔ又は制御信号Ｆｓｅｌ１が印加されることで、第３の可変容量回路１３５を可変容量回路としてだけではなく、さらにバンド切り替え回路として用いることを行う。
【００２５】
周波数感度制御部１８０は、制御信号Ｆｓｅｌ２及びＦｓｅｌ３が共にローレベルとなる高い周波数範囲ａとなる場合に、第２の可変容量回路１３０の接続点Ｂに制御信号Ｆｓｅｌ１を印加して、ハイレベルとローレベルとを切り替える。この時、第３の可変容量回路１３５の接続点Ｃには、制御信号Ｆｓｅｌ１が印加される。また、周波数感度制御部１８０は、制御信号Ｆｓｅｌ２がハイレベルかつＦｓｅｌ３がローレベルとなる高い周波数範囲ｂとなる場合に、第３の可変容量回路１３５の接続点Ｃに制御信号Ｆｓｅｌ１を印加して、ハイレベルとローレベルとを切り替える。この時、第２の可変容量回路１３０の接続点Ｂには、制御電位Ｖｔが印加される。この制御により、周波数可変範囲ａが、上側周波数を基準とする可変範囲ａｈ（論理値０００）と下側周波数を基準とする可変範囲ａｌ（論理値００１）との２つに分離されると共に、周波数可変範囲ｂが、上側周波数を基準とする可変範囲ｂｈ（論理値０１０）と下側周波数を基準とする可変範囲ｂｌ（論理値０１１）との２つに分離される（図６Ａ）。これにより、高い周波数の可変範囲ａ及びｂを狭くすることなく、周波数感度を抑えることができる（図６Ｂ）。この実施例を実現するための周波数感度制御部１８０の具体的な回路例を、図７に示す。なお、図６Ａ及び図７に記載する“＊”は、論理値が１又は０のいずれでもよいことを示している。
【００２６】
（第３の実施形態）
なお、図１及び図５で示した電圧制御発振器１０１及び１０２の構成は、一例に過ぎない。本発明の電圧制御発振器は、２つ以上の可変容量回路と少なくとも１つの容量スイッチ回路を含んだ構成であればよく、例えば図８Ａ〜図８Ｃに示す構成を用いれば次のような制御も可能である。
【００２７】
１つの電圧制御発振器を用いて異なる周波数（ハイバンド、ローバンド）の信号を出力するような場合、一般的には電圧制御発振器から出力されるハイバンド信号を１／ｎ分周器を介してローバンド信号に変換する。この場合、１／ｎ分周器から出力されるローバンド信号の周波数感度と、電圧制御発振器から出力されるハイバンド信号の周波数感度とを、合わせておくことが好ましい。従って、このためには、ローバンド信号に関しては、電圧制御発振器から出力される時点で周波数感度をハイバンド信号のｎ倍にしておく必要がある。
【００２８】
ｎ＝２における具体的な電圧制御発振器１０３の構成例を図８Ａに、周波数感度制御部１８０内部の具体的な接続を図８Ｂ及び図８Ｃに示す。これらの図に示すように、７つの可変容量回路ｍｏｓｖ０〜ｍｏｓｖ６と１つの容量スイッチ回路ｓｗとを組み合わせて、ハイバンドについては６つの周波数範囲に、ローバンドについては３つの周波数範囲に分離し、ハイバンドの周波数感度をローバンドの約１／２にすることができる（図９Ａ及び図９Ｂ）。
【００２９】
なお、本発明の電圧制御発振器の可変容量回路には、図１等で示した構成以外にも、Ｉｎｖｅｒｓｉｏｎ型やＡｃｃｕｍｕｌａｔｉｏｎ型のＭＯＳトランジスタやＣ結合を用いた構成（図１０Ａ〜図１０Ｄ）を用いることも可能である。また、本発明の電圧制御発振器の容量スイッチ回路も、図１等で示した構成以外にも、図１０Ｅで示す構成を用いることも可能である。
【００３０】
［電圧制御発振器を用いた構成例］
図１１は、本発明の第１〜第３の実施形態に係る電圧制御発振器１０１〜１０３を用いたＰＬＬ回路３００の構成例を示す図である。図１１において、ＰＬＬ回路３００は、位相比較器３０１と、ループフィルタ３０２と、本発明の電圧制御発振器３０３と、分周器３０４とを備える。
【００３１】
位相比較器３０１は、入力される基準信号と、電圧制御発振器３０３の出力信号を分周器３０４で分周した信号とを比較する。位相比較器３０１から出力される信号は、ループフィルタ３０２を介して電圧制御発振器３０３に制御電位Ｖｔとして入力される。電圧制御発振器３０３は、制御電位Ｖｔに基づいて所望周波数の信号を出力する。この構成により、ＰＬＬ回路３００は、所望とされる周波数を固定（ロック）する。なお、分周器３０４の代わりにミキサを用いてもよいし、分周器３０４とミキサを併用してもよい。
【００３２】
また、図１２は、上記ＰＬＬ回路３００を用いた無線通信機器４００の構成例を示す図である。図１２において、無線通信機器４００は、アンテナ４０１と、電力増幅器４０２と、変調器４０３と、スイッチ４０４と、低雑音増幅器４０５と、復調器４０６と、ＰＬＬ回路３００とを備える。
【００３３】
無線信号を送信する場合、変調器４０３は、ＰＬＬ回路３００から出力される所望の高周波信号をベースバンド変調信号で変調して出力する。変調器４０３から出力される高周波変調信号は、電力増幅器４０２によって増幅され、スイッチ４０４を介してアンテナ４０１から放射される。無線信号を受信する場合、アンテナ４０１から受信された高周波変調信号は、スイッチ４０４を介して低雑音増幅器４０５に入力されて増幅され、復調器４０６に入力される。復調器４０６は、ＰＬＬ回路３００から出力される高周波信号によって、入力された高周波変調信号をベースバンド変調信号に復調する。なお、ＰＬＬ回路３００は、送信側及び受信側のそれぞれで用いてもよい。また、ＰＬＬ回路３００が変調器を兼ねてもよい。
【００３４】
以上のように、本発明の電圧制御発振器、並びにそれを用いたＰＬＬ回路及び無線通信機器によれば、位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御することが可能となる。
【産業上の利用可能性】
【００３５】
本発明の電圧制御発振器は、無線通信機器の局部発振信号の生成等に利用可能であり、特に位相雑音特性の劣化を抑制しつつ、低い周波数感度のまま広い範囲にわたって発振周波数を可変制御する場合等に有用である。
【符号の説明】
【００３６】
１０１〜１０３、３０３  電圧制御発振器
１１０  インダクタ回路
１１１、１１２  インダクタ
１２０、１３０、１３５  可変容量回路
１２１、１２２、１３１、１３２、１３６、１３７  可変容量素子
１４０、１５０  容量スイッチ回路
１４１、１４２、１５１、１５２  容量
１４３、１５３、１６１、１６２  トランジスタ
１６０  負性抵抗回路
１７０  電流源
１８０  周波数感度制御部
３００  ＰＬＬ回路
３０１  位相比較器
３０２  ループフィルタ
３０４  分周器
４００  無線通信機器
４０１  アンテナ
４０２  電力増幅器
４０３  変調器
４０４  スイッチ
４０５  低雑音増幅器
４０６  復調器
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
インダクタを有するインダクタ回路と、
それぞれ可変容量素子を有する複数の可変容量回路と、
少なくとも１つの容量スイッチ回路と、
負性抵抗回路と、
前記複数の可変容量回路及び前記少なくとも１つの容量スイッチ回路に、制御電位及び制御信号を印加する周波数感度制御部とを備え、
前記インダクタ回路、前記複数の可変容量回路、前記少なくとも１つの容量スイッチ回路、及び前記負性抵抗回路が、並列に接続され、
前記周波数感度制御部は、
前記複数の可変容量回路における差動信号の仮想接地点に接続されており、
前記複数の可変容量回路の少なくとも１つに、発振周波数をフィードバック制御するための制御電位を固定的に印加し、
前記複数の可変容量回路の他の少なくとも１つに、前記少なくとも１つの容量スイッチ回路に印加される少なくとも１つの制御信号に基づいて、前記制御電位及び制御信号のいずれかを切り替えて印加することを特徴とする、電圧制御発振器。
【請求項２】
前記周波数感度制御部は、前記少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせないローレベルの制御信号が印加された場合に、前記複数の可変容量回路の他の少なくとも１つに前記制御信号を印加することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項３】
前記周波数感度制御部は、前記少なくとも１つの容量スイッチ回路の全てにスイッチをオンさせるハイレベルの制御信号が印加された場合に、前記複数の可変容量回路の全てに前記制御電位を印加することを特徴とする、請求項１に記載の電圧制御発振器。
【請求項４】
前記複数の可変容量回路の他の少なくとも１つに印加される前記制御信号は、ローレベルとハイレベルの２種類の電位であることを特徴とする、請求項２に記載の電圧制御発振器。
【請求項５】
前記複数の可変容量回路の可変容量素子の少なくとも１つが、Ｉｎｖｅｒｓｉｏｎ型ＭＯＳ又はＡｃｃｕｍｕｌａｔｉｏｎ型ＭＯＳで構成されていることを特徴とする、請求項１に記載の電圧制御発振器。
【請求項６】
請求項１に記載の電圧制御発振器を備えた、ＰＬＬ回路。
【請求項７】
請求項１に記載の電圧制御発振器を備えた、無線通信機器。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009119042.tif 000027
【図２Ａ】
2009119042.tif 000028
【図２Ｂ】
2009119042.tif 000029
【図３Ａ】
2009119042.tif 000030
【図３Ｂ】
2009119042.tif 000031
【図４】
2009119042.tif 000032
【図５】
2009119042.tif 000033
【図６Ａ】
2009119042.tif 000034
【図６Ｂ】
2009119042.tif 000035
【図７】
2009119042.tif 000036
【図８Ａ】
2009119042.tif 000037
【図８Ｂ】
2009119042.tif 000038
【図８Ｃ】
2009119042.tif 000039
【図９Ａ】
2009119042.tif 000040
【図９Ｂ】
2009119042.tif 000041
【図１０Ａ】
2009119042.tif 000042
【図１０Ｂ】
2009119042.tif 000043
【図１０Ｃ】
2009119042.tif 000044
【図１０Ｄ】
2009119042.tif 000045
【図１０Ｅ】
2009119042.tif 000046
【図１１】
2009119042.tif 000047
【図１２】
2009119042.tif 000048
【図１３】
2009119042.tif 000049
【図１４】
2009119042.tif 000050
【国際調査報告】
2009119042.tif 000051
2009119042.tif 000052
2009119042.tif 000053
2009119042.tif 000054