(57)【要約】  本発明は、半導体装置のコンタクトプラグとして銅を用いた場合に、銅がコンタクトプラグから絶縁膜を介して、ＭＩＳ型ＦＥＴの不純物拡散領域まで拡散することを抑制する半導体装置を提供する。基板１表面にＭＩＳ型ＦＥＴ２０が設けられ、基板１上に、ＭＩＳ型ＦＥＴ２０を覆うように絶縁膜５が設けられ、絶縁膜５には、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１へ至る開口部１１と、ゲート電極４またはゲート電極４の引き出し部１９へ至る開口部１１が設けられ、開口部１１には、主成分を銅とする導電部材８が充填され、絶縁膜５は、シリコン、酸素、炭素、水素を主成分とする層を含む、構成とされる（図１）。
2009051163.tif 000002
【特許請求の範囲】
【請求項１】
基板表面にＭＩＳ型ＦＥＴが設けられ、
前記基板上に、前記ＭＩＳ型ＦＥＴを覆うように絶縁膜が設けられ、
前記絶縁膜には、前記ＭＩＳ型ＦＥＴの不純物拡散領域へ至る開口部と、ゲート電極またはゲート電極の引き出し部へ至る開口部と、が設けられ、
前記開口部には、主成分を銅とする導電部材が充填され、
前記絶縁膜は、シリコン、酸素、炭素、水素を主成分とする層を含む、ことを特徴とする半導体装置。
【請求項２】
前記絶縁膜は積層構造をなし、前記積層構造のうちの少なくとも一層が、シリコン、酸素、炭素、水素を主成分とする、ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜は積層構造をなし、前記積層構造の最下層が、シリコン、酸素、炭素、水素を主成分とする、ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記絶縁膜には、前記ＭＩＳ型ＦＥＴの不純物拡散領域とゲート電極とに跨った領域へ至る開口部が設けられている、ことを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記開口部は、前記絶縁膜中に配設された配線から、前記ＭＩＳ型ＦＥＴの不純物拡散領域と、ゲート電極またはゲート電極の引き出し部と、へ至る、ことを特徴とする請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記開口部内壁に、バリア層が配設されている、ことを特徴とする請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
前記シリコン、酸素、炭素、水素を主成分とする層が、アモルファスカーボンと不飽和炭化水素を含む、ことを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
前記アモルファスカーボンは、その電子軌道がｓｐ２混成軌道の原子と、ｓｐ３混成軌道の原子と、を含む、ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記絶縁膜には、前記ＭＩＳ型ＦＥＴを囲むように、前記絶縁膜表面から前記基板へ至る金属壁が設けられている、ことを特徴とする請求項１から８のいずれか１項に記載の半導体装置。
【請求項１０】
基板上にＭＩＳ型ＦＥＴが設けられた前記基板に対して、
（ａ）前記基板上に、前記ＭＩＳ型ＦＥＴを覆うように、シリコン、酸素、炭素、水素を主成分とする絶縁膜を堆積する工程と、
（ｂ）前記絶縁膜に、前記ＭＩＳ型ＦＥＴの不純物拡散領域へ至る開口部と、ゲート電極またはゲート電極の引き出し部へ至る開口部と、を形成する工程と、
（ｃ）前記開口部の内壁にバリア層とシード層とをこの順に形成する工程と、
（ｄ）前記開口部に、主成分を銅とする導電部材を充填する工程と、
（ｅ）前記絶縁膜の上面と前記開口部の前記導電部材の上面とが同一平面となるように、前記絶縁膜上の導電部材を除去する工程と、
を含む、ことを特徴とする半導体装置の製造方法。
【請求項１１】
基板上にＭＩＳ型ＦＥＴが設けられた前記基板に対して、
（ａ）前記半導体基板上に、前記ＭＩＳ型ＦＥＴを覆うように、シリコン、酸素、炭素、水素を主成分とする絶縁膜を堆積する工程と、
（ａ´）前記絶縁膜上に、配線層絶縁膜を形成する工程と、
（ｂ´）前記絶縁膜と前記配線層絶縁膜とに、前記ＭＩＳ型ＦＥＴの不純物拡散領域へ至る開口部と、ゲート電極またはゲート電極の引き出し部へ至る開口部と、を形成する工程と、
（ｃ）前記開口部の内壁にバリア層とシード層とをこの順に形成する工程と、
（ｄ）前記開口部に、主成分を銅とする導電部材を充填する工程と、
（ｅ´）前記配線層絶縁膜の上面と前記開口部の前記導電部材の上面とが同一平面となるように、前記配線層絶縁膜上の導電部材を除去する工程と、
を含む、ことを特徴とする半導体装置の製造方法。
【請求項１２】
前記工程（ａ）は、プラズマ化学気相成長法により行われる、ことを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記工程（ａ）は、キャリアガスとしてヘリウムを用いる、ことを特徴とする請求項１０から１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記工程（ａ）は、下記一般式（１）で表される化合物
2009051163.tif 000005
（ここで、Ｒ１は、ビニル基、プロペニル基、イソプロペニル基のいずれかであり、
Ｒ２は、メチル基、エチル基、プロピル基、イソプロピル基、イソブチル基、  のいずれかであり、
Ｒ３は、メチル基、エチル基、プロピル基、イソプロピル基、イソブチル基、  のいずれかである。）
を原料とする、ことを特徴とする請求項１０から１３のいずれか１項に記載の半導体装置の製造方法。
【請求項１５】
前記化合物は、下記式（２）
2009051163.tif 000006
で表されるイソプロピルジメトキシビニルシロキサンである、ことを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記ＭＩＳ型ＦＥＴにおいて前記基板とゲート電極間のゲート絶縁膜は単層又は積層構造を有する、ことを特徴とする請求項１に記載の半導体装置。
【請求項１７】
前記ゲート電極の引き出し部は、前記ゲート電極のゲート幅方向の位置に前記不純物拡散領域と離間して配置され、
前記ゲート電極は、ゲート幅方向に前記不純物拡散領域を超えて延在され前記ゲート電極の引き出し部に到る、ことを特徴とする請求項１に記載の半導体装置。
【請求項１８】
前記ＭＩＳ型ＦＥＴにおいて前記基板とゲート電極間のゲート絶縁膜は単層又は積層構造を有する、ことを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１９】
前記ゲート電極の引き出し部は、前記ゲート電極のゲート幅方向の位置に前記不純物拡散領域と離間して配置され、
前記ゲート電極は、ゲート幅方向に前記不純物拡散領域を超えて延在され前記ゲート電極の引き出し部に到る、ことを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項２０】
前記絶縁膜において、Ｓｉ（シリコン）−Ｏ（酸素）−Ｃ（炭素）−Ｈ（水素）を主成分とする層は、
Ｓｉ：Ｏ：Ｃ：Ｈを、１．０：１．５：１．０：４．０の組成比で含み、
このうち、Ｏ、Ｃ、Ｈについては、前記組成比からそれぞれ２０％前後の範囲内とされる、ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項２１】
前記絶縁膜表面から前記基板へ至る前記金属壁を、２重以上備え、
２重以上の前記金属壁は、基板上面側からみた形状が、
互いに離間したリング状、
格子形状、
一の金属壁に関して前記一の金属壁と相隣る金属壁との接続部をなす桟が、前記一の金属壁の周方向に沿って前記相隣る金属壁に対して交互に設けられた形状
の少なくとも１つを含む、ことを特徴とする請求項９に記載の半導体装置。
【請求項２２】
前記不純物拡散領域と前記ゲート電極の表面には、金属化合物が形成されている、ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項２３】
前記ゲート電極は、その表面だけでなく、ゲート絶縁膜上層部位の全てを金属化してなる構成を有する、ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項２４】
前記開口部は、前記不純物拡散層上でのコンタクト形状がスリット形状とされている、ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項２５】
前記開口部は、前記ゲート電極上でのコンタクト形状が、ゲート幅方向に拡延されたスリット形状とされている、ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項２６】
前記絶縁膜において、Ｓｉ（シリコン）−Ｏ（酸素）−Ｃ（炭素）−Ｈ（水素）を主成分とする層は、Ｓｉ：Ｏ：Ｃ：Ｈを、１．０：１．５：１．０：４．０の組成比で含み、
このうち、Ｏ、Ｃ、Ｈについては、前記組成比からそれぞれ２０％前後の範囲内とされる、ことを特徴とする請求項１０乃至１５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願についての記載）
本願は、先の日本特許出願２００７−２７０５１７号（２００７年１０月１７日出願）並びに日本特許出願２００８−０９１７４９号（２００８年３月３１日出願）の優先権を主張するものであり、前記先の出願の全記載内容は、本書に引用をもって繰込み記載されているものとみなされる。
本発明は、半導体装置およびその製造方法に関し、特に、トランジスタの拡散層やゲート電極と、上層の配線層とを電気的に接続するコンタクトプラグに銅を用いる場合において、比誘電率が３．５以下の低誘電率膜を層間絶縁膜として用いたコンタクト層構造を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
電子産業の集積回路分野の製造において、高集積化かつ高速化の要求がますます高まっている。シリコンＵＬＳＩ、特に高速動作のロジックＬＳＩや高周波対応のアナログ・デジタル混載ＬＳＩなどにおいては、ＭＯＳＦＥＴの微細化による性能向上が検討されるなか、トランジスタ周辺の寄生成分による性能律速も大きな課題となってきている。つまりトランジスタのチャネル部分以外のゲート電極やソース・ドレイン部の導電層や、それらに接続するコンタクトプラグの抵抗および、それらの各導電部間の容量などの低減が必要とされている。【０００３】
これらのことから、現在、多くの半導体集積回路に用いられているタングステンプラグの代わりに、より電気抵抗の低い、銅コンタクトプラグの導入が期待されており、コンタクトホールの形成後にバリアメタルを形成し、引き続きめっきシード層形成後、銅メッキを行うプロセスがすでに報告されている。【０００４】
コンタクトプラグが形成される絶縁膜層には従来ＢＰＳＧやＰＳＧなどのシリケートガラスや、ＴＥＯＳ（Ｔｅｔｒａｅｔｏｘｙｓｉｌａｎｅ）などを原料に用いたプラズマ化学気相成長法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、以下「ＣＶＤ」と略記する）による二酸化珪素膜（ＳｉＯ２）が用いられてきた。前記絶縁膜層については、比誘電率（ｋで表す）が３．５以下の低誘電率材料を用いても良いとする提案もなされている。【０００５】
銅コンタクトプラグを用いながら、コンタクトプラグが形成される絶縁膜層が低誘電率膜である構造の提案としては、例えば、特許文献１（特開２００７−７３６６３号公報）において、層間絶縁膜に炭素を含んだ二酸化珪素膜であるＳｉＯＣ膜を堆積した後にゲート電極上部に銅の埋め込みを行い、配線を形成する方法が提案されている。また、特許文献２（２００５−１７５２５２号公報）においては、トランジスタ形成領域の上にｌｏｗ−ｋからなる層間絶縁膜を形成し、コンタクトホールにはバリアメタル層を介してＣｕが埋め込まれて配線パターンを形成する方法が提案されている。これらの従来の技術においてコンタクトプラグが形成される層間絶縁膜は誘電率が低いことが述べられている。【０００６】
【特許文献１】特開２００７−７３６６３号公報
【特許文献２】特開２００５−１７５２５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１、２に記載の技術においては、以下のような問題点が存在する。即ち、単に誘電率の低い絶縁膜（低誘電率膜、あるいはｌｏｗ−ｋ膜）を層間絶縁膜に用いた場合、特に膜中に空孔を有する場合には、バリアメタル形成時の欠陥が発生すると、特に空孔を介して、絶縁膜中を銅が拡散することになり、トランジスタの特性が劣化してしまう。銅は重金属であり、重金属が拡散してＭＩＳ型ＦＥＴの不純物拡散領域まで到達すると、シリコンバンドギャップ中に深い不純物準位を形成し、キャリアの寿命の低下や接合リーク電流の増加を引き起こす。このため、コンタクトプラグに従来用いられてきたタングステンの代わりに銅を用いる場合には、タングステンを用いる場合よりも拡散を防止する方法について注意が必要となる。【０００８】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、半導体装置のコンタクトプラグとして銅を用いた場合に、銅がコンタクトプラグから絶縁膜を介して、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の不純物拡散領域まで拡散することを抑制する半導体装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の視点に係る半導体装置は、基板表面にＭＩＳ型ＦＥＴが設けられ、該基板上に、該ＭＩＳ型ＦＥＴを覆うように絶縁膜が設けられ、該絶縁膜には、該ＭＩＳ型ＦＥＴの不純物拡散領域へ至る開口部と、ゲート電極またはゲート電極の引き出し部へ至る開口部と、が設けられ、該開口部には、主成分を銅とする導電部材が充填され、該絶縁膜は、シリコン、酸素、炭素、水素を主成分とする層を含む、構成とされる。【００１０】
本発明の第２の視点に係る半導体装置の製造方法は、基板上にＭＩＳ型ＦＥＴが設けられた該基板に対して、（ａ）該基板上に、該ＭＩＳ型ＦＥＴを覆うように、シリコン、酸素、炭素、水素を主成分とする絶縁膜を形成する工程と、（ｂ）該絶縁膜に、該ＭＩＳ型ＦＥＴの不純物拡散領域へ至る開口部と、ゲート電極またはゲート電極の引き出し部へ至る開口部と、を形成する工程と、（ｃ）該開口部の内壁にバリア層とシード層とをこの順に形成する工程と、（ｄ）該開口部に、銅を充填する工程と、（ｅ）該絶縁膜の上面と該銅の上面とが同一平面となるように、該絶縁膜上の銅を除去する工程と、を含む。  
【発明の効果】
【００１１】
本発明によれば、半導体装置のコンタクトプラグとして用いた銅が、コンタクトプラグから絶縁膜を介して、ＭＩＳ型ＦＥＴの不純物拡散領域まで拡散することを抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態における半導体装置の構成の一例を示す図である。
【図２】本発明の実施の形態における半導体装置の構成の一例を示す図である。
【図３】本発明の実施の形態及び実施例８における半導体装置の構成の一例を示す図である。
【図４】本発明の実施の形態及び実施例１における半導体装置の製造方法の工程の一例を示す図である。
【図５】本発明の実施例１における半導体装置の製造方法に用いる成膜装置の概略図である。
【図６】本発明の実施例１における低誘電率膜のＲａｍａｎ分光分析結果を示す図である。
【図７】本発明の実施例１における低誘電率膜のフーリエ変換赤外分光分析結果を示す図である。
【図８】本発明の実施例１において作製した低誘電率膜の膜強度を示す図である。
【図９】本発明の実施例１において作製した低誘電率膜の銅拡散耐性を示す図である。
【図１０】本発明の実施例２における半導体装置の製造方法の工程の一例を示す図である。
【図１１】本発明の実施例２における半導体装置の他の一例を示す図である。
【図１２】本発明の実施例２における半導体装置の他の一例を示す図である。
【図１３】本発明の実施例３における半導体装置の製造方法の工程の一例を示す図である。
【図１４】本発明の実施例４における半導体装置の製造方法の工程の一例を示す図である。
【図１５】本発明の実施例５における半導体装置の製造方法の工程の一例を示す図である。
【図１６】本発明の実施例６における半導体装置の製造方法の工程の一例を示す図である。
【図１７】本発明の実施例６における半導体装置の他の一例を示す図である。
【図１８】本発明の実施例７における半導体装置の製造方法の工程の一例を示す図である。
【図１９】本発明の実施例７における半導体装置の他の一例を示す図である。
【図２０】本発明の実施例９における半導体装置の一例を示す図である。
【図２１】本発明の実施例９における半導体装置の一例を示す図である。
【図２２】本発明の別の実施形態における半導体装置の構成の一例を示す図である。
【図２３】本発明の別の実施形態における半導体装置の構成の他の例を示す図である。
【図２４】本発明の別の実施形態における半導体装置の構成の他の例を示す図である。
【図２５】本発明の実施例１０における半導体装置の製造方法の工程の一例を示す図である。
【図２６】本発明の実施例１０と一般的なＷプラグの接合リーク電流の累積確率分布を比較して示す図である。
【図２７】本発明の実施例１０と一般的なＷプラグのコンタクト径とコンタクト抵抗の関係を比較して示す図である。
【図２８】本発明の実施例１０と一般的なＷプラグのコンタクト目あわせズレ量と接合リーク電流の関係を比較して示す図である。
【図２９】本発明の実施例１０のトランジスタのゲート電圧とドレイン電流の関係を示す図である。
【図３０】本発明の実施例１０と一般的なＷプラグのトランジスタのオン電流とオフ電流の関係を比較して示す図である。
【図３１】本発明の実施例１０と一般的なＷプラグのトランジスタのＮＢＴＩ評価結果を比較して示す図である。
【図３２】本発明の実施例１０と一般的なＷプラグのトランジスタのＴＤＤＢ試験結果を比較して示す図である。
【図３３】本発明の実施例１０と一般的なＷプラグのトランジスタで構成したリングオシレータの動作消費電力とゲート遅延時間を比較して示す図である。
【符号の説明】
【００１３】
１  基板  
２  素子分離ＳＴＩ  
３  ゲート絶縁膜  
４  ゲート電極  
５  絶縁膜
６  バリア層
７  導電部材  
８  導電部材  
９  ストレス膜  
１０  絶縁膜  
１１  開口部
１２  絶縁膜
１３  配線溝
１４  配線
１５  Ｎ型高濃度拡散領域
１６  Ｐ型高濃度拡散領域
１８  エッチストップ膜
１７  ハードマスク絶縁膜
１９  ゲート電極引き出し部
２０  ＭＩＳ型ＦＥＴ
２１  不純物拡散領域
２２  絶縁膜
３０  パッシベーション膜
３１  層間絶縁膜群
３２  スリット配線群
５１  シールリング領域
５２  集積回路形成領域
５３  集積回路形成領域
５４  集積回路が形成されたシリコンチップ
１０１  リザーバー
１０２  原料圧送部
１０３  キャリアガス供給部
１０４  液体マスフロー
１０５  ガスマスフロー
１０６  気化器
１０７  リアクター
１０８  ＲＦ電源
１０９  基板
１１０  排気ポンプ
【発明を実施するための最良の形態】
【００１４】
本発明を実施するための最良の形態について、以下、図面を参照しながら詳細に説明する。【００１５】
図１（ａ）、（ｂ）は、本発明の実施の形態に係る半導体装置の構成を示す図である。図１（ａ）は、図１（ｂ）の２点鎖線２点鎖線に沿った断面を示す図である。図１（ａ）を参照すると、本発明の実施の形態に係る半導体装置は、基板１表面にＭＩＳ型ＦＥＴ２０が設けられ、基板１上に、ＭＩＳ型ＦＥＴ２０を覆うように絶縁膜５が設けられ、絶縁膜５には、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１へ至る開口部１１が設けられ、開口部１１には、主成分を銅とする導電部材８が充填され、絶縁膜５は、シリコン、酸素、炭素、水素を主成分とする層を含む、構成とされる。ここで、絶縁膜５は主として層間絶縁膜に相当する。そして、開口部１１はコンタクトホール、導電部材８はコンタクトプラグに相当する。また、ここでゲート電極４に至る開口部は、図１（ａ）には図示されないが、図１（ｂ）に示すように、図１（ａ）の奥行き方向にゲート電極４の引き出し部１９があり、その引き出し部１９へ至る開口部が設けられており、上記開口部と同様に主成分を銅とする導電部材８が充填されている。【００１６】
図２は、図１の半導体装置において、該開口部１１が該ＭＩＳ型ＦＥＴ２０のゲート電極４と不純物拡散領域２１へ至る場合の構成を示す図である。ここで、該開口部は図１について説明した場合と異なり、ゲート電極４の引き出し部１９を介さず、ゲート電極４の直上に直接形成される。【００１７】
導電部材８となる銅には、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｏ、Ｓｎ、Ｍｎ、Ｃｒ、Ａｇ、Ｃｄ、Ｐｄ等がドーパントとしてドープされていてもよい。導電部材８がコンタクトプラグとしての所望の機能を果たすためには、これらドーパントのドープ量は、１％以下であることが好ましい。【００１８】
絶縁膜５の組成比は、シリコン：酸素：炭素：水素が１．０：１．５：１．０：４．０程度であることが好ましい。酸素、炭素、水素については、上記組成比から２０％前後の範囲内にあれば、層間絶縁膜としての機能を果たすことができる。【００１９】
不純物拡散領域２１とゲート電極４の表面には、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）などの金属とシリコンの化合物である金属シリサイドが形成される。金属シリサイドは複数の金属とシリコンとの化合物、たとえばニッケル白金シリサイド（ＮｉＰｔＳｉ）等でもよい。【００２０】
また、図２２（ａ）に示すように、ゲート電極４に関しては、ゲート絶縁膜３上に存在する部分を全て金属化した構造としてもよい。図２２（ｂ）は、図２２（ａ）の上面図である。ただし、トランジスタについてはゲート電極４および不純物拡散領域２１、コンタクトプラグ以外の記載は省略している。なお、図２２（ａ）は図２２（ｂ）の２点鎖線に沿った断面構造を示す図である。この場合、ゲート電極４は、ポリシリコンで形成された電極全体をニッケルシリサイド化したり、全て金属や以下の金属化合物などに置き換えたりしてもよい。さらには、ドーピングされたポリシリコンと以下の金属や金属化合物との積層構造でもよい。ここでいう金属化合物とは、金属カーバイド、金属シリサイド、金属窒化物などである。例えば、具体的な金属としては、Ａｌ、Ｐｔ、Ｔａ、Ｗ、Ｒｕ、Ｒｅなどが、金属カーバイドとしてはＴａＣが挙げられる。金属シリサイドや金属窒化物としては、ＴａＳｉ、ＨｆＳｉ、ＰｔＳｉ、ＨｆＳｉＮ、ＭｏＳｉＮ、ＴａＳｉＮ、ＴｉＳｉＮ、ＴｉＣＮ、ＭｏＮ、ＴｉＮ、ＴａＮ、ＨｆＮ、ＡｌＮなどを挙げることができる。さらに上記の物質にドーピングを行っても良い、例えば、ＴａＮにＴｂ、Ｅｒ、Ｙｂなどをドーピングしてもよい。【００２１】
さらにゲート絶縁膜３については、通常、シリコン酸化膜（ＳｉＯ２）やシリコン酸窒化膜（ＳｉＯＮ）などシリコン化合物が用いられるが、さらにゲート絶縁膜の誘電率を高めるために、これらの材料の他にハフニウムやアルミニウムが添加されたいわゆるＨｉｇｈ−ｋ材料を用いても良い。具体的には、ＨｆＳｉＯＮやＨｆＳｉＯなどを用いてもよい。また、ＨｆＯ２、ＨｆＯＮ、ＨｆＮ、ＨｆＡｌＯ、ＨｆＡｌＯＮ、Ａｌ２Ｏ３、ＨｆＺｒＯ、ＨｆＬａＯ、ＺｒＯ２、ＬａＹＯ３、Ｌａ２Ｏ３、ＴｉＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３、ＡｌＮ、Ｓｃ２Ｏ３などでもよい。【００２２】
さらには、これらの積層構造でも良い。上記シリコン化合物あるいはＨｉｇｈ−ｋ材料の積層構造や、上記複数の材料の組み合わせによる多層の積層構造でも良い。【００２３】
また、上記ゲート電極材料、ゲート絶縁膜材料とも、元素組成比は必ずしも上記の通りでなくてもよい。【００２４】
ゲート絶縁膜３に、上記Ｈｉｇｈ−ｋ材料を用いた場合には、ゲート電極４は、図に示したように、全て金属シリサイド化、あるいは、ポリシリコンを金属もしくは金属化合物に置き換えることが望ましい。【００２５】
また、図２３（ａ）は、図２２（ａ）の半導体装置において、該開口部１１が該ＭＩＳ型ＦＥＴ２０のゲート電極４と不純物拡散領域２１へ至る場合の構成を示す図である。ここで、該開口部は、図１について説明した場合と異なり、図２３（ｂ）に示すように、ゲート電極４の引き出し部１９を介さず、ゲート電極４の直上に直接形成される。【００２６】
また、図２４に示すように、図２２（ａ）の半導体装置において、絶縁膜５には、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１とゲート電極４とに跨った領域へ至る開口部１１が設けられている、構成とすることもできる。【００２７】
上記絶縁膜５は、積層構造をなし、該積層構造のうちの少なくとも一層が、シリコン、酸素、炭素、水素を主成分とする構成とすることもできる。また、該積層構造の最下層が、シリコン、酸素、炭素、水素を主成分とする構成とすることもできる。【００２８】
また、図３に示すように、絶縁膜５には、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１とゲート電極４とに跨った領域へ至る開口部１１が設けられている、構成とすることもできる。【００２９】
また、図２に示すように、開口部１１は、絶縁膜５中に配設された配線１４から、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１と、ゲート電極４とへ至る、構成とすることもできる。なお、図２に図示されないが、開口部１１は、絶縁膜５中に配設された配線１４から、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１と、ゲート電極４の引き出し部１９とへ至る、構成とすることもできる。【００３０】
開口部１１の内壁には、バリア層６が配設されていることが好ましい。該バリア層６とは、配線あるいはコンタクトプラグを構成する金属元素が層間絶縁膜や下層へ拡散することを防止するために、配線の側面および底面を被覆する、バリア性を有する導電性メタル膜である。例えば、配線が銅を主成分とする金属元素からなる場合には、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化珪素チタン（ＴｉＳｉＮ）、窒化タングステン（ＷＮ）、炭窒化タングステン（ＷＣＮ）、ルテニウム（Ｒｕ）、窒化ジルコニウム（ＺｒＮ）、ジルコニウムチタン（ＴｉＺｒ）、銅マンガン（ＣｕＭｎ）などの高融点金属やその窒化物等、またはそれらの積層膜を使用することができる。【００３１】
上記シリコン、酸素、炭素、水素を主成分とする層は、アモルファスカーボンと不飽和炭化水素を含むことが好ましい。該アモルファスカーボンは、その電子軌道がｓｐ２混成軌道の原子と、ｓｐ３混成軌道の原子と、を含むことが好ましい。【００３２】
また、上記絶縁膜５には、ＭＩＳ型ＦＥＴ２０を囲むように、絶縁膜５表面から基板１へ至る金属壁が設けられていることが好ましい。ここでの金属は、半導体等のいわゆる半金属を含まず、典型金属元素及び遷移金属元素が該当する。【００３３】
図４は、本発明の実施の形態に係る半導体装置の製造方法の工程を示す図である。【００３４】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図４（ａ）に示す。図４（ａ）において、１は基板、２は素子分離ＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）、３はゲート絶縁膜、４はゲート電極である。ここで、基板１とは、ＭＩＳ型ＦＥＴが形成された基板であればよく、特に単結晶シリコン基板上に作られたものだけでなく、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、液晶製造用基板などの基板も含む。【００３５】
図４（ｂ）に示すように、基板１上にＭＩＳ型ＦＥＴ２０を覆うように、シリコン、酸素、炭素、水素を主成分とする絶縁膜５を堆積する。絶縁膜５の堆積には、化学気相成長（ＣＶＤ）法、スパッタリング法、物理気相成長（ＰＶＤ）法等を適宜、用いることができる。【００３６】
次に、図４（ｃ）に示すように、絶縁膜５に、ＭＩＳ型ＦＥＴ２０の不純物拡散領域２１へ至る開口部１１を形成する。ここでは、不純物拡散領域２１へ至るように開口部１１を形成する部分のみを示したが、実際には図の奥行き方向にゲート電極の一部であるゲート電極の引き出し部１９を形成し、ＭＩＳ型ＦＥＴ２０のゲート電極引き出し部１９へ至るように開口部１１を形成する。該開口部１１は、リソグラフィとエッチングにより形成することができる。【００３７】
次に、図４（ｄ）に示すように、開口部１１の内壁にバリア層６と銅からなるシード層（図示せず）とをこの順に形成した後、開口部１１に銅を主成分とする導電部材７をめっき法等により充填する。ここで充填する導電部材７は、銅が主成分であればよい。銅配線の信頼性を向上させるため、銅以外の部材、例えばアルミニウムなどの金属の添加物を含んでいてもよい。【００３８】
最後に、図４（ｅ）に示すように、絶縁膜５の上面と銅からなる導電部材７の上面とが同一平面となるように、絶縁膜５上の銅をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）等の手法を用いて除去して、開口部１１内に充填された導電部材８を残す。ＣＭＰ法とは、多層配線形成プロセス中に生じるウェハ表面の凹凸を、研磨液をウェハ表面に流しながら回転させた研磨パッドに接触させて研磨することによって平坦化する方法である。【００３９】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させる。【００４０】
なお、絶縁膜５を堆積する工程は、下記一般式（１）で表される化合物からプラズマ化学気相成長（ＣＶＤ）法を用いて成膜することが好ましい。
2009051163.tif 000003
【００４１】
式（１）中、Ｒ１は炭素数２〜５の鎖状又は分岐状不飽和炭化水素を表し、Ｒ２、Ｒ３は炭素数１〜４の鎖状又は分岐状アルキル基を表す。Ｒ２とＲ３は同じでも異なっていても良い。【００４２】
Ｒ１としては、ビニル基、プロペニル基、イソプロペニル基、１−メチル−プロペニル基、２−メチル−プロペニル基、１、２−ジメチル−プロペニル基などが挙げられる。Ｒ２あるいはＲ３としては、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチル基、ｓｅｃ−ブチル基、ｔｅｒｔ−ブチル基、を挙げることができる。【００４３】
式（１）に示す原料において、シリコンに結合している官能基はＲ１のみであるが、２つ以上の不飽和炭化水素基を持つ場合には、原料自身が自己重合するなど、不安定になりやすく、成膜原料としての安定性に問題があるため、不飽和炭化水素基は１つであることが好ましい。シリコン−酸素−炭素からなる直鎖構造は成膜後の膜骨格を構成するものとなることから、膜強度の観点から複数あることが好ましい。また、シリコンに直接結合する炭化水素基の存在により、膜の誘電率の低減に寄与することとなる。以上のことから、式（１）で示される原料は、Ｒ１が１つ、Ｒ２が２つ、Ｒ３が１つであることが好ましい。【００４４】
上記Ｒ１においては、成膜中に重合架橋基としての機能を持つことが望ましい。したがって不飽和炭化水素基が反応しやすいことが望ましい。したがって、不飽和炭化水素としてもっとも単純なビニル基が最も好ましい。【００４５】
上記Ｒ２については、膜中に、シリコン−酸素−炭素からなる直鎖構造が存在することが望ましい。したがって、Ｒ２のアルキル基の炭素数が大きいと酸素―炭素間の結合が切れやすくなるため、Ｒ２のアルキル基の炭素数は小さいことが好ましい。したがって、最も炭素数の少ない、メチル基が最も好ましい。【００４６】
上記Ｒ３については、式（１）で示される原料から成膜された絶縁膜の比誘電率に影響するため、Ｒ３のアルキル基としては炭素数が多い方が本来望ましいと考えられる。炭化水素基が嵩高くなることで膜密度が低下するためである。しかしながら、炭素数が多すぎると成膜中にシリコン−炭素結合が切れやすくなるほか、炭素数が多いと原料の分子量が大きくなるために成膜原料として、気化および気相輸送することが難しくなる。したがって炭素数が少なくても、嵩高い構造を有するアルキル基であることが望ましい。具体的にはｔｅｒｔ−ブチル基やイソプロピル基など高次の炭化水素基であるが、これらの中で最も単純な分岐状アルキル基である、イソプロピル基が最も望ましい。【００４７】
以上のことから、絶縁膜５は、下記式（２）に示す構造を有するイソプロピルジメトキシビニルシロキサンから成膜されることが最も好ましい。
2009051163.tif 000004
【実施例】
【００４８】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して以下、詳細に説明する。【００４９】
[実施例１]
本発明の第１の実施例を以下、図４を参照しながら説明する。【００５０】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図４（ａ）に示す。図４（ａ）において、１は基板、２は素子分離ＳＴＩ（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）、３はゲート絶縁膜、４はゲート電極である。本実施例では、基板１にシリコン基板を用いた。【００５１】
図４（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行うことにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させた。【００５２】
次に、図４（ｂ）に示すように、絶縁膜５をプラズマＣＶＤ法により基板全面に堆積した。【００５３】
ここで、本実施例１において絶縁膜５の堆積に用いた装置の概要を図５に示す。リザーバー１０１はモノマー原料を供給する容器である。原料圧送部１０２はリザーバー１０１内の原料を送り出すため加圧する部位であり圧送ガスにはＨｅが使われる。キャリアガス供給部１０３はモノマー原料を輸送するＨｅを供給する部分である。液体マスフロー１０４は供給する原料流量を制御する装置である。ガスマスフロー１０５はキャリアガスであるＨｅ流量を制御する装置である。気化器１０６はモノマー原料を気化する装置である。リアクター１０７は気体となった原料を化学気相成長により成膜を行う容器である。【００５４】
ＲＦ電源１０８は気体となったモノマー原料とキャリアガスをプラズマ化する電力を供給する装置である。基板１０９は化学気相成長により成膜されるターゲットである。排気ポンプ１１０はリアクター１０７に導入された原料ガスとキャリアガスを排気する装置である。【００５５】
図５に示した装置を用いて、絶縁膜５を成膜するプロセスを以下に記載する。原料圧送部１０２からのＨｅガスによりリザーバー１０１からは原料が送り出され、液体マスフロー１０４によりその流量を制御される。一方キャリアガス供給部１０３からはＨｅガスが供給され、その流量はガスマスフロー１０５によって制御される。原料とキャリガスであるＨｅは気化器１０６の直前で混合され、気化器１０６内に導入される。気化器１０６内には加熱されたヒータブロック（図示せず）が存在し、ここで液体のモノマー原料は気化され、リアクター１０７に導入される。リアクター１０７内では１３．５６ＭＨｚの高周波により、気化したモノマー原料とキャリアガスはプラズマ化し、化学気相成長により基板１０９上に高強度低誘電率膜が成膜される。高強度低誘電率膜の成膜の際、モノマー原料の流量は０．５〜２ｇ／ｍｉｎであり、さらに好ましくは０．８〜１．５ｇ／ｍｉｎである。キャリアガスであるＨｅ流量は１００〜１０００ｓｃｃｍであり、さらに好ましくは２００〜５００ｓｃｃｍである。リアクター１０７内の圧力は２００Ｐａ〜５３３Ｐａであり、さらに好ましくは２６６Ｐａ〜４００Ｐａである。ＲＦ電源の出力は５０〜８００Ｗであり、さらに好ましくは１００〜５００Ｗである。上記の成膜プロセスを用いることにより、モノマー原料の活性化がなされ、基板上で十分な移動を行うことができる。その後、重合架橋基の重合反応により成膜が行われる。これにより、絶縁膜５は、基板表面上で均一に成膜される。ＭＩＳ型ＦＥＴ上にも均一に成膜され、密集したＭＩＳ型ＦＥＴパターン間においても空隙を形成することなく成膜がなされる。【００５６】
式（２）に示すモノマーを原料として用い、上記手法によって成膜した高強度低誘電率膜をＲａｍａｎ分光分析にて評価を行った結果を図６に示す。１２００〜１７００ｃｍ−１にかけてはアモルファスカーボン起因とみられるブロードなピークと、２重結合及びハイドロカーボンのピークが存在している。アモルファスカーボンのピークは１４００ｃｍ−１と１６００ｃｍ−１付近にピークがあり、一般に１４００ｃｍ−１付近のピークはｓｐ２構造の炭素、１６００ｃｍ−１付近のピークはｓｐ２ｓｐ３構造の炭素に起因していると言われている。このように、Ｒａｍａｎ分光分析により、式（２）に示すモノマーを原料として成膜を行った高強度低誘電率膜はアモルファスカーボンと不飽和炭化水素を含有することが確認できる。【００５７】
さらに、式（２）に示すモノマーを原料として成膜を行った高強度低誘電率膜のフーリエ変換赤外分光（ＦＴ−ＩＲ）による吸収スペクトルを図７に示す。１０００ｃｍ−１付近にはＳｉ―Ｏに起因する非常に強い吸収ピークがあり、１２５０ｃｍ−１付近にはＳｉ−ＣＨ３に起因する鋭いピークが、さらに８００ｃｍ−１付近と２９００ｃｍ−１付近にはメチル基に起因する比較的強いピークがある。これらの吸収ピークは一般的なＳｉＯＣＨ膜においても確認される。一方、１４６５ｃｍ−１付近のピークはＣ−Ｃ−Ｃ結合に起因する吸収ピークであるとされ、式（２）に含まれているイソプロピル基に起因するものと考えられる。これは、一般的なＳｉＯＣＨ膜においてほとんど確認されることはなく、式（２）に示すモノマーを原料とした高強度低誘電率膜に見られる特徴的な吸収ピークである。【００５８】
この膜は高い膜強度を持つ。式（２）に示すモノマーを原料として用い、上記手法によって成膜した高強度低誘電率膜を５００ｎｍ成膜後、ナノインデンターを用いて膜強度を測定した結果を図８に示す。図８には同時に一般的なＳｉＯＣＨ膜の膜強度とｋ値を示しているが、本実施の形態の高強度低誘電率膜の膜強度は、一般的なＳｉＯＣＨ膜の膜強度約５〜１５ＧＰａと比較して、顕著に高い膜強度２５ＧＰａを示す。【００５９】
また、式（２）に示すモノマーを原料として用い、上記手法によって成膜した高強度低誘電率膜のＣｕ拡散耐性を図９に示す。評価はシリコン基板上に高強度低誘電率膜を４００ｎｍ形成した後Ｃｕをメッキしその後３５０℃で７時間熱処理後、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）にてＣｕの深さ方向分布を測定することでおこなった。ＳＩＭＳ分析は１次イオンによって表面のＣｕが注入されることを防ぐため、Ｓｉ基板面からスパッタリングを行い、深さ方向のＣｕ分布を熱処理前後で調べた。図９（ａ）は熱処理前、図９（ｂ）は熱処理後の深さ方向プロファイルである。この結果熱処理前後でＣｕの深さ方向に対する分布は変化が無く式（１）に示すモノマーを原料として成膜を行った高強度低誘電率膜は高いＣｕ拡散耐性を持つことが判明した。またこの高強度低誘電率膜の比誘電率は３．１であった。【００６０】
引き続き、図４（ｃ）に示すように絶縁膜５を平坦化し、さらに、リソグラフィとエッチングで開口部（コンタクトホール（接続孔））１１を形成した。【００６１】
次に、図４（ｄ）に示すように、開口部１１の内壁にＴａからなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成した。続いて、開口部１１に銅からなる導電部材７をめっき法により充填した。【００６２】
最後に、図４（ｅ）に示すように、絶縁膜５の上面と銅からなる導電部材７の上面とが同一平面となるように、絶縁膜５上の銅をＣＭＰ法により除去して、開口部１１内に充填された導電部材８を残し、コンタクトプラグを形成した。【００６３】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【００６４】
本実施例１の半導体装置の製造方法によれば、絶縁膜５がＣｕ拡散耐性を有するため、半導体装置のコンタクトプラグとして銅を用いた場合に、銅がコンタクトプラグから絶縁膜を介して、ＭＩＳ型ＦＥＴの不純物拡散領域まで拡散することを抑制する半導体装置とすることができる。また、絶縁膜５の機械強度が高く、誘電率が低いため、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【００６５】
[実施例２]
本発明の第２の実施例を以下、図１０を参照しながら説明する。【００６６】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図１０（ａ）に示す。図１０（ａ）において、１は基板、２は素子分離ＳＴＩ、３はゲート絶縁膜、４はゲート電極、９はストレス膜である。本実施例では、基板１にシリコン基板を用いた。【００６７】
図１０（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行うことにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させた。【００６８】
次に、実施例１と同様の方法により、図１０（ｂ）に示すように、絶縁膜５をプラズマＣＶＤ法により基板全面に堆積した。【００６９】
次に、図１０（ｃ）に示すように絶縁膜５を平坦化し、さらに、リソグラフィとエッチングで開口部（コンタクトホール（接続孔））１１を形成した。【００７０】
次に、図１０（ｄ）に示すように、開口部１１の内壁にＴａからなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成した後、開口部１１に銅からなる導電部材７をめっき法により充填した。【００７１】
最後に、図１０（ｅ）に示すように、絶縁膜５の上面と銅からなる導電部材７の上面とが同一平面となるように、絶縁膜５上の銅をＣＭＰ法により除去して、開口部１１内に充填された導電部材８を残し、コンタクトプラグを形成した。【００７２】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【００７３】
なお、本実施例における開口部１１の形成工程において、図１１（ａ）、（ｂ）に示すように、不純物拡散領域２１のコンタクトの形状をスリット形状（長方形）としてもよい。図１１（ｂ）は、図１１（ａ）の２点鎖線で示される部分の断面図に相当する。コンタクト形状をスリット形状とすることにより、コンタクトプラグを取り囲む絶縁膜５との接触面積が増加することとなり、絶縁膜５（積層構造の場合は特に最下層の絶縁膜）が、銅拡散耐性を持つことが重要となる。また、コンタクトプラグの断面積（接触面積）が増加することで、さらに寄生抵抗を低下させることが可能となる。【００７４】
また、本実施例における開口部１１の形成工程において、図１２（ａ）、（ｂ）に示すように、ゲート電極４のコンタクトの形状をスリット形状（長方形）とすることもできる。図１２（ｂ）は、図１２（ａ）の２点鎖線で示される部分の断面図に相当する。ゲート電極４とのコンタクト抵抗をさらに低減する施策として、ゲートコンタクトをゲート電極４上で取り、さらにコンタクトの形状をスリット形状（長方形）に変更している。コンタクト形状がスリット形状であることによる、コンタクトプラグを取り囲む絶縁膜との接触面積が増加することとなり、絶縁膜５（積層構造の場合は特に最下層の絶縁膜）が、銅拡散耐性を持つことが重要となる。この場合、ゲート電極の長さをほとんど無視することが出来るために、ゲート電極のもつ寄生抵抗成分を低下させることができる。さらにコンタクトの断面積（接触面積）が増加することで、寄生抵抗を低下させることが可能となる。【００７５】
本実施例２の半導体装置の製造方法によれば、絶縁膜５が銅拡散耐性を有するため、ＭＩＳ型ＦＥＴ上にストレス膜を有する場合でも、実施例１の場合と同様に、絶縁膜５を介した銅の拡散を抑えることができる。また、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【００７６】
[実施例３]
本発明の第３の実施例を以下、図１３を参照しながら説明する。【００７７】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図１３（ａ）に示す。図１３（ａ）において、１は基板、２は素子分離ＳＴＩ、３はゲート絶縁膜、４はゲート電極である。本実施例では、基板１にシリコン基板を用いた。【００７８】
図１３（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行うことにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させた。【００７９】
次に、実施例１、２と同様の方法により、図１３（ｂ）に示すように、絶縁膜２２をプラズマＣＶＤ法により基板全面に堆積した。その後さらに、同様の成膜方法により絶縁膜２２を覆うように絶縁膜１０を堆積した。絶縁膜１０は、比誘電率３．５以下の低誘電率膜であることが望ましいが、プラズマＣＶＤ法などによって得られるシリコン酸化膜でもよい。なお、本実施例では、絶縁膜２２と絶縁膜１０を合わせたものが、実施例１、２における絶縁膜５に相当する。【００８０】
ここで、絶縁膜１０を絶縁膜２２の上に成膜する際には、十分な密着性を確保するために、表面処理、例えばヘリウムガスを供給しながらＲＦ電力を印加するなどしてから、引き続き絶縁膜１０の成膜を行うなどしてもよい。【００８１】
引き続き、図１３（ｃ）に示すように絶縁膜１０を平坦化し、さらに、リソグラフィとエッチングで開口部（コンタクトホール（接続孔））１１を形成した。【００８２】
次に、図１３（ｄ）に示すように、開口部１１の内壁にＴａからなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成した後、開口部１１に銅からなる導電部材７をめっき法により充填した。【００８３】
最後に、図１３（ｅ）に示すように、絶縁膜１０の上面と銅からなる導電部材７の上面とが同一平面となるように、絶縁膜１０上の銅をＣＭＰ法により除去して、開口部１１内に充填された導電部材８を残し、コンタクトプラグを形成した。【００８４】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【００８５】
本実施例３の半導体装置の製造方法によれば、積層構造を有するＭＩＳ型ＦＥＴ上の絶縁膜のうち、最下層の絶縁膜２２が銅拡散耐性を有するため、実施例１、２の場合と同様に、絶縁膜２２を介した銅の拡散を抑えることができる。また、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【００８６】
[実施例４]
本発明の第４の実施例を以下、図１４を参照しながら説明する。【００８７】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図１４（ａ）に示す。図１４（ａ）において、１は基板、２は素子分離ＳＴＩ、３はゲート絶縁膜、４はゲート電極、９はストレス膜である。本実施例では、基板１にシリコン基板を用いた。【００８８】
図１４（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行うことにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させた。【００８９】
次に、実施例３と同様の方法により、図１４（ｂ）に示すように、絶縁膜２２、絶縁膜１０を、この順にプラズマＣＶＤ法により基板全面に堆積した。なお、本実施例では、絶縁膜２２と絶縁膜１０を合わせたものが、実施例１、２における絶縁膜５に相当する。【００９０】
次に、図１４（ｃ）に示すように絶縁膜１０を平坦化し、さらに、リソグラフィとエッチングで開口部（コンタクトホール（接続孔））１１を形成した。【００９１】
次に、図１４（ｄ）に示すように、開口部１１の内壁にＴａからなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成した後、開口部１１に銅からなる導電部材７をめっき法により充填した。【００９２】
最後に、図１４（ｅ）に示すように、絶縁膜１０の上面と銅からなる導電部材７の上面とが同一平面となるように、絶縁膜１０上の銅をＣＭＰ法により除去して、開口部１１内に充填された導電部材８を残し、コンタクトプラグを形成した。【００９３】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【００９４】
本実施例４の半導体装置の製造方法によれば、積層構造を有するＭＩＳ型ＦＥＴ上の絶縁膜のうち、最下層の絶縁膜２２が銅拡散耐性を有するため、ＭＩＳ型ＦＥＴ上にストレス膜を有する場合でも、実施例１〜３の場合と同様に、絶縁膜２２を介した銅の拡散を抑えることができる。また、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【００９５】
[実施例５]
本発明の第５の実施例を以下、図１５を参照しながら説明する。【００９６】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図１５（ａ）に示す。図１５（ａ）において、１は基板、２は素子分離ＳＴＩ、３はゲート絶縁膜、４はゲート電極、９はストレス膜である。本実施例では、基板１にシリコン基板を用いた。【００９７】
図１５（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行うことにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させた。【００９８】
次に、実施例１、２と同様の方法により、図１５（ｂ）に示すように、絶縁膜２２をプラズマＣＶＤ法により基板全面に堆積した。【００９９】
次に、絶縁膜２２と同様の成膜方法により、絶縁膜２２を覆うように絶縁膜（配線層絶縁膜）１２を堆積した。絶縁膜１２は比誘電率３.５以下、好ましくは比誘電率３.０以下の低誘電率膜であることが望ましいが、プラズマＣＶＤなどによって得られるシリコン酸化膜でも良い。また、絶縁膜１２は例えばＳｉＯＣ膜とＳｉＣＮ膜などの異種膜の積層構造でもよい。積層構造は２層に限らず、３層あるいは４層でもよい。なお、本実施例では、絶縁膜２２と絶縁膜１２を合わせたものが、実施例１、２における絶縁膜５に相当する。【０１００】
ここで、絶縁膜１２を絶縁膜２２の上に成膜する際には、十分な密着性を確保するために、表面処理、例えばヘリウムガスを供給しながらＲＦ電力を印加するなどしてから、引き続き絶縁膜１２の成膜を行うなどしてもよい。【０１０１】
以下、デュアルダマシンの手法を用いてコンタクトプラグと配線とを同時に形成した。ダマシン配線とは、あらかじめ形成された絶縁膜の溝に金属配線剤を埋め込み、溝内以外の余剰な金属を、例えばＣＭＰなどにより除去することで形成される埋め込み配線を指す。【０１０２】
即ち、図１５（ｄ）に示すように、さらに、リソグラフィとエッチングにより開口部（コンタクトホール（接続孔））１１を形成するとともに、配線溝１３を形成した。【０１０３】
次に、図１５（ｅ）に示すように、開口部１１及び配線溝１３の内壁にＴａからなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成し、引き続き、開口部１１及び配線溝１３に銅からなる導電部材７をめっき法により充填した。最後に、絶縁膜１２の上面と銅からなる導電部材７の上面とが同一平面となるように、余分なバリアメタル６および導電部材７をＣＭＰなどの手法を用いて除去して導電部材８を残し、コンタクトプラグと配線１４を形成した。【０１０４】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【０１０５】
本実施例５の半導体装置の製造方法によれば、デュアルダマシンの手法によりコンタクトプラグと配線とを同時に形成した場合であっても、ＭＩＳ型ＦＥＴ上の絶縁膜２２がＣｕ拡散耐性を有するため、絶縁膜２２を介した銅の拡散を抑えることができる。また、実施例１〜４と同様の理由により、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【０１０６】
[実施例６]
本発明の第６の実施例を以下、図１６を参照しながら説明する。【０１０７】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図１６（ａ）に示す。図１６（ａ）において、１は基板、２は素子分離ＳＴＩ、３はゲート絶縁膜、４はゲート電極、９はストレス膜である。本実施例では、基板１にシリコン基板を用いた。【０１０８】
図１６（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行うことにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させた。【０１０９】
次に、実施例１、２と同様の方法により、図１６（ｂ）に示すように、絶縁膜２２をプラズマＣＶＤ法により基板全面に堆積した。【０１１０】
次に、絶縁膜２２と同様の成膜方法により、絶縁膜２２を覆うようにエッチストップ膜１８、絶縁膜（配線層絶縁膜）１２をこの順に堆積した。絶縁膜１２は比誘電率３.５以下、好ましくは比誘電率３.０以下の低誘電率膜であることが望ましいが、プラズマＣＶＤなどによって得られるシリコン酸化膜でも良い。エッチストップ膜１８は、絶縁膜１２をドライエッチングして配線溝１３を形成するにあたり、配線溝深さを均一化するためのストッパーの役目をするため、絶縁膜１２よりもドライエッチングする際のエッチング速度が低いことが望ましい。絶縁膜１２とエッチストップ膜１８のエッチング速度比は３：２、より好ましくは２：１、さらに好ましくはそれ以上であることが望ましい。このため、絶縁膜１２と膜密度あるいは膜組成が大きく異なることが望ましい。例えば、絶縁膜１２の主成分に窒素が含まれない場合、エッチストップ膜１８には窒素が含まれていることが望ましい。絶縁膜１２に炭素が含まれていない場合には、エッチストップ膜１８に炭素が含まれていることが望ましい。あるいは、同じ元素が含まれている場合は、炭素や窒素などの含有量が３倍以上異なるなど、組成比が大きく異なっていることが望ましい。なお、本実施例では、絶縁膜２２とエッチストップ膜１８と絶縁膜１２を合わせたものが、実施例１、２における絶縁膜５に相当する。【０１１１】
以下、デュアルダマシンの手法を用いてコンタクトプラグと配線とを同時に形成した。即ち、図１６（ｄ）に示すように、リソグラフィとエッチングにより開口部（コンタクトホール（接続孔））１１を形成するとともに、配線溝１３を形成した。【０１１２】
次に、図１６（ｅ）に示すように、開口部１１及び配線溝１３の内壁にＴａからなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成し、引き続き、開口部１１及び配線溝１３に銅からなる導電部材７をめっき法により充填した。最後に、絶縁膜１２の上面と銅からなる導電部材７の上面とが同一平面となるように、余分なバリアメタル６および導電部材７をＣＭＰなどの手法を用いて除去して導電部材８を残し、コンタクトプラグと配線１４を形成した。【０１１３】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【０１１４】
なお、図１６（ｄ）の工程において、開口部（コンタクトホール（接続孔））１１をリソグラフィとエッチングにより、ＭＩＳ型ＦＥＴのゲート電極４へ至るように形成した例を図１７に示す。かかる工程により、コンタクトプラグがゲート電極４上に直接接触する構成とすることができる。【０１１５】
本実施例６の半導体装置の製造方法によれば、実施例５の場合と同様に、絶縁膜２２を介した銅の拡散を抑えることができる。また、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【０１１６】
[実施例７]
本発明の第７の実施例を以下、図１８を参照しながら説明する。【０１１７】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を図１８（ａ）に示す。図１８（ａ）において、１は基板、２は素子分離ＳＴＩ、３はゲート絶縁膜、４はゲート電極、９はストレス膜である。本実施例では、基板１にシリコン基板を用いた。【０１１８】
図１８（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行うことにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させた。【０１１９】
次に、実施例１、２と同様の方法により、図１８（ｂ）に示すように、絶縁膜５をプラズマＣＶＤ法により、実施例５、６における絶縁膜２２と絶縁膜１２を合わせた膜厚まで基板全面に堆積した。【０１２０】
次に、図１８（ｃ）に示すように、リソグラフィとエッチングにより開口部（コンタクトホール（接続孔））１１を形成するとともに、配線溝１３を形成した。【０１２１】
次に、図１８（ｄ）に示すように、開口部１１及び配線溝１３の内壁にＴａからなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成し、引き続き、開口部１１及び配線溝１３に銅からなる導電部材７をめっき法により充填した。最後に、絶縁膜１２の上面と銅からなる導電部材７の上面とが同一平面となるように、余分なバリアメタル６および導電部材７をＣＭＰなどの手法を用いて除去して導電部材８を残し、コンタクトプラグと配線１４を形成した。【０１２２】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【０１２３】
なお、図１８（ｃ）の工程において、開口部（コンタクトホール（接続孔））１１をリソグラフィとエッチングにより、ＭＩＳ型ＦＥＴのゲート電極４へ至るように形成した例を図１９に示す。かかる工程により、コンタクトプラグがゲート電極４上に直接接触する構成とすることができる。【０１２４】
本実施例７の半導体装置の製造方法によれば、実施例５、６の場合と同様に、絶縁膜５を介した銅の拡散を抑えることができる。また、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【０１２５】
[実施例８]
本発明の第８の実施例を以下、図３を参照しながら説明する。【０１２６】
実施例２における開口部１１の形成工程において、図３（ｂ）に示すように、開口部１１がＭＩＳ型ＦＥＴ２０のゲート電極４と不純物拡散領域２１の両方へ至るように開口部１１を形成した。その他の工程については実施例２と同様にして、半導体集積回路を完成させた。【０１２７】
図３（ｂ）は、図３（ａ）の２点鎖線で示される部分の断面図に相当する。ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などの回路において非常に回路の面積を小さくしたい場合は、局所配線としてゲートとソース・ドレイン領域を最短距離で接続するために、図３に示すような形状の共通のコンタクトを形成する。コンタクト形状が長方形であることによる、コンタクトプラグを取り囲む絶縁膜との接触面積が増加することとなり、層間絶縁膜、積層構造の場合は特に最下層の層間絶縁膜が銅拡散耐性を持つことが重要となる。なお、ここで長方形と便宜的に呼んでいる形状は、実際には長方形の各角に丸みを帯びた形状も含む。ここでは、実施例５〜７における配線溝１３については表示を省略している。【０１２８】
本実施例８の半導体装置の製造方法によれば、絶縁膜５がＣｕ拡散耐性を有するため、半導体装置のコンタクトプラグとして銅を用いた場合に、銅がコンタクトプラグから絶縁膜を介して、ＭＩＳ型ＦＥＴの不純物拡散領域まで拡散することを抑制する半導体装置とすることができる。【０１２９】
[実施例９]
本発明の第９の実施例を以下、図２０を参照しながら説明する。【０１３０】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ２０形成後の構造を有する基板を用いて、実施例２と同様に半導体集積回路を形成する際、図２０（ａ）に示すようにＭＩＳ型ＦＥＴ２０を囲むように、絶縁膜５の表面から基板１へ至る金属壁となる銅を主成分とするスリット配線群３２を設けた。スリット配線群３２は集積回路形成領域５２のコンタクトプラグやビアプラグ、配線と同様にして形成した。多層配線が形成された集積回路形成領域５２の最上層にはパッシベーション膜３０を形成した。図２０（ｂ）は、図２０（ａ）の上面の概念図である。【０１３１】
図２０（ａ）、（ｂ）に示すように、集積回路形成領域５２はスリット配線群３２からなるシールリング領域５１によって取り囲まれている。図２０（ａ）は、スリット配線群は３重の場合であるが、２重あるいは４重以上でもよい。さらには集積回路形成領域を１周囲んでいるだけでもよい。但し、２重以上に囲まれていることが好ましい。シールリング領域のなかには集積回路形成領域５３など複数の集積回路形成領域があってもよいが、集積回路が形成されたシリコンチップ５４中の集積回路形成領域は全てシールリング領域５１の内部に存在することが好ましい。【０１３２】
また、スリット配線群３２を上面から見た際の形状については図２１（ａ）のように単純にリング状になっていてもよいし、図２１（ｂ）のように格子状になっていてもよい。あるいは図２１（ｃ）のように交互に桟が入るような形状でも良い。また図２１では３重のスリット配線群について示したが、先に述べたように、２重以上であることが好ましい。【０１３３】
以上のように、半導体基板上に形成された集積回路形成領域を取り囲むように、金属からなる壁を、コンタクトプラグを取り囲む上記絶縁膜を貫通しシリコン基板に到達するように形成することで、集積回路が形成されシリコンウエハから切り出されたシリコンチップが樹脂モールドなどに組み込まれる過程において、空気中の水分などが上記絶縁膜の側面から集積回路形成領域に進入することを防ぐことができる。絶縁膜中に水分が存在すると、絶縁膜中に銅が拡散した際に、水との電子のやりとりによって銅がイオン化する。銅イオンの拡散は銅原子の拡散よりも早いことが知られている。従って、かかる絶縁膜に水分を進入させないことが重要である。またこの集積回路を取り囲む金属壁によって、集積回路の不良の発生確率を低減させ、寿命や信頼性の大きく向上させることができる。【０１３４】
［実施例１０］
本発明の第１０の実施例を以下、図２５を参照しながら説明する。【０１３５】
標準的な集積回路の形成方法を用いて作成した、ＭＩＳ型ＦＥＴ形成後の構造を有する基板を図２５（ａ）に示す。図２５（ａ）において、１は基板、２は素子分離ＳＴＩ、３はゲート絶縁膜、４はゲート電極、９はストレス膜である。本実施例では、基板１にシリコン基板を用いた。【０１３６】
図２５（ａ）において、水素含有ガスの雰囲気下で４００℃、２０分の熱処理を行ってもよい。これにより、ＭＩＳ型ＦＥＴのゲート絶縁膜のダングリングボンドを終端し、ゲート絶縁膜３と基板１との界面を安定させることができるが、元よりダングリングボンドがほとんどなく、安定な界面が形成されていることがわかっている場合には、前記熱処理は、必ずしも行う必要はない。【０１３７】
次に、実施例１と同様の方法により、図２５（ｂ）に示すように、絶縁膜２２を、さらに絶縁膜１０をプラズマＣＶＤ法により、基板全面に堆積した。なお、本実施例では、絶
縁膜２２と絶縁膜１０を合わせたものが、実施例１における絶縁膜５に相当する。【０１３８】
次に、実施例１と同様の方法により、絶縁膜１０を平坦化し、さらに、絶縁膜２２と同様の成膜方法により、絶縁膜５を覆うように絶縁膜（配線層絶縁膜）１２を堆積した。さらに引き続いて、絶縁膜１２の上にハードマスク絶縁膜１７を同様に堆積した。絶縁膜１２およびハードマスク絶縁膜１７は比誘電率３．５以下、好ましくは比誘電率３．０以下の低誘電率膜であることが望ましいが、プラズマＣＶＤなどによって得られるシリコン酸化膜でも良い。【０１３９】
またハードマスク膜１７は、絶縁膜１２を加工するためのマスクとして用いるためには絶縁膜１２よりも膜密度が高い、あるいはヤング率などの機械的強度が絶縁膜１２よりも高いものが好ましい。さらにハードマスク膜１７は複数の絶縁膜の積層構造でもよい。あるいはハードマスク膜１７の堆積は、絶縁膜１２の成膜中に成膜条件を変更したり成膜原料を切り替えたりするなどして連続的に成膜してもよい。また、絶縁膜１２は例えばＳｉＯＣ膜とＳｉＣＮ膜などの異種膜の積層構造でもよい。【０１４０】
以下、デュアルダマシンの手法を用いてコンタクトプラグと配線とを同時に形成した。即ち、図２５（ｃ）に示すように、リソグラフィとエッチングにより開口部（コンタクトホール（接続孔））１１を形成し、引き続いて配線溝１３を形成した。【０１４１】
次に、開口部１１及び配線溝１３の内壁にＴａ／ＴａＮの積層膜からなるバリア層６と、銅からなるシード層（図示せず）とを、スパッタリング法によりこの順に形成し、引き続き、開口部１１及び配線溝１３に銅からなる導電部材をめっき法により充填した。最後に、図２５（ｄ）に示すように、絶縁膜１２の上面と銅からなる導電部材の上面とが同一平面となるように、余分なバリアメタル６および導電部材７をＣＭＰなどの手法を用いて除去して導電部材８を残し、コンタクトプラグと配線１４を形成した。【０１４２】
これ以後、引き続いて多層配線を形成し、半導体集積回路を完成させた。【０１４３】
本実施例１０の半導体装置の製造方法によれば、実施例６の場合と同様に、絶縁膜２２を介した銅の拡散を抑えることができる。また、寄生抵抗が低く、かつ寄生容量が小さく、高速動作が可能な半導体装置とすることができる。【０１４４】
本実施例１０の半導体装置の製造方法によって得られたコンタクトプラグの抵抗値と、一般的に知られるＷ（タングステン）プラグの抵抗値を測定した結果を図２６に示す。本実施例に示した方法によってコンタクト抵抗が大幅に低減できていることがわかる。例えば、コンタクト径が７５ｎｍの場合には、Ｗプラグを用いた場合には２３．５Ωであった抵抗値が５．４Ωに低減した。【０１４５】
本実施例１０の半導体装置の製造方法によって得られたコンタクトプラグをｎ型不純物拡散領域上に形成した場合の接合リーク電流特性を、一般的に知られるＷ（タングステン）プラグと比較した結果を図２７に示す。また、同様にｎ型あるいはｐ型不純物拡散領域へ本実施例１０の方法によりコンタクトプラグを形成する際に、目合わせ位置を故意にズレさせた場合の接合リーク電流特性を図２８に示す。いずれの特性もＷプラグと比較して遜色のないリーク電流値を示すことが確認される。Ｃｕシリサイドの形成や、そこに至らずともＣｕが拡散するとリーク電流が増加すると考えられることから、この結果は本実施例で用いたコンタクトプラグから銅が拡散することを防ぐことができているものと判断される。【０１４６】
また、本実施例１０の半導体装置の製造方法によって得られたコンタクトプラグを用いたトランジスタにおけるゲート電圧とドレイン電流の関係を測定した結果を図２９に示す。一般的に知られるＷプラグを用いたトランジスタの特性と特に変わるところなく問題のない特性が得られている。万一本実施例で用いた銅を用いたコンタクトプラグから、トランジスタ近傍に銅が拡散している場合には、図２９に示した特性にこぶが現れたり、特性曲線が歪んだりすることになる。【０１４７】
さらに、本実施例１０の半導体装置の製造方法によって得られたコンタクトプラグを用いたトランジスタにおけるオン電流とオフ電流の関係を測定した結果を図３０に示す。一般的に知られるＷプラグを用いたトランジスタの特性とほぼ同様な特性を示していることがわかる。本実施例の方法によってトランジスタの特性が劣化することがないことが確認される。【０１４８】
またさらには、本実施例１０の半導体装置の製造方法によって得られたコンタクトプラグを用いたトランジスタにおけるＮＢＴＩ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｉｎｓｔａｂｉｌｉｔｙ：負バイアス温度不安定性）の評価結果を図３１に示す。一般的に知られるＷプラグを用いたトランジスタの特性とほぼ同様な特性を示していることがわかる。本実施例１０の半導体装置の製造方法によって得られたトランジスタの初期的な信頼性が一般的に知られるＷプラグを用いたトランジスタと同等であることが確認される。【０１４９】
図３２に本実施例１０を用いて得られたトランジスタと一般的に知られるＷプラグを用いたトランジスタのゲート絶縁膜の信頼性評価としてＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）試験の結果を示す。図３２（ａ）はｎ型ＭＯＳＦＥＴ、図３２（ｂ）はｐ型ＭＯＳＦＥＴの場合である。いずれのトランジスタの場合も、本実施例の製造方法とＷプラグを用いた場合でゲート絶縁膜の寿命がほぼ同様であることがわかる。したがって、本実施例の手法によって、絶縁膜中をＣｕが拡散してトランジスタの特性が劣化することなく、従来プロセスと同等の信頼性を確保することが可能である。【０１５０】
さらに本実施例１０を用いて得られたトランジスタと一般的に知られるＷプラグを用いたトランジスタによって構成されたリングオシレータのゲート遅延時間とその消費電力を比較した結果を図３３に示す。本実施例の手法によってコンタクトプラグを取り囲む絶縁膜の比誘電率が低下したことから、同じ消費電力のリングオシレータにおいて、約７％の信号遅延低減が得られていることがわかる。コンタクトプラグを取り囲む絶縁膜の比誘電率を低減することによって、トランジスタの信頼性を損なうことなく、動作速度の向上をはかることが可能である。【０１５１】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。以上、本発明を上記実施の形態、及び実施例に即して説明したが、本発明は、上記実施の形態、及び実施例の構成のみに限定されず、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図１】
2009051163.tif 000007
【図２】
2009051163.tif 000008
【図３】
2009051163.tif 000009
【図４】
2009051163.tif 000010
【図５】
2009051163.tif 000011
【図６】
2009051163.tif 000012
【図７】
2009051163.tif 000013
【図８】
2009051163.tif 000014
【図９】
2009051163.tif 000015
【図１０】
2009051163.tif 000016
【図１１】
2009051163.tif 000017
【図１２】
2009051163.tif 000018
【図１３】
2009051163.tif 000019
【図１４】
2009051163.tif 000020
【図１５】
2009051163.tif 000021
【図１６】
2009051163.tif 000022
【図１７】
2009051163.tif 000023
【図１８】
2009051163.tif 000024
【図１９】
2009051163.tif 000025
【図２０】
2009051163.tif 000026
【図２１】
2009051163.tif 000027
【図２２】
2009051163.tif 000028
【図２３】
2009051163.tif 000029
【図２４】
2009051163.tif 000030
【図２５】
2009051163.tif 000031
【図２６】
2009051163.tif 000032
【図２７】
2009051163.tif 000033
【図２８】
2009051163.tif 000034
【図２９】
2009051163.tif 000035
【図３０】
2009051163.tif 000036
【図３１】
2009051163.tif 000037
【図３２】
2009051163.tif 000038
【図３３】
2009051163.tif 000039
【国際調査報告】
2009051163.tif 000040
2009051163.tif 000041
2009051163.tif 000042
2009051163.tif 000043