(57)【要約】消費電力の低減された電圧変換回路（６）は、電源装置（１００）に用いることができる。電源装置（１００）は、交流電源（１）と整流回路（２）とを含む電源回路（３）と、複数のコンデンサ（４）とスイッチング回路（５）とを含む電圧変換回路（６）と、負荷回路（７）とから構成される。電圧変換回路（６）は電源回路（３）と負荷回路（７）との間に接続される。電圧変換回路（６）のスイッチング回路（５）には、整流回路２を介さずに交流電源１が接続される。交流電源１からの整流前の出力電圧（電位変動：電源電圧の信号波形に生じる電位差）がスイッチング回路（５）に印加される。複数のコンデンサ４には、整流回路（２）を介して交流電源（１）が接続され、整流後の出力電力が印加される。電圧変換回路（６）は、電源回路（３）から入力された電源電圧を昇圧または降圧して負荷回路（７）に供給する。
2009041326.tif 000002
【特許請求の範囲】
【請求項１】
電源回路と負荷回路との間に接続される電圧変換回路であって、
複数のコンデンサと、
前記複数のコンデンサを前記電源回路および前記負荷回路に対して直列接続と並列接続とに切り替えるスイッチング回路とを備え、前記電源回路から前記電圧変換回路に入力された電圧は、前記複数のコンデンサの接続状態に応じて昇圧または降圧されるものであり、
前記電源回路は交流電源とこの交流電源からの電圧を整流する整流回路とを含み、
前記スイッチング回路は、前記整流回路を介さずに前記交流電源と接続され、前記交流電源の電位変動によりスイッチングすることを特徴とした電圧変換回路。
【請求項２】
前記電位変動の信号波形を矩形化する波形整形回路をさらに備え、
前記スイッチング回路は、前記波形整形回路を介して前記電源回路と接続されていることを特徴とした請求項１に記載の電圧変換回路。
【請求項３】
前記スイッチング回路は、前記複数のコンデンサを直列接続状態にする第１の回路と前記複数のコンデンサを並列接続状態にする第２の回路とを有し、
前記電圧変換回路は、前記第１の回路と前記第２の回路とに対して前記電位変動を印加するタイミングを異ならせるタイミング調整回路をさらに備え、
前記第１の回路と前記第２の回路のそれぞれは、前記タイミング調整回路を介して前記波形整形回路と接続されていることを特徴とした請求項２に記載の電圧変換回路。
【請求項４】
前記タイミング調整回路は、抵抗とトランジスタとからなる定電流回路を含み、
前記第１の回路と前記第２の回路が前記定電流回路の一端及び他端とそれぞれ接続されていることを特徴とした請求項３に記載の電圧変換回路。
【請求項５】
交流電源と、前記交流電源の交流電圧を整流して整流済み電圧を生成する整流回路とを含む電源回路と、
前記電源回路と負荷回路との間に接続され、前記電源回路から入力される電圧を昇圧または降圧する電圧変換回路と、
を備える電源装置であって、
前記電圧変換回路は、複数のコンデンサと、前記複数のコンデンサを前記電源回路および前記負荷回路に対して直列接続と並列接続とに切り替えるスイッチング回路とを含み、
前記スイッチング回路は、前記整流回路を介さずに前記交流電源と接続され、前記交流電源の前記交流電圧の電位変動によりスイッチングすることを特徴とした電源装置。
【請求項６】
前記整流回路と前記複数のコンデンサとを接続し、前記整流済み電圧を前記複数のコンデンサに供給する第１の配線と、
前記整流回路をバイパスして前記交流電源と前記スイッチング回路とを接続し、前記スイッチング回路に、前記交流電源の前記交流電圧を供給する第２の配線とを更に備えることを特徴とした請求項５に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換回路に関し、特に交流電源から入力された電圧を昇圧または降圧するための電圧変換回路に関する。
【背景技術】
【０００２】
一般に負荷回路に電力を供給する外部電源からの電源電圧を所望の電圧値に昇圧する回路としてチャージポンプ回路（電圧変換回路）が知られている（たとえば、特許文献１参照）。【０００３】
図１０は特許文献１に記載のチャージポンプ回路１０１のブロック図である。このチャージポンプ回路１０１は、電源電圧をチャージポンプするためのポンピング回路１０２、このポンピング回路１０２の駆動タイミング制御のためのパルス信号を生成する発振回路１０３、及びポンピング回路１０２からの出力電位を検出するための検出器１０４を備える。ポンピング回路１０２は、発振回路１０３で形成されたパルス信号の立ち上がりおよび立ち下がりを利用してチャージポンプを行う。ポンピング回路１０２の出力である内部電源は、チャージポンプされる毎に一定電圧だけ昇圧される。内部電源は例えば負荷回路に供給される。検出器１０４は、内部電源の電位を基準電位と比較し、内部電源電位が所与の電位より下がった際にポンピングイネーブル信号を発振回路１０３に出力する。発振回路１０３はポンピングイネーブル信号に応答して一定周期で発振するパルス信号を生成する。ポンピング回路１０２はこのパルス信号によって駆動され、内部電源を昇圧する。
【特許文献１】特開２０００−４０３６２号公報
【発明の開示】
【０００４】
近年では、チャージポンプ回路（電圧変換回路）の低消費電力化が求められている。しかしながら、従来のチャージポンプ回路１０１は発振回路１０３のパルス信号によりポンピング回路１０２を駆動制御しているため、この発振回路１０３の消費電力のため、チャージポンプ回路１０１全体の低消費電力化には限界があった。
【０００５】
本発明は、電圧変換回路の低消費電力化に向けられている。
【０００６】
本発明の一形態は、電源回路と負荷回路との間に接続される電圧変換回路であって、複数のコンデンサと、前記複数のコンデンサを前記電源回路および前記負荷回路に対して直列接続と並列接続とに切り替えるスイッチング回路とを備える。前記電源回路から前記電圧変換回路に入力された電圧は、前記複数のコンデンサの接続状態に応じて昇圧または降圧される。前記電源回路は交流電源とこの交流電源からの電圧を整流する整流回路とを含む。前記スイッチング回路は、前記整流回路を介さずに前記交流電源と接続され、前記交流電源の電位変動によりスイッチングする。
【０００７】
一例の電圧変換回路は、前記電位変動の信号波形を矩形化する波形整形回路をさらに備え、前記スイッチング回路は、前記波形整形回路を介して前記電源回路と接続されている。
【０００８】
一例では、前記スイッチング回路は、前記複数のコンデンサを直列接続状態にする第１の回路と前記複数のコンデンサを並列接続状態にする第２の回路とを有する。前記電圧変換回路は、前記第１の回路と前記第２の回路とに対して前記電位変動を印加するタイミングを異ならせるタイミング調整回路をさらに備える。前記第１の回路と前記第２の回路のそれぞれは、前記タイミング調整回路を介して前記波形整形回路と接続されている。
【０００９】
一例では、前記タイミング調整回路は、抵抗とトランジスタとからなる定電流回路を含み、前記第１の回路と前記第２の回路が前記定電流回路の一端及び他端とそれぞれ接続されている。
【００１０】
本発明の他の形態の電源装置は、交流電源と、前記交流電源の交流電圧を整流して整流済み電圧を生成する整流回路とを含む電源回路と、前記電源回路と負荷回路との間に接続され、前記電源回路から入力される電圧を昇圧または降圧する電圧変換回路とを備える。前記電圧変換回路は、複数のコンデンサと、前記複数のコンデンサを前記電源回路および前記負荷回路に対して直列接続と並列接続とに切り替えるスイッチング回路とを含む。前記スイッチング回路は、前記整流回路を介さずに前記交流電源と接続され、前記交流電源の前記交流電圧の電位変動によりスイッチングする。
【００１１】
一例では、前記整流回路と前記複数のコンデンサとを接続し、前記整流済み電圧を前記複数のコンデンサに供給する第１の配線と、前記整流回路をバイパスして前記交流電源と前記スイッチング回路とを接続し、前記スイッチング回路に、前記交流電源の前記交流電圧を供給する第２の配線とを更に備える。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る電圧変換回路を含む電源装置のブロック図。
【図２】図１の電源装置の回路図。
【図３】（Ａ）〜（Ｃ）は第１実施形態の電源装置の各回路における波形図。
【図４】本発明の第２実施形態に係る電圧変換回路を含む電源装置の回路図。
【図５】第２実施形態の電源装置の端子Ｐ２における波形図。
【図６】本発明の第３実施形態に係る電圧変換回路を含む電源装置の回路図。
【図７】（Ａ），（Ｂ）は第３実施形態の電源装置の端子Ｐ２，Ｐ５ａ，Ｐ５ｂにおける波形図。
【図８】本発明の第４実施形態に係る電圧変換回路を含む電源装置の回路図。
【図９】（Ａ），（Ｂ）は第４実施形態の電源装置の端子Ｐ２，Ｐ５ａ，Ｐ５ｂにおける波形図。
【図１０】従来のチャージポンプ回路のブロック図。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１は本発明の電圧変換回路を含む電源装置のブロック図である。図２は本発明の第１実施形態に係る電圧変換回路を含む電源装置の回路図、図３は図２の電源装置の各回路における波形図（出力信号）である。図３（Ａ）は交流電源の信号、図３（Ｂ）はゲート印加用の信号、図３（Ｃ）は整流後の信号である。【００１４】
本発明の電圧変換回路を含む電源装置１００は、図１に示すように、交流電源１と整流回路２を有する電源回路３と、複数のコンデンサ４およびこの複数のコンデンサ４を電源回路３に対して直列接続と並列接続とに切り替えるスイッチング回路５を有する電圧変換回路６と、負荷回路７とから構成される。電圧変換回路６は電源回路３と負荷回路７との間に接続される。電圧変換回路６のスイッチング回路５には、整流回路２を介さずに交流電源１が接続され、交流電源１からの整流前の出力電圧（電位変動：電源電圧の信号波形に生じる電位差）が印加される。また、複数のコンデンサ４には、第１の配線Ｌ１及び整流回路２を介して交流電源１が接続され、整流後の出力電力が充電される。このように構成することにより、スイッチング回路５の動作制御（複数のコンデンサ４の直列接続と並列接続との切り替え制御）を交流電源１の交流電圧に同期させて行い、従来必要であった発振回路（スイッチング回路５を駆動制御するための発振回路）を用いることなく電源回路３から入力された電源電圧を昇圧または降圧して負荷回路７に供給する。【００１５】
具体的な第１実施形態に係る電圧変換回路を含む電源装置１００は以下の通りである。
電源回路３では、交流電源１と整流回路２とが並列に接続されている。交流電源１には、たとえば、静電誘導型の振動発電装置（可変容量の電極に電荷を与え、その電荷により対向電極間にクーロン引力を働かせ、このクーロン引力に抗して振動子が振動することにより発生した振動エネルギーを電気エネルギーに変換することによって発電を行う発電装置）が用いられる。電源回路３は、例えば外部からの振動により動作して、図３（Ａ）に示すような交流電圧（交流信号）を発生する。整流回路２は、４つのダイオードＤ１〜Ｄ４からなるブリッジ整流回路および平滑コンデンサＣ０で構成される。整流回路２は、交流電源１からの交流電圧を、図３（Ｃ）に示すような直流電圧に変換する。【００１６】
負荷回路７は、負荷抵抗Ｒｚと平滑コンデンサＣｚとが並列に接続されて構成される。電源回路３の電源電圧は、電圧変換回路６を介して昇圧または降圧されて、負荷回路７に供給される。【００１７】
電圧変換回路６は、複数のコンデンサ（キャパシタ）４と、複数のスイッチで構成されたスイッチング回路５とを含み、電源回路３と負荷回路７との間に接続される。詳細には、電圧変換回路６は、図２に示すように、３個のコンデンサＣ１〜Ｃ３と、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３とを組み合わせて構成される。ここで、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５は３個のコンデンサＣ１〜Ｃ３を電源回路３および負荷回路７に対して並列接続状態にするために、ＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３は３個のコンデンサＣ１〜Ｃ３を電源回路３および負荷回路７に対して直列接続状態にするために用いている。そして、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子には、整流回路２をバイパスする第２の配線Ｌ２を介して交流電源１が接続され、交流電源１と整流回路２との間の端子Ｐ１から端子Ｐ２を介して、交流電源１からの整流前の出力電圧（図３（Ｂ）に示す信号）が印加される。そして、この信号における信号波形の電位変動（整流前の交流電源の電源電圧と整流後の基準電位ＧＮＤとの電位差）を利用してＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３のオン・オフ制御を行う。このようにしてＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の動作制御（コンデンサの直列接続と並列接続との切り替え制御）が交流電源１の交流電圧に同期して行われる。なお、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５はＮチャネルＭＯＳ電界効果トランジスタを用いたスイッチであり、ＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３はＰチャネルＭＯＳ電界効果トランジスタを用いたスイッチのことである。【００１８】
コンデンサＣ１〜コンデンサＣ３には、整流回路２を介して交流電源１が接続され、電源回路３から整流後の出力電力が充電される。詳細には、電源回路３から電圧変換回路６にエネルギーを充電する期間においては、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５をオフ状態およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３をオン状態にして各々のコンデンサが電源回路３および負荷回路７に対して直列に接続される。そして、負荷回路７にエネルギーを供給する期間においては、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５をオン状態およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３をオフ状態にして各々のコンデンサが電源回路３および負荷回路７に対して並列に接続される。本実施形態では、電圧変換回路６は、このようにして電圧変換動作を行い、電源電圧を降圧して負荷回路７に供給する。そして、負荷回路７への電流（電力）を増幅させている。【００１９】
なお、電源回路３は本発明の「電源回路」、負荷回路７は本発明の「負荷回路」、コンデンサ４（コンデンサＣ１〜コンデンサＣ３）は本発明の「コンデンサ」、スイッチング回路５（ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３）は本発明の「スイッチング回路」、ＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３は本発明の「第１の回路」、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５は本発明の「第２の回路」、交流電源１は本発明の「交流電源」、整流回路２は本発明の「整流回路」、及び電圧変換回路６は本発明の「電圧変換回路」の一例である。【００２０】
次に、第１実施形態に係る電圧変換回路を含む電源装置１００の動作について説明する。
まず、交流電源１において外部振動により交流電圧（交流信号）を発生させ、整流回路２においてこの交流電圧を直流電圧に変換する。そして、電圧変換回路６において、各々のコンデンサを電源回路３および負荷回路７に対して直列接続（ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５をオフ状態およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３をオン状態）にした状態で電源回路３から整流後の出力電力を充電する。そして、コンデンサの充電が一定の電位を超えた場合、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子に、交流電源１からの整流前の信号波形の電位変動（出力信号がの立ち上がる際の電位差）を印加して、各々のコンデンサを電源回路３および負荷回路７に対して並列接続（ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５をオン状態およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３をオフ状態）に切り替える。そして、並列接続されたコンデンサから負荷回路７に電力を供給する。なお、コンデンサの充電が一定の電位より下がった場合には、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子に、交流電源１からの整流前の信号波形の電位変動（出力信号がの立ち下がる際の電位差）を印加して、各々のコンデンサを電源回路３および負荷回路７に対して直列接続（ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５をオフ状態およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３をオン状態）に切り替え、再び充電を行う。【００２１】
本発明の第１実施形態に係る電圧変換回路６および電源装置１００によれば、以下の効果を得ることができる。
（１）電圧変換回路６におけるスイッチング回路５を、整流回路２を介さずに交流電源１と接続し、スイッチング回路５の動作制御（オン・オフ制御）を、整流前の交流電源の電位変動（整流前の交流電源の電源電圧と整流後の基準電位ＧＮＤとの電位差）を用いて行うようにしたことで、発振回路を用いることなく交流電源１から入力された電源電圧を降圧（または昇圧）することができる。このため、発振回路に起因した消費電流（消費電力）が削減され、電圧変換回路の低消費電力化を図ることができ、電圧変換回路を含む電源装置１００の低消費電力化を図ることができる。【００２２】
（２）スイッチング回路５としてＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３を用いたことで、バイポーラ型や接合型のトランジスタスイッチを用いる場合に比べて、ゲート部分が電流を流しにくい絶縁体（絶縁膜）を介して構成される分、ゲート部分に起因したリーク電流が抑制され、電圧変換回路６の消費電流が低減される。これにより、電圧変換回路６および電源装置１００のさらなる低消費電力化を図ることができる。【００２３】
（第２実施形態）
図４は本発明の第２実施形態に係る電圧変換回路６を含む電源装置２００の回路図、図５は電源装置２００の波形整形回路後における波形図（出力信号）である。【００２４】
第１実施形態と異なる点は、電圧変換回路６が、電源回路３と接続される波形整形回路８を含むことである。それ以外は第１実施形態と同様の構成である。
波形整形回路８はインバータ（ＰＭＯＳｘおよびＮＭＯＳｘ）と抵抗Ｒｘとにより構成される。インバータを構成するＰＭＯＳｘのソース端子には整流後の出力電圧が印加される。ＮＭＯＳｘのソース端子は抵抗Ｒｘを介して整流後の基準電位ＧＮＤと接続される。そして、交流電源１から端子Ｐ３に入力される信号波形（図３（Ｂ）参照）を、図５に示すような矩形化された信号波形に変換して端子Ｐ４（端子Ｐ２）に出力する。このため、第２実施形態の電圧変換回路６を含む電源装置２００では、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子には、交流電源１からの整流前の出力電圧の信号波形が矩形化されて印加される。【００２５】
本発明の第２実施形態に係る電圧変換回路６および電源装置２００によれば、上記（１）および（２）の効果に加え、以下の効果を得ることができる。
（３）電圧変換回路６におけるＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子に矩形化された信号を入力するようにしたことで、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５とＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３との切り替え時の際、オン・オフ切り替え動作が確実となり、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５とＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３とが一瞬の間同時にオン状態になることが抑制される。このため、整流後の出力電流が、同時にオン状態のＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５とＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３を介して直接負荷回路７やグランド（整流後の基準電位ＧＮＤ）に流れ込む貫通電流が防止される。これにより、電圧変換回路６および電源装置２００のさらなる低消費電力化を図ることができる。【００２６】
（第３実施形態）
図６は本発明の第３実施形態に係る電圧変換回路６を含む電源装置３００の回路図、図７は電源装置３００のタイミング調整回路前後における波形図（出力信号）である。【００２７】
第２実施形態と異なる点は、電圧変換回路６が、タイミング調整回路９を含むことである。それ以外は第２実施形態と同様の構成である。
タイミング調整回路９はインバータ（ＰＭＯＳｙおよびＮＭＯＳｙ）と抵抗Ｒｙとにより構成される。タイミング調整回路９のＰＭＯＳｙのソース端子には整流後の出力電圧が印加される。ＮＭＯＳｙのソース端子は整流後の基準電位ＧＮＤと接続される。また、ＰＭＯＳｙのドレイン端子とＮＭＯＳｙのドレイン端子とは抵抗Ｒｙを介して接続される。そして、電圧変換回路６のＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子は、ＰＭＯＳｙのドレイン端子と抵抗Ｒｙとの間の端子Ｐ５ａを介して接続され、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５の各ゲート端子は、ＮＭＯＳｙのドレイン端子と抵抗Ｒｙとの間の端子Ｐ５ｂを介して接続される。タイミング調整回路９を介したことで、ＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子に入力する信号の立ち上がりがＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５の各ゲート端子に入力する信号の立ち上がりよりも早くなるとともに、ＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子に入力する信号の立ち下がりがＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５の各ゲート端子に入力する信号の立ち下がりよりも遅くなる。これは、（ａ）タイミング調整回路９のＰＭＯＳｙがオン状態およびＮＭＯＳｙがオフ状態となった際、端子Ｐ５ｂでの電圧は電源からの電流が抵抗Ｒｙを介して流れ込むために端子Ｐ５ａより立ち上がりが遅くなること、（ｂ）タイミング調整回路９のＰＭＯＳｙがオフ状態およびＮＭＯＳｙがオン状態となった際、端子Ｐ５ａでの電圧は電流が抵抗Ｒｙを介して整流後の基準電位ＧＮＤに流れるために端子Ｐ５ｂより立ち上がりが遅くなること、に起因している。これにより、交流電源１から波形整形回路８を介して端子Ｐ２に入力される信号（図７（Ａ）参照）は、図７（Ｂ）に示すような２つの信号として端子Ｐ５ａおよび端子Ｐ５ｂにそれぞれ出力される。このため、第３実施形態の電圧変換回路６を含む電源装置３００では、電圧変換回路６におけるＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５の各ゲート端子およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子には、交流電源１からの整流前の出力電圧（信号波形の電位差）がそれぞれ異なるタイミングで印加される。【００２８】
以下の本発明の第３実施形態を比較例と対比して説明する。
（比較例）
比較例の電源装置は、電圧変換回路６を設けていないこと以外は第３実施形態と同様の回路構成であり、具体的には、交流電源１および整流回路２を有する電源回路３と負荷回路７とを直接接続した構成となっている。【００２９】
（評価）
第３実施形態における電圧変換回路およびこの電圧変換回路を含む電源装置３００の動作を検証するために、負荷回路における負荷抵抗Ｒｚの両端の電位差（出力電圧）を測定し、負荷回路に供給される電流および電力を評価した。なお、交流電源１にはエレクトレット膜（表面電位１５０Ｖ）を用いた静電誘導型の振動発電装置を用い、その主な電極構成条件は櫛歯状電極面積２０ｍｍ×２０ｍｍ程度（電極幅０．６ｍｍ、電極間隔０．６ｍｍ）および対向電極間隔２０μｍである。そして、振動発電装置の振動条件を周波数１５Ｈｚおよび振幅１ｍｍとし、負荷回路の負荷抵抗Ｒｚを５００ｋΩとした。表１に各電源装置の出力電流および出力電力の評価結果を示す。【００３０】
【表１】
2009041326.tif 000003
【００３１】
表１に示すように、比較例（整流回路のみ）の電源装置では出力電流が１．８０μＡ程度であるのに対し、第３実施形態の電源装置３００では出力電流が３．０８μＡ程度となり、電圧変換回路６により約１．７倍にまで出力電流が増幅されることが確認された。一方、出力電力についても同様に増幅されることが確認された。すなわち、電圧変換回路６のない比較例の電源装置では出力電力が１．６２μＷ程度であるのに対し、第３実施形態の電源装置３００では出力電力が４．７４μＷ程度となり、電圧変換回路６により約２．９倍にまで出力電力が増幅されている。【００３２】
このことから、第３実施形態では、電圧変換回路６を用いた電源電圧の降圧による負荷回路への電流増幅機能（電力増幅機能）が有効に動作していることが分かる。したがって、電圧変換回路６は、発振回路を用いることなく動作し、交流電源１から入力された電源電圧を降圧できていると推察される。【００３３】
また、電圧変換回路６では、３個のコンデンサの直列接続と並列接続とを切り替えることにより電源電圧が１／３に降圧されるため、理想的には電流は３倍に増幅される。したがって、電圧変換回路６の動作に必要な電流（消費電流）は、以下の式（１）により概算される。なお、電圧変換回路６の消費電流には、波形整形回路８およびタイミング調整回路９の消費電流が含まれる。【００３４】
第３実施形態の出力電流＝３×（比較例の出力電流−電圧変換回路の消費電流）…（１）
これにより、第３実施形態における電圧変換回路６の消費電流は０．７７μＡ程度であると算出される。仮に波形整形回路８およびタイミング調整回路９の消費電流がゼロとすれば、複数のコンデンサ４とスイッチング回路５の消費電流は最大でも０．７７μＡ程度となり、スイッチング回路５を少ない電流で動作させることが可能なことが分かる。なお、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３のトランジスタサイズの微細化によりスイッチング回路５ひいては電圧変換回路６の消費電流をさらに低減することが可能である。【００３５】
本発明の第３実施形態に係る電圧変換回路６および電源装置３００によれば、上記（１）〜（３）の効果に加え、以下の効果を得ることができる。
（４）ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５の各ゲート端子およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子に、交流電源１からの整流前の出力電圧（信号波形の電位差）を異なるタイミングで印加するようにしたことで、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５とＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３との切り替え時の際、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５とＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３とが同時にオン状態になることが抑制される。このため、整流後の出力電流がＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５とＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３を介して直接負荷回路７やグランド（基準電位ＧＮＤ）に流れ込む貫通電流がさらに確実に防止される。これにより、電圧変換回路６および電源装置３００のさらなる低消費電力化を図ることができる。【００３６】
（５）発振回路を用いることなく交流電源１から入力された電源電圧を降圧（または昇圧）することができるので、発振回路を用いる場合に比べてより少ない電流で電圧変換回路６を動作させることが可能となる（下限動作電流の低減）。このため、静電誘導型の振動発電装置のように、振動により発生する電流量が少ない交流電源１を採用する場合でも、電圧変換回路６を含む電源装置３００を有効に動作させ、負荷回路に供給する電流（電力）を増幅することができる。【００３７】
（第４実施形態）
図８は本発明の第４実施形態に係る電圧変換回路を含む電源装置４００の回路図、図９は電源装置４００のタイミング調整回路前後における波形図（出力信号）である。【００３８】
第４実施形態では、第３実施形態のタイミング調整回路９の抵抗Ｒｙに代えて、定電流回路が設けられている。それ以外は第３実施形態と同様の構成である。
電源装置４００のタイミング調整回路９は、ＰＭＯＳｙのドレイン端子とＮＭＯＳｙのドレイン端子との間に接続された定電流回路ＣＣを含む。定電流回路ＣＣは、トランジスタＴＲ１と抵抗Ｒｙ１とからなる。【００３９】
図８の例では、トランジスタＴＲ１のソースは抵抗Ｒｙ１と接続されている。トランジスタＴＲ１のドレイン端子とＰＭＯＳｙのドレイン端子との間のノードが端子Ｐ５ａである。抵抗Ｒｙ１とＮＭＯＳｙのドレイン端子との間のノードが端子Ｐ５ｂである。【００４０】
第４実施形態の電圧変換回路６を含む電源装置４００では、第３実施形態と同様に、定電流回路ＣＣを含むタイミング調整回路９により、ＮＭＯＳスイッチＮＭＯＳ１〜ＮＭＯＳ５の各ゲート端子およびＰＭＯＳスイッチＰＭＯＳ１〜ＰＭＯＳ３の各ゲート端子には、交流電源１からの整流前の出力電圧（信号波形の電位差）がそれぞれ異なるタイミングで印加される。【００４１】
また、定電流回路ＣＣの採用により、端子Ｐ５ａと端子Ｐ５ｂの信号波形のなまりが改善される（図９（Ａ）、図９（Ｂ）参照）。その結果、第４実施形態の電圧変換回路６は、第３実施形態よりも少ない電流で動作可能となり、発振回路を用いる場合よりもさらに少ない電流で動作可能である（下限動作電流の低減）。【００４２】
なお、本発明は、上記した実施形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうるものである。【００４３】
各実施形態では、交流電源として静電誘導型の振動発電装置を採用した例を示したが、本発明はこれに限らない。たとえば、電磁誘導型の振動発電装置や圧電体発電装置を採用してもよい。また、通常の三相交流を発生する電源を採用してもよい。こうした場合にも対応する上記効果を享受することができる。【００４４】
各実施形態では、電圧変換回路を構成するコンデンサが３個の場合の例を示したが、本発明はこれに限らない。たとえば、２個あるいは４個以上のコンデンサの直列接続と並列接続とを切り替えるように構成してもよい。この場合にも上記効果を享受することができる。【００４５】
各実施形態では、電圧変換回路を構成するスイッチング回路としてＰＭＯＳ（ＰチャネルＭＯＳ電界効果トランジスタ）およびＮＭＯＳ（ＮチャネルＭＯＳ電界効果トランジスタ）を採用した例を示したが、本発明はこれに限らない。たとえば、Ｐチャンネル接合型電界効果トランジスタおよびＮチャネル接合型電界効果トランジスタを採用してもよいし、ＰＮＰ型バイポーラトランジスタおよびＮＰＮ型バイポーラトランジスタを採用してもよい。また、ＩＧＢＴあるいはサイリスタを用いてもよい。また、これらを組み合わせて使用してもよい。こうした場合には少なくとも上記（１）の効果を享受することができる。
【図１】
2009041326.tif 000004
【図２】
2009041326.tif 000005
【図３】
2009041326.tif 000006
【図４】
2009041326.tif 000007
【図５】
2009041326.tif 000008
【図６】
2009041326.tif 000009
【図７】
2009041326.tif 000010
【図８】
2009041326.tif 000011
【図９】
2009041326.tif 000012
【図１０】
2009041326.tif 000013
【国際調査報告】
2009041326.tif 000014
2009041326.tif 000015
2009041326.tif 000016
2009041326.tif 000017