(57)【要約】少なくとも１つの演算、特に少なくとも１つの暗号計算を実行する回路装置並びに方法をさらに発展させて、少なくとも１つの規定されたディジタル署名法、特にドイツ国ディジタル署名法を満足する少なくとも１つのキー、特にＲＳＡキーを生成する問題を解決するために、キー生成用、特にＲＳＡキー生成用の、少なくとも１つ、好適には２つの素数（ｐ，ｑ）を、少なくとも１つのディジタル署名法、特にドイツ国ディジタル署名法に準拠して探索する。
2009505147.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの演算、特に暗号計算を実行する回路装置、特に数値演算コプロセッサのような集積回路において、
キー生成用、特にリベスト−シャミア−エーデルマン（ＲＳＡ）キー生成用の少なくとも１つ、好適には２つの素数を、少なくとも１つの規定されたディジタル署名法、特にドイツ国ディジタル署名法に準拠して探索することを特徴とする回路装置。
【請求項２】
前記規定されたディジタル署名法のすべての要求、特にドイツ国ディジタル署名法のすべての要求を満足するように、前記素数の元になる乱数用の可能な開始バイトをオフラインで事前計算し、
前記キーを生成する段階、特にＲＳＡキーを生成する段階において、前記事前計算した値を用いて、前記素数の探索において使用する乱数の発生を開始する
ことを特徴とする請求項１に記載の回路装置。
【請求項３】
請求項１または２に記載の回路装置、特に数値演算コプロセッサのような集積回路を少なくとも１つ具えているマイクロコントローラ、特に埋め込み型セキュリティコントローラ。
【請求項４】
請求項１または２に記載の回路装置、特に数値演算コプロセッサのような集積回路を少なくとも１つ具えているデータ処理装置、特に埋め込みシステム、例えばチップカードまたはスマートカード。
【請求項５】
少なくとも１つの演算、特に暗号計算を実行する方法において、
キー生成用、特にリベスト−シャミア−エーデルマン（ＲＳＡ）キー生成用の少なくとも１つ、好適には２つの素数を、少なくとも１つの規定されたディジタル署名法、特にドイツ国ディジタル署名法に準拠して探索することを特徴とする演算実行方法。
【請求項６】
前記規定されたディジタル署名法のすべての要求、特にドイツ国ディジタル署名法のすべての要求を満足するように、前記素数の元になる乱数用の可能な開始バイトをオフラインで事前計算し；
前記キーを生成する段階、特にＲＳＡキーを生成する段階において、前記事前計算した値を用いて、前記素数の探索において使用する乱数の発生を開始する
ことを特徴とする請求項５に記載の方法。
【請求項７】
前記素数ｐ、ｑを生成するに当たり、次の条件：
(i)   ２2n-1＜ｐ×ｑ＜２2n；
(ii)  0.5＜｜log(ｐ)−log(ｑ)｜＜30 （前記ディジタル署名法の条件）；
(iii) ｐ＜ｑ；
(iv)  ｐ＜２nかつｑ＜２n；
ここに、２×ｎの値は、法、特にｐ×ｑに要求されるビット長を表す；
に従うことを特徴とする請求項５または６に記載の方法。
【請求項８】
少なくとも１つのコンピュータのメモリーに直接ロード可能なコンピュータプログラム製品において、
前記コンピュータ上で実行した際に、請求項５〜７のいずれかに記載の方法を実行するための少なくとも１つのソフトウェアコード部分を具えていることを特徴とするコンピュータプログラム製品。
【請求項９】
少なくとも１つの、請求項８に記載のコンピュータプログラム製品の電子的配布方法。
【請求項１０】
銀行取引、オンラインシッピング、セキュリティ、等のような公開キーを用いる分野において、少なくとも１つの請求項１または２に記載の回路装置、特に数値演算コプロセッサのような集積回路、及び／または、請求項５〜７のいずれかに記載の方法を、少なくとも１つの請求項４に記載のデータ処理装置、特に埋め込みシステム、例えばチップカードまたはスマートカードにおいて使用する使用法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの演算、特に少なくとも１つの暗号計算を実行する回路装置、特に数値演算コプロセッサのような集積回路に関するものである。
【背景技術】
【０００２】
本発明はさらに、少なくとも１つの演算、特に少なくとも１つの暗号計算を実行する方法に関するものである。
【０００３】
暗号法において、現在最も使用されている公開キー（パブリックキー、公開鍵）システムはリベスト−シャミア−エーデルマン（ＲＳＡ：Rivest-Shamir-Adleman）である。これは、非公開の秘密キー（シークレットキー、秘密鍵）で署名することを可能にするシステムであるが、この署名は秘密でない公開キーを保有する誰もが検証することができる。ＲＳＡシステムまたはＲＳＡアルゴリズムは特別に構成したキーを働かせる必要があり、特に２つの大きな素数を必要とし、これらの素数の積がいわゆる法である。
【０００４】
一部の国では、ディジタル署名に通常の署名と同様の法的地位を与える法案が可決されており、例えばドイツ国では、ディジタル署名に通常の署名と同様の法的地位を与える”German Digital Signature Law（ドイツ国ディジタル署名法）”が可決されている。安全上の理由で、こうした法律は使用されるキーに、例えばキー長のような多数の要求を課している。しかし、次のより技術的な要求も与えられている：
【０００５】
ｎの素因数または素数ｐ、ｑは同じ大きさのオーダーを有するべきであるが、互いに近すぎるべきではない：
ε1＜｜log2(ｐ)−log1(ｑ)｜＜ε2
ここでε1及びε2のガイドとして、ε1≒0.5及びε1≒30が提案されている。
【０００６】
素因数ｐ及びｑは互いにランダムかつ独立的に発生しなければならず、所定の制約に注意する（http://regtp.de/imperia/md/content/tech reg t/digisign/141.pdf参照）。
【０００７】
ドイツ国ディジタル署名法に従って動作するシステムを持つことは業務上必要であり、実際に、ドイツ国内市場だけでなく欧州及び世界的市場にとってもますます必要になっている。
【０００８】
ＲＳＡ用の素数の発生は、十分な長さの乱数を発生し、そしてこの乱数に演算子”NextPrime（次の素数）”を適用することによって機能する。この方法に対して、既に知られている小改良が存在し、即ち、このように発生した２つの素数の積が正確に特定長であることを保証し、従って、上記乱数の最初の２、３ビットを修正することを可能にすることである。
【０００９】
しかし、上記ドイツ国ディジタル署名法を満足する素数を発生することが問題である。他の所で用いられている１つの方法は、これらの乱数を発生し、これらの乱数が上記要求を満足するか否かをチェックし、満足していなければ新たな乱数を発生することである。このことは、発生した乱数がすべての条件を満足するまで継続することができる。
【００１０】
明らかに、この方法は多くの問題を有する。まず第１に、偶然に良好な乱数を得るために要する時間が不明確である。第２に、多くの乱数が必要である（このためには、スマートカードまたは特定種類のサーバーのような多くの環境ではリソース（資源）不足である）。第３に、必要な計算を行うために複雑なソフトウェアが必要である（このことはいくつかの理由で不所望である）。
【００１１】
【特許文献１】米国特許出願公開第2004／0049526号明細書
【００１２】
従来技術文献である米国特許出願公開第2004／0049526号明細書は、ランダムな素数を所定時間間隔内に発生する方法を参照し、ここでは素数を発生するために用いる単一値は事前計算され記憶されている。
【００１３】
【非特許文献１】Nathalie Feyt, Marc Joye, David Naccache, and Pascal Paillier: ”Off-line/On-line Generation of RSA Keys with Smart Cards”, Second International Workshop for Asian Public Key Infrastructures, Taipei, Taiwan, 2002年10月30日〜2002年11月1日
【００１４】
従来技術文献であるNathalie Feyt, Marc Joye, David Naccache, and Pascal Paillier: ”Off-line/On-line Generation of RSA Keys with Smart Cards”, Second International Workshop for Asian Public Key Infrastructures, Taipei, Taiwan, 2002年10月30日〜2002年11月1日は、ＲＳＡキー（鍵）の発生を２段階に分割することを開示している。
【００１５】
第１段階はオフラインで、入力パラメータを知るより前に実行され、第２段階は、一旦入力パラメータを知るとスマートカードによって実行され、非常に高速であることを意味する。
【００１６】
この既知の技術によって、オフライン段階中に計算した一組の少数の「種（シード）」から、任意長のＲＳＡキーのオンライン発生が達成される。従って、オフボード（ボード外）／オンボード（ボード上）の解決法が提示され、ここでは可変で時間を要する部分は小さい種を生成することによってオフラインで実行され、これらの種は、キー自体を発生する第２の、高速でオンラインの部分で使用される。
【００１７】
この従来技術文献による他の解決法は、素数ｐ、ｑ用の値を種々の対について事前計算し、これらの値をＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory：電気的消去可能プログラマブル読出し専用メモリー）のような不揮発性メモリーに記憶することにある。
【００１８】
この従来技術文献による非常に自然であるが煩雑な解決法は、一組の整数値を事前計算してカードの不揮発性メモリーに書き込むことにあり、ｉ毎に擬似乱数発生器（ＰＲＮＧ：Pseudo-Random Number Generator）が素数を生成する。
【００１９】
【特許文献２】米国特許第5946397号明細書
【００２０】
本発明の技術的背景に関して、従来技術文献である米国特許第5946397号明細書を参照することができ、この明細書は離散的対数に基づく公開キーでの暗号化を開示し、ここでは乱数値のデータベースを形成し、これらの乱数値を組み合わせてキー用の指数を決定する。
【００２１】
【特許文献３】米国特許出願公開第2004／0156506号明細書
【００２２】
従来技術文献である米国特許出願公開第2004／0156506号明細書は、ＲＳＡキー要求に応答してキャッシュ記憶しているＲＳＡキーを選択することに関するものである。
【００２３】
【非特許文献２】Chenghaui Lu, Andre L. M. dos Santos, and Francisco R. Pimentel: ”Implementation of Fast RSA Key Generation on Smart Cards”, Proceedings of the 2002 ACM symposium on Applied computing, Madrid, Spain
【００２４】
本発明の技術的背景に関して、さらに、従来技術文献であるChenghaui Lu, Andre L. M. dos Santos, and Francisco R. Pimentel: ”Implementation of Fast RSA Key Generation on Smart Cards”, Proceedings of the 2002 ACM symposium on Applied computing, Madrid, Spainを参照することができる。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
上述した欠点及び短所に始まり、特に、ドイツ国ディジタル署名法の要求のような特定のディジタル署名法の要求に始まり、そして上述した従来技術を考慮に入れれば、本発明の目的は、技術分野において述べた種類の回路装置、並びに技術分野において述べた種類の方法をさらに発展させ、これらのディジタル署名法、特にドイツ国ディジタル署名法を満足する少なくとも１つのキー、特に、ＲＳＡキーを生成する問題の解決法を可能にすることにある。
【課題を解決するための手段】
【００２６】
本発明の目的は、請求項１に記載の特徴を具えた回路装置、並びに請求項５に記載の特徴を具えた方法によって達成される。本発明の有利な好適例及び合目的的な改良はそれぞれの縦続請求項に開示されている。
【００２７】
本発明の方法は原理的に、キー生成を加速する思想に基づくものであり、特にドイツ国ディジタル署名法を満足するＲＳＡキーを、前述の方法よりもすっと良い方法で、即ちより高速で複雑性が小さく、そしてごくわずかな偏りしか導入しない方法で生成する思想に基づくものである。
【００２８】
本発明の教示によれば、次のキー生成用の素数探索プロセスのためのアルゴリズムを実現することができる：
オフラインで、素数の元になる乱数用のすべての可能な開始（スタート）バイトを、それぞれのディジタル署名法のすべての要求、例えばドイツ国ディジタル署名法のすべての要求を満足するように計算する；
ＲＳＡキー生成の段階では、これらの事前計算した値を用いて、素数探索プロセスにおいて用いる乱数の発生を開始する。
【００２９】
本発明はさらに、データ処理装置、特に埋め込みシステム、例えばチップカードまたはスマートカードに関するものであり、このシステムは、上述した種類の計算、特に暗号計算を実行する少なくとも１つの回路装置、特に少なくとも１つの数値演算コプロセッサのような少なくとも１つの集積回路を具えている。
【００３０】
本発明はさらに、少なくとも１つのコンピュータのメモリーに直接ロード可能なコンピュータプログラム製品に関するものであり、このコンピュータプログラム製品は、上記コンピュータ上で実行した際に、上述した種類の方法を実行するための少なくとも１つのコード部分を具えている。
【００３１】
本発明はさらに、上述した種類のコンピュータプログラム製品の電子的配布に関するものである。
【００３２】
最後に、本発明は、銀行取引（バンキング）、オンライン・ショッピング、セキュリティ等のような公開キー暗号法の分野における、上述した種類の少なくとも１つの回路装置、特に少なくとも１つの数値プロセッサのような少なくとも１つの集積回路の使用法、及び／または、上述した種類の方法の、上述した種類の少なくとも１つの処理装置、特に少なくとも１つの埋め込みシステム、例えば少なくとも１つのチップカードまたはスマートカードにおける利用法に関するものである。
【００３３】
これに対応して、本発明は、銀行取引、オンライン・ショッピング、セキュリティ等のような公開キー暗号法を用いるあらゆる分野において利用することができる。上記アルゴリズムの軽量性は、本発明を、チップカードまたはスマートカードのような制約のある環境に特に適したものにする。
【００３４】
既に上述したように、本発明の教示を有利な方法で具体化並びに改善するいくつかの選択肢が存在する。この目的のために、請求項１及び請求項５のそれぞれに従属する請求項を参照し、以下、本発明の他の改良、特徴、及び利点を例示的に、図面を伴う好適な実施例を参照して詳細に説明する。
【発明を実施するための最良の形態】
【００３５】
データ処理装置１００の実施例、即ち、計算即ち暗号演算を実行するＩＣを具えたチップカードまたはスマートカードの形態の埋め込みシステムは、公開キー基盤（ＰＫＩ：Public Key Infrastructure（パブリックキー・インフラストラクチャ））であり、本発明の方法により動作する。
【００３６】
この関係では、特定のディジタル署名法、例えばドイツ国ディジタル署名法を満足するＲＳＡキーに必要な素数ｐ、ｑを発生するシステムを説明する。さらに、このシステムは追加的な乱数を必要とせず非常に高速であり、非常に単純なプログラムのアルゴリズムしか必要としない。
【００３７】
本発明の本質的な思想は、事前計算したバイトの表を用いることにあり、これらのバイトで乱数の発生を安全に開始することができ、発生を開始されたこれらの乱数によって素数探索プロセスを開始することができる。
【００３８】
この進め方によって、本発明は、特定のディジタル署名法、特にドイツ国ディジタル署名法がＲＳＡキーに詳細な制約を課す際に導入された問題を克服する。上記「背景技術」の章で示したように、従前の方法は煩雑であり、スマートカードのような制約のある環境に適していない。
【００３９】
本発明を用いれば、この場合にもＲＳＡキーの生成が可能であり、そのアルゴリズムは次のように機能する：
【００４０】
オフラインで、素数の元になる乱数の発生を当該バイトで開始することのできるすべての可能なバイトを計算し、さらに、これらの素数がすべての要求を満足することを保証する。
【００４１】
次に、ＲＳＡキーを生成する際に、これらの事前計算した値を用いて乱数の発生を開始する。以下に掘り下げて説明する：
まず、満足すべき詳細条件（ドイツ国ディジタル署名法の条件を含む）を与える；
次に、これらの条件がもたらすものについての説明に入る；
最後に、本発明を実現することのできるアルゴリズムを挙げる。
【００４２】
ＲＳＡキーを生成するために、素数ｐ及びｑを発生し、これらの素数ｐ及びｑは、満足すべき次の条件（ドイツ国ディジタル署名法の条件を含む）に従う：
(i)   ２2n-1＜ｐ×ｑ＜２2n；
(ii)  0.5＜｜log(ｐ)−log(ｑ)｜＜30 （署名法の条件）；
(iii) ｐ＜ｑ；
(iv)  ｐ＜２nかつｑ＜２n；
これら４つの不等式(i)、(ii)、(iii)、(iv)において、２×ｎの値は法、即ちｐ×ｑの要求ビット長である。
【００４３】
第１条件(i)は、法ｐ×ｑが正確に要求ビット長であるべきことを表す。
【００４４】
第２条件(ii)は、ドイツ国ディジタル署名法によって課せられる。
【００４５】
第３条件(iii)は便宜上のものである。
【００４６】
第４条件(iv)も便宜上のものであり、個々の素数も正確にビット長ｎのものであるべきことを表す。このことは、厳密に言えば、ドイツ国ディジタル署名法の要求からは必要でないが、これらの素数の取扱いを容易にする。
【００４７】
２つの素数ｐ、ｑの一方がより小さく終わろうとするので、この素数にラベル付けすることになる（このことは中国人剰余定理の応用におけるキーの使用をより容易にする）。
【００４８】
最後に、素数の選定において必要以上の偏りを課さない、という条件を加えることができる。
【００４９】
満足すべき詳細条件（ドイツ国ディジタル署名法の条件を含む）を規定した後に、次に、ｐ及びｑの全体について、上記に挙げた４つの条件(i)、(ii)、(iii)、(iv)を自動的に満足するように、素数ｐ及びｑの第１バイトに課すことのできる制約について質問することができる。
【００５０】
適切な数学を用いて、次の条件のリストで十分であることが判明し、ここにｐ及びｑの第１バイトをそれぞれｐ_8及びｑ_8で略記する：
(a) ２15＜ｐ_8×ｑ_8；
(b) (ｐ_8＋１)×２0.5≦ｑ_8；
(c) ２7＜ｐ_8＜ｑ_8＜２8；
【００５１】
この連立方程式を解くと、その結果は1040通りの解のリスト、即ち1040対のバイト（ｐ_8，ｑ_8）のリストとなり、これらが適切な素数の開始時に潜在的に発生し得る。これらのバイト対（ｐ_8，ｑ_8）に関して、次のことが観測される：
217≦ｑ_8≦255なる範囲内のｑ_8に対して唯一の解が存在する；
それに対する解が存在するｑ_8が与えられると、有効である最大のｐ_8は、ｑ_8×(181/256)−1のフロア（底値、下限値）によって与えられる；
次の数のリストは、与えられたｑ_8（ｑ_8＝217から始めてｑ_8＝255まで）に対するｐ_8の解の数を表す：
1, 3, 4, 6, 7, 8, 10, 11, 13, 14, 15, 17, 17, 19, 21, 22, 23, 24, 26, 27, 28, 30, 30, 32, 34, 35, 36, 37, 39, 39, 41, 42, 44, 44, 46, 47, 48, 49, 51。
【００５２】
これより、アルゴリズムを容易に設計することができる：
【００５３】
このアルゴリズムは、入力として乱数Ｒを取得し、出力として２つのバイトｐ_8及びｑ_8を生成し、これらのバイトはランダムバイトの開始の第１バイトとして使用することができ、これらの第１バイトに、次の素数演算子を適用することができる。
Let Ｒ＝Ｒmod(1040)  （Ｒ＝Ｒmod(1040)とする）
sum＝０；Ｎ＝０；    （(総和)＝０、Ｎ＝０とする）
while (sum＜Ｒ) {      （(総和)＜Ｒである限り、）
sum+=top[Ｎ]        （(総和)にtop[Ｎ]を加算）
Ｎ++；                （Ｎを１増加）
｝
Ｎ--；                 （Ｎを１減少）
Reminder＝sum−Ｒ    （(剰余)＝(総和)−Ｒ）
ｑ_8＝217＋Ｎ
ｐ_8＋(ｑ_8×181)／256−１−remainder；
（ｐ_8＋(ｑ_8×181)／256−１−(剰余)を計算）
【００５４】
最後に、図１に、データ処理装置のハードウェア実現、即ち本発明による回路装置を具えたスマートカード１００のブロック図を示し、この回路装置によって、上述した本発明によるアルゴリズムを含む、上述した本発明による方法を実行することができる。
【００５５】
スマートカード１００は次の構成要素を具えている：
例えばISO-7816-3規格に準拠したインタフェース１２を介して外界と通信するための一般的制御用のマイクロコントローラ１０；マイクロコントローラ１０は、ランダムアクセスメモリー（ＲＡＭ）／リードオンリー（読出し専用）メモリー（ＲＯＭ）内のデータに対するポインタを設定し、コプロセッサ２０を始動させる；
マイクロコントローラ１０のプログラム記憶用のＲＯＭ３０；
データ及び／またはプログラムの不揮発性記憶用のＥＥＰＲＯＭ４０；
データの不揮発性記憶、例えば計算中の中間結果の記憶用のＲＡＭ５０；及び、
楕円曲線暗号（ＥＣＣ：Elliptic Curve Cryptography）計算用、特に楕円曲線ディジタル署名アルゴリズム（ＥＣＤＳＡ：Elliptic Curve Digital Signature Algorism）計算用、あるいはＲＳＡ計算用の特別な高速タスクを実行する専用のコプロセッサ２０
【００５６】
タスクが準備完了すると、制御をマイクロプロセッサ１０に戻す。
【００５７】
変形例では、本発明はソフトウェアで実現され、加算演算、減算演算、及び／またはシフト演算を提供するための少なくとも１つのマイクロプロセッサの数値演算ユニット（ＡＬＵ：Arithmetic Logic Unit）、制御論理を提供するための上記コントローラのプログラミング、及びシフトレジスタによる度合いの検出を伴う。
【００５８】
上述したアルゴリズム並びに上述したハードウェア実現並びに上述したソフトウェア実現は、暗号ライブラリにおいて、次世代の８ビットスマートカード、いわゆるスマートＭＸ（SmartMX）（登録商標）用に用いることができる。
【００５９】
MIFARE PROXの範囲と完全互換のスマートＭＸは、バンキング（銀行取引）カード、ＳＩＭ（Subscriber Identity Module：加入者識別モジュール）カード、ペイＴＶ（有料テレビ）会員カード、電子商取引（e-business）、電子政府（e-government）、及び公共交通のような、大容量でコストに敏感なシングル（単一）アプリケーション及びマルチ（複数）アプリケーションの市場に合っている。
【００６０】
（72KB（キロバイト）までの）大きなＥＥＰＲＯＭ容量及び高レベルの安全性を提供するスマートＭＸのデュアル（二重）／トリプル（三重）インタフェース・ファミリーメンバーは、国際民間航空機関（ＩＣＡＯ：International Civil Aviation Organization）によって設定されたスマートパスポート（登録商標）（ＭＲＴＤ：Machine Readable Travel Documents：機械読取可能旅行文書）についての仕様を満足し、かつ上回る。
【００６１】
スマートＭＸカード集積回路は、電圧、周波数、温度、及び光の例外センサを特徴とする。ハンドシェイクの解決法の設計方法論と連携して、このことはファミリ全体をあらゆる種類の物理解析に対して極めて耐性のあるものとする。
【００６２】
ハードウェアのメモリー管理ユニット（ファイアウォール）は、追加的な公開キー基盤（ＰＫＩ）コントローラを提供する。スマートＭＸファミリは、最高のセキュリティ規格を保証するものと評価されており、そしてスマートパスポート用の第１ＩＣを含み、この第１ＩＣはコモン・クライテリア・エバリュエーション・アシュアランス・レベル５＋（ＣＣＥＡＬ５＋：Common Criteria Evaluation Assurance Level 5+：共通基準評価保証レベル５＋）の（拡張）認証を達成している。
【００６３】
スマートＭＸは、その目標区分において利用可能な最も進んだ解決法であり、ＰＫＩ用の格別に強力なコプロセッサと、ＲＳＡ、ＥＣＣ、データ・エンクリプション・スタンダード（ＤＥＳ：Data Encryption Standard：データ暗号化規格）、及びアドバンスト・エンクリプション・スタンダード（ＡＥＳ：Advanced Encryption Standard：先進暗号化規格）をサポートする秘密キー暗号化とを組み合わせ、高いセキュリティ（安全性）、低電力、及び性能を最適化したハンドシェイクの解決法技術の設計概念を有する。
【００６４】
スマートＭＸは、最適化された特徴の組及び最高のセキュリティを提供しつつ、オペレーティングシステムのトラブルなしの実現、及びジャバ（登録商標）オープン・プラットフォーム（Java（登録商標）Open Platform）及びマルチアプリケーションカード・オペレーティングシステム（ＭＵＬＴＯＳ：Multi-application-card Operating System）（＝単一チップカード外の複数のアプリケーションを動作させることを目指したスマートカードのオペレーティングシステム）を可能にする。
【００６５】
スマートＭＸのマイクロコントローラは、先進の0.18ミクロン、５金属層のＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補性金属酸化膜半導体）プロセス技術を用いて製造することができ、そして、第３世代移動通信用の３ＧＰＰ（3rd Generation Partnership Project：第３世代移動通信標準化団体）規格及びＥＭＶ（Europay（登録商標） MasterCard（登録商標） Visa（登録商標）：ユーロペイ（登録商標）・マスターカード（登録商標）・ビザ（登録商標））クレジットカード／デビットカード規格のような応用規格が要求する「クラスＣ」、「クラスＢ」、及び「クラスＡ」の電圧範囲（1.8V〜5V）をサポートする。
【００６６】
スマートＭＸは、証明済みの安全なＣ５１互換のアーキテクチャに基づき、インタフェースの広範な選択肢（ＩＳＯ（International Standardization Organization：国際標準化機構）7816、ISO14433、及びＵＳＢ（Universal Serial Bus：ユニバーサル・シリアル・バス）2.0）を提供し、そして、３−ＤＥＳアルゴリズム、随意的なＡＥＳアルゴリズム、及びＰＫＩアルゴリズム用のFameXE（フェームＸＥ）（登録商標）と称される暗号アクセレレータ用の暗号化プロセッサと共に利用可能である。
【００６７】
（参照番号のリスト）
１００  データ処理装置、特に埋め込みシステム、例えばチップカードまたはスマートカード
１０    マイクロコントローラユニット
１２    マイクロコントローラユニットのインタフェースユニット
２０    コプロセッサユニット
３０    ＲＯＭユニット
４０    ＰＲＯＭ、特にフラッシュメモリーまたはＥＥＰＲＯＭ
５０    ＲＡＭ
【図面の簡単な説明】
【００６８】
【図１】本発明による回路装置を具えたデータ処理装置の実施例の概略ブロック図であり、この回路装置によって本発明による方法を実行することができる。
【図１】
2009505147.tif 000003
【国際調査報告】
2009505147.tif 000004
2009505147.tif 000005
2009505147.tif 000006
2009505147.tif 000007