(57)【要約】半導体装置およびその装置の製造方法を説明する。装置は、ＳｉＣにおいて実施され、エピタキシャルに成長したｎ型ドリフト、ｐ型溝ゲート領域、およびｐ−溝ゲート領域の上にあるｎ型のエピタキシャルに再成長したチャネル領域を含んでよい。ソース領域は、チャネル領域の上でエピタキシャルに再成長したり、選択的にチャネル領域に注入してよい。その後、ソース、ゲートおよびドレイン領域とのオーム接点が形成されてよい。装置は、ガードリング、接合型ターミネーション・エクステンション（ＪＴＥ）、またはその他の適当なｐ−ｎ遮断構造などのエッジターミネーション構造を含んでよい。装置は異なる閾値電圧で加工してよく、同じチャネルドーピングに対して、減少および増加モードの両方の操作を行ってよい。装置は、デジタル、アナログ、およびモノリシックのマイクロ波集積回路で個別電力トランジスタとして使用してよい。
2009505394.tif 000002
【特許請求の範囲】
【請求項１】
第一の導電型の半導体材料を含む基板層と、
該基板層の上にあるドリフト層であって、該第一の導電型の半導体材料を含む、ドリフト層と、
該ドリフト層の上にあるゲート領域であって、該第一の導電型とは異なる第二の導電型の半導体材料を含む、ゲート領域と、
該ゲート領域の第一の部分を覆っている、該ドリフト層の上にある該第一の導電型のチャネル層と、
該チャネル層の上にある該第一の導電型のソース層と
を含み、該ソース層は該チャネル層の上にエピタキシャル成長によって堆積される、半導体装置。
【請求項２】
前記ドリフト層が、前記第一の導電型の半導体材料を含むバッファ層の上にあり、該バッファ層が、前記半導体基板の上にある、請求項１に記載の装置。
【請求項３】
前記バッファ層が１×１０１８／ｃｍ３以上のドーパント濃度を有する、請求項２に記載の装置。
【請求項４】
前記バッファ層の前記半導体材料が、炭化ケイ素である、請求項２に記載の装置。
【請求項５】
前記基板層、前記ドリフト層、前記ゲート領域、前記チャネル層および前記ソース層の前記半導体材料が炭化ケイ素である、請求項１に記載の装置。
【請求項６】
前記第一の導電型の前記半導体材料がｎ型半導体材料であり、前記第二の導電型の前記半導体材料がｐ型半導体材料である、請求項１に記載の装置。
【請求項７】
前記ドリフト層が、５μｍ以上の厚さを有する、請求項１に記載の装置。
【請求項８】
前記ゲート領域が、０．５μｍ以上の厚さを有する、請求項１に記載の装置。
【請求項９】
前記ゲート領域が、５×１０１８／ｃｍ３以上のドーパント濃度を有する、請求項１に記載の装置。
【請求項１０】
前記ゲート領域が、１×１０１９／ｃｍ３以上のドーパント濃度を有する、請求項１に記載の装置。
【請求項１１】
前記基板層が、１×１０１８／ｃｍ３以上のドーパント濃度を有する、請求項１に記載の装置。
【請求項１２】
前記ドリフト層が、１×１０１４ｃｍ３から１×１０１７／ｃｍ３のドーパント濃度を有する、請求項１に記載の装置。
【請求項１３】
前記ドリフト層が、５×１０１４ｃｍ３から１×１０１７／ｃｍ３のドーパント濃度を有する、請求項１に記載の装置。
【請求項１４】
前記チャネル層が、１×１０１５／ｃｍ３から５×１０１７／ｃｍ３のドーパント濃度を有する、請求項１に記載の装置。
【請求項１５】
前記ドリフト層の反対側にある前記基板の上にあるオーム接点と、前記ゲート領域上の前記チャネル層の上にある前記ソース層の上にあるオーム接点と、前記ゲート領域の上にあるオーム接点とをさらに含む、請求項１に記載の装置。
【請求項１６】
前記ゲート領域の前記第一の部分が、隣接する細長いセグメントの間の前記チャネル層の半導体材料と間隔を空けて、互いに平行に方向付けられた複数の細長いセグメントを含む、請求項１に記載の装置。
【請求項１７】
前記オーム接点の上に金属層をさらに含む、請求項１に記載の装置。
【請求項１８】
エッジターミネーション構造をさらに含む、請求項１に記載の装置。
【請求項１９】
前記エッジターミネーション構造が、前記ゲート領域を囲んでいる前記第二の導電型の半導体材料の一つ以上の連続領域を含む、請求項１８に記載の装置。
【請求項２０】
前記第一の導電型の半導体材料の領域が、前記ゲート領域を囲んでいる前記第二の導電型の半導体材料の一つ以上の連続領域に隣接している、請求項１９に記載の装置。
【請求項２１】
前記装置が、垂直チャネル接合型電界効果トランジスタである、請求項１に記載の装置。
【請求項２２】
前記装置が、静電誘導トランジスタである、請求項１に記載の装置。
【請求項２３】
前記ソース層が、０．５μｍ以上の厚さを有する、請求項１に記載の装置。
【請求項２４】
前記ソース層が、１×１０１９／ｃｍ３以上のドーパント濃度を有する、請求項１に記載の装置。
【請求項２５】
前記ドリフト層と接触しているショットキー金属層をさらに含む、請求項１に記載の装置。
【請求項２６】
第二の導電型とは異なる第一の導電型の半導体材料のドリフト層の上にある該第二の導電型の半導体材料のゲート層を通って選択的にエッチングすることであって、半導体基板の上にある該ドリフト層の材料を露出する、ことと、
該ゲート層および該ドリフト層の露出部分の上に該第一の導電型の半導体材料のチャネル層を堆積して、該ゲート層を覆うことと、
該チャネル層の上に該第一の導電型の半導体材料のソース層をエピタキシャル成長によって堆積することと、
装置の周辺領域にある該チャネル層を選択的にエッチングして該下位のゲート層の部分を露出することであって、該ゲート層の非露出部分は該チャネル層および該ソース層によって覆われたままである、ことと、
該ソース層、該チャネル層および該ゲート層の露出面の上に誘電体の層を堆積することと、
該チャネル層のエッチング中に露出された該ゲート層の該部分の上にある該誘電体層を選択的にエッチングして、下位のゲート層を露出することと、
該ゲート層の該非露出部分の上の該ソース層の上にある該誘電体層を選択的にエッチングして、下位のソース層を露出することと
を含む、半導体装置の製造方法。
【請求項２７】
露出ソース層、露出ゲート層の上、および前記ドリフト層の反対側の前記半導体基板の表面の上に、接合を形成することをさらに含む、請求項２６に記載の方法。
【請求項２８】
前記チャネル層のエッチング中に露出された前記ゲート層の前記部分の上にある前記誘電体層および前記ソース層の上にある前記誘電体層が、同時にエッチングされる、請求項２６に記載の方法。
【請求項２９】
接合を形成することが、オーム接点材料を堆積すること、およびそれに続いてオーム接点材料の上に導電性金属を堆積することを含む、請求項２７に記載の方法。
【請求項３０】
前記ソース層の上にある前記誘電体層が選択的にエッチングされることにより、誘電体が中心領域の周辺に残る、請求項２６に記載の方法。
【請求項３１】
前記ゲート層を選択的にエッチングすることが、前記装置の前記中心領域にある前記ドリフト層の上に、互いに間隔を空けて平行に方向付けられている、前記第二の導電型の前記半導体材料の複数の細長い領域を形成する、請求項２６に記載の方法。
【請求項３２】
前記ゲート層を通って選択的にエッチングすることが、前記ドリフト層の上で前記ゲート領域を囲んでいる前記第二の導電型の前記半導体材料の一つ以上の連続領域を形成する、請求項２６に記載の方法。
【請求項３３】
チャネル層を堆積することが、前記第二の導電型の半導体材料の前記隣接する細長い領域の間に前記第一の導電型の半導体材料を堆積することを含む、請求項３１に記載の方法。
【請求項３４】
チャネル層を堆積することが、前記ゲート領域を囲んでいる前記第二の導電型の半導体材料の前記一つ以上の連続領域に隣接する前記ドリフト層の上に、前記第一の導電型の半導体材料を堆積することを含む、請求項３２に記載の方法。
【請求項３５】
前記チャネル層が、前記ゲート層および前記ドリフト層の露出部分の上にエピタキシャル成長によって堆積される、請求項２６に記載の方法。
【請求項３６】
前記ソース層が、前記チャネル層の上に堆積される、請求項２６に記載の方法。
【請求項３７】
前記ドリフト層が、前記第一の導電型の半導体材料を含むバッファ層の上にあり、該バッファ層は前記半導体基板の上にある、請求項２６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、２００５年８月８日に出願された米国特許出願第１１／１９８，２９８号明細書の一部継続出願であり、その内容全体を参照によって本明細書に援用する。
【０００２】
（連邦政府支援研究に関する記述）
本発明は、Ｆ３３６１５−０１−Ｄ−２１０３の米国政府支援によって成され、米国空軍調査研究所により賞が与えられた。米国政府は本発明に一定の権利を有し得る。
【０００３】
（技術分野）
本出願は、全般的には、半導体装置、特に埋込みゲートを有する垂直チャネル接合型電界効果トランジスタ（ＶＪＦＥＴ）およびこれらの装置の製造方法に関する。
【背景技術】
【０００４】
（背景技術）
バンドギャップの大きい半導体材料である炭化ケイ素（ＳｉＣ）は、高出力、高温、および／または放射線耐性の電子機器での使用に非常に適している。ＳｉＣ電源スイッチは、大きなエネルギーバンドギャップ、高い破壊電界強度、高度に飽和した電子ドリフト速度および高熱伝導性など、従来のシリコン対応物に比べて優れた材料物理特性を有しているため、これらの適用にふさわしい候補である。上記の利点に加え、ＳｉＣ電源装置は、従来のシリコン電源装置より低い特定のオン抵抗で作動可能である（非特許文献１）［１］。
【０００５】
ＳｉＣのＪＦＥＴは、ＭＯＳ構造におけるチャネル移動度および金属半導体ショットキー障壁を有するＭＥＳＦＥＴにおける高温信頼性に関するゲート酸化の問題がないｐ−ｎ接合ゲートの固有安定性が存在するため、特に高出力の用途に適している。
【０００６】
材料特性および加工技術に基本的相違があるため、ＪＦＥＴにおける従来のＳｉまたはＧａＡｓマイクロエレクトロニクス技術は、ＳｉＣに容易に移行できない。過去１０年に多くのＳｉＣのＪＦＥＴに関する報告が見られる（例えば、特許文献１、非特許文献２および特許文献２［２〜４］）。埋め込み型ゲート構造を使用している垂直チャネルＪＦＥＴの例は、特許文献３［５］において見られる。ＳｉＣで形成された水平ＪＦＥＴの例は、特許文献１において見られる［２］。デジタルＩＣ用の増加モードのＪＦＥＴは、２０００年に報告されている（非特許文献３）［６］。ＪＦＥＴベースのＩＣは、特許文献４［７］で開示された相補的ｎ型およびｐ型チャネルまたは増加−減少（ｎ型チャネル）型のいずれかにおいても実施可能である。ＳｉＣのＪＦＥＴは、広い温度範囲にわたって最小閾値電圧シフトを示しながら放射線耐性を証明している（非特許文献４および非特許文献５）［８、９］。
【０００７】
低コストでの大量生産の障害となるものの多くは、ゲートレベルの工程段階にある。しかも、ｐ型ゲート接合は、ＳｉＣに大きいバンドギャップがあるため、ＳｉＣで加工することが困難となり得る。実際に、低抵抗のｐ型ＳｉＣとの接合は、高濃度にドープされたｐ型ＳｉＣの上にのみ形成されている。
【０００８】
ＶＪＦＥＴ（すなわち、垂直チャネル構造のＪＦＥＴ）は、水平チャネル構造のＪＦＥＴより小型に加工でき、それによって低コストで個別トランジスタの大量生産が可能となり、大規模の集積回路における記録密度も増加させることができる。ＳｉＣのＶＪＦＥＴにおいて垂直チャネルを得るためには、Ｐ＋ゲート領域を形成するためのイオン注入がよく使用される（非特許文献４、非特許文献５および非特許文献６）［８〜１０］。
【０００９】
しかしながら、注入テールの実際の深さプロファイル、欠陥密度、熱アニール後の注入イオンの再分配、および異なるバイアスおよび／または熱応力下でのドーパント原子および点欠陥のイオン化率に関する不確定要素が重なり、イオン注入によってチャネル長を正確に制御することは困難となり得る。
【００１０】
垂直チャネルを形成するための代替方法も使用されている。一つの方法では、特許文献５［１１］に示されるように、選択的にＰ＋ゲート領域をエピタキシャルに成長させる。
【００１１】
しかしながら、製造中にチャネル長を正確に制御できるＶＪＦＥＴを低コストで大量生産する方法の改善がまだ必要である。
【特許文献１】米国特許第５，２６４，７１３号明細書
【特許文献２】米国特許第６，３４４，６６３号明細書
【特許文献３】米国特許第４，５８７，７１２号明細書
【特許文献４】米国特許第６，５０３，７８２号明細書
【特許文献５】米国特許第６，７６７，７８３号明細書
【非特許文献１】Ｋ．Ｓｈｅｎａｉ，Ｒ．Ｓ．Ｓｃｏｔｔ，ａｎｄ  Ｂ．Ｊ．Ｂａｌｉｇａ，「Ｏｐｔｉｍｕｍ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ  ｆｏｒ  Ｈｉｇｈ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ」，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｖｏｌ．３６，Ｎｏ．９，ｐｐ．１８１１−１８２３，１９８９
【非特許文献２】Ｊ．Ｗ．Ｐａｕｌｍｏｕｒ，Ｍ．Ｅ．Ｌｅｖｉｎｓｈｔｅｉｎ，Ｓ．Ｌ．Ｒｕｍｙａｎｔｓｅｖ，ａｎｄ  Ｇ．Ｓ．Ｓｉｍｉｎ  「Ｌｏｗ−ｆｒｅｑｕｅｎｃｙ  ｎｏｉｓｅ  ｉｎ  ４Ｈ−ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ  ｊｕｎｃｔｉｏｎ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒｓ」Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．  Ｖｏｌ．６８，Ｎｏ．１９，６  Ｍａｙ  １９９６
【非特許文献３】Ｐ．Ｇ．Ｎｅｕｄｅｃｋ  ｅｔ  ａｌ．，「６００℃  Ｌｏｇｉｃ  Ｇａｔｅｓ  Ｕｓｉｎｇ  Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ  ＪＦＥＴ’ｓ」、Ｇｏｖｅｒｎｍｅｎｔ  Ｍｉｃｒｏｃｉｒｃｕｉｔ  Ａｐｐｌｉｃａｔｉｏｎｓ  Ｃｏｎｆｅｒｅｎｃｅ  ｃｏｓｐｏｎｓｏｒｅｄ  ｂｙ  ＤｏＤ，ＮＡＳＡ，ＤｏＣ，ＤｏＥ，ＮＳＡ，ａｎｄ  ＣＩＡ  Ａｎａｈｅｉｍ，Ｃａｌｉｆｏｒｎｉａ，Ｍａｒｃｈ  ２０−２４，２０００
【非特許文献４】Ｊ．Ｎ．Ｍｅｒｒｅｔｔ，Ｊ．Ｒ．Ｗｉｌｌｉａｍｓ，Ｊ．Ｄ．Ｃｒｅｓｓｌｅｒ，Ａ．Ｓｕｔｔｏｎ，Ｌ．Ｃｈｅｎｇ，Ｖ．Ｂｏｎｄａｒｅｎｋｏ，Ｉ．Ｓａｎｋｉｎ，Ｄ．Ｓｅａｌｅ，Ｍ．Ｓ．Ｍａｚｚｏｌａ，Ｂ．Ｋｒｉｓｈｎａｎ，Ｙ．Ｋｏｓｈｋａ，ａｎｄ  Ｊ．Ｂ．Ｃａｓａｄｙ，「Ｇａｍｍａ  ａｎｄ  Ｐｒｏｔｏｎ  Ｉｒｒａｄｉａｔｉｏｎ  Ｅｆｆｅｃｔｓ  ｏｎ  ４Ｈ−ＳｉＣ  Ｄｅｐｌｅｔｉｏｎ−Ｍｏｄｅ  Ｔｒｅｎｃｈ  ＪＦＢＴｓ」  ｐｒｅｓｅｎｔｅｄ  ｉｎ  ５ｔｈ  Ｅｕｒｏｐｅａｎ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｍａｔｅｒｉａｌｓ（ＥＣＳＣＲＭ２００４），Ａｕｇ．３１−Ｓｅｐｔ．４，２００４，Ｂｏｌｏｇｎａ，Ｉｔａｌｙ
【非特許文献５】Ｌ．Ｃｈｅｎｇ，Ｉ．Ｓａｎｋｉｎ，Ｊ．Ｎ．Ｍｅｒｒｅｔｔ，Ｖ．Ｂｏｎｄａｒｅｎｋｏ，Ｒ．Ｋｅｌｌｅｙ，Ｓ．Ｐｕｒｏｈｉｔ，Ｙ．Ｋｏｓｈｋａ，Ｊ．Ｒ．Ｂ．Ｃａｓａｄｙ，Ｊ．Ｂ．Ｃａｓａｄｙ，  ａｎｄ  Ｍ．Ｓ．Ｍａｚｚｏｌａ，「Ｃｒｙｏｇｅｎｉｃ  ａｎｄ  Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ４Ｈ−ＳｉＣ  Ｖｅｒｔｉｃａｌ  Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ（ＶＪＦＥＴｓ）  ｆｏｒ  Ｓｐａｃｅ  Ａｐｐｌｉｃａｔｉｏｎｓ」  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  Ｔｈｅ  １７ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｐｏｗｅｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  ＩＣｓ（ＩＳＰＳＤ  ’０５），Ｍａｙ  ２２−２６，２００５，Ｓａｎｔａ  Ｂａｒｂａｒａ，ＣＡ
【非特許文献６】Ｊ．Ｎ．Ｍｅｒｒｅｔｔ，Ｗ．Ａ．Ｄｒａｐｅｒ，Ｊ．Ｒ．Ｂ．Ｃａｓａｄｙ，Ｊ．Ｂ．Ｃａｓａｄｙ，Ｉ．Ｓａｎｋｉｎ，Ｒ．Ｋｅｌｌｅｙ，Ｖ．Ｂｏｎｄａｒｅｎｋｏ，Ｍ．Ｍａｚｚｏｌａ，Ｄ．Ｓｅａｌｅ，「Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ  Ｖｅｒｔｉｃａｌ  Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒｓ  Ｏｐｅｒａｔｅｄ  ａｔ  Ｊｕｎｃｔｉｏｎ  Ｔｅｍｐｅｒａｔｕｒｅｓ  Ｅｘｃｅｅｄｉｎｇ  ３００℃」  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＭＡＰＳ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ａｎｄ  Ｅｘｈｉｂｉｔｉｏｎ  ｏｎ  Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  （Ｈｉ  ＴＥＣＨ  ２００４），Ｍａｙ  １７−２０，２００４，Ｓａｎｔａ  Ｆｅ，ＮＭ
【非特許文献７】Ｓ．Ｏｎｄａ，Ｒ．Ｋｕｍａｒ，ａｎｄ  Ｋ．Ｈａｒａ，「ＳｉＣＩｎｔｅｇｒａｔｅｄ  ＭＯＳＦＥＴｓ」、ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ａ），ｖｏｌ．１６２，ｐ．３６９，１９９７
【非特許文献８】Ｎ．Ｎｏｒｄｅｌｌ，ａｎｄ  Ｓ．Ｋａｒｌｓｓｏｎ，「Ｈｏｍｏｅｐｉｔａｘｙ  ｏｆ  ６Ｈ  ａｎｄ  ４Ｈ  ＳｉＣ  ｏｎ  ｎｏｎｐｌａｎａｒ  ｓｕｂｓｔｒａｔｅｓ」，  Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．７２，Ｎｏ．２，ｐｐ．１９７−１９９，１２  Ｊａｎｕａｒｙ  １９９８
【非特許文献９】Ｙ．Ｃｈｅｎ，Ｔ．Ｋｉｍｏｔｏ，Ｙ．Ｔａｋｅｕｃｈｉ，Ｒ．Ｋ．Ｍａｌｈａｎ，  ａｎｄ  Ｈ．Ｍａｔｓｕｎａｍｉ，「Ｈｏｍｏｅｐｉｔａｘｉａｌ  Ｇｒｏｗｔｈ  ｏｆ  ４Ｈ−ＳｉＣ  ｏｎ  Ｔｒｅｎｃｈｅｄ  Ｓｕｂｓｔｒａｔｅｓ  ｂｙ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ」，Ｍａｔｅｒ．Ｓｃｉ．Ｆｏｒｕｍ，Ｖｏｌ．４５７４６０，ｐｐ．１８９−１９２，２００４
【発明の開示】
【課題を解決するための手段】
【００１２】
第一の実施例によると、
第一の導電型の半導体材料を含む基板層、
前記基板層の上にあるドリフト層であって、該第一の導電型の半導体材料を含む、ドリフト層、
該ドリフト層の上にあるゲート層であって、該第一の導電型とは異なる第二の導電型の半導体材料を含む、ゲート領域、
該ゲート領域の第一の部分を覆っている、該ドリフト層の上にある該第一の導電型のチャネル層、および
該チャネル層の上にある該第一の導電型のソース層を含み、
該ソース層が該チャネル層の上にエピタキシャル成長によって堆積される、半導体装置を提供する。
【００１３】
前記装置の前記ドリフト層は、前記第一の半導体材料を含むバッファ層の上にあってよく、該バッファ層は前記半導体基板の上にある。該基板層、該ドリフト層、該ゲート領域および前記チャネル層の前記半導体材料は、炭化ケイ素であってよい。該第一の導電型の該半導体材料はｎ型半導体材料であってよく、該第二の導電型の該半導体材料はｐ型半導体材料であってよい。
【００１４】
第二の実施例によると、
第二の導電型とは異なる第一の導電型の半導体材料のドリフト層の上にある該第二の導電型の半導体材料のゲート層を通って選択的にエッチングすることであって、半導体基板の上にある該ドリフト層の材料を露出する、こと、
該ゲート層および該ドリフト層の露出部分の上に該第一の導電型の半導体材料のチャネル層を堆積して、該ゲート層を覆うこと、
該チャネル層の上に該第一の導電型の半導体材料のソース層をエピタキシャル成長によって堆積すること、
装置の該ゲート層の非露出部分が該チャネル層および該ソース層によって覆われたままであり、該装置の周辺領域にある該チャネル層を選択的にエッチングして該下位のゲート層の部分を露出すること、
該ソース層、該チャネル層および該ゲート層の露出面の上に誘電体の層を堆積すること、
該チャネル層のエッチング中に露出された該ゲート層の該部分の上にある前記誘電体層を選択的にエッチングして、下位のゲート層を露出すること、および
該ゲート層の該非露出部分の上の該ソース層の上にある該誘電体層を選択的にエッチングして、下位のソース層を露出することを含む、半導体装置の製造方法を提供する。
【００１５】
前記チャネル層は、前記ゲート層および前記ドリフト層の露出部分にエピタキシャル成長によって堆積されてよい。
【発明を実施するための最良の形態】
【００１６】
本発明の目的は、同じ金型で加工された他の装置から電気的に絶縁されてよく、同じ金型で加工された装置が異なる閾値電圧を有する方法で実施してよい、ＳｉＣにおける、すべてエピタキシャルに成長したドリフト、埋込みゲート、不動態化または埋込みガードリング、エピタキシャルに成長したか、注入したソース領域を有する平坦化したチャネルを有する垂直チャネル接合型電界効果トランジスタ（ＪＦＥＴ）を提供することである。
【００１７】
本発明のさらなる目的は、炭化ケイ素のパターン基板にあるチャネルおよびソース領域のホモエピタキシャル過成長による溝ｐ−ゲートの平坦化に関するコンセプトおよび例を提供することである。
【００１８】
本発明の更なる目的は、炭化ケイ素のパターン基板に注入によって形成されたソース領域を有するチャネル領域のみの、ホモエピタキシャル過成長による溝ｐ−ゲートの平坦化に関するコンセプトおよび例を提供することである。
【００１９】
本発明の更なる目的は、上記の装置の加工方法を提供することである。
【００２０】
本出願は、一般的に、垂直チャネルを有する接合型電界効果トランジスタ（ＪＦＥＴ）に関する。特に本出願は、炭化ケイ素（ＳｉＣ）で形成された当該トランジスタに関する。
【００２１】
本装置は、同じ型のバッファ層を有する電気的にｐ型またはｎ型のいずれかであってよい炭化ケイ素基板に作られる。ｎ型基板を使用する場合、装置は、エピタキシャルに成長したｎ型ドリフトおよびｐ型溝ゲート領域、およびエピタキシャルに再成長したｎ型の平坦化したチャネルおよびエピタキシャルに再成長したか、注入したソース層を含む。装置の構造は、従来のフォトリソグラフィーおよびプラズマドライエッチングを使用して定義する。ソースおよびゲート領域とのオーム接点がウエハ上に形成される一方、ドレイン領域とのオーム接点はウエハの裏側に形成される。垂直チャネル幅によって、本ＪＦＥＴは、異なる閾値電圧を有することがあり、同じチャネルドーピングに対して、減少および増加モードの両方の操作を行ってよい。同じウエハもしくは金型上に加工されると、異なる閾値電圧を有する本装置は、デジタルおよびアナログ集積回路の両方に使用してよい。しかも、上記の装置は、モノリシックマイクロ波集積回路（ＭＭＩＣ）で使用してよい。また、上記の装置は、電力スイッチング回路で使用するため同じウエハまたは金型に順変換装置と一体に加工してよい。
【００２２】
以下でさらに詳しく説明するように、Ｐ＋層はｎ型ドリフト領域の上でエピタキシャルに成長してよく、その後、パターン化Ｐ＋層を形成するためにドリフト領域をエッチングする。この方法で、Ｐ＋ゲートフィンガー、外部接合用ゲートパッド、およびエッジターミネーション用Ｐ＋ガードリングを形成する。その後、ｎ型チャネルおよびｎ＋ソース領域は、構造化されたＰ＋ゲートおよびガードリング領域に過成長させてよい。あるいは、ｎ型チャネルのみを成長させ、その後、ソース領域を形成するため、ｎ型ドーピングを生産する不純物原子を選択的に注入する。
【００２３】
上記のような、エピタキシャルに成長したｐ型ゲートＶＪＦＥＴを有する装置には、注入されたゲートを有するＶＪＦＥＴ装置に優る利点がある。これらの利点を以下に示す。
・垂直チャネルの寸法は正確にかつ容易に制御可能である。
・高濃度にドープされたｐ型ゲート領域を高温ポストアニールなしで得ることができ、それによって低いゲート接合抵抗性および高いゲート変調感度を得ることができる。
・チャネルおよびゲート領域は注入損傷を受けないため、ゲート抵抗が低下し、界面電荷の問題、およびチャネル構成のばらつきがない。
・Ｐ型ドーパントおよび異常のイオン化による、より頑強で高信頼度なｐ−ゲート、より少ない漏洩電流、およびより少ない温度による閾値電圧シフト。
・３０〜５０％少ない工程段階による加工の簡略化によって、より高い産出高および大幅に削減された生産コストが得られる。
【００２４】
埋込みエピタキシャルゲートが形成されると、チャネルおよびソース領域は、溝ゲートおよびガードリング領域で過成長してよい。ゲート溝は、チャネルとして働く低濃度ドープのｎ型ＳｉＣで充填してよい。目的のチャネル長および対応する閾値電圧および阻止能力を得るため、ソースとチャネルの界面は、ゲートフィンガーの上端で分けてよい。また、ソース領域の厚さは、金属のオーム接点の形成中の金属シリサイドのソース領域への侵入深さ以上であるべきである。
【００２５】
チャネルおよびソース領域の過成長後に残っているフォトリソグラフィーおよび金属接合のステップに対する表面トポロジーの効果を考えると、ｐ−ゲート溝領域の上に適度に平坦化したチャネルおよびソース層を有することが好ましい。しかしながら、交互の溝およびｐ−ゲートフィンガーは、通常、再成長したチャネルエピタキシャル層の平面成長に反する働きをする。実質的に平面的なチャネル層は、要素の適切な組み合わせを使用することによって形成してよい。これらの要素は、溝の側壁、下部および上部の結晶方位、および溝の側壁のエピタキシー成長率に対するＣ／Ｓｉ率を含む。ｐ−体溝の側壁で過成長した薄いｎ型エピ層を有するエピチャネル（ＥＣ）−ＦＥＴであるＭＯＳトランジスタは、すでに開示されている［１２］。また、ストライプメサおよび溝でパターン化された基板での低圧化学気相堆積（ＣＶＤ）を使用した６Ｈ−および４Ｈ−ＳｉＣのホモエピタキシャル成長、および異なるＣ／Ｓｉ率でのストライプメサの近くおよび溝の成長挙動はすでに調査されている［１３］。また、化学気相堆積による溝基板上での４Ｈ−ＳｉＣのホモエピタキシャル成長も調査されている［１４］。高いＣ／Ｓｉ率での高過飽和は、原子の短い拡散距離および格子面の間の成長速度の差異のため、ファセットおよび突出部の形成を高めることが見出された［１３］。本発明の発明者らは、溝の方向を最適化することによって、平坦化したｎ型チャネルおよびソース領域は、キーホールのない（すなわち、単結晶エピタキシャル材料に空洞や含有物がない）溝ＳｉＣ基板でホモエピタキシャルに過成長してよいということを見出した。
【００２６】
本明細書に記載される技術の発展の後、埋込ｐ＋ゲートを有するＳｉＣ電力トランジスタが開示された（英語訳のプレスリリース、２００５年３月２８日付、表題「Ｔｏｐ  Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ＳｉＣ  Ｐｏｗｅｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｄｅｓｉｇｎｅｄ  ｆｏｒ  Ｉｎｖｅｎｔｅｒｓ」、Ｎａｔｉｏｎａｌ  Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ａｄｖａｎｃｅｄ  Ｉｎｄｕｓｔｒｉａｌ  Ｓｃｉｅｎｃｅ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ）。しかしながら、この出版物に記載される装置は、イオン注入によって形成されたソース領域および１６００度での熱処理（すなわち、アニーリング）を含む。これら追加の工程段階によって、装置の製造コストおよび装置の製造に要する時間の両方が増加する。さらに、イオン注入中に生じる損傷および超高温（≧１５００度）での注入後のアニールは、接合抵抗およびゲート−ソース間の漏洩電流を増加させ、伝導の促進および阻止能力などの装置の性能を大幅に低下させることがある。したがって、エピタキシャルに成長したソース、チャネル、ゲートおよびドリフト層を有する本明細書に記載の装置は低コストで製造でき、向上した装置性能を示すことができる。
【００２７】
本明細書に記載の装置は、炭化ケイ素（ＳｉＣ）で実施してよい。炭化ケイ素は、２００以上の異なる結晶多形で結晶化する。最も重要なものは、３Ｃ−ＳｉＣ（立方晶系単位格子、閃亜鉛鉱）、２Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ（六方晶系単位格子、ウルツ鉱）、１５Ｒ−ＳｉＣ（菱面体晶系単位格子）である。しかしながら、４Ｈ結晶多形はより高い電子移動度を有しているため、電源装置により適している。４Ｈ−ＳｉＣは好ましいが、本明細書に記載される装置および集積回路は、他の結晶多形の炭化ケイ素で作られてよい。
【００２８】
垂直チャネル接合型電界効果トランジスタ（ＶＪＦＥＴ）と称される半導体装置の例となる二次元の概略図を図１Ａおよび図１Ｂに示す。図１Ａおよび１Ｂに示される装置は、同じ型のバッファ層を有する電気的にｐ型またはｎ型のいずれかであってよい炭化ケイ素基板に作られる。図１Ａおよび図１Ｂに示される装置は、エピタキシャルに成長したｎ型ドリフトおよびｐ型溝ゲート領域、エピタキシャルに再成長したｎ型チャネル層、およびｐ−溝ゲートの上にエピタキシャルに再成長したか、選択的に注入したソース領域を含む。装置の構造は、従来のフォトリソグラフィーおよびプラズマドライエッチングを使用して定義してよい。ソースおよびゲート領域とのオーム接点がウエハ上に形成される一方、ドレイン領域とのオーム接点はウエハの裏側に形成される。ガードリング領域は、図１Ａのように、不動態化誘電体層に露出するか、または図１Ｂのように、低濃度ドープのＮ型チャネル層に埋込んでよい。
【００２９】
エピタキシャルに成長したＮ＋バッファ層、Ｎ型ドリフト層、およびＰ＋層を有する初期Ｎ＋基板を示す概略図を図２に示す。最小の欠陥密度を有する高品質の高濃度にドープされた薄いＮ＋バッファ層は、Ｎ型ドリフト層およびＮ＋バッファ層の界面で電界を非常によく阻止する。低濃度ドープのＮ型ドリフト領域は、高濃度にドープされたＰ＋エピ層がｐ−型ゲートおよびガードリング領域を形成するために使用される間、阻止能力を提供する。
図２に示される構造のＰ＋エピ層は、図３のようにパターン化されてよい。パターン化は、マスク（例えば、フォトレジスト、リフトオフ金属、酸化物、またはその他の周知のマスキング材料）を使用して行われてよく、その後、チャネル変調用Ｐ＋ゲートフィンガーおよび溝、金属接合用Ｐ＋ゲートパッド、および電界のエッジターミネーション用Ｐ＋ガードリングを同時に形成するためにｎ型ドリフト領域をエッチングする。
【００３０】
その後、図３に示される構造の溝Ｐ＋エピ層は、ホモエピタキシャルＮ型チャネル層で充填および平坦化してよく、その後、図４のように、ホモエピタキシャルに再成長したか、注入したＮ＋ソース層を形成する。自己平坦化再生長は、結晶学的底面（例えば、［０００１］）および基板の主要な平面からの切れ端の方向に対する最適な結晶学的方向および溝の方向を使用して行われてよい。＜１１２−０＞方向に対する［０００１］から８°または４°オフの４Ｈ−ＳｉＣのカット、および＜１１２−０＞方向に対する［０００１］から３．５°オフの６Ｈ−ＳｉＣのカットも同じである。主要な平面に対する切れ端の直交配向も同様である。
【００３１】
図２〜図４に示される方法では、ＳｉＣ層は、周知技術を使用して、ドナーまたはアクセプタ材料を有する層をドーピングして形成してよい。例となるドナー材料には窒素およびリンがある。窒素は好ましいドナー材料である。ＳｉＣをドーピングするための例となるアクセプタ材料には、ホウ素およびアルミニウムがある。アルミニウムは好ましいアクセプタ材料である。しかし、上記の材料は単に例であり、炭化ケイ素にドープ可能なアクセプタおよびドナー材料であれば使用してよい。本明細書に記載される垂直チャネルＪＦＥＴの様々な層のドーピングレベルおよび厚さは、特定の適用に対する所望の特性を有する装置を製造するため異なってよい。同様に、装置の様々な機能の特徴も、特定の適用に対する所望の特性を有する装置を製造するため異なってよい。
【００３２】
図４に示される構造のＮ＋ソース領域は、図５Ａに示されるように、Ｎ型チャネル層の上にホモエピタキシャルに再成長してよい。図４に示される構造のＮ＋ソース領域は、図５Ｂに示されるように、Ｎ型チャネル層に選択的に注入してもよい。
【００３３】
金属接合用Ｐ＋ゲートパッド領域を露出するため、エピタキシャルに再成長したＮ＋ソース領域を有するＮ型チャネルは、図６Ａに示されるように、パターン化し、Ｐ＋ゲートおよびガードリング領域までの両方にエッチングしてよい。あるいは、エピタキシャルに再成長したＮ＋ソース領域を有するＮ型チャネルは、図６Ｃに示されるように、パターン化し、Ｐ＋ゲートパッド領域までにのみエッチングしてよい。図６ＡのＰ＋ゲート溝およびフィンガー、または図６ＣのＰ＋ゲート溝、フィンガーおよびガードリングは、Ｎ＋ソース領域の下にあるＮ型チャネル領域に埋め込んでよい。Ｎ型チャネル層がＰ＋ガードリングの上に残る場合、プラズマドライエッチングまたはその他の適当な方法によって、エピタキシャルに再成長したＮ＋ソース領域をＰ＋ガードリング領域の頂部から完全に取り除く必要がある。
【００３４】
金属接合用Ｐ＋ゲートパッド領域を露出するため、選択的に注入したＮ＋ソース領域を有するＮ型チャネルは、図６Ｂに示されるように、パターン化し、Ｐ＋ゲートおよびガードリング領域までの両方にエッチングするか、図６Ｄに示されるように、Ｐ＋ゲートパッド領域までにのみエッチングする。図６ＢのＰ＋ゲート溝およびフィンガーまたは図６ＤのＰ＋ゲート溝、フィンガーおよびガードリングは、Ｎ＋ソース領域の下にあるＮ型チャネル領域に埋め込んでよい。
【００３５】
その後、ソースおよびゲート金属接合、ソースおよびゲート金属接合外の電界不動態化、ガードリングの上端または埋込みガードリング領域の間の電気絶縁性用の誘電体層または堆積は、図７Ａおよび７Ｂに示されるように、ウエハ全体に成長および／または堆積してよい。ソース領域は、図７Ａに示されるように、Ｎ型チャネル領域の上にエピタキシャルに再成長させるか、図７Ｂに示されるように、Ｎ型チャネル領域に選択的に注入してよい。Ｐ＋ガードリング領域は、図７Ａに示されるように、誘電体層または堆積に露出させるか、図７Ｂに示されるように、Ｎ型チャネル領域に埋め込んでよい。オフ状態での最大のドレイン−ソース間での阻止能力を得るため、ｎ型とｐ型ＳｉＣの間の界面特性および誘電体層／堆積には、最少数の界面電荷を考慮する必要がある。
【００３６】
その後、誘電体層または堆積は、図８Ａおよび図８Ｂに示されるように、パターン化し、オーム接点窓を開けるためにＰ＋ゲートパッドおよびＮ＋ソース領域までエッチングする。これは、オーム接点を形成するための自己整合構造工程を使用して行ってよい。そのためには、誘電体層または堆積は、電気的オーム接点用金属に対して非反応性ある必要がある。薄い誘電体層または堆積は、ソースおよびゲート接合金属をパターン化するためにリフトオフ工程が使用される場合、側壁に残す必要はないかもしれない。ソース領域は、図８Ａに示されるように、Ｎ型チャネル領域の上にエピタキシャルに再成長させるか、図８Ｂに示されるように、Ｎ型チャネル領域に選択的に注入してもよい。Ｐ＋ガードリング領域は、図８Ａに示されるように、誘電体層または堆積に露出させるか、図８Ｂに示されるように、Ｎ型チャネル領域に埋め込んでよい。
【００３７】
その後、金属層／堆積は、ソースメサおよびゲートパッド領域の上およびウエハの裏側に堆積してよく、その後、ソース、ゲート、およびドレイン領域とのオーム接点を形成するために高温でアニールする。そして、非反応性金属をエッチングする。導電金属層または堆積は、最終的にソースおよびゲートパッド領域上でパターン化され、電気接続のためにウエハの裏側（すなわち、ドレイン領域）に堆積する。ソース領域は、図９Ａに示されるように、Ｎ型チャネル領域の上にエピタキシャルに再成長させるか、図９Ｂに示されるように、Ｎ型チャネル領域に選択的に注入してもよい。Ｐ＋ガードリング領域は、図９Ａに示されるように、誘電体層または堆積に露出させるか、図９Ｂに示されるように、Ｎ型チャネル領域に埋め込んでよい。
【００３８】
本明細書に記載される装置は、同じ金型で加工してよく、適切な垂直チャネル幅を選択して増加および減少モードの両方の操作を行ってよい。さらに、本装置は、Ｎ型ドリフト層に金属接合用の窓を開けるパターン化のステップを追加することによって、同じ金型で整流ダイオードと一体に加工してよい。しかも、基板とエピ層の電気極性を反転させることによって、Ｐチャネルを有するＶＪＦＥＴを加工してよい。
【００３９】
同じ金型で加工されるＶＪＦＥＴは、異なる閾値電圧を生じさせる異なる垂直チャネルの幅（すなわち、「ソースフィンガー」の幅）を有するかもしれない。配置設計によって装置の閾値電圧を定義する可能性は、モノリシック集積回路の設計にさらなる柔軟性を提供する。例えば、同じチップに多数の閾値電圧を有すると、ＲＦ設計により高い柔軟性および統合性が与えられる。例えば、ＭＯＳＦＥＴなどの水平チャネルを有する装置または水平ＪＦＥＴの場合、当該柔軟性を得るのは非常に困難である。
【００４０】
自己平坦化するエピタキシャルに再成長したチャネルおよびソース層を有するＶＪＦＥＴを図１０Ａの断面で示す。図１０Ａに示されるように、再成長は、Ｐ＋エピ層をエッチングすることによって形成された溝で起こる。得られたＰ＋ゲートフィンガーは、金属シリサイドの覆いを有するＰ＋ゲートパッドのように、図１０Ａで示されるようにはっきりと見える。図１０Ｂでは、エピタキシャルに成長したｎ＋ソース層９は、軽く色が付いたｎ−チャネルエピタキシャル層７によってＰ＋ゲートフィンガー４から分けられた濃い領域として見られる。エピタキシャルに成長したｎ＋ソース層９は、金属シリサイドのソース接合１４によって覆われているようにも見える。
【００４１】
ホモエピタキシャルに成長したドリフト、埋込みゲート、０．５ｍｍ２の活性化領域を有する平坦化したチャネルおよびソース領域を有するＳｉＣのＶＪＦＥＴは、加工され評価される。この評価結果を図１１Ａに示す。図１１Ａで分かるように、本装置は、ゲートバイアスが０の場合、非常に低い特定のオン抵抗（＜２．８ｍΩ・ｃｍ２）、非常に頑強なゲート−ソース間のｐ−ｎ接合、および短い総反応時間（すなわち、＜２３０ｎｓ＝立ち上がり時間＋立ち下がり時間＋オンとオフの遅延時間）を有しているように見られる。個別垂直チャネル電力ＶＪＦＥＴで測定されるドレインＩ−Ｖ特性を図１１Ａに示す。室温で測定したスイッチング波形を図１１Ｂに示す。
【００４２】
ＳｉＣのパッケージＶＪＦＥＴの写真を図１２に示す。
【００４３】
本明細書に記載の半導体装置は、接合型ターミネーション・エクステンション（ＪＴＥ）、またはその他の適切なｐ−ｎ遮断構造などのエッジターミネーション構造を含んでよい。
【００４４】
本明細書に記載の装置は、特定の適用に必要な高い電流レベルを得るため平行に配置してよい。装置のＳｉＣ層は、適した基板でのエピタキシャル成長によって形成してよい。
【００４５】
前述の明細書は、説明図の目的に対する例とともに、本発明の原理を説明する一方、当業者は、本開示を読むことによって、形式および詳細における様々な変更は本発明の要旨を逸脱しない範囲で行ってよいということを認識する。
【００４６】
（参考文献）
【００４７】
【表１】
2009505394.tif 000003
【００４８】
【表２】
2009505394.tif 000004
【図面の簡単な説明】
【００４９】
【図１Ａ】図１Ａは、エピタキシャルに再成長したか、選択的に注入したソース領域および不動態化ガードリングを有するマルチフィンガ垂直溝ＪＦＥＴの二次元の概略図である。
【図１Ｂ】図１Ｂは、エピタキシャルに再成長したか、選択的に注入したソース領域および埋込みガードリングを有するマルチフィンガ垂直溝ＪＦＥＴの二次元の概略図である。
【図２】図２は、垂直溝ＪＦＥＴの製造で使用してよい、エピタキシャルに成長したＮ＋バッファ、Ｎ型ドリフト、およびＰ＋ゲート層を有する基板の概略図である。
【図３】図３は、Ｎ型ドリフト層の上に形成された溝Ｐ＋ゲートおよびガードリング領域の概略図である。
【図４】図４は、Ｎ型チャネル層で溝埋めし、平坦化した、図３に示される構造のＰ＋ゲートおよびガードリング領域の概略図である。
【図５Ａ】図５Ａは、図４に示される構造のＮ型チャネル層の上にホモエピタキシャルに再成長したＮ＋ソース領域の概略図である。
【図５Ｂ】図５Ｂは、図４に示される構造のＮ型チャネル層に選択的に注入したＮ＋ソース領域の概略図である。
【図６Ａ】図６Ａは、エピタキシャルに再成長したＮ型ソース領域を有するＰ＋ゲートパッドおよびガードリングを露出するためにパターン化およびエッチバックされているＮ型チャネルおよびソース領域の概略図である。
【図６Ｂ】図６Ｂは、選択的に注入したＮ型ソース領域を有するＰ＋ゲートパッドおよびガードリングを露出するためにパターン化およびエッチバックされているＮ型チャネルおよびソース領域の概略図である。
【図６Ｃ】図６Ｃは、埋込みガードリングを有するＰ＋ゲートパッドおよびエピタキシャルに再成長したＮ型ソース領域を露出するためにパターン化およびエッチバックされているＮ型チャネルおよびソース領域の概略図である。
【図６Ｄ】図６Ｄは、埋込みガードリングを有するＰ＋ゲートパッドおよび選択的に注入したＮ型ソース領域を露出するためにパターン化およびエッチバックされているＮ型チャネルおよびソース領域の概略図である。
【図７Ａ】図７Ａは、エピタキシャルに再成長したソースおよび露出Ｐ＋ゲートパッドおよびガードリング領域上の全体に、電気絶縁性と不動態化の両方を得るため包括的に堆積した誘電体層の概略図である。
【図７Ｂ】図７Ｂは、選択的に注入したソースおよび埋込みガードリング領域上の全体に、電気絶縁性と不動態化の両方を得るため包括的に堆積した誘電体層の概略図である。
【図８Ａ】図８Ａは、ゲートおよびエピタキシャルに再成長したソース領域の上に金属接合窓を開けるためにパターン化およびエッチバックされた誘電体層の概略図である。
【図８Ｂ】図８Ｂは、ゲートおよび選択的に注入したソース領域の上に金属接合窓を開けるためにパターン化およびエッチバックされた誘電体層の概略図である。
【図９Ａ】図９Ａは、ゲート、ドレイン、およびエピタキシャルに再成長したソース領域との導電接合を形成するために堆積している金属の概略図である。
【図９Ｂ】図９Ｂは、ゲート、ドレイン、および選択的に注入したソース領域との導電接合を形成するために堆積している金属の概略図である。
【図１０Ａ】図１０Ａは、自己平坦化するエピタキシャルに再成長したチャネルおよびソース領域を有する埋込みゲートＶＪＦＥＴの走査型電子顕微鏡写真（ＳＥＭ）である。
【図１０Ｂ】図１０Ｂは、エピタキシャルに再成長した自己平坦化するチャネルおよびソースを有する埋込みゲートＶＪＦＥＴの拡大ＳＥＭ画像である。
【図１１Ａ】図１１Ａは、ホモエピタキシャルに成長したドリフト、埋込みゲート、０．５ｍｍ２の活性化領域を有する平坦化したチャネルおよびソース領域を有する、ＳｉＣの社内加工されたＶＪＦＥＴの、ゲートバイアスが０の場合のドレインＩ−Ｖ特性を示すグラフである。
【図１１Ｂ】図１１Ｂは、ホモエピタキシャルに成長したドリフト、埋込みゲート、０．５ｍｍ２の活性化領域を有する平坦化したチャネルおよびソース領域を有する、ＳｉＣの社内加工されたＶＪＦＥＴの、室温で測定されたスイッチング波形である。
【図１２】図１２は、一つの実施例によるＳｉＣのパッケージＶＪＦＥＴの写真である。
【符号の説明】
【００５０】
１．基板
２．Ｎ＋バッファ層
３．Ｎ型ドリフト領域
４．Ｐ型埋込みゲートフィンガー
５．金属接合用Ｐ型ゲートパッド
６（ａ）．Ｐ型不動態化ガードリング
６（ｂ）．Ｐ型埋込みガードリング
７．Ｎ型平坦化チャネル領域
８．Ｎ型溝埋めガードリング領域
９（ａ）．ホモエピタキシャルに再成長したＮ型ソース領域
９（ｂ）．選択的に注入したＮ型ソース領域
１０．絶縁層分離
１１．不動態誘電体
１２．ドレイン金属接合
１３．ゲート金属接合
１４．ソース金属接合
【図１Ａ】
2009505394.tif 000005
【図１Ｂ】
2009505394.tif 000006
【図２】
2009505394.tif 000007
【図３】
2009505394.tif 000008
【図４】
2009505394.tif 000009
【図５Ａ】
2009505394.tif 000010
【図５Ｂ】
2009505394.tif 000011
【図６Ａ】
2009505394.tif 000012
【図６Ｂ】
2009505394.tif 000013
【図６Ｃ】
2009505394.tif 000014
【図６Ｄ】
2009505394.tif 000015
【図７Ａ】
2009505394.tif 000016
【図７Ｂ】
2009505394.tif 000017
【図８Ａ】
2009505394.tif 000018
【図８Ｂ】
2009505394.tif 000019
【図９Ａ】
2009505394.tif 000020
【図９Ｂ】
2009505394.tif 000021
【図１０Ａ】
2009505394.tif 000022
【図１０Ｂ】
2009505394.tif 000023
【図１１Ａ】
2009505394.tif 000024
【図１１Ｂ】
2009505394.tif 000025
【図１２】
2009505394.tif 000026
【国際調査報告】
2009505394.tif 000027