(57)【要約】  プラズマディスプレイ装置は、放電空間を介して互いに対向する第１基板および第２基板を有するプラズマディスプレイパネル（ＰＤＰ）と、ＰＤＰを駆動する駆動部とを有している。第１基板上には、互いに対をなす第１および第２電極と、アドレス電極との３電極が設けられている。アドレス電極は、各セル内を通って放電空間に面する領域に位置し、第１電極の延在する方向と交差する方向に延在している。駆動部は、リセット期間に、時間の経過に伴って第１電圧から第２電圧まで上昇する波形電圧を第２電極に印加する駆動回路と、第１電圧以下の第３電圧をアドレス電極に印加する駆動回路と、第２電圧より低く、かつ、第３電圧より高い第４電圧を、第１電極に印加する駆動回路とを有している。この結果、黒を再現する際の輝度を低くでき、画像の品位を向上できる。
2009069175.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部とを備え、
前記プラズマディスプレイパネルは、
前記放電空間を介して互いに対向する第１基板および第２基板と、
前記第１基板上に配置され、第１方向に延在する第１バス電極と、前記第１バス電極に接続された第１表示電極とにより構成される第１電極と、
前記第１基板上に配置され、前記第１方向に延在する第２バス電極と、前記第２バス電極に接続された第２表示電極とにより構成され、前記第１電極と対をなす第２電極と、
前記第２基板上に設けられ、前記第１方向と交差する第２方向に延在し、間隔を置いて配置された複数の隔壁と、
前記第１および第２バス電極と前記隔壁とで囲われる領域に形成されるセルと、
前記第１基板上に設けられ、前記第１および第２電極を覆う第１誘電体層と、
前記第１誘電体層上に金属材料で形成され、前記各セル内を通って前記第２方向に延在し、前記隔壁に沿って配置された複数のアドレス電極と、
前記第１誘電体層および前記アドレス電極上に設けられ、前記セルの放電空間に露出された保護層とを備え、
１画面を表示するための１フィールドは、複数のサブフィールドで構成され、
前記複数のサブフィールドのうちの少なくとも１つのサブフィールドは、前記第１、第２電極およびアドレス電極に蓄積される壁電荷の量を調整するリセット期間を有し、
前記駆動部は、
前記リセット期間に、時間の経過に伴って第１電圧から第２電圧まで上昇する波形電圧を前記第２電極に印加する第２駆動回路と、
前記波形電圧が前記第２電極に印加されているときに、前記第１電圧以下の第３電圧を前記アドレス電極に印加する第３駆動回路と、
前記波形電圧が前記第２電極に印加されているときに、前記第２電圧より低く、かつ、前記第３電圧より高い第４電圧を、前記第１電極に印加する第１駆動回路とを備えていることを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１記載のプラズマディスプレイ装置において、
前記第４電圧は、前記第１電圧より低いことを特徴とするプラズマディスプレイ装置。
【請求項３】
請求項１記載のプラズマディスプレイ装置において、
前記第１誘電体層および前記アドレス電極と前記保護層との間に設けられた第２誘電体層を備えていることを特徴とするプラズマディスプレイ装置。
【請求項４】
請求項１記載のプラズマディスプレイ装置において、
前記アドレス電極は、クロム、銅およびクロムの順に積層された３層膜により構成されていることを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応するセルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。【０００３】
３電極構造のＰＤＰは、サステイン期間に、Ｘ電極およびＹ電極間でサステイン放電を発生させることで、画像を表示する。サステイン放電を発生させるセル（点灯させるセル）は、例えば、アドレス期間において、Ｙ電極およびアドレス電極間で選択的にアドレス放電を発生させることにより、選択される。また、アドレス期間の前には、アドレス放電を発生させるための壁電荷を蓄積するリセット期間が存在する。【０００４】
一般的なＰＤＰでは、Ｘ電極およびＹ電極は前面ガラス基板に配置され、アドレス電極は背面ガラス基板に配置されている。また、近年、Ｘ電極およびＹ電極とアドレス電極の３電極を前面ガラス基板に配置したＰＤＰが提案されている（例えば、特許文献１参照）。
【特許文献１】特開２００５−１１６５０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般的なＰＤＰでは、上述のリセット期間に、Ｘ電極とＹ電極間で微弱放電を発生させ、壁電荷を蓄積する。この微弱放電により、リセット期間に可視光が発生し、黒を再現する際の輝度（黒輝度）が高くなり、画像の品位は低下する。なお、黒輝度が低いほど引き締まった黒色を再現でき、画像の品位は向上する。【０００６】
本発明の目的は、前面ガラス基板に３電極が設けられたＰＤＰを有するＰＤＰ装置において、黒を再現する際の輝度（黒輝度）を低くし、画像の品位を向上させることである。
【課題を解決するための手段】
【０００７】
プラズマディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）と、ＰＤＰを駆動する駆動部とを有している。ＰＤＰは、放電空間を介して互いに対向する第１基板および第２基板を有している。第１基板上には、互いに対をなす第１および第２電極と、第１誘電体層と、複数のアドレス電極と、保護層とが順次積層される。例えば、第１電極は、第１方向に延在する第１バス電極と、第１バス電極に接続された第１表示電極とにより構成され、第２電極は、第１方向に延在する第２バス電極と、第２バス電極に接続された第１表示電極とにより構成される。第２基板上には、第１方向と交差する第２方向に延在し、間隔を置いて配置された複数の隔壁が設けられる。そして、第１および第２バス電極と隔壁とで囲われる領域にセルが形成される。アドレス電極は、各セル内を通って第２方向に延在し、隔壁に沿って配置される。駆動部は、第１駆動回路、第２駆動回路および第３駆動回路を有している。例えば、第２駆動回路は、リセット期間に、時間の経過に伴って第１電圧から第２電圧まで上昇する波形電圧を第２電極に印加する。第３駆動回路は、波形電圧が第２電極に印加されているときに、第１電圧以下の第３電圧をアドレス電極に印加する。そして、第１駆動回路は、波形電圧が第２電極に印加されているときに、第２電圧より低く、かつ、第３電圧より高い第４電圧を、第１電極に印加する。
【発明の効果】
【０００８】
本発明では、前面ガラス基板に３電極が設けられたＰＤＰを有するＰＤＰ装置において、黒を再現する際の輝度（黒輝度）を低くでき、画像の品位を向上できる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態におけるＰＤＰ装置を示す図である。
【図２】図１に示したＰＤＰの要部を示す図である。
【図３】図２に示したＰＤＰの概要を示す図である。
【図４】図３に示したＰＤＰのＡ−Ａ’線に沿う断面を示す図である。
【図５】１画面の画像を表示するためのフィールドの構成例を示す図である。
【図６】図５に示したサブフィールドの放電動作の一例を示す図である。
【図７】図１に示した回路部の概要を示す図である。
【図８】図１に示したＰＤＰの変形例を示す図である。
【図９】図３に示した電極構成の変形例を示す図である。
【図１０】図６に示した放電動作の変形例を示す図である。
【図１１】図６に示した放電動作の別の変形例を示す図である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面を用いて説明する。【００１１】
図１は、本発明の一実施形態を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するプラズマディスプレイパネル１０（以下、ＰＤＰとも称する）、ＰＤＰ１０の画像表示面１６側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１６側に配置された前筐体３０、ＰＤＰ１０の背面１８側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。【００１２】
ＰＤＰ１０は、画像表示面１６を構成する前面基板部１２と、前面基板部１２に対向する背面基板部１４とにより構成されている。前面基板部１２と背面基板部１４の間に図示しない放電空間（セル）が形成されている。前面基板部１２および背面基板部１４は、例えば、ガラス基板により形成されている。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。なお、光学フィルタ２０は、電磁波を遮蔽する機能を有してもよい。また、光学フィルタ２０は、保護ガラスではなく、ＰＤＰ１０の画像表示面１６側に直接貼付されてもよい。【００１３】
図２は、図１に示したＰＤＰ１０の要部の詳細を示している。図中の矢印Ｄ１は、第１方向Ｄ１を示し、矢印Ｄ２は、第１方向Ｄ１に画像表示面に平行な面内で直交する第２方向Ｄ２を示している。上述したように、前面基板部１２と背面基板部１４の間（より詳細には、背面基板部１４の凹部）に放電空間ＤＳが形成される。【００１４】
前面基板部１２は、ガラス基材ＦＳ（第１基板）上（図では下側）に第１方向Ｄ１に沿って平行に形成され、第２方向Ｄ２に沿って交互に形成されたＸバス電極Ｘｂ（第１バス電極）およびＹバス電極Ｙｂ（第２バス電極）を有している。Ｘバス電極Ｘｂには、Ｘバス電極ＸｂからＹバス電極Ｙｂに向けて第２方向Ｄ２に延在するＸ透明電極Ｘｔ（第１表示電極）が接続されている。Ｙバス電極Ｙｂには、Ｙバス電極ＹｂからＸバス電極Ｘｂに向けて第２方向Ｄ２に延在するＹ透明電極Ｙｔ（第２表示電極）が接続されている。図の例では、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、第２方向Ｄ２に沿って対向している。【００１５】
ここで、Ｘバス電極ＸｂおよびＹバス電極Ｙｂは、金属材料等で形成された不透明な電極であり、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔは、ＩＴＯ膜等で形成された可視光を透過する透明電極である。そして、Ｘ電極ＸＥ（第１電極、維持電極）は、Ｘバス電極ＸｂおよびＸ透明電極Ｘｔにより構成され、Ｙ電極ＹＥ（第２電極、走査電極）は、Ｙバス電極ＹｂおよびＹ透明電極Ｙｔにより構成され、Ｘ電極ＸＥと対をなしている。Ｘ電極ＸＥおよびＹ電極ＹＥで構成される電極対（より具体的には、Ｘ透明電極ＸｔおよびＹ透明電極Ｙｔ間）で繰り返して放電（サステイン放電）を発生させる。【００１６】
また、透明電極ＸｔおよびＹｔは、それぞれが接続されるバス電極ＸｂおよびＹｂとガラス基材ＦＳとの間に全面に配置されてもよい。なお、バス電極ＸｂおよびＹｂと同じ材料（金属材料等）で、バス電極ＸｂおよびＹｂと一体の電極（例えば、第１および第２表示電極）が透明電極ＸｔおよびＹｔの代わりに形成されてもよい。【００１７】
電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔは、誘電体層ＤＬ１（第１誘電体層）に覆われている。例えば、誘電体層ＤＬ１は、ＣＶＤ法により形成された二酸化シリコン膜等の絶縁膜である。そして、誘電体層ＤＬ１上（図では下側）には、バス電極Ｘｂ、Ｙｂの直交方向（第２方向Ｄ２）に延在する複数のアドレス電極ＡＥが設けられている。アドレス電極ＡＥは、金属材料等で形成された不透明な電極であり、例えば、クロム、銅およびクロムの順に積層された３層膜により構成され、黒色化している。なお、アドレス電極ＡＥは、アルミあるいは銀を含んだ金属材料で形成されてもよい。このように、この実施形態のＰＤＰは、前面基板部１２に３電極（電極ＸＥ、ＹＥ、ＡＥ）を有している。【００１８】
また、アドレス電極ＡＥおよび誘電体層ＤＬ１は保護層ＰＬに覆われ、保護層ＰＬは放電空間ＤＳに露出している。例えば、保護層ＰＬは、放電を発生しやすくするために、陽イオンの衝突による２次電子の放出特性の高いＭｇＯ膜で形成される。【００１９】
放電空間ＤＳを介して前面基板部１２に対向する背面基板部１４は、ガラス基材ＲＳ（第２基板）上に、互いに平行に形成された隔壁（バリアリブ）ＢＲを有している。例えば、隔壁ＢＲは、バス電極Ｘｂ、Ｙｂに直交する方向（第２方向Ｄ２）に延在し、アドレス電極ＡＥに沿って配置されている。換言すれば、アドレス電極ＡＥは、第２方向Ｄ２に延在し、隔壁ＢＲに沿って配置されている。隔壁ＢＲにより、セルの側壁が構成される。さらに、隔壁ＢＲの側面と、互いに隣接する隔壁ＢＲの間のガラス基材ＲＳ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂが、それぞれ塗布されている。【００２０】
ＰＤＰ１０の１つの画素は、赤、緑および青の光を発生する３つのセルにより構成される。ここで、１つのセル（一色の画素）は、後述する図３に示すように、バス電極Ｘｂ、Ｙｂと隔壁ＢＲ１とで囲われる領域に形成される。このように、ＰＤＰ１０は、画像を表示するためにセルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種のセルを交互に配列して構成されている。特に図示していないが、バス電極Ｘｂ、Ｙｂに沿って形成されたセルにより、表示ラインが構成される。【００２１】
ＰＤＰ１０は、前面基板部１２および背面基板部１４を、保護層ＰＬと隔壁ＢＲが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを放電空間ＤＳに封入することで構成される。【００２２】
図３は、図２に示したＰＤＰ１０の概要を示している。なお、図３は、画像表示面側（図２の上側）から見た電極Ｘｂ、Ｘｔ、Ｙｂ、Ｙｔ、ＡＥおよび隔壁ＢＲの状態を示している。図中の矢印の意味は、上述した図２と同じである。上述したように、セルＣ１は、互いに対をなすバス電極Ｘｂ、Ｙｂと互いに隣接する一対の隔壁ＢＲとで囲われる領域（図の破線で囲んだ領域）に形成される。すなわち、画像表示面側から見た場合、各セルＣ１の放電空間ＤＳは、互いに隣接する隔壁ＢＲの間に形成される。また、バス電極Ｘｂ、Ｙｂに沿って形成されたセルＣ１により、表示ラインＤＳＬが構成される。【００２３】
各アドレス電極ＡＥは、自身に対応するセルＣ１内を通って第２方向Ｄ２に延在し、セルＣ１の放電空間ＤＳを形成している隔壁ＢＲの一方（図では、左側）の隔壁ＢＲに沿って配置されている。なお、アドレス電極ＡＥは、画像表示面側から見た場合、一部が隔壁ＢＲに重なる位置に設けられてもよい。この場合、前面基板部１２と背面基板部１４とを貼り合わせるときに、位置合わせを高精度にする必要がないため、前面基板部１２と背面基板部１４との貼り合わせを簡易にできる。【００２４】
透明電極Ｘｔは、各セルＣ１内に配置され、バス電極Ｘｂからバス電極Ｙｂに向けて突出している。透明電極Ｙｔは、各セルＣ１内に配置され、バス電極Ｙｂからバス電極Ｘｂに向けて突出し、先端が透明電極Ｘｔの先端よりバス電極Ｘｂ側に位置している。すなわち、この実施形態では、透明電極Ｙｔは、透明電極Ｘｔとの対向部を第２方向Ｄ２に沿って有している。これにより、後述する図６のサステイン期間ＳＵＳにおいて、透明電極Ｘｔおよび透明電極Ｙｔ間に電圧を印加することにより、着目するセルＣ１の放電空間ＤＳでサステイン放電を発生させることができる。【００２５】
また、画像表示面側から見た場合、セルＣ１に対応するアドレス電極ＡＥ、透明電極Ｙｔ、Ｘｔは、第１方向Ｄ１に沿って左側から順番に配置され、アドレス電極ＡＥは、透明電極Ｙｔとの対向部を第２方向Ｄ２に沿って有している。これにより、後述する図６のアドレス期間ＡＤＲにおいて、アドレス電極ＡＥと透明電極Ｙｔ間に電圧を印加することにより、着目するセルＣ１の放電空間ＤＳでアドレス放電を発生させることができる。なお、透明電極Ｙｔは、画像表示面側から見た場合、一部がアドレス電極ＡＥに重なる位置に設けられてもよい。【００２６】
また、第１方向Ｄ１に配列された互いに隣接する２つのセルＣ１において、一方のセルＣ１のアドレス電極ＡＥと他方のセルＣ１の透明電極Ｙｔとの距離は、一方のセルＣ１のアドレス電極ＡＥと一方のセルＣ１の透明電極Ｙｔとの距離より長い。このため、一方のセルＣ１のアドレス電極ＡＥと透明電極Ｙｔ間でアドレス放電を発生させるとき（アドレス期間）に、一方のセルＣ１のアドレス電極ＡＥと他方のセルＣ１の透明電極Ｙｔ間で誤放電が発生することを防止できる。【００２７】
図４は、図３のＡ−Ａ’線に沿うＰＤＰ１０の断面を示している。図中の矢印の意味は、上述した図２と同じである。上述したように、アドレス電極ＡＥおよび透明電極Ｙｔは、互いに隣接してセルＣ１内（セルＣ１の放電空間ＤＳ上）に配置されている。このため、アドレス電極ＡＥと走査電極ＹＥ（透明電極Ｙｔおよびバス電極Ｙｂ）間に電圧を印加することにより、アドレス電極ＡＥと走査電極ＹＥ間の電界Ｅ１が放電空間ＤＳに発生する。【００２８】
図の例では、透明電極Ｙｔに対してアドレス電極ＡＥが陰極になる電圧を、アドレス電極ＡＥと透明電極Ｙｔ間に印加したときに発生する電界Ｅ１を示している。例えば、後述する図６のリセット期間ＲＳＴの期間Ｔ１では、アドレス電極ＡＥと透明電極Ｙｔ間に電界Ｅ１が発生する。この場合、アドレス電極ＡＥが陰極となり、透明電極Ｙｔが陽極となり、アドレス電極ＡＥと透明電極Ｙｔ間で微弱放電（リセット放電）が発生する。この微弱放電により可視光ＶＬが発生する。例えば、微弱放電により放電ガスから紫外線および可視光ＶＬが発生し、さらに、紫外線により励起されて、蛍光体ＰＨｒ、ＰＨｇ、ＰＨｂから赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光ＶＬがそれぞれ発生する。なお、リセット期間ＲＳＴに発生する可視光ＶＬは、画像の表示に不要な可視光（本来不要な可視光）である。【００２９】
陽イオンが衝突する陰極側の保護層ＰＬ（アドレス電極ＡＥ上（図では下側）の保護層ＰＬ）から２次電子が放出されるため、陰極側（アドレス電極ＡＥ側）に強い放電が発生する。したがって、放電により発生する可視光ＶＬは、陰極側（アドレス電極ＡＥ側）の強度が強くなる。この実施形態では、上述したように、アドレス電極ＡＥが可視光に対して不透明な金属材料で形成されているため、放電空間ＤＳからガラス基材ＦＳ側に向かう可視光ＶＬの大部分は、アドレス電極ＡＥにより遮光される。【００３０】
これにより、この実施形態では、例えば、後述する図６のリセット期間ＲＳＴの期間Ｔ１に、放電空間ＤＳからガラス基材ＦＳ側まで到達する本来不要な可視光ＶＬの輝度を低くでき、黒を再現する際の輝度（黒輝度）を低くできる。この結果、画像の品位を向上にできる。特に、アドレス電極ＡＥが黒色化されているときは、可視光の透過率が低いため、リセット期間ＲＳＴに、放電空間ＤＳからガラス基材ＦＳ側まで到達する本来不要な可視光ＶＬの輝度を低くできる。【００３１】
図５は、１画面の画像を表示するためのフィールドＦＬＤの構成例を示している。１つのフィールドＦＬＤの長さは、１／６０秒（約１６．７ｍｓ）であり、例えば、８個のサブフィールドＳＦ（ＳＦ１−ＳＦ８）で構成される。各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲ、サステイン期間ＳＵＳおよび消去期間ＥＲＳにより構成される。なお、消去期間ＥＲＳは、点灯したセルのみの壁電荷を減少させるための放電を発生させる期間のため、サステイン期間ＳＵＳに含めて定義される場合もある。ここで、壁電荷とは、例えば、各セルにおいて、図２に示したＭｇＯ等の保護層ＰＬの表面に蓄積されるプラス電荷およびマイナス電荷である。【００３２】
例えば、リセット期間ＲＳＴは、全てのセルの放電開始電圧（アドレス期間ＡＤＲのアドレス放電が発生し始める電圧）を合わせるために、各電極ＸＥ、ＹＥ、ＡＥに蓄積される壁電荷の量を調整する期間である。アドレス期間ＡＤＲは、サステイン期間ＳＵＳに点灯させるセルを選択する期間である。サステイン期間ＳＵＳに点灯させるセルは、例えば、アドレス期間において、後述する図６に示すように、走査電極ＹＥおよびアドレス電極ＡＥ間で選択的にアドレス放電を発生させることにより、選択される。サステイン期間ＳＵＳは、アドレス期間ＡＤＲに選択されたセルで放電を発生させる期間である。【００３３】
サステイン期間ＳＵＳの長さは、サブフィールドＳＦにより異なり、セルの放電回数（輝度）に依存する。このため、点灯させるサブフィールドＳＦの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、サブフィールドＳＦ１−８に予め設定されているサステイン放電の回数は、それぞれ４、８、１６、３２、６４、１２８、２５６、５１２である。後述する図６に示すように１つの放電サイクルＣＹＣ中に、セルは２回放電する（図の星印）。【００３４】
図６は、図５に示したサブフィールドＳＦの放電動作の例を示している。図中の星印は、放電の発生を示している。また、図中のアドレス期間ＡＤＲに太い破線で示した波形は、壁電荷により重畳された電圧を示している。なお、アドレス期間ＡＤＲ以外の期間は、壁電荷により重畳された電圧を図示していない。【００３５】
まず、リセット期間ＲＳＴでは、正の電圧Ｖｒｘ（第４電圧）が、維持電極ＸＥ（バス電極Ｘｂおよび透明電極Ｘｔ）に印加され、電圧Ｖｒｘより高い電圧Ｖｒｙ１（第１電圧）が、走査電極ＹＥ（バス電極Ｙｂおよび透明電極Ｙｔ）に印加される（図６（ａ））。このとき、アドレス電極ＡＥには、電圧Ｖｒｙ１より低く、かつ、電圧Ｖｒｘより低い電圧Ｖｒａ（第３電圧）、例えば、接地線ＧＮＤの電圧（０Ｖ）が印加される（図６（ａ））。【００３６】
そして、時間の経過に伴って電圧Ｖｒｙ１から電圧Ｖｒｙ２（第２電圧）まで緩やかに上昇する書き込み波形電圧（書き込み鈍波）が、走査電極ＹＥに印加される（図６（ｂ））。また、書き込み波形電圧（書き込み鈍波）が走査電極ＹＥに印加されている期間Ｔ１では、維持電極ＸＥは、正の電圧Ｖｒｘに維持され、アドレス電極ＡＥは、電圧Ｖｒａに維持される（図６（ｂ））。すなわち、この実施形態では、期間Ｔ１に、電圧Ｖｒｙ１（第１電圧）以下の電圧Ｖｒａ（第３電圧）がアドレス電極ＡＥに印加され、電圧Ｖｒｙ１（第１電圧）より低く、かつ、電圧Ｖｒａ（第３電圧）より高い電圧Ｖｒｘ（第４電圧）が維持電極ＸＥに印加される。【００３７】
これにより、走査電極ＹＥとアドレス電極ＡＥ間で微弱放電（リセット放電）が発生し、走査電極ＹＥとアドレス電極ＡＥに負と正の壁電荷がそれぞれ蓄積される。なお、電圧Ｖｒａより高い電圧Ｖｒｘが維持電極ＸＥに印加されるため、維持電極ＸＥと走査電極ＹＥ間では、放電が発生しない。すなわち、電圧Ｖｒｘは、走査電極ＹＥと維持電極ＸＥ間の電圧（電圧Ｖｒｙ２と電圧Ｖｒｘとの差）が走査電極ＹＥと維持電極ＸＥ間で放電を発生させる最低電圧（放電開始電圧）より低くなるように設定される。また、電圧Ｖｒｙ２（および電圧Ｖｒｙ１）より低い電圧Ｖｒｘが維持電極ＸＥに印加されるため、維持電極ＸＥは走査電極ＹＥに対して陰極になり、維持電極ＸＥに正の壁電荷が蓄積される。なお、アドレス電極ＡＥに蓄積される壁電荷の量は、維持電極ＸＥに蓄積される壁電荷の量に比べて、維持電極ＸＥとアドレス電極ＡＥに印加される電圧の差（電圧Ｖｒｘと電圧Ｖｒａとの差）に相当する分だけ多くなる。【００３８】
例えば、各電圧Ｖｒｘ、Ｖｒｙ１、Ｖｒｙ２、Ｖｓ／２の電圧値は、それぞれ５０Ｖ、７０Ｖ、３００Ｖ、７０Ｖである。維持電極ＸＥと走査電極ＹＥ間の電圧差（電圧Ｖｒｙ２と電圧Ｖｒｘとの差）は、電圧Ｖｓより大きいため、蓄積される壁電荷の量は相対的に多くなる。これにより、期間Ｔ１に全てのセルに蓄積される壁電荷の量は、点灯したセルと点灯しなかったセルとに残留している壁電荷の量に拘わらず、アドレス放電に必要な壁電荷の量より多くなる。すなわち、期間Ｔ１は、点灯したセルと点灯しなかったセルとに残留している壁電荷の影響を小さくするために壁電荷を過剰に蓄積する期間である。例えば、この過剰に蓄積された壁電荷をリセット期間ＲＳＴ中（例えば、期間Ｔ１の後）に減らすことにより、全てのセルの壁電荷をアドレス放電に必要な壁電荷の量に等しくできる。【００３９】
ここで、例えば、従来の制御方法の期間Ｔ１では、書き込み波形電圧（正の電圧）が走査電極ＹＥに印加されるときに、負の書き込み電圧が維維持電極ＸＥに印加され、接地線ＧＮＤの電圧（０Ｖ）がアドレス電極ＡＥに印加される。これにより、維持電極ＸＥと走査電極ＹＥ間で放電（リセット放電）が発生し維持電極ＸＥと走査電極ＹＥに正と負の壁電荷がそれぞれ蓄積される。この場合、上述した図４で説明したように、陰極側（維持電極ＸＥ側、より詳細には、透明電極Ｘｔ）に強いリセット放電が発生する。すなわち、画像表示面側（図４の上側）から見た場合（例えば、上述した図３）、リセット放電の大部分は、透明電極Ｘｔの裏側で発生する。【００４０】
このため、リセット放電により発生する可視光は、陰極側（透明電極Ｘｔ側）の強度が強くなる。すなわち、リセット放電により発生する可視光の大部分は、放電空間ＤＳから透明電極Ｘｔに到達し、アドレス電極ＡＥに到達しない。また、上述した図２で説明したように、放電空間ＤＳ上の透明電極Ｘｔが可視光を透過するＩＴＯ膜等で形成されている。したがって、維持電極ＸＥと走査電極ＹＥ間の放電により発生した本来不要な可視光の大部分は、アドレス電極ＡＥにより遮光されず、透明電極Ｘｔを透過してガラス基材ＦＳに到達する。この結果、リセット期間ＲＳＴに維持電極ＸＥと走査電極ＹＥ間でリセット放電を発生させる従来の制御方法では、黒を再現する際の輝度（黒輝度）が高くなり、画像の品位が低下する。【００４１】
これに対し、この実施形態の期間Ｔ１では、各電極ＸＥ、ＹＥ、ＡＥに壁電荷をそれぞれ蓄積するために、走査電極ＹＥに対してアドレス電極ＡＥを陰極にして、走査電極ＹＥとアドレス電極ＡＥ間でリセット放電を発生させる。すなわち、この実施形態では、画像表示面側（図４の上側）から見た場合（例えば、上述した図３）、リセット放電の大部分をアドレス電極ＡＥの裏側で発生させることができる。さらに、この実施形態では、アドレス電極ＡＥは、不透明な金属材料で形成され、各セルＣ１の放電空間ＤＳ上に配置されている。このため、上述した図４で説明したように、走査電極ＹＥとアドレス電極ＡＥ間のリセット放電により発生した本来不要な可視光ＶＬの大部分は、放電空間ＤＳからガラス基材ＦＳに向かう途中でアドレス電極ＡＥにより遮光され、ガラス基材ＦＳまで到達しない。したがって、この実施形態では、黒を再現する際の輝度（黒輝度）を低くでき、引き締まった黒色を再現できるため、画像の品位を向上できる。【００４２】
期間Ｔ１の後では、正の調整電圧が維持電極ＸＥに印加され（図の例では、維持電極ＸＥは、電圧Ｖｒｘに維持される）、時間の経過に伴って電圧値が低くなる負の調整電圧（調整鈍波）が走査電極ＹＥに印加される（図６（ｃ））。また、アドレス電極ＡＥは、接地線ＧＮＤに接地された状態に維持される（図６（ｃ））。これにより、維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥにそれぞれ蓄積された壁電荷の量が減るとともに、全てのセルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、Ｖｓ／２より低い電圧であり、負の調整電圧の最小値は、−Ｖｓ／２より高い電圧である。【００４３】
アドレス期間ＡＤＲでは、アドレス放電時に陽極となるＸバイアス電圧Ｖａｘが維持電極ＸＥに印加され、アドレス放電時に陰極となるスキャンパルス（電圧−Ｖｓｃ）が走査電極ＹＥに印加され、アドレス放電時に陽極となるアドレスパルス（電圧Ｖｓａ）が、点灯するセルに対応するアドレス電極ＡＥに印加される（図６（ｄ））。この場合、維持電極ＸＥ、走査電極ＹＥおよびアドレス電極ＡＥの電圧は、上述の印加電圧（電圧Ｖａｘ、−Ｖｓｃ、Ｖｓａ）に、リセット期間ＲＳＴに蓄積された壁電荷により発生する電圧Ｖｃｘ、−Ｖｃｙ、Ｖｃａ（図中の破線で示した波形）がそれぞれ重畳された大きさになる。【００４４】
例えば、電圧Ｖｒｘ、Ｖａｘ、−Ｖｓｃ、Ｖｓａの電圧値は、それぞれ５０Ｖ、４０Ｖ、−１００Ｖ、３０Ｖである。この際、アドレス電極ＡＥに印加される電圧Ｖｓａは、アドレス電極ＡＥの電圧（電圧Ｖｓａと電圧Ｖｃａとの加算）が維持電極ＸＥの電圧（電圧Ｖａｘと電圧Ｖｃｘとの加算）より高くなるように設定される。このように電圧Ｖｓａを設定することにより、走査電極ＹＥとアドレス電極ＡＥ間の電圧は、放電を発生させる最低電圧（放電開始電圧）以上になり、維持電極ＸＥと走査電極ＹＥ間の電圧は、放電開始電圧より低くなる。これにより、着目する表示ラインにおいて、スキャンパルスとアドレスパルスにより選択されたセルのアドレス電極ＡＥと走査電極ＹＥ間でアドレス放電を発生させるときに、選択されていないセルの維持電極ＸＥと走査電極ＹＥ間で誤放電が発生することを防止できる。すなわち、アドレスパルスにより選択されていないセルの維持電極ＸＥおよび走査電極ＹＥに、サステイン放電のための壁電荷が蓄積されることを防止できる。【００４５】
例えば、スキャンパルスとアドレスパルスにより選択されたセルは、走査電極ＹＥとアドレス電極ＡＥ間で一時的に放電し、この放電をトリガーにして、維持電極ＸＥと走査電極ＹＥ間で一時的に放電する。この際、スキャンパルスとアドレスパルスにより選択されたセル以外では、上述のトリガーとなる放電が発生しないため、維持電極ＸＥと走査電極ＹＥ間での放電（誤放電）は発生しない。したがって、サステイン放電のための壁電荷は、スキャンパルスとアドレスパルスにより選択されたセルの維持電極ＸＥおよび走査電極ＹＥに蓄積され、スキャンパルスとアドレスパルスにより選択されていないセルの維持電極ＸＥおよび走査電極ＹＥには蓄積されない。アドレス電極ＡＥの波形に示される２回目のアドレスパルスは、他の表示ラインのセルを選択するために印加される（図６（ｅ））。【００４６】
また、この実施形態では、リセット期間ＲＳＴにおいて、維持電極ＸＥに蓄積される壁電荷より多くの壁電荷をアドレス電極ＡＥに蓄積するため、アドレス電極ＡＥに印加される電圧Ｖｓａを低くできる。これにより、この実施形態では、アドレス電極ＡＥを駆動する駆動回路（例えば、後述する図７に示すドライバＡＤＲＶ）の消費電力の増加を抑制しつつ、誤放電を防止できる。【００４７】
サステイン期間ＳＵＳでは、負および正のサステインパルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図６（ｆ、ｇ））。これにより、アドレス期間ＡＤＲに選択されたセル（点灯させるセル）の維持電極ＸＥと走査電極ＹＥ間で放電（サステイン放電）が発生し、その点灯したセルの放電状態が維持される。互いに極性の異なるサステインパルスが、維持電極ＸＥおよび走査電極ＹＥに繰り返して印加されることにより、サステイン期間ＳＵＳに点灯したセルの放電が繰り返し行われる。【００４８】
上述した図５で説明したように、１放電サイクルＣＹＣ中に２回の放電が実施される。例えば、サブフィールドＳＦ４は、３２個の放電サイクルＣＹＣで構成され、６４回の放電が実施される。なお、点灯させないセルでは、上述したように、維持電極ＸＥおよび走査電極ＹＥに、サステイン放電のための壁電荷が蓄積されていないため、サステインパルスが印加されても、放電（誤放電）は、発生しない。【００４９】
消去期間ＥＲＳでは、負の消去前パルスと正の高電圧の消去前パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加され、放電が発生する（図６（ｈ））。これにより、壁電荷が、維持電極ＸＥおよび走査電極ＹＥに蓄積される。この際、走査電極ＹＥは、電圧Ｖｓ／２より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、正の消去パルスと負の消去パルスが、維持電極ＸＥおよび走査電極ＹＥにそれぞれ印加される（図６（ｉ））。これにより、維持電極ＸＥと走査電極ＹＥ間で放電が起こるが、２電極間に印加されている電圧値の差がサステイン期間ＳＵＳの電圧値の差よりも低いため、壁電荷の量がサステイン期間ＳＵＳに比べて減る。【００５０】
なお、後述する図７に示すドライバＸＤＲＶ、ＹＤＲＶには、リセット期間ＲＳＴ、アドレス期間ＡＤＲおよび消去期間ＥＲＳに所定の電圧（例えば、正の調整電圧、負の調整電圧等）を維持電極ＸＥおよび走査電極Ｙに印加するための回路の記載を省略している。【００５１】
図７は、図１に示した回路部６０の概要を示している。回路部６０は、電源部ＰＷＲ、ＸドライバＸＤＲＶ（第１駆動回路）、ＹドライバＹＤＲＶ（第２駆動回路）、アドレスドライバＡＤＲＶ（第３駆動回路）および制御部ＣＮＴを有している。電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｒｙ１、Ｖｒｙ２、−Ｖｓｃ、Ｖｓ／２、−Ｖｓ／２、Ｖｒｘ、Ｖａｘ、Ｖｓａ等を生成する。ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。例えば、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、上述した図６に示したように、各電圧（電圧Ｖｒｘ、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する波形電圧、電圧Ｖｒａ等）をバス電極Ｘｂ、Ｙｂ、アドレス電極ＡＥにそれぞれ印加する。【００５２】
制御部ＣＮＴは、画像データＲ０−７、Ｇ０−７、Ｂ０−７に基づいて使用するサブフィールドを選択し、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴ、ＡＣＮＴを出力する。そして、画素を構成するセルＣ１毎に、使用するサブフィールドを選択することにより、多階調の画像が表示される。なお、画像データＲ０−７、Ｇ０−７、Ｂ０−７は、赤、緑、青をそれぞれ表示するための８ビットからなるデータであり、図示しないチューナ部あるいは外部入力から制御部ＣＮＴに順次に入力される。【００５３】
以上、この実施形態では、リセット期間ＲＳＴに、アドレス電極ＡＥを走査電極ＹＥに対して陰極にして、アドレス電極ＡＥおよび走査電極ＹＥ間でリセット放電を発生させる。例えば、この実施形態では、リセット期間ＲＳＴに、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する波形電圧が走査電極ＹＥに印加される。その際、電圧Ｖｒｙ１より低い電圧Ｖｒａ（接地線ＧＮＤの電圧）がアドレス電極ＡＥに印加され、電圧Ｖｒｙ１より低く、電圧Ｖｒａより高い電圧Ｖｒｘが維持電極ＸＥに印加される。さらに、この実施形態では、アドレス電極ＡＥは、可視光に対して不透明な金属材料で形成され、各セルＣ１の放電空間ＤＳ上に配置されている。これにより、リセット放電により発生した可視光ＶＬの大部分は、放電空間ＤＳからガラス基材ＦＳに向かう途中でアドレス電極ＡＥにより遮光され、ガラス基材ＦＳまで到達しない。この結果、この実施形態では、黒を再現する際の輝度（黒輝度）を低くでき、引き締まった黒色を再現できるため、画像の品位を向上できる。【００５４】
なお、上述した実施形態では、１つの画素が、３つのセル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素を４つ以上のセルにより構成してもよい。あるいは、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルにより構成されてもよく、１つの画素が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生するセルを含んでもよい。【００５５】
上述した実施形態では、アドレス電極ＡＥが保護層ＰＬに直接覆われる例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、ＰＤＰ１０は、図８に示すように、第１誘電体層ＤＬ１およびアドレス電極ＡＥと保護層ＰＬとの間に第２誘電体層ＤＬ２が設けられてもよい。図８は、上述した実施形態の変形例におけるＰＤＰ１０の要部を示している。このＰＤＰ装置は、上述した図２に示した構成に第２誘電体層ＤＬ２が追加されて構成されているＰＤＰ１０を有している。その他の構成は、図１−図７と同じである。図１−図７で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。また、ＰＤＰ１０に画像を表示するための放電動作は、電圧値（例えば、図６に示した電圧Ｖｓ／２、−Ｖｓ／２、Ｖｓａ）を除いて図６と同じである。第２誘電体層ＤＬ２は、保護層ＰＬが形成される前に、誘電体層ＤＬ１およびアドレス電極ＡＥ上（図では下側）に設けられる。この場合にも、上述した実施形態と同様の効果を得ることができる。【００５６】
上述した実施形態では、透明電極Ｘｔ、Ｙｔが第２方向Ｄ２に沿って対向する位置に配置される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図９に示すように、透明電極Ｘｔ２、Ｙｔ２の先端部ＳＤ１、ＳＤ２が第１方向Ｄ１に沿って対向する位置に配置されてもよい。図９は、画像表示面側から見た電極Ｘｂ、Ｘｔ２、Ｙｂ、Ｙｔ２、ＡＥおよび隔壁ＢＲの状態を示している。図９の例では、透明電極Ｘｔ２、Ｙｔ２が、上述した図３に示した構成と相違している。その他の構成は、図１−図７と同じである。図１−図７で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。【００５７】
バス電極Ｘｂに接続された透明電極Ｘｔ２の先端ＳＤ１は、バス電極Ｙｂに接続された透明電極Ｙｔ２の先端ＳＤ２に対向している。また、透明電極Ｘｔ２、Ｙｔ２は、アドレス電極ＡＥに隣接して配置されている。なお、透明電極Ｘｔ２、Ｙｔ２は、画像表示面側から見た場合、一部がアドレス電極ＡＥに重なる位置に設けられてもよい。これにより、このＰＤＰ装置では、リセット期間ＲＳＴに、アドレス電極ＡＥを走査電極ＹＥに対して陰極にして、アドレス電極ＡＥおよび走査電極ＹＥ間でリセット放電を発生させることができる。このＰＤＰ装置でも、リセット放電により発生した本来不要な可視光の大部分を、放電空間ＤＳからガラス基材ＦＳに向かう途中でアドレス電極ＡＥにより遮光することができる。この場合にも、上述した実施形態と同様の効果を得ることができる。【００５８】
上述した実施形態では、第２方向Ｄ２が、第１方向Ｄ１に直交する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、第２方向Ｄ２は、第１方向Ｄ１と、ほぼ直角方向（例えば、９０度±５度）に交差してもよい。この場合にも、上述した実施形態と同様の効果を得ることができる。【００５９】
上述した実施形態では、リセット期間ＲＳＴが、期間Ｔ１の前に走査電極ＹＥが電圧Ｖｒｙ１に維持される期間（図６（ａ））を含んで構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１０に示すように、走査電極ＹＥは、リセット期間ＲＳＴに、期間Ｔ１の前に走査電極ＹＥが電圧Ｖｒｙ１に維持されることなく、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する電圧波形が走査電極ＹＥに印加されてもよい。【００６０】
図１０に示した動作波形は、期間Ｔ１の前に走査電極ＹＥが電圧Ｖｒｙ１に維持される期間が上述した図６の動作波形から省かれている。その他の動作波形は、上述した図６と同じである。リセット期間ＲＳＴの最初に、正の電圧Ｖｒｘが維持電極ＸＥに印加され、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する電圧波形が走査電極ＹＥに印加され、電圧Ｖｒａ（図１０の例では、接地線ＧＮＤの電圧）がアドレス電極ＡＥに印加される。この場合にも、上述した実施形態と同様の効果を得ることができる。【００６１】
上述した実施形態では、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇する期間Ｔ１が、壁電荷を過剰に蓄積する期間と同じ長さに設定された例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、壁電荷を過剰に蓄積するために走査電極ＹＥに印加される電圧は、図１１に示すように、電圧Ｖｒｙ１から電圧Ｖｒｙ２まで上昇してから、時間Ｔ２（期間Ｔ２）だけ、電圧Ｖｒｙ２に維持されてもよい。この場合、期間Ｔ１と期間Ｔ２とを合わせた期間が、壁電荷を過剰に蓄積する期間である。【００６２】
図１１に示した動作波形は、期間Ｔ２を除いて、上述した図６と同じである。期間Ｔ２では、走査電極ＹＥは、電圧Ｖｒｙ２に維持され、維持電極ＸＥは、正の電圧Ｖｒｘに維持され、アドレス電極ＡＥは、電圧Ｖｒａ（図１１の例では、接地線ＧＮＤの電圧）に維持される。この場合にも、上述した実施形態と同様の効果を得ることができる。【００６３】
上述した実施形態では、期間Ｔ１に、電圧Ｖｒｙ１（第１電圧）より低い電圧Ｖｒｘ（第４電圧）が維持電極ＸＥに印加される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、電圧Ｖｒｘ（第４電圧）は、電圧Ｖｒｙ２（第２電圧）より低く、かつ、電圧Ｖｒｙ１（第１電圧）より高くてもよい。この場合にも、電圧Ｖｒｙ２より低い電圧Ｖｒｘが維持電極ＸＥに印加されるため、維持電極ＸＥは走査電極ＹＥに対して陰極になり、維持電極ＸＥに正の壁電荷が蓄積される。この場合にも、上述した実施形態と同様の効果を得ることができる。【００６４】
上述した実施形態では、期間Ｔ１に、維持電極ＸＥと走査電極ＹＥ間で放電を発生させない電圧Ｖｒｘが維持電極ＸＥに印加される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、ＰＤＰ１０は、期間Ｔ１に、維持電極ＸＥと走査電極ＹＥ間で放電が発生するセルを含んで構成されてもよい。例えば、維持電極ＸＥと走査電極ＹＥ間の放電開始電圧が各セルで互いに異なるときに、各セルの放電開始電圧の平均より僅かに低くなるように電圧Ｖｒｘが設定されてもよい。【００６５】
この場合、期間Ｔ１に維持電極ＸＥと走査電極ＹＥ間の電圧が放電開始電圧以上になったセルでは、リセット期間ＲＳＴに、維持電極ＸＥと走査電極ＹＥ間で放電が発生する。なお、この場合でも、電圧Ｖｒｘより低い電圧Ｖｒａがアドレス電極ＡＥに印加されるため、走査電極ＹＥとアドレス電極ＡＥ間の放電を強くし、維持電極ＸＥと走査電極ＹＥ間の放電を弱くできる。したがって、この場合でも、維持電極ＸＥと走査電極ＹＥ間の放電により発生する可視光の強度を弱くできる。【００６６】
すなわち、リセット期間ＲＳＴに発生する本来不要な可視光の大部分は、アドレス電極ＡＥと透明電極Ｙｔ間のリセット放電により発生する可視光である。ここで、上述した実施形態で説明したように、リセット放電により発生した可視光の大部分は、放電空間ＤＳからガラス基材ＦＳに向かう途中でアドレス電極ＡＥにより遮光され、ガラス基材ＦＳまで到達しない。したがって、この場合にも、上述した実施形態と同様の効果を得ることができる。【００６７】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【００６８】
本発明は、プラズマディスプレイ装置に適用できる。
【図１】
2009069175.tif 000003
【図２】
2009069175.tif 000004
【図３】
2009069175.tif 000005
【図４】
2009069175.tif 000006
【図５】
2009069175.tif 000007
【図６】
2009069175.tif 000008
【図７】
2009069175.tif 000009
【図８】
2009069175.tif 000010
【図９】
2009069175.tif 000011
【図１０】
2009069175.tif 000012
【図１１】
2009069175.tif 000013
【国際調査報告】
2009069175.tif 000014
2009069175.tif 000015
2009069175.tif 000016
2009069175.tif 000017