(57)【要約】複数のデジタル出力信号を提供する複数の、多数の独立したゲートをもつ電界効果型トランジスタ（ＭＩＧＦＥＴ）１４，１６，１８，２０を含むアナログ−デジタルコンバータ１０が提供される。複数のＭＩＧＦＥＴ１４，１６，１８，２０のそれぞれのＭＩＧＦＥＴ１４は、アナログ信号を受ける第一のゲート６０、バイアスされる第二のゲート６２及び複数のデジタル出力信号からデジタル出力信号を供給する電流電極を有する。複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴは、複数のＭＩＧＦＥＴのうちで固有なボディの幅、チャネル長の組み合わせを有し、複数のＭＩＧＦＥＴのうちで固有な閾値電圧が得られる。複数のＭＩＧＦＥＴを含むデジタル−アナログコンバータも提供される。
2009512358.tif 000002
【特許請求の範囲】
【請求項１】
複数のデジタル出力信号を供給する複数の、多数の独立したゲートをもつ電界効果型トランジスタ（ＭＩＧＦＥＴ）有するアナログ−デジタルコンバータであって、
前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴは、アナログ信号を受ける第一のゲートと、バイアスされる第二のゲートと、前記複数のデジタル出力信号のなかからデジタル出力信号を供給する電流電極とを有し、
前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴは、前記複数のＭＩＧＦＥＴのうちで固有な閾値電圧を得るため、前記複数のＭＩＧＦＥＴのうちで固有なボディの幅とチャネル長の組み合わせを有する、
ことを特徴とするアナログ−デジタルコンバータ。
【請求項２】
前記複数のＭＩＧＦＥＴは、
第一のボディの幅と第一のチャネル長とを有する第一のＭＩＧＦＥＴと、
第二のボディの幅と第二のチャネル長とを有する第二のＭＩＧＦＥＴと、
第三のボディの幅と第三のチャネル長とを有する第三のＭＩＧＦＥＴと、
第四のボディの幅と第四のチャネル長とを有する第四のＭＩＧＦＥＴと、
を有する、
請求項１記載のアナログ−デジタルコンバータ。
【請求項３】
前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴは、グランド端子に結合される第二の電流電極を有する、
請求項１記載のアナログ−デジタルコンバータ。
【請求項４】
前記複数のＭＩＧＦＥＴの前記第二のゲートのそれぞれに結合されるバイアス回路を更に有する、
請求項１記載のアナログ−デジタルコンバータ。
【請求項５】
前記バイアス回路は、前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴの閾値電圧を変えるバイアス電圧を供給する、
請求項４記載のアナログ−デジタルコンバータ。
【請求項６】
前記バイアス回路は、プログラマブルである、
請求項５記載のアナログ−デジタルコンバータ。
【請求項７】
前記ＭＩＧＦＥＴは、Ｎチャネルである、
請求項１記載のアナログ−デジタルコンバータ。
【請求項８】
複数のデジタル出力信号を供給する複数の電界効果型トランジスタ（ＦＥＴ）有するアナログ−デジタルコンバータであって、
前記複数のＦＥＴのそれぞれのＦＥＴは、アナログ信号を受ける第一のゲートと、前記複数のデジタル出力信号のなかからデジタル出力信号を供給する電流電極とを有し、
前記複数のＦＥＴのそれぞれのＦＥＴは、前記複数のＦＥＴのうちで固有な閾値電圧を有する、
ことを特徴とするアナログ−デジタルコンバータ。
【請求項９】
前記複数のＦＥＴは、複数の、多数の独立したゲートをもつ電界効果型トランジスタ（ＭＩＧＦＥＴ）を有する、
請求項８記載のアナログ−デジタルコンバータ。
【請求項１０】
前記複数のＭＩＧＦＥＴは、少なくとも４つの異なるボディの幅を有する、
請求項９記載のアナログ−デジタルコンバータ。
【請求項１１】
前記複数のＭＩＧＦＥＴは、少なくとも４つの異なるチャネル長を有する、
請求項１０記載のアナログ−デジタルコンバータ。
【請求項１２】
プログラマブルバイアス回路を更に有し、
前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴは、前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴの閾値電圧を変更するため、前記プログラマブルバイアス回路に結合される第二のゲートを有する、
請求項１１記載のアナログ−デジタルコンバータ。
【請求項１３】
前記ＭＩＧＦＥＴの電流電極に結合される負荷装置を更に有し、
前記負荷装置は、調節可能なインピーダンスを有するＭＩＧＦＥＴを有する、
請求項１２記載のアナログ−デジタルコンバータ。
【請求項１４】
加算ノードでアナログ信号を供給する複数の電界効果型トランジスタ（ＦＥＴ）を有するデジタル−アナログコンバータであって、
前記複数のＦＥＴのそれぞれのＦＥＴは、複数のデジタル信号から異なるデジタル信号を受ける第一のゲートと、前記加算ノードに結合される電流電極とを有し、
前記複数のＦＥＴのそれぞれのＦＥＴは、前記複数のＦＥＴのうちで固有な閾値電圧を有する、
ことを特徴とするデジタル−アナログコンバータ。
【請求項１５】
前記複数のＦＥＴは、複数の、多数の独立したゲートをもつ電界効果型トランジスタ（ＭＩＧＦＥＴ）を有する、
請求項１４記載のデジタル−アナログコンバータ。
【請求項１６】
前記複数のＭＩＧＦＥＴは、少なくとも４つの異なるボディの幅を有する、
請求項１５記載のデジタル−アナログコンバータ。
【請求項１７】
前記複数のＭＩＧＦＥＴは、少なくとも４つの異なるチャネル長を有する、
請求項１６記載のデジタル−アナログコンバータ。
【請求項１８】
前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴは、前記複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴの閾値電圧を変更するために、バイアスされる第二のゲートを有する、
請求項１７記載のデジタル−アナログコンバータ。
【請求項１９】
前記複数のＭＩＧＦＥＴの前記第二のゲートに結合されるプログラマブルなバイアス回路を更に有する、
請求項１８記載のデジタル−アナログコンバータ。
【請求項２０】
前記加算ノードに結合される電流−電圧コンバータを更に有する、
請求項１４記載のデジタル−アナログコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シグナルコンバータに関し、より詳細には、マルチゲートデバイスをもつシグナルコンバータに関する。
【背景技術】
【０００２】
従来、アナログ−デジタルコンバータ（ＡＤＣ）及びデジタル−アナログコンバータ（ＤＡＣ）のようなシグナルコンバータは、アナログ信号をデジタル信号に、逆に、デジタル信号をアナログ信号に変換するためにレジスタバンク及びコンパレータを使用している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
かかるシグナルコンバータにおけるレジスタバンク及びコンパレータの使用は、幾つかの問題を提起する。たとえば、プロセスのバリエーション又は熱の作用により、不正確な分圧を提供するレジスタバンクとなる場合がある。これは、集積回路において高い精度の抵抗を製作することが困難であるためである。したがって、シグナルコンバータにおいて従来のレジスタバンクを使用することは、信号変換においてエラーを生じる場合がある。
【０００４】
さらに、コンパレータの使用は、シグナルコンバータ回路の実現の複雑さを生じる。特に、それぞれのコンパレータは、約１５のトランジスタを使用して実現される。ＡＤＣのような典型的に３２レベルのシグナルコンバータは、約４８０のトランジスタを必要とする。したがって、信号変換の間に低いエラーを生じ、かつ複雑度が低いシグナルコンバータが必要とされている。
【課題を解決するための手段】
【０００５】
アナログからデジタルへ、又はデジタルからアナログへといったシグナルコンバータは、変換を行うために異なる閾値電圧をもつ多数の独立なゲートをもつ電界効果型トランジスタ（MIFET: Multiple Independent Gate Field Effect Transistor）を使用する場合がある。ＭＩＧＦＥＴは、必要とされる異なる変換の数を提供するため、好ましくはボディの幅及びチャネル長に基づいて異なる閾値電圧を有する場合がある。これは、ボディの幅の変化による閾値電圧における比較的線形の変化を利用する。したがって、多数の異なる閾値電圧は、導体の幅を対応する量だけ変えることで利用可能である。このことは、ＭＩＧＦＥＴのチャネル長の変化についても同様に当てはまる。ボディの幅とチャネル長の組み合わせは、多数の異なる閾値電圧に役立つ。閾値電圧は、ＭＩＧＦＥＴの第二の独立なゲートで調節可能である。これは、独立の決定された基準電圧に関して較正されるべき閾値電圧のオフセットを確立するために有効である。
【０００６】
第一の態様では、複数のデジタル出力信号を提供する、複数の、多数の独立なゲートをもつ電界効果型トランジスタ（ＭＩＧＦＥＴ）を有するアナログ−デジタルコンバータが提供される。複数のＭＩＧＦＥＴのそれぞれのＭＩＧＦＥＴは、アナログ信号を受ける第一のゲート、バイアスされる第二のゲート、及び複数のデジタル出力信号からデジタル出力信号を供給する電流電極を有する。複数のＭＩＧＦＥＴのそれぞれＭＩＧＦＥＴは、複数のＭＩＧＦＥＴのうちで固有であるボディの幅及びチャネル長の組み合わせを有し、複数のＭＩＧＦＥＴのうちで固有である閾値電圧が得られる。それぞれのＭＩＧＦＥＴは、グランド端子に結合される第二の電流電極を有する。
【０００７】
別の態様では、複数のデジタル出力信号を供給する複数のＦＥＴを有するアナログ−デジタルコンバータが提供される。複数のＦＥＴのそれぞれのＦＥＴは、アナログ信号を受ける第一のゲート、複数のデジタル出力信号のうちのデジタル出力信号を供給する電流電極を有する。複数のＦＥＴのそれぞれのＦＥＴは、複数のＦＥＴのうちで固有である閾値電圧を有する。
【０００８】
更に別の態様では、加算ノードでアナログ信号を供給する複数のＦＥＴを有するデジタル−アナログコンバータが提供される。複数のＦＥＴのそれぞれのＦＥＴは、複数のデジタル信号のうちから異なるデジタル信号を受ける第一のゲート、及び加算ノードに結合される電流電極を有する。複数のＦＥＴのそれぞれのＦＥＴは、複数のＦＥＴのうちで固有である閾値電圧を有する。
【０００９】
本発明は、例示を通して説明され、添付図面により制限されない。図面において、同じ参照符号は、類似のエレメントを示す。  
当業者であれば、図面におけるエレメントは、明確さのために例示されるものであり、必ずしも縮小されていないことを理解されるであろう。たとえば、図面におけるエレメントの幾つかの寸法は、本発明の実施の形態の理解を改善するために他のエレメントと相対的に誇張されている。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の１実施の形態に係る、多数のゲートをもつ装置（マルチゲートデバイス）を有するアナログ−デジタルコンバータ１０を例示する図である。アナログ−デジタルコンバータ（ＡＤＣ）１０は、たとえばマルチゲートデバイス１４，１６，１８及び２０を使用して実現される。ＡＤＣ１０は、アナログ信号１２を受け、このアナログ信号は、次いで、サンプル／ホールド回路１３を使用してサンプリングされる。サンプリングされたアナログ信号は、次いで、マルチゲートデバイス１４，１６，１８及び２０のそれぞれの第一のゲートに供給される。Ｎチャネルの実現について、マルチゲートデバイス１４，１６，１８及び２０のそれぞれの電流電極、ドレイン端子は、それぞれの負荷エレメント２２，２４，２６及び２８を介して、電圧源Ｖdd３０に接続される。Ｎチャネルの実現について、マルチゲートデバイス１４，１６，１８及び２０のそれぞれの第二の電流電極、ソース端子は、グランドに接続される。代替的に、Ｐチャネルの実現では、マルチゲートデバイス１４，１６，１８及び２０のそれぞれのソース端子は、Ｖddに接続される。マルチゲートデバイス１４，１６，１８及び２０のそれぞれの第二のゲートは、プログラマブルバイアス回路３２に接続される。プログラマブルバイアス回路３２は、選択可能なバイアス電圧又は選択可能なバイアス電圧のセットをマルチゲートデバイス１４，１６，１８及び２０に提供する。したがって、それぞれのマルチゲートデバイスは、その第二のゲートに印加される同じ又は異なるバイアス電圧を有する。それぞれのマルチゲートデバイスは出力を供給し、この出力は、出力Ｖ0３６，Ｖ1３８，Ｖ2４０，．．．及びＶn４２と共に、アナログ入力値に対応するデジタル値を表す。したがって、たとえば、図１において１６のマルチゲートデバイスが使用される場合、出力は、特定のサンプリングされたアナログ信号に対応する１６のデジタル信号である場合がある。
【００１１】
デジタル信号は、アナログ入力値に関して線形である必要はない。例を通して、デジタル信号は、対数関数、非線形関数、又は任意の他のアナログ入力値のユーザが望む関数である場合がある。図１に示されていないが、１６のデジタル信号は、特定のサンプリングされたアナログ信号値に対応するデジタルワードを発生するために、更に処理される。必要とされる量子化の値の粒状度に依存して、適切な数のマルチゲートデバイスが使用される。動作において、サンプリングされたアナログ信号は、マルチゲートデバイス１４，１６，１８及び２０のそれぞれをバイアスするために使用される。
【００１２】
マルチゲートデバイス１４，１６，１８及び２０は、ＭＩＧＦＥＴ（Multiple Independent Gate Field effect Transistor）、ＦｉｎＦＥＴ、又は他の適切な多数のゲートをもつトランジスタを使用して実現される場合がある。負荷エレメント２２，２４，２６及び２８は、抵抗、ＭＩＧＦＥＴ、ＦｉｎＦＥＴ、他の適切なトランジスタを使用して実現される。これらのトランジスタのそれぞれは、Ｎチャネル又はＰチャネルである。さらに、これらのトランジスタのそれぞれは、プレーナ型又はノンプレーナ型である。さらに、負荷エレメントに対応するトランジスタは、調整可能なインピーダンスを有する。
【００１３】
これらマルチゲートデバイスの閾値電圧は、サンプリングされたアナログ信号の所定の値が印加されたとき、これらのゲート装置のどれがオンにされるかを決定する。一般に、特定のマルチゲートデバイスがオンにされたとき、出力電流は、その特定のマルチゲートデバイスについて増加する。これは、増加された出力電流が負荷エレメント（たとえば２２）を流れるとき、マルチゲートデバイスに対応する第一の電圧の出力値となる。対照的に、特定のマルチゲートデバイスがオフにされるとき、出力電流は、その特定のマルチゲートデバイスについて実質的に減少する。これは、減少された出力電流が負荷エレメント（たとえば２２）を流れるとき、そのマルチゲートデバイスに対応する第二の電圧の出力値となる。特定の多数のゲート電圧は、入力のサンプリングされたアナログ信号の値が特定のマルチゲートデバイスの閾値電圧を超えるときにオンにされる。図１に示されるように、これらのマルチゲートデバイス１４，１６，１８及び２０のそれぞれは、異なる閾値電圧を有する。これらマルチゲートデバイスのそれぞれの閾値電圧は、特に、チャネル長、ボディの幅、及びマルチゲートデバイスの第二のゲートのゲートバイアスに依存する。図１は２つのゲートを有するとしてマルチゲートデバイス１４，１６，１８及び２０を示しているが、これらは更なるゲートを有する場合がある。
【００１４】
図２は、図１の例示的なアナログ−デジタルコンバータの一部として使用される例示的なマルチゲートデバイス１４の部分的な上面図である。マルチゲートデバイス１４は、ソース５０，ドレイン５２及びチャネル５４を含む。さらに、マルチゲートデバイス１４は、ゲートＧ１  ６０及びゲートＧ２  ６２といった２つのゲートを含む。適切な半導体の加工及び設計技術を使用することで、ボディの幅（ＢＷ）５６及びチャネル長（ＬＧ）５８は、マルチゲートデバイス１４，１６，１８及び２０のそれぞれについて変化する場合がある。ボディの幅及びチャネル長は、アクティブエリア及びゲートエリアのそれぞれのレイアウトの間に定義される。ボディの幅及びチャネル長の様々な組み合わせにより、特定のマルチゲートデバイスについて異なる電圧閾値が得られる。
【００１５】
図３は、本発明の１実施の形態に係る、マルチゲートデバイスの閾値電圧とそのチャネル長との間の関係を例示するグラフである。例を通して、図３に示されるように、チャネル長（ＬＧ）７２が変化するときに、閾値電圧（Ｖt）７０は変化する。例示的なライン（７４，７６及び７８）は、マルチゲートデバイスの第二のゲート（ＶＧ２）のバイアス電圧が変化するとき（ＶＧ２1，ＶＧ２2及びＶＧ２3  ８０）、閾値電圧（Ｖt）７０とチャネル長（ＬＧ）７２との間の関係を表す。したがって、マルチゲートデバイスの閾値電圧（Ｖt）７０は、そのチャネル長に基づいて変動する。例を通して、マルチゲートデバイス（たとえば１４）のチャネル長は、３０ナノメートルから１００ナノメートルに変動する。図１を参照して、アナログ−デジタルコンバータ１０の１実施の形態では、マルチゲートデバイス１４は、第一のボディの幅及び第一のチャネル長を有する。マルチゲートデバイス１６は、第二のボディの幅及び第二のチャネル長を有する。マルチゲートデバイス１８は、第三のボディの幅及び第三のチャネル長を有する。マルチゲートデバイス２０は、第四のボディの幅及び第四のチャネル長を有する。
【００１６】
図４は、本発明の１実施の形態に係る、マルチゲートデバイスの閾値電圧とそのボディの幅との間の関係を例示するグラフである。例を通して、図４に示されるように、ボディの幅（ＢＷ）８２が変化するとき、閾値電圧（Ｖt）７０は変化する。例示的なライン８４，８６及び８８は、マルチゲートデバイスの第二のゲート（ＶＧ２）のバイアス電圧が変化するとき（ＶＧ２1，ＶＧ２2及びＶＧ２3  ９０）、閾値電圧（Ｖt）７０とボディの幅（ＢＷ）８２との間の関係を表す。したがって、マルチゲートデバイスの閾値電圧（Ｖt）７０は、そのボディの幅に基づいて変化される。例を通して、マルチゲートデバイス（たとえば１４）のボディの幅は、１０ナノメートルから１００ナノメートルに変化する。ＭＡＴＬＡＢのような適切に較正されたシミュレーションソフトウェアを使用することで、チャネル長、ボディの幅、及びバイアス電圧の様々な組み合わせは、マルチゲートデバイス１４，１６，１８及び２０のそれぞれについて、これらの値の正しい組み合わせを選択するためにテストされる。確かに、他の適切なツールがこの目的のために使用される場合もある。
【００１７】
図５は、本発明の別の実施の形態に係る、マルチゲートデバイスを有するデジタル−アナログコンバータを例示する図である。デジタル−アナログコンバータ（ＤＡＣ）９２は、マルチゲートデバイス１０２，１０３，１０４及び１０６を使用して実現される。ＤＡＣ９２は、デジタル信号Ｄ0９４，Ｄ1９６，Ｄ2９８及びＤn１００を受け、これらのデジタル信号をアナログ電圧ＶO９１に変換する。受信されたデジタル信号Ｄ0９４，Ｄ1９６，Ｄ2９８及びＤn１００のそれぞれは、それぞれのマルチゲートデバイスを導通状態にする。たとえば、マルチゲートデバイス１０２，１０３，１０４及び１０６のそれぞれのソースといった電極は、プログラマブルバイアス回路１  １１２に結合される。それぞれ導通状態にあるマルチゲートデバイスは、加算ノード１１６で電流を発生し、この加算ノードは、電流−電圧コンバータの第一の入力に結合され、この電流−電圧コンバータは、演算増幅器１０８及びフィードバックエレメント１１０を含む。確かに、電流−電圧コンバータを実現するため、適切なコンポーネントが使用される場合がある。図５は２つのゲートを有するとしてマルチゲートデバイス１０２，１０３，１０４及び１０６を示しているが、これらは更なるゲートを有する場合がある。例を通して、それぞれのマルチゲートデバイス１０２，１０３，１０４及び１０６は、レジスタ、ＭＩＧＦＥＴ（Multiple Independent Gate FET）、ＦｉｎＦＥＴ、又は他の適切な多数のゲートをもつトランジスタを使用して実現される。先に説明されたように、図２，３を参照して、チャネル長、ボディの幅、及びマルチゲートデバイスの第二のゲートのバイアス電圧が変化される。
【００１８】
図５を更に参照して、プログラマブル回路２  １１４は、マルチゲートデバイスのそれぞれの第二のゲートにプログラマブルなバイアス電圧を供給する。プログラマブルバイアス電圧は、マルチゲートデバイスのそれぞれについて異なるか又は同じである。図３及び図４を参照して先に説明されたように、特定のマルチゲートデバイスの閾値電圧は、そのチャネル長、ボディの幅、及びバイアス電圧と共に変化する。オン電流は、閾値電圧における変化に従って変化する。したがって、チェネル長、ボディの幅、及び／又はマルチゲートデバイスのバイアス電圧における変化は、マルチゲートデバイスが電流−電圧コンバータに供給する電流を変化する。チャネル長、ボディの幅、及び／又はマルチゲートデバイスのバイアス電圧の適切な値を選択することにより、特定のデジタルワードを表すアナログ電圧を発生する様に、電流−電圧コンバータに供給される電流が設定される。ＭＡＴＬＡＢのような適切に較正されたシミュレーションソフトウェアは、チャネル長、ボディの幅、及びバイアス電圧の様々な組み合わせは、マルチゲートデバイス１０２，１０３，１０４及び１０６のそれぞれについて、これらの値の正しい組み合わせを選択するためにテストされる。確かに、この目的のために他の適切なツールが使用される場合もある。出力のアナログ電圧は、入力のデジタル信号に関して線形である必要はない。例を通して、出力のアナログ電圧は、対数関数、非線形関数、又は入力のデジタル信号の他のユーザが望む関数である場合がある。
【００１９】
利点、他の効果、及び課題に対するソリューションは、特定の実施の形態に関して上述された。しかし、利点、効果、課題に対するソリューション、及び任意の利点、効果、生じるソリューション又は更に強調されることとなるソリューションを生じるエレメントは、全ての請求項又は一部の請求項の重要、必須、若しくは本質的な特徴又はエレメントとして解釈されるべきではない。本実施の形態で使用されるように、用語「有する“comprises”」、「有している“comprising”」及びその派生は、エレメントのリストを含むプロセス、方法、製品又は装置がそれらのエレメントを含むだけではなく、明示的に列挙されていないか、かかるプロセス、方法、製品又は装置に固有な他のエレメントを含むように、排他するものではない包含をカバーすることが意図される。
【図面の簡単な説明】
【００２０】
【図１】本発明の１実施の形態による、マルチゲートデバイスを有するアナログ−デジタルコンバータを例示する図である。
【図２】図１のデジタル−アナログコンバータの一部として使用される例示的なマルチゲートデバイスの部分的な上面図である。
【図３】本発明の１実施の形態による、マルチゲートデバイスの閾値電圧とそのチャネル長との間の関係を例示するグラフである。
【図４】本発明の１実施の形態による、マルチゲートデバイスの閾値電圧とそのボディの幅との間の関係を例示するグラフである。
【図５】本発明の別の実施の形態による、マルチゲートデバイスを有するデジタル−アナログコンバータを例示する図である。
【図１】
2009512358.tif 000003
【図２】
2009512358.tif 000004
【図３】
2009512358.tif 000005
【図４】
2009512358.tif 000006
【図５】
2009512358.tif 000007
【国際調査報告】
2009512358.tif 000008
2009512358.tif 000009