(57)【要約】一実施形態によると、インダクタンス素子は電力変換用途に利用されている。インダクタンス素子は基板（１８８）を含み、１μｍよりも厚く、隣接する交差しない導電性セグメントの第１の組を構成している第１の金属層（１９０）が基板上にある。内部コア領域をもつ強磁性体（１９２）が第１の金属層の上に配置されている。少なくとも１つの他の金属層（１９８）が強磁性体上にあり、隣接する交差しない導電性セグメントの第２の組を構成している。複数の導電性ビア（１９４）が強磁性体中にあり、隣接する交差しない導電性セグメントの第１の組のそれぞれ１つと、隣接する交差しない導電性セグメントの第２の組のそれぞれ１つを接続し、内部コア領域の周りで連続した導電性のラップを形成する。他の実施例は、標準的な半導体製造に用いるよりも厚い層を備えている。
2009512183.tif 000002
【特許請求の範囲】
【請求項１】
基板と、隣接する交差しない導電セグメントの第１の組として配置される、厚さが１μｍより大きい、前記基板上の第１の層と、前記第１の層上に配置され強磁性内部コア領域を含む強磁性体と、隣接する交差しない導電セグメントの第２の組として配置される少なくとも１つの層と、隣接する交差しない導電セグメントの第１の組のそれぞれ１つと隣接する交差しない導電セグメントの第２の組のそれぞれ１つを接続する強磁性体中の複数の導電性を備え、電力変換に用いるために、連続する導電性ラップを内部コア領域の周囲に提供することを特徴とする誘導素子。
【請求項２】
前記第１の層は金属を含有し、厚さが少なくとも２μｍである、請求項１に記載の誘導素子。
【請求項３】
前記強磁性体内部コア領域はトロイド状である、請求項１に記載の誘導素子。
【請求項４】
前記強磁性体内部コア領域は、厚さが少なくとも１０μｍである、請求項１に記載の誘導素子。
【請求項５】
前記強磁性体は、強磁性内部コア領域を被覆している絶縁層を含む、請求項１に記載の誘導素子。
【請求項６】
前記強磁性コアは、鉄、マグネシウム、酸素を含有する、請求項１に記載の誘導素子。
【請求項７】
前記複数の導電性ビアはそれぞれ直径が少なくとも７μｍである、請求項１に記載の誘導素子。
【請求項８】
ＩＣ基板に誘導素子を形成する方法であって、該方法は、隣接する交差しない導電セグメントの第１の組として第１の層を基板上に形成し、強磁性コア領域を有する強磁性体を前記第１の層に蒸着し、第１の層にアクセスするために複数のビアを、強磁性体を貫通するようにエッチングし、複数のビアを導電性材料で充填し、隣接する交差しない導電セグメントの第１の組のそれぞれ１つを接続し、隣接する交差しない導電セグメントの第２の組として強磁性体上に少なくとも１つの他の層を形成することを含み、
充填した複数個の導電性ビアは、隣接する交差しない導電セグメントの第１の組のそれぞれ１つを、隣接する交差しない導電セグメントの第２の組のそれぞれ１つに接続し、電力変換に用いるために、前記内部コア領域の周囲に連続する導電性ラップを形成することを特徴とする方法。
【請求項９】
強磁性内部コア領域を含む強磁性体の蒸着は、強磁性内部コア領域の表面を覆って絶縁膜を蒸着することを含む、請求項８に記載の方法。
【請求項１０】
強磁性内部コア領域を含む強磁性体の蒸着は、インクベースを第１の層にシルクスクリーン印刷することを含む、請求項８に記載の方法。
【請求項１１】
強磁性内部コア領域を含む強磁性体の蒸着は、有機層およびハードマスクを蒸着することを含む、請求項８に記載の方法。
【請求項１２】
強磁性体上への少なくとも１つの他の層の形成は、パターニングにフォトレジストを使用することを含む、請求項８に記載の方法。
【請求項１３】
強磁性体上への少なくとも１つの他の層の形成は、ブランケットエッチングを使用することを含む、請求項８に記載の方法。
【請求項１４】
シルクスクリーン印刷によるインクベースの蒸着は、少なくとも１０μｍ厚の強磁性内部コア領域を形成することを含む、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電力変換用途に用いられる誘電装置とそのような装置を製造する方法に関する。
【背景技術】
【０００２】
インダクタは典型的には、鉄もしくは強磁性コア上に巻かれた電線コイルである。ほとんどの高周波のインダクタは、フェライトコアを用いて寸法を縮減している。巻線がインダクタを形成する際の労働力集約的な特性および／または、巻線が必要とする回路基板面積のために、インダクタは他の電子機器の構成部品に比べて、高価となりがちである。その高価さにもかかわらず、インダクタは多くの用途で重要な役割を果たし、中でも特に、高周波用途と電力結合用途に用いられている。
【０００３】
誘導部品は通常、強磁性コアと絶縁された電線の巻線を用いて組立られる。典型的な強磁性コアは、典型的には、トロイドコア、ロッドコア、または、「Ｅ」字形状の強磁性部材およびＥの３本の脚を接続する強磁性キャップのアセンブリである。
【０００４】
トロイドおよびロッドコアには、手動または自動で、絶縁銅線が巻きつけられ、変圧器用の多重巻き線、またはインダクタ用の単一巻き線が形成される。次いで、このアセンブリは、ワイヤを保護するために封入される。用途に応じて電線の端部のはんだ付けを行うことにより、回路接続を作成する。この手法では個別にパッドを扱うので、労働コストが高い。さらに、銅線を正確に配置することが難しいため、漏れインダクタンス、分布および線間容量、ならびに巻線間の共通モードの不均衡などの電気的な特性が大きく変動する。
【０００５】
「Ｅ」字状をし、包囲しているキャップアセンブリは、必要に応じてＥの脚部の周りに絶縁銅線を手動もしくは自動で巻きつけることにより、誘導部品に仕立てられている。所定の位置にキャップを接着またはクランプ止めし、最終的に封入することによりサブアセンブリが完成する。同様にして、回路接続は、用途に応じて電線の端部のはんだ付けを行うことにより作成される。この装置は、前述したようなトロイドおよびロッドコアに制限されるだけではなく、一般的には非常に大きな装置である。キャップは分離した装置であるため、磁路はＥとキャップの間に非強磁性ギャップを有し、これにより変圧効率が損なわれる。
【０００６】
近年、インダクタは、携帯電話のチップなどに用いられる高周波数ＩＣ用途のための半導体製造過程に組み込まれている。例えば、集積化インダクタは、導体の平面スパイラルコイルを「電線」にするために、薄膜プロセスを用いて作成されてきた。ＲＦ用途には十分な、ナノ単位のインダクタンス値をもつインダクタは、この平面スパイラル手法により実現され得る。また、プリント基板製造方法により加工されたスパイラルインダクタは、比較的小さいインダクタンス値を必要とするＲＦ型用途用プリント基板に組み込まれてきた。
【０００７】
電力向け用途においては、インダクタはエネルギーを磁場に保存するので、エネルギー効率がリニアレギュレータを用いたときよりも非常に高いブーストレギュレータやバックレギュレータなどにおいては、ある電圧から他の電圧への電圧変換に有効である。これらの電圧変換用途においては、ＲＦ用途に用いられるインダクタは不適当である。典型的な電圧変換では、わずか数ナノヘンリーのインダクタンス値を必要とするのではなく、インダクタは、高キロヘルツ（ｋＨｚ）から低メガヘルツ（ＭＨｚ）までの範囲の波長を必要とすることが多く、この波長は１マイクロヘンリーまたはそれ以上のインダクタンス値に換算される。
【０００８】
例示的なＬＥＤ電流駆動用途においては、十分な電圧が、装置を駆動するために必要な電流を流すのに必要とされ、電流の大きさが明るさを決定する。歴史的には、抵抗を用いて電流を制限し、ＬＥＤのターンオン電圧と電力供給電圧との間の電圧差を落としていた。抵抗は、過剰な電圧と電流の積を熱に変換することでその役割を果たした。インダクタとスイッチトランジスタを用いることで、同一の平均化された電流がＬＥＤに適用されるようになり、少量のエネルギーのみが浪費される。さらに、ＬＥＤのターンオン電圧よりも低い電圧がＬＥＤへの電力供給に使用されるように、回路を形成することが可能である。このような回路技術は、巻線インダクタを用いた従来の技術に存在していた。
【０００９】
インダクタを実装するためには、種々の試みがなされていた。例えば、国際公開第０２／２５７９７ Ａ２号パンフレットは、プリント基板層（または２つのフレックス層）の間に配置したコア材料を用いたインダクタ製造工程で、インダクタをプリント基板もしくはフレックスの組立の一体部分として、フェライトまたは高い透磁性のコアを「電線」をパターニングした層の間にラミネートしたものについて記載している。また、米国特許第５，３３６，９２１号明細書に記載された他の試みは、１μｍのオーダーの半導体処理寸法を用い、比較的小さいインダクタンス値のインダクタを与えるトレンチをベースとするインダクタに関するものである。米国特許第５，８０１，１００号明細書には、ニッケル膜上の銅線を用いて、比較的小さいインダクタンス値のインダクタを提供するインダクタ加工方法が記載されており、この試みでは、１μｍのオーダーの加工寸法を含み、１μｍのオーダーの厚みのコア材料を用いている。米国特許第６，１６６，４２２号明細書は、ウェーハ処理に有用なコバルト／ニッケル金属コアを有し、電圧変換には不適なインダクタンス値を与えるインダクタについて記載している。
【特許文献１】国際公開第０２／２５７９７ Ａ２号パンフレット
【特許文献２】米国特許第５，３３６，９２１号明細書
【特許文献３】米国特許第５，８０１，１００号明細書
【特許文献４】米国特許第６，１６６，４２２号明細書
【００１０】
本発明と関連して、それほど高価でなく、中位の値とされたインダクタを組み込むことで、多くの電気的応用に利点が生じるということが認識されている。非限定的に列挙すると、応用例には、直流から直流への変換を要する電力変換、および／または、発光ダイオード（ＬＥＤ）の制御等があり、これらでは、マイクロヘンリー程度のインダクタンス値のインダクタを用いることが特に利益となる。
【発明の開示】
【００１１】
本発明のいくつかの態様は、半導体パッケージに組み込まれるか、または、電圧変換用途もしくはＬＥＤ駆動用途において実行されるべき半導体製造工程の一部となる、安価で中位のインダクタンス値のインダクタを対象としたものである。
【００１２】
本発明の他の態様は、多数の集積回路（ＩＣ）を単一のウェーハ上に製造したような多数のインダクタを共通基板に製造するための、一組の半導体処理工程を含む。基板を、ガラスのような絶縁材料、または、ＩＣを既に施したウェーハの表面とすることができる。インダクタは、コンダクタの平面スパイラルではなくむしろ、導電性ビアで接続されてフェライトコアを囲む導線にリソグラフによりにパターン化されることで、効果的にフェライトコアの包み込む導電性材料の三次元構造である。
【００１３】
本発明の一実施形態は、電力変換に用いられる誘導素子を対象とするものである。誘導素子は絶縁面を有する基板を含み、この基板上にあり、隣接した交差しない導電セグメントの第１の組として配列された第１の金属層を有する。強磁性内部コア領域を有する第１の金属層上に、強磁性体が配置されている。少なくとも１つの他の金属層を強磁性体上に形成し、隣接する交差しない導電セグメントの第２の組として配置する。複数の導電性ビアが強磁性体中に配置され、隣接する交差しない導電セグメントの第１の組のそれぞれ１つと隣接する交差しない導電セグメントの第２の組のそれぞれ１つを接続し、連続する導電性のラップを内部コア領域の周囲に形成する。
【００１４】
他の例示的実施形態は、電力変換に用いるＩＣ基板上に誘導素子を形成する方法を対象としている。この方法は、隣接する交差しない導電セグメントの第１の組として第１の層を基板上に形成し、第１の層上に強磁性内部コア領域をもつ強磁性体を蒸着することを含む。次に、第１の層にアクセスするために、複数のビアを、強磁性体を貫通するようにエッチングする。その後、少なくとも１つの他の層を、隣接する交差しない導電セグメントの第２の組として、強磁性体上に形成して、複数の満たされたビアが、隣接する交差しない導電セグメントの第１の組のそれぞれ１つを隣接する交差しない導電セグメントの第２の組のそれぞれ１つに接続して、連続する導電性のラップを内部コア領域の周囲に形成する。
【００１５】
前述した本発明の要点は、後述する実施形態の各々または本発明のあらゆる実施例を説明することを意図したものではない。図および以下の詳細な説明により、これらの実施形態はより具体的に例示される。
【発明を実施するための最良の形態】
【００１６】
本発明は、以下に示す本発明の多様な実施形態を、添付の図とともに考慮することにより、更に完全に理解されるであろう。
【００１７】
本発明をさまざまな修正や代替形態に変更することが可能であり、それらの具体例は、図中に例示され、また、詳細に説明される。しかし、本発明は、説明した特定の実施形態に限定されるものではないことは理解されるべきである。それどころか、本発明は、添付の特許請求の範囲により定義された本発明の範囲内に入る全ての修正、均等物および代替物を包含するものである。
【００１８】
本発明は、電力変換用途に用いられる、誘導素子と誘導素子の形成方法に適用可能と考えられる。
【実施例】
【００１９】
例示的実施態様は、電力変換に使用される誘導素子を対象としたものである。誘導素子は基板を含み、第１金属層が基板上に形成され、隣接する交差しない導電セグメントの第１の組として配置されている。強磁性体内部コア領域を有する強磁性体が第１金属層上に配置されている。少なくとも１つの他の金属層を強磁性体上に形成し、隣接する交差しない導電セグメントの第２の組として配置する。複数の導電性ビアが強磁性体中に配置されており、隣接する交差しない導電性セグメントの第一の組のそれぞれ１つと、第二の組のそれぞれ１つを接続し、内部コア領域の周りに連続する導電性のラップを形成する。
【００２０】
図１Ａは誘導素子の上面図であり、前記の実施形態と整合し、また、本発明に従うものである。誘導素子１００は、閉じたＥ字状の強磁性体コア１１０と、ビア１３０により接続されている複数の導電性セグメント１２０を含んでおり、強磁性コア１１０の中心部の周りに導電性コイルを効率的に形成する。ビア１３０は、誘電性材料または絶縁性材料を介して、導電セグメントの最上層を誘電セグメントの最下層に接続している。誘導素子の種々の層は、以下の図１Ｂおよび１Ｃの説明により、より明確に理解されるであろう。
【００２１】
図１Ｂは、例示的実施形態に従う誘導素子の断面図である。図示されているように、誘導素子はいくつかの層からなる。装置の底部には基板１５０が配置されている。基板１５０の表面は、絶縁層１５３により覆われている。基板１５０（および絶縁層１５３）の上方には、第１の導電層１５５があり、これは複数個の交差しないセグメントにパターニングされる。第２の絶縁層１６０が、第１の導電層１５５を、絶縁層１６０の上に位置する強磁性コア１６５から保護する。第３の絶縁層１７０が強磁性コア１６５の露出部を封入する。第２の導電層１７５は第３の絶縁層１７０の上方に配置されている。また、第２の導電層１７５を用いて第３の絶縁層１７０中に配置されたビア１３０の中を充填し、これによって第１の導電層１５５と第２の導電層１７５を導電的に接続する。あるいは、他のビア１３３を第１の絶縁層１５３および基板１５０中に配置し、導電層１５５中の導体を基板１５０中の導体に接続することができる。装置の最上部は、他の絶縁層、この例では第４の絶縁層１８０により保護されている。
【００２２】
図１Ｃは、例示的実施形態に従う誘導素子の他の層ごとの図において、前記の層がどのように整列され、トロイド状の強磁性コアの一部の周りに接触するワイヤコイルを効果的に形成しているかを示している。装置１８８の底部に示されるように、第１の導電層は、複数の交差しないセグメント１９０にパターニングされる。装置の中央部分１９２は、強磁性コアと絶縁誘電体を含む強磁性体を含む。絶縁誘電体部分では、ビア１９４は、第１の導電層の複数の交差しないセグメント１９０に整列され、これらへのアクセスを提供している。ビア１９４は導電性材料により充填され、第１の導電層の交差しないセグメント１９０を電気的に接続し、導電性巻線の側部を効果的に形成する。装置の最上部１９６では、第２の導電層が第２の交差しないセグメント１９８にパターニングされ、ビア１９４に整列されて、強磁性コアの周りの導電性コイルを完成させる。
【００２３】
電力保存用途のために、インダクタは、巻き線抵抗が低く、導電性が高い必要がある。断面積の大きいワイヤ（半導体加工においては、厚く、幅広で、抵抗の低い金属トレースと解される）の使用により巻き線抵抗を適正化することができる。典型的な半導体加工では、「ファインピッチ」高密度配線を実現するために、薄く細い線と空間を用いている。低い抵抗値が重要なため、銅配線はファインピッチ配線においてさえ一般的になっている。また、インダクタは、大きなコア断面積が必要であり、これは、巻き線の形成に用いられる下側配線層と上側配線層の間での垂直方向高さの分離と解釈される。フォトリソグラフィック処理により形成される巻線に対しては、正方形が、巻線長を最小にする円形に最も近い形状であるので、理想的なコアの断面は正方形である。正方形のコアは、所定の回数の巻きつけの巻線長と基板上でのインダクタ設置面積を最小にする。
【００２４】
コアの断面積およびコアの透磁率は誘導性と直線的な関係にあるので、インダクタの大きさを変えることは寄生容量に悪影響を及ぼす。同じコア材料の断面積を少なくすると、誘導性が減少し、その結果巻きを多くすることが必要になる。導電ワイヤの幅および／または厚さを減少させることにより、コイル抵抗は増大し、電流搬送能力は減少する。従って、小さなインダクタは大きなインダクタと同等の導電性を持つことができるが、小さなインダクタは電流制限が低くなる。ワイヤの巻きの間隔を小さくすることによって、コイルの巻線間の静電容量が大きくなる。
【００２５】
電流は常に電力変換用途における主目的であり、所定の電流に対する最小のワイヤ断面積は、導体のエレクトロマイグレーションによって決まる絶対最小値を有するので、導線の断面積が重要である。しかし、実際の寄生抵抗は、導体の抵抗による電力損失／抵抗性過熱が過剰となるエレクトロマイグレーションの限界よりも大きい。インダクタ中の、導体の抵抗により制限される最小断面積は、加工により制限される最少の金属幅よりも十分に大きい。従って、動作周波数が高いほど、寄生容量による損失が多く、インダクタに対する寄生容量間隔が、加工により制限される最小の金属間距離よりも十分に大きい。
【００２６】
誘導性は断面積に対して直線的に増加するので、平面スパイラルインダクタはその千倍の大きさを要し、それは、集積回路中で、阻害的に働く。磁場はコイルの中心に集中するので、通常は、回路はスパイラルインダクタの下方には配置されない。この磁場は下の回路と相互作用し得る。平面スパイラルインダクタの下方のバルクシリコンは、エネルギーを浪費し、誘導体の有効性を損なう渦電流損を引き起こすものとしても知られている。インダクタの軸を基板表面に対して、直角ではなく、平行に配置すると、高密度の変化磁場が基板表面上方に発生する。追加的な巻きが第1の巻きと同一の断面をもち、そのため、インダクタがソレノイドに類似し、また、誘導性が巻きの数の２乗に比例して増加する。フェライトコアなどの高い透磁率のコアを用いると、磁場はさらに集中し、トロイドのように閉じた形状のコアが用いられた場合、磁場のほとんどがトロイド面に集中する。これは、下にある基板に与える影響がほとんどなく、インダクタ下方の領域を能動回路に用いることが実用的となる。
【００２７】
集積されたインダクタが、少なくともいくつかの通常のウェーハ加工と同一の加工設備および加工を用いているのにもかかわらず、サイズが大きくなることや、厚膜を必要とすることは、標準的なウェーハ加工とは正反対である。そこで、加工を適正化してインダクタのコストを最小化するために、標準的なウェーハ処理と非標準的なウェーハ処理を混合した方法が用いられる。
【００２８】
図２は本発明の一実施形態に従う誘導素子を作成する例示的加工の流れ図である。例示的実施形態では、基板上に装置が作られる（２１０）。第１の導電層、例えば金属層が、基板上に形成され、複数の交差しないセグメントにパターン化される（２２０）。装置を保護するために、加工を通して、絶縁誘電層が散在される。よって、第１の誘電層が第１金属層上に形成される（２３０）。続いて、強磁性体が第１誘電層に蒸着される（２４０）。先述したように、強磁性体は、トロイドまたはキャップされたＥ型のような閉じた形状にパターンされている。強磁性体を封入するために、第２の誘電層が形成される（２５０）。第１の金属層へアクセスするために、ビアが第２の誘電層を貫通してエッチングされる（２６０）。第１の金属層に電気的に接続するために、ビアが導電性材料で充填される（２７０）。第２の金属層が形成され（２８０）、交差しないセグメントの第２の組にパターンされ、２つのビアを電気的に接続して導電性コイルを完成する。あるいは、第２の金属層の形成には、同じ材料でビアを充填することを含むこともできる。
【００２９】
上記の実施例と整合し、かつ、他の、更に具体的な本発明の実施例によると、以下の説明ではインダクタを形成するために半導体製造技術を用いる。この説明から明らかなように、特別な記載が無ければ、従来の蒸着、パターニングおよびエッチング技術を用いることができる。加工済半導体ウェーハもしくは他の基板上の絶縁基板表面に始まり、第１段階のインダクタの配線が形成され、パターンニングされる。この配線は、非限定的に銅（半導体ウェーハが用いられる際はバリアと共に用いられる）、アルミニウム、アルミニウム合金、銅合金および金などを含む、多様な加工可能な導電性材料である。
【００３０】
第１のインダクタ配線層は、厚膜法または薄膜法によりパターニングされる。厚膜法は本質的には、「インク「を選択的に蒸着し、続いて「インク」を所望の材料に変換する、インクジェットまたはシルクスクリーン印刷のような機械印刷処理である。薄膜法所望の材料のブランケットコーティングを蒸着し、パターニングする工程を含む。薄膜パターニング技術は、ウェットエッチング、ドライエッチング、化学的機械的研磨（ＣＭＰ）、電子化学的機械的研磨（ＥＣＭＰ）、リフトオフなどを含む。
【００３１】
ウェットおよびドライエッチングの場合、フォトレジスト層は薄膜層が蒸着された後に蒸着され、フォトリソグラフ技術を用いて、フォトレジスト層に配線層のパターンが形成される。そして、不要な材料を除去するためのエッチングの最中には、フォトレジストパターンは配線の保護に用いられる。フォトレジストは、接着を促進および反射を最小化し、さらに／または、エッチング処理中にフォトレジストと置き換わる「ハードマスク」として用いられる配線材料もしくは配線の表層に直接塗布される。
【００３２】
ＣＭＰ、ＥＣＭＰ、およびリフトオフの場合、配線層の蒸着の前に、光パターニングが行われている。ＣＭＰおよびＥＣＭＰでは、意図される導体の形状でトレンチパターンが絶縁レイヤにエッチングされ、その後、導体は蒸着され、余剰の材料を取り除くために研磨技術が用いられる。リフトオフ加工の場合は、基板およびフォトレジストパターン上に導体が同時に蒸着され、このとき、基板上の配線はフォトレジスト表面に蒸着された導体には接続されないので、フォトレジストの除去により不要な材料が剥離もしくは「リフトオフ」する。
【００３３】
次に、配線を絶縁し、フェライトコアのための表面を与えるために、パターニングされた第１の配線の上に絶縁層を適用する。この絶縁層は、配線、化学的バリア、さらには、フェライトコアの機械的支持のために十分な絶縁を提供する必要がある。絶縁層は、その後の工程で、ビアが第１配線層にアクセスするように形成できるように、エッチング可能である必要がある。好適な絶縁層は、バリア機能に優れているシリコン窒化物であるが、二酸化ケイ素、他の材料、材料の組み合わせ、材料の積み重ねられた層などが絶縁層に適用可能である。絶縁層は、蒸着および（必要であれば）硬化加工温度が、下にある配線層または基板に障害を生じさせない限りにおいて、任意の回数で蒸着される。このような蒸着方法は、化学気相成長（ＣＶＤ）法、プラズマＣＶＤ法、ＲＦスパッタリング法、反応性スパッタリング法、スピンオン法、シルクスクリーン法などを含む。一般的には、スピンオン蒸着法およびシルクスクリーン蒸着法は、利用可能な膜を作成するために何らかの硬化を必要とする。
【００３４】
これらの多様な方法のうちのいずれかを用いて、フェライトコアが絶縁膜の上に形成される。フェライトコアは、鉄を含有し、マグネシウムおよび／または酸素のような材料を含有しうる、強磁性体の材料である。インダクタのコイルの断面積は、主としてフェライトコアの厚みと幅により決定される。同一の配置面積に対しては、フェライトコアの厚みを増加または減少させることにより、誘電性をそれぞれ増加または減少させることができる。更に具体的な実施形態では、フェライトコアはシルクスクリーン法により蒸着される。シルクスクリーン法では、材料をパターニングするためのエッチング処理をしなくても、厚膜の蒸着が可能である。この方法は、ウェーハに厚膜印刷処理を行う際に通常は用いられない方法を利用している。ひとつの利点は、コア形成の簡便さである。しかし、この方法は、フォトレジスト蒸着と露光に問題を起こす、高さのばらつきのために、配線の最上層のパターニングを妨げる。
【００３５】
フェライトコアが形成されると、絶縁層中に封入される。もっとも単純な加工では、これは、コンフォーマルなシリコン窒化膜または他の絶縁膜となる。あるいは、絶縁膜を成長させ、フェライトコアの高さよりも高くして、平坦化する。
【００３６】
次に、ビアが、第１のインダクタ配線層と、可能であればその下の基板に形成される。下にある配線層にビアを形成する際には、フェライトコアを覆う絶縁層に不要な穴を開けないように注意をする必要がある。さらに、ビアは２０〜３０μｍまたはそれ以上表面下にまで延びるので、ビアが下にある配線まで確実にエッチングされるように注意を払う必要がある。
【００３７】
次に、ビアが充填され、第２もしくは最上のインダクタ配線層が蒸着される。第１のインダクタ配線層には、抵抗の低い銅が好適であるが、アルミニウムや、多くの他の金属や合金も用いることができる。特に深さが求められる場合は、より大きなビア（例えば、直径８μｍ）と電解銅メッキ法、有機金属ＣＶＤ法またはＣＶＤ法等のビアを充填する蒸着法を用いることが好適である。スパッタリング法も用いられるが、深いビアを完全に充填できないことがある。フェライトコアの側面が鋭いので、スパッタリングのようなＰＶＤ蒸着を用いて均一な膜厚を実現することが難しい。電解メッキまたはＣＶＤ／有機金属ＣＶＤは最適な均一性を実現するが、各々の方法は利用可能な導電膜を形成する。
【００３８】
配線のパターニングは、緩和されたリソグラフィ規則により、実現される。
【００３９】
コストを最小化するために、最上面の絶縁体被覆は選択的なものであるが、機械的、操作的理由により、最後の絶縁保護膜を配線の上に適用させることが好適である。この絶縁膜はパターニングされ、インダクタが接続できるようにボンディングパッドの部分は開口される。
【００４０】
また、２つの追加的な配線層を、１つは第１のインダクタ配線層の下に、もう１つは先述の最上のインダクタ配線層の上に配置すると、コアの周りに他の巻き線の層を追加できるということも明らかになっている。さらに、１つの巻き線の層につき、２つの配線層、２つの絶縁層および４回のマスク工程を追加することで、更なる巻き線の層を得られる。
【００４１】
インダクタはＩＣと同一のパッケージ内で用いられるので、ＩＣ基板に物理的に組み込まれない際は、ＩＣにカップリングされる磁場を最小化することが望ましい。トロイドのように閉じた形状をフェライトコア材料に用いることで、磁場の大半をコアに閉じ込めることができる。フェライト材料の小塊でもコイルの伝導性は増加するが、１〜２ループからなる閉じた構造が好適である。
【００４２】
また、共通のフェライトコア上に２つ以上の分離したコイルを作ることにより、これらの加工ステップを用いて、変圧器を作ることができることも分かる。
【００４３】
正方形のコアは５０〜１００μｍ程度またはそれ以上である必要があり、通常の半導体の加工では、１μｍあるいは２〜３μｍより薄い薄膜層を用いているので、インダクタの加工と通常の半導体の加工との間のトポロジーの違いは顕著である。この垂直高の違いは、処理が、好適にはその標準的な半導体加工類から修正されるか、または、置き換えられることが必要であることを意味している。このことと、コア材料が半導体製造に通常用いられる材料とは異なるということにより、多種多様な加工技術を用いられることが可能となる。
【００４４】
本発明の他の実施例は、インダクタ等を形成するための上記の具体的な半導体加工技術の変形を対象としている。例えば、フェライトコアを蒸着する他の方法としては、シルクスクリーン蒸着に用いられるペーストではなく、水性インクを用いたインクジェット蒸着が挙げられる。厚膜法により蒸着された材料は、インクまたはペーストを印刷可能にするために用いられた溶媒を除去するために養生が必要である。
【００４５】
薄層法により蒸着およびパターニングされた厚層もまた、十分なエッチングとフォトリソグラフィー工程の発展とともに有効なものとなり得る。
【００４６】
フェライトコアを形成するさらに他の方法では、最初に、意図するフェライトコアの高さまで絶縁膜を成長させ、絶縁膜にフェライトコアを埋め込むためにダマシン様の処理を施し、つづいて、表面に膜を蒸着する。
【００４７】
修正されたハードマスクによる方法もまた、実行可能である。この方法は、ＣＭＰが主流となる前に、主に焦点深度の問題のようなトポロジーの問題を扱うために開発された処理の延長である。この方法は、コンフォーマルな誘電層が追加されたときに消滅しないウェーハのトポロジーを提供するポリゲートおよび／または金属線により引き起こされるトポロジーの問題を解決するために用いられた。
【００４８】
本技術は、不均一なフォトレジストおよび焦点深度の問題を露光の際に引き起こすので、フォトレジスト工程を難しくする。しかし、工程が開発された際は、これらの段の高さは１μｍ程度であった。ＳｉＯ２またはＳｉＮなどの硬質層を蒸着するために必要な処理条件に耐えうる、光活性でない有機材料によるスピン工程が解決策である。これらの層は平坦であるので、通常のフォトレジスト処理によりパターニングが容易である。ＳｉＯ２もしくはＳｉＮのエッチングは選択的なので、下の有機層は本質的に損傷を受けない。次いで、有機層を経て、選択的なエッチングによりパターンを転写するために、酸素反応性イオンエッチング（ＲＩＥ）が用いられる。結果として生じたスタックは続く工程でマスクとして用いられる。この従来の工程は、１００倍単位で有機層の厚さを増大させ、次の硬質ライナーを有機層中の深いトレンチの側面に追加する。更に大きなスケール以外では、ライナーは側壁スペーサと同様にして形成され、すなわち、追加的な硬質層はコンフォーマルに蒸着され、その硬質層のＲＩＥエッチングは、側壁をエッチング未処理にしつつ、平面の余剰の蒸着材料を除去する。これは、トレンチ内のコア材料および、ビア内の誘導性材料が有機層と反応することを防いでいる。
【００４９】
本手法を用いる１つの利点としては、比較的平らな表面を維持できることである。難点は、厳しい高さの要求と、５０〜１００μｍのトレンチと、下側配線層と上側配線層の接続に用いられるビアの高アスペクト比である。ビアを充填する工程は低抵抗かつ１０〜２０程度ものアスペクト比である必要があり、この値は通常のウェーハの工程でみられる値を超えている。
【００５０】
いくつかの具体的な実施例を用いて、本発明のいくつかの側面を詳述したが、当業者は本発明の精神と範囲を外れない範囲で多くの変更を加えることが可能である。本発明の態様は、添付の特許請求の範囲に記載されている。
【図面の簡単な説明】
【００５１】
【図１Ａ】本発明の例示的実施形態に従う誘導素子を上面図である。
【図１Ｂ】本発明の例示的実施形態に従う誘導素子の断面図である。
【図１Ｃ】本発明の例示的実施形態に従う誘導素子を層ごとに示した図である。
【図２】本発明の例示的実施形態に従う誘導素子の形成過程を示した図である。
【図１Ａ】
2009512183.tif 000003
【図１Ｂ】
2009512183.tif 000004
【図１Ｃ】
2009512183.tif 000005
【図２】
2009512183.tif 000006
【国際調査報告】
2009512183.tif 000007
2009512183.tif 000008
2009512183.tif 000009