(57)【要約】  それぞれがｐ個のインバータ回路（１１）がリング状に接続されてなるｑ個のリング発振器（１０）と、ｑ個のリング発振器のいずれか一つにおけるｐ個のインバータ回路のいずれか一つの出力とｑ個のリング発振器の他の一つにおけるｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路（２１）がｐ×ｑ個リング状に接続されてなる位相結合リング（２０）とを備えている結合型リング発振器について、ｑ個のリング発振器のそれぞれにおけるｐ個のインバータ回路のいずれか一つを組として、少なくとも一つの組について、当該組に属するｑ個のインバータ回路の出力を同相に固定し（ステップ１）、その状態でｑ個のリング発振器を発振させ（ステップ２）、その後これらインバータ回路の出力の同相固定状態を解除する（ステップ３）。
2010004670.tif 000002
【特許請求の範囲】
【請求項１】
ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、
前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングと、
前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力どうしの短絡及びその解除を切り替えるスイッチ回路とを備えている
ことを特徴とする結合型リング発振器。
【請求項２】
請求項１の結合型リング発振器において、
前記スイッチ回路は、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のそれぞれに設けられており、
前記ｐ個のスイッチ回路のいずれか二つの間にもれなく設けられたｐ個のオフ固定のスイッチ素子を備えている
ことを特徴とする結合型リング発振器。
【請求項３】
請求項１及び２のいずれか一つの結合型リング発振器において、
前記スイッチ回路は、互いに同じ開閉動作をするｑ−１個のスイッチ素子を備えたものであり、
前記ｑ−１個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力との間に設けられている
ことを特徴とする結合型リング発振器。
【請求項４】
請求項１の結合型リング発振器において、
前記スイッチ回路は、互いに同じ開閉動作をするｑ個のスイッチ素子を備えたものであり、
前記ｑ個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記スイッチ回路固有の共通電圧ノードとの間に設けられている
ことを特徴とする結合型リング発振器。
【請求項５】
請求項４の結合型リング発振器において、
前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のうち前記スイッチ回路が設けられていないものの出力と共通電圧ノードとの間に設けられた複数個のオフ固定のスイッチ素子を備えている
ことを特徴とする結合型リング発振器。
【請求項６】
ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、
それぞれが前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを同相で結合するｐ個の第１の位相結合回路及びｐ×（ｑ−１）個の第２の位相結合回路が、前記第２の位相結合回路のｑ−１個おきに前記第１の位相結合回路が１個挿入されるようにリング状に接続されてなる位相結合リングとを備え、
前記ｐ個の第１の位相結合回路のそれぞれは、通常のインピーダンスとハイインピーダンスとの切り替えが可能に構成されている
ことを特徴とする結合型リング発振器。
【請求項７】
請求項６の結合型リング発振器において、
前記ｐ個の第１の位相結合回路のそれぞれは、
抵抗素子と、
一端が前記抵抗素子の一端に接続されたスイッチ素子とを備えたものであり、
前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする
ことを特徴とする結合型リング発振器。
【請求項８】
請求項７の結合型リング発振器において、
前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、
抵抗素子と、
前記抵抗素子の一端に接続されたオン固定のスイッチ素子とを備えている
ことを特徴とする結合型リング発振器。
【請求項９】
請求項７の結合型リング発振器において、
前記ｐ個の第１の位相結合回路のそれぞれは、
前記抵抗素子の他端に接続され、前記抵抗素子の一端に接続されたスイッチ素子と互いに同じ開閉動作をするスイッチ素子を備えている
ことを特徴とする結合型リング発振器。
【請求項１０】
請求項９の結合型リング発振器において、
前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、
抵抗素子と、
前記抵抗素子の両端のそれぞれに接続されたオン固定のスイッチ素子とを備えている
ことを特徴とする結合型リング発振器。
【請求項１１】
請求項６の結合型リング発振器において、
前記ｐ個の第１の位相結合回路のそれぞれは、
スイッチ素子と、
前記スイッチ素子の両端にそれぞれ接続された抵抗素子とを備えたものであり、
前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする
ことを特徴とする結合型リング発振器。
【請求項１２】
請求項１１の結合型リング発振器において、
前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、
オン固定のスイッチ素子と、
前記オン固定のスイッチ素子の両端のそれぞれに接続された抵抗素子とを備えている
ことを特徴とする結合型リング発振器。
【請求項１３】
請求項２、４、５、及び７から１２のいずれか一つの結合型リング発振器において、
前記スイッチ素子は、すべて同じ極性のＭＯＳトランジスタである
ことを特徴とする結合型リング発振器。
【請求項１４】
請求項３の結合型リング発振器において、
前記スイッチ素子は、すべて同じ極性のＭＯＳトランジスタである
ことを特徴とする結合型リング発振器。
【請求項１５】
光ディスクメディアに情報を記録する光ディスク装置であって、
請求項１、２、及び４から１２のいずれか一つの結合型リング発振器と、
前記結合型リング発振器によって生成された微細位相の信号に同期して、前記光ディスクメディアに情報を書き込むための書き込みパルスを生成するパルス生成回路と、
前記パルス生成回路によって生成された書き込みパルスに従って、前記光ディスクメディアに情報を書き込む書き込みアンプとを備えている
ことを特徴とする光ディスク装置。
【請求項１６】
光ディスクメディアに情報を記録する光ディスク装置であって、
請求項３の結合型リング発振器と、
前記結合型リング発振器によって生成された微細位相の信号に同期して、前記光ディスクメディアに情報を書き込むための書き込みパルスを生成するパルス生成回路と、
前記パルス生成回路によって生成された書き込みパルスに従って、前記光ディスクメディアに情報を書き込む書き込みアンプとを備えている
ことを特徴とする光ディスク装置。
【請求項１７】
光ディスクメディアに情報を記録する光ディスク装置であって、
請求項１４の結合型リング発振器と、
前記結合型リング発振器によって生成された微細位相の信号に同期して、前記光ディスクメディアに情報を書き込むための書き込みパルスを生成するパルス生成回路と、
前記パルス生成回路によって生成された書き込みパルスに従って、前記光ディスクメディアに情報を書き込む書き込みアンプとを備えている
ことを特徴とする光ディスク装置。
【請求項１８】
ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングとを備えている結合型リング発振器の初期化方法であって、
前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つを組として、少なくとも一つの組について、当該組に属する前記ｑ個のインバータ回路の出力を同相に固定し、その状態で前記ｑ個のリング発振器を発振させ、その後これらインバータ回路の出力の同相固定状態を解除する
ことを特徴とする結合型リング発振器の初期化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のリング発振器を用いて高精度な微細位相を生成可能な結合型リング発振器に関する。
【背景技術】
【０００２】
ＤＶＤ（Digital Versatile Disc）やＢＤ（Blu-ray Disc）などの光ディスクメディアに情報を記録するには、書き込み信号の干渉を抑制するための特別な書き込み波形を生成する必要がある。このような特別な書き込み波形を生成するには高精度な微細位相が必要とされ、書き込みデータレートの４０分の１以上の微細位相が必要となる。しかし、このような極めて微細な位相精度は、その位相遅延がインバータ回路単体の遅延よりも短くなるため、一のインバータチェーン（リング発振器）でその位相精度を実現することは困難である。【０００３】
そこで、従来、複数のリング発振器を用いて、これら複数のリング発振器における各インバータ回路を位相結合回路により接続することで各リング発振器の出力位相を僅かずつずらし、一のリング発振器で生成可能な位相よりも微細な位相を生成している（例えば、特許文献１−４参照）。また、複数の抵抗が接続された抵抗リングを設けて、当該抵抗リングにおける抵抗の各接続点と複数のリング発振器における位相遅延素子の各接続点とを接続することで微細位相を生成している（例えば、特許文献５参照）。【０００４】
上記のような、複数のリング発振器と、リング発振器間で各インバータ回路の出力位相を結合する位相結合回路からなる位相結合リングとを備えた結合型リング発振器は、位相結合リングの任意の箇所を電気的に切断して異なるリング発振器間でインバータ回路の出力位相の結合を弱めた状態で各リング発振器を発振させ、その後に位相結合リングを元に戻すことで初期化を行っている（例えば、特許文献３，４参照）。
【特許文献１】特開平８−７０２３９号公報
【特許文献２】特開２０００−１５６６２９号公報
【特許文献３】米国特許第５４７５３４４号明細書
【特許文献４】米国特許第５７１７３６２号明細書
【特許文献５】米国特許出願公開第２００６／００４９８７９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
結合型リング発振器には、それを構成するリング発振器の数だけ異なる発振状態が存在する。そして、結合型リング発振器が所望しない異常な発振状態に陥ると、発振周波数が低下し、微細位相が得られなくなってしまう。以下、このメカニズムについて説明する。【０００６】
図１３は、従来の結合型リング発振器の代表的な構成を示す。当該結合型リング発振器は、３個のリング発振器１０と１個の位相結合リング２０とからなる。各リング発振器１０は、３個のインバータ回路１１がリング状に結合されてなる。また、位相結合リング２０は、インバータ回路１１の総数に等しい９個の位相結合回路２１がリング状に結合されてなる。各位相結合回路２１は、一のリング発振器１０における一のインバータ回路１１の出力と他のリング発振器１０における一のインバータ回路１１の出力とを同相あるいは逆相の関係で結合する。そして、各インバータ回路１０の出力Ｐ１〜Ｐ９が当該結合型リング発振器の出力となる。各リング発振器１０はそれを構成するインバータ回路１１の個数分（図１３の例では３個）の位相しか生成できないが、リング発振器１０を複数組み合わせることで、より多く（図１３の例では９個）の位相を生成することができる。なお、以下では、便宜のため、位相結合回路２１はインバータ回路で構成されているものとして説明する。【０００７】
位相結合回路２１を信号が通過する際、論理反転による１８０°に、位相結合回路２１の内部遅延（例えば、トランジスタ内部を電子が通過するために要する時間など）であるθを加えた分だけ位相が遅延する。すなわち、１個の位相結合回路２１によって結合される２点間の位相差（以後、「位相結合角」と称する）φは、
φ＝１８０＋θ
となる。【０００８】
結合型リング発振器において、隣り合う出力どうし（例えば、出力Ｐ１と出力Ｐ２）は、いずれも２個の位相結合回路２１を経由して結ばれているため、これら出力間の位相差は２×（１８０＋θ）である。位相差の３６０°は０°とみなすことができるため、結局、隣り合う出力間の位相差は２θとなる。そして、回路の対称性を考慮すると、隣り合う出力間の位相差はいずれも２θであり、これが結合型リング発振器で作り出すことのできる最小位相差である。また、結合型リング発振器が安定状態にあるとき、位相の周期性から、各出力の位相は１周（すなわち、３６０°）遅れで自身に戻っている。したがって、図１３の結合型リング発振器の最小位相差２θは、３６０°を９等分した４０°である。そして、ｐを各リング発振器１０におけるインバータ回路１１の個数、ｑをリング発振器１０の個数としてθを一般化すると、
θ＝１８０／ｐｑ
と表される。【０００９】
結合型リング発振器は、位相結合回路２１の内部遅延θが小さいほど、すなわち、位相結合角φが小さいほどより安定な発振状態となる。位相結合回路２１がインバータ回路で構成されている場合、位相結合角φの最小値は１８０°である。一方、各リング発振器をシングルエンドのインバータ回路の４段構成とした場合に位相結合角φの最大となり、その値は２７０°である。したがって、１８０＜φ≦２７０であれば結合型リング発振器は安定して発振すると推測される。一方、位相結合角φがその範囲を外れると結合型リング発振器は異常な発振状態となると考えられる。【００１０】
次に、位相結合角φを表す一般式を導出する。なお、便宜のため、ｐ、ｑはいずれも奇数であるとする。まず、位相結合角φの最小値φｍｉｎは、
φｍｉｎ＝１８０＋１８０／ｐｑ
と表される。各リング発振器１０において互いに接続された二つのインバータ回路１１の出力間（図１３の例では出力Ｐ１と出力Ｐ７）の位相差は、結合型リング発振器２０において信号がｑ個の位相結合回路２１を通過するため、位相結合角φのｑ倍（すなわち、ｑφ）となる。これを展開すると、
ｑφ＝ｑφｍｉｎ＋３６０ｎ
＝ｑ（１８０＋１８０／ｐｑ）＋３６０ｎ
＝１８０（ｑ＋１／ｐ＋２ｎ）
となる。ただし、ｎは０以上の整数であり、３６０ｎは位相の周期性を考慮した位相遅延を表している。したがって、位相結合角φは、
φ＝１８０（ｐｑ＋１＋２ｎｐ）／ｐｑ
という一般式で表される。【００１１】
さらに、ｍ＝（ｐｑ＋１＋２ｎｐ）／２とすると、
φ＝３６０ｍ／ｐｑ
と変形できる。これは、位相結合角φがいずれか一つのリング発振器１０におけるいずれか一つのインバータ回路１１の出力位相と一致することを示している。すなわち、位相結合回路２１は意図しない位相結合角φで二つのインバータ回路１１の出力を結合することがあり、その意図しない位相結合状態で結合型リング発振器の発振動作が安定することがある。【００１２】
図１３の結合型リング発振器において、ｎに対する位相結合角φ及びインバータ回路１１と位相結合回路２１との位相差Δφは次のようになる。ただし、Δφは、インバータ回路１１の入出力間の位相差をθ’として、Δφ＝３６０−（θ’＋φ）で定義される。図１３に示したように３個のインバータ回路１１がリング状に結合されてなるリング発振器１０の場合、θ’＝１２０である。
ｎ      φ                Δφ
０  ２００                ４０
１  ３２０              −８０
２  ４４０（＝８０）    １６０
３  ５６０（＝２００）    ４０
４  ６８０（＝３２０）  −８０
ここで、ｎ≧３の場合、ｎを３で割った余りのときと同じ状態となっている。このことから、図１３の結合型リング発振器には３つの結合状態あるいは発振状態が存在することがわかる。位相差Δφは、ｎ＝０のときは４０°であるが、ｎ＝１のときは−８０°、ｎ＝２のときは１６０°となり、状態によって大きく異なっている。位相差Δφの絶対値が大きくなると、リング発振器１０と位相結合リング２０との間で“Ｈ”レベルと“Ｌ”レベルの論理衝突が生じて貫通電流が流れ、出力信号のスルーレートが劣化する。この結果、結合型リング発振器の発振周波数が低下してしまう。したがって、結合型リング発振器で微細位相を生成する、換言すると、結合型リング発振器を高い周波数で発振させるには、位相差Δφの絶対値をできるだけ小さくすることが望ましい。【００１３】
一般的に、ｑ個のリング発振器を備えた結合型リング発振器にはｑ個の発振状態が存在する。通常の場合、位相結合角φは１８０°から２７０°の範囲に収まるため、ｎが１以上となる異常な発振状態は発生しにくいと考えられる。しかし、より微細な位相を得ようとして、各リング発振器を構成するインバータ回路を増やしたり、結合型リング発振器を構成するリング発振器を増やしたりすると、その分意図しない位相結合状態の数が増え、結合型リング発振器が異常発振状態に陥る危険性が高まる。特に、リング発振器の数が多い、あるいは位相結合回路を構成するインバータ回路の駆動能力が弱い場合には、リング発振器間の位相結合強度が弱まるため、より多くの位相誤差が積算されてしまい、異常発振状態に陥るおそれがある。結合型リング発振器は異常発振状態に陥るとその状態で安定してしまうため、正常発振状態に復帰できなくなる。この問題は、位相結合リングの任意の箇所を電気的に切断するといった従来の初期化方法によって解消されるものではない。【００１４】
上記問題に鑑み、本発明は、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることを課題とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングとを備えている結合型リング発振器の初期化方法であって、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つを組として、少なくとも一つの組について、当該組に属する前記ｑ個のインバータ回路の出力を同相に固定し、その状態で前記ｑ個のリング発振器を発振させ、その後これらインバータ回路の出力の同相固定状態を解除するものとする（図１参照）。【００１６】
このように、結合型リング発振器の起動時あるいはリセット時に、まず、各リング発振器におけるインバータ回路の出力の位相関係をすべてのリング発振器に亘って強制的に等しくする。これを「位相の等化」と呼ぶ。位相の等化は、各リング発振器におけるいずれか一つのインバータ回路についてのみ行ってもよいし、すべてのインバータ回路について行ってもよい。各インバータ回路の出力の位相関係は、たとえ位相結合回路によって結合されていたとしても位相の等化によって強制的に同相に固定される。すなわち、リング発振器間の位相結合強度が弱まる。そして、位相の等化を行った状態ですべてのリング発振器を発振させる。各リング発振器が動作している状態で位相の等化を行ってもよい。いずれにせよ、すべてのリング発振器が同じ位相関係で発振するようになる。その後に位相の等化を解除すると、各インバータ回路の出力の位相は自由に動けるようになり、すぐに位相結合回路によって結合され、結合型リング発振器は、上記のｎ＝０の状態、すなわち、位相差Δφが最小となる正常な発振状態となって安定する。したがって、リング発振器の数が多くても、あるいは位相結合回路を構成するインバータ回路の駆動能力が弱くても、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。【００１７】
そして、上記の初期化が可能な結合型リング発振器として、ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングと、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力どうしの短絡及びその解除を切り替えるスイッチ回路とを備えているものとする。【００１８】
これによると、複数のインバータ回路の出力どうしを短絡することでこれら出力を強制的に同相に固定することができ、また、短絡を解除することでこれらインバータ回路の出力の同相固定状態を解除することができる。これにより、上記の初期化を実行することができる。【００１９】
好ましくは、前記スイッチ回路は、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のそれぞれに設けられており、上記の結合型リング発振器は、前記ｐ個のスイッチ回路のいずれか二つの間にもれなく設けられたｐ個のオフ固定のスイッチ素子を備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。【００２０】
具体的には、前記スイッチ回路は、互いに同じ開閉動作をするｑ−１個のスイッチ素子を備えたものであり、前記ｑ−１個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つおける前記ｐ個のインバータ回路のいずれか一つの出力との間に設けられている。あるいは、前記スイッチ回路は、互いに同じ開閉動作をするｑ個のスイッチ素子を備えたものであり、前記ｑ個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記スイッチ回路固有の共通電圧ノードとの間に設けられている。好ましくは、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のうち前記スイッチ回路が設けられていないものの出力と共通電圧ノードとの間に設けられた複数個のオフ固定のスイッチ素子を備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。【００２１】
また、上記の初期化が可能な結合型リング発振器として、ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、それぞれが前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを同相で結合するｐ個の第１の位相結合回路及びｐ×（ｑ−１）個の第２の位相結合回路が、前記第２の位相結合回路のｑ−１個おきに前記第１の位相結合回路が１個挿入されるようにリング状に接続されてなる位相結合リングとを備え、前記ｐ個の第１の位相結合回路のそれぞれは、通常のインピーダンスとハイインピーダンスとが切り替え可能に構成されているものとする。【００２２】
これによると、第１の位相結合回路をハイインピーダンスにすることで第２の位相結合回路によって複数のインバータ回路の出力を強制的に同相に固定することができ、また、第１の位相結合回路を通常のインピーダンスにすることでこれらインバータ回路の出力の同相固定状態を解除することができる。これにより、上記の初期化を実行することができる。【００２３】
具体的には、前記ｐ個の第１の位相結合回路のそれぞれは、抵抗素子と、一端が前記抵抗素子の一端に接続されたスイッチ素子とを備えたものであり、前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする。好ましくは、前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、抵抗素子と、前記抵抗素子の一端に接続されたオン固定のスイッチ素子とを備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。【００２４】
前記ｐ個の第１の位相結合回路のそれぞれは、前記抵抗素子の他端に接続され、前記抵抗素子の一端に接続されたスイッチ素子と互いに同じ開閉動作をするスイッチ素子をさらに備えていてもよい。好ましくは、前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、抵抗素子と、前記抵抗素子の両端のそれぞれに接続されたオン固定のスイッチ素子とを備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。【００２５】
あるいは、具体的には、前記ｐ個の第１の位相結合回路のそれぞれは、スイッチ素子と、前記スイッチ素子の両端にそれぞれ接続された抵抗素子とを備えたものであり、前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする。好ましくは、前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、オン固定のスイッチ素子と、前記オン固定のスイッチ素子の両端のそれぞれに接続された抵抗素子とを備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。
【発明の効果】
【００２６】
本発明によると、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。
【図面の簡単な説明】
【００２７】
【図１】図１は、結合型リング発振器の初期化手順を説明する図である。
【図２】図２は、第１の実施形態に係る結合型リング発振器の構成図である。
【図３】図３は、第２の実施形態に係る結合型リング発振器の構成図である。
【図４】図４は、第３の実施形態に係る結合型リング発振器の構成図である。
【図５】図５は、図４の結合型リング発振器の具体的な回路構成図である。
【図６】図６は、図５の変形例を示す図である。
【図７】図７は、第４の実施形態に係る結合型リング発振器の構成図である。
【図８】図８は、第５の実施形態に係る結合型リング発振器の構成図である。
【図９】図９は、第６の実施形態に係る結合型リング発振器の構成図である。
【図１０】図１０は、第７の実施形態に係る結合型リング発振器の構成図である。
【図１１】図１１は、第８の実施形態に係る結合型リング発振器の構成図である。
【図１２】図１２は、光ディスク装置における結合型リング発振器を含む主要部の構成図である。
【図１３】図１３は、従来の結合型リング発振器の構成図である。
【図１４】図１４は、従来の結合型リング発振器の構成図である。
【符号の説明】
【００２８】
１０          リング発振器
１１          インバータ回路
２０、２０’  位相結合リング
２１、２１’  位相結合回路
２２、２２’  位相結合回路（第１の位相結合回路）
２３、２３’  位相結合回路（第２の位相結合回路）
２１１        抵抗素子
３０、３０’  スイッチ回路
３１          スイッチ素子
３２          スイッチ素子（オフ固定のスイッチ素子）
３３          スイッチ素子（オン固定のスイッチ素子）
４０          電圧ノード（共通電圧ノード）
１００        結合型リング発振器
２００        パルス生成回路
３００        書き込みアンプ
【発明を実施するための最良の形態】
【００２９】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、以下の各実施形態を通して同様の機能を有する構成要素については同一の符号を付して再度の説明を省略する。【００３０】
《第１の実施形態》
図２は、第１の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図１３の結合型リング発振器に３個のスイッチ回路３０を追加したものである。各スイッチ回路３０は、互いに同じ開閉動作をする２個のスイッチ素子３１を備えている。各スイッチ素子３１は、一のリング発振器１０における一のインバータ回路１１の出力と他のリング発振器１０における一のインバータ回路１１の出力との間（例えば、出力Ｐ１と出力Ｐ２の間）に設けられている。【００３１】
各スイッチ回路３０における２個のスイッチ素子３１が導通状態となると、各リング発振器１０における一のインバータ回路１１の出力どうしは短絡されて強制的に同相に固定される。これら出力どうしの短絡は各スイッチ回路３０における２個のスイッチ素子３１が非導通状態となることで解除される。各インバータ回路１１の出力どうしの短絡が解除されると、各インバータ回路１１の出力は位相結合リング２０における各位相結合回路２１によって位相結合される。【００３２】
本実施形態に係る結合型リング発振器は次のように起動あるいは再起動させるものとする。まず、各スイッチ回路３０における２個のスイッチ素子３１を導通状態にして各リング発振器１０を発振させる。その後、これらスイッチ素子３１を非導通状態にする。これにより、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。【００３３】
なお、スイッチ回路３０を１個だけにしても同様の効果を得ることができる。しかし、好ましくは、図２の例のように、各リング発振器１０における各インバータ回路１１にスイッチ回路３０を設けるものとする。これにより、結合型リング発振器の初期化開始時に、各リング発振器１０の発振状態をより早く同じにすることができる。【００３４】
また、スイッチ回路３０の構成は図２の例に限られない。例えば、出力Ｐ１と出力Ｐ２との間ではなく出力Ｐ１と出力Ｐ３との間にスイッチ素子３１を設けてもよいし、出力Ｐ２と出力Ｐ３との間ではなく出力Ｐ１と出力Ｐ３との間にスイッチ素子３１を設けてもよい。【００３５】
《第２の実施形態》
図３は、第２の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図２の結合型リング発振器に、一のスイッチ回路３０と他のスイッチ回路３０との間にもれなく設けられた３個のオフ固定のスイッチ素子３２を追加したものである。【００３６】
スイッチ素子３１は、通常、トランジスタで構成される。そのようなスイッチ素子３１を結合型リング発振器に接続すると、例えば、出力Ｐ１と出力Ｐ２との間にはトランジスタの寄生容量が付加される一方、出力Ｐ１と出力Ｐ９との間には寄生容量が付加されないため、回路の対称性が崩れてしまう。そうなると、各リング発振器１０の発振位相を正確に等分することができなくなり、位相精度の低下を招いてしまう。そこで、スイッチ素子３１が接続されない箇所にはダミースイッチとしてオフ固定のスイッチ素子３２を設けるものとする。これにより、回路の対称性が保たれ、高精度な微細位相を生成することができる。【００３７】
《第３の実施形態》
図４は、第３の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図１３の結合型リング発振器に３個のスイッチ回路３０’を追加したものである。各スイッチ回路３０’は、互いに同じ開閉動作をする３個のスイッチ素子３１を備えている。各スイッチ素子３１は、各リング発振器１０における一のインバータ回路１１の出力と各スイッチ回路３０’固有の共通電圧ノード４０との間に設けられている。具体的には、スイッチ素子３１は、ゲートにリセット信号ＲＳＴが与えられたｎＭＯＳトランジスタで構成することができる（図５参照）。なお、３個の共通電圧ノード４０のうちのいずれか一つは接地電位又は電源電位に固定しておくとよい。これにより、３個のリング発振器１０を強制的に同じ発振状態にさせることができる。【００３８】
各スイッチ回路３０における３個のスイッチ素子３１が導通状態となると、各リング発振器１０における一のインバータ回路１１の出力どうしは短絡されて強制的に同相に固定される。これら出力どうしの短絡は各スイッチ回路３０における３個のスイッチ素子３１が非導通状態となることで解除される。各インバータ回路１１の出力どうしの短絡が解除されると、各インバータ回路１１の出力どうしは位相結合リング２０における各位相結合回路２１によって位相結合される。【００３９】
本実施形態に係る結合型リング発振器は次のように起動あるいは再起動させるものとする。まず、各スイッチ回路３０における３個のスイッチ素子３１を導通状態にして（図５の例ではリセット信号ＲＳＴを“Ｈ”にする）各リング発振器１０を発振させる。その後、これらスイッチ素子３１を非導通状態にする（図５の例ではリセット信号ＲＳＴを“Ｌ”にする）。これにより、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。【００４０】
なお、上記と同様に、スイッチ回路３０’を１個だけにしても同様の効果を得ることができる。この場合、スイッチ回路３０’が設けられていない残りのインバータ回路１１について、それぞれの出力と共通電圧ノード４０との間にオフ固定のスイッチ素子３２を設けることが望ましい。具体的には、スイッチ素子３２は、ゲートに電源電位Ｖｓｓが与えられたｎＭＯＳトランジスタで構成することができる（図６参照）。これにより、回路の対称性が保たれ、高精度な微細位相を生成することができる。【００４１】
ところで、位相結合回路として２点間を同相で結合するもの（例えば、抵抗素子など）を採用した場合、結合型リング発振器は図１４に示したような構成となる。図１４の結合型リング発振器は、図１３の結合型リング発振器とは異なり、２点間を同相で結合する位相結合回路２１’が９個リング状に接続されてなる位相結合リング２０’を備えている。したがって、図１４の結合型リング発振器もまた微細位相を生成することができる。さらに、位相結合リング２１’にインバータ回路を含まないため、設計が容易であり、また、抵抗結合による出力位相誤差の平均化の効果が得られる点で図１３の結合型リング発振器よりも優れている。以下、図１４の結合型リング発振器を基にした実施形態について説明する。【００４２】
《第４の実施形態》
図７は、第４の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図１４の結合型リング発振器に３個のスイッチ回路３０及び３個のオフ固定のスイッチ素子３２を追加したものであり、第２の実施形態に係る結合型リング発振器に対応する。本実施形態によると、第２の実施形態と同様の効果を得ることができる。【００４３】
なお、３個のスイッチ素子３２は省略可能である。また、スイッチ回路３０を１個だけにしてもよい。【００４４】
《第５の実施形態》
図８は、第５の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、３個の位相結合回路２２と６個の位相結合回路２１’とからなる位相結合リング２０’を備えている。各位相結合回路２１’は、１個の抵抗素子２１１で構成される。各位相結合回路２２は、１個の抵抗素子２１１と、その両端のそれぞれに接続された２個のスイッチ素子３１とで構成される。これらすべてのスイッチ素子３１は、互いに同じ開閉動作をする。そして、位相結合リング２０’は、位相結合回路２１’の２個おきに位相結合回路２２が１個挿入されて全体としてリング状に接続されてなる。【００４５】
位相結合回路２２における２個のスイッチ素子３１が非導通状態となると、位相結合回路２２はハイインピーダンスとなり、その両端に接続されたインバータ回路１１の出力どうしの位相結合強度が弱まる。一方、位相結合回路２１’の両端に接続されたインバータ回路１１の出力は抵抗素子２１１によって同相結合されたままである。したがって、連接する２個の位相結合回路２１’に接続された３個のインバータ回路１１の出力どうしが同相で強く結びついて、図１中のステップ１に相当する状態となる。すなわち、位相結合リング２０’を電気的に分断すると、その分断された部分についてはスイッチ素子で短絡したのと同様の結果となる。【００４６】
本実施形態に係る結合型リング発振器は次のように起動あるいは再起動させるものとする。まず、各位相結合回路２２における２個のスイッチ素子３１を非導通状態にして各リング発振器１０を発振させる。その後、これらスイッチ素子３１を導通状態にする。これにより、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。【００４７】
なお、各位相結合回路２２を構成するスイッチ素子３１を１個だけにしても同様の効果を得ることができる。【００４８】
《第６の実施形態》
図９は、第６の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、第５の実施形態に係る結合型リング発振器（図８参照）における位相結合回路２１’をすべて位相結合回路２３に置き換えたものである。以下、第５の実施形態と異なる点についてのみ説明する。【００４９】
各位相結合回路２３は、１個の抵抗素子２１１と、その両端のそれぞれに接続されたオン固定の２個のスイッチ素子３３とで構成される。すなわち、各位相結合回路２３は、２個のスイッチ素子３３がオン固定となっている点を除いて、位相結合回路２２と同じ回路構成となっている。このようにダミースイッチとしてオン固定のスイッチ素子３３を挿入することによって回路の対称性が保たれ、高精度な微細位相を生成することができる。【００５０】
なお、各位相結合回路２２を構成するスイッチ素子３１及び各位相結合回路２３を構成するスイッチ素子３３を、それぞれ１個だけにしても同様の効果を得ることができる。【００５１】
《第７の実施形態》
図１０は、第７の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、３個の位相結合回路２２’と６個の位相結合回路２１’とからなる位相結合リング２０’を備えている。各位相結合回路２１’は、直列接続された２個の抵抗素子２１１で構成される。各位相結合回路２２’は、１個のスイッチ素子３１と、その両端のそれぞれに接続された２個の抵抗素子２１１とで構成される。これらすべてのスイッチ素子３１は、互いに同じ開閉動作をする。そして、位相結合リング２０’は、位相結合回路２１’の２個おきに位相結合回路２２’が１個挿入されて全体としてリング状に接続されてなる。【００５２】
本実施形態によると、第５の実施形態よりも、位相結合リング２０’に挿入されるスイッチ素子３１を少なくすることができる。したがって、スイッチ素子３１を構成するトランジスタの寄生容量による信号遅延が減り、位相結合リング２０’をより高速に信号が巡るようになり、より高精細な微細位相を生成することができる。【００５３】
なお、各位相結合回路２２’を構成する抵抗素子２１１を１個だけにしても同様の効果を得ることができる。【００５４】
《第８の実施形態》
図１１は、第８の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、第７の実施形態に係る結合型リング発振器（図１０参照）における位相結合回路２１’をすべて位相結合回路２３’に置き換えたものである。以下、第７の実施形態と異なる点についてのみ説明する。【００５５】
各位相結合回路２３’は、１個のオン固定のスイッチ素子３３と、その両端のそれぞれに接続された抵抗素子２１１とで構成される。すなわち、各位相結合回路２３’は、スイッチ素子３３がオン固定となっている点を除いて、位相結合回路２２’と同じ回路構成となっている。このようにダミースイッチとしてオン固定のスイッチ素子３３を挿入することによって回路の対称性が保たれ、高精度な微細位相を生成することができる。【００５６】
なお、各位相結合回路２２’を構成する抵抗素子２１１及び各位相結合回路２３’を構成する抵抗素子２１１を、それぞれ１個だけにしても同様の効果を得ることができる。【００５７】
また、第５から第８の実施形態について、位相結合回路２２、２２’をハイインピーダンスにする手段として、スイッチ素子３１を非導通状態にする以外に、大きい抵抗値に切り替えるようにしてもよい。【００５８】
また、上記の各実施形態において、スイッチ素子３１及び３２は、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタ、ＣＭＯＳトランジスタなどで構成することができる。スイッチング制御の容易性及び回路の対称性の観点から、すべて同じ種類のトランジスタで構成することが望ましい。【００５９】
また、各リング発振器１０を構成するインバータ回路１１は３個に限られず、結合型リング発振器を構成するリング発振器１０も３個に限られない。【００６０】
《結合型リング発振器の応用製品の実施形態》
図１２は、ＤＶＤやＢＤなどの光ディスクメディアに情報を記録する光ディスク装置の主要部の構成を示す。結合型リング発振器１００は、上記の実施形態に係る結合型リング発振器である。パルス生成回路２００は、結合型リング発振器１００によって生成された微細位相の信号に同期して、図示しない光ディスクメディアに情報を書き込むための書き込みパルスを生成する。書き込みアンプ３００は、パルス生成回路２００によって生成された書き込みパルスに従って、図示しない光ディスクメディアに情報を書き込む。【００６１】
ＤＶＤやＢＤなどの光ディスクメディアに情報を記録する際、書き込み信号の干渉を抑制するために、書き込みデータレートの４０分の１以上の微細位相に基づいて書き込みパルスを生成する必要がある。上記の実施形態に係る結合型リング発振器は、所望の高精度な微細位相を生成することができるため、これを備えた光ディスク装置は、光ディスクメディアに正確かつ高速に情報の書き込みをすることができる。
【産業上の利用可能性】
【００６２】
本発明に係る結合型リング発振器は、確実に正常発振状態で発振することができるため、所望の高精度な微細位相を必要とする書き込み型光ディスク装置などに有用である。
【図１】
2010004670.tif 000003
【図２】
2010004670.tif 000004
【図３】
2010004670.tif 000005
【図４】
2010004670.tif 000006
【図５】
2010004670.tif 000007
【図６】
2010004670.tif 000008
【図７】
2010004670.tif 000009
【図８】
2010004670.tif 000010
【図９】
2010004670.tif 000011
【図１０】
2010004670.tif 000012
【図１１】
2010004670.tif 000013
【図１２】
2010004670.tif 000014
【図１３】
2010004670.tif 000015
【図１４】
2010004670.tif 000016
【手続補正書】
【提出日】平成22年11月24日(2010.11.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のリング発振器を用いて高精度な微細位相を生成可能な結合型リング発振器に関する。
【背景技術】
【０００２】
ＤＶＤ（Digital Versatile Disc）やＢＤ（Blu-ray Disc）などの光ディスクメディアに情報を記録するには、書き込み信号の干渉を抑制するための特別な書き込み波形を生成する必要がある。このような特別な書き込み波形を生成するには高精度な微細位相が必要とされ、書き込みデータレートの４０分の１以上の微細位相が必要となる。しかし、このような極めて微細な位相精度は、その位相遅延がインバータ回路単体の遅延よりも短くなるため、一のインバータチェーン（リング発振器）でその位相精度を実現することは困難である。
【０００３】
そこで、従来、複数のリング発振器を用いて、これら複数のリング発振器における各インバータ回路を位相結合回路により接続することで各リング発振器の出力位相を僅かずつずらし、一のリング発振器で生成可能な位相よりも微細な位相を生成している（例えば、特許文献１−４参照）。また、複数の抵抗が接続された抵抗リングを設けて、当該抵抗リングにおける抵抗の各接続点と複数のリング発振器における位相遅延素子の各接続点とを接続することで微細位相を生成している（例えば、特許文献５参照）。
【０００４】
上記のような、複数のリング発振器と、リング発振器間で各インバータ回路の出力位相を結合する位相結合回路からなる位相結合リングとを備えた結合型リング発振器は、位相結合リングの任意の箇所を電気的に切断して異なるリング発振器間でインバータ回路の出力位相の結合を弱めた状態で各リング発振器を発振させ、その後に位相結合リングを元に戻すことで初期化を行っている（例えば、特許文献３，４参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−７０２３９号公報
【特許文献２】特開２０００−１５６６２９号公報
【特許文献３】米国特許第５４７５３４４号明細書
【特許文献４】米国特許第５７１７３６２号明細書
【特許文献５】米国特許出願公開第２００６／００４９８７９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
結合型リング発振器には、それを構成するリング発振器の数だけ異なる発振状態が存在する。そして、結合型リング発振器が所望しない異常な発振状態に陥ると、発振周波数が低下し、微細位相が得られなくなってしまう。以下、このメカニズムについて説明する。
【０００７】
図１３は、従来の結合型リング発振器の代表的な構成を示す。当該結合型リング発振器は、３個のリング発振器１０と１個の位相結合リング２０とからなる。各リング発振器１０は、３個のインバータ回路１１がリング状に結合されてなる。また、位相結合リング２０は、インバータ回路１１の総数に等しい９個の位相結合回路２１がリング状に結合されてなる。各位相結合回路２１は、一のリング発振器１０における一のインバータ回路１１の出力と他のリング発振器１０における一のインバータ回路１１の出力とを同相あるいは逆相の関係で結合する。そして、各インバータ回路１０の出力Ｐ１〜Ｐ９が当該結合型リング発振器の出力となる。各リング発振器１０はそれを構成するインバータ回路１１の個数分（図１３の例では３個）の位相しか生成できないが、リング発振器１０を複数組み合わせることで、より多く（図１３の例では９個）の位相を生成することができる。なお、以下では、便宜のため、位相結合回路２１はインバータ回路で構成されているものとして説明する。
【０００８】
位相結合回路２１を信号が通過する際、論理反転による１８０°に、位相結合回路２１の内部遅延（例えば、トランジスタ内部を電子が通過するために要する時間など）であるθを加えた分だけ位相が遅延する。すなわち、１個の位相結合回路２１によって結合される２点間の位相差（以後、「位相結合角」と称する）φは、
φ＝１８０＋θ
となる。
【０００９】
結合型リング発振器において、隣り合う出力どうし（例えば、出力Ｐ１と出力Ｐ２）は、いずれも２個の位相結合回路２１を経由して結ばれているため、これら出力間の位相差は２×（１８０＋θ）である。位相差の３６０°は０°とみなすことができるため、結局、隣り合う出力間の位相差は２θとなる。そして、回路の対称性を考慮すると、隣り合う出力間の位相差はいずれも２θであり、これが結合型リング発振器で作り出すことのできる最小位相差である。また、結合型リング発振器が安定状態にあるとき、位相の周期性から、各出力の位相は１周（すなわち、３６０°）遅れで自身に戻っている。したがって、図１３の結合型リング発振器の最小位相差２θは、３６０°を９等分した４０°である。そして、ｐを各リング発振器１０におけるインバータ回路１１の個数、ｑをリング発振器１０の個数としてθを一般化すると、
θ＝１８０／ｐｑ
と表される。
【００１０】
結合型リング発振器は、位相結合回路２１の内部遅延θが小さいほど、すなわち、位相結合角φが小さいほどより安定な発振状態となる。位相結合回路２１がインバータ回路で構成されている場合、位相結合角φの最小値は１８０°である。一方、各リング発振器をシングルエンドのインバータ回路の４段構成とした場合に位相結合角φの最大となり、その値は２７０°である。したがって、１８０＜φ≦２７０であれば結合型リング発振器は安定して発振すると推測される。一方、位相結合角φがその範囲を外れると結合型リング発振器は異常な発振状態となると考えられる。
【００１１】
次に、位相結合角φを表す一般式を導出する。なお、便宜のため、ｐ、ｑはいずれも奇数であるとする。まず、位相結合角φの最小値φｍｉｎは、
φｍｉｎ＝１８０＋１８０／ｐｑ
と表される。各リング発振器１０において互いに接続された二つのインバータ回路１１の出力間（図１３の例では出力Ｐ１と出力Ｐ７）の位相差は、結合型リング発振器２０において信号がｑ個の位相結合回路２１を通過するため、位相結合角φのｑ倍（すなわち、ｑφ）となる。これを展開すると、
ｑφ＝ｑφｍｉｎ＋３６０ｎ
＝ｑ（１８０＋１８０／ｐｑ）＋３６０ｎ
＝１８０（ｑ＋１／ｐ＋２ｎ）
となる。ただし、ｎは０以上の整数であり、３６０ｎは位相の周期性を考慮した位相遅延を表している。したがって、位相結合角φは、
φ＝１８０（ｐｑ＋１＋２ｎｐ）／ｐｑ
という一般式で表される。
【００１２】
さらに、ｍ＝（ｐｑ＋１＋２ｎｐ）／２とすると、
φ＝３６０ｍ／ｐｑ
と変形できる。これは、位相結合角φがいずれか一つのリング発振器１０におけるいずれか一つのインバータ回路１１の出力位相と一致することを示している。すなわち、位相結合回路２１は意図しない位相結合角φで二つのインバータ回路１１の出力を結合することがあり、その意図しない位相結合状態で結合型リング発振器の発振動作が安定することがある。
【００１３】
図１３の結合型リング発振器において、ｎに対する位相結合角φ及びインバータ回路１１と位相結合回路２１との位相差Δφは次のようになる。ただし、Δφは、インバータ回路１１の入出力間の位相差をθ’として、Δφ＝３６０−（θ’＋φ）で定義される。図１３に示したように３個のインバータ回路１１がリング状に結合されてなるリング発振器１０の場合、θ’＝１２０である。
ｎ      φ                Δφ
０  ２００                ４０
１  ３２０              −８０
２  ４４０（＝８０）    １６０
３  ５６０（＝２００）    ４０
４  ６８０（＝３２０）  −８０
ここで、ｎ≧３の場合、ｎを３で割った余りのときと同じ状態となっている。このことから、図１３の結合型リング発振器には３つの結合状態あるいは発振状態が存在することがわかる。位相差Δφは、ｎ＝０のときは４０°であるが、ｎ＝１のときは−８０°、ｎ＝２のときは１６０°となり、状態によって大きく異なっている。位相差Δφの絶対値が大きくなると、リング発振器１０と位相結合リング２０との間で“Ｈ”レベルと“Ｌ”レベルの論理衝突が生じて貫通電流が流れ、出力信号のスルーレートが劣化する。この結果、結合型リング発振器の発振周波数が低下してしまう。したがって、結合型リング発振器で微細位相を生成する、換言すると、結合型リング発振器を高い周波数で発振させるには、位相差Δφの絶対値をできるだけ小さくすることが望ましい。
【００１４】
一般的に、ｑ個のリング発振器を備えた結合型リング発振器にはｑ個の発振状態が存在する。通常の場合、位相結合角φは１８０°から２７０°の範囲に収まるため、ｎが１以上となる異常な発振状態は発生しにくいと考えられる。しかし、より微細な位相を得ようとして、各リング発振器を構成するインバータ回路を増やしたり、結合型リング発振器を構成するリング発振器を増やしたりすると、その分意図しない位相結合状態の数が増え、結合型リング発振器が異常発振状態に陥る危険性が高まる。特に、リング発振器の数が多い、あるいは位相結合回路を構成するインバータ回路の駆動能力が弱い場合には、リング発振器間の位相結合強度が弱まるため、より多くの位相誤差が積算されてしまい、異常発振状態に陥るおそれがある。結合型リング発振器は異常発振状態に陥るとその状態で安定してしまうため、正常発振状態に復帰できなくなる。この問題は、位相結合リングの任意の箇所を電気的に切断するといった従来の初期化方法によって解消されるものではない。
【００１５】
上記問題に鑑み、本発明は、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることを課題とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングとを備えている結合型リング発振器の初期化方法であって、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つを組として、少なくとも一つの組について、当該組に属する前記ｑ個のインバータ回路の出力を同相に固定し、その状態で前記ｑ個のリング発振器を発振させ、その後これらインバータ回路の出力の同相固定状態を解除するものとする（図１参照）。
【００１７】
このように、結合型リング発振器の起動時あるいはリセット時に、まず、各リング発振器におけるインバータ回路の出力の位相関係をすべてのリング発振器に亘って強制的に等しくする。これを「位相の等化」と呼ぶ。位相の等化は、各リング発振器におけるいずれか一つのインバータ回路についてのみ行ってもよいし、すべてのインバータ回路について行ってもよい。各インバータ回路の出力の位相関係は、たとえ位相結合回路によって結合されていたとしても位相の等化によって強制的に同相に固定される。すなわち、リング発振器間の位相結合強度が弱まる。そして、位相の等化を行った状態ですべてのリング発振器を発振させる。各リング発振器が動作している状態で位相の等化を行ってもよい。いずれにせよ、すべてのリング発振器が同じ位相関係で発振するようになる。その後に位相の等化を解除すると、各インバータ回路の出力の位相は自由に動けるようになり、すぐに位相結合回路によって結合され、結合型リング発振器は、上記のｎ＝０の状態、すなわち、位相差Δφが最小となる正常な発振状態となって安定する。したがって、リング発振器の数が多くても、あるいは位相結合回路を構成するインバータ回路の駆動能力が弱くても、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。
【００１８】
そして、上記の初期化が可能な結合型リング発振器として、ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングと、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力どうしの短絡及びその解除を切り替えるスイッチ回路とを備えているものとする。
【００１９】
これによると、複数のインバータ回路の出力どうしを短絡することでこれら出力を強制的に同相に固定することができ、また、短絡を解除することでこれらインバータ回路の出力の同相固定状態を解除することができる。これにより、上記の初期化を実行することができる。
【００２０】
好ましくは、前記スイッチ回路は、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のそれぞれに設けられており、上記の結合型リング発振器は、前記ｐ個のスイッチ回路のいずれか二つの間にもれなく設けられたｐ個のオフ固定のスイッチ素子を備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。
【００２１】
具体的には、前記スイッチ回路は、互いに同じ開閉動作をするｑ−１個のスイッチ素子を備えたものであり、前記ｑ−１個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つおける前記ｐ個のインバータ回路のいずれか一つの出力との間に設けられている。あるいは、前記スイッチ回路は、互いに同じ開閉動作をするｑ個のスイッチ素子を備えたものであり、前記ｑ個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記スイッチ回路固有の共通電圧ノードとの間に設けられている。好ましくは、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のうち前記スイッチ回路が設けられていないものの出力と共通電圧ノードとの間に設けられた複数個のオフ固定のスイッチ素子を備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。
【００２２】
また、上記の初期化が可能な結合型リング発振器として、ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、それぞれが前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを同相で結合するｐ個の第１の位相結合回路及びｐ×（ｑ−１）個の第２の位相結合回路が、前記第２の位相結合回路のｑ−１個おきに前記第１の位相結合回路が１個挿入されるようにリング状に接続されてなる位相結合リングとを備え、前記ｐ個の第１の位相結合回路のそれぞれは、通常のインピーダンスとハイインピーダンスとが切り替え可能に構成されているものとする。
【００２３】
これによると、第１の位相結合回路をハイインピーダンスにすることで第２の位相結合回路によって複数のインバータ回路の出力を強制的に同相に固定することができ、また、第１の位相結合回路を通常のインピーダンスにすることでこれらインバータ回路の出力の同相固定状態を解除することができる。これにより、上記の初期化を実行することができる。
【００２４】
具体的には、前記ｐ個の第１の位相結合回路のそれぞれは、抵抗素子と、一端が前記抵抗素子の一端に接続されたスイッチ素子とを備えたものであり、前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする。好ましくは、前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、抵抗素子と、前記抵抗素子の一端に接続されたオン固定のスイッチ素子とを備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。
【００２５】
前記ｐ個の第１の位相結合回路のそれぞれは、前記抵抗素子の他端に接続され、前記抵抗素子の一端に接続されたスイッチ素子と互いに同じ開閉動作をするスイッチ素子をさらに備えていてもよい。好ましくは、前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、抵抗素子と、前記抵抗素子の両端のそれぞれに接続されたオン固定のスイッチ素子とを備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。
【００２６】
あるいは、具体的には、前記ｐ個の第１の位相結合回路のそれぞれは、スイッチ素子と、前記スイッチ素子の両端にそれぞれ接続された抵抗素子とを備えたものであり、前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする。好ましくは、前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、オン固定のスイッチ素子と、前記オン固定のスイッチ素子の両端のそれぞれに接続された抵抗素子とを備えているものとする。これにより、結合型リング発振器の回路対称性を保つことができ、高精度な微細位相を生成することができる。
【発明の効果】
【００２７】
本発明によると、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、結合型リング発振器の初期化手順を説明する図である。
【図２】図２は、第１の実施形態に係る結合型リング発振器の構成図である。
【図３】図３は、第２の実施形態に係る結合型リング発振器の構成図である。
【図４】図４は、第３の実施形態に係る結合型リング発振器の構成図である。
【図５】図５は、図４の結合型リング発振器の具体的な回路構成図である。
【図６】図６は、図５の変形例を示す図である。
【図７】図７は、第４の実施形態に係る結合型リング発振器の構成図である。
【図８】図８は、第５の実施形態に係る結合型リング発振器の構成図である。
【図９】図９は、第６の実施形態に係る結合型リング発振器の構成図である。
【図１０】図１０は、第７の実施形態に係る結合型リング発振器の構成図である。
【図１１】図１１は、第８の実施形態に係る結合型リング発振器の構成図である。
【図１２】図１２は、光ディスク装置における結合型リング発振器を含む主要部の構成図である。
【図１３】図１３は、従来の結合型リング発振器の構成図である。
【図１４】図１４は、従来の結合型リング発振器の構成図である。
【符号の説明】
【００２９】
１０          リング発振器
１１          インバータ回路
２０、２０’  位相結合リング
２１、２１’  位相結合回路
２２、２２’  位相結合回路（第１の位相結合回路）
２３、２３’  位相結合回路（第２の位相結合回路）
２１１        抵抗素子
３０、３０’  スイッチ回路
３１          スイッチ素子
３２          スイッチ素子（オフ固定のスイッチ素子）
３３          スイッチ素子（オン固定のスイッチ素子）
４０          電圧ノード（共通電圧ノード）
１００        結合型リング発振器
２００        パルス生成回路
３００        書き込みアンプ
【発明を実施するための形態】
【００３０】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。なお、以下の各実施形態を通して同様の機能を有する構成要素については同一の符号を付して再度の説明を省略する。
【００３１】
《第１の実施形態》
図２は、第１の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図１３の結合型リング発振器に３個のスイッチ回路３０を追加したものである。各スイッチ回路３０は、互いに同じ開閉動作をする２個のスイッチ素子３１を備えている。各スイッチ素子３１は、一のリング発振器１０における一のインバータ回路１１の出力と他のリング発振器１０における一のインバータ回路１１の出力との間（例えば、出力Ｐ１と出力Ｐ２の間）に設けられている。
【００３２】
各スイッチ回路３０における２個のスイッチ素子３１が導通状態となると、各リング発振器１０における一のインバータ回路１１の出力どうしは短絡されて強制的に同相に固定される。これら出力どうしの短絡は各スイッチ回路３０における２個のスイッチ素子３１が非導通状態となることで解除される。各インバータ回路１１の出力どうしの短絡が解除されると、各インバータ回路１１の出力は位相結合リング２０における各位相結合回路２１によって位相結合される。
【００３３】
本実施形態に係る結合型リング発振器は次のように起動あるいは再起動させるものとする。まず、各スイッチ回路３０における２個のスイッチ素子３１を導通状態にして各リング発振器１０を発振させる。その後、これらスイッチ素子３１を非導通状態にする。これにより、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。
【００３４】
なお、スイッチ回路３０を１個だけにしても同様の効果を得ることができる。しかし、好ましくは、図２の例のように、各リング発振器１０における各インバータ回路１１にスイッチ回路３０を設けるものとする。これにより、結合型リング発振器の初期化開始時に、各リング発振器１０の発振状態をより早く同じにすることができる。
【００３５】
また、スイッチ回路３０の構成は図２の例に限られない。例えば、出力Ｐ１と出力Ｐ２との間ではなく出力Ｐ１と出力Ｐ３との間にスイッチ素子３１を設けてもよいし、出力Ｐ２と出力Ｐ３との間ではなく出力Ｐ１と出力Ｐ３との間にスイッチ素子３１を設けてもよい。
【００３６】
《第２の実施形態》
図３は、第２の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図２の結合型リング発振器に、一のスイッチ回路３０と他のスイッチ回路３０との間にもれなく設けられた３個のオフ固定のスイッチ素子３２を追加したものである。
【００３７】
スイッチ素子３１は、通常、トランジスタで構成される。そのようなスイッチ素子３１を結合型リング発振器に接続すると、例えば、出力Ｐ１と出力Ｐ２との間にはトランジスタの寄生容量が付加される一方、出力Ｐ１と出力Ｐ９との間には寄生容量が付加されないため、回路の対称性が崩れてしまう。そうなると、各リング発振器１０の発振位相を正確に等分することができなくなり、位相精度の低下を招いてしまう。そこで、スイッチ素子３１が接続されない箇所にはダミースイッチとしてオフ固定のスイッチ素子３２を設けるものとする。これにより、回路の対称性が保たれ、高精度な微細位相を生成することができる。
【００３８】
《第３の実施形態》
図４は、第３の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図１３の結合型リング発振器に３個のスイッチ回路３０’を追加したものである。各スイッチ回路３０’は、互いに同じ開閉動作をする３個のスイッチ素子３１を備えている。各スイッチ素子３１は、各リング発振器１０における一のインバータ回路１１の出力と各スイッチ回路３０’固有の共通電圧ノード４０との間に設けられている。具体的には、スイッチ素子３１は、ゲートにリセット信号ＲＳＴが与えられたｎＭＯＳトランジスタで構成することができる（図５参照）。なお、３個の共通電圧ノード４０のうちのいずれか一つは接地電位又は電源電位に固定しておくとよい。これにより、３個のリング発振器１０を強制的に同じ発振状態にさせることができる。
【００３９】
各スイッチ回路３０’における３個のスイッチ素子３１が導通状態となると、各リング発振器１０における一のインバータ回路１１の出力どうしは短絡されて強制的に同相に固定される。これら出力どうしの短絡は各スイッチ回路３０’における３個のスイッチ素子３１が非導通状態となることで解除される。各インバータ回路１１の出力どうしの短絡が解除されると、各インバータ回路１１の出力どうしは位相結合リング２０における各位相結合回路２１によって位相結合される。
【００４０】
本実施形態に係る結合型リング発振器は次のように起動あるいは再起動させるものとする。まず、各スイッチ回路３０’における３個のスイッチ素子３１を導通状態にして（図５の例ではリセット信号ＲＳＴを“Ｈ”にする）各リング発振器１０を発振させる。その後、これらスイッチ素子３１を非導通状態にする（図５の例ではリセット信号ＲＳＴを“Ｌ”にする）。これにより、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。
【００４１】
なお、上記と同様に、スイッチ回路３０’を１個だけにしても同様の効果を得ることができる。この場合、スイッチ回路３０’が設けられていない残りのインバータ回路１１について、それぞれの出力と共通電圧ノード４０との間にオフ固定のスイッチ素子３２を設けることが望ましい。具体的には、スイッチ素子３２は、ゲートに電源電位Ｖｓｓが与えられたｎＭＯＳトランジスタで構成することができる（図６参照）。これにより、回路の対称性が保たれ、高精度な微細位相を生成することができる。
【００４２】
ところで、位相結合回路として２点間を同相で結合するもの（例えば、抵抗素子など）を採用した場合、結合型リング発振器は図１４に示したような構成となる。図１４の結合型リング発振器は、図１３の結合型リング発振器とは異なり、２点間を同相で結合する位相結合回路２１’が９個リング状に接続されてなる位相結合リング２０’を備えている。したがって、図１４の結合型リング発振器もまた微細位相を生成することができる。さらに、位相結合リング２１’にインバータ回路を含まないため、設計が容易であり、また、抵抗結合による出力位相誤差の平均化の効果が得られる点で図１３の結合型リング発振器よりも優れている。以下、図１４の結合型リング発振器を基にした実施形態について説明する。
【００４３】
《第４の実施形態》
図７は、第４の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、図１４の結合型リング発振器に３個のスイッチ回路３０及び３個のオフ固定のスイッチ素子３２を追加したものであり、第２の実施形態に係る結合型リング発振器に対応する。本実施形態によると、第２の実施形態と同様の効果を得ることができる。
【００４４】
なお、３個のスイッチ素子３２は省略可能である。また、スイッチ回路３０を１個だけにしてもよい。
【００４５】
《第５の実施形態》
図８は、第５の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、３個の位相結合回路２２と６個の位相結合回路２１’とからなる位相結合リング２０’を備えている。各位相結合回路２１’は、１個の抵抗素子２１１で構成される。各位相結合回路２２は、１個の抵抗素子２１１と、その両端のそれぞれに接続された２個のスイッチ素子３１とで構成される。これらすべてのスイッチ素子３１は、互いに同じ開閉動作をする。そして、位相結合リング２０’は、位相結合回路２１’の２個おきに位相結合回路２２が１個挿入されて全体としてリング状に接続されてなる。
【００４６】
位相結合回路２２における２個のスイッチ素子３１が非導通状態となると、位相結合回路２２はハイインピーダンスとなり、その両端に接続されたインバータ回路１１の出力どうしの位相結合強度が弱まる。一方、位相結合回路２１’の両端に接続されたインバータ回路１１の出力は抵抗素子２１１によって同相結合されたままである。したがって、連接する２個の位相結合回路２１’に接続された３個のインバータ回路１１の出力どうしが同相で強く結びついて、図１中のステップ１に相当する状態となる。すなわち、位相結合リング２０’を電気的に分断すると、その分断された部分についてはスイッチ素子で短絡したのと同様の結果となる。
【００４７】
本実施形態に係る結合型リング発振器は次のように起動あるいは再起動させるものとする。まず、各位相結合回路２２における２個のスイッチ素子３１を非導通状態にして各リング発振器１０を発振させる。その後、これらスイッチ素子３１を導通状態にする。これにより、結合型リング発振器を異常発振状態に陥ることなく正常発振状態で発振させる、あるいは異常発振状態で安定してしまった結合型リング発振器を正常発振状態に復帰させることができる。
【００４８】
なお、各位相結合回路２２を構成するスイッチ素子３１を１個だけにしても同様の効果を得ることができる。
【００４９】
《第６の実施形態》
図９は、第６の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、第５の実施形態に係る結合型リング発振器（図８参照）における位相結合回路２１’をすべて位相結合回路２３に置き換えたものである。以下、第５の実施形態と異なる点についてのみ説明する。
【００５０】
各位相結合回路２３は、１個の抵抗素子２１１と、その両端のそれぞれに接続されたオン固定の２個のスイッチ素子３３とで構成される。すなわち、各位相結合回路２３は、２個のスイッチ素子３３がオン固定となっている点を除いて、位相結合回路２２と同じ回路構成となっている。このようにダミースイッチとしてオン固定のスイッチ素子３３を挿入することによって回路の対称性が保たれ、高精度な微細位相を生成することができる。
【００５１】
なお、各位相結合回路２２を構成するスイッチ素子３１及び各位相結合回路２３を構成するスイッチ素子３３を、それぞれ１個だけにしても同様の効果を得ることができる。
【００５２】
《第７の実施形態》
図１０は、第７の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、３個の位相結合回路２２’と６個の位相結合回路２１’とからなる位相結合リング２０’を備えている。各位相結合回路２１’は、直列接続された２個の抵抗素子２１１で構成される。各位相結合回路２２’は、１個のスイッチ素子３１と、その両端のそれぞれに接続された２個の抵抗素子２１１とで構成される。これらすべてのスイッチ素子３１は、互いに同じ開閉動作をする。そして、位相結合リング２０’は、位相結合回路２１’の２個おきに位相結合回路２２’が１個挿入されて全体としてリング状に接続されてなる。
【００５３】
本実施形態によると、第５の実施形態よりも、位相結合リング２０’に挿入されるスイッチ素子３１を少なくすることができる。したがって、スイッチ素子３１を構成するトランジスタの寄生容量による信号遅延が減り、位相結合リング２０’をより高速に信号が巡るようになり、より高精細な微細位相を生成することができる。
【００５４】
なお、各位相結合回路２２’を構成する抵抗素子２１１を１個だけにしても同様の効果を得ることができる。
【００５５】
《第８の実施形態》
図１１は、第８の実施形態に係る結合型リング発振器の構成を示す。本実施形態に係る結合型リング発振器は、第７の実施形態に係る結合型リング発振器（図１０参照）における位相結合回路２１’をすべて位相結合回路２３’に置き換えたものである。以下、第７の実施形態と異なる点についてのみ説明する。
【００５６】
各位相結合回路２３’は、１個のオン固定のスイッチ素子３３と、その両端のそれぞれに接続された抵抗素子２１１とで構成される。すなわち、各位相結合回路２３’は、スイッチ素子３３がオン固定となっている点を除いて、位相結合回路２２’と同じ回路構成となっている。このようにダミースイッチとしてオン固定のスイッチ素子３３を挿入することによって回路の対称性が保たれ、高精度な微細位相を生成することができる。
【００５７】
なお、各位相結合回路２２’を構成する抵抗素子２１１及び各位相結合回路２３’を構成する抵抗素子２１１を、それぞれ１個だけにしても同様の効果を得ることができる。
【００５８】
また、第５から第８の実施形態について、位相結合回路２２、２２’をハイインピーダンスにする手段として、スイッチ素子３１を非導通状態にする以外に、大きい抵抗値に切り替えるようにしてもよい。
【００５９】
また、上記の各実施形態において、スイッチ素子３１及び３２は、ｎＭＯＳトランジスタ、ｐＭＯＳトランジスタ、ＣＭＯＳトランジスタなどで構成することができる。スイッチング制御の容易性及び回路の対称性の観点から、すべて同じ種類のトランジスタで構成することが望ましい。
【００６０】
また、各リング発振器１０を構成するインバータ回路１１は３個に限られず、結合型リング発振器を構成するリング発振器１０も３個に限られない。
【００６１】
《結合型リング発振器の応用製品の実施形態》
図１２は、ＤＶＤやＢＤなどの光ディスクメディアに情報を記録する光ディスク装置の主要部の構成を示す。結合型リング発振器１００は、上記の実施形態に係る結合型リング発振器である。パルス生成回路２００は、結合型リング発振器１００によって生成された微細位相の信号に同期して、図示しない光ディスクメディアに情報を書き込むための書き込みパルスを生成する。書き込みアンプ３００は、パルス生成回路２００によって生成された書き込みパルスに従って、図示しない光ディスクメディアに情報を書き込む。
【００６２】
ＤＶＤやＢＤなどの光ディスクメディアに情報を記録する際、書き込み信号の干渉を抑制するために、書き込みデータレートの４０分の１以上の微細位相に基づいて書き込みパルスを生成する必要がある。上記の実施形態に係る結合型リング発振器は、所望の高精度な微細位相を生成することができるため、これを備えた光ディスク装置は、光ディスクメディアに正確かつ高速に情報の書き込みをすることができる。
【産業上の利用可能性】
【００６３】
本発明に係る結合型リング発振器は、確実に正常発振状態で発振することができるため、所望の高精度な微細位相を必要とする書き込み型光ディスク装置などに有用である。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、
前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングと、
前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力どうしの短絡及びその解除を切り替えるスイッチ回路とを備えている
ことを特徴とする結合型リング発振器。
【請求項２】
請求項１の結合型リング発振器において、
前記スイッチ回路は、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のそれぞれに設けられており、
前記ｐ個のスイッチ回路のいずれか二つの間にもれなく設けられたｐ個のオフ固定のスイッチ素子を備えている
ことを特徴とする結合型リング発振器。
【請求項３】
請求項１及び２のいずれか一つの結合型リング発振器において、
前記スイッチ回路は、互いに同じ開閉動作をするｑ−１個のスイッチ素子を備えたものであり、
前記ｑ−１個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力との間に設けられている
ことを特徴とする結合型リング発振器。
【請求項４】
請求項１の結合型リング発振器において、
前記スイッチ回路は、互いに同じ開閉動作をするｑ個のスイッチ素子を備えたものであり、
前記ｑ個のスイッチ素子は、それぞれ、前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記スイッチ回路固有の共通電圧ノードとの間に設けられている
ことを特徴とする結合型リング発振器。
【請求項５】
請求項４の結合型リング発振器において、
前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のうち前記スイッチ回路が設けられていないものの出力と共通電圧ノードとの間に設けられた複数個のオフ固定のスイッチ素子を備えている
ことを特徴とする結合型リング発振器。
【請求項６】
ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、
それぞれが前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器の他の一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを同相で結合するｐ個の第１の位相結合回路及びｐ×（ｑ−１）個の第２の位相結合回路が、前記第２の位相結合回路のｑ−１個おきに前記第１の位相結合回路が１個挿入されるようにリング状に接続されてなる位相結合リングとを備え、
前記ｐ個の第１の位相結合回路のそれぞれは、通常のインピーダンスとハイインピーダンスとの切り替えが可能に構成されている
ことを特徴とする結合型リング発振器。
【請求項７】
請求項６の結合型リング発振器において、
前記ｐ個の第１の位相結合回路のそれぞれは、
抵抗素子と、
一端が前記抵抗素子の一端に接続されたスイッチ素子とを備えたものであり、
前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする
ことを特徴とする結合型リング発振器。
【請求項８】
請求項７の結合型リング発振器において、
前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、
抵抗素子と、
前記抵抗素子の一端に接続されたオン固定のスイッチ素子とを備えている
ことを特徴とする結合型リング発振器。
【請求項９】
請求項７の結合型リング発振器において、
前記ｐ個の第１の位相結合回路のそれぞれは、
前記抵抗素子の他端に接続され、前記抵抗素子の一端に接続されたスイッチ素子と互いに同じ開閉動作をするスイッチ素子を備えている
ことを特徴とする結合型リング発振器。
【請求項１０】
請求項９の結合型リング発振器において、
前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、
抵抗素子と、
前記抵抗素子の両端のそれぞれに接続されたオン固定のスイッチ素子とを備えている
ことを特徴とする結合型リング発振器。
【請求項１１】
請求項６の結合型リング発振器において、
前記ｐ個の第１の位相結合回路のそれぞれは、
スイッチ素子と、
前記スイッチ素子の両端にそれぞれ接続された抵抗素子とを備えたものであり、
前記ｐ個の第１の位相結合回路のそれぞれにおける前記スイッチ素子は、互いに同じ開閉動作をする
ことを特徴とする結合型リング発振器。
【請求項１２】
請求項１１の結合型リング発振器において、
前記ｐ×（ｑ−１）個の第２の位相結合回路のそれぞれは、
オン固定のスイッチ素子と、
前記オン固定のスイッチ素子の両端のそれぞれに接続された抵抗素子とを備えている
ことを特徴とする結合型リング発振器。
【請求項１３】
請求項２、４、５、及び７から１２のいずれか一つの結合型リング発振器において、
前記スイッチ素子は、すべて同じ極性のＭＯＳトランジスタである
ことを特徴とする結合型リング発振器。
【請求項１４】
請求項３の結合型リング発振器において、
前記スイッチ素子は、すべて同じ極性のＭＯＳトランジスタである
ことを特徴とする結合型リング発振器。
【請求項１５】
光ディスクメディアに情報を記録する光ディスク装置であって、
請求項１、２、及び４から１２のいずれか一つの結合型リング発振器と、
前記結合型リング発振器によって生成された微細位相の信号に同期して、前記光ディスクメディアに情報を書き込むための書き込みパルスを生成するパルス生成回路と、
前記パルス生成回路によって生成された書き込みパルスに従って、前記光ディスクメディアに情報を書き込む書き込みアンプとを備えている
ことを特徴とする光ディスク装置。
【請求項１６】
光ディスクメディアに情報を記録する光ディスク装置であって、
請求項３の結合型リング発振器と、
前記結合型リング発振器によって生成された微細位相の信号に同期して、前記光ディスクメディアに情報を書き込むための書き込みパルスを生成するパルス生成回路と、
前記パルス生成回路によって生成された書き込みパルスに従って、前記光ディスクメディアに情報を書き込む書き込みアンプとを備えている
ことを特徴とする光ディスク装置。
【請求項１７】
光ディスクメディアに情報を記録する光ディスク装置であって、
請求項１４の結合型リング発振器と、
前記結合型リング発振器によって生成された微細位相の信号に同期して、前記光ディスクメディアに情報を書き込むための書き込みパルスを生成するパルス生成回路と、
前記パルス生成回路によって生成された書き込みパルスに従って、前記光ディスクメディアに情報を書き込む書き込みアンプとを備えている
ことを特徴とする光ディスク装置。
【請求項１８】
ｐ、ｑを２以上の整数として、それぞれがｐ個のインバータ回路がリング状に接続されてなるｑ個のリング発振器と、前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力と前記ｑ個のリング発振器のいずれか一つにおける前記ｐ個のインバータ回路のいずれか一つの出力とを所定の位相関係で結合する位相結合回路がｐ×ｑ個リング状に接続されてなる位相結合リングとを備えている結合型リング発振器の初期化方法であって、
前記ｑ個のリング発振器のそれぞれにおける前記ｐ個のインバータ回路のいずれか一つを組として、少なくとも一つの組について、当該組に属する前記ｑ個のインバータ回路の出力を同相に固定し、その状態で前記ｑ個のリング発振器を発振させ、その後これらインバータ回路の出力の同相固定状態を解除する
ことを特徴とする結合型リング発振器の初期化方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2010004670.tif 000017
【図２】
2010004670.tif 000018
【図３】
2010004670.tif 000019
【図４】
2010004670.tif 000020
【図５】
2010004670.tif 000021
【図６】
2010004670.tif 000022
【図７】
2010004670.tif 000023
【図８】
2010004670.tif 000024
【図９】
2010004670.tif 000025
【図１０】
2010004670.tif 000026
【図１１】
2010004670.tif 000027
【図１２】
2010004670.tif 000028
【図１３】
2010004670.tif 000029
【図１４】
2010004670.tif 000030
【国際調査報告】
2010004670.tif 000031
2010004670.tif 000032