(57)【要約】【課題】    抵抗値の増加を抑制しつつ、マイグレーションを抑制して信頼性を向上することのできる配線を備えた半導体装置を提供する。【解決手段】    半導体装置は、複数個の半導体素子が形成された半導体基板上方に積層された複数の層間絶縁膜を備え、複数の層間絶縁膜の１つである第１レベルの層間絶縁膜に形成された第１レベルの第１の配線用トレンチと、第１の配線用トレンチの側面と底面を覆って形成され、第１の主配線用トレンチを画定する、拡散防止機能を有する第１のバリアメタル膜と、第１の主配線用トレンチを埋め、銅で形成され、マイグレーション抑制機能を有する添加金属元素が場所的に異なる濃度で添加された第１の主配線層とを含む第１レベルの第１のダマシン配線と、を有する。
2009153834.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上方に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の１つである第１の層間絶縁膜に形成された第１の配線用トレンチと、
前記第１の配線用トレンチの側面と底面を覆って形成され、第１の主配線用トレンチを画定する、拡散防止機能を有する第１のバリアメタル膜と、前記第１の主配線用トレンチを埋め、第１の金属元素で形成され、マイグレーション抑制機能を有する第２の金属元素が場所的に異なる濃度で添加された第１の主配線層とを含む第１のダマシン配線と、
を有する半導体装置。
【請求項２】
前記第１の配線用トレンチの近傍で、前記第１の層間絶縁膜に形成され、前記第１の層間絶縁膜の面内方向で、前記第１の配線用トレンチの幅より大きい寸法を有する不純物添加用リセスと、
前記不純物添加用リセスの側面と底面を覆って形成され、添加領域用リセスを画定する、前記第１のバリアメタル膜と同一材料の添加領域用バリアメタル膜と、前記添加領域用リセスを埋め、前記第１の主配線層より前記第２の金属元素の添加濃度が高い添加用金属領域と、を含む添加用ダマシン構造と、
を有し、前記添加用ダマシン構造は回路的機能を有さず、前記第１の主配線層中の第２の金属元素の添加濃度は前記添加用金属領域からの距離に伴って減少する請求項１記載の半導体装置。
【請求項３】
前記第１の層間絶縁膜の下側または上側に配置された第２の層間絶縁膜と、
前記第１の配線用トレンチと接続可能な配置で、前記第２の層間絶縁膜に形成された第２の配線用トレンチと、
前記第２の配線用トレンチに埋め込まれて形成された第２のダマシン配線と、
前記第１の配線用トレンチと第２の配線用トレンチを接続するビア孔と、
前記ビア孔に埋め込まれて形成されたビア導電体と、
を有し、
前記不純物添加用リセスは、電子流に関して前記ビア導電体より下流側で前記ビア導電体近傍に配置されている請求項２記載の半導体装置。
【請求項４】
前記第１の層間絶縁膜に形成された第２の配線用トレンチと、
前記第２の配線用トレンチの側面と底面を覆って形成され、第２の主配線用トレンチを画定する、前記第１のバリアメタル膜と同一材料の第２のバリアメタル膜と、前記第２の主配線用トレンチを埋め、前記第１の金属元素で形成され、前記第２の金属元素の添加濃度が前記第１の主配線層の添加濃度より低い第２の主配線層と、を含む第２のダマシン配線と、
を有する請求項１〜３のいずれか１項記載の半導体装置。
【請求項５】
前記第１の金属元素が銅であり、前記第２の金属元素がＡｇ，Ｚｎ，Ｃｄ，Ｓｎ，Ａｌ，Ｍｎ，Ｃｒ，Ｓｉ，Ｐｄ，Ｔｉからなる群から選択された少なくとも１つであり、
前記第１のダマシン配線の表面を覆って形成された絶縁性銅拡散防止膜、
を有する請求項１〜４のいずれか１項記載の半導体装置。
【請求項６】
半導体基板に複数の半導体素子を形成し、
前記複数の半導体素子を覆って、前記半導体基板上方に第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に、第１の配線用トレンチを形成し、
前記第１の配線用トレンチの内面を覆って、拡散防止機能を有する第１のバリアメタル膜を形成し、前記第１の配線用トレンチの内に第１の主配線用トレンチを画定し、
前記第１の主配線用トレンチに埋め込んで、第１の金属元素から形成される第１の主配線層を形成し、
前記第１の主配線層にマイグレーション抑制機能を有する第２の金属元素を局所的に添加する、
半導体装置の製造方法。
【請求項７】
前記第１の配線用トレンチの形成と同時に、前記第１の層間絶縁膜に、前記第１の配線用トレンチの幅より大きい面内方向寸法を有する不純物添加用リセスを形成し、
前記第１のバリアメタル膜を形成し、第１の主配線用トレンチを画定する際、前記不純物添加用リセスの側面と底面を覆って添加領域用バリアメタル膜を形成し、添加領域用リセスを画定し、
前記第１の主配線層を形成する際、前記第１の主配線用トレンチを埋め込み、前記添加領域用リセスは完全には埋め込まずに上方に凹みを残す、前記第１の金属元素から形成される第１の主配線層を形成し、
前記第１の主配線層に前記第２の金属元素を局所的に添加する際、前記第１の主配線層の上に前記第２の金属元素を含む添加用金属層を形成し、平坦部上の前記添加用金属層を化学機械研磨で除去し、熱処理によって、残った前記添加用金属層から前記第１の主配線層に前記第２の金属元素を拡散させ、
前記第１の層間絶縁膜上の不要の金属層を化学機械研磨で除去し、前記第１の配線用トレンチに埋め込まれた第１のダマシン配線、前記不純物添加用リセスに埋め込まれた添加用ダマシン構造を残し、
前記第１のダマシン配線、前記添加用ダマシン構造を覆って、前記第１の層間絶縁膜上に絶縁性拡散防止膜を形成する
請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１の配線用トレンチと同時に第２の配線用トレンチを前記第１の層間絶縁膜に形成し、前記不純物添加用リセスを前記第１の配線用トレンチに近く、前記第２の配線用トレンチから離して形成し、前記熱処理によって前記第１のダマシン配線の第２の金属元素の添加濃度を前記第２のダマシン配線の第２の金属元素の添加濃度をより高くし、前記第１のダマシン配線、前記添加用ダマシン構造を残す際、前記第２の配線用トレンチに第２のダマシン配線を残す請求項７記載の半導体装置の製造方法。
【請求項９】
前記第１の主配線層を形成した後、化学機械研磨を行って前記第１の層間絶縁膜上の不要金属を除去して第１のダマシン配線を残し、
前記第１の主配線層に前記第２の金属元素を局所的に添加する際、前記第１のダマシン配線に局所的に前記第２の金属元素をイオン注入し、
その後、前記第１のダマシン配線を覆って前記第１の層間絶縁膜上に絶縁性拡散防止膜を形成する
請求項６記載の半導体装置の製造方法。
【請求項１０】
前記第１の層間絶縁膜の下側または上側に第２の層間絶縁膜を形成し、前記第２の層間絶縁膜に、前記第１の配線用トレンチと接続可能な形状に、第２の配線用トレンチを形成し、
前記第２の配線用トレンチに第２のダマシン配線を埋め込み、
前記第１の配線用トレンチと前記第２の配線用トレンチを接続するビア孔を形成し、
前記ビア孔内にビア導電体を埋め込み、
前記第２の金属元素を局所的に添加する領域は、電子流に関して前記ビア導電体より下流側に配置する、
請求項６〜９のいずれか１項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関し、特にマイグレーション抑制機能を発揮する金属を添加した配線を有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化とチップ面積の縮小化に伴い、配線の微細化及び多層化が進められている。多層配線を有する論理回路においては、配線を伝播する信号の遅延が、論理回路の動作速度を規制する支配的な要因になりつつある。配線を伝播する信号の遅延は、配線抵抗と配線間の寄生容量との積に関係する。配線が微細化すると、配線抵抗、配線間の寄生容量は増加する傾向を持つ。信号の伝播遅延を抑制するために、配線の低抵抗化、寄生容量の低減が有効である。寄生容量の低減のためには、誘電率の低い層間絶縁膜を用いることが有効である。低誘電率の絶縁材料として、ポーラスシリカ、ＳｉＯＣ等の無機系低誘電率絶縁材料、ザ・ダウ・ケミカル・カンパニ製のＳｉＬＫ（登録商標）等の有機系低誘電率絶縁材料が知られている。これらは、シリコン（Ｓｉ）および酸素（Ｏ）を含み、ＳｉＯよりも誘電率の低い材料である。【０００３】
配線抵抗を低減するために、アルミニウム（Ａｌ）に代え、抵抗率の低い銅（Ｃｕ）を配線材料として用いる技術が実用化されている。銅層はフォトリソグラフィとエッチングを用いて高精度にパターニングすることが困難である。そのため、通常、絶縁層に配線用凹部を形成し、銅層を埋め込んで、絶縁層上の不要部を化学機械研磨（ＣＭＰ）によって除去するダマシン法が採用される。【０００４】
また、銅は絶縁膜中に拡散する性質がある。銅が拡散した絶縁膜は、絶縁特性を劣化させる。銅の拡散を防止するため、配線用凹部にまず銅拡散抑制機能を有するＴｉＮ，Ｔａ等の導電性バリア（バリアメタル）層をスパッタリング等で形成し、その上にメッキ用銅シード層をスパッタリング等で形成する。銅シード層上に主配線層となる銅層をメッキで形成し、不要金属層をＣＭＰで除去する。銅配線を覆って、ＳｉＮ，ＳｉＣ等の絶縁性銅拡散防止膜を形成する。【０００５】
アルミニウム配線において、電流によりアルミニウム原子がマイグレートするエレクトロマイグレーションが知られている。銅はアルミニウムよりエレクトロマイグレーションが生じにくいと言われている。しかし、銅配線においてもエレクトロマイグレーションは生じる。Ａｌ配線をＣｕ配線に変更しても、バルク値から期待されるほどの大電流は流せない現象が生じている。銅配線の上面は絶縁性の銅拡散防止膜で覆われるが、当該銅拡散防止膜の銅層に対する密着性は低い。【０００６】
銅配線層と絶縁性銅拡散防止膜との界面からボイドが発生していることが知られている。【０００７】
バリアメタル層と銅配線層とは良好な界面を形成するが、絶縁性銅拡散防止膜と銅配線層とは良好な界面を形成できない。絶縁性銅拡散防止膜と銅配線層とは密着性が悪く、その界面における銅原子は移動し易く、界面拡散が生じやすくなっていると考えられる、絶縁性銅拡散防止膜との界面において銅原子が界面拡散を始めると、空所に隣接する銅原子が体積移動し、体積移動する銅原子が不足するとボイドが発生し、成長すると考えられている。【０００８】
銅配線の信頼性を向上させるために、銅中に銀やアルミニウムなどを添加し、添加物を含むことにより原子流を抑え、それによりエレクトロマイグレーション耐性を向上させることも知られている。【０００９】
このように、銅配線にマイグレーション抑制機能を有する金属原子を添加することにより、銅の粒界拡散、界面拡散は抑制され、エレクトロマイグレーション耐性は改善する。しかしながら、銅に不純物金属原子を添加すると、配線抵抗は増大する傾向を示す。例えば、Ａｌを約２ｗｔ％添加した銅は、純銅と比較して約２〜３割も抵抗率が増加する。【００１０】
【特許文献１】国際公開ＷＯ２００４／０８８７４５号公報
【特許文献２】特開２００５−３８９９９号公報
【発明の開示】
【００１１】
配線の信頼性を向上するためには、配線にマイグレーション抑制機能を有する金属原子を添加することが望ましいが、添加物によって抵抗値が増加することは望ましくない。
【００１２】
本発明の目的は、抵抗値の増加を抑制しつつ、マイグレーションを抑制して信頼性を向上することのできる配線を備えた半導体装置、及びその製造方法を提供することである。
【００１３】
本発明の１観点によれば、
複数個の半導体素子が形成された半導体基板と、
前記半導体基板上方に積層された複数の層間絶縁膜と、
前記複数の層間絶縁膜の１つである第１レベルの層間絶縁膜に形成された第１レベルの第１の配線用トレンチと、
前記第１の配線用トレンチの側面と底面を覆って形成され、第１の主配線用トレンチを画定する、拡散防止機能を有する第１のバリアメタル膜と、前記第１の主配線用トレンチを埋め、第１の金属元素で形成され、マイグレーション抑制機能を有する第２の金属元素が場所的に異なる濃度で添加された第１の主配線層とを含む第１レベルの第１のダマシン配線と、
を有する半導体装置
が提供される。
【００１４】
本発明の他の観点によれば、
半導体基板に複数の半導体素子を形成し、
前記複数の半導体素子を覆って、前記半導体基板上方に第１レベルの第１の層間絶縁膜を形成し、
前記第１の層間絶縁膜に、第１レベルの第１の配線用トレンチを形成し、
前記第１の配線用トレンチの内面を覆って、拡散防止機能を有する第１のバリアメタル膜を形成し、前記第１の配線用トレンチの内に第１の主配線用トレンチを画定し、
前記第１の主配線用トレンチに埋め込んで、第１の金属元素から形成される第１の主配線層を形成し、
前記第１の主配線層にマイグレーション抑制機能を有する第２の金属元素を局所的に添加する、
半導体装置の製造方法
が提供される。
【００１５】
配線に、マイグレーション抑制機能を有する金属原子を局所的に添加することにより、抵抗値の増加を抑制しつつ、ボイドの発生を効率的に抑制することが可能となる。
【図面の簡単な説明】
【００１６】
【図１−１】、
【図１−２】、および
【図１−３】図１Ａ−１Ｈは、図２Ｄに示す、実施例による配線構造形成工程を示す断面図、平面図であり、図１Ａ，１Ｃ−１Ｆは、半導体基板の断面図、図１Ｂ，１Ｇ，１Ｈは半導体基板の平面図である。
【図２−１】、および
【図２−２】図２Ａ−２Ｃは、半導体装置の下層構造の製造工程を示す断面図、図２Ｄ，２Ｅは、配線構造形成工程を示す断面図である。
【図３】図３Ａ，３Ｂは実施例に従った例によるビアチェーンの構成を示す斜視図および平面図、図３Ｃは比較例によるビアチェーンの平面図である。
【図４】図４は、変形例によるビアチェーンの構成を示す平面図である。
【図５】図５Ａ，５Ｂは、別の実施例による配線構造形成工程を示す断面図である。
【図６】図６は、種々の金属不純物の銅中の拡散係数と金属不純物を０．０５ｗｔ％添加した銅の抵抗率を示すグラフである。
【符号の説明】
【００１７】
１０    下部構造、
１１    層間絶縁膜、
１３    バリアメタル膜、
１４    銅シード層、
１５    銅メッキ膜（銅層）、
１６    Ａｌ添加銅層、
１７    （Ａｌ添加のない）銅ダマシン配線、
１８    （Ａｌを添加した）銅ダマシン配線、
１９    （Ａｌ添加に用いた）ダマシン構造。
【００１８】
２１    絶縁性銅拡散防止膜、
【発明を実施するための最良の形態】
【００１９】
半導体装置の高集積化、微細化に伴い、配線幅は減少し、配線内の電流密度は増加する傾向にある。４５ｎｍルールの半導体装置において、銅配線中のマイグレーションは無視できない状況になっている。更に微細化した半導体装置においては、銅配線中のマイグレーションがより大きな課題となろう。銅配線に、Ａｌ，Ａｇ等のマイグレーション抑制機能を有する金属原子を添加することでマイグレーションを抑制することが可能である。しかし、マイグレーション抑制機能を有する金属原子の添加により１０％オーダも抵抗値が増加することは避けたい。【００２０】
発明者及びその同僚らのこれまでの研究により、銅配線中のボイドの発生は、配線全領域で同等ではなく、ビア導電体近傍に集中することが判っている。銅配線中、特に絶縁性銅拡散防止膜との界面領域では、銅原子の体積移動が生じうるが、銅原子はバリアメタル膜を透過することは困難であると考えられる。すると、ビア導電体のバリアメタル膜を透過した後の電子流が下流側の銅原子の体積移動を引き起こすと、バリアメタルを透過して銅原子が補充されることはないであろうから、ビア導電体下流側近傍にボイドが発生することが考えられる。【００２１】
発明者は、配線中ボイドの発生しやすい部分に優先的にマイグレーション抑制機能を有する金属原子を添加することを考えた。例えば、異なるレベル（高さ）の配線間の接続部であるビア導電体の、電子流に関する下流側にマイグレーション抑制機能を有する金属原子を添加する。ボイドの発生しやすい部分でボイドの発生を抑制でき、添加部分が配線の一部分に限られることで抵抗値の増加は抑制されるであろうと期待される。【００２２】
以下、図面を参照して、本発明の実施例を説明する。【００２３】
図２Ａ−２Ｃは、半導体装置の下層構造の製造工程を示す半導体基板の断面図である。これらは公知の技術である。【００２４】
図２Ａに示すように、シリコン基板１０１にシャロートレンチアイソレーション（ＳＴＩ）による素子分離領域１０２を形成し、素子分離領域１０２に囲まれた活性領域を画定する。素子分離領域は、例えば素子分離用トレンチに高密度プラズマ化学気相堆積（ＨＤＰ−ＣＶＤ）で酸化シリコン膜を堆積し、アニールして緻密化した絶縁領域で形成する。活性領域に、選択的にｐ型不純物、ｎ型不純物をイオン注入し、活性化してｐ型ウェルＰＷ，ｎ型ウェルＮＷを形成する。ｐ型ウェルＰＷがｎチャネルＭＯＳトランジスタ（ＮＭＯＳ）領域を構成し，ｎ型ウェルＮＷがｐチャネルＭＯＳトランジスタ（ＰＭＯＳ）領域を構成する。【００２５】
活性領域表面を熱酸化して例えば厚さ１．５ｎｍ〜１０ｎｍ程度の酸化シリコン膜を成長し、必要に応じて酸化シリコン膜中に窒素を導入し、ゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３上に、アモルファスシリコンまたはポリシリコンのシリコン膜をＣＶＤで堆積し、フォトレジストマスクを利用したエッチングでシリコン膜をパターニングし、ゲート電極パターンＧｎ，Ｇｐを形成する。ＮＭＯＳ領域、ＰＭＯＳ領域をフォトレジストパターンで選択し、ＮＭＯＳ領域にｎ型不純物を浅くイオン注入し、ｎ型エクステンション領域ＥＸｎを形成し、ＰＭＯＳ領域にｐ型不純物を浅くイオン注入しｐ型エクステンション領域ＥＸｐを形成する。ゲート電極にも不純物は注入される。【００２６】
図２Ｂに示すように、酸化シリコン膜などの絶縁膜をＣＶＤで堆積し、リアクティブイオンエッチング（ＲＩＥ）等の異方性エッチングを行い、ゲート電極Ｇｎ，Ｇｐ側壁上にのみサイドウォールスペーサＳＷとして残す。ＮＭＯＳ領域、ＰＭＯＳ領域をフォトレジストパターンで選択し、ＮＭＯＳ領域にｎ型不純物を高濃度に、深くイオン注入し、低抵抗ｎ型ソース／ドレイン領域Ｓ／Ｄｎを形成し、ＰＭＯＳ領域にｐ型不純物を高濃度に、深くイオン注入し低抵抗ｐ型ソース／ドレイン領域Ｓ／Ｄｐを形成する。ゲート電極にも不純物は注入される。【００２７】
図２Ｃに示すように、ゲート電極を覆って、ＳｉＮ，ＳｉＣ等のエッチストッパ層ＥＳ１，ホスホシリケートグラス（ＰＳＧ）等の酸化シリコン系絶縁膜の下層層間絶縁膜ＩＬ１をＣＶＤで堆積し、化学機械研磨（ＣＭＰ）を行って表面を平坦化する。必要に応じて、下層層間絶縁膜ＩＬ１の上にＳｉＣ，ＳｉＮなどのエッチストッパ層ＥＳ２を積層することもできる。エッチストッパ層ＥＳ１、ＥＳ２も下層層間絶縁膜ＩＬ１の一部とみなすこともできる。コンタクトホール形状の開口を有するフォトレジストマスクを用いて、エッチストッパ層ＥＳ２，下層層間絶縁膜ＩＬ１をエッチングし、エッチストッパ層ＥＳ１でエッチングを停止させる。露出したエッチストッパ層ＥＳ１をエッチして、シリコン表面を露出するコンタクトホールを形成する。フォトレジストマスクは除去する。以下、エッチストッパ層ＥＳ１，ＥＳ２を含めて、下層層間絶縁膜ＩＬ１と呼ぶ。下層層間絶縁膜ＩＬ１を貫通するコンタクトホール内面上にＴｉＮ等のバリアメタル膜１０５を形成し、その上にＷ膜１０６をＣＶＤでブランケット成長する。下層層間絶縁膜ＩＬ１上の不要な金属膜はＣＭＰで除去する。このようにして導電性プラグＰＬを下層層間絶縁膜ＩＬ１に埋め込む。【００２８】
図２Ｄに示すように、下層層間絶縁膜ＩＬ１上に層間絶縁膜ＩＬ２を形成し、銅の第１メタル配線Ｍ１を埋め込む。この工程を図１Ａ−１Ｈを参照してより詳細に説明する。【００２９】
図１Ａに示すように、下層構造１０の上に、例えば、エッチストッパ層ＥＳとして厚さ１０ｎｍのＳｉＣ層をＣＶＤで堆積し、次にＳｉＯＣの層間絶縁膜１１をＣＶＤで厚さ約３００ｎｍ堆積する。下層構造１０は、図２Ｃに示す、半導体素子、導電性プラグを含む構造である。【００３０】
図１Ｂの平面図で示すように、層間絶縁膜１１に、例えば幅９０ｎｍの配線用トレンチＴＲ１，ＴＲ２および４００ｎｍ平方の矩形不純物添加用リセスＲＣを配置する。配線用トレンチＴＲ１は、図中に下端を有し、上方に延在する。配線用トレンチＴＲ２は、図中に端部を有さず,下方より上方に延在する。不純物添加用リセスＲＣは、配線用トレンチＴＲ１の下端領域に近く、例えば距離９０ｎｍを介して配線用トレンチＴＲ１の側辺と平行辺を持つように、形成する。配線用トレンチＴＲ２は、不純物添加用リセスＲＣから十分離して、例えば不純物添加用リセスＲＣと配線用トレンチＴＲ１との間の距離の４倍以上離して、配置する。【００３１】
図１Ｃに示すように、層間絶縁膜１１を貫通して、深さ３００ｎｍの配線用トレンチＴＲ１，ＴＲ２及び不純物添加用リセスＲＣをエッチングする。これらの凹部表面を覆うように、例えば厚さ約１０ｎｍのＴａ層で形成されたバリアメタル膜１３をスパッタリングで成膜し、さらにフィールド面上での厚さ１００ｎｍの銅のシード層１４をスパッタリングで成膜する。トレンチ内では、カバレッジ差から膜厚は１／３以下になる。【００３２】
図１Ｄに示すように、電解メッキで銅配線層１５を平坦部で厚さ２００ｎｍ程度成膜する。アクセラレータ、サプレッサ、レベラを含む電解メッキ液を用い、銅配線層１５をボトムアップ成長させる。ボトムアップ成長は、細幅配線が広幅配線より優先的にメッキ成膜される成長である。平坦部で約１００ｎｍ程度の銅層が成膜された時点で、幅９０ｎｍの配線用トレンチＴＲ１，ＴＲ２の埋め込みは終了する。平坦部で２００ｎｍ程度の銅層をメッキ成膜した時点で、不純物添加用リセスＲＣの埋め込みは完了しておらず、銅配線層１５上面にはリセスＲＣを反映した凹部が形成されている。【００３３】
なお、ボトムアップ成長、電解メッキ液の添加物等については特開２００６−２９４９２２号、段落００１６等、Journal of the
Electrochemical Society, 149(1), C74-C81 (2002)等（これらは、参照によって、ここに取り込む）を参照できる。【００３４】
銅配線層１５の上に、Ａｌが１．０ｗｔ％添加されたＡｌ添加銅層１６を、例えば物理気相堆積（ＰＶＤ）により厚さ５００ｎｍ程度成膜する。Ａｌは、銅層中に添加されるとマイグレーションを抑制する機能を有する。なお、Ａｌ添加銅層を、ＰＶＤ以外の成膜法、例えばメッキ、ＣＶＤで形成することも可能である。【００３５】
図１Ｅに示すように、Ａｌ添加銅層１６の上面から、ＣＭＰを行い、平坦部、配線用トレンチ上方でＡｌ添加銅層１６が消滅し、平坦部上で銅配線層１５が厚さ２００ｎｍ程度残るまで研磨する。不純物添加用リセスＲＣ上方では、凹部にＡｌ添加銅層１６が残る。このように不純物添加用リセス上方にＡｌ添加銅層１６が残った状態で、Ａｌを拡散させる熱処理を行なう。例えば、３５０℃で３分のアニール（熱）処理を行なう。Ａｌ添加銅層１６から銅配線層１５中へのＡｌの拡散が速やかに進行し、不純物添加用リセスＲＣ近傍の銅配線層１５にＡｌが拡散する。配線用トレンチＴＲ１内の銅配線層１５中にもＡｌが拡散する。【００３６】
Ａｌが拡散することにより、Ａｌ添加銅層１６と銅配線層１５の境界は消滅してもよい。以下、両層を合わせて銅層１５と呼ぶ。なお、配線用トレンチＴＲ２は不純物添加用リセスＲＣから十分離されているため、実質的にＡｌの拡散を受けない。【００３７】
図１Ｆに示すように、上方から銅層１５のＣＭＰを行い、層間絶縁膜１１表面を露出する。配線用トレンチＴＲ１には、Ａｌが拡散した銅層を含むダマシン配線層１８が埋め込まれる。配線用トレンチＴＲ２には、実質的にＡｌが拡散していない銅層を含むダマシン配線層１７が埋め込まれる。不純物添加用リセスＲＣには、Ａｌ濃度がダマシン配線層１８の銅層より高い銅層を含むダマシン構造１９が埋め込まれる。ＣＭＰの後、ダマシン配線層、ダマシン構造を覆って、層間絶縁膜１１上に、ＳｉＣ，ＳｉＮ等の絶縁性銅拡散防止膜２１をＣＶＤ等で堆積する。【００３８】
図１Ｇはダマシン配線、ダマシン構造を形成した状態の平面図を示す。Ａｌの拡散を受けていない銅ダマシン配線層１７を左下がりのハッチングで示し、Ａｌの拡散を受けた銅ダマシン配線層１８、ダマシン構造１９を右下がりのハッチングで示す。【００３９】
図１Ｈで示すように、Ａｌの拡散源は不純物添加用リセス内のダマシン構造１９と考えることができる。拡散はほぼ全方向に進行すると考えられ、円で近似することができよう。銅ダマシン配線１８中のＡｌ濃度は、ダマシン構造１９の中心からの距離に応じて減少する。ダマシン構造１９から遠く離れた位置には拡散が到達しない。従って、Ａｌはダマシン配線中局所的にのみ添加されていると言える。銅ダマシン配線１８中にはＡｌの濃度勾配が存在する。【００４０】
図２Ｅに示すように、第１メタル配線Ｍ１を覆って、層間絶縁膜ＩＬ２上に、エッチストッパ層ＥＳ３，絶縁膜ＩＬ３，エッチストッパ層ＥＳ４，絶縁膜ＩＬ４，絶縁ハードマスク層ＨＭを積層する。エッチストッパ層ＥＳ３，ＥＳ４は、たとえばＳｉＣやＳｉＮで形成する。絶縁層ＩＬ３、ＩＬ４は例えば、無機系または有機系の低誘電率絶縁材料で形成する。ハードマスク層ＨＭは、酸化シリコン膜と炭化シリコン（ＳｉＣ）膜の積層などで形成できる。【００４１】
フォトレジストマスクを用いて、ハードマスク層ＨＭ，絶縁層ＩＬ４，エッチストッパ層ＥＳ４，絶縁層ＩＬ３を貫通する擬ビア孔をエッチングする。フォトレジストマスクを除去し、擬ビア孔にレジスト同様の材料の詰め物をし、新たなフォトレジストマスクを形成し、ハードマスク層ＨＭ，絶縁層ＩＬ４を貫通する擬配線用トレンチをエッチングする。フォトレジストマスク、詰め物を除去し、擬配線用トレンチ、擬ビア孔の底面に残るエッチストッパ層を除去して、擬配線用トレンチを配線用トレンチとし、擬ビア孔をビア孔とする。配線用トレンチ及びビア孔の側面、底面上に、バリアメタル層、銅シード層をスパッタリングし、銅シード層の上に銅層をめっきする。ハードマスク層ＨＭ上の不要金属層をＣＭＰで除去して第２メタル配線Ｍ２を形成する。【００４２】
これらの工程は、通常のデュアルダマシン配線工程と同様の工程である。但し、図１Ｂに示したように、配線の所望位置近傍に配線用トレンチ形成工程で不純物添加用リセスを形成し、銅層メッキの後に、図１Ｄ，１Ｅに示した工程同様のＡｌ添加銅層の形成、ＣＭＰ，Ａｌ拡散用熱処理の工程を追加する。なお、配線形成工程は所望回数繰り返す。例えば、ＷＯ２００４／０８８７４５（これは、参照によって、ここに取り込む）の図７,８およびその関連記載を参照できる。以上説明した実施例の効果を検証するため、ビアチェーンのサンプルを作成した。【００４３】
図３Ａは、作成したビアチェーンサンプルの構成を概略的に示す斜視図である。ビアチェーンは、幅９０ｎｍのストライプ形状の第1銅配線パターンＭ１と、幅９０ｎｍのストライプ状配線パターンとビア導電体ＶＣを含む第２銅配線パターンＭ２で形成した。銅配線パターンＭ１、Ｍ２は、銅配線の側面及び底面をバリアメタルが覆う形状を有する。電子流に関して、ビア導電体ＶＣの下流側の両側に、配線Ｍ１、Ｍ２から９０ｎｍの間隔をあけて４００ｎｍ×４００ｎｍの不純物添加用リセスＲＣ１，ＲＣ２（Ａｌを添加した銅層が充填されている）が配置されている。銅配線パターンＭ１（Ｍ２）の不純物添加用リセスＲＣ１（ＲＣ２）に挟まれた領域近傍には、不純物Ａｌが局所的に拡散する。ビア導電体ＶＣの底面はバリアメタル膜を備えるため、銅の原子粒が移動しようとしても、バリアメタル膜で堰き止められる。このため、ビア導電体ＶＣの下流側で銅の原子流が生じると、ボイドの原因となる。銅の原子流を抑制するため、ビア導電体ＶＣの下流側に不純物添加用リセスＲＣ１，ＲＣ２を形成し、マイグレーションを抑制する機能を有する不純物であるＡｌを配線Ｍ１，Ｍ２に添加する。不純物はビア近傍のみに添加されるため、配線全体に不純物を添加する場合と比べ、配線抵抗の上昇は少ないことが期待される。【００４４】
図３Ｂは、ビアチェーンサンプルの構成を示す平面図である。第１銅配線Ｍ１と第２銅配線Ｍ２がビア導電体ＶＣで接続されている。ビアチェーンの全長さは約１ｍｍであり、ビア間隔は５μｍ、２０μｍ、８６μｍの３種類に設定し、それぞれのビア数を４、６、１０とした。不純物添加用リセスＲＣ１、ＲＣ２は、４００ｎｍ平方の正方形形状であり、銅配線Ｍ１，Ｍ２から９０ｎｍ間隔をあけている。【００４５】
図３Ｃは、比較のために作成した不純物添加なしのビアチェーンサンプルの形状を示す平面図である。図３Ｂに示すビアチェーンサンプルと比較して不純物添加用リセスＲＣ１，ＲＣ２がない構成である。【００４６】
図３Ｂに示す不純物を添加したビアチェーンの抵抗と、図３Ｃに示す不純物添加なしのビアチェーンの抵抗とを比較した結果、不純物添加による配線抵抗の顕著な増加は見られなかった。【００４７】
エレクトロマイグレーション耐性の試験は、温度２００℃で２×１０6Ａｃｍ-2の電流密度で行った。累積故障率が５０％に達する時間Ｔ５０を用いてエレクトロマイグレーション耐性を評価した。不純物添加なしの比較サンプル（図３Ｃ）と比べ、不純物を添加したビアチェーンサンプル（図３Ｂ）のエレクトロマイグレーション寿命Ｔ５０は、約１．５倍に延長されていた。不純物添加によりエレクトロマイグレーション耐性が改善されたことが判る。図３Ｃに示す比較サンプルにおいては、ビア導電体近傍で断線が見出された。【００４８】
銅のエレクトロマイグレーションは、ビア近傍に限って発生するわけではない。配線長が非常に長い場合、ビア導電体とビア導電体の中間位置においてもボイドは発生する可能性がある。【００４９】
図４は、変形例によるビアチェーン構造を示す平面図である。第１銅配線Ｍ１と第２銅配線Ｍ２がビア導電体ＶＣを介して接続されている。右側の２つの銅配線Ｍ１、Ｍ２は、非常に長い配線長を有する。このような場合、ビア導電体の近傍に不純物添加用リセスＲＣ１、ＲＣ２を配置するのみでなく、中間位置においても不純物添加用リセスＲＣ１Ｘ、ＲＣ１Ｙ及びＲＣ２Ｘ、ＲＣ２Ｙを配置する。配線の中間位置近傍に不純物添加用リセスを配置しても、不純物が添加されるのは配線長の一部のみであり、配線の抵抗増加は少ない。不純物添加は拡散のみに制限されない。【００５０】
図５Ａ、５Ｂは、他の実施例による不純物添加工程を示す半導体基板の断面図である。【００５１】
図５Ａに示すように、下部構造１０の上に層間絶縁膜ＩＬ１を形成し、配線用トレンチを形成して第１銅配線Ｍ１を埋め込む。第１銅配線Ｍ１を埋め込んだ層間絶縁膜ＩＬ１の上にフォトレジストパターンＰＲを形成し、配線Ｍ１を局所的に露出する開口部を形成する。フォトレジストパターンＰＲをマスクとし、Ａｌ等の不純物をイオン注入する。【００５２】
図５Ｂに示すように、不純物をイオン注入した後、フォトレジストパターンＰＲは除去し、銅配線Ｍ１の表面を覆って層間絶縁膜ＩＬ１上にＳｉＣ等の絶縁性銅拡散防止膜２１を成膜する。絶縁性銅拡散防止膜の成膜前又は後にイオン注入した不純物を拡散する熱処理を行う。【００５３】
なお、イオン注入に代え、フォーカスドイオンビーム（ＦＩＢ）によって不純物を注入することも可能である。ＦＩＢを用いる場合は、フォトレジストパターンＰＲは省略できる。【００５４】
マイグレーションを抑制できる機能を有する不純物は、Ａｌに限られるものではない。【００５５】
図６は、銅中に種々の不純物金属を導入した場合の拡散係数と銅中に０．０５ｗｔ％不純物元素を導入した場合の銅膜の抵抗率の関係を示すグラフである。横軸が拡散係数を示し、縦軸が抵抗率を示す。【００５６】
拡散係数が大きくて拡散が生じやすく、抵抗率の小さい材料を用いることが好ましい。図中四角で囲んだ領域に現れる元素、Ｚｎ、Ａｇ、Ｃｄ、Ｓｎ、Ａｌ、Ｍｎ、Ｃｒ、Ｐｄ、Ｓｉ、Ｔｉのいずれか又はそれらの組合せをマイグレーションを抑制できる機能を有する不純物として用いることが好ましい。【００５７】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。不純物添加用リセスの形状、配線からの距離は種々変更可能である。不純物添加濃度を制御するためには、不純物添加用リセスの寸法、配線からの距離、不純物添加銅層の不純物濃度を選択することができる。不純物拡散の熱処理条件を選択することもできる。その他種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図１−１】
2009153834.tif 000003
【図１−２】
2009153834.tif 000004
【図１−３】
2009153834.tif 000005
【図２−１】
2009153834.tif 000006
【図２−２】
2009153834.tif 000007
【図３】
2009153834.tif 000008
【図４】
2009153834.tif 000009
【図５】
2009153834.tif 000010
【図６】
2009153834.tif 000011
【国際調査報告】
2009153834.tif 000012
2009153834.tif 000013
2009153834.tif 000014
2009153834.tif 000015