(57)【要約】  ｐＭＯＳ領域２内にリセス（２１）を形成した後、リセス（２１）の底面及び側面を覆うようにＳｉＧｅ層（２２）を形成する。次に、ＳｉＧｅ層（２２）上に、ＳｉＧｅ層（２２）より低い含有率でＧｅを含むＳｉＧｅ層（２３）を形成する。次に、ＳｉＧｅ層（２３）上に、ＳｉＧｅ層（２４）を形成する。
2009093328.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側であって、前記シリコン基板の表面に形成された溝と、
前記溝の底面及び側面を覆うように形成されたＧｅを含む第１の半導体層と、
前記第１の半導体層上に形成され、前記第１の半導体層のＧｅ含有率より低い含有率で量のＧｅを含む第２の半導体層と、
前記第２の半導体層上に形成されたＧｅを含む第３の半導体層と、
を有することを特徴とする半導体装置。
【請求項２】
前記第３の半導体層のＧｅ含有率が、前記第２の半導体層のＧｅ含有率よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体層のＧｅ含有率が、２５％乃至３５％であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第２の半導体層のＧｅ含有率が、２０％以下であることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記第３の半導体層の表面は、前記シリコン基板と前記ゲート絶縁膜との界面と同一の高さ又は該界面よりも上方に位置することを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記第１乃至第３の半導体層が、ＳｉＧｅ層であることを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記第１の半導体層の膜厚が、３０ｎｍ以下であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１乃至３の半導体層に不純物が導入されており、前記第１及び第３の半導体層の不純物濃度が、前記第２の半導体層の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第２の半導体層の不純物濃度が、５×１０２０ｃｍ−３〜１×１０２１ｃｍ−３であることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側であって、前記シリコン基板の表面に形成された溝と、
前記溝の底面及び側面を覆うように形成されたＣを含む第１の半導体層と、
前記第１の半導体層上に形成され、前記第１の半導体層のＣ含有率より低い含有率でＣを含む第２の半導体層と、
前記第２の半導体層上に形成されたＣを含む第３の半導体層と、
を有することを特徴とする半導体装置。
【請求項１１】
前記第３の半導体層のＣ含有率が、前記第２の半導体層のＣ含有率よりも高いことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第１の半導体層のＣ含有率が、１％乃至２．５％であることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記第２の半導体層のＣ含有率が、１％以下であることを特徴とする請求項１１に記載の半導体装置。
【請求項１４】
前記第３の半導体層の表面は、前記シリコン基板と前記ゲート絶縁膜との界面と同一の高さ又は該界面よりも上方に位置することを特徴とする請求項１１に記載の半導体装置。
【請求項１５】
前記第１乃至第３の半導体層が、ＳｉＣ層であることを特徴とする請求項１２に記載の半導体装置。
【請求項１６】
前記第１の半導体層の膜厚が、３０ｎｍ以下であることを特徴とする請求項１５に記載の半導体装置。
【請求項１７】
前記第１乃至３の半導体層に不純物が導入されており、前記第１及び第３の半導体層の不純物濃度が、前記第２の半導体層の不純物濃度よりも高いことを特徴とする請求項１０に記載の半導体装置。
【請求項１８】
前記第２の半導体層の不純物濃度が、５×１０２０ｃｍ−３〜１×１０２１ｃｍ−３であることを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側であって、前記シリコン基板の表面に溝を形成する工程と、
前記溝の底面及び側面を覆うようにＧｅを含む第１の半導体層を形成する工程と、
前記第１の半導体層上に、前記第１の半導体層のＧｅの含有率より低い含有率でＧｅを含む第２の半導体層を形成する工程と
前記第２の半導体層上に、Ｇｅを含む第３の半導体層を順に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２０】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側であって、前記シリコン基板の表面に溝を形成する工程と、
前記溝の底面及び側面を覆うようにＣを含む第１の半導体層を形成する工程と、
前記第１の半導体層上に、前記第１の半導体層のＣの含有率より低い含有率でＣを含む第２の半導体層を形成する工程と
前記第２の半導体層上に、Ｃを含む第３の半導体層を順に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速動作が可能な半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
プロセスルールが９０ｎｍノード以降のトランジスタ等のＬＳＩでは、素子の微細化に伴う待機オフリーク電流が無視できなくなっている。このため、トランジスタのゲート長の単純な微細化だけでデバイス性能を向上することが困難となり、デバイス性能を向上するための新しい試みが必要とされている。【０００３】
このような超微細化トランジスタでは、ゲート電極の直下に位置するチャネル領域の面積が、それまでのトランジスタと比較して非常に小さい。このような場合、チャネル領域を走行するキャリア（電子及びホール）の移動度は、チャネル領域に印加された応力の影響を大きく受けることが知られている。そこで、このような応力を調整することにより、半導体装置の動作速度を向上させようとする試みが数多くなされている。【０００４】
一般に、シリコン基板の不純物が導入された領域をチャネルとするトランジスタでは、電子の移動度よりもホールの移動度の方が小さい。従って、ホールをキャリアとするｐチャネルＭＯＳトランジスタの動作速度を向上させることが、半導体集積回路装置の設計にあたり重要な課題となっている。そして、ｐチャネルＭＯＳトランジスタでは、チャネル領域に一軸性の圧縮歪を生じさせることにより、ホールの移動度が向上することが知られている。また、このようなｐチャネルＭＯＳトランジスタでは、チャネル領域に生じる圧縮歪が大きい程、ホールの移動度が増大することが、原理的に指摘されている（非特許文献１）。【０００５】
そして、ｐチャネルＭＯＳトランジスタの形成において、シリコン基板のソース領域及びドレイン領域にリセスを形成し、そこにＳｉＧｅ層をエピタキシャル成長させるという方法が検討されている。この方法では、エピタキシャル成長させるＳｉＧｅ層中のＧｅ含有率を増大させることによって圧縮歪を増大させることができる。【０００６】
しかしながら、Ｇｅ含有率が高くなりすぎると、基板を構成するＳｉとＳｉＧｅとの格子不整合が大きくなりすぎて、転位が発生してしまう。このような転位は、ＳｉＧｅ層が誘起する圧縮歪の効果を弱めるばかりではなく、この転位をパスとするリーク電流を増大させる。この結果、トランジスタ性能が劣化してしまう。【０００７】
一般に、シリコン基板上にエピタキシャル成長したＳｉＧｅ層中に生ずる転位は、Ｇｅ含有率が高いほど、また、その厚さが厚いほど、発生しやすい（非特許文献２）。理論上は、転位が発生する限界の膜厚は臨界膜厚とよばれ、転位が存在しないＳｉＧｅ層をエピタキシャル成長させるためには、その厚さを臨界膜厚以下にすることが望ましい。しかし、ＳｉＧｅ層の厚さを限界膜厚以下にするためには、リセスを浅くする必要があり、チャネル領域に十分な圧縮歪を生じさせることが困難である。【０００８】
従って、従来の技術では、正常動作を確保するために、Ｇｅ含有率が低く抑えられている。このため、キャリアの移動度が、理論的に可能なレベルよりも低く抑えられている。【０００９】
【特許文献１】特開２００６−１８６２４０号公報
【特許文献２】特開２００６−２７８７７６号公報
【特許文献３】特開２００６−３３２３３７号公報
【非特許文献１】K. Mistry, et al., 2004Symposium on VLSI Technology, Digest of Technical Papers, pp.50-51
【非特許文献２】R.People, et al., Appl.Phys. Lett. Vol.47 (3), 1985
【発明の開示】
【００１０】
本発明は、キャリアの移動度をより向上させることができる半導体装置及びその製造方法を提供することを目的とする。
【００１１】
第１の半導体装置には、シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、が設けられている。前記ゲート電極の両側であって、前記シリコン基板の表面に溝が形成されている。そして、更に、前記溝の底面及び側面を覆うように形成されたＧｅを含む第１の半導体層と、前記第１の半導体層上に形成され、前記第１の半導体層のＧｅ含有率より低い含有率でＧｅを含む第２の半導体層と、前記第２の半導体層上に形成されたＧｅを含む第３の半導体層と、が設けられている。
【００１２】
第２の半導体装置には、シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、が設けられている。前記ゲート電極の両側であって、前記シリコン基板の表面に溝が形成されている。そして、更に、前記溝の底面及び側面を覆うように形成されたＣを含む第１の半導体層と、前記第１の半導体層上に形成され、前記第１の半導体層のＣ含有率より低い含有率でＣを含む第２の半導体層と、前記第２の半導体層上に形成されたＣを含む第３の半導体層と、が設けられている。
【図面の簡単な説明】
【００１３】
【図１】図１は、参考例に係るｐチャネルＭＯＳトランジスタを示す断面図である。
【図２】図２は、ＳｉＧｅ層のエピタキシャル成長の過程を示す図である。
【図３Ａ】図３Ａは、第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３Ｂ】図３Ｂは、図３Ａに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｃ】図３Ｃは、図３Ｂに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｄ】図３Ｄは、図３Ｃに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｅ】図３Ｅは、図３Ｄに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｆ】図３Ｆは、図３Ｅに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｇ】図３Ｇは、図３Ｆに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｈ】図３Ｈは、図３Ｇに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｉ】図３Ｉは、図３Ｈに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｊ】図３Ｊは、図３Ｉに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｋ】図３Ｋは、図３Ｊに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｌ】図３Ｌは、図３Ｋに引き続き、半導体装置の製造方法を示す断面図である。
【図３Ｍ】図３Ｍは、図３Ｌに引き続き、半導体装置の製造方法を示す断面図である。
【図４】図４は、本願発明者らが行った分析結果を示すグラフである。
【図５】図５は、分析の対象としたｐチャネルＭＯＳトランジスタを示す図である。
【図６Ａ】図６Ａは、Ｂ含有量と歪みε１との関係を示すグラフである。
【図６Ｂ】図６Ｂは、Ｂ含有量と歪みε２との関係を示すグラフである。
【図７】図７は、Ｇｅ含有率と歪みとの関係を示すグラフである。
【図８】図８は、Ｂ含有量の好ましい分布を示す図である。
【図９Ａ】図９Ａは、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図９Ｂ】図９Ｂは、図９Ａに引き続き、半導体装置の製造方法を示す断面図である。
【図９Ｃ】図９Ｃは、図９Ｂに引き続き、半導体装置の製造方法を示す断面図である。
【図９Ｄ】図９Ｄは、図９Ｃに引き続き、半導体装置の製造方法を示す断面図である。
【図９Ｅ】図９Ｅは、図９Ｄに引き続き、半導体装置の製造方法を示す断面図である。
【図１０】図１０は、ＳｏＣの一例を示すレイアウト図である。
【図１１】図１１は、携帯電話機の一例を示すブロック図である。
【発明を実施するための最良の形態】
【００１４】
（参考例）
先ず、本発明に関連する参考例について説明する。本願発明者らは、ｐチャネルＭＯＳトランジスタの形成に当たり、ＳｉＧｅ層中のＧｅ含有率に変化をつけることにより、深いリセスを用いながら、転位の発生を抑制することができることを見出した。このような構造のｐチャネルＭＯＳトランジスタを図１に示す。【００１５】
このｐチャネルＭＯＳトランジスタでは、表面のミラー指数が（００１）のシリコン基板５１の上にゲート絶縁膜５２及びゲート電極５３が形成されている。また、ゲート電極５３の側方にサイドウォール５４が形成されている。そして、サイドウォール５４の外側において、シリコン基板５１の表面にリセス５６が形成されている。リセス５６の底面のミラー指数は（００１）であり、チャネル領域側の側面のミラー指数は＜１１１＞である。また、リセス５６を取り囲む不純物拡散層５５が形成されている。リセス５６内には、傾斜ＳｉＧｅ層５７及び固定ＳｉＧｅ層５８が下から順に形成されている。傾斜ＳｉＧｅ層５７のＧｅ含有率は、下面から上面に向かって増加しており、固定ＳｉＧｅ層５８のＧｅ含有率は、傾斜ＳｉＧｅ層５７の上面におけるＧｅ含有率と一致している。【００１６】
そして、このようなｐチャネルＭＯＳトランジスタの形成に当たっては、リセス５６の形成後に、傾斜ＳｉＧｅ層５７及び固定ＳｉＧｅ層５８をエピタキシャル成長させる。この方法によれば、Ｇｅ含有率が高い固定ＳｉＧｅ層５８の形成の前に、Ｇｅ含有率が徐々に増加する傾斜ＳｉＧｅ層５７をエピタキシャル成長させているので、リセス５６を深くしても、固定ＳｉＧｅ層５８に転位が生じにくい。従って、リセス５６を深くして、チャネル領域に厚さ方向の引張応力を強く作用させることができる。また、チャネル領域の側方に固定ＳｉＧｅ層５８が位置しているので、チャネル領域に横方向の圧縮応力を強く作用させることもできる。そして、これらの２つの応力によって、チャネル領域に効果的に圧縮歪を生じさせることができると考えられる。【００１７】
ところが、本願発明者らが、図１に示すｐチャネルＭＯＳトランジスタの性能について検証を重ねたところ、それまでのＳｉＧｅ層を用いたトランジスタよりは高い移動度が得られるものの、所望のレベル程の移動度が得られていないことが明らかになった。【００１８】
そこで、本願発明者らは、その原因を究明すべく更に鋭意検討を行った。この結果、図２に示すように、シリコン基板６１の表面に形成したリセス６３内にＳｉＧｅ層６２をエピタキシャル成長させる場合、ＳｉＧｅ層６２の初期層がリセス６３の底面だけでなく、側面にも形成されていることが明らかになった。つまり、図１に示す例では、傾斜ＳｉＧｅ層５７をリセス５６の底部のみに形成しているつもりであっても、実際にはリセス５６のチャネル側の側面にも傾斜ＳｉＧｅ層５７が形成されているのである。このため、固定ＳｉＧｅ層５８からの応力がチャネル領域に十分に作用せず、所望の圧縮歪がチャネル領域に生じていない。【００１９】
また、図２に示すように、ＳｉＧｅ層６２の初期層が形成されたでは、ＳｉＧｅ層６２は横方向にほとんど成長せず、全体的に厚さ方向に成長することも明らかになった。これは、初期層は吸着により形成されるが、その後は、選択成長のために原料ガスに含まれているＨＣｌによるエッチング作用の影響を受け、また、ミラー指数が＜１１１＞の面におけるＳｉ−Ｃｌ結合の活性化エネルギが大きいために、ＳｉＨ４及びＧｅＨ４が初期層上に取りつくことが困難になるからである。【００２０】
このような参考例に基づき、本願発明者らは、以下のような実施形態に想到した。【００２１】
（第１の実施形態）
次に、第１の実施形態について、添付の図面を参照して具体的に説明する。但し、便宜上、半導体装置の構造については、その製造方法と共に説明する。第１の実施形態は、主にｐチャネルＭＯＳトランジスタに関する。図３Ａ乃至図３Ｍは、第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。【００２２】
先ず、図３Ａに示すように、ｐ型のシリコン基板１１の表面に、ＳＴＩ（Shallow Trench
Isolation）法により、ｎＭＯＳ領域１及びｐＭＯＳ領域２を画定する素子分離絶縁膜１２を形成する。ｎＭＯＳ領域１は、ｎチャネルＭＯＳトランジスタが形成される予定の領域であり、ｐＭＯＳ領域２は、ｐチャネルＭＯＳトランジスタが形成される予定の領域である。素子分離絶縁膜１２の形成に当たっては、先ず、ドライ酸化により、９００℃にて厚さが１０ｎｍのシリコン酸化膜を形成し、次いで、例えばＳｉＨ２Ｃｌ２及びＮＨ３を用いたＣＶＤ法により、７５０℃にて厚さが１１２ｎｍ程度のシリコン窒化膜を形成する。その後、シリコン酸化膜及びシリコン窒化膜の、素子分離絶縁膜１２を形成する予定の領域上に位置する部分をエッチングにより除去する。続いて、シリコン酸化膜及びシリコン窒化膜の残存している部分をハードマスクとして用いてシリコン基板１１のエッチングを行うことにより、溝を形成する。次いで、プラズマＣＶＤ法により、溝内及びシリコン窒化膜上にシリコン酸化膜を形成する。その後、ＣＭＰ法により、シリコン窒化膜が露出するまで、その上のシリコン酸化膜を除去する。続いて、シリコン窒化膜を例えば１５０℃の熱燐酸を用いたウェット処理により除去する。更に、シリコン窒化膜の下に位置していたシリコン酸化膜を、フッ化水素酸を用いたウェット処理により除去する。このようにして素子分離絶縁膜１２が形成される。【００２３】
素子分離絶縁膜１２の形成後には、図３Ａに示すように、ｎＭＯＳ領域１内において、シリコン基板１１の表面にｐウェル１３ｐを形成し、ｐＭＯＳ領域２内において、シリコン基板１１の表面にｎウェル１３ｎを形成する。次いで、シリコン基板１１上に、例えばドライ酸化により、厚さが１．５ｎｍ程度のシリコン酸化膜３５をゲート絶縁膜として形成する。その後、例えば厚さが１００ｎｍ程度の多結晶シリコン膜を形成する。続いて、ｎＭＯＳ領域１内において、多結晶シリコン膜にｎ型不純物を導入し、ｐＭＯＳ領域２内において、多結晶シリコン膜にｐ型不純物を導入する。ｎ型不純物の導入に際しては、例えばＰ（リン）イオンを８×１０１５ｃｍ−２のドーズ量で注入する。また、ｐ型不純物の導入に際しては、例えばＢ（ボロン）イオンを６×１０１５ｃｍ−２のドーズ量で注入する。次いで、ＲＴＡ（Rapid Thermal Treatment）を行うことにより、これらの不純物を活性化させる。このようにして、ｎ型多結晶シリコン膜１４ｎ及びｐ型多結晶シリコン膜１４ｐが形成される。【００２４】
その後、ｎ型多結晶シリコン膜１４ｎ及びｐ型多結晶シリコン膜１４ｐ上に、例えば厚さが３０ｎｍのシリコン酸化膜を形成し、図３Ｂに示すように、このシリコン酸化膜、ｎ型多結晶シリコン膜１４ｎ及びｐ型多結晶シリコン膜１４ｐをパターニングする。この結果、その上にシリコン酸化膜１５が設けられたゲート電極が形成される。【００２５】
続いて、ｐＭＯＳ領域２を覆うフォトレジスト膜を形成し、これとｎＭＯＳ領域１内のゲート電極をマスクとし、加速エネルギを３ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２として、Ａｓ（ヒ素）イオンを注入する。また、ｎＭＯＳ領域１を覆うフォトレジスト膜を形成し、これとｐＭＯＳ領域２内のゲート電極をマスクとし、加速エネルギを０．５ｋｅＶ、ドーズ量を１×１０１５ｃｍ−２として、Ｂイオンを注入する。これらの結果、図３Ｃに示すように、ｎＭＯＳ領域１内にエクステンション層１６ｎが形成され、ｐＭＯＳ領域２内にエクステンション層１６ｐが形成される。【００２６】
また、エクステンション層１６ｎの形成の際に用いたフォトレジスト膜をそのまま用いて、ｎＭＯＳ領域１内にｐ型不純物を導入することによりｐ型ポケット層（図示せず）も形成する。同様に、エクステンション層１６ｐの形成の際に用いたフォトレジスト膜をそのまま用いて、ｐＭＯＳ領域２内にｎ型不純物を導入することによりｎ型ポケット層（図示せず）も形成する。ｐ型不純物の導入に際しては、例えばＢイオンを、加速エネルギを１０ｋｅＶとし、ドーズ量を１×１０１３ｃｍ−２として注入する。ｎ型不純物の導入に際しては、例えばＡｓイオンを、加速エネルギを１０ｋｅＶとし、ドーズ量を２×１０１３ｃｍ−２として注入する。【００２７】
次いで、全面にシリコン窒化膜を形成し、これをエッチバックすることにより、図３Ｄに示すように、例えば厚さが２０ｎｍのシリコン窒化膜１７をゲート電極の側方に形成する。【００２８】
その後、全面にシリコン酸化膜及びシリコン窒化膜を形成し、これらをエッチバックすることにより、図３Ｅに示すように、ゲート電極の側方及び上方を覆うシリコン酸化膜１８を形成すると共に、シリコン酸化膜１８の側方にシリコン窒化膜１９を形成する。シリコン酸化膜１８の厚さは、例えば５ｎｍ以下とし、シリコン窒化膜１９の厚さは、例えば２０ｎｍ程度とする。なお、シリコン窒化膜１９とシリコン基板１１との間には、シリコン酸化膜１８が介在する。続いて、ｎＭＯＳ領域１を覆うフォトレジスト膜を形成し、これとｐＭＯＳ領域２内のゲート電極をマスクとし、加速エネルギを１０ｋｅＶ、ドーズ量を３×１０１３ｃｍ−２として、Ｂイオンを注入する。この結果、ｐＭＯＳ領域２内にエクステンション層１６ｐよりも深いｐ型不純物拡散層３４が形成される。【００２９】
次いで、図３Ｆに示すように、ｎＭＯＳ領域１を覆うシリコン酸化膜２０を形成し、これをハードマスクとして、ｐＭＯＳ領域２内のシリコン基板１１のエッチングを行うことにより、ｐ型不純物拡散層３４の一部と重畳するリセス２１を形成する。リセス２１の深さは、例えば５０ｎｍ程度とする。なお、リセス２１の形成に当たっては、先ず、ドライエッチングを行い、その後に、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いたウェットエッチングを行い、ウェットエッチング時のエッチング量は、例えば１０ｎｍ程度とする。この結果、リセス２１の底面のミラー指数は（００１）となり、側面のミラー指数は＜１１１＞となる。【００３０】
その後、水素ガス及び不活性ガス（窒素ガス、アルゴンガス、ヘリウムガス等）が充填され、圧力が５Ｐａ〜１３３０Ｐａに保持された減圧ＣＶＤ装置内に、シリコン基板１１を置き、水素雰囲気中で４００℃〜５５０℃までシリコン基板１１を加熱する。そして、この条件下に最大で６０分間程度保持することにより、水素ベーキングを行う。【００３１】
続いて、圧力及び温度を保持したまま、減圧ＣＶＤ装置内に、上記の水素ガス及び／又は不活性ガスに加えて、ＳｉＨ４、ＨＣｌ及びＧｅＨ４の混合ガスを供給する。ＳｉＨ４はＳｉの原料ガスであり、ＧｅＨ４はＧｅの原料ガスである。また、ＨＣｌは成長方向の選択性を向上させるガスである。なお、ＳｉＨ４の分圧は１Ｐａ〜１０Ｐａの範囲内で、Ｂ２Ｈ６の分圧は１×１０−５Ｐａ〜１×１０−３Ｐａの範囲内で、ＨＣｌの分圧は１Ｐａ〜１０Ｐａの範囲内で固定する。また、ＧｅＨ４の分圧を１０Ｐａとする。このような条件下において、エピタキシャル成長により、厚さが５ｎｍのＳｉ０．７６Ｇｅ０．２４層を形成する。つまり、図３Ｇに示すように、Ｇｅ含有率が２４％に固定されたＳｉＧｅ層２２を第１の半導体層としてリセス２１の底面上に形成する。この時、図２に示す分析結果からも明らかなように、ＳｉＧｅ層２２は、リセス２１の側面上にも形成される。なお、ＳｉＧｅ層２２の成長温度は６００℃以下とすることが好ましい。【００３２】
次いで、圧力及び温度を保持したまま、減圧ＣＶＤ装置内に、Ｂ２Ｈ６も供給する。Ｂ２Ｈ６はＢ（不純物）の原料ガスである。また、この供給とほぼ同時に、ＧｅＨ４の分圧を一時的に０Ｐａまで低下させ、その直後から、経過時間に比例させて、ＧｅＨ４の分圧を０．１Ｐａ〜１０Ｐａの範囲内まで増加させる。このような条件下において、図３Ｈに示すように、エピタキシャル成長により、厚さが２０ｎｍ程度で、Ｇｅ含有率が０％から２５％まで連続的に変化するＳｉＧｅ層２３を第２の半導体層としてＳｉＧｅ層２２上に形成する。この時、図２に示す分析結果からも明らかなように、ＳｉＧｅ層２３は、横方向にはほとんど成長しない。【００３３】
その後、各ガスの分圧、圧力及び温度を保持することにより、図３Ｉに示すように、エピタキシャル成長により、厚さが３０ｎｍ程度で、Ｇｅ含有率が２５％に固定されたＳｉＧｅ層２４を第３の半導体層としてＳｉＧｅ層２３上に形成する。ＳｉＧｅ層２４の下面は、チャネル領域とゲート絶縁膜３５との界面よりも下方に位置し、ＳｉＧｅ層２４の上面は、この界面よりも上方に位置する。即ち、ＳｉＧｅ層２４は、チャネル領域とゲート絶縁膜３５との界面の側方に位置することとなる。【００３４】
続いて、圧力及び温度を保持したまま、ＧｅＨ４の供給を停止する。このような条件下において、図３Ｊに示すように、エピタキシャル成長により、厚さが５ｎｍ〜１０ｎｍ程度のシリコン層２５をＳｉＧｅ層２４上に形成する。【００３５】
次いで、図３Ｋに示すように、シリコン酸化膜２０を除去する。この時、シリコン酸化膜１５及びシリコン酸化膜１８の一部も除去される。その後、厚さが２０ｎｍ程度のシリコン酸化膜を５００℃以下で全面に形成し、これをエッチバックすることにより、サイドウォール２６を形成する。この時、ゲート電極上にシリコン酸化膜２７が形成される。続いて、ｐＭＯＳ領域２を覆うフォトレジスト膜を形成し、これとｎＭＯＳ領域１内のゲート電極及びサイドウォール２６をマスクとし、加速エネルギを６．０ｋｅＶ、ドーズ量を８×１０１５ｃｍ−２として、Ｐイオンを注入する。更に、最高温度を９５０℃以下とした極短時間アニール（例えば、スパイクアニール）を行うことにより、Ｐイオンを活性化させる。この結果、ｎ型不純物拡散層２８がｎＭＯＳ領域１内に形成される。【００３６】
続いて、サイドウォール２６及びシリコン酸化膜２７を除去し、全面に厚さが１０ｎｍ程度のＮｉ又はＮｉ合金膜を形成し、例えば３００℃前後のＲＴＡを行う。この結果、図３Ｌに示すように、シリサイド層２８がゲート電極上、シリコン層２５上及びｎ型不純物拡散層２８上に形成される。次いで、未反応のＮｉ又はＮｉ合金膜を過硫酸処理により除去する。その後、シリサイド層２８をより低抵抗化をするために、４００℃〜５００℃にて熱処理を行う。【００３７】
続いて、図３Ｍに示すように、全面に層間絶縁膜３１を形成し、この層間絶縁膜３１にシリサイド層２８まで到達するコンタクトホールを形成する。次いで、コンタクトホール内にコンタクトプラグ３２を形成し、層間絶縁膜３１上にコンタクトプラグ３２に接する配線を形成する。その後、さらに上層の層間絶縁膜及び配線等を形成し、半導体装置を完成させる。【００３８】
このような第１の実施形態によれば、Ｇｅ含有率が低めのＳｉＧｅ層２３の形成前に、Ｇｅ含有率が高いＳｉＧｅ層２２を形成しているため、ＳｉＧｅ層２３のリセス２１の側面上での成長が抑制され、チャネル領域の側方は、ほぼＳｉＧｅ層２２及び２４により占められる。そして、ＳｉＧｅ層２２及び２４のＧｅ含有率は高めであるので、ｐチャネルＭＯＳトランジスタのチャネル領域に効果的に圧縮歪を生じさせることができる。【００３９】
なお、ＳｉＧｅ層２３、ＳｉＧｅ層２４及びシリコン層２５中のＢ濃度は、これらの積層体の抵抗率が１ｍΩ・ｃｍ程度になる範囲内とすることが好ましい。【００４０】
また、ＳｉＧｅ層２２及び２４のＧｅ含有率は特に限定されず、例えば２５％〜３５％である。また、ＳｉＧｅ層２３の上面におけるＧｅ含有率も特に限定されず、例えば２５％〜３５％であり、ＳｉＧｅ層２３のＧｅ含有率も特に限定されず、例えば２０％以下である。但し、ＳｉＧｅ層２３のＧｅ含有率は、傾斜している必要はないが、ＳｉＧｅ層２２のＧｅ含有率より低くなっている必要があり、また、ＳｉＧｅ層２４のＧｅ含有率よりも低くなっていることが好ましい。【００４１】
また、リセス２１の深さ及び各ＳｉＧｅ層の厚さは特に限定されないが、ＳｉＧｅ層２２の厚さは３０ｎｍ以下であることが好ましく、５ｎｍ以下であることがより好ましい。また、ＳｉＧｅ層２４の上面がシリコン基板１１とゲート絶縁膜３５との界面と同一の高さにあってもよい。【００４２】
次に、本願発明者らが行った有限要素法（ＦＥＭ：Finite Element Method）による歪みの分布に関する分析について説明する。【００４３】
この分析では、上述の実施形態に沿った方法により形成されるｐチャネルＭＯＳトランジスタにおけるチャネル領域及びその近傍における歪みを算出した（実施例）。但し、ＳｉＧｅ層２３の上面におけるＧｅ含有率及びＳｉＧｅ層２４のＧｅ含有率を２８％とし、ＳｉＧｅ層２３の下面におけるＧｅ含有率を１５％とした。また、参考のために、ＳｉＧｅ層２２の形成を省略した場合の歪みを算出した（比較例１）。更に、Ｇｅ含有率が１５％（比較例２）、１８％（比較例３）又は２４％（比較例４）に固定されたＳｉＧｅ層のみがリセス内に形成された場合の３種類の歪みも算出した。この結果を図４に示す。図４中の実線は上述の実施形態に沿ったトランジスタの歪みの分布を示し、破線はＳｉＧｅ層２２の形成を省略した場合の歪みの分布を示す。また、点線、二点鎖線、一点鎖線は、夫々Ｇｅ含有率が１５％、１８％、２４％に固定されたＳｉＧｅ層のみが形成された場合の歪みの分布を示す。また、横軸はチャネル領域の中央を基準とした横方向の位置を示している。【００４４】
図４に示すように、上述の実施形態に沿ったｐチャネルＭＯＳトランジスタにおいて、最も大きな圧縮歪が得られるという分析結果が得られた。更に、この分析結果に基づいて、比較例３を基準としたオン電流の増加率を算出したところ、実施例では、比較例１よりも２倍もの増加率が得られるという結果が得られた。【００４５】
また、リセス内に埋め込まれたＳｉＧｅ層により生じるシリコン基板の歪みはＧｅ含有率だけでなくＢ濃度の影響も受けることが本願発明者らにより明らかになった。具体的には、Ｂ濃度が高くなるほど、歪みが緩和されてしまうことが明らかになった。例えば、図５に示すシリコン基板１０１、ゲート絶縁膜１０２、ゲート電極１０３及びＳｉＧｅ層１０４を備えたｐチャネルＭＯＳトランジスタに関し、ＳｉＧｅ層１０４中のＧｅ濃度を変化させると、歪みε１及びε２は、図６Ａ及び図６Ｂに示す傾向を示す。歪みε１は、ＳｉＧｅ層１０４の側面との界面においてシリコン基板１０１に生じる厚さ方向の歪みであり、歪みε２は、ＳｉＧｅ層１０４の底面との界面においてシリコン基板１０１に生じる横方向の歪みである。図６Ａ及び図６Ｂに示すように、Ｂ濃度が高くなるほど、歪みε１及びε２が小さくなる。また、図６Ａに示すように、Ｂが含まれていない場合と、Ｂ濃度が４×１０２０ｃｍ−３の場合とを比較すると、同じ大きさの歪みε１を生じさせるために必要なＧｅ含有率が６％程度相違している。つまり、歪みの大きさに着目すると、Ｂを２×１０２０ｃｍ−３含ませるということは、Ｇｅ含有率を６％程度下げることに相当するのである。そして、図７に実線で示す歪みを生じさせるＳｉＧｅ層からＧｅ含有率を６％下げると、一点鎖線で示す歪みがしか生じない。このことからも、Ｂ濃度が高くなるほど、歪みが大きく緩和されることが明らかである。なお、図７中のεｘｘはチャネル領域に生じる横方向の歪み（圧縮歪）であり、εｙｙはチャネル領域に生じる厚さ方向の歪み（引張歪）である。【００４６】
このため、Ｂ濃度はＳｉＧｅ層２３、ＳｉＧｅ層２４及びシリコン層２５の間で均一にするのではなく、要求される特性に応じて調整することが好ましい。例えば、図８に示すように、Ｇｅ含有率が高いＳｉＧｅ層２４では、Ｂ濃度を１×１０２０ｃｍ−３と低くし、これを挟むＳｉＧｅ層２３及び２５のＢ濃度を５×１０２０ｃｍ−３〜１×１０２１ｃｍ−３と高くする。このような調整は、減圧ＣＶＤ装置内に供給するＢの原料ガス（例えばＢ２Ｈ６）の分圧を制御することにより容易に実行することができる。【００４７】
（第２の実施形態）
次に、第２の実施形態について、添付の図面を参照して具体的に説明する。但し、便宜上、半導体装置の構造については、その製造方法と共に説明する。第２の実施形態は、主にｎチャネルＭＯＳトランジスタに関する。ｎチャネルＭＯＳトランジスタでは、チャネル領域に横方向の引張歪を生じさせる必要である。このためには、例えば、リセス内にＳｉＣ層を形成すればよい。そして、ＳｉＣ層の形成に当たり、そのＣ含有率を適切に制御することにより、ｎチャネルＭＯＳトランジスタにおいても、第１の実施形態と同様の効果が得られる。図９Ａ乃至図９Ｅは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。【００４８】
先ず、第１の実施形態と同様にして、シリコン酸化膜１８及びシリコン窒化膜１９の形成までの処理を行う（図３Ｅ）。次いで、図９Ａに示すように、ｎＭＯＳ領域１内にエクステンション層１６ｎよりも深いｎ型不純物拡散層４６を形成する。その後、ｐＭＯＳ領域２を覆うシリコン酸化膜を形成し、これをハードマスクとして、ｎＭＯＳ領域１内のシリコン基板１１のエッチングを行うことにより、ｎ型不純物拡散層４６の一部と重畳するリセス４１を、リセス２１と同様の方法により形成する。【００４９】
続いて、図９Ｂに示すように、エピタキシャル成長により、厚さが５ｎｍで、Ｃ含有率が１０％のＳｉＣ層４２を第１の半導体層としてリセス４１の底面上に形成する。この時、図２に示す分析結果からも明らかなように、ＳｉＣ層４２は、リセス４１の側面上にも形成される。【００５０】
次いで、図９Ｃに示すように、エピタキシャル成長により、厚さが２０ｎｍ程度で、Ｃ含有率が０％から２％まで連続的に変化するＳｉＣ層４３を第２の半導体層としてＳｉＣ層４２上に形成する。この時、図２に示す分析結果からも明らかなように、ＳｉＣ層４３は、横方向にはほとんど成長しない。【００５１】
その後、図９Ｄに示すように、エピタキシャル成長により、厚さが３０ｎｍ程度で、Ｃ含有率が１０％のＳｉＣ層４４を第３の半導体層としてＳｉＣ層４３上に形成する。ＳｉＣ層４４の下面は、チャネル領域とゲート絶縁膜３５との界面よりも下方に位置し、ＳｉＣ層４４の上面は、この界面よりも上方に位置する。即ち、ＳｉＣ層４４は、チャネル領域とゲート絶縁膜３５との界面の側方に位置することとなる。【００５２】
続いて、図９Ｅに示すように、エピタキシャル成長により、厚さが５ｎｍ〜１０ｎｍ程度のシリコン層４５をＳｉＣ層４４上に形成する。【００５３】
その後、ｐチャネルＭＯＳトランジスタに対する第１の実施形態における処理と同様の処理等を行い、半導体装置を完成させる。【００５４】
このような第２の実施形態によれば、Ｃ含有率が低めのＳｉＣ層４３の形成前に、Ｃ含有率が高いＳｉＣ層４２を形成しているため、ＳｉＣ層４３のリセス４１の側面上での成長が抑制され、チャネル領域の側方は、ほぼＳｉＣ層４２及び４４により占められる。そして、ＳｉＣ層４２及び４４のＣ含有率は高めであるので、ｎチャネルＭＯＳトランジスタのチャネル領域に効果的に引張歪を生じさせることができる。【００５５】
なお、第２の実施形態において、ｐチャネルＭＯＳトランジスタを形成する際に第１の実施形態の方法を採用してもよい。【００５６】
また、ＳｉＣ層４２及び４４のＣ含有率は特に限定されず、例えば１％〜２．５％である。また、ＳｉＣ層４３の上面におけるＣ含有率も特に限定されず、例えば１％〜２．５％であり、ＳｉＣ層４３のＣ含有率も特に限定されず、例えば１％以下である。但し、ＳｉＣ層４３のＣ含有率は、傾斜している必要はないが、ＳｉＣ層４２のＣ含有率より低くなっている必要があり、また、ＳｉＣ層４４のＣ含有率よりも低くなっていることが好ましい。【００５７】
また、リセス４１の深さ及び各ＳｉＣ層の厚さは特に限定されないが、ＳｉＣ層４２の厚さは３０ｎｍ以下であることが好ましく、５ｎｍ以下であることがより好ましい。また、ＳｉＣ層４４の上面がシリコン基板１１とゲート絶縁膜３５との界面と同一の高さにあってもよい。【００５８】
また、ＳｉＣ層中の不純物の濃度も特に限定されないが、Ｃ含有率が高いＳｉＣ層４４では、不純物濃度を低くし、これを挟むＳｉＣ層４３及び４５の不純物濃度を２×１０２０ｃｍ−３〜１×１０２１ｃｍ−３、特に５×１０２０ｃｍ−３〜１×１０２１ｃｍ−３と高くすることが好ましい。このような不純物としては、例えば、Ｐ（リン）及びＡｓ（砒素）が挙げられる。【００５９】
また、第１及び第２の実施形態において、層間絶縁膜３１の形成前に、ｎＭＯＳ領域１内にチャネル領域に横方向の引張応力を作用させる膜を形成し、ｐＭＯＳ領域２内にチャネル領域に横方向の圧縮応力を作用させる膜を形成してもよい。このような膜としては、例えばシリコン窒化膜が挙げられる。【００６０】
このようなチャネルに歪みが生じたトランジスタは、例えばＳｏＣ（System on Chip）の論理回路部に用いることができる。図１０にＳｏＣの一例を示す。このＳｏＣ１１０には、３個の論理回路部１１１及びＳＲＡＭ部１１２が一つの基板上に形成されている。そして、論理回路部１１１に第１の実施形態、第２の実施形態のＭＯＳトランジスタが含まれている。【００６１】
また、携帯電話等の高速通信が行われる機器に用いることができる。図１１に携帯電話機の一例を示す。この携帯電話機１２０には、外部と電波の送受信を行うアンテナ１２１、外部に音声を出力するスピーカ１２５、及び外部から音声を入力するマイク１２６が設けられている。また、アンテナ１２１の入出力信号とスピーカ１２５及びマイク１２６の出入力信号との変換等を行う送受信処理部１２２、この制御を行う制御部１２３、及び制御部１２３が実行するプログラム等を記憶したメモリ１２４が設けられている。更に、動作状態等を表示する表示部１２７、及びユーザが操作するテンキー等の操作部１２８が設けられている。このような携帯電話機１２０では、制御部１２３が高周波ＬＳＩから構成される。そして、この高周波ＬＳＩに第１の実施形態、第２の実施形態のＭＯＳトランジスタが含まれている。
【産業上の利用可能性】
【００６２】
これらの半導体装置及び製造方法によれば、第２の半導体層よりもＧｅ又はＣの含有率が高い第１の半導体層が溝の底面及び側面を覆うように形成されているため、第３の半導体層に起因するゲート絶縁膜直下の領域の歪みを効果的に大きなものとすることができる。
【図１】
2009093328.tif 000003
【図２】
2009093328.tif 000004
【図３Ａ】
2009093328.tif 000005
【図３Ｂ】
2009093328.tif 000006
【図３Ｃ】
2009093328.tif 000007
【図３Ｄ】
2009093328.tif 000008
【図３Ｅ】
2009093328.tif 000009
【図３Ｆ】
2009093328.tif 000010
【図３Ｇ】
2009093328.tif 000011
【図３Ｈ】
2009093328.tif 000012
【図３Ｉ】
2009093328.tif 000013
【図３Ｊ】
2009093328.tif 000014
【図３Ｋ】
2009093328.tif 000015
【図３Ｌ】
2009093328.tif 000016
【図３Ｍ】
2009093328.tif 000017
【図４】
2009093328.tif 000018
【図５】
2009093328.tif 000019
【図６Ａ】
2009093328.tif 000020
【図６Ｂ】
2009093328.tif 000021
【図７】
2009093328.tif 000022
【図８】
2009093328.tif 000023
【図９Ａ】
2009093328.tif 000024
【図９Ｂ】
2009093328.tif 000025
【図９Ｃ】
2009093328.tif 000026
【図９Ｄ】
2009093328.tif 000027
【図９Ｅ】
2009093328.tif 000028
【図１０】
2009093328.tif 000029
【図１１】
2009093328.tif 000030
【手続補正書】
【提出日】平成22年3月23日(2010.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側であって、前記シリコン基板の表面に形成された溝と、
前記溝の底面及び側面を覆うように形成されたＧｅを含む第１の半導体層と、
前記第１の半導体層上に形成され、前記第１の半導体層のＧｅ含有率より低い含有率で量のＧｅを含む第２の半導体層と、
前記第２の半導体層上に形成されたＧｅを含む第３の半導体層と、
を有することを特徴とする半導体装置。
【請求項２】
前記第３の半導体層のＧｅ含有率が、前記第２の半導体層のＧｅ含有率よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の半導体層のＧｅ含有率が、２５％乃至３５％であることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第１乃至第３の半導体層が、ＳｉＧｅ層であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側であって、前記シリコン基板の表面に形成された溝と、
前記溝の底面及び側面を覆うように形成されたＣを含む第１の半導体層と、
前記第１の半導体層上に形成され、前記第１の半導体層のＣ含有率より低い含有率でＣを含む第２の半導体層と、
前記第２の半導体層上に形成されたＣを含む第３の半導体層と、
を有することを特徴とする半導体装置。
【請求項６】
前記第３の半導体層のＣ含有率が、前記第２の半導体層のＣ含有率よりも高いことを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１の半導体層のＣ含有率が、１％乃至２．５％であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記第１乃至第３の半導体層が、ＳｉＣ層であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側であって、前記シリコン基板の表面に溝を形成する工程と、
前記溝の底面及び側面を覆うようにＧｅを含む第１の半導体層を形成する工程と、
前記第１の半導体層上に、前記第１の半導体層のＧｅの含有率より低い含有率でＧｅを含む第２の半導体層を形成する工程と
前記第２の半導体層上に、Ｇｅを含む第３の半導体層を順に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側であって、前記シリコン基板の表面に溝を形成する工程と、
前記溝の底面及び側面を覆うようにＣを含む第１の半導体層を形成する工程と、
前記第１の半導体層上に、前記第１の半導体層のＣの含有率より低い含有率でＣを含む第２の半導体層を形成する工程と
前記第２の半導体層上に、Ｃを含む第３の半導体層を順に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
また、携帯電話等の高速通信が行われる機器に用いることができる。図１１に携帯電話機の一例を示す。この携帯電話機１２０には、外部と電波の送受信を行うアンテナ１２１、外部に音声を出力するスピーカ１２５、及び外部から音声を入力するマイク１２６が設けられている。また、アンテナ１２１の入出力信号とスピーカ１２５及びマイク１２６の出入力信号との変換等を行う送受信処理部１２２、この制御を行う制御部１２３、及び制御部１２３が実行するプログラム等を記憶したメモリ１２４が設けられている。更に、動作状態等を表示する表示部１２７、及びユーザが操作するテンキー等の操作部１２８が設けられている。このような携帯電話機１２０では、制御部１２３が高周波ＬＳＩから構成される。そして、この高周波ＬＳＩに第１の実施形態、第２の実施形態のＭＯＳトランジスタが含まれている。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側であって、前記シリコン基板の表面に形成された溝と、
前記溝の底面及び側面を覆うように形成されたＧｅを含む第１の半導体層と、
前記第１の半導体層上に形成され、前記第１の半導体層のＧｅ含有率より低い含有率で量のＧｅを含む第２の半導体層と、
前記第２の半導体層上に形成されたＧｅを含む第３の半導体層と、
を有することを特徴とする半導体装置。
（付記２）
前記第３の半導体層のＧｅ含有率が、前記第２の半導体層のＧｅ含有率よりも高いことを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１の半導体層のＧｅ含有率が、２５％乃至３５％であることを特徴とする付記２に記載の半導体装置。
（付記４）
前記第２の半導体層のＧｅ含有率が、２０％以下であることを特徴とする付記２に記載の半導体装置。
（付記５）
前記第３の半導体層の表面は、前記シリコン基板と前記ゲート絶縁膜との界面と同一の高さ又は該界面よりも上方に位置することを特徴とする付記２に記載の半導体装置。
（付記６）
前記第１乃至第３の半導体層が、ＳｉＧｅ層であることを特徴とする付記３に記載の半導体装置。
（付記７）
前記第１の半導体層の膜厚が、３０ｎｍ以下であることを特徴とする付記６に記載の半導体装置。
（付記８）
前記第１乃至３の半導体層に不純物が導入されており、前記第１及び第３の半導体層の不純物濃度が、前記第２の半導体層の不純物濃度よりも高いことを特徴とする付記１に記載の半導体装置。
（付記９）
前記第２の半導体層の不純物濃度が、５×１０20ｃｍ-3〜１×１０21ｃｍ-3であることを特徴とする付記８に記載の半導体装置。
（付記１０）
シリコン基板と、
前記シリコン基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極の両側であって、前記シリコン基板の表面に形成された溝と、
前記溝の底面及び側面を覆うように形成されたＣを含む第１の半導体層と、
前記第１の半導体層上に形成され、前記第１の半導体層のＣ含有率より低い含有率でＣを含む第２の半導体層と、
前記第２の半導体層上に形成されたＣを含む第３の半導体層と、
を有することを特徴とする半導体装置。
（付記１１）
前記第３の半導体層のＣ含有率が、前記第２の半導体層のＣ含有率よりも高いことを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第１の半導体層のＣ含有率が、１％乃至２．５％であることを特徴とする付記１１に記載の半導体装置。
（付記１３）
前記第２の半導体層のＣ含有率が、１％以下であることを特徴とする付記１１に記載の半導体装置。
（付記１４）
前記第３の半導体層の表面は、前記シリコン基板と前記ゲート絶縁膜との界面と同一の高さ又は該界面よりも上方に位置することを特徴とする付記１１に記載の半導体装置。
（付記１５）
前記第１乃至第３の半導体層が、ＳｉＣ層であることを特徴とする付記１２に記載の半導体装置。
（付記１６）
前記第１の半導体層の膜厚が、３０ｎｍ以下であることを特徴とする付記１５に記載の半導体装置。
（付記１７）
前記第１乃至３の半導体層に不純物が導入されており、前記第１及び第３の半導体層の不純物濃度が、前記第２の半導体層の不純物濃度よりも高いことを特徴とする付記１０に記載の半導体装置。
（付記１８）
前記第２の半導体層の不純物濃度が、５×１０20ｃｍ-3〜１×１０21ｃｍ-3であることを特徴とする付記１７に記載の半導体装置。
（付記１９）
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側であって、前記シリコン基板の表面に溝を形成する工程と、
前記溝の底面及び側面を覆うようにＧｅを含む第１の半導体層を形成する工程と、
前記第１の半導体層上に、前記第１の半導体層のＧｅの含有率より低い含有率でＧｅを含む第２の半導体層を形成する工程と
前記第２の半導体層上に、Ｇｅを含む第３の半導体層を順に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２０）
シリコン基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極の両側であって、前記シリコン基板の表面に溝を形成する工程と、
前記溝の底面及び側面を覆うようにＣを含む第１の半導体層を形成する工程と、
前記第１の半導体層上に、前記第１の半導体層のＣの含有率より低い含有率でＣを含む第２の半導体層を形成する工程と
前記第２の半導体層上に、Ｃを含む第３の半導体層を順に形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【国際調査報告】
2009093328.tif 000031
2009093328.tif 000032
2009093328.tif 000033