(57)【要約】  はんだや導電性接着剤などの接合材料を用いた実装工程を必要とすることなくチップ型電子部品を実装できるようにして、チップ型電子部品が搭載されたセラミック電子部品を効率よく製造することを可能にする。  表面導体２１を備えた基材層２０と、ビアホール導体１０ａを備えた拘束層３１とを具備する未焼成積層体３２上に、チップ型電子部品（積層セラミックコンデンサ）１１を、端子電極１３がビアホール導体１０ａと接するように搭載し、その状態で未焼成積層体を焼成することにより、基材層の表面導体とビアホール導体、および、チップ型電子部品の端子電極とビアホール導体が、それぞれ焼結により固着し、表面導体と端子電極とが、ビアホール導体を介して電気的に接続された状態となるようにする。
2009087839.tif 000002
【特許請求の範囲】
【請求項１】
表面導体を備え、セラミック粉末とガラス材料とを含有する基材層と、
前記基材層の少なくとも一方主面に接するように配置され、かつ、低酸素雰囲気で焼成した場合には焼失しないが、前記低酸素雰囲気よりも酸素分圧を高くして焼成した場合には焼失する焼失材料を主たる成分として含有し、さらに前記表面導体と接続されるビアホール導体を備えた拘束層と、
を具備する未焼成積層体を作製する積層体作製工程と、
前記拘束層上にチップ型電子部品を、その端子電極が前記ビアホール導体と接するように搭載するチップ型電子部品搭載工程と、
前記基材層の表面導体と前記ビアホール導体、および、前記チップ型電子部品の端子電極と前記ビアホール導体が、それぞれ焼結により固着し、前記表面導体と前記端子電極とが、前記ビアホール導体を介して電気的に接続された状態となるように、前記未焼成積層体を焼成する焼成工程とを備え、
前記焼成工程は、
前記低酸素雰囲気において前記未焼成積層体を焼成し、前記拘束層を構成する前記焼失材料を焼失させることなく、前記基材層を焼結させる第１焼成工程と、
前記第１焼成工程より酸素分圧の高い条件で焼成を行い、前記拘束層を構成する前記焼失材料を焼失させる第２焼成工程とを含むこと
を特徴とする、セラミック電子部品の製造方法。
【請求項２】
前記積層体作製工程において、前記拘束層表面の前記チップ型電子部品が搭載される領域であって、前記ビアホール導体が含まれる領域に凹部を形成することを特徴とする、請求項１記載のセラミック電子部品の製造方法。
【請求項３】
前記基材層の表面の、前記拘束層の前記凹部が形成された領域の裏面側と接する領域にも凹部を形成することを特徴とする、請求項２記載のセラミック電子部品の製造方法。
【請求項４】
前記積層体作製工程において、前記拘束層の上面側から前記チップ型電子部品に対応する大きさの凸部を有する金型を圧着することにより、前記凹部を形成することを特徴とする、請求項２または３のいずれかに記載のセラミック電子部品の製造方法。
【請求項５】
前記第１焼成工程において、前記基材層に含まれる前記ガラス材料が前記拘束層に浸透するように焼成を行うことを特徴とする、請求項１〜４のいずれかに記載のセラミック電子部品の製造方法。
【請求項６】
前記焼失材料がカーボン粉末であることを特徴とする、請求項１〜５のいずれかに記載のセラミック電子部品の製造方法。
【請求項７】
前記基材層がバインダを含み、かつ、
前記焼成工程における前記第１焼成工程の前に前記基材層に含まれる前記バインダを除去する脱バインダ工程を備え、
前記脱バインダ工程は、酸素含有雰囲気中で、かつ、前記焼失材料が焼失しない温度で実施されること
を特徴とする、請求項１〜６のいずれかに記載のセラミック電子部品の製造方法。
【請求項８】
前記積層体作製工程において、前記拘束層は、前記焼失材料を主たる成分として含むシートを、前記基材層の少なくとも一方主面に接するように配置することにより形成されていることを特徴とする、請求項１〜７のいずれかに記載のセラミック電子部品の製造方法。
【請求項９】
前記積層体作製工程において、前記拘束層は、前記焼失材料を主たる成分として含むペーストを、前記基材層の少なくとも一方主面に塗布することにより形成されていることを特徴とする、請求項１〜８のいずれかに記載のセラミック電子部品の製造方法。
【請求項１０】
表面導体を有するセラミック成形体上に、端子電極を有するチップ型電子部品が搭載され、
前記セラミック成形体の表面導体と前記チップ型電子部品の端子電極とは、接続用導体を介して電気的に接続されており、かつ、
前記セラミック成形体の表面導体と前記接続用導体、および、前記チップ型電子部品の端子電極と前記接続用導体とは、焼結によって固着していること
を特徴とするセラミック電子部品。
【請求項１１】
前記セラミック成形体の表面に凹部が形成されており、前記凹部に前記チップ型電子部品が配設されていることを特徴とする請求項１０記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック成形体上にチップ型電子部品を搭載したセラミック電子部品の製造方法およびセラミック成形体上にチップ型電子部品を搭載したセラミック電子部品に関する。
【背景技術】
【０００２】
セラミック基板に電子部品を実装する場合には、通常、例えば図１０に示すように、焼成済みのセラミック基板５１の表面導体部５２にソルダーペースト５３を塗布し、この表面導体部５２上にチップ型電子部品５４をマウンターによって搭載した後、チップ型電子部品５４が搭載されたセラミック基板５１にリフロー処理を施すことによって、チップ型電子部品５４の端子電極５５をセラミック基板５１上の表面導体部５２に、はんだを介して接合・固定するようにしている（特許文献１参照）。【０００３】
しかしながら、従来のセラミック基板の製造方法においてははんだを介した電子部品の実装が行われているため、例えばはんだリフロー工程などが必要になり、工程が複雑化するという問題点がある。【０００４】
また、はんだ実装には、はんだの流れ込みにより、隣接する電極間で短絡不良が生じる、いわゆるはんだフラッシュの問題がある。
このような見地から、チップ型電子部品が搭載されたセラミック電子部品を製造するにあたって、さらに効率がよく、信頼性の高いセラミック電子部品の製造方法が求められているのが実情である。
【特許文献１】特開昭６１−２６３２９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記課題を解決するためになされたものであり、はんだや導電性接着剤などの接合材料を用いた実装工程を必要とすることなく、表面導体上にチップ型電子部品を効率よく確実に実装することが可能なセラミック電子部品の製造方法および、はんだや導電性接着剤などの接合材料を使用することなく、その表面にチップ型電子部品が実装された信頼性の高いセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本願請求項１のセラミック電子部品の製造方法は、
表面導体を備え、セラミック粉末とガラス材料とを含有する基材層と、
前記基材層の少なくとも一方主面に接するように配置され、かつ、低酸素雰囲気で焼成した場合には焼失しないが、前記低酸素雰囲気よりも酸素分圧を高くして焼成した場合には焼失する焼失材料を主たる成分として含有し、さらに前記表面導体と接続されるビアホール導体を備えた拘束層と、
を具備する未焼成積層体を作製する積層体作製工程と、
前記拘束層上にチップ型電子部品を、その端子電極が前記ビアホール導体と接するように搭載するチップ型電子部品搭載工程と、
前記基材層の表面導体と前記ビアホール導体、および、前記チップ型電子部品の端子電極と前記ビアホール導体が、それぞれ焼結により固着し、前記表面導体と前記端子電極とが、前記ビアホール導体を介して電気的に接続された状態となるように、前記未焼成積層体を焼成する焼成工程とを備え、
前記焼成工程は、
前記低酸素雰囲気において前記未焼成積層体を焼成し、前記拘束層を構成する前記焼失材料を焼失させることなく、前記基材層を焼結させる第１焼成工程と、
前記第１焼成工程より酸素分圧の高い条件で焼成を行い、前記拘束層を構成する前記焼失材料を焼失させる第２焼成工程とを含むこと
を特徴としている。【０００７】
また、請求項２のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層表面の前記チップ型電子部品が搭載される領域であって、前記ビアホール導体が含まれる領域に凹部を形成することを特徴としている。【０００８】
また、請求項３のセラミック電子部品の製造方法は、前記基材層の表面の、前記拘束層の前記凹部が形成された領域の裏面側と接する領域にも凹部を形成することを特徴としている。【０００９】
また、請求項４のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層の上面側から前記チップ型電子部品に対応する大きさの凸部を有する金型を圧着することにより、前記凹部を形成することを特徴としている。【００１０】
また、請求項５のセラミック電子部品の製造方法は、前記第１焼成工程において、前記基材層に含まれる前記ガラス材料が前記拘束層に浸透するように焼成を行うことを特徴としている。【００１１】
また、請求項６のセラミック電子部品の製造方法は、前記焼失材料がカーボン粉末であることを特徴としている。【００１２】
また、請求項７のセラミック電子部品の製造方法は、
前記基材層がバインダを含み、かつ、
前記焼成工程における前記第１焼成工程の前に前記基材層に含まれる前記バインダを除去する脱バインダ工程を備え、
前記脱バインダ工程は、酸素含有雰囲気中で、かつ、前記焼失材料が焼失しない温度で実施されること
を特徴としている。【００１３】
また、請求項８のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層は、前記焼失材料を主たる成分として含むシートを、前記基材層の少なくとも一方主面に接するように配置することにより形成されていることを特徴としている。【００１４】
また、請求項９のセラミック電子部品の製造方法は、前記積層体作製工程において、前記拘束層は、前記焼失材料を主たる成分として含むペーストを、前記基材層の少なくとも一方主面に塗布することにより形成されていることを特徴としている。【００１５】
また、本発明（請求項１０）のセラミック電子部品は、
表面導体を有するセラミック成形体上に、端子電極を有するチップ型電子部品が搭載され、
前記セラミック成形体の表面導体と前記チップ型電子部品の端子電極とは、接続用導体を介して電気的に接続されており、かつ、
前記セラミック成形体の表面導体と前記接続用導体、および、前記チップ型電子部品の端子電極と前記接続用導体とは、焼結によって固着していること
を特徴としている。【００１６】
また、請求項１１のセラミック電子部品は、前記セラミック成形体の表面に凹部が形成されており、前記凹部に前記チップ型電子部品が配設されていることを特徴としている。
【発明の効果】
【００１７】
本発明のセラミック電子部品の製造方法においては、表面導体を備えた基材層と、ビアホール導体を備えた拘束層とを具備する未焼成積層体上に、チップ型電子部品を、端子電極がビアホール導体と接するように搭載し、その状態で未焼成積層体を焼成するようにしているので、焼成工程で、基材層の表面導体とビアホール導体、および、チップ型電子部品の端子電極とビアホール導体が、それぞれ焼結により固着し、表面導体と端子電極とが、ビアホール導体を介して電気的に接続された状態とすることが可能になる。
その結果、従来のようにはんだを用いた実装を行うことが不要になり、製造工程を簡略化することができる。また、はんだを用いることが不要になるため、はんだフラッシュの発生を防止することができる。【００１８】
また、基材層とチップ型電子部品との間に拘束層を介在させた状態で焼成を行うようにしているため、第１焼成工程における、基材層の平面方向の収縮が抑制されるとともに、基材層の収縮の影響が直接チップ型電子部品に伝わらないため、チップ型電子部品およびセラミック成形体（焼結後の基材層）にクラックが発生することを防止できる。【００１９】
また、チップ型電子部品が、直接基材層（セラミック成形体）に接しない状態で焼成が行われるため、チップ型電子部品とセラミック成形体の間の、熱膨張係数の差の影響が小さく、この点でも、チップ型電子部品およびセラミック成形体にクラックなどが発生するおそれを低減することができる。【００２０】
また、請求項２のセラミック電子部品の製造方法のように、拘束層表面のチップ型電子部品が搭載される領域であって、ビアホール導体の配設された領域に凹部を形成するようにした場合、製品全体としての低背化、薄型化に寄与することができる。
また、拘束層の、チップ型電子部品の搭載される領域にのみ凹部が形成されるだけで、他の部分では拘束層の厚みが確保されるため、拘束層に十分な拘束力を発揮させることが可能になり、平面方向の収縮を抑制して、寸法精度の高いセラミック電子部品を製造することができる。【００２１】
また、請求項３のセラミック電子部品の製造方法のように、基材層の表面の、拘束層の前記凹部が形成された領域の裏面側と接する領域にも凹部を形成するようにした場合、全体としての凹部の深さを大きくとることが可能になり、それだけ、製品の薄型化、低背化を促進することが可能になる。【００２２】
また、請求項４のセラミック電子部品の製造方法のように、拘束層上面からチップ型電子部品に対応する大きさの凸部を有する金型を圧着して凹部を形成するようにした場合、拘束層または、拘束層と基材層の両方に、凹部を容易かつ確実に形成することが可能になり本発明をより実効あらしめることができる。【００２３】
また、請求項５のセラミック電子部品の製造方法の場合、第１焼成工程において、基材層に含まれるガラス材料が拘束層に浸透し、浸透層が形成される。そして、この浸透層を介して拘束層と基材層とが強く接合され、浸透層により第１焼成工程における基材層の平面方向の収縮が確実に抑制、防止される。
なお、拘束力をより確実に得るためには、基材層のガラス材料が確実に拘束層に浸透することが望ましく、そのためには、拘束層は基材層に密着するように配設することが望ましい。【００２４】
また、請求項６のセラミック電子部品の製造方法のように、焼失材料としてカーボン粉末を用いた場合、カーボン粉末は、第１焼成工程で、低酸素分圧雰囲気において焼成した場合、燃焼せず、しかも収縮もしないため、基材層の焼成収縮を抑制する機能を十分に発揮する。また、第２焼成工程で、酸素分圧の高い条件で焼成を行った場合は、燃焼して焼失する。そのため、第２焼成工程の終了後に拘束層を除去するための工程を必要とすることなく、拘束焼成の工程を経て、寸法精度の高い、セラミック基板をはじめとする種々のセラミック電子部品を効率よく作製することが可能になり、本発明をより実効あらしめることができる。【００２５】
なお、カーボン粉末としては、粒径が０．１〜１００μmの範囲のものを用いることが望ましい。これは、粒径が１００μm以下の場合、大きな拘束力を得ることが可能で、また、粒径が０．１μm以上になると、第２焼成工程において焼失しやすくなることによる。【００２６】
また、請求項７のセラミック電子部品の製造方法では、第１焼成工程の前に脱バインダ工程が、酸素含有雰囲気中で、かつ、焼失材料が焼失しない温度で実施されることから、基材層に含まれるバインダを脱バインダ工程で確実に除去して、その後の拘束焼成を行う第１焼成工程、および、焼失材料を焼失させる第２焼成工程を、円滑に実施することが可能になる。
なお、脱バインダ工程を行う場合の酸素含有雰囲気とは、大気雰囲気や、不活性ガスに大気を導入した雰囲気などが例示されるが、通常は、大気雰囲気のような、酸素分圧の高い条件下で実施する方が効率よく脱バインダを行うことができる。【００２７】
また、本発明においては、拘束層を形成する方法として、請求項８のように、焼失材料を含むシートを予め作製しておき、基材層の少なくとも一方主面に接するように配置する方法や、請求項９のように、焼失材料を含むペーストを、基材層の少なくとも一方主面に塗布する方法などが挙げられる。【００２８】
また、本発明（請求項１０）のセラミック電子部品は、表面導体を有するセラミック成形体上に、端子電極を有するチップ型電子部品が搭載され、セラミック成形体の表面導体と接続用導体、および、チップ型電子部品の端子電極と接続用導体とが、焼結によって固着した構造を有しており、はんだや導電接着剤などを介することなく、セラミック成形体の表面導体と、チップ型電子部品の端子電極とが、接続用導体を介して電気的に接続されており、はんだを用いていないため、はんだフラッシュの問題を回避することができる。なお、この請求項１０のセラミック電子部品は上記請求項１の発明にかかる製造方法により効率よく製造することができる。【００２９】
また、請求項１１のセラミック電子部品は、セラミック成形体の表面に形成された凹部にチップ型電子部品が配設されており、全体として薄型化、低背化が図られ、かつはんだフラッシュのない信頼性の高いセラミック電子部品を提供することができる。
なお、この請求項１１のセラミック電子部品は上記請求項３などの発明にかかる製造方法により効率よく製造することができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施例（実施例１）にかかる多層セラミック基板を示す図である。
【図２】図１のセラミック基板を製造する工程で作製した、拘束層を備えた未焼成積層体を示す図である。
【図３】図２の未焼成積層体にチップ型電子部品として積層セラミックコンデンサを搭載した状態を示す図である。
【図４】本発明の他の実施例（実施例２）にかかる多層セラミック基板を示す図である。
【図５】図４のセラミック基板を製造する工程で作製した、拘束層を備えた未焼成積層体を示す図である。
【図６】本発明の実施例２にかかる多層セラミック基板の製造方法の一工程において、金型を用いて未焼成積層体をプレス加工している状態を示す図である。
【図７】本発明の実施例２にかかる多層セラミック基板の製造方法の一工程において、金型を用いて未焼成積層体をプレス加工した後の状態を示す図である。
【図８】図７の未焼成積層体にチップ型電子部品として積層セラミックコンデンサを搭載した状態を示す図である。
【図９】実施例２のセラミック多層基板の変形例を示す図である。
【図１０】従来の電子部品のセラミック基板への搭載方法を説明する図である。
【符号の説明】
【００３１】
１            絶縁性セラミック層
１ａ          基板用セラミックグリーンシート
２            導体部
３ａ，３ｂ    実装電子部品
１０          接続導体
１０ａ        接続導体用ビアホール導体
１１          積層セラミックコンデンサ（チップ型電子部品）
１２          貫通孔
１３          端子電極
１５          金型
１６          凸部
２１          表面導体（外部導体）
２１ａ        未焼結の外部導体
２２          層間導体（内部導体）
２２ａ        未焼結の内部導体
２３          ビアホール導体（層間接続用ビアホール導体）
２３ａ        未焼結のビアホール導体
３１          拘束層
３２          未焼成積層体
３３          拘束層の貫通孔（拘束層貫通孔）
４０          凹部
Ａ，Ｂ        セラミック電子部品（多層セラミック基板）
【発明を実施するための最良の形態】
【００３２】
以下に、本発明の実施例を示して、本発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００３３】
図１は、本発明の一実施例にかかるセラミック電子部品（多層セラミック基板）を示す図である。
図１に示す多層セラミック基板Ａは、表面導体２１、層間導体２２を有するセラミック成形体（この実施例１では、多層セラミック基板本体）２０上に、端子電極１３を有するチップ型電子部品１１（この実施例１では積層セラミックコンデンサ）が搭載された構造を有する多層セラミック基板である。【００３４】
多層セラミック基板本体２０は、セラミック粉末とガラス材料とを含有する低温焼結セラミック原料組成物からなる複数の絶縁性セラミック層１と、層間導体２２や表面に配設された表面導体２１などからなる導体部２とを備えている。【００３５】
絶縁性セラミック層１を構成する低温焼結セラミック組成物としては、例えば、アルミナ系のセラミック粉末と、ホウケイ酸ガラス系のガラス粉末を配合した低温焼結セラミック組成物が用いられている。【００３６】
また、導体部２は、上述の表面導体２１（外部導体）、互いに接合された複数の絶縁性セラミック層１，１の間に配設された層間導体（内部導体）２２と、層間導体２２どうし、あるいは、表面導体２１と層間導体２２とを接続するビアホール導体（層間接続用ビアホール導体）２３とから構成されている。【００３７】
表面導体２１，層間導体２２は、導電性ペースト（例えば、銀系導電性ペースト）を印刷することにより形成した表面導体パターンおよび内部導体パターンを焼成することにより形成されている。また、ビアホール導体２３は、例えば、貫通孔に導電性ペーストや導体粉末を充填し、焼成することによって形成されている。【００３８】
そして、この多層セラミック基板Ａにおいて、多層セラミック基板本体２０の表面導体２１と積層セラミックコンデンサ１１の端子電極１３とは、接続用導体１０を介して電気的に接続されており、かつ、多層セラミック基板本体２０の表面導体２１と接続用導体１０は焼結によって固着しており、また、積層セラミックコンデンサ１１の端子電極１３と接続用導体１０も、焼結によって固着している。
すなわち、この多層セラミック基板Ａにおいては、チップ型電子部品である積層セラミックコンデンサ１１は、はんだを用いることなく、焼結による固着力により、多層セラミック基板本体２０上に実装され、表面導体２１と積層セラミックコンデンサ１１の端子電極１３とは接続用導体１０を介して電気的に接続されている。【００３９】
次に、この多層セラミック基板Ａの製造方法について説明する。
(１)セラミック粉末とガラス材料とを含有する基材層の用意
多層セラミック基板本体の主要部を構成する基材層を形成するにあたり、まず、セラミック粉末とガラス材料とを混合した混合粉末に、バインダ、分散剤、可塑剤および有機溶剤などを各々適量添加し、これらを混合することにより、セラミックスラリーを作製する。
セラミック粉末としては、種々のものを用いることが可能であるが、好ましい材料の一例として、アルミナ（Ａｌ2Ｏ3）粉末が挙げられる。【００４０】
ガラス材料は、当初からガラス粉末として含有されていても、焼成工程においてガラス質を析出するものであってもよい。また、このようなガラス材料は、焼成工程の少なくとも最終段階において、結晶質を析出させ、それによって結晶化するものであってもよい。ガラス材料として、たとえば、フォルステライト、アケルマナイトまたはディオプサイトといった誘電損失の小さい結晶質を析出させ得るホウケイ酸ガラス系のガラス粉末を有利に用いることができる。【００４１】
次いで、このセラミックスラリーをドクターブレード法などの方法によってシート状に成形し、基材層用のグリーンシート（基板用セラミックグリーンシート）を作製する。
なお、より具体的には、ガラス粉末として、ＣａＯ：ｌ０〜５５重量％、ＳｉＯ2：４５〜７０重量％、Ａｌ2Ｏ3：０〜３０重量％、不純物：０〜１０重量％、Ｂ2Ｏ3：５〜２０重量％の割合で含有する組成のガラス粉末（平均粒径１．５μm）５０〜６４重量％と、セラミック粉末として、Ａｌ2Ｏ3粉末（平均粒径１．０μm）３５〜５０重量％とを混合し、この混合物を有機溶剤、可塑剤などからなる有機ビヒクル中に分散させてスラリーを調製し、このスラリーをドクターグレード法やキャスティング法でシート状に成形することにより、基板用セラミックグリーンシートを作製する。なお、セラミック粉末としてのＡｌ2Ｏ3粉末は、不純物を０〜１０重量％含有するものであってもよい。【００４２】
また、基板（基材層）は、通常、複数枚のセラミックグリーンシートを積層することにより形成されるが、一枚のセラミックグリーンシートで構成してもよい。また、基板用セラミックグリーンシートは、上述したシート成形法により形成したセラミックグリーンシートであることが好ましいが、厚膜印刷法により形成した未焼結の厚膜印刷層であってもよい。また、セラミック粉末には上述した絶縁体材料のほか、フェライトなどの磁性体材料、チタン酸バリウムなどの誘電体材料を使用することもできる。【００４３】
また、基板用セラミックグリーンシートとしては、１０５０℃以下の温度で焼結する低温焼結セラミックグリーンシートを用いることが好ましい。そして、そのためには、上述したガラス粉末として、７５０℃以下の軟化点を有するものを用いることが望ましい。
なお、この実施例１では、基板用セラミックグリーンシートとして、アルミナ系のセラミック粉末と、ホウケイ酸ガラス系のガラス粉末を主たる成分とし、焼成後の厚みが５０μｍとなる低温焼結セラミックグリーンシートを用いた。【００４４】
(２)拘束層の用意
本発明のセラミック成形体の製造方法において用いられる拘束層としては、
(ａ)基材層を構成する低温焼結セラミック材料が焼結するまでは、すなわち、低酸素雰囲気において焼成を行う第１焼成工程では、基材層の収縮を抑制する拘束層本来の機能を果たし、
(ｂ)その後の、第１焼成工程よりも酸素分圧の高い条件で焼成を行う第２焼成工程では焼失する
という２つの性質を備えていることが必要になる。そのため、低酸素雰囲気で焼成した場合には焼失しないが、酸素分圧を高くして焼成した場合には焼失する焼失材料を主たる成分として含有する拘束層を用いる。【００４５】
そして、好ましい拘束層としては、例えば、カーボン粉末を焼失材料とする拘束層を用いることができる。【００４６】
また、カーボン粉末などの焼失材料は、それを主たる成分とする拘束層が、十分な拘束力を発揮し得るような性状のもの、すなわち、第１焼成工程で収縮が生じにくい拘束層を構成できるようなものであることが望ましい。【００４７】
また、拘束層を構成する焼失材料は、第１焼成工程で焼失材料が燃焼してしまうことがないように、燃焼温度がある程度高いものであることが望ましい。焼失材料として燃焼温度の高いものを用いることにより、脱バインダ工程における加熱温度を高くして、脱バインダを確実に行うことが可能になるとともに、バインダの選択の幅を広げることが可能になる。
また、焼失材料としては、例えば、燃焼温度が６００℃以上であることが望ましい。【００４８】
また、拘束層に十分な拘束力を発揮させるためには、基材層に含まれるガラス材料が確実に拘束層に浸透し、浸透層が形成されるようにすることが好ましい。そのためには、基材層のガラス材料が確実に拘束層に浸透するように、拘束層を基材層に密着するように配設することが望ましい。例えば、拘束層用のシートを積層して拘束層を形成する場合、シートを基材層に圧着させることが望ましく、また、ペーストを塗布して拘束層を形成する場合には、印刷治具を基材層に押圧して密着させた状態でペーストを塗布することが望ましい。【００４９】
また、焼失材料としてカーボン粉末を用いる場合、粒径が０．１〜１００μmの範囲のものが望ましい。粒径が１００μm以下の場合、大きな拘束力を得ることができる。０．１μm以上の場合、第２焼成工程において焼失しやすくなる。【００５０】
また、拘束層は、第１焼成工程後の第２焼成工程で大気を導入し、酸素分圧の高い雰囲気で焼成することにより燃焼し、焼失するものであることが必要であるが、第２焼成工程で焼失しやすくするためには、拘束層は、例えば、カーボン粉末、バインダ、溶剤から形成し、その他の添加物は少なくするほうが好ましい。【００５１】
また、拘束層３１の厚みは１００μm〜２００μmであることが好ましい。これは、厚みを１００μm以上とすることにより、一層で拘束層として機能させることが可能になり、また、２００μm以下とすることにより、シート成形を容易にすることが可能になることによる。【００５２】
そして、この実施例１では、平均粒径が約３μｍのカーボン粉末を主たる成分とするペーストを用いて拘束層３１（図２）を作製し、その所定の位置に、ビアホール用の貫通孔（拘束層貫通孔）３３（図２）を形成するとともに、拘束層貫通孔３３に、Ａｇ−Ｐｄ粉末を導電成分とする導電性ペーストを充填して、図２に示すように、所定の位置に焼成後に接続導体１０（図１）となる接続導体用ビアホール導体１０ａを備えた拘束層３１を作製した。【００５３】
(３)チップ型電子部品
この実施例１では、多層セラミック基板の表面に実装されるチップ型電子部品として、積層セラミックコンデンサ１１（図１参照）を用いた。この積層セラミックコンデンサ１１は、９５０℃での焼成工程を経て得られたものであって、Ａｇ−Ｐｄ合金からなる内部電極を備え、両端に、所定の内部電極と導通する端子電極１３を有するものである。【００５４】
(４)積層体の作製
(ａ)上述のようにして作製した、セラミック粉末とガラス材料とを主たる成分とする低温焼結セラミックグリーンシート（基板用セラミックグリーンシート）１ａ（図２）に、必要に応じて、ビアホール導体２３を形成するための貫通孔１２（図２）を設け、この貫通孔１２に、導電性ペーストまたは導体粉末を充填することにより、未焼結のビアホール導体２３ａ（図２）を備えた基板用セラミックグリーンシート１ａを形成した。なお、この実施例１では、貫通孔１２にＡｇ−Ｐｄ合金を導電成分とする導電性ペーストを充填した。【００５５】
(ｂ)そして、基板用セラミックグリーンシート１ａ上に、必要に応じて、例えば、銀系導電性ペーストを印刷することにより、未焼結の外部導体２１ａ、内部導体２２ａ（図２）を形成した。【００５６】
次に、図２に示すように、接続導体用ビアホール導体を備えていない拘束層３１、および複数の基板用セラミックグリーンシート１ａ、所定の位置に接続導体用ビアホール導体１０ａを備えた拘束層３１をこの順に積層してプレスする。これによって、図２に示すような、基材層（未焼成の多層セラミック基板）２０ａの上下両側に、拘束層３１が配設された構造を有する未焼成積層体３２を作製する。【００５７】
(５)チップ型電子部品の搭載
それから、未焼成積層体３２の、上面側の拘束層３１の接続導体用ビアホール導体１０ａの露出面（上面）を含む領域に有機系スプレー接着剤を塗布し、チップ型電子部品として積層セラミックコンデンサ１１を搭載した（図３参照）。【００５８】
(６)脱バインダおよび焼成
それから、この積層セラミックコンデンサ１１を搭載した未焼成積層体３２を、大気中で室温から４００℃までを１℃／ｍｉｎの昇温速度で昇温し、１時間保持して脱バインダを行った。
その後、窒素を導入して酸素分圧１０-5atmの条件、すなわち、基材層（未焼成の多層セラミック基板本体）２０ａを構成する基板用セラミックグリーンシート１ａに含まれる低温焼結セラミック材料は焼結するが、拘束層３１を構成する焼失材料は焼失せず、拘束層３１が基材層（多層セラミック基板）２０の平面方向の収縮を抑制する機能を果たすような低酸素雰囲気下において、４００℃から８７０℃までを１℃／ｍｉｎの昇温速度で昇温し、８７０℃に１０分間保持した（第１焼成工程）。
それから、大気を導入して、常圧下で、酸素分圧０．２１atmの条件、すなわち、第１焼成工程より酸素分圧が高く、拘束層３１を構成する焼失材料が焼失するような雰囲気下で、１０分間保持して（第２焼成工程）、拘束層３１を焼失させた。
これにより、図１に示すような構造を有するセラミック電子部品（多層セラミック基板）Ａが得られる。【００５９】
なお、焼成工程に先立つ、脱バインダ工程は、通常、大気中で室温からバインダの分解または燃焼温度まで昇温し、一定時間保持することにより行うことができる。
例えば、大気中で、室温から４００℃に昇温し、６０分間保持することにより脱バインダを行うことができる。【００６０】
なお、本発明のセラミック電子部品の製造方法において、脱バインダ工程は、大気中などの酸素分圧の高い雰囲気中で行うことが、高い効率を得る上で望ましい。ただし、大気よりも酸素分圧が低い条件下でも脱バインダを行うことが可能であり、場合によっては、大気よりもかなり酸素分圧の低い低酸素雰囲気で行うことも可能である。【００６１】
また、焼成工程での条件に関し、第１焼成工程では、例えば、脱バインダ工程後に窒素を導入し、低酸素雰囲気として行うことが望ましい。なお、本発明において、第１焼成工程における低酸素雰囲気とは大気よりも酸素分圧が低い雰囲気を指すが、特に酸素分圧を１０-3〜１０-6atmとした場合、拘束層が焼失することなく、確実に基材層を拘束することができるため好ましい。
また、第１焼成工程の終了後の第２焼成工程では、空気を導入し、焼成を行うことが望ましい。例えば、第１焼成工程における温度〜室温の条件で、１０分間程度焼成することにより、効率よく拘束層を焼失させることができる。【００６２】
なお、第１焼成工程と、第２焼成工程は、異なる焼成温度で実施してもよいが、各焼成工程における焼成温度を同じとすることも可能である。また、第１焼成工程と、第２焼成工程とは連続して行ってもよく、また、第１焼成工程を行った後、一旦炉から取り出し、再度炉に入れて第２焼成工程を行ってもよい。【００６３】
上述のように、この実施例１の方法によれば、リフローなどのはんだ付け工程を必要とすることなく、積層セラミックコンデンサ（チップ型電子部品）１１が多層セラミック基板本体（セラミック成形体）２０に搭載された構造を有する多層セラミック基板Ａを効率よく製造することができる。【００６４】
また、この実施例１の多層セラミック基板Ａにおいては、多層セラミック基板本体２０の表面導体２１と接続導体１０、および、積層セラミックコンデンサ１１の端子電極１３と接続導体１０とが、焼結によって固着した構造を有しており、はんだを介することなく、積層セラミックコンデンサ１１が多層セラミック基板本体２０上に搭載されていることから、はんだフラッシュの問題が発生する余地がない。【００６５】
また、基材層（多層セラミック基板本体）２０ａとチップ型電子部品である積層セラミックコンデンサ１１との間に拘束層３１を介在させた状態で焼成を行うようにしているため、第１焼成工程における、基材層（多層セラミック基板本体）２０ａの平面方向の収縮が抑制されるとともに、基材層２０の収縮の影響が直接積層セラミックコンデンサ１１に伝わらないため、多層セラミック基板本体２０および積層セラミックコンデンサ１１にクラックが発生することを防止できる。【００６６】
また、積層セラミックコンデンサ１１が、直接多層セラミック基板本体２０に接しない状態で焼成が行われるため、熱膨張係数の差の影響が小さく、この点でも、多層セラミック基板本体２０および積層セラミックコンデンサ１１にクラックが発生するおそれを低減することができる。【００６７】
さらに、拘束層３１を構成する焼失材料は、第２焼成工程で、第１焼成工程より酸素分圧の高い条件で焼成を行うことにより焼失するので、従来の焼失しない材料からなる拘束層を用いて拘束焼成を行う場合のように、焼成工程の終了後に、拘束層をウエットブラストなどの物理的、機械的処理により除去する工程が不要になり、製造工程を簡略化することが可能になる。また、上記従来の拘束層を用いた拘束焼成の場合のように、拘束層を除去する工程で被焼成体に割れや欠けなどが発生することを防止することができる。【００６８】
また、拘束層は焼失するので、チップ型電子部品である積層セラミックコンデンサ１１と多層セラミック基板本体２０の間に拘束層が残留したりするようなことがなく、それによる不具合などが生じることを防止できる。
したがって、本発明によれば、複雑な製造工程を必要とすることなく、寸法精度の高いセラミック電子部品を、歩留まりよく製造することができる。
【実施例２】
【００６９】
図４は本発明の他の実施例にかかるセラミック電子部品（多層セラミック基板Ｂ）を示す断面図、図５〜図８はその製造方法を示す図である。
図４〜図８において、図１〜３と同一符号を付した部分は、同一部分または相当する部分を示している。【００７０】
この多層セラミック基板Ｂにおいては、セラミック成形体である多層セラミック基板本体２０の表面に凹部４０が形成されており、この凹部４０にチップ型電子部品である積層セラミックコンデンサ１１が配設されている。
詳しく説明すると、このセラミック電子部品Ｂにおいては、多層セラミック基板本体２０の上面の、積層セラミックコンデンサ１１が搭載される領域、すなわち、積層セラミックコンデンサ１１の端子電極１３と接続する表面導体２１が配設された領域の少なくとも一部を含む領域に凹部４０が形成されており、多層セラミック基板本体２０の凹部４０内にその一部が位置する表面導体２１と積層セラミックコンデンサ１１の端子電極１３とは、接続導体１０を介して電気的に接続されている。【００７１】
そして、多層セラミック基板本体２０の表面導体２１と接続導体１０は焼結によって固着しており、また、積層セラミックコンデンサ１１の端子電極１３と接続導体１０も、焼結によって固着している。【００７２】
なお、図４では、多層セラミック基板本体２０の内部の構成について、図示を省略しているが、その構成は、上記実施例１の場合と同様であり、さらにその他の部分の構成についても、上記実施例１の場合と同様である。【００７３】
この実施例２の多層セラミック基板Ｂのように、多層セラミック基板本体２０の表面に凹部４０を形成し、この凹部４０に積層セラミックコンデンサ１１を配設するようにした場合、上記実施例１の多層セラミック基板Ａの場合に得られる効果に加えて、接続導体１０の高さが同じ場合、凹部４０の深さ分だけ、製品全体としての低背化を図ることが可能になる。【００７４】
次に、この実施例２の積層セラミックコンデンサの製造方法について説明する。
接続導体用ビアホール導体を備えていない拘束層３１、および上記実施例１で用いたものと同じ複数の基板用セラミックグリーンシート１ａ、所定の位置に接続導体用ビアホール導体１０ａを備えた拘束層３１をこの順に積層してプレスする。これによって、図５に示すような、基材層（未焼成の多層セラミック基板）２０ａの上下両側に、拘束層３１が配設された構造を有する未焼成積層体３２を作製する。【００７５】
それから、図６に示すように、搭載する積層セラミックコンデンサ１１とほぼ同じ寸法の凸部１６を有する金型１５を用いてプレスを行い、未焼成積層体３２の表面に、図７に示すように、積層セラミックコンデンサ１１にほぼ対応する寸法形状の凹部４０を形成する。なお、凹部４０は、上側の拘束層３１と、該拘束層３１の下面と接する基材層（未焼成の多層セラミック基板）２０ａの両方にわたって形成されている。【００７６】
次に、図８に示すように、上面側の拘束層３１の凹部４０の底面に積層セラミックコンデンサを搭載した。その際、接続導体用ビアホール導体１０ａの露出面を含む領域に有機系スプレー接着剤を塗布した後、凹部４０に積層セラミックコンデンサ１１を、その端子電極１３が接続導体用ビアホール導体１０ａと接続するように固定した。【００７７】
それから、この積層セラミックコンデンサ１１を搭載した未焼成積層体３２を、大気中で室温から４００℃までを１℃／ｍｉｎの昇温速度で昇温し、１時間保持して脱バインダを行った後、窒素を導入して酸素分圧１０-5atmの条件、すなわち、基材層（未焼成の多層セラミック基板本体）２０を構成する基板用セラミックグリーンシート１ａに含まれる低温焼結セラミック材料は焼結するが、拘束層３１を構成する焼失材料は焼失せず、拘束層３１が多層セラミック基板２０の平面方向の収縮を抑制する機能を果たすような低酸素雰囲気下において、４００℃から８７０℃までを１℃／ｍｉｎの昇温速度で昇温し、８７０℃に１０分間保持した（第１焼成工程）。【００７８】
その後、大気を導入して、常圧下で、酸素分圧０．２１atmの条件、すなわち、第１焼成工程より酸素分圧が高く、拘束層３１を構成する焼失材料が焼失するような雰囲気下で、１０分間保持して（第２焼成工程）、拘束層３１を焼失させた。
これにより、図４に示すような構造を有するセラミック電子部品（多層セラミック基板）Ｂを得ることができる。【００７９】
上述のように、この実施例２の多層セラミック基板Ｂは、多層セラミック基板本体２０の表面の凹部４０に積層セラミックコンデンサ１１が配設された構造を有しているため、上記実施例１の多層セラミック基板Ａの場合に得られる効果に加えて、接続導体１０の高さが同じ場合、凹部４０の深さ分だけ、製品全体としての低背化を図ることができるという効果が得られる。【００８０】
なお、この実施例２では、搭載する積層セラミックコンデンサ１１とほぼ同じ寸法の凸部１６を有する金型１５を用いてプレスを行い、凹部４０が、上側の拘束層３１と、該拘束層３１の下面と接する基材層（未焼成の多層セラミック基板）２０ａの両方にわたって形成されるようにしたが、金型１５の凸部１６の高さや押圧力を調整することにより、図９に示すように、拘束層３１にのみ、凹部４０を形成するように構成することも可能である。【００８１】
拘束層３１にのみ凹部４０を形成するようにした場合、凹部４０の深さに対応して、接続導体の高さ方向の寸法を小さくし、凹部４０の深さに対応して製品全体としての低背化を図ることができる。
また、上記実施例１および２では、接続導体用ビアホール導体１０ａの露出面を含む領域に有機系スプレー接着剤を塗布した後、積層セラミックコンデンサ１１を搭載するようにしているため、積層セラミックコンデンサ１１が確実に所定の位置に保持された状態で焼成工程に供されることになる。したがって、積層セラミックコンデンサの搭載位置精度を確保することが可能になる。また、焼成工程で、有機系スプレー接着剤は焼失するため、焼成後のチップ型電子部品と多層セラミック基板の電気的な接続に問題が生じることもない。
なお、有機系接着剤としてスプレー式のものを用いているが、スプレー式以外の、例えば塗布するタイプのものを用いることも可能である。【００８２】
また、上記実施例１および２では、セラミック電子部品が多層セラミック基板であり、チップ型電子部品が積層セラミックコンデンサである場合を例にとって説明したが、本発明はこれに限らず、ＬＣ複合部電子部品、セラミックフィルターなど種々のセラミック電子部品に適用することが可能であり、また、チップ型電子部品も積層セラミックコンデンサに限らず、チップ型積層コイル部品、チップ抵抗など種々のチップ型電子部品である場合に適用することが可能である。【００８３】
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、基材層を構成するセラミック粉末およびガラス材料の具体的な種類や配合割合、拘束層を構成する焼失材料の具体的な種類、第１および第２の焼成工程における具体的な条件、脱バインダ工程における処理条件などに関し、発明の範囲内において、種々の応用、変形を加えることができる。
【産業上の利用可能性】
【００８４】
上述のように、本発明によれば、はんだや導電性接着剤などの接合材料を用いた実装工程を必要とすることなく、チップ型電子部品を効率よく確実に実装することが可能になり、チップ型電子部品が搭載されたセラミック電子部品を効率よく製造することが可能になる。
したがって、本発明は、チップ型電子部品が搭載された構造を有し、焼成工程を経て製造される
【図１】
2009087839.tif 000003
【図２】
2009087839.tif 000004
【図３】
2009087839.tif 000005
【図４】
2009087839.tif 000006
【図５】
2009087839.tif 000007
【図６】
2009087839.tif 000008
【図７】
2009087839.tif 000009
【図８】
2009087839.tif 000010
【図９】
2009087839.tif 000011
【図１０】
2009087839.tif 000012
【国際調査報告】
2009087839.tif 000013
2009087839.tif 000014
2009087839.tif 000015
2009087839.tif 000016