(57)【要約】  例えば１サイクルコントローラ（ＯＣ）用の線形トランスコンダクタ（ＬＴ）は、ｉ）非反転入力（＋）及び反転入力（−）と、ＤＣ電圧（ＶＢＡＴ）に接続されるようになっている電源入力と、出力（ＯＯ）とを有するオペアンプ（ＯＡ）と、ｉｉ）トランスコンダクタの非反転入力（Ｖｉｎ＋）を形成し且つ第１の電圧（ＶＸ）に接続されるようになっている第１の端子と、上記オペアンプの反転入力（−）に接続される第２の端子とを備える分圧手段と、ｉｉｉ）第２の電圧に接続されるようになっているトランスコンダクタの反転入力（Ｖｉｎ−）を形成する第１の端子と、上記オペアンプの非反転入力（＋）に接続される第２の端子とを備えるレジスタ（Ｒ３）と、ｉｖ）互いに接続されるとともに上記オペアンプの電源入力に接続されるそれぞれのソースと、上記オペアンプの出力（ＯＯ）に接続されるそれぞれのコモンゲートと、それぞれのドレインとを有する第１（Ｔ１）及び第２（Ｔ２）の整合（ｍａｔｃｈｅｄ）トランジスタであって、上記第１のトランジスタ（Ｔ１）のドレインは、上記オペアンプの非反転入力（＋）に接続され、上記第２のトランジスタ（Ｔ２）のドレインは、トランスコンダクタ出力を形成する、第１（Ｔ１）及び第２（Ｔ２）の整合トランジスタと、を備える。
2009505600.tif 000002
【特許請求の範囲】
【請求項１】
集積回路用の線形トランスコンダクタ（ＬＴ）において、
非反転入力（＋）及び反転入力（−）と、ＤＣ電圧（ＶＢＡＴ）に接続されるようになっている電源入力と、出力（ＯＯ）とを有するオペアンプ（ＯＡ）と、
トランスコンダクタの非反転入力（Ｖｉｎ＋）を形成し且つ第１の電圧（ＶＸ）に接続されるようになっている第１の端子と、前記オペアンプの反転入力（−）に接続される第２の端子とを備える分圧手段と、
第２の電圧に接続されるようになっているトランスコンダクタの反転入力（Ｖｉｎ−）を形成する第１の端子と、前記オペアンプの非反転入力（＋）に接続される第２の端子とを備えるレジスタ（Ｒ３）と、
互いに接続されるとともに前記オペアンプの電源入力に接続されるそれぞれのソースと、前記オペアンプの出力（ＯＯ）に接続されるそれぞれのコモンゲートと、それぞれのドレインとを有する第１（Ｔ１）及び第２（Ｔ２）の整合（ｍａｔｃｈｅｄ）トランジスタであって、前記第１のトランジスタ（Ｔ１）のドレインは、前記オペアンプの非反転入力（＋）に接続され、前記第２のトランジスタ（Ｔ２）のドレインは、前記第１の電圧（ＶＸ）を表す出力電流（ＩＯ）を供給するためのトランスコンダクタ出力を形成する、第１（Ｔ１）及び第２（Ｔ２）の整合トランジスタと、
を備えることを特徴とする線形トランスコンダクタ。
【請求項２】
前記分圧手段が、ｉ）分圧手段の第１の端子を形成する第１の端子と、分圧手段の第２の端子を形成する第２の端子とを備える第１のレジスタ（Ｒ１）と、ｉｉ）グランドに接続される第１の端子と、前記第１のレジスタ（Ｒ１）の第２の端子に接続される第２の端子とを備える第２のレジスタ（Ｒ２）と、を備えることを特徴とする請求項１に記載の線形トランスコンダクタ。
【請求項３】
前記第１（Ｔ１）及び第２（Ｔ２）の整合トランジスタは、ｐＭＯＳ型からなることを特徴とする請求項１又は２に記載の線形トランスコンダクタ。
【請求項４】
前記第１（Ｔ１）及び第２（Ｔ２）の整合トランジスタの前記それぞれのゲートは、単一のコモンゲートの一部であることを特徴とする請求項１乃至３のいずれか一項に記載の線形トランスコンダクタ。
【請求項５】
前記オペアンプ（ＯＡ）は、一対の差動ｐＭＯＳトランジスタを備える入力段を備えることを特徴とする請求項１乃至４のいずれか一項に記載の線形トランスコンダクタ。
【請求項６】
ｉ）第１の電圧（ＶＸ）に接続されるようになっている第１の積分器入力を形成する非反転入力（Ｖｉｎ＋）と、ｉｉ）第２の電圧に接続されるようになっている第２の積分器入力を形成する反転入力（Ｖｉｎ−）と、ｉｉｉ）ＤＣ電圧（ＶＢＡＴ）に接続されるようになっている電源入力と、ｉｖ）前記第１の電圧（ＶＸ）を表す出力電流（ＩＯ）を供給するための出力と、を備える請求項１乃至５のいずれか一項に記載の線形トランスコンダクタ（ＬＴ）と、
グランドに接続される第１の端子と、前記出力電流（ＩＯ）を積算するために当該出力電流（ＩＯ）が供給されるように前記トランスコンダクタの出力に接続される第２の端子とを備えるとともに、選択された周波数のサイクルごとにわたって１回、積算出力電圧を供給する積分キャパシタ手段（Ｃ）と、
を備えることを特徴とする非反転積分器（ＮＩ）。
【請求項７】
前記第２の電圧は、グランドであることを特徴とする請求項６に記載の非反転積分器。
【請求項８】
ｉ）第１の電圧（ＶＸ）に接続されるようになっている第１の入力と、ｉｉ）第２の電圧に接続されるようになっている第２の入力と、ｉｉｉ）ＤＣ電圧（ＶＢＡＴ）に接続されるようになっている第３の電源入力と、ｉｖ）前記第１の電圧（ＶＸ）を表す積算出力電圧を出力するための出力と、を備える請求項６又は７に記載の非反転積分器（ＮＩ）と、
前記非反転積分器（ＮＩ）の前記積分キャパシタ手段（Ｃ）と並列に取り付けられるスイッチ手段（ＳＷ）であって、グランドに接続される第１の端子と、前記トランスコンダクタの出力に接続される第２の端子と、サイクルごとに積算が始まる前に前記非反転積分器（ＮＩ）をリセットするために、選択された周波数で前記スイッチ手段（ＳＷ）をオン及びオフに切り換えるようになっている第１及び第２の値をそれぞれ交互に有する第１の制御信号が供給されるようになっているコマンド入力と、を備えるスイッチ手段（ＳＷ）と、
前記積算出力電圧が供給されるように前記非反転積分器の出力に接続される第１の入力と、基準電圧（Ｖｒｅｆ）に接続されるようになっている第２の入力と、前記積算出力電圧と前記基準電圧（Ｖｒｅｆ）との間の差を表す信号を供給するための出力と、を備えるコンパレータ（ＣＯ）と、
前記コンパレータの出力に接続される第１の入力（Ｒ）と、クロック信号が供給されるようにクロック手段（ＣＬＫ）に接続されるようになっている第２の入力（Ｓ）と、前記スイッチ手段のコマンド入力に対して前記第１の制御信号を供給するために前記スイッチ手段のコマンド入力に接続される第１の出力（Ｑ＊）と、前記第１の制御信号に対して相補的な第２の制御信号を供給するようになっている第２の出力と、を備えるリセットセットフリップフロップ要素（ＲＦ）と、
を備えることを特徴とする１サイクルコントローラ（ＯＣ）。
【請求項９】
前記リセットセットフリップフロップ要素（ＲＦ）の前記第１及び第２の入力は、それぞれリセット入力（Ｒ）及びセット入力（Ｓ）であることを特徴とする請求項８に記載の１サイクルコントローラ。
【請求項１０】
ｉ）第１の電圧（ＶＸ）に接続される第１の入力と、基準電圧（Ｖｒｅｆ）に接続されるようになっている第２の入力と、電源（ＶＢＡＴ）に接続されるようになっている第３の電源入力と、第２の制御信号を出力するための出力とを備える１サイクルコントローラと、ｉｉ）前記電源（ＶＢＡＴ）に接続されるようになっている第１の入力と、前記第２の制御信号によって駆動されるように前記１サイクルコントローラ（ＯＣ）の出力に接続される第２の入力と、前記第２の制御信号に応じて前記電源（ＶＢＡＴ）によって供給されるＤＣ電圧から規定される前記第１の電圧（ＶＸ）を出力するための出力とを備える電源スイッチ（ＳＤ）と、ｉｉｉ）前記第１の電圧（ＶＸ）を出力電圧（ＶＯ）へ変換するために前記第１の電圧（ＶＸ）が供給されるように前記電源スイッチの出力に対して接続されるＬＣ回路（ＣＣ）と、を備えるＤＣ−ＤＣコンバータ（ＣＶ）において、前記１サイクルコントローラは、請求項８又は９に記載の１サイクルコントローラであることを特徴とするＤＣ−ＤＣコンバータ。
【請求項１１】
前記電源スイッチ（ＳＤ）は、ｉ）前記第２の制御信号が供給される一つの入力と、前記第２の制御信号を供給するための第１及び第２の出力とを有するドライバ手段（ＤＲ）と、ｉｉ）前記第２の制御信号によって駆動されるように前記ドライバ手段（ＤＲ）の前記第１及び第２の出力に対してそれぞれ接続される第１（Ｔ３）及び第２（Ｔ４）のスイッチと、を備えることを特徴とする請求項１０に記載のＤＣ−ＤＣコンバータ。
【請求項１２】
ＤＣ電圧（ＶＢＡＴ）を供給するようになっているバッテリ（ＢＡＴ）と、前記ＤＣ電圧（ＶＢＡＴ）から規定される第１の電圧（ＶＸ）を出力ＤＣ電圧（ＶＯ）へ変換するようになっているＤＣ−ＤＣコンバータ（ＣＶ）とを備える電子機器において、前記ＤＣ−ＤＣコンバータ（ＣＶ）は、請求項１０又は１１に記載のＤＣ−ＤＣコンバータであることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の分野に関し、より正確には、一部の集積回路において使用することができるトランスコンダクタに関する。
【背景技術】
【０００２】
当業者には知られているように、トランスコンダクタは、集積回路中において、例えば積分器中において頻繁に使用される電子デバイスであり、上記積分器自体は、例えば１サイクルコントローラ中において使用される傾向がある。
【０００３】
１サイクルコントローラは、最近提案された非線形制御技術を実施する集積デバイスであり、ＤＣ−ＤＣスイッチングコンバータのパルス状の非線形的な性質をうまく利用するためにＤＣ−ＤＣスイッチングコンバータ中において使用され得る集積デバイスである。その目的は、電圧等の切換変数の平均値の瞬間的な動的制御を達成することである。１サイクル制御は、既存の電圧又は電流制御を超える多くの利点を与える。これは、切換変数の平均値が過渡状態後に新たな定常状態に達するために一つのスイッチングサイクルしか必要とされないからである。従って、制御基準と切換変数の平均値との間には、定常状態エラー又は動的エラーが存在しない。また、この非線形制御技術は、高速動的応答、優れた電源摂動拒絶、ロバスト性能、及び、自動スイッチングエラー補正を与えるとともに、一般的なスイッチング用途を対象としている。
【０００４】
提案されたほとんどの１サイクルコントローラは、実験室内において別個の部品を用いて実現されてきた。適切な動作のため、そのようなコントローラは、プラス電源及びマイナス電源を必要とするだけでなく、マイナス基準電圧も必要とする。これは、特に、ｉ）Ｋ．Ｍ．Ｓｍｅｄｌｅｙ及びＳ．Ｃｕｋの文献「Ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌ  ｏｆ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｅｒｓ」（ＩＥＥＥ  Ｔｒａｎｓ．Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．１０，Ｎｏ．６，Ｎｏｖ．１９９５，ｐｐ．６２５−６３３）（非特許文献１）、ｉｉ）Ｅ．Ｓａｎｄｉ及びＳ．Ｃｕｋの文献「Ｍｏｄｅｌｌｉｎｇ  ｏｆ  ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌｌｅｄ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｅｒｓ」（Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  １４ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｅｎｅｒｇｙ  Ｃｏｎｆｅｒｅｎｃｅ，４−８  Ｏｃｔ．１９９２，ｐｐ．１３１−１３８）（非特許文献２）、ｉｉｉ）Ｙ．Ｗａｎｇ及びＳ．Ｓｈｅｎの文献「Ｒｅｓｅａｒｃｈ  ｏｎ  ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌ  ｆｏｒ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｅｒｓ」（Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ５ｔｈ  Ｗｏｒｌｄ  Ｃｏｎｇｒｅｓｓ  ｏｎ  Ｉｎｔｅｌｌｉｇｅｎｔ  Ｃｏｎｔｒｏｌ  ａｎｄ  Ａｕｔｏｍａｔｉｏｎ，Ｊｕｎｅ  １５−１９，２００４）（非特許文献３）に記載されている。
【０００５】
これらの文献に開示された１サイクル制御方式を標準的なＣＭＯＳチップに関して実施しようとすると、いくつかの問題が生じる。第１に、別個の部品に起因して、バイポーラ電源（Ｖｄｄ及び−Ｖｓｓ）が必要とされる。これは、従来の１サイクルコントローラが積分器（オペアンプと、レジスタと、キャパシタとを使用する反転構成であり、プラス入力信号においては、ゼロから始まってその後にマイナスになる出力を与える）とコンパレータ（積分器によって供給される信号とマイナス基準電圧−Ｖｒｅｆとが供給される）とを備え、これらの両者がマイナス電源を有していなければならないという事実に起因している。第２に、バイポーラ電源を使用するため、標準的なデジタルＣＭＯＳプロセスで積分器を製造することが困難である。
【０００６】
また、Ｄ．Ｍａ，Ｗ．−Ｈ．Ｋｉ及びＣ．−Ｙ．Ｔｓｕｉの文献「Ａｎ  ｉｎｔｅｇｒａｔｅｄ  ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌ  ｂｕｃｋ  ｃｏｎｖｅｒｔｅｒ  ｗｉｔｈ  ａｄａｐｔｉｖｅ  ｏｕｔｐｕｔ  ａｎｄ  ｄｕａｌ  ｌｏｏｐｓ  ｆｏｒ  ｏｕｔｐｕｔ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ」（ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，ｖｏｌ．３９，Ｎｏ．１，Ｊａｎ．２００４，ｐｐ．１４０−１４９）（非特許文献４）では、集積１サイクルコントローラが提案されている。この集積１サイクルコントローラは、マイナス電源及びマイナス基準電圧を必要としないため興味深い。
【０００７】
残念ながら、そのような集積１サイクルコントローラは、単一のプラス電源及びプラス基準電圧の使用を可能にするためにＤＣレベルシフティング技術を実施することから、新たな問題を引き起こす。確かに、このＤＣレベルシフティング技術は、サイクルごとに電圧（ＶＸ）を積算するための積分器と、積分器の出力によって出力された信号と基準電圧（Ｖｒｅｆ）とを比較するように構成されているコンパレータとを必要とする。積分器は、更なるマイナス電源が使用されるときに一つのオペアンプと一つのレジスタと一つのキャパシタとが行えることを達成するために、三つのオペアンプと六つの更なるレジスタとを備える。
【０００８】
そのような積分器は、かなり複雑な構造を有しており、高価で扱いにくく、また、多くの電力を消費する。また、そのような積分器は、更なる遅延をもたらすとともに、信頼性を低下させる。
【０００９】
また、実際のオペアンプの出力は、適切な利得を依然として与えつつその電源の電位に達することができない。第１のオペアンプの出力が電源電圧の半分に設定されると、第２のオペアンプは、理論的に、その出力電圧がその電源電圧に達するようにこの電圧を２倍増幅しなければならないことが想起される。しかしながら、実際には、オペアンプの出力電圧がその電源電圧に近づこうとすると、このオペアンプのｐＭＯＳ出力トランジスタが３極管領域へと激しく駆動される場合がある。その結果、出力オペアンプの利得が劇的に減少し、それにより、電圧変換にエラーが生じ、及び／又は、不安定となる。
【非特許文献１】Ｋ．Ｍ．Ｓｍｅｄｌｅｙ及びＳ．Ｃｕｋの文献「Ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌ  ｏｆ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｅｒｓ」（ＩＥＥＥ  Ｔｒａｎｓ．Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ，ｖｏｌ．１０，Ｎｏ．６，Ｎｏｖ．１９９５，ｐｐ．６２５−６３３）
【非特許文献２】Ｅ．Ｓａｎｄｉ及びＳ．Ｃｕｋの文献「Ｍｏｄｅｌｌｉｎｇ  ｏｆ  ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌｌｅｄ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｅｒｓ」（Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  １４ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｅｎｅｒｇｙ  Ｃｏｎｆｅｒｅｎｃｅ，４−８  Ｏｃｔ．１９９２，ｐｐ．１３１−１３８）
【非特許文献３】Ｙ．Ｗａｎｇ及びＳ．Ｓｈｅｎの文献「Ｒｅｓｅａｒｃｈ  ｏｎ  ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌ  ｆｏｒ  ｓｗｉｔｃｈｉｎｇ  ｃｏｎｖｅｒｔｅｒｓ」（Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ５ｔｈ  Ｗｏｒｌｄ  Ｃｏｎｇｒｅｓｓ  ｏｎ  Ｉｎｔｅｌｌｉｇｅｎｔ  Ｃｏｎｔｒｏｌ  ａｎｄ  Ａｕｔｏｍａｔｉｏｎ，Ｊｕｎｅ  １５−１９，２００４）
【非特許文献４】Ｄ．Ｍａ，Ｗ．−Ｈ．Ｋｉ及びＣ．−Ｙ．Ｔｓｕｉの文献「Ａｎ  ｉｎｔｅｇｒａｔｅｄ  ｏｎｅ−ｃｙｃｌｅ  ｃｏｎｔｒｏｌ  ｂｕｃｋ  ｃｏｎｖｅｒｔｅｒ  ｗｉｔｈ  ａｄａｐｔｉｖｅ  ｏｕｔｐｕｔ  ａｎｄ  ｄｕａｌ  ｌｏｏｐｓ  ｆｏｒ  ｏｕｔｐｕｔ  ｅｒｒｏｒ  ｃｏｒｒｅｃｔｉｏｎ」（ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，ｖｏｌ．３９，Ｎｏ．１，Ｊａｎ．２００４，ｐｐ．１４０−１４９）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そのため、本発明の目的は、例えばＤＣ−ＤＣスイッチングコンバータにおいて使用される集積１サイクルコントローラの欠点の少なくとも一部を特に克服することができる、新規な積分器において特に使用することができる新規な線形トランスコンダクタを提供することである。
【課題を解決するための手段】
【００１１】
この目的のため、本発明は、集積回路用の線形トランスコンダクタにおいて、
非反転入力及び反転入力と、ＤＣ電圧に接続されるようになっている電源入力と、出力とを有するオペアンプと、
トランスコンダクタの非反転入力を形成し且つ第１の電圧に接続されるようになっている第１の端子と、上記オペアンプの反転入力に接続される第２の端子とを備える分圧手段と、
第２の電圧に接続されるようになっているトランスコンダクタの反転入力を形成する第１の端子と、上記オペアンプの非反転入力に接続される第２の端子とを備えるレジスタと、
互いに接続されるとともに上記オペアンプの電源入力に接続されるそれぞれのソースと、上記オペアンプの出力に接続されるそれぞれのコモンゲートと、それぞれのドレインとを有する第１及び第２の整合（ｍａｔｃｈｅｄ）トランジスタであって、上記第１のトランジスタのドレインは、上記オペアンプの非反転入力に接続され、上記第２のトランジスタのドレインは、上記第１の電圧を表す出力電流を供給するためのトランスコンダクタ出力を形成する、第１及び第２の整合トランジスタと、
を備える線形トランスコンダクタを提供する。
【００１２】
例えば、上記分圧手段は、ｉ）分圧手段の第１の端子を形成する第１の端子と、分圧手段の第２の端子を形成する第２の端子とを備える第１のレジスタと、ｉｉ）グランドに接続される第１の端子と、上記第１のレジスタの第２の端子に接続される第２の端子とを備える第２のレジスタと、を備える。
【００１３】
この線形トランスコンダクタの上記第１及び第２の整合トランジスタは、ｐＭＯＳ型からなるものとするとよい。
【００１４】
また、上記第１及び第２の整合トランジスタの上記それぞれのゲートは、単一のコモンゲートの一部であるものとするとよい。
【００１５】
また、上記オペアンプは、一対の差動ｐＭＯＳトランジスタを備える入力段を備えるものとするとよい。
【００１６】
本発明は、また、
ｉ）第１の電圧に接続されるようになっている第１の積分器入力を形成する非反転入力と、ｉｉ）第２の電圧（例えばグランド）に接続されるようになっている第２の積分器入力を形成する反転入力と、ｉｉｉ）ＤＣ電圧に接続されるようになっている電源入力と、ｉｖ）上記第１の電圧を表す出力電流を供給するための出力と、を備える、上記のいずれかのような線形トランスコンダクタと、
グランドに接続される第１の端子と、上記出力電流を積算するために当該出力電流が供給されるように上記トランスコンダクタの出力に接続される第２の端子とを備えるとともに、選択された（切り替えられた）周波数の一周期（又はサイクル）にわたって積算出力電圧を供給する積分キャパシタ手段と、を備える非反転積分器を提供する。
【００１７】
本発明は、さらに、
ｉ）第１の電圧に接続されるようになっている第１の入力と、ｉｉ）第２の電圧に接続されるようになっている第２の入力と、ｉｉｉ）ＤＣ電圧に接続されるようになっている第３の電源入力と、ｉｖ）上記第１の電圧を表す積算出力電圧を出力するための出力と、を備える上記のような非反転積分器と、
上記非反転積分器の上記積分キャパシタ手段と並列に取り付けられるスイッチ手段であって、グランドに接続される第１の端子と、上記トランスコンダクタの出力に接続される第２の端子と、選択された周波数の１サイクルにわたる積算出力電圧を積分器出力が供給する順序で、選択された周波数に従って上記スイッチ手段をオン及びオフに切り換えるようになっている第１及び第２の値をそれぞれ交互に有する第１の制御信号が供給されるようになっているコマンド入力と、を備えるスイッチ手段と、
上記積算出力電圧が供給されるように上記非反転積分器の出力に接続される第１の入力と、基準電圧に接続されるようになっている第２の入力と、上記積算出力電圧と上記基準電圧との間の差を表す信号を供給するための出力と、を備えるコンパレータと、
上記コンパレータの出力に接続される第１の入力（例えばリセット入力）と、クロック信号が供給されるようにクロック手段に接続されるようになっている第２の入力（例えばセット入力）と、上記スイッチ手段のコマンド入力に対して上記第１の制御信号を供給するために上記スイッチ手段のコマンド入力に接続される第１の出力と、上記第１の制御信号に対して相補的な第２の制御信号を供給するようになっている第２の出力と、を備えるリセットセットフリップフロップ要素（又はＲＳ−ＦＦ）と、
を備えることを特徴とする１サイクルコントローラを提供する。
【００１８】
本発明は、さらに、
ｉ）第１の電圧に接続される第１の入力と、ｉｉ）基準電圧に接続されるようになっている第２の入力と、ｉｉｉ）電源に接続されるようになっている第３の電源入力と、ｉｖ）第２の制御信号を出力するための出力とを備える、上記のいずれかのような１サイクルコントローラと、
上記電源に接続されるようになっている第１の入力と、上記第２の制御信号によって駆動されるように上記１サイクルコントローラの出力に接続される第２の入力と、上記電源によって供給されるＤＣ電圧から規定される上記第１の電圧を出力するための出力とを備える電源スイッチと、
上記第１の電圧を出力電圧へ変換するために上記第１の電圧が供給されるように上記電源スイッチの出力に対して接続されるＬＣ回路と、
を備えるＤＣ−ＤＣ（スイッチング）コンバータを提供する。
【００１９】
例えば、上記電源スイッチは、ｉ）上記第２の制御信号が供給される一つの入力と、この第２の制御信号を供給するための第１及び第２の出力とを有するドライバ手段と、ｉｉ）上記第２の制御信号によって駆動されるように上記ドライバ手段の上記第１及び第２の出力に対してそれぞれ接続される第１及び第２のスイッチと、を備える。
【００２０】
本発明は、またさらに、ＤＣ電圧を供給するようになっているバッテリと、上記ＤＣ電圧から規定される第１の電圧を出力ＤＣ電圧へ変換するようになっている、上記のいずれかのようなＤＣ−ＤＣコンバータとを備える電子機器を提供する。
【００２１】
そのような電子機器は、例えばモバイル（若しくはセルラー）フォン、コードレスフォン、デジタルスチルカメラ、ＭＰ３プレーヤ又は携帯端末（ＰＤＡ）等のバッテリ給電式又は携帯型の電子デバイスであってもよい。
【００２２】
本発明の他の特徴及び利点は、以下の詳細な説明及び添付図面を検討することにより明らかになる。
【発明を実施するための最良の形態】
【００２３】
添付図面は、本発明を完成させるのに役立つだけでなく、必要に応じて本発明の定義付けに寄与する役割も果たす。
【００２４】
前述したように、本発明は、最初に、集積回路の一部となるように意図される新規な線形トランスコンダクタを提供する。
【００２５】
以下の説明では、本発明に係る線形トランスコンダクタが集積非反転積分器の一部であり、集積非反転積分器それ自体が電子機器（又はデバイス）の集積ＤＣ−ＤＣ（スイッチング）コンバータの集積１サイクルコントローラの一部であるとする。例えば、そのようなＤＣ−ＤＣ（スイッチング）コンバータは、モバイル（若しくはセルラー）フォン、コードレスフォン、デジタルスチルカメラ、ＭＰ３プレーヤ又は携帯端末（ＰＤＡ）等のバッテリ給電式又は携帯型の電子デバイスの一部であり得る。
【００２６】
しかし、本発明はこれらの用途には限定されない。確かに、線形トランスコンダクタは、０ボルト乃至Ｘボルトの入力電圧範囲にわたって線形で安定した正確なトランスコンダクタス（Ｇｍ）が不可欠な任意の集積回路において使用されてもよく、また、とりわけ、いわゆるレール・トゥ・レールよりも大きい入力電圧を処理する（例えば、積算する）必要があるたびに使用されてもよい。また、本発明に係る１サイクルコントローラは、例えば、電圧等の切換変数の平均値の瞬間的な動的制御が必要とされる任意の集積回路で使用されてもよい。
【００２７】
図１に概略的に示されるように、本発明に係るＤＣ−ＤＣ（スイッチング）コンバータ（又は、バックコンバータ、又は、ステップダウンＤＣ−ＤＣコンバータ）ＣＶは、１サイクルコントローラＯＣと、電源スイッチＳＤと、ＬＣ回路ＣＣとを少なくとも備える。
【００２８】
電源スイッチＳＤは、例えば外部バッテリＢＡＴ等の電源によって供給されるＤＣ電圧ＶＢＡＴ（変数、又は、非変数）に接続されるようになっている第１の入力と、それが出力する（第２の）制御信号によって駆動されるべき１サイクルコントローラＯＣの出力に接続される第２の入力と、１サイクルコントローラＯＣによって積算されるべき第１の電圧ＶＸを出力するための出力とを少なくとも備える。
【００２９】
この第１の電圧ＶＸは、それぞれトランジスタからなり得る第１及び第２のスイッチＴ３，Ｔ４とドライバＤＲとによってＤＣ電圧ＶＢＡＴから規定される。より正確には、第１のトランジスタ（又はスイッチ）Ｔ３は、ＤＣ電圧ＶＢＡＴに接続されたソースと、第２のトランジスタ（又はスイッチ）Ｔ４のドレインに接続されたドレインと、ドライバＤＲの第１の出力によって制御されるゲートとを備える。また、第２のトランジスタ（又はスイッチ）Ｔ４は、グランドに接続されたソースと、ドライバＤＲの第２の出力によって制御されるゲートとを備える。また、ドライバＤＲは、１サイクルコントローラＯＣによって出力される（第２の）制御信号が供給される入力を備える。
【００３０】
この構成を用いると、第１のトランジスタドレインと第２のトランジスタドレインとの間の接続によって規定される電源スイッチＳＤの出力ノードの電圧が第１の電圧ＶＸとなる。この第１の電圧ＶＸの値は、第１及び第２のトランジスタゲートに対してドライバＤＲにより供給される第２の制御信号のデューティサイクルによって決まる。
【００３１】
ＬＣ回路ＣＣは、電源スイッチＳＤの出力ノード（ＶＸ）に接続された第１の端子とＤＣ−ＤＣコンバータＣＶの出力ノードに接続された第２の端子とを備えるインダクタンスＬと、グランドに接続された第１の端子とＤＣ−ＤＣコンバータＣＶの出力ノードに接続された第２の端子とを備えるキャパシタＣ’とを備える。この構成を用いると、ＤＣ電圧ＶＢＡＴは、ＤＣ−ＤＣコンバータＣＶの出力ノードにアクセス可能な出力電圧ＶＯへと変換される。
【００３２】
１サイクルコントローラＯＣは、第１の電圧ＶＸが規定される電源スイッチＳＤの出力ノードに対して接続された第１の入力と、基準電圧Ｖｒｅｆに接続された第２の入力と、ＤＣ電圧ＶＢＡＴに接続された第３の電源入力と、周期的なクロック信号が供給されるようにクロック手段（例えば、集積オシレータ）ＣＬＫに接続された第４の入力と、第２の制御信号を用いてドライバＤＲを駆動するためにドライバＤＲの入力に対して接続された出力とを備える。
【００３３】
基準電圧Ｖｒｅｆの値は、所望の出力電圧ＶＯに等しく、又は、ＶＯの一部（例えば、ＶＯ／２）となるようにすることができる。
【００３４】
従来の積分器は、一般に、レジスタと、キャパシタと、オペアンプとを備えることが思い起こされるが、これが、本出願では、反転した構成をなしていなければならず、従って、バイポーラ電源を必要とする。本発明に係る非反転積分器ＮＩを使用すると、以前は必要とされていたマイナス電源を省くことができるが、入力信号及び出力信号の両方が依然としてグランドに基準付けられる。
【００３５】
非反転積分器ＮＩは、線形トランスコンダクタＬＴと、積分キャパシタＣとを備える。
【００３６】
線形トランスコンダクタＬＴは、第１の電圧ＶＸに接続された第１の積分器入力を形成する非反転入力Ｖｉｎ＋と、第２の電圧（この非限定的な例では、グランドである）に接続された第２の積分器入力を形成する反転入力Ｖｉｎ−と、ＤＣ電圧ＶＢＡＴに接続された電源入力と、出力電流ＩＯを供給する出力とを備える。
【００３７】
積分キャパシタＣは、グランドに接続された第１の端子と、線形トランスコンダクタＬＴの出力に接続された第２の端子とを備える。
【００３８】
図１に示されるように、１サイクルコントローラＯＣは、積分キャパシタＣと並列に取り付けられる２状態分路スイッチＳＷも備える。より正確には、分路スイッチＳＷは、グランドに接続された第１の端子と、トランスコンダクタ出力（従って、積分キャパシタＣの第２の端子）に接続された第２の端子と、（第１の）制御信号が供給されるコマンド入力とを備える。
【００３９】
（第１の）制御信号は、１サイクルコントローラＯＣのリセットセットフリップフロップ要素（即ち、ＲＳ−ＦＦ）ＲＦによって出力されるが、これについては後述する。この（第１の）制御信号は、選択された周波数の１サイクルにわたるＶＸの積分である積算出力電圧を積分器出力が供給する順序で、分路スイッチＳＷを、選択された（スイッチング）周波数でオン及びオフに切り換えるようになっている第１の値と第２の値とをそれぞれ選択的にとる。
【００４０】
分路スイッチＳＷが開いているとき（即ち、スイッチオフ）、積分キャパシタＣは、線形トランスコンダクタＬＴによって供給される出力電流ＩＯによって帯電される。そのため、積分キャパシタは、第１の電圧ＶＸを表す出力電流ＩＯを積算する。分路スイッチＳＷが閉じられると（即ち、スイッチオン）、積分キャパシタＣは、短絡されて、急速に０まで完全に放電され、次のサイクルに備える。
【００４１】
線形トランスコンダクタＬＴのプラス（非反転）入力Ｖｉｎ＋に電圧ＶＸを印加することによって出力電流ＩＯが生成されると、積分器ＮＩは、明らかに非反転型となり、伝達関数Ｈ（ｓ）＝Ｇｍ／ｓｃを与える。ここで、Ｇｍは線形トランスコンダクタＬＴのトランスコンダクタンスであり、ｃは積分キャパシタＣのキャパシタンスである。
【００４２】
当業者には知られているように、従来のＭＯＳトランスコンダクタは、温度が変化すると、線形性が低下し、トランスコンダクタンスが不安定になる。より正確には、実際のトランスコンダクタは、それらのＭＯＳトランジスタが非線形デバイスであるため、非常に小さい入力範囲内でのみ線形とみなすことができる。線形化技術を使用してトランスコンダクタ線形範囲を広げることはできるが、この入力範囲を０からそれらの供給電圧まで広げることはできない。また、結果として得られるトランスコンダクタンスは、流動性に起因して、温度に大きく依存するようになる。従って、そのような大きな入力範囲にわたって線形で安定した正確なトランスコンダクタンスＧｍを有するトランスコンダクタを意のままに有することが興味の対象となる。
【００４３】
本発明は、そのようなトランスコンダクタの提供を目的とする。
【００４４】
図２に概略的に示されるように、本発明に係る線形トランスコンダクタＬＴは、オペアンプＯＡと、好ましくは第１のレジスタＲ１及び第２のレジスタＲ２を備える分圧手段と、（第３の）レジスタＲ３と、第１及び第２の整合トランジスタＴ１，Ｔ２とを少なくとも備える。
【００４５】
第１、第２及び第３のレジスタＲ１，Ｒ２，Ｒ３は、より良好な性能のために互いに追従することができるように、同じタイプのものであることが好ましい。
【００４６】
オペアンプＯＡは、非反転（＋）入力及び反転（−）入力と、ＤＣ電圧ＶＢＡＴに接続された電源入力と、出力ＯＯとを備える。
【００４７】
第１のレジスタＲ１は、ここでは第１の電圧ＶＸに接続されるトランスコンダクタ非反転入力Ｖｉｎ＋を規定する第１の端子と、オペアンプＯＡの反転入力（−）に接続される第２の端子とを備える。
【００４８】
第２のレジスタＲ２は、グランドに接続される第１の端子と、第１のレジスタＲ１の第２の端子（従って、オペアンプＯＡの反転入力（−））に接続される第２の端子とを備える。
【００４９】
第３のレジスタＲ３は、ここではグランド（第２の電圧）に接続されるトランスコンダクタ反転入力Ｖｉｎ−を規定する第１の端子と、オペアンプＯＡの非反転入力（＋）に接続される第２の端子とを備える。
【００５０】
第１のトランジスタＴ１及び第２のトランジスタＴ２はｐＭＯＳ型であることが好ましい。これらのトランジスタは、コモン−ソース構造をなしており、整合されるとともに、同じサイズを有している。また、第１及び第２のトランジスタＴ１，Ｔ２のそれぞれのゲートは、互いに接続されるとともに、オペアンプＯＡの出力ＯＯに接続される単一のコモンゲートの一部であることが好ましい。更に、これらのトランジスタの各ソースは、オペアンプＯＡの電源入力（ＶＢＡＴ）に接続されている。第１のトランジスタＴ１のドレインは、オペアンプＯＡの非反転入力（＋）（従って、第３のレジスタＲ３の第２の端子）に接続され、一方、第２のトランジスタＴ２のドレインは、出力電流ＩＯを供給するトランスコンダクタ出力を形成する（そのため、出力電流ＩＯは第２のトランジスタＴ２のドレイン電流である）。
【００５１】
そのような構成を用いると、トランスコンダクタＬＴのトランスコンダクタンスＧｍがＧｍ＝ζ／ｒ３によって与えられる。ここで、ζ＝ｒ２／（ｒ１＋ｒ２）であり、ｒ１，ｒ２，ｒ３は第１のレジスタＲ１、第２のレジスタＲ２、第３のレジスタＲ３のそれぞれの抵抗値である。従って、トランスコンダクタＬＴの少なくとも線形性、安定性、精度、温度依存性は総て、従来の技術の積分器において使用される受動レジスタによって与えられるものと同程度に良好である。また、本発明に係る線形トランスコンダクタＬＴはかなり簡単な方式を有しており、これにより、コストが低くなり、設計労力が軽減され、リスクが低減されるとともに、急速な開発な可能になる。
【００５２】
第１及び第２のレジスタＲ１，Ｒ２の存在は、オペアンプＯＡのコモンモード入力電圧範囲に関する要件を緩和する。直列に取り付けられたこれらの二つのレジスタＲ１，Ｒ２が無ければ（即ち、Ｒ１が無ければ）、オペアンプＯＡの必要とされる入力コモンモード範囲は０乃至ＶＢＡＴである。ここで、第１及び第２のレジスタＲ１，Ｒ２を用いると、このコモンモード電圧範囲がζＶＢＡＴまで減少される。ζ＜１であるため、更に高い終端において必要とされるコモンモード電圧範囲が減少される。
【００５３】
入力電圧ＶＸが０Ｖと同程度の低さまで低下すると、オペアンプＯＡにおけるｐＭＯＳ入力段を使用することが好ましい。例えば、この入力段は、一対の差動ｐＭＯＳトランジスタを備える。
【００５４】
好ましい線形トランスコンダクタの実施の形態では、第１及び第２のトランジスタＴ１，Ｔ２がｐＭＯＳトランジスタであるが、当業者には明らかなように、これらをｎＭＯＳトランジスタに置き換えることも、それに応じて回路が変更される場合には可能である。
【００５５】
また、ＤＣ−ＤＣコンバータＣＶによって給電されるべき回路ＣＣが多量の電流を引き出し且つＤＣ−ＤＣコンバータＣＶと同等の数オーム程度の負荷抵抗を表す場合には、第１及び第２のレジスタＲ１，Ｒ２の抵抗値ｒ１及びｒ２を数十キロオーム程度に選択することができる。そのような抵抗値を用いると、Ｒ１，Ｒ２によって流出させられる電力を完全に無視することができる。
【００５６】
１サイクルコントローラＯＣは、第１（−）及び第２（＋）の入力と出力とを備えるコンパレータＣＯも備える。
【００５７】
第１の入力（−）は、積算出力電圧（１サイクルにわたる入力電圧ＶＸの積分を表す）が供給されるように、分路スイッチＳＷの第２の端子と積分キャパシタＣの第２の端子（従って、線形トランスコンダクタＬＴの出力）とが接続するノードに対して接続されている。第２の入力（＋）は、基準電圧Ｖｒｅｆに対して接続されている。積分が始まる前に積分キャパシタＣが各サイクルの最後に完全に放電することを分路スイッチＳＷによって許容されるたびに、コンパレータＣＯは、積算出力電圧と基準電圧Ｖｒｅｆとを比較して２レベル信号を供給する。この場合、一方のレベルは、基準電圧Ｖｒｅｆよりも大きい積算出力電圧を示しており、他方のレベルは、基準電圧Ｖｒｅｆよりも低い積算出力電圧を示している。
【００５８】
最後に、１サイクルコントローラＯＣは、前述したリセットセットフリップフロップ要素（即ち、ＲＳ−ＦＦ）ＲＦを更に備える。
【００５９】
この要素ＲＦは、コンパレータＣＯの出力に接続された第１の入力（例えば、リセット１）Ｒと、クロック信号が供給されるようにクロック手段ＣＬＫ（例えば、オシレータ）に接続された第２の入力（例えば、セット１）Ｓと、分路スイッチＳＷのコマンド入力に接続された第１の出力
【数１】
2009505600.tif 000003
と、ドライバＤＲの入力に接続される１サイクルコントローラの出力を形成する第２の出力（例えばＱ）Ｑとを備える。
【００６０】
当業者には周知のように、ＲＳ−ＦＦ要素ＲＦの第１の出力Ｑ＊及び第２の出力Ｑは、分路スイッチＳＷのコマンド入力用及びドライバＤＲ用の相補的な第１及び第２の制御信号をそれぞれ供給する。例えば、分路スイッチＳＷは、
【数２】
2009505600.tif 000004
のときにオンになり、
【数３】
2009505600.tif 000005
のときにオフになる。
【００６１】
クロック信号ＣＬＫの周期性は、スイッチング周波数を規定する。
【００６２】
線形トランスコンダクタＬＴのトランスコンダクタンスＧｍ＝ζ／ｒ３を用いると、（ＳＷの）スイッチング周波数の周期Ｔｓがｒ３ｃに等しく設定される場合（Ｔｓ＝ｒ３ｃ）、ＤＣ−ＤＣコンバータＣＶは、コンパレータＣＯの第２の入力（＋）でＶｒｅｆをζＶｒｅｆと置き換えることにより、ＤＣ電圧ＶＢＡＴを出力電圧ＶＯに至るまで変換することができる。
【００６３】
図１を参照して前述したＤＣ−ＤＣコンバータＣＶが、ＤＣ電圧ＶＢＡＴよりも低い出力電圧ＶＯの供給を目的としている点に留意することは、重要である。しかし、本発明は、ＤＣ電圧ＶＢＡＴよりも高い出力電圧ＶＯの供給を目的とするコンバータにも適用される。無論、これには、当業者には明らかなように、図１に示されるコンバータの例をいくつか配置する必要がある。
【００６４】
本発明は、単なる一例として前述した線形トランスコンダクタ（ＬＴ）、非反転積分器（ＮＩ）、１サイクルコントローラ（ＯＣ）、ＤＣ−ＤＣ（スイッチング）コンバータ（ＣＶ）、及び、電子機器に限定されず、以下の特許請求の範囲内にあると当業者によってみなされ得る総ての他の実施の形態を包含する。
【図面の簡単な説明】
【００６５】
【図１】本発明に係る線形トランスコンダクタの実施の一形態を概略的に示している。
【図２】図１に示される線形トランスコンダクタをそれ自体備える非反転積分器が設けられた１サイクルコントローラを備えるＤＣ−ＤＣコンバータの実施の一形態を概略的に示している。
【図１】
2009505600.tif 000006
【図２】
2009505600.tif 000007
【国際調査報告】
2009505600.tif 000008
2009505600.tif 000009
2009505600.tif 000010