(57)【要約】  基板レベル・アセンブリ(22)において、半導体材料製のデバイス基板(20)が上面(20a)を有し、第一集積デバイス(1;16)を収容し、第一集積デバイスは特に、デバイス基板(20)内に形成された埋め込みキャビティ(3)、および上面(20a)の付近の埋め込みキャビティ(3)上に懸架された膜(4)を設けられている。キャップ基板(21)が上面(20a)の上でデバイス基板(20)と結合されて、膜(4)上に第一空間(25)が設けられるように第一集積デバイス(1;16)を覆う。電気接触要素(28a,28b)が、集積デバイス(1;16)を基板レベル・アセンブリ(22)の外部と電気的に接続する。一具体例では、デバイス基板(20)は、膜(4’)を設けられた少なくとも１つの別な集積デバイス(1’;10)を集積し、別な集積デバイス(1’;10)の膜(4’)上には、第一空間(25)から流体的に隔離された第二空間(25’)が設けられている。
2009512202.tif 000002
【特許請求の範囲】
【請求項１】
上面(20a)を有し、前記上面(20a)の付近に活性領域(4)を設けた第一集積デバイス(1;16)を収容する半導体材料製のデバイス基板(20)と；
前記上面(20a)上で前記デバイス基板(20)に結合され、前記活性領域(4)に対応する位置に第１空間(25)が設けられるように前記第一集積デバイス(1;16)を覆うキャップ基板と；
前記第一集積デバイス(1;16)を前記基板レベル・アセンブリ(22)の外部と電気的に接続するための電気接触要素(28a, 28b)と
を具えていることを特徴とする基板レベル・アセンブリ。
【請求項２】
前記第一集積デバイス(1;16)に、前記デバイス基板(20)内に形成された埋め込みキャビティ(3)、及び前記活性領域の前記埋め込みキャビティ(3)上に懸架された膜(4)を設け、前記第一空間(25)が前記膜(4)に対応する位置に設けられていることを特徴とする請求項１に記載のアセンブリ。
【請求項３】
前記キャップ基板(21)内に第一アクセスダクト(26)が設けられ、前記第一アクセスダクト(26)は、前記第一空間(25)、及び前記基板レベル・アセンブリ(22)の外部に流体的に接続されていることを特徴とする請求項１または２に記載のアセンブリ。
【請求項４】
前記キャップ基板(21)は、前記第一集積デバイス(1;16)の前記活性領域上に第一センサーキャビティ(24)を有し、前記第一センサーキャビティ(24)は前記第一空間(25)の少なくとも一部分を形成し、特に、前記第一センサーキャビティ(24)の深さが10〜400μmであることを特徴とする請求項１〜３のいずれかに記載のアセンブリ。
【請求項５】
さらに、前記デバイス基板(20)と前記キャップ基板(21)との間に配置されてこれらの基板の接合を保証するボンディング領域(23)が設けられ、前記ボンディング領域は、前記集積デバイス(1;16)の前記活性領域(4)上に重ならずに前記活性領域(4)を包囲するように、前記上面(20a)に接触して配置され、前記第一空間(25)の少なくとも一部分は、前記ボンディング領域(23)によって区切られることを特徴とする請求項１〜４のいずれかに記載のアセンブリ。
【請求項６】
前記キャップ基板(21)が平坦でありパターン化されておらず、前記ボンディング領域(23)が6〜100μmの厚さを有し、前記第一空間(25)の全体が前記ボンディング領域(23)によって規定されることを特徴とする、請求項４に従属しない請求項５に記載のアセンブリ。
【請求項７】
前記キャップ基板(21)が、半導体材料、ガラス材料、セラミック材料、ポリマー材料のうちの１つを含み、前記ボンディング領域(23)が、ガラス原料、金属、またはポリマー材料を含むことを特徴とする請求項５または６に記載のアセンブリ。
【請求項８】
前記キャップ基板(21)及び前記ボンディング領域(23)の少なくとも一方が導電材料製であり、前記第一集積デバイス用の静電シールドを提供し、特に、前記第一集積デバイスがマイクロフォン(16)であることを特徴とする請求項５〜７のいずれかに記載のアセンブリ。
【請求項９】
前記電気接触要素(28a, 28b)が、前記デバイス基板(20)を貫通して作製された貫通ビア(28a)；及び前記デバイス基板(20)の前記上面(20a)内の前記キャップ基板(21)によってカバーされていない部分に形成された電気接続パッド(28b)の少なくとも一方を具え、前記第１集積デバイス(1;16)がさらに、前記デバイス基板(20)内に形成された埋め込みキャビティ(3)、前記埋め込みキャビティ上に懸架された膜(4)、及び前記膜(4)の変形を電気信号に変換するように構成された変換素子(5)を具え、前記電気接触要素(28a, 28b)が前記変換素子(5)に接続されていることを特徴とする請求項１〜８のいずれかに記載のアセンブリ。
【請求項１０】
前記第一集積デバイス(1;16)がさらに、前記デバイス基板(20)内に形成された埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を具え、前記第一アクセスダクト(26)が、前記キャップ基板(21)内に設けられ、かつ前記第一空間(25)及び前記基板レベル・アセンブリ(22)の外部に流体的に接続され、前記第一集積デバイスの前記埋め込みキャビティ(3)及び前記基板レベル・アセンブリの外部と流体が通じる第二アクセスダクト(30)が、前記デバイス基板(20)内に設けられていることを特徴とする請求項１〜９のいずれかに記載のアセンブリ。
【請求項１１】
前記第一アクセスダクト(25)及び複数の他のアクセスダクト(26)が前記キャップ基板(21)内に設けられ、前記第一アクセスダクト及び前記他のアクセスダクトは、前記第１空間(25)及び前記基板レベル・アセンブリ(22)の外部に流体的に接続され、特に、前記第一アクセスダクト及び前記他のアクセスダクト(26)は互いに異なる大きさであり、かつ／あるいは相互間に設けられた間隔が互いに異なることを特徴とする請求項１〜１０のいずれかに記載のアセンブリ。
【請求項１２】
前記デバイス基板(20)が、活性領域(4’)を設けられた少なくとも１つの他の集積デバイス(1’;10)を収容し、前記他の集積デバイス(1’;10)の前記それぞれの活性領域(4’)に対応する位置に他の空間(25’)が設けられ、前記他の空間(25’)は、前記第一空間(25)に対して流体的に隔離されていることを特徴とする請求項１〜１１のいずれかに記載のアセンブリ。
【請求項１３】
前記キャップ基板(21)が少なくとも１つの他のセンサーキャビティ(24’)を有し、前記他のセンサーキャビティは、前記他の集積デバイス(1’;10)の前記活性領域(4’)上に設定されて前記他の空間(25’)の少なくとも一部分を形成し、前記第一空間(25)と前記他の空間(25’)とが、少なくとも部分的に、前記第一空間(25)と前記他の空間(25’)との間に配置された前記キャップ基板(21)の分離部分(32)によって流体密封の方法で分離されていることを特徴とする請求項１２に記載のアセンブリ。
【請求項１４】
さらに、前記デバイス基板(20)と前記キャップ基板(21)との間に配置され、前記第一集積デバイス(1;16)の前記活性領域(4)及び前記他の集積デバイス(1’;10)の前記活性領域(4’)上に重ならずにこれらの活性領域を包囲するように、前記デバイス基板(20)の前記上面(20a)に接触するボンディング領域(23)を具え、前記第一空間(25)及び前記他の空間(25’)は、少なくとも部分的に、前記ボンディング領域(23)によって区切られることを特徴とする請求項１２または１３に記載のアセンブリ。
【請求項１５】
前記第一集積デバイス(1;16)がさらに、前記デバイス基板(20)内に形成された埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を具え、前記他の集積デバイスが、前記デバイス基板(20)内に形成された埋め込みキャビティ(3’)、及び前記埋め込みキャビティ(3’)上に懸架された膜(4’)を具え、前記第１集積デバイスが慣性センサー(10)であり、前記他の集積デバイスが慣性センサー(10)であり、前記慣性センサー(10)が、前記他の空間(25’)内の前記膜(4’)上に配置された慣性質量体(11)を具えていることを特徴とする請求項１０〜１４のいずれかに記載のアセンブリ。
【請求項１６】
前記慣性質量体(11)が、前記膜(4’)上に直接堆積された金属材料を含み、前記金属材料は、銀、錫、銅、鉛、金から成るグループから選定され、7000kg/m3より高い密度を有することを特徴とする請求項１５に記載のアセンブリ。
【請求項１７】
前記第一集積デバイスが圧力センサー(1)であり、前記他の集積デバイスが、前記圧力センサー(1)用の基準圧力センサー(1’)であることを特徴とする請求項１２〜１４のいずれかに記載のアセンブリ。
【請求項１８】
前記第１集積デバイス(1;16)がさらに、前記デバイス基板(20)内に形成された埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を具え、前記第１集積デバイスが、センシング・ダイヤフラム(17)によって前記埋め込みキャビティ(3)から分離された後方室(18)を有するマイクロフォンセンサー(16)であり、前記センシング・ダイヤフラム(17)は、前記埋め込みキャビティ(3)に達する音波によって当該センシング・ダイヤフラムに加わる圧力の結果として移動するように構成されていることを特徴とする請求項１〜１７のいずれかに記載のアセンブリ。
【請求項１９】
前記第一集積デバイス(1;16)がさらに、前記デバイス基板(20)内に形成された埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を具え、前記第一集積デバイスがガスセンサーであり、前記膜(4)が、ガス物質の存在を検出することを可能にするように構成された検出材料を含み、前記膜(4)は前記デバイス基板(20)から断熱されていることを特徴とする請求項１８に記載のアセンブリ。
【請求項２０】
前記キャップ基板(21)が、特に電気メッキまたはエピタキシャルステップによって前記デバイス基板(20)上に成長させた層を含み、前記キャップ基板(21)が前記デバイス基板と一体化されていることを特徴とする請求項１〜１９のいずれかに記載のアセンブリ。
【請求項２１】
請求項１〜２０のいずれかに記載の基板レベル・アセンブリ(22)と、前記基板レベル・アセンブリを封止して機械的に保護するパッケージ(40)とを具え、前記パッケージ(40)が、前記基板レベル・アセンブリ(22)を機械的に支持する基部(42)と、前記基板レベル・アセンブリ(22)の側面を被覆するように構成されたコーティング領域(44)とを具えていることを特徴とする電子装置。
【請求項２２】
前記コーティング領域(44)が覆われないままであり、前記パッケージ(40)の第一外面(40a)の一部分、特に前記第一アクセスダクト(26)を規定する前記キャップ基板(21)の上面(21b)の外側からアクセス可能であることを特徴とする請求項２１に記載の装置。
【請求項２３】
前記パッケージ(40)が、LGA、SO、QFN、またはBGA型であり、前記基体(42)の表面によって担持される接触パッド(46)を有し、前記表面は、前記基板レベル・アセンブリ(22)とは接触せず、前記パッケージの第二外面(40b)を規定することを特徴とする請求項２１または２２に記載の装置。
【請求項２４】
さらに、前記基板レベル・アセンブリ(22)に電気的に結合され前記パッケージ(40)によって封止された回路ダイ(50)を具え、前記デバイス基板(20)及び前記回路ダイ(50)が、それぞれの接着層(41, 51)によって前記基体(42)に機械的に結合され、並列的に配置されていることを特徴とする請求項２１〜２３のいずれかに記載の装置。
【請求項２５】
さらに、前記基板レベル・アセンブリ(22)に電気的に結合され前記パッケージ(40)によって封止された回路ダイ(50)を具え、前記回路ダイ(50)が前記基体(42)に機械的に結合され、前記デバイス基板(20)が前記回路ダイ(50)に機械的に結合されて積層をなすことを特徴とする請求項２１〜２３のいずれかに記載の装置。
【請求項２６】
さらに、前記基体(42)を通って延びて、前記基板レベル・アセンブリの前記上面(20a)と反対側の面に達する第二アクセスダクト(30)を具えていることを特徴とする請求項２１〜２５に記載の装置。
【請求項２７】
前記電子装置が、タイヤ圧監視システム（ＴＭＰＳ）、血圧監視システム（ＢＭＰＳ）、インク排出システム、または移動電話機のうちの一つであることを特徴とする請求項２１〜２６のいずれかに記載の装置。
【請求項２８】
基板レベル・アセンブリ(22)を製造する処理方法において、
上面(20a)を有する半導体材料製のデバイス基板(20)を用意するステップと；
前記デバイス基板(20)内に、前記上面(20a)の付近に活性領域(4)を設けた第一集積デバイス(1;16)を形成するステップと；
前記デバイス基板(20)の前記上面(20a)にキャップ基板(21)を結合して前記第一集積デバイス(1;16)を覆うステップであって、前記結合が、前記活性領域(4)に対応する位置に第一空間(25)を形成することを含むステップと；
前記第一集積デバイス(1;16)を前記基板レベル・アセンブリ(22)の外部に電気的に接続するための電気接触要素(28a, 28b)を形成するステップと
を具えていることを特徴とする基板レベル・アセンブリの製造処理方法。
【請求項２９】
前記第一集積デバイスを形成するステップがさらに、前記デバイス基板(20)内の埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を形成することを含み、前記第一空間(25)を、前記膜(4)に対応する位置に形成することを特徴とする請求項２８に記載の処理方法。
【請求項３０】
さらに、前記キャップ基板(21)内に第一アクセスダクト(26)を形成するステップを具え、前記第一アクセスダクトは、前記第一空間(25)及び前記基板レベル・アセンブリ(22)の外部に流体的に接続されていることを特徴とする請求項２８または２９に記載の処理方法。
【請求項３１】
前記第一空間(25)を形成することが、前記キャップ基板(21)内の、前記第一集積デバイス(1;16)の前記活性領域(4)上に第一センサーキャビティ(24)を形成することを含むことを特徴とする請求項２８〜３０のいずれかに記載の処理方法。
【請求項３２】
前記キャップ基板(21)を結合するステップが、前記デバイス基板(20)と前記キャップ基板(21)との間にボンディング領域(23)を形成することを含み、前記ボンディング領域は、前記第一集積デバイス(1;16)の前記活性領域(4)上に重ならずに前記活性領域を包囲するように前記デバイス基板(20)の前記上面(20a)に接触し、前記キャップ基板(21)を結合するステップがさらに、前記デバイス基板(20)と前記キャップ基板(21)とを前記ボンディング領域(23)によって接合することを含み、前記第一空間(25)が少なくとも部分的に前記ボンディング領域(23)によって区切られることを特徴とする請求項２８〜３１のいずれかに記載の処理方法。
【請求項３３】
前記第一集積デバイス(1;16)を形成するステップがさらに、前記デバイス基板(20)内の埋め込みキャビティ(3)及び前記埋め込みキャビティ(3)上に懸架された膜(4)を形成すること、及び前記膜(4)の変形を電気信号に変換するように構成された変換素子(5)を形成することを含み、
前記電気接触要素(28a, 28b)を形成するステップが、前記デバイス基板を貫通する貫通ビア(28a)と、前記デバイス基板(20)の前記上面(20a)内の前記キャップ基板(21)によって覆われていない部分上の電気接続パッド(28b)との少なくとも一方を形成すること、及び前記貫通ビア(28a)または前記電気接続パッド(28b)を前記変換素子(5)に接続することを含むことを特徴とする請求項２８〜３２のいずれかに記載の処理方法。
【請求項３４】
前記第一集積デバイス(1;16)を形成するステップがさらに、前記デバイス基板(20)内の埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を形成すること、前記第一空間(25)及び前記基板レベル・アセンブリ(22)の外部に流体的に接続された第一アクセスダクト(26)を前記キャップ基板(21)内に形成すること、及び前記集積デバイス(1)の前記埋め込みキャビティ(3)及び前記基板レベル・アセンブリ(22)の外部と流体が通じる第二アクセスダクト(30)を前記デバイス基板(20)内に形成することを含むことを特徴とする請求項２８〜３３のいずれかに記載の処理方法。
【請求項３５】
さらに、前記第一空間(25)及び前記基板レベル・アセンブリ(22)の外部に流体的に接続された第一アクセスダクト(26)及び複数の他のアクセスダクト(26)を形成するステップを具え、特に、前記第一アクセスダクト及び前記他のアクセスダクトが、互いに異なる大きさであり、かつ／あるいは相互間に設けた間隔が互いに異なることを特徴とする請求項２８〜３４のいずれかに記載の処理方法。
【請求項３６】
さらに、活性領域(4’)を設けた少なくとも１つの他の集積デバイス(1’;10)を前記デバイス基板(20)内に形成するステップを具え、
前記キャップ基板(21)を結合するステップがさらに、前記他の集積デバイス(1’;10)の前記活性領域(4’)に対応する位置に他の空間(25’)を形成することを含み、前記他の空間(25’)は前記第一空間(25)から流体的に隔離されていることを特徴とする請求項２８〜３５のいずれかに記載の処理方法。
【請求項３７】
前記他の空間(25’)を形成することが、前記キャップ基板(21)内の、前記他の集積デバイス(1’;10)の前記活性領域(4’)上に少なくとも１つの他のセンサーキャビティ(24’)を形成することを含み、前記少なくとも１つの他のセンサーキャビティ(24’)を形成することが、前記第一空間(25)と前記他の空間(25’)とを前記キャップ基板(21)の分離部分(32)によって分離することを含むことを特徴とする請求項３６に記載の処理方法。
【請求項３８】
前記キャップ基板(21)を結合するステップが、前記デバイス基板(20)と前記キャップ基板(21)との間にボンディング領域(23)を形成することを含み、前記ボンディング領域(23)は、前記第一集積デバイス(1;16)の前記活性領域(4)及び前記他の集積デバイス(1’;10)の前記活性領域(4’)上に重ならずにこれらの活性領域を包囲するように前記上面(20a)と接触し、前記第一空間(25)及び前記他の空間(25’)が前記ボンディング領域(23)によって区切られることを特徴とする請求項３６または３７に記載の処理方法。
【請求項３９】
前記第一集積デバイス(1;16)を形成するステップが、前記デバイス基板(20)内の埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を形成することを含み、
前記少なくとも１つの他の集積デバイス(1’;10)を形成するステップが、前記デバイス基板(20)内の埋め込みキャビティ(3’)、及び前記埋め込みキャビティ(3’)上に懸架された膜(4’)を形成することを含み、
前記第一集積デバイスを形成するステップが、圧力センサー(1)を形成することを含み、
前記少なくとも１つの他の集積デバイスを形成するステップが、慣性センサー(10)を形成することを含み、前記慣性センサー(10)を形成することが、前記他の空間(25’)内の前記膜(4’)上に慣性質量体(11)を形成することを含むことを特徴とする請求項３６〜３８のいずれに記載の処理方法。
【請求項４０】
前記慣性質量体(11)を形成することが、前記膜(4’)上に金属材料を直接堆積させることを含み、前記金属材料は、銀、錫、銅、鉛、及び金から成るグループから選定され、7000kg/m3より高い密度を有することを特徴とする請求項３９に記載の処理方法。
【請求項４１】
前記第一集積デバイスを形成するステップが、圧力センサー(1)を形成することを含み、前記少なくとも１つの他の集積デバイス(1’)を形成するステップが、前記圧力センサー(1)用の基準圧力センサー(1’)を形成することを含むことを特徴とする請求項３６〜３８のいずれかに記載の処理方法。
【請求項４２】
前記第一集積デバイスを形成するステップが、マイクロフォンセンサー(16)を形成することを含み、特に、前記デバイス基板(20)内の埋め込みキャビティ(3)、前記埋め込みキャビティ(3)上に懸架された膜(4)、センシング・ダイヤフラム(17)によって前記埋め込みキャビティ(3)から分離された後方室(18)を形成することを含み、前記センシング・ダイヤフラムは、前記埋め込みキャビティ(3)に達する音波によって当該センシング・ダイヤフラムに加わる圧力の結果として移動するように構成されていることを特徴とする請求項２８〜３８に記載の処理方法。
【請求項４３】
前記第一集積デバイスを形成するステップが、ガスセンサーを形成することを含み、特に、前記デバイス基板(20)内の埋め込みキャビティ(3)、及び前記埋め込みキャビティ(3)上に懸架された膜(4)を形成することを含み、前記膜(4)を形成することが、ガス物質の存在を検出することを可能にするように構成された検出材料を形成することを含み、前記膜(4)は前記デバイス基板(20)から断熱されていることを特徴とする請求項２８〜４２に記載の処理方法。
【請求項４４】
前記キャップ基板(21)を結合するステップが、特に、電気メッキまたはエピタキシャルステップによって、前記デバイス基板(20)上に材料の層を成長させることを含み、前記キャップ基板(21)が前記デバイス基板(20)と一体化されることを特徴とする請求項２８〜４３に記載の処理方法。
【請求項４５】
電子装置を製造する処理方法において、
請求項２８〜４４のいずれかに記載の基板レベル・アセンブリ(22)を形成するステップと；
前記基板レベル・アセンブリ(22)をパッケージ(40)内に封止して、前記基板レベル・アセンブリ(22)を被覆して機械的に保護するステップとを具え、
前記封止するステップは、前記基板レベル・アセンブリ(22)を支持する基体(42)設けること、及び前記基板レベル・アセンブリ(22)の側面をコーティング領域(44)で被覆することを含むことを特徴とする電子装置の製造処理方法。
【請求項４６】
前記コーティング領域(44)が覆われないままであり、前記パッケージ(40)の第一外面(40a)の一部分、特に前記第一アクセスダクト(26)を規定する前記キャップ基板(21)の上面(21b)の外側からアクセス可能であることを特徴とする請求項４５に記載の処理方法。
【請求項４７】
前記基体(42)の表面に接触パッド(46)を形成するステップを具え、前記表面は、前記基板レベル・アセンブリ(22)とは接触せず、前記パッケージ(40)の第二外面(40b)を規定することを特徴とする請求項４５または４６に記載の処理方法。
【請求項４８】
さらに、回路ダイ(50)を前記パッケージ(40)内の前記基板レベル・アセンブリ(22)に電気的に結合するステップを具え、
前記封止するステップがさらに、前記デバイス基板(20)及び前記回路ダイ(50)を、それぞれの接着層(41, 51)によって前記基体(42)に機械的に結合して並列的に配置することを含むことを特徴とする請求項４５〜４７のいずれかに記載の処理方法。
【請求項４９】
さらに、前記パッケージ(40)内の前記基板レベル・アセンブリ(22)に回路ダイ(50)を電気的に結合するステップを具え、前記封止するステップがさらに、前記ダイ(50)を前記基体(42)に機械的に結合し、前記デバイス基板(20)を前記回路ダイ(50)に機械的に結合して積層させることを含むことを特徴とする請求項４５〜４７のいずれかに記載の処理方法。
【請求項５０】
さらに、前記基体(42)を通って延びて、前記基板レベル・アセンブリの前記上面(20a)と反対側の面に達する第二アクセスダクト(30)を形成するステップを具えていることを特徴とする請求項４５〜４９に記載の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積デバイス、特にセンサーデバイス用の基板レベル・アセンブリ（通常、「ウエハーレベル・パッケージ」として知られている）、及びこれに対応する製造プロセス、及び関連する集積デバイスに関するものである。
【背景技術】
【０００２】
半導体センサー（例えば、圧力センサー、慣性センサー、マイクロフォン、ガスセンサー）は、微細加工技術により作製されることが知られており、その動作はキャビティ（空洞）上に懸架された膜の存在に基づく。
【０００３】
【特許文献１】欧州特許第１５７７６５６号明細書
【０００４】
特に、欧州特許第１５７７６５６号明細書（２００５年1月２５日に、本出願人の名において出願済）は、圧力センサー及びその製造方法を開示している。図１を詳説すると、１で示す圧力センサーが上面２aを持つ半導体材料、特に単結晶シリコン製の基板２内に集積されている。埋め込みキャビティ３が基板２内に形成され、埋め込みキャビティ３上に懸架されたフレキシブル（柔軟）で変形可能な膜４によって上面２aから隔離されている（特に、「埋め込みキャビティ」という表現は、本明細書では半導体材料の単一体内の上面から離れた場所に形成されたキャビティを表す）。また埋め込みキャビティ３はこの場合には、隔離され完全に基板２に内包されている。変換要素５、即ちドーパント原子の拡散もしくは注入によって形成されるピエゾ抵抗体は膜４内に配置され、膜４の（加えられた圧力による）変形を検出し、検出される圧力の関数として対応する電気信号を発生する。簡単に言えば、圧力センサー１の製造プロセスから想定されることは、半導体材料製の分離壁によって互いに分離された深いトレンチ（溝）を基板２内に形成し、そして脱酸環境内でのエピタキシャル成長を実行して、これらの深いトレンチの最上部を閉じるエピタキシャル層を形成し、そして最後に、熱アニールステップを実行して埋め込みキャビティ３を形成する。薄いシリコン層が埋め込みキャビティ３上に残り、このシリコン層は、部分的にはエピタキシャル成長したシリコン原子によって構成され、部分的には移動したシリコン原子により構成され、このシリコン層が膜４を形成する。
【０００５】
【特許文献２】欧州特許出願第０５４２５０２８．７号明細書
【０００６】
欧州特許第０５４２５０２８．７号明細書（２００５年1月２５日に、本出願人の名において出願済）は、ピエゾ抵抗加速度計と、対応する製造プロセスについて記載している。図２について詳説すると、１０で示すピエゾ抵抗加速度計は前述の圧力センサー１にほぼ等しい構造を持つので、同じ部分は同じ参照番号で示し、さらに、膜4上、特に膜4の幾何学的中心に形成された慣性質量体１１を持つ。慣性質量体１１は、溶接ペースト、例えば銀、錫、銅、鉛、金、もしくは他の高密度金属によって構成され、７０００kg/m3より高い密度を有することが好ましい。例えば、慣性質量対１１は円柱形の基部及び半球形の上部から成り、１００〜２００μｍの半径及び５０〜３５０μｍの厚さを持つ（膜４の側部はおよそ５００μｍ、慣性質量体１１の半径と膜4の側部との比率は２０％から４０％である）。
【０００７】
慣性質量体１１は、例えばニッケルか鉄製で、溶接ペーストが堆積される領域に対応する位置に適切な開口を有する金網を通して堆積される。さらに、この堆積は温度増加ステップを伴い、このステップ中に、慣性体１１が膜４の表面上に粘着し、冷却後に上述した形状を有する。
【０００８】
慣性質量体１１の重心Gは膜４外に置かれ、使用中には、加速度計１０に作用する加速度が慣性質量体１１の運動量を決定し、慣性質量体１１を対応する方向に傾斜させる。慣性質量体１１の変位は、膜４の変形、及びピエゾ抵抗素子５の抵抗値の変動を生じさせ、これにより適当な検出回路が加速度計１０に作用する加速度を測定する。
【０００９】
前述の特許出願第０５４２５０２８．７明細書はさらに、半導体材料製の同一基板２の分離した異なる表面部分に、上述した圧力センサー１及び加速度計１０を集積して、特に圧力監視システム１５、例えば車両用のタイヤの膨張圧を監視するいわゆるタイヤ圧監視システム（ＴＭＰＳ）を得ることを開示している（図３参照）。使用中には、圧力監視システム１５をタイヤの内面に設置して、圧力センサー１がタイヤの膨張圧を測定する間に、加速度計１０は、測定開始信号を圧力センサー１に供給し、これに結合された電子回路にデータ収集信号を供給することによって、起動（ウェークアップ）機能を実行する。特に、加速度計１０は回転中のタイヤの遠心加速度を検出する。プリセット閾値よりも大きい加速の強度は車両の移動状態を表し、結果的に圧力監視が開始され、これにより監視を車両の移動中に限定する。
【００１０】
さらに、図４に例として示されているマイクロマシン技術（ＭＥＭＳ）マイクロフォンセンサーが知られている。１６で示すマイクロフォンセンサーはここでも半導体材料製の基板２に集積され、基板２は上面２ａを持ち、基板２内に形成された埋め込みキャビティ３を具え、埋め込みキャビティ３上に懸架された膜４によって表面２から分離されている。膜４は固定され、空気が外部環境から埋め込みキャビティ３に通過できるようにする複数の孔（図示せず）を持つ。フレキシブル（柔軟）であり、空気圧の結果として自由に動けるセンサー・ダイヤフラム（隔膜）１７が、埋め込みキャビティ３を基板２の裏側に形成された後方室（バックチャンバ）１８から分離する。膜４およびセンサー・ダイヤフラム１７は、センシング・キャパシタの2枚の対向板を形成し、その容量はこれらの対向板の相対距離の関数として変化する。使用中には、センサー膜１７は埋め込みキャビティ３に到達する音波の結果として変形され、これによりセンシング・キャパシタの容量値の対応する変化を生じさせる。
【００１１】
上述したセンサーの寸法は特に小さく、つまり、０．８ｍｍ×０．８ｍｍ×０．３ｍｍ（長さ×幅×厚さ）または２ｍｍ×２ｍｍ×０．３ｍｍであるので、従来のパッケージ技術は利点をもたらさず、特に、モジュール型またはプレモジュール型である従来型のパッケージは、過剰な邪魔者であり、いずれにせよ、サイズの最小化を必要とする自動車または民生用の用途向けに最適化されていないことが判明している。例えば、ＭＥＭＳマイクロフォンの既存のパッケージは、センサーダイを保護し電気的に遮蔽（シールド）するかなり大きな金属ケーシング（またはＦＲ４と金属材料との組合せ）を想定している。さらに、従来型のパッケージは製造コストの意味で最適かされていない。
【００１２】
他方では、集積デバイス用の代替パッケージング技術を使用する傾向が知られ、この技術は結果的な電子装置の全体サイズを低減し、同時に製造コストを低減することを可能にする。特に、「ウエハーレベルのパッケージング（封止）」技術が知られ、これは、集積デバイスを内包する半導体材料層の上に直接保護層を形成して、集積デバイスを機械的に保護することを想定する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従って、本発明の目的は、製造プロセスのコスト、および対応する電子装置の最終的な寸法を最小化することを可能にする、集積デバイス用の基板レベル・アセンブリを提供することにある。
【００１４】
従って、本発明によれば、基板レベル・アセンブリおよびその製造プロセスが、請求項１及び２８のそれぞれに規定するように提供される。
【００１５】
本発明によれば、電子装置およびその製造プロセスが、請求項２１および４５のそれぞれに規定するように提供される。
本発明の更なる理解のために、以下、好適な実施例について図面を参照しながら説明し、これらの実施例は単に非限定的な例に過ぎない。
【発明を実施するための最良の形態】
【００１６】
図５に、上面２０a、及び上面２０aの反対側にある裏面２０ｂを持つ、半導体材料、例えば単結晶シリコン製の基板２０を示す（以下では、基板２０は、一つ以上の集積デバイス、特にセンサーデバイスを集積するように設計されている限り「デバイス基板」と称する）。
【００１７】
集積デバイス、即ち圧力センサー１は、図１を参照して説明するように、デバイス基板２０の内部に形成されている（従って、同様の部分は同じ参照番号によって表す）。特に、埋め込みキャビティ３上に懸架された膜４は、デバイス基板２０の上面２０aを形成する。
【００１８】
本発明の一態様によれば、半導体材料（例えばシリコン）、ガラス材料、もしくは他のセラミックまたはポリマー材料製のキャップ基板２１は、デバイス基板２０の上面２０ａ上に（機械的及び／または電気的に）結合されて、圧力センサー１を保護し、圧力センサー1用の基板レベル・アセンブリを提供する。特に、「基板レベル・アセンブリ」とは、本明細書では、デバイス基板２０、キャップ基板２１、および（後述するように作製した）対応する電気的入力/出力接続を具えた複合構造を意味する
【００１９】
本発明の一態様によれば、基板キャップ２１は、ボンディング（結合、接合）領域２３（封止領域であることが有利である）を利用するボンディングプロセスによってデバイス基板２０の孔に接合され、上面２０ａ上への接触状態におかれ、接合が保証される。例えば、ボンディング領域２３はガラス原料、または金属、あるいはポリマー材料製である。ボンディング領域２３はリング構造を持ち、圧力センサー１の膜４を、これに重ならずに包囲する。さらに、ボンディング領域２３は、ガラス原料ボンディングの場合には延長100μｍ〜300μｍの寸法を有し、金属ボンディングの場合には100μｍより小さい主寸法を有し、両者の場合に最大厚は約１０μｍである。
【００２０】
本発明の一態様によれば、センサーキャビティ２４が、基板キャップ２１内の、膜４に対応し膜４に通じる位置に形成される。センサーキャビティ２４は、例えば異方性（もしくは等方性）化学エッチングによって作製され、デバイス基板２０に接触しているキャップ基板２１の第一面２１aから始まり、10〜400μｍの深さを持つ。従って、デバイス基板２０とキャップ基板２１との接合の後に、空間２５が膜４上に残って膜４の動きの自由度を保証し、加わる圧力の関数としての膜４の変形を変化させない。特に、空間２５は、部分的にはボンディング領域２３の厚さによって、部分的にはキャップ基板２１内に掘られたセンサーキャビティ２４によって規定され、そして部分的にはボンディング領域２３によって、部分的にはセンサーキャビティ２４の壁面によって区切られる。
【００２１】
さらに、第一アクセスダクト２６が基板キャップ２１内に形成され、デバイス基板２０に接触していない基板キャップ２１の第二表面２１ｂから始まりセンサーキャビティ２４に達し、空間２５および基板キャップ２１の外部に流体的に接続される。例えば第一アクセスダクト２６は異方性化学エッチング及び/または深いシリコンエッチングを用いて形成される。
【００２２】
圧力センサー１を基板レベル・アセンブリの外部に電気的に接続するための電気的出力/入力接続が最終的に設けられ、これは裏面２０ｂに達するまでデバイス基板２０を通り抜ける貫通ビア２８aの形で設けるか、他には、上面２０ａの、ボンディング領域２３及びキャップ基板２１の外部に位置する部分によって担持される接続パッド２８ｂの形で設けられ、これにより外部からアクセス可能であり、（図５と図６に概略的に示す）「ワイヤー・ボンディング」技術を用いた接触を可能にする。特に、電気的出力/入力接続２８a、２８bは、例えばメタライゼーション（図示せず）を介して膜４の変換素子５に接続する。貫通ビア２８aは既知の技術で形成することができ、例えば、デバイス基板２０をエッチングすることによって基板全体を貫通するスルートレンチを形成し、その後にこのスルートレンチに導電材料、例えば金属材料を充填することによって得られる導電性スルーホール（貫通孔）によって形成することができる。伝導性のある貫通孔による。貫通ビア２８aの使用は、結果的なアセンブリの寸法を低減するために有利である。
【００２３】
使用中には、その値を測定しなければならない所定圧力の流体はキャップ基板２１内から第一アクセスダクト２６を通って空間２５に達し、膜４に対して作用し、例えば変形を生じさせ、この変形は変換素子５によって検出される。
【００２４】
図６に、差圧センサー用の基板レベル・アセンブリ２２を示す。この場合には、第二アクセスダクト３０がデバイス基板２０を通って形成され、裏面２０ｂから始まり埋め込みキャビティ３までに及び、これにより埋め込みキャビティ３に流体接続される。例えば、第二アクセスダクト３０は、デバイス基板２０の裏側から異方性化学エッチングによる掘削によって作製される。
【００２５】
使用中には、膜４の外面（即ち、埋め込みキャビティ３の反対側）は、キャップ基板２１を通って作製された第一接続ダクト２６を通る第一圧力の流体と通じる。その代わりに、膜４の内面は、第二アクセスダクト３０を通る第二圧力の流体と通じる。この様にして、膜４は第一圧力と第二圧力との差の関数として変形し、圧力の差動測定を可能にする。
【００２６】
図７に、相対圧力センサー用の基板レベル・アセンブリ２２を示す。詳細には、デバイス基板２０内に、圧力センサー１に加えて、基準圧力センサー１’が、デバイス基板２０の、圧力センサー１の集積専用の表面部分から分離した異なる表面部分に形成される。別なセンサーキャビティ２４’が、キャップ基板２１内の基準圧力センサー１’に対応する位置に形成されて、基準圧力センサー１’の膜４’の上に別な空間２５’が存在することを保証する。この別な空間は閉じられ、外部からアクセス（出入り）することは出来ない、というのは、この空間に流体が通じるためのアクセスダクトが設けられていないからである。この場合には、ボンディング領域２３は、両方の圧力センサーの膜をこれに重なることなしに包囲し、例えば図８に示す形状である。キャップ基板２１の分離部分３２は、センサーキャビティ２４と２４’との間、及び空間２５と２５’との間に配置されている。特に、分離部３２は、その下にあるボンディング領域２３と一緒に、二つの空間２５,２５’を流体密封の様式で分離し、従ってこれらの空間は流体的に隔離される。
【００２７】
使用中には、別なセンサーキャビティ２４’内に、所定の基準圧力を有する流体を閉じ込め、この間に、センサーキャビティ２４は、所定圧力の流体が第一アクセスダクト２６を通って通じる状態にし、これにより相対圧力測定を実現する。
【００２８】
図８に、本発明の現在好適な実施例を示し、特に、図３を参照して説明した種類の、特に、車両のタイヤの膨張圧を監視するように構成された、圧力監視装置１５用の基板レベル・アセンブリ２２を示す。詳細には、デバイス基板２０の異なる表面部分に、圧力センサー１および加速度計１０を集積する。またこの場合には、上述したのと同じ方法で、加速度計１０に対応する別なセンサーキャビティ２４’を設けて、別な空間２５’内を慣性質量体１１が自由に移動して対応する膜４’の変形を生じさせることを保証する。これに加えて、別な入力/出力用電気接続２８ａ’を設けて、加速度計１０と基板レベル・アセンブリ２２の外部との電気接続を保証し、この場合にも、例えば貫通ビアの形態である。図には示していないが、加速度計１０及び圧力センサー１に接続された適切な電子回路（またはＡＳＩＣ：Application Specific Integrated Circuit：特定用途向け集積回路）も、デバイス基板２０内に集積することができることが有利である。
【００２９】
使用中には、加速度計１０は、慣性質量体１１の変位により、監視装置に与えられた加速度を、膜４’の変形の関数として検出する。上述したように、キャップ基板２１の分離部分３２及びボンディング領域２３は自由空間２５と２５’との間に配置され、圧力下の流体が別のセンサー孔２４’に達することを不可能にする。
【００３０】
一般に、デバイス基板２０は任意数のセンサーデバイスを集積することができ、この場合には、これに相当する数の互いに流体的に隔離された追加的な自由空間２５’を設け、場合により、キャップ基板２１の追加的な分離部分３２’によって分離された同数の追加的なセンサーキャビティ２４’を設け、それぞれのセンサーキャビティに通じる同数の追加的なアクセスダクトを設ける。例として、図９に、同一デバイス基板２０に集積した四つのセンサー１,１’を示す。図に示す各々のセンサーは圧力センサーとすることができ、場合により、差圧センサーまたは相対圧力センサー、あるいは加速度計（または他の種類のセンサーデバイス）とすることができ、そして対応する数の第一および第二アクセスダクトを設けることができることは明らかである。
【００３１】
本発明の別な態様（図１０及び１１）によれば、基板レベル・アセンブリ２２は、LGA（ランド−グリッド−アレイ）型、SO型、QFN型、またはBGA型のパッケージ４０に封入することができる。詳細には（図１０）、基板レベル・アセンブリ２２（特に図１０は、デバイス基板２０が圧力センサー１および加速度計１０を集積する場合を示す）を、接着層４１を介して、パッケージ４０の基部を規定する基体４２、特に有機多層基板（例えばビスマレイミド・トリアジン樹脂層）に接合される。接着層４１はエポキシ接着剤、アクリル接着剤、ビスマレイミド（ＢＭＩ）接着剤、あるいは他には、エポキシ積層（ラミネート層）、アクリル積層、ビスマレイミド積層を含む。基部４２は基板レベル・アセンブリ２２より大きく、従ってアセンブリによって覆われていない外側部分を有する。従って、樹脂を含む様なプラスチック素材の、適切な形状および大きさの鋳型（モールド）によって、基板レベル・アセンブリ２２はその側部を、例えば樹脂を含むプラスチック材料製のコーティング（被覆）４４により覆われる。特に、コーティング４４は基部４２の外側部分の上部は覆うが、キャップ基板２１の第二面２１ｂ（即ち、デバイス基板２０と接触していない面）は覆わず、従ってパッケージ４０の第一外面４０aを構成する。このようにして、第一アクセスダクト２６は自由のままで残され、（図１１より明らかなように）パッケージ４０の外側に露出される。これに加えて、基体４２を通して形成された貫通ビア４５が、（例えば、基体４２の外側部分に配置された導電経路（図示せず）を介して）基板レベル・アセンブリ２２の接続パッド２８ｂ、および外部接続パッド４６に接続され、外部接続パッド４６は金属材料製であり、基体４２の外面によって担持され、パッケージ４０の第二外面４０ｂを規定する。ＬＧＡパッケージの場合には、接続パッド４６はパッケージ４０の外側に向かう入力/出力インターフェイスを構成する。ＢＧＡパッケージの場合には、この目的のために、導電バンプ、例えば金属ボール（図示せず）を代わりに設け、これらは外部接続パッド４６に直接接触する。パッケージ４０の外面４０ａを一時的保護層によって覆い、格納もしくは組み立て手順中に集積デバイスを保護することができることが有利である。また、第二接続ダクト３０が存在すれば（例えば差圧センサーの場合）、第二接続ダクト３０は接着層４１及び基部４２を通って延びて、パッケージ４０の第二外面４０ｂに達することは明らかである。
【００３２】
図１２に、デバイス基板２０を含む基板レベル・アセンブリ２２を封止するパッケージ４０の他の例を示し、デバイス基板２０はこの場合には、マイクロフォンセンサー１６（図４参照、しかし、必要な変更を加えれば、本明細書に記載のすべてのセンサーデバイス、例えば圧力センサーに同じ教示が当てはまることは明らかである）及びキャップ基板２１を集積し、キャップ基板２１は音波が通ってマイクロフォンセンサー１６のセンサー・ダイヤフラム１７に向かうことを可能にする第一アクセスダクト２６を有する。パッケージ４０は更に、マイクロフォンセンサー１６に電気的に結合された処理回路を集積したASICダイ５０を封止する。ASICダイ５０は、それぞれの接着層５１を介して基体４２に接合され、接着層５１は基板レベル・アセンブリ２２に対して横向きであり、コーティング４４によって包囲され完全に覆われている。第一電気接続５２（例えば電線）は、（例えばワイヤー・ボンディング技術によって）ASICダイ５０をデバイス基板２０の接続パッド２８ｂに接続すると共に、第二接続５３は、ASICダイ５０を、基部４２を貫通して作製された別な貫通ビア４５、及び外部接触パッド４６に接続する。
【００３３】
パッケージ４０の可能な変形例は、図１３（ここでもマイクロフォンセンサーを参照するが、これでなくても一般性を失わないことを暗に意味する）、即ち、基板レベル・アセンブリ２２及びコーティング４４内のASICダイ５０の積層を想定する。詳細には、ASICダイ５０の第一面５０aを基体４２に接合し、デバイス基板２０は接着層４１を介してASICダイ５０の第二面５０ｂ（第一面５０aの反対側）に結合され、これによりパッケージ４０内のASICダイに積層される。またこの場合には、第一アクセスダクト２６は自由なままであり、パッケージ４０の外側に露出され、キャップ基板２１の第二面２１ｂはパッケージ４０の第一外面４０aの一部を構成する。ここでも、例えばASICダイ５０の第二面５０ｂの、接着層４１によって保護されていない部分上のそれぞれの接続パッドから出る第一および第二接続５２、５３を設ける。
【００３４】
図１４に示すように、上述した積層構成の場合には、第二アクセスダクト３０が存在すれば、第二アクセスダクト２０は、基体４２、接着層４１および５１、およびASICダイ５０の厚さ全体にわたって延びることが出来る。マイクロフォンセンサー１６の場合には、第二アクセスダクト３０は後方室１８に達し、従ってそのサイズを増加させ、そしてダイヤフラム１７に裏側から達する。
【００３５】
上述した基板レベル・アセンブリは次の利点を有する。
【００３６】
特に、デバイス基板から直接始めて、集積センサーの形成に用いる処理ステップの連続である処理ステップで実行する限り、アセンブリの製造プロセスが、コストおよび継続時間の意味で最適化される。結果的なアセンブリは極度に抑えられ、一般に１．７ｍｍ×１．７ｍｍ×０．８ｍｍの領域であるが、圧力センサーが一つだけの場合には１．３ｍｍ×１．３ｍｍ×０．８ｍｍに達することができ、あるいは一般に１．７ｍｍ×２．５ｍｍ×０．８ｍｍであるが、（圧センサー及び加速度計を集積した）圧力監視装置の場合には１．３×２．５×０．８ｍｍに達することができる。特に、後者の場合には、単一の基板レベル・アセンブリを圧力センサー用および加速度計用に設け、このアセンブリが２つのセンサーの膜上に設けた空間を効果的に流体隔離することができることが有利である。
【００３７】
この基板レベル・アセンブリは、１つのデバイス基板内に収められた集積センサーが自動的に、デバイス基板２０によって裏側から保護され、かつキャップ基板２１によって前側から保護される限り、半導体材料製の完結したデバイスを構成することができる。しかし、半導体材料製の完結した集積デバイスを有することが好都合ではない全ての場合（例えば、特定の環境条件が外部環境からのさらなる保護を必要とする場合）において、パッケージ４０の使用が有利であり得る。あらゆる場合において、パッケージ４０は、３ｍｍ×３ｍｍ×１ｍｍの領域の小寸法も有する。
【００３８】
更に、パッケージ４０並びに基板レベル・アセンブリ２２は用意に処理し配置することができ、特に表面実装型デバイスとして有利に使用することができる。
【００３９】
上述した製造プロセスは保護ゲルの使用を想定しておらず、保護ゲルは代わりに、従来型の成形（モールド）パッケージを使用する場合に必要である。
【００４０】
最後に、本明細書で説明し例示したことは、請求項に規定する様に本発明の範囲から外れることなしに、変更及び変形を加えることができることは明らかである。
【００４１】
特に、キャップ基板２１をドーピングしてその導電率を増加させ、デバイス基板２０内に集積されたセンサーに静電シールドを設けることができることが有利である。このシールド効果（これは、例えば、基板レベル・アセンブリに集積される電子装置が携帯電話機である場合に重要である）を改善するために、ボンディング領域２３も導電性にして、電磁放射を遮蔽することができる。
【００４２】
キャップ基板２１も、デバイス基板２０上にボンディング（結合）する代わりに、エピタキシャル成長または電気（電気メッキ）成長によって実現して、デバイス基板２０と一体化することができる。この場合には、空間２５は標準的な技術、例えばデバイス基板と成長層との間に挿入した犠牲層のエッチングによって形成される。
【００４３】
あるいはまた、図１５に示すように、マイクロフォンセンサー（もしくは後方室の存在を想定した他のあらゆる種類のセンサー）の場合には、後方室は空間２５によって作製することができ、キャップ基板２１内にアクセスダクトは設けず、この場合には、基体４２、接着層４１、およびＡＳＩＣダイ５０を通って延びて後方室１８（ここでは反転された配置により空間２５の機能を有する）に通じる第二アクセスダクト３０が、パッケージ外部との通気を可能にする。また（図示していないが）、キャップ層２１にはアクセスダクトを設けていないので、キャップ層はその第二面２１ｂもコーティング４４によって被覆することができ、この場合には、同じASICダイが集積センサー用のキャップ機能を有することができる。類似の構造を相対圧力センサーに用いることができ、第一空間２５が基準圧力を有する第一流体を含み、第二アクセスダクト３０が、第二流体が埋め込みキャビティ３に入ることを可能にする。
【００４４】
更に、図１３のパッケージの変形例を示す図１６に示すように、キャップ基板２１内に複数の開口を設けて、その下にある空間２５に至る複数のアクセスダクトを設けることができ、これらのダクトは特に、種々のアクセスダクト２６用に異なる大きさ、間隔、及び位置を想定することができる。例えば、複数の接続ダクトの存在は、外部環境によるセンサー膜の損傷の恐れを低減することができる。こうした変形例は前述した他の実施例にも適用され、例えば圧力または加速度のセンサー、あるいはこれらの組合せに適用されることは明らかであり、また、基板レベル・アセンブリが（例えば図９に示すように）複数の半導体センサーを具えている場合には、種々のセンサーに関連する一つ以上の空間２５、２５’に通じる１つ以上のアクセスダクト２６（さらには異なる大きさ、間隔、及び位置のもの）をキャップ基板２１に設けることができることは明らかである。
【００４５】
前述したように、基板レベル・アセンブリ２２は、２つ以上のダイを有しても、他の回路または受動素子を集積しても、積層または並列配置でも、パッケージ４０内に封止することができることは明らかである。
【００４６】
また、上記基板レベル・アセンブリでは、デバイス基板は、例えば膜が設けられず、自由なままであるか、かつ／あるいはアセンブリ（またはパッケージ）の外部からアクセス可能でなければならない活性領域をその上面に有する他の種類の微小機械装置（マイクロマシン・デバイス）を収容することができる。上述したセンサーでは、この活性領域は、埋め込みキャビティ上に懸架した膜を具えている。
【００４７】
デバイス基板２０とキャップ基板２１との接合は、直接ボンディングもしくは陽極接合によって行うことができ、従って、デバイス基板２０の上面２０aにボンディング領域２３を想定する必要は無い。この場合には、膜４上の空間２５はセンサーキャビティ２４だけによって決まり、従ってセンサーキャビティ２４は適切なサイズにしなければならない。
【００４８】
その代わりに、図１７に示すように、ボンディング領域が十分な厚さを有する場合には、センサーキャビティ２４はキャップ基板２１（平坦なままであり、パターン化されていない）内に設けることはできない。この場合には、空間２５はボンディング領域２３だけによって規定され包囲される。従って、このキャビティは、ガラス原料、ポリマー等のような結合剤を、デバイス基板２０と（この場合には）平坦でパターン化されていないキャップ基板２１との間のスペーサーとして用いて実現され、このスペーサーの厚さは６から８０（さらには１００）μｍの範囲内にすることができる。
【００４９】
更に、集積センサーの膜上に単一の貫通キャビティ（図示せず）を設けることができ、このキャビティはキャップ基板２１の厚さ全体を貫通し、従って基板レベル・アセンブリ２２の外部からアクセス可能である。
【００５０】
キャップ基板２１は、外部に露出した側（第二面２１ｂ）を、例えば（外部に向いたより大きい部分を有する）異なる形状を有する第一アクセスダクトを実現することによってパターン化することもできる。
【００５１】
図１０は、基板レベル・アセンブリ２２をワイヤー・ボンディングおよび接続パッド２８ｂによって外部に接続する場合、貫通ビア２８aを用いて同様の構造を提供することができることは明らかである。特に、この場合には、貫通ビア２８aは接着層４１を横断し、例えば導電経路を介して追加的な貫通ビア４５に接続される。
【００５２】
これに加えて、別な種類のセンサーをデバイス基板２０内に集積することができる。例えば、ガスセンサーを基板２０内に集積することができ、その動作も、キャビティ上に懸架された膜の存在に基づく。また、このセンサー用に、第一アクセスダクト２６を設けて、基板レベル・アセンブリ２２内への流体の流入を可能にしなければならない。詳細には、懸架された膜４は、検出することが望まれる化学物質に応じたセンシング材料の層によって覆われている。この膜は、組み立てステップ中にデバイス基板２０との断熱を保証するために重要である。シリコンキャップはガスセンサー用の保護材として作用し、格納期間中に粘着性の箔または他のラミネートフィルムでカバーして、塵埃及び湿気がセンサーを損傷することを防止することができる。電気的入力/出力接続（例えば接続パッド２８ｂ）をキャップ基板２１の外部に配置してコーティング４４によって覆い、（特に湿度センサーの場合に）第一空間２５内に検出される流体の存在によるあらゆる種類の損傷を回避することが有利である。
【００５３】
集積センサーの膜4の変形は、ピエゾ抵抗の代わりに容量的な技術による既知の方法で検出することができるが、ここでは詳細に説明しない。
【００５４】
慣性質量体１１は、説明および図示したものとは異なる形状を有することができ、いずれの場合にも、集積デバイスに与えられた加速度によって影響され、結果的な変位が生じるように構成されている。
【００５５】
最後に、上述した圧力監視装置は他の用途に用いることが出来る。例えば、自動車の分野では、エアバッグの内圧を監視するために、ABSシステムの故障の圧力をチェックするために、あるいは油圧または燃料の注入圧を監視するために使用できる。
【００５６】
他の可能な用途は医療分野であり、ここでは圧力センサーを用いて血圧を監視することができ、あるいはインクジェットへの応用である。後者の場合には、インク室はキャップ基板２１内に設けることができ、第一アクセスダクト２６がノズルとして作用し、空間２５内に含まれるインクが適切に設けた回路によって加熱された際の出口を提供し、この回路は懸架された膜内に実現することができる。特に、この応用では、口広げ（フレア）加工され空間２５に至るアクセスダクトの存在は、インク排出を促進するのに有利であり得る。従って、キャップ基板２１の製造プロセスは、傾斜した側壁および外側に向かって細くなる部分を有するセンサーキャビティ２４を提供するための湿式の第一エッチングが、および直線的な壁面およびより小さい部分を有する第一アクセスダクト２６を提供するための乾式の第二エッチングを想定することができる。
【図面の簡単な説明】
【００５７】
【図１】図１は既知の型の圧力センサーの断面図である。
【図２】図２は既知の型の慣性センサーの断面図である。
【図３】図３は既知の型の圧力監視システムの断面図である。
【図４】図４は既知の型のマイクロフォンセンサーの断面図である。
【図５】図５は本発明の一態様による圧力センサー用の基板レベル・アセンブリの断面図である。
【図６】図６は異なる圧力センサー用の基板レベル・アセンブリの断面図である。
【図７】図７は相対圧力センサー用の基板レベル・アセンブリの断面図である。
【図８】図８は圧力監視装置用の基板レベル・アセンブリの断面図である。
【図９】図９は複数の半導体センサーを具えた集積デバイス用の基板レベル・アセンブリの断面図である。
【図１０】図１０は本発明の一態様による、パッケージおよび基板レベル・アセンブリを具えた電子デバイスの断面図である。
【図１１】図１１は図１０の電子デバイスの透視図である。
【図１２】図１２はパッケージ及び基板レベル・アセンブリを具えた別な電子デバイスの断面図である。
【図１３】図１３は図１２の電子デバイスの変形例を示す図である。
【図１４】図１４は図１３の電子デバイスの別な変形例を示す図である。
【図１５】図１５は図１３の電子デバイスの別な変形例を示す図である。
【図１６】図１６は図１３の電子デバイスの別な変形例を示す図である。
【図１７】図１７は図５の基板レベル・アセンブリの可能な変形例を示す図である。
【図１】
2009512202.tif 000003
【図２】
2009512202.tif 000004
【図３】
2009512202.tif 000005
【図４】
2009512202.tif 000006
【図５】
2009512202.tif 000007
【図６】
2009512202.tif 000008
【図７】
2009512202.tif 000009
【図８】
2009512202.tif 000010
【図９】
2009512202.tif 000011
【図１０】
2009512202.tif 000012
【図１１】
2009512202.tif 000013
【図１２】
2009512202.tif 000014
【図１３】
2009512202.tif 000015
【図１４】
2009512202.tif 000016
【図１５】
2009512202.tif 000017
【図１６】
2009512202.tif 000018
【図１７】
2009512202.tif 000019
【国際調査報告】
2009512202.tif 000020
2009512202.tif 000021