(57)【要約】  単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、第１アンプから出力される第１の電圧信号に応じた第２の電圧信号を出力する第２アンプを有する。第１アンプの負荷、第２アンプの入力トランジスタおよび第２アンプの負荷の相互コンダクタンスは、同じである。この装置において、例えば、第２アンプの入力トランジスタは、ｎチャネルのトランジスタであり、第１アンプの負荷および第２アンプの負荷は、ダイオード接続されたｎチャネルのトランジスタであってもよいし、または、それらのトランジスタがｐチャネルのトランジスタであってもよい。
2009044441.tif 000002
【特許請求の範囲】
【請求項１】
単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、
前記第１アンプから出力される前記第１の電圧信号に応じた第２の電圧信号を出力する第２アンプと、
を備え、前記第１アンプの第１の負荷、前記第２アンプの入力トランジスタおよび前記第２アンプの第２の負荷の相互コンダクタンスが同じであることを特徴とするシングル差動変換装置。
【請求項２】
前記入力トランジスタは、ｎチャネルのトランジスタであり、前記第１の負荷および前記第２の負荷は、ダイオード接続されたｎチャネルのトランジスタであることを特徴とする請求項１に記載のシングル差動変換装置。
【請求項３】
前記入力トランジスタは、ｐチャネルのトランジスタであり、前記第１の負荷および前記第２の負荷は、ダイオード接続されたｐチャネルのトランジスタであることを特徴とする請求項１に記載のシングル差動変換装置。
【請求項４】
前記第１アンプの出力端子と前記第２アンプの入力端子の間に、直流に対して開放であり、交流に対して短絡とみなし得るキャパシタが接続されていることを特徴とする請求項１に記載のシングル差動変換装置。
【請求項５】
前記第１アンプの入力端子、および前記第１アンプと接地点との間に、それぞれ、インダクタが接続されていることを特徴とする請求項１に記載のシングル差動変換装置。
【請求項６】
前記第１アンプの入力インピーダンスが前段の回路の出力インピーダンスに整合していることを特徴とする請求項５に記載のシングル差動変換装置。
【請求項７】
単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、前記第１アンプから出力される前記第１の電圧信号に応じた第２の電圧信号を出力する第２アンプと、を備え、前記第１アンプの負荷、前記第２アンプの入力トランジスタおよび前記第２アンプの負荷の相互コンダクタンスが同じであるシングル差動変換装置と、
前記シングル差動変換装置から出力される差動信号を処理するＲＦ受信ブロックと、
を備えることを特徴とするＲＦ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シングル差動変換装置およびＲＦ受信装置に関するものである。
【背景技術】
【０００２】
差動信号の処理を行う回路に単相の信号が入力される場合、単相の信号を差動信号に変換する必要がある。そのような変換を行うものとして、シングル差動変換装置がある。【０００３】
図６は、従来のシングル差動変換装置の構成を示す回路図である。図６に示すように、初段トランジスタ１において、そのゲート端子に単相の入力電圧Ｖinが印加され、そのドレイン端子から一方の出力電圧Ｖoutが得られる。次段トランジスタ２においては、そのゲート端子に初段トランジスタ１の出力電圧Ｖoutが印加され、そのドレイン端子からもう一方の出力電圧Ｖoutxが得られる。初段トランジスタ１および次段トランジスタ２の各ソース端子と接地点との間には定電流源３が接続されており、各ドレイン端子と正の電源端子との間には負荷抵抗４，５が接続されている。【０００４】
初段トランジスタ１および負荷抵抗４には、Ｖinに応じた電流が流れる。次段トランジスタ２および負荷抵抗５には、Ｖoutに応じた電流が流れる。Ｖinが高くなると、初段トランジスタ１および負荷抵抗４に流れる電流が増え、Ｖoutが低くなる。それによって、次段トランジスタ２および負荷抵抗５に流れる電流が減り、Ｖoutxが高くなる。Ｖinが低くなると、その反対となる。このようなシングル入力の差動増幅回路は、例えば、特許文献１または特許文献２に開示されている。【０００５】
図７は、従来のシングル差動変換装置の別の構成を示す回路図である。図７に示すように、一対のインダクタ６，７を有し、一端が接地された入力側インダクタ６の他端にＶinが印加され、出力側インダクタ７の両端からＶoutとＶoutxが出力される。このような回路は、いわゆるバランと呼ばれるものであり、例えば、特許文献１に開示されている。【０００６】
【特許文献１】特開２０００−１６５２０２号公報（段落［０００２］、［０００３］、［００１２］）
【特許文献２】特開平１０−２０９７７３号公報（段落［０００３］、［０００４］）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図６に示す構成では、初段および次段のトランジスタに定電流源が接続されているため、出力電圧の振幅が電源電圧Ｖddの振幅よりも小さくなり（最大でＶddの２／３程度）、出力電圧のダイナミックレンジを大きくすることができないという問題点がある。そこで、定電流源をなくすことが考えられるが、その場合には次のような新たな問題が生じる。例えば、図８に示すように、無線受信回路８において、シングル差動変換装置９により単相の入力信号を差動信号に変換する場合、シングル差動変換装置９と電源１０の間のボンディングワイヤ等の配線による寄生インダクタンス１１に交流電流ｉacが流れる。それによって、シングル差動変換装置９の接地電位がゼロにならず、実効的な相互インダクタンスが低下して、利得が下がってしまう。【０００８】
一方、図７に示す構成では、出力電圧のダイナミックレンジを大きくすることはできるが、インダクタ自体が、例えば３００μｍ×３００μｍ程度と大きいため、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップ内にシングル差動変換装置を集積するのには好ましくない。また、図７に示す構成のシングル差動変換装置を部品化してＩＣチップに外付けすることも考えられるが、この場合には、外付け部品が増えることと、ＩＣチップの端子数を増やす必要があるため、好ましくない。【０００９】
この発明は、上記に鑑みてなされたものであって、出力電圧のダイナミックレンジの大きいシングル差動変換装置を提供することを目的とする。また、この発明は、ＩＣチップ内に集積するのに適したシングル差動変換装置を提供することを目的とする。さらに、この発明は、そのようなシングル差動変換装置を有するＲＦ受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、この装置は、単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、第１アンプから出力される第１の電圧信号に応じた第２の電圧信号を出力する第２アンプを有し、第１アンプの負荷、第２アンプの入力トランジスタおよび第２アンプの負荷の相互コンダクタンスが同じであることを要件とする。この装置において、例えば、第２アンプの入力トランジスタは、ｎチャネルのトランジスタであり、第１アンプの負荷および第２アンプの負荷は、ダイオード接続されたｎチャネルのトランジスタであってもよい。または、それらのトランジスタがｐチャネルのトランジスタであってもよい。【００１１】
また、第１アンプの出力端子と第２アンプの入力端子の間に、直流に対して開放であり、交流に対して短絡とみなし得るキャパシタが接続されていてもよい。さらに、第１アンプの入力端子にインダクタが接続されているとともに、第１アンプと接地点との間にインダクタが接続されており、第１アンプの入力インピーダンスが前段の回路の出力インピーダンスに整合するように調整されていてもよい。このような構成のシングル差動変換装置から出力される差動信号を処理するＲＦ受信ブロックを、さらに備えていてもよい。【００１２】
開示の装置によれば、第１アンプを流れる電流と第２アンプを流れる電流とで、大きさは同じであるが、向きが逆になるので、交流電流がゼロとなる。また、第１の電圧信号と第２の電圧信号は、同じ大きさで、位相の反転した差動信号となる。さらに、ＩＣチップ内に集積可能な程度の大きさである。
【発明の効果】
【００１３】
開示の装置は、ダイナミックレンジが大きい差動信号を出力することができるという効果を奏する。また、開示の装置は、ＩＣチップ内に集積するのに適するという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施例１のシングル差動変換装置の構成を示す回路図である。
【図２】図２は、実施例２のシングル差動変換装置の構成を示す回路図である。
【図３】図３は、実施例３のシングル差動変換装置の構成を示す回路図である。
【図４】図４は、実施例４のシングル差動変換装置の構成を示す回路図である。
【図５】図５は、実施例５のＲＦ受信装置の構成を示す回路図である。
【図６】図６は、従来のシングル差動変換装置の構成を示す回路図である。
【図７】図７は、従来のシングル差動変換装置の別の構成を示す回路図である。
【図８】図８は、従来のシングル差動変換装置の問題点を説明する回路図である。
【符号の説明】
【００１５】
２１，２２，４２  入力トランジスタ
２４，２５，４４，４５  負荷トランジスタ
２６  キャパシタ
５１，５２  インダクタ
６１  ＲＦチップ
６２  ＲＦ受信ブロック
６３  シングル差動変換装置
【発明を実施するための最良の形態】
【００１６】
以下に、本発明にかかるシングル差動変換装置の実施例を図面に基づいて詳細に説明する。以下の説明および添付図面において、同様の構成については同一の符号を付して重複する説明を省略する。なお、この実施例によりこの発明が限定されるものではない。
【実施例１】
【００１７】
図１は、実施例１のシングル差動変換装置の構成を示す回路図である。図１に示すように、実施例１のシングル差動変換装置は、第１の入力トランジスタ２１および第１の負荷２４を備えた第１アンプの例としての初段アンプ（以下、初段アンプと称する）と、第２の入力トランジスタ２２および第２の負荷２５を備えた第２アンプの例としての次段アンプ（以下、次段アンプと称する）を備えている。第１の入力トランジスタ２１、第２の入力トランジスタ２２、第１の負荷２４および第２の負荷２５は、例えば、ｎチャネルのＭＯＳトランジスタで構成されている。これ以降、第１の負荷を第１の負荷トランジスタとし、第２の負荷を第２の負荷トランジスタとする。なお、初段アンプは、受信系において最初に信号の増幅を行うアンプとすることもできるが、その後に増幅する受信系のアンプとすることもできる。次段に対して前であるという点で初段と称している。【００１８】
第１の入力トランジスタ２１のゲート端子、ソース端子およびドレイン端子は、それぞれ、単相の信号が入力される入力端子３１、接地点および第１の負荷トランジスタ２４のソース端子に接続されている。また、第１の入力トランジスタ２１のドレイン端子は、第１の出力端子３２に接続されている。第１の負荷トランジスタ２４は、ダイオード接続された構造となっており、そのゲート端子およびドレイン端子は、電源端子３４に接続されている。【００１９】
第２の入力トランジスタ２２のゲート端子は、キャパシタ２６を介して第１の入力トランジスタ２１のドレイン端子に接続されている。このキャパシタ２６は、直流電圧に対して開放であり、交流電圧に対して短絡とみなし得る容量を有する。従って、第２の入力トランジスタ２２のゲート端子には、第１の入力トランジスタ２１から出力される交流電圧が印加される。すなわち、第２の入力トランジスタ２２は、第１の入力トランジスタ２１の出力電圧によって制御される。【００２０】
第２の入力トランジスタ２２のソース端子およびドレイン端子は、それぞれ、接地点および第２の負荷トランジスタ２５のソース端子に接続されている。また、第２の入力トランジスタ２２のドレイン端子は、第２の出力端子３３に接続されている。第２の負荷トランジスタ２５は、第１の負荷トランジスタ２４と同様に、そのゲート端子およびドレイン端子が電源端子３４に接続されたダイオード接続構造となっている。第１の負荷トランジスタ２４、第２の入力トランジスタ２２および第２の負荷トランジスタ２５の相互コンダクタンスは同じである。【００２１】
次に、図１に示す構成のシングル差動変換装置の動作について説明する。第１の入力トランジスタ２１の相互コンダクタンスをＧmとし、第１の負荷トランジスタ２４、第２の入力トランジスタ２２および第２の負荷トランジスタ２５の相互コンダクタンスをｇmnとする。また、図１に示す構成のシングル差動変換装置が、図８に示すシングル差動変換装置９のように寄生インダクタンス１１を介して電源１０に接続されている場合に、この寄生インダクタンス１１に流れる交流電流をｉacとし、第１の入力トランジスタ２１および第１の負荷トランジスタ２４を流れる交流電流をｉとし、第２の入力トランジスタ２２および第２の負荷トランジスタ２５を流れる交流電流をｉxとする。【００２２】
入力端子３１への入力電圧、第１の出力端子３２からの出力電圧および第２の出力端子３３からの出力電圧を、それぞれ、Ｖin、ＶoutおよびＶoutxとする。第１の入力トランジスタ２１について、次の（１）式が成り立つ。また、第１の負荷トランジスタ２４による負荷インピーダンスが１／ｇmnとなるので、（１）式を代入すると、次の（２）式が成り立つ。【００２３】
【数１】
2009044441.tif 000003
【数２】
2009044441.tif 000004
【００２４】
第２の入力トランジスタ２２への入力電圧がＶoutなので、第２の入力トランジスタ２２について、（２）式を代入すると、次の（３）式が成り立つ。また、第２の負荷トランジスタ２５による負荷インピーダンスが１／ｇmnとなるので、（３）式を代入すると、次の（４）式が成り立つ。【００２５】
【数３】
2009044441.tif 000005
【数４】
2009044441.tif 000006
【００２６】
ｉacは、ｉとｉxを足したものであるから、上記（１）式および上記（３）式より、次の（５）式が得られる。従って、図８の寄生インダクタンス１１には交流電流ｉacが流れない。また、上記（２）式および上記（４）式より、次の（６）式が得られる。従って、第１の出力端子３２と第２の出力端子３３からは、同じ大きさで、位相の反転した差動信号が出力される。【００２７】
【数５】
2009044441.tif 000007
【数６】
2009044441.tif 000008
【実施例２】
【００２８】
図２は、実施例２のシングル差動変換装置の構成を示す回路図である。図２に示すように、実施例２のシングル差動変換装置は、第１の負荷トランジスタ、第２の入力トランジスタおよび第２の負荷トランジスタをｐチャネルのＭＯＳトランジスタで構成したものである。【００２９】
第１の入力トランジスタ２１のゲート端子およびソース端子は、それぞれ、入力端子３１および接地点に接続されており、そのドレイン端子は、第１の負荷トランジスタ４４のドレイン端子と第１の出力端子３２に接続されている。第１の負荷トランジスタ４４は、そのゲート端子がドレイン端子に接続されたダイオード接続構造となっている。第１の負荷トランジスタ４４のソース端子は、電源端子３４に接続されている。【００３０】
第２の入力トランジスタ４２のゲート端子は、キャパシタ２６を介して第１の入力トランジスタ２１のドレイン端子に接続されている。第２の入力トランジスタ４２のソース端子およびドレイン端子は、それぞれ、電源端子３４および第２の負荷トランジスタ４５のソース端子に接続されている。また、第２の入力トランジスタ４２のドレイン端子は、第２の出力端子３３に接続されている。第２の負荷トランジスタ４５は、そのゲート端子およびドレイン端子が接地点に接続されたダイオード接続構造となっている。第１の負荷トランジスタ４４、第２の入力トランジスタ４２および第２の負荷トランジスタ４５の相互コンダクタンスは同じである。【００３１】
図２に示す構成のシングル差動変換装置の動作については、実施例１で説明した通りである。ただし、第１の負荷トランジスタ４４、第２の入力トランジスタ４２および第２の負荷トランジスタ４５の相互コンダクタンスをｇmpとし、前記（２）〜（４）式においてｇmnをｇmpとする。従って、実施例２においても、図８の寄生インダクタンス１１には交流電流ｉacが流れない。また、第１の出力端子３２と第２の出力端子３３からは、同じ大きさで、位相の反転した差動信号が出力される。
【実施例３】
【００３２】
図３は、実施例３のシングル差動変換装置の構成を示す回路図である。図３に示すように、実施例３のシングル差動変換装置は、実施例１のシングル差動変換装置において、第１の入力トランジスタ２１のゲート端子と入力端子３１の間、およびソース端子と接地点の間に、それぞれ、第１のインダクタ５１および第２のインダクタ５２を接続したものである。これら２個のインダクタ５１，５２のインダクタンスを調整することによって、第１の入力トランジスタ２１の入力インピーダンスをその直前の回路の出力インピーダンス、例えば５０Ωに整合させることができる。従って、実施例３のシングル差動変換装置は、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）としての機能も有する。すなわち、実施例３のシングル差動変換装置は、ＬＮＡとしても用いられ得る。
【実施例４】
【００３３】
図４は、実施例４のシングル差動変換装置の構成を示す回路図である。図４に示すように、実施例４のシングル差動変換装置は、実施例２のシングル差動変換装置において、第１の入力トランジスタ２１のゲート端子と入力端子３１の間、およびソース端子と接地点の間に、それぞれ、第１のインダクタ５１および第２のインダクタ５２を接続したものである。このようにすることによって、実施例３と同様に、実施例４のシングル差動変換装置をＬＮＡとして用いることができる。
【実施例５】
【００３４】
図５は、実施例５のＲＦ受信装置の構成を示す回路図である。図５に示すように、ＲＦ受信装置を構成するＲＦ（無線周波数）チップ６１は、複数の機能ブロックの領域に分割されており、その一つにＲＦ受信ブロック６２を有する。また、ＲＦチップ６１には、上述した実施例１〜４のいずれかのシングル差動変換装置６３が含まれている。図示例では、シングル差動変換装置６３は、ＲＦ受信ブロック６２に含まれているが、ＲＦ受信ブロック６２の外に設けられていてもよい。シングル差動変換装置６３の入力端子は、ＲＦチップ６１の外に設けられたアンテナ６６に接続されている。従って、シングル差動変換装置６３は、アンテナ６６から入力する単相の受信信号を、ＲＦ受信ブロック６２での処理に適した差動信号に変換する。【００３５】
実施例１〜４によれば、定電流源がなくても、シングル差動変換装置の全体において交流電流ｉacがゼロとなる。従って、シングル差動変換装置に定電流源を設けずに済むので、出力電圧のダイナミックレンジを電源電圧Ｖddと同じ程度に広げることができる。また、図７に示す従来構成のような大きなインダクタが不要となり、シングル差動変換装置自体の大きさが、例えば４０μｍ×４０μｍ程度になるので、ＩＣチップ内に集積するのに適している。従って、実施例５のように、シングル差動変換装置を内蔵するＲＦチップ等のＩＣチップが得られる。
【図１】
2009044441.tif 000009
【図２】
2009044441.tif 000010
【図３】
2009044441.tif 000011
【図４】
2009044441.tif 000012
【図５】
2009044441.tif 000013
【図６】
2009044441.tif 000014
【図７】
2009044441.tif 000015
【図８】
2009044441.tif 000016
【手続補正書】
【提出日】平成22年3月11日(2010.3.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、
前記第１アンプから出力される前記第１の電圧信号に応じた第２の電圧信号を出力する第２アンプと、
を備え、前記第１アンプの第１の負荷、前記第２アンプの入力トランジスタおよび前記第２アンプの第２の負荷の相互コンダクタンスが同じであることを特徴とするシングル差動変換装置。
【請求項２】
前記入力トランジスタは、ｎチャネルのトランジスタであり、前記第１の負荷および前記第２の負荷は、ダイオード接続されたｎチャネルのトランジスタであることを特徴とする請求項１に記載のシングル差動変換装置。
【請求項３】
前記入力トランジスタは、ｐチャネルのトランジスタであり、前記第１の負荷および前記第２の負荷は、ダイオード接続されたｐチャネルのトランジスタであることを特徴とする請求項１に記載のシングル差動変換装置。
【請求項４】
前記第１アンプの出力端子と前記第２アンプの入力端子の間に、直流に対して開放であり、交流に対して短絡とみなし得るキャパシタが接続されていることを特徴とする請求項１に記載のシングル差動変換装置。
【請求項５】
単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、前記第１アンプから出力される前記第１の電圧信号に応じた第２の電圧信号を出力する第２アンプと、を備え、前記第１アンプの負荷、前記第２アンプの入力トランジスタおよび前記第２アンプの負荷の相互コンダクタンスが同じであるシングル差動変換装置と、
前記シングル差動変換装置から出力される差動信号を処理するＲＦ受信ブロックと、
を備えることを特徴とするＲＦ受信装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シングル差動変換装置およびＲＦ受信装置に関するものである。
【背景技術】
【０００２】
差動信号の処理を行う回路に単相の信号が入力される場合、単相の信号を差動信号に変換する必要がある。そのような変換を行うものとして、シングル差動変換装置がある。
【０００３】
図６は、従来のシングル差動変換装置の構成を示す回路図である。図６に示すように、初段トランジスタ１において、そのゲート端子に単相の入力電圧Ｖinが印加され、そのドレイン端子から一方の出力電圧Ｖoutが得られる。次段トランジスタ２においては、そのゲート端子に初段トランジスタ１の出力電圧Ｖoutが印加され、そのドレイン端子からもう一方の出力電圧Ｖoutxが得られる。初段トランジスタ１および次段トランジスタ２の各ソース端子と接地点との間には定電流源３が接続されており、各ドレイン端子と正の電源端子との間には負荷抵抗４，５が接続されている。
【０００４】
初段トランジスタ１および負荷抵抗４には、Ｖinに応じた電流が流れる。次段トランジスタ２および負荷抵抗５には、Ｖoutに応じた電流が流れる。Ｖinが高くなると、初段トランジスタ１および負荷抵抗４に流れる電流が増え、Ｖoutが低くなる。それによって、次段トランジスタ２および負荷抵抗５に流れる電流が減り、Ｖoutxが高くなる。Ｖinが低くなると、その反対となる。このようなシングル入力の差動増幅回路は、例えば、特許文献１または特許文献２に開示されている。
【０００５】
図７は、従来のシングル差動変換装置の別の構成を示す回路図である。図７に示すように、一対のインダクタ６，７を有し、一端が接地された入力側インダクタ６の他端にＶinが印加され、出力側インダクタ７の両端からＶoutとＶoutxが出力される。このような回路は、いわゆるバランと呼ばれるものであり、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１６５２０２号公報（段落［０００２］、［０００３］、［００１２］）
【特許文献２】特開平１０−２０９７７３号公報（段落［０００３］、［０００４］）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、図６に示す構成では、初段および次段のトランジスタに定電流源が接続されているため、出力電圧の振幅が電源電圧Ｖddの振幅よりも小さくなり（最大でＶddの２／３程度）、出力電圧のダイナミックレンジを大きくすることができないという問題点がある。そこで、定電流源をなくすことが考えられるが、その場合には次のような新たな問題が生じる。例えば、図８に示すように、無線受信回路８において、シングル差動変換装置９により単相の入力信号を差動信号に変換する場合、シングル差動変換装置９と電源１０の間のボンディングワイヤ等の配線による寄生インダクタンス１１に交流電流ｉacが流れる。それによって、シングル差動変換装置９の接地電位がゼロにならず、実効的な相互インダクタンスが低下して、利得が下がってしまう。
【０００８】
一方、図７に示す構成では、出力電圧のダイナミックレンジを大きくすることはできるが、インダクタ自体が、例えば３００μｍ×３００μｍ程度と大きいため、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップ内にシングル差動変換装置を集積するのには好ましくない。また、図７に示す構成のシングル差動変換装置を部品化してＩＣチップに外付けすることも考えられるが、この場合には、外付け部品が増えることと、ＩＣチップの端子数を増やす必要があるため、好ましくない。
【０００９】
この発明は、上記に鑑みてなされたものであって、出力電圧のダイナミックレンジの大きいシングル差動変換装置を提供することを目的とする。また、この発明は、ＩＣチップ内に集積するのに適したシングル差動変換装置を提供することを目的とする。さらに、この発明は、そのようなシングル差動変換装置を有するＲＦ受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、この装置は、単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、第１アンプから出力される第１の電圧信号に応じた第２の電圧信号を出力する第２アンプを有し、第１アンプの負荷、第２アンプの入力トランジスタおよび第２アンプの負荷の相互コンダクタンスが同じであることを要件とする。この装置において、例えば、第２アンプの入力トランジスタは、ｎチャネルのトランジスタであり、第１アンプの負荷および第２アンプの負荷は、ダイオード接続されたｎチャネルのトランジスタであってもよい。または、それらのトランジスタがｐチャネルのトランジスタであってもよい。
【００１１】
また、第１アンプの出力端子と第２アンプの入力端子の間に、直流に対して開放であり、交流に対して短絡とみなし得るキャパシタが接続されていてもよい。さらに、第１アンプの入力端子にインダクタが接続されているとともに、第１アンプと接地点との間にインダクタが接続されており、第１アンプの入力インピーダンスが前段の回路の出力インピーダンスに整合するように調整されていてもよい。このような構成のシングル差動変換装置から出力される差動信号を処理するＲＦ受信ブロックを、さらに備えていてもよい。
【００１２】
開示の装置によれば、第１アンプを流れる電流と第２アンプを流れる電流とで、大きさは同じであるが、向きが逆になるので、交流電流がゼロとなる。また、第１の電圧信号と第２の電圧信号は、同じ大きさで、位相の反転した差動信号となる。さらに、ＩＣチップ内に集積可能な程度の大きさである。
【発明の効果】
【００１３】
開示の装置は、ダイナミックレンジが大きい差動信号を出力することができるという効果を奏する。また、開示の装置は、ＩＣチップ内に集積するのに適するという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】実施例１のシングル差動変換装置の構成を示す回路図である。
【図２】実施例２のシングル差動変換装置の構成を示す回路図である。
【図３】実施例３のシングル差動変換装置の構成を示す回路図である。
【図４】実施例４のシングル差動変換装置の構成を示す回路図である。
【図５】実施例５のＲＦ受信装置の構成を示す回路図である。
【図６】従来のシングル差動変換装置の構成を示す回路図である。
【図７】従来のシングル差動変換装置の別の構成を示す回路図である。
【図８】従来のシングル差動変換装置の問題点を説明する回路図である。
【発明を実施するための形態】
【００１５】
以下に、本発明にかかるシングル差動変換装置の実施例を図面に基づいて詳細に説明する。以下の説明および添付図面において、同様の構成については同一の符号を付して重複する説明を省略する。なお、この実施例によりこの発明が限定されるものではない。
【実施例１】
【００１６】
図１は、実施例１のシングル差動変換装置の構成を示す回路図である。図１に示すように、実施例１のシングル差動変換装置は、第１の入力トランジスタ２１および第１の負荷２４を備えた第１アンプの例としての初段アンプ（以下、初段アンプと称する）と、第２の入力トランジスタ２２および第２の負荷２５を備えた第２アンプの例としての次段アンプ（以下、次段アンプと称する）を備えている。第１の入力トランジスタ２１、第２の入力トランジスタ２２、第１の負荷２４および第２の負荷２５は、例えば、ｎチャネルのＭＯＳトランジスタで構成されている。これ以降、第１の負荷を第１の負荷トランジスタとし、第２の負荷を第２の負荷トランジスタとする。なお、初段アンプは、受信系において最初に信号の増幅を行うアンプとすることもできるが、その後に増幅する受信系のアンプとすることもできる。次段に対して前であるという点で初段と称している。
【００１７】
第１の入力トランジスタ２１のゲート端子、ソース端子およびドレイン端子は、それぞれ、単相の信号が入力される入力端子３１、接地点および第１の負荷トランジスタ２４のソース端子に接続されている。また、第１の入力トランジスタ２１のドレイン端子は、第１の出力端子３２に接続されている。第１の負荷トランジスタ２４は、ダイオード接続された構造となっており、そのゲート端子およびドレイン端子は、電源端子３４に接続されている。
【００１８】
第２の入力トランジスタ２２のゲート端子は、キャパシタ２６を介して第１の入力トランジスタ２１のドレイン端子に接続されている。このキャパシタ２６は、直流電圧に対して開放であり、交流電圧に対して短絡とみなし得る容量を有する。従って、第２の入力トランジスタ２２のゲート端子には、第１の入力トランジスタ２１から出力される交流電圧が印加される。すなわち、第２の入力トランジスタ２２は、第１の入力トランジスタ２１の出力電圧によって制御される。
【００１９】
第２の入力トランジスタ２２のソース端子およびドレイン端子は、それぞれ、接地点および第２の負荷トランジスタ２５のソース端子に接続されている。また、第２の入力トランジスタ２２のドレイン端子は、第２の出力端子３３に接続されている。第２の負荷トランジスタ２５は、第１の負荷トランジスタ２４と同様に、そのゲート端子およびドレイン端子が電源端子３４に接続されたダイオード接続構造となっている。第１の負荷トランジスタ２４、第２の入力トランジスタ２２および第２の負荷トランジスタ２５の相互コンダクタンスは同じである。
【００２０】
次に、図１に示す構成のシングル差動変換装置の動作について説明する。第１の入力トランジスタ２１の相互コンダクタンスをＧmとし、第１の負荷トランジスタ２４、第２の入力トランジスタ２２および第２の負荷トランジスタ２５の相互コンダクタンスをｇmnとする。また、図１に示す構成のシングル差動変換装置が、図８に示すシングル差動変換装置９のように寄生インダクタンス１１を介して電源１０に接続されている場合に、この寄生インダクタンス１１に流れる交流電流をｉacとし、第１の入力トランジスタ２１および第１の負荷トランジスタ２４を流れる交流電流をｉとし、第２の入力トランジスタ２２および第２の負荷トランジスタ２５を流れる交流電流をｉxとする。
【００２１】
入力端子３１への入力電圧、第１の出力端子３２からの出力電圧および第２の出力端子３３からの出力電圧を、それぞれ、Ｖin、ＶoutおよびＶoutxとする。第１の入力トランジスタ２１について、次の（１）式が成り立つ。また、第１の負荷トランジスタ２４による負荷インピーダンスが１／ｇmnとなるので、（１）式を代入すると、次の（２）式が成り立つ。
【００２２】
【数１】
2009044441.tif 000017
【数２】
2009044441.tif 000018
【００２３】
第２の入力トランジスタ２２への入力電圧がＶoutなので、第２の入力トランジスタ２２について、（２）式を代入すると、次の（３）式が成り立つ。また、第２の負荷トランジスタ２５による負荷インピーダンスが１／ｇmnとなるので、（３）式を代入すると、次の（４）式が成り立つ。
【００２４】
【数３】
2009044441.tif 000019
【数４】
2009044441.tif 000020
【００２５】
ｉacは、ｉとｉxを足したものであるから、上記（１）式および上記（３）式より、次の（５）式が得られる。従って、図８の寄生インダクタンス１１には交流電流ｉacが流れない。また、上記（２）式および上記（４）式より、次の（６）式が得られる。従って、第１の出力端子３２と第２の出力端子３３からは、同じ大きさで、位相の反転した差動信号が出力される。
【００２６】
【数５】
2009044441.tif 000021
【数６】
2009044441.tif 000022
【実施例２】
【００２７】
図２は、実施例２のシングル差動変換装置の構成を示す回路図である。図２に示すように、実施例２のシングル差動変換装置は、第１の負荷トランジスタ、第２の入力トランジスタおよび第２の負荷トランジスタをｐチャネルのＭＯＳトランジスタで構成したものである。
【００２８】
第１の入力トランジスタ２１のゲート端子およびソース端子は、それぞれ、入力端子３１および接地点に接続されており、そのドレイン端子は、第１の負荷トランジスタ４４のドレイン端子と第１の出力端子３２に接続されている。第１の負荷トランジスタ４４は、そのゲート端子がドレイン端子に接続されたダイオード接続構造となっている。第１の負荷トランジスタ４４のソース端子は、電源端子３４に接続されている。
【００２９】
第２の入力トランジスタ４２のゲート端子は、キャパシタ２６を介して第１の入力トランジスタ２１のドレイン端子に接続されている。第２の入力トランジスタ４２のソース端子およびドレイン端子は、それぞれ、電源端子３４および第２の負荷トランジスタ４５のソース端子に接続されている。また、第２の入力トランジスタ４２のドレイン端子は、第２の出力端子３３に接続されている。第２の負荷トランジスタ４５は、そのゲート端子およびドレイン端子が接地点に接続されたダイオード接続構造となっている。第１の負荷トランジスタ４４、第２の入力トランジスタ４２および第２の負荷トランジスタ４５の相互コンダクタンスは同じである。
【００３０】
図２に示す構成のシングル差動変換装置の動作については、実施例１で説明した通りである。ただし、第１の負荷トランジスタ４４、第２の入力トランジスタ４２および第２の負荷トランジスタ４５の相互コンダクタンスをｇmpとし、前記（２）〜（４）式においてｇmnをｇmpとする。従って、実施例２においても、図８の寄生インダクタンス１１には交流電流ｉacが流れない。また、第１の出力端子３２と第２の出力端子３３からは、同じ大きさで、位相の反転した差動信号が出力される。
【実施例３】
【００３１】
図３は、実施例３のシングル差動変換装置の構成を示す回路図である。図３に示すように、実施例３のシングル差動変換装置は、実施例１のシングル差動変換装置において、第１の入力トランジスタ２１のゲート端子と入力端子３１の間、およびソース端子と接地点の間に、それぞれ、第１のインダクタ５１および第２のインダクタ５２を接続したものである。これら２個のインダクタ５１，５２のインダクタンスを調整することによって、第１の入力トランジスタ２１の入力インピーダンスをその直前の回路の出力インピーダンス、例えば５０Ωに整合させることができる。従って、実施例３のシングル差動変換装置は、ＬＮＡ（Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）としての機能も有する。すなわち、実施例３のシングル差動変換装置は、ＬＮＡとしても用いられ得る。
【実施例４】
【００３２】
図４は、実施例４のシングル差動変換装置の構成を示す回路図である。図４に示すように、実施例４のシングル差動変換装置は、実施例２のシングル差動変換装置において、第１の入力トランジスタ２１のゲート端子と入力端子３１の間、およびソース端子と接地点の間に、それぞれ、第１のインダクタ５１および第２のインダクタ５２を接続したものである。このようにすることによって、実施例３と同様に、実施例４のシングル差動変換装置をＬＮＡとして用いることができる。
【実施例５】
【００３３】
図５は、実施例５のＲＦ受信装置の構成を示す回路図である。図５に示すように、ＲＦ受信装置を構成するＲＦ（無線周波数）チップ６１は、複数の機能ブロックの領域に分割されており、その一つにＲＦ受信ブロック６２を有する。また、ＲＦチップ６１には、上述した実施例１〜４のいずれかのシングル差動変換装置６３が含まれている。図示例では、シングル差動変換装置６３は、ＲＦ受信ブロック６２に含まれているが、ＲＦ受信ブロック６２の外に設けられていてもよい。シングル差動変換装置６３の入力端子は、ＲＦチップ６１の外に設けられたアンテナ６６に接続されている。従って、シングル差動変換装置６３は、アンテナ６６から入力する単相の受信信号を、ＲＦ受信ブロック６２での処理に適した差動信号に変換する。
【００３４】
実施例１〜４によれば、定電流源がなくても、シングル差動変換装置の全体において交流電流ｉacがゼロとなる。従って、シングル差動変換装置に定電流源を設けずに済むので、出力電圧のダイナミックレンジを電源電圧Ｖddと同じ程度に広げることができる。また、図７に示す従来構成のような大きなインダクタが不要となり、シングル差動変換装置自体の大きさが、例えば４０μｍ×４０μｍ程度になるので、ＩＣチップ内に集積するのに適している。従って、実施例５のように、シングル差動変換装置を内蔵するＲＦチップ等のＩＣチップが得られる。
【００３５】
上述した実施の形態に関し、さらに以下の付記を開示する。
【００３６】
（付記１）単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、
前記第１アンプから出力される前記第１の電圧信号に応じた第２の電圧信号を出力する第２アンプと、
を備え、前記第１アンプの第１の負荷、前記第２アンプの入力トランジスタおよび前記第２アンプの第２の負荷の相互コンダクタンスが同じであることを特徴とするシングル差動変換装置。
【００３７】
（付記２）前記入力トランジスタは、ｎチャネルのトランジスタであり、前記第１の負荷および前記第２の負荷は、ダイオード接続されたｎチャネルのトランジスタであることを特徴とする付記１に記載のシングル差動変換装置。
【００３８】
（付記３）前記入力トランジスタは、ｐチャネルのトランジスタであり、前記第１の負荷および前記第２の負荷は、ダイオード接続されたｐチャネルのトランジスタであることを特徴とする付記１に記載のシングル差動変換装置。
【００３９】
（付記４）前記第１アンプの出力端子と前記第２アンプの入力端子の間に、直流に対して開放であり、交流に対して短絡とみなし得るキャパシタが接続されていることを特徴とする付記１に記載のシングル差動変換装置。
【００４０】
（付記５）前記第１アンプの入力端子、および前記第１アンプと接地点との間に、それぞれ、インダクタが接続されていることを特徴とする付記１に記載のシングル差動変換装置。
【００４１】
（付記６）前記第１アンプの入力インピーダンスが前段の回路の出力インピーダンスに整合していることを特徴とする付記５に記載のシングル差動変換装置。
【００４２】
（付記７）単相の入力信号に応じた第１の電圧信号を出力する第１アンプと、前記第１アンプから出力される前記第１の電圧信号に応じた第２の電圧信号を出力する第２アンプと、を備え、前記第１アンプの負荷、前記第２アンプの入力トランジスタおよび前記第２アンプの負荷の相互コンダクタンスが同じであるシングル差動変換装置と、
前記シングル差動変換装置から出力される差動信号を処理するＲＦ受信ブロックと、
を備えることを特徴とするＲＦ受信装置。
【符号の説明】
【００４３】
２１，２２，４２  入力トランジスタ
２４，２５，４４，４５  負荷トランジスタ
２６  キャパシタ
５１，５２  インダクタ
６１  ＲＦチップ
６２  ＲＦ受信ブロック
６３  シングル差動変換装置
【国際調査報告】
2009044441.tif 000023
2009044441.tif 000024
2009044441.tif 000025