(57)【要約】本発明は、複数個のスリットを有するシャドーマスクを備えた一つのマスクセットを用い、シャドーマスクと蒸着ソースとの間の蒸着角の設定により真空蒸着を行う。一旦作り出された真空状態にて、下部端子層、誘電層、内部電極層、及び上部端子層からなる多層薄膜キャパシタを一気に形成する。または、複数個のスリットを有するシャドーマスクをそれぞれ備え、互いに向き合うように設けられた上部及び下部マスクセットの相対的な移動により、スリットパターンを調節し、一旦作り出された真空状態にて、下部端子層、誘電層、内部電極層、及び上部端子層からなる多層薄膜キャパシタを一気に形成する。
2009512177.tif 000002
【特許請求の範囲】
【請求項１】
基板上に誘電層と導電層を多層薄膜の形態で蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、
複数個のスリットを有する一つのシャドーマスクに対して垂直に誘電層蒸着ソースを位置させ、前記一つのシャドーマスクに対して傾斜するように導電層蒸着ソースを位置させる過程と、
前記各蒸着ソースから蒸発粒子を蒸発させ、前記各スリットを通過して前記基板上に蒸着させることで前記誘電層と導電層を形成する過程と、から構成されることを特徴とする多層薄膜キャパシタ製造方法。
【請求項２】
前記導電層蒸着ソースを傾斜するように位置させる蒸着角の範囲は、シャドーマスクとの直交方向で５゜〜４５゜であることを特徴とする請求項１に記載の多層薄膜キャパシタ製造方法。
【請求項３】
前記導電層及び誘電層の蒸着中の膜成長速度に基づいて、シャドーマスクを装着したマスクセットを高さ方向に移動制御する過程をさらに含むことを特徴とする請求項１に記載の多層薄膜キャパシタ製造方法。
【請求項４】
前記導電層及び誘電層の蒸着中、前記シャドーマスクを前記基板から下方に分離して離隔した後、蒸着膜成長程度に基づいて、前記離隔したシャドーマスクを上方に精密に位置調節する制御を、予め設定された周期ごとに反復的に行う過程をさらに含むことを特徴とする請求項１に記載の多層薄膜キャパシタ製造方法。
【請求項５】
蒸着膜の形成後、前記マスクセットについて、基板上に形成された蒸着膜が水平に位置を移動するシャドーマスクによって損傷されないだけの高さ方向の移動を行うよう制御して前記基板と離隔させ、この後、幅方向及び長さ方向にて定義される水平方向への位置制御を行う過程を、さらに含むことを特徴とする請求項１に記載の多層薄膜キャパシタ製造方法。
【請求項６】
前記シャドーマスクのスリットの幅方向断面は平行四辺形で、長さ方向断面は台形であることを特徴とする請求項１に記載の多層薄膜キャパシタ製造方法。
【請求項７】
前記シャドーマスクのスリット断面形状は、平行四辺形、段付けされた平行四辺形、台形、及び、段付けされた台形のうちの一つであることを特徴とする請求項１に記載の多層薄膜キャパシタ製造方法。
【請求項８】
請求項１の製造方法で製造された多層薄膜キャパシタ。
【請求項９】
基板上に誘電層と導電層を多層薄膜として蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、
公転及び自転回転が可能なマスクセットに装着され、複数個のスリットを有する一つのシャドーマスクと前記基板との間の間隔を調整してセッティングする過程と、
前記一つのシャドーマスクに対して垂直に誘電層蒸着ソースを位置させ、前記一つのシャドーマスクに対して傾斜するように導電層蒸着ソースを位置させる過程と、
前記マスクセットについてｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）空間での位置制御を行い、真空蒸着で前記誘電層と導電層を形成する過程と、から構成されたことを特徴とする多層薄膜キャパシタ製造方法。
【請求項１０】
前記セッティング過程前に、基板上に熱分解可能な離型層を形成する過程をさらに含むことを特徴とする請求項９に記載の多層薄膜キャパシタ製造方法。
【請求項１１】
蒸着膜の形成後、前記マスクセットについて、基板上に形成された蒸着膜が水平に位置を移動するシャドーマスクによって損傷されないだけの高さ方向の移動を行うよう制御して前記基板と離隔させた後、幅方向と長さ方向にて定義される水平方向への位置制御を行う過程をさらに含むことを特徴とする請求項９に記載の多層薄膜キャパシタ製造方法。
【請求項１２】
基板上に誘電層と導電層を多層薄膜の形態で蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、
複数個のスリットを有するシャドーマスクがそれぞれ備わり、互いに対向して構成された上部及び下部マスクセットの移動を通して所望の蒸着膜形成のためのスリットパターンを形成する過程と、
各蒸着ソースから蒸発粒子を蒸発させ、前記スリットパターンを通過して前記基板上に蒸着させて前記誘電層と導電層を形成する過程と、から構成されたことを特徴とする多層薄膜キャパシタ製造方法。
【請求項１３】
前記導電層及び誘電層の蒸着中の膜成長速度に基づいて、シャドーマスクを装着したマスクセットを高さ方向に移動制御する過程をさらに含むことを特徴とする請求項１２に記載の多層薄膜キャパシタ製造方法。
【請求項１４】
前記導電層及び誘電層の蒸着中、前記シャドーマスクを前記基板から下方に分離して離隔した後、蒸着膜成長程度に基づいて前記離隔したシャドーマスクを上方に精密に位置調節する制御を、予め設定された周期ごとに反復的に行う過程をさらに含むことを特徴とする請求項１２に記載の多層薄膜キャパシタ製造方法。
【請求項１５】
蒸着膜の形成後、前記マスクセットについて、基板上に形成された蒸着膜が水平に位置を移動するシャドーマスクによって損傷されないだけの高さ方向の移動を行うよう制御し、前記基板と離隔させた後、幅方向と長さ方向にて定義される水平方向への位置制御を行う過程をさらに含むことを特徴とする請求項１２に記載の多層薄膜キャパシタ製造方法。
【請求項１６】
請求項１２の製造方法で製造された多層薄膜キャパシタ。
【請求項１７】
基板上に誘電層と導電層を多層薄膜の形態で蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、
公転及び自転回転が可能な上部及び下部マスクセットに装着され、それぞれが複数個のスリットを有する上部及び下部シャドーマスクの零点を調整し、前記上部及び下部シャドーマスクと前記基板との間の距離を調整してセッティングする過程と、
上部及び下部マスクセットの相対的な移動を通して上部及び下部シャドーマスクによる所望のスリットパターンを形成する過程と、
前記スリットパターンを用いた真空蒸着で前記誘電層と導電層を形成する過程と、から構成されたことを特徴とする多層薄膜キャパシタ製造方法。
【請求項１８】
前記セッティング過程前に、基板上に熱分解可能な離型層を形成する過程をさらに含むことを特徴とする請求項１７に記載の多層薄膜キャパシタ製造方法。
【請求項１９】
蒸着膜の形成後、前記マスクセットについて、基板上に形成された蒸着膜が水平に位置移動するシャドーマスクによって損傷されないだけの高さ方向の移動を行うよう制御して前記基板と離隔させた後、幅方向と長さ方向に定義される水平方向に位置制御する過程をさらに含むことを特徴とする請求項１７に記載の多層薄膜キャパシタ製造方法。
【請求項２０】
真空蒸着で多層薄膜キャパシタを製造する方法において、
複数個のスリットを有するシャドーマスクを備えた一つのマスクセットを用い、前記シャドーマスクと蒸着ソースとの間の蒸着角設定、及び、前記マスクセットのｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）位置制御を通して真空蒸着を行い、一旦作り出された真空状態にて、下部端子層、誘電層、内部電極層、及び上部端子層を一気に形成することを特徴とする多層薄膜キャパシタ製造方法。
【請求項２１】
請求項２０の製造方法で製造された多層薄膜キャパシタ。
【請求項２２】
真空蒸着で多層薄膜キャパシタを製造する方法において、
複数個のスリットを有するシャドーマスクがそれぞれ備わり互いに対向して設置された上部及び下部マスクセットを用い、これらの相対的な移動を通してスリットパターンを調節し、一旦作り出された真空状態にて、下部端子層、誘電層、内部電極層、及び上部端子層を一気に形成することを特徴とする多層薄膜キャパシタ製造方法。
【請求項２３】
請求項２２の製造方法で製造された多層薄膜キャパシタ。
【請求項２４】
高真空下で多層薄膜キャパシタを製造する装置において、
真空蒸着室を有するチャンバー内の上部にて公転回転可能なように軸支された公転回転体を用い、この公転回転体の円周に沿って多数個のマスクアセンブリを自転可能に設置し、前記マスクアセンブリには、水平及び垂直移送体によってｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）空間にて位置制御されるマスクセットを備え、マスクセットのシャドーマスク上部にはシャドーマスクに対して平行な基板が取り付けられるように構成し、
前記真空蒸着室の底には、誘電層蒸着ソースと導電層蒸着ソースを設置し、この際、前記誘電層蒸着ソースは前記シャドーマスクに対して垂直に位置させ、前記導電層蒸着ソースは前記シャドーマスクに対して傾斜するように位置させて構成することを特徴とする多層薄膜キャパシタ製造装置。
【請求項２５】
前記誘電層蒸着ソースは、第１誘電蒸着試料が焼結形成されたコア棒を、第２誘電蒸着試料が焼結形成された外皮管に挿入して一体的に構成した誘電体マルチ蒸着ソースであることを特徴とする請求項２４に記載の多層薄膜キャパシタ製造装置。
【請求項２６】
前記コア棒と外皮管のサイズは、前記蒸着膜の構成原子のモル％に基づいて決定されることを特徴とする請求項２５に記載の多層薄膜キャパシタ製造装置。
【請求項２７】
前記導電層蒸着ソースを外部から断熱させる断熱キャップが、前記導電層蒸着ソースを収容する導電体インデックスドラムに装置されることを特徴とする請求項２４に記載の多層薄膜キャパシタ製造装置。
【請求項２８】
前記マスクセットは、結束フレームの上部固定部材と下部固定部材が前記シャドーマスクの支持部を結束し、この際、楔形状の噛み合わせ・係合により結束を行うことを特徴とする請求項２４に記載の多層薄膜キャパシタ製造装置。
【請求項２９】
前記真空蒸着室にプラズマビームを照射し、前記導電体蒸発源と誘電体蒸発源から蒸発される粒子に衝撃を加えるためのプラズマビーム照射器をさらに備えることを特徴とする請求項２４に記載の多層薄膜キャパシタ製造装置。
【請求項３０】
真空蒸着室を有するチャンバー内の上部にて公転回転可能に軸支された公転回転体を備え、この公転回転体の円周に、多数個のマスクアセンブリを自転可能に設置し、前記マスクアセンブリには、水平及び垂直移送体によってｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）空間にて位置制御される上部及び下部マスクセットを、対向するように取り付け、前記上部及び下部マスクセットのシャドーマスク上部にはシャドーマスクに対して平行に基板が取り付けられるように構成し、前記上部マスクセット及び下部マスクセットのシャドーマスクの移動制御により複数のスリットパターン形成が可能になるように構成し、
前記真空蒸着室の底には、誘電層蒸着ソース、導電層蒸着ソース、及びそれぞれの蒸着ソース蒸発器を設置し、前記蒸着ソースから蒸発された粒子が前記スリットパターンを通過して基板上に蒸着されるように構成することを特徴とする多層薄膜キャパシタ製造装置。
【請求項３１】
前記導電層蒸着ソースを外部から断熱させる断熱キャップが、前記導電層蒸着ソースを収容する導電体インデックスドラムに取り付けられることを特徴とする請求項２８に記載の多層薄膜キャパシタ製造装置。
【請求項３２】
前記上部及び下部マスクセットは、結束フレームの上部固定部材と下部固定部材が前記シャドーマスクの支持部を結束し、楔形状の噛み合わせ・係合で結束を行うことを特徴とする請求項２８に記載の多層薄膜キャパシタ製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ製造装置に関するもので、特に、真空蒸着方式で多層薄膜キャパシタを製造する方法及びその装置に関するものである。
【背景技術】
【０００２】
一般的に、ノートブックコンピュータ、ＰＤＡ、ＬＣＤ、ＰＤＰ、携帯電話、ＭＰ３プレーヤー、メモリ類、デジタルカメラ、カムコーダ、マルチメディアプレーヤーなどの携帯型電子機器は、小型化及び多機能化の趨勢に合わせて、その回路構成部品が漸次小型化されており、このための研究が近年活発に行われている。
【０００３】
その回路構成部品のうちキャパシタは、小型化及び薄膜化が容易でなかった。ところが、最近になって、要求された静電容量と耐圧をそのまま維持しながら体積を大幅に縮小できるキャパシタである多層薄膜キャパシタが研究及び開発されている。
【０００４】
多層薄膜キャパシタを伝統的に製造する主要工程の一例は、下記の通りである。
【０００５】
誘電層、内部電極層の主成分粉末とバインダーのＷｔ％またはｍｏｌ％による攪拌工程、小型化と均一な分散のためのミリング工程、前記誘電層をパターンにしたがってスプレードライングまたはプリンティングする工程、誘電層形成後のバインダードライング工程、前記導電層をパターンにしたがってスプレードライングまたはプリンティングする工程、内部電極層形成後のバインダードライング工程、所定の静電容量を達成するための上記のプリンティング工程とドライング工程の反復工程、上記の静電容量を達成した後に脱バインダーを行い、前記誘電層及び導電層粒子の緻密度を向上させるための焼結工程、端子処理のためのプレーティング工程、側面電極の形成、ダイシング工程、メッキ液浸漬工程を通した端子処理工程、後加工処理としてのソルダリング工程、信頼性検査工程などを経て完成される。
【０００６】
一方、多層薄膜キャパシタは、フォトリソグラフィ方式で製造することもできる。フォトリソグラフィ方式の多層薄膜キャパシタの製造方法は、誘電層、内部電極層のパターンをフォトレジスタで形成する方法として、キャパシタの各層を形成する時ごとにフォトレジスタ塗布、露光、洗浄、エッチング、フォトレジスタ除去の工程を繰り返すことで多層薄膜キャパシタが完成される。
【０００７】
上記のような一例の従来技術の方法で製造された多層薄膜キャパシタの断面構成は、図１に示す通りである。
【０００８】
図１を参照すると、従来の多層薄膜キャパシタ１においては、内部電極層３，４と誘電層２が交互に形成された後、誘電層２の両側に側面電極５，６が形成される。このとき、各側面電極５，６は、内部電極層３，４と電気的に連結させる必要がある。
【０００９】
上記のような従来技術においては、内部電極層３，４と側面電極５，６との連結工程が複雑でかつ難しい。そのため、連結抵抗値を低くしてこそ良好な高周波特性を示す多層薄膜キャパシタにおいては、連結抵抗値によって不良率が高くなるという短所があった。そして、焼結工程では、膜内に微細な気泡によって膨張が生じることで、膜の剥離現象が発生し、不良率が高くなるという問題点もあった。
【００１０】
また、上記の従来技術の製造工程であると、製造技術上、多層薄膜キャパシタの小型化のためには、誘電層と電極層の主成分粉末に対するナノ粒子化が必須である。その結果、原価上昇が発生し、製造上の複雑な工程によってシステムの処理量が低下し、大きな設備空間が必要となり、設備費用が高くなるなどの短所があった。
【００１１】
一方、多層薄膜キャパシタを薄膜真空蒸着方式で製作する方法が研究されている。
【００１２】
しかしながら、上記のような薄膜真空蒸着方式においては、多層薄膜キャパシタ積層構造を具現するために、少なくとも二つ以上のスリットのパターンが要求されるので、各層を形成する時ごとに各層に適合したスリットのパターンを有するシャドーマスクに交換すべきである。このために、相対的に多くの時間が所要される真空工程と真空解除工程を繰り返すべきであるが、その時ごとに不純物の混入が引き起こされ、製品の不良率が高くなり、生産性が低下するという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、本発明の目的は、真空蒸着方式で多層薄膜キャパシタを大量生産しながらも不良率を低下できる多層薄膜キャパシタ製造装置及び方法と、その多層薄膜キャパシタを提供することにある。
【００１４】
本発明の他の目的は、一度作り出された真空状態で下部端子層、誘電層、内部電極層、上部端子層からなる多層薄膜キャパシタを一気に形成できる多層薄膜キャパシタ製造装置及び方法と、その多層薄膜キャパシタを提供することにある。
【００１５】
本発明の更に他の目的は、シャドーマスク交換のための真空解除及び再真空工程なしにも多層薄膜キャパシタを生産できる多層薄膜キャパシタ製造装置及び製造方法と、それによる多層薄膜キャパシタを提供することにある。
【００１６】
本発明の更に他の目的は、１個のシャドーマスクを用いた真空蒸着方式で多層薄膜キャパシタを製造できる多層薄膜キャパシタ製造装置及び方法を提供することにある。
【００１７】
本発明の更に他の目的は、２個のシャドーマスクのスリットパターン調整を通して多層薄膜キャパシタを真空蒸着で製造できる多層薄膜キャパシタ製造装置及び方法を提供することにある。
【課題を解決するための手段】
【００１８】
上記の目的に沿って、本発明は、真空蒸着で多層薄膜キャパシタを製造する方法において、複数個のスリットを有するシャドーマスクを備えた一つのマスクセットの前記シャドーマスクと蒸着ソースとの間の蒸着角設定と、前記マスクセットのｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）位置制御を通して真空蒸着を行い、一度作り出された真空状態で下部端子層、誘電層、内部電極層、上部端子層を一気に形成することを特徴とする。
【００１９】
また、本発明は、基板上に誘電層と導電層を多層薄膜の形態で蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、複数個のスリットを有する一つのシャドーマスクに対して垂直に誘電層蒸着ソースを位置させ、前記一つのシャドーマスクに対して傾斜するように導電層蒸着ソースを位置させる過程と、前記各蒸着ソースから蒸発粒子を蒸発させ、前記各スリットを通過して前記基板上に蒸着させることで前記誘電層と導電層を形成する過程とから構成されることを特徴とする。
【００２０】
また、本発明は、基板上に誘電層と導電層を多層薄膜の形態で蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、公転及び自転回転が可能なマスクセットに装着され、複数個のスリットを有する一つのシャドーマスクと前記基板との間の間隔を調整してセッティングする過程と、前記一つのシャドーマスクに対して垂直に誘電層蒸着ソースを位置させ、前記一つのシャドーマスクに対して傾斜するように導電層蒸着ソースを位置させる過程と、前記マスクセットをｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）空間に位置制御し、真空蒸着で前記誘電層と導電層を形成する過程と、から構成されたことを特徴とする。
【００２１】
また、本発明は、真空蒸着で多層薄膜キャパシタを製造する方法において、複数個のスリットを有するシャドーマスクがそれぞれ備わり、互いに対向して設置された上部及び下部マスクセットの相対的な移動を通してスリットパターンを調節し、一度作り出された真空状態で下部端子層、誘電層、内部電極層、上部端子層を一気に形成することを特徴とする。
【００２２】
また、本発明は、基板上に誘電層と導電層を多層薄膜の形態で蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、複数個のスリットを有するシャドーマスクがそれぞれ備わり、互いに対向して構成された上部及び下部マスクセットの移動を通して所望の蒸着膜形成のためのスリットパターンを形成する過程と、各蒸着ソースから蒸発粒子を蒸発させ、前記スリットパターンを通過して前記基板上に蒸着させて前記誘電層と導電層を形成する過程と、から構成されたことを特徴とする。
【００２３】
また、本発明は、基板上に誘電層と導電層を多層薄膜の形態で蒸着し、前記導電層を前記誘電層より狭い幅で蒸着形成してキャパシタを製造する方法において、公転及び自転回転が可能な上部及び下部マスクセットに装着され、それぞれが複数個のスリットを有する上部及び下部シャドーマスクの零点を調整し、前記上部及び下部シャドーマスクと前記基板との間の距離を調整してセッティングする過程と、上部及び下部マスクセットの相対的な移動を通して上部及び下部シャドーマスクによる所望のスリットパターンを形成する過程と、前記スリットパターンを用いた真空蒸着で前記誘電層と導電層を形成する過程と、から構成されたことを特徴とする。
【００２４】
また、本発明は、高真空下で多層薄膜キャパシタを製造する装置において、真空蒸着室を有するチャンバー内の上部で公転回転可能に軸設された公転回転体の円周に、多数個のマスクアセンブリを自転可能に設置し、前記マスクアセンブリには、水平及び垂直移送体によってｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）空間に位置制御されるマスクセットを備え、マスクセットのシャドーマスク上部にはシャドーマスクに対して平行な基板が装置されるように構成し、前記真空蒸着室の底には、誘電層蒸着ソースと導電層蒸着ソースを設置し、前記誘電層蒸着ソースは前記シャドーマスクに対して垂直に位置させ、前記導電層蒸着ソースは前記シャドーマスクに対して傾斜するように位置させて構成することを特徴とする。
【００２５】
また、本発明は、高真空下で多層薄膜キャパシタを製造する装置において、真空蒸着室を有するチャンバー内の上部で公転回転可能に軸設された公転回転体の円周に、多数個のマスクアセンブリを自転可能に設置し、前記マスクアセンブリには、水平及び垂直移送体によってｘ、ｙ、ｚ軸（ｘは幅方向、ｙは長さ方向、ｚは高さ方向）空間に位置制御される上部及び下部マスクセットを対向するように装置し、前記上部及び下部マスクセットのシャドーマスク上部にはシャドーマスクに対して平行な基板が装置されるように構成し、前記上部及び下部マスクセットのシャドーマスクの移動制御を通したスリットパターン形成が可能になるように構成し、前記真空蒸着室の底には、誘電層蒸着ソース、導電層蒸着ソース、及びそれぞれの蒸着ソース蒸発器を設置し、前記蒸着ソースから蒸発された粒子が前記スリットパターンを通過して基板上に蒸着されるように構成することを特徴とする。
【発明の効果】
【００２６】
上述したように、本発明は、自転及び公転の回転、ｘ、ｙ、ｚ軸への空間移動が可能なマスクアセンブリ上に基板と１個のシャドーマスクまたは２個のシャドーマスクを装着し、蒸着角とスリットパターンを形成することで、高品質の多層薄膜キャパシタを真空蒸着できるという長所を有する。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の好適な実施例を添付の図面に基づいて詳細に説明する。図中、同一の構成要素には、可能な限り同一の符号を付している。また、本発明の要旨をぼやけさせるような公知の機能及び構成に対する詳細な説明は省略する。
【００２８】
本発明に係る多層薄膜キャパシタ製造方式は、真空蒸着方式で具現される。特に、本発明の実施例にあっては、一度作り出された真空状態にて、下部端子層、誘電層、内部電極層、上部端子層からなる多層薄膜キャパシタを、一気に形成するように具現する。
【００２９】
本発明に係る多層薄膜キャパシタの製造方法には、１個のシャドーマスクを用い、蒸着角度を調節することで多層薄膜キャパシタを製造する第１実施例に係る製造方法と、２個のシャドーマスクを用い、マスクのスリットパターンを調整することで多層薄膜キャパシタを製造する第２実施例に係る製造方法とがある。
【００３０】
本発明の第１実施例に係る製造方法では、複数個のスリットを有するシャドーマスクを備えた一つのマスクセットのシャドーマスクと蒸着ソースとの間の蒸着角設定を通して真空蒸着を行い、一度作り出された真空状態にて、下部端子層、誘電層、内部電極層及び上部端子層を含む多層薄膜キャパシタを、一気に形成する。
【００３１】
本発明の第２実施例に係る製造方法では、複数個のスリットを有するシャドーマスクがそれぞれ備わり、対向するように設置された上部及び下部マスクセットの相対的な移動を通してスリットパターンを調節し、一度作り出された真空状態で、下部端子層、誘電層、内部電極層及び上部端子層からなる多層薄膜キャパシタを、一気に形成する。
【００３２】
本発明の実施例に係る多層薄膜キャパシタ製造のための全般的な手順は、前工程過程、主工程過程及び後工程過程の３つの過程に区分される。
【００３３】
図２は、本発明の実施例に係る前工程過程Ｓ１のフローチャートで、図３は、本発明の実施例に係る主工程過程Ｓ２のフローチャートで、図４は、本発明の実施例に係る後工程過程Ｓ３のフローチャートである。
【００３４】
そして、図５は、本発明の実施例に係る主工程過程Ｓ２を通して製造された多層薄膜キャパシタの断面図である。
【００３５】
図５の多層薄膜キャパシタ１０において、参照番号"１２"は基板で、"１４"は離型層で、"１６ａ，１６ｂ"は第１及び第２下部端子層である。また、"１８ａ，１８ｂ"は第１及び第２内部電極層で、"２０"は誘電層で、"２２ａ，２２ｂ"は第１及び第２上部端子層である。前記第１下部及び上部端子層１６ａ，２２ａ、第１及び第２内部電極層１８ａ，１８ｂは、全て導電層に該当する。
【００３６】
図５に示した本発明の実施例に係る多層薄膜キャパシタ１０においては、既存のものとは異なり、側面電極を別途に形成しない。すなわち、本発明の実施例では、第１下部端子層及び第１上部端子層１６ａ，２２ａと電気的に連結されるように、第１内部電極層１８ａの一側部を、一度に第１下部端子層１６ａにまで達するように延長形成する。また、第２下部端子層及び第２上部端子層１６ｂ，２２ｂと電気的に連結されるように、第２内部電極層１８ｂの他側部を、一度に第２下部端子層１６ｂにまで達するように延長形成する。その結果、既存の側面電極と内部電極層との間の電気的連結のための連結工程やジャンバー工程が省略される。
【００３７】
また、第１内部電極層１８ａと第２内部電極層１８ｂとの間に位置する誘電層２０は、第１及び第２内部電極層１８ａ，１８ｂよりも相対的に広い幅で形成される（図３６を参照）。
【００３８】
本発明の実施例に係る前工程過程Ｓ１は、真空蒸着のための準備過程として、図２に示すように、基板洗浄工程Ｓ２０、離型層塗布工程Ｓ２２、セッティング工程Ｓ２４、及び装着工程Ｓ２６の順に進行される。
【００３９】
前工程過程Ｓ１を具体的に説明すると、下記の通りである。
【００４０】
まず、基板洗浄工程Ｓ２０では、超音波洗浄、アルコール洗浄、窒素ガス噴射乾燥、イオン衝撃などの方法を通して、真空蒸着に使用される基板１２上の汚染膜を除去する。その後に行われる離型層塗布工程Ｓ２２では、洗浄された基板１２の表面に、熱分解可能な離型層１４をスピンコーティング、スプレーコーティング、プリントコーティング方法のうち何れか一つでコーティング形成した後、乾燥させる。
【００４１】
その後、セッティング工程Ｓ２４を行うが、セッティング工程Ｓ２４は、本発明の一つのシャドーマスクを用いる第１実施例であるか、または、２個のシャドーマスクを用いる第２実施例であるかによって異なるように行われる。
【００４２】
一つのシャドーマスクを用いる第１実施例では、離型層１４がコーティングされた基板１２と、マスクセットとをマスクアセンブリに組み立て、この後、基板１２と１個のシャドーマスクとの間の間隔を調整してセッティングする。また、２個のシャドーマスクを用いる第２実施例では、離型層１４がコーティングされた基板１２と、上部及び下部のマスクセットとをマスクアセンブリに組み立てた、この後、上部及び下部マスクセットの零点及び基板１２との距離を調整してセッティングする。
【００４３】
セッティング工程Ｓ２４以後には、前工程過程Ｓ１の最後の段階である装着工程Ｓ２６を行う。
【００４４】
装着工程Ｓ２６では、図５の第１及び第２下部端子層１６ａ，１６ｂと第１及び第２上部端子層２２ａ，２２ｂの形成に使用される端子層蒸着ソース、図５の誘電層２０の形成に使用される誘電層蒸着ソース、図５の第１及び第２内部電極層の形成に使用される内部電極層蒸着ソース、必要によって緩衝層蒸着ソースを、図６を参照して後述する多層薄膜キャパシタ製造装置５０のチャンバー５２に設置された導電体ソースフィーダ８２ａ，８２ｂ、誘電体ソースフィーダ８０にそれぞれ装入し、マスクアセンブリ７６をチャンバー５２内のカセット制御器７４に装着する工程である。
【００４５】
次に、本発明の実施例に係る主工程過程Ｓ２を、図３を参照して説明する。
【００４６】
主工程過程Ｓ２は、多層薄膜キャパシタ１０の第１及び第２下部端子層１６ａ，１６ｂ、誘電層２０、第１及び第２内部電極層１８ａ，１８ｂ、第１及び第２上部端子層２２ａ，２２ｂを真空蒸着を通して形成する工程で、図６の多層薄膜キャパシタ製造装置５０のチャンバー５２内の真空蒸着室５４で行われる。前記主工程過程Ｓ２は、図３に示すように、真空工程Ｓ３０、基板予熱工程Ｓ３２、蒸着工程Ｓ３４、及び真空解除工程Ｓ３６の順に進行される。
【００４７】
主工程過程Ｓ２の真空工程Ｓ３０は、チャンバー（図６の５２）内を真空状態にする工程で、その後に行われる基板予熱工程Ｓ３２は、前工程過程Ｓ１で設けられた離型層１４でコーティングされた基板１２を予熱し、蒸着膜の膜質を向上させる工程である。
【００４８】
蒸着工程Ｓ３４は、主工程過程Ｓ２の核心工程として前記基板予熱工程Ｓ３２の次に行われ、多層薄膜キャパシタ１０の第１及び第２下部端子層１６ａ，１６ｂ、誘電層２０、第１及び第２内部電極層１８ａ，１８ｂ、第１及び第２上部端子層２２ａ，２２ｂを真空蒸着で形成する。
【００４９】
蒸着工程Ｓ３４は、本発明では二つの実施形態で行われる。第一に、１個のシャドーマスクを用いて蒸着角度を調節して多層薄膜キャパシタ１０を製造するもので、本発明の第１実施例に該当する。第二に、２個のシャドーマスクを用いてスリットパターンを調整して多層薄膜キャパシタ１０を製造するもので、本発明の第２実施例に該当する。
【００５０】
蒸着工程Ｓ３４で多層薄膜キャパシタ１０の製造が完成すると、真空解除工程Ｓ３６を行う。真空解除工程Ｓ３６は、チャンバー５２内の真空を解除させる工程である。
【００５１】
上記の主工程過程Ｓ２を行った後、後工程過程Ｓ３を行う。
【００５２】
後工程過程Ｓ３は、後処理を通して多層薄膜キャパシタ１０を最終製品に完成する一連の工程である。
【００５３】
後工程過程Ｓ３は、図４に示すように、基板分離工程Ｓ４０、熱処理炉投入工程Ｓ４２、熱処理工程Ｓ４４、冷却工程Ｓ４６、及び検査工程Ｓ４８の順に進行される。
【００５４】
基板分離工程Ｓ４０は、蒸着が完了した基板１２をマスクアセンブリ７６から分離させる工程で、その後、熱処理炉投入工程Ｓ４２及び熱処理工程Ｓ４４が行われる。
【００５５】
熱処理炉投入工程Ｓ４２では、多層薄膜キャパシタ１０の蒸着形成が完了した基板１２を熱処理炉に投入し、熱処理炉を真空状態にするとともに、活性ガスや不活性ガスを熱処理炉に投入して熱処理炉の気圧が大気圧をやや下回る状態になるようにする。
【００５６】
その次の熱処理工程Ｓ４４では、３００〜７００℃の熱を数十分間加え、離型層１４の熱分解を通して基板１２と多層薄膜キャパシタ１０とを分離させると同時に、多層薄膜キャパシタ１０の組成物質について、結晶化及びアニーリング（ａｎｎｅａｌｉｎｇ）がなされるようにする。
【００５７】
その後、冷却工程Ｓ４６では、前記熱処理工程Ｓ４４を終了した基板１２及び多層薄膜キャパシタ１０を徐冷させる。最後の検査工程Ｓ４６では、完成した多層薄膜キャパシタ１０に対する信頼性検査を行う。
【００５８】
そして、後工程過程Ｓ３では、必要によって、上記の検査工程Ｓ４６以前に多層薄膜キャパシタ１０のソルダリング工程とラベリング工程をさらに行うこともできる。
【００５９】
図６は、本発明の実施例に係る多層薄膜キャパシタ製造装置５０の構成図で、図３の主工程Ｓ２を行う装置である。図７は、図６の概略平面図である。
【００６０】
本発明の実施例に係る多層薄膜キャパシタ製造装置５０は、高真空状態にて真空蒸着を通して多層薄膜キャパシタ１０を製造するにあたり、不良を最小化しながらも大量生産が可能になるように具現した。特に、本発明の多層薄膜キャパシタ製造装置５０は、マスクアセンブリ７６が真空蒸着室５４内で公転及び自転可能に構成されるとともに、前記マスクアセンブリ７６に装着されたマスクセット（図９の１３０、図１０の１３２ａ，１３２ｂ）が水平移送（幅方向＝ｘ軸と、長さ方向＝ｙ軸）及び垂直移送（高さ方向＝ｚ軸）可能に構成される。これにより、一度作り出された真空状態にて多層薄膜キャパシタを一括して蒸着することを可能にしている。
【００６１】
図６及び図７を共に参照すると、多層薄膜キャパシタ製造装置５０には、真空蒸着室５４を有するチャンバー５２が備わり、チャンバー５２の一側には、チャンバー５２内の真空または真空解除のための多数個の真空制御器５６が設置される。各真空制御器５６には、ゲートバルブ５８が備わる。真空制御器５６は、チャンバー５２内の真空蒸着が行われるようにゲートバルブ５８を通して真空制御を行う。真空蒸着のためのチャンバー５２内の真空度は、１０-3ｔｏｒｒ〜１０-7ｔｏｒｒであることが好ましい。
【００６２】
チャンバー５２の上方外側部には、サーボモーター、減速器及びギアを含んで構成された公転駆動装置部６０が設置され、この公転駆動装置部６０は、チャンバー５２の公転シャフト６２に軸設された公転回転体６４を公転回転するように駆動する。すなわち、公転駆動装置部６０は、公転回転力を発生し、その公転回転力は、前記ギアを通して公転シャフト６２に伝達される。公転シャフト６２には、チャンバー５２内の上方に位置した公転回転体６４が軸固定されるので、公転回転体６４が公転シャフト６２を軸にして公転回転される。
【００６３】
公転回転体６４の外周端には、案内台６６が折り曲げられて形成され、真空蒸着室５４の上側部に設置された円形軌道６８上でスライディングするように支持されるので、公転回転体６４を容易に公転回転することができる。
【００６４】
公転回転体６４の天頂の外円周に沿って、多数個のカセット７０が各自転シャフト７２を軸にして自転可能に軸設置される。多数個のカセット７０には、マスクアセンブリ７６と、前記マスクアセンブリ７６を含むカセット７０の全般的な制御を担当するカセット制御器７４とが備わる。マスクアセンブリ７６は、締結具７８によってカセット制御器７４に着脱可能に構成される。
【００６５】
一方、チャンバー５２内の真空蒸着室５４の底には、誘電層蒸着ソース（図２５のＨ１）を有する一つの誘電体ソースフィーダ８０と、導電層蒸着ソース（図２９のＨ２、Ｈ３）を有する二つの導電体ソースフィーダ８２ａ，８２ｂとが設置される。誘電体ソースフィーダ８０は、誘電層蒸着ソースＨ１の蒸発位置がチャンバー５２内の真空蒸着室の底中央に位置するように設置され、二つの導電体ソースフィーダ８２ａ，８２ｂは、誘電体ソースフィーダ８０の両側に設置される。各導電体ソースフィーダ８２ａ，８２ｂの付近には、導電体蒸発器８４ａ，８４ｂも備わる。前記誘電層蒸着ソースＨ１を真空蒸着室５４の底中央に位置させる理由は、誘電層蒸着ソースＨ１の蒸発方向がシャドーマスクに対して直交するようにするためである。したがって、誘電層蒸着ソースＨ１の両側に位置した導電層蒸着ソースＨ２は、基板に対して平行なシャドーマスクの面と直交する方向から所定の傾斜角を有して構成される。
【００６６】
図６において、参照番号"８６"は導電体ハッチ（ｈａｔｃｈ）である。導電体ハッチ８６は、誘電体ソースフィーダ８０の一側に位置する導電体ソースフィーダ８２ａ及び導電体蒸発器８４ａと、誘電体ソースフィーダ８０の他側に位置する導電体ソースフィーダ８２ｂ及び導電体蒸発器８４ｂにそれぞれ設置される。よって、導電体ハッチ８６は、予め設定した蒸着区間のみに導電層蒸着が行われるとともに、蒸着膜が均一な厚さで形成されるように、メイン制御部によって制御される。導電体ハッチ８６は、それぞれ開口（図３３の４０２）を備えたドーム形態の二重カバーを備えており、各カバーは、独立的に作動するように構成される。したがって、二重カバーの相対的な作動によって前記開口４０２を開閉することができ、開口の開放時にその開放程度も調節される。
【００６７】
誘電体ソースフィーダ８０と導電体ソースフィーダ８２ａ，８２ｂは、本発明の実施例に係る多層薄膜キャパシタ１０の上部及び下部端子層２２ａ，２２ｂ、１６ａ，１６ｂ、誘電層２０、第１及び第２内部電極層１８ａ，１８ｂを形成する蒸着ソースを供給する。前記誘電体ソースフィーダ８０の一側部には誘電体蒸発器（図示せず）が装置され、各導電体ハッチ８６内の導電体ソースフィーダ８２ａ，８２ｂの一側部には、導電体蒸発器８５がそれぞれ装置されるように構成されることで、各蒸着ソースの熱源が供給される。
【００６８】
チャンバー５２内の真空蒸着室５４の下側部には、プラズマビーム照射器８８を底面に対して垂直または斜めに設置し、プラズマビーム照射器８８でプラズマビームを照射する。プラズマビーム照射器８８で照射されるプラズマビームは、蒸着膜の膜質を向上させ、蒸発されるソースと混入されるガスをイオン化及び加速化するために活用される。
【００６９】
本発明の実施例では、真空蒸着のための導電体蒸発器８４ａ，８４ｂ及び誘電体蒸発器（図示せず）に採用した蒸発手段の一例として電子ビームが使用されたが、イオンビーム、高周波スパッタリング、プラズマスパッタリング、イオンクラスター、イオンプレーティングなども利用可能である。
【００７０】
また、熱源による輻射熱を冷却するための冷却水ライン（図示せず）は、多層薄膜キャパシタ製造装置内の複数箇所に設置される。すなわち、前記冷却水ラインは、チャンバー５２、導電体及び誘電体ソースフィーダ８２ａ，８２ｂ，８０、カセット制御器７４、真空制御器５６、プラズマビーム照射器８８、導電体蒸発器８４、誘電体蒸発器（図示せず）などに設置される。
【００７１】
また、図６の多層薄膜キャパシタ製造装置５０は、チャンバー５２内のカセット制御器７４に電源を供給するための無接触電源供給装置部９０を備えており、円形軌道６８の上部に設置される。
【００７２】
図８は、図６の円形軌道６８上部に設置された無接触電源供給装置部９０の詳細断面図である。
【００７３】
図８を参照すると、無接触電源供給装置部９０は、絶縁体支持棒９１、銅パイプで構成された１次コイル９２、コア９３及び２次コイル９４を備えており、１次コイル９２と２次コイル９４は、無接触状態になるように構成される。
【００７４】
無接触電源供給装置部９０を構成するにおいて、突出部に１次コイル９２が設置された絶縁支持台９１を円形軌道６８上側のチャンバー壁面５２ａに締結固定し、前記コア９３及び２次コイル９４は、ブラケット９５を用いて公転回転体６４に締結固定する。その結果、公転回転体６４が回転すると、公転回転体６４に締結固定されたコア９３及び２次コイル９４も一緒に回転するようになり、その２次コイル９４は、チャンバー壁面５２ａに固定された支持台９１の１次コイル９２と近接するが、無接触状態になるように構成される。それによって、外部から流入する電源は、無接触電源供給装置部９０の１次コイル９２に印加され、その電源が１次コイル９２から２次コイル９４に無接触状態で誘導されてカセット制御器７４に供給される。
【００７５】
再び図５及び図６を参照すると、公転回転体６４の天頂の外円周に沿って各自転シャフト７２を軸にして自転回転する多数個のカセット７０は、本発明の第１実施例及び第２実施例によって図９及び図１０のように構成される。
【００７６】
図９は、本発明の第１実施例に係るカセット７０の断面構成図で、図１０は、本発明の第２実施例に係るカセット７０の断面構成図である。
【００７７】
そして、図１１は、本発明の第１実施例及び第２実施例の全てに適用されるカセット７０内のカセット制御器７４の回路ブロック構成図である。
【００７８】
図９に示した本発明の第１実施例に係るカセット７０は、マスクアセンブリ７６内に一つのシャドーマスクを装着し、その一つのシャドーマスクを位置制御することで、基板１２上に、図５に示した多層薄膜キャパシタ１０を真空蒸着するように具現したものである。そして、図１０に示した本発明の第２実施例に係るカセット７０は、マスクアセンブリ７６内に二つのシャドーマスク、すなわち、上部シャドーマスク及び下部シャドーマスクを装着し、その上下部シャドーマスクを位置制御することで、基板１２上に、図５に示した多層薄膜キャパシタ１０を真空蒸着するように具現したものである。
【００７９】
図９、図１０及び図１１を共に参照すると、カセット７０は、カセット制御器７４及びマスクアセンブリ７６から構成される。
【００８０】
前記カセット制御器７４には、図１１に示すように、ゴムＯリングまたは銅ガスケットで密封されたケース１０２内の各種回路部品、及び、ケース１０２の内部を冷却するための冷却構造が含まれる。
【００８１】
具体的に説明すると、図１１のカセット制御器７４のケース１０２内には、電力線通信部及びＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｃｏｎｔｒｏｌｌｅｒ）１０４、モーター制御部１０６、ヒーター制御部１０８、整流器１１０、高周波バイアス発生器１１２が含まれる。カセット制御器７４のケース１０２の下板１１４は、冷却板として構成され、冷却水を供給及び循環してカセット制御器７４での過熱発生を防止する。
【００８２】
上記の電力線通信部及びＰＬＣ１０４は、チャンバー５２の外部と無線信号をインターフェースする無線回路部で、モーター制御部１０６は、カセット７０に設置された各種のモーターを制御する回路部である。そして、ヒーター制御部１０８は、マスクアセンブリ７６の基板固定プレート１１６上に装着されたヒーター１１８を制御する回路部で、整流器１１０は、無接触電源供給装置部９０から供給される交流電源を整流して動作電源として提供する回路部である。高周波バイアス発生部１１２は、高周波バイアス電圧を生成する回路部である。高周波バイアス発生部１１２から発生した高周波バイアス電圧は、マスクアセンブリ７６の基板１２に印加され、真空蒸着時に蒸発粒子を基板１２に加速蒸着させる作用をする。このような作用によって、多層薄膜キャパシタ１０の各層は、低温結晶形成とともに高密度形成が可能になる。
【００８３】
図１１において、カセット制御部７４の下板１１４には、真空用連結端子１２０が形成され、真空用連結端子１２０は、下方に締結された図９及び図１０のマスクアセンブリ７４の固定板１２２上に形成された真空用連結端子（図示せず）と電気的に連結されるように構成される。したがって、マスクアセンブリ７６は、カセット制御器７６と電気的に連結され、マスクアセンブリ７６内の各種部品、すなわち、垂直移送体１２４や水平移送体１２６の線形モーター、シャドーマスクの蒸着位置や移動位置などの各部の動作状態を感知する各種センサ、Ｔ．Ｃゲージ（熱電対真空計；Thermocouple gauge）、ヒーター１１８などを正しく作動させる役割をする。
【００８４】
再び図９及び図１０を参照すると、カセット制御器７４の下部には、マスクアセンブリ７６が装置される。マスクアセンブリ７６は、蒸着のための基板１２を装着するためのもので、その基板１２の下部には、一つまたは二つのシャドーマスクが基板１２に対して平行をなして最近接するように構成される。そして、一つまたは二つのシャドーマスクを装着したマスクセット（図９の１３０、図１０の１３２ａ、１３２ｂ）は、水平移送（幅方向＝ｘ軸及び長さ方向＝ｙ軸）及び垂直移送（高さ方向＝ｚ軸）可能に構成される。
【００８５】
具体的に説明すると、マスクアセンブリ７６の固定板１２２は、リングや固定ピンなどの多数の締結片１２３を用いてカセット制御器７４のケース１０２の底部面に固定される。前記固定板１２２には、多数個の垂直移送体１２４が固定される。各垂直移送体１２４は、図９に示した第１実施例に係る一つのマスクセット１３０や、図１０に示した第２実施例に係る二つのマスクセット、すなわち、上部マスクセット及び下部マスクセット１３２ａ，１３２ｂを独立に垂直移送（ｚ軸方向）させる役割をする。
【００８６】
そして、前記多数個の垂直移送体１２４の底面には、各移送テーブル１２５が結合され、前記各移送テーブル１２５には、水平移送体１２６が幅方向（ｘ軸方向）及び長さ方向（ｙ軸方向）に水平移送可能に装置される。前記水平移送体１２６は、図９に示した一つのマスクセット１３０や、図１０に示した二つのマスクセット１３２ａ，１３２ｂを幅方向（ｘ軸）や長さ方向（ｙ軸）に水平移送させる役割をする。二つのマスクセット１３２ａ，１３２ｂを用いた幅方向（ｘ軸）や長さ方向（ｙ軸）への水平移送制御によって、本発明の第２実施例に係る多様なスリットパターンが形成される。
【００８７】
図９の一つのマスクセット１３０は、図１２の斜視図に明確に示すように、一つのシャドーマスクＭと、そのシャドーマスクＭを結束する結束フレーム１３６とから構成され、結束フレーム１３６の連結棒１３８は、図９の水平移送体１２６の下板１２７に結合される。
【００８８】
そして、図１０の上部及び下部マスクセット１３２ａ，１３２ｂは、図１３の斜視図に明確に示すように、上部及び下部シャドーマスクＭ１，Ｍ２と、これらシャドーマスクＭ１，Ｍ２をそれぞれ結束する上部及び下部結束フレーム１４０，１４２とから構成され、上部結束フレーム１４０の連結棒１４４は、図１０の水平移送体１２６の下板１２７に結合される。しかし、下部結束フレーム１４２の作動棒１４６は、上部結束フレーム１４０の案内スロット１４８を貫通して、図１０の連結棒１４４に結合されていない他の水平移送体１２６の下板１４７に結合される。
【００８９】
これら上部及び下部マスクセット１３２ａ，１３２ｂの締結構造によって、下部シャドーマスクＭ２と上部シャドーマスクＭ１との間の隔離距離は、高さ方向（ｚ軸）、幅方向（ｘ軸）及び長さ方向（ｙ軸）に相対的に調節することができる。幅方向（ｘ軸）及び長さ方向（ｙ軸）に対する相対的な位置調節は、前記結束フレーム１４の案内スロット１２６内で行われる。
【００９０】
図１２及び図１３において、未説明の参照番号"１５０"は、結束フレーム１３６の固定ねじである。シャドーマスクＭ，Ｍ１，Ｍ２を結束する結束フレーム１３６の構造に対しては、図１５を参照して詳細に後述する。
【００９１】
図１２に示した一つのシャドーマスクＭと、図１３に示した上部及び下部シャドーマスクＭ１，Ｍ２の平面構造は、図１４に示す通りである。
【００９２】
図１４を参照すると、シャドーマスクＭ，Ｍ１，Ｍ２は、金属板に所定間隔を有して整列された多数のスリットＳが形成された構造である。真空蒸着時に蒸着ソースから蒸発されて飛散した蒸発粒子は、各スリットＳを通過して基板１２上に蒸着されて蒸着膜を形成する。本発明の実施例では、一つまたは二つのスリットＳを用いて一つの多層薄膜キャパシタ１０を製造できることから、一枚の基板１２を通して多数の多層薄膜キャパシタ１０を一度に製造可能であることを理解すべきである。
【００９３】
前記シャドーマスクＭ，Ｍ１，Ｍ２における各スリットＳの形成構造に対しては、図１６及び図１７を参照して詳細に後述する。
【００９４】
図１５は、図１３の上下部マスクセット１３２ａ，１３２ｂのうち下部マスクセット１３２ｂの結束フレーム１４２をＡ−Ａ'線に沿って切断した部分切断面図である。
【００９５】
下記で説明される図１５の下部マスクセット１３２ｂの結束フレーム１４０の部分切断面構成は、図１２のマスクセット１３０の結束フレーム１３６及び図１３の上部マスクセット１３２ａの結束フレーム１４０の切断面構成と同一であることを理解すべきである。このとき、図１３の上部マスクセット１３２ａの結束フレーム１４０の切断面構成は、添付された図１５と共に説明される下部マスクセット１３２ｂの結束フレーム１４２の切断面構成と対向する構造、すなわち、水平対称構造で配置されることを留意すべきである。
【００９６】
図１５を参照すると、下部マスクセット１３２ｂの結束フレーム１４２は、リング構造の上部固定部材１５２及び下部固定部材１５４が楔状に係合された構造であり、固定ねじ１５０で締結されて下部シャドーマスクＭ２の支持部１５６を結束支持する。
【００９７】
以下、図１５の（ａ）〜（ｃ）を参照して、結束フレーム１４２の結束過程をより具体的に説明する。
【００９８】
まず、上部固定部材１５２と下部固定部材１５４に対して固定ねじ１５０で締め付けるにつれて、図１５の（ａ）に示すように、下部シャドーマスクＭ２の支持部１５６に対して、上部固定部材１５２の楔型突出部と、下部固定フレーム１５４の楔型溝部とが、まず、噛み込む。引き続き固定ねじ１５０を締め付けると、図１５の（ｂ）に示すように、上部固定部材１５２と下部固定部材１５４との結合面が、漸次密着されていき、このとき、下部シャドーマスクＭ２が上下部固定部材１５２，１５４側に引っ張ることで、シャドーマスクＭ，Ｍ１，Ｍ２は、ピンと張られた状態に維持される。図１５の（ｃ）は、固定ねじ１５０を完全に締めた状態を示している。
【００９９】
下部固定部材１５４を構成するにあたり、シャドーマスクＭ２の支持部１５６が接する支持段部１５８は、面取り加工によって曲面状に形成されることが好ましく、このように形成することで、前記支持部１５６の折り曲げや破れを防止することができる。また、下部固定部材１５４の支持段部１５８の上面は、下部シャドーマスクＭ２が完全に締結されるとき、図１５の（ｃ）に示すように、上部固定部材１５２の上面より高さｄだけ高く形成することで、下部マスクセット１３２ｂと対向する上部マスクセット１３２ａの上部シャドーマスクＭ１と上記の下部シャドーマスクＭ２とが最近接する。そして、上部固定部材１５２と下部固定部材１５４の楔結合構造（楔結合溝部と楔結合突部構造）は、約２ケ所（外円周側、内円周側）に形成することが適当で、そのうち、外円周側に位置した楔結合溝部と楔結合突部の外接角θは、図１５の（ｂ）に示すように９０゜を越えないことが好ましい。
【０１００】
上記のような一つのマスクセット１３０や二つの上下部マスクセット１３２ａ，１３２ｂの結束フレーム１３６，１４０，１４２の結束構造は、各シャドーマスクＭ，Ｍ１，Ｍ２を固く締結することで、シャドーマスクＭ，Ｍ１，Ｍ２の張力を一定に維持する。その結果、各シャドーマスクＭ，Ｍ１，Ｍ２における垂れ下がり現象が防止される。
【０１０１】
再び図９及び図１０を参照すると、図９のマスクセット１３０の上部には、一つのシャドーマスクＭに近接する平行な基板固定プレート１１６が設置される。これと同様に、図１０の上部及び下部マスクセット１３２ａ，１３２ｂの上部にも、上部及び下部シャドーマスクＭ１，Ｍ２に近接する平行な基板固定プレート１１６が設置される。
【０１０２】
前記基板固定プレート１１６の底面には、固定ピンやスライドピン形態の多数の固定片によって基板１２が取り付け固定される。基板固定プレート１１６の上部には、ヒーター１１８が結合される。前記ヒーター１１８は、複数個の固定棒１６０を介して固定板１２２に締結固定される。
【０１０３】
ここで、水平移送体１２６とヒーター１１８との間には、固定棒１６０に締結された熱遮蔽板１６２が位置する。この熱遮蔽板１６２は、ヒーター１１８から発生した熱が、上方に位置したカセット制御器７４、水平移送体１２６及び垂直移送体１２４に伝達されることを防止する。前記ヒーター１１８は、下方に位置した基板１２を予熱し、基板１２上に蒸着形成される多層薄膜キャパシタ１０の薄膜蒸着密度を高くする。真空蒸着時に基板１２に加える温度は、２００℃〜４００℃であることが好ましい。
【０１０４】
上記のような構成により、シャドーマスクＭ，Ｍ１，Ｍ２は、基板１２に対して平行に設置され、シャドーマスクＭ，Ｍ１，Ｍ２と基板１２との間の孔隙は、真空蒸着時に数〜数十マイクロメートル程度で、最近接するようになる。
【０１０５】
図１６は、本発明の第１実施例に係るシャドーマスクＭのスリットＳに対する垂直断面構造図であり、図１７は、本発明の第２実施例に係るシャドーマスクＭ１，Ｍ２のスリットＳに対する垂直断面構造図である。
【０１０６】
理論的には、シャドーマスクの厚さを最大限に薄くし、そのスリットＳの垂直断面を直方形に形成することが、蒸着膜の均一な形成において最も好ましい。ところが、実際のシャドーマスク製造においては、その厚さを薄くするのに限界があり、スリットＳの垂直断面を直四辺形にエッチング形成することも現実性が低い。そのため、本発明の実施例では、図１６及び図１７に示した一例のような多様な形態で具現し、シャドーマスクＭの厚さが薄くなることとほぼ同一の効果を奏することで、蒸着膜を最大限に均一に形成する。
【０１０７】
本発明の第１実施例に係るシャドーマスクＭのスリットＳに対する垂直断面構造の一例としては、図１６の（ａ）のような平行四辺形、図１６の（ｂ）のような段付けされた（段肩部を有する）平行四辺形、図１６の（ｃ）のような台形、図１６の（ｄ）のような段付けされた台形などがある。
【０１０８】
本発明の第２実施例に係るシャドーマスクＭ１，Ｍ２のスリットＳに対する垂直断面構造の一例としては、図１７の（ａ）のような四角形、図１７の（ｂ）のような台形、図１７の（ｃ）のような段付けされた台形、図１７の（ｄ）のような平行四辺形などがある。
【０１０９】
図１７に示した上部及び下部シャドーマスクＭ１，Ｍ２に同一に構成されるスリットＳは、対向する上下部マスクセット１３２ａ，１３２ｂの相対的な移動によって実際に蒸着膜の形態を備えるスリット開口面積（以下、"スリットパターン"と称する。）を任意に調節できるので、スリットＳのサイズは、その数値限定に大きく拘束されない。
【０１１０】
また、本発明の第１及び第２実施例に係るスリットＳの垂直断面構造が、図１６や図１７に示した一例に限定されずに多様に変形及び変更可能であることは、この技術分野で通常の知識を有する者にとって自明である。
【０１１１】
図１８〜図２４は、本発明の第２実施例に係る上下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図である。図１８〜図２４において、ｘ軸は多層薄膜キャパシタ１０の幅方向で、ｙ軸は多層薄膜キャパシタ１０の長さ方向で、ｚ軸は高さ方向である。
【０１１２】
図１８〜図２０に示したスリットパターンＰ１，Ｐ２，Ｐ３は、図５の多層薄膜キャパシタ１０において上下部端子層２２ａ，２２ｂ，１６ａ，１６ｂを形成するためのスリットパターンの一例で、図２１及び図２２のスリットパターンＰ４，Ｐ５は、図５の多層薄膜キャパシタ１０において誘電層２０を形成するためのスリットパターンの一例である。そして、図２３及び図２４のスリットパターンＰ６，Ｐ７は、図５の多層薄膜キャパシタ１０において第１及び第２内部電極層１８ａ，１８ｂを形成するためのスリットパターンの一例である。
【０１１３】
誘電層２０及び内部電極層１８ａ，１８ｂを交互に蒸着して多層薄膜キャパシタ１０を製造するにおいて、本発明の実施例では、図６〜図２４に示した幅方向（ｘ軸）及び長さ方向（ｙ軸）を含む水平方向と高さ方向（ｚ軸）にシャドーマスクＭ，Ｍ１，Ｍ２を移送制御できるマスクアセンブリ７６を用いるので、少なくとも三つ以上のスリットパターンを形成することができる。このようなマスクアセンブリ７６を用いた多様なスリットパターン形成制御により、既存の真空蒸着方法を通して各層を形成する時ごとに行われるべきである「真空解除―マスク交換―再真空」工程を省略することができ、比較的単純な工程で多層薄膜キャパシタ１０を大量に量産することができる。
【０１１４】
再び図６を参照して、多層薄膜製造装置５０のチャンバー５２の底に設置された誘電体ソースフィーダ８０と導電体ソースフィーダ８２ａ，８２ｂの構成に対して、図２５〜図２８を参照して一層詳細に説明する。
【０１１５】
図２５は、図６の誘電体ソースフィーダ８０の正断面図で、図２６は、図２５の"Ｅ"部分を拡大した分解斜視図である。
【０１１６】
図６を参照して述べたように、誘電体ソースフィーダ８０は、誘電層蒸着ソースＨ１の蒸発位置がチャンバー５２内の真空蒸着室の底中央に位置するように設置される。
【０１１７】
図２５を参照して具体的に説明する前に、図２５の誘電体インデックスドラム２００に備わった多数の誘電層蒸着ソースＨ１のうち蒸発位置にある誘電層蒸着ソースＨ１は、ロッド軸棒２１４によって回転及び上昇するように制御される図面の右側にある誘電層蒸着ソースＨ１であることを理解すべきである。
【０１１８】
図２５を参照して一層具体的に説明すると、誘電体ソースフィーダ８０は、円周に沿って配置された多数個の誘電層蒸着ソースＨ１を有する誘電体インデックスドラム２００が、回転軸棒２０２を回転軸にしてインデックスドラム回転具２０４によって駆動するように軸設置された構成である。前記インデックスドラム回転具２０４は、サーボモーター、ギア及びロータリーモーションを含んで構成され、チャンバー５２の底面底部に設置される。前記誘電層蒸着ソースＨ１を回転及び昇降制御するためのソース回転具２０６及びソース昇降具２０８も、チャンバー５２の底面底部に設置される。
【０１１９】
前記ソース回転具２０６は、チャンバー５２内のスクリューナット２１０とギア構造で連結され、前記ソース昇降具２０８も、スクリューナット２１０の下部に装置されたスプラインナット２１２とギア構造で連結される。前記スクリューナット２１０とスプラインナット２１２は、図２６の拡大図に示すように、ロッド軸棒２１４の螺旋溝線２２０と垂直溝線２１８を通して結合され、ロッド軸棒２１４の回転及び昇降を可能にする。
【０１２０】
前記ロッド軸棒２１４の上部面には、垂直断面がＴ字形である固定チップ２１６が結合される。前記固定チップ２１６は、上部に位置したカップ形態のソースホルダー２２２の底面に形成された蝶の翼形状の係止溝２２４に挿入される。ソースホルダー２２２の上部結合溝には、円筒状の誘電層蒸着ソースＨ１が挿入され、ソースホルダー２２２に挿入された誘電層蒸着ソースＨ１は、例えば、焼嵌めなどの方式でソースホルダー２２２に固定される。
【０１２１】
図２６の拡大分解斜視図を参照すると、前記ロッド軸棒２１４は、ソースホルダー２２２底面の係止溝２２４の一側辺に形成された挿入口２２６を通して、Ｔ字形の固定チップ２１６が挿入されるようにする。挿入口２２６を通して挿入された固定チップ２１６は、ロッド軸棒２１４が他側辺に回転すると、係止溝１２２の他側辺段部に係止され、この状態でロッド軸棒２１４がさらに回転すると、ソースホルダー２２２も共に係合・回転することとなる。
【０１２２】
真空蒸着時、ソース回転具２０６によってロッド軸棒２１４が徐々に回転すると、ソースホルダー２２２に固定された誘電層蒸着ソースＨ１も徐々に回転するが、このような誘電層蒸着ソースＨ１の徐行回転を通して、誘電層蒸着ソースＨ１の試料が均一に蒸発される。そして、ソース昇降具２０８によってロッド軸棒２１４が徐々に上昇すると、ソースホルダー２２２に固定された誘電層蒸着ソースＨ１も少しずつ上昇するが、このような誘電層蒸着ソースＨ１の上昇移動を通して、蒸着試料の順次的な消尽によって少しずつ低くなる蒸発点位置を、既に設定された蒸発点位置状態に、継続的に維持する。
【０１２３】
誘電層蒸着ソースＨ１に対する上記のような回転及び上昇制御は、多層薄膜キャパシタ１０の誘電層２０形成時、蒸着膜の拡散を最小化及び防止する役割をする。
【０１２４】
一方、現在蒸発に使用される誘電層蒸着ソースＨ１の消尽などで誘電層蒸着ソースＨ１を取り替える必要がある場合は、消尽状態の誘電層蒸着ソースＨ１が固定されたソースホルダー２２２をロッド軸棒２１４から離脱するように制御する。
【０１２５】
すなわち、ロッド軸棒２１４は、離脱方向である係止溝２２４の挿入口２２６側方向に回転制御する。そうすると、係止溝１２２に係止固定された固定チップ２１６は、係止溝１２２の挿入口１２３を通して外部に抜け出るようになる。その結果、消尽状態の誘電層蒸着ソースＨ１が固定されたソースホルダー２２２は、ロッド軸棒２１４の固定チップ２１６から分離された状態となる。
【０１２６】
その後、誘電体インデックスドラム２００を回転させ、他の新しい誘電体蒸着ソースＨ１が固定されたソースホルダー２２２をロッド軸棒２１４の固定チップ２１６に係止固定することで、新しい誘電層蒸着ソースＨ１への交換が完了する。
【０１２７】
上記のような誘電層蒸着ソースＨ１の交換作業では、既存に別途に行うべきであった「真空解除―蒸着ソース交換―再真空」工程を省略できるという長所がある。
【０１２８】
本発明の実施例に係る誘電層蒸着ソースＨ１の試料としては、ＴｉＯ2、ＡｌＯ3、ＳｉＯ2などのセラミック材質の誘電体を使用することができ、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＢａＳｒＴｉＯ3、ＰｂＺｒＴｉＯ3などのＡＢＯ3型の強誘電体も使用することができる。
【０１２９】
これらのうち、ＡＢＯ３型の強誘電体を試料として使用する誘電層蒸着ソースは、典型的な方法で複数個の蒸着ソースを同時に蒸発させる方式を採用している。
【０１３０】
すなわち、既存には、図２７の（ａ）に示すように、間隔Ｌだけ離隔した別途の蒸着ソース２５０，２５２を備えて同時蒸発を通した真空蒸着を行っていたが、その結果、上部の基板２５４上に台形の蒸着膜２５６が形成され、膜拡散現象が引き起こされた。
【０１３１】
これに対する対策として、本発明の実施例では、上記のようなＡＢＯ3型の強誘電体を誘電層蒸着ソースＨ１として使用する場合、図２８に示すように、マルチ蒸着ソースを一体型で構成する。すなわち、酸化物セラミックやＴｉなどの金属を蒸着膜構成原子のｍｏｌ％に合わせて混合するか、単独で焼結して設けたコア棒２６２を一つの蒸着試料とし、Ｔｉなどの金属や酸化物セラミック材質を蒸着膜構成原子のｍｏｌ％に合う直径を有するように焼結形成した外皮管２６０を他の一つの蒸着試料とする。この状態で外皮管２６０にコア棒２６２を挿入して一体化すると、同時蒸発型の誘電体マルチ蒸着ソース２６４が具現される。
【０１３２】
上記のように一体型で誘電体マルチ蒸着ソース２６４を構成することで、本発明の実施例では、図２７の（ｂ）に示すように、既存の間隔Ｌより遥かに短い間隔であるＬ'だけ離隔した誘電体蒸着ソースが形成される。したがって、基板１２上に形成される蒸着膜２７０の拡散程度は、既存に比べて著しく減少するようになる。
【０１３３】
上記のような構成によって、誘電体ソースフィーダ８０がチャンバー５２内の真空蒸着室の底に設置され、その誘電体ソースフィーダ８０の両側には、導電体ソースフィーダ８２ａ，８２ｂがそれぞれ設置される。
【０１３４】
図２９は、図６の導電体ソースフィーダ８２ａ，８２ｂの正断面図で、図３０は、図２９の"Ｆ"部分を拡大した分解斜視図である。
【０１３５】
図２９において、参照番号"３００"は導電体インデックスドラム、"３０２"は回転軸棒、"３０４"はインデックスドラム回転具、"３０６"はソース回転具、"３０８"はソース昇降具、"３１０"はスクリューナット、"３１２"はスプラインナット、"３１４"はロッド軸棒、"３１６"は固定チップである。そして、"Ｈ２"は内部電極層蒸着ソースで、"Ｈ３"は端子層蒸着ソースである。Ｈ２及びＨ３は、全て導電層蒸着ソースに該当する。
【０１３６】
図２９に示した導電体ソースフィーダ８２ａ，８２ｂの構成とその動作メカニズムは、図２５と一緒に説明した誘電体ソースフィーダ８０の動作メカニズムとほぼ類似しているので、それに対する詳細な説明は省略する。
【０１３７】
ただし、複数個の端子層蒸着ソースＨ３及び複数個の内部電極層蒸着ソースＨ２を装入する導電体インデックスドラム３００を構成するにおいて、図２９及び図３０に示すように、断熱のための断熱キャップ３２０をさらに備えたことが、誘電体ソースフィーダ８０の誘電体インデックスドラム２００と異なる点である。
【０１３８】
より具体的に説明すると、導電体インデックスドラム３００に装置される金属材質の端子層蒸着ソースＨ３と内部電極層蒸着ソースＨ２は、熱伝導率が比較的高いので、各導電体蒸発器８４ａ，８４ｂから伝達された熱源が導電体インデックスドラム３００に伝導される。これを防止するために、導電体インデックスドラム３００には、比較的低い熱伝導率を有するセラミックなどの材質の断熱キャップ３２０が設置され、この断熱キャップ３２０内に端子層蒸着ソースＨ３と内部電極層蒸着ソースＨ２が装着される。
【０１３９】
以下、上記のような構成を有する多層薄膜キャパシタ製造装置５０に基づいて、主工程過程Ｓ２内の蒸着工程Ｓ３４に対して一層詳細に説明する。
【０１４０】
図３を参照して上述したように、主工程過程Ｓ２では、真空工程Ｓ３０と基板予熱工程Ｓ３２が順に行われた後、蒸着工程Ｓ３４が行われる。そして、蒸着工程Ｓ３４が行われた後、真空解除工程Ｓ３６が行われる。
【０１４１】
蒸着工程Ｓ３４は、主工程過程Ｓ２の核心工程として、図５に示した多層薄膜キャパシタ１０の第１及び第２下部端子層１６ａ，１６ｂ、誘電層２０、第１及び第２内部電極層１８ａ，１８ｂ、第１及び第２上部端子層２２ａ，２２ｂが真空蒸着で形成される。本発明の実施例において、真空蒸着時に蒸発される蒸発粒子は、原子、分子、イオンの大きさの粒子であるので、その大きさがオングストローム単位である。
【０１４２】
本発明における蒸着工程Ｓ３４は、二つの実施形態で行われる。すなわち、第１実施例では、１個のシャドーマスクＭを用いて蒸着角度を調節して多層薄膜キャパシタ１０を製造する。そして、第２実施例では、２個のシャドーマスクＭ１，Ｍ２を用いてシャドーマスクＭ１，Ｍ２のスリットパターンを調整して多層薄膜キャパシタ１０を製造する。
【０１４３】
本発明の実施例によって、１個のシャドーマスクＭ（第１実施例）、２個のシャドーマスクＭ１，Ｍ２（第２実施例）は、マスクアセンブリ７６の水平移送体１２６及び垂直移送体１２４によってｘ、ｙ、ｚ軸空間（３次元）に移動可能で、マスクアセンブリ７６自体は自転回転も可能である。また、マスクアセンブリ７６は、公転回転体６４の公転シャフト６２を中心とする公転回転も可能で、チャンバー５２内での位置移動も可能である。
【０１４４】
多数個のマスクアセンブリ７６に対する自転及び公転回転によって、該当のマスクアセンブリ７６に搭載された基板１２上に真空蒸着で成長する蒸着膜が均一に成長される。各マスクアセンブリ７６の自転及び公転回転の速度は、製造するキャパシタと関連して予め設定した蒸着率に依存するもので、一つの層の蒸着膜を形成するためには、マスクアセンブリ７６の自転及び公転回転制御が少なくとも数回〜数十回行われるべきである。このとき、各マスクアセンブリ７６の公転及び自転は持続的に行われる。
【０１４５】
そして、本発明の実施例において誘電層蒸着ソースＨ１から蒸発された粒子の蒸発範囲は、図３１に示すように、公転回転体６４に軸設された全てのマスクアセンブリ７６に及ぶように具現され、前記全てのマスクアセンブリ７６は、前記各マスクアセンブリ７６の底面が、チャンバー５２内の真空蒸着室５４の底中央に設置された誘電層蒸着ソースＨ１の蒸発方向と直交するように設置される。
【０１４６】
また、本発明の実施例では、図５に示した多層薄膜キャパシタ１０の誘電層２０を形成するとき、図３１に示すように、マスクアセンブリ７６に対する自転回転制御及び公転回転制御が同時に行われるように具現する。すなわち、多層薄膜キャパシタ製造装置５０のメイン制御部は、公転回転体６４の公転回転制御と同時にマスクアセンブリ７６の自転回転制御を行う。
【０１４７】
一方、導電層、すなわち、内部電極層１８ａ，１８ｂと端子層１６ａ，１６ｂ，２２ａ，２２ｂを形成するとき、本発明の実施例では、図３２に示すように、マスクアセンブリ７６に対する公転回転が行われる。これと同時に、チャンバー５２を蒸着区間Ａ１と非蒸着区間Ａ２に区分し、蒸着区間Ａ１では、マスクアセンブリ７６が公転回転しながら真空蒸着で膜を成長させる。しかし、非蒸着区間Ａ２では、基板１２への膜蒸着がなく、多層薄膜キャパシタ製造装置５０のメイン制御部の制御下でマスクアセンブリ７６が１８０゜自転回転するように具現する。上記の蒸着区間Ａ１と非蒸着区間Ａ２は、導電体ハッチ８６内の開口４０２の選択的な開放によって決定される。
【０１４８】
非蒸着区間Ａ２でマスクアセンブリ７６を１８０゜自転回転制御する理由は、蒸着区間Ａ１での蒸着成長時、マスクアセンブリ７６に搭載された基板１２の左右が異なるように成長しうるので、これを補償するとともに、膜の蒸着速度を向上させるためである。
【０１４９】
図３２では、蒸着区間Ａ１が全体８個の区間のうち４個の区間に設定された一例を示したが、必要によって１個〜３個の区間に設定されることは、この技術分野で通常の知識を有する者にとって自明である。４個の区間で導電層蒸着制御を同時に行うことで、各導電層、すなわち、図５の内部電極層１８ａ，１８ｂ、端子層１６ａ，１６ｂ，２２ａ，２２ｂに対する蒸着効率が向上する。
【０１５０】
図３３は、導電体ハッチ８６の動作状態を説明するための図である。
【０１５１】
本発明で導電層を形成するにおいて、図３３に示すように、シャドーマスクＭ１，Ｍ２（Ｍも含む）に不必要に蒸着された蒸着膜４００の厚さのために、導電層、すなわち、図５の内部電極層１８ａ，１８ｂ、端子層１６ａ，１６ｂ，２２ａ，２２ｂの蒸着膜４０４が一側に偏って成長する。
【０１５２】
本発明の実施例では、上記のような現象を最小化及び防止するために、図３３に示すように、導電体ハッチ８６の開口４０２の開放位置を移動させ、蒸発粒子の入射角が開口４０２の開放位置移動前の入射角からθ2だけ変更されるように補償することで、該当の蒸着膜４０４が均一に成長される。
【０１５３】
以下、本発明の第１実施例に係る主工程過程Ｓ１の蒸着工程Ｓ３４を詳細に説明する。前記蒸着工程Ｓ３４では、高真空下で導電層蒸着ソースＨ２，Ｈ３と誘電層蒸着ソースＨ１の各試料が交互に蒸発されながら、基板１２にコーティングされた離型層１４上に各層が積層形成される。
【０１５４】
図３４は、本発明の第１実施例に係る主工程過程の蒸着工程の詳細フローチャートで、図３５は、本発明の第１実施例に係る主工程過程の蒸着工程における多層薄膜キャパシタの製造過程を説明するための図である。そして、図３６は、本発明の第１実施例に係る導電層と誘電層の蒸着拡大状態図である。
【０１５５】
図３６を参照すると、本発明の第１実施例では、一つのシャドーマスクＭを使用しながらも幅方向（ｘ軸）に互いに異なる幅広さを有する誘電層と導電層を形成することを示している。幅方向への誘電層２０の幅がＷ２である反面、導電層の一例である第１内部電極層１８ａの幅は、前記Ｗ２より相対的に狭いＷ１である。前記導電層としては、第１及び第２内部電極層１８ａ，１８ｂと、第１及び第２下部端子層１６ａ，１６ｂと、第１及び第２下部端子層２２ａ，２２ｂがある。
【０１５６】
図３７は、本発明の第１実施例に係る多層薄膜キャパシタ１０の幅方向（ｘ軸）蒸着状態を示す断面図で、図３８は、本発明の第１実施例に係る多層薄膜キャパシタ１０の長さ方向（ｙ軸）蒸着状態を示す断面図である。
【０１５７】
図３７及び図３８を一緒に参照すると、本発明の第１実施例に係るシャドーマスクＭのスリットＳの幅方向（ｘ軸）断面は、平行四辺形（図３７を参照）で構成し、長さ方向（ｙ軸）断面は、台形で構成することが好ましい（図３８を参照）。
【０１５８】
図３７に示すようにスリットＳの幅方向断面が平行四辺形であるので、導電体蒸着ソースＨ２の観点からスリットを見たとき、シャドーマスクＭの疑似（ｐｓｅｕｄｏ）厚さが非常に薄くなるように具現されるとともに、スリットＳ内の傾斜面に不必要な膜蒸着が可能な限り発生しないようにする。また、導電体蒸着ソースＨ２の観点からスリットＳを見たとき、そのスリット開口の幅は、シャドーマスクＭと直交する観点から見たときのスリット開口の幅に比べて相対的に狭くなる。そして、図３８に示すようにスリットＳの長さ方向断面が台形であるので、スリットの厚さによって生じたエッジに妨害を受けずに蒸発粒子が最大限に通過されるようになる。
【０１５９】
以下、本発明の第１実施例に係る幅方向（ｘ軸）への蒸着膜形成を、図３７を参照して具体的に説明する。
【０１６０】
図３７の（ｂ）では、１個のシャドーマスクＭを用いて、そのシャドーマスクＭと直交する方向に誘電層蒸着ソースＨ１の試料を粒子で蒸発させることで、導電層、すなわち、内部電極層１８ａ，１８ｂ及び端子層１６ａ，１６ｂ，２２ａ，２２ｂの幅Ｗ１に比べて相対的に広い幅Ｗ２の誘電層２０が基板１２上に成膜される。
【０１６１】
そして、図３７の（ａ）では、前記シャドーマスクＭに対して傾斜した方向に導電体蒸着ソースＨ２、Ｈ３の試料を粒子で蒸発させることで、誘電層２０の幅Ｗ２より狭い幅Ｗ１の導電層が基板１２上に成膜される。
【０１６２】
前記導電層の狭い幅Ｗ１の成膜は、蒸発位置にある導電層蒸着ソースＨ２，Ｈ３がシャドーマスクＭに対して傾斜するように位置することで具現される。その傾斜程度は、図３７の（ａ）及び（ｃ）に示すように、シャドーマスクＭとの直交方向からの蒸着角θ1で定義されるが、前記蒸着角θ1は、５゜〜４５゜であることが好ましい。前記蒸着角θ1が５゜未満である場合は、誘電層と導電層との幅差が僅かであり、誘電層を媒介にした隣接導電層間の絶縁が破壊される。一方、前記蒸着角θ1が４５゜を超える場合、真空蒸着キャパシタとしての効率性が低下する。
【０１６３】
図３６を再び参照すると、本発明の第１実施例において、長さ方向（ｙ軸）には、導電層の一例である第１内部電極層１８ａが誘電層２０より延長形成されることが分かるが、これは、水平移送体１２６を用いたシャドーマスクＭの長さ方向（ｙ軸）移動によって達成される。
【０１６４】
以下、本発明の第１実施例に係る長さ方向（ｙ軸）への蒸着膜形成を、図３８を参照して具体的に説明する。
【０１６５】
図３８の（ａ）及び（ｃ）に示すように、導電層である第１内部電極層１８ａと第２内部電極層１８ｂは、シャドーマスクＭが長さ方向に（＋）ｙ方向及び（−）ｙ方向に移動することで、誘電層２０の両側に交互に延長形成される。そして、図３８の（ｂ）に示すように、誘電層２０は、下部の誘電層２０の中心線と一致するようにｙ軸に調整された後、延長形成される。
【０１６６】
本発明の第１実施例は、上記のように作動することで、導電層と誘電層を交互に成膜する場合にも、上下部導電層間の短絡を防止するとともに、導電層を成膜するとき、導電層カバレッジを誘電層の側部までに延長形成する。
【０１６７】
本発明の第１実施例に係る図３の主工程過程Ｓ２内の蒸着工程Ｓ３４は、真空工程Ｓ３０と基板予熱工程Ｓ３２の次に行われる。蒸着工程Ｓ３４における主制御は、図６に示した多層薄膜キャパシタ製造装置５０のメイン制御部（図示せず）によって行われる。
【０１６８】
以下、本発明の第１実施例に係る蒸着工程Ｓ３４に対し、図３４を参照して一層具体的に説明する。
【０１６９】
まず、メイン制御部は、図３４の５００段階で蒸着のための各種の制御を行う。メイン制御部は、プラズマビーム照射器８８を制御して真空蒸着室５４にプラズマビームを照射させると同時に、カセット制御器７４の高周波バイアス発生器１１２を制御してマスクアセンブリ７６の基板１２に高周波バイアスを印加させる。また、メイン制御部は、蒸着膜を均一に成長させるために、マスクアセンブリ７６を自転及び公転回転するように制御する。
【０１７０】
そして、メイン制御部は、マスクアセンブリ７６に装着されたマスクセット１３０を蒸着中の膜成長速度に基づいてｚ軸下方に少しずつ移動させ、基板１２上に形成された蒸着膜がシャドーマスクＭに接触することを防止する。前記蒸着中の膜成長速度は、該当のキャパシタ製造のために予め設定された蒸着率にしたがう。
【０１７１】
また、上記の膜成長速度によるマスクセット１３０のｚ軸下方移動制御に対する本発明の他の一例では、膜蒸着中にシャドーマスクＭが基板１２から下方に充分に離隔するように（例えば、約５マイクロメートル）マスクセット１３０を制御し、その後、蒸着される膜成長程度に基づいて、前記離隔したシャドーマスクＭが再び軸上方に精密に位置調節されるようにマスクセット１３を制御する。このような制御は、予め設定された周期ごとに反復的に行われる。
【０１７２】
蒸着のための制御及び環境造りがなされると、メイン制御部は、図３４の５０２段階で基板１２上の下部端子層蒸着位置にマスクセット１３０を位置移動する。すなわち、基板１２にコーティングされた離型層１４上に、図３５の（ａ）に示した下部端子層１６が形成されるようにカセット制御器７４に位置制御命令をする。それによって、カセット制御器７４は、マスクアセンブリ７６に搭載された一つのマスクセット１３０を位置制御する。カセット制御器７４は、水平移送体１２６と垂直移送体１２４を用いてマスクセット１３０の位置をｘ、ｙ、ｚ軸のうち少なくとも一つ以上の軸について移動制御する。それによって、マスクセット１３０に装着された一つのシャドーマスクＭは、第１及び第２下部端子層１６ａ，１６ｂが形成される位置の基板１２下方に固定される。
【０１７３】
図３４の５０２段階を行った後、メイン制御部は、図３４の５０４段階に進む。メイン制御部は、図３４の５０４段階で、基板１２にコーティングされた離型層１４上に、図３５の（ａ）に示した下部端子層１６が形成されるように各部に制御命令を下す。すなわち、各導電体ソースフィーダ８２ａ，８２ｂに充填された端子層蒸着ソースＨ３を導電体インデックスドラム１３３の回転によって蒸発位置に移動させ、前記端子層蒸着ソースＨ３の試料を導電体蒸発器８４ａ，８４ｂで蒸発させることで、蒸発粒子によって基板１２にコーティングされた離型層１４上に下部端子層１６が形成される。端子層蒸着ソースＨ３から蒸発された蒸発粒子は、図３７の（ａ）、図３８の（ａ）及び（ｃ）に示すように、シャドーマスクＭに対して傾斜した蒸着角で蒸発してシャドーマスクのスリットＳを通過し、基板１２の離型層１４に蒸着される。
【０１７４】
このときの端子層蒸着ソースＨ３の蒸発制御は、図３２に示すように、蒸着区間Ａ１のみで行われ、非蒸着区間Ａ２では行われない。前記非蒸着区間Ａ２では、該当のマスクアセンブリ７６に対する１８０゜自転回転を行う。
【０１７５】
前記下部端子層１６を含む各層の一つの蒸着膜形成は、数回〜数十回にかけたマスクアセンブリ７６の公転回転を経て行われる。その結果、基板１２にコーティング乾燥された離型層１４上に、下部端子層１６が離隔形成される。前記下部端子層１６は、後工程でカッティングされ、図５に示した第１及び第２下部端子層１６ａ，１６ｂとして形成される。
【０１７６】
上記のように下部端子層１６を形成した後、メイン制御部は、図３４の５０６段階で、マスクセット１３０をｚ軸方向の下方に移動させ、基板１２から充分に離隔させる。このとき、隔離距離は、数ミリメートル［mm］〜数百ミリメートル［mm］である。膜蒸着後、基板１２からマスクセット１３０を充分に離隔させる制御は、基板１２上に既に形成された蒸着膜が水平位置制御によるシャドーマスクＭの動きによって損傷を受けることを防止する。
【０１７７】
図３４の５０６段階を行った後、メイン制御部は、図３４の５０８段階で、第１及び第２下部端子層１６ａ，１６ｂ上に、図３５の（ｂ）に示すように誘電層２０が形成されるようにカセット制御器７４に位置制御命令を下す。カセット制御器７４は、マスクアセンブリ７６に装着された一つのマスクセット１３０をｘ、ｙ、ｚ軸のうち少なくとも一つ以上に位置制御し、マスクセット１３０に装着された一つのシャドーマスクＭを誘電層２０が形成される位置の基板１２下方に固定する。
【０１７８】
その後、図３４の５１０段階で、メイン制御部は、誘電体蒸発器（図示せず）で誘電層蒸着ソースＨ１の試料を蒸発させ、その蒸発粒子によって第１及び第２下部端子層１６ａ，１６ｂの一部とそれらの間に誘電層２０を形成する。誘電層蒸着ソースＨ１から蒸発された蒸発粒子は、図３７の（ｂ）、図３８の（ｂ）に示したシャドーマスクＭと直交する方向に蒸発し、シャドーマスクのスリットＳを通過して第１及び第２下部端子層１６ａ，１６ｂ上に図３５の（ｂ）のように蒸着されることで誘電層２０を形成する。
【０１７９】
このとき、誘電体蒸着ソースＨ１の蒸発制御は、図３１に示すように、全てのマスクアセンブリ７６に適用されて行われる。その結果、隣接端子層１６間とその隣接端子層１６の一部分には、誘電層２０が図３５の（ｂ）のように積層形成される。
【０１８０】
上記のように誘電層２０を形成した後、メイン制御部は、図３４の５１２段階で、マスクセット１３０をｚ軸方向の下方に移動させ、基板１２から充分に離隔させる。
【０１８１】
その後、５１４段階で、メイン制御部は、図３５の（ｃ）に示すように、誘電層２０上に第１内部電極層１８ａが形成されるようにカセット制御器７４を制御し、マスクセット１３０の位置をｘ、ｙ、ｚ軸のうち少なくとも一つ以上の軸について移動させる。その結果、マスクセット１３０に装着された一つのシャドーマスクＭは、第１内部電極層１８ａが形成される位置の基板１２下方に固定される。
【０１８２】
その後、図３４の５１８段階で、導電体蒸発器８４ａ，８４ｂで内部電極層蒸着ソースＨ２の試料を蒸発させ、蒸発粒子によって内部電極層が誘電層２０上に積層形成される。内部電極層蒸着ソースＨ２から蒸発された蒸発粒子は、シャドーマスクＭに対して傾斜するように蒸発し、シャドーマスクＭのスリットＳを通過して誘電層２０上に蒸着される。
【０１８３】
このときの内部電極層蒸着ソースＨ２の蒸発制御は、図３２に示すように、蒸着区間Ａ１のみで行われ、非蒸着区間Ａ２では行われない。前記非蒸着区間Ａ２では、該当のマスクアセンブリ７６に対する１８０゜の自転回転を行う。
【０１８４】
上記のようにして内部電極層の蒸着が完了すると、誘電層２０上には、図３５の（ｃ）に示した形状の第１内部電極層１８ａが形成される。
【０１８５】
図３５の（ｃ）に示すように、前記第１内部電極層１８ａは、誘電層２０の幅よりも相対的に狭い幅で形成されており、誘電層２０の一側に（図３５では下側方向）シフトされ、第１下部端子層１６ａとして形成される下部端子層１６にまで自然に延長形成されることで、図５に示すように、第１内部電極層１８ａと第１下部端子層１６ａとが自然に電気的に連結される。
【０１８６】
上記のように第１内部電極層１８ａを形成した後、メイン制御部は、図３４の５１８段階のようにマスクセット１３０を基板１２から離隔させ、その後、図３４の５２０段階〜５２２段階を行い、図３５の（ｄ）に示した形状の誘電層２０を第１内部電極層１８ａ上に積層形成する。
【０１８７】
図３５の（ｄ）のように誘電層２０を形成した後、図３４の５２４段階のようにマスクセット１３０を基板１２から離隔させ、図３４の５２６段階〜５３０段階を行い、図３５の（ｅ）に示した形状の第２内部電極層１８ｂを下部の誘電層２０上に積層形成する。
【０１８８】
前記第２内部電極層１８ｂは、誘電層２０の幅よりも相対的に狭い幅で形成され、誘電層２０の他側（図３５では上側）にシフトされ、図５の第２下部端子層１６ｂとして形成される下部端子層１６にまで延長形成されることで、図５に示すように、第２内部電極層１８ｂと第１下部端子層１６ｂとが自然に電気的に連結される。
【０１８９】
上記のような第１及び第２内部電極層１８ａ，１８ｂの形成により、第１及び第２内部電極層１８ａ，１８ｂと第１及び第２下部端子層１６ａ，１６ｂとが自然に連結され、既存の別途の側面電極形成工程が省略される。また、誘電層２０を挟んで隣接した二つの第１及び第２内部電極層１８ａ，１８ｂは、電気的に絶縁されてキャパシタの役割を正確に行うようになる。
【０１９０】
第２内部電極層１８ｂを形成した後、メイン制御部は、図３４の５３２段階〜５３６段階を行い、その上部に図３５の（ｆ）に示すように誘電層２０を形成する。
【０１９１】
その後、第１内部電極層１８ａ、誘電層２０及び第２電極層１８ｂを形成する図３４の５１４段階〜５３６段階を繰り返して行い、図３４の５３８段階の判断のように、予め設定されたキャパシタの静電容量が達成される時まで反復する。
【０１９２】
そのようにして予め設定された静電容量が達成されると、メイン制御部は、５４０段階〜５４４段階を行い、最上部に形成される最後の誘電層両側に第１上部端子層２２ａと第２上部端子層２２ｂを形成することで、図３５の（ｇ）に示すように構成される。このときの蒸着ソースは、端子層蒸着ソースＨ３である。
【０１９３】
図３５の（ｇ）に示した多層薄膜キャパシタは、蒸着工程によって完成されたキャパシタであり、以後の後工程過程Ｓ３でＢ−Ｂ'方向に切断され、個々の多層薄膜キャパシタ１０となる。その後の後工程過程Ｓ３で、高温環境に所定時間の間露出されて基板１２からキャパシタが分離された後、より高い高温環境で所定時間の間アニーリング及び徐冷過程を経ることで多層薄膜キャパシタ１０が完成される。
【０１９４】
一方、メイン制御部は、蒸着率に基づいて設けられた予め設定された周期ごとにマスクＭに対するイオン洗浄を行うことができ、このイオン洗浄方法の一例として、プラズマビーム照射器８８が用いられる。このマスクＭに対する周期的なイオン洗浄によって、マスクＭに不必要に蒸着された蒸着膜を除去することができる。前記プラズマビームによるイオン洗浄は、導電層形成から誘電層形成に切り替える時間、または、その反対に切り替える時間に行われ、このとき、蒸着膜が形成された基板は、基板保護装置（図示せず）によってプラズマビームから保護される。
【０１９５】
次に、本発明の第２実施例に係る蒸着工程を詳細に説明する。本発明の第２実施例では、２個のシャドーマスクを用いてマスクのスリットパターンを調整して多層薄膜キャパシタを製造する。
【０１９６】
本発明の第２実施例に係る蒸着工程では、上部及び下部マスクセット１３２ａ，１３２ｂの移動を通して上部及び下部シャドーマスクＭ１，Ｍ２に形成されたスリットパターンを変化させ、真空蒸着で蒸着膜を形成する。その結果、図５に示した多層薄膜キャパシタ１０の第１及び第２下部端子層１６ａ，１６ｂ、誘電層２０、第１及び第２内部電極層１８ａ，１８ｂ、第１及び第２上部端子層２２ａ，２２ｂを形成する。
【０１９７】
図３９は、本発明の第２実施例に係る主工程過程の蒸着工程の詳細フローチャートで、図４０及び図４１は、本発明の第２実施例に係る主工程過程の蒸着工程における多層薄膜キャパシタ１０の製造過程を説明するための図である。
【０１９８】
本発明の第２実施例に係る蒸着工程を図３９に基づいて説明する前に、本発明の第２実施例での導電層形成時、蒸着区間Ａ１と非蒸着区間Ａ２に対する制御は、上記の図３４と一緒に説明した第１実施例と同様に行うので、それに対する説明は省略される。また、その他に、第１実施例とほぼ類似的に行われる他の動作説明も省略される。
【０１９９】
まず、メイン制御部は、図３９の６００段階で蒸着のための各種制御を行う。前記蒸着のための各種制御は、本発明の第１実施例における図３４の５００段階の制御とほぼ類似しているので、それに対する具体的な説明は省略する。
【０２００】
図３９の６００段階を行った後、メイン制御部は、６０２段階で基板１２にコーティングされた離型層１４上に、図４０の（ａ）や図４１の（ａ）に示すように第１及び第２下部端子層１６ａ，１６ｂが形成されるようにカセット制御器７４を制御するので、カセット制御器７４が、マスクアセンブリ７６に搭載された上部及び下部マスクセット１３２ａ，１３２ｂを位置制御する。すなわち、カセット制御器７４は、上部及び下部マスクセット１３２ａ，１３２ｂを長さ方向（ｙ軸）に交互に移動させ、その後に積層形成される誘電層２０を第１及び第２下部端子５５，５６の間に配置するための第１及び第２下部端子用スリットパターンを形成する。
【０２０１】
その後、メイン制御部は、図３９の６０４段階に進み、第１及び第２下部端子層１２ａ，１２ｂを形成する。具体的に説明すると、メイン制御部は、各導電体ソースフィーダ８２ａ，８２ｂに充填された端子層蒸着ソースＨ３を、導電体インデックスドラム１３３の回転によって蒸発位置に移動させ、前記端子層蒸着ソースＨ３の試料を蒸発器８５で蒸発させることで、基板１２にコーティングされた離型層１４に蒸発粒子が真空蒸着し、図４０の（ａ）のような一対の下部端子層である第１及び第２下部端子層１２ａ，１２ｂや、図４１の（ａ）のような一つの下部端子層１２を形成する。
【０２０２】
図４０の（ａ）のような第１及び第２下部端子層１２ａ，１２ｂを形成するスリットパターンは、図１９に示したスリットパターンＰ２で、図４１の（ａ）のような下部端子層１２を形成するスリットパターンは、図１８に示したスリットパターンＰ１である。
【０２０３】
メイン制御部は、図３９の６０４段階で、第１及び第２下部端子層１２ａ，１２ｂを形成した後、図３９の６０６段階で上部及び下部マスクセット１３２ａ，１３２ｂをｚ軸方向の下方に移動させ、基板１２から充分に離隔させる。
【０２０４】
前記上部及び下部マスクセット１３２ａ，１３２ｂの移動時、上部及び下部シャドーマスクＭ１，Ｍ２に付着しうる残余蒸着物が上部及び下部マスクセット１３２ａ，１３２ｂの移動中に落ちて、蒸着ソースが汚染する恐れもあるので、これを防止するために、上部及び下部マスクセット１３２ａ，１３２ｂを互いに異なるように位置移動することが好ましい。
【０２０５】
図３９の６０６段階を行った後、メイン制御部は、図３９の６０８段階に進む。図３９の６０８段階では、図４０の（ｂ）や図４１の（ｂ）のような誘電層パターンが形成されるようにカセット制御器７４を制御する。これによって、カセット制御器７４は、マスクアセンブリ７６に搭載された上部及び下部マスクセット１３２ａ，１３２ｂを位置制御し、上部及び下部シャドーマスクＭ１，Ｍ２を、図２２に示したスリットパターンＰ５のように形成する。
【０２０６】
その後、メイン制御部は、図３９の６１０段階に進み、管体型インデックスドラム１１８を回転させ、誘電体ソースフィーダ８０に充填された誘電層蒸着ソースＨ１を蒸発位置に移動させ、前記誘電層蒸着ソースＨ１の試料を誘電体蒸発器で蒸発させる。そして、その蒸発粒子が第１及び第２端子層１６ａ，１６ｂの間とそれら端子層１６ａ，１６ｂの一部分に積層され、図４０の（ｂ）のように誘電層２０が形成される。また、図４１の（ｂ）のように、互いに隣接した下部端子層１６の間とその下部端子層１６の一部には誘電層２０が形成される。
【０２０７】
その後、メイン制御部は、図３９の６１２段階で、上部及び下部マスクセット１３２ａ，１３２ｂを基板１２から離隔制御する。
【０２０８】
その後、図３９の６１４段階に進んでカセット制御器７４を制御し、第１内部電極層１８ａ形成のためのスリットパターンを形成し、その後、図３９の６１６段階で第１内部電極層１８ａを形成する（図４０の（ｃ）、図４１の（ｃ））。
【０２０９】
第１内部電極層１８ａを形成するときは、管体型インデックスドラム１３３を回転させ、導電体ソースフィーダ８２ａ，８２ｂに充填された内部電極層蒸着ソースＨ２を蒸発位置に移動させ、前記内部電極層蒸着ソースＨ２の試料を導電体蒸発器８４ａ，８４ｂで蒸発させて第１内部電極層１８ａを真空蒸着する。
【０２１０】
第１内部電極層１８ａを形成した後、図３９の６１８段階で、上部及び下部マスクセット１３２ａ，１３２ｂを基板１２から離隔制御し、その後、メイン制御部は、６２０段階で、カセット制御器７４を制御して誘電層形成のためのスリットパターンを形成し、６２２段階で誘電層２０を形成する（図４０の（ｄ）、図４１の（ｄ））。
【０２１１】
その後、第２内部電極層１８ｂ形成のためのスリットパターンを形成し、引き続いて、第２内部電極層１８ｂを形成する（図３９の６２４段階〜６３０段階、図４０の（ｅ）、図４１の（ｅ））。
【０２１２】
前記第２内部電極層１８ｂが形成された後、その上部に図４０の（ｆ）や図４１の（ｆ）に示すように誘電層２０が形成され（図３９の６３２段階〜６３６段階）、その後、第１内部電極層１８ａ、誘電層２０、第２電極層１８ｂを形成する図３９の６０８段階〜６３６段階は、予め設定されたキャパシタの静電容量が達成される時まで反復される。
【０２１３】
その結果、前記静電容量が達成されると（図３９の６３８段階の判断）、メイン制御部は、６４０段階〜６４４段階を行い、最上部に形成される最後の誘電層の両側表面に図４０の（ｇ）に示した第１上部端子層２２ａ及び第２上部端子層２２ｂや、図４１の（ｇ）に示した上部端子層２２を形成する。
【０２１４】
図４１の（ｇ）に示した多層薄膜キャパシタは、蒸着工程によって完成されたキャパシタであり、以後の後工程過程で、Ｃ−Ｃ'線に沿ってダイシングなどのカッティング作業を行うことで多層薄膜キャパシタ１０が完成される。
【０２１５】
図４０の多層薄膜キャパシタ製造のための上部シャドーマスクＭ１，Ｍ２のスリットパターンを整理すると、上部及び下部端子層１６，２２形成のためのスリットパターンＰ２、誘電層５８形成のためのスリットパターンＰ５、第１及び第２内部電極層１８ａ，１８ｂ形成のためのスリットパターンＰ７がある。そして、図４１の多層薄膜キャパシタ製造のための上部シャドーマスクＭ１，Ｍ２のスリットパターンを整理すると、上部及び下部端子層１６ａ，１６ｂ，２２ａ，２２ｂ形成のためのスリットパターンＰ１、誘電層２０形成のためのスリットパターンＰ４、第１及び第２内部電極層１８ａ，１８ｂ形成のためのスリットパターンＰ６がある。
【０２１６】
上記のスリットパターンは、本発明の第２実施例の理解を助けるための一例に過ぎず、スリットパターンＰ１〜Ｐ７を組み合わせて多様な形態の蒸着膜が形成されることは、この技術分野で通常の知識を有する者にとって自明である。
【０２１７】
上述したように、蒸着工程Ｓ３４で多層薄膜キャパシタ１０の製造が完成すると、主工程過程Ｓ２の真空解除工程Ｓ３６を行う。真空解除工程Ｓ３６は、チャンバー５２内の真空を解除させる工程である。
【０２１８】
上述したように、本発明は、具体的な実施例に基づいて説明してきたが、本発明の範囲から逸脱しない範囲で多様な変形が実施可能である。したがって、本発明の範囲は、説明された実施例によって定められるものでなく、特許請求の範囲及びそれと均等なものによって定められるべきである。
【産業上の利用可能性】
【０２１９】
本発明は、真空蒸着で多層薄膜キャパシタを製造する分野に利用される。
【図面の簡単な説明】
【０２２０】
【図１】従来技術に係る多層薄膜キャパシタの断面構成図である。
【図２】本発明の実施例に係る前工程過程のフローチャートである。
【図３】本発明の実施例に係る主工程過程のフローチャートである。
【図４】本発明の実施例に係る後工程過程のフローチャートである。
【図５】本発明の実施例に係る多層薄膜キャパシタの断面構成図である。
【図６】本発明の実施例に係る多層薄膜キャパシタ製造装置の構成図である。
【図７】図６の概略平面図である。
【図８】図６の円形軌道７６上部に設置された無接触電源供給装置部８７の詳細断面図である。
【図９】本発明の第１実施例に係るカセット７０の断面構成図である。
【図１０】本発明の第２実施例に係るカセット７０の断面構成図である。
【図１１】カセット内のカセット制御器７９の回路ブロック構成図である。
【図１２】本発明の第１実施例に係る一つのマスクセットの斜視図である。
【図１３】本発明の第２実施例に係る上部及び下部マスクセット締結の斜視図である。
【図１４】本発明の実施例に係るシャドーマスクの平面状態例示図である。
【図１５】図１３の上下部マスクセット１３２ａ，１３２ｂのうち下部マスクセット１３２ｂの結束フレーム１４２をＡ−Ａ'線に沿って切断した部分切断面である。
【図１６】本発明の第１実施例に係るシャドーマスクＭのスリットＳに対する垂直断面構造図である。
【図１７】本発明の第２実施例に係るシャドーマスクＭ１，Ｍ２のスリットＳについての垂直断面構造図である。
【図１８】本発明の第２実施例に係る、上部及び下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図（１）である。
【図１９】本発明の第２実施例に係る、上部及び下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図（２）である。
【図２０】本発明の第２実施例に係る、上部及び下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図（３）である。
【図２１】本発明の第２実施例に係る、上部及び下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図（４）である。
【図２２】本発明の第２実施例に係る、上部及び下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図（５）である。
【図２３】本発明の第２実施例に係る、上部及び下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図（６）である。
【図２４】本発明の第２実施例に係る、上部及び下部マスクセット１３２ａ，１３２ｂの相対的な移動によって形成されるスリットパターンの多様な一例を示す拡大図（７）である。
【図２５】図６の誘電体ソースフィーダ８０の正断面図である。
【図２６】図２５の"Ｅ"部分を拡大した分解斜視図である。
【図２７】ＡＢＯ３型の強誘電体を誘電層蒸着ソースとして使用する場合、既存と本発明の実施例に係る蒸着膜形成状態を比較して説明する図である。
【図２８】誘電体マルチ蒸着ソースからなる誘電層蒸着ソースの一例を示す斜視図である。
【図２９】図６の導電体ソースフィーダ８２ａ，８２ｂの正断面図である。
【図３０】図３１の"Ｆ"部分を示す部分斜視図である。
【図３１】本発明の実施例に係る誘電層形成時における蒸着ソースの蒸発範囲及び制御状態を説明するための図である。
【図３２】本発明の実施例に係る内部電極層及び端子層形成時における蒸着ソースの蒸発範囲及び制御状態を説明するための図である。
【図３３】導電体ハッチ８６の動作状態を説明するための図である。
【図３４】本発明の第１実施例に係る主工程過程の蒸着工程の詳細フローチャートである。
【図３５】本発明の第１実施例に係る主工程過程の蒸着工程における多層薄膜キャパシタの製造過程を説明するための図である。
【図３６】本発明の第１実施例に係る導電層と誘電層の蒸着拡大状態図である。
【図３７】本発明の第１実施例における幅方向（ｘ軸）の蒸着状態断面図である。
【図３８】本発明の第１実施例における長さ方向（ｙ軸）の蒸着状態断面図である。
【図３９】本発明の第２実施例に係る主工程過程の蒸着工程の詳細フローチャートである。
【図４０】本発明の第２実施例に係る主工程過程の蒸着工程における多層薄膜キャパシタの製造過程を説明するための図（１）である。
【図４１】本発明の第２実施例に係る主工程過程の蒸着工程における多層薄膜キャパシタの製造過程を説明するための図（２）である。
【図１】
2009512177.tif 000003
【図２】
2009512177.tif 000004
【図３】
2009512177.tif 000005
【図４】
2009512177.tif 000006
【図５】
2009512177.tif 000007
【図６】
2009512177.tif 000008
【図７】
2009512177.tif 000009
【図８】
2009512177.tif 000010
【図９】
2009512177.tif 000011
【図１０】
2009512177.tif 000012
【図１１】
2009512177.tif 000013
【図１２】
2009512177.tif 000014
【図１３】
2009512177.tif 000015
【図１４】
2009512177.tif 000016
【図１５】
2009512177.tif 000017
【図１６】
2009512177.tif 000018
【図１７】
2009512177.tif 000019
【図１８】
2009512177.tif 000020
【図１９】
2009512177.tif 000021
【図２０】
2009512177.tif 000022
【図２１】
2009512177.tif 000023
【図２２】
2009512177.tif 000024
【図２３】
2009512177.tif 000025
【図２４】
2009512177.tif 000026
【図２５】
2009512177.tif 000027
【図２６】
2009512177.tif 000028
【図２７】
2009512177.tif 000029
【図２８】
2009512177.tif 000030
【図２９】
2009512177.tif 000031
【図３０】
2009512177.tif 000032
【図３１】
2009512177.tif 000033
【図３２】
2009512177.tif 000034
【図３３】
2009512177.tif 000035
【図３４】
2009512177.tif 000036
【図３５】
2009512177.tif 000037
【図３６】
2009512177.tif 000038
【図３７】
2009512177.tif 000039
【図３８】
2009512177.tif 000040
【図３９】
2009512177.tif 000041
【図４０】
2009512177.tif 000042
【図４１】
2009512177.tif 000043
【国際調査報告】
2009512177.tif 000044
2009512177.tif 000045