(57)【要約】イメージセンサの画素を形成する伝送トランジスタのゲートの有効チャンネル長さを一定にし、イメージ遅延が生じないようにする画素の伝送トランジスタの製造方法を提供し、また、イメージセンサの製造プロセスをより簡単にして、経済的なイメージセンサを提供する。ＣＭＯＳイメージセンサの画素を構成するフォトダイオードの新しい構造及びその製造方法を提供するために、フォトダイオードは、１つのフォトマスクを用いて製造できるため、フォトマスクの個数が減少し、製造プロセスがより簡単になる。また、フォトダイオードを構成する２つの導電層の全ては、自己整列(self-align)で形成されるため、フォトダイオードと伝送トランジスタとの連結部位を作るための製造工程が不要となる。これにより、伝送トランジスタのゲートの下部に生じるチャネリング現象が解消され、より良好な特性を持つ画素を製造することができる。
2009505416.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサの画素であって、
半導体基板と、
前記半導体基板内の一部の領域に形成されたトレンチ領域と、
前記トレンチ領域を介して形成されたフォトダイオードと、を含むイメージセンサの画素。
【請求項２】
前記フォトダイオードは、２段階以上のイオン注入により形成されたものである請求項１に記載のイメージセンサの画素。
【請求項３】
前記フォトダイオードは、２段階以上のイオン注入により形成された一方の電極と、異なるイオン注入により形成された他方の電極と、を含むことを特徴とする請求項１に記載のイメージセンサの画素。
【請求項４】
前記トレンチ領域は、エッチングにより形成されたものである請求項１に記載のイメージセンサの画素。
【請求項５】
前記フォトダイオードは、一回以上の斜めイオン注入により形成された電極を含む請求項１に記載のイメージセンサの画素。
【請求項６】
前記フォトダイオードの少なくとも１つの電極は、前記トレンチ領域の側壁に位置している請求項１に記載のイメージセンサの画素。
【請求項７】
前記１つの電極は、Ｎ極である請求項６に記載のイメージセンサの画素。
【請求項８】
イメージセンサの画素であって、
半導体基板と、
前記半導体基板内の一部の領域に形成されたトレンチ領域と、
前記トレンチ領域の側壁の少なくとも一部を含む電極が形成されたフォトダイオードと、を含むイメージセンサの画素。
【請求項９】
側壁の少なくとも一部を含む前記電極は、斜めイオン注入により形成されたものである請求項８に記載のイメージセンサの画素。
【請求項１０】
イメージセンサの画素であって、
半導体基板と、
前記半導体基板内の一部の領域に形成されたトレンチ領域と、
前記トレンチ領域の下部またはトレンチ領域の側壁の少なくとも一部を含む電極を有するフォトダイオードと、を含むイメージセンサの画素。
【請求項１１】
前記電極は、２段階以上のイオン注入により形成されたものである請求項１０に記載のイメージセンサの画素。
【請求項１２】
側壁の少なくとも一部を含む電極は、斜めイオン注入により形成されたものである請求項１０に記載のイメージセンサの画素。
【請求項１３】
イメージセンサの画素であって、
半導体基板と、
前記半導体基板内の一部の領域に形成されたトレンチ領域と、
前記トレンチ領域を介して形成された一方の電極および前記トレンチ領域を介して形成された他方の電極を有するフォトダイオードと、を含むイメージセンサの画素。
【請求項１４】
前記一方の電極は、斜めイオン注入により形成されたものである請求項１３に記載のイメージセンサの画素。
【請求項１５】
前記一方の電極は、２段階以上の斜めイオン注入により形成されたものである請求項１３に記載のイメージセンサの画素。
【請求項１６】
前記一方の電極は、前記トレンチ領域の側壁の一部を含む請求項１３に記載のイメージセンサの画素。
【請求項１７】
イメージセンサの画素の製造方法であって、
（ａ）半導体基板にトレンチ領域を形成するステップと、
（ｂ）前記トレンチ領域を介してフォトダイオードの電極を形成するためにイオンを注入するステップと、を含む方法。
【請求項１８】
前記イオン注入ステップは、斜めイオン注入を含む一回以上のイオン注入を行う請求項１７に記載の方法。
【請求項１９】
イメージセンサの画素の製造方法であって、
（ａ）半導体基板にトレンチ領域を形成するステップと、
（ｂ）前記トレンチ領域を介してフォトダイオードの一方の電極を形成するためにイオンを注入する第１のイオン注入ステップと、
（ｃ）前記トレンチ領域を介してフォトダイオードの他方の電極を形成するためにイオンを注入する第２のイオン注入ステップと、を含む方法。
【請求項２０】
前記フォトダイオードの前記一方の電極は、Ｎ極である請求項１９に記載の方法。
【請求項２１】
前記第１のイオン注入ステップは、斜めイオン注入を含む一回以上のイオン注入を行う請求項１９に記載の方法。
【請求項２２】
前記一回以上のイオン注入は、同じマスク層を用いて行う請求項２１に記載の方法。
【請求項２３】
イメージセンサの画素の製造方法であって、
（ａ）半導体基板にトレンチ領域を形成するステップと、
（ｂ）前記トレンチ領域を介してフォトダイオードの一方の導電層を形成するために、斜めイオン注入を行う第１のイオン注入ステップと、
（ｃ）前記トレンチ領域を介してフォトダイオードの他方の導電層を形成するためにイオンを注入する第２のイオン注入ステップと、を含む方法。
【請求項２４】
前記導電層は、前記トレンチ領域の側壁に形成される請求項２３に記載の方法。
【請求項２５】
イメージセンサの画素の製造方法であって、
（ａ）半導体基板にトレンチ領域を形成するステップと、
（ｂ）前記トレンチ領域を介してフォトダイオードの一方の導電層を形成するために、斜めイオン注入を行う第１のイオン注入ステップと、
（ｃ）前記トレンチ領域を介してフォトダイオードの一方の導電層を形成するためにイオンを注入する第２のイオン注入ステップと、
（ｄ）前記トレンチ領域を介してフォトダイオードの他方の導電層を形成するためにイオンを注入する第３のイオン注入ステップと、を含む方法。
【請求項２６】
前記第１のイオン注入ステップは、前記一方の導電層を前記トレンチ領域の側壁の半導体基板の内部に形成するために行う請求項２５に記載の方法。
【請求項２７】
前記第２のイオン注入ステップは、前記一方の導電層を前記トレンチ領域の下部の半導体基板の内部に形成するために行う請求項２５に記載の方法。
【請求項２８】
前記第３のイオン注入ステップは、画素のゲートを形成する前に行う請求項２５に記載の方法。
【請求項２９】
前記第１のイオン注入ステップ、前記第２のイオン注入ステップおよび前記第３のイオン注入ステップは、１つのフォトマスク層を用いて行う請求項２５に記載の方法。
【請求項３０】
前記ステップ（ｂ）において、前記斜めイオン注入は、特定の傾き方向で行う請求項２３または２５に記載の方法。
【請求項３１】
前記一方の導電層は、Ｎ型である請求項２３または２５に記載の方法。
【請求項３２】
前記一方の導電層は、前記他方の導電層を包含する大きさを有する請求項２３または２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに関し、特に、画素を構成する伝送トランジスタの自己整列(self-align)された埋込みチャンネル構造及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、外部のエネルギー（例えば、光子）に反応する半導体装置の性質を用いて、画像を捕獲する装置である。自然系に存在する各被写体から発生する光は、波長および固有のエネルギー値を持つ。イメージセンサの画素は、各被写体から発生する光を感知して、電気的な値に変換する。このようなイメージセンサの画素の一例が、４−トランジスタＣＭＯＳアクティブ画素である。
【０００３】
図１は、４つのトランジスタ１１０〜１４０と、１つのフォトダイオード１９０とで構成されたイメージセンサの回路図を示したものである。イメージセンサ回路の概略的な動作は、以下の通りである。初めに、リセット(RESET)区間では、ＲＸ信号とＴＸ信号とによりフォトダイオード１９０がリセットされた後、フォトダイオードに集光された光は、電気信号に変換されて伝送トランジスタ１１０と、駆動トランジスタ１３０と、選択トランジスタ１４０とを経て、出力ノードであるＶｏｕｔに伝達される。
【０００４】
このようなＣＭＯＳイメージセンサを製造するための従来の方法を、図２に示した平面図を参照して説明する。
【０００５】
伝送トランジスタ２１０とリセットトランジスタ２２０との間のノードは、コンタクト領域を通った金属層２２５により駆動トランジスタ２３０のゲートと接続される。
【０００６】
製造の順序上、Ｐ型ウエル(P-well)層２５０は、将来、フォトダイオードが形成される領域に、Ｐ型ウエルが生じないようにするための層である。
【０００７】
ＰＤＮ層２６０は、フォトダイオード１９０（図１）のカソードにＮ型不純物をイオン注入して形成し、ＰＤＰ層２８０は、フォトダイオード１９０のアノードにＰ型不純物をイオン注入して形成する。ＰＤＮ層２６０とＰＤＰ層２８０とが重なり合う領域が、ＰＮ接合領域になって、フォトダイオードの有効エリアになる。
【０００８】
以下、図３から図６を参照して、先で説明した従来のピン止めフォトダイオード(pinned photodiode)を持つイメージセンサを製造する工程を説明する。
【０００９】
図３から図６は、製造プロセスの説明のために、画素１００のうち、フォトダイオード２９０と伝送トランジスタ２１０の部分だけを示した断面図である。
【００１０】
図３は、一般的なＣＭＯＳトランジスタの製造プロセスに類似している。多結晶シリコンで伝送トランジスタのゲート部分２１０を形成した後、イオン注入(implantation)プロセスにより伝送トランジスタのソース領域３１５を形成する。この場合、一般的なＣＭＯＳトランジスタの製造方法と相違する点は、ソース領域３１５を形成するためにＮ型イオンを注入し、Ｎ型イオン注入層マスク２８５（図２）を用いて、ソース領域だけを作り出すという点にある。ここで、フォトレジスト３１３は、Ｎ型イオン注入層マスク２８５（図２）を用いたフォトマスキング（photo masking）プロセスにより形成される。
【００１１】
次の工程は、フォトダイオード１９０のカソード１６０を形成するためのものであって、図４を参照して説明する。フォトダイオードのＮ型マスク層２６０を用いてフォトマスキング３１０を形成し、Ｎ型イオンを注入して、フォトダイオードのＮ極３３０を形成する。
【００１２】
次に、図５に示すように、伝送トランジスタとフォトダイオードとを接続するための領域を形成するために、同じＮ型マスク層２６０を用いて、Ｎ型イオン注入を再度実行する。この場合、注入されるイオンは、フォトダイオード１９０のＮ極領域３３０より浅く、伝送トランジスタのゲート２１０を十分に通過して、シリコン基板内にＮ型連結領域３４０を形成するようにする。このＮ型連結領域３４０によって伝送トランジスタがオンになると、フォトダイオード１９０のＮ極領域３３０と伝送トランジスタとは互いに接続される。
【００１３】
次に、ソース／ドレーンイオン注入マスク層（図示せず）を用いてソース領域３５１を形成する。これは、一般的なＣＭＯＳ製造プロセスに類似している。この場合、フォトダイオードの伝送トランジスタのゲート側壁(sidewall)にスペーサ３５３を予め形成することによって、伝送トランジスタのソース領域をＬＤＤ(Lightly Doped Drain)構造に形成することもある。このようなスペーサプロセスは、ＣＭＯＳ製造プロセスで一般的によく知られているものであるので、詳細な説明は省略する。
【００１４】
次に、フォトダイオード１９０のＰ極領域（ＰＤＰ）３５０を形成するために、フォトマスキングプロセスを経て、フォトレジスト３５５を残した後、Ｐ型イオンを注入してフォトダイオード１９０のＰ極領域３５０を形成する。スペーサ３５３によって、Ｐ極領域３５０は、Ｎ極領域３３０により完全に囲まれるようになる。
【００１５】
しかしながら、このような従来のピン止めフォトダイオードを製造するプロセスにおいて、次のような課題が生じる。この課題について、フォトダイオードのＮ極を形成するプロセスをより詳細に示した図７を参照して説明する。
【００１６】
Ｎ型連結領域３４０を作るためにイオン注入を行うが、この場合、半導体表面の伝送トランジスタのゲート２１０を通過できるように、高いエネルギーを持つイオンを注入する。このときフォトレジスト３１０は、イオン注入を遮る役割をして、ゲート２１０の所定部分には、イオンが注入されないようにする。イオン注入されない部分が、実質的に有効なトランジスタのチャンネル長さＬｅｆｆになる。しかしながら、半導体製造プロセスのうち、フォトレジスト３１０を形成するためのフォトリソグラフィ(photo-lithography)プロセスにおいて、ある程度のミスアライメント(misalignment)が生じ得る。
【００１７】
例えば、図７において、フォトレジスト３１０の正常な位置がａ１であると、左側にミスアライメントが生ずると、フォトレジスト３１０がａ２の位置にあることになる。右側にミスアライメントが生ずると、フォトレジスト３１０がａ３の位置にあることになる。このようなミスアライメントによって、伝送トランジスタの有効的なチャンネル長さＬｅｆｆは、所望の値から変動することになる。
【００１８】
伝送トランジスタの役割は、フォトダイオードからの電気信号を充実に伝達することであるが、このような有効チャンネル長さの変動により、信号伝送特性も変動するようになるという課題がある。
【００１９】
有効チャンネル長さの変動が引き起こす二次的な課題は、伝送トランジスタの電流が不必要に変動して、ノイズの原因になることもある。
【００２０】
また、伝送トランジスタのゲート２１０の下の一部の領域のみに、イオンが集中したＮ型連結領域３４０が存在するようになるので、電荷の伝送遅延に起因したイメージ遅延(image lag)現象が生じるだけでなく、暗信号源(dark signal source)になってしまうという課題もある。
【００２１】
このような課題を解決するために従来の方法では、伝送トランジスタのゲートのチャンネル長さを一定以上確保できるように、チャンネル長さを必要以上に大きくしていた。
【００２２】
したがって、イメージセンサの画素のうち、伝送トランジスタの有効チャンネル長さを常に一定に保持できるようにする製造プロセスが要求される。これと同時に、フォトダイオードと伝送トランジスタとを接続する方法も要求される。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明の目的は、イメージセンサの画素を形成する伝送トランジスタのゲートの有効チャンネル長さを一定にすることにある。
【００２４】
本発明の他の目的は、イメージ遅延が生じないようにする画素の伝送トランジスタの製造方法を提供することにある。
【００２５】
本発明の更に他の目的は、イメージセンサの製造プロセスをより簡単にして、経済的なイメージセンサを提供することにある。
【課題を解決するための手段】
【００２６】
本発明の一態様によれば、イメージセンサの画素は、半導体基板と、半導体基板内の一部の領域に形成されたトレンチ領域と、トレンチ領域を介して形成されたフォトダイオードと、を含む。
【００２７】
本発明の他の態様によれば、イメージセンサの画素は、半導体基板と、半導体基板内の一部の領域に形成されたトレンチ領域と、トレンチ領域の側壁の少なくとも一部を含む電極が形成されたフォトダイオードと、を含む。
【００２８】
本発明の他の態様によれば、イメージセンサの画素は、半導体基板と、半導体基板内の一部の領域に形成されたトレンチ領域と、トレンチ領域の下部またはトレンチの側壁の少なくとも一部を含む電極を有するフォトダイオードと、を含む。
【００２９】
本発明の他の態様によれば、イメージセンサの画素は、半導体基板と、半導体基板内の一部の領域に形成されたトレンチ領域と、トレンチ領域を介して形成された一方の電極および前記トレンチ領域を介して形成された他方の電極を有するフォトダイオードと、を含む。
【００３０】
本発明の一態様によれば、イメージセンサの画素の製造方法は、（ａ）半導体基板にトレンチ領域を形成するステップと、（ｂ）トレンチ領域を介してフォトダイオードの電極を形成するためにイオンを注入するステップと、を含む。
【００３１】
本発明の他の態様によれば、イメージセンサの画素の製造方法は、（ａ）半導体基板にトレンチ領域を形成するステップと、（ｂ）トレンチ領域を介してフォトダイオードの一方の電極を形成するためにイオンを注入する第１のイオン注入ステップと、（ｃ）トレンチ領域を介してフォトダイオードの他方の電極を形成するためにイオンを注入する第２のイオン注入ステップと、を含む。
【００３２】
本発明の他の態様によれば、イメージセンサの画素の製造方法は、（ａ）半導体基板にトレンチ領域を形成するステップと、（ｂ）トレンチ領域を介してフォトダイオードの一方の導電層を形成するために、斜めイオン注入を行う第１のイオン注入ステップと、（ｃ）トレンチ領域を介してフォトダイオードの他方の導電層を形成するためにイオンを注入する第２のイオン注入ステップと、を含む。
【００３３】
本発明の他の態様によれば、イメージセンサの画素の製造方法は、（ａ）半導体基板にトレンチ領域を形成するステップと、（ｂ）トレンチ領域を介してフォトダイオードの一方の導電層を形成するために、斜めイオン注入を行う第１のイオン注入ステップと、（ｃ）トレンチ領域を介してフォトダイオードの一方の導電層を形成するためにイオンを注入する第２のイオン注入ステップと、（ｄ）トレンチ領域を介してフォトダイオードの他方の導電層を形成するためにイオンを注入する第３のイオン注入ステップと、を含む。
【発明を実施するための最良の形態】
【００３４】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の例示的な実施形態を説明する添付の図面及び添付の図面に記載された内容が参照される。
【００３５】
以下、添付の図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は、同じ部材を表す。
【００３６】
以下の説明では、半導体製造の複雑な工程順序をもれなく説明するのではなく、主要な工程だけを説明している点に留意すべきである。主要な工程だけを説明しても、当該分野の通常の知識を有する技術者ならば、容易に理解できるはずである。
【００３７】
まず、予め用意したＰ型のシリコン基板５００にパッド酸化物５０１を形成し、窒化層５０２でコートした後、次に、半導体基板５００の一部にフィールドマスクを形成した後、半導体基板５００、パッド酸化物５０１および窒化層５０２をエッチングしてトレンチ領域５１０を形成する。
【００３８】
半導体基板５００は、半導体イメージセンサの低漏洩特性のために、約１０〜１５ｏｈｍ−ｃｍの特性を持つエピタキシャルウエハを用いることが望ましい（図８）。
【００３９】
フォトダイオード形成のためのマスク５１７を用いてエッチングにより形成されたトレンチ領域５１０に、リニア酸化(linear oxidation)で薄い酸化膜５１９を適宜に形成する（図９）。
【００４０】
フォトダイオードのＮ極を形成するために、イオン注入を２段階に分けて実施する。第１の段階のイオン注入は、傾斜させることなく実施して、トレンチ領域５１０の底方向に深いフォトダイオードＮ型領域５１１を形成する。この場合、注入イオンは、リン(phosphorus)を用い、注入エネルギーは、３００ＫｅＶ以上が望ましい。説明の便宜上、図１０では、注入エネルギーの大きさを垂直矢印で示している。
【００４１】
第２の段階のイオン注入は、半導体基板５００の表面の垂直線から傾けて実施する。トレンチ領域５１０と伝送トランジスタとの間の側壁にイオンが充分に注入されるようにするために、特定の傾き方向でイオンを注入する必要がある。この場合、傾斜角度は、任意に調節可能であるが、おおよそ１５°〜６０°の範囲が好ましい。注入イオンは、リンを用い、注入エネルギーは、１００ＫｅＶ程度が望ましい。説明の便宜上、図１０では、注入エネルギーの大きさを斜め矢印で示している。
【００４２】
第２の段階の斜めイオン注入により、トレンチ領域の底および側壁にＮ型領域５１２が適切に形成される。Ｎ型領域５１２および深いＮ型領域５１１は、フォトダイオードの二重Ｎ極になる。
【００４３】
前述した従来の技術とは異なり、２段階のイオン注入は、ゲート形成前に実施することを留意すべきである。従来の方法では、フォトダイオードのＮ極を形成するためのイオン注入をゲート形成後に実施していたため、ミスアライメントやチャネリング(channeling)の問題が発生するのに対し、本発明ではこのような問題が最小化される。
【００４４】
フォトダイオードのＰ極を形成するためにＰ型イオンを注入する。イオン注入の際、４方向に斜めイオン注入を実施して、Ｐ極５１３がＮ極５１１、５１２を充分に覆うようにする。図１１には、このような４方向に傾斜したＰ型イオン注入を表すために、斜め矢印で示している。
【００４５】
次に、トレンチ領域の内部に酸化膜５２０をコートして充填した後、化学機械研磨法（ＣＭＰ）を実施して酸化膜５２０を平坦化する。続いて、Ｐ型ウエル(P-well)マスクを用いてフォトマスク５２５を形成した後、イオン注入により半導体基板５００にＰ型ウエル５３０を形成する（図１２）。
【００４６】
基板５００にＮ型ウエル(N-well)を形成するために、Ｎ型ウエルマスクを用いてフォトマスク５２５を形成した後、Ｎ型イオン注入により半導体基板５００にＮ型ウエル５４０を形成する（図１３）。
【００４７】
基板をポリシリコン層で覆った後、ゲートマスクを用いたフォトマスキングプロセスを経て、ゲート部分５５０だけを残す。この場合、画素領域に残されたゲート部分は、伝送トランジスタのゲートになり、ＮＭＯＳ領域に残されゲートは、Ｎ−チャンネルトランジスタのゲートになり、ＰＭＯＳ領域に残されたゲートは、Ｐ−チャンネルゲートになる（図１４）。
【００４８】
ゲート５５０の側壁にスペーサ酸化膜５６０を形成した後、Ｐ型イオン注入によりＰ−チャンネルトランジスタのソース／ドレイン５６５を形成し、Ｎ型イオン注入によりＮ−チャンネルトランジスタのソース／ドレイン５７０を形成する。この場合、Ｎ−チャンネルトランジスタのソース／ドレインは、２段階プロセスによってＬＤＤ(Lightly Doped Drain)構造５７０、５７１に形成してもよい（図１５）。
【００４９】
絶縁膜として、ＢＰＳＧ(Boro-Phosphorous Silicate Glass)層５７５を堆積した後、ＴＥＯＳ(Tetra-Ethyl Ortho-Silicate)層５７７で覆う。金属配線のためのマスクを用いて、コンタクト部位５８０を形成し、第１層の金属配線５８５を形成する（図１６）。
【００５０】
第２層の金属配線をする場合、第２の金属コンタクト部位５９０を形成し、第２の金属配線５９５を形成する（図１７）。
【００５１】
図１２から図１７の図面を参照して説明した半導体の製造プロセスは、一般的に多く使用されるＣＭＯＳ製造プロセスと変わるところがない。
【００５２】
図１０と図１１を参照して説明したように、本発明においては、画素のフォトダイオードの製造プロセスは、従来のプロセスより簡単であるため、より優れた電気的な特性を有する画素を低コストで製造することができる。
【００５３】
本発明は、図面に示された実施形態を参照して説明したが、これは、例示的なものに過ぎず、当業者であれば、これらから様々な変形及び均等な他の実施形態が可能であることが理解できるはずである。したがって、本発明の真の技術的な保護範囲は、添付の特許請求範囲の技術的な思想により定められるべきである。
【産業上の利用可能性】
【００５４】
本発明によれば、画素のフォトダイオードを形成する場合、１つのフォトマスキング層だけを用いてフォトダイオードのＮ極とＰ極を形成することができる。
【００５５】
本発明の他の態様によれば、フォトダイオードのＮ極を形成する場合、イオン注入を２段階に分けて実施している。第１の段階は、斜めイオン注入を実施するにより、フォトダイオードと伝送トランジスタを接続するためのプロセスが不要となるという効果がある。
【００５６】
本発明の更に他の態様によれば、画素トランジスタのゲートを形成する前に、フォトダイオードのＮ極とＰ極を形成するため、フォトダイオードのＮ極とＰ極を自己整列(self-align)方式により形成できる。さらに、従来の問題点として指摘されたミスアライメントによる有効チャンネル長さの変動と、ゲートチャネリング(channeling)問題とが同時に解決されるため、より優れた電気的な特性を有する画素を製造することができる。
【００５７】
本発明の更に他の態様によれば、本発明の斜めイオン注入により、フォトダイオードと伝送トランジスタとの連結部位を作るためのマスク層及びその製造工程が不要となる。
【００５８】
本発明によれば、画素の製造プロセスに使用するマスクを削減できるため、イメージセンサ製造時のマスク費用及び製造費用が低減されるという効果がある。
【図面の簡単な説明】
【００５９】
【図１】４−ＴＲ構造のＣＭＯＳイメージセンサを示した回路図である。
【図２】従来のピン止めフォトダイオード(pinned photodiode)を持つイメージセンサ画素構造を示す平面図である。
【図３】図２のイメージセンサを製造するための第１の工程を示した図である。
【図４】図２のイメージセンサを製造するための第２の工程を示した図である。
【図５】図２のイメージセンサを製造するための第３の工程を示した図である。
【図６】図２のイメージセンサを製造するための第４の工程を示した図である。
【図７】従来技術の課題を説明するための画素の断面図である。
【図８】本発明のイメージセンサを製造するための第１の工程を示した図である。
【図９】本発明のイメージセンサを製造するための第２の工程を示した図である。
【図１０】本発明のイメージセンサを製造するための第３の工程を示した図である。
【図１１】本発明のイメージセンサを製造するための第４の工程を示した図である。
【図１２】本発明のイメージセンサを製造するための第５の工程を示した図である。
【図１３】本発明のイメージセンサを製造するための第６の工程を示した図である。
【図１４】本発明のイメージセンサを製造するための第７の工程を示した図である。
【図１５】本発明のイメージセンサを製造するための第８の工程を示した図である。
【図１６】本発明のイメージセンサを製造するための第９の工程を示した図である。
【図１７】本発明のイメージセンサを製造するための第１０の工程を示した図である。
【図１】
2009505416.tif 000003
【図７】
2009505416.tif 000004
【図９】
2009505416.tif 000005
【図１５】
2009505416.tif 000006
【図１６】
2009505416.tif 000007
【図１７】
2009505416.tif 000008
【図２】
2009505416.tif 000009
【図３】
2009505416.tif 000010
【図４】
2009505416.tif 000011
【図５】
2009505416.tif 000012
【図６】
2009505416.tif 000013
【図８】
2009505416.tif 000014
【図１０】
2009505416.tif 000015
【図１１】
2009505416.tif 000016
【図１２】
2009505416.tif 000017
【図１３】
2009505416.tif 000018
【図１４】
2009505416.tif 000019
【手続補正書】
【提出日】平成20年3月28日(2008.3.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
イメージセンサの画素であって、
半導体基板と、
前記半導体基板内の一部の領域に形成されたトレンチ領域と、
前記トレンチ領域を介して形成されたフォトダイオードと、を含み、
前記フォトダイオードは、２段階以上のイオン注入により形成されたものであるイメージセンサの画素。
【請求項２】
前記フォトダイオードは、２段階以上のイオン注入により形成された一方の電極と、異なるイオン注入により形成された他方の電極と、を含むことを特徴とする請求項１に記載のイメージセンサの画素。
【請求項３】
前記トレンチ領域は、エッチングにより形成されたものである請求項１に記載のイメージセンサの画素。
【請求項４】
前記フォトダイオードは、一回以上の斜めイオン注入により形成された電極を含む請求項１に記載のイメージセンサの画素。
【請求項５】
前記フォトダイオードの少なくとも１つの電極は、前記トレンチ領域の側壁に位置している請求項１に記載のイメージセンサの画素。
【請求項６】
前記１つの電極は、Ｎ極である請求項５に記載のイメージセンサの画素。
【請求項７】
前記フォトダイオードは、前記トレンチ領域の下部または前記トレンチの側壁の少なくとも一部を含んで形成された１つの電極を有し、
前記電極は、２段階以上のイオン注入により形成されたものである請求項１に記載のイメージセンサの画素。
【請求項８】
前記側壁の少なくとも一部に存在する前記１つの電極は、斜めイオン注入により形成されたものである請求項７に記載のイメージセンサの画素。
【請求項９】
イメージセンサの画素であって、
半導体基板と、
前記半導体基板内の一部の領域に形成されたトレンチ領域と、
前記トレンチ領域を介して形成された一方の電極および前記トレンチ領域を介して形成された他方の電極を有するフォトダイオードと、を含み、
前記一方の電極は、２段階以上のイオン注入により形成されたものであるイメージセンサの画素。
【請求項１０】
前記一方の電極は、斜めイオン注入により形成されたものである請求項９に記載のイメージセンサの画素。
【請求項１１】
前記一方の電極は、前記トレンチ領域の側壁の一部を含む請求項９に記載のイメージセンサの画素。
【請求項１２】
イメージセンサの画素の製造方法であって、
（ａ）半導体基板にトレンチ領域を形成するステップと、
（ｂ）前記トレンチ領域を介してフォトダイオードの一方の電極を形成するためにイオンを注入する第１のイオン注入ステップと、
（ｃ）前記トレンチ領域を介してフォトダイオードの他方の電極を形成するためにイオンを注入する第２のイオン注入ステップと、を含む方法。
【請求項１３】
前記フォトダイオードの前記一方の電極は、Ｎ極である請求項１２に記載の方法。
【請求項１４】
前記第１のイオン注入ステップは、斜めイオン注入を含む一回以上のイオン注入を行う請求項１２に記載の方法。
【請求項１５】
前記一回以上のイオン注入は、同じマスク層を用いて行う請求項１２に記載の方法。
【請求項１６】
イメージセンサの画素の製造方法であって、
（ａ）半導体基板にトレンチ領域を形成するステップと、
（ｂ）前記トレンチ領域を介してフォトダイオードの一方の導電層を形成するために、斜めイオン注入を行う第１のイオン注入ステップと、
（ｃ）前記トレンチ領域を介してフォトダイオードの他方の導電層を形成するためにイオンを注入する第２のイオン注入ステップと、を含む方法。
【請求項１７】
前記導電層は、前記トレンチ領域の側壁に形成される請求項１６に記載の方法。
【請求項１８】
イメージセンサの画素の製造方法であって、
（ａ）半導体基板にトレンチ領域を形成するステップと、
（ｂ）前記トレンチ領域を介してフォトダイオードの一方の導電層を形成するために、斜めイオン注入を行う第１のイオン注入ステップと、
（ｃ）前記トレンチ領域を介してフォトダイオードの一方の導電層を形成するためにイオンを注入する第２のイオン注入ステップと、
（ｄ）前記トレンチ領域を介してフォトダイオードの他方の導電層を形成するためにイオンを注入する第３のイオン注入ステップと、を含み
前記第３のイオン注入ステップは、画素のゲートを形成する前に行うようにした方法。
【請求項１９】
前記第１のイオン注入ステップは、前記一方の導電層を前記トレンチ領域の側壁の半導体基板の内部に形成するために行う請求項１８に記載の方法。
【請求項２０】
前記第２のイオン注入ステップは、前記一方の導電層を前記トレンチ領域の下部の半導体基板の内部に形成するために行う請求項１８に記載の方法。
【請求項２１】
前記第１のイオン注入ステップ、前記第２のイオン注入ステップおよび前記第３のイオン注入ステップは、１つのフォトマスク層を用いて行う請求項１８に記載の方法。
【請求項２２】
前記ステップ（ｂ）において、前記斜めイオン注入は、特定の傾き方向で行う請求項１６または１８に記載の方法。
【請求項２３】
前記一方の導電層は、Ｎ型である請求項１６または１８に記載の方法。
【請求項２４】
前記一方の導電層は、前記他方の導電層を包含する大きさを有する請求項１６または１８に記載の方法。
【国際調査報告】
2009505416.tif 000020
2009505416.tif 000021