(57)【要約】前面及び裏面を有し、その中で複数の導電層を有し、各導電層は１又はそれ以上の信号チャネルを有するプリント回路基板と、前面から裏面へ延在し、少なくとも１つの信号チャネルへ電気的に結合されるスタブと、スタブ及び接地へ電気的に結合されるインピーダンス整合端子とを有する装置を開示する。前面及び裏面を有し、且つ、１又はそれ以上の信号チャネルを各々有する複数の導電層と、前面から裏面へ延在し、少なくとも１つの信号チャネルへ電気的に結合され、当該プリント回路基板へ取り付けられる部品から信号を受信するよう設計されるスタブとを有するプリント回路基板を設ける段階と、スタブ及び接地へインピーダンス整合端子を結合する段階とを有する処理を開示する。
2009520446.tif 000002
【特許請求の範囲】
【請求項１】
前面及び裏面を有し、その中で複数の導電層を有し、各導電層は１又はそれ以上の信号チャネルを有するプリント回路基板と、
前記前面から前記裏面へ延在し、少なくとも１つの信号チャネルへ電気的に結合されるスタブと、
前記スタブ及び接地へ電気的に結合されるインピーダンス整合端子とを有する装置。
【請求項２】
前記接地は前記プリント回路基板の外の接地である、請求項１記載の装置。
【請求項３】
前記複数の導電層は、絶縁層によって互いから分けられた交互の信号層及び接地層を含む、請求項１記載の装置。
【請求項４】
前記接地は前記接地層の１又はそれ以上である、請求項３記載の装置。
【請求項５】
前記インピーダンス整合端子は可変抵抗器である、請求項１記載の装置。
【請求項６】
前記インピーダンス整合端子はコンデンサ及びインダクタのうちの少なくとも１つを含む、請求項１記載の装置。
【請求項７】
前記信号チャネルを伝播する信号は、毎秒約９ギガビット（Ｇｂｐｓ）又はそれ以上のデータレートを有する、請求項１記載の装置。
【請求項８】
前記信号チャネルの長さは約９インチ又はそれ以上である、請求項１記載の装置。
【請求項９】
前面及び裏面を有し、その中に複数の導電層を有し、該導電層のうちの少なくとも１つは差分信号を搬送するよう第１及び第２の信号チャネルを有するプリント回路基板と、
前記前面から前記裏面へ延在する第１及び第２のスタブであって、該第１のスタブは前記第１の信号チャネルへ電気的に結合され、前記第２のスタブは前記第２の信号チャネルへ電気的に結合される前記第１及び第２のスタブと、
前記プリント回路基板の前記前面へ結合され且つ前記第１及び第２のスタブへ電気的に結合され、当該サーバーブレード上にプロセッサ及びＳＤＲＡＭを有するサーバーブレードと、
前記プリント回路基板の前記裏面に位置付けられ且つ前記第１及び第２のスタブ並びに接地へ接続されるインピーダンス整合端子とを有するシステム。
【請求項１０】
前記接地は前記プリント回路基板の外の接地である、請求項９記載のシステム。
【請求項１１】
前記複数の導電層は、絶縁層によって互いから分けられた交互の信号層及び接地層を含む、請求項９記載のシステム。
【請求項１２】
前記接地は前記接地層の１又はそれ以上である、請求項１１記載のシステム。
【請求項１３】
前記インピーダンス整合端子は可変抵抗器である、請求項９記載のシステム。
【請求項１４】
前記インピーダンス整合端子はコンデンサ及びインダクタのうちの少なくとも１つを含む、請求項９記載のシステム。
【請求項１５】
前記信号チャネルを伝播する信号は、毎秒約９ギガビット（Ｇｂｐｓ）又はそれ以上のデータレートを有する、請求項９記載のシステム。
【請求項１６】
前記信号チャネルの長さは約９インチ又はそれ以上である、請求項９記載のシステム。
【請求項１７】
前面及び裏面を有し、且つ、１又はそれ以上の信号チャネルを各々有する複数の導電層と、前記前面から前記裏面へ延在し、少なくとも１つの信号チャネルへ電気的に結合され、当該プリント回路基板へ取り付けられる部品から信号を受信するよう設計されるスタブとを有するプリント回路基板を設ける段階と、
前記スタブ及び接地へインピーダンス整合端子を結合する段階とを有する処理。
【請求項１８】
前記信号チャネルでの信号品質を最適化するよう前記インピーダンス整合端子のインピーダンスを調整する段階を更に有する、請求項１７記載の処理。
【請求項１９】
前記複数の導電層は、絶縁層によって互いから分けられた交互の信号層及び接地層を含む、請求項１７記載の処理。
【請求項２０】
前記インピーダンス整合端子を接地へ結合する段階は、前記インピーダンス整合端子を前記接地層のうちの１又はそれ以上へ結合する段階を含む、請求項１９記載の処理。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、バックプレーン信号チャネルにおける通信、具体的には、もっぱらそれに限定されないが、バックプレーン信号チャネルにおけるインピーダンス整合による信号品質の改善に関する。
【背景技術】
【０００２】
図１Ａは、バックプレーン１０２として知られるプリント回路基板を有するブレードサーバーの実施例を表す。一実施例ではサーバーであるブレード１０４は、ソケット１０６により、バックプレーン１０２に機械的に取り付けられ且つ電気的に結合されている。ブレード１０４は、バックプレーン１０２内の信号チャネル１１０を介して、同じくバックプレーンへ結合されている他のブレードと通信するためにバックプレーン１０２を用いる。ブレード１０４は、バックプレーン１０２の厚みを通って延在する１又はそれ以上のスタブ１１２を介して信号チャネル１１０と通信する。例えば、ブレード１０４、すなわち、より具体的には、ブレード１０４上の回路は、スタブ１１２を介してチャネル１１０と通信する。
【０００３】
図１Ａは、信号がスタブ１１２を通ってブレード１０４によって送信又は受信をされる場合に起こる現象を図示する。例えば、ブレード１０４から発せられた信号がスタブ１１２に入る場合に、信号の第１の部分１１８は、スタブ１１２を下り、チャネル１１０へ入る。しかし、信号の第２の部分１１６は、スタブ１１２の端部へ至る。信号の第２の部分１１６がスタブ１１２の端部１１４に達すると、第２の部分１１６は、端部１１４から反射し、スタブ１１２を逆流して、少なくとも部分的にチャネル１１０に入る。信号のデータレートが低く且つ信号チャネル１１２の長さが小さいならば、スタブ端部１１４からの信号の反射は、通常は、深刻な問題を生じない。しかし、信号のデータレートが高く且つ信号チャネル１１２の長さＬが大きい場合には、より深刻な問題が発生し始める。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１Ｂ及び１Ｃは、長い信号チャネル１１２及び高いデータレートの差分信号により生ずる問題を表す。図１Ｂは、図２Ａにおいてブレード２０４上に示される場所で正の入力電圧Ｖｉｎｐと負の入力電圧Ｖｉｎｎとの間の電圧差によって測定される差分入力信号を表す。図１Ｃは、図２Ａにおいてブレード２０４上に示される場所で正の出力電圧Ｖｏｕｔｐと負の出力電圧Ｖｏｕｔｎとの間の電圧差によって測定される差分出力信号を表す。通常、図１Ｂ及び１Ｃは両方とも、差分信号のよく知られる“オープンアイ（open  eye）”パターン特性を示すべきであり、完璧な通信システムでは、入力でのアイパターンは完全に出力で再現される。言い換えると、図１Ｃでの出力パターンは、図１Ｂでの入力パターンと全く同じようになる。しかし、示される図では、図１Ａで先に論じられた信号反射現象により、期待される“オープンアイ”パターンは、入力においては幾らか歪められ、出力においてはより一層著しく歪められることとなる。それほどの歪みにより、図１Ｃに示されるように、“オープンアイ”パターンは閉じ、このことは、原則的に、信号が混乱することを意味する。電圧の広がりは、また、狭くなり、このことは、信号エネルギがブレード間で失われたことを意味する。特に、これは、信号が受信される場合に、その信号を復号することを困難にする。
【０００５】
上記の問題を扱う現在のところの方法は、信号を受信するブレードの回路内で、差分信号を調えて復号しようと試みる能動的な解決方法に重点的に取り組んでいる。しかし、かかる目下の解決法は、複雑であり且つ高価である。試みられてきた１つの受動的アプローチは、単純に入力において信号電力を増大させることである。なお、あいにく、このアプローチは、出力での電圧の広がりにのみ作用し、入力と出力との間で生ずる“アイ”の閉成に関しては全く作用しない。
【発明を実施するための最良の形態】
【０００６】
本発明の限定的でなく且つ排他的でない実施例について、以下の図面を参照して記載する。図面において、同じ参照番号は、たとえ別なふうに特定されているとしても、様々な考えにわたって同じ部分を表す。
【０００７】
バックプレーン信号チャネルにおけるインピーダンス整合のためのシステム及び方法の実施例をここでは記載する。以下の記載で、多数の特定の詳細は、本発明の実施例の徹底的な理解を提供するために記載される。しかし、いわゆる当業者には明らかであるように、本発明は、かかる特定の詳細のうちの１又はそれ以上を用いずとも、又は他の方法、構成要素、材料等を用いても実施され得る。他の面では、よく知られる構造、材料、又は動作は、詳細には図示又は記載をされないが、とはいえ、本発明の適用範囲内に包含される。
【０００８】
本明細書全体における“一実施例”又は“実施例”との言及は、その実施例に関連して記載される特定の特徴、構造、又は特性が、本発明の少なくとも１つの実施例に含まれることを意味する。このように、本明細書中での“一実施例において”又は“実施例では”というフレーズの出現は、必ずしも全て同じ実施例について言及しているわけではない。更に、特定の特徴、構造、又は特性は、１又はそれ以上の実施例において、いずれかの適切な方法で組み合わされても良い。
【０００９】
図２Ａは、本発明に従うブレードサーバー２００を有する装置の実施例を図示する。ブレードサーバーは例示のためにここでは用いられるが、他の実施例では、装置２００はブレードサーバー以外の何かであっても良い。ブレードサーバー２００は、第１のブレード２０６及び第２のサーバーブレード２０４を有する。第１及び第２のブレード２０６、２０４は両方とも、バックプレーン２０２へ電気的に且つ機械的に結合されている。ブレード２０４及び２０６は、バックプレーンの厚みにわたって延在する１又はそれ以上のスタブを用いて、バックプレーン内の信号チャネル２１２へ電気的に結合されている。例えば、ブレード２０６、すなわち、より具体的には、ブレード２０６上の回路は、スタブ２１６へ電気的に結合されているトレース２１８を介して且つスタブ２１４へ電気的に結合されているトレース２２０によって、信号チャネル２１２と結合されている。同様に、ブレード２０４上の回路は、スタブ２３４へ電気的に結合されているトレース２２４を介して且つスタブ２３２へ電気的に結合されているトレース２２６によって、信号チャネル２１２と結合されている。信号チャネル２１２へのかかる電気的結合に基づき、ブレード２０４及び２０６は、バックプレーン２０２内で信号チャネル２１２を介して互いと通信することができる。
【００１０】
バックプレーン２０２は、ブレード２０４及び２０６が結合されている前面と、例えば、インピーダンス整合端子２２８及び２３０のような構成要素が、以下で更に論じられるように結合されている裏面とを有する。バックプレーン２０２の一実施例で、バックプレーンは、絶縁層２２１によって互いから分けられた多数の導電層２２２を有するプリント回路基板である。導電層は、信号層と接地層とを繰り返す。すなわち、例えば、１つの特定の層が単一の層であるならば、いずれか一方の方向におけるスタック内の次なる層は接地層である（図３参照）。一実施例で、導電層は、例えば銅のような金属から作られるが、他の実施例では、導電層は、当然、他の金属導体又は非金属導体から作られ得る。同様に、一実施例で、絶縁層２２１は、例えば、ＦＲ４又はＮｅｌｃｏ４０００−１３のような誘電体から作られる。ＦＲ４及びＮｅｌｃｏ４０００−１３は両方とも、アメリカ合衆国ニューヨーク州メルヴィルのパーク・エレクトロケミカル株式会社の関連会社ネルコ・カリフォルニアから入手可能である。
【００１１】
バックプレーン２０２の前面はソケット２０８を有する。ソケット２０８により、ブレード２０６は、バックプレーン２０２へ機械的に取り付けられ且つ電気的に結合される。また、バックプレーン２０２の前面はソケット２１０を有する。ソケット２１０により、ブレード２０４は、バックプレーン２０２へ機械的に取り付けられ且つ電気的に結合される。スタブ２１４及び２１６は、バックプレーン２０２の厚みにわたって延在し、ソケット２０８を介して信号チャネル２１２へブレード２０６を電気的に結合するために使用される。同様に、スタブ２３２及び２３４は、バックプレーン２０２の厚みにわたって延在し、ソケット２１０を介して信号チャネル２１２へブレード２０４を電気的に結合するために使用される。一実施例で、スタブ２１４、２１６、２３２及び２３４は、バックプレーン２０２内の導電層の１つにしか電気的に結合されず、残りの導電層からは絶縁されている。表される実施例では、スタブ２１４、２１６、２３２及び２３４は、信号チャネル２１２へ電気的に結合されている。図には示されないが、一実施例で、信号チャネル２１２は一対のチャネルを有し、それを通って差分信号は伝播することができる。信号チャネルが差分チャネル対を有する場合に、スタブ２１４及び２３４は、ペアでチャネルの１つへ結合され得、一方、スタブ２１６及び２３２は、ペアで他のチャネルへ結合される。このような配置により、ブレード２０６及び２０４は、差分信号を介して互いと通信する。
【００１２】
ブレード２０４及び２０６は夫々、ソケット１０８及び１１０を用いてバックプレーン１０２へ機械的に取り付けられ且つ電気的に結合されている。一実施例で、ブレード２０４及び２０６は、個々のサーバーでありうる。ブレード２０６を例とすると、ブレード２０６は、その上に、例えばマイクロプロセッサ２３６及びメモリ２３８のような構成要素を有することができる。メモリは、様々な実施例で、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、スタティック−ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、読出専用メモリ（ＲＯＭ）、又はフラッシュメモリでありうる。ブレード２０４及び２０６の他の実施例は、当然、サーバー以外の装置であっても良く、プロセッサ２３６及びメモリ２３８よりも多くの、より少ない、又は異なる構成要素を有することができる。更に、示される実施例では、構成要素は、ボールグリッドアレー（ＢＧＡ）を用いてブレードへ結合されているが、他の実施例では、構成要素は、別な方法でブレードへ結合されても良い。
【００１３】
インピーダンス整合端子２２８は、スタブ２１４及び２１６の１又はそれ以上へ及び接地へ電気的に結合されている。同様に、インピーダンス整合端子２３０は、スタブ２３２及び２３４の１又はそれ以上へ及び接地へ電気的に結合されている。表される実施例では、インピーダンス整合端子２２８及び２３０は両方とも、一対の抵抗を有する。この一対の抵抗の夫々１つは、各スタブへ及び接地へ結合されている。外部の接地（例えば、ブレードサーバー２００にない接地。）へ接続されるよう図示されているが、インピーダンス整合端子は、また、ブレードサーバー自体でも接地され得る（図３参照）。可変抵抗が図には示されているが、他の実施例では、固定抵抗が使用されても良い。更なる他の実施例では、例えばコンデンサ及びインダクタのような他の電気部品を有するインピーダンス整合端子が、固定抵抗若しくは可変抵抗に代わって又はそれに加えて使用され得る（図４Ａ〜４Ｄ、５Ａ〜５Ｂ、６Ａ〜６Ｂ及び７参照）。更なる他の実施例では、抵抗、コンデンサ及びインダクタ以外の電気部品が、これらの部品に代わって又はそれらに加えて使用され得る。
【００１４】
インピーダンス整合端子で使用される抵抗、キャパシタンス、インダクタンスなどの具体的な値は、スタブ及び信号チャネルを通って伝播する信号のデータレート並びに信号チャネルの長さＬのような要因に依存しうる。例えば、抵抗器が、毎秒約９ギガビット（９Ｇｂｐｓ）のデータレート又はそれを超えるデータレートを有して信号を搬送している約９インチ又はそれ以上の長さを有する信号チャネルを備えたインピーダンス整合端子として使用される場合に、約２５オームの抵抗が最適であることが分かっている。インピーダンス整合端子が抵抗器であるところの他の実施例では、信号チャネルが長くなるほど、より低い抵抗が必要とされることが期待される。
【００１５】
図２Ｂ及び２Ｃは、図２Ａで図示されるようにスタブ端部へインピーダンス整合端子を取り付けた効果を表す。図２Ｂは、図２Ａにおいてブレード２０６上に示される場所で正の入力電圧Ｖｉｎｐと負の入力電圧Ｖｉｎｎとの間の電圧差によって測定される差分入力信号を表す。図２Ｃは、図２Ａにおいてブレード２０４上に示される場所で正の出力電圧Ｖｏｕｔｐと負の出力電圧Ｖｏｕｔｎとの間の電圧差によって測定される差分出力信号を表す。
【００１６】
図２Ｂは、スタブ端部へ適用されるインピーダンス整合の結果として、目下、差分信号に関連した、よく知られる“オープンアイ”パターンを示す。同様に、差分出力信号は、以前は、スタブ端部からの信号反射によって歪められたが、目下、図２Ｃも、差分信号に関連した、よく知られる“オープンアイ”パターンを示す。図２Ｃのアイの中央にある斜線四角形は、ＰＣＩインダストリアル・コンピュータ・マニュファクチャーズ・グループ（ＰＩＣＭＧ）によって２００３年１月に公表されたアドバンスト・テレコム・コンピューティング・アーキテクチャ（ＡＴＣＡ）３．０規格によって課された設計要求を表す。ＡＴＣＡ規格は、信号が復号され得るように、信号において少なくとも０．２ボルトの広がりを要求する。このように、インピーダンス整合端子は、長い信号チャネル及び高いデータレートに関する当該仕様の順守に大いに作用する。完璧な通信システムでは、入力でのアイパターンは、完全に出力で再現される。言い換えると、図２Ｃでの出力パターンは、図２Ｂでの入力パターンと全く同じようになる。しかし、図２Ｃは、出力パターンの“オープンアイ”は、もはや閉じないが、信号の電圧の広がりは、信号チャネルで失われる信号エネルギにより依然として狭まることを示す。
【００１７】
図３は、インピーダンス整合端子を接地する実施例を表すバックプレーン３００の実施例を表す。バックプレーン３００は、原則的に、交互に配置される信号層３０２及び接地層３０４と、接地層及び信号層を分離する絶縁層３０６とを有するプリント回路基板である。スタブ３１０は、バックプレーン３００の厚みにわたって延在し、導電層の１つに形成された信号チャネル３０８へ電気的に結合されている。インピーダンス整合端子３１２は、スタブ３１０へ電気的に結合されており、それをバックプレーン３００内で接地層３０４へ結合することによって接地される。示される実施例では、インピーダンス整合端子は、バックプレーン３００の裏面に最も近い接地層３０４で接地されているが、他の実施例では、インピーダンス整合端子は、バックプレーン内のその他の層で接地され得る。インピーダンス整合端子３１２が１よりも多い接地を要するところの実施例では（図４Ａ〜４Ｄ、５Ａ〜５Ｂ、６Ａ〜６Ｂ及び７参照）、いずれの接地も、バックプレーン３００内で同じ接地層へ結合され得、あるいは、異なる接地層へ結合され得る。
【００１８】
図４Ａ乃至４Ｅは、図２Ａに示される装置２００で使用され得るインピーダンス整合端子の実施例を表す。図４Ａは、可変シャントコンデンサＣｐと、後に続く可変直列抵抗Ｒｐ及び可変直列インダクタＬｓとを有する実施例を表す。他の実施例では、構成要素は可変ではなくて固定され得、図４Ａに図示される構成要素の抵抗、キャパシタンス及びインダクタンスの値は、分析的に又は実験的に決定され得る。図４Ｂは、可変シャントコンデンサの位置が変更されている点を除いて、図４Ａの実施例に類似する実施例を表す。図４Ｂの実施例は、可変直列抵抗Ｒｓと、後に続く可変シャントコンデンサＣｐ及び可変直列インダクタＬｓとを有する。他の実施例では、構成要素は可変ではなくて固定され得、図４Ｂに図示される構成要素の抵抗、キャパシタンス及びインダクタンスの値は、分析的に又は実験的に決定され得る。
【００１９】
図４Ｃは、コンデンサ及びインダクタの位置が入れ換えられている点を除いて、図４の実施例に類似する実施例を表す。その場合に、この実施例は、可変シャントインダクタＬｐと、後に続く可変直列抵抗Ｒｐ及び可変直列コンデンサＣｓとを有する。他の実施例では、構成要素は可変ではなくて固定され得、図４Ｃに図示される構成要素の抵抗、キャパシタンス及びインダクタンスの値は、分析的に又は実験的に決定され得る。図４Ｄは、可変シャントインダクタの位置が変更されている点を除いて、図４Ｃの実施例に類似する実施例を表す。その場合に、この実施例は、可変直列抵抗Ｒｓと、後に続く可変シャントインダクタＬｓ及び可変直列コンデンサＣｓとを有する。他の実施例では、構成要素は可変ではなくて固定され得、図４Ｄに図示される構成要素の抵抗、キャパシタンス及びインダクタンスの値は、分析的に又は実験的に決定され得る。
【００２０】
図４Ｅは、図２に図示される装置２００で使用され得るインピーダンス整合端子の更なる他の実施例を表す。この実施例は、可変直列抵抗Ｒｓと、後に続く可変シャントインダクタＬｐ及び可変シャントコンデンサＣｐと、後に続く可変直列抵抗Ｒｐ、可変直列インダクタＬｓ及び可変直列コンデンサＣｓとを有する。このインピーダンス整合端子の他の実施例では、構成要素は可変ではなくて固定され得、図４Ｅに図示される構成要素の抵抗、キャパシタンス及びインダクタンスの値は、分析的に又は実験的に決定され得る。
【００２１】
図５Ａ及び５Ｂは、装置２００で使用され得るインピーダンス整合端子の更なる実施例を表す。図５Ａは、可変シャントコンデンサＣｐと、後に続く可変直列抵抗Ｒｐ及び可変直列コンデンサＣｓを有するインピーダンス整合端子の実施例を表す。同様に、図５Ｂは、可変直列抵抗Ｒｐと、後に続く可変シャントコンデンサＣｐ及び可変直列コンデンサＣｓとを有するインピーダンス整合端子の実施例を表す。図５Ａ及び５Ｂに図示される実施例に関し、抵抗及びキャパシタンスは、分析的に又は実験的に決定され得、他の実施例では、図示される構成要素は可変ではなくて固定され得る。
【００２２】
図６Ａ及び６Ｂは、装置２００で使用され得るインピーダンス整合端子の更なる代替の実施例を表す。図６Ａは、可変シャントインダクタＬｐと、後に続く可変直列抵抗Ｒｐ及び可変直列インダクタＬｓとを有するインピーダンス整合端子の実施例を表す。同様に、図６Ｂは、可変直列抵抗Ｒｓと、後に続く可変シャントインダクタＬｐ及び可変直列インダクタＬｓとを有するインピーダンス整合端子の実施例を表す。図６Ａ及び６Ｂに図示される実施例に関し、抵抗及びインダクタンスは、分析的に又は実験的に決定され得、他の実施例では、図示される構成要素は可変ではなくて固定され得る。
【００２３】
本発明の表される実施例の上記の記載は、要約で記載されることを含め、完全であるよう且つ開示される厳密な形態に本発明を限定するよう意図されない。本発明の特定の実施形態及び例は、説明のためにここで記載されており、一方、様々な同等の変形が、当業者には明らかであるように、本発明の適用範囲内で可能である。かかる変形は、上記の詳細な記載を鑑みて本発明に対して行われ得る。
【００２４】
特許請求の範囲で用いられる用語は、明細書及び特許請求の範囲に開示される特定の実施例に本発明を限定すると解されるべきではない。むしろ、本発明の適用範囲は、完全に特許請求の範囲によって決定されるべきであり、請求項の解釈に関する確立された原則に従って解釈されるべきである。
【図面の簡単な説明】
【００２５】
【図１Ａ】バックプレーンによるサーバーブレードの通信を示す断面図である。
【図１Ｂ】図１Ａに示されるようなサーバーの実施例に関する差分入力電圧対時間のプロットである。
【図１Ｃ】図１Ａに示されるようなサーバーの実施例に関する差分出力電圧対時間のプロットである。
【図２Ａ】本発明に従うブレードサーバーの実施例の側面図である。
【図２Ｂ】図２Ａのブレードサーバーのようなブレードサーバーの実施例に関する差分入力電圧対時間のプロットである。
【図２Ｃ】図２Ａのブレードサーバーのようなブレードサーバーの実施例に関する差分出力電圧対時間のプロットである。
【図３】インピーダンス整合端子の接地の実施例を表すバックプレーンの実施例の断面図である。
【図４Ａ】抵抗、コンデンサ及びインダクタの組み合わせを用いるインピーダンス整合端子の実施例の回路図である。
【図４Ｂ】抵抗、コンデンサ及びインダクタの組み合わせを用いるインピーダンス整合端子の実施例の回路図である。
【図４Ｃ】抵抗、コンデンサ及びインダクタの組み合わせを用いるインピーダンス整合端子の実施例の回路図である。
【図４Ｄ】抵抗、コンデンサ及びインダクタの組み合わせを用いるインピーダンス整合端子の実施例の回路図である。
【図４Ｅ】抵抗、コンデンサ及びインダクタの組み合わせを用いるインピーダンス整合端子の実施例の回路図である。
【図５Ａ】抵抗及びコンデンサを用いるインピーダンス整合端子の実施例の回路図である。
【図５Ｂ】抵抗及びコンデンサを用いるインピーダンス整合端子の実施例の回路図である。
【図６Ａ】抵抗及びインダクタを用いるインピーダンス整合端子の実施例の回路図である。
【図６Ｂ】抵抗及びインダクタを用いるインピーダンス整合端子の実施例の回路図である。
【図１Ａ】
2009520446.tif 000003
【図１Ｂ】
2009520446.tif 000004
【図１Ｃ】
2009520446.tif 000005
【図２Ａ】
2009520446.tif 000006
【図２Ｂ】
2009520446.tif 000007
【図２Ｃ】
2009520446.tif 000008
【図３】
2009520446.tif 000009
【図４Ａ】
2009520446.tif 000010
【図４Ｂ】
2009520446.tif 000011
【図４Ｃ】
2009520446.tif 000012
【図４Ｄ】
2009520446.tif 000013
【図４Ｅ】
2009520446.tif 000014
【図５Ａ】
2009520446.tif 000015
【図５Ｂ】
2009520446.tif 000016
【図６Ａ】
2009520446.tif 000017
【図６Ｂ】
2009520446.tif 000018
【国際調査報告】
2009520446.tif 000019
2009520446.tif 000020