(57)【要約】  本発明は、一次側が制御された電力変換器用のスイッチング制御回路を開示する。電圧波形検出器は、電圧フィードバック信号および放電時間信号を生成する。電流波形検出器は、一次側スイッチング電流を測定することにより、電流波形を生成する。積分器は、電流波形信号を放電時間で積分することにより、電流フィードバック信号を生成する。積分器の時定数は、スイッチング周波数と関連するので、電流フィードバック信号は、電力変換器の出力に比例する。ＰＷＭ回路は、電圧ループ・エラーアンプおよび電流ループ・エラーアンプの出力に応じてスイッチング信号のパルス幅を制御する。それによって、電力コンバータの出力電圧および最大出力電流は制御される。【選択図】図１
2009512404.tif 000002
【特許請求の範囲】
【請求項１】
一次側が制御された電力変換器用のスイッチング制御回路であって、
前記電力変換器の入力電圧が供給されるトランスを切り替えるスイッチングデバイスと、
前記電力変換器の出力電圧および最大出力電流を調整するよう前記スイッチングデバイスを制御するスイッチング信号と、
前記トランスおよび電流検知デバイスに結合され、前記スイッチング信号のオフタイムの間に前記トランスの電圧信号および放電時間をサンプリングして前記スイッチング信号のオンタイムの間に前記トランスの電流信号を測定することにより、電圧フィードバック信号および電流フィードバック信号を生成するコントローラと、を含み、
前記スイッチング信号は、前記電圧フィードバック信号および前記電流フィードバック信号に応じて生成される、スイッチング制御回路。
【請求項２】
前記コントローラは、
前記トランスに結合され、該トランスの補助巻線からの前記電圧信号をマルチサンプリングすることにより、前記電圧フィードバック信号および放電時間信号を生成する電圧波形検出器であって、前記放電時間信号は、前記トランスの放電時間を表す電圧波形検出器と、
前記電流検知デバイスに結合され、前記電流信号を測定することにより電流波形信号を生成する電流波形検出器であって、前記電流信号は、前記トランスの一次側スイッチング電流に応じて生成される電流波形検出器と、
前記電流波形信号を前記放電時間で積分することにより、前記電流フィードバック信号を生成する積分器と、
前記スイッチング信号のスイッチング周波数を決定する発振信号を生成するオシレータと、
前記電圧フィードバック信号と、前記電流フィードバック信号とをそれぞれ増幅する電圧ループ・エラーアンプ、および、電流ループ・エラーアンプと、
前記電圧ループ・エラーアンプの出力、および、前記電流ループ・エラーアンプの出力に応じて前記スイッチング信号を生成するＰＷＭ回路と、
を含む請求項１に記載のスイッチング制御回路。
【請求項３】
前記コントローラは、温度補償のために前記電圧波形検出器の入力に接続され、前記コントローラの温度に応じてプログラム可能な電流を生成するプログラム可能な電流源をさらに含む、請求項１に記載のスイッチング制御回路。
【請求項４】
前記コントローラは、
デジタルパターンコードを生成するパターンジェネレータと、
前記オシレータおよび前記パターンジェネレータに結合され、前記デジタルパターンコードに応じて前記スイッチング周波数を変調する第１のプログラム可能なコンデンサと、
前記積分器および前記パターンジェネレータに結合され、前記積分器の時定数と前記スイッチング周波数とを関連付ける第２のプログラム可能なコンデンサとを含み、
前記第１のプログラム可能なコンデンサおよび前記第２のプログラム可能なコンデンサの容量は、前記デジタルパターンコードにより制御される、請求項１に記載のスイッチング制御回路。
【請求項５】
前記積分器の時定数は、前記スイッチング信号のスイッチング周期と関連する、請求項２に記載のスイッチング制御回路。
【請求項６】
前記電圧波形検出器は、
サンプルパルス信号を生成するサンプルパルスジェネレータと、
閾値電圧であって、該閾値電圧が前記電圧信号に追加されることによりレベルシフト信号が生成される閾値電圧と、
第１のコンデンサおよび第２のコンデンサと、
第１のサンプル信号および第２のサンプル信号を生成する第１の信号発生器であって、前記第１のサンプル信号および前記第２のサンプル信号は、前記電圧信号を交互にサンプリングするよう用いられ、第１の保持電圧および第２の保持電圧は、前記第１のコンデンサおよび前記第２のコンデンサ全体でそれぞれ保持され、前記第１のサンプル信号および前記第２のサンプル信号は、前記放電時間信号のイネーブル期間中に前記サンプルパルス信号に応じて交互に生成され、前記放電時間信号の始まりに遅延時間が挿入され、前記第１のサンプル信号および前記第２のサンプル信号は、前記遅延時間の期間中はディセーブルにされる、第１の信号発生器と、
前記第１の保持電圧および前記第２の保持電圧のうち高いほうの電圧からホールド信号を生成するバッファアンプと、
前記ホールド信号をサンプリングすることにより前記電圧フィードバック信号を生成する第１の出力コンデンサと、
前記放電時間信号を生成する第２の信号発生器であって、前記放電時間信号は、前記スイッチング信号がディセーブルにされるとイネーブルにされ、前記遅延時間後、前記レベルシフト信号が前記電圧フィードバック信号より低くなると即座に、前記放電時間信号がディセーブルにされてよく、前記スイッチング信号がイネーブルである間は、前記放電時間信号はディセーブルであり得る第２の信号発生器と、
を含む請求項２に記載のスイッチング制御回路。
【請求項７】
前記電圧波形検出器が前記電圧信号をマルチサンプリングすることにより、前記電圧フィードバック信号を生じる終期電圧が生成され、前記終期電圧は、前記トランスの二次側スイッチング電流がゼロに降下する直前にサンプリングされて測定される、請求項２に記載のスイッチング制御回路。
【請求項８】
前記パターン発生器は、
クロック信号を生成するクロックジェネレータと、
前記クロック信号に応じて前記デジタルパターンを生成する線形シフトレジスタと、
を含む、請求項４に記載のスイッチング制御回路。
【請求項９】
前記オシレータは、
オシレータ充電電流およびオシレータ放電電流を生成する第１のＶ／Ｉ変換器であって、発振オペアンプ、発振抵抗器、および、発振トランジスタを含む第１のＶ／Ｉ変換器と、
前記第１のプログラム可能なコンデンサと並列に接続された発振コンデンサと、
第１の端子および第２の端子を有する第１の発振スイッチであって、前記第１の端子には前記オシレータ充電電流が供給され、前記第２の端子は、前記発振コンデンサに接続される第１の発振スイッチと、
第１の端子および第２の端子を有する第２の発振スイッチであって、前記第１の端子は、前記発振コンデンサに接続され、前記第２の端子は、前記オシレータ放電電流により駆動される第２の発振スイッチと、
前記発振コンデンサに接続されるプラス入力を有し、前記発振信号を生成する発振コンパレータと、
第１の端子および第２の端子を有する第３の発振スイッチであって、前記第１の端子には高閾値電圧が供給され、前記第２の端子は、前記発振コンパレータのマイナス入力に接続される第３の発振スイッチと、
第１の端子および第２の端子を有する第４の発振スイッチであって、前記第１の端子には低閾値電圧が供給され、前記第２の端子は、前記発振コンパレータの前記マイナス入力に接続される第４の発振スイッチと、
前記発振コンパレータの出力に接続される入力を有し、逆発振信号を生成する発振インバータであって、前記発振信号は、前記第２の発振スイッチおよび前記第４の発振スイッチをオン／オフにし、前記逆発振信号は、前記第１の発振スイッチおよび前記第３の発振スイッチをオン／オフにする発振インバータと、
を含む請求項２に記載のスイッチング制御回路。
【請求項１０】
前記発振コンデンサは、前記第１のプログラム可能なコンデンサに並列に接続され、前記第１のプログラム可能なコンデンサは、発振スイッチングコンデンサを含み、前記発振スイッチングコンデンサは、前記デジタルパターンコードによりオン／オフにされる、請求項９に記載のスイッチング制御回路。
【請求項１１】
前記電流波形検出器は、
前記電流信号のピーク値を測定することにより、ピーク電流信号を生成するピーク検出器と、
前記ピーク電流信号を保持する第３のコンデンサと、
前記電流波形信号を生成する第２の出力コンデンサと、
前記ピーク電流信号を前記第２の出力コンデンサに導き、前記発振信号によりオン／オフにされるスイッチと、
を含む、請求項２に記載のスイッチング制御回路。
【請求項１２】
前記積分器は、
タイミングオペアンプ、タイミング抵抗器、および、タイミングトランジスタにより形成され、前記電流波形信号に応じてプログラム可能な充電電流を生成する第２のＶ／Ｉコンバータと、
第２のプログラム可能なコンデンサに並列に接続され、積分信号を生成するタイミングコンデンサと、
第１の端子および第２の端子を有する第１のスイッチであって、前記第１の端子には前記プログラム可能な充電電流が供給され、前記第２の端子は、前記タイミングコンデンサに接続され、前記放電時間信号によってオン／オフにされる第１のスイッチと、
前記タイミングコンデンサと並列に接続され、該タイミングコンデンサを放電する第２のスイッチと、
前記電流フィードバック信号を生成する第３の出力コンデンサと、
前記積分信号を前記第３の出力コンデンサに導き、前記発振信号によりオン／オフにされる第３のスイッチと、
を含む、請求項２に記載のスイッチング制御回路。
【請求項１３】
前記スイッチング信号は、イネーブルにされると即座に最小オンタイムを有し、前記電圧信号をマルチサンプリングする前記放電時間の最小値をさらに確実にする、請求項１に記載のスイッチング制御回路。
【請求項１４】
一次側が制御された電力変換器用のスイッチング制御回路であって、
前記電力変換器の入力電圧が供給されるトランスを切り替えるスイッチングデバイスと、
前記電力変換器の出力電圧を調整するよう前記スイッチングデバイスを制御するスイッチング信号と、
前記トランスに結合され、前記スイッチング信号のオフタイムの間に前記トランスの電圧信号および放電時間をマルチサンプリングすることにより、電圧フィードバック信号を生成するコントローラと、を含み、
前記スイッチング信号は、前記電圧フィードバック信号に応じて生成される、スイッチング制御回路。
【請求項１５】
前記コントローラは、
前記トランスに結合され、該トランスの補助巻線からの前記電圧信号をマルチサンプリングすることにより、前記電圧フィードバック信号および放電時間信号を生成する電圧波形検出器であって、前記放電時間信号は、前記トランスの前記放電時間を表す電圧波形検出器と、
前記スイッチング信号のスイッチング周波数を決定する発振信号を生成するオシレータと、
前記電圧フィードバック信号を増幅する電圧ループ・エラーアンプと、
電流フィードバック信号を増幅する電流ループ・エラーアンプと、
前記電圧ループ・エラーアンプの出力、および、前記電流ループ・エラーアンプの出力に応じて前記スイッチング信号を生成するＰＷＭ回路と、
を含む、請求項１４に記載のスイッチング制御回路。
【請求項１６】
前記コントローラは、温度補償のために前記電圧波形検出器の入力に接続され、前記コントローラの温度に応じてプログラム可能な電流を生成するプログラム可能な電流源をさらに含む、請求項１４に記載のスイッチング制御回路。
【請求項１７】
前記コントローラは、
デジタルパターンコードを生成するパターンジェネレータと、
前記オシレータおよび前記パターンジェネレータに結合され、前記デジタルパターンコードに応じて前記スイッチング周波数を変調する第１のプログラム可能なコンデンサと、
前記積分器および前記パターンジェネレータに結合され、前記積分器の時定数と前記スイッチング周波数とを関連付ける第２のプログラム可能なコンデンサと、をさらに含み、
前記第１のプログラム可能なコンデンサおよび前記第２のプログラム可能なコンデンサの容量は、前記デジタルパターンコードにより制御される、請求項１４に記載のスイッチング制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換器用制御回路に関し、より詳しくは、電力変換器のモードを切り替える制御回路に関する。
【背景技術】
【０００２】
調整された電圧および電流を供給すべく、さまざまな電力変換器が広く用いられている。オフラインの電力変換器は、安全のために一次側と二次側との間にガルバニック絶縁を設ける必要がある。電力変換器の一次側に制御回路が設けられている場合、光カプラおよび二次側レギュレータは、出力電圧および出力電流を調整することを要求される。本発明の目的は、光カプラおよび二次側レギュレータを用いずに、電力変換器の一次側の出力電圧および出力電流を制御するスイッチング制御回路を提供することである。さらに、スイッチング信号のスイッチング周波数を向上させ、ＥＭＩ（電磁波妨害）を減少させる周波数ホッピングが開発されている。したがって、効果的に電力変換器を小型化し、コストを下げることができる。
【発明の開示】
【課題を解決するための手段】
【０００３】
一次側が制御された電力変換器用のスイッチング回路は、トランスを切り替えるスイッチングデバイスを備える。スイッチング信号は、電力変換器の出力電圧および最大出力電流を調整するスイッチングデバイスを駆動する。コントローラは、トランス、および、電流検知デバイスに結合され、スイッチング信号のオフタイムの間にトランスの電圧信号と放電時間とをサンプリングし、スイッチング信号のオンタイムの間のトランスの電流信号を測定することにより、電圧フィードバック信号と電流フィードバック信号とを生成する。スイッチング信号は、電圧フィードバック信号および電流フィードバック信号に応じて生成される。
【０００４】
コントローラは、電圧信号をマルチサンプリングし、電圧フィードバック信号および放電時間信号を生成する電圧波形検出器をさらに備える。電圧波形検出器は、分圧器の抵抗器を介しトランスの補助巻線に接続される。放電時間信号は、トランスの放電時間を表すと共に、二次側スイッチング電流の放電時間を表す。電流波形検出器は、電流信号を測定することにより、電流波形信号を生成する。オシレータは、スイッチング信号のスイッチング周波数を決定するための発振信号を生成する。積分器は、電流波形信号を放電時間で積分することにより、電流フィードバック信号を生成する。
【０００５】
第１のオペアンプおよび第１の基準電圧により形成される電圧ループ・エラーアンプは、電圧フィードバック信号を増幅して出力電圧制御のループゲインをもたらす。第２のオペアンプおよび第２の基準電圧により形成される電流ループ・エラーアンプは、フィードバック信号を増幅して出力電流制御のループゲインをもたらす。第１のコンパレータおよび第２のコンパレータを結合するＰＷＭ回路は、電圧ループ・エラーアンプの出力と、電流ループ・エラーアンプの出力とに応じてスイッチング信号のパルス幅を制御する。
【０００６】
温度補償のために、電圧波形検出器の入力にプログラム可能な電流源が接続される。プログラム可能な電流源は、コントローラの温度に応じ、電力変換器の温度偏差を補償するプログラム可能な電流を生成する。
【０００７】
パターンジェネレータは、デジタルパターンコードを生成する。第１のプログラム可能なコンデンサは、オシレータおよびパターンジェネレータに結合され、デジタルパターンコードに応じてスイッチング周波数を変調する。スイッチング周波数のスペクトルが拡大し、それによって、電力変換器のＥＭＩは減少する。第２のプログラム可能なコンデンサは、積分器およびパターンジェネレータに結合され、積分器の時定数とスイッチング信号のスイッチング周波数とを関連付ける。したがって、電流フィードバック信号は、電力変換器の出力電流に比例する。第１のプログラム可能なコンデンサおよび第２のプログラム可能なコンデンサの容量は、デジタルパターンにより制御される。
【０００８】
上記概要および以下の詳細な説明はどちらも例示にすぎず、本発明のさらなる説明は、請求項の範囲として提供されることを意図するものと理解されたい。また、さらなる目的および利点は、以下の説明および図面を考慮することにより明らかになるであろう。
【図面の簡単な説明】
【０００９】
添付の図面は、本発明のさらなる理解をもたらし、本明細書に組み込まれてその一部となる。図面は、本発明の複数の実施形態を示し、記載内容と共に本発明の原理を説明する役割を果たす。
【００１０】
【図１】スイッチング制御回路を有する電力変換器の概略図である。
【００１１】
【図２】電力変換器およびスイッチング制御回路のキー波形を示す。
【００１２】
【図３】本発明におけるコントローラの一実施形態を示す。
【００１３】
【図４】本発明における電圧波形検出器の一実施形態を示す。
【００１４】
【図５】本発明におけるオシレータの一実施形態を示す。
【００１５】
【図６】本発明における電流波形検出器の一実施形態を示す。
【００１６】
【図７】本発明における積分器の一実施形態を示す。
【００１７】
【図８】本発明におけるＰＷＭ回路の一実施形態を示す。
【００１８】
【図９】本発明における加算器の一実施形態を示す。
【００１９】
【図１０】本発明におけるパターン発生器の一実施形態を示す。
【００２０】
【図１１】本発明におけるプログラム可能なコンデンサの一実施形態を示す。
【発明を実施するための最良の形態】
【００２１】
図１は、電力変換器を示す。電力変換器は、補助巻線ＮＡ、一次巻線ＮＰ、および、二次巻線ＮＳを有するトランス１０を含む。一次巻線ＮＰには、電力変換器の入力電圧ＶＩＮが供給される。電力変換器の出力電圧ＶＯおよび出力電流ＩＯを調整すべく、コントローラ７０は、トランジスタ２０などのスイッチングデバイスを制御してトランス１０を切り替えるスイッチング信号ＶＰＷＭを生成する。電流検知抵抗器３０は、電流検知デバイスとして機能する。
【００２２】
図２は、図１に示す電力変換器のさまざまな信号波形を示す。スイッチング信ＶＰＷＭが論理"Ｈ"になると、それに従い一次側スイッチング電流ＩＰが生成される。一次側スイッチング電流ＩＰのピーク値ＩＰ１は、以下により得られる。
【数１】
2009512404.tif 000003
ＬＰは、トランス１０の一次巻線ＮＰのインダクタンスであり、ＴＯＮは、スイッチング信号ＶＰＷＭのオン期間である。
【００２３】
スイッチング信号ＶＰＷＭが一旦論理"Ｌ"になると、トランス１０に蓄積されたエネルギーは、整流器４０を介し、トランス１０の二次側および電力変換器の出力へと供給される。それに従い、二次側スイッチング電流ＩＳが生成される。二次側スイッチング電流ＩＳのピーク値ＩＳ１は、以下により表され得る。
【数２】
2009512404.tif 000004
ＶＯは、電力変換器の出力電圧であり、ＶＦは、整流器４０の順電圧降下であり、ＬＳは、トランス１０の二次巻線ＮＳのインダクタンスであり、ＴＤＳは、二次側スイッチング電流ＩＳの放電時間を表す。
【００２４】
一方、電圧信号ＶＡＵＸがトランス１０の補助巻線ＮＡにおいて生成される。電圧信号ＶＡＵＸの電圧レベルＶＡＵＸ１は、以下のように表される。
【数３】
2009512404.tif 000005
ＴＮＡおよびＴＮＳは、トランス１０の補助巻線ＮＡおよび二次巻線ＮＳの巻数をそれぞれ示す。
【００２５】
二次側スイッチング電流ＩＳがゼロまで降下すると電圧信号ＶＡＵＸが低下し始める。このことは、トランス１０のエネルギーがこの瞬間に完全に放出されたことを示す。したがって、図２に示すように、方程式（２）における放電時間ＴＤＳは、スイッチング信号ＶＰＷＭの立下りエッジから電圧信号ＶＡＵＸが下がり始めるポイントまでの間に測定されることができる。二次側スイッチング電流ＩＳは、一次側スイッチング電流ＩＰおよびトランス１０の巻数により決定される。二次側スイッチング電流ＩＳは、以下により得られる。
【数４】
2009512404.tif 000006
ＴＮＰは、トランス１０の一次巻線ＮＰの巻数である。
【００２６】
コントローラ７０は、供給端子ＶＣＣおよび電力を受けるグラウンド端子ＧＮＤを含む。抵抗器５０と抵抗器５１とは直列に接続され、トランス１０の補助巻線ＮＡとグラウンド基準レベルとの間に接続される分圧器を形成する。コントローラ７０の検出端子ＤＥＴは、抵抗器５０と抵抗器５１とのジョイントに接続される。検出端子ＤＥＴで生成される電圧ＶＤＥＴは、以下により得られる。
【数５】
2009512404.tif 000007
Ｒ５０およびＲ５１は、抵抗器５０および５１のそれぞれの抵抗である。
【００２７】
電圧信号ＶＡＵＸは、コントローラ７０に電力を供給すべく、整流器６０を介しコンデンサ６５をさらに充電する。電流検知抵抗器３０は、トランジスタ２０のソースとグラウンド基準レベルとの間に接続されることにより、一次側スイッチング電流ＩＰを電流信号ＶＣＳに変換する。コントローラ７０の検知端子ＣＳは、電流検知抵抗器３０に接続されて電流信号ＶＣＳを検出する。
【００２８】
コントローラ７０の出力端子ＯＵＴは、トランス１０を切り替えるスイッチング信号ＶＰＷＭを生成する。コントローラ７０の電圧補償端子ＣＯＭＶには電圧ループ周波数を補償するための補償ネットワークが接続される。補償ネットワークは、コンデンサ３１のような、グラウンド基準レベルに接続されるコンデンサであり得る。コントローラ７０の電流補償端子ＣＯＭＩには、電流ループ周波数を補償するための他の補償ネットワークが接続される。補償ネットワークは、コンデンサ３２のような、グラウンド基準レベルに接続されるコンデンサであってもよい。
【００２９】
図３は、コントローラ７０の一実施形態を示す。電圧波形検出器１００は、電圧ＶＤＥＴをマルチサンプリングすることにより、電圧フィードバック信号ＶＶと放電時間信号ＳＤＳとを生成する。放電時間信号ＳＤＳは、二次側スイッチング電流ＩＳの放電時間ＴＤＳを表す。電流波形検出器３００は、電流信号ＶＣＳを測定することにより、電流波形信号ＶＷを生成する。オシレータ２００は、スイッチング信号ＶＰＷＭのスイッチング周波数を決定するための発振信号ＰＬＳを生成する。積分器４００は、電流波形信号Ｖｗを放電時間ＴＤＳで積分することにより、電流フィードバック信号ＶＩを生成する。オペアンプ７１および基準電圧ＶＲＥＦ１により、電圧フィードバック信号ＶＶを増幅して出力電圧制御のループゲインをもたらす電圧ループ・エラーアンプが形成される。オペアンプ７２および基準電圧ＶＲＥＦ２により、電流フィードバック信号ＶＩを増幅して出力電流制御のループゲインをもたらす電流ループ・エラーアンプが形成される。
【００３０】
スイッチング回路５００は、コンパレータ７３および７５を結合し、電圧ループエラー・アンプおよび電流ループエラー・アンプの出力に応じてスイッチング信号ＶＰＷＭのパルス幅を制御する。オペアンプ７１および７２は相互コンダクタンス出力を有する。オペアンプ７１の出力は、電圧補償端子ＣＯＭＶおよびコンパレータ７３のプラス入力に接続される。オペアンプ７２の出力は、電流補償端子ＣＯＭＩ、および、コンパレータ７５のプラス入力に接続される。コンパレータ７３のマイナス入力は、加算器６００の出力に接続される。コンパレータ７５のマイナス入力には、オシレータ２００から生じたランプ信号ＲＰＭが供給される。
【００３１】
加算器６００は、電流信号ＶＣＳにランプ信号ＲＭＰを加えることにより、電圧ループのスロープ補償を提供するスロープ信号ＶＳＬＰを生成する。コンパレータ７４のプラス入力には、基準電圧ＶＲＥＦ３が供給される。コンパレータ７４のマイナス入力が測定端子ＣＳに接続されることにより、サイクルごとに電流を制限できるようになる。ＮＡＮＤゲート７９のこれらの入力は、コンパレータ７３、７４、および、７５の出力にそれぞれ接続される。ＮＡＮＤゲート７９の出力は、リセット信号ＲＳＴを生成する。リセット信号がＰＷＭ回路５００に印加されることにより、スイッチング信号ＶＰＷＭのデューティサイクルが制御される。
【００３２】
一次側スイッチング電流ＩＰの検出からスイッチング信号ＶＰＷＭのパルス幅変調までの間に形成される電流制御ループは、基準電圧ＶＲＥＦ２に応じて一次側スイッチング電流ＩＳの大きさを制御する。二次側スイッチング電流ＩＳと、一次側スイッチング電流ＩＰとは、方程式（４）に示すような比になっている。図２における信号波形によれば、電力変換器の出力電流ＩＯは、二次側スイッチング電流ＩＳの平均であり、以下の式で表される。
【数６】
2009512404.tif 000008
これによって、電力変換器の出力電流ＩＯは調整される。
【００３３】
電流波形検出器３００は、電流信号ＶＣＳを検出して電流波形信号ＶＷを生成する。積分器４００は、電流波形信号Ｖｗを放電時間ＴＤＳで積分することにより電流フィードバック信号ＶＩをさらに生成する。したがって、電流フィードバック信号ＶＩは、以下のようになる。
【数７】
2009512404.tif 000009
電流波形信号ＶＷは、以下のように表される。
【数８】
2009512404.tif 000010
Ｔ１は、積分器４００の時定数である。
方程式（６）乃至（８）から、電流フィードバック信号ＶＩは、以下のように書き換えられることがわかる。
【数９】
2009512404.tif 000011
電流フィードバック信号ＶＩは、電力変換器の出力電流ＩＯに比例することがわかる。電流フィードバック信号Ｖ１は、出力電流ＩＯの増大と共に増加する。電流フィードバック信号ＶＩの最大値は、電流制御ループの調整により基準電圧ＶＲＥＦ２の値に制限される。電流制御ループのフィードバック制御下では、最大出力電流ＩＯ（ｍａｘ）は、以下により得られる。
【数１０】
2009512404.tif 000012
Ｋは、ＴＩ／Ｔと等しい定数であり、ＧＡは、電流ループ・エラーアンプのゲインであり、ＧＳＷは、スイッチング回路のゲインである。
【００３４】
電流制御ループのループゲインが高い（ＧＡ×ＧＳＷ＞＞１）場合、最大出力電流ＩＯ（ｍａｘ）は、以下のように簡潔に定義される。
【数１１】
2009512404.tif 000013
これによって電力変換器の最大出力電流ＩＯ（ｍａｘ）は、基準電圧ＶＲＥＦ２に応じて定電流として調整される。
【００３５】
また、電圧信号ＶＡＵＸのサンプリングからスイッチング信号ＶＰＷＭのパルス幅変調までの間に形成される電圧制御ループは、基準電圧ＶＲＥＦ１に応じて電圧信号ＶＡＵＸの大きさを制御する。電圧信号ＶＡＵＸは、方程式（３）に示すような出力電圧ＶＯの比率である。電圧信号ＶＡＵＸは、方程式（５）に示すような電圧ＶＤＥＴまでさらに減衰される。電圧波形検出器１００は、電圧ＶＤＥＴをマルチサンプリングすることにより電圧フィードバック信号ＶＶを生成する。電圧フィードバック信号ＶＶの値は、電圧制御ループの調整により、基準電圧ＶＲＥＦ１の値に応じて制御される。電圧ループ・エラーアンプおよびスイッチング回路は、電圧制御ループのループゲインを提供する。これによって、出力電圧Ｖｏは、以下のように簡潔に定義される。
【数１２】
2009512404.tif 000014
電圧信号ＶＡＵＸは、電圧波形検出器１００によりマルチサンプリングされる。電圧は、二次側スイッチング電流ＩＳがゼロに降下する直前にサンプリングされて測定される。したがって、二次側スイッチング電流ＩＳの変化は、整流器４０の順電圧降下ＶＦの値には影響しない。しかしながら、温度が変化すると整流器４０の電圧降下ＶＦは変化する。プログラム可能な電流源８０は、温度補償のために電圧波形検出器１００の入力に接続される。プログラム可能な電流源８０は、コントローラ７０の温度に応じてプログラム可能な電流ＩＴを生成する。プログラム可能な電流ＩＴは、抵抗器５０と抵抗器５１とを結合させて整流器４０の順電圧降下ＶＦの温度変化を補償する電圧ＶＴを生成する。
【数１３】
2009512404.tif 000015
方程式（１２）および（１３）を参照すると、抵抗器Ｒ５０およびＲ５１の比率が出力電圧ＶＯを決定することがわかる。抵抗器Ｒ５０およびＲ５１の抵抗は、整流器４０の電圧降下ＶＦを補償する温度係数を決定する。プログラム可能な電流源８０に基づき、方程式（１２）は、以下のように書き換えられる。
【数１４】
2009512404.tif 000016
【００３６】
さらに、電力変換器のＥＭＩを減少させる周波数ホッピングを生成すべく、パターンジェネレータ９００は、デジタルパターンコードＰＮ・・Ｐ１を生成する。第１のプログラム可能なコンデンサ９１０は、オシレータ２００およびパターンジェネレータ９００に結合され、デジタルパターンコードＰＮ・・Ｐ１に応じてスイッチング信号ＶＰＷＭのスイッチング周波数を調整する。第２のプログラム可能なコンデンサ９３０は、積分器４００およびパターンジェネレータ９００に結合され、積分器４００の時定数ＴＩとスイッチング周波数とを関連付ける。第１のプログラム可能なコンデンサ９１０および第２のプログラム可能なコンデンサ９３０の容量は、デジタルパターンコードＰＮ・・Ｐ１により制御される。
【００３７】
図１０は、本発明におけるパターンジェネレータ９００の一実施形態を示す。クロックジェネレータ９５１は、クロック信号ＣＫを生成する。複数のレジスタ９７１、９７２・・９７５、および、ＸＯＲゲート９５２により、クロック信号ＣＫに応じて線形コードを生成する線形シフトレジスタが形成される。ＸＯＲゲート９５２の入力は、線形シフトレジスタの多項式を決定し、線形シフトレジスタの出力を決定する。デジタルパターンコードＰＮ・・Ｐ１は、線形コードの一部から得られ、アプリケーションを最適化する。
【００３８】
図４は、本発明における電圧波形検出器１００の一実施形態を示す。サンプルパルス発生器１９０は、マルチサンプリング用のサンプルパルス信号を生成する。閾値電圧１５６が電圧信号ＶＡＵＸに加えられることにより、レベルシフト信号が生成される。第１の信号発生器は、Ｄフリップフロップ１７１、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２を生成する２つのＡＮＤゲート１６５および１６６を含む。第２の信号発生器は、Ｄフリップフロップ１７０、ＮＡＮＤゲート１６３、ＡＮＤゲート１６４、および、コンパレータ１５５を含み、放電時間信号ＳＤＳを生成する。時間遅延回路は、インバータ１６２、電流源１８０、トランジスタ１８１、および、コンデンサ１８２を含み、スイッチング信号ＶＰＷＭがディセーブルにされたときに遅延時間Ｔｄを生成する。インバータ１６１の入力にはスイッチング信号ＶＰＷＭが供給される。インバータ１６１の出力は、インバータ１６２の入力、ＡＮＤゲート１６４の第１の入力、および、Ｄフリップフロップ１７０のクロック入力に接続される。インバータ１６２の出力は、トランジスタ１８１をオン／オフにする。コンデンサ１８２は、トランジスタ１８１と並列に接続される。コンデンサ１８２を充電するために電流源１８０が印加される。したがって、電流源１８０の電流、および、コンデンサ１８２の容量は、時間遅延回路の遅延時間Ｔｄを決定する。コンデンサ１８２は、時間遅延回路の出力である。Ｄフリップフロップ１７０のＤ入力は、供給電圧ＶＣＣにより引き上げられる。Ｄフリップフロップ１７０の出力は、ＡＮＤゲート１６４の第２の入力に接続される。ＡＮＤゲート１６４は、放電時間信号ＳＤＳを出力する。これによって、放電時間信号ＳＤＳは、スイッチング信号ＶＰＷＭがディセーブルにされたときにイネーブルになる。ＮＡＮＤゲート１６３の出力は、Ｄフリップフロップ１７０のリセット入力に接続される。ＮＡＮＤゲート１６３の入力は、時間遅延回路の出力と、コンパレータ１５５の出力とに接続される。コンパレータ１５５のマイナス入力には、レベルシフト信号が供給される。コンパレータ１５５のプラス入力には、電圧フィードバック信号ＶＶが供給される。したがって、遅延時間Ｔｄ後、放電時間信号ＳＤＳは、レベルシフト信号が電圧フィードバック信号ＶＶより低くなると即座にディセーブルにされ得る。また、放電時間信号ＳＤＳは、スイッチング信号ＶＰＷＭがイネーブルである間はディセーブルであり得る。
【００３９】
サンプルパルス信号は、Ｄフリップフロップ１７１のクロック入力と、ＡＮＤゲート１６５および１６６の第３の入力とに印加される。Ｄフリップフロップ１７１のＤ入力と逆出力とが接続されることにより、二分周カウンタが形成される。Ｄフリップフロップ１７１の出力および逆出力は、ＡＮＤゲート１６５および１６６の第２の入力にそれぞれ接続される。ＡＮＤゲート１６５および１６６の第１の入力の両方に、放電時間信号ＳＤＳが供給される。ＡＮＤゲート１６５および１６６の第４の入力は、時間遅延回路の出力に接続される。したがって、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２がサンプルパルス信号に応じて生成される。また、放電時間信号ＳＤＳのイネーブル期間中に第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２が交互に生成される。しかしながら、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２を阻止すべく、放電時間信号ＳＤＳの始めに遅延時間Ｔｄが挿入される。これによって、遅延時間Ｔｄの期間中、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、ディセーブルにされる。
【００４０】
第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、検出端子ＤＥＴおよび分圧器を介し電圧信号ＶＡＵＸを交互にサンプリングするために用いられる。第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、コンデンサ１１０およびコンデンサ１１１全体での第１の保持電圧および第２の保持電圧を得るようスイッチ１２１およびスイッチ１２２をそれぞれ制御する。スイッチ１２３は、コンデンサ１１０と並列に接続されることによりコンデンサ１１０を放電する。スイッチ１２４は、コンデンサ１１１と並列に接続されることによりコンデンサ１１１を放電する。バッファアンプは、オペアンプ１５０および１５１、ダイオード１３０および１３１、電流源１３５を含み、保持電圧を生成する。オペアンプ１５０および１５１のプラス入力は、コンデンサ１１０およびコンデンサ１１１にそれぞれ接続される。オペアンプ１５０および１５１のマイナス入力は、バッファアンプの出力に接続される。ダイオード１３０は、オペアンプ１５０の出力とバッファアンプの出力との間に接続される。ダイオード１３１は、オペアンプ１５１の出力とバッファアンプの出力との間に接続される。これによって、第１の保持電圧および第２の保持電圧のうちの高いほうが保持電圧となる。電流源１３５は、終端のために用いられる。スイッチ１２５は、電圧フィードバック信号ＶＶを生成するためにコンデンサ１１５に保持電圧を周期的に導く。スイッチ１２５は、発振信ＰＬＳによりオン／オフにされる。第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２は、電圧信号ＶＡＵＸのスパイク干渉を除去する遅延時間Ｔｄの後に第１の保持電圧および第２の保持電圧を生成し始める。電圧信号ＶＡＵＸのスパイクは、スイッチング信号ＶＰＷＭがディセーブルになり、トランジスタ２０がオフになると生成される。
【００４１】
二次側スイッチング電流ＩＳがゼロまで降下すると、電圧信号ＶＡＵＸが減少し始め、これがコンパレータ１５５によって検出されると放電時間信号ＳＤＳはディセーブルにされる。したがって、放電時間信号ＳＤＳのパルス幅は、二次側スイッチング電流ＩＳの放電時間ＴＤＳと関連する。一方、放電時間信号ＳＤＳがディセーブルになると、第１のサンプル信号ＶＳＰ１および第２のサンプル信号ＶＳＰ２がディセーブルになり、マルチサンプリングは停止する。その時、バッファアンプの出力で生成された保持電圧は、終期電圧を示す。したがって、終期電圧は、二次側スイッチング電流ＩＳがゼロに降下する直前にサンプリングされる電圧信号ＶＡＵＸと関連する。第１の保持電圧および第２の保持電圧のうちの高いほうの電圧が保持電圧となり、電圧信号ＶＡＵＸが減少し始めたときにサンプリングされた電圧は無視してよい。
【００４２】
図５は、本発明におけるオシレータ２００の一実施形態を示す。第１のＶ／Ｉコンバータは、オペアンプ２０１、抵抗器２１０、および、トランジスタ２５０により形成される。第１のＶ／Ｉコンバータは、基準電圧ＶＲＥＦに応じて基準電流Ｉ２５０を生成する。２５１、２５２、２５３、２５４、２５５などの複数のトランジスタは、基準電流Ｉ２５０に応じて、オシレータ充電電流Ｉ２５３、および、オシレータ放電電流Ｉ２５５を生成する電流ミラーを形成する。トランジスタ２５３のドレインは、オシレータ充電電流Ｉ２５３を生成する。トランジスタ２５５のドレインは、オシレータ放電電流Ｉ２５５を生成する。スイッチ２３０は、トランジスタ２５３のドレインとコンデンサ２１５との間に接続される。スイッチ２３１は、トランジスタ２５５のドレインと、コンデンサ２１５との間に接続される。ランプ信号ＲＭＰは、コンデンサ２１５の全域で得られる。コンパレータ２０５は、コンデンサ２１５に接続されるプラス入力を有する。コンパレータ２０５は、発振信号ＰＬＳを出力する。パルス信号ＰＬＳは、スイッチング周波数を決定する。スイッチ２３２の第１の端子には、高閾値電圧ＶＨが供給される。スイッチ２３３の第１の端子には、低閾値電圧ＶＬが供給される。スイッチ２３２の第２の端子、および、スイッチ２３３の第２の端子は、どちらもコンパレータ２０５のマイナス入力に接続される。インバータ２６０の入力は、コンパレータ２０５の出力に接続され、逆発振信号／ＰＬＳを生成する。発振信号ＰＬＳは、スイッチ２３１およびスイッチ２３３をオン／オフにする。逆発振信号／ＰＬＳは、スイッチ２３０およびスイッチ２３２をオン／オフにする。図３に示すような第１のプログラム可能なコンデンサ９１０は、コンデンサ２１５と並列に接続され、デジタルパターンコードＰＮ・・Ｐ１に応じてスイッチング周波数を変調する。抵抗器２１０の抵抗Ｒ２１０、コンデンサ２１５の容量Ｃ２１５、および、第１のプログラム可能なコンデンサ９１０の容量Ｃ９１０は、スイッチング周波数のスイッチング周期Ｔを決定する。スイッチング周期は、以下により得られる。
【数１５】
2009512404.tif 000017
但し、ＶＯＳＣ＝ＶＨ−ＶＬである。
第１のプログラム可能なコンデンサ９１０の容量Ｃ９１０は、デジタルパターンコードＰＮ・・Ｐ１の変化に応じて変化する。
【００４３】
図６は、本発明における電流波形検出器３００の一実施形態を示す。ピーク検出器は、コンパレータ３１０、電流源３２０、スイッチ３３０、３４０、および、コンデンサ３６１を含む。電流信号ＶＣＳのピーク値がサンプリングされることにより、ピーク電流信号が生成される。コンパレータ３１０のプラス入力には、電流信号ＶＣＳが供給される。コンパレータ３１０のマイナス入力は、コンデンサ３６１に接続される。スイッチ３３０は、電流源３２０とコンデンサ３６１との間に接続される。コンパレータ３１０の出力は、スイッチ３３０をオン／オフにする。スイッチ３４０は、コンデンサ３６１と並列に接続されてコンデンサ３６１を放電する。スイッチ３５０はコンデンサ３６２に周期的にピーク電流信号を導くことにより、電流波形信号ＶＷを生成する。スイッチ３５０は、発振信号ＰＬＳによりオン／オフにされる。
【００４４】
図７は、本発明に従う積分器４００の一実施形態を示す。第２のＶ／Ｉコンバータは、オペアンプ４１０、抵抗器４５０、および、トランジスタ４２０、４２１、および４２２を含む。オペアンプ４１０のプラス入力には電流波形信号ＶＷが供給される。オペアンプ４１０のマイナス入力は、抵抗器４５０に接続される。オペアンプ４１０の出力は、トランジスタ４２０のゲートを駆動する。トランジスタ４２０のソースは、抵抗器４５０に結合される。第２のＶ／Ｉコンバータは、電流波形信号ＶＷに応じてトランジスタ４２０のドレインを介し電流Ｉ４２０を生成する。トランジスタ４２１および４２２は、２：１の比率で電流ミラーを形成する。電流ミラーが電流Ｉ４２０により駆動されることにより、トランジスタ４２２のドレインを介しプログラム可能な充電電流ＩＰＲＧが生成される。プログラム可能な充電電流ＩＰＲＧは、以下により表される。
【数１６】
2009512404.tif 000018
Ｒ４５０は、抵抗器４５０の抵抗である。
【００４５】
コンデンサ４７１は、積分信号を生成すべく用いられる。スイッチ４６０は、トランジスタ４２２のドレインとコンデンサ４７１との間に接続される。スイッチ４６０は、放電時間信号ＳＤＳによりオン／オフにされる。スイッチ４６２は、コンデンサ４７１と並列に接続されてコンデンサ４７１を放電する。図３に示すようなプログラム可能なコンデンサ９３０は、積分器４００のＣＸ端子でコンデンサ４７１と並列に接続されることにより、積分器４００の時定数Ｔ１とスイッチング周波数とを関連付ける。第２のプログラム可能なコンデンサ９３０の容量Ｃ９３０は、デジタルパターンコードＰＮ・・Ｐ１の変化に応じる。スイッチ４６１は、コンデンサ４７２に積分信号を周期的に導くことにより、電流フィードバック信号ＶＩを生成する。発振信号ＰＬＳは、スイッチ４６１をオン／オフにする。これによって、電流フィードバック信号ＶＩは、コンデンサ４７２全域で得られるようになる。
【数１７】
2009512404.tif 000019
方程式（４）乃至（７）によれば、電流フィードバック信号ＶＩは、電力変換器の二次側スイッチング電流ＩＳおよび出力電流ＩＯに関連する。したがって、方程式（９）は、以下のように書き換えられることができる。
【数１８】
2009512404.tif 000020
ｍは、以下により決定される定数である。
【数１９】
2009512404.tif 000021
抵抗器４５０の抵抗Ｒ４５０は、抵抗器２１０の抵抗Ｒ２１０と関連する。コンデンサ４７１の容量Ｃ４７１、および、コンデンサ９３０の容量Ｃ９３０は、コンデンサ２１５の容量Ｃ２１５、および、コンデンサ９１０の容量Ｃ９１０と関連する。したがって、電流フィードバック信号ＶＩは、電力変換器の出力電流ＩＯと比例する。
【００４６】
図８は、本発明おけるＰＷＭ回路５００の概略図である。ＰＷＭ回路５００は、ＮＡＮＤゲート５１１、Ｄフリップフロップ５１５、ＡＮＤゲート５１９、ブランキング回路５２０、および、インバータ５１２、５１８を含む。Ｄフリップフロップ５１５のＤ入力は、供給電圧ＶＣＣにより引き上げられる。発振信号ＰＬＳは、インバータ５１２の入力を駆動する。インバータ５１２の出力がＤフリップフロップ５１５のクロック入力に接続されることにより、スイッチング信号ＶＰＷＭはイネーブルになる。Ｄフリップフロップ５１５の出力は、ＡＮＤゲート５１９の第１の入力に接続される。ＡＮＤゲート５１９の第２の入力は、インバータ５１２の出力に結合される。ＡＮＤゲート５１９は、スイッチング信号ＶＰＷＭを出力する。Ｄフリップフロップ５１５のリセット入力は、ＮＡＮＤゲート５１１の出力により駆動される。ＮＡＮＤゲート５１１の第１の入力にはスイッチング信号ＶＰＷＭをサイクルごとにディセーブルにするリセット信号ＲＳＴが供給される。ＮＡＮＤゲート５１１の第２の入力は、スイッチング信号ＶＰＷＭがイネーブルになると即座にスイッチング信号ＶＰＷＭの最小オンタイムを保証するブランキング回路５２０の出力に接続される。スイッチング信号ＶＰＷＭの最小オンタイムは、電圧波形検出器１００における電圧信号ＶＡＵＸをサンプリングするための正確なマルチサンプリングを確かなものにする放電時間ＴＤＳの最小値を保証する。放電時間ＴＤＳは、スイッチング信号ＶＰＷＭのオン期間に関連する。方程式（１）、（２）、（４）、および、方程式（２０）により得られる二次インダクタンスＬＳを参照すると、放電時間ＴＤＳは、方程式（２１）として以下のように表される。
【数２０】
2009512404.tif 000022
【数２１】
2009512404.tif 000023
ＴＯＮは、スイッチング信号ＶＰＷＭのオンタイムである。
【００４７】
ブランキング回路５２０の入力にはスイッチング信号ＶＰＷＭが供給される。スイッチング信号ＶＰＷＭがイネーブルにされると、ブランキング回路５２０は、Ｄフリップフロップ５１５のリセットを阻止するブランキング信号ＶＢＬＫを生成する。ブランキング回路５２０は、ＮＡＮＤゲート５２３、電流源５２５、コンデンサ５２７、トランジスタ５２６、および、インバータ５２１、５２２を含む。スイッチング信号ＶＰＷＭは、インバータ５２１の入力と、ＮＡＮＤゲート５２３の第１の入力とに供給される。コンデンサ５２７を充電すべく電流源５２５が印加される。コンデンサ５２７は、トランジスタ５２６のソース・ドレイン間に接続される。インバータ５２１の出力は、トランジスタ５２６をオン／オフにする。インバータ５２２の入力は、コンデンサ５２７に結合される。インバータ５２２の出力は、ＮＡＮＤゲート５２３の第２の入力に接続される。ＮＡＮＤゲート５２３の出力は、ブランキング信号ＶＢＬＫを生成する。電流源５２５の電流、および、コンデンサ５２７の容量は、ブランキング信号ＶＢＬＫのパルス幅を決定する。インバータ５１８の入力は、ＮＡＮＤゲート５２３の出力に接続される。インバータ５１８の出力は、スイッチ１２３、１２４、３４０、および、４６２をオン／オフにするクリア信号ＣＬＲを生成する。
【００４８】
図９は、本発明における加算器６００を示す概略図である。オペアンプ６１０、トランジスタ６２０、６２１、６２２、および、抵抗器６５０により、ランプ信号ＲＭＰに応じて電流Ｉ６２２を生成する第３のＶ／Ｉコンバータが形成される。オペアンプ６１１のプラス入力には電流信号ＶＣＳが供給される。オペアンプ６１１のマイナス入力と出力とが接続されることによりバッファとしてのオペアンプ６１１が構成される。トランジスタ６２２のドレインは、抵抗器６５１を介しオペアンプ６１１の出力に接続される。トランジスタ６２２のドレインでスロープ信号ＶＳＬＰが生成される。したがって、スロープ信号ＶＳＬＰは、ランプ信号ＲＭＰおよび電流信号ＶＣＳと関連する。
【００４９】
図１１は、第１のプログラム可能なコンデンサ９１０および第２のプログラム可能なコンデンサ９３０のようなプログラム可能なコンデンサの一実施形態を示す。プログラム可能なコンデンサは、並列に接続されるスイッチングキャパシタセットを含む。スイッチングキャパシタセットは、コンデンサＣ１、Ｃ２・・、ＣＮ、および、スイッチＳ１、Ｓ２・・、ＳＮにより形成される。スイッチＳ１とコンデンサＣ１が直列に接続され、スイッチＳ２とコンデンサＣ２とが直列に接続され、スイッチＳＮとコンデンサＣＮとが直列に接続される。デジタルパターンコードＰＮ・・Ｐ１は、スイッチＳ１、Ｓ２・・、ＳＮを制御し、それによってプログラム可能なコンデンサの容量が変化する。
【００５０】
本発明の範囲または趣旨から逸脱せずに、本発明の構造にさまざまな修正および変更がなされ得ることは、当業者にとり明らかであろう。上記に鑑み、添付の請求項およびそれらの均等物の範囲に納まる限り、本発明は、本発明のさまざまな修正および変更を含むことが意図される。
【図１】
2009512404.tif 000024
【図２】
2009512404.tif 000025
【図３】
2009512404.tif 000026
【図４】
2009512404.tif 000027
【図５】
2009512404.tif 000028
【図６】
2009512404.tif 000029
【図７】
2009512404.tif 000030
【図８】
2009512404.tif 000031
【図９】
2009512404.tif 000032
【図１０】
2009512404.tif 000033
【図１１】
2009512404.tif 000034
【国際調査報告】
2009512404.tif 000035
2009512404.tif 000036