(57)【要約】  ソース信号を出力するソースドライバ（２０）と、当該行のスイッチング素子をオンするためのゲート信号を出力するゲートドライバ（３０）と、ソース信号の極性に応じて定められた方向（ロー→ハイ又はハイ→ロー）へ電位が切り替わるＣＳ信号（ＣＳＯＵＴ）を出力するＣＳドライバ（４０）とを備え、ｎ行目のＣＳドライバ（ＣＳｎ）は、ｎ行目のゲートドライバ（Ｇｎ）から出力されるｎ行目のゲート信号（ＧＬｎ）に基づいて、ｎ行目のＣＳ信号（ＣＳＯＵＴ）を出力する。これにより、簡易な構成によりＣＣ駆動を行うことができる表示駆動回路を提供する。
2009084280.tif 000002
【特許請求の範囲】
【請求項１】
走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動回路において、
前記走査信号線を駆動する走査信号線駆動回路と、
映像信号に対応するデータ信号を出力するデータ信号線駆動回路と、
前記データ信号の極性に応じて定められた方向へ電位が切り替わる電位シフト信号を出力する容量結合配線駆動回路とを備え、
前記容量結合配線駆動回路は、前記走査信号線駆動回路から出力される当該行の出力信号に基づいて、当該行の電位シフト信号を出力することを特徴とする表示駆動回路。
【請求項２】
前記容量結合配線駆動回路は、前記走査信号線駆動回路から前記出力信号が出力されてから、少なくとも１水平走査期間経過した後に、前記電位シフト信号を出力することを特徴とする請求の範囲第１項に記載の表示駆動回路。
【請求項３】
前記容量結合配線駆動回路は、前記走査信号線駆動回路から前記出力信号が出力されてから、前記電位シフト信号を出力するまでの期間を、少なくとも１水平走査期間とするための転送回路を備えていることを特徴とする請求の範囲第２項に記載の表示駆動回路。
【請求項４】
前記容量結合配線駆動回路は、
前記走査信号線駆動回路から出力される前記出力信号の電位レベルの変化に応じた第１の信号を記憶するとともに前記転送回路に出力するメモリ回路と、
前記メモリ回路から出力される前記第１の信号に対して少なくとも１水平走査期間の転送期間を付与して第２の信号として出力する前記転送回路と、
前記転送回路から出力される前記第２の信号の電位レベルに基づいて前記電位シフト信号を生成するスイッチ回路とを備えていることを特徴とする請求の範囲第３項に記載の表示駆動回路。
【請求項５】
前記メモリ回路は、
第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、
前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、
第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、
前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、
前記転送回路は、
第１の電極が前記第１のトランジスタの第２の電極に接続され、制御電極にクロック信号が入力される第３のトランジスタと、
第１の電極が前記第２のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、
前記スイッチ回路は、
制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、
制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることを特徴とする請求の範囲第４項に記載の表示駆動回路。
【請求項６】
前記容量結合配線駆動回路は、
前記走査信号線駆動回路の出力信号が、第１の電位レベルから、トランジスタをオンさせる電位レベルである第２の電位レベルに変化した時点で、前記第１の信号の電位レベルを、前記第１の電位レベルから前記第２の電位レベルに変化させ、
前記クロック信号の電位レベルが変化して前記第３のトランジスタがオンした後に、前記第１の信号を前記第２の信号として出力し、
前記第２の信号が、前記第１の電位レベルから前記第２の電位レベルに変化した時点で、前記第１の電源電圧の電位レベルの信号を前記電位シフト信号として出力することを特徴とする請求の範囲第５項に記載の表示駆動回路。
【請求項７】
前記容量結合配線駆動回路は、
前記走査信号線駆動回路の出力信号が、第１の電位レベルから、トランジスタをオンさせる電位レベルである第２の電位レベルに変化した時点で、前記第１の信号の電位レベルを、前記第２の電位レベルから前記第１の電位レベルに変化させ、
前記クロック信号の電位レベルが変化して前記第４のトランジスタがオンした後に、前記第１の信号を前記第２の信号として出力し、
前記第２の信号が、前記第１の電位レベルから前記第２の電位レベルに変化した時点で、前記第２の電源電圧の電位レベルの信号を前記電位シフト信号として出力することを特徴とする請求の範囲第５項に記載の表示駆動回路。
【請求項８】
前記容量結合配線駆動回路は、さらに、前記メモリ回路から出力される前記第１の信号の電位レベルを引き上げるとともに、電位レベルを引き上げた該第１の信号を前記転送回路に入力する昇圧回路を備えていることを特徴とする請求の範囲第４項に記載の表示駆動回路。
【請求項９】
前記メモリ回路は、
第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、
前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、
第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、
前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、
前記昇圧回路は、
第１の電極に、トランジスタをオンさせる電位レベルである第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１のトランジスタの第２の電極に接続される第７のトランジスタと、
前記第７のトランジスタの前記制御電極と、クロック信号が供給されるクロック信号線との間に接続される第３の容量素子と、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第２のトランジスタの第２の電極に接続される第８のトランジスタと、
前記第８のトランジスタの前記制御電極と、前記クロック信号が供給されるクロック信号線との間に接続される第４の容量素子とを備え、
前記転送回路は、
第１の電極が前記第７のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第３のトランジスタと、
第１の電極が前記第８のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、
前記スイッチ回路は、
制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、
制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることを特徴とする請求の範囲第８項に記載の表示駆動回路。
【請求項１０】
前記容量結合配線駆動回路は、さらに、前記メモリ回路から出力される前記第１の信号の電位レベルを１水平走査期間以上おきに引き上げるとともに、引き上げが行われない期間では、前記第１の信号の電位レベルを保持するリフレッシュ回路を備えていることを特徴とする請求の範囲第４項に記載の表示駆動回路。
【請求項１１】
前記メモリ回路は、
第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、
前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、
第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、
前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、
前記リフレッシュ回路は、
第１の電極に、トランジスタをオンさせる電位レベルである第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１のトランジスタの第２の電極に接続される第９のトランジスタと、
前記第９のトランジスタの第２の電極と、クロック信号が供給されるクロック信号線との間に接続される第５の容量素子と、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第９のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１０のトランジスタと、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第２のトランジスタの第２の電極に接続される第１１のトランジスタと、
前記第１１のトランジスタの第２の電極と、前記クロック信号が供給されるクロック信号線との間に接続される第６の容量素子と、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１１のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１２のトランジスタとを備え、
前記転送回路は、
制御電極が前記第１０のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第７のトランジスタと、
第１の電極が前記第７のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第３のトランジスタと、
制御電極が前記第１２のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第８のトランジスタと、
第１の電極が前記第８のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、
前記スイッチ回路は、
制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、
制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることを特徴とする請求の範囲第１０項に記載の表示駆動回路。
【請求項１２】
前記容量結合配線駆動回路は、さらに、前記リフレッシュ回路における容量負荷を低減するための容量低減スイッチ回路を備えていることを特徴とする請求の範囲第１０項または第１１項に記載の表示駆動回路。
【請求項１３】
前記メモリ回路は、
第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、
前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、
第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、
前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、
前記容量低減スイッチ回路は、
第１の電極にクロック信号が入力され、制御電極が前記第１のトランジスタの第２の電極に接続される第１６のトランジスタと、
第１の電極に前記クロック信号が入力され、制御電極が前記第２のトランジスタの第２の電極に接続される第１７のトランジスタとを備え、
前記リフレッシュ回路は、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、第２の電極が第５の容量素子を介して前記第１６のトランジスタの第２の電極に接続され、制御電極が前記第１のトランジスタの第２の電極に接続される第９のトランジスタと、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第９のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１０のトランジスタと、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、第２の電極が第６の容量素子を介して前記第１７のトランジスタの第２の電極に接続され、制御電極が前記第２のトランジスタの第２の電極に接続される第１１のトランジスタと、
第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１１のトランジスタの第２の電極に接続され、第２の電極が前記第２のトランジスタの第２の電極に接続される第１２のトランジスタとを備え、
前記転送回路は、
制御電極が前記第１０のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第７のトランジスタと、
第１の電極が前記第７のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第３のトランジスタと、
制御電極が前記第１２のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第８のトランジスタと、
第１の電極が前記第８のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、
前記スイッチ回路は、
制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、
制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることを特徴とする請求の範囲第１２項に記載の表示駆動回路。
【請求項１４】
前記容量結合配線駆動回路は、さらに、前記第１の信号及び前記第２の信号の少なくとも何れか一方の第１の電位レベルを固定するための電位安定化回路を備えていることを特徴とする請求の範囲第５項から第１３項の何れか１項に記載の表示駆動回路。
【請求項１５】
前記電位安定化回路は、
第１の電極に、前記第１の電位レベルに対応する基準電圧が入力され、制御電極が前記第２のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１３のトランジスタと、
第１の電極に基準電圧が入力され、制御電極が前記第１のトランジスタの第２の電極に接続され、第２の電極が前記第２のトランジスタの第２の電極に接続される、前記第１のトランジスタに並列に配置される第１４のトランジスタとを備えていることを特徴とする請求の範囲第１４項に記載の表示駆動回路。
【請求項１６】
前記電位安定化回路は、
前記第１のトランジスタから出力された信号が、第１の電位レベルから、トランジスタをオンさせる電位レベルである第２の電位レベルに変化した時点で、前記第２のトランジスタから出力された信号の電位レベルを、前記基準電圧に固定する一方、
前記第２のトランジスタから出力された信号が、前記第１の電位レベルから前記第２の電位レベルに変化した時点で、前記第１のトランジスタから出力された信号の電位レベルを、前記基準電圧に固定することを特徴とする請求の範囲第１５項に記載の表示駆動回路。
【請求項１７】
前記容量結合配線駆動回路は、さらに、前記メモリ回路から出力された前記第１の信号の電位レベルを引き上げるとともに、電位レベルを引き上げた該第１の信号を前記第２の信号として前記スイッチ回路に入力するクロック昇圧回路を備えていることを特徴とする請求の範囲第５項から第１６項の何れか１項に記載の表示駆動回路。
【請求項１８】
前記クロック昇圧回路は、
一端に、前記クロック信号が供給されるクロック信号線が接続される第７の容量素子と、
第１の電極に基準電圧が供給され、制御電極に反転クロック信号が入力され、第２の電極が、前記第３及び第４のトランジスタの制御電極と、前記第７の容量素子の他端とに接続される第１５のトランジスタとを備えていることを特徴とする請求の範囲第１７項に記載の表示駆動回路。
【請求項１９】
前記第２のトランジスタの第１の電極と、前記第５のトランジスタの制御電極とが互いに接続され、前記第２の信号が前記第２の入力信号として、前記第２のトランジスタの第１の電極に入力されることを特徴とする請求の範囲第５項から第１８項の何れか１項に記載の表示駆動回路。
【請求項２０】
請求の範囲第１項から第１９項の何れか１項に記載の表示駆動回路と、前記表示パネルとを備えることを特徴とする表示装置。
【請求項２１】
前記表示装置は、液晶表示装置であることを特徴とする請求の範囲第２０項に記載の表示装置。
【請求項２２】
走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動方法において、
前記走査信号線を駆動する走査信号線駆動処理と、
映像信号に対応するデータ信号を出力するデータ信号線駆動処理と、
前記データ信号の極性に応じて定められた方向へ電位が切り替わる電位シフト信号を出力する容量結合配線駆動処理とを含み、
前記容量結合配線駆動処理では、前記走査信号線駆動処理により出力される当該行の出力信号に基づいて、当該行の電位シフト信号を出力することを特徴とする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリクス型液晶表示パネルのように、走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動するための、表示駆動回路及び表示駆動方法に関するものである。
【背景技術】
【０００２】
従来、アクティブマトリクス方式の液晶表示装置において、「ＣＣ（Charge Coupling）駆動」と称される駆動方式が採用されている。このＣＣ駆動は例えば特許文献１に開示されている。この特許文献１の開示内容を例にとり、ＣＣ駆動について説明すれば以下のとおりである。【０００３】
ＣＣ駆動を実現する装置の構成を図２４の等価回路に、ＣＣ駆動における各種信号の動作波形を図２５のタイミングチャートにそれぞれ示す。【０００４】
図２４の等価回路に示すように、ＣＣ駆動を行う液晶表示装置は、複数のソースライン（信号線）１０１と、これらソースライン１０１と直交する複数のゲートライン（走査線）１０２と、これらの交点近傍に設けられたスイッチング素子１０３と、スイッチング素子１０３に接続された画素電極１０４と、ゲートライン１０２と対をなしかつ平行に配置された複数のＣＳ（Capacity Storage）バスライン（共通電極線）１０５と、画素電極１０４に一端を接続し他端はＣＳバスライン１０５に接続された保持容量１０６と、液晶１０７を介して対向する対向電極１０９とを画像表示部１１０内に設けている。【０００５】
スイッチング素子１０３は、非晶質シリコン（ａ−Ｓｉ）、多結晶ポリシリコン（ｐ−Ｓｉ）、及び単結晶シリコン（ｃ−Ｓｉ）などによって形成され、その構造上ゲート−ドレイン間に容量１０８が形成される。この容量１０８により、ゲートライン１０２からのゲートパルスが画素電極１０４の電位を負側にシフトする現象が発生する。【０００６】
また、この液晶表示装置は、ソースライン１０１を駆動するソースライン駆動回路１１１（ソースドライバ）、ゲートライン１０２を駆動するゲートライン駆動回路１１２（ゲートドライバ）、及びＣＳバスライン１０５を駆動するＣＳ駆動回路１１３（ＣＳ駆動回路）を画像表示部１１０の外側に設けている。【０００７】
この液晶表示装置における各種信号の動作波形は図２５のとおりである。すなわち、あるゲートライン１０２の波形Ｗｇは、当該ゲートライン１０２が選択されているＨ期間（水平走査期間）においてのみＶｏｎとなり、その他の期間はＶｏｆｆに保持される。ソースライン１０１の波形Ｗｓは、表示する映像信号によってその振幅は異なるが、Ｈ期間毎に極性が反転し、かつ、同一のゲートライン１０２に関する隣接するＨ期間では極性が逆転した波形となる（ライン反転駆動）。なお、図２５では、一様な映像信号が入力されている場合を想定しているので、波形Ｗｓの振幅は一定である。【０００８】
画素電極１０４の波形Ｗｄは、ＷｇがＶｏｎの期間では、スイッチング素子１０３が導通するので、ソースライン１０１の波形Ｗｓと同電位となり、ＷｇがＶｏｆｆとなる瞬間、ゲート−ドレイン間容量１０８を通じて僅かに負側にシフトする。【０００９】
ＣＳバスライン１０５の波形Ｗｃは、対応するゲートライン１０２が選択されているＨ期間及びその次のＨ期間はＶｅ＋であり、さらにその次Ｈ期間においてＶｅ−へ切り替わり、その後次のフィールドまでＶｅ−を保持する。この切り替わりにより、画素電極１０４の波形Ｗｄは、保持容量１０６を介して負側にシフトされることになる。【００１０】
その結果、画素電極１０４の波形Ｗｄは、ソースライン１０１の波形Ｗｓの振幅よりも大きな振幅を得ることになるので、ソースライン１０１の波形Ｗｓとしてはより振幅を小さくすることができる。これにより、ソースライン駆動回路１１１における回路構成の簡略化、及び消費電力の削減を図ることができる。
【特許文献１】日本国公開特許公報「特開２００１−８３９４３号公報（公開日：２００１年３月３０日）」
【発明の開示】
【００１１】
ここで、従来の一般的なＣＳ駆動回路の構成について説明する。ここではＣＳ駆動回路とゲートライン駆動回路とが一体に構成されたゲート／ＣＳ駆動回路として説明するが、それぞれが個別に配置されていてもよい。図２６は、一般的なゲート／ＣＳ駆動回路を備えた液晶表示装置の概略構成を示すブロック図であり、図２７は、このゲート／ＣＳ駆動回路において入出力される各種信号の波形を示すタイミングチャートである。
【００１２】
ゲート／ＣＳ駆動回路は、ゲートライン駆動回路及びＣＳ駆動回路からなり、一体に構成されている。すなわち、図２６に示すゲート／ＣＳ駆動回路において、図中左側のブロックは、ゲートライン駆動回路１１２としての機能を有し、図中右側のブロックは、ＣＳ駆動回路１１３としての機能を有している。また、ゲートライン駆動回路１１２及びＣＳ駆動回路１１３は、それぞれ、各行に対応して備えられている。以下では、説明の便宜上、ｎ行目のゲートライン駆動回路１１２及びＣＳ駆動回路１１３を、それぞれ、Ｇｎ及びＣＳｎと表す。なお、ｎ行目の次の走査方向（図２６中の縦方向）の行（ライン）を（ｎ＋１）行、それとは反対方向であるｎ行目の直前の行を（ｎ−１）行と表す。
【００１３】
次に、図２６及び図２７に示す各種信号について説明する。ゲートライン駆動回路１１２は、その内部にシフトレジスタ（図示せず）を備えている。ＳＲＯｎは、ｎ行目のシフトレジスタから出力される信号を示し、ＧＬｎは、ｎ行目のゲートラインに出力される信号（ゲート信号）を示している。なお、ＧＬｎは、ＳＲＯｎがバッファを介して出力される信号であり、ＳＲＯｎと同じ波形となる。ＣＫ及びＣＫＢは、それぞれ、制御回路（図示せず）から出力される、シフトレジスタの動作タイミングを規定するゲートクロックＧＣＫ１及びＧＣＫ２に対応する信号であり、各行のゲートライン駆動回路１１２に入力される。なお、ＣＫの立ち上がりからＣＫＢの立ち上がりまでの期間、及びＣＫＢの立ち上がりからＣＫの立ち上がりまでの期間が、それぞれ１水平走査期間（１Ｈ）となる。
【００１４】
ＣＳ駆動回路１１３は、その内部に、選択スイッチ（ＵＤＳＷ）１１３ａ及びメモリ回路（図示せず）を備えている。選択スイッチ１１３ａは、ｎ行のＣＳ信号を生成する際のタイミング信号となるゲート信号を、前行（（ｎ−１）行）のゲートライン駆動回路Ｇｎ−１から取り込むか、次行（（ｎ＋１）行）のゲートライン駆動回路Ｇｎ＋１から取り込むかを選択する切り替えスイッチであり、制御回路（図示せず）から出力される切り替え信号に基づいて切り替えられる。ＵＤ及びＵＤＢは、この切り替え信号を示し、互いに極性が逆転した波形である。メモリ回路は、選択スイッチ１１３ａにより選択されたゲート信号と、極性信号ＣＭＩ及びＣＭＩＢとに基づいて、ＣＳ信号の元になる信号ＬＡＯｎ（図２７）を出力する。ＣＭＩ及びＣＭＩＢは、制御回路からＣＳ駆動回路１１３に入力される極性信号であり、互いに極性が逆転した波形である。信号ＣＳＯＵＴｎは、信号ＬＡＯｎに基づいて電位レベル（Ｌレベル／Ｈレベル）が決定された、ｎ行目のＣＳバスラインに出力される信号（ＣＳ信号）を示している。
【００１５】
次に、図２７のタイミングチャートに基づき、ＣＳ信号を出力する動作について、ｎ行目のＣＳ駆動回路ＣＳｎに着目して説明する。ここでは、制御回路から出力される切り替え信号に基づいて、選択スイッチ１１３ａが（ｎ＋１）行目のゲートライン駆動回路Ｇｎ＋１のゲート信号ＧＬｎ＋１を選択することにより、ＣＳｎに信号ＧＬｎ＋１が入力される場合について説明する。
【００１６】
まず、クロックＣＫの立ち上がりのタイミングで、ｎ行目のゲートライン駆動回路（Ｇｎ）からｎ行目のゲートラインにゲート信号ＧＬｎが出力される。次に、１Ｈ経過後、すなわちＣＫＢの立ち上がりのタイミングで、（ｎ＋１）行目のゲートライン駆動回路（Ｇｎ＋１）からゲート信号ＧＬｎ＋１が出力される。同時に、ゲート信号ＧＬｎ＋１は、ＣＳｎのメモリ回路に入力される。メモリ回路１１３は、例えばＤラッチ回路により構成され、入力データ（Ｄ端子）としてＣＭＩＢ、入力クロック（ＣＫ端子）として信号ＧＬｎ＋１が入力される。そして、メモリ回路からの出力信号ＬＡＯｎに基づいて、アナログスイッチ（図示せず）により電位レベル（Ｌレベル／Ｈレベル）が決定され、ＣＳＯＵＴｎとしてＣＳバスラインに出力される。
【００１７】
このように、従来の液晶表示装置におけるＣＳ駆動回路では、ｎ行目のＣＳ駆動回路から出力されるＣＳ信号を生成する際に、（ｎ＋１）行目又は（ｎ−１）行目のゲート信号を取り込んでいる。そのため、当該行（ｎ行）に隣接する行（（ｎ＋１）行目又は（ｎ−１）行目）を選択するための選択スイッチ（ＵＤＳＷ）が必要となり、また、この選択スイッチを制御する信号を伝送する配線、及び隣接行から当該行にゲート信号を伝送するための配線が必要となる。これにより、ＣＳ駆動回路の構成が複雑になるばかりでなく、液晶表示装置全体の大きさにも影響を及ぼし、表示パネル外の領域の省スペース化を妨げることになる。また、結果として、液晶表示装置のコストアップにもつながる。
【００１８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、簡易な構成によりＣＣ駆動を行うことができる表示駆動回路及び表示駆動方法を提供することにある。
【００１９】
本発明に係る表示駆動回路は、上記課題を解決するために、走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動回路において、前記走査信号線を駆動する走査信号線駆動回路と、映像信号に対応するデータ信号を出力するデータ信号線駆動回路と、前記データ信号の極性に応じて定められた方向へ電位が切り替わる電位シフト信号を出力する容量結合配線駆動回路とを備え、前記容量結合配線駆動回路は、前記走査信号線駆動回路から出力される当該行の出力信号に基づいて、当該行の電位シフト信号を出力することを特徴としている。
【００２０】
上記表示駆動回路によって駆動される表示パネルは、上述のとおりの構成を有しており、その典型的な配置は例えば、行列状に画素電極が多数配列され、各行に沿って走査信号線、スイッチング素子及び容量結合配線が配置され、各列に沿ってデータ信号線が配置されたものである。なお、この典型的な配置において、「行」及び「列」、「水平」及び「垂直」は、それぞれ表示パネルの横方向及び縦方向の並びであることが多いが、必ずしもこのとおりである必要はなく、縦横の関係が逆転していてもよい。したがって、本発明における「行」、「列」、「水平」及び「垂直」とは、特に方向を限定するものではない。
【００２１】
この表示パネルを駆動する上記表示駆動回路は、例えば走査信号によって、各行あるいは複数行ごとに順次割り当てられた水平走査期間に当該行のスイッチング素子をオンし、このオンされたスイッチング素子に接続された画素電極に対して、データ信号に応じた電位を書き込む構成である。
【００２２】
また、上記表示駆動回路は、電位シフト信号によって、容量結合配線と容量結合された画素電極の電位をシフトさせる。この電位シフト信号は、例えば各行の水平走査期間以降に電位が切り替わるものであり、この切り替わりの方向（ローレベルからハイレベル、又はハイレベルからローレベル）は、各行の水平走査期間におけるデータ信号の極性に応じて定められた方向である。これにより、いわゆるＣＣ駆動が実現される。
【００２３】
このようなＣＣ駆動の場合、通常、上述したとおり、ｎ行目の容量結合配線駆動回路（ＣＳ駆動回路）から出力されるＣＳ信号（電位シフト信号）を生成する際に、隣接行目の走査信号（ゲート信号）を取り込んでいる。そのため、選択スイッチ（ＵＤＳＷ）が必要となる等、回路構成が複雑化してしまう。
【００２４】
そこで、上記表示駆動回路では、容量結合配線駆動回路により、走査信号線駆動回路から出力される当該行の出力信号に基づいて、当該行の電位シフト信号が出力される。つまり、例えば、ｎ行目の容量結合配線（ＣＳバスライン）に出力される電位シフト信号（ＣＳ信号）は、ｎ行目の走査信号線（ゲートライン）に出力される走査信号（ゲート信号）に基づいて生成される。これにより、走査信号を取り込むべき走査信号線を選択する必要がなくなるため、従来の選択スイッチが不要となる。そのため、容量結合配線駆動回路の構成を簡略化することができる。よって、上記表示駆動回路によれば、簡易な構成によりＣＣ駆動を行うことができるという効果を奏する。
【００２５】
なお、本発明の容量結合配線駆動回路は、走査信号線駆動回路から出力される当該行の出力信号に基づいて、当該行の電位シフト信号を出力する構成であるが、この出力信号は走査信号に限定されるものではなく、例えば、走査信号線駆動回路のシフトレジスタから出力される他段（例えば次段）へのセット信号であってもよい。
【００２６】
上記表示駆動回路は、例えば単チャネルのトランジスタで回路を構成することができるため、さらに回路構成を簡略化することができる。よって、単チャネルのトランジスタで回路を構成した場合には、特に大きな効果を奏する。
【００２７】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、前記走査信号線駆動回路から前記出力信号が出力されてから、少なくとも１水平走査期間経過した後に、前記電位シフト信号を出力することが望ましい。
【００２８】
上記の構成によれば、電位シフト信号は、走査信号線駆動回路から出力信号が出力されてから少なくとも１水平走査期間経過した後に出力される。これにより、確実にＣＣ駆動を実現することができる。
【００２９】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、前記走査信号線駆動回路から前記出力信号が出力されてから、前記電位シフト信号を出力するまでの期間を、少なくとも１水平走査期間とするための転送回路を備えていることが望ましい。
【００３０】
これにより、少なくとも１水平走査期間経過後に電位シフト信号を出力することができる。
【００３１】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、前記走査信号線駆動回路から出力される前記出力信号の電位レベルの変化に応じた第１の信号を記憶するとともに前記転送回路に出力するメモリ回路と、前記メモリ回路から出力される前記第１の信号に対して少なくとも１水平走査期間の転送期間を付与して第２の信号として出力する前記転送回路と、前記転送回路から出力される前記第２の信号の電位レベルに基づいて前記電位シフト信号を生成するスイッチ回路とを備えていることが望ましい。
【００３２】
これにより、走査信号線駆動回路の当該行の出力信号に基づいて、電位シフト信号を、該出力信号が出力されてから少なくとも１水平走査期間経過後に出力することができる。
【００３３】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記メモリ回路は、第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、前記転送回路は、第１の電極が前記第１のトランジスタの第２の電極に接続され、制御電極にクロック信号が入力される第３のトランジスタと、第１の電極が前記第２のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、前記スイッチ回路は、制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることが望ましい。
【００３４】
上記の構成によれば、容量結合配線駆動回路を単チャネルの回路（Ｎチャネル若しくはＰチャネル）で構成することができる。そのため、例えばＣＭＯＳで構成された回路と比較して、構成を簡略化することができる。
【００３５】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、前記走査信号線駆動回路の出力信号が、第１の電位レベルから、トランジスタをオンさせる電位レベルである第２の電位レベルに変化した時点で、前記第１の信号の電位レベルを、前記第１の電位レベルから前記第２の電位レベルに変化させ、前記クロック信号の電位レベルが変化して前記第３のトランジスタがオンした後に、前記第１の信号を前記第２の信号として出力し、前記第２の信号が、前記第１の電位レベルから、前記第２の電位レベルに変化した時点で、前記第１の電源電圧の電位レベルの信号を前記電位シフト信号として出力することが望ましい。
【００３６】
ここで、第１の電位レベルは、トランジスタをオフさせる電位レベルであり、第２の電位レベルは、トランジスタをオンさせる電位レベルである。具体的には、Ｎチャネル型ＭＯＳトランジスタの場合には、第１の電位レベルは、ロー（Ｌ）レベル（ＶＳＳ）となり、第２の電位レベルは、ハイ（Ｈ）レベル（ＶＤＤ）となる。なお、Ｐチャネル型ＭＯＳトランジスタの場合には、互いに逆の電位レベルとなる。
【００３７】
上記の構成によれば、正極性側の電位シフト信号を出力することができる。
【００３８】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、前記走査信号線駆動回路の出力信号が、第１の電位レベルから、トランジスタをオンさせる電位レベルである第２の電位レベルに変化した時点で、前記第１の信号の電位レベルを、前記第２の電位レベルから前記第１の電位レベルに変化させ、前記クロック信号の電位レベルが変化して前記第４のトランジスタがオンした後に、前記第１の信号を前記第２の信号として出力し、前記第２の信号が、前記第１の電位レベルから前記第２の電位レベルに変化した時点で、前記第２の電源電圧の電位レベルの信号を前記電位シフト信号として出力することが望ましい。
【００３９】
これにより、負極性側の電位シフト信号を出力することができる。
【００４０】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、さらに、前記メモリ回路から出力される前記第１の信号の電位レベルを引き上げるとともに、電位レベルを引き上げた該第１の信号を前記転送回路に入力する昇圧回路を備えていることが望ましい。
【００４１】
上記の構成によれば、転送回路に入力される信号の電位レベルを上げることができる。これにより、トランジスタの書き込み特性による閾値落ちを低減することができるため、安定した電位をスイッチ回路に入力することが可能となる。そのため、安定した電位シフト信号を出力することができる。
【００４２】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記メモリ回路は、第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、前記昇圧回路は、第１の電極に、トランジスタをオンさせる電位レベルである第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１のトランジスタの第２の電極に接続される第７のトランジスタと、前記第７のトランジスタの前記制御電極と、クロック信号が供給されるクロック信号線との間に接続される第３の容量素子と、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第２のトランジスタの第２の電極に接続される第８のトランジスタと、前記第８のトランジスタの前記制御電極と、前記クロック信号が供給されるクロック信号線との間に接続される第４の容量素子とを備え、前記転送回路は、第１の電極が前記第７のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第３のトランジスタと、第１の電極が前記第８のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、前記スイッチ回路は、制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることが望ましい。
【００４３】
上記の構成によれば、簡易な構成により、安定した電位シフト信号を出力することができる。
【００４４】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、さらに、前記メモリ回路から出力される前記第１の信号の電位レベルを１水平走査期間以上おきに引き上げるとともに、引き上げが行われない期間では、前記第１の信号の電位レベルを保持するリフレッシュ回路を備えていることが望ましい。
【００４５】
一般に、信号の伝送路では、必然的にリーク電流が生じ、時間の経過とともに電位レベルが低下する性質がある。メモリ回路から出力される第１の信号の電位レベルは、このリーク電流の影響により次第に低下し、１Ｖの開始時と終了時とで、電位レベルが異なることになる。
【００４６】
この点、上記容量結合配線駆動回路の構成によれば、第１の信号の電位レベルが１水平走査期間以上おきに引き上げられるため、リーク電流による電圧降下の影響を低減することができる。また、引き上げが行われない期間では、第１の信号の電位レベルが保持される。これにより、第１の信号の電位レベルを安定させることができるため、安定した電位シフト信号を出力することができる。
【００４７】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記メモリ回路は、第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、前記リフレッシュ回路は、第１の電極に、トランジスタをオンさせる電位レベルである第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１のトランジスタの第２の電極に接続される第９のトランジスタと、前記第９のトランジスタの第２の電極と、クロック信号が供給されるクロック信号線との間に接続される第５の容量素子と、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第９のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１０のトランジスタと、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第２のトランジスタの第２の電極に接続される第１１のトランジスタと、前記第１１のトランジスタの第２の電極と、前記クロック信号が供給されるクロック信号線との間に接続される第６の容量素子と、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１１のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１２のトランジスタとを備え、前記転送回路は、制御電極が前記第１０のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第７のトランジスタと、第１の電極が前記第７のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第３のトランジスタと、制御電極が前記第１２のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第８のトランジスタと、第１の電極が前記第８のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、前記スイッチ回路は、制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることが望ましい。
【００４８】
上記の構成によれば、簡易な構成により、安定した電位シフト信号を出力することができる。
【００４９】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、さらに、前記リフレッシュ回路における容量負荷を低減するための容量低減スイッチ回路を備えていることが望ましい。
【００５０】
リフレッシュ回路は、容量の負荷がつくため、このリフレッシュ回路が全行に設けられた場合には、クロック信号に対して大きな負荷となる。
【００５１】
上記の構成によれば、リフレッシュ回路における容量負荷を低減するための容量低減スイッチ回路が設けられている。そのため、クロック負荷を低減することが可能となる。
【００５２】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記メモリ回路は、第１の電極に第１の入力信号が入力され、制御電極に前記走査信号線駆動回路の出力信号が入力される第１のトランジスタと、前記第１のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第１の容量素子と、第１の電極に第２の入力信号が入力され、制御電極が前記第１のトランジスタの制御電極に接続される第２のトランジスタと、前記第２のトランジスタの第２の電極と、基準電圧が供給される基準電源線との間に接続される第２の容量素子とを備え、容量低減スイッチ回路は、第１の電極にクロック信号が入力され、制御電極が前記第１のトランジスタの第２の電極に接続される第１６のトランジスタと、第１の電極に前記クロック信号が入力され、制御電極が前記第２のトランジスタの第２の電極に接続される第１７のトランジスタとを備え、前記リフレッシュ回路は、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、第２の電極が第５の容量素子を介して前記第１６のトランジスタの第２の電極に接続され、制御電極が前記第１のトランジスタの第２の電極に接続される第９のトランジスタと、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第９のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１０のトランジスタと、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、第２の電極が第６の容量素子を介して前記第１７のトランジスタの第２の電極に接続され、制御電極が前記第２のトランジスタの第２の電極に接続される第１１のトランジスタと、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力され、制御電極が前記第１１のトランジスタの第２の電極に接続され、第２の電極が前記第２のトランジスタの第２の電極に接続される第１２のトランジスタとを備え、前記転送回路は、制御電極が前記第１０のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第７のトランジスタと、第１の電極が前記第７のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第３のトランジスタと、制御電極が前記第１２のトランジスタの制御電極に接続され、第１の電極に、前記第２の電位レベルを有する所定の電圧が入力される第８のトランジスタと、第１の電極が前記第８のトランジスタの第２の電極に接続され、制御電極に前記クロック信号が入力される第４のトランジスタとを備え、前記スイッチ回路は、制御電極が前記第３のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第１の電源電圧が入力される第５のトランジスタと、制御電極が前記第４のトランジスタの第２の電極に接続され、第１の電極が出力端子に接続され、第２の電極に第２の電源電圧が入力される第６のトランジスタとを備えていることが望ましい。
【００５３】
上記の構成によれば、クロック信号ラインと、リフレッシュ回路との間に容量低減スイッチ回路としてのトランジスタが設けられている。これにより、クロック信号ラインとリフレッシュ回路の容量素子とが直接接続されなくなる。そのため、例えば容量低減スイッチ回路のトランジスタへの入力信号がＬレベルのときは、該トランジスタはオフとなるため、クロック信号ラインを上記容量素子から切り離すことができる。これにより、クロック負荷を低減することが可能となる。
【００５４】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、さらに、前記第１の信号及び前記第２の信号の少なくとも何れか一方の第１の電位レベルを固定するための電位安定化回路を備えていることが望ましい。
【００５５】
ここで、安定した電位シフト信号を出力するためには、電位レベル（Ｈレベル又はＬレベル）を安定させることが望ましいが、第１の信号及び第２の信号は、それぞれフローティング状態となる期間が存在するため、ノイズの影響を受けやすく電位レベルが変動する可能性がある。
【００５６】
この点、上記容量結合配線駆動回路の構成によれば、第１の信号及び第２の信号の少なくとも何れか一方の第１の電位レベルが固定される。例えば、第１の信号及び第２の信号のＬレベルを固定することができる。これにより、少なくとも一方の電位レベルが固定されるため、安定した電位シフト信号を出力することが可能となる。
【００５７】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記電位安定化回路は、第１の電極に、前記第１の電位レベルに対応する基準電圧が入力され、制御電極が前記第２のトランジスタの第２の電極に接続され、第２の電極が前記第１のトランジスタの第２の電極に接続される第１３のトランジスタと、第１の電極に基準電圧が入力され、制御電極が前記第１のトランジスタの第２の電極に接続され、第２の電極が前記第２のトランジスタの第２の電極に接続される、前記第１のトランジスタに並列に配置される第１４のトランジスタとを備えていることが望ましい。
【００５８】
これにより、簡易な構成で、第１の信号及び第２の信号の少なくとも何れか一方の第１の電位レベルを安定させることができる。
【００５９】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記電位安定化回路は、前記第１のトランジスタから出力された信号が、第１の電位レベルから、トランジスタをオンさせる電位レベルである第２の電位レベルに変化した時点で、前記第２のトランジスタから出力された信号の電位レベルを、前記基準電圧に固定する一方、前記第２のトランジスタから出力された信号が、前記第１の電位レベルから前記第２の電位レベルに変化した時点で、前記第１のトランジスタから出力された信号の電位レベルを、前記基準電圧に固定することが望ましい。
【００６０】
これにより、第１の信号の電位レベルの一方（ここでは第１の電位レベル）を安定させることができる。
【００６１】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記容量結合配線駆動回路は、さらに、前記メモリ回路から出力された前記第１の信号の電位レベルを引き上げるとともに、電位レベルを引き上げた該第１の信号を前記第２の信号として前記スイッチ回路に入力するクロック昇圧回路を備えていることが望ましい。
【００６２】
上記の構成によれば、スイッチ回路に入力される信号の電位レベルを引き上げることができる。これにより、トランジスタの書き込み特性による閾値落ちを低減することができるため、安定した電位をスイッチ回路に入力することが可能となる。そのため、安定した電位シフト信号を出力することができる。
【００６３】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記クロック昇圧回路は、一端に、前記クロック信号が供給されるクロック信号線が接続される第７の容量素子と、第１の電極に基準電圧が供給され、制御電極に反転クロック信号が入力され、第２の電極が、前記第３及び第４のトランジスタの制御電極と、前記第７の容量素子の他端とに接続される第１５のトランジスタとを備えていることが望ましい。
【００６４】
これにより、簡易な構成で、スイッチ回路に入力される信号の電位レベルを引き上げることができる。
【００６５】
なお、詳細は後述するが、このクロック昇圧回路は、メモリ回路に入力される走査信号線駆動回路の出力信号の電位レベルの引き上げ回路として適用することができる。
【００６６】
本発明に係る表示駆動回路は、上記表示駆動回路において、前記第２のトランジスタの第１の電極と、前記第５のトランジスタの制御電極とが互いに接続され、前記第２の信号が前記第２の入力信号として、前記第２のトランジスタの第１の電極に入力されることが望ましい。
【００６７】
ここで、第１及び第２のトランジスタがオンするタイミングにおいては、第１の入力信号と第２の入力信号とは互いの極性が逆転しているため、転送スイッチ回路から出力される、それぞれの信号（第１の信号及び第２の信号）は、互いに電位レベルが異なる（例えばＨレベル／Ｌレベル）。よって、一方の信号が、Ｈレベルの場合、他方の信号はＬレベルを出力する。これにより、フレームごとに電位レベルが逆転した電位シフト信号が出力される。このような構成において、例えば、Ｈレベルの電位シフト信号を生成すべく、Ｈレベルの第１の入力信号が容量結合配線駆動回路に入力された時点では、スイッチ回路の第５のトランジスタに入力される信号（第２の信号）はＬレベルとなっている。そして、次にＬレベルの電位シフト信号を生成するために、Ｌレベルの第２の入力信号が必要となる。
【００６８】
そこで、上記の構成によれば、前記第２の信号が前記第２の入力信号として、前記第２のトランジスタの第１の電極に入力される。これにより、Ｈ／Ｌレベルをフレームごとに交互に入力することが可能となる。そして、制御回路からの第２の入力信号の信号配線を削減することができ、回路構成の簡略化を図ることができる。
【００６９】
本発明に係る表示装置は、上記何れかの表示駆動回路と、前記表示パネルとを備えることを特徴としている。
【００７０】
上記構成では、上記表示駆動回路による回路構成の簡略化の効果により、コストを低減した表示装置を提供することができる。
【００７１】
本発明に係る表示駆動方法は、上記課題を解決するために、走査信号線と、この走査信号線によってオン／オフされるスイッチング素子と、このスイッチング素子の一端に接続された画素電極と、この画素電極と容量結合された容量結合配線とを含んで構成される行を複数備えるとともに、前記各行のスイッチング素子の他端に接続されたデータ信号線を備えた表示パネルを駆動して、前記画素電極の電位に応じた階調表示を行わせるための表示駆動方法において、前記走査信号線を駆動する走査信号線駆動処理と、映像信号に対応するデータ信号を出力するデータ信号線駆動処理と、前記データ信号の極性に応じて定められた方向へ電位が切り替わる電位シフト信号を出力する容量結合配線駆動処理とを含み、前記容量結合配線駆動処理では、前記走査信号線駆動処理により出力される当該行の出力信号に基づいて、当該行の電位シフト信号を出力することを特徴としている。
【００７２】
上記方法では、上記表示駆動回路に関して述べた効果と同じく、簡易な構成によりＣＣ駆動を行うことができるという効果を奏する。
【００７３】
なお、本発明に係る表示装置は、液晶表示装置であることが望ましい。
【００７４】
本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の一形態に係る液晶表示装置の構成を示すブロック図である。
【図２】図１の液晶表示装置における各画素の電気的構成を示す等価回路図である。
【図３】実施例１におけるＣＳドライバの概略構成を示すブロック図である。
【図４】図３に示すＣＳドライバの構成を示す回路図である。
【図５】実施例１におけるＣＳドライバの各種信号の波形を示すタイミングチャートである。
【図６】ＣＭＯＳで構成した従来のＣＳドライバの構成を示す回路図である。
【図７】図４のＣＳドライバをＰチャネル型に構成した場合のＣＳドライバの構成を示す回路図である。
【図８】図７のＣＳドライバにおける各種信号の波形を示すタイミングチャートである。
【図９】図１の液晶表示装置におけるゲートドライバとＣＳドライバとを個別に配置した場合の液晶表示装置の構成を示すブロック図である。
【図１０】図９に示す液晶表示装置において、ゲートドライバとＣＳドライバとの間にバッファを設けた場合の構成を示すブロック図である。
【図１１】実施例２におけるＣＳドライバの構成を示す回路図である。
【図１２】実施例３におけるＣＳドライバの構成を示す回路図である。
【図１３】実施例３におけるＣＳドライバの各種信号の波形を示すタイミングチャートである。
【図１４】実施例３におけるＣＳドライバの原理を説明するための各種信号の波形を示すタイミングチャートである。
【図１５】実施例３のＣＳドライバにおける昇圧回路と転送スイッチ回路との関係を模式的に示す回路図である。
【図１６】実施例４におけるＣＳドライバの構成を示す回路図である。
【図１７】実施例４におけるＣＳドライバの各種信号の波形を示すタイミングチャートである。
【図１８】実施例４におけるＣＳドライバにおいて、クロックＣＫＢラインとリフレッシュ回路との間にトランジスタを設けた場合の構成を示す回路図である。
【図１９】実施例５におけるＣＳドライバの構成を示す回路図である。
【図２０】実施例５におけるＣＳドライバの各種信号の波形を示すタイミングチャートである。
【図２１】実施例５における他のＣＳドライバの構成を示す回路図である。
【図２２】図２１に示すＣＳドライバの各種信号の波形を示すタイミングチャートである。
【図２３】本実施の形態に係るＣＳドライバにおいて、信号ＬＡＯｎをＣＭＩＢとして取り込む構成とした場合の回路図である。
【図２４】ＣＣ駆動を行う従来の液晶表示装置の構成を示すブロック図である。
【図２５】従来のＣＣ駆動における各種信号の波形を示すタイミングチャートである。
【図２６】一般的なゲート／ＣＳ駆動回路を備えた液晶表示装置の概略構成を示すブロック図である。
【図２７】図２６に示すゲート／ＣＳ駆動回路における各種信号の波形を示すタイミングチャートである。
【符号の説明】
【００７６】
１          液晶表示装置（表示装置）
１０        液晶表示パネル（表示パネル）
１１        ソースバスライン（データ信号線）
１２        ゲートライン（走査信号線）
１３        ＴＦＴ（スイッチング素子）
１４        画素電極
１５        ＣＳバスライン（容量結合配線）
２０        ソースドライバ（データ信号線駆動回路）
３０        ゲートドライバ（走査信号線駆動回路）
４０        ＣＳドライバ（容量結合配線駆動回路）
４１        メモリ回路
４２        転送スイッチ回路（転送回路）
４３        アナログスイッチ回路（スイッチ回路）
４４，４５  安定化回路
４６        昇圧回路
４７        リフレッシュ回路
４８        転送クロック昇圧回路（クロック昇圧回路）
４１ａ      トランジスタ（第１のトランジスタ）
４１ｂ      トランジスタ（第２のトランジスタ）
４２ａ      トランジスタ（第３のトランジスタ）
４２ｂ      トランジスタ（第４のトランジスタ）
４３ａ      トランジスタ（第５のトランジスタ）
４３ｂ      トランジスタ（第６のトランジスタ）
４６２ａ    トランジスタ（第７のトランジスタ）
４６２ｂ    トランジスタ（第８のトランジスタ）
４７１ａ    トランジスタ（第９のトランジスタ）
４７３ａ    トランジスタ（第１０のトランジスタ）
４７１ｂ    トランジスタ（第１１のトランジスタ）
４７３ｂ    トランジスタ（第１２のトランジスタ）
４４ａ      トランジスタ（第１３のトランジスタ）
４４ｂ      トランジスタ（第１４のトランジスタ）
４８ａ      トランジスタ（第１５のトランジスタ）
４１ｃ      コンデンサ（第１の容量素子）
４１ｄ      コンデンサ（第２の容量素子）
４６１ａ    コンデンサ（第３の容量素子）
４６１ｂ    コンデンサ（第４の容量素子）
４７２ａ    コンデンサ（第５の容量素子）
４７２ｂ    コンデンサ（第６の容量素子）
４８ｂ      コンデンサ（第７の容量素子）
４７４      トランジスタ（容量低減スイッチ回路）
【発明を実施するための最良の形態】
【００７７】
本発明の一実施形態について図１から図２３に基づいて説明すると以下の通りである。【００７８】
まず、図１及び図２に基づいて本発明の表示装置に相当する液晶表示装置１の構成について説明する。なお、図１は液晶表示装置１の全体構成を示すブロック図であり、図２は液晶表示装置１の画素の電気的構成を示す等価回路図である。【００７９】
液晶表示装置１は、本発明の表示パネル、データ信号線駆動回路、走査信号線駆動回路、及び容量結合配線駆動回路にそれぞれ相当するアクティブマトリクス型の液晶表示パネル１０と、ソースドライバ２０と、ゲートドライバ３０及びＣＳドライバ４０を含むゲート／ＣＳドライバ５０とを備えている。また、液晶表示装置１には、ゲートドライバ３０及びＣＳドライバ４０を制御する制御回路（図示せず）が含まれる。【００８０】
液晶表示パネル１０は、図示しないアクティブマトリクス基板と対向基板との間に液晶を挟持して構成されており、行列状に配列された多数の画素Ｐ（図２）を有している。【００８１】
そして、液晶表示パネル１０は、アクティブマトリクス基板上に、本発明のデータ信号線、走査信号線、スイッチング素子、画素電極、及び容量結合配線にそれぞれ相当するソースバスライン１１、ゲートライン１２、薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」と称する）１３、画素電極１４、及びＣＳバスライン１５を備え、対向基板上に対向電極１８を備えている。【００８２】
ソースバスライン１１は、列方向（縦方向）に互いに平行となるように各列に１本ずつ形成されており、ゲートライン１２は行方向（横方向）に互いに平行となるように各行に１本ずつ形成されている。ＴＦＴ１３及び画素電極１４は、ソースバスライン１１とゲートライン１２との各交点に対応してそれぞれ形成されており、ＴＦＴ１３のソース電極ｓがソースバスライン１１に、ゲート電極ｇがゲートライン１２に、ドレイン電極ｄが画素電極１４にそれぞれ接続されている。また、画素電極１４は、対向電極１８との間に液晶を介して液晶容量１７を形成している。【００８３】
これにより、ゲートライン１２に供給されるゲート信号（走査信号）によってＴＦＴ１３のゲートをオンし、ソースバスライン１１からのソース信号（データ信号）を画素電極１４に書き込んで画素電極１４を上記ソース信号に応じた電位に設定し、対向電極１８との間に介在する液晶に対して上記ソース信号に応じた電圧を印加することによって、上記ソース信号に応じた階調表示を実現することができる。【００８４】
ＣＳバスライン１５は、行方向（横方向）に互いに平行となるように各行に１本ずつ形成されており、ゲートライン１２と対をなすように配置されている。この各ＣＳバスライン１５は、それぞれ各行に配置された画素電極１４と容量結合されており、各画素電極１４との間で保持容量（「補助容量」ともいう。）１６を形成している。【００８５】
上記構成の液晶表示パネル１０は、ソースドライバ２０、ゲートドライバ３０、ＣＳドライバ４０、及びこれらを制御する制御回路によって駆動される。【００８６】
本実施形態では、周期的に繰り返される垂直走査期間におけるアクティブ期間（有効走査期間）において、各行の水平走査期間を順次割り当て、各行を順次走査していく。【００８７】
そのために、ゲートドライバ３０は、ＴＦＴ１３をオンするためのゲート信号を各行の水平走査期間に同期して当該行のゲートライン１２に対して順次出力する。【００８８】
また、ソースドライバ２０は、各ソースバスライン１１に対してソース信号を出力する。このソース信号は、液晶表示装置１の外部から制御回路を介してソースドライバ２０に供給された映像信号を、ソースドライバ２０において各列に割り当て、昇圧等を施した信号である。また、ソースドライバ２０は、いわゆるライン反転駆動を行うために、出力するソース信号の極性を、各行の水平走査期間に同期して反転させつつ、同一行の隣接する水平走査期間では逆転するようにしている。例えば、第１行の水平走査期間と、第２行の水平走査期間とでは、ソース信号の極性は反転しており、また、第１フレームにおける第１行の水平走査期間と、第２フレームにおける第１行の水平走査期間とでは、ソース信号の極性は逆転している。なお、本実施の形態では、説明の便宜上、ライン反転駆動方式を例に挙げて説明するが、本発明はこれに限定されるものではなく、例えば、フレーム反転駆動方式や２H反転駆動方式など様々な駆動方式に適用可能である。【００８９】
ＣＳドライバ４０は、本発明の電位シフト信号に相当するＣＳ信号を各ＣＳバスライン１５に対して出力する。このＣＳ信号は、電位が２値の間で切り替わる（立ち上がる、又は立ち下がる）ものであり、各行の水平走査期間（１Ｈ）の終了時と同期して、つまり各行のＴＦＴ１３がオンからオフに切り替えられた時点において、当該行のＣＳバスライン１５の電位を一方の値から他方の値へ切り替える。なお、本実施の形態では、説明の便宜上、電位シフト信号（ＣＳ信号）は、電位が２値（Ｈ／Ｌレベル）の間で切り替わるものとして説明するが、本発明はこれに限定されるものではなく、例えば、微小振幅及び３値の間で切り替わる構成にも適用可能である。また、上記切り替わりのタイミングは、各行の水平走査期間以降であればよく、各行の水平走査期間の終了時に対してタイムラグがあってもよい。これにより、ＣＳドライバ４０は、画素電極１４の電位を水平走査期間以降の時点でシフトさせる。なお、図１では、各行に設けられるＣＳドライバを部材番号「４０′」を付記して表し、ＣＳドライバ４０は、各行のＣＳドライバ４０′により構成されるものとする。【００９０】
制御回路は、上述したゲートドライバ３０、ソースドライバ２０、及びＣＳドライバ４０を制御することにより、これら各回路から、ゲート信号、ソース信号、及びＣＳ信号を出力させるものである。【００９１】
本発明は、上記各部材により構成される液晶表示装置１において、特に、ＣＳドライバ４０に特徴を有するものであり、概略的には、本発明のＣＳドライバ４０は、当該行のゲート信号（走査信号線駆動回路の出力信号）に基づいて当該行のＣＳ信号を生成し出力するものである。つまり、ｎ行目に設けられるＣＳドライバは、ｎ行目のゲートラインに出力されるゲート信号を取り込んでｎ行目のＣＳバスライン１５にＣＳ信号を出力する。以下では、このＣＳドライバ４０の詳細について説明する。なお、以下に示す実施例１は、上記特徴点のみを備える構成であり、以降の実施例２〜５は、それぞれ、少なくとも実施例１の構成を含むとともに、さらに新たな構成を加えたものである。【００９２】
（実施例１）
図３は、実施例１におけるＣＳドライバ４０′の概略構成を示すブロック図であり、図４は、その詳細を示す回路図であり、図５は、ＣＳドライバ４０′における各種信号の波形を示すタイミングチャートである。【００９３】
以下では、ｎ行目のＣＳドライバ４０′を例に挙げて説明する。なお、図２６と同様、ｎ行目のゲートドライバ３０及びＣＳドライバ４０′を、それぞれ、Ｇｎ及びＣＳｎと表し、ｎ行目の次の走査方向（図１中の縦方向）の行（ライン）を（ｎ＋１）行、それとは反対方向であるｎ行目の直前の行を（ｎ−１）行と表す。【００９４】
図５に示す各種信号についても、図２７と同様である。ｎ行目のゲートドライバＧｎは、その内部にシフトレジスタ（図示せず）を備え、ＳＲＯｎは、このシフトレジスタから出力される信号を示し、ＧＬｎは、ｎ行目のゲートラインに出力される信号（ゲート信号）を示している。なお、ＧＬｎは、ＳＲＯｎがバッファを介して出力される信号であり、ＳＲＯｎの電位レベル変化と同一の波形となる。ＣＫ及びＣＫＢは、それぞれ、制御回路から出力される、シフトレジスタの動作タイミングを規定するゲートクロックＧＣＫ１及びＧＣＫ２を示す信号であり、各行のゲートドライバ３０に入力される。なお、ＣＫの立ち上がりからＣＫＢの立ち上がりまでの期間、及びＣＫＢの立ち上がりからＣＫの立ち上がりまでの期間が、それぞれ１水平走査期間（１Ｈ）となる。【００９５】
図１に示すように、ＣＳドライバ４０′には、ｎ行目のゲートドライバＧｎから出力されるゲート信号ＧＬｎ、制御回路から出力されるゲートクロックＣＫＢ、並びに、極性信号ＣＭＩ（第１の入力信号）及びＣＭＩＢ（第２の入力信号）が、それぞれ入力される。そして、これらの信号に基づいて、電位レベル（Ｌレベル／Ｈレベル）が決定されたＣＳ信号ＣＳＯＵＴｎが、ｎ行目のＣＳバスラインに出力される。【００９６】
ＣＳドライバ４０′は、図３及び図４に示すように、メモリ回路４１、転送スイッチ回路４２（転送回路）、及びアナログスイッチ回路４３（スイッチ回路）を備えている。メモリ回路４１は、スイッチ素子としてのトランジスタ４１ａ及び４１ｂ（第１のトランジスタ及び第２のトランジスタ）と、コンデンサ４１ｃ及び４１ｄ（第１の容量素子及び第２の容量素子）とを含み、転送スイッチ回路４２は、転送スイッチとしてのトランジスタ４２ａ及び４２ｂ（第３のトランジスタ及び第４のトランジスタ）を含み、アナログスイッチ回路４３は、トランジスタ４３ａ及び４３ｂ（第５のトランジスタ及び第６のトランジスタ）を含んでいる。それぞれのトランジスタは、Ｎチャネル型ＭＯＳトランジスタで構成され、ＣＳドライバ４０′は、単チャネル（Ｎチャネル）の駆動回路として構成されている。なお、それぞれのトランジスタは、後述（図７）するように、Ｐチャネル型ＭＯＳトランジスタで構成され、ＣＳドライバ４０′は、Ｐチャネルの駆動回路として構成されていてもよい。なお、本実施例において、メモリ回路４１はコンデンサ４１ｃ及び４１ｄを備えている構成としているが、トランジスタ４１ａ及び４１ｂの寄生容量が十分大きい場合には、これらコンデンサ４１ｃ及び４１ｄは省略してもよく、以降の実施例においても同様である。【００９７】
ＣＳドライバ４０′は、図４に示すように、ｎ行目のゲート信号ＧＬｎ、極性信号ＣＭＩ及びＣＭＩＢ、並びにクロックＣＫＢを入力し、メモリ回路４１、転送スイッチ回路４２、及びアナログスイッチ回路４３を介して、ＣＳ信号ＣＳＯＵＴｎを出力する。【００９８】
ここで、ＣＳ信号ＣＳＯＵＴｎを出力するまでのＣＳドライバ４０′の動作について、図１、図４及び図５を用いて具体的に説明する。なお、以下では、主に、正極性のＣＳ信号を出力する場合、つまりＣＭＩの正極性が入力された際の動作について説明する。【００９９】
まず、ｎ行目のゲートドライバＧｎが、（ｎ−１）行目のゲートドライバＧｎ−１のシフトレジスタから出力された信号ＳＲＯｎ−１を受け取り、ｎ行目のＴＦＴをオンするためのゲート信号ＧＬｎをゲートライン１２に出力する。このゲート信号ＧＬｎは、同時に、ｎ行目のＣＳドライバＣＳｎに入力される。なお、ゲートドライバＧｎのシフトレジスタから出力される信号ＳＲＯｎは次行（（ｎ＋１）行）のゲートドライバＧｎ＋１に入力される。【０１００】
ゲートドライバＧｎからゲート信号ＧＬｎを受け取ったＣＳドライバＣＳｎのメモリ回路４１は、ＧＬｎに基づき極性信号ＣＭＩを取り込む。具体的には、ゲート信号ＧＬｎの電位レベルがローレベル（Ｌレベル：第１の電位レベル）からハイレベル（Ｈレベル：第２の電位レベル）に変化する、つまりトランジスタ４１ａがオンになると、極性信号ＣＭＩが転送され、メモリ回路４１から信号ＬＡｎ（第１の信号）として出力されるとともに、コンデンサ４１ｃに電荷が蓄積（記憶）される。すなわち、図５に示すように、信号ＬＡｎは、ゲート信号ＧＬｎがＨレベル（トランジスタ４１ａがオン）の期間、極性信号ＣＭＩが出力されるためＨレベルとなる。次に、ゲート信号ＧＬＯｎの電位レベルがＨレベルからＬレベルに変化する、つまりトランジスタ４１ａがオンからオフに切り替わると、トランジスタ４１ａが遮断され、極性信号ＣＭＩが出力されなくなる。すると、電荷が蓄積されたコンデンサ４１ｃにより、信号ＬＡｎは、トランジスタ４１ａがオフした時点の電位レベル（Ｈレベル）を保持する。信号ＬＡｎは、次にゲート信号ＧＬｎの電位レベルがＨレベルからＬレベルに変化するまで、すなわち１垂直走査期間（１Ｖ）、この状態（Ｈレベル）を保持する。【０１０１】
次に１Ｖ経過後、ゲート信号ＧＬｎの電位レベルがＬレベルからＨレベルに変化すると、極性信号ＣＭＩが転送及び出力されるため、信号ＬＡｎは、ＨレベルからＬレベルに切り替わる。そして、１垂直走査期間（１Ｖ）、この状態（ローレベル）を保持する。以降は、上述の処理が繰り返される。【０１０２】
上述の動作によりメモリ回路４１から出力された信号ＬＡｎは、転送スイッチ回路４２のトランジスタ４２ａに入力され、１水平走査期間（１Ｈ）の転送期間が付与された後、信号ＬＡＯｎ（第２の信号）として出力される。具体的には、トランジスタ４２ａには、トランジスタ４２ａのオン／オフを制御するクロックＣＫＢが入力され、ＣＫＢの立ち上がりのタイミングでトランジスタ４２ａがオンし、信号ＬＡｎが、信号ＬＡＯｎとして出力される。ここで、メモリ回路４１から出力される信号ＬＡｎは、上述のように、ゲート信号ＧＬｎに基づいて生成されるため、クロックＣＫのタイミングに同期して出力される。また、ＣＫの立ち上がりからＣＫＢの立ち上がりまでの期間は、１Ｈに規定されている。そのため、ＣＫの立ち上がりのタイミングで出力された信号ＬＡｎは、クロックＣＫＢの立ち上がりのタイミング、すなわち１Ｈ経過後に信号ＬＡＯｎとして出力される。【０１０３】
このようにして転送スイッチ回路４２から出力された信号ＬＡＯｎは、アナログスイッチ回路４３のトランジスタ４３ａに入力される。アナログスイッチ回路４３には、正極性の共通電圧ＶＣＳＨと負極性の共通電圧ＶＣＳＬとが入力され、トランジスタ４３ａは、信号ＬＡＯｎによりオン／オフが制御される。これにより、トランジスタ４３ａは、信号ＬＡＯｎの立ち上がりのタイミング（Ｈレベル）でオンし、Ｈレベルの間、ＶＣＳＨをＣＳ信号ＣＳＯＵＴｎとして出力する。【０１０４】
ここで、トランジスタ４１a及び４１ｂがオンするタイミングにおいて極性信号ＣＭＩとＣＭＩＢとは互いの極性が逆転しているため、メモリ回路４１から出力される、それぞれの信号ＬＡｎ及びＬＡＢｎは、互いに電位レベル（Ｈ／Ｌレベル）が異なる。転送スイッチ回路４２から出力される、それぞれの信号ＬＡＯｎ及びＬＡＢＯｎも同様に、互いに電位レベル（Ｈ／Ｌレベル）が異なる。よって、図５に示すように、一方が、Ｈレベルの場合、他方はＬレベルを出力する。これにより、フレームごとに電位レベルが逆転したＣＳ信号を出力することができる。【０１０５】
以上のように、本発明のＣＳドライバ４０は、当該行（ｎ行）のゲート信号ＧＬｎに基づいて、ＣＳ信号ＣＳＯＵＴｎを出力することにより、ＣＣ駆動を実現する構成である。これにより、従来のように、隣接行を選択するためのスイッチ（図２６のＵＤＳＷ）及びそれに伴う配線が不要となるため、ＣＳドライバ４０の回路構成を簡略化することができる。【０１０６】
ここで、本発明のＣＳドライバ４０は、図６に示すようにＣＭＯＳの回路構成にも適用可能である。ＣＭＯＳの回路構成であっても、従来のＵＤＳＷは不要となるため同様の効果を奏することができる。但し、製造コスト等を考慮すると、単チャネルの回路構成が好ましい。単チャネルの回路構成によれば、ＣＭＯＳの回路構成と比較して、マスク工程の削減等、製造工程を削減することができ、生産効率を向上させることができる。よって、製造コストの削減を図れるなど有利な効果が得られる。【０１０７】
また、上述したとおり、ＣＳドライバ４０′は、Ｐチャネルの駆動回路として構成されていてもよい。図７は、図４のＣＳドライバ４０′をＰチャネル型で構成した例を示し、図８は、該ＣＳドライバにおける各種信号の波形を示すタイミングチャートである。Ｎチャネル型をＰチャネル型に置き換えるための具体的な方法は、従来一般的な技術を適用することができるため、その説明は省略する。【０１０８】
また、本実施の形態ではＣＳドライバ４０に入力される信号は、ゲートドライバ３０から出力されるゲート信号ＧＬｎとしているが、これに限定されない。例えば、上記のようにゲートドライバ３０とＣＳドライバ４０とが、一体としてゲート／ＣＳドライバ５０を構成している場合には、ＣＳドライバ４０に入力される信号を、ゲートドライバ３０内部の信号、具体的にはシフトレジスタから出力される信号ＳＲＯｎであってもよい。この構成によっても、ゲート信号を入力する構成と同様の効果を得ることができる。【０１０９】
なお、ゲートドライバ３０とＣＳドライバ４０とは、一体としてゲート／ＣＳドライバ５０を構成しているが、これに限定されず、図９に示すように、個別に配置されていてもよい。同図に示すように、ゲートドライバ３０とＣＳドライバ４０とを、表示パネル１０の両サイドに配置することにより、液晶表示装置１の外形寸法を抑えることができる。なお、この両ドライバ３０及び４０を個別に配置する構成では、ゲートクロックＧＣＫ１及びＧＣＫ２を、制御回路から、それぞれのドライバ３０及び４０に個別に入力する必要があるため、配線が複雑になる。そのため、配線の負荷による波形なまりが生じ、各ドライバ３０及び４０における動作タイミングに悪影響を与える。そこで、この波形なまりを軽減するために、図１０に示すように、両ドライバ３０・４０間にバッファを設けることが好ましい。これにより、両ドライバ３０・４０間の処理速度、転送速度の差を補うことができるため、波形なまりを軽減することができる。【０１１０】
以下では、ＣＳドライバ４０の動作をより安定させて、液晶表示装置１におけるＣＣ駆動の安定化を図るための構成について説明する。【０１１１】
（実施例２）
図１１は、実施例２におけるＣＳドライバ４０′の構成を示す回路図である。実施例２のＣＳドライバ４０′は、実施例１のＣＳドライバ４０′において、さらに、電位安定化回路４４及び４５を備えた構成である。【０１１２】
ＣＳドライバ４０′では、図５に示したように、信号ＬＡｎ及びＬＡＢｎは、互いに電位レベル（Ｈ／Ｌレベル）が異なり、信号ＬＡＯｎ及びＬＡＢＯｎも同様に、互いに電位レベル（Ｈ／Ｌレベル）が異なっている。例えば、信号ＬＡｎ及びＬＡＯｎが、Ｈレベルの場合、信号ＬＡＢｎ及びＬＡＢＯｎはＬレベルとなる。安定したＣＳ信号を出力するためには、この電位レベルの関係を安定させることが望ましいが、それぞれの信号は、フローティング状態となる期間が存在するため、ノイズの影響を受けやすく電位レベルが変動する可能性がある。そこで、本実施例２では、この電位レベルを安定させるために、電位安定化回路４４及び４５を設けている。【０１１３】
電位安定化回路４４及び４５は、図１１に示すように、トランジスタ４４ａ及び４４ｂ（第１３のトランジスタ及び第１４のトランジスタ）、トランジスタ４５ａ及び４５ｂを、それぞれ、たすきがけに設けて構成されている。これにより、例えば、信号ＬＡｎの電位レベルがＨレベル（第２の電位レベル）の場合、トランジスタ４４ｂがオンすることにより、信号ＬＡＢｎが基準電圧（ＶＳＳ）となりＬレベル（第１の電位レベル）に固定される。信号ＬＡＯｎも同様に、電位レベルがＨレベルの場合、トランジスタ４５ｂがオンすることにより、信号ＬＡＯＢｎが基準電圧（ＶＳＳ）となりＬレベルに固定される。このように、一方の信号の電位レベルがＨレベルのとき、他方の信号の電位レベルが基準電圧ＶＳＳ（Ｌレベル）に固定されるため、Ｌレベルの電位を安定させることができる。これにより、少なくとも一方の電位（Ｌレベル）を固定することができるため、安定したＣＳ信号を出力することができる。【０１１４】
（実施例３）
図１２は、実施例３におけるＣＳドライバ４０′の構成を示す回路図であり、図１３は、該ＣＳドライバ４０′における各種信号の波形を示すタイミングチャートである。本実施例３では、実施例２におけるＣＳドライバ４０′において、さらに、昇圧回路４６（４６ａ及び４６ｂ）を備えた構成である。【０１１５】
実施例１及び２のＣＳドライバ４０′では、より詳細には、図４及び図１４の信号ＬＡｎに示すように、トランジスタ４１ａがオンしてＣＭＩのＨレベルを取り込むときに、トランジスタの書き込み特性により、閾値電圧（Ｖｔｈ）分下がる（以下、「閾値落ち」と称す）。さらに、閾値落ちした信号ＬＡｎは、ＣＫＢの立ち上がりのタイミングで転送スイッチ回路４２のトランジスタ４２ａがオンしたときの、コンデンサ４１ｃ（図４）の容量とアナログスイッチ回路４３のトランジスタ４３ａ（図４）の負荷容量との電荷の配分性による電圧降下が生じる。図１４の信号ＬＡＯｎは、信号ＬＡｎが１Ｈ経過後に転送された電圧降下の影響を受けた状態を示している。【０１１６】
このような電圧降下を受けることにより、安定した電位をアナログスイッチ回路４３に供給することができず、ＣＳ信号の出力の安定化を損なう結果となる。このような不具合を解消する方法として、例えば、メモリ回路４１のコンデンサ４１ｃ及び４１ｄの容量を予め大きくしておく方法が考えられる。しかしながら、回路の大型化やコスト増を招くおそれがあり、最適な方法とは言えない。【０１１７】
そこで、より好適な方法として、本実施例３のＣＳドライバ４０′では、昇圧回路４６を備えている。昇圧回路４６ａは、メモリ回路４１の出力信号ＬＡｎの電位を引き上げるコンデンサ４６１ａ（第３の容量素子）と、電位レベルが引き上げられた信号ＬＡｎによりオン／オフが制御されるとともに、入力データとして所定の電圧（ＶＤＤ）が供給されるトランジスタ４６２ａ（第７のトランジスタ）とを含んで構成されている。なお、昇圧回路４６ｂは、同様に、コンデンサ４６１ｂ（第４の容量素子）と、トランジスタ４６２ｂ（第８のトランジスタ）とを含んで構成されている。【０１１８】
この昇圧回路４６は、図１２に示すように、転送スイッチ回路４２の手前に設けられるとともに、データライン（メモリ回路４１の出力ライン）と転送スイッチ回路４２の出力ラインとが、直接接続しない、つまりゲート接続となるように設けられている。図１５は、昇圧回路４６と転送スイッチ回路４２との関係を模式的に示す回路図である。同図に示すように、メモリ回路４１の出力信号ＬＡｎに相当するメモリデータは、トランジスタ４６２ａのオン／オフを制御する信号として入力され、転送データとして出力されることはない。これにより、電荷の配分性による上述の電圧降下を防ぐことができる。【０１１９】
図１２、及び図１３のタイミングチャートを用いて、実施例３のＣＳドライバ４０′の動作について説明する。なお、実施例１及び２と同一の動作となる部分についてはその説明を省略する。【０１２０】
まず、トランジスタ４１ａがオンすることにより出力される信号ＬＡｎは、ＣＭＩのＨレベル（第２の電位レベル）を取り込むときに、トランジスタ４１ａの書き込み特性により、閾値電圧（Ｖｔｈ）分下がる。信号ＬＡｎは、昇圧回路４６ａに入力され、クロックＣＫＢの立ち上がりのタイミングで電位レベルが引き上げられる（本実施形態では、Ｎチャネル型ＭＯＳトランジスタで構成されるため、第３の電位レベル＞第２の電位レベルとなる）。このように、信号ＬＡｎは、ＣＫＢの周期に同期して、１Ｈおきに電位レベルが引き上げられる。このように、信号ＬＡｎは、ＣＫＢの振幅により、第２の電位レベルから第３の電位レベルに引き上げられる。【０１２１】
次に、信号ＬＡｎは、トランジスタ４６２ａのオン／オフ用のゲート信号として入力される。信号Ｘｎは、昇圧回路４６ａの出力信号である。信号ＬＡｎの最初の立ち上がり、すなわち閾値落ちした電圧がトランジスタ４６２ａに印加されると、所定の電圧（ＶＤＤ；第２の電位レベル）からさらに閾値落ちした信号Ｘｎが出力される。その後、ＣＫＢの立ち上がりのタイミングで電位レベルが引き上げられた信号ＬＡｎが、トランジスタ４６２ａに供給されると、ＶＤＤの電位を維持した信号Ｘｎが出力される。これにより、昇圧回路４６ａの出力信号Ｘｎは、１ＨおきにＶＤＤの電位レベルを保持することができる。【０１２２】
そして、信号Ｘｎは、転送スイッチ回路４２に入力され、１Ｈ経過後に、１ＨおきにＶＤＤから閾値落ちした信号ＬＡＯｎとして出力され、アナログスイッチ回路４３に入力される。【０１２３】
以上のように、実施例３では、実施例１及び２の構成（図１４の信号ＬＡＯｎ）と比較して、信号ＬＡＯｎのＶＤＤからの電圧降下量を小さくすることができる。そのため、安定したＣＳ信号を出力することが可能となる。【０１２４】
（実施例４）
図１６は、実施例４におけるＣＳドライバ４０′の構成を示す回路図であり、図１７は、該ＣＳドライバ４０′における各種信号の波形を示すタイミングチャートである。本実施例４では、実施例３におけるＣＳドライバ４０′において、さらに、リフレッシュ回路４７（４７ａ及び４７ｂ）を備えた構成である。【０１２５】
実施例１〜３のＣＳドライバ４０′では、メモリ回路４１において信号ＬＡｎの電位レベルを１Ｖの間保持する構成である。信号の伝送路では、必然的にリーク電流が生じ、期間の経過とともに電位レベルが低下する傾向がある。信号ＬＡｎの電位レベルは、このリーク電流の影響により次第に低下し、１Ｖの開始時と終了時とで、電位レベルが異なることになる。そのため、安定した電圧の供給が妨げられ、結果として、ＣＳ信号の安定した出力が損なわれる。この現象は、上述した実施例１〜３の何れの構成においても生じるものである。この一例として、図１３の信号ＬＡｎに、上記リーク電流による電圧降下を示している（図１３の信号ＬＡｎの点線枠）。この信号ＬＡｎに示すように、電位レベルが、時間の経過に伴って低下している様子がうかがえる。【０１２６】
そこで、本実施例４のＣＳドライバ４０′では、上記リーク電流による電圧降下を低減するために、リフレッシュ回路４７を備えている。リフレッシュ回路４７ａは、メモリ回路４１の出力信号ＬＡｎによりオン／オフが制御されるとともに、入力データとして所定の電圧（ＶＤＤ）が入力されるトランジスタ４７１ａ（第９のトランジスタ）と、トランジスタ４７１ａの出力信号の電位レベルを引き上げるコンデンサ４７２ａ（第５の容量素子）と、引き上げられた電位レベルの信号によりオン／オフが制御されるとともに、入力データとして所定の電圧（ＶＤＤ）が入力されるトランジスタ４７３ａ（第１０のトランジスタ）とを含んで構成されている。リフレッシュ回路４７ｂは、同様に、トランジスタ４７１ｂ（第１１のトランジスタ）と、コンデンサ４７２ｂ（第６の容量素子）と、トランジスタ４７３ｂ（第１２のトランジスタ）とを含んで構成されている。【０１２７】
このリフレッシュ回路４７は、図１６に示すように、転送スイッチ回路４２の手前に設けられている。【０１２８】
図１６、及び図１７のタイミングチャートを用いて、実施例４のＣＳドライバ４０′の動作について説明する。なお、実施例１〜３と同一の動作となる部分についてはその説明を省略する。【０１２９】
まず、トランジスタ４１ａがオンすることにより出力される信号ＬＡｎは、ＣＭＩのＨレベルを取り込むときに、トランジスタ４１ａの書き込み特性により、閾値電圧（Ｖｔｈ）分下がる（信号ＬＡｎの波形（i））。この信号が、リフレッシュ回路４７ａに入力され、トランジスタ４７１ａにより再び閾値落ち（信号ＬＡ′ｎの波形（ii））した後、ＣＫＢの立ち上がりのタイミングで電位レベルが引き上げられる（信号ＬＡ′ｎの波形（iii））。電位レベルが引き上げられた信号は、信号ＬＡ′ｎとしてリフレッシュ回路４７ａから出力される。同時に、この電位レベルが引き上げられた信号は、トランジスタ４７３ａをオンし、所定の電圧（ＶＤＤ）が、コンデンサ４１ｃに充電される（信号ＬＡｎの波形（iv））。なお、ＣＫＢは、ＶＤＤの電位レベル（第２の電位レベル）よりも大きな電位レベル（第３の電位レベル）を有している。【０１３０】
このコンデンサ４１ｃに充電する動作は、ＣＫＢの動作タイミングに同期しているため、１Ｈおき、かつＣＫＢがＨレベルの期間行われる。その結果、信号ＬＡｎの電位レベルは、１ＨおきにＶＤＤに引き上げられる。【０１３１】
次に、ＶＤＤの電位レベルで出力された信号ＬＡｎは、ＣＫＢの立ち下がりから次に立ち上がるまでの期間、電位レベルを保持する（信号ＬＡｎの波形（v））。この期間に出力される信号ＬＡ′ｎは、トランジスタ４７１ａにより閾値落ちする（信号ＬＡ′ｎの波形（vi））。そして、次にＣＫＢが立ち上がると、信号ＬＡ′ｎは、再び電位レベルが引き上げられ、これにより、所定の電圧（ＶＤＤ）がコンデンサ４１ｃに充電される。以降は、上述の処理が繰り返される。【０１３２】
そして、信号ＬＡ′ｎは、実施例３の図１２における昇圧回路４６ａのトランジスタ４６２ａのオン／オフ信号として入力される。【０１３３】
本実施例４の構成によれば、１Ｈおきにコンデンサ４１ｃに電荷を充電して、信号ＬＡｎの電位レベルをＶＤＤよりも大きな電位レベルに引き上げることができるため、電位レベルを保持する期間を１Ｖから短縮することができる。これにより、リーク電流による電圧降下を低減することができるため、１Ｖ（１フレーム）の間、安定した電位レベルを維持することができ、より安定してＣＳ信号を出力することが可能となる。【０１３４】
なお、本実施の形態では、クロック信号が２相入力であるため、リフレッシュ回路４７ａは、１Ｈおきに電位レベルを引き上げる構成であるが、クロック信号が、例えば３相、４相あるいはそれ以上で入力される場合には、電位レベルは１Ｈ以上おきに引き上げられる構成となる。【０１３５】
なお、本実施例４のリフレッシュ回路４７は、容量の負荷がつく（例えば、２００ｆＦ）ため、これが全行に設けられた場合には、クロックＣＫＢに対して大きな負荷となる。そこで、図１８に示すように、クロックＣＫＢラインと、リフレッシュ回路４７との間に容量低減スイッチ回路４７４としてのトランジスタ４７４ａ及び４７４ｂを設けることが好ましい。これにより、クロックＣＫＢラインとコンデンサ４７２ｂとが直接接続されなくなる。そのため、トランジスタ４７４ａへの入力信号がＬレベルのときは、トランジスタ４７４ａはオフとなるため、クロックＣＫＢラインをコンデンサ４７２ｂから切り離すことができる。これにより、クロック負荷を低減することが可能となる。【０１３６】
（実施例５）
図１９は、実施例５におけるＣＳドライバ４０′の構成を示す回路図であり、図２０は、該ＣＳドライバ４０′における各種信号の波形を示すタイミングチャートである。本実施例５では、実施例４におけるＣＳドライバ４０′において、さらに、転送クロック昇圧回路４８（クロック昇圧回路）を備えた構成である。【０１３７】
実施例１〜４のＣＳドライバ４０′では、転送スイッチ回路４２のトランジスタ４２ａの書き込み特性により、閾値落ちが生じる。具体的には、例えば、図１７の信号ＬＡＯｎの波形に示すように、トランジスタ４２ａ（図１６）がオンして信号ＸｎのＶＤＤを取り込むときに、トランジスタの書き込み特性により、閾値電圧（Ｖｔｈ）分下がる。これにより、安定した電位をアナログスイッチ回路４３に供給することができず、ＣＳ信号の出力の安定化を損なう結果となる。【０１３８】
そこで、本実施例５のＣＳドライバ４０′では、転送スイッチ回路４２における閾値落ちを防止するために、転送クロック昇圧回路４８を備えている。転送クロック昇圧回路４８は、クロックＣＫによりオン／オフが制御されるとともに、入力データとして基準電圧（ＶＳＳ）が供給されるトランジスタ４８ａ（第１５のトランジスタ）と、トランジスタ４８ａの出力信号の電位レベルをクロックＣＫＢにより引き上げるコンデンサ４８ｂ（第７の容量素子）とを含んで構成されている。【０１３９】
この転送クロック昇圧回路４８は、図１９に示すように、転送クロック昇圧回路４８の出力信号により転送スイッチ回路４２のトランジスタ４２ａがオン／オフするように、転送スイッチ回路４２の手前に設けられている。転送クロック昇圧回路４８の具体的な動作例について以下に説明する。ここでは、クロックＣＫ及びＣＫＢは、−５Ｖ〜＋１０Ｖの１５Ｖの振幅を有し、基準電圧（ＶＳＳ）は０Ｖ、所定の電圧（ＶＤＤ）は１０Ｖとする。【０１４０】
まず、ＣＫが立ち上がる（トランジスタ４８ａがオンする）と、基準電圧（ＶＳＳ）がコンデンサ４８ｂに書き込まれ、０Ｖとなる。次に、ＣＫが立ち下がる（トランジスタ４８ａがオフする）と、ＣＫＢの立ち上がりのタイミングで、ＣＫＢの振幅１５Ｖが出力される（信号ＣＫＢ′）。そして、１５ＶのＣＫＢ′が、トランジスタ４２ａに入力される。これにより、トランジスタ４２ａへの入力データとしての信号Ｘｎ（図１７のＸｎ：ＶＤＤ（１０Ｖ））よりも大きな電圧（ＣＫＢ′：１５Ｖ）でトランジスタ４２ａをオンすることができるため、ＶＤＤ（１０Ｖ）は閾値落ちせずに転送スイッチ回路４２から信号ＬＡＯｎとして出力される。【０１４１】
上記転送クロック昇圧回路４８による出力信号は、図２０のタイミングチャートにおいて、信号ＣＫＢ′として示されている。同図に示すように、ＣＫＢ′は、ＣＫＢの立ち上がりのタイミングでＶＤＤ（１０Ｖ：第２の電位レベル）を超える電圧（１５Ｖ：第３の電位レベル）に引き上げられる。これにより、転送スイッチ回路４２の出力信号ＬＡＯｎは、閾値落ちせずにＶＤＤ（１０Ｖ）の電位を保持することができる。この動作は、ＣＫＢのタイミングに同期しているおり、それにより、１Ｈおきに電位の引き上げが行われるため、信号ＬＡＯｎの電位を安定させることができる。したがって、安定した電位の信号をアナログスイッチ回路４３に入力することができるため、ＣＳ信号の出力の安定化を図ることが可能となる。【０１４２】
なお、上記転送クロック昇圧回路４８は、メモリ回路４１のトランジスタ４１ａ及び４１ｂに適用してもよい。図２１は、実施例５における他のＣＳドライバ４０′の構成を示す回路図であり、図２２は、該ＣＳドライバ４０′における各種信号の波形を示すタイミングチャートである。【０１４３】
ここでの転送クロック昇圧回路４８は、クロックＣＫによりオン／オフが制御されるとともに、入力データとして基準電圧（ＶＳＳ）が供給されるトランジスタ４８ａと、トランジスタ４８ａの出力信号の電位レベルをゲート信号ＧＬｎにより引き上げるコンデンサ４８ｂとを含んで構成されている。なお、ここでも、クロックＣＫ及びゲート信号ＧＬｎは、−５Ｖ〜＋１０Ｖの１５Ｖの振幅を有し、基準電圧（ＶＳＳ）は０Ｖ、ＣＭＩの電位は１０Ｖとしている。【０１４４】
上記転送クロック昇圧回路４８による出力信号は、図２２のタイミングチャートにおいて、信号ＧＬＯｎとして示されている。同図に示すように、信号ＧＬＯｎは、ＣＫの立ち上がりのタイミングでＶＤＤ（１０Ｖ）を超える電圧（１５Ｖ）に引き上げられる。そして、トランジスタ４１ａへの入力データとしての信号ＣＭＩ（１０Ｖ）よりも大きな電圧（ＧＬＯｎ：１５Ｖ）でトランジスタ４１ａをオンすることができるため、ＣＭＩ（１０Ｖ）は閾値落ちせずに信号ＬＡｎとして出力される（図２２の点線で囲った部分）。これにより、以降の動作を安定させることができる。【０１４５】
以上に示した各実施例は、様々なパターンで組み合わせて構成することが可能であり、例えば、実施例２〜５の構成は、それぞれ、実施例１の構成とのみ組み合わせてもよい。【０１４６】
ここで、上述したように、トランジスタ４１a及び４１ｂがオンするタイミングにおいて極性信号ＣＭＩとＣＭＩＢとは互いの極性が逆転しているため、転送スイッチ回路４２から出力される、それぞれの信号ＬＡＯｎ及びＬＡＢＯｎは、互いに電位レベル（Ｈ／Ｌレベル）が異なる。よって、一方が、Ｈレベルの場合、他方はＬレベルを出力する。これにより、フレームごとに電位レベルが逆転したＣＳ信号が出力される。このような構成において、例えば、ＨレベルのＣＳ信号を生成すべく、ＨレベルのＣＭＩがＣＳドライバ４０′に入力された時点では、アナログスイッチ回路４３のトランジスタ４３ａに入力される信号ＬＡＯｎはＬレベルとなっている。そして、次にＬレベルのＣＳ信号を生成するために、Ｌレベルの極性信号（ＣＭＩＢ）が必要となる。そこで、図２３に示すように、信号ＬＡＯｎをＣＭＩＢとして取り込む構成としてもよい。これにより、Ｈ／Ｌレベルをフレームごとに交互に入力することが可能となる。そして、制御回路からのＣＭＩＢの信号配線を削減することができ、回路構成の簡略化を図ることができる。【０１４７】
なお、ＣＳドライバ内の各スイッチ素子はＤラッチ回路により構成することができる。【０１４８】
また、本発明のＣＳドライバが用いるゲートドライバから出力される信号としては、上述したゲート信号でもよいし、ゲートドライバのシフトレジスタから出力される他段（例えば次段）へのセット信号であってもよい。【０１４９】
本発明に係る表示駆動回路及び表示駆動方法は、以上のように、前記容量結合配線駆動回路は、前記走査信号線駆動回路から出力される当該行の出力信号に基づいて、当該行の電位シフト信号を出力するものである。【０１５０】
上記構成及び方法では、上記「発明の開示」欄において述べた回路構成の複雑化の問題を解消し、簡易な構成によりＣＣ駆動を行うことができるという効果を奏する。【０１５１】
発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
【産業上の利用可能性】
【０１５２】
本発明は、アクティブマトリクス型液晶表示装置の駆動に特に好適に適用できる。
【図１】
2009084280.tif 000003
【図２】
2009084280.tif 000004
【図３】
2009084280.tif 000005
【図４】
2009084280.tif 000006
【図５】
2009084280.tif 000007
【図６】
2009084280.tif 000008
【図７】
2009084280.tif 000009
【図８】
2009084280.tif 000010
【図９】
2009084280.tif 000011
【図１０】
2009084280.tif 000012
【図１１】
2009084280.tif 000013
【図１２】
2009084280.tif 000014
【図１３】
2009084280.tif 000015
【図１４】
2009084280.tif 000016
【図１５】
2009084280.tif 000017
【図１６】
2009084280.tif 000018
【図１７】
2009084280.tif 000019
【図１８】
2009084280.tif 000020
【図１９】
2009084280.tif 000021
【図２０】
2009084280.tif 000022
【図２１】
2009084280.tif 000023
【図２２】
2009084280.tif 000024
【図２３】
2009084280.tif 000025
【図２４】
2009084280.tif 000026
【図２５】
2009084280.tif 000027
【図２６】
2009084280.tif 000028
【図２７】
2009084280.tif 000029
【国際調査報告】
2009084280.tif 000030
2009084280.tif 000031
2009084280.tif 000032