(57)【要約】  微細構造体を電圧印加が可能な電極の形成方向に対する垂直方向を基準として、それぞれ±５度以内に、略等間隔に配置させ、この微細構造体を用いて半導体素子を形成する。  絶縁基板に、少なくとも２つの電極を所定の間隔を開けて配置し、前記２つの電極を単位とする微細構造体配置領域を１または複数形成する。前記２つの電極に両端が接触し、前記電極の形成方向に対して垂直方向を基準として、±５度以内に配置した長手方向の長さがナノオーダーからミクロンオーダーの大きさを有する複数の微細構造体に、半導体素子電極を接触させる。
2009101944.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２つの電極を所定の間隔を開けて配置し、前記２つの電極を単位とする微細構造体配置領域を１または複数形成した絶縁基板と、
前記２つの電極に両端が接触し、前記２つの電極が配置される並行方向に対して垂直方向を基準として、±５度以内に配置したナノオーダーからミクロンオーダーの長さを有する複数の微細構造体と、
前記複数の微細構造体に接触する半導体素子電極と
を有する半導体素子。
【請求項２】
更に、前記２つの電極間に配置した第３の電極を有する請求項１に記載の半導体素子。
【請求項３】
前記所定の間隔は、１μｍ〜３０μｍである請求項１または２に記載の半導体素子。
【請求項４】
前記２つの電極間に配置される複数の微細構造体は、略等間隔に配置される請求項１から３までのいずれか１項に記載の半導体素子。
【請求項５】
前記所定の間隔は、前記微細構造体の長さの０．６〜０．９倍である請求項１から４までのいずれか１項に記載の半導体素子。
【請求項６】
前記微細構造体は、金属、半導体または誘電体からなり、ワイヤー、チューブまたは量子細線の形状を有する請求項１から５までのいずれか１項に記載の半導体素子。
【請求項７】
前記微細構造体は、金属層、半導体層または誘電体層のいずれかの積層からなり、ワイヤー、チューブまたは量子細線の形状を有する請求項１から５までのいずれか１項に記載の半導体素子。
【請求項８】
前記微細構造体は、表面に絶縁膜を有する半導体材料であり、前記半導体素子電極は、前記絶縁膜を介して接触する電極と、前記絶縁膜を除去して前記半導体材料に接触する電極である請求項１から７までのいずれか１項に記載の半導体素子。
【請求項９】
前記微細構造体は、前記第１電極と第２電極が配置される並行方向に対して垂直方向を基準として、角度分布の標準偏差が１以上６度以下である請求項１から８のいずれか１項に記載の半導体素子。
【請求項１０】
請求項１から９までのいずれか１項に記載の半導体素子を備える表示素子。
【請求項１１】
前記表示素子は、液晶表示素子である請求項１０に記載の表示素子。
【請求項１２】
長さがナノオーダーからミクロンオーダーの微細構造体を液体に分散させる微細構造体分散液の作製工程と、
前記微細構造体の長さより短い間隔で第１電極と第２電極を絶縁基板上に配置した微細構造体配置領域を１以上形成する基板形成工程と、
前記絶縁基板上に前記微細構造体分散液を塗布する塗布工程と、
前記第１電極と第２電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置させる微細構造体配置工程と、
前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する除去工程と
を含む微細構造体配置基板の製造方法。
【請求項１３】
前記除去工程は、前記第１電極または第２電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１４】
前記除去工程は、前記第１電極及び第２電極にオフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１５】
前記微細構造体配置工程は、交流電圧を印加し、前記除去工程は、前記第１電極または第２電極に前記交流電圧と前記オフセット電圧を重畳して印加する請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１６】
前記微細構造体配置工程は、交流電圧を印加し、前記除去工程は、第１電極及び第２電極に前記交流電圧と前記オフセット電圧を重畳して交互に印加する請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１７】
長さがナノオーダーからミクロンオーダーの微細構造体を液体に分散させる微細構造体分散液の作製工程と、
前記微細構造体の長さより短い間隔で第１電極と第２電極を絶縁基板上に配置し、前記第１電極と第３電極の間に第２電極を配置した微細構造体配置領域を１以上形成する基板形成工程と、
前記絶縁基板上に、前記微細構造体分散液を塗布する塗布工程と、
前記第１電極と第３電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置させる微細構造体配置工程と、
前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する電圧を前記第１電極または第３電極に印加する除去電圧印加工程と
を含む微細構造体配置基板の製造方法。
【請求項１８】
前記除去電圧印加工程は、前記第１電極または第３電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項１７に記載の微細構造体配置基板の製造方法。
【請求項１９】
前記オフセット電圧印加工程は、前記第１電極及び第３電極にオフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項１８に記載の微細構造体配置基板の製造方法。
【請求項２０】
前記微細構造体配置工程は、前記第２電極に基準電圧を印加し、前記第１電極と第３電極に電圧の平均が前記第２電極に印加される基準電圧と等しい交流電圧を印加する３端子交流電圧印加工程と、前記３端子交流電圧印加工程中に、第１電極または第３電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項１７に記載の微細構造体配置基板の製造方法。
【請求項２１】
前記３端子交流電圧印加工程は、前記第１電極及び第３電極に前記オフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項２０に記載の微細構造体配置基板の製造方法。
【請求項２２】
前記微細構造体配置工程は、前記第２電極に基準電圧を印加し、前記第１電極と第３電極に前記基準電圧にオフセット電圧を重畳したオフセット電圧重畳交流電圧を印加する３端子オフセット電圧重畳交流電圧印加工程と、前記３端子オフセット電圧重畳交流電圧印加工程中に、第１電極または第３電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項２１に記載の微細構造体配置基板の製造方法。
【請求項２３】
前記３端子オフセット電圧重畳交流電圧印加工程は、前記第１電極及び第３電極に前記オフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項２２に記載の微細構造体配置基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に配置した微細構造体を用いて形成した半導体素子及び微細構造体を配置した基板の製造方法に関する。さらに、基板上に配置した微細構造体を用いて形成した半導体素子を備える表示素子に関する。より詳細には、本発明は規則正しく配置された微細構造体を用いた半導体素子と、微細構造体を所望の位置に配置する方法および所望の配置をしていない微細構造体を除去する方法を用いた微細構造体配置基板の製造方法に関する。更に本発明は、前記方法で製造された微細構造体配置基板、ならびに前記方法で電極間に配置された微細構造体を用いた半導体素子及び表示素子に関する。
【背景技術】
【０００２】
近年、ナノワイヤー、ナノチューブなどのナノ構造体を半導体素子として用いる検討がさかんになされている。例えば、特許文献１は、シリコンナノワイヤーを複数束ねた量子細線トランジスタとその製造方法を開示している。また、多数のシリコン量子細線を大面積基板上にアッセンブリする方法が、非特許文献１に示されている。非特許文献１に記載の方法は、ラングミュアー・ブロジェット（Langmuir-Blodget）法を利用し、作製したシリコン量子細線を分離後に大面積基板上に分配するものである。
更に、特許文献２は、ソース電極―ドレイン電極間に交流電圧を印加しながら、カーボンナノチューブを溶媒に分散させたカーボンナノチューブ溶液を電極間領域に滴下し、その後、溶媒を除去する発明を開示している。これにより、カーボンナノチューブの配向方向を制御することができる。更に特許文献２は電極間に直流電圧を印加して、導電性特性を有するカーボンナノチューブを除去し、半導体特性有するカーボンナノチューブのみ残す技術を開示している。
【特許文献１】特開２００５-１９７６１２号公報
【特許文献２】特開２００４-７１６５４号公報
【非特許文献１】Ｎａｎｏ  Ｌｅｔｔｅｒｓ，Ｖｏｌ．３，Ｎｏ．７（２００３）ｐ．９５１−９５４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記各文献に記載の方法では、ナノ構造体が十分に制御よく所望の配置しているわけではない。ナノ構造体をデバイスに用いて半導体素子や表示素子などを製造するためには、ナノ構造体が所望の配置をしていることが必須である。ここで、所望の配置とは、ナノ構造体を所望の方向に規則正しく、等間隔に配置していることを指している。具体的には、２から２００本程度のナノ構造体が同一方向、及びナノ構造体同士の間隔が１から５μｍの範囲で等間隔に配置していることが必要である。一方、所望の配置をしたナノ構造体はその状態を維持したまま、好まざる配置をした微細構造体を除去する技術も要求される。好まざる配置とは、ナノ構造体が所望の位置ではなく、ランダムな方向に配置しており、ナノ構造体同士で交差した配置をしていることを指している。【０００４】
本件発明者等がナノ構造体の配置を研究した結果、シリコンナノワイヤーのような微細構造体が２つの電極が配置される並行方向に対して垂直方向を基準として、それぞれ±５度以内に、略等間隔に配置した場合に、所望の配置が得られることを見出した。
したがって、本発明は２つの電極が配置される並行方向に対して垂直方向を基準として、それぞれ±５度以内に、略等間隔に配置したシリコンナノワイヤーのような微細構造体を用いた半導体素子を提供することを目的とする。また、上記半導体素子を備える集積回路及び表示素子を提供することを目的とする。【０００５】
また、本発明は、微細構造体を所望の位置に配置をさせるための方法、及び好まざる配置をした微細構造体を優先的に除去するための方法を実現することを目的とする。また、本発明の方法によって微細構造体が所望の配置をされ、好まざる配置をした微細構造体が除去された微細構造体配置基板を提供することを目的とする。更に、微細構造体配置基板に所望の配置をした微細構造体を用いた半導体素子及び表示素子を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の半導体素子は、少なくとも２つの電極を所定の間隔を開けて配置し、前記２つの電極を単位とする微細構造体配置領域を１または複数形成した絶縁基板と、前記２つの電極に両端が接触し、前記２つの電極が配置される並行方向に対して垂直方向を基準として、±５度以内に配置したナノオーダーからミクロンオーダーの長さを有する複数の微細構造体と、前記複数の微細構造体に接触する半導体素子電極とを有する。
これにより、性能が向上し、歩留まりが高くなり、しかもばらつきが少ない半導体素子を実現できる。【０００７】
また、本発明は、上記課題を解決する微細構造体配置基板の製造方法であり、第１の実施形態では、長さがナノオーダーからミクロンオーダーの微細構造体を液体に分散させて微細構造体分散液を作製する作製工程と、前記微細構造体の長さより短い間隔で第１電極と第２電極を絶縁基板上に配置した微細構造体配置領域を１以上形成する基板形成工程と、前記絶縁基板上に前記微細構造体分散液を塗布する塗布工程と、前記第１電極と第２電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置させる微細構造体配置工程と、前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する除去工程とを含む。
これにより、微細構造体は所望の配置をし、好まざる配置をした微細構造体は除去するので、実質的に微細構造体を所望の配置に位置させることができる。【０００８】
また、本発明は、上記課題を解決する微細構造体配置基板の製造方法であり、第２の実施形態では、長さがナノオーダーからミクロンオーダーの微細構造体を液体に分散させる微細構造体分散液の作製工程と、前記微細構造体の長さより短い間隔で第１電極と第２電極を絶縁基板上に配置し、前記第１電極と第３電極の間に第２電極を配置した微細構造体配置領域を１以上形成する基板形成工程と、前記絶縁基板上に、前記微細構造体分散液を塗布する塗布工程と、前記第１電極と第３電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置させる微細構造体配置工程と、前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する電圧を前記第１電極または第３電極に印加する除去電圧印加工程とを含む。
これにより、所望の配置をした微細構造体はその状態を保ちながら、好まざる配置をした微細構造体を除去できる適切なオフセット電圧範囲が大きくなる。そのため、より効果的に好まざる配置をした微細構造体を除去することが可能となる。
【発明の効果】
【０００９】
本発明の半田応対素子によれば、前記２つの電極に両端が接触し、前記２つの電極が配置される並行方向に対して垂直方向を基準として、±５度以内に配置したナノオーダーからミクロンオーダーの長さを有する複数の微細構造体を用いるので、半導体素子の性能が向上し、ばらつきが小さくなり、しかも歩留まりが高くなる。【００１０】
本発明の第１の実施形態である微細構造体配置基板の製造方法によれば、微細構造体配置工程後、好まざる配置をした微細構造体を除去する除去工程を含むので、電極間に好ましい配置をした微細構造体を維持した状態で、好まざる配置をした微細構造体だけを除去できる。その結果、電極間に所望の方向に制御よく配置された微細構造体のみが残り、微細構造体をデバイスとして用いて半導体素子や表示素子などを高性能にし、歩留まりよく製造することが可能となる。【００１１】
本発明の第２の実施形態である微細構造体配置基板の製造方法によれば、第１電極と第３電極の間に第２電極を配置し、第１電極と第３電極間に電圧を印加して、微細構造体を配置させ、その後、好まざる配置をした微細構造体を除去する電圧を前記第１電極または第３電極に印加するので、電極間に所望の配置をした微細構造体はその状態を保ちながら、好まざる配置をした微細構造体を除去できる適切なオフセット電圧範囲が大きくなる。そのため、より効果的に好まざる配置をした微細構造体を除去することが可能となる。従って、好ましい配置をした微細構造体を維持した状態で、好まざる配置をした微細構造体だけをより効果的に除去できる。その結果、電極間に所望の方向に制御よく配置された微細構造体のみが残り、微細構造体をデバイスとして用いて半導体素子や表示素子などを高性能にし、歩留まりよく製造することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の半導体素子に用いられる微細構造体を示す図である。
【図２】本発明の実施形態１に用いられる絶縁基板の平面図である。
【図３】本発明の実施形態１において、絶縁基板上に微細構造体が配置する手順を説明する図である。
【図４】本発明の実施形態１において、導体からなる微細構造体が配置する原理を説明する図である。
【図５】本発明の実施形態１において、誘電体からなる微細構造体が配置する原理を説明する図である。
【図６】本発明の実施形態１において、微細構造体を配置する際に電極に与える好ましい電圧を説明する図である。
【図７】本発明の実施形態１において、絶縁基板上に微細構造体を配置する手順を説明する図である。
【図８】本発明の実施形態１において、絶縁基板上に微細構造体を配置する第１の方法を説明する図であり、図７のＣ−Ｄにおける矢視断面図である。
【図９】実験により微細構造体を配置させた基板の平面図を示す図である。
【図１０】任意に選択した１００本のシリコンナノワイヤーについて、電極の形成方向に対する垂直方向（図９中Ｘで示す方向）を基準としたときのシリコンナノワイヤーの角度と本数の分布を示す図である。
【図１１】図９により配置されたシリコンナノワイヤーを用いた電界効果トランジスタを示す図である。
【図１２】本発明の実施形態１において、絶縁基板上に配置した微細構造体を示す図である。
【図１３】本発明の実施形態１において、微細構造体を±５度以内に配置させる第２の方法の電圧の例を示す図である。
【図１４】本発明の実施形態１において、微細構造体が配置するメカニズムを説明する図である。
【図１５】本発明の実施形態１において、微細構造体を±５度以内に配置させる第３の方法の電圧の例を示す図である。
【図１６】本発明の実施形態１において、オフセット電圧印加前と印加後における、Ｘ方向に対する微細構造体の角度と本数の関係を示した図である。
【図１７】本発明の実施形態２に用いられる絶縁基板を説明する図である。
【図１８】本発明の実施形態２において、微細構造体が配置する原理を説明する図である。
【図１９】本発明の実施形態２において、微細構造体を配置する際に電極に与える電圧の例を示す図である。
【図２０】本発明の実施形態２において、絶縁基板上に微細構造体を配置する手順を説明する図である。
【図２１】本発明の実施形態２において、絶縁基板上に微細構造体を配置する第４の方法を説明する図である。
【図２２】本発明の実施形態２において、絶縁基板上に微細構造体を配置する手順を説明する図である。
【図２３】本発明の実施形態２において、微細構造体を±５度以内に配置させる第５の方法の電圧の例を示す図である。
【図２４】本発明の実施形態２において、微細構造体を±５度以内に配置させる第６の方法の電圧の例を示す図である。
【図２５】本発明の実施形態２において、微細構造体を±５度以内に配置させる第７の方法の電圧の例を示す図である
【図２６】本発明の実施形態２において、微細構造体を±５度以内に配置させる第８の方法の電圧の例を示す図である
【図２７】本発明の実施形態３の集積回路装置の一部である集積回路装置を示す平面図である。
【図２８】図２６のＧ−Ｈにおける矢視断面図である。
【図２９】実施形態４の表示装置の平面図である。
【符号の説明】
【００１３】
１  集積回路
２  表示素子
１１１，２１１  絶縁基板
１２１，２２１  金属電極（第１の電極）
１２２，２２２  金属電極（第２の電極）
１３０，２３１  シリコンナノワイヤー
１３２，２３２  斜めに配置をしたシリコンナノワイヤー
１３３，２３３  交差配置をしたシリコンナノワイヤー
１４１，２４１  ＩＰＡ
２２３  金属電極（第３の電極）
３３７，３３８  シリコンナノワイヤー３５１，３５２，３５３，３５４  メタル配線
３６１  絶縁膜
３７１  層間絶縁膜
３８１，３８２，３８３  領域
ＮＷ  微細構造体配置領域
【発明を実施するための最良の形態】
【００１４】
本発明の半導体素子は、少なくとも２つの電極を所定の間隔を開けて配置し、前記２つの電極を単位とする微細構造体配置領域を１または複数形成した絶縁基板と、前記２つの電極に両端が接触し、前記２つの電極が配置される並行方向に対して垂直方向を基準として、±５度以内に配置したナノオーダーからミクロンオーダーの長さを有する複数の微細構造体と、前記複数の微細構造体に接触する半導体素子電極とを有する。【００１５】
本発明の半導体素子は、上記のような特徴を有し、更に、実施形態では次のような好ましい構成を有する。
まず、本発明の半導体素子は、前記２つの電極間に配置した第３の電極を有する。これにより、微細構造体を所望の配置をさせる工程及び好まざる配置をした微細構造体を除去する工程において、電極に印加する電圧パターンが増加し、より多く不所望な配置をした微細構造体を除去することができる。【００１６】
また、本発明の半導体素子は、前記２つの電極が１μｍ〜３０μｍの間隔を開けて配置される。これにより、微細構造体を効率よく所望の位置に配置することができる。【００１７】
また、本発明の半導体素子は、前記２つの電極間に配置される複数の微細構造体が略等間隔に配置される。これにより、半導体素子の性能が向上し、歩留まりが高くなり、しかもばらつきが少なる。【００１８】
また、本発明の半導体素子は、前記２つの電極間が、前記微細構造体の長軸方向長さの０．６〜０．９倍である。これにより、微細構造体を効率よく所望の位置に配置することができる。【００１９】
また、本発明の半導体素子は、前記微細構造体が金属、半導体または誘電体からなり、ワイヤー、チューブまたは量子細線の形状を有するものである。
これにより、微細構造体は多種材料、形状から選択可能となる。【００２０】
好ましくは、本発明の半導体素子は、前記微細構造体が金属層、半導体層または誘電体層のいずれかの積層構造からなり、その形状はワイヤー、チューブまたは量子細線である。【００２１】
また、本発明の半導体素子は、前記微細構造体が半導体層の上に誘電体層が積層された積層構造体よりなり、前記誘電体層を介して接触する電極と、前記誘電体層を除去して半導体材料に接触する電極よりなる。
これにより、微細構造体を用いて半導体素子を形成することができる。【００２２】
また、本発明の半導体素子は、液体にナノオーダーからミクロンオーダーの長さを有する微細構造体を分散させる微細構造体分散液の作製工程と、前記微細構造体の長手方向の長さより短い間隔で第１電極と第２電極を配置した微細構造体配置領域を１以上絶縁基板上に形成する基板形成工程と、前記絶縁基板上に、前記微細構造体分散液を塗布する塗布工程と、前記第１電極と第２電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置する微細構造体配置工程と、前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する除去工程を含む微細構造体配置基板の製造方法によって、微細構造体が前記第１電極と第２電極間に配置され、この微細構造体に接触する入力電極と出力電極を備えるものである。
これにより、所望の配置をした微細構造体を用いて半導体素子を形成することができ、その結果、性能が向上し、歩留まりが高くなり、しかもばらつきが少ない半導体素子を実現できる。【００２３】
また、本発明の半導体素子は、液体にナノオーダーからミクロンオーダーの長さを有する微細構造体を分散させる微細構造体分散液の作製工程と、前記微細構造体の長手方向の長さより短い間隔で第１電極と第２電極を配置し、前記第１電極と第２電極の間に第３電極を配置した微細構造体配置領域を１以上絶縁基板上に形成する基板形成工程と、前記絶縁基板上に、前記微細構造体分散液を塗布する塗布工程と、前記第１電極と第２電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置する微細構造体配置工程と、前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する電圧を前記第１電極または第３電極に印加する除去工程を含む微細構造体配置基板の製造方法によって、微細構造体が前記第１電極と第２電極間に配置され、この微細構造体に接触する入力電極と出力電極を備えるものである。
これにより、微細構造体を所望の配置をさせる工程及び好まざる配置をした微細構造体を除去する工程において、電極に印加する電圧パターンが増加し、より多く不所望な配置をした微細構造体を除去することができる。【００２４】
また、本発明の半導体素子は、前記除去工程において、液体を微細構造体の配置方向に流す流下工程を含むことにより、簡単に好まざる配置をした微細構造体を除去できる。【００２５】
また、上記除去工程では、上記第１電極、第２電極または第３電極にオフセット電圧を印加することにより、より多くの不所望な配置をした微細構造体を除去することができる。【００２６】
さらに上記オフセット電圧印加工程では、上記第１電極、第２電極および第３電極にオフセット電圧を交互に印加することができ、これにより、更に多くの不所望な配置をした微細構造体を除去することができる。【００２７】
また、本発明の集積回路装置または表示素子は、上記半導体素子を用いて構成することが可能であり、それにより、性能が向上し、歩留まりが高くなり、しかもばらつきが少ない集積回路装置を実現できる。【００２８】
また、本発明の微細構造体配置基板の第１の製造方法は、液体にナノオーダーからミクロンオーダーの長さを有する微細構造体を分散させて微細構造体分散液を作製する作製工程と、前記微細構造体の長さより短い間隔で第１電極と第２電極を絶縁基板上に配置した微細構造体配置領域を１以上形成する基板形成工程と、前記絶縁基板上に前記微細構造体分散液を塗布する塗布工程と、前記第１電極と第２電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置させる微細構造体配置工程と、前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する除去工程とを含むことを特徴とする。【００２９】
本発明の微細構造体配置基板の第１の製造方法は、上記のような特徴を有し、更に、実施形態では次のような構成を有する。
例えば、前記除去工程が前記第１電極または第２電極にオフセット電圧を印加するオフセット電圧印加工程を含む。  またオフセット電圧が前記第１電極及び第２電極に交互に印加される。
これにより、オフセット電圧印加工程では除去できなかった好まざる配置をした微細構造体も除去できる。【００３０】
また前記除去工程において、前記第１電極及び第２電極に前記交流電圧と前記オフセット電圧を重畳して印加する。
また、第１電極及び第２電極に前記交流電圧と前記オフセット電圧を重畳して交互に印加する。
これにより、好まざる配置をした微細構造体をより効果的に除去することが可能になる。【００３１】
本発明の微細構造体配置基板の第２の製造方法は、前記第１電極と第２電極の間に第３電極を配置前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する電圧を前記第１電極または第３電極に印加する除去電圧印加工程とを含む。
これにより、微細構造体配置工程と、除去電圧印加工程において、第１電極、第２電極及び第３電極に印加する電圧に掛け方の自由度が増す。【００３２】
また第２の製造方法は、前記除去電圧印加工程において、前記第１電極または第３電極にオフセット電圧を印加する。または前記第１電極及び第３電極にオフセット電圧を交互に印加する。
これにより、通常のオフセット電圧印加工程では除去できなかった好まざる配置をした微細構造体も除去できる。【００３３】
以下には、本発明の実施形態について詳細に説明する。
本発明において、微細構造体は、例えばナノワイヤー、ナノチューブ、量子細線の形状に形成される。材質は、金属、半導体、誘電体、絶縁体からなる。若しくは金属層、半導体層、誘電体層、絶縁体層のいずれかの積層からなる。
半導体の材料としては、シリコン、ＧａＡｓ、ＧａＮ、ＳｉＣ、カーボンナノチューブなどを用いることができる。金属の材料としては、金、銀、銅、鉄、タングステン、タングステンナイトライド、アルミニウム、タンタルやそれらの合金などを用いることができる。また誘電体としては、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム、酸化チタン、酸化ハフニウムなどを用いることができる。
これら材料若しくはそれらの積層からなるナノワイヤー、ナノチューブ、量子細線が形成される。ナノワイヤーは、例えばＶＬＳ（Vapor-Liquid-Slid）法、ナノチューブはＨｉＰＣＯ（High Pressure Carbon Monoxide）法が代表的であり、これらにより、所望の一定長さを有し、かつ直線の微細構造体を製造することができる。
ＶＬＳ法によれば、ナノワイヤーが金粒子の下部でシリコンが析出して成長するとき、ナノワイヤーは直下のシリコン結晶の結晶性を継承して成長する。即ち、ナノワイヤーは成長しやすい結晶方位があるので、その結晶方位が基板表面に垂直になるシリコン基板を使用すると、ナノワイヤーはシリコン基板の結晶性をずっと維持し、基板表面に垂直に成長する。この方法により一定長さを有し、直線の微細構造体を製造することができる。ＨｉＰＣＯ法によっても同様に一定長さを有し、直線の微細構造体を製造することができる。また、微細構造体の直径（数１０ｎｍ〜数μｍ）と長さ（数μｍ〜数１００μｍ）を適宜設定することによっても直線の微細構造体を製造することができる。更に、ナノワイヤー、ナノチューブまたは量子細線のように微細構造体の形状によっても直線の微細構造体を製造することができる。【００３４】
本発明で用いられるナノワイヤー、ナノチューブ、量子細線の寸法は、全てのディメンジョンがナノスケールである必要はない。例えば、直径が数１０ｎｍ〜数μｍ、直線の長さが数μｍ〜数１００μｍのナノワイヤーあるいはマイクロワイヤーは、本発明の微細構造体に含まれる。棒状の微細構造体の場合、その太さが概ね１μｍ未満、長さが数１０μｍのものを指している。したがって、本発明において、微細構造体は、いわゆるナノオーダーからミクロンオーダーの微細構造体を含む。【００３５】
図１に、微細構造体の例を示す。図１には、微細構造体の長さ方向の中心線を含む面での断面図と、長さ方向とは垂直方向の面での断面図が示されている。図１（ａ）は、単層のナノワイヤー又はナノチューブ１１を示す。図１（ｂ）は、ナノワイヤー又はナノチューブ２１に、絶縁体２２がコーティングされた２層構造を有する微細構造体を示す。図１（ｃ）は、ナノワイヤー又はナノチューブ３１に、絶縁体３２がコーティングされ、更に金属膜３３がコーティングされた３重構造を有する微細構造体の例を示す。
微細構造体は、必ずしも円柱形状ではなく、図１（ｄ）のように、板状であってもよい。図１（ｄ）は、例えば、板状の導電体４１に、絶縁体４２、金属膜４３を被覆した構造を有する微細構造体の例を示す。更には、ナノワイヤー又はナノチューブは、三角形や六角形等の多角形であってもよい。
このような微細構造体は、直線であることが望ましい。微細構造体に用いる材料、或いは導電型（微細構造体が半導体自身である場合を含む）、構造を適切に選ぶことにより、スイッチング素子、発光素子、抵抗素子などを形成することができる。【００３６】
以降、微細構造体の配置に関する説明では、図１（ｃ）の構造を有する微細構造体を配置する場合について説明する。より具体的には、微細構造体は、シリコンよりなるナノワイヤー３１に、シリコン酸化膜よりなる絶縁膜３２がコーティングされ、更にＴａＡｌＮからなる金属膜３３がコーティングされた構造である。このシリコンナノワイヤーは、直線であることが望ましい。以降、この微細構造体をシリコンナノワイヤーと呼ぶこととする。
本発明に用いたシリコンナノワイヤーは、太さが約１５０ｎｍ、長さが約２５μｍのサイズである。より詳しくは、シリコンよりなるナノワイヤー３１の半径が約４５ｎｍ、シリコン酸化膜よりなる絶縁膜３２の膜厚が約１５ｎｍ、ＴａＡｌＮからなる金属膜３３の膜厚が約１５ｎｍである。これらの数値は一例であり、本発明はこれに限定されない。また全てのシリコンナノワイヤーが同じサイズである必要はない。【００３７】
また、微細構造体の半導体素子または表示素子に用いられるデバイスへの応用に関する説明では、図１（ｂ）の構造を有する微細構造体をデバイスに応用する場合について説明する。しかし、図１（ａ）〜図１（ｄ）に示した構造の微細構造体でもかまわない。より具体的には、微細構造体は、シリコンよりなるナノワイヤー２１に、シリコン酸化膜よりなる絶縁膜２２がコーティングされた構造である。このシリコンナノワイヤーは、直線であることが望ましい。
半導体素子または表示素子に応用したシリコンナノワイヤーのサイズは、太さが約１２０ｎｍ、長さが約２５μｍである。より詳しくは、シリコンよりなるナノワイヤー２１の半径が約４５ｎｍ、シリコン酸化膜よりなる絶縁膜２２の膜厚が約１５ｎｍである。これらの数値は一例であり、本発明はこれに限定されない。【００３８】
（実施形態１）
本発明の実施形態１を、図２〜図１６により説明する。図２は、本発明の実施形態１に用いる絶縁基板を示す。図３及び図７、図８は、本発明による微細構造体の配置方法の手順を説明する図である。図４、図５、及び図１４は微細構造体が配置する原理を説明する図である。図９〜図１１は本発明の実験を説明する図を示す。図６、図１３及び図１５は、微細構造体を配置する際に電極に与える好ましい電圧を説明する図である。図１６はオフセット電圧を印加する前後において、任意に選んだ１００本のシリコンナノワイヤーのＸ方向に対する角度を測定し、角度と本数の関係を示す図である。【００３９】
シリコンナノワイヤーを配置する絶縁基板を図２に示す。絶縁基板１１１はガラス、セラミック、アルミナ、樹脂のような絶縁体、またはシリコンのような半導体表面にシリコン酸化膜を形成し、表面が絶縁性を有するような基板である。ガラス基板を用いる場合は、表面にシリコン酸化膜、シリコン窒化膜のような下地絶縁膜を形成するのが望ましい。
このような絶縁基板１１１の表面に、金属電極１２１、１２２を形成する。金属電極１２１、１２２は、印刷技術を利用して、所望の電極形状に形成することができる。または金属膜及び感光体膜を一様に積層し、所望の電極パターンを露光し、エッチングして形成することができる。【００４０】
図２では省略されているが、金属電極１２１、１２２には外部から電圧を与えられるよう、パッドが形成されている。金属電極１２１、１２２が対向する部分（図２中、破線で囲ったＮＷで示される領域）にシリコンナノワイヤーが配置することとなる。この領域を微細構造体配置領域と称している。図２では、シリコンナノワイヤーが配置する領域ＮＷが２×２個配置されているが、無論１個以上任意の個数配置することができる。
ここで、２つの電極は平行に形成され、微細構造体は電極の形成方向Ｙに対して垂直方向、図２に、Ｋで示す方向に配置される。【００４１】
なお、微細構造体配置領域ＮＷにおける金属電極１２１、１２２間の距離Ｋは、シリコンナノワイヤーの直線の長さよりやや小さいのが好ましい。本発明の実験では、シリコンナノワイヤーはほぼ直線であり、その長さが約２５μｍであった。このように、シリコンナノワイヤーは長さが一定であり、直線性を有することが望ましい。このとき、距離Ｋは、１６〜２２μｍとした場合が、最も効率的にシリコンナノワイヤーを配置させることができた。即ち、距離Ｋは、シリコンナノワイヤーの６０〜９０％程度にするとよい。更には８０〜９０％が望ましい。図は、電極とシリコンナノワイヤーの大きさの関係は、見やすくするために、正しく表していない。【００４２】
次に、絶縁基板１１１上にシリコンナノワイヤーを配置する手順を示す。まず、図３（図２のＡ−Ｂの矢視断面図）に示すように、絶縁基板１１１上に、シリコンナノワイヤー１３０を分散したイソプロピルアルコール（ＩＰＡ）１４１を薄く塗布する。ＩＰＡ１４１の他に、エチレングリコール、プロピレングリコール、メタノール、エタノール、アセトン、またはそれらの混合物でもよい。或いは、ＩＰＡ１４１に代えて、他の有機物からなる液体、水またはイオンを含むものを用いることができる。従って、ＩＰＡ１４１は、シリコンナノワイヤーを含んだ液体を指すこともあり、それに限定するものではない。【００４３】
シリコンナノワイヤーを含むＩＰＡ１４１を塗布する厚さは、次にシリコンナノワイヤーを配置する工程で、シリコンナノワイヤーが配置できるよう、液体中でシリコンナノワイヤーが移動できる厚さである。従って、シリコンナノワイヤーの太さ以上であり、例えば、数μｍ〜数ｍｍである。塗布する厚さは薄すぎると、シリコンナノワイヤーが移動し難くなり、厚すぎると、液体を乾燥する時間が長くなる。好ましくは、１００μｍ〜５００μｍである。
また、ＩＰＡの量に対して、シリコンナノワイヤーの量は、１×１０4本／ｃｍ3〜１×１０7本／ｃｍ3が好ましい。
シリコンナノワイヤーを含むＩＰＡ１４１を塗布するために、シリコンナノワイヤーを配置させる金属電極の外周囲に枠を形成し、その枠内にシリコンナノワイヤーを含むＩＰＡ１４１を所望の厚さになるよう充填するとよい。しかしシリコンナノワイヤーを含むＩＰＡ１４１が粘性を有する場合は、枠を必要とせずに、所望の厚さに塗布することが可能である。
ＩＰＡ、エチレングリコール、プロピレングリコール等、またはそれらの混合物、或いは、他の有機物からなる液体、または水などの液体は、シリコンナノワイヤーの配置工程のためには粘性が低いほど望ましく、また加熱により蒸発しやすい方が望ましい。【００４４】
次に、金属電極１２１（第１の電極）、１２２（第２の電極）間に電圧差を与える。実施形態１では、１Ｖの電圧差とするのが適当であった。金属電極１２１と１２２の電圧差は、０．１〜１０Ｖを印加することができる。０．１Ｖ以下ではシリコンナノワイヤーの配置が悪くなり、１０Ｖ以上では金属電極間の絶縁が問題になり始める。従って、１〜５Ｖが好ましく、更には１Ｖ程度とするのが好ましい。【００４５】
図４は、シリコンナノワイヤー１３０が金属電極１２１（第１の電極）と、金属電極１２２（第２の電極）上に配置する原理を示す。金属電極１２１（第１の電極）に直流電圧ＶLを、金属電極１２２（第２の電極）に直流電圧ＶR（ＶL＜ＶR）を与える。すると、金属電極１２１（第１の電極）には負電荷１５１が、金属電極１２２（第２の電極）には正電荷が、それぞれ誘起される。そこに直線のシリコンナノワイヤー１３０が接近すると、シリコンナノワイヤーのうち金属電極１２１に近い側に正電荷１５２が、金属電極１２２に近い側に負電荷が、それぞれ誘起される。シリコンナノワイヤーに電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた導体は、導体内部の電界が０となるまで導体表面に電荷が誘起されることによる。その結果、各電極とシリコンナノワイヤーとの間に静電力により引力が働き、シリコンナノワイヤー１３２は、金属電極１２１、１２２間に生じる電気力線に沿って配置される。これにより、シリコンナノワイヤーは電極の形成方向Ｙに対して垂直方向Ｘに配置される。
また、各シリコンナノワイヤーに誘起される電荷はほぼ等しいので、電荷による反発力により、等間隔に規則正しく配置させることができる。理想的には各シリコンナノワイヤーに誘起される電荷は等しいが、実際には多少の差があり、その差分やシリコンナノワイヤーの移動距離及びシリコンナノワイヤー同士の衝突などのため、厳密には等間隔に配置されない。このように等間隔に配置されるとき、シリコンナノワイヤーは１つの層に形成される。【００４６】
この実施形態１に使用されるシリコンナノワイヤーは、最外層が金属膜でコーティングされている。しかし、誘電体からなる微細構造体を用いた場合であっても、ほぼ同様な原理により電極上に配置させることが可能である。誘電体からなる微細構造体の場合は、図４に示すように、電圧差を与えられた金属電極１２１、１２２間に発生した外部電場により誘電体が分極することにより表面に電荷が誘起される。
誘電体からなるシリコンナノワイヤー１６０には、図５に示すように電荷が誘起される。例えば、金属電極１２１（マイナスの電圧を持つ）の近傍では、金属電極１２１に近い側に正電荷１６２が、金属電極１２１に遠い側に負電荷１６３が誘起する。金属電極１２１に誘起された負電荷１６１と、シリコンナノワイヤー１６０に誘起した正電荷１６２は互いに引き合うが、金属電極１２１に誘起された負電荷１６１と、シリコンナノワイヤー１６０に誘起した負電荷１６３は互いに反発する。金属電極１２２（プラスの電圧を持つ）の近傍でも、符号が逆であるが、同様の現象が現れる。【００４７】
このような現象は、金属電極１２１、１２２に近いほど強くなる。シリコンナノワイヤーに誘起された正電荷１６２に働く力（引力）は、負電荷１６３に働く力（斥力）よりも大きい。したがって、金属電極１２１とシリコンナノワイヤー１６０との間には、正味で引力が働くのである。金属電極１２２とシリコンナノワイヤー１６０との間に働く力も同様である。
以上の理由により、誘電体からなる微細構造体を用いた場合であっても電極上に配置させることができる。なお、勾配のある電界中に置かれた誘電体が、電極に吸引される原理については、例えば、「Dielectrophoresis, H.A.Pohl, Cambridge University Press, New York, 1978」に記載されている。それゆえ、微細構造体の材質は、金属、半導体、誘電体、若しくはそれらの積層のいずれであっても良いのである。【００４８】
以上のように、本発明は微細構造体が金属電極間に発生した外部電場により、微細構造体に電荷を発生させ、電荷の引力により金属電極に微細構造体を吸着させるので、微細構造体の大きさは、液体中で移動可能な大きさであることが必要である。従って、微細構造体の大きさは、液体の塗布量（厚さ）により変化する。液体の塗布量が少ない場合は、微細構造体はナノスケールでなければならないが、液体の塗布量が多い場合は、ミクロンオーダーであってもかまわない。【００４９】
微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合は、金属電極１２１、１２２間に静的な電圧差（ＤＣ）を与えるだけでは、微細構造体を安定して配置することができない。例えば、シリコンナノワイヤー１３０が正味として正に帯電した場合は、正電荷が誘起されている電極１２２との引力が相対的に弱くなる。そのため、シリコンナノワイヤー１３０の配置が非対称になってしまのである。
そのような場合は、図６に示すように、金属電極１２１、１２２間にＡＣを印加することが好ましい。図６においては、電極１２１に基準電圧を、電極１２２には振幅ＶPPL／２のＡＣ電圧を印加している。こうすることにより、シリコンナノワイヤー１３０が正味として帯電している場合でも、配置を対象に保つことができるのである。【００５０】
なお、本発明の実施形態１では、電極１２２に与える交流電圧の周波数は、１０Ｈｚ〜１ＭＨｚとするのが好ましかった。電極１２２に与える交流電圧の周波数が１０Ｈｚ未満のときは、シリコンナノワイヤー１３０が激しく振動し、配置が乱されることが度々あった。一方、電極１２２に与える交流電圧の周波数が１ＭＨｚ以上の時は、シリコンナノワイヤーが電極に吸着される力が弱くなり、外部の擾乱により配置が乱されることがあった。５０Ｈｚ〜１ｋＨｚとするのが最も配置が安定し、より好ましかった。
更に、ＡＣ電圧は、正弦波に限らず、矩形波、三角波、ノコギリ波など、周期的に変動するものであればよい。なお、ＶPPLは１Ｖ程度とするのが好ましかった。【００５１】
以上のようにして、シリコンナノワイヤーが配置を始めてしばらくすると、図７及び図８に模式的に示すように、シリコンナノワイヤーが配置した。シリコンナノワイヤーにハッチングして示す。図８は、図７のＣ−Ｄにおける矢視断面図である。微細構造体配置領域（図２中ＮＷと示した領域）には、シリコンナノワイヤー１３０が電極の形成方向Ｙに対して垂直方向Ｘに、かつほぼ等間隔に配置した。シリコンナノワイヤーが電極の形成方向に対して垂直方向に配置するのは、図４で説明したように静電力により電気力線に沿うからである。またシリコンナノワイヤーがほぼ等間隔に並ぶのは、シリコンナノワイヤーに誘起された電荷によりシリコンナノワイヤー間に反発力が働いているからである。【００５２】
以上のように、シリコンナノワイヤー１３０は、微細構造体配置領域内において、電極の形成方向に対して垂直方向（Ｘ方向）に、等間隔に配置され、一つの層に配置されるのが理想的である。しかし、実際には誘起される電荷量、シリコンナノワイヤーの移動量及びシリコンナノワイヤー同士の衝突等のため所望の配置にならない。例えば、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー１３２、互いに交差して配置されたシリコンナノワイヤー１３３が存在する。【００５３】
本発明者等が実験した微細構造体の配置を図９に示す。実験は、図９に示すように、絶縁基板上に二つの電極１１と１２を形成し、電極間に電圧を印加させながら有機溶剤に希釈して分散させた微細構造体液を塗布し、溶媒を除去することにより電極間に微細構造体の配向方向を制御するものである。このように配向を制御した微細構造体を用いて半導体素子を形成した。【００５４】
しかし、上記実験では、微細構造体は十分に制御よく配置しなかった。微細構造体として、直線のシリコンナノワイヤーを用い、電極間に交流電圧を印加しながら、有機溶剤に希釈して分散させたシリコンナノワイヤーを塗布し、配置させた。その結果、図９に示すように、シリコンワイヤー２１は電極１１、１２の形成方向に対して垂直方向（図９中Ｘで示す方向であり、以下Ｘ方向と呼ぶ）と同一の方向に配置される。しかし、このシリコンナノワイヤー２１のほか、図９示すように、Ｘ方向に対して角度を持って配置されたシリコンナノワイヤー２２が観察された。また、図９に示すように、Ｘ方向に角度を有して配置され、かつシリコンナノワイヤー２３同士が交差しているものも多数観察された。【００５５】
図９に示す電極１１、１２の組を１００個ガラス基板上に用意し、上記方法によりシリコンナノワイヤーを各電極間に１０〜２０本配置させた。１００個の電極間に配置したシリコンナノワイヤーから任意に１００本選択し、その１００本のシリコンナノワイヤーについて、配置角度を調べた。シリコンナノワイヤーの配置角度は、電極の形成方向に対する垂直方向（Ｘ方向）を基準としたときのシリコンナノワイヤーの角度分布を調べた。その結果は、図１０に示すように、Ｘ方向に対してシリコンナノワイヤーは角度にばらつきを有する。具体的には、今回の実験結果から、標準偏差は６．５６度であることが分かった。【００５６】
上記のように角度を持って配置されたシリコンナノワイヤー２２、もしくは交差しているシリコンナノワイヤー２３を半導体素子として作成した場合、性能、歩留まりが低下し、ばらつきが増加する原因となる。
具体的にひとつの例として、図９のように配置されたシリコンナノワイヤーを用いた電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を図１１に示す。図１１において、電極１３がソース電極、電極１４がドレイン電極、電極１５がゲート電極である。図１１では、電極１５とシリコンナノワイヤーが重なっている領域が、実効的なチャネル領域となる。【００５７】
図１１に示すように、Ｘ方向に対して水平方向に配置されたシリコンナノワイヤー２１のチャネル領域（Ｌ）と、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２２のチャネル領域（Ｌ´）では、Ｌ´の方が長い。ＭＯＳＦＥＴはチャネルの長さが短いほど高性能であるので、角度を有して配置されたシリコンナノワイヤー２３を用いたＭＯＳＦＥＴは、角度を有していないものに比べて性能的に劣る。
また、交差しているシリコンナノワイヤー２３は上記電極のいずれかに（図１１中ではソース電極１３またはドレイン電極１４）全部が接触していないために、ＭＯＳＦＥＴとして機能しない、またはＭＯＳＦＥＴの性能を著しく劣化させる。
また交差したシリコンナノワイヤーは、下側に配置したシリコンナノワイヤーが上側に配置したシリコンナノワイヤーの陰になる。このため後の工程、例えばエッチング工程のとき、下側のシリコンナノワイヤーは所望のエッチング処理が行われない可能性がある。【００５８】
さらに、角度を有して配置されたシリコンナノワイヤー２２と、交差しているシリコンナノワイヤー２３は、水平方向に配置されたシリコンナノワイヤー２１と比較して電極の形成方向（Ｙ）に対する占める幅が大きい。具体例として、Ｘ方向に対して水平方向に配置されたシリコンナノワイヤー２１のＹ方向の幅（Ｓ）は、角度を有して配置されたシリコンナノワイヤー２２のＹ方向の幅（Ｓ´）よりも小さい。
このように１本ごとのＹ方向の幅が異なると、Ｙ方向に対して同一の幅を有する電極において、配置されるシリコンナノワイヤーの数にばらつきが生じる。ＭＯＳＦＥＴの性能は本数により変化するので、ＭＯＳＦＥＴの性能のばらつきが生まれることになる。このばらつきは、このＭＯＳＦＥＴを産業上利用するにあたり大きな障害となる。【００５９】
本発明は以上のような問題に鑑みて、上記課題を解決するために、微細構造体をＸ方向に対して水平に配置するものである。具体的には、±５度以内に配置している必要がある。上記条件の根拠を以下に示す。
図１１に示したシリコンナノワイヤーを例にとって説明する。今、シリコンナノワイヤーの長軸の長さが２０μｍだと仮定する。すると、Ｘ方向に対して±５度傾いた場合、Ｙ方向に±１．７５ｕｍの幅を有する。それに対し、隣接するシリコンナノワイヤーとの間隔は１μｍから４μｍを有し、略等間隔に配置することが可能である。よって、シリコンナノワイヤーがＸ方向に対して±５度以内であれば、隣接するシリコンナノワイヤーとの間隔内に収まるので、シリコンナノワイヤー同士の接触、及び交差を抑制することが可能である。この結果、シリコンナノワイヤーは一つの層に形成することができる。
Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２２、及び互いに角度を有し交差して配置されたシリコンナノワイヤー２３の存在は、上述したとおり半導体素子作成において、性能、歩留まり、信頼性の低下を招く。そのため、シリコンナノワイヤーをＸ方向に対して±５度以内に配置させるためには、上記シリコンナノワイヤー２２、２３を除去させなければならない。【００６０】
そのための第１の方法として、図８に示すように金属電極１２１、１２２間にＡＣを印加しつつ、シリコンナノワイヤーを配置した方向（Ｘ方向）にＩＰＡをゆっくり流す（図８中矢印１５１）。
ＩＰＡの流量及び流速を制御することで、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー１３２、互いに交差して配置されたシリコンナノワイヤー１３３を除去する。この場合、ＩＰＡまたは塗布液はシリコンナノワイヤーを含まない方が好ましい。
Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー１３２、互いに交差して配置されたシリコンナノワイヤー１３３は、水平に配置されたシリコンナノワイヤー１３１に比べてＩＰＡの流れによる影響を受けやすいため、優先的に除去される。その結果、図１２に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。
ＩＰＡの流量、流速は、上記のようにＸ方向に対して角度を有するシリコンナノワイヤー１３２及び交差して配置されたシリコンナノワイヤー１３３を除去し、かつＸ方向に配置したシリコンナノワイヤー１３１は除去しないように設定する。またＩＰＡの流出口及び排出口は、微細構造体配置領域から離れている方が望ましい。具体的には、ＩＰＡの塗布厚さが５００μｍの場合、３μｍ／秒〜３０μｍ／秒の流速で、シリコンナノワイヤーを配列させる領域全面において均一になるようにするのが好ましい。これより遅すぎると配列が完了するのに時間がかかり、早すぎると、シリコンナノワイヤーが流速に負けて電極に捕らえられなくなる。ＩＰＡの流速はＩＰＡの塗布厚さに関係し、厚ければ流量が同じでも流速は増加する。【００６１】
以上のようにして、金属電極１２１、１２２間にシリコンナノワイヤー１３１を配置させた後、ＩＰＡの流下及び電圧印加を止め、ＩＰＡを乾燥させる。ＩＰＡは加熱または真空乾燥によって除去することができる。以上の操作により、シリコンナノワイヤー１３１は金属電極１２１、１２２間に固定される。【００６２】
また、第２の方法として、図１３に示すように金属電極１２１、１２２のどちらかに、上記図６で説明した印加電圧にオフセット電圧を印加する。ここでオフセット電圧とは、微細構造体配置工程で印加されている電圧に対して、一定電圧増減させるために印加する電圧のことを意味する。
図１３では、片側の金属電極１２１にのみ負のオフセット電圧（ここでは直流電圧ＶDCL1）を印加する。それにより、図１４（ｂ）に示すように、片側の電極１２１側のみシリコンナノワイヤーが中央に寄り、それに伴い電極間において、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３が勢いよく弾き出され、ＩＰＡ中を漂う現象が観察された。なお、図１３はオフセット電圧（ＶDCL1）を１回印加しているが、所定時間間隔で１回以上繰り返して印加するのが望ましい。
一方、Ｘ方向に水平に配置されているシリコンナノワイヤー１３１は、片側の電極１２１側のみ中央に寄り、いったん斜めに配置され左右非対称の状態となるが、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３の場合と異なり、弾き出されることはなかった。その後、オフセット電圧印加を止め、元の状態に戻すと、再び所望の配置に戻ることが確認された。オフセット電圧（ＶDCL1）は、ＶPPLが１Ｖのとき、その５〜２０％程度の電圧を印加する。これにより、Ｘ方向に対して角度を有するシリコンナノワイヤー１３２、交差したシリコンナノワイヤー１３３を除去できた。オフセット電圧は、一例では、ＶDCL1＝―０．１２Ｖとした。【００６３】
この互いに角度を有して交差して配置されているシリコンナノワイヤー１３３が、第１の電極、もしくは第２の電極のどちらかにオフセット電圧をかけることで除去できるメカニズムは明らかではないが、考えられるこの現象の原理の説明を以下に示す。
図１４（ａ）に示すように、シリコンナノワイヤー同士は誘起された電荷によって互いに反発して等間隔に並んでおり、それぞれの電極におけるシリコンナノワイヤーの間隔は等しい。ここで、電極１２１における、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１と互いに角度を有して交差して配置されているシリコンナノワイヤー１３３との間隔をＷLとする。また電極１２２における、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１と、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３との間隔をＷRとする。【００６４】
等間隔に配置されている状態から、金属電極１２１に負のオフセット電圧（ＶDCL1）をかけることにより、図１４（ｂ）に示すように、負のオフセット電圧をかけた側のシリコンナノワイヤーの間隔が狭くなることが観察により明らかになった。特に、所望の配置をしたシリコンナノワイヤーと好まざる配置をしたシリコンナノワイヤーの間隔ＷLは狭くなる。ＷLが狭くなることは、同時にシリコンナノワイヤー付近に存在する電荷の間隔が狭くなることを意味する。電荷による反発力は距離の逆数の２乗に比例するため、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１と、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３両者の間に発生する反発力は大きくなる。【００６５】
ここで、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３はシリコンナノワイヤー同士で交差しているため、電荷分布がＸ方向に水平に配置されたシリコンナノワイヤー１３１と異なり、電気的に不安定であることが考えられる。
よって、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１と、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３間に発生する反発力が電極間に配置させている力よりも上回る。これにより、比較的不安定である互いに角度を有して交差して配置されているシリコンナノワイヤー１３３が優先的に弾き出されると考えられる。【００６６】
なお、上記の例では、オフセット電圧（ＶDCL1）は負としたが、正の場合においても互いに角度を有して交差して配置されているシリコンナノワイヤー１３３は除去される。その場合、正のオフセット電圧（ＶDCL1）を印加した金属電極１２１上にあるシリコンナノワイヤーの間隔ＷLが広がり、もう一方の金属電極１２２上にあるシリコンナノワイヤーＷRが狭くなる。その結果、金属電極１２２上において、反発力が強くなり、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３が電極から離れやすくなる。
また、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー１３２に関しても、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３の場合と同様な効果が得られた。【００６７】
以上のことから、配置させるための電圧を印加している状態から、どちらか片側の電極にオフセット電圧を印加することにより、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー１３２と角度を有して交差して配置されているシリコンナノワイヤー１３３を優先的に除去することで、図９に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。【００６８】
なお、金属電極１２１、もしくは金属電極１２２に印加するオフセット電圧（ＶDCL1）には適切な大きさである必要がある。なぜならば、オフセット電圧（ＶDCL1）が小さすぎれば、互いに角度を有して交差して配置されているシリコンナノワイヤー１３３を除去できない。またオフセット電圧（ＶDCL1）が大きすぎれば、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１まで除去されてしまう。本実施形態では、オフセット電圧は０．１〜０．１４Ｖであるのが好ましかった。これは金属電極１２１、１２２に印加した電圧ＶPPLに対して１０〜１４％に相当する。
図１３に示した電圧の例は、交流電圧を印加した金属電極１２１にオフセット電圧を印加したが、基準電圧を印加した金属電極１２２にオフセット電圧を印加してもよい。また交流電圧にオフセット電圧を重畳して印加したが、交流電圧印加後、オフセット電圧を印加してもよい。【００６９】
また、２つの電極を形成した絶縁膜基板上にシリコンナノワイヤーと少量のイオンを含んだ溶液を塗布すると、より効果的に互いに角度を有して交差して配置されているシリコンナノワイヤー１３３を除去することができた。
以上のようにして、金属電極１２１、１２２間にシリコンナノワイヤー１３１を配置させた後、電圧印加を止め、ＩＰＡを除去する。ＩＰＡは加熱または真空乾燥によって除去することができる。以上の操作により、シリコンナノワイヤー１３１は金属電極１２１、１２２間に固定される。【００７０】
第３の方法は、図１５に示すように、金属電極１２１及び金属電極１２２にオフセット電圧（ＶDCL2、ＶDCR2）を交互に印加することを特徴とする。それ以外の発明の構成は、第２の方法と同じである。
この方法を用いることによって、第２の方法で得られる効果を得ることができる他に、以下に述べる効果を奏することができる。
実験により、金属電極１２１にオフセット電圧ＶDCR1を印加するだけでなく、金属電極１２２にオフセット電圧ＶDCR2を交互に印加する第３の方法を用いることによって、第２の方法の場合では除去しきれなかった互いに角度を有して交差して配置されているシリコンナノワイヤー１３３を除去できることが確認された。【００７１】
第３の方法を用いることによって得られた実験結果を図１６に示す。実験の詳細は、図５に示すように、シリコンナノワイヤーが配置する微細構造体配置領域ＮＷを１０×１０個配置したガラス基板上に、１個の微細構造体配置領域に１０〜２０本のシリコンナノワイヤーを配置した。この状態において、１００本のシリコンナノワイヤーを任意に選択し、オフセット電圧を印加する前後での、シリコンナノワイヤーのそれぞれの電極のＸ方向に対する角度と本数を調べた。図１６はシリコンナノワイヤーの角度と分布を示す。
図１６に示すように、オフセット電圧印加前では、Ｘ方向に対して角度が±５度以内に存在するシリコンナノワイヤーの本数は、１００本中７３本であった。これに対して、オフセット電圧印加後では、１００本中９８本であった。また、標準偏差は、６．５６度から２．１６度となり、非常にばらつきが低下している。【００７２】
このメカニズムについては以下のように考えられる。互いに角度を有して交差して配置されているシリコンナノワイヤー１３３は必ずしも左右対称ではない。これは、シリコンナノワイヤー同士の交差の仕方が多様であることに起因する。即ち、金属電極１２１における電荷の分布と金属電極１２２における電荷の分布には相違があり、それゆえに片側にオフセット電圧を印加することによる電荷間による反発力の強さも左右で異なる。よって、片側ずつ交互にオフセット電圧を印加することで、片側だけのオフセット電圧では除去されなかったシリコンナノワイヤーも除去できる。【００７３】
以上のことから、オフセット電圧を交互に印加することによって、より効果的に互いに角度を有して交差して配置されているシリコンナノワイヤー１３３を除去することができる。その結果、図１２に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー１３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。
なお、図１５に示した電圧の例は、オフセット電圧は、金属電極１２１と１２２に１回印加しているが、所定時間間隔で１回以上印加するのが望ましい。またオフセット電圧は、交流電圧に重畳して印加したが、交流電圧の印加後、オフセット電圧を印加してもよい。またオフセット電圧の印加時間は、図１５の例では、交流の２周期分であるが、周期の長さは任意に設定可能である。
以上のようにして、金属電極１２１、１２２間にシリコンナノワイヤー１３１を配置させた後、電圧印加を止め、ＩＰＡを乾燥させる。ＩＰＡは加熱または真空乾燥によって除去することができる。以上の操作により、シリコンナノワイヤー１３１は金属電極１２１、１２２間に固定される。【００７４】
（実施形態２）
本実施形態を、図１７〜図２６により説明する。図１７は本実施形態に用いる絶縁基板を示す。図１８は微細構造体が配置する原理を説明する図である。図１９、図２３〜図２６は微細構造体を配置する際に電極に与える好ましい電圧を示す図である。図２０〜図２２は微細構造体の配置方法の手順を説明する図である。【００７５】
実施形態２は、それぞれ独立した電圧印加が可能な３つの電極を単位とする微細構造体配置領域を１以上形成した絶縁基板を用いる点に特徴がある。３つの電極は、第１の電極、第２の電極及び第３の電極が順に並んでいる。３つの電極にそれぞれ電圧を印加するとともに、ナノオーダーからミクロンオーダーの微細構造体を分散した微細構造体液を塗布する。この微細構造体配置工程後、好まざる配置をした微細構造体を除去する工程を含む。これにより、微細構造体が電極の形成方向に対して垂直方向に配置され、微細構造体が上記垂直方向を基準として、それぞれ±５度以内に配置する。このように配置した微細構造体に半導体素子電極を接触させるものである。以下に、図を用いて詳細に説明する。以下に特別の説明がない事項は上記実施形態１と同じである。【００７６】
シリコンナノワイヤーを配置する絶縁基板を図１７に示す。絶縁基板２１１の表面には、金属電極２２１、２２２、２２３が形成されている。図１７では省略されているが、金属電極２２１、２２２、２２３には外部から電圧を与えられるよう、パッドが形成されている。金属電極２２１、２２２が対向する部分（図１７中、微細構造体配置領域ＮＷ）にシリコンナノワイヤーが配置することとなる。この領域を微細構造体配置領域と称する。
本実施形態２は、実施形態１と異なり、金属電極２２１と２２２との間に、金属電極２２３が配置されている。すなわち、微細構造体配置領域ＮＷにおいて、３つの電極が金属電極２２１（第１の電極）２２３（第３の電極）、２２２（第２の電極）の順に並んでいる。言い換えれば、上記微細構造体配置領域において、上記第１の電極と第２の電極との間に第３の電極が通過する。更には、上記微細構造体配置領域であるか否かに関わらず、第１の電極及び第２の電極との間に第３の電極が延在している。金属電極２２３（第３の電極）は、金属電極２２１（第１の電極）と、金属電極２２２（第２の電極）の中間であってもよいが、金属電極２２１（第１の電極）または金属電極２２２（第２の電極）のいずれか一方に近づくように配置してもよい。図１７では、微細構造体配置領域ＮＷが２×２個配置されているが、無論１個以上任意の個数任意に配置することができる。【００７７】
絶縁基板２１１、金属電極２２１、２２２、２２３の構造及び形成方法は、実施形態１と同じである。図１７に示す金属電極２２３は、模様をつけているが、特別な意味はなく、表示を明瞭にするだけのものである。
なお、金属電極２２１、２２２間の距離Ｋは、シリコンナノワイヤーの直緯の長さよりやや小さいのが好ましい。本実施形態で行なった実験では、シリコンナノワイヤーはほぼ直線であり、その長さは約２５μｍであった。この時の距離Ｋは、１６〜２２μｍとした場合が、最も効率的にシリコンナノワイヤーを配置させることができた。即ち、距離Ｋは、シリコンナノワイヤーの６０〜９０％程度にするとよい。更には８０〜９０％が望ましい。【００７８】
次に、絶縁基板２１１上に、シリコンナノワイヤーを分散したＩＰＡを薄く塗布する。ＩＰＡの代わりに、他の有機物からなる液体、または水などを用いることができ、イオンを含んでいてもよい。
次に金属電極２２１、２２２、２２３に電圧を与える。上記実施形態１と異なる点は、３つの電極を有するために、電圧のかけかたの自由度が飛躍的に増大することである。そのため、以下に示すように、シリコンナノワイヤーの配置を非常に改善することが可能となる。
図１８は実施形態２において、微細構造体が配置する原理を説明する図である。金属電極２２１、２２２（それぞれＶL、ＶRを印加）に誘起された電荷と、シリコンナノワイヤーに誘起された電荷とが引き合うためにシリコンナノワイヤー２３０が配置する。この点では、上記実施形態１の場合（金属電極が２つの場合）と、シリコンナノワイヤーが配置する原理は全く同じである。すなわち、この実施形態２の金属電極２２１、２２２は、上記実施形態１の金属電極１２１、１２２に対応する。本実施形態２では、それに加えて、金属電極２２３に電圧ＶCを独立に印加することができる。以下に、金属電極２２１、２
２２、２２３間に与える、好ましい電圧の例を記す。【００７９】
好ましい電圧のひとつの例を、図１９に示す。金属電極２２３（第３の電極）に基準電圧を与え、金属電極２２１（第１の電極）及び２２２（第２の電極）に交流電圧を与える。このようにＡＣ電圧を与えることにより、微細構造体が電気的に中性ではなく、正味として正又は負に帯電している場合であっても安定して配置させることができる。
好ましい周波数は、実施形態１の場合と同様に、１０Ｈｚ〜１ＭＨｚとするのが好ましく、５０Ｈｚ〜１ｋＨｚとするのがより好ましかった。その理由は、実施形態１で説明した通りである。金属電極２２３に対して、金属電極２２１と２２２に印加する電圧差は、０．１〜１０Ｖが好ましい。０．１Ｖ以下ではシリコンナノワイヤーの配置が悪くなり、１０Ｖ以上では金属電極間の絶縁が問題になり始める。従って、１〜５Ｖが好ましく、更には１Ｖ程度とするのが好ましい。【００８０】
また、金属電極２２１及び２２２に与える交流電圧は、同じ周波数を有し、１５０°〜２１０°の位相差（Δφ）を有することが好ましい。図１９は、１８０°の位相差を有する場合を示している。図１９の例では、金属電極２２１及び２２２に与える交流の振幅は、それぞれＶPPL／２、ＶPPR／２である。
しかしながら、金属電極２２１と２２２とにかかる相対電圧は、ＶPPL／２＋ＶPPR／２となる。ＶPPL＝ＶPPRの場合は、ＶPPL／２＋ＶPPR／２＝ＶPPLとなり、実効的な電圧差は２倍に達する。すなわち、金属電極２２１及び２２２に与える交流の振幅を１／２にしても、配置に要する電界の強さを確保することができる。
また、実効的な電圧差が２倍になるため、表面に励起される電荷量も２倍になる。その結果、隣接する微細構造体の反発力も強く働くため、実施形態１に比べてより等間隔に配置させることが可能となる。
一方、各電極に印加される電圧は１／２になるため、微細構造体配置領域（図１７中ＮＷで示した部分）以外に付着するシリコンナノワイヤーを大幅に減らすことが可能となる。Δφは必ずしも１８０°である必要はなく、１５０°〜２１０°の範囲にあれば、十分効果を奏することができる。【００８１】
以上のように、図１９に示す電圧の例を適用することにより、広い範囲の電圧値を設定できる。そして、より多くのシリコンナノワイヤーを電極の形成方向に対して垂直方向に配置し、かつ等間隔に配置することができる。
シリコンナノワイヤーは、図２０、及び図２１に模式的に示すように、配置した。図２１は、図２０のＥ−Ｆにおける矢視断面図である。
シリコンナノワイヤー２３０は、微細構造体配置領域内において、Ｘ方向に対して水平に配置されたシリコンナノワイヤー２３１、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２、互いに交差して配置されたシリコンナノワイヤー２３３の３つの形態で配置された。Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２、及び互いに角度を有し交差して配置されたシリコンナノワイヤー２３３の存在は、発明が解決しようとする課題に上述したとおり半導体素子の性能及び歩留まりを低下させ、信頼性の低下を招く。そのため、シリコンナノワイヤーをＸ方向に対して±５度以内に配置させるためには、上記シリコンナノワイヤー２３２、２３３を除去させなければならない。【００８２】
そのための第４の方法として、図２１に示すように金属電極２２１、２２２間にＡＣを印加しつつ、シリコンナノワイヤーを配置した方向（Ｘ方向）にＩＰＡをゆっくり流す（図２１中矢印２５１）。
ＩＰＡの流量及び流速を制御することで、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２、互いに交差して配置されたシリコンナノワイヤー２３３を除去できる。この場合、ＩＰＡまたは塗布液はシリコンナノワイヤーを含まない方が好ましい。
Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２、互いに交差して配置されたシリコンナノワイヤー２３３が除去される様子は、上記第１の方法と同じである。またＩＰＡの流量、流速は、上記第１の方法と同じように設定するとよい。その結果、図２２に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー２３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。【００８３】
第５の方法は、図２３に示すように金属電極２２１または２２２のどちらかに、上記印加電圧を基準としてオフセット電圧を印加する方法である。
図２３の電圧の例では、片側の金属電極２２１にのみ負のオフセット電圧（ここでは直流電圧ＶDCL3）を印加する。それにより、上記第２の方法と同様に互いに角度を有して交差して配置されているシリコンナノワイヤー２３３が勢いよく弾き出され、ＩＰＡ中を漂う現象が観察された。図２３はオフセット電圧ＶDCL3を金属電極２２１に１回印加しているが、所定時間間隔で１回以上印加するのが望ましい。またオフセット電圧は、交流電圧に重畳して印加しているが、交流電圧を印加後、オフセット電圧だけを印加してもよい。
一方、Ｘ方向に水平に配置されているシリコンナノワイヤー２３１は、片側の電極２２１側のみ中央に寄り、いったん斜めに配置され左右非対称の状態となるが、互いに角度を有して交差して配置されているシリコンナノワイヤー２３３の場合と異なり、弾き出されることはなかった。その後、オフセット電圧印加を止め、元の状態に戻すと、再び水平に配置されることが確認された。本実施形態では、ＶDCL3＝―０．２Ｖとした。
その後、電圧印加を止め、ＩＰＡを乾燥除去する。これにより、シリコンナノワイヤーは金属電極２２１，２２２，２２３に固定される。【００８４】
また、３つの電極を用いることによって、２つの電極を用いる実施形態１と比較して印加するオフセット電圧の適用範囲が広くなる利点がある。なぜならば、３つの電極を有する場合、実施形態２では電極間にかかる電界の強さが２つの電極の場合よりも大きい。その結果、シリコンナノワイヤーを吸着させる力が強くなる。よって、除去できるオフセット電圧の適用範囲が広くなる。この実施形態２では、電圧の絶対値で０．１４〜０．２９Ｖとするのが適当であった。
また、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２に関しても、互いに角度を有して交差して配置されているシリコンナノワイヤー２３３の場合と同様な効果が得られた。【００８５】
以上のことから、シリコンナノワイヤーを配置させるための電圧を印加している状態から、どちらか片側の電極にオフセット電圧を印加することにより、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２と、角度を有して交差して配置されているシリコンナノワイヤー２３３を優先的に除去することできる。その結果、図２２に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー２３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。
また、３つの電極を形成した絶縁膜基板上にシリコンナノワイヤーと少量のイオンを含んだ溶液を塗布すると、より効果的に互いに角度を有して交差して配置されているシリコンナノワイヤー２３３を除去することができた。【００８６】
第６の方法は、図２４に示すように金属電極２２１及び金属電極２２２にオフセット電圧（ＶDCL4、ＶDCR4）を交互に印加する。なお、オフセット電圧（ＶDCL4、ＶDCR4）は、所定時間間隔で１回以上印加するのが望ましい。また、交流電圧印加後、オフセット電圧を印加してもよい。図２４のオフセット電圧の印加時間は交流の１周期半であるが、１周期または２周期であってもよく、任意に設定するとよい。
この方法を用いることによって、第５の方法で得られる効果を得ることができる他に、以下に述べる効果を奏することができる。
実験により、金属電極２２１にオフセット電圧ＶDCL4を印加するだけでなく、金属電極２２２にオフセット電圧ＶDCR4を交互に印加する第６の方法を用いることによって、第５の方法の場合では除去しきれなかった互いに角度を有して交差して配置されているシリコンナノワイヤー２３３を除去できることが確認された。このメカニズムについては実施形態１で説明した通りである。
図２４は、オフセット電圧（ＶDCL4、ＶDCR4）を金属電極２２１及び金属電極２２２に交互に１回印加しているが、所定時間間隔で１回以上印加するのが望ましい。またオフセット電圧の印加時間は交流の２周期を１単位としているが、１周期または１周期半のように、任意に設定してもかまわない。【００８７】
以上のことから、金属電極２２１及び金属電極２２２にオフセット電圧を交互に印加することによって、より効果的に互いに角度を有して交差して配置されているシリコンナノワイヤー２３３を除去することができる。その結果、図２２に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー２３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。【００８８】
第７の方法では、図２５に示すように、金属電極２２１、及び金属電極２２２にあらかじめ同じ負のオフセット電圧（ＶDCL5、ＶDCR5）を印加することが特徴である。
この好ましい電圧の例を適用すれば、第５の方法で得られる効果を得ることができる。それ以外にも、以下に述べる効果を奏することができる。【００８９】
まず、金属電極２２１、及び金属電極２２２の両電極に前もって負のオフセット電圧（ＶDCL5、ＶDCR5）を印加させる。これにより、図１４（ａ）に示すシリコンナノワイヤー間の間隔ＷL、及びＷRが負のオフセット電圧（ＶDCL5、ＶDCR5）を印加しなかった場合と比較して狭くなることが観察により明らかになった。具体的には、ＶPPL5＝ＶPPR5＝０Ｖのとき、つまり第５の方法のときには、ＷL＝ＷR＝２．８μｍ程度であった。一方、第７の方法では、ＶPPL5＝ＶPPR5＝−０．９Ｖを印加すると、ＷL＝ＷR＝１．８μｍ程度となった。【００９０】
この結果から、両電極に係るオフセット電圧を変化させることで、隣接する微細構造体の間隔を制御することができる。この制御技術と、±５度以内に配置させる技術を組み合わせることにより、半導体素子として作成した場合、性能、歩留まり、及びばらつきなどを低減できる。【００９１】
さらに上記負のオフセット電圧（ＶDCL5、ＶDCR5）を印加した状態で、さらに金属電極２２１（第１の電極）にのみオフセット電圧（ＶDCL6）を印加させると、第５の方法より、除去しやすいことが観察により明らかになった。【００９２】
このメカニズムは以下のように考えられる。あらかじめ負のオフセット電圧（ＶDCL5、ＶDCR5）が印加された状態では、シリコンナノワイヤー同士の間隔は狭く、高密度に配置される。その状態から、金属電極２２１にさらに負のオフセット電圧（ＶDCL6）を印加することによって、第５の方法よりもシリコンナノワイヤー間の間隔が狭いため、強い反発力が生まれ、よりＸ方向に対して角度を有して配置されたシリコンナノワイヤー２３２、及び互いに交差して配置されたシリコンナノワイヤー２３３が除去されやすいと考えられる。【００９３】
また、上記場合において、さらに印加するオフセット電圧（ＶDCL6）は、負としたが、正でも同様に、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２、及び互いに交差して配置されたシリコンナノワイヤー２３３を除去することが可能である。そのメカニズムについては、第５の方法で述べたとおりである。
図２５は、負のオフセット電圧（ＶDCL5、ＶDCR5）を印加したが、正のオフセット電圧でもよい。また負のオフセット電圧（ＶDCL6）を金属電極２２１（第１の電極）に１回印加しているが、所定時間間隔で１回以上印加するのが望ましい。また、図２５に示したオフセット電圧（ＶDCL6）は、交流電圧に重畳して印加したが、交流電圧印加後、オフセット電圧（ＶDCL6）を印加してもよい。【００９４】
以上のことから、配置させるための電圧に加えてオフセット電圧を印加している状態から、どちらか片側の電極にさらにオフセット電圧を印加することにより、Ｘ方向に対して角度を有して配置されたシリコンナノワイヤー２３２と、角度を有して交差して配置されているシリコンナノワイヤー２３３を優先的に除去することができる。その結果、図２２に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー２３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。【００９５】
第８の方法は、図２６に示すように、第７の方法で示したオフセット電圧（ＶDCL6）を金属電極２２１、および２２２に交互に印加するものである。即ち、あらかじめ、金属電極２２１及び金属電極２２２に同じ負のオフセット電圧（ＶDCL7、ＶDCR7）を印加し、さらに金属電極２２１及び金属電極２２２に、オフセット電圧（ＶDCL8、ＶDCR8）を交互に印加する。
第８の方法を適用すれば、第７の方法で得られる効果のほか、さらに第６の方法の効果も得ることができる。
よって、この方法を用いることによりＸ方向に対して角度を有して配置されたシリコンナノワイヤー２３２と、角度を有して交差して配置されているシリコンナノワイヤー２３３を優先的に除去することができる。その結果、図２２に模式的に示すように、Ｘ方向に水平に配置されたシリコンナノワイヤー２３１のみが配置され、シリコンナノワイヤーはＸ方向を基準として、±５度以内に配置される。【００９６】
(実施形態３)
本実施形態３は、微細構造体に半導体材料を用い、上記実施形態１または２で説明したように配置し、これを半導体素子に応用するものである。ここでは半導体素子を集積した集積回路を例にして説明する。既に述べたように、この実施形態３では、図１（ｂ）に示したように、シリコンナノワイヤー４１にシリコン酸化膜よりなる絶縁層４２をコーティングした構造を有する微細構造体を用いて半導体素子を構成する。
本実施形態３について、図２７及び図２８に基づいて説明する。本実施形態３においては、集積回路装置の具体例として、２つのナノワイヤー素子（Ｎチャネル型及びＰチャネル型）を同一基板上に配置した場合を説明する。もちろん、本発明の集積回路装置は、同一基板上に異なる機能を有する３つ以上の素子を備える構成であってもよい。
図２７は、本発明に係る集積回路装置の一部である集積回路装置１を示す平面図である。なお、説明の便宜上、図２７には図示していないが、本実施形態の集積回路装置１は、層間絶縁膜３７１（図２８に図示）を備えている。層間絶縁膜３７１の構成については、図２８を参照して説明する。【００９７】
図２７を参照すると、集積回路装置１を構成する基板３１１上には、異なる機能を有する２つのトランジスタが配置されている。即ち、Ｎ型の電界効果トランジスタ（以下、「ＮＭＯＳ：ｎ  ｔｙｐｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」と称する）およびＰ型の電界効果トランジスタ（以下、「ＰＭＯＳ：ｐ  ｔｙｐｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」と称する）である。また、集積回路装置１の基板４１１上に配置される素子は、異なる材質を有する素子であってもよい。【００９８】
ＮＭＯＳは、複数のナノワイヤー３３７を配置することにより形成されており、ＰＭＯＳは、複数のナノワイヤー３３８を配置することにより形成されている。
ＮＭＯＳを構成しているナノワイヤー３３７とＰＭＯＳを構成しているナノワイヤー３３８は、２つの共有配線、すなわち、メタル配線３５１およびメタル配線３５４を有している。また、ナノワイヤー３３７は、メタル配線３５２と接続されており、また、ナノワイヤー３３８は、メタル配線３５３と接続されている。
図２７に示す集積回路において、メタル配線３５１は入力端子に接続され、メタル配線３５４は出力端子に接続されている。また、メタル配線３５２は接地端子に接続され、メタル配線３５３は電源端子に接続されている。【００９９】
上記基板３１１は、表面が絶縁性であることが好ましく、例えば、絶縁体、表面に絶縁膜を形成した半導体、表面に絶縁膜が形成された導電体などが、本実施形態の基板として好適に用いられる。また、集積回路装置を表示装置の液晶パネル内に組み込む場合、基板３１１は、絶縁性を有し、かつ透明であることが好ましい。例えば、ガラスおよび透明な樹脂などを材料とする基板が挙げられる。
本実施形態に用いられているＰＭＯＳは、上述のように複数のナノワイヤー３３８を配置することにより構成されている。また、１本のナノワイヤー３３８は、ＰＭＯＳとしての機能を有している。本実施形態に用いられるナノワイヤー３３８について、図２８を用いて説明する。【０１００】
図２８は、図２７に示される集積回路装置１に層間絶縁膜３７１が形成された場合を示しており、図２７に示すＧ−Ｈの矢視断面図である。基板３１１上にナノワイヤー３３８が配置されており、ナノワイヤー３３８は、ワイヤーの形状を有するシリコン材料のような半導体から形成されるコアおよびコアを被う、例えば二酸化シリコンよりなる絶縁膜３６１から構成されている。また、コアは、Ｐ型の導電型を有する領域３８１、Ｎ型の導電型を有する領域３８２およびＰ型の導電型を有する領域３８３を備えている。ナノワイヤーは、シリコンよりなるシリコンナノワイヤーとして説明するが、ＧａＡｓ、ＧａＮ、ＳｉＣ、カーボンナノチューブのような半導体材料であってもよい。
ナノワイヤー３３８の中央部の絶縁膜３６１には、メタル配線３５１が接続されており、ナノワイヤー３３８と、基板３１１、メタル配線３５１、メタル配線３５２およびメタル配線３５４との接触部分以外は、層間絶縁膜３７１に被われている。
上記領域３８２は、絶縁膜３６１を介してメタル配線３５１と接続されており、入力端子に接続されたメタル配線３５１がゲート電極として機能することにより、ナノワイヤー３３８のチャネル領域として機能する。つまり、領域３８２を被う絶縁膜３６１は、ゲート絶縁膜として機能している。
コアとメタル配線３５３とは、領域３８３において絶縁膜３６１を除去することにより接続される。またコアとメタル配線３５４とは、領域３８１において絶縁膜３６１を除去することにより接続される。領域３８３は、電源端子に接続されたメタル配線３５３と接続され、ナノワイヤー３３８のソース領域となっている。また、領域３８１は、出力端子に接続されたメタル配線３５４と接続され、ナノワイヤー３３８のドレイン領域となっている。【０１０１】
この際、角度を持って配置したナノワイヤー２３２、もしくは交差して配置したナノワイヤー２３３は、実施形態1または２により除去される。したがって、ナノワイヤーは、
電極の形成方向に対して垂直方向を基準にして、±５度以内に配置させることができ、このようなシリコンナノワイヤーを用いて半導体素子を形成する場合は、上記課題を解決できるのは既に述べたとおりである。
なお、上記ＰＭＯＳと同様に、本実施形態に用いられているＮＭＯＳは、上述のように複数のナノワイヤー３３７を配置することにより構成されている。また、１本のナノワイヤー３３７は、ＮＭＯＳとしての機能を有している。本実施形態に用いられるナノワイヤー３３７については、ナノワイヤー３３８の場合と導電型が反対となるほかは、ほぼ同様であるので説明を省略する。
なお、図２８中、３２４及び３２５は、ナノワイヤーを配置させる際に用いた電極である。図２７は、電極３２４及び３２５を図示していない。【０１０２】
本実施形態では、既に述べたように、ナノワイヤー３３７がＮＭＯＳ、ナノワイヤー３３８がＰＭＯＳとなっている。ナノワイヤーをＮＭＯＳ又はＰＭＯＳとするためには、ナノワイヤーを実施形態1または実施形態２により、基板に配置した後に、不純物イオンを
注入し、活性化アニールを行なえばよい。若しくは、予め不純物を導入し、活性化アニールを経たナノワイヤーを実施形態1または実施形態２により、基板に配置してもよい。後
者の場合は、基板が活性化アニールの高温にさらされないため、フレキシブル基板化が容易となる利点を有する。【０１０３】
前者の場合、より具体的には、ナノワイヤー３３７をＮＭＯＳにするためには、例えば、メタル配線３５１を形成した段階で、このメタル配線４５１をマスクとして、ナノワイヤー３３７の存する領域のみにｎ型の導電型を与える不純物イオン（例えば砒素イオン）を注入する。その後、ナノワイヤー３３８をＰＭＯＳにするために、メタル配線３５１をマスクとして、ナノワイヤー３３８の存する領域のみにｐ型の導電型を与える不純物イオン（例えばボロンイオン）を注入する。その後、不純物を活性化するアニール（例えば５００℃〜９００℃）を行なえばよい。
なお、注入する濃度は、領域の深さによって変化する。この際、イオンを注入する領域において交差したナノワイヤーが存在した場合、交差しているためナノワイヤーの深さが異なることにより、注入する濃度にばらつきが生じる。よって、上記ナノワイヤーは素子として機能しない、もしくは著しく性能を劣化させる。本発明の実施形態１または実施形態２を用いることにより、上記ナノワイヤーは除去できる。その結果、ナノワイヤーは、±５度以内に配置させることができ、上記課題を解決できるのは既に述べたとおりである。【０１０４】
後者の場合は、あらかじめｎ＋／ｐ／ｎ＋（ＮＭＯＳ）又はｐ＋／ｎ／ｐ＋（ＰＭＯＳ）の不純物プロファイルを持つナノワイヤーを形成しておく。このようなナノワイヤーを形成するためには、例えば、ナノワイヤーの成長中に、ｎ型を与える不純物、ｐ型を与える不純物、ｎ型を与える不純物を順番に導入すればよい（ｎ＋／ｐ／ｎ＋構造のナノワイヤーを形成する場合）。その後は、各ナノワイヤーを、実施形態1または実施形態２によ
り、それぞれ基板の所定の場所に配置すればよい。
層間絶縁膜及び上部メタル配線は、ＬＳＩプロセスや液晶ＴＦＴプロセスで用いられるプロセスを適用することができる。【０１０５】
図２７に示される集積回路装置１は、ＮＭＯＳおよびＰＭＯＳから構成されるインバータ回路である。
本実施形態においては、ＮＭＯＳとＰＭＯＳの組み合わせた具体例として、インバータ回路（ＮＯＴ回路）を示している。しかし、本発明に係るナノワイヤー素子を組み合わせることにより構築可能な回路としては、これに限定されず、ＡＮＤ回路、ＮＡＮＤ回路、ＮＯＲ回路およびＸＯＲ回路などを構築することができる。また、これらの回路を組み合わせてより複雑な論理回路を構築することができる。
以上のように、本実施形態の集積回路装置は、本発明に係るナノワイヤー素子が上記電極の形成方向に対して垂直方向に配置され、微細構造体が上記垂直方向を基準として、それぞれ±５度以内に配置しているため、集積回路装置の性能、歩留り、信頼性を大幅に向上させることが可能となる。【０１０６】
（実施形態４）
本実施形態は、上記実施形態で配置した微細構造体を、表示装置に応用した例を示す。
本発明の集積回路装置を搭載した表示装置について、図２９を用いて説明する。図２９は、本実施形態の表示装置の平面図である。
表示装置の表示パネル２は、同一の透明基板４１１上に、中央部に表示部４７１、４つの周辺部に論理回路部４７２、論理回路部４７３、論理回路部４７４および論理回路部４７５を備える構成となっている。表示装置が液晶表示装置の場合、表示部４７１には、マトリックス状に配置された画素電極の駆動に必要となるナノワイヤートランジスタおよび画素電極等がマトリックス状に形成される。また論理回路部４７２〜４７５もナノワイヤートランジスタによって形成される。
また、画素電極の代わりに複数のナノワイヤーから構成された発光素子を用いた場合、表示パネル内に論理回路および自発光画素を備えた表示装置を実現することができる。論理回路部４７２、論理回路部４７３、論理回路部４７４または論理回路部４７５においては、ナノワイヤートランジスタから構成される論理回路によって、画像処理やその他の演算等を行なう。【０１０７】
従来、画素駆動用トランジスタ、画像処理用トランジスタとしては、ＴＦＴが用いられていたが、これらをナノワイヤー素子に置き換えることにより以下のような効果を得ることができる。
まず、一般的なＴＦＴのゲート絶縁膜の形成には、ＴＥＯＳ（Ｔｅｔｒａ  ｅｔｈｙｌ
ｏｒｔｈｏｓｉｌｌｉｃａｔｅ）を用いたＣＶＤ（Ｃｈｅｍａｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）酸化膜が用いられている。このため、ＴＦＴは、熱酸化によりゲート絶縁膜を形成する単結晶シリコン基板を用いて作製したＭＯＳトランジスタと比較して、相互コンダクタンスが低く、かつ相互コンダクタンスのばらつきが大きい。
一方、ナノワイヤーを用いたＭＯＳトランジスタは、コアの材質としてシリコン単結晶を用いることができ、サラウンドゲート型の完全空乏化トランジスタを形成することができる。このため、ナノワイヤーＭＯＳトランジスタは、従来のＭＯＳトランジスタと比較して、相互コンダクタンスが高く、かつ相互コンダクタンスのばらつきの小さいトランジスタを実現することができる。【０１０８】
このため、本発明の集積回路装置と表示部を同一基板上に備える表示装置は、ＴＦＴを用いた表示装置と比較して高性能とすることができる。それゆえ、表示装置の駆動電圧を下げ、低消費電力化することができる。
次に、表示装置がＴＦＴを備える構成とするためには、表示装置の製造とＴＦＴの製造を独立して行なうことができないため、巨大な真空装置、堆積装置など大規模な設備が必要である。しかし、シリコンナノワイヤーの製造工程と表示装置の製造工程とが独立しているため、比較的小さな設備によって表示装置を製造することができる。その結果、表示装置の製造コストを大幅に下げることが可能となる。
また、本実施形態の表示装置は、本発明を用いて形成されることによって、表示装置の性能、ばらつき、歩留りを大幅に向上させることが可能となる。
【産業上の利用可能性】
【０１０９】
本発明によれば、微細構造体の長軸方向ばらつきを±５度以内に配置させた半導体素子を作成することが可能となる。半導体素子は、スイッチング素子、メモリ素子、発光素子、抵抗素子等が挙げられ、その半導体素子からなる集積した集積回路装置、表示装置等に広く適応可能である。
【図１】
2009101944.tif 000003
【図２】
2009101944.tif 000004
【図３】
2009101944.tif 000005
【図４】
2009101944.tif 000006
【図５】
2009101944.tif 000007
【図６】
2009101944.tif 000008
【図７】
2009101944.tif 000009
【図８】
2009101944.tif 000010
【図９】
2009101944.tif 000011
【図１０】
2009101944.tif 000012
【図１１】
2009101944.tif 000013
【図１２】
2009101944.tif 000014
【図１３】
2009101944.tif 000015
【図１４】
2009101944.tif 000016
【図１５】
2009101944.tif 000017
【図１６】
2009101944.tif 000018
【図１７】
2009101944.tif 000019
【図１８】
2009101944.tif 000020
【図１９】
2009101944.tif 000021
【図２０】
2009101944.tif 000022
【図２１】
2009101944.tif 000023
【図２２】
2009101944.tif 000024
【図２３】
2009101944.tif 000025
【図２４】
2009101944.tif 000026
【図２５】
2009101944.tif 000027
【図２６】
2009101944.tif 000028
【図２７】
2009101944.tif 000029
【図２８】
2009101944.tif 000030
【図２９】
2009101944.tif 000031
【手続補正書】
【提出日】平成22年10月1日(2010.10.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも２つの電極を所定の間隔を開けて配置し、前記２つの電極を単位とする微細構造体配置領域を１または複数形成した絶縁基板と、
前記２つの電極に両端が接触し、前記２つの電極が配置される並行方向に対して垂直方向を基準として、±５度以内に配置したナノオーダーからミクロンオーダーの長さを有する複数の微細構造体と、
前記複数の微細構造体に接触する半導体素子電極と
を有する半導体素子。
【請求項２】
更に、前記２つの電極間に配置した第３の電極を有する請求項１に記載の半導体素子。
【請求項３】
前記所定の間隔は、１μｍ〜３０μｍである請求項１または２に記載の半導体素子。
【請求項４】
前記２つの電極間に配置される複数の微細構造体は、等間隔に配置される請求項１から３までのいずれか１項に記載の半導体素子。
【請求項５】
前記所定の間隔は、前記微細構造体の長さの０．６〜０．９倍である請求項１から４までのいずれか１項に記載の半導体素子。
【請求項６】
前記微細構造体は、金属、半導体または誘電体からなり、ワイヤー、チューブまたは量子細線の形状を有する請求項１から５までのいずれか１項に記載の半導体素子。
【請求項７】
前記微細構造体は、金属層、半導体層または誘電体層のいずれかの積層からなり、ワイヤー、チューブまたは量子細線の形状を有する請求項１から５までのいずれか１項に記載の半導体素子。
【請求項８】
前記微細構造体は、表面に絶縁膜を有する半導体材料であり、前記半導体素子電極は、前記絶縁膜に接触する電極と、前記絶縁膜を除去して前記半導体材料に接触する電極である請求項１から７までのいずれか１項に記載の半導体素子。
【請求項９】
前記微細構造体は、前記第１電極と第２電極が配置される並行方向に対して垂直方向を基準として、角度分布の標準偏差が１以上６度以下である請求項１から８のいずれか１項に記載の半導体素子。
【請求項１０】
請求項１から９までのいずれか１項に記載の半導体素子を備える表示素子。
【請求項１１】
前記表示素子は、液晶表示素子である請求項１０に記載の表示素子。
【請求項１２】
長さがナノオーダーからミクロンオーダーの微細構造体を液体に分散させる微細構造体分散液の作製工程と、
前記微細構造体の長さより短い間隔で第１電極と第２電極を絶縁基板上に配置した微細構造体配置領域を１以上形成する基板形成工程と、
前記絶縁基板上に前記微細構造体分散液を塗布する塗布工程と、
前記第１電極と第２電極間に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置させる微細構造体配置工程と、
前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する除去工程と
を含む微細構造体配置基板の製造方法。
【請求項１３】
前記除去工程は、前記第１電極または第２電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１４】
前記除去工程は、前記第１電極及び第２電極にオフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１５】
前記微細構造体配置工程は、交流電圧を印加し、前記除去工程は、前記第１電極または第２電極に前記交流電圧と前記オフセット電圧を重畳して印加する請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１６】
前記微細構造体配置工程は、交流電圧を印加し、前記除去工程は、第１電極及び第２電極に前記交流電圧と前記オフセット電圧を重畳して交互に印加する請求項１２に記載の微細構造体配置基板の製造方法。
【請求項１７】
長さがナノオーダーからミクロンオーダーの微細構造体を液体に分散させる微細構造体分散液の作製工程と、
前記微細構造体の長さより短い間隔で第１電極と第２電極を絶縁基板上に配置し、前記第１電極と第２電極の間に第３電極を配置した微細構造体配置領域を１以上形成する基板形成工程と、
前記絶縁基板上に、前記微細構造体分散液を塗布する塗布工程と、
前記第３電極に基準電圧を印加し、第１電極と第２電極に電圧を印加して、前記微細構造体配置領域に前記微細構造体を配置させる微細構造体配置工程と、
前記微細構造体配置工程後、好まざる配置をした微細構造体を除去する電圧を前記第１電極または第２電極に印加する除去電圧印加工程と
を含む微細構造体配置基板の製造方法。
【請求項１８】
前記除去電圧印加工程は、前記第１電極または第２電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項１７に記載の微細構造体配置基板の製造方法。
【請求項１９】
前記オフセット電圧印加工程は、前記第１電極及び第２電極にオフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項１８に記載の微細構造体配置基板の製造方法。
【請求項２０】
前記微細構造体配置工程は、前記第３電極に基準電圧を印加し、前記第１電極と第２電極に電圧の平均が前記第３電極に印加される基準電圧と等しい交流電圧を印加する３端子交流電圧印加工程と、前記３端子交流電圧印加工程中に、第１電極または第２電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項１７に記載の微細構造体配置基板の製造方法。
【請求項２１】
前記３端子交流電圧印加工程は、前記第１電極及び第２電極に前記オフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項２０に記載の微細構造体配置基板の製造方法。
【請求項２２】
前記微細構造体配置工程は、前記第３電極に基準電圧を印加し、前記第１電極と第２電極に前記基準電圧にオフセット電圧を重畳したオフセット電圧重畳交流電圧を印加する３端子オフセット電圧重畳交流電圧印加工程と、前記３端子オフセット電圧重畳交流電圧印加工程中に、第１電極または第２電極にオフセット電圧を印加するオフセット電圧印加工程を含む請求項２１に記載の微細構造体配置基板の製造方法。
【請求項２３】
前記３端子オフセット電圧重畳交流電圧印加工程は、前記第１電極及び第２電極に前記オフセット電圧を交互に印加するオフセット電圧交互印加工程を含む請求項２２に記載の微細構造体配置基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明の半導体素子によれば、前記２つの電極に両端が接触し、前記２つの電極が配置される並行方向に対して垂直方向を基準として、±５度以内に配置したナノオーダーからミクロンオーダーの長さを有する複数の微細構造体を用いるので、半導体素子の性能が向上し、ばらつきが小さくなり、しかも歩留まりが高くなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の第２の実施形態である微細構造体配置基板の製造方法によれば、第１電極と第２電極の間に第３電極を配置し、第３電極に基準電圧を印加し、第１電極と第２電極に電圧を印加して、微細構造体を配置させ、その後、好まざる配置をした微細構造体を除去する電圧を前記第１電極または第２電極に印加するので、電極間に所望の配置をした微細構造体はその状態を保ちながら、好まざる配置をした微細構造体を除去できる適切なオフセット電圧範囲が大きくなる。そのため、より効果的に好まざる配置をした微細構造体を除去することが可能となる。従って、好ましい配置をした微細構造体を維持した状態で、好まざる配置をした微細構造体だけをより効果的に除去できる。その結果、電極間に所望の方向に制御よく配置された微細構造体のみが残り、微細構造体をデバイスとして用いて半導体素子や表示素子などを高性能にし、歩留まりよく製造することが可能となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
図１に、微細構造体の例を示す。図１には、微細構造体の長さ方向の中心線を含む面での断面図と、長さ方向とは垂直方向の面での断面図が示されている。図１（ａ）は、単層のナノワイヤー又はナノチューブ３１を示す。図１（ｂ）は、ナノワイヤー又はナノチューブ４１に、絶縁体４２がコーティングされた２層構造を有する微細構造体を示す。図１（ｃ）は、ナノワイヤー又はナノチューブ５１に、絶縁体５２がコーティングされ、更に金属膜５３がコーティングされた３重構造を有する微細構造体の例を示す。
微細構造体は、必ずしも円柱形状ではなく、図１（ｄ）のように、板状であってもよい。図１（ｄ）は、例えば、板状の導電体６１に、絶縁体６２、金属膜６３を被覆した構造を有する微細構造体の例を示す。更には、ナノワイヤー又はナノチューブは、三角形や六角形等の多角形であってもよい。
このような微細構造体は、直線であることが望ましい。微細構造体に用いる材料、或いは導電型（微細構造体が半導体自身である場合を含む）、構造を適切に選ぶことにより、スイッチング素子、発光素子、抵抗素子などを形成することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
【００３６】
以降、微細構造体の配置に関する説明では、図１（ｃ）の構造を有する微細構造体を配置する場合について説明する。より具体的には、微細構造体は、シリコンよりなるナノワイヤー５１に、シリコン酸化膜よりなる絶縁膜５２がコーティングされ、更にＴａＡｌＮからなる金属膜５３がコーティングされた構造である。このシリコンナノワイヤーは、直線であることが望ましい。以降、この微細構造体をシリコンナノワイヤーと呼ぶこととする。
本発明に用いたシリコンナノワイヤーは、太さが約１５０ｎｍ、長さが約２５μｍのサイズである。より詳しくは、シリコンよりなるナノワイヤー５１の半径が約４５ｎｍ、シリコン酸化膜よりなる絶縁膜５２の膜厚が約１５ｎｍ、ＴａＡｌＮからなる金属膜５３の膜厚が約１５ｎｍである。これらの数値は一例であり、本発明はこれに限定されない。また全てのシリコンナノワイヤーが同じサイズである必要はない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
また、微細構造体の半導体素子または表示素子に用いられるデバイスへの応用に関する説明では、図１（ｂ）の構造を有する微細構造体をデバイスに応用する場合について説明する。しかし、図１（ａ）〜図１（ｄ）に示したどの微細構造体でもかまわない。より具体的には、微細構造体は、シリコンよりなるナノワイヤー４１に、シリコン酸化膜よりなる絶縁膜４２がコーティングされた構造である。このシリコンナノワイヤーは、直線であることが望ましい。
半導体素子または表示素子に応用したシリコンナノワイヤーのサイズは、太さが約１２０ｎｍ、長さが約２５μｍである。より詳しくは、シリコンよりなるナノワイヤー４１の半径が約４５ｎｍ、シリコン酸化膜よりなる絶縁膜４２の膜厚が約１５ｎｍである。これらの数値は一例であり、本発明はこれに限定されない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
図４は、シリコンナノワイヤー１３０が金属電極１２１（第１の電極）と、金属電極１２２（第２の電極）上に配置する原理を示す。金属電極１２１（第１の電極）に直流電圧ＶLを、金属電極１２２（第２の電極）に直流電圧ＶR（ＶL＜ＶR）を与える。すると、金属電極１２１（第１の電極）には負電荷１５１が、金属電極１２２（第２の電極）には正電荷が、それぞれ誘起される。そこに直線のシリコンナノワイヤー１３０が接近すると、シリコンナノワイヤーのうち金属電極１２１に近い側に正電荷１５２が、金属電極１２２に近い側に負電荷が、それぞれ誘起される。シリコンナノワイヤーに電荷が誘起されるのは静電誘導による。すなわち、電界中に置かれた導体は、導体内部の電界が０となるまで導体表面に電荷が誘起されることによる。その結果、各電極とシリコンナノワイヤーとの間に静電力により引力が働き、シリコンナノワイヤー１３０は、金属電極１２１、１２２間に生じる電気力線に沿って配置される。これにより、シリコンナノワイヤーは電極の形成方向Ｙに対して垂直方向Ｘに配置される。
また、各シリコンナノワイヤーに誘起される電荷はほぼ等しいので、電荷による反発力により、等間隔に規則正しく配置させることができる。理想的には各シリコンナノワイヤーに誘起される電荷は等しいが、実際には多少の差があり、その差分やシリコンナノワイヤーの移動距離及びシリコンナノワイヤー同士の衝突などのため、厳密には等間隔に配置されない。このように等間隔に配置されるとき、シリコンナノワイヤーは１つの層に形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
第３の方法は、図１５に示すように、金属電極１２１及び金属電極１２２にオフセット電圧（ＶDCL2、ＶDCR2）を交互に印加することを特徴とする。それ以外の発明の構成は、第２の方法と同じである。
この方法を用いることによって、第２の方法で得られる効果を得ることができる他に、以下に述べる効果を奏することができる。
実験により、金属電極１２１にオフセット電圧ＶDCL2を印加するだけでなく、金属電極１２２にオフセット電圧ＶDCR2を交互に印加する第３の方法を用いることによって、第２の方法の場合では除去しきれなかった互いに角度を有して交差して配置されているシリコンナノワイヤー１３３を除去できることが確認された。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
第３の方法を用いることによって得られた実験結果を図１６に示す。実験の詳細は、図２に示すように、シリコンナノワイヤーが配置する微細構造体配置領域ＮＷを１０×１０個配置したガラス基板上に、１個の微細構造体配置領域に１０〜２０本のシリコンナノワイヤーを配置した。この状態において、１００本のシリコンナノワイヤーを任意に選択し、オフセット電圧を印加する前後での、シリコンナノワイヤーのそれぞれの電極のＸ方向に対する角度と本数を調べた。図１６はシリコンナノワイヤーの角度と分布を示す。
図１６に示すように、オフセット電圧印加前では、Ｘ方向に対して角度が±５度以内に存在するシリコンナノワイヤーの本数は、１００本中７３本であった。これに対して、オフセット電圧印加後では、１００本中９８本であった。また、標準偏差は、６．５６度から２．１６度となり、非常にばらつきが低下している。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
図２７を参照すると、集積回路装置１を構成する基板３１１上には、異なる機能を有する２つのトランジスタが配置されている。即ち、Ｎ型の電界効果トランジスタ（以下、「ＮＭＯＳ：ｎ  ｔｙｐｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」と称する）およびＰ型の電界効果トランジスタ（以下、「ＰＭＯＳ：ｐ  ｔｙｐｅ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」と称する）である。また、集積回路装置１の基板３１１上に配置される素子は、異なる材質を有する素子であってもよい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
前者の場合、より具体的には、ナノワイヤー３３７をＮＭＯＳにするためには、例えば、メタル配線３５１を形成した段階で、このメタル配線３５１をマスクとして、ナノワイヤー３３７の存する領域のみにｎ型の導電型を与える不純物イオン（例えば砒素イオン）を注入する。その後、ナノワイヤー３３８をＰＭＯＳにするために、メタル配線３５１をマスクとして、ナノワイヤー３３８の存する領域のみにｐ型の導電型を与える不純物イオン（例えばボロンイオン）を注入する。その後、不純物を活性化するアニール（例えば５００℃〜９００℃）を行なえばよい。
なお、注入する濃度は、領域の深さによって変化する。この際、イオンを注入する領域において交差したナノワイヤーが存在した場合、交差しているためナノワイヤーの深さが異なることにより、注入する濃度にばらつきが生じる。よって、上記ナノワイヤーは素子として機能しない、もしくは著しく性能を劣化させる。本発明の実施形態１または実施形態２を用いることにより、上記ナノワイヤーは除去できる。その結果、ナノワイヤーは、±５度以内に配置させることができ、上記課題を解決できるのは既に述べたとおりである。
【国際調査報告】
2009101944.tif 000032
2009101944.tif 000033
2009101944.tif 000034
2009101944.tif 000035