(57)【要約】ＤＶＢ−Ｈ受信機のチャネル符号化利得を高めるために再帰的巡回冗長チェック（ＣＲＣ）＋フォワードエラー補正（ＦＥＣ）を使用し、より良好な符号化利得を達成するために物理（ＰＨＹ）リードソロモン（ＲＳ）復号器＋ＦＥＣを使用するシステムおよび方法。該システムおよび方法はデュアルモードＲＳ復号器（消去モードおよびエラーモード）をＦＥＣ復号化に利用する。該ＰＨＹ  ＲＳはより細かい粒度をＦＥＣに提供するために使用される。該システムは、非常に大規模な集積回路チップ（ＶＬＳＩ）ハードウェアにおいて該再帰的ＣＲＣ／ＲＳ＋ＦＥＣを実現するためのキャッシュメモリ管理スキームを含んでいる。
2009512394.tif 000002
【特許請求の範囲】
【請求項１】
データ送信パケットのエラー検出のコンピュータによる実行方法であって、
記憶メモリ媒体の複数のデータグラムにデータを書き込む工程と、
書き込まれたデータに第１の巡回冗長チェック（ＣＲＣ）を実行する工程と、
第１のフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを行ごとに前記データグラムに実行する工程と、
エラーを含む書き込まれたデータに対応する前記データグラムに消去を記録する工程と、
前記書き込みデータに第２のＣＲＣを実行する工程と、
前記データグラムから前記消去のマークを除去する工程と、
第２のＦＥＣ  ＲＳ復号化プロセスを行ごとに前記データグラムに実行する工程とを備える方法。
【請求項２】
前記書き込みデータにさらなるＣＲＣを実行する工程と、
前記データグラムからすべての前記消去を除去する工程と、
さらなるＦＥＣ  ＲＳ復号化プロセスを行ごとに前記データグラムに実行する工程とをさらに備える請求項１記載の方法。
【請求項３】
前記データグラムから前記消去を除去する工程において、６４エラッタバイトを超える前記データグラムの特定の行の前記消去の総数が６４エラッタバイト未満に削減される請求項１記載の方法。
【請求項４】
物理（ＰＨＹ）ＲＳ復号失敗信号が前記データグラムの前記消去をマークするのに使用される請求項１記載の方法。
【請求項５】
前記エラッタバイトを補正するために前記ＦＥＣ  ＲＳ復号化プロセスの消去モードを使用する工程であって、前記消去モードがＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される工程をさらに備える請求項３記載の方法。
【請求項６】
データ送信パケットのエラー検出のコンピュータによる実行方法であって、
記憶メモリ媒体の複数のデータグラムにデータを書き込む工程と、
書き込まれたデータの第１の物理（ＰＨＹ）ＲＳ復号失敗信号を使用して前記データグラムの全エラッタバイトに消去とマークする工程と、
第１のフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを行ごとに前記データグラムに実行する工程と、
前記書き込みデータの第２のＰＨＹ  ＲＳ復号失敗信号を使用して前記データグラムの全エラッタバイトに消去とマークする工程と、
前記データグラムから前記エラッタバイトを除去する工程とを備える方法。
【請求項７】
前記データグラムから前記エラッタバイトを除去する工程において、６４エラッタバイトを超える前記データグラムの特定の行の前記消去の総数が６４エラッタバイト未満に削減される請求項６記載の方法。
【請求項８】
前記書き込みデータの第３の物理（ＰＨＹ）ＲＳ復号失敗信号を使用して前記データグラムの全エラッタバイトに消去とマークする工程をさらに備える請求項６記載の方法。
【請求項９】
前記エラッタバイトを補正するために前記ＦＥＣ  ＲＳ復号化プロセスの消去モードを使用する工程であって、前記消去モードがＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される工程をさらに備える請求項７記載の方法。
【請求項１０】
データ送信パケットのエラーを検出可能なデバイスであって、
記憶メモリ媒体と、
前記記憶メモリ媒体の複数のデータグラムにデータを書き込むように動作可能なバッファと、
前記書き込みデータに第１の巡回冗長チェック（ＣＲＣ）を実行するように動作可能な第１のレジスタと、
第１のフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを行ごとに前記データグラムに実行するように動作可能な復号器と、
エラーを備える書き込みデータに対応する前記データグラムの消去に対応するエラッタバイトと、
前記書き込みデータに第２のＣＲＣを実行するように動作可能な第２のレジスタと、
前記データグラムから前記消去を除去するように動作可能な第３のレジスタとを備えており、
前記復号器が第２のＦＥＣ  ＲＳ復号化プロセスを行ごとに前記データグラムに実行するように動作可能なデバイス。
【請求項１１】
前記書き込みデータにさらなるＣＲＣを実行し、かつ前記データグラムからすべての前記消去を除去するように動作可能な第４のレジスタをさらに備えており、
前記復号器が、さらなるＦＥＣ  ＲＳ復号化プロセスを行ごとに前記データグラムに実行するように動作可能である請求項１０記載のデバイス。
【請求項１２】
６４エラッタバイトを超える前記データグラムの特定の行の前記消去の総数が前記第２のレジスタにおいて６４エラッタバイト未満に削減される請求項１０記載のデバイス。
【請求項１３】
物理（ＰＨＹ）ＲＳ復号失敗信号が前記データグラムの前記消去をマークするのに使用される請求項１０記載のデバイス。
【請求項１４】
前記ＦＥＣ  ＲＳ復号化プロセスが前記エラッタバイトを補正するように動作可能な消去モードを備えており、前記消去モードがＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される請求項１２記載のデバイス。
【請求項１５】
データ送信パケットのエラーを検出可能なデバイスであって、
記憶メモリ媒体と、
記憶メモリ媒体の複数のデータグラムにデータを書き込むように動作可能なバッファと、
前記書き込みデータの消去として前記データグラムの全エラッタバイトにマークするように動作可能な第１の物理（ＰＨＹ）ＲＳ復号失敗信号デバイスと、
第１のフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを行ごとに前記データグラムに実行するように動作可能な復号器と、
前記書き込みデータの消去として前記データグラムの全エラッタバイトにマークするように動作可能な第２のＰＨＹ  ＲＳ復号失敗信号デバイスと、
前記データグラムから前記エラッタバイトを除去するように動作可能なレジスタとを備えるデバイス。
【請求項１６】
６４エラッタバイトを超える前記データグラムの特定の行の前記消去の総数が前記レジスタにおいて６４エラッタバイト未満に削減される請求項１５記載のデバイス。
【請求項１７】
前記書き込みデータの消去として前記データグラムの全エラッタバイトにマークするように動作可能な第３の物理（ＰＨＹ）ＲＳ復号失敗信号デバイスをさらに備える請求項１５記載のデバイス。
【請求項１８】
前記復号器が、前記エラッタバイトを補正するように動作可能な前記ＦＥＣ  ＲＳ復号化プロセスのエラーモードを備えており、前記エラーモードがＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される請求項１６記載のデバイス。
【請求項１９】
データが入力可能なエントリを備える行および列に組織化されているデータグラムを備えるフレームバッファメモリデバイスと、
前記フレームバッファメモリデバイスに動作可能に接続されている消去キャッシュレジスタと、
前記消去キャッシュレジスタに動作可能に接続されている消去フラグレジスタであって、各列の第１の行のバイトごとに消去ビットを備える消去フラグレジスタと、
前記フレームバッファメモリデバイスの前記データグラムにフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを実行するように動作可能な復号器とを備えており、
前記フレームバッファメモリデバイスの各バイトが、前記復号器に入る場合に、０および１のいずれかと等しい消去フラグでマークされるエラー検出デバイス。
【請求項２０】
前記消去キャッシュレジスタがデータグラム末尾バイトアドレスおよび巡回冗長チェック（ＣＲＣ）チェックビットを備える請求項１９記載のエラー検出デバイス。
【請求項２１】
前記復号器が前記データグラムを行ごとに復号化するように動作可能であり、行インデックスがこれに応じて下に移動して、各列のエントリに記憶されている前記行インデックスについてチェックされる請求項１９記載のエラー検出デバイス。
【請求項２２】
データ送信パケットのエラー検出を実行する方法を実行するためにコンピュータによって実行可能な命令プログラムを明白に具現化する、前記コンピュータによって読み取り可能なプログラム記憶デバイスであって、前記方法が、
記憶メモリ媒体の複数のデータグラムにデータを書き込む工程と、
前記書き込みデータに第１の巡回冗長チェック（ＣＲＣ）を実行する工程と、
第１のフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを行ごとに前記データグラムに実行する工程と、
エラーを備える書き込みデータに対応する前記データグラムにおいて消去とマークする工程と、
前記書き込みデータに第２のＣＲＣを実行する工程と、
前記データグラムから前記消去を除去する工程と、
第２のＦＥＣ  ＲＳ復号化プロセスを行ごとに前記データグラムに実行する工程とを備えるプログラム記憶デバイス。
【請求項２３】
前記方法がさらに、
前記書き込みデータにさらなるＣＲＣを実行する工程と、
前記データグラムからすべての前記消去を除去する工程と、
さらなるＦＥＣ  ＲＳ復号化プロセスを行ごとに前記データグラムに実行する工程とを備える請求項２２記載のプログラム記憶デバイス。
【請求項２４】
前記データグラムから前記消去を除去する工程において、６４エラッタバイトを超える前記データグラムの特定の行の前記消去の総数が６４エラッタバイト未満に削減される請求項２２記載のプログラム記憶デバイス。
【請求項２５】
物理（ＰＨＹ）ＲＳ復号失敗信号が前記データグラムの前記消去をマークするのに使用される請求項２２記載のプログラム記憶デバイス。
【請求項２６】
前記方法がさらに、前記エラッタバイトを補正するために前記ＦＥＣ  ＲＳ復号化プロセスの消去モードを使用する工程を備えており、前記消去モードがＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される請求項２４記載のプログラム記憶デバイス。
【請求項２７】
データ送信パケットのエラー検出を実行する方法を実行するためにコンピュータによって実行可能な命令プログラムを明白に具現化する、前記コンピュータによって読み取り可能なプログラム記憶デバイスであって、前記方法が、
記憶メモリ媒体の複数のデータグラムにデータを書き込む工程と、
前記書き込みデータの第１の物理（ＰＨＹ）ＲＳ復号失敗信号を使用して前記データグラムの全エラッタバイトに消去とマークする工程と、
第１のフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを行ごとに前記データグラムに実行する工程と、
前記書き込みデータの第２のＰＨＹ  ＲＳ復号失敗信号を使用して前記データグラムの全エラッタバイトに消去とマークする工程と、
前記データグラムから前記エラッタバイトを除去する工程とを備えるプログラム記憶デバイス。
【請求項２８】
前記データグラムから前記エラッタバイトを除去する工程において、６４エラッタバイトを超える前記データグラムの特定の行の前記消去の総数が６４エラッタバイト未満に削減される請求項２７記載のプログラム記憶デバイス。
【請求項２９】
前記方法がさらに、前記書き込みデータの第３の物理（ＰＨＹ）ＲＳ復号失敗信号を使用して前記データグラムの全エラッタバイトに消去とマークする工程を備える請求項２７記載のプログラム記憶デバイス。
【請求項３０】
前記方法がさらに、前記エラッタバイトを補正するために前記ＦＥＣ  ＲＳ復号化プロセスのエラーモードを使用する工程を備えており、前記エラーモードがＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される請求項２８記載のプログラム記憶デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本書の実施形態は概してディジタルデータ記憶または送信のエラー検出および補正に関し、より具体的には、エラーチェックコードを生成し、かつこのようなコードを含有するデータを復号する技術に関する。
【背景技術】
【０００２】
集積ディジタルテレビアクセスによる携帯デバイスは比較的新しい事象である。このような技術は従来、サイズ、消費電力および、もっとも重要なことには性能によって制限されてきた。このようなデバイスの質の悪い性能は通常、絶えず変化する受信機環境の結果であった。より具体的には、受信信号の品質は、とりわけ、隣接チャネル拒絶、低信号対雑音比およびドップラー補償を管理するデバイスの能力に影響される。
【０００３】
ＤＶＢ−Ｈはブロードキャストサービスを携帯受信機にもたらす仕様であり、これはまた２００４年１１月にＥＴＳＩ（European Telecommunications Standards Institute）標準として公式採用された。より具体的には、ＤＶＢ−Ｈは、この前身のＤＶＢ−Ｔ標準よりも消費電力が少ない傾向にある地上ディジタルＴＶ標準であり、一般的に、これによって受信機は信号送信を受信しつつ自由に移動できるため、携帯電話および他のモバイルデバイスがディジＴＶネットワークのディジタルＴＶブロードキャストを受信できるのが理想的であり、ゆえに携帯電話ネットワークを使用する必要がなくなる。
【０００４】
エラーチェックコードは、通信チャネルでのデータ送信や、記憶媒体へのデータ記憶およびこれからの検索などの状況においてディジタルデータ一体性を保証するために開発されてきた。このコードによってデータストリームのエラーの存在が識別および補正可能である。２つのこのようなエラー補正コードはリードソロモン（ＲＳ）コードおよび巡回冗長チェック（ＣＲＣ）コードである。これらのコードはしばしば一緒に使用され、ＲＳコードは符号化ワードの各ブロック２５５バイトごとに使用され、ＣＲＣコードはデータグラムとしてグループ化されているバイトクラスターをチェックするために使用される。
【０００５】
ＤＶＢ−Ｈ標準は一般的に、モバイル環境においてよりロバストな信号を提供する試みにおいてさらなる層のエラー補正を提供するために、デバイスおよびマルチプロトコルカプセル化フォワードエラー補正（ＭＰＥ−ＦＥＣ）の消費電力を低減するための時間スライスの使用を識別してきた。ＤＶＢ−Ｈ標準では、リンク層の余分なチャネルエラーコントロールコード化ＭＰＥ−ＦＥＣがある。ＦＥＣは（２５５，１９１）ＲＳ復号器である。ここでは、コードワードの長さは２５５バイトであり、これは１９１バイトのデータを含有している。
【０００６】
図１は、ＦＥＣを実行する従来の方法を図示している。受信機の物理層（ＰＨＹ）からのバーストにおける（６４ないしおよそ４０９６バイトに及ぶバイト、最も一般的にはおよそ１０００バイトを有する）着信データグラムが、２Ｍビットのデータグラムランダムアクセスメモリ（ＲＡＭ）ユニット１００に列ごとに左から右に記憶される。各データグラムの終了時には、当該データグラムのいずれかのバイトが間違っている場合にはチェック／フラグするために使用可能な４つのＣＲＣバイトがある。当該データグラムに１つ以上のエラーバイトがある場合、ＣＲＣチェックはうまくいかず、また当該データグラムの全バイトは消去とマークされることになる。メモリユニット１００全体がいっぱいになると、データバイト用の左側の１９１列およびパリティバイト用の右側の６４列を含めて、（２５５，１９１）ＲＳ復号器は、行ごとに２Ｍビットデータグラムメモリ１００全体を復号／補正するために上記取得された消去情報を使用する。
【０００７】
ＤＶＢ−Ｈ標準によると、ＦＥＣ  ＲＳ復号器は消去ベースであり、最大６４エラッタバイトを補正するための消去情報に左右される。１行の消去総数が６４より多い場合、ＦＥＣ  ＲＳ復号器は一般的にこの行についてはなんら補正はできないため、復号器失敗信号を付与することによってそのままにする。従って、モバイルＴＶ受信機は、このような復号失敗が生じると全バースト（２Ｍビットデータグラムメモリユニット１００）を破棄することもあり、これはＴＶブロードキャスト閲覧中の円滑でないビデオやグリッチをもたらす。従って、より良好なエラー検出／補正スキームを提供することによってモバイルデバイスのディジタル信号受信の性能を高める技術を提供してこの欠陥を補正する必要がある。
【発明の開示】
【０００８】
上記に鑑みて、本実施形態は、データ送信パケットのエラー検出を実行するためのコンピュータ実現方法と、コンピュータによって読み取り可能なプログラム記憶デバイスとを提供し、データ送信パケットのエラー検出を実行する方法を実行するために該コンピュータによって実行可能な命令プログラムを明白に具現化しており、該方法は、記憶メモリ媒体の複数のデータグラムにデータを書き込む工程と、書き込みデータに第１の巡回冗長チェック（ＣＲＣ）を実行する工程と、第１のフォワードエラー補正（ＦＥＣ）リードソロモン（ＲＳ）復号化プロセスを行ごとにデータグラムに実行する工程と、エラーを備える書き込みデータに対応するデータグラムに消去をマークする工程と、書き込みデータに第２のＣＲＣを実行する工程と、データグラムから消去を除去する工程と、第２のＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラムに実行する工程とを備えている。該方法はさらに、さらなるＣＲＣを書き込みデータに実行する工程と、すべての消去をデータグラムから除去する工程と、さらなるＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラムに実行する工程とを備えてもよい。一実施形態では、消去をデータグラムから除去する工程において、６４エラッタバイトを超えるデータグラムの特定の行の消去総数が６４エラッタバイト未満に削減される。別の実施形態では、物理（ＰＨＹ）ＲＳ復号失敗信号がデータグラムの消去をマークする工程に使用される。該方法はさらに、エラッタバイトを補正するためにＦＥＣ  ＲＳ復号化プロセスの消去モードを使用する工程を備えてもよく、消去モードはＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される。
【０００９】
別の実施形態が、データ送信パケットのエラー検出を実行するためのコンピュータ実現方法と、コンピュータによって読み取り可能なプログラム記憶デバイスとを提供し、データ送信パケットのエラー検出を実行する方法を実行するためにコンピュータによって実行可能な命令プログラムを明白に具現化しており、該方法は、記憶メモリ媒体の複数のデータグラムにデータを書き込む工程と、書き込みデータの第１のＰＨＹ  ＲＳ復号失敗信号を使用してデータグラムの全エラッタバイトに消去とマークする工程と、第１のＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラムに実行する工程と、書き込みデータの第２のＰＨＹ  ＲＳ復号失敗信号を使用してデータグラムの全エラッタバイトに消去とマークする工程と、エラッタバイトをデータグラムから除去する工程とを備えている。一実施形態では、エラッタバイトをデータグラムから除去する工程において、６４エラッタバイトを超えるデータグラムの特定の行の消去総数が６４エラッタバイト未満に削減される。別の実施形態では、該方法はさらに、書き込みデータの第３のＰＨＹ  ＲＳ復号失敗信号を使用してデータグラムの全エラッタバイトに消去とマークする工程を備えてもよい。加えて、該方法はさらに、エラッタバイトを補正するためにＦＥＣ  ＲＳ復号化プロセスの消去モードを使用する工程を備えてもよく、消去モードはＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される。
【００１０】
さらに別の実施形態は、データ送信パケットのエラーを検出可能なデバイスを提供し、該デバイスは、記憶メモリ媒体と、該記憶メモリ媒体の複数のデータグラムにデータを書き込むように動作可能なバッファと、書き込みデータに第１のＣＲＣを実行するように動作可能な第１のレジスタと、第１のＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラムに実行するように動作可能な復号器と、エラーを備える書き込みデータに対応するデータグラムの消去に対応するエラッタバイトと、書き込みデータに第２のＣＲＣを実行するように動作可能な第２のレジスタと、データグラムから消去を除去するように動作可能な第３のレジスタとを備えており、復号器は、第２のＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラムに実行するように動作可能である。該デバイスはさらに、さらなるＣＲＣを書き込みデータに実行し、かつすべての消去をデータグラムから除去するように動作可能な第４のレジスタを備えてもよく、復号器は、さらなるＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラムに実行するように動作可能である。一実施形態では、６４エラッタバイトを超えるデータグラムの特定の行の消去総数が第２のレジスタで６４エラッタバイト未満に削減される。別の実施形態では、ＰＨＹ  ＲＳ復号失敗信号が、データグラムの消去をマークするために使用される。加えて、別の実施形態では、ＦＥＣ  ＲＳ復号化プロセスは、エラッタバイトを補正するように動作可能な消去モードを備えており、消去モードはＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される。
【００１１】
さらに別の実施形態は、データ送信パケットのエラーを検出可能なデバイスを提供し、該デバイスは、記憶メモリ媒体と、記憶メモリ媒体の複数のデータグラムにデータを書き込むように動作可能なバッファと、データグラムの全エラッタバイトを書き込みデータ上で消去とマークするように動作可能な第１のＰＨＹ  ＲＳ復号失敗信号デバイスと、第１のＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラムに実行するように動作可能な復号器と、データグラムの全エラッタバイトに書き込みデータ上で消去とマークするように動作可能な第２のＰＨＹ  ＲＳ復号失敗信号デバイスと、データグラムからエラッタバイトを除去するように動作可能なレジスタとを備えている。一実施形態では、６４エラッタバイトを超えるデータグラムの特定の行の消去総数がレジスタにおいて６４エラッタバイト未満に削減される。該デバイスはさらに、データグラムの全エラッタバイトを書き込みデータ上で消去とマークするように動作可能な第３のＰＨＹ  ＲＳ復号失敗信号デバイスを備えてもよい。別の実施形態では、復号器は、エラッタバイトを補正するように動作可能なＦＥＣ  ＲＳ復号化プロセスのエラーモードを備えており、該エラーモードはＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される。
【００１２】
別の実施形態は、データが入力可能なエントリを備える行および列に組織化されたデータグラムを備えるフレームバッファメモリデバイスと、該フレームバッファメモリデバイスに動作可能に接続されている消去キャッシュレジスタと、該消去キャッシュレジスタに動作可能に接続されている消去フラグレジスタであって、各列の第１の行のバイトごとに消去ビットを備える消去フラグレジスタと、フレームバッファメモリデバイスのデータグラムにＦＥＣ  ＲＳ復号化プロセスを実行するように動作可能な復号器とを備えるエラー検出デバイスを提供しており、フレームバッファメモリデバイスの各バイトが、復号器に入る場合に０および１のいずれかと等しい消去フラグでマークされる。好ましくは、消去キャッシュレジスタはデータグラム末尾バイトアドレスおよびＣＲＣチェックビットを備えている。さらに、復号器は好ましくはデータグラムを行ごとに復号化するように動作可能であり、行インデックスはこれに応じて下に移動して、各列のエントリに記憶されている行インデックスについてチェックされる。
【００１３】
本実施形態に関するこれらおよび他の態様が、以下の説明および添付の図面と関連して検討される場合により良好に認識および理解されるであろう。しかしながら、以下の説明は、好ましい実施形態およびこの多数の具体的詳細ついて示しているが、制限的ではなく例証として付与された点を理解すべきである。多数の変更および修正が本実施形態の範囲内で、この主旨を逸脱することなく構成されてもよく、また本実施形態はすべてのこのような修正を包含している。
【００１４】
本実施形態は、図面を参照した以下の詳細な説明からより良好に理解されるであろう。
【発明を実施するための最良の形態】
【００１５】
本実施形態と、この種々の特徴および好都合な詳細が、添付の図面に図示され、かつ以下の説明で詳述されている非制限的実施形態を参照してより完全に説明される。既知のコンポーネントおよび処理技術に関する説明は、本実施形態を不必要に分かりにくくしないように省略される。ここで使用されている実施例は、本実施形態が実践可能な方法についての理解を容易にし、かつさらに本実施形態を当業者が実践できるようにすることのみを意図している。従って、実施例は、本実施形態の範囲を制限するものとみなされるべきではない。
【００１６】
上記のように、より良好なエラー検出／補正スキームを提供することによってモバイルデバイスのディジタル信号受信の性能を高める技術が必要とされている。本発明の実施形態は、デュアルモードＦＥＣ  ＲＳ復号器と、再帰的ＣＲＣ／リードソロモンおよびＦＥＣ復号を使用することによってＭＰＥ−ＦＥＣエラー補正能力を高めるための新規のアプローチとを提供することによって、これを達成する。次に図面、とりわけ図２から図９を参照すると、ここでは同様の参照番号は図面中一貫して対応する部材を示しており、本発明の好ましい実施形態が示されている。
【００１７】
第１の実施形態が図２に示されており、これは再帰的ＣＲＣ＋ＦＥＣプロセスを図示している。ここで、２Ｍビットデータグラムメモリ２００の初期ＦＥＣ  ＲＳ復号化が生じた後、ＣＲＣチェック２０２が、メモリユニット２００のデータグラム２０５のすべてに対して再度実行される。エラッタバイトの一部は第１ラウンドのＦＥＣ  ＲＳ復号化時に補正され、また通常データグラム２０５のＣＲＣ欠陥は複数の不良バイトによってもたらされるにすぎないため、すでに消去とマークされているデータグラム２０５全体は次に、消去としてすべて除去可能である。結果として、初期ＦＥＣ  ＲＳ復号化で６４を越える行２０６の消去総数は次に６４未満になる可能性があり、このような場合ＦＥＣ  ＲＳ復号器２０８は、消去モードキャッシュ２１０を使用して全エラッタを補正可能である。行２０６における総消去カウントが６４以下である限り、消去ベースＦＥＣ  ＲＳ復号器２０８は、当該行の全エラッタバイトを補正可能である。ＣＲＣチェック２０とＦＥＣ  ＲＳ復号化２０８間のさらなる反復は、２Ｍビットのデータグラムメモリ２００における全エラッタを削除する助けとなる。ここで、１回のＦＥＣ復号化動作における２、３回のバイト補正は、データグラム２１２に属するバイト（通常はおよそ１，０００バイト）のすべての消去マークを除去することになる。ＣＲＣ＋ＦＥＣ反復は、６４より大きな消去を有する補正不可能な行を排除する助けとなり、ゆえに、従来のプロセスと比較してエラー補正能力および符号化利得を改良する。さらに、１ループのＣＲＣ＋ＦＥＣはおよそ３．４ｍｓ＋６．８ｍｓかかり、これはおよそ１０ｍｓに等しい。
【００１８】
第２の実施形態では、再帰的ＰＨＹ  ＲＳ＋ＦＥＣ、再帰的ＣＲＣ＋ＦＥＣ方法のみならず再帰的ＰＨＹ  ＲＳ＋ＦＥＣ復号化アプローチも符号化利得の改良を提供することができる。このアプローチは図３（ａ）および図３（ｂ）に図示されている。ここで、受信機ＰＨＹ（図示せず）から入ってくるデータグラムバイトは（２０４，１８８）コードを使用してＲＳ符号化される。２０４バイトグループのエラッタバイト総数が８未満である場合、ＰＨＹ  ＲＳはこれらのすべてを補正し、そうでなければ、ＰＨＹ  ＲＳは復号失敗信号をフラグする。２０４バイトの実際のエラーバイトが８を超えるか否かを標準Ｂｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムが示すため、これが生じる。これらのエラーバイトは補正可能ではないため、復号失敗信号を付与する。第２の実施形態によると、データグラム３０２全体にＣＲＣチェックを使用するのではなく、ＰＨＹ  ＲＳ復号失敗信号が、１８８バイトのすべてに消去とマークするために使用される。そして、初期ＦＥＣ  ＲＳ復号化が行単位で実行される。消去モードまたはエラーモードいずれかのＦＥＣ  ＲＳ復号化が、メモリユニット３０２のデータグラム３００のバイトの一部を補正する。そして、第２のＰＨＹ  ＲＳ復号化プロセスが実行される。一部のエラッタバイトは初期ＦＥＣ  ＲＳ復号化で補正されるため、８より大きなエラッタゆえにＰＨＹ  ＲＳ復号化を失敗する２０４バイトグループは次に、８以下のエラッタ総数を有する可能性がある。このような場合、ＰＨＹ  ＲＳの１回以上の実行は、２０４バイトグループごとに全エラッタバイトを補正可能である。この結果、すでに消去とマークされている全１８８データバイトが次に、消去として除去される。
【００１９】
第２ラウンドのＦＥＣ  ＲＳは６４より多くの消去を具備する少数の行３０４を有しており、６４未満の消去を具備するこれらの行３０４はＦＥＣ  ＲＳによって補正される。これらの再帰的ＰＨＹ  ＲＳ＋ＦＥＣ  ＲＳ復号化プロセス、またはターボ復号化は、より複雑なハードウェア実現による再帰的ＣＲＣ＋ＦＥＣ復号化と比較してより高い符号化利得を提供する。より具体的には、余分なメモリデバイス３０５、３０７が使用されて（図３（ｂ）に示されている１６ＫＢおよび３２ＫＢ）、（図３（ａ）の）２Ｍビットバッファメモリ３０２に記憶されていないＴＰパケットからのヘッダーバイトおよびＣＲＣバイトを記憶する。２Ｍビットメモリ３０２はデータグラムバイトを記憶するのみであるため、余分な３２ＫＢメモリ３０５および１６ＫＢメモリ３０７は、データグラムセッションごとにパケットヘッダーバイトおよびＣＲＣバイトを記憶するのに使用される。これらのヘッダーバイトおよびＣＲＣバイトは、ＦＥＣ  ＲＳ復号化に続くＰＨＹ  ＲＳ復号化で使用される。図３（ｂ）に示されているように、第１のＰＨＹ  ＲＳ復号化プロセス（３０６）後に、ヘッダーバイトおよびＣＲＣバイトは各データグラムセッションから除去され（３０８）、データグラムバイトのみが、後続のＦＥＣ  ＲＳ復号化３１２について、（図３（ａ）の）２Ｍビットメモリ３０２に記憶される（３１０）。ＦＥＣ  ＲＳ復号化後、第２のＰＨＹ  ＲＳ復号化プロセスが開始し、ヘッダーバイトおよびＣＲＣバイトがこの時使用され、これらは、それぞれ図３（ｂ）の３２ＫＢメモリ３０５および１６ＫＢメモリ３０７から引き出される。データはそしてＭＰＥ（マルチプロトコルカプセル化）エンカプスレータ３１４にルーティングされる。ＭＰＥエンカプスレータ３１４は、オリジナルの着信トランスポートストリーム（ＴＳ）を形成するために、３２ＫＢメモリ３０５および１６ＫＢメモリ３０７に記憶されているＰＩＤヘッダーバイトおよびＣＲＣバイトを（図３（ａ）の）２Ｍビットバッファ３０２に記憶されているデータグラムバイトと結合させる。そして、再帰的または反復プロセスが継続可能である。
【００２０】
第３の実施形態によると、ＰＨＹ  ＲＳ復号失敗が、ＦＥＣ  ＲＳ復号化の消去をマークするのに使用される。ここで、第１および第２の実施形態の再帰的ＣＲＣ／ＲＳ＋ＦＥＣ復号化を使用してもしなくても、ＰＨＹ  ＲＳ復号失敗信号が、ＦＥＣ  ＲＳ復号化の消去をマークするために使用される。ＰＨＹ  ＲＳは、消去をマークするためにＣＲＣチェックより小さな粒度（１８８バイト）を使用するため、このアプローチはＣＲＣチェックと比較して少数の消去を付与する（データグラムにおける全バイト、一般的にはおよそ１０００バイトが消去とマークされる）。従って、ＰＨＹ  ＲＳ失敗信号によって付与された行の消去総数は、ＣＲＣチェックによって付与された行の消去総数より少ないはずである。従って、１行の消去総数は、ＣＲＣの場合よりもＰＨＹ  ＲＳの場合に６４以下になりうる可能性が大きい。従って、１行の消去総数が６４以下の場合、全エラーがＦＥＣ  ＲＳによって補正可能である。さらに、少数の消去は、消去モードでのＦＥＣ  ＲＳ復号化の助けとなる。
【００２１】
第４の実施形態は消去キャッシュスキームである。ＭＰＥ−ＦＥＣにおいて、各バイトは消去とマークされているか、ＦＥＣ  ＲＳ復号化前でなければならない。これは、ハードウェアの複雑さに加わる２Ｍビット／８＝０．２５Ｍビットの余分な記憶メモリ要件を必要とする。第４の実施形態は、バイトのすべての消去を回復するためのメモリサイズおよびタイミングに関してこのような消去キャッシュを実現するための効率的な方法を提供する。第４の実施形態によって提供された消去キャッシュスキームは好ましくは、４８９６０ビットのサイズを有するスタンドアローン同期ランダムアクセスメモリ（ＳＲＡＭ）デバイス４００として具現化され、また好ましくは、図４に提供されているように２５５列×１６行＝４０８０エントリに組織化される。各エントリは好ましくは１２ビット幅である。列４０３の第１のエントリは当該列４０３の第１のデータグラム末尾アドレスをフレームバッファメモリ４０２に記憶する。このことは、この末尾アドレス以前の列にある全バイトが末尾バイトと同じ消去フラグを有することを示している。このように、消去フラグはバイトごとに記憶されておらず、むしろ１つの消去フラグのみがデータグラムの最後に記憶される。第２のエントリは、１があれば、当該列４０３に第２のデータグラム末尾アドレスを記憶する。１６個のエントリは、１つの列４０３が１０２４／６４＝１６個のデータグラムを有するという最悪の場合に備えている。より具体的には、エントリの最初の１０ビットは列アドレスを記憶し、１１番目のビットは、データグラムのＣＲＣチェックや、ＰＨＹ  ＲＳ復号器から出力された１８８バイトパケットのＰＨＹ  ＲＳ復号失敗信号に応じて消去フラグを記憶する。さらに、１２番目のビットは必ずしも使用されない。これは、消去キャッシュスキームの構造を記述している。以下は、この消去キャッシュスキームが、２Ｍｂフレームバッファメモリ４０２に記憶されているバイトごとに消去フラグを提供するために使用される様子を説明している。
【００２２】
フレームバッファ書き込みプロセス中、ＣＲＣが実行されると、データグラム末尾バイトアドレスおよびＣＲＣチェックビットが、１つのデータグラムセッションにつき１エントリで消去キャッシュ４０４に記憶される。フレームバッファ書き込みプロセス中にプログラミングされた２５５ビットの消去フラグ初期レジスタ４０６があり、消去ビットは各列４０３の第１の行の各バイトの消去フラグに対応している。ＦＥＣ  ＲＳ復号器４０８がフレームバッファ４０２を行ごとに復号化し始めると、行インデックス４１０はこれに応じて下に移動して、各列４０３のエントリに記憶されている行インデックス４１０についてチェックされる。ヒットすれば、当該エントリからの消去ビットは、２５５ビットの消去フラグレジスタ４０６の消去フラグを更新するのに使用される。これは、行インデックス４１０が下に移動すると、このインデックス値（列アドレス値）が当該列４０３の消去キャッシュエントリに記憶されている列アドレス値と同じであることを意味している。ヒットがなければ、当該列４０３の消去フラグレジスタ４０６は変化せずに下に移動し続ける。このように、フレームバッファ４０２の各バイトは、消去ベース復号化のＦＥＣ  ＲＳに入る場合に消去＝０または１フラグでマークされる。このように、各データグラムバイトは、データグラムバイトごとに１つの消去フラグビットを記憶するために大きなメモリを使用することなく、このオリジナル消去フラグによってレンダリングされる。消去モードのＦＥＣ  ＲＳ復号器４０８は、１行に属する全２５５バイトについて消去フラグ情報を使用する。
【００２３】
ＤＶＢ−Ｈ標準によると、ＦＥＣ  ＲＳ復号器は消去モードでのみ動作する。この制限に応じて、第５の実施形態は（図２に示されているような）デュアルモードＦＥＣ  ＲＳ復号器２０８を提供する。行２０６の消去総数が６４以下である場合、通常の消去モードが、全エラッタバイトを補正するのに使用される。消去総数が６４より多い場合、何も実行せずに中止するのではなく、このＦＥＣ  ＲＳのエラーモードが第５の実施形態にしたがって実現され、これは１つの行２０６の最大３２バイトを補正可能である。これは、行２０６の消去が、ＣＲＣチェックやＰＨＹ  ＲＳによって示されかつマークされている唯一可能なエラーバイトであることに基づいている。このことは、これらが実際のエラーバイトであることを意味しているのではない。これは、消去総数が６４より大きく、かつＲＳ復号器４０８の消去モードが何も補正できなくても、行の実際のエラーバイト総数が３２以下の場合にはＲＳ復号器４０８のエラーモードがすべてのエラーバイトを補正可能であることを意味している。ＦＥＣ  ＲＳ復号器２０８のエラーモードは既知のＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現され、これは、消去モードがＦＥＣ  ＲＳ復号化中に失敗する場合にさらなるエラー補正能力を提供する。
【００２４】
本発明の複数の実施形態は、再帰的ＲＳ＋ＦＥＣアプローチを使用することによってシミュレートされた符号化利得を使用して実験的に検証された。図５（ａ）〜図５（ｃ）において、１２．７ｄＢから１１．８ｄＢに及ぶ３つの信号対雑音比（ＳＮＲ）値を有する信号が再帰的ＰＨＹ  ＲＳ＋ＦＥＣ復号化の３回の反復をなされており、また全エラッタバイトを補正している。図５（ａ）に示されているＦＥＣ  ＲＳ復号化工程のみを使用する従来のＭＰＥ  ＦＥＣ復号化と比較して、１２．７ｄＢのＳＮＲが必要とされる。再帰的ＰＨＹ  ＲＳ＋ＦＥＣが３回反復して使用される場合、必要なＳＮＲは１１．８ｄＢにまで下がりうる。再帰的ＰＨＹ  ＲＳ＋ＦＥＣ復号化によってもたらされた符号化利得は、従っておよそ１ｄＢである。図５（ａ）において、ＳＮＲは１２．７ｄＢである。エラーバイトのすべては、図５（ａ）のＦＥＣ行に示されているように、第１のパスのＦＥＣ  ＲＳ復号化プロセスで補正される。図５（ｂ）において、ＳＮＲは、ＰＨＹ  ＲＳ＋ＦＥＣ  ＲＳ反復なしでは１２．０ｄＢであり、信号は、図５（ｂ）のＦＥＣ行に示されているように多数のエラーを有しており、このことは、ＦＥＣ  ＲＳ復号化の１回のパスではエラーバイトを補正できないことを意味している。ＰＨＹ  ＲＳ＋ＦＥＣ  ＲＳ反復によって、図５（ｂ）のＲＳ−３およびＦＥＣ３の行に示されているように、エラーのすべてが補正される。図５（ｃ）において、ＳＮＲは１１．８ｄＢに低下し、依然としてエラーのすべては最初のパスのＦＥＣ  ＲＳ復号化プロセスでは補正可能ではないが、ＰＨＹ  ＲＳ＋ＦＥＣ  ＲＳ反復によってすべては補正される。これらの結果は、ＰＨＹ  ＲＳ＋ＦＥＣ  ＲＳ反復によって、補正されたすべてのエラーバイトに許容されている最小ＳＮＲは１２．７ｄＢから１１．８ｄＢに緩和可能であることを意味している。同様に、反復的ＰＨＹ  ＲＳ＋ＦＥＣ  ＲＳ復号化はおよそ１ｄＢの符号化利得を与えるため、本実施形態によって得られる効率を示すことができる。
【００２５】
図６は、図２から図５を参照して、データ送信パケットのエラー検出を実行するコンピュータ実現方法を図示しており、この方法は、記憶メモリ媒体２００の複数のデータグラム２０５にデータを書き込む工程（６０１）と、書き込みデータに第１のＣＲＣを実行する工程（６０３）と、第１のＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラム２０５に実行する工程（６０５）と、エラーを備える書き込みデータに対応するデータ２０５に消去をマークする工程（６０７）と、書き込みデータに第２のＣＲＣを実行する工程（６０９）と、データグラム２０５から消去を除去する工程（６１１）と、第２のＦＥＣ  ＲＳ復号化プロセスを行２０６ごとにデータグラム２０５に実行する工程（６１３）とを備える。
【００２６】
この方法はさらに、さらなるＣＲＣを書き込みデータに実行する工程と、すべての消去をデータグラム３００から除去する工程と、さらなるＦＥＣ  ＲＳ復号化プロセスを行３０４ごとにデータグラム３００に実行する工程とを備えてもよい。一実施形態では、消去をデータグラム３００から除去する工程において、６４エラッタバイトを超えるデータグラム３００の特定の行３０４の消去総数が６４エラッタバイト未満に削減される。別の実施形態では、ＰＨＹ  ＲＳ復号失敗信号が、データグラム３００の消去をマークするために使用される。この方法はさらに、エラッタバイトを補正するためにＦＥＣ  ＲＳ復号化プロセスの消去モードを使用する工程を備えてもよく、この消去モードはＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される。
【００２７】
図７は、本発明の実施形態によるシステム７００の図を一例として示している。図７は種々のデバイスの好ましい数値サイズを提供しているが、これらのサイズは一例として提供されており、また本発明の実施形態は特定のデバイスサイズに制限されない。一般的に、メモリユニット７０１は好ましくは、データグラム７１６を備える２５６ＫＢのデータグラムメモリデバイス７０２と、３０ＫＢのＰＨＹ  ＲＳパリティキャッシュデバイス７０３と、３２ＫＢのセッションヘッダーキャッシュデバイス７０５とを備えている。ＰＨＹ  ＲＳ復号器およびＣＲＣチェックデバイス（レジスタ）７０７は、６ＫＢの消去キャッシュデバイス７０９およびメモリユニット７０１と、とりわけＰＨＹＳ  ＲＳパリティキャッシュ７０３およびセッションヘッダーキャッシュ７０５と通信する。消去キャッシュデバイス７０９は、消去フラグをＦＥＣ  ＲＳ復号器７１１に送信するように適合されており、これはまた、データグラムメモリデバイス７０２に動作可能に接続されている。メモリユニット７１１およびＦＥＣ  ＲＳ復号器７１１にデータを送信するように適合されているレジスタバス７１５もまた提供されており、これはさらに、デマルチプレクサ（ｄｅｍｕｘ）デバイス７１３と通信するように適合されている。さらに、ｄｅｍｕｘデバイス７１３はメモリユニット７１０に動作可能に接続されている。
【００２８】
図８は、図７を参照して、データ送信パケットのエラー検出を実行するコンピュータ実現方法を図示しており、この方法は、記憶メモリ媒体７０２の複数のデータグラム７１６にデータを書き込む工程（８０１）と、書き込みデータの第１のＰＨＹ  ＲＳ復号失敗信号を使用してデータグラム７１６の全エラッタバイトに消去とマークする工程（８０３）と、第１のＦＥＣ  ＲＳ復号化プロセスを行ごとにデータグラム７１６に実行する工程（８０５）と、書き込みデータの第２のＰＨＹ  ＲＳ復号失敗信号を使用してデータグラム７１６の全エラッタバイトに消去とマークする工程（８０７）と、データグラム７１６からエラッタバイトを除去する工程（８０９）とを備えている。
【００２９】
別の実施形態では、この方法はさらに、書き込みデータの第３のＰＨＹ  ＲＳ復号失敗信号を使用してデータグラム７１６の全エラッタバイトに消去とマークする工程を備えてもよい。加えて、この方法はさらに、エラッタバイトを補正するためにＦＥＣ  ＲＳ復号化プロセスの消去モードを使用する工程を備えてもよく、この消去モードはＢｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムを使用して実現される。
【００３０】
本実施形態は、全体的にハードウェアの実施形態、全体的にソフトウェアの実施形態、またはハードウェアおよびソフトウェア両方の要素を含む実施形態の形態をとることができる。好ましい実施形態では、本発明はソフトウェアで実現され、これはファームウェア、常駐ソフトウェア、マイクロコードなどを含んでいるが、これらに制限されない。
【００３１】
さらに、本実施形態は、コンピュータや任意の命令実行システムによって、またはこれらと関連して使用するためのプログラムコードを提供するコンピュータ使用可能またはコンピュータ読み取り可能な媒体からアクセス可能なコンピュータプログラム製品の形態をとることができる。このため、コンピュータ使用可能またはコンピュータ読み取り可能な媒体は、命令実行システム、装置またはデバイスによって、またはこれらと関連して使用するためのプログラムを備え、記憶し、通信し、伝搬し、または移送することができる任意の装置であってもよい。
【００３２】
この媒体は、電子、磁気、光学、電磁、赤外線または半導体システム（または装置やデバイス）または伝搬媒体であってもよい。コンピュータ読み取り可能な媒体の例は、半導体や固体メモリ、磁気テープ、リムーバブルコンピュータディスケット、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、剛体磁気ディスクおよび光ディスクを含んでいる。光ディスクの現在の例としては、コンパクトディスク−リードオンリーメモリ（ＣＤ−ＲＯＭ）、コンパクトディスク−リード／ライト（ＣＤ−Ｒ／Ｗ）およびＤＶＤが挙げられる。
【００３３】
プログラムコードを記憶および／または実行するのに適したデータ処理システムは、直接的またはシステムバスを介して間接的にメモリ要素に結合されている少なくとも１つのプロセッサを含んでいる。メモリ要素は、実際のプログラムコード実行時に用いられるローカルメモリと、大容量記憶装置と、実行中にコードが大容量記憶装置から検索される回数を削減するために少なくとも一部のプログラムコードの一時的記憶装置を提供するキャッシュメモリとを含むことが可能である。
【００３４】
（キーボード、ディスプレイ、ポインティングデバイスなどを含むが、これらに制限されない）入力／出力（Ｉ／Ｏ）デバイスは、直接的または介在するＩ／Ｏコントローラーを介してシステムに結合可能である。ネットワークアダプタはまた、データ処理システムを他のデータ処理システムやリモートプリンタや記憶デバイスに介在するプライベートまたはパブリックネットワークを介して結合させることができるように、システムに結合されてもよい。モデム、ケーブルモデムおよびイーサネット（登録商標）カードは現在市販されているタイプのネットワークアダプタのごく一部である。
【００３５】
本発明の実施形態を実践するための代表的なハードウェア環境が図９に描かれている。この概略図は、本発明の実施形態による情報取り扱い／コンピュータシステムのハードウェア構成を示している。このシステムは少なくとも１つのプロセッサ、つまり中央演算処理装置（ＣＰＵ）１０を備えている、ＣＰＵ１０はシステムバス１２を介して、ＲＡＭ１４、リードオンリーメモリ（ＲＯＭ）１６および入力／出力（Ｉ／Ｏ）アダプタ１８などの種々のデバイスに相互接続されている。Ｉ／Ｏアダプタ１８は、ディスクユニット１１およびテープアダプタ１３、またはシステムによって読み取り可能な他のプログラム記憶デバイスなどの周辺デバイスに接続可能である。本発明のシステムはプログラム記憶デバイス上の命令を読み取り、これらの命令にしたがって、本実施形態の方法を実行することができる。本システムはさらに、キーボード１５、マウス１７、スピーカー２４、マイク２２および／またはタッチスクリーンデバイス（図示せず）などの他のユーザーインタフェースデバイスをバス１２に接続してユーザー入力を収集するユーザーインタフェースアダプタ１９を含んでいる。加えて、通信アダプタ２０はバス１２をデータ処理ネットワーク２５に接続し、またディスプレイアダプタ２１はバス１２を、たとえばモニター、プリンターまたは送信機などの出力デバイスとして具現化されてもよいディスプレイデバイス２３に接続する。
【００３６】
一般的に、本発明の実施形態は、ＤＶＢ−Ｈ受信機のチャネル符号化利得を高めるために再帰的ＣＲＣ＋ＦＥＣを使用し、より良好な符号化利得を達成するためにＰＨＹ  ＲＳ復号器＋ＦＥＣを使用するシステムおよび方法を提供する。このシステムおよび方法はデュアルモードＲＳ復号器（消去モードおよびエラーモード）をＦＥＣ復号化に利用する。ＰＨＹ  ＲＳは、より細かい粒度をＦＥＣに提供するために使用される。このシステムは、きわめて大規模な集積回路チップ（ＶＬＳＩ）ハードウェアにおいて再帰的ＣＲＣ／ＲＳ＋ＦＥＣを実現するためのキャッシュメモリ管理スキームを含んでいる。
【００３７】
具体的な本発明の実施形態に関する上記説明は、現在の知識を適用することによって、一般的な概念から逸脱することなくこのような具体的な本発明の実施形態を容易に修正したり、および／または種々の用途に適用したりできる本発明の実施形態の一般的性質について完全に明らかにしており、従ってこのような適合および修正は、開示されている本発明の実施形態と同等物の意味および範囲内で理解されるべきであり、またそれが意図されている。本明細書で用いられている表現や用語は説明目的であり、制限目的ではない点が理解されるべきである。従って、本発明の実施形態は好ましい本発明の実施形態に関して説明されてきたが、当業者は、本発明の実施形態が添付の請求項の主旨および範囲内の修正によって実践可能であることを認識するであろう。
【図面の簡単な説明】
【００３８】
【図１】ＦＥＣプロセスを実行する従来の方法の概略図を図示している。
【図２】本発明の実施形態による再帰的ＣＲＣ＋ＦＥＣ復号化プロセスを図示する概略図である。
【図３（ａ）】本発明の実施形態による再帰的ＰＨＹ＋ＦＥＣ復号化プロセスを図示する概略図である。
【図３（ｂ）】本発明の実施形態による再帰的ＰＨＹ  ＲＳ＋ＦＥＣ復号化プロセスの実現を図示する概略図である。
【図４】本発明の実施形態による消去キャッシュスキームの概略図を示している。
【図５（ａ）】本発明の実施形態による再帰的ＲＳ＋ＦＥＣプロセスを使用してシミュレーションされた符号化利得を図示するグラフ表記である。
【図５（ｂ）】本発明の実施形態による再帰的ＲＳ＋ＦＥＣプロセスを使用してシミュレーションされた符号化利得を図示するグラフ表記である。
【図５（ｃ）】本発明の実施形態による再帰的ＲＳ＋ＦＥＣプロセスを使用してシミュレーションされた符号化利得を図示するグラフ表記である。
【図６】本発明の実施形態による第１の方法を図示するフロー図である。
【図７】本発明の実施形態によるシステムの概略図である。
【図８】本発明の実施形態による第２の方法を図示するフロー図である。
【図９】本発明の実施形態によるコンピュータハードウェア図である。
【図１】
2009512394.tif 000003
【図２】
2009512394.tif 000004
【図３（ａ）】
2009512394.tif 000005
【図３（ｂ）】
2009512394.tif 000006
【図４】
2009512394.tif 000007
【図５（ａ）】
2009512394.tif 000008
【図５（ｂ）】
2009512394.tif 000009
【図５（ｃ）】
2009512394.tif 000010
【図６】
2009512394.tif 000011
【図７】
2009512394.tif 000012
【図８】
2009512394.tif 000013
【図９】
2009512394.tif 000014
【国際調査報告】
2009512394.tif 000015