(57)【要約】  不要波の発生を抑えた信号処理回路、信号処理方法、及び記録媒体を提供する。  ある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成するタイミング生成手段と、タイミング生成手段からの指示により各マルチバンド発生器から送信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、送信ミキサの差動バイアス電流を変化させるＤ／Ａ変換器とを備えた。
2009099052.tif 000002
【特許請求の範囲】
【請求項１】
マルチバンド発生器で生成した複数のローカル周波数の信号と信号生成部で発生したベースバンド信号とを送信ミキサで送信信号に周波数変換する送信信号処理回路において、
ある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成するタイミング生成手段と、
前記タイミング生成手段からの指示により前記各マルチバンド発生器から前記送信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、
を備えたことを特徴とする送信信号処理回路。
【請求項２】
ベースバンド電圧信号を電流信号に変換するトランスコンダクタンス素子と、
前記送信ミキサの差動バイアス電流を変化させ、電流出力を前記トランスコンダクタンス素子の電流出力に接続する第１のD/A変換器と、
を備えたことを特徴とする請求項１記載の送信信号処理回路。
【請求項３】
前記複数のスイッチは、第１のトランスコンダクタンス素子、及び第１のスイッチ素子で構成されるブロックを複数持ち、該複数のブロックにつながる負荷インピーダンスを持ち、
前記マルチバンド発生器の出力は該第１のトランスコンダクタンス素子の制御端子につながり、
該第１のトランスコンダクタンス素子の出力電流が該第１のスイッチ素子を介して前記負荷インピーダンス素子に流れるように直列接続されることを特徴とする請求項１記載の送信信号処理回路。
【請求項４】
前記複数のスイッチは、
第１、第２のトランスコンダクタンス素子、第１、第２のスイッチ、第１のインピーダンス素子で構成されるブロックを複数持ち、
該複数のブロックにつながる負荷インピーダンスを持ち、
前記マルチバンド発生器の出力は該第１のスイッチの一端につながり、
該第１のスイッチのもう一端は該第１のトランスコンダクタンス素子の制御端子と該第２のスイッチの一端と該第１のインピーダンス素子の一端につながり、
該第２のスイッチと該第１のインピーダンス素子のもう一端はバイアス電圧につながり、
該第１のトランスコンダクタンス素子の出力電流が該第２のトランスコンダクタンス素子の出力を介して前記負荷インピーダンス素子に流れるように直列接続されることを特徴とする請求項１記載の送信信号処理回路。
【請求項５】
受信信号とマルチバンド発生器で生成した複数のローカル周波数の信号とを受信ミキサでベースバンド信号に周波数変換する受信信号処理回路において、
全てのローカル周波数の信号の選択を停止するタイミングの生成を停止するタイミング生成手段と、
前記タイミング生成手段からの指示により前記各マルチバンド発生器から前記受信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、
を備えたことを特徴とする受信信号処理回路。
【請求項６】
前記受信ミキサの出力を増幅する増幅回路と、
前記増幅回路のオフセット電圧を変化させる第２のD/A変換器と、を備えたことを特徴とする請求項５記載の受信信号処理回路。
【請求項７】
前記複数のスイッチは、第１のトランスコンダクタンス素子、第１のスイッチ素子で構成されるブロックを複数持ち、該複数のブロックにつながる負荷インピーダンスを持ち、
前記マルチバンド発生器の出力は該第１のトランスコンダクタンス素子の制御端子につながり、
該第１のトランスコンダクタンス素子の出力電流が該第１のスイッチ素子を介して前記負荷インピーダンス素子に流れるように直列接続されることを特徴とする請求項５記載の受信信号処理回路。
【請求項８】
前記複数のスイッチは、
第１、第２のトランスコンダクタンス素子、第１、第２のスイッチ、第１のインピーダンス素子で構成されるブロックを複数持ち、
該複数のブロックにつながる負荷インピーダンスを持ち、
前記マルチバンド発生器の出力は該第１のスイッチの一端につながり、
該第１のスイッチのもう一端は該第１のトランスコンダクタンス素子の制御端子と該第２のスイッチの一端と該第１のインピーダンス素子の一端につながり、
該第２のスイッチと該第１のインピーダンス素子のもう一端はバイアス電圧につながり、
該第１のトランスコンダクタンス素子の出力電流が該第２のトランスコンダクタンス素子の出力を介して前記負荷インピーダンス素子に流れるように直列接続されることを特徴とする請求項５記載の受信信号処理回路。
【請求項９】
マルチバンド発生器で生成した複数のローカル周波数の信号と信号生成部で発生したベースバンド信号とを送信ミキサで送信信号に周波数変換し、受信信号とマルチバンド発生器で生成した複数のローカル周波数の信号とを受信ミキサでベースバンド信号に周波数変換する送受信信号処理回路において、
送信時にはある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成し、受信時には全てのローカル周波数の信号の選択を停止するタイミングの生成を停止するタイミング生成手段と、
送信時には前記タイミング生成手段からの指示により前記各マルチバンド発生器から前記送信ミキサへのローカル周波数の信号を切り換え、受信時には前記タイミング生成手段からの指示により前記各マルチバンド発生器から前記受信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、
を備えたことを特徴とする送受信信号処理回路。
【請求項１０】
ベースバンド電圧信号を電流信号に変換するトランスコンダクタンス素子と、
前記送信ミキサの差動バイアス電流を変化させ、電流出力を前記トランスコンダクタンス素子の電流出力に接続する第１のD/A変換器と、
前記受信ミキサの出力を増幅する増幅回路と、
前記増幅回路のオフセット電圧を変化させる第２のD/A変換器と、を備えたことを特徴とする請求項９記載の送受信信号処理回路。
【請求項１１】
前記複数のスイッチは、第１のトランスコンダクタンス素子、第１のスイッチ素子で構成されるブロックを複数持ち、該複数のブロックにつながる負荷インピーダンスを持ち、
前記マルチバンド発生器の出力は該第１のトランスコンダクタンス素子の制御端子につながり、
該第１のトランスコンダクタンス素子の出力電流が該第１のスイッチ素子を介して前記負荷インピーダンス素子に流れるように直列接続されることを特徴とする請求項９記載の送受信信号処理回路。
【請求項１２】
前記複数のスイッチは、
第１、第２のトランスコンダクタンス素子、第１、第２のスイッチ、第１のインピーダンス素子で構成されるブロックを複数持ち、
該複数のブロックにつながる負荷インピーダンスを持ち、
前記マルチバンド発生器の出力は該第１のスイッチの一端につながり、
該第１のスイッチのもう一端は該第１のトランスコンダクタンス素子の制御端子と該第２のスイッチの一端と該第１のインピーダンス素子の一端につながり、
該第２のスイッチと該第１のインピーダンス素子のもう一端はバイアス電圧につながり、
該第１のトランスコンダクタンス素子の出力電流が該第２のトランスコンダクタンス素子の出力を介して前記負荷インピーダンス素子に流れるように直列接続されることを特徴とする請求項９記載の送受信信号処理回路。
【請求項１３】
ミキサと複数のローカル信号と該ミキサのローカルポートへの該ローカル信号の通過を制御する複数のスイッチと前記ミキサに流れる差動バイアス電流を変化させるD/A変換器とを持つ信号処理回路の信号処理方法において、
該複数のスイッチの中の所定のスイッチをオンにする第１の処理と、
所定時間T1の間前記スイッチ操作のウェイトを行う第２の処理と、
該複数のスイッチの全てをオフにする第３の処理と、
前記D/A変換器の設定値を切り換える第４の処理と、
所定時間T2の間前記スイッチ操作のウェイトを行う第５の処理と、を持つことを特徴とする信号処理方法。
【請求項１４】
ミキサと複数のローカル信号と該ミキサのローカルポートへの該ローカル信号の通過を制御する複数のスイッチと前記ミキサに流れる差動バイアス電流を変化させるD/A変換器とを持つ信号処理回路の信号処理方法において、
該複数のスイッチの中の所定のスイッチをオンにする第１の処理と、
所定時間T1の間前記スイッチ操作のウェイトを行う第２の処理と、
該複数のスイッチの全てをオフにする第３の処理と、
所定時間T21の間前記スイッチ操作のウェイトを行う第４の処理と、
該D/A変換器の設定値を切り換える第５の処理と、
所定時間T22の間前記スイッチ操作のウェイトを行う第６の処理と、を持つことを特徴とする信号処理方法。
【請求項１５】
コンピュータに、ミキサと複数のローカル信号と該ミキサのローカルポートへの該ローカル信号の通過を制御する処理、前記ミキサに流れる差動バイアス電流を変化させる処理を実行させるプログラムを記録した記録媒体において、
前記コンピュータに、該複数のスイッチの中の所定のスイッチをオンにする第１の処理と、
所定時間T1の間前記スイッチ操作のウェイトを行う第２の処理と、
該複数のスイッチの全てをオフにする第３の処理と、
前記D/A変換器の設定値を切り換える第４の処理と、
所定時間T2の間前記スイッチ操作のウェイトを行う第５の処理と、を実行させるプログラムを記録したことを特徴とする記録媒体。
【請求項１６】
コンピュータに、ミキサと複数のローカル信号と該ミキサのローカルポートへの該ローカル信号の通過を制御する処理、前記ミキサに流れる差動バイアス電流を変化させる処理を実行させるプログラムを記録した記録媒体において、
前記コンピュータに、該複数のスイッチの中の所定のスイッチをオンにする第１の処理と、
所定時間T1の間前記スイッチ操作のウェイトを行う第２の処理と、
該複数のスイッチの全てをオフにする第３の処理と、
所定時間T21の間前記スイッチ操作のウェイトを行う第４の処理と、
該D/A変換器の設定値を切り換える第５の処理と、
所定時間T22の間前記スイッチ操作のウェイトを行う第６の処理と、を実行させるプログラムを記録したことを特徴とする記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウルトラワイドバンド（UWB）等の高帯域信号を処理する信号処理技術分野に関する。
【背景技術】
【０００２】
近距離高速通信の方式としてマルチバンドOFDM-UWB (Orthogonal Frequency Division Multiplexing Ultra Wide Band)が期待されている。このシステムの送信機の構成には、一旦中間周波数に変換することなく直接ベースバンド信号をRF信号へ変調するダイレクトコンバージョン方式が用いられる。ダイレクトコンバージョン送信機は、単純な構成で実現できるため、小型化が期待できる一方で、図１(a)に示すように、局部発振器（以下LOと呼ぶ）の信号が送信ミキサを介してアンテナ側へ漏洩するLOリークと呼ばれる現象が起こることが知られている。
ここで、図１（ａ）は、本発明に関連する送信機のブロック図の一例であり、図１（ｂ）は、本発明に関連する送信機のブロック図の他の一例であり、図１（ｃ）は、本発明に関連する受信機のブロック図の一例である。【０００３】
一般にこのLOリークはミキサのベースバンド入力に、LOリークと逆位相のLO信号を発生させるDC信号をDAC（D/A変換器）等で与えることで相殺させる。
図１(b)のようにRF振幅の検出器を用いてスペクトラム中のキャリアリーク量を検出し、信号生成部に働きかけてLOリークを補正する例が示されている（例えば、特許文献１）。
このマルチバンドOFDM-UWBシステムでは、図３（ａ）に示すように各バンドは500MHzの帯域で構成されており、UWB信号はシンボル１４０１ごとに各バンドを順次ホッピングしていく。送信機は図３（ｂ）のように、およそ300nsの周期で高速に中心周波数をホッピングさせる必要がある。図３（ａ）は、本発明に関連する送信機における伝搬時の周波数特性を示す図であり、図３（ｂ）は、本発明に関連する送信機におけるローカル周波数の特性を示す図である（例えば、特許文献２参照）。【０００４】
このような高速ホッピング信号を送信する送信機として、ホッピングしていくローカル信号の周波数の切り替わり後、徐々に振幅を増大させ、ピークを迎えた後しばらくフラットにして、その後徐々にLO信号の振幅を減少させて、振幅がゼロになった後に次の周波数に切り換える包絡線制御をかけて、OFDM信号の回りに発生するサイドトーンを抑制することが提案されている（例えば、特許部文献３参照）。【０００５】
さらに、複数の周波数を生成するマルチバンド発生器において、必要な周波数を生成する分周器以外の分周器を停止して、必要な周波数以外の周波数が混入するのを防ぐ例が示されている（例えば、特許文献４参照）。【０００６】
このほか、上記技術に関連する技術が特許文献５〜１０に記載されている。
特許文献５に記載のシステムは、RF送信器のためのLO漏洩及び側波帯像の校正を実行するシステムにおいて、RF送信器の出力のLO漏洩量及び側波帯像量を感知するように構成されたLO漏洩及び側波帯像センサと、感知されたLO漏洩量及び感知された側波帯像量を受け取り、そして最初にLO漏洩抑制のための校正を、次いで、側波帯像抑制のための校正を行うことにより、RF送信器における校正制御を実行するように構成された校正制御ロジックユニットと、を備えたものである。【０００７】
このシステムによれば、テストトーンが入力された状態でRF送信器の出力においてLO漏洩の校正が実行され、最小LO漏洩が決定される。その後、テストトーンが入力された状態でRF送信器の出力において側波帯像の校正が実行され、最小側波帯像が決定される。検出された最小LO漏洩及び検出された最小側波帯像に基づいて、RF送信器の通常の動作モード中に使用されるべきRF送信器の動作値がメモリに記憶されるとしている。【０００８】
特許文献６に記載の無線通信装置は、複数の周波数帯を周波数ホッピングする通信信号を受信する無線通信装置であって、受信した通信信号にホッピング周波数からなるローカル信号を乗算して周波数変換する周波数変換部と、周波数ホッピングする各周波数帯に対応したキャパシタを並列的に配置し、周波数ホッピングに同期しながらキャパシタの接続切り替えを行なうハイパス・フィルタ部と、ハイパス・フィルタ部を透過した後の受信信号を受信処理する受信処理部と、を具備するものである。【０００９】
この無線通信装置によれば、広帯域での周波数切り替えを行なうマルチバンドOFDMUWB信号を周波数変換して好適に受信処理することができる、優れた無線通信装置を提供することができるとしている。【００１０】
特許文献７に記載の方法は、超広帯域（UWB）受信装置に適合し、UWB受信装置は、UWB送信装置から送信される一連の多帯域直交周波数分割マルチプレクシング（MBOFDM）シンボル信号を受信し、個々のMBOFDMシンボル信号は、ゼロパッディッドプリフィックスと、データ信号と、ガードインターバルと、からなり、ゼロパッディッドプリフィックスの時間はT1であり、ガードインターバルの時間はT2であり、T1はT2よりも大きく、MBOFDMシンボル信号の合計時間はT3であるところの、次の２段階からなる、シンボルタイミングウィンドウの定義づけおよび信号を捕捉するための方法であって、ゼロパッディッドプリフィックスの起点からプリセット時間Ｔだけ時間を遅らせ、シンボルタイミングウィンドウの起点とし、シンボルタイミングウィンドウの時間をＴ３とし、シンボルタイミングウィンドウによって、複数の受信シンボル信号を受け取り、個々の受信シンボル信号は、プリフィックス信号と、受信データ信号と、ガード信号と、からなり、プリフィックス信号の時間はT1−Tであり、ガード信号の時間はT2＋Tであり、T、T1、T2の間にはT≦T1−T2の関係があり、受信データ信号およびガード信号を捕捉し、ガード信号を受信データ信号の先頭部分に付加し、付加された受信データ信号を出力するものである。【００１１】
この方法によれば、シンボルタイミングウィンドウの起点を変更する。60.6nsのプリパッディッドプリフィックスの起点を、9.5nsのガードインターバルの起点に変更する。9.5ns経過後、242.4nsの受信データ信号を捕捉し、引き続き高速フーリエ変換（FFT）を実行する。UWB受信装置では、チャンネル効果が起こった後、受信データ信号の先頭部分にコピーされ、それにより、受信データ信号の直交性が保たれ、FFTは正確に実行されるとしている。【００１２】
特許文献８に記載の周波数ホッピング変調波受信回路は、周波数ホッピング制御信号によって発振周波数を切り換えられかつ切り換え後の周波数にロックされる局発信号発生用シンセサイザと、AGC制御信号により制御される中間周波増幅器とを備えた周波数ホッピング変調波受信回路において、周波数ホッピング制御信号と周波数シンセサイザからのロック信号とによって制御されて周波数切換え時におけるAGC制御信号を一定に保つホールド回路を中間周波増幅器のAGC制御回路内に設けたものである。【００１３】
この周波数ホッピング変調波受信回路によれば、周波数切換え時におけるAGC制御信号を一定に保つことができるから、周波数切換え時における中間周波増幅器の出力が安定し、これにより中間周波増幅器の利得変動による音声出力の明瞭度の劣化を防止することができるとしている。【００１４】
特許文献９に記載の周波数ホッピングスペクトル拡散通信における送信機は、周波数を一定時間一定に保ちながら順次変遷していき且つその周波数の変遷タイミングが互いに異なる複数の周波数発生器と、複数の周波数発生器から出力される周波数信号の１つを周波数変遷が安定した状態において導出するように所定のタイミングで切り換える切り換え手段と、切り換え手段で導出された周波数信号をデータ信号で変調する変調手段と、を備えたものである。【００１５】
この送信機によれば、データを乗せるために切り換え手段で選択された周波数発生器の出力がデータで変調されている間、他の少なくとも１つの周波数発生器は周波数を変遷している。そして、その変遷が終了した安定状態において、この周波数発生器の出力が切り換え手段によって選択される。このようにすると、各周波数発生器の周波数変遷の過渡時間は送信信号の形成に関係しないので、信号の送信スピードを上げることができるとしている。【００１６】
特許文献１０に記載のクロック信号再生回路は、周波数ホッピング通信における受信信号からクロック信号を再生するクロック信号再生回路であって、受信信号のうち搬送周波数切り換えタイミング部分を受信信号から除去する除去手段と、この除去後の受信信号からクロック信号を再生するクロック再生手段とを含むものである。【００１７】
このクロック信号再生回路によれば、受信信号のうち搬送周波数切り換えタイミング部分をその受信信号から除去する。具体的には、受信信号から搬送周波数切り換えタイミングに同期した同期信号を生成し、この生成された同期信号に応じてスイッチを制御して搬送周波数切り換えタイミング部分を受信信号から除去する。このスイッチには、アナログスイッチを用いるとしている。
【特許文献１】特開平１０−１３６０４８号公報
【特許文献２】米国特許出願公開第２００４／００４７２８５号明細書
【特許文献３】特開２００５−２８６５０９号公報
【特許文献４】特開２００５−１７５６９８号公報
【特許文献５】特開２００６−２５４２６号公報
【特許文献６】特開２００６−２０３６８６号公報
【特許文献７】特開２００６−２１１０３４号公報
【特許文献８】特開平１−２０２０３１号公報
【特許文献９】特開平８−４６５４９号公報
【特許文献１０】特開平８−２６５２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
特許文献１〜４に記載の技術のように高速にホッピングを行う送受信機において、送信のLOリーク補正を行おうとすると次の問題が発生する。
第１にLOリークの補正をある一つのLO周波数のみに対して行うと、別のLO周波数において補正値があわなくてLOリークをうまく補正できない問題が発生する。例えばLO周波数がf1、f2、f3を高速にホッピングする送信機の場合、真ん中の周波数であるf2においてLOリークの補正を行い、周波数がf1、f3においてはf2の補正値をもってLOリークの補正を行うと、仕様に適合した理想的な補正が行えない。【００１９】
これはLOリークの起源として、送信ミキサのトランジスタのしきい値ばらつき、ミキサのLOポートからRFポートへLO信号が飛び込むフィードスルー現象、LOポートに存在するLO信号のコモンモード信号がミキサ以降の同相除去比（CMRR）によって除去できずにノーマルモード信号になってしまう現象、などによって起こる。【００２０】
この３つの起源の内、後の２つは大きな周波数特性を持つ。超広帯域無線では、f1、f2、f3の周波数間隔はベースバンド帯域に相当して広い間隔を持っており、LOリークの発生に大きな周波数特性を持っており、LOリークの補正量も周波数によって変わってくる。【００２１】
第２に、複数の補正回路を用意して、周波数ホッピングに合わせて補正回路を切り換えてLOリークやDCオフセットを補正しても、切替時にノイズが発生して、送信スプリアスや受信スプリアスを発生する問題がある。【００２２】
図３（ａ）、（ｂ）にLOリーク補正時におけるノイズの発生の様子を示す。
図３（ａ）は、本発明に関連する送信機のブロック図であり、図３（ｂ）は図３（ａ）に示した送信機のホッピング制御信号、LO信号、補償前送信ミキサ出力、LOリークをBB入力のオフセット量の換算量、補償量、及び補償後送信ミキサ出力のタイミングチャートである。
前述した理由により送信ミキサにはLOリークが発生する。LO周波数がf1からf2に切り替わることによってLOリーク量も図３（ｂ）のように変化する。LOリークはBB（Base Band：ベースバンド）ポートに存在するDCオフセットによっても発生するため、LOリークをBB入力のオフセット量に換算することができる。このBB入力換算オフセット量を打ち消すように補償量を与えることによってLOリークを概ね補正することができる。
しかしながらBB入力換算オフセット量と補償量との間にはタイミングずれが存在し、周波数の切替時に図３（ｂ）のようなノイズが発生する。このノイズのスペクトルは、LO周波数成分であったり、タイミングのずれ時間によるインパルスを周波数分解した成分であったり、送信ミキサに使われているL（インダクタ）やC（キャパシタ）によるLC共振周波数であったりする。【００２３】
このような新規な問題に対して前述した従来技術には以下の問題点がある。
特許文献１で開示されている技術では、そもそも周波数ホッピングを行う構成は持っておらず、固定的に発生するLOリークについては補正できるが、周波数ホッピングする際に問題となる、補正量の変動を対策する構成は持っていない。【００２４】
一方、特許文献２に示される技術では、高速に周波数ホッピングを行う構成を持っているが、LOリークやDCオフセットを対策する構成はなんら持っていない。【００２５】
特許文献３に示される例では、周波数ホッピングにおいて周波数が切り替わる際に、不要波であるサイドローブが発生しにくくなるように、LO信号に窓関数をかけるものであり、LOリークを対策する構成はなんら持っていない。【００２６】
特許文献４に示される例でも、複数のLO周波数がお互いに混入し合わないように、必要な分周器以外の分周器を止めるものであり、LOリークを低減する構成は何ら持っていない。【００２７】
一般に周波数ホッピングを行う広帯域無線、特にUWBなどの超広帯域無線では、広いベースバンド帯域を持っているが故に不要波の影響を受けやすい。UWBを例に取るとOFDMのサブキャリアの周波数（いわゆるベースバンド周波数）は約4MHzから250MHzにわたっている。このベースバンド周波数に不要波が存在すると、受信信号や送信信号を劣化させる。
さらにUWBでは約300nsのシンボル単位毎に周波数ホッピングを行っている。これは300nsの逆数である約3.3MHzおきに、上記帯域を持つベースバンドにホッピングによる擾乱を与えることになる。周波数の切替は約10ns以内に行う必要があり、10nsの逆数である100MHz以上の高調波などの不要波をベースバンドに擾乱として与えることになる。【００２８】
これらLOリークやDCオフセットは、送信ミキサや受信ミキサのVTばらつきや、ポート間の結合（LO周波数がRFポートなどに回り込む現象）によって発生する周波数変換に関わる問題である。高速ホッピングが伴うと関連技術では対処できない問題が発生する。【００２９】
また、特許文献５〜１０に記載の発明は、いずれもLO信号自体を停止させることしておらず常にスプリアスが発生し、スパイク状のノイズが発生してしまうという問題がある。
そこで、本発明の主な問題は、不要波の発生を抑えた信号処理回路、信号処理方法、及び記録媒体を提供することにあり、副次的な目的は、受信信号処理時にDCオフセットの発生を抑えた信号処理回路、信号処理方法、及び記録媒体を提供することにある。
ここで、信号処理回路は、送信信号処理回路、受信信号処理回路、及び送受信信号処理回路を含むものとする。信号処理方法も同様である。
【課題を解決するための手段】
【００３０】
本発明の第１の信号処理回路は、マルチバンド発生器で生成した複数のローカル周波数の信号と信号生成部で発生したベースバンド信号とを送信ミキサで送信信号に周波数変換する送信信号処理回路において、ある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成するタイミング生成手段と、タイミング生成手段からの指示により各マルチバンド発生器から前記送信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、を備えたことを特徴とする。【００３１】
本発明の第２の信号処理回路は、受信信号とマルチバンド発生器で生成した複数のローカル周波数の信号とを受信ミキサでベースバンド信号に周波数変換する受信信号処理回路において、全てのローカル周波数の信号の選択を停止するタイミングの生成を停止するタイミング生成手段と、タイミング生成手段からの指示により各マルチバンド発生器から受信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、を備えたことを特徴とする。【００３２】
本発明の第３の信号処理回路は、マルチバンド発生器で生成した複数のローカル周波数の信号と信号生成部で発生したベースバンド信号とを送信ミキサで送信信号に周波数変換し、受信信号とマルチバンド発生器で生成した複数のローカル周波数の信号とを受信ミキサでベースバンド信号に周波数変換する送受信信号処理回路において、送信時にはある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成し、受信時には全てのローカル周波数の信号の選択を停止するタイミングの生成を停止するタイミング生成手段と、送信時にはタイミング生成手段からの指示により各マルチバンド発生器から送信ミキサへのローカル周波数の信号を切り換え、受信時にはタイミング生成手段からの指示により各マルチバンド発生器から受信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、を備えたことを特徴とする。【００３３】
本発明の第１の信号処理方法は、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する複数のスイッチとミキサに流れる差動バイアス電流を変化させるD/A変換器とを持つ信号処理回路の信号処理方法において、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、D/A変換器の設定値を切り換える第４の処理と、所定時間T2の間スイッチ操作のウェイトを行う第５の処理と、を持つことを特徴とする。【００３４】
本発明の第２の信号処理方法は、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する複数のスイッチとミキサに流れる差動バイアス電流を変化させるD/A変換器とを持つ信号処理回路の信号処理方法において、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、所定時間T21の間スイッチ操作のウェイトを行う第４の処理と、D/A変換器の設定値を切り換える第５の処理と、所定時間T22の間スイッチ操作のウェイトを行う第６の処理と、を持つことを特徴とする。【００３５】
本発明の第１のプログラムを記録した記録媒体は、コンピュータに、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する処理、ミキサに流れる差動バイアス電流を変化させる処理を実行させるプログラムを記録した記録媒体において、コンピュータに、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、D/A変換器の設定値を切り換える第４の処理と、所定時間T2の間スイッチ操作のウェイトを行う第５の処理と、を実行させることを特徴とする。【００３６】
本発明の第２のプログラムを記録した記録媒体は、コンピュータに、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する処理、ミキサに流れる差動バイアス電流を変化させる処理を実行させるプログラムを記録した記録媒体において、コンピュータに、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、所定時間T21の間スイッチ操作のウェイトを行う第４の処理と、D/A変換器の設定値を切り換える第５の処理と、所定時間T22の間スイッチ操作のウェイトを行う第６の処理と、を実行させるプログラムを記録したことを特徴とする。
【発明の効果】
【００３７】
本発明によれば、ある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成することで、LO周波数が停止している期間に補正値を切り換えることによって補正値の変化がミキサ出力に現れることが無く、不要波の発生が抑えられる。また、全てのローカル周波数を選択しないタイミングの生成を停止することで、受信ミキサのセルフミキシングの変化を抑えることができ、受信信号処理時にDCオフセットの発生を抑えることができる。
【発明を実施するための最良の形態】
【００３８】
本発明に係る送信信号処理回路の一実施の形態は、マルチバンド発生器で生成した複数のローカル周波数の信号と信号生成部で発生したベースバンド信号とを送信ミキサで送信信号に周波数変換する送信信号処理回路において、ある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成するタイミング生成手段と、タイミング生成手段からの指示により各マルチバンド発生器から送信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、を備えたことを特徴とする。【００３９】
なお超広帯域無線の定義は、比帯域２０％以上、帯域500MHz以上の無線を言うが、本発明の優れた効果は広帯域信号を扱う全ての信号処理に適用可能である。また、送信ミキサは、変調器、周波数変換器、又はアップコンバータとも言う。
また、送信信号の周波数はマルチバンド発生器から発する信号のローカル周波数であると考えて良く、周波数軸上で送信信号は、ローカル周波数の回りに変調信号が存在する。【００４０】
上記構成によれば、ある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成することで、LO周波数が停止している期間に補正値を切り換えることによって補正値の変化がミキサ出力に現れることが無く、不要波の発生が抑えられる。【００４１】
本発明に係る送信信号処理回路の他の実施の形態は、上記構成に加え、ベースバンド電圧信号を電流信号に変換するトランスコンダクタンス素子と、送信ミキサの差動バイアス電流を変化させ、電流出力をトランスコンダクタンス素子の電流出力に接続する第１のD/A変換器と、を備えたことを特徴とする。【００４２】
ここで、第１のＤ／Ａ変換器は、何に基づいて何のため差動バイアス電流を変化させるのかについて述べる。
後述する図１７の振幅検出部８０２の検出結果に基づいて、LO（ローカル）リークを低減するために差動バイアス電流を変化させるのである。【００４３】
また、トランスコンダクタンス素子とは具体的には、MOSFET（電界効果トランジスタ）がその一例である。そのほかに、バイポーラトランジスタ、JFET（接合型電界効果トランジスタ）も利用できる。【００４４】
本発明に係る送信信号処理回路の他の実施の形態は、上記構成に加え、複数のスイッチは、第１のトランスコンダクタンス素子、及び第１のスイッチ素子で構成されるブロックを複数持ち、複数のブロックにつながる負荷インピーダンスを持ち、マルチバンド発生器の出力は第１のトランスコンダクタンス素子の制御端子につながり、第１のトランスコンダクタンス素子の出力電流が第１のスイッチ素子を介して負荷インピーダンス素子に流れるように直列接続されることを特徴とする。【００４５】
ここで、インピーダンス素子とは、具体的にはインダクタがその一例である。また、抵抗でも良く、インダクタと抵抗とキャパシタ（容量）との直列、並列の任意の組合せでも良い。【００４６】
本発明に係る送信信号処理回路の他の実施の形態は、上記構成に加え、複数のスイッチは、第１、第２のトランスコンダクタンス素子、第１、第２のスイッチ、第１のインピーダンス素子で構成されるブロックを複数持ち、複数のブロックにつながる負荷インピーダンスを持ち、マルチバンド発生器の出力は該第１のスイッチの一端につながり、第１のスイッチのもう一端は第１のトランスコンダクタンス素子の制御端子と第２のスイッチの一端と第１のインピーダンス素子の一端につながり、第２のスイッチと該第１のインピーダンス素子のもう一端はバイアス電圧につながり、第１のトランスコンダクタンス素子の出力電流が該第２のトランスコンダクタンス素子の出力を介して負荷インピーダンス素子に流れるように直列接続されることを特徴とする。【００４７】
本発明に係る受信信号処理回路の一実施の形態は、受信信号とマルチバンド発生器で生成した複数のローカル周波数の信号とを受信ミキサでベースバンド信号に周波数変換する受信信号処理回路において、全てのローカル周波数の信号の選択を停止するタイミングの生成を停止するタイミング生成手段と、タイミング生成手段からの指示により各マルチバンド発生器から受信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、を備えたことを特徴とする。【００４８】
ここで、受信ミキサは検波器もしくは復調器と考えて良く、周波数変換器、もしくはダウンコンバータと考えても良い。【００４９】
上記構成によれば、全てのローカル周波数の信号の選択を停止するタイミングの生成を停止する、すなわち、全てのローカル周波数を選択しないタイミングの生成を停止すること（全てのローカル信号が送信ミキサに供給されない状態）で、受信ミキサのセルフミキシングの変化を抑えることができ、受信信号処理時にDCオフセットの発生を抑えることができる。【００５０】
本発明に係る受信信号処理回路の他の実施の形態は、上記構成に加え、受信ミキサの出力を増幅する増幅回路と、増幅回路のオフセット電圧を変化させる第２のD/A変換器とを備えたことを特徴とする。【００５１】
また、第２のD/A変換器は何に基づいて何のため、オフセット電圧を変化させるのかについて述べる。
後述する図１７のオフセット検出部８１４の出力に基づいて、受信ミキサのDCオフセットを除去するために、オフセット電圧を変化させるのである。【００５２】
本発明に係る受信信号処理回路の他の実施の形態は、上記構成に加え、複数のスイッチは、第１のトランスコンダクタンス素子、第１のスイッチ素子で構成されるブロックを複数持ち、複数のブロックにつながる負荷インピーダンスを持ち、マルチバンド発生器の出力は該第１のトランスコンダクタンス素子の制御端子につながり、第１のトランスコンダクタンス素子の出力電流が第１のスイッチ素子を介して負荷インピーダンス素子に流れるように直列接続されることを特徴とする。【００５３】
本発明に係る受信信号処理回路の他の実施の形態は、上記構成に加え、複数のスイッチは、第１、第２のトランスコンダクタンス素子、第１、第２のスイッチ、第１のインピーダンス素子で構成されるブロックを複数持ち、複数のブロックにつながる負荷インピーダンスを持ち、マルチバンド発生器の出力は第１のスイッチの一端につながり、第１のスイッチのもう一端は第１のトランスコンダクタンス素子の制御端子と第２のスイッチの一端と第１のインピーダンス素子の一端につながり、第２のスイッチと該第１のインピーダンス素子のもう一端はバイアス電圧につながり、第１のトランスコンダクタンス素子の出力電流が第２のトランスコンダクタンス素子の出力を介して負荷インピーダンス素子に流れるように直列接続されることを特徴とする。【００５４】
本発明に係る送受信信号処理回路の一実施の形態は、マルチバンド発生器で生成した複数のローカル周波数の信号と信号生成部で発生したベースバンド信号とを送信ミキサで送信信号に周波数変換し、受信信号とマルチバンド発生器で生成した複数のローカル周波数の信号とを受信ミキサでベースバンド信号に周波数変換する送受信信号処理回路において、送信時にはある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成し、受信時には全てのローカル周波数の信号の選択を停止するタイミングの生成を停止するタイミング生成手段と、送信時にはタイミング生成手段からの指示により各マルチバンド発生器から送信ミキサへのローカル周波数の信号を切り換え、受信時にはタイミング生成手段からの指示により各マルチバンド発生器から受信ミキサへのローカル周波数の信号を切り換える複数のスイッチと、を備えたことを特徴とする。【００５５】
上記構成によれば、ある期間は所定のローカル周波数の信号を選択し、別のある期間は全てのローカル周波数の信号を選択しないタイミングを生成することで、LO周波数が停止している期間に補正値を切り換えることによって補正値の変化がミキサ出力に現れることが無く、不要波の発生が抑えられる。また、全てのローカル周波数を選択しないタイミングの生成を停止することで、受信ミキサのセルフミキシングの変化を抑えることができ、受信信号処理時にDCオフセットの発生を抑えることができる。【００５６】
本発明に係る送受信信号処理回路の他の実施の形態は、上記構成に加え、ベースバンド電圧信号を電流信号に変換するトランスコンダクタンス素子と、送信ミキサの差動バイアス電流を変化させ、電流出力をトランスコンダクタンス素子の電流出力に接続する第１のD/A変換器と、受信ミキサの出力を増幅する増幅回路と、増幅回路のオフセット電圧を変化させる第２のD/A変換器とを備えたことを特徴とする。【００５７】
本発明に係る送受信信号処理回路の他の実施の形態は、上記構成に加え、複数のスイッチは、第１のトランスコンダクタンス素子、第１のスイッチ素子で構成されるブロックを複数持ち、複数のブロックにつながる負荷インピーダンスを持ち、マルチバンド発生器の出力は第１のトランスコンダクタンス素子の制御端子につながり、第１のトランスコンダクタンス素子の出力電流が第１のスイッチ素子を介して負荷インピーダンス素子に流れるように直列接続されることを特徴とする。【００５８】
本発明に係る送受信信号処理回路の他の実施の形態は、上記構成に加え、複数のスイッチは、第１、第２のトランスコンダクタンス素子、第１、第２のスイッチ、第１のインピーダンス素子で構成されるブロックを複数持ち、複数のブロックにつながる負荷インピーダンスを持ち、マルチバンド発生器の出力は第１のスイッチの一端につながり、第１のスイッチのもう一端は第１のトランスコンダクタンス素子の制御端子と第２のスイッチの一端と第１のインピーダンス素子の一端につながり、第２のスイッチと第１のインピーダンス素子のもう一端はバイアス電圧につながり、第１のトランスコンダクタンス素子の出力電流が第２のトランスコンダクタンス素子の出力を介して負荷インピーダンス素子に流れるように直列接続されることを特徴とする。【００５９】
本発明に係る信号処理方法の一実施の形態は、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する複数のスイッチとミキサに流れる差動バイアス電流を変化させるD/A変換器とを持つ信号処理回路の信号処理方法において、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、D/A変換器の設定値を切り換える第４の処理と、所定時間T2の間スイッチ操作のウェイトを行う第５の処理と、を持つことを特徴とする。【００６０】
ここで、T1は図２（ａ）の例えば１４０１が出ている時間（シンボル時間）に相当して、約300nsである。T2はシンボルとシンボルとの間の休止期間、ガードインターバルで、約10nsである。T21、T22はガードインターバルの期間を半分ずつ分け合って、それぞれ5ns程度となる。【００６１】
上記構成によれば、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理とによって、補正値の変化がミキサ出力に現れることが無く、不要波の発生が抑えられる。また、D/A変換器の設定値を切り換える第４の処理と、所定時間T2の間スイッチ操作のウェイトを行う第５の処理とを持つことによって、受信ミキサのセルフミキシングの変化を抑えることができ、受信信号処理時にDCオフセットの発生を抑えることができる。【００６２】
本発明に係る信号処理方法の他の実施の形態は、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する複数のスイッチとミキサに流れる差動バイアス電流を変化させるD/A変換器とを持つ信号処理回路の信号処理方法において、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、所定時間T21の間スイッチ操作のウェイトを行う第４の処理と、D/A変換器の設定値を切り換える第５の処理と、所定時間T22の間スイッチ操作のウェイトを行う第６の処理と、を持つことを特徴とする。【００６３】
上記構成によれば、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、によって、補正値の変化がミキサ出力に現れることが無く、不要波の発生が抑えられる。また、所定時間T21の間スイッチ操作のウェイトを行う第４の処理と、D/A変換器の設定値を切り換える第５の処理と、所定時間T22の間スイッチ操作のウェイトを行う第６の処理とを持つことによって、受信ミキサのセルフミキシングの変化を抑えることができ、受信信号処理時にDCオフセットの発生を抑えることができる。【００６４】
＜順序回路、プログラム及び記憶媒体＞
以上で説明した本発明の信号処理回路は、例えば、論理回路で構成された順序回路であり、プログラム可能なコンピュータで実現できる。順序回路は予め動作を規定された回路であったり、あるいは論理や順序を変更可能な回路であったりする。コンピュータとして、集積回路上あるいは集積回路外のマイクロコントローラやマイクロプロセッサ、DSP(デジタルシグナルプロセッサ)や、パーソナルコンピュータやワークステーションなどの汎用的なものも使用できるが、本発明はこれに限定されるものではない。【００６５】
すなわち、本発明に係るプログラムを記録した記録媒体の一実施の形態は、コンピュータに、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する処理、ミキサに流れる差動バイアス電流を変化させる処理を実行させるプログラムにおいて、コンピュータに、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、D/A変換器の設定値を切り換える第４の処理と、所定時間T2の間スイッチ操作のウェイトを行う第５の処理とを実行させるプログラムを記録したことを特徴とする。【００６６】
上記構成によれば、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理とによって、補正値の変化がミキサ出力に現れることが無く、送信信号処理時に不要波の発生が抑えられる。また、D/A変換器の設定値を切り換える第４の処理と、所定時間T2の間スイッチ操作のウェイトを行う第５の処理とを持つことによって、受信ミキサのセルフミキシングの変化を抑えることができ、受信信号処理時にDCオフセットの発生を抑えることができる。【００６７】
本発明に係るプログラムを記録した記録媒体の他の実施の形態は、コンピュータに、ミキサと複数のローカル信号とミキサのローカルポートへのローカル信号の通過を制御する処理、ミキサに流れる差動バイアス電流を変化させる処理を実行させるプログラムを記録した記録媒体において、コンピュータに、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、所定時間T21の間スイッチ操作のウェイトを行う第４の処理と、D/A変換器の設定値を切り換える第５の処理と、所定時間T22の間スイッチ操作のウェイトを行う第６の処理とを実行させるプログラムを記録したことを特徴とする。【００６８】
上記構成によれば、複数のスイッチの中の所定のスイッチをオンにする第１の処理と、所定時間T1の間スイッチ操作のウェイトを行う第２の処理と、複数のスイッチの全てをオフにする第３の処理と、によって、補正値の変化がミキサ出力に現れることが無く、送信信号処理時に不要波の発生が抑えられる。また、所定時間T21の間スイッチ操作のウェイトを行う第４の処理と、D/A変換器の設定値を切り換える第５の処理と、所定時間T22の間スイッチ操作のウェイトを行う第６の処理とを持つことによって、受信ミキサのセルフミキシングの変化を抑えることができ、受信信号処理時にDCオフセットの発生を抑えることができる。【００６９】
これにより、プログラムが実行可能なコンピュータ環境さえあれば、どこにおいても本発明の処理回路を実現することができる。
このようなプログラムは、コンピュータに読み取り可能な記録媒体に記憶されていてもよい。
ここで、記録媒体としては、例えば、CD-ROM（Compact Disc Read Only Memory）、フレキシブルディスク（FD）、CD-R（CD Recordable）、DVD（Digital Versatile Disk）などのコンピュータで読み取り可能な記憶媒体、フラッシュメモリ、RAM（Random Access Memory）、ROM（Read Only Memory）、Fe RAM（強誘電体メモリ）等の半導体メモリやHDD（Hard Disc Drive）が挙げられる。【００７０】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。【００７１】
[発明の特徴]
図４は、本発明に係る信号処理回路としての送信信号処理回路のブロック図の一例である。
本発明の信号処理回路は複数のローカル周波数を生成するマルチバンド発生器１０４と、複数のローカル周波数を切り換える複数のスイッチ１０５〜１０７と、ある期間は所定のローカル周波数を選択し、別のある期間は全てのローカル周波数を選択しないタイミングを生成するタイミング生成手段としてのタイミング生成部１０８と、複数のスイッチにつながりベースバンド信号を送信信号に周波数変換する送信ミキサ１１０と、送信ミキサの差動バイアス電流を変化させる第１のD/A変換器１１２とを持つことを特徴とする。【００７２】
さらに、受信ミキサ８１０にとっては全てのローカル周波数を選択しない期間があることは好ましくないため、受信時においてタイミング生成部１０８は、全てのローカル周波数を選択しないタイミングの生成を停止する。【００７３】
さらに送信ミキサ１１０はベースバンド電圧信号を電流信号に変換するトランスコンダクタンス素子３０１を持ち、第１のD/A変換器１１２は電流出力を持ち、D/A変換器の電流出力をトランスコンダクタンス素子３０１の電流出力に接続する。【００７４】
さらに複数のスイッチ１０５〜１０７は、第１のトランスコンダクタンス素子６０１、第１のスイッチ素子６０２で構成されるブロックを複数持ち、複数のブロックにつながる負荷インピーダンス６０３を持つ。また、複数のスイッチ１０５〜１０７は、マルチバンド発生器の出力は第１のトランスコンダクタンス素子の制御端子につながり、第１のトランスコンダクタンス素子６０１の出力電流が第１のスイッチ素子を介して負荷インピーダンス素子に流れるように直列接続される。【００７５】
[作用]
マルチバンド発生器１０４はホッピングする複数のLO周波数を発生し、複数のスイッチ１０５〜１０７はそれらLO周波数を切り換えて送信ミキサ１１０のLOポートに与え、タイミング生成部１０８はLO周波数の切替の際に全てのLO周波数が送信ミキサに加わらないタイミングを生成し、第１の補正D/A変換器１１２は全てのLO周波数が停止している期間に補正値を切り換える。【００７６】
LO周波数が停止している期間に補正値を切り換えることによって補正値の変化がミキサ出力に現れることが無く、不要波の発射（いわゆる送信スプリアス）が抑えられる。
受信時においてタイミング生成部１０８は、全てのローカル周波数を選択しないタイミングの生成を停止することで、受信ミキサ８１０のセルフミキシングの変化を抑えることができ、DCオフセットの変化を抑えることができる。
第１のD/A変換器１１２の電流出力を送信ミキサ１１０のトランスコンダクタンス素子３０１の出力に接続することで、LOリークの補正が行えるとともにD/A変換器出力に存在するスパイク等のノイズを低減することができ、送信スプリアスの発生を抑えられる。【００７７】
さらに複数のスイッチ１０５〜１０７において、第１のトランスコンダクタンス素子６０１の出力電流が第１のスイッチ素子６０２を介して負荷インピーダンス素子６０３に流れるように直列接続することで、スイッチへの入力周波数とスイッチの出力とのアイソレーションを高めることができ、送信スプリアスの発生を抑えられる。
送信スプリアスの発生を抑制できるのは、入力周波数からスイッチ出力までの間に、トランスコンダクタンス素子の端子間容量、スイッチ素子の端子間容量の２つの端子間容量が入ってくるためである。さらに、トランスコンダクタンス素子の増幅度であるトランスコンダクタンス（gm）を高めていっても出力から見た寄生容量の増大を抑えることにもつながり、LO周波数の増幅ができるとともに非常に高速な切り替えが可能となる。
ここで、gmとは相互コンダクタンスのことである。
以下実施例につき本発明を詳細に説明する。
【実施例１】
【００７８】
次に、本発明の実施例について図面を参照して詳細に説明する。
図４は本発明に係る信号処理回路としての送信信号処理回路の実施例１の構成を示すブロック図である。
本送信信号処理回路は、複数のローカル周波数を生成するマルチバンド発生器１０４と、複数のローカル周波数を切り換える複数のスイッチ１０５〜１０７と、ある期間は所定のローカル周波数を選択し、別のある期間は全てのローカル周波数を選択しないタイミングを生成するタイミング生成部０８と、複数のスイッチにつながりベースバンド信号を送信信号に周波数変換する送信ミキサ１１０と、送信ミキサの差動バイアス電流を変化させる第１のD/A変換器１１２とを持つ。【００７９】
送信ミキサ１１０のベースバンドポートには、ベースバンド信号を生成する信号生成部１１１を持つ。タイミング生成部１０８のタイミングを制御したり、第１のD/A変換器１１２の変換を起動したりする制御部１０９をさらに持つ。第１のD/A変換器１１２の変換の起動をタイミング生成部１０８から行っても良い（図４の破線矢印）。制御部１０９の実態は、図示しないプログラム可能なCPU(Central Processing Unit)であるが、論理ゲートにより構成されるハードロジックでもあっても良い。
【実施例２】
【００８０】
図５は、図４に示した送信信号処理回路の他の実施例を示すブロック図である。
図５に示す送信信号処理回路と図４に示した送信信号処理回路との相違点は、マルチバンド発生器１０４として３個の独立した発振器１０１〜１０３を持つ点である。
発振器１０１は周波数がf1の信号を発振し、発振器１０２は周波数がf2の信号を発振し、発振器１０３は周波数がf3の信号を発振する。タイミング生成部１０８からの指示により、スイッチ１０５〜１０７を切り替えて、いずれか一つの周波数の信号を送信ミキサ１１０に入力することができる。発振器１０１〜１０３の回路構成としては、例えばLC-VCO（LとCとで構成される電圧制御発振器）を用いたPLL(Phase Locked Loop)を用いることができる。
【実施例３】
【００８１】
図６は、図４に示した送信ミキサ１１０及び第１のD/A変換器１１２の詳細な回路である。
送信ミキサ１１０は、ベースバンド電圧信号を電流信号に変換するトランスコンダクタンス素子（gm素子）３０１と、LO電圧信号を電流信号に変換するgm素子３０２と、負荷インピーダンス３０３とからなる。【００８２】
gm素子は、制御端子と基準端子と出力端子とを有し、これらはFET(Field Effect Transistor：電界効果トランジスタ)に例えればそれぞれゲート、ソース、ドレイン端子に相当する。バイポーラトランジスタで言えば、それぞれベース、エミッタ、コレクタに相当する。gm子３０１の制御端子には信号生成部１１１（図４参照）からのベースバンド信号を入力し、基準端子は電源に接続する。gm素子３０１の出力端子にはgm素子３０２の接地端子を接続する。gm素子３０２の制御端子にはスイッチ１０５〜１０７で選択されたLO信号を入力し、出力端子は負荷インピーダンス３０３を接続する。【００８３】
第１のD/A変換器１１２は、複数のgm素子３０４からなる。複数のgm素子３０４は、例えばバイナリーでその出力電流値が変化するように重み付けを行うものである。すなわち、出力電流の最小値を基準にして、２倍、４倍、８倍、・・・のように、出力電流を変化させた複数のgm素子を配置することで実現できる。gm素子３０４の制御端子はDACの補正値を設定する制御部１０９に接続し、基準端子は電源に接続する。各ｇｍ素子の出力端子同士を接続して前述した送信ミキサ１１０のベースバンドポートのgm素子３０１の出力端子に接続する。このgm素子をシリーズに２個接続したカスコード構成とすることで、出力電流の動作点依存性を減らすことは当然できる。
【実施例４】
【００８４】
図７は、図６に示した送信ミキサ１１０及び第１のD/A変換器１１２の他のgm素子をMOS(Metal Oxide Semiconductor:金属酸化膜半導体)FETに置き換えた実施例である。
FETとしてMOSFETを使用することで、制御端子に流れる電流をほぼゼロにすることができる。gm素子としてLOリークの発生を少なくできるバイポーラトランジスタを使用することもできる。
【実施例５】
【００８５】
図９（ａ）は、タイミング生成部１０８の具体的な回路図であり、図９（ｂ）は、図９（ａ）の入力信号のタイミングチャートであり、図９（ｃ）は、図９（ａ）の出力信号のタイミングチャートである。
スイッチSW5〜SW7の各端子は、周波数ホッピングを制御する制御部１０９（図４参照）に接続する。制御部１０９からのホッピング制御信号を遅延素子５０１で遅らせた信号と、遅らせないそのままの信号との論理和をアンドゲートAND５０２でとることで、全てのローカル周波数を選択しない期間を生成する。
【実施例６】
【００８６】
図１０（ａ）は、タイミング生成部１０８の具体的な回路図であり、図１０（ｂ）は、図１０（ａ）の入力信号のタイミングチャートであり、図１０（ｃ）は、図１０（ａ）の出力信号のタイミングチャートである。
図９（ａ）〜（ｃ）の場合と同様に制御部１０９からホッピング制御信号を受けるとともに、送信時の期間であることを示すタイミング信号TXを受ける。TX信号と上述した遅延信号との論理和をアンドゲートAND５０３でとることで、送信時には全てのローカル周波数を選択しない期間を生成し、受信時にはその期間の生成を停止する。つまり連続的にLO周波数が切り替わるようなタイミングを生成する。
【実施例７】
【００８７】
図１１は、図４に示したスイッチ１０５〜１０７の第１の実施例である。
スイッチは、第１のトランスコンダクタンス素子６０１、及び第１のスイッチ素子６０２で構成されるブロック（波線で示す）を複数持ち、この複数のブロックにつながる負荷インピーダンス６０３を持ち、マルチバンド発生器１０４又は発振器１０１〜１０３の出力は第１のトランスコンダクタンス素子６０１の制御端子につながり、第１のトランスコンダクタンス素子の出力電流が第１のスイッチ素子を介して負荷インピーダンス素子に流れるように直列接続される。この実施例はシングルエンドのスイッチ、いわゆる非平衡のスイッチの一例である。
【実施例８】
【００８８】
図１２は、図４に示したスイッチ１０５〜１０７の第２の実施例であり、差動、いわゆる平衡のスイッチである。
図１１の場合と同様に、スイッチは、第１のトランスコンダクタンス素子６１１、第１のスイッチ素子６１２、第２のトランスコンダクタンス素子６１４、第２のスイッチ素子６１５、第１の電流源６１７で構成されるブロックを複数持ち、この複数のブロックにつながる第１、第２の負荷インピーダンス６１３、６１６を持つ。【００８９】
マルチバンド発生器の非反転出力（true）は、第１のトランスコンダクタンス素子６１１の制御端子につながり、第１のトランスコンダクタンス素子６１１の出力電流が第１のスイッチ素子６１２を介して第１の負荷インピーダンス素子６１３に流れるように直列接続される。マルチバンド発生器の反転出力（bar）は、第２のトランスコンダクタンス素子６１４の制御端子につながり、第２のトランスコンダクタンス素子の出力電流が第２のスイッチ素子６１５を介して第２の負荷インピーダンス素子６１６に流れるように直列接続される。
第１のトランスコンダクタンス素子６１１、第２のトランスコンダクタンス素子６１４の基準端子は結合して、第１の定電流源６１７に接続する。
【実施例９】
【００９０】
図１３は、図４に示したスイッチ１０５〜１０７の第３の実施例であり、スイッチの第１の実施例に対してさらにLO周波数間のアイソレーションを高めた構成である。
スイッチは、第１、第２のトランスコンダクタンス素子６２１、６２２、第１、第２のスイッチ６２４、６２５、第１のインピーダンス素子６２６で構成されるブロックを複数持つ。スイッチは、この複数のブロックにつながる負荷インピーダンス６２３を持ち、マルチバンド発生器の出力は第１のスイッチの一端につながり、第１のスイッチのもう一端は第１のトランスコンダクタンス素子の制御端子と第２のスイッチの一端と第１のインピーダンス素子の一端につながる。第２のスイッチと第１のインピーダンス素子のもう一端はバイアス電圧につながり、第１のトランスコンダクタンス素子の出力電流が第２のトランスコンダクタンス素子を介して負荷インピーダンス素子に流れるように直列接続される。
この実施例はシングルエンドのスイッチ、いわゆる非平衡のスイッチである。
【実施例１０】
【００９１】
図１４は、図４に示したスイッチ１０５〜１０７の第４の実施例であり、スイッチの第３の実施例を差動化、いわゆる平衡化したスイッチである。スイッチの第３の実施例におけるスイッチ構成が反転と非反転で２系統有り、２系統のトータル電流を決める電流源が各スイッチブロックにそれぞれ１個ある。
【実施例１１】
【００９２】
次に、本発明に係る信号処理回路の実施例の動作について詳細に説明する。
マルチバンドOFDM信号（MB-OFDM信号、WiMedia標準化で採用されているUWB信号）では、図３（ａ）に示すように、３周波数（f1、f2、f3）のLO周波数を高速にホッピングするモードがある。マルチバンドOFDM信号では3.1〜10.6GHzの間に１４バンドが割り当てられており、通常ホッピングは連続した３バンドの中で行われる。ホッピングするシーケンスでマルチアクセスを制御し、周波数がf1からf2へホッピングする場合もあれば、周波数がf1からf3にホッピングする場合もあるなど、いくつかのホッピングシーケンスを持っている。【００９３】
図１８（ａ）は、図４に示した送信信号処理回路に用いられる送信ミキサ周辺の動作波形を示し、図１８（ｂ）は、本発明に関連する送信信号処理回路に用いられる送信ミキサ周辺の動作波形を表した図である。
周波数がf1からf2へホッピングするタイミング部分を拡大した図である。タイミング生成部１０８からの制御信号s1、s2によって、LO周波数f1、f2が選択され送信ミキサ１１０のLOポートに入力される。【００９４】
図１８（ａ）ではホッピング制御信号s1の立ち下がりと制御信号s2の立ち上がりとは同じタイミングであり、周波数f1の発振が停止するのと周波数f2の発振が開始するのとが同じタイミングとなっている。図３（ａ）、（ｂ）において説明したように、周波数LOの信号を送信ミキサへ加えるとミキサ及びその周辺の不完全性によって、送信ミキサ出力からLOリーク（キャリア周波数の漏洩）が発生する。LOリークはBB（ベースバンド）ポートに存在するDCオフセットによっても発生するため、LOリークをBB入力のオフセット量に換算することができる。このBB入力換算オフセット量を打ち消すように補償量を与えることによってLOリークを概ね補正することができる。【００９５】
しかしながら、BB入力換算オフセット量と補償量との間にはタイミングずれや電圧の変化波形の傾きのずれが存在し、周波数の切替時に図１８（ａ）のようなノイズがミキサ出力に発生する。【００９６】
本発明に係る信号処理回路の各信号は、図１８（ｂ）で、ホッピング制御信号s1の立ち下がりと制御信号s2の立ち上がりとはタイミングをずらしている。これによって周波数f1の発振が停止した後周波数f2の発振が開始するまでに時間が空いており、この時間はLO信号として何も加わらない。これによってこの期間入力換算オフセットとしてはほぼゼロとなる。【００９７】
送信ミキサはLOポートとBBポートとの積が出力に現れるため、LOポートがゼロであるとBBポートに入力する補償量に変化が生じてもミキサ出力には何も現れない。f1周波数の信号が加わっている期間やf2周波数の信号が加わっている期間は、図１８（ａ）と同様にLOリークは入力換算オフセット量に換算され、それと逆符号の補正量を足し合わせて補正することでLOリークを補正することができる。【００９８】
ただ実際にはBBポートからミキサ出力までのアイソレーションは理想的にはならず、急峻なパルスをBBポートに入力するとそれがミキサ出力に現れてしまう。ミキサ出力には高ゲインのドライバーアンプ（パワーアンプ）が存在し、それらの多くがシングルエンドで構成されることも、急峻な変化を増幅してしまう一因になっている（基板を介してパルスが伝搬してしまうため）。ミキサの出力端子やこれらのアンプでは、ゲインを上げるためにLとCとを使ったタンク回路（共振回路）を使っており、UWBであるなら、3〜10GHzあるいはロウバンドの3〜5GHzあるいはハイバンドの6〜10GHzあたりに共振するように定数が選んである。BBポートに入力する補正パルスを周波数分解したスペクトルがこのあたりの周波数であると、LCで構成される共振回路にステップ関数を入力した時のようにリンギング（ダンピングを伴った）を引き起こす。【００９９】
図１９（ａ）はその時の様子を示しており、急峻な補正量の変化や、スパイクを伴った補正量の変化に対して、インダクタ負荷を持ったミキサ出力がリンギングを起こしている。このリンギングの周波数は、ゲインが高くなるようにチューニングした、まさにUWBのインバンドになり、送信BPF（Band Pass Filter：バンドパスフィルタ）を通過して不要波の発生を引き起こす。【０１００】
ここで、図１９（ａ）は、信号処理回路においてスパイクが発生した場合の各信号を示す図であり、図１９（ｂ）は、信号処理回路においてスパイクが発生しなかった場合の各信号を示す図である。【０１０１】
これに対して図７に示した本発明に係る信号処理回路では、この補正量のスパイクに対しても不要波の発生を抑圧するために、補正DACの出力は電流出力を持ち、その電流出力をBBポートのｇｍ素子３０１（この場合はnMOSトランジスタ）の出力端子（この場合はドレイン）に接続している。これによって主信号電圧を電流信号に変換するgm素子３０１の出力電流と補正DAC電流は加算され、LOポートのgm素子３０２の基準端子（この場合はソース端子）に入力され、LO信号とかけ算されて周波数変換（アップコンバージョン）される。【０１０２】
この周波数変換時には、BBポートのgm素子の出力端子（ドレイン端子）には比較的大きな寄生容量Cpが存在し、このCpと補正DAC電流出力とによって構成される積分回路が構成される。この時の様子を図８（ａ）、（ｂ）に示す。【０１０３】
図８（ａ）は、寄生容量Cpと補正DAC電流出力とによって構成される積分回路であり、図８（ｂ）は、図８（ａ）に示した積分回路の周波数−振幅特性を示す図である。図８（ｂ）において、横軸は周波数を示し、縦軸は振幅を示す。
ｉDACは補正DACの出力電流である。gm2はLOポートのgm素子３０２の相互コンダクタンスgmである。この相互コンダクタンスgm2の逆数と寄生容量Cpによってカットオフ周波数が決まるLPF（ローパスフィルタ）を構成することができる。【０１０４】
これによって本来なら図１９（ａ）の補正量のようなスパイクを持った補正量になるところが、図１９（ｂ）のような高周波成分を低減した補正量とすることができ、ミキサ出力やドライバーアンプ出力における不要波の発生を抑えることができる。上述したLO信号に休止期間を作ることでLOリークを低減できる効果と合わさって、不要波（送信スプリアス）の少ない信号処理回路が構成できる。【０１０５】
ここで、この補正DACの代わりに図６や図７のベースバンドポート（BB+やBB-）に入力される主信号（MB-OFDMではまさにOFDM信号）を生成するDACで補正信号を作ることもできるが、通常LO信号は微少なレベルにまで補正することが要求され、主信号DACで補正信号を作ろうとすると、この主信号DACの分解能が高くなるという問題がある。【０１０６】
例えば通常MB-OFDMの主信号DACに要求される分解能は６ビット程度あるが、LOリークの補正を兼ねようとすると１０ビット程度の分解能が必要になる。さらには主信号DACから送信ミキサまでにはLPFやアンプなどが存在し、それらを全てDC結合にする必要があり、チップ温度変化などによるDCドリフトに対して弱くなる問題がある。本発明における補正DACの接続はこのような問題がなく、かつ積分効果も見込めるためLOリーク除去の信号処理に最適な構成となる。【０１０７】
図６や図７では補正DAC１１２（差動構成）を１個としているが、周波数ホッピングでホッピングする周波数分だけ補正DACを用意することもできる。周波数ホッピングに合わせて高速に複数の補正DACをセレクタで切り換えることで、各周波数でのLOリークを補正することができる。複数の補正DACと送信ミキサとの間にセレクタを配置して、周波数ホッピングに合わせて選択する補正DACを切り換える。
各補正DACは、補正値が決まってしまえば周波数ホッピングの間補正値を変化させる必要はないため、比較的低速な補正DACが使用できる。それでもセレクタの切替時に補正量がオーバーシュートしたりリンギングを起こしたり、セレクタの制御信号がセレクタの出力に飛び込んだりしてスパイク上のノイズが発生する。このノイズの場合も本発明により対策可能である。【０１０８】
LO信号の休止期間の生成においては、図９（ａ）〜（ｃ）で示した構成に基づいて、図９（ｂ）、（ｃ）のタイミングで行うのがよい。図９（ｂ）はタイミング生成部に入力するタイミングである。
この例ではLO周波数f1は停止していて、周波数がf2からf3にホッピングを行うあたりの各信号の変化を示している。制御部１０９などからの指示により、SW5信号がハイからロウに変化して周波数f2の信号の停止を指示する。この変化と同じタイミングでSW6はロウからハイに変化して周波数f3の信号の開始を指示するが、タイミング生成部はこの開始を所定の期間（td）遅らせる。これは図１０（ａ）、（ｃ）にあるようにSW5のハイからロウへの切り替わりはANDゲートの働きによりそのままSW5Aに伝わるが、SW6のロウからハイへの切り替わりは、遅延素子５０１の遅延時間td分だけ遅れるためである。【０１０９】
このSW5AからSW7Aを図４等のスイッチ１０５〜１０７の制御端子に加える。これによって遅延時間tdで決まる期間、ｆ３周波数のLO信号が送信ミキサのLOポートに加わるのを遅らせることができ、LO信号が全く加わらない期間を生成することができる。MB-OFDM（WiMedia）規格においては、周波数ホッピングしていくシンボルとシンボルは約70ns離れている。
一方、受信側においては遅延波の電力を利用してサイクリックプリフィックス処理を行うため、周波数ホッピングが切り替わる時間は約10ns以下程度の短い時間が要求される。【０１１０】
図２１（ａ）は、本発明に関連する信号処理回路におけるタイミングチャートであり、図２１（ｂ）は本発明に係る信号処理回路におけるタイミングチャートである。
関連技術のタイミングではスイッチ１０５〜１０７の制御端子に加わる信号（スイッチがMOSFETである場合はゲート信号）は、休止期間を持たず、例えば周波数がf2のLO信号を切り換えるスイッチ１０６（SW6）のゲート信号がオフするタイミングで同時に周波数がf3のLO信号を切り換えるスイッチ１０７（SW7）のゲート信号がオンしていた。補正量の変化も急峻であり、図２１（ａ）に示すようなスパイクを持っていた。【０１１１】
本発明では図５に示すように、周波数f2の発振器１０２に接続されたスイッチ１０６がオフして、時間tdを経過した後周波数f3の発振器１０３に接続されたスイッチ１０７がオンする。補正量は、図６や図７に示す構成によって積分されて、図２４（ｂ）に示すような高周波成分を抑圧した信号となっている。
【実施例１２】
【０１１２】
図２２は、あるLO周波数の選択の動作と全てのLO周波数の休止の動作とを表すフローチャートである。
タイミング生成部１０８（図４参照）がスイッチのタイミングを生成する主体であり、従ってフローチャートの処理は、制御部１０９（図４参照）からの命令によって、タイミング生成部１０８がタイミングを生成する。制御部１０９の指示により、タイミング生成部１０８がタイミングを生成する。制御部１０９は、広くトランシーバ全体に制御を行う。
信号源N(X)はX番目のLO周波数を表す。
ステップ１２０１において、Xを１とする。
ステップ１２０２において、１番目の信号源N(1)のスイッチ（例えばスイッチ１０５）をオンにして例えば周波数がf1のLO周波数を選択する。
ステップ１２０３において、時間T1の間この状態を保持する（WAIT：ウェイト）。例えば周波数がf1のLO信号を出し続ける。
ステップ１２０４において、全てのLO信号源のスイッチをオフにする。例えば図４においては、スイッチは３つあるため、この３つのスイッチ１０５〜１０７を全てオフにする。
ステップ１２０５において、時間T2の間この全休止の状態を保持する（WAIT）。
ステップ１２０６においてXをインクリメントして１２０２処理に戻る。このステップ１２０２〜ステップ１２０６の繰り返しを所定の回数行う。【０１１３】
時間T1として、MB-OFDM信号においては、シンボル時間が約300nsであるため、このシンボル時間相当かそれをやや上回る時間とすることができる。時間T2は図９（ｃ）における時間tdに相当する。MB-OFDM信号においてシンボルとシンボルとの間は約70ns程度であるため、時間T2としてこの時間程度かそれよりやや下回る時間とすることができる。
このような処理により、送信信号処理時には不要なスプリアスの発生が抑えられ、受信信号処理時にはDCオフセットの発生が抑えられる。
尚、本実施例ではソフトウェア処理が行われているが、本発明はこれに限定されるものではなく、ハードロジックによる順序回路による処理でも良い。
【実施例１３】
【０１１４】
図２３（ａ）は、図２２に示したフローチャートに補正量の切替処理のステップ１２０７を追加したものであり、図２３（ｂ）は、図２２に示したフローチャートのステップ１２０４を、全ての信号線のＳＷをＯＦＦ、補正量を切替るステップに変更したものである。
ステップ１２０４における全てのスイッチをオフした後にこの処理（ステップ１２０７）を行うと良い。ステップ１２０７の処理後にはステップ１２０５において時間T1だけウェイトをかけている。
全てのLO信号が止まっている間に補正量の切替を開始して、積分された補正量の変化が収束したところで次の処理に移るように時間T1を決定することがよい。ステップ１２０４における処理とステップ１２０７における処理とは、図２３（ｂ）のようにステップ１２１７における処理として同時に行うことができる。
このような処理により、送信信号処理時には不要なスプリアスの発生が抑えられ、受信信号処理時にはDCオフセットの発生が抑えられる。
本実施例ではソフトウェア処理が行われているが、本発明はこれに限定されるものではなく、ハードロジックによる順序回路による処理でも良い。
【実施例１４】
【０１１５】
図２４は、図２３に示したフローチャートの補正量を切り換える処理のステップ１２０７の前に所定時間T21だけウェイトする処理のステップ１２１５を挿入し、ステップ１２０７の後に所定時間T22だけウェイトするステップ１２２５の処理を挿入したものである。
これらの処理によって例えば全てのLO周波数を休止する処理のステップ１２０４と、補正量を切り換える処理のステップ１２０７とが時間的に逆転することを避けることができる。所定時間T21のウェイトのステップ１２１５によって、チップ上のゲート遅延や配線遅延、ゲートのスキュー等があっても、この逆転が起こらないようにすることができ、LO信号の全休止の間に補正量を切り換えることができる。【０１１６】
補正量の切替後のウェイト時間である時間T22は、補正量の変化が収束したところで次の処理に移るように決定すると良い。時間T21と時間T22との総和は、前述したMB-OFDMの場合、70ns程度かそれより短い時間を設定することができる。
このような処理により、送信信号処理時には不要なスプリアスの発生が抑えられ、受信信号処理時にはDCオフセットの発生が抑えられる。
尚、本実施例ではソフトウェア処理が行われているが、本発明はこれに限定されるものではなく、ハードロジックによる順序回路による処理でも良い。
【実施例１５】
【０１１７】
図１５は、本発明に係る信号処理回路の他の実施例の構成を示すブロック図である。
実施例１に対して、一端がバイアス電圧VB又はバイアス電流IBにつながるスイッチ７０１をさらに持ち、それを制御するためのタイミング出力を追加したタイミング生成部７１８を持つ。スイッチ７０１のもう一端は、他のスイッチ１０５〜１０７と共に周波数変換部である送信ミキサ１１０のLOポートにつながる。他の構成要素は実施例１と同様である。
【実施例１６】
【０１１８】
図１６は、図１５に示す実施例で使用するスイッチ１０５〜１０７、７０１の具体的な回路を示す実施例である。
図１２に示すスイッチの実施例２において、スイッチブロックを１個増やしたものである。増やしたスイッチブロックのgm素子の制御端子には、非反転入力、反転入力端子共に、バイアス電圧V0を加えている。【０１１９】
このスイッチ１０５〜１０７、７０１の制御端子s1からs4に加える信号は、図１６に示したように、例えば周波数がf2からf3へホッピングする場合、制御信号s2をオフさせると同時に制御信号s4をオンさせて、前述した時間tdを経過した後、制御信号s4をオフさせると同時に制御信号s3をオンさせる。これによって、負荷インピーダンスＺには常に同じバイアス電流が流れることになり、出力の動作点をほぼ一定に保つことができる。
【実施例１７】
【０１２０】
図１７は、本発明に係る信号処理回路としての送受信信号処理回路のブロック図である。
図１７は送信機と受信機を持ったトランシーバの構成となる。同図において、TCが送信信号処理回路を示し、RCが受信信号処理回路を示す。尚、周波数生成部（マルチバンド発生器）１０４、制御部１０９、及び切替部８０７は送信信号処理回路TC及び受信信号処理回路RCと共通である。【０１２１】
広帯域送信機と同様の問題がダイレクトコンバージョン広帯域受信機においても受信DCオフセットとして発生する。受信DCオフセットの起源として、受信ミキサのトランジスタのしきい値ばらつき、LOポートからRFポートやLNAあたりにLO信号が飛び込むセルフミキシング現象などがある。LOリークと同様にセルフミキシング現象は大きな周波数特性を持ち、周波数がf1、f2、f3において発生するDCオフセット量は同じ値にならない。つまりある一つのLO周波数において取得したDCオフセット補正値を他の周波数に適用しても、ある程度補正は可能であるが、理想的な補正が行えない。【０１２２】
ここで、第１のD/A変換器は、何に基づいて何のため差動バイアス電流を変化させるのかについて述べる。
図１７の振幅検出部８０２の検出結果に基づいて、LO（ローカル）リークを低減するために差動バイアス電流を変化させる。LOリークが過大になると、スペクトルマスクを超えるおそれがあり、信号のS/Nを劣化させるおそれがある。振幅検出器はLOリークを検出する。LOリークは差動間のアンバランスによって発生するため、差動バイアス電流を変化させて、アンバランスをバランスするように戻してやることで補正できる。振幅検出器で検出されるLOリークがミニマムになるように差動バイアスを変化させる。これらは、通常I/Qの直交変調器のＩパス、Ｑパス両方に対して行う。【０１２３】
また、第２のD/A変換器は何に基づいて何のため、オフセット電圧を変化させるのかについて述べる。
図１７のオフセット検出部８１４の出力に基づいて、受信ミキサのDCオフセットを除去するために、オフセット電圧を変化させる。セルフミキシング現象などによって受信ミキサにDCオフセットが発生すると、受信ミキサ以降の信号処理部８１１などが飽和して、正常に信号を処理できなくなる。オフセット検出部８１４の検出結果に基づいて、例えば、ミキサ出力のDCオフセットがほぼ零になるように、第２のD/A変換器（８１５オフセット調整部２）が補正を行う。【０１２４】
図２０（ａ）は、図１７に示した送受信信号処理回路における補償量を切り替えたときの各信号を示すタイミングチャートであり、図２０（ｂ）は、図１７に示した送受信信号処理回路におけるLO信号に休止期間を設けたときの各信号を示すタイミングチャートである。
この時、図２０（ａ）に示すように、送信側と同様にDCオフセット量のホッピングに合わせて補償量を切り換えるが、DCオフセットが変化するタイミングと補償量が変化するタイミングに時間差があると、補正後のオフセット量にインパルス状のノイズが残る。この問題は受信ミキサのあとにLPFや積分回路を配置してこのノイズを除去して、高ゲインのVGA(Video Graphics Array1:高解像度)にノイズが加わらないようにして対処できる。【０１２５】
また、図２０（ｂ）に示すように、LO信号に休止期間を設けると補正後のオフセット量が増加すると共に、休止期間の間DCオフセットが出てしまう問題がある。これは、まず周波数がf1のLO信号が停止することによって、セルフミキシング等で生じていたDCオフセットが消滅するため、補正のためにかけていた補償量がオフセットとして現れてしまう。【０１２６】
次に補償量を周波数がf2のLO信号用に設定すると、まだ周波数がf2のLO信号は開始していないため、その補償量もオフセットとして現れてしまう。周波数がf2のLO信号が開始することによって、やっとセルフミキシングによるDCオフセットと補償量の釣り合いがとれ、受信ミキサの補正後の出力DCオフセットはほぼゼロとなる。【０１２７】
補正後に残るパルス状のオフセットは振幅を最小に、パルス幅も最小にすることで、後段のLPF(Low Pass Filter：ローパスフィルタ)や積分回路を通過後の振幅や時間を最小化できるため、受信時はLO周波数の休止を行わない処理を設けることが好ましい。【０１２８】
図１７のトランシーバは、制御部１０９と、ある期間は所定のLO周波数を選択し、別のある期間は全てのLO周波数を選択しないタイミングを生成し、受信時においてはその全てのLO周波数を選択しないタイミングの生成を停止させるタイミング生成部１０８と、複数のローカル周波数を切り換える複数のスイッチ１０５〜１０７等からなる切替部８０７と、送受信のアンテナ接続を切り換える切替部８０５と、少なくとも一つのアンテナ８０６を持つ。タイミング生成部１０８は制御部１０９の外に配置されていても良く、制御部１０９の中に配置されていても良い。【０１２９】
さらに図１７のトランシーバは、送信部としてOFDM等のベースバンド信号を生成する信号生成部１１１と、送信ミキサである周波数変換部１（１１０）と、送信ドライバーアンプである電力増幅部１（８０１）と、LOリークの振幅を検出する振幅検出部８０２と、補正DAC等からなるオフセット調整部１（１１２）とを持つ。【０１３０】
さらに図１７のトランシーバは、受信部としてOFDM等のベースバンド信号を受信処理する信号処理部８１１と、受信ミキサである周波数変換部２（８１２）と、アンテナ８０６からの受信号を増幅する電力増幅部２（８１３）と、受信DCオフセットを検出するオフセット検出部８１４と、補正DAC等からなるオフセット調整部２（８１５）とを持つ。【０１３１】
オフセット調整部２は、周波数変換部２や信号処理部に働きかけて周波数ホッピングに応じて変化するDCオフセットに合わせて補正量を発生する。補正量の検出にあたっては、オフセット検出部８１４が信号検出部のDCオフセットを検出する。【０１３２】
図１０（ａ）〜（ｃ）にタイミング生成部１０８の詳細な実施例を示す。図９（ａ）〜（ｃ）の場合と同様に、制御部１０９（図１７参照）からホッピング信号SW5〜SW7が入力される。この場合はｆ２周波数からｆ３周波数へのホッピングである。
同様に制御部１０９からトランシーバが送信時か受信時かを表すTX信号が入力される。
TX信号は送信時ハイ（図１０（ｃ）の破線）となり、LOリークの補正において説明したように、スイッチ１０６の制御信号SW6Aがロウ（非選択）になり、全てのLO信号が選択されない期間ｔｄを経た後、スイッチ１０７の制御信号SW7Aがハイ（選択）となる。一方TX信号は受信時ロウ（図１０（ｃ）の実線）となり、スイッチ１０６の制御信号SW6Aがロウ（非選択）になった後、全てのLO信号が選択されない期間ｔｄの生成を行わずに、スイッチ１０７の制御信号SW7Aがハイ（選択）となる。【０１３３】
これによって送信時においてはLOリークを最小化するとともに、受信時においてはDCオフセットを最小化することができ、送信スプリアス特性、受信S/N特性に優れた信号処理回路を実現することができる。送信スプリアスは、例えばMB-OFDM信号においては、EIRPとして約-41dBm/MHzにする必要があり、マージン等を考えると約-50dBm/MHz以下程度にする必要がある。受信S/Nの劣化に関しては、アンテナ端での受信信号が-80dBmから-85dBm程度であることを考えると、受信アンプ８１３や受信ミキサ８１３を経た後の信号レベルは-60dBm程度となり、mVレベルの極めて小さなレベルに抑える必要がある。【０１３４】
［効  果］
第１の効果は、高速周波数ホッピングを行う送信機において、ホッピングしていくどの周波数においてもLOリークの発生を抑えられることにある。これは送信ミキサとDACとの構成や接続を前述のように行うことで、ホッピングに合わせて補正用DACの補正値を高速に変化させることができるためである。【０１３５】
第２の効果は、LOリークの発生を抑えつつ、LOリーク以外の送信スプリアスの発生も抑えられることにある。これも送信ミキサとDACの構成・接続にノイズ除去効果があることと、タイミング生成手段がLO周波数の選択において全てのLO周波数が選ばれない期間を設けているためである。【０１３６】
第３の効果は、送信LOリークの発生を抑えつつ、受信時のセルフミキシングによるDCオフセットの増大も最小限にすることができることにある。これは受信時において全てのLO周波数が選ばれない期間の発生を停止させ、セルフミキシングの変化を最小限にできるためである。【０１３７】
第４の効果は、ホッピングする周波数において、選んでいる周波数以外の周波数の漏洩を抑えられることにある。これは前述したスイッチの構成によって、選択している周波数は増幅されるとともに選択していない周波数は漏洩を抑えられるためである。さらに高速にホッピング周波数を切り換えることも可能にしている。【０１３８】
この出願は、２００８年２月４日に出願された日本出願特願２００８−０２４３６０を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【０１３９】
本発明は、ウルトラワイドバンド（UWB）等の高帯域信号を処理する信号処理技術分野、例えば、送信回路、受信回路、送受信機、及び中継器等に利用することができる。
【図面の簡単な説明】
【０１４０】
【図１】（ａ）は、本発明に関連する送信機のブロック図の一例であり、（ｂ）は、本発明に関連する送信機のブロック図の他の一例であり、（ｃ）は、本発明に関連する受信機のブロック図の一例である。
【図２】（ａ）は、本発明に関連する送信機における伝搬時の周波数特性を示す図であり、（ｂ）は、本発明に関連する送信機におけるローカル周波数の特性を示す図である。
【図３】（ａ）は、本発明に関連する送信機のブロック図であり、（ｂ）は（ａ）に示した送信機のホッピング制御信号、LO信号、補償前送信ミキサ出力、LOリークをBB入力のオフセット量の換算量、補償量、及び補償後送信ミキサ出力のタイミングチャートである。
【図４】本発明に係る信号処理回路としての送信信号処理回路のブロック図の一例である。
【図５】図４に示した送信信号処理回路の他の実施例を示すブロック図である。
【図６】図４に示した送信ミキサ１１０及びD/A変換器１１２の詳細な回路である。
【図７】図６に示した送信ミキサ１１０及びD/A変換器１１２の他のｇｍ素子をMOSFETに置き換えた実施例である。
【図８】（ａ）は、寄生容量Cpと補正DAC電流出力とによって構成される積分回路であり、（ｂ）は、（ａ）に示した積分回路の周波数−振幅特性を示す図である。
【図９】（ａ）は、タイミング生成部１０８の具体的な回路図であり、（ｂ）は、（ａ）の入力信号のタイミングチャートであり、（ｃ）は、（ａ）の出力信号のタイミングチャートである。
【図１０】（ａ）は、タイミング生成部１０８の具体的な回路図であり、（ｂ）は、（ａ）の入力信号のタイミングチャートであり、（ｃ）は、（ａ）の出力信号のタイミングチャートである。
【図１１】図４に示したスイッチ１０５〜１０７の第１の実施例である。
【図１２】図４に示したスイッチ１０５〜１０７の第２の実施例である。
【図１３】図４に示したスイッチ１０５〜１０７の第３の実施例である。
【図１４】図４に示したスイッチ１０５〜１０７の第４の実施例である。
【図１５】本発明に係る信号処理回路の他の実施例の構成を示すブロック図である。
【図１６】図１５に示す実施例で使用するスイッチ１０５〜１０７、７０１の具体的な回路を示す実施例である。
【図１７】本発明に係る信号処理回路としての送受信信号処理回路のブロック図である。
【図１８】（ａ）は、図４に示した送信信号処理回路に用いられる送信ミキサ周辺の動作波形を示し、（ｂ）は、本発明に関連する送信信号処理回路に用いられる送信ミキサ周辺の動作波形を表した図である。
【図１９】（ａ）は、信号処理回路においてスパイクが発生した場合の各信号を示す図であり、（ｂ）は、信号処理回路においてスパイクが発生しなかった場合の各信号を示す図である。
【図２０】図１７に示した送受信信号処理回路における補償量を切り替えたときの各信号を示すタイミングチャートであり、（ｂ）は、図１７に示した送受信信号処理回路におけるLO信号に休止期間を設けたときの各信号を示すタイミングチャートである。
【図２１】（ａ）は、本発明に関連する信号処理回路におけるタイミングチャートであり、（ｂ）は本発明に係る信号処理回路におけるタイミングチャートである。
【図２２】あるLO周波数の選択の動作と全てのLO周波数の休止の動作とを表すフローチャートである。
【図２３】（ａ）は、図２２に示したフローチャートに補正量の切替処理のステップ１２０７を追加したものであり、（ｂ）は、図２２に示したフローチャートのステップ１２０４を、全ての信号線のＳＷをＯＦＦ、補正量を切替るステップに変更したものである。
【図２４】図２３に示したフローチャートの補正量を切り換える処理のステップ１２０７の前に所定時間T21だけウェイトする処理のステップ１２１５を挿入し、ステップ１２０７の後に所定時間T22だけウェイトするステップ１２２５の処理を挿入したものである。
【符号の説明】
【０１４１】
１０１〜１０３    発振器
１０４    マルチバンド発生器
１０５〜１０７、７０１    スイッチ素子
１０８、７１８    タイミング生成部
１０９    制御部
１１０    送信ミキサ（周波数変換部１）
１１１    信号生成部
１１２    第１のD/A変換器
３０１、３０２、６１１、６１４、６２２、６２１    トランスコンダクタンス素子(ｇｍ素子)
３０３、６０３、６１３、６１６    負荷インピーダンス
５０２、５０３    アンドゲートAND
６０２、６１２、６１５、６２４、６２５    スイッチ素子
８０１    電力増幅部１
８０２    振幅検出部
８０５    切替部
８０６    アンテナ
８１０    受信ミキサ
８１１    信号処理部
８１２    周波数変換部２
８１３    電力増幅部２
８１４    オフセット検出部
８１５    オフセット調整部２
【図１】
2009099052.tif 000003
【図２】
2009099052.tif 000004
【図３】
2009099052.tif 000005
【図４】
2009099052.tif 000006
【図５】
2009099052.tif 000007
【図６】
2009099052.tif 000008
【図７】
2009099052.tif 000009
【図８】
2009099052.tif 000010
【図９】
2009099052.tif 000011
【図１０】
2009099052.tif 000012
【図１１】
2009099052.tif 000013
【図１２】
2009099052.tif 000014
【図１３】
2009099052.tif 000015
【図１４】
2009099052.tif 000016
【図１５】
2009099052.tif 000017
【図１６】
2009099052.tif 000018
【図１７】
2009099052.tif 000019
【図１８】
2009099052.tif 000020
【図１９】
2009099052.tif 000021
【図２０】
2009099052.tif 000022
【図２１】
2009099052.tif 000023
【図２２】
2009099052.tif 000024
【図２３】
2009099052.tif 000025
【図２４】
2009099052.tif 000026
【国際調査報告】
2009099052.tif 000027
2009099052.tif 000028
2009099052.tif 000029
2009099052.tif 000030