(57)【要約】  多数のゲインモードを有する増幅器であって、入力に接続されかつ並列に配置される複数のカスコード入力トランジスタと、入力トランジスタに接続されかつ可変インピーダンスを有するデジェネレーション段と、１つ以上の入力トランジスタのスイッチを切ってデジェネレーション段のインピーダンスを変えることによって、増幅器の異なるモードを切り替えるためのスイッチング手段とを含む増幅器。
2009524318.tif 000002
【特許請求の範囲】
【請求項１】
多数のゲインモードを有する増幅器であって、
入力に接続されかつ並列に配置される複数のカスコード入力トランジスタと、
入力トランジスタに接続されかつ可変インピーダンスを有するデジェネレーション段と、
１つ以上の入力トランジスタのスイッチを切ってデジェネレーション段のインピーダンスを変えることによって、増幅器の異なるモードを切り替えるためのスイッチング手段とを含むことを特徴とする増幅器。
【請求項２】
デジェネレーション段は複数のデジェネレーション素子を含み、スイッチング手段は、１つ以上のデジェネレーション素子を迂回することによって、デジェネレーション段のインピーダンスを変えるように動作可能であることを特徴とする請求項１に記載の増幅器。
【請求項３】
複数のデジェネレーション素子は直列に配置されることを特徴とする請求項２に記載の増幅器。
【請求項４】
スイッチング手段は、デジェネレーション段のインピーダンスがスイッチを切る入力トランジスタの数に依存するように構成されることを特徴とする請求項１〜３のいずれか１項に記載の増幅器。
【請求項５】
増幅器は、その入力インピーダンスがスイッチを切る入力トランジスタの数およびデジェネレーション段のインピーダンスに依存するように構成され、
好適にはスイッチング手段は、デジェネレーション段のインピーダンスが、増幅器の入力インピーダンスが各ゲインモードにおいて実質的に同じとなるように、スイッチを切る入力トランジスタの数で変わるように構成されることを特徴とする請求項１〜３のいずれか１項に記載の増幅器。
【請求項６】
スイッチング手段はトランジスタを有することを特徴とする請求項１〜５のいずれか１項に記載の増幅器回路。
【請求項７】
前記デジェネレーション素子はインダクタンス素子であることを特徴とする請求項１〜６のいずれか１項に記載の増幅器回路。
【請求項８】
前記インダクタンス素子は、２つのインダクタ部分を備えるように、その長さに沿ってタップされるインダクタを有することを特徴とする請求項７に記載の増幅器回路。
【請求項９】
前記デジェネレーション素子は抵抗素子であることを特徴とする請求項１〜６のいずれか１項に記載の増幅器回路。
【請求項１０】
前記入力トランジスタは、ＭＯＳＦＥＴおよびバイポーラトランジスタから成る群から選択されることを特徴とする請求項１〜９のいずれか１項に記載の増幅器回路。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
発明の分野
本発明は、低雑音増幅器（ＬＮＡ）に関し、特に、大きなダイナミックレンジ動作に好適なＬＮＡ構造に関する。
【０００２】
発明の背景
ＬＮＡの入力端子を、ＬＮＡを駆動する信号源の抵抗に整合させる必要がしばしばある。必要な入力抵抗を発生させる一般的に用いられる方法は、誘導ソースデジェネレーション（inductive source degeneration）である。カスコード差動ＭＯＳ  ＬＮＡの入力段を図１に示す。図において、ＭＯＳＦＥＴ  Ｍ３およびＭ４は、ＭＯＳＦＥＴ  Ｍ１およびＭ２に対しそれぞれカスコードとして機能し、定バイアス電圧に接続されるゲートを有する。
【０００３】
ゲートで駆動される際の純粋なＭＯＳＦＥＴの入力インピーダンスは主として容量性である。そのため、ゲートで駆動されるＭＯＳＦＥＴを使用して実入力インピーダンスを発生させるため、ある種のフィードバックを用いる必要がある。ＭＯＳＦＥＴはそのゲートとソースとの間で位相のずれを示すために、図１における回路の入力のインピーダンスは実数成分を有する。その結果、Ｍ１のソースでのインダクタは、ゲートから見て、位相を９０°遅らせることに寄与する。図１の回路の小さい信号モデルを解析することによって、入力インピーダンスＭ１に対して次の結果が得られる。
【０００４】
【数１】
2009524318.tif 000003
【０００５】
ここで、Ｍ１のゲート−ドレイン容量（Ｃｇｄｌ）の影響は、簡略化のため、ここでは無視している。ＭＯＳＦＥＴはカスコード接続されているので、Ｃｇｄｌを無視しても上記結果はそれほど変わらない。
【０００６】
ソースデジェネレーションインダクタンスＬｓ１の影響（９０°の位相進み）は、実入力抵抗ｇｍ１Ｌｓ１／Ｃｇｄｌ（位相進みなし）として現れる。上記式に表現されるＬＮＡの入力抵抗は、純粋には抵抗性ではなく、リアクタンス要素を含む。このリアクタンス要素は、ＬＮＡの共振周波数で消滅する。
【０００７】
上記の議論および回路図において、用いた能動素子はＭＯＳＦＥＴである。ＬＮＡがバイポーラトランジスタを用いる際にも上記の議論がすべて適用されることを指摘すべきである。バイポーラ素子がそれ自体に実入力抵抗を既に有していたとしても（ＭＯＳＦＥＴの場合の容量性と対照的に）、誘導ジェネレーションを用いて素子の入力抵抗を補完するとともに、回路の線形性も向上させる必要があることがよくある。これによって回路は図１のものと同様になるが、すべてのＭＯＳＦＥＴをバイポーラトランジスタで置き換えている。
【０００８】
ＬＮＡは、信号の広いダイナミックレンジを所持する必要があることがよくある。入力信号が小さい場合には、ＬＮＡは、高ゲインで低雑音指数を有するべきであるが、線形性は重要ではない。入力信号が大きい場合には、ＬＮＡは、低ゲインで高線形性を有するべきであるが、雑音指数は重要ではない。これは、Ｍ１およびＭ２の相互コンダクタンス（上記式のｇｍ１）の設計において、矛盾する要求をしている。
【０００９】
良好なゲインおよび雑音指数を得るために、小さなゲート−ソースオーバードライブを用いてｇｍ１を最大化すべきである。これによって、回路の線形性が制限される。回路中の既存の誘導デジェネレーションを用いて線形性を幾分向上させる手助けをすることが可能である。しかし、非常に高い線形性と低いゲインとを得るためには、大きなゲート−ソースオーバードライブを用いてｇｍ１を最小化すべきである。このように、高いダイナミックレンジ動作についての雑音指数あるいは線形性に関してＬＮＡを最適化するために、ｇｍ１を変更できることが重要である。
【００１０】
Ｍ１のバイアス電流を変更することによってｇｍ１が変化すれば、回路の入力抵抗もただちに変化する。これは、Ｚｉｎ１についての上記式によって予測される。これによって、ＬＮＡの入力インピーダンス整合が破壊される。入力インピーダンス整合は非常に重要であり、特にＬＮＡがＳＡＷフィルタによって駆動される場合には重要である。
【００１１】
発明の要約
本発明の目的は、入力インピーダンス整合を大きなダイナミックレンジにわたって維持する新しいＬＮＡ構造を提供することである。大きなダイナミックレンジにわたるＬＮＡのゲイン、雑音指数および線形性を最適化することが望ましい。
【００１２】
ＬＮＡは、ゲインモードにわたる入力インピーダンス整合を維持する独自の方法で、いくつかの粗ＡＧＣ設定（ゲインモード）を行う。各ゲインモードを最適化して、あるゲイン、雑音指数および線形性を与えるとともに、入力インピーダンス整合を常に維持することが可能である。新しい構造によって、非常に高性能なＬＮＡが単一段で実現可能となり、省電力が達成される。
【００１３】
本発明は、多数のゲインモードを有する増幅器であって、入力に接続されかつ並列に配置される複数のカスコード入力トランジスタと、入力トランジスタに接続されかつ可変インピーダンスを有するデジェネレーション段と、１つ以上の入力トランジスタのスイッチを切ってデジネレーション段のインピーダンスを変えることによって、増幅器の異なるモードを切り替えるためのスイッチング手段とを含むことを特徴とする増幅器を提供する。
【００１４】
デジェネレーション段は複数のデジェネレーション素子を含み、スイッチング手段は、１つ以上のデジェネレーション素子を迂回することによって、デジェネレーション段のインピーダンスを変えるように動作可能であってもよい。複数のデジェネレーション素子は直列に配置されてもよい。
【００１５】
スイッチング手段は、デジェネレーション段のインピーダンスがスイッチを切る入力トランジスタの数に依存するように構成されてもよい。
【００１６】
増幅器は、その入力インピーダンスがスイッチを切る入力トランジスタの数およびデジェネレーション段のインピーダンスに依存するように構成されてもよく、好適には、スイッチング手段が、デジェネレーション段のインピーダンスが、増幅器の入力インピーダンスが各ゲインモードにおいて実質的に同じとなるように、スイッチを切る入力トランジスタの数で変わるように構成されてもよい。
【００１７】
スイッチング手段は、ＭＯＳＦＥＴまたはバイポーラトランジスタであるトランジスタを有してもよい。
【００１８】
前記デジェネレーション素子はインダクタンス素子であってもよい。前記インダクタンス素子は、２つのインダクタ部分を備えるように、その長さに沿ってタップされるインダクタを有してもよい。
【００１９】
前記デジェネレーション素子は抵抗素子である。
入力トランジスタは、ＭＯＳＦＥＴおよびバイポーラトランジスタから成る群から選択されてもよい。
【００２０】
一実施形態において、それぞれの入力信号を受信する第１の対のカスコード入力トランジスタと、前記入力トランジスタのそれぞれの１つに接続されかつそれに対応して前記第１のデジェネレーション素子に接続される第１のデジェネレーション素子と、第１の対のカスコード入力トランジスタと並列に配置される第２の対のカスコード入力トランジスタと、前記第１のデジェネレーション素子のそれぞれの１つと直列に配置される第２の対のそれぞれのデジェネレーション素子と、第２のデジェネレーション素子を迂回するためのスイッチとを含み、前記第２の入力トランジスタがオンになると、前記スイッチによって第２のデジェネレーション素子が迂回される増幅器回路が提供される。
【００２１】
前記入力トランジスタ用のカスコードは、トランジスタでもよい。入力トランジスタおよびそれらのカスコードはＭＯＳＦＥＴでもよく、ゲートで入力信号を受信する入力トランジスタは、そのドレインでカスコードトランジスタに、またそのソースでデジェネレーション素子に接続される。カスコードトランジスタは、そのドレインで隣接するカスコードトランジスタに接続されてもよい。
【００２２】
スイッチは、ドレインおよびソースでそれぞれの対のデジェネレーション素子間に接続され、かつ第２の対の入力トランジスタのカスコードのゲートに接続されるトランジスタであってもよい。
【００２３】
詳細な説明
信号増幅の前に信号を処理する装置が開示される。以下の説明において、本発明の実施形態を完全に理解する目的で、多数の具体的な詳細が提示される。しかし、当業者にとって、これらの具体的な詳細を用いて本発明を実施する必要がないことが明らかであろう。
【００２４】
図２に例示するＬＮＡは、２つのゲインモード、すなわち高ゲインモードと低ゲインモードとを有する。高ゲインモードは、低線形性の状態で、良好なゲインと雑音指数とを提供する。すなわち、小さな入力信号に対して有効である。低ゲインモードは、低ゲインおよび高雑音指数の状態で、良好な線形性を提供する。すなわち、大きな入力信号に対して有効である。ＬＮＡは、デジタル信号ＬＮＡ＿ｍｏｄｅによって、いずれかのゲインモードに切り替えられる。回路において、トランジスタＭ９は、単にスイッチとして機能する。ＭＯＳトランジスタとして示されているが、任意のスイッチング素子をＭ９に用いることができる。
【００２５】
ＬＮＡ＿ｍｏｄｅが適当な高電圧状態にあると、ＬＮＡは高ゲインモードに設定される。トランジスタＭ７およびＭ８は、オンに切り替えられて、Ｍ５およびＭ６に対してカスコードとして機能する。トランジスタＭ９は、オンに切り替えられて、インダクタＬＳ３およびＬＳ４を短絡させる。ＬＮＡへの入力信号は、Ｍ１＋Ｍ５とＭ２＋Ｍ６との並列組合せによって処理される。この配置は、良好に組み合わされた入力相互コンダクタンスを与え、それによって高ゲインおよび低雑音指数が得られる。高ゲインモードでは入力素子（トランジスタＭ１，Ｍ５およびＭ２，Ｍ６）は大きな結合幅を有するので、入力素子は低ゲート−ソースオーバードライブが必要であり、以下に説明される低ゲインモードと比べて線形性が低下する。高ゲインモードでの入力抵抗は、以下の式で与えられる。
【００２６】
【数２】
2009524318.tif 000004
【００２７】
ここで、ｇｍ１とおよびｍ５はＭ１およびＭ５の相互コンダクタンスであり、Ｃｇｓ１およびＣｇｓ５はＭ１およびＭ５のゲート−ソース容量であり、ＬＳ１はインダクタンスＬＳ１である。
【００２８】
ＬＮＡ＿ｍｏｄｅが０Ｖの場合には、ＬＮＡは低ゲインモードに設定される。トランジスタＭ７およびＭ８はオフに切り替わり、Ｍ５およびＭ６の導通が妨げられる。さらにＭ９がオフに切り替わり、インダクタＬＳ１およびＬＳ３が直列になるとともにＬＳ２およびＬＳ４が直列になる。入力信号はトランジスタＭ１およびＭ２によって処理され、それによって、ＬＳ１−ＬＳ３およびＬＳ２−ＬＳ４の直列組合せによってデジェネレーションが行われる。ここで、ＬＮＡは図１に示す従来技術と同様に見える。
【００２９】
低ゲインモードでは入力素子（Ｍ１およびＭ２）は低い幅を有するので（並列のＭ１およびＭ５ではなくＭ１のみ）、入力相互コンダクタンスが減少する。回路のバイアス電流が高ゲインモードと同じに維持されれば、入力素子のゲート−ソースオーバードライブも増加する（入力素子の幅が実質的に減少するため）。これによって、所望の通りに、低ゲインでかつ高雑音指数の状態で、高線形性が得られる。低ゲインモードでの入力抵抗は、以下の式で与えられる。
【００３０】
【数３】
2009524318.tif 000005
【００３１】
ここで、ｇｍ１はＭ１の相互コンダクタンスであり、ＬＳ１およびＬＳ３はＬＳ１とＬＳ３のインダクタンス値であり、Ｃｇｓ１とＣｇｓ５はＭ１およびＭ５のゲート−ソース容量である。
【００３２】
ｇｍ１、ｇｍ５、ＬＳ１およびＬＳ３に対して適当な値を選択することによって、低ゲインモードでのＬＮＡの入力抵抗および相互コンダクタンスは、高ゲインモードと同じように設計できる。
【００３３】
【数４】
2009524318.tif 000006
【００３４】
ＬＮＡのモードは、粗自動ゲイン制御（ＡＧＣ）として効果的に機能する。各モード内で、ＬＮＡのゲインは、別のＡＧＣによって、さらに連続して制御できる。
【００３５】
直列インダクタの対ＬＳ１−ＬＳ３およびＬＳ２−ＬＳ４は、２つの個別のインダクタとして実施する必要がない。面積を節約するために、らせん状に沿って中間でタップした単一のインダクタとして実施できる。これを図３に例示する。
【００３６】
右巻きのインダクタのらせんを、その長さに沿って節点２でタップする。これによって、節点１と節点２との間のインダクタ部分は、図２のＬＳ１と等価であるとともに、節点２と節点３との間のインダクタ部分は、図２のＬＳ３と等価である。ＬＳ１およびＬＳ３の直列組合せは、全体のらせんインダクタの節点１〜３から得ることができる。インダクタらせん等価回路図を図３の左側に示す。
【００３７】
図２に示すＬＮＡは誘導デジェネレーションを用いる。低周波数では、抵抗デジェネレーションは誘導デジェネレーションよりも好適である。新しいＬＮＡ構造のより一般的な場合を、以下の図４に示す。
【００３８】
図４において、図２のインダクタンスは抵抗器ＺＳ１〜ＺＳ４で置き換えられる。図４の実施形態において、デジェネレーションをインダクタまたは抵抗器のいずれかを用いて実現する。高周波数で、インダクタは入力抵抗を設定する手助けをする。低周波数で、抵抗器は、ゲインモードの切替えがＬＮＡのゲインの粗制御を提供しつつ、線形性を設定する手助けをする。
【００３９】
図２および図４に説明するＬＮＡは２つのゲインモードを有する。ＬＮＡは、この２つのゲインモードだけに限定されるものではない。高ダイナミックレンジ動作に対してさらに多くのゲインモードが必要な場合には、さらに多くのカスコード対を並列に追加することが可能である。並列に追加されるカスコード対については、ソースデジェネレーションでは、追加の直列インダクタが必要である。直列インダクタを迂回して、それぞれの並列トランジスタをオフさせるために、個別のスイッチングトランジスタとモード信号ＬＮＡ＿ｍｏｄｅも必要である。ソースデジェネレーションインダクタは、図３に示すタップされたインダクタ配置によって実施され、それによって、各追加のゲインモードについて、インダクタ中に追加のタップが必要である。
【図面の簡単な説明】
【００４０】
【図１】従来技術のカスコード差動ＭＯＳ  ＬＮＡの入力段を示す。
【図２】本発明によるカスコード差動ＭＯＳ  ＬＮＡの入力段を示す。
【図３】タップ付きのインダクタらせんを示す。
【図４】本発明による増幅器の一般的な場合である。
【図１】
2009524318.tif 000007
【図２】
2009524318.tif 000008
【図３】
2009524318.tif 000009
【図４】
2009524318.tif 000010
【国際調査報告】
2009524318.tif 000011
2009524318.tif 000012
2009524318.tif 000013