(57)【要約】  連続的堆積処理でＳｉ膜を成膜する方法が供される。当該方法は、処理チャンバ内に基板を供する工程、前記基板を塩素化されたシランガスに曝露することによって塩素化されたＳｉ膜を成膜する工程、及び前記塩素化されたＳｉ膜をドライエッチングすることによって前記Ｓｉ膜の塩素含有量を減少させる工程、を有する。Ｓｉ膜は基板上に、選択的又は非選択的に堆積されて良い。堆積は自己制限的であっても良いし、非自己制限的であっても良い。他の実施例は、連続的堆積処理でＳｉＧｅ膜を成膜する方法を供する。
2009505419.tif 000002
【特許請求の範囲】
【請求項１】
処理チャンバ内に基板を供する基板提供工程；
前記基板を塩素化されたシランガスに曝露することによって塩素化されたＳｉ膜を成膜する成膜工程；及び
前記塩素化されたＳｉ膜をドライエッチングすることによって前記Ｓｉ膜の塩素含有量を減少させるドライエッチング工程；
を有する、基板処理方法。
【請求項２】
前記成膜工程及び前記ドライエッチング工程を少なくとも１回繰り返す工程をさらに有する、請求項１に記載の方法。
【請求項３】
前記塩素化されたシランガスが、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、若しくはＳｉ２Ｃｌ６又はこれら２以上を混合したものを有する、請求項１に記載の方法。
【請求項４】
前記塩素化されたシランガスが、不活性ガス、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ又はこれら２以上を混合させたものをさらに有する、請求項１に記載の方法。
【請求項５】
前記ドライエッチング工程が、Ｆ２、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ、又はこれら２以上を混合させたものを含むエッチングガスに、前記塩素化されたＳｉ膜を曝露する工程をさらに有する、請求項１に記載の方法。
【請求項６】
前記成膜工程が自己制限的成膜処理を有する、請求項１に記載の方法。
【請求項７】
前記成膜工程が非自己制限的成膜処理を有する、請求項１に記載の方法。
【請求項８】
前記成膜工程と前記ドライエッチング工程との間に前記処理チャンバをパージするパージ工程をさらに有する、請求項１に記載の方法。
【請求項９】
前記Ｓｉ成膜工程前に前記基板から酸化膜を除去する除去工程をさらに有する方法であって、
前記除去工程が、Ｆ２、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ、又はこれら２以上を混合させたものを含むクリーニングガスに、前記基板を曝露する工程をさらに有する、
請求項１に記載の方法。
【請求項１０】
前記基板を塩素化されたゲルマンガスに曝露することによって塩素化されたＧｅ膜を成膜する成膜工程；及び
前記塩素化されたＧｅ膜をドライエッチングすることによって前記膜の塩素含有量を減少させるドライエッチング工程；
をさらに有する、請求項１に記載の方法。
【請求項１１】
前記成膜工程及び前記ドライエッチング工程を少なくとも１回繰り返す工程をさらに有する、請求項１０に記載の方法。
【請求項１２】
前記ドライエッチング工程が、Ｆ２、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ、又はこれら２以上を混合させたものを含むエッチングガスに、前記塩素化されたＧｅ膜を曝露する工程をさらに有する、請求項１０に記載の方法。
【請求項１３】
前記成膜工程が自己制限的成膜処理を有する、請求項１０に記載の方法。
【請求項１４】
前記成膜工程が非自己制限的成膜処理を有する、請求項１０に記載の方法。
【請求項１５】
前記塩素化されたゲルマンガスが、ゲルマンガスをさらに有する、請求項１０に記載の方法。
【請求項１６】
前記基板をゲルマンガスに曝露することによってＧｅ膜を成膜する工程をさらに有する、請求項１に記載の方法。
【請求項１７】
前記成膜工程及び前記ドライエッチング工程を少なくとも１回繰り返す工程をさらに有する、請求項１６に記載の方法。
【請求項１８】
前記基板が、シリコン含有材料、ガラス基板、ＬＣＤ基板、又は化合物半導体基板を有する、請求項１に記載の方法。
【請求項１９】
前記シリコン含有材料が、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯ、又はＧｅを含む、請求項１８に記載の方法。
【請求項２０】
前記シリコン膜が、多結晶Ｓｉ、アモルファスＳｉ、又はエピタキシャルＳｉを有する、請求項１に記載の方法。
【請求項２１】
前記基板が、前記成膜工程及び前記ドライエッチング工程中、約３００℃から約７００℃の温度に維持される、請求項１に記載の方法。
【請求項２２】
前記Ｓｉ膜が、前記基板の露出したＳｉ表面上に選択的に成膜される、請求項１に記載の方法。
【請求項２３】
前記Ｓｉ膜が、前記基板上で非選択的に成膜される、請求項１に記載の方法。
【請求項２４】
処理チャンバ内に基板を供する基板提供工程；
塩素化された膜を成膜する工程であって、成膜される前記膜の成分を含む塩素化されたシランガスに前記基板を曝露することによって成膜を行う成膜工程；及び
前記塩素化された膜をドライエッチングすることによって前記Ｓｉ膜の塩素含有量を減少させるドライエッチング工程；
を有する、基板処理方法であって、
前記成分は、Ｓｉ及びＧｅのうちの少なくとも１つを有する、
方法。
【請求項２５】
前記成膜工程が、前記基板を塩素化されたゲルマンガスに曝露することによって、前記塩素化された膜をＳｉ膜として成膜する工程を有する、請求項２４に記載の方法。
【請求項２６】
前記成膜工程が、前記基板を塩素化されたゲルマンガスに曝露することによって、前記塩素化された膜をＧｅ膜として成膜する工程を有する、請求項２４に記載の方法。
【請求項２７】
前記成膜工程前に前記基板から酸化膜を除去する工程をさらに有する、請求項２４に記載の方法。
【請求項２８】
前記成膜工程及び前記ドライエッチング工程を少なくとも１回繰り返す工程をさらに有する、請求項２４に記載の方法。
【請求項２９】
処理チャンバ内に基板を供する基板提供工程；
塩素化されたＳｉＧｅ膜を選択的に成膜する工程であって、シランガス及びゲルマンガスに前記基板を曝露することによって成膜を行う選択的成膜工程；及び
前記塩素化された膜をドライエッチングすることによって前記ＳｉＧｅ膜の塩素含有量を減少させるドライエッチング工程；
を有する、基板処理方法であって、
前記シランガス及びゲルマンガスのうちの少なくとも１つは、塩素化されている、
方法。
【請求項３０】
前記成膜工程及び前記ドライエッチング工程を少なくとも１回繰り返す工程をさらに有する、請求項２９に記載の方法。
【請求項３１】
前記成膜工程前に前記基板から酸化膜を除去する工程をさらに有する、請求項２９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体プロセスに関する。より具体的には本発明は、基板上へのＳｉ及びＳｉＧｅ膜の成膜に関する。
【背景技術】
【０００２】
シリコン含有膜は、半導体産業において広範な用途に用いられている。Ｓｉ含有膜は、たとえばエピタキシャルシリコン、多結晶シリコン（ｐｏｌｙ−Ｓｉ）、及びアモルファスシリコンのようなシリコン膜、エピタキシャルシリコンゲルマニウム（ＳｉＧｅ）、シリコンゲルマニウムカーバイド（ＳｉＧｅＣ）、シリコンカーバイド（ＳｉＣ）、シリコン窒化物（ＳｉＮ）、シリコン炭窒化物（ＳｉＣＮ）、並びにシリコン炭酸化物（ＳｉＣＯ）を含む。回路の構造が部品のサイズをさらに小さなサイズにまで縮小しているので、新たな材料を半導体素子に導入するため、並びに、ソース及びドレイン領域での浅い注入の熱収支を減少させるために、Ｓｉ含有膜の成長温度を低くすることが好ましいと考えられる。Ｓｉ含有膜の非選択的（全面）成長及び選択的成長が未来の素子に必要であることは明らかである。
【０００３】
エピタキシャル成長とは、バルク基板の結晶格子が、そのバルクとは異なるドーピング準位を有することのできる新たな膜の成長を介して、拡張するプロセスである。従って、上にエピタキシャルＳｉ（ＳｉＧｅ）膜を成長させる単結晶Ｓｉ（ＳｉＧｅ）基板又は膜表面が必要となる。たとえばエピタキシャルＳｉ又はエピタキシャルＳｉＧｅ膜を基板上に成長する前に、高品質のエピタキシャル膜を成長するための適切な開始成長表面（つまりシード層）を準備するため、基板表面から自然酸化膜を除去することが必要になると考えられる。しかもエピタキシャル成長では、ターゲットであるエピタキシャル膜と抵抗率パラメータとを一致させることは、適切に機能する素子の連続的成長にとって重要である。
【０００４】
シラン（ＳｉＨ４）は、Ｓｉ及び他のＳｉ含有膜を成長するのに一般的に用いられる。しかし集積回路の製造に適した成長速度を実現するには、約７００℃よりも高温の基板温度が必要となる。よってシランの使用は、熱収支の小さな処理では望ましくない。特許文献１は、成長速度を増大させ、かつ必要な成長温度を減少させる塩素化されたシランガスの使用を示唆している。
【特許文献１】米国特許出願第１０／６７３３７５号明細書
【特許文献２】米国特許出願第１１／０９４４６２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って本発明の一の目的は、シリコン含有膜の成長に関する上述又は他の問題のいずれかを解決することである。
【０００６】
本発明の他の目的は、熱収支を減少させることについての要求及び膜の特性を改善する必要性の結果生じる、Ｓｉ含有膜の成膜に関する問題を解決することである。
【課題を解決するための手段】
【０００７】
本発明の実施例によると、基板上にＳｉ膜を成膜する方法が供される。当該方法は、処理チャンバ内に基板を供する工程、前記基板を塩素化されたシランガスに曝露することによって塩素化されたＳｉ膜を成膜する工程、及び前記塩素化されたＳｉ膜をドライエッチングすることによって前記Ｓｉ膜の塩素含有量を減少させる工程、を有する。成長及びドライエッチング工程は、所望の厚さのＳｉ膜を成膜するように繰り返されて良い。
【０００８】
本発明の他の実施例によると、処理チャンバ内に基板を供する工程、及び前記基板を成長する膜の成分を含む塩素化されたガスに曝露することによって、塩素化された膜を成長する工程、を有する方法が供される。また塩素化された膜をドライエッチングすることでその膜の塩素含有量を減少させる工程も含まれる。ここで成分はＳｉ及びＧｅのうちの少なくとも１を有する。成長及びドライエッチング工程は、所望の厚さのＳｉＧｅ膜を成膜するように繰り返されて良い。
【０００９】
本発明のさらに他の実施例によると、処理チャンバ内に基板を供する工程、及び前記基板をシランガス及びゲルマンガスに曝露することによって塩素化されたＳｉＧｅ膜を成膜する工程を有する方法が供される。シランガス及びゲルマンガスのうちの少なくとも１が塩素化される。当該方法はまた、塩素化されたＳｉＧｅ膜をエッチングすることで、そのＳｉＧｅ膜の塩素含有量を減少させる工程をも有する。
【００１０】
成長及びドライエッチング工程は、所望の厚さのＳｉＧｅ膜を成膜するように繰り返されて良い。
【００１１】
本発明の実施例によると、Ｓｉ含有膜はＳｉ及びＳｉＧｅ膜を有して良い。Ｓｉ含有膜は選択的又は非選択的に成長して良い。成長は、自己制限的であっても良いし、又は非自己制限的であっても良い。
【発明を実施するための最良の形態】
【００１２】
上の「背景技術」で述べたように、Ｓｉ含有膜の選択成長にＳｉＨ４を用いるには、製造に使用できるような成長速度を実現するのに基板温度を高くする必要がある。またそのような高い基板温度は、現在又は未来の素子の熱収支にとっては望ましくないか、又は認められない。すでに論じたように、特許文献１は、Ｓｉ２Ｃｌ６（ＨＣＤ）ガスを用いて、ＳｉＨ４を用いるときに必要とされる基板温度よりも低い基板温度でＳｉ含有膜を成長することについて記載している。所与の基板温度では、Ｓｉ２Ｃｌ６を用いたときのＳｉ成長速度は、ＳｉＨ４を用いたときのＳｉ成長速度よりも速いので、たとえばＳｉＯ２又はＳｉＮ誘電材料のような他の材料上に成長させないようにしながら、Ｓｉ表面上へのＳｉ膜の成長の選択性を増加させることが可能となる。成長速度の増大及びＳｉ２Ｃｌ６の滞在時間が長くなることで、基板上の他の材料への成長が開始される前に、Ｓｉ表面上により厚いエピタキシャル膜を成長することが可能となる。
【００１３】
しかし本願発明者らは、塩素化されたシランガスを用いてＳｉ含有膜を成長することで、Ｓｉ膜及び／又は成長プロセスに影響を及ぼす汚染の問題を引き起こす恐れがあると判断した。具体的には、塩素化されたシランを用いることで、たとえば成長した膜の抵抗率のような膜の特性を変化させてしまう塩素汚染が引き起こされる。しかも成長温度が、熱収支を満たすように減少するので、塩素汚染はより深刻になる。特に低温では、塩素は成長した膜の表面領域のほとんどすべてを占めることで、新たなＳｉが連続的に成長できなくなってしまう恐れがある。つまり低温で塩素化されたシランガスを用いることで、成長プロセスは自己制限的になる恐れがある。たとえば基板温度が低い結果として、その基板上での塩素化されたシランガスの成長は不完全なものになってしまう恐れがある。基板温度が低いことでさらに、その基板からの塩素の脱離が妨げられる恐れがある。そのように脱離が妨げられることで、塩素化されたＳｉ膜の成長は自己制限的になる恐れがある。基板温度が高くなると、塩素化されたシランガスは基板上で完全に分解する。また基板温度が高くなることで基板からの塩素の離脱が促進される結果、Ｓｉ膜の成長は非自己制限的となる。
【００１４】
本願発明者らは、これらの塩素汚染問題のため、純粋なＳｉ膜の成長及び低温成長に塩素化されたシランガスを用いることができないことを理解した。係る塩素汚染は、ゲルマン膜でも同様の問題を引き起こす恐れがある。これらの認識に基づいて、本願発明者らは、Ｓｉ又はＧｅ膜の塩素含有量は、ドライエッチング処理によって減少させることが可能であることを発見した。ドライエッチング処理は、純粋Ｓｉ又はゲルマンの成長、及び低温でのＳｉ又はゲルマンの成長について塩素化されたシラン又はゲルマンを使用することについての自由度を大きくすることができる。ドライエッチング処理は、塩素化された膜から塩素を離脱させることで、その膜の塩素含有量を減少させる。
【００１５】
以降の説明では、本発明の完全な理解を助けるため、及び限定ではなく説明するため、たとえばバッチ処理システムの具体的構造及び様々な部品の記載のような特定の詳細について説明する。しかし本発明は、これら特定の詳細から逸脱した他の実施例でも実施可能であることに留意して欲しい。具体的には本発明の実施例は、連続的成長処理において、基板上の様々な材料の上にＳｉ含有膜を選択的及び非選択的に成膜する方法を供する。Ｓｉ含有膜は、塩素化されたシランガスから成長するエピタキシャルＳｉ膜、及び塩素化されたゲルマンガス又はゲルマンガスから成長するエピタキシャルＧｅ膜を含む。Ｓｉ含有膜の成長は自己制限的であって良いし、又は非自己制限的であっても良い。自己制限的成長では、膜の成長が飽和して、自動的に止まる。非自己制限的成長では、膜の成長は飽和せず、オペレータによって処理が中止されるまで、成長は続く。
【００１６】
ここで図を参照する。図１は、本発明の実施例に従ったバッチ処理システムの単純化されたブロック図を示している。バッチ処理システム１は、処理チャンバ１０及び処理管２５を有する。処理管２５は、排気パイプ８０と接続する上側端部２３及び円筒形マニホールド２の蓋２７と密閉して接続する下側端部２４を有する。排気パイプ８０は、処理管２５から真空排気システム８８へガスを放出することで、処理システム１を所定の大気圧又は大気圧未満の圧力に維持する。複数の基板（ウエハ）４０を段重ねで（垂直方向に間隔が設けられた各水平面内に）保持する基板ホルダ３５が、処理管２５内に設けられている。基板ホルダ３５は回転台２６上に存在する。回転台２６は、蓋２７を貫通する回転シャフト２１上に設けられ、モーター２８によって駆動する。回転台２６は処理中に回転することで、全体の膜の均一性を改善させて良い。あるいはその代わりに回転台は、処理中に静止していても良い。処理管２５に対して基板ホルダを搬入出するための昇降機２２上に、蓋２７は設けられている。蓋２７は、最上の位置にあるときに、マニホールド２の開口端部を閉じるように備えられている。
【００１７】
ガス供給システム９７は、ガスを処理チャンバへ導入するように備えられている。複数のガス供給ラインがマニホールド２の周囲に備えられることで、ガス供給ラインを介して複数種類のガスが処理管２５へ供給されて良い。図１では、複数のガス供給ラインのうち１のガス供給ライン４５のみが図示されている。図示されたガス供給ライン４５はガス源９４と接続する。一般的には、ガス源９４は、基板４０を処理する処理ガスを供給して良い。処理ガスには、基板４０上に成膜するためのガス（たとえばシリコン含有膜を成膜するためのシリコン含有ガス）、基板４０をドライエッチングするためのガスが含まれる。
【００１８】
それに加えて、あるいはその代わりに、１種類以上のガスが、（リモート）プラズマ源９５から供給されて良い。（リモート）プラズマ源９５は、ガス供給ライン４５によって、第２ガス源９６及び処理チャンバ１０と動作可能なように結合する。プラズマ励起されたガスは、ガス供給ライン４５によって処理管２５へ導入される。プラズマ源９５はたとえば、マイクロ波プラズマ源、高周波（ＲＦ）プラズマ源、又は光照射によって起動するプラズマ源であって良い。マイクロ波プラズマ源の場合では、マイクロ波出力は、約５００ワット（Ｗ）から約５０００Ｗであって良い。マイクロ波プラズマはたとえば、２．４５ＧＨｚから８．３ＧＨｚであって良い。一例では、リモートプラズマ源は、ＭＫＳインスツルメンツによって製造されているＡＸ７６１０型のダウンストリームプラズマ源（Ｄｏｗｎｓｔｒｅａｍ  Ｐｌａｓｍａ  Ｓｏｕｒｃｅ  ＴｙｐｅＡＸ７６１０）であって良い。
【００１９】
円筒形遮熱材３０は、反応管２５を覆うように設けられている。遮熱材３０は、鏡面仕上げの内側表面を有する。鏡面仕上げの内側表面は、主ヒーター２０、下部ヒーター６５、上部ヒーター１５及び排気パイプヒーター７０によって放出される放射熱の分散を抑制する。ヘリカル冷却水路（図示されていない）が、冷却媒体路として処理チャンバ１０の壁内に形成される。ヒーター２０、ヒーター６５、及びヒーター１５はたとえば、基板温度を約２０℃から約９００℃に維持して良い。
【００２０】
真空排気システム８８は、真空ポンプ８６、トラップ８４及び自動圧力制御装置（ＡＰＣ）８２を有する。真空ポンプ８６はたとえば、最大２００００リットル／秒（以上）の排気速度での排気が可能なドライ真空ポンプを有して良い。処理中では、ガス注入システム９７のガス供給ライン４５を介してガスが処理チャンバ１０へ導入され、かつ処理圧力はＡＰＣ８２によって調節されて良い。トラップ８４は、処理チャンバ１０から未反応先駆体材料及び副生成物を回収して良い。
【００２１】
処理監視システム９２は、リルタイムで処理を監視する能力を有するセンサ７５を有する。また処理監視システム９２は、たとえば質量分析計（ＭＳ）、ＦＴＩＲ分光計又はパーティクルカウンタを有して良い。制御装置９０は、マイクロプロセッサ、メモリ及びデジタルＩ／Ｏポートを有する。デジタルＩ／Ｏポートは、処理システム１からの出力を監視するのみならず、処理システム１の入力とやり取りし、かつ操作を行うのに十分な制御電圧を発生させる能力を有する。制御装置９０は、ガス注入システム９７、モーター２８、処理監視システム９２、ヒーター２０、ヒーター１５、ヒーター６５、ヒーター７０、及び真空排気システム８８と結合し、かつこれらと情報をやり取りする。制御装置９０は、デルコーポレーションから販売されているＤＥＬＬ  ＰＲＥＣＩＳＩＯＮ  ＷＯＲＫＳＴＡＴＩＯＮ６１０（商標）で実装されて良い。制御装置９０はまた、汎用コンピュータ、プロセッサ、デジタル信号プロセッサ等で実装されても良い。その制御装置は、基板処理装置に、コンピュータによる読み取りが可能な媒体から制御装置に格納されている１以上の命令に係る１以上のシーケンスを実行する制御装置９０に応答して、本発明に係る処理工程の一部又は全部を実行させる。コンピュータによる読み取りが可能な媒体又はメモリは、本発明の教示に従ってプログラミングされた命令を保持し、かつ本明細書に記載されたデータ構造、テーブル、レコード又は他のデータを有する。コンピュータによる読み取りが可能な媒体の例には、コンパクトディスク（たとえばＣＤ−ＲＯＭ）若しくは他の光学式媒体、ハードディスク、フロッピーディスク、テープ、磁気光学ディスク、ＰＲＯＭｓ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ若しくは他の磁気媒体、パンチカード、紙テープ若しくは穴のパターンを有する他の物理媒体、又は搬送波（後述）若しくはコンピュータによる読み取りが可能な他の媒体がある。
【００２２】
制御装置９０は、処理システム１に対して局所的に設置されても良いし、又はインターネット又はイントラネットを介して処理システム１に対して離れた場所に設置されても良い。よって制御装置９０は、直接接続、イントラネット、インターネット及びワイヤレス接続のうちの少なくとも１を用いることによって処理システム１とのデータのやり取りをして良い。制御装置９０は、たとえば顧客側（つまりデバイスメーカー等）のイントラネットと結合して良いし、又はたとえば売り手側（つまり装置製造者等）のイントラネットと結合しても良い。さらに別なコンピュータ（つまり制御装置、サーバー等）が、たとえば制御装置とアクセスすることで、直接接続、イントラネット及びインターネットのうちの少なくとも１を介してデータのやり取りをして良い。
【００２３】
本発明を実施するのに特定ハードウエアについての多くの変化型を用いることが可能であり、かつこれらの変化型は当業者にはすぐに思いつくので、図１に図示されているバッチ処理システム１は、例示目的でのみ図示されている。図１の処理システム１はたとえば、２００ｍｍ基板、３００ｍｍ基板、又はそれ以上の大きさの基板というような如何なる大きさの基板をも処理して良い。さらに処理システム１は、最大で約２００以上の基板を同時に処理して良い。あるいはその代わりに、処理システムは、最大で約２５の基板を同時に処理しても良い。たとえばシリコンウエハのような半導体基板に加えて、基板は、たとえばＬＣＤ基板、ガラス基板、又は化合物半導体基板を有しても良い。
【００２４】
ここで図２及び図４を参照する。図２は、本発明の実施例による連続的成膜処理による基板上へのＳｉ膜の成膜方法のフローダイヤグラムである。図４Ａ−４Ｅは、本発明の実施例による基板上へのＳｉ膜の成膜方法を概略的に図示している。図２では、処理２００は２０２で開始される。工程２０４では、基板４１０が処理チャンバ内に供される。処理チャンバはたとえば、図１に図示されたバッチ処理システム１の処理チャンバ１０であって良い。あるいはその代わりに、処理システムは単一ウエハ処理システムであっても良い。基板はたとえばＳｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、ＳｉＮ、ＳｉＣＮ、ＳｉＣＯを含んで良い。基板は、ガラス基板、ＬＣＤ基板、又は化合物半導体基板であって良い。また基板は、多数の能動素子及び／又は分離領域を有して良い。さらに基板は、パターニングされた基板であって良く、ビア若しくは溝又はこれらを組み合わせたものを有しても良い。
【００２５】
図４Ａに図示されている基板４１０は、上に形成される酸化膜４２０を含む。酸化膜４２０は、工程２６０において基板４１０から除去される。酸化膜４２０及び他の表面の汚染物が除去されることで、たとえばＳｉ又はＳｉＧｅ膜のようなエピタキシャルＳｉ含有膜を基板表面上に連続的に成膜することが可能となる。ここでバルク基板の結晶格子は、新たな膜の成長を介して拡張される。酸化膜４２０は、たとえ室温であっても大気に曝露されるときに、Ｓｉ基板上に容易に形成される自然酸化膜であって良い。適切な膜の種付け（ｓｅｅｄｉｎｇ）及びエピタキシャル膜成長の阻害に加えて、酸化膜４２０の存在もまた、各異なる基板材料上での成膜の選択性を減少させる恐れがある。あるいはその代わりに、基板４１０が、処理チャンバ内に供されたときに清浄である場合、又はエピタキシャル膜の成膜が必要でない場合には、工程２０６は省略されて良い。基板から酸化膜を除去する典型的な方法及びシステムは、特許文献２に記載されている。
【００２６】
工程２０８では、基板４１０を塩素化されたシランガスに曝露することによって、塩素化されたＳｉ膜４３０が基板４１０上に成膜される。一例では、図４Ｃの塩素化されたＳｉ膜４３０は、基板４１０と結合する塩素終端されたＳｉ原子の単一層であって良い。他の例では、塩素化されたＳｉ膜４３０は、複数の原子層であって良く、かつ塩素終端されたＳｉ層を含んで良い。それに加えて、あるいはその代わりに、膜４３０内には塩素が分布していることが考えられる。複数の種類の塩素の分布が考えられるので、本発明の実施例はこれらの例に限定されない。塩素化されたシランガスは、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、若しくはＳｉ２Ｃｌ６又はこれら２以上を混合したものを有して良い。塩素化されたシランガスは、不活性ガス、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ又はこれら２以上を混合させたものをさらに含んで良い。不活性ガスは、Ｎ２又は希ガス（たとえばＡｒ）を有して良い。
【００２７】
上述したように、本発明のドライエッチング工程は、Ｓｉ膜の塩素含有量を減少させることができる。よって成膜中の基板温度は、全体の熱収支、所望の成膜速度、又は成膜される膜の結晶構造（たとえば単結晶、多結晶、又はアモルファス）を考慮して選ばれて良い。基板温度は約３００℃から約７００℃であって良い。本発明の一実施例によると、基板温度は、約４００℃から約６００℃の間、又は約５５０℃から約６５０℃の間であって良い。
【００２８】
また上述したように、塩素化されたＳｉ膜４３０の成膜は、処理が自己制限的となるような条件下で実行されて良い。一例では、塩素終端されたＳｉの約１原子層が成膜工程２０８で成膜され、塩素終端されたＳｉの自己制限的特性により、成膜は自動的に止まる。この自己制限的特性による、膜厚を厳密に制御することができる。これは有利となりうる。あるいはその代わりに、塩素化されたＳｉ膜４３０の成膜は、非自己制限（連続）的であっても良い。非自己制限的成膜の場合、成膜工程では、オペレータによって曝露が中止されるまで、多数の原子層のＳｉが成膜される。非自己制限的成膜は一般的に、化学気相成長（ＣＶＤ）法と呼ばれる。一例では、基板温度は、自己制限的又は非自己制限的条件を実現するのに利用されて良い。
【００２９】
工程２１０では、ドライエッチング処理が実行されることで、塩素化されたＳｉ膜４３０の塩素含有量が減少する。ドライエッチング処理は、塩素化されたＳｉ膜４３０から塩素を脱離させることで、Ｓｉ膜４３０の塩素含有量を有効に減少させる。ドライエッチング処理は、Ｆ２、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ、又はこれら２以上を混合させたものを有するエッチングガスに曝露することによって実行されて良い。エッチングガスは、たとえばＮ２又は希ガス（たとえばＡｒ）のような不活性ガスをさらに含んで良い。不活性ガスは、エッチングガス中のＣｌ、Ｈエッチャントの濃度を制御するのに用いられて良い。ドライエッチング処理は、所望量の塩素が除去され、かつＳｉ膜４３２が成膜される（図４Ｄ参照）期間行われる。塩素の脱離に加えて、ドライエッチング処理はまた、塩素化されたＳｉ膜４３０からＳｉをも除去すると考えられる。
【００３０】
図２に図示されていないとはいえ、パージ工程が、処理２００の２以上の工程間で実行されて良い。たとえば処理チャンバは、酸化膜除去工程２０６後、処理チャンバから塩素化されたシラン及び反応副生成物が除去される工程２０８後、並びに処理チャンバからエッチングガス及びエッチング副生成物を除去する工程２１０後にパージされて良い。パージガスはたとえば、Ｈ２及び／又はＮ２若しくは希ガスのような不活性ガスを含んで良い。一例では、Ｈ２は、工程２０８及び／又は工程２１０で用いられて良い。またＨ２は、工程２０８と工程２１０との間でのパージガスとして用いられても良い。さらに１以上のパージ工程は、排気工程によって置換又は補完されて良い。ここではパージガスは流れない。工程２１０において所望のＳｉ膜が成膜されなかった場合、処理フロー工程２１４に示されているように、成膜工程２０８及びドライエッチング工程を少なくとも１回繰り返すか否かの判断が工程２１２でなされる。あるいは所望のＳｉ膜が成膜された場合には、工程２１６において処理が終了する。よって工程２０８及び工程２１０は、所望の厚さのＳｉ膜を成膜するために、少なくとも１回繰り返されて良い。図４Ｅは、複数の成膜工程及びドライエッチング工程の後の厚いＳｉ膜４３４を概略的に図示している。Ｓｉ膜４３４の厚さはたとえば、約１０ｎｍから約２０ｎｍであって良い。しかしこのことは、本発明の実施例にとって必要なことではない。
【００３１】
一例では、各成膜工程２０８及びドライエッチング工程２１０の期間は、約１分のオーダーであって良い。各パージ工程の長さは、約３０秒のオーダーであって良い。しかし用いられる期間は、基板温度、処理チャンバ圧力、及びガス組成に依存して変化することが予想される。
【００３２】
Ｓｉ膜４３２及び４３４は、ドーパントガスを塩素化されたシランガス、ドライエッチングガス、又はパージガスに加えることによってドーピングされて良い。ドーパントガスはたとえば、ＰＨ３、ＡｓＨ３、Ｂ２Ｈ６、又はＰＣｌ３、を含んで良い。ＰＨ３、ＡｓＨ３、Ｂ２Ｈ６、又はＰＣｌ３はそれぞれ、Ｐ、Ａｓ、又はＢをＳｉ膜４３２及び４３４にドープする。一例では、ドーパントガスは、パージガスとしてのＨ２に置換されて良い。ドーパントガスの曝露時間が十分長くなる結果、隆起したソース／ドレイン用途に用いることのできる高ドープＳｉ膜となることが考えられる。一般的には、飽和濃度未満のドーピング濃度は、ドーパントガスへの曝露時間を制御することによって実現可能である。
【００３３】
本発明の実施例によると、Ｓｉ膜４３２及び４３４は、基板４１０の露出したＳｉ表面上に選択的に成膜されて良い。Ｓｉ膜４３２及び４３４はたとえば、エピタキシャルＳｉ、ｐｏｌｙ−Ｓｉ、又はアモルファスＳｉであって良い。一例では、所与の基板温度では、Ｓｉ２Ｃｌ６を用いたときのＳｉ成長速度は、ＳｉＨ４を用いたときのＳｉ成長速度よりも速いので、たとえばＳｉＯ２又はＳｉＮ誘電材料のような他の材料上に成長させないようにしながら、Ｓｉ表面上へのＳｉ膜の成長の選択性を増加させることが可能となる。成長速度の増大及びＳｉ２Ｃｌ６の滞在時間が長くなることで、基板上の他の材料への成長が開始される前に、Ｓｉ表面上により厚いエピタキシャル膜を成長することが可能となる。あるいはその代わりに、Ｓｉ膜４３２及び４３４は、様々な基板材料上で非選択的に成膜されても良い。
【実施例１】
【００３４】
ここで図３Ａ、図４、及び図５を参照する。図３Ａは、本発明の実施例による連続的成膜処理を用いて基板上にＳｉＧｅ膜を成膜する方法のフローダイヤグラムである。図４Ａ−４Ｃ及び図５Ａ−５Ｄは、本発明の実施例による基板上にＳｉＧｅ膜を成膜する方法を概略的に図示している。
【００３５】
処理３００は、工程３０２において、図２に示されているＳｉ膜の成膜処理２００の工程を有する。それに加えて、処理３００は、工程３０４において、基板を塩素化されたゲルマンガスに曝露することによって、Ｓｉ膜４３２上に塩素化されたＧｅ膜５１０を成膜する工程を有する。図４Ｃに記載された塩素化されたＳｉ膜４３０のように、図５Ｂの塩素化されたＧｅ膜５１０は、Ｓｉ層４３２と結合する塩素終端されたＧｅ原子の単一層であって良い。他の例では、塩素化されたＧｅ膜５１０は、複数の原子層であって良く、かつ塩素終端されたＧｅ層を含んで良い。それに加えて、あるいはその代わりに、数原子層厚さの膜５１０内には塩素が分布していることが考えられる。複数の種類の塩素の分布が考えられるので、本発明の実施例はこれらの例に限定されない。
【００３６】
塩素化されたゲルマンガスは、ＧｅＣｌ４、ＧｅＨＣｌ３、ＧｅＨ２Ｃｌ２、ＧｅＨ３Ｃｌ、若しくはＧｅ２Ｃｌ６又はこれら２以上を混合したものを有して良い。塩素化されたゲルマンガスは、不活性ガス、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ又はこれら２以上を混合させたものをさらに含んで良い。不活性ガスは、Ｎ２又は希ガス（たとえばＡｒ）を有して良い。上述の塩素化されたＳｉ膜４３０の成膜のように、塩素化されたＧｅ膜５１０を成膜するための基板温度は、全体の熱収支、所望の成膜速度、又は成膜される膜の結晶構造（たとえば単結晶、多結晶、又はアモルファス）を考慮して選ばれて良い。基板温度は約３００℃から約７００℃であって良い。本発明の一実施例によると、基板温度は、約４００℃から約６００℃の間、又は約５５０℃から約６５０℃の間であって良い。
【００３７】
塩素化されたＧｅ膜５１０の成膜は、処理が自己制限的となるような条件下で実行されて良い。一例では、塩素終端されたＧｅの約１原子層が成膜工程３０４で成膜され、塩素終端されたＧｅ層の自己制限的特性により、成膜は自動的に止まる。あるいはその代わりに、Ｇｅの成膜は、非自己制限（連続）的であっても良い。非自己制限的成膜の場合、成膜工程では、オペレータによって曝露が中止されるまで、多数の原子層のＧｅが成膜される。一例では、基板温度は、自己制限的又は非自己制限的条件を実現するのに利用されて良い。
【００３８】
工程３０６では、ドライエッチング処理が実行されることで、塩素化されたＧｅ膜５１０の塩素含有量が減少する。ドライエッチング処理は、塩素化されたＧｅ膜５１０から塩素を脱離させることで、Ｇｅ膜５１０の塩素含有量を有効に減少させる。ドライエッチング処理は、Ｆ２、Ｃｌ２、Ｈ２、ＨＣｌ、若しくはＨ、又はこれら２以上を混合させたものを有するエッチングガスに曝露することによって実行されて良い。エッチングガスは、たとえばＮ２又は希ガス（たとえばＡｒ）のような不活性ガスをさらに含んで良い。不活性ガスは、エッチングガス中のＣｌ、Ｈエッチャントの濃度を制御するのに用いられて良い。ドライエッチング処理は、所望量の塩素が除去され、かつＧｅ膜５１２が成膜される（図５Ｃ参照）期間行われる。ＳｉＧｅ膜５２０がＳｉ膜４３２及びＧｅ膜５１２として図示されているとはいえ、当業者には、２層の膜の間には明確な境界が存在しないことは明らかである。
【００３９】
図３Ａに図示されていないとはいえ、パージ工程が、処理３００の２つ以上の工程間で実行されて良い。たとえば処理チャンバは、処理チャンバから塩素化されたゲルマンガス及び反応副生成物が除去される工程３０４後、並びに処理チャンバからドライエッチングガス及びエッチング副生成物を除去する工程３０６後にパージされて良い。パージガスはたとえば、Ｈ２及び／又はＮ２若しくは希ガスのような不活性ガスを含んで良い。一例では、Ｈ２は、工程３０４及び／又は工程３０６で用いられて良い。またＨ２は、工程３０４と工程３０６との間でのパージガスとして用いられても良い。さらに１つ以上のパージ工程は、排気工程によって置換又は補完されて良い。ここではパージガスは流れない。
【００４０】
工程３０６において所望のＧｅ膜が成膜されなかった場合、処理フロー工程３１０に示されているように成膜工程３０４及びドライエッチング工程３０６を少なくとも１回繰り返すか否かの判断が工程３０８でなされる。所望のＧｅ膜が成膜された場合には、処理フロー工程３１４に示されているように成膜工程３０４及びドライエッチング工程３０６を少なくとも１回繰り返すか、又は工程３１６で処理を終了するかの判断が工程３１２でなされる。よって処理３００の成膜／ドライエッチング工程は、所望の厚さのＳｉＧｅ膜を成膜するために、繰り返されて良い。図５Ｄは、複数の成膜工程及びドライエッチング工程の後の厚いＳｉＧｅ膜５３０を概略的に図示している。典型的なＳｉＧｅ膜５３０は、Ｓｉ層４３２、５２２、５２６、及びＧｅ層５１２、５２４、５２８を含む。ＳｉＧｅ膜５３０の厚さはたとえば、約１ｎｍから約１００ｎｍであって良い。他の例では、厚さは約１０ｎｍから約７０ｎｍであって良い。しかしこのことは、本発明の実施例にとって必要なことではない。ＳｉＧｅ膜５２０について上述したように、２層の膜の間には明確な境界が存在しない。
【００４１】
一例では、各曝露工程３０４及びドライエッチング工程３０６の期間は、約１分のオーダーであって良い。各パージ工程の長さは、約３０秒のオーダーであって良い。しかし用いられる期間は、基板温度、処理チャンバ圧力、及びガス組成に依存して変化することが予想される。
【００４２】
図５に図示されたＳｉＧｅ膜は、ドーパントガスを塩素化されたゲルマンガス、エッチングガス、又はパージガスに加えることによってドーピングされて良い。ドーパントガスはたとえば、ＰＨ３、ＡｓＨ３、Ｂ２Ｈ６、又はＰＣｌ３、を含んで良い。ＰＨ３、ＡｓＨ３、Ｂ２Ｈ６、又はＰＣｌ３はそれぞれ、Ｐ、Ａｓ、又はＢをＳｉ膜４３２及び４３４にドープする。一例では、ドーパントガスは、パージガスとしてのＨ２に置換されて良い。ドーパントガスの曝露時間が十分長くなる結果、隆起したソース／ドレイン用途に用いることのできる高ドープＳｉ膜となることが考えられる。一般的には、飽和濃度未満のドーピング濃度は、ドーパントガスへの曝露時間を制御することによって実現可能である。
【００４３】
本発明の実施例によると、ＳｉＧｅ膜５２０及び５３０は、基板４１０の露出したＳｉ表面上に選択的に成膜されて良い。ＳｉＧｅ膜５２０及び５３０はたとえば、エピタキシャルＳｉＧｅ、ｐｏｌｙ−ＳｉＧｅ、又はアモルファスＳｉＧｅであって良い。あるいはその代わりに、ＳｉＧｅ膜５２０及び５３０は、様々な基板材料上で非選択的に成膜されても良い。
【００４４】
図３Ａの処理３００は、Ｓｉ膜を成膜し、その後そのＳｉ膜上にＧｅ膜を成膜することでＳｉＧｅ膜を成膜する方法を示している。当業者にとっては明らかであるように、成膜工程の順序は、最初にＧｅ膜を成膜し、その後そのＧｅ膜上にＳｉ膜を成膜するように反転させることでＳｉＧｅ膜を成膜しても良い。
【００４５】
本発明の実施例によると、ゲルマンガス（ＧｅＨ４）は、工程３０４において、塩素化されたゲルマンガスに加えられて良い。他の実施例によると、ＧｅＨ４は工程３０４において塩素化されたゲルマンガスを置換することによって、Ｇｅ層を成膜し、かつドライエッチング工程を省略する。しかしＧｅＨ４の分解によって基板表面にＨが存在してしまうため、ＧｅＨ４を用いると、Ｇｅ成膜の選択性は減少すると考えられる。それに加えて、成膜中基板表面上にＨが存在することで、自己制限的成膜を行うための塩素終端層の形成が妨げられる恐れがある。
【実施例２】
【００４６】
図３Ｂは、本発明の実施例による連続的成膜処理による基板上へのＳｉＧｅ膜の成膜についてのフローダイヤグラムである。工程３５２、３５４、３５６は、図３Ａの工程３０２、３０４、３０６に対応する。これらの工程についてはすでに説明した。工程３５８では、塩素化されたＳｉＧｅ膜は塩素化されたゲルマンガス及び／又はゲルマンガスと混合した塩素化されたシランガスに、基板を曝露することによって成膜される。工程３６０では、塩素化されたＳｉＧｅ膜はドライエッチングされることで、ＳｉＧｅ膜の塩素含有量が減少する。ドライエッチング工程３６０は、Ｓｉ及びＧｅ膜について述べたように実行されて良い。
【００４７】
工程３６０において所望のＳｉＧｅ膜が成膜されなかった場合、処理フロー工程３６４に示されているように成膜工程３５８及びドライエッチング工程３６０を少なくとも１回繰り返すか否かの判断が工程３６２でなされる。あるいは所望のＧｅ膜が成膜された場合には、工程３６６で処理は終了する。よって工程３５８及び工程３６０は、所望の厚さのＳｉＧｅ膜を成膜するために、少なくとも１回繰り返されて良い。
【実施例３】
【００４８】
図６Ａ−６Ｄは、本発明の実施例によるパターニングされた構造体上へのＳｉ含有膜の成膜方法を概略的に図示している。図６Ａは、基板６１０、パターニング膜６２０、及び基板６１０上でかつ開口部６３０内に形成された酸化膜６４０を図示している。図６Ａに図示されていないとはいえ、パターニング膜６２０の表面は、酸化膜又は他の表面汚染をも含んでいると考えられる。パターニング膜６２０はたとえば、ＳｉＯ２膜、ＳｉＯＮ膜、ｌｏｗ−ｋ膜、又はｈｉｇｈ−ｋ膜のような誘電膜であって良い。開口部６３０はたとえば、ビア若しくは溝又はこれらの結合であって良い。パターニング構造体６００は、素子製造に用いられる典型的な構造である。またパターニング構造体６００は、シリコン基板６１０及びその上にフォトリソグラフィによってパターニングされた膜６２０を有して良い。
【００４９】
よって図２、３Ａ、及び３Ｂは、塩素化されたＳｉ膜をエッチングしてＳｉ膜の塩素含有量を減少させることによる、改善された基板処理方法について記載している。これらの図に記載されているように、本発明の好適実施例は、成膜後に順次エッチング工程を実行する。しかし図２、３Ａ、及び３Ｂの成膜工程とエッチング工程との間で重なりが存在しても良いことは当業者には明らかである。
【００５０】
図６Ｂは、本発明の実施例による、開口部６３０から酸化膜６４０が除去され、かつ基板６１０の露出部分上に塩素化された膜が成膜された後のパターニング構造体を図示している。選択的に成膜された膜６５０はたとえば、Ｓｉ基板６１０上に成膜されたエピタキシャルＳｉ膜、又はＳｉＧｅ表面６１０上に成膜されたエピタキシャルＳｉＧｅ膜であって良い。エピタキシャルＳｉ膜６５０はたとえば、約３００℃から約７００℃の基板温度で、Ｓｉ２Ｃｌ６を含むガスを用いることによって、シリコン基板６１０の露出部分上に選択的に成膜されて良い。基板温度はたとえば、製造される素子の熱収支の観点から選ばれて良い。一例では、基板温度は、熱収支が比較的高い素子技術については約６５０℃から約７００℃であって良い。他の例では、基板温度は、最小部位の大きさが６５ｎｍから７０ｎｍである素子技術については約５５０℃から約６５０℃であって良い。さらに他の例では、基板温度は、最小部位の大きさが６５ｎｍ未満である素子技術については約３００℃から約５５０℃であって良い。
【００５１】
図６Ｃは、ドライエッチング後のパターニング構造体６００を図示している。ドライエッチング処理は、塩素含有量の減少したエピタキシャルＳｉ（ＳｉＧｅ）膜６６０を成膜する。ドライエッチング処理の例は、Ｓｉ、Ｇｅ、及びＳｉＧｅ膜については上で説明した。
【００５２】
エピタキシャル膜６６０の選択的成膜によって、その後、当業者に既知である方法を用いて基板６１０からパターニング膜６２０を除去して、基板６１０上に隆起したエピタキシャルＳｉ又はＳｉＧｅ膜６６０の成膜が可能となる。エピタキシャルシリコン含有膜の選択的成膜の使用は、隆起したソースドレイン領域を有するシリコン・オン・インシュレータ（ＳＯＩ）素子の製造に用いられて良い。ＳＯＩ素子の製造中、処理は、ソース及びドレイン領域内の全Ｓｉ膜を消滅させることで、Ｓｉ膜の選択的エピタキシャル成長（ＳＥＧ）によって供することのできる新たなＳｉがこれらの領域に必要となるものと思われる。Ｓｉ膜の選択的エピタキシャル成膜によって、必要とされるフォトリソグラフィ工程及びエッチング工程の数を減少させることができる。その結果、素子製造に含まれる全体のコスト及び複雑性を減少させることができる。
【００５３】
図６Ｄは、本発明による、上に膜６７０を非選択（全体）的に成膜した後のパターニング構造体６０１を図示している。本発明の一実施例によると、膜６７０は、Ｓｉ膜又はＳｉＧｅ膜であって良い。膜６７０は、本発明の実施例に記載された連続的成膜処理を用いてパターニング構造体６０１上に成膜されて良い。膜６７０は、基板６１０及びパターニング膜６２０を含む材料の種類によらず、ほぼ均一の厚さを有して良い。一例では、Ｓｉ膜６７０は、約５５０℃から約７００℃の基板温度で、Ｓｉ２Ｃｌ６を含む処理ガスを用いることによって、パターニング構造体６０１上に成膜されて良い。他の例では、Ｓｉ２Ｃｌ６及びＳｉＨ４を含む処理ガスが用いられて良い。当業者にとっては明らかなように、成膜されたＳｉ膜の結晶構造は、基板温度、処理圧力、及びガス組成を含む処理条件の関数であって良い。
【００５４】
一実施例では、選択的成膜が不可能すなわち実現できない場合には、非選択的成膜が行われて良い。一つの例は、ＣＭＯＳ素子のゲート誘電材料（たとえばＳｉＯ２）と接触する、高濃度ドーピングされたゲート電極の形成である。ここでは基板には露出したＳｉ領域が存在しない。一例では、従来のｐｏｌｙ−Ｓｉゲート電極の代わりに、ＳｉＧｅゲート電極が堆積されて良く、かつＳｉＧｅを成膜するため、Ｓｉ２Ｃｌ６が、ゲルマンガス又は塩素化されたゲルマンガスと併用されて良い。従来用いられてきたシランの成膜速度よりもＳｉ２Ｃｌ６の成膜速度は速いため、Ｓｉ２Ｃｌ６はゲルマンガス又は塩素化されたゲルマンガスとの相性がよい。なぜならゲルマン含有ガスは、シランよりもはるかに成膜温度が低いからである。一例では、所望のＧｅ濃度を有するアモルファスＳｉＧｅ膜は、シラン及びゲルマンを用いて実現可能な温度よりも低く、かつ広範囲な組成で成膜されて良い。
【００５５】
たとえ本発明のある典型的実施例のみが詳細に説明されたとしても、当業者は、本発明の新規な教示及び利点からほとんど逸脱することなく、多くの修正型が可能であることをすぐに理解する。従って多くの係る修正型は、本発明の技術的範囲内に含まれるものと解される。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施例によるバッチ処理システムの単純化されたブロック図を図示している。
【図２】本発明の実施例による連続的成膜処理によって基板上にＳｉ膜を成膜する方法のフローダイヤグラムである。
【図３Ａ】本発明の実施例による連続的成膜処理によって基板上にＳｉＧｅ膜を成膜する方法のフローダイヤグラムである。
【図３Ｂ】本発明の実施例による連続的成膜処理によって基板上にＳｉＧｅ膜を成膜する方法のフローダイヤグラムである。
【図４】ＡからＥは、本発明の実施例による基板上へのＳｉ膜の成膜方法を概略的に図示している。
【図５】ＡからＤは、本発明の実施例による基板上へのＳｉＧｅ膜の成膜方法を概略的に図示している。
【図６】ＡからＤは、本発明の実施例によるパターニングされた構造体上へのＳｉ含有膜の成膜方法を概略的に図示している。
【図１】
2009505419.tif 000003
【図２】
2009505419.tif 000004
【図３Ａ】
2009505419.tif 000005
【図３Ｂ】
2009505419.tif 000006
【図４Ａ】
2009505419.tif 000007
【図４Ｂ】
2009505419.tif 000008
【図４Ｃ】
2009505419.tif 000009
【図４Ｄ】
2009505419.tif 000010
【図４Ｅ】
2009505419.tif 000011
【図５Ａ】
2009505419.tif 000012
【図５Ｂ】
2009505419.tif 000013
【図５Ｃ】
2009505419.tif 000014
【図５Ｄ】
2009505419.tif 000015
【図６Ａ】
2009505419.tif 000016
【図６Ｂ】
2009505419.tif 000017
【図６Ｃ】
2009505419.tif 000018
【図６Ｄ】
2009505419.tif 000019
【国際調査報告】
2009505419.tif 000020