(57)【要約】  光取出し効率を高めることによって出力向上を図った新規な構造のＧａＮ系ＬＥＤ素子を提供すること。上面および下面を有するｐ型ＧａＮ系半導体層の下面側にＧａＮ系半導体からなる発光部を挟んでｎ型ＧａＮ系半導体層を配置した半導体積層構造と、前記ｐ型ＧａＮ系半導体層の上面に形成されたｐ側電極と、前記ｎ型ＧａＮ系半導体層と電気的に接続されたｎ側電極と、を備えたＧａＮ系ＬＥＤ素子であって、前記ｐ側電極が前記発光部で生じる光の取出し窓となる窓領域を有する透明導電膜を含み、前記透明導電膜の窓領域に覆われた前記ｐ型ＧａＮ系半導体層の上面に平坦部と粗化処理により形成された粗面部とが所定の混在パターンをなすように設けられた、ＬＥＤ素子。
2009084325.tif 000002
【特許請求の範囲】
【請求項１】
上面および下面を有するｐ型ＧａＮ系半導体層の下面側にＧａＮ系半導体からなる発光部を挟んでｎ型ＧａＮ系半導体層を配置した半導体積層構造と、前記ｐ型ＧａＮ系半導体層の上面に形成されたｐ側電極と、前記ｎ型ＧａＮ系半導体層と電気的に接続されたｎ側電極と、を備えたＧａＮ系ＬＥＤ素子であって、
前記ｐ側電極が前記発光部で生じる光の取出し窓となる窓領域を有する透明導電膜を含み、
前記透明導電膜の窓領域に覆われた前記ｐ型ＧａＮ系半導体層の上面に平坦部と粗化処理により形成された粗面部とが所定の混在パターンをなすように設けられた、ＬＥＤ素子。
【請求項２】
前記所定の混在パターンが、
(i)平行ストライプ状を呈する平坦部と粗面部とが交互に並んだ混在パターン、または、
(ii)平坦部または粗面部のいずれかがネット状パターンを呈する混在パターン、または、
(iii)平坦部のそれぞれが隣接する平坦部と点で接触し、粗面部のそれぞれが隣接する粗面部と点で接触する混在パターン、
から選ばれる一以上の混在パターンを含む、請求項１に記載のＬＥＤ素子。  
【請求項３】
前記所定の混在パターンが周期的パターンを含む、請求項１または２に記載のＬＥＤ素子。
【請求項４】
前記所定の混在パターンに占める平坦部の面積比が２０％〜９０％である、請求項１〜３のいずれかに記載のＬＥＤ素子。
【請求項５】
前記ｐ側電極が前記透明導電膜に接続された金属製のｐ側パッド電極を含み、前記ｐ型ＧａＮ系半導体層の上面のうち該上面を投影面とする該ｐ側パッド電極の正射影に含まれる部分は粗化処理されておらず、かつ、該部分と前記平坦部における前記ｐ型ＧａＮ系半導体層の表面粗さが同等である、請求項１〜４のいずれかに記載のＬＥＤ素子。
【請求項６】
前記ｐ型ＧａＮ系半導体層の上面のうち前記ｐ側パッド電極の正射影に含まれる粗化処理されていない部分のｒｍｓ表面粗さが５×５μｍ２の範囲内で１ｎｍ未満である、請求項５に記載のＬＥＤ素子。
【請求項７】
前記ｐ型ＧａＮ系半導体層の上面のうち該上面を投影面とする該ｐ側パッド電極の正射影に含まれる領域を通しての、前記ｐ側電極から前記ｐ側ＧａＮ系半導体層への電流供給が阻害されている、請求項５または６に記載のＬＥＤ素子。
【請求項８】
前記ｐ側電極が前記透明導電膜上に形成された金属製のｐ側パッド電極を含み、前記透明導電膜が該ｐ側パッド電極に覆われた部分よりも表面平滑性の低い部分を前記平坦部上に有する、請求項１〜７のいずれかに記載のＬＥＤ素子。
【請求項９】
前記ｎ型ＧａＮ系半導体層が前記半導体積層構造の外側にはみ出した部分を有し、前記ｎ側電極がそのはみ出した部分に形成されることによって水平電極型の素子構造が形成されており、
前記ｐ側電極が前記透明導電膜上に形成された金属製のｐ側パッド電極を含み、
前記ｎ側電極が金属製のｎ側パッド電極を含み、
前記透明導電膜の窓領域に覆われた前記ｐ型ＧａＮ系半導体層の上面に占める前記粗面部の面積比が、当該ＬＥＤ素子を平面視したとき前記ｐ側パッド電極と前記ｎ側パッド電極とに挟まれた領域の内側において、該領域の外側よりも高くされている、請求項１〜８のいずれかに記載のＬＥＤ素子。
【請求項１０】
前記透明導電膜がＴＣＯ膜を含む、請求項１〜９のいずれかに記載のＬＥＤ素子。
【請求項１１】
前記ＴＣＯ膜が、Ｚｎ、Ｉｎ、ＳｎおよびＴｉから選ばれる少なくともひとつの元素を含む酸化物で形成されている、請求項１０に記載のＬＥＤ素子。
【請求項１２】
前記粗化処理が前記ｐ型ＧａＮ系半導体層表面のドライエッチング処理を含む粗化処理である、請求項１〜１１のいずれかに記載のＬＥＤ素子。
【請求項１３】
ＧａＮ系ＬＥＤ素子を製造するための方法であって、
（Ａ）上面および下面を有するｐ型ＧａＮ系半導体層の下面側にＧａＮ系半導体からなる発光部を挟んでｎ型ＧａＮ系半導体層を配置した半導体積層構造を基板上に有する半導体構造を準備するステップと、
（Ｂ）前記ｐ型ＧａＮ系半導体層上に、前記ｐ型ＧａＮ系半導体層の上面が部分的に露出するように第１透明導電膜を所定のパターンに形成するステップと、
（Ｃ）前記ステップ（Ｂ）の後、前記ｐ型ＧａＮ系半導体層の露出した上面の少なくとも一部を粗化処理することにより、前記ｐ型ＧａＮ系半導体層の上面に平坦部と粗面部とを設けるステップと、
（Ｄ）前記第１透明導電膜とともに前記ｐ型ＧａＮ系半導体層に対する電極を構成する第２透明導電膜を、前記粗面部の少なくとも一部と前記第１透明導電膜の少なくとも一部とを覆うように形成するステップと、
を有するＬＥＤ素子の製造方法。
【請求項１４】
前記ステップ（Ｃ）の粗化処理がドライエッチングを含む粗化処理である、請求項１３に記載の製造方法。
【請求項１５】
前記第１透明導電膜が多結晶膜であり、
前記ステップ（Ｂ）においては、前記ｐ型ＧａＮ系半導体層の露出する上面に前記第１透明導電膜の残渣が残るように、サブトラクティブ法により前記第１透明導電膜のパターニングを行い、かつ、
前記ステップ（Ｃ）の粗化処理が前記第１透明導電膜の残渣をマスクに用いたドライエッチングを含む粗化処理である、請求項１３に記載の製造方法。
【請求項１６】
上面および下面を有する第１半導体層の下面側に発光部を挟んで該第１半導体層とは導電型が異なる第２半導体層を配置した半導体積層構造と、前記第１半導体層の上面に形成された第１電極と、前記第２半導体層と電気的に接続された第２電極と、を備えたＬＥＤ素子であって、
前記第１電極が前記発光部で生じる光の取出し窓となる窓領域を有する透明導電膜を含み、
前記透明導電膜の窓領域に覆われた前記第１半導体層の上面に平坦部と粗化処理により形成された粗面部とが所定の混在パターンをなすように設けられた、ＬＥＤ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＥＤ素子に関し、とりわけ、透明導電膜を電極に用いたＬＥＤ素子に関する。
本発明は、また、ＬＥＤ素子用の電極に関し、とりわけ、透明導電膜を用いた電極に関する。
【背景技術】
【０００２】
ＧａＮ系半導体を用いて発光素子構造を構成したＧａＮ系ＬＥＤ素子に関する様々な研究開発が行われている。ＧａＮ系半導体は、化学式ＡｌａＩｎｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）で表される化合物半導体であり、３族窒化物半導体、窒化物系半導体などとも呼ばれる。現在一般的となっているＧａＮ系ＬＥＤ素子はｐｎ接合構造を発光部の基本構造として有しており、典型的には、サファイア基板上にｎ型ＧａＮ系半導体とｐ型ＧａＮ系半導体を順次形成して積層し、ｐ型ＧａＮ系半導体層の表面と、一部露出させたｎ型ＧａＮ系半導体層の表面に、それぞれ電極を形成した構造を有している。この典型的なＧａＮ系ＬＥＤ素子の構造は、基板平面を水平面と見立てたとき、素子の同一面側に設けられた２つの電極間を電流が水平方向に流れることから、水平電極型構造と呼ばれることがある。
ダブルヘテロ構造、量子井戸構造などの発光部構造の採用によって、近紫外〜緑色発光する高輝度のＧａＮ系ＬＥＤ素子が実現されるに至っているが、ＧａＮ系ＬＥＤ素子を屋内外の照明や自動車のヘッドランプなどの用途に使用するためには、更なる高出力化が必要といわれている。
【特許文献１】特開２００１−２１０８６７号公報
【特許文献２】特開２００７−１６５６１２号公報
【特許文献３】特開２００３−２１８３８３号公報
【特許文献４】国際公開第２００４／０６１９８０号パンフレット
【特許文献５】特開２００６−１００５１８号公報
【特許文献６】特開２００６−２６１６５９号公報
【特許文献７】国際公開第２００５／０６２９０５号パンフレット
【特許文献８】特開２００８−２３５６６２号公報
【特許文献９】米国特許出願公開第２００４／２０６９６９号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ＧａＮ系ＬＥＤ素子の高出力化の一手段として、ＩＴＯ（インジウム錫酸化物）膜などのＴＣＯ（透明導電性酸化物；Transparent Conductive Oxide）膜を電極に用いることが有効であることが知られている（特許文献１）。最近ではさらなる高出力化のために、光取出し面となるｐ型ＧａＮ系半導体層の表面を略全面にわたって粗化処理して凹凸面としたうえで、該凹凸面上にＴＣＯ膜からなる電極を形成したＧａＮ系ＬＥＤ素子が知られている（特許文献２、特許文献９）。【０００４】
しかし、ｐ型ＧａＮ系半導体の表面の粗化処理は、該表面上に形成する電極の接触抵抗の増加を招き、ひいては、それがＬＥＤ素子のＶｆ（順方向電圧）の上昇を招くという問題がある。特許文献９に開示された発明では、この問題について特に考慮されていないように思われる。一方、特許文献２に開示された発明は、この問題を解決するための手段として、粗化処理したｐ型ＧａＮ系半導体の表面とＴＣＯ膜との界面に接触抵抗を下げるための構造を設けたものである。
それに対して、本発明者らは特許文献２が開示する発明とは全く異なる手段によって、ｐ型ＧａＮ系半導体層表面の粗化処理を行いつつ、それに伴うＬＥＤ素子のＶｆの上昇を防止し得ることを見出し、本発明をなすに至ったものである。【０００５】
本発明が達成しようとする主な目的は、照明用途をはじめとする高出力が要求される用途に好適に用いることができるＧａＮ系ＬＥＤ素子を提供することである。より具体的には、ＴＣＯ膜を電極に用いたＧａＮ系ＬＥＤ素子を更に改良して高出力化することである。
【課題を解決するための手段】
【０００６】
本発明はその第１の側面において、ＬＥＤ素子に関する次の発明を提供する：
(a-1)上面および下面を有する第１半導体層の下面側に発光部を挟んで該第１半導体層とは導電型が異なる第２半導体層を配置した半導体積層構造と、前記第１半導体層の上面に形成された第１電極と、前記第２半導体層と電気的に接続された第２電極と、を備えたＬＥＤ素子であって、前記第１電極が前記発光部で生じる光の取出し窓となる窓領域を有する透明導電膜を含み、前記透明導電膜の窓領域に覆われた前記第１半導体層の上面に平坦部と粗化処理により形成された粗面部とが所定の混在パターンをなすように設けられた、ＬＥＤ素子。【０００７】
前記(a-1)に記載のＬＥＤ素子においては、半導体積層構造内の発光部で生じる光を、透明導電膜を通して効率良く素子の外側に取り出すことができる。なぜなら、第１半導体層の表面に設けた粗面部を通して、この粗面部を設けなかった場合には全反射またはフレネル反射のために半導体積層構造外に脱出できなかった光が、半導体積層構造外に脱出できるようになるからである。【０００８】
前記(a-1)に記載のＬＥＤ素子においては、透明導電膜に覆われた第１半導体層の表面に粗面部を設けるだけでなく、粗面部に混在させて平坦部を設けることにより、第１半導体層と透明導電膜との間の良好な電気的接続を保っている。電極を形成する半導体表面の粗化処理はしばしば半導体−電極間の接触抵抗の増加をもたらすからである。その原因は、粗化処理により半導体が受ける損傷に起因する半導体のキャリア濃度低下であり得るし、また、半導体と電極との接合部における接触状態の悪化であり得る。【０００９】
前記(a-1)に記載のＬＥＤ素子においては、第１半導体層上面の平坦部を覆う部分と粗面部を覆う部分とが連続するように透明導電膜を形成している。そのため、平坦部上において第１半導体層側から透明導電膜の内部に入った光のうち、素子外部に放射されずに透明導電膜内部を伝播する成分を、第１半導体層表面の粗面部で散乱させて素子外部に取り出すことができる。また、透明導電膜をこのように形成することによって、第１半導体層に供給すべき電流を透明導電膜によって層方向（層の厚さ方向に直交する方向）に十分に拡散させることができる。【００１０】
本発明はその第２の側面において、ＧａＮ系ＬＥＤ素子に関する次の発明を提供する：
(b-1)上面および下面を有するｐ型ＧａＮ系半導体層の下面側にＧａＮ系半導体からなる発光部を挟んでｎ型ＧａＮ系半導体層を配置した半導体積層構造と、前記ｐ型ＧａＮ系半導体層の上面に形成されたｐ側電極と、前記ｎ型ＧａＮ系半導体層と電気的に接続されたｎ側電極と、を備えたＧａＮ系ＬＥＤ素子であって、前記ｐ側電極が前記発光部で生じる光の取出し窓となる窓領域を有する透明導電膜を含み、前記透明導電膜の窓領域に覆われた前記ｐ型ＧａＮ系半導体層の上面に平坦部と粗化処理により形成された粗面部とが所定の混在パターンをなすように設けられた、ＬＥＤ素子。
(b-2)前記所定の混在パターンが、(i)平行ストライプ状を呈する平坦部と粗面部とが交互に並んだ混在パターン、または、(ii)平坦部または粗面部のいずれかがネット状パターンを呈する混在パターン、または、(iii)平坦部のそれぞれが隣接する平坦部と点で接触し、粗面部のそれぞれが隣接する粗面部と点で接触する混在パターン、から選ばれる一以上の混在パターンを含む、前記(b-1)に記載のＬＥＤ素子。
(b-3)前記所定の混在パターンが周期的パターンを含む、前記(b-1)または(b-2)に記載のＬＥＤ素子。
(b-4)前記所定の混在パターンに占める平坦部の面積比が２０％〜９０％である、前記(b-1)〜(b-3)のいずれかに記載のＬＥＤ素子。
(b-5) 前記ｐ側電極が前記透明導電膜に接続された金属製のｐ側パッド電極を含み、前記ｐ型ＧａＮ系半導体層の上面のうち該上面を投影面とする該ｐ側パッド電極の正射影に含まれる部分は粗化処理されておらず、かつ、該部分と前記平坦部における前記ｐ型ＧａＮ系半導体層の表面粗さが同等である、前記(b-1)〜(b-4)のいずれかに記載のＬＥＤ素子。
(b-6) 前記ｐ型ＧａＮ系半導体層の上面のうち前記ｐ側パッド電極の正射影に含まれる粗化処理されていない部分のｒｍｓ（root mean square）表面粗さが５×５μｍ２の範囲内で１ｎｍ未満である、前記(b-5)に記載のＬＥＤ素子。
(b-7) 前記ｐ型ＧａＮ系半導体層の上面のうち該上面を投影面とする該ｐ側パッド電極の正射影に含まれる領域を通しての、前記ｐ側電極から前記ｐ側ＧａＮ系半導体層への電流供給が阻害されている、前記(b-5)または(b-6)に記載のＬＥＤ素子。
(b-8)前記ｐ側電極が前記透明導電膜上に形成された金属製のｐ側パッド電極を含み、前記透明導電膜が該ｐ側パッド電極に覆われた部分よりも表面平滑性の低い部分を前記平坦部上に有する、前記(b-1)〜(b-7)のいずれかに記載のＬＥＤ素子。
(b-9)前記ｎ型ＧａＮ系半導体層が前記半導体積層構造の外側にはみ出した部分を有し、前記ｎ側電極がそのはみ出した部分に形成されることによって水平電極型の素子構造が形成されており、前記ｐ側電極が前記透明導電膜上に形成された金属製のｐ側パッド電極を含み、前記ｎ側電極が金属製のｎ側パッド電極を含み、前記透明導電膜の窓領域に覆われた前記ｐ型ＧａＮ系半導体層の上面に占める前記粗面部の面積比が、当該ＬＥＤ素子を平面視したとき前記ｐ側パッド電極と前記ｎ側パッド電極とに挟まれた領域の内側において、該領域の外側よりも高くされている、前記(b-1)〜(b-8)のいずれかに記載のＬＥＤ素子。
(b-10)前記透明導電膜がＴＣＯ膜を含む、前記(b-1)〜(b-9)のいずれかに記載のＬＥＤ素子。
(b-11)前記ＴＣＯ膜が、Ｚｎ、Ｉｎ、ＳｎおよびＴｉから選ばれる少なくともひとつの元素を含む酸化物で形成されている、前記(b-10)に記載のＬＥＤ素子。
(b-12)前記粗化処理が前記ｐ型ＧａＮ系半導体層表面のドライエッチング処理を含む粗化処理である、前記(b-1)〜(b-11)のいずれかに記載のＬＥＤ素子。【００１１】
本発明はその第３の側面において、ＧａＮ系ＬＥＤ素子に関する次の発明を提供する：
(c-1)上面および下面を有するｐ型ＧａＮ系半導体層の下面側にＧａＮ系半導体からなる発光部を挟んでｎ型ＧａＮ系半導体層を配置した半導体積層構造と、前記ｐ型ＧａＮ系半導体層の上面に形成されたｐ側電極と、前記ｎ型ＧａＮ系半導体層と電気的に接続されたｎ側電極と、を備え、前記ｎ型ＧａＮ系半導体層が前記半導体積層構造の外側にはみ出した部分を有し、前記ｎ側電極がそのはみ出した部分に形成されることによって水平電極型の素子構造が形成されたＧａＮ系ＬＥＤ素子であって、前記ｐ側電極が前記発光部で生じる光の取出し窓となる窓領域を有する透明導電膜を含み、前記透明導電膜の窓領域に覆われた前記ｐ型ＧａＮ系半導体層の上面に平坦部と粗化処理により形成された粗面部とが設けられ、前記ｐ側電極が前記透明導電膜上に形成された金属製のｐ側パッド電極を含み、前記ｎ側電極が金属製のｎ側パッド電極を含み、前記透明導電膜の窓領域に覆われた前記ｐ型ＧａＮ系半導体層の上面に占める前記粗面部の面積比が、当該ＬＥＤ素子を平面視したとき前記ｐ側パッド電極と前記ｎ側パッド電極とに挟まれた領域の内側において、該領域の外側よりも高くされている、ＬＥＤ素子。【００１２】
本発明はその第４の側面において、ＧａＮ系ＬＥＤ素子の製造方法に関する次の発明を提供する：
(d-1)ＧａＮ系ＬＥＤ素子を製造するための方法であって、（Ａ）上面および下面を有するｐ型ＧａＮ系半導体層の下面側にＧａＮ系半導体からなる発光部を挟んでｎ型ＧａＮ系半導体層を配置した半導体積層構造を基板上に有する半導体構造を準備するステップと、（Ｂ）前記ｐ型ＧａＮ系半導体層上に、前記ｐ型ＧａＮ系半導体層の上面が部分的に露出するように第１透明導電膜を所定のパターンに形成するステップと、（Ｃ）前記ステップ（Ｂ）の後、前記ｐ型ＧａＮ系半導体層の露出した上面の少なくとも一部を粗化処理することにより、前記ｐ型ＧａＮ系半導体層の上面に平坦部と粗面部とを設けるステップと、（Ｄ）前記第１透明導電膜とともに前記ｐ型ＧａＮ系半導体層に対する電極を構成する第２透明導電膜を、前記粗面部の少なくとも一部と前記第１透明導電膜の少なくとも一部とを覆うように形成するステップと、を有するＬＥＤ素子の製造方法。
(d-2)前記ステップ（Ｃ）の粗化処理がドライエッチングを含む粗化処理である、前記(d-1)に記載の製造方法。
(d-3)前記第１透明導電膜が多結晶膜であり、前記ステップ（Ｂ）においては、前記ｐ型ＧａＮ系半導体層の露出する上面に前記第１透明導電膜の残渣が残るように、サブトラクティブ法により前記第１透明導電膜のパターニングを行い、かつ、前記ステップ（Ｃ）の粗化処理が前記第１透明導電膜の残渣をマスクに用いたドライエッチングを含む粗化処理である、前記(d-2)に記載の製造方法。【００１３】
前記(d-1)〜(d-3)に記載の製造方法によれば、ｐ型ＧａＮ系半導体層の上面に粗面部を形成する前に第１透明導電膜を形成するので、ＬＥＤ素子の電圧特性のバラツキが抑制される。第１透明導電膜を形成する前の工程数が少ないほど、第１透明導電膜とｐ側ＧａＮ系半導体層との間の接触抵抗を変動させる一因となるｐ側ＧａＮ系半導体層表面の損傷や汚染の程度が低くなるからである。
前記(d-1)〜(d-3)に記載の製造方法は、前記(b-1)〜(b-12)および(c-1)に記載のＧａＮ系ＬＥＤ素子の製造に好適に用いることができる。【００１４】
本発明はその第５の側面において、ＬＥＤ素子に関する次の発明を提供する：
(e-1)上面および下面を有する第１半導体層の下面側に発光部を挟んで該第１半導体層とは導電型が異なる第２半導体層を配置した半導体積層構造と、前記第１半導体層の上面に形成された第１電極と、前記第２半導体層と電気的に接続された第２電極と、を備え、前記第２半導体層が前記半導体積層構造の外側にはみ出した部分を有し、前記第２電極がそのはみ出した部分に形成されることによって水平電極型の素子構造が形成されたＬＥＤ素子であって、前記第２電極が前記発光部で生じる光の取出し窓となる窓領域を有する透明導電膜を含み、前記透明導電膜の窓領域に覆われた前記第２半導体層の表面に平坦部と粗面部とが所定の混在パターンをなすように設けられた、ＬＥＤ素子。
(e-2)ＧａＮ系ＬＥＤ素子である、前記(e-1)に記載のＬＥＤ素子。
(e-3)前記第１半導体層がｐ型ＧａＮ系半導体層であり前記第２半導体層がｎ型ＧａＮ系半導体層である、前記(e-2)に記載のＬＥＤ素子。【００１５】
本発明はその第６の側面において、ＬＥＤ素子用電極に関する次の発明を提供する：
(f-1)ＬＥＤ素子が発する光の取出し窓となる窓領域を有する透明導電膜と、該透明導電膜上の一部に形成された金属製のパッド電極と、からなり、前記透明導電膜が、相対的に高い表面平滑性を有する高平滑性膜と、相対的に低い表面平滑性を有する低平滑性膜とを含み、前記パッド電極の全部または大部分が前記高平滑性膜上に形成され、前記低平滑性膜の少なくとも一部が前記窓領域に露出している、ＬＥＤ素子用電極。
(f-2)前記低平滑性膜上に前記高平滑性膜が積層された部分を有する、前記(f-1)に記載のＬＥＤ素子用電極。
(f-3)前記高平滑性膜上に前記低平滑性膜が積層された部分を有する、前記(f-1)に記載のＬＥＤ素子用電極。
(f-4)前記パッド電極の直下の領域内に、前記透明導電膜の裏面に接して形成された絶縁膜を有する、前記(f-1)〜(f-3)のいずれかに記載のＬＥＤ素子用電極。
(f-5)ＧａＮ系ＬＥＤ素子用の電極である前記(f-1)〜(f-4)のいずれかに記載のＬＥＤ素子用電極。
【発明の効果】
【００１６】
本発明を実施したＧａＮ系ＬＥＤ素子は発光出力に優れたものとなるので、照明用途をはじめとする高出力が要求される用途に好適に用いることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係るＧａＮ系ＬＥＤ素子の模式断面図である。
【図２】本発明の実施形態に係るＧａＮ系ＬＥＤ素子の模式断面図である。
【図３】本発明の実施形態に係るＧａＮ系ＬＥＤ素子の模式断面図である。
【図４】本発明の実施形態に係るＧａＮ系ＬＥＤ素子の模式断面図である。
【図５】図４に示すＧａＮ系ＬＥＤ素子の製造工程を説明するための図である。
【図６】図４に示すＧａＮ系ＬＥＤ素子の製造工程を説明するための図である。
【図７】図４に示すＧａＮ系ＬＥＤ素子の製造工程を説明するための図である。
【図８】図４に示すＧａＮ系ＬＥＤ素子の製造工程を説明するための図である。
【図９】本発明の実施形態に係るＧａＮ系ＬＥＤ素子の模式図であり、図９（ａ）は素子を電極配置面側から見た平面図であり、図９（ｂ）は図９（ａ）のＸ−Ｘ線の位置における断面図である。
【図１０】ネット状パターンを例示する図である。図１０（ａ）〜（ｆ）の各図においては、ドットで塗り潰した部分がネット状パターンを呈している。
【図１１】ネット状パターンを例示する図である。図１１（ａ）および（ｂ）の各図においては、ドットで塗り潰した部分がネット状パターンを呈している。
【図１２】平坦部のそれぞれが隣接する平坦部と点で接触し、粗面部のそれぞれが隣接する粗面部と点で接触する混在パターンを例示する図である。図１２（ａ）〜（ｇ）の各図においては、ドットで塗り潰した部分が平坦部であってもよいし、粗面部であってもよい。
【符号の説明】
【００１８】
１０、２０、３０、４０、５０  ＧａＮ系ＬＥＤ素子
１１、２１、３１、４１、５１  基板
１２、２２、３２、４２、５２  ＧａＮ系半導体膜
１２１、２２１、３２１、４２１、５２１  ｎ型層
１２２、２２２、３２２、４２２、５２２  ｐ型層
１３、２３、３３、４３、５３  ｎ側パッド電極
１４、２４、３４、４４、５４  ＴＣＯ膜
１５、２５、３５、４５、５５  ｐ側パッド電極
６０  くびれ
【発明を実施するための最良の形態】
【００１９】
以下では、具体的な実施形態に即して本発明をより詳しく説明する。なお、各実施形態は本発明の種々の側面に係る発明の全てを実施したものではないことを断っておく。【００２０】
（実施形態１）
図１は、本発明の実施形態１に係るＧａＮ系ＬＥＤ素子の構造を示す模式断面図である。ＧａＮ系ＬＥＤ素子１０は基板１１の上にバッファ層（図示せず）を介して形成されたＧａＮ系半導体膜１２を有している。ＧａＮ系半導体膜１２は、基板側から順に、ｎ型導電性のＧａＮ系半導体からなるｎ型層１２１、ｐ型導電性のＧａＮ系半導体からなるｐ型層１２２を有している。ｐ型層１２２が一部除去された部分に露出したｎ型層１２１の表面には、オーミック電極を兼用する金属製のｎ側パッド電極１３が形成されている。ｐ型層１２２の表面には電極としてＴＣＯ膜１４が形成されており、そのＴＣＯ膜１４上の一部に金属製のｐ側パッド電極１５が形成されている。【００２１】
ｐ型層１２２の表面には粗化処理された粗面部１２２ａが部分的に形成されている。粗面部１２２ａには高低差１０ｎｍ〜１００ｎｍ程度の微細な凹凸が形成されている。粗化処理されていない表面はｒｍｓ粗さが１ｎｍ未満の平坦面である。【００２２】
ｎ側パッド電極１３とｐ側パッド電極１５を通してＧａＮ系ＬＥＤ素子１０に順方向電流を流すと、ＧａＮ系半導体膜１２内に形成されたｐｎ接合部で光が放出される。ＧａＮ系半導体からなるｐ型層１２２の屈折率がＴＣＯ膜１４よりも高いことから、この光はｐ型層１２２とＴＣＯ膜１４との界面で反射（フレネル反射、全反射）を受けるが、粗面部１２２ａが設けられていることによってこの反射が弱められ、ＴＣＯ膜１４を通してＬＥＤ素子１０の外部に効率的に光が取り出される。なお、ＴＣＯ膜がＩＴＯ膜のような多結晶膜である場合には、ＴＣＯ膜の表面に結晶粒界の形状を反映した微細な凹凸が形成されるために、ＴＣＯ膜表面での反射は比較的弱いものとなる。【００２３】
ｐ型層１２２の表面の粗化処理は、ドライエッチング（例えば、プラズマエッチング、反応性イオンエッチング）により行う。ここで、ドライエッチされたｐ型ＧａＮ系半導体の表面には良好なオーミック性を示す電極（ｐ型ＧａＮ系半導体との接触抵抗が十分に低い電極）を形成できないことが知られている。その理由は、ドライエッチによって高濃度に形成される窒素空孔がドナー性を有するためにキャリアの自己補償が起こり、半導体中の正孔キャリア濃度が低くなるからである。かかる事情から、ＧａＮ系ＬＥＤ素子１０では光取出し効率を改善しつつオーミック電極の形成が可能となるように、ｐ型層１２２の表面の一部のみを粗化処理している。このような粗化処理の結果、ＴＣＯ膜１４からｐ型層１２２に供給される電流は、主としてｐ型層１２２の平坦部とＴＣＯ膜１４との接触部を通して流れることになる。【００２４】
（実施形態２）
図２は、本発明の実施形態２に係るＧａＮ系ＬＥＤ素子の構造を示す模式断面図である。ＧａＮ系ＬＥＤ素子２０は基板２１の上にバッファ層（図示せず）を介して形成されたＧａＮ系半導体膜２２を有している。ＧａＮ系半導体膜２２は、基板側から順に、ｎ型導電性のＧａＮ系半導体からなるｎ型層２２１、ｐ型導電性のＧａＮ系半導体からなるｐ型層２２２を有している。ｐ型層２２２が一部除去された部分に露出したｎ型層２２１の表面には、オーミック電極を兼用する金属製のｎ側パッド電極２３が形成されている。ｐ型層２２２の表面には電極としてＴＣＯ膜２４が形成されており、そのＴＣＯ膜２４上の一部に金属製のｐ側パッド電極２５が形成されている。【００２５】
実施形態２に係るＧａＮ系ＬＥＤ素子２０の特徴は、ｐ型層２２２が、ｐ側パッド電極２５の直下以外の領域にのみ粗面部２２２ａを有しており、ｐ側パッド電極２５直下のｐ型層表面は粗化されずに平坦なままとされている点である。
金属表面の反射率は決して高いものではないため、ｐ側パッド電極は光の吸収体として働く。また、ＧａＮ系半導体膜内で発生する光をｐ側パッド電極が配置された側の素子表面から取り出そうとした場合には、ｐ側パッド電極は光の遮蔽体となる。このようなｐ側パッド電極の好ましくない働きによる光取出し効率の低下を抑えるために、ＧａＮ系ＬＥＤ素子２０では、ｐ型層２２２がｐ側パッド電極２５の直下の領域に粗面部２２２ａを有さないようにしているのである。粗面部２２２ａが存在すると、ｐ型層２２２とＴＣＯ膜２４との界面での反射が弱くなるので、ｐ側パッド電極２５の裏面（ＴＣＯ膜２４と接する面）に入射する光の量が多くなるからである。【００２６】
このような、ｐ側パッド電極の直下にｐ型層の粗面部を設けないようにすることで得られる効果は、ＴＣＯ膜が多結晶質膜である場合に特に顕著となる。前述のように、多結晶質のＴＣＯ膜の表面には結晶粒界の形状を反映した微細な凹凸が形成される。かかるＴＣＯ膜の表面にｐ側パッド電極を形成すると、ｐ側パッド電極の裏面にＴＣＯ膜の微細な凹凸が転写され、該裏面の反射率が低下する。つまり、該ｐ側パッド電極の光吸収体としての働きが強くなる。そのために、ｐ側パッド電極の裏面への光の入射量を減らすことが、光取出し効率の低下を防ぐうえで特に有効となるのである。【００２７】
（実施形態３）
図３は、本発明の実施形態３に係るＧａＮ系ＬＥＤ素子の構造を示す模式断面図である。ＧａＮ系ＬＥＤ素子３０は、基板３１の上にバッファ層（図示せず）を介して形成されたＧａＮ系半導体膜３２を有している。ＧａＮ系半導体膜３２は、基板側から順に、ｎ型導電性のＧａＮ系半導体からなるｎ型層３２１、ｐ型導電性のＧａＮ系半導体からなるｐ型層３２２を有している。ｐ型層３２２が一部除去された部分に露出したｎ型層３２１の表面には、オーミック電極を兼用する金属製のｎ側パッド電極３３が形成されている。ｐ型層３２２の表面には電極としてＴＣＯ膜３４が形成されており、そのＴＣＯ膜３４は第１ＴＣＯ膜３４１と第２ＴＣＯ膜３４２とから構成されている。そして、第２ＴＣＯ膜３４２上に金属製のｐ側パッド電極３５が形成されている。【００２８】
ＧａＮ系ＬＥＤ素子３０においては、第１ＴＣＯ膜３４１とｐ型層３２２との間の接触抵抗が、第２ＴＣＯ膜３４２とｐ型層３２２との間の接触抵抗よりも低くなるように、これら２つのＴＣＯ膜が形成されている。２つのＴＣＯ膜のｐ型ＧａＮ系半導体との接触抵抗を異なるものとするには、例えば、次の方法がある。
ひとつの方法では、２つのＴＣＯ膜を異なる成膜方法を用いて形成する。例えば、第１ＴＣＯ膜３４１を真空蒸着法、レーザアブレーション法またはゾルゲル法で形成し、第２ＴＣＯ膜３４２をスパッタリング法で形成する。ＩＴＯ（インジウム錫酸化物）、酸化錫、酸化インジウム、酸化亜鉛などのＴＣＯは、真空蒸着法、レーザアブレーション法またはゾルゲル法で成膜したものの方が、スパッタリング法で成膜したものよりも、ｐ型のＧａＮ系半導体に対する接触抵抗が低くなることが知られている（特許文献１:特開２００１−２１０８６７号公報）。【００２９】
ひとつの方法では、第１ＴＣＯ膜３４１を第２ＴＣＯ膜３４２よりもキャリア濃度の高い膜とする。ｎ型導電性物質であるＴＣＯとｐ型ＧａＮ系半導体との間にはトンネル接合が形成されるといわれており、ＴＣＯ膜のキャリア濃度が高い程、ｐ型のＧａＮ系半導体に対する接触抵抗は低くなる。ＴＣＯ膜のキャリア濃度を制御する方法は公知であり、ＩＴＯ（インジウム錫酸化物）の場合には、Ｓｎ（錫）濃度や酸素濃度によりキャリア濃度を制御することができる。従って、真空蒸着法で成膜する場合であれば、蒸着原料の組成や、蒸着時の酸素分圧を変えることによって、キャリア濃度の異なるＩＴＯ膜を形成することができる。また、ＩＴＯでは、真空蒸着法で成膜したものの方がスプレー熱分解法で成膜したものよりもキャリア濃度が高くなることが知られている。その他、酸化錫の場合にはＳｂ（アンチモン）、Ｆ（フッ素）、Ｐ（リン）などの不純物の添加量の制御によって、酸化亜鉛の場合にはＡｌ（アルミニウム）、Ｇａ（ガリウム）などの不純物の添加量の制御によって、キャリア濃度の異なる膜を形成することができる。【００３０】
水素パッシベーション現象を利用する方法も使用可能である。この方法では、ｐ型層３２２の表面に第１ＴＣＯ膜３４１を所定の形状に形成した後、この第１ＴＣＯ膜３４１に覆われずに露出したｐ型層３２２の表面に４００℃以上で水素ガス、アンモニアガスなどを接触させて、ｐ型不純物の水素パッシベーションによる表面の絶縁体化を行う。その後、絶縁体化されたｐ型層３２２の表面上に第２ＴＣＯ膜３４２を形成する。【００３１】
ｐ型層３２２との接触抵抗がより高い方のＴＣＯ膜である第２ＴＣＯ膜上にｐ側パッド電極３５を形成したことによって、ＧａＮ系ＬＥＤ素子３０では、ｐ側パッド電極３５から供給される電流が、第２ＴＣＯ膜３４２から第１ＴＣＯ膜３４１を経てｐ型層３２２に流れることになる。換言すれば、ＧａＮ系ＬＥＤ素子３０では、ｐ側パッド電極３５の直下におけるＴＣＯ膜３４からｐ型層３２２への電流の供給が阻害されている。そのために、ｐ側パッド電極３５の直下ではＧａＮ系半導体膜３２中のｐｎ接合部における発光が抑制され、その結果として、ｐ側パッド電極３５による吸収および／または遮蔽を受ける光の量が減少するので、光取出し効率が改善される。【００３２】
パッド電極の直下の領域では、この実施形態３の例のように半導体への電流供給を阻害しないとき、電極−半導体界面や半導体中を流れる電流の密度が高くなるためにジュール熱による材料の熱劣化の進行が速くなり、その結果として、この領域に含まれる部位の寿命が素子全体の寿命を左右する場合もある。このことから、パッド電極直下における半導体への電流供給を阻害することは素子寿命を改善するうえでも好ましいといえる。【００３３】
（実施形態３の変形例）
前記実施形態３に係るＧａＮ系ＬＥＤ素子３０は、ｐ側パッド電極３５の直下にＴＣＯ膜３４２とｐ型層３２２との接触界面を有していた。変形例では、これに代えて、ＴＣＯ膜とｐ型層との間に絶縁膜を介在させることによって、ｐ側パッド電極の直下におけるＴＣＯ膜からｐ型層への電流供給を阻害する。好ましい絶縁膜は、光吸収性の低い無機材料からなる透明薄膜である。ここで、無機材料の好適例は、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化ジルコニウム、酸化ニオブなどといった、金属酸化物、金属窒化物または金属酸窒化物である。透明薄膜として、ｐ型層よりも低い屈折率を有する低屈折率膜を０．１μｍ以上の膜厚に形成すると、ｐ側パッド電極の裏面への光の入射量を減らすことができる。好ましい低屈折率膜の材料は、酸化ケイ素、酸化アルミニウムなど、ｐ型層との屈折率差が０．５以上の材料である。【００３４】
（実施形態４）
図４は、本発明の実施形態４に係るＧａＮ系ＬＥＤ素子の構造を示す模式断面図である。実施形態４に係るＧａＮ系ＬＥＤ素子４０では、前述の実施形態３に係るＧａＮ系ＬＥＤ素子３０と同様に、ｐ型層４２２上に形成されたＴＣＯ膜４４が第１ＴＣＯ膜４４１と第２ＴＣＯ膜４４２とから構成されており、ｐ型層４２２との接触抵抗は、第１ＴＣＯ膜４４１の方が第２ＴＣＯ膜４４２よりも低くなっている。【００３５】
ＧａＮ系ＬＥＤ素子４０の特徴は、第１ＴＣＯ膜４４１がｐ型層４２２の表面を部分的に覆うようにパターニングされていること、ｐ型層４２２の表面においては第１ＴＣＯ膜４４１に覆われていない部分が粗化されていること、そして、第２ＴＣＯ膜４４２がｐ型層４２２の露出面と第１ＴＣＯ膜４４１の表面の両方に接するように形成されていることである。ＧａＮ系ＬＥＤ素子４０では第２ＴＣＯ膜４４２の表面がなだらかな凹凸面となっているために、この第２ＴＣＯ膜４４２を一方の反射面とする多重反射の発生が抑制されている。【００３６】
ＧａＮ系ＬＥＤ素子４０を製造するには、まず、図５に示すように、基板４１上にＭＯＶＰＥ法によってｎ型層４２１とｐ型層４２２を成長させて積層する。積層後、必要に応じてアニーリング処理を行い、ｐ型層４２２に添加したｐ型不純物を活性化させる。
次に、図６に示すように、アズグロン（as-grown）表面であるｐ型層４２２の表面全体を覆うように第１ＴＣＯ膜４４１を形成する。ｐ型層４２２の表面はＴＣＯ膜の成膜前に酸洗浄することが望ましい。第１ＴＣＯ膜４４１は、好ましくは、多結晶膜とする。
次に、第１ＴＣＯ膜４４１上にフォトレジスト膜を形成し、フォトリソグラフィ技法を用いてこのフォトレジスト膜を所定形状にパターニングする。
次に、第１ＴＣＯ膜４４１のうち、表面がフォトレジスト膜に覆われずに露出した部分をドライエッチングによって除去することにより、該第１ＴＣＯ膜４４１をパターニングする。第１ＴＣＯ膜４４１の除去後、そのままエッチング処理を続けることにより、第１ＴＣＯ膜の除去により露出したｐ型層４２２の表面を粗化する。このとき、第１ＴＣＯ膜が多結晶膜であると、エッチングしたときに膜面内でエッチング速度が不均一となる（粒界部の方が結晶部よりも速くエッチングされる）ために、ｐ型層４２２の露出面上にエッチング速度の低いＴＣＯ膜の結晶部が部分的に残った状態が生じる。更にエッチングを続けると、このＴＣＯの結晶が微細なエッチングマスクとして働くために、ｐ型層４２２の粗化面が凹部と凸部の高低差の大きな凹凸面となる。
ドライエッチング処理の後、フォトレジスト膜を除去すると、図７に示すように、第１ＴＣＯ膜４４１がｐ型層４２２の表面を部分的に覆うとともに、第１ＴＣＯ膜４４１に覆われていないｐ型層４２２の表面が粗化された状態が得られる。
その後、図８に示すように、第２ＴＣＯ膜４４２をｐ型層４２２の露出面および第１ＴＣＯ膜４４１の表面の両方を覆うように形成する。
第２ＴＣＯ膜４４２を形成した後は、この分野で通常用いられる方法を用いて、ＴＣＯ膜４２（第１ＴＣＯ膜４４１と第２ＴＣＯ膜４４２の複合膜）のパターニング、ドライエッチングによるｎ型層４２１の一部露出、ｎ側パッド電極４３およびｐ側パッド電極４５の形成、デバイス分離、絶縁保護膜の形成、ダイシングを順次行う。【００３７】
ＧａＮ系ＬＥＤ素子４０において、第１ＴＣＯ膜４４１のパターンに特に限定はなく、ネット状、櫛状、樹枝状などのパターン、複数のストライプが平行に並んだパターン、複数のドットが分散したパターンなど、種々のパターンとすることができる。パターンは規則性の高いものであってもよいし、ランダム性の強いものであってもよい。例えば、ドットを分散したパターンの場合、個々のドットの形状やサイズにバラツキがあったり、ドットの配置に明確な周期性が存在しないパターンであってもよい。
第１ＴＣＯ膜４４１を島状に孤立した複数の部分からなるパターンに形成した場合には、第２ＴＣＯ膜４４２が、孤立した第１ＴＣＯ膜４４１の各部分を電気的に接続する役割を果たすことになる。
第１ＴＣＯ膜４４１のパターニングによって、ｐ型層４２２の表面のうちＴＣＯ膜４４に接する部分に占める粗面部の面積比を制御できる。粗面部ではｐ型層４２２への電流注入が実質的に生じないので、例えば、素子構造上の理由から電流が集中する部位（ｐｎ接合面を横切って流れる電流の密度が高い部位）では、この粗面部の面積比を大きく設定することによってｐ型層４２２に供給される電流を少なくし、それによって、ｐｎ接合部で生じる光の強度をｐｎ接合面内において均一化することができる。【００３８】
（実施形態４の変形例）
前記実施形態４に係るＧａＮ系ＬＥＤ素子の製造方法では、第１ＴＣＯ膜４４１をパターニングするにあたり、その不要部分をドライエッチングによって除去している。変形例では、これに代えて、ウェットエッチングによって第１ＴＣＯ膜の不要部分の除去を行う。第１ＴＣＯ膜が多結晶膜であると、ウェットエッチングした場合にも粒界部の方が結晶部よりも速くエッチングされるためにｐ型層の露出面上に結晶部の微細な残渣を残留させることができ、後工程でｐ型層の露出面を粗化処理する際に、この残渣をエッチングマスクとして用いることができる。【００３９】
（実施形態５）
図９は、本発明の実施形態５に係るＧａＮ系ＬＥＤ素子の構造を示す模式図であり、図９（ａ）は素子を電極配置面側から見た平面図、図９（ｂ）は図９（ａ）のＸ−Ｘ線の位置における断面図である。
ＧａＮ系ＬＥＤ素子５０は、基板５１の上に、バッファ層（図示せず）を介して形成されたＧａＮ系半導体膜５２を有している。ＧａＮ系半導体膜５２は、基板側から順に、ｎ型導電性のＧａＮ系半導体からなるｎ型層５２１、ｐ型導電性のＧａＮ系半導体からなるｐ型層５２２を有している。ｐ型層５２２が一部除去された部分に露出したｎ型層５２１の表面には、オーミック電極を兼用する金属製のｎ側パッド電極５３が形成されている。ｐ型層５２２の表面には電極としてＴＣＯ膜５４が形成されている。
図９（ａ）では、ｐ型層５２２の表面における平坦な部分と粗面部５２２ａとの境界を破線Ｈで示しており、破線Ｈの内側ではｐ型層５２２の表面は平坦である。図９（ａ）に示すように、ｐ型層５２２表面の平坦部は、ｎ側パッド電極５３とｐ側パッド電極５４とに挟まれた領域（２本の二点鎖線の間の領域。以下「パッド間領域」ともいう。）に、これら２つのパッド電極の中心同士を結ぶ直線の方向にくびれた部分を有している。
ｐ型層５２２表面の平坦部に上記のくびれを設けない場合、２つのパッド電極間を流れる電流はパッド間領域に集中する傾向を示し、発光パターンが好ましくないものとなったり、パッド間領域において劣化が急速に進行する恐れがある。そこで、ＧａＮ系ＬＥＤ素子５０ではｐ型層５２２表面の平坦部に上記のくびれを設けて、パッド間領域の内側では、ｐ型層５２２の表面がＴＣＯ膜５４に接する部分に占める粗面部５２２ａの面積比が、該領域の外側よりも大きくなるようにして、パッド間領域への電流集中を抑制している。【００４０】
以下では、上記の各実施形態に係るＧａＮ系ＬＥＤ素子の各部の好ましい態様について説明する。
基板１１、２１、３１、４１、５１には、サファイア、スピネル、炭化ケイ素、ケイ素、ＧａＮ系半導体（ＧａＮ、ＡｌＧａＮなど）、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ＬＧＯ、ＮＧＯ、ＬＡＯ、ホウ化ジルコニウム、ホウ化チタンなどの材料からなる結晶基板（単結晶基板、テンプレート）を、好ましく用いることができる。透光性の基板としては、当該素子の発光波長に応じて、サファイア、スピネル、炭化ケイ素、ＧａＮ系半導体、リン化ガリウム、酸化ガリウム、酸化亜鉛、ＬＧＯ、ＮＧＯ、ＬＡＯなどから選択される材料で構成される基板を好ましく用いることができる。また、導電性の基板としては、炭化ケイ素、ケイ素、ＧａＮ系半導体、ヒ化ガリウム、リン化ガリウム、酸化ガリウム、酸化亜鉛、ホウ化ジルコニウム、ホウ化チタンなどからなる基板を、好ましく用いることができる。導電性の基板を用いた場合には、ｎ型層に電流を供給するための電極をｎ型層の表面ではなく基板上に形成して、垂直電極型の素子構造を採用することも可能である。
ＧａＮ系半導体結晶中の転位密度の低減に有効なＥＬＯ（Epitaxial Lateral Overgrowth）やファセット成長を発生させるために、基板の表面にマスク層を形成したり、基板の表面を加工して凹凸面にすることができる。【００４１】
ＧａＮ系半導体膜１２、２２、３２、４２、５２の形成には、ＭＯＶＰＥ法（有機金属化合物気相成長法）、ＭＢＥ法（分子ビームエピタキシー法）、ＨＶＰＥ法（ハイドライド気相成長法）など、ＧａＮ系半導体結晶のエピタキシャル成長に適した公知の方法を適宜用いることができる。ＧａＮ系半導体結晶と格子整合しない基板を用いる場合には、基板とＧａＮ系半導体膜との間にバッファ層を介在させることが望ましい。公知技術を参照して、ＧａＮ系半導体またはその他の材料からなる低温バッファ層、高温バッファ層（単結晶バッファ層）、超格子バッファ層などのバッファ層を、適宜選択して用いることができる。垂直電極型の素子構造を採用する場合には、基板とｎ型層とが電気的に接続される必要があることから、バッファ層にもドーピングを行って導電性を付与してもよい。【００４２】
基板上にＧａＮ系半導体膜が積層された構造を得るための他の方法として、成長用基板の上にエピタキシャル成長法によりＧａＮ系半導体膜を形成した後、エッチング、研削、研磨、レーザリフトオフなどの方法を用いてＧａＮ系半導体膜から成長用基板を除去し、除去後のＧａＮ系半導体膜に別途準備した基板を貼り合わせる方法も使用可能である。あるいは、成長用基板を除去したＧａＮ系半導体膜の表面に電解メッキまたは無電解メッキによって金属層を５０μｍ以上の厚さに堆積させ、該金属層を基板とする方法も採用可能である。【００４３】
ｎ型層１２１、２２１、３２１、４２１、５２１は、Ｓｉ、Ｇｅなどのｎ型不純物を添加したＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮで形成することができる。好ましくは、Ｓｉを１×１０１８ｃｍ−３〜１×１０１９ｃｍ−３の濃度に添加したＡｌａＧａ１−ａＮ（０≦ａ≦０．０５）を用いて、２μｍ〜６μｍの厚さに形成する。
ｐ型層１２２、２２２、３２２、４２２、５２２は、Ｍｇ、Ｚｎなどのｐ型不純物を添加したＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮで形成することができる。好ましくは、Ｍｇを２×１０１９ｃｍ−３〜１×１０２０ｃｍ−３の濃度に添加したＡｌａＧａ１−ａＮ（０≦ａ≦０．２）を用いて、０．１μｍ〜２．０μｍ、より好ましくは０．１μｍ〜０．５μｍの厚さに形成する。結晶成長工程でｐ型不純物が水素パッシベーションされた場合には、アニーリング処理などを行って水素を解離させて、ｐ型不純物を活性化させる。
ｎ型層およびｐ型層のそれぞれは、厚さ方向に均質である必要はなく、各層の内部において不純物濃度、結晶組成などが厚さ方向に連続的または不連続的に変化していてもよい。【００４４】
ｎ型層とｐ型層の間で形成されるｐｎ接合部には、ダブルヘテロ構造が形成されるように、活性層を設けることが望ましい。活性層は、例えば、複数のＩｎｂ１Ｇａ１−ｂ１Ｎ（０＜ｂ１≦０．５）井戸層と複数のＩｎｂ２Ｇａ１−ｂ２Ｎ（０≦ｂ２＜ｂ１）障壁層を交互に積層した多重量子井戸層である。
その他、ＧａＮ系半導体膜中には、応力歪の緩和、転位密度の低減、静電耐圧特性の改善、発光効率の改善、接触抵抗の低下その他、目的に応じて、様々なＧａＮ系半導体層（積層体を含む）を設けることができる。【００４５】
ｐ型層表面の所定領域に粗面部を形成するにあたっては、公知の粗化処理方法を適宜用いることができる。
簡便な方法として、フォトリソグラフィとドライエッチングの技法を用いて、粗面部を形成すべきｐ型層表面の特定の領域を微細加工し、二次元的に分散した多数の凸部（または凹部）を有する凹凸面とする方法が挙げられる。
好適な方法では、所定の開口パターンを有する保護マスクをフォトリソグラフィ技法を用いてｐ型層上に形成し、その開口部に露出するｐ型層表面を次の（Ｍ１）〜（Ｍ４）に例示する方法のいずれかを用いて粗化することによって、該開口部の位置に選択的に粗面部を形成することができる。
（Ｍ１）ブロックコポリマーの相分離により形成されたパターンを有するマスク材料層をｐ型層表面上に形成したうえで、該パターンをマスクにしてｐ型層表面をドライエッチングする（例えば、特許文献３：特開２００３−２１８３８３号公報を参照できる）。
（Ｍ２）ポリスチレン微粒子をマスクに用いたエッチング処理により形成されたパターンを有するマスク材料層をｐ型層表面上に形成したうえで、該パターンをマスクにしてｐ型層表面をドライエッチングする（例えば、特許文献４：ＷＯ２００４／０６１９８０号公報を参照できる）。
（Ｍ３）エッチングとデポジションが同時に生じる条件でｐ型層表面をドライエッチングする（例えば、特許文献５：特開２００６−１００５１８号公報を参照できる）。
（Ｍ４）無機物または金属からなる微粒子を所定の面密度でｐ型層表面上に配置し、この微粒子をマスクに用いてｐ型層表面をドライエッチングする（例えば、特許文献６：特開２００６−２６１６５９号公報を参照できる）。
ｐ型層表面の粗化処理に用いる加工方法はドライエッチングに限定されるものではなく、一実施形態では、ｐ型層上に開口部を有する保護マスクを形成した後、ブラスト法を用いて該開口部に露出したｐ型層表面を粗化することができる。この方法によれば「梨地面」様の無方向性の凹凸面を容易に形成することができる。【００４６】
粗面部におけるｐ型層表面は、好ましくは、平坦面部分を実質的に有さない凹凸面、すなわち、凸部が山形（例えば、三角形、半円形など）の断面を有し凹部の底部がＶ字型またはＵ字型の断面を有する凹凸面である。
粗面部におけるｐ型層表面の５×５μｍ２の範囲内におけるｒｍｓ粗さは、好ましくは１０ｎｍ以上である。凹部の底からｎ型層までの距離が小さ過ぎるとリーク電流パスが形成される虞があるので、この距離は好ましくは１００ｎｍ以上、より好ましくは１５０ｎｍ以上とする。
特に好適な凹凸面形状の一例として、錐体状（円錐状、角錐状）、錘台状（円錐台状、角錐台状）、柱状、ドーム状などを呈する凸部が密集した形状が挙げられる。凸部の配置は規則的であっても不規則的であってもよい。この形状において、隣接する凸部間の平均距離は０．０１μｍ〜２μｍとすることができる。凸部間の距離とは、凸部が錐体状の場合には凸部の先端間の距離であり、凸部が錘台状の場合には上面（凸部先端の平面）の中心間の距離である。隣接する凸部間の平均距離は、特に好ましくは、ＬＥＤ素子の発光波長と同程度、具体的にはこの波長の０．２倍〜２倍である。近紫外〜緑色発光するＧａＮ系ＬＥＤ素子の場合には、発光波長にもよるが、０．１μｍ〜１．１μｍである。凹部の深さは０．０１μｍ〜０．５μｍとすることができ、好ましくは、隣接する凸部間の平均距離の１／２を下回らないようにする。【００４７】
粗面部の表面形状の他の例としては、錐体状、錘台状またはドーム状の窪みが密集した凹凸面が挙げられる。近紫外〜緑色発光するＧａＮ系ＬＥＤ素子の場合には、隣接する凹部間の平均距離を０．１μｍ〜１．１μｍとし、凹部の深さがこの距離の１／２を下回らないようにすることが望ましい。【００４８】
前記実施形態１〜４に係るＧａＮ系ＬＥＤ素子では、それぞれの断面図である図１〜図４に示すように、ＴＣＯ膜に覆われたｐ型層の表面に平坦部と粗面部が混在している。
平坦部はｐ型層表面の粗化処理されていない部分である。平坦部におけるｐ型層の表面は、好ましくは、鏡面を呈すよう成長したｐ型層のアズグロン表面であるが、窒素空孔を殆ど発生させないエッチング方法（例えば、酸によるウェットエッチング）により鏡面状にエッチングされた表面であってもよい。ＴＣＯ膜との間の接合状態が接合面内で均一となるように、平坦部におけるｐ型層表面はｒｍｓ粗さが５×５μｍ２の範囲において１ｎｍ未満であることが好ましい。
平坦部は、粗面部における凸部と区別できない程に小さな領域であってはならない。平坦部を設ける目的はｐ型層とＴＣＯ膜との間の安定な電気的接続の確保であるから、平坦部は過度に細分化しないようにする。例えば、平坦部が細長い帯状を呈する部分を含む場合、その帯幅は４μｍを下回らないようにすることが望ましい。また、平坦部がドット状を呈する部分を含む場合、そのドットサイズは直径４μｍの円内に収まらないようにすることが望ましい。
平坦部と粗面部の混在の態様としては、前記実施形態４で第１ＴＣＯ膜のパターン（平坦部のパターンに等しい）として例示したように、平坦部がネット状パターン、櫛状パターン、樹枝状パターン、複数のストライプが平行に並んだパターン、複数のドットが分散したパターンを呈す場合が含まれる。平坦部がなすパターンと粗面部がなすパターンとは相補的な関係にあるので、平坦部と粗面部の一方がネット状パターンを呈するとき、他方は複数のドットが分散したパターンを呈することになる。【００４９】
平坦部と粗面部がなす混在パターンの例をさらに具体的に説明する。
図１０（ａ）〜（ｆ）、図１１（ａ）および（ｂ）に様々なネット状パターンを例示する。各図においてはドットで塗り潰した部分がネット状パターンを呈している。
ネット状パターンにおける開口の形状に限定はなく、図１０（ａ）および（ｂ）の例に示す矩形、図１０（ｃ）の例に示す平行四辺形、図１０（ｄ）の例に示す三角形、図１０（ｅ）の例に示す六角形、図１０（ｆ）の例に示す円形、その他任意の形状とすることができる。開口の配置に限定がないことは各図より理解されよう。図示していないが、開口の配置はランダムであってもよい。
ネット状パターンにおける開口のサイズは一様でなくてもよい。図１１（ａ）はサイズの異なる２種類の円形の開口を有するネット状パターンを示している。
ネット状パターンにおける開口の形状は一様でなくてもよい。図１１（ｂ）は矩形の開口と円形の開口を有するネット状パターンを示している。
ネット状パターンがサイズも形状も異なる複数の開口を有し得ることは、以上の説明より理解されよう。【００５０】
図１２（ａ）〜（ｇ）には平坦部と粗面部が市松模様をなす混在パターン（図１２（ａ））と、その変形に係る混在パターンの例を示す。各パターンにおいて、ドットで塗り潰した部分は平坦部であってもよいし粗面部であってもよい。この種のパターンを総称すると、平坦部のそれぞれが隣接する平坦部と点で接触し、粗面部のそれぞれが隣接する粗面部と点で接触するパターンということができる。【００５１】
このように、ｐ型層の表面には平坦部と粗面部を様々なパターンで混在させることができるが、素子設計上の便宜の点から好ましいのは次に挙げる混在パターンである。
(i)平行ストライプ状を呈する平坦部と粗面部とが交互に並んだ混在パターン
(ii)平坦部または粗面部のいずれかがネット状パターンを呈する混在パターン
(iii)平坦部のそれぞれが隣接する平坦部と点で接触し、粗面部のそれぞれが隣接する粗面部と点で接触する混在パターン
特に好ましいのは（iii）の混在パターンである。これは、（iii）の混在パターンではｐ型層の表面に設ける平坦部と粗面部との面積比を一定として比較した場合に、両部分間の境界線を最も長くすることができるので、平坦部の下方の発光部で生じる光が粗面部を通してＧａＮ系半導体膜の外側に放射される確率を最も高くすることができるからである。同様の理由で、次に好ましいパターンは（iii）のパターンである。【００５２】
また、ｐ型層の表面で平坦部と粗面部とがなす混在パターンは、周期的パターンを含むものとすることができる。この周期的パターンは一方向にのみ周期性を有するものであってもよいし、二以上の方向に周期性を有するものであってもよい。周期的パターンを含む混在パターンには、全体がひとつの周期的パターンである混在パターンは勿論のこと、異なる周期的パターンをモザイク状に組み合わせた混在パターンなども含まれる。好ましくは、混在パターンの全部または大部分を周期的パターンで構成する。混在パターンが周期的パターンを呈する部分においては、少なくとも一方向に関する該パターンの繰り返し周期を小さくすることによって、ｐ型層の表面に平坦部と粗面部を均一性よく混在させることができる。このことは、ｐ型層に供給する電流量の面内均一性を高めるうえで有効である。混在パターンが周期的パターンを呈する部分におけるパターンの繰り返し周期は、少なくとも一方向に関して、５μｍ〜６０μｍとすることが好ましく、１０μｍ〜４０μｍとすることがより好ましい。
混在パターンに占める平坦部の面積比は、例えば、２０％〜９０％とすることができる。平坦部の面積比を小さくする程、光取出し効率は高くなる一方、発光部に対し面内均一に電流を供給することが困難となるので、両者のバランスを考慮して投入電力に対する光出力の比率が最大となる面積比を選択する。【００５３】
ｐ型層の表面には、平坦部と粗面部とがなす混在パターン、該パターンに占める平坦部の面積比などが異なる、複数の領域を設けることができる。例えば、前記実施形態５に係るＧａＮ系ＬＥＤ素子の構成を変形して、ｐ型層表面に設ける平坦部と粗面部とをパッド間領域の内側と外側のいずれにおいても混在させ、かつ、パッド間領域では混在パターンに占める平坦部の面積比がその外側の領域よりも低くなるように構成することができる。【００５４】
ｎ側パッド電極１３、２３、３３、４３、５３は、ｎ型層に対するオーミック電極を兼用させる場合には、ｎ型層と接する部分をＴｉ（チタン）、Ａｌ（アルミニウム）、Ｗ（タングステン）、Ｖ（バナジウム）などの単体、または、これらから選ばれる１種以上の金属を含む合金を用いて形成することが好ましい。ｎ側パッド電極の表層部は、Ａｇ（銀）、Ａｕ（金）、Ｓｎ（錫）、Ｉｎ（インジウム）、Ｂｉ（ビスマス）、Ｃｕ（銅）、Ｚｎ（亜鉛）などで形成することが好ましい。ｎ側パッド電極をｎ型層上に直接形成しないで、ｎ型層上に形成したＴＣＯからなるオーミック電極の上に、ｎ側パッド電極を形成することもできる。ｎ側パッド電極の膜厚は、例えば、０．２μｍ〜１０μｍとすることができ、好ましくは、０．５μｍ〜２μｍである。【００５５】
ｎ型層上にＴＣＯからなるオーミック電極を形成し、その上の一部に金属製のｎ側パッド電極を形成する場合、オーミック電極（ＴＣＯ膜）のｎ側パッド電極に覆われていない領域は光取出しが可能な窓領域となる。一実施形態では、この窓領域に覆われたｎ型層の表面に、平坦部と粗面部を所定の混在パターンをなすように形成することができる。【００５６】
ＴＣＯ膜１４、２４、３４、４４、５４は、酸化インジウム系、酸化亜鉛系、酸化錫系、酸化チタン系など、公知となっている各種のＴＣＯを用いて形成することができる。具体的には、ＩＴＯ（インジウム錫酸化物）、ＩＺＯ（インジウム亜鉛酸化物）、ＡＺＯ（アルミニウム亜鉛酸化物）、ＧＺＯ（ガリウム亜鉛酸化物）、ＦＴＯ（フッ素ドープ酸化錫）などが例示される。ＴＣＯ膜の膜厚は、例えば、０．０１μｍ〜１μｍとすることができ、好ましくは０．１μｍ〜０．５μｍ、より好ましくは０．２μｍ〜０．３μｍである。ＴＣＯ膜は当該素子の発光波長における透過率が８０％以上となるように形成することが好ましい。また、ＴＣＯ膜は抵抗率が５×１０−４Ωｃｍ以下となるように形成することが望ましい。ＴＣＯ膜の形成方法としては、スパッタリング法、反応性スパッタリング法、真空蒸着法、イオンビームアシスト蒸着法、イオンプレーティング法、レーザアブレーション法、ＣＶＤ法、スプレー法、スピンコート法、ディップ法などが例示される。ＴＣＯ膜は、成膜後、必要に応じて熱処理を行ってもよい。
なお、前記各実施形態に係るＧａＮ系ＬＥＤ素子の構成を変形して、ＴＣＯ膜の一部または全部を、ＴｉＮ、ＺｒＮ、ＨｆＮなどからなる透明導電性窒化物膜、あるいは、透光性の金属薄膜とＴＣＯ膜とを種々の態様で積層した複合型の透明導電膜に、置き換えることもできる。【００５７】
ＴＣＯ膜が多結晶膜である場合、表面に結晶粒界を反映した微細凹凸が形成されるために、ＴＣＯ膜表面での反射が比較的弱くなることは既に述べた。好適な実施形態では、さらに、特定の成膜方法を用いることによりＴＣＯ膜の表面平滑性をより低くして、ＴＣＯ膜を窓として素子外部に放射される光をより増やすことができる。具体的には、スパッタリング法を用いて、ThorntonモデルのゾーンＩに該当する微小柱状で空隙や孔を多く含む構造が形成されるように、ＴＣＯ膜を形成する。
Thorntonモデルとは、融点で規格化した成膜時の基板温度と成膜ガス圧をパラメータとしてスパッタ膜の構造を説明するもので、ＴＣＯを含む酸化物薄膜においても成立することが知られている。ゾーンＩに該当する膜構造を得るには、上記規格化した基板温度を０．３未満とし、かつ、Ａｒ圧力が比較的高い条件で成膜すればよい。
真空蒸着法を用いてＴＣＯ膜を形成する場合については、ＩＴＯ膜の例において、蒸着中の真空雰囲気（特に酸素分圧）、成膜速度、膜厚、Ｓｎの含有率等の成膜条件を選択することにより、表面形状を制御できることが知られている（特許文献８:特開２００８−２３５６６２号公報）。【００５８】
ところで、ＴＣＯ膜が光取出し窓となる領域では、その表面平滑性を低くすることによって光の閉じ込めを弱めることが望ましいが、パッド電極を形成する領域においては逆に表面平滑性を高くすることが望まれる。ＴＣＯ膜の表面が平滑である程、ＴＣＯ膜の表面に形成するパッド電極の裏面が平滑となり、その光反射性が良好となるからである。また、ＴＣＯ膜とパッド電極との間の一部には絶縁性の透明薄膜を挿入することができるが、その場合もＴＣＯ膜の表面平滑性を高くすると、ＴＣＯ膜と透明薄膜との界面の光反射性が高くなるので、パッド電極の裏面に入射する光の量を減らすことができる。
そこで、好ましい実施形態では、ＴＣＯ膜を、表面平滑性が相対的に高い高平滑性膜と、表面平滑性が相対的に低い低平滑性膜と、を含む構成とする。そして、高平滑性膜の表面にパッド電極を構成し、低平滑性膜はその少なくとも一部を光取出し窓となる領域に露出させる。低平滑性膜は上記ThorntonモデルにおけるゾーンＩに該当する構造のスパッタ膜とし、高平滑性膜は上記ThorntonモデルにおけるゾーンＴないしはゾーンＩＩに該当する構造のスパッタ膜とすることができる。より好ましくは、高平滑性膜をアモルファスＩＺＯ膜とする。アモルファスＩＺＯ膜は表面が極めて平坦となることが知られている。
このような電極の一形態では、まず、高平滑性膜をｐ型層の表面に形成し、次に、該高平滑性膜の表面に低平滑性膜を形成する。このとき、高平滑性膜の表面全体を低平滑性膜で覆わずに、一部を露出させておき、この一部露出した高平滑性膜の表面にパッド電極を形成する。高平滑性膜はアモルファスＩＺＯ膜であってもよいし、あるいは、通常の真空蒸着法で成膜した多結晶質のＴＣＯ膜の表面をポリッシング（ＣＭＰ）により平坦化したものであってもよい。ｐ型層上にエピタキシャル成長させたＴＣＯ膜も高平滑性膜として用い得る。
他の一形態では、まず、通常の真空蒸着法で多結晶質のＴＣＯ膜をｐ型層の表面に形成し、次に、その表面を上記ThorntonモデルにおけるゾーンＩに該当する構造のスパッタＴＣＯ膜で覆う。このスパッタ膜ＴＣＯが低平滑性膜である。そして、この低平滑性膜上の一部に高平滑性膜としてアモルファスＩＺＯ膜をスパッタリング法で形成し、この高平滑性膜上にパッド電極を形成する。また、この実施形態を変形して、真空蒸着法で多結晶質のＴＣＯ膜を形成した後、その一部上に低平滑性膜としてゾーンＩに該当するスパッタＴＣＯ膜を形成し、他の一部上に高平滑膜としてアモルファスＩＺＯ膜を形成してもよい。
その他、上記特許文献８（:特開２００８−２３５６６２号公報）に開示されているように、真空雰囲気（特に酸素分圧）、成膜速度、膜厚、Ｓｎの含有率等の成膜条件を選択することで、膜の表面形状を制御することにより、低平滑性膜と高平滑性膜の両方を真空蒸着法で形成することもできる。【００５９】
ｐ側パッド電極１５、２５、３５、４５、５５の材料は特に限定されるものではなく、例えば、ＴＣＯ膜に接する部分を、白金族（Ｒｈ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｕ、Ｏｓ）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ｗ（タングステン）、ＴｉＷ、Ａｇ（銀）、Ａｌ（アルミニウム）などを用いて形成することができる。ｐ側パッド電極の表層部は、Ａｇ（銀）、Ａｕ（金）、Ｓｎ（錫）、Ｉｎ（インジウム）、Ｂｉ（ビスマス）、Ｃｕ（銅）、Ｚｎ（亜鉛）などで形成することが好ましい。ｐ側パッド電極の膜厚は、例えば、０．２μｍ〜１０μｍとすることができ、好ましくは、０．５μｍ〜２μｍである。【００６０】
外部電極との接続に用いるパッド電極の表面を除いて、素子の表面（特に、導電性材料からなる部分の表面）は絶縁保護膜で被覆してよい。絶縁保護膜は当該ＬＥＤ素子の発光波長における透過性の良好な金属酸化物、金属窒化物、金属酸窒化物で形成することができる。具体的には、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化アルミニウム、窒化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化ハフニウムなどが例示される。【００６１】
ＧａＮ系ＬＥＤ素子１０、２０、３０、４０、５０の実装形態に限定はなく、フェースアップ実装してもよいし、フェースダウン実装してもよい。フェースダウン実装した後で、特許文献７（：特表２００７−５１７４０４号公報；ＷＯ２００５／０６２９０５号公報）などに開示された技術を用いてＬＥＤ素子から基板を除去することができる。【００６２】
本発明は、本明細書に明示的に記載した実施形態に限定されるものではなく、発明の趣旨を損なわない範囲内で種々の変形が可能である。
本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。
本出願は、２００７年１２月２８日出願の日本特許出願（特願２００７−３３９７２１）に基づくものであり、その内容はここに参照として取り込まれる。
【産業上の利用可能性】
【００６３】
本発明は、照明用途をはじめとする高出力が要求される用途に好適に用いることができるＧａＮ系ＬＥＤ素子を提供でき、より具体的には、ＴＣＯ膜を電極に用いたＧａＮ系ＬＥＤ素子を更に改良して高出力化することができる。
【図１】
2009084325.tif 000003
【図２】
2009084325.tif 000004
【図３】
2009084325.tif 000005
【図４】
2009084325.tif 000006
【図５】
2009084325.tif 000007
【図６】
2009084325.tif 000008
【図７】
2009084325.tif 000009
【図８】
2009084325.tif 000010
【図９】
2009084325.tif 000011
【図１０】
2009084325.tif 000012
【図１１】
2009084325.tif 000013
【図１２】
2009084325.tif 000014
【国際調査報告】
2009084325.tif 000015
2009084325.tif 000016
2009084325.tif 000017
2009084325.tif 000018
2009084325.tif 000019
2009084325.tif 000020
2009084325.tif 000021
2009084325.tif 000022