(57)【要約】  本発明のメモリ制御装置は、アクセス要求を発行する複数のマスタ（１００〜１０２）と、前記複数のマスタ（１００〜１０２）が共有するメモリ（１０４）とに接続され、前記アクセス要求に応じて前記メモリ（１０４）へのアクセスを制御するメモリ制御装置であって、前記複数のマスタ装置毎に、当該マスタ（１００〜１０２）から発行されたアクセス要求による単位時間当たりのメモリアクセスデータ量である使用帯域を監視する監視部と、前記複数のマスタ装置毎に、予め定められた要求帯域を保持する保持部と、前記複数のマスタ（１００〜１０２）毎に、対応する使用帯域が対応する要求帯域に達したか否かを判定する帯域判定部と、前記帯域判定部によるマスタ装置毎の判定結果に基づいて、リフレッシュ周期のタイミングと無関係に先行リフレッシュコマンドを前記メモリ（１０４）へ発行する制御部とを備える。
2009139109.tif 000002
【特許請求の範囲】
【請求項１】
アクセス要求を発行する複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記アクセス要求に応じて前記メモリへのアクセスを制御するメモリ制御装置であって、
前記複数のマスタ装置毎に、当該マスタ装置から発行されたアクセス要求による単位時間当たりのメモリアクセスデータ量である使用帯域を監視する監視部と、
前記複数のマスタ装置毎に、予め定められた要求帯域を保持する保持部と、
前記複数のマスタ装置毎に、対応する使用帯域が対応する要求帯域に達したか否かを判定する帯域判定部と、
前記帯域判定部によるマスタ装置毎の判定結果に基づいて、リフレッシュ周期のタイミングと無関係に先行リフレッシュコマンドを前記メモリへ発行する制御部と
を備えるメモリ制御装置。
【請求項２】
前記制御部は、
使用帯域が対応する要求帯域に達していると判定されたとき、対応するマスタ装置が前記アクセス要求をアサートしていないとみなし、
前記複数のマスタ装置すべてが前記アクセス要求をアサートしていないとみなされるとき、前記先行リフレッシュコマンドを前記メモリへ発行する
請求項１記載のメモリ制御装置。
【請求項３】
前記制御部は、
前記メモリをリフレッシュする通常のリフレッシュコマンドを周期的に前記メモリへ発行するための通常リフレッシュ制御部と、
前記リフレッシュ周期毎に1デクリメントし、前記通常のリフレッシュコマンドの発行時に１インクリメントし、前記先行リフレッシュコマンド発行時に１インクリメントするリフレッシュ発行回数カウンタとを備え、
前記通常リフレッシュ制御部は、
前記リフレッシュ発行回数カウンタのカウント値が基準値になったとき前記通常のリフレッシュコマンドを発行し、
前記リフレッシュ発行回数カウンタのカウント値が前記基準値以外の値になったとき前記通常のリフレッシュコマンドを発行しない
請求項２記載のメモリ制御装置。
【請求項４】
前記制御部は、
前記リフレッシュ発行回数カウンタによってカウントされた値が前記基準値より大きい予め定められた閾値以上の場合、前記先行リフレッシュコマンドの発行を禁止する
請求項３記載のメモリ制御装置。
【請求項５】
前記制御部は、
前記メモリをリフレッシュする通常のリフレッシュ要求を周期的に発行するリフレッシュ要求発行部と、
前記複数のマスタ装置毎に対応する使用帯域と対応する要求帯域との差分と前記リフレッシュ要求による単位時間当たりのメモリアクセスデータ量であるリフレッシュ要求帯域とに基づいて、前記通常のリフレッシュ要求と前記複数のマスタ装置から発行された各アクセス要求とを調停し、調停した結果に応じてコマンドを前記メモリへ発行する調停部と
を備える請求項１記載のメモリ制御装置。
【請求項６】
請求項１〜５のいずれか１項に記載のメモリ制御装置と前記複数のマスタ装置とを有する半導体集積回路と、
前記半導体集積回路に接続されたリフレッシュ動作を必要とする前記メモリとを備え、
前記複数のマスタ装置は、
外部から入力された符号化データを前記メモリに書き込む第１マスタ装置と、
前記メモリに書き込まれた前記符号化データを復号して、復号した前記符号化データである復号データを前記メモリに書き込む第２マスタ装置と、
前記復号データを前記メモリから取得し、取得した前記復号データを表示装置に出力する第３マスタ装置とを含む
情報処理装置。
【請求項７】
前記第１マスタ装置は、デジタル放送波から分離された前記符号化データを前記メモリに書き込む
請求項６記載の情報処理装置。
【請求項８】
前記符号化データは、画像を含むデータである
請求項７記載の情報処理装置。
【請求項９】
前記情報処理装置はさらに、
被写体を撮影して撮影データを出力する撮像素子と、
出力された前記撮影データを前記メモリに書き込む第４マスタ装置とを備え、
前記第２マスタ装置はさらに、
前記メモリから前記撮影データを取得し、取得した前記撮影データを符号化して、符号化した前記撮影データである符号化撮影データを前記メモリへ書き込み、
前記第３マスタ装置はさらに、
前記撮影データを前記メモリから取得し、取得した前記撮影データを前記表示装置に出力し、
前記第１マスタ装置は、
前記符号化撮影データを前記メモリから取得し、取得した前記符号化撮影データを記録媒体に記録する
請求項６記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記複数のマスタ装置から発行されたアクセス要求に応じて前記マスタ装置から前記メモリへのアクセスを制御するメモリ制御装置およびこれを備えた情報処理装置に関する。
【背景技術】
【０００２】
システムＬＳＩでは、プロセッサやハードウェアエンジン等複数のマスタが共有のメモリにアクセスするユニファイドメモリ技術が知られている。このときに使用されるメモリとして、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等がある。ＳＤＲＡＭは揮発性のメモリであり、データ保持のためには、リフレッシュと呼ばれる一定時間ごとに電荷を注入する動作を行う必要がある。ＳＤＲＡＭに対してリフレッシュ動作を行う際、ＳＤＲＡＭのスペックに応じてリフレッシュ動作の前後で一定期間、ＳＤＲＡＭへのアクセスが不可能となる期間が存在する。そのため、リフレッシュ動作が発生することにより、マスタからＳＤＲＡＭへのアクセス要求は一時中断されることになり、マスタからＳＤＲＡＭへのアクセス効率低下に繋がる。【０００３】
このアクセス効率低下を緩和する従来技術として、例えば、特許文献１に記載のメモリリフレッシュ制御回路が開示されている。特許文献１のメモリリフレッシュ制御回路は、ホストＣＰＵからメモリへのアクセス要求が発行されていない場合は、周期的なリフレッシュ発行間隔に対して先行してリフレッシュコマンドを発行する。一方、ホストＣＰＵからメモリへのアクセス要求が発行されている際に周期的なリフレッシュ発行間隔に同期したリフレッシュ要求が発生した場合は、以下の処理を行う。メモリリフレッシュ制御回路は、当該時点以前に先行してリフレッシュコマンドを発行している場合、当該リフレッシュ要求によるリフレッシュコマンドの発行を停止する。よって、ホストＣＰＵからメモリへのアクセス要求は中断されないので、リフレッシュコマンド発行によるホストＣＰＵからメモリへのアクセス効率低下を緩和する。
【特許文献１】特開平６−２３６６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１においては、ホストＣＰＵからメモリへのアクセス効率低下を緩和することが可能であるが、複数のマスタがメモリを共有する構成を採っていない。複数のマスタがメモリを共有する構成の場合には、複数のマスタすべてがメモリへのアクセス要求を発行していない状況においてのみ、特許文献１のようにリフレッシュコマンドを先行して発行することが可能となる。しかしながら、複数のマスタすべてがメモリへのアクセス要求を発行していない状況は少なく、特許文献１でのアクセス効率低下を緩和するという効果が薄くなるという課題が存在する。【０００５】
本発明は上記課題を鑑み、メモリを複数のマスタで共有している場合にも先行してリフレッシュコマンドを発行することでリフレッシュコマンドの発行によるマスタからメモリへのアクセス効率低下を緩和するメモリ制御装置および当該メモリ制御装置を備える情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明の半導体装置は、複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記複数のマスタ装置から発行されたアクセス要求に応じて前記マスタ装置から前記メモリへのアクセスを制御するメモリ制御装置であって、前記複数のマスタ装置毎に、当該マスタ装置から発行されたアクセス要求による単位時間当たりのメモリアクセスデータ量である使用帯域を監視する監視部と、前記複数のマスタ装置毎に、予め定められた要求帯域を保持する保持部と、前記複数のマスタ装置毎に、対応する使用帯域が対応する要求帯域に達したか否かを判定する帯域判定部と、前記帯域判定部によるマスタ装置毎の判定結果に基づいて、リフレッシュ周期のタイミングと無関係に先行リフレッシュコマンドを前記メモリへ発行する制御部とを備える。【０００７】
これにより、複数のマスタ装置に共有されるメモリに対しても、先行リフレッシュコマンドを使用帯域と要求帯域とに基づいて発行するので、リフレッシュ周期に同期して発生するリフレッシュコマンドの発行による当該マスタ装置からメモリへのアクセス効率の低下を緩和できる。【０００８】
また、前記制御部は、使用帯域が対応する要求帯域に達していると判定されたとき、対応するマスタ装置が前記アクセス要求をアサートしていないとみなし、前記複数のマスタ装置すべてが前記アクセス要求をアサートしていないとみなされるとき、前記先行リフレッシュコマンドを前記メモリへ発行してもよい。【０００９】
これにより、複数のマスタ装置すべてがメモリへアクセス要求を発行していない場合にのみ先行リフレッシュコマンドを発行する場合と比較して、より多くの先行リフレッシュコマンドを発行できるので、メモリへのアクセス効率の低下を一層緩和できる。【００１０】
また、前記制御部は、前記メモリをリフレッシュする通常のリフレッシュコマンドを周期的に前記メモリへ発行するための通常リフレッシュ制御部と、前記リフレッシュ周期毎に1デクリメントし、前記通常のリフレッシュコマンドの発行時に１インクリメントし、前記先行リフレッシュコマンド発行時に１インクリメントするリフレッシュ発行回数カウンタとを備え、前記通常リフレッシュ制御部は、前記リフレッシュ発行回数カウンタのカウント値が基準値になったとき前記通常のリフレッシュコマンドを発行し、前記リフレッシュ発行回数カウンタのカウント値が前記基準値以外の値になったとき前記通常のリフレッシュコマンドを発行しなくてもよい。【００１１】
これにより、通常のリフレッシュコマンドが発行されない期間までに、当該期間に対応する先行リフレッシュコマンドが発行された回数は、当該期間において通常のリフレッシュコマンドが発行されるべき回数以上となる。その結果、リフレッシュ不足によるメモリのデータの揮発を防止できる。【００１２】
また、前記制御部は、前記リフレッシュ発行回数カウンタによってカウントされた値が前記基準値より大きい予め定められた閾値以上の場合、前記先行リフレッシュコマンドの発行を禁止してもよい。【００１３】
これにより、メモリ制御装置は、閾値およびリフレッシュ周期に対応する時間内に少なくとも１回は通常のリフレッシュコマンドを発行する。その結果、長時間にわたりメモリがリフレッシュされないことによるメモリのデータの揮発を一層防止できる。【００１４】
また、前記制御部は、前記メモリをリフレッシュする通常のリフレッシュ要求を周期的に発行するリフレッシュ要求発行部と、前記複数のマスタ装置毎に対応する使用帯域と対応する要求帯域との差分と前記リフレッシュ要求による単位時間当たりのメモリアクセスデータ量であるリフレッシュ要求帯域とに基づいて、前記通常のリフレッシュ要求と前記複数のマスタ装置から発行された各アクセス要求とを調停し、調停した結果に応じてコマンドを前記メモリへ発行する調停部とを備えてもよい。【００１５】
これにより、各マスタ装置からのアクセス要求が複数発生している場合に、当該アクセス要求間での調停ができる。また、各マスタ装置からのアクセス要求が少なくとも１つ発生している期間に通常のリフレッシュ要求が発生した場合、当該アクセス要求と通常のリフレッシュ要求との調停ができる。【００１６】
また、本発明の情報処理装置は、上記メモリ制御装置と前記複数のマスタ装置とを有する半導体集積回路と、前記半導体集積回路に接続されたリフレッシュ動作を必要とする前記メモリとを備え、前記複数のマスタ装置は、外部から入力された符号化データを前記メモリに書き込む第１マスタ装置と、前記メモリに書き込まれた前記符号化データを復号して、復号した前記符号化データである復号データを前記メモリに書き込む第２マスタ装置と、前記復号データを前記メモリから取得し、取得した前記復号データを表示装置に出力する第３マスタ装置とを含む。【００１７】
また、前記第１マスタ装置は、デジタル放送波から分離された前記符号化データを前記メモリに書き込んでもよい。【００１８】
また、前記符号化データは、画像を含むデータであってもよい。【００１９】
また、前記情報処理装置はさらに、被写体を撮影して撮影データを出力する撮像素子と、出力された前記撮影データを前記メモリに書き込む第４マスタ装置とを備え、前記第２マスタ装置はさらに、前記メモリから前記撮影データを取得し、取得した前記撮影データを符号化して、符号化した前記撮影データである符号化撮影データを前記メモリへ書き込み、前記第３マスタ装置はさらに、前記撮影データを前記メモリから取得し、取得した前記撮影データを前記表示装置に出力し、前記第１マスタ装置は、前記符号化撮影データを前記メモリから取得し、取得した前記符号化撮影データを記録媒体に記録してもよい。
【発明の効果】
【００２０】
本発明によれば、メモリを複数のマスタで共有している場合にも先行してリフレッシュコマンドを発行することでリフレッシュコマンドの発行によるマスタからメモリへのアクセス効率低下を緩和するメモリ制御装置および情報処理装置を提供できる。
【図面の簡単な説明】
【００２１】
【図１】図１は、第１の実施形態に係るメモリ制御装置の構成を示す図である。
【図２】図２は、アクセス要求調停部の詳細な構成を示すブロック図である。
【図３】図３は、使用帯域監視部の詳細な構成の一例を示すブロック図である。
【図４】図４は、リフレッシュ要求発行部の詳細な構成を示すブロック図である。
【図５】図５は、メモリ制御装置の動作の一例を示すタイミングチャートである。
【図６】図６は、第２の実施形態におけるリフレッシュ要求発行部の詳細な構成を示すブロック図である。
【図７】図７は、メモリ制御装置の動作の一例を示すタイミングチャートである。
【図８】図８は、第３の実施形態におけるシステム構成を示すブロック図である。
【図９】図９は、第４の実施形態におけるシステム構成を示すブロック図である。
【図１０】図１０は、本発明のメモリ制御装置を備えるデジタルカメラの構成を示すブロック図である。
【符号の説明】
【００２２】
１００〜１０２  マスタ
１０３、７０８  メモリ制御装置
１０４、７０３  メモリ
１０５  アクセス要求調停部
１０６  リフレッシュ要求制御部
１０７  リフレッシュ周期カウンタ
１０８  リフレッシュ発行回数カウンタ
１０９、５０９  リフレッシュ要求発行部
１５０〜１５２  アクセス要求
１５３〜１５５  アクセスコマンド
１５６〜１５８  アクセス要求許可信号
１５９〜１６１  要求帯域超過信号
１６２  リフレッシュ要求
１６３  リフレッシュコマンド
１６４  先行リフレッシュ要求信号
１６５  リフレッシュ周期カウント信号
１６６  リフレッシュ要求許可信号
１６７  リフレッシュ発行回数カウンタデクリメント信号
１６８  リフレッシュ発行回数カウント信号
１６９  コマンド伝達用信号線
２００  調停器
２０１〜２０３  要求帯域保持部
２０４〜２０６  使用帯域監視部
２０７〜２０９  減算器
２１０  要求帯域演算部
２１１〜２１３  アクセス要求マスク回路
２１４  最大値決定回路
２１５  セレクタ
２１６  メモリ制御部
２１７〜２１９、３０１、５０４  比較器
２４１  アクセスデータ量取得部
２４２  加算器
２４３  アキュムレータ
２４４  レジスタ
２４５  タイマ
２５０〜２５２  使用帯域
３００  アクセス要求判定部
３０２、５０５  組み合わせ回路
３０３  リフレッシュコマンド生成部
７００、８００、９００  システムＬＳＩ
７０１  入力装置
７０２  表示装置
７０４  マイコン回路
７０５  動画像復号化回路
７０６  出力装置インタフェース回路
７０７  入力装置インタフェース回路
８０１  機能部
８０７  高周波送受信装置インタフェース回路
８０９  外部入力装置インタフェース回路
８１０  アンテナ
９０１  メモリカード
９０７  ＣＣＤインタフェース回路
９１０  ＣＣＤ
Ｍ    携帯電話機
Ｃ    デジタルカメラ
【発明を実施するための最良の形態】
【００２３】
（第１の実施形態）
本実施形態のメモリ制御装置は、アクセス要求を発行する複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記アクセス要求に応じて前記メモリへのアクセスを制御するメモリ制御装置であって、前記複数のマスタ装置毎に、当該マスタ装置から発行されたアクセス要求による単位時間当たりのメモリアクセスデータ量である使用帯域を監視する監視部と、前記複数のマスタ装置毎に、予め定められた要求帯域を保持する保持部と、前記複数のマスタ装置毎に、対応する使用帯域が対応する要求帯域に達したか否かを判定する帯域判定部と、前記帯域判定部によるマスタ装置毎の判定結果に基づいて、リフレッシュ周期のタイミングと無関係に先行リフレッシュコマンドを前記メモリへ発行する制御部とを備える。【００２４】
これにより、複数のマスタ装置に共有されるメモリに対しても、先行リフレッシュコマンドを使用帯域と要求帯域とに基づいて発行するので、リフレッシュ周期に同期して発生するリフレッシュコマンドの発行による当該マスタ装置からメモリへのアクセス効率の低下を緩和できる。【００２５】
図１は、本発明の第１の実施形態に係るメモリ制御装置の構成を示す図である。なお、同図においては、メモリ制御装置１０３に接続されるマスタ１００〜１０２と、メモリ１０４も示されている。【００２６】
メモリ制御装置１０３は、アクセス要求調停部１０５およびリフレッシュ要求制御部１０６を備え、各マスタ１００〜１０２からメモリ１０４へのアクセス要求１５０〜１５２の調停、およびメモリ１０４へのアクセスコマンド発行を制御する。また、メモリ制御装置１０３はメモリ１０４へのリフレッシュコマンド発行を制御する。【００２７】
アクセス要求調停部１０５は、マスタ１００〜１０２毎に予め定められたメモリ１０４への要求帯域を満たすように、各マスタから発行されるメモリ１０４へのアクセス要求１５０〜１５２に対する調停を行う。次に、調停した結果に従ってアクセスコマンド１５３〜１５５のいずれか１つを、コマンド伝達用信号線１６９を介してメモリ１０４に対して発行する。なお、アクセスコマンド１５３〜１５５は書き込み・読み込みの区別、マスタの種類、アクセスアドレス、アクセスデータ量等から構成される。アクセス要求調停部１０５は、アクセス要求許可信号１５６〜１５８を介して、調停の結果をマスタへ伝達する。また、アクセス要求調停部１０５は、各マスタからメモリ１０４へのアクセスコマンド１５３〜１５５およびアクセス要求許可信号１５６〜１５８に基づいて各マスタの使用帯域を監視する。そして、マスタ毎に設定されたメモリ１０４への要求帯域を超えてアクセス要求を発行しているマスタに対して要求帯域超過信号１５９〜１６１をアサートしてリフレッシュ要求制御部１０６に要求帯域を超えてアクセス要求１５０〜１５２が発行されていることを伝達する。【００２８】
リフレッシュ要求制御部１０６は、マスタ１００〜１０２からのアクセス要求１５０〜１５２と、アクセス要求調停部１０５での調停結果に基づき、リフレッシュ要求１６２、リフレッシュコマンド１６３及び先行リフレッシュ要求信号１６４等を発生する。具体的には、リフレッシュ要求制御部１０６は、リフレッシュ周期カウンタ１０７、リフレッシュ発行回数カウンタ１０８およびリフレッシュ要求発行部１０９を備え、リフレッシュ要求１６２と、リフレッシュコマンド１６３と、先行リフレッシュ要求信号１６４と、リフレッシュ周期カウンタ１０７の値を示す信号であるリフレッシュ周期カウント信号１６５とを、アクセス要求調停部１０５に対して発行する。アクセス要求調停部１０５によりリフレッシュ要求１６２が許可されると、リフレッシュ要求許可信号１６６を介してリフレッシュ要求の許可が伝達される。【００２９】
リフレッシュ周期カウンタ１０７は、外部から入力されるマスタクロックを基に、設定されたリフレッシュ周期（例えば、１０ｍ秒）に対応する値を初期値として毎サイクル１ずつ値をデクリメントするダウンカウンタである。このリフレッシュ周期カウンタ１０７は、リフレッシュ周期カウント信号１６５をアクセス要求調停部１０５へ出力する。また、リフレッシュ周期カウンタ１０７は、リフレッシュ周期カウンタ１０７の値が１になると、リフレッシュ発行回数カウンタデクリメント信号１６７をアサートする。また、リフレッシュ周期カウンタ１０７の値は、１になった次のサイクルで初期値にリセットされる。【００３０】
リフレッシュ発行回数カウンタ１０８は、アクセス要求調停部１０５からリフレッシュ要求許可信号１６６がアサートされるとカウンタ値を１インクリメントし、リフレッシュ周期カウンタ１０７からリフレッシュ発行回数カウンタデクリメント信号１６７がアサートされると１デクリメントする。つまり、リフレッシュ発行回数カウンタ１０８の値は、リフレッシュ周期が来る前に前もってリフレッシュ発行が行われた回数を表している。リフレッシュ発行回数カウンタ１０８の値は、リフレッシュ発行回数カウント信号１６８を介してリフレッシュ要求発行部１０９に伝達される。【００３１】
リフレッシュ要求発行部１０９は、リフレッシュ発行回数カウント信号１６８により伝達されるリフレッシュ発行回数カウンタ１０８の値、およびマスタ１００〜１０２それぞれに対応する要求帯域超過信号１５９〜１６１に従って、リフレッシュ要求１６２、および先行リフレッシュ要求信号１６４を発行する。【００３２】
また、リフレッシュ要求発行部１０９は、リフレッシュコマンド１６３をアクセス要求調停部１０５に対して出力する。リフレッシュコマンド１６３は固定値であり、アクセス要求調停部１０５がメモリ１０４に対してリフレッシュ発行を実施するために必要なリフレッシュコマンドであることを示すコマンドＩＤ、およびメモリ１０４のどの領域に対してリフレッシュを実行するかを示すリフレッシュ領域の情報を有している。【００３３】
図２は、図１中のアクセス要求調停部１０５の詳細な構成を示すブロック図である。【００３４】
アクセス要求調停部１０５は、調停器２００と、要求帯域保持部２０１〜２０３と、使用帯域監視部２０４〜２０６と、比較器２１７〜２１９とを備える。【００３５】
調停器２００は、マスタ１００〜１０２毎に設定された要求帯域保持部２０１〜２０３、使用帯域監視部２０４〜２０６から伝達されるマスタ１００〜１０２毎の使用帯域２５０〜２５２、リフレッシュ周期カウント信号１６５および先行リフレッシュ要求信号１６４に基づき、マスタ１００〜１０２からのアクセス要求１５０〜１５２およびリフレッシュ要求１６２の調停を行う。調停結果はアクセス要求許可信号１５６〜１５８およびリフレッシュ要求許可信号１６６を介して、それぞれマスタ１００〜１０２およびリフレッシュ要求制御部１０６に伝達される。【００３６】
具体的には、調停器２００は、減算器２０７〜２０９、要求帯域演算部２１０、アクセス要求マスク回路２１１〜２１３、最大値決定回路２１４及びセレクタ２１５を備える。【００３７】
減算器２０７〜２０９はそれぞれ、対応する要求帯域保持部２０１に保持されている要求帯域から対応する使用帯域監視部２０４が監視している対応する使用帯域を減算する。具体的には、減算器２０７では（要求帯域保持部２０１が保持する要求帯域−使用帯域２５０）の演算が、減算器２０８では（要求帯域保持部２０２が保持する要求帯域−使用帯域２５１）の演算が、減算器２０９では（要求帯域保持部２０３が保持する要求帯域−使用帯域２５２）の演算が行われ、演算結果はそれぞれ最大値決定回路２１４に伝達される。【００３８】
ここで、要求帯域とは、対応するマスタ１００〜１０２における処理を円滑に進めるために要求される単位時間当たりのメモリアクセスデータ量をいう。メモリアクセスの頻度が高い処理では、要求帯域が大きくなり、メモリアクセスの頻度が低い処理では要求帯域が小さくなる。例えば、各マスタ１００〜１０２またはＯＳは、初期化時に要求帯域保持部２０１〜２０３に要求帯域を設定すればよい。また、プログラム（タスク又はプロセス）の切り換え時に動的に変更してもよい。上記の単位時間は、固定値でよいが、例えば、マスタ１００〜１０２における単位処理の時間、画像処理のフレーム（フィールド）周期の整数倍、リフレッシュ周期の整数倍でよい。【００３９】
また、使用帯域とは、マスタ１００〜１０２から発行されたアクセス要求による、現時点における単位時間当たりのメモリアクセスデータ量をいう。なお、要求帯域保持部２０１〜２０３は、保持部として機能する。【００４０】
要求帯域演算部２１０では、リフレッシュ周期カウント信号１６５に基づいてリフレッシュ要求１６２による単位時間当たりのメモリアクセスデータ量であるリフレッシュ要求帯域を算出する。リフレッシュ要求帯域は、リフレッシュ動作によりメモリ１０４に対して発生するアクセス中断時間、および当該時点でのリフレッシュ周期カウント信号１６５より算出される。【００４１】
アクセス要求マスク回路２１１〜２１３はそれぞれ、先行リフレッシュ要求信号１６４がアサートされているときは対応するマスタ１００〜１０２からのアクセス要求１５０〜１５２をネゲートし、先行リフレッシュ要求信号１６４がネゲートされているときは対応するマスタ１００〜１０２からのアクセス要求１５０〜１５２を出力する。アクセス要求マスク回路２１１、２１２、２１３の出力は、最大値決定回路２１４に伝達される。【００４２】
最大値決定回路２１４は、リフレッシュ要求１６２がアサートされているか否かに応じて、減算器２０７〜２０９での減算結果と要求帯域演算部２１０での算出結果とから最も大きい値に対応するリフレッシュ要求１６２およびアクセス要求１５０〜１５２を決定する。また、最大値決定回路２１４は、決定したリフレッシュ要求１６２およびアクセス要求１５０〜１５２に対応するリフレッシュコマンド１６３およびアクセスコマンド１５３〜１５５をセレクタ２１５に指示する。【００４３】
具体的には、最大値決定回路２１４は、リフレッシュ要求１６２がネゲートしている場合、出力がアサートしているアクセス要求マスク回路２１１〜２１３に対応する減算器２０７〜２０９の減算結果を比較し、減算結果が最大である減算器２０７〜２０９に対応するマスタ１００〜１０２へのアクセス要求許可信号１５６〜１５８をアサートする。また、リフレッシュ要求許可信号１６６をネゲートする。【００４４】
一方、リフレッシュ要求１６２がアサートしている場合、出力がアサートしているアクセス要求マスク回路２１１〜２１３に対応する減算器２０７〜２０９の減算結果と、要求帯域演算部２１０での算出結果とを比較する。比較した結果、要求帯域演算部２１０での算出結果が最大である場合、リフレッシュ発行回数カウンタ１０８へ出力しているリフレッシュ要求許可信号１６６をアサートする。また、アクセス要求許可信号１５６〜１５８をネゲートする。また、比較した結果、減算器２０７〜２０９のうちのいずれかの減算結果が最大である場合、減算結果が最大である減算器２０７〜２０９に対応するマスタ１００〜１０２へのアクセス要求許可信号１５６〜１５８をアサートする。【００４５】
これにより、最大値決定回路２１４は、各マスタ１００〜１０２からのアクセス要求１５０〜１５２が複数アサートしている場合に、当該アクセス要求１５０〜１５２間での調停ができる。また、各マスタ１００〜１０２からのアクセス要求１５０〜１５２が少なくとも１つアサートしている期間にリフレッシュ要求１６２がアサートした場合、当該アクセス要求１５０〜１５２とリフレッシュ要求１６２との調停ができる。【００４６】
セレクタ２１５は、最大値決定回路２１４から出力されたリフレッシュコマンド１６３およびアクセスコマンド１５３〜１５５のいずれか１つを示す信号に従い、リフレッシュコマンド１６３およびアクセスコマンド１５３〜１５５のいずれか１つをメモリ制御部２１６へ出力する。具体的には、セレクタ２１５では、最大値決定回路２１４において減算器２０７、２０８または２０９の値が最大値である場合は、対応するアクセスコマンド１５３、１５４、１５５をメモリ制御部２１６に伝達し、要求帯域演算部２１０の値が最大値である場合は、リフレッシュコマンド１６３をメモリ制御部２１６に伝達する。【００４７】
使用帯域監視部２０４〜２０６はそれぞれ、マスタ１００〜１０２に対応し、対応するマスタ１００〜１０２から発行されたアクセスコマンド１５３〜１５５の使用帯域を監視する。具体的には、使用帯域監視部２０４〜２０６はそれぞれ、対応するアクセス要求許可信号１５６〜１５８がアサートされると、対応するアクセスコマンド１５３〜１５５により与えられるアクセスデータ量に基づき使用帯域の算出を行う。例えば、使用帯域監視部２０４〜２０６は、マスタ１００〜１０２毎の使用帯域の監視を次のようにすればよい。使用帯域監視部２０４〜２０６はそれぞれ、対応するマスタ１００〜１０２からのアクセス要求１５０〜１５２がアサートする毎に対応するアクセスコマンド１５３〜１５５に対応するアクセスデータ量を算出し、単位時間内に発行された全ての当該アクセスコマンド１５３〜１５５によるアクセスデータ量を累算すればよい。【００４８】
図３は、使用帯域監視部２０４の詳細な構成の一例を示すブロック図である。なお、使用帯域監視部２０５および２０６も同様の構成である。また、同図には、使用帯域監視部２０４の外部回路のタイマ２４５も示されている。【００４９】
同図に示す使用帯域監視部２０４は、アクセスデータ量取得部２４１と、加算器２４２と、アキュムレータ２４３と、レジスタ２４４とを備える。アクセスデータ量取得部２４１は、アクセス要求許可信号１５６がアサートされると、アクセスコマンド１５３により与えられるアクセスデータ量を取得する。加算器２４２は、アクセスデータ量取得部２４１により取得されたアクセスデータ量と、アキュムレータ２４３に保持されているアクセスデータ量とを加算し、加算結果をアキュムレータ２４３へ出力する。アキュムレータ２４３は、タイマ２４５により制御されるリセットタイミングから現時点までのアクセスデータ量を累算し、保持する。また、タイマ２４５から入力されているリセット信号がアサートした場合、保持しているアクセスデータ量をレジスタ２４４に出力する。なお、タイマ２４５は、予め定められた単位時間（例えば、１m秒）ごとにリセット信号をアサートする。【００５０】
これにより、使用帯域監視部２０４は、単位時間内に発行された全てのアクセスコマンド１５３に対応するアクセスデータ量を累算できる。なお、この使用帯域監視部２０４〜２０６は、監視部として機能する。【００５１】
メモリ制御部２１６は、調停器２００により選択されたアクセスコマンド１５３〜１５５およびリフレッシュコマンド１６３に従ってメモリ１０４に対するアクセスコマンドおよびリフレッシュコマンドを生成し、コマンド伝達用信号線１６９を用いてメモリ１０４へ各コマンドを発行する。【００５２】
比較器２１７〜２１９はそれぞれ、マスタ１００〜１０２に対応し、対応する要求帯域保持部２０１〜２０３に保持されている要求帯域と、対応する使用帯域監視部２０４〜２０６から与えられる当該時点での使用帯域２５０〜２５２との比較を行い、使用帯域が要求帯域を超えている場合には要求帯域超過信号１５９〜１６１をアサートする。この比較器２１７〜２１９は、帯域判定部として機能する。【００５３】
このように、アクセス要求調停部１０５は、先行リフレッシュ要求信号１６４がアサートされている場合、マスタ１００〜１０３からのアクセス要求１５０〜１５２がアサートされていても、メモリ１０４へリフレッシュコマンドを発行する。また、リフレッシュ要求１６２および先行リフレッシュ要求信号１６４がネゲートされ、かつ複数のマスタ１００〜１０２のうち２つ以上からアクセス要求１５０〜１５２がアサートされている場合、マスタ１００〜１０２ごとに対応する当該時点での要求帯域と、対応する使用帯域２５０〜２５２との差分に基づき調停する。また、リフレッシュ要求１６２がアサートされ、かつ先行リフレッシュ要求信号１６４がネゲートされ、かつ複数のマスタ１００〜１０２のうち少なくとも１つからアクセス要求１５０〜１５２がアサートされている場合、マスタ１００〜１０２ごとに対応する当該時点での要求帯域と対応する使用帯域２５０〜２５２との差分と、リフレッシュ要求帯域に基づき、リフレッシュ要求１６２と当該アクセス要求１５０〜１５２とを調停する。【００５４】
なお、リフレッシュ要求制御部１０６と、調停器２００と、メモリ制御部２１６とは制御部として機能する。【００５５】
図４は、図１中のリフレッシュ要求発行部１０９の詳細な構成を示すブロック図である。リフレッシュ要求発行部１０９は、アクセス要求判定部３００と、比較器３０１と、組み合わせ回路３０２と、リフレッシュコマンド生成部３０３とを備える。【００５６】
アクセス要求判定部３００は、アクセス要求１５０〜１５２をアサートし、かつ要求帯域超過信号１５９〜１６１をネゲートしているマスタ１００〜１０２が存在するか否かの判定を行う。つまり、いずれか１つのマスタ１００〜１０２でもアクセス要求を発行し、かつ対応する使用帯域２５０〜２５２が対応する要求帯域を超過していない場合には、当該マスタ１００〜１０２からのアクセス要求が発行されているとみなして、アクセス要求判定部３００は出力をネゲートする。また、いずれのマスタ１００〜１０２もアクセス要求を発行していない場合、またはマスタ１００〜１０２のいずれか１つがアクセス要求を発行しているが対応する使用帯域２５０〜２５２が対応する要求帯域を超過している場合には、マスタ１００〜１０２からのアクセス要求は発行されていないとみなして、アクセス要求判定部３００は出力をアサートする。このアクセス要求判定部３００の出力は、先行リフレッシュ要求信号１６４として出力される。【００５７】
比較器３０１は、リフレッシュ発行回数カウント信号１６８、すなわちリフレッシュ発行回数カウンタ１０８のカウント値が基準値か否かを判定する。例えば、基準値が０の場合、リフレッシュ発行回数カウント信号１６８が０であれば出力をアサートし、０以外であれば出力をネゲートする。【００５８】
組み合わせ回路３０２では、アクセス要求判定部３００および比較器３０１の結果に基づき、リフレッシュ要求１６２をアサートおよびネゲートする。具体的には、組み合わせ回路３０２は、リフレッシュ発行回数カウンタ１０８の値が０、またはアクセス要求判定部３００によりマスタ１００〜１０２からのアクセス要求が発行されていないとみなされた場合にはリフレッシュ要求１６２をアサートする。リフレッシュ発行回数カウンタ１０８の値が０ではなく、かつリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求が発行されているとみなされた場合にはリフレッシュ要求１６２をネゲートする。【００５９】
リフレッシュコマンド生成部３０３は、アクセス要求調停部１０５に対するリフレッシュコマンド１６３を出力する。リフレッシュコマンド１６３は固定値であり、リフレッシュコマンド生成部３０３で設定されたリフレッシュコマンドであることを示すコマンドＩＤ、およびメモリ１０４のどの領域に対してリフレッシュを実行するかを示すリフレッシュ領域の情報によってその値が決定される。なお、リフレッシュコマンド生成部３０３に設定される情報はハードウェアとして固定しても、ソフトウェアにより設定されてもどちらでも良い。【００６０】
このように、リフレッシュ要求発行部１０９は、リフレッシュ発行回数カウント信号１６８、アクセス要求１５０〜１５２および要求帯域超過信号１５９〜１６１に基づいて、リフレッシュ要求１６２および先行リフレッシュ要求信号１６４をアサートまたはネゲートする。また、アクセス要求調停部１０５に対するリフレッシュコマンド１６３を出力する。【００６１】
これにより、複数のマスタ１００〜１０２すべてがアクセス要求１５０〜１５２をネゲートしている場合にのみ先行してリフレッシュコマンドを発行する場合と比較して、より多くのリフレッシュコマンドを先行して発行できるので、メモリ１０４へのアクセス効率の低下を一層緩和できる。【００６２】
なお、リフレッシュ周期カウンタ１０７、セレクタ２１５、メモリ制御部２１６、比較器３０１、組み合わせ回路３０２およびリフレッシュコマンド生成部３０３は通常リフレッシュ制御部として機能する。【００６３】
また、比較器３０１および組み合わせ回路３０２はリフレッシュ要求発行部としても機能し、調停器２００およびメモリ制御部２１６は調停部としても機能する。【００６４】
次に、ここまで説明したメモリ制御装置１０３の動作について説明する。図５は、第１の実施形態におけるメモリ制御装置１０３の動作の一例を示すタイミングチャートである。【００６５】
まずＴ４００において、マスタ１００および１０１からメモリ１０４に対するアクセス要求１５０および１５１がアサートされているが、対応する要求帯域超過信号１５９および１６０はネゲートされている。したがって、先行リフレッシュ要求信号１６４はネゲートされている。また、リフレッシュ発行回数カウンタ１０８の値は０であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされている。また、Ｔ４００ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応した値となっている。【００６６】
次にＴ４０１において、アクセス要求調停部１０５によって、リフレッシュ要求１６２に対するリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求１６２が許可されたことで、メモリ制御部２１６からメモリ１０４へリフレッシュコマンドが発行される。また、リフレッシュ要求許可信号１６６がアサートされたことにより、リフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。また、リフレッシュ発行回数カウンタ１０８の値が１に変化したことにより、リフレッシュ要求１６２はネゲートされる。【００６７】
次にＴ４０２において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるので、Ｔ４０２ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応する値に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。また、リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２はアサートされる。【００６８】
次に、Ｔ４０２〜Ｔ４０３において、再度Ｔ４０１およびＴ４０２と同様に動作する。【００６９】
次にＴ４０３において、マスタ１００が要求帯域を超えた状態でのアクセス要求１５０を発行している状態となったことを示す要求帯域超過信号１５９がアサートされる。【００７０】
次にＴ４０４において、マスタ１０１が要求帯域を超えた状態でのアクセス要求１５１を発行している状態となったことを示す要求帯域超過信号１６０がアサートされる。したがって、このとき、マスタ１００はアクセス要求１５０をアサートしているが要求帯域超過信号１５９もアサートされ、マスタ１０１はアクセス要求１５１をアサートしているが要求帯域超過信号１６０もアサートされている。また、マスタ１０２はアクセス要求１５２をアサートしていない。よって、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされ、先行リフレッシュ要求信号１６４がアサートされる。また、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２もアサートされる。【００７１】
次にＴ４０５において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。このとき、先行リフレッシュ要求信号１６４がアサートされているので、リフレッシュ要求１６２はアクセス要求調停部１０５において最優先に許可されている。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。このとき、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされている。よって、リフレッシュ発行回数カウンタ１０８の値は１以上であるが、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされた状態を保持する。【００７２】
次にＴ４０６において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて１から２に変化する。しかし、リフレッシュ要求発行部１０９に対するマスタ１００、１０１、１０２からのアクセス要求は発行されていないとみなされているため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされた状態を保持する。【００７３】
次にＴ４０７において、マスタ１００に対する要求帯域超過信号１５９がネゲートされる。このとき、マスタ１００からのアクセス要求１５０は発行されているため、アクセス要求判定部３００によってリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求１５０がアサートされているものとみなす。そのため、先行リフレッシュ要求信号１６４はネゲートされる。また、Ｔ４０７においてはリフレッシュ発行回数カウンタ１０８の値は３であり１以上となっているのでリフレッシュ要求１６２もネゲートされる。【００７４】
次にＴ４０８において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるので、リフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され３から２に変化する。このとき、リフレッシュ発行回数カウンタ１０８の値は１以上であり、かつリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求が発行されているものと判断するため、リフレッシュ要求１６２はネゲートされた状態を保持する。【００７５】
次にＴ４０９においても、Ｔ４０８と同様にリフレッシュ発行回数カウンタ１０８の値は１減算され２から１に変化するが、リフレッシュ発行回数カウンタ１０８の値は１以上であり、かつリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求が発行されているものと判断するため、リフレッシュ要求１６２はネゲートされた状態を保持する。【００７６】
次にＴ４１０において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるので、リフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２がアサートされる。【００７７】
同図に示すように、Ｔ４０４〜Ｔ４０７においては、マスタ１００および１０１からのアクセス要求１５０および１５１がアサートされているが、要求帯域超過信号１５９および１６０もアサートされている。その結果、アクセス要求判定部３００により、アクセス要求１５０および１５１はないものとみなされて、リフレッシュ要求発行部１０９により先行リフレッシュ要求信号１６４がアサートされる。これにより、マスタ１００および１０１からのアクセス要求１５０および１５１がある状態においてもリフレッシュコマンド１６３を発行することが可能となる。【００７８】
また、Ｔ４０７〜Ｔ４１０においては、リフレッシュ発行回数カウンタ１０８の値が１以上であるので、メモリ１０４へのリフレッシュコマンドが発行されない。よって、Ｔ４０７〜Ｔ４１０において、アクセス要求を発行しているマスタ１００および１０１からメモリ１０４へのアクセス効率がリフレッシュコマンドの発行によって低下することを緩和できる。【００７９】
このように、メモリ制御装置１０３は、通常のリフレッシュコマンドが発行されない期間（Ｔ４０８〜Ｔ４１０）までに、当該期間に対応する先行リフレッシュコマンドが発行された回数は、当該期間において通常のリフレッシュコマンドが発行されるべき回数（２回)以上となる。その結果、リフレッシュ不足によるメモリ１０４のデータの揮発を防止できる。【００８０】
以上のように、本実施形態のメモリ制御装置１０３は、マスタ１００〜１０２それぞれに対応する使用帯域と対応する要求帯域とに基づいて、先行リフレッシュコマンドを発行するので、各マスタ１００〜１０２からのアクセス要求１５０〜１５２が少なくとも１つアサートされている場合に、リフレッシュ周期に同期して発生するリフレッシュコマンドの発行による当該マスタ１００〜１０２からメモリ１０４へのアクセス効率の低下を緩和できる。【００８１】
なお、本実施形態では、比較器３０１はリフレッシュ発行回数カウント信号１６８が０であれば出力をアサートし、０以外であれば出力をネゲートする例を示したが、比較器３０１がアサートする値は０または１のように範囲を持たせても良い。さらに、当該範囲はマスタの数やメモリのリフレッシュ周期等に応じて、自由に設定させて良い。【００８２】
（第２の実施形態）
本発明の第２の実施形態におけるメモリ制御装置は、リフレッシュ発行回数カウンタ１０８によってカウントされた値が基準値より大きい予め定められた閾値以上の場合、先行リフレッシュコマンドをメモリ１０４へ発行しない。【００８３】
本実施形態におけるメモリ制御装置の構成は、第１の実施形態におけるメモリ制御装置１０３の構成とほぼ同じであるが、リフレッシュ要求発行部の構成が異なる。以下、本実施形態におけるメモリ制御装置が、第１の実施形態におけるメモリ制御装置と異なる点を中心に説明する。【００８４】
図６は、本実施形態のリフレッシュ要求発行部の詳細な構成を示すブロック図である。同図に示すリフレッシュ要求発行部５０９は、第１の実施形態で示したリフレッシュ要求発行部１０９と比較して、さらに比較器５０４および組み合わせ回路５０５を備える。なお、アクセス要求判定部３００、比較器３０１、組み合わせ回路３０２およびリフレッシュコマンド生成部３０３は図４におけるものと同様のものである。また、先行リフレッシュ要求信号１６４も図４と同様である。【００８５】
比較器５０４は、リフレッシュ発行回数カウント信号１６８が基準値より大きい予め定められた閾値（例えば、２）未満のとき出力をアサートし、閾値以上のとき出力をネゲートする。【００８６】
組み合わせ回路５０５は、比較器５０４の出力とアクセス要求判定部３００の出力との論理積をとる。また、組み合わせ回路３０２は、組み合わせ回路５０５の出力と比較器３０１の出力との論理和をとり、その結果をリフレッシュ要求１６２としてアクセス要求調停部１０５へ出力する。【００８７】
これにより、リフレッシュ要求発行部５０９は、リフレッシュ発行回数カウント信号１６８が２以上であるときにはアクセス要求判定部３００の判定結果によらずリフレッシュ要求１６２をネゲートする。【００８８】
図７は、第２の実施形態におけるメモリ制御装置の動作の一例を示すタイミングチャートである。なお、同図において、アクセス要求１５０〜１５２および要求帯域超過信号１５９〜１６１は、図５と同様である。これはリフレッシュ発行回数カウンタ１０８の値が０である場合と、リフレッシュ発行回数カウンタ１０８の値が１以上２未満でありかつアクセス要求判定部３００によりマスタからのアクセス要求が発行されていないと判断された場合とはリフレッシュ要求１６２をアサートし、それ以外の場合はネゲートするものである。【００８９】
まず、Ｔ６００において、マスタ１００および１０１からメモリ１０４に対するアクセス要求１５０および１５１がアサートされる。また、対応する要求帯域超過信号１５９および１６０はネゲートされている。したがって、先行リフレッシュ要求信号１６４はネゲートされている。また、リフレッシュ発行回数カウンタ１０８の値は０であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２の値はアサートされている。また、Ｔ６００ではリフレッシュ周期カウンタの値は初期値であるリフレッシュ周期に対応した値となっている。【００９０】
次にＴ６０１において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことにより、リフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。マスタ１００および１０１からのアクセス要求１５０および１５１がアサートされた状態でリフレッシュ発行回数カウンタ１０８の値が１に変化したことにより、リフレッシュ要求１６２はネゲートされる。【００９１】
次にＴ６０２において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるのでＴ６０２ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。また、リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２はアサートされる。【００９２】
次にＴ６０３において、マスタ１０１が要求帯域を超えた状態でのアクセス要求１５１を発行している状態となったことを示す要求帯域超過信号１６０がアサートされる。また、マスタ１０２はアクセス要求１５２をアサートしていない。なお、Ｔ６０３以前に、マスタ１００が要求帯域を越えた状態でのアクセス要求１５０を発行している状態となったことを示す要求帯域超過信号１５９がアサートされている。【００９３】
よって、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされるので、先行リフレッシュ要求信号１６４がアサートされる。また、リフレッシュ発行回数カウンタ１０８の値は０であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２もアサートされる。【００９４】
次にＴ６０４において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。このとき、Ｔ６０３と同様に、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされている。よって、先行リフレッシュ要求信号１６４はアサートされた状態を保持する。また、リフレッシュ発行回数カウンタ１０８の値は１であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされた状態を保持する。【００９５】
次にＴ６０５において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて２に変化する。リフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求は発行されていないとみなされているので、先行リフレッシュ要求信号１６４はアサートされた状態を保持する。一方、リフレッシュ発行回数カウンタ１０８の値が１以上２未満の条件を満たさないため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はネゲートされる。【００９６】
次にＴ６０６において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるのでＴ６０６ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応する値に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され２から１に変化する。このとき、リフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないと判断されており、かつリフレッシュ発行回数カウンタ１０８の値が１以上２未満の条件を満たすため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２がアサートされる。【００９７】
次にＴ６０７において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて２に変化する。リフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求は発行されていないとみなされ、先行リフレッシュ要求信号１６４はアサートされた状態を保持する。一方、リフレッシュ発行回数カウンタ１０８の値が１以上２未満の条件を満たさないため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２は再びネゲートされる。【００９８】
次にＴ６０８において、マスタ１００に対する要求帯域超過信号１５９がネゲートされる。マスタ１００からのアクセス要求１５０が発行されており、かつ要求帯域超過信号１５９がネゲートされているため、アクセス要求判定部３００によってリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求１５０がアサートされているものと判断する。そのため、先行リフレッシュ要求信号１６４はネゲートされる。また、リフレッシュ発行回数カウンタ１０８の値は２であるので、リフレッシュ要求１６２はネゲートされたままの状態を保持する。【００９９】
次にＴ６０９においても、Ｔ６０８と同様にリフレッシュ発行回数カウンタ１０８の値は１減算され２から１に変化する。リフレッシュ発行回数カウンタ１０８の値は１以上２未満であるが、マスタ１００からのアクセス要求１５０が発行されているのでリフレッシュ要求１６２はネゲートされた状態を保持する。【０１００】
次にＴ６１０において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるのでＴ６１０ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応する値に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２がアサートされる。【０１０１】
以上のように、本実施形態のメモリ制御装置は、リフレッシュ発行回数カウンタ１０８の値が閾値以上の場合、メモリ１０４へのリフレッシュコマンドの発行を禁止する。これにより、メモリ制御装置は、閾値に１を加算した値とリフレッシュ周期とを乗算した時間に、少なくとも１回はメモリ１０４へリフレッシュコマンドを発行する。その結果、長時間にわたりメモリ１０４がリフレッシュされないことによるメモリのデータの揮発を防止できる。【０１０２】
なお、本実施形態では比較器５０４における閾値が２である場合を一例として示したが、マスタの数やメモリのリフレッシュ周期等に応じて３以上の数を設定しても良い。さらに、第１の実施形態と同様に、比較器３０１がアサートする値は０のみに限られない。【０１０３】
また、上述したメモリ制御装置を各種情報処理装置およびシステムに適応してもよい。【０１０４】
（第３の実施形態）
図８は、第３の実施形態におけるシステムの構成を示すブロック図である。【０１０５】
図８に示したシステムは、システムＬＳＩ７００と、ＤＶＤドライブ等の入力装置７０１と、液晶ディスプレイ等の表示装置７０２と、メモリ７０３とを備える。【０１０６】
システムＬＳＩ７００は、マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６、入力装置インタフェース（Ｉ／Ｆ）回路７０７およびメモリ制御装置７０８を備える。このメモリ制御装置７０８は、第１の実施形態で示したメモリ制御装置１０３または第２の実施形態で示したメモリ制御装置のいずれかである。【０１０７】
マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６および入力装置インタフェース回路７０７はそれぞれ、メモリ制御装置７０８に接続されている。また、マイコン回路７０４は、動画像復号化回路７０５、出力装置インタフェース回路７０６、入力装置インタフェース回路７０７に接続されており、接続先の各回路の制御を行うことができる。【０１０８】
出力装置インタフェース回路７０６は、表示装置７０２に、入力装置インタフェース回路７０７は入力装置７０１に、メモリ制御装置７０８はメモリ７０３に、それぞれ接続されている。【０１０９】
図８に示したシステムは、マイコン回路７０４がメモリ７０３に格納されたプログラムを読み込みながら実行することにより、動画像復号化回路７０５、出力装置インタフェース回路７０６および入力装置インタフェース回路７０７を制御する。これにより、入力装置インタフェース回路７０７が入力装置７０１から動画ストリームデータをメモリ７０３にロードし、メモリ７０３に読み込まれた動画ストリームデータを動画像復号化回路７０５によりデコードして画像データを作成してメモリ７０３に書き込み、メモリ７０３に書き込まれた画像データを出力装置インタフェース回路７０６が読み出し表示装置７０２に表示する。【０１１０】
なお、入力装置インタフェース回路７０７は第１マスタ装置として機能し、動画像復号化回路７０５は第２マスタ装置として機能し、出力装置インタフェース回路７０６は第３マスタ装置として機能する。【０１１１】
このとき、動画像復号化回路７０５、出力装置インタフェース回路７０６および入力装置インタフェース回路７０７は、それぞれの処理において局所的にメモリ７０３へのアクセスが頻発するケースや、逆に一定期間メモリ７０３へのアクセスが発生しないというケースが存在する。例えば、出力装置インタフェース回路７０６においては、表示装置７０２の表示周波数に応じて局所的にメモリ７０３よりデータの読み出しを行い、表示装置７０２への表示画像分のデータをメモリ７０３より読み出した後は次の画像読み出しまでの期間メモリ７０３へのアクセス要求は発行しない。すなわち、要求帯域以上にアクセス要求を発行するケースやアクセス要求が発行されない期間が続くケースが存在する。そのようなマスタが、メモリ制御装置７０８を用いてメモリ７０３にアクセスするため、効率の良いリフレッシュ動作をメモリに対して行うことができる。【０１１２】
以上、第３の実施形態によると複数のマスタのアクセス状態において、効率良くメモリに対するリフレッシュ動作を実施することができ、システム性能を高めることができる。【０１１３】
（第４の実施形態）
第３の実施形態では、例えばＤＶＤドライブといった入力装置７０１と、例えば液晶ディスプレイ表示装置７０２とを備えるシステムの例を示したが、本発明を携帯電話機に適用しても良く、携帯電話機に適用した場合の構成を示すブロック図を図９に表す。【０１１４】
同図に示すシステムは、機能部８０１および携帯電話機Ｍを含む。機能部８０１は、カメラおよびメモリカードを含み、符号化データを保持する。携帯電話機Ｍは、表示装置７０２、メモリ７０３、システムＬＳＩ８００およびアンテナ８１０を備える。【０１１５】
システムＬＳＩ８００は、マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７、外部入力装置インタフェース回路８０９およびメモリ制御装置７０８を含む。このメモリ制御装置７０８は、第１および第２の実施形態のいずれかのメモリ制御装置である。マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９がメモリ制御装置７０８に接続されている。マイコン回路７０４は、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７、外部入力装置インタフェース回路８０９に接続されており、接続先の各回路の制御を行うことができる。【０１１６】
出力装置インタフェース回路７０６は表示装置７０２に、高周波送受信装置インタフェース回路８０７はアンテナ８１０に、外部入力装置インタフェース回路８０９は機能部８０１に、メモリ制御装置７０８はメモリ７０３に接続されている。【０１１７】
図９に示したシステムは、マイコン回路７０４がメモリ７０３に格納されたプログラムを読み込みながら実行することにより、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９を制御する。これにより、外部入力装置インタフェース回路８０９が機能部８０１から、または高周波送受信装置インタフェース回路８０７がアンテナ８１０から動画ストリームデータをメモリ７０３にロードし、メモリ７０３に読み込まれた動画ストリームデータを動画像復号化回路７０５によりデコードして画像データを作成してメモリ７０３に書き込み、メモリ７０３に書き込まれた画像データを出力装置インタフェース回路７０６が読み出し表示装置７０２に表示する。【０１１８】
なお、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９は、第１マスタ装置として機能する。【０１１９】
このとき、第３の実施形態と同様に、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９は、それぞれの処理において局所的にメモリ７０３へのアクセスが頻発するケースや、逆に一定期間メモリ７０３へのアクセスが発生しないというケースが存在する。よって、第４の実施形態においても、メモリ制御装置７０８を用いてメモリ７０３にアクセスするため、効率良くメモリに対するリフレッシュ動作を実施することができ、システム性能を高めることができる。【０１２０】
なお、本発明をテレビジョン受像機に適用しても良い。その場合、機能部はメモリカード等が適用され、アンテナ８１０は衛星アンテナ、地上波アンテナおよびケーブル等になると考えられる。このアンテナ８１０は、例えばデジタル放送波を受信する。また、高周波送受信装置インタフェース回路８０７は、アンテナ８１０により受信されたデジタル放送波から分離された符号化データをメモリ７０３に書き込む。この符号化データは画像を含むデータである。【０１２１】
さらに、本発明をデジタルカメラに適用することも可能である。図１０は、本発明をデジタルカメラに適用した場合の構成を示すブロック図である。デジタルカメラＣは、表示装置７０２、メモリ７０３、システムＬＳＩ９００およびＣＣＤ９１０を備える。その場合、入力装置としてメモリカード９０１およびＣＣＤ（Charge Coupled Device）９１０等が挙げられ、これらのインタフェースとして、システムＬＳＩ９００は、外部入力装置インタフェース回路８０９およびＣＣＤインタフェース回路９０７を備える。このＣＣＤ９１０は被写体を撮影して撮影データを出力する撮像素子であり、ＣＣＤインタフェース回路９０７はＣＣＤ９１０から出力された撮影データをメモリ７０３に書き込む。なお、ＣＣＤインタフェース回路９０７は第４マスタ装置として機能する。【０１２２】
以上、本発明の第１〜４の実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構成される形態も、本発明の範囲内に含まれる。【０１２３】
例えば、第１の実施形態および第２の実施形態においてマスタの数を３マスタとしているがマスタの数は２マスタ以上の任意の数でよい。また、第１〜３の実施形態においてメモリの数を１つとしているがメモリの数は任意の数でよい。さらに、第１〜３の実施形態におけるメモリはＳＤＲ−ＳＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭ、ＦＣＲＡＭ等リフレッシュ動作を必要とするメモリに対しても適用できることは言うまでもない。
【産業上の利用可能性】
【０１２４】
以上説明してきた通り、本発明に係るメモリ制御装置は、複数のマスタ装置と、複数のマスタ装置が共有するメモリとに接続され、複数のマスタ装置から発行されたアクセス要求に応じてマスタ装置からメモリへのアクセスを制御するメモリ制御装置であって、ＤＶＤレコーダ、携帯電話機、テレビジョン受像機およびデジタルカメラ等として有用である。
【図１】
2009139109.tif 000003
【図２】
2009139109.tif 000004
【図３】
2009139109.tif 000005
【図４】
2009139109.tif 000006
【図５】
2009139109.tif 000007
【図６】
2009139109.tif 000008
【図７】
2009139109.tif 000009
【図８】
2009139109.tif 000010
【図９】
2009139109.tif 000011
【図１０】
2009139109.tif 000012
【手続補正書】
【提出日】平成22年8月19日(2010.8.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記複数のマスタ装置から発行されたアクセス要求に応じて前記マスタ装置から前記メモリへのアクセスを制御するメモリ制御装置およびこれを備えた情報処理装置に関する。
【背景技術】
【０００２】
システムＬＳＩでは、プロセッサやハードウェアエンジン等複数のマスタが共有のメモリにアクセスするユニファイドメモリ技術が知られている。このときに使用されるメモリとして、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等がある。ＳＤＲＡＭは揮発性のメモリであり、データ保持のためには、リフレッシュと呼ばれる一定時間ごとに電荷を注入する動作を行う必要がある。ＳＤＲＡＭに対してリフレッシュ動作を行う際、ＳＤＲＡＭのスペックに応じてリフレッシュ動作の前後で一定期間、ＳＤＲＡＭへのアクセスが不可能となる期間が存在する。そのため、リフレッシュ動作が発生することにより、マスタからＳＤＲＡＭへのアクセス要求は一時中断されることになり、マスタからＳＤＲＡＭへのアクセス効率低下に繋がる。
【０００３】
このアクセス効率低下を緩和する従来技術として、例えば、特許文献１に記載のメモリリフレッシュ制御回路が開示されている。特許文献１のメモリリフレッシュ制御回路は、ホストＣＰＵからメモリへのアクセス要求が発行されていない場合は、周期的なリフレッシュ発行間隔に対して先行してリフレッシュコマンドを発行する。一方、ホストＣＰＵからメモリへのアクセス要求が発行されている際に周期的なリフレッシュ発行間隔に同期したリフレッシュ要求が発生した場合は、以下の処理を行う。メモリリフレッシュ制御回路は、当該時点以前に先行してリフレッシュコマンドを発行している場合、当該リフレッシュ要求によるリフレッシュコマンドの発行を停止する。よって、ホストＣＰＵからメモリへのアクセス要求は中断されないので、リフレッシュコマンド発行によるホストＣＰＵからメモリへのアクセス効率低下を緩和する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２３６６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１においては、ホストＣＰＵからメモリへのアクセス効率低下を緩和することが可能であるが、複数のマスタがメモリを共有する構成を採っていない。複数のマスタがメモリを共有する構成の場合には、複数のマスタすべてがメモリへのアクセス要求を発行していない状況においてのみ、特許文献１のようにリフレッシュコマンドを先行して発行することが可能となる。しかしながら、複数のマスタすべてがメモリへのアクセス要求を発行していない状況は少なく、特許文献１でのアクセス効率低下を緩和するという効果が薄くなるという課題が存在する。
【０００６】
本発明は上記課題を鑑み、メモリを複数のマスタで共有している場合にも先行してリフレッシュコマンドを発行することでリフレッシュコマンドの発行によるマスタからメモリへのアクセス効率低下を緩和するメモリ制御装置および当該メモリ制御装置を備える情報処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の半導体装置は、複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記複数のマスタ装置から発行されたアクセス要求に応じて前記マスタ装置から前記メモリへのアクセスを制御するメモリ制御装置であって、前記複数のマスタ装置毎に、当該マスタ装置から発行されたアクセス要求による単位時間当たりのメモリアクセスデータ量である使用帯域を監視する監視部と、前記複数のマスタ装置毎に、予め定められた要求帯域を保持する保持部と、前記複数のマスタ装置毎に、対応する使用帯域が対応する要求帯域に達したか否かを判定する帯域判定部と、前記帯域判定部によるマスタ装置毎の判定結果に基づいて、リフレッシュ周期のタイミングと無関係に先行リフレッシュコマンドを前記メモリへ発行する制御部とを備える。
【０００８】
これにより、複数のマスタ装置に共有されるメモリに対しても、先行リフレッシュコマンドを使用帯域と要求帯域とに基づいて発行するので、リフレッシュ周期に同期して発生するリフレッシュコマンドの発行による当該マスタ装置からメモリへのアクセス効率の低下を緩和できる。
【０００９】
また、前記制御部は、使用帯域が対応する要求帯域に達していると判定されたとき、対応するマスタ装置が前記アクセス要求をアサートしていないとみなし、前記複数のマスタ装置すべてが前記アクセス要求をアサートしていないとみなされるとき、前記先行リフレッシュコマンドを前記メモリへ発行してもよい。
【００１０】
これにより、複数のマスタ装置すべてがメモリへアクセス要求を発行していない場合にのみ先行リフレッシュコマンドを発行する場合と比較して、より多くの先行リフレッシュコマンドを発行できるので、メモリへのアクセス効率の低下を一層緩和できる。
【００１１】
また、前記制御部は、前記メモリをリフレッシュする通常のリフレッシュコマンドを周期的に前記メモリへ発行するための通常リフレッシュ制御部と、前記リフレッシュ周期毎に1デクリメントし、前記通常のリフレッシュコマンドの発行時に１インクリメントし、前記先行リフレッシュコマンド発行時に１インクリメントするリフレッシュ発行回数カウンタとを備え、前記通常リフレッシュ制御部は、前記リフレッシュ発行回数カウンタのカウント値が基準値になったとき前記通常のリフレッシュコマンドを発行し、前記リフレッシュ発行回数カウンタのカウント値が前記基準値以外の値になったとき前記通常のリフレッシュコマンドを発行しなくてもよい。
【００１２】
これにより、通常のリフレッシュコマンドが発行されない期間までに、当該期間に対応する先行リフレッシュコマンドが発行された回数は、当該期間において通常のリフレッシュコマンドが発行されるべき回数以上となる。その結果、リフレッシュ不足によるメモリのデータの揮発を防止できる。
【００１３】
また、前記制御部は、前記リフレッシュ発行回数カウンタによってカウントされた値が前記基準値より大きい予め定められた閾値以上の場合、前記先行リフレッシュコマンドの発行を禁止してもよい。
【００１４】
これにより、メモリ制御装置は、閾値およびリフレッシュ周期に対応する時間内に少なくとも１回は通常のリフレッシュコマンドを発行する。その結果、長時間にわたりメモリがリフレッシュされないことによるメモリのデータの揮発を一層防止できる。
【００１５】
また、前記制御部は、前記メモリをリフレッシュする通常のリフレッシュ要求を周期的に発行するリフレッシュ要求発行部と、前記複数のマスタ装置毎に対応する使用帯域と対応する要求帯域との差分と前記リフレッシュ要求による単位時間当たりのメモリアクセスデータ量であるリフレッシュ要求帯域とに基づいて、前記通常のリフレッシュ要求と前記複数のマスタ装置から発行された各アクセス要求とを調停し、調停した結果に応じてコマンドを前記メモリへ発行する調停部とを備えてもよい。
【００１６】
これにより、各マスタ装置からのアクセス要求が複数発生している場合に、当該アクセス要求間での調停ができる。また、各マスタ装置からのアクセス要求が少なくとも１つ発生している期間に通常のリフレッシュ要求が発生した場合、当該アクセス要求と通常のリフレッシュ要求との調停ができる。
【００１７】
また、本発明の情報処理装置は、上記メモリ制御装置と前記複数のマスタ装置とを有する半導体集積回路と、前記半導体集積回路に接続されたリフレッシュ動作を必要とする前記メモリとを備え、前記複数のマスタ装置は、外部から入力された符号化データを前記メモリに書き込む第１マスタ装置と、前記メモリに書き込まれた前記符号化データを復号して、復号した前記符号化データである復号データを前記メモリに書き込む第２マスタ装置と、前記復号データを前記メモリから取得し、取得した前記復号データを表示装置に出力する第３マスタ装置とを含む。
【００１８】
また、前記第１マスタ装置は、デジタル放送波から分離された前記符号化データを前記メモリに書き込んでもよい。
【００１９】
また、前記符号化データは、画像を含むデータであってもよい。
【００２０】
また、前記情報処理装置はさらに、被写体を撮影して撮影データを出力する撮像素子と、出力された前記撮影データを前記メモリに書き込む第４マスタ装置とを備え、前記第２マスタ装置はさらに、前記メモリから前記撮影データを取得し、取得した前記撮影データを符号化して、符号化した前記撮影データである符号化撮影データを前記メモリへ書き込み、前記第３マスタ装置はさらに、前記撮影データを前記メモリから取得し、取得した前記撮影データを前記表示装置に出力し、前記第１マスタ装置は、前記符号化撮影データを前記メモリから取得し、取得した前記符号化撮影データを記録媒体に記録してもよい。
【発明の効果】
【００２１】
本発明によれば、メモリを複数のマスタで共有している場合にも先行してリフレッシュコマンドを発行することでリフレッシュコマンドの発行によるマスタからメモリへのアクセス効率低下を緩和するメモリ制御装置および情報処理装置を提供できる。
【図面の簡単な説明】
【００２２】
【図１】図１は、第１の実施形態に係るメモリ制御装置の構成を示す図である。
【図２】図２は、アクセス要求調停部の詳細な構成を示すブロック図である。
【図３】図３は、使用帯域監視部の詳細な構成の一例を示すブロック図である。
【図４】図４は、リフレッシュ要求発行部の詳細な構成を示すブロック図である。
【図５】図５は、メモリ制御装置の動作の一例を示すタイミングチャートである。
【図６】図６は、第２の実施形態におけるリフレッシュ要求発行部の詳細な構成を示すブロック図である。
【図７】図７は、メモリ制御装置の動作の一例を示すタイミングチャートである。
【図８】図８は、第３の実施形態におけるシステム構成を示すブロック図である。
【図９】図９は、第４の実施形態におけるシステム構成を示すブロック図である。
【図１０】図１０は、本発明のメモリ制御装置を備えるデジタルカメラの構成を示すブロック図である。
【発明を実施するための形態】
【００２３】
（第１の実施形態）
本実施形態のメモリ制御装置は、アクセス要求を発行する複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記アクセス要求に応じて前記メモリへのアクセスを制御するメモリ制御装置であって、前記複数のマスタ装置毎に、当該マスタ装置から発行されたアクセス要求による単位時間当たりのメモリアクセスデータ量である使用帯域を監視する監視部と、前記複数のマスタ装置毎に、予め定められた要求帯域を保持する保持部と、前記複数のマスタ装置毎に、対応する使用帯域が対応する要求帯域に達したか否かを判定する帯域判定部と、前記帯域判定部によるマスタ装置毎の判定結果に基づいて、リフレッシュ周期のタイミングと無関係に先行リフレッシュコマンドを前記メモリへ発行する制御部とを備える。
【００２４】
これにより、複数のマスタ装置に共有されるメモリに対しても、先行リフレッシュコマンドを使用帯域と要求帯域とに基づいて発行するので、リフレッシュ周期に同期して発生するリフレッシュコマンドの発行による当該マスタ装置からメモリへのアクセス効率の低下を緩和できる。
【００２５】
図１は、本発明の第１の実施形態に係るメモリ制御装置の構成を示す図である。なお、同図においては、メモリ制御装置１０３に接続されるマスタ１００〜１０２と、メモリ１０４も示されている。
【００２６】
メモリ制御装置１０３は、アクセス要求調停部１０５およびリフレッシュ要求制御部１０６を備え、各マスタ１００〜１０２からメモリ１０４へのアクセス要求１５０〜１５２の調停、およびメモリ１０４へのアクセスコマンド発行を制御する。また、メモリ制御装置１０３はメモリ１０４へのリフレッシュコマンド発行を制御する。
【００２７】
アクセス要求調停部１０５は、マスタ１００〜１０２毎に予め定められたメモリ１０４への要求帯域を満たすように、各マスタから発行されるメモリ１０４へのアクセス要求１５０〜１５２に対する調停を行う。次に、調停した結果に従ってアクセスコマンド１５３〜１５５のいずれか１つを、コマンド伝達用信号線１６９を介してメモリ１０４に対して発行する。なお、アクセスコマンド１５３〜１５５は書き込み・読み込みの区別、マスタの種類、アクセスアドレス、アクセスデータ量等から構成される。アクセス要求調停部１０５は、アクセス要求許可信号１５６〜１５８を介して、調停の結果をマスタへ伝達する。また、アクセス要求調停部１０５は、各マスタからメモリ１０４へのアクセスコマンド１５３〜１５５およびアクセス要求許可信号１５６〜１５８に基づいて各マスタの使用帯域を監視する。そして、マスタ毎に設定されたメモリ１０４への要求帯域を超えてアクセス要求を発行しているマスタに対して要求帯域超過信号１５９〜１６１をアサートしてリフレッシュ要求制御部１０６に要求帯域を超えてアクセス要求１５０〜１５２が発行されていることを伝達する。
【００２８】
リフレッシュ要求制御部１０６は、マスタ１００〜１０２からのアクセス要求１５０〜１５２と、アクセス要求調停部１０５での調停結果に基づき、リフレッシュ要求１６２、リフレッシュコマンド１６３及び先行リフレッシュ要求信号１６４等を発生する。具体的には、リフレッシュ要求制御部１０６は、リフレッシュ周期カウンタ１０７、リフレッシュ発行回数カウンタ１０８およびリフレッシュ要求発行部１０９を備え、リフレッシュ要求１６２と、リフレッシュコマンド１６３と、先行リフレッシュ要求信号１６４と、リフレッシュ周期カウンタ１０７の値を示す信号であるリフレッシュ周期カウント信号１６５とを、アクセス要求調停部１０５に対して発行する。アクセス要求調停部１０５によりリフレッシュ要求１６２が許可されると、リフレッシュ要求許可信号１６６を介してリフレッシュ要求の許可が伝達される。
【００２９】
リフレッシュ周期カウンタ１０７は、外部から入力されるマスタクロックを基に、設定されたリフレッシュ周期（例えば、１０ｍ秒）に対応する値を初期値として毎サイクル１ずつ値をデクリメントするダウンカウンタである。このリフレッシュ周期カウンタ１０７は、リフレッシュ周期カウント信号１６５をアクセス要求調停部１０５へ出力する。また、リフレッシュ周期カウンタ１０７は、リフレッシュ周期カウンタ１０７の値が１になると、リフレッシュ発行回数カウンタデクリメント信号１６７をアサートする。また、リフレッシュ周期カウンタ１０７の値は、１になった次のサイクルで初期値にリセットされる。
【００３０】
リフレッシュ発行回数カウンタ１０８は、アクセス要求調停部１０５からリフレッシュ要求許可信号１６６がアサートされるとカウンタ値を１インクリメントし、リフレッシュ周期カウンタ１０７からリフレッシュ発行回数カウンタデクリメント信号１６７がアサートされると１デクリメントする。つまり、リフレッシュ発行回数カウンタ１０８の値は、リフレッシュ周期が来る前に前もってリフレッシュ発行が行われた回数を表している。リフレッシュ発行回数カウンタ１０８の値は、リフレッシュ発行回数カウント信号１６８を介してリフレッシュ要求発行部１０９に伝達される。
【００３１】
リフレッシュ要求発行部１０９は、リフレッシュ発行回数カウント信号１６８により伝達されるリフレッシュ発行回数カウンタ１０８の値、およびマスタ１００〜１０２それぞれに対応する要求帯域超過信号１５９〜１６１に従って、リフレッシュ要求１６２、および先行リフレッシュ要求信号１６４を発行する。
【００３２】
また、リフレッシュ要求発行部１０９は、リフレッシュコマンド１６３をアクセス要求調停部１０５に対して出力する。リフレッシュコマンド１６３は固定値であり、アクセス要求調停部１０５がメモリ１０４に対してリフレッシュ発行を実施するために必要なリフレッシュコマンドであることを示すコマンドＩＤ、およびメモリ１０４のどの領域に対してリフレッシュを実行するかを示すリフレッシュ領域の情報を有している。
【００３３】
図２は、図１中のアクセス要求調停部１０５の詳細な構成を示すブロック図である。
【００３４】
アクセス要求調停部１０５は、調停器２００と、要求帯域保持部２０１〜２０３と、使用帯域監視部２０４〜２０６と、比較器２１７〜２１９とを備える。
【００３５】
調停器２００は、マスタ１００〜１０２毎に設定された要求帯域保持部２０１〜２０３、使用帯域監視部２０４〜２０６から伝達されるマスタ１００〜１０２毎の使用帯域２５０〜２５２、リフレッシュ周期カウント信号１６５および先行リフレッシュ要求信号１６４に基づき、マスタ１００〜１０２からのアクセス要求１５０〜１５２およびリフレッシュ要求１６２の調停を行う。調停結果はアクセス要求許可信号１５６〜１５８およびリフレッシュ要求許可信号１６６を介して、それぞれマスタ１００〜１０２およびリフレッシュ要求制御部１０６に伝達される。
【００３６】
具体的には、調停器２００は、減算器２０７〜２０９、要求帯域演算部２１０、アクセス要求マスク回路２１１〜２１３、最大値決定回路２１４及びセレクタ２１５を備える。
【００３７】
減算器２０７〜２０９はそれぞれ、対応する要求帯域保持部２０１に保持されている要求帯域から対応する使用帯域監視部２０４が監視している対応する使用帯域を減算する。具体的には、減算器２０７では（要求帯域保持部２０１が保持する要求帯域−使用帯域２５０）の演算が、減算器２０８では（要求帯域保持部２０２が保持する要求帯域−使用帯域２５１）の演算が、減算器２０９では（要求帯域保持部２０３が保持する要求帯域−使用帯域２５２）の演算が行われ、演算結果はそれぞれ最大値決定回路２１４に伝達される。
【００３８】
ここで、要求帯域とは、対応するマスタ１００〜１０２における処理を円滑に進めるために要求される単位時間当たりのメモリアクセスデータ量をいう。メモリアクセスの頻度が高い処理では、要求帯域が大きくなり、メモリアクセスの頻度が低い処理では要求帯域が小さくなる。例えば、各マスタ１００〜１０２またはＯＳは、初期化時に要求帯域保持部２０１〜２０３に要求帯域を設定すればよい。また、プログラム（タスク又はプロセス）の切り換え時に動的に変更してもよい。上記の単位時間は、固定値でよいが、例えば、マスタ１００〜１０２における単位処理の時間、画像処理のフレーム（フィールド）周期の整数倍、リフレッシュ周期の整数倍でよい。
【００３９】
また、使用帯域とは、マスタ１００〜１０２から発行されたアクセス要求による、現時点における単位時間当たりのメモリアクセスデータ量をいう。なお、要求帯域保持部２０１〜２０３は、保持部として機能する。
【００４０】
要求帯域演算部２１０では、リフレッシュ周期カウント信号１６５に基づいてリフレッシュ要求１６２による単位時間当たりのメモリアクセスデータ量であるリフレッシュ要求帯域を算出する。リフレッシュ要求帯域は、リフレッシュ動作によりメモリ１０４に対して発生するアクセス中断時間、および当該時点でのリフレッシュ周期カウント信号１６５より算出される。
【００４１】
アクセス要求マスク回路２１１〜２１３はそれぞれ、先行リフレッシュ要求信号１６４がアサートされているときは対応するマスタ１００〜１０２からのアクセス要求１５０〜１５２をネゲートし、先行リフレッシュ要求信号１６４がネゲートされているときは対応するマスタ１００〜１０２からのアクセス要求１５０〜１５２を出力する。アクセス要求マスク回路２１１、２１２、２１３の出力は、最大値決定回路２１４に伝達される。
【００４２】
最大値決定回路２１４は、リフレッシュ要求１６２がアサートされているか否かに応じて、減算器２０７〜２０９での減算結果と要求帯域演算部２１０での算出結果とから最も大きい値に対応するリフレッシュ要求１６２およびアクセス要求１５０〜１５２を決定する。また、最大値決定回路２１４は、決定したリフレッシュ要求１６２およびアクセス要求１５０〜１５２に対応するリフレッシュコマンド１６３およびアクセスコマンド１５３〜１５５をセレクタ２１５に指示する。
【００４３】
具体的には、最大値決定回路２１４は、リフレッシュ要求１６２がネゲートしている場合、出力がアサートしているアクセス要求マスク回路２１１〜２１３に対応する減算器２０７〜２０９の減算結果を比較し、減算結果が最大である減算器２０７〜２０９に対応するマスタ１００〜１０２へのアクセス要求許可信号１５６〜１５８をアサートする。また、リフレッシュ要求許可信号１６６をネゲートする。
【００４４】
一方、リフレッシュ要求１６２がアサートしている場合、出力がアサートしているアクセス要求マスク回路２１１〜２１３に対応する減算器２０７〜２０９の減算結果と、要求帯域演算部２１０での算出結果とを比較する。比較した結果、要求帯域演算部２１０での算出結果が最大である場合、リフレッシュ発行回数カウンタ１０８へ出力しているリフレッシュ要求許可信号１６６をアサートする。また、アクセス要求許可信号１５６〜１５８をネゲートする。また、比較した結果、減算器２０７〜２０９のうちのいずれかの減算結果が最大である場合、減算結果が最大である減算器２０７〜２０９に対応するマスタ１００〜１０２へのアクセス要求許可信号１５６〜１５８をアサートする。
【００４５】
これにより、最大値決定回路２１４は、各マスタ１００〜１０２からのアクセス要求１５０〜１５２が複数アサートしている場合に、当該アクセス要求１５０〜１５２間での調停ができる。また、各マスタ１００〜１０２からのアクセス要求１５０〜１５２が少なくとも１つアサートしている期間にリフレッシュ要求１６２がアサートした場合、当該アクセス要求１５０〜１５２とリフレッシュ要求１６２との調停ができる。
【００４６】
セレクタ２１５は、最大値決定回路２１４から出力されたリフレッシュコマンド１６３およびアクセスコマンド１５３〜１５５のいずれか１つを示す信号に従い、リフレッシュコマンド１６３およびアクセスコマンド１５３〜１５５のいずれか１つをメモリ制御部２１６へ出力する。具体的には、セレクタ２１５では、最大値決定回路２１４において減算器２０７、２０８または２０９の値が最大値である場合は、対応するアクセスコマンド１５３、１５４、１５５をメモリ制御部２１６に伝達し、要求帯域演算部２１０の値が最大値である場合は、リフレッシュコマンド１６３をメモリ制御部２１６に伝達する。
【００４７】
使用帯域監視部２０４〜２０６はそれぞれ、マスタ１００〜１０２に対応し、対応するマスタ１００〜１０２から発行されたアクセスコマンド１５３〜１５５の使用帯域を監視する。具体的には、使用帯域監視部２０４〜２０６はそれぞれ、対応するアクセス要求許可信号１５６〜１５８がアサートされると、対応するアクセスコマンド１５３〜１５５により与えられるアクセスデータ量に基づき使用帯域の算出を行う。例えば、使用帯域監視部２０４〜２０６は、マスタ１００〜１０２毎の使用帯域の監視を次のようにすればよい。使用帯域監視部２０４〜２０６はそれぞれ、対応するマスタ１００〜１０２からのアクセス要求１５０〜１５２がアサートする毎に対応するアクセスコマンド１５３〜１５５に対応するアクセスデータ量を算出し、単位時間内に発行された全ての当該アクセスコマンド１５３〜１５５によるアクセスデータ量を累算すればよい。
【００４８】
図３は、使用帯域監視部２０４の詳細な構成の一例を示すブロック図である。なお、使用帯域監視部２０５および２０６も同様の構成である。また、同図には、使用帯域監視部２０４の外部回路のタイマ２４５も示されている。
【００４９】
同図に示す使用帯域監視部２０４は、アクセスデータ量取得部２４１と、加算器２４２と、アキュムレータ２４３と、レジスタ２４４とを備える。アクセスデータ量取得部２４１は、アクセス要求許可信号１５６がアサートされると、アクセスコマンド１５３により与えられるアクセスデータ量を取得する。加算器２４２は、アクセスデータ量取得部２４１により取得されたアクセスデータ量と、アキュムレータ２４３に保持されているアクセスデータ量とを加算し、加算結果をアキュムレータ２４３へ出力する。アキュムレータ２４３は、タイマ２４５により制御されるリセットタイミングから現時点までのアクセスデータ量を累算し、保持する。また、タイマ２４５から入力されているリセット信号がアサートした場合、保持しているアクセスデータ量をレジスタ２４４に出力する。なお、タイマ２４５は、予め定められた単位時間（例えば、１m秒）ごとにリセット信号をアサートする。
【００５０】
これにより、使用帯域監視部２０４は、単位時間内に発行された全てのアクセスコマンド１５３に対応するアクセスデータ量を累算できる。なお、この使用帯域監視部２０４〜２０６は、監視部として機能する。
【００５１】
メモリ制御部２１６は、調停器２００により選択されたアクセスコマンド１５３〜１５５およびリフレッシュコマンド１６３に従ってメモリ１０４に対するアクセスコマンドおよびリフレッシュコマンドを生成し、コマンド伝達用信号線１６９を用いてメモリ１０４へ各コマンドを発行する。
【００５２】
比較器２１７〜２１９はそれぞれ、マスタ１００〜１０２に対応し、対応する要求帯域保持部２０１〜２０３に保持されている要求帯域と、対応する使用帯域監視部２０４〜２０６から与えられる当該時点での使用帯域２５０〜２５２との比較を行い、使用帯域が要求帯域を超えている場合には要求帯域超過信号１５９〜１６１をアサートする。この比較器２１７〜２１９は、帯域判定部として機能する。
【００５３】
このように、アクセス要求調停部１０５は、先行リフレッシュ要求信号１６４がアサートされている場合、マスタ１００〜１０３からのアクセス要求１５０〜１５２がアサートされていても、メモリ１０４へリフレッシュコマンドを発行する。また、リフレッシュ要求１６２および先行リフレッシュ要求信号１６４がネゲートされ、かつ複数のマスタ１００〜１０２のうち２つ以上からアクセス要求１５０〜１５２がアサートされている場合、マスタ１００〜１０２ごとに対応する当該時点での要求帯域と、対応する使用帯域２５０〜２５２との差分に基づき調停する。また、リフレッシュ要求１６２がアサートされ、かつ先行リフレッシュ要求信号１６４がネゲートされ、かつ複数のマスタ１００〜１０２のうち少なくとも１つからアクセス要求１５０〜１５２がアサートされている場合、マスタ１００〜１０２ごとに対応する当該時点での要求帯域と対応する使用帯域２５０〜２５２との差分と、リフレッシュ要求帯域に基づき、リフレッシュ要求１６２と当該アクセス要求１５０〜１５２とを調停する。
【００５４】
なお、リフレッシュ要求制御部１０６と、調停器２００と、メモリ制御部２１６とは制御部として機能する。
【００５５】
図４は、図１中のリフレッシュ要求発行部１０９の詳細な構成を示すブロック図である。リフレッシュ要求発行部１０９は、アクセス要求判定部３００と、比較器３０１と、組み合わせ回路３０２と、リフレッシュコマンド生成部３０３とを備える。
【００５６】
アクセス要求判定部３００は、アクセス要求１５０〜１５２をアサートし、かつ要求帯域超過信号１５９〜１６１をネゲートしているマスタ１００〜１０２が存在するか否かの判定を行う。つまり、いずれか１つのマスタ１００〜１０２でもアクセス要求を発行し、かつ対応する使用帯域２５０〜２５２が対応する要求帯域を超過していない場合には、当該マスタ１００〜１０２からのアクセス要求が発行されているとみなして、アクセス要求判定部３００は出力をネゲートする。また、いずれのマスタ１００〜１０２もアクセス要求を発行していない場合、またはマスタ１００〜１０２のいずれか１つがアクセス要求を発行しているが対応する使用帯域２５０〜２５２が対応する要求帯域を超過している場合には、マスタ１００〜１０２からのアクセス要求は発行されていないとみなして、アクセス要求判定部３００は出力をアサートする。このアクセス要求判定部３００の出力は、先行リフレッシュ要求信号１６４として出力される。
【００５７】
比較器３０１は、リフレッシュ発行回数カウント信号１６８、すなわちリフレッシュ発行回数カウンタ１０８のカウント値が基準値か否かを判定する。例えば、基準値が０の場合、リフレッシュ発行回数カウント信号１６８が０であれば出力をアサートし、０以外であれば出力をネゲートする。
【００５８】
組み合わせ回路３０２では、アクセス要求判定部３００および比較器３０１の結果に基づき、リフレッシュ要求１６２をアサートおよびネゲートする。具体的には、組み合わせ回路３０２は、リフレッシュ発行回数カウンタ１０８の値が０、またはアクセス要求判定部３００によりマスタ１００〜１０２からのアクセス要求が発行されていないとみなされた場合にはリフレッシュ要求１６２をアサートする。リフレッシュ発行回数カウンタ１０８の値が０ではなく、かつリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求が発行されているとみなされた場合にはリフレッシュ要求１６２をネゲートする。
【００５９】
リフレッシュコマンド生成部３０３は、アクセス要求調停部１０５に対するリフレッシュコマンド１６３を出力する。リフレッシュコマンド１６３は固定値であり、リフレッシュコマンド生成部３０３で設定されたリフレッシュコマンドであることを示すコマンドＩＤ、およびメモリ１０４のどの領域に対してリフレッシュを実行するかを示すリフレッシュ領域の情報によってその値が決定される。なお、リフレッシュコマンド生成部３０３に設定される情報はハードウェアとして固定しても、ソフトウェアにより設定されてもどちらでも良い。
【００６０】
このように、リフレッシュ要求発行部１０９は、リフレッシュ発行回数カウント信号１６８、アクセス要求１５０〜１５２および要求帯域超過信号１５９〜１６１に基づいて、リフレッシュ要求１６２および先行リフレッシュ要求信号１６４をアサートまたはネゲートする。また、アクセス要求調停部１０５に対するリフレッシュコマンド１６３を出力する。
【００６１】
これにより、複数のマスタ１００〜１０２すべてがアクセス要求１５０〜１５２をネゲートしている場合にのみ先行してリフレッシュコマンドを発行する場合と比較して、より多くのリフレッシュコマンドを先行して発行できるので、メモリ１０４へのアクセス効率の低下を一層緩和できる。
【００６２】
なお、リフレッシュ周期カウンタ１０７、セレクタ２１５、メモリ制御部２１６、比較器３０１、組み合わせ回路３０２およびリフレッシュコマンド生成部３０３は通常リフレッシュ制御部として機能する。
【００６３】
また、比較器３０１および組み合わせ回路３０２はリフレッシュ要求発行部としても機能し、調停器２００およびメモリ制御部２１６は調停部としても機能する。
【００６４】
次に、ここまで説明したメモリ制御装置１０３の動作について説明する。図５は、第１の実施形態におけるメモリ制御装置１０３の動作の一例を示すタイミングチャートである。
【００６５】
まずＴ４００において、マスタ１００および１０１からメモリ１０４に対するアクセス要求１５０および１５１がアサートされているが、対応する要求帯域超過信号１５９および１６０はネゲートされている。したがって、先行リフレッシュ要求信号１６４はネゲートされている。また、リフレッシュ発行回数カウンタ１０８の値は０であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされている。また、Ｔ４００ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応した値となっている。
【００６６】
次にＴ４０１において、アクセス要求調停部１０５によって、リフレッシュ要求１６２に対するリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求１６２が許可されたことで、メモリ制御部２１６からメモリ１０４へリフレッシュコマンドが発行される。また、リフレッシュ要求許可信号１６６がアサートされたことにより、リフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。また、リフレッシュ発行回数カウンタ１０８の値が１に変化したことにより、リフレッシュ要求１６２はネゲートされる。
【００６７】
次にＴ４０２において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるので、Ｔ４０２ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応する値に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。また、リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２はアサートされる。
【００６８】
次に、Ｔ４０２〜Ｔ４０３において、再度Ｔ４０１およびＴ４０２と同様に動作する。
【００６９】
次にＴ４０３において、マスタ１００が要求帯域を超えた状態でのアクセス要求１５０を発行している状態となったことを示す要求帯域超過信号１５９がアサートされる。
【００７０】
次にＴ４０４において、マスタ１０１が要求帯域を超えた状態でのアクセス要求１５１を発行している状態となったことを示す要求帯域超過信号１６０がアサートされる。したがって、このとき、マスタ１００はアクセス要求１５０をアサートしているが要求帯域超過信号１５９もアサートされ、マスタ１０１はアクセス要求１５１をアサートしているが要求帯域超過信号１６０もアサートされている。また、マスタ１０２はアクセス要求１５２をアサートしていない。よって、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされ、先行リフレッシュ要求信号１６４がアサートされる。また、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２もアサートされる。
【００７１】
次にＴ４０５において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。このとき、先行リフレッシュ要求信号１６４がアサートされているので、リフレッシュ要求１６２はアクセス要求調停部１０５において最優先に許可されている。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。このとき、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされている。よって、リフレッシュ発行回数カウンタ１０８の値は１以上であるが、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされた状態を保持する。
【００７２】
次にＴ４０６において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて１から２に変化する。しかし、リフレッシュ要求発行部１０９に対するマスタ１００、１０１、１０２からのアクセス要求は発行されていないとみなされているため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされた状態を保持する。
【００７３】
次にＴ４０７において、マスタ１００に対する要求帯域超過信号１５９がネゲートされる。このとき、マスタ１００からのアクセス要求１５０は発行されているため、アクセス要求判定部３００によってリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求１５０がアサートされているものとみなす。そのため、先行リフレッシュ要求信号１６４はネゲートされる。また、Ｔ４０７においてはリフレッシュ発行回数カウンタ１０８の値は３であり１以上となっているのでリフレッシュ要求１６２もネゲートされる。
【００７４】
次にＴ４０８において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるので、リフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され３から２に変化する。このとき、リフレッシュ発行回数カウンタ１０８の値は１以上であり、かつリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求が発行されているものと判断するため、リフレッシュ要求１６２はネゲートされた状態を保持する。
【００７５】
次にＴ４０９においても、Ｔ４０８と同様にリフレッシュ発行回数カウンタ１０８の値は１減算され２から１に変化するが、リフレッシュ発行回数カウンタ１０８の値は１以上であり、かつリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求が発行されているものと判断するため、リフレッシュ要求１６２はネゲートされた状態を保持する。
【００７６】
次にＴ４１０において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるので、リフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２がアサートされる。
【００７７】
同図に示すように、Ｔ４０４〜Ｔ４０７においては、マスタ１００および１０１からのアクセス要求１５０および１５１がアサートされているが、要求帯域超過信号１５９および１６０もアサートされている。その結果、アクセス要求判定部３００により、アクセス要求１５０および１５１はないものとみなされて、リフレッシュ要求発行部１０９により先行リフレッシュ要求信号１６４がアサートされる。これにより、マスタ１００および１０１からのアクセス要求１５０および１５１がある状態においてもリフレッシュコマンド１６３を発行することが可能となる。
【００７８】
また、Ｔ４０７〜Ｔ４１０においては、リフレッシュ発行回数カウンタ１０８の値が１以上であるので、メモリ１０４へのリフレッシュコマンドが発行されない。よって、Ｔ４０７〜Ｔ４１０において、アクセス要求を発行しているマスタ１００および１０１からメモリ１０４へのアクセス効率がリフレッシュコマンドの発行によって低下することを緩和できる。
【００７９】
このように、メモリ制御装置１０３は、通常のリフレッシュコマンドが発行されない期間（Ｔ４０８〜Ｔ４１０）までに、当該期間に対応する先行リフレッシュコマンドが発行された回数は、当該期間において通常のリフレッシュコマンドが発行されるべき回数（２回)以上となる。その結果、リフレッシュ不足によるメモリ１０４のデータの揮発を防止できる。
【００８０】
以上のように、本実施形態のメモリ制御装置１０３は、マスタ１００〜１０２それぞれに対応する使用帯域と対応する要求帯域とに基づいて、先行リフレッシュコマンドを発行するので、各マスタ１００〜１０２からのアクセス要求１５０〜１５２が少なくとも１つアサートされている場合に、リフレッシュ周期に同期して発生するリフレッシュコマンドの発行による当該マスタ１００〜１０２からメモリ１０４へのアクセス効率の低下を緩和できる。
【００８１】
なお、本実施形態では、比較器３０１はリフレッシュ発行回数カウント信号１６８が０であれば出力をアサートし、０以外であれば出力をネゲートする例を示したが、比較器３０１がアサートする値は０または１のように範囲を持たせても良い。さらに、当該範囲はマスタの数やメモリのリフレッシュ周期等に応じて、自由に設定させて良い。
【００８２】
（第２の実施形態）
本発明の第２の実施形態におけるメモリ制御装置は、リフレッシュ発行回数カウンタ１０８によってカウントされた値が基準値より大きい予め定められた閾値以上の場合、先行リフレッシュコマンドをメモリ１０４へ発行しない。
【００８３】
本実施形態におけるメモリ制御装置の構成は、第１の実施形態におけるメモリ制御装置１０３の構成とほぼ同じであるが、リフレッシュ要求発行部の構成が異なる。以下、本実施形態におけるメモリ制御装置が、第１の実施形態におけるメモリ制御装置と異なる点を中心に説明する。
【００８４】
図６は、本実施形態のリフレッシュ要求発行部の詳細な構成を示すブロック図である。同図に示すリフレッシュ要求発行部５０９は、第１の実施形態で示したリフレッシュ要求発行部１０９と比較して、さらに比較器５０４および組み合わせ回路５０５を備える。なお、アクセス要求判定部３００、比較器３０１、組み合わせ回路３０２およびリフレッシュコマンド生成部３０３は図４におけるものと同様のものである。また、先行リフレッシュ要求信号１６４も図４と同様である。
【００８５】
比較器５０４は、リフレッシュ発行回数カウント信号１６８が基準値より大きい予め定められた閾値（例えば、２）未満のとき出力をアサートし、閾値以上のとき出力をネゲートする。
【００８６】
組み合わせ回路５０５は、比較器５０４の出力とアクセス要求判定部３００の出力との論理積をとる。また、組み合わせ回路３０２は、組み合わせ回路５０５の出力と比較器３０１の出力との論理和をとり、その結果をリフレッシュ要求１６２としてアクセス要求調停部１０５へ出力する。
【００８７】
これにより、リフレッシュ要求発行部５０９は、リフレッシュ発行回数カウント信号１６８が２以上であるときにはアクセス要求判定部３００の判定結果によらずリフレッシュ要求１６２をネゲートする。
【００８８】
図７は、第２の実施形態におけるメモリ制御装置の動作の一例を示すタイミングチャートである。なお、同図において、アクセス要求１５０〜１５２および要求帯域超過信号１５９〜１６１は、図５と同様である。これはリフレッシュ発行回数カウンタ１０８の値が０である場合と、リフレッシュ発行回数カウンタ１０８の値が１以上２未満でありかつアクセス要求判定部３００によりマスタからのアクセス要求が発行されていないと判断された場合とはリフレッシュ要求１６２をアサートし、それ以外の場合はネゲートするものである。
【００８９】
まず、Ｔ６００において、マスタ１００および１０１からメモリ１０４に対するアクセス要求１５０および１５１がアサートされる。また、対応する要求帯域超過信号１５９および１６０はネゲートされている。したがって、先行リフレッシュ要求信号１６４はネゲートされている。また、リフレッシュ発行回数カウンタ１０８の値は０であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２の値はアサートされている。また、Ｔ６００ではリフレッシュ周期カウンタの値は初期値であるリフレッシュ周期に対応した値となっている。
【００９０】
次にＴ６０１において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことにより、リフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。マスタ１００および１０１からのアクセス要求１５０および１５１がアサートされた状態でリフレッシュ発行回数カウンタ１０８の値が１に変化したことにより、リフレッシュ要求１６２はネゲートされる。
【００９１】
次にＴ６０２において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるのでＴ６０２ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。また、リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２はアサートされる。
【００９２】
次にＴ６０３において、マスタ１０１が要求帯域を超えた状態でのアクセス要求１５１を発行している状態となったことを示す要求帯域超過信号１６０がアサートされる。また、マスタ１０２はアクセス要求１５２をアサートしていない。なお、Ｔ６０３以前に、マスタ１００が要求帯域を越えた状態でのアクセス要求１５０を発行している状態となったことを示す要求帯域超過信号１５９がアサートされている。
【００９３】
よって、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされるので、先行リフレッシュ要求信号１６４がアサートされる。また、リフレッシュ発行回数カウンタ１０８の値は０であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２もアサートされる。
【００９４】
次にＴ６０４において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて０から１に変化する。このとき、Ｔ６０３と同様に、アクセス要求判定部３００によりリフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないとみなされている。よって、先行リフレッシュ要求信号１６４はアサートされた状態を保持する。また、リフレッシュ発行回数カウンタ１０８の値は１であるので、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はアサートされた状態を保持する。
【００９５】
次にＴ６０５において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて２に変化する。リフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求は発行されていないとみなされているので、先行リフレッシュ要求信号１６４はアサートされた状態を保持する。一方、リフレッシュ発行回数カウンタ１０８の値が１以上２未満の条件を満たさないため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２はネゲートされる。
【００９６】
次にＴ６０６において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるのでＴ６０６ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応する値に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され２から１に変化する。このとき、リフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求はいずれも発行されていないと判断されており、かつリフレッシュ発行回数カウンタ１０８の値が１以上２未満の条件を満たすため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２がアサートされる。
【００９７】
次にＴ６０７において、アクセス要求調停部１０５によってリフレッシュ要求許可信号１６６がアサートされる。リフレッシュ要求許可信号１６６がアサートされたことによりリフレッシュ発行回数カウンタ１０８の値は１加算されて２に変化する。リフレッシュ要求発行部１０９に対するマスタ１００〜１０２からのアクセス要求は発行されていないとみなされ、先行リフレッシュ要求信号１６４はアサートされた状態を保持する。一方、リフレッシュ発行回数カウンタ１０８の値が１以上２未満の条件を満たさないため、リフレッシュ要求発行部１０９からのリフレッシュ要求１６２は再びネゲートされる。
【００９８】
次にＴ６０８において、マスタ１００に対する要求帯域超過信号１５９がネゲートされる。マスタ１００からのアクセス要求１５０が発行されており、かつ要求帯域超過信号１５９がネゲートされているため、アクセス要求判定部３００によってリフレッシュ要求発行部１０９においてはマスタ１００からのアクセス要求１５０がアサートされているものと判断する。そのため、先行リフレッシュ要求信号１６４はネゲートされる。また、リフレッシュ発行回数カウンタ１０８の値は２であるので、リフレッシュ要求１６２はネゲートされたままの状態を保持する。
【００９９】
次にＴ６０９においても、Ｔ６０８と同様にリフレッシュ発行回数カウンタ１０８の値は１減算され２から１に変化する。リフレッシュ発行回数カウンタ１０８の値は１以上２未満であるが、マスタ１００からのアクセス要求１５０が発行されているのでリフレッシュ要求１６２はネゲートされた状態を保持する。
【０１００】
次にＴ６１０において、１サイクル前の状態においてリフレッシュ周期カウンタ１０７の値が１になるのでＴ６１０ではリフレッシュ周期カウンタ１０７の値は初期値であるリフレッシュ周期に対応する値に初期化される。リフレッシュ周期カウンタ１０７の値が初期化されたことにより、リフレッシュ発行回数カウンタ１０８の値は１減算され１から０に変化する。リフレッシュ発行回数カウンタ１０８の値が０に変化したことにより、リフレッシュ要求１６２がアサートされる。
【０１０１】
以上のように、本実施形態のメモリ制御装置は、リフレッシュ発行回数カウンタ１０８の値が閾値以上の場合、メモリ１０４へのリフレッシュコマンドの発行を禁止する。これにより、メモリ制御装置は、閾値に１を加算した値とリフレッシュ周期とを乗算した時間に、少なくとも１回はメモリ１０４へリフレッシュコマンドを発行する。その結果、長時間にわたりメモリ１０４がリフレッシュされないことによるメモリのデータの揮発を防止できる。
【０１０２】
なお、本実施形態では比較器５０４における閾値が２である場合を一例として示したが、マスタの数やメモリのリフレッシュ周期等に応じて３以上の数を設定しても良い。さらに、第１の実施形態と同様に、比較器３０１がアサートする値は０のみに限られない。
【０１０３】
また、上述したメモリ制御装置を各種情報処理装置およびシステムに適応してもよい。
【０１０４】
（第３の実施形態）
図８は、第３の実施形態におけるシステムの構成を示すブロック図である。
【０１０５】
図８に示したシステムは、システムＬＳＩ７００と、ＤＶＤドライブ等の入力装置７０１と、液晶ディスプレイ等の表示装置７０２と、メモリ７０３とを備える。
【０１０６】
システムＬＳＩ７００は、マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６、入力装置インタフェース（Ｉ／Ｆ）回路７０７およびメモリ制御装置７０８を備える。このメモリ制御装置７０８は、第１の実施形態で示したメモリ制御装置１０３または第２の実施形態で示したメモリ制御装置のいずれかである。
【０１０７】
マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６および入力装置インタフェース回路７０７はそれぞれ、メモリ制御装置７０８に接続されている。また、マイコン回路７０４は、動画像復号化回路７０５、出力装置インタフェース回路７０６、入力装置インタフェース回路７０７に接続されており、接続先の各回路の制御を行うことができる。
【０１０８】
出力装置インタフェース回路７０６は、表示装置７０２に、入力装置インタフェース回路７０７は入力装置７０１に、メモリ制御装置７０８はメモリ７０３に、それぞれ接続されている。
【０１０９】
図８に示したシステムは、マイコン回路７０４がメモリ７０３に格納されたプログラムを読み込みながら実行することにより、動画像復号化回路７０５、出力装置インタフェース回路７０６および入力装置インタフェース回路７０７を制御する。これにより、入力装置インタフェース回路７０７が入力装置７０１から動画ストリームデータをメモリ７０３にロードし、メモリ７０３に読み込まれた動画ストリームデータを動画像復号化回路７０５によりデコードして画像データを作成してメモリ７０３に書き込み、メモリ７０３に書き込まれた画像データを出力装置インタフェース回路７０６が読み出し表示装置７０２に表示する。
【０１１０】
なお、入力装置インタフェース回路７０７は第１マスタ装置として機能し、動画像復号化回路７０５は第２マスタ装置として機能し、出力装置インタフェース回路７０６は第３マスタ装置として機能する。
【０１１１】
このとき、動画像復号化回路７０５、出力装置インタフェース回路７０６および入力装置インタフェース回路７０７は、それぞれの処理において局所的にメモリ７０３へのアクセスが頻発するケースや、逆に一定期間メモリ７０３へのアクセスが発生しないというケースが存在する。例えば、出力装置インタフェース回路７０６においては、表示装置７０２の表示周波数に応じて局所的にメモリ７０３よりデータの読み出しを行い、表示装置７０２への表示画像分のデータをメモリ７０３より読み出した後は次の画像読み出しまでの期間メモリ７０３へのアクセス要求は発行しない。すなわち、要求帯域以上にアクセス要求を発行するケースやアクセス要求が発行されない期間が続くケースが存在する。そのようなマスタが、メモリ制御装置７０８を用いてメモリ７０３にアクセスするため、効率の良いリフレッシュ動作をメモリに対して行うことができる。
【０１１２】
以上、第３の実施形態によると複数のマスタのアクセス状態において、効率良くメモリに対するリフレッシュ動作を実施することができ、システム性能を高めることができる。
【０１１３】
（第４の実施形態）
第３の実施形態では、例えばＤＶＤドライブといった入力装置７０１と、例えば液晶ディスプレイ表示装置７０２とを備えるシステムの例を示したが、本発明を携帯電話機に適用しても良く、携帯電話機に適用した場合の構成を示すブロック図を図９に表す。
【０１１４】
同図に示すシステムは、機能部８０１および携帯電話機Ｍを含む。機能部８０１は、カメラおよびメモリカードを含み、符号化データを保持する。携帯電話機Ｍは、表示装置７０２、メモリ７０３、システムＬＳＩ８００およびアンテナ８１０を備える。
【０１１５】
システムＬＳＩ８００は、マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７、外部入力装置インタフェース回路８０９およびメモリ制御装置７０８を含む。このメモリ制御装置７０８は、第１および第２の実施形態のいずれかのメモリ制御装置である。マイコン回路７０４、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９がメモリ制御装置７０８に接続されている。マイコン回路７０４は、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７、外部入力装置インタフェース回路８０９に接続されており、接続先の各回路の制御を行うことができる。
【０１１６】
出力装置インタフェース回路７０６は表示装置７０２に、高周波送受信装置インタフェース回路８０７はアンテナ８１０に、外部入力装置インタフェース回路８０９は機能部８０１に、メモリ制御装置７０８はメモリ７０３に接続されている。
【０１１７】
図９に示したシステムは、マイコン回路７０４がメモリ７０３に格納されたプログラムを読み込みながら実行することにより、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９を制御する。これにより、外部入力装置インタフェース回路８０９が機能部８０１から、または高周波送受信装置インタフェース回路８０７がアンテナ８１０から動画ストリームデータをメモリ７０３にロードし、メモリ７０３に読み込まれた動画ストリームデータを動画像復号化回路７０５によりデコードして画像データを作成してメモリ７０３に書き込み、メモリ７０３に書き込まれた画像データを出力装置インタフェース回路７０６が読み出し表示装置７０２に表示する。
【０１１８】
なお、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９は、第１マスタ装置として機能する。
【０１１９】
このとき、第３の実施形態と同様に、動画像復号化回路７０５、出力装置インタフェース回路７０６、高周波送受信装置インタフェース回路８０７および外部入力装置インタフェース回路８０９は、それぞれの処理において局所的にメモリ７０３へのアクセスが頻発するケースや、逆に一定期間メモリ７０３へのアクセスが発生しないというケースが存在する。よって、第４の実施形態においても、メモリ制御装置７０８を用いてメモリ７０３にアクセスするため、効率良くメモリに対するリフレッシュ動作を実施することができ、システム性能を高めることができる。
【０１２０】
なお、本発明をテレビジョン受像機に適用しても良い。その場合、機能部はメモリカード等が適用され、アンテナ８１０は衛星アンテナ、地上波アンテナおよびケーブル等になると考えられる。このアンテナ８１０は、例えばデジタル放送波を受信する。また、高周波送受信装置インタフェース回路８０７は、アンテナ８１０により受信されたデジタル放送波から分離された符号化データをメモリ７０３に書き込む。この符号化データは画像を含むデータである。
【０１２１】
さらに、本発明をデジタルカメラに適用することも可能である。図１０は、本発明をデジタルカメラに適用した場合の構成を示すブロック図である。デジタルカメラＣは、表示装置７０２、メモリ７０３、システムＬＳＩ９００およびＣＣＤ９１０を備える。その場合、入力装置としてメモリカード９０１およびＣＣＤ（Charge Coupled Device）９１０等が挙げられ、これらのインタフェースとして、システムＬＳＩ９００は、外部入力装置インタフェース回路８０９およびＣＣＤインタフェース回路９０７を備える。このＣＣＤ９１０は被写体を撮影して撮影データを出力する撮像素子であり、ＣＣＤインタフェース回路９０７はＣＣＤ９１０から出力された撮影データをメモリ７０３に書き込む。なお、ＣＣＤインタフェース回路９０７は第４マスタ装置として機能する。
【０１２２】
以上、本発明の第１〜４の実施形態に基づいて説明したが、本発明は、この実施形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施形態に施したものや、異なる実施形態における構成要素を組み合わせて構成される形態も、本発明の範囲内に含まれる。
【０１２３】
例えば、第１の実施形態および第２の実施形態においてマスタの数を３マスタとしているがマスタの数は２マスタ以上の任意の数でよい。また、第１〜３の実施形態においてメモリの数を１つとしているがメモリの数は任意の数でよい。さらに、第１〜３の実施形態におけるメモリはＳＤＲ−ＳＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭ、ＦＣＲＡＭ等リフレッシュ動作を必要とするメモリに対しても適用できることは言うまでもない。
【産業上の利用可能性】
【０１２４】
以上説明してきた通り、本発明に係るメモリ制御装置は、複数のマスタ装置と、複数のマスタ装置が共有するメモリとに接続され、複数のマスタ装置から発行されたアクセス要求に応じてマスタ装置からメモリへのアクセスを制御するメモリ制御装置であって、ＤＶＤレコーダ、携帯電話機、テレビジョン受像機およびデジタルカメラ等として有用である。
【符号の説明】
【０１２５】
１００〜１０２  マスタ
１０３、７０８  メモリ制御装置
１０４、７０３  メモリ
１０５  アクセス要求調停部
１０６  リフレッシュ要求制御部
１０７  リフレッシュ周期カウンタ
１０８  リフレッシュ発行回数カウンタ
１０９、５０９  リフレッシュ要求発行部
１５０〜１５２  アクセス要求
１５３〜１５５  アクセスコマンド
１５６〜１５８  アクセス要求許可信号
１５９〜１６１  要求帯域超過信号
１６２  リフレッシュ要求
１６３  リフレッシュコマンド
１６４  先行リフレッシュ要求信号
１６５  リフレッシュ周期カウント信号
１６６  リフレッシュ要求許可信号
１６７  リフレッシュ発行回数カウンタデクリメント信号
１６８  リフレッシュ発行回数カウント信号
１６９  コマンド伝達用信号線
２００  調停器
２０１〜２０３  要求帯域保持部
２０４〜２０６  使用帯域監視部
２０７〜２０９  減算器
２１０  要求帯域演算部
２１１〜２１３  アクセス要求マスク回路
２１４  最大値決定回路
２１５  セレクタ
２１６  メモリ制御部
２１７〜２１９、３０１、５０４  比較器
２４１  アクセスデータ量取得部
２４２  加算器
２４３  アキュムレータ
２４４  レジスタ
２４５  タイマ
２５０〜２５２  使用帯域
３００  アクセス要求判定部
３０２、５０５  組み合わせ回路
３０３  リフレッシュコマンド生成部
７００、８００、９００  システムＬＳＩ
７０１  入力装置
７０２  表示装置
７０４  マイコン回路
７０５  動画像復号化回路
７０６  出力装置インタフェース回路
７０７  入力装置インタフェース回路
８０１  機能部
８０７  高周波送受信装置インタフェース回路
８０９  外部入力装置インタフェース回路
８１０  アンテナ
９０１  メモリカード
９０７  ＣＣＤインタフェース回路
９１０  ＣＣＤ
Ｍ    携帯電話機
Ｃ    デジタルカメラ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アクセス要求を発行する複数のマスタ装置と、前記複数のマスタ装置が共有するメモリとに接続され、前記アクセス要求に応じて前記メモリへのアクセスを制御するメモリ制御装置であって、
前記複数のマスタ装置毎に、当該マスタ装置から発行されたアクセス要求による単位時間当たりのメモリアクセスデータ量である使用帯域を監視する監視部と、
前記複数のマスタ装置毎に、予め定められた要求帯域を保持する保持部と、
前記複数のマスタ装置毎に、対応する使用帯域が対応する要求帯域に達したか否かを判定する帯域判定部と、
前記帯域判定部によるマスタ装置毎の判定結果に基づいて、リフレッシュ周期のタイミングと無関係に先行リフレッシュコマンドを前記メモリへ発行する制御部と
を備えるメモリ制御装置。
【請求項２】
前記制御部は、
使用帯域が対応する要求帯域に達していると判定されたとき、対応するマスタ装置が前記アクセス要求をアサートしていないとみなし、
前記複数のマスタ装置すべてが前記アクセス要求をアサートしていないとみなされるとき、前記先行リフレッシュコマンドを前記メモリへ発行する
請求項１記載のメモリ制御装置。
【請求項３】
前記制御部は、
前記メモリをリフレッシュする通常のリフレッシュコマンドを周期的に前記メモリへ発行するための通常リフレッシュ制御部と、
前記リフレッシュ周期毎に1デクリメントし、前記通常のリフレッシュコマンドの発行時に１インクリメントし、前記先行リフレッシュコマンド発行時に１インクリメントするリフレッシュ発行回数カウンタとを備え、
前記通常リフレッシュ制御部は、
前記リフレッシュ発行回数カウンタのカウント値が基準値になったとき前記通常のリフレッシュコマンドを発行し、
前記リフレッシュ発行回数カウンタのカウント値が前記基準値以外の値になったとき前記通常のリフレッシュコマンドを発行しない
請求項２記載のメモリ制御装置。
【請求項４】
前記制御部は、
前記リフレッシュ発行回数カウンタによってカウントされた値が前記基準値より大きい予め定められた閾値以上の場合、前記先行リフレッシュコマンドの発行を禁止する
請求項３記載のメモリ制御装置。
【請求項５】
前記制御部は、
前記メモリをリフレッシュする通常のリフレッシュ要求を周期的に発行するリフレッシュ要求発行部と、
前記複数のマスタ装置毎に対応する使用帯域と対応する要求帯域との差分と前記リフレッシュ要求による単位時間当たりのメモリアクセスデータ量であるリフレッシュ要求帯域とに基づいて、前記通常のリフレッシュ要求と前記複数のマスタ装置から発行された各アクセス要求とを調停し、調停した結果に応じてコマンドを前記メモリへ発行する調停部と
を備える請求項１記載のメモリ制御装置。
【請求項６】
請求項１〜５のいずれか１項に記載のメモリ制御装置と前記複数のマスタ装置とを有する半導体集積回路と、
前記半導体集積回路に接続されたリフレッシュ動作を必要とする前記メモリとを備え、
前記複数のマスタ装置は、
外部から入力された符号化データを前記メモリに書き込む第１マスタ装置と、
前記メモリに書き込まれた前記符号化データを復号して、復号した前記符号化データである復号データを前記メモリに書き込む第２マスタ装置と、
前記復号データを前記メモリから取得し、取得した前記復号データを表示装置に出力する第３マスタ装置とを含む
情報処理装置。
【請求項７】
前記第１マスタ装置は、デジタル放送波から分離された前記符号化データを前記メモリに書き込む
請求項６記載の情報処理装置。
【請求項８】
前記符号化データは、画像を含むデータである
請求項７記載の情報処理装置。
【請求項９】
前記情報処理装置はさらに、
被写体を撮影して撮影データを出力する撮像素子と、
出力された前記撮影データを前記メモリに書き込む第４マスタ装置とを備え、
前記第２マスタ装置はさらに、
前記メモリから前記撮影データを取得し、取得した前記撮影データを符号化して、符号化した前記撮影データである符号化撮影データを前記メモリへ書き込み、
前記第３マスタ装置はさらに、
前記撮影データを前記メモリから取得し、取得した前記撮影データを前記表示装置に出力し、
前記第１マスタ装置は、
前記符号化撮影データを前記メモリから取得し、取得した前記符号化撮影データを記録媒体に記録する
請求項６記載の情報処理装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009139109.tif 000013
【図２】
2009139109.tif 000014
【図３】
2009139109.tif 000015
【図４】
2009139109.tif 000016
【図５】
2009139109.tif 000017
【図６】
2009139109.tif 000018
【図７】
2009139109.tif 000019
【図８】
2009139109.tif 000020
【図９】
2009139109.tif 000021
【図１０】
2009139109.tif 000022
【国際調査報告】
2009139109.tif 000023
2009139109.tif 000024