(57)【要約】  スペクトラム拡散制御部（２０）は、ＰＬＬ（１０）に対して、スペクトラム拡散されたクロック信号の出力のための制御を行う。ループ帯域幅制御部（３０）は、スペクトラム拡散制御部（２０）の動作中に、ＰＬＬ（１０）における位相比較器（１１）、ループフィルタ（１２）、電圧制御発振器（１３）及び分周器（１４）の少なくとも一つを制御してＰＬＬ（１０）のループ帯域幅を変化させる。
2009057289.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬと、
前記ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、
前記スペクトラム拡散制御部の動作中に前記ＰＬＬのループ帯域幅を変化させるループ帯域幅制御部とを備えた
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項２】
請求項１に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬは、
入力された電圧に応じた周波数で発振する電圧制御発振器と、
前記電圧制御発振器の出力を分周する分周器と、
前記分周器の出力と基準クロック信号との位相比較を行う位相比較器と、
前記位相比較器の出力を平滑化して、前記電圧制御発振器を制御するための電圧を出力するループフィルタとを有するものであり、
前記ループ帯域幅制御部は、前記位相比較器、ループフィルタ、電圧制御発振器及び分周器の少なくとも一つを制御して前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項３】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬは、原クロック信号を分周して前記基準クロック信号を生成する第２の分周器を有するものであり、
前記ループ帯域幅制御部は、前記分周器を制御するとき、前記第２の分周器も制御する
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項４】
請求項１に記載のスペクトラム拡散クロック発生装置において、
前記スペクトラム拡散制御部及び前記ループ帯域幅制御部は、共通の制御信号に従って動作する
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項５】
請求項１に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部を備え、
前記ループ帯域幅制御部は、前記検知部の検知結果に基づいて前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項６】
請求項５に記載のスペクトラム拡散クロック発生装置において、
前記ループ帯域幅制御部は、前記ＰＬＬのループ帯域幅が所定値に設定されたときの当該ループ帯域幅と前記検知部の検知結果とを対応付けてメモリに記録し、前記メモリから、前記ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つの所望値に対応する前記ＰＬＬのループ帯域幅を読み出し、前記ＰＬＬのループ帯域幅が当該読み出したループ帯域幅となるように前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項７】
請求項５に記載のスペクトラム拡散クロック発生装置において、
前記ループ帯域幅制御部は、前記検知部の検知結果が所望値となったときの制御対象に対する制御値をメモリに記録し、前記メモリから読み出した制御値で前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項８】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記スペクトラム拡散制御部によって前記ループフィルタの出力を変調して生成された前記電圧制御発振器の制御電圧と基準電圧とを比較する比較器と、
前記比較器の比較結果に基づいて、前記ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とを備え、
前記ループ帯域幅制御部は、前記検知部の検知結果に基づいて前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項９】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬから出力されるクロック信号及び前記分周器から出力されるクロック信号のいずれか一方と第２の基準クロック信号との位相比較を行う第２の位相比較器と、
前記第２の位相比較器の比較結果に基づいて、前記ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とを備え、
前記ループ帯域幅制御部は、前記検知部の検知結果に基づいて前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１０】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記位相比較器は、前記分周器から出力されるクロック信号と前記基準クロック信号との位相比較結果に基づいて、ソース電流及びシンク電流のいずれか一方を選択的に出力する、又はソース電圧及びシンク電圧のいずれか一方を選択的に出力するものであり、
前記ループ帯域幅制御部は、前記ソース電流及びシンク電流の大きさを変化させる、又は前記ソース電圧及びシンク電圧の大きさを変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１１】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記ループフィルタは、
少なくとも一つの抵抗素子を有する抵抗回路と、
前記抵抗回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、
前記ループ帯域幅制御部は、前記抵抗回路における抵抗素子の接続状態及び前記容量回路における容量素子の接続状態の少なくとも一方を変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１２】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記電圧制御発振器は、
前記入力された電圧に応じた大きさの電流を生成するＶＩ変換回路と、
前記生成された電流に応じた周波数で発振するリング発振器とを備えたものであり、
前記ループ帯域幅制御部は、前記ＶＩ変換回路の電圧電流変換ゲインを変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１３】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記電圧制御発振器は、
少なくとも一つのインダクタ素子を有するインダクタ回路と、
前記インダクタ回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、
前記ループ帯域幅制御部は、前記インダクタ回路におけるインダクタ素子の接続状態及び前記容量回路における容量素子の接続状態の少なくとも一方を変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１４】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記分周器は、可変分周器であり、
前記ループ帯域幅制御部は、前記分周器の分周比を変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１５】
請求項３に記載のスペクトラム拡散クロック発生装置において、
前記分周器及び前記第２の分周器は、いずれも、可変分周器であり、
前記ループ帯域幅制御部は、前記分周器の分周比及び前記第２の分周器の分周比を同じ割合で変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スペクトラム拡散されたクロック信号を発生する装置に関する。
【背景技術】
【０００２】
半導体集積回路の高速化、高集積化が進む一方で、電磁妨害（ＥＭＩ:Electromagnetic Interference）の発生が問題となっている。そこで、ＥＭＩを低減しようと、スペクトラム拡散されたクロック信号で動作する機器が増えつつある。【０００３】
スペクトラム拡散されたクロック信号は、所望の周波数のクロック信号を生成するＰＬＬ（Phase Locked Loop）に対してスペクトラム拡散のための特殊な制御をすることで得ることができる。従来、ＰＬＬにおける電圧制御発振器への入力電圧（電流制御発振器を用いる場合には入力電流）を変調したり、分周器の分周比を変化させたりして、スペクトラム拡散されたクロック信号を生成している（例えば、特許文献１及び２参照）。また、電圧制御発振器から出力される位相又は周波数の異なる複数のクロック信号の中からいずれか一つを適宜切り替えて出力するものもある（例えば、特許文献３参照）。
【特許文献１】特開２００１−４４８２６号公報
【特許文献２】特開２０００−２０９０３３号公報
【特許文献３】特開２００５−１８４４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＰＬＬのループ帯域幅を大きくするとＰＬＬから出力されるクロック信号のピークレベルは低下する。したがって、ＥＭＩを低減するには、ＰＬＬのループ帯域幅をできるだけ大きくすることが好ましい。しかし、ＰＬＬのループ帯域幅を大きくすると、ＰＬＬから出力されるクロック信号のジッタ及びノイズ特性が劣化して、機器の誤動作などを引き起こすことがある。特に、近年の大規模システムＬＳＩでは、基準信号や電源に混入するノイズが大きいため、その影響を低減するためにもＰＬＬのループ帯域幅はできるだけ小さくすることが好ましい。このように、ＥＭＩの低減とジッタ及びノイズ特性の向上の双方を同時に満たすことは困難となりつつある。【０００５】
上記問題に鑑み、本発明は、スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明が講じた手段は、ＰＬＬと、ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、スペクトラム拡散制御部の動作中にＰＬＬのループ帯域幅を変化させるループ帯域幅制御部とを備えたものとする。この構成によると、スペクトラム拡散されたクロック信号を出力するＰＬＬのループ帯域幅を変化させることができ、当該スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることができる。【０００７】
具体的には、ＰＬＬは、入力された電圧に応じた周波数で発振する電圧制御発振器と、電圧制御発振器の出力を分周する分周器と、分周器の出力と基準クロック信号との位相比較を行う位相比較器と、位相比較器の出力を平滑化して、電圧制御発振器を制御するための電圧を出力するループフィルタとを有する。また、ループ帯域幅制御部は、位相比較器、ループフィルタ、電圧制御発振器及び分周器の少なくとも一つを制御してＰＬＬのループ帯域幅を変化させる。ＰＬＬは、さらに、原クロック信号を分周して基準クロック信号を生成する第２の分周器を有していてもよい。この場合、ループ帯域幅制御部は、分周器を制御するとき、第２の分周器も制御する。【０００８】
スペクトラム拡散制御部及びループ帯域幅制御部は、共通の制御信号に従って動作するのが好ましい。これによると、ＰＬＬに対するスペクトラム拡散制御とループ帯域幅制御とが連関して動作し、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。【０００９】
また、上記スペクトラム拡散クロック発生装置は、ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部をさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、ＰＬＬの出力特性に基づいて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。【００１０】
より好ましくは、ループ帯域幅制御部は、ＰＬＬのループ帯域幅が所定値に設定されたときの当該ループ帯域幅と検知部の検知結果とを対応付けてメモリに記録し、メモリから、ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つの所望値に対応するＰＬＬのループ帯域幅を読み出し、ＰＬＬのループ帯域幅が当該読み出したループ帯域幅となるようにＰＬＬのループ帯域幅を変化させるものとする。あるいは、ループ帯域幅制御部は、検知部の検知結果が所望値となったときの制御対象に対する制御値をメモリに記録し、メモリから読み出した制御値でＰＬＬのループ帯域幅を変化させるものとする。この構成によると、スペクトラム拡散クロック発生装置の動作開始後に、検知部による検知動作を省略して、より短時間でＰＬＬのループ帯域幅を所望値に設定することができる。【００１１】
また、上記スペクトラム拡散クロック発生装置は、スペクトラム拡散制御部によってループフィルタの出力を変調して生成された電圧制御発振器の制御電圧と基準電圧とを比較する比較器と、比較器の比較結果に基づいて、ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とをさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、電圧制御発振器の制御電圧からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。【００１２】
また、上記スペクトラム拡散クロック発生装置は、ＰＬＬから出力されるクロック信号及び分周器から出力されるクロック信号のいずれか一方と第２の基準クロック信号との位相比較を行う第２の位相比較器と、第２の位相比較器の比較結果に基づいて、ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とをさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、ＰＬＬ又は分周器の出力からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。【００１３】
具体的には、位相比較器は、分周器から出力されるクロック信号と基準クロック信号との位相比較結果に基づいて、ソース電流及びシンク電流のいずれか一方を選択的に出力する、又はソース電圧及びシンク電圧のいずれか一方を選択的に出力するものであり、ループ帯域幅制御部は、ソース電流及びシンク電流の大きさを変化させる、又は前記ソース電圧及びシンク電圧の大きさを変化させるものである。【００１４】
また、具体的には、ループフィルタは、少なくとも一つの抵抗素子を有する抵抗回路と、抵抗回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、ループ帯域幅制御部は、抵抗回路における抵抗素子の接続状態及び容量回路における容量素子の接続状態の少なくとも一方を変化させるものである。【００１５】
また、具体的には、電圧制御発振器は、入力された電圧に応じた大きさの電流を生成するＶＩ変換回路と、生成された電流に応じた周波数で発振するリング発振器とを備えたものであり、ループ帯域幅制御部は、ＶＩ変換回路の電圧電流変換ゲインを変化させるものである。【００１６】
また、具体的には、電圧制御発振器は、少なくとも一つのインダクタ素子を有するインダクタ回路と、インダクタ回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、ループ帯域幅制御部は、インダクタ回路におけるインダクタ素子の接続状態及び容量回路における容量素子の接続状態の少なくとも一方を変化させるものである。【００１７】
また、具体的には、分周器は、可変分周器であり、ループ帯域幅制御部は、分周器の分周比を変化させるものである。【００１８】
また、具体的には、分周器及び第２の分周器は、いずれも、可変分周器であり、ループ帯域幅制御部は、分周器の分周比及び第２の分周器の分周比を同じ割合で変化させるものである。
【発明の効果】
【００１９】
以上のように本発明によると、既存のスペクトラム拡散クロック発生装置に対して僅かな変更で、スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、第１の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図２】図２は、位相比較器における出力部分の回路構成図である。
【図３】図３は、位相比較器における出力部分の回路構成図である。
【図４】図４は、ループフィルタの回路構成図である。
【図５】図５は、電圧制御発振器の回路構成図である。
【図６】図６は、電圧制御発振器の回路構成図である。
【図７】図７は、スペクトラム拡散制御及びループ帯域幅制御を合成したときの各種信号の波形図である。
【図８】図８は、図７中に示した各区間に対応する出力クロック信号のスペクトラム波形図である。
【図９】図９は、第２の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図１０】図１０は、周波数変化率を説明するための図である。
【図１１】図１１は、周波数変化率を検知するための回路構成図である。
【図１２】図１２は、図１１の周波数変化率検知回路のタイミングチャートである。
【図１３】図１３は、クロック信号のピークレベル及びジッタの検知結果に基づいてＰＬＬのループ帯域幅を変化させるフローチャートである。
【図１４】図１４は、第３の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図１５】図１５は、第４の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図１６】図１６は、第５の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【符号の説明】
【００２１】
１０  ＰＬＬ
１１  ＰＤ（位相比較器）
１２  ＬＰＦ（ループフィルタ）
１３  ＶＣＯ（電圧制御発振器）
１４  分周器
１５  分周器（第２の分周器）
２０  スペクトラム拡散制御部
３０  ループ帯域幅制御部
４０  検知部
５０  比較器
６０  ＰＤ（第２の位相比較器）
７０  メモリ
１２１  抵抗素子（抵抗回路）
１２２  容量回路
１２２１  容量素子
１２２３  容量素子
１３１  リング発振器
１３２  ＶＩ変換回路
１３３  インダクタ素子（インダクタ回路）
１３４  容量回路
１３４１  容量素子
１３４４  バリキャップ（容量素子）
【発明を実施するための最良の形態】
【００２２】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。【００２３】
（第１の実施形態）
図１は、第１の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。ＰＬＬ１０は、クロック信号ＣＫｒｅｆ（基準クロック信号）を受け、クロック信号ＣＫｏｕｔを出力する。具体的には、分周器１４はクロック信号ＣＫｏｕｔを分周し、位相比較器（ＰＤ）１１は分周器１４から出力されるクロック信号ＣＫｄｉｖとクロック信号ＣＫｒｅｆとの位相比較をし、ループフィルタ（ＬＰＦ）１３はＰＤ１１の出力を平滑化し、電圧制御発振器（ＶＣＯ）１３は入力電圧に応じた周波数で発振し、クロック信号ＣＫｏｕｔを出力する。分周器１５は、クロック信号ＣＫｏｒｇ（原クロック信号）を分周してクロック信号ＣＫｒｅｆを生成する。【００２４】
スペクトラム拡散制御部２０は、ＰＬＬ１０に対して、スペクトラム拡散されたクロック信号の出力のための制御を行う。具体的には、スペクトラム拡散制御部２０は、ＶＣＯ１３への入力電圧を変調したり、分周器１４又は分周器１５の分周比を変化させたり、ＶＣＯ１３から出力される位相又は周波数の異なる複数のクロック信号の中からいずれか一つを適宜切り替えたりする。なお、図中のスペクトラム拡散制御部２０から延びる破線矢印は、スペクトラム拡散制御部２０の制御可能性を示したものであって、すべてを制御することを意味するものではない。【００２５】
ループ帯域幅制御部３０は、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御する。なお、図中のループ帯域幅制御部３０から延びる破線矢印は、ループ帯域幅制御部３０の制御可能性を示したものであって、すべてを制御することを意味するものではない。ここで、ＰＬＬ１０のループ帯域幅をω、ＰＤ１１のゲインをＫｐｄ、ＬＰＦ１３の伝達関数をＦ、ＶＣＯ１３のゲインをＫｖｃｏ、分周器１４の分周比を１／Ｎとすると、これらパラメータの間には次の関係式が成り立つ。
ω  ∝  Ｋｐｄ・Ｆ・Ｋｖｃｏ・（１／Ｎ）  ・・・  （１）
したがって、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御することで、ＰＬＬ１０のループ帯域幅を変化させることができる。以下、ループ帯域幅制御部３０によって制御されるＰＬＬ１０の各要素の具体的構成について説明する。【００２６】
（位相比較器の構成例１）
図２は、ＰＤ１１における出力部分（電流型チャージポンプ回路）の回路構成例を示す。信号ＵＰ及びＤＮは、ＰＤ１１における図示しない位相比較部分から出力される。信号ＵＰは、クロック信号ＣＫｒｅｆの位相がクロック信号ＣＫｄｉｖの位相よりも進んでいるときに出力される。信号ＤＮは、クロック信号ＣＫｒｅｆの位相がクロック信号ＣＫｄｉｖの位相よりも遅れているときに出力される。スイッチ１１１は、信号ＵＰによってスイッチング制御され、ソース電流Ｉｃｐｐの出力の有無を制御をする。スイッチ１１２は、信号ＤＮによってスイッチング制御され、シンク電流Ｉｃｐｎの出力の有無を制御をする。【００２７】
ソース電流は、電流源１１３及びこれに並列接続された４個の電流スイッチ回路１１４から供給される。シンク電流は、電流源１１５とこれに並列接続された４個の電流スイッチ回路１１４から供給される。電流スイッチ回路１１４は、１個の電流源１１４１とその両端のスイッチ対１１４２からなる。スイッチ対１１４２は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさを変化させることができる。なお、本例では、便宜のため制御信号Ｂは４ビットとしている。【００２８】
ここで、電流源１１３及び１１５の供給電流量を１６μＡ、制御信号Ｂの３〜０ビットに対応する電流源の供給電流量を、それぞれ、８μＡ、４μＡ、２μＡ及び１μＡとする。この場合、制御信号Ｂ［３：０］が［１，１，０，０］のときはソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎはいずれも２８μＡとなる。一方、制御信号Ｂ［３：０］が［１，０，０，０］のときはソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎはいずれも２４μＡとなる。【００２９】
ソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさはＰＤ１１のゲインと比例関係にある。ＰＬＬ１０のループ帯域幅はＰＤ１１のゲインに比例することから（関係式（１）参照）、ソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。【００３０】
（位相比較器の構成例２）
図３は、ＰＤ１１の出力部分（電圧型チャージポンプ回路）の回路構成例を示す。信号ＵＰ及びＤＮについては上述したとおりである。スイッチ１１１は、信号ＵＰによってスイッチング制御され、ソース電圧Ｖｃｐｐの出力の有無を制御をする。スイッチ１１２は、信号ＤＮによってスイッチング制御され、シンク電圧Ｖｃｐｎの出力の有無を制御をする。【００３１】
ソース電圧は、直列接続された４個の電圧スイッチ回路１１７から供給される。シンク電圧は、直列接続された４個の電圧スイッチ回路１１７から供給される。電圧スイッチ回路１１７は、１個の電圧源１１７１とその両端のスイッチ対１１７２からなる。ソース電圧供給側のスイッチ対１１７２は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットの反転によってスイッチング制御される。一方、シンク電圧供給側のスイッチ対１１７２は、制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってソース電圧Ｖｃｐｐ及びシンク電圧Ｖｃｐｎの大きさを変化させることができる。なお、本例では、便宜のため制御信号Ｂは４ビットとしている。【００３２】
ここで、制御信号Ｂの３〜０ビットに対応するソース電圧供給側の電圧源の電圧を、それぞれ、３．０Ｖ、０．３Ｖ、０．２Ｖ及び０．１Ｖとし、制御信号Ｂの３〜０ビットに対応するシンク電圧供給側の電圧源の電圧を、それぞれ、０．４Ｖ、０．３Ｖ、０．２Ｖ及び０．１Ｖとする。この場合、制御信号Ｂ［３：０］が［１，１，０，０］のときはソース電圧Ｖｃｐｐは３．３Ｖ（＝３．０＋０．３）となり、シンク電圧Ｖｃｐｎは０．３Ｖ（０．２＋０．１）となる。したがって、ＰＤ１１の出力電圧幅は３．０Ｖ（３．３−０．３）となる。一方、制御信号Ｂ［３：０］が［１，０，０，０］のときはソース電圧Ｖｃｐｐは３．０Ｖとなり、シンク電圧Ｖｃｐｎは０．６Ｖ（＝０．３＋０．３＋０．１）となる。したがって、ＰＤ１１の出力電圧幅は２．４Ｖ（３．０−０．６）となる。【００３３】
ソース電圧Ｖｃｐｐとシンク電圧Ｖｃｐｎとで決定されるＰＤ１１の出力電圧幅はＰＤ１１のゲインと比例関係にある。ＰＬＬ１０のループ帯域幅はＰＤ１１のゲインに比例することから（関係式（１）参照）、ソース電圧Ｖｃｐｐ及びシンク電圧Ｖｃｐｎの大きさを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。【００３４】
（ループフィルタの構成例）
図４は、ＬＰＦ１２の回路構成例を示す。ＬＰＦ１２は、抵抗回路としての抵抗素子１２１及びこれに直列接続された容量回路１２２からなる。容量回路１２２は、容量素子１２２１及びこれに並列接続された複数の容量スイッチ回路１２２２からなる。容量スイッチ回路１２２２は、１個の容量素子１２２３とその両端のスイッチ対１２２４からなる。スイッチ対１２２４はループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによって容量回路１２２の合成容量値を変化させてＬＰＦ１２の伝達関数を変化させることができる。ＰＬＬ１０のループ帯域幅はＬＰＦ１２の伝達関数に比例することから（関係式（１）参照）、容量回路１２２における容量素子１２２１及び１２２３の接続状態を変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。【００３５】
なお、複数の抵抗素子で抵抗回路を構成し、抵抗回路における抵抗素子の接続状態を変化させるようにしてもよい。この場合、抵抗回路の合成抵抗値が変化することによってＬＰＦ１２の伝達関数が変化し、ＰＬＬ１０のループ帯域幅を変化させることができる。【００３６】
（電圧制御発振器の構成例１）
図５は、ＶＣＯ１３の回路構成例を示す。リング発振器１３１は、与えられたバイアス電流Ｉｂｉａｓに応じた周波数で発振してクロック信号ＣＫｏｕｔを出力する。ＶＩ変換回路１３２は、バイアス電流Ｉｂｉａｓを生成する。バイアス電流Ｉｂｉａｓはカレントミラー回路１３２１から出力される。カレントミラー回路１３２１の入力側には、トランジスタ１３２２及びこれに並列接続された複数のトランジスタ１３２３が接続されている。トランジスタ１３２２のゲートにはＶＣＯ１３の入力電圧が印加される。トランジスタ１３２３のゲートにはＶＣＯ１３の入力電圧がスイッチ１３２４を介して印加される。スイッチ１３２４は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってトランジスタ１３２３のオン／オフを制御してＶＩ変換回路１３２の電圧電流変換ゲインを変化させることでＶＣＯ１３のゲインを変化させることができる。ＰＬＬ１０のループ帯域幅はＶＣＯ１３のゲインに比例することから（関係式（１）参照）、ＶＩ変換回路１３２の電圧電流変換ゲインを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。【００３７】
（電圧制御発振器の構成例２）
図６は、ＶＣＯ１３の回路構成例を示す。ＶＣＯ１３は、インダクタ回路としてのインダクタ素子１３３及びこれに並列接続された容量回路１３４からなる。容量回路１３４は、容量素子１３４１及びこれに並列接続されたバリキャップ対１３４２及び複数のバリキャップスイッチ回路１３４３からなる。バリキャップ対１３４２は、対向する２個のバリキャップ１３４４から構成され、２個のバリキャップ１３４４の接続点にＶＣＯ１３の入力電圧が印加される。バリキャップスイッチ回路１３４３は、１個のバリキャップ１３４４とその両端のスイッチ対１３４５からなる回路が対向して接続された構成となっている。当該接続点にはＶＣＯ１３の入力電圧が印加される。スイッチ対１３４５はループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによって容量回路１３４の合成容量値を変化させることでＶＣＯ１３のゲインを変化させることができる。ＰＬＬ１０のループ帯域幅はＶＣＯ１３のゲインに比例することから（関係式（１）参照）、容量回路１３４における容量素子１３４１及びバリキャップ１３４４の接続状態を変化させることによりＰＬＬ１０のループ帯域幅を変化させることができる。【００３８】
なお、複数のインダクタ素子でインダクタ回路を構成し、インダクタ回路におけるインダクタ素子の接続状態を変化させるようにしてもよい。この場合、インダクタ回路の合成インダクタンスが変化することによってＶＣＯ１３のゲインが変化し、ＰＬＬ１０のループ帯域幅を変化させることができる。【００３９】
（分周器の構成例）
分周器１４は、ループ帯域幅制御部３０からの制御信号Ｂに従って分周比を変化させる。例えば、制御信号Ｂ［３：０］が［１，０，０，０］のときは分周器１４は分周比を１／８に設定し、制御信号Ｂ［３：０］が［１，１，０，０］のときは分周器１４は分周比を１／１２に設定する。ＰＬＬ１０のループ帯域幅は分周器１４の分周比に比例することから（関係式（１）参照）、分周器１４の分周比を変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。【００４０】
分周器１４の分周比を変化させる場合には、分周器１５の分周比も同時に変化させる。これにより、クロック信号ＣＫｏｕｔの周波数を一定に保ったままＰＬＬ１０のループ帯域幅を変化させることができる。例えば、分周器１４及び１５の分周比をそれぞれ１／８及び１／４、クロック信号ＣＫｏｒｇの周波数を２４ＭＨｚとすると、クロック信号ＣＫｏｕｔの周波数は４８ＭＨｚである。ここで、分周器１４の分周比を１／１２に変更するとき、同時に分周器１５の分周比を１／６にする。こうすることで、クロック信号ＣＫｏｕｔの周波数を４８ＭＨｚに保ったままＰＬＬ１０のループ帯域幅を２／３倍にすることができる。【００４１】
次に、ＰＬＬ１０のループ帯域幅の変更タイミングについて説明する。ループ帯域幅制御部３０は、スペクトラム拡散制御部２０の動作に応じてＰＬＬ１０のループ帯域幅を変化させるようにする。具体的には、図１に示したように、スペクトラム拡散制御部２０及びループ帯域幅制御部３０を、共通の制御信号ＣＴＬに従って動作させるようにするとよい。以下、いくつかの制御例を示す。【００４２】
（制御例１）
制御信号ＣＴＬがスペクトラム拡散制御のオン／オフを制御するものであり、制御信号ＣＴＬによってスペクトラム拡散制御がオンにされる場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、制御信号ＣＴＬによってスペクトラム拡散制御がオフにされる場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。【００４３】
（制御例２）
制御信号ＣＴＬがスペクトラム拡散の変調周波数を変化させるものであり、制御信号ＣＴＬによってスペクトラム拡散の変調周波数が高く設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。一方、制御信号ＣＴＬによってスペクトラム拡散の変調周波数が低く設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。【００４４】
（制御例３）
制御信号ＣＴＬがスペクトラム拡散の変調幅を変化させるものであり、制御信号ＣＴＬによってスペクトラム拡散の変調幅が大きく設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。一方、制御信号ＣＴＬによってスペクトラム拡散の変調幅が小さく設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。【００４５】
スペクトラム拡散制御部２０の制御対象とループ帯域幅制御部３０の制御対象とは同じであってもよい。この場合、制御対象は、（１）それぞれの制御結果を合成して制御される、あるいは、（２）それぞれから出力される制御信号を合成して制御される。例えば、図４に示した構成のＬＰＦ１２を制御する場合、（１）の制御方式だと、ループ帯域幅制御部３０は容量素子１２２１の容量値を変化させてループ帯域幅を所望値に設定し、スペクトラム拡散制御部２０は制御信号Ｂを出力してスペクトラム拡散制御を行う。一方、（２）の制御方式だと、スペクトラム拡散制御部２０の制御信号とループ帯域幅制御部３０の制御信号とが論理演算されて制御信号Ｂとなって複数のスイッチ対１２２４が制御される。【００４６】
図７は、スペクトラム拡散制御及びループ帯域幅制御を合成したときの各種信号の波形を示す。図７（ａ）はスペクトラム拡散制御部２０が出力する制御信号を、図７（ｂ）はループ帯域幅制御部３０が出力する制御信号を、図７（ｃ）はこれら制御信号の合成信号を、図７（ｄ）はクロック信号ＣＫｏｕｔを、それぞれ示す。図中のＩの区間ではループ帯域幅は大きく、ＩＩの区間ではループ帯域幅は小さく、ＩＩＩの区間ではループ帯域幅は中程度に設定されている。クロック信号ＣＫｏｕｔは、区間Ｉ〜ＩＩＩを通じて一定の中心周波数Ｆ０を保ったままであるが、ＰＬＬ１０のループ帯域幅の違いにより、区間Ｉ及び区間ＩＩＩの波形は線形だが、区間ＩＩの波形はひずんでいる。また、クロック信号ＣＫｏｕｔに含まれるノイズ及びジッタは、区間Ｉでは比較的多く、区間ＩＩでは比較的少なく、区間ＩＩＩでは中程度となる。【００４７】
図８は、区間Ｉ〜ＩＩＩのそれぞれに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。図８（ａ）は、区間Ｉに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間Ｉでは、ピーク低減率は良好であるが、ノイズ特性がやや悪い。図８（ｂ）は、区間ＩＩに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間ＩＩでは、ノイズ特性は良好であるが、ピーク低減率がやや悪い。図８（ｃ）は、区間ＩＩＩに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間ＩＩＩでは、ピーク低減率及びノイズ特性ともに良好である。【００４８】
以上、本実施形態によると、ＰＬＬ１０に対するスペクトラム拡散制御とループ帯域幅制御とを連関して動作させて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。【００４９】
なお、制御対象のＰＬＬはアナログ式に限られずデジタル式であってもよい。また、分周器１４の分周比を変化させることがない場合には分周器１５は省略してもよい。また、ＶＣＯ１３を電流制御発振器に置き換えてもよい。【００５０】
（第２の実施形態）
図９は、第２の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第１の実施形態に係る装置に検知部４０を追加した構成をしている。以下、第１の実施形態と異なる点についてのみ説明する。【００５１】
検知部４０は、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔのピークレベル、ジッタ及びノイズレベル並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する。また、規格によって、スペクトラム拡散されたクロック信号ＣＫｏｕｔの周波数変化率に制約が設けられている場合には、検知部４０は、クロック信号ＣＫｏｕｔの周波数変化率を検知してもよい。【００５２】
周波数変化率は、図１０（ａ）及び（ｂ）に示したように、クロック信号ＣＫｏｕｔの単位時間当たりの周波数変動（Δｆ／Δｔ）として定義される。図１１は、周波数変化率を検知するための回路構成を示す。図１２は、当該回路のタイミングチャートである。パルス発生回路４０１は、上記の単位時間Δｔに相当する周期で信号Ｆｐを出力する。組み合わせ回路４０２は、信号Ｆｐが“Ｈ”のときにクロック信号ＣＫｏｕｔを取り込んで、その結果を信号ｄＦｃｎｔとして出力する。カウンタ４０３は、単位時間Δｔごとに信号ｄＦｃｎｔの立ち上がりをカウントする。演算回路４０４は、カウンタ４０３のｉ番目のカウント値とｉ＋１番目のカウント値の差分を算出する。この算出値｜Ｎ（ｉ＋１）−Ｎ（ｉ）｜が周波数変化率に相当する。【００５３】
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。具体的には、クロック信号ＣＫｏｕｔのピークレベルが規定値よりも大きい、ジッタが規定値よりも小さい、ノイズレベルが規定値よりも小さい場合、あるいは、周波数変化率が所望値よりも小さい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、クロック信号ＣＫｏｕｔのピークレベルが規定値よりも小さい、ジッタが規定値よりも大きい、ノイズレベルが規定値よりも大きい場合、あるいは、周波数変化率が所望値よりも大きい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。なお、ループ帯域幅制御部３０の制御対象は上述したとおりである。【００５４】
ループ帯域幅制御部３０は、検知部４０による、クロック信号ＣＫｏｕｔのピークレベル、ジッタ及びノイズレベル並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の二つ以上の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させることも可能である。図１３は、クロック信号ＣＫｏｕｔのピークレベル及びジッタの検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させるフローを示す。まず、スペクトラム拡散制御を無効にする（Ｓ１）とともにループ帯域幅制御を有効にし（Ｓ２）、クロック信号ＣＫｏｕｔのジッタを検知する（Ｓ３）。そして、検知されたジッタが規定値（例えば、５０ｐｓ）よりも大きければ（Ｓ４のＮＯ肢）、ＰＬＬ１０のループ帯域幅を変化させてから（Ｓ５）、再びクロック信号ＣＫｏｕｔのジッタを検知する（Ｓ３）。一方、検知されたジッタが規定値以下ならば（Ｓ４のＹＥＳ肢）、ループ帯域幅制御を無効にする（Ｓ６）。【００５５】
次に、スペクトラム拡散制御を有効にする（Ｓ７）とともにループ帯域幅制御を有効にし（Ｓ８）、クロック信号ＣＫｏｕｔのピークレベルを検知する（Ｓ９）。そして、検知されたピークレベルが規定値（例えば、−１０ｄＢｍ）よりも大きければ（Ｓ１０のＮＯ肢）、ＰＬＬ１０のループ帯域幅を変化させてから（Ｓ１１）、再びクロック信号ＣＫｏｕｔのピークレベルを検知する（Ｓ９）。一方、検知されたピークレベルが規定値以下ならば（Ｓ１０のＹＥＳ肢）、ループ帯域幅制御を無効にする（Ｓ１２）。【００５６】
次に、再度、スペクトラム拡散制御を無効にし（Ｓ１３）、クロック信号ＣＫｏｕｔのジッタを検知する（Ｓ１４）。そして、検知されたジッタが規定値（例えば、５０ｐｓ）以下ならば（Ｓ１５のＹＥＳ肢）、スペクトラム拡散制御を有効にする（Ｓ１６）。これにより、ピークレベル及びジッタが規定値以下となったスペクトラム拡散されたクロック信号ＣＫｏｕｔでシステムを動作させることができる。一方、検知されたジッタが規定値よりも大きければ（Ｓ１５のＮＯ肢）、ＰＬＬ１０のループ帯域幅制御を有効にしてから（Ｓ１７）、ステップＳ５に戻り、上記処理を繰り返す。当該繰り返しが所定回数に達したらＰＬＬ１０のループ帯域幅制御を停止するようにしてもよい。【００５７】
なお、ステップＳ１５において、検知されたクロック信号のジッタが規定値よりも大きければＰＬＬ１０のループ帯域幅制御をすることなく、クロック信号ＣＫｏｕｔの出力を停止するようにしてもよい。また、検知されたジッタ値と所望のジッタ値との差及び検知されたピークレベルと所望のピークレベルとの差がいずれも最小となったとき、又はいずれか一つが最小となったときにループ帯域幅制御を停止させてもよい。また、ＰＬＬ１０のループ帯域幅を変化させている最中にシステムを動作させること、及び、システム動作中にＰＬＬ１０のループ帯域幅を変化させることも可能である。【００５８】
また、ステップＳ５ではＶＣＯ１３のみを制御してループ帯域幅を変化させ、ステップＳ１７ではＰＤ１１のみを制御してループ帯域幅を変化させるようにしてもよい。これにより、ＰＬＬ１０におけるＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４に必要とされるゲイン、伝達関数、及び分周比を容易に確保することができる。【００５９】
以上、本実施形態によると、ＰＬＬ１０の出力特性又はスペクトラム拡散変調の特性に基づいて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。なお、検知部４０をスペクトラム拡散クロック発生装置から分離して外部周辺装置内に設けてもよい。また、クロック信号ＣＫｏｕｔに代えて分周器１４から出力されるクロック信号ＣＫｄｉｖを検知部４０に入力してもよい。【００６０】
（第３の実施形態）
図１４は、第３の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の実施形態に係る装置に比較器５０を追加した構成をしている。以下、第２の実施形態と異なる点についてのみ説明する。【００６１】
スペクトラム拡散制御部２０は、ＬＰＦ２０からＶＣＯ１３に入力される制御電圧Ｖｃｎｔ、分周器１４の分周比、又は分周器１５の分周比を変調する。比較器５０は、制御電圧Ｖｃｎｔと基準電圧Ｖｒｅｆとを比較する。具体的には、基準電圧Ｖｒｅｆは、制御電圧Ｖｃｎｔの中心電圧となるような電圧である。【００６２】
検知部４０は、比較器５０の比較結果に基づいて、ＰＬＬ１０に対するスペクトラム拡散の制御内容を検知する。例えば、比較器５０の出力レベルが周期的に変化する場合には、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われており、そうでない場合には、スペクトラム拡散変調が行われていないことを知ることができる。また、比較器５０の出力レベルの変動の周期からスペクトラム拡散の変調周波数を知ることができる。また、比較器５０の出力レベルの最大値、すなわち、制御電圧Ｖｃｎｔと基準電圧Ｖｒｅｆとの最大差からスペクトラム拡散の変調幅を知ることができる。【００６３】
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。具体的には、クロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われている、スペクトラム拡散の変調周波数が比較的高い、あるいは、スペクトラム拡散の変調幅が比較的大きい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、クロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われていない、スペクトラム拡散の変調周波数が比較的低い、あるいは、スペクトラム拡散の変調幅が比較的小さい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。なお、ループ帯域幅制御部３０の制御対象は上述したとおりである。【００６４】
以上、本実施形態によると、ＶＣＯ１３の制御電圧からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。【００６５】
（第４の実施形態）
図１５は、第４の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の実施形態に係る装置に位相比較器（ＰＤ）６０を追加した構成をしている。以下、第２の実施形態と異なる点についてのみ説明する。【００６６】
位相比較器（ＰＤ）６０は、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔとクロック信号ＣＫ０との位相比較を行う。具体的には、クロック信号ＣＫ０は、クロック信号ＣＫｏｕｔの平均周波数となるようなクロック信号である。クロック信号ＣＫｏｕｔの位相がクロック信号ＣＫ０の位相よりも進んでいる場合には、ＰＤ６０は信号ＵＰを出力する。例えば、クロック信号ＣＫｏｕｔの立ち上がりエッジからクロック信号ＣＫ０の立ち上がりエッジまでの間、信号ＵＰを所定の論理レベル（例えば、“Ｈ”）にする。一方、クロック信号ＣＫ０の位相がクロック信号ＣＫｏｕｔの位相よりも進んでいる場合には、ＰＤ６０は信号ＤＮを出力する。例えば、クロック信号ＣＫ０の立ち上がりエッジからクロック信号ＣＫｏｕｔの立ち上がりエッジまでの間、信号ＤＮを所定の論理レベル（例えば、“Ｌ”）にする。【００６７】
検知部４０は、ＰＤ６０の比較結果に基づいて、ＰＬＬ１０に対するスペクトラム拡散の制御内容を検知する。例えば、信号ＵＰ及びＤＮが周期的に入れ替わって出力される場合には、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われており、そうでない場合には、スペクトラム拡散変調が行われていないことを知ることができる。また、信号ＵＰ及びＤＮの出力の入れ替わり周期からスペクトラム拡散の変調周波数を知ることができる。また、信号ＵＰ又はＤＮの最大パルス幅、すなわち、クロック信号ＣＫｏｕｔとクロック信号ＣＫ０との最大位相差からスペクトラム拡散の変調幅を知ることができる。【００６８】
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。なお、ループ帯域幅制御部３０の制御対象及び制御例については上述したとおりである。【００６９】
以上、本実施形態によると、ＰＬＬ１０の出力からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。なお、クロック信号ＣＫｏｕｔに代えて分周器１４から出力されるクロック信号ＣＫｄｉｖをＰＤ６０に入力してもよい。この場合、クロック信号ＣＫ０はクロック信号ＣＫｄｉｖの平均周波数となるような設定する必要がある。【００７０】
（第５の実施形態）
図１６は、第５の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の実施形態に係る装置にメモリ７０を追加した構成をしている。メモリ７０には、検知部４０の検知結果、又はＰＬＬ１０の各要素に対する制御値が記録される。以下、第２の実施形態と異なる点についてのみ説明する。【００７１】
（検知結果を記録する例）
ループ帯域幅制御部３０は、検知部４０の検知結果をメモリ７０に記録する。そして、メモリ７０から検知部４０の検知結果を読み出して、当該検知結果に基づいて、ＰＬＬ１０のループ帯域幅を変化させる。例えば、本装置の出荷前や、本装置から供給されるクロック信号を受けて動作するシステムの動作前の初期動作時において、ＰＬＬ１０のループ帯域幅をさまざまに変えて、そのときのループ帯域幅と、検知部４０によって検知されたクロック信号ＣＫｏｕｔのピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つとをルックアップテーブルにしてメモリ７０に記録する。そして、本装置の出荷後や、上記システムの動作開始時において、メモリ７０から所望のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを達成可能なループ帯域幅を読み出し、ＰＬＬ１０のループ帯域幅を当該読み出した値に設定する。【００７２】
（制御値を記録する例）
ループ帯域幅制御部３０は、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４のうち制御対象となるものに対する制御値をメモリ７０に記録し、メモリ７０から読み出した制御値で当該制御対象を制御する。例えば、本装置の出荷前や初期動作時において、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔのピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つが所望値となるようにループ帯域幅をさまざまに変え、当該特性が所望値となったときの制御対象の制御値をメモリ７０に記録する。そして、本装置の出荷後やシステム動作開始時において、メモリ７０から制御値を読み出し、当該読み出した制御値でＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御する。【００７３】
以上、本実施形態によると、スペクトラム拡散クロック発生装置の動作開始後に、検知部４０による検知動作を省略してＰＬＬ１０のループ帯域幅を所望値に設定することができる。すなわち、より短時間でＰＬＬ１０のループ帯域幅を所望値に設定することができる。なお、メモリ７０をスペクトラム拡散クロック発生装置から分離して外部周辺装置内に設けてもよい。
【産業上の利用可能性】
【００７４】
本発明に係るスペクトラム拡散クロック発生装置は、ジッタ及びノイズ特性に優れたスペクトラム拡散されたクロック信号を生成することが可能なため、ＥＭＩ低減が求められるシステムに有用である。
【図１】
2009057289.tif 000003
【図２】
2009057289.tif 000004
【図３】
2009057289.tif 000005
【図４】
2009057289.tif 000006
【図５】
2009057289.tif 000007
【図６】
2009057289.tif 000008
【図７】
2009057289.tif 000009
【図８】
2009057289.tif 000010
【図９】
2009057289.tif 000011
【図１０】
2009057289.tif 000012
【図１１】
2009057289.tif 000013
【図１２】
2009057289.tif 000014
【図１３】
2009057289.tif 000015
【図１４】
2009057289.tif 000016
【図１５】
2009057289.tif 000017
【図１６】
2009057289.tif 000018
【手続補正書】
【提出日】平成22年2月17日(2010.2.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スペクトラム拡散されたクロック信号を発生する装置に関する。
【背景技術】
【０００２】
半導体集積回路の高速化、高集積化が進む一方で、電磁妨害（ＥＭＩ:Electromagnetic Interference）の発生が問題となっている。そこで、ＥＭＩを低減しようと、スペクトラム拡散されたクロック信号で動作する機器が増えつつある。
【０００３】
スペクトラム拡散されたクロック信号は、所望の周波数のクロック信号を生成するＰＬＬ（Phase Locked Loop）に対してスペクトラム拡散のための特殊な制御をすることで得ることができる。従来、ＰＬＬにおける電圧制御発振器への入力電圧（電流制御発振器を用いる場合には入力電流）を変調したり、分周器の分周比を変化させたりして、スペクトラム拡散されたクロック信号を生成している（例えば、特許文献１及び２参照）。また、電圧制御発振器から出力される位相又は周波数の異なる複数のクロック信号の中からいずれか一つを適宜切り替えて出力するものもある（例えば、特許文献３参照）。
【特許文献１】特開２００１−４４８２６号公報
【特許文献２】特開２０００−２０９０３３号公報
【特許文献３】特開２００５−１８４４８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＰＬＬのループ帯域幅を大きくするとＰＬＬから出力されるクロック信号のピークレベルは低下する。したがって、ＥＭＩを低減するには、ＰＬＬのループ帯域幅をできるだけ大きくすることが好ましい。しかし、ＰＬＬのループ帯域幅を大きくすると、ＰＬＬから出力されるクロック信号のジッタ及びノイズ特性が劣化して、機器の誤動作などを引き起こすことがある。特に、近年の大規模システムＬＳＩでは、基準信号や電源に混入するノイズが大きいため、その影響を低減するためにもＰＬＬのループ帯域幅はできるだけ小さくすることが好ましい。このように、ＥＭＩの低減とジッタ及びノイズ特性の向上の双方を同時に満たすことは困難となりつつある。
【０００５】
上記問題に鑑み、本発明は、スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明が講じた手段は、ＰＬＬと、ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、スペクトラム拡散制御部の動作中にＰＬＬのループ帯域幅を変化させるループ帯域幅制御部とを備えたものとする。この構成によると、スペクトラム拡散されたクロック信号を出力するＰＬＬのループ帯域幅を変化させることができ、当該スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることができる。
【０００７】
具体的には、ＰＬＬは、入力された電圧に応じた周波数で発振する電圧制御発振器と、電圧制御発振器の出力を分周する分周器と、分周器の出力と基準クロック信号との位相比較を行う位相比較器と、位相比較器の出力を平滑化して、電圧制御発振器を制御するための電圧を出力するループフィルタとを有する。また、ループ帯域幅制御部は、位相比較器、ループフィルタ、電圧制御発振器及び分周器の少なくとも一つを制御してＰＬＬのループ帯域幅を変化させる。ＰＬＬは、さらに、原クロック信号を分周して基準クロック信号を生成する第２の分周器を有していてもよい。この場合、ループ帯域幅制御部は、分周器を制御するとき、第２の分周器も制御する。
【０００８】
スペクトラム拡散制御部及びループ帯域幅制御部は、共通の制御信号に従って動作するのが好ましい。これによると、ＰＬＬに対するスペクトラム拡散制御とループ帯域幅制御とが連関して動作し、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。
【０００９】
また、上記スペクトラム拡散クロック発生装置は、ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部をさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、ＰＬＬの出力特性に基づいて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。
【００１０】
より好ましくは、ループ帯域幅制御部は、ＰＬＬのループ帯域幅が所定値に設定されたときの当該ループ帯域幅と検知部の検知結果とを対応付けてメモリに記録し、メモリから、ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つの所望値に対応するＰＬＬのループ帯域幅を読み出し、ＰＬＬのループ帯域幅が当該読み出したループ帯域幅となるようにＰＬＬのループ帯域幅を変化させるものとする。あるいは、ループ帯域幅制御部は、検知部の検知結果が所望値となったときの制御対象に対する制御値をメモリに記録し、メモリから読み出した制御値でＰＬＬのループ帯域幅を変化させるものとする。この構成によると、スペクトラム拡散クロック発生装置の動作開始後に、検知部による検知動作を省略して、より短時間でＰＬＬのループ帯域幅を所望値に設定することができる。
【００１１】
また、上記スペクトラム拡散クロック発生装置は、スペクトラム拡散制御部によってループフィルタの出力を変調して生成された電圧制御発振器の制御電圧と基準電圧とを比較する比較器と、比較器の比較結果に基づいて、ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とをさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、電圧制御発振器の制御電圧からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。
【００１２】
また、上記スペクトラム拡散クロック発生装置は、ＰＬＬから出力されるクロック信号及び分周器から出力されるクロック信号のいずれか一方と第２の基準クロック信号との位相比較を行う第２の位相比較器と、第２の位相比較器の比較結果に基づいて、ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とをさらに備えていることが好ましい。ここで、ループ帯域幅制御部は、検知部の検知結果に基づいてＰＬＬのループ帯域幅を変化させる。この構成によると、ＰＬＬ又は分周器の出力からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号を生成することができる。
【００１３】
具体的には、位相比較器は、分周器から出力されるクロック信号と基準クロック信号との位相比較結果に基づいて、ソース電流及びシンク電流のいずれか一方を選択的に出力する、又はソース電圧及びシンク電圧のいずれか一方を選択的に出力するものであり、ループ帯域幅制御部は、ソース電流及びシンク電流の大きさを変化させる、又は前記ソース電圧及びシンク電圧の大きさを変化させるものである。
【００１４】
また、具体的には、ループフィルタは、少なくとも一つの抵抗素子を有する抵抗回路と、抵抗回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、ループ帯域幅制御部は、抵抗回路における抵抗素子の接続状態及び容量回路における容量素子の接続状態の少なくとも一方を変化させるものである。
【００１５】
また、具体的には、電圧制御発振器は、入力された電圧に応じた大きさの電流を生成するＶＩ変換回路と、生成された電流に応じた周波数で発振するリング発振器とを備えたものであり、ループ帯域幅制御部は、ＶＩ変換回路の電圧電流変換ゲインを変化させるものである。
【００１６】
また、具体的には、電圧制御発振器は、少なくとも一つのインダクタ素子を有するインダクタ回路と、インダクタ回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、ループ帯域幅制御部は、インダクタ回路におけるインダクタ素子の接続状態及び容量回路における容量素子の接続状態の少なくとも一方を変化させるものである。
【００１７】
また、具体的には、分周器は、可変分周器であり、ループ帯域幅制御部は、分周器の分周比を変化させるものである。
【００１８】
また、具体的には、分周器及び第２の分周器は、いずれも、可変分周器であり、ループ帯域幅制御部は、分周器の分周比及び第２の分周器の分周比を同じ割合で変化させるものである。
【発明の効果】
【００１９】
以上のように本発明によると、既存のスペクトラム拡散クロック発生装置に対して僅かな変更で、スペクトラム拡散されたクロック信号のジッタ及びノイズ特性を向上させることができる。
【図面の簡単な説明】
【００２０】
【図１】図１は、第１の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図２】図２は、位相比較器における出力部分の回路構成図である。
【図３】図３は、位相比較器における出力部分の回路構成図である。
【図４】図４は、ループフィルタの回路構成図である。
【図５】図５は、電圧制御発振器の回路構成図である。
【図６】図６は、電圧制御発振器の回路構成図である。
【図７】図７は、スペクトラム拡散制御及びループ帯域幅制御を合成したときの各種信号の波形図である。
【図８】図８は、図７中に示した各区間に対応する出力クロック信号のスペクトラム波形図である。
【図９】図９は、第２の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図１０】図１０は、周波数変化率を説明するための図である。
【図１１】図１１は、周波数変化率を検知するための回路構成図である。
【図１２】図１２は、図１１の周波数変化率検知回路のタイミングチャートである。
【図１３】図１３は、クロック信号のピークレベル及びジッタの検知結果に基づいてＰＬＬのループ帯域幅を変化させるフローチャートである。
【図１４】図１４は、第３の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図１５】図１５は、第４の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【図１６】図１６は、第５の実施形態に係るスペクトラム拡散クロック発生装置の構成図である。
【符号の説明】
【００２１】
１０  ＰＬＬ
１１  ＰＤ（位相比較器）
１２  ＬＰＦ（ループフィルタ）
１３  ＶＣＯ（電圧制御発振器）
１４  分周器
１５  分周器（第２の分周器）
２０  スペクトラム拡散制御部
３０  ループ帯域幅制御部
４０  検知部
５０  比較器
６０  ＰＤ（第２の位相比較器）
７０  メモリ
１２１  抵抗素子（抵抗回路）
１２２  容量回路
１２２１  容量素子
１２２３  容量素子
１３１  リング発振器
１３２  ＶＩ変換回路
１３３  インダクタ素子（インダクタ回路）
１３４  容量回路
１３４１  容量素子
１３４４  バリキャップ（容量素子）
【発明を実施するための最良の形態】
【００２２】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
【００２３】
（第１の実施形態）
図１は、第１の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。ＰＬＬ１０は、クロック信号ＣＫｒｅｆ（基準クロック信号）を受け、クロック信号ＣＫｏｕｔを出力する。具体的には、分周器１４はクロック信号ＣＫｏｕｔを分周し、位相比較器（ＰＤ）１１は分周器１４から出力されるクロック信号ＣＫｄｉｖとクロック信号ＣＫｒｅｆとの位相比較をし、ループフィルタ（ＬＰＦ）１３はＰＤ１１の出力を平滑化し、電圧制御発振器（ＶＣＯ）１３は入力電圧に応じた周波数で発振し、クロック信号ＣＫｏｕｔを出力する。分周器１５は、クロック信号ＣＫｏｒｇ（原クロック信号）を分周してクロック信号ＣＫｒｅｆを生成する。
【００２４】
スペクトラム拡散制御部２０は、ＰＬＬ１０に対して、スペクトラム拡散されたクロック信号の出力のための制御を行う。具体的には、スペクトラム拡散制御部２０は、ＶＣＯ１３への入力電圧を変調したり、分周器１４又は分周器１５の分周比を変化させたり、ＶＣＯ１３から出力される位相又は周波数の異なる複数のクロック信号の中からいずれか一つを適宜切り替えたりする。なお、図中のスペクトラム拡散制御部２０から延びる破線矢印は、スペクトラム拡散制御部２０の制御可能性を示したものであって、すべてを制御することを意味するものではない。
【００２５】
ループ帯域幅制御部３０は、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御する。なお、図中のループ帯域幅制御部３０から延びる破線矢印は、ループ帯域幅制御部３０の制御可能性を示したものであって、すべてを制御することを意味するものではない。ここで、ＰＬＬ１０のループ帯域幅をω、ＰＤ１１のゲインをＫｐｄ、ＬＰＦ１３の伝達関数をＦ、ＶＣＯ１３のゲインをＫｖｃｏ、分周器１４の分周比を１／Ｎとすると、これらパラメータの間には次の関係式が成り立つ。
ω  ∝  Ｋｐｄ・Ｆ・Ｋｖｃｏ・（１／Ｎ）  ・・・  （１）
したがって、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御することで、ＰＬＬ１０のループ帯域幅を変化させることができる。以下、ループ帯域幅制御部３０によって制御されるＰＬＬ１０の各要素の具体的構成について説明する。
【００２６】
（位相比較器の構成例１）
図２は、ＰＤ１１における出力部分（電流型チャージポンプ回路）の回路構成例を示す。信号ＵＰ及びＤＮは、ＰＤ１１における図示しない位相比較部分から出力される。信号ＵＰは、クロック信号ＣＫｒｅｆの位相がクロック信号ＣＫｄｉｖの位相よりも進んでいるときに出力される。信号ＤＮは、クロック信号ＣＫｒｅｆの位相がクロック信号ＣＫｄｉｖの位相よりも遅れているときに出力される。スイッチ１１１は、信号ＵＰによってスイッチング制御され、ソース電流Ｉｃｐｐの出力の有無を制御をする。スイッチ１１２は、信号ＤＮによってスイッチング制御され、シンク電流Ｉｃｐｎの出力の有無を制御をする。
【００２７】
ソース電流は、電流源１１３及びこれに並列接続された４個の電流スイッチ回路１１４から供給される。シンク電流は、電流源１１５とこれに並列接続された４個の電流スイッチ回路１１４から供給される。電流スイッチ回路１１４は、１個の電流源１１４１とその両端のスイッチ対１１４２からなる。スイッチ対１１４２は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさを変化させることができる。なお、本例では、便宜のため制御信号Ｂは４ビットとしている。
【００２８】
ここで、電流源１１３及び１１５の供給電流量を１６μＡ、制御信号Ｂの３〜０ビットに対応する電流源の供給電流量を、それぞれ、８μＡ、４μＡ、２μＡ及び１μＡとする。この場合、制御信号Ｂ［３：０］が［１，１，０，０］のときはソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎはいずれも２８μＡとなる。一方、制御信号Ｂ［３：０］が［１，０，０，０］のときはソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎはいずれも２４μＡとなる。
【００２９】
ソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさはＰＤ１１のゲインと比例関係にある。ＰＬＬ１０のループ帯域幅はＰＤ１１のゲインに比例することから（関係式（１）参照）、ソース電流Ｉｃｐｐ及びシンク電流Ｉｃｐｎの大きさを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
【００３０】
（位相比較器の構成例２）
図３は、ＰＤ１１の出力部分（電圧型チャージポンプ回路）の回路構成例を示す。信号ＵＰ及びＤＮについては上述したとおりである。スイッチ１１１は、信号ＵＰによってスイッチング制御され、ソース電圧Ｖｃｐｐの出力の有無を制御をする。スイッチ１１２は、信号ＤＮによってスイッチング制御され、シンク電圧Ｖｃｐｎの出力の有無を制御をする。
【００３１】
ソース電圧は、直列接続された４個の電圧スイッチ回路１１７から供給される。シンク電圧は、直列接続された４個の電圧スイッチ回路１１７から供給される。電圧スイッチ回路１１７は、１個の電圧源１１７１とその両端のスイッチ対１１７２からなる。ソース電圧供給側のスイッチ対１１７２は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットの反転によってスイッチング制御される。一方、シンク電圧供給側のスイッチ対１１７２は、制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってソース電圧Ｖｃｐｐ及びシンク電圧Ｖｃｐｎの大きさを変化させることができる。なお、本例では、便宜のため制御信号Ｂは４ビットとしている。
【００３２】
ここで、制御信号Ｂの３〜０ビットに対応するソース電圧供給側の電圧源の電圧を、それぞれ、３．０Ｖ、０．３Ｖ、０．２Ｖ及び０．１Ｖとし、制御信号Ｂの３〜０ビットに対応するシンク電圧供給側の電圧源の電圧を、それぞれ、０．４Ｖ、０．３Ｖ、０．２Ｖ及び０．１Ｖとする。この場合、制御信号Ｂ［３：０］が［１，１，０，０］のときはソース電圧Ｖｃｐｐは３．３Ｖ（＝３．０＋０．３）となり、シンク電圧Ｖｃｐｎは０．３Ｖ（０．２＋０．１）となる。したがって、ＰＤ１１の出力電圧幅は３．０Ｖ（３．３−０．３）となる。一方、制御信号Ｂ［３：０］が［１，０，０，０］のときはソース電圧Ｖｃｐｐは３．０Ｖとなり、シンク電圧Ｖｃｐｎは０．６Ｖ（＝０．３＋０．３＋０．１）となる。したがって、ＰＤ１１の出力電圧幅は２．４Ｖ（３．０−０．６）となる。
【００３３】
ソース電圧Ｖｃｐｐとシンク電圧Ｖｃｐｎとで決定されるＰＤ１１の出力電圧幅はＰＤ１１のゲインと比例関係にある。ＰＬＬ１０のループ帯域幅はＰＤ１１のゲインに比例することから（関係式（１）参照）、ソース電圧Ｖｃｐｐ及びシンク電圧Ｖｃｐｎの大きさを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
【００３４】
（ループフィルタの構成例）
図４は、ＬＰＦ１２の回路構成例を示す。ＬＰＦ１２は、抵抗回路としての抵抗素子１２１及びこれに直列接続された容量回路１２２からなる。容量回路１２２は、容量素子１２２１及びこれに並列接続された複数の容量スイッチ回路１２２２からなる。容量スイッチ回路１２２２は、１個の容量素子１２２３とその両端のスイッチ対１２２４からなる。スイッチ対１２２４はループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによって容量回路１２２の合成容量値を変化させてＬＰＦ１２の伝達関数を変化させることができる。ＰＬＬ１０のループ帯域幅はＬＰＦ１２の伝達関数に比例することから（関係式（１）参照）、容量回路１２２における容量素子１２２１及び１２２３の接続状態を変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
【００３５】
なお、複数の抵抗素子で抵抗回路を構成し、抵抗回路における抵抗素子の接続状態を変化させるようにしてもよい。この場合、抵抗回路の合成抵抗値が変化することによってＬＰＦ１２の伝達関数が変化し、ＰＬＬ１０のループ帯域幅を変化させることができる。
【００３６】
（電圧制御発振器の構成例１）
図５は、ＶＣＯ１３の回路構成例を示す。リング発振器１３１は、与えられたバイアス電流Ｉｂｉａｓに応じた周波数で発振してクロック信号ＣＫｏｕｔを出力する。ＶＩ変換回路１３２は、バイアス電流Ｉｂｉａｓを生成する。バイアス電流Ｉｂｉａｓはカレントミラー回路１３２１から出力される。カレントミラー回路１３２１の入力側には、トランジスタ１３２２及びこれに並列接続された複数のトランジスタ１３２３が接続されている。トランジスタ１３２２のゲートにはＶＣＯ１３の入力電圧が印加される。トランジスタ１３２３のゲートにはＶＣＯ１３の入力電圧がスイッチ１３２４を介して印加される。スイッチ１３２４は、ループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによってトランジスタ１３２３のオン／オフを制御してＶＩ変換回路１３２の電圧電流変換ゲインを変化させることでＶＣＯ１３のゲインを変化させることができる。ＰＬＬ１０のループ帯域幅はＶＣＯ１３のゲインに比例することから（関係式（１）参照）、ＶＩ変換回路１３２の電圧電流変換ゲインを変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
【００３７】
（電圧制御発振器の構成例２）
図６は、ＶＣＯ１３の回路構成例を示す。ＶＣＯ１３は、インダクタ回路としてのインダクタ素子１３３及びこれに並列接続された容量回路１３４からなる。容量回路１３４は、容量素子１３４１及びこれに並列接続されたバリキャップ対１３４２及び複数のバリキャップスイッチ回路１３４３からなる。バリキャップ対１３４２は、対向する２個のバリキャップ１３４４から構成され、２個のバリキャップ１３４４の接続点にＶＣＯ１３の入力電圧が印加される。バリキャップスイッチ回路１３４３は、１個のバリキャップ１３４４とその両端のスイッチ対１３４５からなる回路が対向して接続された構成となっている。当該接続点にはＶＣＯ１３の入力電圧が印加される。スイッチ対１３４５はループ帯域幅制御部３０からの制御信号Ｂの各ビットによってスイッチング制御される。すなわち、制御信号Ｂによって容量回路１３４の合成容量値を変化させることでＶＣＯ１３のゲインを変化させることができる。ＰＬＬ１０のループ帯域幅はＶＣＯ１３のゲインに比例することから（関係式（１）参照）、容量回路１３４における容量素子１３４１及びバリキャップ１３４４の接続状態を変化させることによりＰＬＬ１０のループ帯域幅を変化させることができる。
【００３８】
なお、複数のインダクタ素子でインダクタ回路を構成し、インダクタ回路におけるインダクタ素子の接続状態を変化させるようにしてもよい。この場合、インダクタ回路の合成インダクタンスが変化することによってＶＣＯ１３のゲインが変化し、ＰＬＬ１０のループ帯域幅を変化させることができる。
【００３９】
（分周器の構成例）
分周器１４は、ループ帯域幅制御部３０からの制御信号Ｂに従って分周比を変化させる。例えば、制御信号Ｂ［３：０］が［１，０，０，０］のときは分周器１４は分周比を１／８に設定し、制御信号Ｂ［３：０］が［１，１，０，０］のときは分周器１４は分周比を１／１２に設定する。ＰＬＬ１０のループ帯域幅は分周器１４の分周比に比例することから（関係式（１）参照）、分周器１４の分周比を変化させることでＰＬＬ１０のループ帯域幅を変化させることができる。
【００４０】
分周器１４の分周比を変化させる場合には、分周器１５の分周比も同時に変化させる。これにより、クロック信号ＣＫｏｕｔの周波数を一定に保ったままＰＬＬ１０のループ帯域幅を変化させることができる。例えば、分周器１４及び１５の分周比をそれぞれ１／８及び１／４、クロック信号ＣＫｏｒｇの周波数を２４ＭＨｚとすると、クロック信号ＣＫｏｕｔの周波数は４８ＭＨｚである。ここで、分周器１４の分周比を１／１２に変更するとき、同時に分周器１５の分周比を１／６にする。こうすることで、クロック信号ＣＫｏｕｔの周波数を４８ＭＨｚに保ったままＰＬＬ１０のループ帯域幅を２／３倍にすることができる。
【００４１】
次に、ＰＬＬ１０のループ帯域幅の変更タイミングについて説明する。ループ帯域幅制御部３０は、スペクトラム拡散制御部２０の動作に応じてＰＬＬ１０のループ帯域幅を変化させるようにする。具体的には、図１に示したように、スペクトラム拡散制御部２０及びループ帯域幅制御部３０を、共通の制御信号ＣＴＬに従って動作させるようにするとよい。以下、いくつかの制御例を示す。
【００４２】
（制御例１）
制御信号ＣＴＬがスペクトラム拡散制御のオン／オフを制御するものであり、制御信号ＣＴＬによってスペクトラム拡散制御がオンにされる場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、制御信号ＣＴＬによってスペクトラム拡散制御がオフにされる場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。
【００４３】
（制御例２）
制御信号ＣＴＬがスペクトラム拡散の変調周波数を変化させるものであり、制御信号ＣＴＬによってスペクトラム拡散の変調周波数が高く設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。一方、制御信号ＣＴＬによってスペクトラム拡散の変調周波数が低く設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。
【００４４】
（制御例３）
制御信号ＣＴＬがスペクトラム拡散の変調幅を変化させるものであり、制御信号ＣＴＬによってスペクトラム拡散の変調幅が大きく設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。一方、制御信号ＣＴＬによってスペクトラム拡散の変調幅が小さく設定される場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。
【００４５】
スペクトラム拡散制御部２０の制御対象とループ帯域幅制御部３０の制御対象とは同じであってもよい。この場合、制御対象は、（１）それぞれの制御結果を合成して制御される、あるいは、（２）それぞれから出力される制御信号を合成して制御される。例えば、図４に示した構成のＬＰＦ１２を制御する場合、（１）の制御方式だと、ループ帯域幅制御部３０は容量素子１２２１の容量値を変化させてループ帯域幅を所望値に設定し、スペクトラム拡散制御部２０は制御信号Ｂを出力してスペクトラム拡散制御を行う。一方、（２）の制御方式だと、スペクトラム拡散制御部２０の制御信号とループ帯域幅制御部３０の制御信号とが論理演算されて制御信号Ｂとなって複数のスイッチ対１２２４が制御される。
【００４６】
図７は、スペクトラム拡散制御及びループ帯域幅制御を合成したときの各種信号の波形を示す。図７（ａ）はスペクトラム拡散制御部２０が出力する制御信号を、図７（ｂ）はループ帯域幅制御部３０が出力する制御信号を、図７（ｃ）はこれら制御信号の合成信号を、図７（ｄ）はクロック信号ＣＫｏｕｔを、それぞれ示す。図中のＩの区間ではループ帯域幅は大きく、ＩＩの区間ではループ帯域幅は小さく、ＩＩＩの区間ではループ帯域幅は中程度に設定されている。クロック信号ＣＫｏｕｔは、区間Ｉ〜ＩＩＩを通じて一定の中心周波数Ｆ０を保ったままであるが、ＰＬＬ１０のループ帯域幅の違いにより、区間Ｉ及び区間ＩＩＩの波形は線形だが、区間ＩＩの波形はひずんでいる。また、クロック信号ＣＫｏｕｔに含まれるノイズ及びジッタは、区間Ｉでは比較的多く、区間ＩＩでは比較的少なく、区間ＩＩＩでは中程度となる。
【００４７】
図８は、区間Ｉ〜ＩＩＩのそれぞれに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。図８（ａ）は、区間Ｉに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間Ｉでは、ピーク低減率は良好であるが、ノイズ特性がやや悪い。図８（ｂ）は、区間ＩＩに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間ＩＩでは、ノイズ特性は良好であるが、ピーク低減率がやや悪い。図８（ｃ）は、区間ＩＩＩに対応するクロック信号ＣＫｏｕｔのスペクトラム波形を示す。区間ＩＩＩでは、ピーク低減率及びノイズ特性ともに良好である。
【００４８】
以上、本実施形態によると、ＰＬＬ１０に対するスペクトラム拡散制御とループ帯域幅制御とを連関して動作させて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。
【００４９】
なお、制御対象のＰＬＬはアナログ式に限られずデジタル式であってもよい。また、分周器１４の分周比を変化させることがない場合には分周器１５は省略してもよい。また、ＶＣＯ１３を電流制御発振器に置き換えてもよい。
【００５０】
（第２の実施形態）
図９は、第２の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第１の実施形態に係る装置に検知部４０を追加した構成をしている。以下、第１の実施形態と異なる点についてのみ説明する。
【００５１】
検知部４０は、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔのピークレベル、ジッタ及びノイズレベル並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する。また、規格によって、スペクトラム拡散されたクロック信号ＣＫｏｕｔの周波数変化率に制約が設けられている場合には、検知部４０は、クロック信号ＣＫｏｕｔの周波数変化率を検知してもよい。
【００５２】
周波数変化率は、図１０（ａ）及び（ｂ）に示したように、クロック信号ＣＫｏｕｔの単位時間当たりの周波数変動（Δｆ／Δｔ）として定義される。図１１は、周波数変化率を検知するための回路構成を示す。図１２は、当該回路のタイミングチャートである。パルス発生回路４０１は、上記の単位時間Δｔに相当する周期で信号Ｆｐを出力する。組み合わせ回路４０２は、信号Ｆｐが“Ｈ”のときにクロック信号ＣＫｏｕｔを取り込んで、その結果を信号ｄＦｃｎｔとして出力する。カウンタ４０３は、単位時間Δｔごとに信号ｄＦｃｎｔの立ち上がりをカウントする。演算回路４０４は、カウンタ４０３のｉ番目のカウント値とｉ＋１番目のカウント値の差分を算出する。この算出値｜Ｎ（ｉ＋１）−Ｎ（ｉ）｜が周波数変化率に相当する。
【００５３】
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。具体的には、クロック信号ＣＫｏｕｔのピークレベルが規定値よりも大きい、ジッタが規定値よりも小さい、ノイズレベルが規定値よりも小さい場合、あるいは、周波数変化率が所望値よりも小さい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、クロック信号ＣＫｏｕｔのピークレベルが規定値よりも小さい、ジッタが規定値よりも大きい、ノイズレベルが規定値よりも大きい場合、あるいは、周波数変化率が所望値よりも大きい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。なお、ループ帯域幅制御部３０の制御対象は上述したとおりである。
【００５４】
ループ帯域幅制御部３０は、検知部４０による、クロック信号ＣＫｏｕｔのピークレベル、ジッタ及びノイズレベル並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の二つ以上の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させることも可能である。図１３は、クロック信号ＣＫｏｕｔのピークレベル及びジッタの検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させるフローを示す。まず、スペクトラム拡散制御を無効にする（Ｓ１）とともにループ帯域幅制御を有効にし（Ｓ２）、クロック信号ＣＫｏｕｔのジッタを検知する（Ｓ３）。そして、検知されたジッタが規定値（例えば、５０ｐｓ）よりも大きければ（Ｓ４のＮＯ肢）、ＰＬＬ１０のループ帯域幅を変化させてから（Ｓ５）、再びクロック信号ＣＫｏｕｔのジッタを検知する（Ｓ３）。一方、検知されたジッタが規定値以下ならば（Ｓ４のＹＥＳ肢）、ループ帯域幅制御を無効にする（Ｓ６）。
【００５５】
次に、スペクトラム拡散制御を有効にする（Ｓ７）とともにループ帯域幅制御を有効にし（Ｓ８）、クロック信号ＣＫｏｕｔのピークレベルを検知する（Ｓ９）。そして、検知されたピークレベルが規定値（例えば、−１０ｄＢｍ）よりも大きければ（Ｓ１０のＮＯ肢）、ＰＬＬ１０のループ帯域幅を変化させてから（Ｓ１１）、再びクロック信号ＣＫｏｕｔのピークレベルを検知する（Ｓ９）。一方、検知されたピークレベルが規定値以下ならば（Ｓ１０のＹＥＳ肢）、ループ帯域幅制御を無効にする（Ｓ１２）。
【００５６】
次に、再度、スペクトラム拡散制御を無効にし（Ｓ１３）、クロック信号ＣＫｏｕｔのジッタを検知する（Ｓ１４）。そして、検知されたジッタが規定値（例えば、５０ｐｓ）以下ならば（Ｓ１５のＹＥＳ肢）、スペクトラム拡散制御を有効にする（Ｓ１６）。これにより、ピークレベル及びジッタが規定値以下となったスペクトラム拡散されたクロック信号ＣＫｏｕｔでシステムを動作させることができる。一方、検知されたジッタが規定値よりも大きければ（Ｓ１５のＮＯ肢）、ＰＬＬ１０のループ帯域幅制御を有効にしてから（Ｓ１７）、ステップＳ５に戻り、上記処理を繰り返す。当該繰り返しが所定回数に達したらＰＬＬ１０のループ帯域幅制御を停止するようにしてもよい。
【００５７】
なお、ステップＳ１５において、検知されたクロック信号のジッタが規定値よりも大きければＰＬＬ１０のループ帯域幅制御をすることなく、クロック信号ＣＫｏｕｔの出力を停止するようにしてもよい。また、検知されたジッタ値と所望のジッタ値との差及び検知されたピークレベルと所望のピークレベルとの差がいずれも最小となったとき、又はいずれか一つが最小となったときにループ帯域幅制御を停止させてもよい。また、ＰＬＬ１０のループ帯域幅を変化させている最中にシステムを動作させること、及び、システム動作中にＰＬＬ１０のループ帯域幅を変化させることも可能である。
【００５８】
また、ステップＳ５ではＶＣＯ１３のみを制御してループ帯域幅を変化させ、ステップＳ１７ではＰＤ１１のみを制御してループ帯域幅を変化させるようにしてもよい。これにより、ＰＬＬ１０におけるＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４に必要とされるゲイン、伝達関数、及び分周比を容易に確保することができる。
【００５９】
以上、本実施形態によると、ＰＬＬ１０の出力特性又はスペクトラム拡散変調の特性に基づいて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。なお、検知部４０をスペクトラム拡散クロック発生装置から分離して外部周辺装置内に設けてもよい。また、クロック信号ＣＫｏｕｔに代えて分周器１４から出力されるクロック信号ＣＫｄｉｖを検知部４０に入力してもよい。
【００６０】
（第３の実施形態）
図１４は、第３の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の実施形態に係る装置に比較器５０を追加した構成をしている。以下、第２の実施形態と異なる点についてのみ説明する。
【００６１】
スペクトラム拡散制御部２０は、ＬＰＦ２０からＶＣＯ１３に入力される制御電圧Ｖｃｎｔ、分周器１４の分周比、又は分周器１５の分周比を変調する。比較器５０は、制御電圧Ｖｃｎｔと基準電圧Ｖｒｅｆとを比較する。具体的には、基準電圧Ｖｒｅｆは、制御電圧Ｖｃｎｔの中心電圧となるような電圧である。
【００６２】
検知部４０は、比較器５０の比較結果に基づいて、ＰＬＬ１０に対するスペクトラム拡散の制御内容を検知する。例えば、比較器５０の出力レベルが周期的に変化する場合には、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われており、そうでない場合には、スペクトラム拡散変調が行われていないことを知ることができる。また、比較器５０の出力レベルの変動の周期からスペクトラム拡散の変調周波数を知ることができる。また、比較器５０の出力レベルの最大値、すなわち、制御電圧Ｖｃｎｔと基準電圧Ｖｒｅｆとの最大差からスペクトラム拡散の変調幅を知ることができる。
【００６３】
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。具体的には、クロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われている、スペクトラム拡散の変調周波数が比較的高い、あるいは、スペクトラム拡散の変調幅が比較的大きい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を大きくしてクロック信号ＣＫｏｕｔのピークを低減させる。一方、クロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われていない、スペクトラム拡散の変調周波数が比較的低い、あるいは、スペクトラム拡散の変調幅が比較的小さい場合には、ループ帯域幅制御部３０は、ＰＬＬ１０のループ帯域幅を小さくしてクロック信号ＣＫｏｕｔのジッタ及びノイズ特性を向上させる。なお、ループ帯域幅制御部３０の制御対象は上述したとおりである。
【００６４】
以上、本実施形態によると、ＶＣＯ１３の制御電圧からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。
【００６５】
（第４の実施形態）
図１５は、第４の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の実施形態に係る装置に位相比較器（ＰＤ）６０を追加した構成をしている。以下、第２の実施形態と異なる点についてのみ説明する。
【００６６】
位相比較器（ＰＤ）６０は、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔとクロック信号ＣＫ０との位相比較を行う。具体的には、クロック信号ＣＫ０は、クロック信号ＣＫｏｕｔの平均周波数となるようなクロック信号である。クロック信号ＣＫｏｕｔの位相がクロック信号ＣＫ０の位相よりも進んでいる場合には、ＰＤ６０は信号ＵＰを出力する。例えば、クロック信号ＣＫｏｕｔの立ち上がりエッジからクロック信号ＣＫ０の立ち上がりエッジまでの間、信号ＵＰを所定の論理レベル（例えば、“Ｈ”）にする。一方、クロック信号ＣＫ０の位相がクロック信号ＣＫｏｕｔの位相よりも進んでいる場合には、ＰＤ６０は信号ＤＮを出力する。例えば、クロック信号ＣＫ０の立ち上がりエッジからクロック信号ＣＫｏｕｔの立ち上がりエッジまでの間、信号ＤＮを所定の論理レベル（例えば、“Ｌ”）にする。
【００６７】
検知部４０は、ＰＤ６０の比較結果に基づいて、ＰＬＬ１０に対するスペクトラム拡散の制御内容を検知する。例えば、信号ＵＰ及びＤＮが周期的に入れ替わって出力される場合には、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔに対してスペクトラム拡散変調が行われており、そうでない場合には、スペクトラム拡散変調が行われていないことを知ることができる。また、信号ＵＰ及びＤＮの出力の入れ替わり周期からスペクトラム拡散の変調周波数を知ることができる。また、信号ＵＰ又はＤＮの最大パルス幅、すなわち、クロック信号ＣＫｏｕｔとクロック信号ＣＫ０との最大位相差からスペクトラム拡散の変調幅を知ることができる。
【００６８】
ループ帯域幅制御部３０は、検知部４０の検知結果に基づいてＰＬＬ１０のループ帯域幅を変化させる。なお、ループ帯域幅制御部３０の制御対象及び制御例については上述したとおりである。
【００６９】
以上、本実施形態によると、ＰＬＬ１０の出力からスペクトラム拡散の制御内容を把握して、当該制御内容に応じて、低ジッタ、低ノイズ、低ピークのスペクトラム拡散されたクロック信号ＣＫｏｕｔを生成することができる。なお、クロック信号ＣＫｏｕｔに代えて分周器１４から出力されるクロック信号ＣＫｄｉｖをＰＤ６０に入力してもよい。この場合、クロック信号ＣＫ０はクロック信号ＣＫｄｉｖの平均周波数となるような設定する必要がある。
【００７０】
（第５の実施形態）
図１６は、第５の実施形態に係るスペクトラム拡散クロック発生装置の構成を示す。本実施形態に係る装置は、第２の実施形態に係る装置にメモリ７０を追加した構成をしている。メモリ７０には、検知部４０の検知結果、又はＰＬＬ１０の各要素に対する制御値が記録される。以下、第２の実施形態と異なる点についてのみ説明する。
【００７１】
（検知結果を記録する例）
ループ帯域幅制御部３０は、検知部４０の検知結果をメモリ７０に記録する。そして、メモリ７０から検知部４０の検知結果を読み出して、当該検知結果に基づいて、ＰＬＬ１０のループ帯域幅を変化させる。例えば、本装置の出荷前や、本装置から供給されるクロック信号を受けて動作するシステムの動作前の初期動作時において、ＰＬＬ１０のループ帯域幅をさまざまに変えて、そのときのループ帯域幅と、検知部４０によって検知されたクロック信号ＣＫｏｕｔのピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つとをルックアップテーブルにしてメモリ７０に記録する。そして、本装置の出荷後や、上記システムの動作開始時において、メモリ７０から所望のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを達成可能なループ帯域幅を読み出し、ＰＬＬ１０のループ帯域幅を当該読み出した値に設定する。
【００７２】
（制御値を記録する例）
ループ帯域幅制御部３０は、ＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４のうち制御対象となるものに対する制御値をメモリ７０に記録し、メモリ７０から読み出した制御値で当該制御対象を制御する。例えば、本装置の出荷前や初期動作時において、ＰＬＬ１０から出力されるクロック信号ＣＫｏｕｔのピークレベル、ジッタ、ノイズレベル及び周波数変化率並びにクロック信号ＣＫｏｕｔのスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つが所望値となるようにループ帯域幅をさまざまに変え、当該特性が所望値となったときの制御対象の制御値をメモリ７０に記録する。そして、本装置の出荷後やシステム動作開始時において、メモリ７０から制御値を読み出し、当該読み出した制御値でＰＤ１１、ＬＰＦ１２、ＶＣＯ１３及び分周器１４の少なくとも一つを制御する。
【００７３】
以上、本実施形態によると、スペクトラム拡散クロック発生装置の動作開始後に、検知部４０による検知動作を省略してＰＬＬ１０のループ帯域幅を所望値に設定することができる。すなわち、より短時間でＰＬＬ１０のループ帯域幅を所望値に設定することができる。なお、メモリ７０をスペクトラム拡散クロック発生装置から分離して外部周辺装置内に設けてもよい。
【産業上の利用可能性】
【００７４】
本発明に係るスペクトラム拡散クロック発生装置は、ジッタ及びノイズ特性に優れたスペクトラム拡散されたクロック信号を生成することが可能なため、ＥＭＩ低減が求められるシステムに有用である。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＰＬＬと、
前記ＰＬＬに対して、スペクトラム拡散されたクロック信号の出力のための制御を行うスペクトラム拡散制御部と、
前記スペクトラム拡散制御部の動作中に前記ＰＬＬのループ帯域幅を変化させるループ帯域幅制御部とを備えた
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項２】
請求項１に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬは、
入力された電圧に応じた周波数で発振する電圧制御発振器と、
前記電圧制御発振器の出力を分周する分周器と、
前記分周器の出力と基準クロック信号との位相比較を行う位相比較器と、
前記位相比較器の出力を平滑化して、前記電圧制御発振器を制御するための電圧を出力するループフィルタとを有するものであり、
前記ループ帯域幅制御部は、前記位相比較器、ループフィルタ、電圧制御発振器及び分周器の少なくとも一つを制御して前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項３】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬは、原クロック信号を分周して前記基準クロック信号を生成する第２の分周器を有するものであり、
前記ループ帯域幅制御部は、前記分周器を制御するとき、前記第２の分周器も制御する
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項４】
請求項１に記載のスペクトラム拡散クロック発生装置において、
前記スペクトラム拡散制御部及び前記ループ帯域幅制御部は、共通の制御信号に従って動作する
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項５】
請求項１に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部を備え、
前記ループ帯域幅制御部は、前記検知部の検知結果に基づいて前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項６】
請求項５に記載のスペクトラム拡散クロック発生装置において、
前記ループ帯域幅制御部は、前記ＰＬＬのループ帯域幅が所定値に設定されたときの当該ループ帯域幅と前記検知部の検知結果とを対応付けてメモリに記録し、前記メモリから、前記ＰＬＬから出力されるクロック信号のピークレベル、ジッタ、ノイズレベル及び周波数変化率並びに当該クロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つの所望値に対応する前記ＰＬＬのループ帯域幅を読み出し、前記ＰＬＬのループ帯域幅が当該読み出したループ帯域幅となるように前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項７】
請求項５に記載のスペクトラム拡散クロック発生装置において、
前記ループ帯域幅制御部は、前記検知部の検知結果が所望値となったときの制御対象に対する制御値をメモリに記録し、前記メモリから読み出した制御値で前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項８】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記スペクトラム拡散制御部によって前記ループフィルタの出力を変調して生成された前記電圧制御発振器の制御電圧と基準電圧とを比較する比較器と、
前記比較器の比較結果に基づいて、前記ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とを備え、
前記ループ帯域幅制御部は、前記検知部の検知結果に基づいて前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項９】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記ＰＬＬから出力されるクロック信号及び前記分周器から出力されるクロック信号のいずれか一方と第２の基準クロック信号との位相比較を行う第２の位相比較器と、
前記第２の位相比較器の比較結果に基づいて、前記ＰＬＬから出力されるクロック信号のスペクトラム拡散変調の有無及びスペクトラム拡散の変調周波数及び変調幅の少なくとも一つを検知する検知部とを備え、
前記ループ帯域幅制御部は、前記検知部の検知結果に基づいて前記ＰＬＬのループ帯域幅を変化させる
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１０】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記位相比較器は、前記分周器から出力されるクロック信号と前記基準クロック信号との位相比較結果に基づいて、ソース電流及びシンク電流のいずれか一方を選択的に出力する、又はソース電圧及びシンク電圧のいずれか一方を選択的に出力するものであり、
前記ループ帯域幅制御部は、前記ソース電流及びシンク電流の大きさを変化させる、又は前記ソース電圧及びシンク電圧の大きさを変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１１】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記ループフィルタは、
少なくとも一つの抵抗素子を有する抵抗回路と、
前記抵抗回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、
前記ループ帯域幅制御部は、前記抵抗回路における抵抗素子の接続状態及び前記容量回路における容量素子の接続状態の少なくとも一方を変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１２】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記電圧制御発振器は、
前記入力された電圧に応じた大きさの電流を生成するＶＩ変換回路と、
前記生成された電流に応じた周波数で発振するリング発振器とを備えたものであり、
前記ループ帯域幅制御部は、前記ＶＩ変換回路の電圧電流変換ゲインを変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１３】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記電圧制御発振器は、
少なくとも一つのインダクタ素子を有するインダクタ回路と、
前記インダクタ回路に接続され、少なくとも一つの容量素子を有する容量回路とを備えたものであり、
前記ループ帯域幅制御部は、前記インダクタ回路におけるインダクタ素子の接続状態及び前記容量回路における容量素子の接続状態の少なくとも一方を変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１４】
請求項２に記載のスペクトラム拡散クロック発生装置において、
前記分周器は、可変分周器であり、
前記ループ帯域幅制御部は、前記分周器の分周比を変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【請求項１５】
請求項３に記載のスペクトラム拡散クロック発生装置において、
前記分周器及び前記第２の分周器は、いずれも、可変分周器であり、
前記ループ帯域幅制御部は、前記分周器の分周比及び前記第２の分周器の分周比を同じ割合で変化させるものである
ことを特徴とするスペクトラム拡散クロック発生装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009057289.tif 000019
【図２】
2009057289.tif 000020
【図３】
2009057289.tif 000021
【図４】
2009057289.tif 000022
【図５】
2009057289.tif 000023
【図６】
2009057289.tif 000024
【図７】
2009057289.tif 000025
【図８】
2009057289.tif 000026
【図９】
2009057289.tif 000027
【図１０】
2009057289.tif 000028
【図１１】
2009057289.tif 000029
【図１２】
2009057289.tif 000030
【図１３】
2009057289.tif 000031
【図１４】
2009057289.tif 000032
【図１５】
2009057289.tif 000033
【図１６】
2009057289.tif 000034
【国際調査報告】
2009057289.tif 000035
2009057289.tif 000036
2009057289.tif 000037
2009057289.tif 000038