(57)【要約】【課題】Ｓｎ合金はんだにおいてＳｎのウイスカーの発生を抑制する。【解決手段】はんだ構造体２は、固液共存状態になりうるＳｎ合金４とＳｎ合金４の表面の少なくとも一部を覆うＡｕ（またはＡｕ合金）被膜６とで構成されている。Ａｕ被膜６がＳｎ合金４の表面の少なくとも一部を覆う被膜となっている。望ましい形態として、Ａｕ被膜６はＳｎ合金４の表面に網目構造を形成している。Ａｕ被膜６の厚さは、たとえば、１〜５μｍである。【選択図】図１
2009122912.tif 000002
【特許請求の範囲】
【請求項１】
固液共存状態になりうるＳｎ合金と、
前記Ｓｎ合金の表面の少なくとも一部を覆うＡｕまたはＡｕ合金被膜と、
を備えることを特徴とするはんだ構造体。
【請求項２】
前記ＡｕまたはＡｕ合金被膜が網目構造を形成していることを特徴とする請求項１に記載のはんだ構造体。
【請求項３】
配線基板と、
前記配線基板に搭載された半導体素子と、
前記配線基板に設けられた電極と、
前記配線基板に搭載された電子部品と、
前記電子部品と前記電極とを電気的に接続する請求項１または２に記載のはんだ構造体と、
を備えることを特徴とする半導体モジュール。
【請求項４】
絶縁層と、
前記絶縁層の一方の主表面に設けられた配線層と、
前記配線層と電気的に接続されるとともに、前記配線層から前記絶縁層側に突出した突起電極と、を有する素子搭載用基板と、
素子電極が設けられた半導体素子と、
前記素子電極と前記突起電極とを電気的に接続する請求項１または２に記載のはんだ構造体と、
を備えることを特徴とする半導体モジュール。
【請求項５】
請求項３または４に記載の半導体モジュールを備えることを特徴とする携帯機器。
【請求項６】
Ａｕ層の上に固液共存状態になりうるＳｎ合金を載置する工程と、
前記Ｓｎ合金を固相線温度より高く液相線温度より低い温度に加熱し、前記Ｓｎ合金を固液共存状態として、前記Ａｕ層からＡｕを固液共存状態の前記Ｓｎ合金に溶解させる工程と、
前記Ｓｎ合金を冷却し、Ｓｎを結晶成長させるとともに、固化した前記Ｓｎ合金の表面の少なくとも一部にＡｕまたはＡｕ合金被膜を形成する工程と、
を備えることを特徴とするはんだ構造体の形成方法。
【請求項７】
前記Ｓｎ合金の冷却を前記Ａｕ層側から進行させることを特徴とする請求項６に記載のはんだ構造体の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｎを含むはんだ構造体に関する。
【背景技術】
【０００２】
従来、電子部品や半導体素子を基板上の配線に接合するためのろう材、あるいは半導体素子がパッケージ化された半導体モジュールを実装基板に接続するためのろう材としてＳｎ（錫）を含有するはんだ合金が用いられてきた。半導体モジュールを実装基板に接続する際に、半導体モジュール内の電子部品や半導体素子のろう付け部分のろう材が溶融して脱落しないように、半導体モジュール内のはんだ合金として、半導体モジュールを実装基板に接続するためのろう材より溶融温度が高い、いわゆる高温はんだ（高融点はんだ）が用いられている。【０００３】
また、環境や人体に与える影響を低減する観点から、ＳｎＰｂ合金の使用が敬遠され、Ｐｂ（鉛）を含まないＰｂフリーのＳｎ合金はんだの開発が進められている。
【特許文献１】特開２０００−１３８３３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
Ｓｎ合金はんだが抱える問題として、Ｓｎ合金はんだから長さ数μｍから数ｍｍにおよぶＳｎのウイスカー（針状単結晶）が発生し、短絡の原因になることが挙げられる。【０００５】
本発明はこうした課題に鑑みてなされたものであり、その目的は、Ｓｎのウイスカーの発生が抑制されたＳｎ合金はんだおよびその形成方法の提供にある。また、本発明の他の目的は、Ｓｎ合金はんだをろう材として用いる半導体モジュールおよび携帯機器の信頼性を向上させる技術の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様は、はんだ構造体である。固液共存状態になりうるＳｎ合金と、Ｓｎ合金の表面の少なくとも一部を覆うＡｕまたはＡｕ合金被膜とを備えることを特徴とする。【０００７】
この態様によれば、Ｓｎ合金の表面を被覆するＡｕまたはＡｕ合金被膜がバリアとなるため、Ｓｎのウイスカーの発生が抑制される。ひいては、当該はんだ構造体により電子部品等が配線に接合された場合に、短絡が生じることが抑制される。【０００８】
上記態様において、ＡｕまたはＡｕ合金被膜が網目構造を形成していてもよい。【０００９】
本発明の他の態様は、半導体モジュールである。当該半導体モジュールは、配線基板と、配線基板に搭載された半導体素子と、配線基板に設けられた電極と、配線基板に搭載された電子部品と、電子部品と電極とを電気的に接続する上述の構成のはんだ構造体と、を備えることを特徴とする。【００１０】
本発明の他の態様は、半導体モジュールである。当該半導体モジュールは、絶縁層と、絶縁層の一方の主表面に設けられた配線層と、配線層と電気的に接続されるとともに、配線層から絶縁層側に突出した突起電極と、を有する素子搭載用基板と、素子電極が設けられた半導体素子と、素子電極と突起電極とを電気的に接続する上述の構成のはんだ構造体
と、を備えることを特徴とする。【００１１】
本発明のさらに他の態様は、携帯機器である。当該携帯機器は、上述したいずれかの構成の半導体モジュールを備えることを特徴とする。【００１２】
本発明のさらに他の態様は、はんだ構造体の形成方法である。当該はんだ構造体の形成方法は、Ａｕ層の上に固液共存状態になりうるＳｎ合金を載置する工程と、Ｓｎ合金を固相線温度より高く液相線温度より低い温度に加熱し、Ｓｎ合金を固液共存状態として、Ａｕ層からＡｕを固液共存状態のＳｎ合金に溶解させる工程と、Ｓｎ合金を冷却し、Ｓｎを結晶成長させるとともに、固化したＳｎ合金の表面の少なくとも一部にＡｕまたはＡｕ合金被膜を形成する工程と、を備えることを特徴とする。【００１３】
この態様において、Ｓｎ合金の冷却をＡｕ層側から進行させてもよい。
【発明の効果】
【００１４】
本発明によれば、Ｓｎ合金はんだにおいて、Ｓｎのウイスカーの発生が抑制される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。【００１６】
図１（Ａ）は、実施の形態１に係るはんだ構造体の表面状態を示す模式図である。図１（Ｂ）は、図（Ａ）のＡ−Ａ線に沿った断面図である。はんだ構造体２は、固液共存状態、すなわち固相の状態と液相の状態とが共存した状態になりうるＳｎ合金４とＳｎ合金４の表面の少なくとも一部を覆うＡｕまたはＡｕ合金被膜６（以下、「Ａｕ被膜６」と表記するが、Ａｕ被膜またはＡｕ合金被膜を意味する。）とで構成されている。Ａｕ被膜６がＳｎ合金４の表面の少なくとも一部を覆う被膜となっている。望ましい形態として、Ａｕ被膜６はＳｎ合金４の表面に網目構造を形成している。Ａｕ被膜６の厚さは、たとえば、１〜５μｍである。また、Ａｕ合金の例としては、例えば  Au-Sn，Au-Sn-Sb，Au-Sb，Au-Sn-Sb-Agなどが挙げられる。【００１７】
Ｓｎ合金は、固液共存状態を形成しうる合金であればよく、特に限定されないが、たとえば、Sn-Sb系合金、Sn-Cu系合金、Sn-In系合金、Sn-Ag系合金、Sn-Ag-Cu系合金、Sn-Ag-Bi系合金、Sn-Sb-Ag-Cu系合金が挙げられる。表１に各合金系の具体的な組成と、各組成における固相線の温度、液相線の温度を示す。なお、Ｓｎ合金にＡｕが含まれていてもよい。また、Ｓｎ合金に適量のフラックスが含まれていてもよい。【００１８】
【表１】
2009122912.tif 000003
【００１９】
本実施の形態のはんだ構造体２によれば、Ｓｎ合金４の表面を被覆するＡｕ層がバリアとしての役目を果たすことにより、Ｓｎのウイスカーの発生が抑制される。【００２０】
（はんだ構造体の形成方法）
実施の形態１に係るはんだ構造体の形成方法について図２を参照して説明する。【００２１】
まず、図２（Ａ）に示すように、Ａｕ層８の上にＳｎ合金４を載置する。Ａｕ層８は、たとえば、無電解めっき法または電解めっき法により形成される。Ｓｎ合金４として、上述した表１に記載されているような、固液共存状態になりうるＳｎ合金を用いる。【００２２】
次に、図２（Ｂ）に示すように、Ｓｎ合金４およびＡｕ層８を固相線温度より高く液相線温度より低い温度に加熱し、Ｓｎ合金４を固液共存状態にする。このとき、Ａｕ層８を構成するＡｕの一部を固液共存状態のＳｎ合金４に溶解させる。【００２３】
次に、図２（Ｃ）に示すように、Ｓｎ合金４およびＡｕ層８を冷却し、Ｓｎ合金４に含まれるＳｎを結晶成長させるとともに、Ｓｎ合金４を固化させる。Ｓｎの結晶成長にともなって、固化したＳｎ合金４の表面の少なくとも一部にＡｕ被膜６を形成させる。【００２４】
以上の工程により、実施の形態１に係るはんだ構造体を形成することができる。なお、図２（Ｃ）で示した冷却過程において、Ｓｎ合金の冷却をＡｕ層８側から進行させることが望ましい。これによれば、Ｓｎの結晶核の成長がＡｕ層８側（下側）から進行し、Ｓｎの結晶核の成長にともない、固液共存状態のＳｎ合金４に溶解したＡｕがＳｎ合金４の表面側に押しのけられ、Ｓｎ合金４の表面にＡｕ被膜６が形成されやすくなる。【００２５】
（実施例）
実施例に係るはんだ構造体を構成するＳｎ合金として、Ｓｎ８４．５Ｓｂ１４Ａｇ１．０Ｃｕ０．５（固相線温度：２３３℃、液相線温度：２８８℃）を用いた。Ａｕ層の上にこのＳｎ合金を載置した状態でリフローを行い、実施例に係るはんだ構造体を形成した。図３は、実施例に係るはんだ構造体を形成する際に適用したリフロー温度プロファイルを示す。図３に示すように、約１００秒間かけて１８０℃から２３０℃に温度を上昇させた（プレヒート）後、固相線温度以上に温度を上昇させ、２５０℃以上の温度を約４０秒間維持させた後、冷却した。２５０℃以上の温度を維持する際のピーク温度は約２７５℃である。【００２６】
（比較例）
比較例に係るはんだ構造体を構成するＳｎ合金として、固液共存状態を有さないＳｎ９６．５Ａｇ３Ｃｕ０．５（共晶点：２１８℃）を用いた。Ａｕ層の上にこのＳｎ合金を載置した状態でリフローを行い、比較例に係るはんだ構造体を形成した。図４は、比較例に係るはんだ構造体を形成する際に適用したリフロー温度プロファイルを示す。このリフロー温度プロファイルは、Ｓｎ９６．５Ａｇ３Ｃｕ０．５のリフロー用に一般的に用いられている温度プロファイルである。図４に示すように、約８０秒間かけて１８０℃から２００℃に温度を上昇させた（プレヒート）後、共晶点温度２１８℃以上に温度を上昇させ、２６５℃以上の温度を約５０秒間維持させた後、冷却した。２６５℃以上の温度を維持する際のピーク温度は約２８５℃である。なお、冷却方法として、たとえば、基板裏側に冷却された空気を吹きかけて冷却したり、冷却された固体（たとえばステージ）に接触させて冷却させる方法が挙げられる。このように、比較例においては、はんだ構造体を構成するＳｎ合金は、共晶点を有するが固液共存状態を有さないものであるため、リフロー温度を上昇させることによりＳｎ合金が溶融するものの、その表面にＡｕ被膜もＡｕ合金被膜も析出することはない。【００２７】
実施例および比較例に係るはんだ構造体について、それぞれＥＰＭＡ（Electron Probe
MicroAnalyzer）を用いて元素マッピングを行った。【００２８】
図５（Ａ）は、実施例に係るはんだ構造体の表面における反射電子像（ＢＥＩ）であり、図５（Ｂ）〜（Ｉ）は、実施例に係るはんだ構造体の表面における元素マッピング像である。【００２９】
［ＥＰＭＡにより検出された特性Ｘ線］図５（Ｂ）：Ａｕ  Ｍα線、図５（Ｃ）：Ａｇ
Ｌα線、図５（Ｄ）：Ｃ  Ｋα線、図５（Ｅ）：Ｃｕ  Ｋα線、図５（Ｆ）：Ｎｉ  Ｋα線、図５（Ｇ）：Ｐ  Ｋα線、図５（Ｈ）：Ｓｂ  Ｌα線、図５（Ｉ）：Ｓｎ  Ｌα線。【００３０】
図６（Ａ）は、実施例に係るはんだ構造体の断面における反射電子像（ＢＥＩ）であり、図６（Ｂ）〜（Ｉ）は、実施例に係るはんだ構造体の断面における元素マッピング像である。【００３１】
［ＥＰＭＡにより検出された特性Ｘ線］図６（Ｂ）：Ａｕ  Ｍα線、図６（Ｃ）：Ａｇ
Ｌα線、図６（Ｄ）：Ｃ  Ｋα線、図６（Ｅ）：Ｃｕ  Ｋα線、図６（Ｆ）：Ｎｉ  Ｋα線、図６（Ｇ）：Ｐ  Ｋα線、図６（Ｈ）：Ｓｂ  Ｌα線、図６（Ｉ）：Ｓｎ  Ｌα線。【００３２】
また、図７（Ａ）は、比較例に係るはんだ構造体の表面における反射電子像（ＢＥＩ）であり、図７（Ｂ）〜（Ｈ）は、比較例に係るはんだ構造体の表面における元素マッピング像である。【００３３】
［ＥＰＭＡにより検出された特性Ｘ線］図７（Ｂ）：Ａｕ  Ｍα線、図７（Ｃ）：Ａｇ
Ｌα線、図７（Ｄ）：Ｃ  Ｋα線、図７（Ｅ）：Ｃｕ  Ｋα線、図７（Ｆ）：Ｎｉ  Ｋα線、図７（Ｇ）：Ｐ  Ｋα線、図７（Ｈ）：Ｓｎ  Ｌα線。【００３４】
図８（Ａ）は、比較例に係るはんだ構造体の断面における反射電子像（ＢＥＩ）であり、図８（Ｂ）〜（Ｈ）は、比較例に係るはんだ構造体の断面における元素マッピング像である。【００３５】
［ＥＰＭＡにより検出された特性Ｘ線］図８（Ｂ）：Ａｕ  Ｍα線、図８（Ｃ）：Ａｇ
Ｌα線、図８（Ｄ）：Ｃ  Ｋα線、図８（Ｅ）：Ｃｕ  Ｋα線、図８（Ｆ）：Ｎｉ  Ｋα線、図８（Ｇ）：Ｐ  Ｋα線、図８（Ｈ）：Ｓｎ  Ｌα線。【００３６】
図５および図６に示すように、実施例に係るはんだ構造体では、Ｓｎ合金の表面に網目構造状（ネットワーク構造状）のＡｕの被膜が形成されていることがわかる。また、Ｓｎ合金の内部においては、Ｓｎが数μｍ〜数十μｍの結晶粒を形成し、Ｓｎの結晶粒の隙間部分にＡｕが偏析していることがわかる。なお、元素分析の結果、Ａｕを含むＳｎ合金全体に対するＡｕの含有量は10〜20at%であった。これに対して、図７および図８に示すように、比較例に係るはんだ構造体では、Ａｕは主にＳｎ合金の内部に存在し、Ｓｎの結晶粒の隙間に偏在している。実施例に係るはんだ構造体では、冷却過程においてＳｎが核成長しやすくなり、固液共存状態のＳｎ合金に溶解したＡｕがＳｎの結晶に押しのけられた結果、Ｓｎ合金の表面にＡｕまたはＡｕ合金被膜が形成される。【００３７】
（実施の形態２）
図９は、実施の形態２に係る半導体モジュールの構造を示す断面図である。半導体モジュール１０は、素子搭載用基板２０、半導体素子３０および受動素子４０を含む。半導体素子３０および受動素子４０は、「電子部品」の一例である。【００３８】
素子搭載用基板２０は、絶縁層２２、配線層２４、配線層２６を含む。図９に示すように、絶縁層２２の上に配線層２４がパターニングされている。配線層２４の所定箇所に電極パッド２５ａ、２５ｂが設けられている。電極パッド２５ａ、２５ｂには、それぞれ、金めっき層（電解Ａｕ／Ｎｉめっき膜）２９ａ、２９ｂが形成されている。また、絶縁層２２および配線層２４を覆い、電極パッド２５ａ、２５ｂに対応した開口部を有する絶縁樹脂層３５が形成されている。【００３９】
絶縁層２２の下面側に、所定パターンの配線層２６が設けられている。配線層２６は、絶縁層２２を貫通するビア２８を介して配線層２４と電気的に接続されている。配線層２６の下面側の所定位置に金めっき層（電解Ａｕ／Ｎｉめっき膜）２７が形成されている。さらに、金めっき層２７にはんだボール５０が形成されている。絶縁層２２および配線層２６の下面側には、はんだボール５０が露出するように、絶縁樹脂層（フォトソルダーレジスト）５２が形成されている。はんだボール５０は、低温Ｐｂフリーはんだであり、たとえば、融点が２２０℃のＳｎＡｇＣｕ系の鉛フリーはんだを用いることができる。【００４０】
半導体素子３０は、ＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの能動素子である。半導体素子３０は、接着層３１を介して、素子搭載用基板２０の上面に実装されている。半導体素子３０の上面の周縁部には、電極パッド３２が設けられている。電極パッド３２と電極パッド２５ｂとが金線などのワイヤ３３により電気的に接続されている。【００４１】
受動素子４０として、抵抗、キャパシタなどが挙げられる。受動素子４０は、はんだ構造体１００を介して、電極パッド２５ａと電気的に接続されている。はんだ構造体１００として、実施の形態１で説明したような、Ｓｎ合金の表面にＡｕ被膜が形成された高温はんだ合金を用いる。【００４２】
素子搭載用基板２０に実装された半導体素子３０および受動素子４０は、封止樹脂６０により封止されている。【００４３】
以上説明した半導体モジュール１０によれば、リフローにより、はんだボール５０を溶融、固化させて半導体モジュール１０をプリント基板などに実装する場合に、高温はんだであるはんだ構造体１００が固体状態を保ち、溶融しない。このため、受動素子４０の脱落が抑制され、半導体モジュール１０の接続信頼性が向上する。【００４４】
また、はんだ構造体１００として、実施の形態１で説明した、Ｓｎ合金の表面にＡｕ被膜が形成された高温はんだ合金が用いられているため、Ａｕ被膜のバリア効果によりＳｎのウイスカー発生が抑制される。このため、半導体モジュール１０の接続信頼性が向上する。【００４５】
なお、本実施の形態では、半導体素子３０が電極パッド２５ｂとワイヤボンディング接続されているが、半導体素子３０がフリップチップ接続されていてもよい。この場合には、半導体素子３０をフリップチップ接続するためのろう材として、実施の形態１で説明したような、Ｓｎ合金の表面にＡｕ被膜が形成された高温はんだ合金を用いればよい。【００４６】
（実施の形態３）
図１０は、実施の形態３に係る半導体モジュールの構造を示す断面図である。本実施の形態の半導体モジュール１０は、素子搭載用基板２１０およびこれに搭載された半導体素子２５０を含む。【００４７】
素子搭載用基板２１０は、絶縁樹脂層２１２と、絶縁樹脂層２１２の一方の主表面Ｓ１に設けられた配線層２１４と、配線層２１４と電気的に接続され、配線層２１４から絶縁樹脂層２１２側に突出している突起電極２１６とを備える。【００４８】
絶縁樹脂層２１２は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層２１２に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度１６０℃、圧力８ＭＰａの条件下で、粘度が１ｋＰａ・ｓの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度１６０℃の条件下で、５〜１５ＭＰａで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約１／８に低下する。これに対して、熱硬化前のＢステージのエポキシ樹脂は、ガラス転移温度Ｔｇ以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。また、このエポキシ系熱硬化型樹脂は、約３〜４の誘電率を有する誘電体である。【００４９】
配線層２１４は、絶縁樹脂層２１２の一方の主表面Ｓ１に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層２１４には、絶縁樹脂層２１２側に突起電極２１６が突設されている。本実施の形態においては、配線層２１４と突起電極２１６とは一体的に形成されているが、特にこれに限定されない。【００５０】
配線層２１４の絶縁樹脂層２１２と反対側の主表面には、配線層２１４の酸化などを防ぐための保護層２１８が設けられている。保護層２１８としては、ソルダーレジスト層などが挙げられる。保護層２１８の所定の領域には開口部２１８ａが形成されており、開口部２１８ａによって配線層２１４の一部が露出している。開口部２１８ａ内には外部接続電極としてのはんだボール５０が形成され、はんだボール５０と配線層２１４とが電気的に接続されている。はんだボール５０を形成する位置、すなわち開口部２１８ａの形成領域は、たとえば再配線で引き回した先の端部である。はんだボール５０は、低温Ｐｂフリーはんだであり、たとえば、融点が２２０℃のＳｎＡｇＣｕ系の鉛フリーはんだを用いることができる。【００５１】
突起電極２１６はその全体的な形状が、先端に近づくにつれて径が細くなっている。言い換えると、突起電極２１６の側面はテーパ状となっている。突起電極２１６の頂部面２１７にＡｕ層２２２が設けられている。Ａｕ層２２２として、Ｎｉ／Ａｕめっき層が好適
である。【００５２】
上述の構成を備えた素子搭載用基板２１０に半導体素子２５０が搭載されて半導体モジュール１０が形成されている。本実施の形態の半導体モジュール１０は、素子搭載用基板２１０の突起電極２１６と、半導体素子２５０の素子電極２５２とが電気的に接続された構造である。【００５３】
半導体素子２５０は、半導体基板２５１と突起電極２１６のそれぞれに対向する素子電極２５２とを有する。絶縁樹脂層２１２に接する側の半導体素子２５０の主表面には、素子電極２５２が露出するように開口が設けられた絶縁層２５３および保護層２５４が積層されている。素子電極２５２の表面には、突起電極２１６と素子電極２５２とを電気的に接続するはんだ構造体１０１が設けられている。【００５４】
また、半導体基板２５１の所定箇所にアライメントマーク２５７が設けられている。アライメントマーク２５７は光学的に視認可能であれば、本実施の形態のように絶縁層２５３に被覆されていてもよく、別の形態では、絶縁層２５３および保護層２５４の開口部に設けられていてもよい。また、半導体基板２５１の裏面には、絶縁層２５６が設けられている。【００５５】
半導体素子２５０の具体例としては、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などの半導体チップが挙げられる。絶縁層２５３の具体例としては、エポキシ樹脂膜が挙げられる。保護層２５４の具体例としては、ポリイミド層が挙げられる。また、素子電極２５２には、たとえばアルミニウム（Ａｌ）が用いられる。絶縁層２５６の具体例としては、エポキシ樹脂膜が挙げられる。【００５６】
（半導体モジュールの製造方法）
ここで、実施の形態３に係る半導体モジュールの製造方法について説明する。【００５７】
図１１（Ａ）〜（Ｃ）は、半導体素子の形成方法を示す工程断面図である。【００５８】
まず、図１１（Ａ）に示すように、素子電極の一部を構成する素子電極２５２が設けられた半導体基板２５１を用意する。半導体基板２５１はたとえば、Ｓｉ基板であり、集積回路（ＩＣ）、大規模集積回路（ＬＳＩ）などが形成されている。素子電極２５２は、たとえばＡｌをパターニングすることにより形成することができる。また、半導体基板２５１の所定位置にアライメントマーク２５７が設けられている。アライメントマーク２５７は、たとえば、素子電極２５２用のＡｌをパターニングする際に同時に形成することができる。すなわち、この場合のアライメントマーク２５７はＡｌで形成される。ただし、アライメントマーク２５７は光学的に視認できればよく、他の材料または工程によって形成されてもよい。【００５９】
次に、図１１（Ｂ）に示すように、素子電極２５２の周囲の半導体基板２５１の表面を被覆するように、フォトレジスト法を用いて絶縁層２５３および保護層２５４を形成する。絶縁層２５３として、たとえばエポキシ樹脂を用いることができる。また、保護層２５４として、たとえばポリイミドを用いることができる。なお、図１１（Ｂ）に示すような素子電極２５２、絶縁層２５３および保護層２５４が設けられた半導体基板２５１を用意しても良い。【００６０】
次に、図１１（Ｃ）に示すように、スクリーン印刷法により素子電極２５２の上にＳｎ合金１０１を形成する。Ｓｎ合金１０１は、表１に示した合金から選択される材料を用いる。ここで、Ｓｎ合金１０１の表面が保護層２５４の表面と同一平面上となるか、あるい
は、Ｓｎ合金１０１の表面が保護層２５４の表面に対して凸となるようにＳｎ合金１０１の厚さを調整する。以上の工程により、半導体素子２５０が形成される。【００６１】
図１２（Ａ）〜（Ｄ）は、突起電極の形成方法を示す工程断面図である。【００６２】
図１２（Ａ）に示すように、図１０に示したような突起電極２１６の高さと配線層２１４の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板２１３を用意する。銅板２１３の厚さは、たとえば１２５μｍである。【００６３】
次に、図１２（Ｂ）に示すように、リソグラフィ法により、突起電極２１６のパターンに合わせてレジスト２７０を選択的に形成する。具体的には、ラミネーター装置を用いて銅板２１３に所定膜厚のレジスト膜を貼り付け、突起電極２１６のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板２１３の上にレジスト２７０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板２１３の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。【００６４】
次に、図１２（Ｃ）に示すように、レジスト２７０をマスクとして、銅板２１３に所定のパターンの突起電極２１６を形成する。【００６５】
次に、図１２（Ｄ）に示すように、レジスト２７０を剥離剤を用いて剥離する。以上説明した工程により、銅板２１３に突起電極２１６が形成される。本実施の形態の突起電極２１６における基底部の径、頂部の径、高さは、たとえばそれぞれ、１００〜１４０μｍφ、５０μｍφ、２０〜２５μｍである。【００６６】
図１３（Ａ）〜（Ｄ）は、突起電極の頂部面に金属層を形成する方法を示す工程断面図である。【００６７】
図１３（Ａ）に示すように、ラミネート装置を用いて、突起電極２１６が設けられた側の銅板２１３の表面に耐金レジスト２６０を積層する。【００６８】
次に、図１３（Ｂ）に示すように、Ｏ２プラズマエッチングを用いて、突起電極２１６の頂部面２１７が露出するように耐金レジスト２６０を薄膜化する。【００６９】
次に、図１３（Ｃ）に示すように、無電解めっき法を用いて、突起電極２１６の頂部面２１７にＮｉ／Ａｕ層からなるＡｕ層２２２を形成した後、耐金レジスト２６０を除去する。【００７０】
次に、図１３（Ｄ）に示すように、突起電極２１６が設けられた側と反対側の銅板２１３の表面をエッチバックすることにより銅板２１３を薄膜化した後、レジスト（図示せず）を用いて銅板２１３の所定領域をエッチングすることによりアライメントマークとなる凹部２６２を形成する。【００７１】
図１４（Ａ）〜（Ｂ）は、突起電極の頭出し方法を示す工程断面図である。【００７２】
図１４（Ａ）に示すように、真空ラミネート法を用いて、突起電極２１６が設けられた側の銅板２１３の表面に絶縁樹脂層２１２を積層する。絶縁樹脂層２１２としては、たとえば、エポキシ系熱硬化型樹脂を用いることができる。【００７３】
次に、図１４（Ｂ）に示すように、Ｏ２プラズマエッチングを用いて、突起電極２１６の頂部面２１７に設けられたＡｕ層２２２が露出するように絶縁樹脂層２１２を薄膜化す
る。本実施の形態では、Ａｕ層２２２の表面としてＡｕが露出する。【００７４】
図１５（Ａ）〜（Ｃ）は、半導体素子と突起電極が設けられた基板（素子搭載用基板）との接合方法を示す工程断面図である。【００７５】
図１５（Ａ）に示すように、アライメント装置などを用いて、銅板２１３に設けられた凹部２６２と半導体基板２５１に設けられたアライメントマーク２５７とを位置合わせする。【００７６】
次に、図１５（Ｂ）に示すように、銅板２１３の中央部分（凹部２６２が設けられた領域）において、絶縁樹脂層２１２と半導体素子２５０とを仮接着する。【００７７】
次に、図１５（Ｃ）に示すように、半導体素子２５０の裏面に銅箔２７２付きの絶縁層２５６を貼り合わせた後、絶縁樹脂層１２と半導体素子２５０と圧着し、さらにリフローによりＡｕ層２２２と素子電極２５２とをろう付する。リフローの温度プロファイルは、上述したＳｎ合金１０１として用いる合金にもよるが、Ｓｎ合金１０１としてＳｎ８４．５Ｓｂ１４Ａｇ１．０Ｃｕ０．５を用いた場合には、図３に示したリフロー温度プロファイルを用いる。【００７８】
リフローにより、Ａｕ層２２２のＡｕの一部が上述したＳｎ合金１０１に拡散し、実施の形態１で説明したようなＳｎ合金の表面にＡｕ被膜が形成されたはんだ構造体１００が形成される。【００７９】
また、半導体素子２５０の裏面に銅箔７２付きの絶縁層５６を貼り合わせておくことにより、リフローの加熱およびその後の冷却によって生じる銅板２１３による反りが銅箔２７２の反りによって相殺されるため、全体として反りの発生を抑制することができる。銅箔２７２の厚さは、銅板２１３の厚さと同等であることが望ましい。【００８０】
図１６（Ａ）〜（Ｂ）は、再配線加工を示す工程断面図である。【００８１】
図１６（Ａ）に示すように、フォトリソグラフィ法およびエッチング法を用いて銅板２１３を選択的に除去することにより、配線層２１４（再配線層ともいう）を形成する。【００８２】
次に、図１６（Ｂ）に示すように、配線層２１４および絶縁樹脂層２１２の上に保護層（フォトソルダーレジスト層）２１８を積層した後、フォトリソグラフィ法により保護層２１８の所定領域（はんだボール搭載領域）に開口を設け、この開口部分にスクリーン印刷法によりはんだボール５０を搭載する。【００８３】
以上の工程により、実施の形態３に係る半導体モジュール１０を製造することができる。なお、以上の工程をウエハレベルで行う場合には、ダイシングにより個片化を行う。【００８４】
本実施の形態によれば、リフローにより、はんだボール５０を溶融、固化させてプリント基板などに半導体モジュール１０を実装する場合に、高温はんだであるはんだ構造体１０１が固体状態を保ち、溶融しない。このため、Ａｕ層２２２と素子電極２５２との接続状態が良好に保たれ、ひいては、半導体モジュール１０の接続信頼性が向上する。【００８５】
また、はんだ構造体１０１として、実施の形態１で説明した、Ｓｎ合金の表面にＡｕ被膜が形成された高温はんだ合金が用いられているため、Ａｕ被膜のバリア効果によりＳｎのウイスカー発生が抑制される。このため、半導体モジュール１０の接続信頼性が向上する。【００８６】
（実施の形態４）
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末（ＰＤＡ）、デジタルビデオカメラ（ＤＶＣ）、及びデジタルスチルカメラ（ＤＳＣ）といった電子機器であってもよい。【００８７】
図１７は本発明の実施の形態に係る半導体モジュール１０を備えた携帯電話の構成を示す図である。携帯電話１１１は、第１の筐体１１２と第２の筐体１１４が可動部１２０によって連結される構造になっている。第１の筐体１１２と第２の筐体１１４は可動部１２０を軸として回動可能である。第１の筐体１１２には文字や画像等の情報を表示する表示部１１８やスピーカ部１２４が設けられている。第２の筐体１１４には操作用ボタンなどの操作部１２２やマイク部１２６が設けられている。なお、本発明の各実施形態に係る半導体モジュール１０はこうした携帯電話１１１の内部に搭載されている。【００８８】
図１８は図１７に示した携帯電話の部分断面図（第１の筐体１１２の断面図）である。本発明の各実施形態に係る半導体モジュール１０は、はんだボール５０を介してプリント基板１２８に搭載され、こうしたプリント基板１２８を介して表示部１１８などと電気的に接続されている。また、半導体モジュール１０の裏面側（はんだボール５０とは反対側の面）には金属基板などの放熱基板１１６が設けられ、たとえば、半導体モジュール１０から発生する熱を第１の筐体１１２内部に篭もらせることなく、効率的に第１の筐体１１２の外部に放熱することができるようになっている。【００８９】
本発明の実施形態に係る半導体モジュール１０によれば、半導体モジュール１０のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール１０を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。【００９０】
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
【図面の簡単な説明】
【００９１】
【図１】図１（Ａ）は、実施の形態１に係るはんだ構造体の表面状態を示す模式図である。図１（Ｂ）は、図（Ａ）のＡ−Ａ線に沿った断面図である。
【図２】はんだ構造体の形成方法を示す工程図である。
【図３】実施例に係るはんだ構造体を形成する際に適用したリフロー温度プロファイルを示す。
【図４】比較例に係るはんだ構造体を形成する際に適用したリフロー温度プロファイルを示す。
【図５】図５（Ａ）は、実施例に係るはんだ構造体の表面における反射電子像（ＢＥＩ）であり、図５（Ｂ）〜（Ｉ）は、実施例に係るはんだ構造体の表面における元素マッピング像である。
【図６】図６（Ａ）は、実施例に係るはんだ構造体の断面における反射電子像（ＢＥＩ）であり、図６（Ｂ）〜（Ｉ）は、実施例に係るはんだ構造体の断面における元素マッピング像である。
【図７】図７（Ａ）は、比較例に係るはんだ構造体の表面における反射電子像（ＢＥＩ）であり、図７（Ｂ）〜（Ｈ）は、比較例に係るはんだ構造体の表面における元素マッピング像である。
【図８】図８（Ａ）は、比較例に係るはんだ構造体の断面における反射電子像（ＢＥＩ）であり、図８（Ｂ）〜（Ｈ）は、比較例に係るはんだ構造体の断面における元素マッピング像である。
【図９】実施の形態２に係る半導体モジュールの構造を示す断面図である。
【図１０】実施の形態３に係る半導体モジュールの構造を示す断面図である。
【図１１】半導体素子の形成方法を示す工程断面図である。
【図１２】突起電極の形成方法を示す工程断面図である。
【図１３】突起電極の頂部面に金属層を形成する方法を示す工程断面図である。
【図１４】突起電極の頭出し方法を示す工程断面図である。
【図１５】半導体素子と突起電極が設けられた基板（素子搭載用基板）との接合方法を示す工程断面図である。
【図１６】再配線加工を示す工程断面図である。
【図１７】実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。
【図１８】図１７に示した携帯電話の部分断面図である。
【符号の説明】
【００９２】
２  はんだ構造体、４  Ｓｎ合金、６  Ａｕ被膜、８  Ａｕ層、１０  半導体モジュール、２０  素子搭載用基板、３０  半導体素子、４０  受動素子、５０  はんだボール
【図１】
2009122912.tif 000004
【図２】
2009122912.tif 000005
【図３】
2009122912.tif 000006
【図４】
2009122912.tif 000007
【図９】
2009122912.tif 000008
【図１０】
2009122912.tif 000009
【図１１】
2009122912.tif 000010
【図１２】
2009122912.tif 000011
【図１３】
2009122912.tif 000012
【図１４】
2009122912.tif 000013
【図１５】
2009122912.tif 000014
【図１６】
2009122912.tif 000015
【図１７】
2009122912.tif 000016
【図１８】
2009122912.tif 000017
【図５】
2009122912.tif 000018
【図６】
2009122912.tif 000019
【図７】
2009122912.tif 000020
【図８】
2009122912.tif 000021
【国際調査報告】
2009122912.tif 000022
2009122912.tif 000023
2009122912.tif 000024
2009122912.tif 000025