(57)【要約】  被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、ウエハ毎に予め定められた機能を有する試験回路が、複数の被試験チップと対応してウエハ毎に複数形成され、多層に重ねて配置される複数の試験用基板と、それぞれの被試験チップに、いずれかの試験用基板に設けられた試験回路を電気的に接続する接続部と、試験回路を制御する制御装置とを備え、それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される試験システムを提供する。
2009147723.tif 000002
【特許請求の範囲】
【請求項１】
被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、
それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、
それぞれの前記被試験チップに、いずれかの前記試験用基板に設けられた前記試験回路が生成した信号を伝送する接続部と、
それぞれの前記試験回路を制御する制御装置と
を備える試験システム。
【請求項２】
それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される
請求項１に記載の試験システム。
【請求項３】
前記試験システムは、前記被試験ウエハに対して最も近い側の前記試験用基板と、前記被試験ウエハとの間に設けられる接続用ユニットを更に備え、
前記接続部は、前記接続用ユニットにおいて、前記複数の被試験チップに対応して設けられ、対応する前記被試験チップを、いずれか一つの前記試験回路からの信号伝送路に接続する
請求項２に記載の試験システム。
【請求項４】
それぞれの前記試験用基板には、前記被試験ウエハに対して遠い側の前記試験用基板に設けられる前記試験回路を、被試験ウエハに対して近い側の前記試験用基板にバイパスして接続するビアホールが形成される
請求項３に記載の試験システム。
【請求項５】
それぞれの前記接続部は、前記ビアホールを介して、前記試験用基板毎に一つずつの前記試験回路と電気的に接続される
請求項４に記載の試験システム。
【請求項６】
それぞれの前記接続部は、いずれの前記試験回路を、対応する前記被試験チップに電気的に接続するかを切り替える
請求項５に記載の試験システム。
【請求項７】
それぞれの前記接続部は、対応する前記被試験チップに電気的に接続される接続パッドを、対応する複数の前記ビアホールのうち、いずれか一つに電気的に接続する選択配線を有する
請求項４に記載の試験システム。
【請求項８】
前記被試験ウエハに近い側の前記試験用基板に設けられる前記試験回路ほど、より高周波の信号を生成する
請求項１に記載の試験システム。
【請求項９】
前記接続部は、複数の前記試験用基板のうち前記被試験ウエハに対して最も近い側の前記試験用基板に設けられる
請求項１に記載の試験システム。
【請求項１０】
被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、
それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、
それぞれの前記被試験チップに、いずれかの前記試験用基板に設けられた前記試験回路が生成した信号を伝送する接続部と
を備える試験用基板ユニット。
【請求項１１】
被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、
それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、
それぞれの前記試験回路を制御する制御装置と
を備え、
それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される試験システム。
【請求項１２】
被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、
それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板を備え、
それぞれの前記試験用基板には、基板毎に予め定められた機能を有する前記試験回路が形成される試験用基板ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを試験する試験システムおよび試験用基板ユニットに関する。特に本発明は、半導体ウエハに形成された複数の半導体チップを試験する試験システムおよび試験用基板ユニットに関する。
【背景技術】
【０００２】
半導体チップの試験において、複数の半導体チップが形成された半導体ウエハの状態で、各半導体チップの良否を試験する装置が知られている（例えば、特許文献１参照）。当該装置は、複数の半導体チップと一括して電気的に接続可能なプローブカードを備えることが考えられる。
【特許文献１】特開２００２−２２２８３９号公報
【特許文献２】国際公開第２００３／０６２８３７号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般にプローブカードは、プリント基板等を用いて形成される（例えば、特許文献２参照）。当該プリント基板に複数のプローブピンを形成することで、複数の半導体チップと一括して電気的に接続することができる。【０００４】
また、半導体チップの試験として、例えばＢＯＳＴ回路を用いる方法がある。このとき、プローブカードにＢＯＳＴ回路を搭載することも考えられるが、半導体ウエハの状態で複数の半導体チップを試験する場合、搭載すべきＢＯＳＴ回路が多数となり、ＢＯＳＴ回路をプローブカードのプリント基板に実装することが困難となる。【０００５】
また、半導体チップの試験として、半導体チップ内に設けたＢＩＳＴ回路を用いる方法も考えられる。しかし、当該方法は、半導体チップ内に、実動作に用いない回路を形成するので、半導体チップの実動作回路を形成する領域が小さくなってしまう。【０００６】
また、半導体チップの試験には、半導体チップが消費する直流電力が仕様を満たすか等を判定する直流試験、入力信号に対して半導体チップが所定の出力信号を出力するか等を判定するファンクション試験、半導体チップが出力する信号の特性が仕様を満たすか等を判定するアナログ試験のように、多様な試験がある。しかし、プリント基板に設けたＢＯＳＴ回路、または、半導体チップ内のＢＩＳＴ回路では、これらの多様な試験を行うことは困難となる。【０００７】
そこで本発明は、上記の課題を解決することのできる試験システムおよび試験用基板ユニットを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明の第１の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、それぞれの被試験チップに、いずれかの試験用基板に設けられた試験回路が生成した信号を伝送する接続部と、それぞれの試験回路を制御する制御装置とを備える試験システムを提供する。【０００９】
本発明の第２の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、それぞれの被試験チップに、いずれかの試験用基板に設けられた試験回路が生成した信号を伝送する接続部とを備える試験用基板ユニットを提供する。【００１０】
本発明の第３の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板と、それぞれの試験回路を制御する制御装置とを備え、それぞれの試験用基板には、基板毎に予め定められた機能を有する試験回路が形成される試験システムを提供する。【００１１】
本発明の第４の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験用基板ユニットであって、それぞれ複数の試験回路が形成され、多層に重ねて配置される複数の試験用基板を備え、それぞれの試験用基板には、基板毎に予め定められた機能を有する試験回路が形成される試験用基板ユニットを提供する。【００１２】
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１３】
【図１】試験システム２００における試験の概要を説明する図である。
【図２】それぞれの試験用基板１００に設けられる試験回路１１０の例を示す図である。
【図３】試験用基板ユニット４００および被試験ウエハ３００の断面図の一例である。
【図４】図４（ａ）は、接続部７１０の構成例を示す図である。図４（ｂ）は、接続部７１０の他の構成例を示す図である。
【図５】それぞれの試験用基板１００における、
【図６】試験用基板ユニット４００の他の構成例を示す図である。
【図７】他の例における試験システム２００の概要を説明する図である。
【符号の説明】
【００１４】
１０・・・制御装置、１００・・・試験用基板、１１０・・・試験回路、１１２・・・表面パッド、１１４・・・裏面パッド、１１６・・・信号用ビアホール、１１８・・・制御用パッド、１２２・・・制御用ビアホール、１２４・・・配線、１２６・・・制御用配線、１２８・・・表面パッド、１３０・・・バイパス用ビアホール、１３２・・・裏面パッド、１５０・・・異方性導電シート、１６０・・・バンプ付メンブレン、１７０・・・マルチプレクサ、２００・・・試験システム、３００・・・被試験ウエハ、３１０・・・被試験チップ、３１２・・・入出力パッド、４００・・・試験用基板ユニット、７００・・・接続用ユニット、７１０・・・接続部、７１１・・・設定レジスタ、７１２・・・試験回路用表面パッド、７１４・・・配線、７１５・・・選択配線、７１６・・・マルチプレクサ、７１８・・・接続用表面パッド、７２０・・・接続用裏面パッド、７２２・・・接続用ビアホール、７３０・・・制御用パッド
【発明を実施するための最良の形態】
【００１５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１６】
図１は、試験システム２００における試験の概要を説明する図である。試験システム２００は、試験用基板ユニット４００を用いて、被試験ウエハ３００のそれぞれの被試験チップ３１０を試験する。【００１７】
試験システム２００は、制御装置１０および試験用基板ユニット４００を備える。試験用基板ユニット４００は、被試験ウエハ３００に形成された複数の被試験チップ３１０と一括して信号を受け渡し可能に接続され、それぞれの被試験チップ３１０を並列に試験する。例えば、試験用基板ユニット４００は、複数の被試験チップ３１０に対応して設けられた複数の試験回路１１０を有してよい。それぞれの試験回路１１０は、対応する被試験チップ３１０を試験してよい。また、試験回路１１０は、対応する被試験チップ３１０における試験対象の複数のピンに対応して設けられてよく、被試験チップ３１０における試験対象のピン毎に設けられてもよい。【００１８】
制御装置１０は、試験用基板ユニット４００を制御して、それぞれの被試験チップ３１０を試験させる。例えば制御装置１０は、それぞれの試験回路１１０に、試験を開始させるトリガ信号等を供給してよい。【００１９】
試験用基板ユニット４００は、複数の試験用基板１００および接続用ユニット７００を有する。なお、図１においては、２つの試験用基板１００を有する試験用基板ユニット４００を一例として示す。【００２０】
試験用基板１００および接続用ユニット７００のそれぞれは、被試験ウエハ３００と同一の半導体材料で形成されてよい。例えばこれらの基板は、シリコンウエハであってよい。また、試験用基板１００および接続用ユニット７００のそれぞれは、被試験ウエハ３００と略同一の直径を有してよい。本例の試験システム２００は、被試験ウエハ３００と略同一の直径の半導体ウエハを接続用ユニット７００として用いて、複数の被試験チップ３１０と一括して電気的に接続する。【００２１】
それぞれの試験用基板１００は、ウエハ毎に予め定められた機能を有する試験回路１１０が、複数の被試験チップ３１０と対応して基板毎に複数形成される。例えば、異なる試験用基板１００には、異なる機能の試験回路１１０が形成されてよい。より具体的には、第１の試験用基板１００−１には、被試験チップ３１０の直流試験を行う試験回路１１０−１が、それぞれの被試験チップ３１０と一対一に対応して形成されてよい。また、第２の試験用基板１００−２には、被試験チップ３１０のアナログ試験を行う試験回路１１０−２が、それぞれの被試験チップ３１０と一対一に対応して形成されてよい。なお、図１においては、それぞれの試験用基板１００において、一つの被試験チップ３１０に対応する試験回路１１０を示して、他の試験回路１１０の表示を省略する。【００２２】
また、それぞれの試験用基板１００は、多層に重ねて配置される。例えば、第１の試験用基板１００−１の裏面と、第２の試験用基板１００−２の表面とが、異方性導電シート等を介して貼りあわされてよい。【００２３】
接続用ユニット７００は、被試験ウエハ３００に対して最も近い側の試験用基板１００と、被試験ウエハ３００との間に設けられる。本例の接続用ユニット７００は、第２の試験用基板１００−２と、被試験ウエハ３００との間に設けられ、第２の試験用基板１００−２に設けられたパッドと、被試験ウエハ３００に設けられたパッドとの間の信号伝送路を接続する。【００２４】
接続用ユニット７００は、複数の被試験チップ３１０に対応して、複数の接続部７１０を有する。例えば接続用ユニット７００は、複数の被試験チップ３１０と一対一に対応して、複数の接続部７１０を有してよい。なお、図１においては、一つの被試験チップ３１０に対応する接続部７１０を示して、他の接続部７１０の表示を省略する。【００２５】
それぞれの接続部７１０は、いずれかの試験用基板１００に設けられた試験回路１１０が生成した信号を、それぞれの被試験チップ３１０に供給する。例えば、それぞれの接続部７１０は、いずれかの試験回路１１０からの信号伝送路を、それぞれの被試験チップ３１０に接続してよい。当該信号伝送路は、電気信号の伝送路、または、光信号の伝送路等を含んでよい。また、当該信号伝送路の一部は、静電結合、誘導結合等の非接触の伝送路を含んでもよい。以下では、当該信号伝送路として、電気信号の伝送路を用いた例を説明する。それぞれの接続部７１０は、対応する被試験チップ３１０に、いずれの試験用基板１００の試験回路１１０を接続するかを切り替え可能に設けられてよい。また、それぞれの接続部７１０は、対応する被試験チップ３１０に、予め定められた試験用基板１００の試験回路１１０を接続してもよい。【００２６】
つまり、それぞれの接続部７１０は、対応する被試験チップ３１０に、いずれの機能を有する試験回路１１０を接続するかを定める。このような構成により、被試験ウエハ３００の近傍に設けた試験用基板１００等を用いて、被試験チップ３１０に対して多様な試験を行うことができる。また、従来の試験装置では、短針、ケーブル等を介して試験に用いる信号を伝送していたが、本例の試験システム２００では、試験回路１１０と、被試験チップ３１０との伝送路長を短くすることができるので、より精度よく被試験チップ３１０を試験することができる。また、被試験ウエハ３００および接続用ユニット７００の基板材料が同一であるので、これらのウエハの熱膨張率を略同一とすることができ、被試験ウエハ３００および接続用ユニット７００の間の電気的な接続の信頼性を向上させることができる。【００２７】
なお接続部７１０は、それぞれの試験用基板１００に設けられた試験回路１１０と、それぞれ電気的に接続されてよい。この場合、それぞれの試験用基板１００には、接続用ユニット７００に対して遠い側の試験用基板１００に設けられる試験回路１１０を、接続用ユニット７００に対して近い側の試験用基板１００にバイパスして接続するビアホールが形成される。例えば、第１の試験用基板１００−１に設けられた試験回路１１０は、第２の試験用基板１００−２に設けられたビアホールを介して接続部７１０に電気的に接続する。【００２８】
接続部７１０は、複数のビアホールを介して、対応する複数の試験回路１１０と電気的に接続されてよい。そして、接続部７１０は、対応する被試験チップ３１０を、いずれかのビアホールを介して、いずれか一つの試験回路１１０に電気的に接続してよい。【００２９】
図２は、それぞれの試験用基板１００に設けられる試験回路１１０の例を示す図である。なお、図２においては、それぞれの試験用基板１００に設けられる試験回路１１０を、それぞれ一つずつ示す。上述したように、それぞれの試験用基板１００には、ウエハ毎に予め定められた機能を有する試験回路１１０が設けられる。【００３０】
例えば、第１の試験用基板１００−１には、被試験チップ３１０の直流試験を行う試験回路１１０−１が設けられてよい。直流試験とは、例えば被試験チップ３１０に供給される電源電圧または電源電流が、所定の範囲内であるか否かを判定する試験であってよい。【００３１】
また、第２の試験用基板１００−２には、被試験チップ３１０のアナログ試験を行う試験回路１１０−２が設けられてよい。アナログ試験とは、例えば被試験チップ３１０が出力する信号のアナログ波形が、所定の仕様を満たすか否かを判定する試験であってよい。【００３２】
また、第３の試験用基板１００−３には、被試験チップ３１０のファンクション試験を行う試験回路１１０−３が設けられてよい。ファンクション試験とは、例えば被試験チップ３１０に所定の論理パターンを入力したときに、被試験チップ３１０が出力する応答信号の論理パターンが、所定の期待値パターンと一致するか否かを判定する試験であってよい。【００３３】
なお、試験システム２００が実行する試験は、上記の試験に限られない。例えば、被試験チップ３１０のスキャン試験、ジッタ耐力試験等のように、様々な試験に対応する試験回路１１０を、試験用基板１００に設けてよい。【００３４】
また、被試験ウエハ３００に近い側の試験用基板１００に設けられる試験回路１１０ほど、より高い周波数の信号を生成して被試験チップ３１０を試験してよい。例えば、直流試験を行う試験回路１１０は、高周波のアナログ試験を行う試験回路１１０よりも、より被試験ウエハ３００に遠い側の試験用基板１００に設けられてよい。つまり、高周波の信号を用いて被試験チップ３１０を試験する試験回路１１０を被試験チップ３１０の近くに配置することで、高周波信号の伝送距離を短くすることでき、より精度よく被試験チップ３１０を試験することができる。【００３５】
接続部７１０は、上述したように、いずれかの試験用基板１００に設けられた試験回路１１０を、対応する被試験チップ３１０に接続する。接続部７１０は、いずれかの試験回路１１０を選択するマルチプレクサを有してよい。この場合、接続用ユニット７００には、それぞれの接続部７１０ごとに、設定レジスタ７１１が設けられてよい。【００３６】
設定レジスタ７１１は、予め書き込まれた設定情報に対応する試験回路１１０を、接続部７１０に選択させる。制御装置１０は、設定レジスタ７１１に当該設定情報を書き込んでよい。制御装置１０は、それぞれの設定レジスタ７１１に同一の設定情報を書き込んでよく、異なる設定情報を書き込んでもよい。このように、被試験チップ３１０の近傍に設けた複数種類の試験回路１１０を用いることで、被試験チップ３１０に対して多様な試験を精度よく行うことができる。【００３７】
図３は、試験用基板ユニット４００および被試験ウエハ３００の断面図の一例である。上述したように、それぞれの試験回路１１０は、それぞれの試験用基板１００に形成されるビアホールを介して、接続部７１０に電気的に接続される。【００３８】
例えば、最上層の第１の試験用基板１００−１には、複数の試験回路１１０−１、複数の信号用ビアホール１１６−１、複数の表面パッド１１２−１、複数の裏面パッド１１４−１、複数の配線１２４、制御用配線１２６、制御用パッド１１８、および、制御用ビアホール１２２−１が形成される。なお、これらの構成は、光学露光等の半導体プロセスで形成されてよい。【００３９】
試験回路１１０−１は、第１の試験用基板１００−１の表面に形成されてよい。それぞれの試験回路１１０−１は、第１の試験用基板１００−１の表面に形成された配線１２４を介して表面パッド１１２−１に電気的に接続される。表面パッド１１２−１は、第１の試験用基板１００−１の裏面に設けられた裏面パッド１１４−１と、信号用ビアホール１１６−１を介して電気的に接続される。【００４０】
また、制御用パッド１１８−１は、制御装置１０と電気的に接続されてよい。制御用パッド１１８−１は、制御装置１０から与えられる制御信号を、それぞれの試験回路１１０−１に供給してよい。また、制御用パッド１１８−１は、制御用ビアホール１２２−１を介して、第２の試験用基板１００−２の制御用パッド１１８−２に電気的に接続される。これにより、制御装置１０からの制御信号を、全ての試験回路１１０に供給する。【００４１】
なお、第１の試験用基板１００−１の裏面に設けられたそれぞれのパッドは、異方性導電シート１５０を介して、第２の試験用基板１００−２の表面に設けられたそれぞれのパッドに電気的に接続されてよい。第１の試験用基板１００−１に接続される第２の試験用基板１００−２には、第１の試験用基板１００−１の構成に加え、複数のバイパス用の表面パッド１２８−２、複数のバイパス用ビアホール１３０−２、および、複数のバイパス用の裏面パッド１３２−２が更に形成される。【００４２】
複数のバイパス用の表面パッド１２８−２は、当該試験用基板１００の上層の試験用基板１００の複数の裏面パッドと一対一に対応して設けられる。それぞれのバイパス用の表面パッド１２８−２は、対応する裏面パッドと電気的に接続される。【００４３】
複数のバイパス用の裏面パッド１３２−２は、複数のバイパス用の表面パッド１２８−２と一対一に対応して、試験用基板１００の裏面に設けられる。また、複数のバイパス用ビアホール１３０−２は、複数のバイパス用の表面パッド１２８−２と一対一に対応して設けられる。それぞれのバイパス用ビアホール１３０−２は、対応する表面パッド１２８−２および裏面パッド１３２−２を電気的に接続する。【００４４】
また、接続用ユニット７００には、複数の接続部７１０、複数の試験回路用表面パッド７１２、複数の配線７１４、複数の接続用表面パッド７１８、複数の接続用裏面パッド７２０、および、複数の接続用ビアホール７２２が形成される。複数の試験回路用表面パッド７１２は、接続用ユニット７００に対向して設けられる試験用基板１００の裏面パッドと、一対一に対応して設けられ、電気的に接続される。また、接続用ユニット７００には、制御用信号を受け取る制御用パッド７３０が設けられてよい。【００４５】
接続部７１０は、対応する複数の試験回路用表面パッド７１２と電気的に接続される。これにより、接続部７１０は、各層の試験回路１１０と電気的に接続される。接続部７１０は、いずれかの試験回路用表面パッド７１２を、接続用表面パッド７１８に電気的に接続する。これにより、それぞれの接続部７１０は、いずれかの層の試験回路１１０を、対応する接続用表面パッド７１８に電気的に接続する。【００４６】
それぞれの接続用表面パッド７１８は、接続用ビアホール７２２を介して接続用裏面パッド７２０に電気的に接続される。それぞれの接続用裏面パッド７２０は、異方性導電シート１５０およびバンプ付メンブレン１６０を介して、被試験ウエハ３００のパッドに電気的に接続される。【００４７】
このように、それぞれの試験用基板１００に、当該試験用基板１００の試験回路１１０に対応する信号用ビアホール１１６に加え、より上層側の試験用基板１００の試験回路１１０を、より下層側のウエハにバイパスするバイパス用ビアホール１３０を設けることで、各層の試験用基板１００毎に一つずつの試験回路１１０を、それぞれの接続部７１０に接続することができる。このため、接続部７１０は、これらの試験回路１１０のうち、いずれかの試験回路１１０を被試験チップ３１０に接続させることができる。【００４８】
図４（ａ）は、接続部７１０の構成例を示す図である。本例の接続部７１０は、マルチプレクサ７１６を有する。マルチプレクサ７１６は、複数の試験回路用表面パッド７１２と電気的に接続され、いずれかの試験回路用表面パッド７１２を選択して、接続用表面パッド７１８と電気的に接続させる。マルチプレクサ７１６は、制御装置１０から、いずれの試験回路用表面パッド７１２を選択すべきかを示す選択信号が与えられてよい。制御装置１０は、制御用ビアホール１２２を介して、マルチプレクサ７１６に選択信号を供給してよい。このような構成により、被試験チップ３１０に多様な試験回路１１０を接続させることができる。【００４９】
また、マルチプレクサ７１６は、被試験チップ３１０から選択信号を受け取ってもよい。つまり、それぞれの被試験チップ３１０が、自己に接続される試験回路１１０を選択してよい。被試験チップ３１０は、自己の試験結果に応じて、次に接続されるべき試験回路１１０を選択してよく、また、順次選択すべき試験回路１１０の順番を示すデータが、使用者等により被試験チップ３１０に予め格納されてもよい。【００５０】
図４（ｂ）は、接続部７１０の他の構成例を示す図である。本例の接続部７１０は、選択配線７１５を有する。選択配線７１５は、対応する接続用表面パッド７１８に、いずれかの試験回路用表面パッド７１２を電気的に接続する。接続部７１０が、図４（ｂ）に示す構成を有する場合、試験システム２００は、接続用ユニット７００を交換可能に保持することが好ましい。接続部７１０における選択配線７１５の接続関係が異なる複数種類の接続用ユニット７００を用いることで、被試験チップ３１０に多様な試験回路１１０を接続することができる。【００５１】
また、接続用ユニット７００における選択配線７１５以外の部分を、マスクを用いた光学露光等の工程で形成してよい。また、選択配線７１５は、電子ビーム露光により形成してよい。電子ビーム露光は、電子ビームの照射方向等を制御して露光するので、マスクを用いずに露光することができる。このため、複数種類の接続用ユニット７００を、共通のマスクを用いて製造することができる。また、選択配線７１５以外の部分は、光学露光で形成できるので、効率よく接続用ユニット７００を製造することができる。【００５２】
図５は、それぞれの試験用基板１００における、試験回路１１０および表面パッド１１２の接続例を示す図である。なお、図３に関連して説明した試験用基板ユニット４００では、それぞれの試験用基板１００は異なる構成を有しているが、本例の試験用基板１００は、同一の構成を有してよい。【００５３】
それぞれの試験用基板１００には、一つの試験回路１１０に対応して、試験用基板ユニット４００における試験用基板１００の枚数に応じた個数の表面パッド１１２が形成されてよい。それぞれの表面パッド１１２は、ビアホールおよび裏面パッドを介して、下層のウエハに電気的に接続される。つまり、それぞれの表面パッド１１２は、各層の試験用基板１００に形成されたビアホールを介して、接続用ユニット７００の接続部７１０に電気的に接続される。【００５４】
また、それぞれの試験用基板１００には、試験回路１１０毎に、マルチプレクサ１７０が形成されてよい。それぞれのマルチプレクサ１７０は、対応する試験回路１１０を、いずれの表面パッド１１２に接続するかを選択する。マルチプレクサ１７０には、制御装置１０から、いずれの表面パッド１１２を選択するかを示す制御信号が与えられてよい。【００５５】
このように、それぞれの試験用基板１００に同一構成の表面パッド１１２およびビアホール等を設けることで、接続部７１０に接続されるビアホールを、最上層の試験用基板１００まで延伸させることができる。このとき、異なる試験用基板１００における接続部７１０は、異なる位置の表面パッド１１２を選択する。また、同一の試験用基板１００における接続部７１０は、同一位置の表面パッド１１２を選択する。これにより、複数の試験用基板１００を積層する順番を変更しても、それぞれの試験回路１１０を接続部７１０に接続することができる。また、いずれかの試験用基板１００を他の試験用基板１００に交換した場合であっても、それぞれの試験回路１１０を接続部７１０に接続することができる。試験システム２００は、それぞれの試験用基板１００を交換可能に保持する保持部を備えてよい。【００５６】
図６は、試験用基板ユニット４００の他の構成例を示す図である。本例の試験用基板ユニット４００は、図２に関連して説明した試験用基板ユニット４００の構成に対して、接続用ユニット７００を有さない点で相違する。【００５７】
この場合、接続部７１０は、複数の試験用基板１００のうち、被試験ウエハ３００に対して最も近い側の試験用基板１００に設けられてよい。接続部７１０は、図２に関連して説明した接続部７１０と同様に、上層の試験用基板１００の試験回路１１０と、ビアホールを介して電気的に接続され、且つ、接続部７１０が設けられた試験用基板１００における試験回路１１０とも電気的に接続される。そして、いずれかの試験回路１１０を、対応する被試験チップ３１０に電気的に接続する。【００５８】
このような構成によっても、被試験チップ３１０に多様な試験回路１１０を接続することができる。このため、被試験チップ３１０に対して多様な試験を行うことができる。また本例では、最下層の試験用基板１００に接続部７１０が設けられるので、最下層の試験用基板１００は、交換可能に保持されなくてよい。また、最下層の試験用基板１００には、複数種類の試験で共通に用いられる試験回路１１０が形成されてよい。例えば、最下層の試験用基板１００の試験回路１１０は、被試験チップ３１０に電源電力を供給する電源回路であってよい。【００５９】
以上においては、接続用ユニット７００として半導体ウエハを用いる例を説明したが、他の例においては、接続用ユニット７００は、プローブカードであってもよい。プローブカードは、例えばプリント基板等にプローブピンを設けることで、複数の被試験チップ３１０と電気的に接続されるユニットであってよい。また、接続用ユニット７００は、異方性導電シートを用いたものであってもよい。異方性導電シートは、試験回路１１０のパッドおよび被試験チップ３１０のパッドにより押圧されることで、これらのパッドを電気的に接続させる。これらの場合、接続部７１０は、図４（ｂ）に示すように、選択配線７１５を有してよい。【００６０】
また、接続用ユニット７００は、複数設けられてよい。例えば、試験システム２００は、試験用基板１００および被試験ウエハ３００の間に配置される接続用ユニット７００に加え、それぞれの試験用基板１００の間に配置される接続用ユニット７００を備えてよい。試験用基板１００の間に配置される接続用ユニット７００は、上層の試験用基板１００におけるそれぞれのパッドを、下層の試験用基板１００におけるいずれのパッドに接続するかを切り替えてよい。【００６１】
図７は、他の例における試験システム２００の概要を説明する図である。本例における試験システム２００は、接続部７１０を有さずに、複数の試験用基板１００を用いて、複数の被試験チップ３１０を試験する。この場合、試験システム２００は、接続用ユニット７００を有さなくともよい。なお本例においても、それぞれの試験用基板１００には、機能毎に分類された試験回路１１０が、試験用基板１００毎に設けられてよい。【００６２】
本例において、それぞれの試験用基板１００に形成された試験回路１１０は、被試験チップ３１０のいずれかの入出力パッド３１２を介して、被試験チップ３１０と信号を受け渡す。接続部７１０を有する試験システム２００においては、接続部７１０により選択された試験回路１１０が被試験チップ３１０と接続されたが、本例においては、全ての試験回路１１０が、被試験チップ３１０のいずれかの入出力パッド３１２と接続されてよい。【００６３】
それぞれの試験用基板１００は、少なくとも一つの入出力パッド３１２と対応して設けられてよい。この場合、それぞれの試験用基板１００におけるそれぞれの試験回路１１０は、対応する被試験チップ３１０において、当該試験用基板１００に対応する入出力パッド３１２に接続されてよい。このような構成により、それぞれの試験用基板１００を他の種類の試験用基板１００と交換することで、当該試験用基板１００に対応する入出力パッド３１２に接続する試験回路１１０を、複数の被試験チップ３１０に対して一括して変更することができる。【００６４】
また、一例としてデジタルパターン入力用の試験回路１１０、制御入力用の試験回路１１０、デジタルパターン測定用の試験回路１１０、電源供給用の試験回路１１０等が、機能毎にそれぞれの試験用基板１００に分類して形成されてよい。このような構成で、被試験チップ３１０のデジタル試験を行ってよい。【００６５】
また、他の試験を行う場合、所定の試験用基板１００を、他の試験用基板１００に交換してよい。例えば、デジタルパターン入力用の試験用基板１００等を、アナログ信号入力用の試験用基板１００等に交換することで、被試験チップ３１０のアナログ試験を行ってよい。なお、試験用基板１００が、複数の入出力パッド３１２と対応するような場合、当該試験用基板１００には、複数の入出力パッド３１２と対応する複数種類の試験回路１１０が混在して形成されてよい。【００６６】
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
【図１】
2009147723.tif 000003
【図２】
2009147723.tif 000004
【図３】
2009147723.tif 000005
【図４】
2009147723.tif 000006
【図５】
2009147723.tif 000007
【図６】
2009147723.tif 000008
【図７】
2009147723.tif 000009
【国際調査報告】
2009147723.tif 000010
2009147723.tif 000011