(57)【要約】  高品質のＧａ2Ｏ3系半導体素子を提供する。  一実施の形態として、α−Ａｌ2Ｏ3基板２上に直接、又は他の層を介して形成されたα−（ＡｌxＧａ1-x）2Ｏ3単結晶（０≦ｘ＜１）からなるｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中に形成され、ソース電極１２及びドレイン電極１３にそれぞれ接続されたコンタクト領域１４、１５と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のコンタクト領域１４とコンタクト領域１５との間の領域上にゲート絶縁膜１６を介して形成されたゲート電極１１と、を含むＧａ2Ｏ3系ＭＩＳＦＥＴ１０を提供する。
2013035843.tif 000002
【特許請求の範囲】
【請求項１】
α−Ａｌ2Ｏ3基板上に直接、又は他の層を介して形成されたα−（ＡｌxＧａ1-x）2Ｏ3単結晶（０≦ｘ＜１）からなるα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜と、
前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたソース電極及びドレイン電極と、
前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、
前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の前記第１のコンタクト領域と前記第２のコンタクト領域との間の領域上にゲート絶縁膜を介して形成されたゲート電極と、
を含むＧａ2Ｏ3系半導体素子。
【請求項２】
前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、第１のコンタクト領域、及び第２のコンタクト領域はｎ型であり、
前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中の第１のコンタクト領域を囲むｐ型又は高抵抗のボディ領域を含む、
請求項１に記載のＧａ2Ｏ3系半導体素子。
【請求項３】
前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜は、ドーパントを含まない高抵抗の領域であり、
第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
請求項１に記載のＧａ2Ｏ3系半導体素子。
【請求項４】
前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜はｐ型であり、
第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、
請求項１に記載のＧａ2Ｏ3系半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｇａ2Ｏ3系半導体素子に関する。
【背景技術】
【０００２】
従来のＧａ2Ｏ3系半導体素子として、α−Ａｌ2Ｏ3（サファイア）基板上に形成されたβ−Ｇａ2Ｏ3結晶膜を用いたβ−Ｇａ2Ｏ3系半導体素子が知られている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】K. Matsuzaki et al. Appl. Phys. Lett. 88, 092106, 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、単斜晶系のβ−Ｇａ2Ｏ3結晶膜をコランダム構造のα−Ａｌ2Ｏ3基板上に成長させることは困難であり、高品質なβ−Ｇａ2Ｏ3結晶膜を得ることはできない。このため、α−Ａｌ2Ｏ3基板上のβ−Ｇａ2Ｏ3結晶膜を用いて高品質のＧａ2Ｏ3系半導体素子を形成することは困難である。【０００５】
したがって、本発明の目的は、高品質のＧａ2Ｏ3系半導体素子を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様は、上記目的を達成するために、［１］〜［４］のＧａ2Ｏ3系半導体素子を提供する。【０００７】
［１］α−Ａｌ2Ｏ3基板上に直接、又は他の層を介して形成されたα−（ＡｌxＧａ1-x）2Ｏ3単結晶（０≦ｘ＜１）からなるα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜と、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜上に形成されたソース電極及びドレイン電極と、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中に形成され、前記ソース電極及び前記ドレイン電極にそれぞれ接続された第１のコンタクト領域及び第２のコンタクト領域と、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の前記第１のコンタクト領域と前記第２のコンタクト領域との間の領域上にゲート絶縁膜を介して形成されたゲート電極と、を含むＧａ2Ｏ3系半導体素子。【０００８】
［２］前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、第１のコンタクト領域、及び第２のコンタクト領域はｎ型であり、前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜中の第１のコンタクト領域を囲むｐ型又は高抵抗のボディ領域を含む、前記［１］に記載のＧａ2Ｏ3系半導体素子。【０００９】
［３］前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜は、ドーパントを含まない高抵抗の領域であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ2Ｏ3系半導体素子。【００１０】
［４］前記α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜はｐ型であり、第１のコンタクト領域、及び第２のコンタクト領域はｎ型である、前記［１］に記載のＧａ2Ｏ3系半導体素子。
【発明の効果】
【００１１】
本発明によれば、高品質のＧａ2Ｏ3系半導体素子を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。
【図２】図２は、α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。
【図３】図３は、第２の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。
【図４】図４は、第３の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜をα−Ａｌ2Ｏ3基板上に形成し、その高品質のα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜を用いて、高品質のＧａ2Ｏ3系半導体素子を形成することができる。以下、その実施の形態の例について詳細に説明する。
【００１４】
〔第１の実施の形態〕
第１の実施の形態では、Ｇａ2Ｏ3系半導体素子としてのプレーナゲート構造を有するＧａ2Ｏ3系ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）について説明する。
【００１５】
（Ｇａ2Ｏ3系半導体素子の構成）
図１は、第１の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。Ｇａ2Ｏ3系ＭＩＳＦＥＴ１０は、α−Ａｌ2Ｏ3基板２上に形成されたｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中にソース電極１２及びドレイン電極１３の下にそれぞれ形成されたコンタクト領域１４、１５と、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のコンタクト領域１４とコンタクト領域１５の間の領域上にゲート絶縁膜１６を介して形成されたゲート電極１１と、コンタクト領域１４を囲むボディ領域１７とを含む。
【００１６】
ゲート電極１１は、ボディ領域１７のソース電極１２とドレイン電極１３との間の領域の上方に位置する。
【００１７】
Ｇａ2Ｏ3系ＭＩＳＦＥＴ１０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極１１に閾値以上の電圧を印加すると、ボディ領域１７のゲート電極１１下の領域にチャネルが形成され、ソース電極１２からドレイン電極１３へ電流が流れるようになる。
【００１８】
ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、α−Ａｌ2Ｏ3基板２上に形成されたα−（ＡｌxＧａ1-x）2Ｏ3（０≦ｘ＜１）の単結晶膜である。ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、Ｓｎ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ、Ｆ、Ｃｌ、Ｂｒ、Ｉ等のｎ型ドーパントを含む。ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、例えば、１×１０15／ｃｍ3以上、１×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。また、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３の厚さは、例えば、０．０１〜１０μｍである。
【００１９】
なお、α−Ａｌ2Ｏ3基板２とｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３との間に、アンドープβ−Ｇａ2Ｏ3単結晶膜等の他の膜が形成されてもよい。この場合、α−Ａｌ2Ｏ3基板２上にアンドープβ−Ｇａ2Ｏ3単結晶膜がエピタキシャル成長により形成され、アンドープβ−Ｇａ2Ｏ3単結晶膜上にｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３がエピタキシャル成長により形成される。
【００２０】
ゲート電極１１、ソース電極１２、及びドレイン電極１３は、例えば、Ａｕ、Ａｌ、Ｔｉ、Ｓｎ、Ｇｅ、Ｉｎ、Ｎｉ、Ｃｏ、Ｐｔ、Ｗ、Ｍｏ、Ｃｒ、Ｃｕ、Ｐｂ等の金属、これらの金属のうちの２つ以上を含む合金、又はＩＴＯ等の導電性化合物からなる。また、異なる２つの金属からなる２層構造、例えばＡｌ／Ｔｉ、Ａｕ／Ｎｉ、Ａｕ／Ｃｏ、を有してもよい。
【００２１】
ゲート絶縁膜１６は、ＳｉＯ2、ＡｌＮ、ＳｉＮ、α−（ＡｌyＧａ1-y）2Ｏ3（０＜ｙ≦１）等の材料からなる。中でも、α−（ＡｌyＧａ1-y）2Ｏ3はα−Ａｌ2Ｏ3結晶と結晶構造が一致しており、界面準位の少ない良好な半導体絶縁膜界面を形成することができ、他の絶縁膜を用いたときよりもゲート特性が良好になる。
【００２２】
コンタクト領域１４、１５は、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極１２及びドレイン領域１３が接続される。コンタクト領域１４、１５に主に含まれるｎ型ドーパントとｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３に含まれるｎ型ドーパントは、同じであってもよいし、異なっていてもよい。コンタクト領域１４、１５は、例えば、１×１０18／ｃｍ3以上、５×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。
【００２３】
また、コンタクト領域１５のｎ型ドーパントの濃度は、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３と同じであってもよい。すなわち、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３にｎ型ドーパントを追加で注入しない領域をコンタクト領域１５として用いることができる。
【００２４】
ボディ領域１７は、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントを含む。ボディ領域１７は、ｐ型の領域、又は電荷補償によりｉ型のような性質を有する高抵抗領域である。
【００２５】
（Ｇａ2Ｏ3系ＭＩＳＦＥＴの製造方法）
α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の製造方法の一例として、分子線エピタキシー（ＭＢＥ；Molecular Beam Epitaxy）法による方法を以下に説明する。ＭＢＥ法は、単体あるいは化合物の固体をセルと呼ばれる蒸発源で加熱し、加熱により生成された蒸気を分子線として基板表面に供給する結晶成長方法である。
【００２６】
図２は、α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜の形成に用いられるＭＢＥ装置の一例の構成図である。このＭＢＥ装置１００は、真空槽１０７と、この真空槽１０７内に支持され、α−Ａｌ2Ｏ3基板２を保持する基板ホルダ１０１と、基板ホルダ１０１に保持されたα−Ａｌ2Ｏ3基板２を加熱するための加熱装置１０２と、薄膜を構成する原子又は分子ごとに設けられた複数のセル１０３（１０３ａ、１０３ｂ、１０３ｃ）と、複数のセル１０３を加熱するためのヒータ１０４（１０４ａ、１０４ｂ、１０４ｃ）と、真空槽１０７内に酸素系ガスを供給するガス供給パイプ１０５と、真空槽１０７内の空気を排出するための真空ポンプ１０６とを備えている。基板ホルダ１０１は、シャフト１１０を介して図示しないモータにより回転可能に構成されている。
【００２７】
第１のセル１０３ａには、Ｇａ粉末等のα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜のＧａ原料が充填されている。この粉末のＧａの純度は、６Ｎ以上であることが望ましい。第２のセル１０３ｂには、ドナーとしてドーピングされるｎ型ドーパントの原料の粉末が充填されている。第３のセル１０３ｃには、Ａｌ粉末等のα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜のＡｌ原料が充填されている。第１のセル１０３ａ、第２のセル１０３ｂ、及び第３のセル１０３ｃの開口部にはシャッターが設けられている。
【００２８】
まず、α−Ａｌ2Ｏ3基板２をＭＢＥ装置１００の基板ホルダ１０１に取り付ける。次に、真空ポンプ１０６を作動させ、真空槽１０７内の気圧を１０-10Ｔｏｒｒ程度まで減圧する。そして、加熱装置１０２によってα−Ａｌ2Ｏ3基板２を加熱する。なお、α−Ａｌ2Ｏ3基板２の加熱は、加熱装置１０２の黒鉛ヒータ等の発熱源の輻射熱が基板ホルダ１０１を介してα−Ａｌ2Ｏ3基板２に熱伝導することにより行われる。
【００２９】
α−Ａｌ2Ｏ3基板２が所定の温度に加熱された後、ガス供給パイプ１０５から真空槽１０７内に、酸素系ガスを供給する。
【００３０】
真空槽１０７内に酸素系ガスを供給した後、真空槽１０７内のガス圧が安定するのに必要な時間（例えば５分間）経過後、基板ホルダ１０１を回転させながら第１のヒータ１０４ａ、第２のヒータ１０４ｂ、及び第３のヒータ１０４ｃにより第１のセル１０３ａ、第２のセル１０３ｂ、及び第２のセル１０３ｃを加熱し、Ｇａ、Ａｌ、ｎ型ドーパントを蒸発させて分子線としてα−Ａｌ2Ｏ3基板２の表面に照射する。
【００３１】
これにより、α−Ａｌ2Ｏ3基板２の主面上にα−（ＡｌxＧａ1-x）2Ｏ3単結晶がＳｎ等のｎ型ドーパントを添加されながらエピタキシャル成長し、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３が形成される。なお、Ｓｎ以外のｎ型ドーパントとして、Ｇａ又はＡｌサイトを置換する場合は、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、Ｂｉ等を用いることができ、酸素サイトを置換する場合は、Ｆ、Ｃｌ、Ｂｒ、Ｉ等を用いることができる。ｎ型ドーパントの添加濃度は、第２のセル１０３ｂの温度により制御することができる。
【００３２】
なお、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３は、ＰＬＤ（Pulsed Laser Deposition）法、ＣＶＤ（Chemical Vapor Deposition）法等により形成されてもよい。
【００３３】
ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３を形成した後、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３にＭｇ等のｐ型ドーパントをイオン注入することにより、ボディ領域１７を形成する。なお、注入するイオンはＭｇに限られず、例えば、Ｇａ又はＡｌサイトを置換する場合は、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、又はＰｂを用いることができる。また、酸素サイトを置換する場合は、Ｎ又はＰを用いることができる。ｐ型ドーパントの注入後、アニール処理を行い、注入によるダメージを回復させる。
【００３４】
なお、ボディ領域１７の形成方法はイオン注入法に限られず、熱拡散法を用いてもよい。この場合ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のボディ領域１７を形成したい領域上にＭｇ等の金属を接触させ、熱処理を施すことによりｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中にＭｇ等のドーパントを拡散させる。
【００３５】
次に、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のボディ領域１７内にＳｎ等のｎ型ドーパントをイオン注入することにより、コンタクト領域１４、１５を形成する。なお、注入するイオンはＳｎに限られず、例えば、Ｇａ又はＡｌサイトを置換する場合は、Ｔｉ、ＺＲ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃ、Ｓｉ、Ｇｅ、Ｐｂ、Ｍｎ、Ａｓ、Ｓｂ、又はＢｉを用いることができる。また、酸素サイトを置換する場合は、Ｆ、Ｃｌ、Ｂｒ、又はＩを用いることができる。
【００３６】
注入濃度は、例えば、１×１０18／ｃｍ3以上５×１０19／ｃｍ3以下である。注入深さは、３０ｎｍ以上であればよい。注入後、注入領域の表面をフッ酸にて１０ｎｍ程度エッチングする。硫酸や硝酸、塩酸などを用いてエッチングしてもよい。その後、窒素雰囲気下で８００℃以上３０ｍｉｎ以上のアニール処理を施し、注入ダメージを回復させる。アニール処理を酸素雰囲気で行う場合は、処理温度を８００℃以上９５０℃以下、処理時間を３０ｍｉｎ以上とすればよい。
【００３７】
なお、コンタクト領域１４、１５の形成方法はイオン注入に限られず、熱拡散法を用いてもよい。この場合、ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３のコンタクト領域１４、１５を形成したい領域上にＳｎ等の金属を接触させ、熱処理を施すことによりｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３中にＳｎ等のドーパントを拡散させる。
【００３８】
その後、ゲート絶縁膜１６、ゲート電極１１、ソース電極１２、及びドレイン電極１３を形成する。
【００３９】
〔第２の実施の形態〕
図３は、第２の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。Ｇａ2Ｏ3系ＭＩＳＦＥＴ２０は、α−Ａｌ2Ｏ3基板２上に形成されたアンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４と、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４上に形成されたソース電極２２及びドレイン電極２３と、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中のソース電極２２及びドレイン電極２３の下にそれぞれ形成されたコンタクト領域２４、２５と、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４のコンタクト領域２４とコンタクト領域２５の間の領域上にゲート絶縁膜２６を介して形成されたゲート電極２１とを含む。
【００４０】
Ｇａ2Ｏ3系ＭＩＳＦＥＴ２０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極２１に閾値以上の電圧を印加すると、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４のゲート電極２１下の領域にチャネルが形成され、ソース電極２２からドレイン電極２３へ電流が流れるようになる。
【００４１】
ゲート電極２１、ソース電極２２、ドレイン電極２３、及びゲート絶縁膜２６は、第１の実施の形態のゲート電極１１、ソース電極１２、ドレイン電極１３、及びゲート絶縁膜１６と同様の材料からなる。
【００４２】
アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４は、ドーパントを含まない高抵抗のα−（ＡｌxＧａ1-x）2Ｏ3（０≦ｘ＜１）の単結晶膜である。結晶欠陥等により弱い導電性を有する場合もあるが、電気抵抗が十分高いため、ゲート電極２１に電圧を印加することなくソース電極２２からドレイン電極２３へ電流が流れることはない。アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の厚さは、例えば、０．０１〜１０μｍである。
【００４３】
アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の形成方法は、例えば、第１の実施の形態のｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３の形成方法からｎ型ドーパントを注入する工程を省いたものである。
【００４４】
コンタクト領域２４、２５は、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極２２及びドレイン領域２３が接続される。コンタクト領域２４、２５は、例えば、１×１０18／ｃｍ3以上、５×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。
【００４５】
〔第３の実施の形態〕
第３の実施の形態は、アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜４の代わりにｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜が形成される点において第２の実施の形態と異なる。第２の実施の形態と同様の点については、説明を省略又は簡略化する。
【００４６】
図４は、第３の実施の形態に係るＧａ2Ｏ3系ＭＩＳＦＥＴの断面図である。Ｇａ2Ｏ3系ＭＩＳＦＥＴ３０は、α−Ａｌ2Ｏ3基板２上に形成されたｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５と、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５上に形成されたソース電極２２及びドレイン電極２３と、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５中のソース電極２２及びドレイン電極２３の下にそれぞれ形成されたコンタクト領域３４、３５と、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５のコンタクト領域３４とコンタクト領域３５の間の領域上にゲート絶縁膜２６を介して形成されたゲート電極２１とを含む。
【００４７】
Ｇａ2Ｏ3系ＭＩＳＦＥＴ３０は、ノーマリーオフ型のトランジスタとして機能する。ゲート電極２１に閾値以上の電圧を印加すると、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５のゲート電極２１下の領域にチャネルが形成され、ソース電極２２からドレイン電極２３へ電流が流れるようになる。
【００４８】
ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５は、Ｍｇ、Ｈ、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｇ、Ａｕ、Ｚｎ、Ｃｄ、Ｈｇ、Ｔｌ、Ｐｂ、Ｎ、Ｐ等のｐ型ドーパントを含むα−（ＡｌxＧａ1-x）2Ｏ3（０≦ｘ＜１）の単結晶膜である。ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５は、例えば、１×１０15／ｃｍ3以上、１×１０19／ｃｍ3以下の濃度のｐ型ドーパントを含む。また、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５の厚さは、例えば、０．０１〜１０μｍである。
【００４９】
ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５の形成方法は、例えば、第１の実施の形態のｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜３の形成方法におけるｎ型ドーパントを注入する工程をｐ型ドーパントを注入する工程に替えたものである。
【００５０】
コンタクト領域３４、３５は、ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜５中に形成されたｎ型ドーパントの濃度が高い領域であり、それぞれソース電極２２及びドレイン領域２３が接続される。コンタクト領域３４、３５は、例えば、１×１０18／ｃｍ3以上、５×１０19／ｃｍ3以下の濃度のｎ型ドーパントを含む。
【００５１】
（実施の形態の効果）
本実施の形態によれば、ホモエピタキシャル成長法を用いて高品質なα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜を形成し、そのα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜を用いて、高品質のＧａ2Ｏ3系半導体素子を形成することができる。また、これらのＧａ2Ｏ3系半導体素子は、高品質なα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜をチャネル層として用いるため、優れた動作性能を有する。
【００５２】
なお、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記実施の形態において、Ｇａ2Ｏ3系半導体素子をｎ型半導体素子として説明したが、ｐ型半導体素子であってもよい。この場合、各部材の導電型（ｎ型又はｐ型）が全て逆になる。また、発明の主旨を逸脱しない範囲内において上記実施の形態の構成要素を任意に組み合わせることができる。
【００５３】
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
【産業上の利用可能性】
【００５４】
高品質のＧａ2Ｏ3系半導体素子を提供する。
【符号の説明】
【００５５】
２…α−Ａｌ2Ｏ3基板、  ３…ｎ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、  ４…アンドープα−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、  ５…ｐ型α−（ＡｌxＧａ1-x）2Ｏ3単結晶膜、  １０、２０、３０…Ｇａ2Ｏ3系ＭＩＳＦＥＴ、  １１、２１…ゲート電極、  １２、２２…ソース電極、  １３、２３…ドレイン電極、  １４、１５、２４、２５、３４、３５…コンタクト領域、  １６、２６…ゲート絶縁膜、  １７…ボディ領域
【図１】
2013035843.tif 000003
【図２】
2013035843.tif 000004
【図３】
2013035843.tif 000005
【図４】
2013035843.tif 000006
【国際調査報告】
2013035843.tif 000007
2013035843.tif 000008
2013035843.tif 000009
2013035843.tif 000010