(57)【要約】  マトリスク状に配置された複数の画素回路と電源回路とを備える表示装置の駆動方法であって、前記画素回路の各々は、発光素子と、駆動トランジスタと、容量素子と、スイッチングトランジスタとを備え、電源線で前記電源回路と接続され、前記駆動方法は、前記電源回路が、前記電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧以下にし、前記駆動トランジスタのゲート電極−ソース電極間電圧が、前記駆動トランジスタの閾値電圧よりも大きな電圧となるリセット電圧を、前記駆動トランジスタのゲート電極に印加し（ａ）、前記容量素子にデータ電圧を保持させ（ｃ）、前記電源回路が、前記電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧より大きい電圧にし、前記発光素子を前記データ電圧に応じて発光させる（ｄ）。
2013076771.tif 000002
【特許請求の範囲】
【請求項１】
表示装置の駆動方法であって、
前記表示装置は、マトリスク状に配置された複数の画素回路と電源回路とを備え、
前記画素回路の各々は、
第１の電極及び第２の電極を有し、前記第２の電極が第２の電源線に接続された発光素子と、
ソース電極及びドレイン電極の一方が第１の電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子の第１の電極に接続された駆動トランジスタと、
前記駆動トランジスタのゲート電極に接続された、データ電圧を保持するための容量素子と、 
前記容量素子とデータ線との導通及び非導通を切り換えるスイッチングトランジスタと、を備え、
前記電源回路は、前記第１の電源線及び前記第２の電源線に電圧を出力し、
前記駆動方法は、
前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧以下にするステップと、
前記画素回路の全てについて同時に、前記駆動トランジスタのゲート電極−ソース電極間電圧が、前記駆動トランジスタの閾値電圧よりも大きな電圧となるリセット電圧を、前記駆動トランジスタのゲート電極に印加して、前記駆動トランジスタの閾値電圧の変動を抑制するリセットステップと、
前記マトリクスの行毎に順次、前記容量素子にデータ電圧を保持させるステップと、
前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧より大きい電圧にし、前記発光素子を前記データ電圧に応じて発光させるステップと、を含む、
表示装置の駆動方法。
【請求項２】
さらに、前記リセットステップの後、前記容量素子に前記データ電圧を保持させるステップの前に、
前記駆動トランジスタの閾値電圧よりも小さな電圧を、前記駆動トランジスタのゲート電極に印加する、リセット停止ステップを含む、
請求項１に記載の表示装置の駆動方法。
【請求項３】
前記発光素子の前記第２の電極は、前記第２の電源線に回路素子を介さず直接接続され、
前記駆動トランジスタのソース電極及びドレイン電極の一方は、前記第１の電源線に回路素子を介さず直接接続され、
前記駆動トランジスタのソース電極及びドレイン電極の他方は、前記発光素子の第１の電極に回路素子を介さず直接接続されている、
請求項１に記載の表示装置の駆動方法。
【請求項４】
前記画素回路は、前記発光素子、前記駆動トランジスタ、前記容量素子及び前記スイッチングトランジスタ以外の回路素子を備えていない、
請求項１に記載の表示装置の駆動方法。
【請求項５】
前記駆動トランジスタは、バックチャネルエッチ型またはチャネル保護膜型である、
請求項１に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動方法に関し、特に有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置の駆動方法に関する。
【背景技術】
【０００２】
昨今、有機ＥＬ素子を用いた表示装置（以下、有機ＥＬ表示装置）の開発及び実用化が進んでいる。有機ＥＬ表示装置は、一般に、各々が有機ＥＬ素子を有する複数の画素回路をマトリクス状に配置してなる表示部と、当該表示部を制御するための制御回路とを有している。【０００３】
アクティブマトリクス型として知られているタイプの有機ＥＬ表示装置に用いられる画素回路に関して、少数の回路要素からなり、かつ有機ＥＬ素子をより正確かつ安定した輝度で発光させるための種々の機能を持たせた回路構成及び駆動方法が提案されている（例えば、特許文献１）。【０００４】
図８は、特許文献１に開示された従来の画素回路９０を示す回路図である。画素回路９０は、駆動トランジスタＴＤ、スイッチングトランジスタＴ１、Ｔ２、容量素子Ｃｓ、及び有機ＥＬ素子ＥＬから構成されている。【０００５】
画素回路９０は、図示しない制御回路から、選択ラインＬｓｅａ、Ｌｓｅｂを介して、選択信号Ｖｓｅａ、Ｖｓｅｂを供給され、データラインＬｄを介して、検査用電圧Ｖｍｅａｓ及び階調電圧Ｖｄａｔａを供給され、電源ラインＬａ、共通電極Ｅｃを介して、電源電圧を供給される。【０００６】
画素回路９０によれば、まず、検査用電圧Ｖｍｅａｓの印加に応じて駆動トランジスタＴＤに流れる電流を測定することにより、駆動トランジスタＴＤの経時的に変化する閾値電圧を特定して、図外の制御回路に記憶する。そして、記憶された閾値電圧に基づいて補正した階調電圧Ｖｄａｔａを用いて有機ＥＬ素子ＥＬを発光させることにより、有機ＥＬ素子ＥＬを、駆動トランジスタＴＤの閾値電圧の経時的な変化によらず、正確かつ安定した輝度で発光させる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２８１８７２号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の技術では、駆動トランジスタの閾値電圧の経時的な変化を補正して、有機ＥＬ素子ＥＬを正確かつ安定した輝度で発光させることはできるが、１フレーム内での輝度変動が視認できる程度の、駆動トランジスタの閾値電圧の変動を低減する対策については検討されていない。【０００９】
本発明は、上記の課題に鑑みてなされたものであり、少数の回路要素からなる画素回路において駆動トランジスタの閾値電圧の経時的な変化を低減することができる、表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の１つの態様に係る駆動方法は、表示装置の駆動方法であって、前記表示装置は、マトリスク状に配置された複数の画素回路と電源回路とを備え、前記画素回路の各々は、第１の電極及び第２の電極を有し、前記第２の電極が第２の電源線に接続された発光素子と、ソース電極及びドレイン電極の一方が第１の電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子の第１の電極に接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に接続された、データ電圧を保持するための容量素子と、前記容量素子とデータ線との導通及び非導通を切り換えるスイッチングトランジスタと、を備え、前記電源回路は、前記第１の電源線及び前記第２の電源線に電圧を出力し、前記駆動方法は、前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧以下にするステップと、前記画素回路の全てについて同時に、前記駆動トランジスタのゲート電極−ソース電極間電圧が、前記駆動トランジスタの閾値電圧よりも大きな電圧となるリセット電圧を、前記駆動トランジスタのゲート電極に印加して、前記駆動トランジスタの閾値電圧の変動を抑制するリセットステップと、前記マトリクスの行毎に順次、前記容量素子にデータ電圧を保持させるステップと、前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧より大きい電圧にし、前記発光素子を前記データ電圧に応じて発光させるステップと、を含む。
【発明の効果】
【００１１】
本発明の表示装置の駆動方法によれば、前記駆動トランジスタが前記リセット電圧の印加によりオン状態となることにより、前記駆動トランジスタの閾値電圧Ｖｔｈの変動が抑制されるので、前記駆動トランジスタから前記発光素子に供給される電流量の、前記駆動トランジスタの閾値電圧の変動に起因する誤差が低減される。その結果、前記データ電圧により正確に対応する量の電流が、前記駆動トランジスタから前記発光素子に供給されるので、前記発光素子をより正確かつ安定した輝度で発光させることができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態における表示装置の構成の一例を示す機能ブロック図である。
【図２Ａ】図２Ａは、実施の形態における画素回路の構成の一例を示す回路図である。
【図２Ｂ】図２Ｂは、実施の形態における画素回路の構成の他の一例を示す回路図である。
【図３Ａ】図３Ａは、実施の形態における制御信号、電源電圧、及びデータ信号の一例を示すタイミングチャートである。
【図３Ｂ】図３Ｂは、実施の形態における制御信号、電源電圧、及びデータ信号の他の一例を示すタイミングチャートである。
【図４】図４は、実施の形態における画素回路の動作の一例を示す回路図である。
【図５Ａ】図５Ａは、本発明の駆動方法を適用するのに好ましい駆動トランジスタの構造の一例を示す断面図である。
【図５Ｂ】図５Ｂは、本発明の駆動方法を適用するのに好ましい駆動トランジスタの構造の他の一例を示す断面図である。
【図６Ａ】図６Ａは、実施例の画素回路の発光輝度の時間変化を示すグラフである。
【図６Ｂ】図６Ｂは、実施例の画素回路を用いた表示部によるスクロール表示の一例である。
【図７Ａ】図７Ａは、比較例の画素回路の発光輝度の時間変化を示すグラフである。
【図７Ｂ】図７Ｂは、比較例の画素回路を用いた表示部によるスクロール表示の一例である。
【図８】図８は、従来の画素回路の構成の一例を示す回路図である。
【発明を実施するための形態】
【００１３】
本発明の１つの態様に係る駆動方法は、表示装置の駆動方法であって、前記表示装置は、マトリスク状に配置された複数の画素回路と電源回路とを備え、前記画素回路の各々は、第１の電極及び第２の電極を有し、前記第２の電極が第２の電源線に接続された発光素子と、ソース電極及びドレイン電極の一方が第１の電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子の第１の電極に接続された駆動トランジスタと、前記駆動トランジスタのゲート電極に接続された、データ電圧を保持するための容量素子と、前記容量素子とデータ線との導通及び非導通を切り換えるスイッチングトランジスタと、を備え、前記電源回路は、前記第１の電源線及び前記第２の電源線に電圧を出力し、前記駆動方法は、前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧以下にするステップと、前記画素回路の全てについて同時に、前記駆動トランジスタのゲート電極−ソース電極間電圧が、前記駆動トランジスタの閾値電圧よりも大きな電圧となるリセット電圧を、前記駆動トランジスタのゲート電極に印加して、前記駆動トランジスタの閾値電圧の変動を抑制するリセットステップと、前記マトリクスの行毎に順次、前記容量素子にデータ電圧を保持させるステップと、前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧より大きい電圧にし、前記発光素子を前記データ電圧に応じて発光させるステップと、を含む。
【００１４】
このような駆動方法によれば、前記駆動トランジスタが前記リセット電圧の印加によりオン状態となることにより、前記駆動トランジスタの閾値電圧Ｖｔｈの変動が抑制されるので、前記駆動トランジスタから前記発光素子に供給される電流量の、前記駆動トランジスタの閾値電圧の変動に起因する誤差が低減される。その結果、前記データ電圧により正確に対応する量の電流が、前記駆動トランジスタから前記発光素子に供給されるので、前記発光素子をより正確かつ安定した輝度で発光させることができる。
【００１５】
また、前記駆動方法は、さらに、前記リセットステップの後、前記データ電圧を保持させるステップの前に、前記駆動トランジスタの閾値電圧よりも小さな電圧を、前記駆動トランジスタのゲート電極に印加する、リセット停止ステップを含んでもよい。
【００１６】
このような駆動方法によれば、リセット停止ステップの導入により、リセットステップとデータ書込みステップとの間の時間が、行によって異なる場合に、リセット有効期間が異なることを排除することができ、その結果、表示上の課題、例えば残像や、ウィンドウスクロール時の尾引き、黒浮き、ラスタ表示時の均一性といった課題が低減または解消できる。
【００１７】
また、前記発光素子の前記第２の電極は、前記第２の電源線に回路素子を介さず直接接続され、前記駆動トランジスタのソース電極及びドレイン電極の一方は、前記第１の電源線に回路素子を介さず直接接続され、前記駆動トランジスタのソース電極及びドレイン電極の他方は、前記発光素子の第１の電極に回路素子を介さず直接接続されていてもよい。
【００１８】
また、前記画素回路は、前記発光素子、前記駆動トランジスタ、前記容量素子及び前記スイッチングトランジスタ以外の回路素子を備えていないことが望ましい。
【００１９】
また、前記駆動トランジスタは、バックチャネルエッチ型またはチャネル保護膜型であることが望ましい。
【００２０】
このように構成される表示装置を、前記駆動方法に従って駆動することで、前記発光素子、前記駆動トランジスタ、前記容量素子及び前記スイッチングトランジスタのみからなる最も単純な画素回路を用いて、上述の効果を得ることができる。
【００２１】
以下、本発明の実施の形態について説明する。なお、以下では、全ての図を通して同等の機能を発揮する要素には同じ符号を付し、重複する説明は適宜省略する。
【００２２】
実施の形態における駆動方法は、複数の画素回路をマトリクス状に配置してなる表示部を有する表示装置を駆動する方法であって、前記各画素回路を構成する駆動トランジスタの閾値電圧の変動を低減するためのリセットステップを含んでいる。
【００２３】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２４】
図１は、実施の形態における駆動方法に従って駆動される表示装置１の構成の一例を示す機能ブロック図である。
【００２５】
表示装置１は、表示部２、制御回路３、走査線駆動回路４、信号線駆動回路５、及び電源回路６から構成される。
【００２６】
表示部２は、複数の画素回路１０をマトリクスに配置してなる。当該マトリクスの各行には同じ行に配置される複数の画素回路１０に共通に接続される走査信号線が設けられ、当該マトリクスの各列には同じ列に配置される複数の画素回路１０に共通に接続されるデータ信号線が設けられる。
【００２７】
制御回路３は、表示装置１の動作を制御する回路であり、外部から映像信号を受信し、当該映像信号で表される画像が表示部２に表示されるように、走査線駆動回路４、信号線駆動回路５を制御する。
【００２８】
走査線駆動回路４は、走査信号線を介して、画素回路１０に、画素回路１０の動作を制御するための制御信号を供給する。
【００２９】
信号線駆動回路５は、データ信号線を介して、画素回路１０に、輝度に対応するデータ信号を供給する。
【００３０】
電源回路６は、表示装置１の動作用の電源を、表示装置１の各部に供給する。
【００３１】
図２Ａは、画素回路１０の構成の一例、及び画素回路１０と走査線駆動回路４及び信号線駆動回路５との接続の一例を示す回路図である。
【００３２】
表示部２の各行には、走査信号線として、信号線ＳＣＡＮが設けられており、表示部２の各列には、データ信号線として、信号線ＤＡＴＡが設けられている。
【００３３】
また、表示部２には、電源回路６から出力される電源電圧を伝達して、画素回路１０に分配する電源線ＶＤＤ、電源回路６から出力される電源電圧を伝達して、画素回路１０に分配する電源線ＶＳＳが設けられている。電源線ＶＤＤ、ＶＳＳは、全ての画素回路１０に共通に接続される。
【００３４】
表示部２に配置されている各画素回路１０は、画素回路１０が配置されている行の信号線ＳＣＡＮで走査線駆動回路４に接続されると共に、画素回路１０が配置されている列の信号線ＤＡＴＡで信号線駆動回路５に接続されている。
【００３５】
信号線ＳＣＡＮは、走査線駆動回路４から画素回路１０へ、画素回路１０の動作を制御するための制御信号を伝達する。信号線ＤＡＴＡは、信号線駆動回路５から画素回路１０へ、輝度に対応するデータ信号を伝達する。
【００３６】
画素回路１０は、データ信号に対応する輝度で有機ＥＬ素子を発光させる回路であり、駆動トランジスタＴＤ、スイッチングトランジスタＴ１、容量素子Ｃｓ、及び発光素子ＥＬから構成される。駆動トランジスタＴＤ、スイッチングトランジスタＴ１は、ｐ型の薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で構成され、発光素子ＥＬは、有機ＥＬ素子で構成される。
【００３７】
駆動トランジスタＴＤは、ソース電極ｓが電源線ＶＤＤに接続されている。
【００３８】
容量素子Ｃｓは、第１（紙面の左側）の電極が駆動トランジスタＴＤのゲート電極ｇに接続され、第２（紙面の右側）の電極が駆動トランジスタＴＤのソース電極ｓに接続されている。
【００３９】
スイッチングトランジスタＴ１は、駆動トランジスタＴＤのゲート電極ｇと、データ線ＤＡＴＡとの間の導通及び非導通を切り換える。
【００４０】
発光素子ＥＬは、第１（紙面の上側）の電極が駆動トランジスタＴＤのドレイン電極ｄに接続され、第２（紙面の下側）の電極が電源線ＶＳＳに接続されている。
【００４１】
なお、駆動トランジスタＴＤ及びスイッチングトランジスタＴ１を、ｎ型のトランジスタで構成することも可能である。
【００４２】
図２Ｂは、画素回路２０の構成の一例を示す回路図である。画素回路２０は、画素回路１０と比べて、駆動トランジスタＴＤ及びスイッチングトランジスタＴ１が全てｎ型のＴＦＴで構成されている点、及び発光素子ＥＬの第１（紙面の上側）の電極が駆動トランジスタＴＤのソース電極ｓに接続されている点が異なる。
【００４３】
図３Ａは、画素回路１０を動作させるための制御信号、電源電圧、及びデータ信号の一例を、１フレーム期間について示したタイミングチャートである。図３Ａにおいて、縦軸は各信号のレベル、横軸は時間の経過を表す。簡明のため、制御信号、データ電圧、及び電源電圧を、それらを伝達する信号線及び電源線と同一の名称で表記する。
【００４４】
画素回路１０のスイッチングトランジスタＴ１はｐ型のＴＦＴで構成されるので、スイッチングトランジスタＴ１のソース電極−ドレイン電極間は、制御信号ＳＣＡＮがＬｏｗレベルの期間に導通状態になり、制御信号ＳＣＡＮがＨｉｇｈレベルの期間に非導通状態になる。
【００４５】
図３Ｂは、画素回路２０を動作させるための制御信号、電源電圧、及びデータ信号の一例を、１フレーム期間について示したタイミングチャートである。図３Ｂにおいて、縦軸は各信号のレベル、横軸は時間の経過を表す。簡明のため、制御信号、データ電圧、及び電源電圧を、それらを伝達する信号線及び電源線と同一の名称で表記する。
【００４６】
画素回路２０のスイッチングトランジスタＴ１はｐ型のＴＦＴで構成されるので、スイッチングトランジスタＴ１のソース電極−ドレイン電極間は、制御信号ＳＣＡＮがＨｉｇｈレベルの期間に導通状態になり、制御信号ＳＣＡＮがＬｏｗレベルの期間に非導通状態になる。すなわち、画素回路２０は、画素回路１０に用いられる制御信号およびデータ信号のレベルをそれぞれ単純に反転した制御信号およびデータ信号が与えられると、画素回路１０と同等の動作を行うように構成されている。
【００４７】
画素回路１０、２０は、それぞれ図３Ａ、図３Ｂに示す制御信号、電源電圧、及びデータ信号に従って、フレームごとに、リセットステップ、リセット停止ステップ、データ書込みステップ、及び発光ステップを繰り返す。
【００４８】
図４（ａ）〜（ｄ）は、それぞれ、リセットステップ、リセット停止ステップ、データ書込みステップ、及び発光ステップにおける画素回路１０の動作を説明する回路図である。
【００４９】
まず、リセットステップが、先行するフレームの発光ステップの後、かつ当該フレームの発光ステップの前の非発光期間において、全行同時に行われる。
【００５０】
リセットステップでは、電源回路６が、発光素子ＥＬの両電極間の電圧が発光素子ＥＬの閾値電圧以下となる電圧を、電源線ＶＤＤ、ＶＳＳに出力する。電源回路６は、電源線ＶＤＤに固定の電圧ＶＥ１を出力しつつ、電源線ＶＳＳに出力する電圧を電圧ＶＥ１から発光素子ＥＬの閾値電圧を減じた電圧と同じか又はより高い電圧（図示された一例では電圧ＶＥ１）に調整してもよい。これにより、駆動トランジスタＴＤのゲート電極の電圧にいかなる電圧が印加されても、発光素子ＥＬの両電極間には閾値電圧以上の電圧は印加されないので、発光することがない。
【００５１】
信号線駆動回路５が、データ線ＤＡＴＡに、駆動トランジスタＴＤをリセットするための電圧を出力する。例えばゲート電極−ソース電極間電圧が駆動トランジスタＴＤの閾値電圧よりも大きくなるようなリセット電圧Ｖｏｎを出力する。
【００５２】
走査線駆動回路４が、全行の信号線ＳＣＡＮに同時にＬｏｗレベルの制御信号を出力する。
【００５３】
これにより、全行同時に、駆動トランジスタＴＤのゲート電極ｇに、スイッチングトランジスタＴ１を介して、リセット電圧Ｖｏｎが印加され、駆動トランジスタＴＤがオン状態となることで、駆動トランジスタＴＤの閾値電圧Ｖｔｈの変動が抑制される。リセットステップ導入による効果については、後ほど実験の結果に基づいて詳細に説明する。
【００５４】
また、このとき、電源電圧ＶＤＤ、ＶＳＳが、発光素子ＥＬの両端間の電圧が発光素子ＥＬの閾値電圧以下となる電圧に調整されているので、発光素子ＥＬは発光せず、発光素子ＥＬの不要な発光による表示コントラストの低下、及び消費電力の増大が抑制される。
【００５５】
次に、リセット停止ステップが、全行同時に実行される。
【００５６】
リセット停止ステップでは、信号線駆動回路５が、データ線ＤＡＴＡに、駆動トランジスタＴＤのゲート電極−ソース電極間電圧が駆動トランジスタＴＤの閾値電圧以下となるようなリセット停止電圧Ｖｏｆｆを出力する。
【００５７】
これにより、駆動トランジスタＴＤのゲート電極ｇにリセット停止電圧Ｖｏｆｆが印加され、駆動トランジスタＴＤがオフ状態となり、リセット動作が停止する。
【００５８】
リセット停止ステップは、リセットステップとデータ書込みステップとの間の時間が、行によって異なる場合に、リセット有効期間が異なることを排除するためのステップである。リセット停止ステップの実行により、表示上の課題、例えば残像や、ウィンドウスクロール時の尾引き、黒浮き、ラスタ表示時の均一性といった課題が、視認の許容範囲内である場合には、省略しても良い。
【００５９】
次に、データ書込みステップが、行ごとに異なる期間に実行される。
【００６０】
第ｉ行のデータ書込みステップでは、図４（ｃ）に示すように、データ電圧ＤＡＴＡが、第ｉ行の画素回路における輝度に対応する電圧Ｖｄａｔａ（ｉ）に設定され、第ｉ行の制御信号ＳＣＡＮがＬｏｗレベルになる。
【００６１】
これにより、第ｉ行の画素回路において、電圧Ｖｄａｔａ（ｉ）が、スイッチングトランジスタＴ１を介して、容量素子Ｃｓに保持される。
【００６２】
そして、発光ステップが、全行同時に実行される。
【００６３】
発光ステップでは、電源回路６が、発光素子ＥＬの両端間の電圧が発光素子ＥＬの閾値電圧よりも大きくなる電圧を、電源線ＶＤＤ、ＶＳＳに出力する。電源回路６は、電源線ＶＤＤに固定の電圧ＶＥ１を出力しつつ、電源線ＶＳＳに出力する電圧を電圧ＶＥ１から発光素子ＥＬの閾値電圧を減じた電圧よりも低い電圧（図示された一例では電圧ＶＥ２）に調整してもよい。
【００６４】
これにより、駆動トランジスタＴＤが、容量素子Ｃｓに保持された電圧Ｖｄａｔａに応じた大きさの電流を、発光素子ＥＬに供給する。発光素子ＥＬは、駆動トランジスタＴＤから供給された電流の大きさに対応した輝度で発光する。
【００６５】
図５Ａ、図５Ｂは、上述した駆動方法を適用するのに好ましい駆動トランジスタの構造の一例を示す断面図である。上述の駆動方法は、駆動トランジスタＴＤが、例えば、図５Ａに示されるバックチャネルエッチ型ＴＦＴ、または図５Ｂに示されるチャネル保護膜型（チャネルエッチストッパー型）ＴＦＴにより構成されている画素回路に好適に適用される。
【００６６】
上述の駆動方法によれば、フレームごとに、リセット電圧Ｖｏｎで駆動トランジスタＴＤをオン状態にするリセットステップを実行するので、駆動トランジスタＴＤの閾値電圧Ｖｔｈの変動が抑制され、１フレーム内の前記駆動トランジスタから前記発光素子に供給される電流量の、前記駆動トランジスタの閾値電圧の変動に起因する誤差が低減される。
【００６７】
その結果、前記データ電圧により正確に対応する量の電流が、前記駆動トランジスタから前記発光素子に供給されるので、前記発光素子をより正確かつ安定した輝度で発光させることができる。
【００６８】
リセットステップ導入による、駆動トランジスタＴＤの閾値電圧Ｖｔｈの変動の抑制による効果を検証した実験の結果について説明する。
【００６９】
図６Ａは、上述したリセットステップを含む駆動方法で画素回路１０を駆動した実施例における、発光輝度の時間変化を示すグラフであり、白または黒の表示から、灰色の表示に切り替わった直後の３５フレームにおける発光輝度の測定結果が示されている。
【００７０】
実施例では、先行フレームの表示が白か黒かによって、灰色の表示に切り替わった後の最初のフレームで若干の発光輝度の差異が見られるものの、２番目のフレーム以降ではほぼ同一の発光輝度が得られ、速やかに正しい灰色表示に収束している。また、各フレーム内での発光輝度もほとんど変動がなく、よく安定している。
【００７１】
その結果、例えば図６Ｂに示すように、中間階調の背景色の中で黒または白のウィンドウをスクロールさせた場合でも、ウィンドウが通過して再び背景色になった領域が速やかに正しい中間階調の輝度に落ち着くため、いわゆる尾引きと呼ばれる表示劣化は視認されない。
【００７２】
これに対し、図７Ａは、リセットステップを省略した駆動方法で画素回路１０を駆動した比較例における、発光輝度の時間変化を示すグラフであり、白または黒の表示から、灰色の表示に切り替わった直後から３５フレームにおける発光輝度の測定結果が示されている。
【００７３】
比較例では、先行フレームの表示が白か黒かによって、灰色の表示に切り替わった後の１０以上のフレームにおいて発光輝度の不一致が見られ、特に最初の１〜２フレームでの発光輝度には大きな差異が見られる。この現象により、例えば図７Ｂに示すように、中間階調の背景色の中で白または黒のウィンドウをスクロールさせた場合には、ウィンドウが通過して再び背景色になった領域が正しい中間階調の輝度に落ち着くまでにかなりの時間を要するため、尾引きが視認される。
【００７４】
この実験の結果から、リセットステップ導入により、例えばウィンドウをスクロール表示させたときの輝度誤差（尾引き）が改善されていることが確認できた。すなわち、リセットステップ導入により、表示品位が向上している。
【００７５】
以上、本発明に係る表示装置の駆動方法について実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施し、また実施の形態における構成要素及び動作を任意に組み合わせて実現される表示装置及びその駆動方法も本発明に含まれる。
【産業上の利用可能性】
【００７６】
本発明は、有機ＥＬ素子を用いた表示装置に有用であり、特には、アクティブマトリクス型の有機ＥＬ表示装置に有用である。
【符号の説明】
【００７７】
１  表示装置
２  表示部
３  制御回路
４  走査線駆動回路
５  信号線駆動回路
６  電源回路
１０、２０、９０  画素回路
ＴＤ  駆動トランジスタ
Ｔ１  スイッチングトランジスタ
Ｃｓ  容量素子
ＥＬ  発光素子
【図１】
2013076771.tif 000003
【図２Ａ】
2013076771.tif 000004
【図２Ｂ】
2013076771.tif 000005
【図３Ａ】
2013076771.tif 000006
【図３Ｂ】
2013076771.tif 000007
【図４】
2013076771.tif 000008
【図５Ａ】
2013076771.tif 000009
【図５Ｂ】
2013076771.tif 000010
【図６Ａ】
2013076771.tif 000011
【図６Ｂ】
2013076771.tif 000012
【図７Ａ】
2013076771.tif 000013
【図７Ｂ】
2013076771.tif 000014
【図８】
2013076771.tif 000015
【手続補正書】
【提出日】平成24年12月25日(2012.12.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示装置の駆動方法であって、
前記表示装置は、マトリスク状に配置された複数の画素回路と電源回路とを備え、
前記画素回路の各々は、
第１の電極及び第２の電極を有し、前記第２の電極が第２の電源線に接続された発光素子と、
ソース電極及びドレイン電極の一方が第１の電源線に接続され、ソース電極及びドレイン電極の他方が前記発光素子の第１の電極に接続された駆動トランジスタと、
前記駆動トランジスタのゲート電極に接続された、データ電圧を保持するための容量素子と、
前記容量素子とデータ線との導通及び非導通を切り換えるスイッチングトランジスタと、を備え、
前記電源回路は、前記第１の電源線及び前記第２の電源線に電圧を出力し、
前記駆動方法は、
前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧以下にするステップと、
前記画素回路の全てについて同時に、前記駆動トランジスタのゲート電極−ソース電極間電圧が、前記駆動トランジスタの閾値電圧よりも大きな電圧となるリセット電圧を、前記駆動トランジスタのゲート電極に印加して、前記駆動トランジスタの閾値電圧の変動を抑制するリセットステップと、
前記リセットステップの後に、前記駆動トランジスタの閾値電圧よりも小さな電圧を、前記駆動トランジスタのゲート電極に印加する、リセット停止ステップと、
前記リセット停止ステップの後に、前記マトリクスの行毎に順次、前記容量素子にデータ電圧を保持させるステップと、
前記画素回路の全てについて同時に、前記電源回路が、前記第１の電源線または前記第２の電源線に出力する電圧を調整して、前記発光素子の両端間の電圧を前記発光素子の閾値電圧より大きい電圧にし、前記発光素子を前記データ電圧に応じて発光させるステップと、を含む、
表示装置の駆動方法。
【請求項２】
（削除）
【請求項３】
前記発光素子の前記第２の電極は、前記第２の電源線に回路素子を介さず直接接続され、
前記駆動トランジスタのソース電極及びドレイン電極の一方は、前記第１の電源線に回路素子を介さず直接接続され、
前記駆動トランジスタのソース電極及びドレイン電極の他方は、前記発光素子の第１の電極に回路素子を介さず直接接続されている、
請求項１に記載の表示装置の駆動方法。
【請求項４】
前記画素回路は、前記発光素子、前記駆動トランジスタ、前記容量素子及び前記スイッチングトランジスタ以外の回路素子を備えていない、
請求項１に記載の表示装置の駆動方法。
【請求項５】
前記駆動トランジスタは、バックチャネルエッチ型またはチャネル保護膜型である、
請求項１に記載の表示装置の駆動方法。
【国際調査報告】
2013076771.tif 000016
2013076771.tif 000017
2013076771.tif 000018
2013076771.tif 000019