(57)【要約】  ＥＳＤ特性の調整や安定化が容易であるＥＳＤ保護デバイスを提供する。  ＥＳＤ保護デバイス１０は、（ａ）セラミック多層基板１２と、（ｂ）セラミック多層基板１２に形成され、間隔１５を設けて互いに対向する、少なくとも一対の放電電極１６，１８と、（ｃ）セラミック多層基板１２の表面に形成され、放電電極１６，１８と接続される外部電極とを有する。ＥＳＤ保護デバイス１０は、一対の放電電極１６，１８間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料３４が分散してなる補助電極１４を備える。
2009098944.tif 000002
【特許請求の範囲】
【請求項１】
セラミック多層基板と、
前記セラミック多層基板に形成され、間隔を設けて互いに対向する、少なくとも一対の放電電極と、
前記セラミック多層基板の表面に形成され、前記放電電極と接続される外部電極と、
を有するＥＳＤ保護デバイスであって、
前記一対の放電電極間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料が分散してなる補助電極を備えたことを特徴とする、ＥＳＤ保護デバイス。
【請求項２】
前記無機材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有していることを特徴とする、請求項１に記載のＥＳＤ保護デバイス。
【請求項３】
前記補助電極には、セラミック材料が添加されていることを特徴とする、請求項１又は２に記載のＥＳＤ保護デバイス。
【請求項４】
前記セラミック材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有していることを特徴とする、請求項３に記載のＥＳＤ保護デバイス。
【請求項５】
前記セラミック材料は、半導体であることを特徴とする、請求項３に記載のＥＳＤ保護デバイス。
【請求項６】
前記補助電極において、前記無機材料によりコートされた前記導電材料が１０ｖｏｌ％以上、８５ｖｏｌ％以下の割合で含有されていることを特徴とする、請求項３乃至５のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項７】
前記セラミック多層基板は、その内部に空洞部を有し、前記放電電極は前記空洞部の内面に沿って形成されていることを特徴とする、請求項１乃至６のいずれか一つに記載のＥＳＤ保護デバイス。
【請求項８】
前記セラミック多層基板は、実質的に焼結していない第一のセラミック層と、焼結が完了している第二のセラミック層を交互に積層してなることを特徴とする、請求項１乃至７のいずれか一つに記載のＥＳＤ保護デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＥＳＤ保護デバイスに関し、詳しくは、セラミック多層基板の空洞部内に放電電極が対向して配置されたＥＳＤ保護デバイスにおいて、セラミック多層基板のクラック等による破壊、変形を防止する技術に関する。
【背景技術】
【０００２】
ＥＳＤ（Electro-Static Discharge；静電気放電）とは、帯電した導電性の物体（人体等）が、他の導電性の物体（電子機器等）に接触、あるいは充分接近したときに、激しい放電が発生する現象である。ＥＳＤにより電子機器の損傷や誤作動などの問題が発生する。これを防ぐためには、放電時に発生する過大な電圧が電子機器の回路に加わらないようにする必要がある。このような用途に使用されるのがＥＳＤ保護デバイスであり、サージ吸収素子やサージアブソーバとも呼ばれている。【０００３】
ＥＳＤ保護デバイスは、例えば回路の信号線路とグランド（接地）との間に配置する。ＥＳＤ保護デバイスは、一対の放電電極を離間して対向させた構造であるので、通常の使用状態では高い抵抗を持っており、信号がグランド側に流れることはない。これに対し、例えば携帯電話等のアンテナから静電気が加わる場合のように、過大な電圧が加わると、ＥＳＤ保護デバイスの放電電極間で放電が起こり、静電気をグランド側に導くことができる。これにより、ＥＳＤデバイスよりも後段の回路には、静電気による電圧が印加されず、回路を保護することができる。【０００４】
例えば図９の分解斜視図、図１０の断面図に示すＥＳＤ保護デバイスは、絶縁性セラミックシート２が積層されるセラミック多層基板７内に空洞部５が形成され、外部電極１と導通した放電電極６が空洞部５内に対向配置され、空洞部５に放電ガスが閉じ込められている。放電電極６間で絶縁破壊を起こす電圧が印加されると、空洞部５内において放電電極６間で放電が起こり、その放電により過剰な電圧をグランドへ導き、後段の回路を保護することができる（例えば、特許文献１参照）。
【特許文献１】特開２００１−４３９５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このようなＥＳＤ保護デバイスでは、次のような問題点がある。【０００６】
図９、図１０に示すＥＳＤ保護デバイスでは、放電電極間の間隔のばらつきによって、ＥＳＤ応答性が変動し易い。また、放電電極が対向する領域の面積によってＥＳＤ応答性を調整する必要があるが、その調整には製品サイズ等による制限のため、所望とするＥＳＤ応答性を実現しにくい場合がある。【０００７】
本発明は、かかる実情に鑑み、ＥＳＤ特性の調整や安定化が容易であるＥＳＤ保護デバイスを提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明は、上記課題を解決するために、以下のように構成したＥＳＤ保護デバイスを提供する。【０００９】
ＥＳＤ保護デバイスは、（ａ）セラミック多層基板と、（ｂ）前記セラミック多層基板に形成され、間隔を設けて互いに対向する、少なくとも一対の放電電極と、（ｃ）前記セラミック多層基板の表面に形成され、前記放電電極と接続される外部電極とを有する。ＥＳＤ保護デバイスは、前記一対の放電電極間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料が分散してなる補助電極を備える。【００１０】
上記構成において、外部電極間に所定以上の大きさの電圧が印加されると、対向する放電電極間で放電が発生する。この放電は、一対の放電電極間の前記間隔が設けられた領域に沿って発生する。この放電が発生する領域に、導電材料が分散している補助電極を備えているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ＥＳＤ応答性を高めることができる。そのため、放電電極間の間隔のばらつきによるＥＳＤ応答性の変動を小さくすことができる。したがって、ＥＳＤ特性の調整や安定化が容易になる。【００１１】
さらに、放電が発生する放電電極の対向部に隣接して、導電材料が分散している補助電極を備えるので、補助電極に含まれる導電材料の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧は、放電電極の対向部間の間隔を変えることだけで調整する場合よりも、精度よく設定することができる。【００１２】
好ましくは、前記無機材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有している。【００１３】
導電材料をコートする無機材料が、セラミック多層基板を構成する元素の一部を含有していることにより、補助電極のセラミック多層基板への密着性が向上し、焼成時における補助電極の剥離が発生しにくくなる。また、繰り返し耐性も向上する。【００１４】
好ましくは、前記補助電極には、セラミック材料が添加されている。【００１５】
補助電極中にセラミック材料が含有されていることにより、補助電極とセラミック多層基板との収縮挙動や熱膨張率の差を小さくすることができる。また、導電材料の間にセラミック材料を介在させることにより、導電材料同士の接触がさらに妨げられるため、放電電極間でのショートの発生を防止できる。【００１６】
好ましくは、前記セラミック材料は、少なくとも前記セラミック多層基板を構成する元素の一部を含有している。【００１７】
この場合、補助電極とセラミック多層基板との収縮挙動や熱膨張率の差を小さくすることが容易である。【００１８】
好ましくは、前記セラミック材料は、半導体である。【００１９】
この場合、半導体材料が介在しているので、半導体材料も放電に寄与し、ＥＳＤ特性が向上する。【００２０】
好ましくは、補助電極において、前記無機材料によりコートされた前記導電材料が１０ｖｏｌ％以上、８５ｖｏｌ％以下の割合で含有されている。【００２１】
補助電極において導電材料の含有割合が１０ｖｏｌ％以上であると、焼成の際の補助電極の収縮開始温度が、放電電極の収縮開始温度とセラミック多層基板の収縮開始温度との中間の値となるようにすることができる。一方、導電材料の含有割合が８５ｖｏｌ％以下であると、補助電極内の導電材料によって放電電極間でショートすることがないようにすることができる。【００２２】
好ましくは、前記セラミック多層基板は、その内部に空洞部を有し、前記放電電極は前記空洞部の内面に沿って形成されている。【００２３】
この場合、外部電極間に所定以上の大きさの電圧が印加されて放電電極間で発生する放電は、主に空洞部とセラミック多層基板の界面に沿って発生する沿面放電である。この沿面、すなわち空洞部の内面に沿って補助電極が形成されているので、電子の移動が起こりやすく、より効率的に放電現象を生じさせ、ＥＳＤ応答性を高めることができる。そのため、放電電極間の間隔のばらつきによるＥＳＤ応答性の変動を小さくすことができる。したがって、ＥＳＤ特性の調整や安定化が容易になる。【００２４】
好ましくは、前記セラミック多層基板は、実質的に焼結していない第一のセラミック層と、焼結が完了している第二のセラミック層を交互に積層してなる【００２５】
この場合、セラミック多層基板は、焼成時に第一のセラミック層により第二のセラミック層の面方向の収縮が抑制された、いわゆる無収縮基板である。無収縮基板は面方向の寸法ばらつきがほとんど生じないため、セラミック多層基板に無収縮基板を用いると、対向する放電電極間の間隔を精度よく形成することができ、放電開始電圧などの特性バラツキを小さくすることができる。
【発明の効果】
【００２６】
本発明のＥＳＤ保護デバイスは、ＥＳＤ特性の調整や安定化が容易である。
【図面の簡単な説明】
【００２７】
【図１】ＥＳＤ保護デバイスの断面図である。（実施例１）
【図２】ＥＳＤ保護デバイスの要部拡大断面図である。（実施例１）
【図３】図１の直線Ａ−Ａに沿って切断した断面図である。（実施例１）
【図４】焼成前の補助電極の組織を模式的に示す組織図である。（実施例１）
【図５】ＥＳＤ保護デバイスの透視図である。（変形例）
【図６】ＥＳＤ保護デバイスの透視図である。（変形例）
【図７】ＥＳＤ保護デバイスの透視図である。（変形例）
【図８】ＥＳＤ保護デバイスの断面図である。（実施例２）
【図９】ＥＳＤ保護デバイスの分解斜視図である。（従来例）
【図１０】ＥＳＤ保護デバイスの断面図である。（従来例）
【符号の説明】
【００２８】
１０，１０ａ〜１０ｉ，１０ｓ  ＥＳＤ保護デバイス
１２，１２ｓ  セラミック多層基板
１３  空洞部
１４，１４ａ〜１４ｉ，１４ｓ  補助電極
１５，１５ｓ  間隔
１６，１６ａ〜１６ｉ，１６ｓ  放電電極
１７，１７ａ〜１７ｃ  対向部
１８，１８ａ〜１８ｉ，１８ｓ  放電電極
１９，１９ａ〜１９ｃ  対向部
２２，２２ａ〜２２ｉ  外部電極
２４，２４ａ〜２４ｉ  外部電極
３０  セラミック粒
３２  無機材料
３４  導電材料
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態として実施例を、図１〜図８を参照しながら説明する。【００３０】
＜実施例１＞  実施例１のＥＳＤ保護デバイス１０について、図１〜図４を参照しながら説明する。図１は、ＥＳＤ保護デバイス１０の断面図である。図２は、図１において鎖線で示した領域１１を模式的に示す要部拡大断面図である。図３は、図１の線Ａ−Ａに沿って切断した断面図である。【００３１】
図１に示すように、ＥＳＤ保護デバイス１０は、セラミック多層基板１２の内部に空洞部１３と、一対の放電電極１６，１８とが形成されている。放電電極１６，１８は、空洞部１３の内面に沿って形成された対向部１７，１９を含む。放電電極１６，１８は、空洞部１３からセラミック多層基板１２の外周面まで延在し、セラミック多層基板１２の外側、すなわちセラミック多層基板１２の表面に形成された外部電極２２，２４に接続されている。外部電極２２，２４は、ＥＳＤ保護デバイス１０を実装するために用いる。【００３２】
図３に示すように、放電電極１６，１８の対向部１７，１９の先端１７ｋ，１９ｋは、間隔１５を設けて互いに対向している。外部電極２２，２４から所定値以上の電圧が印加されると、放電電極１６，１８の対向部１７，１９間において放電が発生する。【００３３】
図１に示すように、空洞部１３の周縁には、放電電極１６，１８の対向部１７，１９及び対向部１７，１９間の間隔１５が形成された部分に隣接して、補助電極１４が形成されている。すなわち、補助電極１４は、放電電極１６，１８間を接続する領域に形成されている。補助電極１４は、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２とに接している。図２に簡略に示すように、補助電極１４は、セラミック材料の基材中に分散された粒子状の導電材料３４を含んでいる。【００３４】
詳しくは図４の模式図に組織を模式的に示すように、補助電極１４は、導電性を有さない無機材料３２によりコートされた導電材料３４とセラミック材料３０とを含む。例えば、導電材料３４は直径２〜３μｍのＣｕ粒子であり、無機材料３２は直径１μｍ以下のＡｌ２Ｏ３粒子であり、セラミック材料３０はＡｌ２Ｏ３、Ｂａ、ＳｉからなるＢＡＳ材の粒子である。【００３５】
無機材料３２とセラミック材料３０は、焼成時に反応し、焼成後には変質する可能性がある。また、セラミック材料と多層基板１２を構成するセラミック粉末も、焼成時に反応し、焼成後には変質する可能性がある。【００３６】
導電材料３４が無機材料３２によりコートされていない場合には、焼成前の状態ですでに導電材料３４同士が接している可能性があり、導電材料３４同士がつながってショートが発生する可能性がある。ショートが発生する可能性は、導電材料３４の比率が高くなるほど、高くなる。【００３７】
これに対し、導電材料３４が無機材料３２によりコートされていると、焼成前に導電材料３４同士が接する可能性がない。また、焼成後にたとえ無機材料３２が変質したとしても、導電材料３４同士が離間している状態が保持される。そのため、導電材料３４が無機材料３２にコートされていることによって、導電材料３４同士がつながってショートが発生する可能性が低下する。【００３８】
補助電極１４の基材中のセラミック材料３０は、セラミック多層基板１２のセラミック材料と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等をセラミック多層基板１２に合わせることが容易になり、使用する材料の種類を少なくすることができる。特にセラミック材料３０がセラミック多層基板１２のセラミック材料と同じであり、区別できない場合、補助電極は、無機材料によりコートされた導電材料のみによって形成されていると見ることもできる。【００３９】
補助電極１４に含まれる導電材料３４は、放電電極１６，１８と同じものであっても、異なるものであってもよいが、同じものにすれば、収縮挙動等を放電電極１６，１８に合わせることが容易になり、使用する材料の種類を少なくすることができる。【００４０】
補助電極１４は導電材料３４とセラミック材料３０とを含むので、補助電極１４の焼成時の収縮挙動が、対向部１７，１９を含む放電電極１６，１８とセラミック多層基板１２との中間の状態になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２との焼成時の収縮挙動の差を補助電極１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性バラツキを小さくすることができる。また、放電電極１６，１８の対向部１７，１９間に間隔１５のバラツキも小さくなるので、放電開始電圧などの特性のバラツキを小さくすることができる。【００４１】
また、補助電極１４の熱膨張率が、放電電極１６，１８とセラミック多層基板１２との中間の値になるようにすることができる。これによって、放電電極１６，１８の対向部１７，１９とセラミック多層基板１２との熱膨張率の差を補助電極１４で緩和することができる。その結果、放電電極１６，１８の対向部１７，１９の剥離等による不良や特性の経年変化を小さくすることができる。【００４２】
さらに、補助電極１４に含まれる導電材料３４の量や種類などを調整することにより、放電開始電圧を所望の値に設定することができる。これにより、放電開始電圧を放電電極１６，１８の対向部１７，１９間の間隔１５のみで調整する場合よりも、精度よく放電開始電圧を設定することができる。【００４３】
次に、ＥＳＤ保護デバイス１０の作製例について、説明する。【００４４】
（１)材料の準備
セラミック多層基板１２の材料となるセラミック材料には、Ｂａ、Ａｌ、Ｓｉを中心とした組成からなる材料を用いた。各素材を所定の組成になるよう調合、混合し、８００−１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得た。このセラミック粉末に、トルエン・エキネンなどの有機溶媒を加え混合する。さらにバインダー、可塑剤を加え混合し、スラリーを得る。このようにして得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを得る。【００４５】
また、放電電極１６，１８を形成するための電極ペーストを作製する。平均粒径約２μｍのＣｕ粉８０ｗｔ％とエチルセルロース等からなるバインダー樹脂に溶剤を添加し、ロールで攪拌、混合することで電極ペーストを得た。【００４６】
補助電極１４を形成するための混合ペーストは、平均粒径約２μｍのＡｌ２Ｏ３コートＣｕ粉と、上記ＢＡＳ材仮焼後セラミック粉末を所定の割合で調合し、バインダー樹脂と溶剤を添加し、ロールで攪拌、混合することで得た。混合ペーストは樹脂と溶剤を２０ｗｔ％とし、残りの８０ｗｔ％をセラミックとコートＣｕ粉とした。各混合ペーストのセラミック／コートＣｕ粉の比率を、次の表１に示す。比較評価に用いたコートＣｕ粉種を表２に示す。表２中のコート量（ｗｔ％）は、コートＣｕ粉に占めるコート種の質量割合である。
【表１】
2009098944.tif 000003
【表２】
2009098944.tif 000004
【００４７】
また、空洞部１３を形成するための樹脂ペーストも同様の方法にて作製する。樹脂ペーストは、樹脂と溶剤のみからなる。樹脂材料には焼成時に分解、消失する樹脂を用いる。例えばＰＥＴ、ポリプロピレン、エチルセルロース、アクリル樹脂などである。【００４８】
（２)スクリーン印刷による混合ペースト、電極ペースト、樹脂ペーストの塗布
セラミックグリーンシート上に、補助電極１４を形成するため、混合ペーストを所定のパターンになるよう、スクリーン印刷にて塗布する。混合ペーストの厚みが大きい場合などには、セラミックグリーンシートに予め設けた凹部に、セラミック／コート金属の混合ペーストを充填するようにしても構わない。【００４９】
その上に、電極ペーストを塗布して、対向部１７，１９間に放電ギャップとなる間隔１５を有する放電電極１６，１８を形成する。ここでは、放電電極１６，１８の太さを１００μｍ、放電ギャップ幅（対向部１７，１９間の間隔１５の寸法）を３０μｍとなるように形成した。さらにその上に、空洞部１３を形成するため、樹脂ペーストを塗布する。【００５０】
（３)積層、圧着
通常のセラミック多層基板と同様に、セラミックグリーンシートを積層し、圧着する。作製例では、厚み０．３ｍｍ、その中央に放電電極１６，１８の対向部１７，１９、空洞部１３が配置されるように積層した。【００５１】
（４)カット、端面電極塗布
ＬＣフィルタのようなチップタイプの電子部品と同様に、マイクロカッタでカットして、各チップにわける。作製例では、１．０ｍｍ×０．５ｍｍになるようにカットした。その後、端面に電極ペーストを塗布し、外部電極２２，２４を形成する。【００５２】
（５)焼成
次いで、通常のセラミック多層基板と同様に、Ｎ２雰囲気中で焼成する。また、ＥＳＤに対する応答電圧を下げるため空洞部１３にＡｒ、Ｎｅなどの希ガスを導入する場合には、セラミック材料の収縮、焼結が行われる温度領域をＡｒ、Ｎｅなどの希ガス雰囲気で焼成すればよい。酸化しない電極材料（Ａｇなど）の場合には、大気雰囲気でも構わない。【００５３】
焼成により、樹脂ペーストは消失し、空洞部１３が形成される。また、焼成により、セラミックグリーンシート中の有機溶剤や、混合ペースト中のバインダー樹脂及び溶剤も消失する。【００５４】
（６)めっき
ＬＣフィルタのようなチップタイプの電子部品と同様に、外部電極上に電解Ｎｉ−Ｓｎメッキを行う。【００５５】
以上により、断面が図１〜図３のように構成されたＥＳＤ保護デバイス１０が完成する。【００５６】
なお、セラミック材料は、特に上記の材料に限定されるものではなく、フォレステライトにガラスを加えたものや、ＣａＺｒＯ３にガラスを加えたものなど、他のものを加えてもよい。【００５７】
デラミネーション抑制の観点から、前記セラミック多層基板の少なくとも１層を形成するセラミック材料と同じであることが好ましい。【００５８】
また、半導体材料も沿面放電に寄与するため、ＥＳＤ応答性の観点から、セラミック材料は半導体であることが好ましい。半導体のセラミック材料とは、炭化ケイ素、炭化チタン、炭化ジルコニウム、炭化モリブデン、炭化タングステン等の炭化物、窒化チタン、窒化ジルコニウム、窒化クロム、窒化バナジウム、窒化タンタル等の窒化物、ケイ化チタン、ケイ化ジルコニウム、ケイ化タングステン、ケイ化モリブデン、ケイ化クロム、ケイ化クロム等のケイ化物、ホウ化チタン、ホウ化ジルコニウム、ホウ化クロム、ホウ化ランタン、ホウ化モリブデン、ホウ化タングステン等のホウ化物、酸化亜鉛、チタン酸ストロンチウム等の酸化物をいう。特に、比較的安価で、かつ、各種粒径のバリエーションが市販されていることから、炭化ケイ素が特に好ましい。これらの半導体のセラミック材料は、適宜、単独又は２種類以上を混合して使用してもよい。また、半導体のセラミック材料は、適宜、アルミナやＢＡＳ材等の絶縁性セラミック材料と混合して使用してもよい。【００５９】
導電材料も、Ｃｕだけでなく、Ａｇ、Ｐｄ、Ｐｔ、Ａｌ、Ｎｉ、Ｗや、これらの組合せでもよい。導電材料として、ＳｉＣ粉等の半導体材料や抵抗材料など、金属材料よりも導電性の低い材料を用いてもよい。導電材料として半導体材料や抵抗材料を用いると、ショート抑制の効果を得られる。【００６０】
導電材料をコートするコート材料は、無機材料であれば特に限定されるものではない。Ａｌ２Ｏ３、ＺｒＯ２、ＳｉＯ２等の無機材料や、ＢＡＳのような混合仮焼材料などでもよい。デラミネーション抑制の観点から、前記セラミック材料と同一の成分を有しているか、少なくとも前記セラミック材料又は前記セラミック多層基板を構成する元素を含有していることが好ましい。導電材料をコートするコート材が、セラミック多層基板を構成する元素の一部を含有していると、補助電極のセラミック多層基板への密着性が向上し、焼成時における補助電極の剥離が発生しにくくなり、繰り返し耐性も向上するからである。【００６１】
また、セラミック／コート金属の混合材料は、ペーストとして形成するだけでなく、シート化して配置してもよい。【００６２】
また、空洞部１３を形成するために樹脂ペーストを塗布したが、樹脂でなくともカーボンなど焼成で消失するものならばよいし、また、ペースト化して印刷で形成しなくとも、樹脂フィルムなどを所定の位置のみ貼り付けるようにして配置してもよい。【００６３】
上述した作製例のＥＳＤ保護デバイス１０の１００個の試料について、放電電極１６，１８間のショート、焼成後の断線、デラミネーションの有無を、内部断面観察により評価した。ショート不良率が４０％以下のものをショート特性が良好、ショート不良率が４０％を超えるものをショート特性が不良と判定した。デラミネーションの発生が全く認められなかったものを合格（○印）、デラミネーションの発生が１個でも認められたものを不合格（×印）と判定した。デラミネーションとは、補助電極・放電電極間又は補助電極・セラミック多層基板間での剥離を意味する。【００６４】
さらに、ペーストの収縮開始温度を比較した。具体的には、各ペースト単体の収縮挙動を調べるため、ペーストを乾燥後その粉末をプレスし、高さ３ｍｍの圧着体を作製し、ＴＭＡ（熱機械分析）法にて測定を行った。セラミックの収縮開始温度は、試料Ｎｏ．１のペーストと同様に８８５℃であった。【００６５】
また、ＥＳＤに対する放電応答性を評価した。ＥＳＤに対する放電応答性は、ＩＥＣの規格、ＩＥＣ６１０００−４−２に定められている、静電気放電イミュニティ試験によって行った。接触放電にて８ｋＶ印加して試料の放電電極間で放電が生じるかどうかを調べた。保護回路側で検出されたピーク電圧が７００ｖを超えるものを放電応答性が不良（×印）、ピーク電圧が５００ｖ〜７００ｖのものを放電応答性が良好（○印）、ピーク電圧が５００ｖ未満のものを放電応答性が特に良好（◎印）と判定した。【００６６】
さらに、ＥＳＤ繰り返し耐性を評価した。接触放電にて８ｋＶ印加を１０回、４ｋＶ印加を１０回、２ｋＶ印加を１０回、１ｋＶ印加を１０回、０．５ｋＶ印加を１０回、０．２ｋＶ印加を１０回行い、続いて、前記のＥＳＤに対する放電応答性を評価した。保護回路側で検出されたピーク電圧が７００Ｖを超えるものを放電応答性が不良（×印）、ピーク電圧が５００Ｖ〜７００Ｖのものを放電応答性が良好（○印）、ピーク電圧が５００Ｖ未満のものを放電応答性が特に良好（◎印）と判定した。【００６７】
次の表３〜表５に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
【表３】
2009098944.tif 000005
【表４】
2009098944.tif 000006
【表５】
2009098944.tif 000007
【００６８】
表３〜表５から分かるように、セラミック／コート金属の混合ペーストを用いることで、セラミック粉比率が低い条件でも、ペーストの収縮開始温度はセラミックの収縮開始温度に近づけることができ、デラミネーション、放電電極剥離の解消が見られた。【００６９】
表３から分かるように、補助電極がセラミックと金属とからなる場合、ＥＳＤ繰り返し耐性は極めて悪く、また、セラミック／金属の混合ペースト中に占める金属の割合が５０ｖｏｌ％を超えると、混合ペースト中の金属粒同士が接触することで放電電極間のショート発生率が２５％を超えてしまい、実用に供し得るＥＳＤ保護デバイスは得られなかった。一方、表４及び表５から分かるように、補助電極がセラミックとコート金属とからなる場合、コート金属の含有量を増やしても、ショート耐性の向上を得ることができる。【００７０】
表３〜表５から分かるように、ＥＳＤに対する放電応答性は、セラミック／コート金属の混合ペーストを配置しても悪化しておらず、良好である。また、放電電極間ギャップ幅のばらつきも小さかった。【００７１】
コート量が７ｗｔ％を超えるとショート発生率は０％であったが、ペースト収縮開始温度が放電電極の収縮開始温度と乖離しすぎ、デラミネーションを発生させた。コート量は、０．５〜５ｗｔ％が良好である。【００７２】
以上に説明したように、コート金属とセラミックの混合材料を放電電極とセラミック多層基板の間及び放電ギャップ部に配置することで、電極とセラミック間にかかる応力を小さくでき、放電電極の断線や放電電極のデラミネーション、空洞部での電極剥離によるショートや電極の収縮ばらつきによる放電ギャップ幅のばらつきが生じにくくなる。【００７３】
コート量０．５〜５ｗｔ％のコート金属割合を混合材料中１０〜８５ｖｏｌ％とすることが、良好である。【００７４】
コートなしの場合、混合材料中の金属分はショート発生から５０ｖｏｌ％以下が望ましい。コート金属を用いることでショート発生を抑制し、８５ｖｏｌ％までの投入が可能になる。金属分を増やすことで、静電気放電(火花発生)時に生じる熱をより放熱できる。放熱性の向上で熱応力によるセラミックへのマイクロクラック発生を低減できる。【００７５】
＜変形例＞  変形例のＥＳＤ保護デバイス１０ａ〜１０ｉについて、図５〜図７を参照しながら説明する。図５〜図７は、ＥＳＤ保護デバイス１０ａ〜１０ｉの透視図であり、互いに間隔を設けて形成された放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉの対と、補助電極１４ａ〜１４ｉと、外部電極２２ａ〜２２ｉ；２４ａ〜２４ｉとに、それぞれ斜線を付している。補助電極１４ａ〜１４ｉは、放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉ間の隙間領域にのみ形成されている場合を図示しているが、図示された領域よりも広く、例えば放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉに重なるように形成してもよい。すなわち、補助電極１４ａ〜１４ｉは、放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉ間を接続する領域に形成されていればよい。図示していないが空洞部は、放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉ間の領域とその近傍部分の放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉとに重なるように形成される。放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉのうち、放電電極１６ａ〜１６ｉ；１８ａ〜１８ｉ間の領域の近傍部分は、空洞部の内面に沿って互いに対向するように配置される対向部である。【００７６】
図５に示すＥＳＤ保護デバイス１０ａ〜１０ｃは、略直線状の放電電極１６ａ〜１６ｃ；１８ａ〜１８ｃの先端同士が対向している。放電電極１６ａ〜１６ｃ；１８ａ〜１８ｃの互いに対向する対向部１７ａ〜１７ｃ；１９ａ〜１９ｃの幅が広くなるほど、放電開始電圧が低下するため、ＥＳＤに対する応答を早めることができる。【００７７】
図６に示すＥＳＤ保護デバイス１０ｄ〜１０ｆは、放電電極１６ｄ〜１６ｆ；１８ｄ〜１８ｆ同士が対向する領域、すなわち補助電極１４ｄ〜１４ｆが折れ曲がる形状となるように形成され、放電電極１６ｄ〜１６ｆ；１８ｄ〜１８ｆ同士が対向する幅が、図５のＥＳＤ保護デバイス１０ａ〜１０ｃに比べ、大きいため、ＥＳＤに対する応答をより早めることができる。【００７８】
図７（ｇ）及び（ｈ）に示すＥＳＤ保護デバイス１０ｇ，１０ｈは、矩形のセラミック多層基板の長辺に沿って外部電極２２ｇ，２２ｈ；２４ｇ，２４ｈが形成されている。図５及び図６のＥＳＤ保護デバイス１０ａ〜１０ｆのように矩形のセラミック多層基板の短辺に沿って外部電極２２ａ〜２２ｆ；２２ａ〜２４ｆを形成する場合と比べると、放電電極１６ｇ，１６ｈ；１８ｇ，１８ｈ同士が対向する幅を大きくすることが容易である。【００７９】
図７（ｉ）に示すＥＳＤ保護デバイス１０ｉは、一つのＥＳＤ保護デバイス１０ｉに、複数組の放電電極１６ｉ，１８ｉ、補助電極１４ｉ及び外部電極２２ｉ，２４ｉを備えている。このような形状によっても、放電電極１６ｉ，１８ｉ同士が対向する幅を大きくして、ＥＳＤに対する応答を早めることができる。【００８０】
＜実施例２＞  実施例２のＥＳＤ保護デバイス１０ｓについて、図８を参照しながら説明する。図８は、ＥＳＤ保護デバイス１０ｓの断面図である。【００８１】
実施例２のＥＳＤ保護デバイス１０ｓは、実施例１のＥＳＤ保護デバイス１０と略同様に構成されている。以下では、実施例１と同じ構成部分には同じ符号を用い、実施例１のＥＳＤ保護デバイス１０との相違点を中心に説明する。【００８２】
図８に示すように、実施例２のＥＳＤ保護デバイス１０ｓは、空洞部１３を有していない点が実施例１のＥＳＤ保護デバイス１０と異なる。すなわち、実施例２のＥＳＤ保護デバイス１０ｓは、セラミック多層基板１２ｓの上面１２ｔに、互いに対向する一対の放電電極１６ｓ，１８ｓが形成され、樹脂４２で覆われている。【００８３】
放電電極１６ｓ，１８ｓは、実施例１のＥＳＤ保護デバイス１０と同様に、間隔１５ｓを設けて互いに対向するように形成されている。セラミック多層基板１２ｓの上面１２ｔ側には、放電電極１６ｓ，１８ｓ間の間隔１５ｓが形成された部分及びその近傍に隣接して、すなわち放電電極１５ｓ，１８ｓ間を接続する領域に、導電性を有さない無機材料によりコートされた導電材料３４が分散した補助電極１４ｓが形成されている。放電電極１６ｓ，１８ｓは、セラミック多層基板１２ｓの表面に形成された外部電極２２，２４に接続されている。【００８４】
次に、実施例２の作製例について説明する。実施例２のＥＳＤ保護デバイスは、実施例１のＥＳＤ保護デバイスと略同様の方法で作製したが、実施例２のＥＳＤ保護デバイスは空洞部を有しないため、樹脂ペーストを塗布しない。導電材料として、実施例１の作製例と同じ３ｗｔ％Ａｌ２Ｏ３コートＣｕ、セラミック材料として実施例１の作製例と同じＢＡＳ材仮焼後セラミック粉末を用いた。【００８５】
次の表６に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
【表６】
2009098944.tif 000008
【００８６】
表５及び表６の比較から、実施例２の空洞部を有しないＥＳＤ保護デバイスは、実用に供し得るものの、空洞部を有する実施例１のＥＳＤ保護デバイスに比してＥＳＤ放電応答性が低下する傾向が認められた。空洞部を有するＥＳＤ保護デバイスは、ＥＳＤ印加時に放電電極の補助電極において沿面放電を発生できるため、ＥＳＤ放電応答性が良好化したと推察される。【００８７】
＜実施例３＞  実施例３のＥＳＤ保護デバイスについて、説明する。【００８８】
実施例３のＥＳＤ保護デバイスは、補助電極のセラミック材料が半導体である以外は、実施例１と同じである。【００８９】
実施例３の作製例では、セラミック材料としてセラミック半導体の炭化ケイ素を用いてＥＳＤ保護デバイスを作製した。なお、炭化ケイ素の粒径は約１μｍのものを使用した。また、導電材料として、実施例１の作製例と同じ３ｗｔ％Ａｌ２Ｏ３コートＣｕを使用した。【００９０】
次の表７に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
【表７】
2009098944.tif 000009
【００９１】
表５及び表７の比較から分かるように、セラミック材料として炭化ケイ素を用いることで、コート金属含有量が少なくてもＥＳＤ放電応答性を向上させることができる。セラミック半導体も放電に寄与し、ＥＳＤ特性が向上するからである。【００９２】
＜実施例４＞  実施例４のＥＳＤ保護デバイスについて、説明する。【００９３】
実施例４のＥＳＤ保護デバイスは、コート材料とセラミック材料に同じ材料を用いている点以外は、実施例１のＥＳＤ保護デバイスと同じである。【００９４】
実施例４のＥＳＤ保護デバイスの作製例では、ＢＡＳ材仮焼超微細粉でコートしたＣｕ粉末を用いた以外は、実施例１の作製例と同様にしてＥＳＤ保護デバイスを作製した。すなわち、実施例１の作製例において得られたＢＡＳ材仮焼後セラミック粉末をアセトン媒体に分散し、その分散液中にジルコニア製微小メディアを投入し、連続式メディア型湿式粉砕機にて粉砕した。粉砕後、アセトン及びジルコニア製微小メディアを除去し、粒径約１００ｎｍのＢＡＳ材仮焼超微細粉を作製した。得られたＢＡＳ材仮焼超微細粉と平均粒径約２μｍのＣｕ粉とをメカノフュージョン法で混合し、ＢＡＳ材仮焼超微細粉でコートしたＣｕ粉末を得た。なお、ＢＡＳ材仮焼超微細粉のコート量は約１ｗｔ％であった。【００９５】
次の表８に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
【表８】
2009098944.tif 000010
【００９６】
表３及び表８の比較から、コート材としてセラミック材料と同一成分の無機材料を用いることで、明確な機構は不明であるが、ショート発生率及び断線率が改善される傾向が認められる。【００９７】
＜実施例５＞  実施例５のＥＳＤ保護デバイスについて、説明する。【００９８】
実施例５のＥＳＤ保護デバイスは、収縮抑制層と基材層とが交互に積層されたセラミック多層基板を用いている点以外は、実施例１のＥＳＤ保護デバイスと同じである。【００９９】
実施例５のＥＳＤ保護デバイスの作製例では、実施例１の作製例と同じセラミックグリーンシ−ト上に、収縮抑制層用ペースト（例えば、Ａｌ２Ｏ３粉末とガラスフリットと有機ビヒクルとからなる）を全面にスクリーン印刷にて塗布する。さらに、その上に、補助電極１４を形成するため、混合ペーストを所定のパターンになるよう、スクリーン印刷にて塗布する。さらに、その上に、電極ペーストを塗布して、対向部１７，１９間に放電ギャップとなる間隔１５を有する放電電極１６，１８を形成する。ここでは、放電電極１６，１８の太さを１００μｍ、放電ギャップ幅（対向部１７，１９間の間隔１５の寸法）を３０μｍとなるように形成した。さらにその上に、空洞部１３を形成するため、樹脂ペーストを塗布する。さらに、その上に、前記収縮抑制用ペーストをスクリーン印刷にて塗布する。【０１００】
上記のようにセラミック多層基板を収縮抑制層と基材層とが交互に積層された以外は、実施例１の作製例と同様にして、セラミック多層基板が収縮抑制層と基材層とが交互に積層された無収縮基板であるＥＳＤ保護デバイスを形成した。すなわち、焼成後、基材層は焼結が完了しているが、収縮抑制層は実質的に焼結していない。なお、導電材料は、実施例１の作製例と同じ３ｗｔ％Ａｌ２Ｏ３コートＣｕを使用した。【０１０１】
次の表９に、セラミック／コート金属の混合ペーストの条件と、評価結果を示す。
【表９】
2009098944.tif 000011
【０１０２】
表９から分かるように、実施例１の作製例と同様に、優れたＥＳＤデバイスを得ることができた。さらに、無収縮基板は、焼成時に収縮抑制層により基材層の面方向の収縮が抑制され、面方向の寸法ばらつきがほとんど生じないため、セラミック多層基板を無収縮基板にしたことで、反りが極めて小さいＥＳＤ保護デバイスを得ることができた。【０１０３】
＜まとめ＞  以上に説明したように、導電材料とセラミック材料の混合によりセラミック材料と電極材料の中間の収縮挙動を持つ材料を、放電電極とセラミック多層基板との間及び放電電極の先端間のギャップ部に配置して補助電極を形成すると、放電電極とセラミック多層基板との間に作用する応力を小さくでき、放電電極の断線や放電電極のデラミネーション、空洞部での放電電極の剥離や放電電極の収縮ばらつきによる放電ギャップ幅のばらつき、ショートなどが生じにくくなる。【０１０４】
また、導電材料は導電性を有さない無機材料にコートされているため、補助電極内で導電材料同士が接することを防止することができる。これによって、導電材料同士がつながってショートが発生する可能性が低下する。【０１０５】
したがって、ＥＳＤ保護デバイスの放電開始電圧を精度よく設定することができ、ＥＳＤ保護デバイスの調整や安定化が容易である。【０１０６】
本発明による効果は、次の通りである。
（１）コート導電材料を用いているので、導電材料含有量を高くでき、優れたＥＳＤ応答性を発現できる。
（２）コート導電材料を用いているので、ＥＳＤ印加を繰返してもＥＳＤ応答性が劣化しない。
（３）無機材料は、セラミック材料と同一の成分、又は、少なくとも前記セラミック材料又は前記セラミック多層基板を構成する元素の一部を含有しているので、デラミネーションが発生し難い。
（４）セラミック材料は、セラミック多層基板の少なくとも１層を形成するセラミック材料と同じであるため、デラミネーションが発生し難い。
（５）空洞部を有すると、沿面放電が期待でき、ＥＳＤ応答性をさらに向上できる。
（６）セラミック材料としてセラミック半導体を用いると、コート金属含有量が低くても優れたＥＳＤ応答性を得ることができる。
（７）セラミック材料として炭化ケイ素を用いることで、安価、かつ、良好なＥＳＤ保護デバイスを提供できる。
（８）導電材料としてＣｕ粉末を用いることで、安価、かつ、良好なＥＳＤ保護デバイスを提供できる。【０１０７】
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。【０１０８】
例えば、実施例２では補助電極をセラミック多層基板側に形成しているが、樹脂側に補助電極を形成することも可能である。
【図１】
2009098944.tif 000012
【図２】
2009098944.tif 000013
【図３】
2009098944.tif 000014
【図４】
2009098944.tif 000015
【図５】
2009098944.tif 000016
【図６】
2009098944.tif 000017
【図７】
2009098944.tif 000018
【図８】
2009098944.tif 000019
【図９】
2009098944.tif 000020
【図１０】
2009098944.tif 000021
【手続補正書】
【提出日】平成21年9月24日(2009.9.24)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
表４及び表８の比較から、コート材としてセラミック材料と同一成分の無機材料を用いることで、明確な機構は不明であるが、ショート発生率及び断線率が改善される傾向が認められる。
【国際調査報告】
2009098944.tif 000022
2009098944.tif 000023