(57)【要約】  本技術は、増幅トランジスタの微細化によるＲＴＳノイズの発生を防止することが可能で、これにより小型化および高集積化を達成すること可能な固体撮像装置を提供することができる固体撮像装置、固体撮像装置の製造方法、および電子機器に関する。固体撮像装置１-1は、光電変換部としてのフォトダイオードＰＤ、フォトダイオードＰＤから電荷を読み出す転送ゲートＴＧと、転送ゲートＴＧの動作によってフォトダイオードＰＤの電荷が読み出されるフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤに接続された増幅トランジスタＴｒ３とを備えている。特に、増幅トランジスタＴｒ３は、完全空乏型である。このような増幅トランジスタは、例えば半導体層１１の表面層を加工した凸条３３を横断する方向に延設されたアンプゲートＡＧ（ゲート電極）を有する。
2013094430.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と、
前記光電変換部から電荷を読み出す転送ゲートと、
前記転送ゲートの動作によって前記光電変換部の電荷が読み出されるフローティングディフュージョンと、
前記フローティングディフュージョンに接続された完全空乏型の増幅トランジスタとを備えた固体撮像装置。
【請求項２】
前記増幅トランジスタのチャネル部は真性半導体で構成されている
請求項１記載の固体撮像装置。
【請求項３】
前記増幅トランジスタは、
半導体層の表面層を加工した凸条と、
前記半導体層上において前記凸条を横断する方向に延設されたゲート電極とを有する
請求項１記載の固体撮像装置。
【請求項４】
前記凸条は、並列に複数形成され、
前記ゲート電極は、前記複数の凸条を横断して設けられる
請求項３記載の固体撮像装置。
【請求項５】
前記光電変換部は、前記半導体層の内部に設けられ、
前記転送ゲートは、前記光電変換部に沿って前記半導体層の表面層を加工した凹部の側壁に設けられ、
前記フローティングディフュージョンは、前記凹部の底部に設けられている
請求項１記載の固体撮像装置。
【請求項６】
前記増幅トランジスタは、
前記半導体層の表面層を加工した凸条と、
前記半導体層上において前記凸条を横断する方向に延設されたゲート電極とを有し、
前記凹部の段差と、前記凸条の段差とが等しい
請求項５記載の固体撮像装置。
【請求項７】
前記光電変換部として、
前記半導体層の表面層に設けられた表面型の光電変換部と、
前記表面型の光電変換部に積層される状態で前記半導体層の内部に埋め込まれると共に、当該半導体層に形成された凹部の底面に面して設けられた埋込型の光電変換部が設けられ、
前記フローティングディフュージョンとして、
前記表面型の光電変換部に近接して前記半導体層の表面層に設けられたフローティングディフュージョンと、
前記埋込型の光電変換部に近接して前記凹部の底面層に設けられたフローティングディフュージョンとを備えた
請求項１記載の固体撮像装置。
【請求項８】
前記増幅トランジスタは、
前記半導体層の表面層を加工した凸条と、
前記半導体層上において前記凸条を横断する方向に延設されたゲート電極とを有し、
前記凹部の段差と、前記凸条の段差とが等しい
請求項７記載の固体撮像装置。
【請求項９】
前記光電変換部に積層された状態で、前記半導体層の裏面上に光電変換膜を用いた光電変換部が設けられた
請求項７記載の固体撮像装置。
【請求項１０】
凹部が形成された半導体層と、
前記凹部の側壁に沿って前記半導体層の内部に設けられた光電変換部と、
前記光電変換部に沿って前記凹部の側壁に設けられた転送ゲートと、
前記凹部の底部に面して設けられたフローティングディフュージョンとを備えた
固体撮像装置。
【請求項１１】
前記転送ゲートは、前記凹部の側壁から底部に掛けて設けられた
請求項１０記載の固体撮像装置。
【請求項１２】
前記転送ゲートは、前記半導体層の表面から前記凹部の側壁に掛けて設けられた
請求項１０記載の固体撮像装置。
【請求項１３】
半導体層の表面層を加工して凸条を形成することと、
前記半導体層の内部に光電変換部を形成することと、
前記半導体層の表面層に前記光電変換部に近接してフローティングディフュージョンを形成することと、
前記半導体層の表面上において、前記光電変換部と前記フローティングディフュージョンとの間に転送ゲートを形成すると共に、前記フローティングディフュージョンに接続されるゲート配線を前記凸条を横断する方向に延設形成することとを含む
固体撮像装置の製造方法。
【請求項１４】
前記凸条を形成する際には、当該凸条の高さと等しい段差を有する凹部を前記半導体層の表面側に形成し、
前記光電変換部を形成する際には、前記半導体層の内部において前記凹部の側壁に沿う位置に光電変換部を形成し、
前記フローティングディフュージョンを形成する際には、前記凹部の底部に面してフローティングディフュージョンを形成する
請求項１３記載の固体撮像装置の製造方法。
【請求項１５】
前記転送ゲートは、前記光電変換部に沿って前記凹部の側壁に形成される
請求項１４記載の固体撮像装置の製造方法。
【請求項１６】
前記凸条を形成する際には、当該凸条の高さと等しい段差を有する凹部を前記半導体層の表面側に形成し、
前記光電変換部を形成する際には、前記半導体層の内部において前記凹部の側壁に沿う位置と、これに積層される位置とに光電変換部を形成し、
前記フローティングディフュージョンを形成する際には、前記半導体層の表面層と前記凹部の底部に面する位置とにフローティングディフュージョンを形成する
請求項１３記載の固体撮像装置の製造方法。
【請求項１７】
光電変換部と、
前記光電変換部から電荷を読み出す転送ゲートと、
前記転送ゲートの動作によって前記光電変換部の電荷が読み出されるフローティングディフュージョンと、
前記フローティングディフュージョンに接続された完全空乏型の増幅トランジスタと、
前記光電変換部に入射光を導く光学系とを備えた
を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像装置、固体撮像装置の製造方法、および電子機器に関し、特には画素駆動回路に増幅トランジスタを備えた固体撮像装置と、その固体撮像装置の製造方法、およびその固体撮像装置を用いた電子機器に関する。
【背景技術】
【０００２】
固体撮像装置のうち、各画素に対応して画素駆動回路が設けられたＣＭＯＳセンサーにおいては、各画素の光電変換部で変換された電荷は、画素駆動回路に備えられた増幅トランジスタ（Source Follower）で増幅され、その増幅された電荷がスイッチング動作によって垂直信号線に出力される（下記非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】International Image Sensor Workshop 2007 (June 7-10, Ogunquit, Maine, USA)、「Modeling of the Temporal Pixel to Pixel Noise of CMOS Image Sensors」、p.219-p.222、［平成23年12月15日検索］、インターネット（ＵＲＬ：http://www.imagesensors.org/Past%20Workshops/2007%20Workshop/2007%20Papers/056%20Leyris%20et%20al.pdf）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、固体撮像装置の小型化および高集積化にともない、画素駆動回路を構成する素子の微細化が進んでいる。しかしながら特にＣＭＯＳセンサーにおいては、先の非特許文献１にもあるように、増幅トランジスタ（Source Follower）の微細化により、ＲＴＳ（Random Telegraph Signal）ノイズが発生し、このノイズが点滅点を形成して表示特性を劣化させる問題が発生している。【０００５】
そこで本技術は、増幅トランジスタの微細化によるＲＴＳノイズの発生を防止することが可能で、これにより小型化および高集積化を達成することが可能な固体撮像装置を提供することを目的とする。また本技術は、このような固体撮像装置の製造方法、およびこの固体撮像装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
このような目的を達成するための本技術の固体撮像装置は、光電変換部と、光電変換部から電荷を読み出す転送ゲートと、転送ゲートの動作によって前記光電変換部の電荷が読み出されるフローティングディフュージョンと、フローティングディフュージョンに接続された増幅トランジスタとを備えている。特に、増幅トランジスタは、完全空乏型である。このような増幅トランジスタは、例えば半導体層の表面層を加工した凸条を横断する方向に延設されたゲート電極を有する。【０００７】
また本技術の固体撮像装置の製造方法は、半導体層の表面層を加工して凸条を形成することと、半導体層の内部に光電変換部を形成することと、半導体層の表面層に前記光電変換部に近接してフローティングディフュージョンを形成することとを行う。また、半導体層の表面上において、前記光電変換部と前記フローティングディフュージョンとの間に転送ゲートを形成すると共に、前記フローティングディフュージョンに接続されるゲート配線を前記凸条を横断する方向に延設形成する。【０００８】
また本技術は、以上のような固体撮像装置を設けた電子機器でもある。【０００９】
以上のような構成の固体撮像装置では、フローティングディフュージョンに接続させた増幅トランジスタとして、チャネル部に不純物を含有することなくトランジスタ動作する完全空乏型を採用した構成である。これにより、増幅トランジスタにおけるチャネル不純物のゆらぎに起因するＲＴＳ（Random Telegraph Signal）ノイズの発生が抑えられ、増幅トランジスタの微細化が図られる。
【発明の効果】
【００１０】
以上説明した様に本技術によれば、完全空乏型であることによってＲＴＳノイズの発生を抑えることが可能な増幅トランジスタを用いたことにより、増幅トランジスタの微細化とこれによる固体撮像装置の小型化および高集積化を達成することができる。またこの固体撮像装置を用いることにより電子機器の小型化を達成することが可能になる。
【図面の簡単な説明】
【００１１】
【図１】本技術が適用される固体撮像装置の一例を示す概略構成図である。
【図２】本技術が適用される固体撮像装置の画素駆動回路の一例を示す概略構成図である。
【図３】第１実施形態の固体撮像装置の構成を示す要部の平面摸式図である。
【図４】第１実施形態の固体撮像装置の構成を示す要部断面図である。
【図５】第１実施形態の固体撮像装置の製造工程図（その１）である。
【図６】第１実施形態の固体撮像装置の製造工程図（その２）である。
【図７】第１実施形態の固体撮像装置の製造工程図（その３）である。
【図８】第２実施形態の固体撮像装置の構成を示す要部の平面摸式図である。
【図９】第２実施形態の固体撮像装置の構成を示す要部断面図である。
【図１０】第２実施形態の固体撮像装置の製造工程図（その１）である。
【図１１】第２実施形態の固体撮像装置の製造工程図（その２）である。
【図１２】第２実施形態の固体撮像装置の製造工程図（その３）である。
【図１３】第３実施形態の電子機器の構成を示す概略構成図である。
【発明を実施するための形態】
【００１２】
以下、図面に基づいて、本技術の実施の形態を次に示す順に説明する。
１．実施形態の固体撮像装置の概略構成例
２．第１実施形態（完全空乏型の増幅トランジスタと側壁転送ゲートを備えた例）
３．第２実施形態（完全空乏型の増幅トランジスタと積層構造の光電変換部を備えた例）
４．第３実施形態（固体撮像装置を用いた電子機器の例）
尚、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。
【００１３】
≪１．実施形態の固体撮像装置の概略構成例≫
図１に、本技術の固体撮像装置の一例として、ＭＯＳ型の固体撮像装置を用いた固体撮像装置の概略構成を示す。
【００１４】
この図に示す固体撮像装置１は、支持基板２の一面上に光電変換部を含む複数の画素３が２次元的に配列された画素領域４を有している。画素領域４に配列された各画素３には、以降に説明するように、光電変換部と、フローティングディフュージョンと、読出ゲートと、その他の複数のトランジスタ（いわゆるＭＯＳトランジスタ）とで構成された画素回路とが設けられている。尚、複数の画素３で画素回路の一部を共有している場合もある。
【００１５】
以上のような画素領域４の周辺部分には、垂直駆動回路５、カラム信号処理回路６、水平駆動回路７、およびシステム制御回路８などの周辺回路が設けられている。
【００１６】
垂直駆動回路５は、例えばシフトレジスタによって構成され、画素駆動線９を選択し、選択された画素駆動線９に画素３を駆動するためのパルスを供給し、画素領域４に配列された画素３を行単位で駆動する。すなわち、垂直駆動回路５は、画素領域４に配列された各画素を行単位で順次垂直方向に選択走査する。そして、画素駆動線９に対して垂直に配線された垂直信号線１０を通して、各画素３において受光量に応じて生成した信号電荷に基づく画素信号をカラム信号処理回路６に供給する。
【００１７】
カラム信号処理回路６は、画素の例えば列ごとに配置されており、１行分の画素３から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。すなわちカラム信号処理回路６は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（ＣＤＳ：Correlated Double sampling）や、信号増幅、アナログ／デジタル変換（ＡＤ：Analog/Digital Conversion）等の信号処理を行う。
【００１８】
水平駆動回路７は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路６の各々を順番に選択し、カラム信号処理回路６の各々から画素信号を出力させる。
【００１９】
システム制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、システム制御回路８では、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路５、カラム信号処理回路６、および水平駆動回路７等に入力する。
【００２０】
以上のような各周辺回路５〜８と、画素領域４に設けられた画素回路とで、各画素を駆動する駆動回路が構成されている。尚、周辺回路５〜８は、画素領域４に積層される位置に配置されていても良い。
【００２１】
図２は、各画素３に設けた画素回路の等価回路図である。本例に係る各画素３は、光電変換部を構成するフォトダイオードＰＤと、４つの画素トランジスタとから構成される。４つの画素トランジスタは、転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３および選択トランジスタＴｒ４から構成される。ここでは、これら転送トランジスタＴｒ１〜Ｔｒ４として、例えばｎチャネルのＭＯＳトランジスタが用いてられる。
【００２２】
フォトダイオードＰＤは、転送トランジスタＴｒ１に接続される。転送トランジスタＴｒ１は、フローティングディフージョン部ＦＤを介してリセットトランジスタＴｒ２に接続される。フォトダイオードＰＤで光電変換され、ここに蓄積された信号電荷（ここでは、電子）は、転送トランジスタＴｒ１のゲート（転送ゲート）に転送パルスφＴＲＧが与えられることによってフローティングディフージョン部ＦＤに転送される。転送パルスφＴＲＧは、画素駆動線９のうちの１つから与えられる。
【００２３】
フローティングディフージョン部ＦＤは、増幅トランジスタＴｒ３のゲートに接続される。増幅トランジスタＴｒ３のドレイン及びリセットトランジスタＴｒ２のドレインは、電源ＶＤＤが接続される。ここでは、リセットトランジスタＴｒ２のソース（転送トランジスタＴｒ１のドレイン）がフローティングディフージョン部ＦＤとして構成される。フォトダイオードＰＤからフローティングディフージョン部ＦＤへの信号電荷の転送に先立って、リセットゲートにリセットパルスφＲＳＴが与えられることによってフローティングディフージョン部ＦＤの電位がリセットされる。リセットパルスφＲＳＴは、画素駆動線９のうちの１つから与えられる。
【００２４】
増幅トランジスタＴｒ３のソースが、選択トランジスタＴｒ４のドレインに接続され、選択トランジスタのソースが垂直信号線１０に接続される。選択トランジスタＴｒ４のゲートに選択パルスφＳＥＬが与えられることによってオン状態となり、画素３が選択される。選択パルスφＳＥＬは、画素駆動線９のうちの１つから与えられる。増幅トランジスタＴｒ３は、リセットトランジスタＴｒ２によってリセットした後のフローティングディフージョン部ＦＤの電位をリセットレベルとして選択トランジスタＴｒ４を介して垂直信号線１０に出力する。さらに増幅トランジスタＴｒ３は、転送トランジスタＴｒ１によって信号電荷を転送した後のフローティングディフージョン部ＦＤの電位を信号レベルとして選択トランジスタＴｒ４を介して垂直信号線１０に出力する。なお、選択トランジスタＴｒ４については、電源ＶＤＤと増幅トランジスタＴｒ３のドレインとの間に接続した構成を採ることも可能である。このときは、増幅トランジスタＴｒ３のソースが垂直信号線１０に接続される。
【００２５】
≪２．第１実施形態≫
＜固体撮像装置の構成＞
（完全空乏型の増幅トランジスタと側壁転送ゲートを備えた例）
図３は、第１実施形態の固体撮像装置１-1の構成を示す要部の平面摸式図であり、図４は図３におけるＡ−Ａ断面およびＢ−Ｂ断面に対応する要部断面図である。これらの図３および図４は、図２におけるフォトダイオードＰＤからフローティングディフュージョンＦＤにかけての部分、および増幅トランジスタＴｒ３部分に対応する。以下、これらの図面に基づいて第１実施形態の固体撮像装置１-1の構成を説明する。
【００２６】
図３および図４に示すように、第１実施形態の固体撮像装置１-1は、半導体層１１の内部に光電変換部を構成するフォトダイオードＰＤが設けられている。この半導体層１１の一主面（表面）上には、ゲート絶縁膜１３を介して転送ゲートＴＧや増幅トランジスタＴｒ３のアンプゲートＡＧを含むゲート電極が設けられている。これらのゲート電極の上層には、層間絶縁膜１７で絶縁された配線１９が多層に積層された配線層が配置されている。
【００２７】
一方、半導体層１１の他主面側は、フォトダイオードＰＤに対する受光面Ａとなっており、保護絶縁膜２１を介してカラーフィルタ（図示省略）やオンチップレンズ２３などの光学層が必要に応じて配置されている。これにより、固体撮像装置１-1は、配線層とは逆側の他主面を受光面Ａとする裏面照射型となっている。
【００２８】
以下、半導体層１１、光電変換部を構成するフォトダイオードＰＤ、フローティングディフュージョンＦＤ、転送ゲートＴＧ、および増幅トランジスタＴｒ３の順に、各構成要素の詳細を説明する。
【００２９】
［半導体層１１］
半導体層１１は、例えば単結晶シリコンの真性半導体で構成されており、受光面Ａ側の全面が、半導体層１１にｐ型の不純物を含有させた界面領域２５で覆われている。このような半導体層１１の受光面Ａと逆の表面側には、各フォトダイオードＰＤに隣接した複数の凹部３１が設けられている。さらに半導体層１１の表面側には、増幅トランジスタＴｒ３の形成部分に、複数の凸条３３が並列に設けられている。ここでは、３本の凸条３３が並列配置された状態を示している。
【００３０】
各凸条３３は、半導体層１１において凸条３３の周囲を掘り下げることによって形成されている。これらの凸条３３の高さｈは、凹部３１の深さｄと同様であって、凸条３３による段差と凹部３１による段差とは等しくて良い。また各凸条３３は、延設方向に垂直な方向の幅ｗ１が、所定の大きさを有して形成されている。
【００３１】
尚、複数のフォトダイオードＰＤで、フローティングディフュージョンＦＤおよび増幅トランジスタＴｒ３を含む１つの画素駆動回路を共有する場合には、複数のフォトダイオードＰＤに隣接して１つの凹部３１が設けられた構成となる。
【００３２】
［フォトダイオード（光電変換部）ＰＤ］
光電変換部を構成するフォトダイオードＰＤは、半導体層１１内に設けたｎ型の不純物領域を電荷蓄積領域３５とし、この電荷蓄積領域３５に接するｐ型の不純物領域との間のｐｎ接合によって構成されている。ここでは、半導体層１１の受光面Ａ側に設けたｐ型の界面領域２５と、これとは逆側の半導体層１１の表面層に設けられたｐ型の界面領域３７との間に、ｎ型の電荷蓄積領域３５が設けられている。そしてこれらの領域間のｐｎ接合によってフォトダイオードＰＤが構成されている。
【００３３】
このようなフォトダイオードＰＤは、半導体層１１の凹部３１の側壁に電荷蓄積領域３５を露出させる状態で設けられている。尚、電荷蓄積領域３５は、凹部３１の底部にも露出されていることが好ましいく、これにより凹部３１の底部よりも受光面Ａ側の電荷蓄積領域３５に対しても、転送ゲートＴＧによ電荷の影響を及ぼし易くなる。
【００３４】
［フローティングディフュージョンＦＤ］
フローティングディフュージョンＦＤは、フォトダイオードＰＤの電荷蓄積領域３５に蓄積された電荷が、転送ゲートＴＧの動作によって読み出される部分である。このようなフローティングディフュージョンＦＤは、凹部３１の底部に露出しているｐ型のウェル領域３９に囲まれた状態で、凹部３１の底部に面して設けられている。ここでｐ型のウェル領域３９は、フォトダイオードＰＤを構成するｎ型の電荷蓄積領域３５に接して設けられている。これにより、フローティングディフュージョンＦＤとｎ型の電荷蓄積領域３５との間には、ｐ型のウェル領域３９が配置された状態となっている。尚、ｐ型のウェル領域３９は、半導体層１１の受光面Ａ側に設けたｐ型の界面領域２５に達して設けられていることとする。
【００３５】
［転送ゲートＴＧ］
転送ゲートＴＧは、フォトダイオードＰＤの電荷蓄積領域３５に蓄積された電荷を、フローティングディフュージョンＦＤに読み出すためのゲート電極である。このような転送ゲートＴＧは、ゲート絶縁膜１３を介して、フォトダイオードＰＤの電荷蓄積領域３５が露出している凹部３１の側壁に沿って設けられ、「側壁転送ゲート」として構成されている。より詳しくは、この転送ゲートＴＧは、半導体層１１の表面から凹部３１の側壁に掛けて、さらには凹部３１の側壁から凹部３１の底部に掛けて延設されている。凹部３１の底部においては、ウェル領域３９上に転送ゲートＴＧが設けられ、転送ゲートＴＧからフローティングディフュージョンＦＤが露出した状態となっている。このような転送ゲートＴＧは、例えばポリシリコンで構成されている。
【００３６】
［増幅トランジスタＴｒ３］
増幅トランジスタＴｒ３は、フローティングディフュージョンＦＤに接続されたトランジスタであって、ここでは特に完全空乏型のトランジスタとして構成されているところが特徴的である。このような増幅トランジスタＴｒ３は、並列に配置された複数の凸条３３をチャネルとしたものである。また増幅トランジスタＴｒ３は、これらの凸条３３を横断する方向に延設されたゲート電極（すなわちアンプゲートＡＧ）を備えている。さらに増幅トランジスタＴｒ３は、凸条３３の延設方向におけるアンプゲートＡＧの両脇には、ｎ型の不純物領域で構成されたソース４３ｓ／ドレイン４３ｄが設けられている。
【００３７】
ここで、チャネルが形成される各凸条３３は、延設方向に対して垂直な方向の幅ｗ１と、凸条３３部分の不純物濃度とによって、完全空乏型ントランジスタとして動作するように調整されている。各凸条３３の幅ｗ１は、例えば数十ｎｍオーダーである。また、凸条３３の下部の半導体層１１部分には、ｐ型のウェル領域４１が配置されている。このような凸条３３における不純物濃度は、増幅トランジスタＴｒ３が完全空乏型トランジスタとして動作すれば良く、低濃度のチャネル不純物が含有されていて良い。このため、増幅トランジスタＴｒ３が完全空乏型トランジスタとして動作するのであれば、凸条３３は、いわゆる「真性半導体」部分で構成され、イントリンシックチャネルを構成していても良い。
【００３８】
このような増幅トランジスタＴｒ３は、凸条３３の延設方向と垂直な方向において、凸条３３に沿ってアンプゲートＡＧが配置されている部分の長さがチャネル幅Ｗとなる。すなわちこのチャネル幅Ｗは、凸条３３の高さｈ、幅ｗ１、凸条３３の本数（３本）から、チャネル幅Ｗ＝［（２×ｈ＋ｗ１）×３本］となる。
【００３９】
尚、図示した例では、凸条３３がウェル領域４１上に形成されている状態を示したが、ウェル領域４１は、凸条３３の下部において凸条３３の内部にまで入り込んでいても良く、これにより増幅トランジスタＴｒ３の素子分離が確実になる。この場合、ウェル領域４１を除いた凸条３３部分がチャネルとなるため、チャネル幅Ｗに係る凸条３３の高さｈは、ウェル領域４１が入り込んでいる分だけ小さくなる。
【００４０】
また、リーク電流を無視できる程度であれば、ウェル領域４１と凸条３３との間に間隔が設けられていても良く、これにより増幅トランジスタＴｒ３のチャネル幅Ｗが広げられる。この場合、チャネル幅Ｗには凸条３３間の間隔ｗ２や凸条３３の両脇におけるアンプゲートＡＧの延長幅も加味される。
【００４１】
またこの増幅トランジスタＴｒ３は、凸条３３の延設方向におけるアンプゲートＡＧの幅Ｌが、チャネル長Ｌとなる。
【００４２】
以上のような増幅トランジスタＴｒ３は、そのアンプゲートＡＧが、配線１９とここでの図示を省略した接続孔とを介して、フローティングディフュージョンＦＤに接続されている。
【００４３】
＜第１実施形態の固体撮像装置の効果＞
以上説明した構成の固体撮像装置１-1は、増幅トランジスタＴｒ３として、チャネル部の不純物濃度が低くてもトランジスタ動作する完全空乏型を採用した構成である。これにより、特に微細化された増幅トランジスタＴｒ３において、チャネル不純物の揺らぎ（Random Dopant Fluctuation：ＲＤＦ）に起因するＲＴＳノイズの発生を抑えることが可能になる。これにより、増幅トランジスタＴｒ３のさらなる微細化、および増幅トランジスタＴｒ３が配置される撮像領域の縮小化を達成することができる。この結果、増幅トランジスタＴｒ３を用いた固体撮像装置１-1の小型化および高集積化を図ることが可能になる。
【００４４】
しかも、本第１実施形態の固体撮像装置１-1は、半導体層１１に形成した凸条３３を横断する状態でアンプゲートＡＧを配置したフィン構造として増幅トランジスタＴｒ３を構成している。この場合、凸条３３部分が増幅トランジスタＴｒ３におけるチャネル部となる。このため上述したように、増幅トランジスタＴｒ３におけるチャネル幅Ｗは、凸条３３を横断する方向においての、ゲート絶縁膜１３を介しての凸条３３とアンプゲートＡＧとの接合長さとなる。これにより、増幅トランジスタＴｒ３の占有面積に対してチャネル幅Ｗを拡大することができる。このようなチャネル幅Ｗの拡大効果は、アンプゲートＡＧが横断する凸条３３の本数が多いほど高く得られる。したがって、増幅トランジスタＴｒ３に必要とされるチャネル幅Ｗの設定値に対して、増幅トランジスタＴｒ３の専有面積を縮小することができる。
【００４５】
さらに完全空乏型の増幅トランジスタＴｒ３においては、アンプゲインが向上することにより変換効率の向上が図られることからも、必要とされる変換効率に対して増幅トランジスタＴｒ３の微細化を図ることが可能になる。
【００４６】
以上によっても、撮像領域の縮小化の達成と、固体撮像装置１-1の小型化および高集積化を図ることが可能になる。
【００４７】
また本第１実施形態の固体撮像装置１-1は、フォトダイオードＰＤの電荷蓄積領域３５を露出させた凹部３１の側壁に沿って転送ゲートＴＧを設けたことにより、電荷蓄積領域３５の広い範囲から集めた電荷がフローティングディフュージョンＦＤに転送される。さらに、フローティングディフュージョンＦＤが、凹部３１の底部に設けられていることにより、ｎ型の電荷蓄積領域３５からフローティングディフュージョンＦＤまでの間のポテンシャル勾配の設計が容易である。これにより、フローティングディフュージョンＦＤから電荷蓄積領域３５への電荷の逆流を確実に防止できる。またポリシリコンで構成された転送ゲートＴＧに対して、斜め方向からのイオン注入によって不純物を導入することができるため、転送ゲートＴＧが空乏化することも防止できる。以上より、電荷蓄積領域３５からフローティングディフュージョンＦＤへの電荷の転送効率の向上を図ることが可能になる。
【００４８】
＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-1の製造方法を、図５〜図８の断面工程図に基づいて説明する。
【００４９】
［図５のＡ］
先ず図５のＡに示すように、支持基板１０１上に、酸化膜１０３を介して半導体層１１を設けたＳＯＩ（silicon on insulator）基板を用意する。酸化膜１０３は、例えば酸化シリコンで構成され、半導体層１１はシリコンの真性半導体で構成される。この半導体層１１は、酸化膜１０３側に向かう面が受光面Ａとなる。また受光面Ａの逆側の面が表面となる。
【００５０】
［図５のＢ］
次に図５のＢに示すように、半導体層１１の受光面Ａ側の界面層にｐ型の不純物を導入した界面領域２５を全面形成する。また半導体層１１の受光面Ａと反対側の表面層において、フォトダイオードの形成領域ａを含む位置にｐ型の不純物を導入した界面領域３７を形成する。この際、増幅トランジスタの形成領域ｂには、ｐ型の界面領域３７が形成されないようにする。
【００５１】
さらに、半導体層１１におけるフォトダイオードの形成領域ａに、ｐ型の界面領域２５−界面領域３７間にわたって、ｎ型の不純物を導入した電荷蓄積領域３５を形成し、これによりフォトダイオードＰＤを得る。また半導体層１１における受光面Ａ側の深い領域に、電荷蓄積領域３５と界面領域２５とに隣接させて、ｐ型の不純物を導入したウェル領域３９を形成する。これと同一工程で、半導体層１１における増幅トランジスタの形成領域ｂであって、半導体層１１における受光面Ａ側の深い領域に、界面領域２５に隣接させて、ｐ型の不純物を導入したウェル領域４１を形成する。
【００５２】
以上のような各不純物を導入した領域の形成は、一例としてイオン注入とその後のアニール処理、さらには必要に応じてエピタキシャル成長技術を適用して行われるが、イオン注入による領域形成はどのような順序で行っても良い。また特に、界面領域３７、ｎ型の電荷蓄積領域３５、およびウェル領域３９，４１を形成するためのイオン注入は、それぞれレジストパターンをマスクとして行われる。
【００５３】
［図５のＣ］
次に図５のＣに示すように、半導体層１１における受光面Ａと逆側の表面層に、凹部３１と凸条３３とを同一工程で形成する。凹部３１は、その側壁にｎ型の電荷蓄積領域３５を露出する位置において、底部にウェル領域３９が露出する深さｄで形成する。
【００５４】
一方、凸条３３は、増幅トランジスタの形成領域ｂにおいて、高さｈ（＝ｄ）で形成されるように、その周辺の半導体層１１における真性半導体部分を掘り込むことによって形成する。この状態において、凸条３３がウェル領域４１にまで食い込んでも良い。また、リーク電流を無視できる程度であれば、凸条３３とウェル領域４１との間に間隔が設けられても良い。ただし、凸条３３とウェル領域４１との間に間隔が設けられた場合、凸条３３と同一工程で形成された凹部３１の底部には、ウェル領域３９が露出されないことになる。このため、凹部３１の底部に対して選択的にｐ型不純物を導入することにより、凹部３１の底部に面してウェル領域３９が設けられるようにする。
【００５５】
以上のような凹部３１および凸条３３の形成は、レジストパターンをマスクとして用いた異方性エッチングによって形成する。
【００５６】
［図６のＡ］
次に図６のＡに示すように、フォトダイオードＰＤの電荷蓄積領域３５が露出した凹部３１の側壁に沿って転送ゲートＴＧを形成すると共に、増幅トランジスタの形成領域ｂに、凸条３３を横断する方向に延びるアンプゲートＡＧを形成する。この際、先ず熱酸化法によって半導体層１１の露出表面にゲート絶縁膜１３を成膜し、この上部に例えばポリシリコンのゲート電極膜を成膜する。次いで、レジストパターンをマスクとして用いた異方性エッチングによってゲート電極膜およびゲート絶縁膜１３をパターニングすることにより、転送ゲートＴＧおよびアンプゲートＡＧとを得る。
【００５７】
［図６のＢ］
その後、図６のＢに示すように、電荷蓄積領域３５に隣接するウェル領域３９の表面層に、ｎ型の不純物を導入したフローティングディフュージョンＦＤを形成する。この際、レジストパターンと共に転送ゲートＴＧをマスクとして用いたイオン注入とその後のアニール処理によって、フローティングディフュージョンＦＤを形成する。
【００５８】
また図３を参照し、増幅トランジスタの形成領域ｂのアンプゲートＡＧ脇に、ｎ型の不純物を導入したソース４３ｓ／ドレイン４３ｄを形成する。この際、レジストパターンと共にアンプゲートＡＧをマスクとして用いたイオン注入とその後のアニール処理によって、ソース４３ｓ／ドレイン４３ｄを形成する。これにより、凸条３３をチャネルとした完全空乏型の増幅トランジスタＴｒ３を得る。
【００５９】
以上のようなフローティングディフュージョンＦＤの形成とソース４３ｓ／ドレイン４３ｄの形成とは、同一工程で行っても良い。
【００６０】
［図７のＡ］
次に図７のＡに示すように、半導体層１１上に、転送ゲートＴＧおよびアンプゲートＡＧを覆うと共に段差を埋め込む状態で層間絶縁膜１７を成膜する工程と、層間絶縁膜１７に対してここでの図示を省略した接続孔を形成する工程と、層間絶縁膜１７上に配線１９を形成する工程とを行う。その後、これらの工程を順次繰り返し行い、最後に層間絶縁膜１７の形成工程を行う。これにより、半導体層１１における受光面Ａと反対側の表面上に、層間絶縁膜１７で絶縁された配線１９が多層に積層された配線層を形成する。
【００６１】
［図７のＢ］
その後は図７のＢに示すように、半導体層１１の受光面Ａ側から支持基板１０１および酸化膜１０３を除去し、半導体層１１の受光面Ａを露出させる。
【００６２】
［図４］
以上の後には図４に示したように、必要に応じて半導体層１１の受光面Ａ上に、保護絶縁膜２１を成膜し、さらにオンチップレンズ２３を形成する。また必要に応じて、保護絶縁膜２１とオンチップレンズ２３との間に、ここでの図示を省略した反射防止膜、遮光膜、およびカラーフィルタ層を形成する。これにより、固体撮像装置１-1を完成させる。
【００６３】
＜第１実施形態の製造方法の効果＞
以上説明した製造方法においては、増幅トランジスタＴｒ３のチャネル部となる凸条３３と、転送ゲートＴＧが配置される凹部３１とを同一工程で形成している。またアンプゲートＡＧと転送ゲートＴＧとを同一工程で形成している。さらにフローティングディフュージョンＦＤとソース４３ｓ／ドレイン４３ｄとを同一工程で形成している。これにより、第１実施形態の固体撮像装置１-1を、より簡便に得ることが可能である。
【００６４】
≪３．第２実施形態≫
（完全空乏型の増幅トランジスタと積層構造の光電変換部を備えた例）
図８は、第２実施形態の固体撮像装置１-2の構成を示す要部の平面摸式図であり、図９は図８におけるＡ−Ａ断面およびＢ−Ｂ断面に対応する要部断面図である。これらの図８および図９は、光電変換部として設けたフォトダイオードＰＤからフローティングディフュージョンにかけての部分、および増幅トランジスタＴｒ３部分に対応する。
【００６５】
図８および図９に示すように、第２実施形態の固体撮像装置１-2は、半導体層１１の内部に、光電変換部として表面型のフォトダイオードＰＤ１と埋込型のフォトダイオードＰＤ２とが積層して配置されている。これらのフォトダイオードＰＤ１，ＰＤ２は、それぞれ異なる波長領域の光に対する光電変換部として用いられている。このような半導体層１１の一主面（表面）上には、第１実施形態と同様にゲート絶縁膜１３を介して転送ゲートＴＧ１，ＴＧ２や増幅トランジスタＴｒ３のアンプゲートＡＧを含むゲート電極が設けられている。これらのゲート電極の上層には、層間絶縁膜１７で絶縁された配線１９が多層に積層された配線層が配置されている。
【００６６】
一方、半導体層１１の他主面側は、フォトダイオードＰＤ１，ＰＤ２に対する受光面Ａとなっている。この受光面Ａ上には、保護絶縁膜２１を介して２つのフォトダイオードＰＤ１、ＰＤ２に積層させた状態で、もう一つの光電変換部５１が設けられている。この光電変換部５１は、上述したフォトダイオードＰＤ１，ＰＤ２とは異なる波長領域の光に対する光電変換部として用いられている。
【００６７】
また受光面Ａ上には、光電変換部５１を覆う状態で、第１実施形態と同様にオンチップレンズ２３などが必要に応じて配置されている一方、光電変換部５１とオンチップレンズ２３との間にカラーフィルタを設ける必要はない。これにより、固体撮像装置１-2は、配線層とは逆側の他主面を受光面Ａとする裏面照射型となっている。
【００６８】
以下、半導体層１１、表面型のフォトダイオードＰＤ１、埋込型のフォトダイオードＰＤ２、光電変換部５１、および増幅トランジスタＴｒ３の順に、各構成要素の詳細を説明する。
【００６９】
［半導体層１１］
半導体層１１は、例えばｎ型の単結晶シリコンで構成されており、受光面Ａ側の全面が、半導体層１１にｐ型の不純物を含有させた界面領域２５で覆われている。このような半導体層１１の受光面Ａと逆の表面側には、表面型のフォトダイオードＰＤ１に隣接した複数の凹部３１が設けられている。また、半導体層１１の表面側には、増幅トランジスタＴｒ３の形成部分に、複数の凸条３３が並列に設けられている。これらの凸条３３は、第１実施形態と同様であり、凹部３１の深さｄと同様の高さｈを有し、延設方向に垂直な方向の幅ｗ１が、所定の大きさを有して形成されている。
【００７０】
［表面型のフォトダイオード（光電変換部）ＰＤ１］
光電変換部を構成する表面型のフォトダイオードＰＤ１は、一例として赤色の波長領域の光に対応する光電変換部である。このフォトダイオードＰＤ１は、半導体層１１内に設けたｎ型の不純物領域を電荷蓄積領域６１としたものであって、この電荷蓄積領域６１に接するｐ型の不純物領域との間のｐｎ接合によって構成されている。ここでは、半導体層１１の受光面Ａとは逆側の表面層に設けたｐ型の界面領域６３と、凹部３１の側壁側に設けたｐ型の界面領域６５とに接してｎ型の電荷蓄積領域６１が設けられている。そしてこれらの領域間のｐｎ接合によってフォトダイオードＰＤ１が構成されている。
【００７１】
このようなフォトダイオードＰＤ１に近接してフローティングディフュージョンＦＤ１が設けられている。フローティングディフュージョンＦＤ１は、フォトダイオードＰＤ１の電荷蓄積領域６１に蓄積された電荷が、転送ゲートＴＧ１の動作によって読み出される部分である。このようなフローティングディフュージョンＦＤ１は、電荷蓄積領域６１に隣接して設けられたｐ型のウェル領域６７に囲まれた状態で、半導体層１１の表面層に設けられている。このような状態において、フローティングディフュージョンＦＤ１とｎ型の電荷蓄積領域６１との間には、ｐ型のウェル領域６７が配置された状態となっている。尚、ｐ型のウェル領域６７は、半導体層１１の受光面Ａ側に設けたｐ型の界面領域２５に達して設けられていることとする。
【００７２】
またフォトダイオードＰＤ１とフローティングディフュージョンＦＤ１との間には、フォトダイオードＰＤ１の電荷蓄積領域６１に蓄積された電荷を、フローティングディフュージョンＦＤ１に読み出すための転送ゲートＴＧ１が設けられている。このような転送ゲートＴＧ１は、電荷蓄積領域６１とフローティングディフュージョンＦＤ１との間のウェル領域６７上に、ゲート絶縁膜１３を介して設けられている。
【００７３】
［埋込型のフォトダイオード（光電変換部）ＰＤ２］
光電変換部を構成する埋込型のフォトダイオードＰＤ２は、一例として青色の波長領域の光に対応する光電変換部である。このフォトダイオードＰＤ２は、半導体層１１内において、フォトダイオードＰＤ１を構成するｎ型の電荷蓄積領域６１に対して積層させたｎ型の不純物領域を電荷蓄積領域７１としたものである。ここでは、ｎ型の電荷蓄積領域６１に対して、ｐ型の不純物領域で構成された分離領域７３を介してｎ型の電荷蓄積領域７１が積層された状態で設けられている。またｎ型の電荷蓄積領域７１は、半導体層１１の受光面Ａ側に設けたｐ型の界面領域２５に接して設けられている。そしてこれらの領域間のｐｎ接合によってフォトダイオードＰＤ２が構成されている。
【００７４】
このようなフォトダイオードＰＤ２は、半導体層１１の凹部３１の底面側にはみ出して設けられていることとする。この場合、凹部３１の底面においては、ｎ型の電荷蓄積領域７１がｐ型の分離領域７３で覆われていることとする。
【００７５】
このようなフォトダイオードＰＤ２に近接してフローティングディフュージョンＦＤ２が設けられている。フローティングディフュージョンＦＤ２は、フォトダイオードＰＤ２の電荷蓄積領域７１に蓄積された電荷が、転送ゲートＴＧ２の動作によって読み出される部分である。このようなフローティングディフュージョンＦＤ２は、凹部３１の底部に露出しているｐ型のウェル領域７５に囲まれた状態で、凹部３１の底部に面して設けられている。ここでｐ型のウェル領域７５は、フォトダイオードＰＤ２を構成するｎ型の電荷蓄積領域７１に接して設けられている。これにより、フローティングディフュージョンＦＤ２とｎ型の電荷蓄積領域７１との間には、ｐ型のウェル領域７５が配置された状態となっている。尚、ｐ型のウェル領域７５は、半導体層１１の受光面Ａ側に設けたｐ型の界面領域２５に達して設けられていることとする。
【００７６】
またフォトダイオードＰＤ２とフローティングディフュージョンＦＤ２との間には、フォトダイオードＰＤ２の電荷蓄積領域７１に蓄積された電荷を、フローティングディフュージョンＦＤ２に読み出すための転送ゲートＴＧ２が設けられている。このような転送ゲートＴＧ２は、電荷蓄積領域７１とフローティングディフュージョンＦＤ２との間のウェル領域７５上に、ゲート絶縁膜１３を介して設けられている。
【００７７】
［光電変換部５１］
光電変換部５１は、一例として緑色の波長領域の光に対応する光電変換部である。この光電変換部５１は、半導体層１１の受光面Ａ上に、フォトダイオードＰＤ１，ＰＤ２に積層された状態で、保護絶縁膜２１を介して設けられている。この光電変換部５１は、保護絶縁膜２１上にパターン形成された画素電極５５と、この上部に設けられた光電変換膜５７と、さらにこの上部に設けられた共通電極５９とで構成され、画素電極５５と共通電極５９とで光電変換膜５７を挟持した部分に形成される。
【００７８】
このうち画素電極５５は、透明導電膜で構成され、画素毎に分離した状態にパターン形成されている。
【００７９】
光電変換膜５７は、目的とする波長の光を光電変換する有機光電変換材料で構成されている。緑の波長光を光電変換する有機光電変換材料としては、例えばローダーミン系色素、メラシアニン系色素、キナクリドン等を含む有機光電変換材料を用いることができる。赤の波長光を光電変換する有機光電変材料としては、フタロシアニン系色素を含む有機光電変換材料を用いることができる。青の波長光を光電変換する有機光電変材料としては、クマリン系色素、トリス−８−ヒドリキシキノリンＡｌ（Ａｌｑ３）、メラシアニン系色素等を含む有機光電変換材料を用いることができる。このような材料で構成された光電変換膜５７は、全画素に共通の層として設けられていて良く、また画素毎に分離した状態でパターン形成されていても良い。
【００８０】
共通電極５９は、透明導電膜で構成され、全画素に共通の層として設けられていて良く、固定電位に接続されている。この共通電極５９も、画素毎に分離した状態にパターン形成されていても良い。またこの共通電極５９も、ここでの図示を省略したプラグによって半導体層１１の表面側に引き出され、表面側に設けた配線１９を介して固定電位に接続されていても良い。
【００８１】
また以上のような構成の光電変換部５１において、各画素電極５５は、ここでの図示を省略したプラグによって半導体層１１における受光面Ａと逆の表面側に引き出され、図８の平面図のみに図示したもう一つのｎ型の電荷蓄積領域５３に接合されている。尚、プラグは、不純物領域で形成されていても良く、この場合、電荷蓄積領域５３と同様のｎ型で構成されることとする。
【００８２】
図８の平面模式図のみの図示となるが、半導体層１１の表面層には、この電荷蓄積領域５３に近接してもう一つのフローティングディフュージョンＦＤ３が設けられている。フローティングディフュージョンＦＤ３は、光電変換部５１の下部電極から電荷蓄積領域５３に引き出されて蓄積された電荷が、転送ゲートＴＧ３の動作によって読み出される部分である。このようなフローティングディフュージョンＦＤ３は、電荷蓄積領域５３に隣接して設けられたｐ型のウェル領域（図示省略）に囲まれた状態で、半導体層１１の表面層に設けられている。このような状態において、フローティングディフュージョンＦＤ３とｎ型の電荷蓄積領域５３との間には、ｐ型のウェル領域が配置された状態となっている。
【００８３】
電荷蓄積領域５３とフローティングディフュージョンＦＤ３との間には、電荷蓄積領域５３に蓄積された電荷を、フローティングディフュージョンＦＤ３に読み出すための転送ゲートＴＧ３が設けられている。このような転送ゲートＴＧ３は、電荷蓄積領域５３とフローティングディフュージョンＦＤ３との間のウェル領域上に、ゲート絶縁膜を介して設けられている。尚、電荷蓄積領域５３、フローティングディフュージョンＦＤ３、および転送ゲートＴＧ３は、凹部３１の底部に配置されても良い。
【００８４】
［増幅トランジスタＴｒ３］
増幅トランジスタＴｒ３は、各フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３に接続されたトランジスタである。ここで用いる増幅トランジスタＴｒ３は、第１実施形態と同様に完全空乏型のトランジスタとして構成されているところが特徴的であり、詳しい構成は第１実施形態と同様であるため省略する。
【００８５】
以上のような増幅トランジスタＴｒ３は、そのアンプゲートＡＧが、配線１９とここでの図示を省略した接続孔とを介して、フローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３に接続されている。増幅トランジスタＴｒ３とフローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３との接続は、１：１であっても良いし、１つの増幅トランジスタＴｒ３に対してフローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３が接続されていても良い。また、１つの増幅トランジスタＴｒ３に対して、異なる画素に配置された複数のフローティングディフュージョンが接続されていても良い。
【００８６】
＜第２実施形態の固体撮像装置の効果＞
以上説明した構成の固体撮像装置１-2は、増幅トランジスタＴｒ３として、第１実施形態と同様にチャネル部の不純物濃度が低くてもトランジスタ動作する完全空乏型を採用した構成である。このため第１実施形態と同様に、増幅トランジスタＴｒ３の微細化と、増幅トランジスタＴｒ３を用いた固体撮像装置１-2の小型化および高集積化を図ることが可能になる。
【００８７】
また本第２実施形態の固体撮像装置１-2においても、半導体層１１に形成した凸条３３を横断する状態でアンプゲートＡＧを配置したフィン構造として増幅トランジスタＴｒ３を構成している。このため、第1実施形態と同様に、増幅トランジスタＴｒ３に必要とされるチャネル幅Ｗの設定値に対して、増幅トランジスタＴｒ３の専有面積を縮小することができ、これによっても撮像領域の縮小化の達成と、固体撮像装置１-2の小型化および高集積化を図ることが可能になる。
【００８８】
さらに本第２実施形態の固体撮像装置１-2は、1つの画素内に、それぞれ異なる波長領域の光に対する光電変換部としてフォトダイオードＰＤ１，ＰＤ２および光電変換部５１を積層して配置した構成である。このため、波長領域に対応する深さ（高さ）にフォトダイオードＰＤ１，ＰＤ２および光電変換部５１を配置することにより、カラーフィルタを用いることによる光の損失を生じることなく波長分離を行うことができるため、感度の向上、および面積効率の向上を図ることが可能である。
【００８９】
＜固体撮像装置の製造方法＞
次に、上述した構成の固体撮像装置１-2の製造方法を、図１０〜図１２の断面工程図に基づいて説明する。
【００９０】
［図１０のＡ］
先ず図１０のＡに示すように、支持基板１０１上に酸化膜１０３を介して半導体層１１を設けたＳＯＩ（silicon on insulator）基板を用意する。酸化膜１０３は、例えば酸化シリコンからなり、半導体層１１はｎ型シリコンからなる。この半導体層１１は、酸化膜１０３側に向かう面が受光面Ａとなる。また受光面Ａの逆側の面が表面となる。
【００９１】
［図１０のＢ］
次に図１０のＢに示すように、半導体層１１の受光面Ａ側の界面層にｐ型の不純物を導入した界面領域２５を全面形成する。また半導体層１１の受光面Ａと反対側の表面層において、フォトダイオードの形成領域ａを含む位置にｐ型の不純物を導入した界面領域６３を形成する。この際、増幅トランジスタの形成領域ｂには、ｐ型の界面領域６３が形成されないようにする。
【００９２】
さらに、半導体層１１におけるフォトダイオードの形成領域ａに、受光面Ａ側から順にｎ型の電荷蓄積領域７１、ｐ型の分離領域７３、ｎ型の電荷蓄積領域６１を形成する。ｎ型の電荷蓄積領域６１は、ｐ型の界面領域６３に接合する状態で形成する。これにより、ｐ型の分離領域７３で分離された状態で半導体層１１内に積層された、表面型のフォトダイオードＰＤ１と埋込型のフォトダイオードＰＤ２とを得る。
【００９３】
また半導体層１１におけるフォトダイオードの形成領域ａの一方側に、ｐ型の界面領域６３−界面領域２５間にわたって、ｐ型のウェル領域６７を形成する。さらに半導体層１１におけるフォトダイオードの形成領域ａの他方側に、ｐ型の分離領域７３−界面領域２５間にわたってｐ型のウェル領域７５を形成する。このウェル領域７５の形成と同一工程で、半導体層１１における増幅トランジスタの形成領域ｂであって、半導体層１１における受光面Ａ側の深い領域に、ｐ型の不純物を導入したウェル領域４１を形成する。ウェル領域４１は、界面領域２５に接合して形成される。
【００９４】
尚、ここでの図示は省略したが、フォトダイオードの形成領域ａを避けた位置に、例えばｎ型の不純物を導入したプラグを半導体層１１を貫通する状態で形成し、さらに半導体層１１の表面層にプラグに接続されたｎ型の電荷蓄積領域５３（図８参照）を形成する。尚、このプラグは、各不純物領域で形成されることに限定されず、絶縁膜で覆われた接続孔内にタングステンＷなどの導電性材料を埋め込んで形成しても良い。
【００９５】
以上のような各導電型の不純物を導入した領域の形成は、一例としてイオン注入とその後のアニール処理、さらには必要に応じてエピタキシャル成長技術を適用して行われるが、イオン注入による領域形成はどのような順序で行っても良い。また特に、界面領域２５以外の領域を形成するためのイオン注入は、それぞれレジストパターンをマスクとして行われる。
【００９６】
［図１０のＣ］
次に図１０のＣに示すように、半導体層１１における受光面Ａと逆側の表面層に、凹部３１と凸条３３とを同一工程で形成する。凹部３１は、その側壁にｎ型の電荷蓄積領域６１を露出する位置において、底部にウェル領域７５が露出する深さｄで形成する。この際、凹部３１の底部には、分離領域７３で覆われた電荷蓄積領域７１部分を露出させて良い。
【００９７】
一方、凸条３３は、増幅トランジスタの形成領域ｂにおいて、高さｈ（＝ｄ）で形成されるように、その周辺の半導体層１１を掘り込むことによって形成する。この状態において、凸条３３がウェル領域４１にまで食い込んでも良い。また、リーク電流を無視できる程度であれば、逆に凸条３３とウェル領域４１との間に間隔が設けられても良い。ただし、凸条３３とウェル領域４１との間に間隔が設けられた場合、凸条３３と同一工程で形成された凹部３１の底部には、ウェル領域７５が露出されないことになる。このため、凹部３１の底部に対して選択的にｐ型不純物を導入することにより、凹部３１の底部に面してウェル領域７５が設けられるようにする。
【００９８】
以上のような凹部３１および凸条３３の形成は、レジストパターンをマスクとして用いた異方性エッチングによって形成する。
【００９９】
［図１１のＡ］
その後、図１１のＡに示すように、凹部３１の側壁に露出しているｎ型の電荷蓄積領域６１を覆う状態で、ｐ型の界面領域６５を形成する。このような側壁に位置する界面領域６５の形成は、例えば斜め方向からのイオン注入とその後のアニール処理によって行われる。またこの際、必要に応じてマスクを用いたイオン注入を行う。
【０１００】
［図１１のＢ］
次に図１１のＢに示すように、半導体層１１の表面上においてフォトダイオードＰＤ１の電荷蓄積領域６１に隣接する位置に転送ゲートＴＧ１を形成すると共に、凹部３１の底部においてフォトダイオードＰＤ２の電荷蓄積領域７１に隣接する位置に転送ゲートＴＧ２を形成する。これと同一工程で、増幅トランジスタの形成領域ｂに、凸条３３を横断する方向に延びるアンプゲートＡＧを形成する。またこれらと同一工程で、ここでの図示は省略した転送ゲートＴＧ３を、フォトダイオードの形成領域ａを避けた位置に形成する。
【０１０１】
この際、先ず熱酸化法によって半導体層１１の露出表面にゲート絶縁膜１３を成膜し、この上部に例えばポリシリコンのゲート電極膜を成膜する。次いで、レジストパターンをマスクとして用いた異方性エッチングによってゲート電極膜およびゲート絶縁膜１３をパターニングすることにより、転送ゲートＴＧ１，ＴＧ２，ＴＧ３、およびアンプゲートＡＧを得る。
【０１０２】
［図１１のＣ］
その後、図１１のＣに示すように、電荷蓄積領域６１に隣接するウェル領域６７の表面層に、ｎ型の不純物を導入したフローティングディフュージョンＦＤ１を形成する。さらに、凹部３１の底部において電荷蓄積領域７１に隣接するウェル領域７５の表面層に、ｎ型の不純物を導入したフローティングディフュージョンＦＤ２を形成する。またこれらと同一工程で、図８を参照したフローティングディフュージョンＦＤ３を、電荷蓄積領域５３に近接した位置に形成する。
【０１０３】
以上のようなフローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３の形成は、レジストパターンと共に転送ゲートＴＧ１，ＴＧ２，ＴＧ３をマスクとして用いたイオン注入とその後のアニール処理によって形成する。
【０１０４】
また図８を参照し、増幅トランジスタの形成領域ｂのアンプゲートＡＧ脇に、ｎ型の不純物を導入したソース４３ｓ／ドレイン４３ｄを形成する。この際、レジストパターンと共にアンプゲートＡＧをマスクとして用いたイオン注入とその後のアニール処理によって、ソース４３ｓ／ドレイン４３ｄを形成する。これにより、凸条３３をチャネルとした完全空乏型の増幅トランジスタＴｒ３を得る。
【０１０５】
以上のようなフローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３の形成とソース４３ｓ／ドレイン４３ｄの形成とは、同一工程で行っても良い。
【０１０６】
［図１２のＡ］
次に図１２のＡに示すように、半導体層１１上に、転送ゲートＴＧ１，ＴＧ２およびアンプゲートＡＧを覆うと共に段差を埋め込む状態で層間絶縁膜１７を成膜する工程と、層間絶縁膜１７に対してここでの図示を省略した接続孔を形成する工程と、層間絶縁膜１７上に配線１９を形成する工程とを行う。その後、これらの工程を順次繰り返し行い、最後に層間絶縁膜１７の形成工程を行う。これにより、半導体層１１における受光面Ａと反対側の表面上に、層間絶縁膜１７で絶縁された配線１９が多層に積層された配線層を形成する。
【０１０７】
［図１２のＢ］
その後は図１２のＢに示すように、半導体層１１の受光面Ａ側から支持基板１０１および酸化膜１０３を除去し、半導体層１１の受光面Ａを露出させる。
【０１０８】
［図９］
以上の後には図９に示したように、半導体層１１の受光面Ａ上に保護絶縁膜２１を成膜し、この保護絶縁膜２１に対してここでの図示を省略したプラグに達する接続孔を形成する。次いで、保護絶縁膜２１の上部に、透明導電性材料からなる画素電極５５をパターン形成する。この際、接続孔を介してプラグに接続される状態で、各画素電極５５を形成する。これにより、各画素電極５５は、プラグを介して電荷蓄積領域５３（図８参照）に接続された状態となる。
【０１０９】
次に、画素電極５５の周縁を覆う状態で、画素電極５５を分離するための分離絶縁膜81をパターン形成する。その後、画素電極５５上に、有機光電変換材料からなる光電変換膜５７を成膜し、さらに透明導電性材料からなる共通電極５９を全画素共通で成膜する。
【０１１０】
その後は、共通電極５９上に絶縁膜８３を成膜し、さらにこの上部にオンチップレンズ２３を形成する。また必要に応じて、共通電極５９とオンチップレンズ２３との間に、ここでの図示を省略した反射防止膜、遮光膜を形成する。これにより、固体撮像装置１-2を完成させる。
【０１１１】
＜第２実施形態の製造方法の効果＞
以上説明した製造方法においては、増幅トランジスタＴｒ３のチャネル部となる凸条３３と、埋込型のフォトダイオードＰＤ２に対応するフローティングディフュージョンＦＤ２および転送ゲートＴＧ２が配置される凹部３１とを同一工程で形成している。またアンプゲートＡＧと転送ゲートＴＧ１，ＴＧ２，ＴＧ３とを同一工程で形成している。さらにフローティングディフュージョンＦＤ１，ＦＤ２，ＦＤ３とソース４３ｓ／ドレイン４３ｄとを同一工程で形成している。これにより、第２実施形態の固体撮像装置１-2を、より簡便に得ることが可能である。
【０１１２】
尚、以上の第１実施形態および第２実施形態においては、完全空乏型の増幅トランジスタＴｒ３として、凸条３３部分を横切ってアンプゲートＡＧを設けた構成を採用した。しかしながら本技術の固体撮像装置に適用する完全空乏型の増幅トランジスタＴｒ３としては、このような構成の他にも、ＦＤ（Fully Depleted）−ＳＯＩを採用しても良い。
【０１１３】
≪４．第３実施形態≫
（固体撮像素子を用いた電子機器の例）
上述の実施形態で説明した本技術に係る固体撮像装置は、例えばデジタルカメラやビデオカメラ等のカメラシステム、さらには撮像機能を有する携帯電話、あるいは撮像機能を備えた他の機器などの電子機器用の固体撮像装置に設けることができる。
【０１１４】
図１３は、本技術に係る電子機器の一例として、固体撮像素子を用いたカメラの構成図を示す。本実施形態例に係るカメラは、静止画像又は動画撮影可能なビデオカメラを例としたものである。このカメラ９１は、固体撮像装置１と、固体撮像装置１の受光センサ部に入射光を導く光学系９３と、シャッタ装置９４と、固体撮像装置１を駆動する駆動回路９５と、固体撮像装置１の出力信号を処理する信号処理回路９６とを有する。
【０１１５】
固体撮像装置１は、上述した第１実施形態，第２実施形態で説明した構成の固体撮像装置である。光学系（光学レンズ）９３は、被写体からの像光（入射光）を固体撮像装置１の撮像面上に結像させる。この撮像面には、複数の画素が配列され、この画素を構成する固体撮像素子の光電変換領域に対して、光学系９３からの入射光が導かれる。これにより、固体撮像装置１の光電変換領域内に、一定期間信号電荷が蓄積される。このような光学系９３は、複数の光学レンズから構成された光学レンズ系としても良い。シャッタ装置９４は、固体撮像装置１への光照射期間及び遮光期間を制御する。駆動回路９５は、固体撮像装置１及びシャッタ装置９４に駆動信号を供給し、供給した駆動信号（タイミング信号）により、固体撮像装置１の信号処理回路９６への信号出力動作の制御、およびシャッタ装置９４のシャッタ動作を制御する。すなわち、駆動回路９５は、駆動信号（タイミング信号）の供給により、固体撮像装置１から信号処理回路９６への信号転送動作を行う。信号処理回路９６は、固体撮像装置１から転送された信号に対して、各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶され、あるいは、モニタに出力される。
【０１１６】
以上説明した本実施形態に係る電子機器によれば、上述した各実施形態で説明したように、小型化および高集積化が達成された固体撮像装置を備えたことにより、撮像機能を有する電子機器の小型化および高機能化を達成することが可能になる。
【０１１７】
尚、本技術は以下のような構成も取ることができる。
【０１１８】
（１）
光電変換部と、
前記光電変換部から電荷を読み出す転送ゲートと、
前記転送ゲートの動作によって前記光電変換部の電荷が読み出されるフローティングディフュージョンと、
前記フローティングディフュージョンに接続された完全空乏型の増幅トランジスタとを備えた固体撮像装置。
【０１１９】
（２）
前記増幅トランジスタのチャネル部は真性半導体で構成されている
（１）記載の固体撮像装置。
【０１２０】
（３）
前記増幅トランジスタは、
半導体層の表面層を加工した凸条と、
前記半導体層上において前記凸条を横断する方向に延設されたゲート電極とを有する
（１）または（２）記載の固体撮像装置。
【０１２１】
（４）
前記凸条は、並列に複数形成され、
前記ゲート電極は、前記複数の凸条を横断して設けられる
（３）記載の固体撮像装置。
【０１２２】
（５）
前記光電変換部は、前記半導体層の内部に設けられ、
前記転送ゲートは、前記光電変換部に沿って前記半導体層の表面層を加工した凹部の側壁に設けられ、
前記フローティングディフュージョンは、前記凹部の底部に設けられている
（１）〜（４）の何れかに記載の固体撮像装置。
【０１２３】
（６）
前記増幅トランジスタは、
前記半導体層の表面層を加工した凸条と、
前記半導体層上において前記凸条を横断する方向に延設されたゲート電極とを有し、
前記凹部の段差と、前記凸条の段差とが等しい
（５）記載の固体撮像装置。
【０１２４】
（７）
前記光電変換部として、
前記半導体層の表面層に設けられた表面型の光電変換部と、
前記表面型の光電変換部に積層される状態で前記半導体層の内部に埋め込まれると共に、当該半導体層に形成された凹部の底面に面して設けられた埋込型の光電変換部が設けられ、
前記フローティングディフュージョンとして、
前記表面型の光電変換部に近接して前記半導体層の表面層に設けられたフローティングディフュージョンと、
前記埋込型の光電変換部に近接して前記凹部の底面層に設けられたフローティングディフュージョンとを備えた
（１）〜（４）の何れかに記載の固体撮像装置。
【０１２５】
（８）
前記増幅トランジスタは、
前記半導体層の表面層を加工した凸条と、
前記半導体層上において前記凸条を横断する方向に延設されたゲート電極とを有し、
前記凹部の段差と、前記凸条の段差とが等しい
（７）記載の固体撮像装置。
【０１２６】
（９）
前記光電変換部に積層された状態で、前記半導体層の裏面上に光電変換膜を用いた光電変換部が設けられた
（７）または（８）に記載の固体撮像装置。
【０１２７】
（１０）
凹部が形成された半導体層と、
前記凹部の側壁に沿って前記半導体層の内部に設けられた光電変換部と、
前記光電変換部に沿って前記凹部の側壁に設けられた転送ゲートと、
前記凹部の底部に面して設けられたフローティングディフュージョンとを備えた
固体撮像装置。
【０１２８】
（１１）
前記転送ゲートは、前記凹部の側壁から底部に掛けて設けられた
（１０）記載の固体撮像装置。
【０１２９】
（１２）
前記転送ゲートは、前記半導体層の表面から前記凹部の側壁に掛けて設けられた
（１０）または（１１）に記載の固体撮像装置。
【０１３０】
（１３）
半導体層の表面層を加工して凸条を形成することと、
前記半導体層の内部に光電変換部を形成することと、
前記半導体層の表面層に前記光電変換部に近接してフローティングディフュージョンを形成することと、
前記半導体層の表面上において、前記光電変換部と前記フローティングディフュージョンとの間に転送ゲートを形成すると共に、前記フローティングディフュージョンに接続されるゲート電極を前記凸条を横断する方向に延設形成することとを含む
固体撮像装置の製造方法。
【０１３１】
（１４）
前記凸条を形成する際には、当該凸条の高さと等しい段差を有する凹部を前記半導体層の表面側に形成し、
前記光電変換部を形成する際には、前記半導体層の内部において前記凹部の側壁に沿う位置に光電変換部を形成し、
前記フローティングディフュージョンを形成する際には、前記凹部の底部に面してフローティングディフュージョンを形成する
（１３）記載の固体撮像装置の製造方法。
【０１３２】
（１５）
前記転送ゲートは、前記光電変換部に沿って前記凹部の側壁に形成される
（１４）記載の固体撮像装置の製造方法。
【０１３３】
（１６）
前記凸条を形成する際には、当該凸条の高さと等しい段差を有する凹部を前記半導体層の表面側に形成し、
前記光電変換部を形成する際には、前記半導体層の内部において前記凹部の側壁に沿う位置と、これに積層される位置とに光電変換部を形成し、
前記フローティングディフュージョンを形成する際には、前記半導体層の表面層と前記凹部の底部に面する位置とにフローティングディフュージョンを形成する
（１３）記載の固体撮像装置の製造方法。
【０１３４】
（１７）
光電変換部と、
前記光電変換部から電荷を読み出す転送ゲートと、
前記転送ゲートの動作によって前記光電変換部の電荷が読み出されるフローティングディフュージョンと、
前記フローティングディフュージョンに接続された完全空乏型の増幅トランジスタと、
前記光電変換部に入射光を導く光学系とを備えた
を備えた電子機器。
【符号の説明】
【０１３５】
１，１-1，１-2…固体撮像装置、１１…半導体層、３１…凹部、３３…凸条、５１…光電変換膜（光電変換部）、９３…光学系、９０…電子機器、ＡＧ…アンプゲート（ゲート電極）、ＦＤ，ＦＤ１，ＦＤ２，ＦＤ３…フローティングディフュージョン、ＰＤ…フォトダイオード（光電変換部）、ＰＤ１…表面型のフォトダイオード（光電変換部）、ＰＤ２…埋込型のフォトダイオード（光電変換部）、ＴＧ，ＴＧ１，ＴＧ２，ＴＧ３…転送ゲート、Ｔｒ３…増幅トランジスタ
【図１】
2013094430.tif 000003
【図２】
2013094430.tif 000004
【図３】
2013094430.tif 000005
【図４】
2013094430.tif 000006
【図５】
2013094430.tif 000007
【図６】
2013094430.tif 000008
【図７】
2013094430.tif 000009
【図８】
2013094430.tif 000010
【図９】
2013094430.tif 000011
【図１０】
2013094430.tif 000012
【図１１】
2013094430.tif 000013
【図１２】
2013094430.tif 000014
【図１３】
2013094430.tif 000015
【国際調査報告】
2013094430.tif 000016
2013094430.tif 000017
2013094430.tif 000018
2013094430.tif 000019
2013094430.tif 000020
2013094430.tif 000021