(57)【要約】  クロスバースイッチ（４０）の各ポート（１００）を環状に接続するバス（１０２）を備え、バス（１０）を通じて各ポート（１００）におけるレジスタ（２１０）の構成情報をポート（１００）間で転送し更新することにより、レジスタ（２１０）間を接続するバス（１０２）の配線長を削減する。
2013140509.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサと複数の入出力装置との間に介設されるクロスバースイッチであって、
前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、
前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、
前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、
前記第１ポート、前記第２ポート、及び前記第３ポートを環状に接続し、前記構成情報を伝播するバスと、
を有することを特徴とするクロスバースイッチ。
【請求項２】
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致するか否かを判定することを特徴とする請求項１記載のクロスバースイッチ。
【請求項３】
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致すると判定した場合、前記構成情報の更新要求が完了した旨を前記プロセッサに通知することを特徴とする請求項２記載のクロスバースイッチ。
【請求項４】
前記第１ポートが前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致しないと判定した場合、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、再度、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項２または請求項３記載のクロスバースイッチ。
【請求項５】
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする請求項１〜請求項４のいずれか一項記載のクロスバースイッチ。
【請求項６】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする請求項１〜請求項５のいずれか一項に記載のクロスバースイッチ。
【請求項７】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの書込要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの書込要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項１〜請求項６のいずれか一項に記載のクロスバースイッチ。
【請求項８】
プロセッサと、
前記プロセッサに接続されたクロスバースイッチと、
前記クロスバースイッチに接続された複数の入出力装置と、を備え、
前記クロスバースイッチは、
前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、
前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、
前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、
前記第１ポート、前記第２ポート、及び前記第３ポートを環状に接続し、前記構成情報を伝播するバスと、
を有することを特徴とする情報処理装置。
【請求項９】
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致するか否かを判定することを特徴とする請求項８記載の情報処理装置。
【請求項１０】
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致すると判定した場合、前記構成情報の更新要求が完了した旨を前記プロセッサに通知することを特徴とする請求項９記載の情報処理装置。
【請求項１１】
前記第１ポートが前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致しないと判定した場合、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、再度、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項９または請求項１０記載の情報処理装置。
【請求項１２】
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする請求項８〜請求項１１のいずれか一項記載の情報処理装置。
【請求項１３】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする請求項８〜請求項１２のいずれか一項に記載の情報処理装置。
【請求項１４】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの書込要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの書込要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項８〜請求項１３のいずれか一項に記載の情報処理装置。
【請求項１５】
プロセッサと、前記プロセッサに接続されたクロスバースイッチと、前記クロスバースイッチに接続された複数の入出力装置と、を備え、前記クロスバースイッチは、前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、を有する情報処理装置の制御方法であって、
前記第１ポート、前記第２ポート、及び前記第３ポートを、前記構成情報を伝播するバスによって環状に接続し、
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする情報処理装置の制御方法。
【請求項１６】
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致するか否かを判定することを特徴とする請求項１５記載の情報処理装置の制御方法。
【請求項１７】
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致すると判定した場合、前記構成情報の更新要求が完了した旨を前記プロセッサに通知することを特徴とする請求項１６記載の情報処理装置の制御方法。
【請求項１８】
前記第１ポートが前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致しないと判定した場合、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、再度、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項１６または請求項１７記載の情報処理装置の制御方法。
【請求項１９】
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする請求項１５〜請求項１８のいずれか一項記載の情報処理装置の制御方法。
【請求項２０】
前記第１ポートが、前記プロセッサから、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれに備えられポート固有の情報を格納する固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする請求項１５〜請求項１９のいずれか一項に記載の情報処理装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロスバースイッチ、情報処理装置、及び情報処理装置の制御方法に関する。
【背景技術】
【０００２】
図１７は、複数ポートを有するクロスバースイッチを用いたコンピュータシステム（情報処理装置）の構成を示すブロック図である。図１７に示すコンピュータシステムは、ＣＰＵ（Central Processing Unit）１０と、メインメモリ２０と、ＩＯＣ（Input/Output Controller）３０と、クロスバースイッチ４０Ｘ及び４０Ｙと、I/Oデバイス（入出力装置）５０Ａ〜５０Ｅとを有している。【０００３】
ＣＰＵ１０，メインメモリ２０及びＩＯＣ３０は、システムバス６０を介して接続される。I/Oデバイス５０Ａ〜５０Ｅは、ＩＯＣ３０に対し、I/Oバス（入出力バス）７０と２つのクロスバースイッチ４０Ｘ及び４０Ｙとを介して階層的に接続される。クロスバースイッチ４０Ｘ及び４０Ｙのそれぞれは、４つのポートpt0〜pt3を有している。クロスバースイッチ４０Ｘのポートpt0は、I/Oバス７０を介しＩＯＣ３０に接続される。クロスバースイッチ４０Ｘのポートpt1〜pt3は、それぞれ、I/Oバス７０を介しI/Oデバイス５０Ａ，５０Ｂ及びクロスバースイッチ４０Ｙのポートpt0に接続される。クロスバースイッチ４０Ｙのポートpt1〜pt3は、それぞれ、I/Oバス７０を介しI/Oデバイス５０Ｃ〜５０Ｅに接続される。【０００４】
このように構成されたコンピュータシステムにおいて、ＣＰＵ１０は、システムバス６０，ＩＯＣ３０、I/Oバス７０及びクロスバースイッチ４０Ｘ，４０Ｙを介し、各I/Oデバイス５０Ａ〜５０Ｅへのアクセスを行なう。また、各I/Oデバイス５０Ａ〜５０Ｅは、階層の頂点となるクロスバースイッチ４０Ｘのポートpt0から、ＩＯＣ３０及びシステムバス６０を介しＣＰＵ１０及びメインメモリ２０へのアクセスを行なう。【０００５】
図１７に示すコンピュータシステムにおいて、メインメモリ２０やI/Oデバイス５０Ａ〜５０Ｅ上のレジスタなどの資源は、例えば図１８に示すように、メモリアドレス空間に割り当てられる。クロスバースイッチ４０Ｘ及び４０Ｙの構成制御レジスタ（ＣＦＲ：configuration register）には、図１８に示すごとく、配下のI/Oデバイス５０Ａ〜５０Ｅの空間を包含するように階層的にメモリアドレス空間（構成情報）が設定される。なお、図１８は図１７に示すコンピュータシステムのメモリアドレス空間を説明する図である。図１８において、クロスバースイッチ４０Ｘは“XB(X)”と標記され、クロスバースイッチ４０Ｙは“XB(Y)”と標記されている。【０００６】
図１９はクロスバースイッチの構成の一例を示す図である。図１９では、クロスバースイッチ４０Ｙの詳細な構成が示されているが、クロスバースイッチ４０Ｘも、クロスバースイッチ４０Ｙと同様に構成される。図１９では、ＣＰＵ１０及びメインメモリ２０の図示は省略されている。
図１９に示すように、クロスバースイッチ４０Ｘ，４０Ｙにおいて、階層的にＣＰＵ１０に最も近いポートpt0には、ＣＦＲを含むレジスタ部（ＲＥＧ）４１がそなえられている。以下、クロスバースイッチ４０Ｘ，４０ＹにおいてＣＰＵ１０に最も近いポートを「アップストリームポート(Upstream Port)」という。図１９に示す例では、ポートpt0がアップストリームポートである。【０００７】
クロスバースイッチ４０Ｘ，４０Ｙには、パケット中継バス４２、パケット転送先判定バス４３、及びＣＦＲリクエスト・応答バス４４がそなえられている。
パケット中継バス４２は、ポートpt0〜pt3間を相互に接続し、ポートpt0〜pt3間でパケットを中継する。
パケット転送先判定バス４３は、ポートpt0のレジスタ部４１と各ポートpt0〜pt3との間を接続する。各ポートpt0〜pt3で受信したパケット内のアドレス情報とレジスタ部４１のＣＦＲに設定されたアドレス空間とがパケット転送先判定バス４３を介して比較され、各ポートpt0〜pt3で受信したパケットの転送先ポートが決定される。【０００８】
ＣＦＲリクエスト・応答バス４４は、アップストリームポートpt0でＣＦＲに対する要求を行なうパケットをＣＰＵ１０から受信した際、レジスタ部４１のＣＦＲに対する要求の通知やＣＦＲからの応答情報の返信を行ない、ＣＦＲにおける構成情報の更新／読出を行なう。ＣＦＲリクエスト・応答バス４４は、ＣＦＲリクエストバス４４ａ及びＣＦＲ応答バス４４ｂから構成される。ＣＦＲリクエストバス４４ａは、レジスタ部４１のＣＦＲに対する更新要求または読出要求を通知する。ＣＦＲ応答バス４４ｂは、更新要求または読出要求に対するＣＦＲからの応答情報を返信する。【０００９】
次に、図２０に示すフローチャート（ステップＳ１０〜Ｓ２１）に従って、図１９に示すクロスバースイッチ４０Ｘまたは４０Ｙにおけるアップストリームポートpt0の動作について説明する。
アップストリームポート（パケット受信ポート）pt0でパケットが受信されると（ステップＳ１０）、受信されたパケットの種別判定が行なわれる（ステップＳ１１）。つまり、当該パケットが、I/Oデバイス５０Ａ〜５０Ｅまたはメインメモリ２０のデータに対する書込／読出を要求するメモリリクエストに係るものか、レジスタ部４１のＣＦＲに対する更新／読出を要求するＣＦＲリクエストに係るものかが、チェックされる。以下では、メモリリクエストに係るパケットをメモリリクエストパケットといい、ＣＦＲリクエストに係るパケットをＣＦＲリクエストパケットという。【００１０】
当該パケットがメモリリクエストパケットである場合（ステップＳ１１の“メモリリクエスト”ルート）、当該パケットのメモリリクエストアドレスがパケット転送先判定バス４３を通じてレジスタ部４１へ通知される（ステップＳ１２）。
レジスタ部４１は、通知されたメモリリクエストアドレスとＣＦＲに設定されたアドレス空間とを比較し、転送先ポートを検索・判定する（ステップＳ１３）。つまり、レジスタ部４１は、通知されたメモリリクエストアドレスを配下のアドレス空間に含むポートが存在する場合は当該ポートを転送先ポートとして判定する。一方、レジスタ部４１は、通知されたメモリリクエストアドレスを配下のアドレス空間に含むポートが存在しない場合は階層的に上位のポートを転送先ポートとして判定する。【００１１】
判定された転送先ポートに関する情報（転送先ポート番号）は、レジスタ部４１からパケット転送先判定バス４３を通じてパケット受信ポートへ通知される（ステップＳ１４）。そして、メモリリクエストパケットは、パケット受信ポートから転送先ポートへパケット中継バス４２を通じて転送される（ステップＳ１５）。転送先ポートへ転送されたメモリリクエストパケットは、転送先ポートから、当該転送先ポート配下のI/Oデバイスまたはクロスバースイッチへ出力される（ステップＳ１６）。【００１２】
当該パケットがＣＦＲリクエストパケットである場合（ステップＳ１１の“ＣＦＲリクエスト”ルート）、当該パケットのＣＦＲリクエストがＣＦＲリクエストバス４４ａを通じてレジスタ部４１へ通知される（ステップＳ１７）。レジスタ部４１は、通知されたＣＦＲリクエストが更新（write）であるか読出（read）であるかを判定する（ステップＳ１８）。【００１３】
ＣＦＲリクエストが更新である場合（ステップＳ１８のＹＥＳルート）、レジスタ部４１においてＣＦＲが当該パケットの内容に従って更新され、更新完了通知がＣＦＲ応答バス４４ｂを通じてパケット受信ポートへ通知される（ステップＳ１９）。そして、ＣＦＲの更新を完了した旨を通知するリプライパケットが、パケット受信ポートからＣＰＵ１０に対し出力される（ステップＳ２０）。一方、ＣＦＲリクエストが読出である場合（ステップＳ１８のＮＯルート）、所望の情報がレジスタ部４１のＣＦＲから読み出されＣＦＲ応答バス４４ｂを通じてパケット受信ポートへ通知される（ステップＳ２１）。そして、通知された情報を添付されたリプライパケットが、パケット受信ポートからＣＰＵ１０に対し出力される（ステップＳ２０）。【００１４】
なお、図２０では、図１９に示すアップストリームポートpt0での動作について説明したが、図１９に示す、アップストリームポートpt0以外のポートpt1〜pt3において、パケットを受信した場合も、図２０とほぼ同様の動作が行なわれる。ただし、メモリリクエストパケットを受信した場合、当該パケットのメモリリクエストアドレスが、ポートpt1〜pt3からパケット転送先判定バス４３を通じてアップストリームポートpt0のレジスタ部４１へ通知される。そして、ポートpt0のレジスタ部４１が、通知されたメモリリクエストアドレスとＣＦＲに設定されたアドレス空間とを比較して転送先ポートを検索・判定し、パケット転送先判定バス４３を通じてパケット受信ポート（pt1〜pt3）へ通知される。【００１５】
ここで、受信パケットの転送先ポートの検索時間は、メモリアクセスレイテンシに影響するため、最小限に抑えるのが望ましい。ここで、転送先ポートの検索時間は、図２０のステップＳ１２〜Ｓ１４の処理に要する時間に相当する。
しかしながら、図２０に示すクロスバースイッチを成すクロスバーチップ上において、ＣＦＲは、物理的に一組しかそなえられていない。このため、一つのクロスバーチップ上に実装するポート数の増加などの要因でクロスバーチップの面積が大きくなると、ＣＦＲを含むアップストリームポートとその他のポートとの間の物理的距離、つまりはパケット転送先判定バス４３の長さが長くなる。したがって、受信パケットの転送先ポートの検索時間が長くなるという課題がある。【００１６】
そこで、受信パケットの転送先ポートの検索時間を短くすべく、例えば図２１に示すように、ポートpt0以外のポートpt1〜pt3にも、全ポートの割当てメモリアドレス空間に関連するＣＦＲのコピーを含むレジスタ部（ＲＥＧ(copy)）４１ａ〜４１ｃをそなえることが考えられる。なお、図２１はクロスバースイッチの構成の他例を示す図である。図２１では、クロスバースイッチ４０Ｙの詳細な構成が示されているが、クロスバースイッチ４０Ｘも、クロスバースイッチ４０Ｙと同様に構成される。図２１では、ＣＰＵ１０及びメインメモリ２０の図示は省略されている。【００１７】
図２１に示すクロスバースイッチ４０Ｘ，４０Ｙにおいて、レジスタ部４１ａ〜４１ｃには、アップストリームポートpt0のレジスタ部４１に含まれるＣＦＲのコピー（コピーＣＦＲ）が含まれる。また、レジスタ部４１ａ〜４１ｃとポートpt1〜pt3との間は、それぞれパケット転送先判定バス４３ａ〜４３ｃにより接続される。これにより、ポートpt1〜pt3で受信したパケットの転送先ポートは、それぞれレジスタ部４１ａ〜４１ｃで検索・判定され、受信パケットの転送先ポートの検索時間を短縮することができる。【００１８】
ところで、図２１に示すクロスバースイッチ４０Ｘ，４０Ｙにおいて、ＣＦＲ更新リクエストはＣＰＵ１０で発行され、ＣＦＲ更新リクエストに含まれるデバイス番号，レジスタ番号などの識別情報に従って、当該識別情報に対応するＣＦＲが更新される。その際、アップストリームポートpt0のＣＦＲに対する更新と同じ更新をポートpt1〜pt3のコピーＣＦＲに対して行なうべく、アップストリームポートpt0とレジスタ部４１ａ〜４１ｃのコピーＣＦＲとを接続するＣＦＲ更新バス４５が用意される。したがって、ＣＦＲ更新リクエストに応じてアップストリームポートpt0のＣＦＲの更新が行なわれると、同じＣＦＲ更新リクエストがＣＦＲ更新バス４５を通じてポートpt1〜pt3のレジスタ部４１ａ〜４１ｃに転送される。これにより、ポートpt0のＣＦＲに対する更新と同じ更新が、レジスタ部４１ａ〜４１ｃのコピーＣＦＲに対しても行なわれる。【００１９】
なお、図２１では、４個のポートpt0〜pt3を有するクロスバースイッチ４０Ｘ，４０Ｙが示されているが、図２２では、８個のポートpt0〜pt7を有するクロスバースイッチ４０Ｘが示されている。図２２に示すクロスバースイッチ４０Ｘでは、アップストリームポートpt0とその他の全てのポートpt1〜pt7との間に、ポートpt0から放射状に設置された７本のＣＦＲ更新バス４５が用意される。なお、図２２は、クロスバースイッチ４０ＸにおけるＣＦＲ更新バス４５の設置例を示す図である。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特表２００７−５０７０４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
クロスバーチップ上の総ポート数をＮとすると、アップストリームポートpt0の位置が物理的に固定される場合、全てのコピーＣＦＲを更新するためには、Ｎ−１本のＣＦＲ更新バス４５が必要である。例えば図２２に示すクロスバースイッチ４０Ｘでは、７本のＣＦＲ更新バス４５が必要である。また、アップストリームポートpt0の位置を他のポートの位置に変更可能にしながら全てのコピーＣＦＲを更新するためには、Ｎ×(Ｎ−１)本のＣＦＲ更新バス４５が必要となる。例えば図２２に示すクロスバースイッチ４０Ｘでは、８×７＝５６本のＣＦＲ更新バス４５が必要である。【００２２】
クロスバーチップにおいて、通常、ポート間の物理的距離は遠い。特に、例えば図２２に示すクロスバースイッチ４０Ｘの、対角線上におけるポートpt0, pt4間の物理的距離は遠い。このため、これらのポート間を接続するＣＦＲ更新バス４５の配線長は長くなる。したがって、動作クロック周波数が高速な場合、各ＣＦＲ更新バス４５に、多数の中継用フリップフロップを追加挿入しなければならない。【００２３】
一つの側面で、本発明は、構成情報を格納する複数のレジスタを接続するバスの配線長を削減することを目的とする。
なお、前記目的に限らず、後述する発明を実施するための最良の形態に示す各構成により導かれる作用効果であって、従来の技術によっては得られない作用効果を奏することも本件の他の目的の一つとして位置付けることができる。
【課題を解決するための手段】
【００２４】
一つの案では、クロスバースイッチは、プロセッサと複数の入出力装置との間に介設されるものであって、第１ポート、第２ポート、第３ポート、及びバスを有する。前記第１ポートは、前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する。前記第２ポートは、前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する。前記第３ポートは、前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する。前記バスは、前記第１ポート、前記第２ポート、及び前記第３のポートを環状に接続し、前記構成情報を伝播する。【００２５】
一つの案では、情報処理装置は、プロセッサと、前記プロセッサに接続されたクロスバースイッチと、前記クロスバースイッチに接続された複数の入出力装置と、を備え、前記クロスバースイッチは、上述した第１ポート、第２ポート、第３ポート、及びバスを有する。【００２６】
一つの案では、情報処理装置の制御方法は、プロセッサと、前記プロセッサに接続されたクロスバースイッチと、前記クロスバースイッチに接続された複数の入出力装置と、を備え、前記クロスバースイッチは、前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、を有する情報処理装置の制御方法であって、前記第１ポート、前記第２ポート、及び前記第３ポートを、前記構成情報を伝播するバスによって環状に接続し、前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送する。
【発明の効果】
【００２７】
一実施形態によれば、構成情報を格納する複数のレジスタを接続するバスの配線長が削減される。
【図面の簡単な説明】
【００２８】
【図１】一実施形態としてのクロスバースイッチを用いた情報処理装置（コンピュータシステム）の構成を示すブロック図である。
【図２】図１に示す情報処理装置のクロスバースイッチにおける各ポートの第１例の構成を示すブロック図である。
【図３】図２に示す構成のアップストリームポートにおけるパケット受信時の処理を説明するフローチャートである。
【図４】図２に示す構成のポートにおけるＣＦＲ更新リクエスト受信時の処理を説明するフローチャートである。
【図５】図２に示す構成のポートを有するクロスバースイッチにおけるＣＦＲ更新動作例を説明する図である。
【図６】図１に示す情報処理装置のクロスバースイッチにおける各ポートの第２例の構成を示すブロック図である。
【図７】図６に示す構成のアップストリームポートにおけるパケット受信時の処理を説明するフローチャートである。
【図８】図６に示す構成のポートにおける固有ＣＦＲに対する読出／書込要求受信時の処理を説明するフローチャートである。
【図９】図６に示す構成のポートを有するクロスバースイッチにおける固有ＣＦＲ読出動作例を説明する図である。
【図１０】図１に示す情報処理装置のクロスバースイッチにおける各ポートの第３例の構成を示すブロック図である。
【図１１】図１０に示す構成のアップストリームポートにおけるパケットの送達確認処理を説明するフローチャートである。
【図１２】図１に示す情報処理装置のクロスバースイッチにおける各ポートの第４例の構成を示すブロック図である。
【図１３】図１２に示す構成のポートにおけるタイミング調整制御部の詳細構成を示すブロック図である。
【図１４】ＣＦＲ更新バスの時分割例（バス出力競合なし）を説明するタイミングチャートである。
【図１５】ＣＦＲ更新バスの時分割例（バス出力競合あり）を説明するタイミングチャートである。
【図１６】図１２及び図１３に示すタイミング調整制御部によるリクエスト処理順序補償動作を説明するタイミングチャートである。
【図１７】複数ポートを有するクロスバースイッチを用いたコンピュータシステム（情報処理装置）の構成を示すブロック図である。
【図１８】図１７に示すコンピュータシステムのメモリアドレス空間を説明する図である。
【図１９】クロスバースイッチの構成の一例を示す図である。
【図２０】図１９に示すクロスバースイッチにおけるアップストリームポートの動作を説明するフローチャートである。
【図２１】クロスバースイッチの構成の他例を示す図である。
【図２２】クロスバースイッチにおけるＣＦＲ更新バスの設置例を示す図である。
【図２３】ＣＦＲ更新バスに挿入すべき中継用ＦＦ（フリップフロップ）の数を説明すべくクロスバースイッチにおけるポート配置例を示す図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照して実施の形態を説明する。
〔１〕本実施形態の情報処理装置について
図１は、一実施形態としてのクロスバースイッチ４０を用いた情報処理装置（コンピュータシステム）１の構成を示すブロック図である。図１に示す情報処理装置１は、ＣＰＵ（プロセッサ）１０と、メインメモリ２０と、ＩＯＣ（入出力制御装置）３０と、クロスバースイッチ４０と、I/Oデバイス（入出力装置）５０Ａ〜５０Ｇとを有している。I/Oデバイスを示す符号としては、一のI/Oデバイスを特定する場合、“５０Ａ”〜“５０Ｇ”が用いられ、任意のI/Oデバイスを指す場合、“５０”が用いられる。
【００３０】
ＣＰＵ１０，メインメモリ２０及びＩＯＣ３０は、システムバス６０を介して接続される。I/Oデバイス５０Ａ〜５０Ｇは、ＩＯＣ３０に対し、I/Oバス７０とクロスバースイッチ４０とを介して接続される。クロスバースイッチ４０は、８つのポート（pt0〜pt7）１００を有する。ポートを示す符号としては、一のポートを特定する場合、“pt0”〜“pt7”が用いられ、任意のポートを指す場合、“１００”が用いられる。
【００３１】
クロスバースイッチ４０のポートpt0（第１ポート）には、I/Oバス７０及びＩＯＣ３０を介してＣＰＵ１０が接続される。以下、クロスバースイッチ４０においてＣＰＵ１０に最も近いポートpt0を「アップストリームポート」という場合がある。
クロスバースイッチ４０のポートpt1〜pt7（第２ポート及び第３ポート）には、I/Oバス７０を介し、それぞれI/Oデバイス５０Ａ〜５０Ｇが接続される。なお、本実施形態において、ポートpt1〜pt7には、I/Oバス７０を介しI/Oデバイス５０が接続されているが、他のクロスバースイッチ４０が接続されてもよい。この場合、ＩＯＣ３０には、I/Oバス７０と２以上のクロスバースイッチ４０とを介し、I/Oデバイス５０等が階層的に接続される。
【００３２】
各ポート１００は、図２を参照しながら後述するＣＦＲ２１０（図１では図示略）を有している。ＣＦＲ２１０は、ＣＰＵ１０及びI/Oデバイス５０の構成情報（メモリアドレス空間）を格納する構成制御レジスタである。
クロスバースイッチ４０におけるポートpt0〜pt7の間は、パケット中継バス１０１（図１では図示略；図２参照）を介して相互に接続される。パケット中継バス１０１は、ポートpt0〜pt7の間でパケットを中継する。各ポート１００は、メモリリクエストパケットを受信すると、ＣＦＲ２１０を検索して転送先ポートを判定し、判定された転送先ポートへパケット中継バス１０１を通じてメモリリクエストパケットを転送する。
【００３３】
さらに、ＣＰＵ１０からのＣＦＲ更新リクエストに応じて各ポート１００のＣＦＲ２１０における構成情報を更新すべく、クロスバースイッチ４０のポートpt0〜pt7（第１ポート、第２ポート、及び第３ポート）は、ＣＦＲ更新バス１０２を介して、環状に接続される。つまり、ＣＦＲ更新バス１０２は、ポートpt0〜pt7どうしをループ状（数珠繋ぎ）に接続し、ＣＰＵ１０からの、更新内容である構成情報を含むＣＦＲ更新リクエストを、ポートpt0→pt1→pt2→pt3→pt4→pt5→pt6→pt7→pt0の順（図１の時計回り）に伝播する。
【００３４】
アップストリームポートpt0は、ＣＰＵ１０からＣＦＲ更新リクエストパケットを受信すると、ポートpt0内のＣＦＲ２１０を更新するとともに、ＣＦＲ更新バス１０２を介しＣＦＲ更新リクエストを次のポートpt1へ転送する。各ポートpt1〜pt7は、前段のポートからＣＦＲ更新バス１０２を介しＣＦＲ更新リクエストを受信すると、各ポートpt1〜pt7内のＣＦＲ２１０を更新するとともに、ＣＦＲ更新バス１０２を介しＣＦＲ更新リクエストを次のポートへ転送する。アップストリームポートpt0は、前段のポートpt7からＣＦＲ更新バス１０２を介し、自身が転送したＣＦＲ更新リクエストを受信すると、ＣＦＲ２１０の更新を完了した旨をＣＰＵ１０へ通知する。
【００３５】
なお、本実施形態の情報処理装置１において上述したメモリリクエストの転送処理やＣＦＲ更新リクエストの転送処理を実現する具体的なポート構成（第１〜第４例）については、図２，図６，図１０，図１２及び図１３を参照しながら説明する。また、上述したメモリリクエストの転送処理やＣＦＲ更新リクエストの転送処理については、図３〜図５，図７〜図９，図１１及び図１４〜図１６を参照しながら具体的に説明する。
【００３６】
上述したように、本実施形態のクロスバースイッチ４０では、図２２に示すごとくポートpt0から他のポートpt1〜pt7へ放射状に配線される７本のＣＦＲ更新バス４５に代え、ポートpt0〜pt7を環状に接続するＣＦＲ更新バス１０２が配線される。これにより、構成情報を含むＣＦＲ更新リクエストは、各ＣＦＲ更新バス１０２を通じて、各ポート１００に対し順次（図１では時計回りで）伝播され、各ポート１００において構成情報が更新される。
【００３７】
したがって、ＣＦＲ更新バスを放射状に配線した場合（図２２参照）よりも、図１に示すごとくポート１００をＣＦＲ更新バス１０２により環状に接続した方が、ＣＦＲ更新バス１０２の配線長を削減することができる。つまり、隣接するポート１００間の物理的距離は近いため、ＣＦＲ更新バス１０２の配線長を短くすることができる。このようにＣＦＲ更新バス１０２の配線長を削減できるため、クロスバースイッチ４０の物理動作クロック周波数が高速な場合でも、構成情報を含むＣＦＲ更新リクエストを伝播するＣＦＲ更新バス１０２の中継に必要なＦＦ（フリップフロップ）の数を抑制することができる。
【００３８】
また、ＣＦＲ更新バス１０２は、クロスバースイッチ４０を成すクロスバーチップの外周領域において環状に配線される。このため、同チップ上においてポート１００間を接続する多数のバス、例えばパケット中継バス１０１が配線される内部領域内において、ＣＦＲ更新バスを長距離に亘って配線する必要がなくなり、同チップ上での配線レイアウトの自由度が高くなるという利点もある。
【００３９】
さらに、後述するごとく同一構成のポート１００をＣＦＲ更新バス１０２により環状に接続することで、ＣＦＲ更新バス１０２を追加することなく、複数のポート１００の全てをアップストリームポートpt0に変更することが可能である。ここで、クロスバーチップ上の総ポート数をＮとすると、アップストリームポートpt0の位置を他のポートの位置に変更可能にしながら全てのＣＦＲ２１０を更新するためには、図２２に示す手法ではＮ×(Ｎ−１)本のＣＦＲ更新バス４５が必要である。これに対し、本実施形態のクロスバースイッチ４０で必要なＣＦＲ更新バス１０２はＮ本である。本実施形態のように例えばＮ＝８の場合、図２２に示す手法で必要なＣＦＲ更新バス４５は５６本であるのに対し、本実施形態で必要なＣＦＲ更新バス１０２は８本となる。このように、本実施形態のクロスバースイッチ４０では、特に、アップストリームポートpt0を他のポート１００に変更可能に構成する場合、ＣＦＲ更新バス１０２の本数及び配線長を大幅に削減でき、ひいては、ＣＦＲ更新バス１０２の中継に必要なＦＦの数を抑制することができる。
【００４０】
ここで、図２３を参照し、ＣＦＲ更新バスを放射状に配線した場合（図２２参照）に必要な中継用ＦＦの数と、図１に示すごとくポート１００をＣＦＲ更新バス１０２により環状に接続した場合に必要な中継用ＦＦの数とについて、具体的に説明する。図２３は、クロスバースイッチ４０（クロスバーチップ）におけるポート配置例を示す図である。
【００４１】
図２３では、ポート１００（pt0〜pt7）の数が８であり、４つのポートpt0, pt7, pt6, pt5と４つのポートpt1〜pt4とが、図２３中の左右方向に１２バンプの間隔を空けて対向配置されている。４つのポートpt0, pt7, pt6, pt5は、図２３中の上下方向に１５バンプの間隔を空けて配置され、同様に、４つのポートpt1〜pt4も、図２３中の上下方向に１５バンプの間隔を空けて配置されている。また、１バンプ（bump）は、クロスバーチップのバンプの間隔であり、一制御クロックτでバスを伝播する信号の距離を３０００μmとする。
【００４２】
このとき、図２３に示す８個のポート１００に対し、アップストリームポートpt0を他のポート１００に変更可能にしながら、図２２に示すごとくＣＦＲ更新バスを放射状に配線する場合、５６本のＣＦＲ更新バスに全部で１０８段の中継用ＦＦを挿入する必要がある。一方、図２３に示す８個のポート１００に対し、図１に示すごとくＣＦＲ更新バス１０２によりポート１００を環状に接続する場合、８本のＣＦＲ更新バス１０２に、それぞれ１段の中継用ＦＦを挿入すればよく、必要な中継用ＦＦは全部で８段で済む。このように、本実施形態のごとくＣＦＲ更新バス１０２によりポート１００を環状に接続することにより、ＣＦＲ更新バスに挿入すべき中継用ＦＦの数を大幅に削減することができる。
【００４３】
〔２〕クロスバースイッチにおける各ポートの詳細構成及びクロスバースイッチの動作について
以下、上述した情報処理装置１を成すクロスバースイッチ４０における各ポートの第１〜第４例の構成と、各例の構成によって得られる作用効果とについて、図２〜図１６を参照しながら具体的に説明する。
【００４４】
〔２−１〕ポートの第１例
〔２−１−１〕ポートの第１例の構成
図２は、図１に示す情報処理装置１のクロスバースイッチ４０における各ポート１００の第１例の構成を示すブロック図である。図２に示す第１例のポート１００は、受信バッファ１１０，通常リクエスト制御部１２０，ＣＦＲ更新完了通知生成部１３０，送信バッファ１４０及びレジスタ部２００を有している。
【００４５】
受信バッファ１１０は、I/Oバス７０を介してＣＰＵ１０，I/Oデバイス５０，他のクロスバースイッチ４０の少なくとも一つに接続され、ＣＰＵ１０，I/Oデバイス５０，他のクロスバースイッチ４０の少なくとも一つから各種パケットを受信する。同様に、送信バッファ１４０は、I/Oバス７０を介してＣＰＵ１０，I/Oデバイス５０，他のクロスバースイッチ４０の少なくとも一つに接続され、ＣＰＵ１０，I/Oデバイス５０，他のクロスバースイッチ４０の少なくとも一つへ各種パケットを送信する。
【００４６】
なお、本実施形態では、ポートpt0がＣＰＵ１０に接続されるアップストリームポートであり、ポートpt0の受信バッファ１１０及び送信バッファ１４０は、I/Oバス７０，ＩＯＣ３０及びシステムバス６０を介してＣＰＵ１０に接続される。また、ポートpt1〜pt7の受信バッファ１１０及び送信バッファ１４０は、それぞれ、I/Oバス７０を介してI/Oデバイス５０Ａ〜５０Ｇに接続される。
【００４７】
受信バッファ１１０は、保持部１１１及び送信先判定制御部１１２を有している。
保持部１１１は、I/Oバス７０からのパケットを順次保持するとともに、同パケットを入力順に出力するＦＩＦＯ（First-In First-Out）方式のメモリ（キュー）である。
送信先判定制御部１１２は、保持部１１１からのパケットの種別判定を行なう。送信先判定制御部１１２は、パケットがメモリリクエストパケットである場合、当該パケットのメモリリクエストアドレスを後述のアドレス比較部２２０に通知し、当該アドレスに応じた転送先ポート番号をアドレス比較部２２０から受信する。この後、送信先判定制御部１１２は、転送先ポート番号を含む通常リクエスト（メモリリクエスト）を通常リクエスト制御部１２０へ通知する。一方、判定制御部１１２は、パケットがＣＦＲリクエストパケットである場合、ＣＦＲリクエストを後述のパケット制御部２３１へ通知する。
【００４８】
通常リクエスト制御部１２０は、他ポート１００へのパケット中継バス１０１に接続され、受信バッファ１１０からの通常リクエストを、当該通常リクエストの転送先ポート番号に応じた他ポート１００へ、パケット中継バス１０１を通じて転送する。
ＣＦＲ更新完了通知生成部１３０は、後述の自ポート内読出／書込指示部２３３または後述の送信元チェック部２６１からの完了通知を受信すると、ＣＰＵ１０に対するリプライパケットを生成し、送信バッファ１４０へ出力する。ＣＦＲ更新完了通知生成部１３０は、ＣＦＲリクエストがデータ読出に係る場合、後述のセレクタ２５０からの読出データ、または、後述の送信元チェック部２６１からの完了通知に添付された読出データ（後述）を上記リプライパケットに添付する。なお、本実施形態のＣＦＲ更新完了通知生成部１３０は、基本的に、後述の送信元チェック部２６１からの完了通知に応じて、リプライパケットを生成するものとする。
【００４９】
送信バッファ１４０は、複数の保持部１４１と、セレクタ１４２と、アービタ１４３とを有している。
複数の保持部１４１の一つは、ＣＦＲ更新完了通知生成部１３０からの通知パケットを順次保持するとともに、同パケットを入力順に出力するＦＩＦＯ方式のメモリ（キュー）である。また、その他の保持部１４１は、パケット中継バス１０１を通じて他ポート１００からのパケットを順次保持するとともに、同パケットを入力順に出力するＦＩＦＯ方式のメモリ（キュー）である。
【００５０】
セレクタ１４２は、後述のアービタ１４３からの選択信号に従って、複数の保持部１４１のうちの一つからのパケットを選択し、I/Oバス７０へ出力する。
アービタ（調停部）１４３は、複数の保持部１４１におけるパケット保持状態や、図示しない制御部からの調停指示などに応じて、複数の保持部１４１のうちの一つを選択する選択信号をセレクタ１４２へ出力する。
【００５１】
レジスタ部（ＲＥＧ）２００は、コピーＣＦＲ２１０，アドレス比較部２２０，コピーＣＦＲ更新要求生成部２３０，ＣＦＲ読出／書込指示部２４０，セレクタ２５０，コピーＣＦＲ更新要求受信部２６０及びリクエスト送信部２７０を有している。
コピーＣＦＲ（第１〜第３レジスタ）２１０は、ＣＰＵ１０からのＣＦＲ更新リクエストに応じて書き込まれる構成情報を格納する。構成情報は、情報処理装置１において、メインメモリ２０やI/Oデバイス５０Ａ〜５０Ｇ上のレジスタなどの資源に割り当てられたメモリアドレス空間を規定する。なお、アップストリームポートであるポートpt0におけるコピーＣＦＲ（第１レジスタ）２１０は、実ＣＦＲを兼ねる。その他のポートpt1〜pt7におけるコピーＣＦＲ（第２及び第３レジスタ）２１０は、実ＣＦＲ内の構成情報のコピーを格納する。
【００５２】
アドレス比較部２２０は、送信先判定制御部１１２からのメモリリクエストアドレスとＣＦＲ２１０に格納された構成情報（アドレス空間）とを比較し、転送先ポートを特定する転送先ポート番号を検索・判定する。アドレス比較部２２０は、送信先判定制御部１１２から通知されたメモリリクエストアドレスを配下のアドレス空間に含むポートが存在する場合、当該ポートを特定する転送先ポート番号を送信先判定制御部１１２に返信する。
【００５３】
コピーＣＦＲ更新要求生成部２３０は、アップストリームポート（図１ではポートpt0）で機能し、送信先判定制御部１１２からのＣＦＲリクエストがコピーＣＦＲ２１０の更新を要求するものである場合、新規リクエストとしてＣＦＲ更新リクエストを生成する。コピーＣＦＲ更新要求生成部２３０は、パケット制御部２３１，新規リクエスト生成部２３２及び自ポート内読出／書込指示部２３３を有している。
【００５４】
パケット制御部２３１は、送信先判定制御部１１２からのＣＦＲリクエストが読出要求である場合、自ポート内読出／書込指示部２３３に対し読出指示を出力する。パケット制御部２３１は、送信先判定制御部１１２からのＣＦＲリクエストが書込要求（更新要求）である場合、新規リクエスト生成部２３２及び自ポート内読出／書込指示部２３３に対し書込指示（更新指示）を出力する。
【００５５】
新規リクエスト生成部２３２は、パケット制御部２３１からの書込指示に従って、コピーＣＦＲ２１０を更新する新規リクエストパケット（ＣＦＲ更新リクエストパケット）を生成して出力する。新規リクエスト生成部２３２は、ＣＰＵ１０からのリクエストパケットを新規リクエストパケットとして出力してもよい。
自ポート内読出／書込指示部２３３は、パケット制御部２３１からの読出指示または書込指示に従って自ポート内のＣＦＲ２１０に対する構成情報の読出または書込の指示を行なう。また、自ポート内読出／書込指示部２３３は、自ポート内のＣＦＲ２１０に対する構成情報の更新指示を行なった時点で、更新を完了した旨を通知する完了通知を、ＣＦＲ更新完了通知生成部１３０に出力するように構成してもよい。
【００５６】
ＣＦＲ読出／書込指示部２４０は、コピーＣＦＲ更新要求生成部２３０または後述のコピーＣＦＲ更新要求受信部２６０からの読出／書込指示に従って、コピーＣＦＲ２１０に対する構成情報の読出または書込（更新）を実行する。
セレクタ２５０は、ＣＦＲ読出／書込指示部２４０からの読出指示に従って、コピーＣＦＲ２１０から読み出された構成情報を読出データとして選択的に切り換えて出力する。
【００５７】
コピーＣＦＲ更新要求受信部２６０は、隣接するポート１００からＣＦＲ更新バス１０２を通じてＣＦＲ更新リクエストを受信し、コピーＣＦＲ２１０の更新指示及びＣＦＲ更新リクエストの中継を行なう。コピーＣＦＲ更新要求受信部２６０は、送信元チェック部２６１及び読出／書込制御部２６２を有している。
【００５８】
送信元チェック部２６１は、隣接ポート１００からＣＦＲ更新バス１０２を通じて受け取ったＣＦＲ更新リクエストパケットの送信元情報を参照し、ＣＦＲ更新リクエストパケットが自ポートから出力されたものか否かを判定する。送信元情報は、例えば、新規リクエスト生成部２３２によるＣＦＲ更新リクエストパケットの生成時に当該パケットに添付され、アップストリームポートを特定するポート番号等の情報である。送信元チェック部２６１は、自ポートのポート番号とＣＦＲ更新リクエストパケットの送信元情報であるポート番号とを比較し、これらが一致する場合、ＣＦＲ更新リクエストパケットが自ポートから出力されたものであると判定する。送信元チェック部２６１は、ＣＦＲ更新リクエストパケットが自ポートから出力されたものであると判定した場合、全てのＣＦＲ２１０の更新を完了した旨を通知する完了通知を、ＣＦＲ更新完了通知生成部１３０に出力する。一方、送信元チェック部２６１は、ＣＦＲ更新リクエストパケットが自ポートから出力されたものでないと判定した場合、読出／書込制御部２６２に対し、制御指示を出力するとともに、受け取ったＣＦＲ更新リクエストパケットを中継パケットとして転送する。
【００５９】
読出／書込制御部２６２は、送信元チェック部２６１からの制御指示に応じ、ＣＦＲ更新リクエストパケットの指示内容に従って、ＣＦＲ２１０に対する構成情報の書込（更新）の指示を行なう。つまり、読出／書込制御部２６２は、受け取ったＣＦＲ更新リクエストパケットの指示内容が書込要求（更新要求）であれば、ＣＦＲ２１０に対する構成情報の書込（更新）の指示を行なう。なお、読出／書込制御部２６２は、受け取ったＣＦＲ更新リクエストパケットの指示内容が書込要求（更新要求）であれば、受け取ったＣＦＲ更新リクエストパケットを中継パケットとしてリクエスト送信部２７０へ転送する。
【００６０】
また、読出／書込制御部２６２は、送信元チェック部２６１からの制御指示に応じ、ＣＦＲ更新リクエストパケットの指示内容に従って、ＣＦＲ２１０に対する構成情報の読出を行なうことも可能である。つまり、読出／書込制御部２６２は、受け取ったＣＦＲ更新リクエストパケットの指示内容が読出要求であれば、ＣＦＲ２１０に対する構成情報の読出の指示を行なう。
【００６１】
リクエスト送信部２７０は、新規リクエスト生成部２３２からの新規リクエスト、または、読出／書込制御部２６２からの中継リクエストを、ＣＦＲ更新バス１０２へ出力し、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送する。アップストリームポート（図１ではポートpt0）におけるリクエスト送信部２７０は、新規リクエスト生成部２３２からの新規リクエストをＣＦＲ更新バス１０２へ出力する。一方、アップストリームポート以外のポート（図１ではポートpt1〜pt7）におけるリクエスト送信部２７０は、読出／書込制御部２６２からの中継リクエストをＣＦＲ更新バス１０２へ出力する。
【００６２】
〔２−１−２〕ポートの第１例の動作
次に、図２に示す構成のポート１００の動作、及び、図２に示す構成のポート１００を有するクロスバースイッチ４０の動作について、図３〜図５を参照しながら説明する。
まず、図３に示すフローチャート（ステップＳ１０１〜Ｓ１１２）に従って、図２に示す構成のアップストリームポート１００(pt0)におけるパケット受信時の処理について説明する。
【００６３】
アップストリームポートpt0の受信バッファ１１０でパケットが受信されると（ステップＳ１０１）、送信先判定制御部１１２により、パケットの種別判定が行なわれる（ステップＳ１０２）。送信先判定制御部１１２により、パケットがメモリリクエストパケットであると判定された場合（ステップＳ１０２の“メモリリクエスト”ルート）、当該パケットのメモリリクエストアドレスがアドレス比較部２２０に通知される。アドレス比較部２２０では、ＣＦＲ２１０が参照され、通知されたメモリリクエストアドレスとＣＦＲ２１０に格納された構成情報（アドレス空間）とが比較され、転送先ポートを特定する転送先ポート番号が検索・判定される（ステップＳ１０３）。
【００６４】
転送先ポート番号は、アドレス比較部２２０から送信先判定制御部１１２に返信され、送信先判定制御部１１２により、転送先ポート番号を含む通常リクエストが通常リクエスト制御部１２０へ通知される。通常リクエスト制御部１２０では、受信バッファ１１０からの通常リクエスト（メモリリクエスト）が、当該通常リクエストの転送先ポート番号に応じた他ポート１００へ、パケット中継バス１０１を通じて転送される（ステップＳ１０４）。転送先ポートへ転送されたメモリリクエストパケットは、転送先ポートから、当該転送先ポート配下のI/Oデバイス５０またはクロスバースイッチ４０へ出力される（ステップＳ１０５）。
【００６５】
一方、送信先判定制御部１１２により、パケットがＣＦＲリクエストパケットであると判定された場合（ステップＳ１０２の“ＣＦＲリクエスト”ルート）、ＣＦＲリクエストが、受信バッファ１１０からコピーＣＦＲ更新要求生成部２３０のパケット制御部２３１に通知される（ステップＳ１０６）。パケット制御部２３１では、通知されたＣＦＲリクエストが更新(write)であるか読出(read)であるかが判定される（ステップＳ１０７）。
【００６６】
ＣＦＲリクエストが更新である場合（ステップＳ１０７のＹＥＳルート）、自ポート内読出／書込指示部２３３及びＣＦＲ読出／書込指示部２４０により、自ポート内のＣＦＲ２１０に対する構成情報の書込更新が行なわれる（ステップＳ１０８）。さらに、コピーＣＦＲ２１０を更新する新規リクエストパケット（ＣＦＲ更新リクエストパケット）が新規リクエスト生成部２３２により生成される。生成された新規リクエストパケットは、リクエスト送信部２７０からＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ１０９）。
【００６７】
この後、ＣＦＲ更新完了通知生成部１３０は、全てのＣＦＲ２１０の更新の完了を待機する（ステップＳ１１０）。ＣＦＲ更新完了通知生成部１３０は、送信元チェック部２６１で自ポートから出力したＣＦＲ更新リクエストパケットが受信されて送信元チェック部２６１から完了通知が行なわれた場合、全てのＣＦＲ２１０の更新を完了したと判定している。送信元チェック部２６１から完了通知が発行されると（ステップＳ１１０のＹＥＳルート）、ＣＦＲ更新完了通知生成部１３０により、ＣＰＵ１０に対するリプライパケットが生成される（ステップＳ１１１）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１１２）。
【００６８】
なお、ステップＳ１１０において、ＣＦＲ更新完了通知生成部１３０は、全てのＣＦＲ２１０の更新の完了を待機しているが、ＣＦＲ更新リクエストの伝播時間は予測可能な短い時間であるため、自ポートのＣＦＲ２１０を更新した時点で、更新完了と判定してもよい。この場合、ＣＦＲ更新完了通知生成部１３０は、自ポート内読出／書込指示部２３３から完了通知が発行された場合に、更新を完了したと判定する。
【００６９】
一方、ＣＦＲリクエストが読出である場合（ステップＳ１０７のＮＯルート）、自ポート内読出／書込指示部２３３及びＣＦＲ読出／書込指示部２４０により、自ポート内のＣＦＲ２１０から所望の構成情報の読出が行なわれる（ステップＳ１１３）。読み出されたデータは、セレクタ２５０を介してＣＦＲ更新完了通知生成部１３０に通知され（ステップＳ１１４）、ＣＦＲ更新完了通知生成部１３０により、通知された読出データを添付した、ＣＰＵ１０に対するリプライパケットが生成される（ステップＳ１１１）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１１２）。
【００７０】
次に、図４に示すフローチャート（ステップＳ２０１〜Ｓ２０５）に従って、図２に示す構成のポート１００におけるＣＦＲ更新リクエスト受信時の処理（コピーＣＦＲ更新要求受信部２６０の動作）について説明する。
コピーＣＦＲ更新要求受信部２６０において隣接ポート１００からＣＦＲ更新バス１０２を通じてＣＦＲ更新リクエストパケットが受信されると（ステップＳ２０１）、まず、送信元チェック部２６１により、受信したパケットの送信元が自ポートであるか否かが判定される（ステップＳ２０２）。
【００７１】
受信したパケットの送信元が自ポートでない場合（ステップＳ２０２のＮＯルート）、受信したＣＦＲ更新リクエストに基づき、読出／書込制御部２６２及びＣＦＲ読出／書込指示部２４０により、自ポート内のＣＦＲ２１０における構成情報の書込更新が行なわれる（ステップＳ２０３）。また、受信したＣＦＲ更新リクエストパケットは、リクエスト送信部２７０により、中継リクエストとしてＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ２０４）。
【００７２】
一方、受信したパケットの送信元が自ポートである場合（ステップＳ２０２のＹＥＳルート）、送信元チェック部２６１からＣＦＲ更新完了通知生成部１３０へ完了通知が発行される（ステップＳ２０５）。ＣＦＲ更新完了通知生成部１３０に対し送信元チェック部２６１から完了通知が発行されると（図３のステップＳ１１０のＹＥＳルートに相当）、図３を参照しながら前述した通り、ＣＰＵ１０に対するリプライパケットが生成され、生成されたリプライパケットがＣＰＵ１０へ転送される。
【００７３】
次に、図５を参照しながら、図２に示す構成のポート１００を有するクロスバースイッチ４０におけるＣＦＲ更新動作例について説明する。つまり、アップストリームポートpt0でＣＦＲ更新リクエストを受信し、ＣＦＲ更新バス１０２を用いて全てのポートpt0〜pt7で更新処理を完了し、ＣＰＵ１０に完了通知を転送するまでの処理について、図５の矢印Ａ１〜Ａ７を参照しながら説明する。なお、図５では、各ポートpt0〜pt7の動作に関わる構成のみが図示され、各ポートpt0〜pt7の動作に関わらない構成は一部図示を省略されている。
【００７４】
まず、アップストリームポートpt0において、ＣＰＵ１０からI/Oバス７０を通じてＣＦＲ更新リクエストパケットが受信される（矢印Ａ１参照）。受信したパケットに応じ、コピーＣＦＲ更新要求生成部２３０を介して、自ポートpt0内のコピーＣＦＲ２１０に対する構成情報の書込更新が行なわれる（矢印Ａ２参照）。さらに、コピーＣＦＲ更新要求生成部２３０において、コピーＣＦＲ２１０を更新する新規リクエストパケット（ＣＦＲ更新リクエストパケット）が生成される。生成された新規リクエストパケットは、リクエスト送信部２７０からＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて隣接ポートpt1へ転送される（矢印Ａ３参照）。この後、アップストリームポートpt0は、他のポートpt1〜pt7でコピーＣＦＲ２１０の構成情報が更新されるのを待機する、つまりポートpt7からＣＦＲ更新バス１０２を通じてＣＦＲ更新リクエストパケットが戻ってくるのを待機する。
【００７５】
ポートpti（i＝１〜７）において、前段のポートpt(i-1)からＣＦＲ更新バス１０２を通じてＣＦＲ更新リクエストパケットが受信されると、コピーＣＦＲ更新要求受信部２６０を介して自ポートpti内のコピーＣＦＲ２１０に対する構成情報の書込更新が行なわれる（矢印Ａ４参照）。また、受信されたパケットは、コピーＣＦＲ更新要求受信部２６０及びリクエスト送信部２７０を介して、中継リクエストとしてＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて次の隣接ポートpt(i+1)へ転送される（矢印Ａ５参照）。
【００７６】
ポートpt7からのＣＦＲ更新リクエストパケット（中継リクエスト）の転送先はアップストリームポートpt0であり、ＣＦＲ更新リクエストパケットは、ポートpt0，pt1，pt2，pt3，pt4，pt5，pt6，pt7の順に転送され、最終的にポートpt7からポートpt0に戻る（矢印Ａ６参照）。
【００７７】
アップストリームポートpt0において、ポートpt7からＣＦＲ更新バス１０２を通じてＣＦＲ更新リクエストパケットが受信されると（矢印Ａ６参照）、送信元チェック部２６１により、受信したパケットの送信元が自ポートであるか否かが判定される。このとき、受信したパケットの送信元は自ポートであると判定され、ポートpt7から受信したＣＦＲ更新リクエストは破棄される一方、送信元チェック部２６１からＣＦＲ更新完了通知生成部１３０へ完了通知が発行される。そして、ＣＰＵ１０に対するリプライパケットが生成され、生成されたリプライパケットが送信バッファ１４０及びI/Oバス７０を通じてＣＰＵ１０へ転送される（矢印Ａ７参照）。
【００７８】
このように、図２に示す構成のポート１００を有するクロスバースイッチ４０では、ＣＦＲ更新の中継ポートでコピーＣＦＲ２１０の更新を行ないつつＣＦＲ更新リクエストを伝播させることで、全てのポートのコピーＣＦＲ２１０の更新を完了することができる。この構成によれば、ポート数がＮであれば、比較的短い距離（最長距離が隣接ポート間の距離）のＮ本のＣＦＲ更新バス１０２により、Ｎ個のポートを環状に接続するだけで、Ｎ個のポートにおける全てのＣＦＲ２１０の更新が実現される。
【００７９】
また、ＣＦＲ更新バス１０２を共用することで、ＣＦＲ更新を受け付けるポートつまりアップストリームポートとして機能するポートが２以上存在する場合でも、バスを追加することなく対応することができる。
したがって、図２に示す構成のポート１００を有するクロスバースイッチ４０によっても、図１を参照しながら上述したクロスバースイッチ４０（情報処理装置１）と同様の作用効果を得ることができる。
【００８０】
〔２−２〕ポートの第２例
〔２−２−１〕ポートの第２例の構成
図６は、図１に示す情報処理装置１のクロスバースイッチ４０における各ポート１００の第２例の構成を示すブロック図である。図６に示す第２例のポート１００も、図２に示す第１例のポート１００とほぼ同様に構成されている。ただし、図６に示す第２例のポート１００では、ポート固有ＣＦＲ２１１及び読出データマージ部２６３が追加されている点が、図２に示す第１例のポート１００と異なっている。
【００８１】
ポート固有ＣＦＲ（固有レジスタ）２１１は、各ポート１００のレジスタ部２００においてコピーＣＦＲ２１０に付設され、各ポート固有の情報、例えば各ポート１００内の状態等に関する各種情報を格納する。
【００８２】
ポート１００の第２例は、ＣＰＵ１０からの読出／書込要求に応じてポート固有ＣＦＲ２１１からデータを読み出す際またはポート固有ＣＦＲ２１１にデータを書き込む際に、ＣＦＲ更新のために備えた構成（ＣＦＲ更新バス１０２等）を利用可能にしている。このため、ポート１００の第２例では、コピーＣＦＲ更新要求受信部２６０に、読出データマージ部２６３が追加される。さらに、第２例では、パケット制御部２３１，新規リクエスト生成部２３２，自ポート内読出／書込指示部２３３，ＣＦＲ読出／書込指示部２４０，セレクタ２５０，送信元チェック部２６１，読出／書込制御部２６２及びＣＦＲ更新完了通知生成部１３０に、第１例で説明した機能以外に後述する機能が追加されている。また、第２例では、ＣＰＵ１０は、ＣＦＲリクエストとして、コピーＣＦＲ２１０の更新要求やアップストリームポートpt0のＣＦＲ２１０における更新情報の読出要求のほか、各ポート１００のポート固有ＣＦＲ２１１における情報の読出／書込要求も発行される。
【００８３】
以下、第２例で追加された機能及び読出データマージ部２６３について説明する。
パケット制御部２３１は、送信先判定制御部１１２からのＣＦＲリクエストが自ポートのポート固有ＣＦＲ２１１に対する読出／書込指示である場合、自ポート内読出／書込指示部２３３に対し読出／書込指示を出力する。パケット制御部２３１は、送信先判定制御部１１２からのＣＦＲリクエストが他ポートのポート固有ＣＦＲ２１１に対する読出／書込指示である場合、新規リクエスト生成部２３２に対し読出／書込指示を出力する。
【００８４】
新規リクエスト生成部２３２は、パケット制御部２３１から他ポートのポート固有ＣＦＲ２１１に対する読出／書込指示を受けると、当該読出／書込指示に従った読出／書込を要求する新規リクエストパケットを生成して出力する。
自ポート内読出／書込指示部２３３は、自ポートのポート固有ＣＦＲ２１１に対する読出／書込指示を受けると、自ポートのポート固有ＣＦＲ２１１に対する読出または書込の指示を行なう。
【００８５】
ＣＦＲ読出／書込指示部２４０は、コピーＣＦＲ更新要求生成部２３０またはコピーＣＦＲ更新要求受信部２６０からの読出／書込指示に従って、ポート固有ＣＦＲ２１１に対する読出または書込を実行する。
セレクタ２５０は、ＣＦＲ読出／書込指示部２４０からの読出指示に従って、ポート固有ＣＦＲ２１１から読み出された情報を読出データとして選択的に切り換えて出力する。
【００８６】
第２例のポート１００におけるコピーＣＦＲ更新要求受信部２６０には、送信元チェック部２６１及び読出／書込制御部２６２のほかに、読出データマージ部２６３が追加される。
送信元チェック部２６１は、隣接ポート１００からＣＦＲ更新バス１０２を通じて、ポート固有ＣＦＲ２１１に対する読出／書込リクエストパケットを受け取った場合、当該パケットの送信元情報を参照し、当該パケットが自ポートから出力されたものか否かを判定する。送信元チェック部２６１は、当該パケットが自ポートから出力されたものであると判定した場合、当該パケットが読出と書込のいずれに係るものであるかを判定する。送信元チェック部２６１は、当該パケットが書込に係るものであると判定した場合、特定ポートのポート固有ＣＦＲ２１１に対する書込を完了した旨を通知する完了通知を、ＣＦＲ更新完了通知生成部１３０に出力する。また、送信元チェック部２６１は、当該パケットが読出に係るものであると判定した場合、特定ポートのポート固有ＣＦＲ２１１からの読出を完了した旨を通知する完了通知を、当該パケットにマージされた読出データとともに、ＣＦＲ更新完了通知生成部１３０に出力する。一方、送信元チェック部２６１は、当該パケットが自ポートから出力されたものでないと判定した場合、読出／書込制御部２６２に対し、当該パケットがポート固有ＣＦＲ２１１に対する読出／書込に関するものである旨を通知するとともに、受け取った当該パケットを中継パケットとして転送する。
【００８７】
読出／書込制御部２６２は、送信元チェック部２６１から当該パケットがポート固有ＣＦＲ２１１に対する読出／書込に関するものである旨を通知されると、読出／書込対象のポート固有ＣＦＲ２１１のレジスタ番号を参照し、読出／書込対象のポート固有ＣＦＲ２１１が自ポート内か他ポート内かを判定する。読出／書込制御部２６２は、ポート固有ＣＦＲ２１１が他ポート内であると判定した場合、当該パケットを中継パケットとしてリクエスト送信部２７０へ転送する。一方、読出／書込制御部２６２は、ポート固有ＣＦＲ２１１が自ポート内であると判定した場合、当該パケットが読出と書込のいずれに係るものであるかを判定する。読出／書込制御部２６２は、当該パケットが書込に係るものであると判定した場合、ポート固有ＣＦＲ２１１に対する書込の指示を行なうとともに、当該パケットを中継パケットとして、読出データマージ部２６３経由でリクエスト送信部２７０へ転送する。このとき、読出データマージ部２６３は機能しない。また、読出／書込制御部２６２は、当該パケットが読出に係るものであると判定した場合、ポート固有ＣＦＲ２１１からの読出の指示を行なうとともに、当該パケットを読出データマージ部２６３へ転送する。
【００８８】
読出データマージ部２６３は、読出／書込制御部２６２によるポート固有ＣＦＲ２１１からの読出の指示に応じてポート固有ＣＦＲ２１１から読み出された読出データを、当該パケットにマージする。読出データマージ部２６３は、読出データをマージされた当該パケットを中継パケットとしてリクエスト送信部２７０へ転送する。
【００８９】
ＣＦＲ更新完了通知生成部１３０は、送信元チェック部２６１から、特定ポートのポート固有ＣＦＲ２１１に対する書込の完了通知を受けると、ＣＰＵ１０に対するリプライパケットを生成し、送信バッファ１４０へ出力する。一方、ＣＦＲ更新完了通知生成部１３０は、送信元チェック部２６１から、特定ポートのポート固有ＣＦＲ２１１からの読出の完了通知を読出データとともに受けると、読出データを添付した、ＣＰＵ１０に対するリプライパケットを生成し、送信バッファ１４０へ出力する。
【００９０】
〔２−２−２〕ポートの第２例の動作
次に、図６に示す構成のポート１００の動作、及び、図６に示す構成のポート１００を有するクロスバースイッチ４０の動作について、図７〜図９を参照しながら説明する。
まず、図７に示すフローチャート（ステップＳ１２１〜Ｓ１４０）に従って、図６に示す構成のアップストリームポート１００(pt0)におけるパケット受信時の処理について説明する。
【００９１】
アップストリームポートpt0の受信バッファ１１０でパケットが受信されると（ステップＳ１２１）、送信先判定制御部１１２により、パケットの種別判定が行なわれる（ステップＳ１２２）。送信先判定制御部１１２により、パケットがメモリリクエストパケットであると判定された場合（ステップＳ１２２の“メモリリクエスト”ルート）、当該パケットのメモリリクエストアドレスがアドレス比較部２２０に通知される。アドレス比較部２２０では、ＣＦＲ２１０が参照され、通知されたメモリリクエストアドレスとＣＦＲ２１０に格納された構成情報（アドレス空間）とが比較され、転送先ポートを特定する転送先ポート番号が検索・判定される（ステップＳ１２３）。
【００９２】
転送先ポート番号は、アドレス比較部２２０から送信先判定制御部１１２に返信され、送信先判定制御部１１２により、転送先ポート番号を含む通常リクエストが通常リクエスト制御部１２０へ通知される。通常リクエスト制御部１２０では、受信バッファ１１０からの通常リクエスト（メモリリクエスト）が、当該通常リクエストの転送先ポート番号に応じた他ポート１００へ、パケット中継バス１０１を通じて転送される（ステップＳ１２４）。転送先ポートへ転送されたメモリリクエストパケットは、転送先ポートから、当該転送先ポート配下のI/Oデバイス５０またはクロスバースイッチ４０へ出力される（ステップＳ１２５）。
【００９３】
一方、送信先判定制御部１１２により、パケットがＣＦＲリクエストパケットであると判定された場合（ステップＳ１２２の“ＣＦＲリクエスト”ルート）、ＣＦＲリクエストが、受信バッファ１１０からコピーＣＦＲ更新要求生成部２３０のパケット制御部２３１に通知される（ステップＳ１２６）。パケット制御部２３１では、通知されたＣＦＲリクエストが更新であるか読出であるかが判定される（ステップＳ１２７）。
【００９４】
ＣＦＲリクエストが更新である場合（ステップＳ１２７のＹＥＳルート）、パケット制御部２３１では、書込対象のレジスタ番号が参照され、書込対象がコピーＣＦＲ２１０であるか否かが判定される（ステップＳ１２８）。書込対象がコピーＣＦＲ２１０である場合（ステップＳ１２８のＹＥＳルート）、自ポート内読出／書込指示部２３３及びＣＦＲ読出／書込指示部２４０により、自ポート内のＣＦＲ２１０に対する構成情報の書込更新が行なわれる（ステップＳ１２９）。さらに、コピーＣＦＲ２１０を更新する新規リクエストパケット（ＣＦＲ更新リクエストパケット）が新規リクエスト生成部２３２により生成される。生成された新規リクエストパケットは、リクエスト送信部２７０からＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ１３０）。
【００９５】
この後、ＣＦＲ更新完了通知生成部１３０は、全てのＣＦＲ２１０の更新の完了を待機する（ステップＳ１３１）。ＣＦＲ更新完了通知生成部１３０は、送信元チェック部２６１で自ポートから出力したＣＦＲ更新リクエストパケットが受信されて送信元チェック部２６１から完了通知が行なわれた場合、全てのＣＦＲ２１０の更新を完了したと判定している。送信元チェック部２６１から完了通知が発行されると（ステップＳ１３１のＹＥＳルート）、ＣＦＲ更新完了通知生成部１３０により、ＣＰＵ１０に対するリプライパケットが生成される（ステップＳ１３２）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１３３）。
【００９６】
書込対象がコピーＣＦＲ２１０でない場合つまり書込対象がポート固有ＣＦＲ２１１である場合（ステップＳ１２８のＮＯルート）、パケット制御部２３１では、レジスタ番号に基づき、書込対象のポート固有ＣＦＲ２１１が自ポート内か他ポート内かが判定される（ステップＳ１３４）。書込対象のポート固有ＣＦＲ２１１が自ポート内である場合（ステップＳ１３４のＹＥＳルート）、自ポート内読出／書込指示部２３３及びＣＦＲ読出／書込指示部２４０により、自ポート内のポート固有ＣＦＲ２１１に対する書込が行なわれる（ステップＳ１３５）。自ポート内のポート固有ＣＦＲ２１１に対する書込を完了すると、その旨を通知する完了通知が、自ポート内読出／書込指示部２３３からＣＦＲ更新完了通知生成部１３０に通知される（ステップＳ１３６）。そして、ＣＦＲ更新完了通知生成部１３０により、自ポート内のポート固有ＣＦＲ２１１に対する書込を完了した旨をＣＰＵ１０に通知するリプライパケットが生成される（ステップＳ１３２）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１３３）。
【００９７】
書込対象のポート固有ＣＦＲ２１１が他ポート内である場合（ステップＳ１３４のＮＯルート）、他ポート内の書込対象のポート固有ＣＦＲ２１１に書込を行なう新規リクエストパケット（ポート固有ＣＦＲ書込リクエストパケット）が新規リクエスト生成部２３２により生成される。生成された新規リクエストパケットは、リクエスト送信部２７０からＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ１３７）。この後、ＣＦＲ更新完了通知生成部１３０は、送信元チェック部２６１で自ポートから出力したポート固有ＣＦＲ書込リクエストパケットが受信されて送信元チェック部２６１から完了通知が行なわれるのを待機する（ステップＳ１３１）。送信元チェック部２６１から完了通知が発行されると（ステップＳ１３１のＹＥＳルート）、ＣＦＲ更新完了通知生成部１３０により、ＣＰＵ１０に対するリプライパケットが生成される（ステップＳ１３２）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１３３）。
【００９８】
一方、ＣＦＲリクエストが読出である場合（ステップＳ１２７のＮＯルート）、パケット制御部２３１では、読出対象のレジスタ番号が参照され、読出対象がコピーＣＦＲ２１０であるか否かが判定される（ステップＳ１３８）。読出対象がコピーＣＦＲ２１０である場合（ステップＳ１３８のＹＥＳルート）、自ポート内読出／書込指示部２３３及びＣＦＲ読出／書込指示部２４０により、自ポート内のＣＦＲ２１０から所望の構成情報の読出が行なわれる（ステップＳ１３９）。読み出されたデータは、セレクタ２５０を介してＣＦＲ更新完了通知生成部１３０に通知され（ステップＳ１４０）、ＣＦＲ更新完了通知生成部１３０により、通知された読出データを添付した、ＣＰＵ１０に対するリプライパケットが生成される（ステップＳ１３２）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１３３）。
【００９９】
読出対象がコピーＣＦＲ２１０でない場合つまり読出対象がポート固有ＣＦＲ２１１である場合（ステップＳ１３８のＮＯルート）、パケット制御部２３１では、レジスタ番号に基づき、読出対象のポート固有ＣＦＲ２１１が自ポート内か他ポート内かが判定される（ステップＳ１４１）。読出対象のポート固有ＣＦＲ２１１が自ポート内である場合（ステップＳ１４１のＹＥＳルート）、自ポート内読出／書込指示部２３３及びＣＦＲ読出／書込指示部２４０により、自ポート内のポート固有ＣＦＲ２１１から読出が行なわれる（ステップＳ１３９）。読み出されたデータは、セレクタ２５０を介してＣＦＲ更新完了通知生成部１３０に通知され（ステップＳ１４０）、ＣＦＲ更新完了通知生成部１３０により、通知された読出データを添付した、ＣＰＵ１０に対するリプライパケットが生成される（ステップＳ１３２）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１３３）。
【０１００】
読出対象のポート固有ＣＦＲ２１１が他ポート内である場合（ステップＳ１４１のＮＯルート）、他ポート内の読出対象のポート固有ＣＦＲ２１１から読出を行なう新規リクエストパケット（ポート固有ＣＦＲ読出リクエストパケット）が新規リクエスト生成部２３２により生成される。生成された新規リクエストパケットは、リクエスト送信部２７０からＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ１４２）。この後、ＣＦＲ更新完了通知生成部１３０は、送信元チェック部２６１で自ポートから出力したポート固有ＣＦＲ読出リクエストパケットが受信されて送信元チェック部２６１から完了通知が行なわれるのを待機する（ステップＳ１３１）。自ポートに戻ってきたポート固有ＣＦＲ読出リクエストパケットには、特定ポートのポート固有ＣＦＲ２１１から読み出された読出データがマージされており、送信元チェック部２６１からの完了通知には、当該読出データが添付されている。そして、送信元チェック部２６１から完了通知が発行されると（ステップＳ１３１のＹＥＳルート）、ＣＦＲ更新完了通知生成部１３０により、当該読出データを添付した、ＣＰＵ１０に対するリプライパケットが生成される（ステップＳ１３２）。生成されたリプライパケットは、ＣＦＲ更新完了通知生成部１３０から送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０へ転送される（ステップＳ１３３）。
【０１０１】
次に、図８に示すフローチャート（ステップＳ２１１〜Ｓ２２２）に従って、図６に示す構成のポート１００におけるポート固有ＣＦＲ２１１に対する読出／書込要求受信時の処理（コピーＣＦＲ更新要求受信部２６０の動作）について説明する。
コピーＣＦＲ更新要求受信部２６０において隣接ポート１００からＣＦＲ更新バス１０２を通じてポート固有ＣＦＲ読出／書込リクエストパケットが受信されると（ステップＳ２１１）、まず、送信元チェック部２６１により、受信したパケットの送信元が自ポートであるか否かが判定される（ステップＳ２１２）。
【０１０２】
受信したパケットの送信元が自ポートである場合（ステップＳ２１２のＹＥＳルート）、送信元チェック部２６１では、受信したパケットが書込と読出のいずれに係るものであるかが判定される（ステップＳ２１３）。受信したパケットが書込に係る場合（ステップＳ２１３のＹＥＳルート）、特定ポートのポート固有ＣＦＲ２１１に対する書込を完了した旨を通知する完了通知が、送信元チェック部２６１からＣＦＲ更新完了通知生成部１３０に通知される（ステップＳ２１４）。また、受信したパケットが読出に係る場合（ステップＳ２１３のＮＯルート）、特定ポートのポート固有ＣＦＲ２１１からの読出を完了した旨を通知する完了通知が、当該パケットにマージされた読出データとともに、送信元チェック部２６１からＣＦＲ更新完了通知生成部１３０に通知される（ステップＳ２１５）。
【０１０３】
一方、受信したパケットの送信元が自ポートでない場合（ステップＳ２１２のＮＯルート）、読出／書込制御部２６２では、読出／書込対象のポート固有ＣＦＲ２１１のレジスタ番号が参照され、読出／書込対象のポート固有ＣＦＲ２１１が他ポート内か否かを判定する（ステップＳ２１６）。ポート固有ＣＦＲ２１１が他ポート内である場合（ステップＳ２１６のＹＥＳルート）、受信したパケットは、中継パケットとしてリクエスト送信部２７０へ転送され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ２１７）。
【０１０４】
ポート固有ＣＦＲ２１１が自ポート内である場合（ステップＳ２１６のＮＯルート）、読出／書込制御部２６２では、受信したパケットが書込と読出のいずれに係るものであるかが判定される（ステップＳ２１８）。受信したパケットが書込に係る場合（ステップＳ２１８のＹＥＳルート）、読出／書込制御部２６２及びＣＦＲ読出／書込指示部２４０により、ポート固有ＣＦＲ２１１に対する書込が行なわれる（ステップＳ２１９）。また、受信したパケットは、中継パケットとして、読出／書込制御部２６２から読出データマージ部２６３経由でリクエスト送信部２７０へ転送され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ２２０）。
【０１０５】
受信したパケットが読出に係る場合（ステップＳ２１８のＮＯルート）、読出／書込制御部２６２及びＣＦＲ読出／書込指示部２４０により、ポート固有ＣＦＲ２１１からデータの読出が行なわれる（ステップＳ２２１）。ポート固有ＣＦＲ２１１からの読出データは、読出データマージ部２６３により、受信したパケットにマージされる。読出データをマージされたパケットは、中継パケットとして、読出データマージ部２６３からリクエスト送信部２７０へ転送され、ＣＦＲ更新バス１０２を通じて隣接ポート１００へ転送される（ステップＳ２２２）。
【０１０６】
次に、図９を参照しながら、図６に示す構成のポート１００を有するクロスバースイッチ４０におけるポート固有ＣＦＲ読出動作例について説明する。つまり、アップストリームポートpt0で、ポートpt5に対するポート固有ＣＦＲ読出リクエストを受信し、ＣＦＲ更新バス１０２を用いてポートpt5のポート固有ＣＦＲ２１１に対する読出処理を完了し、ＣＰＵ１０に完了通知及び読出データを転送するまでの処理について、図９の矢印Ｂ１〜Ｂ７を参照しながら説明する。なお、図９では、各ポートpt0〜pt7の動作に関わる構成のみが図示され、各ポートpt0〜pt7の動作に関わらない構成は一部図示を省略されている。
【０１０７】
まず、アップストリームポートpt0において、ＣＰＵ１０からI/Oバス７０を通じポートpt5に対するポート固有ＣＦＲ読出リクエストパケットが受信される（矢印Ｂ１参照）。受信したパケットに応じ、コピーＣＦＲ更新要求生成部２３０において、ポートpt5のポート固有レジスタ２１１からデータを読み出す新規リクエストパケット（ポート固有ＣＦＲ読出リクエストパケット）が生成される。生成された新規リクエストパケットは、リクエスト送信部２７０からＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて隣接ポートpt1へ転送される（矢印Ｂ２参照）。この後、アップストリームポートpt0は、ポートpt7からＣＦＲ更新バス１０２を通じてポート固有ＣＦＲ読出リクエストパケットが戻ってくるのを待機する。
【０１０８】
ポートpt1〜pt4においては、前段のポートpt0〜pt3からＣＦＲ更新バス１０２を通じてポート固有ＣＦＲ読出リクエストパケットが受信される。受信したパケットは、ポートpt1〜pt4とは無関係であるので、そのまま、コピーＣＦＲ更新要求受信部２６０及びリクエスト送信部２７０を介して、中継リクエストとしてＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて次の隣接ポートpt2〜pt5へ転送される（矢印Ｂ３参照）。
【０１０９】
ポートpt5に対するポート固有ＣＦＲ読出リクエストパケットが、ポートpt4からポートpt5へ転送されると（矢印Ｂ４参照）、ポートpt5では、コピーＣＦＲ更新要求受信部２６０を通じてポート固有ＣＦＲ２１１からデータの読出が行なわれる。ポート固有ＣＦＲ２１１からの読出データは、読出データマージ部２６３により、受信したパケットにマージされる。読出データをマージされたパケットは、リクエスト送信部２７０を介して、中継リクエストとしてＣＦＲ更新バス１０２へ出力され、ＣＦＲ更新バス１０２を通じて次の隣接ポートpt6へ転送される（矢印Ｂ５参照）。
【０１１０】
ポートpt6, pt7においては、ポートpt1〜pt4と同様、前段のポートpt5, pt6から受信したポート固有ＣＦＲ読出リクエストパケット（読出データを添付されたパケット）が、そのまま、次の隣接ポートpt7, pt0へ転送される（矢印Ｂ２，Ｂ３参照）。
このようにしてポート固有ＣＦＲ読出リクエストパケットは、ポートpt0，pt1，pt2，pt3，t4，pt5，pt6，pt7の順に転送され、ポートpt5で読出データをマージされ、最終的にポートpt7からポートpt0に戻る（矢印Ｂ６参照）。
【０１１１】
アップストリームポートpt0において、ポートpt7からＣＦＲ更新バス１０２を通じて、読出データを添付された、ポート固有ＣＦＲ読出リクエストパケットが受信されると（矢印Ｂ６参照）、送信元チェック部２６１により、受信したパケットの送信元が自ポートであるか否かが判定される。このとき、受信したパケットの送信元は自ポートであると判定され、ポート固有ＣＦＲ読出リクエストパケットにマージされた読出データが取り出され、ポート固有ＣＦＲ読出リクエスト自体は破棄される。そして、読出データを添付した完了通知が、送信元チェック部２６１からＣＦＲ更新完了通知生成部１３０へ発行される。ＣＦＲ更新完了通知生成部１３０では、読出データを添付した、ＣＰＵ１０に対するリプライパケットが生成され、生成されたリプライパケットが送信バッファ１４０及びI/Oバス７０を通じてＣＰＵ１０へ転送される（矢印Ｂ７参照）。
【０１１２】
図９に示す動作例では、ポートpt5のポート固有ＣＦＲ２１１からデータを読み出す場合について説明したが、他のポートのポート固有ＣＦＲ２１１からのデータ読出も、図９に示した動作例と同様にして行なうことができる。また、各ポートのポート固有ＣＦＲ２１１へのデータ書込みも、図９に示した動作例と同様にして行なうことができる。
【０１１３】
このように、図６に示す構成のポート１００を有するクロスバースイッチ４０では、図２に示す構成のポート１００を有するクロスバースイッチ４０と同様の作用効果を得られるほか、ＣＦＲ更新バス１０２等を用いて、ポート固有ＣＦＲ２１１からのデータ読出および書込を行なうことができる。つまり、ポート１００をＣＦＲ更新バス１０２により環状に接続することで、新たなバス等を追加することなく、各ポートに分散配置されたポート固有ＣＦＲ２１１に対するデータ読出／書込を実現することができる。
【０１１４】
〔２−３〕ポートの第３例
〔２−３−１〕ポートの第３例の構成
図１０は、図１に示す情報処理装置１のクロスバースイッチ４０における各ポート１００の第３例の構成を示すブロック図である。図１０に示す第３例のポート１００も、図６に示す第２例のポート１００とほぼ同様に構成されている。ただし、図１０に示す第３例のポート１００では、コピーＣＦＲ更新要求受信部２６０に比較部２６４が追加されている点が、図６に示す第２例のポート１００と異なっている。
【０１１５】
ポート１００の第３例は、ＣＦＲ更新バス１０２により環状に接続されたポートpt0〜pt7を伝播してポートpt0に戻ってきたパケットの送達確認を行なう構成を備えている。このため、ポート１００の第３例では、コピーＣＦＲ更新要求受信部２６０に比較部２６４が追加されるほか、新規リクエスト生成部２３２に、第１及び第２例で説明した機能以外に後述する機能が追加されている。
【０１１６】
以下、第３例で追加された機能及び比較部２６４について説明する。
新規リクエスト生成部２３２は、ポートpt0〜pt7に転送されるべき新規リクエストパケットを生成しＣＦＲ更新バス１０２へ出力する際、新規リクエストパケットの全部または一部を期待値として比較部２６４に通知する。期待値としては、新規リクエストパケットの全部または一部に代え、新規リクエストパケットを特定することの可能な各種情報を用いてもよい。
【０１１７】
比較部２６４は、隣接ポート１００から受信したパケットが自ポートから出力されたものであると送信元チェック部２６１により判定した場合、受信したパケットと新規リクエスト生成部２３２から通知された期待値（パケットの全部または一部）とを比較する。つまり、比較部２６４は、環状に接続されたポートpt0〜pt7を伝播してポートpt0に戻ってきたパケットが、新規リクエスト生成部２３２で生成したパケット（ＣＰＵ１０から受信したリクエストパケット）と一致するか否かを判定する。
【０１１８】
比較部２６４は、隣接ポート１００から受信したパケットと期待値とが一致する場合、ＣＦＲ更新完了通知生成部１３０へ完了通知を行なう。完了通知を受けたＣＦＲ更新完了通知生成部１３０は、当該完了通知に対応するリプライパケットを生成し、生成されたリプライパケットを、送信バッファ１４０を通じてI/Oバス７０へ出力することにより、ＣＰＵ１０に対する完了通知を行なう。
【０１１９】
一方、比較部２６４は、隣接ポート１００から受信したパケットと期待値とが不一致の場合、当該パケットのポートpt0〜pt7への転送処理に際して何らかの異常が生じたものと判断し、新規リクエスト生成部２３２に対し、当該パケットに対応する新規リクエストパケットの再送指示を行なう。再送指示を受けた新規リクエスト生成部２３２は、再度、同じ新規リクエストパケットを、リクエスト送信部２７０を通じてＣＦＲ更新バス１０２へ出力し、当該パケットのポートpt0〜pt7への転送処理を再度実行する。新規リクエスト生成部２３２は、新規リクエストパケットの再転送処理を行なう際にも、上記期待値を比較部２６４に通知する。
【０１２０】
新規リクエストパケットの再転送処理は、比較部２６４で一致判定となるまで繰り返し実行される。なお、新規リクエストパケットの再転送処理を所定回数繰り返しても比較部２６４で一致判定が得られない場合、ＣＦＲ更新完了通知生成部１３０が、ＣＰＵ１０に対し、パケット転送を正常に完了できなかった旨を通知するエラー通知を行なうように構成してもよい。
【０１２１】
〔２−３−２〕ポートの第３例の動作
次に、図１１に示すフローチャート（Ｓ３０１〜Ｓ３０８）に従って、図１０に示す構成のアップストリームポート１００(pt0)におけるパケットの送達確認処理について説明する。
まず、新規リクエスト生成部２３２において、ポートpt0〜pt7に転送されるべき新規リクエストパケットが生成され、リクエスト転送部２７０を通じＣＦＲ更新バス１０２へ出力されると（ステップＳ３０１）、期待値が生成されて比較部２６４に通知される（ステップＳ３０２）。期待値は、前述した通り、例えば新規リクエストパケットの全部または一部であり、比較部２６４のレジスタ等に保持される。
【０１２２】
この後、コピーＣＦＲ更新要求受信部２６０において隣接ポート１００からパケットが受信されると（ステップＳ３０３のＹＥＳルート）、送信元チェック部２６１により、受信したパケットの送信元が自ポートであるか否かが判定される（ステップＳ３０４）。受信したパケットの送信元が自ポートでない場合（ステップＳ３０４のＮＯルート）、当該パケットは自ポートで生成して転送されたものではないので、コピーＣＦＲ更新要求受信部２６０は、ステップＳ３０３の処理に戻り、他のパケットの到着を待機する。
【０１２３】
受信したパケットの送信元が自ポートである場合（ステップＳ３０４のＹＥＳルート）、比較部２６４において、受信したパケットと新規リクエスト生成部２３２から通知された期待値（パケットの全部または一部）とが比較される（ステップＳ３０５）。
比較部２６４により、ポートpt0〜pt7を伝播してポートpt0に戻ってきたパケットが、新規リクエスト生成部２３２で生成したパケットと一致すると判定された場合（ステップＳ３０６のＹＥＳルート）、ＣＦＲ更新完了通知生成部１３０に対する完了通知が行なわれる（ステップＳ３０７）。ＣＦＲ更新完了通知生成部１３０では、当該完了通知に対応するリプライパケットが生成され、生成されたリプライパケットは、送信バッファ１４０を通じてI/Oバス７０へ出力され、ＣＰＵ１０に対する完了通知が行なわれる。
【０１２４】
一方、比較部２６４により、ポートpt0〜pt7を伝播してポートpt0に戻ってきたパケットが、新規リクエスト生成部２３２で生成したパケットと一致しないと判定された場合（ステップＳ３０６のＮＯルート）、新規リクエスト生成部２３２に対する再送指示が行なわれる（ステップＳ３０８）。つまり、受信したパケットと期待値とが不一致の場合、当該パケットのポートpt0〜pt7への転送処理に際して何らかの異常が生じたものと判断され、新規リクエスト生成部２３２に対し、当該パケットに対応する新規リクエストパケットの再送指示が行なわれる。これに伴い、当該パケットのポートpt0〜pt7への転送処理が再度実行され、コピーＣＦＲ更新要求受信部２６０はステップＳ３０２の処理へ移行し、ステップＳ３０６でＹＥＳ判定となるまで、ステップＳ３０２〜Ｓ３０８を繰り返し実行する。
【０１２５】
このように、図１０に示す構成のポート１００を有するクロスバースイッチ４０によれば、図２や図６に示す構成のポート１００を有するクロスバースイッチ４０と同様の作用効果を得られるほか、パケットの送達確認を行なうことができる。つまり、ポートpt0から出力されたパケット（期待値）と、ポートpt0に戻ってきたパケットとを比較することにより、ＣＦＲ更新バス１０２とポートpt0〜pt7とから成るループ中をリクエストパケットが正しく伝播したか否かを確認することができる。
【０１２６】
また、リクエストパケットが正しく伝播されていない場合には、同じリクエストパケットの再送が実行され、ＣＦＲ更新リクエストパケットやポート固有ＣＦＲ読出／書込リクエストパケットなどの各種パケットを各ポート１００に確実に転送することができる。
なお、上述したポート１００の第３例では、比較部２６４が、図６に示す第２例のポート１００に追加されているが、図２に示す第１例のポート１００に追加されてもよい。この場合も、ポート１００の第３例と同様の作用効果を得ることができる。
【０１２７】
〔２−４〕ポートの第４例
〔２−４−１〕ポートの第４例の構成
図１２は、図１に示す情報処理装置１のクロスバースイッチ４０における各ポート１００の第４例の構成を示すブロック図である。図１２に示す第４例のポート１００も、図６に示す第２例のポート１００とほぼ同様に構成されている。ただし、図１２に示す第４例のポート１００では、コピーＣＦＲ更新要求生成部２３０にタイミング調整制御部２３４が追加されている点が、図６に示す第２例のポート１００と異なっている。
【０１２８】
ポート１００の第４例は、構成情報を含むＣＦＲ更新リクエストパケットやポート固有ＣＦＲ読出／書込リクエストパケットなどの各種パケットの送信タイミングを特定の値で時分割し、要求（リクエスト）発行可能タイミングを調整する構成を備えている。このため、ポート１００の第４例では、コピーＣＦＲ更新要求生成部２３０にタイミング調整制御部２３４が追加されるほか、パケット制御部２３１に、第１及び第２例で説明した機能以外に後述する機能が追加されている。
【０１２９】
以下、第４例で追加された機能及びタイミング調整制御部２３４について説明する。
パケット制御部２３１は、タイミング調整制御部２３４からのリクエスト発行可能タイミング指示に従って、リクエスト送信部２７０を通じてリクエストパケットをＣＦＲ更新バス１０２へ出力する。つまり、パケット制御部２３１は、例えば、タイミング調整制御部２３４からのリクエスト発行可能タイミング指示が“１”(High)のときにリクエストパケットがＣＦＲ更新バス１０２へ出力されるように新規リクエスト生成部２３２を制御する。また、パケット制御部２３１は、例えば、タイミング調整制御部２３４からのリクエスト発行可能タイミング指示が“０”(Low)のときにはリクエストパケットがＣＦＲ更新バス１０２へ出力されるのを抑止し、自ポートからのリクエスト発行を禁止する。
【０１３０】
タイミング調整制御部２３４は、パケット制御部２３１に対し、上述したリクエスト発行可能タイミング指示を発行するもので、図１３に示すように、タイミング調整設定レジスタ２３４ａ，セレクタ２３４ｂ及びタイミングカウンタ２３４ｃを有している。図１３は、図１２に示す第４例のポート１００におけるタイミング調整制御部２３４の詳細構成を示すブロック図である。
【０１３１】
タイミング調整設定レジスタ２３４ａは、リクエスト発行可能タイミングをプログラムしたものある。タイミング調整設定レジスタ２３４ａでは、自ポートからのパケット発行を可能にすべきタイミング、即ちリクエスト発行可能タイミングに対応するビットに“１”が設定される。また、タイミング調整設定レジスタ２３４ａでは、自ポートからのパケット発行を禁止すべきタイミングに対応するビットに“０”が設定される。
【０１３２】
セレクタ２３４ｂは、タイミングカウンタ２３４ｃからのカウント値に従って、タイミング調整設定レジスタ２３４ａにおいて“１”または“０”を設定された複数のビットから、各ビットに設定された“１”または“０”を、順に一つずつ選択する。セレクタ２３４ｂは、選択された設定値を、リクエスト発行可能タイミング指示としてパケット制御部２３１に対し発行する。
【０１３３】
タイミングカウンタ２３４ｃは、制御周期毎にカウント値をカウントアップし、所定値までカウントアップすると０にリセットされ、０から所定値までのカウント値を周期的にセレクタ２３４ｂへの指示として出力する。
セレクタ２３４ｂは、タイミングカウンタ２３４ｃからのカウント値に応じたビットの設定値を、レジスタ２３４ａからパケット制御部２３１に対し発行する。
【０１３４】
例えば、レジスタ２３４ａの０ビット〜９ビットにそれぞれ１，０，０，０，０，０，０，０，０が設定され、タイミングカウンタ２３４ｃは、０から９までのカウント値を周期的にセレクタ２３４ｂへ出力する場合、セレクタ２３４ｂは以下のように動作する。つまり、タイミングカウンタ２３４ｃから０から９までのカウント値を周期的に受けるセレクタ２３４ｂは、レジスタ２３４ａの０ビット〜９ビットの設定値１，０，０，０，０，０，０，０，０を、順次、周期的にパケット制御部２３１に対し出力する。このようなリクエスト発行可能タイミング指示を受けたパケット制御部２３１は、制御周期０でリクエスト発行を許可した後、制御周期１〜９でリクエスト発行を禁止する処理を繰り返す。したがって、新規リクエスト生成部２３２は、１０回に１回、リクエストを発行するように動作する。
【０１３５】
また、例えば、レジスタ２３４ａの０ビット〜３ビットにそれぞれ１，０，１，０が設定され、タイミングカウンタ２３４ｃは、０から３までのカウント値を周期的にセレクタ２３４ｂへ出力する場合、セレクタ２３４ｂは以下のように動作する。つまり、タイミングカウンタ２３４ｃから０から３までのカウント値を周期的に受けるセレクタ２３４ｂは、レジスタ２３４ａの０ビット〜３ビットの設定値１，０，１，０を、順次、周期的にパケット制御部２３１に対し出力する。このようなリクエスト発行可能タイミング指示を受けたパケット制御部２３１は、制御周期０，２でリクエスト発行を許可し、制御周期１，３でリクエスト発行を禁止する処理を繰り返す。これにより、新規リクエスト生成部２３２は、リクエスト生成・発行処理とリクエスト生成・発行の禁止処理とを、制御周期毎に交互に繰り返すように動作する。
【０１３６】
〔２−４−２〕ポートの第４例の動作
次に、図１４〜図１６を参照しながら、図１２及び図１３に示す構成のポート１００を有するクロスバースイッチ４０の動作について具体的に説明する。図１４は、ＣＦＲ更新バス１０２の時分割例（バス出力競合なし）を説明するタイミングチャートであり、図１５は、ＣＦＲ更新バス１０２の時分割例（バス出力競合あり）を説明するタイミングチャートである。また、図１６は、図１２及び図１３に示すタイミング調整制御部２３４によるリクエスト処理順序補償動作を説明するタイミングチャートである。
【０１３７】
一つのクロスバースイッチ４０を、２以上のアップストリームポートを有する構成で使用する場合、つまり同一クロスバースイッチ４０上に複数のI/Oツリーを実装する場合、２以上のアップストリームポートからのＣＦＲ更新リクエストパケットを同時に処理する必要ある。その場合には、図１２及び図１３に示す構成のポート１００を用いることにより、ＣＦＲ更新バス１０２に対するリクエストの発行タイミングが特定の値で時分割され、パケット制御部２３１によるリクエスト発行可能タイミングが調整される。これにより、２以上のアップストリームポート１００におけるリクエストの開始タイミングをずらすことが可能になり、新規リクエストの発行と受信リクエストの中継とが競合するのを回避することができる。
【０１３８】
例えば、図１に示すクロスバースイッチ４０において８個のポート１００のうち２つのポートpt0, pt4がアップストリームポートの場合、ポートpt0, pt4のタイミング調整制御部２３４により、リクエスト発行可能タイミングがポートpt0, pt4の間で交互に切り換えられる。このとき、ポートpt0のレジスタ２３４ａの０ビット〜３ビットに値１，０，１，０を設定するとともに、ポートpt4のレジスタ２３４ａの０ビット〜３ビットに値０，１，０，１を設定し、ポートpt0, pt4のタイミング調整制御部２３４を同期して動作させる。これにより、図１４に示すように、リクエスト発行可能タイミングがポートpt0, pt4の間で交互に切り換えられ、各ポートpt0, pt4は、自ポートが発行可能タイミングであり且つ自ポートのリクエスト処理状態がアイドル(idle)状態の場合に、リクエストを送出する。なお、図１４において、“rq0”, “rq2”, “rq4”はポートpt0が発行したリクエストを示し、“rq1”, “rq3”はポートpt4が発行したリクエストを示している。
【０１３９】
図１４に示すポートの組合せ（pt0, pt4）では、パケット中継とパケット出力とが競合しないため、交互に隙間無くリクエスト発行可能タイミングを設定することができる。しかし、例えば図１５に示すように、８個のポート１００のうち２つのポートpt0, pt3がアップストリームポートの場合、バス競合の可能性があるタイミングに空き時間を挿入する必要がある。図１５に示す例では、タイミングt3, t7, t11, t15, t19, t23, t27, t31に空き時間が挿入されている。
【０１４０】
図１４に示すように、空き時間の挿入を行なってバス競合の発生を回避したとしても、リクエスト発行可能タイミングの切り替わり周期が短い場合、ポートによってリクエストを処理する順序が入れ替わる可能性がある。例えば、図１５に示すタイミングt23では、ポートpt0〜pt2の最終処理リクエストは“rq3”であるのに対し、ポートpt3〜7の最終処理リクエストは“rq4”であり、リクエストの処理順序が入れ替わっている。
【０１４１】
通常、I/Oツリーが異なる場合、変更する対象レジスタは重複しないためリクエストの処理順序は問題とはならない。しかし、例えば図１６に示すように、リクエスト発行可能タイミングに使用禁止時間を挿入してリクエストの追い越しが発生しないようにリクエスト発行可能タイミングを調整することで、リクエストの処理順序を保証することが可能である。
【０１４２】
図１６に示す例では、ポートpt0の発行可能タイミングからポートpt3の発行可能タイミングまでの間に、ポートpt0からポートpt3までの中継時間３τ以上の使用禁止時間を挿入する。また、ポートpt3の発行可能タイミングからポートpt3の発行可能タイミングまでの間に、ポートpt3からポートpt0までの中継時間５τ以上の使用禁止時間を挿入する。これにより、リクエストの処理順序を保証することができる。このとき、ポートpt0のレジスタ２３４ａの０ビット〜９ビットに値１，０，０，０，０，０，０，０，０，０を設定するとともに、ポートpt3のレジスタ２３４ａの０ビット〜９ビットに値０，０，０，０，１，０，０，０，０，０を設定し、ポートpt0, pt3のタイミング調整制御部２３４を同期して動作させる。これにより、図１６に示すように、リクエスト発行可能タイミングが、適当な使用禁止時間を挟みながらポートpt0, pt3の間で交互に切り換えられ、各ポートpt0, pt3は、自ポートが発行可能タイミングであり且つ自ポートのリクエスト処理状態がアイドル状態の場合に、リクエストを送出する。
【０１４３】
このように、図１２及び図１３に示す構成のポート１００を有するクロスバースイッチ４０によれば、図２や図６に示す構成のポート１００を有するクロスバースイッチ４０と同様の作用効果を得られるほか、以下のような作用効果が得られる。つまり、ポート１００を環状に接続するＣＦＲ更新バス１０２の使用タイミングが時分割され、パケット制御部２３１によるリクエスト発行可能タイミングが調整される。これにより、クロスバースイッチ４０上に２以上の階層ツリーを構築する場合つまり２以上のアップストリームポート１００が存在する場合であっても、複数のＣＦＲ更新バス１０２からのリクエストの競合を回避することができる。
【０１４４】
また、ＣＦＲ更新バス１０２の使用タイミングを時分割する際に、タイミング調整制御部２３４により、２以上のアップストリームポート間のリクエストの中継時間に見合った使用禁止時間を、２以上のアップストリームポートにおけるリクエスト発行可能タイミングの間に挿入することができる。これにより、各ポート１００においてリクエストの追い越しが発生しないようにリクエスト発行可能タイミングが調整され、リクエストの処理順序を保証することができる。
【０１４５】
なお、上述したポート１００の第４例では、タイミング調整制御部２３４が、図６に示す第２例のポート１００に追加されているが、図２に示す第１例のポート１００や図１０に示す第３例のポート１００に追加されてもよい。この場合も、ポート１００の第４例と同様の作用効果を得ることができる。
【０１４６】
〔３〕その他
以上、本発明の好ましい実施形態について詳述したが、本発明は、係る特定の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々の変形、変更して実施することができる。
なお、上述した実施形態では、ポート数が８である場合について説明しているが、本発明は、これに限定されるものではない。
【０１４７】
また、上述した実施形態では、ポートpt0がアップストリームポートである場合の構成例や動作例について説明している。しかし、ポートpt0〜pt7はＣＦＲ更新バス１０２を介して環状に接続されているため、どのポートがアップストリームとして機能した場合であっても、本実施形態のポート１００を有するクロスバースイッチ４０は、上述した実施形態と同様の仕組みにより、上述した実施形態と同様に動作する。
【０１４８】
さらに、上述した送信先判定制御部１１２，通常リクエスト制御部１２０，ＣＦＲ更新完了通知生成部１３０，アドレス比較部２２０，コピーＣＦＲ更新要求生成部２３０（パケット制御部２３１，新規リクエスト生成部２３２，自ポート内読出／書込指示部２３３，タイミング調整制御部２３４），ＣＦＲ読出／書込指示部２４０，セレクタ２５０，コピーＣＦＲ更新要求受信部２６０（送信元チェック部２６１，読出／書込制御部２６２，読出データマージ部２６３，比較部２６４），リクエスト送信部２７０を含む、本実施形態の情報処理装置１の各種機能の全部もしくは一部は、コンピュータ（ＣＰＵ，情報処理装置，各種端末を含む）が所定のプログラムを実行することによって実現される。
【０１４９】
そのプログラムは、例えばフレキシブルディスク，ＣＤ（ＣＤ−ＲＯＭ，ＣＤ−Ｒ，ＣＤ−ＲＷなど），ＤＶＤ（ＤＶＤ−ＲＯＭ，ＤＶＤ−ＲＡＭ，ＤＶＤ−Ｒ，ＤＶＤ−ＲＷ，ＤＶＤ＋Ｒ，ＤＶＤ＋ＲＷなど），ブルーレイディスク等のコンピュータ読取可能な記録媒体に記録された形態で提供される。この場合、コンピュータはその記録媒体からプログラムを読み取って内部記憶装置または外部記憶装置に転送し格納して用いる。
【０１５０】
ここで、コンピュータとは、ハードウエアとＯＳ（オペレーティングシステム）とを含む概念であり、ＯＳの制御の下で動作するハードウエアを意味している。また、ＯＳが不要でアプリケーションプログラム単独でハードウェアを動作させるような場合には、そのハードウェア自体がコンピュータに相当する。ハードウエアは、少なくとも、ＣＰＵ等のマイクロプロセッサと、記録媒体に記録されたコンピュータプログラムを読み取る手段とをそなえている。上記プログラムは、上述のようなコンピュータに、本実施形態の情報処理装置１の各種機能を実現させるプログラムコードを含んでいる。また、その機能の一部は、アプリケーションプログラムではなくＯＳによって実現されてもよい。
【符号の説明】
【０１５１】
１    情報処理装置
１０    ＣＰＵ（プロセッサ）
２０    メインメモリ
３０    ＩＯＣ（入出力制御装置）
４０    クロスバースイッチ
５０，５０Ａ〜５０Ｇ    I/Oデバイス（入出力装置）
６０    システムバス
７０    I/Oバス（入出力バス）
１００    ポート（pt0〜pt7；第１〜第３ポート）
１０１    パケット中継バス
１０２    ＣＦＲ更新バス
１１０    受信バッファ
１１１    保持部
１１２    送信先判定制御部
１２０    通常リクエスト制御部
１３０    ＣＦＲ更新完了通知生成部
１４０    送信バッファ
１４１    保持部
１４２    セレクタ
１４３    アービタ（調停部）
２００    レジスタ部（ＲＥＧ）
２１０    実ＣＦＲ，コピーＣＦＲ（第１〜第３レジスタ；構成制御レジスタ）
２１１    ポート固有ＣＦＲ（固有レジスタ）
２２０    アドレス比較部
２３０    コピーＣＦＲ更新要求生成部
２３１    パケット制御部
２３２    新規リクエスト生成部
２３３    自ポート内読出／書込指示部
２３４    タイミング調整制御部
２３４ａ    タイミング調整設定レジスタ
２３４ｂ    セレクタ
２３４ｃ    タイミングカウンタ
２４０    ＣＦＲ読出／書込指示部
２５０    セレクタ
２６０    コピーＣＦＲ更新要求受信部
２６１    送信元チェック部
２６２    読出／書込制御部
２６３    読出データマージ部
２６４    比較部
２７０    リクエスト送信部
【図１】
2013140509.tif 000003
【図２】
2013140509.tif 000004
【図３】
2013140509.tif 000005
【図４】
2013140509.tif 000006
【図５】
2013140509.tif 000007
【図６】
2013140509.tif 000008
【図７】
2013140509.tif 000009
【図８】
2013140509.tif 000010
【図９】
2013140509.tif 000011
【図１０】
2013140509.tif 000012
【図１１】
2013140509.tif 000013
【図１２】
2013140509.tif 000014
【図１３】
2013140509.tif 000015
【図１４】
2013140509.tif 000016
【図１５】
2013140509.tif 000017
【図１６】
2013140509.tif 000018
【図１７】
2013140509.tif 000019
【図１８】
2013140509.tif 000020
【図１９】
2013140509.tif 000021
【図２０】
2013140509.tif 000022
【図２１】
2013140509.tif 000023
【図２２】
2013140509.tif 000024
【図２３】
2013140509.tif 000025
【手続補正書】
【提出日】平成26年9月3日(2014.9.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プロセッサと複数の入出力装置との間に介設されるクロスバースイッチであって、
前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、
前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、
前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、
前記第１ポート、前記第２ポート、及び前記第３ポートを環状に接続し、前記構成情報を伝播するバスと、
前記第１ポート、前記第２ポート、及び前記第３ポートの間でパケットを中継するパケット中継バスと、
を有することを特徴とするクロスバースイッチ。
【請求項２】
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする請求項１記載のクロスバースイッチ。
【請求項３】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする請求項１または請求項２記載のクロスバースイッチ。
【請求項４】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの書込要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの書込要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項１〜請求項３のいずれか一項に記載のクロスバースイッチ。
【請求項５】
プロセッサと、
前記プロセッサに接続されたクロスバースイッチと、
前記クロスバースイッチに接続された複数の入出力装置と、を備え、
前記クロスバースイッチは、
前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、
前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、
前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、
前記第１ポート、前記第２ポート、及び前記第３ポートを環状に接続し、前記構成情報を伝播するバスと、
前記第１ポート、前記第２ポート、及び前記第３ポートの間でパケットを中継するパケット中継バスと、
を有することを特徴とする情報処理装置。
【請求項６】
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致するか否かを判定することを特徴とする請求項５記載の情報処理装置。
【請求項７】
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致すると判定した場合、前記構成情報の更新要求が完了した旨を前記プロセッサに通知することを特徴とする請求項６記載の情報処理装置。
【請求項８】
前記第１ポートが前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致しないと判定した場合、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、再度、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項６または請求項７記載の情報処理装置。
【請求項９】
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする請求項５〜請求項８のいずれか一項記載の情報処理装置。
【請求項１０】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする請求項５〜請求項９のいずれか一項に記載の情報処理装置。
【請求項１１】
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの書込要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの書込要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする請求項５〜請求項１０のいずれか一項に記載の情報処理装置。
【請求項１２】
プロセッサと、前記プロセッサに接続されたクロスバースイッチと、前記クロスバースイッチに接続された複数の入出力装置と、を備え、前記クロスバースイッチは、前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、前記第１ポート、前記第２ポート、及び前記第３ポートの間でパケットを中継するパケット中継バスと、を有する情報処理装置の制御方法であって、
前記第１ポート、前記第２ポート、及び前記第３ポートを、前記構成情報を伝播するバスによって環状に接続し、
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする情報処理装置の制御方法。
【請求項１３】
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする請求項１２記載の情報処理装置の制御方法。
【請求項１４】
前記第１ポートが、前記プロセッサから、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれに備えられポート固有の情報を格納する固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする請求項１２または請求項１５記載の情報処理装置の制御方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
一つの案では、情報処理装置の制御方法は、プロセッサと、前記プロセッサに接続されたクロスバースイッチと、前記クロスバースイッチに接続された複数の入出力装置と、を備え、前記クロスバースイッチは、前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、前記第１ポート、前記第２ポート、及び前記第３ポートの間でパケットを中継するパケット中継バスと、を有する情報処理装置の制御方法であって、前記第１ポート、前記第２ポート、及び前記第３ポートを、前記構成情報を伝播するバスによって環状に接続し、前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】変更
【補正の内容】
【０１５０】
ここで、コンピュータとは、ハードウエアとＯＳ（オペレーティングシステム）とを含む概念であり、ＯＳの制御の下で動作するハードウエアを意味している。また、ＯＳが不要でアプリケーションプログラム単独でハードウェアを動作させるような場合には、そのハードウェア自体がコンピュータに相当する。ハードウエアは、少なくとも、ＣＰＵ等のマイクロプロセッサと、記録媒体に記録されたコンピュータプログラムを読み取る手段とをそなえている。上記プログラムは、上述のようなコンピュータに、本実施形態の情報処理装置１の各種機能を実現させるプログラムコードを含んでいる。また、その機能の一部は、アプリケーションプログラムではなくＯＳによって実現されてもよい。
〔４〕付記
以上の各実施形態を含む実施形態に関し、さらに以下の付記を開示する。
（付記１）
プロセッサと複数の入出力装置との間に介設されるクロスバースイッチであって、
前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、
前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、
前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、
前記第１ポート、前記第２ポート、及び前記第３ポートを環状に接続し、前記構成情報を伝播するバスと、
を有することを特徴とするクロスバースイッチ。
（付記２）
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致するか否かを判定することを特徴とする付記１記載のクロスバースイッチ。
（付記３）
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致すると判定した場合、前記構成情報の更新要求が完了した旨を前記プロセッサに通知することを特徴とする付記２記載のクロスバースイッチ。
（付記４）
前記第１ポートが前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致しないと判定した場合、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、再度、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする付記２または付記３記載のクロスバースイッチ。
（付記５）
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする付記１〜付記４のいずれか一項記載のクロスバースイッチ。
（付記６）
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする付記１〜付記５のいずれか一項に記載のクロスバースイッチ。
（付記７）
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの書込要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの書込要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする付記１〜付記６のいずれか一項に記載のクロスバースイッチ。
（付記８）
プロセッサと、
前記プロセッサに接続されたクロスバースイッチと、
前記クロスバースイッチに接続された複数の入出力装置と、を備え、
前記クロスバースイッチは、
前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、
前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、
前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、
前記第１ポート、前記第２ポート、及び前記第３ポートを環状に接続し、前記構成情報を伝播するバスと、
を有することを特徴とする情報処理装置。
（付記９）
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致するか否かを判定することを特徴とする付記８記載の情報処理装置。
（付記１０）
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致すると判定した場合、前記構成情報の更新要求が完了した旨を前記プロセッサに通知することを特徴とする付記９記載の情報処理装置。
（付記１１）
前記第１ポートが前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致しないと判定した場合、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、再度、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする付記９または付記１０記載の情報処理装置。
（付記１２）
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする付記８〜付記１１のいずれか一項記載の情報処理装置。
（付記１３）
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする付記８〜付記１２のいずれか一項に記載の情報処理装置。
（付記１４）
前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、ポート固有の情報を格納する固有レジスタを有し、
前記第１ポートが前記プロセッサから前記固有レジスタの書込要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの書込要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする付記８〜付記１３のいずれか一項に記載の情報処理装置。
（付記１５）
プロセッサと、前記プロセッサに接続されたクロスバースイッチと、前記クロスバースイッチに接続された複数の入出力装置と、を備え、前記クロスバースイッチは、前記プロセッサと接続され、前記プロセッサ及び前記複数の入出力装置の構成情報を格納する第１レジスタを有する第１ポートと、前記複数の入出力装置のうち、１つの入出力装置に接続され、前記構成情報を格納する第２レジスタを有する第２ポートと、前記複数の入出力装置のうち、他の入出力装置に接続され、前記構成情報を格納する第３レジスタを有する第３ポートと、を有する情報処理装置の制御方法であって、
前記第１ポート、前記第２ポート、及び前記第３ポートを、前記構成情報を伝播するバスによって環状に接続し、
前記第１ポートが前記プロセッサから前記構成情報の更新要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする情報処理装置の制御方法。
（付記１６）
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致するか否かを判定することを特徴とする付記１５記載の情報処理装置の制御方法。
（付記１７）
前記第１ポートは、前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致すると判定した場合、前記構成情報の更新要求が完了した旨を前記プロセッサに通知することを特徴とする付記１６記載の情報処理装置の制御方法。
（付記１８）
前記第１ポートが前記プロセッサから受信した前記構成情報の更新要求と前記バスを通じて転送されてきた前記構成情報の更新要求とが一致しないと判定した場合、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、再度、前記構成情報の更新要求を、前記バスを通じて隣接するポートへ順次転送することを特徴とする付記１６または付記１７記載の情報処理装置の制御方法。
（付記１９）
前記構成情報の送信タイミングを特定の値で時分割し、要求発行可能タイミングを調整することを特徴とする付記１５〜付記１８のいずれか一項記載の情報処理装置の制御方法。
（付記２０）
前記第１ポートが、前記プロセッサから、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれに備えられポート固有の情報を格納する固有レジスタの読出要求を受信すると、前記第１ポート、前記第２ポート、及び前記第３ポートのそれぞれは、前記固有レジスタの読出要求を、前記バスを通じて隣接するポートへ順次転送するとともに、前記固有レジスタから読み出されたデータを、前記バスを通じて隣接するポートへ順次転送し、
前記第１ポートは、前記バスを通じて転送されてきた前記固有レジスタのデータを前記プロセッサに送信することを特徴とする付記１５〜付記１９のいずれか一項に記載の情報処理装置の制御方法。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2013140509.tif 000026
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2013140509.tif 000027
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2013140509.tif 000028
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正の内容】
【図１０】
2013140509.tif 000029
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2013140509.tif 000030
【国際調査報告】
2013140509.tif 000031
2013140509.tif 000032