(57)【要約】  回路に負担のかかる静電容量を小さくすることができ、かつ、静電容量あたりの振幅量を大きくすることができる積層圧電体を提供する。圧電セラミック層１５Ａ〜１５Ｄを積層した上部積層体７と、圧電セラミック層１５Ｅ〜１５Ｈを積層した下部積層体９と、上部積層体７と下部積層体９との間に配置された内部絶縁層１１とから積層圧電体５を構成する。そして、駆動時の上部積層体７の振幅モードと下部積層体９の振幅モードが逆になるように、上部積層体７及び下部積層体９の圧電セラミックス層を分極処理する。下部積層体９のみを支持プレート３で支持する。内部絶縁層１１には、分極処理を施さない。
2013031715.tif 000002
【特許請求の範囲】
【請求項１】
両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第１の積層体と、
両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第２の積層体と、
前記第１の積層体と前記第２の積層体との間に配置された内部絶縁層とからなり、
駆動時の前記第１の積層体の振幅モードと前記第２の積層体の振幅モードが逆になるように、前記第１の積層体の前記複数の圧電セラミックス層及び前記第２の積層体の前記複数の圧電セラミックス層が分極処理されており、
前記第２の積層体のみが可撓性のある支持プレートにより支持されており、
前記内部絶縁層は、分極処理が施されていない複数の圧電セラミックシートの積層体によって構成されており、
前記第１の積層体の前記内部絶縁層と対向しない外面には、第１の一対の外部電極を備えた第１の外部絶縁層が配置され、
前記第２の積層体の前記内部絶縁層と対向しない外面には、第２の一対の外部電極を備えた第２の外部絶縁層が配置され、
前記第１の外部絶縁層の前記第１の一対の外部電極に交流電圧が印加されたときに、前記第１の積層体及び前記第２の積層体が異なる振幅モードで振動するように、前記第１の一対の外部電極層と、前記第１の積層体中の複数の前記電極層と、前記第２の積層体中の複数の前記電極層と、前記第２の一対の外部電極層とが電気的に接続されており、
前記第１の積層体の前記複数の圧電セラミック層の数が、前記第２の積層体の前記複数の圧電セラミック層の数よりも多いことを特徴とする積層圧電体。
【請求項２】
両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第１の積層体と、
両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層が積層されてなる第２の積層体と、
前記第１の積層体と前記第２の積層体との間に配置された内部絶縁層とからなり、
駆動時の前記第１の積層体の振幅モードと前記第２の積層体の振幅モードが逆になるように、前記第１の積層体の前記複数の圧電セラミックス層及び前記第２の積層体の前記複数の圧電セラミックス層が分極処理されており、
前記第２の積層体のみが可撓性のある支持プレートにより支持されており、
前記内部絶縁層は、分極処理が施されていない複数の圧電セラミックシートの積層体によって構成されていることを特徴とする積層圧電体。
【請求項３】
前記第１の積層体の前記内部絶縁層と対向しない外面には、第１の一対の外部電極を備えた第１の外部絶縁層が配置され、
前記第２の積層体の前記内部絶縁層と対向しない外面には、第２の一対の外部電極を備えた第２の外部絶縁層が配置され、
前記第１の外部絶縁層の前記第１の一対の外部電極に交流電圧が印加されたときに、前記第１の積層体及び前記第２の積層体が異なる振幅モードで振動するように、前記第１の一対の外部電極層と、前記第１の積層体中の複数の前記電極層と、前記第２の積層体中の複数の前記電極層と、前記第２の一対の外部電極層とが電気的に接続されている請求項２に記載の積層圧電体。
【請求項４】
前記第１の積層体の前記複数の圧電セラミック層の数と前記第２の積層体の前記複数の圧電セラミック層の数が等しい請求項２または３に記載の積層圧電体。
【請求項５】
前記第１の積層体の前記複数の圧電セラミック層の数が、前記第２の積層体の前記複数の圧電セラミック層の数よりも多い請求項２または３に記載の積層圧電体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電型振動素子に用いる積層圧電体に関するものである。
【背景技術】
【０００２】
スピーカ等に用いる圧電型振動素子として、振動板の一方の面に積層圧電体を接合したユニモルフ型の圧電型振動素子及び振動板の両方の面にそれぞれ積層圧電体を接合したバイモルフ型の圧電型振動素子が知られている。振動板に接合される積層圧電体は、リード線等を用いて外部の電源と電気的に接続される。特開２０１１−４９３５２号公報（特許文献１）には、振動板に接合される積層圧電体として、電極層を通じて電圧を圧電体層に印加することにより、隣り合う圧電体層の分極方向が交互に異なる方向となるように分極処理を施したものが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−４９３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
圧電型振動素子では、振幅や電圧等の出力を大きくするために、積層圧電体の圧電体層の積層数を増やすことがある。しかしながら、積層圧電体の圧電体層の積層数を増やすと、積層圧電体の静電容量値が大きくなるため、回路側に大きな負荷がかかり好ましくない。また静電容量あたりの振幅量が小さくなり、圧電型振動素子の効率が低下する。さらに、圧電型振動素子の振幅や電圧等の出力を大きくするために、積層圧電体の圧電体層の積層数を増やしても、設計通りの出力値を得られない場合がある。【０００５】
また、圧電体層の積層数を増やすと、圧電体層を変形させるために積層圧電体に積層される電極層の数も増やさなければならない。この電極層は、例えばＡｇ−Ｐｄ合金等の高価な材料により構成されている。そのため、圧電型振動素子の製造コストが増加する。【０００６】
なお、圧電型振動素子の振幅や電圧等の出力を大きくするために、圧電型振動素子をバイモルフ型に構成することも考えられる。しかしながら、バイモルフ型の圧電型振動素子は、振動板の両面に接合された積層圧電体を、それぞれ外部の電源と電気的に接続する必要がある。そのため、圧電型振動素子をバイモルフ型に構成すると、圧電型振動素子を高出力とすることはできるが、例えばリード線の半田付け及び配線の作業を振動板の両面に接合された積層圧電体にそれぞれ行わなければならず、ユニモルフ型の圧電振動素子に比べて、作業工程数が多くなり、製造コストが高くなる。【０００７】
本発明の目的は、高出力で安価に製造することができる積層圧電体を提供することにある。【０００８】
本発明の他の目的は、回路に負担のかかる静電容量を小さくすることができる積層圧電体を提供することにある。【０００９】
本発明のさらに他の目的は、静電容量あたりの振幅量を大きくすることができる積層圧電体を提供することにある。
【課題を解決するための手段】
【００１０】
本発明では、複数の圧電セラミック層を積層した第１の積層体と、複数の圧電セラミック層を積層した第２の積層体と、第１の積層体と第２の積層体との間に配置された内部絶縁層とから積層圧電体を構成する。第１の積層体及び第２の積層体は、両面に電極層が配置され且つ分極処理が施された複数の圧電セラミック層を積層して構成する。そして、駆動時の第１の積層体の振幅モードと第２の積層体の振幅モードとが逆になるように、第１の積層体の複数の圧電セラミックス層及び第２の積層体の複数の圧電セラミックス層をそれぞれ分極処理する。本願明細書において「振幅モードが逆になる」とは、第１の積層体が縮み動作をしているときに第２の積層体が伸び動作をし、第１の積層体が伸び動作をしているときに第２の積層体が縮み動作をすることを意味する。そして第２の積層体のみを可撓性のある支持プレートにより支持するとともに、内部絶縁層を分極処理が施されてない複数の圧電セラミックシートの積層体によって構成する。【００１１】
本発明では、駆動時の積層圧電体の振動にほとんど寄与しない積層振動体の積層方向の中央部に位置する部分は、内部絶縁層により構成される。また本発明では、駆動時の第１の積層体の振幅モードと第２の積層体の振幅モードが逆になるように、第１の積層体及び第２の積層体を構成することにより、振幅や電圧等の出力を維持したまま静電容量を低下させることができ、静電容量あたりの振幅量を大きくすることができる。その結果、本発明によれば従来よりも、積層圧電体の性能を高くすることができる。また内部絶縁層には、駆動するための電極が不要である。そのため、電極層を減らすことができるので、積層圧電体を安価に製造することができる。なお本発明では、駆動時の第１の積層体の振幅モードと第２の積層体の振幅モードを逆にすることにより、積層圧電体は、見掛け上バイモルフ型の圧電型振動素子と同じように動作するので、従来のユニモルフ型の積層圧電体よりも振幅や電圧等の出力を大きくすることができる。【００１２】
また、支持プレートは駆動時であっても伸縮しないため、第２の積層体は、支持プレートによって動作が制限される。そのため、支持プレートによって支持されない第１の積層体の方が大きく動作する。本発明では、第２の積層体のみを可撓性のある支持プレートにより支持しているので、第１の積層体は支持プレートにより動作が制限されない。また、積層圧電体の振動が直接圧電型振動素子に伝達するので、圧電型振動素子の出力の取出が容易になる。さらに、内部絶縁層を分極処理が施されてない複数の圧電セラミックシートの積層体によって構成しているので、内部絶縁層を構成する圧電セラミックシートに、第１の積層体及び第２の積層体を構成する分極処理をする前の圧電セラミック層を用いることができる。そのため、内部絶縁層を構成するために別の材料を準備する必要がなくなるので、積層圧電体を安価に製造することができる。【００１３】
ユニモルフ型の積層圧電体では、従来、全ての圧電セラミック層が振動に寄与していると考えられていたため、従来の積層圧電体は、電圧を印加することにより駆動する圧電セラミック層のみから構成されており、内部に絶縁層を含んでいない。従って、全ての圧電セラミック層が同じ振幅モードとなるように構成されている。しかしながら発明者は、設計通りの出力値が得られない原因を種々検討していく中で、積層された複数の圧電セラミック層のうち、一部の圧電セラミック層は、駆動時の積層圧電体の振動にほとんど寄与していないことを発見した。圧電セラミック層は、駆動時の積層圧電体の振動にほとんど寄与しなくとも、両面に設けられた電極により電圧が印加されているため、積層圧電体の静電容量は増加する。従って、駆動時の積層圧電体の振動にほとんど寄与しない圧電セラミック層は、積層圧電体の静電容量を増加させて回路に負荷をかける原因となり、積層圧電体の性能が低下する。そこで発明者は、駆動時の積層圧電体の振動にほとんど寄与しないと思われる圧電セラミック層の一部を、電圧が印加されない内部絶縁層としたところ、静電容量が低下することと、振幅値が小さくならないことを見いだした。本発明は、発明者のこのような研究の結果に基づくものである。【００１４】
第１の積層体の複数の圧電セラミック層の数と第２の積層体の複数の圧電セラミック層の数とが等しくなるように構成してもよい。このようにすると、第１の積層体と第２の積層体に同じ積層体を用いることができるので、積層圧電体をより安価に製造することができる。また、内分絶縁層を中心として略面対称に積層圧電体を構成することができるので、支持プレート等に支持する際に積層圧電体の方向を考慮する必要がなくなるので、積層圧電体を簡単に製造することができる。【００１５】
積層圧電体の性能をより向上させるために、第１の積層体の複数の圧電セラミック層の数が、第２の積層体の複数の圧電セラミック層の数よりも多くなるように構成することが好ましい。支持プレートは駆動時であっても伸縮しないため、第２の積層体は、支持プレートによって動作が制限される。そのため、支持プレートによって支持されない第１の積層体の方が大きく動作する。そこで、第１の積層体の複数の圧電セラミック層の数を多くすることにより、得られる振幅や電圧等をより大きくして、積層圧電体の性能を向上させることができる。【００１６】
第１の積層体中の複数の電極層及び第２の積層体中の複数の電極層と外部の電源との電気的な接続は、任意の態様とすることができる。例えば、第１の積層体の内部絶縁層と対向しない外面に、第１の一対の外部電極を備えた第１の外部絶縁層を配置する。第２の積層体の内部絶縁層と対向しない外面には、第２の一対の外部電極を備えた第２の外部絶縁層を配置する。そして、第１の外部絶縁層の第１の一対の外部電極に交流電圧が印加されたときに、第１の積層体及び第２の積層体が異なる振幅モードで振動するように、第１の一対の外部電極層と、第１の積層体中の複数の電極層と、第２の積層体中の複数の電極層と、第２の一対の外部電極層とを電気的に接続する。このように構成すると、第１の積層体中の複数の電極層及び第２の積層体中の複数の電極層を用いて第１の積層体の複数の圧電セラミックス層及び第２の積層体の複数の圧電セラミックス層をそれぞれ分極処理することができる。そのため、分極処理をするために別個の設備を必要としないので、積層圧電体を安価に製造することができる。なおこの場合には、第２の外部絶縁層を、可撓性のある支持プレートにより支持する。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態の積層圧電体を備える圧電型振動素子の構成を示す図である。
【図２】図１に示す圧電型振動素子の要部を分解した分解斜視図である。
【図３】（Ａ）及び（Ｂ）は比較例としての積層圧電体の模式図であり、（Ｃ）及び（Ｄ）は実施例としての積層圧電体の模式図である。
【図４】比較例１、比較例２、実施例１及び実施例２の静電容量測定値、振幅量及び静電容量あたりの振幅量（振幅量／静電容量）をまとめた表である。
【図５】（Ａ）は比較例１及び比較例２のインピーダンスと周波数の関係（周波数特性）を表すグラフであり、（Ｂ）は実施例１及び実施例２のインピーダンスと周波数の関係（周波数特性）を表すグラフである。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明の実施の形態の積層圧電体を備える圧電型振動素子１の構成を示す図であり、図２は、図１の圧電型振動素子１の要部を分解した分解斜視図である。図１及び図２に示すように、本実施の形態の圧電型振動素子１は、支持プレート３と、支持プレート３により支持される積層圧電体５とを備えている。なお、図１及び図２は、理解を容易にするため、支持プレート３及び積層圧電体５の厚み寸法を誇張して描いている。支持プレート３は、ＦＲ−４等の可撓性を有する樹脂フィルムによって形成されており、矩形状を有している。なお支持プレート３は、真鍮、ニッケル合金またはステンレスからなる金属板によって形成してもよい。支持プレート３が積層圧電体５を支持する態様は任意であり、本実施の形態では支持プレート３に積層圧電体５を接合することにより、積層圧電体５を支持することができる。支持プレート３の積層圧電体５が接合される面には、後述する積層圧電体５の下部積層体９の外部電極と電気的に接続される図示しない電極が印刷により形成されている。この電極は、例えばリード線を用いて外部の交流電源と電気的に接続されて、積層圧電体５の下部積層体９に電力を供給する。支持プレート３は、長手方向の両端部が図示しない支持体により支持される。
【００１９】
積層圧電体５は、上部積層体７と、下部積層体９と、上部積層体７と下部積層体９との間に配置された内部絶縁層１１とを積層して構成されている。本実施の形態においては、上部積層体７が本発明の第１の積層体を構成し、下部積層体９が本発明の第２の積層体を構成している。
【００２０】
上部積層体７は、５つの電極層１３Ａ〜１３Ｅと、４つの圧電セラミック層１５Ａ〜１５Ｄが交互に積層されて構成されている。従って本実施の形態の上部積層体７の圧電セラミックス層１５Ａ〜１５Ｄは、それぞれ両面に電極層が配置されている。上部積層体７の形状は、対向する一対の短辺と対向する一対の長辺とを有する矩形の板状となるように全体が構成されている。上部積層体７の積層方向の一方の外面は、内部絶縁層１１と接合されている。また上部積層体７の積層方向の他方の外面、すなわち内部絶縁層と対向しない外面には、上部絶縁層１７（第１の外部絶縁層）が接合されている。上部積層体７の一つの長辺側の側面には、第１の側面電極１９Ａ及び第２の側面電極１９Ｂが設けられている。
【００２１】
５つの電極層１３Ａ〜１３Ｅは、いずれも銀とパラジウム金属粉と、ガラスフリットと、樹脂とからなる導電性ペーストを用いて形成されている。
【００２２】
電極層１３Ａ、１３Ｃ及び１３Ｅは、それぞれ第１の側面電極１９Ａを介して互いに電気的に接続されている。電極層１３Ａ、１３Ｃ及び１３Ｅは、第１の側面電極１９Ａと接触するために、第１の側面電極１９Ａと対向する部分が積層圧電体５の外部に露出するように張り出した張り出し部２１Ａ、２１Ｃ及び２１Ｅをそれぞれ有して、略矩形状に形成されている。電極層１３Ｂ及び１３Ｄは、それぞれ第２の側面電極１９Ｂを介して互いに電気的に接続されている。電極層１３Ｂ及び１３Ｄは、第２の側面電極１９Ｂと接触するために、第２の側面電極と対向する部分が積層圧電体５の外部に露出するように張り出した張り出し部２１Ｂ及び２１Ｄをそれぞれ有して、略矩形状に形成されている。
【００２３】
４つの圧電セラミック層１５Ａ〜１５Ｄは、矩形形状に構成されており、電極層１３Ｂ〜１３Ｄを挟んで隣り合う圧電セラミック層の分極方向が互いに逆になるように、積層方向に分極処理されている。図１においては、圧電セラミック層１５Ａ〜１５Ｄの分極方向がそれぞれ符号Ｐが付された矢印で示されている。
【００２４】
上部絶縁層１７は、圧電セラミック層と同じ材料により、圧電セラミック層と略同一の大きさの板状に構成されて、上部積層体７の積層方向の他方の外面に接合されている。上部絶縁層１７には、上部積層体７が接合される面と対向する面の長手方向の一方の端部に第１の電極部２３Ａが設けられており、他方の端部に第２の電極部２３Ｂが設けられている。本実施の形態では、第１の電極部２３Ａ及び第２の電極部２３Ｂにより、第１の一対の外部電極が構成されている。なお上部絶縁層１７は、分極処理が施されていない。
【００２５】
第１の電極部２３Ａ及び第２の電極部２３Ｂには、外部の交流電源から電力を上部積層体７に供給するリード線Ｒがそれぞれ接続されている。第１の電極部２３Ａは、第１の側面電極１９Ａと接続するように構成されており、外部の交流電源からリード線Ｒを介して供給された電力を第１の側面電極１９Ａに供給する。本実施の形態においては、第１の電極部２３Ａは、第１の側面電極１９Ａと一体に形成されている。また、第２の電極部２３Ｂは、第２の側面電極１９Ｂと一体に形成されており、外部の交流電源からリード線Ｒを介して供給された電力を第２の側面電極１９Ｂに供給する。
【００２６】
本実施の形態の下部積層体９は、図１及び図２に示すように、上部積層体７とほぼ同様の構成を有している。すなわち、下部積層体９は、５つの電極層１３Ｆ〜１３Ｊと、４つの圧電セラミック層１５Ｅ〜１５Ｈが交互に積層されて構成されている。従って本実施の形態の下部積層体９の圧電セラミックス層１５Ｅ〜１５Ｈは、それぞれ両面に電極層が配置されている。なお下部積層体９を構成する電極層及び圧電セラミック層の数は、上部積層体７を構成する電極層及び圧電セラミック層の数と同一でなくともよい。下部積層体９の積層方向の一方の外面は、内部絶縁層１１と接合されている。また下部積層体９の積層方向の他方の外面には、下部絶縁層２５（第２の外部絶縁層）が接合されている。下部積層体９には、第３の側面電極１９Ｃ及び第４の側面電極１９Ｄが設けられている。第３の側面電極１９Ｃ及び第４の側面電極１９Ｄは、第１の側面電極１９Ａ及び第２の側面電極１９Ｂが設けられた側面と対向する側の側面に設けられている。なお、第３の側面電極１９Ｃ及び第４の側面電極１９Ｄは、第１の側面電極１９Ａ及び第２の側面電極１９Ｂが設けられた側面と同じ側の側面に設けてもよい。
【００２７】
電極層１３Ｆ、１３Ｈ及び１３Ｊは、それぞれ第３の側面電極１９Ｃを介して互いに電気的に接続されている。電極層１３Ｆ、１３Ｈ及び１３Ｊは、第３の側面電極１９Ｃと接触するために、第３の側面電極１９Ｃと対向する部分が積層圧電体５の外部に露出するように張り出した張り出し部２１Ｆ、２１Ｈ及び２１Ｊをそれぞれ有して、略矩形状に形成されている。電極層１３Ｇ及び１３Ｉは、それぞれ第４の側面電極１９Ｄを介して互いに電気的に接続されている。電極層１３Ｇ及び１３Ｉは、第４の側面電極１９Ｄと接触するために、第４の側面電極１９Ｄと対向する部分が積層圧電体５の外部に露出するように張り出した張り出し部２１Ｇ及び２１Ｉをそれぞれ有して、略矩形状に形成されている。
【００２８】
４つの圧電セラミック層１５Ｅ〜１５Ｈは、矩形形状に構成されており、電極層１３Ｇ〜１３Ｉを挟んで隣り合う圧電セラミック層の分極方向が互いに逆になるように、積層方向に分極処理されている。図１においては、圧電セラミック層１５Ｅ〜１５Ｈの分極方向がそれぞれ符号Ｐが付された矢印で示されている。本実施の形態においては、圧電セラミック層１５Ｅ〜１５Ｈの分極方向は、それぞれ圧電セラミック層１５Ａ〜１５Ｄの分極方向と同一となるように分極処理をしてある。
【００２９】
下部絶縁層２５は、圧電セラミック層と同じ材料により、圧電セラミック層と略同一の大きさの板状に構成されて、下部積層体９の積層方向の他方の端面に接合されている。下部絶縁層２５には、下部積層体９が接合される面と対向する面の長手方向の一方の端部に第３の電極部２３Ｃが設けられており、他方の端部に第４の電極部２３Ｄが設けられている。第３の電極部２３Ｃ及び第４の電極部２３Ｄは、支持プレート３の図示しない電気回路に接続されており、外部の交流電源から供給された電力を電気回路を介して第３の側面電極１９Ｃ及び第４の側面電極１９Ｄに供給する。本実施の形態では、第３の電極部２３Ｃ及び第４の電極部２３Ｄにより、第２の一対の外部電極が構成されている。なお下部絶縁層２５は、分極処理が施されていない。
【００３０】
内部絶縁層１１は、３つの圧電セラミック層１１Ａ〜１１Ｃを積層して構成されている。本実施の形態の内部絶縁層１１を構成する３つの圧電セラミック層１１Ａ〜１１Ｃは、上部積層体７を構成する４つの圧電セラミック層１５Ａ〜１５Ｄ及び下部積層体９を構成する４つの圧電セラミック層１５Ｅ〜１５Ｈと同じ材料を用いて同じ大きさに形成している。従って本実施の形態の積層圧電体５は、全部で１１層の圧電セラミック層を有している。また、本実施の形態の積層圧電体５は、上部絶縁層１７及び下部絶縁層２５を含めると、全部で１３層の圧電セラミック層を有している。なお３つの圧電セラミック層１１Ａ〜１１Ｃは、分極処理が施されていない。
【００３１】
本実施の形態においては、内部絶縁層１１に隣接して配置される上部積層体７の圧電セラミックス層１５Ｄの分極方向と、下部積層体９の圧電セラミックス層１５Ｅの分極方向とが互いに逆になるように、上部積層体７と下部積層体９とを積層している。そこで、第１の側面電極１９Ａの極性と第３の側面電極１９Ｃの極性が同じとなり、第２の側面電極１９Ｂの極性と第４の側面電極１９Ｄの極性が同じとなるように構成している。そのため、上部積層体７が縮み動作をしているときに下部積層体９が伸び動作をし、上部積層体７が伸び動作をしているときに下部積層体９が縮み動作をする。なお、内部絶縁層１１に隣接して配置される上部積層体７の圧電セラミックス層の分極方向と、下部積層体９の圧電セラミックス層の分極方向とが同じである場合には、駆動時の上部積層体７の振幅モードと下部積層体９の振幅モードを逆にするために、すなわち上部積層体７が縮み動作をしているときに下部積層体９が伸び動作をし、上部積層体７が伸び動作をしているときに下部積層体９が縮み動作をするようにするために、第１の側面電極１９Ａの極性と第４の側面電極１９Ｄの極性が同じとなり、第２の側面電極１９Ｂの極性と第３の側面電極１９Ｃの極性が同じとなるように構成すればよい。また本実施の形態においては、各電極層と絶縁層の電極部とを側面電極を用いて電気的に接続しているが、圧電セラミック層にスルーホールを設けて、スルーホールに電極材料を注入して各電極層と絶縁層の電極部とを電気的に接続してもよい。
【００３２】
次に本発明の積層圧電体及び比較例の積層圧電体の静電容量、振幅、周波数特性等の出力特性について行った試験について説明する。試験は、図３に示す４種類の積層圧電体を準備して行った。図３には、試験を行った４種類の積層圧電体の電極層の配置状態を模式的に表した積層圧電体が示されている。なお、図３には、側面電極、上部絶縁層、下部電極層は示されていない。図３（Ａ）及び（Ｂ）は比較例としての積層圧電体である。なお、出力特性の変化を顕著にするために、積層圧電体中に積層される圧電セラミック層の全体の数を１７層として試験を行った。図３（Ａ）の積層圧電体は、１７層の圧電セラミック層の全ての両面に電極層が設けられた従来の積層圧電体である（比較例１）。図３（Ｂ）の積層圧電体は、支持プレート３に隣接する圧電セラミック層から６層分の圧電セラミック層の各層の間に電極層を設けなかった積層圧電体である（比較例２）。図３（Ｃ）及び（Ｄ）は本発明の実施例としての積層圧電体である。図３（Ｃ）の積層圧電体では、上部積層体７及び下部積層体９の圧電セラミック層の数を６層で等しく、内部絶縁層１１の圧電セラミック層の数を５層としている（実施例１）。図３（Ｄ）の積層圧電体では、上部積層体７の圧電セラミック層の数を８層とし、下部積層体９の圧電セラミック層の数を４層とし、内部絶縁層１１の圧電セラミック層の数を５層としている（実施例２）。
【００３３】
試験に用いた圧電セラミックスは、チタン酸ジルコン酸鉛からなる圧電セラミックスで、長さ５０ｍｍ、幅６ｍｍ、厚み０．３ｍｍの寸法を有していた。試験は、準備した積層圧電体をそれぞれ長さ５０ｍｍ、幅６ｍｍ、高さ０．５ｍｍの樹脂製の支持プレート３に、幅３ｍｍの両面テープで接合して、行った。この試験では、実効値で８．５Ｖ（８．５Ｖｒｍｓ）の電圧を印加したときの静電容量の目標値を１．７μＦとして行った。
【００３４】
図４は、比較例１、比較例２、実施例１及び実施例２の試験結果のうち、静電容量測定値、振幅量及び静電容量あたりの振幅量（振幅量／静電容量）をまとめた表である。従来の積層圧電体である比較例１では、静電容量値は２．９１μＦであり、振幅値は７３．８μｍであった。比較例２では、静電容量値は１．８９μＦまで下げることができ、静電容量あたりの振幅値を３４．０７まで大きくすることができている。しかしながら、振幅値も６４．４μｍに下がっており、出力が低くなってしまっている。
【００３５】
実施例１の積層圧電体では、静電容量値は１．７５μＦまで下がり、しかも振幅値が７４．１μｍまであがっているので、回路への負担を小さくでき、しかも大きな出力を得ることができている。従って、静電容量あたりの振幅値は４２．３４まで大きくすることができているので、積層圧電体の効率が向上している。また、実施例２の積層圧電体では、静電容量値は１．７８μＦまでしか下がらず、実施例１の静電容量値よりも僅かではあるが大きくなっている。しかしながら、振幅値が７８．８μｍまであがっている。そのため、静電容量あたりの振幅値は４４．２７まで大きくすることができているので、実施例１積層圧電体よりも効率が向上している。
【００３６】
図５（Ａ）は、比較例１、比較例２のインピーダンスと周波数の関係（周波数−インピーダンス特性）を表すグラフであり、図５（Ｂ）は実施例１及び実施例２のインピーダンスと周波数の関係（周波数−インピーダンス特性）を表すグラフである。従来の積層圧電体である比較例１では、１０９０Ｈｚで４３Ωの共振インピーダンスとなる。比較例２の周波数特性は、１１２５Ｈｚで４０Ωの共振インピーダンスとなっている。比較例２では、比較例１に比べて共振インピーダンスが小さくなっているので、積層圧電体を駆動するための電流を大きくしなければならない。そのため、回路にかかる負担が大きくなる。また、共振周波数が大きくなっているため、比較例１に比べてロス（電力損失）が大きくなっていると考えられる。
【００３７】
これに対して本発明の実施例１では、１０９０Ｈｚで５６Ωの共振インピーダンスを示す周波数−インピーダンス特性となっている。実施例１の圧電積層体では、共振周波数に変化はないものの、インピーダンスの値が増加している。そのため、回路にかかる負担が小さくなる。また、本発明の実施例２の圧電積層体では、１０４０Ｈｚで５４Ωの共振インピーダンスを示す周波数−インピーダンス特性を示している。実施例２の圧電積層体では、共振周波数が小さくなっているので、従来の積層圧電体である比較例１に比べて、ロス（電力損失）を小さくすることができる。しかも、共振インピーダンスの値も大きくなっているので、回路にかかる負担を小さくすることができている。
【００３８】
上記実施の形態では各電極層に交流電圧を印加して駆動しているが、本発明は、直流電圧で駆動する積層圧電体にも適用することができるのは勿論である。
【００３９】
また上記実施の形態では、全部で１１層の圧電セラミック層からなる積層圧電体及び全部で１７層の圧電セラミック層からなる積層圧電体を例として示したが、積層圧電体を構成する圧電セラミック層の数は、これらに限定されない。
【００４０】
また、上部絶縁層、下部絶縁層、内部絶縁層を、上部積層体及び下部積層体を構成する圧電セラミック層により構成したが、異なる材料で構成してもよいのは勿論である。
【産業上の利用可能性】
【００４１】
本発明によれば、駆動時の積層圧電体の振動にほとんど寄与しない積層振動体の積層方向の中央部に位置する部分を内部絶縁層により構成し、かつ、駆動時の第１の積層体の振幅モードと第２の積層体の振幅モードが逆になるように、第１の積層体及び第２の積層体を構成している。そのため、振幅を維持したまま静電容量を低下させることができ、静電容量あたりの振幅量を大きくすることができ、積層圧電体の性能を高くすることができる。また積層圧電体中の電極層を減らすことができるので、積層圧電体を安価に製造することができる。さらに見掛け上バイモルフ型の圧電型振動素子と同じように動作するので、従来のユニモルフ型の積層圧電体よりも振幅出力を大きくすることができる。
【符号の説明】
【００４２】
１  圧電型振動素子
３  支持プレート
５  積層圧電体
７  上部積層体
９  下部積層体
１１  内部絶縁層
１１Ａ〜１１Ｃ  圧電セラミック層
１３Ａ〜１３Ｊ  電極層
１５Ａ〜１５Ｈ  圧電セラミック層
１７  上部絶縁層
１９Ａ〜１９Ｄ  側面電極
２１Ａ〜２１Ｊ  張り出し部
２３Ａ〜２３Ｄ  電極部
２５  下部電極層
Ｒ  リード線
Ｐ  分極方向
【図１】
2013031715.tif 000003
【図２】
2013031715.tif 000004
【図３】
2013031715.tif 000005
【図４】
2013031715.tif 000006
【図５】
2013031715.tif 000007
【国際調査報告】
2013031715.tif 000008
2013031715.tif 000009
2013031715.tif 000010
2013031715.tif 000011