(57)【要約】インダクタンス成分やキャパシタンス成分を抑制して共振回路の周波数特性の劣化を抑制する。積層型共振器（１）の内部には、キャパシタ用内部電極（７Ａ，７Ｂ）とインダクタ用内部電極（５）とインダクタ用ビア電極（６Ａ，６Ｂ）とアース用ビア電極（９）と入出力用ビア電極（８）とを備えている。アース用ビア電極（９）と入出力用ビア電極（８）とが、実装面に隣接する誘電体層上、またはその誘電体層に隣接する誘電体層上に形成されている。実装面側に配置されたキャパシタ用内部電極（７Ａ）を、入出力電極（３）に対して、平面透視したときに重ならないように形成する。
2009090917.tif 000002
【特許請求の範囲】
【請求項１】
複数の誘電体層を積層して構成される積層体の実装面に、アース電極または入出力電極となる実装面電極が形成された積層型共振器であって、
異なる誘電体層上に形成されて互いに対向する第１及び第２のキャパシタ用内部電極と、
前記第１及び第２のキャパシタ用内部電極とは異なる誘電体層上に形成されたインダクタ用内部電極と、
前記インダクタ用内部電極と前記第１のキャパシタ用内部電極とに導通する第１のインダクタ用ビア電極と、
前記インダクタ用内部電極と前記第２のキャパシタ用内部電極とに導通する第２のインダクタ用ビア電極と、
前記第１のキャパシタ用内部電極と第１の実装面電極とに導通する第１の実装面接続用ビア電極と、
前記第２のキャパシタ用内部電極と第２の実装面電極とに導通する第２の実装面接続用ビア電極と、
を備え、
前記第１のキャパシタ用内部電極は、
前記第２のキャパシタ用内部電極の実装面側に配置され、且つ、前記積層体の一方主面側から平面透視したときに、前記第２の実装面電極に重ならないように形成されている積層型共振器。
【請求項２】
複数の誘電体層を積層して構成される積層体の実装面に、アース電極または入出力電極となる実装面電極が形成され、互いに結合する複数の共振回路が前記積層体の内部に形成された積層型フィルタであって、
入出力段の共振回路はそれぞれ、
異なる誘電体層上に形成されて互いに対向する第１及び第２のキャパシタ用内部電極と、
前記第１及び第２のキャパシタ用内部電極とは異なる誘電体層上に形成されたインダクタ用内部電極と、
前記インダクタ用内部電極と前記第１のキャパシタ用内部電極とに導通する第１のインダクタ用ビア電極と、
前記インダクタ用内部電極と前記第２のキャパシタ用内部電極とに導通する第２のインダクタ用ビア電極と、
前記第１のキャパシタ用内部電極と第１の実装面電極とに導通する第１の実装面接続用ビア電極と、
前記第２のキャパシタ用内部電極と第２の実装面電極とに導通する第２の実装面接続用ビア電極と、を備え、
前記第１のキャパシタ用内部電極は、
前記第２のキャパシタ用内部電極の実装面側に配置され、且つ、前記積層体の一方主面側から平面透視したときに、前記第２の実装面電極に重ならないように形成されている積層型フィルタ。
【請求項３】
前記第１のインダクタ用ビア電極と前記第１の実装面接続用ビア電極とを同軸上に形成し、
前記第２のインダクタ用ビア電極と前記第２の実装面接続用ビア電極とを同軸上に形成した請求項２に記載の積層型フィルタ。
【請求項４】
前記第２のキャパシタ用内部電極は、前記積層体の一方主面側から平面透視したときに、前記第１の実装面電極に重なるように形成されている請求項２または３に記載の積層型フィルタ。
【請求項５】
前記第１のキャパシタ用内部電極が、前記実装面に隣接する誘電体層上に形成されている請求項２〜４のいずれかに記載の積層型フィルタ。
【請求項６】
前記入出力段の共振回路のうち、少なくとも一方と結合する中間段の共振回路を備え、
前記中間段の共振回路は、
前記第１及び第２のキャパシタ用内部電極、前記インダクタ用内部電極、前記第１のインダクタ用ビア電極、前記第２のインダクタ用ビア電極、および、前記第１及び第２のキャパシタ用内部電極の一方とアース電極とに接続される実装面接続用ビア電極、を備える請求項２〜５のいずれかに記載の積層型フィルタ。
【請求項７】
前記実装面接続用ビア電極は前記アース電極に直接接続されている、請求項６に記載の積層型フィルタ。
【請求項８】
前記実装面の前記入出力電極間に前記中間段の共振回路のアース電極が配置された請求項６または７に記載の積層型フィルタ。
【請求項９】
各共振回路は、前記誘電体層の積層方向に対して垂直に配列され、
各共振回路それぞれのインダクタ用内部電極と第１のインダクタ用ビア電極と第２のインダクタ用ビア電極とが形成するループが、配列方向から見て重なるように形成される請求項２〜８のいずれかに記載の積層型フィルタ。
【請求項１０】
各共振回路のインダクタ用内部電極のうち、少なくとも一つのインダクタ用内部電極は、他のインダクタ用内部電極と異なる電極幅である請求項２〜９のいずれかに記載の積層型フィルタ。
【請求項１１】
各共振回路のインダクタ用内部電極のうち、少なくとも一つのインダクタ用内部電極は、他のインダクタ用内部電極と異なる誘電体層上に形成されている請求項２〜１０のいずれかに記載の積層型フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の誘電体層を積層した積層体の内部に共振回路を構成した積層型共振器および積層型フィルタに関するものである。
【背景技術】
【０００２】
高周波のフィルタとして、誘電体層を積層した積層体内に複数のＬＣ共振回路を設けた積層型フィルタが利用されている。ＬＣ共振回路は、対向する内部電極によりキャパシタが構成され、ビアによりインダクタが構成されることがある（例えば、特許文献１参照。）。【０００３】
図１は、従来の積層型フィルタを説明する図である。同図（Ａ）は同フィルタの分解斜視図、同図（Ｂ）は同フィルタの断面図である。
積層型フィルタ１６１は、５層の絶縁体シート１６２Ａ〜１６２Ｅを積層してなる。絶縁体シート１６２Ａには、ビア１６３Ａ〜１６３Ｃが設けられている。絶縁体シート１６２Ｂには、ビア１６４Ａ〜１６４Ｃが設けられている。絶縁体シート１６２Ｃには、ビア１６５Ａ〜１６５Ｃと結合用コンデンサ電極１６６Ａ，１６６Ｂとが設けられている。絶縁体シート１６２Ｄには、コンデンサ電極１６７Ａ〜１６７Ｃが設けられている。絶縁体シート１６２Ｄには、コンデンサ電極１６８が設けられている。積層型フィルタ１６１の正面（不図示）から上面を介して背面（不図示）までグランド電極１６９Ｃが設けられている。積層型フィルタ１６１の左側面には入出力端子１６９Ａが、積層型フィルタ１６１の右側面には入出力端子１６９Ｂが設けられている。
【特許文献１】特開２０００−１６５１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
積層型フィルタ１６１は、コンデンサ電極１６７Ａ，１６７Ｃが入出力端子１６９Ａ，１６９Ｂに接続され、入出力段の共振回路を構成している。このような構成では、コンデンサ電極１６７Ａ，１６７Ｃと入出力端子１６９Ａ，１６９Ｂとの接続のために引出線路が必要となる。この引出線路はオープンスタブとして機能し、寄生インダクタンス成分をＬＣ共振回路に付与する。このため、積層型フィルタ１６１の周波数特性に不要スプリアスを生じ減衰特性が劣化する。【０００５】
また、積層型フィルタ１６１の外面にメッキ処理などによってグランド電極１６９Ｃを形成する場合、ビア１６３Ａ〜１６３Ｃの腐食などによって、ビア１６３Ａ〜１６３Ｃでの損失が増加し、積層型フィルタ１６１の周波数特性が劣化する危険性がある。また、使用時には積層型フィルタ１６１の外部電磁界の影響がビア１６３Ａ〜１６３Ｃに及んで、やはり積層型フィルタ１６１の周波数特性が劣化する危険性がある。【０００６】
そこで、本発明は、共振回路のインダクタンス成分やキャパシタンス成分を安定させ、フィルタや共振器の周波数特性の劣化を抑制した積層型共振器および積層型フィルタの提供を目的とする。
【課題を解決するための手段】
【０００７】
この発明の積層型共振器は、第１及び第２のキャパシタ用内部電極とインダクタ用内部電極と第１のインダクタ用ビア電極と第２のインダクタ用ビア電極と第１の実装面接続用ビア電極と第２の実装面接続用ビア電極とを備えている。第１のキャパシタ用内部電極は、第２のキャパシタ用内部電極の実装面側に配置され、積層体の一方主面側から平面透視したときに、第２の実装面電極に重ならないように形成されている。【０００８】
また、本発明の積層型フィルタは、互いに結合する複数の共振回路が積層体の内部に形成されている。入出力段の共振回路はそれぞれ、第１及び第２のキャパシタ用内部電極とインダクタ用内部電極と第１のインダクタ用ビア電極と第２のインダクタ用ビア電極と第１の実装面接続用ビア電極と第２の実装面接続用ビア電極とを備えている。第１のキャパシタ用内部電極は、第２のキャパシタ用内部電極の実装面側に配置され、積層体の一方主面側から平面透視したときに、第２の実装面電極に重ならないように形成されている。【０００９】
第１及び第２のキャパシタ用内部電極は、積層体の互いに異なる誘電体層上に形成されている。積層体は、複数の誘電体層を積層して構成されている。インダクタ用内部電極は、第１及び第２のキャパシタ用内部電極とは異なる誘電体層上に形成されている。第１のインダクタ用ビア電極は、インダクタ用内部電極と第１のキャパシタ用内部電極とに導通している。第２のインダクタ用ビア電極は、インダクタ用内部電極と第２のキャパシタ用内部電極とに導通している。第１の実装面接続用ビア電極は、第１のキャパシタ用内部電極と第１の実装面電極とに導通している。第１の実装面電極は、積層体の実装面に形成されていて、アース電極または入出力電極となる。第２の実装面接続用ビア電極は、第２のキャパシタ用内部電極と第２の実装面電極とに導通している。第２の実装面電極は、積層体の実装面に形成されていて、アース電極または入出力電極となる。【００１０】
第１及び第２のキャパシタ用内部電極がキャパシタを構成する。インダクタ用内部電極と第１のインダクタ用ビア電極と第２のインダクタ用ビア電極とがインダクタを構成する。これらのキャパシタとインダクタとは、アース電極と入出力電極との間に並列に接続され、ＬＣ並列共振回路を構成する。【００１１】
上記構成では、実装面接続用ビア電極は、いくつかの誘電体の厚みと等しい長さになる。このビア電極の長さは安定したものになるので、ＬＣ並列共振回路におけるインダクタンス成分が安定したものになる。【００１２】
その上、実装面側に配置されたキャパシタ用内部電極を、他方のキャパシタ用内部電極に接続される実装面電極に対して、平面透視したときに重ならないように形成するため、このキャパシタ用内部電極と実装面電極との間には、ほとんど容量が発生しない。これらの電極間の容量は、共振器やフィルタの設計上、不要な容量であり、この容量が発生しないので、ＬＣ並列共振回路におけるキャパシタンス成分が安定したものになる。【００１３】
さらには、インダクタが誘電体層内に収まり外面に露出しないため、製造時の劣化が無く、共振回路のインダクタンス成分が安定したものになる。また、使用時の外部電磁界の影響が抑制される。【００１４】
第１のインダクタ用ビア電極と第１の実装面接続用ビア電極とは、同軸上に形成されてもよく、第２のインダクタ用ビア電極と第２の実装面接続用ビア電極とは、同軸上に形成されてもよい。【００１５】
第２のキャパシタ用内部電極は、積層体の一方主面側から平面透視したときに、第１の実装面電極に重なるように形成されてもよい。第２のキャパシタ用内部電極と第１の実装面電極との間には、第１のキャパシタ用内部電極が配置されているので、これらの電極が重なっていても不要な容量は発生しないためである。【００１６】
第１のキャパシタ用内部電極が、実装面に隣接する誘電体層上に形成されてもよい。これにより、第１のキャパシタ用内部電極と実装面電極とを接続するビア電極の長さを抑制でき、寄生インダクタンス成分を小さくできるためである。【００１７】
入出力段の共振回路のうち、少なくとも一方と結合する中間段の共振回路が設けられてもよい。その場合、中間段の共振回路は、第１及び第２のキャパシタ用内部電極、インダクタ用内部電極、第１のインダクタ用ビア電極、第２のインダクタ用ビア電極、および、前記第１及び第２のキャパシタ用内部電極の一方とアース電極とに接続される実装面接続用ビア電極、を備えれば、中間段の共振回路が積層体内のみで構成されるため、実装位置のずれなどによる周波数特性の変化が抑制され、好適である。【００１８】
実装面接続用ビア電極はアース電極に直接接続されてもよい。その場合、積層体内部にアース電極を備えず、積層体外部に形成されたアース電極にビア電極を直接接続することにより、内層アース電極部での寄生インダクタの発生を抑制することができ、インダクタの設計精度を向上させられる。【００１９】
中間段の共振回路のアース電極が入出力電極間に配置されてもよい。その場合、入出力電極間のアイソレーションを向上させることができ、好適である。【００２０】
各共振回路は、誘電体層の積層方向に垂直な配列方向に配列されてもよい。その場合、各共振回路それぞれのインダクタ用内部電極と第１のインダクタ用ビア電極と第２のインダクタ用ビア電極とが形成するループが、配列方向から見て重なるように形成されれば、各共振回路の磁界結合を強めることができ、周波数特性の広帯域化が図れ、好適である。【００２１】
各共振回路のインダクタ用内部電極のうち、少なくとも一つのインダクタ用内部電極は、他のインダクタ用内部電極と異なる電極幅であってもよい。電極幅に応じて各共振回路のインダクタのインダクタンス成分が変化する。電極幅を変えることによりインダクタンス成分を微調整することができる。【００２２】
各共振回路のインダクタ用内部電極のうち、少なくとも一つのインダクタ用内部電極は、他のインダクタ用内部電極と異なる誘電体層上に形成されていてもよい。この場合、そのインダクタ用内部電極の設計自由度が向上する。インダクタ用内部電極の電極長に応じて各共振回路のインダクタのインダクタンス成分が変化するので、任意の電極長に設定することによりインダクタンス成分を微調整することができる。インダクタ用内部電極の設計自由度が向上することで、ＬＣ並列共振回路の設計自由度が向上する。
【発明の効果】
【００２３】
この発明によれば、実装面接続用ビア電極で実装面電極とキャパシタ用内部電極とを接続し、実装面側に配置されたキャパシタ用内部電極を他方のキャパシタ用内部電極に接続される実装面電極に対して平面透視したときに重ならないように形成するため、ＬＣ並列共振回路におけるキャパシタンス成分とインダクタンス成分とが安定したものになる。これにより、共振器やフィルタの周波数特性の劣化を抑制できる。
【図面の簡単な説明】
【００２４】
【図１】従来の積層型フィルタの構成を説明する図である。
【図２】第１の実施形態に係る積層型共振器の透過斜視図である。
【図３】同共振器の断面図である。
【図４】同共振器の等価回路図である。
【図５】第２の実施形態に係る積層型共振器の透過斜視図である。
【図６】同共振器の断面図である。
【図７】同共振器の等価回路図である。
【図８】第３の実施形態に係る積層型フィルタの透過斜視図である。
【図９】同フィルタの等価回路図である。
【図１０】第４の実施形態に係る積層型フィルタの透過斜視図である。
【図１１】同フィルタの等価回路図である。
【図１２】第５の実施形態に係る積層型フィルタの透過斜視図である。
【図１３】同フィルタの等価回路図である。
【符号の説明】
【００２５】
１，１１…積層型共振器
２１，４１，７１…積層型フィルタ
２，１２，２２，４２，７２…積層体
２Ａ〜２Ｄ，１２Ａ〜１２Ｄ…誘電体層
３，１３，２３，３３，４３，６３，７３，９３…入出力電極
４，１４Ａ，１４Ｂ，２４，３４，４４，５４，６４，７４，８４，９４…アース電極
５，１５，２５，３５，４５，５５，６５，７５，８５，９５…インダクタ用内部電極
６Ａ，６Ｂ，１６Ａ〜１６Ｃ，２６Ａ，２６Ｂ，３６Ａ，３６Ｂ，４６Ａ，４６Ｂ，５６Ａ，５６Ｂ，６６Ａ，６６Ｂ，７６Ａ，７６Ｂ，８６Ａ，８６Ｂ，９６Ａ，９６Ｂ…インダクタ用ビア電極
７Ａ，７Ｂ，１７Ａ〜１７Ｃ，２７Ａ，２７Ｂ，３７Ａ，３７Ｂ，４７Ａ，４７Ｂ，５７Ａ，５７Ｂ，６７Ａ，６７Ｂ，７７Ａ，７７Ｂ，８７Ａ，８７Ｂ，９７Ａ，９７Ｂ…キャパシタ用内部電極
８，１８，２８，３８，４８，６８，７８，９８…入出力用ビア電極
９，１９Ａ，１９Ｂ，２９，３９，４９，５９，６９，７９，８９，９９…アース用ビア電極
【発明を実施するための最良の形態】
【００２６】
以下、第１の実施形態に係る積層型共振器について説明する。【００２７】
図２は同共振器の透過斜視図であり、図３は同共振器の断面図である。
積層型共振器１はＬＧＡ（Land  Grid  Array）パッケージで構成されており、積層体２の実装面に入出力電極３とアース電極４とを備え、積層体２の実装面を除く他の外面には図示していない金属メッキ膜が設けられている。アース電極４が第１の実装面電極に相当し、入出力電極３が第２の実装面電極に相当する。【００２８】
入出力電極３とアース電極４とは、塗布焼付、スパッタリング、あるいは蒸着等の手段により形成されている。このため、積層型共振器１は、実装基板への実装時に積層体２の側面の半田付けや実装基板上の半田しろが不要で、高密度実装可能である。【００２９】
積層体２は、図３中上下方向を積層方向として複数の誘電体シートを積層した後に焼成して、複数の誘電体層２Ａ〜２Ｄを形成したものである。誘電体層２Ａ〜２Ｄは、それぞれ矩形板状であり、比誘電率εｒ５３．５の低温焼結セラミック（ＬＴＣＣ）で構成されている。ＬＴＣＣは、例えば酸化チタン、酸化バリウム、アルミナ等の成分のうち、少なくとも１つ以上の成分と、ガラス成分とから構成される。【００３０】
積層体２の内部にはインダクタ用内部電極５とインダクタ用ビア電極６Ａ，６Ｂとキャパシタ用内部電極７Ａ，７Ｂと入出力用ビア電極８とアース用ビア電極９とが設けられている。キャパシタ用内部電極７Ｂが第１のキャパシタ用内部電極に相当し、キャパシタ用内部電極７Ａが第２のキャパシタ用内部電極に相当する。アース用ビア電極９が第１の実装面接続用ビア電極に相当し、入出力用ビア電極８が第２の実装面接続用ビア電極に相当する。【００３１】
各内部電極５，７Ａ，７Ｂは、Ａｇ、Ｐｄ、Ｃｕ、Ａｕ、Ａｇ−Ｐｄ等からなり、印刷等の手段により形成されている。また、各ビア電極６Ａ，６Ｂ，８，９は、各誘電体層に形成されたビアホールとして、または複数のビアホールを連接させた構成としている。各ビアホールはＡｇ、Ｐｄ、Ｃｕ、Ａｕ、Ａｇ−Ｐｄ等の導電性ペーストを予め誘電体シートに設けた穴に充填することにより形成されている。【００３２】
インダクタ用内部電極５は誘電体層２Ｂ上に形成された線路状の電極である。インダクタ用ビア電極６Ａは誘電体層２Ｂに設けられたビアホールである。このインダクタ用ビア電極６Ａは、インダクタ用内部電極５の図３中左側の端部の下方に設けられていて、インダクタ用内部電極５とキャパシタ用内部電極７Ａとを接続している。インダクタ用ビア電極６Ｂは誘電体層２Ｂに設けられたビアホールと誘電体層２Ｃに設けられたビアホールとを連接させた電極である。このインダクタ用ビア電極６Ｂは、インダクタ用内部電極５の図３中右側の端部の下方に設けられていて、インダクタ用内部電極５とキャパシタ用内部電極７Ｂとを接続している。キャパシタ用内部電極７Ａは誘電体層２Ｃ上に形成された矩形状の電極である。キャパシタ用内部電極７Ｂは誘電体層２Ｄ上に形成された矩形状の電極である。キャパシタ用内部電極７Ａの図３中右側の領域とキャパシタ用内部電極７Ｂの図３中左側の領域とは、誘電体層２Ｃを介して対向している。入出力用ビア電極８は誘電体層２Ｃに設けられたビアホールと、誘電体層２Ｄに設けられたビアホールとを連接させた電極である。この入出力用ビア電極８は、インダクタ用ビア電極６Ａと同軸に設けられていて、キャパシタ用内部電極７Ａと入出力電極３とを接続している。アース用ビア電極９は誘電体層２Ｄに設けられたビアホールである。このアース用ビア電極９は、インダクタ用ビア電極６Ｂと同軸に設けられていて、キャパシタ用内部電極７Ｂとアース電極４とを接続している。なお、キャパシタ用内部電極７Ａとキャパシタ用内部電極７Ｂとの対向電極面積は、必要とされる容量が得られるように設定されている。【００３３】
以上の構成の積層型共振器１では、各電極がＬＣ並列共振回路を構成している。【００３４】
ここで、入出力電極３とコンデンサ用内部電極７Ｂとは、上面透視して、重ならないように配置されている。一般に、入出力電極３およびアース電極４はスクリーン印刷などの厚膜形成方法で製作するため、寸法バラツキが大きい。また、積層体のバレル研磨時には、入出力電極３およびアース電極４の電極の一部が削られてサイズが小さくなることがある。このため、仮に、入出力電極３とコンデンサ用内部電極７Ｂとが重なるように配置されていれば、入出力電極３とコンデンサ用内部電極７Ｂとの間に、設計上不要な容量が生じ、さらには、電極形状のバラツキによって、その容量値のバラツキが生じる虞がある。【００３５】
しかしながら、入出力電極３とコンデンサ用内部電極７Ｂとを、上面透視して、重ならないように配置することにより、上記した不要な容量の発生を防ぐことができ、入出力電極３やアース電極４に形状変化があっても、ＬＣ並列共振回路のキャパシタンス成分を安定にして、共振器特性の変化を抑止できる。【００３６】
図４は、積層型共振器１の等価回路図である。キャパシタ用内部電極７Ａとキャパシタ用内部電極７Ｂとが、キャパシタンスＣ１を構成する。インダクタ用ビア電極６Ａ，６Ｂとインダクタ用内部電極５とはループ状に形成され、インダクタ用内部電極５はインダクタンスＬ１を構成し、インダクタ用ビア電極６ＡはインダクタンスＬ２を構成し、インダクタ用ビア電極６ＢはインダクタンスＬ３を構成する。これらのキャパシタとインダクタとはＬＣ並列共振回路を構成し、入出力用ビア電極８とアース用ビア電極９を介して、入出力電極３とアース電極４との間に並列に接続され、入出力電極３はＬＣ並列共振回路と接続される。入出力用ビア電極８はインダクタンスＬ４を構成し、アース用ビア電極９はインダクタンスＬ５を構成する。【００３７】
この構成では、入出力電極３やアース電極４とＬＣ並列共振回路との接続をビアホールにて行うために、従来のように引出線路を用いる場合よりも接続信頼性が高いものとなる。また、ＬＧＡパッケージで構成されているため、実装基板への実装における電極の接触信頼性も高いものとなり、実装基板への実装時に積層体２の側面の半田付けや実装基板上の半田しろが不要で高密度実装可能であり、実装時に半田工程が不要で工数削減も望める。【００３８】
入出力用ビア電極８とアース用ビア電極９とによるインダクタンスＬ４，Ｌ５は寄生インダクタンス成分として作用し、ＬＣ共振回路に不要スプリアスを付与する。しかしながら、入出力用ビア電極８とアース用ビア電極９はそれぞれの長さが、誘電体層２Ｄの厚み、誘電体層２Ｃおよび誘電体層２Ｄの合計厚み、と同等であって、減衰特性を劣化させる原因となるオープンスタブ長が短い。したがって、上記不要スプリアスによって積層型共振器１の減衰特性に及ぶ影響は抑制されたものとなる。【００３９】
また、インダクタ用ビア電極６Ａ，６Ｂとインダクタ用内部電極５とが積層体２の内部に構成されているため、積層体２のメッキ処理などの際に電極腐食が生じない。このため、フィルタの損失増加が発生しない。また、インダクタ用ビア電極６Ａ，６Ｂとインダクタ用内部電極５とを積層体２の内部にループ状に構成するため、積層体２の外部電磁界の影響を受けにくく、特性変動を抑制できる。このため、シールド性と不要輻射の抑制性能に優れ、高周波領域まで安定した電気的特性の積層型共振器１を構成できる。【００４０】
ここでは、インダクタのループ面が積層体２の短手方向に垂直になるように積層型共振器１を構成して、積層型共振器１を小型にしているが、インダクタのループ面が積層体２の長手方向に垂直になるように構成してもよい。また、キャパシタ用内部電極７Ｂを実装面に隣接する誘電体層２Ｄの上面に設け、キャパシタ用内部電極７Ａを誘電体層２Ｄに隣接する誘電体層２Ｃの上面に設けているが、キャパシタ用内部電極７Ｂとキャパシタ用内部電極７Ａとの上下を異ならせて構成してもよい。【００４１】
また、ここではキャパシタ用内部電極７Ａは、上面透視したときに、アース電極４に重ならないように形成されているが、キャパシタ用内部電極７Ａとアース電極４とが重なるように形成してもよい。キャパシタ用内部電極７Ａとアース電極４との間には、キャパシタ用内部電極７Ｂが配置されているので、これらの電極が重なっていても不要な容量は発生しないためである。【００４２】
次に、第２の実施形態に係る積層型共振器について説明する。第２の実施形態に係る積層型共振器は、積層体内部に２つの共振回路を備え、実装面に２つのアース電極を備える点で、第１の実施形態の構成と相違する。【００４３】
図５は同共振器の透過斜視図であり、図６は同共振器の断面図である。
積層型共振器１１は、積層体１２の実装面に入出力電極１３とアース電極１４Ａ，１４Ｂとを備える。積層体１２は、複数の誘電体層１２Ａ〜１２Ｄを備える。積層体１２の内部にはインダクタ用内部電極１５とインダクタ用ビア電極１６Ａ〜１６Ｃとキャパシタ用内部電極１７Ａ〜１７Ｃと入出力用ビア電極１８とアース用ビア電極１９Ａ，１９Ｂとが設けられている。【００４４】
インダクタ用内部電極１５は誘電体層１２Ｂ上に形成された線路状の電極である。インダクタ用ビア電極１６Ａは誘電体層１２Ｂに設けられたビアホールである。このインダクタ用ビア電極１６Ａは、インダクタ用内部電極１５の中央の下方に設けられていて、インダクタ用内部電極１５とキャパシタ用内部電極１７Ａとを接続している。インダクタ用ビア電極１６Ｂ，１６Ｃはそれぞれ、誘電体層１２Ｂに設けられたビアホールと誘電体層１２Ｃに設けられたビアホールとを連接させた電極である。これらのインダクタ用ビア電極１６Ｂ，１６Ｃは、インダクタ用内部電極１５の両端の下方に設けられていて、インダクタ用内部電極１５とキャパシタ用内部電極１７Ｂ，１７Ｃとを接続している。キャパシタ用内部電極１７Ａは誘電体層１２Ｃ上に形成された矩形状の電極である。キャパシタ用内部電極１７Ｂ，１７Ｃはそれぞれ、誘電体層１２Ｄ上に形成された矩形状の電極である。キャパシタ用内部電極１７Ａの両端側の領域とキャパシタ用内部電極１７Ｂ，１７Ｃそれぞれの中央側の領域とは、誘電体層１２Ｃを介して対向している。入出力用ビア電極１８は誘電体層１２Ｃに設けられたビアホールと、誘電体層１２Ｄに設けられたビアホールとを連接させた電極である。この入出力用ビア電極１８は、インダクタ用ビア電極１６Ａと同軸に設けられていて、キャパシタ用内部電極１７Ａと入出力電極１３とを接続している。アース用ビア電極１９Ａ，１９Ｂは誘電体層１２Ｄに設けられたビアホールである。これらのアース用ビア電極１９Ａ，１９Ｂは、それぞれインダクタ用ビア電極１６Ｂ，１６Ｃと同軸に設けられていて、キャパシタ用内部電極１７Ｂ，１７Ｃとアース電極１４Ａ，１４Ｂとを接続している。【００４５】
以上の構成の積層型共振器１１では、２つのＬＣ並列共振回路が並列に接続された回路構成となっている。【００４６】
ここでは、入出力電極１３とコンデンサ用内部電極１７Ｂ，１７Ｃとは、上面透視して、重ならないように配置されている。これにより、上記した不要な容量の発生を防ぐことができ、入出力電極１３に形状変化があっても、ＬＣ並列共振回路のキャパシタンス成分を安定にして、共振器特性の変化を抑止できる。【００４７】
図７は、積層型共振器１１の等価回路図である。キャパシタ用内部電極１７Ａとキャパシタ用内部電極１７Ｂとが、キャパシタンスＣ１１を構成する。インダクタ用ビア電極１６Ａ，１６Ｂとインダクタ用内部電極１５とはループ状に形成され、インダクタ用内部電極１５の一部はインダクタンスＬ１１を構成し、インダクタ用ビア電極１６ＡはインダクタンスＬ１４を構成し、インダクタ用ビア電極１６ＢはインダクタンスＬ１３を構成する。これらのキャパシタとインダクタとは一つ目のＬＣ並列共振回路を構成し、入出力用ビア電極１８とアース用ビア電極１９Ａを介して、入出力電極１３とアース電極１４Ａとの間に並列に接続される。【００４８】
キャパシタ用内部電極１７Ａとキャパシタ用内部電極１７Ｃとが、キャパシタンスＣ１２を構成する。インダクタ用ビア電極１６Ａ，１６Ｃとインダクタ用内部電極１５とはループ状に形成され、インダクタ用内部電極１５の一部はインダクタンスＬ１２を構成し、インダクタ用ビア電極１６ＡはインダクタンスＬ１４を構成し、インダクタ用ビア電極１６ＣはインダクタンスＬ１５を構成する。これらのキャパシタとインダクタとは二つ目のＬＣ並列共振回路を構成し、入出力用ビア電極１８とアース用ビア電極１９Ｂを介して、入出力電極１３とアース電極１４Ｂとの間に並列に接続される。【００４９】
以上の回路構成により、２つのＬＣ並列回路が並列に接続された共振回路として積層型共振器１１は作用する。【００５０】
入出力用ビア電極１８はインダクタンスＬ１７を構成し、アース用ビア電極１９ＡはインダクタンスＬ１６を構成し、アース用ビア電極１９ＢはインダクタンスＬ１８を構成する。これらは寄生インダクタンス成分として作用するが、それぞれの長さが短く、減衰特性を劣化させる原因となるオープンスタブ長が短い。したがって、不要スプリアスによって積層型共振器１１の減衰特性に及ぶ影響は抑制されたものとなる。【００５１】
このように、本発明は、積層体の内部に設ける共振回路構成に関わらずに実施でき、不要スプリアスによって積層型共振器の減衰特性に及ぶ影響を抑制できる。また、インダクタ用ビア電極とインダクタ用内部電極とを積層体の内部でループ状に構成することにより、メッキ処理などの際の電極腐食を防ぎ、外部電磁界の影響を抑制して、特性変動を抑制できる。【００５２】
次に、第３の実施形態に係る積層型フィルタについて説明する。第３の実施形態に係る積層型フィルタは、積層体内に２つの共振回路を構成した点で第１の実施形態の構成と相違する。各共振回路は、第１の実施形態の共振回路と同一の回路構成である。【００５３】
図８は同フィルタの透過斜視図である。
積層型共振器２１は、積層体２２の実装面に入出力電極２３，３３とアース電極２４，３４とを備える。積層体２２の内部にはインダクタ用内部電極２５，３５とインダクタ用ビア電極２６Ａ，２６Ｂ，３６Ａ，３６Ｂとキャパシタ用内部電極２７Ａ，２７Ｂ，３７Ａ，３７Ｂと入出力用ビア電極２８，３８とアース用ビア電極２９，３９とが設けられている。【００５４】
入出力電極２３とアース電極２４とインダクタ用内部電極２５とインダクタ用ビア電極２６Ａ，２６Ｂとキャパシタ用内部電極２７Ａ，２７Ｂと入出力用ビア電極２８とアース用ビア電極２９とが、一つ目のＬＣ並列共振回路を構成している。【００５５】
入出力電極３３とアース電極３４とインダクタ用内部電極３５とインダクタ用ビア電極３６Ａ，３６Ｂとキャパシタ用内部電極３７Ａ，３７Ｂと入出力用ビア電極３８とアース用ビア電極３９とが、二つ目のＬＣ並列共振回路を構成している。【００５６】
一つ目のＬＣ並列共振回路と二つ目のＬＣ並列共振回路とは、それぞれのループ面が対向するように積層体２２内に配列されていて、この配列方向から見て、それぞれのループが重なる。【００５７】
以上の構成の積層型フィルタ２１では、一つ目のＬＣ並列共振回路と二つ目のＬＣ並列共振回路とで、それぞれのループを通過する磁束が共有されて、２つのＬＣ並列共振回路が磁界結合する回路構成となっている。【００５８】
ここで、入出力電極２３とコンデンサ用内部電極２７Ｂとは、上面透視して、重ならないように配置されている。また、入出力電極３３とコンデンサ用内部電極３７Ｂとは、上面透視して、重ならないように配置されている。これにより、不要な容量の発生を防ぐことができ、入出力電極２３，３３に形状変化があっても、ＬＣ並列共振回路のキャパシタンス成分を安定にして、共振器特性の変化を抑止できる。【００５９】
図９は、積層型フィルタ２１の等価回路図である。キャパシタ用内部電極２７Ａとキャパシタ用内部電極２７Ｂとが、キャパシタンスＣ２１を構成する。インダクタ用ビア電極２６Ａ，２６Ｂとインダクタ用内部電極２５とはループ状に形成され、インダクタ用内部電極２５はインダクタンスＬ２１を構成し、インダクタ用ビア電極２６ＡはインダクタンスＬ２２を構成し、インダクタ用ビア電極２６ＢはインダクタンスＬ２３を構成する。これらのキャパシタとインダクタとは一つ目のＬＣ並列共振回路を構成し、入出力用ビア電極２８とアース用ビア電極２９を介して、入出力電極２３とアース電極２４との間に並列に接続される。【００６０】
キャパシタ用内部電極３７Ａとキャパシタ用内部電極３７Ｂとが、キャパシタンスＣ３１を構成する。インダクタ用ビア電極３６Ａ，３６Ｂとインダクタ用内部電極３５とはループ状に形成され、インダクタ用内部電極３５はインダクタンスＬ３１を構成し、インダクタ用ビア電極３６ＡはインダクタンスＬ３２を構成し、インダクタ用ビア電極３６ＢはインダクタンスＬ３３を構成する。これらのキャパシタとインダクタとは二つ目のＬＣ並列共振回路を構成し、入出力用ビア電極３８とアース用ビア電極３９を介して、入出力電極３３とアース電極３４との間に並列に接続される。【００６１】
入出力電極２３は一つ目のＬＣ並列共振回路と接続され、入出力電極３３は二つ目のＬＣ並列共振回路と接続され、各ＬＣ並列共振回路はそれぞれ入出力段の共振回路となる。また、各ＬＣ並列共振回路におけるループの重なりによって、磁界結合Ｍ２１が生じる。【００６２】
以上の回路構成により、この積層型フィルタ２１は、２段のＬＣ並列共振器から成るバンドパスフィルタとして作用する。【００６３】
また、入出力用ビア電極２８はインダクタンスＬ２４を構成し、入出力用ビア電極３８はインダクタンスＬ３４を構成し、アース用ビア電極２９はインダクタンスＬ２５を構成し、アース用ビア電極３９はインダクタンスＬ３５を構成する。これらは寄生インダクタンス成分として作用するが、それぞれの長さが短く、減衰特性を劣化させる原因となるオープンスタブ長が短い。したがって、不要スプリアスによって積層型フィルタ２１の減衰特性に及ぶ影響は抑制されたものとなる。【００６４】
このように、本発明の積層型フィルタは、積層体の内部に設ける共振回路構成に関わらずに実施でき、不要スプリアスによって積層型共振器の減衰特性に及ぶ影響を抑制できる。また、インダクタ用ビア電極とインダクタ用内部電極とを積層体の内部でループ状に構成することにより、メッキ処理などの際の電極腐食を防ぎ、外部電磁界の影響を抑制して、特性変動を抑制できる。【００６５】
次に、第４の実施形態に係る積層型フィルタについて説明する。第４の実施形態に係る積層型フィルタは、積層体内に中間段の共振回路を構成した点で第３の実施形態の構成と相違する。【００６６】
図１０は同フィルタの透過斜視図である。
積層型共振器４１は、積層体４２の実装面に入出力電極４３，６３とアース電極４４，５４，６４とを備える。積層体４２の内部にはインダクタ用内部電極４５，５５，６５とインダクタ用ビア電極４６Ａ，４６Ｂ，５６Ａ，５６Ｂ，６６Ａ，６６Ｂとキャパシタ用内部電極４７Ａ，４７Ｂ，５７Ａ，５７Ｂ，６７Ａ，６７Ｂと入出力用ビア電極４８，６８とアース用ビア電極４９，５９，６９とが設けられている。【００６７】
入出力電極４３とアース電極４４とインダクタ用内部電極４５とインダクタ用ビア電極４６Ａ，４６Ｂとキャパシタ用内部電極４７Ａ，４７Ｂと入出力用ビア電極４８とアース用ビア電極４９とが、一つ目の入出力段のＬＣ並列共振回路を構成している。【００６８】
アース電極５４とインダクタ用内部電極５５とインダクタ用ビア電極５６Ａ，５６Ｂとキャパシタ用内部電極５７Ａ，５７Ｂとアース用ビア電極５９とが、中間段のＬＣ並列共振回路を構成している。この中間段のＬＣ並列共振回路には、入出力用ビア電極と入出力電極とが設けられていない。【００６９】
入出力電極６３とアース電極６４とインダクタ用内部電極６５とインダクタ用ビア電極６６Ａ，６６Ｂとキャパシタ用内部電極６７Ａ，６７Ｂと入出力用ビア電極６８とアース用ビア電極６９とが、二つ目の入出力段のＬＣ並列共振回路を構成している。【００７０】
３つのＬＣ並列共振回路は、それぞれのループ面が対向するように積層体４２内に配列されていて、この配列方向から見て、それぞれのループが重なる。【００７１】
以上の構成の積層型フィルタ４１では、３つのＬＣ並列共振回路で、それぞれのループを通過する磁束が共有されて、隣接するＬＣ並列共振回路同士が磁界結合する回路構成となっている。【００７２】
ここで、入出力電極４３とコンデンサ用内部電極４７Ｂとは、上面透視して、重ならないように配置されている。また、入出力電極６３とコンデンサ用内部電極６７Ｂとは、上面透視して、重ならないように配置されている。これにより、不要な容量の発生を防ぐことができ、入出力電極４３，６３に形状変化があっても、ＬＣ並列共振回路のキャパシタンス成分を安定にして、共振器特性の変化を抑止できる。【００７３】
図１１は、積層型フィルタ４１の等価回路図である。キャパシタ用内部電極４７Ａとキャパシタ用内部電極４７Ｂとが、キャパシタンスＣ４１を構成する。インダクタ用ビア電極４６Ａ，４６Ｂとインダクタ用内部電極４５とはループ状に形成され、インダクタ用内部電極４５はインダクタンスＬ４１を構成し、インダクタ用ビア電極４６ＡはインダクタンスＬ４２を構成し、インダクタ用ビア電極４６ＢはインダクタンスＬ４３を構成する。これらのキャパシタとインダクタとは一つ目の入出力段のＬＣ並列共振回路を構成し、入出力用ビア電極４８とアース用ビア電極４９を介して、入出力電極４３とアース電極４４との間に並列に接続される。【００７４】
キャパシタ用内部電極５７Ａとキャパシタ用内部電極５７Ｂとが、キャパシタンスＣ５１を構成する。インダクタ用ビア電極５６Ａ，５６Ｂとインダクタ用内部電極５５とはループ状に形成され、インダクタ用内部電極５５はインダクタンスＬ５１を構成し、インダクタ用ビア電極５６ＡはインダクタンスＬ５２を構成し、インダクタ用ビア電極５６ＢはインダクタンスＬ５３を構成する。これらのキャパシタとインダクタとは中間段のＬＣ並列共振回路を構成し、アース用ビア電極５９を介して、アース電極５４に接続される。【００７５】
キャパシタ用内部電極６７Ａとキャパシタ用内部電極６７Ｂとが、キャパシタンスＣ６１を構成する。インダクタ用ビア電極６６Ａ，６６Ｂとインダクタ用内部電極６５とはループ状に形成され、インダクタ用内部電極６５はインダクタンスＬ６１を構成し、インダクタ用ビア電極６６ＡはインダクタンスＬ６２を構成し、インダクタ用ビア電極６６ＢはインダクタンスＬ６３を構成する。これらのキャパシタとインダクタとは二つ目の入出力段のＬＣ並列共振回路を構成し、入出力用ビア電極６８とアース用ビア電極６９を介して、入出力電極６３とアース電極６４との間に並列に接続される。【００７６】
入出力電極４３は一つ目の入出力段のＬＣ並列共振回路と接続され、入出力電極６３は二つ目の入出力段のＬＣ並列共振回路と接続される。また、各ＬＣ並列共振回路におけるループの重なりによって、磁界結合Ｍ４１，Ｍ４２が生じる。【００７７】
以上の回路構成により、この積層型フィルタ４１は、３段のＬＣ並列共振器から成るバンドパスフィルタとして作用する。【００７８】
また、入出力用ビア電極４８はインダクタンスＬ４４を構成し、入出力用ビア電極６８はインダクタンスＬ６４を構成し、アース用ビア電極４９はインダクタンスＬ４５を構成し、アース用ビア電極５９はインダクタンスＬ５５を構成し、アース用ビア電極６９はインダクタンスＬ６５を構成する。これらは寄生インダクタンス成分として作用するが、それぞれの長さが短く、減衰特性を劣化させる原因となるオープンスタブ長が短い。したがって、不要スプリアスによって積層型フィルタ４１の減衰特性に及ぶ影響は抑制されたものとなる。【００７９】
このように、本発明の積層型フィルタは、積層体の内部に設ける共振回路構成に関わらずに実施でき、不要スプリアスによって積層型共振器の減衰特性に及ぶ影響を抑制できる。また、インダクタ用ビア電極とインダクタ用内部電極とを積層体の内部でループ状に構成することにより、メッキ処理などの際の電極腐食を防ぎ、外部電磁界の影響を抑制して、特性変動を抑制できる。【００８０】
次に、第５の実施形態に係る積層型フィルタについて説明する。第５の実施形態に係る積層型フィルタは、中間段の共振回路を逆向きに構成した点で第４の実施形態の構成と相違する。【００８１】
図１２は同フィルタの透過斜視図である。
積層型共振器７１は、積層体７２の実装面に入出力電極７３，９３とアース電極７４，８４，９４とを備える。積層体７２の内部にはインダクタ用内部電極７５，８５，９５とインダクタ用ビア電極７６Ａ，７６Ｂ，８６Ａ，８６Ｂ，９６Ａ，９６Ｂとキャパシタ用内部電極７７Ａ，７７Ｂ，８７Ａ，８７Ｂ，９７Ａ，９７Ｂと入出力用ビア電極７８，９８とアース用ビア電極７９，８９，９９とが設けられている。【００８２】
入出力電極７３とアース電極７４とインダクタ用内部電極７５とインダクタ用ビア電極７６Ａ，７６Ｂとキャパシタ用内部電極７７Ａ，７７Ｂと入出力用ビア電極７８とアース用ビア電極７９とが、一つ目の入出力段のＬＣ並列共振回路を構成している。【００８３】
アース電極８４とインダクタ用内部電極８５とインダクタ用ビア電極８６Ａ，８６Ｂとキャパシタ用内部電極８７Ａ，８７Ｂとアース用ビア電極８９とが、中間段のＬＣ並列共振回路を構成している。この中間段のＬＣ並列共振回路には、入出力用ビア電極と入出力電極とが設けられていない。【００８４】
入出力電極９３とアース電極９４とインダクタ用内部電極９５とインダクタ用ビア電極９６Ａ，９６Ｂとキャパシタ用内部電極９７Ａ，９７Ｂと入出力用ビア電極９８とアース用ビア電極９９とが、二つ目の入出力段のＬＣ並列共振回路を構成している。【００８５】
３つのＬＣ並列共振回路は、それぞれのループ面が対向するように積層体７２内に配列されていて、この配列方向から見て、それぞれのループが重なる。また、中間段のＬＣ並列共振回路は、入出力段のＬＣ並列共振回路とループの方向が反対であり、中間段の共振回路のアース電極８４が入出力電極７３，９３の間に配置される。これにより、入出力電極７３，９３間のアイソレーションが改善される。【００８６】
以上の構成の積層型フィルタ７１では、３つのＬＣ並列共振回路で、それぞれのループを通過する磁束が共有されて、隣接するＬＣ並列共振回路同士が磁界結合する回路構成となっている。【００８７】
ここで、入出力電極７３とコンデンサ用内部電極７７Ｂとは、上面透視して、重ならないように配置されている。また、入出力電極９３とコンデンサ用内部電極９７Ｂとは、上面透視して、重ならないように配置されている。これにより、不要な容量の発生を防ぐことができ、入出力電極７３，９３に形状変化があっても、ＬＣ並列共振回路のキャパシタンス成分を安定にして、共振器特性の変化を抑止できる。【００８８】
図１３は、積層型フィルタ７１の等価回路図である。キャパシタ用内部電極７７Ａとキャパシタ用内部電極７７Ｂとが、キャパシタンスＣ７１を構成する。インダクタ用ビア電極７６Ａ，７６Ｂとインダクタ用内部電極７５とはループ状に形成され、インダクタ用内部電極７５はインダクタンスＬ７１を構成し、インダクタ用ビア電極７６ＡはインダクタンスＬ７２を構成し、インダクタ用ビア電極７６ＢはインダクタンスＬ７３を構成する。これらのキャパシタとインダクタとは一つ目の入出力段のＬＣ並列共振回路を構成し、入出力用ビア電極７８とアース用ビア電極７９を介して、入出力電極７３とアース電極７４との間に並列に接続される。【００８９】
キャパシタ用内部電極８７Ａとキャパシタ用内部電極８７Ｂとが、キャパシタンスＣ８１を構成する。インダクタ用ビア電極８６Ａ，８６Ｂとインダクタ用内部電極８５とはループ状に形成され、インダクタ用内部電極８５はインダクタンスＬ８１を構成し、インダクタ用ビア電極８６ＡはインダクタンスＬ８２を構成し、インダクタ用ビア電極８６ＢはインダクタンスＬ８３を構成する。これらのキャパシタとインダクタとは中間段のＬＣ並列共振回路を構成し、アース用ビア電極８９を介して、アース電極８４に接続される。【００９０】
キャパシタ用内部電極９７Ａとキャパシタ用内部電極９７Ｂとが、キャパシタンスＣ９１を構成する。インダクタ用ビア電極９６Ａ，９６Ｂとインダクタ用内部電極９５とはループ状に形成され、インダクタ用内部電極９５はインダクタンスＬ９１を構成し、インダクタ用ビア電極９６ＡはインダクタンスＬ９２を構成し、インダクタ用ビア電極９６ＢはインダクタンスＬ９３を構成する。これらのキャパシタとインダクタとは二つ目の入出力段のＬＣ並列共振回路を構成し、入出力用ビア電極９８とアース用ビア電極９９を介して、入出力電極９３とアース電極９４との間に並列に接続される。【００９１】
入出力電極７３は一つ目の入出力段のＬＣ並列共振回路と接続され、入出力電極９３は二つ目の入出力段のＬＣ並列共振回路と接続される。また、各ＬＣ並列共振回路におけるループの重なりによって、磁界結合Ｍ７１，Ｍ７２が生じる。【００９２】
以上の回路構成により、この積層型フィルタ７１は、３段のＬＣ並列共振器から成るバンドパスフィルタとして作用する。【００９３】
また、入出力用ビア電極７８はインダクタンスＬ７４を構成し、入出力用ビア電極９８はインダクタンスＬ９４を構成し、アース用ビア電極７９はインダクタンスＬ７５を構成し、アース用ビア電極８９はインダクタンスＬ８５を構成し、アース用ビア電極９９はインダクタンスＬ９５を構成する。これらは寄生インダクタンス成分として作用するが、それぞれの長さが短く、減衰特性を劣化させる原因となるオープンスタブ長が短い。したがって、不要スプリアスによって積層型フィルタ７１の減衰特性に及ぶ影響は抑制されたものとなる。【００９４】
このように、本発明の積層型フィルタは、積層体の内部に設ける共振回路構成に関わらずに実施でき、不要スプリアスによって積層型共振器の減衰特性に及ぶ影響を抑制できる。また、インダクタ用ビア電極とインダクタ用内部電極とを積層体の内部でループ状に構成することにより、メッキ処理などの際の電極腐食を防ぎ、外部電磁界の影響を抑制して、特性変動を抑制できる。
【図１】
2009090917.tif 000003
【図２】
2009090917.tif 000004
【図３】
2009090917.tif 000005
【図４】
2009090917.tif 000006
【図５】
2009090917.tif 000007
【図６】
2009090917.tif 000008
【図７】
2009090917.tif 000009
【図８】
2009090917.tif 000010
【図９】
2009090917.tif 000011
【図１０】
2009090917.tif 000012
【図１１】
2009090917.tif 000013
【図１２】
2009090917.tif 000014
【図１３】
2009090917.tif 000015
【国際調査報告】
2009090917.tif 000016
2009090917.tif 000017