(57)【要約】  形状制御が困難な塗布法を適用することが可能で、チャネル長、チャネル幅の制御が容易である薄膜トランジスタ及びその製造方法を提供する。  一対のソース電極・ドレイン電極１２，１３とそれらに交わる一対の絶縁性薄膜１７とで囲まれた部位をチャネルとし、チャネルを形成する半導体薄膜１５が、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成された。
2009090966.tif 000002
【特許請求の範囲】
【請求項１】
一対のソース電極・ドレイン電極とそれらに交わる一対の絶縁性薄膜とで囲まれた部位をチャネルとし、
前記チャネルを形成する半導体薄膜が、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成されたことを特徴とする薄膜トランジスタ。
【請求項２】
前記一対のソース電極・ドレイン電極が平行に配置されたことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記一対の絶縁性薄膜が平行に配置されたことを特徴とする請求項１又は２記載の薄膜トランジスタ。
【請求項４】
前記一対のソース電極・ドレイン電極と、前記一対の絶縁性薄膜とが直交することを特徴とする請求項１から３のいずれか１項記載の薄膜トランジスタ。
【請求項５】
基板側から順に、第３の電極であるゲート電極、ゲート絶縁膜、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜が積層されたことを特徴とする請求項１から４のいずれか１項記載の薄膜トランジスタ。
【請求項６】
基板側から順に、第３の電極であるゲート電極、ゲート絶縁膜、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜が積層されたことを特徴とする請求項１から４のいずれか１項記載の薄膜トランジスタ。
【請求項７】
基板側から順に、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜、ゲート絶縁膜、第３の電極であるゲート電極が積層されたことを特徴とする請求項１から４のいずれか１項記載の薄膜トランジスタ。
【請求項８】
基板側から順に、前記チャネルを構成する半導体薄膜、前記一対の絶縁性薄膜、前記宇一対のソース電極・ドレイン電極、ゲート絶縁膜、第３の電極であるゲート電極が積層されたことを特徴とする請求項１から４のいずれか１項記載の薄膜トランジスタ。
【請求項９】
前記チャネルを構成する半導体薄膜が、チャネル構成半導体材料を含む溶液又は分散液を基に形成されたことを特徴とする請求項１から８のいずれか１項記載の薄膜トランジスタ。
【請求項１０】
ゲート電極、ゲート絶縁膜、前記ソース電極、前記ドレイン電極、絶縁性薄膜のうちの少なくともいずれかが、溶液又は分散液を基に形成されたことを特徴とする請求項１から９のいずれか１項記載の薄膜トランジスタ。
【請求項１１】
一対のソース電極・ドレイン電極とそれらに交わる一対の絶縁性薄膜とで囲まれた部位に、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成したチャネルを設けることを特徴とする薄膜トランジスタ製造方法。
【請求項１２】
前記一対のソース電極・ドレイン電極を平行に配置することを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
【請求項１３】
前記一対の絶縁性薄膜を平行に配置することを特徴とする請求項１１又は１２記載の薄膜トランジスタの製造方法。
【請求項１４】
前記一対のソース電極・ドレイン電極と、前記一対の絶縁性薄膜とを直交するように配置することを特徴とする請求項１１から１３のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１５】
基板側から順に、第３の電極であるゲート電極、ゲート絶縁膜、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜を積層することを特徴とする請求項１１から１４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１６】
基板側から順に、第３の電極であるゲート電極、ゲート絶縁膜、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜を積層することを特徴とする請求項１１から１４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１７】
基板側から順に、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜、ゲート絶縁膜、第３の電極であるゲート電極を積層することを特徴とする請求項１１から１４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１８】
基板側から順に、前記チャネルを構成する半導体薄膜、前記一対の絶縁性薄膜、前記宇一対のソース電極・ドレイン電極、ゲート絶縁膜、第３の電極であるゲート電極を積層することを特徴とする請求項１１から１４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１９】
前記チャネルを構成する半導体薄膜を、チャネル構成半導体材料を含む溶液又は分散液を基に形成することを特徴とする請求項１１から１８のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項２０】
ゲート電極、ゲート絶縁膜、前記ソース電極、前記ドレイン電極、絶縁性薄膜のうちの少なくともいずれかが、溶液又は分散液を基に形成することを特徴とする請求項１１から１９のいずれか１項記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機材料又はカーボンナノチューブを半導体層として有する薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）に関し、特に、トランジスタ特性のばらつきが小さい薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタは、液晶表示装置などの表示用のスイッチング素子として広く用いられている。従来、薄膜トランジスタ（以下、ＴＦＴとも呼ぶ）は、アモルファスや多結晶のシリコンを用いて作成されていた。しかし、このようなシリコンを用いたＴＦＴの作成に用いられるＣＶＤ（Chemical Vapor Deposition）装置は、非常に高価であり、ＴＦＴを用いた表示装置の大型化には製造コストの大幅な増加を伴うという問題があった。【０００３】
また、アモルファスや多結晶シリコンを成膜するプロセスは非常に高い温度下で行われるため、基板として使用可能な材料の種類が限られる。すなわち、軽量な樹脂基板を使用できないという問題があった。【０００４】
上記問題を解決するために、アモルファスや多結晶シリコンに代えて有機物又はカーボンナノチューブを用いたＴＦＴが提案されている。有機物又はカーボンナノチューブでＴＦＴを形成する際に用いる成膜方法としては真空蒸着法や塗布法が知られており、これらの成膜方法によれば、成膜時に必要となるプロセス温度を比較的低温にできる。【０００５】
このため、有機物又はカーボンナノチューブを用いたＴＦＴには、基板に用いる材料の選択時の制限が少ないといった利点があり、その実用化が期待される。【０００６】
実際、近年、有機物を用いたＴＦＴは盛んに報告されるようになった。この一例として非特許文献１〜１２がある。【０００７】
ＴＦＴの有機化合部相に用いる有機物としては、共役系ポリマーやチオフェンなどの多量体（特許文献１〜５参照）、又は金属フタロシアニン化合物（特許文献６参照）、ペンタセンなどの縮合芳香族炭化水素（特許文献７、８参照）などが、単体又は他の化合物との混合物の状態で用いられている。【０００８】
一方、カーボンナノチューブを用いたＴＦＴも盛んに発表されており、非特許文献１３、１４によれば、シリコン又はシリコン以上の性能を有することが示されている。【０００９】
また、半導体層の材料として有機材料やカーボンナノチューブを使用することにより、素子の基板もガラスなどの硬い材料はもちろんのこと、樹脂やプラスチックを適用することで素子全体にフレキシブル性を持たせることが可能となり、フレキシブルＴＦＴに関する研究も盛んに行われている。【００１０】
さらに、有機又はカーボンナノチューブＴＦＴの製造プロセスとして、溶液又は分散液を用いた塗布プロセスを採用できるため、低コスト化などを目標とした塗布プロセス、印刷プロセスに適用した製造方法の研究も盛んに行われている。【００１１】
ここで、代表的な有機又はカーボンナノチューブＴＦＴの断面構造を図１に示す。ＴＦＴ１１０は、基板１１１上にゲート電極（層）１１４及び絶縁体層１１６をこの順に有し、絶縁体層１１６上に所定の間隔をあけて形成されたソース電極１１２及びドレイン電極１１３を有する。双方の電極１１２、１１３の一部表面を含み、電極１１２、１１３間に露出する絶縁体層１１６上には、半導体層１１５が形成されている。このような構成のＴＦＴ１１０では、半導体層１１５がチャネル領域をなしており、ゲート電極１１４に印加される電圧でソース電極１１２とドレイン電極１１３の間に流れる電流が制御されることによってオン／オフ動作する。
【特許文献１】特開平８−２２８０３４号公報
【特許文献２】特開平８−２２８０３５号公報
【特許文献３】特開平９−２３２５８９号公報
【特許文献４】特開平１０−１２５９２４号公報
【特許文献５】特開平１０−１９０００１号公報
【特許文献６】特開２０００−１７４２７７号公報
【特許文献７】特開平５−５５５６８号公報
【特許文献８】特開２００１−９４１０７号公報
【特許文献９】特開２００４−０８００２６号公報
【非特許文献１】F. Ebisawaら，Journal of Applied Physics，５４巻，３２５５頁，１９８３年
【非特許文献２】A. Assadiら，Applied Physics Letter，５３巻，１９５頁，１９８８年
【非特許文献３】G. Guillaudら，Chemical Physics Letter，１６７巻，５０３頁，１９９０年
【非特許文献４】X. Pengら，Applied Physics Letter，５７巻，２０１３頁，１９９０年
【非特許文献５】G. Horowitzら, Synthetic Metals, ４１−４３巻，１１２７頁，１９９１年
【非特許文献６】S. Miyauchiら，Synthetic Metals，４１−４３巻，１９９１年
【非特許文献７】H. Fuchigamiら，Applied Physics Letter，６３巻，１３７２頁，１９９３年
【非特許文献８】H. Koezukaら，Applied Physics Letter，６２巻，１７９４頁，１９９３年
【非特許文献９】F. Garnierら，Science，２６５巻，１６８４頁，１９９４年
【非特許文献１０】A. R. Brownら，Synthetic Metals，６８巻，６５頁，１９９４年
【非特許文献１１】A. Dodabalapurら，Science，２６８巻，２７０頁，１９９５年
【非特許文献１２】T. Sumimotoら，Synthetic Metals，８６巻，２２５９頁，１９９７年
【非特許文献１３】K. Kudoら，Thin Solid Films，３３１巻，５１頁，１９９８年
【非特許文献１４】K. Kudoら，Synthetic Metals，１０２巻，９００頁，１９９９年
【非特許文献１５】K. Kudoら，Synthetic Metals，１１１−１１２巻，１１頁、２０００年
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のＴＦＴ１１０を均一にばらつきなく製造しようとする場合、チャネル長（ソース電極とドレイン電極との間隔）と、チャネル幅（各電極とチャネル構成半導体層との接触する長さ）とをＴＦＴ間で同一にできなければ、製造したＴＦＴの特性も同一にすることは極めて困難である。
ＴＦＴの性能を一定に保つためにはチャネル材料の成膜制御も重要であるが、チャネル長、チャネル幅を決定する電極の製造制御も非常に重要である。【００１３】
特に、電極材料、チャネル材料を溶液又は分散液から製造する塗布法を適用する場合、電極の屈曲部位や終端部位の形状制御は非常に困難である。このことがチャネル長及びチャネル幅のばらつき、特にチャネル幅のばらつきを引き起こし、ＴＦＴ特性のばらつきを生じさせる。また、広い範囲にチャネル材料を塗布する場合、ＴＦＴの平面は図２に示すＴＦＴ１１０のような状態となり、塗布形状は楕円形又は不定形となるため、塗布範囲を制御するのは困難であり、このこともチャネル長、チャネル幅の制御が困難であることに直結している。【００１４】
特許文献９にはソース電極及びドレイン電極上に絶縁膜を設け、有機半導体材料を均一に成膜する技術を開示している。
しかし、特許文献９に開示される発明の構造では、チャネル長の制御は可能であってもチャネル幅の制御は不可能である。【００１５】
本発明は係る問題に鑑みてなされたものであり、形状制御が困難な塗布法を適用することが可能で、チャネル長、チャネル幅の制御が容易である薄膜トランジスタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明は、第１の態様として、一対のソース電極・ドレイン電極とそれらに交わる一対の絶縁性薄膜とで囲まれた部位をチャネルとし、チャネルを形成する半導体薄膜が、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成されたことを特徴とする薄膜トランジスタを提供するものである。【００１７】
また、上記目的を達成するため、本発明は、第２の態様として、一対のソース電極・ドレイン電極とそれらに交わる一対の絶縁性薄膜とで囲まれた部位に、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成したチャネルを設けることを特徴とする薄膜トランジスタ製造方法を提供するものである。
【発明の効果】
【００１８】
本発明によれば、形状制御が困難な塗布法を適用することが可能で、チャネル長、チャネル幅の制御が容易である薄膜トランジスタ及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【００１９】
本発明に係る薄膜トランジスタは、ソース電極・ドレイン電極を有する薄膜トランジスタであり、一対のソース・ドレイン電極とそれに交わる一対の絶縁性薄膜とで挟まれた部位をチャネルとしチャネルを形成する半導体薄膜が、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成されることを特徴としている。この構造においては、ソース電極又はドレイン電極の距離をチャネル長とし、絶縁性薄膜で挟まれた電極の長さをチャネル幅とすることで、制御された大きさのＴＦＴを得られる。【００２０】
一対のソース・ドレイン電極は互いに交わっていなければどのように配置してもＴＦＴとしての特性を発現させることができるが、複数個配置することや様々な別の機能素子と組み合わせることを考慮すると平行に配置することが好ましい。同様の理由により、一対の絶縁性薄膜も平行に配置することが好ましい。また、一対のソース・ドレイン電極と一対の絶縁性薄膜とを直角に配置することにより、不要なキャリア成分の効果を解消させることができる。
このような配置により、ソース電極及びこれに対向するドレイン電極はどの部位をとっても最短の距離に存在する理想的なＴＦＴを実現できる。【００２１】
また、ソース電極、ドレイン電極、絶縁性薄膜上に、又は積層構造によってはそれぞれの下にチャネルを構成する半導体層を設けても良い。
有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物を用いたトランジスタにおいて、チャネル内を伝導するキャリアはシリコン半導体とは異なり、ソース電極から注入されたキャリアとなる。従って、チャネル幅を制御することでチャネル内に注入されるキャリアの量を制御可能であり、チャネルを構成する半導体層が一対のソース又はドレイン電極と絶縁性薄膜とで囲まれた部位よりも外側に存在してもトランジスタ特性に大きな影響は与えない。【００２２】
ただし、一つの半導体層のエリアが一対の絶縁性薄膜を超えた外側に存在し、一対の絶縁性薄膜が外側にあるソース電極又はドレイン電極と接触する場合は、そこからもキャリアの注入が発生し、キャリアの増加、すなわちドレイン電流の増加が引き起こされて素子特性がばらつく。このため、チャネルを構成する半導体層のエリアを、一対の絶縁性薄膜の外側に位置するソース電極又はドレイン電極と接触させないことが必要である。【００２３】
なお、コンタクトの型（トップコンタクト型、ボトムコンタクト型）やゲートの型（トップゲート型、ボトムゲート型）に関わらずＴＦＴとしての特性を得ることはできるが、ソース又はドレイン電極とチャネル半導体層とが接触する長さ（チャネル幅）を制御するためには、チャネル半導体層とソース電極・ドレイン電極との間に絶縁性薄膜を形成する必要がある。具体的には、ＴＦＴ２０がボトムゲートボトムコンタクト型素子の場合は、図３に示すように、第３の電極であるゲート電極１４、ゲート絶縁膜１６、一対のソース・ドレイン電極１２，１３、一対の絶縁性薄膜１７、チャネルを構成する半導体薄膜１５の順に基板１１上に積層する必要がある。【００２４】
同様に、ＴＦＴ２０がボトムゲートトップコンタクト型素子の場合は、図４に示すように、第３の電極であるゲート電極１４、ゲート絶縁膜１６、チャネルを構成する半導体薄膜１５、一対の絶縁性薄膜１７、一対のソース・ドレイン電極１２，１３の順に基板１１上に積層する必要がある。また、ＴＦＴ２０がトップゲートボトムコンタクト型素子の場合は、図５に示すように、一対のソース・ドレイン電極１２，１３、一対の絶縁性薄膜１７、チャネルを構成する半導体薄膜１５、ゲート絶縁膜１６、第３の電極であるゲート電極１４の順に基板１１上に積層する必要がある。さらに、ＴＦＴ２０がトップゲートトップコンタクト型素子の場合は、図６に示すように、チャネルを構成する半導体薄膜１５、一対の絶縁性薄膜１７、一対のソース・ドレイン電極１２，１３、ゲート絶縁膜１６、第３の電極であるゲート電極１４の順に基板１１上に積層する必要がある。【００２５】
本発明を適用したＴＦＴ構造は、チャネル長とチャネル幅とを均一に製造することが可能な構造であり、それぞれの構成材料の作成プロセスに限定されるものではない。従って、一般的な薄膜製造方法である真空蒸着法、スパッタリング法、塗布法などで形成することが可能である。【００２６】
以下、本発明の好適な実施の形態について説明する。【００２７】
図７に本実施形態に係るＴＦＴの構成を示す。図７に示すように、ＴＦＴ２０は、一対のソース電極１２及びドレイン電極１３を有し、それに交わる形で絶縁性薄膜１７を備えている。電極１２、１３の末端がどのような形状でも、また、チャネル層１５がどのような形状でも電極１２、１３、及び絶縁性薄膜１７で囲まれた領域のみがチャネルとして作用するため一定の特性のＴＦＴが得られる。【００２８】
基板１１として用いることの可能な材料としては、ガラス、シリコン等の無機材料やアクリル系樹脂のようなプラスチックなどその上に形成されるＴＦＴを保持できる材料であれば特に限定はされない。また、基板以外の構成要素によりＴＦＴの構造を十分に支持しうる場合は、基板レス構造とすることも可能である。【００２９】
ソース電極１２、ドレイン電極１３及びゲート電極１４にそれぞれ用いることが可能な材料としては、酸化インジウム錫合金（Indium Tin Oxide:ITO）、酸化錫、金、銀、白金、銅、インジウム、アルミニウム、マグネシウム、マグネシウム−インジウム合金、マグネシウム−アルミニウム合金、アルミニウム−リチウム合金、アルミニウム−スカンジウム−リチウム合金、マグネシウム−銀合金などの金属や合金の他、導電性ポリマーなどの有機材料があげられるが、これらに限定されるものではない。【００３０】
半導体層１５に含まれる化合物として、テトラセン、ペンタセン等の縮合多環式芳香族化合物や、銅フタロシアニン、亜鉛フタロシアニン等のフタロシアニン系化合物、アミン系化合物、ポリチオフェン、ポリビニルカルバゾールなどのポリマー等、半導体特性を有する有機化合物又はカーボンナノチューブ及びカーボンナノチューブを含有した混合物を使用できるが、半導体特性を有する材料であれば特に限定はされない。【００３１】
ゲート絶縁膜１６及び絶縁性薄膜１７にそれぞれ用いることが可能な材料としては、二酸化ケイ素膜、窒化ケイ素膜のような無機化合物のほか、アクリル樹脂、ポリイミドのような有機絶縁性材料を使用できる。これらの膜の材料は、電気絶縁性を有していれば適用可能であり、特定の材料に限定されない。【００３２】
電極１２、１３、１４の形成方法としては、真空蒸着法、スパッタ法、エッチング法、リフトオフなどの公知の電極形成プロセスを利用でき、特定の方法に限定されない。また、導電性ポリマーのような有機材料や、銀ペーストや金属粒子を含んだ分散液、金属の有機化合物を電極として使用する場合には、スピンコート法、ディップ法、ディスペンサ法、インクジェット法などの溶液プロセスを利用することもでき、特定の方法に限定されることはない。【００３３】
ゲート絶縁膜１６及び絶縁性薄膜１７の形成方法としては、真空蒸着法、スパッタリング法などのドライプロセスの他、スピンコート法、ディップ法、ディスペンサ法、インクジェット法等の溶液プロセスも利用することができ、特定の方法に限定されない。【００３４】
ＴＦＴ３０ａ〜ｄにおける半導体薄膜層１５の膜厚は、特に制限されることはない。しかし、一般に、膜厚が薄すぎるとピンホール等の欠陥が生じやすく、逆に厚すぎるとチャネル長が長くなり、又は高い印加電圧が必要となって、ＴＦＴの性能劣化の要因となるため、数ｎｍから１μｍの範囲が好ましい。【００３５】
絶縁性薄膜１７の膜厚は、特に限定されない。ボトムゲートボトムコンタクト型の場合、膜厚を大きくすることによってチャネル形成時の隔壁としても利用することが可能である。その他の構造の場合、膜厚を大きくしすぎると後から形成する電極やゲート絶縁膜、ゲート電極などの成膜、及びそれぞれの必要特性の維持が困難になる。また、ソース又はドレイン電極とチャネル材料とのコンタクトを遮断すればよいだけであるので、数十ｎｍから数百ｎｍの範囲とすることが望ましい。【００３６】
また、本発明に係るＴＦＴは、ソース電極又はドレイン電極と半導体層とが直接接触する領域を制御する構造を有するため、ソース又はドレイン電極と半導体層との間に絶縁性薄膜を有する構造であれば、これらの部位やその他の構成部材の積層順序は任意である。【００３７】
以下、実施例を基に本発明を詳細に説明するが、本発明はその要旨を逸脱しない限り、以下の実施例に限定されるものではない。
【実施例１】
【００３８】
図７に示した有機ＴＦＴ２０を以下の手順で作成した。
まず、ガラス製の基板１１上にクロミウムを真空蒸着法によって１００ｎｍの膜厚で成膜してゲート電極１４とした。次いで、ゲート電極１４上に、二酸化ケイ素膜をスパッタリング法によって２００ｎｍの膜厚に成膜し、これを絶縁体層１６とした。さらに、絶縁体層１６上に、ディスペンサ装置を用いてナノ銀コロイド溶液を線幅２００μｍ、間隔２００μｍで２本成膜し、１５０℃で３０分加熱することによりソース電極１２及びドレイン電極１３を形成した。【００３９】
引き続き、ディスペンサ装置を用いてポリメタクリル酸メチル溶液を線幅２００μｍ、間隔１０００μｍで２本成膜し、１２０℃で３０分加熱することにより絶縁性薄膜１７を形成した。【００４０】
続いて、ディスペンサ装置を用いてポリ（３−ヘキシル）チオフェン溶液を直径５００μｍの大きさでソース電極１２、ドレイン電極１３、及び絶縁性薄膜１７で囲まれた領域に４滴塗布し、半導体層１５を形成しＴＦＴ１０１を得た。【００４１】
同様の製造方法でＴＦＴを２０個作成し、ゲート電圧−２０Ｖ、ドレイン電圧−１０Ｖのときの電流値を測定し、最大電流と最小電流との比を算出した。その結果は、比の値は１．１３であり、比較例１と比べて良好な値であった。【００４２】
［比較例１］
絶縁体薄膜１７を形成しないことを除いては実施例１と同様にＴＦＴを形成し、ＴＦＴ１０２を得た。作成したＴＦＴについて、実施例１と同様の条件で測定した電流値の最大値と最小値との比は１０．９であった。
【実施例２】
【００４３】
半導体材料として表１に示した化合物を用いた以外は、実施例１と全く同様にＴＦＴを作製し、ＴＦＴ１０３〜１０６を得た。作製したＴＦＴ１０３〜１０６について、実施例１と同様の条件で測定した電流値の最大値と最小値との比は、それぞれ表１に示す結果であった。いずれのＴＦＴに関しても、最大電流値と最小電流値との比は良好であった。【００４４】
【表１】
2009090966.tif 000003
【実施例３】
【００４５】
まず、ガラス製の基板１１上にクロミウムを真空蒸着法によって１００ｎｍの膜厚で成膜してゲート電極１４とした。次いで、ゲート電極１４上に、二酸化ケイ素膜をスパッタリング法によって２００ｎｍの膜厚に成膜し、これを絶縁体層１６とした。続いて、ディスペンサ装置を用いてポリ（３−ヘキシル）チオフェン溶液を直径５００μｍの大きさで４滴塗布し、半導体層１５を形成し、半導体層１５の上にディスペンサ装置を用いてポリメタクリル酸メチル溶液を線幅２００μｍ、間隔１０００μｍで２本成膜し、１２０℃で３０分加熱することによって絶縁性薄膜１７を形成した。
さらに、半導体層１５及び絶縁性薄膜１７上に、絶縁性薄膜１７と直交する形でディスペンサ装置を用いてナノ銀コロイド溶液を線幅２００μｍ、間隔２００μｍで２本成膜し、１５０℃で３０分加熱することによりソース電極１２及びドレイン電極１３を形成し、ＴＦＴ１０７を得た。【００４６】
同様の製造方法でＴＦＴを２０個作製し、ゲート電圧−２０Ｖ、ドレイン電圧−１０Ｖの時の電流値を測定し、最大電流と最小電流との比を算出した。その結果、比は１．０８であり、比較例２と比較して良好な値が得られた。【００４７】
［比較例２］  
絶縁性薄膜１７を形成しないことを除いては実施例３と同様にＴＦＴを作製し、ＴＦＴ１０８を得た。
作製した有機ＴＦＴ１０８について、実施例３と同様の条件で測定した電流値の最大値と最小値との比は１５．２であった。
【実施例４】
【００４８】
半導体材料として表２に示した化合物を用いた以外は実施例３と同様にＴＦＴを作製し、ＴＦＴ１０９〜１１２を得た。作製したＴＦＴ１０９〜１１２について、実施例３と同様の条件で測定した電流値の最大値と最小値との比は、それぞれ表２に示す通りであった。いずれのＴＦＴに関しても最大電流値と最小電流値との比は良好であった。【００４９】
【表２】
2009090966.tif 000004
【実施例５】
【００５０】
まず、ポリエチレンナフタレート製の基板１１上にディスペンサ装置を用いてポリ（３−ヘキシル）チオフェン溶液を直径５００μｍの大きさで４滴塗布し、半導体層１５を形成し、半導体層１５の上にディスペンサ装置を用いてポリメタクリル酸メチル溶液を線幅２００μｍ、間隔１０００μｍで２本成膜し、１２０℃で３０分加熱することにより絶縁性薄膜１７を形成した。【００５１】
次に、半導体層１５及び絶縁性薄膜１７上に、絶縁性薄膜１７と直交する形でディスペンサ装置を用いてナノ銀コロイド溶液を線幅２００μｍ、間隔２００μｍで２本成膜し、１５０℃で３０分加熱することによりソース電極１２及びドレイン電極１３を形成した。続いて、これらの上に二酸化ケイ素膜をスパッタリング法によって２００ｎｍの膜厚で成膜し、これを絶縁体層１６とした。最後に金を真空蒸着法によって１００ｎｍの膜厚で成膜してゲート電極１４とし、ＴＦＴ１１３を得た。【００５２】
同様の製造方法でＴＦＴを２０個作製し、ゲート電圧−２０Ｖ、ドレイン電圧−１０Ｖのときの電圧値を測定し、最大電流と最小電流との比を算出した。その結果、比の値
は１．２４であり、比較例３と比較して良好な値が得られた。【００５３】
［比較例３］
絶縁性薄膜１７を形成しないことを除いては実施例５と同様にＴＦＴを作製し、ＴＦＴ１１４を得た。作製したＴＦＴ１１４について、実施例５と同様の条件で測定した電流値の最大値と最小値との比は９．８７であった。
【実施例６】
【００５４】
半導体材料として表３に示す化合物を用いたことを除いては実施例５と同様にＴＦＴを作製し、ＴＦＴ１１５〜１１８を得た。作製したＴＦＴ１１５〜１１８について、実施例５と同様の条件で測定した電流値の最大値と最小値との比は、それぞれ表３に示す通りであった。いずれのＴＦＴに関しても、最大電流値と最小電流値との比は良好であった。【００５５】
【表３】
2009090966.tif 000005
【実施例７】
【００５６】
まず、ポリエチレンナフタレート製の基板１１上にディスペンサ装置を用いてナノ銀コロイド溶液を線幅２００μｍ、間隔２００μｍで２本成膜し、１５０℃で３０分加熱することによってソース電極１２及びドレイン電極１３を形成した。次に、ディスペンサ装置を用いてポリメタクリル酸メチル溶液を線幅２００μｍ、間隔１０００μｍで２本、電極１２、１３と直交する位置に成膜し、１２０℃で３０分加熱することにより絶縁性薄膜１７を形成した。続いて、ディスペンサ装置を用いてポリ（３−ヘキシル）チオフェン溶液を直径５００μｍの大きさでソース電極１２、ドレイン電極１３及び絶縁性薄膜１７で囲まれた領域に４滴塗布して半導体層１５を形成した。【００５７】
これらの上に、二酸化ケイ素膜をスパッタリング法によって２００ｎｍの膜厚で成膜し、これを絶縁体層１６とした。最後に、金を真空蒸着法によって１００ｎｍの膜厚で成膜してゲート電極１４とし、ＴＦＴ１１９を得た。【００５８】
同様の方法でＴＦＴを２０個作製し、ゲート電圧−２０Ｖ、ドレイン電圧−１０Ｖの時の電流値を測定し、最大電流と最小電流との比を算出した。その結果、比の値は１．６５であり、比較例４と比較して良好な値が得られた。【００５９】
［比較例４］
絶縁性薄膜１７を形成しないことを除いては実施例７と同様にＴＦＴを作製し、ＴＦＴ１２０を得た。作製した有機ＴＦＴ１２０について、実施例７と同様の条件で測定した電流値の最大値と最小値との比は２０．８であった。
【実施例８】
【００６０】
半導体材料として表４に示す化合物を用いたことを除いては実施例７と同様にＴＦＴを作製し、ＴＦＴ１２１〜１２４を得た。作製したＴＦＴ１２１〜１２４について、実施例７と同様の条件で測定した電流値の最大値と最小値との比は、それぞれ表４に示す通りであった。いずれのＴＦＴに関しても最大電流値と最小電流値との比は良好であった。【００６１】
【表４】
2009090966.tif 000006
【００６２】
なお、上記の実施の形態は本発明の好適な実施の一例であり、本発明はこれに限定されるものではなく、様々な変形が可能である。【００６３】
この出願は、２００８年１月１８日に出願された日本出願特願２００８−００９５５６を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図面の簡単な説明】
【００６４】
【図１】一般的なＴＦＴの断面構成を示す図である。
【図２】一般的なＴＦＴの平面構成を示す図である。
【図３】本発明に係るＴＦＴをボトムゲートボトムコンタクト型で構成した場合の断面構成を示す図である。
【図４】本発明に係るＴＦＴをボトムゲートトップコンタクト型で構成した場合の断面構成を示す図である。
【図５】本発明に係るＴＦＴをトップゲートボトムコンタクト型で構成した場合の断面構成を示す図である。
【図６】本発明に係るＴＦＴをトップゲートトップコンタクト型で構成した場合の断面構成を示す図である。
【図７】本発明に係るＴＦＴの構成を示す図である。
【符号の説明】
【００６５】
１１    基板
１２    ソース電極
１３    ドレイン電極
１４    ゲート電極
１５    半導体層
１６    絶縁体層
１７    絶縁性薄膜
２０    ＴＦＴ
【図１】
2009090966.tif 000007
【図２】
2009090966.tif 000008
【図３】
2009090966.tif 000009
【図４】
2009090966.tif 000010
【図５】
2009090966.tif 000011
【図６】
2009090966.tif 000012
【図７】
2009090966.tif 000013
【手続補正書】
【提出日】平成21年5月18日(2009.5.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一対のソース電極・ドレイン電極と半導体薄膜に囲まれた一対の絶縁性薄膜を有し、
前記一対のソース電極・ドレイン電極とそれらに交わる前記一対の絶縁性薄膜とで囲まれた部位をチャネルとし、
前記チャネルを形成する半導体薄膜が、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成されたことを特徴とする薄膜トランジスタ。
【請求項２】
前記一対のソース電極・ドレイン電極が平行に配置されたことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記一対の絶縁性薄膜が平行に配置されたことを特徴とする請求項１又は２記載の薄膜トランジスタ。
【請求項４】
前記一対のソース電極・ドレイン電極と、前記一対の絶縁性薄膜とが直交することを特徴とする請求項１から３のいずれか１項記載の薄膜トランジスタ。
【請求項５】
基板側から順に、第３の電極であるゲート電極、ゲート絶縁膜、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜が積層されたことを特徴とする請求項１から４のいずれか１項記載の薄膜トランジスタ。
【請求項６】
（削除）
【請求項７】
基板側から順に、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜、ゲート絶縁膜、第３の電極であるゲート電極が積層されたことを特徴とする請求項１から４のいずれか１項記載の薄膜トランジスタ。
【請求項８】
基板側から順に、前記チャネルを構成する半導体薄膜、前記一対の絶縁性薄膜、前記一対のソース電極・ドレイン電極、ゲート絶縁膜、第３の電極であるゲート電極が積層されたことを特徴とする請求項１から４のいずれか１項記載の薄膜トランジスタ。
【請求項９】
前記チャネルを構成する半導体薄膜が、チャネル構成半導体材料を含む溶液又は分散液を基に形成されたことを特徴とする請求項１から５、７、８のいずれか１項記載の薄膜トランジスタ。
【請求項１０】
ゲート電極、ゲート絶縁膜、前記ソース電極、前記ドレイン電極、絶縁性薄膜のうちの少なくともいずれかが、溶液又は分散液を基に形成されたことを特徴とする請求項１から５、７から９のいずれか１項記載の薄膜トランジスタ。
【請求項１１】
一対のソース電極・ドレイン電極とそれらに交わる一対の絶縁性薄膜とで囲まれた部位に、有機材料又はカーボンナノチューブ若しくはカーボンナノチューブを含有する混合物で形成したチャネルを設けることを特徴とする薄膜トランジスタ製造方法。
【請求項１２】
前記一対のソース電極・ドレイン電極を平行に配置することを特徴とする請求項１１記載の薄膜トランジスタの製造方法。
【請求項１３】
前記一対の絶縁性薄膜を平行に配置することを特徴とする請求項１１又は１２記載の薄膜トランジスタの製造方法。
【請求項１４】
前記一対のソース電極・ドレイン電極と、前記一対の絶縁性薄膜とを直交するように配置することを特徴とする請求項１１から１３のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１５】
基板側から順に、第３の電極であるゲート電極、ゲート絶縁膜、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜を積層することを特徴とする請求項１１から１４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１６】
（削除）
【請求項１７】
基板側から順に、前記一対のソース電極・ドレイン電極、前記一対の絶縁性薄膜、前記チャネルを構成する半導体薄膜、ゲート絶縁膜、第３の電極であるゲート電極を積層することを特徴とする請求項１１から１４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１８】
基板側から順に、前記チャネルを構成する半導体薄膜、前記一対の絶縁性薄膜、前記一対のソース電極・ドレイン電極、ゲート絶縁膜、第３の電極であるゲート電極を積層することを特徴とする請求項１１から１４のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項１９】
前記チャネルを構成する半導体薄膜を、チャネル構成半導体材料を含む溶液又は分散液を基に形成することを特徴とする請求項１１から１５、１７、１８のいずれか１項記載の薄膜トランジスタの製造方法。
【請求項２０】
ゲート電極、ゲート絶縁膜、前記ソース電極、前記ドレイン電極、絶縁性薄膜のうちの少なくともいずれかが、溶液又は分散液を基に形成することを特徴とする請求項１１から１５、１７から１９のいずれか１項記載の薄膜トランジスタの製造方法。
【国際調査報告】
2009090966.tif 000014
2009090966.tif 000015