(57)【要約】  本開示の抵抗変化型不揮発性記憶素子の書き込み方法は、第１の電極を基準に第２の電極に負の第１の電圧（−Ｖ１）を印加して、抵抗変化層を低抵抗状態にするステップと、抵抗変化層を高抵抗状態にするステップとを含み、抵抗変化層を高抵抗状態にするステップは、第１の電極を基準に第２の電極に正の第２の電圧（Ｖ２）を印加するステップと、第１の電極を基準に第２の電極に正の第２の電圧（Ｖ２）を印加するステップ後に、第１の電極を基準に、抵抗変化層を高抵抗状態から低抵抗状態へ変化させる負のしきい値電圧の絶対値より小さい負の第３の電圧（−Ｖ３）を第２電極に印加することにより、抵抗変化層を高抵抗状態にするステップと、を含む。
2013021649.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と、第２電極と、前記第１電極および前記第２電極の間に介在して、前記第１電極および前記第２電極に接しており、前記第１電極および前記第２電極の間に電気的信号が印加されることにより、高抵抗状態と低抵抗状態との２つの抵抗状態を可逆的に変化可能な抵抗変化層と、を備える抵抗変化型不揮発性記憶素子に対するデータの書き込み方法であって、
前記抵抗変化層は、前記第１電極に接する第１の金属で構成される第１の金属酸化物と、前記第２電極に接する第２の金属で構成される第２の金属酸化物との積層構造で構成され、
前記書き込み方法は、
前記第１電極を基準に前記第２電極に負の第１の電圧を印加することにより、前記抵抗変化層を、抵抗値ＲＬを示す前記低抵抗状態にするステップと、
前記抵抗変化層を前記高抵抗状態にするステップと、を含み、
前記抵抗変化層を前記高抵抗状態にするステップは、
前記第１電極を基準に前記第２電極に正の第２の電圧を印加し前記抵抗変化層の抵抗値を、前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップと、
前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップによって前記正の第２の電圧が印加された後に、前記第１電極を基準に前記第２電極に、前記抵抗変化層を前記高抵抗状態から前記低抵抗状態へ変化させる閾値電圧の絶対値より小さい負の第３の電圧を印加することにより、前記抵抗変化層を前記抵抗値ＲＨ以上の抵抗値ＲＨ１を示す前記高抵抗状態にするステップと、を含む
抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項２】
前記第１の金属酸化物の酸素不足度は、前記第２の金属酸化物の酸素不足度より大きい
請求項１に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項３】
前記第２金属酸化物の抵抗値は、前記第１の金属酸化物の抵抗値より大きい
請求項２に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項４】
前記第１の金属と前記第２の金属とは、それぞれ遷移金属である
請求項２又は３に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項５】
前記第１の遷移金属と前記第２の遷移金属とは同じ金属である
請求項２乃至４のいずれか１項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項６】
前記第１の金属と前記第２の金属とは、タンタルである
請求項５に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項７】
前記第１の金属と前記第２の金属とは異なる金属であり、
前記第２の金属の標準電極電位は、前記第１の金属の標準電極電位より低い
請求項２乃至４のいずれか１項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項８】
前記抵抗変化層を前記抵抗値ＲＨ以上の抵抗値ＲＨ１を示す前記高抵抗状態にするステップでは、前記抵抗変化層の抵抗値を、前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップによって前記正の第２の電圧が印加された後の前記負の第３の電圧を印加し、印加された前記負の第３の電圧を用いて前記抵抗変化型不揮発性記憶素子のデータの読み出しを行う
請求項１乃至７のいずれか１項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。
【請求項９】
第１電極と、
第２電極と、
前記第１電極および前記第２電極の間に介在して、前記第１電極および前記第２電極に接しており、前記第１電極および前記第２電極の間に電気的信号が印加されることにより、高抵抗状態と低抵抗状態との２つの抵抗状態を可逆的に変化可能な抵抗変化層と、を備え、
前記抵抗変化層は、
前記抵抗変化層は、前記第１電極に接する第１の金属で構成される第１の金属酸化物と、前記第２電極に接する第２の金属で構成される第２の金属酸化物との積層構造で構成され、
前記第１電極を基準に前記第２電極に負の第１の電圧が印加されることにより、抵抗値ＲＬを示す前記低抵抗状態に変化する特性と、
前記第１電極を基準に前記第２電極に正の第２の電圧を印加されることで前記抵抗値ＲＬより大きい抵抗値ＲＨにされ、前記第２の電圧の印加後に、前記第１電極を基準に前記第２電極に、負の第３の電圧であって前記抵抗変化層を前記高抵抗状態から前記低抵抗状態へ変化させる閾値電圧の絶対値より小さい前記第３の電圧が印加されることにより、前記抵抗値ＲＨ以上の抵抗値ＲＨ１を示す前記高抵抗状態に変化する特性と、を有する
抵抗変化型不揮発性記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加される電気的信号に応じて可逆的に抵抗値が変化する抵抗変化型不揮発性記憶素子の書き込み方法に関する。
【背景技術】
【０００２】
近年、携帯型デジタル機器等に用いられる大容量かつ高速の不揮発性記憶装置として、例えば強誘電体キャパシタや抵抗変化素子などの不揮発性記憶素子を用いた不揮発性記憶装置が注目されている。【０００３】
抵抗変化素子には、ユニポーラ型（あるいはモノポーラ型）抵抗変化素子とバイポーラ型抵抗変化素子と呼ばれる２種類のものがある。ユニポーラ型（あるいはモノポーラ型）抵抗変化素子は、同じ極性の２つの駆動電圧で高抵抗状態から低抵抗状態、または低抵抗状態から高抵抗状態に変化できる特性を有する。バイポーラ型抵抗変化素子は、異なる極性の２つの駆動電圧で高抵抗状態から低抵抗状態、あるいは低抵抗状態から高抵抗状態に変化できる特性を有する。【０００４】
ユニポーラ型抵抗変化素子は、電流制御素子として、例えば、１つの電圧の極性における非線形な電圧−電流特性のみが利用される単方向ダイオードを用いることができるので、抵抗変化素子と電流制御素子とからなるメモリセルの構造をシンプルにできる。【０００５】
一方、バイポーラ型抵抗変化素子は、電流制御素子として、典型的には、両方の電圧極性における非線形な電圧−電流特性が利用される双方向ダイオードを用いる。バイポーラ型抵抗変化素子は、抵抗変化素子を高抵抗化させるリセット動作および抵抗変化素子を低抵抗化させるセット動作を短いパルス幅の電気的パルスを用いて行うことができるので、動作速度が高速である。【０００６】
抵抗変化素子を用いた不揮発性記憶装置として、ＭＯＳトランジスタと抵抗変化素子を直列に接続した、いわゆる１Ｔ１Ｒ型と呼ばれるメモリセルをマトリックス状にアレイ配置したものが知られている。例えば特許文献１では、酸化銅（Ｃｕ２Ｏ）によるバイポーラ型の抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶素子が開示されている。【０００７】
また、抵抗変化素子を用いた不揮発性記憶装置として、ダイオードと抵抗変化素子を直列に接続した、いわゆる１Ｄ１Ｒ型と呼ばれるクロスポイントメモリセルをマトリックス状にアレイ配置したものも知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第７２８９３５１号明細書（Ｆｉｇ．２、Ｆｉｇ．５、Ｆｉｇ．７）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、本発明者は、上記従来の不揮発性記憶素子において、高抵抗状態でばらつきが発生してしまうという課題があることを見出した。【００１０】
本発明は、このような事情に鑑みてなされたものであり、高抵抗状態のばらつきを抑制することができる抵抗変化型不揮発性記憶素子の書き込み方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る抵抗変化型不揮発性記憶素子の書き込み方法の一態様は、第１電極と、第２電極と、前記第１電極および前記第２電極の間に介在して、前記第１電極および前記第２電極に接しており、前記第１電極および前記第２電極の間に電気的信号が印加されることにより、高抵抗状態と低抵抗状態との２つの抵抗状態を可逆的に変化可能な抵抗変化層と、を備える抵抗変化型不揮発性記憶素子に対するデータの書き込み方法であって、前記抵抗変化層は、前記第１電極に接する第１の金属で構成される第１の金属酸化物と、前記第２電極に接する第２の金属で構成される第２の金属酸化物との積層構造で構成され、前記書き込み方法は、前記第１電極を基準に前記第２電極に負の第１の電圧を印加することにより、前記抵抗変化層を、抵抗値ＲＬを示す前記低抵抗状態にするステップと、前記抵抗変化層を前記高抵抗状態にするステップと、を含み、前記抵抗変化層を前記高抵抗状態にするステップは、前記第１電極を基準に前記第２電極に正の第２の電圧を印加し前記抵抗変化層の抵抗値を、前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップと、前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップによって前記正の第２の電圧が印加された後に、前記第１電極を基準に前記第２電極に、前記抵抗変化層を前記高抵抗状態から前記低抵抗状態へ変化させる閾値電圧の絶対値より小さい負の第３の電圧を印加することにより、前記抵抗変化層を前記抵抗値ＲＨ以上の抵抗値ＲＨ１を示す前記高抵抗状態にするステップと、を含む。【００１２】
なお、これらの全般的または具体的な態様は、システム、方法、集積回路で実現されてもよく、システム、方法または集積回路の任意な組み合わせで実現されてもよい。
【発明の効果】
【００１３】
本発明によれば、高抵抗状態の低抵抗側のばらつきを抑制し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化型不揮発性記憶素子の書き込み方法を実現することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施の形態１に係る不揮発性記憶素子の構成の一例を示す模式図である。
【図２Ａ】図２Ａは、実施の形態１に係る不揮発性記憶素子の書き込み方法を説明するためのフローチャートである。
【図２Ｂ】図２Ｂは、実施の形態１に係る不揮発性記憶素子の書き込み方法を説明するためのフローチャートである。
【図３Ａ】図３Ａは、実施の形態１に係る不揮発性記憶素子の高抵抗化の書き込み方法を説明するための図である。
【図３Ｂ】図３Ｂは、実施の形態１に係る不揮発性記憶素子の高抵抗化の書き込み方法を説明するための図である。
【図３Ｃ】図３Ｃは、従来の不揮発性記憶素子の高抵抗化の書き込み方法を説明するための図である。
【図４】図４は、実施の形態１に係る不揮発性記憶素子に対して、従来の書き込み方法で正負交互パルスを印加した場合の抵抗変化を示すグラフである。
【図５】図５は、実施の形態１に係る不揮発性記憶素子に対して、従来の書き込み方法で正負交互パルスを印加した場合の抵抗変化時の抵抗値の正規期待値分布を示すグラフである。
【図６】図６は、実施の形態１に係る不揮発性記憶素子を電圧スイープで低抵抗状態から高抵抗状態に変化させた場合の抵抗変化特性を示すグラフである。
【図７】図７は、実施の形態１に係る不揮発性記憶素子を電圧スイープで高抵抗状態から低抵抗状態に変化させる場合の抵抗変化特性を示すグラフである。
【図８Ａ】図８Ａは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。
【図８Ｂ】図８Ｂは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。
【図８Ｃ】図８Ｃは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。
【図８Ｄ】図８Ｄは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。
【図８Ｅ】図８Ｅは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。
【図８Ｆ】図８Ｆは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。
【図８Ｇ】図８Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。
【図９Ａ】図９Ａは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図９Ｂ】図９Ｂは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図９Ｃ】図９Ｃは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図９Ｄ】図９Ｄは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図９Ｅ】図９Ｅは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図９Ｆ】図９Ｆは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図９Ｇ】図９Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１０Ａ】図１０Ａは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１０Ｂ】図１０Ｂは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１０Ｃ】図１０Ｃは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１０Ｄ】図１０Ｄは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１０Ｅ】図１０Ｅは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１０Ｆ】図１０Ｆは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１０Ｇ】図１０Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１１Ａ】図１１Ａは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１１Ｂ】図１１Ｂは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１１Ｃ】図１１Ｃは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１１Ｄ】図１１Ｄは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１１Ｅ】図１１Ｅは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１１Ｆ】図１１Ｆは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１１Ｇ】図１１Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１２Ａ】図１２Ａは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１２Ｂ】図１２Ｂは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１２Ｃ】図１２Ｃは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１２Ｄ】図１２Ｄは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１２Ｅ】図１２Ｅは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１２Ｆ】図１２Ｆは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１２Ｇ】図１２Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００セット印加する場合で、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。
【図１３】図１３は、実施の形態１に係る各パルス幅とＶｔｌ１、Ｖｔｌの値との関係を示す図である。
【図１４】図１４は、実施の形態１の変形例に係る書き込み方法を不揮発性記憶素子に対して行った場合の抵抗変化を示すグラフである。
【図１５】図１５は、実施の形態１の変形例に係る書き込み方法を不揮発性記憶素子に対して行った場合抵抗変化時の抵抗値の正規期待値分布を示すグラフである。
【図１６】図１６は、実施の形態１に係る不揮発性記憶装置が具体的なアレイ構造のメモリセルを有する場合の一構成を示すブロック図である。
【図１７】図１７は、従来の不揮発性記憶素子の構成を示す図である。
【発明を実施するための形態】
【００１５】
（本発明の一態様を得るに至った経緯）
本発明者は、従来の半導体素子の書き込み方法に関し、低抵抗の状態から高抵抗の状態に変化する高抵抗化の書き込みの際、不十分な高抵抗状態に留まる抵抗状態になってしまう場合があるという問題が生じることを見出した。
【００１６】
以下、それに至った経緯について説明する。
【００１７】
図１７は、従来の不揮発性記憶素子の構成であって、バイポーラ型の抵抗変化素子を用いた１Ｔ１Ｒ型の不揮発性記憶素子の構成を示している。
【００１８】
図１７に示す不揮発性記憶素子９４０は、抵抗変化素子９３０とＭＯＳトランジスタ９３８とを備える。
【００１９】
ＭＯＳトランジスタ９３８は、抵抗変化素子９３０へのアクセスを制御する能動素子の１例である。抵抗変化素子９３０とＭＯＳトランジスタ９３８とは電気的に直列に接続されている。
【００２０】
抵抗変化素子９３０は、第１の電極９３６と第２の電極９３２と抵抗変化層９３４と備え、抵抗変化層９３４は、第１の電極９３６および第２の電極９３２の間に挟まれて構成されている。
【００２１】
以上のように構成された不揮発性記憶素子９４０への従来の書き込み方法は、例えば以下の通りである。
【００２２】
すなわち、抵抗変化素子９３０の抵抗値が高抵抗の状態であるときに、ＭＯＳトランジスタ９３８のドレイン／ソース端子の内、抵抗変化素子９３０と接続しない端子（例えばソース端子）を基準電圧（接地）にし、抵抗変化素子９３０に低抵抗化電圧が印加されるように第１の電極９３６に正電圧を供給する。これにより、抵抗変化素子９３０の抵抗値が高抵抗の状態から低抵抗の状態へと遷移し、不揮発性記憶素子９４０の抵抗値が低抵抗の状態となる。
【００２３】
一方、抵抗変化素子９３０の抵抗値が低抵抗の状態である時に、第２の電極９３２から第１の電極９３６の方向に電流が流れる高抵抗化電圧が抵抗変化素子９３０に印加されると、抵抗変化素子９３０の抵抗値が低抵抗の状態から高抵抗の状態へと遷移し、不揮発性記憶素子９４０の抵抗値が高抵抗の状態となる。
【００２４】
しかしながら、従来の半導体素子の書き込み方法では、高抵抗状態でばらつきが発生してしまうという課題、すなわち、低抵抗の状態から高抵抗の状態に変化する高抵抗化の書き込みの際、不十分な高抵抗状態に留まる抵抗状態になってしまう場合があるという課題がある。以下その課題について説明する。
【００２５】
本発明者らは、タンタルやハフニウム等の遷移金属の酸素不足型酸化物を抵抗変化層に有するバイポーラ型の抵抗変化型不揮発性記憶装置を検討した。ここで、酸素不足型の酸化物とは、その酸化物の化学量論的組成から酸素が不足した状態の酸化物をいう。化学量論的な組成を有する金属酸化物の多くは絶縁性を示すが、酸素不足型とすることで、半導体的、または導体的特性を示すようになる。
【００２６】
上記従来の書き込み方法で、遷移金属の酸素不足型酸化物の書き込みを実施した。すなわち遷移金属の酸素不足型酸化物を抵抗変化層に有するメモリセルに高抵抗の状態に遷移させる場合は正電圧の書込みパルスを印加し、低抵抗の状態に遷移させる場合は負電圧の書込みパルスを印加した。
【００２７】
すると、低抵抗の状態から高抵抗の状態に変化する高抵抗化の書き込みの際、高抵抗状態の抵抗値が所定の抵抗値にならずに、所定の抵抗値より低抵抗側にシフトした状態になってしまう場合があった。なお、以降、このような不十分な高抵抗状態に留まる抵抗状態を未高抵抗状態と呼ぶことにする。
【００２８】
高抵抗化の書き込み後、高抵抗の状態が上記未高抵抗状態（所定の抵抗値より低抵抗側にシフトした状態）となるような場合には、複数のメモリセルを搭載する抵抗変化型不揮発性記憶装置では高抵抗の状態と低抵抗の状態との間の抵抗差である読み出しウィンドウが小さくなってしまう。つまり、このような場合には、例えば読出し速度が低下してしまったり、抵抗状態のばらつきによりウィンドウが消滅し、読出しができなくなったりする特性劣化や動作不良が発生する可能性がある。
【００２９】
また、抵抗変化型不揮発性記憶装置を、なるべく高抵抗側（低電流側）で動作させたほうが、消費電力を低減できる。
【００３０】
本開示の態様は、このような事情に鑑みてなされたものであり、高抵抗状態の低抵抗側のばらつきを抑制し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化型不揮発性記憶素子の書き込み方法を提供することを目的とする。
【００３１】
上記目的を達成するために、本開示の一態様に係る抵抗変化型不揮発性記憶素子の書き込み方法は、第１電極と、第２電極と、前記第１電極および前記第２電極の間に介在して、前記第１電極および前記第２電極に接しており、前記第１電極および前記第２電極の間に電気的信号が印加されることにより、高抵抗状態と低抵抗状態との２つの抵抗状態を可逆的に変化可能な抵抗変化層と、を備える抵抗変化型不揮発性記憶素子に対するデータの書き込み方法であって、前記抵抗変化層は、前記第１電極に接する第１の金属で構成される第１の金属酸化物と、前記第２電極に接する第２の金属で構成される第２の金属酸化物との積層構造で構成され、前記書き込み方法は、前記第１電極を基準に前記第２電極に負の第１の電圧を印加することにより、前記抵抗変化層を、抵抗値ＲＬを示す前記低抵抗状態にするステップと、前記抵抗変化層を前記高抵抗状態にするステップと、を含み、前記抵抗変化層を前記高抵抗状態にするステップは、前記第１電極を基準に前記第２電極に正の第２の電圧を印加し前記抵抗変化層の抵抗値を、前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップと、前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップによって前記正の第２の電圧が印加された後に、前記第１電極を基準に前記第２電極に、前記抵抗変化層を前記高抵抗状態から前記低抵抗状態へ変化させる閾値電圧の絶対値より小さい負の第３の電圧を印加することにより、前記抵抗変化層を前記抵抗値ＲＨ以上の抵抗値ＲＨ１を示す前記高抵抗状態にするステップと、を含む。
【００３２】
これにより、高抵抗化書き込みステップによって、抵抗変化型不揮発性記憶素子を高抵抗化するために正の電圧の印加後に負の電圧が印加される書き込みを行う。つまり、高抵抗化書き込みステップにおいて、高抵抗化するための第１の高抵抗化書き込みステップの後に高抵抗安定化のための第２の高抵抗化書き込みステップが行われる。換言すると、第１の高抵抗化書き込みステップでたとえ抵抗変化型不揮発性記憶素子が未高抵抗状態になる場合があっても、その後に続く高抵抗安定化のための第２の高抵抗化書き込みステップによって抵抗変化型不揮発性記憶素子は確実に高抵抗状態に変化できる。
【００３３】
それにより、未高抵抗状態が出現し得る抵抗変化素子であっても、正常な高抵抗状態に修正することにより、高抵抗状態の低抵抗側のばらつきを抑制し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化素子の書き込み方法を実現することができる。
【００３４】
また、例えば前記第１の金属酸化物の酸素不足度は、前記第２の金属酸化物の酸素不足度より大きいとしてもよい。
【００３５】
また、例えば前記第２金属酸化物の抵抗値は、前記第１の金属酸化物の抵抗値より大きいとしてもよい。
【００３６】
また、例えば前記第１の金属と前記第２の金属とは、それぞれ遷移金属であるとしてもよい。
【００３７】
また、例えば前記第１の遷移金属と前記第２の遷移金属とは同じ金属であるとしてもよい。
【００３８】
ここで、例えば前記第１の金属と前記第２の金属とは、タンタルであるとしてもよい。
【００３９】
また、例えば前記第１の金属と前記第２の金属とは異なる金属であり、前記第２の金属の標準電極電位は、前記第１の金属の標準電極電位より低いとしてもよい。
【００４０】
また、例えば前記抵抗変化層を前記抵抗値ＲＨ以上の抵抗値ＲＨ１を示す前記高抵抗状態にするステップでは、前記抵抗変化層の抵抗値を、前記抵抗値ＲＬより大きい抵抗値ＲＨにするステップによって前記正の第２の電圧が印加された後の前記負の第３の電圧を印加し、印加された前記負の第３の電圧を用いて前記抵抗変化型不揮発性記憶素子のデータの読み出しを行うとしてもよい。
【００４１】
また、上記目的を達成するために、本発明の一態様に係る抵抗変化型不揮発性記憶素子は、第１電極と、第２電極と、前記第１電極および前記第２電極の間に介在して、前記第１電極および前記第２電極に接しており、前記第１電極および前記第２電極の間に電気的信号が印加されることにより、高抵抗状態と低抵抗状態との２つの抵抗状態を可逆的に変化可能な抵抗変化層と、を備え、前記抵抗変化層は、前記抵抗変化層は、前記第１電極に接する第１の金属で構成される第１の金属酸化物と、前記第２電極に接する第２の金属で構成される第２の金属酸化物との積層構造で構成され、前記第１電極を基準に前記第２電極に負の第１の電圧が印加されることにより、抵抗値ＲＬを示す前記低抵抗状態に変化する特性と、前記第１電極を基準に前記第２電極に正の第２の電圧を印加されることで前記抵抗値ＲＬより大きい抵抗値ＲＨにされ、前記第２の電圧の印加後に、前記第１電極を基準に前記第２電極に、負の第３の電圧であって前記抵抗変化層を前記高抵抗状態から前記低抵抗状態へ変化させる閾値電圧の絶対値より小さい前記第３の電圧が印加されることにより、前記抵抗値ＲＨ以上の抵抗値ＲＨ１を示す前記高抵抗状態に変化する特性と、を有するとしてもよい。
【００４２】
本開示によれば、高抵抗状態の低抵抗側のばらつきを抑制し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化素子の書き込み方法を実現することができる。
【００４３】
具体的には、抵抗変化素子に対して第１の高抵抗化書き込みを実施したときに抵抗変化素子が不十分に高抵抗化された未高抵抗状態に変化する場合があるとしても第１の高抵抗化書き込み後に高抵抗安定化のための第２の高抵抗化書き込みを実施することによって確実に高抵抗状態とすることができる。
【００４４】
それにより、高抵抗状態のばらつきを抑え、抵抗変化のウィンドウを高抵抗側に最大限確保することが可能となる抵抗変化型不揮発性記憶素子の書き込み方法が実現できる。また、抵抗変化型不揮発性記憶素子の高抵抗状態の安定化を実現することができるのに加えて、メモリセルの読出し高速化や歩留り向上、低消費電力化を実現することができる。
【００４５】
なお、これらの全般的または具体的な態様は、システム、方法、集積回路で実現されてもよく、システム、方法または集積回路の任意な組み合わせで実現されてもよい。
【００４６】
また、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００４７】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００４８】
上述したように、本願発明者らは、バイポーラ型の抵抗変化材料として、タンタルやハフニウム等の遷移金属の酸素不足型酸化物を抵抗変化層に用いたメモリセルで構成された抵抗変化型不揮発性記憶装置を検討している。以下の実施の形態では、このような材料を用いたメモリセルで構成された抵抗変化型不揮発性記憶素子について説明する。
【００４９】
（実施の形態１）
図１は、実施の形態１に係る不揮発性記憶素子の構成の一例を示す模式図である。
【００５０】
図１に示す不揮発性記憶素子１００は、抵抗変化素子１０と電流制御素子２０とを備え、抵抗変化素子１０と電流制御素子とは直列に接続されている。
【００５１】
抵抗変化素子１０は、第１の電極１と、第２の電極２と、第１の電極１および第２の電極２の間に介在して、第１の電極１と第２の電極２とに接している抵抗変化層３とを備え、第１の電極１と抵抗変化層３と第２の電極２とは、基板上にこの順に積層されて構成される。
【００５２】
抵抗変化層３は、第１の電極１と第２の電極２とに挟まれて構成されており、第１の電極１と第２の電極２との間に電気的信号が印加されることにより、高抵抗状態と低抵抗状態との２つの抵抗状態が可逆的に変化する。抵抗変化層３は、酸素不足型の遷移金属酸化物で構成された第１の遷移金属酸化物層３ａと、第１の遷移金属酸化物層３ａよりも酸素不足度が小さい遷移金属酸化物で構成された第２の遷移金属酸化物層３ｂとで構成される。
【００５３】
ここで、酸素不足度とは、それぞれの遷移金属において、その化学量論的組成の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。例えば、遷移金属がタンタル（Ｔａ）の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であって、ＴａＯ２．５と表現できる。ここで、ＴａＯ２．５の酸素不足度は０％である。また、例えばＴａＯ１．５の組成の酸素不足型のタンタル酸化物の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。
【００５４】
通常、化学量論的組成の酸化物は、絶縁体的な特性を示すことが多いが、酸素不足型の遷移金属酸化物は半導体的な特性を示すことが多い。つまり、一般的には酸素不足度がより小さい（化学量論的組成により近い）遷移金属酸化物は、酸素不足度がより大きい遷移金属酸化物より抵抗が高いといえる。ここで、第２の遷移金属酸化物層３ｂは、第１の遷移金属酸化物層３ａよりも抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１の電極１及び第２の電極２の間に印加された電圧は、第２の遷移金属酸化物層３ｂにより多くの電圧が分配され、第２の遷移金属酸化物層３ｂ中で発生する遷移金属酸化物の酸化還元反応をより起こしやすくすることができる。例えば、第２の遷移金属酸化物層３ｂを構成する遷移金属が、酸化物として複数の化学量論的組成をとりうる場合、それらのうち最も抵抗値の高い遷移金属酸化物または当該遷移金属酸化物から酸素が欠損した酸素不足型の遷移金属酸化物を用いてもよい。また、第１の遷移金属酸化物層３ａを構成する金属が、酸化物として複数の化学量論的組成をとりうる場合、それらのうち、第２の遷移金属酸化物層３ｂを構成する遷移金属酸化物よりも抵抗値の低い酸素不足型の遷移金属酸化物を用いてもよい。
【００５５】
ここで、第１の遷移金属酸化物層３ａを構成する第１の遷移金属と、第２の遷移金属酸化物層３ｂを構成する第２の遷移金属とは、同じ材料を用いてもよいし、異なる材料を用いてもよい。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。第１の遷移金属と第２の遷移金属とが互いに異なる材料を用いる場合、第２の遷移金属の標準電極電位は、第１の遷移金属の標準電極電位より低くてもよい。抵抗変化現象は、抵抗が高い第２の遷移金属酸化物層３ｂ中またはその近傍に形成された微小なフィラメント(導電パス)中で酸化還元反応が起こってその抵抗値が変化すると考えられるからである。標準電極電位は、その値が低い方が酸化されやすいという特性を表し、第２の遷移金属酸化物中でより多くの酸化還元反応が起こる方が、安定な動作を期待できる。
【００５６】
ここで、抵抗変化層３の抵抗値の増加（高抵抗化）は、正の電圧パルスによって酸素イオンが第１の遷移金属酸化物層３ａから第２の遷移金属酸化物層３ｂに移動し、第２の遷移金属酸化物層３ｂ中またはその近傍に形成された微小なフィラメントの酸素欠陥を補償することによって発現すると考えられる。一方、抵抗変化層３の抵抗値の減少（低抵抗化）は、負の電圧パルスによって酸素イオンが第２の遷移金属酸化物層３ｂから第１の遷移金属酸化物層３ａに移動し、第２の遷移金属酸化物層３ｂ中またはその近傍に形成された微小なフィラメントの酸素欠陥が増加することによって発現すると考えられる。
【００５７】
抵抗変化層３において、第１の遷移金属酸化物層３ａを構成する第１の遷移金属と、第２の遷移金属酸化物層３ｂを構成する第２の遷移金属をともに例えばタンタルを用いる場合には、第１の遷移金属酸化物層３ａをＴａＯｘ、第２の遷移金属酸化物層３ｂをＴａＯｙと表したとき、０．８≦ｘ≦１．９、ｘ＜ｙであってもよい。
【００５８】
また、例えば第１の遷移金属酸化物層３ａを構成する第１の遷移金属と、第２の遷移金属酸化物層３ｂを構成する第２の遷移金属をともにハフニウムを用いる場合には、第１の遷移金属酸化物層３ａの組成をＨｆＯｘとし、第２の遷移金属酸化物層３ｂの組成をＨｆＯｙとすると、０．９≦ｘ≦１．６であって、ｙが１．８＜ｙであってもよい。また、例えば第１の遷移金属酸化物層３ａを構成する第１の遷移金属と、第２の遷移金属酸化物層３ｂを構成する第２の遷移金属をともにジルコニウムを用いる場合には、第１の遷移金属酸化物層３ａの組成をＺｒＯｘとし、第２の遷移金属酸化物層３ｂの組成をＺｒＯｙとすると、０．９≦ｘ≦１．４であって、ｙが１．９＜ｙであってもよい。
【００５９】
第２の電極２は、抵抗変化層３を構成する遷移金属より標準電極電位が高い金属単体または合金を含んで構成されている。第２の電極２は、単層構造で構成されているとしてもよいし複数層の積層構造で構成されるとしてもよい。ここで、抵抗変化層３を構成する遷移金属より標準電極電位が高い金属は、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等の貴金属類であってもよい。
【００６０】
第２の電極２を構成する材料には、抵抗変化層３の材料が酸素不足型の遷移金属酸化物で構成される場合には、酸素不足型の遷移金属酸化物を構成する当該遷移金属の標準電極電位より高い標準電極電位を有していて、下部電極層（第１の電極１）の標準電極電位が上部電極層（第２の電極２）の標準電極電位より低くなるような材料を選ぶ。それにより、標準電極電位が高い方の電極（第２の電極２）と抵抗変化層３の界面において、印加される電圧に応じて抵抗変化層３の酸化還元反応が優先的に発生し、高酸素濃度あるいは低酸素濃度の抵抗変化層を形成できるため、安定動作が得られる。特に、酸素不足型の遷移金属酸化物がタンタル酸化物である場合には、酸素不足度が小さい第１の遷移金属酸化物層３ａに接する電極に上記標準電極電位が高い方の電極材料（例えば、Ｐｔ、Ｉｒ、Ｐｄ等）を用い、酸素不足度が大きい第２の遷移金属酸化物層３ｂに接する電極に上記標準電極電位が低い方の電極材料(例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）等)を用いればよい。
【００６１】
上記の構成とすることにより、抵抗変化素子１０は安定な抵抗変化特性を得ることができる。
【００６２】
また、電流制御素子２０は、選択トランジスタやダイオードなどの負荷抵抗素子で構成される。
【００６３】
電流制御素子２０は、正の印加電圧領域と負の印加電圧領域とにそれぞれ閾値電圧を有し、印加電圧の絶対値がそれぞれの閾値電圧の絶対値より大きい場合に導通（オン）状態となり、印加電圧の値がそれ以外の領域の場合（印加電圧の絶対値が対応するそれぞれの閾値の絶対値より小さい場合）に遮断（オフ）状態となるような非線形の特性を有する。すなわち、電流制御素子２０が導通状態（オン）の時、電流制御素子は抵抗変化素子１０に対し負荷抵抗となる。
【００６４】
以上のように、不揮発性記憶素子１００は構成される。
【００６５】
次に、以上のように構成された不揮発性記憶素子１００の高抵抗化の書き込み方法について説明する。
【００６６】
図２Ａは、実施の形態１に係る不揮発性記憶素子の高抵抗化の書き込み方法を説明するためのフローチャートである。図２Ｂは、図２Ａの破線部で囲まれた工程を示すフローチャートである。図３Ａは、実施の形態１に係る不揮発性記憶素子の高抵抗化の書き込み方法を説明するための図である。図３Ｂは、図３Ａの破線部で囲まれた部分を示す図である。図３Ｃは、従来の不揮発性記憶素子の高抵抗化の書き込み方法を説明するための図である。なお、本実施の形態１に係る不揮発性記憶素子の書き込み方法は、少なくとも図２Ｂおよび図３Ｂに示される工程を備えればよく、それ以外の工程については実施の形態に応じて適宜採用される任意の工程である。
【００６７】
なお、以下では、電圧印加の極性に関して、特に断らない限り、抵抗変化素子１０の第１の電極１よりも高い電圧が第２の電極２に印加される場合を、正の電圧印加と定義する。
【００６８】
図２Ａに示すように、まず、抵抗変化素子１０において、第１の電極１を基準に第２の電極２に、低抵抗化閾値電圧より振幅が十分大きい負の第１の電圧−Ｖｌを印加することにより、抵抗変化層３を低抵抗状態にする低抵抗化書き込みが行われているとする（Ｓ１１）。ここで、第１の高抵抗状態の抵抗変化素子１０に負の電圧を印加し、その振幅を徐々に大きくしていった場合、低抵抗化が起こり出す電圧を低抵抗化閾値電圧という。同様に、低抵抗状態の抵抗変化素子１０に正の電圧を印加し、その振幅を徐々に大きくしていった場合、高抵抗化が起こり出す電圧を第１の高抵抗化閾値電圧という。
【００６９】
具体的には、図３Ａに示すように、抵抗変化素子１０に対して、第１の電圧（低抵抗化書き込み電圧）−Ｖｌを印加して、抵抗変化層３を低抵抗状態にする。図２Ａには図示していないが、この状態において、図３Ａに示すように、低抵抗化閾値電圧あるいは第１の高抵抗化閾値電圧よりも振幅が小さい電圧を印加して、抵抗変化素子１０の抵抗値を読み出してもよい（図３Ａにおける「Ｖｒｅａｄ」）。
【００７０】
次に、抵抗変化素子１０において、抵抗変化層３を第１の高抵抗状態にする高抵抗化書き込みを行う（Ｓ１２）。
【００７１】
より詳細には、Ｓ１２において、まず、第１の電極１を基準に第２の電極２に第１の高抵抗化閾値電圧より振幅が十分大きい正の第２の電圧Ｖ２を印加して抵抗変化素子１０を第１の高抵抗状態にする第１の高抵抗化書き込みを行う（Ｓ１２１）。次いで、Ｓ１２１において正の第２の電圧Ｖ２が印加された後に、第１の電極１を基準に、低抵抗化閾値電圧の振幅より小さい負の第３の電圧−Ｖ３を第２の電極２に印加することにより、抵抗変化層３を第２の高抵抗状態にする第２の高抵抗化書き込みを行う（Ｓ１２２）。
【００７２】
具体的には、図３Ａに示すように、抵抗変化素子１０に対して、第１の高抵抗化書き込み電圧Ｖ２を印加して抵抗変化層３を第１の高抵抗状態にした後、不揮発性記憶素子１００に対して、第２の高抵抗化書き込み電圧−Ｖ３を印加して、抵抗変化層３を第２の高抵抗状態にする。ここで、図３Ａに示すように、第１の高抵抗化書き込み電圧Ｖ２と第２の高抵抗化書き込み電圧−Ｖ３とは、極性が異なっており、かつ第２の高抵抗化書き込み電圧−Ｖ３の振幅は、低抵抗化閾値電圧の絶対値より小さい。ここで、第２の高抵抗状態の抵抗値は、第１の高抵抗状態の抵抗値より高い。
【００７３】
以上のように不揮発性記憶素子１００は高抵抗化の書き込みが行われる。
【００７４】
つまり、抵抗変化素子１０に対して第１の高抵抗化書き込みだけでは、抵抗変化素子１０が不十分に高抵抗化された状態になる場合があるが、第１の高抵抗化書き込み後に第２の高抵抗化書き込みを実施することによって確実に高抵抗状態にすることができる。それにより、高抵抗状態のばらつきを抑え、抵抗変化のウィンドウ（低抵抗状態と高抵抗状態の抵抗値の差）を高抵抗側に最大限確保することが可能となる抵抗変化型不揮発性記憶素子の書き込み方法が実現できる。
【００７５】
また、抵抗変化型の不揮発性記憶素子１００の高抵抗状態の安定化を実現することができるのに加えて、抵抗変化のウィンドウが広がるため、メモリセルの読出しの高速化や歩留り向上、低消費電力化を実現することができるという効果も奏する。
【００７６】
なお、実施の形態１に係る不揮発性記憶素子の書き込み方法は、図２Ｂ、図３Ｂに示す不揮発性記憶素子の高抵抗化の書き込み工程（Ｓ１２）を備えればよく、Ｓ１１は適宜導入される任意の工程である。また、不揮発性記憶素子の高抵抗化の書き込み（Ｓ１２）は、一回のみに限らず、複数回実施するとしてもよい。その場合であっても、高抵抗化書き込み（Ｓ１２）は、高抵抗化書き込みのフローを第２の高抵抗化書き込み（Ｓ１２２）で終了することにより、言い換えると、本実施の形態の書き込み方法において、最後に印加される電圧を第２の高抵抗化書き込み電圧とすることにより、上述の効果を実現することができる。
【００７７】
以下、本実施の形態の書き込み方法が、高抵抗状態の低抵抗側のばらつきを抑制できることを説明する。
【００７８】
まず、従来の不揮発性記憶素子の書き込み方法について説明し、それをもとに実施の形態１の不揮発性記憶素子の書き込み方法を想到したことについて説明する。
【００７９】
図４は、実施の形態１に係る不揮発性記憶素子に対して、従来の書き込み方法で正負交互パルスを印加した場合の抵抗変化を示すグラフである。図５は、実施の形態１に係る不揮発性記憶素子に対して、従来の書き込み方法で正負交互パルスを印加した場合の抵抗変化時の抵抗値の正規期待値分布を示すグラフである。
【００８０】
図４では、図１に示す不揮発性記憶素子１００の第１の電極１と第２の電極２との間に極性が異なる電気的信号を印加することで、高抵抗状態と低抵抗状態との２つの抵抗状態を可逆的に変化させている。具体的には、図４では、不揮発性記憶素子１００の両端（抵抗変化素子１０と電流制御素子２０を含む）の端子に対して、図３Ｃに示すように、高抵抗化書き込み電圧Ｖ２、低抵抗化書き込み電圧−Ｖｌを交互に印加したときの抵抗変化の様子を示している。図４の横軸は、高抵抗化書き込み電圧または低抵抗化書き込み電圧の印加すなわち各電圧パルス印加の回数（パルス数）を示しており、縦軸は、不揮発性記憶素子１００の抵抗値を示している。図５はその時の抵抗値の正規期待値分布を示している。
【００８１】
ここでは、電流制御素子２０として抵抗値Ｒの固定抵抗を用いている。また、不揮発性記憶素子１００に印加される電圧のパルス幅は２００ｎｓとしている。不揮発性記憶素子１００の抵抗値は、高抵抗化書き込み電圧または低抵抗化書き込み電圧の印加後すなわち各電圧パルス印加後に、Ｖｒｅａｄで測定（ｒｅａｄ）を行ったときの値である。
【００８２】
図４および図５より、高抵抗状態での不揮発性記憶素子１００の抵抗値は、最小値Ｒｍｉｎ１、最大値Ｒｍａｘ１となっており、１桁程度ばらついていることがわかる。
【００８３】
次に、従来の不揮発性記憶素子の書き込み方法によって不揮発性記憶素子１００を低抵抗状態から高抵抗状態へ抵抗変化させた場合の様子について詳しく調べたので、その結果について説明する。
【００８４】
図６は、実施の形態１に係る不揮発性記憶素子を電圧スイープで低抵抗状態ＲＬから高抵抗状態ＲＨに変化させた場合の抵抗変化特性を示すグラフである。
【００８５】
図６では、不揮発性記憶素子１００が低抵抗状態ＲＬの場合において、正の電圧パルスを、所定のステップ電圧で高抵抗化書き込み電圧Ｖ２まで振幅を増加させながら不揮発性記憶素子１００に印加（電圧スイープ）したときの不揮発性記憶素子１００の抵抗値を示している。
【００８６】
ここで、正の電圧パルスのパルス幅は２００ｎｓとしており、その抵抗値は、各パルス印加後にＶｒｅａｄを不揮発性記憶素子１００に印加して、不揮発性記憶素子１００に流れる電流を検出することで求めている。
【００８７】
図６より、正の電圧パルスによる印加電圧がＶｔｈまでは不揮発性記憶素子１００の抵抗値はほとんど変化せず低抵抗状態ＲＬのままである。印加電圧がＶｔｈより大きくなると抵抗値は増加し始める。つまり、この高抵抗化し始める電圧を第１の高抵抗化閾値電圧とすると、第１の高抵抗化閾値電圧はここではＶｔｈである。さらに印加電圧を増加させると途中で一旦抵抗値は減少するが、増減を繰り返しながら抵抗値は徐々に増加し、高抵抗状態ＲＨになっていく現象がみられる。
【００８８】
図４および図５に示すように高抵抗状態ＲＨの抵抗値ばらつきが大きいのは、図６に示すように、高抵抗化時に抵抗値の増加と減少とが同時に起こっているためと考えられる。
【００８９】
ここで、上述したように、抵抗変化層３の抵抗値の増加は、正の電圧パルスによって酸素イオンが第１の遷移金属酸化物層３ａから第２の遷移金属酸化物層３ｂに移動し、第２の遷移金属酸化物層３ｂ中またはその近傍に形成された微小なフィラメントの酸素欠陥を補償することによって発現すると考えられる。一方、高抵抗化時の抵抗値の減少は、正の電圧パルスによって第２の遷移金属酸化物層３ｂ中またはその近傍に形成された微小なフィラメントの絶縁破壊が進行したり、酸素欠陥にトラップされていた電子が放出されたりすることなどにより、酸素欠陥が増加することによって発現すると考えられる。
【００９０】
次に、従来の不揮発性記憶素子の書き込み方法によって不揮発性記憶素子１００を高抵抗状態から低抵抗状態へ抵抗変化させた場合の様子について詳しく調べたので、その結果について説明する。この正電圧パルスによる第１の高抵抗状態への書き込みを、第１の高抵抗化書き込みステップと呼ぶ。
【００９１】
図７は、実施の形態１に係る不揮発性記憶素子を電圧スイープで高抵抗状態ＲＨから低抵抗状態ＲＬに変化させた場合の抵抗変化特性を示すグラフである。図７において、横軸左方向が負の電圧方向である。
【００９２】
図７では、不揮発性記憶素子１００が通常の第１の高抵抗状態ＲＨの場合において、負の電圧パルスの振幅を、所定のステップ電圧で−Ｖ１まで増加させながら不揮発性記憶素子１００に印加（電圧スイープ）したときの不揮発性記憶素子１００の抵抗値を示している。
【００９３】
ここで、上記と同様に、負の電圧パルスのパルス幅は２００ｎｓとしており、その抵抗値は、各パルス印加後にＶｒｅａｄを不揮発性記憶素子１００に印加して、不揮発性記憶素子１００に流れる電流を検出することでその抵抗値を求めている。
【００９４】
図７を見ると、負の電圧パルスによる印加電圧が０から−Ｖｔｌ１の範囲では不揮発性記憶素子１００の第１の高抵抗状態ＲＨの抵抗値はあまり変化していない。しかし、印加電圧が−Ｖｔｌ１から−Ｖｔｌにかけて第１の高抵抗状態ＲＨから第２の高抵抗状態ＲＨ１へと抵抗値が増加していることがわかる。
【００９５】
これは、正電圧パルス印加時に生じた酸素イオンまたは電子が、負電圧パルスを印加することによって再び第２の遷移金属酸化物層３ｂ中の酸素欠陥に捕獲されたため抵抗値が増加したものと推測している。電子の捕獲は、第２の遷移金属酸化物層３ｂのみ（つまり単層）で抵抗変化層３が構成される場合でも起こりうる。
【００９６】
さらに負の電圧パルスによる印加電圧の振幅がＶｔｌより大きくなると、第２の高抵抗状態ＲＨ１から低抵抗状態ＲＬへとその抵抗値が減少していることがわかる。なお、本実施の形態において、−Ｖｔｌ１とは、第１の高抵抗状態ＲＨにある不揮発性記憶素子１００に対して印加電圧を減少させていった場合（負の電圧のパルスによる印加電圧の振幅を増加させていった場合）に、抵抗値が実質的に変化しないフラットな領域から、抵抗値が増大する領域へと変化するときの、立ち上がりの点における印加電圧に対応する。
【００９７】
以上のことから、正の電圧パルスで不揮発性記憶素子１００の抵抗状態を低抵抗状態から高抵抗状態へ変化させた後、高抵抗状態から低抵抗状態へと変化するための低抵抗化閾値電圧（図７においては−Ｖｔｌ）よりも絶対値の小さい適切な負の電圧パルス（振幅がＶｔｌ１より大きくＶｔｌより小さい電圧パルス）を印加することにより、通常の第１の高抵抗状態ＲＨよりもさらに高抵抗な第２の高抵抗状態ＲＨ１に変化させることができることがわかった。この負電圧パルスによる第２の高抵抗状態ＲＨ１への書き込みを、以下では、高抵抗安定化書き込みと呼ぶ。なお、高抵抗安定化書き込みは、第２の高抵抗化書き込みステップと呼ぶこともある。
【００９８】
以上のことから、高抵抗安定化書き込み（抵抗変化層３を高抵抗状態にするステップ）は、以下のように表現できる。すなわち、抵抗変化層３を高抵抗状態にするステップは、第１電極１を基準に第２電極２に正の第２の電圧を印加し抵抗変化層３を、低抵抗状態ＲＬ（抵抗値ＲＬ）より大きい抵抗値である高抵抗状態（抵抗値ＲＨ）にするステップと、抵抗値ＲＬより大きい抵抗値ＲＨにするステップによって正の第２の電圧が印加された後に、第１電極１を基準に第２電極２に、抵抗変化層３を高抵抗状態から低抵抗状態へ変化させる閾値電圧の絶対値より小さい負の第３の電圧を印加することにより、抵抗変化層３を抵抗値ＲＨ以上の抵抗値ＲＨ１を示す高抵抗状態にするステップを含む。
【００９９】
ここで、第３の電圧は、低抵抗化閾値電圧（図７においては−Ｖｔｌ）よりも絶対値の小さい適切な負の電圧パルスである。より具体的には、第３の電圧は、振幅の絶対値がＶｔｌ１より大きくＶｔｌより小さい電圧パルスである。なお、電圧パルス−Ｖｔｌ１は、図７より、第１の高抵抗状態ＲＨ(抵抗値ＲＨ)から第２の高抵抗状態ＲＨ１（抵抗値ＲＨ１）へと抵抗値が増加し始める閾値電圧とも表現できる。また、この第３の電圧は、後述するように、そのパルス幅をより大きくした場合、その振幅の絶対値をより小さくしてもよい。
【０１００】
次に、本実施の形態の不揮発性記憶素子１００の書き込み方法の特徴である高抵抗安定化書き込みの電圧パルスの電圧値の範囲にパルス幅依存性があるかどうかについて検討を行った。その結果について説明する。
【０１０１】
図８Ａ〜図８Ｇは、実施の形態１に係る高抵抗化の書き込み方法（第１の高抵抗化書き込み後に第２の高抵抗化書き込みを実施）を１００回印加し、かつ、高抵抗安定化書き込み電圧パルスの幅が２００ｎｓのときの抵抗値の正規期待値分布を示すグラフである。同様に、図９Ａ〜図９Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００回印加し、かつ、高抵抗安定化書き込み電圧パルスの幅が１μｓのときの抵抗値の正規期待値分布を示すグラフである。図１０Ａ〜図１０Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００回印加し、かつ、高抵抗安定化書き込み電圧パルスの幅が１０μｓのときの抵抗値の正規期待値分布を示すグラフである。図１１Ａ〜図１１Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００回印加し、かつ、高抵抗安定化書き込み電圧パルスの幅が１００μｓのときの抵抗値の正規期待値分布を示すグラフである。図１２Ａ〜図１２Ｇは、実施の形態１に係る高抵抗化の書き込み方法で１００回印加し、かつ、高抵抗安定化書き込み電圧パルスの幅が１ｍｓのときの抵抗値の正規期待値分布を示すグラフである。それぞれの図において、横軸の抵抗値はｌｏｇスケールで表示されている。
【０１０２】
具体的には、図８Ａ〜図８Ｇ、図９Ａ〜図９Ｇ、図１０Ａ〜図１０Ｇ、図１１Ａ〜図１１Ｇおよび図１２Ａ〜図１２Ｇは、１）負の低抵抗化書き込み電圧パルス（振幅Ｖ１、パルス幅２００ｎｓ、印加後の抵抗値を白四角で表示）、２）正の第１の高抵抗化書き込み電圧パルス（条件：振幅Ｖ２、パルス幅２００ｎｓ、印加後の抵抗値を白三角で表示）、３）負の高抵抗安定化書き込み電圧パルス（振幅Ｖ３、印加後の抵抗値を黒四角で表示）の３つのパルスを順に１００回印加し、それぞれ印加後の抵抗値の正規期待値分布のグラフを示している。また、不揮発性記憶素子１００の抵抗値の測定は、各パルス印加後に正の読み出し電圧Ｖｒｅａｄを不揮発性記憶素子１００に印加して、不揮発性記憶素子１００に流れる電流を検出することでその抵抗値を求めている。
【０１０３】
ここで、高抵抗安定化書き込み電圧パルスのパルス幅は、それぞれ図８Ａから図８Ｇでは２００ｎｓ、図９Ａから図９Ｇでは１μｓ、図１０Ａから図１０Ｇでは１０μｓ、図１１Ａから図１１Ｇでは１００μｓ、図１２Ａ〜図１２Ｇでは１ｍｓとしている。
【０１０４】
また、図８Ａ、図９Ａ、図１０Ａ、図１１Ａおよび図１２Ａにおいては、それぞれ高抵抗安定化書き込み電圧パルスの振幅Ｖ３をＶａとしている。図８Ｂ、図９Ｂ、図１０Ｂ、図１１Ｂおよび図１２Ｂにおいては、それぞれ高抵抗安定化書き込み電圧パルスの振幅Ｖ３をＶｂとしている。同様に、図８Ｃ〜図１２Ｃにおいては、Ｖ３＝Ｖｃ、図８Ｄ〜図１２Ｄにおいては、Ｖ３＝Ｖｄ、図８Ｅ〜図１２ＥにおいてはＶ３＝Ｖｅ、図８Ｆ〜図１２ＦにおいてはＶ３＝Ｖｆ、図８Ｇ〜図１２ＧにおいてはＶ３＝Ｖｇとしている。
【０１０５】
ここで、Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆ、Ｖｇはそれぞれある一定の電圧であり、Ｖｔｌ１との関係は表１に示す通りである。また、図１３は、実施の形態１に係る各パルス幅とＶｔｌ１、Ｖｔｌの値との関係を示す図である。
【０１０６】
図１３に示すように、Ｖｔｌ１、Ｖｔｌの値は、パルス幅が大きくなるほど小さくなるため、同じ電圧パルス振幅でも、Ｖｔｌ１との関係は異なってくる。表１においても、各パルス幅におけるＶｔｌ１の値は、図１３に示すように互いに異なる。
【０１０７】
【表１】
2013021649.tif 000003
【０１０８】
まず、図８Ａ〜図８Ｇを見ると、高抵抗安定化書き込み電圧パルスのパルス幅が２００ｎｓの場合には、負の高抵抗安定化書き込み電圧パルスの振幅Ｖ３が（Ｖｔｌ１−０．２Ｖ）以上Ｖｔｌ１以下のとき、高抵抗安定化書き込み後の抵抗値は第１の高抵抗化書き込み後の抵抗値と比べて、その抵抗値の分布にほとんど差がないことがわかる。また、高抵抗安定化書き込み電圧パルスの振幅Ｖ３を（Ｖｔｌ１＋０．１Ｖ）以上（Ｖｔｌ１＋０．２Ｖ）以下と大きくしたときには、高抵抗安定化書き込みによって、第１の高抵抗化書き込み後の抵抗値のばらつきの中で特に抵抗の低いものが改善され、より高抵抗な状態になっていることがわかる。さらに高抵抗安定化書き込み電圧パルスの振幅Ｖ３を大きくして（Ｖｔｌ１＋０．３Ｖ）とした場合には、高抵抗安定化書き込みによって全体的に抵抗値が増加しているのが確認できる。しかしながら、高抵抗安定化書き込み電圧パルスの振幅Ｖ３が（Ｖｔｌ１＋０．４Ｖ）のときには、高抵抗化書き込み後と比べて抵抗値が減少するものが現れ、抵抗値の分布のばらつきは大きくなる。これは、一部低抵抗化が起こっているものと考えられる。
【０１０９】
したがって、高抵抗安定化書き込み電圧パルスのパルス幅が２００ｎｓの場合には、その負の高抵抗安定化書き込みパルス電圧の振幅は、（Ｖｔｌ１＋０．１Ｖ）以上（Ｖｔｌ１＋０．３Ｖ）以下に設定してもよい。
【０１１０】
次に、図９Ａ〜図９Ｇ、図１０Ａ〜図１０Ｇ、図１１Ａ〜図１１Ｇおよび図１２Ａ〜図１２Ｇについても同様に考察する。
【０１１１】
高抵抗安定化書き込み電圧パルスのパルス幅が１μｓの場合（図９Ａ〜図９Ｇ）は、図９Ｂ〜図９Ｅからわかるように、高抵抗安定化書き込みパルス電圧の振幅Ｖ３は（Ｖｔｌ１＋０．０５Ｖ）以上（Ｖｔｌ１＋０．２５Ｖ）以下である場合に、高抵抗安定化書き込み電圧パルス−Ｖ３を印加することによって、第１の高抵抗化書き込み後と比べてばらつきを高抵抗側に改善できる、または全体的に抵抗を増加させることができることがわかる。
【０１１２】
高抵抗安定化書き込み電圧パルスのパルス幅が１０μｓの場合（図１０Ａ〜図１０Ｇ）は、図１０Ａ〜図１０Ｅからわかるように、高抵抗安定化書き込みパルス電圧の振幅Ｖ３は（Ｖｔｌ１＋０．０５Ｖ）以上（Ｖｔｌ１＋０．３５Ｖ）以下である場合に、高抵抗安定化書き込み電圧パルス−Ｖ３を印加することによって、第１の高抵抗化書き込み後と比べてばらつきを高抵抗側に改善できる、または全体的に抵抗を増加させることができることがわかる。
【０１１３】
また、高抵抗安定化書き込み電圧パルスのパルス幅が１００μｓの場合（図１１Ａ〜図１１Ｇ）は、図１１Ａ〜図１１Ｄからわかるように、高抵抗安定化書き込みパルス電圧の振幅Ｖ３は（Ｖｔｌ１＋０．１Ｖ）以上（Ｖｔｌ１＋０．３Ｖ）以下である場合に、高抵抗安定化書き込み電圧パルス−Ｖ３を印加することによって、第１の高抵抗化書き込み後と比べてばらつきを高抵抗側に改善できる、または全体的に抵抗を増加させることができることがわかる。
【０１１４】
高抵抗安定化書き込み電圧パルスのパルス幅が１ｍｓの場合（図１２Ａ〜図１２Ｇ）、高抵抗安定化書き込みパルス電圧の振幅Ｖ３は（Ｖｔｌ１＋０．１Ｖ）以上（Ｖｔｌ１＋０．３Ｖ）以下である場合に、高抵抗安定化書き込み電圧パルス−Ｖ３を印加することによって、第１の高抵抗化書き込み後と比べてばらつきを高抵抗側に改善できる、または全体的に抵抗を増加させることができることがわかる。
【０１１５】
以上のように、高抵抗安定化書き込みパルスのパルス幅を大きいほど、高抵抗安定化書き込みパルスの振幅が小さくても、高抵抗状態のばらつき改善の効果があることがわかり、高抵抗状態のばらつき改善の効果が第２の遷移金属酸化物層３ｂに注入される電荷量に関係していると考えられる。つまり、高抵抗状態のばらつき改善の効果がある高抵抗安定化書き込みパルスの振幅の下限値は、高抵抗安定化書き込みパルスのパルス幅を大きいほど小さい値でもよい。
【０１１６】
一方、低抵抗状態の分布については、上記のいずれの条件においてもほとんど変化がないことがわかる。このことから、第１の高抵抗化書き込み後と比べて高抵抗安定化書き込みを行えば、第２の高抵抗状態の抵抗値のばらつきを高抵抗側に改善できると抵抗変化ウィンドウが拡大できることがわかる。
【０１１７】
また、図８Ａ〜図８Ｇ、図９Ａ〜図９Ｇ、図１０Ａ〜図１０Ｇ、図１１Ａ〜図１１Ｇおよび図１２Ａ〜図１２Ｇから、高抵抗安定化書き込み電圧パルスのパルス幅が大きい方が、高抵抗安定化書き込みパルス電圧の振幅が小さくてもより高抵抗な状態にできることがわかる。しかしながら、逆に高抵抗安定化書き込み電圧パルスのパルス幅が大きい場合には、低抵抗化閾値電圧の絶対値Ｖｔｌも低くなるため、高抵抗安定化書き込み電圧パルスの振幅をあまり高くすることはできない。この低抵抗化閾値電圧の絶対値Ｖｔｌは、第１の高抵抗書き込み後の抵抗値、ひいては低抵抗状態の抵抗値、第１の高抵抗化書き込み電圧パルスの条件、低抵抗化書き込み電圧パルスの条件、第１、第２の遷移金属酸化物層の膜厚、組成などによって決定される。
【０１１８】
以上、本実施の形態によれば、高抵抗状態のばらつきを抑制し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化素子の書き込み方法を実現することができる。
【０１１９】
具体的には、抵抗変化素子に対して第１の高抵抗化書き込みを実施したときに抵抗変化素子が十分に高抵抗化されない未高抵抗状態に変化する場合があるとしても、第１の高抵抗化書き込み後に高抵抗安定化のための第２の高抵抗化書き込み（高抵抗安定化書き込み）を実施することによって、確実に高抵抗状態とすることができる。それにより、高抵抗状態のばらつきを抑え、抵抗変化のウィンドウを高抵抗側に最大限確保することが可能となる抵抗変化型不揮発性記憶素子の書き込み方法が実現できる。
【０１２０】
なお、本実施の形態では、高抵抗安定化書き込みを１回のパルスで行う例を挙げて説明を行ったが、それに限らない。適切なパルス幅とパルス電圧を選択すれば複数回のパルスを用いて高抵抗化安定書き込みを行うとしてもよい。例えば、振幅の小さい電圧から大きい電圧になるよう連続的に変化させてもよい。
【０１２１】
また、本実施の形態では、効果の確認のために第１の高抵抗化書き込み電圧パルスを印加した後の抵抗値測定を行った場合について説明したが、それに限られない。例えば、第１の高抵抗化書き込み電圧パルスと負の高抵抗安定化パルスを連続して印加してもよいし、第１の高抵抗化書き込み電圧パルスを印加後、抵抗値を測定し、抵抗値が十分に高くない場合に負の高抵抗安定化パルスで追加書き込みしてもよい。
【０１２２】
（変形例）
実施の形態１では、第１の高抵抗化書き込み電圧パルス印加後に負の高抵抗安定化書き込み電圧パルスを印加することで、より高抵抗な状態への書き込みを行い、正の読み出し電圧Ｖｒｅａｄで抵抗測定（データ読み出し）を行った場合について説明した。ここで、正の電圧ではなく負の電圧でデータ読み出し（抵抗測定）を行えば、負のデータ読み出しと高抵抗安定化書き込み電圧印加を兼ねることが可能であると考えられる。そこで、本変形例では、高抵抗安定化のための第２の高抵抗化書き込みの代わりに負の読み出し電圧でのデータ読み出しを行うことで代用する例について説明する。
【０１２３】
図１４は、実施の形態１の変形例に係る書き込み方法を不揮発性記憶素子に対して行った場合の抵抗変化を示すグラフである。図１５は、実施の形態１の変形例に係る書き込み方法を不揮発性記憶素子に対して行った場合の抵抗変化時の抵抗値の正規期待値分布を示すグラフである。
【０１２４】
図１４では、図１に示す不揮発性記憶素子１００に対して、低抵抗化閾値電圧−Ｖｔｌより振幅が小さい読み出し電圧−Ｖｒｅａｄとし、正の高抵抗化書き込み電圧(振幅、Ｖ２)、負の低抵抗化書き込み電圧（振幅Ｖ１）を交互に印加したときの抵抗変化の様子を示している。図１４の横軸は、高抵抗化書き込み電圧または低抵抗化書き込み電圧の印加すなわち各電圧パルス印加の回数（パルス数）を示しており、縦軸は、不揮発性記憶素子１００の抵抗値を示している。図１５はその時の抵抗値の正規期待値分布を示している。
【０１２５】
なお、ここでは電流制御素子２０として抵抗値Ｒの固定抵抗を用いている。また、不揮発性記憶素子１００に印加される電圧のパルス幅は１００ｎｓとしている。
【０１２６】
また、図１４および図１５には、比較例として、従来の書き込み方法で正負交互パルスを印加し、高抵抗化閾値電圧より小さい＋Ｖｒｅａｄの正の電圧で抵抗測定（データ読み出し）を行っている場合の測定結果を併せて示している。図１４および図１５においては、黒丸印（●）は読み出し電圧が−Ｖｒｅａｄの本変形例の測定結果を示しており、白四角印（□）は読み出し電圧が＋Ｖｒｅａｄである比較例の測定結果を示している。
【０１２７】
図１４、図１５において、読み出し電圧が−Ｖｒｅａｄの本変形例の場合と読み出し電圧が＋Ｖｒｅａｄの比較例の場合を比較すると、低抵抗状態での抵抗値はほとんど変わらないのがわかる。それに対して、高抵抗状態での抵抗値は、読み出し電圧が＋Ｖｒｅａｄの比較例の場合の最小値Ｒｍｉｎ２に対して、読み出し電圧が−Ｖｒｅａｄの本変形例の場合の最小値はＲｍｉｎ３と数倍大きくなっていることがわかる。
【０１２８】
これは、読み出し動作と同時に実施の形態１で説明した高抵抗安定化書き込みと同様の変化が起きているためであると考えられる。
【０１２９】
以上より、第１の電極１を基準に第２の電極２に正の第２の電圧を印加する第１の高抵抗化書き込みに続いて、少なくとも第１の高抵抗状態の読み出しを、負電圧で行うことによって、抵抗変化層３をより高抵抗な状態(第２の高抵抗状態)にする第２の高抵抗化書き込みを兼用することができる。それにより、比較例のように正電圧で読み出す場合よりも大きな抵抗変化ウィンドウを得ることができ、より安定な動作を実現できる。
【０１３０】
（実施の形態２）
実施の形態１では、説明を簡単にするためメモリセルを１つにした基本構成を例示したが、実際には複数のメモリセルをアレイ状に配置した不揮発性記憶装置として本発明は実現され得る。実施の形態２では、その具体例について説明する。
【０１３１】
図１６は、実施の形態１に係る不揮発性記憶装置が、具体的なアレイ構造のメモリセルを有する場合の一構成を示すブロック図である。
【０１３２】
図１６に示すように、本実施の形態に係る不揮発性記憶装置３００は、半導体基板（図示されず）上に、メモリ本体部３０１を備えている。このメモリ本体部３０１は、メモリセルアレイ３０２と、行選択回路・ドライバ３０３と、列選択回路３０４と、情報の書き込みを行うための書き込み回路１０１と、メモリセルアレイ３０２のうち選択したメモリセルの抵抗値を検出し、データ「１」または「０」と判定するセンスアンプ１０２とを具備している。また、不揮発性記憶装置３００は、選択メモリセルにデータを書き込むために必要な複数の電源を生成する電源制御回路３０８と、外部から入力されるアドレス信号を受け取るアドレス入力回路３０９と、外部から入力されるコントロール信号に基づいて、メモリ本体部３０１の動作を制御する制御回路３１０と、入出力データの入出力処理を行うデータ入出力回路３０７とをさらに備えている。
【０１３３】
メモリセルアレイ３０２は、半導体基板の上に形成され、半導体基板表面に概略平行な第１平面内において第１方向に互いに平行に延びるように形成された複数の第１配線（図１５の例では、ワード線ＷＬ０、ＷＬ１、ＷＬ２、…。以下、説明の便宜上「ワード線ＷＬ０、ＷＬ１、ＷＬ２、…」という。）及び第１平面と平行な第２平面内において第２方向に互いに平行に延びるようにかつ第１配線と立体交差するように形成された複数の第２配線（図１６の例では、ビット線ＢＬ０、ＢＬ１、ＢＬ２、…。以下、説明の便宜上「ビット線ＢＬ０、ＢＬ１、ＢＬ２、…」という。）と、これらのワード線ＷＬ０、ＷＬ１、ＷＬ２、…及びビット線ＢＬ０、ＢＬ１、ＢＬ２、…の立体交差点のそれぞれに設けられたメモリセルＭ２１１、Ｍ２１２、Ｍ２１３、Ｍ２２１、Ｍ２２２、Ｍ２２３、Ｍ２３１、Ｍ２３２、Ｍ２３３（以下、「メモリセルＭ２１１、Ｍ２１２、…」と表す）とを備える。それぞれのメモリセルＭ２１１、Ｍ２１２、…は図１に示すメモリセル（不揮発性記憶素子１００）を備え、ワード線ＷＬ０、ＷＬ１、ＷＬ２、…はそれぞれのメモリセルＭ２１１、Ｍ２１２、…に含まれる選択トランジスタ（以下、単に「トランジスタ」ともいう）Ｔ１１、Ｔ１２、Ｔ１３、Ｔ２１、Ｔ２２、Ｔ２３、Ｔ３１、Ｔ３２、Ｔ３３、…（以下、「トランジスタＴ１１、Ｔ１２、…」と表す）のゲートに接続され、ビット線ＢＬ０、ＢＬ１、ＢＬ２、…は、それぞれのメモリセルＭ２１１、Ｍ２１２、…が備えるメモリセル１０５ａの一端に接続されている。
【０１３４】
抵抗変化素子１０はメモリセルＭ２１１、Ｍ２１２、…内で不揮発性記憶素子として動作する。メモリセルＭ２１１、Ｍ２１２、…は、１つのトランジスタと１つの抵抗変化素子１０から構成されていることから、１Ｔ１Ｒ型メモリセルと呼ぶ。また、メモリセルアレイ３０２は、ワード線ＷＬ０、ＷＬ１、ＷＬ２、…に平行して配列されている複数のプレート線ＰＬ０、ＰＬ１、ＰＬ２、…を備えている。プレート線ＰＬ０、ＰＬ１、ＰＬ２、…は、それぞれのメモリセルＭ２１１、Ｍ２１２、…が備えるメモリセル（不揮発性記憶素子１００）の他端に接続されている。
【０１３５】
なお、ここでは、プレート線はワード線と平行に配置されているが、ビット線と平行に配置してもよい。また、トランジスタのソース線は、プレート線として接続されるトランジスタに共通の電位を与える構成としているが、行選択回路／ドライバと同様の構成のソース線選択回路／ドライバを有し、選択されたソース線と非選択のソース線を異なる電圧（極性も含む）で駆動する構成としてもよい。
【０１３６】
ここで、メモリセルＭ２１１、Ｍ２１２、…に含まれる不揮発性記憶素子は、前述したように酸素不足型のタンタル酸化物等の遷移金属酸化物を含む抵抗変化層を有している。より具体的には、メモリセルＭ２１１、Ｍ２１２、…に含まれる不揮発性記憶素子は、図１に示す抵抗変化素子１０の下部電極である第１の電極１と、上部電極である第２の電極２と、抵抗変化層３とを具備している。
【０１３７】
図１６のメモリセルアレイ３０２における選択トランジスタＴ１１、Ｔ１２、Ｔ１３、…はｎチャンネルのＭＯＳトランジスタを用いた例で示してある。これらのトランジスタＴ１１、Ｔ１２、Ｔ１３、…のドレインは抵抗変化型素子を介してビット線ＢＬ０に、トランジスタＴ２１、Ｔ２２、Ｔ２３、…のドレインは抵抗変化型素子を介してビット線ＢＬ１に、トランジスタＴ３１、Ｔ３２、Ｔ３３、…のドレインは抵抗変化型素子を介してビット線ＢＬ２に、それぞれ接続されている。
【０１３８】
また、トランジスタＴ１１、Ｔ２１、Ｔ３１、…のゲートはワード線ＷＬ０に、トランジスタＴ１２、Ｔ２２、Ｔ３２、…のゲートはワード線ＷＬ１に、トランジスタＴ１３、Ｔ２３、Ｔ３３、…のゲートはワード線ＷＬ２に、それぞれ接続されている。
【０１３９】
さらに、トランジスタＴ１１、Ｔ２１、Ｔ３１、…のソースはプレート線ＰＬ０に、トランジスタＴ１２、Ｔ２２、Ｔ３２、…のソースはプレート線ＰＬ１に、トランジスタＴ１３、Ｔ２３、Ｔ３３、…のソースはプレート線ＰＬ２に、それぞれ接続されている。なお、上述したドレインとソースの関係は、説明上便宜的に定義しただけで印加方向によって入れ代わることはいうまでもない。
【０１４０】
アドレス入力回路３０９は、制御回路３１０による制御の下で、外部回路（図示せず）からアドレス信号を受け取り、このアドレス信号に基づいて行アドレス信号を行選択回路・ドライバ３０３へ出力するとともに、列アドレス信号を列選択回路３０４へ出力する。ここで、アドレス信号は、複数のメモリセルＭ２１１、Ｍ２１２、…のうちの選択される特定のメモリセルのアドレスを示す信号である。また、行アドレス信号は、アドレス信号に示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号は、アドレス信号に示されたアドレスのうちの列のアドレスを示す信号である。なお、行選択回路・ドライバ３０３及び列選択回路３０４は、メモリセルアレイ３０２から、書き込み又は読み出しの対象となる、少なくとも一つのメモリセルを選択する選択回路を構成している。
【０１４１】
制御回路３１０は、情報の書き込みサイクルにおいては、データ入出力回路３０７に入力された入力データに応じて、書き込み用電圧の印加を指示する書き込み信号を書き込み回路１０１へ出力する。他方、情報の読み出しサイクルにおいて、制御回路３１０は、読み出し動作を指示する読み出し信号をセンスアンプ１０２と列選択回路３０４へ出力する。
【０１４２】
行選択回路・ドライバ３０３は、アドレス入力回路３０９から出力された行アドレス信号を受け取り、この行アドレス信号に応じて、複数のワード線ＷＬ０、ＷＬ１、ＷＬ２、…のうちの何れかを選択し、その選択されたワード線に対して、所定の電圧を印加する。
【０１４３】
また、列選択回路３０４は、アドレス入力回路３０９から出力された列アドレス信号を受け取り、この列アドレス信号に応じて、複数のビット線ＢＬ０、ＢＬ１、ＢＬ２、…のうちの何れかを選択し、その選択されたビット線に対して、書き込み電圧または読み出し電圧を印加する。このとき印加方向に応じて、電源制御回路３０８は、グランドレベル（ＧＮＤ、０Ｖ）または所定の印加電圧（書き込み電圧−Ｖ１、Ｖ２、−Ｖ３または読み出し電圧Ｖｒｅａｄ）を生成して選択的に出力するとともに、必要に応じて電圧を可変とする。
【０１４４】
書き込み回路１０１は、制御回路３１０から出力された書き込み指令に従って、全てのビット線とプレート線に所定の電位を与えたり、列選択回路３０４を介して選択されたビット線に対して書き込み用電圧のパルスを印加したりする。
【０１４５】
また、センスアンプ１０２は、上述した読み出しサイクルを選択したメモリセルに対する読み出しをおこなう読み出し回路の一例であり、印加した読み出し電圧が放電する時間差でもって、データ「１」または「０」と判定する。その結果得られた出力データは、データ入出力回路３０７を介して、外部回路へ出力される。
【０１４６】
以上、本発明によれば、高抵抗状態の低抵抗側のばらつきを抑制し、抵抗変化ウィンドウを最大限確保することを可能とする抵抗変化素子の書き込み方法を実現することができる。
【０１４７】
以上、本発明に係る不揮発性記憶素子の書き込み方法ついて、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、これらの実施の形態に対して当業者が思いつく各種変形を施して得られる変形例も、本発明に含まれる。
【０１４８】
例えば、抵抗変化層３は、酸素不足型の遷移金属酸化物で構成された第１の遷移金属酸化物層３ａと、第１の遷移金属酸化物層３ａよりも酸素不足度が小さい遷移金属酸化物で構成された第２の遷移金属酸化物層３ｂとで構成されるとしたがそれに限られない。例えば、遷移金属に代えてアルミニウム（Ａｌ）を用いてもよい。すなわち、抵抗変化層３は、酸素不足型の金属酸化物で構成された第１の金属酸化物層３ａと、第１の金属酸化物層３ａよりも酸素不足度が小さい金属酸化物で構成された第２の金属酸化物層３ｂとで構成されればよい。例えば、酸素不足型のタンタル酸化物（ＴａＯｘ）で構成された第１の金属酸化物層と、第１の金属酸化物層よりも酸素不足度が小さいＡｌの酸化物（Ａｌ２Ｏ３）で構成された第２の金属酸化物層とで構成されるとしてもよい。
【産業上の利用可能性】
【０１４９】
本発明の不揮発性記憶素子の書き込み方法は、パーソナルコンピュータおよび携帯型電話機などの種々の電子機器に用いられる不揮発性記憶装置の書き込み方法などとして有用である。
【符号の説明】
【０１５０】
１、９３６    第１の電極
２、９３２    第２の電極
３、９３４    抵抗変化層
３ａ    第１の遷移金属酸化物層
３ｂ    第２の遷移金属酸化物層
１０、９３０    抵抗変化素子
２０    電流制御素子
１００、９４０    不揮発性記憶素子
３００    不揮発性記憶装置
３０１    メモリ本体部
３０２    メモリセルアレイ
３０３    ドライバ
３０４    列選択回路
３０７    データ入出力回路
３０８    電源制御回路
３０９    アドレス入力回路
３１０    制御回路
９３８    ＭＯＳトランジスタ
【図１】
2013021649.tif 000004
【図２Ａ】
2013021649.tif 000005
【図２Ｂ】
2013021649.tif 000006
【図３Ａ】
2013021649.tif 000007
【図３Ｂ】
2013021649.tif 000008
【図３Ｃ】
2013021649.tif 000009
【図４】
2013021649.tif 000010
【図５】
2013021649.tif 000011
【図６】
2013021649.tif 000012
【図７】
2013021649.tif 000013
【図８Ａ】
2013021649.tif 000014
【図８Ｂ】
2013021649.tif 000015
【図８Ｃ】
2013021649.tif 000016
【図８Ｄ】
2013021649.tif 000017
【図８Ｅ】
2013021649.tif 000018
【図８Ｆ】
2013021649.tif 000019
【図８Ｇ】
2013021649.tif 000020
【図９Ａ】
2013021649.tif 000021
【図９Ｂ】
2013021649.tif 000022
【図９Ｃ】
2013021649.tif 000023
【図９Ｄ】
2013021649.tif 000024
【図９Ｅ】
2013021649.tif 000025
【図９Ｆ】
2013021649.tif 000026
【図９Ｇ】
2013021649.tif 000027
【図１０Ａ】
2013021649.tif 000028
【図１０Ｂ】
2013021649.tif 000029
【図１０Ｃ】
2013021649.tif 000030
【図１０Ｄ】
2013021649.tif 000031
【図１０Ｅ】
2013021649.tif 000032
【図１０Ｆ】
2013021649.tif 000033
【図１０Ｇ】
2013021649.tif 000034
【図１１Ａ】
2013021649.tif 000035
【図１１Ｂ】
2013021649.tif 000036
【図１１Ｃ】
2013021649.tif 000037
【図１１Ｄ】
2013021649.tif 000038
【図１１Ｅ】
2013021649.tif 000039
【図１１Ｆ】
2013021649.tif 000040
【図１１Ｇ】
2013021649.tif 000041
【図１２Ａ】
2013021649.tif 000042
【図１２Ｂ】
2013021649.tif 000043
【図１２Ｃ】
2013021649.tif 000044
【図１２Ｄ】
2013021649.tif 000045
【図１２Ｅ】
2013021649.tif 000046
【図１２Ｆ】
2013021649.tif 000047
【図１２Ｇ】
2013021649.tif 000048
【図１３】
2013021649.tif 000049
【図１４】
2013021649.tif 000050
【図１５】
2013021649.tif 000051
【図１６】
2013021649.tif 000052
【図１７】
2013021649.tif 000053
【国際調査報告】
2013021649.tif 000054
2013021649.tif 000055
2013021649.tif 000056