(57)【要約】  固体撮像装置は、行列状に配置された複数の画素（１１）と、半導体基板（１０１）と、半導体基板（１０１）の上方に画素（１１）毎に形成された第１電極（１１３）と、第１電極（１１３）上に形成され、光を信号電荷に光電変換する光電変換膜（１１４）と、半導体基板（１０１）に形成され、光電変換膜（１１４）による光電変換により生成された信号電荷を蓄積する電荷蓄積領域（１０４）と、対応する画素（１１）の第１電極（１１３）と電荷蓄積領域（１０４）とを電気的に接続するコンタクトプラグ（１０７）と、電荷蓄積領域（１０４）の表面のうち、コンタクトプラグ（１０７）に接する領域に形成されたＮ型不純物領域（１１７）と、コンタクトプラグ（１０７）に接しない領域に形成されたＰ型不純物領域（１５１）と、Ｎ型不純物領域（１１７）とＰ型不純物領域（１５１）との間に形成された低濃度Ｎ型不純物領域（１５０）とを備える。
2013076924.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素を備える固体撮像装置であって、
半導体基板と、
前記半導体基板の上方に、前記画素毎に形成されており、隣接する前記画素と電気的に分離された第１電極と、
前記第１電極上に形成され、光を信号電荷に光電変換する光電変換膜と、
前記光電変換膜上に形成された第２電極と、
前記半導体基板に、前記画素毎に形成され、対応する画素の前記第１電極に電気的に接続されており、前記光電変換膜による光電変換により生成された前記信号電荷を蓄積する電荷蓄積領域と、
前記画素毎に形成されており、前記半導体基板でのチャネルの形成をコントロールし、前記チャネルを通過する電荷を用いて対応する画素の前記電荷蓄積領域の電位をリセットするリセットゲート電極と、
前記画素毎に形成されており、対応する画素の前記電荷蓄積領域に蓄積されている前記信号電荷を増幅する増幅トランジスタと、
前記画素毎に形成されており、対応する画素の前記第１電極と前記電荷蓄積領域とを電気的に接続するために用いられ、対応する画素の前記電荷蓄積領域に接するコンタクトプラグと、
前記電荷蓄積領域の表面のうち、前記コンタクトプラグに接する領域に形成された前記電荷蓄積領域の導電型と同じ導電型の高濃度不純物領域と、
前記電荷蓄積領域の表面のうち、前記コンタクトプラグに接しない領域に形成された、前記電荷蓄積領域の導電型と逆の導電型の表面不純物領域と、
前記電荷蓄積領域の表面のうち、前記高濃度不純物領域と、前記表面不純物領域との間に形成された、前記電荷蓄積領域の導電型と同じまたは逆の導電型の低濃度不純物領域と、を備える固体撮像装置。
【請求項２】
前記低濃度不純物領域の導電型を担う不純物の濃度は、前記高濃度不純物領域の導電型を担う不純物の濃度および前記表面不純物領域の導電型を担う不純物の濃度より低い
請求項１記載の固体撮像装置。
【請求項３】
前記低濃度不純物領域の導電型を担う不純物の濃度は、前記電荷蓄積領域の導電型を担う不純物の濃度より高い
請求項２記載の固体撮像装置。
【請求項４】
前記信号電荷は、前記電荷蓄積領域の導電型を担う多数キャリアとは反対極性である
請求項１記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、
前記半導体基板に形成され、前記電荷蓄積領域を、前記増幅トランジスタが形成されるトランジスタ領域、及び隣接する画素の前記電荷蓄積領域を分離する、絶縁体で構成される素子分離領域と、
前記半導体基板の、前記素子分離領域と前記電荷蓄積領域との間に形成された、前記電荷蓄積領域の導電型と逆の導電型の素子分離不純物領域とを備え、
前記素子分離不純物領域の不純物濃度は前記電荷蓄積領域の不純物濃度よりも高い
請求項１記載の固体撮像装置。
【請求項６】
前記表面不純物領域と、前記素子分離不純物領域とは、電気的に接続している
請求項５記載の固体撮像装置。
【請求項７】
前記固体撮像装置は、さらに、
前記電荷蓄積領域の表面の一部に接するゲート酸化膜と、
前記ゲート酸化膜の表面および前記コンタクトプラグの側面に接する絶縁性のサイドウォールとを備える
請求項１記載の固体撮像装置。
【請求項８】
前記低濃度不純物領域の形成後、前記サイドウォールが形成され、その後前記高濃度不純物領域がセルフアライン形成される
請求項７記載の固体撮像装置。
【請求項９】
前記コンタクトプラグは、シリコン又はゲルマニウムを含む
請求項１〜８のいずれか１項に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アレイ状に配列された、光電変換部を含む複数の画素を備える固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の固体撮像装置は携帯機器カメラ、車載カメラ、及び監視カメラ等に搭載されている。【０００３】
これらの固体撮像装置には高解像度の撮像能力が求められており、固体撮像装置の微細化及び多画素化が必要となっている。従来の固体撮像装置においては画素の微細化によってフォトダイオードのサイズも縮小している。それに伴い、飽和信号量が低下すること、及び開口率が減少することにより感度が低下するという課題があった。【０００４】
この課題を解決する固体撮像装置として積層型固体撮像装置が提案されている。積層型固体撮像装置では、半導体基板の最表面に光電変換膜が積層される。また、光が積層膜上方より入射される。そして、当該固体撮像装置は、光電変換膜内において光電変換によって発生した電荷を半導体基板内でＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）回路又はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）回路を用いて読み出す構造となっている。【０００５】
従来の積層型固体撮像装置としては、特許文献１に示すものがある。図６は特許文献１に記載されている固体撮像装置の画素回路の回路図である。図６に示した画素回路では、電荷蓄積領域（ＦＤ）と画素電極１５ａとが電気的に接続されており、電荷蓄積領域の電圧が入射光の強度に応じて変化する。また、電荷蓄積領域は増幅トランジスタ１７ｂのゲート電極にも電気的に接続されている。よって、当該画素回路により、電荷蓄積領域の電圧変化を増幅して信号線１７ｄに読み出すことが可能となる。【０００６】
上記積層型固体撮像装置では、光電変換膜は、読み出し回路及び信号処理回路で用いられる配線層の上部に積層して形成されるが、光電変換で得られる電荷は半導体基板内に設けられた電荷蓄積領域に蓄積される。そのため、光電変換で得られる電荷は金属プラグを介して電荷蓄積領域に転送される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４４４４３７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術は、電荷蓄積領域と金属プラグ（コンタクトプラグ）との接触界面においてはシリコンの合金化反応により結晶欠陥が増加するためノイズが増加するという課題がある。【０００９】
そこで本発明は、合金化反応により生じる結晶欠陥を抑制することで、ノイズを低減する固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
そして、この目的を達成するために本発明の一態様に係る固体撮像装置は、行列状に配置された複数の画素を備える固体撮像装置であって、半導体基板と、前記半導体基板の上方に、前記画素毎に形成されており、隣接する前記画素と電気的に分離された第１電極と、前記第１電極上に形成され、光を信号電荷に光電変換する光電変換膜と、前記光電変換膜上に形成された第２電極と、前記半導体基板に、前記画素毎に形成され、対応する画素の前記第１電極に電気的に接続されており、前記光電変換膜による光電変換により生成された前記信号電荷を蓄積する電荷蓄積領域と、前記画素毎に形成されており、前記半導体基板でのチャネルの形成をコントロールし、前記チャネルを通過する電荷を用いて対応する画素の前記電荷蓄積領域の電位をリセットするリセットゲート電極と、前記画素毎に形成されており、対応する画素の前記電荷蓄積領域に蓄積されている前記信号電荷を増幅する増幅トランジスタと、前記画素毎に形成されており、対応する画素の前記第１電極と前記電荷蓄積領域とを電気的に接続するために用いられ、対応する画素の前記電荷蓄積領域に接するコンタクトプラグと、前記電荷蓄積領域の表面のうち、前記コンタクトプラグに接する領域に形成された前記電荷蓄積領域の導電型と同じ導電型の高濃度不純物領域と、前記電荷蓄積領域の表面のうち、前記コンタクトプラグに接しない領域に形成された、前記電荷蓄積領域の導電型と逆の導電型の表面不純物領域と、前記電荷蓄積領域の表面のうち、前記高濃度不純物領域と、前記表面不純物領域との間に形成された、前記電荷蓄積領域の導電型と同じまたは逆の導電型の低濃度不純物領域と、を備えることを特徴とするものである。
【発明の効果】
【００１１】
以上より、本発明の一態様に係る固体撮像装置は、合金化反応により生じる結晶欠陥を抑制することで、ノイズが低減可能な固体撮像装置を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は本発明の実施形態に係る固体撮像装置を示す図である。
【図２】図２は本発明の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図３】図３は本発明の実施形態に係る固体撮像装置の断面図である。
【図４Ａ】図４Ａは同実施形態に係る固体撮像装置の製造方法を説明する断面図である。
【図４Ｂ】図４Ｂは同実施形態に係る固体撮像装置の製造方法を説明する断面図である。
【図４Ｃ】図４Ｃは同実施形態に係る固体撮像装置の製造方法を説明する断面図である。
【図４Ｄ】図４Ｄは同実施形態に係る固体撮像装置の製造方法を説明する断面図である。
【図４Ｅ】図４Ｅは同実施形態に係る固体撮像装置の製造方法を説明する断面図である。
【図４Ｆ】図４Ｆは同実施形態に係る固体撮像装置の製造方法を説明する断面図である。
【図４Ｇ】図４Ｇは同実施形態に係る固体撮像装置の製造方法を説明する断面図である。
【図５】図５は同実施形態に係る固体撮像装置の全体構成を示すブロック図である。
【図６】図６は従来の固体撮像装置の画素回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものであり、本発明は、以下の実施形態に限定されるものではない。以下の実施形態で示される形状、構成要素、構成要素の配置位置、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、本発明の効果を奏する範囲を逸脱しない範囲で、適宜変更は可能である。さらに、他の実施形態との組み合わせも可能である。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
【００１４】
（実施形態）
本発明の実施形態に係る固体撮像装置は、積層型固体撮像装置で必須となる光電変換膜と電荷蓄積領域とを電気的に接続するためのコンタクトプラグに半導体材料を用いる。よって、電荷蓄積領域とコンタクトプラグとの接触界面における合金化反応が発生しない。これにより、当該固体撮像装置は、電荷蓄積領域とコンタクトプラグとの接触部分で発生する結晶欠陥を低減することが可能となり、ノイズが減少する。
【００１５】
まず、本実施形態に係る固体撮像装置の構成を説明する。図１は、本実施形態に係る固体撮像装置の構成を示す図である。
【００１６】
図１に示すように、本実施形態に係る固体撮像装置は、半導体基板と、半導体基板に行列状に配置された複数の画素１１と、画素１１に種々のタイミング信号を供給する垂直走査部（行走査部とも呼ぶ）１３と、画素１１の信号を順次水平出力端子１４２へ読み出す水平走査部（列走査部とも呼ぶ）１５と、列毎に形成された列信号線１４１と、画素１１を暗時の状態にリセットする（画素１１の電荷蓄積領域の電位をリセット電位とする）ために列毎に設けられたリセット線１２６とを備えている。なお、図１において、画素１１を「２行２列」分だけを記載しているが、行数及び列数は任意に設定してよい。
【００１７】
また、各画素１１は、光電変換部１１１と、ゲートが光電変換部１１１と接続された増幅トランジスタ１０８ａと、ドレインが光電変換部１１１と接続されたリセットトランジスタ１０８ｂと、増幅トランジスタ１０８ａと直列に接続された選択トランジスタ１０８ｃとを有している。
【００１８】
光電変換部１１１は、光電変換を行う光電変換膜と、光電変換膜の半導体基板側の面に形成された画素電極と、光電変換膜の画素電極と反対側の面に形成された透明電極とを有する。この光電変換部１１１は、増幅トランジスタ１０８ａのゲート及びリセットトランジスタ１０８ｂのドレインと、光電変換部制御線１３１との間に接続されている。増幅トランジスタ１０８ａは、画素電極に接続されたゲートを有し、画素電極の電圧に応じた信号電圧を、選択トランジスタ１０８ｃを介して列信号線１４１に出力する。リセットトランジスタ１０８ｂのソース及びドレインの一方は画素電極に接続され、ソース及びドレインの他方は対応するリセット線１２６に接続されている。選択トランジスタ１０８ｃのゲートは、アドレス制御線１２１を介して垂直走査部１３と接続されている。リセットトランジスタ１０８ｂのゲートは、リセット制御線１２３を介して垂直走査部１３と接続されている。アドレス制御線１２１及びリセット制御線１２３は画素１１の行ごとに設けられている。
【００１９】
本実施の形態では、リセットトランジスタ１０８ｂがｎ型ＭＯＳトランジスタであり、そのゲートに入力されるリセット信号に含まれるリセットパルスが正パルス（上向きのパルス）であり、リセットパルスの後縁（後ろのエッジ）が立ち下がりエッジである例について説明する。
【００２０】
光電変換部制御線１３１は、全画素に共通となっている。列信号線１４１は、画素１１の列ごとに設けられ、列信号処理部２１を介して水平走査部１５と接続されている。列信号処理部２１は、対応する列の画素１１から列信号線１４１を介して出力される信号に対して、相関二重サンプリングに代表される雑音抑圧信号処理、及び、アナログ／デジタル変換処理等を行う。
【００２１】
また、リセットトランジスタ１０８ｂが導通状態である時、電荷蓄積領域１０４の電圧は、例えば０Ｖ、又は０Ｖ近傍の正電圧となる。
【００２２】
図２は、本実施形態に係る固体撮像装置の最も基本的な撮像動作を示すタイミングチャートである。同図のＳＥＬ１は、１行目の画素１１の行選択信号を示す。ＲＳＴ１は、１行目の画素１１の行リセット信号を示す。ＳＥＬ２及びＲＳＴ２も、対応する行が異なる点以外同様である。１水平周期は、行選択信号が有効になってから、次の行の行選択信号が有効になるまで（ＳＥＬ１の立ち上がりからＳＥＬ２の立ち上がりまで）の期間であり、１行分の画素１１から信号電圧を読み出すのに要する期間である。１垂直周期は、全行の画素１１から信号電圧を読み出すのに要する期間である。
【００２３】
また、例えばシリコンで構成される半導体基板に、増幅トランジスタ１０８ａ、選択トランジスタ１０８ｃ及びリセットトランジスタ１０８ｂが形成されている。増幅トランジスタ１０８ａは、ゲート電極と、拡散層であるドレイン及びソースとを有している。選択トランジスタ１０８ｃはゲート電極と、拡散層であるドレイン及びソースとを有している。増幅トランジスタ１０８ａのソースと選択トランジスタ１０８ｃのドレインとは、例えば共通の拡散層で形成される。また、リセットトランジスタ１０８ｂは、ゲート電極と、拡散層であるドレイン及びソースとを有している。増幅トランジスタ１０８ａとリセットトランジスタ１０８ｂとは素子分離領域により分離されている。
【００２４】
また、半導体基板の上には、内部に形成された各トランジスタを覆うように絶縁膜が形成されている。絶縁膜の上には光電変換部１１１が形成されている。光電変換部１１１は、有機材料又は、アモルファスシリコン及びゲルマニウムに代表される半導体を含む材料等で構成される光電変換膜と、当該光電変換膜の下面に形成された画素電極と、当該光電変換膜の上面に形成された透明電極とを有している。画素電極は、コンタクトを介して増幅トランジスタ１０８ａのゲート電極及びリセットトランジスタ１０８ｂのソースである拡散層と接続されている。画素電極と接続された拡散層は電荷蓄積領域として機能する。
【００２５】
以上のように、本実施形態に係る固体撮像装置は、光吸収係数が大きな光電変換部を用いているので、量子化効率が格段に良い。
【００２６】
図３は、本実施形態における固体撮像装置の１つの画素１１に含まれる電荷蓄積領域１０４と増幅トランジスタ１０８ａとを含む構成を示す断面図である。
【００２７】
図３に示す画素１１は、内部に形成されたトランジスタを分離するために半導体基板１０１に酸化膜を埋め込むことで形成されている素子分離領域１０２と、素子分離領域１０２の界面に起因するリーク電流を抑制するために素子分離領域１０２を囲むように形成されているＰ型不純物領域１０３と、光電変換膜１１４からの信号電荷を蓄積するＮ型の電荷蓄積領域１０４と、電荷蓄積領域１０４の表面のうち、コンタクトプラグ１０７に接しない領域に形成されている、電荷蓄積領域１０４の導電型と逆の導電型のＰ型不純物領域１５１と、電荷蓄積領域１０４よりも高濃度のＮ型不純物を含むポリシリコンで構成されたコンタクトプラグ１０７と、コンタクトプラグ１０７と電荷蓄積領域１０４との電気的接触を補助するＮ型不純物領域１１７と、Ｐ型不純物領域１５１とＮ型不純物領域１１７との間に生じる電界を緩和するための低濃度Ｎ型不純物領域１５０または低濃度Ｐ型不純物領域と、半導体基板１０１との間にゲート酸化膜１４５を介して形成される増幅トランジスタ１０８ａのゲート電極と、Ｗ、Ｃｕ又はＡｌ等の金属で構成されたコンタクトプラグである金属プラグ１１０ａ〜１１０ｄと、配線１１２ａ〜１１２ｃと、ＳｉＮ（窒化シリコン）などの絶縁性材料を含む絶縁層１０９ａ〜１０９ｄと、例えば絶縁層１０９ａ〜１０９ｄと同様の材料を含む絶縁性のサイドウォール１４６と、画素１１ごとに分離され、電荷蓄積領域１０４及び増幅トランジスタ１０８ａのゲート電極と電気的に接続されている第１電極１１３（画素電極）と、入射光量に応じた量の信号電荷を生成する光電変換膜１１４と、光電変換膜１１４に光電変換に必要な所定の電圧を印加するための第２電極１１５（透明電極）とを含む。
【００２８】
光電変換膜１１４は、受光量に応じた量の電荷を生成する。生成された電荷のうち信号電荷として正孔が第１電極１１３を介して電荷蓄積領域１０４に蓄積される。一方、電子は第２電極１１５に排出される。電荷蓄積領域１０４に蓄積された信号電荷に応じて増幅トランジスタ１０８ａのゲート電極に印加される電圧が増加する。
【００２９】
増幅トランジスタ１０８ａは、電荷蓄積領域１０４に蓄積された信号電荷を増幅する。選択トランジスタ１０８ｃのゲート電極に所定の電圧を印加することで、増幅トランジスタ１０８ａにより増幅された信号が列信号線１４１に出力される。
【００３０】
また、信号の読み出し後にリセットトランジスタ１０８ｂのゲート電極に所定の電圧を印加することで、電荷蓄積領域１０４はリセット線１２６より供給されるリセット電圧に設定される。
【００３１】
本実施形態の固体撮像装置は、電荷蓄積領域１０４の表面のうち、コンタクトプラグ１０７に接しない領域に形成されている、電荷蓄積領域１０４の導電型と逆の導電型のＰ型不純物領域１５１を備える。このような構成により、電荷蓄積領域１０４において、半導体基板１０１の表面で発生するリーク電流が電荷蓄積領域１０４へ与える影響を抑制する。電荷蓄積領域１０４と、金属プラグ１１０ａとは、Ｎ+型にドープされたポリシリコンで構成されるコンタクトプラグ１０７を介して接続されている。ここで、Ｐ型不純物領域１５１の影響で、コンタクトプラグ１０７と電荷蓄積領域１０４との電気的接触が困難となることを防ぐため、コンタクトプラグ形成用の孔から不純物を注入することで、電荷蓄積領域１０４の表面のうちコンタクトプラグ１０７と接する領域に、Ｎ型不純物領域１１７を追加形成している。さらに、Ｎ型不純物領域１１７とＰ型不純物領域１５１との間に生じる電界を緩和するための低濃度Ｎ型不純物領域１５０または低濃度Ｐ型不純物領域が設けられている。ここで、低濃度Ｎ型不純物領域１５０の不純物濃度は、Ｎ型不純物領域１１７と比較して低く設定されており、Ｎ型不純物領域１１７とＰ型不純物領域１５１とが隣接する場合と比べて、低濃度Ｎ型不純物領域１５０を間に設けた場合はＰＮ接合間の電界を緩和することができる。ＰＮ接合間の電界はリーク電流の発生源となるため、低濃度Ｎ型不純物領域１５０がその電界を緩和することで、リーク電流を抑制することが出来る。
【００３２】
また、素子分離領域１０２の界面から発生するリーク電流を防ぐために素子分離領域１０２の周囲にはＰ型不純物領域１０３が形成されている。この構成により電荷蓄積領域１０４は、酸化膜で構成されている素子分離領域１０２との界面からＰ型層で隔離されている。そのため電荷蓄積領域１０４の周囲で発生するリーク電流を限界まで抑制することが可能となる。Ｐ型不純物領域１０３とＰ型不純物領域１５１とは、電気的に接続されている。
【００３３】
また、本実施形態では正孔での信号読み出しに対し、Ｎ型の不純物領域である電荷蓄積領域１０４を用いている。これにより、明時に電荷蓄積領域１０４と半導体基板１０１との間に印加される逆バイアスが強くなる状態となる。これにより、当該構成は、電子をＮ型の不純物領域に蓄積する手法に比べてリーク電流が増加しにくいという利点と、飽和電子数が増加するという利点とを有する。
【００３４】
また、本実施形態ではポリシリコンで構成されるコンタクトプラグ１０７と、金属プラグ１１０ａとの間に太いポリシリコンプラグ１３０を中間層として配置している。この中間層は光電変換膜１１４を透過してしまった光が電荷蓄積領域１０４に直接入ることを防ぐ効果を持つ。これによりノイズを抑制することが可能である。また、太い中間層の存在は微細なプラグ同士の合わせズレを防ぐ用途にも用いることが可能である。なお、図３では説明の便宜上、コンタクトプラグ１０７とポリシリコンプラグ１３０とを区別して記載しているが、実際の製造プロセスではコンタクトプラグ１０７とポリシリコンプラグ１３０とは一体として形成される。
【００３５】
なお、本実施形態ではコンタクトプラグ１０７の材料としてポリシリコンを用いたが、代わりにコンタクトプラグ１０７の材料として多結晶シリコン、Ｇｅ、又はＧａＡｓを含む材料を用いてもよい。
【００３６】
以上、本発明の固体撮像装置について、実施の形態に基づいて説明したが、本発明はこの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
【００３７】
以上のように、本実施形態に係る固体撮像装置は、行列状に配置された複数の画素１１を備える固体撮像装置であって、半導体基板１０１と、半導体基板１０１の上方に、画素１１毎に形成されており、隣接する画素１１と電気的に分離された第１電極１１３と、第１電極１１３上に形成され、光を信号電荷に光電変換する光電変換膜１１４と、光電変換膜１１４上に形成された第２電極１１５と、半導体基板１０１に、画素１１毎に形成され、対応する画素１１の第１電極１１３に電気的に接続されており、光電変換膜１１４による光電変換により生成された信号電荷を蓄積する電荷蓄積領域１０４と、画素１１毎に形成されており、半導体基板１０１でのチャネルの形成をコントロールし、チャネルを通過する電荷を用いて対応する画素１１の電荷蓄積領域１０４の電位をリセットするリセットゲート電極（リセットトランジスタ１０８ｂのゲート電極）と、画素１１毎に形成されており、対応する画素１１の電荷蓄積領域１０４に蓄積されている信号電荷を増幅する増幅トランジスタ１０８ａと、画素１１毎に形成されており、対応する画素１１の第１電極１１３と電荷蓄積領域１０４とを電気的に接続するために用いられ、対応する画素１１の電荷蓄積領域１０４に接するコンタクトプラグ１０７と、電荷蓄積領域１０４の表面のうち、コンタクトプラグ１０７に接する領域に形成された電荷蓄積領域１０４の導電型と同じ導電型の高濃度不純物領域（Ｎ型不純物領域１１７）と、電荷蓄積領域１０４の表面のうち、コンタクトプラグ１０７に接しない領域に形成された、電荷蓄積領域１０４の導電型と逆の導電型の表面不純物領域（Ｐ型不純物領域１５１）と、電荷蓄積領域１０４の表面のうち、高濃度不純物領域と、表面不純物領域との間に形成された、電荷蓄積領域１０４の導電型と同じまたは逆の導電型の低濃度不純物領域（低濃度Ｎ型不純物領域１５０）とを備える。
【００３８】
このような構成とすることによって、本実施形態に係る固体撮像装置は、コンタクトプラグ１０７と電荷蓄積領域１０４との間に高濃度不純物領域を備える。この構成により、コンタクトプラグ１０７と電荷蓄積領域１０４とのコンタクト抵抗を低減することができる。更に、電荷蓄積領域１０４の表面のうち、コンタクトプラグ１０７に接しない領域に形成された、電荷蓄積領域１０４の導電型と逆の導電型の表面不純物領域を備える。この構成により、半導体基板１０１の表面で発生するリーク電流が電荷蓄積領域１０４へ与える影響を抑制することが出来る。更に、電荷蓄積領域１０４の表面のうち、高濃度不純物領域と、表面不純物領域との間に形成された、電荷蓄積領域１０４の導電型と同じまたは反対の導電型の低濃度不純物領域を備える。この構成により、高濃度不純物領域と表面不純物領域との間に発生する電界を抑制することが出来、更には、電界により引き起こされるリーク電流をも抑制することが可能である。その結果、センサのノイズを低減するという効果を有する。
【００３９】
また、低濃度不純物領域の導電型を担う不純物の濃度は、高濃度不純物領域の導電型を担う不純物の濃度および表面不純物領域の導電型を担う不純物の濃度より低い。
【００４０】
このような構成とすることによって、高濃度不純物領域と表面不純物領域との間に発生する電界を抑制することが出来、更には、電界により引き起こされるリーク電流をも抑制することが可能である。
【００４１】
また、低濃度不純物領域の導電型を担う不純物の濃度は、電荷蓄積領域１０４の導電型を担う不純物の濃度より高い。
【００４２】
このような構成とすることによって、高濃度不純物領域と表面不純物領域との間に発生する電界をより効果的に抑制することが出来、更には、電界により引き起こされるリーク電流をも抑制することが可能である。
【００４３】
また、信号電荷は、電荷蓄積領域１０４の導電型を担う多数キャリアとは反対極性である。
【００４４】
このような構成とすることによって、飽和信号量を高く保ちつつ、電荷蓄積領域１０４のリセット電圧を低減することが可能となるので、暗時のリーク電流を抑制可能である。
【００４５】
また、当該固体撮像装置は、さらに、半導体基板１０１に形成され、電荷蓄積領域１０４と、増幅トランジスタ１０８ａが形成されるトランジスタ領域、及び隣接する画素１１の電荷蓄積領域１０４を分離する、絶縁体で構成される素子分離領域１０２と、半導体基板１０１の、素子分離領域１０２と電荷蓄積領域１０４との間に形成された、電荷蓄積領域１０４の導電型と逆の導電型の素子分離不純物領域（Ｐ型不純物領域１０３）とを備え、素子分離不純物領域の不純物濃度は電荷蓄積領域１０４の不純物濃度よりも高い。
【００４６】
ここで、素子分離領域１０２は、増幅トランジスタ１０８ａと選択トランジスタ１０８ｃとを囲む構造である。また、素子分離領域１０２は、電荷蓄積領域１０４とリセットトランジスタ１０８ｂとを囲む構造である。これにより、電荷蓄積領域１０４は、隣接する画素１１の電荷蓄積領域１０４と分離されている。
【００４７】
このような構成とすることによって、素子分離領域１０２での絶縁性が確保され、さらに絶縁体で構成される素子分離領域１０２で発生するリーク電流を抑制することが可能となる。
【００４８】
また、表面不純物領域と、素子分離不純物領域とは、電気的に接続している。
【００４９】
このような構成とすることによって、素子分離領域１０２で発生するリーク電流と半導体基板１０１の表面で発生するリーク電流とが電荷蓄積領域１０４へ与える影響を抑制することが出来る。
【００５０】
また、コンタクトプラグ１０７は、シリコンまたはゲルマニウムを含む。
【００５１】
このような構成では、電荷蓄積領域１０４の表面の界面欠陥の終端化のために用いるコンタクトプラグ１０７にシリコンプロセスと相性の良い材料を選択しているので、暗電流の抑制が可能となる。
【００５２】
（製造方法）
以下、上述した本実施形態に係る固体撮像装置の製造方法について図４Ａ〜図４Ｇに示す断面図に沿って概略を説明する。
【００５３】
まず、図４Ａに示すように、一般的な積層型固体撮像装置を形成する方法で、半導体基板１０１に素子分離領域１０２と、素子分離領域１０２を囲むＰ型不純物領域１０３と、ゲート酸化膜１４５及びゲート電極を持つＭＯＳトランジスタ（増幅トランジスタ１０８ａ、リセットトランジスタ１０８ｂ及び選択トランジスタ１０８ｃ）とを形成する。また、当該ＭＯＳトランジスタの形成と同時に信号処理を行う周辺回路を構成するトランジスタも形成する。また、Ｎ-型の電荷蓄積領域１０４をイオン注入により形成する。
【００５４】
続いて、図４Ｂに示すように、半導体基板１０１上に、絶縁層１０９ａをスパッタリング法又はＣＶＤ法等を用いて堆積する。その後、電荷蓄積領域１０４の一部に低濃度Ｎ型不純物領域１５０を形成するため、絶縁層１０９ａにホール（貫通孔）１５０ａを形成する。
【００５５】
続いて、図４Ｃに示すように、ホール１５０ａから電荷蓄積領域１０４の一部にＮ型不純物を注入し低濃度Ｎ型不純物領域１５０を形成する。
【００５６】
続いて、図４Ｄに示すように、ホール１５０ａの側壁に絶縁層１０９ａと同様の絶縁材料を用いてサイドウォール１４６およびコンタクトホール１０７ａを形成する。ゲート酸化膜１４５は、コンタクトホール１０７ａの形成等にドライエッチング法を用いる際に基板ダメージを抑制する効果を奏する。なお、このエッチング工程においてコンタクトホール１０７ａ下のゲート酸化膜１４５は少しくぼむ場合がある。
【００５７】
続いて、図４Ｅに示すように、コンタクトホール１０７ａ上から電荷蓄積領域１０４にＮ型の不純物を注入することでＮ型不純物領域１１７を形成する。更に、Ｎ型不純物領域１１７に対して活性化アニールを行い低抵抗化する。このように、Ｎ型不純物領域１１７をセルフアラインプロセスで形成することは、マスクの位置合わせを省略することが出来るという製造上の大きなメリットを有する。
【００５８】
続いて、図４Ｆに示すように、ゲート酸化膜１４５または自然酸化膜をドライエッチング法またはウエットエッチング法により除去後、Ｎ+型の不純物を持つポリシリコンをＣＶＤ法又はスパッタ法を利用して堆積し、ポリシリコンをＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）法を用いて研磨することで、コンタクトホール１０７ａ内にポリシリコンを残しつつポリシリコンの一部を除去する。この残ったポリシリコンにより、コンタクトプラグ１０７が形成される。このコンタクトプラグ１０７もセルフアラインプロセスで形成されているため、マスクの位置合わせが必要とされない。
【００５９】
続いて、図４Ｇに示すように、電荷蓄積領域１０４の一部にＰ型不純物をセルフアラインプロセスにより注入しＰ型不純物領域１５１を形成する。セルフアラインプロセスを活用することは、マスクの位置合わせを省略することが出来るという製造上の大きなメリットを有する。
【００６０】
続いて、金属プラグ１１０ａ〜１１０ｄ、配線１１２ａ〜１１２ｃ、絶縁層１０９ｂ〜１０９ｄ、第１電極１１３、光電変換膜１１４、第２電極１１５、保護膜（図示せず）、カラーフィルタ（図示せず）及びレンズ（図示せず）を形成することで、図３に示す構造が形成される。なお、これらの製造方法は従来の積層型固体撮像装置の製造方法と同様であるので詳細な説明は省略する。
【００６１】
以上のように、本実施形態に係る固体撮像装置は、電荷蓄積領域１０４の表面の一部に接するゲート酸化膜１４５と、ゲート酸化膜１４５の表面およびコンタクトプラグ１０７の側面に接する絶縁性のサイドウォール１４６とを備える。
【００６２】
このような構成とすることによって、ドライエッチング工程での、電荷蓄積領域１０４の表面に対するダメージを低減することができる。
【００６３】
また、低濃度不純物領域（低濃度Ｎ型不純物領域１５０）の形成後、サイドウォール１４６が形成され、その後高濃度不純物領域（Ｎ型不純物領域１１７）がセルフアライン形成される。
【００６４】
このような構成とすることによって、マスクの位置合わせを行なう必要がなくなり、素子ごとのばらつきが低減される。
【００６５】
（撮像装置）
以下、上述した本実施形態の固体撮像装置を用いた撮像装置（カメラ）について説明する。
【００６６】
図５は本実施形態の固体撮像装置を用いた撮像装置２００の全体構成を示すブロック図である。本実施形態に係る撮像装置２００は、レンズ２０１と、固体撮像装置２０６と、信号処理回路２０７と、出力インターフェース２０９とを有する。
【００６７】
固体撮像装置２０６は、上述した本実施形態で説明した固体撮像装置である。また、画素アレイ２０２には、上述した複数の画素１１が行列状に配置されている。行選択回路２０３及び列選択回路２０４は、図１に示す垂直走査部１３及び水平走査部１５に対応する。
【００６８】
レンズ２０１は、被写体を画素アレイ２０２上に結像する。画素アレイ２０２で得られた信号は行選択回路２０３、列選択回路２０４及び読み出し回路２０５を通じて信号処理回路２０７へ順次送られる。信号処理回路２０７は、受け取った信号に信号処理を施し、信号処理後の画像信号を、ディスプレイ及びメモリを含む出力インターフェース２０９へ出力する。
【００６９】
以上、本発明の実施形態に係る固体撮像装置及び撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。
【００７０】
例えば、上記実施形態に係る半導体基板１０１を、半導体基板１０１に形成されているウェルと置き換えてもよい。
【００７１】
また、上記実施形態に係る固体撮像装置は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【００７２】
このとき、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【００７３】
また、上記実施形態の断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【００７４】
また、上記実施形態で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ、及び不純物領域等のＮ型及びＰ型等は、本発明を具体的に説明するために例示するものであり、これらを反転し、同等の結果を得ることも可能である。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【００７５】
また、上記実施形態のブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を単一のハードウェア又はソフトウェアが並列又は時分割に処理してもよい。
【００７６】
また、上記実施形態では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
【００７７】
更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【００７８】
本発明は、固体撮像装置に適用できる。また、本発明は、固体撮像装置を用いる、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話用カメラ、又は監視カメラ等の撮像装置に適用できる。
【符号の説明】
【００７９】
１１  画素
１３  垂直走査部
１５  水平走査部
１５ａ  画素電極
１７ｂ  増幅トランジスタ
１７ｄ  信号線
２１  列信号処理部
１０１  半導体基板
１０２  素子分離領域
１０３  Ｐ型不純物領域
１０４  電荷蓄積領域
１０７  コンタクトプラグ
１０７ａ  コンタクトホール
１０８ａ  増幅トランジスタ
１０８ｂ  リセットトランジスタ
１０８ｃ  選択トランジスタ
１０９ａ、１０９ｂ、１０９ｃ、１０９ｄ  絶縁層
１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ  金属プラグ
１１１  光電変換部
１１２ａ、１１２ｂ、１１２ｃ  配線
１１３  第１電極
１１４  光電変換膜
１１５  第２電極
１１７  Ｎ型不純物領域
１２１  アドレス制御線
１２３  リセット制御線
１２６  リセット線
１３０  ポリシリコンプラグ
１３１  光電変換部制御線
１４１  列信号線
１４２  水平出力端子
１４５  ゲート酸化膜
１４６  サイドウォール
１５０  低濃度Ｎ型不純物領域
１５０ａ  ホール
１５１  Ｐ型不純物領域
２００  撮像装置
２０１  レンズ
２０２  画素アレイ
２０３  行選択回路
２０４  列選択回路
２０５  読み出し回路
２０６  固体撮像装置
２０７  信号処理回路
２０９  出力インターフェース
【図１】
2013076924.tif 000003
【図２】
2013076924.tif 000004
【図３】
2013076924.tif 000005
【図４Ａ】
2013076924.tif 000006
【図４Ｂ】
2013076924.tif 000007
【図４Ｃ】
2013076924.tif 000008
【図４Ｄ】
2013076924.tif 000009
【図４Ｅ】
2013076924.tif 000010
【図４Ｆ】
2013076924.tif 000011
【図４Ｇ】
2013076924.tif 000012
【図５】
2013076924.tif 000013
【図６】
2013076924.tif 000014
【国際調査報告】
2013076924.tif 000015
2013076924.tif 000016
2013076924.tif 000017
2013076924.tif 000018