(57)【要約】極性の異なる電気的信号を印加することにより低抵抗状態と高抵抗状態との間を可逆的に遷移する抵抗変化素子（Ｒｉｊ）と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって極性が第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が第１の値であって極性が第１の極性と異なる第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、第１の電流が第２の電流より大きくなる電流制御素子（Ｄｉｊ）とを備え、抵抗変化素子（Ｒｉｊ）を低抵抗状態から高抵抗状態へと遷移させる際に電流制御素子（Ｄｉｊ）に印加される電圧の極性が第２の極性となるように、抵抗変化素子（Ｒｉｊ）と電流制御素子（Ｄｉｊ）とが直列に接続されている。
2013136731.tif 000002
【特許請求の範囲】
【請求項１】
第１の極性の第１の電圧が印加された場合に、低抵抗状態に遷移し、前記第１の極性とは逆の第２の極性の第２の電圧が印加された場合に、前記低抵抗状態より抵抗値の高い高抵抗状態に遷移する抵抗変化素子と、
絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって、極性が前記第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって、極性が前記第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる電流制御素子と、を直列に接続してなる複数のメモリセルと、
互いに交差する複数の第１信号線および複数の第２信号線と、
前記複数のメモリセルの各々を前記複数の第１信号線と前記複数の第２信号線との各交差部に配置し、各交差部に配置されたメモリセルの一端を前記第１信号線に接続し、他端を前記第２信号線に接続してなるメモリセルアレイと、
前記複数のメモリセルに前記複数の第１信号線および前記複数の第２信号線を介して印加される両極性の電圧を発生する書き込み回路と、を備える
抵抗変化型不揮発性記憶装置。
【請求項２】
前記書き込み回路から前記複数のメモリセルへ流れる電流の経路に挿入され、前記複数のメモリセルを前記低抵抗状態に変化させる方向の電流を制限する第１の電流制限回路を備える
請求項１に記載の抵抗変化型不揮発性記憶装置。
【請求項３】
前記書き込み回路から前記複数のメモリセルへ流れる電流の経路に挿入され、前記複数のメモリセルを前記低抵抗状態に変化させる方向の電流を制限する第１の電流制限回路と、
前記書き込み回路から前記複数のメモリセルへ流れる電流の経路に挿入され、前記複数のメモリセルを前記高抵抗状態に変化させる方向の電流を制限する第２の電流制限回路とを備える
請求項１に記載の抵抗変化型不揮発性記憶装置。
【請求項４】
前記第２の電流制限回路の電流制限値は、前記電流制御素子の耐電流未満である
請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項５】
前記第２の電流制限回路の電流制限値は、前記抵抗変化素子が前記高抵抗状態に変化する時に必要な電流値である
請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項６】
前記第１の電流制限回路の電流制限値は、前記第２の電流制限回路の電流制限値と等しい
請求項３に記載の抵抗変化型不揮発性記憶装置。
【請求項７】
前記書き込み回路は、前記複数のメモリセルの形成後、通常の書き込み動作の実行前に、前記複数のメモリセルに対し、絶対値が前記第２の電圧より大きい前記第２の極性の電圧を印加するフォーミング動作を行う
請求項１に記載の抵抗変化型不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的信号に基づいて可逆的に抵抗値が変化する抵抗変化素子と電流制御素子とを有するメモリセルを備える抵抗変化型不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。更に、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、いわゆる抵抗変化素子（ＲｅＲＡＭ）を用いた抵抗変化型の不揮発性記憶装置の研究開発が進んでいる。【０００３】
ここで、抵抗変化素子とは、電気的信号（電圧パルス）を印加することによって抵抗値（抵抗状態）が可逆的に変化し、その状態を保持し続ける性質を有する素子をいう。より具体的には、抵抗変化素子は、第１電極層と第２電極層との間に、抵抗変化材料を用いて形成された抵抗変化層を備えた単純な構成をしている。抵抗変化素子の抵抗状態の夫々に情報を割り当てることにより、情報を不揮発的に記憶することが可能になる。具体的には、例えば、抵抗値が比較的低い状態を示す低抵抗状態と、低抵抗状態より抵抗値が高い状態を示す高抵抗状態との一方に“０”を、他方に“１”を割り当てることにより、２値を記憶できる。【０００４】
抵抗変化素子は、電気的刺激によって生じる熱によって結晶状態が変わることを原因として抵抗値が変化する相変化型素子（ＰＣＲＡＭ）と異なり、電気的刺激が直接的に、すなわち電子の授受を介して抵抗変化材料の酸化還元状態を変化させることによって、素子の抵抗値を変化させる。【０００５】
抵抗変化素子を用いた不揮発性記憶装置としては、例えば、直交するように配置されたビット線とワード線との交点の位置に、トランジスタと抵抗変化素子とを直列に接続した１Ｔ１Ｒ型のメモリセルをマトリクス状にアレイ配置した不揮発性記憶装置が一般的に知られている。また、さらなる高集積化を目指して、直交するように配置されたビット線とワード線との交点の位置に、通常動作において、抵抗値を高抵抗状態から低抵抗状態に変化させる（ＬＲ化）方向に電圧を印加した場合に、電流量を制御する電流制御素子（current steering element）として機能するダイオード素子と、抵抗変化素子とを直列に接続した１Ｄ１Ｒ型のメモリセルをマトリクス状にアレイ配置したクロスポイント型の不揮発性記憶装置や、上記１Ｄ１Ｒ型のメモリセルを多層に積層したクロスポイント型の不揮発性記憶装置も知られている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７８６９２５８号明細書
【特許文献２】特開２００９−２１７９０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、抵抗変化素子を用いた不揮発性記憶装置では、抵抗変化層を高抵抗状態と低抵抗状態との間で可逆的に遷移可能にするために、抵抗変化素子の形成後、抵抗変化素子に対し初期ブレーク電圧を印加するフォーミング動作を行う場合がある。この場合、抵抗変化素子の形成後の初期状態の抵抗変化素子の抵抗値は、通常抵抗変化する場合の高抵抗値よりも非常に高い。尚、初期ブレーク電圧の電圧値は、一般的に、不揮発性記憶装置の通常動作時において抵抗変化素子の抵抗状態を変化させるために印加する電気的信号の電圧値より、絶対値の大きい電圧値となっている。フォーミング動作を行うことにより、抵抗変化素子は、上下電極間に印加する電圧にしたがって、製造直後の初期抵抗値よりも低い抵抗値を持つ高抵抗状態と、高抵抗状態より低い抵抗値を持つ低抵抗状態との間で、抵抗が変化するようになる。【０００８】
フォーミング動作時には、通常動作時に印加する電圧よりも高電圧な初期ブレーク電圧を印加し、かつ抵抗変化素子の抵抗値が急激に減少するため、初期ブレーク電圧印加時にメモリセルに過大な電流が流れ、初期ブレーク後の抵抗変化素子の抵抗値が下がり過ぎるという課題がある。この場合、フォーミング後に通常の書き込み動作を行う際に、抵抗変化素子に必要な電圧がかからず、抵抗変化動作を行えないという問題が生じる。【０００９】
そこで、本発明は、抵抗変化素子を用いたクロスポイント型の不揮発性記憶装置において、フォーミング動作時の電流制限を良好に行うことが可能な不揮発性記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本開示の抵抗変化型不揮発性記憶装置の一形態は、第１の極性の第１の電圧が印加された場合に、低抵抗状態に遷移し、前記第１の極性とは逆の第２の極性の第２の電圧が印加された場合に、前記低抵抗状態より抵抗値の高い高抵抗状態に遷移する抵抗変化素子と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって、極性が前記第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって、極性が前記第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる電流制御素子と、を直列に接続してなる複数のメモリセルと、互いに交差する複数の第１信号線および複数の第２信号線と、前記複数のメモリセルを前記複数の第１信号線と前記複数の第２信号線との交差部に配置し、各交差部に配置されたメモリセルの一端を前記第１信号線に接続し、他端を前記第２信号線に接続してなるメモリセルアレイと、前記複数のメモリセルに前記複数の第１信号線および前記複数の第２信号線を介して印加される両極性の電圧を発生する書き込み回路と、を備える。
【発明の効果】
【００１１】
本開示に係る抵抗変化型不揮発性記憶装置によると、フォーミング動作時の電流制限を良好に行うことが可能となる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態に係る不揮発性記憶素子およびメモリセルアレイの構成の一例を示す断面図である。
【図２】図２は、実施の形態に係る不揮発性記憶素子およびメモリセルアレイの構成の一例を示す上面図である。
【図３Ａ】図３Ａは、実施の形態に係る抵抗変化型不揮発性記憶装置を構成する抵抗変化素子単体でのＨＲ化方向のフォーミング動作における電流電圧特性を示すグラフである。
【図３Ｂ】図３Ｂは、実施の形態に係る抵抗変化型不揮発性記憶装置を構成する抵抗変化素子単体でのＨＲ化方向のフォーミング動作における抵抗値と電圧の関係を示すグラフである。
【図４Ａ】図４Ａは、実施の形態に係る抵抗変化型不揮発性記憶装置を構成する抵抗変化素子単体での通常の書き込み動作における電流電圧特性を示すグラフである。
【図４Ｂ】図４Ｂは、実施の形態に係る抵抗変化型不揮発性記憶装置を構成する抵抗変化素子単体での通常の書き込み動作における抵抗値と電圧の関係を示すグラフである。
【図５Ａ】図５Ａは、実施の形態に係る抵抗変化型不揮発性記憶装置を構成する、非対称な電流電圧特性を有する電流制御素子の厚み方向のエネルギーバンド図である。
【図５Ｂ】図５Ｂは、実施の形態に係る抵抗変化型不揮発性記憶装置を構成する、非対称な電流電圧特性を有する電流制御素子の電流電圧特性を模式的に示すグラフである。
【図６】図６は、実施の形態１に係る抵抗変化型不揮発性記憶装置のメモリセルアレイ及びその周辺回路の構成を示すブロック図である。
【図７Ａ】図７Ａは、実施の形態に係る抵抗変化型不揮発性記憶装置の製造方法を示す段面図である。
【図７Ｂ】図７Ｂは、実施の形態に係る抵抗変化型不揮発性記憶装置の製造方法を示す段面図である。
【図７Ｃ】図７Ｃは、実施の形態に係る抵抗変化型不揮発性記憶装置の製造方法を示す段面図である。
【図７Ｄ】図７Ｄは、実施の形態に係る抵抗変化型不揮発性記憶装置の製造方法を示す段面図である。
【図７Ｅ】図７Ｅは、実施の形態に係る抵抗変化型不揮発性記憶装置の製造方法を示す段面図である。
【図７Ｆ】図７Ｆは、実施の形態に係る抵抗変化型不揮発性記憶装置の製造方法を示す段面図である。
【図７Ｇ】図７Ｇは、実施の形態に係る抵抗変化型不揮発性記憶装置の製造方法を示す段面図である。
【図８】図８は、実施の形態２に係る抵抗変化型不揮発性記憶装置のメモリセルアレイ及びその周辺回路の構成を示す概略ブロック図である。
【図９】図９は、従来のメモリセルアレイおよびその周辺回路の構成を示す回路図である。
【図１０】図１０は、従来のメモリセルアレイ内の電流制御素子の電流電圧特性を示すグラフである。
【図１１】図１１は、従来のメモリセルアレイ及びその周辺回路の構成を示す回路図である。
【図１２】図１２は、従来の周辺回路の構成を示す回路図である。
【発明を実施するための形態】
【００１３】
［１．抵抗変化型不揮発性記憶装置及びその製造方法の概要］
本発明の一態様に係る抵抗変化型不揮発性記憶装置は、第１の極性の第１の電圧が印加された場合に、低抵抗状態に遷移し、前記第１の極性とは逆の第２の極性の第２の電圧が印加された場合に、前記低抵抗状態より抵抗値の高い高抵抗状態に遷移する抵抗変化素子と、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値であって、極性が前記第１の極性である電圧を印加したときに流れる電流を第１の電流とし、絶対値が前記第１の値であって、極性が前記第２の極性である電圧を印加したときに流れる電流を第２の電流とするとき、前記第１の電流が前記第２の電流より大きくなる電流制御素子と、を直列に接続してなる複数のメモリセルと、互いに交差する複数の第１信号線および複数の第２信号線と、前記複数のメモリセルの各々を前記複数の第１信号線と前記複数の第２信号線との各交差部に配置し、各交差部に配置されたメモリセルの一端を前記第１信号線に接続し、他端を前記第２信号線に接続してなるメモリセルアレイと、前記複数のメモリセルに前記複数の第１信号線および前記複数の第２信号線を介して印加される両極性の電圧を発生する書き込み回路と、を備える。
【００１４】
このように構成することにより、１Ｄ１Ｒ型のクロスポイント型の抵抗変化型不揮発性記憶装置において、抵抗変化素子に対するＨＲ化方向のフォーミング動作時の電流制限を追随性良く行うことができ、安定したフォーミング動作が可能になる。
【００１５】
例えば、前記書き込み回路から前記複数のメモリセルへ流れる電流の経路に挿入され、前記複数のメモリセルを前記低抵抗状態に変化させる方向の電流を制限する第１の電流制限回路を備えるように構成しても良い。
【００１６】
また、前記書き込み回路から前記複数のメモリセルへ流れる電流の経路に挿入され、前記複数のメモリセルを前記低抵抗状態に変化させる方向の電流を制限する第１の電流制限回路と、前記書き込み回路から前記複数のメモリセルへ流れる電流の経路に挿入され、前記複数のメモリセルを前記高抵抗状態に変化させる方向の電流を制限する第２の電流制限回路とを備えるように構成しても良い。
【００１７】
また、前記第２の電流制限回路の電流制限値は、前記電流制御素子の耐電流未満であっても良い。
【００１８】
また、前記第２の電流制限回路の電流制限値は、前記抵抗変化素子が前記高抵抗状態に変化する時に必要な電流値であっても良い。
【００１９】
また、前記第１の電流制限回路の電流制限値が、前記第２の電流制限回路の電流制限値と等しくなるように構成しても良い。
【００２０】
また、前記書き込み回路が、前記複数のメモリセルの形成後、通常の書き込み動作の実行前に、前記複数のメモリセルに対し、絶対値が前記第２の電圧より大きい前記第２の極性の電圧を印加するフォーミング動作を行うように構成しても良い。
【００２１】
［２．用語の説明等］
実施形態において、「酸素含有率」は、金属酸化物を構成する総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
【００２２】
「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
【００２３】
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
【００２４】
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
【００２５】
「酸素不足型の金属酸化物」とは、化学量論的な組成を有する金属酸化物と比較して、酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ない金属酸化物を意味する。
【００２６】
「化学量論的組成を有する金属酸化物」とは、酸素不足度が０％の金属酸化物を指す。
【００２７】
「標準電極電位」は、一般的に、酸化しやすさの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。
【００２８】
「電流制御素子」とは、所定の電圧範囲では、抵抗が低く電流がよく流れ、その他の電圧範囲では、抵抗が高く電流が流れにくい特性を有する素子をいう。「電流制御素子」は、大きく分けて、単方向ダイオードと双方向ダイオードがある。単方向ダイオードは、一般的なダイオードであり、所定の極性の所定の閾値電圧以上の電圧を印加した時、抵抗が低く電流がよく流れ、その他の電圧範囲では、抵抗が高く電流が流れにくい特性を有する。代表的な単方向ダイオードは、ｐｎ接合ダイオードやショットキーダイオード等である。双方向ダイオードは、第１の極性（例えば、負極性）および第１の極性とは逆の第２の極性（例えば、正極性）のいずれの極性の電気的信号を印加しても、印加される電圧の絶対値が大きくなるほど、流れる電流の絶対値も大きくなるという電流電圧特性（単調増加特性）と、印加される電圧の絶対値が大きくなるほど、電圧に対する電流の変化率（傾き：電流の絶対値の変化量／電圧の絶対値の変化量）が大きくなるという非線形な電流電圧特性とを有する。代表的な双方向ダイオードは、ＭＩＭダイオード、ＭＳＭダイオード、バリスタ等である。
【００２９】
［３．発明の経緯等］
上述した１Ｄ１Ｒ型のメモリセルで用いられる抵抗変化素子では、通常動作において、抵抗変化素子の抵抗状態を高抵抗状態から低抵抗状態に変化させる低抵抗化書き込みと、抵抗変化素子の抵抗状態を低抵抗状態から高抵抗状態に変化させる書き込む高抵抗化書き込みとを行っている。
【００３０】
ここで、低抵抗状態とは、抵抗変化素子の抵抗値が、高抵抗状態に比べて低い範囲に設定された第１範囲に属する状態を示している。高抵抗状態とは、抵抗変化素子の抵抗値が、低抵抗状態に比べて高い範囲に設定された第２範囲に属する状態を示している。一般的に、抵抗変化素子では、低抵抗状態の第１範囲と高抵抗状態の第２範囲は、１桁以上異なる範囲となっている。
【００３１】
尚、低抵抗化書き込みでは、抵抗状態が高抵抗状態から低抵抗状態に遷移するときに、抵抗値が約１桁低下するため、電流変化が急峻になる。
【００３２】
従って、従来、このような抵抗変化素子を用いたクロスポイント型の不揮発性記憶装置において、通常の書き込み動作、特に、低抵抗化書き込みにおいてメモリセルの電流変化を抑制するための様々な方法が提案されている（例えば、特許文献１および特許文献２参照）。
【００３３】
具体的には、特許文献１では、通常動作において、１Ｄ１Ｒ型のメモリセルに対し、抵抗変化素子の抵抗状態を、高抵抗状態から低抵抗状態に変化させるように書き込む（通常の低抵抗化書き込み）際に、書き込み電流を制限する方法が提案されている。
【００３４】
ここで、図９は、特許文献１に記載の１Ｄ１Ｒ型のメモリセルを用いたクロスポイント型の不揮発性記憶装置のメモリセルアレイと周辺回路部との構成を示す回路図である。図１０は、特許文献１に記載の１Ｄ１Ｒ型のメモリセルを構成する電流制御素子の電流電圧特性を示している。
【００３５】
図９に示すように、特許文献１では、メモリセルの電流制御素子として単方向ダイオードを使用し、単方向ダイオードの逆バイアスの方向と、抵抗変化素子が低抵抗化する極性とが同じになるように、メモリセルを構成している。このように構成することにより、抵抗変化素子に対し、通常動作において低抵抗化書き込みを行う際に、抵抗変化素子が低抵抗状態に変化する際の電流変化を抑制できることが示されている。さらに、周辺回路部に設けた電流制限回路（図９下部）により、抵抗変化素子が低抵抗状態に変化する際の電流変化を抑制することが示されている。
【００３６】
特許文献２では、ユニポーラ型の抵抗変化素子を用いたメモリセルに対し、抵抗変化素子が低抵抗状態から高抵抗状態に変化するように書き込む（高抵抗化書き込み）際に、メモリセルアレイの外部に設けられた電流制限回路を用いて書き込み電流を制限する方法が提案されている。
【００３７】
ここで、図１１は、特許文献２に記載の１Ｄ１Ｒ型のメモリセルを用いたクロスポイント型の不揮発性記憶装置のメモリセルアレイと周辺回路部との構成を示す回路図である。図１２は、特許文献２に記載の不揮発性記憶装置の周辺回路部に設けた電流制限回路の構成を示す回路図である。
【００３８】
図１１および図１２に示すように、特許文献２では、通常動作において、抵抗変化素子に高抵抗化書き込みを行う際に、図１２に示すメモリセルアレイの外部に設けられた電流制限回路を用いることにより、抵抗変化素子が高抵抗状態に変化した際に高電圧がかかり、再度低抵抗化するのを防止している。
【００３９】
以上説明したように、特許文献１および特許文献２では、通常動作時において、低抵抗化書き込みまたは高抵抗化書き込みにおける電流制限を行う不揮発性記憶装置が示されている。
【００４０】
［４．フォーミング動作の説明］
ところで、上述したように、第１電極層と第２電極層との間に、抵抗変化材料を用いて形成された抵抗変化層を備えた抵抗変化素子を用いた不揮発性記憶装置では、抵抗変化層を高抵抗状態と低抵抗状態との間で可逆的に遷移可能にするために、製造後、初期に一度、フォーミング動作を行う場合がある。
【００４１】
本願発明者らは、双方向ダイオード素子とバイポーラ型抵抗変化素子とを備える１Ｄ１Ｒ型のメモリセルで構成されたクロスポイント型のメモリセルアレイにおける、抵抗変化素子のフォーミング動作の方法を検討している。
【００４２】
１Ｄ１Ｒ型のクロスポイント型のメモリセルアレイでは、一般に、抵抗変化素子の抵抗状態を、通常動作における高抵抗状態より高い抵抗値をもつ第１の抵抗状態から、第１の抵抗状態より低い抵抗値を持つ第２の抵抗状態に変化させるため、通常動作における低抵抗化書き込みと同じ方向に電圧を印加するＬＲ化方向のフォーミング動作を行っている。ＬＲ化方向のフォーミング動作では、例えば、通常動作における低抵抗状態を第２の抵抗状態として、ＬＲ化方向の電圧を印加する。
【００４３】
しかしながら、一般的に、第１の抵抗状態は、高抵抗状態に比べ２桁以上、低抵抗状態に比べ３桁以上抵抗値が大きい。即ち、ＬＲ化方向のフォーミング動作では、抵抗変化素子がフォーミングする際に、抵抗値が３桁以上急速に低下する。このため、フォーミング後の抵抗値を安定に制御することが困難であり、抵抗変化素子の特性、および周辺回路の構成によっては、抵抗値が下がり過ぎることがあるという問題がある。この場合、フォーミング後に通常の書き込み動作を行う際に、抵抗変化素子に電圧を印加することができず、抵抗変化動作を行えないという問題が生じる。
【００４４】
さらに、ＬＲ化方向のフォーミング動作では、抵抗値が３桁以上急速に低下するため、抵抗変化素子をフォーミングする際に、メモリセルに流れる電流が急激に増大する。このため、メモリセルに、メモリセルを構成するダイオードの耐量より大きい電流が流れると、ダイオードの電流破壊が生じる場合がある。
【００４５】
これに対し、本発明者らは、通常動作における高抵抗化書き込みと同じ方向に電圧を印加するＨＲ化方向のフォーミング動作を検討している。ＨＲ化方向のフォーミング動作では、通常の高抵抗状態を第２の抵抗状態として、ＨＲ化方向の電圧を印加するため、ＬＲ化方向のフォーミング動作に比べ、抵抗変化素子の抵抗値の変化量が小さく、抵抗変化素子の抵抗値が下がり過ぎるのをより良好に防止できる。また、ＬＲ化方向のフォーミング動作では、抵抗値が下がり過ぎて低抵抗状態よりも低い抵抗値となった抵抗変化素子は、遷移可能な抵抗値に戻すことができず、不良になるという問題がある。これに対し、ＨＲ化方向のフォーミング動作では、目標とする抵抗状態が高抵抗状態であるため、高抵抗状態への遷移時に流れる電流は、目標とする抵抗状態が低抵抗状態であるＬＲ化方向のフォーミング動作時に比べると小さく、したがって、不良になる抵抗変化素子の数を低減できる。
【００４６】
しかし、ＨＲ化方向のフォーミング動作であっても、抵抗変化素子をフォーミングする際に、抵抗変化素子の抵抗値が２桁以上低下し、メモリセルに流れる電流が急激に増大する。従って、ＨＲ化方向のフォーミング動作においても、メモリセルに流れる電流が急激に増大するのを抑制することが求められている。
【００４７】
さらに、一般的に、ＨＲ化方向のフォーミング動作で用いられる電圧の絶対値は、ＬＲ化方向のフォーミング動作で用いられる電圧の絶対値より大きい。このため、ＨＲ化方向のフォーミング動作では、メモリセルに流れる電流が、ＬＲ化方向のフォーミング動作と比しても、急激に増大する可能性がある。
【００４８】
さらに、ＨＲ化方向のフォーミング動作であっても、抵抗値が下がり過ぎ、高抵抗状態よりも低い抵抗値（低抵抗状態）となる場合がある。この場合には、印加される電圧が高いことを考慮すると、メモリセルに流れる電流が急激に増大する可能性がある。
【００４９】
尚、特許文献１では、メモリセルに設けたダイオードにより、ＬＲ化方向に電圧を印加する場合は、電流変化を抑制できるが、ＨＲ化方向に電圧を印加した場合は、電流変化を抑制することは困難である。即ち、特許文献１の構成を適用しても、ＨＲ化方向のフォーミング動作時の電流を制限できず、安定したフォーミングを行えないという問題がある。
【００５０】
これに対し、特許文献２に記載の通常動作における高抵抗化書き込み時に用いられる電流制限回路は、ＨＲ化方向に電圧を印加した場合の電流変化をある程度は抑制できる。しかし、当該電流制限回路は、メモリセルアレイの外部に設けられているため、特許文献１のようにメモリセル内部に電流変化素子を設ける場合に比べ、電流変化の追随性が限られる。フォーミング時の電流変化は急激なため、特許文献２に記載の電流制限回路では、ＨＲ化方向のフォーミング動作における電流変化に対する追随性は十分ではなく、安定したフォーミングを行えないという問題がある。
【００５１】
以下、本発明の実施の形態を、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
【００５２】
［５．実施の形態１］
実施の形態１に係る不揮発性記憶装置（抵抗変化型不揮発性記憶装置）について、図面を基に説明する。
【００５３】
本実施の形態に係る不揮発性記憶装置は、抵抗変化素子と、ＨＲ化方向の電圧印加時に電流を制限可能な電流制御素子とを直列に接続したメモリセルを備えて構成されている。
【００５４】
［５−１．メモリセルアレイの構成］
先ず、不揮発性記憶装置を構成するメモリセルアレイと、当該メモリセルアレイを構成するメモリセルの構成について、図１および図２を基に説明する。
【００５５】
図１は、本実施の形態に係る不揮発性記憶装置の構成要素のうち、メモリセルアレイの一構成例を示す断面図である。図２は、本発明の第１実施形態の不揮発性記憶素子および不揮発性記憶装置の概略構成の一例を示す上面図である。図２において１Ａ−１Ａ’で示された一点鎖線の断面を矢印方向に見た断面図が図１に相当する。
【００５６】
図１および図２に示すように、本実施の形態のメモリセルアレイ１０は、概略として、基板１００と、基板１００の主面上において互いに平行にかつＸ方向（図１および図２において左右方向）に延びるように形成された複数の第１の配線１０１と、該複数の第１の配線１０１の上方に基板１００の主面と平行な面内において互いに平行にかつＹ方向（図１において紙面に垂直な方向、図２において上下方向）に延びるようにかつ該複数の第１の配線１０１と立体交差するように形成された複数の第２の配線１１９と、第１の配線１０１と第２の配線１１９とが立体交差する位置（立体交差点）のそれぞれに対応して第１の配線１０１と第２の配線１１９とを接続（電気的に接続、以下同様）するように設けられたメモリセル１１と、を備えている。
【００５７】
メモリセル１１は、抵抗変化素子１０５と、電流制御素子１１２と、抵抗変化素子１０５および電流制御素子１１２を接続する第３のコンタクトプラグ１１０と、を備えている。
【００５８】
抵抗変化素子１０５は、下部電極１０６（第１の電極）と、上部電極１０８（第２の電極）と、下部電極１０６と上部電極１０８との間に介在する抵抗変化層１０７とを備えている。下部電極１０６と抵抗変化層１０７とは物理的に接触しており、上部電極１０８と抵抗変化層１０７とは物理的に接触している。
【００５９】
電流制御素子１１２は、高抵抗化時の電流制限機能付き電流制御素子であり、第１電極１１３と、第２電極１１５と、第１電極１１３と第２電極１１５との間に介在する半導体層１１４とを備えている。第１電極１１３と半導体層１１４とは物理的に接触しており、第２電極１１５と半導体層１１４とは物理的に接触している。
【００６０】
尚、本実施形態１では、メモリセル１１を構成する抵抗変化素子１０５と電流制御素子１１２とが、第３のコンタクトプラグ１１０を介して接続されている場合を想定して説明するが、これに限るものではない。抵抗変化素子１０５を構成する上部電極１０８と電流制御素子１１２を構成する第１電極１１３が直接接する、或いは、電極を共有するように構成しても良い。また、本実施の形態では、抵抗変化素子１０５上に電流制御素子１１２を形成しているが、電流制御素子１１２上に抵抗変化素子１０５を形成するように構成しても良い。
【００６１】
より詳細には、メモリセルアレイ１０は、基板１００上に、Ｘ方向に延伸する複数の第１の配線１０１が形成され、第１の配線１０１を覆うように第１の層間絶縁層１０２が形成されている。第１の層間絶縁層１０２の上に、Ｚ方向（第１の配線１０１の積層方向、図１の上方向）から見て第１の配線１０１の上に等間隔で並ぶように、複数の抵抗変化素子１０５が形成されている。第１の配線１０１とその上方にある抵抗変化素子１０５の下部電極１０６とは、第１の層間絶縁層１０２を貫通するように形成された第１のコンタクトプラグ１０３によって接続されている。
【００６２】
第１の層間絶縁層１０２の上には、抵抗変化素子１０５を覆うように第２の層間絶縁層１０９が形成されている。第２の層間絶縁層１０９の上に、Ｚ方向から見て抵抗変化素子１０５と重なるように、複数の電流制御素子１１２が形成されている。第３のコンタクトプラグ１１０は、抵抗変化素子１０５の上部電極１０８と電流制御素子１１２の第１電極１１３とを、抵抗変化層１０７および半導体層１１４のいずれをも介せずに接続（ショート）する。
【００６３】
第２の層間絶縁層１０９の上には、電流制御素子１１２を覆うように第３の層間絶縁層１１６が形成されている。第３の層間絶縁層１１６の上に、Ｘ方向から見て第１の配線１０１と直交するようにかつ抵抗変化素子１０５および電流制御素子１１２と重なるように、第２の配線１１９が形成されている。第２の配線１１９とその下方にある電流制御素子１１２の第２電極１１５とは、第３の層間絶縁層１１６を貫通するように形成された第５のコンタクトプラグ１１７によって接続されている。
【００６４】
また第３の層間絶縁層１１６の上には、Ｚ方向から見てメモリセル１１が並ぶ領域の外に、第２の配線１１９と平行に、すなわちＹ方向に延びるように、引き出し配線１２０が形成されている。第１の配線１０１と引き出し配線１２０とは、第１の層間絶縁層１０２を貫通するように形成された第２のコンタクトプラグ１０４と、第２の層間絶縁層１０９を貫通するように形成された第４のコンタクトプラグ１１１と、第３の層間絶縁層１１６を貫通するように形成された第６のコンタクトプラグ１１８とによって接続されている。すなわち、第２のコンタクトプラグ１０４と第４のコンタクトプラグ１１１と第６のコンタクトプラグ１１８とは、この順に積層されて互いに接続されることによりスタックコンタクトを形成し、第１の配線１０１と引き出し配線１２０とを接続する。
【００６５】
第１の配線１０１と第２の配線１１９と引き出し配線１２０とは、例えばアルミにより構成される。第１の層間絶縁層１０２と第２の層間絶縁層１０９と第３の層間絶縁層１１６とは、例えば酸化シリコンにより構成される。第１のコンタクトプラグ１０３と第２のコンタクトプラグ１０４と第３のコンタクトプラグ１１０と第４のコンタクトプラグ１１１と第５のコンタクトプラグ１１７と第６のコンタクトプラグ１１８とは、例えばタングステンにより構成される。
【００６６】
かかる構成により、メモリセルアレイ１０を厚み方向からみると、互いに交差する第１の配線１０１と第２の配線１１９との立体交差点のそれぞれにメモリセル１１が設けられている、いわゆるクロスポイント型のメモリセルアレイを備えた不揮発性記憶装置が実現される。
【００６７】
［５−２．抵抗変化素子の構成］
上述したように、本実施の形態の抵抗変化素子１０５は、下部電極１０６と、上部電極１０８と、下部電極１０６と上部電極１０８との間に介在する抵抗変化層１０７とを備えている。
【００６８】
抵抗変化層１０７は、下部電極１０６と上部電極１０８との間に介在され、下部電極１０６と上部電極１０８との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、下部電極１０６と上部電極１０８との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０７は、酸素不足型の金属酸化物を含む抵抗変化材料を、例えば、３０ｎｍの厚さに堆積して構成されている。抵抗変化層１０７は、酸素不足型のタンタル酸化物（ＴａＯｘ：０＜ｘ＜２．５）を含む抵抗変化材料で構成してもよい。尚、本実施の形態では、タンタル酸化物を例に説明するが、酸素不足型のハフニウム酸化物（ＨｆＯｘ：０＜ｘ＜２）等、他の金属酸化物を用いてもよい。
【００６９】
これらの抵抗変化層は、可逆的に安定した書き換え特性を有し、抵抗変化現象を利用した不揮発性記憶素子を得るものである。タンタル酸化物の例は、国際公開第２００８／０５９７０１号（関連特許出願１、特許文献）、および、ハフニウム酸化物の例は、国際公開第２００９／０５０８６１号（関連特許出願２、特許文献）で詳細に説明されている。
【００７０】
抵抗変化層１０７を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
【００７１】
抵抗変化層１０７は、より詳細には、膜厚方向に積層された酸素不足度の大きい第１抵抗変化層１０７ａと酸素不足度が小さい第２抵抗変化層１０７ｂで構成される。第１抵抗変化層１０７ａは下部電極１０６と接し、第２抵抗変化層１０７ｂは上部電極１０８と接する。第２抵抗変化層１０７ｂの酸素不足度は０近傍が良いと考えられるが、化学量論的組成よりも酸素過剰な構成であってもよい。このように構成された抵抗変化層１０７を備える抵抗変化素子１０５に初期ブレーク電圧を印加すると、第２抵抗変化層１０７ｂ内に第２抵抗変化層１０７ｂよりも酸素不足度が大きい導電パス（フィラメントを含む）が形成され、印加される電圧の極性により、導電パス内で酸化反応または還元反応が発生し、抵抗変化素子１０５の抵抗値が変化すると考えられる。
【００７２】
第１抵抗変化層１０７ａを構成する第１の金属と、第２抵抗変化層１０７ｂを構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の抵抗変化層は、第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極と上部電極との間に印加された電圧は、第２の抵抗変化層に、より多くの電圧が分配され、第２の抵抗変化層中で発生する酸化還元反応をより起こしやすくすることができる。
【００７３】
また、第１の抵抗変化層となる金属酸化物を構成する第１の金属と、第２の抵抗変化層となる第２の金属酸化物を構成する第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物において、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の金属酸化物中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、その抵抗値（酸素不足度）が変化すると考えられる。
【００７４】
例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物に第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、高抵抗層となる第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、第１の金属酸化物に酸素不足型のタンタル酸化物（ＴａＯｘ）を用い、第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
【００７５】
下部電極１０６および上部電極１０８は、下部電極１０６を構成する下部電極材料の標準電極電位をＶ１、上部電極１０８を構成する上部電極材料の標準電極電位をＶ２、抵抗変化層１０７に含まれる酸素不足型の金属酸化物において、当該金属酸化物を構成する金属の標準電極電位をＶｔとすると、Ｖｔ＜Ｖ２およびＶ１＜Ｖ２の関係を満たす材料で構成される。
【００７６】
Ｖｔ＜Ｖ２を満たす場合、上部電極材料は、抵抗変化材料よりも酸化されにくい。その結果、上部電極１０８と抵抗変化層１０７との界面において電子の授受が発生する際、上部電極１０８を構成する上部電極材料は酸化還元されず、抵抗変化層１０７を構成する抵抗変化材料が酸化還元される。これにより、抵抗変化層１０７の酸化状態が変化し、抵抗変化現象が発現する。さらに、Ｖ１＜Ｖ２を満たす場合、電極界面における酸化・還元反応が、上部電極１０８側で優先的に発現する。即ち、抵抗変化現象が発現する界面を上部電極１０８側に固定できる。
【００７７】
下部電極１０６の材料としては、例えば、タンタル窒化物（ＴａＮ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化チタン（ＴｉＮ）など、第１の抵抗変化層１０７ａとなる第１の金属酸化物を構成する金属と比べて標準電極電位が、より低い材料を用いることができる。上部電極１０８の材料としては、例えば、白金（Pｔ）やイリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の抵抗変化層１０７ｂとなる第２の金属酸化物を構成する金属及び下部電極１０６を構成する材料と比べて標準電極電位が、より高い材料を用いることができる。本実施の形態１では、タンタル窒化物の標準電極電位Ｖ１は、０．４８Ｖであり、上部電極材料である白金やイリジウムの標準電極電位Ｖ２は、約１．１Ｖであり、抵抗変化材料であるタンタル酸化物の標準電極電位Ｖｔは、−０．６Ｖである。よって、Ｖｔ＜Ｖ２および、Ｖ１＜Ｖ２の関係を満たす。
【００７８】
尚、抵抗変化材料としてハフニウム酸化物を用いた場合、ハフニウムの標準電極電位Ｖｔは、−１．５５Ｖであることから、ハフニウム酸化物を用いた場合でも上記の上部電極材料及び下部電極材料を用いた場合、Ｖｔ＜Ｖ２、Ｖ１＜Ｖ２の関係を満たす。
【００７９】
通常動作における高抵抗（ＨＲ）化書き込みでは、下部電極１０６を基準として上部電極１０８側に正の電圧（正極性の電気的信号、ＨＲ化方向の電圧パルス）を印加する。このとき、電流は、上部電極１０８から下部電極１０６へと流れる。これにより、上部電極１０８側では第２抵抗変化層１０７ｂ内の導電パスから上部電極１０８へと電子が奪われることにより、導電パスを構成する抵抗変化材料が酸化され、抵抗値が上昇する。
【００８０】
通常動作における低抵抗（ＬＲ）化書き込みでは、下部電極１０６を基準として上部電極１０８側に負の電圧（負極性の電気的信号、ＬＲ化方向の電圧パルス）を印加する。このとき、電流は、下部電極１０６から上部電極１０８へと流れる。これにより、上部電極１０８側では上部電極１０８から導電パスへと電子が付与されることにより、導電パスを構成する抵抗変化材料が還元され、抵抗値が低下する。
【００８１】
［５−３．抵抗変化素子単体の特性：ＨＲ化方向のフォーミング動作時の特性］
以下、抵抗変化素子１０５単体での、即ち、電流制御素子１１２を接続しない場合のＨＲ化方向のフォーミング動作時の特性について、図３Ａおよび図３Ｂを基に説明する。
【００８２】
ここでは、抵抗変化層１０７を構成する抵抗変化材料として、タンタル酸化物（ＴａＯｘ：０＜ｘ＜２．５）を用いた場合の抵抗変化素子１０５のＨＲ化方向のフォーミング動作時の特性について、図３Ａおよび図３Ｂを基に説明する。
【００８３】
図３Ａは、抵抗変化素子のフォーミング動作時における電流−電圧特性の一例を示したグラフである。図３Ｂは、抵抗変化素子１０５のＨＲ化方向のフォーミング動作時における抵抗値と電圧の関係を示したグラフである。
【００８４】
図３Ａに示すように、下部電極１０６を基準として上部電極１０８に正の電圧（ＨＲ化方向の初期ブレーク電圧）を、電圧の絶対値が徐々に増加するように印加していくと、２．５５Ｖ付近（Ｂ点）で抵抗変化素子がフォーミングされ、電流が７５μＡから１２５μＡまで急激に増加する。図３Ｂは、図３Ａの各点において、抵抗変化素子１０５に電圧を与えた後に再度０．４Ｖを印加した時の、抵抗変化素子１０５の抵抗値を示している。
【００８５】
図３Ｂからわかるように、抵抗変化素子１０５がフォーミングする時は、抵抗値が２桁以上急速に低下する。このため、ＨＲ化方向のフォーミング動作であっても、抵抗変化素子１０５単体では、フォーミング後の抵抗値を安定に制御することは難しい。
【００８６】
［５−４．抵抗変化素子単体の特性：通常の書き込み動作時の特性］
次に、抵抗変化素子１０５単体での、即ち、電流制御素子１１２を接続しないと仮定した場合の通常の書き込み動作時の特性について、図４Ａ〜図４Ｃを基に説明する。
【００８７】
ここでは、抵抗変化層１０７を構成する抵抗変化材料として、タンタル酸化物（ＴａＯｘ：０＜ｘ＜２．５）を用いた場合の抵抗変化素子１０５の通常の書き込み動作時の特性について、図４Ａ、図４Ｂおよび図４Ｃを基に説明する。
【００８８】
図４Ａは、通常の書き込み動作時における抵抗変化素子１０５単体での電流−電圧特性の一例を示したグラフである。図４Ｂは、通常の書き込み動作時における抵抗変化素子単体での抵抗値と電圧（書き込み電圧）の関係を示したグラフである。
【００８９】
先ず、高抵抗状態にある抵抗変化素子１０５（Ａ点の状態）に対して、下部電極１０６を基準として上部電極１０８に負の電圧（ＬＲ化方向の書き込み電圧）を、電圧の絶対値が徐々に増加するように印加していく低抵抗化書き込みを行うと、Ａ点からＢ点に向かう方向に抵抗状態が変化し、Ｂ点で高抵抗状態から低抵抗状態（Ｃ点の状態）へ変化する（低抵抗化）。Ｂ点における書き込み電圧は−１．２Ｖ程度、電流は−５μＡ程度である。
【００９０】
次に、図４Ａに示すように、低抵抗状態にある抵抗変化素子１０５（Ｄ点の状態）に対して、下部電極１０６を基準として上部電極１０８に正の電圧（ＨＲ化方向の書き込み電圧）を、電圧の絶対値が徐々に増加するように印加していく高抵抗化書き込みを行うと、抵抗値は、Ｄ点からＥ点に向かう方向に抵抗状態が変化し、Ｅ点で低抵抗状態から高抵抗状態（Ｆ点の状態）へ変化する（高抵抗化）。Ｅ点における書き込み電圧は＋１．１Ｖ程度、電流は＋６０μＡ程度であり、書き込み電圧の絶対値は高抵抗化時（Ｂ点）と概ね同一である。
【００９１】
通常の書き込み動作時において、抵抗変化素子１０５を高抵抗化させるためには、Ｅ点に到達するように、６０μＡ程度の電流を流す必要があるが、高抵抗化時の電流変動は緩やか（Ｅ点からＦ点への移動時）であり、かつ電流が減少する方向である。一方、低抵抗化させるためには、Ｂ点に到達するように、５μＡ程度の電流を流せば良いが、低抵抗化時の電流変動は急峻であり、図４Ｂからわかるように、Ｂ点からＣ点へ抵抗値が１桁以上急速に低下する。
【００９２】
［５−５．電流制御素子の構成］
上述したように、本実施の形態の電流制御素子１１２は、高抵抗化時の電流制限機能付き電流制御素子であり、第１電極１１３と、第２電極１１５と、第１電極１１３と第２電極１１５との間に介在する半導体層１１４とを備えている。
【００９３】
第１電極１１３と第２電極１１５と半導体層１１４とは、第１電極１１３の仕事関数をφ１、半導体層の電子親和力をχｓ、第２電極１１５の仕事関数をφ２とすると、χｓ＜φ２＜φ１を満たす材料で構成する。
【００９４】
具体的には、本実施の形態では、第１電極１１３は、タンタル窒化物を含む材料で構成される。
【００９５】
半導体層１１４は、本実施の形態では、窒素不足型の窒化シリコンを、３〜２０ｎｍに堆積して構成されている。
【００９６】
第２電極１１５は、本実施の形態では、第１電極１１３を構成する金属とは異なる金属からなる材料で構成されており、タングステンを含む材料で構成される。
【００９７】
ここで、タングステンの仕事関数φ２は４．６ｅＶ、シリコンの電子親和力χｓは３．７８ｅＶ、タンタル窒化物の仕事関数φ１は４．７６ｅＶであり、窒素不足型の窒化シリコンの電子親和力は、シリコンの電子親和力に近いと考えられるので、χｓ＜φ２＜φ１を満たす。
【００９８】
［５−６．電流制御素子の特性］
次に、本実施の形態における電流制御素子１１２の特性について説明する。
【００９９】
本実施の形態では、電流制御素子１１２は、金属−半導体界面に形成されるショットキー障壁を利用したＭＳＭダイオードである。尚、ＭＳＭダイオードでは、電圧の絶対値が一定レベルを下回る場合には逆バイアスとなっている界面に生じるショットキー障壁の影響によって高い抵抗値を示すが、電圧の絶対値が一定レベルを超えると抵抗値は急激に低下するという特徴を持つ。
【０１００】
本実施の形態で用いる電流制御素子１１２は、電圧の極性に対して非対称な電流−電圧特性を有する。ここで、図５Ａは、非対称な電流−電圧特性を有する電流制御素子１１２の厚み方向のエネルギーバンド図である。図５Ｂは、図５Ａの電流制御素子１１２の電流−電圧特性を模式的に示すグラフである。図５Ｂにおいて、破線（I）は、極性に対して対称となる電流制御素子の電流−電圧特性を示し、実線（II）は、本発明の電流制御素子１１２の電流−電圧特性を示している。
【０１０１】
図５Ａおよび図５Ｂから分かるように、第１電極１１３を基準として第２電極１１５に、絶対値が０より大きく所定の電圧値より小さい任意の値である第１の値ａであって極性が負極性（第１の極性）である−ａＶの電圧を印加したときに流れる電流を第１の電流ｉ−とし、絶対値が第１の値ａであって極性が正極性（第１の極性と異なる第２の極性）である＋ａＶの電圧を印加したときに流れる電流を第２の電流ｉ＋とするとき、第１の電流ｉ−が第２の電流ｉ＋より大きくなるような電流−電圧特性を有する。つまり、本実施の形態の電流制御素子１１２は、非対称な電流−電圧特性を有しており、少なくとも上述した第１の値ａの絶対値が電流制御素子の閾値（電流が流れ始める電圧）より大きい場合には、その閾値より大きいどの電圧であっても、負極性（第１の極性）の電圧を印加した時の方が、正極性（第２の極性）の電圧を印加した時よりも、電流駆動能力が高い（|ｉ＋|＜|ｉ−|）。なお、前記非対称な電流−電圧特性を有する電流制御素子の具体的な構造、物理特性は、例えば特許第４５３１８６３号公報（特許文献）に詳述されている。
【０１０２】
［５−７．本発明の不揮発性記憶装置におけるフォーミング動作の説明］
本実施の形態のメモリセルアレイ１０では、フォーミング動作において、抵抗変化素子１０５の下部電極１０６を基準として上部電極１０８に正極性（第２の極性）の電圧を印加するＨＲ化方向のフォーミング動作を行う。
【０１０３】
即ち、抵抗変化素子１０５をフォーミングする場合、本実施の形態では、抵抗変化素子１０５の上部電極１０８から下部電極１０６へと電流が流れる。かかる方向の電流が流れるということは、対応する電流制御素子１１２には、第１電極１１３を基準として第２電極１１５が正の電位となるような極性（第２極性）の電圧が印加されることを意味する。
【０１０４】
ここで、電流制御素子１１２は、図５Ｂに示すように、＋ａＶの電圧が印加されたときの電流ｉ＋が、−ａＶの電圧が印加されたときの電流ｉ−よりも小さくなるように構成されている。そして、第１電極１１３を基準として第２電極１１５が正の電位になる極性は、電流制御素子１１２の電流駆動能力が小さくなる極性である。
【０１０５】
言い換えれば、ＨＲ化方向のフォーミング動作では、抵抗変化素子１０５の抵抗変化層１０７をフォーミングさせるための電圧の方向が、電流制御素子１１２の電流駆動能力が小さい方向と同一である。さらに、抵抗変化素子１０５の抵抗変化層１０７を高抵抗状態から低抵抗状態へと変化させるための電圧の方向が、電流制御素子の電流駆動能力が大きい方向と同一になる。
【０１０６】
以上より、抵抗変化素子１０５に対するＨＲ化方向のフォーミング動作において、第１の配線１０１を基準として第２の配線１１９に正の電圧を印加すると、電流制御素子１１２には、より電流が流れにくい方向に電圧が印加されるため、電流制御素子１１２により、フォーミング時の急速な電流変動を抑制することができる。よって、抵抗変化素子１０５を安定にフォーミング動作をすることが可能な、抵抗変化型の不揮発性記憶素子および不揮発性記憶装置を実現することができる。
【０１０７】
［５−８．不揮発性記憶装置の構成］
図６は、本実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。
【０１０８】
図６に示すように、不揮発性記憶装置２００は、メモリ本体部２０１と、外部入力されるアドレス信号を受け付け、所定のアドレスを選択指示するアドレス入力回路２０８と、外部入力される制御信号を受け付け、メモリ本体部２０１の動作を制御する制御回路２０９とを備えている。
【０１０９】
メモリ本体部２０１は、メモリセルアレイ１０と、行選択回路２０３と、列選択回路２０４と、書き込み回路２０５と、選択ビット線に流れる電流量を検出し、記憶されているデータが「１」か「０」かを判定する読み出し回路２０６と、端子ＤＱを介して入出力データの入出力処理を行うデータ入出力回路２０７とを備えている。
【０１１０】
メモリセルアレイ１０は、ｍ×ｎ個（ｍ、ｎは自然数。図６では２行２列の４ビット分のみ図示）のメモリセルＭｉｊ（ｉ≦ｍ、ｊ≦ｎなる自然数。以下同じものは省略）が、行方向（図６のＸ方向）および列方向（図６のＹ方向）にマトリクス状に配列されている。上述したように、メモリセルＭｉｊは、抵抗変化素子Ｒｉｊの一端が電流制御素子Ｄｉｊの一端に、抵抗変化素子Ｒｉｊの他端がビット線ＢＬｊに、電流制御素子Ｄｉｊの他端がワード線ＷＬｉに、夫々接続されている。
【０１１１】
尚、図６において、ビット線ＢＬ１〜ＢＬｎは、図１に示す第１の配線１０１に対応し、ワード線ＷＬ１〜ＷＬｍは、図１に示す第２の配線１１９に対応し、メモリセルＭｉｊは、図１に示すメモリセル１１に対応し、抵抗変化素子Ｒｉｊは、図１に示す抵抗変化素子１０５に対応し、電流制御素子Ｄｉｊは、図１に示す電流制御素子１１２に対応している。
【０１１２】
行選択回路２０３は、制御回路２０９からの指示に基づき、読み出し動作または通常の書き込み動作において、ワード線ＷＬ１〜ＷＬｍを択一的に選択する。
【０１１３】
列選択回路２０４は、制御回路２０９からの指示に基づき、読み出し動作または通常の書き込み動作において、ビット線ＢＬ１〜ＢＬｎを択一的に選択する。
【０１１４】
データ入出力回路２０７は、書き込み動作時において、データ入力信号Ｄｉｎを受け付け、書き込み回路２０５に出力する。また、読み出し動作時は、読み出し回路２０６からの出力信号を出力信号Ｄｏｕｔとして、不揮発性記憶装置２００の外部に出力する。
【０１１５】
書き込み回路２０５は、ビット線ＢＬ１〜ＢＬｎを駆動するための第１ＬＲ化回路２０５ａ１および第２ＨＲ化回路２０５ａ２と、第１ＬＲ化回路２０５ａ１と列選択回路２０４との間の経路に設けられ、ＬＲ化方向に電圧を印加したときにメモリセルＭｉｊに流れる電流を制限する電流制限回路２０５ｂ１と、ワード線ＷＬ１〜ＷＬｍを駆動するための第２ＬＲ化回路２０５ｃ２および第１ＨＲ化回路２０５ｃ１を有している。
【０１１６】
書き込み回路２０５は、本実施の形態では、データ入力信号Ｄｉｎがデータ“０”を示す場合に、選択されたメモリセルＭｉｊの抵抗変化素子Ｒｉｊに対し、低抵抗化書き込みを行う。より具体的には、書き込み回路２０５は、低抵抗化書き込みを行うときに、第１ＬＲ化回路２０５ａ１によりビット線ＢＬｊをハイレベルに駆動し、第２ＬＲ化回路２０５ｃ２によりワード線ＷＬｉをロウレベルに駆動する。
【０１１７】
また、書き込み回路２０５は、データ入力信号Ｄｉｎがデータ“１”を示す場合に、選択されたメモリセルＭｉｊの抵抗変化素子Ｒｉｊに対し、高抵抗化書き込みを行う。より具体的には、書き込み回路２０５は、高抵抗化書き込みを行うときに、第１ＨＲ化回路２０５ｃ１によりワード線ＷＬｉをハイレベルに駆動し、第２ＨＲ化回路２０５ａ２によりビット線ＢＬｊをロウレベルに駆動する。
【０１１８】
なお、電流制限回路２０５ｂ１は、列選択回路２０４等の周辺回路、ビット線ＢＬ１〜ＢＬｎ等の配線が接続され、容量負荷が大きくなるため、抵抗変化素子Ｒｉｊの電流変動に対する追随性は、一般的に、電流制御素子Ｄｉｊより低くなる。このため、電流制限回路２０５ｂ１は、可能な限りメモリセルアレイ１０に近い位置に配置することが望ましい。
【０１１９】
このように構成すれば、電流制限回路２０５ｂ１により、低抵抗化書き込みに伴う電流変化を抑制することが可能となる。尚、電流制限回路２０５ｂ１の電流制限値を制御することにより、低抵抗時の抵抗値を制御できることは、国際公開第２０１０／１１９６７１号（特許文献）に詳述されている通りである。なお、図６において、電流制限回路２０５ｂ１は、ＬＲ化回路１（２０５ａ１）の直近に配置しているが、国際公開第２０１０／１１９６７１号（特許文献）にあるように、ＬＲ化回路２（２０５ｃ２）の直近、もしくは行選択回路２０３、列選択回路２０４の内部に設けても良い。
【０１２０】
［５−９．不揮発性記憶装置の製造方法］
図７Ａ〜図７Ｇは、本実施の形態の不揮発性記憶装置の製造方法における各工程を示す断面図である。
【０１２１】
図７Ａに示すように、先ず、トランジスタや他の配線などが形成されている基板１００上に、所望のマスクを用いて第１の配線１０１を形成する。
【０１２２】
さらに、図７Ｂに示すように、第１の配線１０１を被覆するように、基板１００の全面に第１の層間絶縁層１０２を形成する。さらに、第１の層間絶縁層１０２を貫通して第１の配線１０１に達するコンタクトホール（開口）を形成し、該コンタクトホールに、タングステンを主成分とする充填材を埋め込むことにより、第１のコンタクトプラグ１０３および第２のコンタクトプラグ１０４を形成する。
【０１２３】
さらに、図７Ｃに示すように、第１の層間絶縁層１０２上に、タンタル窒化物で構成される下部電極材料層、酸素不足度の大きい酸素不足型のタンタル酸化物で構成される第１の抵抗変化材料層、第１の抵抗変化材料層よりも酸素不足度の小さい酸素不足型のタンタル酸化物で構成される第２の抵抗変化材料層、および、イリジウムで構成される上部電極材料層をこの順で成膜する。第１の抵抗変化材料層および第２の抵抗変化材料層は、本実施の形態では、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタリングで成膜することができる。第２の抵抗変化材料層は、第１の抵抗変化材料層の表面をプラズマ酸化して形成しても良いし、Ｔａ２Ｏ５ターゲットを用いたＴａ２Ｏ５スパッタ、ＣＶＤ法やＡＬＤ法等、他の方法で成膜しても良い。
【０１２４】
さらに、第１のコンタクトプラグ１０３の上端面が被覆されかつ第２のコンタクトプラグ１０４の上端面が露出するように、所望のマスクを用いてパターニングし、抵抗変化素子１０５の下部電極１０６、第１の抵抗変化層１０７ａおよび第２の抵抗変化層１０７ｂで構成される抵抗変化層１０７、上部電極１０８を形成する（第１工程に相当）。
【０１２５】
さらに、図７Ｄに示すように、抵抗変化素子１０５を被覆するように第１の層間絶縁層１０２の全面に、第２の層間絶縁層１０９を形成する。さらに、第２の層間絶縁層１０９を貫通して抵抗変化素子１０５の上部電極１０８に達するコンタクトホール（開口）及び第２の層間絶縁層１０９を貫通して第２のコンタクトプラグ１０４に達するコンタクトホール（開口）を形成する。前者のコンタクトホールにタングステンを主成分とする充填材を埋め込むことにより、第３のコンタクトプラグ１１０を形成する。後者のコンタクトホールにタングステンを主成分とする充填材が埋め込むことにより、第４のコンタクトプラグ１１１を形成する。
【０１２６】
さらに、図７Ｅに示すように、第２の層間絶縁層１０９上にタンタル窒化物（ＴａＮ）で構成される第１電極材料層、シリコンあるいは窒素不足型の窒化シリコンで構成される半導体材料層、タングステンで構成される第２電極材料層がこの順に成膜される。ここで、第１電極材料の仕事関数をφ１、第２電極材料の仕事関数をφ２、半導体層の電子親和力をχｓとすると、χｓ＜φ２＜φ１と成るよう構成される。その後、第３のコンタクトプラグ１１０の上端面が被覆されかつ第４のコンタクトプラグ１１１の上端面が露出するように、所望のマスクでパターニングし、電流制御素子１１２の第１電極１１３、半導体層１１４、第２電極１１５を形成する（第２工程に相当）。
【０１２７】
さらに、図７Ｆに示すように、電流制御素子１１２を被覆するように第２の層間絶縁層の全面に第３の層間絶縁層１１６を形成する。さらに、第３の層間絶縁層１１６を貫通して電流制御素子１１２の第２電極１１５に達するコンタクトホール（開口）及び第３の層間絶縁層１１６を貫通して第４のコンタクトプラグ１１１に達するコンタクトホール（開口）を形成する。前者のコンタクトホールにタングステンを主成分とする充填材を埋め込むことにより、第５のコンタクトプラグ１１７を形成する。後者のコンタクトホールにタングステンを主成分とする充填材を埋め込むことにより、第６のコンタクトプラグ１１８を形成する。
【０１２８】
さらに、図７Ｇに示すように、第３の層間絶縁層１１６上に、配線材料を堆積し、所望のマスクを用いてパターニングすることにより、第５のコンタクトプラグ１１７の上端面を被覆するように第２の配線１１９を、第６のコンタクトプラグ１１８の上端面を被覆するように引き出し配線１２０を形成する。
【０１２９】
さらに、図示しないが、図６に示すメモリセルアレイ１０および周辺回路（行選択回路２０３、列選択回路２０４、書き込み回路２０５、読み出し回路２０６、データ入出力回路２０７、アドレス入力回路２０８および制御回路２０９）を形成した後、メモリセルＭｉｊに対し、第２の極性の電圧を印加するフォーミング工程を実行する。これにより、メモリセルＭｉｊを構成する抵抗変化素子Ｒｉｊ（図１の抵抗変化素子１０５）の抵抗値が、高抵抗状態より高い抵抗値をもつ第１の抵抗状態から、高抵抗状態に遷移し、通常の書き込み動作が可能になる。
【０１３０】
以上のような製造方法とすることにより、ＨＲ化方向のフォーミング時に、良好に電流を制限できる不揮発性記憶装置（抵抗変化型不揮発性記憶装置）を実現することができる。本実施の形態では、メモリセル内に電流制御素子を設けるので、電流の急激な変化に対して良好に追従できる。
【０１３１】
なお、基板表面に垂直な方向において、上記製造方法では、まず抵抗変化素子１０５を形成し、その上に電流制御素子１１２を形成したが、まず電流制御素子１１２を形成し、その上に抵抗変化素子１０５を形成しても良い。
【０１３２】
また、抵抗変化素子１０５は、上部電極１０８から下部電極１０６に向かって書き込み電流を流す時高抵抗化し、下部電極１０６から上部電極１０８に向かって書き込み電流を流す時低抵抗化するよう上部電極１０８の標準電極電位を、抵抗変化層を構成する金属及び下部電極１０６の標準電極電位のいずれよりも大きくなるよう構成したが、基板表面に垂直な方向において上下逆の構成としてもよい。その場合、電流制御素子１１２も基板表面に垂直な方向において上下逆の構成とする。
【０１３３】
［６．実施の形態２］
実施の形態２に係る不揮発性記憶装置（抵抗変化型不揮発性記憶装置）について、図８を基に説明する。
【０１３４】
本実施の形態の不揮発性記憶装置が、実施の形態１の不揮発性記憶装置と異なる点は、書き込み回路２０５に、さらに、ＨＲ化方向の電圧（第２極性の電圧、高抵抗化書き込み時の印加電圧）を印加した場合に、メモリセルに流れる電流を制限する電流制限回路２０５ｂ２が設けられている点である。
【０１３５】
図８は、本実施の形態に係る不揮発性記憶装置の構成を示すブロック図である。
【０１３６】
図８に示すように、本実施の形態の不揮発性記憶装置２００は、メモリ本体部２０１と、外部入力されるアドレス信号を受け付け、所定のアドレスを選択指示するアドレス入力回路２０８と、外部入力される制御信号を受け付け、メモリ本体部２０１の動作を制御する制御回路２０９とを備えている。尚、アドレス入力回路２０８と制御回路２０９の構成は、実施の形態１と同じである。
【０１３７】
メモリ本体部２０１は、メモリセルアレイ１０と、行選択回路２０３と、列選択回路２０４と、書き込み回路２０５と、読み出し回路２０６と、データ入出力回路２０７とを備えている。尚、書き込み回路２０５以外の構成、即ち、メモリセルアレイ１０、行選択回路２０３、列選択回路２０４、読み出し回路２０６およびデータ入出力回路２０７の構成は、実施の形態１と同じである。
【０１３８】
本実施の形態の書き込み回路２０５は、ビット線ＢＬ１〜ＢＬｎを駆動するための第１ＬＲ化回路２０５ａ１および第２ＨＲ化回路２０５ａ２と、第１ＬＲ化回路２０５ａ１と列選択回路２０４との間の経路に設けられ、ＬＲ化方向に電圧を印加したときにメモリセルに流れる電流を制限する電流制限回路２０５ｂ１と、ワード線ＷＬ１〜ＷＬｍを駆動するための第２ＬＲ化回路２０５ｃ２および第１ＨＲ化回路２０５ｃ１とに加え、第２ＨＲ化回路２０５ａ２と列選択回路２０４との間の経路に設けられ、ＨＲ化方向に電圧を印加したときにメモリセルＭｉｊに流れる電流を制限する電流制限回路２０５ｂ２を有している。尚、第１ＬＲ化回路２０５ａ１、第２ＨＲ化回路２０５ａ２、電流制限回路２０５ｂ１、第２ＬＲ化回路２０５ｃ２および第１ＨＲ化回路２０５ｃ１の構成は、実施の形態１と同じである。
【０１３９】
このように構成すれば、通常動作において、低抵抗化書き込みを行うときは、電流制限回路２０５ｂ１により、抵抗変化素子Ｒｉｊに流れる電流を制限でき、ＨＲ化方向のフォーミング動作、もしくは、高抵抗化書き込みを行うときは、電流制限回路２０５ｂ２により、抵抗変化素子Ｒｉｊに流れる電流を制限できる。
【０１４０】
本実施の形態では、電流制限回路２０５ｂ１と電流制限回路２０５ｂ２は、電流制限値が、同じ値に設定されている。具体的には、電流制限値は、電流制御素子Ｄｉｊの耐電流未満の値であって、抵抗変化素子Ｒｉｊが高抵抗状態に変化するときに必要な電流値に設定されている。
【０１４１】
本実施の形態では、ＨＲ化方向のフォーミング動作において、電流制限回路２０５ｂ２の電流制限値を電流制御素子Ｄｉｊの破壊限界電流未満に設定し、メモリセルＭｉｊに流れる電流が、電流制御素子Ｄｉｊ（図１の電流制御素子１１２）の破壊限界電流を超過するのを防止できる。これにより、ＨＲ化方向のフォーミング動作時における電流制御素子Ｄｉｊの破壊防止、さらには、信頼性の低下防止を図ることができる。
【０１４２】
さらに、本実施の形態では、電流制限回路２０５ｂ２の電流制限値を、抵抗変化素子１０５を高抵抗化する時に必要な電流（＜破壊限界電流）に設定すると、フォーミング動作時に抵抗変化素子の抵抗値が高抵抗状態の抵抗値近傍になるため、過度に抵抗値が下がるのを防止することができる。これは、フォーミング動作時に、抵抗変化素子Ｒｉｊ（図１の抵抗変化素子１０５）の抵抗値が通常動作時の低抵抗状態未満の値に遷移するのを防止し、抵抗値が低抵抗状態未満の値に遷移することにより高抵抗化書き込みが行えなくなるのを防止するためである。この場合、電流制限回路２０５ｂ２は通常動作時の高抵抗化時にも動作するよう構成してもよいし、フォーミング時のみ働くよう構成してもよい。
【０１４３】
さらに、本実施の形態では、ＬＲ化方向の電圧が印加された場合に電流を制限する電流制限回路２０５ｂ１の電流制限値（＜抵抗変化素子１０５を高抵抗化する時に必要な電流）とＨＲ化方向の電圧が印加された場合に電流を制限する電流制限回路２０５ｂ２の電流制限値と、を同じ値に設定すると、フォーミング動作時に、抵抗変化素子の抵抗値が高抵抗状態の抵抗値よりも高い抵抗値になるため、過度に抵抗値が下がるのを防止することができる。尚、本発明で用いている双方向型の抵抗変化素子の場合、図４Ａに示したように、高抵抗化時と低抵抗化時とで、概ね同一の電流が必要とされるため、通常動作時の高抵抗化時には、低抵抗化時の電流よりも大きい電流が必要とされるため、電流制限回路２０５ｂ２は、フォーミング動作時のみ働くよう構成される。
【０１４４】
［７．実施の形態の変形例］
なお、上記実施の形態１および実施の形態２では、抵抗変化層１０７を構成する抵抗変化材料として、酸素不足型のタンタル酸化物を用いたが、これに限るものではない。抵抗変化材料としては、酸素不足型の他の金属酸化物を用いてもよい。酸素不足型の他の金属酸化物としては、例えば、ハフニウム酸化物やジルコニウム酸化物を用いても構わない。ハフニウム酸化物を用いる場合には、ハフニウム酸化物の組成をＨｆＯｘとすると、少なくとも０＜ｘ＜２．０としてもよい。さらに、０．９≦ｘ≦１．６程度としてもよい。また、ジルコニウム酸化物を用いる場合には、ジルコニウム酸化物の組成をＺｒＯｘとすると、少なくとも０＜ｘ＜２．０としてもよい。さらに、０．９≦ｘ≦１．４程度としてもよい。このような組成範囲とすることにより、安定した抵抗変化動作を実現することができる。
【０１４５】
さらに、抵抗変化素子１０５は、抵抗変化層１０７を積層構造としたものでもよい。すなわち、抵抗変化層１０７は、第１の金属酸化物で構成される第１の抵抗変化層と第２の金属酸化物で構成される第２の抵抗変化層の積層構造で構成されていても良い。ここで、第２の抵抗変化層は、第１の抵抗変化層より酸素不足度が小さく、膜厚は薄くてもよい。
【０１４６】
例えば、タンタル酸化物を用いた場合、第１のタンタル酸化物層（組成：ＴａＯｘ）と第２のタンタル酸化物層（組成：ＴａＯｙ）の積層構造で構成される。ここで、０＜ｘ＜２．５、およびｘ＜ｙを満足してもよい。さらに、第２のタンタル酸化物層（ＴａＯｙ）が上部電極に接しており、膜厚が１ｎｍ以上８ｎｍ以下であり、かつ、０．８≦ｘ≦１．９および２．１≦ｙを満足してもよい。尚、第１のタンタル酸化物層は、例えば、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法により成膜できる。また、第２のタンタル酸化物層は、例えば、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法により成膜できる。
【０１４７】
積層構造の抵抗変化層にハフニウム酸化物を用いる場合には、第１のハフニウム酸化物層（組成：ＨｆＯｘ）と第２のハフニウム酸化物層（組成：ＨｆＯｙ）の積層構造で構成される。ここで、０＜ｘ＜２．０、およびｘ＜ｙを満足してもよい。さらに、第２のハフニウム酸化物層（ＨｆＯｙ）が上部電極に接しており、膜厚が３ｎｍ以上４ｎｍ以下であり、かつ、０．９≦ｘ≦１．６および１．８＜ｙを満足してもよい。尚、第１のハフニウム酸化物層は、例えば、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする反応性スパッタリング法で生成できる。また、第２のハフニウム酸化物層は、例えば、アルゴンガスと酸素ガスのプラズマにより、第１のハフニウム酸化物層の表面を暴露することにより成膜できる。
【０１４８】
積層構造の抵抗変化層にジルコニウム酸化物を用いる場合、第１のジルコニウム酸化物層（組成：ＺｒＯｘ）と第２のジルコニウム酸化物層（組成：ＺｒＯｙ）の積層構造で構成される。ここで、０＜ｘ＜２．０、およびｘ＜ｙを満足してもよい。さらに、第２のジルコニウム酸化物層（ＺｒＯｙ）が上部電極に接しており、膜厚が１ｎｍ以上５ｎｍ以下であり、かつ、０．９≦ｘ≦１．４および１．９＜ｙを満足してもよい。尚、第１のジルコニウム酸化物層は、例えば、Ｚｒターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする反応性スパッタリング法により成膜できる。また、第２のジルコニウム酸化物層は、例えば、アルゴンガスと酸素ガスのプラズマに第１のジルコニウム酸化物層の表面を暴露することにより成膜できる。
【０１４９】
また、抵抗変化層１０７を積層構造とする場合において、第１の抵抗変化層となる第１金属酸化物を構成する第１金属と、第２の抵抗変化層となる第２金属酸化物を構成する第２金属とは、異なる金属を用いてもよい。この場合、第２金属酸化物は、第１金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。
【０１５０】
さらに、抵抗変化層１０７には、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
【０１５１】
また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
【０１５２】
以上、半導体記憶装置及びその製造方法について、実施の形態に基づいて説明したが、本発明は、このような実施の形態に限定されない。本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施したり、実施の形態における構成要素を任意に組み合わせたりして実現される抵抗変化型不揮発性素子及びその製造方法も、本発明に含まれる。
【産業上の利用可能性】
【０１５３】
本発明の抵抗変化型不揮発性記憶装置は、高い信頼性と安定した書き換え特性とを有しており、デジタル家電、メモリカード、携帯型電話機、およびパーソナルコンピュータなどの種々の電子機器に用いられる不揮発性メモリ装置として有用である。
【符号の説明】
【０１５４】
１０      メモリセルアレイ
１１      メモリセル
１００    基板  
１０１    第１の配線
１０２    第１の層間絶縁層
１０３    第１のコンタクトプラグ
１０４    第２のコンタクトプラグ
１０５    抵抗変化素子
１０６    下部電極
１０７    抵抗変化層
１０８    上部電極
１０９    第２の層間絶縁層
１１０    第３のコンタクトプラグ
１１１    第４のコンタクトプラグ
１１２    電流制御素子
１１３    第１電極
１１４    半導体層
１１５    第２電極
１１６    第３の層間絶縁層
１１７    第５のコンタクトプラグ
１１８    第６のコンタクトプラグ
１１９    第２の配線
１２０    引き出し配線
２００    不揮発性記憶装置
２０１    メモリ本体部
２０３    行選択回路
２０４    列選択回路
２０５    書き込み回路
２０５ａ１  第１ＬＲ化回路
２０５ａ２  第２ＨＲ化回路
２０５ｂ１  電流制限回路
２０５ｂ２  電流制限回路
２０５ｃ１  第１ＨＲ化回路
２０５ｃ２  第２ＬＲ化回路
２０６    読み出し回路
２０７    データ入出力回路
２０８    アドレス入力回路
２０９    制御回路
Ｒｉｊ    抵抗変化素子
Ｄｉｊ    電流制御素子
Ｍｉｊ    メモリセル
【図１】
2013136731.tif 000003
【図２】
2013136731.tif 000004
【図３Ａ】
2013136731.tif 000005
【図３Ｂ】
2013136731.tif 000006
【図４Ａ】
2013136731.tif 000007
【図４Ｂ】
2013136731.tif 000008
【図５Ａ】
2013136731.tif 000009
【図５Ｂ】
2013136731.tif 000010
【図６】
2013136731.tif 000011
【図７Ａ】
2013136731.tif 000012
【図７Ｂ】
2013136731.tif 000013
【図７Ｃ】
2013136731.tif 000014
【図７Ｄ】
2013136731.tif 000015
【図７Ｅ】
2013136731.tif 000016
【図７Ｆ】
2013136731.tif 000017
【図７Ｇ】
2013136731.tif 000018
【図８】
2013136731.tif 000019
【図９】
2013136731.tif 000020
【図１０】
2013136731.tif 000021
【図１１】
2013136731.tif 000022
【図１２】
2013136731.tif 000023
【国際調査報告】
2013136731.tif 000024
2013136731.tif 000025