(57)【要約】  固体撮像装置は、光電変換部、電荷電圧変換部、及び、該光電変換部に蓄積された電荷を該電荷電圧変換部に転送する転送トランジスタを含む画素を複数有する画素部と、光電変換部に蓄積された信号電荷を所定回数の中間転送動作及び完全転送動作により分割して読み出す際の中間転送動作時に転送トランジスタのゲートに印加する中間電圧の最適値の情報が格納されている記憶部とを備える。
2013140872.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部、電荷電圧変換部、及び、該光電変換部に蓄積された電荷を該電荷電圧変換部に転送する転送トランジスタを含む画素を複数有する画素部と、
前記光電変換部に蓄積された信号電荷を所定回数の中間転送動作及び完全転送動作により分割して読み出す際の中間転送動作時に前記転送トランジスタのゲートに印加する中間電圧の最適値の情報が格納されている記憶部と
を備える固体撮像装置。
【請求項２】
前記中間電圧の最適値が、各画素の中間電圧の最適値の中の最大値である
請求項１に記載の固体撮像装置。
【請求項３】
前記画素毎の中間電圧の最適値の情報が、前記記憶部に格納されている
請求項１に記載の固体撮像装置。
【請求項４】
前記記憶部が、電気的にプログラム可能なヒューズを含む
請求項１に記載の固体撮像装置。
【請求項５】
前記完全転送動作時に前記光電変換部から前記電荷電圧変換部に転送される電荷量をＱｃとし、前記中間転送動作毎に前記光電変換部から前記電荷電圧変換部に転送される電荷量をＱｍとし、前記光電変換部の飽和電荷量をＱｓとし、前記電荷電圧変換部に蓄積可能な最大電荷量をＱｆｄとし、前記中間転送動作の回数をｎとした場合に、全ての前記画素において、前記中間電圧の最適値が、
Ｑｓ−ｎ×Ｑｍ＝Ｑｃ≦Ｑｆｄ
の関係式を満たすような値に設定されている
請求項１に記載の固体撮像装置。
【請求項６】
前記信号電荷の読み出し時に行う信号処理の方式が、デュアルノイズキャンセリング方式である
請求項１に記載の固体撮像装置。
【請求項７】
光電変換部、電荷電圧変換部、及び、該光電変換部に蓄積された電荷を該電荷電圧変換部に転送する転送トランジスタを含む画素を複数有する画素部と、前記光電変換部に蓄積された信号電荷を所定回数の中間転送動作及び完全転送動作により分割して読み出す際の中間転送動作時に前記転送トランジスタのゲートに印加する中間電圧の最適値の情報が格納されている記憶部とを有する固体撮像装置と、
前記固体撮像装置の出力信号に対して所定の処理を施す信号処理回路と
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、固体撮像装置、及び、それを備える電子機器に関する。
【背景技術】
【０００２】
従来、固体撮像装置として、光電変換素子であるフォトダイオードに蓄積した信号電荷を、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタを介して読み出すＣＭＯＳ（Complementary MOS）イメージセンサが、様々な用途で用いられている。【０００３】
このような固体撮像装置において、フォトダイオードの飽和電荷量を大きくすると、その飽和電荷量が、電荷量を電圧信号に変換するフローティングディフュージョン部に蓄積可能な最大電荷量より大きくなる場合がある。この場合には、１回の読み出し動作でフォトダイオードに蓄積された電荷量を全てフローティングディフュージョン部に転送することができないので、読み出し動作を複数回行う（例えば特許文献１及び２参照）。【０００４】
例えば、特許文献１では、まず、転送トランジスタによりフォトダイオードからフローティングディフュージョン部に信号電荷を複数回に分割して転送する。なお、この際、途中の転送動作（中間転送動作）では、転送トランジスタのゲートには中間電圧が印加される。そして、特許文献１では、複数回に分割して読み出された複数の信号を合成して、フォトダイオードに蓄積された信号電荷に対応する電圧信号を生成している。【０００５】
また、特許文献２には、フォトダイオードに蓄積された信号電荷を複数回に分割して読み出す際の中間電圧を、最適値にフィードバック制御する手法が記載されている。特許文献２の手法では、画素部内の一部の画素を強制的に飽和させた後、その画素の飽和電荷量と、中間転送動作（途中の読み出し動作）後にフォトダイオードに残る電荷量とに基づいて、中間電圧を最適制御している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２２６６７９号公報
【特許文献２】特開２０１０−１０９６７７号公報
【発明の概要】
【０００７】
上述のように、従来、固体撮像装置では、フォトダイオードに蓄積された信号電荷を複数回に分割して読み出す手法が種々提案されている。ところで、フォトダイオードに蓄積された信号電荷をフローティングディフュージョン部に転送する際に用いる転送トランジスタは、一般にＭＯＳＦＥＴ（MOS Field Effect Transistor）で構成される。
【０００８】
ＭＯＳＦＥＴは、その構造が単純であるので微細化が容易であるが、その素子特性（電気特性）にバラツキが生じ易い。半導体集積回路の製造プロセスでは、その製造条件には揺らぎが発生し易く、この製造条件の揺らぎが、ＭＯＳＦＥＴの形状や物性的な条件に影響を与え、該影響がＭＯＳＦＥＴの電気特性のバラツキとして現れる。
【０００９】
上述のようなＭＯＳＦＥＴの電気特性のバラツキ（性能バラツキ）が存在すると、ＭＯＳＦＥＴからなる転送トランジスタを含む画素から画素信号を読み出す際の性能も画素毎に変動する。特に、フォトダイオードに蓄積された信号電荷を複数回に分割して読み出す構成の固体撮像装置では、中間転送動作時の読み出し性能への転送トランジスタの性能バラツキの影響が大きくなる。
【００１０】
したがって、フォトダイオードに蓄積された信号電荷を複数回に分割して読み出す構成の固体撮像装置、及び、それを備える電子機器において、上述した転送トランジスタの性能バラツキの影響を低減することが望ましい。
【００１１】
本開示の一実施の形態の固体撮像装置は、画素部と記憶部とを備え、各部の構成を次のようにする。画素部は、光電変換部、電荷電圧変換部、及び、光電変換部に蓄積された電荷を電荷電圧変換部に転送する転送トランジスタを含む画素を複数有する。そして、記憶部には、光電変換部に蓄積された信号電荷を所定回数の中間転送動作及び完全転送動作により分割して読み出す際の中間転送動作時に転送トランジスタのゲートに印加する中間電圧の最適値の情報が格納されている。
【００１２】
本開示の一実施の形態の電子機器は、上記本開示の固体撮像装置と、固体撮像装置の出力信号に対して所定の処理を施す信号処理回路とを備える。
【００１３】
なお、本明細書において、「完全転送動作」とは、光電変換部に蓄積された信号電荷を転送トランジスタで複数回に分割して電荷電圧変換部に転送する（読み出す）一連の動作において、最後に行う転送動作（読み出し動作）のことをいう。また、本明細書において、「中間転送動作」とは、光電変換部に蓄積された信号電荷を転送トランジスタで複数回に分割して電荷電圧変換部に転送する一連の動作において、完全転送動作より前に行う転送動作のことをいう。さらに、本明細書では、「中間電圧」とは、転送トランジスタのゲートに印加されるローレベルの電圧より大きく、かつ、完全転送動作時に転送トランジスタのゲートに印加されるハイレベルの電圧より小さい電圧のことをいう。
【００１４】
上述のように、本開示の一実施の形態の固体撮像装置は、中間転送動作時に転送トランジスタのゲートに印加する中間電圧の最適値の情報が格納された記憶部を備える。それゆえ、本開示によれば、記憶部に格納された中間電圧の最適値を用いて中間転送動作を行うことができ、上述した転送トランジスタの性能バラツキによる読み出し性能への影響を低減することができる。
【図面の簡単な説明】
【００１５】
【図１Ａ】転送トランジスタの性能バラツキの影響を説明するための図である。
【図１Ｂ】転送トランジスタの性能バラツキの影響を説明するための図である。
【図１Ｃ】転送トランジスタの性能バラツキの影響を説明するための図である。
【図２】本開示の一実施形態に係る固体撮像装置の概略ブロック構成図である。
【図３】本開示の一実施形態に係る固体撮像装置の各画素、及び、各画素に対応して設けられるカラム処理部内の単位回路の概略構成図である。
【図４】カラム処理部内の単位回路の動作を説明するための各種信号のタイミングチャートである。
【図５】固体撮像装置の最適中間電圧を求めるための測定システムの概略構成図である。
【図６】固体撮像装置の最適中間電圧の設定動作の手順を示すフローチャートである。
【図７】固体撮像装置の最適中間電圧の設定動作を説明するための各種信号のタイミングチャートである。
【図８Ａ】最適中間電圧の設定動作時における電荷の転送動作の様子を示す図である。
【図８Ｂ】図８Ａに続く電荷の転送動作の様子を示す図である。
【図８Ｃ】図８Ｂに続く電荷の転送動作の様子を示す図である。
【図８Ｄ】図８Ｃに続く電荷の転送動作の様子を示す図である。
【図９】各画素の中間電圧の最適値を求める手法を説明するための図である。
【図１０】本開示の固体撮像装置を適用した電子機器の一例を示す図である。
【発明を実施するための形態】
【００１６】
以下に、本開示の実施形態に係る固体撮像装置、及び、それを備える電子機器の一例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．固体撮像装置の構成
２．中間電圧の最適値の設定手法
３．電子機器（応用例）の構成
【００１７】
＜１．固体撮像装置の構成＞
本実施形態では、フォトダイオード（以下、ＰＤと記す）に蓄積された信号電荷を転送トランジスタにより複数回に分割してフローティングディフュージョン部（以下、ＦＤ部と記す）に転送する方式の固体撮像装置の構成例を説明する。なお、以下では、このような方式を分割読み出し方式という。この分割読み出し方式では、例えば分割して読み出した複数の画素信号（出力データ）を最終的には加算して出力する。
【００１８】
［転送トランジスタの性能バラツキの影響］
まず、本実施形態に係る分割読み出し方式の固体撮像装置の具体的な構成を説明する前に、この方式の固体撮像装置において、転送トランジスタの性能バラツキにより発生し得る事象について簡単に説明する。
【００１９】
分割読み出し方式では、完全転送動作の直前にＰＤに残っている電荷量Ｑｃを、ＦＤ部に蓄積可能な最大電荷量（飽和電荷量Ｑｆｄ）以下にすることが望ましい。すなわち、完全転送動作時に読み出される電荷量Ｑｃと、中間転送動作毎に読み出される電荷量Ｑｍと、ＰＤの飽和電荷量Ｑｓと、ＦＤ部の飽和電荷量Ｑｆｄとの間には、下記式（１）の関係が成り立つことが望ましい。なお、下記式（１）中の「ｎ」は、中間転送動作の回数である。
Ｑｓ−ｎ×Ｑｍ＝Ｑｃ≦Ｑｆｄ  …（１）
【００２０】
図１Ａ及び図１Ｂに、上記式（１）の条件を満たす場合の、ＰＤの飽和電荷量Ｑｓと、中間転送動作毎に読み出される電荷量Ｑｍと、完全転送動作時に読み出される電荷量Ｑｃとの関係を示す。なお、図１Ａは、Ｑｃ＝Ｑｆｄとなる場合の一例であり、図１ＢはＱｃ＜Ｑｆｄとなる場合の一例である。また、図１Ｃに、上記式（１）の条件を満たさない場合の、ＰＤの飽和電荷量Ｑｓと、中間転送動作毎に読み出される電荷量Ｑｍと、完全転送動作時に読み出される電荷量Ｑｃとの関係を示す。
【００２１】
図１Ａ及び図１Ｂに示すように、完全転送動作時に読み出される電荷量Ｑｃ、すなわち、完全転送動作の直前にＰＤに残る電荷量が、ＦＤ部の飽和電荷量Ｑｆｄ以下である場合には、完全転送動作時に、ＦＤ部で電荷が溢れにくい。それゆえ、このような場合には、ＰＤで蓄積された電荷量に対応するデータ（画素信号）を正確に読み出すことができる。なお、以下では、完全転送動作時に読み出される電荷量Ｑｃ（完全転送動作の直前にＰＤに残る電荷量）を中間電圧保持電荷量Ｑｃという。
【００２２】
一方、図１Ｃに示すように、中間転送動作毎の転送電荷量（Ｑｍ）が比較的小さい場合（中間電圧が低い場合）には、中間電圧保持電荷量Ｑｃが、ＦＤ部の飽和電荷量Ｑｆｄより大きくなることがある。このような場合には、中間電圧保持電荷量Ｑｃのうち、ＦＤ部の飽和電荷量Ｑｆｄを越える分の電荷量がＦＤ部から溢れ出す。それゆえ、このような場合には、ＰＤで蓄積された電荷量に対応するデータ（画素信号）を正確に読み出すことが困難である。
【００２３】
上述のように、中間電圧保持電荷量Ｑｃは、中間転送動作毎の転送電荷量（Ｑｍ）に依存して変化し、中間転送動作毎の転送電荷量（Ｑｍ）は、中間転送動作時に転送トランジスタのゲートに印加する中間電圧により変化する。それゆえ、分割読み出し方式において、ＰＤで蓄積された電荷量に対応するデータを正確に読み出すためには、各画素において、上記式（１）の条件が満たされるように、中間電圧を設定することが望ましい。
【００２４】
しかしながら、画素毎に転送トランジスタの性能にバラツキが存在すると、各画素の転送トランジスタに印加する中間電圧が同じであっても、ＰＤ及びＦＤ部間のポテンシャル障壁の高さ（電位）が画素毎に変動する。この場合、中間転送動作時に転送される電荷量Ｑｍが画素毎に異なり、最終的には、中間電圧保持電荷量Ｑｃも、画素毎に異なる。すなわち、画素毎に転送トランジスタの性能バラツキが存在すると、上記式（１）の条件を満たさない画素が存在する可能性があり、その場合には、画像データを正確に再現することが困難となる。
【００２５】
なお、上記特許文献１では、上述のような転送トランジスタの性能バラツキの影響は考慮されていない。また、上記特許文献２では、一部の画素に対して中間電圧保持電荷量Ｑｃを測定して中間電圧を最適制御するが、通常の撮像動作で使用する画素に対してこの最適制御を実施していない。すなわち、上記特許文献２においても、上記式（１）の条件を満たさない画素が発生する可能性がある。
【００２６】
そこで、以下では、信号電荷の読み出し時に、全ての画素において上記式（１）の条件が満たされるような構成の固体撮像装置の一例を説明する。
【００２７】
［固体撮像装置の構成］
図２に、本開示の一実施形態に係る分割読み出し方式の固体撮像装置の概略構成を示す。なお、図２は、固体撮像装置全体の概略ブロック構成図である。
【００２８】
固体撮像装置１は、ＣＭＯＳイメージセンサであり、画素部１０と、センサ制御回路１１と、垂直走査回路１２と、カラム処理部１３とを備える。また、固体撮像装置１は、デジタル処理回路１４と、参照信号生成回路１５（ＤＡＣ：Digital to Analog Converter）と、記憶部１６と、中間電圧生成回路１７と、書き込み制御部１８とを備える。
【００２９】
画素部１０は、行列状に２次元配置された複数の単位画素２０（以下、単に画素２０という）を有する。なお、画素２０の内部構成については、後で詳述する。また、画素部１０は、行列状に２次元配置された画素２０の行毎に、行方向に沿って形成された各種画素駆動線（不図示）と、列毎に、列方向に沿って形成された垂直信号線ＶＳＬとを備える。なお、各種画素駆動線は、垂直走査回路１２に接続され（不図示）、垂直信号線ＶＳＬは、カラム処理部１３に接続される。
【００３０】
センサ制御回路１１は、固体撮像装置１の各種動作のタイミング信号を生成する例えばタイミングジェネレータ等により構成される。そして、センサ制御回路１１で生成された各種タイミング信号は、垂直走査回路１２、カラム処理部１３等に供給され、これらのタイミング信号に基づいて各部が駆動制御される。
【００３１】
垂直走査回路１２は、例えば、シフトレジスタ、アドレスデコーダ等の回路素子により構成され、画素部１０の各画素２０に各種駆動信号を出力して、各画素２０を駆動し、各画素２０から信号を読み出す。
【００３２】
カラム処理部１３は、垂直信号線ＶＳＬに出力されたアナログの画素信号（電圧信号）に対して所定の処理を施す複数の単位回路３０を有する。単位回路３０は、垂直信号線ＶＳＬ毎に設けられる。
【００３３】
各単位回路３０では、対応する垂直信号線ＶＳＬを介して得られる画素信号（電圧信号）に対して、ＡＤ（Analog to Digital）変換処理だけでなく、その前後にＣＤＳ（Correlated Double Sampling）処理を行う。すなわち、単位回路３０では、垂直信号線ＶＳＬを介して得られる画素信号に対して、デュアルノイズキャンセリング方式の信号処理が施される。なお、単位回路３０の内部構成及び動作については後で詳述する。
【００３４】
デジタル処理回路１４は、カラム処理部１３から出力されるデジタルの画素信号（カウント数）に対して各種信号処理を行う。例えば、デジタル処理回路１４は、入力されたカウント数を対応する出力コードに変換する。
【００３５】
参照信号生成回路１５は、画素信号をＡＤ変換する際に用いる参照信号（参照電圧）を生成し、その参照信号をカラム処理部１３内の後述のＡＤ変換回路３４（コンパレータ）に供給する。なお、本実施形態では、参照信号生成回路１５は、通常動作時だけでなく、出荷前に行う中間電圧の最適値の設定動作時にも参照信号を生成して出力する。
【００３６】
記憶部１６は、例えば電気的にプログラム可能なヒューズ（ｅＦｕｓｅ：電気ヒューズ）等のメモリ素子で構成される。なお、固体撮像装置１の作製容易性の観点では、記憶部１６として、画素２０を構成するＭＯＳトランジスタの形成工程と同時に作製できる構成のメモリ素子を用いることが好ましい。このような観点では、記憶部１６を電気的にプログラム可能なヒューズ（ｅＦｕｓｅ）で構成することが好ましい。
【００３７】
記憶部１６には、例えば、中間電圧の最適値等の画素信号の読み出し時に必要な各種情報が格納される。本実施形態では、画素部１０内の全ての画素２０において、読み出し時に上記式（１）の条件を満たすような中間電圧の最適値（後述の最適中間電圧Ｖｍｏ）の情報が記憶部１６に記憶される。また、記憶部１６は、中間電圧生成回路１７に接続され、画素信号の読み出し時には、記憶部１６に格納された中間電圧の最適値の情報が中間電圧生成回路１７に出力される。
【００３８】
なお、本実施形態では、読み出し時に必要な各種情報として、画素２０毎の中間電圧の最適値（後述の最適値Ｖｍｄ）を全て記憶部１６に格納してもよい。また、中間電圧の最適値とともに、中間転送動作の回数（上記式（１）中のｎ）を記憶部１６に格納してもよい。例えば、種々の中間転送動作の回数に対してそれぞれ対応する中間電圧の最適値を記憶部１６に格納してもよい。このような情報を記憶部１６に格納することにより、中間転送の回数に応じて、適宜、中間電圧の最適値を選択することができる。ただし、固体撮像装置１において、予め中間転送動作の回数が決まっている場合には、中間転送動作の回数の情報を記憶部１６に格納しなくてもよい。なお、中間転送の回数ｎは、例えば、ＰＤ２１（後述の図３参照）の飽和電荷量Ｑｓ及びＦＤ部２６（図３参照）の飽和電荷量Ｑｆｄの設計値や、固体撮像装置１のフレームレート仕様などを考慮して設定される。
【００３９】
中間電圧生成回路１７は、中間転送動作時に、記憶部１６から入力された中間電圧の最適値の情報に基づいて、該情報に対応する中間電圧を生成し、該生成した中間電圧を後述の転送トランジスタ２２のゲートに供給する。また、中間電圧生成回路１７は、固体撮像装置１の出荷前に行う中間電圧の最適値の設定動作において、該動作で使用する種々の値の中間電圧も生成する。
【００４０】
書き込み制御部１８は、記憶部１６に接続され、出荷前に決定された中間電圧の最適値の情報を記憶部１６に書き込む。また、書き込み制御部１８は、後述する外部の検査機器５０（後述の図５参照）に電気的に接続可能であり、外部の検査機器５０で測定された中間電圧の最適値を取得することができる。なお、本実施形態では、書き込み制御部１８を備える固体撮像装置１の構成例を説明するが、本開示はこれに限定されない。後述の外部の検査機器５０により、中間電圧の最適値を直接、記憶部１６に書き込む構成にしてもよく、この場合には、書き込み制御部１８を設けなくてもよい。
【００４１】
また、図２には示さないが、固体撮像装置１は、カラム処理部１３内において垂直信号線ＶＳＬ毎に設けられた単位回路３０を順次、選択走査する水平走査回路も備える。この水平走査回路の選択走査により、カラム処理部１３の各単位回路３０で信号処理された画素信号が順次、デジタル処理回路１４に出力される。
【００４２】
［画素の構成］
次に、図３を参照しながら、各画素２０の構成を簡単に説明する。なお、図３は、画素２０、及び、それに接続された単位回路３０の概略構成図である。また、図３には、中間転送動作の回数が１回である場合の単位回路３０の構成を示す。
【００４３】
画素２０は、一つのＰＤ２１（光電変換部）と、該ＰＤ２１に対して設けられたＭＯＳトランジスタからなる各種能動素子と、ＦＤ部２６（電荷電圧変換部）とを備える。図３に示す例では、画素２０は、各種能動素子として、転送トランジスタ２２、増幅トランジスタ２３、リセットトランジスタ２４、及び、選択トランジスタ２５を備える。
【００４４】
すなわち、ここでは、画素２０が４トランジスタ型の画素である例を説明する。なお、本開示はこれに限定されず、画素２０が選択トランジスタ２５を備えない３トランジスタ型の画素であってもよい。さらに、ここでは、各種トランジスタをキャリア極性がＮ型のＭＯＳトランジスタで構成した例を示す。また、この例では、一つの画素２０に対して、行方向に転送配線、リセット配線、及び、選択配線の３本の信号配線を設け（不図示）、列方向に垂直信号線ＶＳＬを設ける。
【００４５】
ＰＤ２１は、入射光を、入射光の光量に対応する量の電荷（ここでは電子）に変換する（光電変換する）。また、ＰＤ２１のアノードは接地される。なお、本実施形態では、光電変換素子としてフォトダイオードを用いる例を説明するが、本開示はこれに限定されず、例えば、光電変換素子としてフォトゲートを用いてもよい。
【００４６】
転送トランジスタ２２は、ＰＤ２１のカソードと、ＦＤ部２６との間に設けられる。転送トランジスタ２２は、そのゲートに垂直走査回路１２から転送配線を介してハイレベルの信号が入力された際にオン状態となり、ＰＤ２１で光電変換された電荷（電子）をＦＤ部２６に転送する。なお、ＦＤ部２６に転送された電荷は、ＦＤ部２６において、電圧（電位）に変換される。
【００４７】
増幅トランジスタ２３のゲートは、ＦＤ部２６に接続される。また、増幅トランジスタ２３のドレインは、電源電圧ＶＤＤの供給端子に接続され、増幅トランジスタ２３のソースは、選択トランジスタ２５を介して垂直信号線ＶＳＬに接続される。増幅トランジスタ２３は、ＦＤ部２６の電位（電圧信号）を増幅し、その増幅信号を光蓄積信号（画素信号）として選択トランジスタ２５に出力する。
【００４８】
リセットトランジスタ２４は、電源電圧ＶＤＤの供給端子とＦＤ部２６との間に設けられる。リセットトランジスタ２４は、そのゲートに垂直走査回路１２からリセット配線を介してハイレベルの信号が入力された際にオン状態となり、ＦＤ部２６の電位を電源電圧ＶＤＤにリセットする。
【００４９】
選択トランジスタ２５は、増幅トランジスタ２３と垂直信号線ＶＳＬとの間に設けられる。選択トランジスタ２５は、そのゲートに垂直走査回路１２から選択配線を介してハイレベルの信号が入力された際にオン状態となり、増幅トランジスタ２３で増幅された電圧信号を垂直信号線ＶＳＬに出力する。すなわち、４トランジスタ型の固体撮像装置１では、画素２０の選択及び非選択の切り替えは、選択トランジスタ２５により制御される。なお、垂直信号線ＶＳＬに出力された各画素２０の電圧信号は、対応する後述のアナログＣＤＳ回路３１に転送される。
【００５０】
［単位回路の構成］
次に、垂直信号線ＶＳＬ毎に設けられる、カラム処理部１３内の単位回路３０の内部構成及び動作を、図３及び４を参照しながら説明する。
【００５１】
なお、図４は、単位回路３０内の各部の動作を説明するための各種信号のタイミングチャートである。具体的には、図４には、各画素２０に供給される転送信号（ＴＲＧ）、垂直信号線ＶＳＬに出力される画素信号（ＳＶＳＬ）、コンパレータの出力信号（ＳＣＯＭ）、参照信号（ＲＡＭＰ）、及び、アナログＣＤＳ処理後の信号（ΔＶ）のタイミングチャートを示す。図４では、説明の都合上、参照信号（ＲＡＭＰ）と、アナログＣＤＳ処理後の信号（ΔＶ）とを重ねて記載する。
【００５２】
単位回路３０は、図３に示すように、アナログＣＤＳ回路３１と、アナログメモリ３２と、アナログ加算／非加算回路３３と、ＡＤ変換回路３４と、デジタルＣＤＳ回路３５と、デジタルメモリ３６と、デジタル加算／非加算回路３７とを備える。アナログＣＤＳ回路３１、アナログメモリ３２、アナログ加算／非加算回路３３、ＡＤ変換回路３４、デジタルＣＤＳ回路３５、デジタルメモリ３６、及び、デジタル加算／非加算回路３７は、画素部１０側から、この順で直列に接続される。
【００５３】
アナログＣＤＳ回路３１は、対応する垂直信号線ＶＳＬを介して得られる画素信号ＳＶＳＬ（電圧信号）に対して相関二重サンプリング処理（アナログＣＤＳ処理）を行う。具体的には、アナログＣＤＳ回路３１では、まず、垂直信号線ＶＳＬに出力される画素信号ＳＶＳＬにおいて、Ｐ相期間（リセット期間）の所定のタイミングＴ１でＰ相の電圧レベルを検出する（図４参照）。次いで、アナログＣＤＳ回路３１は、タイミングＴ１で検出して電圧レベルを基準（例えば零）として、容量等からなるメモリ（不図示）に記憶する。その後、アナログＣＤＳ回路３１は、Ｄ相期間（信号転送期間）の所定のタイミングＴ５でＤ相の電圧レベルを検出し（図４参照）、その電圧レベルのＰ相の電圧レベル（基準レベル）からの電位差を検出する。そして、アナログＣＤＳ回路３１は、図４に示すように、Ｐ相の電圧レベルを基準レベルとした電位差信号ΔＶを、アナログメモリ３２に出力する。
【００５４】
上述したアナログＣＤＳ処理を施すことにより、例えば、リセットノイズ、増幅トランジスタの閾値ばらつき等に起因する画素固有の固定パターンノイズを除去することができる。なお、本実施形態では、上述したアナログＣＤＳ処理は、中間転送動作毎及び完全転送動作毎に実施され、各転送動作で得られた電位差信号ΔＶ（出力データ：図３中のＤａｔａＡ０及びＤａｔａＢ０）が個別にアナログメモリ３２に出力される。
【００５５】
アナログメモリ３２は、アナログＣＤＳ回路３１から出力されるアナログの出力データ（電位差信号ΔＶ）を一時的に格納する。なお、本実施形態では分割読み出し方式で画素信号を読み出すので、アナログメモリ３２は、中間転送動作時及び完全転送動作時のそれぞれにおいてアナログＣＤＳ回路３１から出力される出力データ（ＤａｔａＡ０及びＤａｔａＢ０）を一時的に格納する。
【００５６】
アナログ加算／非加算回路３３は、アナログメモリ３２に格納された、中間転送動作時のアナログの出力データ（ＤａｔａＡ０）、及び、完全転送動作時のアナログの出力データ（ＤａｔａＢ０）を取得する。次いで、アナログ加算／非加算回路３３は、各転送動作時の出力データのレベルに応じて、中間転送動作時のアナログの出力データ（ＤａｔａＡ０）、及び、完全転送動作時のアナログの出力データ（ＤａｔａＢ０）に対して、加算処理又は非加算処理を施す。そして、アナログ加算／非加算回路３３は、加算処理又は非加算処理が施されたデータ（ＤａｔａＣ０）をＡＤ変換回路３４に出力する。なお、アナログ加算／非加算回路３３における出力データの加算及び非加算処理は、デジタル加算／非加算回路３７における後述の処理と同様に行うことができるが、本実施形態では、アナログ加算／非加算回路３３は加算処理のみを行うものとする。
【００５７】
ＡＤ変換回路３４は、図示しないが、コンパレータを有し、対応するアナログ加算／非加算回路３３から出力された信号（電位差信号ΔＶ）の電圧レベルと参照信号生成回路１５から入力される参照信号（ＲＡＭＰ）の電圧レベルとをコンパレータで比較する。そして、ＡＤ変換回路３４は、図４に示すように、両信号の出力レベルが互いに同じになる時刻Ｔ２及びＴ６で信号レベルが反転する信号（比較結果：ＳＣＯＭ）を生成する。
【００５８】
なお、本実施形態では、ＡＤ変換処理の前段でアナログＣＤＳ処理を行う。それゆえ、ＡＤ変換回路３４では、アナログ加算／非加算回路３３から出力されるアナログＣＤＳ処理されたＰ相及びＤ相の信号（電位差信号ΔＶ）に対してそれぞれ上述した比較処理が施される。そして、ＡＤ変換回路３４は、中間転送動作及び完全転送動作のそれぞれにおいて、コンパレータで得られるＰ相及びＤ相の比較結果（ＳＣＯＭ）をデジタルＣＤＳ回路３５に出力する。
【００５９】
デジタルＣＤＳ回路３５は、図示しないが、カウント部を有する。カウント部は、アナログ加算／非加算回路３３からの出力信号（電位差信号ΔＶ）の電圧レベルが参照信号生成回路１５から出力される参照信号（ＲＡＭＰ）の電圧レベルと同じレベルになるまでの時間（比較期間）を計測する（カウントする）。この際、カウント部は、そのカウント動作を、ＡＤ変換回路３４内のコンパレータにおける比較結果（ＳＣＯＭ）に基づいて、アップカウント動作及びダウンカウント動作のいずれかに切り替える。
【００６０】
具体的には、カウント部は、Ｐ相の比較期間（図４中の時刻Ｔ０〜Ｔ２の期間）でかつコンパレータの出力信号ＳＣＯＭがハイレベルである期間はダウンカウント動作を行う。また、Ｄ相の比較期間（図４中の時刻Ｔ４〜Ｔ６の期間）でかつコンパレータの出力信号ＳＣＯＭがローレベルである期間はアップカウント動作を行う。これにより、アップカウント動作終了後に得られるカウント数は、Ｄ相の比較期間のカウント数の絶対値からＰ相の比較期間のカウント数の絶対値を差し引いた値となる。すなわち、Ｄ相のカウント動作で最終的に得られるカウント数は、デジタルＣＤＳ処理が施された出力データとなる。このデジタルＣＤＳ処理により、アナログＣＤＳ回路３１やＡＤ変換回路３４などの特性バラツキの影響をキャンセルすることができる。
【００６１】
そして、デジタルＣＤＳ回路３５は、最終的に得られたＤ相のカウント数（デジタルＣＤＳ処理後の出力データ）をデジタルメモリ３６に出力する。なお、本実施形態では分割読み出し方式で画素信号を読み出すので、デジタルＣＤＳ回路３５は、中間転送動作時及び完全転送動作時のそれぞれにおいて得られたＤ相のカウント数（図３中のＤａｔａＡ及びＤａｔａＢ）をデジタルメモリ３６に出力する。
【００６２】
デジタルメモリ３６は、デジタルＣＤＳ回路３５から出力されるカウント数（デジタルの出力データ）を一時的に格納する。なお、この際、アナログメモリ３２は、中間転送動作時及び完全転送動作時のそれぞれにおいて、デジタルＣＤＳ回路３５から出力されるカウント数（ＤａｔａＡ及びＤａｔａＢ）を一時的に格納する。
【００６３】
デジタル加算／非加算回路３７は、デジタルメモリ３６に格納された、中間転送動作時及び完全転送動作時のそれぞれにおいて得られたカウント数（ＤａｔａＡ及びＤａｔａＢ）を取得する。そして、デジタル加算／非加算回路３７は、各転送動作時の出力データのレベルに応じて、中間転送動作時のデジタルの出力データ（ＤａｔａＡ）、及び、完全転送動作時のデジタルの出力データ（ＤａｔａＢ）に対して、加算処理又は非加算処理を施す。そして、デジタル加算／非加算回路３７は、加算処理又は非加算処理を施した出力データ（ＤａｔａＣ）をデジタル処理回路１４に出力する。
【００６４】
ここで、デジタル加算／非加算回路３７で行う加算処理及び非加算処理の内容を具体的に説明する。デジタル加算／非加算回路３７は、次の状況Ａ及びＢの場合に加算処理を行う。なお、ここでは、中間転送動作が１回の場合について説明する。
【００６５】
（状況Ａ）
中間転送動作時の出力データ（ＤａｔａＡ）のレベル及び完全転送動作時の出力データ（ＤａｔａＢ）のレベルがともに、所定の上限閾値ＴｈＨ及び下限閾値ＴｈＬの間の値である場合、デジタル加算／非加算回路３７は、両方の出力データを加算する。そして、デジタル加算／非加算回路３７は、加算したデータ（ＤａｔａＣ＝ＤａｔａＡ＋ＤａｔａＢ）をデジタル処理回路１４に出力する。
【００６６】
なお、出力データの上限閾値ＴｈＨ及び下限閾値ＴｈＬは、例えば、想定されるノイズ量、中間電圧Ｖｍの値等に応じて任意に設定することができる。例えば、出力データの上限閾値ＴｈＨは、ＦＤ部２６の飽和電荷量Ｑｆｄの３／４の電荷量（３Ｑｆｄ／４）に対応する出力データ等に設定することができる。また、下限閾値ＴｈＬは、例えば、ＦＤ部２６の飽和電荷量Ｑｆｄの１／４の電荷量（Ｑｆｄ／４）に対応する出力データ等に設定することができる。
【００６７】
（状況Ｂ）
ＰＤ２１に蓄積された電荷を２回の転送動作で分割してＦＤ部２６に転送する場合、ＰＤ２１が飽和した状態において、中間転送動作でＰＤ２１の飽和電荷量Ｑｓの約半分程度の電荷がＦＤ部２６に転送されるように、中間電圧Ｖｍが設定される。それゆえ、例えば、中間転送動作時に転送された電荷量がＰＤ２１の飽和電荷量Ｑｓの約半分程度に近い場合（ＤａｔａＡのレベルがある程度大きい場合）、完全転送動作直前にＰＤ２１に残っている電荷量もＰＤ２１の飽和電荷量Ｑｓの約半分程度となる。すなわち、中間転送動作時の出力データ（ＤａｔａＡ）のレベルが上限閾値ＴｈＨより大きい場合には、完全転送動作時にＦＤ部２６に転送される電荷量がＰＤ２１の飽和電荷量Ｑｓの約半分程度になり、非常に大きくなる。この場合、完全転送動作時のカウント数はフルカウント値になる。それゆえ、この場合には、デジタル加算／非加算回路３７は、中間転送動作時の出力データ（ＤａｔａＡ）にフルカウント値を加算したデータ（ＤａｔａＣ＝ＤａｔａＡ＋フルカウント値）をデジタル処理回路１４に出力する。また、この場合には、完全転送動作時の出力データ（ＤａｔａＢ）を読み出さなくてもよい。
【００６８】
一方、次の状況Ｃ及びＤの場合には、デジタル加算／非加算回路３７は、非加算処理を行う。
【００６９】
（状況Ｃ）
中間転送動作時の出力データ（ＤａｔａＡ）のレベルが下限閾値ＴｈＬより小さい場合、中間転送動作時の出力データ（ＤａｔａＡ）は、ノイズであると考えられる。それゆえ、この場合には、中間転送動作時の出力データ（ＤａｔａＡ）を使用しない。すなわち、この場合、デジタル加算／非加算回路３７は、中間転送動作時の出力データ（ＤａｔａＡ）と完全転送動作時の出力データ（ＤａｔａＢ）とを加算せずに、完全転送動作時の出力データ（ＤａｔａＢ）のみを出力データ（ＤａｔａＣ）として出力する。
【００７０】
（状況Ｄ）
完全転送動作時の出力データ（ＤａｔａＢ）のレベルが下限閾値ＴｈＬより小さい場合、中間転送動作時の出力データ（ＤａｔａＡ）は、偽データであると考えられる。それゆえ、この場合には、中間転送動作時の出力データ（ＤａｔａＡ）を使用しない。すなわち、この場合、デジタル加算／非加算回路３７は、中間転送動作時の出力データ（ＤａｔａＡ）と完全転送動作時の出力データ（ＤａｔａＢ）とを加算せずに、完全転送動作時の出力データ（ＤａｔａＢ）のみを出力データ（ＤａｔａＣ）として出力する。
【００７１】
＜２．中間電圧の最適値の設定手法＞
次に、本実施形態における中間電圧の最適値（以下では、最適中間電圧Ｖｍｏという）の設定手法について説明する。なお、本実施形態において、最適中間電圧Ｖｍｏの測定及び設定は、固体撮像装置１の出荷前に行う。
【００７２】
［中間電圧設定システムの構成］
図５に、固体撮像装置１の最適中間電圧Ｖｍｏの測定及び設定を行うための中間電圧設定システムの概略ブロック構成を示す。中間電圧設定システムは、図５に示すように、検査対象の固体撮像装置１と、その外部に設けられた検査機器５０とで構成される。
【００７３】
検査機器５０は、中間電圧設定部５１を有する。なお、図５には示さないが、検査機器５０は、最適中間電圧Ｖｍｏの設定動作を制御するための制御部を備える。また、本実施形態では、検査機器５０が、最適中間電圧Ｖｍｏの設定動作時に画素部１０の受光部に照射する均一光の検査用光源を備えていてもよいし、該検査用光源が、検査機器５０とは別個に設けられていてもよい。
【００７４】
中間電圧設定部５１は、固体撮像装置１内のデジタル処理回路１４に接続され、後述する最適中間電圧Ｖｍｏの設定動作時には、各画素２０に対して種々の中間電圧Ｖｍを印加した際に得られる出力データを取得する。また、中間電圧設定部５１は、取得した種々の出力データに基づいて、各画素２０の中間電圧Ｖｍの最適値Ｖｍｄを求める。なお、上述のように、各画素２０内の転送トランジスタには性能バラツキが存在するので、各画素２０の中間電圧Ｖｍの最適値Ｖｍｄにもバラツキが生じる。
【００７５】
さらに、中間電圧設定部５１は、画素２０毎に求められた中間電圧Ｖｍの最適値Ｖｍｄの中から、全ての画素２０において、読み出し時に上記式（１）の条件が満たされるような最適中間電圧Ｖｍｏを決定する。本実施形態では、画素２０毎に求められた最適な中間電圧Ｖｍｄの中から、その最大値を選択し、該最大値を最適中間電圧Ｖｍｏとする。
【００７６】
また、中間電圧設定部５１は、固体撮像装置１内の書き込み制御部１８に接続され、求めた最適中間電圧Ｖｍｏを書き込み制御部１８に出力する。なお、書き込み制御部１８は、中間電圧設定部５１から入力された最適中間電圧Ｖｍｏを記憶部１６に書き込む。
【００７７】
［最適中間電圧の設定動作］
次に、図６、７及び図８Ａ〜図８Ｄを参照しながら、本実施形態における固体撮像装置１の最適中間電圧Ｖｍｏの設定動作を、より具体的に説明する。なお、図６は、本実施形態における最適中間電圧Ｖｍｏの設定動作の手順を示すフローチャートである。図７は、最適中間電圧Ｖｍｏの設定時におけるリセット信号（ＲＳＴ）、転送信号（ＴＲＧ）、垂直信号線ＶＳＬに出力される画素信号（ＳＶＳＬ）、参照信号（ＲＡＭＰ）、及び、アナログＣＤＳ処理後の信号（ΔＶ）のタイミングチャートである。なお、図７では、ＡＤ変換回路３４での比較処理の様子を明確にするため、参照信号（ＲＡＭＰ）と、アナログＣＤＳ処理後の信号（ΔＶ）とを重ねて記載する。また、図８Ａ〜図８Ｄは、最適中間電圧Ｖｍｏの設定動作時におけるＰＤ２１からＦＤ部２６への電荷の転送の様子を示す図である。
【００７８】
なお、以下に説明する最適中間電圧Ｖｍｏの設定動作は、検査機器５０内の図示しない制御部により制御される。
【００７９】
まず、オペレータ等が、検査対象の固体撮像装置１を検査機器５０に接続する。具体的には、検査機器５０内の中間電圧設定部５１の入力端子を固体撮像装置１内のデジタル処理回路１４に接続し、中間電圧設定部５１の出力端子を固体撮像装置１内の書き込み制御部１８に接続する（図５参照）。
【００８０】
次いで、検査機器５０は、画素部１０内の各画素２０に印加する中間電圧Ｖｍを、所定の初期値Ｖｍ＿０に設定する（ステップＳ１）。なお、本実施形態では、中間電圧Ｖｍの初期値Ｖｍ＿０は、中間電圧Ｖｍの可変領域（Ｖｍ＿０〜Ｖｍ＿ｍａｘ）の最小値とする。
【００８１】
次いで、検査機器５０は、画素部１０の受光部に均一光を照射して、各画素２０を強制的に飽和させる（ステップＳ２）。ステップＳ２により、ＰＤ２１は、その飽和電荷量Ｑｓの電荷が蓄積された状態となる。
【００８２】
次いで、検査機器５０は、固体撮像装置１を制御し、所定の画素２０に対して、次のような中間転送動作をｎ回行う（ステップＳ３）。なお、各中間転送動作では、上記単位回路３０の動作で説明したように、アナログＣＤＳ処理、ＡＤ変換処理（比較処理）及びデジタルＣＤＳ処理を行う。また、ここでは、説明を簡略化するため中間転送動作を１回（ｎ＝１）行う例を説明する。
【００８３】
具体的には、まず、検査機器５０は、固体撮像装置１のセンサ制御回路１１及び垂直走査回路１２を制御して、所定の時刻ｔ０（図７参照）に、測定対象の画素２０のリセットトランジスタ２４のゲートにハイレベルのリセット信号を供給する。このリセット動作直後のＰＤ２１の領域、転送トランジスタ２２のゲート領域、及び、ＦＤ部２６の領域のポテンシャル（電位）の関係を、図８Ａに示す。このリセット動作により、ＦＤ部２６の電位が電源電圧ＶＤＤにリセットされ、ＦＤ部２６に溜まっていた電荷が排出される。
【００８４】
その後、固体撮像装置１内のカラム処理部１３では、参照信号ＲＡＭＰの電圧レベルとアナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同じレベルになるまで両信号の比較処理が行われる。図７に示す例では、時刻ｔ１で、参照信号ＲＡＭＰの電圧レベルと、アナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同レベルになり、このタイミングで、図８Ａに示す状態に対応するＰ相（リセット状態）の出力データが得られる。しかしながら、最適中間電圧Ｖｍｏの設定動作では、中間転送動作時のＰ相の出力データは読み出さない。
【００８５】
次いで、時刻ｔ２において、検査機器５０は、固体撮像装置１のセンサ制御回路１１、垂直走査回路１２及び中間電圧生成回路１７を制御して、中間電圧Ｖｍの初期値Ｖｍ＿０又は後述のステップＳ９で更新された中間電圧Ｖｍを測定対象の画素２０に印加する。この中間電圧Ｖｍの印加動作直後のＰＤ２１の領域、転送トランジスタ２２のゲート領域、及び、ＦＤ部２６の領域のポテンシャル（電位）の関係を、図８Ｂに示す。中間電圧Ｖｍの印加動作により、転送トランジスタ２２のゲート領域のポテンシャル障壁が低下する。これにより、図８Ｂに示すように、ＰＤ２１に蓄積された電荷量（飽和電荷量Ｑｓ）のうち、ポテンシャル障壁の低下分に対応する量の電荷（電荷量Ｑｍ）が、ＦＤ部２６に転送される。
【００８６】
その後、固体撮像装置１内のカラム処理部１３では、参照信号ＲＡＭＰの電圧レベルとアナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同じレベルになるまで両信号の比較処理が行われる。図７に示す例では、時刻ｔ３で、参照信号ＲＡＭＰの電圧レベルと、アナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同レベルになり、このタイミングで、図８Ｂに示す状態に対応するＤ相（信号転送状態）の出力データが得られる。しかしながら、最適中間電圧Ｖｍｏの設定動作では、中間転送動作時のＤ相の出力データは読み出さない。
【００８７】
本実施形態では、このようにしてステップＳ３の中間転送動作を行う。なお、中間転送動作を２回以上行う場合には、上記中間転送動作を２回以上繰り返して行う。
【００８８】
次いで、検査機器５０は、固体撮像装置１を制御し、所定の画素２０に対して、次のような完全転送動作を行う（ステップＳ４）。なお、完全転送動作では、出荷後の通常動作時と同様にして、アナログＣＤＳ処理、ＡＤ変換処理（比較処理）及びデジタルＣＤＳ処理を行い、出力データを取得する。
【００８９】
具体的には、まず、図７に示すように、検査機器５０は、固体撮像装置１のセンサ制御回路１１及び垂直走査回路１２を制御して、時刻ｔ４（＞ｔ３）に、測定対象の画素２０のリセットトランジスタ２４のゲートにハイレベルのリセット信号を供給する。このリセット動作直後のＰＤ２１の領域、転送トランジスタ２２のゲート領域、及び、ＦＤ部２６の領域のポテンシャル（電位）の関係を、図８Ｃに示す。このリセット動作により、ＦＤ部２６の電位が電源電圧ＶＤＤにリセットされ、ＦＤ部２６に溜まっていた電荷が排出される。
【００９０】
その後、固体撮像装置１内のカラム処理部１３では、参照信号ＲＡＭＰの電圧レベルとアナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同じレベルになるまで両信号の比較処理が行われる。図７に示す例では、時刻ｔ５で、参照信号ＲＡＭＰの電圧レベルと、アナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同レベルになり、このタイミングで、図８Ｃに示す状態に対応するＰ相（リセット状態）の出力データが得られる。
【００９１】
次いで、図７に示すように、時刻ｔ６において、検査機器５０は、固体撮像装置１のセンサ制御回路１１及び垂直走査回路１２を制御して、完全転送時の電圧（完全転送電圧Ｖｃ＞Ｖｍ）を測定対象の画素２０に供給する。完全転送電圧値Ｖｃの印加動作直後のＰＤ２１の領域、転送トランジスタ２２のゲート領域、及び、ＦＤ部２６の領域のポテンシャル（電位）の関係を、図８Ｄに示す。なお、完全転送電圧Ｖｃは、完全転送電圧Ｖｃが転送トランジスタ２２のゲートに印加された際に、ゲート領域のポテンシャル障壁の高さ位置がＰＤ２１のポテンシャルの底の位置又はそれより低い位置となるような値に設定される。例えば、完全転送電圧Ｖｃは、固体撮像装置１の電源電圧ＶＤＤ等に設定することができる。
【００９２】
上記完全転送電圧Ｖｃの印加により、図８Ｄに示す例では、転送トランジスタ２２のゲート領域のポテンシャル障壁が中間転送動作時（図８Ｂ）のそれよりさらに低下し、ゲート領域のポテンシャル障壁の高さ位置がＰＤ２１の底の位置まで低下する。これにより、図８Ｄに示すように、完全転送動作の直前（最後の中間転送動作後）にＰＤ２１に蓄積されていた全電荷（中間電圧保持電荷量Ｑｃ＝Ｑｓ−ｎ×Ｑｍ）が、ＦＤ部２６に転送される。
【００９３】
その後、固体撮像装置１内のカラム処理部１３では、参照信号ＲＡＭＰの電圧レベルとアナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同じレベルになるまで両信号の比較処理が行われる。図７に示す例では、時刻ｔ７で、参照信号ＲＡＭＰの電圧レベルと、アナログＣＤＳ処理後の信号（電位差信号ΔＶ）の電圧レベルとが同レベルになり、このタイミングで、図８Ｄに示す状態に対応するＤ相（信号転送状態）の出力データが得られる。すなわち、時刻ｔ７において、完全転送動作の直前（最後の中間転送動作後）にＰＤ２１に蓄積されていた電荷量（中間電圧保持電荷量Ｑｃ＝Ｑｓ−ｎ×Ｑｍ）に対応する出力データＷＤＭＯＦが得られる。
【００９４】
本実施形態では、上述のようにしてステップＳ３及びＳ４の転送動作を行い、ＰＤ２１の中間電圧保持電荷量Ｑｃに対応する出力データＷＤＭＯＦを取得する。
【００９５】
そして、固体撮像装置１は、ステップＳ４で得られた中間電圧保持電荷量Ｑｃに対応する出力データＷＤＭＯＦを、デジタル処理回路１４を介して、検査機器５０内の中間電圧設定部５１に出力する（ステップＳ５）。その後、図７に示すように、時刻ｔ８〜ｔ９の間に、検査機器５０は、固体撮像装置１のセンサ制御回路１１及び垂直走査回路１２を制御して、測定対象の画素２０の転送トランジスタ２２及びリセットトランジスタ２４の各ゲートにハイレベルの信号を供給する。これにより、ＰＤ２１及びＦＤ部２６の両方がリセット状態となり（電荷量が零になり）、所定の画素２０（カラム）に対する上述した中間転送及び完全転送の動作が終了する。
【００９６】
次いで、検査機器５０は、全ての画素２０に対して上記測定を行ったか否かを判定する（ステップＳ６）。
【００９７】
ステップＳ６において、全て画素２０に対して、上述したステップＳ３〜Ｓ５の処理が終了していない場合、ステップＳ６はＮＯ判定となる。この場合には、検査機器５０は、測定対象の画素２０を変更する（ステップＳ７）。次いで、ステップＳ３の処理に戻り、その後は、全ての画素２０の測定が終了するまで、上述したステップＳ３〜Ｓ７の処理を繰り返す。
【００９８】
一方、ステップＳ６において、全て画素２０に対して、上述したステップＳ３〜Ｓ５の処理が終了した場合、ステップＳ６はＹＥＳ判定となる。この場合には、検査機器５０は、現在の中間電圧Ｖｍが、予め設定した中間電圧Ｖｍの最大値Ｖｍ＿ｍａｘであるか否かを判定する（ステップＳ８）。
【００９９】
ステップＳ８において、現在の中間電圧Ｖｍがその最大値Ｖｍ＿ｍａｘでない場合、ステップＳ８はＮＯ判定となる。この場合には、検査機器５０は、固体撮像装置１のセンサ制御回路１１、垂直走査回路１２及び中間電圧生成回路１７を制御して、中間電圧Ｖｍを更新する（ステップＳ９）。例えば、中間電圧Ｖｍを、所定量ΔＶｍだけ増大させる（Ｖｍ＝Ｖｍ＋ΔＶｍに設定する）。なお、中間電圧Ｖｍの増加分（ΔＶｍ）は、中間電圧Ｖｍの可変領域（Ｖｍ＿０〜Ｖｍ＿ｍａｘ）全般に渡って一定であってもよいし、中間電圧Ｖｍの最適値Ｖｍｄ付近の領域の増加分（ΔＶｍ）をその他の領域のそれより小さくしてもよい。
【０１００】
ステップＳ９で中間電圧Ｖｍを更新した後は、ステップＳ２の処理に戻り、その後は、中間電圧Ｖｍがその最大値Ｖｍ＿ｍａｘになるまで、上述したステップＳ２〜Ｓ９の処理を繰り返す。
【０１０１】
一方、ステップＳ８において、現在の中間電圧Ｖｍがその最大値Ｖｍ＿ｍａｘである場合、ステップＳ８はＹＥＳ判定となる。この場合には、中間電圧設定部５１は、各画素２０において上記各種処理で得られた、種々の中間電圧Ｖｍ（Ｖｍ＿０〜Ｖｍ＿ｍａｘ）に対応する種々の出力データＷＤＭＯＦに基づいて、各画素２０の中間電圧Ｖｍの最適値Ｖｍｄを算出する（ステップＳ１０）。具体的には、次のようにして、各画素２０の中間電圧Ｖｍの最適値Ｖｍｄを求める。
【０１０２】
図９に、各画素２０において、上記ステップＳ１〜Ｓ９の処理で得られた、種々の中間電圧Ｖｍ（Ｖｍ＿０〜Ｖｍ＿ｍａｘ）と各中間電圧Ｖｍに対応する出力データＷＤＭＯＦ（中間電圧保持電荷量Ｑｃに対応する出力データ）との関係を示す。なお、図９に示す特性において、横軸は中間電圧Ｖｍであり、縦軸は出力データＷＤＭＯＦである。
【０１０３】
出力データＷＤＭＯＦは、図９に示すように、中間電圧Ｖｍが最大値Ｖｍ＿ｍａｘのときに、最小値ＷＤＭＯＦ＿０となる。これは、中間電圧Ｖｍが最大のとき、中間転送動作でＰＤ２１からＦＤ部２６に転送される電荷量Ｑｍが最大となるので、完全転送動作の直前におけるＰＤ２１の中間電圧保持電荷量Ｑｃが最小になるためである。
【０１０４】
また、中間電圧Ｖｍが最大値Ｖｍ＿ｍａｘより小さくなると、出力データＷＤＭＯＦは直線的に大きくなる。この変化領域では、中間電圧Ｖｍの低下に伴い、中間転送動作でＰＤ２１からＦＤ部２６に転送される電荷量Ｑｍが小さくなり、完全転送動作の直前におけるＰＤ２１の中間電圧保持電荷量Ｑｃが増大する。
【０１０５】
そして、完全転送動作時に転送される電荷量（Ｑｃ）がＦＤ部２６の飽和電荷量Ｑｆｄと等しくなる中間電圧（Ｖｍ＿ｓ）付近及びそれより小さな中間電圧Ｖｍの領域では、出力データＷＤＭＯＦの値は一定（最大値ＷＤＭＯＦ＿ｍａｘ）になる。この出力一定の領域では、完全転送動作時において、ＦＤ部２６に転送される電荷量（Ｑｃ）がその飽和電荷量Ｑｆｄ以上となるので、出力データＷＤＭＯＦは、飽和して、最大値ＷＤＭＯＦ＿ｍａｘで一定となる。
【０１０６】
上述のように、出力データＷＤＭＯＦが飽和する図９中の中間電圧Ｖｍ＿ｓ付近において、完全転送動作の直前におけるＰＤ２１の中間電圧保持電荷量Ｑｃが、ＦＤ部２６の飽和電荷量Ｑｆｄと略同じなる。すなわち、中間電圧Ｖｍ＿ｓ付近の状態が、上記式（１）の下限（Ｑｃ＝Ｑｍ）に対応する状態であり、図９に示す特性の中間電圧Ｖｍ＿ｓ〜Ｖｍ＿ｍａｘの範囲が、上記式（１）の条件を満足する好適な中間電圧Ｖｍの範囲となる。
【０１０７】
それゆえ、ステップＳ１０において、中間電圧設定部５１は、図９に示す中間電圧Ｖｍと出力データＷＤＭＯＦとの関係に基づいて、中間電圧Ｖｍ＿ｓ〜Ｖｍ＿ｍａｘの範囲の中から、所定の中間電圧Ｖｍを、画素２０の中間電圧Ｖｍの最適値Ｖｍｄとする。本実施形態では、ＰＤ２１の中間電圧保持電荷量ＱｃがＦＤ部２６の飽和電荷量Ｑｆｄと略同じになる中間電圧Ｖｍ＿ｓを、画素２０の中間電圧Ｖｍの最適値Ｖｍｄとする。
【０１０８】
ここで、再度、図６に戻って、ステップＳ１０以降の処理を説明する。ステップＳ１０の後、中間電圧設定部５１は、ステップＳ１０で得られた各画素２０の中間電圧Ｖｍの最適値Ｖｍｄに基づいて、全ての画素２０において、上記式（１）の条件を満たすような最適中間電圧Ｖｍｏを決定する（ステップＳ１１）。
【０１０９】
本実施形態では、画素２０毎に求められた中間電圧Ｖｍの最適値Ｖｍｄの中から、その最大値を選択し、該最大値を中間電圧設定値Ｖｍｏとする。このようにして選択された中間電圧設定値Ｖｍｏは、全ての画素２０において、図９に示す特性の中間電圧Ｖｍ＿ｓ〜Ｖｍ＿ｍａｘの範囲の値となり、上記式（１）の条件が満たされることになる。この場合、通常の読み出し動作時の完全転送動作において、ＦＤ部２６で電荷が溢れることは無く、ＰＤ２１で蓄積された電荷量に対応するデータ（画素信号）を正確に読み出すことができる。
【０１１０】
次いで、中間電圧設定部５１は、書き込み制御部１９を制御して、決定された最適中間電圧Ｖｍｏの情報を固体撮像装置１の記憶部１６に記録する（ステップＳ１２）。本実施形態では、このようにして、出荷前に、固体撮像装置１の記憶部１６に読み出し時の最適中間電圧Ｖｍｏを書き込む。
【０１１１】
上述のように、本実施形態の固体撮像装置１では、その記憶部１６に記憶された最適中間電圧Ｖｍｏの値が、全ての画素２０において上記式（１）の条件を満たすような値になる。それゆえ、本実施形態では、分割読み出し方式の固体撮像装置１において、上述した転送トランジスタ２２の性能バラツキの影響を低減することができ、画像データを正確に再現することができる。
【０１１２】
また、本実施形態の固体撮像装置１の読み出し方式は、分割読み出し方式であり、ダイナミックレンジ（低照度から高照度まで範囲）を拡大することができる読み出し方式である。それゆえ、本実施形態では、より広い範囲の電荷量に対応するデータ（画素信号）を正確に読み出すことができる。
【０１１３】
さらに、本実施形態の固体撮像装置１では、例えば特許文献２に対して、次のような利点も有する。特許文献２では、中間電圧を最適制御するための専用の画素を用いて、中間電圧をフィードバック制御するが、この手法では、その専用の画素が通常の読み出し用画素より先に壊れた場合には、製品の寿命まで中間電圧を最適制御することができない。それに対して、本実施形態では、予め記憶部１６に記憶された最適中間電圧Ｖｍｏを用いるので、通常の読み出し用画素が壊れるまで、すなわち、製品の寿命まで、中間電圧Ｖｍを最適制御することができる。
【０１１４】
なお、本開示に係る最適中間電圧Ｖｍｏの設定手法は、上述した手法に限定されない。図９に示すような、完全転送動作直前におけるＰＤ２１の中間電圧保持電荷量Ｑｃに関する情報（出力データＷＤＭＯＦ）と中間電圧Ｖｍとの関係を求めて、該関係に基づいて、最適中間電圧Ｖｍｏを求める手法であれば、任意の手法を用いることができる。
【０１１５】
例えば、上記実施形態の最適中間電圧Ｖｍｏの設定手法では、中間転送動作（ステップＳ３）において、アナログＣＤＳ処理、ＡＤ変換処理（比較処理）及びデジタルＣＤＳ処理を行う例を説明したが、本開示はこれに限定されない。上述のように、上記実施形態の最適中間電圧Ｖｍｏの設定手法の中間転送動作では、出力データを読み出さない。それゆえ、ステップＳ３の中間転送動作では、ＰＤ２１の電荷の一部をＦＤ部２６に転送した後、アナログＣＤＳ処理、ＡＤ変換処理（比較処理）及びデジタルＣＤＳ処理を行わず、完全転送動作（ステップＳ４）に移行してもよい。
【０１１６】
また、上記実施形態の最適中間電圧Ｖｍｏの設定手法では、中間電圧Ｖｍの初期値をその可変領域の最小値（Ｖｍ＿０）にし（ステップＳ１）、中間電圧Ｖｍの更新時（ステップＳ９）には中間電圧Ｖｍを増加させる例を説明したが、本開示はこれに限定されない。中間電圧Ｖｍの初期値をその可変領域の最大値（Ｖｍ＿ｍａｘ）にし、中間電圧Ｖｍの更新時には中間電圧Ｖｍを減少させるようにしてもよい。
【０１１７】
また、上記実施形態では、上記式（１）の下限（Ｑｃ＝Ｑｍ）に対応する中間電圧Ｖｍ＿ｓを各画素２０の中間電圧Ｖｍの最適値Ｖｍｄとする例を説明したが、本開示はこれに限定されない。例えば、固体撮像装置１の使用環境の変化等による転送トランジスタ２２の性能変化を考慮して、各画素２０の中間電圧Ｖｍの最適値Ｖｍｄに予めマージンを含ませてもよい。例えば、環境変化等により想定される転送トランジスタ２２の性能変化に対応する分だけ、各画素２０の中間電圧Ｖｍの最適値Ｖｍｄを、Ｖｍ＿ｓより高い値に設定してもよい。また、固体撮像装置１の使用環境の変化等による転送トランジスタ２２の性能変化を考慮して、最終的に求められる固体撮像装置１の最適中間電圧Ｖｍｏに予めマージンを含ませてもよい。
【０１１８】
さらに、上記実施形態では、ＰＤ２１の中間電圧保持電荷量Ｑｃに関する情報として、完全転送動作時に得られる出力データＷＤＭＯＦを用いる例を説明したが、本開示はこれに限定されない。例えば、完全転送動作時に得られる出力データＷＤＭＯＦからＰＤ２１の中間電圧保持電荷量Ｑｃを算出して、該中間電圧保持電荷量Ｑｃに基づいて、最適中間電圧Ｖｍｏを求めてもよい。
【０１１９】
また、上記実施形態の固体撮像装置１では、信号処理方式として、デュアルノイズキャンセリング方式を用いる例を説明したが、本開示はこれに限定されない。アナログＣＤＳ処理及びデジタルＣＤＳ処理の一方を実施する信号処理方式の固体撮像装置に上記本開示の技術を適用してもよい。また、本開示では、カラム処理部１３内にアナログＣＤＳ回路３１及びデジタルＣＤＳ回路３５を設けずに、ＡＤ変換回路３４においてノイズ信号と画素信号との差分を算出して、ノイズ除去処理を行う構成にしてもよい。さらに、上記実施形態では、中間転送動作時の出力データ（ＤａｔａＡ）及び完全転送動作の出力データ（ＤａｔａＢ）に対する加算／非加算処理をデジタル加算／非加算回路３７で行う例を説明したが、本開示はこれに限定されない。例えば、ＡＤ変換回路３４内において、出力データの加算／非加算処理を行う構成にしてもよい。また、例えば、カラム処理部１３の後段に設けられるＤＳＰ(Digital Signal Processor)を含む信号処理回路（不図示）で出力データの加算／非加算処理を行う構成にしてもよい。
【０１２０】
また、上記本開示の技術は、基板の配線層側の表面から光が照射される表面照射型の固体撮像装置、及び、基板の配線層側とは反対側の表面（裏面）から光が照射される裏面照射型の固体撮像装置のいずれにも適用可能である。
【０１２１】
さらに、上記本開示の技術は、入射光が可視光である固体撮像装置だけでなく、入射が赤外線やＸ線である固体撮像装置にも適用可能である。また、上記本開示の技術は、粒子などの入射量の分布を画像として出力する固体撮像装置にも適用可能である。
【０１２２】
また、上記本開示の技術は、画素部内の画素を行単位で順次走査して、各画素から画素信号を読み出す方式の固体撮像装置だけでなく、画素部内の任意の画素を選択して、該画素から画素信号を読み出すＸ−Ｙアドレス方式の固体撮像装置にも適用可能である。さらに、上記実施形態で説明した固体撮像装置は、それ自身がワンチップで構成されていてもよいし、信号処理回路や光学系などと一体的にパッケージされた撮像モジュールとして構成されていてもよい。
【０１２３】
＜３．電子機器（応用例）の構成＞
本開示に係る固体撮像装置は、各種電子機器に適用可能である。例えば、上記実施形態で説明した固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。ここでは、電子機器の一構成例として、デジタルビデオカメラを例に挙げ説明する。
【０１２４】
図１０に、上記実施形態で説明した固体撮像装置を適用したデジタルビデオカメラ（以下では、単にカメラという）の概略構成を示す。
【０１２５】
カメラ１００は、固体撮像装置１０１と、固体撮像装置１０１の受光部（不図示）に入射光を導く光学系１０２と、固体撮像装置１０１及び光学系１０２間に設けられたシャッタ装置１０３と、固体撮像装置１０１を駆動する駆動回路１０４とを備える。さらに、カメラ１００は、固体撮像装置１０１の出力信号を処理する信号処理回路１０５を備える。
【０１２６】
固体撮像装置１０１は、分割読み出し方式の固体撮像装置であり、例えば、上記実施形態で説明した固体撮像装置１で構成することができる。その他の各部の構成及び機能は次の通りである。
【０１２７】
光学系（光学レンズ）１０２は、被写体からの像光（入射光）を固体撮像装置１０１の撮像面（不図示）上に結像させる。これにより、固体撮像装置１０１内に、一定期間、信号電荷が蓄積される。なお、光学系１０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置１０３は、固体撮像装置１０１に光が入射される期間（光照射期間）、及び、固体撮像装置１０１に入射される光を遮蔽する期間（遮光期間）を制御する。
【０１２８】
駆動回路１０４は、固体撮像装置１０１及びシャッタ装置１０３に駆動信号を供給する。そして、駆動回路１０４は、供給した駆動信号により、固体撮像装置１０１の信号処理回路１０５への信号転送動作、及び、シャッタ装置１０３のシャッタ動作を制御する。すなわち、この例では、駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１から信号処理回路１０５への信号転送動作を行う。
【０１２９】
信号処理回路１０５は、固体撮像装置１０１から転送された信号に対して、各種信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【０１３０】
本実施形態のカメラ１００では、固体撮像装置１０１として本開示に係る分割読み出し方式の固体撮像装置を用いるので、上述した転送トランジスタ２２の性能バラツキによる読み出し性能への影響を低減することができ、高画質の撮像が可能になる。
【０１３１】
なお、本開示は、以下のような構成を取ることもできる。
（１）
光電変換部、電荷電圧変換部、及び、該光電変換部に蓄積された電荷を該電荷電圧変換部に転送する転送トランジスタを含む画素を複数有する画素部と、
前記光電変換部に蓄積された信号電荷を所定回数の中間転送動作及び完全転送動作により分割して読み出す際の中間転送動作時に前記転送トランジスタのゲートに印加する中間電圧の最適値の情報が格納されている記憶部と
を備える固体撮像装置。
（２）
前記中間電圧の最適値が、各画素の中間電圧の最適値の中の最大値である
（１）に記載の固体撮像装置。
（３）
前記画素毎の中間電圧の最適値の情報が、前記記憶部に格納されている
（１）又は（２）に記載の固体撮像装置。
（４）
前記記憶部が、電気的にプログラム可能なヒューズを含む
（１）〜（３）のいずれか一項に記載の固体撮像装置。
（５）
前記完全転送動作時に前記光電変換部から前記電荷電圧変換部に転送される電荷量をＱｃとし、前記中間転送動作毎に前記光電変換部から前記電荷電圧変換部に転送される電荷量をＱｍとし、前記光電変換部の飽和電荷量をＱｓとし、前記電荷電圧変換部に蓄積可能な最大電荷量をＱｆｄとし、前記中間転送動作の回数をｎとした場合に、全ての前記画素において、前記中間電圧の最適値が、
Ｑｓ−ｎ×Ｑｍ＝Ｑｃ≦Ｑｆｄ
の関係式を満たすような値に設定されている
（１）〜（４）のいずれか一項に記載の固体撮像装置。
（６）
前記信号電荷の読み出し時に行う信号処理の方式が、デュアルノイズキャンセリング方式である
（１）〜（５）のいずれか一項に記載の固体撮像装置。
（７）
光電変換部、電荷電圧変換部、及び、該光電変換部に蓄積された電荷を該電荷電圧変換部に転送する転送トランジスタを含む画素を複数有する画素部と、前記光電変換部に蓄積された信号電荷を所定回数の中間転送動作及び完全転送動作により分割して読み出す際の中間転送動作時に前記転送トランジスタのゲートに印加する中間電圧の最適値の情報が格納されている記憶部とを有する固体撮像装置と、
前記固体撮像装置の出力信号に対して所定の処理を施す信号処理回路と
を備える電子機器。
【０１３２】
本出願は、日本国特許庁において２０１２年３月１９日に出願された日本特許出願番号第２０１２−０６１７０３号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【０１３３】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１Ａ】
2013140872.tif 000003
【図１Ｂ】
2013140872.tif 000004
【図１Ｃ】
2013140872.tif 000005
【図２】
2013140872.tif 000006
【図３】
2013140872.tif 000007
【図４】
2013140872.tif 000008
【図５】
2013140872.tif 000009
【図６】
2013140872.tif 000010
【図７】
2013140872.tif 000011
【図８Ａ】
2013140872.tif 000012
【図８Ｂ】
2013140872.tif 000013
【図８Ｃ】
2013140872.tif 000014
【図８Ｄ】
2013140872.tif 000015
【図９】
2013140872.tif 000016
【図１０】
2013140872.tif 000017
【国際調査報告】
2013140872.tif 000018
2013140872.tif 000019
2013140872.tif 000020
2013140872.tif 000021