(57)【要約】＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板１上に、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成される発光層部２４と、第一ＧａＰ層７ａとをこの順序にて有機金属気相成長法により形成し、第一ＧａＰ層７ａ上に第二ＧａＰ層７ｂ，７ｃをハイドライド気相成長法により形成する。第二ＧａＰ層７ｂ，７ｃは、第一成長速度による低速成長領域７ｂと、該第一成長速度よりも高い第二成長速度による高速成長領域７ｃとの２段成長とし、成長工程全体で１０μｍ／ｈｒ以上４０μｍ／ｈｒ以下にする。これにより、ハイドライド気相成長法を用いて厚い窓層を形成する際に発生するヒロックの高さが抑制された化合物半導体エピタキシャルウェーハと、その製造方法を提供する。
2009048056.tif 000002
【特許請求の範囲】
【請求項１】
＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上に、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成された発光層部と、厚さ５０μｍ以上２５０μｍ以下のＧａＰ層とがこの順序にて積層されてなり、
前記ＧａＰ層は表面が未研磨面であり、かつ、該未研磨面に形成されたヒロックの高さが１０μｍ以下であることを特徴とする化合物半導体エピタキシャルウェーハ。
【請求項２】
＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上へのエピタキシャル成長により形成され、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成された発光層部と、
前記ＧａＡｓ単結晶基板上に成長した前記発光層部の該ＧａＡｓ単結晶基板に面していると反対側に位置する主面を主表面とし、該ＧａＡｓ単結晶基板に面している側の主面を主裏面として、前記発光層部の前記主表面にエピタキシャル成長された厚さ５０μｍ以上２５０μｍ以下の主表面側ＧａＰ層と、
前記ＧａＡｓ単結晶基板を除去することにより現れる前記発光層部の前記主裏面にエピタキシャル成長された厚さ５０μｍ以上２５０μｍ以下の主裏面側ＧａＰ層とを有し、
前記主表面側ＧａＰ層及び前記主裏面側ＧａＰ層は、いずれも表面が未研磨面であり、かつ、該未研磨面に形成されたヒロックの高さが１０μｍ以下であることを特徴とする化合物半導体エピタキシャルウェーハ。
【請求項３】
前記ヒロックの高さが１μｍ以下であることを特徴とする請求の範囲第１項又は第２項に記載の化合物半導体エピタキシャルウェーハ。
【請求項４】
＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上に、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成される発光層部と、第一ＧａＰ層とをこの順序にて形成する有機金属気相成長工程と、前記第一ＧａＰ層上に第二ＧａＰ層を形成するハイドライド気相成長工程とを有し、
前記第二ＧａＰ層の成長速度を、成長開始時の予め定められた期間を第一成長速度とし、該期間を経過後に前記第一成長速度よりも高い第二成長速度とし、かつ、成長工程全体で１０μｍ／ｈｒ以上４０μｍ／ｈｒ以下にすることを特徴とする化合物半導体エピタキシャルウェーハの製造方法。
【請求項５】
前記第一成長速度を１０μｍ／ｈｒ以下にすることを特徴とする請求の範囲第４項記載の化合物半導体エピタキシャルウェーハの製造方法。
【請求項６】
前記第一成長速度を５μｍ／ｈｒ以下にすることを特徴とする請求の範囲第４項又は第５項に記載の化合物半導体エピタキシャルウェーハの製造方法。
【請求項７】
前記第一ＧａＰ層と前記第二ＧａＰ層との合計厚さを５０μｍ以上２５０μｍ以下にすることを特徴とする請求の範囲第４項ないし第６項のいずれか一項に記載の化合物半導体エピタキシャルウェーハの製造方法。
【請求項８】
前記第二ＧａＰ層を６５０℃以上８００℃以下の温度にて成長することを特徴とする請求の範囲第４項ないし第７項のいずれか一項に記載の化合物半導体エピタキシャルウェーハの製造方法。
【請求項９】
＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上に、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成される発光層部と第一ＧａＰ層とをこの順序にて形成する第一有機金属気相成長工程と、
前記第一ＧａＰ層上に第二ＧａＰ層を形成する第一ハイドライド気相成長工程と、
前記発光層部から前記ＧａＡｓ単結晶基板を除去するＧａＡｓ単結晶基板除去工程と、
該ＧａＡｓ単結晶基板の除去により現れる前記発光層部の主裏面に、第三ＧａＰ層を形成する第二ハイドライド気相成長工程と、をこの順序で実施するとともに、
前記第二ＧａＰ層及び前記第三ＧａＰ層の成長速度を、成長開始時の予め定められた期間を第一成長速度とし、該期間を経過後に前記第一成長速度よりも高い第二成長速度とし、かつ、成長工程全体で１０μｍ／ｈｒ以上４０μｍ／ｈｒ以下にすることを特徴とする化合物半導体エピタキシャルウェーハの製造方法。
【請求項１０】
前記第一成長速度を１０μｍ／ｈｒ以下にすることを特徴とする請求の範囲第９項記載の化合物半導体エピタキシャルウェーハの製造方法。
【請求項１１】
前記第一成長速度を５μｍ／ｈｒ以下にすることを特徴とする請求の範囲第９項又は第１０項に記載の化合物半導体エピタキシャルウェーハの製造方法。
【請求項１２】
前記第一ＧａＰ層と前記第二ＧａＰ層との合計厚さ及び前記第三ＧａＰ層の厚さを、それぞれ５０μｍ以上２５０μｍ以下にすることを特徴とする請求の範囲第９項ないし第１１項のいずれか一項に記載の化合物半導体エピタキシャルウェーハの製造方法。
【請求項１３】
前記第二ＧａＰ層及び前記第三ＧａＰ層を、それぞれ６５０℃以上８００℃以下の温度にて成長することを特徴とする請求の範囲第９項ないし第１２項のいずれか一項に記載の化合物半導体エピタキシャルウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、化合物半導体エピタキシャルウェーハおよびその製造方法に関する。
【背景技術】
【０００２】
【特許文献１】米国特許  ５，００８，７１８号公報
【特許文献２】特開２００４−０４７９６０号公報
【特許文献３】特開平０７−２４０３７２号公報
【０００３】
（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ混晶（ただし、０≦ｘ≦１，０＜ｙ≦１；以下、ＡｌＧａＩｎＰ混晶、あるいは単にＡｌＧａＩｎＰとも記載する）により発光層部が形成された発光素子は、薄いＡｌＧａＩｎＰ活性層を、それよりもバンドギャップの大きいｎ型ＡｌＧａＩｎＰクラッド層とｐ型ＡｌＧａＩｎＰクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造（ＤＨ構造）を採用することにより、高輝度の素子を実現できる。【０００４】
例えば、ＡｌＧａＩｎＰ発光素子を例に取れば、ｎ型ＧａＡｓ基板上にヘテロ形成させる形にて、ｎ型ＧａＡｓバッファ層、ｎ型ＡｌＧａＩｎＰクラッド層、ＡｌＧａＩｎＰ活性層、ｐ型ＡｌＧａＩｎＰクラッド層をこの順序にて積層し、ダブルへテロ構造をなす発光層部を形成する。発光層部への通電は、素子表面に形成された金属電極を介して行なわれる。ここで、金属電極は遮光体として作用するため、例えば発光層部主表面の中央部のみを覆う形で形成され、その周囲の電極非形成領域から光を取り出すようにする。【０００５】
この場合、金属電極の面積をなるべく小さくしたほうが、電極の周囲に形成される光漏出領域の面積を大きくできるので、光取出し効率を向上させる観点において有利である。従来、電極形状の工夫により、素子内に効果的に電流を拡げて光取出量を増加させる試みがなされているが、この場合も電極面積の増大はいずれにしろ避けがたく、光漏出面積の減少により却って光取出量が制限されるジレンマに陥っている。また、クラッド層のドーパントのキャリア濃度ひいては導電率は、活性層内でのキャリアの発光再結合を最適化するために多少低めに抑えられており、面内方向には電流が広がりにくい傾向がある。これは、電極被覆領域に電流密度が集中し、光漏出領域における実質的な光取出量が低下してしまうことにつながる。【０００６】
そこで、発光層部と電極との間に、厚くて導電性の透明窓層（電流拡散層：以下、単に窓層という）を設けることにより、電流密度が最小限となるようにする方法が知られている（特許文献１）。また、電流拡散層を効率よく形成するために、薄い発光層部を有機金属気相成長法（Metal Organic Vapor Phase Epitaxy：以下、ＭＯＶＰＥ法ともいう）により形成する一方、厚い電流拡散層をハイドライド気相成長法（Hydride Vapor Phase Epitaxial Growth Method：以下、ＨＶＰＥ法ともいう）により形成する方法が知られている（特許文献２）。【０００７】
他方、化合物半導体単結晶基板上にエピタキシャル層を成長させると、その表面にヒロック（Hillock）と呼ばれる凹凸形状を有する結晶欠陥が発生しやすいことが従来知られている。例えば、特許文献３には、ＧａＰ基板上にＭＯＶＰＥ法によりＧａＰバッファ層０．５μｍとＡｌＧａＩｎＰ下部クラッド層約３μｍとを成長させた際に形成される高さ約６μｍのヒロックをポリッシュにより平坦化し、再びＭＯＶＰＥ法によりダブルへテロ構造部分の結晶成長を行うことが開示されている。ただし、基板材料、面方位、層構造、成長温度などが異なると、ヒロックの発生状況は変化する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＧａＡｓ基板上に形成したＡｌＧａＩｎＰダブルへテロ構造上にさらに窓層となるＧａＰ層を厚く形成すると、そのＧａＰ層の表面にヒロックが形成されやすい。ＧａＰ層からなる窓層を有した上記のようなエピタキシャルウェーハをデバイス製造に供する場合、フォトリソグラフィー工程等の都合から窓層の表面を研磨して平坦化することが行なわれるが、その窓層の表面に凹凸形状を有するヒロックが形成されていると、ヒロックの高さ分だけ研磨代を厚くする必要があり効率が悪い問題がある。【０００９】
本発明は、上記課題を解決するためになされたものであり、ハイドライド気相成長法を用いて厚い窓層を形成する際に発生するヒロックの高さが抑制された化合物半導体エピタキシャルウェーハおよびその製造方法を提供することを目的とする。
【課題を解決するための手段及び作用・効果】
【００１０】
上記課題を解決するために、本発明の化合物半導体エピタキシャルウェーハの第一は、＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上に、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成された発光層部と、厚さ５０μｍ以上２５０μｍ以下のＧａＰ層とがこの順序にて積層されてなり、ＧａＰ層は表面が未研磨面であり、かつ、該未研磨面に形成されたヒロックの高さが１０μｍ以下であることを特徴とする。
【００１１】
ＭＯＶＰＥ法により発光層部を成長する場合、オフアングルを有さない単結晶基板を用いると、発光層部内にてＩＩＩ族原子がランダムに分布せず、原子配列の望まざる規則化や分布の偏りを生じることがある。このような規則化や偏りの生じた領域は、本来期待されるバンドギャップエネルギーとは異なる値を有するので、結果として発光層部全体のバンドギャップエネルギーに分布を生じてしまい、発光スペクトルプロファイルや中心波長のバラツキを招く。しかしながら、適度なオフアングルを単結晶基板に付与しておくことで、上記のようなＩＩＩ族元素の規則化や偏りが大幅に軽減され、発光スペクトルプロファイルや中心波長の揃った発光素子が得られる。また、オフアングルを付与した単結晶基板を用いた場合、最終的に得られる窓層の表面にファセットがほとんど生じず、ひいては平滑性の良好な窓層が得られる。
【００１２】
（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰにて発光層部を構成する場合、単結晶基板は、＜１００＞方向を基準方向として、該基準方向に対するオフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板とすることができる。このような高角度のオフアングルを有するＧａＡｓ単結晶を用いると、ＨＶＰＥ法による第二の気相成長工程にて最終的に得られるＧａＰ窓層の表面を平滑化する効果が一層高められる。オフアングルの１゜以上１０°未満の単結晶基板を用いると、ＨＶＰＥ法にて得られる窓層の表面においては、ファセット的な振幅の小さい一様な凹凸の形成は効果的に防止されるものの、振幅の大きな突起状の結晶欠陥が少なからず残留することがあり、ワイヤボンディング工程等における誤検出等の不具合につながる場合がある。しかし、オフアングルを１０°以上２０°以下の範囲に大きくすると、こうした突起状の結晶欠陥発生を効果的に抑制できる。
【００１３】
ＨＶＰＥ法にて厚さ５０μｍ以上に形成されたＧａＰ層は厚さばらつきを有するので、ＧａＰ層の表面を平坦化するためには１０μｍ以上研磨する必要がある。そこで、研磨する前のＧａＰ層表面に形成されているヒロックの高さを１０μｍ以下にすることにより、研磨代を実質的に増やさなくても、ヒロックを残さずにＧａＰ層の表面を平坦化することができる。また、ヒロックの高さが１μｍ以下であると、研磨代の範囲に完全に含まれるので、研磨の際にヒロックの存在を全く気にする必要がなくなる。
【００１４】
上記の本発明の化合物半導体エピタキシャルウェーハの第一を得るために、本発明の発光素子の製造方法の第一は、
＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上に、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成される発光層部と、第一ＧａＰ層とをこの順序にて形成する有機金属気相成長工程と、第一ＧａＰ層上に第二ＧａＰ層を形成するハイドライド気相成長工程とを有し、
第二ＧａＰ層の成長速度を、成長開始時の予め定められた期間を第一成長速度とし、該期間を経過後に第一成長速度よりも高い第二成長速度とし、かつ、成長工程全体で１０μｍ／ｈｒ以上４０μｍ／ｈｒ以下にすることを特徴とする。
【００１５】
本発明の化合物半導体エピタキシャルウェーハの製造方法の第一においては、例えば２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１：従って、「２種以上のＩＩＩ族元素を含む」とは、「Ａｌ及びＧａの少なくとも一方と、Ｉｎとを含む」との意味である）にて構成される発光層部を、単結晶基板上に有機金属気相成長法（ＭＯＶＰＥ法）を用いて成長する（有機金属気相成長工程）。一方、層厚をある程度大きく設定することが必要な窓層となる第二ＧａＰ層は、ハイドライド気相成長法を用いて形成することが効率的である（ハイドライド気相成長工程）。ＨＶＰＥ法は、水素ガスで置換された石英製の反応炉内で蒸気圧の低いＧａ（ガリウム）を塩化水素との反応により気化しやすいＧａＣｌに転換し、該ＧａＣｌを媒介とする形でＶ族元素源ガスとＧａとを反応させることにより、ＩＩＩ−Ｖ族化合物半導体層の気相成長を行なう方法である。ＨＶＰＥ法によると層成長速度をＭＯＶＰＥ法よりも大きくでき、ある程度厚さを要する第二ＧａＰ層も非常に高能率にて形成できるので、原材料費をＭＯＶＰＥ法よりもはるかに低く抑えることができる。また、ＨＶＰＥ法では、ＩＩＩ族元素源として高価な有機金属を使用せず、ＩＩＩ族元素源に対するＶ族元素源（ＡｓＨ３、ＰＨ３など）の配合比率もはるかに少なくて済む（例えば１／３倍程度）ので、コスト的に有利である。
【００１６】
ただし、第二ＧａＰ層の高速成長を達成するためにＧａＣｌを高濃度に供給すると、ヒロックが発生しやすくなる。そこで、ハイドライド気相成長工程の初期段階すなわち第二ＧａＰ層の成長開始時に第一成長速度にて低速成長し、ヒロックの発生を抑制する。その後、成長速度を上げて第二成長速度とすれば、成長工程全体で１０μｍ／ｈｒ（時）以上４０μｍ／ｈｒ（時）以下にしてもヒロックの発生を抑制することができる。
【００１７】
成長工程全体の成長速度が１０μｍ／ｈｒ未満の場合は、ＭＯＶＰＥ法で得られる成長速度との差が小さくなるのでＨＶＰＥ法を用いる効果が殆ど無い。また、成長工程全体の成長速度が４０μｍ／ｈｒを超えると、発生するヒロックの高さを１０μｍ以下に抑えることが困難になるので、４０μｍ／ｈｒ以下にすることが望ましい。
【００１８】
第二ＧａＰ層の成長開始時の成長速度、すなわち第一成長速度は、例えば１０μｍ／ｈｒ以下にすることにより、発生するヒロックの高さを１０μｍ以下に抑えることができる。特に該第一成長速度を、例えば５μｍ／ｈｒ以下にすることにより、発生するヒロックの高さを１μｍ以下に抑えることができる。第一成長速度の下限値は、例えば１μｍ／ｈｒ程度である。
【００１９】
第一ＧａＰ層と第二ＧａＰ層との合計厚さは、窓層としての効果を得るために、未研磨の段階で５０μｍ以上にすることが望ましい。ただし前記合計厚さが２５０μｍを越えると、ヒロックの高さを１０μｍ以下に抑えることが困難になる。
【００２０】
ＨＶＰＥ法でＧａＰ層を８００℃より高温で気層成長する場合、石英製の反応炉壁が水素あるいは塩化水素によりエッチングされてシリコンが遊離しやすくなり、その一部がＧａＰ層の成長開始領域にシリコン不純物として多量に取り込まれてしまう。また、６５０℃未満の温度で第二ＧａＰ層を気相成長すると、単結晶層が形成しづらい。そこで、第二ＧａＰ層をＨＶＰＥ法で形成する際には、６５０℃以上８００℃以下の温度にて成長することが望ましい。
【００２１】
なお、上記本発明の製造方法を採用した場合、本発明の化合物半導体エピタキシャルウェーハは、発光層部上のＧａＰ層が、ＭＯＶＰＥ法による第一ＧａＰ層と、ＨＶＰＥ法による第二ＧａＰ層とからなるものとして形成され、その各々のＧａＰ層にドーパントが添加される。ＭＯＶＰＥ法とＨＶＰＥ法とでは、添加されるドーパントの濃度が通常一致しないので両ＧａＰ層を識別することができる。
【００２２】
次に、本発明の化合物半導体エピタキシャルウェーハの第二は、  ＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上へのエピタキシャル成長により形成され、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成された発光層部と、
前記ＧａＡｓ単結晶基板上に成長した前記発光層部の該ＧａＡｓ単結晶基板に面していると反対側に位置する主面を主表面とし、該ＧａＡｓ単結晶基板に面している側の主面を主裏面として、前記発光層部の前記主表面にエピタキシャル成長された厚さ５０μｍ以上２５０μｍ以下の主表面側ＧａＰ層と、
前記ＧａＡｓ単結晶基板を除去することにより現れる前記発光層部の前記主裏面にエピタキシャル成長された厚さ５０μｍ以上２５０μｍ以下の主裏面側ＧａＰ層とを有し、
前記主表面側ＧａＰ層及び前記主裏面側ＧａＰ層は、いずれも表面が未研磨面であり、かつ、該未研磨面に形成されたヒロックの高さが１０μｍ以下であることを特徴とする。
【００２３】
上記の本発明の化合物半導体エピタキシャルウェーハの第二を得るために、本発明の発光素子の製造方法の第二は、＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板上に、２種以上のＩＩＩ族元素を含む（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０＜ｙ≦１）にて構成される発光層部と第一ＧａＰ層とをこの順序にて形成する第一有機金属気相成長工程と、
第一ＧａＰ層上に第二ＧａＰ層を形成する第一ハイドライド気相成長工程と、
発光層部からＧａＡｓ単結晶基板を除去するＧａＡｓ単結晶基板除去工程と、
該ＧａＡｓ単結晶基板の除去により現れる発光層部の主裏面に、第三ＧａＰ層を形成する第二ハイドライド気相成長工程と、をこの順序で実施するとともに、
第二ＧａＰ層及び第三ＧａＰ層の成長速度を、成長開始時の予め定められた期間を第一成長速度とし、該期間を経過後に第一成長速度よりも高い第二成長速度とし、かつ、成長工程全体で１０μｍ／ｈｒ以上４０μｍ／ｈｒ以下にすることを特徴とする。
【００２４】
上記本発明の第二においては、第一ＧａＰ層と第二ＧａＰ層と合わせたものが、本発明の第一におけるＧａＰ層と同一の概念に相当する主表面側ＧａＰ層である。そして、上記本発明の第二においては、本発明の第一において発光層部の主裏面に残留していたＧａＡｓ単結晶基板を除去し、該主裏面に、ハイドライド気相成長法による第三ＧａＰ層をそれぞれエピタキシャル成長する。第三ＧａＰ層が主裏面側ＧａＰ層となる。本発明の第一とは異なり、最終的な化合物半導体エピタキシャルウェーハにはＧａＡｓ単結晶基板が構成要件として含まれないが、第一ＧａＰ層と第二ＧａＰ層（主表面側ＧａＰ層）は、１０゜以上２０゜以下のオフアングルが付与されたＧａＡｓ単結晶の  ＜１００＞面上にエピタキシャル成長されたＧａＰ層であるか否かは、当該主表面側ＧａＰ層が  同様に＜１００＞主表面を有し、かつ、主軸に１０゜以上２０゜以下のオフアングルが生じているか否かにより容易に確認できる。
【００２５】
そして、発光層部もまた、＜１００＞主裏面を有し、かつ、主軸に１０゜以上２０゜以下のオフアングルを生じて形成されているので、基板除去後に当該主裏面上に同様の方法によりエピタキシャル成長された主裏面側ＧａＰ層（第三ＧａＰ層）も、同様に＜１００＞主表面を有し、かつ、主軸に１０゜以上２０゜以下のオフアングルが生じたものとして形成される。
【００２６】
そして、該主裏面側ＧａＰ層についても、本発明の第一と全く同様の概念を適用することにより、ハイドライド気相成長工程による第三ＧａＰ層の成長開始時に第一成長速度にて低速成長し、その後、成長速度を上げて第二成長速度とすれば、ヒロックの発生を同様に抑制することができる。
【００２７】
第三ＧａＰ層の成長開始時の成長速度、すなわち第一成長速度は、ここでもまた、主表面側ＧａＰ層と同様に１０μｍ／ｈｒ以下、望ましくは５μｍ／ｈｒ以下とするのがよい。第三ＧａＰ層の厚さ（つまり、主裏面側ＧａＰ層）は、５０μｍ以上２５０μｍ以下とすることが望ましい。第三ＧａＰ層をＨＶＰＥ法で形成する際には、６５０℃以上８００℃以下の温度にて成長することが望ましい。
【図面の簡単な説明】
【００２８】
【図１】本発明の化合物半導体ウェーハの第一にかかる一例を積層構造にて示す模式図。
【図２】図１の化合物半導体ウェーハの製造工程を示す説明図。
【図３】図2に続く説明図。
【図４】本発明の化合物半導体ウェーハの第二にかかる一例を積層構造にて示す模式図。
【図５】図４の化合物半導体ウェーハの製造工程を示す説明図。
【図６】図５に続く説明図。
【図７】図６に続く説明図。
【図８】第二ＧａＰ層低速成長領域の成長速度と第二ＧａＰ層表面に発生するヒロック高さとの関係を示す図。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明の第一にかかる化合物半導体エピタキシャルウェーハ１００の一例を示す概念図である。化合物半導体エピタキシャルウェーハ１００は、ｎ型ＧａＡｓ単結晶基板（以下、単に基板ともいう）１の主表面上に発光層部２４が形成されている（換言すれば、発光層部２４の主裏面には基板１が残留した構造となっている）。該基板１は、＜１００＞方向を基準方向として、該基準方向に対するオフアングルが１０゜以上２０゜以下の主軸を有するものである。この基板１の主表面と接するようにｎ型ＧａＡｓバッファ層２が形成され、該バッファ層２上に発光層部２４が形成される。そして、その発光層部２４の上に主表面側ＧａＰ層７が形成される。【００３０】
発光層部２４は、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）混晶からなる活性層５を、ｐ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層６とｎ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層４とにより挟んだ構造を有する。ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０１３〜１０１６／ｃｍ３程度を上限とする）をも排除するものではない。【００３１】
主表面側ＧａＰ層７はｐ型ＧａＰ層として形成されている。主表面側ＧａＰ層７の形成厚さは、例えば５０μｍ以上２５０μｍ以下である。主表面側ＧａＰ層７は、有機金属気相成長法により形成された第一ＧａＰ層７ａと、ハイドライド気相成長法による、第二ＧａＰ層低速成長領域７ｂと第二ＧａＰ層高速成長領域７ｃとがこの順に積層されてなる。第二ＧａＰ層低速成長領域７ｂと第二ＧａＰ層高速成長領域７ｃのキャリア濃度は、１×１０１７／ｃｍ３以上２×１０１８／ｃｍ３以下とされている。【００３２】
以下、図１の化合物半導体エピタキシャルウェーハ１００の製造方法について説明する。まず図２に示すように、＜１００＞方向を基準方向として、オフアングルが１０゜以上２０゜以下の主軸を有するＧａＡｓ単結晶基板１を用意する。そして、工程１と工程２に示すように、その基板１の主表面に、ｎ型ＧａＡｓバッファ層２を例えば０．５μｍ、次いで、発光層部２４として、各々（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰよりなる、１μｍのｎ型クラッド層４（ｎ型ドーパントはＳｉ）、０．６μｍの活性層（ノンドープ）５、及び１μｍのｐ型クラッド層６、ｐ型第一ＧａＰ層７ａ（ｐ型ドーパントはＭｇ：有機金属分子からのＣもｐ型ドーパントとして寄与しうる）を、この順序にてエピタキシャル成長させる（有機金属気相成長工程）。これら各層のエピタキシャル成長は、公知のＭＯＶＰＥ法により行なわれる。Ａｌ、Ｇａ、Ｉｎ（インジウム）、Ｐ（リン）の各成分源となる原料ガスとしては以下のようなものを使用できる；
・Ａｌ源ガス；トリメチルアルミニウム（ＴＭＡｌ）、トリエチルアルミニウム（ＴＥＡｌ）など；
・Ｇａ源ガス；トリメチルガリウム（ＴＭＧａ）、トリエチルガリウム（ＴＥＧａ）など；
・Ｉｎ源ガス；トリメチルインジウム（ＴＭＩｎ）、トリエチルインジウム（ＴＥＩｎ）など。
・Ｐ源ガス：トリメチルリン（ＴＭＰ）、トリエチルリン（ＴＥＰ）、ターシャリーブチルホスフィン（ＴＢＰ）、ホスフィン（ＰＨ３）など。【００３３】
工程３に進み、ｐ型第一ＧａＰ層７ａ上に第二ＧａＰ層７ｂ，７ｃをＨＶＰＥ法により６５０℃以上８００℃以下の温度にて成長させ（ハイドライド気相成長工程）、第一ＧａＰ層７ａと第二ＧａＰ層７ｂ，７ｃとの合計厚さを５０μｍ以上２５０μｍ以下にする。【００３４】
第二ＧａＰ層は、成長開始時にあっては成長速度の低い第一成長速度を採用することで第二ＧａＰ層低速成長領域７ｂとなし、その後、第一成長速度よりも高い第二成長速度として第二ＧａＰ層高速成長領域７ｃとなし、成長工程全体では１０μｍ／ｈｒ以上４０μｍ／ｈｒ以下にして形成する。より具体的には、第二ＧａＰ層低速成長領域７ｂの成長速度（第一成長速度）を１０μｍ／ｈｒ以下にすると、第二ＧａＰ層形成後のヒロックの高さが１０μｍ以下の化合物半導体ウェーハ１００を得ることができる。また、該第一成長速度を５μｍ／ｈｒ以下にすると、第二ＧａＰ層形成後のヒロックの高さが１μｍ以下の化合物半導体ウェーハ１００を得ることができる。第二ＧａＰ層低速成長領域７ｂは、例えば０．５μｍ以上２０μｍ以下の厚さとなるまで、上記第一成長速度による低速成長を維持することが、ヒロック高さ抑制を図る観点にてより望ましい。第二ＧａＰ層低速成長領域７ｂの成長速度（第一成長速度）と、第二ＧａＰ層高速成長領域７ｃまで成長を完了したときの第二ＧａＰ層表面に発生するヒロック高さとの関係を図８に示す。【００３５】
以上の工程が終了すれば、第二ＧａＰ層高速成長領域７ｃの表面を１０μｍ以上研磨して層厚を平坦にするとともにヒロックを除去する。平坦化された第二ＧａＰ層高速成長領域７ｃと基板１との各表面に、それぞれ真空蒸着法により第一電極９及び第二電極２０を形成し、さらに第一電極９上にボンディングパッド１６を配置して、適当な温度で電極定着用のベーキングを施す。そしてダイシング後、第二電極２０をＡｇペースト等の導電性ペーストを用いて支持体を兼ねた図示しない端子電極に固着する一方、ボンディングパッド１６と別の端子電極とにまたがる形態でＡｕ製のワイヤ１７をボンディングし、さらに樹脂モールドを形成することにより、発光素子２００が得られる。【００３６】
以下、本発明の実施の形態を、図面を参照して説明する。
図４は、本発明の第二にかかる化合物半導体エピタキシャルウェーハ３００の一例を示す概念図である。化合物半導体エピタキシャルウェーハ３００は、図１の、本発明の第一にかかる化合物半導体エピタキシャルウェーハ１００の構造において、発光層部２４の主裏面側から基板１を除去し、それによって露出した発光層部２４の主裏面上に、主裏面側ＧａＰ層８を形成したものに相当する（図１の化合物半導体エピタキシャルウェーハ１００と共通の部分には同一の符号を付与し、詳細な説明は略する）。【００３７】
主裏面側ＧａＰ層８はｎ型ＧａＰ層として形成されている。主裏面側ＧａＰ層８の形成厚さは、例えば５０μｍ以上２５０μｍ以下である。主裏面側ＧａＰ層８は、ハイドライド気相成長法により形成された第三ＧａＰ層（以下、第三ＧａＰ層８という）であり、第三ＧａＰ層低速成長領域８ｂと第三ＧａＰ層高速成長領域８ｃとがこの順に積層されたものである。第三ＧａＰ層低速成長領域８ｂと第三ＧａＰ層高速成長領域８ｃのキャリア濃度は、ここでも１×１０１７／ｃｍ３以上２×１０１８／ｃｍ３以下とされている。【００３８】
以下、図４の化合物半導体エピタキシャルウェーハ３００の製造方法について説明する。図５及び図６上に示す工程１〜工程３は、発光層部２４及び主表面側ＧａＰ層７の成長工程であり、基本的に、図２及び図３上に示す工程１〜工程３と同一である（第一有機金属気相成長工程及び第二ハイドライド気相成長工程）。ただし、有機金属気相成長法により基板１上にＧａＡｓバッファ層２を成長したあと、さらに、ＡｌＡｓからなるエッチストップ層３を成長し、その後、発光層部２４を成長している点で、図２及び図３と相違する。剥離層３の厚さは例えば０．５μｍである。【００３９】
次に、上記のウェーハを、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層２と発光層部２４との間に形成したＡｌＡｓ剥離層３を選択エッチングすることにより、基板１を、発光層部２４とこれに接合されたＳｉ基板７との積層体から除去する。なお、ＡｌＡｓ剥離層３に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓからなる基板１及びバッファ層２をエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。【００４０】
そして、工程４に進み、ウェーハの上下を反転して、基板１の除去により露出した発光層部２４の主裏面上に、第三ＧａＰ層８をＨＶＰＥ法により６５０℃以上８００℃以下の温度にて成長させ（第二ハイドライド気相成長工程）、第三ＧａＰ層８の厚さを５０μｍ以上２５０μｍ以下にする。【００４１】
第三ＧａＰ層８は、成長開始時にあっては成長速度の低い第一成長速度を採用することで第三ＧａＰ層低速成長領域８ｂとなし、その後、第一成長速度よりも高い第二成長速度として第三ＧａＰ層高速成長領域８ｃとなし、成長工程全体では１０μｍ／ｈｒ以上４０μｍ／ｈｒ以下にして形成する。より具体的には、第三ＧａＰ層低速成長領域８ｂの成長速度（第一成長速度）を１０μｍ／ｈｒ以下にすると、第三ＧａＰ層８を形成後のヒロックの高さが１０μｍ以下の化合物半導体ウェーハ３００を得ることができる。また、該第一成長速度を５μｍ／ｈｒ以下にすると、第三ＧａＰ層形成後のヒロックの高さが１μｍ以下の化合物半導体ウェーハ３００を得ることができる。第三ＧａＰ層低速成長領域８ｂは、例えば０．５μｍ以上２０μｍ以下の厚さとなるまで、上記第一成長速度による低速成長を維持することが、ヒロック高さ抑制を図る観点にてより望ましい。第三ＧａＰ層低速成長領域８ｂの成長速度（第一成長速度）と、第三ＧａＰ層高速成長領域８ｃまで成長を完了したときの第三ＧａＰ層８の表面に発生するヒロック高さとの関係は、主表面側ＧａＰ層７について示した図８の結果とほぼ同じである。【００４２】
以上の工程が終了すれば、第二ＧａＰ層高速成長領域７ｃの主表面と第三ＧａＰ層高速成長領域８ｃの主裏面をそれぞれ１０μｍ以上研磨して層厚を平坦にするとともにヒロックを除去する。こうして平坦化された第二ＧａＰ層高速成長領域７ｃの主表面と第三ＧａＰ層高速成長領域８ｃの主裏面とに、それぞれ真空蒸着法により第一電極９及び第二電極２０を形成し、さらに第一電極９上にボンディングパッド１６を配置して、適当な温度で電極定着用のベーキングを施す。そしてダイシング後、第二電極２０をＡｇペースト等の導電性ペーストを用いて支持体を兼ねた図示しない端子電極に固着する一方、ボンディングパッド１６と別の端子電極とにまたがる形態でＡｕ製のワイヤ１７をボンディングし、さらに樹脂モールドを形成することにより、発光素子４００が得られる。
【実施例】
【００４３】
（実施例１）
図１に示す化合物半導体ウェーハ１００を、各層が以下の厚さとなるように形成する。
・ｎ型ＡｌＧａＩｎＰクラッド層４＝１μｍ；
・ＡｌＧａＩｎＰ活性層５＝０．６μｍ（発光波長６５０ｎｍ）；
・ｐ型ＡｌＧａＩｎＰクラッド層６＝１μｍ；
・第一ＧａＰ層７ａ＝３μｍ；
・第二ＧａＰ層低速成長領域７ｂ＝約１５μｍ；
・第二ＧａＰ層高速成長領域７ｃ＝約１５０μｍ【００４４】
なお、使用したＧａＡｓ単結晶基板は、＜１００＞方向を基準方向として、該基準方向に対するオフアングルが約１５°に設定されたものを用いる。ｎ型ＡｌＧａＩｎＰクラッド層４、ＡｌＧａＩｎＰ活性層５、ｐ型ＡｌＧａＩｎＰクラッド層６、第一ＧａＰ層７ａを、ＭＯＶＰＥ装置を用いて形成し（有機金属気相成長工程）、第二ＧａＰ層低速成長領域７ｂと第二ＧａＰ層高速成長領域７ｃとを、６５０℃以上８００℃以下の水素雰囲気中、ハイドライド気相成長装置を用いて形成する（ハイドライド気相成長工程）ことにより、化合物半導体ウェーハ１００を得る。第二ＧａＰ層低速成長領域７ｂの成長速度（第一成長速度）は約９．５μｍ／ｈｒ、第二ＧａＰ層高速成長領域７ｃの成長速度（第二成長速度）は約３８μｍ／ｈｒ、ハイドライド気相成長工程全体の成長速度は約３０μｍ／ｈｒである。【００４５】
上記の条件で得られた化合物半導体ウェーハ１００の主表面、すなわち第二ＧａＰ層高速成長領域７ｃの表面に発生しているヒロックの高さをレーザー顕微鏡で観察したところ、約８μｍであった。【００４６】
（実施例２）
第二ＧａＰ層低速成長領域７ｂの成長速度（第一成長速度）を約５μｍ／ｈｒとする他は、実施例１と同じ条件で有機金属気相成長工程とハイドライド気相成長工程を行い、第二ＧａＰ層高速成長領域７ｃの表面に発生しているヒロックの高さをレーザー顕微鏡で観察したところ、約１μｍであった。【００４７】
（実施例３）
実施例１の化合物半導体ウェーハ１００から基板１を除去し、露出した発光層部２４の主裏面に、第三ＧａＰ層８を、各層が以下の厚さとなるように形成する。
・第三ＧａＰ層低速成長領域８ｂ＝約１５μｍ；
・第三ＧａＰ層高速成長領域８ｃ＝約１５０μｍ【００４８】
なお、第三ＧａＰ層低速成長領域８ｂと第三ＧａＰ層高速成長領域８ｃとを、６５０℃以上８００℃以下の水素雰囲気中、ハイドライド気相成長装置を用いて形成する（ハイドライド気相成長工程）ことにより、化合物半導体ウェーハ３００を得る。第三ＧａＰ層低速成長領域８ｂの成長速度（第一成長速度）は約９．５μｍ／ｈｒ、第三ＧａＰ層高速成長領域８ｃの成長速度（第二成長速度）は約３８μｍ／ｈｒ、ハイドライド気相成長工程全体の成長速度は約３０μｍ／ｈｒである。【００４９】
上記の条件で得られた化合物半導体ウェーハ４００の主裏面、すなわち第三ＧａＰ層高速成長領域８ｃの表面に発生しているヒロックの高さをレーザー顕微鏡で観察したところ、第二ＧａＰ層高速成長領域７ｃ側と同様の約８μｍであった。【００５０】
（実施例４）
第三ＧａＰ層低速成長領域８ｂの成長速度（第三成長速度）を約５μｍ／ｈｒとする他は、実施例３と同じ条件で有機金属気相成長工程とハイドライド気相成長工程を行い、第三ＧａＰ層高速成長領域８ｃの表面に発生しているヒロックの高さをレーザー顕微鏡で観察したところ、約１μｍであった。
【図１】
2009048056.tif 000003
【図２】
2009048056.tif 000004
【図３】
2009048056.tif 000005
【図４】
2009048056.tif 000006
【図５】
2009048056.tif 000007
【図６】
2009048056.tif 000008
【図７】
2009048056.tif 000009
【図８】
2009048056.tif 000010
【国際調査報告】
2009048056.tif 000011
2009048056.tif 000012
2009048056.tif 000013
2009048056.tif 000014