(57)【要約】  本発明の電力増幅器は、ゲート長が１８０ｎｍ以下であるＭＯＳトランジスタ（１）と、ＭＯＳトランジスタ（１）のドレイン端子に接続された出力側整合回路（５）と、を有する。また、ＭＯＳトランジスタ（１）は、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎが０．５〜０．９であり、このＶｄ＿ｎがドレイン−ソース間電圧として印加される。また、ドレイン端子から出力整合回路（５）をみた負荷インピーダンスをＭＯＳトランジスタ（１）のゲート幅Ｗ（ｍｍ）で規格化した値がＺＬ（＝ＲＬ＋ｊ・ＸＬ）であり、ＺＬの実部（ＲＬ）は、ＲＬ＞０．６４×Ｖｄ＿ｎ＋０．１９（Ω・ｍｍ）で、かつ、ＲＬ＜０．６４×Ｖｄ＿ｎ＋１．７３（Ω・ｍｍ）である。
2009057385.tif 000002
【特許請求の範囲】
【請求項１】
ゲート長が１８０ｎｍ以下であるＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレイン端子に接続された出力側整合回路と、を有する電力増幅器であって、
前記ＭＯＳトランジスタは、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎが０．５〜０．９であり、前記Ｖｄ＿ｎがドレイン−ソース間電圧として印加され、
前記ドレイン端子から前記出力整合回路をみた負荷インピーダンスを前記ＭＯＳトランジスタのゲート幅Ｗ（ｍｍ）で規格化した値がＺＬ（＝ＲＬ＋ｊ・ＸＬ）であり、
前記ＺＬの実部（ＲＬ）は、ＲＬ＞０．６４×Ｖｄ＿ｎ＋０．１９（Ω・ｍｍ）で、かつ、ＲＬ＜０．６４×Ｖｄ＿ｎ＋１.７３（Ω・ｍｍ）であることを特徴とする電力増幅器。
【請求項２】
前記ＺＬの虚部（ＸＬ）は、ＸＬ＞−１．２８（Ω・ｍｍ）で、かつ、ＸＬ＜２．０５（Ω・ｍｍ）であることを特徴とする請求項１に記載の電力増幅器。
【請求項３】
ゲート長が１８０ｎｍ以下であるＭＯＳトランジスタを有する電力増幅器であって、
マルチキャリア変調信号またはシングルキャリア変調信号が選択的に入力され、
前記ＭＯＳトランジスタは、シングルキャリア変調時には、所定のＤＣ電圧がドレイン−ソース間電圧として印加され、マルチキャリア変調時には、前記所定のＤＣ電圧よりも高いＤＣ電圧がドレイン−ソース間電圧として印加されることを特徴とする電力増幅器。
【請求項４】
前記ＭＯＳトランジスタは、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎがドレイン−ソース間電圧として印加され、
シングルキャリア変調時には、前記Ｖｄ＿ｎを０．５〜０．９とし、マルチキャリア変調時には、前記Ｖｄ＿ｎをシングルキャリア変調時よりも高くする電源回路を有することを特徴とする請求項３に記載の電力増幅器。
【請求項５】
前記ＭＯＳトランジスタは、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎがドレイン−ソース間電圧として印加され、
シングルキャリア変調時には、前記Ｖｄ＿ｎを０．５〜０．９とし、マルチキャリア変調時には、前記Ｖｄ＿ｎを０．９〜１の範囲内でシングルキャリア変調時よりも高くする電源回路を有することを特徴とする請求項３に記載の電力増幅器。
【請求項６】
ゲート長が１８０ｎｍ以下であるＭＯＳトランジスタを有する複数の電力増幅器ユニットが設けられた電力増幅器であって、
少なくとも１つの電力増幅器ユニットをシングルキャリア変調信号が入力されるシングルキャリア用電力増幅器ユニットとし、これとは異なる少なくとも１つの電力増幅器ユニットをマルチキャリア変調信号が入力されるマルチキャリア用電力増幅器ユニットとし、
前記シングルキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタは、所定のＤＣ電圧がドレイン−ソース間電圧として印加され、
前記マルチキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタは、前記所定のＤＣ電圧よりも高いＤＣ電圧がドレイン−ソース間電圧として印加されることを特徴とする電力増幅器。
【請求項７】
前記ＭＯＳトランジスタは、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎがドレイン−ソース間電圧として印加され、
前記シングルキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタに印加する前記Ｖｄ＿ｎを０．５〜０．９とし、前記マルチキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタに印加する前記Ｖｄ＿ｎをシングルキャリア変調時よりも高くする電源回路を有することを特徴とする請求項６に記載の電力増幅器。
【請求項８】
前記ＭＯＳトランジスタは、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎがドレイン−ソース間電圧として印加され、
前記シングルキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタに印加する前記Ｖｄ＿ｎを０．５〜０．９とし、前記マルチキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタに印加する前記Ｖｄ＿ｎを０．９〜１の範囲内でシングルキャリア変調時よりも高くする電源回路を有することを特徴とする請求項６に記載の電力増幅器。
【請求項９】
シングルキャリア変調がＡＳＫ、ＦＳＫ、ＢＰＳＫ、ＱＰＳＫ、８相ＰＳＫ、または１６ＱＡＭのいずれかであり、マルチキャリア変調がＯＦＤＭであることを特徴とする請求項３から８のいずれか１項に記載の電力増幅器。
【請求項１０】
前記ＭＯＳトランジスタはｎチャンネルであることを特徴とする請求項１から９のいずれか１項に記載の電力増幅器。
【請求項１１】
前記ＭＯＳトランジスタはＣＭＯＳプロセスで形成されることを特徴とする請求項１から１０のいずれか１項に記載の電力増幅器。
【請求項１２】
前記電力増幅器の動作周波数は１０ＧＨｚ以上であることを特徴とする請求項１から１１のいずれか１項に記載の電力増幅器。
【請求項１３】
ゲート長が１８０ｎｍ以下であるＭＯＳトランジスタを有する電力増幅器を含む無線装置における電力増幅器の制御方法であって、
前記電力増幅器に入力される信号がシングルキャリア変調信号またはマルチキャリア変調信号のどちらであるかを判定するステップと、
前記シングルキャリア変調信号が入力された場合、前記ＭＯＳトランジスタに、ドレイン−ソース間電圧として所定のＤＣ電圧を印加するステップと、
前記マルチキャリア変調信号が入力された場合、前記ＭＯＳトランジスタに、ドレイン−ソース間電圧として前記所定のＤＣ電圧よりも高いＤＣ電圧を印加するステップと、を有することを特徴とする電力増幅器の制御方法。
【請求項１４】
ゲート長が１８０ｎｍ以下であるＭＯＳトランジスタを有する複数の電力増幅器ユニットが設けられた電力増幅器を含む無線装置における電力増幅器の制御方法であって、
少なくとも１つの電力増幅器ユニットをシングルキャリア変調信号が入力されるシングルキャリア用電力増幅器ユニットとし、これとは異なる少なくとも１つの電力増幅器ユニットをマルチキャリア変調信号が入力されるマルチキャリア用電力増幅器ユニットとし、
前記電力増幅器に入力される信号がシングルキャリア変調信号またはマルチキャリア変調信号のどちらであるかを判定するステップと、
前記シングルキャリア変調信号が入力された場合、前記シングルキャリア用電力増幅器ユニットを選択するとともに、前記シングルキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタに、ドレイン−ソース間電圧として所定のＤＣ電圧を印加するステップと、
前記マルチキャリア変調信号が入力された場合、前記マルチキャリア用電力増幅器ユニットを選択するとともに、前記マルチキャリア用電力増幅器ユニット内の前記ＭＯＳトランジスタに、ドレイン−ソース間電圧として前記所定のＤＣ電圧よりも高いＤＣ電圧を印加するステップと、を有することを特徴とする電力増幅器の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯およびミリ波帯で用いられる電力増幅器に関するものである。
【背景技術】
【０００２】
近年、広帯域なミリ波（３０ＧＨｚ〜３００ＧＨｚ）を用いた無線装置の利用が広がりつつある。ミリ波を用いた無線技術は、特に、高精細画像の無線通信やギガビット級の高速データの無線通信への応用が期待されている。【０００３】
また、高速無線通信ネットワークとして、ミリ波ＷＰＡＮ（Wireless  Personal  Area  Network）が期待されている。ミリ波ＷＰＡＮでは、アンテナの指向性を利用し、マルチパスが比較的少ない見通内（ＬＯＳ：Line-Of-Sight）通信と、マルチパスが比較的多い見通外（ＮＬＯＳ：Non-Line-Of-Sight）通信と、が想定されている。【０００４】
ミリ波ＷＰＡＮの規格を策定しているＩＥＥＥ８０２．１５．３ｃでは、前者のＬＯＳ通信について、超高速なダウンロードへの応用が考えられている。この応用では、例えば、簡単な２値変調、または、ＱＰＳＫ（Quadrature  Phase  Shift  Keying）等の４値変調を用いて、シングルキャリアで伝送を行うことにより（シングルキャリア変調）、消費電力を抑え、ダウンロード先でのバッテリ運用を可能にすることが期待されている。【０００５】
また、ＩＥＥＥ８０２．１５．３ｃでは、後者のＮＬＯＳ通信について、非圧縮ビデオストリーミング等への応用が想定され、人が伝送路を横切ってＮＬＯＳ環境になっても通信できるように考えられている。この応用では、例えば、２次変調としてＯＦＤＭ（Orthogonal  Frequency  Division  Multiplexing）等を用いて、マルチキャリアで伝送を行うことにより（マルチキャリア変調）、高いマルチパス耐性を得ることが期待されている。【０００６】
なお、周波数の低いマイクロ波帯を用いた無線ＬＡＮ（２．４ＧＨｚ／５ＧＨｚ帯）では、ミリ波帯に比べ電波の直進性が弱く、マルチパスが多いため、ＬＯＳ環境およびＮＬＯＳ環境に応じて変調方式を変更するという考え方はない。ただし、伝搬環境に応じて、ＢＰＳＫ（Binary  Phase  Shift  Keying）／ＱＰＳＫ／１６ＱＡＭ（Quadrature  Amplitude  Modulation）／６４ＱＡＭのいずれかの変調方式を選択するケースはある。【０００７】
上述のような応用に適用される無線装置においては、無線装置内部の送信機に搭載される電力増幅器が重要な技術となる。従来の電力増幅器には、化合物半導体が用いられてきたが、量産に適し、低コスト化を実現できるシリコン半導体の微細化が進展したため、ミリ波帯でも動作可能なＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）を用いた電力増幅器の開発がなされている。【０００８】
非特許文献１では、１３０ｎｍテクノロジのＣＭＯＳを用いた６０ＧＨｚ帯の電力増幅器において、出力電力２ｄＢｍが得られている。【０００９】
しかしながら、主として送信機のフロントエンドで用いられる電力増幅器には、高出力化を図る上での課題がある。【００１０】
例えば、電力増幅器に、ＣＭＯＳプロセスで形成されるｎチャンネルＭＯＳ（ｎＭＯＳ）を用いることを想定する。【００１１】
電力増幅器においては、高周波化に対応してｎＭＯＳの微細化を進めていくと、ｎＭＯＳのゲート酸化膜を薄くしていく必要があるため、耐圧が下がり、加える電源電圧も下げていく必要がある。【００１２】
一方、電力増幅器においては、多段増幅器の構成の場合、出力を高めるためには、最終段の増幅器の電圧振幅または電流振幅を大きく取る必要が生じる。電力増幅器においては、ｎＭＯＳの微細化を進めていっても、電流はあまり減少しないが、上述のように電源電圧を下げる必要があるため、電圧振幅が取れなくなってしまう。【００１３】
非特許文献２では、９０ｎｍテクノロジのＣＭＯＳを用いた６０ＧＨｚ帯の電力増幅器において、出力電力９．３ｄＢｍが得られている。【００１４】
しかしながら、非特許文献２では、電源電圧が通常用いられる電源電圧（１．０−１．２Ｖ）を超えており、実用上必要となる信頼性について考慮されていない。【００１５】
電力増幅器で問題となる信頼性は、ＭＯＳトランジスタのホットキャリア劣化が主要因となって決定されている。ホットキャリア劣化とは、チャネル中で高電界によって加速された高エネルギーのキャリアが、ゲート酸化膜にトラップされ、しきい値電圧や相互コンダクタンスが変化する現象を指す。ホットキャリア劣化の度合いは、ＭＯＳトランジスタの基板電流（Ｉｓｕｂ）によりモニタすることができる。【００１６】
特許文献１によれば、ＭＯＳトランジスタのホットキャリア劣化の蓄積Ａｇｅは下記の数式（１）で表される。なお、数式（１）の逆数が、ＭＯＳトランジスタの規格化された寿命となる。また、数式（２）〜（４）は、数式（１）の計算に用いられる式である。【００１７】
【数１】
2009057385.tif 000003
【００１８】
【数２】
2009057385.tif 000004
【００１９】
【数３】
2009057385.tif 000005
【００２０】
【数４】
2009057385.tif 000006
ここで、Ｈは定数、Ｗはゲート幅、Ｖｄはドレイン電圧、Ｉｄはドレイン電流、Ｖｇｓはゲート−ソース間電圧、Ｖｔｈはしきい値電圧である。また、ｍはインパクトイオン化と界面準位生成に関する係数であり、概ね３である。また、ＡｉとＢｉは定数、Ｅｃｒｔｉは飽和速度の臨界電界、Ｌはチャネル長、εｓｉ，εｏｘはそれぞれシリコン基板とゲート酸化膜の誘電率、Ｔｏｘはゲート酸化膜の厚さ、Ｘｊはドレイン接合深さである。なお、数式（１）は、ＲＦ（Radio  Frequency）信号が入力されたＲＦ状態でも、ＤＣ（direct  current）が印加されたＤＣ状態でも適用可能である。【００２１】
チャネル中の電界強度が高い微細なＭＯＳトランジスタでは、インパクトイオン化が起きやすく、ホットキャリア劣化が特に深刻な問題となる。特に、電圧振幅の増幅が必要な電力増幅器においては、単に電源電圧を考慮するだけではなく、信頼性の観点からも許容される電圧振幅を考慮する必要が生じる。【００２２】
この問題を回避するため、電力増幅器には、「マルチオキサイド」と呼ばれる手法が適用される。マルチオキサイドとは、電力増幅器が多段増幅器の構成の場合、信号の電圧振幅が低い前段の増幅器には、微細な（ゲート長が短い）ＭＯＳトランジスタを用い、電圧振幅が大きな最終段の増幅器には、長ゲートで、ゲート酸化膜が厚いＭＯＳトランジスタを用いる手法である。長ゲートのＭＯＳトランジスタは、利得や効率などの性能は低いが、電源電圧または耐圧が高いため、電力増幅器の信頼性の確保に寄与し得る。【００２３】
しかしながら、マルチオキサイドの手法は、マイクロ波帯では用いることができるが、ミリ波帯では用いることができない。【００２４】
図１に、非特許文献３および非特許文献４などを基に作成した、ＣＭＯＳプロセスで形成されるＭＯＳトランジスタのゲート長（世代）と最大発振周波数および電源電圧との関係を示す（一部、予測を含む）。【００２５】
例えば、電力増幅器の動作周波数として６０ＧＨｚを想定した場合、アナログ回路ではおおよそ３倍の最大発振周波数（ｆｍａｘ）が必要とされているので、ｆｍａｘが２００ＧＨｚ程度のゲート長９０ｎｍのＣＭＯＳトランジスタが使われる。【００２６】
この場合、電力増幅器の電源電圧として、例えば１Ｖが用いられる。ただし、最終段の増幅器では、概ね電源電圧の２倍程度の電圧が加わるので、少なくとも電源電圧が２Ｖ程度に相当するゲート長２４０ｎｍのＣＭＯＳトランジスタを用いるべきである。しかし、ゲート長２４０ｎｍのＣＭＯＳトランジスタのｆｍａｘは、約４０ＧＨｚに過ぎない。【００２７】
即ち、図１は、電力増幅器の動作周波数が６０ＧＨｚである場合、利得が０ｄＢ以下になり、最終段の増幅器にはゲート長２４０ｎｍのＣＭＯＳトランジスタを適用することができないことを示している。【００２８】
このように、マルチオキサイドの手法は、ゲート長が１８０ｎｍ程度、ｆｍａｘが３０ＧＨｚ（動作周波数が１０ＧＨｚ以下）のＣＭＯＳトランジスタに有効である。【００２９】
なお、デジタル回路の出力部分に用いられるＭＯＳトランジスタでも、同様に長ゲートでゲート酸化膜が厚いものが適用される。非特許文献５によれば、このようなＭＯＳトランジスタを用いた場合の限界の電源電圧は、１．８Ｖ（ゲート長では１８０ｎｍ）であることが指摘されている。この指摘は、アナログ回路とも対応がとれている。【００３０】
以上の通り、マルチオキサイドの手法は、周波数が概ね１０ＧＨｚ以上のマイクロ波帯および周波数が高いミリ波（＞３０ＧＨｚ）帯において適用することができない。【００３１】
したがって、微細なＭＯＳトランジスタを用いて、上記周波数で動作する電力増幅器においては、ＭＯＳトランジスタのホットキャリア劣化に起因する信頼性の確保と高出力化との両立を図ることが課題となっている。【００３２】
また、先に述べた通り、ミリ波帯では、シングルキャリア変調およびマルチキャリア変調の両変調方式に対応することが望ましい。また、先に述べた通り、電力増幅器の低コスト化・高周波化のためには、ミリ波帯で動作可能なＣＭＯＳを用いることが望ましい。しかしながら、電力増幅器においては、高周波化に対応してＣＭＯＳの微細化が進み、それに伴って印加できる電源電圧が下がっていることから、高出力化、高線形化、高効率化が困難になってきている。また、電力増幅器においては、ホットキャリア劣化等の信頼性の観点での制限から、大きな信号振幅が許されない。【００３３】
したがって、微細なＭＯＳトランジスタを用いて、上記周波数で動作する電力増幅器においては、このような制約の中で、上述した両変調方式に対応し、かつ高出力化、高線形化、高効率化を図ることも課題となっている。
【特許文献１】特開２００５−２５９７７７号公報
【非特許文献１】C.  H.  Doan  他,  「Millimeter-wave  CMOS  Design」,  IEEE  Journal  of  Solid-State  Circuits,  Vol.40,  pp.144-155,  Jan.  2005.
【非特許文献２】Terry  Yao,  他,  「Algorithmic  Design  of  CMOS  LNAs  and  PAs  for  60-GHz  Radio」、IEEE  J.  Solid-State  Circuits,  vol.  42,  pp.  1044-1057,  May.  2007.
【非特許文献３】Herbert  S.  Bennett  他  、「Device  and  Technology  Evolution  for  Si-Based  RF  Integrated  Circuits」、IEEE  Transactions  on  Electron  Devices,  pp.1235-1258  Vol.  52,  No.  7,  July  2005.
【非特許文献４】The  International  Technology  Roadmap  for  Semiconductors:2005  （ITRS2005）.
【非特許文献５】Klaas  Bult、「Analog  Broadband  Communication  Circuits  in  Pure  Digital  Deep  Sub-Micron  CMOS」、IEEE  International  Solid-State  Circuit  Conference,  Digest,  pp.  76-77,  Feb.,  1999.
【発明の開示】
【００３４】
そこで、本発明の目的は、上述した課題のいずれかを解決する電力増幅器、電力増幅器の制御方法を提供することである。
【００３５】
上記目的を達成するために本発明の電力増幅器は、
ゲート長が１８０ｎｍ以下であるＭＯＳトランジスタと、前記ＭＯＳトランジスタのドレイン端子に接続された出力側整合回路と、を有する電力増幅器であって、
前記ＭＯＳトランジスタは、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎが０．５〜０．９であり、前記Ｖｄ＿ｎがドレイン−ソース間電圧として印加され、
前記ドレイン端子から前記出力整合回路をみた負荷インピーダンスを前記ＭＯＳトランジスタのゲート幅Ｗ（ｍｍ）で規格化した値がＺＬ（＝ＲＬ＋ｊ・ＸＬ）であり、
前記ＺＬの実部（ＲＬ）は、ＲＬ＞０．６４×Ｖｄ＿ｎ＋０．１９（Ω・ｍｍ）で、かつ、ＲＬ＜０．６４×Ｖｄ＿ｎ＋１．７３（Ω・ｍｍ）であることを特徴とする。
【００３６】
本発明によれば、ＭＯＳトランジスタを用いた電力増幅器において、高い出力電力と長期の信頼性（寿命）との両立を図ることができるという効果が得られる。
【図面の簡単な説明】
【００３７】
【図１】ＭＯＳトランジスタにおける最大発振周波数および電源電圧のゲート長依存性を示す図である。
【図２】本実施形態の電力増幅器の第１および第２の例の構成を示す図である。
【図３】図２に示したＭＯＳトランジスタの構成を示す図である。
【図４Ａ】ゲート長が９０ｎｍのＭＯＳトランジスタにおける出力電力の負荷抵抗依存性を示す図である。
【図４Ｂ】ゲート長が９０ｎｍのＭＯＳトランジスタにおける寿命の負荷抵抗依存性を示す図である。
【図５Ａ】ゲート長が１８０ｎｍのＭＯＳトランジスタにおける出力電力の負荷抵抗依存性を示す図である。
【図５Ｂ】ゲート長が１８０ｎｍのＭＯＳトランジスタにおける寿命の負荷抵抗依存性を示す図である。
【図６Ａ】ゲート長が３５０ｎｍのＭＯＳトランジスタにおける出力電力の負荷抵抗依存性を示す図である。
【図６Ｂ】ゲート長が３５０ｎｍのＭＯＳトランジスタにおける寿命の負荷抵抗依存性を示す図である。
【図７】本実施形態の電力増幅器の第１の例に用いられる、ゲート長が９０ｎｍのＭＯＳトランジスタにおいて、規格化電圧および負荷抵抗をそれぞれ縦軸および横軸とした場合の出力電力（実線）および寿命（破線）の等高線を示す図である。
【図８Ａ】本実施形態の電力増幅器の第２の例に用いられる、ゲート長が９０ｎｍのＭＯＳトランジスタにおける出力電力の負荷リアクタンス依存性を示す図である。
【図８Ｂ】本実施形態の電力増幅器の第２の例に用いられる、ゲート長が９０ｎｍのＭＯＳトランジスタにおける寿命の負荷リアクタンス依存性を示す図である。
【図９】本実施形態の電力増幅器の第３の例の構成を示す図である。
【図１０】本実施形態の電力増幅器の第３の例において、ゲート長が９０ｎｍのＭＯＳトランジスタを用いた場合における出力電力、利得、電力負荷効率の入力電力依存性を示す図である。
【図１１】本実施形態の電力増幅器の第３の例の制御方法を説明するフローチャートである。
【図１２】本実施形態の電力増幅器の第４の例の構成を示す図である。
【図１３】本実施形態の電力増幅器の第４の例の制御方法を説明するフローチャートである。
【図１４】本実施形態の電力増幅器の設計方法の第１の例を説明するフローチャートである。
【図１５】本実施形態の電力増幅器の設計方法の第２の例を説明するフローチャートである。
【図１６】図１４においてＭＯＳトランジスタの計算結果の表示例として表示される、電流−電圧特性と負荷サークルを示す図である。
【図１７】図１５においてＭＯＳトランジスタの計算結果の表示例として表示される、出力電圧および寿命の等高線をスミスチャート上にプロットした図である。
【発明を実施するための最良の形態】
【００３８】
以下に、本発明を実施するための最良の形態について図面を参照して説明する。【００３９】
［電力増幅器の構成］
（第１の例）
本実施形態の電力増幅器の第１の例について説明する。【００４０】
図２に、本実施形態の電力増幅器の第１の例の構成を示す。なお、図２は、電力増幅器が１段増幅器である場合の構成または多段増幅器である場合の１段の構成を示したものである。【００４１】
図２を参照すると、本例の電力増幅器においては、能動素子としてＭＯＳトランジスタ１が用いられている。【００４２】
入力端子２から入力された信号は、入力側整合回路４を介して、ＭＯＳトランジスタ１のゲート端子に入力される。出力信号は、ＭＯＳトランジスタ１のドレイン端子から出力側整合回路５を介して、出力端子３から出力される。【００４３】
ＭＯＳトランジスタ１のドレイン端子から出力側整合回路５をみた負荷インピーダンスをＭＯＳトランジスタのゲート幅Ｗ（ｍｍ）で規格化した値がＺＬ（＝ＲＬ＋ｊ・ＸＬ）と定義される。【００４４】
なお、不図示のバイアス回路からは、ＭＯＳトランジスタ１のゲート端子およびドレイン端子のそれぞれに適切な電位（バイアス）が加えられている。【００４５】
図３に、ＭＯＳトランジスタ１のセル構成を示す。【００４６】
図３を参照すると、ＭＯＳトランジスタ１は、ドレイン電極、ソース電極、およびゲート電極（ゲートフィンガー）からなる複数のトランジスタセル６に分割されている。【００４７】
超高周波動作の場合、各トランジスタセル６から複数の線路７，８が接続される接続点までの距離、即ち複数の線路７，８の長さが重要になる。電力増幅器の動作周波数での複数の線路７，８の電気長がそれぞれ１０分の１以下波長である場合、良好な電力合成が可能になる。この場合、上述したＺＬは、出力側の線路８の接続点からみた出力側整合回路５の負荷インピーダンスと定義することができる。【００４８】
図４Ａおよび図４Ｂに、ＣＭＯＳプロセスで形成したゲート長９０ｎｍのｎＭＯＳトランジスタについて計算した、出力電力および寿命の負荷抵抗（ＲＬ）依存性をそれぞれ示す。【００４９】
なお、図４Ａおよび図４Ｂにおいて、寿命は、計算対象の半数のＭＯＳトランジスタのドレイン電流が１０％減少するまでの時間と定義する。また、計算の際には、入力電力として出力電力が飽和する手前のレベルを選択し、また、ゲート幅で規格化された負荷リアクタンス（ＸＬ）はゼロとした。また、パラメータとして規格化電圧Ｖｄ＿ｎが示されている。Ｖｄ＿ｎは、ＭＯＳトランジスタ１のドレイン−ソース間に加える電圧であり、ＤＣ状態で許容されている電源電圧（ＤＣで許容される値またはＲＦ無入力状態で規定される値）の最大値Ｖｄｄｍａｘで規格化されたものである。例えば、９０ｎｍテクノロジでは、Ｖｄｄｍａｘとして１Ｖまたは１．２Ｖが通常用いられている。【００５０】
図４Ａを参照すると、出力電力は、Ｖｄ＿ｎによらず、ＲＬが１．３Ω・ｍｍ付近で最大値（ピーク）になっている。各Ｖｄ＿ｎで出力電力が最大のＲＬを結ぶ線が、線Ａ１−Ａ１'で示されている。また、出力電力は、ＲＬの値に強く依存しており、最適なＲＬの範囲は狭い。【００５１】
また、図４Ｂを参照すると、各Ｖｄ＿ｎごとに、図４Ａの線Ａ１−Ａ１'に対応するＲＬを結ぶ線が線Ｂ１−Ｂ１'で示されている。Ｖｄ＿ｎが０．７〜０．９の範囲では、寿命のＲＬ依存性が大きいが、半導体デバイスに十分な寿命１×１０６〜１×１０８時間は確保されている。【００５２】
また、図５Ａおよび図５Ｂに、図４Ａおよび図４Ｂとの比較のために、ＣＭＯＳプロセスで形成したゲート長１８０ｎｍのｎＭＯＳトランジスタについて計算した、出力電力および寿命のＲＬ依存性をそれぞれ示す。同様に、図５Ａにも、出力電力が最大になるＲＬを結ぶ線を線Ａ２−Ａ２'で示し、また、図５Ｂにも、図５Ａの線Ａ２−Ａ２'に対応するＲＬを結ぶ線を線Ｂ２−Ｂ２'で示す。【００５３】
さらに、図６Ａおよび図６Ｂに、図４Ａおよび図４Ｂとの比較のために、ＣＭＯＳプロセスで形成したゲート長３５０ｎｍのｎＭＯＳトランジスタについて計算した、出力電力および寿命のＲＬ依存性をそれぞれ示す。同様に、図６Ａにも、出力電力が最大になるＲＬを結ぶ線を線Ａ３−Ａ３'で示し、また、図６Ｂにも、図６Ａの線Ａ３−Ａ３'に対応するＲＬを結ぶ線を線Ｂ３−Ｂ３'で示す。【００５４】
図４Ｂ、図５Ｂ、および図６Ｂを参照すると、いずれもＲＬが増加すると寿命が劣化し、あるＲＬを超えると劣化の割合が緩やかになる。寿命のＲＬ依存性が変動するときのＲＬを定義するため、各図において、ＲＬが低い領域の曲線を近似して描いた直線と、ＲＬが高い領域の曲線を近似して描いた直線と、をそれぞれ外挿し、その２つの直線の交点（Ｐ１，Ｐ２，Ｐ３）を求める。例えば、Ｖｄ＿ｎ＝０．７のポイントで比較すると、ゲート長が９０ｎｍの時にはＰ１は線Ｂ１−Ｂ１'の右側に位置し、ゲート長が１８０ｎｍの時にはＰ２は線Ｂ２−Ｂ２'の付近に位置し、ゲート長が３５０ｎｍの時にはＰ３は線Ｂ３−Ｂ３'の左側に位置している。【００５５】
即ち、図４Ｂのようにゲート長が９０ｎｍである微細なゲートの場合、Ｐ１は最大の出力電力が得られる線Ｂ１−Ｂ１'の右側に位置しているため、寿命のＲＬ依存性が強いことがわかる。よって、この場合、ＲＬと寿命の両方を考慮する必要がある。【００５６】
また、図６Ｂのようにゲート長が３５０ｎｍである長ゲートの場合、Ｐ３は線Ｂ３−Ｂ３'の左側に位置しているため、寿命のＲＬ依存性が低いことがわかる。よって、この場合、ＲＬよりも概ねＶｄ＿ｎ（電源電圧）に依存して寿命がきまる。【００５７】
これに対して、図５Ｂのようにゲート長が１８０ｎｍである場合、Ｐ２は線Ｂ２−Ｂ２'の付近に位置している。このことから、寿命のＲＬ依存性が変動する境界は、概ねゲート長１８０ｎｍであることがわかる。【００５８】
この知見に基づき、出力電力と寿命の観点から、Ｖｄ＿ｎおよびＲＬを最適な範囲に限定することができる。【００５９】
図７に、ＭＯＳトランジスタにおける規格化電圧Ｖｄ＿ｎおよび負荷抵抗（ＲＬ）をそれぞれ横軸および縦軸にとり、その中に出力電力の等高線（相対値、実線）および寿命の等高線（破線）を示す。このときのＭＯＳトランジスタ１のゲート長は９０ｎｍである。【００６０】
ここで、図７を基にして、出力電力が高く、かつ十分に長い寿命を確保できる、Ｖｄ＿ｎおよびＲＬの範囲を限定する。【００６１】
まず、概ねＶｄ＿ｎが０．９以下で、１×１０６時間以上の十分な寿命が確保されている。次に、図４Ｂを援用すると、Ｖｄ＿ｎを小さくすれば寿命が改善するが、０．５以下では寿命が良くならず、かつ出力電力は減少する一方であることが分かる。よって、Ｖｄ＿ｎはこの間（０．５〜０．９）が最適であるため、この間の範囲に限定する。【００６２】
また、ＲＬは、概ねＲＬ＞０．６４×Ｖｄ＿ｎ＋０．１９（Ω・ｍｍ）で、かつ、ＲＬ＜０．６４×Ｖｄ＿ｎ＋１．７３（Ω・ｍｍ）の範囲に限定する。【００６３】
このようにＶｄ＿ｎおよびＲＬを限定した範囲（図７中の平行四辺形で示す範囲。以下、限定範囲と称す）では、寿命の等高線に比べ、出力電力の等高線は左下に張り出している。このことは、同じ寿命であっても出力電力が高くとれることを示している。【００６４】
例えば、図７において、寿命が１×１０８時間の点線上をみると、限定範囲の中では概ね出力電力（相対値）は１０ｄＢよりも大きく、限定範囲の外では同じ寿命でも出力電力が減少している。この振る舞いは、図４Ａおよび図４Ｂにそれぞれ示した出力電力および寿命のＲＬ依存性と対応している。【００６５】
以上を要約すると、微細ゲートのＭＯＳトランジスタ１では、出力電力が高いＲＬの領域において寿命のＲＬ依存性が強く、そのＲＬ依存性が変動する境が概ねゲート長１８０ｎｍであること、また、適切なＶｄ＿ｎの下でＲＬを限定すれば、ＲＬ依存性を利用して高い出力電力と十分に長い寿命が得られること、が見出された。【００６６】
したがって、本例の電力増幅器では、図７の限定範囲となるＶｄ＿ｎおよびＲＬを与えるように出力側整合回路５を設計する。【００６７】
また、本例の電力増幅器では、負荷インピーダンス（ＺＬ）の定義が重要である。上述したように、図３において、線路８の電気長が概ね１０分の１波長以下である場合には、負荷インピーダンスをみる基準点は線路８の接続点と定義することができる。これに対して、線路８の電気長が１０分の１波長よりも大きい場合は、各々のトランジスタセル６からみた出力側の負荷インピーダンスをＺＬとみなすことが妥当である（実際には、整合回路のインピーダンスとして、ＺＬ／Ｗを与える）。また、トランジスタセル６から線路８の接続点までの間に、なんらかの素子が挿入された場合、その素子の手前（トランジスタセル６側）の基準点から、出力側をみた負荷インピーダンスをＺＬとみなすことが妥当である。【００６８】
次に、寿命の計算方法の例を示す。ＤＣ状態での寿命τ０と、その寿命τ０を測定したときのＩｓｕｂ＿０，Ｉｄ＿０と、を用いて、数式（５）によりＡｇｅを求める。【００６９】
【数５】
2009057385.tif 000007
高周波動作で同じＡｇｅを与える場合、数式（１）と数式（５）は等しくなるので、ＲＦ状態での寿命τを含む数式は、以下の数式（６）のようになる。【００７０】
【数６】
2009057385.tif 000008
周波数ｆのＣＷ波（連続波）を想定した場合、数式（６）は以下の数式（７）のようになる。【００７１】
【数７】
2009057385.tif 000009
また、τは、以下の数式（８）で表される。【００７２】
【数８】
2009057385.tif 000010
ここで、数式（９）に示す条件が成立するとした場合、τは、簡略して数式（１０）のように表すことができる。【００７３】
【数９】
2009057385.tif 000011
【００７４】
【数１０】
2009057385.tif 000012
上記の数式は、寿命計算の一例に用いられるに過ぎず、修正や変更をしても差し支えない。【００７５】
上述したように本例の電力増幅器においては、ゲート長が１８０ｎｍ以下のＭＯＳトランジスタ１を用いた電力増幅器において、Ｖｄ＿ｎを０．５〜０．９とし、また、ＲＬをＲＬ＞０．６４×Ｖｄ＿ｎ＋０．１９（Ω・ｍｍ）で、かつ、ＲＬ＜０．６４×Ｖｄ＿ｎ＋１．７３（Ω・ｍｍ）とすることにより、高い出力電力と長い寿命との両立を図ることができる。【００７６】
なお、本例の電力増幅器は、多段増幅器の構成とした場合、直列合成または並列合成のどちらにしても良い。【００７７】
また、本例の電力増幅器は、ＭＯＳトランジスタ１として、高速動作が可能なｎチャンネルＭＯＳ（ｎＭＯＳ）を用いることが好ましい。【００７８】
また、本例の電力増幅器は、マルチオキサイドの技術が適用できないゲート長が１８０ｎｍ以下のＭＯＳトランジスタ１を用いる場合に特に有効であり、好ましい適用周波数は１０ＧＨｚ以上または３０ＧＨｚ以上のミリ波である。【００７９】
（第２の例）
本実施形態の電力増幅器の第２の例について説明する。なお、本例の電力増幅器は、構成自体は図２に示した第１の例と同様である。【００８０】
本例の電力増幅器では、第１の例と同様にＶｄ＿ｎおよびＲＬを限定するのに加えて、負荷リアクタンス（ＸＬ）も限定する。【００８１】
図８Ａおよび図８Ｂに、ＣＭＯＳプロセスで形成したＭＯＳトランジスタ１について計算した、出力電力および寿命のＸＬ依存性をそれぞれ示す。このとき、ＭＯＳトランジスタ１のゲート長は９０ｎｍであり、ＲＬは１．６（Ω・ｍｍ）である。【００８２】
図８Ａおよび図８Ｂを参照すると、ＸＬがほぼゼロ付近で出力電力が大きくなり、また、寿命も長くなっている。また、特に、寿命のＸＬ依存性が強いことが明らかであり、概ねＸＬ＞−１．２８（Ω・ｍｍ）で、かつ、ＸＬ＜２．０５（Ω・ｍｍ）の範囲で寿命は良好な値を示す。よって、ＸＬは、この範囲に限定する。【００８３】
したがって、本例の電力増幅器では、第１の例での条件に加えて、上記範囲のＸＬを与えるように出力側整合回路５を設計する。【００８４】
（第３の例）
本実施形態の電力増幅器の第３の例について説明する。【００８５】
図９に、本実施形態の電力増幅器の第３の例の構成を示す。なお、図９は、電力増幅器が１段増幅器である場合の構成または多段増幅器である場合の１段の構成を示したものである。【００８６】
図９を参照すると、本例の電力増幅器においては、能動素子としてＭＯＳトランジスタ１が用いられている。【００８７】
入力端子２から入力された信号は、入力側整合回路４を介して、ＭＯＳトランジスタ１のゲート端子に入力される。出力信号は、ＭＯＳトランジスタ１のドレイン端子から出力側整合回路５を介して、出力端子３から出力される。【００８８】
ＭＯＳトランジスタ１のドレイン端子から出力側整合回路５をみた負荷インピーダンスをＭＯＳトランジスタのゲート幅Ｗ（ｍｍ）で規格化した値がＺＬ（＝ＲＬ＋ｊ・ＸＬ）と定義される。【００８９】
また、ＭＯＳトランジスタ１のゲート端子およびドレイン端子には、外部から制御されるゲート側電源回路９およびドレイン側電源回路１０がそれぞれ接続される。【００９０】
このうち少なくともドレイン側電源回路１０は、外部からの電源電圧の指示を受けて、ドレイン−ソース間に印加する電圧を変化させることができる。【００９１】
さて、シングルキャリア変調（ＡＳＫ（Amplitude  Shift  Keying）、ＦＳＫ（Frequency  Shift  Keying）、ＢＰＳＫ、ＱＰＳＫ、８相ＰＳＫ、１６ＱＡＭ）の場合には、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎを０．５〜０．９としてドレイン−ソース間電圧として印加することにより、信頼性と高出力特性を両立させる。【００９２】
一方、マルチキャリア変調の場合には、Ｖｄ＿ｎを０．９〜１としてドレイン−ソース間電圧として印加することにより、高線形化（高飽和出力化）を実現し、低ひずみ特性と高出力特性とを両立させる。この結果、各々の変調方式で最適動作が可能となり、高効率化も実現できる。【００９３】
以下に、本例の電力増幅器の動作の詳細を説明する。【００９４】
先に述べた通り、微細ゲートのＭＯＳトランジスタ１では、出力電力が高いＲＬの領域において寿命のＲＬ依存性が強く、そのＲＬ依存性が変動する境が概ねゲート長１８０ｎｍであること、また、適切なＶｄ＿ｎの下でＲＬを限定すれば、ＲＬ依存性を利用して高い出力電力と十分に長い寿命が得られること、が見出された。【００９５】
即ち、本例の電力増幅器の条件は、第２の例と同様であり、ＭＯＳトランジスタ１は、ＤＣ状態で許容できる電圧値で規格化された電圧Ｖｄ＿ｎが０．５〜０．９であり、Ｖｄ＿ｎがドレイン−ソース間電圧として印加される。また、ドレイン端子から出力整合回路５をみた負荷インピーダンスをＭＯＳトランジスタ１のゲート幅Ｗ（ｍｍ）で規格化した値がＺＬ（＝ＲＬ＋ｊ・ＸＬ）であり、ＺＬの実部（ＲＬ）は、ＲＬ＞０．６４×Ｖｄ＿ｎ＋０．１９（Ω・ｍｍ）で、かつ、ＲＬ＜０．６４×Ｖｄ＿ｎ＋１.７３（Ω・ｍｍ）である。さらには、ＺＬの虚部（ＸＬ）は、ＸＬ＞−１．２８（Ω・ｍｍ）で、かつ、ＸＬ＜２．０５（Ω・ｍｍ）である。【００９６】
この条件は、等振幅変調としてＦＳＫ、ＢＰＳＫ、ＱＰＳＫなどを施したシングルキャリア変調信号が電力増幅器に入力されることを想定し、入力電力として出力電力が飽和する手前のレベルで得られた知見に基づくものである。【００９７】
一方、２次変調としてＯＦＤＭを施したマルチキャリア変調信号の場合、ピーク電力と平均電力との差が大きく、平均電力でみたときの動作レベルは低くなる。例えば、飽和出力レベルから１０ｄＢ以上下がった動作レベルで動作させることもある。この場合には、平均出力電力は低くなるため、ＭＯＳＦＥＴのソース−ドレイン間電圧として印加するＶｄ＿ｎを０．９〜１としても、信頼性上問題になることはない。【００９８】
図１０に、ゲート長が９０ｎｍのＭＯＳトランジスタ１を用いた電力増幅器（６０ＧＨｚ帯、３段構成のＣＭＯＳ増幅器）における、出力電力、利得、電力負荷効率の入力電力依存性を示す。【００９９】
シングルキャリア変調時には（ＱＰＳＫ）、Ｖｄ＿ｎ＝０．７（Ｖｄ＝０．７Ｖ）とすると、利得１ｄＢ圧縮点（Ｐ１ｄＢ）で、出力電力６ｄＢｍ、電力負荷効率（ＰＡＥ）３％が得られる。この出力電力は、信頼性が確保された条件下で最大化したものである。【０１００】
一方、マルチキャリア変調時には、低ひずみ動作のためにＰ１ｄＢから１０ｄＢ下がった点（１０ｄＢ  ＢＯ）での動作が要求された場合、出力電力は、Ｖｄ＿ｎ＝０．７（Ｖｄ＝０．７Ｖ）の場合で−５ｄＢｍ、Ｖｄ＿ｎ＝１（Ｖｄ＝１Ｖ）の場合で０ｄＢｍが得られており、電圧を高めることによって大きく改善する。また、電力負荷効率も１％未満から１％程度に向上している。このとき、出力電力は、シングルキャリア変調のときよりも小さいので、信頼性上問題になることはない。【０１０１】
図１１に、本例の電力増幅器の制御方法を説明するフローチャートを示す。なお、図１１は、本例の電力増幅器を含む無線装置が行う制御方法を示したものである。【０１０２】
図１１を参照すると、電力増幅器の制御を開始するにあたり（Ｓ１１）、まず、変調方式が設定され（Ｓ１２）、その設定に基づき電力増幅器に入力される信号がマルチキャリア変調信号かどうかを判定する（Ｓ１３）。マルチキャリア変調信号の場合には、例えば、Ｖｄ＿ｎを１とする（Ｓ１４−１）。一方、シングルキャリア変調信号の場合には、例えば、Ｖｄ＿ｎを０．７とする（Ｓ１４−２）。その後、この値のＶｄ＿ｎを出力するようドレイン側電源回路１０に指示し（Ｓ１５）、ドレイン側電源回路１０からＭＯＳトランジスタ１にＶｄ＿ｎを印加する（Ｓ１６）。以上で、電力増幅器の制御が終了し（Ｓ１８）、以降、無線通信が開始される。これらの動作によって、前述したような最適な電圧が設定される。【０１０３】
上述したように本例の電力増幅器によれば、シングルキャリア変調およびマルチキャリア変調の両変調方式に対応してＭＯＳトランジスタ１のドレイン−ソース間電圧を制御することにより、それぞれの変調方式で高い性能を発揮することが可能である。【０１０４】
（第４の例）
本実施形態の電力増幅器の第４の例について説明する。【０１０５】
図１２に、本実施形態の電力増幅器の第４の例の構成を示す。なお、図１２は、電力増幅器が１段増幅器である場合の構成または多段増幅器である場合の１段の構成を示したものである。【０１０６】
図１２を参照すると、本例の電力増幅器は、２つの電力増幅器ユニット１３ａ，１３ｂが設けられている。【０１０７】
電力増幅器ユニット１３ａ，１３ｂにおいては、能動素子としてそれぞれＭＯＳトランジスタ１ａ，ｂが用いられている。【０１０８】
入力端子２から入力された信号は、外部から制御されるスイッチ１１によって、電力増幅器ユニット１３ａ，１３ｂのどちらか一方に入力される。【０１０９】
電力増幅器ユニット１３ａに入力された信号は、入力側整合回路４ａを介して、ＭＯＳトランジスタ１ａのゲート端子に入力され、ＭＯＳトランジスタ１ａのドレイン端子から出力側整合回路５ａを介して出力される。【０１１０】
一方、電力増幅器ユニット１３ｂに入力された信号は、入力側整合回路４ｂを介して、ＭＯＳトランジスタ１ｂのゲート端子に入力され、ＭＯＳトランジスタ１ｂのドレイン端子から出力側整合回路５ｂを介して出力される。【０１１１】
各電力増幅器ユニット１３ａ，１３ｂから出力される信号は、同様に外部から制御されるスイッチ１２によって切り替えられ、出力端子３から出力される。【０１１２】
また、ＭＯＳトランジスタ１ａ，１ｂのゲート端子およびドレイン端子には、外部から制御されるゲート側電源回路９およびドレイン側電源回路１０がそれぞれ接続される。【０１１３】
このうち少なくともドレイン側電源回路１０は、外部からの電源電圧の指示を受けて、ドレイン−ソース間に印加する電圧を変化させることができる。【０１１４】
本例の電力増幅器は、外部制御によって、電力増幅器ユニットの選択と、選択された電力増幅器ユニット内のＭＯＳトランジスタに印加するドレイン−ソース間電圧の設定と、を行うことができる。【０１１５】
本例の電力増幅器は、第３の例と同じ考え方に基づくが、以下の点で異なる。【０１１６】
即ち、本例の電力増幅器は、第３の例の電力増幅器に相当する、印加電圧が異なる複数の電力増幅器ユニットを設け、少なくとも１つの電力増幅器ユニットをシングルキャリア変調信号が入力されるシングルキャリア用電力増幅器ユニットとし、これとは異なる少なくとも１つの電力増幅器ユニットをマルチキャリア変調信号が入力されるマルチキャリア用電力増幅器ユニットとする。そして、電力増幅器に入力される信号がマルチキャリア変調信号またはシングルキャリア変調信号のどちらであるかに応じて、シングルキャリア用電力増幅器ユニットまたはマルチキャリア用電力増幅器ユニットを選択して切り替える。【０１１７】
図１３に、本例の電力増幅器の制御方法を説明するフローチャートを示す。なお、図１３は、本例の電力増幅器を含む無線装置が行う制御方法を示したものである。また、以下では、電力増幅器ユニット１３ａがマルチキャリア用の電力増幅器ユニット、電力増幅器ユニット１３ｂがシングルキャリア用の電力増幅器ユニットであるものとする。【０１１８】
図１３を参照すると、電力増幅器の制御を開始するにあたり（Ｓ１１）、まず、変調方式が設定され（Ｓ１２）、その設定に基づき電力増幅器に入力される信号がマルチキャリア変調信号かどうかを判定する（Ｓ１３）。マルチキャリア変調信号の場合には、例えば、Ｖｄ＿ｎを１とし（Ｓ１４−１）、この値のＶｄ＿ｎをマルチキャリア用の電力増幅器ユニット１３ａに出力するようドレイン側電源回路１０に指示し（Ｓ１５−１）、ドレイン側電源回路１０から電力増幅器ユニット１３ａ内のＭＯＳトランジスタ１ａにＶｄ＿ｎを印加し（Ｓ１６−１）、マルチキャリア用の電力増幅器ユニット１３ａを選択するようスイッチ１１，１２を切り替える（Ｓ１７−１）。以上で、電力増幅器の制御が終了し（Ｓ１８）、以降、無線通信が開始される。一方、シングルキャリア変調信号の場合には、例えば、Ｖｄ＿ｎを０．７とし（Ｓ１４−２）、この値のＶｄ＿ｎをシングルキャリア用の電力増幅器ユニット１３ｂに出力するようドレイン側電源回路１０に指示し（Ｓ１５−２）、ドレイン側電源回路１０から電力増幅器ユニット１３ｂ内のＭＯＳトランジスタ１ｂにＶｄ＿ｎを印加し（Ｓ１６−２）、シングルキャリア用の電力増幅器ユニット１３ｂを選択するようスイッチ１１，１２を切り替える（Ｓ１７−２）。以上で、電力増幅器の制御が終了し（Ｓ１８）、以降、無線通信が開始される。【０１１９】
上述したように本例の電力増幅器によれば、シングルキャリア変調とマルチキャリア変調の両変調方式に対応して、ドレイン−ソース間電圧が異なるＭＯＳトランジスタ１ａ，１ｂをそれぞれ有する電力増幅器ユニット１３ａ，１３ｂを切り替えて使用することにより、それぞれの変調方式で高い性能を発揮することが可能である。【０１２０】
なお、第３および第４の例では、Ｖｄ＿ｎに特定の値を用いているが、Ｖｄ＿ｎは、シングルキャリ変調時には０．５から０．９、マルチキャリア変調時にはシングルキャリア変調時よりも大きい値であればよい。また、通常の電源電圧の精度等を考えれば、Ｖｄ＿ｎは、１０％の変動を考慮し、マルチキャリア変調時には０．９から１の間が望ましい。【０１２１】
また、第３および第４の例では、制御方法の一例を示したが、変調方式に従って、Ｖｄ＿ｎを変更する、または、電力増幅器ユニットを切り替える制御が可能であれば、上述の制御方法に限定されない。【０１２２】
［電力増幅器の設計方法］
（第１の例）
本実施形態の電力増幅器の設計方法の第１の例について説明する。【０１２３】
図１４に、本実施形態の電力増幅器の設計方法の第１の例（一部）を説明するフローチャートを示す。なお、図１４は、コンピュータで実行される支援ソフトフェア（設計用ＣＡＤツール等）が行う、図２に示した電力増幅器の設計方法を示したものである。【０１２４】
図１４を参照すると、電力増幅器の設計を開始するにあたり（Ｓ１）、まず、シミュレータに、ＭＯＳトランジスタ１のバイアス条件を設定し（Ｓ２）、入力電力を設定する（Ｓ３）。次に、シミュレータに、負荷インピーダンス（ＺＬ）を設定する（Ｓ４）。次に、シミュレータに、例えば、数式（８）または数式（９）の右辺の値を用いて、ＭＯＳトランジスタ１の寿命を計算させる（Ｓ５−１）。予め決められたすべての負荷インピーダンスについて計算が終了したかどうか判定し（Ｓ６）、まだ終了していなければ、Ｓ４，Ｓ５−１を繰り返し、負荷インピーダンスの設定を変化させながら寿命を計算させる。計算が終了したら、シミュレータに、計算結果を表示させ（Ｓ７）、この計算結果を基に出力側整合回路５の設計を行う（Ｓ８）。以上で、電力増幅器の設計を終了する（Ｓ９）。【０１２５】
（第２の例）
本実施形態の電力増幅器の設計方法の第２の例について説明する。【０１２６】
図１４に示した第１の例では、寿命の負荷インピーダンス依存性に着目して設計を行っていたが、その他の性能指標を組み合わせることも可能である。【０１２７】
例えば、電力増幅器では、出力電力、電力利得、効率が負荷インピーダンスに依存しており、これらの依存性を明らかにするためロードプルというＦＥＴ評価方法がある。さらに、このロードプルというＦＥＴ評価方法をシミュレータ上で表して、電力増幅器の設計に適用することが一般的に行われる。【０１２８】
図１５に、本実施形態の電力増幅器の設計方法の第２の例（一部）を説明するフローチャートを示す。なお、図１５は、コンピュータで実行される支援ソフトフェア（設計用ＣＡＤツール等）が行う、図２に示した電力増幅器の設計方法を示したものである。【０１２９】
図１５を参照すると、本例の電力増幅器の設計方法は、ロードプルと寿命計算を組合せた方法となっており、特に、図１５では、ロードプルとして出力電力に着目している。【０１３０】
本例の電力増幅器の設計方法では、ＭＯＳトランジスタ１について、寿命の計算（Ｓ５−１）に加え、出力電力の計算（Ｓ５−２）を行う点のみが、第１の例と異なる。【０１３１】
以下、図１４および図１５に示したＳ７におけるＭＯＳトランジスタ１の計算結果の表示例について、図１６および図１７を用いて説明する。【０１３２】
図１６に、図１４に示したＳ７におけるＭＯＳトランジスタ１の計算結果の表示例として、ＭＯＳトランジスタ１の電流−電圧特性を示す。セットバイアス点と負荷インピーダンスを設定することにより、シミュレータを用いて、図１６のような負荷サークルを描くことができる。図１６には、規格化された基板電流（Ｉｓｕｂ）の等高線も描かれているが、この等高線は、例えば、数式（７）〜（９）などを用いて計算することが可能である。
同時に、負荷サークルもプロットされている（電力増幅器の動作周波数が６０ＧＨｚである場合の例）。この場合、数式（１）で示されるＡｇｅは、負荷サークルに沿って得られるＩｓｕｂとドレイン電流等とを時間で積算することで計算され、Ａｇｅの逆数が寿命となる。図１６に示すプロットは、寿命を確保するための参考として有用である。【０１３３】
図１７に、図１４に示したＳ７におけるＭＯＳトランジスタ１の計算結果の表示例として、負荷インピーダンスを示すスミスチャート上に、出力電力と寿命のそれぞれの等高線をプロットしたものを示す。図１７を用いれば、所要の出力電力と寿命が得られるかどうかが一目で理解することができる。そのため、図１７は、計算結果の表示（Ｓ７）には大変有用である。また、図１７を各電源電圧（または規格化電圧）についてプロットしていけば、出力電力、寿命、電源電圧の関係が理解しやすくなるなど、設計時のメリットは計り知れない。【０１３４】
ところで、図１６のプロットは、いくつかの更なる知見を与えている。例えば、負荷インピーダンスの虚部（負荷リアクタンスＸＬ）が、正または負の大きな値をとった場合、負荷サークルは膨らみ、基板電流が指数関数的に増加する右側（高電圧側）にも侵入する。これが寿命劣化の要因となり、本実施形態の電力増幅器の第２の例において、虚数がゼロ近傍に限定される根拠であると推測できる。また、ＧａＡｓのような化合物半導体を用いた電力増幅器の場合、図１６で示した幅の狭い負荷サークルは高周波では通常描かれない。これは主に寄生のリアクタンス成分によるものと考えられる。【０１３５】
本実施形態の電力増幅器では、ゲート長が短く、配線ルールが微細なＭＯＳトランジスタ形成プロセス（ＣＭＯＳプロセスを含む）を用いているために、１０ＧＨｚ以上の高い周波数でも寄生リアクタンス成分が少なく、ＸＬが小さい領域で幅の狭い負荷サークルが実現でき、寿命の劣化が抑えられていることが理解できる。この観点での検証ができるということからも、図１６は設計時に有効である。【０１３６】
上述したように第１および第２の例の電力増幅器の設計方法によれば、ＭＯＳトランジスタ１の出力電力と寿命との関係を明らかにし、ＭＯＳトランジスタ１の性能把握が容易になるため、高い性能の電力増幅器を短い時間で設計することができるという効果が得られる。また、ＭＯＳトランジスタ１の寿命、利得、効率、歪特性などを考慮しながら、電力増幅器を設計することができるという効果も得られる。【０１３７】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細には、本願発明の範囲内で当業者が理解し得る様々な変更をすることができる。【０１３８】
この出願は、２００７年１０月３１日に出願された日本出願特願２００７−２８３５３９および２００８年５月２０日に出願された日本出願特願２００８−１３１７７２を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１】
2009057385.tif 000013
【図２】
2009057385.tif 000014
【図３】
2009057385.tif 000015
【図４Ａ】
2009057385.tif 000016
【図４Ｂ】
2009057385.tif 000017
【図５Ａ】
2009057385.tif 000018
【図５Ｂ】
2009057385.tif 000019
【図６Ａ】
2009057385.tif 000020
【図６Ｂ】
2009057385.tif 000021
【図７】
2009057385.tif 000022
【図８Ａ】
2009057385.tif 000023
【図８Ｂ】
2009057385.tif 000024
【図９】
2009057385.tif 000025
【図１０】
2009057385.tif 000026
【図１１】
2009057385.tif 000027
【図１２】
2009057385.tif 000028
【図１３】
2009057385.tif 000029
【図１４】
2009057385.tif 000030
【図１５】
2009057385.tif 000031
【図１６】
2009057385.tif 000032
【図１７】
2009057385.tif 000033
【国際調査報告】
2009057385.tif 000034
2009057385.tif 000035
2009057385.tif 000036
2009057385.tif 000037