(57)【要約】  本発明を適用した１システムは、複数のメモリセルアレイ、及び該メモリセルアレイの予備とするメモリセルアレイである冗長セルアレイを備える。そのシステムは、更に、複数のメモリセルアレイ、及び冗長セルアレイにそれぞれデータを書き込むための複数の書込回路と、メモリセルアレイ別に配置された、格納対象として入力されたデータを保持する保持部と、メモリセルアレイの書込回路毎に配置され、該書込回路に出力するデータを、該メモリセルアレイの保持部、及び他のメモリセルアレイの保持部からそれぞれ入力するデータのなかから選択する選択部と、所定の信号がアクティブとなった場合に、２つ以上の選択部に同じデータを選択させ、該同じデータを３つ以上の書込回路に入力させることより、２つ以上のメモリセルアレイ、及び冗長セルアレイに該同じデータを書き込ませる切換部と、を具備する。
2013080309.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルアレイ、及び該メモリセルアレイの予備とするメモリセルアレイである冗長セルアレイを備えた半導体記憶装置において、
前記複数のメモリセルアレイ、及び前記冗長セルアレイにそれぞれデータを書き込むための複数の書込回路と、
メモリセルアレイ別に配置された、格納対象として入力されたデータを保持する保持部と、
前記メモリセルアレイの書込回路毎に配置され、該書込回路に出力するデータを、該メモリセルアレイの保持部、及び他のメモリセルアレイの保持部からそれぞれ入力するデータのなかから選択する第１の選択部と、
所定の信号がアクティブとなった場合に、２つ以上の第１の選択部に同じデータを選択させ、該同じデータを３つ以上の書込回路に入力させることより、２つ以上のメモリセルアレイ、及び前記冗長セルアレイに該同じデータを書き込ませる切換部と、
を具備することを特徴とする半導体記憶装置。
【請求項２】
請求項１記載の半導体記憶装置であって、
前記複数のメモリセルアレイ、及び前記冗長セルアレイからそれぞれデータを読み出すための複数の読出回路と、
前記メモリセルアレイの読出回路毎に配置され、該読出回路と、他のメモリセルアレイ、或いは前記冗長セルアレイの読出回路とからそれぞれ読み出されたデータのなかから１つを選択して出力する第２の選択部と、
前記所定の信号がアクティブとなった場合に、前記冗長セルアレイ用の読出回路から読み出されるデータを、前記複数のメモリセルアレイの各読出回路からそれぞれ前記第２の選択部を介して出力されるデータとは別に出力させる出力部と、
を更に具備する。
【請求項３】
請求項１、または２記載の半導体記憶装置であって、
前記所定の信号がアクティブとなった場合に、前記複数のメモリセルアレイに格納させたデータを用いて、該複数のメモリセルアレイ、及び前記冗長セルアレイからそれぞれ読み出されたデータが適切か否か確認するための比較を行う比較部、
を更に具備する。
【請求項４】
請求項２記載の半導体記憶装置であって、
前記出力部は、前記所定の信号がアクティブとなった場合に、前記冗長セルアレイと同じデータが書き込まれるメモリセルアレイの保持部を用いて、該冗長セルアレイから読み出されたデータを出力させる。
【請求項５】
半導体記憶装置に備えられた複数のメモリセルアレイ、及び該メモリセルアレイの予備とするメモリセルアレイである冗長セルアレイに存在する欠陥を検出する試験を実施するための方法であって、
前記複数のメモリセルアレイを対象にした第１のデータを用いて、該複数のメモリセルアレイ、及び前記冗長セルアレイにそれぞれデータを一度に書き込み、
前記複数のメモリセルアレイ、及び前記冗長セルアレイに書き込まれたデータを一度に読み出して、前記第１のデータよりビット数が多い第２のデータを出力し、
前記第１のデータを用いて、前記第２のデータが適切か否かをビット単位で確認する比較を行う、
ことを特徴とする半導体記憶装置の試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関する。
【背景技術】
【０００２】
半導体記憶装置のなかには、それぞれがデータを記憶可能なメモリセルアレイを複数、搭載することにより、所定のビット長のデータをメモリセルアレイ単位に分割して記憶するものがある。そのような半導体記憶装置の多くは、冗長セルアレイと呼ばれる、通常はアクセスされない予備のメモリセルアレイを搭載している。冗長セルアレイを搭載した半導体記憶装置では、メモリセルアレイのなかでデータの読み出し、或いは書き込みが行えないような欠陥が存在するメモリセルアレイの代わりに冗長セルアレイを用いることができる。このため、冗長セルアレイを搭載することにより、製造した製品に占める不良品の割合をより抑えることができる。【０００３】
半導体記憶装置に搭載されたメモリセルアレイは、欠陥の有無を確認する試験（冗長判別試験）により検査される。この冗長判別試験は、アドレス毎に、データの書き込み、及び読み出しを行い、書き込んだデータが読み出したデータと一致するか否か確認することで行われる。半導体記憶装置のなかには、このような冗長判別試験を半導体記憶装置自身が行う機能を搭載したものがある。その機能は、ＢＩＳＴ（Built-In Self Test）機能と呼ばれる。【０００４】
従来の冗長判別試験では、メモリセルアレイのみを対象に行われる。そのため、従来の冗長判別試験では、欠陥が検出されたメモリセルアレイの代わりに、欠陥が存在する冗長セルアレイが割り当てられる。これは、冗長判別試験を製品に対して行う場合、不良品とすべき製品を出荷する可能性があることを意味する。【０００５】
不良品とすべき製品の出荷をより回避するためには、冗長セルアレイも冗長判別試験の対象にすることが必要である。しかし、半導体記憶装置は、つまり半導体記憶装置に搭載されたＢＩＳＴ機能は、１アドレス分のビット長（例えば６４ビット）のデータの書き込み、及び読み出しを行う。このため、メモリセルアレイに加えて冗長セルアレイを冗長判別試験の対象にする場合、同一アドレスでそれぞれ２回のデータの書き込み、及び読み出しを行うようにするか、より長いデータの書き込み、及び読み出しを行う。【０００６】
同一アドレスでの２回のデータの書き込み、及び読み出しを行うことは、冗長判別試験に要する時間を増大させる。その時間は少なくとも倍増することになる。そのような試験時間の増大は望ましくない。【０００７】
１アドレスのビット長を越える長さのデータの書き込み、及び読み出しを行えるようにした場合、試験時間の増大は回避することができる。しかし、１アドレスのビット長を越える長さのデータの書き込み、及び読み出しを行えるようにするには、半導体記憶装置の回路規模を増大させなければならない。回路規模の増大は、製造コストを上昇させる。このようなことから、不良品とすべき半導体記憶装置をより確実に抽出するうえで、試験時間、及び製造コストの増大はより抑えるようにすることが望ましいと云える。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−８７５１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の１側面は、冗長判別試験に要する時間又は製造コストの増大を抑えられる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明を適用した１システムは、複数のメモリセルアレイ、及び該メモリセルアレイの予備とするメモリセルアレイである冗長セルアレイを備え、更に、複数のメモリセルアレイ、及び冗長セルアレイにそれぞれデータを書き込むための複数の書込回路と、メモリセルアレイ別に配置された、格納対象として入力されたデータを保持する保持部と、メモリセルアレイの書込回路毎に配置され、該書込回路に出力するデータを、該メモリセルアレイの保持部、及び他のメモリセルアレイの保持部からそれぞれ入力するデータのなかから選択する第１の選択部と、所定の信号がアクティブとなった場合に、２つ以上の第１の選択部に同じデータを選択させ、該同じデータを３つ以上の書込回路に入力させることより、２つ以上のメモリセルアレイ、及び冗長セルアレイに該同じデータを書き込ませる切換部と、を具備する。
【発明の効果】
【００１１】
本発明を適用した１システムでは、冗長判別試験に要する時間又は製造コストの増大を抑えることができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態による半導体記憶装置の構成例を説明する図である。
【図２】本実施形態による半導体記憶装置で冗長判別試験を実施する際の各信号の変化例を表すタイミングチャートである。
【図３】本実施形態による半導体記憶装置のＳＲＡＭ本体の構成を説明する図である。
【図４】各入出力部に備えられたヒューズデコーダの構成を説明する図である。
【図５】メモリセルアレイ、ライトドライバ回路、及びリードドライバ回路の構成を説明する図である。
【図６】冗長判別試験を実施した場合の各信号の変化例を表すタイミングチャートである。
【図７】本実施形態の変形例による冗長セルアレイ用の入出力部の構成を説明する図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、本実施形態による半導体記憶装置の構成例を説明する図である。その半導体記録装置はＳＲＡＭ（Static Random Access Memory）に本実施形態を適用したものである。ＳＲＡＭは、１つの装置として実現されるか、或いはプロセッサ等の装置に搭載されたものである。図１に表すように、半導体記憶装置は、ＳＲＡＭ本体１、パタン発生器２、２つのラッチ３及び４、コンパレータ５、及びデータ受信器６を備えている。
【００１４】
パタン発生器２、２つのラッチ３及び４、コンパレータ５、及びデータ受信器６は、ＢＩＳＴ機能を提供する。ＳＲＡＭ本体１は、データの保存を行う構成要素であり、複数のメモリセルアレイ、及びメモリセルアレイの予備とする冗長セルアレイを備える。ＢＩＳＴ機能は、ＳＲＡＭ本体１を構成する複数のメモリセルアレイ、及び冗長セルアレイに存在する欠陥を確認する冗長判別試験に対応する。冗長判別試験は、ＳＲＡＭ本体１で対象とするアドレスを順次、切り換えつつ行うことから「スキャン」とも呼ぶことにする。図１中の「ＳＣＡＮ  ＩＮ」は、冗長判別試験用の指示内容の入力を表している。
【００１５】
パタン発生器２は、冗長判別試験用の指示内容が格納される指令レジスタ（Instruction register）２１、データ発生器（Data generator）２２、及びカウンタ（Counter）２３を備える。
【００１６】
指令レジスタ２１は、冗長判別試験用の指示内容を格納する。データ発生器２２は、指令レジスタ２１に格納された指示内容に従い、ＳＲＡＭ本体１の１アドレスを試験するためのパタンを発生し出力する。カウンタ２３は、アドレスを指定するアドレス信号AD[j-1:0]を出力する。AD[j-1:0]の「[j-1:0]」はアドレス信号のビット数が所定数ｊであることを表している。アドレス信号AD[j-1:0]は、行アドレスを指定する部分と、列アドレスを指定する部分を含む。
【００１７】
図１において、「M_WE」「WD[i-1:0]」はそれぞれ、データ発生器２２から出力されるライトイネーブル信号、１アドレス分のデータを表している。「WD[i-1:0]」の「[i-1:0]」は、データのビット数が所定数ｉであることを表している。以降、データ全体を表す際には「データWD」と表記し、特定の１ビット以上のデータを表す際には「データWD[0]」「データWD[3:0]」等と表記する。１ビット以上のデータを特定する必要がない場合には「データWD[]」と表記する。この表記法は、他のデータでも用いる。
【００１８】
図１の「EXD[i-1:0]」は、ラッチ４から読み出された１アドレス分のデータを表している。図１の「RD[k-1:0]」は、ＳＲＡＭ本体１から読み出された１アドレス分のデータ（リードデータ）を表している。そのデータのビット数が所定数ｋであるのは、本実施形態では各メモリセルアレイと冗長セルアレイにそれぞれデータを１度に書き込み、各メモリセルアレイと冗長セルアレイからそれぞれ読み出したデータを出力するようにしているからである。それにより、所定数ｉと所定数ｋの間の関係は、ｋ＞ｉ、となっている。
【００１９】
コンパレータ５は、ＳＲＡＭ本体１からのデータRD[k-1:0]とラッチ４からのデータEXD[i-1:0]とをビット単位で対応付けて一致するか否かを確認するための比較を行う。それにより、コンパレータ５は、ビット数が所定数ｋの比較結果After_comp[k-1:0]を出力する。データ受信器６は、比較結果After_comp[k-1:0]を蓄積・保存するための構成要素である。データ受信器６に保存された各比較結果After_comp[k-1:0]は、それぞれ１アドレス分の試験結果として処理される。
【００２０】
図２は、本実施形態による半導体記憶装置で冗長判別試験を実施する際の各信号の変化例を表すタイミングチャートである。ここでは、各部の動作を表すために、信号（データ）として、ＳＲＡＭ本体１へのアクセス動作を制御するクロック信号（CLK）、アドレス信号AD[j-1:0]、ライトイネーブル信号M_WE、データWD[i-1:0]、データRD[k-1:0]、データEXD [i-1:0]、及び比較結果After_comp[k-1:0]を表している。次に図２を参照して、冗長判別試験を実施する際の各部の動作について具体的に説明する。
【００２１】
図２に表記の「Ａ」及び「Ｂ」はそれぞれ、データ発生器２２が出力したデータWD[i-1:0]の内容、或いはデータWD[i-1:0]に対応するアドレス信号AD[j-1:0]を表している。それにより、データWD[i-1:0]に表記のＢはそのデータWD[i-1:0]の内容を表し、Ｂが表記されたアドレス信号AD[[j-1:0]はそのデータWD[i-1:0]をＳＲＡＭ本体１に書き込ませた際のアドレス信号AD[[j-1:0]であることを表している。データ発生器２２は、データWD[i-1:0]をＳＲＡＭ本体１に書き込ませる場合、書き込ませるべきデータWD[i-1:0]を出力すると共に、アクティブのライトイネーブル信号W_WEを出力する。カウンタ２３は、ライトイネーブル信号W_WEがアクティブになるタイミングに合わせて、データWD[i-1:0]をＳＲＡＭ本体１に格納させるアドレスを指定するアドレス信号AD[j-1:0]を出力する。
【００２２】
データ発生器２２は、ライトイネーブル信号W_WEをインアクティブにした後、ライトイネーブル信号W_WEを再度アクティブにするまでの間に、同じデータWD[i-1:0]を出力する。例えばカウンタ２３も同様に、同じアドレス信号AD[j-1:0]をデータ発生器２２が同じデータWD[i-1:0]を出力するタイミングで再度、出力する。そのアドレス信号AD[j-1:0]の出力によって、ＳＲＡＭ本体１からのデータの読み出しが行われ、ＳＲＡＭ本体１はデータRD[k-1:0]を出力する。このようにして、ＳＲＡＭ本体１の同一アドレスへのデータWD[i-1:0]の書き込み、その読み出しが行われる。
【００２３】
ＳＲＡＭ本体１からのデータRD[k-1:0]の読み出しは、ＳＲＡＭ本体１内部の制御で自動的に行われる。その読み出しには、図２に表すように、クロック信号１周期分の時間を要する。２つのラッチ３及び４は、その時間分の調整（遅延）に用いられる。それにより、コンパレータ５には、ＳＲＡＭ本体１からのデータRD[k-1:0]がラッチ４からのデータEXD[i-1:0]とほぼ同時に入力される。それにより、コンパレータ５は、比較結果After_comp[k-1:0]を出力することができる。データ発生器２２による同じデータWD[i-1:0]の再度の出力は、ラッチ４からデータEXD[i-1:0]を出力させるために行われる。
【００２４】
比較結果After_comp[k-1:0]は、全てのメモリセルアレイ、及び全ての冗長セルアレイを対象にした試験結果を表すデータである。そのような比較結果After_comp[k-1:0]は、１回のデータWD[i-1:0]の書き込みによって全てのメモリセルアレイ、及び全ての冗長セルアレイにそれぞれ対応する部分のデータを格納し、１回の読み出しによってそれら全てからデータを読み出すことで得られる。このため、１アドレス分の冗長判別試験は、従来、メモリセルアレイのみを対象にしていた冗長判別試験と基本的に同じ時間で行うことができる。それにより、本実施形態では、冗長セルアレイを対象に含めることに伴い、冗長判別試験に要する時間が長くなるのを回避させている。
【００２５】
図３は、ＳＲＡＭ本体の構成を説明する図である。図３に表すように、ＳＲＡＭ本体１は、計ｉ個のメモリセルアレイ３１（３１−０〜３１−ｉ−１）、１個の冗長セルアレイ３１（３１−Ｒ）、並びにメモリセルアレイ３１、及び冗長セルアレイ３１−Ｒそれぞれに設けられた入出力部３２（３２−０〜３２−ｉ−１、３２−Ｒ）を備えている。冗長セルアレイ３１−Ｒは１個であるが、その数は２以上であっても良い。冗長セルアレイ３１−Ｒは１個であることから、所定数ｋと所定数ｉの関係はｋ＝ｉ＋１を満たしている。
【００２６】
ここでは、３１を共通の符号としてメモリセルアレイ、及び冗長セルアレイに付している。これは、メモリセルアレイと冗長セルアレイの間に構成上の相違が無いからである。メモリセルアレイ３１及び冗長セルアレイ３１−Ｒはそれぞれ各アドレスで１ビットのデータを記憶する。それにより、メモリセルアレイ３１の個数はｉとなっている。
【００２７】
図３において、各入出力部３２に表記の「ｂｉｔ［ｉ−３］−ｂｉｔ［０］」「ｂｉｔ［ｉ−２］」「ｂｉｔ［ｉ−１］」は、何れも、ｉビットのデータのなかで本来、対応付けられた１ビットのデータの位置を表している。「ｒｅｄｕｎｄａｎｔ  ｂｉｔ」は、冗長セルアレイ３１−Ｒが対応すべき１ビットのデータを表している。
【００２８】
入出力部３２の構成は、入出力部３２−０〜３２−ｉ−２、入出力部３２−ｉ−１、及び入出力部３２−Ｒで異なる。このことから、入出力部３２−ｉ−２、３２−ｉ−１、及び３２−Ｒに分けて構成を説明する。
【００２９】
入出力部３２−ｉ−２は、データWD[i-1:0]中の１ビットであるデータWD[i-2]を入力しラッチ３２ｄに保存する。ラッチ３２ｄに保存されたデータWD[i-2]はデータwdo[i-2]としてマルチプレクサ（図３中「ｍｕｘ」と表記）３２ｃの０端子に入力される。マルチプレクサ３２ｃの１端子には、入出力部３２−ｉ−３のラッチ３２ｄからのデータwdo[i-3]が入力される。マルチプレクサ３２ｃは、０端子、及び１端子にそれぞれ入力されたデータwdo[i-2]及びwdo[i-3]のうちの１つをヒューズデコーダ（fuse decoder）３２ｅ２から出力される制御信号ｓｈｆ［ｉ−２］に応じて選択し、ライトドライバ回路３２ａに出力する。ライトドライバ回路３２ａは、マルチプレクサ３２ｃから入力したデータをデータwgbl[i-2]としてメモリセルアレイ３１−ｉ−２に書き込む。
【００３０】
上記「ｓｈｆ［ｉ−２］」において、「［ｉ−２］」はｉビットのデータのなかで対応付けられた１ビットの位置（桁）を表すシンボル列である。その位置を特に限定する必要がない場合、その位置を表すシンボル列は省略し、「制御信号ｓｈｆ」と表記することとする。この表記法は、他の同様の符号でも用いる。
【００３１】
マルチプレクサ３２ｃは、制御信号ｓｈｆ［ｉ−２］の値（論理値）が０のときに０端子に入力されたデータwdo[i-2]を選択し、その値が１のときに１端子に入力されたデータwdo[i-3]を選択する。それにより、ライトドライバ回路３２ａに書き込ませるデータwgbl[i-2]は、入出力部３２−ｉ−２、及び３２−ｉ−３に入力されたデータWD[i-2]、WD[i-3]のなかから選択可能になっている。このため、例えばメモリセルアレイ３１−ｉ−３に欠陥が存在することが確認された場合、入出力部３２−ｉ−３に入力されたデータWD[i-3]を隣接する入出力部３２−ｉ−２からメモリセルアレイ３１−ｉ−２にデータwgbl[i-2]として書き込ませることができる。その場合、入出力部３２−ｉ−２に入力されたデータWD[i-2]は入出力部３２−ｉ−１からメモリセルアレイ３１−ｉ−１にデータwgbl[i-1]として書き込ませることになる。そのように、ＳＲＡＭ本体１は、欠陥の存在が確認されたメモリセルアレイ３１へのアクセスを禁止させ、そのメモリセルアレイ３１の代わりに他のメモリセルアレイ３１，或いは冗長セルアレイ３１−Ｒを使用させることができるようになっている。
【００３２】
メモリセルアレイ３１−ｉ−２からのデータの読み出しは、リード回路３２ｂによって行われる。リード回路３２ｂによって読み出されたデータrgbl[i-2]はデータsout[i-2]としてマルチプレクサ３２ｆの０端子に入力される。マルチプレクサ３２ｆの１端子には、入出力部３２−ｉ−１のリード回路３２ｂが読み出したデータrgbl[i-1]がデータsout[i-1]として入力される。
【００３３】
マルチプレクサ３２ｆは、マルチプレクサ３２ｃと同様に、ヒューズデコーダ３２ｅ２から出力される制御信号ｓｈｆ［ｉ−２］の値に応じて、０端子、或いは１端子に入力されたデータsout[i-2]或いはsout[i-1]を選択して出力する。その選択制御をマルチプレクサ３２と同じ制御信号ｓｈｆ［ｉ−２］により行わせることから、入出力部３２−ｉ−２に入力されたデータWD[i-2]をメモリセルアレイ３１−ｉ−１に書き込ませていた場合、マルチプレクサ３２ｆは、そのメモリセルアレイ３１−ｉ−１からデータrgbl[i-1]として読み出されたデータWD[i-2]（sout[i-1]）を選択することになる。マルチプレクサ３２ｆから選択・出力されたデータはラッチ３２ｇに保存され、データRD[i-2]としてＳＲＡＭ本体１の外部に出力される。
【００３４】
入出力部３２−ｉ−１は、大部分の構成は入出力部３２−ｉ−２と同じである。それにより、入出力部３２−ｉ−２と同じ構成要素には同一の符号を付している。それにより、入出力部３２−ｉ−２と異なる部分にのみ着目して説明を行う。
【００３５】
入出力部３２−ｉ−１では、ラッチ３２ｄと入力端子の間にマルチプレクサ３２ｈが配置されている。入力端子はマルチプレクサ３２ｈの０端子と接続され、そのマルチプレクサ３２ｈの１端子は入出力部３２−Ｒのリード回路３２ｂと接続されている。それにより、入出力部３２−ｉ−１は、ラッチ３２ｄに、入力されるデータWD[i-1]、及び冗長セルアレイ３１−Ｒから読み出されたデータrsout（データrred）のなかからマルチプレクサ３２ｈが選択したデータであるデータmoutを格納可能となっている。
【００３６】
マルチプレクサ３２ｈの選択制御用の制御信号としては、入出力部３２−Ｒの入力端子から入力される信号RED_TESTが入力される。その入力端子は、冗長判別試験の実施のために設けた端子である。その入力端子に入力される信号RED_TESTは、冗長判別試験を実施中か否かによって値が変化する。その信号については以降「試験信号」と呼ぶことにする。
【００３７】
試験信号RED_TESTは、冗長判別試験の実施中アクティブとなって、その値は１となる。このため、マルチプレクサ３２ｈは、冗長判別試験の実施中、入力端子に入力されるデータWD[i-1]を選択しない。
【００３８】
入力端子にデータWD[i-1]が入力されるのは、メモリセルアレイ３１−ｉ−１にデータを書き込む時である。このとき、マルチプレクサ３２ｈの１端子には入出力部３２−Ｒのリード回路３２ｂからのデータrsoutも入力されない。従って、データを書き込む場合、メモリセルアレイ３１−ｉ−１に書き込むべきデータをラッチ３２ｄに保存することはできない。このようなことから、入出力部３２−ｉ−１には、入出力部３２−ｉ−２とは異なるヒューズデコーダ３２ｅ１が採用されている。
【００３９】
そのヒューズデコーダ３２ｅ１は、２種類の制御信号ｒｓｈｉｆｔ、ｓｈｆ［ｉ−１］を出力する。制御信号ｒｓｈｉｆｔはマルチプレクサ３２ｃに出力され、制御信号ｓｈｆ［ｉ−１］はマルチプレクサ３２ｆに出力される。
【００４０】
入出力部３２−Ｒは、他の入出力部３２−ｉ−２、３２−ｉ−１と同様に、ライトドライバ回路３２ａ、リード回路３２ｂ、及びマルチプレクサ３２ｃを備えている。端子としては、上記試験信号RED_TEST用の入力端子の他に、データREDOUT用の出力端子を備えている。
【００４１】
入出力部３２−Ｒのマルチプレクサ３２ｃは、上記のように、１端子が入出力部３２−ｉ−２のラッチ３２ｄと接続され、０端子が入出力部３２−Ｒの出力端子（図３中「REDOUT」を表記）、及び入出力部３２−ｉ−２のラッチ３２ｄと接続されている。制御信号の入力用に、試験信号RED_TEST用の入力端子と接続されている。それにより、入出力部３２−Ｒのライトドライバ回路３２ａは、データwdo[i-2]、或いはwdo[i-1]をデータwredとして冗長セルアレイ３１−Ｒに書き込む。
【００４２】
入出力部３２−Ｒのリード回路３２ｂは、入出力部３２−ｉ−１のマルチプレクサ３２ｈの１端子の他に、入出力部３２−ｉ−１のマルチプレクサ３２ｆの１端子と接続されている。冗長判別試験を実施していない状況では、リード回路３２ｂが読み出したデータrredはデータrsoutとして、入出力部３２−ｉ−１のマルチプレクサ３２ｆを介して出力される。冗長判別試験を実施している状況では、リード回路３２ｂからのデータrsoutは入出力部３２−ｉ−１のマルチプレクサ３２ｈを介して出力される。
【００４３】
図４は、各入出力部に備えられたヒューズデコーダの構成を説明する図である。図４において、各ヒューズデコーダ３２ｅ１、３２ｅ２に表記の「ｂｉｔ［０］」「ｂｉｔ［１］」等は、図３と同様に、ｉビットのデータのなかで対応付けられた１ビットのデータの位置（桁）を表している。
【００４４】
各入出力部３２−０〜３２−ｉ−２に採用されたヒューズデコーダ３２ｅ２、及び入出力部３２−ｉ−１に採用されたヒューズデコーダ３２ｅ１は、何れもデコーダ４１を備え、各デコーダ４１は複数のラッチ３３と接続されている。複数のラッチ３３は、アクセスを禁止すべきメモリセルアレイ３１を表すヒューズデータの保持用である。それにより、ラッチ３３の個数は、メモリセルアレイ３１の個数であるｉの数を表現可能なビット数以上となっている。
【００４５】
各デコーダ４１は、例えば複数のラッチ３３によって保持されたヒューズデータの表す値が対応付けられたビットの位置を表す値と一致した場合に１の信号を出力する。それにより、例えばヒューズデータの表す値が０であった場合、「ｂｉｔ［０］」と表記のヒューズデコーダ３２ｅ２のデコーダ４１が１の信号を出力する。例えばヒューズデータの表す値がｉ−２であった場合、「ｂｉｔ［ｉ−２］」と表記のヒューズデコーダ３２ｅ２のデコーダ４１が１の信号を出力する。
【００４６】
各ヒューズデコーダ３２ｅ２では、デコーダ４１の出力信号はＯＲゲート４２に入力される。ＯＲゲート４２は、その出力信号と、対応付けられたビットの位置（桁）が１つ下のヒューズデコーダ３２ｅ２の制御信号ｓｈｆとの論理和を出力する。その論理和は、当該ヒューズデコーダ３２ｅ２の制御信号ｓｈｆとして出力される。対応付けられたビットの位置が最も下のヒューズデコーダ３２ｅ２のＯＲゲート４２は、制御信号ｓｈｆを入力すべきヒューズデコーダ３２ｅ２が存在しないことから、デコーダ４１の出力信号と、値が０の信号との論理和を出力する。
【００４７】
このようなことから、或るヒューズデコーダ３２ｅ２の制御信号ｓｈｆが１となると、そのヒューズデコーダ３２ｅ２より上位のビットが対応付けられたヒューズデコーダ３２ｅ２は全て１の制御信号ｓｈｆを出力することになる。その結果、制御信号ｓｈｆが１となったヒューズデコーダ３２ｅ２のなかで対応付けられたビットが最も下位のヒューズデコーダ３２ｅ２を備えた入出力部３２は、対応付けられたメモリセルアレイ３１へのアクセスを停止する。他の制御信号ｓｈｆが１となったヒューズデコーダ３２ｅ２を備えた入出力部３２は、対応付けられたビットが１つ下位の入出力部３２から入力したデータを書き込みに用い、対応付けられたビットが１つ上位の入出力部３２から入力したデータを出力する。
【００４８】
入出力部３２−ｉ−１のヒューズデコーダ３２ｅ１では、ＯＲゲート４２の論理和とインバータ４４の出力信号とがＡＮＤゲート４３に入力され、ＡＮＤゲート４３の論理積が制御信号ｓｈｆ［ｉ−１］として出力される。インバータ４４は、試験信号RED_TESTの否定を出力する。このため、試験信号RED_TESTがアクティブ、つまりその値が１となっていた場合、制御信号ｓｈｆ［ｉ−１］の値は常に０となる。
【００４９】
ＡＮＤゲート４３の出力する論理積は、ＯＲゲート４５に入力される。ＯＲゲート４５は、その論理積と、試験信号RED_TESTとの論理和を出力する。その論理和は、制御信号ｒｓｈｉｆｔとして出力される。このことから、制御信号ｒｓｈｉｆｔの値は、試験信号RED_TESTがアクティブであった場合、１となる。試験信号RED_TESTがインアクティブであった場合、制御信号ｒｓｈｉｆｔの値は、ＡＮＤゲート４３の出力する論理積の値、つまり制御信号ｓｈｆ［ｉ−１］の値と常に一致することとなる。それにより、冗長判別試験を実施しない状況では、ヒューズデコーダ３２ｅ１はヒューズデコーダ３２ｅ２と同じように動作する。
【００５０】
上記の構成において、動作を説明する。各入出力部３２は、入出力部３２−０〜３２−ｉ−２が同じ構成であり、入出力部３２−ｉ−１、及び入出力部３２−Ｒは共にそれらとは構成が異なる。このことから、動作は、入出力部３２−ｉ−２、３２−ｉ−１、及び３２−Ｒの３つに着目して説明する。
【００５１】
始めに、冗長判別試験を実施しない場合、つまり入出力部３２−Ｒの入力端子に入力される試験信号RED_TESTがインアクティブの場合の動作を説明する。
【００５２】
データの書き込みを行う場合、入出力部３２−ｉ−２のラッチ３２ｄは、入力端子に入力されたデータWD[i-2]を取り込んで保持する。このとき、入出力部３２−ｉ−２のヒューズデコーダ３２ｅ２の出力する制御信号ｓｈｆ［ｉ−２］の値が０であった場合、マルチプレクサ３２ｃは０端子を介して、ラッチ３２ｄに保持されたデータwdo[i-2]を選択して出力する。それにより、ライトドライバ回路３２ａは、入出力部３２−ｉ−２のラッチ３２ｄからのデータwdo[i-2]をデータwgbl[i-2]としてメモリセルアレイ３１−ｉ−２に書き込む。
【００５３】
入出力部３２−ｉ−１のマルチプレクサ３２ｃは、ヒューズデコーダ３２ｅ１の出力する制御信号ｒｓｈｉｆｔの値が０であった場合、ラッチ３２ｄからのデータwdo[i-1]をライトドライバ回路３２ａに出力する。それにより、ライトドライバ回路３２ａは、データwdo[i-1]をデータwgbl[i-1]としてメモリセルアレイ３１−ｉ−１に書き込む。このとき、入力端子RED_TESTに入力される試験信号はインアクティブである。このため、入出力部３２−Ｒは、データwredの書き込みは行わない。制御信号ｓｈｆ［ｉ−１］の値は制御信号ｒｓｈｉｆｔと同じく０である。
【００５４】
上記のような制御信号ｒｓｈｉｆｔ、ｓｈｆ［ｉ−１］、ｓｈｆ［ｉ−２］が出力される状況では、各入出力部３２−ｉ−１、３２−ｉ−２の読み出したデータrgbl[i-1]、rgbl[i-2]はそのまま出力される。つまり各リード回路３２ｂが読み出したデータrgbl[i-1]、rgbl[i-2]はマルチプレクサ３２ｆ、及びラッチ３２ｇを介して、各出力端子からデータRD[i-1]、RD[i-2]として出力される。入出力部３２−Ｒではデータrredの読み出しは行われない。
【００５５】
一方、入出力部３２−ｉ−２のヒューズデコーダ３２ｅ２の出力する制御信号ｓｈｆ［ｉ−２］の値が１であった場合、データの書き込みは以下のようにして行われる。この場合、マルチプレクサ３２ｃは１端子を介して、入出力部３２−ｉ−３のラッチ３２ｄからのデータwdo[i-3]を選択して出力する。それにより、ライトドライバ回路３２ａは、入出力部３２−ｉ−３のラッチ３２ｄからのデータwdo[i-3]をデータwgbl[i-2]としてメモリセルアレイ３１−ｉ−２に書き込む。同様に、入出力部３２−ｉ−１のライトドライバ回路３２ａは、入出力部３２−ｉ−２のラッチ３２ｄからのデータwdo[i-2]をデータwgbl[i-1]としてメモリセルアレイ３１−ｉ−１に書き込む。入出力部３２−Ｒのライトドライバ回路３２ａは、入出力部３２−ｉ−１のラッチ３２ｄからのデータwdo[i-1]をデータwredとして冗長セルアレイ３１−Ｒに書き込む。この結果、データの読み出しでは、冗長セルアレイ３１−Ｒから読み出されたデータrredは、入出力部３２−ｉ−１の出力端子からデータRD[i-1]として出力される。メモリセルアレイ３１−ｉ−１から読み出されたデータrgbl[i-1]は、入出力部３２−ｉ−２の出力端子からデータRD[i-2]として出力される。
【００５６】
次に、冗長判別試験を実施する場合、つまり試験信号RED_TESTがアクティブの場合の動作を説明する。
【００５７】
冗長判別試験を実施する場合、入出力部３２−ｉ−２のヒューズデコーダ３２ｅ２の出力する制御信号ｓｈｆ［ｉ−２］の値は０とされ、入出力部３２−ｉ−１のヒューズデコーダ３２ｅ１の出力する制御信号ｒｓｈｉｆｔの値は１とされる。複数のラッチ３３には、そのような制御信号を出力させるヒューズデータが格納される。
【００５８】
そのような状況でデータの書き込みを行う場合であっても、入出力部３２−ｉ−２のラッチ３２ｄは、入力端子に入力されたデータWD[i-2]を取り込んで保持する。入出力部３２−ｉ−２のヒューズデコーダ３２ｅ２の出力する制御信号ｓｈｆ［ｉ−２］の値は０であるから、マルチプレクサ３２ｃは０端子を介して、ラッチ３２ｄからのデータwdo[i-2]を選択して出力する。それにより、ライトドライバ回路３２ａは、データwdo[i-2]をデータwgbl[i-2]としてメモリセルアレイ３１−ｉ−２に書き込む。入出力部３２−ｉ−１のライトドライバ回路３２ａは、ヒューズデコーダ３２ｅ１の出力する制御信号ｒｓｈｉｆｔの値は１であることから、入出力部３２−ｉ−２のラッチ３２ｄからのデータwdo[i-2]をデータwgbl[i-1]としてメモリセルアレイ３１−ｉ−１に書き込む。入出力部３２−Ｒのライトドライバ回路３２ａは、試験信号RED_TESTがアクティブとなっていることから、入出力部３２−ｉ−２のラッチ３２ｄからのデータwdo[i-2]をデータwredとしてメモリセルアレイ３１−Ｒに書き込む。結果、図３中、破線の矢印で表すように、メモリセルアレイ３１−Ｒ，３１−ｉ−１及び３１−ｉ−２には、入出力部３２−ｉ−２に入力されたデータWD[i-2]が書き込まれる。
【００５９】
入出力部３２−ｉ−１、３２−ｉ−２の各マルチプレクサ３２ｆに入力される制御信号ｓｈｆ［ｉ−１］、ｓｈｆ［ｉ−２］の値は共に０である。このことから、データの読み出しでは、入出力部３２−ｉ−１、３２−ｉ−２はそれぞれメモリセルアレイ３１−ｉ−１、３１−ｉ−２から読み出したデータrgbl[i-1]、rgbl[i-2]をデータRD[i-1]、RD[i-2]として出力する。入出力部３２−Ｒのリード回路３２ｂが冗長セルアレイ３１−Ｒから読み出されたデータrredは、試験信号RED_TESTがアクティブとなっていることから、入出力部３２−ｉ−１のマルチプレクサ３２ｈからデータmoutとしてラッチ３２ｄに入力される。それにより、冗長セルアレイ３１−Ｒから読み出されたデータrredは、ラッチ３２ｄに保持された後、入出力部３２−Ｒの出力端子からデータREDOUTとして出力されることとなる。結果、図３中、一点鎖線の矢印で表すように、メモリセルアレイ３１−Ｒ，３１−ｉ−１及び３１−ｉ−２から読み出されたデータが出力される。データREDOUTは、ＳＲＡＭ本体１からデータRD[k-1]として出力される。
【００６０】
このようにして、本実施形態では、冗長判別試験を実施する場合、全てのメモリセルアレイ３１、及び冗長セルアレイ３１−Ｒにデータを１度に書き込み、書き込んだデータを１度に全て読み出すようになっている。冗長セルアレイ３１−Ｒから読み出されたデータは、他のメモリセルアレイ３１から読み出されたデータより遅く出力される。しかし、詳細は後述するように、冗長セルアレイ３１−Ｒから読み出されたデータは、他のメモリセルアレイ３１から読み出されたデータと共にＳＲＡＭ本体１から出力される。その結果、コンパレータ５は、所定数ｋ分の比較結果を表すデータである比較結果After_comp[k-1:0]を出力する。このようなことから、本実施形態では、従来、全てのメモリセルアレイ３１のみを対象にした冗長判別試験と同様の時間で冗長判別試験を行うことができる。なお、コンパレータ５は、上記のようなことから、ＳＲＡＭ本体１からのデータRD[k-1:0]中の３ビットのデータRD[k-1]〜RD[k-3]を全て１ビットのデータEXD[i-2]と比較する。
【００６１】
全てのメモリセルアレイ３１、及び冗長セルアレイ３１−Ｒへのデータの書き込みは、計３個のメモリセルアレイ３１に同じデータを書き込むことにより、ＳＲＡＭ本体１はｉビットのデータWD[i-1:0]を入力すれば良いようになっている。それにより、１アドレスのビット長を越えるデータの入力に対応する必要性が回避され、半導体記憶装置の回路規模、製造コストの増大を抑えることができる。また、冗長セルアレイ３１−Ｒから読み出したデータrredの出力は、入出力部３２−ｉ−１の構成要素であるラッチ３２ｄを用いて行うようにしている。それにより、そのラッチは、冗長判別試験を実施しない場合は入出力部３２−ｉ−１に入力されるデータWD[i-1]の保持用、冗長判別試験を実施する場合は入出力部３２−Ｒから出力するデータREDOUTの保持用とし、２つの用途で共通化させている。このため、入出力部３２−Ｒの構成は、冗長判別試験の実施時にデータの書き込み、及びデータの読み出しを行えるようにしつつ、入出力部３２−ｉ−２と比較して簡単なものとなっている。そのようにして、本実施形態では、全てのメモリセルアレイ３１、及び冗長セルアレイ３１−Ｒを一度に全て対象にした冗長判別試験の実施を可能にしつつ、半導体記憶装置の回路（ハードウェア）規模の増大、つまり製造コストの増大をより抑えている。
【００６２】
なお、本実施形態では、全てのメモリセルアレイ３１、及び冗長セルアレイ３１−Ｒを対象にしたデータの書き込み、及びデータの読み出しをそれぞれ１度に行えるようにしているが、それらのうちの一方のみを一度に行えるようにしても良い。そのようにしても、データの書き込み、及びデータの読み出しをそれぞれ２度に分けて行う場合と比較して、冗長判別試験はより短時間で行うことができる。
【００６３】
また、本実施形態では、メモリセルアレイ３１に欠陥が検出されたことにより冗長セルアレイ３１−Ｒを使用する機能を利用して、全てのメモリセルアレイ３１、及び冗長セルアレイ３１−Ｒへのデータの書き込みを一度に行えるようにしている。これは、半導体記憶装置の回路（ハードウェア）規模の増大、つまり製造コストの増大を最小限に抑えるためである。半導体記憶装置の回路規模の増大をより許容できるのであれば、他の方法を採用しても良い。例えば、出力するデータの保持用のラッチを入出力部３２−Ｒに設ける場合には、入出力部３２−ｉ−１のマルチプレクサ３２ｈ、及び入出力部３２−Ｒのマルチプレクサ３２ｃを省くことができる。その場合、入出力部３２−ｉ−１にはヒューズデコーダ３２ｅ２を採用することができる。
【００６４】
入出力部３２−Ｒの出力端子は、入出力部３２−ｉ−１のラッチ３２ｄと接続されていることから、冗長判別試験を実施しない通常動作時には、ラッチ３２ｄからのデータwdo[i-1]に応じたデータREDOUTを出力する。このことから、図７に表すように、入出力部３２−ｉ−１のラッチ３２ｄからのデータwdo[i-1]と試験信号RED_TESTとの論理積をデータREDOUTとして出力するＡＮＤゲート７１を配置し、出力されるデータREDOUTを制御するようにしても良い。そのようなＡＮＤゲート７１を配置した場合、通常動作時には出力されるデータREDOUTの値を常に０にすることができる。このため、消費電力をより削減できるようになる。
【００６５】
図５は、メモリセルアレイ、ライトドライバ回路、及びリードドライバ回路の構成を説明する図である。次に図５を参照して、メモリセルアレイ３１、ライトドライバ回路３２ａ及びリード回路３２ｂについて、より詳細に説明する。
【００６６】
メモリセルアレイ３１へのアクセスは、制御回路（Control Circuit）５２により制御される。制御回路５２には、図２に表すクロック信号（CLK）、アドレス信号AD[j-1:0]（図５中「ＡＤ」と表記）、及びライトイネーブル信号M_WEが入力される。特には図示していないが、試験信号RED_TEST及び設定情報も制御回路５２に入力される。設定情報には、例えばアクセスを禁止すべきメモリセルアレイ３１を表す情報も含まれる。それにより、制御回路５２は、設定情報からヒューズデータを生成し、ラッチ３３に保存する機能を備え、試験信号RED_TEST及びヒューズデータに応じて、メモリセルアレイ３１のなかでアクセスを可能にさせるメモリセルアレイ３１を選択する。
【００６７】
アドレスデコーダ５１は、アドレス信号ADを入力し、入力したアドレス信号ADに応じて１つのワード線WLをアクティブにする。１つのワード線WLをアクティブにすることにより、メモリセルアレイ３１のなかでアドレス信号ADが表す行アドレスを有するメモリセル３２ａへのアクセスが可能になる。
【００６８】
メモリセルアレイ３１は、１つのワード線WLと、１対のローカルビット線BLC、BLTの交点毎に、メモリセル３１ａを備えている。アドレス信号ADが表す列アドレスを有するメモリセル３１ａの選択は、１対のローカルビット線BLC、BLTの選択によって行われる。メモリセル３１ａは、４個のＮ型チャネルのＭＯＳ（Metal-Oxide-Semiconductor）  ＦＥＴ（Field Effect Transistor）（以降「ＮＭＯＳトランジスタ」と表記）、及び２個のＰ型チャネルのＭＯＳ  ＦＥＴ（以降「ＰＭＯＳトランジスタ」と表記）を備えたフリップフロップ回路である。
【００６９】
１対のローカルビット線BLC、BLTは、リード回路３２ｂの１対のグローバルビット線BUSC、BUSTと接続されている。１対のグローバルビット線BUSC、BUSTには、対応する列アドレスを有するメモリセル３１ａ全てのローカルビット線BLC、BLTが接続される。
【００７０】
各１対のグローバルビット線BUSC、BUSTには、ビットラインプリチャージ回路３３１、リードカラムスイッチ回路３３２、プリチャージ回路３３３、センスアンプ回路３３４が接続されている。
【００７１】
ビットラインプリチャージ回路３３１は、ローカルビット線BLC、BLTを共に論理値が１となるようにプリチャージするための回路である。ここでは、ビットラインプリチャージ回路３３１は３個のＰＭＯＳトランジスタを用いて構成されている。ビットラインプリチャージ回路３３１によるプリチャージは、ＢＰＣＨ（Bitline precharge）信号がアクティブ、つまりその信号レベルがＬ（low）になった場合に行われる。
【００７２】
リードカラムスイッチ回路３３２は、メモリセル３１ａからのデータの読み取りを制御するための回路であり、グローバルビット線BUSC、BUSTにスイッチング用に配置された２個のＰＭＯＳトランジスタにより構成されている。データの読み取りは、各ＰＭＯＳトランジスタのゲートに入力されるＲＣＳＷ（read column switch）信号がアクティブ、つまりその信号レベルがＬになった場合に可能となる。
【００７３】
プリチャージ回路３３３は、グローバルビット線BUSC、BUSTを共に論理値が１となるようにプリチャージするための回路である。ビットラインプリチャージ回路３３１と同じく、３個のＰＭＯＳトランジスタにより構成されている。プリチャージ回路３３３によるプリチャージは、ＰＣＨ（precharge）信号がアクティブ、つまりその信号レベルがＬになった場合に可能となる。
【００７４】
センスアンプ回路３３４は、グローバルビット線BUSC、BUSTの電圧レベルを増幅するための回路であり、３個のＮＭＯＳトランジスタ、及び２個のＰＭＯＳトランジスタにより構成されている。センスアンプ回路３３４による電圧レベルの増幅は、ＳＥＮ（sense amp enable）信号がアクティブ、つまりその信号レベルがＨ（High）となった場合に行われる。
【００７５】
グローバルビット線BUSTには、２個のインバータを介してラッチ３３５が接続されている。このラッチ３３５に保持された、ＳＥＮ信号がアクティブとなった場合のグローバルビット線BUSTの論理値が、リード回路３２ｂによって読み出されたデータsoutとして出力される。
【００７６】
リード回路３２ｂには、他に回路３３６、３３７が設けられている。グローバルビット線BUSCに接続された回路３３６は、センスアンプに対する入力負荷を揃えるために付加したダミー回路である。回路３３７は、他のカラムに対するリードカラムスイッチ回路である。
【００７７】
ライトドライバ回路３２ａは、１対のグローバルビット線BUSC、BUST毎に、１対の書き込みデータ線WDC、WDTを備えている。それにより、ライトドライバ回路３２ａは、リード回路３２ｂを介して、メモリセルアレイ３１へのデータの書き込みを行うようになっている。
【００７８】
１対の書き込みデータ線WDC、WDTには、メモリセル３１ａへのデータの書き込みを制御するためのライトカラムスイッチ回路３４１が配置されている。ライトカラムスイッチ回路３４１は、各書き込みデータ線WDC、WDTにスイッチング用に配置された２個のＮＭＯＳトランジスタにより構成されている。データの書き込みは、各ＮＭＯＳトランジスタのゲートに入力されるＷＣＳＷ（write column switch）信号がアクティブ、つまりその信号レベルがＨになった場合に可能となる。１対の書き込みデータ線WDC、WDTには、他のカラムに対するライトカラムスイッチ回路３４２が接続されている。
【００７９】
ライトドライバ回路３２ａに入力されたデータは、１個、或いは２個のインバータを介して２個のＮＡＮＤゲートにそれぞれ出力される。各ＮＡＮＤゲートは、入力したデータと、制御回路５２から出力されるパルス化クロック信号ＷＣＫとの否定論理積をそれぞれインバータに出力する。書き込みデータ線WDCには、２個のインバータを介してデータを入力したＮＡＮＤゲートの否定論理積が、２個のインバータを介して出力される。書き込みデータ線WDTには、１個のインバータを介してデータを入力したＮＡＮＤゲートの否定論理積が、２個のインバータを介して出力される。
【００８０】
制御回路５２は、データの書き込みを行う場合、アドレス信号ADから、各入出力部３２のライトドライバ回路３２ａのなかでデータの書き込みに用いるべき書き込みデータ線WDC、WDT、及びローカルビット線BLC、BLTを決定する。試験信号RED_TEST、及びヒューズデータは、各入出力部３２のなかでデータの書き込みに用いるライトドライバ回路３２ａの決定に用いられる。一方、データの読み出しを行う場合、制御回路５２は、アドレス信号ADから、各入出力部３２のリード回路３２ｂのなかでデータの読み出しに用いるべきローカルビット線BLC、BLT、及びグローバルビット線BUSC、BUSTを決定する。試験信号RED_TEST、及びヒューズデータは、各入出力部３２のなかでのなかでデータの読み出しに用いるリード回路３２ｂの決定に用いられる。制御回路５２は、アドレス信号ADを入力した際にライトイネーブル信号M_WEがアクティブか否かにより、データの書き込み、或いはデータの読み出しの制御を行う。
【００８１】
図６は、冗長判別試験を実施した場合の各信号の変化例を表すタイミングチャートである。次に図６を参照して、各部の動作について詳細に説明する。
【００８２】
図６では、信号を表すシンボル列として、ＣＬＫ、RED_TEST、ｓｈｆ［ｉ−２］、ｓｈｆ［ｉ−１］、ｒｓｈｉｆｔ、M_WE、AD、WD、WL、wdo、WCK、WDT/WDC、WCSW、BPCH、BLT/BLC、PCH、RCSW、BUST/BUSC、SEN、rsout、mout、REDOUT、を表記している。これらのシンボル列は、それぞれ以下の信号を表している。
【００８３】
ＣＬＫは、制御回路５２に入力されるクロック信号である。RED_TESTは試験信号である。ｓｈｆ［ｉ−２］は、入出力部３２−ｉ−２のヒューズデコーダ３２ｅ２の出力する制御信号である。ｒｓｈｉｆｔは、入出力部３２−ｉ−１のヒューズデコーダ３２ｅ１の出力する制御信号である。冗長判別試験の実施を想定した場合、試験信号RED_TEST、及び制御信号ｒｓｈｉｆｔの論理値は共に１であり、制御信号ｓｈｆ［ｉ−１］及びｓｈｆ［ｉ−２］の論理値は共に０である。
【００８４】
M_WEはライトイネーブル信号である。ADはパタン発生器２が出力するアドレス信号である。WDはパタン発生器２が出力するデータである。WLはワード線の電圧レベルである。wdoは、例えば入出力部３２−ｉ−２のラッチ３２ｄから出力されるデータである。WCKはパルス化クロック信号である。WDT/WDCは各データ書き込み線の電圧レベルである。WCSWはWCSW信号である。BPCHはBPCH信号である。BLT/BLCは各ローカルビット線の電圧レベルである。PCHはPCH信号である。RCSWはRCSW信号である。BUST/BUSCは各グローバルビット線の電圧レベルである。SENはSEN信号である。rsoutは入出力部３２−Ｒのリード回路３２ｂから出力されたデータである。moutは入出力部３２−ｉ−１のマルチプレクサ３２ｈから出力されるデータである。REDOUTは入出力部３２−Ｒの出力端子から出力されるデータである。
【００８５】
上記各信号において、BPCH信号、PCH信号、及びRCSW信号ではアクティブをＬで表している。他の信号は、電圧レベルのＨ、或いは論理値の１をＨで表している。
【００８６】
また、図６において、「Ａ」「Ｂ」は図２と同様に、それぞれ、データ発生器２２が出力したデータWD[i-1:0]の内容、或いはデータWD[i-1:0]に対応するアドレス信号AD[j-1:0]を表している。両矢印で表す「ＷＲＩＴＥ（Ａ）」「ＲＥＡＤ（Ｂ）］は、それぞれ、制御装置５２がＡの内容のデータWDの書き込みを行うための期間、制御装置５２がＢの内容のデータWDの読み出しを行うための期間、を表している。
【００８７】
先ず、データWDを書き込む場合の動作について説明する。
データを書き込む場合、パタン発生器２は、アクティブのライトイネーブル信号W_WE、データWD（ここでは内容がＡのデータ）、アドレス信号ADをそれぞれ出力する。ＳＲＡＭ本体１は、そのデータWDの入力によって、各入出力部３２−０〜３２−ｉ−２のラッチ３２ｄがデータを取り込んで保持し、データwdo[0]〜wdo[i-2]を出力する。アドレスデコーダ５１は、次のクロック信号の立ち上がりによって、アドレス信号ADを入力し、１つのワード線WLをアクティブ、つまりその電圧レベルをＨにする。制御回路５２は、次のクロック信号の立ち上がりによって書き込み制御を開始し、パルス化クロック信号WCK、BPCH信号をそれぞれアクティブにする。各書き込みデータ線WDC、WDTの電圧レベルは入力するデータwdoに応じて変化する。その結果、書き込みデータ線WDC、WDTの電圧レベルにより表されるデータ（データwdo）が、接続されたローカルビット線BLC、BLTを介してメモリセル３１ａに書き込まれる。
【００８８】
次に、メモリセルアレイ３１からデータを読み出す場合の動作について説明する。
データを読み出す場合、パタン発生器２は、データWD（ここでは内容がＢのデータ）、アドレス信号ADをそれぞれ出力する。ＳＲＡＭ本体１のアドレスデコーダ５１は、次のクロック信号の立ち上がりによって、アドレス信号ADを入力し、１つのワード線WLをアクティブ、つまりその電圧レベルをＨにする。制御回路５２は、次のクロック信号の立ち上がりによって読み出し制御を開始し、BPCH信号とPCH信号を非アクティブにしてプリチャージを解除し、RCSW信号をそれぞれアクティブにする。各ローカルビット線BLC、BLTは、BPCH信号がアクティブになることによってプリチャージが行われ、その電圧レベルの変化が生じる。同様に、各グローバルビット線BUSC、BUSTも、PCH信号がアクティブになることによってプリチャージが行われ、その電圧レベルの変化が生じる。
【００８９】
制御回路５２は、PCH信号を非アクティブにした状態で、SEN信号をアクティブにする。SEN信号をアクティブにすることにより、センスアンプ回路３３４による各グローバルビット線BUSC、BUSTの電圧レベルの増幅が行われる。冗長セルアレイ３２−Ｒでは、その増幅が行われたグローバルビット線BUSTの電圧レベルがラッチ３３５を介してデータrsoutとしてリード回路３２ｂから出力される。
【００９０】
リード回路３２ｂから出力されたrsoutは、その後、入出力部３２−ｉ−１のマルチプレクサ３２ｈからデータmoutとして出力される。このデータmoutは、入出力部３２−ｉ−１のラッチ３２ｄに保持され、入出力部３２−Ｒの出力端子からデータREDOUTとして出力される。
【００９１】
このようなことから、データREDOUTは、図２中に表すデータRD[k-1:O]の１ビットのデータとしてＳＲＡＭ本体１から出力される。他の入出力部３２−０〜３２−ｉ−１からのデータは、データREDOUTよりも早いタイミングで出力される。それにより、データRD[k-1:O]は、データRD[k-2:O]にデータREDOUTをデータRD[k-1]として加えられる形で生成される。
【００９２】
なお、本実施形態では、ＢＩＳＴ機能を搭載した半導体記憶装置に本発明を適用しているが、適用する半導体記憶装置はＢＩＳＴ機能を搭載していなくとも良い。それにより、冗長判別試験を行うための装置、及びその冗長判別試験の対象とする半導体記憶装置それぞれに本発明を適用するようにしても良い。
【図１】
2013080309.tif 000003
【図２】
2013080309.tif 000004
【図３】
2013080309.tif 000005
【図４】
2013080309.tif 000006
【図５】
2013080309.tif 000007
【図６】
2013080309.tif 000008
【図７】
2013080309.tif 000009
【手続補正書】
【提出日】平成26年5月23日(2014.5.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図１は、本実施形態による半導体記憶装置の構成例を説明する図である。その半導体記憶装置はＳＲＡＭ（Static Random Access Memory）に本実施形態を適用したものである。ＳＲＡＭは、１つの装置として実現されるか、或いはプロセッサ等の装置に搭載されたものである。図１に表すように、半導体記憶装置は、ＳＲＡＭ本体１、パタン発生器２、２つのラッチ３及び４、コンパレータ５、及びデータ受信器６を備えている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
入出力部３２−ｉ−１のマルチプレクサ３２ｃは、ヒューズデコーダ３２ｅ１の出力する制御信号ｒｓｈｉｆｔの値が０であった場合、ラッチ３２ｄからのデータwdo[i-1]をライトドライバ回路３２ａに出力する。それにより、ライトドライバ回路３２ａは、データwdo[i-1]をデータwgbl[i-1]としてメモリセルアレイ３１−ｉ−１に書き込む。このとき、入力端子に入力される試験信号RED_TESTはインアクティブである。このため、入出力部３２−Ｒは、データwredの書き込みは行わない。制御信号ｓｈｆ［ｉ−１］の値は制御信号ｒｓｈｉｆｔと同じく０である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2013080309.tif 000010
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2013080309.tif 000011
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2013080309.tif 000012
【国際調査報告】
2013080309.tif 000013
2013080309.tif 000014