(57)【要約】【課題】従来の一般的な水晶発振器よりも消費電力を低減することのできる水晶発振回路を得る。【解決手段】この水晶発振回路１００は、第１インバータ１と、第１水晶振動子２と、第２インバータ３と、第２水晶振動子４とを備え、第１水晶振動子２を第１インバータ１の信号出力側（ＯＵＴ）と第２インバータ３の信号入力側（ＩＮ）との間に接続するとともに、第２水晶振動子４を第１インバータ１の信号入力側（ＩＮ）と第２インバータ３の信号出力側（ＯＵＴ）との間に接続した直列回路よりなる。【選択図】図１
2013035346.tif 000002
【特許請求の範囲】
【請求項１】
特性がほぼ同一である第１，第２の２つの水晶振動子と、第１，第２の２つのインバータとを備え、上記第１水晶振動子が上記第１インバータの出力ノードと上記第２インバータの入力ノードとの間に接続されているとともに、上記第２水晶振動子が上記第１インバータの入力ノードと上記第２インバータの出力ノードとの間に接続されており、上記第１，第２の水晶振動子と上記第１，第２のインバータとを含む直列回路よりなることを特徴とする水晶発振回路。
【請求項２】
上記第１水晶振動子と上記第２水晶振動子は、ほぼ同一の発振周波数で同期して互いに逆相として発振することを特徴とする請求項１に記載の水晶発振回路。
【請求項３】
上記第１インバータの信号出力側と、上記第２インバータの信号出力側とから出力端子が引き出され、それら各出力端子から出力される出力信号は差動増幅器を介して取り出されることを特徴とする請求項１または２に記載の水晶発振回路。
【請求項４】
上記各インバータが、第１の電圧線と第２の電圧線との間に接続されており、上記各インバータは、ゲートが上記入力ノードに接続され、ソースが上記第１の電圧線に接続され、ドレインが上記出力ノードに接続された第１トランジスタと、ゲートが上記入力ノードに接続され、ソースが上記第２の電圧線に接続され、ドレインが上記出力ノードに接続された第２トランジスタと、一端が上記入力ノードに接続され、他端が上記出力ノードに接続されたフィードバック用の抵抗とを備えることを特徴とする請求項１ないし３のいずれか１項に記載の水晶発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの水晶振動子と２つのインバータとを含む直列回路よりなる水晶発振回路に関するものである。
【背景技術】
【０００２】
従来の一般的な水晶発振器として、一つには、単段式ピアース発振器（single-stage Pierce oscillator）が知られている。従来の単段式ピアース発振器３００は、図４に示すように、＋１．８Ｖの電圧が印加されたソース電圧線Ｖｓｓと、接地線ＧＮＤとの間に設けられたインバータ３０１と、該インバータ３０１に抵抗Ｒを介して並列に接続されたクロック発生用の水晶振動子３０２と、インバータ３０１の入力ノード３１７と接地線ＧＮＤとの間に設けられた充放電用のロードキャパシタ３０３と、インバータ３０１の出力ノード３１８と接地線ＧＮＤとの間に抵抗Ｒを介して設けられた充放電用のロードキャパシタ３０４とを備えている。【０００３】
従来の一般的な水晶発振器として、もう一つには、二段式ピアース発振器（2-stages Pierce oscillator）が知られている。従来の二段式ピアース発振器４００は、図５に示すように、インバータ、キャパシタ、インバータおよび水晶振動子が直列に接続された発振器であって、＋１．０Ｖの電圧が印加されたソース電圧線Ｖｓｓと、接地線ＧＮＤとの間に設けられた第１インバータ４０１と、第２インバータ４０２と、第１インバータ４０１および第２インバータ４０２の間に直列接続されたノイズ除去用のブロックキャパシタ４０３と、第１インバータ４０１の入力ノード４１７と接地線ＧＮＤとの間に設けられた充放電用のロードキャパシタ４０４と、第１インバータ４０１の入力ノード４１７と第２インバータ４０２の出力ノード４１８との間に設けられたクロック発生用の水晶振動子４０５とを備えている。なお、インバータ、キャパシタおよび水晶振動子が直列接続された発振器の別の一例としては、下記の特許文献１（特に図１参照）に示す水晶発振器が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１２４２９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の一般的な水晶発振器では、必須の構成要素となる各キャパシタに余分な電荷が蓄積されることにより、消費電力が増加するという問題がある。【０００６】
そこで、本発明の課題は、上記した従来の一般的なピアース水晶発振器よりも消費電力を低減することのできる水晶発振回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明は、特性がほぼ同一である第１，第２の２つの水晶振動子と、第１，第２の２つのインバータとを備え、上記第１水晶振動子が上記第１インバータの出力ノードと上記第２インバータの入力ノードとの間に接続されているとともに、上記第２水晶振動子が上記第１インバータの入力ノードと上記第２インバータの出力ノードとの間に接続されており、上記第１，第２の水晶振動子と上記第１，第２のインバータとを含む直列回路よりなることを特徴としている。【０００８】
本発明において、上記第１水晶振動子および第２水晶振動子は、ほぼ同一の発振周波数で同期して発振するが、互いに逆相の関係で発振する。【０００９】
また、上記第１インバータの信号出力側と、上記第２インバータの信号出力側とから出力端子が引き出され、それら各出力信号は差動増幅器を介して取り出される。【００１０】
また、上記各インバータが、第１の電圧線と第２の電圧線との間に接続されており、上記各インバータは、ゲートが上記入力ノードに接続され、ソースが上記第１の電圧線に接続され、ドレインが上記出力ノードに接続された第１トランジスタと、ゲートが上記入力ノードに接続され、ソースが上記第２の電圧線に接続され、ドレインが上記出力ノードに接続された第２トランジスタと、一端が上記入力ノードに接続され、他端が上記出力ノードに接続されたフィードバック用の抵抗とを備える構成が好ましく採用される。
【発明の効果】
【００１１】
本発明によれば、第１インバータ、第１水晶振動子、第２インバータおよび第２水晶振動子を直列に接続することで、従来の一般的なピアース水晶発振器で必須の構成要素となるキャパシタを用いることなく、水晶発振回路を構成することができる。したがって、キャパシタで余分な電荷が蓄積されることはない。その結果、従来の一般的なピアース水晶発振器よりも消費電力を低減することができる。【００１２】
また、各インバータを、第１トランジスタ、第２トランジスタおよび抵抗で構成することにより、従来の一般的なピアース水晶発振器よりも消費電力を低減可能な水晶発振回路を容易に構成することができる。
【図面の簡単な説明】
【００１３】
【図１】（ａ）本発明の一実施形態に係る水晶発振回路１００を示す回路図、（ｂ）水晶発振回路１００の出力波形を示すタイミングチャート、（ｃ）水晶発振回路１００の出力回路の構成例を示す回路図。
【図２】図１に示す水晶発振回路１００の一例として、水晶発振回路２００のインバータ内部の回路構成を示すブロック図。
【図３】水晶発振回路２００の試作品を用いたシミュレーション結果を示す説明図。
【図４】従来の単段式ピアース発振器３００を示す回路図。
【図５】従来の二段式ピアース発振器４００を示す回路図。
【発明を実施するための最良の形態】
【００１４】
以下、図１〜図３を参照しながら、本発明の一実施形態に係る水晶発振回路について説明するが、本発明はこれに限定されるものではない。【００１５】
（水晶発振回路の全体構成）
図１（ａ）に示すように、この実施形態に係る水晶発振回路１００は、反転増幅器としての第１インバータ１と、クロック発生用の第１水晶振動子２と、反転増幅器としての第２インバータ３と、クロック発生用の第２水晶振動子４とを備え、これらを直列に接続してなる。【００１６】
すなわち、この水晶発振回路１００においては、第１水晶振動子２が第１インバータ１の信号出力側（ＯＵＴ）と第２インバータ３の信号入力側（ＩＮ）との間に接続され、第２水晶振動子４が第１インバータ１の信号入力側（ＩＮ）と第２インバータ３の信号出力側（ＯＵＴ）との間に接続されて、第１，第２の水晶振動子２，４と、第１，第２のインバータ１，３とを含む直列回路が形成される。【００１７】
なお、第１水晶振動子２と第２水晶振動子４には、ほぼ同一の特性を有する水晶振動子が用いられる。また、この水晶発振回路１００において、出力端子Ｔ１，Ｔ２は、第１インバータ１の信号出力側（ＯＵＴ）と、第２インバータ３の信号出力側（ＯＵＴ）とから引き出される。【００１８】
第１水晶振動子２および第２水晶振動子４は、ほぼ同一の発振周波数で同期して発振するが、互いに逆相の関係で発振する。したがって、図１（ｂ）に示すように、出力端子Ｔ１に現れる出力信号Ｔ１ｓと、出力端子Ｔ２に現れる出力信号Ｔ２ｓも逆相となるが、この実施形態において、各出力信号Ｔ１ｓ，Ｔ２ｓは、図１（ｃ）に示すように、差動増幅器５を介して取り出され、図示しない計時回路等の周辺回路に供給される。【００１９】
（水晶発振回路の一例）
図２は、図１に示す水晶発振回路１００の一例として、水晶発振回路２００のインバータ２１，２３内部の回路構成を示したブロック図である。【００２０】
なお、この水晶発振回路２００において、第１インバータ２１は図１の第１インバータ１に対応し、第２インバータ２３は図１の第２インバータ３に対応している。また、第１水晶振動子２２は図１の第１水晶振動子２に対応し、第２水晶振動子２４は図１の第２水晶振動子４に対応している。図２に示すように、各インバータ２１，２３は、同じ回路構成であるため、各構成要素に同じ符号を付す。【００２１】
図２に示すように、第１水晶振動子２２は、一端が第１インバータ２１の出力ノード１８に接続され、他端が第２インバータ２３の入力ノード１７に接続されている。同様に、第２水晶振動子２４は、一端が第２インバータ２３の出力ノード１８に接続され、他端が第１インバータ２１の入力ノード１７に接続されている。なお、以下では、第１インバータ２１および第２インバータ２３を各インバータと略記することがある。同様に、第１水晶振動子２２および第２水晶振動子２４を各水晶振動子と略記することがある。【００２２】
（各インバータの構成）
図２に示すように、第１インバータ２１および第２インバータ２３は、第１トランジスタ１０と、第２トランジスタ１１と、第１ダイオード１２と、第２ダイオード１３と、第３ダイオード１４と、第４ダイオード１５と、フィードバック（帰還）用の抵抗１６とを備えている。なお、以下では、第１ダイオード１２、第２ダイオード１３、第３ダイオード１４および第４ダイオード１５を各ダイオードと略記することがある。【００２３】
第１トランジスタ１０および第２トランジスタ１１は、それぞれ、オン／オフが互いに逆の関係になっているＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタとして機能するものであって、第１トランジスタ１０および第２トランジスタ１１の組み合わせによって、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路が構成されている。【００２４】
第１トランジスタ１０のゲートは、各インバータの入力ノード１７に接続されており、各水晶振動子から入力信号（ＩＮ）を受ける。第１トランジスタ１０のソースは、例えば＋１Ｖの電圧が印加されたソース電圧線Ｖｓｓ（第１電圧線）に接続されている。第１トランジスタ１０のドレインは、第１トランジスタ１０の出力ノード１８に接続されており、各水晶振動子に出力信号（ＯＵＴ）を出力する。【００２５】
第２トランジスタ１１のゲートは、各インバータの入力ノード１７に接続されており、各水晶振動子から入力信号（ＩＮ）を受ける。第２トランジスタ１１のソースは、接地線ＧＮＤ（第２電圧線）に接続されている。第２トランジスタ１１のドレインは、各インバータの出力ノード１８に接続されており、各水晶振動子に出力信号（ＯＵＴ）を出力する。【００２６】
なお、図２には出力端子Ｔ，Ｔが示されていないが、この水晶発振回路２００においても、出力端子Ｔ，Ｔは、第１インバータ２１の出力ノード１８と、第２インバータ２３の出力ノード１８とから引き出される。【００２７】
この実施形態においては、第１トランジスタ１０および第２トランジスタ１１が静電気により破壊されることを防止するため、ダイオード１２〜１５からなる保護回路を備えている。なお、特に静電破壊が問題とされない場合、この保護回路は省略されてよい。【００２８】
第１ダイオード１２は、アノード側が各インバータの入力ノード１７（第１トランジスタ１０および第２トランジスタ１１の各ゲート）に接続されており、カソード側がソース電圧線Ｖｓｓ（第１トランジスタ１０のソース）に接続されている。これにより、電流は入力ノード１７からソース電圧線Ｖｓｓに向かう方向のみに流れる。【００２９】
第２ダイオード１３は、カソード側が各インバータの入力ノード１７（第１トランジスタ１０および第２トランジスタ１１の各ゲート）に接続されており、アノード側が接地線ＧＮＤ（第２トランジスタ１１のソース）に接続されている。これにより、電流は接地線ＧＮＤから入力ノード１７に向かう方向のみに流れる。【００３０】
第３ダイオード１４は、アノード側が各インバータの出力ノード１８（第１トランジスタ１０および第２トランジスタ１１の各ドレイン）に接続されており、カソード側がソース電圧線Ｖｓｓ（第１トランジスタ１０のソース）に接続されている。これにより、電流は出力ノード１８からソース電圧線Ｖｓｓに向かう方向のみに流れる。【００３１】
第４ダイオード１５は、カソード側が各インバータの出力ノード１８（第１トランジスタ１０および第２トランジスタ１１の各ドレイン）に接続されており、アノード側が接地線ＧＮＤ（第２トランジスタ１１のソース）に接続されている。これにより、電流は接地線ＧＮＤから出力ノード１８に向かう方向のみに流れる。【００３２】
なお、上記各ダイオードの容量は、上記静電気による破壊を保護するための性能を維持するために、少なくとも０．８ｐＦ以下であることが好ましい。これにより、従来の一般的な水晶発振器で必須の構成要素となるキャパシタの容量（より具体的には、６ｐＦ〜１００ｐＦ）よりも小さい容量のダイオードを用いて回路を構成できるため、従来の一般的な水晶発振器よりも消費電力を低減することができる。【００３３】
抵抗１６は、各インバータの出力信号（ＯＵＴ）の一部を入力ノード１７にフィードバック（帰還）させることにより、規則的な電圧の変動を生じさせるために設けられているものである。【００３４】
抵抗１６は、一端が各インバータの入力ノード１７（第１トランジスタ１０および第２トランジスタ１１の各ゲート）に接続されており、他端が各インバータの出力ノード１８（第１トランジスタ１０および第２トランジスタ１１の各ドレイン）に接続されている。
【実施例】
【００３５】
次に、実施例により本発明を具体的に説明する。本発明者らは、上記図２に示した回路構成について、水晶発振回路２００の発振動作のシミュレーションを行った。なお、本発明は、この実施例に限定されるものではない。【００３６】
図３は、ソース電圧線Ｖｓｓに０．９Ｖの電圧を印加した場合における発振動作のシミュレーション結果を示すものである。図３（ａ）は、第１インバータ２１の出力ノード１８から出力される出力信号（ＯＵＴ）の電圧レベルＶｏｕｔ（Ｖ）を示している。図３（ｂ）は、第１インバータ２１の入力ノード１７に入力される入力信号（ＩＮ）の電圧レベルＶｉｎ（Ｖ）を示している。【００３７】
本実施形態では、図３（ｂ）に示すように、入力信号（ＩＮ）の信号波形を正弦波信号よりも矩形波信号に近づけることができることが判明した。その結果、従来の一般的な水晶発振器よりも、スイッチング速度を低下させる要因となるクローバ電流（Crowbar Current）を低減できるとともに、余分な電流を減らすことなく、高い電力供給電圧で水晶発振回路２００を発振動作できることが判明した。また、図３（ａ）中の矢印に示すように、最大の増幅利得が得られる時点（４５．７５（ｍｓ）付近および４５．７７（ｍｓ）付近）において、正弦波信号よりも立ち上がりが速くなることが判明した。【００３８】
（シミュレーション結果を検証するための実験結果）
以下に示す表１は、上記シミュレーション結果の正しさを検証するための実験結果の一例を示しているものである。本発明者らは、この実施形態に係る水晶発振回路２００の試作品におけるソース電圧線Ｖｓｓに１．４Ｖ〜３．４Ｖの電圧を印加した場合について発振動作の検証を行った。表１は、ソース電圧線Ｖｓｓに１．５Ｖの電圧を印加した場合における実験結果を示すものである。
【表１】
2013035346.tif 000003
【００３９】
表１中のパラメータの各項目のうち、「振動周波数」，「ＳＴＤ（標準回路）における振動周波数」，「長期間における動作特性の変化（１００時間）」，「１．５ＶでのＨＣ（ハイスピードＣＭＯＳタイプ）インバータにおける消費電力」，「水晶振動子のウォーミングアップに要する立ち上がり時間」および「オフ状態からの立ち上がり時間」については従来の一般的な水晶発振器と同程度であった。【００４０】
しかしながら、表１中のパラメータの各項目のうち、「インバータの入出力信号における単位電圧当たりの周波数変化率（Frequency voltage coefficient）」については、−１０ｐｐｍ／Ｖの値を示した。これにより、従来の単段式ピアース発振器３００（図４参照）における周波数変化率よりも小さな値に維持できることが判明し、インバータの入出力信号における信号レベルを安定させることができることが判明した。【００４１】
以下に示す表２は、上記シミュレーション結果の正しさを検証するための実験結果の別の一例を示しているものである。本発明者らは、独ファンドリ企業（L Foundry）の構成を用いて、極端に低い消費電力型のＲＴＣ（Real Time Clock）におけるソース電圧線Ｖｓｓに１．０Ｖの電圧を印加した場合について発振動作の検証を行った。
【表２】
2013035346.tif 000004
【００４２】
パラメータの各項目のうち、「１．０Ｖでの消費電力」については、０．２〜０．５μＷの値が得られ、大量生産品の値（＞１．３５μＷ）よりも小さい値に抑制できることが判明した。また、他の研究者の報告書で報告されている数値（０．５〜１．０μＷ）よりも小さい値に抑制できることが判明した。より具体的には、従来の一般的な水晶発振器で消費される電力（１．５μＷ）の１／５程度の消費電力（０．３μＷ程度）に抑制することができることが判明した。【００４３】
（水晶発振回路の実用上のメリット）
以下に示す表３，４は、ＡＳＩＣ（Application Specific Integrated Circuit）として実装された本実施形態に係る水晶発振回路２００の実用上のメリットを示している。なお、表３，４中の構成要素中に示す「クラス６」とは、プリント回路板（ＰＣＢ）のうち、最も一般的に使用される０．１３ｍｍピッチのプリント回路板（ＰＣＢ）の設計クラスを示している。
【表３】
2013035346.tif 000005
【表４】
2013035346.tif 000006
【００４４】
表３，４中の構成要素の各項目について、本実施形態に係る水晶発振回路２００と、従来の二段式ピアース発振器４００（図５参照）とを比較した場合、各項目のうち、「集積回路におけるアクティブ領域の面積（ｃｍ２）」が０．０１８（ｃｍ２）、「集積回路のパッド数／ユニット完成品」が８個であり、従来の二段式ピアース発振器４００と同じであった。【００４５】
しかしながら、各項目のうち、「ロードキャパシタの個数」および「ＤＣブロックキャパシタの個数」においては、従来の二段式ピアース発振器４００では、いずれも１であり、ロードキャパシタおよびＤＣブロックキャパシタが必須の構成要素であるのに対して、本実施形態に係る水晶発振回路２００では、「ロードキャパシタの個数」および「ＤＣブロックキャパシタの個数」が、いずれも０であり、ロードキャパシタおよびＤＣブロックキャパシタは必須の構成要素ではない。したがって、ロードキャパシタおよびＤＣブロックキャパシタの原価を０ドル（＄）に節約できることが判明した。【００４６】
また、各項目のうち、「バッテリー容量（１０年使用、リチウムイオンバッテリー）」においては、本実施形態に係る水晶発振回路２００における容量（エネルギー量）が５０ｍＷｈであり、従来の単段式ピアース発振器３００（図４参照）における容量（エネルギー量）（＝０．５Ｗｈ）の１／１０に低減できるとともに、従来の二段式ピアース発振器４００（図５参照）における容量（エネルギー量）（＝０．１５Ｗｈ）の１／３に低減できることが判明した。【００４７】
さらに、各項目のうち、「プリント回路板（ＰＣＢ）および組立部品が占める面積（ｃｍ２）、クラス６」においては、本実施形態に係る水晶発振回路２００における面積が０．４（ｃｍ２）であり、単段式ピアース発振器３００および二段式ピアース発振器４００における面積５（ｃｍ２）の１／１０以下に低減できることで、本実施形態に係る水晶発振回路２００におけるプリント回路板（ＰＣＢ）および組立部品の原価（０．０８ドル）を、単段式ピアース発振器３００及び二段式ピアース発振器４００におけるプリント回路板（ＰＣＢ）および組立部品の原価（１．００ドル）と比べて０．９２ドルだけ節約できることが判明した。【００４８】
加えて、各項目のうち、「トータル価格（ドル）」に示されるように、本実施形態に係る水晶発振回路２００におけるトータル価格（１．６０６ドル）は、単段式ピアース発振器３００におけるトータル価格（１．８９６ドル）と比べて０．２９ドルだけ低額となり、二段式ピアース発振器４００におけるトータル価格（２．１１１ドル）と比べて０．５０５ドルだけ低額となった。【００４９】
この結果、本実施形態に係る水晶発振回路２００は、バッテリー電源型あるいはエネルギー蓄積型のシステムに適していることが判明した。特に、より長期間の耐久性、安価なＬＳＩ（Large Scale Integration）技術および高価なＰＣＢ（printed circuit board）技術の組み合わせによって、本実施形態に係る水晶発振回路２００の価格を低額に抑えることができることが判明した。また、本実施形態に係る水晶発振回路２００は、低消費電力型の発振回路であるため、従来の一般的な水晶発振器と比べてバッテリー寿命を３倍〜６倍に増加できることが判明した。【００５０】
（本実施形態に係る水晶発振回路の特徴）
上記構成によれば、第１インバータ１，第１水晶振動子２，第２インバータ３および第２水晶振動子４を直列に接続することで、従来の一般的な水晶発振器で必須の構成要素となる各キャパシタを用いることなく、水晶発振回路１００を構成することができる。したがって、従来の一般的な水晶発振器３００，４００（図４，５参照）のように各キャパシタで余分な電荷が蓄積されることはない。その結果、従来の一般的な水晶発振器３００，４００よりも消費電力を低減することができる。【００５１】
また、上記構成によれば、各インバータ２１，２３を、第１トランジスタ１０，第２トランジスタ１１，ダイオード１２〜１５および抵抗１６で構成することにより、従来の一般的な水晶発振器よりも消費電力を低減可能な水晶発振回路２００を容易に構成することができる。【００５２】
さらには、上記構成によれば、水晶発振回路２００の試作品を用いたシミュレーション結果において、「インバータの入出力信号における単位電圧当たりの周波数変化率（Frequency voltage coefficient）」が−１０ｐｐｍ／Ｖの値を示したことにより、従来の単段式ピアース発振器３００（図４参照）における周波数変化率よりも小さな値に維持できる。したがって、各インバータ２１，２３の入出力信号における信号レベルを従来の単段式ピアース発振器３００よりも安定させることができる。【００５３】
加えて、上記構成によれば、上記各インバータ２１，２３が、従来の一般的な水晶発振器３００，４００で必須の構成要素となるキャパシタの容量（より具体的には、６ｐＦ〜１００ｐＦ）よりも小さい容量（より具体的には、＜１．６ｐＦ）のダイオード１２〜１５を用いて構成されているため、水晶発振回路２００において従来の一般的な水晶発振器３００，４００よりも消費電力を低減することができる。【００５４】
以上、本発明の実施形態について図面に基づいて説明したが、具体的な構成は、これらの実施形態に限定されるものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。例えば、図１に示した水晶発振回路１００の一例として図２に示した水晶発振回路２００を示したが、これに限られず、本発明は、水晶発振回路１００と同様の作用効果を奏するように、水晶発振回路１００の構成を適宜変更した水晶発振回路であってもよい。
【符号の説明】
【００５５】
１，２１    第１インバータ
２，２２    第１水晶振動子
３，２３    第２インバータ
４，２４    第２水晶振動子
１０，１１    トランジスタ
１２〜１５    ダイオード
１６    抵抗
１７，３１７，４１７    入力ノード
１８，３１８，４１８    出力ノード
１００，２００    水晶発振回路
３００    単段式ピアース発振器
３０１，４０１，４０２    インバータ
３０２，４０５    水晶振動子
３０３，３０４，４０４    ロードキャパシタ
４００    二段式ピアース発振器
４０３    ブロックキャパシタ
【図１】
2013035346.tif 000007
【図２】
2013035346.tif 000008
【図３】
2013035346.tif 000009
【図４】
2013035346.tif 000010
【図５】
2013035346.tif 000011
【国際調査報告】
2013035346.tif 000012
2013035346.tif 000013
2013035346.tif 000014
2013035346.tif 000015