(57)【要約】  センサごとのばらつきの少ない光センサ付き表示装置を提供する。アクティブマトリクス基板の画素領域に光センサを備えた表示装置において、前記光センサは、入射光を受光する光検出素子Ｍ４と、前記光検出素子Ｍ４に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量Ｃ１と、当該光センサへリセット信号を供給するリセット信号配線ＲＳＴと、当該光センサへ読み出し信号を供給する読み出し信号配線ＲＷＳと、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量Ｃ１に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子Ｍ２とを備えている。光検出素子Ｍ４として、フォトトランジスタを用いる。
2009147992.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、
前記光センサが、
入射光を受光する光検出素子と、
前記光検出素子に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量と、
当該光センサへリセット信号を供給するリセット信号配線と、
当該光センサへ読み出し信号を供給する読み出し信号配線と、
前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子とを備え、
前記光検出素子が、フォトトランジスタであることを特徴とする表示装置。
【請求項２】
前記光検出素子がアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴである、請求項１に記載の表示装置。
【請求項３】
前記センサスイッチング素子がアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴである、請求項１または２に記載の表示装置。
【請求項４】
前記フォトトランジスタのゲートおよびソースが前記リセット信号配線に接続されている、請求項１〜３のいずれか一項に記載の表示装置。
【請求項５】
前記フォトトランジスタのゲートに前記リセット信号配線が接続され、当該フォトトランジスタのソースに当該フォトトランジスタがオフ状態になった後に電位降下を生じる第２のリセット信号配線が接続されている、請求項１〜３のいずれか一項に記載の表示装置。
【請求項６】
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた、請求項１〜５のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトダイオードまたはフォトトランジスタ等の光検出素子を有する光センサ付きの表示装置に関し、特に、画素領域内に光センサを備えた表示装置に関する。
【背景技術】
【０００２】
従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。【０００３】
従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（特許文献１、非特許文献１参照）。【０００４】
アクティブマトリクス基板上に形成される従来の光センサ（特許文献２，３）の一例を、図１２に示す。図１２に示す従来の光センサは、フォトダイオードＤ１、コンデンサＣ２、トランジスタＭ２から構成される。フォトダイオードＤ１のアノードには、リセット信号を供給するための配線ＲＳＴが接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ２の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。コンデンサＣ２の電極の他方は、読み出し信号を供給するための配線ＲＷＳに接続されている。【０００５】
この構成において、配線ＲＳＴへリセット信号、配線ＲＷＳへ読み出し信号を、それぞれ所定のタイミングで供給することにより、フォトダイオードＤ１で受光した光の量に応じたセンサ出力ＶPIXを得ることができる。ここで、図１３を参照し、図１２に示した従来の光センサの動作について説明する。なお、リセット信号のローレベル（例えば−４Ｖ）をＶRST.L、リセット信号のハイレベル（例えば０Ｖ）をＶRST.H、読み出し信号のローレベル（例えば０Ｖ）をＶRWS.L、読み出し信号のハイレベル（例えば８Ｖ）をＶRWS.H、とそれぞれ表す。【０００６】
まず、配線ＲＳＴへハイレベルのリセット信号ＶRST.Hが供給されると（図１２においてｔ＝ＲＳＴのタイミング）、フォトダイオードＤ１は順方向バイアスとなり、トランジスタＭ２のゲートの電位ＶINTは、下記の式（１）で表される。【０００７】
ＶINT  ＝  ＶRST.H−ＶF      ・・・（１）
式（１）において、ＶFはフォトダイオードＤ１の順方向電圧、ΔＶRSTは、リセット信号のパルスの高さ（ＶRST.H−ＶRST.L）であり、ＣPDはフォトダイオードＤ１の容量である。ＣTは、コンデンサＣ２の容量、フォトダイオードＤ１の容量ＣPDと、トランジスタＭ２の容量ＣTFTとの総和である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。【０００８】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間（図１３に示すＴINTの期間）が始まる。積分期間においては、フォトダイオードＤ１への入射光量に比例した光電流がコンデンサＣ２に流れ込み、コンデンサＣ２を放電させる。これにより、積分期間の終了時におけるトランジスタＭ２のゲートの電位ＶINTは、下記の式（２）で表される。【０００９】
ＶINT＝ＶRST.H−ＶF−ΔＶRST・ＣPD／ＣT−ＩPHOTO・ＴINT／ＣT  …（２）
式（２）において、ＩPHOTOは、フォトダイオードＤ１の光電流、ＴINTは、積分期間の長さである。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。【００１０】
積分期間が終わると、図１３に示すｔ＝ＲＷＳのタイミングで読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。なお、読み出し期間は、読み出し信号ＲＷＳがハイレベルの間、継続する。ここで、コンデンサＣ２に対して電荷注入が起こる。この結果、トランジスタＭ２のゲートの電位ＶINTは、下記の式（３）で表される。【００１１】
ＶINT＝ＶRST.H−ＶF−ΔＶRST・ＣPD／ＣT−ＩPHOTO・ＴINT／ＣT
＋ΔＶRWS・ＣINT／ＣT  …（３）
ΔＶRWSは、読み出し信号のパルスの高さ（ＶRWS.H−ＶRWS.L）である。これにより、トランジスタＭ２のゲートの電位ＶINTが閾値電圧よりも高くなるので、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、トランジスタＭ２からのセンサ出力電圧ＶPIXは、積分期間におけるフォトダイオードＤ１の光電流の積分値に比例する。【００１２】
なお、図１３において、波線で示した波形は、フォトダイオードＤ１に光の入射が少ない場合の電位ＶINTの変化を表し、実線で示した波形は、フォトダイオードＤ１に外光が入射した場合の電位ＶINTの変化を表している。図１３のΔＶが、フォトダイオードＤ１へ入射した光の量に比例した電位差である。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−３８５７号公報
【特許文献２】国際公開第２００７／１４５３４６号パンフレット
【特許文献３】国際公開第２００７／１４５３４７号パンフレット
【非特許文献】
【００１４】
【非特許文献１】“Ａ  Ｔｏｕｃｈ  Ｐａｎｅｌ  Ｆｕｎｃｔｉｏｎ  Ｉｎｔｅｇｒａｔｅｄ  ＬＣＤ  Ｉｎｃｌｕｄｉｎｇ  ＬＴＰＳ  Ａ/Ｄ  Ｃｏｎｖｅｒｔｅｒ”，  Ｔ．Ｎａｋａｍｕｒａ等，  ＳＩＤ  ０５  ＤＩＧＥＳＴ，  ｐｐ１０５４−１０５５，  ２００５
【発明の概要】
【発明が解決しようとする課題】
【００１５】
なお、上記従来の光センサにおいて光検出素子として用いられているフォトダイオードは、ｐチャネル領域（ｐ＋）とｎチャネル領域（ｎ＋）とを形成するための二つのプロセスを必要とする。つまり、フォトダイオードとしての特性を左右する重要なパラメータであるｉ層の幅は、ｎ層とｐ層との２層の形成工程によって決定される。このため、ｉ層の幅は、ｎ層とｐ層の形成時におけるフォト工程でのシフトばらつきによって、二重に影響を受けることとなる。【００１６】
本発明は、上記の課題に鑑み、光検出素子としてフォト工程における特性ばらつきが小さいフォトトランジスタを用いることにより、センサごとのばらつきの少ない光センサ付き表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明にかかる表示装置は、上記の課題を解決するために、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量と、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子とを備え、前記光検出素子が、フォトトランジスタであることを特徴とする。
【発明の効果】
【００１８】
本発明によれば、光検出素子としてフォト工程における特性ばらつきが小さいフォトトランジスタを用いることにより、センサごとのばらつきの少ない光センサ付き表示装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。
【図２】図２は、本発明の第１の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図３】図３は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）のタイミングチャートである。
【図４】図４は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【図５】図５は、第１の実施形態にかかる表示装置におけるセンサ駆動タイミングを示すタイミングチャートである。
【図６】図６は、センサ画素読み出し回路の内部構成を示す回路図である。
【図７】図７は、読み出し信号と、センサ出力と、センサ画素読み出し回路の出力との関係を示す波形図である。
【図８】図８は、センサカラムアンプの構成例を示す回路図である。
【図９】図９は、本発明の第２の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。
【図１０】図１０は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【図１１】図１１は、比較例として、第１の実施形態の構成においてリセット信号ＲＳＴの電位降下が急峻でなかった場合のＶINTの変化を示す波形図である。
【図１２】図１２は、従来の光センサの構成例を示す等価回路図である。
【図１３】図１３は、従来の光センサにリセット信号ＲＳＴと読み出し信号ＲＷＳが印加された場合のＶINTの波形図である。
【発明を実施するための形態】
【００２０】
［第１の実施形態］
本発明の一実施形態にかかる表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量と、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子とを備え、前記光検出素子が、フォトトランジスタである。
【００２１】
前記の表示装置において、フォトトランジスタを、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで実現することができる。また、前記の表示装置において、前記センサスイッチング素子を、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで構成することも可能である。このようにフォトトランジスタおよび／またはセンサスイッチング素子をアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで形成することにより、光センサ付き表示装置を安価に提供できる。
【００２２】
また、前記のフォトトランジスタは、ゲートおよびソースが前記リセット信号配線に接続された構成としても良い。あるいは、ゲートに前記リセット信号配線が接続され、ソースに当該トランジスタがオフ状態になった後に電位降下を生じる第２のリセット信号配線が接続された構成としても良い。後者の構成によれば、トランジスタの双方向導電性に起因してリセット時に生じるゲート電位の降下を抑制することができ、ダイナミックレンジの広い光センサを提供することができる。
【００２３】
さらに、前記の表示装置は、これには限定されないが、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた液晶表示装置として好適に実施することができる。
【００２４】
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
【００２５】
また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
【００２６】
最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
【００２７】
図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ディスプレイゲートドライバ２、ディスプレイソースドライバ３、センサカラム（ｃｏｌｕｍｎ）ドライバ４、センサロウ（ｒｏｗ）ドライバ５、バッファアンプ６、ＦＰＣコネクタ７を少なくとも備えている。また、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路８が、前記ＦＰＣコネクタ７とＦＰＣ９とを介して、アクティブマトリクス基板１００に接続されている。
【００２８】
なお、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ９上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
【００２９】
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサが設けられている。図２は、アクティブマトリクス基板１００の画素領域１における画素と光センサとの配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、２つのフォトダイオードＤ１，Ｄ２とコンデンサＣINTと薄膜トランジスタＭ２とによって構成される１つの光センサが設けられている。画素領域１は、Ｍ行×Ｎ列のマトリクス状に配置された画素と、同じくＭ行×Ｎ列のマトリクス状に配置された光センサとを有する。なお、上述のとおり、絵素数は、Ｍ×３Ｎである。
【００３０】
このため、図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＣＯＬを有している。ゲート線ＧＬは、ディスプレイゲートドライバ２に接続されている。ソース線ＣＯＬは、ディスプレイソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＭ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬｉ（ｉ＝１〜Ｍ）のように表記する。一方、ソース線ＣＯＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＣＯＬを個々に区別して説明する必要がある場合は、ＣＯＬｒｊ，ＣＯＬｇｊ，ＣＯＬｂｊ（ｊ＝１〜Ｎ）のように表記する。
【００３１】
ゲート線ＧＬとソース線ＣＯＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図２では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＣＯＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量ＬＳが形成されている。
【００３２】
図２において、１本のゲート線ＧＬｉと１本のソース線ＣＯＬｒｊとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＣＯＬｒｊを介してディスプレイソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬｉとソース線ＣＯＬｇｊとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＣＯＬｇｊを介してディスプレイソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬｉとソース線ＣＯＬｂｊとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＣＯＬｂｊを介してディスプレイソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
【００３３】
図２の例では、ソース線ＣＯＬｒが、センサカラムドライバ４から定電圧ＶDDを光センサへ供給するための配線ＶＤＤを兼ねている。また、ソース線ＣＯＬｇが、センサ出力用の配線ＯＵＴを兼ねている。
【００３４】
なお、図２の例では、光センサは、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素と光センサの配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つの光センサが配置されていても良いし、複数画素に対して１つの光センサが配置された構成であっても良い。
【００３５】
光センサは、図２に示すように、光検出素子としてのフォトトランジスタ（フォトＴＦＴ）Ｍ４と、コンデンサＣINTと、センサスイッチング素子としての薄膜トランジスタＭ２とを備えている。なお、フォトトランジスタＭ４は、トップゲート構造およびボトムゲート構造のいずれであっても良い。ただし、ボトムゲート構造の場合、ゲート電極が、バックライトからこのフォトトランジスタＭ４への入射光を遮る遮光層として機能するので、製造工程を簡略化することができるという点で有利である。
【００３６】
フォトトランジスタＭ４のゲートとソースは、共にリセット配線ＲＳＴへ接続されている。フォトトランジスタＭ４としては、移動度の高いポリシリコンＴＦＴに限らず、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴを用いることが可能である。なお、トランジスタＭ２も、アモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで実現することが可能である。したがって、トランジスタＭ２とフォトトランジスタＭ４とを同じ材料を用いて同時に形成することが可能である。
【００３７】
光検出素子としてフォトトランジスタＭ４を用いることによる利点は以下のとおりである。すなわち、ｐ層とｎ層の形成を必要とするフォトダイオードとは異なり、フォトトランジスタＭ４は、１つの半導体層（例えばｎチャネル）だけを形成すれば良い。そして、フォトトランジスタとしての特性を決める重要なパラメータであるチャネル幅は、上記の半導体層の形成工程の精度もしくはゲート幅の精度だけに左右される。このため、フォトトランジスタは、フォトダイオードに比較して、製造工程の精度ばらつきに起因する特性ばらつきが少ない。この結果、センサごとの特性ばらつきの少ない、品位の良い光センサ付き表示装置を実現できる。
【００３８】
トランジスタＭ２のドレインは配線ＶＤＤに接続され、ソースは配線ＯＵＴに接続されている。配線ＲＳＴ，ＲＷＳは、センサロウドライバ５に接続されている。これらの配線ＲＳＴ，ＲＷＳは１行毎に設けられているので、以降、各配線を区別する必要がある場合は、ＲＳＴｉ，ＲＷＳｉ（ｉ＝１〜Ｍ）のように表記する。
【００３９】
センサロウドライバ５は、所定の時間間隔（ｔrow）で、図２に示した配線ＲＳＴｉとＲＷＳｉとの組を順次選択していく。これにより、画素領域１において信号電荷を読み出すべき光センサの行（ｒｏｗ）が順次選択される。
【００４０】
なお、図２に示すように、配線ＯＵＴの端部には、絶縁ゲート型電界効果トランジスタＭ３のドレインが接続されている。また、このトランジスタＭ３のドレインには、出力配線ＳＯＵＴが接続され、トランジスタＭ３のドレインの電位ＶSOUTが、光センサからの出力信号としてセンサカラムドライバ４へ出力される。トランジスタＭ３のソースは、配線ＶＳＳに接続されている。トランジスタＭ３のゲートは、参照電圧配線ＶＢを介して、参照電圧電源（図示せず）に接続されている。
【００４１】
ここで、図３および図４を参照し、本実施形態にかかる光センサの動作について説明する。図３は、光センサへ配線ＲＳＴから供給されるリセット信号と配線ＲＷＳから供給される読み出し信号の波形をそれぞれ示すタイミングチャートである。図４は、第１の実施形態の光センサにおける入力信号（ＲＳＴ，ＲＷＳ）とＶINTとの関係を示す波形図である。
【００４２】
図３に示す例では、リセット信号のハイレベルＶRST.HはＶSSに等しい。また、読み出し信号のハイレベルＶRWS.HがＶDDに等しく、ローレベルＶRWS.LがＶSSに等しい。
【００４３】
本実施形態にかかる光センサにおいては、リセット信号ＲＳＴがハイレベルになったとき、トランジスタＭ２のゲート電極の電位ＶINTは、下記の式（４）で表される。
【００４４】
ＶINT＝ＶRST.H−ＶT,M2−ΔＶRST・ＣSENSOR／ＣT    …（４）
式（４）において、ＶT,M2はトランジスタＭ２の閾値電圧、ΔＶRSTは、リセット信号のパルスの高さ（ＶRST.H−ＶRST.L）であり、ＣSENSORはフォトトランジスタＭ４の容量である。ＣTは、コンデンサＣ２の容量、フォトトランジスタＭ４の容量ＣSENSORと、トランジスタＭ２の容量ＣTFTとの総和である。このときのＶINTはトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２はリセット期間において非導通状態となっている。
【００４５】
次に、リセット信号がローレベルＶRST.Lに戻ることにより、光電流の積分期間が始まる。積分期間においては、フォトトランジスタＭ４への入射光量に比例した光電流がコンデンサＣ２に流れ込み、コンデンサＣ２を放電させる。これにより、積分期間の終了時におけるトランジスタＭ２のゲートの電位ＶINTは、下記の式（５）で表される。
【００４６】
ＶINT＝ＶRST.H−ＶT,M2−ΔＶRST・ＣSENSOR／ＣT
−ＩPHOTO・ＴINT／ＣT                        …（５）
式（５）において、ＩPHOTOは、フォトトランジスタＭ４の光電流、ＴINTは、積分期間の長さである。積分期間においても、ＶINTがトランジスタＭ２の閾値電圧より低いので、トランジスタＭ２は非導通状態となっている。
【００４７】
積分期間が終わると、読み出し信号ＲＷＳが立ち上がることにより、読み出し期間が始まる。なお、読み出し期間は、読み出し信号ＲＷＳがハイレベルの間、継続する。ここで、コンデンサＣ２に対して電荷注入が起こる。この結果、トランジスタＭ２のゲートの電位ＶINTは、下記の式（６）で表される。
【００４８】
ＶINT＝ＶRST.H−ＶT,M2−ΔＶRST・ＣSENSOR／ＣT−ＩPHOTO・ＴINT／ＣT
＋ΔＶRWS・ＣINT／ＣT  …（６）
ΔＶRWSは、読み出し信号のパルスの高さ（ＶRWS.H−ＶRWS.L）である。これにより、トランジスタＭ２のゲートの電位ＶINTが閾値電圧よりも高くなるので、トランジスタＭ２は導通状態となり、各列において配線ＯＵＴの端部に設けられているバイアストランジスタＭ３と共に、ソースフォロアアンプとして機能する。すなわち、トランジスタＭ２からのセンサ出力電圧ＶPIXは、積分期間におけるフォトトランジスタＭ４の光電流の積分値に比例する。
【００４９】
以上のとおり、リセットパルスによる初期化と、積分期間における光電流の積分と、読み出し期間におけるセンサ出力の読み出しとを周期的に行うことにより、各画素の光センサ出力を得ることができる。
【００５０】
なお、本実施形態では、前述したように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを光センサ用の配線ＶＤＤ，ＯＵＴとして共用しているので、図５に示すように、ソース線ＣＯＬｒ，ＣＯＬｇ，ＣＯＬｂを介して表示用の画像データ信号を入力するタイミングと、センサ出力を読み出すタイミングとを区別する必要がある。図５の例では、水平走査期間において表示用画像データ信号の入力が終わった後に、水平ブランキング期間等を利用してセンサ出力の読み出しが行われる。
【００５１】
センサカラムドライバ４は、図１に示すように、センサ画素読み出し回路４１と、センサカラムアンプ４２と、センサカラム走査回路４３とを含む。センサ画素読み出し回路４１には、画素領域１からセンサ出力ＶSOUTを出力する配線ＳＯＵＴ（図２参照）が接続されている。図１において、配線ＳＯＵＴｊ（ｊ＝１〜Ｎ）により出力されるセンサ出力を、ＶSOUTjと表記している。センサ画素読み出し回路４１は、センサ出力ＶSOUTjのピークホールド電圧ＶSjを、センサカラムアンプ４２へ出力する。センサカラムアンプ４２は、画素領域１のＮ列の光センサにそれぞれ対応するＮ個のカラムアンプを内蔵しており、個々のカラムアンプでピークホールド電圧ＶSj（ｊ＝１〜Ｎ）を増幅し、ＶCOUTとしてバッファアンプ６へ出力する。センサカラム走査回路４３は、センサカラムアンプ４２のカラムアンプをバッファアンプ６への出力へ順次接続するために、カラムセレクト信号ＣＳj（ｊ＝１〜Ｎ）を、センサカラムアンプ４２へ出力する。
【００５２】
ここで、図６および図７を参照し、画素領域１からセンサ出力ＶSOUTが読み出された後のセンサカラムドライバ４およびバッファアンプ６の動作について説明する。図６は、センサ画素読み出し回路４１の内部構成を示す回路図である。図７は、読み出し信号ＶRWSと、センサ出力ＶSOUTと、センサ画素読み出し回路の出力ＶSとの関係を示す波形図である。前述のように、読み出し信号がハイレベルＶRWS.Hになったとき、トランジスタＭ２が導通することにより、トランジスタＭ２，Ｍ３によりソースフォロアアンプが形成され、センサ出力ＶSOUTがセンサ画素読み出し回路４１のサンプルキャパシタＣSAMに蓄積される。これにより、読み出し信号がローレベルＶRWS.Lになった後も、その行の選択期間（ｔrow）中、センサ画素読み出し回路４１からセンサカラムアンプ４２への出力電圧ＶSは、図７に示すように、センサ出力ＶSOUTのピーク値と等しいレベルに保持される。
【００５３】
次に、センサカラムアンプ４２の動作について、図８を参照しながら説明する。図８に示すように、センサ画素読み出し回路４１から、各列の出力電圧ＶSj（ｊ＝１〜Ｎ）が、センサカラムアンプ４２のＮ個のカラムアンプへ入力される。図８に示すように、各カラムアンプは、トランジスタＭ６，Ｍ７から構成されている。センサカラム走査回路４３によって生成されるカラムセレクト信号ＣＳjが、１つの行の選択期間（ｔrow）中に、Ｎ列のカラムのそれぞれに対して順次ＯＮとなることにより、センサカラムアンプ４２中のＮ個のカラムアンプのうちいずれか１つのみのトランジスタＭ６がＯＮとなり、そのトランジスタＭ６を介して、各列の出力電圧ＶSj（ｊ＝１〜Ｎ）のいずれかのみが、センサカラムアンプ４２からの出力ＶCOUTとして出力される。バッファアンプ６は、センサカラムアンプ４２から出力されたＶCOUTをさらに増幅し、パネル出力（光センサ信号）Ｖoutとして信号処理回路８へ出力する。
【００５４】
なお、センサカラム走査回路４３は、上述のように光センサの列を１列ずつ走査するようにしても良いが、これに限定されず、光センサの列をインタレース走査する構成としても良い。また、センサカラム走査回路４３が、例えば４相等の多相駆動走査回路として形成されていても良い。
【００５５】
以上の構成により、本実施形態にかかる表示装置は、画素領域１において画素毎に形成されたフォトトランジスタＭ４の受光量に応じたパネル出力ＶOUTを得る。パネル出力ＶOUTは、信号処理回路８に送られてＡ／Ｄ変換され、パネル出力データとしてメモリ（図示せず）に蓄積される。つまり、このメモリには、画素領域１の画素数（光センサ数）と同数のパネル出力データが蓄積されることとなる。信号処理回路８では、メモリに蓄積されたパネル出力データを用いて、画像取り込みやタッチ領域の検出等の各種信号処理を行う。なお、本実施形態では、信号処理回路８のメモリに、画素領域１の画素数（光センサ数）と同数のパネル出力データを蓄積するものとしたが、メモリ容量等の制約により、必ずしも画素数と同数のパネル出力データを蓄積することを要しない。
【００５６】
以上のとおり、本実施形態にかかる表示装置によれば、光センサの光検出素子として従来のフォトダイオードの代わりにフォトトランジスタＭ４を用いても、光センサ出力を得ることができる。また、特に、トランジスタＭ２とフォトトランジスタＭ４とをアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴで形成すれば、ポリシリコンを用いるよりも安価に製造できる、という利点がある。
【００５７】
［第２の実施形態］
本発明の第２の実施形態にかかる表示装置について、以下に説明する。なお、上述の第１の実施形態において説明した構成と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。
【００５８】
第２の実施形態にかかる表示装置は、図９に示すように、光センサにおける光検出素子として、第１の実施形態で説明したフォトトランジスタＭ４の代わりにフォトトランジスタＭ５を備えている点において、第１の実施形態と異なっている。フォトトランジスタＭ５は、ゲートがリセット配線ＲＳＴに接続されている点ではフォトトランジスタＭ４と同じであるが、ソースが、リセット信号ＲＳＴとは異なる第２のリセット信号ＶＲＳＴを供給する配線に接続されている点において、フォトトランジスタＭ４と異なっている。
【００５９】
ここで、図１０および図１１を参照し、本実施形態にかかる光センサの動作について説明する。図１０は、本実施形態にかかる光センサに印加される各種信号とＶINTとの関係を示す波形図である。図１１は、比較例として、第１の実施形態の構成においてリセット信号ＲＳＴの電位降下が急峻でなかった場合のＶINTの変化を示す波形図である。
【００６０】
図１１に示すように、第１の実施形態の構成においてリセット信号ＲＳＴの電位降下が急峻でなかった場合、トランジスタＭ２のゲート電極の電位ＶINTは、リセット信号ＲＳＴの電位降下期間において相当量（図１１に示すΔＶBACK）低下してしまう。この理由は、フォトトランジスタＭ４が、フォトダイオードとは異なって双方向導通性を有することにある。この場合、前記ΔＶBACKの低下分だけ、画素のダイナミックレンジが小さくなり、少ない光量で飽和してしまうという問題が生じる。
【００６１】
本実施形態の構成では、この問題を改善するために、上述のように、フォトトランジスタＭ５のゲートとソースにそれぞれ別個のリセット信号ＲＳＴ，ＶＲＳＴを印加する。図１０に示すように、フォトトランジスタＭ５のソースに印加される第２のリセット信号ＶＲＳＴは、リセット信号ＲＳＴが完全にローレベルになってから、すなわちフォトトランジスタＭ５がオフ状態に切り替わってから、電位降下がはじまる。これにより、図１０と図１１とを比較することから分かるように、図１０に示す本実施形態の構成では、図１１で見られた電位ＶINTの低下（ΔＶBACK）が生じず、ダイナミックレンジの広い光センサを実現することができる。
【００６２】
以上、本発明についての第１および第２の実施形態を説明したが、本発明は上述の各実施形態にのみ限定されず、発明の範囲内で種々の変更が可能である。
【００６３】
例えば、第１および第２の実施形態では、光センサに接続された配線ＶＤＤ，ＯＵＴが、ソース配線ＳＬと共用されている構成を例示した。この構成によれば、画素開口率が高いという利点がある。しかしながら、光センサ用の配線ＶＤＤ，ＯＵＴをソース配線ＳＬとは別個に設けた構成としても良い。
【産業上の利用可能性】
【００６４】
本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。
【符号の説明】
【００６５】
１      画素領域
２      ディスプレイゲートドライバ
３      ディスプレイソースドライバ
４      センサカラム（ｃｏｌｕｍｎ）ドライバ
４１    センサ画素読み出し回路
４２    センサカラムアンプ
４３    センサカラム走査回路
５      センサロウ（ｒｏｗ）ドライバ
６      バッファアンプ
７      ＦＰＣコネクタ
８      信号処理回路
９      ＦＰＣ
１００  アクティブマトリクス基板
Ｍ２    薄膜トランジスタ（センサスイッチング素子）
Ｍ４    フォトトランジスタ（光検出素子）
【図１】
2009147992.tif 000003
【図２】
2009147992.tif 000004
【図３】
2009147992.tif 000005
【図４】
2009147992.tif 000006
【図５】
2009147992.tif 000007
【図６】
2009147992.tif 000008
【図７】
2009147992.tif 000009
【図８】
2009147992.tif 000010
【図９】
2009147992.tif 000011
【図１０】
2009147992.tif 000012
【図１１】
2009147992.tif 000013
【図１２】
2009147992.tif 000014
【図１３】
2009147992.tif 000015
【手続補正書】
【提出日】平成22年6月14日(2010.6.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、
前記光センサが、
入射光を受光する光検出素子と、
前記光検出素子に一方の電極が接続され、前記光検出素子からの出力電流を蓄積する容量と、
当該光センサへリセット信号を供給するリセット信号配線と、
当該光センサへ読み出し信号を供給する読み出し信号配線と、
前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間に前記容量に蓄積された出力電流を、前記読み出し信号にしたがって読み出すセンサスイッチング素子とを備え、
前記光検出素子が、フォトトランジスタであり、
前記フォトトランジスタのゲートに前記リセット信号配線が接続され、
前記読み出し信号配線が前記容量の他方の電極に接続され、
前記読み出し信号配線から前記容量へ前記読み出し信号が与えられることにより、前記センサスイッチング素子が導通状態となることを特徴とする表示装置。
【請求項２】
前記光検出素子がアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴである、請求項１に記載の表示装置。
【請求項３】
前記センサスイッチング素子がアモルファスシリコンＴＦＴまたは微結晶シリコンＴＦＴである、請求項１または２に記載の表示装置。
【請求項４】
前記フォトトランジスタのゲートおよびソースが前記リセット信号配線に接続されている、請求項１〜３のいずれか一項に記載の表示装置。
【請求項５】
前記フォトトランジスタのゲートに前記リセット信号配線が接続され、当該フォトトランジスタのソースに当該フォトトランジスタがオフ状態になった後に電位降下を生じる第２のリセット信号配線が接続されている、請求項１〜３のいずれか一項に記載の表示装置。
【請求項６】
前記アクティブマトリクス基板に対向する対向基板と、
前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた、請求項１〜５のいずれか一項に記載の表示装置。
【国際調査報告】
2009147992.tif 000016
2009147992.tif 000017
2009147992.tif 000018