(57)【要約】  本発明の固体撮像装置は、撮像領域（２）と周辺回路領域（３）とを含み、撮像領域（２）に形成され行列状に配置された複数のフォトダイオードと、撮像領域（２）に形成され複数のフォトダイオードで光電変換された電荷に対応する画素信号を撮像領域（２）外へ出力する複数の出力回路（ＣＩＲ）と、周辺回路領域（３）に形成され画素信号を撮像領域（２）から読み出す読み出し回路（４）と、列方向に延伸して形成された、出力回路（ＣＩＲ）と読み出し回路（４）とを接続する信号配線（ＳＩＧ１〜ＳＩＧ４）とを備え、行方向に隣接する２つのフォトダイオードと１つの出力回路とは１つの画素セルを構成し、第１の画素セルの出力回路（ＣＩＲ）は、第１の画素セルと列方向に隣接し第１の画素セルに対して行方向にフォトダイオード１列分ずらして配置された第２の画素セルに対して行方向に隣接して配置されている。
2013084406.tif 000002
【特許請求の範囲】
【請求項１】
撮像領域と周辺回路領域とを含む半導体基板と、
前記撮像領域に形成され、行列状に配置された複数のフォトダイオードと、
前記撮像領域に形成され、前記複数のフォトダイオードで光電変換された電荷を転送し、当該転送された電荷に対応する画素信号を前記撮像領域外へ出力する複数の出力回路と、
前記周辺回路領域に形成され、前記画素信号を前記撮像領域から読み出す読み出し回路と、
前記半導体基板上であって列方向に延伸して形成された、前記画素信号を伝達する複数の信号配線とを備え、
前記複数の信号配線のそれぞれは、前記複数の出力回路のうちの２以上の出力回路と前記読み出し回路とを接続し、
前記複数のフォトダイオードのうち少なくとも行方向に隣接する２つのフォトダイオードと前記複数の出力回路の１つとは、１つの画素セルを構成し、
複数の前記画素セルは、第１の画素セルと、前記第１の画素セルと列方向に隣接する第２の画素セルとを含み、前記第１の画素セルと前記第２の画素セルとは、行方向にフォトダイオード１列分ずらして配置され、
前記第１の画素セルの出力回路は、前記第２の画素セルに対して行方向に隣接して配置されている
ことを特徴とする固体撮像装置。
【請求項２】
前記複数の信号配線は、前記第１の画素セルの出力回路に接続された第１の信号配線と、前記第２の画素セルの出力回路に接続された第２の信号配線とを含み、
１つの前記読み出し回路は、前記第１の信号配線及び前記第２の信号配線に接続されている
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記第１の信号配線と前記第２の信号配線とは、列方向に隣接するフォトダイオードの間の上方に形成され行方向に延伸した橋渡し線により接続されている
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第１の信号配線及び前記第２の信号配線は、それぞれ、第１の負荷トランジスタ及び第２の負荷トランジスタに接続され、
前記固体撮像装置は、さらに、
前記第１の信号配線及び前記第２の信号配線と、前記読み出し回路との間に、前記第１の信号配線と前記読み出し回路との接続、または、前記第２の信号配線と前記読み出し回路との接続を選択するスイッチを備える
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項５】
前記第１の信号配線及び前記第２の信号配線と、前記読み出し回路との間に、前記第１の信号配線と前記読み出し回路との接続、または、前記第２の信号配線と前記読み出し回路との接続を選択するスイッチを備え、
前記スイッチと前記読み出し回路との間に、負荷トランジスタを備える
ことを特徴とする請求項２に記載の固体撮像装置。
【請求項６】
前記第１の画素セルの出力回路と前記第２の画素セルの出力回路とは、前記複数の信号配線のうち同一の信号配線に接続されている
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
さらに、前記半導体基板上であって列方向に延伸し、前記複数の出力回路のうちの２以上の出力回路と接続された電源線を複数備え、
前記第１の画素セルの出力回路と前記第２の画素セルの出力回路とは、同一の前記電源線に接続されている
ことを特徴とする請求項６に記載の固体撮像装置。
【請求項８】
複数の前記読み出し回路は、前記撮像領域を挟んで向かい合った２以上の前記周辺回路領域に分配して配置されている
ことを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
さらに、前記半導体基板上であって行方向に延伸し、前記複数の出力回路のうちの２以上の出力回路と接続されたリセット配線を複数備え、
前記第１の画素セルの出力回路と前記第２の画素セルの出力回路とは、同一の前記リセット配線に接続されている
ことを特徴とする請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
さらに、前記半導体基板上であって行方向に延伸し、前記撮像領域内であって前記出力回路及び前記フォトダイオードが形成された領域以外の領域に接続されたグランド線を備え、
前記グランド線は、前記リセット配線とは異なる行に配置されている
ことを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
さらに、前記半導体基板上であって行方向に延伸した補助電源線を備え、
前記補助電源線は、前記電源線と接続されている
ことを特徴とする請求項７に記載の固体撮像装置。
【請求項１２】
さらに、
前記半導体基板上であって列方向に延伸し、前記複数の出力回路のうちの２以上の出力回路と接続された第１の電源線と、
前記第１の電源線と交互に列方向に延伸し、前記２以上の出力回路とは異なる２以上の出力回路に接続され、前記第１の電源線に印加される電源電圧とは独立した電源電圧の印加が可能な第２の電源線とを備える
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項１３】
前記画素セルは、
行方向に隣接する前記２つのフォトダイオードと、
前記２つのフォトダイオードと同じ列に配置され、かつ、当該２つのフォトダイオードが配置された行から１行分間隔をあけて配置された２つのフォトダイオードとを含む
ことを特徴とする請求項１〜１２のいずれか１項に記載の固体撮像装置。
【請求項１４】
前記複数の出力回路のそれぞれは、さらに、
前記画素セルにおいて行方向に隣接する前記２つのフォトダイオードのそれぞれに対応して形成された、２つの転送トランジスタを備え、
前記固体撮像装置は、さらに、
前記半導体基板上であって行方向に延伸し、前記２つの転送トランジスタのそれぞれに対応して配置された、２本の転送トランジスタ制御線を備える
ことを特徴とする請求項１〜１３のいずれか１項に記載の固体撮像装置。
【請求項１５】
請求項１〜１４のいずれか１項に記載の固体撮像装置を備える
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及び撮像装置に関し、特に、固体撮像装置におけるフォトダイオード及び出力回路の配置に関する。  
【背景技術】
【０００２】
近年、多画素化やチップサイズの縮小化に伴い、画素サイズが小型化された撮像装置が数多く提案されている。以下、特許文献１を参考に従来の固体撮像装置について説明する。【０００３】
図２４は、従来の固体撮像装置の画素アレイ部の平面図である。同図において、２次元状に配置された画素のそれぞれに、フォトダイオードＰＤ１１〜４４と転送ゲートＴＧ１１〜４４が配置されている。そして、垂直方向（上下方向）に隣接する２つのフォトダイオードは、フローティングジャンクションＦＪとリセットトランジスタＲＳと駆動トランジスタＤを備えた出力回路を共有している。出力回路においては、フローティングジャンクションＦＪと駆動トランジスタＤのゲートとが接続されている。【０００４】
転送ゲートＴＧ１１〜１４、ＴＧ２１〜２４、ＴＧ３１〜３４、ＴＧ４１〜４４は、それぞれ水平方向（左右方向）に延びた読み出し配線ＬＴＧ１〜４に接続されている。リセットトランジスタＲＳのゲートは、それぞれ、水平方向に延びたリセット配線ＲＳＬ０１〜４５に接続されている。駆動トランジスタＤのドレイン、かつ、リセットトランジスタＲＳのドレインは、それぞれ垂直方向に延びたリセットドレインＲＤに接続されている。駆動トランジスタＤのソースは、それぞれ垂直方向に延びた信号線Ｓ１〜４に接続されている。【０００５】
特許文献１に記載の固体撮像装置は、垂直方向に隣接する２つのフォトダイオードによる単位セルを市松状に配置し、出力回路を垂直方向に隣接する単位セルの間に配置することによって、水平方向の高集積化を達成している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３０２９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の固体撮像装置は、出力回路を垂直方向に隣接する単位セルの間に形成し、かつ、信号配線Ｓ１〜４を列方向に延びるように形成しているため、信号配線Ｓ１〜４およびリセットドレインＲＤを水平方向に突き出させる必要がある。このため、水平方向に延びる配線が出力回路の周辺で密になり、画素の微細化が達成できない。【０００８】
上記課題を解決するため、本発明は、配線面積の低減及び配線レイアウトの最適化により画素の微細化を達成した固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の一態様に係る固体撮像装置は、撮像領域と周辺回路領域とを含む半導体基板と、前記撮像領域に形成され、行列状に配置された複数のフォトダイオードと、前記撮像領域に形成され、前記複数のフォトダイオードで光電変換された電荷を転送し、当該転送された電荷に対応する画素信号を前記撮像領域外へ出力する複数の出力回路と、前記周辺回路領域に形成され、前記画素信号を前記撮像領域から読み出す読み出し回路と、前記半導体基板上であって列方向に延伸して形成された、前記画素信号を伝達する複数の信号配線とを備え、前記複数の信号配線のそれぞれは、前記複数の出力回路のうちの２以上の出力回路と前記読み出し回路とを接続し、前記複数のフォトダイオードのうち少なくとも行方向に隣接する２つのフォトダイオードと前記複数の出力回路の１つとは、１つの画素セルを構成し、複数の前記画素セルは、第１の画素セルと、前記第１の画素セルと列方向に隣接する第２の画素セルとを含み、前記第１の画素セルと前記第２の画素セルとは、行方向にフォトダイオード１列分ずらして配置され、前記第１の画素セルの出力回路は、前記第２の画素セルに対して行方向に隣接して配置されていることを特徴とする。【００１０】
上記構成によれば、第１の画素セルの出力回路と第２の画素セルの出力回路とが、行方向にずれないで列方向に隣接した２つの画素セルの出力回路同士よりも近接するので、列方向の信号配線を短くできる。さらに、行方向にずれた第１の画素セル及び第２の画素セルの出力回路同士を接続するため、信号配線に行方向成分を持たせることも可能となる。これにより、信号配線を列方向のみでなく行方向にも延伸させるので、信号配線を撮像領域内で均一に配置することができる。よって、大きな配線開口を実現することができ、高い加工精度が確保された微細化が実現される。
【発明の効果】
【００１１】
本発明に係る固体撮像装置によれば、撮像領域における配線面積を低減でき、また、配線レイアウトを最適化できるので画素の微細化が図られる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態１に係る固体撮像装置の画素セルの回路図である。
【図２】図２は、実施の形態１に係る固体撮像装置の画素アレイの回路図である。
【図３Ａ】図３Ａは、実施の形態１の画素セルにおける半導体基板の活性領域及びポリシリコンゲートのレイアウト図である。
【図３Ｂ】図３Ｂは、実施の形態１の画素セルにおける半導体基板上の絶縁膜に形成された第一配線層のレイアウト図である。
【図３Ｃ】図３Ｃは、実施の形態１の画素セルにおける第一配線層上の絶縁膜に形成された第二配線層のレイアウト図である。
【図４】図４は、実施の形態１の画素アレイにおける半導体基板の活性領域及びポリシリコンゲートのレイアウト図である。
【図５】図５は、実施の形態１の画素アレイにおける第一配線層のレイアウト図である。
【図６】図６は、実施の形態１の画素アレイにおける第二配線層のレイアウト図である。
【図７】図７は、実施の形態２に係る固体撮像装置の画素アレイの回路図である。
【図８】図８は、実施の形態３に係る固体撮像装置の画素アレイの回路図である。
【図９】図９は、実施の形態３の画素アレイにおける第二配線層のレイアウト図である。
【図１０】図１０は、実施の形態４に係る固体撮像装置の画素アレイの回路図である。
【図１１】図１１は、実施の形態４の画素アレイにおける第二配線層のレイアウト図である。
【図１２】図１２は、実施の形態５に係る固体撮像装置の画素アレイの回路図である。
【図１３】図１３は、実施の形態５の画素アレイにおける半導体基板の活性領域とポリシリコンゲートのレイアウト図である。
【図１４】図１４は、実施の形態５の画素アレイにおける第一配線層のレイアウト図である。
【図１５】図１５は、実施の形態６に係る固体撮像装置の画素セルの回路図である。
【図１６Ａ】図１６Ａは、実施の形態６の画素セルにおける半導体基板の活性領域及びポリシリコンゲートのレイアウト図である。
【図１６Ｂ】図１６Ｂは、実施の形態６の画素セルにおける半導体基板上の絶縁膜に形成された第一配線層のレイアウト図である。
【図１６Ｃ】図１６Ｃは、実施の形態６の画素セルにおける第一配線層上の絶縁膜に形成された第二配線層のレイアウト図である。
【図１７】図１７は、実施の形態７に係る固体撮像装置の画素アレイの回路図である。
【図１８】図１８は、実施の形態８に係る固体撮像装置の画素アレイの回路図である。
【図１９】図１９は、実施の形態９に係る固体撮像装置の画素アレイの回路図である。
【図２０】図２０は、実施の形態１０に係る固体撮像装置の画素アレイの回路図である。
【図２１】図２１は、実施の形態１１に係る固体撮像装置の画素アレイの回路図である。
【図２２Ａ】図２２Ａは、ビデオカメラの一例を示す外観図である。
【図２２Ｂ】図２２Ｂは、デジタルスチルカメラの一例を示す外観図である。
【図２３】図２３は、撮像装置の構成の一例を示すブロック図である。
【図２４】図２４は、従来の固体撮像装置の画素アレイ部の平面図である。
【発明を実施するための形態】
【００１３】
以下、各実施の形態について、図面を参照しながら具体的に説明する。
【００１４】
なお、以下で説明する各実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、構成要素、構成要素の配置位置及び接続形態、などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１に係る固体撮像装置の撮像領域の画素セルを模式的に示す回路図である。同図に示されるように、画素セル１は行方向（左右方向）に隣接するフォトダイオードＰＤ１及びＰＤ２と、フォトダイオードＰＤ１及びＰＤ２の間に配置された１つの出力回路ＣＩＲから構成されている。
【００１６】
出力回路ＣＩＲは、フォトダイオードＰＤ１及びＰＤ２をそれぞれ選択する転送トランジスタＴＧ１及びＴＧ２と、フォトダイオードＰＤ１及びＰＤ２から転送された電荷を一時的に保存するフローティングディフュージョンＦＤと、フローティングディフュージョンＦＤの電位に応じて信号を信号配線ＳＩＧに出力する増幅トランジスタＳＦと、フローティングディフュージョンＦＤの電位をリセットするリセットトランジスタＲＳから構成されている。信号配線ＳＩＧは、上記画素信号を伝達し、行方向に隣接するフォトダイオードの間を列方向（上下方向）に延伸している。
【００１７】
増幅トランジスタＳＦとリセットトランジスタＲＳとは共通の電源線ＶＤＤに接続されている。電源線ＶＤＤは行方向に隣接するフォトダイオードの間を列方向に延伸している。
【００１８】
リセットトランジスタＲＳのゲートはリセット配線ＲＳＬに接続されている。リセット配線ＲＳＬは列方向に隣接するフォトダイオードの間を行方向に延伸している。
【００１９】
転送トランジスタＴＧ１及びＴＧ２は、画素セル１において行方向に隣接する２つのフォトダイオードＰＤ１及びＰＤ２のそれぞれに対応して形成される。転送トランジスタＴＧ１及びＴＧ２のゲートは、それぞれ、行方向に延伸した転送トランジスタ制御線ＴＧＬ１及びＴＧＬ２に接続されている。転送トランジスタ制御線ＴＧＬ１及びＴＧＬ２は列方向に隣接するフォトダイオードの間を行方向に延伸している。
【００２０】
上記構成より、出力回路ＣＩＲは、複数のフォトダイオードで光電変換された電荷を転送し、当該転送された電荷に対応する画素信号を撮像領域２の外部へ出力する。
【００２１】
図２は、本実施の形態１の固体撮像装置の撮像領域と周辺回路領域を示す画素アレイの回路図である。本発明に係る固体撮像装置は、半導体基板内及び半導体基板上に、撮像領域２と周辺回路領域３とを含む。撮像領域２には、画素セル１がアレイ状に配置され、周辺回路領域３には、読み出し回路４が配置されている。複数のフォトダイオードは、撮像領域２において行列状に配置されている。
【００２２】
読み出し回路４は、周辺回路領域３に形成され、上記画素信号を撮像領域２から読み出す機能を有する。
【００２３】
信号配線ＳＩＧ１〜ＳＩＧ４は、複数の出力回路ＣＩＲのうちの２以上の出力回路と読み出し回路４とを接続する。
【００２４】
図２に示されるように、画素セル１をアレイ状に配置した場合、列方向に隣接する２つの画素セル１は、互いに行方向にフォトダイオード１つ分だけずらした千鳥状に配置されている。また、上記列方向に隣接する２つの画素セル１のうち、一方の画素セルの出力回路は、他方の画素セルに対して行方向に隣接して配置されている。１つの出力回路ＣＩＲには、信号配線ＳＩＧ１〜ＳＩＧ４のうちの１本と電源線ＶＤＤとが接続されている。本実施の形態では、上記配置に応じて、列方向に隣接する２つの画素セル１の出力回路ＣＩＲは、同一の信号配線に接続されており、信号配線ＳＩＧ１〜ＳＩＧ４が蛇行して配置される。また、列方向に隣接する他の２つの画素セル１の出力回路ＣＩＲは、同一の電源線ＶＤＤに接続されており、電源線ＶＤＤが蛇行して配置される。
【００２５】
なお、上述の「行方向にフォトダイオード１つ分だけずらした千鳥状に配置」とは、「行方向にフォトダイオード１列分ずらした千鳥状に配置」という意味である。
【００２６】
その際、図２のように、信号配線ＳＩＧ１〜ＳＩＧ４と電源線ＶＤＤとが、出力回路ＣＩＲと接続される場所は、１つの出力回路ＣＩＲに対して、それぞれが、異なる行で接続されるように蛇行させることで、列方向に延伸している配線を均一に配置することができる。
【００２７】
また、撮像領域２にアレイ状に配置された画素セル１からの信号配線ＳＩＧは、画素アレイに対し列方向の片側にフォトダイオード２つ分のピッチで周辺回路領域３に配置された読み出し回路４に接続されている。上記信号配線ＳＩＧと読み出し回路４との接続関係により、読み出し回路４の数を低減でき、周辺回路領域３を縮小できる。
【００２８】
図３Ａ〜図３Ｃは、画素セル１の各構成要素を配置したレイアウト図である。図３Ａは、画素セル１における半導体基板の活性領域と、半導体基板上のポリシリコンゲートとのレイアウト図である。また、図３Ｂは、画素セル１における半導体基板上の絶縁膜に形成された第一配線層のレイアウト図である。また、図３Ｃは、画素セル１における第一配線層上の絶縁膜に形成された第二配線層のレイアウト図である。
【００２９】
図４は、図３Ａに表された画素セル１をアレイ状に配置した場合の活性領域とポリシリコンのレイアウト図である。また、図５は、図３Ｂに表された画素セル１をアレイ状に配置した場合の第一配線層のレイアウト図である。また、図６は、図３Ｃに表された画素セル１をアレイ状に配置した場合の第二配線層のレイアウト図である。
【００３０】
図３Ａおよび図４に示すように、転送トランジスタＴＧ１はフォトダイオードＰＤ１の右上、転送トランジスタＴＧ２はフォトダイオードＰＤ２の左上に配置されている。
【００３１】
また、転送トランジスタＴＧ１及びＴＧ２とリセットトランジスタＲＳと増幅トランジスタＳＦとは、連続した拡散層に形成されている。例えば、電子を信号とする場合はＮ型になるように半導体基板に不純物が拡散されている。リセットトランジスタＲＳのドレインと増幅トランジスタＳＦのソースは共有されており、これにより、電源線ＶＤＤはこの１箇所のみで拡散層に接続されていれば良い。
【００３２】
また、拡散層は図３Ｂおよび図５に示すように、第一配線層を通して増幅トランジスタＳＦのゲートにコンタクトを介して接続されている。このように、行方向に隣接するフォトダイオードの間において、フローティングディフュージョンＦＤの配線を形成することで、行方向に延伸する配線の密度を高くせずに接続することが可能である。
【００３３】
また、図３Ｂおよび図５に示すように、転送トランジスタ制御線ＴＧＬ１、ＴＧＬ２、及びリセット配線ＲＳＬは、第一配線層で行方向に並走して配置されている。このとき転送トランジスタ制御線ＴＧＬ１及びＴＧＬ２の下に、それぞれ、転送トランジスタＴＧ１及びＴＧ２のゲートが配置され、コンタクトを介して接続されている。
【００３４】
また、図３Ｃおよび図６に示すように、信号配線ＳＩＧ、電源線ＶＤＤは増幅トランジスタＳＦのソース、ドレインから第一配線層を介し第二配線層で列方向に伸び配置されている。図３Ｃでは、電源線ＶＤＤと信号配線ＳＩＧを同じ行において出力回路ＣＩＲに接続している。図６では、信号配線ＳＩＧおよび電源線ＶＤＤは千鳥状に配置された画素セル１に合わせ蛇行して配置されている。このように配置することで、列方向に延伸する配線を均一に配置することができる。
【００３５】
以上のように配置された画素セル１について、その効果を説明する。
【００３６】
上記構成によれば、第１の画素セルの出力回路が、当該第１の画素セルと列方向に隣接し第１の画素セルとは行方向にフォトダイオード１列分ずらして配置された第２の画素セルに対して行方向に隣接して配置されている。つまり、第１の画素セルの出力回路と第２の画素セルの出力回路とが、行方向にずれないで列方向に隣接した２つの画素セルの出力回路同士よりも近接するので、列方向の信号配線を短くできる。さらに、行方向にずれた２画素セルの出力回路同士を接続するため、信号配線に行方向成分を持たせることも可能となる。これにより、列方向のみに延伸している配線を撮像領域内で均一に配置することができる。よって、大きな配線開口を実現することができ、高い加工精度が確保された微細化が実現される。
【００３７】
行方向に並走している転送トランジスタ制御線ＴＧＬ１、ＴＧＬ２、及びリセット配線ＲＳＬは、第一配線層のみで配置されている。また、信号配線ＳＩＧ及び電源線ＶＤＤは、転送トランジスタ制御線ＴＧＬ１、ＴＧＬ２及びリセット配線ＲＳＬが配置されていない箇所から第一配線層を介し第二配線層で列方向に伸びて配置されている。このため、配線が密になる箇所が存在せず、大きな配線開口を実現することができ、高い加工精度が確保された微細化に有利である。
【００３８】
また、転送トランジスタ制御線ＴＧＬ１、ＴＧＬ２及びリセット配線ＲＳＬは、行方向に同じ幅で並走した単純なパターンで実現することができる。このため形状が安定し、より微細な加工を実現できる。それにより、大きな配線開口を実現することができ、高い加工精度が確保された微細化に有利である。
【００３９】
また、信号配線ＳＩＧ及び電源線ＶＤＤは、千鳥状に配置された画素セルに合わせ蛇行して配置されているため、配線開口間の第二配線層の配線本数を１本にすることで大きな配線開口を実現することができ、高い加工精度が確保された微細化に有利である。
【００４０】
また、本実施の形態では、信号配線ＳＩＧの本数を２列に１本に削減することができるため、画素セル１からの信号を外部に出力するための読み出し回路４を２列ピッチで配置できる。これにより、読み出し回路４を配置する面積を低減でき、周辺回路領域３を小さくでき、チップサイズを低減できる。さらには、ウエハあたりの取れ数を増やすことで低コスト化を実現できるという効果も有する。
【００４１】
（実施の形態２）
図７は、本発明の実施の形態２に係る固体撮像装置の画素セル１をアレイ状に配置した場合の回路図である。画素アレイの上下に読み出し回路４が、フォトダイオード４つ分のピッチで配置されたことが、実施の形態１と異なる。
【００４２】
本実施の形態に係る画素アレイの構成は、実施の形態１に係る画素アレイの構成と同じであり、実施の形態１と同様に、微細化に有効である。
【００４３】
また、読み出し回路４のピッチが、フォトダイオード４つ分であるため、読み出し回路４の配置自由度がより高くなり、配置面積を低減できる。これにより、更にウエハあたりの取れ数を増やすことができ、低コスト化を実現できるという効果を有する。
【００４４】
本実施の形態では、読み出し回路４を交互に上下に配置したが、必ずしも交互に配置する必要はなく、信号配線ＳＩＧの２本ごとに、上下を入れ替えても構わない。さらには、本実施の形態では、読み出し回路４は上下に同数ずつ配置しているが、ＡＤコンバータは外部への出力を考慮して、上下の配分を変えることも可能である。配置自由度には、これらのバリエーションも含むものである。
【００４５】
（実施の形態３）
図８は、本発明の実施の形態３に係る固体撮像装置の画素セル１をアレイ状に配置した場合の回路図である。また、図９は、実施の形態３の回路図を実現する第二配線層のレイアウト図である。第一配線層までの構造は同じであるが、第二配線層の信号配線ＳＩＧ１〜４及び電源線ＶＤＤの配線が、ハシゴ状となっていることが、実施の形態１と異なる。
【００４６】
ここで、ハシゴ状とは、電源線ＶＤＤまたは信号配線ＳＩＧ１〜４が、行方向に隣接するフォトダイオードの間に、列方向に延伸するように、列ごとに、配置され、さらに、２本の電源線ＶＤＤまたは信号配線ＳＩＧ１〜４が、列方向に隣接するフォトダイオードの間を、行方向に橋渡し線５にて接続された状態である。本実施の形態では、行ごとに橋渡し線５を形成しているが、画素セル１の千鳥状の配置に合わせて、橋渡し線５を千鳥状に配置することも可能である。
【００４７】
つまり、列方向に隣接する２つの画素セルのうち一方の画素セルの出力回路に接続された第１の信号配線と、他方の画素セルの出力回路に接続された第２の信号配線とは、列方向に隣接するフォトダイオードの間の上方に形成され行方向に延伸した橋渡し線５により接続されている。
【００４８】
本実施の形態に係る画素アレイの構成は、実施の形態１に係る画素アレイの構成と同じであり、実施の形態１と同様に、微細化に有効である。
【００４９】
また、第二配線層の信号配線ＳＩＧ１〜４及び電源線ＶＤＤがハシゴ状になっているため、配線抵抗を低減でき、読み出し動作を高速化できるという効果を有する。
【００５０】
（実施の形態４）
図１０は、本発明の実施の形態４に係る固体撮像装置の画素セル１をアレイ状に配置した場合の回路図である。また、図１１は、実施の形態４の回路図を実現する第二配線層のレイアウト図である。第一配線層までの構造は実施の形態１と同じであるが、第二配線層の信号配線ＳＩＧ１〜８および電源線ＶＤＤの配線が各列に設けられている。
【００５１】
列方向に隣接する２つの画素セルの出力回路は、それぞれ、異なる信号配線に接続されている。また、上記２本の異なる信号配線は、１つの読み出し回路４に接続されている。
【００５２】
また、列方向に隣接する２つの画素セルの出力回路は、それぞれ、異なる電源線に接続されている。上記異なる電源線のうち一方の電源線は、他方の電源線と交互に列方向に延伸して配置され、一方の電源線は、他方の電源線に印加される電源電圧とは独立した電源電圧の印加が可能である。
【００５３】
また、信号配線ＳＩＧ１〜８と読み出し回路４との間には、スイッチ６が設けられており、読み出す信号配線を選択できる構成となっている。
【００５４】
また、各列の信号配線ＳＩＧ１〜８は、読み出し回路４内に配置された負荷トランジスタ７に接続されている。列方向に隣接する２つの画素セルの出力回路に接続された上記２本の異なる信号配線のうち一方の信号配線は、第１の負荷トランジスタに接続され、他方の信号配線は、第２の負荷トランジスタに接続されている。よって、負荷トランジスタ７は、列ごとに信号配線を制御できる。
【００５５】
また、電源線は、列ごとに、電源線ＶＤＤ１または電源線ＶＤＤ２が形成されている。
【００５６】
本実施の形態に係る画素アレイの構成は、実施の形態１に係る画素アレイの構成と同じであり、実施の形態１と同様に、微細化に有効である。
【００５７】
また、第二配線層の信号配線ＳＩＧ１〜８、電源線ＶＤＤ１及びＶＤＤ２の配線が蛇行していないため、配線長が短くなるので配線抵抗を低減でき、読み出し動作を高速化できるという効果を有する。
【００５８】
また、実施の形態３と比べ、配線の寄生容量を減らすことができるので、配線間容量が大きいプロセスにおいては、読み出し動作を高速化できるという効果を有する。
【００５９】
また、第二配線層の信号配線ＳＩＧ１〜８及び電源線ＶＤＤの配線は、それぞれ、列方向に同じ幅で並走した単純なパターンで実現することができる。このため形状が安定しより微細な加工を実現することで大きな配線開口を実現することができ、微細化に有利である。
【００６０】
また、本実施の形態において、実際に読み出し動作が行われる信号配線は、２列に１本となるため、読み出し動作を行わない列の信号配線は電源線ＶＤＤ１、ＶＤＤ２及び負荷トランジスタ７を制御することで電流を遮断し、低消費電力化を図ることができる。
【００６１】
そして、電源線ＶＤＤ１とＶＤＤ２とが互いに独立して交互に配置されていることで、それぞれを独立させて電圧印加することができるため、画素混合を行う際の自由度を向上させることが可能である。
【００６２】
また、本実施の形態では、２列ピッチで読み出し回路４を画素アレイの下側に配置する例を示したが、画素アレイの上下に２列ピッチで読み出し回路４を配置すると、実施の形態２と同様に配置面積を低減でき、低コスト化を実現できるという効果を有する。
【００６３】
また、２列ピッチの読み出し回路を画素アレイの上下に配置した場合には、フレームレートを２倍にすることができるという効果を有する。
【００６４】
また、スイッチ６で負荷トランジスタ７を切り替えることで、駆動しない負荷トランジスタ７には電流パスが形成されないので、負荷トランジスタ７の抵抗成分による電圧効果（ＩＲ−Ｄｒｏｐ）がなく、ダイナミックレンジを広くとることができるという効果を有する。
【００６５】
また、本実施の形態の変形例として、負荷トランジスタ７を、スイッチ６と読み出し回路４との間に形成しても良い。
【００６６】
これにより、負荷トランジスタ７を共有するため、負荷トランジスタ７を半減でき、チップサイズを低減できるという効果を有する。
【００６７】
（実施の形態５）
図１２は、本発明の実施の形態５に係る固体撮像装置の画素セル１をアレイ状に配置した場合の回路図である。また、図１３は、実施の形態５の回路図を実現する活性領域とポリシリコンのレイアウト図である。また、図１４は、実施の形態５の回路図を実現する第一配線層のレイアウト図である。行ごとに、出力回路ＣＩＲの配置が行方向を軸に反転し、リセット配線ＲＳＬが、列方向に隣接する２行の画素セルで共有されていることが、実施の形態４と異なる。また、リセット配線ＲＳＬを削除した箇所に基板コンタクト８用のグランド線ＶＳＳが配置されている。グランド線ＶＳＳは、行方向に延伸し、撮像領域２内であって出力回路ＣＩＲ及びフォトダイオードが形成された領域以外の領域に接続されており、リセット配線ＲＳＬとは異なる行に配置されている。
【００６８】
基板コンタクト８は、フォトダイオードやフローティングディフュージョンとは反対の導電型の活性領域であり、フォトダイオードなどがＮ型であれば、基板コンタクト８はＰ型である。
【００６９】
本実施の形態５においても、第一配線層において、転送トランジスタ制御線ＴＧＬ１と、ＴＧＬ２と、リセット配線ＲＳＬまたはグランド線ＶＳＳとの３本が並走して配置されており、実施の形態１と同様の効果を有する。
【００７０】
また、グランド線ＶＳＳを新たに配置することができ、より高速に安定した動作を実現できるという効果を有する。
【００７１】
また、本実施の形態の変形例として、グランド線ＶＳＳの変わりに、行方向に延伸した補助電源線（図示せず）を配置し、第二配線層の電源線ＶＤＤと接続することで、電源線の低抵抗化をすることが可能である。
【００７２】
（実施の形態６）
図１５は、本発明の実施の形態６に係る固体撮像装置の撮像領域の画素セルを模式的に示す回路図である。また、図１６Ａ〜図１６Ｃは、画素セル９の各構成要素を配置したレイアウト図である。図１６Ａは、画素セル９における半導体基板の活性領域と、半導体基板上のポリシリコンゲートとのレイアウト図である。また、図１６Ｂは、画素セル９における半導体基板上の絶縁膜に形成された第一配線層のレイアウト図である。また、図１６Ｃは、画素セル９における第一配線層上の絶縁膜に形成された第二配線層のレイアウト図である。
【００７３】
図１６Ａに示されるように、画素セル９は、行方向に並んでいるフォトダイオードＰＤ１及びＰＤ２と、フォトダイオードＰＤ１及びＰＤ２と同じ列であって、２行分離れたフォトダイオードＰＤ３及びＰＤ４と、フォトダイオードＰＤ１及びＰＤ２ならびにフォトダイオードＰＤ３及びＰＤ４の間に配置された出力回路ＣＩＲとで構成されている。破線で示されているのは隣接する画素セル９のフォトダイオードである。言い換えると、画素セル９は、  行方向に隣接する２つのフォトダイオードＰＤ１及びＰＤ２と、フォトダイオードＰＤ１及びＰＤ２と同じ列に配置され、かつ、フォトダイオードＰＤ１及びＰＤ２が配置された行から１行分間隔をあけて配置された２つのフォトダイオードＰＤ３及びＰＤ４とを含む。
【００７４】
フォトダイオードＰＤ１及びＰＤ２には、それぞれ、転送トランジスタＴＧ１及びＴＧ２が形成され、フォトダイオードＰＤ１及びＰＤ２はフローティングディフュージョンＦＤ１を共有している。
【００７５】
フォトダイオードＰＤ３及びＰＤ４には、それぞれ、転送トランジスタＴＧ３及びＴＧ４が形成され、フォトダイオードＰＤ３及びＰＤ４はフローティングディフュージョンＦＤ２を共有している。
【００７６】
フローティングディフュージョンＦＤ１及びＦＤ２は、増幅トランジスタＳＦのゲートを介して接続されている。
【００７７】
図１６Ｂに示されるように、第一配線層には、増幅トランジスタＳＦのソース及びドレインを、それぞれ信号配線ＳＩＧと電源線ＶＤＤにつなぐための配線が形成されている。
【００７８】
また、転送トランジスタＴＧ１〜４と接続され、それぞれ行方向に延伸した転送トランジスタ制御線ＴＧＬ１〜４が形成されている。
【００７９】
また、アレイ状に配置された場合、列方向に隣接する画素セル９は互いに行方向にフォトダイオード１列分ずらした千鳥状に配置される。
【００８０】
本実施の形態では、４つのフォトダイオードＰＤ１〜４で一つの出力回路ＣＩＲを共有できるので、実施の形態１以上に配線の配置に自由度があると共に、さらには、基板コンタクト８用の拡散層を形成することができ、また、グランド線ＶＳＳを第一配線層に形成することが可能である。
【００８１】
（実施の形態７）
図１７は、本発明の実施の形態７に係る固体撮像装置の画素セル９をアレイ状に配置した場合の回路図である。実施の形態６と同様の画素セル９がアレイ状に配置され、実施の形態１のように、電源線ＶＤＤと信号配線ＳＩＧ１〜４とが蛇行して配置される。
【００８２】
ここで、図１７に示されるように、信号配線ＳＩＧ１〜４と電源線ＶＤＤとが、出力回路ＣＩＲと接続される場所は、１つの出力回路ＣＩＲに対して、それぞれが、異なる行で接続されるように蛇行させることで、列方向に延伸している配線を均一に配置することができる。
【００８３】
また、撮像領域２にアレイ状に配置された画素セル９からの信号配線ＳＩＧは、画素アレイに対し列方向の片側にフォトダイオード２つ分のピッチで周辺回路領域３に配置された読み出し回路４に接続されている。これにより、読み出し回路４の数を低減でき、周辺回路領域３を縮小できる。
【００８４】
（実施の形態８）
図１８は、本発明の実施の形態８に係る固体撮像装置の画素セル９をアレイ状に配置した場合の回路図である。実施の形態６と同様の画素セル９をアレイ状に配置し、実施の形態２のように、画素アレイの上下に読み出し回路４がフォトダイオード４つ分のピッチで配置されている点が実施の形態７と異なる。
【００８５】
また、読み出し回路４のピッチがフォトダイオード４つ分あるため、より読み出し回路４の配置自由度が上がり、配置面積を低減できる。これにより、更にウエハあたりの取れ数を増やすことができ、低コスト化を実現できるという効果を有する。
【００８６】
本実施の形態８では、読み出し回路４を交互に上下に配置したが、必ずしも交互に配置する必要はなく、信号配線ＳＩＧ２本ごとに上下を入れ替えても構わない。さらには、本実施の形態では、読み出し回路４は上下に同数ずつ配置しているが、ＡＤコンバータは外部への出力を考慮して、上下の配分を変えることも可能である。配置自由度には、これらのバリエーションも含むものである。
【００８７】
（実施の形態９）
図１９は、本発明の実施の形態９に係る固体撮像装置の画素セル９をアレイ状に配置した場合の回路図である。実施の形態６と同様の画素セル９をアレイ状に配置し、実施の形態３のように、第二配線層の信号配線ＳＩＧ１〜４および電源線ＶＤＤの配線がハシゴ状になっている点が、実施の形態６と異なる。
【００８８】
第二配線層の信号配線ＳＩＧ１〜４および電源線ＶＤＤが、ハシゴ状になっているため、配線抵抗を低減でき、読み出し動作を高速化できるという効果を有する。
【００８９】
（実施の形態１０）
図２０は、本発明の実施の形態１０に係る固体撮像装置の画素セル９をアレイ状に配置した場合の回路図である。実施の形態６と同様の画素セル９をアレイ状に配置し、実施の形態４のように、第一配線層までの構造は実施の形態６と同じであるが、第二配線層の信号配線ＳＩＧ１〜８および電源線ＶＤＤの配線が各列に設けられている。
【００９０】
また、信号配線ＳＩＧ１〜８と読み出し回路４との間には、スイッチ６が設けられ読み出す信号配線を選択できる。
【００９１】
また、各列の信号配線ＳＩＧ１〜８は、読み出し回路４内に配置されている負荷トランジスタ７に接続されている。ここで負荷トランジスタ７は列ごとに制御できる。
【００９２】
また電源線ＶＤＤはＶＤＤ１及びＶＤＤ２を有し、列毎にＶＤＤ１またはＶＤＤ２が配置されている。
【００９３】
これらによって、実施の形態６による効果に加えて、実施の形態４による効果をさらに発揮することができる。
【００９４】
（実施の形態１１）
図２１は、本発明の実施の形態１０に係る固体撮像装置の画素セル９をアレイ状に配置した場合の回路図である。実施の形態６と同様の画素セル９をアレイ状に配置し、実施の形態５のように、基板コンタクト８用のグランド線ＶＳＳを多く配置している。
【００９５】
本構成により、基板コンタクト８用のグランド線ＶＳＳをさらに多数配置することができ、より高速に安定した動作を実現できるという効果を有する。
【００９６】
（実施の形態１２）
上記した実施の形態１〜１１及びその変形例に係る固体撮像装置は、図２２Ａに示すビデオカメラや図２２Ｂに示すデジタルスチルカメラ、さらには携帯電話等のモバイル機器向けカメラモジュール等の撮像装置において、その撮像デバイス（画像入力装置）として用いて好適なものである。
【００９７】
図２３は、撮像装置の構成の一例を示すブロック図である。図２３に示すように、本実施形態に係る撮像装置は、レンズ６１を含む光学系、撮像デバイス６２、カメラ信号処理回路６３およびシステムコントローラ６４等によって構成されている。レンズ６１は、被写体からの像光を撮像デバイス６２の撮像面に結像する。撮像デバイス６２は、レンズ６１によって撮像面に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス６２として、上述の実施の形態１〜１１のいずれか又はその変形例に係る固体撮像装置が用いられる。
【００９８】
カメラ信号処理回路６３は、撮像デバイス６２から出力される画像信号に対して種々の信号処理を行う。システムコントローラ６４は、撮像デバイス６２やカメラ信号処理回路６３に対する制御を行う。
【００９９】
このように、本実施の形態に係る撮像装置は、撮像領域における配線を低減して高精細かつ低コストを実現した撮像デバイス６２を備える。
【０１００】
（その他の事項）
上記のＭＯＳ型固体撮像装置は、本発明の構成および作用効果を分かりやすく説明するために用いた一例であり、本発明の本質的特徴を備える限り、上記実施の形態１〜１１などの形態には限定されない。
【０１０１】
例えば、本提案では２つのフォトダイオードに対し１つの出力回路（いわゆる２画素１セル構造）と４画素１セル構造を例にとり説明してきたが、更に多くのフォトダイオードを共有した多画素１セル構造においても同様に実現でき、感度を確保した微細化に有効である。
【０１０２】
なお、上記実施の形態において用いられた「行方向」とは、任意の１行が延伸している方向であり、「列方向」とは、任意の１列が延伸している方向を指す。
【産業上の利用可能性】
【０１０３】
本発明は、固体撮像装置が用いられるデジタルスチルカメラ、デジタルビデオカメラ、医療用カメラ、監視用カメラ、及び画像認識システムなどに有用である。
【符号の説明】
【０１０４】
１    画素セル
２    撮像領域
３    周辺回路領域
４    読み出し回路
５    橋渡し線
６    スイッチ
７    負荷トランジスタ
８    基板コンタクト
９    画素セル
６１    レンズ
６２    撮像デバイス
６３    カメラ信号処理回路
６４    システムコントローラ
ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４    フォトダイオード
ＣＩＲ    出力回路
ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４    転送トランジスタ
ＦＤ、ＦＤ１、ＦＤ２    フローティングディフュージョン
ＳＦ    増幅トランジスタ
ＲＳ    リセットトランジスタ
ＳＩＧ１〜ＳＩＧ８    信号配線
ＶＤＤ、ＶＤＤ１、ＶＤＤ２    電源線
ＲＳＬ    リセット配線
ＴＧＬ１、ＴＧＬ２、ＴＧＬ３、ＴＧＬ４    転送トランジスタ制御線
ＶＳＳ    グランド線
【図１】
2013084406.tif 000003
【図２】
2013084406.tif 000004
【図３Ａ】
2013084406.tif 000005
【図３Ｂ】
2013084406.tif 000006
【図３Ｃ】
2013084406.tif 000007
【図４】
2013084406.tif 000008
【図５】
2013084406.tif 000009
【図６】
2013084406.tif 000010
【図７】
2013084406.tif 000011
【図８】
2013084406.tif 000012
【図９】
2013084406.tif 000013
【図１０】
2013084406.tif 000014
【図１１】
2013084406.tif 000015
【図１２】
2013084406.tif 000016
【図１３】
2013084406.tif 000017
【図１４】
2013084406.tif 000018
【図１５】
2013084406.tif 000019
【図１６Ａ】
2013084406.tif 000020
【図１６Ｂ】
2013084406.tif 000021
【図１６Ｃ】
2013084406.tif 000022
【図１７】
2013084406.tif 000023
【図１８】
2013084406.tif 000024
【図１９】
2013084406.tif 000025
【図２０】
2013084406.tif 000026
【図２１】
2013084406.tif 000027
【図２２Ａ】
2013084406.tif 000028
【図２２Ｂ】
2013084406.tif 000029
【図２３】
2013084406.tif 000030
【図２４】
2013084406.tif 000031
【手続補正書】
【提出日】平成26年5月13日(2014.5.13)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2013084406.tif 000032
【国際調査報告】
2013084406.tif 000033
2013084406.tif 000034
2013084406.tif 000035
2013084406.tif 000036
2013084406.tif 000037
2013084406.tif 000038