(57)【要約】  抵抗変化型メモリ装置は、下部電極と、前記下部電極上に形成され、抵抗値を変化させうる金属酸化物膜と、前記金属酸化物膜上に形成された上部電極と、を備え、前記金属酸化物膜は、該金属酸化物膜を構成する金属元素を含む第１の部位と、該第１の部位より酸素を多く含む第２の部位を有する。
2009072213.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に形成され、抵抗値を変化させうる金属酸化物膜と、
前記金属酸化物膜上に形成された上部電極と、
を備えた抵抗変化型メモリ装置であって、
前記金属酸化物膜は、該金属酸化物膜を構成する金属元素を含む第１の部位と、該第１の部位より酸素を多く含む第２の部位を有することを特徴とする抵抗変化型メモリ装置。
【請求項２】
前記金属酸化物膜は、前記第２の部位と前記下部電極との間に、前記金属酸化物膜を構成する金属元素と異なる別の金属元素を含むことを特徴とする請求項１に記載の抵抗変化型メモリ装置。
【請求項３】
前記別の金属元素は、下部電極を構成する金属元素とは異なる元素であり、前記下部電極と前記金属酸化物膜との界面近傍にピークを有するような深さプロファイルで含む請求項２に記載の抵抗変化型メモリ装置。
【請求項４】
前記第２の部位は、前記別の元素のピークよりも前記上部電極に寄った側に形成されている請求項３記載の抵抗変化型メモリ装置。
【請求項５】
前記別の元素は、前記金属酸化物膜を構成する金属元素よりも、酸素と結合して金属酸化物を形成する際のギブス自由エネルギ変化の大きさが大きい元素である請求項２〜４のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項６】
前記金属酸化物膜は、ＮｉＯ，ＴｉＯ2，ＨｆＯ2，ＺｒＯ2，Ａｌ2Ｏ3，ＷＯ3，ＣｕＯ，Ｃｕ2Ｏ，ＣｏＯのいずれかである請求項１〜５のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項７】
前記金属酸化物膜はＮｉＯ膜であり、前記別の元素は、Ｔｉ，Ｔａ，Ｈｆ，Ｚｒ，Ａｌ，Ｗ，Ｓｉよりなる群から選ばれる請求項２〜６のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項８】
前記下部電極および上部電極は、Ｐｔ，Ｒｕ，Ｉｒ，酸化ルテニウム、酸化イリジウム、Ｗ，Ｃｕ，Ｔａ，窒化チタンのいずれかよりなる請求項１〜７のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項９】
下部電極と、
前記下部電極上に形成され、抵抗値を変化させうるニッケル酸化物膜と、
前記ニッケル酸化物膜上に形成された上部電極と、
を備えた抵抗変化型メモリ装置であって、
前記ニッケル酸化物膜はチタンを、前記下部電極と前記ニッケル酸化物膜との界面近傍にピークを有するような深さプロファイルで含む抵抗変化型メモリ装置。
【請求項１０】
前記金属酸化膜中には、前記Ｔｉのピークよりも前記上部電極に寄った側に、前記上部電極直下の部分よりも酸素濃度がより高い部分が形成されている請求項９記載の抵抗変化型メモリ装置。
【請求項１１】
基板と、
前記基板上に形成されたトランジスタと、
前記基板上に、前記トランジスタを覆うように形成された絶縁膜と、
前記絶縁膜上に、前記トランジスタに接続されて形成された抵抗変化型ＭＩＭ素子と、
を含む不揮発性メモリ装置であって、
前記抵抗変化型ＭＩＭ素子として、請求項１〜１０のいずれか一項記載の抵抗変化型ＭＩＭ素子を使う不揮発性メモリ装置。
【請求項１２】
抵抗変化型メモリ装置の製造方法であって、
下部電極を形成する工程と、
前記下部電極上に金属酸化膜を形成する工程と、
前記金属酸化膜上に、上部電極を形成する工程と、を含み、
前記金属酸化物膜を形成する工程は、該金属酸化物膜を構成する金属元素を含む第１の部位と、該第１の部位より酸素を多く含む第２の部位とを形成することを特徴とする抵抗変化型メモリ装置の製造方法。
【請求項１３】
前記金属酸化膜を形成する工程は、前記下部電極上に、前記下部電極を構成する金属元素とは異なる別の元素よりなるドーパント膜を形成する工程と、を含み、
前記下部電極上に、前記ドーパント膜を覆うように、前記金属酸化物膜を形成することを特徴とする請求項１２に記載の抵抗変化型メモリ装置の製造方法。
【請求項１４】
前記ドーパント膜は、１〜３ｎｍの膜厚に形成される請求項１３記載の抵抗変化型メモリ装置の製造方法。
【請求項１５】
前記別の元素は、前記金属酸化物膜を構成する金属元素よりも、酸素と結合して金属酸化物を形成する際のギブス自由エネルギ変化の大きさが大きい元素である請求項１３又は１４記載の抵抗変化型メモリ装置の製造方法。
【請求項１６】
前記金属酸化物膜を形成する工程は、前記別の金属元素を、前記下部電極と前記金属酸化物膜との界面近傍にピークを有するように拡散させる請求項１３〜１５のいずれか１項に記載の抵抗変化型メモリ装置の製造方法。
【請求項１７】
前記金属酸化物膜は、ＮｉＯ，ＴｉＯ2，ＨｆＯ2，ＺｒＯ2，Ａｌ2Ｏ3，ＷＯ3，ＣｕＯ，Ｃｕ2Ｏ，ＣｏＯのいずれかである請求項１２〜１６のいずれか１項に記載の抵抗変化型メモリ装置の製造方法。
【請求項１８】
前記金属酸化物膜はＮｉＯ膜であり、前記別の元素は、Ｔｉ，Ｔａ，Ｈｆ，Ｚｒ，Ａｌ，Ｗ，Ｓｉよりなる群から選ばれる請求項１３〜１７のいずれか１項に記載の抵抗変化型メモリ装置の製造方法。
【請求項１９】
前記第１の部位は、前記第２の部位よりも酸素供給量を増大させて成膜される請求項１２記載の抵抗変化型メモリ装置の製造方法。
【請求項２０】
前記第２の部位は、前記第１の部位よりも高い温度で成膜される請求項１２記載の抵抗変化型メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子装置に係り、特に抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法に関する。
【背景技術】
【０００２】
従来、不揮発性メモリ装置としてフラッシュメモリ装置や強誘電体メモリ（ＦｅＲＡＭ）装置、さらに磁気ランダムアクセスメモリ（ＭＲＡＭ）装置などが提案され、使われている。【０００３】
しかしこれら従来の不揮発メモリ装置は、素子寸法が縮小され、集積密度が増大するにつれて、様々な問題に遭遇している。【０００４】
例えばフラッシュメモリ装置では、３２ｎｍノード以降の世代ではセル間のクロストークの増大や、浮遊ゲートと制御ゲートの間の容量結合の減少、トンネル酸化膜の信頼性などの、物理的、また本質的な限界に遭遇している。【０００５】
また強誘電体メモリ装置では、微細化に伴って情報を保持する強誘電体キャパシタの面積が減少し、情報の安定な書き込みや読み出し、さらに保持が困難となる。【０００６】
さらに磁気ランダムアクセスメモリ装置は、電流駆動型の素子であるため、微細化に伴い集積密度が増大すると、消費電力が急激に増加してしまうのが回避できない。【０００７】
これに対し近年、ＴｉＯ2やＮｉＯなどの二元系遷移金属酸化物（Transition Metal Oxide: TMO）に発見された、電圧誘起抵抗変化現象を利用した、いわゆる抵抗変化型メモリ（Resistive Random Access Memory: ReRAM）装置が提案されている（非特許文献１〜３）。【０００８】
図１Ａは、このような抵抗変化型メモリ装置の概略的な構成を示す断面図、図１Ｂは前記図１Ａの抵抗変化型メモリ装置の動作を示す図である。【０００９】
図１Ａを参照するに、抵抗変化型メモリ装置はいわゆる単極型の抵抗変化メモリ装置であり、下部電極１１上に形成された、ＴｉＯ2やＮｉＯなどの抵抗膜１２と、前記抵抗膜１２上に形成された上部電極１３とより構成されている。【００１０】
このような抵抗膜１２を構成するＴｉＯ2やＮｉＯなどの遷移金属酸化物は、通常は導電性を示さず、絶縁体を構成するが、図１Ａのような素子を形成し、電極１１，１３の間に高電圧を印加して、擬似的な絶縁破壊を生じさせると（フォーミングと呼ばれている）、その後は、図１Ｂに示すような、抵抗膜１２の抵抗値が高抵抗状態（High Resistance State: HRS）と低抵抗状態（Low Resistance State: LRS）の間で変化する二値状態が出現することが知られている。上記非特許文献１〜３を参照。【００１１】
図１Ｂを参照するに、このような抵抗膜１２の抵抗変化は、前記電極１１および１３の間に印加される電圧の極性を反転させても対称的に誘起され、このため、このような素子は単極性素子と呼ばれている。【００１２】
この現象のメカニズムは、現状では完全には解明されていないが、図１Ａに示すように、遷移金属酸化物よりなる抵抗膜１２中にフォーミングの結果、酸素欠損などの欠陥が整列して導電性フィラメント１２ｆが形成されるためであると言われている。【００１３】
すなわち、このようなフィラメント１２ｆが連続した場合には、前記抵抗膜１２は低抵抗状態をとり、一方、かかるフィラメント１２ｆが途切れた場合には、前記抵抗膜１２は高抵抗状態をとると考えられている。【００１４】
ところで、前記図１Ａの素子において前記抵抗膜１２中に上記フォーミングプロセスにより導電性フィラメント１２ｆが形成され、かつ高抵抗状態になっている場合に、前記電極１１と１３との間に印加される電圧の大きさを、所定のセット電圧ＶSETを超えて増大させると、抵抗膜１２は低抵抗状態に遷移（セット）することが知られている。この低抵抗状態は、図１Ａに示す電流フィラメント１２ｆが連続した結果と理解されており、前記電極１１と１３との間の印加電圧をゼロに戻しても維持される。すなわち、図１Ａの素子では、このように前記電極１１，１３間に前記セット電圧ＶSET以上の大きさの電圧を印加することにより、情報１あるいは０を書き込むことが可能となる。【００１５】
一方、このように抵抗膜１２の状態が低抵抗状態に遷移した素子において、前記電極１１，１３の間に印加される電圧の大きさを、所定のリセット電圧ＶRESETを超えて増大させると、前記抵抗膜１２の抵抗値が急増し、前記抵抗膜１２は高抵抗状態に遷移する（リセット）ことが知られている。この高抵抗状態は、前記図１Ａに示すフィラメント１２ｆが途切れた結果と理解されており、前記印加電圧をゼロに戻しても維持される。すなわち、図１Ａの素子では、情報０あるいは１を書き込むことが可能となる。このようにして書き込まれた情報は、電源電圧を遮断しても維持され、このため、前記図１Ａの素子は不揮発メモリ装置として動作する。【００１６】
また図１Ａの素子において、前記電極１１と１３の間に、大きさが前記リセット電圧ＶRESET以下の電圧を印加して、抵抗膜１２中を流れる電流を検出することにより、前記抵抗膜１２が高抵抗状態にあるか低抵抗状態にあるかを判断することが可能となる。換言すると、前記図１Ａの素子よりなる不揮発メモリ装置において、情報を読み出すことが可能となる。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
さて、このような抵抗変化型メモリ装置では、従来、高抵抗状態から低抵抗状態への抵抗膜１２の状態変化（セット）は１０ｎ秒程度の非常に短時間に生じるが、低抵抗状態から高抵抗状態への変化（リセット）は５μ秒程度の非常に長い時間を要することが知られている（非特許文献２）。【００１８】
また、これに関連して本発明の発明者は、本発明の基礎となる研究において、リセットの場合には、抵抗膜１２の繰り返し書き換えにおける抵抗値のばらつきが非常に大きく、長時間のリセットプロセスを経てやっと、全ての場合にリセットが完了することを見いだした。【００１９】
図２は、このようなリセットの様子を示す図である。【００２０】
図２を参照するに、図示の実験では前記抵抗膜１２として膜厚が１０ｎｍのＮｉＯ膜を使い、電圧ＶRESETのリセットパルスを前記電極１１，１３の間に印加しているが、前記抵抗膜１２の状態が低抵抗状態（ＬＲＳ）から高抵抗状態（ＨＲＳ）に遷移する際に、前記電圧パルスのパルス幅が５０ｎ秒の場合には、大部分の場合に遷移が完了しておらず、５００ｎ秒のパルス幅でも、遷移を完了していない場合の数の方が、遷移を完了した場合の数よりも多いことがわかる。パルス幅が５μ秒の場合にやっと、大部分の場合に高抵抗状態に遷移を完了するが、全ての場合に高抵抗状態への遷移を完了するには、５０μ秒のパルス幅を要することがわかる。【００２１】
図２については、本発明の比較例として、後で詳細に説明する。【００２２】
そこで、前記図１Ａのような構成を有し、図１Ｂのような動作をする抵抗変化メモリ装置において、リセット時間を短縮できれば、簡単な構成の高速メモリ素子を実現できることになる。またその際に、高抵抗状態での抵抗値のばらつきを抑制できれば、前記図１Ａの抵抗変化メモリ装置において、多値記録を実現できる可能性が開かれる。
【非特許文献１】S. Seo, M. J. Lee, D. H. Seo, E. J. Jeoung, D. -S. Suh, Y. S. Joung, I. K. Yoo, I. R. Hwang, S. H. Kim, I. S. Byun, J. -S. Kim, J. S. Choi, and B. H. Park, Appl. Phys. Lett. 85, 5655 (2004).
【非特許文献２】I. G. Baek, M. S. Lee, S. Seo, M. J. Lee, D. H. Seo, D. -S. Suh, J. C. Park, S. O. Park, H. S. Kim, I. K. Yoo, U. -In Chung, and J. T. Moon, IEDM Tech. Dig., 2004, p.587.
【非特許文献３】B. J. Choi, D. S. Jeong, S. K. Kim, C. Rohde, S. Choi, J. H. Oh, H. J. Kim, C. S. Hwang, K. Szot, R. Waser, B. Reichenberg, and S. Tiedke, J. Appl. Phys. 98, 033715 (2005).
【非特許文献４】A. Beck, J. G. Bednorz, Ch. Gerber, C. Rossel, and D. Widmer, Appl. Phys. Lett. 77, 139 (2000).
【非特許文献５】Dongsoo Lee, Dong-jun Seong, Inhwa Jo, F. Xiang, R. Dong, Seokjoon Oh, and Hyunsang Hwang, Appl. Phys. Lett. 90, 122104 (2007).
【課題を解決するための手段】
【００２３】
一の側面によれば本発明は、下部電極と、前記下部電極上に形成され、抵抗値を変化させうる金属酸化物膜と、前記金属酸化物膜上に形成された上部電極と、を備えた抵抗変化型メモリ装置であって、前記金属酸化物膜は、該金属酸化物膜を構成する金属元素を含む第１の部位と、該第１の部位より酸素を多く含む第２の部位を有することを特徴とする抵抗変化型メモリ装置を提供する。【００２４】
他の側面によれば本発明は、下部電極と、前記下部電極上に形成され、抵抗値を変化させうるニッケル酸化物膜と、前記ニッケル酸化物膜上に形成された上部電極と、を備えた抵抗変化型メモリ装置であって、前記ニッケル酸化物膜はチタンを、前記下部電極と前記ニッケル酸化物膜との界面近傍にピークを有するような深さプロファイルで含む抵抗変化型メモリ装置を提供する。【００２５】
他の側面によれば本発明は、抵抗変化型メモリ装置の製造方法であって、下部電極を形成する工程と、前記下部電極上に金属酸化膜を形成する工程と、前記金属酸化膜上に、上部電極を形成する工程と、を含み、前記金属酸化物膜を形成する工程は、該金属酸化物膜を構成する金属元素を含む第１の部位と、該第１の部位より酸素を多く含む第２の部位とを形成することを特徴とする抵抗変化型メモリ装置の製造方法を提供する。
【発明の効果】
【００２６】
本発明によれば、前記金属酸化物膜が前記別の元素を、前記界面近傍にピークを有するような深さプロファイルで含むことにより、前記金属酸化物膜中の前記ピーク位置に近い位置に、酸素が、前記別の元素と酸素との強い親和性の結果、より正確には、前記別の元素をＭとして、反応Ｍ＋Ｏ2→ＭＯ2におけるギブス自由エネルギ変化ΔＧが大きな負の値をとることの結果、前記金属酸化物膜中のより浅い、すなわちより上部電極に近い領域から移動し、前記ピーク位置よりもやや浅い、すなわち前記ピーク位置から前記上部電極側にやや寄った位置に、酸素の濃集領域が生じる。また、前記金属酸化物を構成する金属が、前記別の元素のピーク方向に拡散することにより、前記酸素の濃集領域における酸素の濃集がより進行する。さらに、前記別の元素が前記金属酸化物膜中に導入されることにより、前記金属酸化物膜において前記金属酸化物を構成する金属元素と酸素との結合が乱され、結合エネルギの異なる様々な金属元素−酸素結合状態が発生する。【００２７】
そこで、このような状態の金属酸化膜に対してリセット電圧ＶRESETを印加すると、前記導電性フィラメントの陽極側領域へ、前記酸素の濃集領域から、酸素イオンの供給が、前記金属元素と酸素との結合エネルギが低いパスを通って速やかになされ、前記導電性フィラメントが速やかに切断されると考えられる。また、このようにして生じた高抵抗状態は安定に保持され、リセットのために前記下部電極と上部電極との間に印加される電圧が、前記リセット電圧を少々超えても、意図しないセットが生じることがない。【００２８】
このため、本発明では、リセットの際に高い電圧を使うことが可能で、酸素の供給律速により主として支配されるリセット速度を、さらに増大させることが可能となる。
【図面の簡単な説明】
【００２９】
【図１Ａ】抵抗変化型メモリ装置の原理を示す図である。
【図１Ｂ】抵抗変化型メモリ装置の原理を示す図である。
【図２】本発明の課題を説明する図である。
【図３Ａ】本発明の第１の実施形態による抵抗変化型ＭＩＭ素子の製造工程を示す図（その１）である。
【図３Ｂ】本発明の第１の実施形態による抵抗変化型ＭＩＭ素子の製造工程を示す図（その２）である。
【図３Ｃ】本発明の第１の実施形態による抵抗変化型ＭＩＭ素子の製造工程を示す図（その３）である。
【図３Ｄ】本発明の第１の実施形態による抵抗変化型ＭＩＭ素子の製造工程を示す図（その４）である。
【図３Ｅ】本発明の第１の実施形態による抵抗変化型ＭＩＭ素子の製造工程を示す図（その５）である。
【図３Ｆ】本発明の第１の実施形態による抵抗変化型ＭＩＭ素子の製造工程を示す図（その６）である。
【図４Ａ】図３Ｆの抵抗変化型ＭＩＭ素子における抵抗変化膜のＸＰＳスペクトルを示す図である。
【図４Ｂ】図３Ｆの抵抗変化型ＭＩＭ素子における抵抗変化膜のＳＩＭＳプロファイルを示す図である。
【図４Ｃ】通常のＰｔ／ＮｉＯ／Ｐｔ構造のＳＩＭＳプロファイルを示す図である。
【図５Ａ】図３Ｆの抵抗変化型ＭＩＭ素子の動作特性を示す図である。
【図５Ｂ】本発明で使われる測定回路を示す図である。
【図６】本発明の効果を説明する図である。
【図７Ａ】比較対照例となる抵抗変化型ＭＩＭ素子の製造工程を示す図（その１）である。
【図７Ｂ】比較対照例となる抵抗変化型ＭＩＭ素子の製造工程を示す図（その２）である。
【図７Ｃ】比較対照例となる抵抗変化型ＭＩＭ素子の製造工程を示す図（その３）である。
【図７Ｄ】比較対照例となる抵抗変化型ＭＩＭ素子の製造工程を示す図（その４）である。
【図７Ｅ】比較対照例となる抵抗変化型ＭＩＭ素子の製造工程を示す図（その５）である。
【図８Ａ】比較対照例による抵抗変化型ＭＩＭ素子と本実施形態による抵抗変化型ＭＩＭ素子のリセット特性を比較する図である。
【図８Ｂ】比較対照例による抵抗変化型ＭＩＭ素子と本実施形態による抵抗変化型ＭＩＭ素子のリセット特性を比較する別の図である。
【図９Ａ】最適なドーパント膜厚を求める実験で使った試料の作製工程を説明する図（その１）である。
【図９Ｂ】最適なドーパント膜厚を求める実験で使った試料の作製工程を説明する図（その２）である。
【図９Ｃ】最適なドーパント膜厚を求める実験で使った試料の作製工程を説明する図（その３）である。
【図９Ｄ】最適なドーパント膜厚を求める実験で使った試料の作製工程を説明する図（その４）である。
【図９Ｅ】最適なドーパント膜厚を求める実験で使った試料の作製工程を説明する図（その５）である。
【図９Ｆ】最適なドーパント膜厚を求める実験で使った試料の作製工程を説明する図（その６）である。
【図１０】最適なドーパント膜厚を示す図である。
【図１１Ａ】比較対照例による、セット状態とリセット状態の抵抗変化型ＭＩＭ膜の抵抗値の変化を示す図である。
【図１１Ｂ】本発明第１実施形態による、セット状態とリセット状態との間での抵抗変化型ＭＩＭ膜の抵抗値の変化を示す図である。
【図１２Ａ】本発明の第２の実施形態による不揮発性メモリ装置の構成を示す図である。
【図１２Ｂ】前記図１２Ａの不揮発性メモリ装置中の抵抗可変型ＭＩＭ素子を詳細に示す図である。
【符号の説明】
【００３０】
１１，４４，４４Ａ，４４Ｃ  下部電極
１２，４６．４６Ａ，４６Ｃ  抵抗可変金属酸化膜
１２ｆ  導電性フィラメント
１３，４７、４７Ａ，４７Ｃ  上部電極
２１  シリコン基板
２１Ａ  素子領域
２１Ｉ  素子分離構造
２１ａ，２１ｂ，２１ｃ  拡散領域
２２Ａ，２２Ｂ  ゲート絶縁膜
２３Ａ，２３Ｂ  ゲート電極
２４Ａ，２４Ｂ，２４Ｃ，２５Ｄ，２５Ｅ，２６Ｃ，２６Ｄ，２７Ｃ，２７Ｄ  ビアプラグ
２５Ａ，２５Ｂ，２５Ｃ，２６Ａ，２６Ｂ，２７Ａ，２７Ｂ  配線パターン
２８Ａ，２８Ｂ，４０，４０Ａ，４０Ｃ  抵抗変化型ＭＩＭ素子
２８Ｉ  絶縁膜
２８Ｍ  ビット線
４１，４１Ａ，４１Ｃ  絶縁膜
４２  Ｔｉ密着膜
４３  ＴｉＮ拡散防止膜
４５  Ｔｉドーパント膜
４５Ａ  Ｐｔドーパント膜
４６Ｔ  Ｔｉリッチ層
４６Ｏ  酸素リッチ層
４６Ｎ  Ｎｉリッチ層
４６ｆ  導電性フィラメント
４８，４８Ａ，４８Ｃ  レジストパターン
６０  不揮発性メモリ装置
【発明を実施するための最良の形態】
【００３１】
[第１の実施形態]
図３Ａ〜３Ｆは、本発明の実施形態による抵抗変化型メモリで使われる抵抗可変ＭＩＭ素子の製造工程を示す図である。【００３２】
図３Ａを参照するに、絶縁膜４１上にはチタン（Ｔｉ）密着膜４２および窒化チタン（ＴｉＮ）拡散バリア膜４３を介して白金（Ｐｔ）よりなる下部電極膜４４がスパッタ法により、それぞれ１０ｎｍ，１０ｎｍおよび１００ｎｍの膜厚で、順次形成されている。例えば前記Ｔｉ密着膜４２はＴｉをターゲットとしたスパッタ法により、０．５Ｐａのアルゴン（Ａｒ）雰囲気中、５０℃の基板温度で１ｋＷのプラズマパワーを投入して形成することができる。また前記ＴｉＮ膜はＴｉをターゲットとした反応性スパッタ法により、Ａｒガスを０．２５Ｐａ、窒素（Ｎ2）ガスを０．２５Ｐａの分圧で含むＡｒ／Ｎ2雰囲気中において、３００℃の基板温度で２ｋＷのプラズマパワーを投入して形成することができる。さらに前記Ｐｔ下部電極膜４４はＰｔをターゲットとするスパッタ法により、０．５ＰａのＡｒ雰囲気中、３００℃の基板温度で１ｋＷのプラズマパワーを投入して形成することができる。【００３３】
次に図３Ｂに示すように、前記図３ＡのＰｔ下部電極膜４４上に、非常に薄いＴｉ膜４５が、Ｔｉをターゲットとするスパッタ法により、０．５ＰａのＡｒ雰囲気中、５０℃の基板温度で０．５ｋＷのプラズマパワーを投入して、１〜３ｎｍ、好ましくは２ｎｍの膜厚に形成される。このように薄いＴｉ膜４５は、前記Ｐｔ下部電極膜４４上において、不連続な島状構造を形成している可能性がある。【００３４】
次に図３Ｃに示すように、前記図３ＢのＴｉ膜４５上に、ニッケル酸化物（ＮｉＯ）膜４６を、Ｎｉをターゲットとした反応性スパッタ法により、Ａｒガスを０．４５Ｐａ、酸素（Ｏ2）ガスを０．０５Ｐａの分圧で含むＡｒ／Ｏ2雰囲気中において、３８０℃の基板温度で１ｋＷのプラズマパワーを投入して、５〜１０ｎｍの膜厚に形成する。【００３５】
図４Ａは、このようにして得られたＮｉＯ膜４６におけるＯ1s軌道のＸＰＳスペクトルを示す。ただし図４Ａの測定は、光電子の取出角を４５度に設定し、膜４６中の深い部分の情報も取得するように実行している。図４Ａ中、「Ｔｉ：ＮｉＯ」と表記したグラフが、前記ＮｉＯ膜４６についての結果を示している。また図４Ａ中には、比較のため、前記図３Ｂの工程においてＴｉ膜４５を形成しなかった試料についての結果を、対照標準（「ＮｉＯ」と表記する）として示している。また図４Ｂは、このようにして得られたＮｉＯ膜４６中におけるＮｉと酸素（Ｏ）とＴｉとＰｔの分布をＳＩＭＳ（secondary ion mass spectroscopy）により分析したＳＩＭＳプロファイルを示す。【００３６】
図４Ａを参照するに、前記対照標準の試料では、Ｏ1sの束縛エネルギは、Ｎｉ−Ｏ結合に対応する位置に鋭いピークを示しており、またＮｉ−ＯＨ結合に対応する位置に、別のピークが分離して観察されるのがわかる。これに対し前記ＮｉＯ膜４６では、前記対照標準に比べ、Ｎｉ−Ｏ結合を表すピークがブロードになっており、Ｎｉ−Ｏ結合のピークとＮｉ−ＯＨ結合のピークの分離も明確ではない。【００３７】
図４Ａの結果は、図３Ｃに示すように極薄のＴｉ膜４５上に形成されたＮｉＯ膜４６では、膜中にＴｉが拡散しており、これに伴ってＮｉＯの結晶構造が大きく乱されていることを示している。【００３８】
次に図４ＢのＳＩＭＳプロファイルを参照するに、ＮｉＯ膜４６が化学量論組成を有する場合、Ｎｉおよび酸素原子の検出強度は、図４Ｂの「Ｎｉ化学量論」および「Ｏ化学量論」で表されるはずのものが、実際には、図４Ｂに示すように前記ＮｉＯ膜４６において表面近傍の、深さにして約０〜３ｎｍの範囲においてＮｉが化学量論組成よりも多く濃集し、Ｎｉリッチ層４６Ｎが形成されており、さらにその下の深さにして約３〜７ｎｍの範囲に酸素原子（Ｏ）が化学量論組成を超えて濃集し、一方Ｎｉが欠乏した酸素リッチ層４６Ｏが形成され、さらにその下の、７ｎｍ〜１０ｎｍの深さ範囲には、ＴｉおよびＮｉが濃集したＴｉリッチ層４６Ｔが形成されているのがわかる。【００３９】
これに対し図４Ｃは、通常の、すなわちＴｉ膜４５を含まず、Ｐｔ下部電極膜とＰｔ上部電極膜の間にＮｉＯ膜を挟持した構成の抵抗可変ＭＩＭ素子におけるＮｉ，ＯおよびＰｔの深さ分布を示すＳＩＭＳプロファイルであるが、前記ＮｉＯ膜中において、図４Ｂに示すような酸素濃集領域の形成は生じていないことがわかる。ただし図４Ｃにおいて、深さ０ｎｍがＰｔ上部電極膜の表面に対応する。【００４０】
再び図４Ｂを参照するに、前記ＮｉＯ膜４６中においてＴｉのピークは、前記Ｐｔ電極膜４４の表面近傍に形成されているが、Ｔｉ原子は前記Ｎｉリッチ層４６Ｎの表面付近まで拡散していること、また前記Ｔｉのピークに対応したＮｉのピークが形成されていること、さらに図４Ａに示されるようにＮｉＯ膜４６を構成するＮｉＯの結晶構造が大きく乱されていることから、図３Ｂの工程で前記Ｐｔ下部電極膜４４上に形成された薄いＴｉ膜４５は、図３Ｃの段階では前記ＮｉＯ膜４６中に実質的に全て拡散し、前記Ｔｉ膜４５は、前記Ｐｔ下部電極膜４４とＮｉＯ膜４６との界面には、もはやＴｉ膜としては残留していないものと考えられる。【００４１】
図４Ｂに示すような、ＮｉＯ膜４６中における局所的な化学量論組成からのずれは、前記Ｔｉ膜４５から前記ＮｉＯ膜４６への、Ｔｉのドーピングの結果生じたものと考えられ、酸素が、Ｔｉと酸素との強い親和性の結果、より正確には、反応Ｔｉ＋Ｏ2→ＴｉＯ2におけるギブス自由エネルギ変化ΔＧが大きな負の値をとることの結果、酸素原子が、前記Ｎｉリッチ層４６Ｎから、前記Ｔｉリッチ層４６Ｔの方向に移動し、前記酸素リッチ層４６Ｏが形成されたものと考えられる。また前記酸素原子のプロファイルを見ると、前記Ｔｉリッチ層４６Ｔから拡散したＴｉのプロファイルが明瞭に示される酸素リッチ層４６Ｏにおいてピークが生じており、前記Ｔｉの拡散に合わせて酸素の濃集が生じていることがわかる。【００４２】
さらに図４ＢのＳＩＭＳプロファイルでは、前記Ｔｉリッチ層４６Ｔにおいては、前記Ｔｉのピークに一致してＮｉのピークも観察されており、Ｔｉの分布とＮｉの分布に相関が存在することが示される。すなわち、ＮｉがＴｉのピーク方向に拡散することにより、前記酸素の濃集領域における濃集の度合いがより進行することが考えられる。【００４３】
なお図４ＢのようなＳＩＭＳプロファイル分析では、各元素の検出強度と組成比とは、必ずしも１：１の対応をするわけではないので、前記ＳＩＭＳプロファイル分析を行った試料に対し、ＸＰＳ法により、光電子の取出角を１５度に設定して、特にＮｉＯ膜４６の表面部分について、化学分析を行った。その結果、前記ＮｉＯ膜４６の表面から２ｎｍ以内の範囲では、Ｎｉ原子と酸素原子とＴｉ原子の比率は、４９：５０：１となり、ほぼ化学量論組成が保たれていることが確認された。この状況が、図４ＢのＳＩＭＳ分析では、前記ＮｉＯ膜４６の表面から２ｎｍ以内の範囲において、Ｎｉの検出強度が酸素の検出強度よりも大きいことに対応している。【００４４】
本発明では、このように前記ＮｉＯ膜４６中に、下部電極４４の側からＴｉを拡散させることで、前記ＮｉＯ膜４６中に、局所的に化学量論組成からずれた酸素リッチ層４６Ｏを形成しているが、後で詳細に説明するように、このようなＮｉＯ膜４６を使った抵抗可変ＭＩＭ素子では、リセット動作時に、酸素リッチ層４６Ｏから酸素イオンを、前記図１Ａで示したような導電性フィラメントに供給することにより、前記導電性フィラメントが速やかに遮断され、前記ＮｉＯ膜４６の状態を、前記低抵抗状態から高抵抗状態へと、速やかに遷移させることが可能となる。【００４５】
次に図３Ｄを参照するに、前記図３ＣのＮｉＯ膜４６上にはＰｔ上部電極膜４７が、Ｐｔをターゲットとしたスパッタ法により、０．５ＰａのＡｒ雰囲気中、５０℃の基板温度で１ｋＷのプラズマパワーを投入することにより、５０ｎｍの膜厚に形成される。【００４６】
さらに図３Ｅに示すように、前記Ｐｔ上部電極膜４７上にレジストパターン４８を形成し、前記レジストパターン４８をマスクに前記Ｐｔ上部電極膜４７，ＮｉＯ膜４６、および前記Ｐｔ下部電極膜４４を、その下のＴｉ膜４２およびＴｉＮ膜４３まで含めて、ドライエッチングによりパターニングし、図３Ｆに示す抵抗可変ＭＩＭ素子４０を得る。【００４７】
図５Ａは、前記図３Ｆの抵抗可変ＭＩＭ素子４０について、図５Ｂに示す測定回路を使って、動作特性を求めた結果を示す。【００４８】
先に図５Ｂを参照するに、前記抵抗可変ＭＩＭ素子４０は、その下部電極４４が、ゲート電圧ＶGで駆動されソース端Ｓが接地されたトランジスタＴｒのドレイン端Ｄに接続されており、前記図５Ａの動作特性は、前記トランジスタＴｒのゲートに前記ゲート電圧ＶGを印加した状態で、前記ＭＩＭ素子４０の上部電極４７に加える電圧パルスＶcellを掃引し、前記抵抗可変ＭＩＭ素子および前記トランジスタＴｒを流れる電流を測定することで求めている。このようなトランジスタＴｒを前記抵抗可変ＭＩＭ素子４０に直列に接続することにより、フォーミングやセット時に過剰な電流がＭＩＭ素子４０を流れるのを抑制することができる。例えば、以下に説明するように、フォーミングおよびセット時に前記ゲート電圧ＶGを０．７Ｖに設定することで、前記ＭＩＭ素子４０を流れる電流の最大値を１００μＡ以下に抑制することができる。一方、リセットの際には、前記ＮｉＯ膜４６に大きな電圧が印加されるように、前記ゲート電圧ＶGを例えば１．８Ｖに設定する。【００４９】
図５Ａを参照するに、前記ゲート電圧ＶGを０．７Ｖに設定した場合、前記電圧ＶcellがＶFormに達したところでフォーミングが生じるのがわかる。このようなフォーミングにより、前記ＮｉＯ膜４６中に、先に図１Ａで説明したような導電性フィラメントが形成される。この状態では、前記ＮｉＯ膜４６は、低抵抗状態にあり、前記電圧Ｖcellを０Ｖから増大させた場合、膜中を５０μＡ以上の電流が流れることがわかる。ただし、先にも述べたように、トランジスタＴｒの電流制限作用により、前記電流が１００μＡを超えることはない。【００５０】
一方、この低抵抗状態のＭＩＭ素子４０において、前記ゲート電圧ＶGを１．８Ｖに設定し、前記電圧Ｖcellを０Ｖから増大させると、前記電圧Ｖcellが電圧値ＶRESETに達したところで、前記ＮｉＯ膜４６を流れる電流が、約１００μＡから約５μＡ以下へと急減し、前記ＮｉＯ膜４６中に、低抵抗状態から高抵抗状態への遷移、すなわちリセットが生じたことがわかる。【００５１】
また前記高抵抗状態のＭＩＭ素子４０において、前記ゲート電圧ＶGを０．７Ｖに設定し、前記電圧Ｖcellを０Ｖから増大させると、電圧ＶSETで前記ＮｉＯ膜４６が前記高抵抗状態から低抵抗状態に遷移し、前記ＮｉＯ膜４６を流れる電流が、当初の約５μＡ以下から約７０μＡへと急増し、セットがなされたことがわかる。【００５２】
そこで、図３Ｆの抵抗可変ＭＩＭ素子４０において、フォーミングがなされた後、低抵抗状態に対応してデータ「１」をセットにより書き込み、高抵抗状態に対応してデータ「０」をリセットにより書き込むことが可能で、さらに書き込まれたデータを、前記電圧Ｖcellとして０．７Ｖ以下の電圧を前記上部電極４７に印加することにより、電流値の大きさの形で読み出すことが可能となる。【００５３】
先に説明した図２は、前記図３Ｆの構造の抵抗可変ＭＩＭ素子において、図３Ｂで説明したＴｉ膜の形成を行わず、従って、抵抗変化膜を構成するＮｉＯ膜においてＴｉが導入されていない、本発明の対照標準の試料についての、低抵抗状態（ＬＲＳ）から高抵抗状態（ＨＲＳ）への遷移、および高抵抗状態から低抵抗状態への遷移を、各５０回、交互に繰り返し行った場合の、抵抗値の遷移の様子を示す図である。これに対し図６は、前記図３Ｆの抵抗可変ＭＩＭＳ素子４０についての、低抵抗状態（ＬＲＳ）から高抵抗状態（ＨＲＳ）への遷移、および高抵抗状態から低抵抗状態への遷移を、各５０回、交互に繰り返し行った場合の、抵抗値の遷移の様子を示す図である。図２，および図６においては、ＮｉＯ抵抗変化膜（図６の場合はＮｉＯ膜４６）は、それぞれ１０ｎｍと８ｎｍの膜厚に形成している。【００５４】
図２および図６のいずれの実験でも、前記図５Ｂで説明した測定回路を使い、以下の表１にまとめたように、セット時には、前記トランジスタＴｒのゲートに０．８Ｖのゲート電圧を、リセット時には１．８Ｖのゲート電圧を、また読み取り時には１．８Ｖのゲート電圧を印加している。また図２および図６のいずれの実験でも、セット時には大きさが２．８Ｖでパルス幅が１０ｎｓの電圧パルスを、前記電圧ＶCellとして印加しており、また読み出し時には大きさが０．１Ｖの電圧パルスを、前記電圧ＶCellとして印加している。【００５５】
【表１】
2009072213.tif 000003
図２および図６中、横軸は前記ＮｉＯ抵抗変化膜の高抵抗状態での抵抗値（ＲHRS）を、縦軸は前記抵抗値（ＲHRS）の累積確率を示す。【００５６】
前記図２の実験ではリセット時に、前記電圧Ｖcellとして、大きさが１．０Vの電圧パルスを、５０ｎ秒から５００μ秒までの様々なパルス幅ｔ（図５Ｂ参照）で印加しており、前記図６の実験では、リセット時に、前記電圧Ｖcellとして、大きさが１．８Vの電圧パルスを、５ｎ秒から５０ｎ秒までの様々なパルス幅ｔで印加している。なお、前記図２の実験と図６の実験で、リセット時の電圧Ｖcellが異なる理由については、後ほど説明する。【００５７】
図２の比較対照実験で使った試料は、図７Ａ〜７Ｅに示すプロセスで形成されている。【００５８】
図７Ａを参照するに、前記絶縁膜４１に対応する絶縁膜４１Ｃ上には、前記チタン（Ｔｉ）密着膜４２および窒化チタン（ＴｉＮ）拡散バリア膜４３にそれぞれ対応するＴｉ密着膜４２ＣおよびＴｉＮ拡散バリア膜４３Ｃを介して、前記下部電極４４に対応する白金（Ｐｔ）よりなる下部電極膜４４Ｃがスパッタ法により、それぞれ１０ｎｍ，１０ｎｍおよび１００ｎｍの膜厚で、順次形成される。【００５９】
次に前記図３Ｃの工程に対応する図７Ｂの工程において、前記図７Ａの下部電極４４Ｃ上に、ニッケル酸化物（ＮｉＯ）膜４６Ｃを、Ｎｉをターゲットとした反応性スパッタ法により、前記ＮｉＯ４６と同様に、５〜１０ｎｍの膜厚に形成する。この比較対照例では、前記下部電極膜４４Ｃ上にドーパント膜は形成されないため、図３ＣにおけるようなＮｉＯ膜に対するドーピングは生じない。【００６０】
次に図７Ｃの工程において、前記図７ＢのＮｉＯ膜４６Ｃ上にＰｔ上部電極膜４７Ｃを、前記上部電極膜４７と同様にして約５０ｎｍの膜厚に形成し、図７Ｄに示すように、前記上部電極膜４７Ｃ上にレジストパターン４８Ｃを形成し、前記レジストパターン４８Ｃをマスクに前記上部電極膜４７Ｃ，ＮｉＯ膜４６Ｃ、および前記Ｐｔ下部電極膜４４Ｃを、その下のＴｉ膜４２ＣおよびＴｉＮ膜４３Ｃまで含めて、ドライエッチングによりパターニングし、図７Ｅに示す比較対照ＭＩＭ試料４０Ｃを得る。【００６１】
なお、前記４Ａにおける比較対照例も、前記図７Ｅの比較対照ＭＩＭ資料４０Ｃについての結果である。【００６２】
図２を参照するに、前記ＮｉＯ抵抗変化膜にＴｉをドープしていない比較対照例によるＭＩＭ素子の場合には、電圧Ｖcellのパルス幅ｔが５０ｎ秒である場合、５０回繰り返されるリセットのほとんどにおいて抵抗値ＲHRSは１０4Ω以下であり、ＮｉＯ膜の抵抗値は、低抵抗状態での抵抗値２×１０3Ωに対してほとんど変化していないことがわかる。【００６３】
前記パルス幅ｔを前記５０ｎ秒から５００ｎ秒、５μ秒、５０μ秒、５００μ秒と増加させると、前記抵抗値ＲHRSとしてより高い値が出現する割合は徐々に増加するが、比較対照例では、５μ秒のパルス幅ｔでも、かなりの割合で遷移していないケースが生じており、５０回全てのリセットで遷移が確実に生じるには、パルス幅ｔが５０μ秒の電圧パルスを使う必要があることがわかる。【００６４】
すなわち、抵抗変化膜としてＴｉドープのないＮｉＯ膜を使った比較対照例の場合には、確実なリセットのためには、５０μ秒の時間がかかってしまうことがわかる。【００６５】
これに対し、図６に示す本実施形態のＴｉをドープしたＮｉＯ膜４６を抵抗変化膜に使った抵抗変化型ＭＩＭ素子４０の場合、わずか５ｎ秒のパルス幅ｔで、５０回繰り返される全てのリセットにおいて、１０5Ω以上の抵抗値ＲHRSが得られており、リセットが非常に高速に生じることがわかる。また前記パルス幅ｔを１０ｎ秒、５０ｎ秒と変化させても、抵抗値ＲHRSの累積確率分布に変化はなく、前記ＭＩＭ素子４０において、ＮｉＯよりなる抵抗変化膜４６にＴｉをドープすることで、リセット時間を劇的に短縮できることが実証された。【００６６】
これは、先にも説明したように、図３Ｆの構造においてＴｉを下部電極膜４４の側から前記ＮｉＯ膜４６中に、前記上部電極４７に向かって拡散させた場合、対応する酸素の下部電極膜４４に向かう拡散が誘起され、前記ＮｉＯ膜４６中、前記下部電極膜４４に接するＴｉリッチ層４６Ｔに隣接して酸素リッチ層４６Ｏが形成され、リセット時にかかる酸素リッチ層４６Ｏから供給される酸素イオンが、例えば酸素欠損などの欠陥の連続よりなる導電性フィラメントを速やかに切断し、前記ＮｉＯ膜４６が高抵抗状態に高速で遷移するものと考えられる。【００６７】
図８Ａは、図２の特性を有する前記図７Ｅの対照標準試料４０Ｃおよび図６の特性を有する図３Ｆの本実施形態による抵抗変化型ＭＩＭ素子４０において、前記電圧パルスＶcellの大きさを変化させた場合の、低抵抗状態から高抵抗状態への遷移後の抵抗値ＲHRSと、前記電圧パルスＶcell（Reset Voltage）の大きさの関係を示す。ただし図８Ａでは、前記電圧パルスＶcellのパルス幅ｔは５０ｎ秒に設定している。【００６８】
図８Ａを参照するに、本実施形態によるＴｉをドープしたＮｉＯ膜４６を抵抗変化膜に使った抵抗変化型ＭＩＭ素子４０では、図中に●で示すように、遷移後の抵抗値ＲHRSが、前記電圧パルスＶcellの大きさとともに徐々に増大する傾向を示すが、図中に■で示す比較対照例試料４０Ｃの場合、前記電圧パルスＶcellの大きさを１Ｖから開始して増大させた場合、１．４Ｖにおいて抵抗値ＲHRSが約１０6Ωとなるものの、それを超えて例えば前記電圧パルスＶcellの大きさ１．６Ｖになると、当初の低抵抗状態の抵抗値ＲLRSよりも抵抗の低い状態に戻ってしまう現象が生じていることがわかる。なお図８Ｂは、前記図８Ａに示す前記電圧パルスＶcellの大きさが１．４Ｖの場合の、本実施形態による抵抗変化型ＭＩＭ素子４０の抵抗値ＲHRSの累積確率分布と、前記比較対照例による抵抗変化型ＭＩＭ素子の抵抗値ＲHRSの累積確率分布とを比較して示す。前記図８Ａのグラフは、実際には図８Ｂに示すような、累積確率分布における抵抗値ＲHRSのメディアン値の変化を示している。【００６９】
比較対照例において前記電圧パルスの大きさが1.6Ｖの場合にみられる現象は、リセットにより前記ＮｉＯ膜の抵抗値がＲLRSからＲHRSに遷移した瞬間に、それまで前記トランジスタＴｒやその配線パターンに分配されていた電圧が、比較対照例のＭＩＭ素子のＮｉＯ膜に印加されてしまい、意図しないセット、すなわち異常セットが生じることによると考えられる。また、前記図８Ｂに示すように、このような異常セットが生じない１．４Ｖの電圧を前記電圧パルスＶcellに対して使った場合でも、リセットに成功しているのは５０％、すなわち５０回中、２５回程度であり、比較対照例では、リセット動作が不安定であることがわかる。このため、Ｔｉドープのない通常のＮｉＯ膜を抵抗変化膜に使った本発明の比較対照例によるＭＩＭ素子では、リセットが不安定にならないように、リセット動作の際の電圧パルスＶcellとして低い電圧を使う必要があったが、このような低い電圧の電圧パルスＶcellでは、リセットの完了にさらに長い時間を要してしまう。【００７０】
これに対し、図３Ｆに示す本発明実施形態による、ＴｉをドープしたＮｉＯ膜４６を抵抗変化膜に使った抵抗変化型ＭＩＭ素子４０では、図８Ａよりわかるようにリセット時の電圧パルスＶcellの大きさを１．８Ｖまで増大させても異常セットが生じることがなく、安定にリセットを行うことが可能となる。またリセット時に高い電圧を前記電圧パルスＶcellに使うことにより、高速でリセットを行うことが可能となる。【００７１】
ところで、本実施形態では、前記ＮｉＯ抵抗変化膜４６中に効率的なＴｉのドープを行うことが必要である。そこで、本発明の発明者は、前記図３Ｂの工程において使われるＴｉ膜４５について、最適な膜厚を調査した。【００７２】
この調査では、前記図３Ａ〜３Ｆに対応する図９Ａ〜９Ｆの工程で、図３Ｆに示す前記ＭＩＭ素子４０と同様な構造のＭＩＭ試験片４０Ａを作製している。【００７３】
図９Ａを参照するに、前記絶縁膜４１に対応する絶縁膜４１Ａ上には、前記チタン（Ｔｉ）密着膜４２および窒化チタン（ＴｉＮ）拡散バリア膜４３にそれぞれ対応するＴｉ密着膜４２ＡおよびＴｉＮ拡散バリア膜４３Ａがスパッタ法により、それぞれ１０ｎｍ，および１００ｎｍの膜厚で、順次形成される。なお、ここではＴｉＮ拡散バリア膜４３Ａが下部電極を兼ねている。【００７４】
次に前記図３Ｂの工程に対応する図９Ｂの工程において、前記図９ＡのＴｉＮ下部電極膜４３Ａ上に、非常に薄いＰｔ膜４５Ａが、Ｐｔをターゲットとするスパッタ法により、０ｎｍ（Ｐｔ膜形成なし）、１ｎｍ、２ｎｍ、および５ｎｍの膜厚で形成される。【００７５】
次に前記図３Ｃの工程に対応する図９Ｃの工程において、前記図９ＢのＰｔ膜４５Ａ上に、ニッケル酸化物（ＮｉＯ）膜４６Ａを、Ｎｉをターゲットとした反応性スパッタ法により、前記ＮｉＯ４６と同様に３８０℃の基板温度で、５〜１０ｎｍの膜厚に形成する。【００７６】
次に図９Ｄを参照するに、前記図９ＣのＮｉＯ膜４６Ａ上にＰｔ上部電極膜４７Ａを、前記上部電極膜４７と同様にして約５０ｎｍの膜厚に形成し、図９Ｅに示すように、前記上部電極膜４７Ａ上にレジストパターン４８Ａを形成し、前記レジストパターン４８Ａをマスクに前記上部電極膜４７Ａ，ＮｉＯ膜４６Ａ、および前記ＴｉＮ下部電極膜４３Ａを、その下のＴｉ膜４２Ａまで含めて、ドライエッチングによりパターニングし、図９Ｆに示す前記ＭＩＭ試験片４０Ａを得る。【００７７】
このように、図９Ｆの試験片４０Ａを使った実験では、前記図９Ｂの工程において、前記図３Ｂの工程で使われる前記Ｔｉ膜４５の代わりにＰｔ膜４５Ａを、０ｎｍ（Ｐｔ膜形成なし）、１ｎｍ，２ｎｍおよび５ｎｍの膜厚に形成し、得られたＭＩＭ試験片４０Ａにおいて、前記ＴｉドープされたＮｉＯ膜４６に対応するＰｔドープされたＮｉＯ膜４６Ａの抵抗値を測定しているが、この実験でＴｉ膜４５の代わりにＰｔ膜４５Ａを使った理由は、Ｐｔ膜４５Ａを使った場合、ＮｉＯ膜４６Ａ中へのＰｔ原子のドーピングの程度が、抵抗測定により容易に求められるからである。【００７８】
図１０は、前記図９Ｆの試験片４０Ａにおける前記ＮｉＯ膜４６Ａの抵抗値の測定結果を示す。【００７９】
図１０を参照するに、前記図９Ｂの工程においてＰｔ膜４５Ａを形成しなかった場合には、ＮｉＯ膜４６Ａの抵抗値は約１０9Ωであるのに対し、Ｐｔ膜４５Ａを前記Ｔｉ膜４５の代わりに１ｎｍの膜厚で形成した場合は、前記ＮｉＯ膜４６Ａの抵抗値は１０5Ωまで減少し、実質的な量のＰｔがＮｉＯ膜４６Ａ中にドープされていることがわかる。【００８０】
さらに前記Ｐｔ膜４５Ａの膜厚を２ｎｍとした場合には、前記ＮｉＯ膜４６Ａの抵抗値は１０2Ω以下に減少し、非常に効果的にＰｔがＮｉＯ膜４６Ａ中にドープされていることがわかる。特に前記Ｐｔ膜４５Ａの膜厚を２ｎｍとした場合には、前記ＮｉＯ膜４６Ａの成膜を室温で行った場合の抵抗値を合わせて示しているが、このような場合には前記ＮｉＯ膜４６Ａは１０6Ωの抵抗値を示しており、このことから、前記Ｐｔ膜４５Ａの膜厚を２ｎｍとしてＮｉＯ膜４６Ａの成膜を３８０℃の基板温度で行った場合には、前記Ｐｔ膜４５Ａから前記ＮｉＯ膜４６Ａ中にＰｔの拡散が、非常に効果的に生じていることがわかる。【００８１】
これに対し、前記Ｐｔ膜４５Ａの膜厚をさらに増大させると、前記ＮｉＯ膜４６Ａの抵抗値は増大を始め、例えば図９Ｂの工程において前記Ｐｔ膜４５Ａを５ｎｍの膜厚に成膜した場合、前記ＮｉＯ膜４６Ａの抵抗値は１０10Ωを超えて増大することがわかる。【００８２】
図１０の結果は、前記ＮｉＯ膜４６Ａを、その下のＰｔ膜４５ＡからのＰｔ原子によりドープする場合、前記Ｐｔ膜４５Ａの膜厚を１ｎｍ以上、３ｎｍ以下に設定するのが好ましく、特に約２ｎｍに設定するのが好ましいことを示している。図１０の結果はまた、前記図３Ｃの工程において前記ＮｉＯ膜４６を、その下のＴｉ膜４５からのＴｉ原子によりドープする場合も、前記Ｔｉ膜４５の膜厚を１ｎｍ以上、３ｎｍ以下に設定するのが好ましいことを示している。【００８３】
このように、下部がＴｉ原子により効率的にドープされたＮｉＯ膜４６を抵抗変化膜として使うＭＩＭ構造の抵抗変化型メモリ装置では、前記ＮｉＯ膜４６の下部領域にＴｉリッチ層４６Ｔが形成され、かかるＴｉリッチ層４６Ｔに隣接して、前記Ｔｉリッチ層４６Ｔの上部、すなわち前記上部電極４７により近い側に、酸素リッチ層４６Ｏが形成されるため、このような構造に前記図１Ｂあるいは図５Ａに示すリセット電圧ＶRESETを印加した場合のリセット動作が高速で生じ、効果的な不揮発メモリ装置が得られる。【００８４】
図１１Ａは、前記比較対照例試料４０Ｃについて、図１１Ａ中に示す動作条件でセットおよびリセットを５０回ずつ、合計で１００回繰り返した場合の、低抵抗状態および高抵抗状態における前記ＮｉＯ膜４６Ｃの抵抗値を示す。また図１１Ｂは、前記抵抗変化型ＭＩＭ素子４０について、図１１Ｂ中に示す動作条件でセットおよびリセットを５０回ずつ、合計で１００回繰り返した場合の、低抵抗状態および高抵抗状態における前記ＮｉＯ膜４６の抵抗値を示す。【００８５】
図１１Ａ，１１Ｂを参照するに、図１１Ａに示す比較対照例試料４０Cでは、リセット動作を、リセットパルス電圧ＶRESETを１Ｖ、リセットパルス幅ｔを５００μ秒で行っているが、高抵抗状態の抵抗値が、一桁以上ばらつくのがわかる。【００８６】
これに対し、図１１Ｂに示す前記抵抗変化型ＭＩＭ素子４０では、リセット動作を、リセットパルス電圧ＶRESETを１．８Ｖ、リセットパルス幅ｔを５０ｎ秒で行っているが、高抵抗状態の抵抗値にばらつきはなく、また非常に高速でのリセットが実現されていることがわかる。【００８７】
［変形例］
なお、本実施形態の一変形例として、以下のプロセスおよび構造を使うことも可能である。【００８８】
図３Ａを参照するに、前記絶縁膜４１上に、チタン（Ｔｉ）密着膜４２および窒化チタン（ＴｉＮ）下部電極膜４３をスパッタ法により、それぞれ１０ｎｍ，１００ｎｍの膜厚で、順次形成する。例えば前記Ｔｉ密着膜４２はＴｉをターゲットとしたスパッタ法により、０．５Ｐａのアルゴン（Ａｒ）雰囲気中、５０℃の基板温度で１ｋＷのプラズマパワーを投入して形成することができる。また前記ＴｉＮ下部電極膜４３はＴｉをターゲットとした反応性スパッタ法により、Ａｒガスを０．２５Ｐａ、窒素（Ｎ2）ガスを０．２５Ｐａの分圧で含むＡｒ／Ｎ2雰囲気中において、３００℃の基板温度で２ｋＷのプラズマパワーを投入して形成することができる。【００８９】
次に前記図３Ｂを代替する工程において、前記のＴｉＮ下部電極膜４３上に、非常に薄い酸素リッチニッケル酸化物（ＮｉＯ）膜を、Ｎｉをターゲットとする反応性スパッタ法により、Ａｒガスを０．４０Ｐａ、酸素（Ｏ2）ガスを０．１０Ｐａの分圧で含むＡｒ／Ｏ2雰囲気中において、５０℃の基板温度で１ｋＷのプラズマパワーを投入して、３〜１０ｎｍの膜厚に形成する。【００９０】
次に、前記酸素リッチＮｉＯ膜上に、前記図３Ｃを代替する工程において、化学量論的組成に近い、あるいはそれよりもニッケルリッチなニッケル酸化物（ＮｉＯ）膜を、Ｎｉをターゲットとした反応性スパッタ法により、Ａｒガスを０．４７Ｐａ、酸素（Ｏ2）ガスを０．０３Ｐａの分圧で含むＡｒ／Ｏ2雰囲気中において、３８０℃の基板温度で１ｋＷのプラズマパワーを投入して、５〜１５ｎｍの膜厚に形成する。【００９１】
さらに図３Ｄの工程において、前記ニッケル酸化物膜上に前記上部電極膜４７を形成する。【００９２】
このような方法によっても、前記抵抗可変ＭＩＭ素子を構成するＮｉＯ膜を、酸素リッチな部分とＮｉリッチな部分に構成することができ、先に図６で説明したのと同様な特性のばらつきのない抵抗可変ＭＩＭ素子を得ることができる。
［第２の実施形態］
図１２Ａおよび１２Ｂは、かかる抵抗変化型ＭＩＭ素子４０を使った、本発明の第２の実施形態による不揮発性半導体メモリ装置６０の構成を示す。【００９３】
図１２Ａを参照するに、シリコン基板２１の表面には素子分離領域２１Ｉにより素子領域２１Ａが画成されており、前記素子領域２１Ａ内では前記シリコン基板２１上に、ゲート絶縁膜２２Ａおよび２２Ｂをそれぞれ介して、ゲート電極２３Ａおよび２３Ｂが形成されている。また前記素子領域２１Ａでは前記シリコン基板２１中、前記ゲート電極２３Ａおよび２３Ｂに隣接して、拡散領域２１ａ，２１ｂ，２１ｃが形成されている。前記ゲート電極２３Ａ，２３Ｂは、それぞれ側壁絶縁膜により覆われている。【００９４】
前記シリコン基板２１上には、前記ゲート電極２３Ａ，２３Ｂを覆うように絶縁膜２４が形成され、前記絶縁膜２４中には前記拡散領域２１ａ，２１ｂ，２１ｃにそれぞれコンタクトするコンタクトプラグ２４Ａ，２４Ｂおよび２４Ｃが形成されている。【００９５】
前記絶縁膜２４上には、前記コンタクトプラグ２４Ａ，２４Ｂよび２４Ｃにそれぞれコンタクトして、第1層の金属配線パターン２５Ａ，２５Ｂ，２５Ｃが形成されており、前記第1層の金属配線パターン２５Ａ，２５Ｂ，２５Ｃは、層間絶縁膜２５により覆われている。また前記層間絶縁膜２５中には、前記配線パターン２５Ａ，２５Ｃにそれぞれコンタクトして、ビアプラグ２５Ｄ，２５Ｅが形成されている。【００９６】
前記層間絶縁膜２５上には、前記ビアプラグ２５Ｄ，２５Ｅにそれぞれコンタクトして、第２層の金属配線パターン２６Ａ，２６Ｂが形成されており、前記金属配線パターン２６Ａ，２６Ｂを覆うように前記層間絶縁膜２５上には別の層間絶縁膜２６が形成されている。前記層間絶縁膜２６中には、前記配線パターン２６Ａ，２６Ｂにそれぞれコンタクトして、ビアプラグ２６Ｃ，２６Ｄが形成されている。【００９７】
前記層間絶縁膜２６上には、前記ビアプラグ２６Ｃ，２６Ｄにそれぞれコンタクトして、第３層の金属配線パターン２７Ａ，２７Ｂが形成されており、前記金属配線パターン２７Ａ，２７Ｂを覆うように前記層間絶縁膜２６上には別の層間絶縁膜２７が形成されている。前記層間絶縁膜２７中には、前記配線パターン２７Ａ，２７Ｂにそれぞれコンタクトして、ビアプラグ２７Ｃ，２７Ｄが形成されている。【００９８】
さらに前記層間絶縁膜２７上には、それぞれ前記ビアプラグ２７Ｃ，２７Ｄにコンタクトして、図１２Ｂに示す抵抗変化型ＭＩＭ素子２８Ａ，２８Ｂが形成され、前記抵抗変化型ＭＩＭ素子２８Ａ，２８Ｂは、絶縁膜２８Ｉを介して、ビット線パターン２８Ｍにより接続されている。【００９９】
さらに前記抵抗変化型ＭＩＭ素子２８Ａ，２８Ｂは、前記ビット線パターン２８Ｍとともに、層間絶縁膜２８により覆われている。【０１００】
図１２Ｂは、前記ＭＩＭ素子２８Ａ，２８Ｂの構成を詳細に示す。ただし図１２Ｂ中、先に説明した部分に対応する部分には同一の参照符号を付してある。【０１０１】
図１２Ｂを参照するに、前記ＭＩＭ素子２８Ａ，２８Ｂは、いずれも前記図３Ｆの抵抗変化型ＭＩＭ素子４０と同一の構成を有しており、Ｐｔ下部電極４４とＰｔ上部電極４７との間にＮｉＯ抵抗変化膜４６が挟持されている。【０１０２】
前記Ｐｔ下部電極４４は、前記層間絶縁膜２７上にＴｉ密着膜４２とＴｉＮバリア膜４３を介して積層されており、前記ビアプラグ２７Ｃあるいは２７Ｄが、前記Ｐｔ下部電極４４に、前記Ｔｉ密着膜４２とＴｉＮバリア膜４３を介して電気的に接続されている。また、前記Ｐｔ上部電極４７が、前記絶縁膜２８Ｉに形成されたコンタクトホールを介して、前記ビットライン２８Ｍに接続されている。【０１０３】
前記ＮｉＯ抵抗変化膜４６中には、フォーミングの結果、導電性フィラメント４６ｆが形成されており、また前記ＮｉＯ抵抗変化膜４６中には、前記下部電極４４の側からのＴｉのドーピングにより、前記図４Ｂで説明した元素分布プロファイルがＮｉ，Ｐｔ，ＯおよびＴｉ原子について、深さ方向に生じており、前記下部電極４４の直上には、前記Ｔｉリッチ層４６Ｔが、前記上部電極４７の直下にはＮｉリッチ層４６Ｎが、また前記Ｔｉリッチ層４６ＴとＮｉリッチ層４６Ｎの間には、酸素リッチ層４６Ｏが形成される。勿論、前記図４Ｂの元素分布プロファイルからわかるようにＴｉリッチ層４６Ｔと酸素リッチ層４６Ｏの境界、酸素リッチ層４６Ｏとニッケルリッチ層４６Ｎの境界は、明確に規定されるものではなく、一つの層から次の層への遷移は漸移的である。【０１０４】
かかる構成の抵抗変化型ＭＩＭ素子２８Ａ，２８Ｂでは、前記ゲート電極２３Ａあるいは２３Ｂを有するトランジスタが導通すると、前記上部電極４７と下部電極４４との間に前記セット電圧ＶSETあるいはリセット電圧ＶRESETが印加され、その結果、前記ＮｉＯ膜が高抵抗状態から低抵抗状態へと、あるいは低抵抗状態から高抵抗状態へと変化し、図１２Ａの半導体装置６０は不揮発性動作を示す。【０１０５】
その際、高抵抗状態から低抵抗状態へのセットは、前記抵抗変化型ＭＩＭ素子２８Ａ，２８Ｂでも、他の通常の抵抗変化型素子と同様に高速で生じるが、低抵抗状態から高抵抗状態へのリセットは、本実施形態のＭＩＭ素子４０を使うことにより、非常に高速で生じ、またリセット動作時に、リセット電圧パルスとして、１．８Ｖ程度の大きな電圧を使うことが可能で、リセット速度がさらに向上する。また、高抵抗状態での抵抗値のばらつきが小さいため、データの読み出し精度が高く、メモリ装置の誤動作が生じない。【０１０６】
本発明においては、前記図３Ｂの工程においてＴｉ膜をドーパント膜として使ったが、ＮｉＯ膜４６中のＮｉ原子と相互作用して前記図４Ｂのような元素分布プロファイルを生じる元素は、Ｔｉに限定されるものではなく、反応Ｍ＋Ｏ2→ＭＯ2により酸素と結合して酸化物を形成する際のギブス自由エネルギ変化ΔＧが大きな元素を使うことができ、これらの元素としては、例えばＴｉの他に、Ｔａ，Ｈｆ，Ｚｒ，Ａｌ，Ｗ，Ｓｉなどが挙げられる。またこれらの元素を二種類以上、同時にドープすることも可能である。【０１０７】
また前記抵抗変化膜４６は、ＮｉＯ膜に限定されるものではなく、抵抗変化が確認されている他の材料、例えばＴｉＯ2，ＨｆＯ2，ＺｒＯ2，Ａｌ2Ｏ3，ＷＯ3，ＣｕＯ，Ｃｕ2Ｏ，ＣｏＯなどを使うことが可能である。【０１０８】
さらに前記下部電極４４および上部電極４７はＰｔに限定されるものではなく、Ｒｕ，Ｉｒ，酸化ルテニウム、酸化イリジウム、Ｗ，Ｃｕ，Ｔａ，窒化チタンなどを使うことが可能である。【０１０９】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【図１Ａ】
2009072213.tif 000004
【図１Ｂ】
2009072213.tif 000005
【図２】
2009072213.tif 000006
【図３Ａ】
2009072213.tif 000007
【図３Ｂ】
2009072213.tif 000008
【図３Ｃ】
2009072213.tif 000009
【図３Ｄ】
2009072213.tif 000010
【図３Ｅ】
2009072213.tif 000011
【図３Ｆ】
2009072213.tif 000012
【図４Ａ】
2009072213.tif 000013
【図４Ｂ】
2009072213.tif 000014
【図４Ｃ】
2009072213.tif 000015
【図５Ａ】
2009072213.tif 000016
【図５Ｂ】
2009072213.tif 000017
【図６】
2009072213.tif 000018
【図７Ａ】
2009072213.tif 000019
【図７Ｂ】
2009072213.tif 000020
【図７Ｃ】
2009072213.tif 000021
【図７Ｄ】
2009072213.tif 000022
【図７Ｅ】
2009072213.tif 000023
【図８Ａ】
2009072213.tif 000024
【図８Ｂ】
2009072213.tif 000025
【図９Ａ】
2009072213.tif 000026
【図９Ｂ】
2009072213.tif 000027
【図９Ｃ】
2009072213.tif 000028
【図９Ｄ】
2009072213.tif 000029
【図９Ｅ】
2009072213.tif 000030
【図９Ｆ】
2009072213.tif 000031
【図１０】
2009072213.tif 000032
【図１１Ａ】
2009072213.tif 000033
【図１１Ｂ】
2009072213.tif 000034
【図１２Ａ】
2009072213.tif 000035
【図１２Ｂ】
2009072213.tif 000036
【手続補正書】
【提出日】平成22年6月1日(2010.6.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に形成され、抵抗値を変化させうる金属酸化物膜と、
前記金属酸化物膜上に形成された上部電極と、
を備えた抵抗変化型メモリ装置であって、
前記金属酸化物膜は、該金属酸化物膜を構成する金属元素を含む第１の部位と、該第１の部位より酸素を多く含む第２の部位を有することを特徴とする抵抗変化型メモリ装置。
【請求項２】
前記金属酸化物膜は、前記第２の部位と前記下部電極との間に、前記金属酸化物膜を構成する金属元素と異なる別の金属元素を含むことを特徴とする請求項１に記載の抵抗変化型メモリ装置。
【請求項３】
前記別の金属元素は、下部電極を構成する金属元素とは異なる元素であり、前記下部電極と前記金属酸化物膜との界面近傍にピークを有するような深さプロファイルで含む請求項２に記載の抵抗変化型メモリ装置。
【請求項４】
前記第２の部位は、前記別の元素のピークよりも前記上部電極に寄った側に形成されている請求項３記載の抵抗変化型メモリ装置。
【請求項５】
前記別の元素は、前記金属酸化物膜を構成する金属元素よりも、酸素と結合して金属酸化物を形成する際のギブス自由エネルギ変化の大きさが大きい元素である請求項２〜４のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項６】
前記金属酸化物膜は、ＮｉＯ，ＴｉＯ2，ＨｆＯ2，ＺｒＯ2，Ａｌ2Ｏ3，ＷＯ3，ＣｕＯ，Ｃｕ2Ｏ，ＣｏＯのいずれかである請求項１〜５のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項７】
前記金属酸化物膜はＮｉＯ膜であり、前記別の元素は、Ｔｉ，Ｔａ，Ｈｆ，Ｚｒ，Ａｌ，Ｗ，Ｓｉよりなる群から選ばれる請求項２〜６のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項８】
前記下部電極および上部電極は、Ｐｔ，Ｒｕ，Ｉｒ，酸化ルテニウム、酸化イリジウム、Ｗ，Ｃｕ，Ｔａ，窒化チタンのいずれかよりなる請求項１〜７のいずれか１項に記載の抵抗変化型メモリ装置。
【請求項９】
下部電極と、
前記下部電極上に形成され、抵抗値を変化させうるニッケル酸化物膜と、
前記ニッケル酸化物膜上に形成された上部電極と、
を備えた抵抗変化型メモリ装置であって、
前記ニッケル酸化物膜はチタンを、前記下部電極と前記ニッケル酸化物膜との界面近傍にピークを有するような深さプロファイルで含む抵抗変化型メモリ装置。
【請求項１０】
基板と、
前記基板上に形成されたトランジスタと、
前記基板上に、前記トランジスタを覆うように形成された絶縁膜と、
前記絶縁膜上に、前記トランジスタに接続されて形成された抵抗変化型ＭＩＭ素子と、
を含む不揮発性メモリ装置であって、
前記抵抗変化型ＭＩＭ素子として、請求項１〜１０のいずれか一項記載の抵抗変化型ＭＩＭ素子を使う不揮発性メモリ装置。
【請求項１１】
抵抗変化型メモリ装置の製造方法であって、
下部電極を形成する工程と、
前記下部電極上に金属酸化膜を形成する工程と、
前記金属酸化膜上に、上部電極を形成する工程と、を含み、
前記金属酸化物膜を形成する工程は、該金属酸化物膜を構成する金属元素を含む第１の部位と、該第１の部位より酸素を多く含む第２の部位とを形成することを特徴とする抵抗変化型メモリ装置の製造方法。
【請求項１２】
前記金属酸化膜を形成する工程は、前記下部電極上に、前記下部電極を構成する金属元素とは異なる別の元素よりなるドーパント膜を形成する工程と、を含み、
前記下部電極上に、前記ドーパント膜を覆うように、前記金属酸化物膜を形成することを特徴とする請求項１１に記載の抵抗変化型メモリ装置の製造方法。
【請求項１３】
前記ドーパント膜は、１〜３ｎｍの膜厚に形成される請求項１２記載の抵抗変化型メモリ装置の製造方法。
【請求項１４】
前記金属酸化物膜を形成する工程は、前記別の金属元素を、前記下部電極と前記金属酸化物膜との界面近傍にピークを有するように拡散させる請求項１２または１３に記載の抵抗変化型メモリ装置の製造方法。
【請求項１５】
前記金属酸化物膜は、ＮｉＯ，ＴｉＯ2，ＨｆＯ2，ＺｒＯ2，Ａｌ2Ｏ3，ＷＯ3，ＣｕＯ，Ｃｕ2Ｏ，ＣｏＯのいずれかである請求項１２〜１６のいずれか１項に記載の抵抗変化型メモリ装置の製造方法。
【請求項１６】
前記金属酸化物膜はＮｉＯ膜であり、前記別の元素は、Ｔｉ，Ｔａ，Ｈｆ，Ｚｒ，Ａｌ，Ｗ，Ｓｉよりなる群から選ばれる請求項１２〜１５のいずれか１項に記載の抵抗変化型メモリ装置の製造方法。
【請求項１７】
前記第１の部位は、前記第２の部位よりも酸素供給量を増大させて成膜される請求項１１記載の抵抗変化型メモリ装置の製造方法。
【請求項１８】
前記第２の部位は、前記第１の部位よりも高い温度で成膜される請求項１１記載の抵抗変化型メモリ装置の製造方法。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2009072213.tif 000037
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図９Ａ
【補正方法】変更
【補正の内容】
【図９Ａ】
2009072213.tif 000038
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図９Ｂ
【補正方法】変更
【補正の内容】
【図９Ｂ】
2009072213.tif 000039
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図９Ｃ
【補正方法】変更
【補正の内容】
【図９Ｃ】
2009072213.tif 000040
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図９Ｄ
【補正方法】変更
【補正の内容】
【図９Ｄ】
2009072213.tif 000041
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図９Ｅ
【補正方法】変更
【補正の内容】
【図９Ｅ】
2009072213.tif 000042
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図９Ｆ
【補正方法】変更
【補正の内容】
【図９Ｆ】
2009072213.tif 000043
【国際調査報告】
2009072213.tif 000044
2009072213.tif 000045
2009072213.tif 000046
2009072213.tif 000047