(57)【要約】  高精細度パネルにおいて十分なサブフィールド数を確保するとともに、低コストでかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路を提供する。プラズマディスプレイパネルの駆動回路は、複数の維持電極を第１維持電極グループおよび第２維持電極グループに分割し、維持期間において維持パルスを印加し、次の構成要素を含む。維持パルス発生回路は、維持パルスを発生する。所定電圧印加回路は、所定電圧を第１維持電極グループへの第１電極経路および第２維持電極グループへの第２電極経路に、それぞれ所定のタイミングで印加する。分離スイッチ回路は、維持パルス発生回路と第１電極経路および第２電極経路との間に接続され、維持パルス発生回路と、第１電極経路または第２電極経路のうち少なくとも一方の電極経路とを電気的に遮断する。
2009157180.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルを構成する複数の維持電極を、少なくとも第１維持電極グループおよび第２維持電極グループに分割し、維持期間において維持パルスを印加する、プラズマディスプレイパネルの駆動回路であって、
前記維持パルスを発生する維持パルス発生回路と、
所定電圧を、前記第１維持電極グループへの第１電極経路および前記第２維持電極グループへの第２電極経路に、それぞれ所定のタイミングで印加する所定電圧印加回路と、
前記維持パルス発生回路と前記第１電極経路および前記第２電極経路との間に接続され、前記維持パルス発生回路と、前記第１電極経路または前記第２電極経路のうち少なくとも一方の電極経路とを電気的に遮断する分離スイッチ回路と、を有する、プラズマディスプレイパネルの駆動回路。
【請求項２】
前記分離スイッチ回路は、前記維持パルス発生回路からの前記維持パルスを、前記第１電極経路または前記第２電極経路のうちいずれか一方の電極経路に印加している間、前記維持パルス発生回路と他方の電極経路とを電気的に遮断する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項３】
前記分離スイッチ回路は、前記維持パルス発生回路と、前記第１電極経路または前記第２電極経路のうち少なくとも一方との間に、２つのスイッチング素子を含み、
前記２つのスイッチング素子のうち、一方のスイッチング素子および他方のスイッチング素子は、互いに直列に接続され、
前記一方のスイッチング素子の順方向および前記他方のスイッチング素子の順方向は、互いに逆となる、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項４】
前記所定電圧印加回路は、所定電圧を発生する所定電圧源、第１スイッチ部、および第２スイッチ部を含み、
前記第１スイッチ部は、前記所定電圧源と前記第１電極経路との間に接続され、オンされることにより、前記所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記所定電圧源と前記第２電極経路との間に接続され、オンされることにより、前記所定電圧を前記第２電極経路に印加する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項５】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１スイッチ部、および第２スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチング素子は、前記第１電源経路と前記第１スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第１スイッチ部に出力し、
前記第２スイッチング素子は、前記第２電源経路と前記第１スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第１スイッチ部に出力し、
前記第３スイッチング素子は、前記第１電源経路と前記第２スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第２スイッチ部に出力し、
前記第４スイッチング素子は、前記第２電源経路と前記第２スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第２スイッチ部に出力し、
前記第１スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第１電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第３スイッチング素子および前記第４スイッチング素子と前記第２電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第２電極経路に印加する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項６】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチング素子、第２スイッチング素子、第１スイッチ部、および第２スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチング素子は、前記第１電源経路と前記第１スイッチ部および前記第２スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第１スイッチ部および前記第２スイッチ部に出力し、
前記第２スイッチング素子は、前記第２電源経路と前記第１スイッチ部および前記第２スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第１スイッチ部および前記第２スイッチ部に出力し、
前記第１スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第１電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第２電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第２電極経路に印加する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項７】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチ部、第２スイッチ部、および第３スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチ部は、前記第２電源経路と前記第１電極経路との間に接続され、オンされることにより、前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第２電源経路と前記第２電極経路との間に接続され、オンされることにより、前記第２所定電圧を前記第２電極経路に印加し、
前記第３スイッチ部は、前記第１電源経路と前記分離スイッチ回路との間に接続され、オンされることにより、前記第１所定電圧を、前記分離スイッチ回路を介して前記維持電極に印加する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項８】
請求項１に記載の前記プラズマディスプレイパネルと、
請求項１に記載の前記プラズマディスプレイパネルの駆動回路と、を含む、プラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関し、さらに詳しくはプラズマディスプレイパネルを駆動する駆動回路およびこの駆動回路を用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルでは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。【０００３】
前面基板には走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面基板にはデータ電極が平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。【０００４】
パネルを駆動する構成としては、１フィールドを複数のサブフィールドに分割した上で、サブフィールドの組み合わせによって階調表示を行うサブフィールド法による構成が用いられる。各サブフィールドは、初期化期間、書き込み期間、および維持期間を有する。初期化期間では初期化放電を発生し、続く書き込み動作に必要な壁電荷を形成する。書き込み期間では、表示する画像に応じて選択的に放電セルで書き込み放電を発生し壁電荷を形成する。そして維持期間では、表示電極対に交互に維持パルスを印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。【０００５】
サブフィールド法の中でも、すべての放電セルに対する維持期間の位相を揃えることにより書き込み期間と維持期間とが重ならないように時間的に分離した、書き込み・維持分離方式が一般的に用いられている。書き込み・維持分離方式では、書き込み放電を発生させる放電セルと維持放電を発生させる放電セルとが共存するタイミングが存在しないので、書き込み期間には書き込み放電に最適な条件で、維持期間には維持放電に最適な条件でパネルを駆動することができる。そのため放電制御が比較的簡単であり、またパネルの駆動マージンも大きく設定することができる。【０００６】
その反面、書き込み・維持分離方式では書き込み期間を除く期間に維持期間を設定するため、パネルの高精細度化等により書き込み期間に要する時間が長くなると、画像表示品質を向上するための十分なサブフィールド数が確保できなくなるという問題があった。【０００７】
このような問題を解決するために、表示電極対を複数のグループに分け、複数のグループのうち２つ以上のグループに対する書き込み期間が時間的に重ならないように、それぞれのグループに対するサブフィールドの開始時間をずらして駆動する構成が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１５７３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら特許文献１に記載の駆動回路によれば、表示電極対グループの数と同数の走査電極駆動回路および維持電極駆動回路がそれぞれ必要となる。このため、制御信号を含めた駆動回路のレイアウト等の回路設計が煩雑になり、駆動回路の製造コストが増大するといった課題があった。さらに、複数の維持電極駆動回路を用いてパネルを駆動する場合、それぞれの維持電極駆動回路のばらつきにより輝度差が発生し、画像表示品質が低下するという課題があった。【００１０】
本発明は上述した課題に鑑みてなされたものであり、高精細度パネルにおいて十分なサブフィールド数を確保するとともに、低コストでかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために本発明のパネルの駆動回路は、プラズマディスプレイパネルを構成する複数の維持電極を、少なくとも第１維持電極グループおよび第２維持電極グループに分割し、維持期間において維持パルスを印加する、プラズマディスプレイパネルの駆動回路であって、前記維持パルスを発生する維持パルス発生回路と、所定電圧を、前記第１維持電極グループへの第１電極経路および前記第２維持電極グループへの第２電極経路に、それぞれ所定のタイミングで印加する所定電圧印加回路と、前記維持パルス発生回路と前記第１電極経路および前記第２電極経路との間に接続され、前記維持パルス発生回路と、前記第１電極経路または前記第２電極経路のうち少なくとも一方の電極経路とを電気的に遮断する分離スイッチ回路と、を有する。【００１２】
また本発明のプラズマディスプレイ装置は、上記プラズマディスプレイパネルと、上記プラズマディスプレイパネルの駆動回路と、を含む。
【発明の効果】
【００１３】
本発明のプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置によれば、分離スイッチ回路を備えることにより、単一の維持パルス発生回路が維持パルスを複数の維持電極グループへ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数および維持パルス数を確保することができるので、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化することができるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１におけるプラズマディスプレイ装置のプラズマディスプレイパネルの分解斜視図
【図２】同プラズマディスプレイ装置のプラズマディスプレイパネルの電極配列図
【図３】同プラズマディスプレイ装置のサブフィールド構成を示すタイミング図
【図４】同プラズマディスプレイ装置のプラズマディスプレイパネルの各電極に印加する駆動電圧波形を示す波形図
【図５】同プラズマディスプレイ装置のブロック図
【図６】本発明の実施の形態１におけるプラズマディスプレイパネルの駆動回路の走査電極駆動回路の回路図
【図７】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の回路図
【図８】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の動作を示す波形図
【図９】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の他の動作を示す波形図
【図１０】本発明の実施の形態２におけるプラズマディスプレイパネルの駆動回路の維持電極駆動回路の回路図
【図１１】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の動作を示す波形図
【図１２】本発明の実施の形態３におけるプラズマディスプレイパネルの駆動回路の維持電極駆動回路の回路図
【図１３】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の動作を示す波形図
【図１４】本発明の実施の形態４におけるプラズマディスプレイパネルの駆動回路の回路図
【図１５】同プラズマディスプレイパネルの駆動回路の動作を示す波形図
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
【００１６】
（実施の形態１）
図１は、プラズマディスプレイ装置のプラズマディスプレイパネル１０（以下、「パネル」と略記する）の分解斜視図である。ガラス製の前面基板２１上には走査電極２２と維持電極２３とで構成された表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
【００１７】
背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
【００１８】
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン、アルゴン、キセノン、といった希ガスあるいは、これらの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する位置のそれぞれに放電セルが構成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１９】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００２０】
図２は、プラズマディスプレイ装置のパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１、ＳＣ２、・・・、ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１、ＳＵ２、・・・、ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１、Ｄ２、・・・、Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１、２、・・・、ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）で構成されるｎ対の表示電極対と、１つのデータ電極Ｄｊ（ｊ＝１、２、・・・、ｍ）とが交差した部分に、放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）が形成される。放電セルＣｉｊは、放電空間内にｍ×ｎ個形成されている。表示電極対の数について特に制限はないが、一例として、ｎ＝２１６０として説明する。
【００２１】
走査電極ＳＣ１〜ＳＣ２１６０および維持電極ＳＵ１〜ＳＵ２１６０からなる２１６０対の表示電極対は、複数の表示電極対グループＤＧ１、ＤＧ２、・・・、ＤＧＮに分けられている。表示電極対グループの数Ｎの決め方については後述することとして、一例として、パネルを上下に２分割し、２つの表示電極対グループＤＧ１、ＤＧ２に分けたとして説明する。図２に示したように、パネルの上半分に位置する表示電極対を表示電極対グループＤＧ１とし、パネルの下半分に位置する表示電極対を表示電極対グループＤＧ２とする。また、１０８０本の走査電極ＳＣ１〜ＳＣ１０８０を走査電極グループＳＧ１とし、１０８０本の維持電極ＳＵ１〜ＳＵ１０８０を維持電極グループＵＧ１とする。さらに、１０８０本の走査電極ＳＣ１０８１〜ＳＣ２１６０を走査電極グループＳＧ２とし、１０８０本の維持電極ＳＵ１０８１〜ＳＵ２１６０を維持電極グループＵＧ２とする。すなわち、走査電極グループＳＧ１および維持電極グループＵＧ１が表示電極対グループＤＧ１に属し、走査電極グループＳＧ２および維持電極グループＵＧ２が表示電極対グループＤＧ２に属している。
【００２２】
次に、パネル１０を駆動するための駆動構成について説明する。一例として、初期化期間を除き、書き込み動作が連続して行われるように走査パルスおよび書き込みパルスのタイミングを設定している。その結果、１フィールド期間内に最大限の数のサブフィールドを設定することができる。以下に、その詳細について、例をあげて説明する。
【００２３】
図３は、プラズマディスプレイ装置のサブフィールド構成を示すタイミング図である。図３（ａ）、図３（ｂ）、図３（ｃ）、および図３（ｄ）の縦軸は走査電極ＳＣ１〜ＳＣ２１６０を示し、横軸は時間ｔを示している。また、書き込み動作を行うタイミングを表す書き込みタイミングｔＷは太い実線で示し、維持期間および後述する消去期間のタイミングを表す維持消去期間タイミングｔＳＥはハッチングで示している。なお以下の説明では、１フィールド期間Ｔｆを１６．７ｍｓとした。
【００２４】
まず、図３（ａ）に示すように、１フィールド期間Ｔｆの最初に、すべての放電セルで一斉に初期化放電を発生させる初期化期間Ｔｉｎを設ける。一例として、初期化期間Ｔｉｎを５００μｓと設定した。
【００２５】
次に、図３（ｂ）に示すように、走査電極ＳＣ１〜ＳＣ２１６０のすべてに走査パルスを順次印加する（すなわち、走査電極ＳＣ１〜ＳＣ２１６０のすべてに書き込み動作を１回行う）ために要する期間を表す全書き込み期間Ｔｗを見積もる。このとき、書き込み動作が連続して行われるように走査パルスを可能な限り短くかつ可能な限り連続して印加することが望ましい。一例として、走査電極１本あたりの書き込み動作に要する期間を０．７μｓとした。走査電極の数が２１６０本であるため、全書き込み期間Ｔｗは、０．７×２１６０＝１５１２μｓである。
【００２６】
次に、サブフィールド数を見積もる。当初は、消去期間を無視する。１フィールド期間Ｔｆから初期化期間Ｔｉｎを引いて、全書き込み期間Ｔｗで割ると、（１６．７−０．５）／１．５＝１０．８ｍｓとなる。その結果、図３（ｃ）に示すように、最大で１０個のサブフィールドＳＦ１、ＳＦ２、・・・、ＳＦ１０を確保できることがわかる。
【００２７】
次に、必要な維持パルス数にもとづき、表示電極対グループＤＧ１、ＤＧ２、・・・、ＤＧＮの数を表す表示電極対グループ数Ｎを決める。一例として、サブフィールドＳＦ１〜ＳＦ１０においてそれぞれ「６０」、「４４」、「３０」、「１８」、「１１」、「６」、「３」、「２」、「１」、「１」の個数の維持パルスを、走査電極ＳＣ１〜ＳＣ２１６０に印加するものと仮定する。維持パルスを印加するために要する期間を表す維持期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓ１０は、それぞれサブフィールドＳＦ１〜ＳＦ１０における上述した維持パルスの個数に、維持パルス周期を掛けたものとなる。維持パルス周期を１０μｓとすると、最大の維持期間を表す最大維持期間Ｔｓ１は、１０×６０＝６００μｓとなる。
【００２８】
図３（ｄ）（および後述する図４）において、書き込み期間Ｔｗ１は、全書き込み期間Ｔｗのうちの各表示電極対グループＤＧ１〜ＤＧＮの書き込み動作に要する期間を表し、式１により求められる。
Ｔｗ１＝Ｔｗ／Ｎ                              （１）
【００２９】
維持期間Ｔｓ１〜Ｔｓ１０は、それぞれのサブフィールドＳＦ１〜ＳＦ１０において、書き込み期間Ｔｗ１の後に設けられる。表示電極対グループＤＧ１〜ＤＧＮのうちｐ番目（ｐ＝１〜Ｎ）の表示電極対グループＤＧｐに対するｑ番目（ｑ＝１〜１０）のサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ（ｐ＋１）〜ＤＧＮ（ここで、ｐ＝１、２、・・・、Ｎ−１）に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行して設定される。さらに、表示電極対グループＤＧｐに対するサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ１〜ＤＧ（ｐ−１）（ここで、ｐ＝２、３、・・・、Ｎ）に対するサブフィールドＳＦ（ｑ＋１）（ここで、ｑ＝１〜９）の書き込み期間Ｔｗ１と、時間的に並行して設定される。
【００３０】
表示電極対グループ数Ｎは、全書き込み期間Ｔｗと最大維持期間Ｔｓ１を用いて、以下の式２を満たす最小の整数として求められる。
Ｎ≧Ｔｗ／（Ｔｗ−Ｔｓ１）                    （２）
【００３１】
ここで、式２の導出を説明する。式２の元の式は、
Ｔｓ１≦Ｔｗ×（Ｎ−１）／Ｎ                  （３）
である。式３は、全書き込み期間Ｔｗからグループ単位書き込み期間Ｔｗ／Ｎを引いた残りの期間を、最大維持期間Ｔｓ１が超えてはならないことを示している。言い換えれば、最大維持期間Ｔｓ１よりも、式３の右辺で表される期間（Ｔｗ×（Ｎ−１）／Ｎ）が長くなるように、表示電極対グループ数Ｎを決める必要がある。例えば、式３が成立しない小さなＮを選択する場合、表示電極対グループＤＧＮに対するサブフィールドＳＦｑの書き込み動作が終了した時点で、表示電極対グループＤＧ（Ｎ−１）に対するサブフィールドＳＦｑの維持期間が終了していないことになる。その結果、表示電極対グループＤＧ１に対するサブフィールドＳＦ（ｑ＋１）の書き込み動作が、直ちには行えない。したがって、次のサブフィールドに向けて連続した書き込み動作が実現せず、駆動時間が短縮できない。よって、式３が成立する自然数Ｎを選択する必要がある。式２は、式３のこのような導出理由の結果として表される。
【００３２】
上述したように、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、式２から、
１５１２／（１５１２−６００）＝１．６６      （４）
となり、表示電極対グループ数Ｎは２となる。
【００３３】
以上の考察にもとづき、図２に示したように表示電極対を２つの表示電極対グループＤＧ１、ＤＧ２に分ける。この場合、Ｎ＝２、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、
Ｔｗ×（Ｎ−１）／Ｎ＝７５６≧６００          （５）
となり、もちろん式３の条件を満たしている。
【００３４】
以上のようにして、パネル１０を駆動するための駆動構成および表示電極対グループ数Ｎを決めることができる。なお、以上においては、消去期間を無視して計算を進めたが、いずれかの表示電極対グループが消去期間であるときには書き込み動作を行わないことが望ましい。これは、消去期間では壁電圧を消去するだけでなく、次の書き込み期間Ｔｗ１の書き込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましいからである。
【００３５】
次に、駆動電圧波形の詳細とその動作について説明する。
図４は、プラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形を示す波形図である。図４は、上から順に、データ電極Ｄ１〜Ｄｍの駆動電圧波形と、表示電極対グループＤＧ１に属する走査電極グループＳＧ１および維持電極グループＵＧ１の駆動電圧波形と、表示電極対グループＤＧ２に属する走査電極グループＳＧ２および維持電極グループＵＧ２の駆動電圧波形とを示している。１フィールド期間Ｔｆの最初に、各放電セルＣｉｊで初期化放電を発生させる初期化期間Ｔｉｎを設ける。さらに、１フィールド期間Ｔｆ内の初期化期間Ｔｉｎの後に、図３（ｄ）と同様に表示電極対グループＤＧ１、ＤＧ２毎にサブフィールドＳＦ１〜ＳＦ１０を設ける。サブフィールドＳＦｑは、書き込み期間Ｔｗ１、維持期間Ｔｓｑ、および消去期間Ｔｅの順序で構成される（ｑ＝１〜１０）。消去期間Ｔｅは、各維持期間Ｔｓ１〜Ｔｓ１０の後に、その維持期間で放電した放電セルに対して消去放電を発生させる期間である。図３（ｄ）において上述したように、表示電極対グループＤＧ２に対するサブフィールドＳＦ１〜ＳＦ１０は、表示電極対グループＤＧ１に対するサブフィールドＳＦ１〜ＳＦ１０に比べて、全体的に書き込み期間Ｔｗ１だけ遅れている。その結果、表示電極対グループＤＧ１の維持期間Ｔｓｑおよび消去期間Ｔｅは、表示電極対グループＤＧ２に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行することになる（ｑ＝１〜１０）。
【００３６】
まず、初期化期間Ｔｉｎについて説明する。
初期化期間Ｔｉｎでは、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵ１〜ＳＵ２１６０にそれぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１〜ＳＣ２１６０には、それぞれ維持電極ＳＵ１〜ＳＵ２１６０に対する正の放電開始電圧よりも低い正の電圧Ｖｉ１から、放電開始電圧を超える正の電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０およびデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵ２１６０上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、および蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。なお、この期間はデータ電極Ｄ１〜Ｄｍに電圧Ｖｄを印加してもよい。
【００３７】
次に、データ電極Ｄ１〜Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵ２１６０に正の所定電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣ２１６０には、それぞれ維持電極ＳＵ１〜ＳＵ２１６０に対する正の放電開始電圧よりも低い正の電圧Ｖｉ３から、負の放電開始電圧を負方向に超える負の電圧Ｖｉ４に向かって、緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０およびデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上の負の壁電圧および維持電極ＳＵ１〜ＳＵ２１６０上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書き込み動作に適した値に調整される。その後、走査電極ＳＣ１〜ＳＣ２１６０に電圧Ｖｃを印加する。以上により、すべての放電セルに対して初期化放電を行う初期化動作が終了する。
【００３８】
次に表示電極対グループＤＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ１に、所定電圧Ｖｅ１よりも高い正の所定電圧Ｖｅ２を印加する。そして走査電極ＳＣ１に負の電圧Ｖａを持つ走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊ（ｊ＝１〜ｍ）に、正の電圧Ｖｄを持つ書き込みパルスを印加する。するとデータ電極Ｄｊ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。そして、データ電極Ｄｊと走査電極ＳＣ１との間で放電が開始し、維持電極ＳＵ１と走査電極ＳＣ１との間の放電に進展して書き込み放電が発生する。その結果、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｊ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルにおいて書き込み放電が発生し、各電極上に壁電圧を蓄積する書き込み動作が行われる。一方、書き込みパルスを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書き込み放電は発生しない。
【００３９】
次に、２行目の走査電極ＳＣ２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された２行目の放電セルでは書き込み放電が発生し、書き込み動作が行われる。
【００４０】
以上の書き込み動作を１０８０行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書き込み放電を発生させて壁電荷を形成する。
表示電極対グループＤＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１において、走査電極グループＳＧ２には電圧Ｖｃが、維持電極グループＵＧ２には所定電圧Ｖｅ１がそれぞれ印加されたままである。この書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対しては放電の発生しない休止期間である。ただし、表示電極対グループＤＧ２に属する各電極に印加する電圧は上述した電圧に限定されるものではなく、放電を発生しない範囲の、他の電圧を印加してもよい。
【００４１】
次に表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ２に正の所定電圧Ｖｅ２を印加する。そして走査電極ＳＣ１０８１に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。するとデータ電極Ｄｊと走査電極ＳＣ１０８１との間、維持電極ＳＵ１０８１と走査電極ＳＣ１０８１との間で書き込み放電が発生する。次に、走査電極ＳＣ１０８２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された１０８２行目の放電セルで、書き込み放電が発生する。以上の書き込み動作を２１６０行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書き込み放電を発生させて壁電荷を形成する。
【００４２】
表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１は、表示電極対グループＤＧ１に対してはサブフィールドＳＦ１の維持期間Ｔｓ１に対応する。すなわち、走査電極グループＳＧ１へ「６０」個の維持パルス、および維持電極グループＵＧ１へ「６０」個の維持パルスを、１個ずつ交互に印加して書き込み放電を行い、放電セルを発光させる。
【００４３】
具体的には、まず走査電極グループＳＧ１に正の維持パルス電圧Ｖｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する。すると書き込み放電を発生させた放電セルでは、走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差に維持パルス電圧Ｖｓが加算され、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が放電開始電圧を超える。そのため走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生し、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。書き込み期間Ｔｗ１において書き込み放電を発生させなかった放電セルでは維持放電は発生せず、初期化期間Ｔｉｎの終了時における壁電圧が保たれる。
【００４４】
続いて、走査電極グループＳＧ１には電圧０（Ｖ）を、維持電極グループＵＧ１には正の維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を発生した放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極グループＳＧ１と維持電極グループＵＧ１とに交互に維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書き込み期間Ｔｗ１において書き込み放電を発生した放電セルにおいて維持放電が継続して発生し、放電セルが発光する。
【００４５】
維持期間Ｔｓ１の後には、消去期間Ｔｅが設けられている。消去期間Ｔｅでは、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を消去している。
【００４６】
次に表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ１に正の所定電圧Ｖｅ２を印加する。そして走査電極グループＳＧ１に対しては、サブフィールドＳＦ１の書き込み期間Ｔｗ１と同様に走査パルスを順次印加するとともに、データ電極Ｄｊに書き込みパルスを印加して、１〜１０８０行目の放電セルで書き込み動作を行う。
【００４７】
表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対してはサブフィールドＳＦ１の維持期間Ｔｓ１に対応する。すなわち、走査電極グループＳＧ２および維持電極グループＵＧ２には、それぞれ「６０」個の維持パルスを、１個ずつ交互に印加して書き込み放電を行い、放電セルを発光させる。
そして、維持期間Ｔｓ１の後の消去期間Ｔｅでは、走査電極グループＳＧ２と維持電極グループＵＧ２との間に細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を消去している。
【００４８】
以降同様に、表示電極対グループＤＧ２に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１、表示電極対グループＤＧ１に対するサブフィールドＳＦ３の書き込み期間Ｔｗ１、・・・、表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の書き込み期間Ｔｗ１と続き、この後、最後に表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の維持期間Ｔｓ１０および消去期間Ｔｅと続いて１フィールド期間Ｔｆを終える。
【００４９】
このように、初期化期間Ｔｉｎの後に、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループにおいて書き込み動作が連続して行われるように、走査パルスおよび書き込みパルスのタイミングを設定している。すなわち、式６に示すように、１フィールド期間Ｔｆは、初期化期間Ｔｉｎと、全書き込み期間ＴｗのサブフィールドＳＦ１〜ＳＦ１０相当分（Ｔｗ×１０）と、サブフィールドＳＦ１０の維持期間Ｔｓ１０と、サブフィールドＳＦ１０の消去期間Ｔｅとの総和以上であればよい。
Ｔｆ≧（Ｔｉｎ＋Ｔｗ×１０＋Ｔｓ１０＋Ｔｅ）      （６）
サブフィールドＳＦ１〜ＳＦ９における維持期間Ｔｓ１〜Ｔｓ９および消去期間Ｔｅは、全書き込み期間ＴｗのサブフィールドＳＦ１〜ＳＦ１０相当分（Ｔｗ×１０）と時間的に並行しているため、実質的に無視することができる。
【００５０】
その結果、１フィールド期間Ｔｆ内に１０個のサブフィールドＳＦ１〜ＳＦ１０を設定することができる。このサブフィールドＳＦ１〜ＳＦ１０の数は、上述したように、１フィールド期間Ｔｆ内に設定できる最大の数である。
【００５１】
また上述したように、最後に表示電極対グループＤＧ２に対する維持期間Ｔｓ１０および消去期間Ｔｅで１フィールド期間Ｔｆを終える（式６を参照）。そのために、最後のサブフィールドＳＦ１０に輝度重みの最も小さい維持期間Ｔｓ１０を配置することで、式６の維持期間Ｔｓ１０を短縮することができる。
【００５２】
なお、上述したように消去期間Ｔｅでは、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に細幅パルス状の電圧差を与えて消去動作を行うものとし、消去期間Ｔｅを無視してサブフィールド構成および表示電極対グループ数Ｎを決めた。また、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであっても書き込み動作を行うものとして説明した。しかし、消去動作を行うためにはある程度の消去期間Ｔｅが必要であり、また上述したように、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであるときには書き込み動作を行わないことが望ましい。
【００５３】
次に、プラズマディスプレイパネルの駆動回路について説明する。
図５は、プラズマディスプレイ装置４０のブロック図である。プラズマディスプレイ装置４０は、プラズマディスプレイパネルの駆動回路４６およびパネル１０を備えている。プラズマディスプレイパネルの駆動回路４６は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３ａ、走査電極駆動回路４３ｂ、維持電極駆動回路４４、タイミング発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００５４】
タイミング発生回路４５は、画像信号の水平同期信号および垂直同期信号にもとづいて各回路の動作を制御する各種のタイミング信号Ｓ４５を発生し、それぞれの回路へ供給する。画像信号処理回路４１は、タイミング信号Ｓ４５にもとづいて、画像信号を、サブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２は、ｍ本のデータ電極Ｄ１〜Ｄｍのそれぞれに電圧Ｖｄまたは電圧０（Ｖ）を印加するためのｍ個のスイッチを備えている。そしてデータ電極駆動回路４２は、タイミング信号Ｓ４５にもとづいて、画像信号処理回路４１から出力された画像データを各データ電極Ｄ１〜Ｄｍに対応する書き込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。
【００５５】
走査電極駆動回路４３ａはタイミング信号Ｓ４５にもとづいて走査電極グループＳＧ１を駆動し、走査電極駆動回路４３ｂはタイミング信号Ｓ４５にもとづいて、走査電極グループＳＧ２を駆動する。また維持電極駆動回路４４は、タイミング信号Ｓ４５にもとづいて維持電極グループＵＧ１、ＵＧ２を駆動する。以下の実施の形態におけるプラズマディスプレイパネルの駆動回路４６、４６ａの具体的な回路図（図６、図７、図１０、図１２、および図１４）では、タイミング発生回路４５からのタイミング信号Ｓ４５の配線は、図示の簡単化のため、省略されている。
【００５６】
図６は、プラズマディスプレイパネルの駆動回路４６における走査電極駆動回路４３ａの回路図である。走査電極駆動回路４３ａは、維持パルス発生回路５０、初期化波形発生回路６０、および走査パルス発生回路７０を備えている。
【００５７】
維持パルス発生回路５０は、電力回収部５１および電圧クランプ部５５を有し、走査電極グループＳＧ１に維持パルスを印加する。
【００５８】
電力回収部５１は、電力回収用のコンデンサＣ５１、スイッチング素子Ｑ５１、Ｑ５２、逆流防止用のダイオードＤ５１およびダイオードＤ５２、ならびに共振用のインダクタＬ５１を有する。コンデンサＣ５１の一端は接地され、他端はスイッチング素子Ｑ５１の一端およびスイッチング素子Ｑ５２の一端に接続される。スイッチング素子Ｑ５１の他端はダイオードＤ５１のアノードに接続され、スイッチング素子Ｑ５２の他端はダイオードＤ５２のカソードに接続される。ダイオードＤ５１のカソードおよびダイオードＤ５２のアノードは、共通にインダクタＬ５１の一端に接続され、インダクタＬ５１の他端は、電圧クランプ部５５におけるスイッチング素子Ｑ５５とスイッチング素子Ｑ５６との接続点に接続される。
【００５９】
電力回収部５１は、表示電極対グループＤＧ１を構成する走査電極グループＳＧ１と維持電極グループＵＧ１との間の１０８０個の電極間容量とインダクタＬ５１とをＬＣ共振させて、維持パルスの立ち上がりおよび立ち下がりを行う。電力回収部５１は、維持パルスの立ち上がり時には、電力回収用のコンデンサＣ５１に蓄えられている電荷（または電力）を、スイッチング素子Ｑ５１、ダイオードＤ５１、インダクタＬ５１、初期化波形発生回路６０、走査パルス発生回路７０、および走査電極グループＳＧ１を介して、１０８０個の電極間容量に供給する。一方、電力回収部５１は、維持パルスの立ち下がり時には、１０８０個の電極間容量に蓄えられた電荷（または電力）を、走査電極グループＳＧ１から、走査パルス発生回路７０、初期化波形発生回路６０、インダクタＬ５１、ダイオードＤ５２、およびスイッチング素子Ｑ５２を介して、電力回収用のコンデンサＣ５１に回収する。このように、電力回収部５１は電源から電力を供給されずにＬＣ共振によって走査電極グループＳＧ１の駆動を行うため、理想的には消費電力が「０」となる。なお、電力回収用のコンデンサＣ５１は１０８０個の電極間容量に比べて十分に大きい容量を持ち、電力回収部５１の電源として働くように、維持放電用に供給される電源電圧Ｖｓの半分の約Ｖｓ／２に充電されている。
【００６０】
電圧クランプ部５５は、スイッチング素子Ｑ５５、Ｑ５６を有する。走査電極グループＳＧ１は、スイッチング素子Ｑ５５を介して電源に接続され、スイッチング素子Ｑ５５がオンされると電源電圧Ｖｓにクランプされる。また走査電極グループＳＧ１は、スイッチング素子Ｑ５６を介して接地され、スイッチング素子Ｑ５６がオンされると電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。電圧クランプ部５５は、維持期間中の走査電極グループＳＧ１を、維持パルスのパルス尖頭電圧とパルス基準電圧とに交互にクランプすることにより、走査電極グループＳＧ１に維持パルスを印加する。電圧印加時における電圧クランプ部５５のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
【００６１】
こうして維持パルス発生回路５０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６が制御されることによって維持パルスを発生し、初期化波形発生回路６０および走査パルス発生回路７０を介して、走査電極グループＳＧ１に維持パルスを印加する。なお、これらのスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）およびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等のトランジスタ素子を用いて構成することができる。図６には、スイッチング素子として例えばＭＯＳＦＥＴを用いた回路構成を示した。また、図面を見やすくするために、ＭＯＳＦＥＴのボディーダイオードは省略した。
【００６２】
初期化波形発生回路６０は、ミラー積分回路６１、ミラー積分回路６２、スイッチング素子Ｑ６３、およびスイッチング素子Ｑ６４を備えている。ミラー積分回路６１は、初期化期間Ｔｉｎにおいて、走査電極グループＳＧ１に、緩やかに上昇する傾斜波形電圧を印加する。ミラー積分回路６２は、緩やかに下降する傾斜波形電圧を印加する。スイッチング素子Ｑ６３、Ｑ６４は分離スイッチであり、維持パルス発生回路５０および初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。このように初期化波形発生回路６０は、タイミング信号Ｓ４５にもとづいてミラー積分回路６１、６２およびスイッチング素子Ｑ６３、Ｑ６４が制御されることによって、走査電極グループＳＧ１に初期化パルスを印加する。
【００６３】
走査パルス発生回路７０は、負の電圧Ｖａの走査パルスを走査電極ＳＣ１に印加するためのスイッチング素子Ｑ７１Ｈ１およびＱ７１Ｌ１と、走査電極ＳＣ２に印加するためのスイッチング素子Ｑ７１Ｈ２およびＱ７１Ｌ２と、・・・、走査電極ＳＣ１０８０に印加するためのスイッチング素子Ｑ７１Ｈ１０８０およびＱ７１Ｌ１０８０とを有する。さらに走査パルス発生回路７０は、負の電圧Ｖａを発生する電圧源７２を有する。走査パルス発生回路７０は、タイミング信号Ｓ４５にもとづいて、スイッチング素子Ｑ７１Ｈｉがオンからオフへ、同時にスイッチング素子Ｑ７１Ｌｉがオフからオンへ変化することによって、負の電圧Ｖａの走査パルスを走査電極ＳＣｉに印加する（ｉ＝１〜１０８０）。このように走査パルス発生回路７０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ７１Ｈ１〜Ｑ７１Ｈ１０８０、Ｑ７１Ｌ１〜Ｑ７１Ｌ１０８０が制御されることによって、走査電極グループＳＧ１に走査パルスを順次印加する。
【００６４】
走査電極駆動回路４３ｂは走査電極駆動回路４３ａと同様の構成であり、走査電極グループＳＧ２に、維持パルス、初期化波形、および走査パルスを印加する。
【００６５】
図７は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４の回路図である。プラズマディスプレイパネル１０を構成する複数の維持電極ＳＵ１〜ＳＵ２１６０は、維持電極グループＵＧ１および維持電極グループＵＧ２に分割される。維持電極駆動回路４４は、維持期間Ｔｓ１〜Ｔｓ１０において維持パルスを、維持電極グループＵＧ１および維持電極グループＵＧ２に印加する。維持電極駆動回路４４は、維持パルス発生回路８０、所定電圧印加回路９０、分離スイッチ回路１００、電極経路ＲＧ１、および電極経路ＲＧ２を備えている。分離スイッチ回路１００は、スイッチ回路の一例である。維持電極駆動回路４４は、電極経路ＲＧ１を介して維持電極グループＵＧ１と接続され、電極経路ＲＧ２を介して維持電極グループＵＧ２と接続される。電極経路ＲＧ１は、維持電極駆動回路４４において、維持電極グループＵＧ１への出力経路または維持電極グループＵＧ１からの入力経路を表す。電極経路ＲＧ２は、維持電極駆動回路４４において、維持電極グループＵＧ２への出力経路または維持電極グループＵＧ２からの入力経路を表す。
【００６６】
維持パルス発生回路８０は、電力回収部８１および電圧クランプ部８５を有する。電力回収部８１は、電力回収用のコンデンサＣ８１、スイッチング素子Ｑ８１およびＱ８２、逆流防止用のダイオードＤ８１およびＤ８２、ならびに共振用のインダクタＬ８１およびＬ８２を有する。電圧クランプ部８５は、スイッチング素子Ｑ８５およびＱ８６、ならびにダイオードＤ８５およびＤ８６を有する。
【００６７】
コンデンサＣ８１の一端は接地され、他端はスイッチング素子Ｑ８１の一端およびスイッチング素子Ｑ８２の一端に接続される。スイッチング素子Ｑ８１の他端はダイオードＤ８１のアノードに接続され、スイッチング素子Ｑ８２の他端はダイオードＤ８２のカソードに接続される。ダイオードＤ８１のカソードはインダクタＬ８１の一端に接続され、ダイオードＤ８２のアノードはインダクタＬ８２の一端に接続される。インダクタＬ８１の他端およびインダクタＬ８２の他端は、電圧クランプ部８５におけるスイッチング素子Ｑ８５とスイッチング素子Ｑ８６との接続点に共通に接続される。
【００６８】
なお、維持パルス発生回路８０では、２つの共振用のインダクタＬ８１、Ｌ８２を備えた回路構成を示したが、維持パルス発生回路５０と同様の回路構成、すなわち１つの共振用のインダクタを備えた回路構成であってもよい。
【００６９】
また、維持パルス発生回路８０を構成するスイッチング素子としてＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いることができる。図７には、ＩＧＢＴを用いた回路構成を示した。特に電圧クランプ部８５を構成するスイッチング素子Ｑ８５、Ｑ８６としてＩＧＢＴを用いる場合には、制御される電流の順方向（すなわち、コレクタからエミッタへ流れる順方向の電流方向）とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ８５はスイッチング素子Ｑ８５に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ８６はスイッチング素子Ｑ８６に対して電流の順方向が互いに逆となるように並列に接続されている。
【００７０】
また図７には示していないが、ＩＧＢＴを保護するためにスイッチング素子Ｑ８１およびスイッチング素子Ｑ８２のそれぞれに並列にダイオードを接続してもよい。
【００７１】
維持パルス発生回路８０の動作は、維持パルス発生回路５０の動作と同様である。すなわち、電力回収部８１は、維持パルスの立ち上がり時には、電力回収用のコンデンサＣ８１に蓄えられている電荷（または電力）を、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、分離スイッチ回路１００、および電極経路ＲＧ１、ＲＧ２のうちのいずれか一方の電極経路を介して、維持期間中の維持電極グループに属する１０８０本の維持電極の電極間容量に供給する。一方、電力回収部８１は、維持パルスの立ち下がり時には、維持期間中の維持電極グループに属する１０８０本の維持電極の電極間容量に蓄えられた電荷（または電力）を、電極経路ＲＧ１、ＲＧ２のうちのいずれか一方の電極経路、分離スイッチ回路１００、インダクタＬ８２、ダイオードＤ８２、およびスイッチング素子Ｑ８２を介して、電力回収用のコンデンサＣ８１に回収する。
【００７２】
また電圧クランプ部８５では、維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８５を介して電源に接続され、スイッチング素子Ｑ８５がオンされると電源電圧Ｖｓにクランプされる。また維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８６を介して接地され、スイッチング素子Ｑ８６がオンされると電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。電圧クランプ部８５は、維持期間中の維持電極グループを、維持パルスのパルス尖頭電圧とパルス基準電圧とに交互にクランプすることにより、この維持電極グループに維持パルスを印加する。電圧印加時における電圧クランプ部８５のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
【００７３】
こうして維持パルス発生回路８０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、Ｑ８６が制御されることによって維持パルスを発生し、分離スイッチ回路１００を介して、維持電極グループＵＧ１への電極経路ＲＧ１または維持電極グループＵＧ２への電極経路ＲＧ２に維持パルスを印加する。
【００７４】
所定電圧印加回路９０は、電源経路Ｒ１、電源経路Ｒ２、スイッチング素子Ｑ９１、スイッチング素子Ｑ９２、スイッチング素子Ｑ９５、スイッチング素子Ｑ９６、所定電圧スイッチ部９３、および所定電圧スイッチ部９７を有する。所定電圧スイッチ部９３および所定電圧スイッチ部９７は、スイッチ部の一例である。所定電圧スイッチ部９３はスイッチング素子Ｑ９３およびスイッチング素子Ｑ９４を有し、所定電圧スイッチ部９７はスイッチング素子Ｑ９７およびスイッチング素子Ｑ９８を有する。所定電圧源Ｅ１は所定電圧Ｖｅ１を発生し、電源経路Ｒ１は所定電圧Ｖｅ１を受ける。同様に、所定電圧源Ｅ２は所定電圧Ｖｅ２を発生し、電源経路Ｒ２は所定電圧Ｖｅ２を受ける。スイッチング素子Ｑ９１は、電源経路Ｒ１と所定電圧スイッチ部９３の一端との間に接続され、スイッチング素子Ｑ９２は、電源経路Ｒ２と所定電圧スイッチ部９３の一端との間に接続される。スイッチング素子Ｑ９５は、電源経路Ｒ１と所定電圧スイッチ部９７の一端との間に接続され、スイッチング素子Ｑ９６は、電源経路Ｒ２と所定電圧スイッチ部９７の一端との間に接続される。所定電圧スイッチ部９３の他端は維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）に接続され、所定電圧スイッチ部９７の他端は維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）に接続される。
【００７５】
スイッチング素子Ｑ９３とスイッチング素子Ｑ９４とは、制御される電流の順方向（すなわち、ドレインからソースへまたはコレクタからエミッタへ流れる順方向の電流方向）が互いに逆になるように、直列接続された双方向のスイッチを形成している。所定電圧スイッチ部９３は、スイッチング素子Ｑ９３およびスイッチング素子Ｑ９４が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。同様に、スイッチング素子Ｑ９７とスイッチング素子Ｑ９８とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。所定電圧スイッチ部９７は、スイッチング素子Ｑ９７およびスイッチング素子Ｑ９８が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。
【００７６】
所定電圧印加回路９０は、所定電圧スイッチ部９３がオン状態の場合、スイッチング素子Ｑ９１がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ１に印加し、スイッチング素子Ｑ９２がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ１に印加する。同様に、所定電圧印加回路９０は、所定電圧スイッチ部９７がオン状態の場合、スイッチング素子Ｑ９５がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ２に印加し、スイッチング素子Ｑ９６がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ２に印加する。所定電圧スイッチ部９３は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ１とを電気的に遮断する。同様に、所定電圧スイッチ部９７は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ２とを電気的に遮断する。
【００７７】
なお、これらの所定電圧印加回路９０を構成するスイッチング素子も、ＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いて構成することができる。図７には、ＭＯＳＦＥＴおよびＩＧＢＴを用いた回路構成を示した。スイッチング素子Ｑ９４、Ｑ９８にはＩＧＢＴを用いており、双方向スイッチとするためには制御される電流の順方向とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ９４はスイッチング素子Ｑ９４に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ９８はスイッチング素子Ｑ９８に対して電流の順方向が互いに逆となるように並列に接続されている。
【００７８】
また、スイッチング素子Ｑ９４は維持電極グループＵＧ１から所定電圧源Ｅ１、Ｅ２に向かって電流を流すために設けられているが、所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ１に向かってのみ電流を流す場合にはスイッチング素子Ｑ９４を省略してもよい。スイッチング素子Ｑ９８についても同様に、所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ２に向かってのみ電流を流す場合には省略することができる。
【００７９】
また、スイッチング素子Ｑ９３のゲート・ドレイン間にコンデンサＣ９３が接続され、スイッチング素子Ｑ９７のゲート・ドレイン間にコンデンサＣ９７が接続されている。これらのコンデンサＣ９３、Ｃ９７は所定電圧Ｖｅ１、Ｖｅ２印加時の立ち上がりを緩やかにするために設けられているが、必ずしも必要なものではない。特に、所定電圧Ｖｅ１、Ｖｅ２をステップ状に変化させる場合は、これらのコンデンサＣ９３、Ｃ９７は不要である。また図７には、ＭＯＳＦＥＴのボディーダイオードを明記した。このように所定電圧印加回路９０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ９１、Ｑ９２、Ｑ９５、Ｑ９６および所定電圧スイッチ部９３、９７が制御されることによって、各所定電圧Ｖｅ１、Ｖｅ２を、電極経路ＲＧ１を介して維持電極グループＵＧ１にまたは電極経路ＲＧ２を介して維持電極グループＵＧ２に印加する。
【００８０】
分離スイッチ回路１００は、維持パルス発生回路８０と維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）との間に接続され、維持パルス発生回路８０と維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）との間に接続される。分離スイッチ回路１００は、維持パルス発生回路８０からの維持パルスを、維持電極グループＵＧ１または維持電極グループＵＧ２のうちいずれか一方の維持電極グループに印加している間、維持パルス発生回路８０と他方の維持電極グループとを電気的に遮断する。さらに具体的には、分離スイッチ回路１００は、分離スイッチ部１０１および分離スイッチ部１０３を含む。分離スイッチ部１０１および分離スイッチ部１０３は、スイッチ部の一例である。分離スイッチ部１０１はスイッチング素子Ｑ１０１およびスイッチング素子Ｑ１０２を有し、分離スイッチ部１０３は、スイッチング素子Ｑ１０３およびスイッチング素子Ｑ１０４を有する。分離スイッチ部１０１は、維持パルス発生回路８０と維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）との間に接続され、分離スイッチ部１０３は、維持パルス発生回路８０と維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）との間に接続される。
【００８１】
スイッチング素子Ｑ１０１とスイッチング素子Ｑ１０２とは、制御される電流の順方向が互いに逆になるように直列接続された双方向のスイッチを形成している。分離スイッチ部１０１は、スイッチング素子Ｑ１０１およびスイッチング素子Ｑ１０２が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。同様に、スイッチング素子Ｑ１０３とスイッチング素子Ｑ１０４とは、制御される電流の順方向が互いに逆になるように直列接続された双方向のスイッチを形成している。分離スイッチ部１０３は、スイッチング素子Ｑ１０３およびスイッチング素子Ｑ１０４が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。
【００８２】
分離スイッチ部１０１は、維持電極グループＵＧ１の維持期間Ｔｓ１〜Ｔｓ１０においてオンされることにより、維持パルス発生回路８０からの維持パルスを維持電極グループＵＧ１に印加する。同様に、分離スイッチ部１０３は、維持電極グループＵＧ２の維持期間Ｔｓ１〜Ｔｓ１０においてオンされることにより、維持パルス発生回路８０からの維持パルスを維持電極グループＵＧ２に印加する。分離スイッチ部１０１が維持パルスを維持電極グループＵＧ１に印加している間、分離スイッチ部１０３はオフされ、維持パルス発生回路８０と維持電極グループＵＧ２とを電気的に遮断する。同様に、分離スイッチ部１０３が維持パルスを維持電極グループＵＧ２に印加している間、分離スイッチ部１０１はオフされ、維持パルス発生回路８０と維持電極グループＵＧ１とを電気的に遮断する。このように、分離スイッチ回路１００は、タイミング信号Ｓ４５にもとづいて分離スイッチ部１０１、１０３が制御されることによって、維持パルス発生回路８０と、電極経路ＵＧ１または電極経路ＵＧ２のうち少なくとも一方の電極経路とを電気的に遮断する。
【００８３】
図８は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４の動作を示す波形図である。図８の上半部は、維持電極グループＵＧ１および維持電極グループＵＧ２に印加する駆動電圧波形を示している。図８の下半部は、スイッチング素子Ｑ９１およびＱ９２、所定電圧スイッチ部９３、スイッチング素子Ｑ９５およびＱ９６、所定電圧スイッチ部９７、ならびに分離スイッチ部１０１および１０３が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。図８、ならびに後述する図９、図１１、図１３、および図１５では、オン状態がＯＮ、オフ状態がＯＦＦのように示される。
【００８４】
初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにする。そして所定電圧スイッチ部９３、９７をオフにする。さらに分離スイッチ部１０１をオンにして維持電極グループＵＧ１を接地するとともに、分離スイッチ部１０３をオンにして維持電極グループＵＧ２を接地する。
【００８５】
次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、分離スイッチ部１０１、１０３をオフにする。そしてスイッチング素子Ｑ９１および所定電圧スイッチ部９３をオンにして維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。そして、スイッチング素子Ｑ９５および所定電圧スイッチ部９７をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。
【００８６】
維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、スイッチング素子Ｑ９１をオフ、スイッチング素子Ｑ９２をオンにして、維持電極グループＵＧ１に、スイッチング素子Ｑ９２および所定電圧スイッチ部９３を介して所定電圧Ｖｅ２を印加する。この間、維持電極グループＵＧ２には所定電圧Ｖｅ１が継続して印加される。
【００８７】
続く、維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部９３をオフにするとともに分離スイッチ部１０１をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。
【００８８】
維持パルス発生回路８０で維持パルスを発生させるには、まず、スイッチング素子Ｑ８１、Ｑ８５、Ｑ８６をオフにした後、スイッチング素子Ｑ８２をオンにして、ＬＣ共振により維持電極グループＵＧ１の電圧を電圧０（Ｖ）付近まで低下させる。その後、スイッチング素子Ｑ８６をオンにして、維持電極グループＵＧ１を電圧０（Ｖ）にクランプする。次に、スイッチング素子Ｑ８２、Ｑ８６をオフにした後、スイッチング素子Ｑ８１をオンにして、ＬＣ共振により維持電極グループＵＧ１の電圧を電圧Ｖｓ付近まで上昇させる。その後、スイッチング素子Ｑ８５をオンにして、維持電極グループＵＧ１を電圧Ｖｓにクランプする。以上の動作を繰り返すことにより、維持パルス発生回路８０は維持パルスを発生させることができる。
【００８９】
この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあるので、スイッチング素子Ｑ９５をオフ、スイッチング素子Ｑ９６をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ２を印加する。
【００９０】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の消去期間Ｔｅにおいて、分離スイッチ部１０１をオフにする。そしてスイッチング素子Ｑ９２および所定電圧スイッチ部９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。その後、維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、各スイッチング素子のオンオフ状態を継続する。
【００９１】
維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１では、維持電極グループＵＧ２はサブフィールドＳＦ１の維持期間Ｔｓ１の状態にあるので、所定電圧スイッチ部９７をオフにするとともに分離スイッチ部１０３をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを、維持電極グループＵＧ２に印加する。
【００９２】
以下同様に、書き込み期間Ｔｗ１となる維持電極グループに属する維持電極には、分離スイッチ回路１００の対応する分離スイッチ部をオフとするとともに、所定電圧印加回路９０の対応するスイッチング素子および所定電圧スイッチ部をオンとして所定電圧Ｖｅ２を印加する。そして維持期間となる維持電極グループに属する維持電極には、所定電圧印加回路９０の対応するスイッチング素子および所定電圧スイッチ部をオフとするとともに、対応する分離スイッチ回路１００の分離スイッチ部をオンとして、維持パルス発生回路８０で発生させた維持パルスを印加する。
【００９３】
以上の動作を繰り返すことにより、図８に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【００９４】
このように、維持電極駆動回路４４は、維持電極グループＵＧ１、ＵＧ２に維持パルスを印加する維持パルス発生回路８０と、各維持電極グループＵＧ１、ＵＧ２に属する維持電極に所定電圧Ｖｅ１、Ｖｅ２を印加する所定電圧印加回路９０と、維持パルス発生回路８０と維持電極グループに属する維持電極とを電気的に導通または遮断する分離スイッチ回路１００とを有する。そして維持パルス発生回路８０で発生させた維持パルスを各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することで、簡素でかつ輝度差の発生しにくい維持電極駆動回路４４を実現している。
【００９５】
なお、維持電極駆動回路４４は、図８に示した駆動電圧波形だけでなく、さまざまな駆動電圧波形を発生することができる。
【００９６】
図９は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４を用いて、発生することができる他の駆動電圧波形の一例を示す波形図である。一例では、コンデンサＣ９３、Ｃ９７の容量をある程度大きくして、所定電圧Ｖｅ１および所定電圧Ｖｅ２の立ち上がりを緩やかにしている。
【００９７】
初期化期間Ｔｉｎの前半部において、まず維持パルス発生回路８０のスイッチング素子Ｑ８６をオン、所定電圧スイッチ部９３、９７をオフ、分離スイッチ部１０１、１０３をオンにする。そして維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加する。
【００９８】
次に初期化期間Ｔｉｎの後半部において、分離スイッチ部１０１、１０３をオフ、スイッチング素子Ｑ９１、Ｑ９５、および所定電圧スイッチ部９３、９７をオンにして維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加する。その後に、スイッチング素子Ｑ９１、Ｑ９５をオフ、スイッチング素子Ｑ９２、Ｑ９６をオンにして維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ２を印加する。
【００９９】
維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、スイッチング素子Ｑ９２をオフ、スイッチング素子Ｑ９１をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。この間、スイッチング素子Ｑ９６をオフ、スイッチング素子Ｑ９５をオンにして、維持電極グループＵＧ２にも所定電圧Ｖｅ１を印加する。
【０１００】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部９３をオフにする。分離スイッチ部１０１をオンにして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあり、維持電極グループＵＧ２には継続して所定電圧Ｖｅ１を印加する。
【０１０１】
その後、維持電極グループＵＧ１におけるサブフィールドＳＦ１の消去期間Ｔｅでは、初期化期間Ｔｉｎの後半部と同様な駆動電圧波形を印加する。すなわち、まず分離スイッチ部１０１をオフ、スイッチング素子Ｑ９１および所定電圧スイッチ部９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。その後、スイッチング素子Ｑ９１をオフ、スイッチング素子Ｑ９２をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。この間、維持電極グループＵＧ２には継続して所定電圧Ｖｅ１を印加する。
【０１０２】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、スイッチング素子Ｑ９２をオフ、スイッチング素子Ｑ９１をオンにして、維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。この間、維持電極グループＵＧ２はサブフィールドＳＦ１の維持期間Ｔｓ１の状態にあるので、所定電圧スイッチ部９７をオフ、分離スイッチ部１０３をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを、維持電極グループＵＧ２に印加する。
【０１０３】
その後、維持電極グループＵＧ２におけるサブフィールドＳＦ１の消去期間Ｔｅでは、初期化期間Ｔｉｎの後半部と同様な駆動電圧波形を維持電極グループＵＧ２に印加する。そしてこの間、維持電極グループＵＧ１には継続して所定電圧Ｖｅ１を印加する。
【０１０４】
以上の動作を繰り返すことにより、図９に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【０１０５】
このように、実施の形態１におけるプラズマディスプレイパネルの駆動回路によれば、分離スイッチ回路１００を備えることにより、単一の維持パルス発生回路８０が維持パルスを２つの維持電極グループＵＧ１、ＵＧ２へ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数および維持パルス数を確保することができるため、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化できるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路８０による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
【０１０６】
以上のように、実施の形態１においては、維持電極グループＵＧ１およびＵＧ２に、維持パルス、所定電圧Ｖｅ１、および所定電圧Ｖｅ２のうちいずれかの駆動電圧波形を任意のタイミングで印加することができる維持電極駆動回路４４の回路構成について説明した。特に、各維持電極グループＵＧ１、ＵＧ２は、所定電圧Ｖｅ１、Ｖｅ２のうち、同時に互いに異なる所定電圧となることができる。しかしそれぞれの維持電極グループに属する維持電極に印加する駆動電圧波形に制限がある場合には、維持電極駆動回路４４の回路構成を簡略化することができる。実施の形態２および実施の形態３では、簡略化された維持電極駆動回路の回路構成例について説明する。
【０１０７】
（実施の形態２）
図１０は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路１４４の回路図である。維持電極駆動回路１４４は、維持パルス発生回路８０、所定電圧印加回路１９０、および分離スイッチ回路１００を備えている。維持電極駆動回路１４４は、一方の維持電極グループに属する維持電極に所定電圧Ｖｅ１を印加し、同時に他方の維持電極グループに属する維持電極に所定電圧Ｖｅ２を印加するタイミングが存在しない場合に、適用することができる回路構成である。維持電極駆動回路１４４が維持電極駆動回路４４と異なる点は、所定電圧印加回路１９０の回路構成が所定電圧印加回路９０に比べて簡略化されている点である。以下では、所定電圧印加回路９０に比べて所定電圧印加回路１９０の異なる点のみを説明する。維持電極駆動回路１４４におけるその他の構成および動作は維持電極駆動回路４４と同等であるので、説明を省略する。
【０１０８】
所定電圧印加回路１９０は、電源経路Ｒ１、電源経路Ｒ２、スイッチング素子Ｑ１９１、スイッチング素子Ｑ１９２、所定電圧スイッチ部１９３、および所定電圧スイッチ部１９７を有する。所定電圧スイッチ部１９３および所定電圧スイッチ部１９７は、スイッチ部の一例である。所定電圧スイッチ部１９３はスイッチング素子Ｑ１９３およびスイッチング素子Ｑ１９４を有し、所定電圧スイッチ部１９７はスイッチング素子Ｑ１９７およびスイッチング素子Ｑ１９８を有する。スイッチング素子Ｑ１９１は、電源経路Ｒ１と、所定電圧スイッチ部１９３の一端および所定電圧スイッチ部１９７の一端との間に接続される。スイッチング素子Ｑ１９２は、電源経路Ｒ２と、所定電圧スイッチ部１９３の一端および所定電圧スイッチ部１９７の一端との間に接続される。所定電圧スイッチ部１９３の他端は維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）に接続され、所定電圧スイッチ部１９７の他端は維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）に接続される。
【０１０９】
スイッチング素子Ｑ１９３とスイッチング素子Ｑ１９４とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。同様に、スイッチング素子Ｑ１９７とスイッチング素子Ｑ１９８とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。
【０１１０】
所定電圧印加回路１９０は、所定電圧スイッチ部１９３がオン状態の場合、スイッチング素子Ｑ１９１がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ１に印加し、スイッチング素子Ｑ１９２がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ１に印加する。同様に、所定電圧印加回路１９０は、所定電圧スイッチ部１９７がオン状態の場合、スイッチング素子Ｑ１９１がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ２に印加し、スイッチング素子Ｑ１９２がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ２に印加する。この場合、スイッチング素子Ｑ１９１は各維持電極グループＵＧ１、ＵＧ２に共通に所定電圧Ｖｅ１を通過させ、スイッチング素子Ｑ１９２は各維持電極グループＵＧ１、ＵＧ２に共通に所定電圧Ｖｅ２を通過させる。それゆえに、各維持電極グループＵＧ１、ＵＧ２は、所定電圧Ｖｅ１、Ｖｅ２のうち、同時に互いに異なる所定電圧となることができない。所定電圧スイッチ部１９３は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ１とを電気的に遮断する。同様に、所定電圧スイッチ部１９７は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ２とを電気的に遮断する。
【０１１１】
図１１は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路１４４の動作を示す波形図である。図１１の上半分は、維持電極グループＵＧ１、ＵＧ２に印加する駆動電圧波形を示している。図１１の下半分は、スイッチング素子Ｑ１９１およびＱ１９２、所定電圧スイッチ部１９３および１９７、ならびに分離スイッチ部１０１および１０３が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。
【０１１２】
初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにする。そして所定電圧スイッチ部１９３、１９７をオフにする。さらに分離スイッチ部１０１をオンにして維持電極グループＵＧ１を接地するとともに、分離スイッチ部１０３をオンにして維持電極グループＵＧ２を接地する。
【０１１３】
次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、分離スイッチ部１０１、１０３をオフにする。そしてスイッチング素子Ｑ１９１および所定電圧スイッチ部１９３をオンにして維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する、そして、所定電圧スイッチ部１９７をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。
【０１１４】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、スイッチング素子Ｑ１９１をオフ、スイッチング素子Ｑ１９２をオンにして、維持電極グループＵＧ１に、スイッチング素子Ｑ１９２および所定電圧スイッチ部１９３を介して所定電圧Ｖｅ２を印加する。この間、維持電極グループＵＧ２にも所定電圧スイッチ部１９７を介して所定電圧Ｖｅ２が印加されるが、放電が発生しないので駆動上の問題は生じない。
【０１１５】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部１９３をオフにするとともに分離スイッチ部１０１をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。
【０１１６】
この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあり、維持電極グループＵＧ２には継続して所定電圧Ｖｅ２が印加される。
【０１１７】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の消去期間Ｔｅにおいて、分離スイッチ部１０１をオフにする。そしてスイッチング素子Ｑ１９２および所定電圧スイッチ部１９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。その後、維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、継続して維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。
【０１１８】
維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１では、維持電極グループＵＧ２はサブフィールドＳＦ１の維持期間Ｔｓ１の状態にあるので、所定電圧スイッチ部１９７をオフにするとともに分離スイッチ部１０３をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを、維持電極グループＵＧ２に印加する。
【０１１９】
以下同様に、書き込み期間Ｔｗ１となる維持電極グループに属する維持電極には、分離スイッチ回路１００の対応する分離スイッチ部をオフとするとともに、所定電圧印加回路１９０の対応するスイッチング素子および所定電圧スイッチ部をオンとして所定電圧Ｖｅ２を印加する。そして維持期間となる維持電極グループに属する維持電極には、所定電圧印加回路１９０の対応するスイッチング素子および所定電圧スイッチ部をオフとするとともに、対応する分離スイッチ回路１００の分離スイッチ部をオンとして、維持パルス発生回路８０で発生させた維持パルスを印加する。
【０１２０】
以上の動作を繰り返すことにより、図１１に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【０１２１】
このように、実施の形態２におけるプラズマディスプレイパネルの駆動回路によれば、維持電極グループＵＧ１と維持電極グループＵＧ２とは、所定電圧Ｖｅ１、Ｖｅ２のうち同時に異なる所定電圧となることがない。このため、実施の形態２におけるプラズマディスプレイパネルの駆動回路は、所定電圧印加回路９０に比較してスイッチング素子数が低減された所定電圧印加回路１９０を備えることができ、さらにコストを低減することができる。
【０１２２】
（実施の形態３）
図１２は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路２４４の回路図である。維持電極駆動回路２４４は、維持パルス発生回路８０、所定電圧印加回路２９０、分離スイッチ回路１００を備えている。維持電極駆動回路２４４は、一方の維持電極グループに属する維持電極に維持パルスを印加し、同時に他方の維持電極グループに属する維持電極に所定電圧Ｖｅ１を印加するタイミングが存在しない場合に適用することができる回路構成である。維持電極駆動回路２４４が維持電極駆動回路４４と異なる点は、所定電圧印加回路２９０の回路構成が簡略化されるとともに、所定電圧印加回路２９０が所定電圧スイッチ部２９１を含む回路と、所定電圧スイッチ部２９３および２９７を含む回路とに分離した回路構成となっている点である。以下では、所定電圧印加回路９０および１９０に比べて所定電圧印加回路２９０の異なる点のみを説明する。維持電極駆動回路２４４におけるその他の構成および動作は維持電極駆動回路４４および１４４と同等であるので、説明を省略する。
【０１２３】
所定電圧印加回路２９０は、電源経路Ｒ１、電源経路Ｒ２、所定電圧スイッチ部２９１、所定電圧スイッチ部２９３、および所定電圧スイッチ部２９７を備えている。所定電圧スイッチ部２９１、所定電圧スイッチ部２９３、および所定電圧スイッチ部２９７は、スイッチ部の一例である。所定電圧スイッチ部２９１はスイッチング素子Ｑ２９１およびスイッチング素子Ｑ２９２を有する。所定電圧スイッチ部２９３はスイッチング素子Ｑ２９３およびスイッチング素子Ｑ２９４を有する。所定電圧スイッチ部２９７はスイッチング素子Ｑ２９７およびスイッチング素子Ｑ２９８を有する。所定電圧スイッチ部２９１の一端は電源経路Ｒ１に接続され、所定電圧スイッチ部２９３および２９７の一端は、電源経路Ｒ２に接続される。所定電圧スイッチ部２９１の他端は分離スイッチ回路１００を介して各維持電極グループＵＧ１、ＵＧ２に接続される。所定電圧スイッチ部２９３の他端は維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）に接続され、所定電圧スイッチ部２９７の他端は維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）に接続される。
【０１２４】
スイッチング素子Ｑ２９１とスイッチング素子Ｑ２９２とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。同様に、スイッチング素子Ｑ２９３とスイッチング素子Ｑ２９４とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。同様に、スイッチング素子Ｑ２９７とスイッチング素子Ｑ２９８とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。
【０１２５】
所定電圧印加回路２９０は、所定電圧スイッチ部２９３がオンされることにより、所定電圧Ｖｅ２を維持電極グループＵＧ１に印加し、所定電圧スイッチ部２９７がオンされることにより、所定電圧Ｖｅ２を維持電極グループＵＧ２に印加する。さらに、所定電圧印加回路２９０は、所定電圧スイッチ部２９１がオンされることにより、所定電圧Ｖｅ１を、分離スイッチ回路１００を介して維持電極グループＵＧ１および維持電極グループＵＧ２に印加する。この場合、維持電極グループＵＧ１、ＵＧ２のうち一方に、所定電圧Ｖｅ１を印加し、他方に維持パルスを印加することはできない。所定電圧スイッチ部２９３は、オフされることにより、電源経路Ｒ２と維持電極グループＵＧ１とを電気的に遮断する。同様に、所定電圧スイッチ部２９７は、オフされることにより、電源経路Ｒ２と維持電極グループＵＧ２とを電気的に遮断する。さらに、所定電圧スイッチ部２９１は、オフされることにより、電源経路Ｒ１と維持パルス発生回路８０および分離スイッチ回路１００とを電気的に遮断する。
【０１２６】
図１３は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路２４４の動作を示す波形図である。図１３の上半分は、維持電極グループＵＧ１、ＵＧ２に印加する駆動電圧波形を示している。図１３の下半分は、所定電圧印加回路２９０および分離スイッチ回路１００のスイッチング素子が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。
【０１２７】
初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにする。そして所定電圧スイッチ部２９３、２９７、２９１をオフにする。さらに分離スイッチ部１０１をオンにして維持電極グループＵＧ１を接地するとともに、分離スイッチ部１０３をオンにして維持電極グループＵＧ２を接地する。
【０１２８】
次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、Ｑ８６をオフにするとともに、所定電圧スイッチ部２９１をオンにする。
【０１２９】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、分離スイッチ部１０１をオフ、所定電圧スイッチ部２９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。同様に、分離スイッチ部１０３をオフ、所定電圧スイッチ部２９７をオンにして維持電極グループＵＧ２にも所定電圧Ｖｅ２を印加する。
【０１３０】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部２９３をオフにするとともに分離スイッチ部１０１をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。
【０１３１】
この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあり、維持電極グループＵＧ２には継続して所定電圧Ｖｅ２が印加される。
【０１３２】
以下同様に、書き込み期間Ｔｗ１となる維持電極グループに属する維持電極には、分離スイッチ回路１００の対応する分離スイッチ部をオフとするとともに、所定電圧印加回路２９０の対応する所定電圧スイッチ部をオンとして所定電圧Ｖｅ２を印加する。そして維持期間となる維持電極グループに属する維持電極には、所定電圧印加回路２９０の対応する所定電圧スイッチ部をオフとするとともに、対応する分離スイッチ回路１００の分離スイッチ部をオンとして維持パルス発生回路８０で発生させた維持パルスを印加する。
【０１３３】
以上の動作を繰り返すことにより、図１３に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【０１３４】
このように、実施の形態３におけるプラズマディスプレイパネルの駆動回路によれば、維持電極グループＵＧ１と維持電極グループＵＧ２とは、一方が維持パルスを印加されている期間に、他方が所定電圧Ｖｅ１を印加されることがない。このため、実施の形態３におけるプラズマディスプレイパネルの駆動回路は、所定電圧印加回路９０に比較してスイッチング素子数が低減された所定電圧印加回路２９０を備えることができ、さらにコストを低減することができる。
【０１３５】
なお、駆動電圧波形としてＶｅ２のみの所定電圧が必要でＶｅ１が不要である場合は、図１２における所定電圧源Ｅ１、スイッチング素子Ｑ２９１およびスイッチング素子Ｑ２９２を削除することができる。このような回路構成となるため、スイッチング素子数がさらに低減された所定電圧印加回路とすることができるので、さらにコストを低減することができる。
【０１３６】
なお、実施の形態２および３においても、維持電極グループＵＧ１、ＵＧ２から所定電圧源Ｅ１、Ｅ２に向かって、および所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ１、ＵＧ２に向かって電流が流せるように回路を構成した。しかし所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ１、ＵＧ２に向かってのみ電流を流す場合にはスイッチング素子を省略することができる。すなわち実施の形態２では、スイッチング素子Ｑ１９４、Ｑ１９８を省略してもよい。また実施の形態３では、スイッチング素子Ｑ２９４、Ｑ２９８を省略してもよく、スイッチング素子Ｑ２９２の代わりに逆流防止用のダイオードに置き換えてもよい。
【０１３７】
（実施の形態４）
実施の形態４では、実施の形態１〜３と異なる点を中心に説明する。実施の形態４におけるその他の構成、動作、および効果は、実施の形態１〜３と同等であるので、説明を省略する。
【０１３８】
図１４は、プラズマディスプレイパネルの駆動回路４６ａの回路図である。プラズマディスプレイパネルの駆動回路４６ａは、走査電極駆動回路４３ｃ、走査電極駆動回路４３ｄ、維持電極駆動回路３４４、およびバック経路ＲＢを備えている。プラズマディスプレイパネルの駆動回路４６ａは、さらに、図５において上述したプラズマディスプレイパネルの駆動回路４６と同様な回路を備えている。すなわち、プラズマディスプレイパネルの駆動回路４６ａは、画像信号処理回路４１、データ電極駆動回路４２、タイミング発生回路４５、および各回路ブロックに必要な電源を供給する電源回路を備えている。しかし図１４では、これらの回路は、図示の簡単化のため省略されている。走査電極駆動回路４３ｃは走査電極駆動回路４３ａから変更され、走査電極駆動回路４３ｄは走査電極駆動回路４３ｂから変更され、維持電極駆動回路３４４は維持電極駆動回路４４から変更されている（図５、図６、および図７を参照）。
【０１３９】
走査電極駆動回路４３ｃは、維持パルス発生回路５０ａ、初期化波形発生回路６０ａ、および走査パルス発生回路７０ａを備えている。維持パルス発生回路５０ａは、電圧クランプ部５５ａおよび電力回収部５１ａを備えている。初期化波形発生回路６０ａ、走査パルス発生回路７０ａ、および電圧クランプ部５５ａは、それぞれ初期化波形発生回路６０、走査パルス発生回路７０、および電圧クランプ部５５と同様に構成される（図６を参照）。すなわち、走査電極駆動回路４３ｃが走査電極駆動回路４３ａと異なる点は、電力回収部５１ａが電力回収部５１と異なる点である。さらに、電力回収部５１ａが電力回収部５１と異なる点は、電力回収用のコンデンサＣ５１が削除されている点、および削除されたコンデンサＣ５１が接続されていた接続点ＰＣ１に、バック経路ＲＢが接続されている点である。
【０１４０】
走査電極駆動回路４３ｄは、走査電極駆動回路４３ｃと同様に、維持パルス発生回路５０ｂ、初期化波形発生回路６０ｂ、および走査パルス発生回路７０ｂを備えている。維持パルス発生回路５０ｂは、電圧クランプ部５５ｂおよび電力回収部５１ｂを備えている。維持パルス発生回路５０ｂ、初期化波形発生回路６０ｂ、および走査パルス発生回路７０ｂは、それぞれ維持パルス発生回路５０ａ、初期化波形発生回路６０ａ、および走査パルス発生回路７０ａと同様に構成される。電力回収部５１ｂは、電力回収部５１ａと同様に構成され、電力回収用のコンデンサを含まず、接続点ＰＣ１に対応する接続点ＰＣ２に、バック経路ＲＢが接続されている。
【０１４１】
維持電極駆動回路３４４は、維持パルス発生回路８０ａ、所定電圧印加回路９０、分離スイッチ回路１００、電極経路ＲＧ１、および電極経路ＲＧ２を備えている。維持電極駆動回路３４４が維持電極駆動回路４４と異なる点は、維持パルス発生回路８０ａが維持パルス発生回路８０（図７、図１０、および図１２を参照）から変更されている点である。さらに、維持パルス発生回路８０ａが維持パルス発生回路８０と異なる点は、電力回収部８１が削除されている点、および削除された電力回収部８１が接続されていた接続点ＰＵに、バック経路ＲＢが接続されている点である。
【０１４２】
このように、プラズマディスプレイパネルの駆動回路４６ａがプラズマディスプレイパネルの駆動回路４６と異なる点は、３点である。１点目は、走査電極駆動回路４３ｃ、４３ｄでは、それぞれ走査電極駆動回路４３ａ、４３ｂの電力回収用のコンデンサＣ５１が削除されている点である。２点目は、維持電極駆動回路３４４では、維持電極駆動回路４４の電力回収部８１が削除されている点である。３点目は、接続点ＰＣ１、ＰＣ２、ＰＵが、共通にバック経路ＲＢに接続されている点である。以下では、これらの異なる点に関して、構成、動作、および効果を説明する。
【０１４３】
走査電極駆動回路４３ｃにおいて、電力回収部５１ａは、スイッチング素子Ｑ５１ａおよびＱ５２ａ、逆流防止用のダイオードＤ５１ａおよびＤ５２ａ、ならびに共振用のインダクタＬ５１ａを有する。電圧クランプ部５５ａは、スイッチング素子Ｑ５５ａおよびＱ５６ａを有する。スイッチング素子Ｑ５１ａの一端およびスイッチング素子Ｑ５２ａの一端は、接続点ＰＣ１を介してバック経路ＲＢに共通に接続される。スイッチング素子Ｑ５１ａの他端はダイオードＤ５１ａのアノードに接続され、スイッチング素子Ｑ５２ａの他端はダイオードＤ５２ａのカソードに接続される。ダイオードＤ５１ａのカソードおよびダイオードＤ５２ａのアノードは、共通にインダクタＬ５１ａの一端に接続される。インダクタＬ５１ａの他端は、電圧クランプ部５５ａにおけるスイッチング素子Ｑ５５ａとスイッチング素子Ｑ５６ａとの接続点に接続される。
【０１４４】
走査電極駆動回路４３ｄにおいて、電力回収部５１ｂは、スイッチング素子Ｑ５１ｂおよびＱ５２ｂ、逆流防止用のダイオードＤ５１ｂおよびＤ５２ｂ、ならびに共振用のインダクタＬ５１ｂを有する。電圧クランプ部５５ｂは、スイッチング素子Ｑ５５ｂおよびＱ５６ｂを有する。スイッチング素子Ｑ５１ｂの一端およびスイッチング素子Ｑ５２ｂの一端は、接続点ＰＣ２を介してバック経路ＲＢに共通に接続される。スイッチング素子Ｑ５１ｂの他端はダイオードＤ５１ｂのアノードに接続され、スイッチング素子Ｑ５２ｂの他端はダイオードＤ５２ｂのカソードに接続される。ダイオードＤ５１ｂのカソードおよびダイオードＤ５２ｂのアノードは、共通にインダクタＬ５１ｂの一端に接続される。インダクタＬ５１ｂの他端は、電圧クランプ部５５ｂにおけるスイッチング素子Ｑ５５ｂとスイッチング素子Ｑ５６ｂとの接続点に接続される。
【０１４５】
電力回収部５１ａは、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ５１ａ、Ｑ５２ａが制御されることによって、ＬＣ共振させる。すなわち、電力回収部５１ａは、表示電極対グループＤＧ１を構成する走査電極グループＳＧ１と維持電極グループＵＧ１との間の１０８０個の電極間容量と、インダクタＬ５１ａとをＬＣ共振させて、維持パルスの立ち上がりおよび立ち下がりを行う。電力回収部５１ａは、走査電極グループＳＧ１における維持パルスの立ち上がり時には、維持電極グループＵＧ１における電荷（または電力）を、所定の走査電極供給経路を介して走査電極グループＳＧ１に供給する。所定の走査電極供給経路は、電極経路ＲＧ１、分離スイッチ部１０１、接続点ＰＵ、バック経路ＲＢ、接続点ＰＣ１、スイッチング素子Ｑ５１ａ、ダイオードＤ５１ａ、インダクタＬ５１ａ、初期化波形発生回路６０ａ、および走査パルス発生回路７０ａを介する経路である。一方、電力回収部５１ａは、走査電極グループＳＧ１における維持パルスの立ち下がり時には、走査電極グループＳＧ１における電荷（または電力）を、所定の走査電極回収経路を介して維持電極グループＵＧ１に回収する。所定の走査電極回収経路は、走査パルス発生回路７０ａ、初期化波形発生回路６０ａ、インダクタＬ５１ａ、ダイオードＤ５２ａ、スイッチング素子Ｑ５２ａ、接続点ＰＣ１、バック経路ＲＢ、接続点ＰＵ、分離スイッチ部１０１、および電極経路ＲＧ１を介する経路である。
【０１４６】
このように、電力回収部５１ａは、維持電極グループＵＧ１から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま走査電極グループＳＧ１に供給する。これにより、電力回収部５１ａは、維持電極グループＵＧ１における維持パルスの立ち下がり、および走査電極グループＳＧ１における維持パルスの立ち上がりを、時間的に並行して行う。さらに電力回収部５１ａは、走査電極グループＳＧ１から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま維持電極グループＵＧ１に供給する。これにより、電力回収部５１ａは、走査電極グループＳＧ１における維持パルスの立ち下がり、および維持電極グループＵＧ１における維持パルスの立ち上がりを、時間的に並行して行う。
【０１４７】
電力回収部５１ｂは、電力回収部５１ａと同様に動作する。すなわち電力回収部５１ｂは、維持電極グループＵＧ２から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま走査電極グループＳＧ２に供給する。これにより、電力回収部５１ｂは、維持電極グループＵＧ２における維持パルスの立ち下がり、および走査電極グループＳＧ２における維持パルスの立ち上がりを、時間的に並行して行う。さらに電力回収部５１ｂは、走査電極グループＳＧ２から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま維持電極グループＵＧ２に供給する。これにより、電力回収部５１ｂは、走査電極グループＳＧ２における維持パルスの立ち下がり、および維持電極グループＵＧ２における維持パルスの立ち上がりを、時間的に並行して行う。
【０１４８】
図１５は、プラズマディスプレイパネルの駆動回路４６ａの動作を示す波形図である。図１５の上半部は、表示電極対グループＤＧ１に属する走査電極グループＳＧ１および維持電極グループＵＧ１の駆動電圧波形、ならびに表示電極対グループＤＧ２に属する走査電極グループＳＧ２および維持電極グループＵＧ２の駆動電圧波形を示している。図１５の下半部は、各スイッチング素子Ｑ５１ａ、Ｑ５２ａ、Ｑ５５ａ、Ｑ５６ａ、Ｑ５１ｂ、Ｑ５２ｂ、Ｑ５５ｂ、Ｑ５６ｂ、Ｑ８５、およびＱ８６が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。
【０１４９】
走査電極グループＳＧ１における書き込み期間Ｔｗ１の終了直前では、走査電極グループＳＧ１の電圧を電圧０（Ｖ）にし、維持電極グループＵＧ１の電圧を電圧Ｖｅ２にする。走査電極グループＳＧ１における書き込み期間Ｔｗ１後の維持期間Ｔｓ１では、分離スイッチ部１０３をオフにするとともに、分離スイッチ部１０１をオンにする。維持期間Ｔｓ１の最初に、スイッチング素子Ｑ５２ａ、Ｑ５５ａ、Ｑ５６ａをオフにするとともに、スイッチング素子Ｑ５１ａをオンにする。このとき、表示電極対グループＤＧ１を構成する走査電極グループＳＧ１と維持電極グループＵＧ１との間の１０８０個の電極間容量とインダクタＬ５１ａとがＬＣ共振する。その結果、走査電極グループＳＧ１の電圧は、電圧０（Ｖ）から電圧Ｖｓ付近まで上昇し、同時に維持電極グループＵＧ１の電圧は、電圧Ｖｅ２から電圧０（Ｖ）付近まで下降する。
【０１５０】
次に、スイッチング素子Ｑ５５ａおよびスイッチング素子Ｑ８６をオンにすると、走査電極グループＳＧ１の電圧は電圧Ｖｓに、維持電極グループＵＧ１の電圧は電圧０（Ｖ）にクランプされる。走査電極グループＳＧ１および維持電極グループＵＧ１がクランプされている期間、放電セルＣｉｊが発光する。続いて、スイッチング素子Ｑ５１ａ、Ｑ５５ａ、Ｑ８６をオフにするとともに、スイッチング素子Ｑ５２ａをオンにする。このとき、再び１０８０個の電極間容量とインダクタＬ５１ａとがＬＣ共振する。その結果、走査電極グループＳＧ１の電圧は、電圧Ｖｓから電圧０（Ｖ）付近まで下降し、同時に維持電極グループＵＧ１の電圧は、電圧０（Ｖ）から電圧Ｖｓ付近まで上昇する。
【０１５１】
次に、スイッチング素子Ｑ５６ａおよびスイッチング素子Ｑ８５をオンにすると、走査電極グループＳＧ１の電圧は電圧０（Ｖ）に、維持電極グループＵＧ１の電圧は電圧Ｖｓにクランプされる。走査電極グループＳＧ１および維持電極グループＵＧ１がクランプされている期間、放電セルＣｉｊが発光する。続いて、スイッチング素子Ｑ５２ａ、Ｑ５６ａ、Ｑ８５をオフにするとともに、スイッチング素子Ｑ５１ａをオンにする。このとき、再び１０８０個の電極間容量とインダクタＬ５１ａとがＬＣ共振する。その結果、走査電極グループＳＧ１の電圧は、電圧０（Ｖ）から電圧Ｖｓ付近まで上昇し、同時に維持電極グループＵＧ１の電圧は、電圧Ｖｓから電圧０（Ｖ）付近まで下降する。以降、維持期間Ｔｓ１においてこのような動作を繰り返し行うことにより、維持パルス発生回路５０ａおよび８０ａは、表示電極対グループＤＧ１に維持パルスを印加し、放電セルＣｉｊ（ｉ＝１〜１０８０）における放電を継続させる。
【０１５２】
走査電極グループＳＧ１における維持期間Ｔｓ１の間、走査電極グループＳＧ２は、書き込み期間Ｔｗ１の状態にあり、書き込み期間Ｔｗ１の終了後、維持期間Ｔｓ１の状態となる。走査電極グループＳＧ２における維持期間Ｔｓ１において、スイッチング素子Ｑ５１ｂ、Ｑ５２ｂ、Ｑ５５ｂ、Ｑ５６ｂ、Ｑ８５、Ｑ８６は、タイミング信号Ｓ４５にもとづいて制御される。これらのスイッチング素子の動作は、走査電極グループＳＧ１における維持期間Ｔｓ１において、スイッチング素子Ｑ５１ａ、Ｑ５２ａ、Ｑ５５ａ、Ｑ５６ａ、Ｑ８５、Ｑ８６がタイミング信号Ｓ４５にもとづいて制御される動作とそれぞれ同様である。これにより、維持パルス発生回路５０ｂおよび８０ａは、表示電極対グループＤＧ２に維持パルスを印加し、放電セルＣｉｊ（ｉ＝１０８１〜２１６０）における放電を継続させる。
【０１５３】
なお、図１４において電力回収部は、各走査電極駆動回路４３ｃ、４３ｄに含まれ、維持電極駆動回路３４４に含まれていなかったが、反対に、各走査電極駆動回路４３ｃ、４３ｄに含まれず、維持電極駆動回路３４４に含まれてもよい。すなわち、各電力回収部５１ａ、５１ｂは削除され、スイッチング素子Ｑ５５ａとスイッチング素子Ｑ５６ａとの接続点、およびスイッチング素子Ｑ５５ｂとスイッチング素子Ｑ５６ｂとの接続点にバック経路ＲＢが接続される。さらに、維持パルス発生回路８０ａは、維持パルス発生回路８０においてコンデンサＣ８１を削除することにより構成される回路で置き換えられ、削除されたコンデンサＣ８１が接続されていた接続点に、バック経路ＲＢが接続される。
【０１５４】
なお、維持電極駆動回路３４４における所定電圧印加回路９０は、図１０に示す所定電圧印加回路１９０または図１２に示す所定電圧印加回路２９０で置き換えられてもよい。
【０１５５】
このように、実施の形態４におけるプラズマディスプレイパネルの駆動回路４６ａによれば、各走査電極駆動回路４３ｃ、４３ｄと維持電極駆動回路３４４とが、電力回収部を共有することができる。これにより、電力回収部に対応する部品点数が削減され、コストを低減することが可能となる。
【０１５６】
（実施の形態のまとめ）
なお、実施の形態１〜４においては、図３に示したように、すべてのサブフィールドにおいて、表示電極対グループＤＧ１と表示電極対グループＤＧ２とのサブフィールドの位相をずらしたサブフィールド構成を例に説明した。しかしながら本発明は、上述したサブフィールド構成に限定されるものではなく、例えば、すべての放電セルに対する維持期間の位相を揃えた書き込み・維持分離方式のサブフィールドをいくつか含むサブフィールド構成であっても適用することができる。
【０１５７】
なお、すべての放電セルに対して維持パルスを同時に印加する場合は、維持パルスの立ち上がりおよび立ち下がりにおける電極間容量は、２１６０本の維持電極において形成された電極間容量となる。したがって、電力回収部８１におけるＬＣ共振用のインダクタと電極間容量とのＬＣ共振周期は、１つの表示電極対グループ（１０８０本の維持電極）に維持パルスを印加する場合に比べて増大するため、適宜、タイミング信号を変更することが望ましい。
【０１５８】
なお、実施の形態１〜４においては、表示電極対グループが２グループの場合について一例を記載したが、３グループ以上の場合であっても回路を一部追加することで対応可能である。すなわち、Ｎグループの場合には、分離スイッチ回路１００に、分離スイッチ部１０１と同様のスイッチング素子で構成された分離スイッチ部をＮ個並列に設ける。Ｎ個の分離スイッチ部の一端は、維持パルス発生回路８０に共通に接続される。Ｎ個の分離スイッチ部の他端は、それぞれ電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮに接続される。所定電圧印加回路には、所定電圧スイッチ部９３と同様のスイッチング素子で構成された所定電圧スイッチ部をＮ個並列に設ける。Ｎ個の所定電圧スイッチ部の一端は、実施の形態３の場合、１つの電源経路に共通に接続され、実施の形態１および２の場合、Ｎ個の電源経路Ｒ１、Ｒ２、・・・、ＲＮにそれぞれスイッチング素子を介して接続される。Ｎ個の所定電圧スイッチ部の他端は、それぞれ電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮに接続される。実施の形態３の場合、１つの電源経路は１つの所定電圧源に接続され、実施の形態１および２の場合、Ｎ個の電源経路Ｒ１、Ｒ２、・・・、ＲＮは、それぞれＮ個の所定電圧源に接続される。電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮは、それぞれ維持電極グループＵＧ１、ＵＧ２、・・・、ＵＧＮに接続される。このような回路構成とすることで、表示電極対グループがＮ個の場合であっても単一の維持パルス発生回路から各表示電極対グループに維持パルスを印加することができるので、回路構成が簡単になり、駆動回路の製造コストを低減することが可能となる。さらに、輝度差を抑制し、画像表示品質を向上することが可能となる。
【０１５９】
なお、実施の形態１〜４において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて、適宜最適な値に設定することが望ましい。
【０１６０】
本発明は、高精細度パネルであっても十分なサブフィールド数を確保することができ、簡素でかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路を提供することができるので、プラズマディスプレイ装置として有用である。
【０１６１】
以上のように、実施の形態におけるプラズマディスプレイパネルの駆動回路によれば、分離スイッチ回路１００を備えることにより、単一の維持パルス発生回路（８０；８０ａ）が維持パルスを複数の維持電極グループＵＧ１、ＵＧ２へ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数および維持パルス数を確保することができるため、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化することができるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路（８０；８０ａ）による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
【０１６２】
以上において、記述された数字は、本発明を具体的に説明するために例示したものであり、本発明は例示された数字に限定されない。また、ハードウェアによって構成された構成要素は、ソフトウェアによっても構成可能であり、ソフトウェアによって構成された構成要素は、ハードウェアによっても構成可能である。さらに、上述した実施形態におけるすべての構成要素のうち、いくつかを上述した実施形態とは異なる組み合わせで再構成することにより、異なる組み合わせの効果を奏することが可能である。
【０１６３】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１６４】
本発明は、プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に利用できる。
【符号の説明】
【０１６５】
１０    プラズマディスプレイパネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
４０    プラズマディスプレイ装置
４１    画像信号処理回路
４２    データ電極駆動回路
４３ａ、４３ｂ、４３ｃ、４３ｄ    走査電極駆動回路
４４、１４４、２４４、３４４    維持電極駆動回路
４５    タイミング発生回路
４６、４６ａ    プラズマディスプレイパネルの駆動回路
５０、５０ａ、５０ｂ、８０、８０ａ    維持パルス発生回路
５１、５１ａ、５１ｂ、８１    電力回収部
５５、５５ａ、５５ｂ、８５    電圧クランプ部
６０、６０ａ、６０ｂ    初期化波形発生回路
７０、７０ａ、７０ｂ    走査パルス発生回路
９０、１９０、２９０    所定電圧印加回路
９３、９７、１９３、１９７、２９１、２９３、２９７  所定電圧スイッチ部
１００    分離スイッチ回路
１０１、１０３    分離スイッチ部
ＤＧ１、ＤＧ２    表示電極対グループ
Ｅ１、Ｅ２    所定電圧源
Ｒ１、Ｒ２    電源経路
ＲＢ    バック経路
ＳＧ１、ＳＧ２    走査電極グループ
ＵＧ１、ＵＧ２    維持電極グループ
【図１】
2009157180.tif 000003
【図２】
2009157180.tif 000004
【図３】
2009157180.tif 000005
【図４】
2009157180.tif 000006
【図５】
2009157180.tif 000007
【図６】
2009157180.tif 000008
【図７】
2009157180.tif 000009
【図８】
2009157180.tif 000010
【図９】
2009157180.tif 000011
【図１０】
2009157180.tif 000012
【図１１】
2009157180.tif 000013
【図１２】
2009157180.tif 000014
【図１３】
2009157180.tif 000015
【図１４】
2009157180.tif 000016
【図１５】
2009157180.tif 000017
【手続補正書】
【提出日】平成22年2月23日(2010.2.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルを構成する複数の維持電極を、少なくとも第１維持電極グループおよび第２維持電極グループに分割し、維持期間において維持パルスを印加する、プラズマディスプレイパネルの駆動回路であって、
前記維持パルスを発生する維持パルス発生回路と、
前記維持パルス発生回路と、前記第１維持電極グループへの第１電極経路および前記第２維持電極グループへの第２電極経路との間に接続され、前記維持パルス発生回路からの前記維持パルスを前記第１電極経路および前記第２電極経路に印加する分離スイッチ回路と、を有する、プラズマディスプレイパネルの駆動回路。
【請求項２】
前記分離スイッチ回路は、第１分離スイッチ部および第２分離スイッチ部を含み、
前記第１分離スイッチ部は、前記維持パルス発生回路と前記第１電極経路との間に接続され、オンされることにより前記維持パルス発生回路からの前記維持パルスを前記第１電極経路に印加し、
前記第２分離スイッチ部は、前記維持パルス発生回路と前記第２電極経路との間に接続され、オンされることにより前記維持パルス発生回路からの前記維持パルスを前記第２電極経路に印加する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項３】
前記第１分離スイッチ部および前記第２分離スイッチ部は、第１状態において、一方がオンされている間、他方はオフされる、請求項２に記載のプラズマディスプレイパネルの駆動回路。
【請求項４】
（削除）
【請求項５】
前記第１分離スイッチ部および前記第２分離スイッチ部は、前記第１状態とは異なる第２状態において、一方がオンされている間、他方もオンされる、請求項３に記載のプラズマディスプレイパネルの駆動回路。
【請求項６】
前記第１分離スイッチ部および前記第  ２分離スイッチ部のうちの少なくとも１つは、２つのスイッチング素子を含み、
前記２つのスイッチング素子は、順方向が互いに逆となるように直列に接続される、請求項２に記載のプラズマディスプレイパネルの駆動回路。
【請求項７】
さらに、所定電圧を前記第１電極経路および前記第２電極経路に、それぞれ所定のタイミングで印加する所定電圧印加回路を有する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項８】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１スイッチ部、および第２スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチング素子は、前記第１電源経路と前記第１スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第１スイッチ部に出力し、
前記第２スイッチング素子は、前記第２電源経路と前記第１スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第１スイッチ部に出力し、
前記第３スイッチング素子は、前記第１電源経路と前記第２スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第２スイッチ部に出力し、
前記第４スイッチング素子は、前記第２電源経路と前記第２スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第２スイッチ部に出力し、
前記第１スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第１電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第３スイッチング素子および前記第４スイッチング素子と前記第２電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第２  電極経路に印加する、請求項７に記載のプラズマディスプレイパネルの駆動回路。
【請求項９】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチング素子、第２スイッチング素子、第１スイッチ部、および第２スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチング素子は、前記第１電源経路と前記第１スイッチ部および前記第２スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第１スイッチ部および前記第２スイッチ部に出力し、
前記第２スイッチング素子は、前記第２電源経路と前記第１スイッチ部および前記第２スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第１スイッチ部および前記第２スイッチ部に出力し、
前記第１スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第１電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第２電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第２電極経路に印加する、請求項７に記載のプラズマディスプレイパネルの駆動回路。
【請求項１０】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチ部、第２スイッチ部、および第３スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチ部は、前記第２電源経路と前記第１電極経路との間に接続され、オンされることにより、前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第２電源経路と前記第２電極経路との間に接続され、オンされることにより、前記第２所定電圧を前記第２電極経路に印加し、
前記第３スイッチ部は、前記第１電源経路と前記分離スイッチ回路との間に接続され、オンされることにより、前記第１所定電圧を、前記分離スイッチ回路を介して前記第１電極経路および前記第２電極  経路に印加する、請求項７に記載のプラズマディスプレイパネルの駆動回路。
【請求項１１】
請求項１に記載のプラズマディスプレイパネルの駆動回路と、
前記プラズマディスプレイパネルとを含む、プラズマディスプレイ装置。
【手続補正書】
【提出日】平成22年12月28日(2010.12.28)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関し、さらに詳しくはプラズマディスプレイパネルを駆動する駆動回路およびこの駆動回路を用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルでは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。
【０００３】
前面基板には走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面基板にはデータ電極が平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。
【０００４】
パネルを駆動する構成としては、１フィールドを複数のサブフィールドに分割した上で、サブフィールドの組み合わせによって階調表示を行うサブフィールド法による構成が用いられる。各サブフィールドは、初期化期間、書き込み期間、および維持期間を有する。初期化期間では初期化放電を発生し、続く書き込み動作に必要な壁電荷を形成する。書き込み期間では、表示する画像に応じて選択的に放電セルで書き込み放電を発生し壁電荷を形成する。そして維持期間では、表示電極対に交互に維持パルスを印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
【０００５】
サブフィールド法の中でも、すべての放電セルに対する維持期間の位相を揃えることにより書き込み期間と維持期間とが重ならないように時間的に分離した、書き込み・維持分離方式が一般的に用いられている。書き込み・維持分離方式では、書き込み放電を発生させる放電セルと維持放電を発生させる放電セルとが共存するタイミングが存在しないので、書き込み期間には書き込み放電に最適な条件で、維持期間には維持放電に最適な条件でパネルを駆動することができる。そのため放電制御が比較的簡単であり、またパネルの駆動マージンも大きく設定することができる。
【０００６】
その反面、書き込み・維持分離方式では書き込み期間を除く期間に維持期間を設定するため、パネルの高精細度化等により書き込み期間に要する時間が長くなると、画像表示品質を向上するための十分なサブフィールド数が確保できなくなるという問題があった。
【０００７】
このような問題を解決するために、表示電極対を複数のグループに分け、複数のグループのうち２つ以上のグループに対する書き込み期間が時間的に重ならないように、それぞれのグループに対するサブフィールドの開始時間をずらして駆動する構成が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−１５７３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら特許文献１に記載の駆動回路によれば、表示電極対グループの数と同数の走査電極駆動回路および維持電極駆動回路がそれぞれ必要となる。このため、制御信号を含めた駆動回路のレイアウト等の回路設計が煩雑になり、駆動回路の製造コストが増大するといった課題があった。さらに、複数の維持電極駆動回路を用いてパネルを駆動する場合、それぞれの維持電極駆動回路のばらつきにより輝度差が発生し、画像表示品質が低下するという課題があった。
【００１０】
本発明は上述した課題に鑑みてなされたものであり、高精細度パネルにおいて十分なサブフィールド数を確保するとともに、低コストでかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した目的を達成するために本発明のパネルの駆動回路は、プラズマディスプレイパネルを構成する複数の維持電極を、少なくとも第１維持電極グループおよび第２維持電極グループに分割し、維持期間において維持パルスを印加する、プラズマディスプレイパネルの駆動回路であって、前記維持パルスを発生する維持パルス発生回路と、所定電圧を、前記第１維持電極グループへの第１電極経路および前記第２維持電極グループへの第２電極経路に、それぞれ所定のタイミングで印加する所定電圧印加回路と、前記維持パルス発生回路と前記第１電極経路および前記第２電極経路との間に接続され、前記維持パルス発生回路と、前記第１電極経路または前記第２電極経路のうち少なくとも一方の電極経路とを電気的に遮断する分離スイッチ回路と、を有する。
【００１２】
また本発明のプラズマディスプレイ装置は、上記プラズマディスプレイパネルと、上記プラズマディスプレイパネルの駆動回路と、を含む。
【発明の効果】
【００１３】
本発明のプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置によれば、分離スイッチ回路を備えることにより、単一の維持パルス発生回路が維持パルスを複数の維持電極グループへ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数および維持パルス数を確保することができるので、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化することができるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１におけるプラズマディスプレイ装置のプラズマディスプレイパネルの分解斜視図
【図２】同プラズマディスプレイ装置のプラズマディスプレイパネルの電極配列図
【図３】同プラズマディスプレイ装置のサブフィールド構成を示すタイミング図
【図４】同プラズマディスプレイ装置のプラズマディスプレイパネルの各電極に印加する駆動電圧波形を示す波形図
【図５】同プラズマディスプレイ装置のブロック図
【図６】本発明の実施の形態１におけるプラズマディスプレイパネルの駆動回路の走査電極駆動回路の回路図
【図７】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の回路図
【図８】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の動作を示す波形図
【図９】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の他の動作を示す波形図
【図１０】本発明の実施の形態２におけるプラズマディスプレイパネルの駆動回路の維持電極駆動回路の回路図
【図１１】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の動作を示す波形図
【図１２】本発明の実施の形態３におけるプラズマディスプレイパネルの駆動回路の維持電極駆動回路の回路図
【図１３】同プラズマディスプレイパネルの駆動回路の維持電極駆動回路の動作を示す波形図
【図１４】本発明の実施の形態４におけるプラズマディスプレイパネルの駆動回路の回路図
【図１５】同プラズマディスプレイパネルの駆動回路の動作を示す波形図
【発明を実施するための形態】
【００１５】
以下、本発明を実施するための形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
【００１６】
（実施の形態１）
図１は、プラズマディスプレイ装置のプラズマディスプレイパネル１０（以下、「パネル」と略記する）の分解斜視図である。ガラス製の前面基板２１上には走査電極２２と維持電極２３とで構成された表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
【００１７】
背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。
【００１８】
これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン、アルゴン、キセノン、といった希ガスあるいは、これらの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する位置のそれぞれに放電セルが構成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１９】
なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００２０】
図２は、プラズマディスプレイ装置のパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１、ＳＣ２、・・・、ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１、ＳＵ２、・・・、ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１、Ｄ２、・・・、Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１、２、・・・、ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）で構成されるｎ対の表示電極対と、１つのデータ電極Ｄｊ（ｊ＝１、２、・・・、ｍ）とが交差した部分に、放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）が形成される。放電セルＣｉｊは、放電空間内にｍ×ｎ個形成されている。表示電極対の数について特に制限はないが、一例として、ｎ＝２１６０として説明する。
【００２１】
走査電極ＳＣ１〜ＳＣ２１６０および維持電極ＳＵ１〜ＳＵ２１６０からなる２１６０対の表示電極対は、複数の表示電極対グループＤＧ１、ＤＧ２、・・・、ＤＧＮに分けられている。表示電極対グループの数Ｎの決め方については後述することとして、一例として、パネルを上下に２分割し、２つの表示電極対グループＤＧ１、ＤＧ２に分けたとして説明する。図２に示したように、パネルの上半分に位置する表示電極対を表示電極対グループＤＧ１とし、パネルの下半分に位置する表示電極対を表示電極対グループＤＧ２とする。また、１０８０本の走査電極ＳＣ１〜ＳＣ１０８０を走査電極グループＳＧ１とし、１０８０本の維持電極ＳＵ１〜ＳＵ１０８０を維持電極グループＵＧ１とする。さらに、１０８０本の走査電極ＳＣ１０８１〜ＳＣ２１６０を走査電極グループＳＧ２とし、１０８０本の維持電極ＳＵ１０８１〜ＳＵ２１６０を維持電極グループＵＧ２とする。すなわち、走査電極グループＳＧ１および維持電極グループＵＧ１が表示電極対グループＤＧ１に属し、走査電極グループＳＧ２および維持電極グループＵＧ２が表示電極対グループＤＧ２に属している。
【００２２】
次に、パネル１０を駆動するための駆動構成について説明する。一例として、初期化期間を除き、書き込み動作が連続して行われるように走査パルスおよび書き込みパルスのタイミングを設定している。その結果、１フィールド期間内に最大限の数のサブフィールドを設定することができる。以下に、その詳細について、例をあげて説明する。
【００２３】
図３は、プラズマディスプレイ装置のサブフィールド構成を示すタイミング図である。図３（ａ）、図３（ｂ）、図３（ｃ）、および図３（ｄ）の縦軸は走査電極ＳＣ１〜ＳＣ２１６０を示し、横軸は時間ｔを示している。また、書き込み動作を行うタイミングを表す書き込みタイミングｔＷは太い実線で示し、維持期間および後述する消去期間のタイミングを表す維持消去期間タイミングｔＳＥはハッチングで示している。なお以下の説明では、１フィールド期間Ｔｆを１６．７ｍｓとした。
【００２４】
まず、図３（ａ）に示すように、１フィールド期間Ｔｆの最初に、すべての放電セルで一斉に初期化放電を発生させる初期化期間Ｔｉｎを設ける。一例として、初期化期間Ｔｉｎを５００μｓと設定した。
【００２５】
次に、図３（ｂ）に示すように、走査電極ＳＣ１〜ＳＣ２１６０のすべてに走査パルスを順次印加する（すなわち、走査電極ＳＣ１〜ＳＣ２１６０のすべてに書き込み動作を１回行う）ために要する期間を表す全書き込み期間Ｔｗを見積もる。このとき、書き込み動作が連続して行われるように走査パルスを可能な限り短くかつ可能な限り連続して印加することが望ましい。一例として、走査電極１本あたりの書き込み動作に要する期間を０．７μｓとした。走査電極の数が２１６０本であるため、全書き込み期間Ｔｗは、０．７×２１６０＝１５１２μｓである。
【００２６】
次に、サブフィールド数を見積もる。当初は、消去期間を無視する。１フィールド期間Ｔｆから初期化期間Ｔｉｎを引いて、全書き込み期間Ｔｗで割ると、（１６．７−０．５）／１．５＝１０．８ｍｓとなる。その結果、図３（ｃ）に示すように、最大で１０個のサブフィールドＳＦ１、ＳＦ２、・・・、ＳＦ１０を確保できることがわかる。
【００２７】
次に、必要な維持パルス数にもとづき、表示電極対グループＤＧ１、ＤＧ２、・・・、ＤＧＮの数を表す表示電極対グループ数Ｎを決める。一例として、サブフィールドＳＦ１〜ＳＦ１０においてそれぞれ「６０」、「４４」、「３０」、「１８」、「１１」、「６」、「３」、「２」、「１」、「１」の個数の維持パルスを、走査電極ＳＣ１〜ＳＣ２１６０に印加するものと仮定する。維持パルスを印加するために要する期間を表す維持期間Ｔｓ１、Ｔｓ２、・・・、Ｔｓ１０は、それぞれサブフィールドＳＦ１〜ＳＦ１０における上述した維持パルスの個数に、維持パルス周期を掛けたものとなる。維持パルス周期を１０μｓとすると、最大の維持期間を表す最大維持期間Ｔｓ１は、１０×６０＝６００μｓとなる。
【００２８】
図３（ｄ）（および後述する図４）において、書き込み期間Ｔｗ１は、全書き込み期間Ｔｗのうちの各表示電極対グループＤＧ１〜ＤＧＮの書き込み動作に要する期間を表し、式１により求められる。
Ｔｗ１＝Ｔｗ／Ｎ                              （１）
【００２９】
維持期間Ｔｓ１〜Ｔｓ１０は、それぞれのサブフィールドＳＦ１〜ＳＦ１０において、書き込み期間Ｔｗ１の後に設けられる。表示電極対グループＤＧ１〜ＤＧＮのうちｐ番目（ｐ＝１〜Ｎ）の表示電極対グループＤＧｐに対するｑ番目（ｑ＝１〜１０）のサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ（ｐ＋１）〜ＤＧＮ（ここで、ｐ＝１、２、・・・、Ｎ−１）に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行して設定される。さらに、表示電極対グループＤＧｐに対するサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ１〜ＤＧ（ｐ−１）（ここで、ｐ＝２、３、・・・、Ｎ）に対するサブフィールドＳＦ（ｑ＋１）（ここで、ｑ＝１〜９）の書き込み期間Ｔｗ１と、時間的に並行して設定される。
【００３０】
表示電極対グループ数Ｎは、全書き込み期間Ｔｗと最大維持期間Ｔｓ１を用いて、以下の式２を満たす最小の整数として求められる。
Ｎ≧Ｔｗ／（Ｔｗ−Ｔｓ１）                    （２）
【００３１】
ここで、式２の導出を説明する。式２の元の式は、
Ｔｓ１≦Ｔｗ×（Ｎ−１）／Ｎ                  （３）
である。式３は、全書き込み期間Ｔｗからグループ単位書き込み期間Ｔｗ／Ｎを引いた残りの期間を、最大維持期間Ｔｓ１が超えてはならないことを示している。言い換えれば、最大維持期間Ｔｓ１よりも、式３の右辺で表される期間（Ｔｗ×（Ｎ−１）／Ｎ）が長くなるように、表示電極対グループ数Ｎを決める必要がある。例えば、式３が成立しない小さなＮを選択する場合、表示電極対グループＤＧＮに対するサブフィールドＳＦｑの書き込み動作が終了した時点で、表示電極対グループＤＧ（Ｎ−１）に対するサブフィールドＳＦｑの維持期間が終了していないことになる。その結果、表示電極対グループＤＧ１に対するサブフィールドＳＦ（ｑ＋１）の書き込み動作が、直ちには行えない。したがって、次のサブフィールドに向けて連続した書き込み動作が実現せず、駆動時間が短縮できない。よって、式３が成立する自然数Ｎを選択する必要がある。式２は、式３のこのような導出理由の結果として表される。
【００３２】
上述したように、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、式２から、
１５１２／（１５１２−６００）＝１．６６      （４）
となり、表示電極対グループ数Ｎは２となる。
【００３３】
以上の考察にもとづき、図２に示したように表示電極対を２つの表示電極対グループＤＧ１、ＤＧ２に分ける。この場合、Ｎ＝２、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、
Ｔｗ×（Ｎ−１）／Ｎ＝７５６≧６００          （５）
となり、もちろん式３の条件を満たしている。
【００３４】
以上のようにして、パネル１０を駆動するための駆動構成および表示電極対グループ数Ｎを決めることができる。なお、以上においては、消去期間を無視して計算を進めたが、いずれかの表示電極対グループが消去期間であるときには書き込み動作を行わないことが望ましい。これは、消去期間では壁電圧を消去するだけでなく、次の書き込み期間Ｔｗ１の書き込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましいからである。
【００３５】
次に、駆動電圧波形の詳細とその動作について説明する。
図４は、プラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形を示す波形図である。図４は、上から順に、データ電極Ｄ１〜Ｄｍの駆動電圧波形と、表示電極対グループＤＧ１に属する走査電極グループＳＧ１および維持電極グループＵＧ１の駆動電圧波形と、表示電極対グループＤＧ２に属する走査電極グループＳＧ２および維持電極グループＵＧ２の駆動電圧波形とを示している。１フィールド期間Ｔｆの最初に、各放電セルＣｉｊで初期化放電を発生させる初期化期間Ｔｉｎを設ける。さらに、１フィールド期間Ｔｆ内の初期化期間Ｔｉｎの後に、図３（ｄ）と同様に表示電極対グループＤＧ１、ＤＧ２毎にサブフィールドＳＦ１〜ＳＦ１０を設ける。サブフィールドＳＦｑは、書き込み期間Ｔｗ１、維持期間Ｔｓｑ、および消去期間Ｔｅの順序で構成される（ｑ＝１〜１０）。消去期間Ｔｅは、各維持期間Ｔｓ１〜Ｔｓ１０の後に、その維持期間で放電した放電セルに対して消去放電を発生させる期間である。図３（ｄ）において上述したように、表示電極対グループＤＧ２に対するサブフィールドＳＦ１〜ＳＦ１０は、表示電極対グループＤＧ１に対するサブフィールドＳＦ１〜ＳＦ１０に比べて、全体的に書き込み期間Ｔｗ１だけ遅れている。その結果、表示電極対グループＤＧ１の維持期間Ｔｓｑおよび消去期間Ｔｅは、表示電極対グループＤＧ２に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行することになる（ｑ＝１〜１０）。
【００３６】
まず、初期化期間Ｔｉｎについて説明する。
初期化期間Ｔｉｎでは、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵ１〜ＳＵ２１６０にそれぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１〜ＳＣ２１６０には、それぞれ維持電極ＳＵ１〜ＳＵ２１６０に対する正の放電開始電圧よりも低い正の電圧Ｖｉ１から、放電開始電圧を超える正の電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０およびデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵ２１６０上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、および蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。なお、この期間はデータ電極Ｄ１〜Ｄｍに電圧Ｖｄを印加してもよい。
【００３７】
次に、データ電極Ｄ１〜Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１〜ＳＵ２１６０に正の所定電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣ２１６０には、それぞれ維持電極ＳＵ１〜ＳＵ２１６０に対する正の放電開始電圧よりも低い正の電圧Ｖｉ３から、負の放電開始電圧を負方向に超える負の電圧Ｖｉ４に向かって、緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０およびデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上の負の壁電圧および維持電極ＳＵ１〜ＳＵ２１６０上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書き込み動作に適した値に調整される。その後、走査電極ＳＣ１〜ＳＣ２１６０に電圧Ｖｃを印加する。以上により、すべての放電セルに対して初期化放電を行う初期化動作が終了する。
【００３８】
次に表示電極対グループＤＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ１に、所定電圧Ｖｅ１よりも高い正の所定電圧Ｖｅ２を印加する。そして走査電極ＳＣ１に負の電圧Ｖａを持つ走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊ（ｊ＝１〜ｍ）に、正の電圧Ｖｄを持つ書き込みパルスを印加する。するとデータ電極Ｄｊ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。そして、データ電極Ｄｊと走査電極ＳＣ１との間で放電が開始し、維持電極ＳＵ１と走査電極ＳＣ１との間の放電に進展して書き込み放電が発生する。その結果、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｊ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルにおいて書き込み放電が発生し、各電極上に壁電圧を蓄積する書き込み動作が行われる。一方、書き込みパルスを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書き込み放電は発生しない。
【００３９】
次に、２行目の走査電極ＳＣ２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された２行目の放電セルでは書き込み放電が発生し、書き込み動作が行われる。
【００４０】
以上の書き込み動作を１０８０行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書き込み放電を発生させて壁電荷を形成する。
表示電極対グループＤＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１において、走査電極グループＳＧ２には電圧Ｖｃが、維持電極グループＵＧ２には所定電圧Ｖｅ１がそれぞれ印加されたままである。この書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対しては放電の発生しない休止期間である。ただし、表示電極対グループＤＧ２に属する各電極に印加する電圧は上述した電圧に限定されるものではなく、放電を発生しない範囲の、他の電圧を印加してもよい。
【００４１】
次に表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ２に正の所定電圧Ｖｅ２を印加する。そして走査電極ＳＣ１０８１に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。するとデータ電極Ｄｊと走査電極ＳＣ１０８１との間、維持電極ＳＵ１０８１と走査電極ＳＣ１０８１との間で書き込み放電が発生する。次に、走査電極ＳＣ１０８２に走査パルスを印加するとともに、発光すべき放電セルに対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された１０８２行目の放電セルで、書き込み放電が発生する。以上の書き込み動作を２１６０行目の放電セルに至るまで繰り返し、発光すべき放電セルに対して選択的に書き込み放電を発生させて壁電荷を形成する。
【００４２】
表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１は、表示電極対グループＤＧ１に対してはサブフィールドＳＦ１の維持期間Ｔｓ１に対応する。すなわち、走査電極グループＳＧ１へ「６０」個の維持パルス、および維持電極グループＵＧ１へ「６０」個の維持パルスを、１個ずつ交互に印加して書き込み放電を行い、放電セルを発光させる。
【００４３】
具体的には、まず走査電極グループＳＧ１に正の維持パルス電圧Ｖｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する。すると書き込み放電を発生させた放電セルでは、走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差に維持パルス電圧Ｖｓが加算され、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が放電開始電圧を超える。そのため走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生し、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。書き込み期間Ｔｗ１において書き込み放電を発生させなかった放電セルでは維持放電は発生せず、初期化期間Ｔｉｎの終了時における壁電圧が保たれる。
【００４４】
続いて、走査電極グループＳＧ１には電圧０（Ｖ）を、維持電極グループＵＧ１には正の維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を発生した放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極グループＳＧ１と維持電極グループＵＧ１とに交互に維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書き込み期間Ｔｗ１において書き込み放電を発生した放電セルにおいて維持放電が継続して発生し、放電セルが発光する。
【００４５】
維持期間Ｔｓ１の後には、消去期間Ｔｅが設けられている。消去期間Ｔｅでは、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を消去している。
【００４６】
次に表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１について説明する。
維持電極グループＵＧ１に正の所定電圧Ｖｅ２を印加する。そして走査電極グループＳＧ１に対しては、サブフィールドＳＦ１の書き込み期間Ｔｗ１と同様に走査パルスを順次印加するとともに、データ電極Ｄｊに書き込みパルスを印加して、１〜１０８０行目の放電セルで書き込み動作を行う。
【００４７】
表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１は、表示電極対グループＤＧ２に対してはサブフィールドＳＦ１の維持期間Ｔｓ１に対応する。すなわち、走査電極グループＳＧ２および維持電極グループＵＧ２には、それぞれ「６０」個の維持パルスを、１個ずつ交互に印加して書き込み放電を行い、放電セルを発光させる。
そして、維持期間Ｔｓ１の後の消去期間Ｔｅでは、走査電極グループＳＧ２と維持電極グループＵＧ２との間に細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を消去している。
【００４８】
以降同様に、表示電極対グループＤＧ２に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１、表示電極対グループＤＧ１に対するサブフィールドＳＦ３の書き込み期間Ｔｗ１、・・・、表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の書き込み期間Ｔｗ１と続き、この後、最後に表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の維持期間Ｔｓ１０および消去期間Ｔｅと続いて１フィールド期間Ｔｆを終える。
【００４９】
このように、初期化期間Ｔｉｎの後に、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループにおいて書き込み動作が連続して行われるように、走査パルスおよび書き込みパルスのタイミングを設定している。すなわち、式６に示すように、１フィールド期間Ｔｆは、初期化期間Ｔｉｎと、全書き込み期間ＴｗのサブフィールドＳＦ１〜ＳＦ１０相当分（Ｔｗ×１０）と、サブフィールドＳＦ１０の維持期間Ｔｓ１０と、サブフィールドＳＦ１０の消去期間Ｔｅとの総和以上であればよい。
Ｔｆ≧（Ｔｉｎ＋Ｔｗ×１０＋Ｔｓ１０＋Ｔｅ）      （６）
サブフィールドＳＦ１〜ＳＦ９における維持期間Ｔｓ１〜Ｔｓ９および消去期間Ｔｅは、全書き込み期間ＴｗのサブフィールドＳＦ１〜ＳＦ１０相当分（Ｔｗ×１０）と時間的に並行しているため、実質的に無視することができる。
【００５０】
その結果、１フィールド期間Ｔｆ内に１０個のサブフィールドＳＦ１〜ＳＦ１０を設定することができる。このサブフィールドＳＦ１〜ＳＦ１０の数は、上述したように、１フィールド期間Ｔｆ内に設定できる最大の数である。
【００５１】
また上述したように、最後に表示電極対グループＤＧ２に対する維持期間Ｔｓ１０および消去期間Ｔｅで１フィールド期間Ｔｆを終える（式６を参照）。そのために、最後のサブフィールドＳＦ１０に輝度重みの最も小さい維持期間Ｔｓ１０を配置することで、式６の維持期間Ｔｓ１０を短縮することができる。
【００５２】
なお、上述したように消去期間Ｔｅでは、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に細幅パルス状の電圧差を与えて消去動作を行うものとし、消去期間Ｔｅを無視してサブフィールド構成および表示電極対グループ数Ｎを決めた。また、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであっても書き込み動作を行うものとして説明した。しかし、消去動作を行うためにはある程度の消去期間Ｔｅが必要であり、また上述したように、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであるときには書き込み動作を行わないことが望ましい。
【００５３】
次に、プラズマディスプレイパネルの駆動回路について説明する。
図５は、プラズマディスプレイ装置４０のブロック図である。プラズマディスプレイ装置４０は、プラズマディスプレイパネルの駆動回路４６およびパネル１０を備えている。プラズマディスプレイパネルの駆動回路４６は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３ａ、走査電極駆動回路４３ｂ、維持電極駆動回路４４、タイミング発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００５４】
タイミング発生回路４５は、画像信号の水平同期信号および垂直同期信号にもとづいて各回路の動作を制御する各種のタイミング信号Ｓ４５を発生し、それぞれの回路へ供給する。画像信号処理回路４１は、タイミング信号Ｓ４５にもとづいて、画像信号を、サブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路４２は、ｍ本のデータ電極Ｄ１〜Ｄｍのそれぞれに電圧Ｖｄまたは電圧０（Ｖ）を印加するためのｍ個のスイッチを備えている。そしてデータ電極駆動回路４２は、タイミング信号Ｓ４５にもとづいて、画像信号処理回路４１から出力された画像データを各データ電極Ｄ１〜Ｄｍに対応する書き込みパルスに変換し、各データ電極Ｄ１〜Ｄｍに印加する。
【００５５】
走査電極駆動回路４３ａはタイミング信号Ｓ４５にもとづいて走査電極グループＳＧ１を駆動し、走査電極駆動回路４３ｂはタイミング信号Ｓ４５にもとづいて、走査電極グループＳＧ２を駆動する。また維持電極駆動回路４４は、タイミング信号Ｓ４５にもとづいて維持電極グループＵＧ１、ＵＧ２を駆動する。以下の実施の形態におけるプラズマディスプレイパネルの駆動回路４６、４６ａの具体的な回路図（図６、図７、図１０、図１２、および図１４）では、タイミング発生回路４５からのタイミング信号Ｓ４５の配線は、図示の簡単化のため、省略されている。
【００５６】
図６は、プラズマディスプレイパネルの駆動回路４６における走査電極駆動回路４３ａの回路図である。走査電極駆動回路４３ａは、維持パルス発生回路５０、初期化波形発生回路６０、および走査パルス発生回路７０を備えている。
【００５７】
維持パルス発生回路５０は、電力回収部５１および電圧クランプ部５５を有し、走査電極グループＳＧ１に維持パルスを印加する。
【００５８】
電力回収部５１は、電力回収用のコンデンサＣ５１、スイッチング素子Ｑ５１、Ｑ５２、逆流防止用のダイオードＤ５１およびダイオードＤ５２、ならびに共振用のインダクタＬ５１を有する。コンデンサＣ５１の一端は接地され、他端はスイッチング素子Ｑ５１の一端およびスイッチング素子Ｑ５２の一端に接続される。スイッチング素子Ｑ５１の他端はダイオードＤ５１のアノードに接続され、スイッチング素子Ｑ５２の他端はダイオードＤ５２のカソードに接続される。ダイオードＤ５１のカソードおよびダイオードＤ５２のアノードは、共通にインダクタＬ５１の一端に接続され、インダクタＬ５１の他端は、電圧クランプ部５５におけるスイッチング素子Ｑ５５とスイッチング素子Ｑ５６との接続点に接続される。
【００５９】
電力回収部５１は、表示電極対グループＤＧ１を構成する走査電極グループＳＧ１と維持電極グループＵＧ１との間の１０８０個の電極間容量とインダクタＬ５１とをＬＣ共振させて、維持パルスの立ち上がりおよび立ち下がりを行う。電力回収部５１は、維持パルスの立ち上がり時には、電力回収用のコンデンサＣ５１に蓄えられている電荷（または電力）を、スイッチング素子Ｑ５１、ダイオードＤ５１、インダクタＬ５１、初期化波形発生回路６０、走査パルス発生回路７０、および走査電極グループＳＧ１を介して、１０８０個の電極間容量に供給する。一方、電力回収部５１は、維持パルスの立ち下がり時には、１０８０個の電極間容量に蓄えられた電荷（または電力）を、走査電極グループＳＧ１から、走査パルス発生回路７０、初期化波形発生回路６０、インダクタＬ５１、ダイオードＤ５２、およびスイッチング素子Ｑ５２を介して、電力回収用のコンデンサＣ５１に回収する。このように、電力回収部５１は電源から電力を供給されずにＬＣ共振によって走査電極グループＳＧ１の駆動を行うため、理想的には消費電力が「０」となる。なお、電力回収用のコンデンサＣ５１は１０８０個の電極間容量に比べて十分に大きい容量を持ち、電力回収部５１の電源として働くように、維持放電用に供給される電源電圧Ｖｓの半分の約Ｖｓ／２に充電されている。
【００６０】
電圧クランプ部５５は、スイッチング素子Ｑ５５、Ｑ５６を有する。走査電極グループＳＧ１は、スイッチング素子Ｑ５５を介して電源に接続され、スイッチング素子Ｑ５５がオンされると電源電圧Ｖｓにクランプされる。また走査電極グループＳＧ１は、スイッチング素子Ｑ５６を介して接地され、スイッチング素子Ｑ５６がオンされると電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。電圧クランプ部５５は、維持期間中の走査電極グループＳＧ１を、維持パルスのパルス尖頭電圧とパルス基準電圧とに交互にクランプすることにより、走査電極グループＳＧ１に維持パルスを印加する。電圧印加時における電圧クランプ部５５のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
【００６１】
こうして維持パルス発生回路５０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６が制御されることによって維持パルスを発生し、初期化波形発生回路６０および走査パルス発生回路７０を介して、走査電極グループＳＧ１に維持パルスを印加する。なお、これらのスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）およびＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）等のトランジスタ素子を用いて構成することができる。図６には、スイッチング素子として例えばＭＯＳＦＥＴを用いた回路構成を示した。また、図面を見やすくするために、ＭＯＳＦＥＴのボディーダイオードは省略した。
【００６２】
初期化波形発生回路６０は、ミラー積分回路６１、ミラー積分回路６２、スイッチング素子Ｑ６３、およびスイッチング素子Ｑ６４を備えている。ミラー積分回路６１は、初期化期間Ｔｉｎにおいて、走査電極グループＳＧ１に、緩やかに上昇する傾斜波形電圧を印加する。ミラー積分回路６２は、緩やかに下降する傾斜波形電圧を印加する。スイッチング素子Ｑ６３、Ｑ６４は分離スイッチであり、維持パルス発生回路５０および初期化波形発生回路６０を構成するスイッチング素子の寄生ダイオードを介して電流が逆流するのを防止するために設けられている。このように初期化波形発生回路６０は、タイミング信号Ｓ４５にもとづいてミラー積分回路６１、６２およびスイッチング素子Ｑ６３、Ｑ６４が制御されることによって、走査電極グループＳＧ１に初期化パルスを印加する。
【００６３】
走査パルス発生回路７０は、負の電圧Ｖａの走査パルスを走査電極ＳＣ１に印加するためのスイッチング素子Ｑ７１Ｈ１およびＱ７１Ｌ１と、走査電極ＳＣ２に印加するためのスイッチング素子Ｑ７１Ｈ２およびＱ７１Ｌ２と、・・・、走査電極ＳＣ１０８０に印加するためのスイッチング素子Ｑ７１Ｈ１０８０およびＱ７１Ｌ１０８０とを有する。さらに走査パルス発生回路７０は、負の電圧Ｖａを発生する電圧源７２を有する。走査パルス発生回路７０は、タイミング信号Ｓ４５にもとづいて、スイッチング素子Ｑ７１Ｈｉがオンからオフへ、同時にスイッチング素子Ｑ７１Ｌｉがオフからオンへ変化することによって、負の電圧Ｖａの走査パルスを走査電極ＳＣｉに印加する（ｉ＝１〜１０８０）。このように走査パルス発生回路７０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ７１Ｈ１〜Ｑ７１Ｈ１０８０、Ｑ７１Ｌ１〜Ｑ７１Ｌ１０８０が制御されることによって、走査電極グループＳＧ１に走査パルスを順次印加する。
【００６４】
走査電極駆動回路４３ｂは走査電極駆動回路４３ａと同様の構成であり、走査電極グループＳＧ２に、維持パルス、初期化波形、および走査パルスを印加する。
【００６５】
図７は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４の回路図である。プラズマディスプレイパネル１０を構成する複数の維持電極ＳＵ１〜ＳＵ２１６０は、維持電極グループＵＧ１および維持電極グループＵＧ２に分割される。維持電極駆動回路４４は、維持期間Ｔｓ１〜Ｔｓ１０において維持パルスを、維持電極グループＵＧ１および維持電極グループＵＧ２に印加する。維持電極駆動回路４４は、維持パルス発生回路８０、所定電圧印加回路９０、分離スイッチ回路１００、電極経路ＲＧ１、および電極経路ＲＧ２を備えている。分離スイッチ回路１００は、スイッチ回路の一例である。維持電極駆動回路４４は、電極経路ＲＧ１を介して維持電極グループＵＧ１と接続され、電極経路ＲＧ２を介して維持電極グループＵＧ２と接続される。電極経路ＲＧ１は、維持電極駆動回路４４において、維持電極グループＵＧ１への出力経路または維持電極グループＵＧ１からの入力経路を表す。電極経路ＲＧ２は、維持電極駆動回路４４において、維持電極グループＵＧ２への出力経路または維持電極グループＵＧ２からの入力経路を表す。
【００６６】
維持パルス発生回路８０は、電力回収部８１および電圧クランプ部８５を有する。電力回収部８１は、電力回収用のコンデンサＣ８１、スイッチング素子Ｑ８１およびＱ８２、逆流防止用のダイオードＤ８１およびＤ８２、ならびに共振用のインダクタＬ８１およびＬ８２を有する。電圧クランプ部８５は、スイッチング素子Ｑ８５およびＱ８６、ならびにダイオードＤ８５およびＤ８６を有する。
【００６７】
コンデンサＣ８１の一端は接地され、他端はスイッチング素子Ｑ８１の一端およびスイッチング素子Ｑ８２の一端に接続される。スイッチング素子Ｑ８１の他端はダイオードＤ８１のアノードに接続され、スイッチング素子Ｑ８２の他端はダイオードＤ８２のカソードに接続される。ダイオードＤ８１のカソードはインダクタＬ８１の一端に接続され、ダイオードＤ８２のアノードはインダクタＬ８２の一端に接続される。インダクタＬ８１の他端およびインダクタＬ８２の他端は、電圧クランプ部８５におけるスイッチング素子Ｑ８５とスイッチング素子Ｑ８６との接続点に共通に接続される。
【００６８】
なお、維持パルス発生回路８０では、２つの共振用のインダクタＬ８１、Ｌ８２を備えた回路構成を示したが、維持パルス発生回路５０と同様の回路構成、すなわち１つの共振用のインダクタを備えた回路構成であってもよい。
【００６９】
また、維持パルス発生回路８０を構成するスイッチング素子としてＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いることができる。図７には、ＩＧＢＴを用いた回路構成を示した。特に電圧クランプ部８５を構成するスイッチング素子Ｑ８５、Ｑ８６としてＩＧＢＴを用いる場合には、制御される電流の順方向（すなわち、コレクタからエミッタへ流れる順方向の電流方向）とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ８５はスイッチング素子Ｑ８５に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ８６はスイッチング素子Ｑ８６に対して電流の順方向が互いに逆となるように並列に接続されている。
【００７０】
また図７には示していないが、ＩＧＢＴを保護するためにスイッチング素子Ｑ８１およびスイッチング素子Ｑ８２のそれぞれに並列にダイオードを接続してもよい。
【００７１】
維持パルス発生回路８０の動作は、維持パルス発生回路５０の動作と同様である。すなわち、電力回収部８１は、維持パルスの立ち上がり時には、電力回収用のコンデンサＣ８１に蓄えられている電荷（または電力）を、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、分離スイッチ回路１００、および電極経路ＲＧ１、ＲＧ２のうちのいずれか一方の電極経路を介して、維持期間中の維持電極グループに属する１０８０本の維持電極の電極間容量に供給する。一方、電力回収部８１は、維持パルスの立ち下がり時には、維持期間中の維持電極グループに属する１０８０本の維持電極の電極間容量に蓄えられた電荷（または電力）を、電極経路ＲＧ１、ＲＧ２のうちのいずれか一方の電極経路、分離スイッチ回路１００、インダクタＬ８２、ダイオードＤ８２、およびスイッチング素子Ｑ８２を介して、電力回収用のコンデンサＣ８１に回収する。
【００７２】
また電圧クランプ部８５では、維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８５を介して電源に接続され、スイッチング素子Ｑ８５がオンされると電源電圧Ｖｓにクランプされる。また維持期間中の維持電極グループに属する１０８０本の維持電極は、スイッチング素子Ｑ８６を介して接地され、スイッチング素子Ｑ８６がオンされると電圧０（Ｖ）にクランプされる。電源電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。電圧クランプ部８５は、維持期間中の維持電極グループを、維持パルスのパルス尖頭電圧とパルス基準電圧とに交互にクランプすることにより、この維持電極グループに維持パルスを印加する。電圧印加時における電圧クランプ部８５のインピーダンスは小さく、強い維持放電による大きな放電電流を安定して流すことができる。
【００７３】
こうして維持パルス発生回路８０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、Ｑ８６が制御されることによって維持パルスを発生し、分離スイッチ回路１００を介して、維持電極グループＵＧ１への電極経路ＲＧ１または維持電極グループＵＧ２への電極経路ＲＧ２に維持パルスを印加する。
【００７４】
所定電圧印加回路９０は、電源経路Ｒ１、電源経路Ｒ２、スイッチング素子Ｑ９１、スイッチング素子Ｑ９２、スイッチング素子Ｑ９５、スイッチング素子Ｑ９６、所定電圧スイッチ部９３、および所定電圧スイッチ部９７を有する。所定電圧スイッチ部９３および所定電圧スイッチ部９７は、スイッチ部の一例である。所定電圧スイッチ部９３はスイッチング素子Ｑ９３およびスイッチング素子Ｑ９４を有し、所定電圧スイッチ部９７はスイッチング素子Ｑ９７およびスイッチング素子Ｑ９８を有する。所定電圧源Ｅ１は所定電圧Ｖｅ１を発生し、電源経路Ｒ１は所定電圧Ｖｅ１を受ける。同様に、所定電圧源Ｅ２は所定電圧Ｖｅ２を発生し、電源経路Ｒ２は所定電圧Ｖｅ２を受ける。スイッチング素子Ｑ９１は、電源経路Ｒ１と所定電圧スイッチ部９３の一端との間に接続され、スイッチング素子Ｑ９２は、電源経路Ｒ２と所定電圧スイッチ部９３の一端との間に接続される。スイッチング素子Ｑ９５は、電源経路Ｒ１と所定電圧スイッチ部９７の一端との間に接続され、スイッチング素子Ｑ９６は、電源経路Ｒ２と所定電圧スイッチ部９７の一端との間に接続される。所定電圧スイッチ部９３の他端は維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）に接続され、所定電圧スイッチ部９７の他端は維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）に接続される。
【００７５】
スイッチング素子Ｑ９３とスイッチング素子Ｑ９４とは、制御される電流の順方向（すなわち、ドレインからソースへまたはコレクタからエミッタへ流れる順方向の電流方向）が互いに逆になるように、直列接続された双方向のスイッチを形成している。所定電圧スイッチ部９３は、スイッチング素子Ｑ９３およびスイッチング素子Ｑ９４が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。同様に、スイッチング素子Ｑ９７とスイッチング素子Ｑ９８とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。所定電圧スイッチ部９７は、スイッチング素子Ｑ９７およびスイッチング素子Ｑ９８が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。
【００７６】
所定電圧印加回路９０は、所定電圧スイッチ部９３がオン状態の場合、スイッチング素子Ｑ９１がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ１に印加し、スイッチング素子Ｑ９２がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ１に印加する。同様に、所定電圧印加回路９０は、所定電圧スイッチ部９７がオン状態の場合、スイッチング素子Ｑ９５がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ２に印加し、スイッチング素子Ｑ９６がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ２に印加する。所定電圧スイッチ部９３は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ１とを電気的に遮断する。同様に、所定電圧スイッチ部９７は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ２とを電気的に遮断する。
【００７７】
なお、これらの所定電圧印加回路９０を構成するスイッチング素子も、ＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いて構成することができる。図７には、ＭＯＳＦＥＴおよびＩＧＢＴを用いた回路構成を示した。スイッチング素子Ｑ９４、Ｑ９８にはＩＧＢＴを用いており、双方向スイッチとするためには制御される電流の順方向とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ９４はスイッチング素子Ｑ９４に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ９８はスイッチング素子Ｑ９８に対して電流の順方向が互いに逆となるように並列に接続されている。
【００７８】
また、スイッチング素子Ｑ９４は維持電極グループＵＧ１から所定電圧源Ｅ１、Ｅ２に向かって電流を流すために設けられているが、所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ１に向かってのみ電流を流す場合にはスイッチング素子Ｑ９４を省略してもよい。スイッチング素子Ｑ９８についても同様に、所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ２に向かってのみ電流を流す場合には省略することができる。
【００７９】
また、スイッチング素子Ｑ９３のゲート・ドレイン間にコンデンサＣ９３が接続され、スイッチング素子Ｑ９７のゲート・ドレイン間にコンデンサＣ９７が接続されている。これらのコンデンサＣ９３、Ｃ９７は所定電圧Ｖｅ１、Ｖｅ２印加時の立ち上がりを緩やかにするために設けられているが、必ずしも必要なものではない。特に、所定電圧Ｖｅ１、Ｖｅ２をステップ状に変化させる場合は、これらのコンデンサＣ９３、Ｃ９７は不要である。また図７には、ＭＯＳＦＥＴのボディーダイオードを明記した。このように所定電圧印加回路９０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ９１、Ｑ９２、Ｑ９５、Ｑ９６および所定電圧スイッチ部９３、９７が制御されることによって、各所定電圧Ｖｅ１、Ｖｅ２を、電極経路ＲＧ１を介して維持電極グループＵＧ１にまたは電極経路ＲＧ２を介して維持電極グループＵＧ２に印加する。
【００８０】
分離スイッチ回路１００は、維持パルス発生回路８０と維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）との間に接続され、維持パルス発生回路８０と維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）との間に接続される。分離スイッチ回路１００は、維持パルス発生回路８０からの維持パルスを、維持電極グループＵＧ１または維持電極グループＵＧ２のうちいずれか一方の維持電極グループに印加している間、維持パルス発生回路８０と他方の維持電極グループとを電気的に遮断する。さらに具体的には、分離スイッチ回路１００は、分離スイッチ部１０１および分離スイッチ部１０３を含む。分離スイッチ部１０１および分離スイッチ部１０３は、スイッチ部の一例である。分離スイッチ部１０１はスイッチング素子Ｑ１０１およびスイッチング素子Ｑ１０２を有し、分離スイッチ部１０３は、スイッチング素子Ｑ１０３およびスイッチング素子Ｑ１０４を有する。分離スイッチ部１０１は、維持パルス発生回路８０と維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）との間に接続され、分離スイッチ部１０３は、維持パルス発生回路８０と維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）との間に接続される。
【００８１】
スイッチング素子Ｑ１０１とスイッチング素子Ｑ１０２とは、制御される電流の順方向が互いに逆になるように直列接続された双方向のスイッチを形成している。分離スイッチ部１０１は、スイッチング素子Ｑ１０１およびスイッチング素子Ｑ１０２が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。同様に、スイッチング素子Ｑ１０３とスイッチング素子Ｑ１０４とは、制御される電流の順方向が互いに逆になるように直列接続された双方向のスイッチを形成している。分離スイッチ部１０３は、スイッチング素子Ｑ１０３およびスイッチング素子Ｑ１０４が同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。
【００８２】
分離スイッチ部１０１は、維持電極グループＵＧ１の維持期間Ｔｓ１〜Ｔｓ１０においてオンされることにより、維持パルス発生回路８０からの維持パルスを維持電極グループＵＧ１に印加する。同様に、分離スイッチ部１０３は、維持電極グループＵＧ２の維持期間Ｔｓ１〜Ｔｓ１０においてオンされることにより、維持パルス発生回路８０からの維持パルスを維持電極グループＵＧ２に印加する。分離スイッチ部１０１が維持パルスを維持電極グループＵＧ１に印加している間、分離スイッチ部１０３はオフされ、維持パルス発生回路８０と維持電極グループＵＧ２とを電気的に遮断する。同様に、分離スイッチ部１０３が維持パルスを維持電極グループＵＧ２に印加している間、分離スイッチ部１０１はオフされ、維持パルス発生回路８０と維持電極グループＵＧ１とを電気的に遮断する。このように、分離スイッチ回路１００は、タイミング信号Ｓ４５にもとづいて分離スイッチ部１０１、１０３が制御されることによって、維持パルス発生回路８０と、電極経路ＵＧ１または電極経路ＵＧ２のうち少なくとも一方の電極経路とを電気的に遮断する。
【００８３】
図８は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４の動作を示す波形図である。図８の上半部は、維持電極グループＵＧ１および維持電極グループＵＧ２に印加する駆動電圧波形を示している。図８の下半部は、スイッチング素子Ｑ９１およびＱ９２、所定電圧スイッチ部９３、スイッチング素子Ｑ９５およびＱ９６、所定電圧スイッチ部９７、ならびに分離スイッチ部１０１および１０３が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。図８、ならびに後述する図９、図１１、図１３、および図１５では、オン状態がＯＮ、オフ状態がＯＦＦのように示される。
【００８４】
初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにする。そして所定電圧スイッチ部９３、９７をオフにする。さらに分離スイッチ部１０１をオンにして維持電極グループＵＧ１を接地するとともに、分離スイッチ部１０３をオンにして維持電極グループＵＧ２を接地する。
【００８５】
次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、分離スイッチ部１０１、１０３をオフにする。そしてスイッチング素子Ｑ９１および所定電圧スイッチ部９３をオンにして維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。そして、スイッチング素子Ｑ９５および所定電圧スイッチ部９７をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。
【００８６】
維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、スイッチング素子Ｑ９１をオフ、スイッチング素子Ｑ９２をオンにして、維持電極グループＵＧ１に、スイッチング素子Ｑ９２および所定電圧スイッチ部９３を介して所定電圧Ｖｅ２を印加する。この間、維持電極グループＵＧ２には所定電圧Ｖｅ１が継続して印加される。
【００８７】
続く、維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部９３をオフにするとともに分離スイッチ部１０１をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。
【００８８】
維持パルス発生回路８０で維持パルスを発生させるには、まず、スイッチング素子Ｑ８１、Ｑ８５、Ｑ８６をオフにした後、スイッチング素子Ｑ８２をオンにして、ＬＣ共振により維持電極グループＵＧ１の電圧を電圧０（Ｖ）付近まで低下させる。その後、スイッチング素子Ｑ８６をオンにして、維持電極グループＵＧ１を電圧０（Ｖ）にクランプする。次に、スイッチング素子Ｑ８２、Ｑ８６をオフにした後、スイッチング素子Ｑ８１をオンにして、ＬＣ共振により維持電極グループＵＧ１の電圧を電圧Ｖｓ付近まで上昇させる。その後、スイッチング素子Ｑ８５をオンにして、維持電極グループＵＧ１を電圧Ｖｓにクランプする。以上の動作を繰り返すことにより、維持パルス発生回路８０は維持パルスを発生させることができる。
【００８９】
この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあるので、スイッチング素子Ｑ９５をオフ、スイッチング素子Ｑ９６をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ２を印加する。
【００９０】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の消去期間Ｔｅにおいて、分離スイッチ部１０１をオフにする。そしてスイッチング素子Ｑ９２および所定電圧スイッチ部９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。その後、維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、各スイッチング素子のオンオフ状態を継続する。
【００９１】
維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１では、維持電極グループＵＧ２はサブフィールドＳＦ１の維持期間Ｔｓ１の状態にあるので、所定電圧スイッチ部９７をオフにするとともに分離スイッチ部１０３をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを、維持電極グループＵＧ２に印加する。
【００９２】
以下同様に、書き込み期間Ｔｗ１となる維持電極グループに属する維持電極には、分離スイッチ回路１００の対応する分離スイッチ部をオフとするとともに、所定電圧印加回路９０の対応するスイッチング素子および所定電圧スイッチ部をオンとして所定電圧Ｖｅ２を印加する。そして維持期間となる維持電極グループに属する維持電極には、所定電圧印加回路９０の対応するスイッチング素子および所定電圧スイッチ部をオフとするとともに、対応する分離スイッチ回路１００の分離スイッチ部をオンとして、維持パルス発生回路８０で発生させた維持パルスを印加する。
【００９３】
以上の動作を繰り返すことにより、図８に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【００９４】
このように、維持電極駆動回路４４は、維持電極グループＵＧ１、ＵＧ２に維持パルスを印加する維持パルス発生回路８０と、各維持電極グループＵＧ１、ＵＧ２に属する維持電極に所定電圧Ｖｅ１、Ｖｅ２を印加する所定電圧印加回路９０と、維持パルス発生回路８０と維持電極グループに属する維持電極とを電気的に導通または遮断する分離スイッチ回路１００とを有する。そして維持パルス発生回路８０で発生させた維持パルスを各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することで、簡素でかつ輝度差の発生しにくい維持電極駆動回路４４を実現している。
【００９５】
なお、維持電極駆動回路４４は、図８に示した駆動電圧波形だけでなく、さまざまな駆動電圧波形を発生することができる。
【００９６】
図９は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４を用いて、発生することができる他の駆動電圧波形の一例を示す波形図である。一例では、コンデンサＣ９３、Ｃ９７の容量をある程度大きくして、所定電圧Ｖｅ１および所定電圧Ｖｅ２の立ち上がりを緩やかにしている。
【００９７】
初期化期間Ｔｉｎの前半部において、まず維持パルス発生回路８０のスイッチング素子Ｑ８６をオン、所定電圧スイッチ部９３、９７をオフ、分離スイッチ部１０１、１０３をオンにする。そして維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加する。
【００９８】
次に初期化期間Ｔｉｎの後半部において、分離スイッチ部１０１、１０３をオフ、スイッチング素子Ｑ９１、Ｑ９５、および所定電圧スイッチ部９３、９７をオンにして維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加する。その後に、スイッチング素子Ｑ９１、Ｑ９５をオフ、スイッチング素子Ｑ９２、Ｑ９６をオンにして維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ２を印加する。
【００９９】
維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、スイッチング素子Ｑ９２をオフ、スイッチング素子Ｑ９１をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。この間、スイッチング素子Ｑ９６をオフ、スイッチング素子Ｑ９５をオンにして、維持電極グループＵＧ２にも所定電圧Ｖｅ１を印加する。
【０１００】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部９３をオフにする。分離スイッチ部１０１をオンにして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあり、維持電極グループＵＧ２には継続して所定電圧Ｖｅ１を印加する。
【０１０１】
その後、維持電極グループＵＧ１におけるサブフィールドＳＦ１の消去期間Ｔｅでは、初期化期間Ｔｉｎの後半部と同様な駆動電圧波形を印加する。すなわち、まず分離スイッチ部１０１をオフ、スイッチング素子Ｑ９１および所定電圧スイッチ部９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。その後、スイッチング素子Ｑ９１をオフ、スイッチング素子Ｑ９２をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。この間、維持電極グループＵＧ２には継続して所定電圧Ｖｅ１を印加する。
【０１０２】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、スイッチング素子Ｑ９２をオフ、スイッチング素子Ｑ９１をオンにして、維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。この間、維持電極グループＵＧ２はサブフィールドＳＦ１の維持期間Ｔｓ１の状態にあるので、所定電圧スイッチ部９７をオフ、分離スイッチ部１０３をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを、維持電極グループＵＧ２に印加する。
【０１０３】
その後、維持電極グループＵＧ２におけるサブフィールドＳＦ１の消去期間Ｔｅでは、初期化期間Ｔｉｎの後半部と同様な駆動電圧波形を維持電極グループＵＧ２に印加する。そしてこの間、維持電極グループＵＧ１には継続して所定電圧Ｖｅ１を印加する。
【０１０４】
以上の動作を繰り返すことにより、図９に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【０１０５】
このように、実施の形態１におけるプラズマディスプレイパネルの駆動回路によれば、分離スイッチ回路１００を備えることにより、単一の維持パルス発生回路８０が維持パルスを２つの維持電極グループＵＧ１、ＵＧ２へ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数および維持パルス数を確保することができるため、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化できるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路８０による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
【０１０６】
以上のように、実施の形態１においては、維持電極グループＵＧ１およびＵＧ２に、維持パルス、所定電圧Ｖｅ１、および所定電圧Ｖｅ２のうちいずれかの駆動電圧波形を任意のタイミングで印加することができる維持電極駆動回路４４の回路構成について説明した。特に、各維持電極グループＵＧ１、ＵＧ２は、所定電圧Ｖｅ１、Ｖｅ２のうち、同時に互いに異なる所定電圧となることができる。しかしそれぞれの維持電極グループに属する維持電極に印加する駆動電圧波形に制限がある場合には、維持電極駆動回路４４の回路構成を簡略化することができる。実施の形態２および実施の形態３では、簡略化された維持電極駆動回路の回路構成例について説明する。
【０１０７】
（実施の形態２）
図１０は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路１４４の回路図である。維持電極駆動回路１４４は、維持パルス発生回路８０、所定電圧印加回路１９０、および分離スイッチ回路１００を備えている。維持電極駆動回路１４４は、一方の維持電極グループに属する維持電極に所定電圧Ｖｅ１を印加し、同時に他方の維持電極グループに属する維持電極に所定電圧Ｖｅ２を印加するタイミングが存在しない場合に、適用することができる回路構成である。維持電極駆動回路１４４が維持電極駆動回路４４と異なる点は、所定電圧印加回路１９０の回路構成が所定電圧印加回路９０に比べて簡略化されている点である。以下では、所定電圧印加回路９０に比べて所定電圧印加回路１９０の異なる点のみを説明する。維持電極駆動回路１４４におけるその他の構成および動作は維持電極駆動回路４４と同等であるので、説明を省略する。
【０１０８】
所定電圧印加回路１９０は、電源経路Ｒ１、電源経路Ｒ２、スイッチング素子Ｑ１９１、スイッチング素子Ｑ１９２、所定電圧スイッチ部１９３、および所定電圧スイッチ部１９７を有する。所定電圧スイッチ部１９３および所定電圧スイッチ部１９７は、スイッチ部の一例である。所定電圧スイッチ部１９３はスイッチング素子Ｑ１９３およびスイッチング素子Ｑ１９４を有し、所定電圧スイッチ部１９７はスイッチング素子Ｑ１９７およびスイッチング素子Ｑ１９８を有する。スイッチング素子Ｑ１９１は、電源経路Ｒ１と、所定電圧スイッチ部１９３の一端および所定電圧スイッチ部１９７の一端との間に接続される。スイッチング素子Ｑ１９２は、電源経路Ｒ２と、所定電圧スイッチ部１９３の一端および所定電圧スイッチ部１９７の一端との間に接続される。所定電圧スイッチ部１９３の他端は維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）に接続され、所定電圧スイッチ部１９７の他端は維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）に接続される。
【０１０９】
スイッチング素子Ｑ１９３とスイッチング素子Ｑ１９４とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。同様に、スイッチング素子Ｑ１９７とスイッチング素子Ｑ１９８とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。
【０１１０】
所定電圧印加回路１９０は、所定電圧スイッチ部１９３がオン状態の場合、スイッチング素子Ｑ１９１がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ１に印加し、スイッチング素子Ｑ１９２がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ１に印加する。同様に、所定電圧印加回路１９０は、所定電圧スイッチ部１９７がオン状態の場合、スイッチング素子Ｑ１９１がオンされることにより所定電圧Ｖｅ１を維持電極グループＵＧ２に印加し、スイッチング素子Ｑ１９２がオンされることにより所定電圧Ｖｅ２を維持電極グループＵＧ２に印加する。この場合、スイッチング素子Ｑ１９１は各維持電極グループＵＧ１、ＵＧ２に共通に所定電圧Ｖｅ１を通過させ、スイッチング素子Ｑ１９２は各維持電極グループＵＧ１、ＵＧ２に共通に所定電圧Ｖｅ２を通過させる。それゆえに、各維持電極グループＵＧ１、ＵＧ２は、所定電圧Ｖｅ１、Ｖｅ２のうち、同時に互いに異なる所定電圧となることができない。所定電圧スイッチ部１９３は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ１とを電気的に遮断する。同様に、所定電圧スイッチ部１９７は、オフされることにより、各電源経路Ｒ１、Ｒ２と維持電極グループＵＧ２とを電気的に遮断する。
【０１１１】
図１１は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路１４４の動作を示す波形図である。図１１の上半分は、維持電極グループＵＧ１、ＵＧ２に印加する駆動電圧波形を示している。図１１の下半分は、スイッチング素子Ｑ１９１およびＱ１９２、所定電圧スイッチ部１９３および１９７、ならびに分離スイッチ部１０１および１０３が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。
【０１１２】
初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにする。そして所定電圧スイッチ部１９３、１９７をオフにする。さらに分離スイッチ部１０１をオンにして維持電極グループＵＧ１を接地するとともに、分離スイッチ部１０３をオンにして維持電極グループＵＧ２を接地する。
【０１１３】
次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、分離スイッチ部１０１、１０３をオフにする。そしてスイッチング素子Ｑ１９１および所定電圧スイッチ部１９３をオンにして維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する、そして、所定電圧スイッチ部１９７をオンにして維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。
【０１１４】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、スイッチング素子Ｑ１９１をオフ、スイッチング素子Ｑ１９２をオンにして、維持電極グループＵＧ１に、スイッチング素子Ｑ１９２および所定電圧スイッチ部１９３を介して所定電圧Ｖｅ２を印加する。この間、維持電極グループＵＧ２にも所定電圧スイッチ部１９７を介して所定電圧Ｖｅ２が印加されるが、放電が発生しないので駆動上の問題は生じない。
【０１１５】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部１９３をオフにするとともに分離スイッチ部１０１をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。
【０１１６】
この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあり、維持電極グループＵＧ２には継続して所定電圧Ｖｅ２が印加される。
【０１１７】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の消去期間Ｔｅにおいて、分離スイッチ部１０１をオフにする。そしてスイッチング素子Ｑ１９２および所定電圧スイッチ部１９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。その後、維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１において、継続して維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。
【０１１８】
維持電極グループＵＧ１におけるサブフィールドＳＦ２の書き込み期間Ｔｗ１では、維持電極グループＵＧ２はサブフィールドＳＦ１の維持期間Ｔｓ１の状態にあるので、所定電圧スイッチ部１９７をオフにするとともに分離スイッチ部１０３をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを、維持電極グループＵＧ２に印加する。
【０１１９】
以下同様に、書き込み期間Ｔｗ１となる維持電極グループに属する維持電極には、分離スイッチ回路１００の対応する分離スイッチ部をオフとするとともに、所定電圧印加回路１９０の対応するスイッチング素子および所定電圧スイッチ部をオンとして所定電圧Ｖｅ２を印加する。そして維持期間となる維持電極グループに属する維持電極には、所定電圧印加回路１９０の対応するスイッチング素子および所定電圧スイッチ部をオフとするとともに、対応する分離スイッチ回路１００の分離スイッチ部をオンとして、維持パルス発生回路８０で発生させた維持パルスを印加する。
【０１２０】
以上の動作を繰り返すことにより、図１１に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【０１２１】
このように、実施の形態２におけるプラズマディスプレイパネルの駆動回路によれば、維持電極グループＵＧ１と維持電極グループＵＧ２とは、所定電圧Ｖｅ１、Ｖｅ２のうち同時に異なる所定電圧となることがない。このため、実施の形態２におけるプラズマディスプレイパネルの駆動回路は、所定電圧印加回路９０に比較してスイッチング素子数が低減された所定電圧印加回路１９０を備えることができ、さらにコストを低減することができる。
【０１２２】
（実施の形態３）
図１２は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路２４４の回路図である。維持電極駆動回路２４４は、維持パルス発生回路８０、所定電圧印加回路２９０、分離スイッチ回路１００を備えている。維持電極駆動回路２４４は、一方の維持電極グループに属する維持電極に維持パルスを印加し、同時に他方の維持電極グループに属する維持電極に所定電圧Ｖｅ１を印加するタイミングが存在しない場合に適用することができる回路構成である。維持電極駆動回路２４４が維持電極駆動回路４４と異なる点は、所定電圧印加回路２９０の回路構成が簡略化されるとともに、所定電圧印加回路２９０が所定電圧スイッチ部２９１を含む回路と、所定電圧スイッチ部２９３および２９７を含む回路とに分離した回路構成となっている点である。以下では、所定電圧印加回路９０および１９０に比べて所定電圧印加回路２９０の異なる点のみを説明する。維持電極駆動回路２４４におけるその他の構成および動作は維持電極駆動回路４４および１４４と同等であるので、説明を省略する。
【０１２３】
所定電圧印加回路２９０は、電源経路Ｒ１、電源経路Ｒ２、所定電圧スイッチ部２９１、所定電圧スイッチ部２９３、および所定電圧スイッチ部２９７を備えている。所定電圧スイッチ部２９１、所定電圧スイッチ部２９３、および所定電圧スイッチ部２９７は、スイッチ部の一例である。所定電圧スイッチ部２９１はスイッチング素子Ｑ２９１およびスイッチング素子Ｑ２９２を有する。所定電圧スイッチ部２９３はスイッチング素子Ｑ２９３およびスイッチング素子Ｑ２９４を有する。所定電圧スイッチ部２９７はスイッチング素子Ｑ２９７およびスイッチング素子Ｑ２９８を有する。所定電圧スイッチ部２９１の一端は電源経路Ｒ１に接続され、所定電圧スイッチ部２９３および２９７の一端は、電源経路Ｒ２に接続される。所定電圧スイッチ部２９１の他端は分離スイッチ回路１００を介して各維持電極グループＵＧ１、ＵＧ２に接続される。所定電圧スイッチ部２９３の他端は維持電極グループＵＧ１（すなわち、電極経路ＲＧ１）に接続され、所定電圧スイッチ部２９７の他端は維持電極グループＵＧ２（すなわち、電極経路ＲＧ２）に接続される。
【０１２４】
スイッチング素子Ｑ２９１とスイッチング素子Ｑ２９２とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。同様に、スイッチング素子Ｑ２９３とスイッチング素子Ｑ２９４とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。同様に、スイッチング素子Ｑ２９７とスイッチング素子Ｑ２９８とは、制御される電流の順方向が互いに逆になるように、直列接続された双方向のスイッチを形成している。
【０１２５】
所定電圧印加回路２９０は、所定電圧スイッチ部２９３がオンされることにより、所定電圧Ｖｅ２を維持電極グループＵＧ１に印加し、所定電圧スイッチ部２９７がオンされることにより、所定電圧Ｖｅ２を維持電極グループＵＧ２に印加する。さらに、所定電圧印加回路２９０は、所定電圧スイッチ部２９１がオンされることにより、所定電圧Ｖｅ１を、分離スイッチ回路１００を介して維持電極グループＵＧ１および維持電極グループＵＧ２に印加する。この場合、維持電極グループＵＧ１、ＵＧ２のうち一方に、所定電圧Ｖｅ１を印加し、他方に維持パルスを印加することはできない。所定電圧スイッチ部２９３は、オフされることにより、電源経路Ｒ２と維持電極グループＵＧ１とを電気的に遮断する。同様に、所定電圧スイッチ部２９７は、オフされることにより、電源経路Ｒ２と維持電極グループＵＧ２とを電気的に遮断する。さらに、所定電圧スイッチ部２９１は、オフされることにより、電源経路Ｒ１と維持パルス発生回路８０および分離スイッチ回路１００とを電気的に遮断する。
【０１２６】
図１３は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路２４４の動作を示す波形図である。図１３の上半分は、維持電極グループＵＧ１、ＵＧ２に印加する駆動電圧波形を示している。図１３の下半分は、所定電圧印加回路２９０および分離スイッチ回路１００のスイッチング素子が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。
【０１２７】
初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにする。そして所定電圧スイッチ部２９３、２９７、２９１をオフにする。さらに分離スイッチ部１０１をオンにして維持電極グループＵＧ１を接地するとともに、分離スイッチ部１０３をオンにして維持電極グループＵＧ２を接地する。
【０１２８】
次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、Ｑ８６をオフにするとともに、所定電圧スイッチ部２９１をオンにする。
【０１２９】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の書き込み期間Ｔｗ１において、分離スイッチ部１０１をオフ、所定電圧スイッチ部２９３をオンにして、維持電極グループＵＧ１に所定電圧Ｖｅ２を印加する。同様に、分離スイッチ部１０３をオフ、所定電圧スイッチ部２９７をオンにして維持電極グループＵＧ２にも所定電圧Ｖｅ２を印加する。
【０１３０】
続く維持電極グループＵＧ１におけるサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部２９３をオフにするとともに分離スイッチ部１０１をオンにする。そして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。
【０１３１】
この間、維持電極グループＵＧ２はサブフィールドＳＦ１の書き込み期間Ｔｗ１の状態にあり、維持電極グループＵＧ２には継続して所定電圧Ｖｅ２が印加される。
【０１３２】
以下同様に、書き込み期間Ｔｗ１となる維持電極グループに属する維持電極には、分離スイッチ回路１００の対応する分離スイッチ部をオフとするとともに、所定電圧印加回路２９０の対応する所定電圧スイッチ部をオンとして所定電圧Ｖｅ２を印加する。そして維持期間となる維持電極グループに属する維持電極には、所定電圧印加回路２９０の対応する所定電圧スイッチ部をオフとするとともに、対応する分離スイッチ回路１００の分離スイッチ部をオンとして維持パルス発生回路８０で発生させた維持パルスを印加する。
【０１３３】
以上の動作を繰り返すことにより、図１３に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。
【０１３４】
このように、実施の形態３におけるプラズマディスプレイパネルの駆動回路によれば、維持電極グループＵＧ１と維持電極グループＵＧ２とは、一方が維持パルスを印加されている期間に、他方が所定電圧Ｖｅ１を印加されることがない。このため、実施の形態３におけるプラズマディスプレイパネルの駆動回路は、所定電圧印加回路９０に比較してスイッチング素子数が低減された所定電圧印加回路２９０を備えることができ、さらにコストを低減することができる。
【０１３５】
なお、駆動電圧波形としてＶｅ２のみの所定電圧が必要でＶｅ１が不要である場合は、図１２における所定電圧源Ｅ１、スイッチング素子Ｑ２９１およびスイッチング素子Ｑ２９２を削除することができる。このような回路構成となるため、スイッチング素子数がさらに低減された所定電圧印加回路とすることができるので、さらにコストを低減することができる。
【０１３６】
なお、実施の形態２および３においても、維持電極グループＵＧ１、ＵＧ２から所定電圧源Ｅ１、Ｅ２に向かって、および所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ１、ＵＧ２に向かって電流が流せるように回路を構成した。しかし所定電圧源Ｅ１、Ｅ２から維持電極グループＵＧ１、ＵＧ２に向かってのみ電流を流す場合にはスイッチング素子を省略することができる。すなわち実施の形態２では、スイッチング素子Ｑ１９４、Ｑ１９８を省略してもよい。また実施の形態３では、スイッチング素子Ｑ２９４、Ｑ２９８を省略してもよく、スイッチング素子Ｑ２９２の代わりに逆流防止用のダイオードに置き換えてもよい。
【０１３７】
（実施の形態４）
実施の形態４では、実施の形態１〜３と異なる点を中心に説明する。実施の形態４におけるその他の構成、動作、および効果は、実施の形態１〜３と同等であるので、説明を省略する。
【０１３８】
図１４は、プラズマディスプレイパネルの駆動回路４６ａの回路図である。プラズマディスプレイパネルの駆動回路４６ａは、走査電極駆動回路４３ｃ、走査電極駆動回路４３ｄ、維持電極駆動回路３４４、およびバック経路ＲＢを備えている。プラズマディスプレイパネルの駆動回路４６ａは、さらに、図５において上述したプラズマディスプレイパネルの駆動回路４６と同様な回路を備えている。すなわち、プラズマディスプレイパネルの駆動回路４６ａは、画像信号処理回路４１、データ電極駆動回路４２、タイミング発生回路４５、および各回路ブロックに必要な電源を供給する電源回路を備えている。しかし図１４では、これらの回路は、図示の簡単化のため省略されている。走査電極駆動回路４３ｃは走査電極駆動回路４３ａから変更され、走査電極駆動回路４３ｄは走査電極駆動回路４３ｂから変更され、維持電極駆動回路３４４は維持電極駆動回路４４から変更されている（図５、図６、および図７を参照）。
【０１３９】
走査電極駆動回路４３ｃは、維持パルス発生回路５０ａ、初期化波形発生回路６０ａ、および走査パルス発生回路７０ａを備えている。維持パルス発生回路５０ａは、電圧クランプ部５５ａおよび電力回収部５１ａを備えている。初期化波形発生回路６０ａ、走査パルス発生回路７０ａ、および電圧クランプ部５５ａは、それぞれ初期化波形発生回路６０、走査パルス発生回路７０、および電圧クランプ部５５と同様に構成される（図６を参照）。すなわち、走査電極駆動回路４３ｃが走査電極駆動回路４３ａと異なる点は、電力回収部５１ａが電力回収部５１と異なる点である。さらに、電力回収部５１ａが電力回収部５１と異なる点は、電力回収用のコンデンサＣ５１が削除されている点、および削除されたコンデンサＣ５１が接続されていた接続点ＰＣ１に、バック経路ＲＢが接続されている点である。
【０１４０】
走査電極駆動回路４３ｄは、走査電極駆動回路４３ｃと同様に、維持パルス発生回路５０ｂ、初期化波形発生回路６０ｂ、および走査パルス発生回路７０ｂを備えている。維持パルス発生回路５０ｂは、電圧クランプ部５５ｂおよび電力回収部５１ｂを備えている。維持パルス発生回路５０ｂ、初期化波形発生回路６０ｂ、および走査パルス発生回路７０ｂは、それぞれ維持パルス発生回路５０ａ、初期化波形発生回路６０ａ、および走査パルス発生回路７０ａと同様に構成される。電力回収部５１ｂは、電力回収部５１ａと同様に構成され、電力回収用のコンデンサを含まず、接続点ＰＣ１に対応する接続点ＰＣ２に、バック経路ＲＢが接続されている。
【０１４１】
維持電極駆動回路３４４は、維持パルス発生回路８０ａ、所定電圧印加回路９０、分離スイッチ回路１００、電極経路ＲＧ１、および電極経路ＲＧ２を備えている。維持電極駆動回路３４４が維持電極駆動回路４４と異なる点は、維持パルス発生回路８０ａが維持パルス発生回路８０（図７、図１０、および図１２を参照）から変更されている点である。さらに、維持パルス発生回路８０ａが維持パルス発生回路８０と異なる点は、電力回収部８１が削除されている点、および削除された電力回収部８１が接続されていた接続点ＰＵに、バック経路ＲＢが接続されている点である。
【０１４２】
このように、プラズマディスプレイパネルの駆動回路４６ａがプラズマディスプレイパネルの駆動回路４６と異なる点は、３点である。１点目は、走査電極駆動回路４３ｃ、４３ｄでは、それぞれ走査電極駆動回路４３ａ、４３ｂの電力回収用のコンデンサＣ５１が削除されている点である。２点目は、維持電極駆動回路３４４では、維持電極駆動回路４４の電力回収部８１が削除されている点である。３点目は、接続点ＰＣ１、ＰＣ２、ＰＵが、共通にバック経路ＲＢに接続されている点である。以下では、これらの異なる点に関して、構成、動作、および効果を説明する。
【０１４３】
走査電極駆動回路４３ｃにおいて、電力回収部５１ａは、スイッチング素子Ｑ５１ａおよびＱ５２ａ、逆流防止用のダイオードＤ５１ａおよびＤ５２ａ、ならびに共振用のインダクタＬ５１ａを有する。電圧クランプ部５５ａは、スイッチング素子Ｑ５５ａおよびＱ５６ａを有する。スイッチング素子Ｑ５１ａの一端およびスイッチング素子Ｑ５２ａの一端は、接続点ＰＣ１を介してバック経路ＲＢに共通に接続される。スイッチング素子Ｑ５１ａの他端はダイオードＤ５１ａのアノードに接続され、スイッチング素子Ｑ５２ａの他端はダイオードＤ５２ａのカソードに接続される。ダイオードＤ５１ａのカソードおよびダイオードＤ５２ａのアノードは、共通にインダクタＬ５１ａの一端に接続される。インダクタＬ５１ａの他端は、電圧クランプ部５５ａにおけるスイッチング素子Ｑ５５ａとスイッチング素子Ｑ５６ａとの接続点に接続される。
【０１４４】
走査電極駆動回路４３ｄにおいて、電力回収部５１ｂは、スイッチング素子Ｑ５１ｂおよびＱ５２ｂ、逆流防止用のダイオードＤ５１ｂおよびＤ５２ｂ、ならびに共振用のインダクタＬ５１ｂを有する。電圧クランプ部５５ｂは、スイッチング素子Ｑ５５ｂおよびＱ５６ｂを有する。スイッチング素子Ｑ５１ｂの一端およびスイッチング素子Ｑ５２ｂの一端は、接続点ＰＣ２を介してバック経路ＲＢに共通に接続される。スイッチング素子Ｑ５１ｂの他端はダイオードＤ５１ｂのアノードに接続され、スイッチング素子Ｑ５２ｂの他端はダイオードＤ５２ｂのカソードに接続される。ダイオードＤ５１ｂのカソードおよびダイオードＤ５２ｂのアノードは、共通にインダクタＬ５１ｂの一端に接続される。インダクタＬ５１ｂの他端は、電圧クランプ部５５ｂにおけるスイッチング素子Ｑ５５ｂとスイッチング素子Ｑ５６ｂとの接続点に接続される。
【０１４５】
電力回収部５１ａは、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ５１ａ、Ｑ５２ａが制御されることによって、ＬＣ共振させる。すなわち、電力回収部５１ａは、表示電極対グループＤＧ１を構成する走査電極グループＳＧ１と維持電極グループＵＧ１との間の１０８０個の電極間容量と、インダクタＬ５１ａとをＬＣ共振させて、維持パルスの立ち上がりおよび立ち下がりを行う。電力回収部５１ａは、走査電極グループＳＧ１における維持パルスの立ち上がり時には、維持電極グループＵＧ１における電荷（または電力）を、所定の走査電極供給経路を介して走査電極グループＳＧ１に供給する。所定の走査電極供給経路は、電極経路ＲＧ１、分離スイッチ部１０１、接続点ＰＵ、バック経路ＲＢ、接続点ＰＣ１、スイッチング素子Ｑ５１ａ、ダイオードＤ５１ａ、インダクタＬ５１ａ、初期化波形発生回路６０ａ、および走査パルス発生回路７０ａを介する経路である。一方、電力回収部５１ａは、走査電極グループＳＧ１における維持パルスの立ち下がり時には、走査電極グループＳＧ１における電荷（または電力）を、所定の走査電極回収経路を介して維持電極グループＵＧ１に回収する。所定の走査電極回収経路は、走査パルス発生回路７０ａ、初期化波形発生回路６０ａ、インダクタＬ５１ａ、ダイオードＤ５２ａ、スイッチング素子Ｑ５２ａ、接続点ＰＣ１、バック経路ＲＢ、接続点ＰＵ、分離スイッチ部１０１、および電極経路ＲＧ１を介する経路である。
【０１４６】
このように、電力回収部５１ａは、維持電極グループＵＧ１から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま走査電極グループＳＧ１に供給する。これにより、電力回収部５１ａは、維持電極グループＵＧ１における維持パルスの立ち下がり、および走査電極グループＳＧ１における維持パルスの立ち上がりを、時間的に並行して行う。さらに電力回収部５１ａは、走査電極グループＳＧ１から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま維持電極グループＵＧ１に供給する。これにより、電力回収部５１ａは、走査電極グループＳＧ１における維持パルスの立ち下がり、および維持電極グループＵＧ１における維持パルスの立ち上がりを、時間的に並行して行う。
【０１４７】
電力回収部５１ｂは、電力回収部５１ａと同様に動作する。すなわち電力回収部５１ｂは、維持電極グループＵＧ２から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま走査電極グループＳＧ２に供給する。これにより、電力回収部５１ｂは、維持電極グループＵＧ２における維持パルスの立ち下がり、および走査電極グループＳＧ２における維持パルスの立ち上がりを、時間的に並行して行う。さらに電力回収部５１ｂは、走査電極グループＳＧ２から電荷（または電力）を回収するとともに、回収した電荷（または電力）をそのまま維持電極グループＵＧ２に供給する。これにより、電力回収部５１ｂは、走査電極グループＳＧ２における維持パルスの立ち下がり、および維持電極グループＵＧ２における維持パルスの立ち上がりを、時間的に並行して行う。
【０１４８】
図１５は、プラズマディスプレイパネルの駆動回路４６ａの動作を示す波形図である。図１５の上半部は、表示電極対グループＤＧ１に属する走査電極グループＳＧ１および維持電極グループＵＧ１の駆動電圧波形、ならびに表示電極対グループＤＧ２に属する走査電極グループＳＧ２および維持電極グループＵＧ２の駆動電圧波形を示している。図１５の下半部は、各スイッチング素子Ｑ５１ａ、Ｑ５２ａ、Ｑ５５ａ、Ｑ５６ａ、Ｑ５１ｂ、Ｑ５２ｂ、Ｑ５５ｂ、Ｑ５６ｂ、Ｑ８５、およびＱ８６が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。
【０１４９】
走査電極グループＳＧ１における書き込み期間Ｔｗ１の終了直前では、走査電極グループＳＧ１の電圧を電圧０（Ｖ）にし、維持電極グループＵＧ１の電圧を電圧Ｖｅ２にする。走査電極グループＳＧ１における書き込み期間Ｔｗ１後の維持期間Ｔｓ１では、分離スイッチ部１０３をオフにするとともに、分離スイッチ部１０１をオンにする。維持期間Ｔｓ１の最初に、スイッチング素子Ｑ５２ａ、Ｑ５５ａ、Ｑ５６ａをオフにするとともに、スイッチング素子Ｑ５１ａをオンにする。このとき、表示電極対グループＤＧ１を構成する走査電極グループＳＧ１と維持電極グループＵＧ１との間の１０８０個の電極間容量とインダクタＬ５１ａとがＬＣ共振する。その結果、走査電極グループＳＧ１の電圧は、電圧０（Ｖ）から電圧Ｖｓ付近まで上昇し、同時に維持電極グループＵＧ１の電圧は、電圧Ｖｅ２から電圧０（Ｖ）付近まで下降する。
【０１５０】
次に、スイッチング素子Ｑ５５ａおよびスイッチング素子Ｑ８６をオンにすると、走査電極グループＳＧ１の電圧は電圧Ｖｓに、維持電極グループＵＧ１の電圧は電圧０（Ｖ）にクランプされる。走査電極グループＳＧ１および維持電極グループＵＧ１がクランプされている期間、放電セルＣｉｊが発光する。続いて、スイッチング素子Ｑ５１ａ、Ｑ５５ａ、Ｑ８６をオフにするとともに、スイッチング素子Ｑ５２ａをオンにする。このとき、再び１０８０個の電極間容量とインダクタＬ５１ａとがＬＣ共振する。その結果、走査電極グループＳＧ１の電圧は、電圧Ｖｓから電圧０（Ｖ）付近まで下降し、同時に維持電極グループＵＧ１の電圧は、電圧０（Ｖ）から電圧Ｖｓ付近まで上昇する。
【０１５１】
次に、スイッチング素子Ｑ５６ａおよびスイッチング素子Ｑ８５をオンにすると、走査電極グループＳＧ１の電圧は電圧０（Ｖ）に、維持電極グループＵＧ１の電圧は電圧Ｖｓにクランプされる。走査電極グループＳＧ１および維持電極グループＵＧ１がクランプされている期間、放電セルＣｉｊが発光する。続いて、スイッチング素子Ｑ５２ａ、Ｑ５６ａ、Ｑ８５をオフにするとともに、スイッチング素子Ｑ５１ａをオンにする。このとき、再び１０８０個の電極間容量とインダクタＬ５１ａとがＬＣ共振する。その結果、走査電極グループＳＧ１の電圧は、電圧０（Ｖ）から電圧Ｖｓ付近まで上昇し、同時に維持電極グループＵＧ１の電圧は、電圧Ｖｓから電圧０（Ｖ）付近まで下降する。以降、維持期間Ｔｓ１においてこのような動作を繰り返し行うことにより、維持パルス発生回路５０ａおよび８０ａは、表示電極対グループＤＧ１に維持パルスを印加し、放電セルＣｉｊ（ｉ＝１〜１０８０）における放電を継続させる。
【０１５２】
走査電極グループＳＧ１における維持期間Ｔｓ１の間、走査電極グループＳＧ２は、書き込み期間Ｔｗ１の状態にあり、書き込み期間Ｔｗ１の終了後、維持期間Ｔｓ１の状態となる。走査電極グループＳＧ２における維持期間Ｔｓ１において、スイッチング素子Ｑ５１ｂ、Ｑ５２ｂ、Ｑ５５ｂ、Ｑ５６ｂ、Ｑ８５、Ｑ８６は、タイミング信号Ｓ４５にもとづいて制御される。これらのスイッチング素子の動作は、走査電極グループＳＧ１における維持期間Ｔｓ１において、スイッチング素子Ｑ５１ａ、Ｑ５２ａ、Ｑ５５ａ、Ｑ５６ａ、Ｑ８５、Ｑ８６がタイミング信号Ｓ４５にもとづいて制御される動作とそれぞれ同様である。これにより、維持パルス発生回路５０ｂおよび８０ａは、表示電極対グループＤＧ２に維持パルスを印加し、放電セルＣｉｊ（ｉ＝１０８１〜２１６０）における放電を継続させる。
【０１５３】
なお、図１４において電力回収部は、各走査電極駆動回路４３ｃ、４３ｄに含まれ、維持電極駆動回路３４４に含まれていなかったが、反対に、各走査電極駆動回路４３ｃ、４３ｄに含まれず、維持電極駆動回路３４４に含まれてもよい。すなわち、各電力回収部５１ａ、５１ｂは削除され、スイッチング素子Ｑ５５ａとスイッチング素子Ｑ５６ａとの接続点、およびスイッチング素子Ｑ５５ｂとスイッチング素子Ｑ５６ｂとの接続点にバック経路ＲＢが接続される。さらに、維持パルス発生回路８０ａは、維持パルス発生回路８０においてコンデンサＣ８１を削除することにより構成される回路で置き換えられ、削除されたコンデンサＣ８１が接続されていた接続点に、バック経路ＲＢが接続される。
【０１５４】
なお、維持電極駆動回路３４４における所定電圧印加回路９０は、図１０に示す所定電圧印加回路１９０または図１２に示す所定電圧印加回路２９０で置き換えられてもよい。
【０１５５】
このように、実施の形態４におけるプラズマディスプレイパネルの駆動回路４６ａによれば、各走査電極駆動回路４３ｃ、４３ｄと維持電極駆動回路３４４とが、電力回収部を共有することができる。これにより、電力回収部に対応する部品点数が削減され、コストを低減することが可能となる。
【０１５６】
（実施の形態のまとめ）
なお、実施の形態１〜４においては、図３に示したように、すべてのサブフィールドにおいて、表示電極対グループＤＧ１と表示電極対グループＤＧ２とのサブフィールドの位相をずらしたサブフィールド構成を例に説明した。しかしながら本発明は、上述したサブフィールド構成に限定されるものではなく、例えば、すべての放電セルに対する維持期間の位相を揃えた書き込み・維持分離方式のサブフィールドをいくつか含むサブフィールド構成であっても適用することができる。
【０１５７】
なお、すべての放電セルに対して維持パルスを同時に印加する場合は、維持パルスの立ち上がりおよび立ち下がりにおける電極間容量は、２１６０本の維持電極において形成された電極間容量となる。したがって、電力回収部８１におけるＬＣ共振用のインダクタと電極間容量とのＬＣ共振周期は、１つの表示電極対グループ（１０８０本の維持電極）に維持パルスを印加する場合に比べて増大するため、適宜、タイミング信号を変更することが望ましい。
【０１５８】
なお、実施の形態１〜４においては、表示電極対グループが２グループの場合について一例を記載したが、３グループ以上の場合であっても回路を一部追加することで対応可能である。すなわち、Ｎグループの場合には、分離スイッチ回路１００に、分離スイッチ部１０１と同様のスイッチング素子で構成された分離スイッチ部をＮ個並列に設ける。Ｎ個の分離スイッチ部の一端は、維持パルス発生回路８０に共通に接続される。Ｎ個の分離スイッチ部の他端は、それぞれ電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮに接続される。所定電圧印加回路には、所定電圧スイッチ部９３と同様のスイッチング素子で構成された所定電圧スイッチ部をＮ個並列に設ける。Ｎ個の所定電圧スイッチ部の一端は、実施の形態３の場合、１つの電源経路に共通に接続され、実施の形態１および２の場合、Ｎ個の電源経路Ｒ１、Ｒ２、・・・、ＲＮにそれぞれスイッチング素子を介して接続される。Ｎ個の所定電圧スイッチ部の他端は、それぞれ電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮに接続される。実施の形態３の場合、１つの電源経路は１つの所定電圧源に接続され、実施の形態１および２の場合、Ｎ個の電源経路Ｒ１、Ｒ２、・・・、ＲＮは、それぞれＮ個の所定電圧源に接続される。電極経路ＲＧ１、ＲＧ２、・・・、ＲＧＮは、それぞれ維持電極グループＵＧ１、ＵＧ２、・・・、ＵＧＮに接続される。このような回路構成とすることで、表示電極対グループがＮ個の場合であっても単一の維持パルス発生回路から各表示電極対グループに維持パルスを印加することができるので、回路構成が簡単になり、駆動回路の製造コストを低減することが可能となる。さらに、輝度差を抑制し、画像表示品質を向上することが可能となる。
【０１５９】
なお、実施の形態１〜４において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて、適宜最適な値に設定することが望ましい。
【０１６０】
本発明は、高精細度パネルであっても十分なサブフィールド数を確保することができ、簡素でかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路を提供することができるので、プラズマディスプレイ装置として有用である。
【０１６１】
以上のように、実施の形態におけるプラズマディスプレイパネルの駆動回路によれば、分離スイッチ回路１００を備えることにより、単一の維持パルス発生回路（８０；８０ａ）が維持パルスを複数の維持電極グループＵＧ１、ＵＧ２へ、それぞれ異なる維持期間において印加することができる。これにより、高精細度パネルにおいて十分なサブフィールド数および維持パルス数を確保することができるため、プラズマディスプレイパネルを高精細度化かつ高輝度化させることが可能となる。それとともに、部品点数を少なくし、回路構成を簡素化することができるので、駆動回路を低コスト化することが可能となる。さらに、単一の維持パルス発生回路（８０；８０ａ）による構成を可能にすることにより、輝度差を抑制し、画像表示品質を向上することが可能となる。
【０１６２】
以上において、記述された数字は、本発明を具体的に説明するために例示したものであり、本発明は例示された数字に限定されない。また、ハードウェアによって構成された構成要素は、ソフトウェアによっても構成可能であり、ソフトウェアによって構成された構成要素は、ハードウェアによっても構成可能である。さらに、上述した実施形態におけるすべての構成要素のうち、いくつかを上述した実施形態とは異なる組み合わせで再構成することにより、異なる組み合わせの効果を奏することが可能である。
【０１６３】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１６４】
本発明は、プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に利用できる。
【符号の説明】
【０１６５】
１０    プラズマディスプレイパネル
２２    走査電極
２３    維持電極
２４    表示電極対
３２    データ電極
４０    プラズマディスプレイ装置
４１    画像信号処理回路
４２    データ電極駆動回路
４３ａ、４３ｂ、４３ｃ、４３ｄ    走査電極駆動回路
４４、１４４、２４４、３４４    維持電極駆動回路
４５    タイミング発生回路
４６、４６ａ    プラズマディスプレイパネルの駆動回路
５０、５０ａ、５０ｂ、８０、８０ａ    維持パルス発生回路
５１、５１ａ、５１ｂ、８１    電力回収部
５５、５５ａ、５５ｂ、８５    電圧クランプ部
６０、６０ａ、６０ｂ    初期化波形発生回路
７０、７０ａ、７０ｂ    走査パルス発生回路
９０、１９０、２９０    所定電圧印加回路
９３、９７、１９３、１９７、２９１、２９３、２９７  所定電圧スイッチ部
１００    分離スイッチ回路
１０１、１０３    分離スイッチ部
ＤＧ１、ＤＧ２    表示電極対グループ
Ｅ１、Ｅ２    所定電圧源
Ｒ１、Ｒ２    電源経路
ＲＢ    バック経路
ＳＧ１、ＳＧ２    走査電極グループ
ＵＧ１、ＵＧ２    維持電極グループ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルを構成する複数の維持電極を、少なくとも第１維持電極グループおよび第２維持電極グループに分割し、維持期間において維持パルスを印加する、プラズマディスプレイパネルの駆動回路であって、
前記維持パルスを発生する維持パルス発生回路と、
前記維持パルス発生回路と、前記第１維持電極グループヘの第１電極経路および前記第２維持電極グループヘの第２電極経路との間に接続され、前記維持パルス発生回路からの前記維持パルスを前記第１電極経路および前記第２電極経路に印加する分離スイッチ回路と、を有する、プラズマディスプレイパネルの駆動回路。
【請求項２】
前記分離スイッチ回路は、第１分離スイッチ部および第２分離スイッチ部を含み、
前記第１分離スイッチ部は、前記維持パルス発生回路と前記第１電極経路との間に接続され、オンされることにより前記維持パルス発生回路からの前記維持パルスを前記第１電極経路に印加し、
前記第２分離スイッチ部は、前記維持パルス発生回路と前記第２電極経路との間に接続され、オンされることにより前記維持パルス発生回路からの前記維持パルスを前記第２電極経路に印加する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項３】
前記第１分離スイッチ部および前記第２分離スイッチ部は、第１状態において、一方がオンされている間、他方はオフされる、請求項２に記載のプラズマディスプレイパネルの駆動回路。
【請求項４】
前記第１分離スイッチ部および前記第２分離スイッチ部は、前記第１状態とは異なる第２状態において、一方がオンされている間、他方もオンされる、請求項３に記載のプラズマディスプレイパネルの駆動回路。
【請求項５】
前記第１分離スイッチ部および前記第２分離スイッチ部のうちの少なくとも１つは、２つのスイッチング素子を含み、
前記２つのスイッチング素子は、順方向が互いに逆となるように直列に接続される、請求項２に記載のプラズマディスプレイパネルの駆動回路。
【請求項６】
さらに、所定電圧を前記第１電極経路および前記第２電極経路に、それぞれ所定のタイミングで印加する所定電圧印加回路を有する、請求項１に記載のプラズマディスプレイパネルの駆動回路。
【請求項７】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第１スイッチ部、および第２スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチング素子は、前記第１電源経路と前記第１スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第１スイッチ部に出力し、
前記第２スイッチング素子は、前記第２電源経路と前記第１スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第１スイッチ部に出力し、
前記第３スイッチング素子は、前記第１電源経路と前記第２スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第２スイッチ部に出力し、
前記第４スイッチング素子は、前記第２電源経路と前記第２スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第２スイッチ部に出力し、
前記第１スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第１電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第３スイッチング素子および前記第４スイッチング素子と前記第２電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第２電極経路に印加する、請求項７に記載のプラズマディスプレイパネルの駆動回路。
【請求項８】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチング素子、第２スイッチング素子、第１スイッチ部、および第２スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチング素子は、前記第１電源経路と前記第１スイッチ部および前記第２スイッチ部との間に接続され、オンされることにより、前記第１所定電圧を、前記第１スイッチ部および前記第２スイッチ部に出力し、
前記第２スイッチング素子は、前記第２電源経路と前記第１スイッチ部および前記第２スイッチ部との間に接続され、オンされることにより、前記第２所定電圧を、前記第１スイッチ部および前記第２スイッチ部に出力し、
前記第１スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第１電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第１スイッチング素子および前記第２スイッチング素子と前記第２電極経路との間に接続され、オンされることにより、前記第１所定電圧または前記第２所定電圧を前記第２電極経路に印加する、請求項７に記載のプラズマディスプレイパネルの駆動回路。
【請求項９】
前記所定電圧印加回路は、第１電源経路、第２電源経路、第１スイッチ部、第２スイッチ部、および第３スイッチ部を含み、
前記第１電源経路は、第１所定電圧源からの第１所定電圧を受け、
前記第２電源経路は、第２所定電圧源からの第２所定電圧を受け、
前記第１スイッチ部は、前記第２電源経路と前記第１電極経路との間に接続され、オンされることにより、前記第２所定電圧を前記第１電極経路に印加し、
前記第２スイッチ部は、前記第２電源経路と前記第２電極経路との間に接続され、オンされることにより、前記第２所定電圧を前記第２電極経路に印加し、
前記第３スイッチ部は、前記第１電源経路と前記分離スイッチ回路との間に接続され、オンされることにより、前記第１所定電圧を、前記分離スイッチ回路を介して前記第１電極経路および前記第２電極経路に印加する、請求項７に記載のプラズマディスプレイパネルの駆動回路。
【請求項１０】
請求項１に記載のプラズマディスプレイパネルの駆動回路と、
前記プラズマディスプレイパネルとを含む、プラズマディスプレイ装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009157180.tif 000018
【図２】
2009157180.tif 000019
【図３】
2009157180.tif 000020
【図４】
2009157180.tif 000021
【図５】
2009157180.tif 000022
【図６】
2009157180.tif 000023
【図７】
2009157180.tif 000024
【図８】
2009157180.tif 000025
【図９】
2009157180.tif 000026
【図１０】
2009157180.tif 000027
【図１１】
2009157180.tif 000028
【図１２】
2009157180.tif 000029
【図１３】
2009157180.tif 000030
【図１４】
2009157180.tif 000031
【図１５】
2009157180.tif 000032
【国際調査報告】
2009157180.tif 000033
2009157180.tif 000034
2009157180.tif 000035
2009157180.tif 000036