(57)【要約】  被試験デバイスを試験する試験装置であって、被試験デバイスの試験を制御する制御装置と、被試験デバイスとの間で信号を授受する複数の試験モジュールと、制御装置および複数の試験モジュールの間を接続する複数の中継装置であって、制御装置または制御装置側の中継装置に接続される上位側ポート部と、試験モジュール側の中継装置または試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、を備え、それぞれの中継装置は、試験モジュールから制御装置へのパケットをいずれかの下位側ポート部で受信し、当該下位側ポート部のポート識別情報をパケットに付加して上位側ポート部から送信し、制御装置は、パケットに付加された、試験モジュールから当該制御装置に至る経路上のそれぞれの下位側ポート部のポート識別情報に基づいて、パケットを送信した試験モジュールへの経路情報を特定する試験装置を提供する。
2009144842.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの試験を制御する制御装置と、
前記被試験デバイスとの間で信号を授受する複数の試験モジュールと、
前記制御装置および前記複数の試験モジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記試験モジュール側の中継装置または前記試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、
を備え、
それぞれの前記中継装置は、前記試験モジュールから前記制御装置へのパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記パケットに付加して前記上位側ポート部から送信し、
前記制御装置は、前記パケットに付加された、前記試験モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記パケットを送信した前記試験モジュールへの経路情報を特定する
試験装置。
【請求項２】
前記制御装置は、前記複数の中継装置を介して前記制御装置に接続された前記複数の試験モジュールを認識するための経路情報リードコマンドを前記複数の中継装置を介して前記複数の試験モジュールへと送信する送信部を有し、
それぞれの前記試験モジュールは、当該試験モジュールを識別するモジュール識別情報を含む戻りパケットを接続先の前記中継装置または前記制御装置へと返信し、
それぞれの前記中継装置は、前記下位側ポート部で受信した戻りパケットに当該下位側ポート部のポート識別情報を付加して前記上位側ポート部から送信する
請求項１に記載の試験装置。
【請求項３】
前記制御装置は、
前記経路情報リードコマンドに応じてそれぞれの前記試験モジュールから返信された戻りパケットを受け取ったことに応じて、当該試験モジュールに論理番号を割り当てる割当部と、
それぞれの前記試験モジュールからの前記戻りパケットに基づく前記経路情報を、前記論理番号に対応付けて格納する記憶部と、
を有する請求項２に記載の試験装置。
【請求項４】
前記制御装置の前記送信部は、指定された論理番号の前記試験モジュールに対するアクセス要求を受けたことに応じて、当該論理番号に対応付けられた前記経路情報を前記記憶部から読み出して、当該経路情報を宛先として含むパケットを当該制御装置に接続された前記中継装置へと更に送信し、
それぞれの前記中継装置は、前記上位側ポート部で受信したパケットの前記経路情報により指定される前記下位側ポート部から下位側へと当該パケットを送信する
請求項３に記載の試験装置。
【請求項５】
前記制御装置は、
前記複数の試験モジュールに対するブロードキャストリードを送信したことに応じてそれぞれの前記試験モジュールからの前記戻りパケットを受信したか否かを判定する受信判定部と、
前記複数の試験モジュールの全てから前記戻りパケットを受信したと判定されたことに応じて、前記複数の試験モジュールからの戻りデータに基づく戻り値を生成する生成部と、
を有する請求項４に記載の試験装置。
【請求項６】
前記戻り値生成部は、前記戻り値として、前記複数の試験モジュールからの戻りデータを並べたビットマップを生成する請求項５に記載の試験装置。
【請求項７】
前記戻り値生成部は、前記戻り値として、前記複数の試験モジュールからの戻りデータの論理積、否定論理積、論理和、または否定論理和を算出する請求項５に記載の試験装置。
【請求項８】
前記記憶部は、前記論理番号及び前記経路情報の対応付けが初期化されたことに応じて、前記制御装置に接続された前記中継装置のそれぞれの前記下位側ポート部に論理番号を対応付け、当該下位側ポート部より下位側へとブロードキャストリードを送信すべきことを示す前記経路情報を格納する請求項３から７の何れかに記載の試験装置。
【請求項９】
被試験デバイスを試験する試験装置における試験方法であって、
前記試験装置は、
前記被試験デバイスの試験を制御する制御装置と、
前記被試験デバイスとの間で信号を授受する複数の試験モジュールと、
前記制御装置および前記複数の試験モジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記試験モジュール側の中継装置または前記試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、
を備え、
それぞれの前記中継装置により、前記試験モジュールから前記制御装置へのパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記パケットに付加して前記上位側ポート部から送信し、
前記制御装置により、前記パケットに付加された、前記試験モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記パケットを送信した前記試験モジュールへの経路情報を特定する
試験方法。
【請求項１０】
制御装置と、
複数のモジュールと、
前記制御装置および前記複数のモジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記モジュール側の中継装置または前記モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、
を備え、
それぞれの前記中継装置は、前記モジュールから前記制御装置へのパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記パケットに付加して前記上位側ポート部から送信し、
前記制御装置は、前記パケットに付加された、前記モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記パケットを送信した前記モジュールへの経路情報を特定する
システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスを試験する試験装置、試験方法およびシステムに関する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．米国特許出願第６１／０５７２０５号  出願日  ２００８年５月３０日
【背景技術】
【０００２】
半導体装置等を試験する試験装置は、複数の試験モジュールと、制御装置とを備える。各試験モジュールは、被試験デバイスと信号を授受する。試験装置は、各試験モジュールと例えばＰＣＩ等のバスを介して接続される。このような試験装置によれば、制御装置と複数の試験モジュールとの間の接続形態を変更することができる。【０００３】
このような試験装置では、制御装置と複数の試験モジュールとの間の接続形態が変更された場合、制御装置が初期化処理を行うことにより、各試験モジュールに対してアクセス可能となる。より詳しくは、制御装置は、各試験モジュール内のコンフィグレーションレジスタから情報を読み出して、各試験モジュールの記憶領域を、バスのアドレス空間上のアドレスに整列して割り当てる。そして、制御装置は、各試験モジュールに割り当てられたアドレスのエントリ値を、対応する試験モジュールのコンフィグレーションレジスタに書き込む。これにより、制御装置は、初期化処理を完了することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このような試験装置では、初期化処理において、多数の試験モジュールのそれぞれのコンフィグレーションレジスタに対して、読み出しおよび書き込みをしなければならない。従って、このような試験装置では、初期化処理が煩雑となっていた。【０００５】
また、複数の試験モジュールの全てをアクセス対象としたブロードキャストコマンドが与えられた場合、制御装置は、当該コマンドにより指定されたアドレスが、いずれの試験モジュールに割り当てられたアドレスの範囲にヒットするかを判断しなければならない。しかし、このような試験装置では、制御装置がそれぞれの試験モジュールに割り当てられたアドレスの範囲を管理していないので、ブロードキャストコマンドを取り扱うことは困難であった。【０００６】
そこで本発明は、上記の課題を解決することのできる試験装置、試験方法およびシステムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスの試験を制御する制御装置と、前記被試験デバイスとの間で信号を授受する複数の試験モジュールと、前記制御装置および前記複数の試験モジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記試験モジュール側の中継装置または前記試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、を備え、それぞれの前記中継装置は、前記試験モジュールから前記制御装置へのパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記パケットに付加して前記上位側ポート部から送信し、前記制御装置は、前記パケットに付加された、前記試験モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記パケットを送信した前記試験モジュールへの経路情報を特定する試験装置を提供する。【０００８】
本発明の第２の態様においては、被試験デバイスを試験する試験装置における試験方法であって、前記試験装置は、前記被試験デバイスの試験を制御する制御装置と、前記被試験デバイスとの間で信号を授受する複数の試験モジュールと、前記制御装置および前記複数の試験モジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記試験モジュール側の中継装置または前記試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、を備え、それぞれの前記中継装置により、前記試験モジュールから前記制御装置へのパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記パケットに付加して前記上位側ポート部から送信し、前記制御装置により、前記パケットに付加された、前記試験モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記パケットを送信した前記試験モジュールへの経路情報を特定する試験方法を提供する。【０００９】
本発明の第３の態様においては、制御装置と、複数のモジュールと、前記制御装置および前記複数のモジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記モジュール側の中継装置または前記モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、を備え、それぞれの前記中継装置は、前記モジュールから前記制御装置へのパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記パケットに付加して前記上位側ポート部から送信し、前記制御装置は、前記パケットに付加された、前記モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記パケットを送信した前記モジュールへの経路情報を特定するシステムを提供する。【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本実施形態に係る試験装置１０の構成を示す。
【図２】図２は、制御装置１２、試験モジュール１４および中継装置１６の機能ブロックを示す。
【図３】図３は、本実施形態に係る試験装置１０の初期化処理フローを示す。
【図４】図４は、本実施形態に係る試験装置１０の、試験モジュール１４に対してアクセス要求を発行する時の処理フローを示す。
【図５】図５は、試験装置１０の接続の一例を示す。
【図６】図６は、図５に示された試験装置１０において、経路情報リードコマンドに応じて各試験モジュール１４が送信した戻りパケットのそれぞれに対応して制御装置１２が取得するデータの一例を示す。
【図７】図７は、図６に示されるデータの各ビットフィールドの内容を示す。
【図８】図８は、記憶部３２に格納される経路情報および論理番号の一例を示す。
【図９】図９は、図５に示される試験装置１０において、ＣＰＵ２８が試験モジュール１４に対してアクセス要求を発行した場合における、処理の流れを示す。
【図１０】図１０は、制御装置１２が試験モジュール１４へと送信するパケットの一例を示す。
【図１１】図１１は、試験モジュール１４が中継装置１６へと返信する戻りパケットの一例を示す。
【図１２】図１２は、セカンダリの中継装置１６が送信する戻りパケットの一例を示す。
【図１３】図１３は、プライマリの中継装置１６が送信する戻りパケットの一例を示す。
【図１４】図１４は、本実施形態の変形例に係る制御装置１２、試験モジュール１４および中継装置１６の機能ブロックを示す。
【発明を実施するための最良の形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００１３】
図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、半導体装置等の被試験デバイスを試験する。試験装置１０は、制御装置１２と、複数の試験モジュール１４と、複数の中継装置１６とを備える。制御装置１２は、制御プログラムを実行して制御装置１２の動作を制御することにより、被試験デバイスの試験を制御する。【００１４】
各試験モジュール１４は、被試験デバイスとの間で信号を授受する。各試験モジュール１４は、試験信号を被試験デバイス供給し、試験信号に応じて被試験デバイスが出力した出力信号を受け取る。そして、各試験モジュール１４は、受け取った出力信号の値と期待値とを比較する。各試験モジュール１４は、例えばテストヘッド内に収納されたボードであってよい。【００１５】
複数の中継装置１６は、制御装置１２および複数の試験モジュール１４の間を接続する。各中継装置１６は、上位側に１個のポートを有し、下位側に少なくとも１つのポートを有する。各中継装置１６は、上位側のポートに、制御装置１２または他の中継装置１６の下位側のポートが接続される。各中継装置１６は、下位側のポートに、試験モジュール１４または他の中継装置１６の上位側のポートが接続される。中継装置１６は、例えばテストヘッド内に収納されたスイッチボードであってよい。【００１６】
また、制御装置１２と中継装置１６との間、中継装置１６と試験モジュール１４との間、および、中継装置１６と中継装置１６との間は、伝送路２０により接続される。伝送路２０は、シリアルデータを伝送するケーブルであってよい。【００１７】
このような試験装置１０は、最上位に制御装置１２が配置され、末端に試験モジュール１４が配置されたスター型（またはツリー型）のネットワーク構成となる。また、試験装置１０は、制御装置１２に直接接続された試験モジュール１４を含む構成であってもよい。また、試験装置１０では、制御装置１２、中継装置１６および複数の試験モジュール１４の接続形態の変更、並びに、試験モジュール１４および中継装置１６の追加および削減を自在にすることができる。【００１８】
図２は、制御装置１２、試験モジュール１４および中継装置１６の機能ブロックを示す。制御装置１２は、ＣＰＵ２８と、通信部３０とを有する。ＣＰＵ２８は、プログラムを実行して各試験モジュール１４へのアクセス要求を発行する。通信部３０は、ＣＰＵ２８から与えられたアクセス要求を試験モジュール１４へ送信する。また、通信部３０は、試験モジュール１４からのアクセス要求に応じた応答結果を受信して、受信した応答結果をＣＰＵ２８へ返信する。【００１９】
通信部３０は、記憶部３２と、送信部３４と、少なくとも１つの制御ポート部３６と、受信部３８と、割当部４０とを含む。記憶部３２は、当該制御装置１２から複数の試験モジュール１４のそれぞれへの経路を表わす経路情報を、試験モジュール１４のそれぞれの論理番号と対応付けて記憶する。【００２０】
送信部３４は、パケットをいずれかの制御ポート部３６を介して試験モジュール１４へと送信する。送信部３４は、送信するパケットに、アクセス要求の内容を表わすコマンドを含めるとともに、当該パケットを与えるべき試験モジュール１４への経路を表わす経路情報を宛先として含める。また、送信部３４は、初期化処理において、経路情報リードコマンド（詳細を後述する。）を含むパケットをそれぞれの試験モジュール１４へと送信する。【００２１】
各制御ポート部３６は、試験モジュール１４または中継装置１６と接続される。各制御ポート部３６は、接続された試験モジュール１４または中継装置１６とデータのやり取りをする。【００２２】
受信部３８は、それぞれの試験モジュール１４から当該制御装置１２へ送信されたパケットである戻りパケットを制御ポート部３６を介して受信する。また、受信部３８は、初期化処理において、経路情報リードコマンドに応じて複数の試験モジュール１４のそれぞれから返信された複数の戻りパケットに基づき、当該試験装置１０が有する複数の試験モジュール１４を特定する。さらに、受信部３８は、これら複数の戻りパケットに基づき、当該制御装置１２からそれぞれの試験モジュール１４への経路を表わす経路情報を特定する。【００２３】
割当部４０は、初期化処理において、経路情報リードコマンドに応じてそれぞれの試験モジュール１４から返信された戻りパケットを受け取ったことに応じて、それぞれの試験モジュール１４に論理番号を割り当てる。【００２４】
各中継装置１６は、上位側ポート部４４と、少なくとも１つの下位側ポート部４６と、中継処理部４８とを含む。上位側ポート部４４は、制御装置１２が有するいずれかの制御ポート部３６、または、当該中継装置１６より制御装置１２側（即ち、上位側）の他の中継装置１６が有するいずれかの下位側ポート部４６と接続される。上位側ポート部４４は、接続された制御装置１２または中継装置１６とデータのやり取りをする。【００２５】
各下位側ポート部４６は、試験モジュール１４、または、当該中継装置１６より試験モジュール１４側（即ち、下位側）の他の中継装置１６が有する上位側ポート部４４と接続される。各下位側ポート部４６は、接続された試験モジュール１４または中継装置１６とデータのやり取りをする。【００２６】
中継処理部４８は、制御装置１２から試験モジュール１４へのパケットを上位側ポート部４４を介して受信する。そして、中継処理部４８は、受信したパケットを、当該パケットに含まれる経路情報により指定される下位側ポート部４６から下位側へと送信する。また、中継処理部４８は、試験モジュール１４から制御装置１２への戻りパケットをいずれかの下位側ポート部４６を介して受信する。そして、中継処理部４８は、受信した戻りパケットを、上位側ポート部４４から上位側へと送信する。【００２７】
各試験モジュール１４は、モジュールポート部５２と、モジュール処理部５４とを含む。モジュールポート部５２は、中継装置１６が有するいずれかの下位側ポート部４６、または、制御装置１２が有するいずれかの制御ポート部３６と接続される。モジュールポート部５２は、接続された中継装置１６または制御装置１２とデータのやり取りをする。【００２８】
モジュール処理部５４は、制御装置１２から当該試験モジュール１４へと送信されたパケットをモジュールポート部５２を介して受信する。モジュール処理部５４は、当該パケットに含まれるコマンドに応じた処理を実行する。さらに、モジュール処理部５４は、当該パケットに含まれるコマンドが読出コマンドである場合、処理結果（即ち、読出データ）を含んだ戻りパケットを、モジュールポート部５２を介して当該試験モジュール１４に接続された中継装置１６または制御装置１２へと送信する。【００２９】
ここで、複数の試験モジュール１４のそれぞれには、当該試験モジュール１４を当該試験装置１０内において識別させるモジュール識別情報が予め設定されている。各試験モジュール１４は、当該試験モジュール１４に対して設定されたモジュール識別情報を、内部のレジスタ等に記憶する。【００３０】
また、複数の中継装置１６のそれぞれが有する各下位側ポート部４６には、当該下位側ポート部４６を、当該中継装置１６内において識別するポート識別情報が予め設定されている。各中継装置１６は、それぞれの下位側ポート部４６に設定されているポート識別情報を、内部のレジスタ等に記憶する。【００３１】
また、制御装置１２が有する各制御ポート部３６には、当該制御ポート部３６を、当該制御装置１２内において識別する制御ポート識別情報が予め設定されている。そして、制御装置１２は、それぞれの制御ポート部３６に設定されている制御ポート識別情報を、内部のレジスタ等に記憶する。【００３２】
また、複数の中継装置１６のそれぞれは、当該中継装置１６の制御装置１２からの接続順位を示す接続順位情報を、内部のレジスタ等に記憶する。即ち、各中継装置１６は、当該中継装置１６が制御装置１２に直接接続された順位が１番目のデバイス（プライマリ）であるか、プライマリの中継装置１６に接続された順位が２番目のデバイス（セカンダリ）であるか等を表わす接続順位情報を、内部のレジスタに記憶してよい。【００３３】
図３は、本実施形態に係る試験装置１０の初期化処理フローを示す。試験装置１０は、制御装置１２に複数の試験モジュール１４および中継装置１６が接続された場合、例えば利用者の指示等に応じて、図３に示される初期化処理を実行する。【００３４】
初期化処理において、まず、制御装置１２の送信部３４は、経路情報リードコマンドを含むパケットを、複数の中継装置１６を介して複数の試験モジュール１４へと送信する（Ｓ１１）。ここで、経路情報リードコマンドは、複数の中継装置１６を介して制御装置１２に接続された複数の試験モジュール１４を認識するための読出コマンドである。制御装置１２の送信部３４は、一例として、経路情報リードコマンドをブロードキャスト送信してもよい。【００３５】
続いて、それぞれの試験モジュール１４のモジュール処理部５４は、制御装置１２から送信された経路情報リードコマンドを含むパケットを受信する（Ｓ１２）。続いて、それぞれの試験モジュール１４は、当該試験モジュール１４を識別するモジュール識別情報を含む戻りパケットを生成する。そして、それぞれの試験モジュール１４は、生成した戻りパケットを、当該試験モジュール１４に接続された接続先の中継装置１６または制御装置１２へと返信する（Ｓ１３）。【００３６】
続いて、それぞれの中継装置１６は、いずれかの下位側ポート部４６を介して、当該下位側ポート部４６に接続された他の中継装置１６または試験モジュール１４から戻りパケットを受信する（Ｓ１４）。続いて、それぞれの中継装置１６は、それぞれの下位側ポート部４６で受信した戻りパケットのそれぞれに、当該戻りパケットを受信した下位側ポート部４６のポート識別情報を付加する。これに加え、それぞれの中継装置１６は、それぞれの下位側ポート部４６で受信した戻りパケットのそれぞれに、付加したポート識別情報に対応付けて当該制御装置１２の接続順位情報を、更に付加してよい。そして、それぞれの中継装置１６は、上位側ポート部４４から、ポート識別情報および接続順位情報が付加されたパケットを、当該上位側ポート部４４に接続された制御装置１２または中継装置１６へと送信する（Ｓ１５）。【００３７】
続いて、制御装置１２の受信部３８は、当該制御ポート部３６に接続された中継装置１６または試験モジュール１４から戻りパケットを受信する（Ｓ１６）。続いて、制御装置１２の受信部３８は、受信した戻りパケットのそれぞれに含まれるポート識別情報および接続順位情報を、当該戻りパケットを受信した制御ポート部３６の制御ポート識別情報とともに格納する（Ｓ１７）。この結果、受信部３８は、受信したそれぞれの戻りパケットに対応して、当該戻りパケットが通過した試験モジュール１４から当該制御装置１２に至る経路上のそれぞれの下位側ポート部４６のポート識別情報および接続順位情報、並びに、制御ポート識別情報を、格納することができる。【００３８】
続いて、制御装置１２の受信部３８は、格納されたモジュール識別情報に基づいて、それぞれの戻りパケットを送信した試験モジュール１４を特定する。さらに、制御装置１２の受信部３８は、受信したそれぞれの戻りパケットに対応して格納された、ポート識別情報および接続順位情報、並びに、制御ポート識別情報に基づいて、当該制御装置１２から当該戻りパケットを送信した試験モジュール１４への経路を表わす経路情報を特定する（Ｓ１８）。【００３９】
続いて、制御装置１２の割当部４０は、経路情報リードコマンドに応じてそれぞれの試験モジュール１４から返信された戻りパケットを受け取ったことに応じて、当該試験モジュール１４に論理番号を割り当てる（Ｓ１９）。ここで、戻りパケットは当該試験装置１０が備える全ての試験モジュール１４から送信されるので、割当部４０は、複数の試験モジュール１４のそれぞれに論理番号を割り当てることができる。続いて、制御装置１２の記憶部３２は、それぞれの試験モジュール１４からの戻りパケットに基づく経路情報を、対応する試験モジュール１４の論理番号に対応付けて格納する（Ｓ２０）。そして、当該試験装置１０が備える複数の試験モジュール１４の全てについて、経路情報および論理番号が記憶部３２に記憶されると、制御装置１２は、それぞれの試験モジュール１４に対してアクセス可能となる。【００４０】
以上のように本実施形態に係る試験装置１０は、それぞれの試験モジュール１４からモジュール識別情報を読み出すことにより、初期化処理を行う。これにより、試験装置１０によれば、簡易に初期化処理を行うことができる。【００４１】
図４は、本実施形態に係る試験装置１０の、試験モジュール１４に対してアクセス要求を発行する時の処理フローを示す。まず、制御装置１２の送信部３４は、ＣＰＵ２８から指定された論理番号の試験モジュール１４に対するアクセス要求を受けたことに応じて、当該論理番号に対応付けられた経路情報を記憶部３２から読み出す（Ｓ３１）。【００４２】
続いて、制御装置１２の送信部３４は、アクセス要求の内容を表わすコマンドを含むとともに、読み出した経路情報を宛先として含むパケットを生成する。そして、制御装置１２の送信部３４は、生成したパケットを、読み出した経路情報により指定される制御ポート部３６から、当該制御装置１２に接続された中継装置１６または試験モジュール１４へと送信する（Ｓ３２）。【００４３】
続いて、中継装置１６は、コマンドおよび経路情報を含むパケットを上位側ポート部４４により受信する。中継装置１６は、上位側ポート部４４により受信したパケットを、当該パケットに含まれる経路情報により指定される下位側ポート部４６から、下位側の他の中継装置１６または試験モジュール１４へと送信する（Ｓ３３）。【００４４】
続いて、試験モジュール１４は、コマンドおよび経路情報を含むパケットをモジュールポート部５２により受信する。試験モジュール１４は、モジュールポート部５２により受信したパケットに含まれるコマンドに応じた処理を実行する（Ｓ３４）。【００４５】
また、試験モジュール１４は、読出コマンドを受け取った場合には、処理結果（読出データ）を含む戻りパケットを、モジュールポート部５２から返信する（Ｓ３５）。この場合において、試験モジュール１４は、戻りパケットに当該試験モジュール１４のモジュール識別情報を付加してよい。【００４６】
続いて、中継装置１６は、いずれかの下位側ポート部４６により受信した戻りパケットを、上位側ポート部４４から送信する（Ｓ３６）。この場合において、中継装置１６は、戻りパケットに、当該戻りパケットを受信した下位側ポート部４６のポート識別情報を付加してよい。【００４７】
続いて、制御装置１２は、いずれかの制御ポート部３６により戻りパケットを受信する。そして、制御装置１２は、受信した戻りパケットに含まれる処理結果（読出データ）を、アクセス要求に応じた応答としてＣＰＵ２８に返信する（Ｓ３７）。【００４８】
以上のように本実施形態に係る試験装置１０は、複数の試験モジュール１４のそれぞれの論理番号と、制御装置１２からそれぞれの試験モジュール１４までの経路情報とを対応付けて記憶している。従って、試験装置１０は、アクセス対象となる試験モジュール１４の経路情報を読み出して宛先としてパケットに含めて送信すれば、目的の試験モジュール１４へアクセス要求を転送することができる。これにより、試験装置１０は、アクセス要求により指定されたアドレスが、いずれの試験モジュール１４に割り当てられたアドレス範囲にヒットするかを判断しなくてよい。【００４９】
図５は、試験装置１０の接続の一例を示す。試験装置１０は、一例として、制御装置１２と、第１〜第２のプライマリの中継装置１６と、第１〜第２のセカンダリの中継装置１６と、第１〜第１０の試験モジュール１４とを備えてよい。【００５０】
本例において、制御装置１２は、第１〜第４の制御ポート部３６を有する。第１の制御ポート部３６には、第１０の試験モジュール１４が接続される。第２の制御ポート部３６には、第１のプライマリの中継装置１６が接続される。第３の制御ポート部３６には何らデバイスが接続されない。第４の制御ポート部３６には、第２のプライマリの中継装置１６が接続される。【００５１】
また、本例において、それぞれの中継装置１６は、第１〜第３の下位側ポート部４６を有する。第１のプライマリの中継装置１６の第１、第２および第３の下位側ポート部４６には、第３、第２および第１の試験モジュール１４が接続される。【００５２】
第２のプライマリの中継装置１６の第１の下位側ポート部４６には、第１のセカンダリの中継装置１６が接続される。第２のプライマリの中継装置１６の第２の下位側ポート部４６には、第２のセカンダリの中継装置１６が接続される。【００５３】
第１のセカンダリの中継装置１６の第１、第２および第３の下位側ポート部４６には、第６、第５および第４の試験モジュール１４が接続される。第２のセカンダリの中継装置１６の第１、第２および第３の下位側ポート部４６には、第９、第８および第７の試験モジュール１４が接続される。【００５４】
以下、このような構成の試験装置１０を例として、具体的に処理を説明する。【００５５】
図６は、図５に示された試験装置１０において、経路情報リードコマンドに応じて各試験モジュール１４が送信した戻りパケットのそれぞれに対応して制御装置１２が取得するデータの一例を示す。図７は、図６に示されるデータの各ビットフィールドの内容を示す。【００５６】
制御装置１２は、経路情報リードコマンドに応じて各試験モジュール１４が送信した戻りパケットのそれぞれに対応して、例えば図６に示されるような３２ビットのデータを取得する。【００５７】
図６に示される各データの第１ビットから第８ビットまでの値は、対応する戻りパケットを受信した制御ポート部３６を識別する制御ポート識別情報を表わす。また、第９ビットから第１６ビットまでの値は、対応する戻りパケットが通過したプライマリの中継装置１６の下位側ポート部４６を識別するポート識別情報を表わす。また、第１７ビットから第２４ビットまでの値は、対応する戻りパケットが通過したセカンダリの中継装置１６の下位側ポート部４６を識別するポート識別情報を表わす。また、第２５ビットから第３２ビットまでの値は、対応する戻りパケットを送信した試験モジュール１４を識別するモジュール識別情報を表わす。【００５８】
従って、例えば、図６の上から９番目のデータは第１〜８ビットが"０４"であるので、当該データに対応する戻りパケットは、第４の制御ポート部３６で受信されたことがわかる。また、当該データは第９〜１６ビットが"０２"であるので、当該データに対応する戻りパケットは、プライマリの中継装置１６が有する第２の下位側ポート部４６を通過したことがわかる。また、当該データは第１７〜２４ビットが"０１"であるので、当該データに対応する戻りパケットは、セカンダリの中継装置１６が有する第１の下位側ポート部４６を通過したことがわかる。また、当該データは、第２５〜３２ビットが"０６"であるので、当該データに対応する戻りパケットは、第６の試験モジュール１４から返信されたことがわかる。【００５９】
制御装置１２は、経路情報リードコマンドを送信した結果、以上のようなデータをそれぞれの戻りパケット毎に取得するので、当該試験装置１０に接続された全ての試験モジュール１４についての、モジュール識別情報および経路情報を特定することができる。【００６０】
図８は、記憶部３２に格納される経路情報および論理番号の一例を示す。制御装置１２は、経路情報リードコマンドに応じて各試験モジュール１４が送信したそれぞれの戻りパケットに付加されたモジュール識別情報に基づき、当該試験装置１０に接続された全ての試験モジュール１４の種別等を特定する。そして、制御装置１２は、特定した全ての試験モジュール１４のそれぞれに、ＣＰＵ２８からのアクセスが可能なように固有の論理番号を割り当てる。さらに、制御装置１２は、経路情報リードコマンドに応じて各試験モジュール１４が送信したそれぞれの戻りパケットに付加されたポート識別情報、および、それぞれの戻りパケットを制御ポート部３６を示す制御ポート識別情報に基づき、当該制御装置１２からそれぞれの試験モジュール１４へのパケットの伝送経路を表わす経路情報を特定する。【００６１】
そして、記憶部３２は、当該試験装置１０に接続されたそれぞれの試験モジュール１４に対応する、論理番号および経路情報の組を、互いに対応付けて記憶する。記憶部３２は、例えば、図６に示される、モジュール識別情報（第２５〜３２ビットの値）を除く値を、経路情報として記憶してよい。また、記憶部３２は、論理番号および経路情報の組を、論理番号順に整列して記憶してよい。これにより、ＣＰＵ２８が論理番号を指定して試験モジュール１４にアクセス要求を発行する場合において、送信部３４は、当該アクセス要求を指定するコマンドを送信する宛先である経路情報を、記憶部３２から読み出すことができる。【００６２】
なお、記憶部３２は、当該試験装置１０に接続可能な試験モジュール１４の数（例えば、６４個）に対応する経路情報および論理番号の組を記憶する領域を予め有してよい。また、記憶部３２は、リセット後に各記憶領域に記憶されるリセット値も併せて記憶してもよい。【００６３】
図９は、図５に示される試験装置１０において、ＣＰＵ２８が試験モジュール１４に対してアクセス要求を発行した場合における、処理の流れを示す。図１０、図１１、図１２および図１３は、図９の処理において伝送されるパケットの一例を示す。【００６４】
まず、ステップＳ１０１において、ＣＰＵ２８は、例えば送信部３４内における論理番号指定用のレジスタに、アクセス対象となる試験モジュール１４の論理番号を書き込む。続いて、ステップＳ１０２において、ＣＰＵ２８は、送信部３４内におけるアドレス指定用のレジスタに、アクセス対象となるアドレスの、試験モジュール１４におけるエントリーポイントからのオフセット値を書き込む。【００６５】
続いて、ステップＳ１０３において、ＣＰＵ２８は、送信部３４内における、指定されたアクセス要求を試験モジュール１４に送信するためのトリガとなるレジスタに対して、アクセスを行う。本例においては、ＣＰＵ２８は、読出コマンドを送信するためのトリガとなるレジスタに対して、読み出しのアクセスを行う。【００６６】
続いて、ステップＳ１０４において、制御装置１２の送信部３４は、コマンドの内容を表わすコード、経路情報およびオフセット値を含んだパケットを生成する。この場合において、送信部３４は、論理番号指定用のレジスタに書き込まれた論理番号に対応して記憶された経路情報を、記憶部３２から読み出してパケットに含める。そして、送信部３４は、生成したパケットを、読み出した経路情報により指定された制御ポート部３６から送信する。【００６７】
例えば、送信部３４は、図１０に示されるようなパケットを生成する。即ち、送信部３４は、ヘッダ部分（Ｃｏｍｍａｎｄ）に、リードコマンド（Ｎｏｒｍａｌ  Ｓｉｎｇｌｅ  Ｒｅａｄ２４）を表わすコード（Ｃｏｄｅ０＝"０ｘ２４"）を含むパケットを生成する。さらに、送信部３４は、ヘッダ部分に、プライマリの中継装置１６内の当該パケットを通過させるべき第２の下位側ポート部４６を指定するポート識別情報（Ｐｒｉｍａｒｒｙ  Ｓｗｉｔｃｈ  ｆｉｅｌｄ＝"０ｘ０２"）を含むパケットを生成する。さらに、送信部３４は、ヘッダ部分に、セカンダリの中継装置１６内の当該パケットを通過させるべき第１の下位側ポート部４６を指定するポート識別情報（Ｓｅｃｏｎｄａｒｙ  Ｓｗｉｔｃｈ  ｆｉｅｌｄ＝"０ｘ０１"）を含むパケットを生成する。また、さらに、送信部３４は、アドレス部分（Ａ０−Ａ２）に、アクセス対象となる試験モジュール１４のエントリからのオフセット値（０ｘ１２０）を含むパケットを生成する。そして、送信部３４は、このようなパケットを、読み出した経路情報により指定された制御ポート部３６（本例においては、第４の制御ポート部３６）から送信する。【００６８】
続いて、ステップＳ１０５において、プライマリの中継装置１６は、制御装置１２からパケットを受信し、受信したパケットを経路情報に示された下位側ポート部４６から送信する。本例においては、第２のプライマリの中継装置１６が、制御装置１２の第４の制御ポート部３６からパケットを受信する。そして、第２のプライマリの中継装置１６が、受信したパケットを、当該パケットを通過させるべきプライマリの中継装置１６が有する下位側ポート部４６を指定するポート識別情報に記述された第２の下位側ポート部４６から送信する。【００６９】
続いて、ステップＳ１０６において、セカンダリの中継装置１６は、プライマリの中継装置１６からパケットを受信し、受信したパケットを経路情報に示された下位側ポート部４６から送信する。本例においては、第１のセカンダリの中継装置１６が、第２のプライマリの中継装置１６からパケットを受信する。そして、第１のセカンダリの中継装置１６が、受信したパケットを、当該パケットを通過させるべきセカンダリの中継装置１６が有する下位側ポート部４６を指定するポート識別情報に記述された第１の下位側ポート部４６から送信する。【００７０】
続いて、ステップＳ１０７において、試験モジュール１４は、セカンダリの中継装置１６からパケットを受信し、受信したパケットのコードにより指定された動作を実行する。そして、試験モジュール１４は、実行結果（読出データ）を含む戻りパケットをセカンダリの中継装置１６へ返信する。本例においては、第６の試験モジュール１４が、第１のセカンダリの中継装置１６からパケットを受信し、エントリーポイントにオフセット値（０ｘ１２０）を加算したアドレスからデータを読み出す。そして、第６の試験モジュール１４が、実行結果（読出データ）を含む戻りパケットを第１のセカンダリの中継装置１６へ返信する。【００７１】
例えば、試験モジュール１４は、図１１に示されるような戻りパケットを生成する。即ち、試験モジュール１４は、ヘッダ部分（Ｃｏｍｍａｎｄ）に、リードコマンドの応答データ（Ｎｏｒｍａｌ  Ｓｉｎｇｌｅ  Ｒｅａｄ  Ｄａｔａ２４）を表わすコード（Ｃｏｄｅ０＝"０ｘ２５"）を含むパケットを生成する。さらに、試験モジュール１４は、アドレス部分（Ａ０−Ａ２）に、アクセス対象となる試験モジュール１４のエントリからのオフセット値（０ｘ１２０）を含む戻りパケットを生成する。また、さらに、試験モジュール１４は、ペイロード部分（Ｄ０−Ｄ３）に、読み出しデータ（０ｘ１２３４５６７８）を含む戻りパケットを生成する。そして、試験モジュール１４は、このような戻りパケットを、当該試験モジュール１４に接続された中継装置１６へ返信する。【００７２】
続いて、ステップＳ１０８において、セカンダリの中継装置１６は、試験モジュール１４から戻りパケットを受信し、受信した戻りパケットに当該戻りパケットを受信した下位側ポート部４６のポート識別情報を付加する。そして、セカンダリの中継装置１６は、ポート識別情報を付加した戻りパケットを上位側ポート部４４からプライマリの中継装置１６へ送信する。本例においては、図１２に示されるように、第１のセカンダリの中継装置１６が、受信した戻りパケットに、第１の下位側ポート部４６のポート識別番号（０ｘ０１）を、セカンダリの中継装置１６が有する下位側ポート部４６を指定するポート識別情報が記述される領域（Ｓｅｃｏｎｄａｒｙ  Ｓｗｉｔｃｈ  ｆｉｅｌｄ）に記述する。【００７３】
続いて、ステップＳ１０９において、プライマリの中継装置１６は、セカンダリの中継装置１６から戻りパケットを受信し、受信した戻りパケットに当該戻りパケットを受信した下位側ポート部４６のポート識別情報を付加する。そして、プライマリの中継装置１６は、ポート識別情報を付加した戻りパケットを上位側ポート部４４から制御装置１２へ送信する。本例においては、図１３に示されるように、第２のプライマリの中継装置１６が、受信した戻りパケットに、第２の下位側ポート部４６のポート識別番号（０ｘ０２）を、プライマリの中継装置１６が有する下位側ポート部４６を指定するポート識別情報が記述される領域（Ｐｒｉｍａｒｒｙ  Ｓｗｉｔｃｈ  ｆｉｅｌｄ）に記述する。【００７４】
続いて、ステップＳ１１０において、制御装置１２の受信部３８は、プライマリの中継装置１６から戻りパケットを受信する。そして、制御装置１２の受信部３８は、受信した戻りパケットに含まれる実行結果（読出データ＝０ｘ１２３４５６７８）を例えばリトライで待たせていたＣＰＵ２８からのアクセスに対して返信する。【００７５】
以上のように試験装置１０によれば、制御装置１２が、初期化処理において記憶された経路情報に基づき、指定された試験モジュール１４へ容易にアクセス要求を送信することができる。【００７６】
図１４は、本実施形態の変形例に係る制御装置１２、試験モジュール１４および中継装置１６の機能ブロックを示す。本変形例に係る試験装置１０は、本実施形態に係る試験装置１０と略同一の構成および機能を採るので、本実施形態に係る試験装置１０が備える部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。【００７７】
本変形例に係る制御装置１２が有する通信部３０は、受信判定部６２と、戻り値生成部６４とを、更に含む。受信判定部６２は、複数の試験モジュール１４に対するブロードキャストリードを送信したことに応じてそれぞれの試験モジュール１４からの戻りパケットを受信したか否かを判定する。戻り値生成部６４は、受信判定部６２によって複数の試験モジュール１４の全てから戻りパケットを受信したと判定されたことに応じて、複数の試験モジュール１４からの戻りデータに基づく戻り値を生成する。【００７８】
さらに、本変形例において、記憶部３２は、論理番号及び経路情報の対応付けが初期化されたことに応じて、制御装置１２に接続された中継装置１６のそれぞれの下位側ポート部４６に論理番号を対応付け、当該下位側ポート部４６より下位側へとブロードキャストリードを送信すべきことを示す経路情報を格納する。【００７９】
このような変形例に係る試験装置１０は、一回のコマンドの発行により複数の試験モジュール１４から並行してデータを読み出すブロードキャストリードを発行する場合、以下のように動作をする。すなわち、制御装置１２の送信部３４は、ＣＰＵ２８からブロードキャストリードの要求を受けたことに応じて、記憶部３２からブロードキャストリードを送信すべきことを示す経路情報を読み出す。【００８０】
続いて、送信部３４は、ブロードキャストリードを表わすコマンドを含むとともに、読み出した経路情報を宛先として含むパケットを生成する。そして、制御装置１２の送信部３４は、生成したパケットを、経路情報に示された少なくとも１つの制御ポート部３６（例えば、全ての制御ポート部３６）のそれぞれから、パケットを下位側へと送信する。【００８１】
この結果、複数の試験モジュール１４が、ブロードキャストリードを表わすコマンドを含むパケットを受け取る。このパケットを受け取った複数の試験モジュール１４のそれぞれは、受け取ったコマンドに応じた読み出し動作を行い、処理結果（読出データ）を含む戻りパケットを制御装置１２へと返信する。【００８２】
受信判定部６２は、ブロードキャストリードを送信した複数の試験モジュール１４の全てから戻りパケットを受信したか否かを判定する。戻り値生成部６４は、受信判定部６２によって複数の試験モジュール１４の全てから戻りパケットを受信したと判定されたことに応じて、複数の試験モジュール１４からの戻りデータに基づく戻り値を生成し、生成した戻り値をＣＰＵ２８へと返信する。【００８３】
なお、戻り値生成部６４は、一例として、戻り値として、複数の試験モジュール１４からの戻りデータを並べたビットマップを生成してよい。また、戻り値生成部６４は、一例として、戻り値として、複数の試験モジュール１４からの戻りデータの論理積、否定論理積、論理和、または否定論理和を算出してもよい。【００８４】
以上のように本変形例に係る試験装置１０によれば、ブロードキャストリードに応じた処理を簡易に行うことができる。【００８５】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【００８６】
例えば、試験装置１０に限らない一般的なデータを伝送するシステムに適用することもできる。即ち、制御装置と、複数のモジュールと、制御装置および複数のモジュールの間を接続する複数の中継装置とを備えるシステムに、上記実施の形態を通じて説明した技術を適用することもできる。この場合において、当該システムの制御装置には、本実施形態に係る制御装置１２と同様の通信処理機能が適用され、当該システムのモジュールは、本実施形態に係る試験モジュール１４と同様の通信処理機能が適用され、当該システムの中継装置は本実施形態に係る中継装置１６と同様の通信機能が適用される。【００８７】
また、請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【図１】
2009144842.tif 000003
【図２】
2009144842.tif 000004
【図３】
2009144842.tif 000005
【図４】
2009144842.tif 000006
【図５】
2009144842.tif 000007
【図６】
2009144842.tif 000008
【図７】
2009144842.tif 000009
【図８】
2009144842.tif 000010
【図９】
2009144842.tif 000011
【図１０】
2009144842.tif 000012
【図１１】
2009144842.tif 000013
【図１２】
2009144842.tif 000014
【図１３】
2009144842.tif 000015
【図１４】
2009144842.tif 000016
【手続補正書】
【提出日】平成23年2月2日(2011.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスの試験を制御する制御装置と、
前記被試験デバイスとの間で信号を授受する複数の試験モジュールと、
前記制御装置および前記複数の試験モジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記試験モジュール側の中継装置または前記試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、
を備え、
前記制御装置は、前記複数の中継装置を介して前記制御装置に接続された前記複数の試験モジュールを認識するための経路情報リードコマンドを前記複数の中継装置を介して前記複数の試験モジュールへと送信し、
それぞれの前記試験モジュールは、前記経路情報リードコマンドを受信したことに応じて、当該試験モジュールを識別するモジュール識別情報を含む戻りパケットを接続先の前記中継装置または前記制御装置へと返信し、
それぞれの前記中継装置は、前記試験モジュールから前記制御装置への前記戻りパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記戻りパケットに付加して前記上位側ポート部から送信し、
前記制御装置は、前記戻りパケットに付加された、前記試験モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記戻りパケットを送信した前記試験モジュールへの経路情報を特定し、前記経路情報リードコマンドに応じてそれぞれの前記試験モジュールから返信された前記戻りパケットを受け取ったことに応じて、当該試験モジュールに論理番号を割り当て、それぞれの前記試験モジュールからの前記戻りパケットに基づく前記経路情報を、前記論理番号に対応付けて記憶部に格納する試験装置。
【請求項２】
前記制御装置は、指定された前記論理番号の前記試験モジュールに対するアクセス要求を受けたことに応じて、当該論理番号に対応付けられた前記経路情報を前記記憶部から読み出して、当該経路情報を宛先として含む前記戻りパケットを当該制御装置に接続された前記中継装置へと更に送信し、
それぞれの前記中継装置は、前記上位側ポート部で受信した前記戻りパケットの前記経路情報により指定される前記下位側ポート部から下位側へと当該戻りパケットを送信する
請求項１に記載の試験装置。
【請求項３】
前記制御装置は、
前記複数の試験モジュールに対するブロードキャストリードを送信したことに応じてそれぞれの前記試験モジュールからの前記戻りパケットを受信したか否かを判定する受信判定部と、
前記複数の試験モジュールの全てから前記戻りパケットを受信したと判定されたことに応じて、前記複数の試験モジュールからの戻りデータに基づく戻り値を生成する戻り値生成部と、
を有する請求項１または請求項２に記載の試験装置。
【請求項４】
前記戻り値生成部は、前記戻り値として、前記複数の試験モジュールからの戻りデータを並べたビットマップを生成する請求項３に記載の試験装置。
【請求項５】
前記戻り値生成部は、前記戻り値として、前記複数の試験モジュールからの戻りデータの論理積、否定論理積、論理和、または否定論理和を算出する請求項３に記載の試験装置。
【請求項６】
前記記憶部は、前記論理番号及び前記経路情報の対応付けが初期化されたことに応じて、前記制御装置に接続された前記中継装置のそれぞれの前記下位側ポート部に論理番号を対応付け、当該下位側ポート部より下位側へとブロードキャストリードを送信すべきことを示す前記経路情報を格納する請求項１から５の何れか１項に記載の試験装置。
【請求項７】
被試験デバイスを試験する試験装置における試験方法であって、
前記試験装置は、
前記被試験デバイスの試験を制御する制御装置と、
前記被試験デバイスとの間で信号を授受する複数の試験モジュールと、
前記制御装置および前記複数の試験モジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記試験モジュール側の中継装置または前記試験モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、
を備え、
前記制御装置により、前記複数の中継装置を介して前記制御装置に接続された前記複数の試験モジュールを認識するための経路情報リードコマンドを前記複数の中継装置を介して前記複数の試験モジュールへと送信し、
それぞれの前記試験モジュールにより、前記経路情報リードコマンドを受信したことに応じて、当該試験モジュールを識別するモジュール識別情報を含む戻りパケットを接続先の前記中継装置または前記制御装置へと返信し、
それぞれの前記中継装置により、前記試験モジュールから前記制御装置への前記戻りパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記戻りパケットに付加して前記上位側ポート部から送信し、
前記制御装置により、前記戻りパケットに付加された、前記試験モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記戻りパケットを送信した前記試験モジュールへの経路情報を特定し、前記経路情報リードコマンドに応じてそれぞれの前記試験モジュールから返信された前記戻りパケットを受け取ったことに応じて、当該試験モジュールに論理番号を割り当て、それぞれの前記試験モジュールからの前記戻りパケットに基づく前記経路情報を、前記論理番号に対応付けて記憶部に格納する試験方法。
【請求項８】
制御装置と、
複数のモジュールと、
前記制御装置および前記複数のモジュールの間を接続する複数の中継装置であって、前記制御装置または前記制御装置側の中継装置に接続される上位側ポート部と、前記モジュール側の中継装置または前記モジュールに接続される少なくとも１つの下位側ポート部とをそれぞれ有する複数の中継装置と、
を備え、
前記制御装置は、前記複数の中継装置を介して前記制御装置に接続された前記複数のモジュールを認識するための経路情報リードコマンドを前記複数の中継装置を介して前記複数のモジュールへと送信し、
それぞれの前記モジュールは、前記経路情報リードコマンドを受信したことに応じて、当該モジュールを識別するモジュール識別情報を含む戻りパケットを接続先の前記中継装置または前記制御装置へと返信し、
それぞれの前記中継装置は、前記モジュールから前記制御装置への前記戻りパケットをいずれかの前記下位側ポート部で受信し、当該下位側ポート部のポート識別情報を前記戻りパケットに付加して前記上位側ポート部から送信し、
前記制御装置は、前記戻りパケットに付加された、前記モジュールから当該制御装置に至る経路上のそれぞれの前記下位側ポート部のポート識別情報に基づいて、前記戻りパケットを送信した前記モジュールへの経路情報を特定し、前記経路情報リードコマンドに応じてそれぞれの前記モジュールから返信された前記戻りパケットを受け取ったことに応じて、当該モジュールに論理番号を割り当て、それぞれの前記モジュールからの前記戻りパケットに基づく前記経路情報を、前記論理番号に対応付けて記憶部に格納するシステム。
【国際調査報告】
2009144842.tif 000017
2009144842.tif 000018