(57)【要約】  光伝送装置は、第一ＬＩＵのＣＰＵ内で動作するファームウェア、および第二ＬＩＵのＣＰＵ内で動作するファームウェアにより、それぞれＯＳを介してＣＰＵの負荷状態を定期的に計測する。そして、各ＬＩＵのファームウェアにより計測されたＣＰＵの負荷状態に応じて、マスタＣＰＵの切替制御を実行する。例えば、第一ＬＩＵのＣＰＵよりも第二ＬＩＵのＣＰＵの負荷状態が軽い場合には、第一ＬＩＵにおいて、所定のポートの切替制御を行うマスタＣＰＵをスレーブＣＰＵに切り替え、第二ＬＩＵにおいて、この所定のポートに関するスレーブＣＰＵをマスタＣＰＵに切り替えるように設定を動的に変更する。
2009063556.tif 000002
【特許請求の範囲】
【請求項１】
複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置であって、
前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手段と、
前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測手段と、
前記ＣＰＵ負荷状態計測手段により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更手段と、
を備えたことを特徴とする伝送装置。
【請求項２】
前記ＣＰＵの負荷状態を示すＣＰＵ負荷率を所定の数値範囲で区分けした各階層ごとに、前記ＣＰＵ負荷率が高いほど高数値となるＣＰＵ負荷ランクをあらかじめ設定したＣＰＵ負荷ランク情報を管理するＣＰＵ負荷ランク情報管理手段をさらに備え、
前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷率に応じたＣＰＵ負荷ランクを、前記ＣＰＵ負荷ランク情報管理手段により管理された前記ＣＰＵ負荷ランク情報に基づいてそれぞれ決定し、当該決定されたＣＰＵ負荷ランクを互いに比較して、ＣＰＵ負荷ランクに差がある場合には、ＣＰＵ負荷ランクの小さいＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項１に記載の伝送装置。
【請求項３】
前記冗長構成された各回線カードのいずれかにＣＰＵ負荷ランクの比較を主体的に実行させるためのフラグ情報を設定するフラグ情報設定手段をさらに備えたことを特徴とする請求項２に記載の伝送装置。
【請求項４】
前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも小さい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項３に記載の伝送装置。
【請求項５】
前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも大きい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にスレーブＣＰＵの設定配分が多くなるように変更することを特徴とする請求項３に記載の伝送装置。
【請求項６】
前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクと、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクとが一致する場合には、マスタＣＰＵの設定配分の変更を行わないことを特徴とする請求項３に記載の伝送装置。
【請求項７】
ＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置において、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施する切替処理方法であって、
前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定工程と、
前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測工程と、
前記ＣＰＵ負荷状態計測工程により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更工程と、
を含んだことを特徴とする切替処理方法。
【請求項８】
前記ＣＰＵの負荷状態を示すＣＰＵ負荷率を所定の数値範囲で区分けした各階層ごとに、前記ＣＰＵ負荷率が高いほど高数値となるＣＰＵ負荷ランクをあらかじめ設定したＣＰＵ負荷ランク情報を管理するＣＰＵ負荷ランク情報管理工程をさらに含み、
前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷率に応じたＣＰＵ負荷ランクを、前記ＣＰＵ負荷ランク情報管理工程により管理された前記ＣＰＵ負荷ランク情報に基づいてそれぞれ決定し、当該決定されたＣＰＵ負荷ランクを互いに比較して、ＣＰＵ負荷ランクに差がある場合には、ＣＰＵ負荷ランクの小さいＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項７に記載の切替処理方法。
【請求項９】
前記冗長構成された各回線カードのいずれかにＣＰＵ負荷ランクの比較を主体的に実行させるためのフラグ情報を設定するフラグ情報設定工程をさらに含んだことを特徴とする請求項８に記載の切替処理方法。
【請求項１０】
前記フラグ情報設定工程により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも小さい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項９に記載の切替処理方法。
【請求項１１】
前記フラグ情報設定工程により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも大きい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にスレーブＣＰＵの設定配分が多くなるように変更することを特徴とする請求項９に記載の切替処理方法。
【請求項１２】
前記フラグ情報設定工程により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクと、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクとが一致する場合には、マスタＣＰＵの設定配分の変更を行わないことを特徴とする請求項９に記載の切替処理方法。
【請求項１３】
ＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置において、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施する方法をコンピュータに実行させる切替処理プログラムであって、
前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手順と、
前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測手順と、
前記ＣＰＵ負荷状態計測手順により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更手順と、
をコンピュータに実行させることを特徴とする切替処理プログラム。
【請求項１４】
前記ＣＰＵの負荷状態を示すＣＰＵ負荷率を所定の数値範囲で区分けした各階層ごとに、前記ＣＰＵ負荷率が高いほど高数値となるＣＰＵ負荷ランクをあらかじめ設定したＣＰＵ負荷ランク情報を管理するＣＰＵ負荷ランク情報管理手順をさらにコンピュータに実行させ、
前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷率に応じたＣＰＵ負荷ランクを、前記ＣＰＵ負荷ランク情報管理手順により管理された前記ＣＰＵ負荷ランク情報に基づいてそれぞれ決定し、当該決定されたＣＰＵ負荷ランクを互いに比較して、ＣＰＵ負荷ランクに差がある場合には、ＣＰＵ負荷ランクの小さいＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項１３に記載の切替処理プログラム。
【請求項１５】
前記冗長構成された各回線カードのいずれかにＣＰＵ負荷ランクの比較を主体的に実行させるためのフラグ情報を設定するフラグ情報設定手順をさらにコンピュータに実行させることを特徴とする請求項１４に記載の切替処理プログラム。
【請求項１６】
前記フラグ情報設定手順により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも小さい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項１５に記載の切替処理プログラム。
【請求項１７】
前記フラグ情報設定手順により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも大きい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にスレーブＣＰＵの設定配分が多くなるように変更することを特徴とする請求項１５に記載の切替処理プログラム。
【請求項１８】
前記フラグ情報設定手順により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクと、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクとが一致する場合には、マスタＣＰＵの設定配分の変更を行わないことを特徴とする請求項１５に記載の切替処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置、当該伝送装置において実行される切替処理方法および切替処理プログラムに関する。
【背景技術】
【０００２】
今日、大容量のデータ転送に対する需要が拡大に伴い、高速なディジタル同期伝送方式が急速に普及している。このディジタル同期伝送方式の規格としては、国際電気通信連合（ＩＴＵ−Ｔ）において規定されたＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）や、アメリカ標準化委員会（ＡＮＴＩ）において規定されたＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）が代表的であり、どちらも光同期通信システムの構成および伝送装置の機能を定めるものである。【０００３】
このＳＤＨおよびＳＯＮＥＴを用いたディジタル同期伝送方式には、ディジタル化された主信号を多重化することにより得られる主信号部に対して、伝送装置および通信網の監視保守運用を行うためのオーバヘッドと称される信号を付加した同期多重化信号が一般的に用いられる。【０００４】
また、このディジタル同期伝送方式には、例えば、伝送装置間を現用回線あるいは予備回線であるリング状の回線で接続するＢＬＳＲ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ  Ｌｉｎｅ  Ｓｗｉｔｃｈｅｄ  Ｒｉｎｇ）方式で構成されたネットワークについて、現用側の故障発生時に、現用側から予備側への切替制御を実現する「１＋１ＡＰＳ（Ａｕｔｏｍａｔｉｃ  Ｐｒｏｔｅｃｔｉｏｎ  Ｓｗｉｔｃｈ）」機能を採用するものが存在し、同期多重化信号のオーバヘッドにＡＰＳバイト（Ｋ１バイト、Ｋ２バイト）をマッピングしておくことにより、現用側の故障発生時に、現用側から予備側に伝送路を自動的に切り替える冗長系への切替制御を実現する。【０００５】
ここで、図１７〜図２０を用いて、ＢＬＳＲのネットワーク構成における冗長系への切替処理の概要について簡単に説明する。図１７は、ＢＬＳＲのネットワーク構成における冗長系への切替処理を説明するための図である。図１８は、集中ＣＰＵ型装置構成を説明するための図である。図１９は、分散ＣＰＵ型装置構成を説明するための図である。図２０は、従来技術の問題点を説明するための図である。【０００６】
ＢＬＳＲのネットワーク構成において、通常運用の状態では、光信号の通信経路として一方向（右回りまたは左回りのいずれか一方向）のみの経路を現用として使用しており、通信障害が発生すると、通常運用において使用されていた経路とは反対方向（予備側）の経路に切替ることで回線障害に対する迅速な対応を行なうものである。例えば、図１７の（Ａ）に示すように、Ｎｏｄｅ１〜Ｎｏｄｅ４の４つの光伝送装置が設置されるリングネットワークにおいて、通常運用の状態では、Ｎｏｄｅ４からＮｏｄｅ２への光信号が、Ｎｏｄｅ３を経由する経路を使用して右回りに伝送されているとする。【０００７】
このような通常運用の状態において、図１７の（Ｂ）に例示すように、Ｎｏｄｅ４とＮｏｄｅ３との間の回線に通信障害が発生すると、Ｎｏｄｅ３は、障害発生の情報をＮｏｄｅ２とＮｏｄｅ１とを経由してＮｏｄｅ４に送信し、障害発生の情報を受信したＮｏｄｅ４は、Ｎｏｄｅ２に対する光信号を、これまで使用していた経路とは反対側（予備側）の経路に切替て送信する。具体的には、Ｎｏｄｅ４からの光信号は、Ｎｏｄｅ１、Ｎｏｄｅ２を経由してＮｏｄｅ３に届き、さらにＮｏｄｅ３を折り返してＮｏｄｅ２に送信される。【０００８】
すなわち、ＢＬＳＲのネットワークにおいて、光伝送装置は、対向の光伝送装置との間で、上記したＡＰＳバイト(Ｋ１バイト、Ｋ２バイト)を交換することで切替制御を実現している。例えば、障害として受信側の信号断（ＳＦ：ｓｉｇｎａｌ  ｆａｉｌ）や信号劣化（ＳＤ：ｓｉｇｎａｌ  ｄｅｇｒａｄｅ）を検出した際には、これらの情報を格納したＡＰＳバイトを用いて、対向装置へ自装置の情報を通知することにより、ＧＲ２５３で規定されている切替時間５０ｍｓ（ミリ秒）以内で予備側への切替を実現する。【０００９】
次に、図１８を用いて、ＢＬＳＲのネットワークにおける光伝送装置の構成を説明する。光伝送装置の構成としては、同図に示すような集中ＣＰＵ型装置構成がある。【００１０】
図１８に示すように、集中ＣＰＵ型装置構成においては、光伝送装置全体の監視制御を行うＣＰＵ部と、現用回線および予備回線に対する外部回線インタフェース機能を備えるＬｉｎｅ  Ｉｎｔｅｒｆａｃｅ  ＵｎｉｔであるＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵとから冗長構成される。【００１１】
また、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵにはそれぞれハードウェアが備えられ、当該ハードウェアにおいて、現用回線および予備回線からＡＰＳバイトを受信してＳＦやＳＤの情報をＣＰＵ部に通知したり、ＣＰＵ部からの指示に従って、スイッチの切替をしたりする。なお、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵには、現用回線および予備回線に対応する複数のポートが備えられる。【００１２】
ここで、集中ＣＰＵ型装置構成においては、ＣＰＵ部のＣＰＵ内で動作するファームウェアにて、ＡＰＳバイトの情報をＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵから集約してスイッチの切替制御を行なう。【００１３】
例えば、現用回線のインタフェースであるＷＥＳＴ  ＬＩＵのハードウェアにおいて切替要因としてＳＦが検出されると、当該ハードウェアは、ＣＰＵ部のファームウェアにＳＦが発生したことの通知を行なう（図１８の（１）参照）。そして、ＣＰＵ部のファームウェアは、受信したＳＦの情報と第二ＬＩＵからのＡＰＳバイトの情報とに基づいて、ＡＰＳ判定処理（切替判定処理）を行い（図１８の（２）参照）、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵのハードウェアに対してスイッチの切替制御を行なう（図１８の（３）参照）。これにより、図１７の（Ｂ）に示すようなスイッチの切替が実施される。【００１４】
しかしながら、集中ＣＰＵ型装置構成においては、ＬＩＵに収容されるポート数が増加した場合や、複数の切替要因が同時に発生した場合は、ＣＰＵ部のファームウェアにおけるＡＰＳ判定処理が輻輳するため、回線障害に対する迅速な切替が行なえないという問題点があった。【００１５】
上記の問題点を鑑みて、ＢＬＳＲのネットワークにおける光伝送装置の構成として分散ＣＰＵ型装置構成がある。【００１６】
すなわち、図１９に示すように、分散ＣＰＵ型装置構成においては、集中ＣＰＵ型装置構成と同様に、ＣＰＵ部と、現用回線および予備回線に対する外部回線インタフェース機能を備えるＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵとから構成されるが、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵにそれぞれＣＰＵを分散して搭載する。そして、ＡＰＳバイトの情報を、ＬＩＵにあるＣＰＵ内で動作するファームウェアにてそれぞれ集約するとともに、ファームウェア間で通信を行なうことにより、お互いの情報を共有してスイッチの切替制御を行なう。【００１７】
ここで、冗長構成されるＬＩＵの一方が、現用回線および予備回線の両方のＡＰＳバイトの情報を参照して、切替判定を実施する必要がある。そこで、光伝送装置の保守者は、ＣＰＵ部に対して、例えば、ＥＡＳＴ  ＬＩＵにて切替判定を実施するとする設定を行なう。ＥＡＳＴ  ＬＩＵは、ＣＰＵ部のＣＰＵ内ファームウェア（ユーザＩ／Ｆ部）を介して設定情報を受信すると、自身のＣＰＵがマスタＣＰＵとして、ハードウェアにおける切替処理を主導して実施する。【００１８】
このような分散ＣＰＵ型装置構成において、例えば、現用回線のインタフェースであるＷＥＳＴ  ＬＩＵのハードウェアにおいて切替要因としてＳＦが検出されると、当該ハードウェアは、自身のＣＰＵ内のファームウェアにＳＦが発生したことの通知を行なう（図１９の（１）参照）。そして、ＷＥＳＴ  ＬＩＵのファームウェアは、ファームウェア間通信により、ＥＡＳＴ  ＬＩＵのＣＰＵ（マスタＣＰＵ）にあるファームウェアに切替要因発生通知を行なう（図１９の（２）参照）。ＥＡＳＴ  ＬＩＵのファームウェアは、ＷＥＳＴ  ＬＩＵから受信した切替要因（ＳＦ）とＥＡＳＴ  ＬＩＵのＡＰＳバイトの情報とに基づいて、ＡＰＳ判定処理（切替判定処理）を行う（図１９の（３）参照）。【００１９】
そして、ＥＡＳＴ  ＬＩＵのファームウェアは、ファームウェア間通信により、ＡＰＳ判定処理の結果である切替通知をＷＥＳＴ  ＬＩＵのファームウェアに対して行い（図１９の（４）参照）、ＷＥＳＴ  ＬＩＵのファームウェアおよびＥＡＳＴ  ＬＩＵのファームウェアは、ＥＡＳＴ  ＬＩＵのファームウェアの判定結果に基づいて、それぞれ自身のハードウェアに対して切替制御を行なう（図１９の（５）参照）。このように、マスタＣＰＵとして機能するＥＡＳＴ  ＬＩＵのＣＰＵの判定処理に基づいて切替制御が実施され、例えば、図１７の（Ｂ）に示すようなスイッチの切替が実施される。【００２０】
なお、ＣＰＵ間で情報を共有する技術として、特許文献１には、主ＣＰＵ側のメモリからＤＭＡ（ｄｉｒｅｃｔ  ｍｅｍｏｒｙ  ａｃｃｅｓｓ）により従ＣＰＵ側のメモリにデータを転送することで、ＣＰＵ間で情報を共有することが可能になるプログラマブルコントローラが開示されている。【００２１】
同様に、特許文献２には、ＣＰＵとメモリとからなるプロセッサユニット間（一つのマスタユニットと複数のスレーブユニットとの間）において、マスタプロセッサユニットからＶＭＥバス(ＶＥＲＳＡ  Ｍｏｄｕｌｅ  Ｅｕｒｏｃａｒｄ  ｂｕｓ)を介して複数のスレーブユニットにデータを転送することで、ＣＰＵ間で情報を共有することが可能になる分散型マルチプロセッシングシステムが開示されている。【００２２】
【特許文献１】特公平６−３０００２号公報
【特許文献２】特開平８−２０２６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記した従来の技術は、複数のポートが収容されるＬＩＵにおいて、当該複数のポートに同時に障害が発生して切替制御を行なう場合は、マスタＣＰＵの処理の負荷が高くなり、迅速な切替処理が実施できないという問題点があった。以下に、図２０を用いて、この問題点について簡単に説明する。【００２４】
すなわち、図２０に示すような構成において、片側のＬＩＵにおけるマスタＣＰＵのみで「ＢＬＳＲ」の切替制御を行なう場合には、ＧＲ２５３の規定である５０ｍｓ（ミリ秒）以内での迅速な切替処理が実施できないという問題点があった。【００２５】
例えば、図２０の（Ａ）に示すように、「ＢＬＳＲ」を実現する光伝送装置（分散ＣＰＵ型装置構成）のＬＩＵがそれぞれ５つの物理ポートを収容して冗長構成される場合、５つすべての物理ポートの組合せにおけるＡＰＳ情報に基づく切替制御を、片側のＬＩＵにおけるマスタＣＰＵのみで行なう必要がある。【００２６】
また、図２０の（Ｂ）に示すように、１６個のｎｏｄｅ（光伝送装置）から構成されるリングネットワークで「ＢＬＳＲ」を実現する場合、例えば、ｎｏｄｅ１６からの光信号のＳＦ（信号断）の情報を検出したｎｏｄｅ１のＬＩＵに搭載されるマスタＣＰＵが切替制御を完了するまでには、自身の切替制御を行なうとともに、ｎｏｄｅ２〜ｎｏｄｅ１６に対して切替要求を行い、さらに、ｎｏｄｅ２〜ｎｏｄｅ１６からの切替応答を受信するという複数の工程があり、マスタＣＰＵに高い処理能力が要求される。【００２７】
ここで、上記した従来の技術は、例えば、４つ以下の物理ポートの同時障害に対しては、片側のＬＩＵにおけるマスタＣＰＵのみで５０ｍｓ（ミリ秒）以内での切替処理を実現できる場合があるが、図２０の（Ａ）に示すように、５つの物理ポート、もしくはそれ以上の物理ポートを収容するＬＩＵにおいて、すべての物理ポートの同時障害に対しては、マスタＣＰＵのみで５０ｍｓ（ミリ秒）以内での迅速な切替処理が実施できないという問題点があった。【００２８】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能であり、さらに、ＣＰＵの負荷状況に応じて動的にマスタＣＰＵを変更することができ、主信号の断時間が長くなることを防止することが可能な光伝送装置、切替処理方法および切替処理プログラムを提供することを目的とする。
【課題を解決するための手段】
【００２９】
上述した課題を解決し、目的を達成するため、本発明は、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置であって、前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手段と、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測手段と、前記ＣＰＵ負荷状態計測手段により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更手段と、を備えたことを特徴とする。【００３０】
また、本発明は、上記の発明において、前記ＣＰＵの負荷状態を示すＣＰＵ負荷率を所定の数値範囲で区分けした各階層ごとに、前記ＣＰＵ負荷率が高いほど高数値となるＣＰＵ負荷ランクをあらかじめ設定したＣＰＵ負荷ランク情報を管理するＣＰＵ負荷ランク情報管理手段をさらに備え、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷率に応じたＣＰＵ負荷ランクを、前記ＣＰＵ負荷ランク情報管理手段により管理された前記ＣＰＵ負荷ランク情報に基づいてそれぞれ決定し、当該決定されたＣＰＵ負荷ランクを互いに比較して、ＣＰＵ負荷ランクに差がある場合には、ＣＰＵ負荷ランクの小さいＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする。【００３１】
また、本発明は、上記の発明において、前記冗長構成された各回線カードのいずれかにＣＰＵ負荷ランクの比較を主体的に実行させるためのフラグ情報を設定するフラグ情報設定手段をさらに備えたことを特徴とする。【００３２】
また、本発明は、上記の発明において、前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも小さい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする。【００３３】
また、本発明は、上記の発明において、前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも大きい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にスレーブＣＰＵの設定配分が多くなるように変更することを特徴とする。【００３４】
また、本発明は、上記の発明において、前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクと、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクとが一致する場合には、マスタＣＰＵの設定配分の変更を行わないことを特徴とする。【００３５】
また、本発明は、ＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置において、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施する切替処理方法であって、前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定工程と、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測工程と、前記ＣＰＵ負荷状態計測工程により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更工程と、を含んだことを特徴とする。【００３６】
また、本発明は、上記の発明において、前記ＣＰＵの負荷状態を示すＣＰＵ負荷率を所定の数値範囲で区分けした各階層ごとに、前記ＣＰＵ負荷率が高いほど高数値となるＣＰＵ負荷ランクをあらかじめ設定したＣＰＵ負荷ランク情報を管理するＣＰＵ負荷ランク情報管理工程をさらに含み、前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷率に応じたＣＰＵ負荷ランクを、前記ＣＰＵ負荷ランク情報管理工程により管理された前記ＣＰＵ負荷ランク情報に基づいてそれぞれ決定し、当該決定されたＣＰＵ負荷ランクを互いに比較して、ＣＰＵ負荷ランクに差がある場合には、ＣＰＵ負荷ランクの小さいＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする。【００３７】
また、本発明は、上記の発明において、前記冗長構成された各回線カードのいずれかにＣＰＵ負荷ランクの比較を主体的に実行させるためのフラグ情報を設定するフラグ情報設定工程をさらに含んだことを特徴とする。【００３８】
また、本発明は、上記の発明において、前記フラグ情報設定工程により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも小さい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする。【００３９】
また、本発明は、上記の発明において、前記フラグ情報設定工程により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも大きい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にスレーブＣＰＵの設定配分が多くなるように変更することを特徴とする。【００４０】
また、本発明は、上記の発明において、前記フラグ情報設定工程により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更工程は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクと、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクとが一致する場合には、マスタＣＰＵの設定配分の変更を行わないことを特徴とする。【００４１】
また、本発明は、ＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置において、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施する方法をコンピュータに実行させる切替処理プログラムであって、前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手順と、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測手順と、前記ＣＰＵ負荷状態計測手順により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更手順と、をコンピュータに実行させることを特徴とする。【００４２】
また、本発明は、上記の発明において、前記ＣＰＵの負荷状態を示すＣＰＵ負荷率を所定の数値範囲で区分けした各階層ごとに、前記ＣＰＵ負荷率が高いほど高数値となるＣＰＵ負荷ランクをあらかじめ設定したＣＰＵ負荷ランク情報を管理するＣＰＵ負荷ランク情報管理手順をさらにコンピュータに実行させ、前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷率に応じたＣＰＵ負荷ランクを、前記ＣＰＵ負荷ランク情報管理手順により管理された前記ＣＰＵ負荷ランク情報に基づいてそれぞれ決定し、当該決定されたＣＰＵ負荷ランクを互いに比較して、ＣＰＵ負荷ランクに差がある場合には、ＣＰＵ負荷ランクの小さいＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする。【００４３】
また、本発明は、上記の発明において、前記冗長構成された各回線カードのいずれかにＣＰＵ負荷ランクの比較を主体的に実行させるためのフラグ情報を設定するフラグ情報設定手順をさらにコンピュータに実行させることを特徴とする。【００４４】
また、本発明は、上記の発明において、前記フラグ情報設定手順により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも小さい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする。【００４５】
また、本発明は、上記の発明において、前記フラグ情報設定手順により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも大きい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にスレーブＣＰＵの設定配分が多くなるように変更することを特徴とする。【００４６】
また、本発明は、上記の発明において、前記フラグ情報設定手順により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手順は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクと、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクとが一致する場合には、マスタＣＰＵの設定配分の変更を行わないことを特徴とする。
【発明の効果】
【００４７】
本発明によれば、冗長構成をなす各ＬＩＵのＣＰＵの負荷率を計測し、ＣＰＵ負荷率の軽い方に、所定のポートについて主導的に切替制御を行うマスタＣＰＵの設定配分が多くなるように動的に変更することができるので、主信号の断時間が長くなることを防止することができるという効果を奏する。【００４８】
また、本発明によれば、計測したＣＰＵ負荷率をＣＰＵ負荷ランクに置き換えるので、計測したＣＰＵ負荷率を簡易に比較することができるという効果を奏する。【００４９】
また、本発明によれば、ＣＰＵ負荷ランクの比較を主体的に実行するフラグが設定されている回線カードが主体的にＣＰＵ負荷ランクの比較を実行するので、効率的にＣＰＵ負荷ランクを比較することができるという効果を奏する。【００５０】
また、本発明によれば、回線カード間のＣＰＵ負荷ランクの差に応じた数だけ、所定のポートについてマスタＣＰＵとして機能する各回線カード間におけるマスタＣＰＵの設定数を動的に変更することができるという効果を奏する。【００５１】
また、本発明によれば、マスタＣＰＵの動的切替が不必要に行われないように、マスタＣＰＵの動的切替処理が実行する時のＣＰＵ負荷率をユーザが適宜設定することができるという効果を奏する。【００５２】
また、本発明によれば、マスタＣＰＵの動的切替が不必要に行われることを防止することができるという効果を奏する。
【図面の簡単な説明】
【００５３】
【図１】図１は、実施例１における光伝送装置の概要を説明するための図である。
【図２】図２は、実施例１における光伝送装置の概要を説明するための図である。
【図３】図３は、実施例１に係る光伝送装置の特徴を説明するための図である。
【図４】図４は、実施例１における光伝送装置の構成を示すブロック図である。
【図５】図５は、実施例１における主従管理記憶部を説明するための図である。
【図６】図６は、実施例１におけるＣＰＵ負荷管理テーブルの構成例を示す図である。
【図７】図７は、実施例１における主従管理記憶部を説明するための図である。
【図８】図８は、実施例１に係る光伝送装置の運用開始時の設定処理の流れを示すシーケンス図である。
【図９】図９は、実施例１に係る光伝送装置の運用開始時の設定処理の流れを示すシーケンス図である。
【図１０】図１０は、実施例１に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。
【図１１】図１１は、実施例２に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。
【図１２】図１２は、実施例２における主従管理記憶部を説明するための図である。
【図１３】図１３は、実施例３に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。
【図１４】図１４は、実施例３における主従管理記憶部を説明するための図である。
【図１５】図１５は、実施例４におけるＣＰＵ負荷管理テーブルの構成例を示す図である。
【図１６】図１６は、切替処理プログラムを実行するコンピュータを示す図である。
【図１７】図１７は、ＢＬＳＲのネットワーク構成における冗長系への切替処理を説明するための図である。
【図１８】図１８は、集中ＣＰＵ型装置構成を説明するための図である。
【図１９】図１９は、分散ＣＰＵ型装置構成を説明するための図である。
【図２０】図２０は、従来技術の問題点を説明するための図である。
【符号の説明】
【００５４】
１００  光伝送装置
１  ＣＰＵ
２  ユーザＩ／Ｆ部
３  第一ＬＩＵ
２０  第二ＬＩＵ
４、２１  ファームウェア
５  第一Ｉ／Ｆ部
２２  第二Ｉ／Ｆ部
６、２３  装置監視部
７、２４  ファーム間通信部
８、２５  ＣＰＵ主従判定部
８０、２５０  主従管理記憶部
４０、６０  ＣＰＵ負荷管理テーブル
５０、７０  ＣＰＵ負荷計測部
９、２６  制御部
１０、２７  切替制御部
１１、２８  設定制御受信部
１２、２９  トリガ検出部
１３、３０  割り込み受信部
１４、３１  ハードウェア
１５、３２  切替制御レジスタ
１６、３３  ハード主従切替部
１７、３４  ハード間通信部
１８、３５  割り込みトリガ検出部
１９、３６  障害モニタ部
２００  ＥＡＳＴ側ポート群
３００  ＷＥＳＴ側ポート群
４００  コンピュータ（光伝送装置）
４０１  入力部
４０２  出力部
４０３  ＨＤＤ（Hard  Disk  Drive）
４０３ａ  切替処理プログラム
４０３ｂ  設定データ
４０４  ＲＡＭ（Random  Access  Memory）
４０４ａ  切替処理プロセス
４０５  ＣＰＵ（Central  Processing  Unit）
５００  バス
【発明を実施するための最良の形態】
【００５５】
以下に添付図面を参照して、この発明に係る伝送装置、切替処理方法および切替処理プログラムの実施例を詳細に説明する。なお、以下では、本発明に係る伝送装置として光伝送装置を例に挙げ、実施例１に係る光伝送装置の概要および特徴、かかる光伝送装置の構成および処理を順に説明し、本発明に係る他の実施例を説明する。
【実施例１】
【００５６】
［光伝送装置の概要及び特徴（実施例１）］
最初に、実施例１における光伝送装置の概要を具体的に説明する。図１および図２は、実施例１における光伝送装置の概要を説明するための図である。【００５７】
実施例１における光伝送装置は、図１に示すように、ＣＰＵ部、第一ＬＩＵ部および第二ＬＩＵ部から構成され、複数のポートを収容して冗長構成をなす一対のＬＩＵ（第一ＬＩＵおよび第二ＬＩＵ）の各々に搭載されたハードウェアが、冗長回線を構成する現用回線および予備回線の各障害情報を複数のポートごとに取得し、取得された障害情報に基づいて、冗長構成をなすＬＩＵの各々に搭載されるＣＰＵが、冗長回線の切替制御を複数のポートごとに判定し、ＣＰＵによる切替制御判定に基づいて、ハードウェアが冗長回線の切替を複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送することを概要とする。ここで、「ＬＩＵ」は、請求の範囲に記載の「回線カード」に対応する。【００５８】
すなわち、実施例１に係る光伝送装置において、例えば、図１の（Ａ）に示すように、冗長構成の第一ＬＩＵと第二ＬＩＵが、第一ポート〜第八ポートからなる８つの物理ポートを収容して、対向する光伝送装置に光信号をリングネットワークにて伝送する。【００５９】
そして、実施例１における光伝送装置は、複数ポートの同時障害発生に対する迅速な切替処理を実施する。具体的に説明すると、実施例１における光伝送装置は、冗長構成のＬＩＵに搭載されるＣＰＵにて冗長回線の切替を判定して切替制御を行うマスタＣＰＵを、複数のポートごとに分散して設定するとともに、所定のポートのマスタＣＰＵとして設定されたＣＰＵを搭載するＬＩＵの対向側ＬＩＵが搭載するＣＰＵを、所定のポートのスレーブＣＰＵとして設定する。【００６０】
すなわち、図１の（Ｂ）に示すように、例えば、第一ポート〜第四ポートにおいては、第一ＬＩＵが搭載するＣＰＵがマスタＣＰＵとなって切替制御を行い、第五ポート〜第八ポートにおいては、第二ＬＩＵが搭載するＣＰＵがマスタＣＰＵとなって切替制御を行うように設定を行う。一方、第五ポート〜第八ポートにおいては、第一ＬＩＵが搭載するＣＰＵがスレーブＣＰＵとなり、第一ポート〜第四ポートにおいては、第二ＬＩＵが搭載するＣＰＵがスレーブＣＰＵとなる。【００６１】
そして、実施例１に係る光伝送装置は、マスタＣＰＵとして設定されたＣＰＵが担当するポートからの障害情報に基づく切替制御を優先して判定するように設定する。例えば、図１の（Ｃ）に示すように、第一ポート〜第八ポートのすべてで、同時に障害が発生した場合、第一ポート〜第四ポートにおいては、第一ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして切替制御の判定を優先して行い、第五ポート〜第八ポートにおいては、第二ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして切替制御の判定を優先して行う。なお、例えば、第一ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして、第一ポート〜第四ポートにおける切替制御を完了した後、第二ＬＩＵに搭載されるＣＰＵが、第五ポート〜第八ポートの処理が未完了であった場合は、第一ＬＩＵに搭載されるＣＰＵがスレーブＣＰＵとして、引き続き切替制御の処理を行ってもよい。【００６２】
そして、実施例１に係る光伝送装置は、冗長構成のＬＩＵに搭載されるハードウェア間で、冗長構成のＬＩＵに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信する。【００６３】
すなわち、第一ＬＩＵのハードウェアが取得したＡＰＳバイトに格納される障害情報を、第二ＬＩＵのハードウェアに通信し、第二ＬＩＵのハードウェアが取得したＡＰＳバイトに格納される障害情報を、第一ＬＩＵのハードウェアに通信するハードウェア間通信を行なう（図２の（１）参照）。【００６４】
また、実施例１に係る光伝送装置は、冗長構成のＬＩＵに搭載されるハードウェアそれぞれにおいて、取得した障害情報を記憶し、対向側のＬＩＵに搭載されるハードウェアから受信した障害情報を、さらに記憶する。【００６５】
すなわち、第一ＬＩＵのハードウェアおよび第二ＬＩＵのハードウェアにおいて、ハードウェアが取得した障害情報を記憶する障害モニタ部を設置し、ハードウェア間通信によって、お互いが取得した障害情報を更新して共有する（図２の（２）参照）。【００６６】
また、実施例１に係る光伝送装置において、所定のポートのマスタＣＰＵとして設定されたＣＰＵは、マスタＣＰＵの配下にあるハードウェアをマスタハードウェアとして設定し、所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にあるハードウェアをスレーブハードウェアとして設定する。【００６７】
すなわち、第一ポート〜第四ポートにおいては、マスタＣＰＵとして設定された第一ＬＩＵに搭載されるＣＰＵが、自身の配下にあるハードウェアを、第一ポート〜第四ポートのマスタハードウェアとして設定し、スレーブＣＰＵとして設定された第二ＬＩＵに搭載されるＣＰＵの配下にあるハードウェアを、第一ポート〜第四ポートのスレーブハードウェアとして設定する（図２の（３）参照）。【００６８】
また、第五ポート〜第八ポートにおいては、マスタＣＰＵとして設定された第二ＬＩＵに搭載されるＣＰＵが、自身の配下にあるハードウェアを、第五ポート〜第八ポートのマスタハードウェアとして設定し、スレーブＣＰＵとして設定された第一ＬＩＵに搭載されるＣＰＵの配下にあるハードウェアを、第五ポート〜第八ポートのスレーブハードウェアとして設定する（図２の（４）参照）。【００６９】
そして、実施例１に係る光伝送装置において、マスタＣＰＵとして判定されたＣＰＵが、マスタハードウェアとして設定されたハードウェアに対して冗長回線の切替実施を制御する。すなわち、第一ポート〜第四ポートにおいては、図２の（５）に示すように、マスタＣＰＵとして設定された第一ＬＩＵのＣＰＵ内で動作するファームウェアが主導して切替制御を行ない、配下のマスタハードウェアは、ファームウェアの切替制御に従って、現用回線と予備回線の切替を実施する。また、第五ポート〜第六ポートにおいては、図２の（６）に示すように、マスタＣＰＵとして設定された第二ＬＩＵのＣＰＵ内で動作するファームウェアが主導して切替制御を行ない、配下のマスタハードウェアは、ファームウェアの切替制御に従って、現用回線と予備回線の切替を実施する。【００７０】
このようなことから、実施例１に係る光伝送装置は、例えば、ＡＰＳバイトに格納された障害情報をすべてのポートから受信した場合でも、ポートごとにマスタＣＰＵを分散しているので、冗長構成のＬＩＵのどちらか一方のみに切替制御が集中することを回避でき、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる。【００７１】
しかしながら、上述してきた光伝送装置の切替制御において、主信号の断時間が長くなってしまう場合があるという問題が発生する場合が考えられる。【００７２】
具体的には、上述してきた光伝送装置は、ＢＬＳＲ有効設定時に保守者から受け付けた設定情報に基づいてマスタＣＰＵを決定する。例えば、第一ポート〜第四ポートにおいては、第一ＬＩＵに搭載されるＣＰＵをマスタＣＰＵとして、第五ポート〜第八ポートにおいては、第二ＬＩＵに搭載されるＣＰＵをマスタＣＰＵとして、ＢＬＳＲ有効設定時に保守者から受け付けた設定情報に基づいて決定する（図１の（Ａ）参照）。【００７３】
したがって、例えば、第一ＬＩＵのＣＰＵの負荷が何らかの要因で高くなっている状況下で、複数のポートで同時障害が発生した場合には、第一ＬＩＵのＣＰＵをマスタＣＰＵとするポートの切替処理が遅延して、主信号の断時間が長くなってしまうという問題が発生する場合が考えられる。【００７４】
このような問題に対し、実施例１に係る光伝送装置は、主信号の断時間が長くなることを防止することに主たる特徴がある。以下に、図３を用いて、この主たる特徴について具体的に説明する。図３は、実施例１に係る光伝送装置の特徴を説明するための図である。【００７５】
同図に示すように、実施例１に係る光伝送装置は、第一ＬＩＵのＣＰＵ内で動作するファームウェア、および第二ＬＩＵのＣＰＵ内で動作するファームウェアにより、それぞれＯＳを介してＣＰＵの負荷状態を定期的に計測する。そして、各ＬＩＵのファームウェアにより計測されたＣＰＵの負荷状態に応じて、マスタＣＰＵの切替制御を実行する。【００７６】
例えば、第一ＬＩＵのＣＰＵよりも第二ＬＩＵのＣＰＵの負荷状態が軽い場合には、第一ＬＩＵにおいて、所定のポートの切替制御を行うマスタＣＰＵをスレーブＣＰＵに切り替え、第二ＬＩＵにおいて、この所定のポートに関するスレーブＣＰＵをマスタＣＰＵに切り替えるように設定を動的に変更する。【００７７】
このようなことから、上述した主たる特徴の如く、実施例１に係る光伝送装置は、ＣＰＵの負荷状況に応じて動的にマスタＣＰＵを変更することができ、主信号の断時間が長くなることを防止することが可能である。【００７８】
［光伝送装置の構成（実施例１）］
次に、図４〜図７を用いて、実施例１に係る光伝送装置の構成を説明する。図４は、実施例１における光伝送装置の構成を示すブロック図である。図５は、実施例１における主従管理記憶部を説明するための図である。図６は、実施例１におけるＣＰＵ負荷管理テーブルの構成例を示す図である。図７は、実施例１における主従管理記憶部を説明するための図である。【００７９】
図４に示すように、実施例１における光伝送装置１００は、ＣＰＵ１と、冗長構成された一対のＬＩＵである第一ＬＩＵ３および第二ＬＩＵ２０とから構成される。なお、実施例１では、第一ＬＩＵ３をＥＡＳＴ側ＬＩＵ、第二ＬＩＵ２０をＷＥＳＴ側ＬＩＵとする。【００８０】
ＣＰＵ１は、ユーザＩ／Ｆ部２を備える。ユーザＩ／Ｆ部２は、例えば、光伝送装置１００の保守者から「第一ＬＩＵ３の第一ポートをＢＬＳＲ有効とする設定」や「第二ＬＩＵ２０の第五ポートをＢＬＳＲ有効とする設定」などの設定情報を、第一ＬＩＵ３や第二ＬＩＵ２０に転送制御する。【００８１】
また、ユーザＩ／Ｆ部２は、例えば、ＣＰＵ負荷率に応じてＣＰＵ負荷ランクを設定したＣＰＵ負荷設定情報を光伝送装置１００の保守者から受け付けて、第一ＬＩＵ３や第二ＬＩＵ２０に転送制御する他、ＬＩＵ間でマスタＣＰＵの動的切替を有効あるいは無効とするように指示するコマンド情報を光伝送装置１００の保守者から受け付けて、第一ＬＩＵ３や第二ＬＩＵ２０に転送制御する。【００８２】
第一ＬＩＵ３は、ファームウェア４とハードウェア１４とから構成される。ファームウェア４は、第一ＬＩＵ３に搭載されるＣＰＵ内で動作を行なうファームウェアであり、回線の切替制御を行ない、ハードウェア１４は、第一ＬＩＵ３に搭載され、回線からの障害情報をＥＡＳＴ側ポート群２００から検出したり、ファームウェア４からの切替制御に従って、スイッチの切替を実施したりする。なお、ＥＡＳＴ側ポート群２００およびＷＥＳＴ側ポート群３００は、例えば、図１の（Ａ）に例示すように、第一ポート〜第八ポートの８つの物理ポートから構成されている。【００８３】
ファームウェア４は、第一Ｉ／Ｆ部５、装置監視部６、制御部９および割り込み受信部１３から構成される。【００８４】
第一Ｉ／Ｆ部５は、ユーザＩ／Ｆ部２から転送された情報（例えば、各ＬＩＵのＢＬＳＲ有効とする設定情報、ＣＰＵ負荷設定情報、動的切替を有効もしくは無効とするように指示するコマンド情報など）を後述する設定制御受信部１１、あるいはＣＰＵ負荷計測部５０に転送する。【００８５】
装置監視部６は、ファーム間通信部７、ＣＰＵ主従判定部８、主従管理記憶部８０、ＣＰＵ負荷管理テーブル４０およびＣＰＵ負荷計測部５０から構成される。ファーム間通信部７は、第二ＬＩＵ２０のファームウェア２１との間で種々に情報（例えば、ＢＬＳＲ有効設定情報やＣＰＵ負荷ランク情報など）の通信を行う。【００８６】
なお、ＣＰＵ主従判定部８は、請求の範囲に記載の「主従ＣＰＵ分散設定手段」および「主従ＣＰＵ設定変更手段」に対応し、ＣＰＵ負荷管理テーブル４０は、同じく請求の範囲に記載の「ＣＰＵ負荷ランク情報管理手段」に対応し、ＣＰＵ負荷計測部５０は、同じく請求の範囲に記載の「ＣＰＵ負荷状態計測手段」に対応する。【００８７】
ＣＰＵ主従判定部８は、後述する設定制御受信部１１からの情報と、後述する主従管理記憶部８０が記憶する情報とに基づいて、ファームウェア４を格納するＣＰＵを、ポートごとに、マスタＣＰＵもしくはスレーブＣＰＵと判定し、後述する主従管理記憶部８０に記憶されている設定情報を更新する。つまり、各ポートについて主導で切替制御を行うマスタＣＰＵ、あるいは主導で切替制御を行わないスレーブＣＰＵのいずれであるかを判定する。【００８８】
また、ＣＰＵ主従判定部８は、第一Ｉ／Ｆ部５を介して、ＬＩＵ間でマスタＣＰＵの動的切替を有効とするように指示するコマンド情報を保守者から受け付けると、後述するＣＰＵ負荷管理テーブル４０に動的切替を有効とするフラグ（例えば、「ＡＣＴ」）を設定する。一方、動的切替を無効とするように指示するコマンド情報を保守者から受け付けると、後述するＣＰＵ負荷管理テーブル４０に動的切替を無効とするフラグ（例えば、「ＮＯＴ  ＡＣＴ」）を設定する。【００８９】
また、ＣＰＵ主従判定部８は、後述するＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する。【００９０】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」であり、ＣＰＵ負荷ランクの差が「３」−「２」＝「１」である場合には、主従管理記憶部８０において、自己のＣＰＵがマスタＣＰＵに設定されている第一ポート〜第四ポートのいずれか一つについて、自己のＣＰＵをスレーブＣＰＵに変更する判定を行う。すなわち、第一ＬＩＵ３よりもＣＰＵの負荷状態の軽い第二ＬＩＵ２０に、第一ＬＩＵに設定されているマスタＣＰＵに代わりのマスタＣＰＵの設定して、負荷を分散させる趣旨である。【００９１】
そして、ＣＰＵ主従判定部８は、例えば、第四ポートについて自己のＣＰＵをスレーブＣＰＵにする判定を行った場合には、例えば、図７の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第四ポートについてスレーブＣＰＵとして機能することを示す「Ｓ」に設定変更し、後述するハード主従切替部１６に判定結果を通知して、第四ポートについてスレーブハードウェアとして機能するように設定変更させる。【００９２】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７を介して、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第四ポートについてマスタＣＰＵとして機能するように要求する切替要求を発行する。【００９３】
なお、第二ＬＩＵ２０のＣＰＵ主従判定部２５では、ＣＰＵ主従判定部８から切替要求を受信すると、上述したＣＰＵ主従判定部８と同様の手順で、第四ポートについてマスタＣＰＵとして機能するための動的切替を実行する（図７の（Ｂ）参照）。【００９４】
主従管理記憶部８０は、ファームウェア４を格納するＣＰＵがマスタＣＰＵとして切替制御するポートを記憶する。例えば、図５の（Ａ）に示すように、ファームウェア４を格納するＣＰＵは、第一ポート〜第四ポートにおいては、マスタＣＰＵ（Ｍ）として機能し、第五ポート〜第八ポートにおいては、スレーブＣＰＵ（Ｓ）として機能するように設定した設定情報を記憶する。【００９５】
なお、第二ＬＩＵ２０における主従管理記憶部２５０は、ファームウェア２１を格納するＣＰＵがマスタＣＰＵとして切替制御するポートを記憶する。例えば、図５の（Ｂ）に示すように、ファームウェア２１を格納するＣＰＵが、第一ポート〜第四ポートについてスレーブＣＰＵとして機能することを示す設定情報「Ｓ」と、第五ポート〜第八ポートついてマスタＣＰＵとして機能することを示す設定情報「Ｍ」とをポート番号に対応付けて記憶する。【００９６】
ＣＰＵ負荷管理テーブル４０は、図６に例示するように、０から１０％間隔で分けられたＣＰＵ負荷率に応じて、ＣＰＵ負荷率の低い方から順にランク付けしたＣＰＵ負荷ランク（例えば、ＣＰＵ負荷率「０〜１０％」をＣＰＵ負荷ランク「１」に設定）の設定をＣＰＵ負荷計測部５０から受け付けて記憶する。また、ＣＰＵ負荷管理テーブル６０は、動的切替を有効とするフラグ（例えば、「ＡＣＴ」）、あるいは、動的切替を無効とするフラグ（例えば、「ＮＯＴ  ＡＣＴ」）の設定をＣＰＵ主従判定部８から受け付けて記憶する。【００９７】
ＣＰＵ負荷計測部５０は、第一Ｉ／Ｆ部５を介して、保守者からＣＰＵ負荷情報を受け付けて、後述するＣＰＵ負荷管理テーブルに設定する。また、ＣＰＵ負荷計測部５０は、ＯＳ（Operating  System）などの制御プログラムを介して、ファームウェア４を格納するＣＰＵの負荷率を定期的に計測し、計測したＣＰＵ負荷率に対応するＣＰＵ負荷ランクをＣＰＵ負荷管理テーブル４０に基づいて決定する。【００９８】
また、ＣＰＵ負荷計測部５０は、ＣＰＵ負荷管理テーブルの動的切替フラグが有効になっている場合には、第二ＬＩＵ２０のＣＰＵ負荷計測部７０に対してＣＰＵ負荷ランクの取得を要求するため、ファーム間通信部７を介して、ＣＰＵ負荷ランク取得要求を発行する。【００９９】
第二ＬＩＵ２０のＣＰＵ負荷計測部７０から負荷ランクを受信すると、ＣＰＵ負荷計測部５０は、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」）、およびＣＰＵ負荷ランクの差（「３」−「２」＝「１」）に関する情報をＣＰＵ主従判定部８に通知する。【０１００】
制御部９は、切替制御部１０と設定制御受信部１１とトリガ検出部１２とから構成される。【０１０１】
設定制御受信部１１は、第一Ｉ／Ｆ部５から転送された設定情報を受信して記憶したり、ファーム間通信部７やＣＰＵ主従判定部８に対して、記憶した設定情報を転送したり、ファーム間通信部７から転送された設定情報を受信して記憶したりする。【０１０２】
トリガ検出部１２は、後述する割り込み受信部１３が収集した障害情報を受信して切替判定を行ない、当該切替判定を後述する切替制御部１０に通知する。【０１０３】
切替制御部１０は、トリガ検出部１２が判定した切替判定結果を受信して、後述する切替制御レジスタ１５に切替制御の指示を行なう。【０１０４】
割り込み受信部１３は、後述する割り込みトリガ検出部１８からの割り込み通知を受信すると、主従管理記憶部８０を参照して、第一ＬＩＵのＣＰＵがマスタＣＰＵとして設定されているポート（第一ポート〜第四ポート）における障害情報を、後述する障害モニタ部１９から収集する。例えば、第一ポート〜第四ポートにおける、ＳＦ（信号断）やＳＤ（信号劣化）などの情報を収集する。【０１０５】
ハードウェア１４は、切替制御レジスタ１５と、ハード主従切替部１６と、ハード間通信部１７と、割り込みトリガ検出部１８と、障害モニタ部１９とから構成される。【０１０６】
障害モニタ部１９は、ＥＡＳＴ側ポート群２００からＡＰＳバイトに格納される障害情報を受信して記憶する。また、第二ＬＩＵ２０のハードウェア３１を構成する障害モニタ部３６がＷＥＳＴ側ポート群３００から受信した障害情報を、後述するハード間通信部１７から受信して記憶する。【０１０７】
ハード間通信部１７は、冗長構成のＬＩＵに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信する。すなわち、ハード間通信部１７は、障害モニタ部１９が記憶する障害情報および後述する割り込みトリガ検出部１８が検出した割り込み通知を、第二ＬＩＵ２０のハード間通信部３４に送信したり、第二ＬＩＵ２０の障害モニタ３６が記憶する障害情報および後述する割り込みトリガ検出部３５が検出した割り込み通知を、ハード間通信部３４から受信したりする。【０１０８】
割り込みトリガ検出部１８は、障害モニタ部１９と同様に、ＥＡＳＴ側ポート群２００からＡＰＳバイトに格納される障害情報を受信して当該障害情報を割り込み通知として検出し、割り込み受信部１３に、当該割り込み通知を送信する。また、割り込みトリガ検出部１８は、検出した割り込み通知を、ハード間通信部１７を用いて第二ＬＩＵ２０に送信する。【０１０９】
ハード主従切替部１６は、ＣＰＵ主従判定部８が判定した結果に基づいて、ハードウェア１４を、マスタハードウェアもしくはスレーブハードウェアに設定する。【０１１０】
切替制御レジスタ１５は、切替制御部１０の指示に従って、切替を実施する。例えば、切替制御レジスタ１５は、切替制御部１０の指示に従って、スイッチを切替えて、光信号を現用回線ではなく、予備回線にて受信するようにする。【０１１１】
対向側にあるＬＩＵの第二ＬＩＵ２０は、図４に示すように、第一ＬＩＵ３と同様の構成であり、構成各部の機能は、第一ＬＩＵ３の構成各部の機能と同じなので説明を省略する。【０１１２】
［光伝送装置の処理（実施例１）］
続いて、図８〜図１０を用いて、実施例１に係る光伝送装置の処理の流れを説明する。図８および図９は、実施例１に係る光伝送装置の運用開始時の設定処理の流れを示すシーケンス図である。図１０は、実施例１に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。【０１１３】
［運用開始時の設定処理（実施例１）］
まず、図８および図９を用いて、実施例１に係る光伝送装置の運用開始時の設定処理の流れを説明する。【０１１４】
図８に示すように、実施例１における光伝送装置１００の保守者が、第一ＬＩＵ３の第一ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ８０１）、ユーザＩ／Ｆ部２は、受信した設定情報を第一ＬＩＵ３に転送し（ステップＳ８０２）、さらに、第一ＬＩＵ３の第一Ｉ／Ｆ部５は、当該設定情報を設定制御受信部１１に転送する（ステップＳ８０３）。【０１１５】
そして、設定制御受信部１１は、設定情報を受信すると（ステップＳ８０４）、受信した設定情報を記憶するとともに（ステップＳ８０５）、受信した設定情報を第二ＬＩＵ２０に通知する指示をファーム間通信部７に行い（ステップＳ８０６）、ファーム間通信部７は、第二ＬＩＵ２０のファーム間通信部２４に対して当該設定情報を通知する（ステップＳ８０７）。【０１１６】
続いて、ファーム間通信部２４は、ファーム間通信部７から設定情報を受信すると、当該設定情報を設定制御受信部２８に転送し（ステップＳ８０８）、設定制御受信部２８は、設定情報を受信すると（ステップＳ８０９）、受信した設定情報を記憶する（ステップＳ８１０）。【０１１７】
これにより、第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、ファームウェア間通信によって、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録されたことを受信して記憶する。【０１１８】
また、実施例１における光伝送装置１００の保守者が第二ＬＩＵ２０の第一ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ８１１）、ユーザＩ／Ｆ部２は、受信した設定情報を第二ＬＩＵ２０に転送し（ステップ８１２）、さらに、第二ＬＩＵ２０の第二Ｉ／Ｆ部２２は、当該設定情報を設定制御受信部２８に転送する（ステップＳ８１３）。【０１１９】
そして、設定制御受信部２８は、設定情報を受信すると（ステップＳ８１４）、受信した設定情報を記憶するとともに（ステップＳ８１５）、受信した設定情報を第一ＬＩＵ３に通知する指示をファーム間通信部２４に行い（ステップＳ８１６）、ファーム間通信部２４は、第一ＬＩＵ３のファーム間通信部７に対して当該設定情報を通知する（ステップＳ８１７）。【０１２０】
続いて、ファーム間通信部７は、ファーム間通信部２４から設定情報を受信すると、当該設定情報を設定制御受信部１１に転送し（ステップＳ８１８）、設定制御受信部１１は、設定情報を受信すると（ステップＳ８１９）、受信した設定情報を記憶する（ステップＳ８２０）。【０１２１】
これにより、第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、ファームウェア間通信によって、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶する。【０１２２】
そして、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部２８は、当該設定情報を、ＣＰＵ主従判定部２５に送信し（ステップＳ８２１）、ＣＰＵ主従判定部２５は、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ８２２）、当該受信された情報に基づいて、ファームウェア２１を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ８２３）、主従管理記憶部８０に記憶されている設定情報を更新する。【０１２３】
すなわち、ＣＰＵ主従判定部２５は、図５の（Ｂ）に示すように、第一ポートにおいては、ファームウェア２１を格納するＣＰＵをスレーブＣＰＵとして判定し、第一ポートについて、主従管理記憶部２５０に記憶されている設定情報をスレーブＣＰＵであることを示す「Ｓ」に更新する。【０１２４】
これと同時に、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部１１は（ステップＳ８０５参照）、当該設定情報を、ＣＰＵ主従判定部８に送信し（ステップＳ８２４）、ＣＰＵ主従判定部８は、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ８２５）、当該受信された情報に基づいて、ファームウェア２１を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ８２６）、主従管理記憶部２５０に記憶されている設定情報を更新する。【０１２５】
すなわち、ＣＰＵ主従判定部８は、図５の（Ａ）に示すように、第一ポートにおいては、ファームウェア４を格納するＣＰＵをマスタＣＰＵとして判定し、第一ポートについて、主従管理記憶部８０に記憶されている設定情報をマスタＣＰＵであることを示す「Ｍ」に更新する。【０１２６】
さらに、ＣＰＵ主従判定部８は、判定結果をハード主従切替部１６に送信し（ステップＳ８２７）、判定結果を受信したハード主従切替部１６は、ハードウェア１４の切替を行なう（ステップＳ８２８）。【０１２７】
すなわち、ハード主従切替部１６は、ファームウェア４を格納するＣＰＵがマスタＣＰＵとして判定されたので、自身が収容されるハードウェア１４を第一ポートにおけるマスタハードウェアとして切替える。【０１２８】
また、ファームウェア４を格納するＣＰＵを第一ポートにおけるマスタＣＰＵとして判定したＣＰＵ主従判定部８は、第二ＬＩＵ２０に対して主従関係の切替通知を行なう指示をファーム間通信部７に行い（ステップＳ８２９）、ファーム間通信部７は、切替通知をファーム間通信部２４に送信し（ステップＳ８３０）、第二ＬＩＵ２０のファーム間通信部２４は、受信した切替通知をＣＰＵ主従判定部２５に転送し（ステップＳ８３１）、さらに、ＣＰＵ主従判定部２５は、切替通知をハード主従切替部３３に転送する（ステップＳ８３２）。【０１２９】
そして、ハード主従切替部３３は、切替通知をＣＰＵ主従判定部２５から受信すると、ハードウェア３１の切替を行なう（ステップＳ８３３）。すなわち、ハード主従切替部３３は、自身が収容されるハードウェア３１を第一ポートにおけるスレーブハードウェアとして切替える。【０１３０】
なお、第二ポートから第四ポートについても、ＢＬＳＲ有効設定として、上述してきたステップＳ８０１〜ステップＳ８３３と同様の処理を実行する。【０１３１】
さらに、図９に示すように、実施例１における光伝送装置１００の保守者が、第一ＬＩＵ３の第五ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ９０１）、ユーザＩ／Ｆ部２は、受信した設定情報を第一ＬＩＵ３に転送し（ステップＳ９０２）、さらに、第一ＬＩＵ３の第一Ｉ／Ｆ部５は、当該設定情報を設定制御受信部１１に転送する（ステップＳ９０３）。【０１３２】
そして、設定制御受信部１１は、設定情報を受信すると（ステップＳ９０４）、受信した設定情報を記憶するとともに（ステップＳ９０５）、受信した設定情報を第二ＬＩＵ２０に通知する指示をファーム間通信部７に行い（ステップＳ９０６）、ファーム間通信部７は、ファーム間通信部２４に対して当該設定情報を通知する（ステップＳ９０７）。【０１３３】
続いて、第二ＬＩＵ２０のファーム間通信部２４は、ファーム間通信部７から設定情報を受信すると、当該設定情報を設定制御受信部２８に転送し（ステップＳ９０８）、設定制御受信部２８は、設定情報を受信すると（ステップＳ９０９）、受信した設定情報を記憶する（ステップＳ９１０）。【０１３４】
これにより、第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、ファームウェア間通信によって、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録されたことを受信して記憶する。【０１３５】
また、実施例１における光伝送装置１００の保守者が第二ＬＩＵ２０の第五ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ９１１）、ユーザＩ／Ｆ部２は、受信した設定情報を第二ＬＩＵ２０に転送し（ステップＳ９１２）、さらに、第二ＬＩＵ２０の第二Ｉ／Ｆ部２２は、当該設定情報を設定制御受信部２８に転送する（ステップＳ９１３）。【０１３６】
そして、設定制御受信部２８は、設定情報を受信すると（ステップＳ９１４）、受信した設定情報を記憶するとともに（ステップＳ９１５）、受信した設定情報を第一ＬＩＵ３に通知する指示をファーム間通信部２４に行い（ステップＳ９１６）、ファーム間通信部２４は、ファーム間通信部７に対して当該設定情報を通知する（ステップＳ９１７）。【０１３７】
続いて、第一ＬＩＵ３のファーム間通信部７は、ファーム間通信部２４から設定情報を受信すると、当該設定情報を設定制御受信部１１に転送し（ステップＳ９１８）、設定制御受信部１１は、設定情報を受信すると（ステップＳ９１９）、受信した設定情報を記憶する（ステップＳ９２０）。【０１３８】
これにより、第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、ファームウェア間通信によって、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶する。【０１３９】
そして、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部１１は、当該設定情報を、ＣＰＵ主従判定部８に送信し（ステップＳ９２１）、ＣＰＵ主従判定部８は、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ９２２）、当該受信された情報に基づいて、ファームウェア４を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ９２３）、主従管理記憶部８０に記憶されている設定情報を更新する。【０１４０】
すなわち、ＣＰＵ主従判定部８は、図５の（Ａ）に示すように、第五ポートにおいては、ファームウェア４を格納するＣＰＵをスレーブＣＰＵとして判定し、第五ポートについて、主従管理記憶部８０に記憶されている設定情報をスレーブＣＰＵであることを示す「Ｓ」に更新する。【０１４１】
これと同時に、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部２８は、当該設定情報を、ＣＰＵ主従判定部２５に送信し（ステップＳ９２４）、ＣＰＵ主従判定部２５は、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ９２５）、当該受信された情報に基づいて、ファームウェア２１を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ９２６）、主従管理記憶部２５０に記憶されている設定情報を更新する。【０１４２】
すなわち、ＣＰＵ主従判定部２５は、図５の（Ｂ）に示すように、第五ポートにおいては、ファームウェア２１を格納するＣＰＵをマスタＣＰＵとして判定し、第五ポートについて、主従管理記憶部２５０に記憶されている設定情報をマスタＣＰＵであることを示す「Ｍ」に更新する。【０１４３】
さらに、ＣＰＵ主従判定部２５は、判定結果をハード主従切替部３３に送信し（ステップＳ９２７）、判定結果を受信したハード主従切替部３３は、ハードウェア３１の切替を行なう（ステップＳ９２８）。【０１４４】
すなわち、ハード主従切替部３３は、ファームウェア２１を格納するＣＰＵがマスタＣＰＵとして判定されたので、自身が収容されるハードウェア３１を、第五ポートにおけるマスタハードウェアとして切替える。【０１４５】
また、ファームウェア２１を格納するＣＰＵを第五ポートにおけるマスタＣＰＵとして判定したＣＰＵ主従判定部２５は、第一ＬＩＵ３に対して主従関係の切替通知を行なう指示をファーム間通信部２４に行い（ステップＳ９２９）、ファーム間通信部２４は、切替通知をファーム間通信部７に送信し（ステップＳ９３０）、ファーム間通信部７は、受信した切替通知をＣＰＵ主従判定部８に転送し（ステップＳ９３１）、さらに、ＣＰＵ主従判定部８は、切替通知をハード主従切替部１６に転送する（ステップＳ９３２）。【０１４６】
そして、ハード主従切替部１６は、切替通知をＣＰＵ主従判定部８から受信すると、ハードウェア１４の切替を行なう（ステップＳ９３３）。すなわち、ハード主従切替部１６は、自身が収容されるハードウェア１４を、第五ポートにおけるスレーブハードウェアとして切替える。【０１４７】
なお、第六ポートから第八ポートについても、ＢＬＳＲ有効設定として、上述してきたステップＳ９０１〜ステップＳ９３３と同様の処理を実行する。【０１４８】
上述してきたように、図８に示すステップＳ８０１〜ステップＳ８３３、および図９に示すステップＳ９０１〜ステップＳ９３３により、すべてのポートのＢＳＬＲ有効設定と、ポートごとの切替制御を行うＣＰＵを第一ＬＩＵ３および第二ＬＩＵ２０に分散する設定が完了し、光伝送装置の運用開始が可能となる。【０１４９】
［動的切替処理（実施例１）］
続いて、図１０を用いて、実施例１に係る光伝送装置の動的切替処理を説明する。同図に示すように、現時点での運用状態として、第一ＬＩＵ３は、第一ポートから第四ポートについてマスタＣＰＵとして機能することが主従管理記憶部８０において設定されており、第二ＬＩＵ２０は、第五ポートから第八ポートについてマスタＣＰＵとして機能することが主従管理記憶部２５０において設定されている。【０１５０】
そして、第一ＬＩＵ３のＣＰＵ負荷計測部５０は、ＯＳ（Operating  System）などの制御プログラムを介して、ファームウェア４を格納するＣＰＵの負荷率を計測し（ステップＳ１００１）、計測したＣＰＵ負荷率に対応するＣＰＵ負荷ランクをＣＰＵ負荷管理テーブル４０に基づいて決定する（ステップＳ１００２）。【０１５１】
そして、ＣＰＵ負荷計測部５０は、ＣＰＵ負荷管理テーブルの動的切替フラグが有効になっている場合には、第二ＬＩＵ２０のＣＰＵ負荷計測部７０に対してＣＰＵ負荷ランクの取得を要求するため、ファーム間通信部７に対してＣＰＵ負荷ランク取得要求を通知する（ステップＳ１００３）。【０１５２】
ファーム間通信部７は、ＣＰＵ負荷計測部５０からＣＰＵ負荷ランク取得要求の通知を受け付けると（ステップＳ１００４）、第二ＬＩＵ２０に対してＣＰＵ負荷ランク取得要求を発行する（ステップＳ１００５）。【０１５３】
ＣＰＵ負荷計測部５０においてＣＰＵの負荷率が計測されるのと同時に、第二ＬＩＵ２０のＣＰＵ負荷計測部７０は、ファームウェア２１を格納するＣＰＵの負荷率を計測し（ステップＳ１００６）、計測したＣＰＵ負荷率に対応するＣＰＵ負荷ランクをＣＰＵ負荷管理テーブル６０に基づいて決定する（ステップＳ１００７）。【０１５４】
そして、ファーム間通信部２４は、第一ＬＩＵ３からＣＰＵ負荷ランク取得要求を受信すると（ステップＳ１００８）、ＣＰＵ負荷計測部７０に対してＣＰＵ負荷ランク取得要求を通知する（ステップＳ１００９）。【０１５５】
ＣＰＵ負荷計測部７０は、ファーム間通信部２４からＣＰＵ負荷ランク取得要求の通知を受け付けると（ステップＳ１０１０）、ＣＰＵ負荷ランク取得要求応答として、ＣＰＵ負荷ランクを返答する（ステップＳ１０１１）。【０１５６】
ファーム間通信部２４は、ＣＰＵ負荷ランク取得要求応答として、ＣＰＵ負荷ランクをＣＰＵ負荷計測部７０から受け付けると（ステップＳ１０１２）、第一ＬＩＵ３のファーム間通信部７に対してＣＰＵ負荷ランクを発行する（ステップＳ１０１３）。【０１５７】
ファーム間通信部７は、第二ＬＩＵ２０からＣＰＵ負荷ランクを受信すると（ステップＳ１０１４）、ＣＰＵ負荷計測部５０に対してＣＰＵ負荷ランクを通知する（ステップＳ１０１５）。【０１５８】
ＣＰＵ負荷計測部５０は、ファーム間通信部７からＣＰＵ負荷ランクを受け付けると（ステップＳ１０１６）、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して（ステップＳ１０１７）、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」）、およびＣＰＵ負荷ランクの差（「３」−「２」＝「１」）に関する情報をＣＰＵ主従判定部８に通知する（ステップＳ１０１８）。【０１５９】
ＣＰＵ主従判定部８は、ＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると（ステップＳ１０１９）、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する（ステップＳ１０２０）。【０１６０】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」であり、ＣＰＵ負荷ランクの差が「３」−「２」＝「１」である場合には、主従管理記憶部８０において、自己のＣＰＵがマスタＣＰＵに設定されている第一ポート〜第四ポートのいずれか一つについて、自己のＣＰＵをスレーブＣＰＵに変更する判定を行う。【０１６１】
そして、ＣＰＵ主従判定部８は、例えば、第四ポートについて自己のＣＰＵをスレーブＣＰＵにする判定を行った場合には、例えば、図７の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第四ポートについてスレーブＣＰＵとして機能することを示す「Ｓ」に設定変更し、ハード主従切替部１６に判定結果を通知して、第四ポートについてスレーブハードウェアとして機能するように設定変更させる。【０１６２】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７に対して、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第四ポートについてマスタＣＰＵとして機能するように要求する切替要求の発行を通知する（ステップＳ１０２１）。【０１６３】
ファーム間通信部７は、ＣＰＵ主従判定部８から切替要求の発行通知を受け付けると（ステップＳ１０２２）、第二ＬＩＵ２０に対して第四ポートについてマスタＣＰＵとして機能するように要求する切替要求を発行する（ステップＳ１０２３）。【０１６４】
第二ＬＩＵ２０のファーム間通信部２４は、第一ＬＩＵから切替要求を受信すると（ステップＳ１０２４）、ＣＰＵ主従判定部２５に対して、第四ポートについての切替要求の受信を通知する（ステップＳ１０２５）。【０１６５】
ＣＰＵ主従判定部２５は、ファーム間通信部２４から切替要求受信の通知を受け付けると（ステップＳ１０２６）、上述したＣＰＵ主従判定部８と同様の手順で、第四ポートについてマスタＣＰＵとして機能するための動的切替を実行する（ステップＳ１０２７、図７の（Ｂ）参照）。【０１６６】
［実施例１による効果］
上述してきたように、実施例１によれば、冗長構成をなす各ＬＩＵのＣＰＵの負荷率を計測し、ＣＰＵ負荷率の軽い方に、所定のポートについて主導的に切替制御を行うマスタＣＰＵの設定配分が多くなるように動的に変更することができるので、主信号の断時間が長くなることを防止することが可能である。【０１６７】
また、実施例１によれば、計測したＣＰＵ負荷率をＣＰＵ負荷ランクに置き換えるので、計測したＣＰＵ負荷率を簡易に比較することが可能である。【０１６８】
また、実施例１によれば、ＣＰＵ負荷ランクの比較を主体的に実行して、動的切替を主導的に行うためのフラグ（例えば、「ＡＣＴ」）が有効であるＬＩＵが主体的にＣＰＵ負荷ランクの比較を実行するので、効率的にＣＰＵ負荷ランクを比較することが可能である。
【実施例２】
【０１６９】
上記の実施例１では、第一ＬＩＵ３のＣＰＵ負荷ランクが「３」、第二ＬＩＵのＣＰＵ負荷ランクが「２」である場合の動的切替処理を説明したので、以下の実施例２では、図１１および図１２を用いて、第一ＬＩＵのＣＰＵ負荷ランクが「４」、第二ＬＩＵのＣＰＵ負荷ランクが「２」である場合の動的切替処理を説明する。図１１は、実施例２に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。図１２は、実施例２における主従管理記憶部を説明するための図である。【０１７０】
なお、実施例２に係る光伝送装置の動的切替処理は、図１１に示すステップＳ１１０１〜ステップＳ１１１７が、上記の実施例１で説明した図１０に示すステップＳ１００１〜ステップＳ１０１７と同様であるので、以下では、ステップＳ１１１８以降の処理について説明する。【０１７１】
図１１に示すように、第一ＬＩＵ３のＣＰＵ負荷計測部５０は、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して（ステップＳ１１１７）、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「４」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」）、およびＣＰＵ負荷ランクの差（「４」−「２」＝「２」）に関する情報をＣＰＵ主従判定部８に通知する（ステップＳ１１１８）。【０１７２】
ＣＰＵ主従判定部８は、ＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると（ステップＳ１１１９）、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する（ステップＳ１１２０）。【０１７３】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「４」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」であり、ＣＰＵ負荷ランクの差が「４」−「２」＝「２」である場合には、主従管理記憶部８０において、自己のＣＰＵがマスタＣＰＵに設定されている第一ポート〜第四ポートのいずれか二つについて、自己のＣＰＵをスレーブＣＰＵに変更する判定を行う。【０１７４】
そして、ＣＰＵ主従判定部８は、例えば、第三ポートおよび第四ポートについて自己のＣＰＵをスレーブＣＰＵにする判定を行った場合には、例えば、図１２の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第三ポートおよび第四ポートについてスレーブＣＰＵとして機能することを示す「Ｓ」に設定変更し、ハード主従切替部１６に判定結果を通知して、第三ポートおよび第四ポートについてスレーブハードウェアとして機能するように設定変更させる。【０１７５】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７に対して、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第三ポートおよび第四ポートについてマスタＣＰＵとして機能するように要求する切替要求の発行を通知する（ステップＳ１１２１）。【０１７６】
ファーム間通信部７は、ＣＰＵ主従判定部８から切替要求の発行通知を受け付けると（ステップＳ１１２２）、第二ＬＩＵ２０に対して、第三ポートおよび第四ポートについてマスタＣＰＵとして機能するように要求する切替要求を発行する（ステップＳ１１２３）。【０１７７】
第二ＬＩＵ２０のファーム間通信部２４は、第一ＬＩＵから切替要求を受信すると（ステップＳ１１２４）、ＣＰＵ主従判定部２５に対して、第三ポートおよび第四ポートについての切替要求の受信を通知する（ステップＳ１１２５）。【０１７８】
ＣＰＵ主従判定部２５は、ファーム間通信部２４から切替要求受信の通知を受け付けると（ステップＳ１１２６）、上述したＣＰＵ主従判定部８と同様の手順で、第三ポートおよび第四ポートについてマスタＣＰＵとして機能するための動的切替を実行する（ステップＳ１１２７、図１２の（Ｂ）参照）。【０１７９】
［実施例２による効果］
実施例２によれば、ＬＩＵ間のＣＰＵ負荷ランクの差に応じた数だけ、所定のポートについてマスタＣＰＵとして機能する各ＬＩＵにおけるマスタＣＰＵの設定数を動的に変更することが可能である。
【実施例３】
【０１８０】
以下の実施例３では、図１３および図１４を用いて、第一ＬＩＵのＣＰＵ負荷ランクが「２」、第二ＬＩＵのＣＰＵ負荷ランクが「５」である場合の動的切替処理を説明する。図１３は、実施例３に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。図１４は、実施例３における主従管理記憶部を説明するための図である。【０１８１】
なお、実施例３に係る光伝送装置の動的切替処理は、図１３に示すステップＳ１３０１〜ステップＳ１３１７が、上記の実施例１（図１０に示すステップＳ１００１〜ステップＳ１０１７）、および実施例２（図１１に示すステップＳ１１０１〜ステップＳ１１１７）と同様であるので、以下では、ステップＳ１３１８以降の処理について説明する。【０１８２】
図１３に示すように、第一ＬＩＵ３のＣＰＵ負荷計測部５０は、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して（ステップＳ１３１７）、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「２」＜第二ＬＩＵ２０のＣＰＵ負荷ランク「５」）、およびＣＰＵ負荷ランクの差（「５」−「２」＝「３」）に関する情報をＣＰＵ主従判定部８に通知する（ステップＳ１３１８）。【０１８３】
ＣＰＵ主従判定部８は、ＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると（ステップＳ１３１９）、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する（ステップＳ１３２０）。【０１８４】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「２」＜第二ＬＩＵ２０のＣＰＵ負荷ランク「５」であり、ＣＰＵ負荷ランクの差が「５」−「２」＝「３」である場合には、主従管理記憶部８０において、自己のＣＰＵがスレーブＣＰＵに設定されている第五ポート〜第８ポートのいずれか三つについて、自己のＣＰＵをマスタＣＰＵに変更する判定を行う。【０１８５】
そして、ＣＰＵ主従判定部８は、例えば、第五ポート〜第七ポートについて自己のＣＰＵをマスタＣＰＵにする判定を行った場合には、例えば、図１４の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第五ポート〜第七ポートについてマスタＣＰＵとして機能することを示す「Ｍ」に設定変更し、ハード主従切替部１６に判定結果を通知して、第五ポート〜第七ポートについてマスタハードウェアとして機能するように設定変更させる。【０１８６】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７に対して、第二ＬＩＵ２０に対して、第五ポート〜第七ポートについてスレーブＣＰＵとして機能するように要求する切替要求の発行を通知する（ステップＳ１３２１）。【０１８７】
ファーム間通信部７は、ＣＰＵ主従判定部８から切替要求の発行通知を受け付けると（ステップＳ１３２２）、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第五ポート〜第七ポートについてスレーブＣＰＵとして機能するように要求する切替要求を発行する（ステップＳ１３２３）。【０１８８】
第二ＬＩＵ２０のファーム間通信部２４は、第一ＬＩＵから切替要求を受信すると（ステップＳ１３２４）、ＣＰＵ主従判定部２５に対して、第五ポート〜第七ポートについての切替要求の受信を通知する（ステップＳ１３２５）。【０１８９】
ＣＰＵ主従判定部２５は、ファーム間通信部２４から切替要求受信の通知を受け付けると（ステップＳ１３２６）、上述したＣＰＵ主従判定部８と同様の手順で、第五ポート〜第七ポートについてスレーブＣＰＵとして機能するための動的切替を実行する（ステップＳ１３２７、図１４の（Ｂ）参照）。【０１９０】
［実施例３による効果］
上述してきたように、実施例３によれば、上述した実施例２と同様に、ＬＩＵ間のＣＰＵ負荷ランクの差に応じて、所定のポートについてマスタＣＰＵとして機能する各ＬＩＵにおける設定数を動的に変更することが可能である。
【実施例４】
【０１９１】
さて、これまで本発明の実施例１〜３について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施例を説明する。【０１９２】
（１）動的切替処理を行わないケース
上記の実施例１〜３では、ＬＩＵ間のＣＰＵ負荷ランクの差に応じて、マスタＣＰＵとして機能する各ＬＩＵにおける設定数を動的に変更する場合を説明したが、本発明はこれに限定されるものではなく、ＬＩＵ間のＣＰＵ負荷ランクに差が無い場合には、動的切替処理を行わないようにしてもよい。以下に、図１５を用いて、簡単に説明する。図１５は、実施例４に係るＣＰＵ負荷管理テーブルの構成例を示す図である。【０１９３】
例えば、図１５に示すように、光伝送装置１００の保守者などが、ＣＰＵ負荷管理テーブルにおいて、ＣＰＵ負荷率「０〜５０％」の時のＣＰＵ負荷ランクを「１」にあらかじめ設定しておく。第一ＬＩＵ３のＣＰＵ負荷率が２０％で、第二ＬＩＵ２０のＣＰＵ負荷率が５０％である場合には、第一ＬＩＵ３および第二ＬＩＵ２０のＣＰＵ負荷ランクはともに「１」となり、ＣＰＵ負荷ランクに差が無いので、ＣＰＵ負荷管理テーブルにおいて動的切替フラグが有効に設定されているＣＰＵ主従判定部は、動的切替処理を実行しない。【０１９４】
このようなことから、マスタＣＰＵの動的切替が不必要に行われないように、マスタＣＰＵの動的切替処理が実行する時のＣＰＵ負荷率をユーザが適宜設定することが可能である。【０１９５】
（２）ＣＰＵ負荷率を用いた処理
上記の実施例では、各ＬＩＵのＣＰＵ負荷率に応じてあらかじめ設定したＣＰＵ負荷ランクに基づいて、各ＬＩＵのＣＰＵ負荷率に応じて決定したＣＰＵ負荷ランクを比較し、その比較結果に基づいて、マスタＣＰＵの動的切替処理を実行する場合を説明したが、本発明はこれに限定されるものではなく、各ＬＩＵのＣＰＵ負荷率をそのまま比較して、そのＣＰＵ負荷率の比較結果に基づいて、マスタＣＰＵの動的切替処理を実行するようにしてもよい。【０１９６】
（３）装置構成等
また、図４に示した光伝送装置１００の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、光伝送装置１００の分散・統合の具体的形態は図示のものに限られず、ＣＰＵ負荷計測部とＣＰＵ主従判定部とを統合するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、光伝送装置１００にて行なわれる各処理機能（図１０、図１１および図１３等参照）は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。【０１９７】
（４）切替処理プログラム
ところで、上記の実施例で説明した光伝送装置１００の各種の処理（図１０、図１１および図１３等参照）は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図１６を用いて、上記の実施例と同様の機能を有する切替処理プログラムを実行するコンピュータの一例を説明する。図１６は、切替処理プログラムを実行するコンピュータを示す図である。【０１９８】
同図に示すように、光伝送装置としてコンピュータ４００は、入力部４０１、出力部４０２、ＨＤＤ４０３、ＲＡＭ４０４およびＣＰＵ４０５をバス５００で接続して構成される。【０１９９】
ここで、入力部４０１は、ユーザから各種データの入力を受け付ける。出力部４０２は、各種情報を表示する。ＨＤＤ４０３は、ＣＰＵ４０５による各種処理の実行に必要な情報を記憶する。ＲＡＭ４０４は、各種情報を一時的に記憶する。ＣＰＵ４０５は、各種演算処理を実行する。【０２００】
そして、ＨＤＤ４０３には、図１６に示すように、上記の実施例に示した光伝送装置１００の各処理部と同様の機能を発揮する切替処理プログラム４０３ａと、設定データ４０３ｂとがあらかじめ記憶されている。なお、この切替処理プログラム４０３ａを適宜分散させて、ネットワークを介して通信可能に接続された他のコンピュータの記憶部に記憶させておくこともできる。【０２０１】
そして、ＣＰＵ４０５が、この切替処理プログラム４０３ａをＨＤＤ４０３から読み出してＲＡＭ４０４に展開することにより、図１６に示すように、切替処理プログラム４０３ａは切替処理プロセス４０４ａとして機能するようになる。そして、切替処理プロセス４０４ａは、設定データ４０３ｂ等をＨＤＤ４０３から読み出して、ＲＡＭ４０４において自身に割り当てられた領域に展開し、この展開したデータ等に基づいて各種処理を実行する。なお、切替処理プロセス４０４ａは、図４に示した光伝送装置１００のファームウェア４およびファームウェア２１において実行される処理にそれぞれ対応する。【０２０２】
なお、上記した切替処理プログラム４０３ａについては、必ずしも最初からＨＤＤ４０３に記憶させておく必要はなく、例えば、コンピュータ４００に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、さらには、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ４００に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ４００がこれらから各プログラムを読み出して実行するようにしてもよい。
【産業上の利用可能性】
【０２０３】
以上のように、本発明に係る伝送装置、切替処理方法および切替処理プログラムは、ＣＰＵ部、第一ＬＩＵ部および第二ＬＩＵ部から構成され、複数のポートを収容して冗長構成をなす一対のＬＩＵ（第一ＬＩＵおよび第二ＬＩＵ）の各々に搭載されたハードウェアが、冗長回線を構成する現用回線および予備回線の各障害情報を複数のポートごとに取得し、取得された障害情報に基づいて、冗長構成をなすＬＩＵの各々に搭載されるＣＰＵが、冗長回線の切替制御を複数のポートごとに判定し、ＣＰＵによる切替制御判定に基づいて、ハードウェアが冗長回線の切替を複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する場合に有用であり、特に、複数ポートの同時障害発生に対する迅速な切替処理を実施すること、および主信号の断時間が長くなることを防止することに適する。
【図１】
2009063556.tif 000003
【図２】
2009063556.tif 000004
【図３】
2009063556.tif 000005
【図４】
2009063556.tif 000006
【図５】
2009063556.tif 000007
【図６】
2009063556.tif 000008
【図７】
2009063556.tif 000009
【図８】
2009063556.tif 000010
【図９】
2009063556.tif 000011
【図１０】
2009063556.tif 000012
【図１１】
2009063556.tif 000013
【図１２】
2009063556.tif 000014
【図１３】
2009063556.tif 000015
【図１４】
2009063556.tif 000016
【図１５】
2009063556.tif 000017
【図１６】
2009063556.tif 000018
【図１７】
2009063556.tif 000019
【図１８】
2009063556.tif 000020
【図１９】
2009063556.tif 000021
【図２０】
2009063556.tif 000022
【手続補正書】
【提出日】平成22年2月16日(2010.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置であって、
前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手段と、
前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測手段と、
前記ＣＰＵ負荷状態計測手段により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更手段と、
を備えたことを特徴とする伝送装置。
【請求項２】
前記ＣＰＵの負荷状態を示すＣＰＵ負荷率を所定の数値範囲で区分けした各階層ごとに、前記ＣＰＵ負荷率が高いほど高数値となるＣＰＵ負荷ランクをあらかじめ設定したＣＰＵ負荷ランク情報を管理するＣＰＵ負荷ランク情報管理手段をさらに備え、
前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷率に応じたＣＰＵ負荷ランクを、前記ＣＰＵ負荷ランク情報管理手段により管理された前記ＣＰＵ負荷ランク情報に基づいてそれぞれ決定し、当該決定されたＣＰＵ負荷ランクを互いに比較して、ＣＰＵ負荷ランクに差がある場合には、ＣＰＵ負荷ランクの小さいＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項１に記載の伝送装置。
【請求項３】
前記冗長構成された各回線カードのいずれかにＣＰＵ負荷ランクの比較を主体的に実行させるためのフラグ情報を設定するフラグ情報設定手段をさらに備えたことを特徴とする請求項２に記載の伝送装置。
【請求項４】
前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも小さい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にマスタＣＰＵの設定配分が多くなるように変更することを特徴とする請求項３に記載の伝送装置。
【請求項５】
前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクが、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクよりも大きい場合には、当該ＣＰＵ負荷ランクに差分に応じた数だけ、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵ側にスレーブＣＰＵの設定配分が多くなるように変更することを特徴とする請求項３に記載の伝送装置。
【請求項６】
前記フラグ情報設定手段により前記フラグ情報が設定されている回線カードにおいて、前記主従ＣＰＵ設定変更手段は、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵのＣＰＵ負荷ランクを互いに比較した結果、当該フラグ情報が設定されている回線カードに搭載されたＣＰＵのＣＰＵ負荷ランクと、対向側回線カードに搭載されるＣＰＵのＣＰＵ負荷ランクとが一致する場合には、マスタＣＰＵの設定配分の変更を行わないことを特徴とする請求項３に記載の伝送装置。
【請求項７】
ＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置において、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施する切替処理方法であって、
前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定工程と、
前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測工程と、
前記ＣＰＵ負荷状態計測工程により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更工程と、
を含んだことを特徴とする切替処理方法。
【請求項８】
ＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置において、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施する方法をコンピュータに実行させる切替処理プログラムであって、
前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手順と、
前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測手順と、
前記ＣＰＵ負荷状態計測手順により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更手順と、
をコンピュータに実行させることを特徴とする切替処理プログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置、当該伝送装置において実行される切替処理方法および切替処理プログラムに関する。
【背景技術】
【０００２】
今日、大容量のデータ転送に対する需要が拡大に伴い、高速なディジタル同期伝送方式が急速に普及している。このディジタル同期伝送方式の規格としては、国際電気通信連合（ＩＴＵ−Ｔ）において規定されたＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）や、アメリカ標準化委員会（ＡＮＴＩ）において規定されたＳＯＮＥＴ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｏｐｔｉｃａｌ  Ｎｅｔｗｏｒｋ）が代表的であり、どちらも光同期通信システムの構成および伝送装置の機能を定めるものである。
【０００３】
このＳＤＨおよびＳＯＮＥＴを用いたディジタル同期伝送方式には、ディジタル化された主信号を多重化することにより得られる主信号部に対して、伝送装置および通信網の監視保守運用を行うためのオーバヘッドと称される信号を付加した同期多重化信号が一般的に用いられる。
【０００４】
また、このディジタル同期伝送方式には、例えば、伝送装置間を現用回線あるいは予備回線であるリング状の回線で接続するＢＬＳＲ（Ｂｉｄｉｒｅｃｔｉｏｎａｌ  Ｌｉｎｅ  Ｓｗｉｔｃｈｅｄ  Ｒｉｎｇ）方式で構成されたネットワークについて、現用側の故障発生時に、現用側から予備側への切替制御を実現する「１＋１ＡＰＳ（Ａｕｔｏｍａｔｉｃ  Ｐｒｏｔｅｃｔｉｏｎ  Ｓｗｉｔｃｈ）」機能を採用するものが存在し、同期多重化信号のオーバヘッドにＡＰＳバイト（Ｋ１バイト、Ｋ２バイト）をマッピングしておくことにより、現用側の故障発生時に、現用側から予備側に伝送路を自動的に切り替える冗長系への切替制御を実現する。
【０００５】
ここで、図１７〜図２０を用いて、ＢＬＳＲのネットワーク構成における冗長系への切替処理の概要について簡単に説明する。図１７は、ＢＬＳＲのネットワーク構成における冗長系への切替処理を説明するための図である。図１８は、集中ＣＰＵ型装置構成を説明するための図である。図１９は、分散ＣＰＵ型装置構成を説明するための図である。図２０は、従来技術の問題点を説明するための図である。
【０００６】
ＢＬＳＲのネットワーク構成において、通常運用の状態では、光信号の通信経路として一方向（右回りまたは左回りのいずれか一方向）のみの経路を現用として使用しており、通信障害が発生すると、通常運用において使用されていた経路とは反対方向（予備側）の経路に切替ることで回線障害に対する迅速な対応を行なうものである。例えば、図１７の（Ａ）に示すように、Ｎｏｄｅ１〜Ｎｏｄｅ４の４つの光伝送装置が設置されるリングネットワークにおいて、通常運用の状態では、Ｎｏｄｅ４からＮｏｄｅ２への光信号が、Ｎｏｄｅ３を経由する経路を使用して右回りに伝送されているとする。
【０００７】
このような通常運用の状態において、図１７の（Ｂ）に例示すように、Ｎｏｄｅ４とＮｏｄｅ３との間の回線に通信障害が発生すると、Ｎｏｄｅ３は、障害発生の情報をＮｏｄｅ２とＮｏｄｅ１とを経由してＮｏｄｅ４に送信し、障害発生の情報を受信したＮｏｄｅ４は、Ｎｏｄｅ２に対する光信号を、これまで使用していた経路とは反対側（予備側）の経路に切替て送信する。具体的には、Ｎｏｄｅ４からの光信号は、Ｎｏｄｅ１、Ｎｏｄｅ２を経由してＮｏｄｅ３に届き、さらにＮｏｄｅ３を折り返してＮｏｄｅ２に送信される。
【０００８】
すなわち、ＢＬＳＲのネットワークにおいて、光伝送装置は、対向の光伝送装置との間で、上記したＡＰＳバイト(Ｋ１バイト、Ｋ２バイト)を交換することで切替制御を実現している。例えば、障害として受信側の信号断（ＳＦ：ｓｉｇｎａｌ  ｆａｉｌ）や信号劣化（ＳＤ：ｓｉｇｎａｌ  ｄｅｇｒａｄｅ）を検出した際には、これらの情報を格納したＡＰＳバイトを用いて、対向装置へ自装置の情報を通知することにより、ＧＲ２５３で規定されている切替時間５０ｍｓ（ミリ秒）以内で予備側への切替を実現する。
【０００９】
次に、図１８を用いて、ＢＬＳＲのネットワークにおける光伝送装置の構成を説明する。光伝送装置の構成としては、同図に示すような集中ＣＰＵ型装置構成がある。
【００１０】
図１８に示すように、集中ＣＰＵ型装置構成においては、光伝送装置全体の監視制御を行うＣＰＵ部と、現用回線および予備回線に対する外部回線インタフェース機能を備えるＬｉｎｅ  Ｉｎｔｅｒｆａｃｅ  ＵｎｉｔであるＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵとから冗長構成される。
【００１１】
また、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵにはそれぞれハードウェアが備えられ、当該ハードウェアにおいて、現用回線および予備回線からＡＰＳバイトを受信してＳＦやＳＤの情報をＣＰＵ部に通知したり、ＣＰＵ部からの指示に従って、スイッチの切替をしたりする。なお、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵには、現用回線および予備回線に対応する複数のポートが備えられる。
【００１２】
ここで、集中ＣＰＵ型装置構成においては、ＣＰＵ部のＣＰＵ内で動作するファームウェアにて、ＡＰＳバイトの情報をＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵから集約してスイッチの切替制御を行なう。
【００１３】
例えば、現用回線のインタフェースであるＷＥＳＴ  ＬＩＵのハードウェアにおいて切替要因としてＳＦが検出されると、当該ハードウェアは、ＣＰＵ部のファームウェアにＳＦが発生したことの通知を行なう（図１８の（１）参照）。そして、ＣＰＵ部のファームウェアは、受信したＳＦの情報と第二ＬＩＵからのＡＰＳバイトの情報とに基づいて、ＡＰＳ判定処理（切替判定処理）を行い（図１８の（２）参照）、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵのハードウェアに対してスイッチの切替制御を行なう（図１８の（３）参照）。これにより、図１７の（Ｂ）に示すようなスイッチの切替が実施される。
【００１４】
しかしながら、集中ＣＰＵ型装置構成においては、ＬＩＵに収容されるポート数が増加した場合や、複数の切替要因が同時に発生した場合は、ＣＰＵ部のファームウェアにおけるＡＰＳ判定処理が輻輳するため、回線障害に対する迅速な切替が行なえないという問題点があった。
【００１５】
上記の問題点を鑑みて、ＢＬＳＲのネットワークにおける光伝送装置の構成として分散ＣＰＵ型装置構成がある。
【００１６】
すなわち、図１９に示すように、分散ＣＰＵ型装置構成においては、集中ＣＰＵ型装置構成と同様に、ＣＰＵ部と、現用回線および予備回線に対する外部回線インタフェース機能を備えるＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵとから構成されるが、ＷＥＳＴ  ＬＩＵおよびＥＡＳＴ  ＬＩＵにそれぞれＣＰＵを分散して搭載する。そして、ＡＰＳバイトの情報を、ＬＩＵにあるＣＰＵ内で動作するファームウェアにてそれぞれ集約するとともに、ファームウェア間で通信を行なうことにより、お互いの情報を共有してスイッチの切替制御を行なう。
【００１７】
ここで、冗長構成されるＬＩＵの一方が、現用回線および予備回線の両方のＡＰＳバイトの情報を参照して、切替判定を実施する必要がある。そこで、光伝送装置の保守者は、ＣＰＵ部に対して、例えば、ＥＡＳＴ  ＬＩＵにて切替判定を実施するとする設定を行なう。ＥＡＳＴ  ＬＩＵは、ＣＰＵ部のＣＰＵ内ファームウェア（ユーザＩ／Ｆ部）を介して設定情報を受信すると、自身のＣＰＵがマスタＣＰＵとして、ハードウェアにおける切替処理を主導して実施する。
【００１８】
このような分散ＣＰＵ型装置構成において、例えば、現用回線のインタフェースであるＷＥＳＴ  ＬＩＵのハードウェアにおいて切替要因としてＳＦが検出されると、当該ハードウェアは、自身のＣＰＵ内のファームウェアにＳＦが発生したことの通知を行なう（図１９の（１）参照）。そして、ＷＥＳＴ  ＬＩＵのファームウェアは、ファームウェア間通信により、ＥＡＳＴ  ＬＩＵのＣＰＵ（マスタＣＰＵ）にあるファームウェアに切替要因発生通知を行なう（図１９の（２）参照）。ＥＡＳＴ  ＬＩＵのファームウェアは、ＷＥＳＴ  ＬＩＵから受信した切替要因（ＳＦ）とＥＡＳＴ  ＬＩＵのＡＰＳバイトの情報とに基づいて、ＡＰＳ判定処理（切替判定処理）を行う（図１９の（３）参照）。
【００１９】
そして、ＥＡＳＴ  ＬＩＵのファームウェアは、ファームウェア間通信により、ＡＰＳ判定処理の結果である切替通知をＷＥＳＴ  ＬＩＵのファームウェアに対して行い（図１９の（４）参照）、ＷＥＳＴ  ＬＩＵのファームウェアおよびＥＡＳＴ  ＬＩＵのファームウェアは、ＥＡＳＴ  ＬＩＵのファームウェアの判定結果に基づいて、それぞれ自身のハードウェアに対して切替制御を行なう（図１９の（５）参照）。このように、マスタＣＰＵとして機能するＥＡＳＴ  ＬＩＵのＣＰＵの判定処理に基づいて切替制御が実施され、例えば、図１７の（Ｂ）に示すようなスイッチの切替が実施される。
【００２０】
なお、ＣＰＵ間で情報を共有する技術として、特許文献１には、主ＣＰＵ側のメモリからＤＭＡ（ｄｉｒｅｃｔ  ｍｅｍｏｒｙ  ａｃｃｅｓｓ）により従ＣＰＵ側のメモリにデータを転送することで、ＣＰＵ間で情報を共有することが可能になるプログラマブルコントローラが開示されている。
【００２１】
同様に、特許文献２には、ＣＰＵとメモリとからなるプロセッサユニット間（一つのマスタユニットと複数のスレーブユニットとの間）において、マスタプロセッサユニットからＶＭＥバス(ＶＥＲＳＡ  Ｍｏｄｕｌｅ  Ｅｕｒｏｃａｒｄ  ｂｕｓ)を介して複数のスレーブユニットにデータを転送することで、ＣＰＵ間で情報を共有することが可能になる分散型マルチプロセッシングシステムが開示されている。
【００２２】
【特許文献１】特公平６−３０００２号公報
【特許文献２】特開平８−２０２６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、上記した従来の技術は、複数のポートが収容されるＬＩＵにおいて、当該複数のポートに同時に障害が発生して切替制御を行なう場合は、マスタＣＰＵの処理の負荷が高くなり、迅速な切替処理が実施できないという問題点があった。以下に、図２０を用いて、この問題点について簡単に説明する。
【００２４】
すなわち、図２０に示すような構成において、片側のＬＩＵにおけるマスタＣＰＵのみで「ＢＬＳＲ」の切替制御を行なう場合には、ＧＲ２５３の規定である５０ｍｓ（ミリ秒）以内での迅速な切替処理が実施できないという問題点があった。
【００２５】
例えば、図２０の（Ａ）に示すように、「ＢＬＳＲ」を実現する光伝送装置（分散ＣＰＵ型装置構成）のＬＩＵがそれぞれ５つの物理ポートを収容して冗長構成される場合、５つすべての物理ポートの組合せにおけるＡＰＳ情報に基づく切替制御を、片側のＬＩＵにおけるマスタＣＰＵのみで行なう必要がある。
【００２６】
また、図２０の（Ｂ）に示すように、１６個のｎｏｄｅ（光伝送装置）から構成されるリングネットワークで「ＢＬＳＲ」を実現する場合、例えば、ｎｏｄｅ１６からの光信号のＳＦ（信号断）の情報を検出したｎｏｄｅ１のＬＩＵに搭載されるマスタＣＰＵが切替制御を完了するまでには、自身の切替制御を行なうとともに、ｎｏｄｅ２〜ｎｏｄｅ１６に対して切替要求を行い、さらに、ｎｏｄｅ２〜ｎｏｄｅ１６からの切替応答を受信するという複数の工程があり、マスタＣＰＵに高い処理能力が要求される。
【００２７】
ここで、上記した従来の技術は、例えば、４つ以下の物理ポートの同時障害に対しては、片側のＬＩＵにおけるマスタＣＰＵのみで５０ｍｓ（ミリ秒）以内での切替処理を実現できる場合があるが、図２０の（Ａ）に示すように、５つの物理ポート、もしくはそれ以上の物理ポートを収容するＬＩＵにおいて、すべての物理ポートの同時障害に対しては、マスタＣＰＵのみで５０ｍｓ（ミリ秒）以内での迅速な切替処理が実施できないという問題点があった。
【００２８】
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能であり、さらに、ＣＰＵの負荷状況に応じて動的にマスタＣＰＵを変更することができ、主信号の断時間が長くなることを防止することが可能な光伝送装置、切替処理方法および切替処理プログラムを提供することを目的とする。
【課題を解決するための手段】
【００２９】
上述した課題を解決し、目的を達成するため、本発明は、複数のポートを収容して冗長構成をなす一対の各回線カードの各々に搭載されたハードウェアによって、冗長回線を構成する現用回線および予備回線の各障害情報を前記複数のポートごとに取得し、当該取得された前記障害情報に基づいて、前記冗長構成をなす各回線カードの各々に搭載されるＣＰＵが前記冗長回線の切替制御を前記複数のポートごとに判定し、前記ＣＰＵによる切替制御判定に基づいて、前記ハードウェアが前記冗長回線の切替を前記複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送する伝送装置であって、前記冗長構成をなす各回線カードに搭載されたＣＰＵにて前記冗長回線の切替制御を判定するマスタＣＰＵを、前記複数のポートごとに分散して設定するとともに、所定のポートの前記マスタＣＰＵとして設定されたＣＰＵを搭載する前記回線カードの対向側回線カードが搭載するＣＰＵを、当該所定のポートのスレーブＣＰＵとして設定する主従ＣＰＵ分散設定手段と、前記冗長構成をなす各回線カードの各々に搭載されたＣＰＵの負荷状態をそれぞれ計測するＣＰＵ負荷状態計測手段と、前記ＣＰＵ負荷状態計測手段により計測された各回線カードのＣＰＵ負荷状態を比較して、負荷状態の軽いＣＰＵ側に、前記複数のポートごとに分散して設定されたマスタＣＰＵの設定配分が多くなるように変更する主従ＣＰＵ設定変更手段と、を備えたことを特徴とする。
【発明の効果】
【００３０】
本発明によれば、冗長構成をなす各ＬＩＵのＣＰＵの負荷率を計測し、ＣＰＵ負荷率の軽い方に、所定のポートについて主導的に切替制御を行うマスタＣＰＵの設定配分が多くなるように動的に変更することができるので、主信号の断時間が長くなることを防止することができるという効果を奏する。
【００３１】
また、本発明によれば、計測したＣＰＵ負荷率をＣＰＵ負荷ランクに置き換えるので、計測したＣＰＵ負荷率を簡易に比較することができるという効果を奏する。
【００３２】
また、本発明によれば、ＣＰＵ負荷ランクの比較を主体的に実行するフラグが設定されている回線カードが主体的にＣＰＵ負荷ランクの比較を実行するので、効率的にＣＰＵ負荷ランクを比較することができるという効果を奏する。
【００３３】
また、本発明によれば、回線カード間のＣＰＵ負荷ランクの差に応じた数だけ、所定のポートについてマスタＣＰＵとして機能する各回線カード間におけるマスタＣＰＵの設定数を動的に変更することができるという効果を奏する。
【００３４】
また、本発明によれば、マスタＣＰＵの動的切替が不必要に行われないように、マスタＣＰＵの動的切替処理が実行する時のＣＰＵ負荷率をユーザが適宜設定することができるという効果を奏する。
【００３５】
また、本発明によれば、マスタＣＰＵの動的切替が不必要に行われることを防止することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３６】
以下に添付図面を参照して、この発明に係る伝送装置、切替処理方法および切替処理プログラムの実施例を詳細に説明する。なお、以下では、本発明に係る伝送装置として光伝送装置を例に挙げ、実施例１に係る光伝送装置の概要および特徴、かかる光伝送装置の構成および処理を順に説明し、本発明に係る他の実施例を説明する。
【実施例１】
【００３７】
［光伝送装置の概要及び特徴（実施例１）］
最初に、実施例１における光伝送装置の概要を具体的に説明する。図１および図２は、実施例１における光伝送装置の概要を説明するための図である。
【００３８】
実施例１における光伝送装置は、図１に示すように、ＣＰＵ部、第一ＬＩＵ部および第二ＬＩＵ部から構成され、複数のポートを収容して冗長構成をなす一対のＬＩＵ（第一ＬＩＵおよび第二ＬＩＵ）の各々に搭載されたハードウェアが、冗長回線を構成する現用回線および予備回線の各障害情報を複数のポートごとに取得し、取得された障害情報に基づいて、冗長構成をなすＬＩＵの各々に搭載されるＣＰＵが、冗長回線の切替制御を複数のポートごとに判定し、ＣＰＵによる切替制御判定に基づいて、ハードウェアが冗長回線の切替を複数のポートごとに実施してＳＤＨ／ＳＯＮＥＴ方式の光信号をリングネットワークにて伝送することを概要とする。ここで、「ＬＩＵ」は、請求の範囲に記載の「回線カード」に対応する。
【００３９】
すなわち、実施例１に係る光伝送装置において、例えば、図１の（Ａ）に示すように、冗長構成の第一ＬＩＵと第二ＬＩＵが、第一ポート〜第八ポートからなる８つの物理ポートを収容して、対向する光伝送装置に光信号をリングネットワークにて伝送する。
【００４０】
そして、実施例１における光伝送装置は、複数ポートの同時障害発生に対する迅速な切替処理を実施する。具体的に説明すると、実施例１における光伝送装置は、冗長構成のＬＩＵに搭載されるＣＰＵにて冗長回線の切替を判定して切替制御を行うマスタＣＰＵを、複数のポートごとに分散して設定するとともに、所定のポートのマスタＣＰＵとして設定されたＣＰＵを搭載するＬＩＵの対向側ＬＩＵが搭載するＣＰＵを、所定のポートのスレーブＣＰＵとして設定する。
【００４１】
すなわち、図１の（Ｂ）に示すように、例えば、第一ポート〜第四ポートにおいては、第一ＬＩＵが搭載するＣＰＵがマスタＣＰＵとなって切替制御を行い、第五ポート〜第八ポートにおいては、第二ＬＩＵが搭載するＣＰＵがマスタＣＰＵとなって切替制御を行うように設定を行う。一方、第五ポート〜第八ポートにおいては、第一ＬＩＵが搭載するＣＰＵがスレーブＣＰＵとなり、第一ポート〜第四ポートにおいては、第二ＬＩＵが搭載するＣＰＵがスレーブＣＰＵとなる。
【００４２】
そして、実施例１に係る光伝送装置は、マスタＣＰＵとして設定されたＣＰＵが担当するポートからの障害情報に基づく切替制御を優先して判定するように設定する。例えば、図１の（Ｃ）に示すように、第一ポート〜第八ポートのすべてで、同時に障害が発生した場合、第一ポート〜第四ポートにおいては、第一ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして切替制御の判定を優先して行い、第五ポート〜第八ポートにおいては、第二ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして切替制御の判定を優先して行う。なお、例えば、第一ＬＩＵに搭載されるＣＰＵがマスタＣＰＵとして、第一ポート〜第四ポートにおける切替制御を完了した後、第二ＬＩＵに搭載されるＣＰＵが、第五ポート〜第八ポートの処理が未完了であった場合は、第一ＬＩＵに搭載されるＣＰＵがスレーブＣＰＵとして、引き続き切替制御の処理を行ってもよい。
【００４３】
そして、実施例１に係る光伝送装置は、冗長構成のＬＩＵに搭載されるハードウェア間で、冗長構成のＬＩＵに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信する。
【００４４】
すなわち、第一ＬＩＵのハードウェアが取得したＡＰＳバイトに格納される障害情報を、第二ＬＩＵのハードウェアに通信し、第二ＬＩＵのハードウェアが取得したＡＰＳバイトに格納される障害情報を、第一ＬＩＵのハードウェアに通信するハードウェア間通信を行なう（図２の（１）参照）。
【００４５】
また、実施例１に係る光伝送装置は、冗長構成のＬＩＵに搭載されるハードウェアそれぞれにおいて、取得した障害情報を記憶し、対向側のＬＩＵに搭載されるハードウェアから受信した障害情報を、さらに記憶する。
【００４６】
すなわち、第一ＬＩＵのハードウェアおよび第二ＬＩＵのハードウェアにおいて、ハードウェアが取得した障害情報を記憶する障害モニタ部を設置し、ハードウェア間通信によって、お互いが取得した障害情報を更新して共有する（図２の（２）参照）。
【００４７】
また、実施例１に係る光伝送装置において、所定のポートのマスタＣＰＵとして設定されたＣＰＵは、マスタＣＰＵの配下にあるハードウェアをマスタハードウェアとして設定し、所定のポートのスレーブＣＰＵと判定されたＣＰＵの配下にあるハードウェアをスレーブハードウェアとして設定する。
【００４８】
すなわち、第一ポート〜第四ポートにおいては、マスタＣＰＵとして設定された第一ＬＩＵに搭載されるＣＰＵが、自身の配下にあるハードウェアを、第一ポート〜第四ポートのマスタハードウェアとして設定し、スレーブＣＰＵとして設定された第二ＬＩＵに搭載されるＣＰＵの配下にあるハードウェアを、第一ポート〜第四ポートのスレーブハードウェアとして設定する（図２の（３）参照）。
【００４９】
また、第五ポート〜第八ポートにおいては、マスタＣＰＵとして設定された第二ＬＩＵに搭載されるＣＰＵが、自身の配下にあるハードウェアを、第五ポート〜第八ポートのマスタハードウェアとして設定し、スレーブＣＰＵとして設定された第一ＬＩＵに搭載されるＣＰＵの配下にあるハードウェアを、第五ポート〜第八ポートのスレーブハードウェアとして設定する（図２の（４）参照）。
【００５０】
そして、実施例１に係る光伝送装置において、マスタＣＰＵとして判定されたＣＰＵが、マスタハードウェアとして設定されたハードウェアに対して冗長回線の切替実施を制御する。すなわち、第一ポート〜第四ポートにおいては、図２の（５）に示すように、マスタＣＰＵとして設定された第一ＬＩＵのＣＰＵ内で動作するファームウェアが主導して切替制御を行ない、配下のマスタハードウェアは、ファームウェアの切替制御に従って、現用回線と予備回線の切替を実施する。また、第五ポート〜第六ポートにおいては、図２の（６）に示すように、マスタＣＰＵとして設定された第二ＬＩＵのＣＰＵ内で動作するファームウェアが主導して切替制御を行ない、配下のマスタハードウェアは、ファームウェアの切替制御に従って、現用回線と予備回線の切替を実施する。
【００５１】
このようなことから、実施例１に係る光伝送装置は、例えば、ＡＰＳバイトに格納された障害情報をすべてのポートから受信した場合でも、ポートごとにマスタＣＰＵを分散しているので、冗長構成のＬＩＵのどちらか一方のみに切替制御が集中することを回避でき、複数ポートの同時障害発生に対する迅速な切替処理を実施することが可能になる。
【００５２】
しかしながら、上述してきた光伝送装置の切替制御において、主信号の断時間が長くなってしまう場合があるという問題が発生する場合が考えられる。
【００５３】
具体的には、上述してきた光伝送装置は、ＢＬＳＲ有効設定時に保守者から受け付けた設定情報に基づいてマスタＣＰＵを決定する。例えば、第一ポート〜第四ポートにおいては、第一ＬＩＵに搭載されるＣＰＵをマスタＣＰＵとして、第五ポート〜第八ポートにおいては、第二ＬＩＵに搭載されるＣＰＵをマスタＣＰＵとして、ＢＬＳＲ有効設定時に保守者から受け付けた設定情報に基づいて決定する（図１の（Ａ）参照）。
【００５４】
したがって、例えば、第一ＬＩＵのＣＰＵの負荷が何らかの要因で高くなっている状況下で、複数のポートで同時障害が発生した場合には、第一ＬＩＵのＣＰＵをマスタＣＰＵとするポートの切替処理が遅延して、主信号の断時間が長くなってしまうという問題が発生する場合が考えられる。
【００５５】
このような問題に対し、実施例１に係る光伝送装置は、主信号の断時間が長くなることを防止することに主たる特徴がある。以下に、図３を用いて、この主たる特徴について具体的に説明する。図３は、実施例１に係る光伝送装置の特徴を説明するための図である。
【００５６】
同図に示すように、実施例１に係る光伝送装置は、第一ＬＩＵのＣＰＵ内で動作するファームウェア、および第二ＬＩＵのＣＰＵ内で動作するファームウェアにより、それぞれＯＳを介してＣＰＵの負荷状態を定期的に計測する。そして、各ＬＩＵのファームウェアにより計測されたＣＰＵの負荷状態に応じて、マスタＣＰＵの切替制御を実行する。
【００５７】
例えば、第一ＬＩＵのＣＰＵよりも第二ＬＩＵのＣＰＵの負荷状態が軽い場合には、第一ＬＩＵにおいて、所定のポートの切替制御を行うマスタＣＰＵをスレーブＣＰＵに切り替え、第二ＬＩＵにおいて、この所定のポートに関するスレーブＣＰＵをマスタＣＰＵに切り替えるように設定を動的に変更する。
【００５８】
このようなことから、上述した主たる特徴の如く、実施例１に係る光伝送装置は、ＣＰＵの負荷状況に応じて動的にマスタＣＰＵを変更することができ、主信号の断時間が長くなることを防止することが可能である。
【００５９】
［光伝送装置の構成（実施例１）］
次に、図４〜図７を用いて、実施例１に係る光伝送装置の構成を説明する。図４は、実施例１における光伝送装置の構成を示すブロック図である。図５は、実施例１における主従管理記憶部を説明するための図である。図６は、実施例１におけるＣＰＵ負荷管理テーブルの構成例を示す図である。図７は、実施例１における主従管理記憶部を説明するための図である。
【００６０】
図４に示すように、実施例１における光伝送装置１００は、ＣＰＵ１と、冗長構成された一対のＬＩＵである第一ＬＩＵ３および第二ＬＩＵ２０とから構成される。なお、実施例１では、第一ＬＩＵ３をＥＡＳＴ側ＬＩＵ、第二ＬＩＵ２０をＷＥＳＴ側ＬＩＵとする。
【００６１】
ＣＰＵ１は、ユーザＩ／Ｆ部２を備える。ユーザＩ／Ｆ部２は、例えば、光伝送装置１００の保守者から「第一ＬＩＵ３の第一ポートをＢＬＳＲ有効とする設定」や「第二ＬＩＵ２０の第五ポートをＢＬＳＲ有効とする設定」などの設定情報を、第一ＬＩＵ３や第二ＬＩＵ２０に転送制御する。
【００６２】
また、ユーザＩ／Ｆ部２は、例えば、ＣＰＵ負荷率に応じてＣＰＵ負荷ランクを設定したＣＰＵ負荷設定情報を光伝送装置１００の保守者から受け付けて、第一ＬＩＵ３や第二ＬＩＵ２０に転送制御する他、ＬＩＵ間でマスタＣＰＵの動的切替を有効あるいは無効とするように指示するコマンド情報を光伝送装置１００の保守者から受け付けて、第一ＬＩＵ３や第二ＬＩＵ２０に転送制御する。
【００６３】
第一ＬＩＵ３は、ファームウェア４とハードウェア１４とから構成される。ファームウェア４は、第一ＬＩＵ３に搭載されるＣＰＵ内で動作を行なうファームウェアであり、回線の切替制御を行ない、ハードウェア１４は、第一ＬＩＵ３に搭載され、回線からの障害情報をＥＡＳＴ側ポート群２００から検出したり、ファームウェア４からの切替制御に従って、スイッチの切替を実施したりする。なお、ＥＡＳＴ側ポート群２００およびＷＥＳＴ側ポート群３００は、例えば、図１の（Ａ）に例示すように、第一ポート〜第八ポートの８つの物理ポートから構成されている。
【００６４】
ファームウェア４は、第一Ｉ／Ｆ部５、装置監視部６、制御部９および割り込み受信部１３から構成される。
【００６５】
第一Ｉ／Ｆ部５は、ユーザＩ／Ｆ部２から転送された情報（例えば、各ＬＩＵのＢＬＳＲ有効とする設定情報、ＣＰＵ負荷設定情報、動的切替を有効もしくは無効とするように指示するコマンド情報など）を後述する設定制御受信部１１、あるいはＣＰＵ負荷計測部５０に転送する。
【００６６】
装置監視部６は、ファーム間通信部７、ＣＰＵ主従判定部８、主従管理記憶部８０、ＣＰＵ負荷管理テーブル４０およびＣＰＵ負荷計測部５０から構成される。ファーム間通信部７は、第二ＬＩＵ２０のファームウェア２１との間で種々に情報（例えば、ＢＬＳＲ有効設定情報やＣＰＵ負荷ランク情報など）の通信を行う。
【００６７】
なお、ＣＰＵ主従判定部８は、請求の範囲に記載の「主従ＣＰＵ分散設定手段」および「主従ＣＰＵ設定変更手段」に対応し、ＣＰＵ負荷管理テーブル４０は、同じく請求の範囲に記載の「ＣＰＵ負荷ランク情報管理手段」に対応し、ＣＰＵ負荷計測部５０は、同じく請求の範囲に記載の「ＣＰＵ負荷状態計測手段」に対応する。
【００６８】
ＣＰＵ主従判定部８は、後述する設定制御受信部１１からの情報と、後述する主従管理記憶部８０が記憶する情報とに基づいて、ファームウェア４を格納するＣＰＵを、ポートごとに、マスタＣＰＵもしくはスレーブＣＰＵと判定し、後述する主従管理記憶部８０に記憶されている設定情報を更新する。つまり、各ポートについて主導で切替制御を行うマスタＣＰＵ、あるいは主導で切替制御を行わないスレーブＣＰＵのいずれであるかを判定する。
【００６９】
また、ＣＰＵ主従判定部８は、第一Ｉ／Ｆ部５を介して、ＬＩＵ間でマスタＣＰＵの動的切替を有効とするように指示するコマンド情報を保守者から受け付けると、後述するＣＰＵ負荷管理テーブル４０に動的切替を有効とするフラグ（例えば、「ＡＣＴ」）を設定する。一方、動的切替を無効とするように指示するコマンド情報を保守者から受け付けると、後述するＣＰＵ負荷管理テーブル４０に動的切替を無効とするフラグ（例えば、「ＮＯＴ  ＡＣＴ」）を設定する。
【００７０】
また、ＣＰＵ主従判定部８は、後述するＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する。
【００７１】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」であり、ＣＰＵ負荷ランクの差が「３」−「２」＝「１」である場合には、主従管理記憶部８０において、自己のＣＰＵがマスタＣＰＵに設定されている第一ポート〜第四ポートのいずれか一つについて、自己のＣＰＵをスレーブＣＰＵに変更する判定を行う。すなわち、第一ＬＩＵ３よりもＣＰＵの負荷状態の軽い第二ＬＩＵ２０に、第一ＬＩＵに設定されているマスタＣＰＵに代わりのマスタＣＰＵの設定して、負荷を分散させる趣旨である。
【００７２】
そして、ＣＰＵ主従判定部８は、例えば、第四ポートについて自己のＣＰＵをスレーブＣＰＵにする判定を行った場合には、例えば、図７の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第四ポートについてスレーブＣＰＵとして機能することを示す「Ｓ」に設定変更し、後述するハード主従切替部１６に判定結果を通知して、第四ポートについてスレーブハードウェアとして機能するように設定変更させる。
【００７３】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７を介して、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第四ポートについてマスタＣＰＵとして機能するように要求する切替要求を発行する。
【００７４】
なお、第二ＬＩＵ２０のＣＰＵ主従判定部２５では、ＣＰＵ主従判定部８から切替要求を受信すると、上述したＣＰＵ主従判定部８と同様の手順で、第四ポートについてマスタＣＰＵとして機能するための動的切替を実行する（図７の（Ｂ）参照）。
【００７５】
主従管理記憶部８０は、ファームウェア４を格納するＣＰＵがマスタＣＰＵとして切替制御するポートを記憶する。例えば、図５の（Ａ）に示すように、ファームウェア４を格納するＣＰＵは、第一ポート〜第四ポートにおいては、マスタＣＰＵ（Ｍ）として機能し、第五ポート〜第八ポートにおいては、スレーブＣＰＵ（Ｓ）として機能するように設定した設定情報を記憶する。
【００７６】
なお、第二ＬＩＵ２０における主従管理記憶部２５０は、ファームウェア２１を格納するＣＰＵがマスタＣＰＵとして切替制御するポートを記憶する。例えば、図５の（Ｂ）に示すように、ファームウェア２１を格納するＣＰＵが、第一ポート〜第四ポートについてスレーブＣＰＵとして機能することを示す設定情報「Ｓ」と、第五ポート〜第八ポートついてマスタＣＰＵとして機能することを示す設定情報「Ｍ」とをポート番号に対応付けて記憶する。
【００７７】
ＣＰＵ負荷管理テーブル４０は、図６に例示するように、０から１０％間隔で分けられたＣＰＵ負荷率に応じて、ＣＰＵ負荷率の低い方から順にランク付けしたＣＰＵ負荷ランク（例えば、ＣＰＵ負荷率「０〜１０％」をＣＰＵ負荷ランク「１」に設定）の設定をＣＰＵ負荷計測部５０から受け付けて記憶する。また、ＣＰＵ負荷管理テーブル６０は、動的切替を有効とするフラグ（例えば、「ＡＣＴ」）、あるいは、動的切替を無効とするフラグ（例えば、「ＮＯＴ  ＡＣＴ」）の設定をＣＰＵ主従判定部８から受け付けて記憶する。
【００７８】
ＣＰＵ負荷計測部５０は、第一Ｉ／Ｆ部５を介して、保守者からＣＰＵ負荷情報を受け付けて、後述するＣＰＵ負荷管理テーブルに設定する。また、ＣＰＵ負荷計測部５０は、ＯＳ（Operating  System）などの制御プログラムを介して、ファームウェア４を格納するＣＰＵの負荷率を定期的に計測し、計測したＣＰＵ負荷率に対応するＣＰＵ負荷ランクをＣＰＵ負荷管理テーブル４０に基づいて決定する。
【００７９】
また、ＣＰＵ負荷計測部５０は、ＣＰＵ負荷管理テーブルの動的切替フラグが有効になっている場合には、第二ＬＩＵ２０のＣＰＵ負荷計測部７０に対してＣＰＵ負荷ランクの取得を要求するため、ファーム間通信部７を介して、ＣＰＵ負荷ランク取得要求を発行する。
【００８０】
第二ＬＩＵ２０のＣＰＵ負荷計測部７０から負荷ランクを受信すると、ＣＰＵ負荷計測部５０は、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」）、およびＣＰＵ負荷ランクの差（「３」−「２」＝「１」）に関する情報をＣＰＵ主従判定部８に通知する。
【００８１】
制御部９は、切替制御部１０と設定制御受信部１１とトリガ検出部１２とから構成される。
【００８２】
設定制御受信部１１は、第一Ｉ／Ｆ部５から転送された設定情報を受信して記憶したり、ファーム間通信部７やＣＰＵ主従判定部８に対して、記憶した設定情報を転送したり、ファーム間通信部７から転送された設定情報を受信して記憶したりする。
【００８３】
トリガ検出部１２は、後述する割り込み受信部１３が収集した障害情報を受信して切替判定を行ない、当該切替判定を後述する切替制御部１０に通知する。
【００８４】
切替制御部１０は、トリガ検出部１２が判定した切替判定結果を受信して、後述する切替制御レジスタ１５に切替制御の指示を行なう。
【００８５】
割り込み受信部１３は、後述する割り込みトリガ検出部１８からの割り込み通知を受信すると、主従管理記憶部８０を参照して、第一ＬＩＵのＣＰＵがマスタＣＰＵとして設定されているポート（第一ポート〜第四ポート）における障害情報を、後述する障害モニタ部１９から収集する。例えば、第一ポート〜第四ポートにおける、ＳＦ（信号断）やＳＤ（信号劣化）などの情報を収集する。
【００８６】
ハードウェア１４は、切替制御レジスタ１５と、ハード主従切替部１６と、ハード間通信部１７と、割り込みトリガ検出部１８と、障害モニタ部１９とから構成される。
【００８７】
障害モニタ部１９は、ＥＡＳＴ側ポート群２００からＡＰＳバイトに格納される障害情報を受信して記憶する。また、第二ＬＩＵ２０のハードウェア３１を構成する障害モニタ部３６がＷＥＳＴ側ポート群３００から受信した障害情報を、後述するハード間通信部１７から受信して記憶する。
【００８８】
ハード間通信部１７は、冗長構成のＬＩＵに搭載されるハードウェアそれぞれが取得した障害情報を、対向側の回線カードに搭載されるハードウェアに通信する。すなわち、ハード間通信部１７は、障害モニタ部１９が記憶する障害情報および後述する割り込みトリガ検出部１８が検出した割り込み通知を、第二ＬＩＵ２０のハード間通信部３４に送信したり、第二ＬＩＵ２０の障害モニタ３６が記憶する障害情報および後述する割り込みトリガ検出部３５が検出した割り込み通知を、ハード間通信部３４から受信したりする。
【００８９】
割り込みトリガ検出部１８は、障害モニタ部１９と同様に、ＥＡＳＴ側ポート群２００からＡＰＳバイトに格納される障害情報を受信して当該障害情報を割り込み通知として検出し、割り込み受信部１３に、当該割り込み通知を送信する。また、割り込みトリガ検出部１８は、検出した割り込み通知を、ハード間通信部１７を用いて第二ＬＩＵ２０に送信する。
【００９０】
ハード主従切替部１６は、ＣＰＵ主従判定部８が判定した結果に基づいて、ハードウェア１４を、マスタハードウェアもしくはスレーブハードウェアに設定する。
【００９１】
切替制御レジスタ１５は、切替制御部１０の指示に従って、切替を実施する。例えば、切替制御レジスタ１５は、切替制御部１０の指示に従って、スイッチを切替えて、光信号を現用回線ではなく、予備回線にて受信するようにする。
【００９２】
対向側にあるＬＩＵの第二ＬＩＵ２０は、図４に示すように、第一ＬＩＵ３と同様の構成であり、構成各部の機能は、第一ＬＩＵ３の構成各部の機能と同じなので説明を省略する。
【００９３】
［光伝送装置の処理（実施例１）］
続いて、図８〜図１０を用いて、実施例１に係る光伝送装置の処理の流れを説明する。図８および図９は、実施例１に係る光伝送装置の運用開始時の設定処理の流れを示すシーケンス図である。図１０は、実施例１に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。
【００９４】
［運用開始時の設定処理（実施例１）］
まず、図８および図９を用いて、実施例１に係る光伝送装置の運用開始時の設定処理の流れを説明する。
【００９５】
図８に示すように、実施例１における光伝送装置１００の保守者が、第一ＬＩＵ３の第一ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ８０１）、ユーザＩ／Ｆ部２は、受信した設定情報を第一ＬＩＵ３に転送し（ステップＳ８０２）、さらに、第一ＬＩＵ３の第一Ｉ／Ｆ部５は、当該設定情報を設定制御受信部１１に転送する（ステップＳ８０３）。
【００９６】
そして、設定制御受信部１１は、設定情報を受信すると（ステップＳ８０４）、受信した設定情報を記憶するとともに（ステップＳ８０５）、受信した設定情報を第二ＬＩＵ２０に通知する指示をファーム間通信部７に行い（ステップＳ８０６）、ファーム間通信部７は、第二ＬＩＵ２０のファーム間通信部２４に対して当該設定情報を通知する（ステップＳ８０７）。
【００９７】
続いて、ファーム間通信部２４は、ファーム間通信部７から設定情報を受信すると、当該設定情報を設定制御受信部２８に転送し（ステップＳ８０８）、設定制御受信部２８は、設定情報を受信すると（ステップＳ８０９）、受信した設定情報を記憶する（ステップＳ８１０）。
【００９８】
これにより、第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、ファームウェア間通信によって、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録されたことを受信して記憶する。
【００９９】
また、実施例１における光伝送装置１００の保守者が第二ＬＩＵ２０の第一ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ８１１）、ユーザＩ／Ｆ部２は、受信した設定情報を第二ＬＩＵ２０に転送し（ステップ８１２）、さらに、第二ＬＩＵ２０の第二Ｉ／Ｆ部２２は、当該設定情報を設定制御受信部２８に転送する（ステップＳ８１３）。
【０１００】
そして、設定制御受信部２８は、設定情報を受信すると（ステップＳ８１４）、受信した設定情報を記憶するとともに（ステップＳ８１５）、受信した設定情報を第一ＬＩＵ３に通知する指示をファーム間通信部２４に行い（ステップＳ８１６）、ファーム間通信部２４は、第一ＬＩＵ３のファーム間通信部７に対して当該設定情報を通知する（ステップＳ８１７）。
【０１０１】
続いて、ファーム間通信部７は、ファーム間通信部２４から設定情報を受信すると、当該設定情報を設定制御受信部１１に転送し（ステップＳ８１８）、設定制御受信部１１は、設定情報を受信すると（ステップＳ８１９）、受信した設定情報を記憶する（ステップＳ８２０）。
【０１０２】
これにより、第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、ファームウェア間通信によって、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録されたことを記憶する。
【０１０３】
そして、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部２８は、当該設定情報を、ＣＰＵ主従判定部２５に送信し（ステップＳ８２１）、ＣＰＵ主従判定部２５は、第二ＬＩＵ２０の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ８２２）、当該受信された情報に基づいて、ファームウェア２１を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ８２３）、主従管理記憶部８０に記憶されている設定情報を更新する。
【０１０４】
すなわち、ＣＰＵ主従判定部２５は、図５の（Ｂ）に示すように、第一ポートにおいては、ファームウェア２１を格納するＣＰＵをスレーブＣＰＵとして判定し、第一ポートについて、主従管理記憶部２５０に記憶されている設定情報をスレーブＣＰＵであることを示す「Ｓ」に更新する。
【０１０５】
これと同時に、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部１１は（ステップＳ８０５参照）、当該設定情報を、ＣＰＵ主従判定部８に送信し（ステップＳ８２４）、ＣＰＵ主従判定部８は、第一ＬＩＵ３の第一ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ８２５）、当該受信された情報に基づいて、ファームウェア２１を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ８２６）、主従管理記憶部２５０に記憶されている設定情報を更新する。
【０１０６】
すなわち、ＣＰＵ主従判定部８は、図５の（Ａ）に示すように、第一ポートにおいては、ファームウェア４を格納するＣＰＵをマスタＣＰＵとして判定し、第一ポートについて、主従管理記憶部８０に記憶されている設定情報をマスタＣＰＵであることを示す「Ｍ」に更新する。
【０１０７】
さらに、ＣＰＵ主従判定部８は、判定結果をハード主従切替部１６に送信し（ステップＳ８２７）、判定結果を受信したハード主従切替部１６は、ハードウェア１４の切替を行なう（ステップＳ８２８）。
【０１０８】
すなわち、ハード主従切替部１６は、ファームウェア４を格納するＣＰＵがマスタＣＰＵとして判定されたので、自身が収容されるハードウェア１４を第一ポートにおけるマスタハードウェアとして切替える。
【０１０９】
また、ファームウェア４を格納するＣＰＵを第一ポートにおけるマスタＣＰＵとして判定したＣＰＵ主従判定部８は、第二ＬＩＵ２０に対して主従関係の切替通知を行なう指示をファーム間通信部７に行い（ステップＳ８２９）、ファーム間通信部７は、切替通知をファーム間通信部２４に送信し（ステップＳ８３０）、第二ＬＩＵ２０のファーム間通信部２４は、受信した切替通知をＣＰＵ主従判定部２５に転送し（ステップＳ８３１）、さらに、ＣＰＵ主従判定部２５は、切替通知をハード主従切替部３３に転送する（ステップＳ８３２）。
【０１１０】
そして、ハード主従切替部３３は、切替通知をＣＰＵ主従判定部２５から受信すると、ハードウェア３１の切替を行なう（ステップＳ８３３）。すなわち、ハード主従切替部３３は、自身が収容されるハードウェア３１を第一ポートにおけるスレーブハードウェアとして切替える。
【０１１１】
なお、第二ポートから第四ポートについても、ＢＬＳＲ有効設定として、上述してきたステップＳ８０１〜ステップＳ８３３と同様の処理を実行する。
【０１１２】
さらに、図９に示すように、実施例１における光伝送装置１００の保守者が、第一ＬＩＵ３の第五ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ９０１）、ユーザＩ／Ｆ部２は、受信した設定情報を第一ＬＩＵ３に転送し（ステップＳ９０２）、さらに、第一ＬＩＵ３の第一Ｉ／Ｆ部５は、当該設定情報を設定制御受信部１１に転送する（ステップＳ９０３）。
【０１１３】
そして、設定制御受信部１１は、設定情報を受信すると（ステップＳ９０４）、受信した設定情報を記憶するとともに（ステップＳ９０５）、受信した設定情報を第二ＬＩＵ２０に通知する指示をファーム間通信部７に行い（ステップＳ９０６）、ファーム間通信部７は、ファーム間通信部２４に対して当該設定情報を通知する（ステップＳ９０７）。
【０１１４】
続いて、第二ＬＩＵ２０のファーム間通信部２４は、ファーム間通信部７から設定情報を受信すると、当該設定情報を設定制御受信部２８に転送し（ステップＳ９０８）、設定制御受信部２８は、設定情報を受信すると（ステップＳ９０９）、受信した設定情報を記憶する（ステップＳ９１０）。
【０１１５】
これにより、第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、ファームウェア間通信によって、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録されたことを受信して記憶する。
【０１１６】
また、実施例１における光伝送装置１００の保守者が第二ＬＩＵ２０の第五ポートをＢＬＳＲ有効とする設定をＣＰＵ１に対して入力すると（ステップＳ９１１）、ユーザＩ／Ｆ部２は、受信した設定情報を第二ＬＩＵ２０に転送し（ステップＳ９１２）、さらに、第二ＬＩＵ２０の第二Ｉ／Ｆ部２２は、当該設定情報を設定制御受信部２８に転送する（ステップＳ９１３）。
【０１１７】
そして、設定制御受信部２８は、設定情報を受信すると（ステップＳ９１４）、受信した設定情報を記憶するとともに（ステップＳ９１５）、受信した設定情報を第一ＬＩＵ３に通知する指示をファーム間通信部２４に行い（ステップＳ９１６）、ファーム間通信部２４は、ファーム間通信部７に対して当該設定情報を通知する（ステップＳ９１７）。
【０１１８】
続いて、第一ＬＩＵ３のファーム間通信部７は、ファーム間通信部２４から設定情報を受信すると、当該設定情報を設定制御受信部１１に転送し（ステップＳ９１８）、設定制御受信部１１は、設定情報を受信すると（ステップＳ９１９）、受信した設定情報を記憶する（ステップＳ９２０）。
【０１１９】
これにより、第二ＬＩＵ２０のＣＰＵに搭載されるファームウェア２１は、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶し、また第一ＬＩＵ３のＣＰＵに搭載されるファームウェア４は、ファームウェア間通信によって、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録されたことを記憶する。
【０１２０】
そして、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部１１は、当該設定情報を、ＣＰＵ主従判定部８に送信し（ステップＳ９２１）、ＣＰＵ主従判定部８は、第一ＬＩＵ３の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ９２２）、当該受信された情報に基づいて、ファームウェア４を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ９２３）、主従管理記憶部８０に記憶されている設定情報を更新する。
【０１２１】
すなわち、ＣＰＵ主従判定部８は、図５の（Ａ）に示すように、第五ポートにおいては、ファームウェア４を格納するＣＰＵをスレーブＣＰＵとして判定し、第五ポートについて、主従管理記憶部８０に記憶されている設定情報をスレーブＣＰＵであることを示す「Ｓ」に更新する。
【０１２２】
これと同時に、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信して記憶した設定制御受信部２８は、当該設定情報を、ＣＰＵ主従判定部２５に送信し（ステップＳ９２４）、ＣＰＵ主従判定部２５は、第二ＬＩＵ２０の第五ポートがＢＬＳＲ専用のポートとして登録された情報を受信すると（ステップＳ９２５）、当該受信された情報に基づいて、ファームウェア２１を格納するＣＰＵの第一ポートにおける主従関係（マスタＣＰＵあるいはスレーブＣＰＵのどちらであるか）を判定し（ステップＳ９２６）、主従管理記憶部２５０に記憶されている設定情報を更新する。
【０１２３】
すなわち、ＣＰＵ主従判定部２５は、図５の（Ｂ）に示すように、第五ポートにおいては、ファームウェア２１を格納するＣＰＵをマスタＣＰＵとして判定し、第五ポートについて、主従管理記憶部２５０に記憶されている設定情報をマスタＣＰＵであることを示す「Ｍ」に更新する。
【０１２４】
さらに、ＣＰＵ主従判定部２５は、判定結果をハード主従切替部３３に送信し（ステップＳ９２７）、判定結果を受信したハード主従切替部３３は、ハードウェア３１の切替を行なう（ステップＳ９２８）。
【０１２５】
すなわち、ハード主従切替部３３は、ファームウェア２１を格納するＣＰＵがマスタＣＰＵとして判定されたので、自身が収容されるハードウェア３１を、第五ポートにおけるマスタハードウェアとして切替える。
【０１２６】
また、ファームウェア２１を格納するＣＰＵを第五ポートにおけるマスタＣＰＵとして判定したＣＰＵ主従判定部２５は、第一ＬＩＵ３に対して主従関係の切替通知を行なう指示をファーム間通信部２４に行い（ステップＳ９２９）、ファーム間通信部２４は、切替通知をファーム間通信部７に送信し（ステップＳ９３０）、ファーム間通信部７は、受信した切替通知をＣＰＵ主従判定部８に転送し（ステップＳ９３１）、さらに、ＣＰＵ主従判定部８は、切替通知をハード主従切替部１６に転送する（ステップＳ９３２）。
【０１２７】
そして、ハード主従切替部１６は、切替通知をＣＰＵ主従判定部８から受信すると、ハードウェア１４の切替を行なう（ステップＳ９３３）。すなわち、ハード主従切替部１６は、自身が収容されるハードウェア１４を、第五ポートにおけるスレーブハードウェアとして切替える。
【０１２８】
なお、第六ポートから第八ポートについても、ＢＬＳＲ有効設定として、上述してきたステップＳ９０１〜ステップＳ９３３と同様の処理を実行する。
【０１２９】
上述してきたように、図８に示すステップＳ８０１〜ステップＳ８３３、および図９に示すステップＳ９０１〜ステップＳ９３３により、すべてのポートのＢＳＬＲ有効設定と、ポートごとの切替制御を行うＣＰＵを第一ＬＩＵ３および第二ＬＩＵ２０に分散する設定が完了し、光伝送装置の運用開始が可能となる。
【０１３０】
［動的切替処理（実施例１）］
続いて、図１０を用いて、実施例１に係る光伝送装置の動的切替処理を説明する。同図に示すように、現時点での運用状態として、第一ＬＩＵ３は、第一ポートから第四ポートについてマスタＣＰＵとして機能することが主従管理記憶部８０において設定されており、第二ＬＩＵ２０は、第五ポートから第八ポートについてマスタＣＰＵとして機能することが主従管理記憶部２５０において設定されている。
【０１３１】
そして、第一ＬＩＵ３のＣＰＵ負荷計測部５０は、ＯＳ（Operating  System）などの制御プログラムを介して、ファームウェア４を格納するＣＰＵの負荷率を計測し（ステップＳ１００１）、計測したＣＰＵ負荷率に対応するＣＰＵ負荷ランクをＣＰＵ負荷管理テーブル４０に基づいて決定する（ステップＳ１００２）。
【０１３２】
そして、ＣＰＵ負荷計測部５０は、ＣＰＵ負荷管理テーブルの動的切替フラグが有効になっている場合には、第二ＬＩＵ２０のＣＰＵ負荷計測部７０に対してＣＰＵ負荷ランクの取得を要求するため、ファーム間通信部７に対してＣＰＵ負荷ランク取得要求を通知する（ステップＳ１００３）。
【０１３３】
ファーム間通信部７は、ＣＰＵ負荷計測部５０からＣＰＵ負荷ランク取得要求の通知を受け付けると（ステップＳ１００４）、第二ＬＩＵ２０に対してＣＰＵ負荷ランク取得要求を発行する（ステップＳ１００５）。
【０１３４】
ＣＰＵ負荷計測部５０においてＣＰＵの負荷率が計測されるのと同時に、第二ＬＩＵ２０のＣＰＵ負荷計測部７０は、ファームウェア２１を格納するＣＰＵの負荷率を計測し（ステップＳ１００６）、計測したＣＰＵ負荷率に対応するＣＰＵ負荷ランクをＣＰＵ負荷管理テーブル６０に基づいて決定する（ステップＳ１００７）。
【０１３５】
そして、ファーム間通信部２４は、第一ＬＩＵ３からＣＰＵ負荷ランク取得要求を受信すると（ステップＳ１００８）、ＣＰＵ負荷計測部７０に対してＣＰＵ負荷ランク取得要求を通知する（ステップＳ１００９）。
【０１３６】
ＣＰＵ負荷計測部７０は、ファーム間通信部２４からＣＰＵ負荷ランク取得要求の通知を受け付けると（ステップＳ１０１０）、ＣＰＵ負荷ランク取得要求応答として、ＣＰＵ負荷ランクを返答する（ステップＳ１０１１）。
【０１３７】
ファーム間通信部２４は、ＣＰＵ負荷ランク取得要求応答として、ＣＰＵ負荷ランクをＣＰＵ負荷計測部７０から受け付けると（ステップＳ１０１２）、第一ＬＩＵ３のファーム間通信部７に対してＣＰＵ負荷ランクを発行する（ステップＳ１０１３）。
【０１３８】
ファーム間通信部７は、第二ＬＩＵ２０からＣＰＵ負荷ランクを受信すると（ステップＳ１０１４）、ＣＰＵ負荷計測部５０に対してＣＰＵ負荷ランクを通知する（ステップＳ１０１５）。
【０１３９】
ＣＰＵ負荷計測部５０は、ファーム間通信部７からＣＰＵ負荷ランクを受け付けると（ステップＳ１０１６）、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して（ステップＳ１０１７）、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」）、およびＣＰＵ負荷ランクの差（「３」−「２」＝「１」）に関する情報をＣＰＵ主従判定部８に通知する（ステップＳ１０１８）。
【０１４０】
ＣＰＵ主従判定部８は、ＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると（ステップＳ１０１９）、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する（ステップＳ１０２０）。
【０１４１】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「３」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」であり、ＣＰＵ負荷ランクの差が「３」−「２」＝「１」である場合には、主従管理記憶部８０において、自己のＣＰＵがマスタＣＰＵに設定されている第一ポート〜第四ポートのいずれか一つについて、自己のＣＰＵをスレーブＣＰＵに変更する判定を行う。
【０１４２】
そして、ＣＰＵ主従判定部８は、例えば、第四ポートについて自己のＣＰＵをスレーブＣＰＵにする判定を行った場合には、例えば、図７の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第四ポートについてスレーブＣＰＵとして機能することを示す「Ｓ」に設定変更し、ハード主従切替部１６に判定結果を通知して、第四ポートについてスレーブハードウェアとして機能するように設定変更させる。
【０１４３】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７に対して、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第四ポートについてマスタＣＰＵとして機能するように要求する切替要求の発行を通知する（ステップＳ１０２１）。
【０１４４】
ファーム間通信部７は、ＣＰＵ主従判定部８から切替要求の発行通知を受け付けると（ステップＳ１０２２）、第二ＬＩＵ２０に対して第四ポートについてマスタＣＰＵとして機能するように要求する切替要求を発行する（ステップＳ１０２３）。
【０１４５】
第二ＬＩＵ２０のファーム間通信部２４は、第一ＬＩＵから切替要求を受信すると（ステップＳ１０２４）、ＣＰＵ主従判定部２５に対して、第四ポートについての切替要求の受信を通知する（ステップＳ１０２５）。
【０１４６】
ＣＰＵ主従判定部２５は、ファーム間通信部２４から切替要求受信の通知を受け付けると（ステップＳ１０２６）、上述したＣＰＵ主従判定部８と同様の手順で、第四ポートについてマスタＣＰＵとして機能するための動的切替を実行する（ステップＳ１０２７、図７の（Ｂ）参照）。
【０１４７】
［実施例１による効果］
上述してきたように、実施例１によれば、冗長構成をなす各ＬＩＵのＣＰＵの負荷率を計測し、ＣＰＵ負荷率の軽い方に、所定のポートについて主導的に切替制御を行うマスタＣＰＵの設定配分が多くなるように動的に変更することができるので、主信号の断時間が長くなることを防止することが可能である。
【０１４８】
また、実施例１によれば、計測したＣＰＵ負荷率をＣＰＵ負荷ランクに置き換えるので、計測したＣＰＵ負荷率を簡易に比較することが可能である。
【０１４９】
また、実施例１によれば、ＣＰＵ負荷ランクの比較を主体的に実行して、動的切替を主導的に行うためのフラグ（例えば、「ＡＣＴ」）が有効であるＬＩＵが主体的にＣＰＵ負荷ランクの比較を実行するので、効率的にＣＰＵ負荷ランクを比較することが可能である。
【実施例２】
【０１５０】
上記の実施例１では、第一ＬＩＵ３のＣＰＵ負荷ランクが「３」、第二ＬＩＵのＣＰＵ負荷ランクが「２」である場合の動的切替処理を説明したので、以下の実施例２では、図１１および図１２を用いて、第一ＬＩＵのＣＰＵ負荷ランクが「４」、第二ＬＩＵのＣＰＵ負荷ランクが「２」である場合の動的切替処理を説明する。図１１は、実施例２に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。図１２は、実施例２における主従管理記憶部を説明するための図である。
【０１５１】
なお、実施例２に係る光伝送装置の動的切替処理は、図１１に示すステップＳ１１０１〜ステップＳ１１１７が、上記の実施例１で説明した図１０に示すステップＳ１００１〜ステップＳ１０１７と同様であるので、以下では、ステップＳ１１１８以降の処理について説明する。
【０１５２】
図１１に示すように、第一ＬＩＵ３のＣＰＵ負荷計測部５０は、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して（ステップＳ１１１７）、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「４」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」）、およびＣＰＵ負荷ランクの差（「４」−「２」＝「２」）に関する情報をＣＰＵ主従判定部８に通知する（ステップＳ１１１８）。
【０１５３】
ＣＰＵ主従判定部８は、ＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると（ステップＳ１１１９）、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する（ステップＳ１１２０）。
【０１５４】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「４」＞第二ＬＩＵ２０のＣＰＵ負荷ランク「２」であり、ＣＰＵ負荷ランクの差が「４」−「２」＝「２」である場合には、主従管理記憶部８０において、自己のＣＰＵがマスタＣＰＵに設定されている第一ポート〜第四ポートのいずれか二つについて、自己のＣＰＵをスレーブＣＰＵに変更する判定を行う。
【０１５５】
そして、ＣＰＵ主従判定部８は、例えば、第三ポートおよび第四ポートについて自己のＣＰＵをスレーブＣＰＵにする判定を行った場合には、例えば、図１２の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第三ポートおよび第四ポートについてスレーブＣＰＵとして機能することを示す「Ｓ」に設定変更し、ハード主従切替部１６に判定結果を通知して、第三ポートおよび第四ポートについてスレーブハードウェアとして機能するように設定変更させる。
【０１５６】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７に対して、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第三ポートおよび第四ポートについてマスタＣＰＵとして機能するように要求する切替要求の発行を通知する（ステップＳ１１２１）。
【０１５７】
ファーム間通信部７は、ＣＰＵ主従判定部８から切替要求の発行通知を受け付けると（ステップＳ１１２２）、第二ＬＩＵ２０に対して、第三ポートおよび第四ポートについてマスタＣＰＵとして機能するように要求する切替要求を発行する（ステップＳ１１２３）。
【０１５８】
第二ＬＩＵ２０のファーム間通信部２４は、第一ＬＩＵから切替要求を受信すると（ステップＳ１１２４）、ＣＰＵ主従判定部２５に対して、第三ポートおよび第四ポートについての切替要求の受信を通知する（ステップＳ１１２５）。
【０１５９】
ＣＰＵ主従判定部２５は、ファーム間通信部２４から切替要求受信の通知を受け付けると（ステップＳ１１２６）、上述したＣＰＵ主従判定部８と同様の手順で、第三ポートおよび第四ポートについてマスタＣＰＵとして機能するための動的切替を実行する（ステップＳ１１２７、図１２の（Ｂ）参照）。
【０１６０】
［実施例２による効果］
実施例２によれば、ＬＩＵ間のＣＰＵ負荷ランクの差に応じた数だけ、所定のポートについてマスタＣＰＵとして機能する各ＬＩＵにおけるマスタＣＰＵの設定数を動的に変更することが可能である。
【実施例３】
【０１６１】
以下の実施例３では、図１３および図１４を用いて、第一ＬＩＵのＣＰＵ負荷ランクが「２」、第二ＬＩＵのＣＰＵ負荷ランクが「５」である場合の動的切替処理を説明する。図１３は、実施例３に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。図１４は、実施例３における主従管理記憶部を説明するための図である。
【０１６２】
なお、実施例３に係る光伝送装置の動的切替処理は、図１３に示すステップＳ１３０１〜ステップＳ１３１７が、上記の実施例１（図１０に示すステップＳ１００１〜ステップＳ１０１７）、および実施例２（図１１に示すステップＳ１１０１〜ステップＳ１１１７）と同様であるので、以下では、ステップＳ１３１８以降の処理について説明する。
【０１６３】
図１３に示すように、第一ＬＩＵ３のＣＰＵ負荷計測部５０は、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクとを比較して（ステップＳ１３１７）、その比較結果として得られるＣＰＵ負荷ランクの大小関係（例えば、自己のＣＰＵ負荷ランク「２」＜第二ＬＩＵ２０のＣＰＵ負荷ランク「５」）、およびＣＰＵ負荷ランクの差（「５」−「２」＝「３」）に関する情報をＣＰＵ主従判定部８に通知する（ステップＳ１３１８
）。
【０１６４】
ＣＰＵ主従判定部８は、ＣＰＵ負荷計測部５０から、自己のＣＰＵ負荷ランクと第二ＬＩＵ２０のＣＰＵ負荷ランクの比較結果を受け付けると（ステップＳ１３１９）、比較結果に基づいて、マスタＣＰＵもしくはスレーブＣＰＵへの動的切替制御を実行する（ステップＳ１３２０）。
【０１６５】
具体的に説明すると、ＣＰＵ主従判定部８は、比較結果として受け付けたＣＰＵ負荷ランクの大小関係が、例えば、自己のＣＰＵ負荷ランク「２」＜第二ＬＩＵ２０のＣＰＵ負荷ランク「５」であり、ＣＰＵ負荷ランクの差が「５」−「２」＝「３」である場合には、主従管理記憶部８０において、自己のＣＰＵがスレーブＣＰＵに設定されている第五ポート〜第８ポートのいずれか三つについて、自己のＣＰＵをマスタＣＰＵに変更する判定を行う。
【０１６６】
そして、ＣＰＵ主従判定部８は、例えば、第五ポート〜第七ポートについて自己のＣＰＵをマスタＣＰＵにする判定を行った場合には、例えば、図１４の（Ａ）に示すように、主従管理記憶部８０に記憶されている設定情報を、第五ポート〜第七ポートについてマスタＣＰＵとして機能することを示す「Ｍ」に設定変更し、ハード主従切替部１６に判定結果を通知して、第五ポート〜第七ポートについてマスタハードウェアとして機能するように設定変更させる。
【０１６７】
これに続いて、ＣＰＵ主従判定部８は、ファーム間通信部７に対して、第二ＬＩＵ２０に対して、第五ポート〜第七ポートについてスレーブＣＰＵとして機能するように要求する切替要求の発行を通知する（ステップＳ１３２１）。
【０１６８】
ファーム間通信部７は、ＣＰＵ主従判定部８から切替要求の発行通知を受け付けると（ステップＳ１３２２）、第二ＬＩＵ２０のＣＰＵ主従判定部２５に対し、第五ポート〜第七ポートについてスレーブＣＰＵとして機能するように要求する切替要求を発行する（ステップＳ１３２３）。
【０１６９】
第二ＬＩＵ２０のファーム間通信部２４は、第一ＬＩＵから切替要求を受信すると（ステップＳ１３２４）、ＣＰＵ主従判定部２５に対して、第五ポート〜第七ポートについての切替要求の受信を通知する（ステップＳ１３２５）。
【０１７０】
ＣＰＵ主従判定部２５は、ファーム間通信部２４から切替要求受信の通知を受け付けると（ステップＳ１３２６）、上述したＣＰＵ主従判定部８と同様の手順で、第五ポート〜第七ポートについてスレーブＣＰＵとして機能するための動的切替を実行する（ステップＳ１３２７、図１４の（Ｂ）参照）。
【０１７１】
［実施例３による効果］
上述してきたように、実施例３によれば、上述した実施例２と同様に、ＬＩＵ間のＣＰＵ負荷ランクの差に応じて、所定のポートについてマスタＣＰＵとして機能する各ＬＩＵにおける設定数を動的に変更することが可能である。
【実施例４】
【０１７２】
さて、これまで本発明の実施例１〜３について説明したが、本発明は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では、本発明に含まれる他の実施例を説明する。
【０１７３】
（１）動的切替処理を行わないケース
上記の実施例１〜３では、ＬＩＵ間のＣＰＵ負荷ランクの差に応じて、マスタＣＰＵとして機能する各ＬＩＵにおける設定数を動的に変更する場合を説明したが、本発明はこれに限定されるものではなく、ＬＩＵ間のＣＰＵ負荷ランクに差が無い場合には、動的切替処理を行わないようにしてもよい。以下に、図１５を用いて、簡単に説明する。図１５は、実施例４に係るＣＰＵ負荷管理テーブルの構成例を示す図である。
【０１７４】
例えば、図１５に示すように、光伝送装置１００の保守者などが、ＣＰＵ負荷管理テーブルにおいて、ＣＰＵ負荷率「０〜５０％」の時のＣＰＵ負荷ランクを「１」にあらかじめ設定しておく。第一ＬＩＵ３のＣＰＵ負荷率が２０％で、第二ＬＩＵ２０のＣＰＵ負荷率が５０％である場合には、第一ＬＩＵ３および第二ＬＩＵ２０のＣＰＵ負荷ランクはともに「１」となり、ＣＰＵ負荷ランクに差が無いので、ＣＰＵ負荷管理テーブルにおいて動的切替フラグが有効に設定されているＣＰＵ主従判定部は、動的切替処理を実行しない。
【０１７５】
このようなことから、マスタＣＰＵの動的切替が不必要に行われないように、マスタＣＰＵの動的切替処理が実行する時のＣＰＵ負荷率をユーザが適宜設定することが可能である。
【０１７６】
（２）ＣＰＵ負荷率を用いた処理
上記の実施例では、各ＬＩＵのＣＰＵ負荷率に応じてあらかじめ設定したＣＰＵ負荷ランクに基づいて、各ＬＩＵのＣＰＵ負荷率に応じて決定したＣＰＵ負荷ランクを比較し、その比較結果に基づいて、マスタＣＰＵの動的切替処理を実行する場合を説明したが、本発明はこれに限定されるものではなく、各ＬＩＵのＣＰＵ負荷率をそのまま比較して、そのＣＰＵ負荷率の比較結果に基づいて、マスタＣＰＵの動的切替処理を実行するようにしてもよい。
【０１７７】
（３）装置構成等
また、図４に示した光伝送装置１００の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、光伝送装置１００の分散・統合の具体的形態は図示のものに限られず、ＣＰＵ負荷計測部とＣＰＵ主従判定部とを統合するなど、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、光伝送装置１００にて行なわれる各処理機能（図１０、図１１および図１３等参照）は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
【０１７８】
（４）切替処理プログラム
ところで、上記の実施例で説明した光伝送装置１００の各種の処理（図１０、図１１および図１３等参照）は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどのコンピュータシステムで実行することによって実現することができる。そこで、以下では、図１６を用いて、上記の実施例と同様の機能を有する切替処理プログラムを実行するコンピュータの一例を説明する。図１６は、切替処理プログラムを実行するコンピュータを示す図である。
【０１７９】
同図に示すように、光伝送装置としてコンピュータ４００は、入力部４０１、出力部４０２、ＨＤＤ４０３、ＲＡＭ４０４およびＣＰＵ４０５をバス５００で接続して構成される。
【０１８０】
ここで、入力部４０１は、ユーザから各種データの入力を受け付ける。出力部４０２は、各種情報を表示する。ＨＤＤ４０３は、ＣＰＵ４０５による各種処理の実行に必要な情報を記憶する。ＲＡＭ４０４は、各種情報を一時的に記憶する。ＣＰＵ４０５は、各種演算処理を実行する。
【０１８１】
そして、ＨＤＤ４０３には、図１６に示すように、上記の実施例に示した光伝送装置１００の各処理部と同様の機能を発揮する切替処理プログラム４０３ａと、設定データ４０３ｂとがあらかじめ記憶されている。なお、この切替処理プログラム４０３ａを適宜分散させて、ネットワークを介して通信可能に接続された他のコンピュータの記憶部に記憶させておくこともできる。
【０１８２】
そして、ＣＰＵ４０５が、この切替処理プログラム４０３ａをＨＤＤ４０３から読み出してＲＡＭ４０４に展開することにより、図１６に示すように、切替処理プログラム４０３ａは切替処理プロセス４０４ａとして機能するようになる。そして、切替処理プロセス４０４ａは、設定データ４０３ｂ等をＨＤＤ４０３から読み出して、ＲＡＭ４０４において自身に割り当てられた領域に展開し、この展開したデータ等に基づいて各種処理を実行する。なお、切替処理プロセス４０４ａは、図４に示した光伝送装置１００のファームウェア４およびファームウェア２１において実行される処理にそれぞれ対応する。
【０１８３】
なお、上記した切替処理プログラム４０３ａについては、必ずしも最初からＨＤＤ４０３に記憶させておく必要はなく、例えば、コンピュータ４００に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、さらには、公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ４００に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ４００がこれらから各プログラムを読み出して実行するようにしてもよい。
【図面の簡単な説明】
【０１８４】
【図１】図１は、実施例１における光伝送装置の概要を説明するための図である。
【図２】図２は、実施例１における光伝送装置の概要を説明するための図である。
【図３】図３は、実施例１に係る光伝送装置の特徴を説明するための図である。
【図４】図４は、実施例１における光伝送装置の構成を示すブロック図である。
【図５】図５は、実施例１における主従管理記憶部を説明するための図である。
【図６】図６は、実施例１におけるＣＰＵ負荷管理テーブルの構成例を示す図である。
【図７】図７は、実施例１における主従管理記憶部を説明するための図である。
【図８】図８は、実施例１に係る光伝送装置の運用開始時の設定処理の流れを示すシーケンス図である。
【図９】図９は、実施例１に係る光伝送装置の運用開始時の設定処理の流れを示すシーケンス図である。
【図１０】図１０は、実施例１に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。
【図１１】図１１は、実施例２に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。
【図１２】図１２は、実施例２における主従管理記憶部を説明するための図である。
【図１３】図１３は、実施例３に係る光伝送装置の動的切替処理の流れを示すシーケンス図である。
【図１４】図１４は、実施例３における主従管理記憶部を説明するための図である。
【図１５】図１５は、実施例４におけるＣＰＵ負荷管理テーブルの構成例を示す図である。
【図１６】図１６は、切替処理プログラムを実行するコンピュータを示す図である。
【図１７】図１７は、ＢＬＳＲのネットワーク構成における冗長系への切替処理を説明するための図である。
【図１８】図１８は、集中ＣＰＵ型装置構成を説明するための図である。
【図１９】図１９は、分散ＣＰＵ型装置構成を説明するための図である。
【図２０】図２０は、従来技術の問題点を説明するための図である。
【符号の説明】
【０１８５】
１００  光伝送装置
１  ＣＰＵ
２  ユーザＩ／Ｆ部
３  第一ＬＩＵ
２０  第二ＬＩＵ
４、２１  ファームウェア
５  第一Ｉ／Ｆ部
２２  第二Ｉ／Ｆ部
６、２３  装置監視部
７、２４  ファーム間通信部
８、２５  ＣＰＵ主従判定部
８０、２５０  主従管理記憶部
４０、６０  ＣＰＵ負荷管理テーブル
５０、７０  ＣＰＵ負荷計測部
９、２６  制御部
１０、２７  切替制御部
１１、２８  設定制御受信部
１２、２９  トリガ検出部
１３、３０  割り込み受信部
１４、３１  ハードウェア
１５、３２  切替制御レジスタ
１６、３３  ハード主従切替部
１７、３４  ハード間通信部
１８、３５  割り込みトリガ検出部
１９、３６  障害モニタ部
２００  ＥＡＳＴ側ポート群
３００  ＷＥＳＴ側ポート群
４００  コンピュータ（光伝送装置）
４０１  入力部
４０２  出力部
４０３  ＨＤＤ（Hard  Disk  Drive）
４０３ａ  切替処理プログラム
４０３ｂ  設定データ
４０４  ＲＡＭ（Random  Access  Memory）
４０４ａ  切替処理プロセス
４０５  ＣＰＵ（Central  Processing  Unit）
５００  バス
【国際調査報告】
2009063556.tif 000023
2009063556.tif 000024
2009063556.tif 000025