(57)【要約】  金属／抵抗変化材料（遷移金属酸化物）／金属のＭＩＭ型積層構造からなる抵抗変化型不揮発性記憶素子において、素子のリセット動作時における電流を低減し、かつ、高いセット状態とリセット状態の抵抗比を実現する抵抗変化型不揮発性半導体記憶装置と製造方法の提供。上部電極（１）／抵抗変化材料（２）／下部電極（３）積層構造の抵抗変化型の不揮発性半導体記憶装置に、抵抗変化材料（２）に接するように形成された絶縁膜（６）と、絶縁膜に接し上部電極および下部電極に接しないように形成されたリセット用電極（７）を備える。リセット電極（７）に電圧を印加することにより、ＭＩＭ型素子のリセット動作を行う。抵抗変化材料としてニッケル酸化物を用い、その組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、０．４＜Ｘ＜０．５の範囲であり、かつ、その原子密度が５．０〜６．３ｇ／ｃｍ３の範囲に設定する。この結果、素子のリセット動作時における電流を低減しつつ、セット状態における低い抵抗値とリセット状態における高い抵抗値を得ることができ、低いリセット電流と高いセット状態とリセット状態の抵抗比が実現される。（図５）
2009096363.tif 000002
【特許請求の範囲】
【請求項１】
互いに離間して配置された第１の電極と第２の電極と、
遷移金属酸化物を主成分として含み、少なくとも一の面と前記一の面と反対側の他の面で、前記第１の電極と前記第２の電極の対向面にそれぞれ接している抵抗変化材料と、
前記抵抗変化材料の前記第１、第２の電極が配置される箇所と別の箇所で前記抵抗変化材料に接して配置された絶縁膜と、
前記絶縁膜の前記抵抗変化材料に接する側とは反対側に配置されたリセット電極と、
を有する、ことを特徴とする抵抗変化素子。
【請求項２】
前記第１の電極が半導体又は絶縁体基板上に形成された下部電極よりなり、
前記抵抗変化材料が前記下部電極の上に形成され、
前記第２の電極が前記抵抗変化材料の上に形成されている、ことを特徴とする請求項１に記載の抵抗変化素子。
【請求項３】
前記抵抗変化材料の前記他の面上において、前記第２の電極が配置される箇所とは別の箇所に前記絶縁膜が配置され、前記絶縁膜の上に前記リセット電極が配置されている、ことを特徴とする請求項１又は２に記載の抵抗変化素子。
【請求項４】
前記抵抗変化材料の側面の少なくとも１部の領域に前記絶縁膜が配置されている、ことを特徴とする請求項１又は２に記載の抵抗変化素子。
【請求項５】
前記第２の電極が、前記抵抗変化材料と前記第１の電極が接している面に対して並行な面内と垂直な面内の両方で前記抵抗変化材料と接しており、
前記抵抗変化材料と前記第１の電極の接合面に対して垂直な面内で、前記抵抗変化材料と前記絶縁膜とが接し、さらに、前記絶縁膜の前記抵抗変化材料と接する側とは反対側の面に前記リセット電極が接している、ことを特徴とする請求項１又は２に記載の抵抗変化素子。
【請求項６】
前記抵抗変化材料は前記一の面と反対側に凹部を備え、前記凹部の底部で前記第２の電極の底部に接し、前記凹部内壁が前記第２の電極の側面の少なくとも１部と接し、前記抵抗変化材料の側面の少なくとも１部に前記絶縁膜を備え、前記絶縁膜の前記抵抗変化材料に接する側とは反対側に前記リセット電極を備えている、ことを特徴とする請求項１又は２に記載の抵抗変化素子。
【請求項７】
前記遷移金属酸化物がＮｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群のうちから選ばれる少なくとも１つの金属の酸化物を含む、ことを特徴とする請求項１乃至６のいずれか１項に記載の抵抗変化素子。
【請求項８】
前記遷移金属酸化物がＮｉの酸化物を含む、ことを特徴とする請求項１乃至６のいずれか１項に記載の抵抗変化素子。
【請求項９】
前記Ｎｉの酸化物の組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、０．４２＜Ｘ＜０．４９の範囲である、ことを特徴とする請求項８に記載の抵抗変化素子。
【請求項１０】
前記Ｎｉの酸化物の原子密度が５．０〜６．３ｇ／ｃｍ３の範囲である、ことを特徴とする請求項８又は９に記載の抵抗変化素子。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の抵抗変化素子を不揮発性の記憶素子として含む不揮発性半導体記憶装置。
【請求項１２】
第１の電極の上に、遷移金属酸化物を主成分とする抵抗変化材料を形成し、さらに前記抵抗変化材料の上に第２の電極を形成し、
前記抵抗変化材料の前記第１、第２の電極が配置される箇所と別の箇所に一側を接して絶縁膜を形成し、
前記絶縁膜の前記抵抗変化材料に接する側と反対側にリセット電極を形成する、ことを特徴とする抵抗変化素子の製造方法。
【請求項１３】
前記抵抗変化材料の前記第１の電極と接する面と反対側の面に、前記第１の電極よりも小面積の前記第２の電極を形成し、前記抵抗変化材料の前記反対側の面において、前記第２の電極が形成されていない箇所の上に、前記絶縁膜を介して、前記リセット電極を形成する、ことを特徴とする請求項１２に記載の抵抗変化素子の製造方法。
【請求項１４】
前記抵抗変化材料の側面の少なくとも１部の領域に前記絶縁膜を形成する、ことを特徴とする請求項１２に記載の抵抗変化素子の製造方法。
【請求項１５】
前記第２の電極を、前記抵抗変化材料と前記第１の電極が接している面に対して並行な面内と垂直な面内の両方で前記抵抗変化材料と接するように形成し、
前記絶縁膜を、前記抵抗変化材料と前記第１の電極の接合面に対して垂直な面内で、前記抵抗変化材料と接するように形成し、
前記リセット電極を、前記絶縁膜の前記抵抗変化材料と接する側とは反対側の面に接するように形成する、ことを特徴とする請求項１２に記載の抵抗変化素子の製造方法。
【請求項１６】
（ａ）基板上に、第１の電極材料、遷移金属酸化物を主成分とする抵抗変化材料、及び、第２の電極材料をこの順に堆積したのち、前記第１の電極材料、前記抵抗変化材料、及び、前記第２の電極材料を所定の形状に加工し、
（ｂ）前記第２の電極材料の一部を除去し、前記抵抗変化材料の表面が露出された上に絶縁膜を堆積し、さらにその上に、リセット電極材料を堆積し、
（ｃ）前記リセット電極材料を加工し、前記絶縁膜の上の前記第２の電極材料の一部が除去された箇所に対応する領域の少なくとも１部にリセット電極を形成する、
上記各工程を含む、ことを特徴とする抵抗変化素子の製造方法。
【請求項１７】
（ａ）基板上に、第１の電極材料、遷移金属酸化物を主成分とする抵抗変化材料、及び、第２の電極材料をこの順に堆積したのち、前記第１の電極材料、前記抵抗変化材料、及び、前記第２の電極材料を所定の形状に加工し、
（ｂ）前記第１の電極材料の側面、前記抵抗変化材料の側面、及び、前記第２の電極材料の側面と前記第２の電極材料の表面を少なくとも覆うように絶縁膜を堆積し、さらにその上にリセット電極材料を堆積し、
（ｃ）前記第２の電極材料の上の前記リセット電極材料と前記絶縁膜を除去して開口を設け、前記第２の電極材料を露出させる、
上記各工程を含む、ことを特徴とする抵抗変化素子の製造方法。
【請求項１８】
（ａ）基板上に第１の電極材料を形成して所定形状に加工し、
（ｂ）前記第１の電極材料を覆うように、第１の絶縁膜とリセット電極材料を順に堆積し、その上に第２の絶縁膜を形成し、
（ｃ）前記第１の電極材料の上の前記第２の絶縁膜を開口し、さらに前記第１の絶縁膜、前記リセット電極材料を開口して、前記第１の電極材料を露出させ、
（ｄ）前記開口の側壁に第３の絶縁膜を形成し、
（ｅ）前記開口の底部の前記第１の電極材料の露出表面、前記開口の側壁の前記第３の絶縁膜に接して、遷移金属酸化物を主成分とする抵抗変化材料を形成し、
（ｆ）前記開口内において前記抵抗変化材料の上に第２の電極材料を充填させる、
上記各工程を含む、ことを特徴とする抵抗変化素子の製造方法。
【請求項１９】
前記第２の電極材料、及び、前記リセット電極に、それぞれ接続するビアを形成する工程を含む、ことを特徴とする請求項１６乃至１８のいずれか１項に記載の抵抗変化素子の製造方法。
【請求項２０】
前記第１の電極材料は、前記基板上に形成され、前記第１の電極材料と接続するビア配線及び層間絶縁膜の平坦化処理された面上に形成される、ことを特徴とする請求項１６乃至１８のいずれか１項に記載の抵抗変化素子の製造方法。
【請求項２１】
前記遷移金属酸化物がＮｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群のうちから選ばれる少なくとも１つの金属の酸化物を含む、ことを特徴とする請求項１２乃至２０のいずれか１項に記載の抵抗変化素子の製造方法。
【請求項２２】
前記遷移金属酸化物がＮｉの酸化物を含む、ことを特徴とする請求項１２乃至２０のいずれか１項に記載の抵抗変化素子の製造方法。
【請求項２３】
前記Ｎｉの酸化物の組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、０．４２＜Ｘ＜０．４９の範囲である、ことを特徴とする請求項２２に記載の抵抗変化素子の製造方法。
【請求項２４】
前記Ｎｉの酸化物の原子密度が５．０〜６．３ｇ／ｃｍ３の範囲である、ことを特徴とする請求項２２又は２３に記載の抵抗変化素子の製造方法。
【請求項２５】
第１の電極と抵抗変化材料と第２の電極との積層構造の抵抗変化型の半導体記憶装置の動作方法であって、
前記抵抗変化材の一部に接するように絶縁膜を形成し、前記絶縁膜の前記抵抗変化材と接する側と反対側の一部に接し、前記第１の電極と前記第２の電極に接しないように形成したリセット用電極に、所定の電圧を印加することにより、リセット動作を行う、ことを特徴とする動作方法。
【請求項２６】
第１の電極と抵抗変化材料と第２の電極との積層構造の抵抗変化型の半導体記憶装置であって、
前記抵抗変化材の一部に当接するように形成された絶縁膜と、
前記絶縁膜の前記抵抗変化材と当接する側と反対側の一部に当接し、前記第１の電極と前記第２の電極に接しないように形成されたリセット用電極と、
を備えたことを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、日本国特許出願：特願２００８−０１６２４０号（２００８年１月２８日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は不揮発性を有するＭＩＭ（metal-insulator-metal）型記憶装置とその製造方法に関する。
【背景技術】
【０００２】
現在市場で主流となっている不揮発性メモリは、フラッシュメモリやＳＯＮＯＳ（silicon-oxide-nitride-oxide-silicon）メモリに代表されるようにチャネル部の上方に配置された絶縁膜内部に蓄えた電荷により、半導体トランジスタの閾値電圧を変化させる技術を用いて実現されている。大容量化を推進するためにはトランジスタの微細化が不可欠であるが、電荷を保持する絶縁膜を薄膜化すると、リーク電流の増大により電荷保持能力が劣化するため、電荷蓄積トランジスタ型の不揮発性メモリの大容量化が困難になってきている。【０００３】
そこで、トランジスタは読み書きするメモリセルを選択するスイッチ機能だけを担い、ＤＲＡＭ（Dynamic Random Access Memory）と同様に記憶素子は分離して、それぞれに微細化を進め大容量化を継続させる検討が進められている。不揮発性を有するメモリ機能の継続的な微細化を実現する技術としては、電気抵抗の値が何らかの電気的刺激によって２値以上切り替えられる電子素子を用いた抵抗変化素子の開発が盛んになっている。ＤＲＡＭのような容量（キャパシタンス）に電荷を蓄積するタイプでは、微細化による蓄積電荷量の減少に伴い信号電圧が低くなることが不可避であるが、電気抵抗は一般的に微細化しても有限の値をもつ場合が多く、抵抗値を変化させる原理と材料があれば微細化を継続するためには有利だと考えられているからである。このような抵抗変化素子の動作は、セット（オン）状態とリセット（オフ）状態を切替えるスイッチそのものであり、例えばＬＳＩ内の配線構成の切替え機（セレクタ）に適用することも原理的には可能である。【０００４】
電気抵抗を電気的刺激によって変化させる技術には、既存技術が複数ある。その中でも最もよく研究されている技術は、カルコゲナイド半導体にパルス電流を流すことにより、結晶相（アモルファスか結晶）を切り替え、それぞれの結晶相の電気抵抗に２〜３桁の差があることを利用した記憶装置で、一般的には「相変化メモリ」と呼ばれている。【０００５】
一方、金属酸化物を電極で挟んだ金属／金属酸化物／金属（以下「ＭＩＭ型」と呼ぶ）構造でも、大きな電圧や電流を印加することにより抵抗変化をおこすことが知られている。【０００６】
１９５０から６０年代に、既に、電圧や電流で抵抗値が変化する現象が様々な材料について研究報告されている。例えば、非特許文献１には、ニッケル酸化物（ＮｉＯ）を用いた抵抗変化素子が報告されている。【０００７】
図１は、ＭＩＭ型抵抗変化素子の断面を模式的に示す図である。上部電極１、下部電極３間に金属酸化物２（例えばＮｉＯ）が挟持されている。【０００８】
このＭＩＭ型の抵抗変化素子の電流電圧特性を図２（ａ）に示す。この素子は、電源を切っても高抵抗なオフ状態又は低抵抗なオン状態の特性を不揮発的に維持するが、必要に応じて、所定の電圧・電流刺激を印加することにより、抵抗状態を切替えることができる。図２（ａ）には、オン状態及びオフ状態の電流電圧特性の一例を示す。図２（ａ）において横軸は印加電圧、縦軸は電流（対数スケール）である。図２（ａ）中の破線で示すような高抵抗なオフ状態の素子に対して、Ｖｔ２のセット電圧を印加すると、低抵抗なオン状態に変化し、図２（ａ）中の実線で示すような電気特性を示すようになる。【０００９】
次に、図２（ａ）中の実線で示すようなオン状態の素子に対してＶｔ１のリセットを印加すると高抵抗なオフ状態に変化し、図２（ａ）中の破線の電気特性に戻る。【００１０】
図２（ａ）中の破線と実線の電気特性の間を繰り返し切り替える動作が可能であり、この特性を回路切替え用の不揮発性メモリセルあるいは不揮発性スイッチとして利用することができる。【００１１】
相変化メモリでは一般的に結晶相の変化に伴う体積変化が大きい上、結晶相変化のために数１０ｎｓｅｃと短時間ながら局所的に数１００℃の加熱を要する。【００１２】
このため、記憶素子やスイッチ素子として用いる場合、相変化材料の温度制御が難しいといった課題がある。【００１３】
一方、ＭＩＭ型抵抗変化素子では、数１００℃の高温まで加熱する必要性がないため、近年再び注目され、Ｃｕ、Ｔｉ、Ｎｉ、Ｃｕ、Ｍｏなどの遷移金属の酸化物を抵抗変化材料として用いた、抵抗変化型の記憶装置が提案されている。【００１４】
これらの遷移金属酸化物の抵抗変化特性は、図３に示すような遷移金属酸化物２中にフィラメントと称される電流経路４が形成され、その電流経路４と上部電極１及び下部電極３が接合したり分離したりすることで抵抗変化が生じることが報告されている。【００１５】
例えば、特許文献１及び非特許文献２では、金属酸化物層としてニッケル酸化物を用いた、抵抗変化型の記憶装置が開示されている。非特許文献２では、ニッケル酸化物中に、図３に示すようなフィラメントと称される電流経路が形成され、その電流経路と上部電極及び下部電極の接合状態により素子の抵抗を変化することが記載されている。【００１６】
【特許文献１】特開２００６−２１０８８２号公報
【非特許文献１】ソリッド  ステイト  エレクトロニクス  （Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ）  Ｖｏｌ．  ７  ，  ｐ．７８５−７９７，  １９６４
【非特許文献２】アプライド・フィジクス・レター（Ａｐｐｌｉｅｄ  ｐｈｙｓｉｃｓ  ｌｅｔｔｅｒｓ）  Ｖｏｌ．８８，  ｐ．  ２０２１０２，  ２００６
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上記非特許文献１、２、特許文献１の各開示は引用をもって本書に組み込まれる。以下に本発明による分析を与える。以下に、本発明による関連技術の分析を与える。【００１８】
上記関連技術は下記記載の問題点を有する。【００１９】
（１）第１の問題点は、ＭＩＭ型の抵抗変化素子は２端子素子であるために、セット／リセット動作時に流れる電流の制御が難しい、ということである。【００２０】
図２（ａ）からもわかるように、セット動作（Set）においては、高電圧の状態でオン状態に移行するので、急激に大電流が流れ回路を破損してしまう可能性がある。【００２１】
またリセット動作（Ｒｅｓｅｔ）においては、オフ状態に移行する際に大電流が流れることが避けられない。この場合においても、大電流が流れることで回路を破損してしまう可能性がある。【００２２】
図２（ｂ）に示すように、セット動作においては、あらかじめ電流制限の機構を付加することで、セット時に大電流が流れて回路を破壊してしまうことを避けることが可能である。【００２３】
一方、リセット時は、素子が既に低抵抗な状態であるため、電流制限を設定すると、リセットに必要な電圧がかからなくなり、リセットが出来なくなってしまう。【００２４】
また、図２（ｂ）中の細い実線で示すように、抵抗変化材料やセット動作時における電流制限を最適化すると、オン状態における抵抗値を高めに設定し、オン電流を低くすることでリセット電流を低減することも可能であるが、この場合、オン状態とオフ状態の抵抗比が小さくなってしまい、素子が安定に動作しなくなってしまう。【００２５】
（２）第２の問題点は、遷移金属酸化物は酸素欠損や金属欠損などの欠陥が生じやすい、ということである。【００２６】
これらの欠陥はリーク電流経路の原因になる。すなわち、膜中欠陥が多いと、素子を繰り返し動作させると、リーク電流により、抵抗変化材料中に新たな欠陥が生成され、さらに、リーク電流が増加し、オフ状態の低抵抗化が進行する。これらの結果、素子のオン、オフ比の低下や素子特性のバラツキが生じ、素子の信頼性が劣化する。【００２７】
本発明は、上記課題の認識に基づきなされたものであり、その目的は、リセット電流の低減を可能としオン／オフ状態の抵抗比（セット／リセット抵抗比）の低下を抑止する導体記憶装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００２８】
本願で開示される発明は前記課題を解決するため、概略以下の構成とされる。【００２９】
本発明によれば、ＭＩＭ型抵抗変化素子において、オン状態における抵抗値の低減とリセット動作における電流抑制を両立し、膜中の欠陥生成を制御し、素子性能との信頼性の向上を両立可能なＭＩＭ型素子構造と抵抗変化材料の製造方法が提供される。本発明によれば、抵抗変化材料を金属電極で挟んだ上部電極／抵抗変化材料／下部電極積層構造の抵抗変化型の不揮発性半導体記憶装置において、この抵抗変化材料に接するように形成された絶縁膜と、この絶縁膜に接し、上部及び下部電極に接しないように形成されたリセット用電極を有する。このリセット電極は、金属からなる。抵抗変化材料は遷移金属酸化物からなり、好ましくはＮｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群から選ばれる金属の酸化物である。さらに好ましくは前記遷移金属酸化物がＮｉの酸化物である。Ｎｉの酸化物は単結晶でも多結晶でも、あるいは非結晶でもよいが、好ましくは非結晶である。前記Ｎｉの酸化物はその組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、０．４２＜Ｘ＜０．４９の範囲であり、かつ、その原子密度が５．０〜６．３ｇ／ｃｍ３の範囲に設定される。【００３０】
本発明１つの側面（アスペクト）によれば、互いに離間して配置された第１の電極と第２の電極と、遷移金属酸化物を主成分として含み、少なくとも一の面と前記一の面と反対側の他の面で、前記第１の電極と前記第２の電極の対向面にそれぞれ接している抵抗変化材料と、前記抵抗変化材料の前記第１、第２の電極が配置される箇所と別の箇所で前記抵抗変化材料に接して配置された絶縁膜と、前記絶縁膜の前記抵抗変化材料に接する側とは反対側に配置されたリセット電極とを有する抵抗変化素子が提供される。【００３１】
本発明においては、前記第１の電極が半導体又は絶縁体基板上に形成された下部電極よりなり、前記抵抗変化材料が前記下部電極の上に形成され、前記第２の電極が前記抵抗変化材料の上に形成されている。【００３２】
本発明においては、前記抵抗変化材料の前記他の面上において、前記第２の電極が配置される箇所とは別の箇所に前記絶縁膜が配置され、前記絶縁膜の上に前記リセット電極が配置されている構成としてもよい。【００３３】
本発明においては、前記抵抗変化材料の側面の少なくとも１部の領域に前記絶縁膜が配置されている構成としてもよい。【００３４】
本発明においては、前記第２の電極が、前記抵抗変化材料と前記第１の電極が接している面に対して並行な面内と垂直な面内の両方で前記抵抗変化材料と接しており、前記抵抗変化材料と前記第１の電極の接合面に対して垂直な面内で、前記抵抗変化材料と前記絶縁膜とが接し、さらに、前記絶縁膜の前記抵抗変化材料と接する側とは反対側の面に前記リセット電極が接している構成としてもよい。【００３５】
本発明においては、前記抵抗変化材料は前記一の面と反対側に凹部を備え、前記凹部の底部で前記第２の電極の底部に接し、前記凹部内壁が前記第２の電極の側面の少なくとも１部と接し、前記抵抗変化材料の側面の少なくとも１部に前記絶縁膜を備え、前記絶縁膜の前記抵抗変化材料に接する側とは反対側に前記リセット電極を備えた構成としてもよい。【００３６】
本発明においては、前記遷移金属酸化物が、Ｎｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群のうちから選ばれる少なくとも１つの金属の酸化物を含む。【００３７】
本発明においては、前記遷移金属酸化物が、Ｎｉの酸化物を含む。【００３８】
本発明においては、前記Ｎｉの酸化物の組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、０．４２＜Ｘ＜０．４９の範囲としてもよい。【００３９】
本発明においては、前記Ｎｉの酸化物の原子密度が５．０〜６．３ｇ／ｃｍ３の範囲としてもよい。【００４０】
本発明の別の側面によれば、第１の電極の上に、遷移金属酸化物を主成分とする抵抗変化材料を形成し、さらに前記抵抗変化材料の上に第２の電極を形成し、
前記抵抗変化材料の前記第２の電極が配置される箇所と別の箇所に一側を接して絶縁膜を形成し、
前記絶縁膜の前記前記抵抗変化材料に接する側と反対側にリセット電極を形成する、製造方法が提供される。【００４１】
本発明においては、前記抵抗変化材料の側面の少なくとも１部の領域に前記絶縁膜を形成するようにしてもよい。【００４２】
本発明においては、前記第２の電極を、前記抵抗変化材料と前記第１の電極が接している面に対して並行な面内と垂直な面内の両方で前記抵抗変化材料と接するように形成し、
前記絶縁膜を、前記抵抗変化材料と前記第１の電極の接合面に対して垂直な面内で、前記抵抗変化材料と接するように形成し、
前記リセット電極を、前記絶縁膜の前記抵抗変化材料と接する側とは反対側の面に接するように形成するようにしてもよい。【００４３】
本発明の別の側面によれば、（ａ）基板上に、第１の電極材料、遷移金属酸化物を主成分とする抵抗変化材料、及び、第２の電極材料をこの順に堆積したのち、前記第１の電極材料、前記抵抗変化材料、及び、前記第２の電極材料を所定の形状に加工し、
（ｂ）前記第２の電極材料の一部を除去し、前記抵抗変化材料の表面が露出された上に絶縁膜を堆積し、さらにその上に、リセット電極材料を堆積し、
（ｃ）前記リセット電極材料を加工し、前記絶縁膜の上の前記第２の電極材料の一部が除去された箇所に対応する領域の少なくとも１部にリセット電極を形成する、
上記各工程を含む製造方法が提供される。【００４４】
本発明によれば、（ａ）基板上に、第１の電極材料、遷移金属酸化物を主成分とする抵抗変化材料、及び、第２の電極材料をこの順に堆積したのち、前記第１の電極材料、前記抵抗変化材料、及び、前記第２の電極材料を所定の形状に加工し、
（ｂ）前記第１の電極材料の側面、前記抵抗変化材料の側面、及び、前記第２の電極材料の側面と前記第２の電極材料の表面を少なくとも覆うように絶縁膜を堆積し、さらにその上にリセット電極材料を堆積し、
（ｃ）前記第２の電極材料の上の前記リセット電極材料と前記絶縁膜を除去して開口を設け、前記第２の電極材料を露出させる、
上記各工程を含む製造方法が提供される。【００４５】
本発明によれば、（ａ）基板上に第１の電極材料を形成して所定形状に加工し、
（ｂ）基板上、前記第１の電極材料を覆うように、第１の絶縁膜とリセット電極材料を順に堆積し、その上に第２の絶縁膜を形成し、
（ｃ）前記第１の電極材料の上の前記第２の絶縁膜を開口し、さらに前記第１の絶縁膜、前記リセット電極材料を開口して、前記第１の電極材料を露出させ、
（ｄ）前記開口の側壁に第３の絶縁膜を形成し、
（ｅ）前記開口の底部の前記第１の電極材料の露出表面、前記開口の側壁の前記第３の絶縁膜に接して、遷移金属酸化物を主成分とする抵抗変化材料を形成し、
（ｆ）前記開口内において前記抵抗変化材料の上に第２の電極材料を充填させる、
上記各工程を含む製造方法が提供される。【００４６】
本発明に係る製造方法においては、前記第２の電極材料、及び、前記リセット電極に、それぞれ接続するビアを形成するようにしてもよい。【００４７】
本発明に係る製造方法においては、前記第１の電極材料は、前記基板上に形成され、前記第１の電極材料と接続するビア配線及び層間絶縁膜の平坦化処理された面上に形成するようにしてもよい。【００４８】
本発明に係る製造方法において、前記遷移金属酸化物がＮｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群のうちから選ばれる少なくとも１つの金属の酸化物を含む。【００４９】
本発明に係る製造方法において、前記遷移金属酸化物がＮｉの酸化物を含む。【００５０】
本発明に係る製造方法において、前記Ｎｉの酸化物の組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、０．４２＜Ｘ＜０．４９の範囲としてもよい。【００５１】
本発明に係る製造方法において、前記Ｎｉの酸化物の原子密度が５．０〜６．３ｇ／ｃｍ３の範囲としてもよい。
【発明の効果】
【００５２】
本発明によれば、リセット電流の低減を可能としオン／オフ状態の抵抗比（セット／リセット抵抗比）の低下を抑止することができる。
【図面の簡単な説明】
【００５３】
【図１】ＭＩＭ型抵抗変化素子の典型的な断面を模式的に示す図である。
【図２】ＭＩＭ型抵抗変化素子で、抵抗変化材料にニッケル酸化物を用いた素子の基本的な抵抗変化特性を示した図である。
【図３】ＭＩＭ型抵抗変化素子の俯瞰透視図における、オン状態を担う局所的な電流経路を模式的に示した図である。
【図４】ＭＩＭ型抵抗変化素子のオン状態を担う局所的な電流経路の形成過程を断面にて模式的に示す図である。
【図５】本発明の一実施形態のＭＩＭ型抵抗変化素子の断面を模式的に示す図である。
【図６】本発明の一実施形態のＭＩＭ型抵抗変化素子の動作原理を説明するための図である。
【図７】本発明の一実施形態で用いたニッケル酸化物の組成と密度の関係の一例を示す図である。
【図８】本発明の一実施形態で用いたニッケル酸化物のオン／オフ抵抗比とセット電圧の組成依存性の一例を示す図である。
【図９】本発明の一実施形態で用いたニッケル酸化物の密度の成膜温度依存性の一例を示す図である。
【図１０】本発明の実施例１のＭＩＭ型抵抗変化素子の製造プロセスの要部工程を断面にて模式的に示す図である。
【図１１】本発明の実施例２のＭＩＭ型抵抗変化素子の製造プロセスの要部工程を断面にて模式的に示す図である。
【図１２】本発明の実施例２のＭＩＭ型抵抗変化素子の動作原理を説明するための図である。
【図１３】本発明の実施例３のＭＩＭ型抵抗変化素子の製造プロセスの要部工程を断面にて模式的に示す図である。
【図１４】本発明の実施例３のＭＩＭ型抵抗変化素子の動作原理を説明するための図である。
【符号の説明】
【００５４】
１  上部電極
２  抵抗変化材料（遷移金属酸化物）
３  下部電極
４  電流経路
５  酸素欠損（又は金属欠損）
６  絶縁膜
７  リセット電極
８  層間絶縁膜
９、９’、９”  電流経路（フィラメント）
１０  Ｎｉ欠損
１１  抵抗変化材料（ニッケル酸化物）
１２  層間絶縁膜（配線層間絶縁膜）
１３  配線保護膜
１４  下部ビア配線
１５  配線層間膜保護膜
１６  下部配線
１７  リセット電極ビア配線
１８  上部電極ビア配線
【発明を実施するための最良の形態】
【００５５】
本発明の実施の形態について以下に説明する。本発明によれば、抵抗変化材料（２）を金属電極（１、３）で挟んだ金属／抵抗変化材料／金属構造を有する抵抗変化型の不揮発性記憶装置（ＭＩＭ型素子）において、抵抗変化材料（２）に接するように形成された絶縁膜（６）と、絶縁膜（６）に接し上部電極（１）とも下部電極（３）とも接しないように形成されたリセット用電極（７）に電圧を印加することにより、リセット電流をほとんど流すことなくＭＩＭ型素子のリセット動作が可能になり、しかも、ＭＩＭ型素子のスイッチ動作におけるオン／オフ抵抗比を劣化させることなくリセット動作における電流の低減を可能としている。【００５６】
本発明においては、抵抗変化材料（２）として例えばＮｉＯ膜が用いられる。ＮｉＯ膜の組成をＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表すと、Ｎｉの組成比Ｘを０．４２＜Ｘ＜０．４９の範囲とし、原子密度を５．０〜６．３ｇ／ｃｍ３の範囲に設定することで、フィラメント形成の制御性向上と膜中欠陥によるリーク電流の抑制が可能になり、高いオン／オフ抵抗比と長期信頼性向上の両立を実現することが可能となる。【００５７】
本発明においては、抵抗変化材料（２）を金属電極（１、３）で挟んだ金属／抵抗変化材料／金属構造を有する抵抗変化型の不揮発性記憶装置において、抵抗変化材料（２）抵抗値が変化する現象は、抵抗変化材料（２）である遷移金属酸化物中に含まれる酸素欠損や金属欠損が起源となっており、遷移金属酸化物中に含まれる酸素欠損や金属欠損を介して、酸素や金属が遷移金属酸化物に印加された電界によって拡散したり、析出したりすることにより、遷移酸化膜中に電流経路（フィラメント）が形成されるという新たな知見に基づく。【００５８】
すなわち、図４（ａ）に示すように、膜中に均一に酸素欠損や金属欠損（５）を含む遷移金属酸化物薄膜（２）を形成し、図４（ｂ）に示すように、このような薄膜（２）に上部（１）及び下部電極（２）を介して、電界を印加すると、酸素欠損や金属欠損を介して遷移金属酸化膜（２）中を、酸素や金属が拡散し析出することで、上部電極（１）と下部電極（３）間で、電子伝導やホール伝導が可能な電流経路（フィラメント）（４）が形成される。さらに、電界を印加し電流が流れることで、金属の析出によって形成されたフィラメント（４）の再酸化や、金属欠損によって形成されたフィラメント（４）が再度金属で埋まることにより、電流経路が切断される。このような現象の繰り返しで遷移金属酸化物の抵抗変化が生じる。【００５９】
例えば、特許文献１及び非特許文献２では、金属酸化物層として、ニッケル酸化物を用いた、抵抗変化型の記憶装置が開示されている。【００６０】
ニッケル酸化物は、一般に、ＮｉとＯの組成比が化学量論組成で１：１のＮｉＯを形成するが、Ｎｉ欠損が生じ、僅かにＯの組成比が高くなる。【００６１】
ニッケル酸化物中に形成されるフィラメントはＮｉ欠損が析出したものであり、ホール伝導による電流経路が形成される。【００６２】
遷移金属酸化物中の酸素欠損や金属欠損量を制御することにより、フィラメント形成と素子の信頼性向上を両立可能な抵抗変化材料の製造が可能となる。【００６３】
図５は、本発明の一実施形態の半導体記憶装置の最も基本的な素子の断面構造を模式的に示す図である。本発明は、金属酸化物を電極で挟んだ金属／抵抗変化材料／金属構造を有するＭＩＭ形抵抗変化型の不揮発性半導体記憶装置であり、半導体基板又は絶縁体基板上、又はＬＳＩ配線の層間絶縁膜上に形成された下部電極３と、下部電極３上に形成された遷移金属酸化物を主成分とする抵抗変化材料２と、抵抗変化材料２の上に形成された上部電極１とを有する。さらに、この遷移金属酸化物主成分とする抵抗変化材料２に接するように形成された絶縁膜６と、絶縁膜６の表面に形成された金属からなるリセット用電極（「リセット電極」ともいう）７を有する。リセット用電極７は、上部電極１及び下部電極３に接しないように形成される。図５に示した例では、リセット電極７は、抵抗変化材料２上、上部電極１が配置された箇所とは別の箇所に設けられた絶縁膜６の上に、抵抗変化材料２を介して下部電極３と対向配置されている。【００６４】
リセット電極７と遷移金属酸化膜（抵抗変化材料２）間の絶縁膜６は、リセット動作時にリセット電極７と下部電極３間に大電流が流れることを防止する。リセット電極７と下部電極３間は素子の状態によらず、電流は流れないので、ＭＯＳトランジスタなどを用いて、リセット電極７と下部電極３の間に、電流制御機構を設ける場合と比較して、素子構造の簡素化、低コスト化、小面積化を図ることができる。【００６５】
図６（ａ）、図６（ｂ）及び図６（ｃ）を用いて、本実施形態における素子の動作原理を説明する。【００６６】
まず、図６（ａ）に示すように、初期状態において、ＭＩＭ型素子はオフ状態であり、抵抗変化材料２である遷移金属酸化膜は膜中に均一に酸素欠損５あるいは金属欠損５を含んでいる。なお、以下では、抵抗変化材料２である遷移金属酸化膜を同一の参照番号を用いて「遷移金属酸化膜２」とも表記する。【００６７】
次に、図６（ｂ）に示すように、遷移金属酸化膜２に上部電極１及び下部電極３を介して、電圧を印加すると、図中、参照番号５で示す酸素欠損又は金属欠損を介して遷移金属酸化膜２中を酸素あるいは金属が拡散し析出することで、上部電極１と下部電極３間で電子伝導やホール伝導が可能な電流経路（フィラメント）４が形成され、オン状態となる。【００６８】
上部電極１、下部電極３間には、例えばＭＯＳトランジスタからなる回路による電流制御機構（不図示）が付加されており、セット時に大電流が流れて回路を破壊してしまうことを防ぐ。電流制御機構は、負荷の一端に出力が接続され電流を供給する第１のトランジスタ（電流源）のゲートにドレインが接続され、前記負荷の一端にゲートが接続されソースが負荷の他端とともにＧＮＤに接続された第２のトランジスタを備えた構成等とされ、第１のトランジスタから負荷に大電流が流れると第２のトランジスタがオンし、大電流をカットオフさせる。【００６９】
次に、図６（ｃ）に示すように、下部電極３とリセット電極７間に絶縁膜６を介して電圧を印加すると、遷移金属酸化膜２中の酸素あるいは金属が膜中の酸素欠損５あるいは金属欠損５を介して再拡散し析出することで、下部電極３とリセット電極７間に電子伝導やホール伝導が可能なフィラメント４が形成される。【００７０】
このとき、リセット電極７と遷移金属酸化膜２の間には絶縁膜６が形成されているので、下部電極３とリセット電極７間に電流はほとんど流れない。【００７１】
さらに、下部電極３とリセット用電極７間にフィラメント４を形成するために、遷移金属膜２中の酸素あるいは金属が膜中を再拡散するので、上部電極１と下部電極３間に形成されていたフィラメント４は分解され、上部電極１と下部電極３間の電流経路４は切断される。【００７２】
これにより、上部電極１と下部電極３間にリセット電流をほとんど流すことなく、上部電極１と下部電極３間をオフ状態にすることが可能である。【００７３】
このような操作により、大電流を流すことなく、繰り返しのスイッチ動作が可能となる。【００７４】
本実施形態において、上部電極１、下部電極３及びリセット電極７は同じ材料を用いているが、上部電極１、下部電極３及びリセット電極７は、異なる電極材料によって形成してもよい。上部電極１、下部電極３及びリセット電極７はＰｔ、Ｉｒ、Ｒｕ、Ｔｉ、ＴａＷ、Ｃｕからなる群から選ばれる金属、あるいはそれらの酸化物、あるいはそれらの窒化物であることが好ましい。【００７５】
あるいは、本実施形態において、好ましくは、上部電極１、下部電極３及びリセット電極７は、Ｒｕ、ＲｕＯ２、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｃｕからなる群から選ばれる金属、金属酸化物及び窒化物を用いることができる。これらの電極材料は、ドライエッチングやＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術での加工が容易であり、ＬＳＩ製造プロセスとの整合性が高い。【００７６】
本実施形態において、さらに好ましくは、上部電極１、下部電極３及びリセット電極７はＴａ、ＴａＮ、Ｃｕからなる群から選ばれる材料が用いることができる。これらの材料は、ＬＳＩ製造プロセスにおいて、配線工程において用いられる材料であり、これらの材料を適用することで、半導体記憶素子をＬＳＩに付加するための製造コストを大幅に低減することができる。【００７７】
本実施形態において、最も好適であるのは、上部電極１、下部電極３及びリセット用電極の材料としてＣｕが用いられる。上部電極１、下部電極３及びリセット電極にＣｕを用いることで、ＬＳＩの配線をＭＩＭ型素子の電極として機能させることが可能になり、電極の抵抗率低減によるＭＩＭ型素子の性能向上と製造コストの低減を同時に実現可能である。【００７８】
本実施形態において、抵抗変化材料２とリセット電極７を分離する絶縁膜６として、例えば、ＳｉＯ２、ＳｉＮあるいは高誘電率膜を用いることができる。抵抗変化材料２とリセット電極７間のリーク電流を抑制しつつ、抵抗変化材料に電圧を効率的に印加する必要があることから、好ましくは、高誘電率膜が用いられる。本実施形態において、高誘電率膜としては、例えばＴａ２Ｏ３、ＨｆＯ２、ＨｆＳｉＯ、ＺｒＯ、ＺｒＳｉＯ、ＬａＯ２、Ａｌ２Ｏ３からなる群から選ばれる金属酸化物を用いることができる。【００７９】
本実施形態において、絶縁膜６として、さらに好ましくは、ＨｆＯ２、ＨｆＳｉＯが用いられる。【００８０】
抵抗変化材料２とリセット電極７を分離する絶縁膜６の膜厚は、５０ｎｍ〜１ｎｍの範囲で設定可能であるが、素子の微細化の観点から、２０ｎｍ以下、信頼性確保の観点から、５ｎｍ以上に設定することが好ましい。【００８１】
本実施形態において、抵抗変化材料２は主成分が遷移金属酸化物からなり、好ましくは、遷移金属酸化物として、Ｎｉ、Ｔｉ、Ｚｒ、Ｆｅ、Ｖ、Ｍｎ、Ｃｏからなる群から選ばれる金属の酸化物が用いられる。【００８２】
本実施形態において、さらに、好ましくは、遷移金属酸化物としてＮｉの酸化物が用いられる。Ｎｉの酸化物は多結晶でも、あるいは非結晶でもスイッチ動作が可能であるが、膜の均一性の観点から、非結晶であることが好ましい。【００８３】
Ｎｉの酸化物は、その組成が、ＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、以下の理由により、Ｎｉの組成比Ｘを０．４＜Ｘ＜０．５の範囲に設定する。ＮｉＯ膜は膜中に存在するＮｉ欠損により僅かにＯの組成比が高くなる。【００８４】
このようなＮｉＯ膜に印加される電圧により、Ｎｉ欠損を介してＮｉの拡散が生じ、Ｎｉ欠損が析出することでニッケル酸化物中に電流経路であるフィラメント形成される。【００８５】
このため、図８（ｂ）に示すように、Ｎｉ欠損が多いほど、すなわち、Ｏの組成比が高いほど、フィラメントは形成されやすく、ＮｉＯ膜を低いセット電圧でオン状態へ移行させることができる。ＮｉＯ膜の組成が完全に化学量論組成であり、膜中にＮｉ欠損が存在しない場合はＮｉＯ膜の抵抗変化は生じない、このようなＮｉＯ膜にセット動作のために電圧を印加し続けると絶縁破壊を起こしてしまう。【００８６】
一方、Ｎｉ欠損が多いと、これらの欠陥を介したリーク電流が増大し、オフ状態における抵抗値が低くなる。【００８７】
このため、図８（ａ）に示すように、十分なオン／オフ状態の抵抗比（Ｒｏｆｆ／Ｒｏｎ）は、Ｎｉ欠損が少ないほど、すなわち、Ｏの組成比が低いほど高くなる。図８（ａ）は、横軸を組成比Ｎｉ／（Ｎｉ＋Ｏ）とし、縦軸を抵抗比Ｒｏｆｆ（１Ｖ）／Ｒｏｎ（０．３Ｖ）を対数表示したものである。ＮｉＯ膜中のＮｉ欠損が多すぎると、すなわち、Ｏの組成比が高くなりすぎると（Ｎｉの組成比が低くなりすぎると）、電流経路が形成される前に、膜中に分布しているＮｉ欠損を介して流れるリーク電流が増大し、低抵抗な状態になってしてしまい、十分なオン／オフ状態の抵抗比が得られず、スイッチ動作を起こさなくなってしまう。【００８８】
本実施形態においては、セット電圧の低減と、高いオン／オフ状態の抵抗比を実現させるという観点から、Ｎｉの酸化物はその組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき、０．４２＜Ｘ＜０．４９の範囲に設定することが好ましい。さらに好ましくは、Ｎｉの組成比Ｘを０．４５＜Ｘ＜０．４８の範囲に設定する。【００８９】
本実施形態において、Ｎｉの酸化物は、その原子密度を５．０〜６．３ｇ／ｃｍ３の範囲に設定する。Ｎｉ酸化物の原子密度が５．０ｇ／ｃｍ３より小さいと、上部電極１や下部電極３から、電極を構成する金属がＮｉＯ膜中へ熱処理などの工程の際に拡散し、ＮｉＯ膜の信頼性を劣化させるからである。また、Ｎｉ酸化物の原子密度が６．３ｇ／ｃｍ３より大きいと、素子作製のプロセスの熱処理工程の際に、ＮｉＯ膜と上部電極１、下部電極３との間に歪みが生じ、ＮｉＯ膜と下部あるいは上部電極との間ではがれが発生するためである。【００９０】
本実施形態において、さらに好ましくは、Ｎｉの酸化物の原子密度を５．５〜６．０ｇ／ｃｍ３の範囲に設定する。ＮｉＯ膜の組成、原子密度をこのような範囲に設定することで、フィラメント形成と素子の信頼性向上の両立が可能である。以下実施例に即して説明する。【００９１】
<実施例１>
本発明の第１の実施例として、最も基本的なＭＩＭ型素子構造を図１０（ｈ）に示す。図１０（ａ）〜図１０（ｈ）は、本実施例のＭＩＭ型素子の作製工程を説明するための図であり、素子断面が工程順に模式的に示されている。図１０（ａ）〜図１０（ｈ）は、ＣＭＯＳトランジスタからなるＬＳＩの配線層にＭＩＭ型素子を形成する製造プロセスである。【００９２】
まず、図１０（ａ）に示すように、下部配線１６と下部配線１６につながる下部ビア配線１４をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術と電解メッキ技術を駆使して形成する。下部配線１６と下部ビア配線１４はＣｕからなる。層間絶縁膜１２はＣＶＤ技術により形成したシリコン酸化膜である。【００９３】
下部配線１６及び下部ビア配線１４と層間絶縁膜１２との反応及び剥がれを防止するために、これらの界面には、配線保護膜１３及び配線層間膜保護膜１５が形成される。配線保護膜１３には、例えばシリコンカーボンナイトライド（ＳｉＣＮ）が用いられる。配線層間膜保護膜１５には、例えばタンタル（Ｔａ）と窒化タンタル（ＴａＮ）の積層膜を用いる。【００９４】
下部ビア配線１４を形成後、ＣＭＰによって、平坦化と同時に、下部ビア配線表面を露出させる。【００９５】
その後、ＭＩＭ型記憶素子の下部電極３、本発明の抵抗変化材料１１、上部電極１を形成する。上部電極１と下部電極３は異なる電極材料によって形成されてもよいが、好ましくは、上部電極１と下部電極３は同じ材料である。上部電極１と下部電極３はＰｔ、Ｉｒ、Ｒｕ、Ｔｉ、ＴａＷ、Ｃｕからなる群から選ばれる金属、あるいはそれらの酸化物、あるいはそれらの窒化物であることが好ましい。【００９６】
本実施例では、加工の容易性から上部電極１と下部電極３共にＲｕとする。上部電極１と下部電極３のためのＲｕは、スパッタにより成膜することができる。【００９７】
抵抗変化材料１１は、ＮｉＯ膜を用いる。Ｎｉの酸化物は多結晶でも、あるいは非結晶でもスイッチ動作が可能であるが、膜の均一性の観点から非結晶であることが好ましい。【００９８】
ＮｉＯ膜の膜厚は、２００ｎｍ〜５ｎｍの範囲で設定可能であるが、
素子形状の加工の観点から、１００ｎｍ以下、
膜の均一性の観点から、５ｎｍ以上
の範囲に設定することが好ましい。【００９９】
ＮｉＯ膜の膜厚は、さらに好ましくは、
スイッチング電圧低減の観点から、６０ｎｍ以下、
信頼性の観点から、１０ｎｍ以上
に設定する。【０１００】
ＮｉＯ膜の形成方法は、スパッタによっても形成可能であるが、膜の緻密性と組成の制御性を向上させる観点から、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することが好ましい。【０１０１】
Ｎｉ金属を含む原料ガスをマスフローコントローラにより流量調整し、酸化ガスと共にシャワーヘッドを介して、所定の温度に加熱されたシリコンウ基板上に供給することでＮｉＯ膜を形成することができる。【０１０２】
Ｎｉ金属を含む原料ガスとしては、有機金属系ガスであるビスメチル・シクロペンタジエニル・ニッケル（（Ｎｉ（ＣＨ３Ｃ５Ｈ４）２：（ＭｅＣｐ）２Ｎｉ）を用いることが好ましい。（ＭｅＣｐ）２Ｎｉ原料ガスは分子状の酸化ガスに対しても、比較的低温で容易に分解し、堆積したＮｉＯ膜中へのカーボンの混入が極めて少なく、さらに、形成温度を変えることでＮｉＯ膜の組成と膜密度を制御可能といった利点があるからである。【０１０３】
キャリアガスとしてはＮ２、酸化ガスとしてはＯ２を用いる。シリコンウェハーは、サセプタを介したヒータによって加熱する。基板温度は１００℃〜５００℃の範囲に設定する。基板温度が１００℃以下であると原料ガスの分解が進まず、成膜のレートが遅くなり、さらにＮｉＯ膜のウェハー面内均一性が劣化するため、量産工程においてスループットや歩留まりの観点から問題が生じる。【０１０４】
一方、配線層の耐熱性の観点から、成膜時における基板温度は５００℃以下に設定する必要がある。さらに、（ＭｅＣｐ）２Ｎｉ原料ガスによるＮｉＯ膜は基板温度によって膜密度と組成の制御が可能である。【０１０５】
図９は、成膜温度（横軸）とＮｉＯ膜の密度（縦軸）の関係を示したものである。成膜温度が高いほどＮｉＯ膜の密度は高くなり、ＮｉＯ結晶の理論値（６．８２）に近づくことがわかる。【０１０６】
また、図７に、（ＭｅＣｐ）２Ｎｉ原料ガスによるＮｉＯ膜の組成（縦軸）と密度（横軸）の関係を示す。図７中に、破線でグラフ内の領域を分けて示したように、ＮｉＯ膜はその組成がＮｉＸＯ１−Ｘ（０＜Ｘ＜１）で表されるとき（組成比Ｘ＝Ｎｉ／（Ｎｉ＋Ｏ））、ＮｉＯ膜の抵抗変化特性を得るために、０．４＜Ｘ＜０．５の範囲に設定する。【０１０７】
図８（ａ）に示すように、
０．４≧Ｘでは、十分なオン／オフ状態の抵抗比を得ることが出来ず、
Ｘ＝０．５では、ＮｉＯ膜中にフィラメントが形成されず、絶縁破壊を起こしてしまうからである。【０１０８】
セット電圧の低減と高いオン／オフ状態の抵抗比を実現させる観点から、０．４２＜Ｘ＜０．４９の範囲に設定することが好ましい。【０１０９】
さらに好ましくは、０．４５＜Ｘ＜０．４８の範囲にＮｉＯ膜の組成比を設定する。【０１１０】
また、Ｎｉの酸化物はその原子密度が、５．０〜６．３ｇ／ｃｍ３の範囲に設定する。これは、Ｎｉ酸化物の原子密度が、５．０ｇ／ｃｍ３よりも小さいと、上部電極１や下部電極３を構成する金属がＮｉＯ膜中へ熱処理などの工程の際に拡散し、ＮｉＯ膜の信頼性が劣化するためである。【０１１１】
また、Ｎｉ酸化物の原子密度が、６．３ｇ／ｃｍ３よりも大きいと、素子作製のプロセス工程の熱処理の際にＮｉＯ膜と上部、下部電極との間に歪みが生じ、ＮｉＯ膜と下部あるいは上部電極との間ではがれが発生するためである。【０１１２】
さらに好ましくは、前記Ｎｉの酸化物の原子密度を、５．５〜６．０ｇ／ｃｍ３の範囲に設定する。【０１１３】
このような、ＮｉＯ膜の組成と膜密度を実現するために、基板温度は好ましくは、３２０℃〜４３０℃の範囲に設定する。さらに好ましくは、基板温度を３５０℃〜４００℃の範囲に設定する。【０１１４】
成膜圧力は、０．００１Ｔｏｒｒ〜１００Ｔｏｒｒの範囲に設定可能であるが、０．１Ｔｏｒｒ〜１０Ｔｏｒｒの範囲に設定することが好ましい。さらに好ましくは、１．５Ｔｏｒｒ〜２．５Ｔｏｒｒの範囲に設定する。【０１１５】
次に、図１０（ｂ）に示すように、ドライエッチング技術を用いて、Ｒｕよりなる上部電極１、抵抗変換材料（ＮｉＯ膜抵抗変化層）１１、及びＲｕよりなる下部電極３を所定の形状に加工する。【０１１６】
次に、図１０（ｃ）に示すように、上部電極１の一部をＮｉＯ膜との選択エッチングにより除去し、ＮｉＯ膜表面の一部を露出させる。選択エッチングはドライエッチングでもウェットエッチングでも可能であるが、ＮｉＯ膜へのダメージ回避の観点からウェットエッチングが好ましい。【０１１７】
次に、図１０（ｄ）に示すように、ＭＩＭ型抵抗変化素子の側面及び前述工程で露出させたＮｉＯ膜の表面を保護するための絶縁膜６を形成する。絶縁膜６は、ＭＩＭ型素子の上部電極１、下部電極３、抵抗変化材料１１、層間絶縁膜１２との密着性に優れ、安定である材料を用いる。この絶縁膜６は抵抗変化材料１１と接している領域では、後述するように、リセット動作時にリセット電極７と下部電極間３に大電流が流れることを防止する役割がある。【０１１８】
抵抗変化材料１１とリセット電極７を分離する絶縁膜６はＳｉＯ２、ＳｉＮあるいは高誘電率膜を用いる。これらの絶縁膜は均一性の観点から、好ましくはＣＶＤ法、さらに好ましくはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。【０１１９】
抵抗変化材料１１とリセット電極７間のリーク電流を低減しつつ、電圧を効率的に印加するために、好ましくは、高誘電率膜を用いる。高誘電率膜は、Ｔａ２Ｏ３、ＨｆＯ２、ＨｆＳｉＯ、ＺｒＯ、ＺｒＳｉＯ、ＬａＯ２、Ａｌ２Ｏ３からなる群から選ばれる金属酸化物を用いる。さらに好ましくは、ＨｆＯ２、ＨｆＳｉＯを用いる。【０１２０】
抵抗変化材料１１とリセット電極７を分離する絶縁膜６の膜厚は５０ｎｍ〜１ｎｍの範囲で設定可能であるが、素子の微細化の観点から、２０ｎｍ以下、信頼性確保の観点から、５ｎｍ以上に設定することが好ましい。【０１２１】
本実施例では、加工性の容易性の観点から１０ｎｍのＡＬＤ法により形成したＳｉＮ膜を用いた。【０１２２】
次に図１０（ｅ）に示すように、ＡＬＤ法により形成したＳｉＮ膜上にリセット電極７用の金属膜を形成する。リセット電極７は上部電極１及び下部電極３と異なる電極材料によって形成されてもよいが、好ましくは、上部電極１と下部電極３と同じ材料である。【０１２３】
リセット電極７の材料は上部電極１及び下部電極３と同様にＰｔ、Ｉｒ、Ｒｕ、Ｔｉ、ＴａＷ、Ｃｕからなる群から選ばれる金属、あるいはそれらの酸化物、あるいはそれらの窒化物であることが好ましい。【０１２４】
本実施例においては、加工の容易性と上部電極１と下部電極３と同様の材料であるＲｕとする。リセット電極７のためのＲｕはスパッタにより成膜することができる。【０１２５】
次に図１０（ｆ）に示すように、Ｒｕ膜をドライエッチングにより所定の形状に加工しリセット電極７を形成する。【０１２６】
次に図１０（ｇ）に示すように、層間絶縁膜１２を形成する。層間絶縁膜１２はＣＶＤ技術により形成したシリコン酸化膜である。【０１２７】
最後に、図１０（ｈ）に示すように、上部電極１及びリセット電極７上にコンタクト穴を開口し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術と電解メッキ技術を駆使して、上部電極ビア配線１８及びリセット電極ビア配線１７を形成する。【０１２８】
＜実施例２＞
本発明の第２の実施例として、ＭＩＭ型素子の側面にリセット電極７を設置する構造造を、図１１（ｇ）に示す。【０１２９】
図１１（ｇ）に示すように、リセット電極７を、ＭＩＭ型素子の側面、すなわち、下部電極３及び上部電極１が抵抗変化材料１１と接している面に対して、垂直な面方向にリセット電極７と絶縁膜６の接合面及び絶縁膜６と抵抗変化材料１１の接合面を配置することで、ＭＩＭ型素子の微細化が容易になり、素子の高集積化とオン状態とオフ状態の抵抗比の向上が可能になる。【０１３０】
図１１（ａ）〜図１１（ｇ）は、本発明の第２の実施例のＭＩＭ型素子の断面を、作成工程順に、模式的に示した図である。図１１（ａ）〜図１１（ｇ）は、ＣＭＯＳトランジスタからなるＬＳＩの配線層に、ＭＩＭ型素子を形成する製造プロセスである。【０１３１】
まず、図１１（ａ）に示すように、下部配線１６とそれにつながる下部ビア配線１４をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術と電解メッキ技術を駆使して形成する。これらの前段階の製造プロセスは、前記実施例１と共通であるため、説明は省略する。【０１３２】
その後、ＭＩＭ型記憶素子の下部電極３、抵抗変化材料１１、上部電極１を形成する。上部電極１と下部電極３は異なる電極材料によって形成されてもよいが、好ましくは、上部電極１と下部電極３は同じ材料である。上部電極１と下部電極３はＰｔ、Ｉｒ、Ｒｕ、Ｔｉ、ＴａＷ、Ｃｕからなる群から選ばれる金属、あるいはそれらの酸化物、あるいはそれらの窒化物であることが好ましい。【０１３３】
本実施例においては、加工の容易性から上部電極１と下部電極３共にＲｕを用いる。上部電極１と下部電極３のためのＲｕは、スパッタにより成膜することができる。【０１３４】
本実施例において、抵抗変化材料１１としてＮｉＯ膜を用いる。ＮｉＯ膜はスパッタによっても形成可能であるが、膜の緻密性と組成の制御性を向上させる観点から、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することが好ましい。ＣＶＤ法によるＮｉＯ膜の製造プロセスは、前記実施例１と共通であるため、説明は省略する。【０１３５】
次に、図１１（ｂ）に示すように、ドライエッチング技術を用いて、上部Ｒｕ電極１、抵抗変化材料（ＮｉＯ膜抵抗変化層）１１、及び下部Ｒｕ電極３を所定の形状に加工する。【０１３６】
次に、図１１（ｃ）に示すように、上部電極１、下部電極３及び抵抗変化材料（ＮｉＯ膜抵抗変化層）１１とリセット電極７を分離するための絶縁膜６を形成する。この絶縁膜６上にリセット電極７用金属膜を形成する。この絶縁膜６は、上部電極１、下部電極３及び抵抗変化材料（ＮｉＯ膜抵抗変化層）１１と、リセット電極７とを分離し、リセット動作時に、リセット電極と下部電極及び上部電極間に大電流が流れることを防止する役割がある。【０１３７】
本実施例において、絶縁膜６として、ＳｉＯ２、ＳｉＮあるいは高誘電率膜を用いる。これらの絶縁膜６は、均一性の観点から、好ましくはＣＶＤ法、さらに好ましくはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。【０１３８】
抵抗変化材料１１とリセット電極７間のリーク電流を抑制しつつ、電圧を効率的に印加する必要があることから、絶縁膜６として、好ましくは、高誘電率膜が用いられる。高誘電率膜は、Ｔａ２Ｏ３、ＨｆＯ２、ＨｆＳｉＯ、ＺｒＯ、ＺｒＳｉＯ、ＬａＯ２、Ａｌ２Ｏ３からなる群から選ばれる金属酸化物が用いられる。【０１３９】
本実施例において、さらに好ましくは、ＨｆＯ２、ＨｆＳｉＯを用いる。【０１４０】
絶縁膜６の膜厚は、エッチング条件の設定により、５０ｎｍ〜１ｎｍの範囲で設定可能であるが、素子の微細化の観点から、２０ｎｍ以下、信頼性確保の観点から、５ｎｍ以上に設定することが好ましい。【０１４１】
本実施例では、加工性の容易性の観点からＡＬＤ法により形成したＳｉＮ膜を用い、膜厚は１０ｎｍとした。【０１４２】
リセット電極７用の金属膜は上部電極１及び後述の下部電極３と異なる電極材料によって形成されてもよいが、好ましくは、上部電極１と下部電極３と同じ材料が用いられる。【０１４３】
リセット電極７の材料は、上部電極１及び下部電極３と同様に、Ｐｔ、Ｉｒ、Ｒｕ、Ｔｉ、ＴａＷ、Ｃｕからなる群から選ばれる金属、あるいはそれらの酸化物、あるいはそれらの窒化物を用いることが好ましい。【０１４４】
本実施例では、リセット電極７の材料は、加工の容易性から、下部電極３と同様の材料であるＲｕとする。【０１４５】
リセット電極７のためのＲｕは、スパッタにより成膜することができる。また、リセット電極７用の金属膜の厚さは、２００ｎｍから５ｎｍの範囲で設定可能であるが、素子の微細化の観点から、１００ｎｍ以下、後の工程のリセット電極コンタクトホール形成におけるエッチング選択比を十分に確保するために、２０ｎｍ以上に設定することが好ましい。本実施例では、リセット電極７用の金属膜の厚さは５０ｎｍとした。【０１４６】
次に図１１（ｄ）に示すように、リセット電極７用の金属膜であるＲｕ膜を、ドライエッチングにより所定の形状を加工する。ここで、後の工程で、上部電極コンタクトを形成するために、上部電極１上のリセット電極７用の金属膜と絶縁膜６は、コンタクトホール状に除去されている。したがって、ＭＩＭ型素子の左右側面に分かれて見える図中のリセット電極７はＭＩＭ型素子側面を包む状態で繋がっている。【０１４７】
次に図１１（ｅ）に示すように、層間絶縁膜１２を形成する。【０１４８】
さらに、図１１（ｆ）に示すように、ドライエッチング技術を用いて、所定の領域の層間絶縁膜１２を除去し、コタクトホールを形成する。ここで、上部電極１用コンタクトホールはリセット電極７と接しないように目合わせを行い、開口する。層間絶縁膜１２はＣＶＤ技術により形成したシリコン酸化膜である。【０１４９】
最後に、図１１（ｇ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術と電解メッキ技術を駆使して、上部電極ビア配線１８及びリセット電極ビア配線１７を形成する。【０１５０】
本発明の第２の実施例におけるＭＩＭ形素子の動作原理を、図１２（ａ）、図１２（ｂ）、図１２（ｃ）に示す。【０１５１】
まず、図１２（ａ）に示すように、初期状態において、ＭＩＭ型素子はオフ状態であり、抵抗変化材料１１であるＮｉＯ膜は、膜中に、ほぼ均一にＮｉ欠損１０を含んでいる。【０１５２】
次に、図１２（ｂ）に示すように、ＮｉＯ膜に上部電極１及び下部電極３を介して、電圧を印加すると、Ｎｉ欠損１０を介してＮｉが拡散し析出することで、上部電極１と下部電極３間でホール伝導が可能な電流経路（フィラメント）９が形成され、オン状態となる。このとき、上部電極１と下部電極３間には、ＭＯＳトランジスタからなる回路による電流制御機構（不図示）が付加されており、セット時に大電流が流れて回路を破壊してしまうことを防ぐ。【０１５３】
次に、図１２（ｃ）に示すように、下部電極３とリセット電極７間に及び上部電極１とリセット電極７間に絶縁膜６を介して電圧を印加し、上部電極１と下部電極３の電位を同じにすると、ＮｉＯ膜中のＮｉが膜中のＮｉ欠損１０を介して再拡散し析出することで、上部電極１とリセット電極７間、あるいは下部電極３とリセット電極７間に、ホール伝導が可能な電流経路（フィラメント）９’、９”を形成する。このとき、リセット電極７とＮｉＯ膜の間には絶縁膜６が形成されているので、下部電極３とリセット電極７間に電流はほとんど流れない。【０１５４】
さらに、上部電極１あるいは下部電極３とリセット用電極７間に電流経路（フィラメント）９’、９”が形成されるために、ＮｉＯ膜中のＮｉが膜中を再拡散するので、上部電極１と下部電極３間に形成されていたフィラメント９（図１２（ｂ））は分解され、図１２（ｃ）に示すように、上部電極１と下部電極３間の電流経路は切断される。これにより、上部電極１と下部電極３間にリセット電流をほとんど流すことなく、上部電極１と下部電極３間をオフ状態にすることが可能である。このような操作により、大電流を流すことなく、繰り返しのスイッチ動作が可能となる。【０１５５】
＜実施例３＞
本発明の第３の実施例として、ＬＳＩ配線の層間絶縁膜にコンタクトホールを開口し、ＭＩＭ型素子をコンタクトホールに埋め込む構造を図１３（ｊ）に示す。【０１５６】
図１３（ｊ）に示すように、リセット電極７を、ＭＩＭ型素子の側面、すなわち、下部電極３が抵抗変化材料１１と接している面に対して、垂直な面方向にリセット電極７と絶縁膜６の接合面、及び絶縁膜６と抵抗変化材料１１の接合面を配置し、リセット電極に形成したビアホールに下部電極３と抵抗変化材料１１を埋め込む構造とすることで、目合わせ露光が不要となり、素子の微細化を容易にすることが可能となる。【０１５７】
図１３（ａ）〜図１３（ｊ）は本発明の形態に関わるＭＩＭ型素子の作製工程を示した断面図である。図１３（ａ）〜図１３（ｊ）はＣＭＯＳトランジスタからなるＬＳＩの配線層にＭＩＭ型素子を形成する製造プロセスである。【０１５８】
まず、図１３（ａ）に示すように、下部配線１６とそれにつながる下部ビア配線１４をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術と電解メッキ技術を駆使して形成する。これらの前段階の製造プロセスは実施例１と共通であるので省略する。【０１５９】
次に、下部ビア配線１４上にＭＩＭ型素子の下部電極３を形成し、下部電極３をドライエッチング技術により所定の形状に加工する。下部電極３は、後の工程で形成する上部電極１と異なる材料であってもよいが、好ましくは、上部電極１と下部電極３は同じ材料である。上部電極１と下部電極３の電極はＰｔ、Ｉｒ、Ｒｕ、Ｔｉ、ＴａＷ、Ｃｕからなる群から選ばれる金属、あるいはそれらの酸化物、あるいはそれらの窒化物であることが好ましい。【０１６０】
本実施例においては、加工の容易性から下部電極３と後の工程で形成する上部電極１を共にＲｕとする。上部電極１と下部電極３のためのＲｕはスパッタにより成膜することができる。【０１６１】
次に、図１３（ｂ）に示すように、下部電極３とリセット電極７を分離するための層間絶縁膜８を形成する。この層間絶縁膜８上にリセット電極７用金属膜を形成する。層間絶縁膜８はＳｉＯ２あるいはＳｉＮを用いる。これらの絶縁膜は均一性の観点から、好ましくはＣＶＤ法、さらに好ましくはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。【０１６２】
層間絶縁膜８の膜厚は１００ｎｍ〜５ｎｍの範囲で設定可能であるが、下部電極３とリセット電極７を分離しリーク電流を抑える観点から、１０ｎｍ以上、
素子の微細化の観点から、５０ｎｍ以下、
に設定することが好ましい。【０１６３】
本実施例では、ＣＶＤ法により堆積した３０ｎｍのＳｉＯ２膜を用いた。【０１６４】
本実施例においては、リセット電極７用の金属膜は上部電極１及び後述の下部電極３と異なる電極材料によって形成されてもよいが、好ましくは、上部電極１と下部電極３と同じ材料である。リセット電極７の材料は上部電極１及び下部電極３と同様にＰｔ、Ｉｒ、Ｒｕ、Ｔｉ、ＴａＷ、Ｃｕからなる群から選ばれる金属、あるいはそれらの酸化物、あるいはそれらの窒化物であることが好ましい。本実施例では加工の容易性と下部電極３と同様の材料であるＲｕとする。リセット電極７のためのＲｕはスパッタにより成膜することができる。【０１６５】
リセット電極７用の金属膜の厚さは２００ｎｍから５ｎｍの範囲で設定可能であるが、素子の微細化の観点から、１００ｎｍ以下、後の工程で形成する抵抗変化材料に十分な電界強度を印加するために、２０ｎｍ以上に設定することが好ましい。本実施例においては、リセット電極７用の金属膜の厚さは５０ｎｍとした。【０１６６】
次に図１３（ｃ）に示すように、Ｒｕ膜をドライエッチングにより所定の形状に加工しリセット電極７を形成する。【０１６７】
次に図１３（ｄ）に示すように、層間絶縁膜１２を形成し、ドライエッチング技術を用いて、所定の領域の層間絶縁膜１２を除去し、コタクトホールを形成する。層間絶縁膜１２はＣＶＤ技術により形成したシリコン酸化膜である。続けて、図１３（ｅ）に示すように、コンタクトホール底の金属膜（リセット電極）７と、層間絶縁膜８を除去し、コンタクトホール底に下部電極３表面を露出させる。【０１６８】
次に、層間絶縁膜１２の表面、コンタクトホール内に絶縁膜６を形成し、これをドライエッチング技術を用いて異方性エッチングすることにより、図１３（ｆ）に示すように、コンタクトホール内壁に絶縁膜６からなる側壁を形成する。【０１６９】
この絶縁膜６からなる側壁は（以下、単に、「絶縁膜６」いう）、抵抗変化材料１１とリセット電極７を分離し、リセット動作時にリセット電極７と下部電極３及び上部電極１間に大電流が流れることを防止する役割がある。絶縁膜６は、ＳｉＯ２、ＳｉＮあるいは高誘電率膜を用いる。これらの絶縁膜は均一性の観点から、好ましくはＣＶＤ法、さらに好ましくはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で形成する。【０１７０】
絶縁膜６は、抵抗変化材料１１とリセット電極７間のリーク電流を抑制しつつ、電圧を効率的に印加する必要があることから、好ましくは、高誘電率膜が用いられる。高誘電率膜は、Ｔａ２Ｏ３、ＨｆＯ２、ＨｆＳｉＯ、ＺｒＯ、ＺｒＳｉＯ、ＬａＯ２、Ａｌ２Ｏ３からなる群から選ばれる金属酸化物を用いる。さらに好ましくは、ＨｆＯ２、ＨｆＳｉＯが用いられる。【０１７１】
絶縁膜６の膜厚は、エッチング条件の設定により、５０ｎｍ〜１ｎｍの範囲で設定可能であるが、素子の微細化の観点から、２０ｎｍ以下、信頼性確保の観点から、５ｎｍ以上に設定することが好ましい。本実施例では、加工性の容易性の観点からＡＬＤ法により形成したＳｉＮ膜を用い、エッチング条件を調整して膜厚１０ｎｍに調整した。【０１７２】
次に、図１３（ｇ）に示すように、抵抗変化材料１１、上部電極１を形成する。抵抗変化材料１１はＮｉＯ膜を用いる。ＮｉＯ膜はスパッタによっても形成可能であるが、膜の緻密性とコンタクトホールへの埋め込み性を向上させる観点から、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって形成することが好ましい。ＣＶＤ法によるＮｉＯ膜の製造プロセスは、実施例１と共通であるので省略する。【０１７３】
次に、図１３（ｈ）に示すように、ドライエッチング技術を用いて、上部電極１とＮｉＯ膜よりなる抵抗変化材料１１を所定の形状に加工する。【０１７４】
次に、図１３（ｉ）に示すように、層間絶縁膜１２を形成し、上部電極１及びリセット電極７にコンタクト穴を開口する。【０１７５】
最後に、図１３（ｊ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）技術と電解メッキ技術を駆使して、上部電極ビア配線１８及びリセット電極ビア配線１７を形成する。ＭＩＭ型素子を本実施例のような構造とすることで、ＭＩＭ型素子の抵抗変化材料１１が、ドライエッチング加工におけるダメージを受けることがなく、さらに、素子の微細化を容易にすることが可能である。【０１７６】
本実施例におけるＭＩＭ形素子の動作原理を図１４（ａ）、図１４（ｂ）、図１４（ｃ）に示す。【０１７７】
まず、図１４（ａ）に示すように、初期状態において、ＭＩＭ型素子はオフ状態であり、抵抗変化材料１１であるＮｉＯ膜は膜中に均一にＮｉ欠損１０を含んでいる。【０１７８】
次に、図１４（ｂ）に示すように、ＮｉＯ膜に上部電極１及び下部電極３を介して、電圧を印加すると、Ｎｉ欠損１０を介してＮｉが拡散し析出することで、上部電極１と下部電極３間でホール伝導が可能な電流経路（フィラメント）９が形成され、オン状態となる。このとき、上部電極１、下部電極３間にはＭＯＳトランジスタからなる回路による電流制御機構が付加されており、セット時に大電流が流れて回路を破壊してしまうことを防ぐ。【０１７９】
次に、図１４（ｃ）に示すように、下部電極３とリセット電極７間に及び上部電極１とリセット電極７間に絶縁膜６を介して電圧を印加し、上部電極１と下部電極３の電位を同じにすると、ＮｉＯ膜中のＮｉが膜中のＮｉ欠損１０を介して再拡散し析出することで、上部電極１、あるいは下部電極３とリセット電極７間にホール伝導が可能な電流径路（フィラメント）９を形成する。このとき、リセット電極７とＮｉＯ膜の間には絶縁膜６が形成されているので、下部電極３とリセット電極７間に電流はほとんど流れない。【０１８０】
さらに、上部電極１とリセット電極７間あるいは下部電極３とリセット電極７間にフィラメント９’、９”を形成するために、ＮｉＯ膜中のＮｉが膜中を再拡散するので、上部電極１と下部電極３間に形成されていたフィラメント９（図１４（ｂ）参照）は分解され、上部電極１と下部電極３間の電流経路は切断される。これにより、上部電極１と下部電極３間にリセット電流をほとんど流すことなく、上部電極１と下部電極３間をオフ状態にすることが可能である。このような操作により、大電流を流すことなく、繰り返しのスイッチ動作が可能となる。【０１８１】
なお、本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図１】
2009096363.tif 000003
【図２】
2009096363.tif 000004
【図３】
2009096363.tif 000005
【図４】
2009096363.tif 000006
【図５】
2009096363.tif 000007
【図６】
2009096363.tif 000008
【図７】
2009096363.tif 000009
【図８】
2009096363.tif 000010
【図９】
2009096363.tif 000011
【図１０】
2009096363.tif 000012
【図１１】
2009096363.tif 000013
【図１２】
2009096363.tif 000014
【図１３】
2009096363.tif 000015
【図１４】
2009096363.tif 000016
【国際調査報告】
2009096363.tif 000017
2009096363.tif 000018
2009096363.tif 000019
2009096363.tif 000020
2009096363.tif 000021
2009096363.tif 000022