(57)【要約】  拡散層を有する電界効果トランジスタと可変抵抗体層を有する抵抗変化素子を含む半導体装置であって、前記拡散層上に設けられた前記可変抵抗体層と、前記可変抵抗体層上に設けられたビアと、前記ビアに接続された配線層を有する、半導体装置。
2009142165.tif 000002
【特許請求の範囲】
【請求項１】
拡散層を有する電界効果トランジスタと可変抵抗体層を有する抵抗変化素子を含む半導体装置であって、
前記拡散層上に設けられた前記可変抵抗体層と、
前記可変抵抗体層上に設けられたビアと、
前記ビアに接続された配線層を有する、半導体装置。
【請求項２】
前記可変抵抗体層と前記拡散層との間に、前記可変抵抗体層に含まれる金属元素と同じ金属元素を含むシリサイド層が介在している、請求項１に記載の半導体装置。
【請求項３】
前記電界効果トランジスタは、
半導体からなる基体上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極の一方の側に設けられた、前記拡散層である第１拡散層と、
前記ゲート電極の他方の側に設けられた第２拡散層と、
前記ゲート電極の前記第１拡散層側の側面に設けられた絶縁体からなるゲート側壁を有し、
前記可変抵抗体層は、前記第１拡散層上から前記ゲート側壁上に延在している、請求項１又は２に記載の半導体装置。
【請求項４】
前記第１拡散層を挟んで前記ゲート電極と対向する構造体が設けられ、
前記構造体の側面に、前記ゲート側壁と対向する構造体側壁が設けられ、
前記可変抵抗体層は、前記第１拡散層上から前記構造体側壁上に延在している、請求項３に記載の半導体装置。
【請求項５】
前記可変抵抗体層の外周端部が、前記ビアの側面周囲の外側に配置されている、請求項３又は４に記載の半導体装置。
【請求項６】
前記ゲート側壁の下部に、前記第１拡散層に電気的に接続されるエクステンション領域をさらに有する、請求項３から５のいずれか一項に記載の半導体装置。
【請求項７】
前記電界効果トランジスタは、
基体表面から突出した半導体からなる柱部と、
前記基体に設けられた、前記拡散層である下側拡散層と、
前記柱部の上部に設けられた上側拡散層と、
前記柱部の側面に設けられたゲート電極と、
前記柱部と前記ゲート電極との間に介在するゲート絶縁膜を有し、
前記下側拡散層は基体平面方向に延在する延在部を有し、
前記可変抵抗体層は、前記延在部上に設けられている、請求項１に記載の半導体装置。
【請求項８】
前記可変抵抗体層と前記拡散層の前記延在部との間に、前記可変抵抗体層に含まれる金属元素と同じ金属元素を含むシリサイド層が介在している、請求項７に記載の半導体装置。
【請求項９】
前記可変抵抗体層は、酸素、窒素、硫黄、セレン、テルルからなる群から選択される一つ又は複数の元素と、金属との化合物で形成されている、請求項１から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記金属は、Ｃｒ、Ｔｉ、Ｖ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗからなる群から選択される金属である、請求項９に記載の半導体装置。
【請求項１１】
前記金属は、Ｔｉ、Ｎｉ、Ｍｏ、Ｈｆ、Ｔａ、Ｗからなる群から選択される金属である、請求項９に記載の半導体装置。
【請求項１２】
前記可変抵抗体層は、第１の電圧の印加によって、第１の状態から該第１の状態よりも電気抵抗の低い第２の状態に変化し、前記第１の電圧と異なる第２の電圧の印加によって、前記第２の状態から前記第１の状態に変化する、請求項１から１１のいずれか一項に記載の半導体装置。
【請求項１３】
拡散層を有する電界効果トランジスタと、前記拡散層上に設けられた可変抵抗体層と、前記可変抵抗体層上に設けられたビアを有する半導体装置の製造方法であって、
前記拡散層上に、前記可変抵抗体層に含まれる金属元素と同じ金属元素からなる金属層を形成する工程と、
前記可変抵抗体層に含まれる非金属元素と同じ非金属元素を含むガス成分を含有する雰囲気中で１５０℃以上６００℃以下の温度で加熱して前記金属層を前記可変抵抗体層へ改質する工程を含む、半導体装置の製造方法。
【請求項１４】
前記の加熱により、前記金属層を前記可変抵抗体層へ改質するとともに、前記可変抵抗体層と前記拡散層との間にシリサイド層を形成する、請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記金属層は、Ｔｉ、Ｎｉ、Ｍｏ、Ｈｆ、Ｔａ、Ｗからなる群から選択される金属からなる層である、請求項１３又は１４に記載の半導体装置の製造方法。
【請求項１６】
前記非金属元素は、酸素、窒素、硫黄、セレン、テルルからなる群から選択される一つ又は複数の元素である、請求項１３から１５のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、書き換え可能な半導体記憶装置として不揮発性メモリの需要が増加している。不揮発性メモリの代表例であるフラッシュメモリにおいては、フローティングゲートを用いたものが主流であるが、トンネルゲート酸化膜の薄層化が困難であるとされており、微細化が限界に近づきつつあるとされている。【０００３】
一方、フラッシュメモリの微細化の限界を超える不揮発性メモリとして、抵抗変化型素子を用いたメモリが提案されている。このメモリは不揮発性メモリとしてはもちろんのこと高速に動作する汎用メモリとしても期待されている。【０００４】
抵抗変化型素子を用いたメモリには、マグネティックＲＡＭ(ＭＲＡＭ)、相変化型ＲＡＭ（ＰＲＡＭ）、レジスティブＲＡＭ（ＲｅＲＡＭ）、プログラマブル・メタライゼーション・セル（ＰＭＣ）などがある。これらには、それぞれ固有の書き換え条件、抵抗変化率、書き換え回数が存在するが、低抵抗状態と高抵抗状態の間の抵抗比で定義される抵抗変化率が高いものはＲｅＲＡＭおよびＰＭＣであり、より高い読み出しマージンが期待できる。【０００５】
ＲｅＲＡＭおよびＰＭＣは通常、トランジスタとともに半導体集積回路上に設けられる。例えば、特許文献１（特開２００４−３６３６０４号公報）には、図２４に示すように、シリコン基板１９１上に、ゲート絶縁膜２３０、ゲート電極、ソース２１０及びドレイン２２０を含むＭＯＳ型トランジスタ２００と、２つの電極３１０、３３０および可変抵抗体３２０からなる抵抗変化素子３００が形成された不揮発性メモリ１９０が記載されている。このメモリにおいては、抵抗変化素子３００の下部電極３１０が、ＭＯＳ型トランジスタ２００のドレイン２２０に接続され、抵抗変化素子３００の上部電極３３０が、上層側の配線４００に接続されている。可変抵抗素子３００への情報の書き込みおよび読み出しを行う際は、ＭＯＳ型トランジスタ２００を介して可変抵抗体３２０へ電圧が印加される。可変抵抗体３２０としては、遷移金属酸化物が用いられる。【０００６】
また、特許文献２（特開２００６−２７９０４２号公報）には、垂直に延在する下部電極プラグと、この下部電極プラグの上部表面を覆うように水平に配置された可変抵抗膜と、この可変抵抗膜上に配置された上部電極とからなる可変抵抗素子が記載されている。そして、この可変抵抗素子とトランジスタを含むメモリセルを複数備えたメモリが記載され、このメモリにおいて、各トランジスタのゲート電極はワード線を形成し、各可変抵抗素子の下部電極には対応するトランジスタのドレインが連結され、各抵抗変化素子の上部電極にはビット線が連結されることが記載されている。
【発明の開示】
【０００７】
本発明者らは、半導体記憶装置の性能改善、特に、可変抵抗体として遷移金属酸化物を用いたＲｅＲＡＭに関して検討を重ねた結果、以下に示す問題点を明らかにした。
【０００８】
即ち、特許文献１および特許文献２に記載の技術は、図２４に示すとおり、ＭＯＳ型トランジスタ２００のドレイン２２０に抵抗変化素子３００の下部電極３１０が接続され、この下部電極３１０に可変抵抗体３２０が接続される構成をとっている。このため、可変抵抗体３２０へ電圧を印加した際に生じる、ＭＯＳ型トランジスタ２００のドレイン２２０から可変抵抗体３２０へ至る電流経路上に、ドレイン２２０と下部電極３１０の接合界面、および下部電極３１０と可変抵抗体３２０の接合界面が存在する。このような二つ接合界面に起因する接触抵抗の増大が避けられない。
【０００９】
また、図２４に示す構成の場合、可変抵抗体３２へ流れる電流は、下部電極３１０の膜厚分の距離を必ず通らなければならない。近年の半導体装置の微細化の進展により、異なる配線層間を電気的に接続するビアの径は数１０ｎｍのオーダーになってきており、下部電極３１の膜厚分の距離といえども、この分の寄生抵抗による電圧降下が無視できなくなってきている。
【００１０】
さらに、可変抵抗体３２０へはＧＨｚオーダーの高周波電圧が印加される場合もあり、このような場合は高周波による伝送損失が顕著となってしまう。
【００１１】
従って、本発明の目的は、かかる半導体装置の問題点を克服し、抵抗変化素子の可変抵抗体と電界効果トランジスタの拡散層との間の寄生抵抗を低減し、可変抵抗素子に対する書き込み及び読み出し性能の劣化が抑えられた半導体装置、およびその製造方法を提供することにある。
【００１２】
本発明の第１の態様によれば、拡散層を有する電界効果トランジスタと可変抵抗体層を有する抵抗変化素子を含む半導体装置であって、
前記拡散層上に設けられた前記可変抵抗体層と、
前記可変抵抗体層上に設けられたビアと、
前記ビアに接続された配線層を有する、半導体装置が提供される。
【００１３】
本発明の第２の態様によれば、拡散層を有する電界効果トランジスタと、前記拡散層上に設けられた可変抵抗体層と、前記可変抵抗体層上に設けられたビアを有する半導体装置の製造方法であって、
前記拡散層上に、前記可変抵抗体層に含まれる金属元素と同じ金属元素からなる金属層を形成する工程と、
前記可変抵抗体層に含まれる非金属元素と同じ非金属元素を含むガス成分を含有する雰囲気中で１５０℃以上６００℃以下の温度で加熱して前記金属層を前記可変抵抗体層へ改質する工程を含む、半導体装置の製造方法が提供される。
【００１４】
本発明によれば、抵抗変化素子の可変抵抗体と電界効果トランジスタの拡散層との間の寄生抵抗が低減され、可変抵抗素子に対する書き込み及び読み出し性能の劣化が抑えられた半導体装置を提供することができる。
【図面の簡単な説明】
【００１５】
【図１Ａ】本発明の第１の実施形態における半導体装置の構成の一例を示す図である。
【図１Ｂ】本発明の第１の実施形態における半導体装置の構成の他の例を示す図である。
【図２Ａ】本発明の第１の実施形態における半導体装置の構成の他の例を示す図である。
【図２Ｂ】図２Ａに示す構成の平面図である。
【図３】図２Ａに示す構成の抵抗変化素子の部分を示す図である。
【図４】図２Ａに示す構成の抵抗変化素子の部分を示す図である。
【図５】本発明の第１の実施形態における半導体装置の抵抗変化素子の他の例を示す図である。
【図６】本発明の第１の実施形態における半導体装置の抵抗変化素子の他の例を示す図である。
【図７】本発明の第１の実施形態における半導体装置の抵抗変化素子の他の例を示す図である。
【図８】本発明の第１の実施形態における半導体装置の抵抗変化素子の他の例を示す図である。
【図９】本発明の第１の実施形態における半導体装置の構成の他の例を示す図である。
【図１０】本発明の第１の実施形態における半導体装置の構成の他の例を示す図である。
【図１１】本発明の第１の実施形態における半導体装置の構成の他の例を示す図である。
【図１２】本発明の第２の実施形態における半導体装置の構成の一例を示す図である。
【図１３】本発明の実施形態における半導体装置の製造方法の一例を説明するための図である。
【図１４】本発明の半導体装置の製造方法の実施例１を説明するための図である。
【図１５】本発明の半導体装置の製造方法の実施例１の第１変形例を説明するための図である。
【図１６】本発明の半導体装置の製造方法の実施例１の第２変形例を説明するための図である。
【図１７】本発明の半導体装置の製造方法の実施例１の第３変形例を説明するための図である。
【図１８】本発明の半導体装置の製造方法の実施例１の第４変形例を説明するための図である。
【図１９】本発明の半導体装置の製造方法の実施例２を説明するための図である。
【図２０】本発明の半導体装置の製造方法の実施例２を説明するための図である。
【図２１】シリコン膜上の金属膜の改質処理後の元素プロファイルの深さ依存性を示す図である。
【図２２】本発明の半導体装置の製造方法の実施例２の変形例を説明するための図である。
【図２３】本発明の半導体装置の製造方法の実施例２の上記変形例を説明するための図である。
【図２４】関連技術における半導体装置の一例を示す図である。
【図２５】関連技術における半導体装置のスイッチング動作を説明するための図である。
【発明を実施するための最良の形態】
【００１６】
本発明を実施するための最良の形態について、以下、図面を参照しながら詳細に説明する。【００１７】
図１Ａは、本発明の第１の実施形態に係る半導体装置の構成の一例を示す図である。図１Ａに示されるように、本発明の第１の実施形態に係る半導体装置は、拡散層領域１１８を備える電界効果トランジスタ１１０と、拡散層領域１１８に当接して設けられた可変抵抗体１３１と、ビア１４０と、配線１５０と、を備えている。ビア１４０は層間絶縁膜１３８に形成され、ビアの一方の端（下端）が、可変抵抗体１３１の拡散層領域１１８側と反対側の表面（上面）に接続され、ビア１４０の他方の端（上端）に配線１５０が接続されている。このように、ビア１４０（上部電極）の下端表面が可変抵抗体１３１を介して拡散層領域１１８（下部電極）と対向配置された抵抗変化素子が形成されている。【００１８】
なお、図１Ｂに示すように、可変抵抗体１３１とビア１４０との間にバリアメタル等の薄い金属層１３１０を介して、可変抵抗体１３１とビア１４０とが接続されてもよい。【００１９】
このような構成とすることにより、抵抗変化素子の可変抵抗体１３１と電界効果トランジスタ１１０の拡散層領域１１８との間の寄生抵抗を低下させ、抵抗変化素子に対する書き込み及び読み出し性能の劣化を抑制することができる。また、高周波の電圧印加の際でも、抵抗変化素子に対する書き込み及び読み出し性能の劣化が抑制される半導体装置を提供できる。【００２０】
また、基板上に可変抵抗体を含む層、ビア、配線をこの順に形成すればよいため、図２４に記載の前記の技術のように、基板上にビア（下部電極）、可変抵抗体、ビア（上部電極）、配線をこの順に形成する場合よりも、製造工程を簡略化することが可能となる。【００２１】
さらに、可変抵抗体１３１は一般に層間絶縁膜よりも誘電率の大きな材料であるが、可変抵抗体１３１を配線１５０から離すことができるため、図２４に記載の技術よりも、配線１５０と隣接配線との間の寄生容量に与える可変抵抗体の影響を小さくできる。【００２２】
可変抵抗体１３１の膜厚は、１ナノメートルから２００ナノメートル程度が好ましい。【００２３】
電界効果トランジスタ１１０の一例としては、図１Ａに示すように、半導体基板１１１上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上に設けられたゲート電極１１３と、ゲート電極１１３の両側の半導体基板に設けられた拡散層領域１１７、１１８を備えたＭＩＳ型トランジスタを用いることができる。半導体基板としては、少なくとも表面に半導体層を備えた基板を用いることができる。ゲート電極１１３の側面には、絶縁体からなる側壁１１６を設けることができる。【００２４】
可変抵抗体１３１は、図２Ａに示すように、可変抵抗体１３１と拡散層領域１１８との当接部と、この当接部から側壁１１６上に延在する構成とすることもできる。拡散層領域１１８（下部電極）と可変抵抗体１３１とビア１４０（上部電極）とで抵抗変化素子１３０が構成されている。【００２５】
また、図２Ａに示すように、ゲート電極１１３の両側に設けられた拡散層領域１１７および１１８のうち、一方の拡散層領域（ここでは拡散層領域１１８）を共有するように（挟むように）、ゲート電極１１３の反対側に構造体１２７が設けられ、この構造体１２７の側面には、ゲート電極１１３の側壁１１６と対向する絶縁体からなる側壁１１６が設けられ、可変抵抗体１３１が、可変抵抗体１３１と拡散層領域１１８との当接部から構造体１２７の側壁１１６上に延在する構成としてもよい。【００２６】
構造体１２７は、可変抵抗体１３１を十分に延在させることのできる高さを持てばよく、導体でも絶縁体でもよい。プロセスを考慮すれば、ゲート電極１１３と同じ材料からなり、同じ大きさである構造体が好ましい。ゲート電極１１３を含むセルとは無関係なセル中のゲート電極あるいはダミーゲート電極であることが好ましい。【００２７】
図２Ｂに、図２Ａに示す上記構造の平面図（上面側から見た図）を示す。図２Ｂに示すように、ゲート電極１１３および構造体１２７は、ゲート幅方向（図中の縦方向）に沿って拡散層領域１１８の外側への延在させることが好ましい。このように延在させることにより、可変抵抗体１３１は図２Ｂの点線部に形成できる。すなわち、可変抵抗体１３１の外周端部が、ビア１４０の側面周囲の外側に配置されている。可変抵抗体１３１のゲート幅方向の端部を拡散層領域１１８の外側に位置させることで、ゲート幅方向の端部を余裕をもってビア１４０の側面の外側に配置できる。【００２８】
このような構成とすることにより、可変抵抗体１３１の端部でスイッチングが起こらないため、安定した繰り返しスイッチング耐性を実現できる。【００２９】
半導体基板１１１には、シリコン基板やシリコン・オン・インシュレータ（ＳＯＩ）基板などを用いることができる。【００３０】
ゲート絶縁膜１１２は、シリコン基板を用いた場合、その基板表面を熱酸化することにより形成されるシリコン酸化膜、窒素を微量添加したシリコン酸窒化膜若しくは高誘電率絶縁膜、またはこれらの膜の少なくとも一種を含む積層膜でもよい。ゲート絶縁膜１１２の膜厚は酸化膜換算膜厚にして０．８ナノメートル以上３ナノメートル以下が好ましい。【００３１】
ゲート電極１１３は、モノシランガスによって形成されるポリシリコンや、スパッタ法などにより形成される金属もしくは金属シリサイド、それらの組合せなどが好適である。ゲート電極の厚みは５０ナノメートル以上に設定できる。また、ゲート長（図１Ａの紙面内左右方向：横方向）は典型的には１００ナノメートル以下に設定できる。【００３２】
側壁１１６は、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、もしくはこれらの少なくとも２種以上を含む積層膜が好ましく、膜厚としては、５ナノメートル以上１００ナノメートル以下が好ましい。【００３３】
また、図２Ａおよび図２Ｂに示すように、可変抵抗体１３１のゲート長方向の端部は、ゲート電極１１３の上部及び構造体１２７の上部まで延在させることもできる。【００３４】
可変抵抗体１３１がゲート電極１１３の上部まで延在する構成とした場合は、可変抵抗体１３１とゲート電極１１３との間の絶縁性を保つため、ゲート電極１１３上に絶縁膜１１４を設ける。この絶縁膜１１４としては、シリコン窒化膜、シリコン酸窒化膜、シリコン酸化膜等が好ましく、膜厚としては十分に絶縁性が確保できる厚みであればよく、例えば２０ナノメートルに設定できる。【００３５】
図３及び図４に、図２Ａに示す構成の抵抗変化素子１３０の部分を示す。図３を元にした図４を用いて、本実施形態の作用効果を説明する。【００３６】
スイッチング動作が起こる領域は、可変抵抗体１３１に電界がよりかかりやすい領域であると考えられる。即ち、それは二つの電極間の可変抵抗体１３１が一番薄い領域、例えば電極の角が存在する領域などである。この考えに基づくと、図４に示す抵抗変化素子においてスイッチング動作が起こるのは、可変抵抗体１３１の拡散層領域１１８寄りの領域であることがわかる。すなわち、図４中の太い実線で示された、可変抵抗体１３１と拡散層領域１１８（下部電極）が接する界面と、可変抵抗体１３１とビア１４０の底部（１３２）が接する界面とに挟まれた領域においてスイッチング動作が起こることになる。この領域でスイッチング動作が起こると、メモリセルを構成するＭＯＳ型トランジスタ１１０と抵抗変化素子１３０の間の寄生抵抗が最小限になることになる。また、図４中の可変抵抗対１３１の点線で示した領域では、スイッチング動作が起こらないことになるため、可変抵抗対１３１の端部でスイッチング動作が起こらず、抵抗変化素子１３０の安定した繰り返しスイッチング耐性を実現できる。【００３７】
可変抵抗体は、図３に示した可変抵抗体１３１の形状以外の形状にすることができ、例えば、以下のような形状であってもよい。図５に示すように、可変抵抗体１３１は、ゲート電極１１３上の絶縁膜１１４と重ならない形状であってもよい。図６に示すように、可変抵抗体１３１は、端部をテーパー状にしてもよい。図７に示すように、可変抵抗体１３１は、その端部がビア１４０の外周面と一直線につながっていてもよい。図８に示すように、可変抵抗体１３１は、端部がテーパー状であり、かつ端部間のサイズがビアの直径程度であってもよい。【００３８】
本実施形態の半導体装置は、図９に示すように、拡散層領域１１８の可変抵抗体１３１との当接部に、金属シリサイド層１２０が設けられていてもよい。このような構成とすることにより、拡散層領域１１８とビア１４０との間の抵抗を低減することができる。このため、高速動作を可能とすることができる。このとき、同時に、拡散層領域１１７のビア１４０との当接部に、可変抵抗体１３１に含まれる金属元素と同じ金属元素のシリサイド層１１９を設けることができる。【００３９】
また、本実施形態の半導体装置は、図１０に示すように、側壁１１６の下部の半導体領域に、拡散層領域１１７および１１８にそれぞれ電気的に接続されるエクステンション領域１１５を設けることもできる。該構成とすることにより、拡散層領域１１７と１１８間の短チャネル効果を抑制することができるため、半導体装置の微細化を図ることが可能となる。【００４０】
さらに、本実施形態の半導体装置は、図１１に示すように、金属シリサイド層１２０とエクステンション領域１１５がともに設けられる構成としてもよい。【００４１】
可変抵抗体１３１は、酸素、窒素、セレン、テルルからなる群から選択される一つの又は複数の元素と、金属との化合物から選択される材料で形成することができる。この金属としてはＣｒ、Ｔｉ、Ｖ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗ等の遷移金属を用いることができる。これらの金属の中でも、Ｔｉ、Ｎｉ、Ｍｏ、Ｈｆ、Ｔａ、Ｗからなる群から選択される金属が好ましく、Ｎｉ又はＴｉがより好ましい。すなわち、可変抵抗体１３１は、Ｃｒ、Ｔｉ、Ｖ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗから選ばれる金属と、酸素、窒素、セレン、テルルからなる群から選択される一つの又は複数の元素との化合物で形成することができる。可変抵抗体１３１は、特に、Ｃｒ、Ｔｉ、Ｖ、Ｎｉ、Ｃｕ、Ｚｒ、Ｎｂ、Ｍｏ、Ｈｆ、Ｔａ、Ｗから選ばれる金属の酸化物で形成することができ、Ｔｉ、Ｎｉ、Ｍｏ、Ｈｆ、Ｔａ、Ｗからなる群から選択される金属の酸化物が好ましく、Ｔｉの酸化物（例えばＴｉＯｘ、ｘ＝１〜２）またはＮｉの酸化物（例えばＮｉＯ）が好ましい。【００４２】
また、可変抵抗体１３１は、電圧の印加に応じて、第１の状態と、この第１の状態よりも電気抵抗の低い第２の状態の２値の間で変化するものを用いることができる。この可変抵抗体の動作について、図２４に示した特許文献１の例を用いて以下に説明する。【００４３】
図２４に示された半導体記憶装置１９０は、次の構成を有している。半導体基板（シリコン基板）１９１上に、ソースおよびドレイン電極となる不純物拡散層２１０および２２０、シリコン酸化膜からなるゲート絶縁膜２３０、ゲート絶縁膜２３０上のポリシリコンからなるゲート電極２４０を含むＭＯＳ型トランジスタ２００と、２つの電極３１０、３３０および可変抵抗体３２０が形成されている。抵抗変化素子３００の一方の電極３１０は、ＭＯＳ型トランジスタ２００のドレイン２２０に接続され、抵抗変化素子３００の他方の電極３３０は上層側の配線４００に接続している。【００４４】
図２４に示された半導体記憶装置１９０における、単極性の電圧を用いた抵抗変化素子３００のスイッチング動作について図２５を用いて説明する。ここでは、抵抗変化素子３００の２つの電極３１０と３３０の間に印加される電圧をＶｓｗと表記する。【００４５】
半導体記憶装置１９０において、抵抗変化素子３００に所望の電圧Ｖｓｗを印加するためには、ソース２１０と上層側配線４００の間にＶｓｗより高い電圧を印加し、ゲート電極２４０にトランジスタ２００がオン状態になる閾値電圧以上の電圧を印加する。抵抗変化素子３００に印加した電圧Ｖｓｗと抵抗変化素子３００を流れる電流の関係は、図２５に示された関係となる。抵抗変化素子３００が低抵抗状態（すなわちセット状態）の場合、印加電圧Ｖｓｗに対して、図２５中の電圧−電流特性Ａを示す。Ｖｓｗが低い領域では低抵抗状態のため、電流が多く流れるが、ある電圧Ｖ１を超えると、電流値が急激に減少する。これは、抵抗変化素子３００が高抵抗状態（すなわちリセット状態）へとスイッチングした結果である。さらにＶｓｗを増加し、ある電圧Ｖ２を超えると、電流値が急激に増加する。これは、抵抗変化素子３００が再度セット状態へとスイッチングした結果である。一方で、抵抗変化素子３００が高抵抗状態（リセット状態）の場合、印加電圧Ｖｓｗに対して、図２５中の電圧−電流特性Ｂを示す。Ｖｓｗが低い領域では高抵抗状態のため、電流が流れにくいが、電圧Ｖ１を超えても高抵抗状態のままである。さらにＶｓｗを増加し、電圧Ｖ２を超えると、電流値が急激に増加する。【００４６】
図２５において、Ｖｓｗ＜Ｖ１の領域では高抵抗状態および低抵抗状態のいずれも安定であるが、Ｖ１＜Ｖｓｗ＜Ｖ２の領域では高抵抗状態が安定であり、Ｖｓｗ＞Ｖ２の領域では低抵抗状態が安定である。特許文献１では、上記の現象を利用して、リセット動作（リセット状態にするための動作）はＶ１＜Ｖｓｗ＜Ｖ２の条件で行い、セット動作（セット状態にするための動作）はＶｓｗ＞Ｖ２の条件で行うと良いとしている。一方で、特許文献２には、セット動作はＶｓｗ＞Ｖ２の条件でセット電圧を１ナノ秒から１００ナノ秒印加することにより行い、リセット動作はＶ１＜Ｖｓｗ＜Ｖ２の条件でリセット電圧を１マイクロ秒から１００マイクロ秒印加することにより行うことができることが記載されている。【００４７】
なお、電圧の印加に応じて、電気抵抗が互いに異なる３値以上に変化する可変抵抗体を用いることも可能である。【００４８】
図１２に、本発明の第２の実施形態による半導体装置の構成の一例を示す。図１２を参照すると、本実施形態による半導体装置は、電界効果トランジスタ１１０の他の例として、ソースとドレインが基板平面に対して垂直方向に配置された縦型トランジスタを設けている。この縦型トランジスタは、基板１１１表面から突出した半導体からなる柱部と、基板１１１に設けられた下側拡散層領域と、柱部の上部に設けられた上側拡散層領域と、柱部の側面上に設けられたゲート電極１１３と、柱部とゲート電極１１３との間に介在するゲート絶縁膜（図示せず）と含む。下側拡散層領域は基板平面方向に延在する延在部を有し、この延在部に、抵抗変化素子の可変抵抗体１３１が当接して設けられている。この可変抵抗体１３１と下側拡散層領域の延在部との間に、この可変抵抗体に含まれる金属元素と同じ金属元素のシリサイド層が介在していることが好ましい。【００４９】
次に、本発明の半導体装置の製造方法の一実施形態について説明する。図１３は、本実施形態の製造方法の説明図である。【００５０】
まず、図１３（Ａ）に示すように、層間絶縁膜１３８に、電界効果トランジスタ１１０の拡散層領域１１８に達するホールを形成し、少なくともホール底に遷移金属からなる金属膜１３５を形成する。次に、酸素を含む雰囲気中で１５０℃以上６００℃以下の温度で加熱する。この遷移金属としては、可変抵抗体を構成する金属元素と同じ金属元素を用いることができ、シリサイド層を良好に形成する観点からＴｉ、Ｎｉ、Ｍｏ、Ｈｆ、Ｔａ、Ｗからなる群から選択される金属を用いることが好ましく、特にＮｉまたはＴｉを用いることが好ましい。これにより、図１３（Ｂ）に示すように、ホール底の拡散層領域１１８上にシリサイド層１２０を形成するとともにこのシリサイド層上に可変抵抗体を形成することができる。【００５１】
ここで、後述する実施例にて述べるように、層間絶縁膜１３８を形成する前に、遷移金属の金属膜１３５は、電界効果トランジスタ１１０の拡散層領域１１８に当接する領域上から側壁１１６上に延在するように形成してもよい。【００５２】
また、上記の加熱処理においては、上記の雰囲気中の酸素濃度を微量濃度から酸素を主成分となる濃度の間で制御することで、酸化レートを制御することができる。ここで酸素を主成分とする雰囲気とは、酸素が概ね５０体積％（標準状態）以上含まれる雰囲気をいう。【００５３】
上記の加熱処理は、可変抵抗体に含まれる非金属元素と同じ非金属元素を含むガス成分を含有する雰囲気中で行うことができる。具体的には、酸素、窒素、硫黄、セレン、テルルから選ばれる元素を含み、この元素とＮｉ等の金属との化合物を形成するガス成分、を含有する雰囲気中で行うことができる。酸素元素を含むガス成分としては酸化性ガス（例えばＯ２、Ｎ２Ｏ）、窒素元素を含むガス成分としては窒化性ガス（例えばＮ２）、硫黄元素を含むガス成分としては硫化性ガス（例えばＨ２Ｓ）、セレン元素を含むガス成分としては金属のセレン化物を形成可能なガス（例えばＨ２Ｓｅ）、テルル元素を含むガス成分としては金属のテルル化物を形成可能なガス（例えばＨ２Ｔｅ）を用いることができる。
【実施例】
【００５４】
上記の本発明の実施形態について実施例を挙げてさらに説明する。【００５５】
［実施例１］
本発明の第１の実施例を以下に図１４を参照しながら説明する。【００５６】
まず、通常の方法によりＭＩＳ型トランジスタ１１０を形成する。【００５７】
シリコン基板１１１を熱酸化して、シリコン酸化膜からなるゲート絶縁膜１１２を形成する。ゲート絶縁膜としては、シリコン酸化膜に代えて、より高い誘電率を有する高誘電率絶縁膜やシリコン酸化膜と高誘電率絶縁膜との積層膜なども用いることも可能である。【００５８】
次に、このゲート絶縁膜１１２上に、モノシランガスによりポリシリコン膜１１３を形成する。続いて、このポリシリコン膜上にスパッタ法によりシリコン窒化膜１１４を形成する。【００５９】
次に、シリコン基板１１１上に順に形成されたシリコン酸化膜１１２、ポリシリコン１１３、シリコン窒化膜１１４を加工するために、フォトレジストをシリコン窒化膜１１４上に形成する。通常の光学マスクを用いた光学露光によりフォトレジストを感光させ、現像処理を行うことによって、所定のゲートパターン状のフォトレジストが形成される。【００６０】
このゲートパターン状のフォトレジストをマスクとして用いて、シリコン基板１１１上のゲート絶縁膜１１２、ポリシリコン膜１１３及びシリコン窒化膜１１４をエッチングにより加工する。これにより、シリコン基板１１１上に形成されたゲート絶縁膜１１２、そのゲート絶縁膜１１２を介してシリコン基板１１１上に形成されたゲート電極１１３、及びゲート電極１１３上に形成された絶縁膜１１４からなるゲートパターン状の積層構造体が得られる。そして、シリコン基板１１１にイオン注入を行うことにより、第１の不純物拡散層１１７および第２の不純物拡散層１１８をシリコン基板１１１に形成する。【００６１】
次に、ゲートパターン状の積層構造体を覆うシリコン酸化膜を形成し、全面エッチバックすることにより、この積層構造体の側面に側壁１１６を形成する。【００６２】
以上の手法により、ＭＩＳ型トランジスタ１１０が形成される。図１４（Ａ）は、この段階の部分断面を示す。ゲート絶縁膜１１２、ゲート電極１１３及び絶縁膜１１４からなる積層構造体は一体に描いている。また、不純物拡散層１１８を挟んでこの積層構造体と対向するように同様に他の積層構造体が形成され、この積層構造体の側面に側壁１１６が形成されている。【００６３】
次に、ＭＩＳ型トランジスタ１１０上に、可変抵抗体１３１を形成するためのＮｉ膜１３５を形成し（図１４（Ｂ））、このＮｉ膜１３５を酸素雰囲気（Ｏ２含有量：１００体積％）中で加熱することにより可変抵抗体１３１に改質する（図１４（Ｃ））。【００６４】
加熱処理は、酸素、窒素、硫黄、セレン、テルルから選ばれる元素を含み、この元素とＮｉ等の金属との化合物を形成するガス成分、を含有する雰囲気中で行うことができる。加熱温度は、１５０℃〜６００℃の範囲に設定できる。【００６５】
上記の成膜方法に代えて、図１４（Ａ）で示した構造上に、Ｎｉ等の金属と、酸素、窒素、硫黄、セレン、テルルから選択される一つまたは二種上の元素とから成る化合物、特に代表的な例として金属と酸素から成る化合物を、スパッタリング法やレーザーアブレーション法、気相化学成長法などにより、直接堆積してもよい。この手法によれば、図１４（Ａ）に示す構造から直接図１４（Ｃ）に示す構造を形成できる。【００６６】
次に、以上の手法により形成された可変抵抗体１３１を加工するために、可変抵抗体１３１上にフォトレジスト１３６を形成する。通常の光学マスクを用いた光学露光によりフォトレジスト１３６を感光させ、現像処理を行うことによって、所定のパターン状のフォトレジスト１３６が形成される（図１４（Ｄ））。このフォトレジスト１３６をマスクとして用いて可変抵抗体１３１をエッチングする。エッチングには、ドライエッチングやウェットエッチングを行うことができる。これによって、不純物拡散層１１８を含む所定の領域にのみ可変抵抗体１３１が配置される（図１４（Ｅ）、図２Ｂ）。【００６７】
次に、ＭＩＳ型トランジスタ１１０および可変抵抗体１３１上に、シリコン窒化膜やシリコン酸化膜からなる層間絶縁膜１３８を形成し、化学的機械的研磨（ＣＭＰ）法などにより平坦化を行う（図１４（Ｆ））。層間絶縁膜の厚みは、一般的には５０ナノメートルから４００ナノメートルに設定できる。【００６８】
次に、層間絶縁膜１３８上にフォトレジストを形成し、リソグラフィ技術によりレジストパターンを形成し、このパターンをマスクに用いてエッチングを行ってビアホール１３９を形成する（図１４（Ｇ））。【００６９】
このビアホール１３９内にバリア金属膜として窒化チタン膜を形成し、その後タングステンを充填することによりビア１４０を形成する（図１４（Ｈ））。ビアホール１３９外の不要な窒化チタン及びタングステンの除去は、化学的機械的研磨（ＣＭＰ）法を用いて行うことができる。その後、通常の方法に従って、層間絶縁膜１３８上に第１配線層１５０を形成することにより、図２Ａに示す半導体装置１１０が得られる。【００７０】
［実施例１の第１変形例］
本発明の実施例１の第１変形例を以下に図１５を参照しながら説明する。【００７１】
実施例１では、Ｎｉ膜１３５を可変抵抗体１３１に改質後、所定の形状に加工したが、本第１変形例では、Ｎｉ膜１３５を所定の形状に加工後、可変抵抗体１３１への改質を行う。【００７２】
実施例１と同様の手法により、シリコン基板１１１上にＭＩＳ型トランジスタ１１０を形成する（図１５（Ａ））。【００７３】
次に、ＭＩＳ型トランジスタ１１０上に可変抵抗体１３１を形成するためのＮｉ膜１３５を形成する（図１５（Ｂ））。【００７４】
次に、Ｎｉ膜１３５を加工するために、Ｎｉ膜１３５上にフォトレジスト１３６を形成する。通常の光学マスクを用いた光学露光によりフォトレジスト１３６を感光させ、現像処理を行うことによって、所定のパターン状のフォトレジスト１３６が形成される（図１５（Ｃ））。このフォトレジスト１３６をマスクとして用いてＮｉ膜１３５をエッチングする。これによって、不純物拡散層１１８を含む所定の領域にのみＮｉ膜１３５が配置される（図１５（Ｄ））。【００７５】
次に、このＮｉ膜１３５を酸素雰囲気（Ｏ２含有量：１００体積％）中で加熱することにより可変抵抗体１３１に改質する（図１５（Ｅ））。この加熱処理は、酸素、窒素、硫黄、セレン、テルルから選ばれる元素を含み、この元素とＮｉ等の金属との化合物を形成するガス成分、を含有する雰囲気中で行うことができる。【００７６】
これ以降、実施例１と同様にして、層間絶縁膜１３８およびビア１４０を形成し（図１５（Ｆ）〜図５（Ｈ））、図２Ａに示す半導体装置１１０が得られる。【００７７】
［実施例１の第２変形例］
本発明の第１の実施例の第２変形例を以下に図１６を参照しながら説明する。【００７８】
本第２変形例では、Ｎｉ膜１３５の所定の領域を可変抵抗体１３１に改質後、所定の形状に加工を行う。【００７９】
実施例１と同様の手法により、シリコン基板１１１上にＭＩＳ型トランジスタ１１０を形成する（図１６（Ａ））。【００８０】
次に、ＭＩＳ型トランジスタ１１０上に可変抵抗体１３１を形成するためのＮｉ膜１３５を形成する（図１６（Ｂ））。【００８１】
次に、このＮｉ膜１３５の所定の領域のみを可変抵抗体１３１に改質するための反応防止膜１３７（酸化防止膜）として、シリコン酸化膜を厚み１００ナノメートルに形成する。反応防止膜としては、可変抵抗体１３１を形成する際に変質しない材料が好ましく、シリコン酸化膜以外にもシリコン窒化膜などの絶縁膜を用いることができる。膜厚としては、１０ナノメートル以上３００ナノメートル以下で十分であるが、Ｎｉ膜１３５が改質されたり除去されたりすることなく除去可能な膜厚であれば膜厚は問わない。【００８２】
反応防止膜１３７を堆積後、反応防止膜１３７上にフォトレジストを形成する。通常の光学マスクを用いた光学露光によりフォトレジストを感光させ、現像処理を行うことによって、所定のパターン状のフォトレジストが形成される。このフォトレジストをマスクとして用いて反応防止膜１３７をエッチングする。これによって、不純物拡散層１１８を含む所定の領域内のみにＮｉ膜１３５が露出される（図１６（Ｃ））。【００８３】
次に、このＮｉ膜１３５を酸素雰囲気（Ｏ２含有量：１００体積％）中で加熱することにより、Ｎｉ膜１３５の露出部分のみが可変抵抗体１３１に改質する（図１６（Ｄ））。この加熱処理は、酸素、窒素、硫黄、セレン、テルルから選ばれる元素を含み、この元素とＮｉ等の金属との化合物を形成するガス成分、を含有する雰囲気中で行うことができる。【００８４】
次に、反応防止膜１３７およびＮｉ膜１３５をエッチングにより除去する。これによって、不純物拡散層１１８を含む所定の領域にのみ可変抵抗体１３１が配置される（図１６（Ｅ））。【００８５】
これ以降、実施例１と同様にして、層間絶縁膜１３８およびビア１４０を形成し（図１６（Ｆ）〜図６（Ｈ））、図２Ａに示す半導体装置１１０が得られる。【００８６】
[実施例１の第３変形例]
本発明の実施例１の第３変形例を以下に図１７を参照しながら説明する。【００８７】
本第３変形例は、図８に示す構造を有する半導体装置の製造例である。【００８８】
実施例１と同様の手法により、シリコン基板１１１上にＭＩＳ型トランジスタ１１０を形成する（図１７（Ａ））。【００８９】
次に、ＭＩＳ型トランジスタ１１０上に、可変抵抗体１３１を形成するためのＮｉ膜１３５を形成し（図１７（Ｂ））、このＮｉ膜１３５を酸素雰囲気（Ｏ２含有量：１００体積％）中で加熱することにより可変抵抗体１３１に改質する（図１７（Ｃ））。この加熱処理は、酸素、窒素、硫黄、セレン、テルルから選ばれる元素を含み、この元素とＮｉ等の金属との化合物を形成するガス成分、を含有する雰囲気中で行うことができる。【００９０】
次に、Ｎｉ膜１３５を加工するために、Ｎｉ膜１３５上にフォトレジスト１３６を形成する。【００９１】
実施例１においてはパターニング後のフォトレジスト１３６をゲート電極上まで設けていたが（図１４（Ｄ））、本変形例では、次の通り側壁上まで設けてゲート電極上には設けない（図１７（Ｄ））。【００９２】
通常の光学マスクを用いた光学露光によりフォトレジスト１３６を感光させ、現像処理を行うことによって、所定のパターン状のフォトレジスト１３６が形成される（図１７（Ｄ））。このフォトレジスト１３６をマスクとして用いてＮｉ膜１３５をエッチングする。これによって、不純物拡散層１１８上を含む所定の領域にのみ可変抵抗体１３１が配置される（図１７（Ｅ））。【００９３】
これ以降、実施例１と同様にして、層間絶縁膜１３８およびビア１４０を形成し（図１７（Ｆ）〜図１７（Ｈ））、図８に示される構造をもつ半導体装置が得られる。本構造でも、図４を用いて説明した作用効果が得られ、特許文献１および特許文献２に記載の技術における問題点を解決し、抵抗変化素子を有した半導体記憶装置の高速動作および安定した繰り返し耐性を実現することができる。【００９４】
[実施例１の第４変形例]
本発明の第１の実施例の第４変形例を以下に図１８を参照しながら説明する。【００９５】
本第４変形例は、図８に示す構造を有する半導体装置の他の製造例である。【００９６】
実施例１と同様の手法により、シリコン基板１１１上にＭＩＳ型トランジスタ１１０を形成する（図１８（Ａ））。【００９７】
次に、ＭＩＳ型トランジスタ１１０上に、可変抵抗体１３１を形成するためのＮｉ膜１３５を形成する（図１８（Ｂ））。【００９８】
次に、このＮｉ膜１３５の所定の領域のみを可変抵抗体１３１に改質するための反応防止膜１３７として、シリコン酸化膜を厚み１００ナノメートルに形成する。膜厚としては、Ｎｉ膜１３５が改質されたり除去されたりすることなく除去可能な膜厚であれば膜厚は問わない。【００９９】
ここで、第２変形例においては、加工後の反応防止膜１３７を側壁１１６上にかからないように形成していたが（図１６（Ｃ））、本変形例では、以下の通り、側壁１１６上にかかるように形成する（図１８（Ｃ））。【０１００】
反応防止膜１３７を堆積後、反応防止膜１３７上にフォトレジストを形成する。通常の光学マスクを用いた光学露光によりフォトレジストを感光させ、現像処理を行うことによって、所定のパターン状のフォトレジストが形成される。【０１０１】
なお、この光学マスクには、図１４（Ｇ）で説明したビアホール形成に用いるマスクがそのまま適用可能である。これにより、本抵抗変化素子１３０の作製のために必要なマスク数を減らすことができ、本半導体記憶装置の製造コストを抑制することが可能となる。【０１０２】
次に、このフォトレジストのパターンをマスクとして用いて反応防止膜１３７をエッチングする。これによって、不純物拡散層１１８を含む所定の領域内のみにＮｉ膜１３５が露出される（図１８（Ｃ））。【０１０３】
次に、このＮｉ膜１３５を酸素雰囲気（Ｏ２含有量：１００体積％）中で加熱することにより、Ｎｉ膜１３５の露出部分のみが可変抵抗体１３１に改質する（図１８（Ｄ））。この加熱処理は、酸素、窒素、硫黄、セレン、テルルから選ばれる元素を含み、この元素とＮｉ等の金属との化合物を形成するガス成分、を含有する雰囲気中で行うことができる。【０１０４】
次に、反応防止膜１３７およびＮｉ膜１３５をエッチングにより除去する。これによって、不純物拡散層１１８を含む所定の領域にのみ可変抵抗体１３１が配置される（図１８（Ｅ））。【０１０５】
これ以降、実施例１と同様にして、層間絶縁膜１３８およびビア１４０を形成し（図１８（Ｆ）〜図１８（Ｈ））、図８に示される構造をもつ半導体装置が得られる。【０１０６】
以上の手法により製造された、実施例１および実施例１の第１〜第４変形例の半導体装置は、寄生抵抗、寄生容量成分の低減により、抵抗変化素子を有する半導体装置の高速の書き換え、読み出し操作を実現することができる。また、可能な繰り返し動作回数を二桁程度増加させることができる。【０１０７】
［実施例２］
本発明の第２の実施例を以下に図面を参照しながら説明する。【０１０８】
実施例２は、図９に示される構造、即ち拡散層１１８の可変抵抗体１３１との当接部に金属シリサイド１２０が設けられている構造を持つ半導体装置の製造例である。以下、図１９及び図２０を参照しながら説明する。【０１０９】
実施例１と同様の手法により、シリコン基板１１１上にＭＩＳ型トランジスタ１１０を形成する（図１９（Ａ））。【０１１０】
次に、ＭＩＳ型トランジスタ１１０上に可変抵抗体１３１を形成するためのＮｉ膜１３５を形成する（図１９（Ｂ））。【０１１１】
このＮｉ膜１３５を、酸素を主成分とする雰囲気中で１５０℃以上６００℃以下の温度で加熱することにより、拡散層１１８表面のシリサイド化とＮｉ膜１３５の改質を同時に行うことができる（図１９（Ｃ））。その後は、実施例１における図１４（Ｄ）〜図１４（Ｈ）を用いて説明した工程と同様に、図１９（Ｄ）〜（Ｈ）の工程を行い、図９に示される半導体装置が得られる。【０１１２】
拡散層１１８上に設けられた金属膜１３５の可変抵抗体１３１への改質と、拡散層１１８表面のシリサイド化は、図２０に示すように３通りの方法により行うことができる。【０１１３】
第１の方法は、金属膜１３５の形成後、まず拡散層１１８表面のシリサイド化を行ってシリサイド１２０を形成し、その後に残った金属膜１３５を改質して可変抵抗体１３１を形成するものである。【０１１４】
第２の方法は、その逆で、金属膜１３５の形成後、まず金属膜１３５を改質して可変抵抗体１３１を形成し、その後に残った金属膜１３５で拡散層１１８表面のシリサイド化を行うものである。【０１１５】
いずれの手法も、シリサイド化時の加熱する雰囲気および金属膜１３５の改質時の雰囲気を制御することによって、選択的にシリサイド化と金属膜の改質を行うことができる。より具体的には、拡散層１１８のシリサイド化には窒素（Ｎ２）ガス等の不活性ガス中で加熱するのが有効である。加熱温度は、用いる金属膜１３５の種類によるが、一般的には１５０℃以上である。一方、金属膜１３５の改質には、可変抵抗体１３１を構成する元素と同じ元素を含むガス成分を含有するガス雰囲気中で加熱する。可変抵抗体１３１としては、金属と、酸素、窒素、硫黄、セレン、テルルから選ばれる一種または二種以上とから成る化合物が挙げられる。これらの中でも、金属と酸素から成る化合物が代表例として挙げられる。よって、可変抵抗体１３１の形成は、金属膜１３５を、酸素、窒素、硫黄、セレン、テルルから選ばれる元素を含み、この元素と金属膜１３５の金属との化合物を形成するガス成分、を含有する雰囲気中で加熱することにより行うことができる。加熱温度は用いる金属膜１３５の種類によるが、１５０℃以上に設定できる。【０１１６】
第３の方法は、上記したように、金属膜１３５の形成後、拡散層１１８表面のシリサイド化と金属膜１３５の改質を同時に行う手法である。この場合、加熱工程が一回になることにより、製造コストの低減ができる。【０１１７】
図２１に、酸化シリコン膜上に形成した厚み５０ナノメートルのシリコン膜上にＮｉ膜１３５を厚み４２ナノメートルに形成し、酸素雰囲気（Ｏ２含有量：１００体積％）中にて４５０℃で１０分間の加熱処理を行った際の、元素プロファイルの深さ依存性を示す。【０１１８】
図２１に示されているように、表面側では、可変抵抗膜１３１となるＮｉＯが形成されており、その下部にはシリサイド電極となるＮｉＳｉが形成され、ＳｉとＯが同時に存在する領域はほとんどない。この結果から、表面領域には、ＮｉＳｉＯは形成されず、ＮｉＯとＮｉＳｉの積層構造が形成されているといえる。本手法の有効性は、Ｎｉ膜に代えて、Ｔｉ、Ｍｏ、Ｈｆ、Ｔａ、Ｗのいずれの膜を用いた場合でも確認することができた。【０１１９】
図２２（Ａ）〜図２２（Ｈ）は、実施例２の変形例の製造方法を示す図である。この変形例は、実施例１の第２変形例において、Ｎｉ膜１３５の改質と拡散層１１８表面のシリサイド化を同時に行う（図２２（Ｄ））。図２２（Ｄ）においてシリサイド層１２０が形成されている以外は、図２２（Ａ）〜図２２（Ｈ）はそれぞれ、図１６（Ａ）〜図１６（Ｈ）に対応している。【０１２０】
図２３は（Ａ）〜（Ｈ）は、上記変形例における、可変抵抗体１３１を形成しない拡散層１１７側の製造プロセスを説明する図である。図２３は（Ａ）〜（Ｈ）はそれぞれ、図２２（Ａ）〜図２２（Ｈ）に対応している。図２３（Ｃ）に示すように、拡散層１１７上のＮｉ膜１３５を覆うように反応防止膜１３７を形成し、改質処理の際にＮｉ膜１３５を露出させていない。結果、図２３（Ｄ）に示すように、改質処理によってシリサイド層１１９は形成されるが、Ｎｉ膜１３５は改質しない。この改質されなかったＮｉ膜１３５は後のエッチング工程にて全て除去される（図２３（Ｅ））。【０１２１】
以上の手法により製造された、実施例２の半導体装置は、寄生抵抗、寄生容量成分の低減により、抵抗変化素子を有する半導体装置の高速の書き換え、読み出し操作を実現することができる。また、可能な繰り返し動作回数を二桁程度増加させることができる。【０１２２】
以上、本発明を上記実施形態および実施例に即して説明したが、本発明は、上記実施形態および実施例の構成のみに限られるものではない。本発明の構成や詳細には、本発明の範囲内で当業者であればなし得る各種の変形、変更をすることができる。【０１２３】
この出願は、２００８年５月２０日に出願された日本出願特願２００８−１３１６６６を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【図１Ａ】
2009142165.tif 000003
【図１Ｂ】
2009142165.tif 000004
【図２Ａ】
2009142165.tif 000005
【図２Ｂ】
2009142165.tif 000006
【図３】
2009142165.tif 000007
【図４】
2009142165.tif 000008
【図５】
2009142165.tif 000009
【図６】
2009142165.tif 000010
【図７】
2009142165.tif 000011
【図８】
2009142165.tif 000012
【図９】
2009142165.tif 000013
【図１０】
2009142165.tif 000014
【図１１】
2009142165.tif 000015
【図１２】
2009142165.tif 000016
【図１３】
2009142165.tif 000017
【図１４】
2009142165.tif 000018
【図１５】
2009142165.tif 000019
【図１６】
2009142165.tif 000020
【図１７】
2009142165.tif 000021
【図１８】
2009142165.tif 000022
【図１９】
2009142165.tif 000023
【図２０】
2009142165.tif 000024
【図２１】
2009142165.tif 000025
【図２２】
2009142165.tif 000026
【図２３】
2009142165.tif 000027
【図２４】
2009142165.tif 000028
【図２５】
2009142165.tif 000029
【国際調査報告】
2009142165.tif 000030
2009142165.tif 000031
2009142165.tif 000032
2009142165.tif 000033