(57)【要約】  発光素子は、基板１１の上に順次積層された、ｎ型半導体層１３、発光層１４及びｐ型半導体層１５と、ｐ型半導体層１５の上に形成されたｐ側電極１６とを備えている。ｐ側電極１６は、ｐ型半導体層１５と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金からなる接着層６１と、接着層６１と接して形成され銀を含む材料からなる反射層６２とを有している。
2009147822.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、
前記ｐ型半導体層の上に形成されたｐ側電極とを備え、
前記ｐ側電極は、
前記ｐ型半導体層と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金からなる接着層と、
前記接着層と接して形成された銀を含む材料からなる反射層とを有している発光素子。
【請求項２】
前記反射層は、銀又は銀を含む合金からなる請求項１に記載の発光素子。
【請求項３】
前記反射層は、銀又は銀を含む合金からなる層を含む複数の層の積層体である請求項１に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に関し、特に反射層を有する発光素子に関する。
【背景技術】
【０００２】
透明な基板の上に順次積層されたｎ型半導体層、発光層及びｐ型半導体層を有し、発光層から発せられた光を基板側から取り出す発光素子が知られている。ｐ型半導体層の上に反射層を形成することにより、ｐ型半導体層側へ向かって放射された光を、基板側へ反射することが可能となり、光取り出し効率を向上させることができる。【０００３】
反射層の反射効率を高くするために、光吸収が生じにくい銀を反射層に用いることが好ましい。しかし、ｐ型半導体層の上に銀からなる反射層を直接形成すると、密着性が不十分であり電気抵抗が上昇してしまう。このため、銀からなる反射層とｐ型半導体層との間に白金層を形成し、反射層の密着性を向上しｐ側電極の抵抗を低減する方法が検討されている。白金は、光吸収が大きいことが知られているが、白金層の厚さを０．５ｎｍ〜５ｎｍとすることにより、白金層における光吸収を抑えることを可能としている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−６３７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本願発明者らは従来の発光素子では、白金層による光吸収を十分抑えられていないことを見出した。従来は、反射層とｐ型半導体層との密着性を向上させて接触抵抗を低減するという観点から白金層の厚さが０．５ｎｍ以上必要であるとしている。また、０．５ｎｍ〜５ｎｍの範囲であれば白金層における光吸収が抑えられるとしている。しかし、本願発明者らは、膜厚がこの範囲の白金層においても大きな光吸収が生じているということを見出した。また、反射層の密着性を向上させるために必要な白金層の膜厚はこの範囲に限られないことを見出した。【０００６】
本発明は、本願発明者らが見出した知見に基づき、反射層の密着性を低下させることなく、接着層における光吸収を大きく改善した発光素子を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る発光素子は、基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、ｐ型半導体層の上に形成された反射層と、ｐ型半導体層と反射層との間に形成された白金からなる接着層とを備えている。接着層の膜厚は、０．５原子層以上且つ１．５原子層以下である。
【発明の効果】
【０００８】
本発明に係る発光素子によれば、反射層の密着性を低下させることなく、接着層における光吸収を大きく改善した発光素子を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】接着層の膜厚と反射層の剥がれ発生率との関係を示すグラフである。
【図２】接着層の膜厚と光出力との関係を示すグラフである。
【図３】例示の発光素子を示す断面図である。
【図４】例示の半導体装置の製造方法を工程順に示す断面図である。
【図５】例示の半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００１０】
例示の発光素子は、基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、ｐ型半導体層の上に形成されたｐ側電極とを備えている。ｐ側電極は、ｐ型半導体層と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金（Ｐｔ）からなる接着層と、接着層と接して形成され銀（Ａｇ）を含む材料からなる反射層とを有している。
【００１１】
図１に示すように、接着層の膜厚が０．５原子層よりも薄い場合には、接着層としての機能が低下し、反射層が剥がれやすくなり、剥がれの発生率が大きく上昇する。このため、接着層の膜厚はある程度厚くする必要がある。しかし、図２に示すように接着層の膜厚を厚くすると、出力比が大きく低下してしまう。出力比が９０％程度のレベルまで低下すると、アルミニウム等の剥離が生じにくい材料を反射層とした場合と同じ出力レベルとなってしまい、銀を用いる利点が得られない。このことから、白金からなる接着層の膜厚は、剥離の発生を防止できる０．５原子層以上で、且つ９５％以上の出力比を確保できる１．５原子層以下とすることが好ましい。
【００１２】
反射層は銀又は銀を含む合金とすればよい。反射率の観点からは銀が好ましいが、銀を含む合金とすることによりマイグレーションを抑制する効果が得られる。
【００１３】
反射層は、銀又は銀を含む合金からなる層を含む複数の層の積層体としてもよい。成膜段階において銀からなる層が表面に露出した状態となると、その後の酸素アッシングにより銀からなる層の表面が変色してしまい、反射率が低下したり、抵抗値が上昇したりするおそれがある。銀からなる層の上に少なくとも一層の保護層を設けることにより、銀からなる層を保護することができ、反射率の低下及び抵抗値の上昇を抑える効果が得られる。
【００１４】
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図３は、一実施形態に係る発光素子の断面構成を示している。図３に示すように、本実施形態の発光素子は、基板１１の上にバッファ層１２を介して順次形成されたｎ型半導体層１３と、発光層１４とｐ型半導体層１５とを有している。基板１１は、光透過性を有しており、サファイア基板、ＳｉＣ基板、ＧａＮ基板等を用いることができる。ｎ型半導体層１３は少なくともＧａとＮを含む窒化物半導体からなり、Ｓｉ又はＧｅ等のｎ型不純物を含む。ｎ型半導体層１３の膜厚は例えば２μｍとすればよい。また、ｎ型半導体層１３は複数の半導体層が積層された積層体であってもよい。
【００１５】
発光層１４は、少なくともＧａとＮとを含み、必要に応じてＩｎを含む。Ｉｎの量を調整することにより所定の発光波長を得ることができる。また、ＩｎＧａＮ層とＧａＮ層とを１対以上積層した多量子井戸構造としてもよい。多量子井戸構造とすることにより輝度をさらに向上させることができるという利点がある。発光層１４とｎ型半導体層１３との間に、別の窒化物半導体層が形成されていてもよい。
【００１６】
ｐ型半導体層１５は、少なくともＧａとＮを含み、Ｍｇ等のｐ型不純物を含む。ｐ型半導体層１５の膜厚は例えば０．１μｍとすればよい。発光層１４とｐ型半導体層１５との間に、さらに別の窒化物半導体層が形成されていてもよい。また、ｐ型半導体層１５は複数の半導体層が積層された積層体であってもよい。
【００１７】
ｐ型半導体層１５の上にはｐ側電極１６が形成されている。ｐ側電極１６は、複数の金属層が積層された積層構造を有している。ｐ型半導体層１５側から、接着層６１、反射層６２、アッシングダメージ低減層６３、マイグレーション低減層６４及び金からなるボンディングパッド６５が順次形成されている。
【００１８】
接着層６１は、膜厚が０．５原子層〜１．５原子層の白金からなり、ｐ型半導体層１５と反射層６２との密着性を向上させる。反射層６２は膜厚が５ｎｍ〜２０００ｎｍの銀からなり接着層を透過した光を基板１１側へ反射する。反射層６２は、銀の単体であっても、銀を含む合金であってもよい。また、銀又は銀を含む合金からなる層を含む複数の層が積層された積層体であってもよい。アッシングダメージ低減層６３は、クロム（Ｃｒ）からなり、酸素アッシングの際に銀からなる反射層６２へダメージが生じることを防止するために形成されている。アッシングダメージ低減層は、反射層６２の上に均一に成膜するために膜厚を３０ｎｍ以上とすることが好ましい。マイグレーション低減層６４は、チタン（Ｔｉ）からなり、銀からなる反射層６２のマイグレーションの成長を抑制し、発光不良の発生を防止するために形成されている。アッシングダメージ低減層６３の上面だけでなく、マイグレーション低減層６４は接着層６１、反射層６２及びアッシングダメージ低減層６３の側面も覆うように形成されている。ボンディングパッド６５は金（Ａｕ）からなり、膜厚を８００μｍ以上とすることが好ましい。
【００１９】
ｐ側電極１６はｐ型半導体層１５の全面又はｐ型半導体層１５の表出面積の８０％以上の領域に設けることが好ましい。接着層６１、アッシングダメージ低減層６３、マイグレーション低減層６４及びボンディングパッド６５は、それぞれ例示した元素を主成分とすれば他の成分を含んでいてもよい。例えば白金層であれば、白金に特性に影響を与えない範囲で他の元素が混入した材料でもよい。また、アッシングダメージ低減層６３及びマイグレーション低減層６４及びボンディングパッド６５は、同等の機能が得られれば他の材料を用いてもよい。
【００２０】
ｐ型半導体層１５、発光層１４及びｎ型半導体層１３の一部が除去され、ｎ型半導体層１３が露出する部分が形成されており、ｎ型半導体層１３の露出部分の上には、ｎ側電極１７が形成されている。ｎ側電極１７は、ｎ型半導体層１３の上に順次形成されたチタン層７１及び金層７２からなる。
【００２１】
発光素子の製造方法は、まず図４（ａ）に示すように、基板１１の上に、バッファ層１２、ｎ型半導体層１３、発光層１４及びｐ型半導体層１５を順次積層する。次に、図４（ｂ）に示すように、ｐ型半導体層１５と、発光層１４と、ｎ型半導体層１３の一部とをドライエッチングして、ｎ型半導体層１３の露出部分を形成する。次に図４（ｃ）に示すようにｐ型半導体層１５の上面を露出する開口を有するレジスト膜２１を形成する。続いて、フッ化水素酸水溶液によりｐ型半導体層１５の露出部分を洗浄してカーボン等を除去する。
【００２２】
次に、図５（ａ）に示すように、ｐ型半導体層１５の露出部分に白金からなる接着層６１及び銀からなる反射層６２を形成する。次に、図５（ｂ）に示すようにレジスト膜２１を有機洗浄により除去する。次に、図５（ｃ）に示すように粘着シート２２を基板１１上の全面を覆うように貼り付けた後、粘着シート２２を一方の端部から引きはがすことにより、有機洗浄により除去しきれなかったレジスト膜片及び電極片等の残留物を除去する。この後、図示を省略するが、ｐ側電極１６の残存部分及びｎ側電極１７等を形成し、必要に応じて個片化等を行う。
【００２３】
ｐ型半導体層１５と反射層６２との密着性が低い場合には、粘着シート２２を用いて残留物の除去を行う際に、反射層６２が剥がれてしまう。しかし、本実施形態の発光素子は白金からなる接着層６１を有している。このため、剥がれの発生を抑えることができる。図１は、接着層６１の膜厚と剥がれの発生率との関係を示している。接着層６１を形成していない場合には剥がれの発生率は１００％であったが、接着層６１を形成することにより剥がれの発生を抑えることができる。しかし、接着層６１の膜厚が０．１ｎｍの場合には、若干ではあるが剥がれの発生が認められた。このため、反射層６２の剥がれを防止するためには、接着層の膜厚を０．１３ｎｍ以上とすることが望ましい。これは、白金の０．５原子層に相当する。
【００２４】
一方、接着層６１を厚くすると、接着層６１に光が吸収されるため、光出力が低下する。図２は、接着層６１の膜厚と光出力との関係を示している。先に述べたように、接着層６１を形成しない場合には、反射層６２の剥がれの発生率は１００％であり、発光素子を形成することができない。このため、図２においては接着層６１の膜厚を０．１ｎｍとした場合の光出力を１００％として出力比を示している。図２に示すように、接着層６１の膜厚が厚くなると光出力は急激に低下する。接着層６１の膜厚が１ｎｍの場合には出力比は約７５％にまで低下してしまう。出力比が９５％となる接着層６１の膜厚は約０．４ｎｍである。これは、白金の１．５原子層に相当する。
【００２５】
以上の結果から、反射層６２の剥がれを防止し且つ光出力の低下を防止するためには、接着層６１の膜厚を０．１３ｎｍ以上且つ０．４ｎｍ以下、つまり０．５原子層以上且つ１．５原子層以下とすることが好ましい。
【００２６】
また、反射層６２は、反射率の観点からは銀とすることが好ましいが、銀を含む合金としてもよい。特に、銀とビスマス（Ｂｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）又はパラジウム（Ｐｄ）等とを含む合金とすることにより、マイグレーションを抑制する効果を高くすることができる。
【００２７】
なお、反射層６２の膜厚が約５ｎｍより薄いと十分な反射特性を得ることが困難となる。また、２０００ｎｍよりも厚くしても、反射特性に変化がなく、膜の形成に必要となる蒸発原料が多く必要となると共に、Ａｇ層を蒸着させるための工程に要する時間が長くなるため、製造コストが上昇する。従って、反射層６２の膜厚は、５ｎｍ〜２０００ｎｍとすることが好ましい。
【００２８】
以下に、例示の発光素子の製造方法について実施例を用いてさらに詳細に説明する。なお以下において、窒化物半導体層の成長方法として有機金属気相成長法を用いる例を説明するが、分子線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
【００２９】
（一実施例）
まず、表面を鏡面に仕上げられたＧａＮの基板１を反応管内の基板ホルダーに載置した後、基板１の温度を１０５０℃に保ち、窒素と水素とアンモニアを流しながら基板１を５分間加熱することにより、基板１の表面に付着している有機物等の汚れや水分を取り除いた。
【００３０】
次に、キャリアガスとして窒素と水素を流しながら、アンモニア、トリメチルガリウム（ＴＭＧ）及びＳｉＨ4を供給して、ＳｉをドープしたＧａＮからなる厚さが２μｍのｎ型半導体層１３を成長させた。
【００３１】
ｎ型半導体層１３を成長した後、ＴＭＧとＳｉＨ4の供給を止め、基板１１の温度を７５０℃にまで降下させた。７５０℃において、キャリアガスとして窒素を流しながら、アンモニア、ＴＭＧ、トリメチルインジウム（ＴＭＩ）を供給して、膜厚が２ｎｍのアンドープのＩｎＧａＮからなる単一量子井戸構造の発光層１４を成長させた。
【００３２】
発光層１４を成長した後、ＴＭＩの供給を停止し、基板１１の温度を１０５０℃に向けて昇温させながら、膜厚が４ｎｍのアンドープのＧａＮからなる中間層（図示せず）を成長させた。基板温度が１０５０℃に到達した後、ｐ型半導体層１５の成長を行った。ｐ型半導体層１５は膜厚が０．０５μｍのｐ型クラッド層と膜厚が０．０５μｍのｐ型コンタクト層とした。具体的には、キャリアガスとして窒素と水素を流しながら、アンモニア、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、シクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を供給して、膜厚が０．０５μｍのＡｌＧａＮからなるｐ型クラッド層を成長させた。続いて、基板１１の温度を１０５０℃に保持したまま、キャリアガスとして窒素ガス及び水素ガスを流しながら、アンモニア、ＴＭＧ、ＴＭＡ及びＣｐ2Ｍｇを供給して、膜厚が０．０５μｍのＡｌＧａＮからなるｐ型コンタクト層を成長させた。
【００３３】
次に、ＴＭＧとＴＭＡとＣｐ2Ｍｇの供給を止め、窒素ガスとアンモニアを流しながら、基板１１の温度を室温程度にまで冷却した後、窒化物半導体が積層された基板１１を反応管から取り出した。
【００３４】
このようにして形成した窒化物半導体の積層構造に対して、別途アニールを施すことなく、その表面上にＣＶＤ法によりＳｉＯ2膜を堆積させた後、フォトリソグラフィとウェットエッチングにより略方形状にパターンニングしてエッチング用のＳｉＯ2マスクを形成した。この後、反応性イオンエッチング法により、ｐ型半導体層１５と中間層と発光層１４とｎ型半導体層１３の一部とを約０．４μｍの深さまで除去して、ｎ型半導体層１３の露出部分を形成した。
【００３５】
次に、エッチング用のＳｉＯ2マスクをウェットエッチングにより除去した後、積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィによりｐ型半導体層１５の表面上に塗布したフォトレジストを選択的に取り除き、ｐ型半導体層１５の表面の約８０％以上を露出させた。
【００３６】
次に、積層構造を形成した基板１１を真空蒸着装置のチャンバー内に装着し、チャンバー内を２×１０-6Ｔｏｒｒ以下にまで真空排気した後、電子ビーム蒸着法を用いてｐ型半導体層１５の表面上及びフォトレジスト上に、厚さが０．２ｎｍの白金からなる接着層６１を蒸着した。続いて、厚さが１００ｎｍの銀からなる反射層６２を蒸着し、さらに厚さが３０ｎｍのＣｒからなるアッシングダメージ低減層６３を蒸着した。
【００３７】
次に、積層構造を形成した基板１１をチャンバーから取り出し、フォトレジスト上の接着層６１、反射層６２及びアッシングダメージ低減層６３をフォトレジストと共に洗浄除去した。これにより、ｐ型半導体層１５の上に接着層６１、反射層６２及びアッシングダメージ低減層６３が順次積層されたｐ側電極１６の一部を形成した。続いて、積層構造を形成した基板１１上の全面に粘着シートを貼り付けた後、一方の端部から粘着シートを引きはがすことにより、洗浄により除去しきれなかったフォトレジストの残渣等を除去した。ｐ型半導体層１５と反射層６２との間に接着層６１が形成されているため、粘着シートを用いた残渣の除去を行っても、反射層６２の剥がれは発生せず、ｐ側電極６の反射層部分を積層できた。
【００３８】
次に、積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィによりｎ型半導体層１３の露出部分の一部とｐ型半導体層１５の一部と、アッシングダメージ低減層６３の上面と、接着層６１からアッシングダメージ低減層６３の側面とを露出するレジストマスクを形成した。
【００３９】
次に、積層構造が形成された基板１１を真空蒸着装置のチャンバー内に装着し、チャンバー内を２×１０-6Ｔｏｒｒ以下にまで真空排気した。この後、電子ビーム蒸着法により、厚さが１５０ｎｍのチタン膜を蒸着し、さらに厚さが１．５μｍの金膜を蒸着した。
【００４０】
次に、積層構造が形成された基板１１をチャンバーから取り出し、フォトレジスト上のＴｉ層とＡｕ層をフォトレジストと共に除去することによって、これにより、ｎ側電極１７のチタン層７１及び金層７２と、ｐ側電極１６の残りのマイグレーション低減層６４及びボンディングパッド６５とを形成した。
【００４１】
この後、基板１１の裏面を研磨して１００μｍ程度の厚さに調整し、スクライブによりチップ状に分離した。
【００４２】
以上の様にして得られた発光素子を、電極形成面側を下向きにして、正負一対の電極を有するＳｉダイオードの上にＡｕバンプにより接着させた。このとき、発光素子のｐ側電極１６及びｎ側電極１７が、それぞれＳｉダイオードの負電極及び正電極と接続されるようして発光素子を搭載した。この後、発光素子を搭載させたＳｉダイオードを、Ａｇペーストによりステム上に載置し、Ｓｉダイオードの正電極をステム上の電極にワイヤで結線し、その後樹脂モールドして発光ダイオードを作製した。
【００４３】
得られた発光ダイオードを３５０ｍＡの順方向電流で駆動したところ、順方向動作電圧は約３．７Ｖであり、発光出力(全放射束)は２５３ｍＷであった。このように、本実施例に係る発光素子は、接着層の膜厚を０．５原子層以上且つ１．５原子層以下とすることにより、反射層の密着性を低下させることなく接着層における光吸収を低減でき、光取り出し効率を大きく向上できる。
【産業上の利用可能性】
【００４４】
本発明に係る発光素子は、反射層の密着性を低下させることなく接着層の光吸収を大きく改善でき、反射層を有する発光素子等として有用である。
【符号の説明】
【００４５】
１１      基板
１２      バッファ層
１３      ｎ型半導体層
１４      発光層
１５      ｐ型半導体層
１６      ｐ側電極
１７      ｎ側電極
２１      レジスト膜
２２      粘着シート
６１      接着層
６２      反射層
６３      アッシングダメージ低減層
６４      マイグレーション低減層
６５      ボンディングパッド
７１      チタン層
７２      金層
【図１】
2009147822.tif 000003
【図２】
2009147822.tif 000004
【図３】
2009147822.tif 000005
【図４】
2009147822.tif 000006
【図５】
2009147822.tif 000007
【手続補正書】
【提出日】平成22年9月9日(2010.9.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子に関し、特に反射層を有する発光素子に関する。
【背景技術】
【０００２】
透明な基板の上に順次積層されたｎ型半導体層、発光層及びｐ型半導体層を有し、発光層から発せられた光を基板側から取り出す発光素子が知られている。ｐ型半導体層の上に反射層を形成することにより、ｐ型半導体層側へ向かって放射された光を、基板側へ反射することが可能となり、光取り出し効率を向上させることができる。
【０００３】
反射層の反射効率を高くするために、光吸収が生じにくい銀を反射層に用いることが好ましい。しかし、ｐ型半導体層の上に銀からなる反射層を直接形成すると、密着性が不十分であり電気抵抗が上昇してしまう。このため、銀からなる反射層とｐ型半導体層との間に白金層を形成し、反射層の密着性を向上しｐ側電極の抵抗を低減する方法が検討されている。白金は、光吸収が大きいことが知られているが、白金層の厚さを０．５ｎｍ〜５ｎｍとすることにより、白金層における光吸収を抑えることを可能としている（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−６３７３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、本願発明者らは従来の発光素子では、白金層による光吸収を十分抑えられていないことを見出した。従来は、反射層とｐ型半導体層との密着性を向上させて接触抵抗を低減するという観点から白金層の厚さが０．５ｎｍ以上必要であるとしている。また、０．５ｎｍ〜５ｎｍの範囲であれば白金層における光吸収が抑えられるとしている。しかし、本願発明者らは、膜厚がこの範囲の白金層においても大きな光吸収が生じているということを見出した。また、反射層の密着性を向上させるために必要な白金層の膜厚はこの範囲に限られないことを見出した。
【０００６】
本発明は、本願発明者らが見出した知見に基づき、反射層の密着性を低下させることなく、接着層における光吸収を大きく改善した発光素子を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る発光素子は、基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、ｐ型半導体層の上に形成された反射層と、ｐ型半導体層と反射層との間に形成された白金からなる接着層とを備えている。接着層の膜厚は、０．５原子層以上且つ１．５原子層以下である。
【発明の効果】
【０００８】
本発明に係る発光素子によれば、反射層の密着性を低下させることなく、接着層における光吸収を大きく改善した発光素子を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】接着層の膜厚と反射層の剥がれ発生率との関係を示すグラフである。
【図２】接着層の膜厚と光出力との関係を示すグラフである。
【図３】例示の発光素子を示す断面図である。
【図４】例示の半導体装置の製造方法を工程順に示す断面図である。
【図５】例示の半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００１０】
例示の発光素子は、基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、ｐ型半導体層の上に形成されたｐ側電極とを備えている。ｐ側電極は、ｐ型半導体層と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金（Ｐｔ）からなる接着層と、接着層と接して形成され銀（Ａｇ）を含む材料からなる反射層とを有している。
【００１１】
図１に示すように、接着層の膜厚が０．５原子層よりも薄い場合には、接着層としての機能が低下し、反射層が剥がれやすくなり、剥がれの発生率が大きく上昇する。このため、接着層の膜厚はある程度厚くする必要がある。しかし、図２に示すように接着層の膜厚を厚くすると、出力比が大きく低下してしまう。出力比が９０％程度のレベルまで低下すると、アルミニウム等の剥離が生じにくい材料を反射層とした場合と同じ出力レベルとなってしまい、銀を用いる利点が得られない。このことから、白金からなる接着層の膜厚は、剥離の発生を防止できる０．５原子層以上で、且つ９５％以上の出力比を確保できる１．５原子層以下とすることが好ましい。
【００１２】
反射層は銀又は銀を含む合金とすればよい。反射率の観点からは銀が好ましいが、銀を含む合金とすることによりマイグレーションを抑制する効果が得られる。
【００１３】
反射層は、銀又は銀を含む合金からなる層を含む複数の層の積層体としてもよい。成膜段階において銀からなる層が表面に露出した状態となると、その後の酸素アッシングにより銀からなる層の表面が変色してしまい、反射率が低下したり、抵抗値が上昇したりするおそれがある。銀からなる層の上に少なくとも一層の保護層を設けることにより、銀からなる層を保護することができ、反射率の低下及び抵抗値の上昇を抑える効果が得られる。
【００１４】
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図３は、一実施形態に係る発光素子の断面構成を示している。図３に示すように、本実施形態の発光素子は、基板１１の上にバッファ層１２を介して順次形成されたｎ型半導体層１３と、発光層１４とｐ型半導体層１５とを有している。基板１１は、光透過性を有しており、サファイア基板、ＳｉＣ基板、ＧａＮ基板等を用いることができる。ｎ型半導体層１３は少なくともＧａとＮを含む窒化物半導体からなり、Ｓｉ又はＧｅ等のｎ型不純物を含む。ｎ型半導体層１３の膜厚は例えば２μｍとすればよい。また、ｎ型半導体層１３は複数の半導体層が積層された積層体であってもよい。
【００１５】
発光層１４は、少なくともＧａとＮとを含み、必要に応じてＩｎを含む。Ｉｎの量を調整することにより所定の発光波長を得ることができる。また、ＩｎＧａＮ層とＧａＮ層とを１対以上積層した多量子井戸構造としてもよい。多量子井戸構造とすることにより輝度をさらに向上させることができるという利点がある。発光層１４とｎ型半導体層１３との間に、別の窒化物半導体層が形成されていてもよい。
【００１６】
ｐ型半導体層１５は、少なくともＧａとＮを含み、Ｍｇ等のｐ型不純物を含む。ｐ型半導体層１５の膜厚は例えば０．１μｍとすればよい。発光層１４とｐ型半導体層１５との間に、さらに別の窒化物半導体層が形成されていてもよい。また、ｐ型半導体層１５は複数の半導体層が積層された積層体であってもよい。
【００１７】
ｐ型半導体層１５の上にはｐ側電極１６が形成されている。ｐ側電極１６は、複数の金属層が積層された積層構造を有している。ｐ型半導体層１５側から、接着層６１、反射層６２、アッシングダメージ低減層６３、マイグレーション低減層６４及び金からなるボンディングパッド６５が順次形成されている。
【００１８】
接着層６１は、膜厚が０．５原子層〜１．５原子層の白金からなり、ｐ型半導体層１５と反射層６２との密着性を向上させる。反射層６２は膜厚が５ｎｍ〜２０００ｎｍの銀からなり接着層を透過した光を基板１１側へ反射する。反射層６２は、銀の単体であっても、銀を含む合金であってもよい。また、銀又は銀を含む合金からなる層を含む複数の層が積層された積層体であってもよい。アッシングダメージ低減層６３は、クロム（Ｃｒ）からなり、酸素アッシングの際に銀からなる反射層６２へダメージが生じることを防止するために形成されている。アッシングダメージ低減層は、反射層６２の上に均一に成膜するために膜厚を３０ｎｍ以上とすることが好ましい。マイグレーション低減層６４は、チタン（Ｔｉ）からなり、銀からなる反射層６２のマイグレーションの成長を抑制し、発光不良の発生を防止するために形成されている。アッシングダメージ低減層６３の上面だけでなく、マイグレーション低減層６４は接着層６１、反射層６２及びアッシングダメージ低減層６３の側面も覆うように形成されている。ボンディングパッド６５は金（Ａｕ）からなり、膜厚を８００μｍ以上とすることが好ましい。
【００１９】
ｐ側電極１６はｐ型半導体層１５の全面又はｐ型半導体層１５の表出面積の８０％以上の領域に設けることが好ましい。接着層６１、アッシングダメージ低減層６３、マイグレーション低減層６４及びボンディングパッド６５は、それぞれ例示した元素を主成分とすれば他の成分を含んでいてもよい。例えば白金層であれば、白金に特性に影響を与えない範囲で他の元素が混入した材料でもよい。また、アッシングダメージ低減層６３及びマイグレーション低減層６４及びボンディングパッド６５は、同等の機能が得られれば他の材料を用いてもよい。
【００２０】
ｐ型半導体層１５、発光層１４及びｎ型半導体層１３の一部が除去され、ｎ型半導体層１３が露出する部分が形成されており、ｎ型半導体層１３の露出部分の上には、ｎ側電極１７が形成されている。ｎ側電極１７は、ｎ型半導体層１３の上に順次形成されたチタン層７１及び金層７２からなる。
【００２１】
発光素子の製造方法は、まず図４（ａ）に示すように、基板１１の上に、バッファ層１２、ｎ型半導体層１３、発光層１４及びｐ型半導体層１５を順次積層する。次に、図４（ｂ）に示すように、ｐ型半導体層１５と、発光層１４と、ｎ型半導体層１３の一部とをドライエッチングして、ｎ型半導体層１３の露出部分を形成する。次に図４（ｃ）に示すようにｐ型半導体層１５の上面を露出する開口を有するレジスト膜２１を形成する。続いて、フッ化水素酸水溶液によりｐ型半導体層１５の露出部分を洗浄してカーボン等を除去する。
【００２２】
次に、図５（ａ）に示すように、ｐ型半導体層１５の露出部分に白金からなる接着層６１及び銀からなる反射層６２を形成する。次に、図５（ｂ）に示すようにレジスト膜２１を有機洗浄により除去する。次に、図５（ｃ）に示すように粘着シート２２を基板１１上の全面を覆うように貼り付けた後、粘着シート２２を一方の端部から引きはがすことにより、有機洗浄により除去しきれなかったレジスト膜片及び電極片等の残留物を除去する。この後、図示を省略するが、ｐ側電極１６の残存部分及びｎ側電極１７等を形成し、必要に応じて個片化等を行う。
【００２３】
ｐ型半導体層１５と反射層６２との密着性が低い場合には、粘着シート２２を用いて残留物の除去を行う際に、反射層６２が剥がれてしまう。しかし、本実施形態の発光素子は白金からなる接着層６１を有している。このため、剥がれの発生を抑えることができる。図１は、接着層６１の膜厚と剥がれの発生率との関係を示している。接着層６１を形成していない場合には剥がれの発生率は１００％であったが、接着層６１を形成することにより剥がれの発生を抑えることができる。しかし、接着層６１の膜厚が０．１ｎｍの場合には、若干ではあるが剥がれの発生が認められた。このため、反射層６２の剥がれを防止するためには、接着層の膜厚を０．１３ｎｍ以上とすることが望ましい。これは、白金の０．５原子層に相当する。
【００２４】
一方、接着層６１を厚くすると、接着層６１に光が吸収されるため、光出力が低下する。図２は、接着層６１の膜厚と光出力との関係を示している。先に述べたように、接着層６１を形成しない場合には、反射層６２の剥がれの発生率は１００％であり、発光素子を形成することができない。このため、図２においては接着層６１の膜厚を０．１ｎｍとした場合の光出力を１００％として出力比を示している。図２に示すように、接着層６１の膜厚が厚くなると光出力は急激に低下する。接着層６１の膜厚が１ｎｍの場合には出力比は約７５％にまで低下してしまう。出力比が９５％となる接着層６１の膜厚は約０．４ｎｍである。これは、白金の１．５原子層に相当する。
【００２５】
以上の結果から、反射層６２の剥がれを防止し且つ光出力の低下を防止するためには、接着層６１の膜厚を０．１３ｎｍ以上且つ０．４ｎｍ以下、つまり０．５原子層以上且つ１．５原子層以下とすることが好ましい。
【００２６】
また、反射層６２は、反射率の観点からは銀とすることが好ましいが、銀を含む合金としてもよい。特に、銀とビスマス（Ｂｉ）、ネオジウム（Ｎｄ）、銅（Ｃｕ）又はパラジウム（Ｐｄ）等とを含む合金とすることにより、マイグレーションを抑制する効果を高くすることができる。
【００２７】
なお、反射層６２の膜厚が約５ｎｍより薄いと十分な反射特性を得ることが困難となる。また、２０００ｎｍよりも厚くしても、反射特性に変化がなく、膜の形成に必要となる蒸発原料が多く必要となると共に、Ａｇ層を蒸着させるための工程に要する時間が長くなるため、製造コストが上昇する。従って、反射層６２の膜厚は、５ｎｍ〜２０００ｎｍとすることが好ましい。
【００２８】
以下に、例示の発光素子の製造方法について実施例を用いてさらに詳細に説明する。なお以下において、窒化物半導体層の成長方法として有機金属気相成長法を用いる例を説明するが、分子線エピタキシー法や有機金属分子線エピタキシー法等を用いることも可能である。
【００２９】
（一実施例）
まず、表面を鏡面に仕上げられたＧａＮの基板１を反応管内の基板ホルダーに載置した後、基板１の温度を１０５０℃に保ち、窒素と水素とアンモニアを流しながら基板１を５分間加熱することにより、基板１の表面に付着している有機物等の汚れや水分を取り除いた。
【００３０】
次に、キャリアガスとして窒素と水素を流しながら、アンモニア、トリメチルガリウム（ＴＭＧ）及びＳｉＨ4を供給して、ＳｉをドープしたＧａＮからなる厚さが２μｍのｎ型半導体層１３を成長させた。
【００３１】
ｎ型半導体層１３を成長した後、ＴＭＧとＳｉＨ4の供給を止め、基板１１の温度を７５０℃にまで降下させた。７５０℃において、キャリアガスとして窒素を流しながら、アンモニア、ＴＭＧ、トリメチルインジウム（ＴＭＩ）を供給して、膜厚が２ｎｍのアンドープのＩｎＧａＮからなる単一量子井戸構造の発光層１４を成長させた。
【００３２】
発光層１４を成長した後、ＴＭＩの供給を停止し、基板１１の温度を１０５０℃に向けて昇温させながら、膜厚が４ｎｍのアンドープのＧａＮからなる中間層（図示せず）を成長させた。基板温度が１０５０℃に到達した後、ｐ型半導体層１５の成長を行った。ｐ型半導体層１５は膜厚が０．０５μｍのｐ型クラッド層と膜厚が０．０５μｍのｐ型コンタクト層とした。具体的には、キャリアガスとして窒素と水素を流しながら、アンモニア、ＴＭＧ、トリメチルアルミニウム（ＴＭＡ）、シクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）を供給して、膜厚が０．０５μｍのＡｌＧａＮからなるｐ型クラッド層を成長させた。続いて、基板１１の温度を１０５０℃に保持したまま、キャリアガスとして窒素ガス及び水素ガスを流しながら、アンモニア、ＴＭＧ、ＴＭＡ及びＣｐ2Ｍｇを供給して、膜厚が０．０５μｍのＡｌＧａＮからなるｐ型コンタクト層を成長させた。
【００３３】
次に、ＴＭＧとＴＭＡとＣｐ2Ｍｇの供給を止め、窒素ガスとアンモニアを流しながら、基板１１の温度を室温程度にまで冷却した後、窒化物半導体が積層された基板１１を反応管から取り出した。
【００３４】
このようにして形成した窒化物半導体の積層構造に対して、別途アニールを施すことなく、その表面上にＣＶＤ法によりＳｉＯ2膜を堆積させた後、フォトリソグラフィとウェットエッチングにより略方形状にパターンニングしてエッチング用のＳｉＯ2マスクを形成した。この後、反応性イオンエッチング法により、ｐ型半導体層１５と中間層と発光層１４とｎ型半導体層１３の一部とを約０．４μｍの深さまで除去して、ｎ型半導体層１３の露出部分を形成した。
【００３５】
次に、エッチング用のＳｉＯ2マスクをウェットエッチングにより除去した後、積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィによりｐ型半導体層１５の表面上に塗布したフォトレジストを選択的に取り除き、ｐ型半導体層１５の表面の約８０％以上を露出させた。
【００３６】
次に、積層構造を形成した基板１１を真空蒸着装置のチャンバー内に装着し、チャンバー内を２×１０-6Ｔｏｒｒ以下にまで真空排気した後、電子ビーム蒸着法を用いてｐ型半導体層１５の表面上及びフォトレジスト上に、厚さが０．２ｎｍの白金からなる接着層６１を蒸着した。続いて、厚さが１００ｎｍの銀からなる反射層６２を蒸着し、さらに厚さが３０ｎｍのＣｒからなるアッシングダメージ低減層６３を蒸着した。
【００３７】
次に、積層構造を形成した基板１１をチャンバーから取り出し、フォトレジスト上の接着層６１、反射層６２及びアッシングダメージ低減層６３をフォトレジストと共に洗浄除去した。これにより、ｐ型半導体層１５の上に接着層６１、反射層６２及びアッシングダメージ低減層６３が順次積層されたｐ側電極１６の一部を形成した。続いて、積層構造を形成した基板１１上の全面に粘着シートを貼り付けた後、一方の端部から粘着シートを引きはがすことにより、洗浄により除去しきれなかったフォトレジストの残渣等を除去した。ｐ型半導体層１５と反射層６２との間に接着層６１が形成されているため、粘着シートを用いた残渣の除去を行っても、反射層６２の剥がれは発生せず、ｐ側電極６の反射層部分を積層できた。
【００３８】
次に、積層構造の表面上にフォトレジストを塗布し、フォトリソグラフィによりｎ型半導体層１３の露出部分の一部とｐ型半導体層１５の一部と、アッシングダメージ低減層６３の上面と、接着層６１からアッシングダメージ低減層６３の側面とを露出するレジストマスクを形成した。
【００３９】
次に、積層構造が形成された基板１１を真空蒸着装置のチャンバー内に装着し、チャンバー内を２×１０-6Ｔｏｒｒ以下にまで真空排気した。この後、電子ビーム蒸着法により、厚さが１５０ｎｍのチタン膜を蒸着し、さらに厚さが１．５μｍの金膜を蒸着した。
【００４０】
次に、積層構造が形成された基板１１をチャンバーから取り出し、フォトレジスト上のＴｉ層とＡｕ層をフォトレジストと共に除去することによって、これにより、ｎ側電極１７のチタン層７１及び金層７２と、ｐ側電極１６の残りのマイグレーション低減層６４及びボンディングパッド６５とを形成した。
【００４１】
この後、基板１１の裏面を研磨して１００μｍ程度の厚さに調整し、スクライブによりチップ状に分離した。
【００４２】
以上の様にして得られた発光素子を、電極形成面側を下向きにして、正負一対の電極を有するＳｉダイオードの上にＡｕバンプにより接着させた。このとき、発光素子のｐ側電極１６及びｎ側電極１７が、それぞれＳｉダイオードの負電極及び正電極と接続されるようして発光素子を搭載した。この後、発光素子を搭載させたＳｉダイオードを、Ａｇペーストによりステム上に載置し、Ｓｉダイオードの正電極をステム上の電極にワイヤで結線し、その後樹脂モールドして発光ダイオードを作製した。
【００４３】
得られた発光ダイオードを３５０ｍＡの順方向電流で駆動したところ、順方向動作電圧は約３．７Ｖであり、発光出力(全放射束)は２５３ｍＷであった。このように、本実施例に係る発光素子は、接着層の膜厚を０．５原子層以上且つ１．５原子層以下とすることにより、反射層の密着性を低下させることなく接着層における光吸収を低減でき、光取り出し効率を大きく向上できる。
【産業上の利用可能性】
【００４４】
本発明に係る発光素子は、反射層の密着性を低下させることなく接着層の光吸収を大きく改善でき、反射層を有する発光素子等として有用である。
【符号の説明】
【００４５】
１１      基板
１２      バッファ層
１３      ｎ型半導体層
１４      発光層
１５      ｐ型半導体層
１６      ｐ側電極
１７      ｎ側電極
２１      レジスト膜
２２      粘着シート
６１      接着層
６２      反射層
６３      アッシングダメージ低減層
６４      マイグレーション低減層
６５      ボンディングパッド
７１      チタン層
７２      金層
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板の上に順次積層された、ｎ型半導体層、発光層及びｐ型半導体層と、
前記ｐ型半導体層の上に形成されたｐ側電極とを備え、
前記ｐ側電極は、
前記ｐ型半導体層と接して形成され、膜厚が０．５原子層以上且つ１．５原子層以下の白金からなる接着層と、
前記接着層と接して形成された銀を含む材料からなる反射層とを有している発光素子。
【請求項２】
前記反射層は、銀又は銀を含む合金からなる請求項１に記載の発光素子。
【請求項３】
前記反射層は、銀又は銀を含む合金からなる層を含む複数の層の積層体である請求項１に記載の発光素子。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009147822.tif 000008
【図２】
2009147822.tif 000009
【図３】
2009147822.tif 000010
【図４】
2009147822.tif 000011
【図５】
2009147822.tif 000012
【国際調査報告】
2009147822.tif 000013
2009147822.tif 000014