(57)【要約】  走査線Ｇｉの電位をハイレベルにし、有機ＥＬ素子１３０への印加電圧が発光閾値電圧以下となる電位を駆動用ＴＦＴ１１０のソース端子に与える。制御配線Ｒｉの電位をローレベルにし、駆動用ＴＦＴ１１０のゲート・ソース間に閾値電圧Ｖｔｈを与える。駆動用ＴＦＴ１１０が導通状態となる電位を制御配線Ｕｉに与え、走査線Ｇｉの電位をローレベルに、制御配線Ｒｉの電位をハイレベルに制御する。駆動用ＴＦＴ１１０の閾値電圧のばらつきを補償しながら、データ電位を画素回路１００に書き込むときに、共通陰極Ｖｃｏｍの電位を固定したままで有機ＥＬ素子１３０を非発光状態にすることができる。
2009142033.tif 000002
【特許請求の範囲】
【請求項１】
電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
前記画素回路は、
第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、
前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、
前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、
前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、
前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを含み、
前記表示信号出力回路は、前記データ線に対して、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与え、
前記走査信号出力回路は、前記第３の配線の電位を２段階に変化させることを特徴とする、表示装置。
【請求項２】
前記画素回路は、前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに含む、請求項１に記載の表示装置。
【請求項３】
前記第４のスイッチング素子の制御端子は、前記第４の配線に接続されていることを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記第４の配線には、前記駆動素子が導通状態となる電位が与えられることを特徴とする、請求項２に記載の表示装置。
【請求項５】
前記画素回路に対する書き込み時には、前記第１および第２のスイッチング素子は導通状態に、前記第３のスイッチング素子は非導通状態に制御されることを特徴とする、請求項１に記載の表示装置。
【請求項６】
前記走査信号出力回路は、前記第３の配線の電位の変化タイミングを調整する機能を有することを特徴とする、請求項１に記載の表示装置。
【請求項７】
前記走査信号出力回路は、前記第３のスイッチング素子の制御端子に与える電位の変化タイミングを調整する機能を有することを特徴とする、請求項１に記載の表示装置。
【請求項８】
前記電気光学素子は有機ＥＬ素子で構成されていることを特徴とする、請求項１に記載の表示装置。
【請求項９】
電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路であって、
第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、
前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、
前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、
前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、
前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを備えた、画素回路。
【請求項１０】
前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに備えた、請求項９に記載の画素回路。
【請求項１１】
前記第４のスイッチング素子の制御端子は、前記第４の配線に接続されていることを特徴とする、請求項１０に記載の画素回路。
【請求項１２】
電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路の駆動方法であって、
前記画素回路が、第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを含む場合に、
前記第１および第２のスイッチング素子を導通状態に、前記第３のスイッチング素子を非導通状態に制御し、前記データ線に対して、表示データに応じて変化し、かつ、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与えるステップと、
前記第３の配線の電位を２段階に変化させるステップと、
前記第１および第２のスイッチング素子を非導通状態に、前記第３のスイッチング素子を導通状態に制御するステップとを備えた、画素回路の駆動方法。
【請求項１３】
前記画素回路が、前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに含む場合に、
前記第４の配線に前記駆動素子が導通状態となる電位を与えておき、前記第１および第２のスイッチング素子が導通状態で、前記第３のスイッチング素子が非導通状態である間に、前記第４のスイッチング素子を導通状態に制御するステップをさらに備えた、請求項１２に記載の画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、より特定的には、有機ＥＬディスプレイやＦＥＤなどの電流駆動型の表示装置、表示装置の画素回路、および、画素回路の駆動方法に関する。
【背景技術】
【０００２】
近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（Field Emission Display）に関する研究開発が活発に行われている。【０００３】
有機ＥＬディスプレイに含まれる有機ＥＬ素子は、印加される電圧が高く、流れる電流が多いほど、高い輝度で発光する。ところが、有機ＥＬ素子の輝度と電圧の関係は、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機ＥＬディスプレイに電圧制御型の駆動方式を適用すると、有機ＥＬ素子の輝度のばらつきを抑えることが非常に困難になる。これに対して、有機ＥＬ素子の輝度は電流にほぼ比例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有機ＥＬディスプレイには電流制御型の駆動方式を適用することが好ましい。【０００４】
一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリコン、ＣＧ（Continuous Grain）シリコンなどで構成されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）を用いて構成される。ところが、ＴＦＴの特性（例えば、閾値電圧や移動度）には、ばらつきが生じやすい。そこで、有機ＥＬディスプレイの画素回路にはＴＦＴの特性のばらつきを補償する回路が設けられ、この回路の作用により有機ＥＬ素子の輝度のばらつきが抑えられる。【０００５】
電流制御型の駆動方式においてＴＦＴの特性のばらつきを補償する方式は、駆動用ＴＦＴに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を用いれば閾値電圧のばらつきのみを補償することができる。【０００６】
ところが、電流プログラム方式には、第１に、非常に微少な量の電流を扱うので画素回路や駆動回路の設計が困難である、第２に、電流信号を設定する間に寄生容量の影響を受けやすいので大面積化が困難であるという問題がある。これに対して、電圧プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易である。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流量に与える影響よりも小さく、移動度のばらつきはＴＦＴ作製工程である程度抑えることができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品位が得ることができる。【０００７】
電流制御型の駆動方法を採用した有機ＥＬディスプレイについては、従来から各種の画素回路が知られている（例えば、非特許文献１〜４）。図８は、非特許文献４に記載された画素回路の回路図である。図８に示す画素回路９００は、駆動用ＴＦＴ９１０、スイッチ用ＴＦＴ９１１〜９１３、コンデンサ９２１、および、有機ＥＬ素子９３０を備えている。画素回路９００に含まれるＴＦＴは、いずれもｎチャネル型である。【０００８】
画素回路９００では、電位ＶＤＤを有する電源配線Ｖｐと有機ＥＬ素子９３０の陰極ＣＴＤとの間に、スイッチ用ＴＦＴ９１３、駆動用ＴＦＴ９１０および有機ＥＬ素子９３０が直列に設けられている。駆動用ＴＦＴ９１０のソース端子とデータ線Ｓｊとの間にはスイッチ用ＴＦＴ９１１が設けられ、駆動用ＴＦＴ９１０のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ９１２が設けられ、駆動用ＴＦＴ９１０のゲート端子と電源配線Ｖｐとの間にはコンデンサ９２１が設けられている。スイッチ用ＴＦＴ９１１、９１２のゲート端子はいずれも制御配線ＳＬＴに接続され、スイッチ用ＴＦＴ９１３のゲート端子は制御配線ＴＮＯに接続されている。【０００９】
図９は、画素回路９００のタイミングチャートである。図９に示すように、まず時刻ｔ１において、制御配線ＳＬＴの電位がハイレベルに変化する。このため、スイッチ用ＴＦＴ９１１、９１２は導通状態になり、データ線Ｓｊからスイッチ用ＴＦＴ９１１を経由して駆動用ＴＦＴ９１０のソース端子にデータ電位Ｖｄａが印加される。また時刻ｔ１では、有機ＥＬ素子９３０の陰極ＣＴＤの電位もハイレベルに変化する。このため、有機ＥＬ素子９３０の陽極と陰極の間には逆方向バイアス電圧が印加され、有機ＥＬ素子９３０は非発光状態となる。また時刻ｔ１から時刻ｔ２までの間、スイッチ用ＴＦＴ９１２、９１３は共に導通状態にあるので、駆動用ＴＦＴ９１０のゲート電位は電源配線Ｖｐの電位ＶＤＤに等しくなる。【００１０】
次に時刻ｔ２において、制御配線ＴＮＯの電位がローレベルに変化する。このため、スイッチ用ＴＦＴ９１３は非導通状態になり、駆動用ＴＦＴ９１０のゲート端子（および、これに短絡されたドレイン端子）から駆動用ＴＦＴ９１０とスイッチ用ＴＦＴ９１１を経由してデータ線Ｓｊに電流が流れ、駆動用ＴＦＴ９１０のゲート電位は徐々に下降する。駆動用ＴＦＴ９１０のゲート・ソース間電圧が駆動用ＴＦＴ９１０の閾値電圧Ｖｔｈに等しくなったときに（すなわち、ゲート電位が（Ｖｄａ＋Ｖｔｈ）になったときに）、駆動用ＴＦＴ９１０は非導通状態になる。この時点で、コンデンサ９２１の電極間の電位差は｛Ｖｐ−（Ｖｄａ＋Ｖｔｈ）｝になる。これ以降、コンデンサ９２１には、この電位差が保持される。【００１１】
次に時刻ｔ３において、制御配線ＴＮＯの電位はハイレベルに変化し、制御配線ＳＬＴの電位はローレベルに変化する。このため、スイッチ用ＴＦＴ９１１、９１２は非導通状態になり、スイッチ用ＴＦＴ９１３は導通状態になる。コンデンサ９２１には電位差｛Ｖｐ−（Ｖｄａ＋Ｖｔｈ）｝が保持されているので、駆動用ＴＦＴ９１０のゲート電位は時刻ｔ３以降も（Ｖｄａ＋Ｖｔｈ）となる。また時刻ｔ３では、有機ＥＬ素子９３０の陰極ＣＴＤの電位はローレベルに変化する。このため、駆動用ＴＦＴ９１０から有機ＥＬ素子９３０には、駆動用ＴＦＴ９１０のゲート電位（Ｖｄａ＋Ｖｔｈ）から駆動用ＴＦＴ９１０の閾値電圧Ｖｔｈを引いた電位Ｖｄａ（データ電位に等しい）に応じた電流が流れ、有機ＥＬ素子９３０は当該電流に応じた輝度で発光する。【００１２】
このように画素回路９００では、時刻ｔ３以降に駆動用ＴＦＴ９１０から有機ＥＬ素子９３０に流れる電流は、データ電位Ｖｄａによって定まり、駆動用ＴＦＴ９１０の閾値電圧Ｖｔｈの影響を受けない。したがって、画素回路９００を備えた表示装置によれば、駆動用ＴＦＴ９１０の閾値電圧Ｖｔｈにばらつきがある場合でも、データ電位Ｖｄａと閾値電圧Ｖｔｈに応じた電流を有機ＥＬ素子９３０に流し、有機ＥＬ素子９３０を所望の輝度で発光させることができる。
【非特許文献１】“4.0-in. TFT-OLED Displays and a Novel Digital Driving Method”、SID'00 Digest、pp. 924-927、半導体エネルギー研究所
【非特許文献２】“Continuous Grain Silicon Technology and Its Applications for Active Matrix Display”、AM-LCD 2000、pp. 25-28、半導体エネルギー研究所
【非特許文献３】“Polymer Light-Emitting Diodes for Use in Flat Panel Display”、AM-LCD' 01、pp. 211-214、半導体エネルギー研究所
【非特許文献４】“A new a-Si:H Thin-Film Transistor Pixel Circuit for Active-Matrix Organic Light-Emitting Diodes” 、Electron Device Letters、IEEE、Volume 24、Issue 9、pp. 583-585、Korea Advanced Institute of Science and Technology
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したように、画素回路９００を備えた表示装置では、駆動用ＴＦＴ９１０のゲート・ソース間電圧を駆動用ＴＦＴ９１０の閾値電圧Ｖｔｈに一致させる期間（時刻ｔ１からｔ３までの期間）に、有機ＥＬ素子９３０の陰極ＣＴＤの電位をハイレベルにする必要がある。また、一般的なアクティブマトリクス型の表示装置は、すべての表示素子に共通する陰極を１個だけ備えている。そこで、画素回路９００を用いる場合にも、すべての有機ＥＬ素子９３０に共通する陰極を１個だけ備えた表示装置（以下、第１の表示装置という）を考えることができる。【００１４】
しかしながら、上記第１の表示装置では、ある画素回路９００に対してデータ電位Ｖｄａを書き込むときに、表示装置内のすべての有機ＥＬ素子９３０に逆方向バイアス電圧が印加されるので、すべての有機ＥＬ素子９３０がこの期間では発光しない。このため、第１の表示装置には、十分な発光デューティー比が得られず、表示品位が低くなるという問題がある。【００１５】
この問題を解決するために、有機ＥＬ素子９３０の陰極ＣＴＤを画素回路の行ごとに備えた表示装置（陰極ＣＴＤを制御配線ＳＬＴと同数だけ設けた表示装置。以下、第２の表示装置という）を考えることができる。しかしながら、第２の表示装置を製造するためには、有機ＥＬ素子９３０を形成するときに有機ＥＬ素子９３０の陰極ＣＴＤをパターニングする必要がある。このため、第２の表示装置には、有機ＥＬ素子９３０の作成工程が１つ余分に増え、製造コストが高くなるという問題がある。また、有機ＥＬ素子９３０の陰極ＣＴＤをパターニングするので、開口率が低下し画面が暗くなるという問題もある。【００１６】
それ故に、本発明は、発光デューティー比が高く、電気光学素子の一方の電極のパターニングが不要な、高表示品位かつ低コストの表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の第１の局面は、電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
前記画素回路は、
第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、
前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、
前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、
前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、
前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを含み、
前記表示信号出力回路は、前記データ線に対して、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与え、
前記走査信号出力回路は、前記第３の配線の電位を２段階に変化させることを特徴とする。【００１８】
本発明の第２の局面は、本発明の第１の局面において、
前記画素回路は、前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに含む。【００１９】
本発明の第３の局面は、本発明の第２の局面において、
前記第４のスイッチング素子の制御端子は、前記第４の配線に接続されていることを特徴とする。【００２０】
本発明の第４の局面は、本発明の第２の局面において、
前記第４の配線には、前記駆動素子が導通状態となる電位が与えられることを特徴とする。【００２１】
本発明の第５の局面は、本発明の第１の局面において、
前記画素回路に対する書き込み時には、前記第１および第２のスイッチング素子は導通状態に、前記第３のスイッチング素子は非導通状態に制御されることを特徴とする。【００２２】
本発明の第６の局面は、本発明の第１の局面において、
前記走査信号出力回路は、前記第３の配線の電位の変化タイミングを調整する機能を有することを特徴とする。【００２３】
本発明の第７の局面は、本発明の第１の局面において、
前記走査信号出力回路は、前記第３のスイッチング素子の制御端子に与える電位の変化タイミングを調整する機能を有することを特徴とする。【００２４】
本発明の第８の局面は、本発明の第１の局面において、
前記電気光学素子は有機ＥＬ素子で構成されていることを特徴とする。【００２５】
本発明の第９の局面は、電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路であって、
第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、
前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、
前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、
前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、
前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを備える。【００２６】
本発明の第１０の局面は、本発明の第９の局面において、
前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに備える。【００２７】
本発明の第１１の局面は、本発明の第１０の局面において、
前記第４のスイッチング素子の制御端子は、前記第４の配線に接続されていることを特徴とする。【００２８】
本発明の第１２の局面は、電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路の駆動方法であって、
前記画素回路が、第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを含む場合に、
前記第１および第２のスイッチング素子を導通状態に、前記第３のスイッチング素子を非導通状態に制御し、前記データ線に対して、表示データに応じて変化し、かつ、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与えるステップと、
前記第３の配線の電位を２段階に変化させるステップと、
前記第１および第２のスイッチング素子を非導通状態に、前記第３のスイッチング素子を導通状態に制御するステップとを備える。【００２９】
本発明の第１３の局面は、本発明の第１２の局面において、
前記画素回路が、前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに含む場合に、
前記第４の配線に前記駆動素子が導通状態となる電位を与えておき、前記第１および第２のスイッチング素子が導通状態で、前記第３のスイッチング素子が非導通状態である間に、前記第４のスイッチング素子を導通状態に制御するステップをさらに備える。
【発明の効果】
【００３０】
本発明の第１の局面によれば、データ線には電気光学素子への印加電圧が発光閾値電圧以下となる電位が与えられるので、データ線の電位を画素回路に書き込んだだけでは電気光学素子は発光せず、第３の配線の電位が変化した後に電気光学素子は発光する。また、第２のスイッチング素子を導通状態に、第３のスイッチング素子を非導通状態に制御すれば、駆動素子の制御端子と第１の端子との間に閾値電圧を印加することができ、その後に第３の配線の電位を変化させることにより、駆動素子の閾値電圧にかかわらず、電気光学素子を所望の輝度で発光させることができる。このように、駆動素子の閾値電圧のばらつきを補償しながら、表示データに応じた電位を画素回路に書き込むときに、第２の配線の電位を固定したままで電気光学素子を非発光状態にすることができる。このため、ある画素回路に書き込みを行っている間も他の画素回路の電気光学素子は発光し続けるので、ある画素回路に書き込みを行っている間は他の画素回路の電気光学素子が発光しなくなる場合よりも、発光デューティー比は高くなり、表示品位も高くなる。また、第２の配線の電位を分割して制御する必要はないので、電気光学素子の第２の配線側の電極をパターニングする必要もなく、その分だけ表示装置のコストは低くなる。また、第３の配線の電位を２段階に変化させる走査信号出力回路は簡単に構成することができる。したがって、発光デューティー比が高く、電気光学素子の一方の電極のパターニングが不要な、高表示品位かつ低コストの表示装置を得ることができる。【００３１】
本発明の第２の局面によれば、第４の配線に好適な電位を印加し、第４のスイッチング素子を導通状態に制御することにより、第１の配線の電位を駆動素子の制御端子に印加することなく、駆動素子の制御端子と第１の端子との間に閾値電圧を印加することができる。これにより、表示装置の消費電力を削減することができる。【００３２】
本発明の第３の局面によれば、第４のスイッチング素子の制御端子を他の端子と同じ配線に接続することにより、配線を１本削減し、表示装置の開口率や歩留りを高くすることができる。【００３３】
本発明の第４の局面によれば、第４の配線に駆動素子が導通状態となる電位を与えることにより、駆動素子の制御端子と第１の端子との間に閾値電圧を印加するまでの時間を短縮することができる。これにより、解像度の高い表示装置を構成することが可能となる。【００３４】
本発明の第５の局面によれば、第２のスイッチング素子を導通状態に、第３のスイッチング素子を非導通状態に制御することにより、駆動素子の制御端子と第１の端子との間に閾値電圧を印加することができる。その後に、駆動素子が導通状態となる電位を第３の配線に与えることにより、駆動素子の閾値電圧にかかわらず、電気光学素子を所望の輝度で発光させることができる。【００３５】
本発明の第６の局面によれば、走査信号出力回路において第３の配線の電位の変化タイミングを調整することにより、発光デューティー比を調整し、ホールド型表示を行う表示装置の欠点である動画ぼやけを解消することができる。【００３６】
本発明の第７の局面によれば、走査信号出力回路において第３のスイッチング素子の制御端子に与える電位の変化タイミングを調整することにより、発光デューティー比を調整し、ホールド型表示を行う表示装置の欠点である動画ぼやけを解消することができる。【００３７】
本発明の第８の局面によれば、発光デューティー比が高く、有機ＥＬ素子の陰極のパターニングが不要な、高表示品位かつ低コストの有機ＥＬディスプレイを構成することができる。【００３８】
本発明の第９〜第１１の局面によれば、本発明の第１〜第３の局面に係る表示装置に含まれる画素回路を構成し、これを用いて、発光デューティー比が高く、電気光学素子の一方の電極のパターニングが不要な、高表示品位かつ低コストの表示装置を得ることができる。【００３９】
本発明の第１２の局面によれば、本発明の第１の局面と同様の理由により、電気光学素子の一方の電極のパターニングが行われていない低コストの表示装置において、発光デューティー比を高くし、表示品位を高くすることができる。【００４０】
本発明の第１３の局面によれば、第４の配線に駆動素子が導通状態となる電位を与え、第４のスイッチング素子を導通状態に制御することにより、第１の配線の電位を駆動素子の制御端子に印加することなく、短時間で、駆動素子の制御端子と第１の端子との間に閾値電圧を印加することができる。これにより、表示装置の消費電力を削減すると共に、解像度の高い表示装置を構成することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１および第２の実施形態に係る表示装置の構成を示すブロック図である。
【図２】本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。
【図３】図２に示す画素回路のタイミングチャートである。
【図４】インバータの回路図である。
【図５】本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。
【図６】図５に示す画素回路のタイミングチャートである。
【図７】本発明の変形例に係る表示装置に含まれる画素回路の回路図である。
【図８】従来の表示装置に含まれる画素回路の回路図である。
【図９】図８に示す画素回路のタイミングチャートである。
【符号の説明】
【００４２】
１０…表示装置
１１…表示制御回路
１２…ゲートドライバ回路
１３…ソースドライバ回路
２１…シフトレジスタ
２２…レジスタ
２３…ラッチ回路
２４…Ｄ／Ａ変換器
１００、２００、２５０…画素回路
１１０…駆動用ＴＦＴ
１１１、１１２、１１３、２１４…スイッチ用ＴＦＴ
１２１…コンデンサ
１３０…有機ＥＬ素子
Ｇｉ…走査線
Ｒｉ、Ｕｉ、Ｗｉ…制御配線
Ｓｊ…データ線
Ｖｐ、Ｖｒｅｆ…電源配線
Ｖｃｏｍ…共通陰極
【発明を実施するための最良の形態】
【００４３】
以下、図１〜図７を参照して、本発明の第１および第２の実施形態に係る表示装置について説明する。各実施形態に係る表示装置は、電気光学素子、駆動素子、コンデンサおよび複数のスイッチング素子を含む画素回路を備えている。スイッチング素子は、低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴやアモルファスシリコンＴＦＴなどで構成することができる。これらＴＦＴの構成や製造プロセスは公知であるので、ここではその説明を省略する。また、電気光学素子には有機ＥＬ素子が使用される。有機ＥＬ素子の構成も公知であるので、ここではその説明を省略する。【００４４】
図１は、本発明の第１および第２の実施形態に係る表示装置の構成を示すブロック図である。図１に示す表示装置１０は、複数の画素回路Ａｉｊ（ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数）、表示制御回路１１、ゲートドライバ回路１２、および、ソースドライバ回路１３を備えている。表示装置１０には、互いに平行に配置された複数の走査線Ｇｉと、走査線Ｇｉに直交するように互いに平行に配置された複数のデータ線Ｓｊとが設けられる。画素回路Ａｉｊは、走査線Ｇｉとデータ線Ｓｊの各交差点に対応してマトリクス状に配置されている。【００４５】
これに加えて表示装置１０には、複数の制御配線（Ｒｉ、Ｕｉ、Ｗｉなど；図示せず）が走査線Ｇｉと平行に配置されている。また、図１では省略されているが、画素回路Ａｉｊの配置領域には電源配線Ｖｐと共通陰極Ｖｃｏｍが配置されており、実施形態によっては電源配線Ｖｒｅｆが配置されていることもある。走査線Ｇｉと制御配線はゲートドライバ回路１２に接続され、データ線Ｓｊはソースドライバ回路１３に接続される。【００４６】
表示制御回路１１は、ゲートドライバ回路１２に対してタイミング信号ＯＥ、スタートパルスＹＩおよびクロックＹＣＫを出力し、ソースドライバ回路１３に対してスタートパルスＳＰ、クロックＣＬＫ、表示データＤＡおよびラッチパルスＬＰを出力する。【００４７】
ゲートドライバ回路１２は、シフトレジスタ回路、論理演算回路、および、バッファ（いずれも図示せず）を含んでいる。シフトレジスタ回路は、クロックＹＣＫに同期してスタートパルスＹＩを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力されたパルスとタイミング信号ＯＥとの間で論理演算を行う。論理演算回路の出力は、バッファを経由して、対応する走査線Ｇｉと制御配線に与えられる。このようにゲートドライバ回路１２は、走査線Ｇｉを用いて書き込み対象の画素回路を選択する走査信号出力回路として機能する。【００４８】
ソースドライバ回路１３は、ｍビットのシフトレジスタ２１、レジスタ２２、ラッチ回路２３、および、ｍ個のＤ／Ａ変換器２４を含んでいる。シフトレジスタ２１は、縦続接続されたｍ個の１ビットレジスタを含んでいる。シフトレジスタ２１は、クロックＣＬＫに同期してスタートパルスＳＰを順次転送し、各段のレジスタからタイミングパルスＤＬＰを出力する。タイミングパルスＤＬＰの出力タイミングに合わせて、レジスタ２２には表示データＤＡが供給される。レジスタ２２は、タイミングパルスＤＬＰに従い、表示データＤＡを記憶する。レジスタ２２に１行分の表示データＤＡが記憶されると、表示制御回路１１はラッチ回路２３に対してラッチパルスＬＰを出力する。ラッチ回路２３は、ラッチパルスＬＰを受け取ると、レジスタ２２に記憶された表示データを保持する。Ｄ／Ａ変換器２４は、各データ線Ｓｊに１つずつ設けられる。Ｄ／Ａ変換器２４は、ラッチ回路２３に保持された表示データをアナログ信号電圧に変換し、対応するデータ線Ｓｊに与える。このようにソースドライバ回路１３は、データ線Ｓｊに対して表示データに応じた電位を与える表示信号出力回路として機能する。【００４９】
なお、ここではソースドライバ回路１３は、１本の走査線に接続された画素回路に対して１行分の表示データに応じた電位を同時に供給する線順次走査を行うこととしたが、これに代えて、各画素回路に対して表示データに応じた電位を順に供給する点順次走査を行ってもよい。点順次走査を行うソースドライバ回路の構成は公知であるので、ここでは説明を省略する。【００５０】
以下、各実施形態に係る表示装置に含まれる画素回路Ａｉｊの詳細を説明する。画素回路Ａｉｊに含まれる駆動用ＴＦＴ、スイッチ用ＴＦＴおよび有機ＥＬ素子は、それぞれ、駆動素子、スイッチング素子および電気光学素子として機能する。電源配線Ｖｐは第１の配線に相当し、共通陰極Ｖｃｏｍは第２の配線に相当する。【００５１】
（第１の実施形態）
図２は、本発明の第１の実施形態に係る表示装置に含まれる画素回路の回路図である。図２に示す画素回路１００は、駆動用ＴＦＴ１１０、スイッチ用ＴＦＴ１１１〜１１３、コンデンサ１２１、および、有機ＥＬ素子１３０を備えている。画素回路１００に含まれるＴＦＴは、いずれもｎチャネル型である。【００５２】
画素回路１００は、電源配線Ｖｐ、共通陰極Ｖｃｏｍ、走査線Ｇｉ、制御配線Ｒｉ、Ｕｉおよびデータ線Ｓｊに接続されている。このうち、電源配線Ｖｐと共通陰極Ｖｃｏｍには、それぞれ、一定の電位ＶＤＤ、ＶＳＳ（ただし、ＶＤＤ＞ＶＳＳ）が印加される。共通陰極Ｖｃｏｍは、表示装置内のすべての有機ＥＬ素子１３０に共通する陰極である。【００５３】
図２でＧ、ＳおよびＤと記載した駆動用ＴＦＴ１１０の端子を、それぞれ、ゲート端子、ソース端子およびドレイン端子という。一般にｎチャネル型ＴＦＴでは、２個の電流入出力端子のうち、印加電圧の低いほうをソース端子といい、印加電圧の高いほうをドレイン端子という。また、ｐチャネル型ＴＦＴでは、２個の電流入出力端子のうち、印加電圧の低いほうをドレイン端子といい、印加電圧の高いほうをソース端子という。しかし、電圧の大小関係に応じて端子名を変更すると説明が複雑になるので、電圧の大小関係が逆になり、２個の電流入出力端子を逆の名称で呼ぶべき場合でも、２個の端子を便宜上図示した名称で呼ぶこととする。また、本実施形態では、すべてのＴＦＴにｎチャネル型を用いているが、スイッチ用ＴＦＴにｐチャネル型を用いてもよい。この場合、ローレベル電位が導通状態に、ハイレベル電位が非導通状態に対応し、導通状態の電位と非導通状態の電位は、スイッチ用ＴＦＴにｎチャネル型を用いた場合と比べて逆になる。以上の点は、第２の実施形態でも同様である。【００５４】
画素回路１００では、電源配線Ｖｐと共通陰極Ｖｃｏｍとを結ぶ経路上に電源配線Ｖｐ側から順に、スイッチ用ＴＦＴ１１３、駆動用ＴＦＴ１１０および有機ＥＬ素子１３０が直列に設けられている。駆動用ＴＦＴ１１０のソース端子とデータ線Ｓｊとの間にはスイッチ用ＴＦＴ１１１が設けられ、駆動用ＴＦＴ１１０のゲート端子とドレイン端子との間にはスイッチ用ＴＦＴ１１２が設けられ、駆動用ＴＦＴ１１０のゲート端子と制御配線Ｕｉとの間にはコンデンサ１２１が設けられている。スイッチ用ＴＦＴ１１１、１１２のゲート端子はいずれも走査線Ｇｉに接続され、スイッチ用ＴＦＴ１１３のゲート端子は制御配線Ｒｉに接続されている。画素回路１００の動作は、表示制御回路１１から供給された信号に基づき動作するゲートドライバ回路１２とソースドライバ回路１３によって制御される。【００５５】
図３は、画素回路１００のタイミングチャートである。図３には、走査線Ｇｉ、制御配線Ｒｉ、Ｕｉおよびデータ線Ｓｊの電位の変化が記載されている。なお、以下の説明において、走査線Ｇｉの電圧がハイレベルである期間では有機ＥＬ素子１３０を非発光状態に制御する理由は、この期間に有機ＥＬ素子１３０が発光すると、黒表示を行うときの輝度がその分だけ上昇し、画面のコントラストが低下するからである。【００５６】
時刻ｔ１より前では、走査線Ｇｉの電位はローレベルに、制御配線Ｒｉの電位はハイレベルに、制御配線Ｕｉの電位は相対的に高い電位Ｖ１に制御される。このため、スイッチ用ＴＦＴ１１１、１１２は非導通状態、スイッチ用ＴＦＴ１１３は導通状態にある。このとき駆動用ＴＦＴ１１０は導通状態にあるので、電源配線Ｖｐからスイッチ用ＴＦＴ１１３と駆動用ＴＦＴ１１０を経由して有機ＥＬ素子１３０に電流が流れ、有機ＥＬ素子１３０は所定の輝度で発光する。【００５７】
次に時刻ｔ１において、走査線Ｇｉの電位がハイレベルに変化すると共に、データ線Ｓｊに新たなデータ電位Ｖｄａが印加される。このため、スイッチ用ＴＦＴ１１１、１１２は導通状態になり、データ線Ｓｊからスイッチ用ＴＦＴ１１１を経由して駆動用ＴＦＴ１１０のソース端子にデータ電位Ｖｄａが印加される。【００５８】
ただし、このときに印加されるデータ電位Ｖｄａは、有機ＥＬ素子１３０が非発光状態となるように決定される。具体的には、共通陰極Ｖｃｏｍの電位をＶＳＳ、有機ＥＬ素子１３０の発光閾値電圧をＶｔｈ＿ｏｌｅｄとしたとき、データ電位Ｖｄａは、電位ＶＳＳとの差が発光閾値電圧Ｖｔｈ＿ｏｌｅｄ以下になるように決定される。これを式で表すと、次式（１）のようになる。
Ｖｔｈ＿ｏｌｅｄ≧Ｖｄａ−ＶＳＳ  …（１）【００５９】
また、スイッチ用ＴＦＴ１１２が導通状態にあるので、駆動用ＴＦＴ１１０のゲート・ドレイン間は短絡され、駆動用ＴＦＴ１１０のゲート端子とドレイン端子には電源配線Ｖｐから電位ＶＤＤが印加される。したがって、駆動用ＴＦＴ１１０のゲート・ソース間電圧Ｖｇｓは、次式（２）のようになる。
Ｖｇｓ＝ＶＤＤ−Ｖｄａ  …（２）【００６０】
次に時刻ｔ２において、制御配線Ｕｉの電位が相対的に低い電位Ｖ２に変化する。次に時刻ｔ３において、制御配線Ｒｉの電位がローレベルに変化する。このため、スイッチ用ＴＦＴ１１３は非導通状態になり、駆動用ＴＦＴ１１０のゲート端子（および、これに短絡されたドレイン端子）からソース端子に電流が流れ、駆動用ＴＦＴ１１０のゲート電位は徐々に下降する。駆動用ＴＦＴ１１０のゲート・ソース間電圧が駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈに等しくなったときに（すなわち、ゲート電位が（Ｖｄａ＋Ｖｔｈ）になったときに）、駆動用ＴＦＴ１１０は非導通状態になり、駆動用ＴＦＴ１１０のゲート電位はその後は下降しなくなる。この時点で、駆動用ＴＦＴ１１０は、閾値電圧Ｖｔｈにかかわらず、ゲート・ソース間に閾値電圧Ｖｔｈが印加された状態になる。また、コンデンサ１２１の電極間の電位差は（Ｖｄａ＋Ｖｔｈ−Ｖ２）になる。これ以降、コンデンサ１２１にはこの電位差が保持される。【００６１】
次に時刻ｔ４において、走査線Ｇｉの電位がローレベルに変化する。このため、スイッチ用ＴＦＴ１１１、１１２は非導通状態になる。次に時刻ｔ５において、制御配線Ｕｉの電位がＶ２からＶ１に変化する。制御配線Ｕｉと駆動用ＴＦＴ１１０のゲート端子はコンデンサ１２１を介して接続されているので、制御配線Ｕｉの電位が変化すると、駆動用ＴＦＴ１１０のゲート電位は同じ量（Ｖ１−Ｖ２）だけ変化する。このため、駆動用ＴＦＴ１１０のゲート電位Ｖｇは、次式（３）のようになる。
Ｖｇ＝Ｖｄａ＋Ｖｔｈ＋Ｖ１−Ｖ２  …（３）【００６２】
最後に時刻ｔ６において、制御配線Ｒｉの電位がハイレベルに変化する。このため、スイッチ用ＴＦＴ１１３が導通状態になり、駆動用ＴＦＴ１１０のドレイン端子には電源配線Ｖｐから電位ＶＤＤが印加される。また、コンデンサ１２１には電位差（Ｖｄａ＋Ｖｔｈ−Ｖ２）が保持されているので、駆動用ＴＦＴ１１０のゲート電位は時刻ｔ６以降も（Ｖｄａ＋Ｖｔｈ＋Ｖ１−Ｖ２）となる。このため、電源配線Ｖｐから共通陰極Ｖｃｏｍには、駆動用ＴＦＴ１１０のゲート電位（Ｖｄａ＋Ｖｔｈ＋Ｖ１−Ｖ２）から駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈを引いた電圧（Ｖｄａ＋Ｖ１−Ｖ２）に応じた電流が流れ、有機ＥＬ素子１３０は当該電流に応じた輝度で発光する。【００６３】
そこで、走査線Ｇｉの電位がハイレベルである期間（時刻ｔ１から時刻ｔ４）にデータ線Ｓｊに印加されるデータ電位Ｖｄａは、有機ＥＬ素子１３０を所望の輝度で発光させるために本来印加すべきデータ電位Ｖｄａ’から制御配線Ｕｉの電位の振幅分（Ｖ１−Ｖ２）を引いた電位に設定される。これを式で表すと、次式（４）のようになる。
Ｖｄａ＝Ｖｄａ’−（Ｖ１−Ｖ２）  …（４）【００６４】
式（４）で求めたデータ電位Ｖｄａをデータ線Ｓｊに印加し、制御配線Ｕｉの電位を（Ｖ１−Ｖ２）だけ変化させることにより、駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈのばらつきを補償しながら、有機ＥＬ素子１３０を所望の輝度で発光させることができる。【００６５】
図３に示すように、ゲートドライバ回路１２は、制御配線Ｕｉの電位を２段階（Ｖ１とＶ２）に変化させる。このため、ゲートドライバ回路１２の最終段には、バッファ回路として、図４に示すインバータ回路が設けられる。図４に示すインバータ回路は、入力信号ＩＮに応じて、制御配線Ｕｉの電位を２段階に変化させる。【００６６】
制御配線Ｕｉの電位を３段階以上に変化させるためには、図４よりも複雑な回路が必要になり、ドライバ回路の面積が増大する。このため、ドライバ回路をガラス基板上に形成する場合には、額縁の拡大と歩留りの低下が問題になり、ドライバ回路をＩＣに内蔵する場合には、チップ面積の増大に伴うコストの上昇と歩留りの低下、および、回路の複雑化に伴う消費電力の増大が問題となる。本実施形態に係る表示装置は、制御配線Ｕｉの配線の電位を２段階に変化させるゲートドライバ回路１２を備えている。このようなゲートドライバ回路は、簡単に構成することができる。【００６７】
以上に示すように、本実施形態に係る表示装置は、複数の画素回路１００、ゲートドライバ回路１２およびソースドライバ回路１３を備え、画素回路１００は、駆動用ＴＦＴ１１０、スイッチ用ＴＦＴ１１１〜１１３、コンデンサ１２１および有機ＥＬ素子１３０を含んでいる。また、ソースドライバ回路１３は、データ線Ｓｊに対して有機ＥＬ素子１３０への印加電圧が発光閾値電圧Ｖｔｈ＿ｏｌｅｄ以下となる電位を与え、ゲートドライバ回路１２は、制御配線Ｕｉの電位を２段階（Ｖ１とＶ２）に変化させる。【００６８】
このようにデータ線Ｓｊには有機ＥＬ素子１３０への印加電圧が発光閾値電圧Ｖｔｈ＿ｏｌｅｄ以下となる電位が与えられるので、データ線Ｓｊの電位を画素回路１００に書き込んだだけでは有機ＥＬ素子１３０は発光せず、制御配線Ｕｉの電位がＶ１に変化した後に有機ＥＬ素子１３０は発光する。また、スイッチ用ＴＦＴ１１２を導通状態に、スイッチ用ＴＦＴ１１３を非導通状態に制御することにより、駆動用ＴＦＴ１１０のゲート・ソース間に閾値電圧Ｖｔｈを印加することができる。その状態で、駆動用ＴＦＴ１１０が導通状態となる電位を制御配線Ｕｉに印加することにより、駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈにかかわらず、駆動用ＴＦＴ１１０を所望の輝度で発光させることができる。このように、駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈのばらつきを補償しながら、データ電位Ｖｄａを画素回路１００に書き込むときに、共通陰極Ｖｃｏｍの電位を固定したままで有機ＥＬ素子１３０を非発光状態にすることができる。【００６９】
このため、ある画素回路１００に書き込みを行っている間も他の画素回路１００の有機ＥＬ素子１３０は発光し続けるので、ある画素回路に書き込みを行っている間は他の画素回路の有機ＥＬ素子が発光しなくなる表示装置よりも、発光デューティー比は高くなり、表示品位も高くなる。また、共通陰極Ｖｃｏｍの電位を分割して制御する必要はないので、有機ＥＬ素子１３０の陰極をパターニングする必要もなく、その分だけ表示装置のコストは低くなる。また、制御配線Ｕｉの電位を２段階に変化させるゲートドライバ回路１２は簡単に構成することができる。したがって、発光デューティー比が高く、有機ＥＬ素子１３０の陰極のパターニングが不要な、高表示品位かつ低コストの表示装置（有機ＥＬディスプレイ）を得ることができる。【００７０】
また、駆動用ＴＦＴ１１０と画素回路１００内のすべてのスイッチング素子（スイッチ用ＴＦＴ１１１〜１１３）をＴＦＴで構成することにより、表示装置を容易かつ高性能に製造することができる。特に、駆動用ＴＦＴ１１０と画素回路１００内のすべてのスイッチング素子をｎチャネル型トランジスタで構成することにより、すべてのトランジスタを同じマスクを用いて同じプロセスで製造し、表示装置のコストを下げることができる。また、同じチャネル型のトランジスタは異なるチャネル型のトランジスタよりも接近して配置できるので、同じ面積により多くのトランジスタを配置することができる。【００７１】
なお、本実施形態に係る表示装置については、各種の変形例を構成することができる。例えば、画素回路１００ではスイッチ用ＴＦＴ１１１、１１２のゲート端子を同じ配線（走査線Ｇｉ）に接続することとしたが、スイッチ用ＴＦＴ１１１、１１２のゲート端子を別の制御配線に接続し、２本の制御配線の電位をほぼ同じタイミングで変化させてもよい（第１の変形例）。【００７２】
また、時刻ｔ１から時刻ｔ４までの間（スイッチ用ＴＦＴ１１１が導通状態にある間）に駆動用ＴＦＴ１１０のソース端子まで流れた電流は、有機ＥＬ素子１３０の抵抗成分とスイッチ用ＴＦＴ１１１の導通時の抵抗成分とに応じて、有機ＥＬ素子１３０とスイッチ用ＴＦＴ１１１に流れる。一般に、有機ＥＬ素子の寿命は、電流を多く流すほど短くなる。そこで、有機ＥＬ素子１３０に電流が流れることを防止するために、データ電位Ｖｄａを共通陰極Ｖｃｏｍの電位ＶＳＳ以下にしてもよい（第２の変形例）。これを式で表すと、次式（５）のようになる。
Ｖｄａ≦ＶＳＳ  …（５）【００７３】
式（５）を満たすデータ電位Ｖｄａを使用すれば、有機ＥＬ素子１３０の陽極と陰極は同電位になるか、有機ＥＬ素子１３０に逆方向バイアス電圧が印加されるかのいずれかになる。したがって、時刻ｔ１から時刻ｔ４までの間（スイッチ用ＴＦＴ１１１が導通状態にある間）に有機ＥＬ素子１３０に電流が流れることを防止し、有機ＥＬ素子１３０の寿命を延ばすことができる。【００７４】
また、図３では、走査線Ｇｉの電位をハイレベルに変化させた後に、制御配線Ｕｉの電位を低くする（Ｖ１からＶ２に変化させる）こととしたが、走査線Ｇｉの電位をハイレベルに変化させるより前に、制御配線Ｕｉの電位を低くしてもよい（第３の変形例）。この方法によれば、走査線Ｇｉの本数が多く、走査線Ｇｉの電位がハイレベルである時間が短い場合でも、駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈのばらつきを補償することができる。ただし、この方法を用いると、有機ＥＬ素子１３０に順方向バイアス電圧が印加されて、有機ＥＬ素子１３０が不要に発光し、画面のコントラストが低下することがある。したがって、図３に示すように、走査線Ｇｉの電位をハイレベルに変化させた後に、制御配線Ｕｉの電位を低くするほうがより好ましい。【００７５】
また、ゲートドライバ回路１２に、制御配線Ｕｉの電位を高くするタイミング（図３では時刻ｔ５）を調整する機能を設けてもよい（第４の変形例）。このように制御配線Ｕｉの電位の変化タイミングを調整することにより、有機ＥＬ素子１３０の発光期間の長さを調整し、有機ＥＬ素子１３０の発光デューティー比を調整することができる。したがって、有機ＥＬディスプレイのように、ホールド型表示を行う表示装置の欠点である動画ぼやけを解消することができる。【００７６】
また、ゲートドライバ回路１２に、制御配線Ｒｉの電位をハイレベルにするタイミング（図３では時刻ｔ６）を調整する機能を設けてもよい（第５の変形例）。このように制御配線Ｒｉの電位の変化タイミングを調整することにより、有機ＥＬ素子１３０の発光期間の長さを調整し、有機ＥＬ素子１３０の発光デューティー比を調整することができる。したがって、第４の変形例に係る表示装置と同様の効果が得られる。【００７７】
（第２の実施形態）
図５は、本発明の第２の実施形態に係る表示装置に含まれる画素回路の回路図である。図５に示す画素回路２００は、駆動用ＴＦＴ１１０、スイッチ用ＴＦＴ１１１〜１１３、２１４、コンデンサ１２１、および、有機ＥＬ素子１３０を備えている。画素回路２００に含まれるＴＦＴは、いずれもｎチャネル型である。本実施形態の構成要素のうち、第１の実施形態と同一の要素については、同一の参照符号を付して説明を省略する。【００７８】
画素回路２００は、第１の実施形態に係る画素回路１００に対して、電源配線Ｖｒｅｆと制御配線Ｗｉを追加し、電源配線Ｖｒｅｆと駆動用ＴＦＴ１１０のゲート端子との間にスイッチ用ＴＦＴ２１４を設け、スイッチ用ＴＦＴ２１４のゲート端子を制御配線Ｗｉに接続する変更を施したものである。電源配線Ｖｒｅｆには、一定の初期電位Ｖｉｎｉが印加される。【００７９】
図６は、画素回路２００のタイミングチャートである。図６には、走査線Ｇｉ、制御配線Ｒｉ、Ｕｉ、Ｗｉおよびデータ線Ｓｊの電位の変化が記載されている。時刻ｔ４より前では、制御配線Ｗｉの電位はローレベルに制御される。このため、スイッチ用ＴＦＴ２１４は非導通状態にあり、画素回路２００は画素回路１００と同様に動作する。ただし、画素回路１００では時刻ｔ３から時刻ｔ４までの間に駆動用ＴＦＴ１１０のゲート・ソース間に閾値電圧Ｖｔｈが印加される必要があるが、画素回路２００ではその必要はない。【００８０】
次に時刻ｔ４において、制御配線Ｗｉの電位がハイレベルに変化する。このため、スイッチ用ＴＦＴ２１４は導通状態になり、電源配線Ｖｒｅｆからスイッチ用ＴＦＴ２１４を経由して駆動用ＴＦＴ１１０のゲート端子とドレイン端子に初期電位Ｖｉｎｉが印加される。ただし、初期電位Ｖｉｎｉは、駆動用ＴＦＴ１１０が導通状態となるように決定される。具体的には、初期電位Ｖｉｎｉは、すべての画素回路２００において、駆動用ＴＦＴ１１０のソース電位Ｖｄａとの差が駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈ以上となるように決定される。これを式で表すと、次式（６）のようになる。
Ｖｔｈ≦Ｖｉｎｉ−（Ｖｄａの最大値）  …（６）【００８１】
次に時刻ｔ５において、制御配線Ｗｉの電位がローレベルに変化する。このため、スイッチ用ＴＦＴ２１４は非導通状態になり、駆動用ＴＦＴ１１０のゲート端子（および、これに短絡されたドレイン端子）からソース端子に電流が流れ、駆動用ＴＦＴ１１０のゲート電位は徐々に下降する。駆動用ＴＦＴ１１０のゲート・ソース間電圧が駆動用ＴＦＴ１１０の閾値電圧Ｖｔｈに等しくなったときに、駆動用ＴＦＴ１１０は非導通状態になり、駆動用ＴＦＴ１１０のゲート電位はその後は下降しなくなる。この時点で、駆動用ＴＦＴ１１０は、閾値電圧Ｖｔｈにかかわらず、ゲート・ソース間に閾値電圧Ｖｔｈが印加された状態になる。また、コンデンサ１２１の電極間の電位差は（Ｖｄａ＋Ｖｔｈ−Ｖ２）になる。これ以降、コンデンサ１２１にはこの電位差が保持される。時刻ｔ６以降、画素回路２００は、画素回路１００の時刻ｔ４以降と同様に動作する。【００８２】
以上に示すように、画素回路２００は駆動用ＴＦＴ１１０のゲート端子と電源配線Ｖｒｅｆとの間にスイッチ用ＴＦＴ２１４を備え、電源配線Ｖｒｅｆには駆動用ＴＦＴ１１０が導通状態となる電位が与えられる。したがって、スイッチ用ＴＦＴ２１４を導通状態に制御することにより、電源配線Ｖｐの電位ＶＤＤを駆動用ＴＦＴ１１０のゲート端子に印加することなく、駆動用ＴＦＴ１１０のゲート・ソース間の閾値電圧Ｖｔｈを印加することができる。したがって、本実施形態に係る表示装置によれば、消費電力を削減することができる。また、電源配線Ｖｒｅｆに駆動用ＴＦＴ１１０が導通状態となる電位を与えることにより、駆動用ＴＦＴ１１０のゲート・ソース間に閾値電圧Ｖｔｈを印加するまでの時間を短縮し、解像度の高い表示装置を構成することが可能となる。【００８３】
なお、本発明の表示装置については、各種の変形例を構成することができる。例えば、第２の実施形態に係る表示装置についても、第１の実施形態と同様に、第１〜第５の変形例を構成してもよい。【００８４】
また、本発明の表示装置は、図７に示す画素回路を備えていてもよい。図７に示す画素回路２５０は、画素回路２００に対して、スイッチ用ＴＦＴ２１４の一端を制御配線Ｗｉに接続し、電源配線Ｖｒｅｆを削除する変更を施したものである。このようにスイッチ用ＴＦＴ２１４のゲート端子を他の端子と同じ配線に接続することにより、配線を１本削減し、表示装置の開口率や歩留まりを高くすることができる。【００８５】
また、以上の説明では、画素回路は電気光学素子として有機ＥＬ素子を含むこととしたが、画素回路は電気光学素子として、半導体ＬＥＤ（Light Emitting Diode）やＦＥＤの発光部など、有機ＥＬ素子以外の電流駆動型の電気光学素子を含んでいてもよい。【００８６】
また、以上の説明では、画素回路は、電気光学素子の駆動素子として、ガラス基板などの絶縁基板上に形成されるＭＯＳトランジスタ（ここでは、シリコンゲートＭＯＳ構造を含めて、ＭＯＳトランジスタという）であるＴＦＴを含むこととした。これに限らず、画素回路は、電気光学素子の駆動素子として、電流制御端子に印加する制御電圧に応じて出力電流が変化し、出力電流がゼロとなる制御電圧（閾値電圧）を有する任意の電圧制御型の素子を含んでいてもよい。このため、電気光学素子の駆動素子には、例えば、半導体基板上に形成されるＭＯＳトランジスタなども含む、一般の絶縁ゲート型電界効果トランジスタを用いることができる。駆動素子として絶縁ゲート型電界効果トランジスタを用いることにより、駆動素子の閾値電圧のばらつきを補償するときに、駆動素子を流れる電流が電気光学素子に流れることを防止することができる。これにより、電気光学素子の不要な発光を防止し、画面のコントラストを高め、電気光学素子の劣化を抑制することができる。【００８７】
また、以上の説明では、画素回路はスイッチング素子としてＴＦＴを含むこととしたが、画素回路はスイッチング素子として、半導体基板上に形成されるＭＯＳトランジスタなども含む、一般の絶縁ゲート型電界効果トランジスタを含んでいてもよい。【００８８】
また、本発明は上述した各実施形態に限定されるものではなく、種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態も、本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８９】
本発明の表示装置は、発光デューティー比が高く、電気光学素子の一方の電極のパターニングが不要で、高表示品位かつ低コストであるという効果を奏するので、有機ＥＬディスプレイやＦＥＤなど、電流駆動型の表示素子を備えた各種の表示装置に利用することができる。
【図１】
2009142033.tif 000003
【図２】
2009142033.tif 000004
【図３】
2009142033.tif 000005
【図４】
2009142033.tif 000006
【図５】
2009142033.tif 000007
【図６】
2009142033.tif 000008
【図７】
2009142033.tif 000009
【図８】
2009142033.tif 000010
【図９】
2009142033.tif 000011
【手続補正書】
【提出日】平成22年9月14日(2010.9.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
電流制御型の駆動方式を採用した有機ＥＬディスプレイについては、従来から各種の画素回路が知られている（例えば、非特許文献１〜４）。図８は、非特許文献４に記載された画素回路の回路図である。図８に示す画素回路９００は、駆動用ＴＦＴ９１０、スイッチ用ＴＦＴ９１１〜９１３、コンデンサ９２１、および、有機ＥＬ素子９３０を備えている。画素回路９００に含まれるＴＦＴは、いずれもｎチャネル型である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明の第９の局面は、電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路であって、
第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、
前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、
前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、
前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、
前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサと、
前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子とを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明の第１０の局面は、本発明の第９の局面において、
前記第４のスイッチング素子の制御端子は、前記第４の配線に接続されていることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明の第１１の局面は、電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路の駆動方法であって、
前記画素回路が、第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを含む場合に、
前記第１および第２のスイッチング素子を導通状態に、前記第３のスイッチング素子を非導通状態に制御し、前記データ線に対して、表示データに応じて変化し、かつ、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与えるステップと、
前記第３の配線の電位を２段階に変化させるステップと、
前記第１および第２のスイッチング素子を非導通状態に、前記第３のスイッチング素子を導通状態に制御するステップとを備える。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
本発明の第１２の局面は、本発明の第１１の局面において、
前記画素回路が、前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに含む場合に、
前記第４の配線に前記駆動素子が導通状態となる電位を与えておき、前記第１および第２のスイッチング素子が導通状態で、前記第３のスイッチング素子が非導通状態である間に、前記第４のスイッチング素子を導通状態に制御するステップをさらに備える。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
本発明の第９および第１０の局面によれば、本発明の第２および第３の局面に係る表示装置に含まれる画素回路を構成し、これを用いて、発光デューティー比が高く、電気光学素子の一方の電極のパターニングが不要な、高表示品位かつ低コストの表示装置を得ることができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
本発明の第１１の局面によれば、本発明の第１の局面と同様の理由により、電気光学素子の一方の電極のパターニングが行われていない低コストの表示装置において、発光デューティー比を高くし、表示品位を高くすることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
本発明の第１２の局面によれば、第４の配線に駆動素子が導通状態となる電位を与え、第４のスイッチング素子を導通状態に制御することにより、第１の配線の電位を駆動素子の制御端子に印加することなく、短時間で、駆動素子の制御端子と第１の端子との間に閾値電圧を印加することができる。これにより、表示装置の消費電力を削減すると共に、解像度の高い表示装置を構成することが可能となる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
制御配線Ｕｉの電位を３段階以上に変化させるためには、図４よりも複雑な回路が必要になり、ドライバ回路の面積が増大する。このため、ドライバ回路をガラス基板上に形成する場合には、額縁の拡大と歩留りの低下が問題になり、ドライバ回路をＩＣに内蔵する場合には、チップ面積の増大に伴うコストの上昇と歩留りの低下、および、回路の複雑化に伴う消費電力の増大が問題となる。本実施形態に係る表示装置は、制御配線Ｕｉの電位を２段階に変化させるゲートドライバ回路１２を備えている。このようなゲートドライバ回路は、簡単に構成することができる。
【手続補正１１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、
前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを備え、
前記画素回路は、
第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、
前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、
前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、
前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、
前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを含み、
前記表示信号出力回路は、前記データ線に対して、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与え、
前記走査信号出力回路は、前記第３の配線の電位を２段階に変化させることを特徴とする、表示装置。
【請求項２】
前記画素回路は、前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに含む、請求項１に記載の表示装置。
【請求項３】
前記第４のスイッチング素子の制御端子は、前記第４の配線に接続されていることを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記第４の配線には、前記駆動素子が導通状態となる電位が与えられることを特徴とする、請求項２に記載の表示装置。
【請求項５】
前記画素回路に対する書き込み時には、前記第１および第２のスイッチング素子は導通状態に、前記第３のスイッチング素子は非導通状態に制御されることを特徴とする、請求項１に記載の表示装置。
【請求項６】
前記走査信号出力回路は、前記第３の配線の電位の変化タイミングを調整する機能を有することを特徴とする、請求項１に記載の表示装置。
【請求項７】
前記走査信号出力回路は、前記第３のスイッチング素子の制御端子に与える電位の変化タイミングを調整する機能を有することを特徴とする、請求項１に記載の表示装置。
【請求項８】
前記電気光学素子は有機ＥＬ素子で構成されていることを特徴とする、請求項１に記載の表示装置。
【請求項９】
電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路であって、
第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、
前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、
前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、
前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、
前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、
前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサと、
前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子とを備えた、画素回路。
【請求項１０】
前記第４のスイッチング素子の制御端子は、前記第４の配線に接続されていることを特徴とする、請求項９に記載の画素回路。
【請求項１１】
電流駆動型の表示装置に複数の走査線と複数のデータ線の各交差点に対応して複数個配置される画素回路の駆動方法であって、
前記画素回路が、第１の配線と第２の配線とを結ぶ経路上に設けられ、制御端子、第１の端子および第２の端子を有し、前記経路を流れる電流を制御する駆動素子と、前記駆動素子の第１の端子に接続して前記経路上に前記駆動素子と直列に設けられ、前記経路を流れる電流に応じた輝度で発光する電気光学素子と、前記駆動素子の第１の端子と前記データ線との間に設けられた第１のスイッチング素子と、前記駆動素子の制御端子と第２の端子との間に設けられた第２のスイッチング素子と、前記駆動素子の第２の端子と前記第１の配線との間に設けられた第３のスイッチング素子と、前記駆動素子の制御端子と第３の配線との間に設けられたコンデンサとを含む場合に、
前記第１および第２のスイッチング素子を導通状態に、前記第３のスイッチング素子を非導通状態に制御し、前記データ線に対して、表示データに応じて変化し、かつ、前記電気光学素子への印加電圧が発光閾値電圧以下となる電位を与えるステップと、
前記第３の配線の電位を２段階に変化させるステップと、
前記第１および第２のスイッチング素子を非導通状態に、前記第３のスイッチング素子を導通状態に制御するステップとを備えた、画素回路の駆動方法。
【請求項１２】
前記画素回路が、前記駆動素子の制御端子と第４の配線との間に設けられた第４のスイッチング素子をさらに含む場合に、
前記第４の配線に前記駆動素子が導通状態となる電位を与えておき、前記第１および第２のスイッチング素子が導通状態で、前記第３のスイッチング素子が非導通状態である間に、前記第４のスイッチング素子を導通状態に制御するステップをさらに備えた、請求項１１に記載の画素回路の駆動方法。
【国際調査報告】
2009142033.tif 000012
2009142033.tif 000013
2009142033.tif 000014
2009142033.tif 000015