(57)【要約】  ＭＯＳＦＥＴ１０〜４０からなるフルブリッジ回路と、還流ダイオード５１〜５４からなるダイオードブリッジ回路と、これらのブリッジ回路間を接続する正負直流母線１００Ｐ，１００Ｎと、各母線１００Ｐ，１００Ｎに設けられたブロックダイオード５５，５６と、誘導性負荷２と、直流電源１と、を備える。フルブリッジ回路の交流端子とダイオードブリッジ回路の交流端子とを接続すると共に、ＭＯＳＦＥＴ１０，３０の寄生ダイオード１１，３１に対してブロックダイオード５５を逆方向に接続し、かつ、ＭＯＳＦＥＴ２０，４０の寄生ダイオード２１，４１に対してブロックダイオード５６を逆方向に接続する。これにより、回路部品数が少なく、コストの低減を可能にしたインバータ、整流器等の電力変換器及びその制御装置を提供する。
2013136623.tif 000002
【特許請求の範囲】
【請求項１】
寄生ダイオードを有する４つの半導体スイッチング素子からなるフルブリッジ回路と、
４つの還流ダイオードからなるダイオードブリッジ回路と、
前記フルブリッジ回路の一対の直流端子と前記ダイオードブリッジ回路の一対の直流端子とをそれぞれ接続する正側直流母線及び負側直流母線と、
前記正側直流母線に設けられた第１のブロックダイオードと、
前記負側直流母線に設けられた第２のブロックダイオードと、
前記フルブリッジ回路の一対の交流端子間に接続された誘導性負荷と、
前記ダイオードブリッジ回路の一対の直流端子間に接続された直流電源と、
を備え、
前記フルブリッジ回路の一対の交流端子と前記ダイオードブリッジ回路の一対の交流端子とを接続すると共に、
前記正側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第１のブロックダイオードを逆方向に接続し、かつ、前記負側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第２のブロックダイオードを逆方向に接続したことを特徴とする電力変換器。
【請求項２】
寄生ダイオードを有する４つの半導体スイッチング素子からなるフルブリッジ回路と、
４つの還流ダイオードからなるダイオードブリッジ回路と、
前記フルブリッジ回路の一対の直流端子と前記ダイオードブリッジ回路の一対の直流端子とをそれぞれ接続する正側直流母線及び負側直流母線と、
前記正側直流母線に設けられた第１のブロックダイオードと、
前記負側直流母線に設けられた第２のブロックダイオードと、
前記フルブリッジ回路の一対の交流端子間に接続された単相交流電源と、
前記ダイオードブリッジ回路の一対の直流端子間に接続された直流負荷と、
を備え、
前記フルブリッジ回路の一対の交流端子と前記ダイオードブリッジ回路の一対の交流端子とを接続すると共に、
前記正側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第１のブロックダイオードを逆方向に接続し、かつ、前記負側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第２のブロックダイオードを逆方向に接続したことを特徴とする電力変換器。
【請求項３】
請求項１における前記誘導性負荷に代えてトランスの一次巻線を接続し、かつ、請求項２における前記単相交流電源に代えて前記トランスの二次巻線を接続したことを特徴とする電力変換器。
【請求項４】
請求項１〜３の何れか１項に記載した電力変換器において、
前記半導体スイッチング素子がＭＯＳＦＥＴであることを特徴とする電力変換器。
【請求項５】
請求項１〜３の何れか１項に記載した電力変換器において、
前記還流ダイオードとして、逆回復時間が短く浮遊容量が小さいダイオードを用いたことを特徴とする電力変換器。
【請求項６】
請求項４に記載した電力変換器において、
前記還流ダイオードとして、逆回復時間が短く浮遊容量が小さいダイオードを用いたことを特徴とする電力変換器。
【請求項７】
請求項５に記載した電力変換器において、
前記還流ダイオードがＳｉＣダイオードであることを特徴とする電力変換器。
【請求項８】
請求項６に記載した電力変換器において、
前記還流ダイオードがＳｉＣダイオードであることを特徴とする電力変換器。
【請求項９】
請求項１〜３の何れか１項に記載した電力変換器の前記半導体スイッチング素子をオン・オフ制御する制御装置において、
前記半導体スイッチング素子をパルス幅変調制御する手段を備えたことを特徴とする電力変換器の制御装置。
【請求項１０】
請求項９に記載した制御装置において、
前記電力変換器に対する電圧指令値とキャリアとを比較する比較手段と、
前記比較手段の出力信号を遅延させる第１の遅延手段と、
前記比較手段の出力信号の反転信号を遅延させる第２の遅延手段と、
を備え、
前記第１及び第２の遅延手段の出力信号を前記半導体スイッチング素子の駆動信号として用いることを特徴とする電力変換器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、寄生ダイオードを有するＭＯＳＦＥＴ（Metal Oxide Semiconductor FieldEffect Transistor）等の半導体スイッチング素子を備えた電力変換器、及びその制御装置に関するものである。
【背景技術】
【０００２】
近年、ＭＯＳＦＥＴはスイッチング時間が短く、オン抵抗の低下が進んでいることにより、高周波駆動、小型化、高効率化の観点から電力変換器用半導体スイッチング素子として広く用いられている。
ここで、ＭＯＳＦＥＴが有する寄生ダイオードは、逆回復時間が長く、逆回復耐量も小さいため、ＭＯＳＦＥＴをそのままインバータに使用すると、寄生ダイオードに還流電流が流れ、逆回復時にＭＯＳＦＥＴを破壊してしまう恐れがある。このため、ＭＯＳＦＥＴをインバータに適用する場合には、ＭＯＳＦＥＴの寄生ダイオードを利用せずに応答速度の速い還流ダイオードをＭＯＳＦＥＴに逆並列接続して還流電流の経路を確保することが行われている。【０００３】
図９，図１０は、ＭＯＳＦＥＴを用いた従来のインバータの主回路構成図であり、何れも特許文献１に記載されているものである。
まず、図９のインバータは、４つのＭＯＳＦＥＴ１１０，１２０，１３０，１４０からなるフルブリッジ回路を直流電源１０１の両端に接続して構成されている。ＭＯＳＦＥＴ１１０，１２０，１３０，１４０は、寄生ダイオード１１１，１２１，１３１，１４１と浮遊容量１１２，１２２，１３２，１４２とをそれぞれ有しており、１つのＭＯＳＦＥＴと寄生ダイオード及び浮遊容量により、１つの半導体スイッチング素子が構成されている。【０００４】
ＭＯＳＦＥＴ１１０，１２０，１３０，１４０には、ブロックダイオード１１３，１２３，１３３，１４３がそれぞれ直列に接続されており、これらのＭＯＳＦＥＴとブロックダイオードとの直列接続回路には、還流ダイオード１１４，１２４，１３４，１４４がそれぞれ逆並列に接続されている。
また、ＭＯＳＦＥＴ１１０とブロックダイオード１２３との接続点と、ＭＯＳＦＥＴ１３０とブロックダイオード１４３との接続点との間には、誘導性負荷１０２が接続されている。【０００５】
図９の回路では、ＭＯＳＦＥＴ１１０，１２０，１３０，１４０を適宜オン・オフさせることにより、直流電源１０１の直流電力を単相交流電力に変換して誘導性負荷１０２に供給することができる。
例えば、ＭＯＳＦＥＴ１４０をオン、ＭＯＳＦＥＴ１３０をオフさせた状態でＭＯＳＦＥＴ１１０をオン、ＭＯＳＦＥＴ１２０をオフさせることにより、直流電源１０１→ブロックダイオード１１３→ＭＯＳＦＥＴ１１０→誘導性負荷１０２→ブロックダイオード１４３→ＭＯＳＦＥＴ１４０→直流電源１０１の経路で電流が流れる。次に、ＭＯＳＦＥＴ１１０，１２０のオン・オフの状態を逆にすると、誘導性負荷１０２→ブロックダイオード１４３→ＭＯＳＦＥＴ１４０→還流ダイオード１２４→誘導性負荷１０２の経路で還流電流が流れる。【０００６】
ブロックダイオード１２３は、このときの還流電流が寄生ダイオード１２１に流入しないようにするためのものであり、仮にブロックダイオード１２３がない場合には、寄生ダイオード１２１は逆回復時の耐量が小さいため、破壊されてしまう。このため、誘導性負荷１０２からの還流電流をブロックダイオード１２３により阻止して寄生ダイオード１２１に流さず、応答速度の速い還流ダイオード１２４に流れるように回路が構成されている。
他のブロックダイオード１１３，１３３，１４３及び還流ダイオード１１４，１３４，１４４の作用も、上述したブロックダイオード１２３及び還流ダイオード１２４と同一である。【０００７】
さて、前述したように、ＭＯＳＦＥＴ１１０をオン、ＭＯＳＦＥＴ１２０をオフさせて直流電源１０１→ブロックダイオード１１３→ＭＯＳＦＥＴ１１０→誘導性負荷１０２→ブロックダイオード１４３→ＭＯＳＦＥＴ１４０→直流電源１０１の経路で電流が流れるとき、ＭＯＳＦＥＴ１２０の浮遊容量１２２は直流電源１０１の電圧まで充電される。そして、次にＭＯＳＦＥＴ１１０がオフするときには還流ダイオード１２４が導通するので、ＭＯＳＦＥＴ１２０がオンするまでの期間（ＭＯＳＦＥＴ１１０，１２０が何れもオフの期間）には、ブロックダイオード１２３に浮遊容量１２２の両端電圧（直流電源１０１の電圧）が印加されることになる。
従って、ブロックダイオード１２３には、直流電源電圧に耐えられる高耐圧の素子を使用する必要があり、この点は他のブロックダイオード１１３，１３３，１４３も同様である。【０００８】
そこで、図１０のインバータでは、図９の構成に加え、ブロックダイオード１１３，１２３，１３３，１４３にそれぞれ並列に、ツェナーダイオード（定電圧ダイオード）１１５，１２５，１３５，１４５が接続されている。
図１０のように構成することで、例えば、還流ダイオード１２４が導通しているときに浮遊容量１２２の両端電圧がブロックダイオード１２３に印加されるのを防止することができる。従って、ブロックダイオード１１３，１２３，１３３，１４３には、低耐圧かつ低損失の素子を使用することが可能である。【０００９】
なお、図９に示したように、ＭＯＳＦＥＴとブロックダイオードとの直列接続回路に対して還流ダイオードを逆並列に接続した回路は、特許文献２にも記載されている。このため、特許文献２に記載された従来技術でも、図９と同様にブロックダイオードの高耐圧化が求められることになる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特公平６−３４５９５号公報（第２欄第４行〜第４欄第２４行，第４欄第４５行〜第６欄第９行、第１図，第２図）
【特許文献２】特許第３６１３３３２号公報（段落[００１４]〜[００１９]、図１）
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図９や図１０に示した従来のインバータは、還流電流を寄生ダイオードに流さずに動作可能であるため有用である。しかし、これらの従来技術によると、電力変換器を構成する回路部品の数が多くなり、装置の大型化、高コスト化を招くという問題があった。【００１２】
そこで、本発明の目的は、少ない部品数で構成可能な電力変換器を提供することにある。また、本発明の他の目的は、コストの低減を可能にした電力変換器を提供することにある。
更に、本発明の別の目的は、上記電力変換器の半導体スイッチング素子をオン・オフ制御するために最適な制御装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の電力変換器は、寄生ダイオードを有する４つの半導体スイッチング素子からなるフルブリッジ回路と、４つの還流ダイオードからなるダイオードブリッジ回路と、フルブリッジ回路の直流側とダイオードブリッジ回路の直流側とをそれぞれ接続する正側直流母線及び負側直流母線と、これらの正側，負側直流母線にそれぞれ設けられた第１，第２のブロックダイオードと、フルブリッジ回路の交流側に接続された誘導性負荷と、ダイオードブリッジ回路の直流側に接続された直流電源と、を備えたインバータである。そして、前記フルブリッジ回路及び前記ダイオードブリッジ回路の交流側を接続すると共に、正側直流母線に接続される半導体スイッチング素子の寄生ダイオードに対して第１のブロックダイオードを逆方向に接続し、かつ、負側直流母線に接続される半導体スイッチング素子の寄生ダイオードに対して第２のブロックダイオードを逆方向に接続して構成される。
ここで、前記半導体スイッチング素子は、例えばＭＯＳＦＥＴであり、前記還流ダイオードには、ＳｉＣ（SiliconCarbide）ダイオードのように逆回復時間が短く浮遊容量が小さい素子が用いられる。【００１４】
また、本発明の電力変換器は、前記直流電源の代わりに直流負荷を接続し、前記誘導性負荷の代わりに単相交流電源を接続することにより、整流器を構成することもできる。
更に、前記インバータの誘導性負荷と前記整流器の単相交流電源とをそれぞれトランスの一次巻線、二次巻線に置き換えることにより、直流−直流コンバータを構成することもできる。【００１５】
なお、上記電力変換器を制御する制御装置は、例えばパルス幅変調制御により半導体スイッチング素子をオン・オフ制御するものである。
この制御装置は、電力変換器に対する電圧指令値とキャリアとを比較するコンパレータ等の比較手段と、比較手段の出力信号の論理を反転させる反転手段と、比較手段の出力信号及び反転手段の出力信号を遅延させるオンディレイ回路等の第１，第２の遅延手段とを備えており、第１，第２の遅延手段の出力信号を電力変換器の半導体スイッチング素子の駆動信号として用いるものである。
【発明の効果】
【００１６】
本発明によれば、図９，図１０のように半導体スイッチング素子の各アームにブロックダイオードを設ける必要がなく、電力変換器の正負直流母線のみにブロックダイオードを設ければ済む。また、図１０のようにツェナーダイオードを用いずに、半導体スイッチング素子の寄生ダイオードを経由しない還流電流の経路を確保しながら電力変換動作を行うことができる。
このため、回路を構成する部品数を従来よりも少なくすることができ、構成の簡略化、装置の小型化、コストの低減が可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係るインバータの主回路構成図である。
【図２】本発明の第１実施形態に係る制御装置の構成図である。
【図３】図１のインバータの動作を示す波形図である。
【図４Ａ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図４Ｂ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図４Ｃ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図４Ｄ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図４Ｅ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図５】図１のインバータの動作を示す波形図である。
【図６Ａ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図６Ｂ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図６Ｃ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図６Ｄ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図６Ｅ】本発明の第１実施形態の動作を示すインバータの主回路構成図である。
【図７】本発明の第２実施形態に係るＰＷＭ整流器の主回路構成図である。
【図８】本発明の第３実施形態に係る直流−直流コンバータの主回路構成図である。
【図９】ＭＯＳＦＥＴを用いた従来のインバータの主回路構成図である。
【図１０】ＭＯＳＦＥＴを用いた従来のインバータの主回路構成図である。
【発明を実施するための形態】
【００１８】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の第１実施形態を示す主回路構成図である。この第１実施形態は、図９，図１０と同様に、ＭＯＳＦＥＴのオン・オフにより直流電源の直流電力を単相交流電力に変換してモータ、トランス等の誘導性負荷に供給するインバータに関するものである。
【００１９】
図１において、直流電源１の正極には、正側直流母線１００Ｐを介して第１のブロックダイオード５５のアノードが接続され、直流電源１の負極には、負側直流母線１００Ｎを介して第２のブロックダイオード５６のカソードが接続されている。ブロックダイオード５５のカソードとブロックダイオード５６のアノードとは、４つのＭＯＳＦＥＴ１０，２０，３０，４０からなるフルブリッジ回路の一対の直流端子に接続されている。また、このフルブリッジ回路の一対の交流端子の間には、誘導性負荷２が接続されている。
なお、ＭＯＳＦＥＴ１０，２０，３０，４０は、寄生ダイオード１１，２１，３１，４１及び浮遊容量１２，２２，３２，４２をそれぞれ有している。ここで、第１のブロックダイオード５５は寄生ダイオード１１，３１に対して逆方向に接続され、第２のブロックダイオード５６は寄生ダイオード２１，４１に対して逆方向に接続されている。
【００２０】
更に、還流ダイオード５１，５２の直列接続回路と還流ダイオード５３，５４の直列接続回路とが、直流電源１に対して並列に接続されている。これらの還流ダイオード５１〜５４はダイオードブリッジ回路を構成しており、ダイオードブリッジ回路の一対の直流端子が直流電源１の両端に接続されていることになる。
還流ダイオード５１，５２の直列接続点はＭＯＳＦＥＴ１０，２０の直列接続点に接続され、還流ダイオード５３，５４の直列接続点はＭＯＳＦＥＴ３０，４０の直列接続点に接続されている。すなわち、ダイオードブリッジ回路の一対の交流端子が、ＭＯＳＦＥＴ１０，２０，３０，４０からなるフルブリッジ回路の一対の交流端子に接続されていることになる。
なお、還流ダイオード５１〜５４としては、逆回復時間が短く、浮遊容量も小さいＳｉＣ（SiliconCarbide）ダイオードを用いることが望ましい。
【００２１】
上記のように構成されたインバータは、誘導性負荷２による還流電流の経路を還流ダイオード５１，５２，５３，５４によって確保することができる。また、寄生ダイオード１１，３１に対して逆方向に接続される第１のブロックダイオード５５と、寄生ダイオード２１，４１に対して逆方向に接続される第２のブロックダイオード５６とを備えることにより、還流電流が寄生ダイオード１１，２１，３１，４１に流れるのを防止し、寄生ダイオード１１，２１，３１，４１の逆回復電流によるＭＯＳＦＥＴ１０，２０，３０，４０の破壊を防止することが可能である。
【００２２】
図２は、図１のインバータをパルス幅変調（ＰＷＭ：Pulse Width Modulation）制御する制御装置の構成図である。
図２において、６１はインバータに対する電圧指令値Ｖ＊と三角波キャリアＣＡとを比較する比較手段である。比較手段６１の出力パルスは、遅延手段としての第１のオンディレイ回路６３に直接入力されると共に、反転回路６２を介して第２のオンディレイ回路６４に入力されている。これらのオンディレイ回路６３，６４は、入力パルスを時間（デッドタイム）ｔｄだけ遅延させてオンさせるものであり、ＭＯＳＦＥＴ１０，２０の同時オン、ＭＯＳＦＥＴ３０，４０の同時オンを防止するために設けられている。第１のオンディレイ回路６３の出力パルスはＭＯＳＦＥＴ１０，４０のゲート信号として、また、第２のオンディレイ回路６４の出力パルスはＭＯＳＦＥＴ２０，３０のゲート信号として、それぞれ出力される。
【００２３】
次に、図１のインバータの動作について、図３，図４Ａ〜図４Ｅ，図５，図６Ａ〜図６Ｅを参照しつつ詳述する。
図３は、インバータに対する電圧指令値Ｖ＊及びキャリアＣＡ、ＭＯＳＦＥＴ１０，２０，３０，４０のゲート信号、誘導性負荷２への印加電圧Ｖｏ、誘導性負荷２の負荷電流（図１における矢印の方向を正方向とする）Ｉｏを示しており、負荷電流Ｉｏは正方向に流れている。
なお、図４Ａ，図４Ｂ，図４Ｃ，図４Ｄ，図４Ｅの回路動作は、図３における期間（１），（２），（３），(４)，（５）にそれぞれ対応している。
【００２４】
まず、図４Ａ（図３の期間（１））では、ＭＯＳＦＥＴ１０，４０がターンオンして誘導性負荷２に直流電源１の電圧Ｅｄｃが印加される（Ｖｏ＝Ｅｄｃ）。これにより、負荷電流Ｉｏは増加していく。なお、図４Ａ〜図４Ｅでは、オン状態のＭＯＳＦＥＴを○印によって囲んであり、負荷電流Ｉｏの経路を破線にて示している。
【００２５】
次に、図４Ｂ（図３の期間（２））では、ＭＯＳＦＥＴ１０，４０がターンオフする。このとき、ＭＯＳＦＥＴ２０，３０もオフしているため、期間（２）はデッドタイムｔｄとなる。従って、誘導性負荷２には直流電源電圧が印加されず、誘導性負荷２に蓄積されたエネルギーは還流ダイオード５３、直流電源１、還流ダイオード５２を経由して放出され、負荷電流Ｉｏが徐々に減少していく。ここで、寄生ダイオード２１に対してブロックダイオード５６が逆方向に接続され、寄生ダイオード３１に対してブロックダイオード５５が逆方向に接続されているので、還流電流が寄生ダイオード２１，３１に流れることはない。このため、寄生ダイオード２１，３１に逆回復電流が流れず、ＭＯＳＦＥＴ２０，３０が破壊される恐れはない。
【００２６】
図４Ｃ（図３の期間（３））では、ＭＯＳＦＥＴ２０，３０がターンオンして誘導性負荷２に直流電源１の電圧（−Ｅｄｃ）が印加され（Ｖｏ＝−Ｅｄｃ）、負荷電流Ｉｏは更に減少していく。ただし、ＭＯＳＦＥＴ３０にはブロックダイオード５５が直列に接続され、ＭＯＳＦＥＴ２０にはブロックダイオード５５が直列に接続されているので、これらのＭＯＳＦＥＴ２０，３０を介して還流電流が流れることはない。
【００２７】
図４Ｄ（図３の期間（４））では、ＭＯＳＦＥＴ２０，３０がターンオフする。このとき、ＭＯＳＦＥＴ１０，４０もオフしているため、この期間（４）はデッドタイムｔｄとなる。このとき、図４Ｂ（図３の期間（２））と同様に、誘導性負荷２には直流電源電圧が印加されず、誘導性負荷２に蓄積されたエネルギーは還流ダイオード５３、直流電源１、還流ダイオード５２を経由して放出され、負荷電流Ｉｏが更に減少していく。また、ブロックダイオード５５，５６の作用により、寄生ダイオード２１，３１には還流電流が流れないため逆回復は発生せず、ＭＯＳＦＥＴ２０，３０が破壊される恐れはない。
【００２８】
図４Ｅ（図３の期間（５））では、ＭＯＳＦＥＴ１０，４０がターンオンするので、誘導性負荷２に対して直流電源１の電圧Ｅｄｃが印加される（Ｖｏ＝Ｅｄｃ）。これにより、負荷電流Ｉｏは増加していく。
ここで、ＭＯＳＦＥＴ１０，４０のターンオン時には、図４Ｅに○で囲んだ還流ダイオード５２，５３がオフするため、これらの還流ダイオード５２，５３には逆回復電流が流れることになる。しかし、還流ダイオード５１〜５４に、逆回復時間が短く浮遊容量も小さいＳｉＣダイオードを用いることにより、シリコンダイオードを用いるに比べて逆回復損失を低減することができる。
【００２９】
図５は、インバータに対する電圧指令値Ｖ＊及びキャリアＣＡ、ＭＯＳＦＥＴ１０，２０，３０，４０のゲート信号、誘導性負荷２への印加電圧Ｖｏ、誘導性負荷２の負荷電流（図１における矢印の方向を正方向とする）Ｉｏを示しており、負荷電流Ｉｏは負方向に流れている。
なお、図６Ａ，図６Ｂ，図６Ｃ，図６Ｄ，図６Ｅの回路動作は、図５における期間（１），（２），（３），(４)，（５）にそれぞれ対応している。
【００３０】
まず、図６Ａ（図５の期間（１））では、ＭＯＳＦＥＴ２０，３０がターンオンして誘導性負荷２に直流電源１の電圧（−Ｅｄｃ）が印加される（Ｖｏ＝−Ｅｄｃ）。これにより、負荷電流Ｉｏは負方向に増加していく。なお、図６Ａ〜図６Ｅでは、オン状態のＭＯＳＦＥＴを○印によって囲んであり、負荷電流Ｉｏの経路を破線にて示している。
【００３１】
次に、図６Ｂ（図５の期間（２））では、ＭＯＳＦＥＴ２０，３０がターンオフする。このとき、ＭＯＳＦＥＴ１０，４０もオフしているため、期間（２）はデッドタイムｔｄとなる。従って、誘導性負荷２には直流電源電圧が印加されず、誘導性負荷２に蓄積されたエネルギーは還流ダイオード５１、直流電源１、還流ダイオード５４を経由して放出され、負荷電流Ｉｏが徐々に減少していく。ここで、寄生ダイオード１１に対してブロックダイオード５６が逆方向に接続され、寄生ダイオード４１に対してブロックダイオード５５が逆方向に接続されているので、還流電流が寄生ダイオード１１，４１に流れることはない。このため、寄生ダイオード１１，４１に逆回復電流が流れず、ＭＯＳＦＥＴ１０，４０が破壊される恐れはない。
【００３２】
図６Ｃ（図５の期間（３））では、ＭＯＳＦＥＴ１０，４０がターンオンして誘導性負荷２に直流電源１の電圧Ｅｄｃが印加され（Ｖｏ＝Ｅｄｃ）、負荷電流Ｉｏは更に減少していく。ただし、ＭＯＳＦＥＴ１０にはブロックダイオード５５が直列に接続され、ＭＯＳＦＥＴ４０にはブロックダイオード５５が直列に接続されているので、これらのＭＯＳＦＥＴ１０，４０を介して還流電流が流れることはない。
【００３３】
図６Ｄ（図５の期間（４））では、ＭＯＳＦＥＴ１０，４０がターンオフする。このとき、ＭＯＳＦＥＴ２０，３０もオフしているため、この期間（４）はデッドタイムｔｄとなる。このとき、図６Ｂ（図５の期間（２））と同様に、誘導性負荷２には直流電源電圧が印加されず、誘導性負荷２に蓄積されたエネルギーは還流ダイオード５１、直流電源１、還流ダイオード５４を経由して放出され、負荷電流Ｉｏが更に減少していく。また、ブロックダイオード５５，５６の作用により、寄生ダイオード１１，４１には還流電流が流れないため逆回復は発生せず、ＭＯＳＦＥＴ１０，４０が破壊される恐れはない。
【００３４】
図６Ｅ（図５の期間（５））では、ＭＯＳＦＥＴ２０，３０がターンオンするので、誘導性負荷２に対して直流電源１の電圧（−Ｅｄｃ）が印加される（Ｖｏ＝−Ｅｄｃ）。これにより、負荷電流Ｉｏは負方向に増加していく。
ここで、ＭＯＳＦＥＴ２０，３０のターンオン時には、図６Ｅに○で囲んだ還流ダイオード５１，５４がオフするため、これらの還流ダイオード５１，５４には逆回復電流が流れることになる。しかし、還流ダイオード５１〜５４に、逆回復時間が短く浮遊容量も小さいＳｉＣダイオードを用いることにより、シリコンダイオードを用いるに比べて逆回復損失を低減することができる。
【００３５】
以上のように、本実施形態によれば、寄生ダイオード１１，２１，３１，４１に逆回復電流を流すことなく動作可能であり、逆回復損失によるＭＯＳＦＥＴ１０，２０，３０，４０の破壊を防止することができる。
【００３６】
次に、図７は、本発明の第２実施形態を示す主回路構成図である。図７において、図１と同じ回路部品には図１と同じ番号を付してあり、以下では図１と異なる部分を中心に説明する。なお、図７では、ＭＯＳＦＥＴ１０，２０，３０，４０を簡略化したスイッチにより示しているが、同１と同様に、ＭＯＳＦＥＴ１０，２０，３０，４０は寄生ダイオード１１，２１，３１，４１及び浮遊容量１２，２２，３２，４２をそれぞれ有している。
【００３７】
この第２実施形態では、図１における直流電源１の代わりに直流負荷８０が接続され、図１における誘導性負荷２の代わりに単相交流電源７０と交流リアクトル１１１，１１２が接続されている。すなわち、第２実施形態の電力変換器は、図７のＭＯＳＦＥＴ１０，２０，３０，４０をオン・オフすることにより、単相交流電源７０の交流電力を整流して直流電力に変換するＰＷＭ整流器を構成している。
【００３８】
この第２実施形態においては、ＭＯＳＦＥＴ１０，２０，３０，４０のオン・オフにより単相交流電源７０から直流負荷８０に供給する直流電圧を調整し、入力力率を１に制御している。また、ブロックダイオード５５，５６の作用により、単相交流電源７０を介して流れる還流電流は第１実施形態と同様にＭＯＳＦＥＴ１０，２０，３０，４０の寄生ダイオードに流れないため、逆回復損失によるＭＯＳＦＥＴ１０，２０，３０，４０の破壊を防止することができる。
【００３９】
図８は、本発明の第３実施形態を示す主回路構成図である。図８において、図１，図７と同じ回路部品にはこれらの図と同じ番号を付してあり、以下では図１，図７と異なる部分を中心に説明する。
この第３実施形態は、図１とほぼ同様に構成された直流−交流変換回路（インバータ）２００と、図７とほぼ同様に構成された交流−直流変換回路（ＰＷＭ整流器）３００とをトランス９０を介して接続することにより、回路全体として直流−直流コンバータを構成したものである。
【００４０】
すなわち、直流−交流変換回路２００の交流出力側にはトランス９０の一次巻線９１が接続され、その二次巻線９２にはＭＯＳＦＥＴ１０Ａ，２０Ａ，３０Ａ，４０Ａからなるフルブリッジ回路の一対の交流端子が接続され、かつ、ＳｉＣダイオード等の還流ダイオード５１Ａ，５２Ａ，５３Ａ，５４Ａからなるダイオードブリッジ回路の一対の交流端子が接続されている。また、前記フルブリッジ回路と前記ダイオードブリッジ回路との間の正側直流母線１００ＰＡ，負側直流母線１００ＮＡには、ブロックダイオード５５Ａ，５６Ａがそれぞれ図示の極性で接続され、ダイオードブリッジ回路の一対の直流端子間には直流負荷８１が接続されている。
【００４１】
この第３実施形態では、直流−交流変換回路２００のＭＯＳＦＥＴ１０，２０，３０，４０のオン・オフにより直流電源１の直流電力を交流電力に変換し、トランス９０を介して入力された交流電力を、交流−直流変換回路３００のＭＯＳＦＥＴ１０Ａ，２０Ａ，３０Ａ，４０Ａのオン・オフにより直流電力に変換して直流負荷８１に供給する。この第３実施形態でも、第１，第２実施形態において説明したように、ブロックダイオード５５，５６，５５Ａ，５６Ａの作用により、還流電流が各ＭＯＳＦＥＴの寄生ダイオードに流れないため、逆回復損失によるＭＯＳＦＥＴの破壊を防止することができる。
【００４２】
なお、第３実施形態において、直流電源１及び直流負荷８１を例えば二次電池に置き換えることにより、一方の二次電池の直流高電圧と他方の二次電池の直流低電圧との間で電力変換を行う双方向形の直流−直流コンバータを構成することも可能である。
【産業上の利用可能性】
【００４３】
本発明は、寄生ダイオードを有する半導体スイッチング素子のオン・オフによって直流電力を交流電力に変換し、または、交流電力を直流電力に変換する各種の電力変換器及びその制御装置に利用することができる。
【符号の説明】
【００４４】
１：直流電源
２：誘導性負荷
１０，１０Ａ，２０，２０Ａ，３０，３０Ａ，４０，４０Ａ：ＭＯＳＦＥＴ
１１，２１，３１，４１：寄生ダイオード
１２，２２，３２，４２：浮遊容量
５１，５１Ａ，５２，５２Ａ，５３，５３Ａ，５４，５４Ａ：還流ダイオード
５５，５５Ａ，５６，５６Ａ：ブロックダイオード
６１：コンパレータ
６２：反転回路
６３，６４：オンディレイ回路
７０：単相交流電源
８０，８１：直流負荷
９０：トランス
９１：一次巻線
９２：二次巻線
１００Ｐ，１００ＰＡ：正側直流母線
１００Ｎ，１００ＮＡ：負側直流母線
１１１，１１２：交流リアクトル
２００：直流−交流変換回路
３００：交流−直流変換回路
【図１】
2013136623.tif 000003
【図２】
2013136623.tif 000004
【図３】
2013136623.tif 000005
【図４Ａ】
2013136623.tif 000006
【図４Ｂ】
2013136623.tif 000007
【図４Ｃ】
2013136623.tif 000008
【図４Ｄ】
2013136623.tif 000009
【図４Ｅ】
2013136623.tif 000010
【図５】
2013136623.tif 000011
【図６Ａ】
2013136623.tif 000012
【図６Ｂ】
2013136623.tif 000013
【図６Ｃ】
2013136623.tif 000014
【図６Ｄ】
2013136623.tif 000015
【図６Ｅ】
2013136623.tif 000016
【図７】
2013136623.tif 000017
【図８】
2013136623.tif 000018
【図９】
2013136623.tif 000019
【図１０】
2013136623.tif 000020
【国際調査報告】
2013136623.tif 000021
2013136623.tif 000022
2013136623.tif 000023
2013136623.tif 000024