(57)【要約】圧電素子用駆動回路（１０）は、Ｈブリッジ回路（１１）、ＬＰＦ付き差動増幅回路（１２）、増幅回路（１３）、反転回路（１４）を備える。Ｈブリッジ回路（１１）から出力される互いに逆相の第１、第２駆動信号は、圧電素子（Ｐ）に印加させる。Ｈブリッジ回路（１１）の第１出力端子（ＯＵＴ１）に接続された抵抗器（１５）の両端電圧はＬＰＦ付き差動増幅回路（１２）に入力される。ＬＰＦ付き差動増幅回路（１２）から出力される差動信号は、ローパスフィルタの機能により高調波成分が抑制され、スルーレートが低くなっている。したがって、Ｈブリッジ回路（１１）の第１、第２入力端子（ＩＮ１，ＩＮ２）に入力される第１，第２制御信号のスルーレートも低くなる。これにより、第１、第２制御信号は段階状の波形となり、高調波成分が抑制された信号となる。
2013084709.tif 000002
【特許請求の範囲】
【請求項１】
圧電素子に、互いに逆相の二つの駆動信号を印加する圧電素子用駆動回路であって、
第１入力端子および第２入力端子と、前記圧電素子にそれぞれ接続する第１出力端子および第２出力端子とを有するＨブリッジ回路と、
前記圧電素子と前記第１出力端子との間に接続された電流検出用抵抗と、
前記電流検出用抵抗の両端電圧を入力とする差動増幅回路と、
該差動増幅回路の出力端子に接続された反転回路と、を備え、
該反転回路の入力端子は前記第１入力端子に接続され、前記反転回路の出力端子は前記第２入力端子に接続され、
前記差動増幅回路はスルーレート低下回路を備える、圧電素子用駆動回路。
【請求項２】
前記スルーレート低下回路は、ローパスフィルタ回路である、請求項１に記載の圧電素子用駆動回路。
【請求項３】
前記差動増幅回路出力端子と前記反転入力端子との間に接続されたバンドパスフィルタ付き増幅回路を備える、請求項１または請求項２に記載の圧電素子用駆動回路。
【請求項４】
前記Ｈブリッジ回路の入力電圧は、前記Ｈブリッジ回路を構成するＦＥＴが不飽和領域となる値に設定されている、請求項１乃至請求項３のいずれか１項に記載の圧電素子用駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに逆相の二つの駆動信号を圧電素子に印加する圧電素子用駆動回路に関する。
【背景技術】
【０００２】
従来、圧電素子に与える駆動信号を生成する駆動回路が各種考案されている。例えば、特許文献１には、正帰還ループを用いることで、圧電素子の共振周波数で、当該圧電素子を駆動させる駆動信号を生成する駆動回路が記載されている。【０００３】
また、特許文献１とは別に、従来、位相の逆転する二つの駆動信号をモータ等の負荷に供給するための回路として、Ｈブリッジ回路が実用化されている。Ｈブリッジ回路は、電源電圧に対して２倍の電圧の駆動信号を得られ、低消費電力でありながら、駆動電圧を高くすることができるというメリットがある。したがって、電池等の低電圧電源等により、圧電素子を駆動する場合、特許文献１に示す自励振の駆動回路にＨブリッジ回路を組み込み、Ｈブリッジ回路の二つの出力端子から圧電素子に駆動信号を供給する構成が有効である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−８９３０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、Ｈブリッジ回路はスイッチ制御回路であるため、Ｈブリッジ回路から出力される駆動信号は矩形波となる。また、Ｈブリッジ回路から出力される駆動信号が矩形波であり、駆動回路が自励振回路であることから、フィードバックされて再度Ｈブリッジ回路に入力される制御信号も矩形波となる。すなわち、このような駆動回路では、フィードバックループを伝送する信号が矩形波となり、当然に、圧電素子に印加される駆動波形は定常的に矩形波である。【０００６】
ここで、矩形波は、単位時間あたりの電圧変化量（以下、スルーレート）が急峻な波形であり、圧電素子の共振周波数の周波数成分のみではなく、非常に広範囲の周波数成分を有する。すなわち、圧電素子の実質的な動作に寄与する周波数成分のみでなく、例えば圧電素子の共振周波数の高調波のように、実質的な動作に寄与せず、単に共振して電力を消費するだけの周波数成分も存在する。【０００７】
このため、上述の自励振の駆動回路とＨブリッジ回路を単に組み合わせただけでは、効果的に消費電力を低下させることが容易ではない。【０００８】
したがって、本発明の目的は、圧電素子に対して高い駆動電圧を確保しながら、低消費電力で動作する圧電素子用駆動回路を実現することにある。
【課題を解決するための手段】
【０００９】
この発明の圧電素子用駆動回路は、圧電素子に、互いに逆相の二つの駆動信号を印加する。この圧電素子用駆動回路は、Ｈブリッジ回路、電流検出用抵抗、差動増幅回路、反転回路を備える。Ｈブリッジ回路は、第１入力端子および第２入力端子と、圧電素子にそれぞれ接続する第１出力端子および第２出力端子とを備える。電流検出用抵抗は、圧電素子と第１出力端子との間に接続されている。差動増幅回路は、電流検出用抵抗の両端電圧を入力とする。反転回路は、差動増幅回路の出力端子に接続されている。反転回路の入力端子は第１入力端子に接続され、反転回路の出力端子は第２入力端子に接続されている。差動増幅回路はスルーレート低下回路を備える。【００１０】
この構成では、自励振の駆動回路を実現できる。このため、例えば圧電素子を圧電ポンプに利用した場合、周囲の環境の変化によって圧電素子の共振周波数が変動したとしても、圧電ポンプの変位量が最大となる周波数で効率のよい駆動ができる。また、差動増幅回路にスルーレート低下回路を備えることで、フィードバックされてＨブリッジ回路に入力される制御信号の立ち上がり特性および立ち下がり特性が緩やかになる。このため、圧電素子の駆動信号は、矩形波ではなく、階段状の波形となり、立ち上がり特性および立ち下がり特性が緩やかになる。これにより、圧電素子の動作に寄与しない周波数成分（不要周波数成分）が圧電素子に印加されることを抑制できる。したがって、圧電素子に対して高い駆動電圧を確保しながら、低消費電力で動作する圧電素子用駆動回路を実現できる。これにより、電池によって圧電素子を駆動する場合に、電池の寿命を長くすることができる。【００１１】
また、この発明の圧電素子用駆動回路のスルーレート低下回路は、ローパスフィルタ回路であることが好ましい。【００１２】
この構成では、スルーレート低下回路がローパスフィルタであることにより、比較的簡素な回路構成で、Ｈブリッジ回路に入力される制御信号のスルーレートを低下させることができる。【００１３】
また、この発明の圧電素子用駆動回路は、差動増幅回路出力端子と反転入力端子との間に接続されたバンドパスフィルタ機能を備えた増幅回路を備えることが好ましい。【００１４】
この構成では、比較的簡単な回路構成で、Ｈブリッジ制御信号入力のスルーレートを低下させることができ、これにより消費電力を低下させることができる。【００１５】
また、この発明の圧電素子用駆動回路におけるＨブリッジ回路の入力電圧は、Ｈブリッジ回路を構成するＦＥＴが不飽和領域となる値に設定されていることが好ましい。【００１６】
この構成では、Ｈブリッジ回路から出力される駆動信号の波形の傾斜が緩やかになる。このため、不要周波数成分がさらに抑制された駆動信号を得ることができる。これにより、消費電力をさらに低下させることができる。
【発明の効果】
【００１７】
この発明によれば、圧電素子に対して高い駆動電圧を確保しながら、低消費電力で動作する圧電素子用駆動回路を実現できる。これにより、電池によって圧電素子を駆動する場合に、当該電池の寿命を長くすることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係る圧電素子用駆動回路１０の回路構成図である。
【図２】本発明の第１の実施形態に係るＬＰＦ付き差動増幅回路１２の回路図である。
【図３】Ｈブリッジ回路１１の制御信号および駆動信号と、圧電素子の駆動電圧の波形を示す図である。
【図４】本発明の第１の実施形態に係る圧電素子用駆動回路１０における駆動信号波形と従来の圧電素子用駆動回路における駆動信号波形とを示す図である。
【図５】本発明の第１の実施形態に係る圧電素子用駆動回路によって駆動される圧電素子を用いた圧電ポンプと、従来の駆動回路によって駆動される圧電素子を用いた圧電ポンプとで、スルーレートに対する流量の変化と消費電力の変化を示した図である。
【図６】本発明の第１の実施形態に係る圧電素子用駆動回路によって駆動される圧電素子を用いた圧電ポンプと、従来の駆動回路によって駆動される圧電素子を用いた圧電ポンプとで、流量の時間変化を示した図である。
【図７】本発明の第２の実施形態に係る圧電素子用駆動回路１０Ａの回路構成図である。
【図８】本発明の第２の実施形態に係るＢＰＦ付き差動増幅回路１３Ａの回路図である。
【図９】圧電素子の駆動電圧の波形を示す図である。
【図１０】各種のスルーレート低下回路を示す図である。
【発明を実施するための形態】
【００１９】
本発明の第１の実施形態に係る圧電素子用駆動回路１０について、図を参照して説明する。図１は本発明の第１の実施形態に係る圧電素子用駆動回路１０の回路構成図である。
【００２０】
圧電素子用駆動回路１０は、Ｈブリッジ回路１１、ＬＰＦ付き差動増幅回路１２、増幅回路１３、反転回路１４、抵抗器１５，１６を備える。ＬＰＦ付き差動増幅回路１２が本発明の「スルーレート低下回路」に相当する。なお、本実施形態の圧電素子用駆動回路１０で駆動する圧電素子Ｐは、例えば圧電ポンプに用いられるものである。ただし、基本波がベンディング信号で高調波がコリオリ力のセンシングに寄与しない振動となる圧電ジャイロ等の各種振動センサに用いる圧電素子にも適用することができる。
【００２１】
Ｈブリッジ回路１１は、複数のＦＥＴから構成されており、第１入力端子ＩＮ１、第２入力端子ＩＮ２、第１出力端子ＯＵＴ１、第２出力端子ＯＵＴ２を備える。第１入力端子ＩＮ１は、反転回路１４の入力端子に接続する。第２入力端子ＩＮ２は、反転回路１４の出力端子に接続する。第１出力端子ＯＵＴ１は圧電素子Ｐの第１端子に接続する。第１出力端子ＯＵＴ１と圧電素子Ｐの第１端子との間には、電流検出用抵抗となる抵抗器１５が接続されている。第２出力端子ＯＵＴ２は圧電素子Ｐの第２端子に接続する。第２出力端子ＯＵＴ２と圧電素子Ｐの第２端子との間には、抵抗器１６が接続されている。抵抗器１５，１６は、同じ特性（抵抗値等）を示すものであり、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２とはバランス駆動を行う。
【００２２】
抵抗器１５の両端９０１，９０２は、ＬＰＦ（ローパスフィルタ）付き差動増幅回路１２の入力端子に接続されている。
【００２３】
図２は、本発明の第１の実施形態に係るＬＰＦ付き差動増幅回路１２の回路図である。ＬＰＦ付き差動増幅回路１２は、オペアンプ１２０、抵抗器１２１，１２２、１２３Ｒ，１２４Ｒ、コンデンサ１２３Ｃ，１２４Ｃを備える。
【００２４】
オペアンプ１２０の反転入力端子は、抵抗器１２１を介して、抵抗器１５の第１端９０１に接続する。オペアンプ１２０の非反転入力端子は、抵抗器１２２を介して、抵抗器１５の第２端９０２に接続する。
【００２５】
オペアンプ１２０の出力端子と反転入力端子との間には、抵抗器１２３Ｒとコンデンサ１２３Ｃとの並列回路が接続されている。オペアンプ１２０の非反転入力端子には、抵抗器１２４Ｒとコンデンサ１２４Ｃの並列回路が接続されている。この抵抗器１２４Ｒとコンデンサ１２４Ｃの並列回路におけるオペアンプ１２０の非反転入力端子と反対側の端部には、基準電位となる中間電位ＶＭが印加されている。
【００２６】
抵抗器１２３Ｒとコンデンサ１２３Ｃとの並列回路の素子値、および、抵抗器１２４Ｒとコンデンサ１２４Ｃの並列回路の素子値を適宜設定することで、ローパスフィルタの通過帯域および減衰特性が設定される。圧電素子Ｐは例えば入力信号との共振駆動によりベンディング振動を行う。圧電素子Ｐの共振周波数は例えば２５ｋＨｚである。ローパスフィルタの通過帯域および減衰帯域は、圧電素子Ｐがベンディングする共振周波数が通過帯域内となり、当該共振周波数の３次高調波以上の周波数が減衰帯域内となるように、各素子値が設定されている。
【００２７】
ＬＰＦ付き差動増幅回路１２は、中間電位ＶＭを基準電位として、圧電素子Ｐに印加される駆動電流による抵抗器１５の両端電圧の差動によって動作し、差動信号を出力する。この際、上述のローパスフィルタが設定されていることで、圧電素子Ｐの共振周波数の高調波成分が抑制される。
【００２８】
ＬＰＦ付き差動増幅回路１２の出力端子は、増幅回路１３の入力端子に接続する。増幅回路１３は、入力された差動信号を所定ゲインで増幅し、出力する。この出力信号が第１制御信号となる。
【００２９】
増幅回路１３の出力端子は、反転回路１４の入力端子に接続するとともに、Ｈブリッジ回路１１の第１入力端子ＩＮ１に接続する。この構成により、第１制御信号は、Ｈブリッジ回路１１の第１入力端子ＩＮ１に入力される。
【００３０】
反転回路１４は、第１制御信号の振幅を変化させることなく、位相を反転して、出力する。この出力信号が第２制御信号となり、第１制御信号と逆相の信号である。反転回路１４の出力端子は、上述のようにＨブリッジ回路１１の第２入力端子ＩＮ２に接続されている。この構成により、第２制御信号は、Ｈブリッジ回路１１の第２入力端子ＩＮ２に入力される。
【００３１】
このような構成により、圧電素子Ｐに印加される駆動信号がフィードバックされて、Ｈブリッジ回路１１の制御信号に利用される。この際、圧電素子Ｐがベンディングする共振周波数でのフィードバック系のゲインを１以上とし、位相角を０°とするように、各回路素子の素子値および特性を設定することで、バルクハウゼンの発振条件を満たし、共振周波数による圧電素子Ｐの駆動が実現される。
【００３２】
このような構成からなる圧電素子用駆動回路１０は、次に示すように動作する。図３は、Ｈブリッジ回路１１の制御信号および駆動信号と、圧電素子の駆動電圧の波形を示す図である。図３において、破線は従来の構成による波形であり、実線は本実施形態の構成による波形である。
【００３３】
上述のように圧電素子用駆動回路１０は、バルクハウゼンの発振条件を満たしているので、圧電素子Ｐに流れる電流が徐々に増大すると、これに伴い圧電素子Ｐに印加される電圧も増大する。このような構成において、図示しない電源回路から各増幅回路のアンプに回路駆動用電圧を印加すると、フィードバック系の線路上にある微少なノイズが正帰還し、アンプの飽和条件になるまで増幅され続ける。これにより、回路駆動用電圧に応じた第１制御信号および第２制御信号がＨブリッジ回路１１に入力され、これら第１、第２制御信号に応じた第１、第２駆動信号が圧電素子Ｐに供給される。
【００３４】
ここで、差動増幅回路にローパスフィルタが備えられていないと、図３の破線に示すように、Ｈブリッジ回路１１から出力される第１、第２駆動信号は矩形波となり、フィードバックされる第１、第２制御信号も矩形波となる。したがって、当該第１、第２制御信号により生成される次の第１、第２駆動信号は矩形波となる。これにより、第１駆動信号と第２駆動信号との差分である圧電素子の駆動電圧も矩形波となる。これは、上述のように、圧電素子のベンディング振動に寄与する周波数以外の周波数成分も多分に含み、電力消費量が十分に抑制されていないためである。
【００３５】
しかし、本実施形態の構成を用いることで、ＬＰＦ付き差動増幅回路１２によって圧電素子Ｐの共振周波数の３次以上の高調波成分が抑制されるので、第１、第２制御信号のスルーレートは、図３に示すように低下する。すなわち、第１、第２制御信号の立ち上がりおよび立ち下がりは、急峻ではなく、緩やかになる。言い換えれば、第１、第２制御信号は、Ｌｏｗレベル（電位）からＨｉレベル（電位）への状態遷移およびＨｉレベルからＨｉレベルへの状態遷移が瞬時に切り替わらず、徐々にＬｏｗレベルからＨｉレベル、ＨｉレベルからＬｏｗレベルへ状態遷移する。
【００３６】
ここで、図３に示すように、第１、第２制御信号に対してＬｏｗレベルに近いレベルにスイッチング閾値ＶＴＨ１，ＶＴＨ２を設定する。これにより、第１制御信号と第２制御信号との状態遷移タイミングが異なる。言い換えれば、第１制御信号によるスイッチの切り替えタイミングと、第２制御信号によるスイッチの切り替えタイミングと、が異なる。
【００３７】
このようにスイッチの切り替えタイミングが異なることにより、図３に示すように、第１駆動信号の状態遷移タイミングと第２駆動信号の状態遷移タイミングが異なる。具体的には、第１、第２駆動信号のＨｉレベルの期間がＬｏｗレベルの期間よりも短くなる。
【００３８】
このような制御により、第１駆動信号と第２駆動信号との差分である圧電素子Ｐの駆動電圧は、図３の最下段に示すように、段階状に電圧が遷移しながら振動する信号となる。
【００３９】
図４は、本発明の第１の実施形態に係る圧電素子用駆動回路１０における駆動信号波形と従来の圧電素子用駆動回路における駆動信号波形とを示す図である。図４に示すように、本実施形態の駆動信号は、従来の駆動信号の波形である矩形波と比較して正弦波に近い波形である。これは、不要な高調波成分が抑制されたことを意味する。
【００４０】
したがって、圧電素子Ｐに印加される高調波成分が抑制され、圧電素子Ｐのベンディング動作に寄与しない周波数成分が圧電素子Ｐに印加されることを抑制できる。
【００４１】
また、このような駆動方法で駆動された圧電素子を用いて圧電ポンプを構成することで、次のような作用効果が得られる。
【００４２】
図５は本発明の第１の実施形態に係る圧電素子用駆動回路によって駆動される圧電素子を用いた圧電ポンプと、従来の駆動回路によって駆動される圧電素子を用いた圧電ポンプとで、スルーレートに対する流量の変化と消費電力の変化を示した図である。図５に示すように、スルーレートを低下させても、所定のスルーレートまで殆ど流量は低下しない。一方スルーレートを低下させることで、消費電力を低下させることできる。すなわち、スルーレートを適宜設定することで、流量を低下させることなく消費電力を抑えた圧電ポンプを実現することができる。例えば、図５のような特性を得られる場合であれば、スルーレートを５Ｖ／μｓ程度とすることで、流量を低下させることなく、効果的に消費電力を低下させることができる。
【００４３】
図６は、本実施形態の圧電素子用駆動回路によって駆動される圧電素子を用いた圧電ポンプと、従来の駆動回路によって駆動される圧電素子を用いた圧電ポンプとで、流量の時間変化を示した図である。図６の結果は、同じ容量の電池で駆動した場合の比較例である。
【００４４】
図６に示すように、従来の駆動回路の電池の持続時間を基準として、本実施形態の駆動回路を比較すると、電池の持続時間が２．５倍以上となっていることが分かる。さらに、従来と比較して、流量が大幅に低下することなく、安定した動作を示す。
【００４５】
このように、本実施形態の圧電素子用駆動回路を用いることで、従来の駆動回路よりも大幅に省電力化を行うことができる。特に、当該圧電素子用駆動回路を圧電ポンプの圧電素子の駆動に利用する場合、圧電ポンプの流量を大幅に低下させることなく、大幅に省電力化を行うことができる。
【００４６】
次に、本発明の第２の実施形態に係る圧電素子用駆動回路について、図を参照して説明する。図７は本発明の第２の実施形態に係る圧電素子用駆動回路１０Ａの回路構成図である。
【００４７】
圧電素子用駆動回路１０Ａは、Ｈブリッジ回路１１、ＬＰＦ付き差動増幅回路１２、ＢＰＦ付き増幅回路１３Ａ、反転回路１４、抵抗器１５，１６を備える。
【００４８】
本実施形態の圧電素子用駆動回路１０Ａは、第１の実施形態に示した圧電素子用増幅回路１０に対して、増幅回路１３がＢＰＦ付き増幅回路１３Ａとしている。他の構成は同じであるので、ＢＰＦ付き増幅回路１３Ａを用いたことに関する箇所のみを説明する。
【００４９】
ＢＰＦ付き増幅回路１３Ａの入力端子は、ＬＰＦ付き差動増幅回路１２の出力端子に接続する。ＢＰＦ付き増幅回路１３Ａの出力端子は、反転回路１４の入力端子に接続するとともに、Ｈブリッジ回路１１の第１入力端子ＩＮ１に接続する。
【００５０】
図８は、本発明の第２の実施形態に係るＢＰＦ付き差動増幅回路１３Ａの回路図である。ＢＰＦ付き差動増幅回路１３Ａは、オペアンプ１３０、抵抗器１３１Ｒ，１３２Ｒ，１３３Ｒ、コンデンサ１３１Ｃ，１３２Ｃを備える。
【００５１】
オペアンプ１３０の反転入力端子は、コンデンサ１３１Ｃ、抵抗器１３１Ｒの直列回路を介して、ＬＰＦ付き差動増幅回路１２の出力端子に接続されている。この直列回路において、コンデンサ１３１Ｃは反転入力端子側に配置され、抵抗器１３１ＲはＬＰＦ付き差動増幅回路１２側に配置される。
【００５２】
オペアンプ１３０の出力端子は、抵抗器１３２Ｒを介して、反転入力端子に接続する。オペアンプ１３０の出力端子は、コンデンサ１３２Ｃを介して、コンデンサ１３１Ｃ、抵抗器１３１Ｒの接続点に接続する。
【００５３】
このコンデンサ１３１Ｃと抵抗器１３１Ｒの接続点には、抵抗器１３３Ｒを介して中間電位ＶＭが印加されている。また、オペアンプ１３０の非反転入力端子には、中間電位ＶＭが印加されている。
【００５４】
抵抗器１３１Ｒとコンデンサ１３１Ｃとの直列回路の素子値、および、抵抗器１３２Ｒとコンデンサ１３２Ｃの並列回路の素子値を適宜設定することで、バンドパスフィルタの通過帯域および減衰特性が設定される。圧電素子Ｐの異なる振動モードのベンディングに寄与する共振周波数や共振周波数の２次高調波が減衰帯域内となり、圧電素子Ｐがベンディングする共振周波数が通過帯域内となるように、各素子値が設定されている。
【００５５】
このような構成とすることで、圧電素子Ｐの異なる振動モードのベンディングに寄与する共振周波数を抑制し、さらにＬＰＦ付き差動増幅回路１２で抑制しきれない、圧電素子Ｐのベンディングに寄与しないが消費電力が増加してしまう共振周波数についても抑制することができる。これにより、さらに消費電力を低下させることができる。
【００５６】
なお、上述の各実施形態の説明では、Ｈブリッジ回路１１に入力する第１、第２制御信号の電圧値は、ＦＥＴが線形領域、すなわち不飽和領域となる値に設定されていることが好ましい。この電圧設定は、電源回路からの回路駆動用電圧、および当該回路駆動用電圧から設定可能な中間電位ＶＭを、適宜設定することにより実現できる。
【００５７】
これにより、図９に示すような圧電素子の駆動電圧波形を実現することができる。図９はＦＥＴを線形特性領域で利用した場合の圧電素子への駆動電圧の波形を示す図である。図９に示すように、ＦＥＴの非線形特性領域を用いることで、段階状に電圧が変化する際の電圧の時間変化率を低下させることができる。すなわち、各段でのスルーレートを低下させることができる。これにより、さらに正弦波に近い駆動電圧波形となり、基本周波数（圧電素子のベンディングする共振周波数）を抑制することなく、高調波周波数成分を更に抑制することができる。この結果、さらに消費電力を低下させ、電池を長寿命化することができる。
【００５８】
なお、Ｈブリッジ回路１１に入力する第１、第２制御信号の電圧値における、第１、第２制御信号の振幅が１周期内で最大となる最大ピーク電圧値は、Ｈブリッジ回路１１を構成するＦＥＴが非線形領域、すなわち飽和領域となる値に設定されていると、より好ましい。
【００５９】
前記実施形態では、圧電素子Ｐは共振駆動を行う圧電ポンプであるが、これに限るものではなく、例えば圧電素子単体であってもよい。圧電素子は、例えば、チタン酸ジルコン酸鉛系セラミックスや、ニオブ酸カリウムナトリウム系及びアルカリニオブ酸系セラミックスや、水晶、リチウムタンタレート、リチウムナイオベート等から構成される。また、基本波がベンディング振動で高調波がコリオリ力のセンシングに寄与しない振動となる圧電ジャイロ等の各種振動センサ等であってもよい。
【００６０】
また、前記実施形態では、圧電素子Ｐの振動モードはベンディング振動モードとしたが、これに限るものではない。例えば、厚み縦振動モードを用いて駆動を行ってもよい。
【００６１】
また、前記実施形態ではＨブリッジはＦＥＴで構成されるが、これに限るものではなく、例えば、バイポーラトランジスタで構成されてもよい。
【００６２】
また、前記実施形態では、スルーレート低下回路をローパスフィルタによって形成しているが、これに限るものではない。例えば、位相回路やリニアアンプを差動増幅回路の後段に備えることで実現してもよい。また、ローパスフィルタは多段接続されてもよいし、コンデンサや抵抗器等の受動素子を組み合わせたローパスフィルタや、コンデンサのみでもよい。図１０は、各種のスルーレート低下回路を示す図である。図１０（Ａ）のスルーレート低下回路は、位相回路からなる。図１０（Ｂ）のスルーレート低下回路は、信号ラインとグランド電位との間に接続されたコンデンサのみからなる。図１０（Ｃ）のスルーレート低下回路は、スルーレートの低いリニアアンプからなる。
【００６３】
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６４】
１０，１０Ａ：圧電素子用駆動回路
１１：Ｈブリッジ回路、
１２：ＬＰＦ付き差動増幅回路、
１３：増幅回路、
１３Ａ：ＢＰＦ付き増幅回路、
１４：反転回路、
１５，１６：抵抗器、
１２０：オペアンプ、
１２１，１２２、１２３Ｒ，１２４Ｒ：抵抗器、
１２３Ｃ，１２４Ｃ：コンデンサ、
【図１】
2013084709.tif 000003
【図２】
2013084709.tif 000004
【図３】
2013084709.tif 000005
【図４】
2013084709.tif 000006
【図５】
2013084709.tif 000007
【図６】
2013084709.tif 000008
【図７】
2013084709.tif 000009
【図８】
2013084709.tif 000010
【図９】
2013084709.tif 000011
【図１０】
2013084709.tif 000012
【手続補正書】
【提出日】平成26年11月19日(2014.11.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
なお、Ｈブリッジ回路１１に入力する第１、第２制御信号の電圧値は、ＦＥＴが線形領域、すなわち不飽和領域となる値に限らない。例えば、圧電素子Ｐの振動の振幅をより大きくするために、Ｈブリッジ回路１１に入力する第１、第２制御信号の電圧値における、第１、第２制御信号の振幅が１周期内で最大となる最大ピーク電圧値は、Ｈブリッジ回路１１を構成するＦＥＴが非線形領域、すなわち飽和領域となる値に設定されていてもよい。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記差動増幅回路の出力端子と前記反転回路の入力端子との間に接続されたバンドパスフィルタ付き増幅回路を備える、請求項１または請求項２に記載の圧電素子用駆動回路。
【国際調査報告】
2013084709.tif 000013
2013084709.tif 000014
2013084709.tif 000015