(57)【要約】  製造コストが低減され、簡便な測定および補正処理で、素子特性の不均一に起因する輝度ムラを補正できる表示装置を提供する。発光素子と駆動素子とを含む複数の画素部と、駆動素子に供給される電圧に対応するデータ電圧を供給する複数のデータ線と、当該複数のデータ線にデータ電圧を供給するデータ線駆動回路と、映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを画素部毎に格納し、複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブの情報を複数の画素部に共通して格納するメモリ（１０２）と、輝度信号に対してメモリ（１０２）から対応する輝度ゲインを読み出して演算して所定の基準輝度に補正し、メモリ（１０２）に格納された代表変換カーブに対応する所定の情報に基づいて、補正された画素部毎の輝度信号を電圧信号に変換する補正変換ブロック（６０１）とを備える。
2009144936.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、
前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、
前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、
各画素部に対応する輝度ゲインであって画素部毎の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、
前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、
外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して演算して、前記画素部毎の輝度信号を前記所定の基準輝度に補正する補正部と、
前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する変換部とを備える
表示装置。
【請求項２】
前記第２記憶手段は、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して一つ格納する
請求項１記載の表示装置。
【請求項３】
前記所定の基準輝度は、前記複数の画素部の中の任意の画素部の輝度、または、前記複数の画素部の２以上の画素部の輝度を平均した輝度であり、
前記輝度ゲインは、前記所定の基準輝度と、前記複数の画素部の中の各画素部の輝度または前記複数の画素部の２以上の画素部の輝度を平均した輝度との比に対応する値である
請求項１記載の表示装置。
【請求項４】
前記補正部は、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して乗算又は除算を行い、前記画素部毎の輝度信号を前記所定の基準輝度に補正する
請求項１記載の表示装置。
【請求項５】
前記画素部毎に格納された輝度ゲインは、前記所定の基準輝度を得る際に用いた駆動条件と同一条件で前記各画素部を駆動して測定された輝度に基づいて得られたものである
請求項１記載の表示装置。
【請求項６】
前記同一の駆動条件は、前記各画素部に接続された前記データ線に同一のデータ電圧を供給することである
請求項５記載の表示装置。
【請求項７】
前記同一の駆動条件は、前記所定の基準輝度を得る際の温度と同一温度で前記各画素部を駆動して前記各画素部の輝度を測定することである
請求項５記載の表示装置。
【請求項８】
前記代表変換カーブは、前記複数の画素部の任意の一画素部についての電圧−輝度特性である
請求項１記載の表示装置。
【請求項９】
前記代表変換カーブは、前記複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性である
請求項１記載の表示装置。
【請求項１０】
前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに基づいて求められた電圧−輝度の対応テーブルであり、
前記変換部は、前記第２記憶手段に格納された対応テーブルを参照して、前記補正された前記画素部毎の輝度信号を電圧信号に変換する
請求項１記載の表示装置。
【請求項１１】
前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブを表現した関係式であり、
前記変換部は、前記第２記憶手段に格納された関係式を用いて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する
請求項１記載の表示装置。
【請求項１２】
前記駆動素子は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）である
請求項１乃至請求項１１のいずれか１項に記載の表示装置。
【請求項１３】
前記発光素子は、有機ＥＬ素子である
請求項１乃至請求項１１のいずれか１項に記載の表示装置。
【請求項１４】
発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、を備える表示装置の製造方法であって、
前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、取得する第１ステップと、
前記第１ステップにて取得された代表変換カーブに対応する所定の情報を、前記表示装置内の記憶手段に格納する第２ステップと、
各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、取得する第３ステップと、
前記第３ステップで取得された前記輝度ゲインを、前記表示装置内の記憶手段に格納する第４ステップと、を含む
表示装置の製造方法。
【請求項１５】
発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、を備える表示装置の制御方法であって、
外部から入力された映像信号を画素部毎に輝度信号に変換し、
前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する輝度ゲインを読み出して演算し、
前記画素部毎の輝度信号を前記所定の基準輝度に補正し、
前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換し、
この変換された電圧信号を前記データ線の駆動回路に出力する
表示装置の制御方法。
【請求項１６】
外部から入力された映像信号について画素部毎の位置情報を検出し、
前記検出された位置情報に対応する前記輝度ゲインを前記第１記憶手段から読み出し、
外部から入力された映像信号を画素部毎に輝度信号に変換し、
前記画素部毎の輝度信号に対して前記第１記憶手段から読み出した前記輝度ゲインを演算する
請求項１５記載の表示装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置、表示装置の製造方法および制御方法に関し、特に電流駆動型の発光素子を用いた表示装置、表示装置の製造方法および制御方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機ＥＬ素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた画像表示装置（有機ＥＬディスプレイ）が知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ  Ｐａｎａｌ  Ｄｉｓｐｌａｙ）候補として注目されている。【０００３】
有機ＥＬディスプレイでは、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。【０００４】
一方、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このＴＦＴにドライビングトランジスタのゲートを接続し、選択した走査線を通じてこのＴＦＴをオンさせてデータ線からデータ信号をドライビングトランジスタに入力し、そのドライビングトランジスタによって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬディスプレイと呼ぶ。【０００５】
各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬディスプレイとは異なり、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。従って、低電圧で駆動できるので、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイでは、ドライビングトランジスタや有機ＥＬ素子の特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機ＥＬ素子の輝度が異なり、輝度ムラが発生するという欠点がある。【０００６】
従来の有機ＥＬディスプレイにおける、製造工程で生じるドライビングトランジスタや有機ＥＬ素子の特性のばらつき（以下、特性の不均一と総称する）による輝度ムラの補償方法としては、複雑な画素回路による補償、外部メモリでの補償などが代表的である。【０００７】
しかし、複雑な画素回路は歩留まりを下げてしまう。また、各画素の有機ＥＬ素子の発光効率の不均一を補償できない。【０００８】
上記理由により、外部メモリを用いて画素ごとに特性の不均一を補償する方法が提案されている。【０００９】
例えば、特許文献１に開示された電気光学装置、電気光学装置の駆動方法、電気光学装置の製造方法、及び電子機器では、電流プログラム画素回路において、最低１種類の入力電流で各画素の輝度が測定され、測定された各画素の輝度比が記憶容量に記憶され、その輝度比に基づいて画像データが補正され、その補正後の画像データにより、電流プログラム画素回路の駆動がなされている。これにより、輝度ムラが抑制され、均一な表示を可能にすることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−２８３８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、かかる解決手段では、外部メモリを用いた輝度ムラの補償において、輝度、もしくは電流の初期測定が必要となる。特に電流の初期測定の場合、回路全体の寄生容量や配線抵抗を考慮して精度よく所望の電流を測定するには、初期測定の時間を長くとらなければならない。よって、補正精度を保ちながら輝度ムラの補償を実行すると、製造コストの増加につながるという問題がある。さらに、パネルが大画面になるほど、また、入力階調が増えるほど、パネル全面を測定する時間がかかり、製造コストに大きな負担がかかる。【００１２】
これに対し、外部からデータ電流を印加し、発光輝度を決定する電流プログラム画素回路とは異なり、外部からデータ電圧を印加して、発光輝度を決定するデータ電圧印加型の画素回路において、上述した各画素における輝度ムラの補正を適用することが挙げられる。しかしながら、データ電圧印加型の画素回路においては、入力電圧と輝度との非線形な関係により、同一電圧に対する各画素の輝度比が、１種類の入力階調にて測定されただけでは、各画素の輝度補正データは一意に定まらない。必要な入力階調範囲において適用できる各画素の輝度補正データが算出されるには、少なくとも２種類以上の入力階調で測定されることが必要となる。この場合、１種類の入力階調での入力電圧および輝度の測定には時間をそれほど要しない場合でも、複数回の測定による積算時間の増大による製造コストの増加や、発光駆動時の複雑な補正処理が発生してしまう。【００１３】
図１は、従来の、外部メモリを用いて輝度補償を行う表示装置の電気的な構成を示すブロック図である。同図における表示装置８００は、制御回路８０１と、メモリ８０２と、走査線駆動回路８０３と、データ線駆動回路８０４と、表示部８０５とを備える。【００１４】
制御回路８０１は、メモリ８０２、走査線駆動回路８０３、及びデータ線駆動回路８０４の制御を行う機能を有する。メモリ８０２には、映像信号を当該映像信号に対応した輝度信号に変換する、映像−輝度変換Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「映像−輝度変換ＬＵＴ」とする）と、各画素の補正データとが記憶されている。表示部８０５における画素回路は、データ電圧印加型の画素回路である。【００１５】
図２は、図１に示す制御回路８０１及びメモリ８０２の機能ブロック図である。同図における制御回路８０１は、補正変換ブロック８５１と駆動回路用タイミングコントローラ８６４とを備え、補正変換ブロック８５１は、画素位置検出部８６１と、映像−輝度変換部８６２と、輝度−電圧変換部８６３とを備える。制御回路８０１は、補正変換ブロック８５１により、外部から入力された映像信号を各画素に対応した電圧信号に補正変換し、駆動回路用タイミングコントローラ８６４により、データ線／走査線駆動回路への出力信号を生成する。【００１６】
具体的には、まず、制御回路８０１は、映像信号が外部から入力されると、映像−輝度変換部８６２において、メモリ８０２から、当該映像信号に対応した輝度信号を読み出す。また、制御回路８０１は、画素位置検出部８６１において、当該映像信号と同時に入力される同期信号を基に、当該映像信号の画素位置を検出する。ここで、検出された画素位置がａ行ｂ列であり、変換された輝度信号がｃであると仮定する。【００１７】
次に、制御回路８０１は、輝度−電圧変換部８６３において、メモリ８０２に記憶されているａ行ｂ列に対応した補正用の変換データである変換Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「変換ＬＵＴ」とする）から、輝度信号ｃに対応した電圧信号を読み出す。【００１８】
最後に、制御回路８０１は、この画素ごとに補正変換された電圧信号をデータ線駆動回路８０４に出力する。当該電圧信号は、アナログ電圧に変換されてデータ線駆動回路へ入力される、もしくは、データ線駆動回路内でアナログ電圧に変換される。そして、データ線駆動回路から、各画素へデータ電圧として供給される。【００１９】
しかしながら、上述した従来の補正処理及びその構成では、外部から入力された映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部ごとに記憶している。これは、画素ごとにばらつく表示パネルの輝度特性を共通の特性に補正し、補正された輝度特性の信号を電圧信号に変換するという一連の処理を、輝度信号−電圧信号変換テーブルを用いて行うことによるものである。この場合、輝度信号−電圧信号変換テーブルは、画素部毎に固有のものであり、上述したように、画素部毎に少なくとも２種類以上の入力階調に対する（輝度信号、電圧信号）データを有している。これにより、各画素の輝度信号−電圧信号変換テーブルは、データ量が膨大なものとなり、これを全画素分揃えると、莫大なメモリ量が必要である。その結果、製造コストが増加するという問題が生じる。【００２０】
また、画素ごとに膨大な量のデータを用いて映像信号を補正するため、各画素の発光駆動時の補正処理が複雑なものとなる。【００２１】
以上のように、上記従来技術では、輝度ムラが抑制された有機ＥＬディスプレイを実現するにあたり、初期測定に必要な階調数が多く、または、製造コストが高くなるという課題、そして、測定後のデータ処理が複雑であるという課題を有する。【００２２】
そこで、本発明は上記課題に鑑みてなされたものであって、データ電圧印加型の画素回路において、製造コストが低減され、簡便な測定および補正処理で、駆動能動素子や発光素子の特性の不均一に起因する輝度ムラを補正できる表示装置、その製造方法および制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明の一態様に係る表示装置は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって画素部毎の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して演算して、前記画素部毎の輝度信号を前記所定の基準輝度に補正する補正部と、前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する変換部とを備える。
【発明の効果】
【００２４】
従来は、入力信号である映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを各画素部に記憶していた。これは、表示パネルを構成する各画素部の輝度特性が異なることによるものである。また、この各画素部の輝度信号−電圧信号変換テーブルは、表示パネルを構成する各画素部の輝度特性及び輝度を電圧信号に変換する変換カーブを反映して作られる。この輝度信号−電圧信号変換テーブルを用いることにより、画素部毎にばらつく表示パネルの輝度特性を共通の特性に補正し及び補正した輝度特性の信号を電圧信号に変換する処理が実行される。そのため、各画素部の輝度信号−電圧信号変換テーブルは、データ量が膨大なものとなり、これを全画素分揃えると、莫大なメモリ量が必要であった。そのため、製造コストが増加していた。【００２５】
また、各画素部に膨大な量のデータを用いて映像信号を補正するため、各画素部の発光駆動時の補正処理が複雑なものとなっていた。【００２６】
本態様によると、従来の輝度信号−電圧信号変換テーブルの機能を２に分離し、即ち、表示パネルを構成する各画素部の輝度特性の補正テーブルと、輝度を電圧信号に変換する変換カーブを表すテーブルとに分離した。具体的には、各画素部に対応する輝度ゲインであって各画像部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１メモリと、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して１つ格納する第２メモリと、を用意した。そして、外部から入力された映像信号を画素部毎に輝度信号に変換する。その後、画像部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された各画像部の輝度信号を電圧信号に変換し、この変換された電圧信号をデータ線の駆動回路に出力する。【００２７】
これにより、画素部毎に記憶するデータは、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインである。そのため、従来のような、映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。【００２８】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。これにより、製造コストを大幅に削減できる。その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【図面の簡単な説明】
【００２９】
【図１】図１は、従来の外部メモリを用いて輝度補償を行う表示装置の電気的な構成を示すブロック図である。
【図２】図２は、従来の外部メモリを用いて輝度補償を行う表示装置の有する制御回路及びメモリの構成ブロック図である。
【図３】図３は、本発明の実施の形態に係る表示装置の電気的な構成を示すブロック図である。
【図４】図４は、表示部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。
【図５】図５は、本発明の実施の形態に係る表示装置の有する制御回路及びメモリの構成ブロック図である。
【図６Ａ】図６Ａは、同一パネル内の複数の画素についての、データ電圧に対する輝度をプロットしたグラフである。
【図６Ｂ】図６Ｂは、図６Ａに示す複数の画素のデータ電圧−輝度特性を、任意の画素のデータ電圧−輝度特性で正規化したグラフである。
【図７】図７は、本発明の実施の形態に係る表示装置の製造方法の一部を示す動作フローチャートである。
【図８】図８は、複数の画素の輝度を一度に測定するための構成図である。
【図９Ａ】図９Ａは、複数のパネルに共通な代表変換カーブであるデータ電圧−輝度の特性カーブの例を示したものである。
【図９Ｂ】図９Ｂは、代表変換カーブより導出した代表ＬＵＴを示す図の一例である。
【図１０】図１０は、本発明の表示装置の制御方法を示すフローチャートである。
【図１１】図１１は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００３０】
請求項１記載の態様の表示装置は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記データ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって画素部毎の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して演算して、前記画素部毎の輝度信号を前記所定の基準輝度に補正する補正部と、前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する変換部とを備えるものである。
【００３１】
本態様によると、各画素部に対応する輝度ゲインであって各画素部の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して１つ格納する第２記憶手段と、を設けている。
【００３２】
そして、外部から入力された映像信号を画素部毎に輝度信号に変換する。その後、前記画素部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された前記画素部毎の輝度信号を電圧信号に変換し、この変換された電圧信号を前記データ線の駆動回路に出力する。
【００３３】
これにより、画素部毎に記憶するデータは、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインである。そのため、従来のような、映像信号に対応した輝度信号を信号電圧に変換する輝度信号−信号電圧変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。
【００３４】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。
【００３５】
また、映像信号を輝度信号に変換する処理、前記画素部毎の輝度信号を所定の基準輝度に補正する処理、及び、補正された輝度信号を電圧信号に変換する処理を行う。この中で、第２処理だけが、画素毎に対応する輝度ゲインを読み出して行われるため、全体として補正処理を簡素化して処理時間を短縮できる。
【００３６】
以上のように、本態様によれば、映像信号を一旦輝度信号に変換して、その上で輝度信号を補正し、その後電圧信号に変換する処理を行っている。
【００３７】
その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【００３８】
請求項２記載の態様の表示装置は、請求項１記載の表示装置において、前記第２記憶手段は、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して一つ格納するものである。
【００３９】
本態様は、前記第２記憶手段に、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して一つ格納するものである。これによると、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報が、前記複数の画素部に共通して一つであるので、メモリ容量を必要最小限までに削減できる。
【００４０】
請求項３記載の態様の表示装置は、請求項１記載の表示装置において、前記所定の基準輝度は、前記複数の画素部の中の任意の画素部の輝度または前記複数の画素部の２以上の画素部の輝度を平均した輝度であり、前記輝度ゲインは、前記所定の基準輝度と前記複数の画素部の中の各画素部の輝度または前記複数の画素部の２以上の画素部の輝度を平均した輝度との比に対応する値である。
【００４１】
本態様によると、前記所定の基準輝度を、前記複数の画素部の中の任意の画素部の輝度としてもよい。また、この場合、前記輝度ゲインは、前記所定の基準輝度と前記複数の画素部の中の各画素部の輝度との比に対応する値となる。
【００４２】
請求項４記載の態様の表示装置は、請求項１記載の表示装置において、前記補正部は、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して乗算又は除算を行い、前記画素部毎の輝度信号を前記所定の基準輝度に補正するものである。
【００４３】
本態様によると、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する輝度ゲインを読み出して行う演算は、乗算又は除算のいずれであってもよい。これにより、各画素の輝度ゲインとしてのデータが、単純な一個の実数データであるので、発光駆動時においての補正処理が単純化される。よって、駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することが可能となる。
【００４４】
請求項５記載の態様の表示装置は、請求項１記載の表示装置において、前記画素部毎に格納された輝度ゲインは、前記所定の基準輝度を得る際に用いた駆動条件と同一条件で前記各画素部を駆動して測定された輝度に基づいて得られたものである。
【００４５】
本態様によると、前記画素部毎に格納された輝度ゲインは、前記所定の基準輝度を得る際に用いた駆動条件と同一条件で前記各画素部を駆動して測定された輝度に基づいて得られたものである。
【００４６】
請求項６記載の態様の表示装置は、請求項５記載の表示装置において、前記同一の駆動条件は、前記画素部に接続された前記データ線に同一のデータ電圧を供給するものである。
【００４７】
本態様によると、前記同一の駆動条件を、前記画素部に接続されたデータ線に同一のデータ電圧を供給することとしてもよい。
【００４８】
請求項７記載の態様の表示装置は、請求項５記載の表示装置において、前記同一の駆動条件は、前記所定の基準輝度を得る際の温度と同一温度で前記各画素部を駆動して前記各画素部の輝度を測定するものである。
【００４９】
本態様によると、前記同一の駆動条件を、前記所定の基準輝度を得る際の温度と同一温度で前記各画素部を駆動して前記各画素部の輝度を測定することとしてもよい。これにより、各画素における輝度ゲインを、高精度かつ簡便に取得することが可能となる。
【００５０】
請求項８記載の態様の表示装置は、請求項１記載の表示装置において、前記代表変換カーブは、前記複数の画素部の任意の一画素部についての電圧−輝度特性であるものである。
【００５１】
本態様によると、前記代表変換カーブを、前記複数の画素部の任意の一画素部についての電圧−輝度特性としてもよい。
【００５２】
請求項９記載の態様の表示装置は、請求項１記載の表示装置において、前記代表変換カーブは、前記複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性であるものである。
【００５３】
本態様によると、前記代表変換カーブを、前記複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性としてもよい。
【００５４】
各画素における、信号電圧に対する輝度特性は、当該輝度に任意のゲインを乗ずることにより、他の画素における、信号電圧に対する輝度特性と一致する。よって、予め各画素の信号電圧に対する輝度特性を代表する輝度特性は、全画素の輝度特性または抽出された一部の画素の輝度特性を平均化することにより得られる。これにより、各画素の補正データは、上述した輝度ゲインという単純なデータを取得しておくだけでよく、取得された輝度ゲインを記憶する大容量のメモリを確保する必要がなく、また、発光駆動時においての補正処理も単純化される。よって、製造コストおよび駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【００５５】
請求項１０記載の態様の表示装置は、請求項１記載の表示装置において、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに基づいて求められた電圧−輝度の対応テーブルであり、前記変換部は、前記第２記憶手段に格納された対応テーブルを参照して、前記補正された前記画素部毎の輝度信号を電圧信号に変換するものである。
【００５６】
本態様によると、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに基づいて求められた電圧−輝度の対応テーブルであってもよい。
【００５７】
請求項１１記載の表示装置は、請求項１記載の表示装置において、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブを表現した関係式であり、前記変換部は、前記第２記憶手段に格納された関係式を用いて、前記補正された前記画素部毎の輝度信号を電圧信号に変換するものである。
【００５８】
本態様によると、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブを表現した関係式であってもよい。
【００５９】
これにより、補正された輝度信号が、単純な変換処理により、補正された電圧信号へと変換されるので、駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【００６０】
請求項１２記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示装置において、前記駆動素子は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）であるものである。
【００６１】
請求項１３記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示装置において、前記発光素子は、有機ＥＬ素子であるものである。
【００６２】
請求項１４記載の態様の表示装置の製造方法は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、を備える表示装置の製造方法であって、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を取得する第１ステップと、前記第１ステップにて取得された代表変換カーブに対応する所定の情報を、前記表示装置内の記憶手段に格納する第２ステップと、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを取得する第３ステップと、前記第３ステップで取得された前記輝度ゲインを、前記表示装置内の記憶手段に格納する第４ステップと、を含む。
【００６３】
請求項１５記載の態様の表示装置の制御方法は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、を具備する表示装置の制御方法であって、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する輝度ゲインを読み出して演算し、前記画素部毎の輝度信号を前記所定の基準輝度に補正し、前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換し、この変換された電圧信号を前記データ線の駆動回路に出力する。
【００６４】
請求項１６記載の態様の表示装置の制御方法は、請求項１５記載の表示装置の制御方法において、外部から入力された映像信号について画素部毎の位置情報を検出し、前記検出された位置情報に対応する前記輝度ゲインを前記第１記憶手段から読み出し、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から読み出した輝度ゲインを演算する。
【００６５】
（実施の形態１）
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００６６】
図３は、本発明の実施の形態１に係る表示装置１００の電気的な構成を示すブロック図である。同図における表示装置１００は、制御回路１０１と、メモリ１０２と、走査線駆動回路１０３と、データ線駆動回路１０４と、表示部１０５とを備える。
【００６７】
制御回路１０１は、メモリ１０２、走査線駆動回路１０３、及びデータ線駆動回路１０４の制御を行う機能を有する。メモリ１０２には、映像信号を当該映像信号に対応した輝度信号に変換する、映像-輝度変換Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「映像-輝度変換ＬＵＴ」とする）と、各画素の特性パラメータと、代表変換カーブに基づき導出された代表Lｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「代表ＬＵＴ」とする）とが記憶されている。制御回路１０１は、メモリ１０２に書き込まれた特性パラメータを読み出し、外部から入力された映像信号データを、その特性パラメータに基づいて補正して、データ線駆動回路１０４へと出力する。
【００６８】
走査線駆動回路１０３は、走査線２００に接続されており、画素部２０８のスイッチングトランジスタ２０３の導通・非導通を制御する機能を有する。
【００６９】
データ線駆動回路１０４は、データ線２０１に接続されており、データ電圧を出力して、駆動トランジスタ２０４に流れる信号電流を決定する機能を有する。
【００７０】
表示部１０５は、複数の画素部２０８を備え、外部から表示装置へ入力された輝度信号である映像信号に基づいて画像を表示する。
【００７１】
図４は、表示部１０５の有する一画素部の回路構成及びその周辺回路との接続を示す図である。同図における画素部２０８は、走査線２００と、データ線２０１と、電源線２０２と、スイッチングトランジスタ２０３と、駆動トランジスタ２０４と、有機ＥＬ素子２０５と、保持容量２０６と、共通電極２０７とを備える。また、周辺回路は、走査線駆動回路１０３と、データ線駆動回路１０４とを備える。
【００７２】
スイッチングトランジスタ２０３は、ゲートが、走査線２００に接続されており、データ線２０１のデータ電圧を駆動トランジスタ２０４のゲートに供給するタイミングを制御する機能を有する。
【００７３】
駆動トランジスタ２０４は、駆動素子として機能し、駆動トランジスタ２０４のゲートは、スイッチングトランジスタ２０３を介してデータ線２０１に接続され、ソースが有機ＥＬ素子２０５のアノードに接続され、ドレインが、電源線２０２に接続されている。これにより、駆動トランジスタ２０４は、ゲートに供給されたデータ電圧を、そのデータ電圧に対応した信号電流に変換し、変換された信号電流を有機ＥＬ素子２０５に供給する。
【００７４】
有機ＥＬ素子２０５は、発光素子として機能し、有機ＥＬ素子２０５のカソードは、共通電極２０７に接続されている。
【００７５】
保持容量２０６は、電源線２０２と駆動トランジスタ２０４のゲート端子との間に接続されている。保持容量２０６は、例えば、スイッチングトランジスタ２０３がオフ状態となった後も、直前のゲート電圧を維持し、継続して駆動トランジスタ２０４から有機ＥＬ素子２０５へ駆動電流を供給させる機能を有する。
【００７６】
なお、図３、図４には記載されていないが、電源線２０２は電源に接続されている。また、共通電極２０７も別の電源に接続されている。
【００７７】
データ線駆動回路１０４から供給されたデータ電圧は、スイッチングトランジスタ２０３を介して駆動トランジスタ２０４のゲート端子へと印加される。駆動トランジスタ２０４は、そのデータ電圧に応じた電流を、ソース−ドレイン端子間に流す。この電流が、有機ＥＬ素子２０５へと流れることにより、その電流に応じた発光輝度で、有機ＥＬ素子２０５が発光する。
【００７８】
ここで、本発明の主要部である制御回路１０１及びメモリ１０２について、その一態様を詳細に説明する。
【００７９】
図５は、図３に示す制御回路１０１及びメモリ１０２の構成を示した機能ブロック図である。制御回路１０１は、外部から入力された映像信号を各画素に対応した電圧信号に補正変換する。メモリ１０２は、各画素部に対応する輝度ゲインが格納された第１記憶手段と、代表ＬＵＴが格納された第２記憶手段とを兼用する。
【００８０】
同図における制御回路１０１は、補正変換ブロック６０１と駆動回路用タイミングコントローラ６１５とを備える。まず、補正変換ブロック６０１の機能について述べる。映像信号が外部から入力されると、補正変換ブロック６０１により、メモリ１０２に格納された映像-輝度変換ＬＵＴから、当該映像信号に対応した輝度信号が読み出される。そして、当該輝度信号に対してメモリ１０２から各々対応する輝度ゲインを読み出して演算して、当該輝度信号を全画素部で共通の基準輝度に補正する。補正変換ブロック６０１は、画素位置検出部６１１と、映像−輝度変換部６１２と、乗算部６１３と、輝度−電圧変換部６１４とを備える。
【００８１】
画素位置検出部６１１は、外部から入力された映像信号と同時に入力された同期信号により、当該映像信号の画素位置情報が検出される。ここで、検出された画素位置がａ行ｂ列であると仮定する。
【００８２】
映像−輝度変換部６１２は、メモリ１０２に格納された映像-輝度変換ＬＵＴから、当該映像信号に対応した輝度信号を読み出す。
【００８３】
乗算部６１３は、予め第１記憶手段であるメモリ１０２に格納された、各画素部に対応する輝度ゲインと、当該輝度信号とを乗算することにより、当該輝度信号を補正する。具体的には、ａ行ｂ列の輝度ゲインｋとａ行ｂ列の輝度信号値が乗算され、補正後のａ行ｂ列の輝度信号が生成される。
【００８４】
なお、乗算部６１３は、予めメモリ１０２に格納された、各画素部に対応する輝度ゲインと、外部から入力された映像信号が変換された輝度信号とを除算するなど、乗算以外の演算により、当該輝度信号を補正してもよい。
【００８５】
輝度−電圧変換部６１４は、第２記憶手段でもあるメモリ１０２に格納されている代表変換カーブに基づき導出された代表ＬＵＴにより、乗算部６１３から出力された補正後のａ行ｂ列の輝度信号に対応したａ行ｂ列の電圧信号を読み出す。
【００８６】
最後に、制御回路１０１は、この変換されたａ行ｂ列の電圧信号をデータ線駆動回路１０４に出力する。当該電圧信号は、アナログ電圧に変換されてデータ線駆動回路へ入力される、もしくは、データ線駆動回路内でアナログ電圧に変換される。そして、データ線駆動回路から、各画素へデータ電圧として供給される。
【００８７】
本態様によると、上記補正変換ブロック６０１により、外部から入力された映像信号を画素部毎に輝度信号に変換し、画像部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された各画像部の輝度信号を電圧信号に変換し、この変換された電圧信号をデータ線の駆動回路に出力する。
【００８８】
これにより、画素部毎に記憶するデータは、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインである。そのため、従来のような、映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。
【００８９】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。これにより、製造コストを大幅に削減できる。その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【００９０】
また、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報が、前記複数の画素部に共通して一つであるので、メモリ容量を必要最小限までに削減できる。
【００９１】
なお、メモリ１０２に格納されている代表変換カーブは、Lｏｏｋ  Ｕｐ  Ｔａｂｌｅでなく、代表変換カーブを表現した関係式であってもよい。その場合、補正変換ブロック６０１において、メモリ１０２から関係式、係数を読み出し、その読み出した関係式、係数を用いて算出することにより、乗算部６１３から出力された補正後のａ行ｂ列の輝度信号をａ行ｂ列の電圧信号へと変換してもよい。
【００９２】
また、メモリ１０２は、各画素部に対応する輝度ゲインが格納された第１記憶手段と代表ＬＵＴが格納された第２記憶手段とを兼用しているが、個別のメモリであってもよい。
【００９３】
なお、画像のガンマを調整するには、この補正変換ブロック６０１の前に、ガンマテーブルを持つことが好ましい。
【００９４】
ここで、上記補正変換ブロック６０１で用いられた輝度ゲイン、及び、代表変換カーブについて説明する。
【００９５】
図６Ａは、同一パネル内の複数の画素についての、データ電圧に対する輝度をプロットしたグラフである。同図は、製造工程における有機ＥＬ素子の発光効率のばらつきが支配的な、電圧駆動画素回路を備えたパネル内の複数の画素についてのデータ電圧−輝度特性である。同図より、同一のデータ電圧を加えた場合においても、発光素子の特性の不均一により、各画素の輝度に差が生じてしまっていることがわかる。この場合には、パネルに対して、全面同一レベルの映像信号を加えているにも関わらず、意図しない輝度ムラが生じてしまうこととなる。
【００９６】
また、図６Ｂは、図６Ａに示す複数の画素のデータ電圧−輝度特性を、任意の画素のデータ電圧−輝度特性で正規化したグラフである。同図は、各画素のデータ電圧−輝度特性に対し、輝度軸におけるゲインをかけることにより、各画素の特性カーブを一致させられることを示している。これは、有機ＥＬ素子の発光輝度は、流れる電流と発光効率に比例するという関係に基づくものである。
【００９７】
また、製造工程におけるＴＦＴの移動度のばらつきが支配的なパネルにおいても同じ結果が得られると考えられる。これは、有機ＥＬ素子の発光輝度は、流れる電流にほぼ比例するという関係があり、また、ＴＦＴのソース−ドレイン間に流れる電流は、その移動度に比例することに起因するものである。例えば、各画素部のＴＦＴの移動度がばらつきを有し、β１〜βｎであり、各画素部の閾値電圧は共通のＶｔｈであると仮定し、ｎ番目の画素部の駆動トランジスタ２０４のゲートに印加するデータ電圧を変数Ｖとすると、ドレイン電流ＩDSｎは、
ＩDSｎ＝（１／２）・βｎ・（Ｖ−Ｖｔｈ）2        （式１）
と表される。また、ｎ番目の画素部の有機ＥＬ素子２０５の発光輝度をＬｎとすると、Ｌｎは、ドレイン電流ＩDSｎと発光効率に比例するという関係から、
Ｌｎ＝ｋｎ・ＩDSｎ        （式２）
で表される。ここでｋｎはｎ番目の画素部における発光輝度Ｌｎとドレイン電流ＩDSｎとの比例定数である。
【００９８】
式１および式２より、有機ＥＬ素子２０５の発光輝度Ｌｎは、
Ｌｎ＝（１／２）・ｋｎ・βｎ・（Ｖ−Ｖｔｈ）2        （式３）
となる。式３より、有機ＥＬ素子２０５の発光輝度Ｌｎは、ｋｎβｎ／２を係数とした、データ電圧Ｖの２次曲線となり、ｋｎβｎ／２を規格化することで各画素部共通の二次曲線、つまり、（Ｖ−Ｖｔｈ）2を共通因子としてもつ代表変換カーブが得られることがわかる。
【００９９】
よって、代表変換カーブは、複数の画素部の任意の一画素部についての電圧−輝度特性であってもよいし、複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性であってもよい。
【０１００】
上述した、各画素のデータ電圧−輝度特性が、上記代表変換カーブで正規化されるという事実により、本発明に係る表示装置の有するメモリ１０２には、以下のようにして各画素部の輝度ゲインと代表変換カーブに基づき導出された代表ＬＵＴとが格納される。
【０１０１】
以下、以上のように構成された表示装置の製造方法及び表示装置の制御方法について、図面を用いてその動作を説明する。
【０１０２】
図７は、本発明の実施の形態に係る表示装置１００の製造方法の一部を示すフローチャートである。本処理では、複数の画素に共通する代表変換カーブを表した所定の情報及び各画素の輝度ゲインがメモリ１０２に書き込まれる。
【０１０３】
まず、図３に示す表示装置１００の一部として形成された表示部１０５、走査線駆動回路１０３及びデータ線駆動回路１０４に対し、各画素部２０８を発光させるための制御回路１０１が接続する（Ｓ４０）。この制御回路１０１は、表示装置１００の一部として形成された制御回路１０１であってもよいし、また、制御回路１０１とは別であってメモリ１０２に格納するデータを取得するための外部駆動回路であってもよい。
【０１０４】
次に、上記制御回路１０１により、走査線駆動回路１０３及びデータ線駆動回路１０４を介して、所定の電圧を画素部２０８に出力し、輝度測定することにより、製造工程における駆動素子の移動度や、発光素子の発光効率のばらつきが支配的であるパネルにおいて、その全画素または一部の画素におけるデータ電圧−輝度特性を取得する。取得された複数のデータ電圧−輝度特性を平均化することにより、代表となるデータ電圧−正規化輝度である代表変換カーブを表した所定の情報を取得する（Ｓ５０）。ここで、上述した全画素または一部の画素におけるデータ電圧−輝度特性は、例えば、外部ＰＣにより取得され、解析されることにより代表変換カーブを表した所定の情報が得られる。ここで、複数のデータ電圧−輝度特性の平均化とは、例えば、各画素における輝度のデータを、データ電圧を変えて細かく測定し、それらのデータを平均することである。
【０１０５】
なお、この平均化のために選択された複数の画素部は、同一パネルから抽出されたものである必要はなく、複数の異なるパネルにわたり抽出された複数の画素部であってもよい。
【０１０６】
または、各画素ではなく、輝度計で、複数の画素を含んだ微小領域の平均輝度を直接測定して、その測定結果を代表カーブにすることも可能である。
【０１０７】
次に、算出された代表変換カーブを表した所定の情報をメモリ１０２に記憶させる（Ｓ６０）。算出された代表変換カーブを表した所定の情報とは、例えば代表ＬＵＴであり、または、代表変換カーブを表現した関数式と係数であってもよい。
【０１０８】
次に、同一駆動条件で、画素ごとの輝度値を測定する（Ｓ７０）。ここで、同一駆動条件とは、各画素部に接続されたデータ線に同一のデータ電圧を供給することであり、例えば、ある１点の同一データ電圧を各画素に印加することである。これにより、各画素において、後述する輝度ゲインを取得しておくだけで、各映像信号に対応した輝度信号が当該輝度ゲインにより補正される。
【０１０９】
また、同一駆動条件として、代表変換カーブ上の所定の基準輝度を得る際の温度と同一温度で各画素部を駆動して各画素部の輝度を測定することが好ましい。これにより、精度の高い輝度ゲインを取得することができ、発光駆動時において高精度な輝度ムラ補正が実現できる。
【０１１０】
次に、測定された画素ごとの輝度値と、代表変換カーブ上の同一データ電圧値における輝度値との比である輝度ゲインを画素ごとに算出する（Ｓ８０）。ここで、輝度ゲインとは、所定の基準輝度と、複数の画素部の中の各画素部の輝度、または、複数の画素部の２以上の画素部の輝度を平均した輝度との比に対応する値である。また、上記所定の基準輝度とは、複数の画素部の中の任意の画素部の輝度、または、複数の画素部の２以上の画素部の輝度を平均した輝度である。
【０１１１】
最後に、算出された画素ごとの輝度ゲインをメモリ１０２に記憶させる（Ｓ９０）。
【０１１２】
なお、輝度ゲインの算出方法としては、上記以外にも、図８に示すようにＣＣＤとレンズとを用いて、パネルの複数の画素の輝度を一度に測定することにより算出することも可能である。
【０１１３】
図８は、複数の画素の輝度を一度に測定するための一例を示した図である。この方法では、表示パネル４０２の各画素を、同一駆動条件にて発光させる。そして、ＣＣＤカメラ４０１により、各画素の輝度を求め輝度ゲインを算出する。
【０１１４】
以上の製造工程により、表示動作時には、映像信号が輝度ゲインにより補正され、各画素へ入力すべきデータ電圧に変換されるので、製造コストおよび駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【０１１５】
なお、本実施の態様では代表変換カーブと輝度ゲインとを同じメモリに記憶しているが、代表変換カーブと輝度ゲインとは異なるメモリに記憶されてもよい。
【０１１６】
また、図４に記載されたメモリ１０２に記憶された輝度ゲインは、各画素につき１個のデータでなくてもよい。例えば、一画素につき２種類以上の測定階調での測定を行い、それをもとに１個、もしくは２個以上のゲインを求めてもよい。この場合、階調特性が異なる画素を有するパネルについて、本実施の形態よりもさらに精度良く補正できる。
【０１１７】
また、例えば、上述した輝度ゲインが異なる温度ごとに記憶されてもよい。この場合、温度特性が大きい画素を有するパネルについて、本実施の形態よりもさらに精度良く補正できる。
【０１１８】
また、代表変換カーブ、代表ＬＵＴ、または、代表変換カーブを表現した関数式と係数は、メモリ１０２に格納されている必要はなく、制御回路１０１内に格納されていてもよい。
【０１１９】
また、映像―輝度変換カーブ、映像―輝度変換ＬＵＴ、または、映像―輝度変換カーブを表現した関数式と係数は、メモリ１０２に格納されている必要はなく、制御回路１０１内に格納されていてもよい。
【０１２０】
図９Ａは、複数のパネルに共通な代表変換カーブであるデータ電圧−正規化輝度の特性カーブの例を示したものである。また、図９Ｂは、代表変換カーブより導出した代表ＬＵＴを示す図の一例である。代表ＬＵＴは、代表変換カーブの逆関数をデジタル表現したものとなっている。つまり、メモリ１０２に記憶される各画素の輝度ゲインを、この代表ＬＵＴの基となった代表変換カーブに乗ずることにより、各画素の特性カーブと代表変換カーブとが一致する。例えば、明るい画素（画素Ａ）では、０．８を輝度にかければ代表特性カーブと重なり、暗い画素（画素Ｂ）では、１．２を輝度にかければ代表特性カーブと重なる、という場合、画素Ａのゲインは０．８、画素Ｂのゲインは１．２となる。
【０１２１】
次に、本発明の表示装置の制御方法について説明する。図１０は、図５に示す表示装置１００の制御方法を示すフローチャートである。本処理において、制御回路１０１は、補正変換ブロック６０１において、入力された映像信号に対応する輝度ゲインを取得し、映像信号に対応する輝度信号を補正する（Ｓ０３〜Ｓ１０）。その後、制御回路１０１は、輝度信号を電圧信号に変換し、特定画素へ出力する（Ｓ２０〜Ｓ３０）。
【０１２２】
まず、画素位置検出部６１１は、外部から入力された映像信号と同時に入力された同期信号により、画素部毎に当該映像信号の位置情報を検出する（Ｓ０３）。ここで、検出された画素位置がａ行ｂ列であると仮定する。
【０１２３】
また、このとき、映像−輝度変換部６１２は、メモリ１０２に格納された映像−輝度変換ＬＵＴから、外部から入力されたａ行ｂ列の映像信号に対応したａ行ｂ列の輝度信号を読み出す。
【０１２４】
次に、制御回路１０１は、メモリ１０２を参照し、画素部毎（ａ行ｂ列）の輝度信号に対応する輝度ゲインを読み出す（Ｓ０６）。ここでは、制御回路１０１は、メモリ１０２から輝度ゲイン（ｋ）を読み出したと仮定する。
【０１２５】
次に、乗算部６１３は、読み出された輝度ゲイン（ｋ）と、画素部毎（ａ行ｂ列）の輝度信号値を乗算して、当該輝度信号を所定の基準輝度に補正する（Ｓ１０）。
【０１２６】
次に、輝度−電圧変換部６１４により、メモリ１０２に格納された画素部共通の代表ＬＵＴから、ステップＳ１０にて補正された（ａ行ｂ列の）輝度信号に対応した（ａ行ｂ列の）デジタル電圧信号が読み出される（Ｓ２０）。
【０１２７】
そして、駆動回路用タイミングコントローラ６１５は、変換された（ａ行ｂ列の）デジタル電圧信号をデータ線駆動回路１０４へ出力し（Ｓ３０）、特定（ａ行ｂ列の）画素部へ補正されたアナログ電圧信号（データ信号）として供給させる。
【０１２８】
以上の制御方法により、各輝度信号がデータ量の小さい輝度ゲインにより補正され、画素部間で共通した代表変換カーブに基づいて各画素へ入力すべき電圧信号に変換されるので、画素間における特性の不均一が補正される。よって、製造コストおよび駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【０１２９】
従来の外部メモリを用いて輝度補償を行う表示装置では、入力信号である映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを各画素部に記憶していた。これは、表示パネルを構成する各画素部の輝度特性が異なることによるものである。また、この各画素部の輝度信号−電圧信号変換テーブルは、表示パネルを構成する各画素部の輝度特性及び輝度を電圧信号に変換する変換カーブを反映して作られる。この輝度信号−電圧信号変換テーブルを用いることにより、画素部毎にばらつく表示パネルの輝度特性を共通の特性に補正し及び補正した輝度特性の信号を電圧信号に変換する処理が実行される。そのため、各画素部の映像信号−電圧信号変換テーブルは、データ量が膨大なものとなり、これを全画素分揃えると、莫大なメモリ量が必要であった。そのため、製造コストが増加していた。
【０１３０】
また、各画素部に膨大な量のデータを用いて映像信号を補正するため、各画素部の発光駆動時の補正処理が複雑なものとなっていた。
【０１３１】
これに対し、本発明の実施の形態に係る表示装置、その製造方法及び制御方法によれば、従来の輝度信号−電圧信号変換テーブルの機能を２に分離し、即ち、表示パネルを構成する各画素部の輝度特性の補正テーブルと、輝度を電圧信号に変換する変換カーブを表すテーブルとに分離している。具体的には、各画素部に対応する輝度ゲインを画素部毎に格納し、複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、複数の画素部に共通して格納するメモリ１０２が用意されている。そして、外部から入力された映像信号を画素部毎に輝度信号に変換する。その後、画像部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された各画像部の輝度信号を電圧信号に変換し、この変換された電圧信号をデータ線駆動回路１０４に出力する。
【０１３２】
これにより、画素部毎に記憶するデータは、従来のような、映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。
【０１３３】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。これにより、製造コストを大幅に削減できる。その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【０１３４】
なお、図４に記載された駆動トランジスタ２０４およびスイッチングトランジスタ２０３はｐチャネルのＴＦＴでもよい。
【０１３５】
また、各画素の輝度ゲインはゲインを求めるための測定は、輝度測定でなく、有機ＥＬ素子２０５を流れる電流または駆動トランジスタ２０４のドレイン電流を測定することにより算出されてもよい。
【０１３６】
また、代表特性カーブを求めるための測定においても、輝度測定でなく、有機ＥＬ素子２０５を流れる電流または駆動トランジスタ２０４のドレイン電流を測定することにより算出されてもよい。
【０１３７】
また、画素回路は、図４に記載された回路構成とは異なる電圧駆動型の画素回路構成でもよい。
【０１３８】
また、代表ＬＵＴは、製造工程におけるばらつきの傾向に応じて、行単位、列単位、領域単位ごとに異なった複数の代表ＬＵＴを持っていてもよい。
【０１３９】
また、有機ＥＬ素子やＴＦＴには温度特性があるため、測定時の温度は管理する必要がある。特に、１つのパネル全体を、複数回にわたって分割測定する場合、すべての測定を、同一温度で行うことが好ましい。
【０１４０】
また、代表ＬＵＴは、ルックアップテーブルではなく、そのカーブを表現した近似式と係数であってもよい。
【０１４１】
また、全階調において、一つのゲインでは精度が保てない場合、２種類以上の階調におけるゲインをメモリに持たせてもよいが、それらの階調間のゲインは、補間して求めればよい。
【０１４２】
なお、本発明に係る表示装置、表示装置の製造方法および制御方法は、上記実施の形態に限定されるものではない。上述した実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１４３】
例えば、本発明に係る表示装置は、図１１に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置により、輝度ムラが抑制されたディスプレイを備えた低コストの薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０１４４】
本発明は、特に表示装置を内蔵する有機ＥＬフラットパネルディスプレイに有用であり、画質の均一性が要求されるディスプレイの表示装置、その製造方法及び制御方法として用いるのに最適である。
【符号の説明】
【０１４５】
１００、８００    表示装置
１０１、８０１    制御回路
１０２、８０２    メモリ
１０３、８０３    走査線駆動回路
１０４、８０４    データ線駆動回路
１０５、８０５    表示部
２００    走査線
２０１    データ線
２０２    電源線
２０３    スイッチングトランジスタ
２０４    駆動トランジスタ
２０５    有機ＥＬ素子
２０６    保持容量
２０７    共通電極
２０８    画素部
４０１    ＣＣＤカメラ
４０２    表示パネル
６０１    補正変換ブロック
６１１、８６１    画素位置検出部
６１２、８６２    映像−輝度変換部
６１３    乗算部
６１４、８６３    輝度−電圧変換部
６１５、８６４    駆動回路用タイミングコントローラ
８５１    補正変換ブロック
【図１】
2009144936.tif 000003
【図２】
2009144936.tif 000004
【図３】
2009144936.tif 000005
【図４】
2009144936.tif 000006
【図５】
2009144936.tif 000007
【図６Ａ】
2009144936.tif 000008
【図６Ｂ】
2009144936.tif 000009
【図７】
2009144936.tif 000010
【図８】
2009144936.tif 000011
【図９Ａ】
2009144936.tif 000012
【図９Ｂ】
2009144936.tif 000013
【図１０】
2009144936.tif 000014
【図１１】
2009144936.tif 000015
【手続補正書】
【提出日】平成22年1月21日(2010.1.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置、表示装置の製造方法および制御方法に関し、特に電流駆動型の発光素子を用いた表示装置、表示装置の製造方法および制御方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機ＥＬ素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を用いた画像表示装置（有機ＥＬディスプレイ）が知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ  Ｐａｎａｌ  Ｄｉｓｐｌａｙ）候補として注目されている。
【０００３】
有機ＥＬディスプレイでは、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
【０００４】
一方、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このＴＦＴにドライビングトランジスタのゲートを接続し、選択した走査線を通じてこのＴＦＴをオンさせてデータ線からデータ信号をドライビングトランジスタに入力し、そのドライビングトランジスタによって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬディスプレイと呼ぶ。
【０００５】
各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬディスプレイとは異なり、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。従って、低電圧で駆動できるので、低消費電力化が可能となる。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイでは、ドライビングトランジスタや有機ＥＬ素子の特性のばらつきに起因して、同じデータ信号を与えても、各画素において有機ＥＬ素子の輝度が異なり、輝度ムラが発生するという欠点がある。
【０００６】
従来の有機ＥＬディスプレイにおける、製造工程で生じるドライビングトランジスタや有機ＥＬ素子の特性のばらつき（以下、特性の不均一と総称する）による輝度ムラの補償方法としては、複雑な画素回路による補償、外部メモリでの補償などが代表的である。
【０００７】
しかし、複雑な画素回路は歩留まりを下げてしまう。また、各画素の有機ＥＬ素子の発光効率の不均一を補償できない。
【０００８】
上記理由により、外部メモリを用いて画素ごとに特性の不均一を補償する方法が提案されている。
【０００９】
例えば、特許文献１に開示された電気光学装置、電気光学装置の駆動方法、電気光学装置の製造方法、及び電子機器では、電流プログラム画素回路において、最低１種類の入力電流で各画素の輝度が測定され、測定された各画素の輝度比が記憶容量に記憶され、その輝度比に基づいて画像データが補正され、その補正後の画像データにより、電流プログラム画素回路の駆動がなされている。これにより、輝度ムラが抑制され、均一な表示を可能にすることができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−２８３８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、かかる解決手段では、外部メモリを用いた輝度ムラの補償において、輝度、もしくは電流の初期測定が必要となる。特に電流の初期測定の場合、回路全体の寄生容量や配線抵抗を考慮して精度よく所望の電流を測定するには、初期測定の時間を長くとらなければならない。よって、補正精度を保ちながら輝度ムラの補償を実行すると、製造コストの増加につながるという問題がある。さらに、パネルが大画面になるほど、また、入力階調が増えるほど、パネル全面を測定する時間がかかり、製造コストに大きな負担がかかる。
【００１２】
これに対し、外部からデータ電流を印加し、発光輝度を決定する電流プログラム画素回路とは異なり、外部からデータ電圧を印加して、発光輝度を決定するデータ電圧印加型の画素回路において、上述した各画素における輝度ムラの補正を適用することが挙げられる。しかしながら、データ電圧印加型の画素回路においては、入力電圧と輝度との非線形な関係により、同一電圧に対する各画素の輝度比が、１種類の入力階調にて測定されただけでは、各画素の輝度補正データは一意に定まらない。必要な入力階調範囲において適用できる各画素の輝度補正データが算出されるには、少なくとも２種類以上の入力階調で測定されることが必要となる。この場合、１種類の入力階調での入力電圧および輝度の測定には時間をそれほど要しない場合でも、複数回の測定による積算時間の増大による製造コストの増加や、発光駆動時の複雑な補正処理が発生してしまう。
【００１３】
図１は、従来の、外部メモリを用いて輝度補償を行う表示装置の電気的な構成を示すブロック図である。同図における表示装置８００は、制御回路８０１と、メモリ８０２と、走査線駆動回路８０３と、データ線駆動回路８０４と、表示部８０５とを備える。
【００１４】
制御回路８０１は、メモリ８０２、走査線駆動回路８０３、及びデータ線駆動回路８０４の制御を行う機能を有する。メモリ８０２には、映像信号を当該映像信号に対応した輝度信号に変換する、映像−輝度変換Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「映像−輝度変換ＬＵＴ」とする）と、各画素の補正データとが記憶されている。表示部８０５における画素回路は、データ電圧印加型の画素回路である。
【００１５】
図２は、図１に示す制御回路８０１及びメモリ８０２の機能ブロック図である。同図における制御回路８０１は、補正変換ブロック８５１と駆動回路用タイミングコントローラ８６４とを備え、補正変換ブロック８５１は、画素位置検出部８６１と、映像−輝度変換部８６２と、輝度−電圧変換部８６３とを備える。制御回路８０１は、補正変換ブロック８５１により、外部から入力された映像信号を各画素に対応した電圧信号に補正変換し、駆動回路用タイミングコントローラ８６４により、データ線／走査線駆動回路への出力信号を生成する。
【００１６】
具体的には、まず、制御回路８０１は、映像信号が外部から入力されると、映像−輝度変換部８６２において、メモリ８０２から、当該映像信号に対応した輝度信号を読み出す。また、制御回路８０１は、画素位置検出部８６１において、当該映像信号と同時に入力される同期信号を基に、当該映像信号の画素位置を検出する。ここで、検出された画素位置がａ行ｂ列であり、変換された輝度信号がｃであると仮定する。
【００１７】
次に、制御回路８０１は、輝度−電圧変換部８６３において、メモリ８０２に記憶されているａ行ｂ列に対応した補正用の変換データである変換Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「変換ＬＵＴ」とする）から、輝度信号ｃに対応した電圧信号を読み出す。
【００１８】
最後に、制御回路８０１は、この画素ごとに補正変換された電圧信号をデータ線駆動回路８０４に出力する。当該電圧信号は、アナログ電圧に変換されてデータ線駆動回路へ入力される、もしくは、データ線駆動回路内でアナログ電圧に変換される。そして、データ線駆動回路から、各画素へデータ電圧として供給される。
【００１９】
しかしながら、上述した従来の補正処理及びその構成では、外部から入力された映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部ごとに記憶している。これは、画素ごとにばらつく表示パネルの輝度特性を共通の特性に補正し、補正された輝度特性の信号を電圧信号に変換するという一連の処理を、輝度信号−電圧信号変換テーブルを用いて行うことによるものである。この場合、輝度信号−電圧信号変換テーブルは、画素部毎に固有のものであり、上述したように、画素部毎に少なくとも２種類以上の入力階調に対する（輝度信号、電圧信号）データを有している。これにより、各画素の輝度信号−電圧信号変換テーブルは、データ量が膨大なものとなり、これを全画素分揃えると、莫大なメモリ量が必要である。その結果、製造コストが増加するという問題が生じる。
【００２０】
また、画素ごとに膨大な量のデータを用いて映像信号を補正するため、各画素の発光駆動時の補正処理が複雑なものとなる。
【００２１】
以上のように、上記従来技術では、輝度ムラが抑制された有機ＥＬディスプレイを実現するにあたり、初期測定に必要な階調数が多く、または、製造コストが高くなるという課題、そして、測定後のデータ処理が複雑であるという課題を有する。
【００２２】
そこで、本発明は上記課題に鑑みてなされたものであって、データ電圧印加型の画素回路において、製造コストが低減され、簡便な測定および補正処理で、駆動能動素子や発光素子の特性の不均一に起因する輝度ムラを補正できる表示装置、その製造方法および制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記課題を解決するために、本発明の一態様に係る表示装置は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって画素部毎の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して演算して、前記画素部毎の輝度信号を前記所定の基準輝度に補正する補正部と、前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する変換部とを備える。
【発明の効果】
【００２４】
従来は、入力信号である映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを各画素部に記憶していた。これは、表示パネルを構成する各画素部の輝度特性が異なることによるものである。また、この各画素部の輝度信号−電圧信号変換テーブルは、表示パネルを構成する各画素部の輝度特性及び輝度を電圧信号に変換する変換カーブを反映して作られる。この輝度信号−電圧信号変換テーブルを用いることにより、画素部毎にばらつく表示パネルの輝度特性を共通の特性に補正し及び補正した輝度特性の信号を電圧信号に変換する処理が実行される。そのため、各画素部の輝度信号−電圧信号変換テーブルは、データ量が膨大なものとなり、これを全画素分揃えると、莫大なメモリ量が必要であった。そのため、製造コストが増加していた。
【００２５】
また、各画素部に膨大な量のデータを用いて映像信号を補正するため、各画素部の発光駆動時の補正処理が複雑なものとなっていた。
【００２６】
本態様によると、従来の輝度信号−電圧信号変換テーブルの機能を２に分離し、即ち、表示パネルを構成する各画素部の輝度特性の補正テーブルと、輝度を電圧信号に変換する変換カーブを表すテーブルとに分離した。具体的には、各画素部に対応する輝度ゲインであって各画像部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１メモリと、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して１つ格納する第２メモリと、を用意した。そして、外部から入力された映像信号を画素部毎に輝度信号に変換する。その後、画像部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された各画像部の輝度信号を電圧信号に変換し、この変換された電圧信号をデータ線の駆動回路に出力する。
【００２７】
これにより、画素部毎に記憶するデータは、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインである。そのため、従来のような、映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。
【００２８】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。これにより、製造コストを大幅に削減できる。その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【図面の簡単な説明】
【００２９】
【図１】図１は、従来の外部メモリを用いて輝度補償を行う表示装置の電気的な構成を示すブロック図である。
【図２】図２は、従来の外部メモリを用いて輝度補償を行う表示装置の有する制御回路及びメモリの構成ブロック図である。
【図３】図３は、本発明の実施の形態に係る表示装置の電気的な構成を示すブロック図である。
【図４】図４は、表示部の有する一画素部の回路構成及びその周辺回路との接続を示す図である。
【図５】図５は、本発明の実施の形態に係る表示装置の有する制御回路及びメモリの構成ブロック図である。
【図６Ａ】図６Ａは、同一パネル内の複数の画素についての、データ電圧に対する輝度をプロットしたグラフである。
【図６Ｂ】図６Ｂは、図６Ａに示す複数の画素のデータ電圧−輝度特性を、任意の画素のデータ電圧−輝度特性で正規化したグラフである。
【図７】図７は、本発明の実施の形態に係る表示装置の製造方法の一部を示す動作フローチャートである。
【図８】図８は、複数の画素の輝度を一度に測定するための構成図である。
【図９Ａ】図９Ａは、複数のパネルに共通な代表変換カーブであるデータ電圧−輝度の特性カーブの例を示したものである。
【図９Ｂ】図９Ｂは、代表変換カーブより導出した代表ＬＵＴを示す図の一例である。
【図１０】図１０は、本発明の表示装置の制御方法を示すフローチャートである。
【図１１】図１１は、本発明の表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００３０】
請求項１記載の態様の表示装置は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記データ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって画素部毎の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して演算して、前記画素部毎の輝度信号を前記所定の基準輝度に補正する補正部と、前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する変換部とを備えるものである。
【００３１】
本態様によると、各画素部に対応する輝度ゲインであって各画素部の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して１つ格納する第２記憶手段と、を設けている。
【００３２】
そして、外部から入力された映像信号を画素部毎に輝度信号に変換する。その後、前記画素部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された前記画素部毎の輝度信号を電圧信号に変換し、この変換された電圧信号を前記データ線の駆動回路に出力する。
【００３３】
これにより、画素部毎に記憶するデータは、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインである。そのため、従来のような、映像信号に対応した輝度信号を信号電圧に変換する輝度信号−信号電圧変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。
【００３４】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。
【００３５】
また、映像信号を輝度信号に変換する処理、前記画素部毎の輝度信号を所定の基準輝度に補正する処理、及び、補正された輝度信号を電圧信号に変換する処理を行う。この中で、第２処理だけが、画素毎に対応する輝度ゲインを読み出して行われるため、全体として補正処理を簡素化して処理時間を短縮できる。
【００３６】
以上のように、本態様によれば、映像信号を一旦輝度信号に変換して、その上で輝度信号を補正し、その後電圧信号に変換する処理を行っている。
【００３７】
その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【００３８】
請求項２記載の態様の表示装置は、請求項１記載の表示装置において、前記第２記憶手段は、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して一つ格納するものである。
【００３９】
本態様は、前記第２記憶手段に、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して一つ格納するものである。これによると、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報が、前記複数の画素部に共通して一つであるので、メモリ容量を必要最小限までに削減できる。
【００４０】
請求項３記載の態様の表示装置は、請求項１記載の表示装置において、前記所定の基準輝度は、前記複数の画素部の中の任意の画素部の輝度または前記複数の画素部の２以上の画素部の輝度を平均した輝度であり、前記輝度ゲインは、前記所定の基準輝度と前記複数の画素部の中の各画素部の輝度または前記複数の画素部の２以上の画素部の輝度を平均した輝度との比に対応する値である。
【００４１】
本態様によると、前記所定の基準輝度を、前記複数の画素部の中の任意の画素部の輝度としてもよい。また、この場合、前記輝度ゲインは、前記所定の基準輝度と前記複数の画素部の中の各画素部の輝度との比に対応する値となる。
【００４２】
請求項４記載の態様の表示装置は、請求項１記載の表示装置において、前記補正部は、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して乗算又は除算を行い、前記画素部毎の輝度信号を前記所定の基準輝度に補正するものである。
【００４３】
本態様によると、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する輝度ゲインを読み出して行う演算は、乗算又は除算のいずれであってもよい。これにより、各画素の輝度ゲインとしてのデータが、単純な一個の実数データであるので、発光駆動時においての補正処理が単純化される。よって、駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することが可能となる。
【００４４】
請求項５記載の態様の表示装置は、請求項１記載の表示装置において、前記画素部毎に格納された輝度ゲインは、前記所定の基準輝度を得る際に用いた駆動条件と同一条件で前記各画素部を駆動して測定された輝度に基づいて得られたものである。
【００４５】
本態様によると、前記画素部毎に格納された輝度ゲインは、前記所定の基準輝度を得る際に用いた駆動条件と同一条件で前記各画素部を駆動して測定された輝度に基づいて得られたものである。
【００４６】
請求項６記載の態様の表示装置は、請求項５記載の表示装置において、前記同一の駆動条件は、前記画素部に接続された前記データ線に同一のデータ電圧を供給するものである。
【００４７】
本態様によると、前記同一の駆動条件を、前記画素部に接続されたデータ線に同一のデータ電圧を供給することとしてもよい。
【００４８】
請求項７記載の態様の表示装置は、請求項５記載の表示装置において、前記同一の駆動条件は、前記所定の基準輝度を得る際の温度と同一温度で前記各画素部を駆動して前記各画素部の輝度を測定するものである。
【００４９】
本態様によると、前記同一の駆動条件を、前記所定の基準輝度を得る際の温度と同一温度で前記各画素部を駆動して前記各画素部の輝度を測定することとしてもよい。これにより、各画素における輝度ゲインを、高精度かつ簡便に取得することが可能となる。
【００５０】
請求項８記載の態様の表示装置は、請求項１記載の表示装置において、前記代表変換カーブは、前記複数の画素部の任意の一画素部についての電圧−輝度特性であるものである。
【００５１】
本態様によると、前記代表変換カーブを、前記複数の画素部の任意の一画素部についての電圧−輝度特性としてもよい。
【００５２】
請求項９記載の態様の表示装置は、請求項１記載の表示装置において、前記代表変換カーブは、前記複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性であるものである。
【００５３】
本態様によると、前記代表変換カーブを、前記複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性としてもよい。
【００５４】
各画素における、信号電圧に対する輝度特性は、当該輝度に任意のゲインを乗ずることにより、他の画素における、信号電圧に対する輝度特性と一致する。よって、予め各画素の信号電圧に対する輝度特性を代表する輝度特性は、全画素の輝度特性または抽出された一部の画素の輝度特性を平均化することにより得られる。これにより、各画素の補正データは、上述した輝度ゲインという単純なデータを取得しておくだけでよく、取得された輝度ゲインを記憶する大容量のメモリを確保する必要がなく、また、発光駆動時においての補正処理も単純化される。よって、製造コストおよび駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【００５５】
請求項１０記載の態様の表示装置は、請求項１記載の表示装置において、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに基づいて求められた電圧−輝度の対応テーブルであり、前記変換部は、前記第２記憶手段に格納された対応テーブルを参照して、前記補正された前記画素部毎の輝度信号を電圧信号に変換するものである。
【００５６】
本態様によると、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに基づいて求められた電圧−輝度の対応テーブルであってもよい。
【００５７】
請求項１１記載の表示装置は、請求項１記載の表示装置において、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブを表現した関係式であり、前記変換部は、前記第２記憶手段に格納された関係式を用いて、前記補正された前記画素部毎の輝度信号を電圧信号に変換するものである。
【００５８】
本態様によると、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブを表現した関係式であってもよい。
【００５９】
これにより、補正された輝度信号が、単純な変換処理により、補正された電圧信号へと変換されるので、駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【００６０】
請求項１２記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示装置において、前記駆動素子は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）であるものである。
【００６１】
請求項１３記載の態様の表示装置は、請求項１乃至請求項１１のいずれかに記載の表示装置において、前記発光素子は、有機ＥＬ素子であるものである。
【００６２】
請求項１４記載の態様の表示装置の製造方法は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、を備える表示装置の製造方法であって、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を取得する第１ステップと、前記第１ステップにて取得された代表変換カーブに対応する所定の情報を、前記表示装置内の記憶手段に格納する第２ステップと、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを取得する第３ステップと、前記第３ステップで取得された前記輝度ゲインを、前記表示装置内の記憶手段に格納する第４ステップと、を含む。
【００６３】
請求項１５記載の態様の表示装置の制御方法は、発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、を具備する表示装置の制御方法であって、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する輝度ゲインを読み出して演算し、前記画素部毎の輝度信号を前記所定の基準輝度に補正し、前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換し、この変換された電圧信号を前記データ線の駆動回路に出力する。
【００６４】
請求項１６記載の態様の表示装置の制御方法は、請求項１５記載の表示装置の制御方法において、外部から入力された映像信号について画素部毎の位置情報を検出し、前記検出された位置情報に対応する前記輝度ゲインを前記第１記憶手段から読み出し、外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から読み出した輝度ゲインを演算する。
【００６５】
（実施の形態１）
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００６６】
図３は、本発明の実施の形態１に係る表示装置１００の電気的な構成を示すブロック図である。同図における表示装置１００は、制御回路１０１と、メモリ１０２と、走査線駆動回路１０３と、データ線駆動回路１０４と、表示部１０５とを備える。
【００６７】
制御回路１０１は、メモリ１０２、走査線駆動回路１０３、及びデータ線駆動回路１０４の制御を行う機能を有する。メモリ１０２には、映像信号を当該映像信号に対応した輝度信号に変換する、映像-輝度変換Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「映像-輝度変換ＬＵＴ」とする）と、各画素の特性パラメータと、代表変換カーブに基づき導出された代表Lｏｏｋ  Ｕｐ  Ｔａｂｌｅ（以下、「代表ＬＵＴ」とする）とが記憶されている。制御回路１０１は、メモリ１０２に書き込まれた特性パラメータを読み出し、外部から入力された映像信号データを、その特性パラメータに基づいて補正して、データ線駆動回路１０４へと出力する。
【００６８】
走査線駆動回路１０３は、走査線２００に接続されており、画素部２０８のスイッチングトランジスタ２０３の導通・非導通を制御する機能を有する。
【００６９】
データ線駆動回路１０４は、データ線２０１に接続されており、データ電圧を出力して、駆動トランジスタ２０４に流れる信号電流を決定する機能を有する。
【００７０】
表示部１０５は、複数の画素部２０８を備え、外部から表示装置へ入力された輝度信号である映像信号に基づいて画像を表示する。
【００７１】
図４は、表示部１０５の有する一画素部の回路構成及びその周辺回路との接続を示す図である。同図における画素部２０８は、走査線２００と、データ線２０１と、電源線２０２と、スイッチングトランジスタ２０３と、駆動トランジスタ２０４と、有機ＥＬ素子２０５と、保持容量２０６と、共通電極２０７とを備える。また、周辺回路は、走査線駆動回路１０３と、データ線駆動回路１０４とを備える。
【００７２】
スイッチングトランジスタ２０３は、ゲートが、走査線２００に接続されており、データ線２０１のデータ電圧を駆動トランジスタ２０４のゲートに供給するタイミングを制御する機能を有する。
【００７３】
駆動トランジスタ２０４は、駆動素子として機能し、駆動トランジスタ２０４のゲートは、スイッチングトランジスタ２０３を介してデータ線２０１に接続され、ソースが有機ＥＬ素子２０５のアノードに接続され、ドレインが、電源線２０２に接続されている。これにより、駆動トランジスタ２０４は、ゲートに供給されたデータ電圧を、そのデータ電圧に対応した信号電流に変換し、変換された信号電流を有機ＥＬ素子２０５に供給する。
【００７４】
有機ＥＬ素子２０５は、発光素子として機能し、有機ＥＬ素子２０５のカソードは、共通電極２０７に接続されている。
【００７５】
保持容量２０６は、電源線２０２と駆動トランジスタ２０４のゲート端子との間に接続されている。保持容量２０６は、例えば、スイッチングトランジスタ２０３がオフ状態となった後も、直前のゲート電圧を維持し、継続して駆動トランジスタ２０４から有機ＥＬ素子２０５へ駆動電流を供給させる機能を有する。
【００７６】
なお、図３、図４には記載されていないが、電源線２０２は電源に接続されている。また、共通電極２０７も別の電源に接続されている。
【００７７】
データ線駆動回路１０４から供給されたデータ電圧は、スイッチングトランジスタ２０３を介して駆動トランジスタ２０４のゲート端子へと印加される。駆動トランジスタ２０４は、そのデータ電圧に応じた電流を、ソース−ドレイン端子間に流す。この電流が、有機ＥＬ素子２０５へと流れることにより、その電流に応じた発光輝度で、有機ＥＬ素子２０５が発光する。
【００７８】
ここで、本発明の主要部である制御回路１０１及びメモリ１０２について、その一態様を詳細に説明する。
【００７９】
図５は、図３に示す制御回路１０１及びメモリ１０２の構成を示した機能ブロック図である。制御回路１０１は、外部から入力された映像信号を各画素に対応した電圧信号に補正変換する。メモリ１０２は、各画素部に対応する輝度ゲインが格納された第１記憶手段と、代表ＬＵＴが格納された第２記憶手段とを兼用する。
【００８０】
同図における制御回路１０１は、補正変換ブロック６０１と駆動回路用タイミングコントローラ６１５とを備える。まず、補正変換ブロック６０１の機能について述べる。映像信号が外部から入力されると、補正変換ブロック６０１により、メモリ１０２に格納された映像-輝度変換ＬＵＴから、当該映像信号に対応した輝度信号が読み出される。そして、当該輝度信号に対してメモリ１０２から各々対応する輝度ゲインを読み出して演算して、当該輝度信号を全画素部で共通の基準輝度に補正する。補正変換ブロック６０１は、画素位置検出部６１１と、映像−輝度変換部６１２と、乗算部６１３と、輝度−電圧変換部６１４とを備える。
【００８１】
画素位置検出部６１１は、外部から入力された映像信号と同時に入力された同期信号により、当該映像信号の画素位置情報が検出される。ここで、検出された画素位置がａ行ｂ列であると仮定する。
【００８２】
映像−輝度変換部６１２は、メモリ１０２に格納された映像-輝度変換ＬＵＴから、当該映像信号に対応した輝度信号を読み出す。
【００８３】
乗算部６１３は、予め第１記憶手段であるメモリ１０２に格納された、各画素部に対応する輝度ゲインと、当該輝度信号とを乗算することにより、当該輝度信号を補正する。具体的には、ａ行ｂ列の輝度ゲインｋとａ行ｂ列の輝度信号値が乗算され、補正後のａ行ｂ列の輝度信号が生成される。
【００８４】
なお、乗算部６１３は、予めメモリ１０２に格納された、各画素部に対応する輝度ゲインと、外部から入力された映像信号が変換された輝度信号とを除算するなど、乗算以外の演算により、当該輝度信号を補正してもよい。
【００８５】
輝度−電圧変換部６１４は、第２記憶手段でもあるメモリ１０２に格納されている代表変換カーブに基づき導出された代表ＬＵＴにより、乗算部６１３から出力された補正後のａ行ｂ列の輝度信号に対応したａ行ｂ列の電圧信号を読み出す。
【００８６】
最後に、制御回路１０１は、この変換されたａ行ｂ列の電圧信号をデータ線駆動回路１０４に出力する。当該電圧信号は、アナログ電圧に変換されてデータ線駆動回路へ入力される、もしくは、データ線駆動回路内でアナログ電圧に変換される。そして、データ線駆動回路から、各画素へデータ電圧として供給される。
【００８７】
本態様によると、上記補正変換ブロック６０１により、外部から入力された映像信号を画素部毎に輝度信号に変換し、画像部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された各画像部の輝度信号を電圧信号に変換し、この変換された電圧信号をデータ線の駆動回路に出力する。
【００８８】
これにより、画素部毎に記憶するデータは、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインである。そのため、従来のような、映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。
【００８９】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。これにより、製造コストを大幅に削減できる。その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【００９０】
また、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報が、前記複数の画素部に共通して一つであるので、メモリ容量を必要最小限までに削減できる。
【００９１】
なお、メモリ１０２に格納されている代表変換カーブは、Lｏｏｋ  Ｕｐ  Ｔａｂｌｅでなく、代表変換カーブを表現した関係式であってもよい。その場合、補正変換ブロック６０１において、メモリ１０２から関係式、係数を読み出し、その読み出した関係式、係数を用いて算出することにより、乗算部６１３から出力された補正後のａ行ｂ列の輝度信号をａ行ｂ列の電圧信号へと変換してもよい。
【００９２】
また、メモリ１０２は、各画素部に対応する輝度ゲインが格納された第１記憶手段と代表ＬＵＴが格納された第２記憶手段とを兼用しているが、個別のメモリであってもよい。
【００９３】
なお、画像のガンマを調整するには、この補正変換ブロック６０１の前に、ガンマテーブルを持つことが好ましい。
【００９４】
ここで、上記補正変換ブロック６０１で用いられた輝度ゲイン、及び、代表変換カーブについて説明する。
【００９５】
図６Ａは、同一パネル内の複数の画素についての、データ電圧に対する輝度をプロットしたグラフである。同図は、製造工程における有機ＥＬ素子の発光効率のばらつきが支配的な、電圧駆動画素回路を備えたパネル内の複数の画素についてのデータ電圧−輝度特性である。同図より、同一のデータ電圧を加えた場合においても、発光素子の特性の不均一により、各画素の輝度に差が生じてしまっていることがわかる。この場合には、パネルに対して、全面同一レベルの映像信号を加えているにも関わらず、意図しない輝度ムラが生じてしまうこととなる。
【００９６】
また、図６Ｂは、図６Ａに示す複数の画素のデータ電圧−輝度特性を、任意の画素のデータ電圧−輝度特性で正規化したグラフである。同図は、各画素のデータ電圧−輝度特性に対し、輝度軸におけるゲインをかけることにより、各画素の特性カーブを一致させられることを示している。これは、有機ＥＬ素子の発光輝度は、流れる電流と発光効率に比例するという関係に基づくものである。
【００９７】
また、製造工程におけるＴＦＴの移動度のばらつきが支配的なパネルにおいても同じ結果が得られると考えられる。これは、有機ＥＬ素子の発光輝度は、流れる電流にほぼ比例するという関係があり、また、ＴＦＴのソース−ドレイン間に流れる電流は、その移動度に比例することに起因するものである。例えば、各画素部のＴＦＴの移動度がばらつきを有し、β１〜βｎであり、各画素部の閾値電圧は共通のＶｔｈであると仮定し、ｎ番目の画素部の駆動トランジスタ２０４のゲートに印加するデータ電圧を変数Ｖとすると、ドレイン電流ＩDSｎは、
ＩDSｎ＝（１／２）・βｎ・（Ｖ−Ｖｔｈ）2        （式１）
と表される。また、ｎ番目の画素部の有機ＥＬ素子２０５の発光輝度をＬｎとすると、Ｌｎは、ドレイン電流ＩDSｎと発光効率に比例するという関係から、
Ｌｎ＝ｋｎ・ＩDSｎ        （式２）
で表される。ここでｋｎはｎ番目の画素部における発光輝度Ｌｎとドレイン電流ＩDSｎとの比例定数である。
【００９８】
式１および式２より、有機ＥＬ素子２０５の発光輝度Ｌｎは、
Ｌｎ＝（１／２）・ｋｎ・βｎ・（Ｖ−Ｖｔｈ）2        （式３）
となる。式３より、有機ＥＬ素子２０５の発光輝度Ｌｎは、ｋｎβｎ／２を係数とした、データ電圧Ｖの２次曲線となり、ｋｎβｎ／２を規格化することで各画素部共通の二次曲線、つまり、（Ｖ−Ｖｔｈ）2を共通因子としてもつ代表変換カーブが得られることがわかる。
【００９９】
よって、代表変換カーブは、複数の画素部の任意の一画素部についての電圧−輝度特性であってもよいし、複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性であってもよい。
【０１００】
上述した、各画素のデータ電圧−輝度特性が、上記代表変換カーブで正規化されるという事実により、本発明に係る表示装置の有するメモリ１０２には、以下のようにして各画素部の輝度ゲインと代表変換カーブに基づき導出された代表ＬＵＴとが格納される。
【０１０１】
以下、以上のように構成された表示装置の製造方法及び表示装置の制御方法について、図面を用いてその動作を説明する。
【０１０２】
図７は、本発明の実施の形態に係る表示装置１００の製造方法の一部を示すフローチャートである。本処理では、複数の画素に共通する代表変換カーブを表した所定の情報及び各画素の輝度ゲインがメモリ１０２に書き込まれる。
【０１０３】
まず、図３に示す表示装置１００の一部として形成された表示部１０５、走査線駆動回路１０３及びデータ線駆動回路１０４に対し、各画素部２０８を発光させるための制御回路１０１が接続する（Ｓ４０）。この制御回路１０１は、表示装置１００の一部として形成された制御回路１０１であってもよいし、また、制御回路１０１とは別であってメモリ１０２に格納するデータを取得するための外部駆動回路であってもよい。
【０１０４】
次に、上記制御回路１０１により、走査線駆動回路１０３及びデータ線駆動回路１０４を介して、所定の電圧を画素部２０８に出力し、輝度測定することにより、製造工程における駆動素子の移動度や、発光素子の発光効率のばらつきが支配的であるパネルにおいて、その全画素または一部の画素におけるデータ電圧−輝度特性を取得する。取得された複数のデータ電圧−輝度特性を平均化することにより、代表となるデータ電圧−正規化輝度である代表変換カーブを表した所定の情報を取得する（Ｓ５０）。ここで、上述した全画素または一部の画素におけるデータ電圧−輝度特性は、例えば、外部ＰＣにより取得され、解析されることにより代表変換カーブを表した所定の情報が得られる。ここで、複数のデータ電圧−輝度特性の平均化とは、例えば、各画素における輝度のデータを、データ電圧を変えて細かく測定し、それらのデータを平均することである。
【０１０５】
なお、この平均化のために選択された複数の画素部は、同一パネルから抽出されたものである必要はなく、複数の異なるパネルにわたり抽出された複数の画素部であってもよい。
【０１０６】
または、各画素ではなく、輝度計で、複数の画素を含んだ微小領域の平均輝度を直接測定して、その測定結果を代表カーブにすることも可能である。
【０１０７】
次に、算出された代表変換カーブを表した所定の情報をメモリ１０２に記憶させる（Ｓ６０）。算出された代表変換カーブを表した所定の情報とは、例えば代表ＬＵＴであり、または、代表変換カーブを表現した関数式と係数であってもよい。
【０１０８】
次に、同一駆動条件で、画素ごとの輝度値を測定する（Ｓ７０）。ここで、同一駆動条件とは、各画素部に接続されたデータ線に同一のデータ電圧を供給することであり、例えば、ある１点の同一データ電圧を各画素に印加することである。これにより、各画素において、後述する輝度ゲインを取得しておくだけで、各映像信号に対応した輝度信号が当該輝度ゲインにより補正される。
【０１０９】
また、同一駆動条件として、代表変換カーブ上の所定の基準輝度を得る際の温度と同一温度で各画素部を駆動して各画素部の輝度を測定することが好ましい。これにより、精度の高い輝度ゲインを取得することができ、発光駆動時において高精度な輝度ムラ補正が実現できる。
【０１１０】
次に、測定された画素ごとの輝度値と、代表変換カーブ上の同一データ電圧値における輝度値との比である輝度ゲインを画素ごとに算出する（Ｓ８０）。ここで、輝度ゲインとは、所定の基準輝度と、複数の画素部の中の各画素部の輝度、または、複数の画素部の２以上の画素部の輝度を平均した輝度との比に対応する値である。また、上記所定の基準輝度とは、複数の画素部の中の任意の画素部の輝度、または、複数の画素部の２以上の画素部の輝度を平均した輝度である。
【０１１１】
最後に、算出された画素ごとの輝度ゲインをメモリ１０２に記憶させる（Ｓ９０）。
【０１１２】
なお、輝度ゲインの算出方法としては、上記以外にも、図８に示すようにＣＣＤとレンズとを用いて、パネルの複数の画素の輝度を一度に測定することにより算出することも可能である。
【０１１３】
図８は、複数の画素の輝度を一度に測定するための一例を示した図である。この方法では、表示パネル４０２の各画素を、同一駆動条件にて発光させる。そして、ＣＣＤカメラ４０１により、各画素の輝度を求め輝度ゲインを算出する。
【０１１４】
以上の製造工程により、表示動作時には、映像信号が輝度ゲインにより補正され、各画素へ入力すべきデータ電圧に変換されるので、製造コストおよび駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【０１１５】
なお、本実施の態様では代表変換カーブと輝度ゲインとを同じメモリに記憶しているが、代表変換カーブと輝度ゲインとは異なるメモリに記憶されてもよい。
【０１１６】
また、図４に記載されたメモリ１０２に記憶された輝度ゲインは、各画素につき１個のデータでなくてもよい。例えば、一画素につき２種類以上の測定階調での測定を行い、それをもとに１個、もしくは２個以上のゲインを求めてもよい。この場合、階調特性が異なる画素を有するパネルについて、本実施の形態よりもさらに精度良く補正できる。
【０１１７】
また、例えば、上述した輝度ゲインが異なる温度ごとに記憶されてもよい。この場合、温度特性が大きい画素を有するパネルについて、本実施の形態よりもさらに精度良く補正できる。
【０１１８】
また、代表変換カーブ、代表ＬＵＴ、または、代表変換カーブを表現した関数式と係数は、メモリ１０２に格納されている必要はなく、制御回路１０１内に格納されていてもよい。
【０１１９】
また、映像―輝度変換カーブ、映像―輝度変換ＬＵＴ、または、映像―輝度変換カーブを表現した関数式と係数は、メモリ１０２に格納されている必要はなく、制御回路１０１内に格納されていてもよい。
【０１２０】
図９Ａは、複数のパネルに共通な代表変換カーブであるデータ電圧−正規化輝度の特性カーブの例を示したものである。また、図９Ｂは、代表変換カーブより導出した代表ＬＵＴを示す図の一例である。代表ＬＵＴは、代表変換カーブの逆関数をデジタル表現したものとなっている。つまり、メモリ１０２に記憶される各画素の輝度ゲインを、この代表ＬＵＴの基となった代表変換カーブに乗ずることにより、各画素の特性カーブと代表変換カーブとが一致する。例えば、明るい画素（画素Ａ）では、０．８を輝度にかければ代表特性カーブと重なり、暗い画素（画素Ｂ）では、１．２を輝度にかければ代表特性カーブと重なる、という場合、画素Ａのゲインは０．８、画素Ｂのゲインは１．２となる。
【０１２１】
次に、本発明の表示装置の制御方法について説明する。図１０は、図５に示す表示装置１００の制御方法を示すフローチャートである。本処理において、制御回路１０１は、補正変換ブロック６０１において、入力された映像信号に対応する輝度ゲインを取得し、映像信号に対応する輝度信号を補正する（Ｓ０３〜Ｓ１０）。その後、制御回路１０１は、輝度信号を電圧信号に変換し、特定画素へ出力する（Ｓ２０〜Ｓ３０）。
【０１２２】
まず、画素位置検出部６１１は、外部から入力された映像信号と同時に入力された同期信号により、画素部毎に当該映像信号の位置情報を検出する（Ｓ０３）。ここで、検出された画素位置がａ行ｂ列であると仮定する。
【０１２３】
また、このとき、映像−輝度変換部６１２は、メモリ１０２に格納された映像−輝度変換ＬＵＴから、外部から入力されたａ行ｂ列の映像信号に対応したａ行ｂ列の輝度信号を読み出す。
【０１２４】
次に、制御回路１０１は、メモリ１０２を参照し、画素部毎（ａ行ｂ列）の輝度信号に対応する輝度ゲインを読み出す（Ｓ０６）。ここでは、制御回路１０１は、メモリ１０２から輝度ゲイン（ｋ）を読み出したと仮定する。
【０１２５】
次に、乗算部６１３は、読み出された輝度ゲイン（ｋ）と、画素部毎（ａ行ｂ列）の輝度信号値を乗算して、当該輝度信号を所定の基準輝度に補正する（Ｓ１０）。
【０１２６】
次に、輝度−電圧変換部６１４により、メモリ１０２に格納された画素部共通の代表ＬＵＴから、ステップＳ１０にて補正された（ａ行ｂ列の）輝度信号に対応した（ａ行ｂ列の）デジタル電圧信号が読み出される（Ｓ２０）。
【０１２７】
そして、駆動回路用タイミングコントローラ６１５は、変換された（ａ行ｂ列の）デジタル電圧信号をデータ線駆動回路１０４へ出力し（Ｓ３０）、特定（ａ行ｂ列の）画素部へ補正されたアナログ電圧信号（データ信号）として供給させる。
【０１２８】
以上の制御方法により、各輝度信号がデータ量の小さい輝度ゲインにより補正され、画素部間で共通した代表変換カーブに基づいて各画素へ入力すべき電圧信号に変換されるので、画素間における特性の不均一が補正される。よって、製造コストおよび駆動時の処理負担をかけずに、画面全体にわたって均一な表示を実現することができる。
【０１２９】
従来の外部メモリを用いて輝度補償を行う表示装置では、入力信号である映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを各画素部に記憶していた。これは、表示パネルを構成する各画素部の輝度特性が異なることによるものである。また、この各画素部の輝度信号−電圧信号変換テーブルは、表示パネルを構成する各画素部の輝度特性及び輝度を電圧信号に変換する変換カーブを反映して作られる。この輝度信号−電圧信号変換テーブルを用いることにより、画素部毎にばらつく表示パネルの輝度特性を共通の特性に補正し及び補正した輝度特性の信号を電圧信号に変換する処理が実行される。そのため、各画素部の映像信号−電圧信号変換テーブルは、データ量が膨大なものとなり、これを全画素分揃えると、莫大なメモリ量が必要であった。そのため、製造コストが増加していた。
【０１３０】
また、各画素部に膨大な量のデータを用いて映像信号を補正するため、各画素部の発光駆動時の補正処理が複雑なものとなっていた。
【０１３１】
これに対し、本発明の実施の形態に係る表示装置、その製造方法及び制御方法によれば、従来の輝度信号−電圧信号変換テーブルの機能を２に分離し、即ち、表示パネルを構成する各画素部の輝度特性の補正テーブルと、輝度を電圧信号に変換する変換カーブを表すテーブルとに分離している。具体的には、各画素部に対応する輝度ゲインを画素部毎に格納し、複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、複数の画素部に共通して格納するメモリ１０２が用意されている。そして、外部から入力された映像信号を画素部毎に輝度信号に変換する。その後、画像部毎の輝度信号を所定の基準輝度に補正する。その上で、補正された各画像部の輝度信号を電圧信号に変換し、この変換された電圧信号をデータ線駆動回路１０４に出力する。
【０１３２】
これにより、画素部毎に記憶するデータは、従来のような、映像信号に対応した輝度信号を電圧信号に変換する輝度信号−電圧信号変換テーブルを画素部毎に用意する必要はなくなり、画素部毎に用意するデータ量は大幅に削減できる。そして、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに対応する所定の情報を、前記複数の画素部に共通して有している。これもデータ量として僅かである。
【０１３３】
そのため、表示パネルの画素部毎にばらつく輝度を補正して全画面で共通の輝度の映像信号を得るための補正に必要なデータの量を大幅に減少させることができる。これにより、製造コストを大幅に削減できる。その結果、製造コストおよび駆動時の処理負担を軽減して、画面全体にわたって均一な表示を実現できる。
【０１３４】
なお、図４に記載された駆動トランジスタ２０４およびスイッチングトランジスタ２０３はｐチャネルのＴＦＴでもよい。
【０１３５】
また、各画素の輝度ゲインはゲインを求めるための測定は、輝度測定でなく、有機ＥＬ素子２０５を流れる電流または駆動トランジスタ２０４のドレイン電流を測定することにより算出されてもよい。
【０１３６】
また、代表特性カーブを求めるための測定においても、輝度測定でなく、有機ＥＬ素子２０５を流れる電流または駆動トランジスタ２０４のドレイン電流を測定することにより算出されてもよい。
【０１３７】
また、画素回路は、図４に記載された回路構成とは異なる電圧駆動型の画素回路構成でもよい。
【０１３８】
また、代表ＬＵＴは、製造工程におけるばらつきの傾向に応じて、行単位、列単位、領域単位ごとに異なった複数の代表ＬＵＴを持っていてもよい。
【０１３９】
また、有機ＥＬ素子やＴＦＴには温度特性があるため、測定時の温度は管理する必要がある。特に、１つのパネル全体を、複数回にわたって分割測定する場合、すべての測定を、同一温度で行うことが好ましい。
【０１４０】
また、代表ＬＵＴは、ルックアップテーブルではなく、そのカーブを表現した近似式と係数であってもよい。
【０１４１】
また、全階調において、一つのゲインでは精度が保てない場合、２種類以上の階調におけるゲインをメモリに持たせてもよいが、それらの階調間のゲインは、補間して求めればよい。
【０１４２】
なお、本発明に係る表示装置、表示装置の製造方法および制御方法は、上記実施の形態に限定されるものではない。上述した実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１４３】
例えば、本発明に係る表示装置は、図１１に記載されたような薄型フラットＴＶに内蔵される。本発明に係る表示装置により、輝度ムラが抑制されたディスプレイを備えた低コストの薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０１４４】
本発明は、特に表示装置を内蔵する有機ＥＬフラットパネルディスプレイに有用であり、画質の均一性が要求されるディスプレイの表示装置、その製造方法及び制御方法として用いるのに最適である。
【符号の説明】
【０１４５】
１００、８００    表示装置
１０１、８０１    制御回路
１０２、８０２    メモリ
１０３、８０３    走査線駆動回路
１０４、８０４    データ線駆動回路
１０５、８０５    表示部
２００    走査線
２０１    データ線
２０２    電源線
２０３    スイッチングトランジスタ
２０４    駆動トランジスタ
２０５    有機ＥＬ素子
２０６    保持容量
２０７    共通電極
２０８    画素部
４０１    ＣＣＤカメラ
４０２    表示パネル
６０１    補正変換ブロック
６１１、８６１    画素位置検出部
６１２、８６２    映像−輝度変換部
６１３    乗算部
６１４、８６３    輝度−電圧変換部
６１５、８６４    駆動回路用タイミングコントローラ
８５１    補正変換ブロック
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、
前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、
前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、
各画素部に対応する輝度ゲインであって画素部毎の映像信号に対応する輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、
前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、
外部から入力された映像信号を画素部毎に輝度信号に変換し、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して演算して、前記画素部毎の輝度信号を前記所定の基準輝度に補正する補正部と、
前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する変換部とを備える
表示装置。
【請求項２】
前記第２記憶手段は、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して一つ格納する
請求項１記載の表示装置。
【請求項３】
前記所定の基準輝度は、前記複数の画素部の中の任意の画素部の輝度、または、前記複数の画素部の２以上の画素部の輝度を平均した輝度であり、
前記輝度ゲインは、前記所定の基準輝度と、前記複数の画素部の中の各画素部の輝度または前記複数の画素部の２以上の画素部の輝度を平均した輝度との比に対応する値である
請求項１記載の表示装置。
【請求項４】
前記補正部は、前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する前記輝度ゲインを読み出して乗算又は除算を行い、前記画素部毎の輝度信号を前記所定の基準輝度に補正する
請求項１記載の表示装置。
【請求項５】
前記画素部毎に格納された輝度ゲインは、前記所定の基準輝度を得る際に用いた駆動条件と同一条件で前記各画素部を駆動して測定された輝度に基づいて得られたものである
請求項１記載の表示装置。
【請求項６】
前記同一の駆動条件は、前記各画素部に接続された前記データ線に同一のデータ電圧を供給することである
請求項５記載の表示装置。
【請求項７】
前記同一の駆動条件は、前記所定の基準輝度を得る際の温度と同一温度で前記各画素部を駆動して前記各画素部の輝度を測定することである
請求項５記載の表示装置。
【請求項８】
前記代表変換カーブは、前記複数の画素部の任意の一画素部についての電圧−輝度特性である
請求項１記載の表示装置。
【請求項９】
前記代表変換カーブは、前記複数の画素部の２以上の画素部についての電圧−輝度特性を平均化した特性である
請求項１記載の表示装置。
【請求項１０】
前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに基づいて求められた電圧−輝度の対応テーブルであり、
前記変換部は、前記第２記憶手段に格納された対応テーブルを参照して、前記補正された前記画素部毎の輝度信号を電圧信号に変換する
請求項１記載の表示装置。
【請求項１１】
前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブに関する情報は、前記複数の画素部に共通する電圧−輝度特性を表す代表変換カーブを表現した関係式であり、
前記変換部は、前記第２記憶手段に格納された関係式を用いて、前記補正された前記画素部毎の輝度信号を電圧信号に変換する
請求項１記載の表示装置。
【請求項１２】
前記駆動素子は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）である
請求項１乃至請求項１１のいずれか１項に記載の表示装置。
【請求項１３】
前記発光素子は、有機ＥＬ素子である
請求項１乃至請求項１１のいずれか１項に記載の表示装置。
【請求項１４】
発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、を備える表示装置の製造方法であって、
前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、取得する第１ステップと、
前記第１ステップにて取得された代表変換カーブに対応する所定の情報を、前記表示装置内の記憶手段に格納する第２ステップと、
各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、取得する第３ステップと、
前記第３ステップで取得された前記輝度ゲインを、前記表示装置内の記憶手段に格納する第４ステップと、を含む
表示装置の製造方法。
【請求項１５】
発光素子と前記発光素子への電流の供給を制御する駆動素子とを含む複数の画素部と、前記駆動素子のゲートに供給される電圧に対応するデータ電圧を供給する複数のデータ線と、前記複数のデータ線に前記データ電圧を供給するデータ線の駆動回路と、各画素部に対応する輝度ゲインであって各画素部に対応する映像信号の輝度を所定の基準輝度にするための輝度ゲインを、画素部毎に格納する第１記憶手段と、前記複数の画素部に共通する電圧−輝度特性に対応する代表変換カーブを表した所定の情報を、前記複数の画素部に共通して格納する第２記憶手段と、を備える表示装置の制御方法であって、
外部から入力された映像信号を画素部毎に輝度信号に変換し、
前記画素部毎の輝度信号に対して前記第１記憶手段から各々対応する輝度ゲインを読み出して演算し、
前記画素部毎の輝度信号を前記所定の基準輝度に補正し、
前記第２記憶手段に格納された前記代表変換カーブに対応する所定の情報に基づいて、前記補正された前記画素部毎の輝度信号を電圧信号に変換し、
この変換された電圧信号を前記データ線の駆動回路に出力する
表示装置の制御方法。
【請求項１６】
外部から入力された映像信号について画素部毎の位置情報を検出し、
前記検出された位置情報に対応する前記輝度ゲインを前記第１記憶手段から読み出し、
外部から入力された映像信号を画素部毎に輝度信号に変換し、
前記画素部毎の輝度信号に対して前記第１記憶手段から読み出した前記輝度ゲインを演算する
請求項１５記載の表示装置の制御方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009144936.tif 000016
【図２】
2009144936.tif 000017
【図３】
2009144936.tif 000018
【図４】
2009144936.tif 000019
【図５】
2009144936.tif 000020
【図６Ａ】
2009144936.tif 000021
【図６Ｂ】
2009144936.tif 000022
【図７】
2009144936.tif 000023
【図８】
2009144936.tif 000024
【図９Ａ】
2009144936.tif 000025
【図９Ｂ】
2009144936.tif 000026
【図１０】
2009144936.tif 000027
【図１１】
2009144936.tif 000028
【国際調査報告】
2009144936.tif 000029
2009144936.tif 000030
2009144936.tif 000031
2009144936.tif 000032