(57)【要約】  この発明の擬似パルス生成器によれば、時間に関して積分して擬似パルスを出力する複数段の積分回路のうち、最上流段の積分回路を構成するアンプに、擬似パルスの最大振幅である波高値を制御する電圧値をスイッチング素子がオンのときに電圧値を入力するとともに、一定の電圧値をスイッチング素子がオフのときに入力するように、積分回路を構成している。その結果、スイッチング素子のオン前とオン後とでは電圧値は一定の電圧値のままで変わらず、所望の擬似パルスを得ることができる。
2009116176.tif 000002
【特許請求の範囲】
【請求項１】
擬似パルスを生成する擬似パルス生成器であって、時間に関して積分して前記擬似パルスを出力する複数段の積分回路を備え、最上流段の積分回路を構成するアンプに、前記擬似パルスの最大振幅である波高値を制御する電圧値をスイッチング素子がオンのときに入力するとともに、一定の電圧値を前記スイッチング素子がオフのときに入力するように、積分回路を構成することを特徴とする擬似パルス生成器。
【請求項２】
請求項１に記載の擬似パルス生成器において、前記スイッチング素子によるオン・オフのタイミングがランダムであることを特徴とする擬似パルス生成器。
【請求項３】
請求項２に記載の擬似パルス生成器において、前記タイミングを横軸とし、頻度を縦軸とするタイミング分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがってタイミングをランダムにすることを特徴とする擬似パルス生成器。
【請求項４】
請求項１に記載の擬似パルス生成器において、前記スイッチング素子によるオン・オフのタイミングが周期的であることを特徴とする擬似パルス生成器。
【請求項５】
請求項１から請求項４のいずれかに記載の擬似パルス生成器において、前記波高値がランダムであることを特徴とする擬似パルス生成器。
【請求項６】
請求項５に記載の擬似パルス生成器において、前記波高値を横軸とし、頻度を縦軸とする波高値分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがって波高値をランダムにすることを特徴とする擬似パルス生成器。
【請求項７】
請求項１から請求項６のいずれかに記載の擬似パルス生成器において、前記積分回路を構成する抵抗・静電容量の値のうち少なくとも一方を可変にすることで前記擬似パルスの立ち上がり時間または立ち下り時間を制御することを特徴とする擬似パルス生成器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、擬似パルスを生成する擬似パルス生成器に関する。
【背景技術】
【０００２】
ランダムに出力されるパルスを後段の回路に入力し、処理回路や処理システムの評価を行う。パルスとしては、上述したようなランダムに出力されるものが多く、例えば、放射線や宇宙線や雑音（ホワイトノイズや熱雑音など）がある。これらのパルスを実際に用いずに、パルスを擬似的に生成して、擬似的に生成されたパルス（以下、「擬似パルス」と呼ぶ）を用いて、後段の処理回路や処理システムの評価を行う。【０００３】
ここでは、擬似パルスとして、ＰＥＴ(Positron Emission Tomography)装置などの核医学診断装置に用いられる放射線の替わりに使用される放射線擬似パルスを例に採って説明する。ＰＥＴ装置は、陽電子（Positron）、すなわちポジトロンの消滅によって発生する一対のγ線を複数個の検出器で同時に検出したときのみ被検体の断層画像を再構成するように構成されている。【０００４】
具体的には、陽電子放出核種を含んだ放射性薬剤を被検体内に投与して、投与された被検体内から放出される511KeVの対消滅γ線を多数の検出素子（例えばシンチレータ）群からなる検出器で検出する。そして、２つの検出器で一定時間内にγ線を検出した場合に同時に検出したとして、それを一対の対消滅γ線として計数し、さらに対消滅発生地点を、検出した検出器対の直線上と特定する。このような同時計数情報を蓄積して再構成処理を行って、陽電子放出核種分布画像（すなわち断層画像）を得る。【０００５】
ＰＥＴ装置では放射線検出器で得られた放射線パルス（シンチレータで光に変換されたパルス）を後段のパルス処理回路に入力し、さらに演算処理回路で入力された放射線パルスを処理して、上述した断層画像を得る。通常、ＰＥＴ装置のパルス処理回路を評価するには、放射線検出器で得られた実際の放射線パルスを後段の回路に入力する場合がある。その場合には、２２Naポイント線源などの放射性線源を使用するので、放射線管理区域内で行う必要がある。しかし、擬似パルス生成器で生成された放射線擬似パルスを後段のパルス処理回路に入力することで、放射性線源と放射線検出器を使用せずに放射線管理区域外でパルス処理回路の評価を行うことができる。なお、かかる後段の回路を搭載した処理基板の評価や、擬似パルス生成器のためのソフトウェアの評価や、処理基板やソフトウェアの不具合発生時における（不具合を取り除くための）デバッグや、ＰＥＴ装置の定期点検用検査装置や、ＰＥＴ装置の検定（日々の品質保証）などの目的にも、擬似パルス生成器は用いられる。【０００６】
擬似パルス生成器としてパルス波形生成器が用いられる。一般的なパルス波形生成器では、矩形波や三角波のような周期的な波形しか生成できない。また、パルスの立ち上がり／立ち下がり時間をコントロールすることもできない。そのため、放射線擬似パルスを模した波形を生成することは困難である。以下に挙げる装置は、放射線擬似パルスを出力する装置として市販されている（例えば、非特許文献１、２参照）。いずれも、装置本体に取り付けられているスイッチやダイヤル・エンコーダにより波形の調整を行う。なお、下記の“rise time”は立ち上がり時間で、“fall time”は立ち下がり時間である。【０００７】
・BNC Model BL-2 FAST Tail Pulse Generator（非特許文献１参照）
特徴
○以下のパラメータを装置に取り付けてあるダイヤル・エンコーダで調整
・出力周期(1kHz〜50 MHz)
・パルス振幅(0〜3.0V)
・rise timeの調整(3, 5, 10, 30 ,100, 250 nsで調整)
・fall timeの調整(5 ,10, 30, 100, 300 ns及び1, 3, 10 msで調整)
※rise / fall timeに関してはカッコ内の設定値のみ、離散的に可変
○両極の出力を可能とする
○規則的な周期でしか出力できない【０００８】
・BNC Model DB-2 FAST Tail Pulse Generator（非特許文献２参照）
特徴
○パルス出力タイミングにおいて、繰り返し／ランダム出力モードがあり、装置についているスイッチで切り替え
○rise timeは100ns〜20mm（8ステップ）で調整【０００９】
擬似パルス生成器の具体的な回路について、図４を参照して説明する。図４は、従来の擬似パルス生成器の具体的な回路図である。擬似パルス生成器は、図４に示すように、時間に関して積分して擬似パルスを出力する複数段の積分回路を備えている。図４では、２段の積分回路１０１，１０２を備えており、上流段の積分回路を積分回路１０１とし、下流段の積分回路を積分回路１０２とする。上流側の積分回路１０１は、アンプＡＭＰ１と、アンプＡＭＰ１の入力側に接続された可変抵抗Ｒ１と、アンプＡＭＰ１の入力側に接続され、接地電位に接続された静電容量Ｃ１とで構成される。下流側の積分回路１０２は、アンプＡＭＰ２と、アンプＡＭＰ２の入力側に接続された可変抵抗Ｒ２と、アンプＡＭＰ２の入力側に接続され、接地電位に接続された静電容量Ｃ２とで構成される。積分回路１０１のアンプＡＭＰ１の出力側と積分回路１０２の可変抵抗Ｒ２とは直列に互いに接続されている。【００１０】
一方、積分回路１０２の下流側には微分回路１０３および反転増幅回路１０４を備えている。微分回路１０３は、後述する反転増幅回路１０４の抵抗Ｒｓに接続された静電容量Ｃ３と、抵抗Ｒｓに接続され、接地電位に接続された抵抗Ｒ３とで構成される。積分回路１０２のアンプＡＭＰ２の出力側と微分回路１０３の静電容量Ｃ３とは直列に互いに接続されている。反転増幅回路１０４は、抵抗Ｒｓと、抵抗Ｒｓに接続された可変抵抗Ｒｆと、抵抗Ｒｓに接続されたオペアンプ（演算増幅器）ＯＰとで構成されている。【００１１】
積分回路１０１のアンプＡＭＰ１には、ＤＡ変換器(DAC: Digital to Analog Converter)でディジタル値からアナログ値に変換された電圧値ＶＤＡＣをスイッチング素子ＳＷがオフのときに入力するように、積分回路１０１は構成されている。また、反転増幅回路１０４のオペアンプＯＰの出力側および可変抵抗Ｒｆの出力側の電圧をＶＯＵＴとする。積分回路１０１のアンプＡＭＰ１の入力側の電圧をＶ１とするとともに、積分回路１０２のアンプＡＭＰ２の入力側の電圧をＶ２として、微分回路１０３の抵抗Ｒｓ，静電容量Ｃ３の出力側、かつ反転増幅回路１０４の抵抗Ｒｓの入力側の電圧をＶ３とする。【００１２】
なお、上述した電圧値ＶＤＡＣは、擬似パルスの最大振幅である波高値を制御するための電圧値で、様々な波高値を有する擬似パルスを生成するために、スイッチング素子ＳＷのオン・オフの切り替えのたびに電圧値ＶＤＡＣの値をそれぞれ変えている。また、スイッチング素子ＳＷがオンのときには接地電位が入力される。
【非特許文献１】“FAST ComTec : BNC Model BL-2” 、[online]、fast comtec、インターネット< URL : http://www.fastcomtec.com/products/product-lines/nuclear-pulse-generators/bnc-model-bl-2.html>
【非特許文献２】“FAST ComTec : BNC Model DB-2” 、[online]、fast comtec、インターネット< URL : http://www.fastcomtec.com/products/product-lines/nuclear-pulse-generators/bnc-model-db-2.html>
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、図４に示す回路では、スイッチング素子ＳＷをオフ→オン→オフと切り替えると、積分回路１０１のアンプＡＭＰ１への入力電圧は、ＶＤＡＣ→ＧＮＤ（接地電位）→ＶＤＡＣへと変化する。パルス毎に波高値を変える場合には、上述したようにＶＤＡＣもパルス毎に変えなければならない。すると、スイッチング素子ＳＷのオン前とオン後とでのＶＤＡＣの変化分も、積分回路を通るので、所望の擬似パルスが得られなくなる。【００１４】
この発明は、このような事情に鑑みてなされたものであって、所望の擬似パルスを得ることができる擬似パルス生成器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明の擬似パルス生成器は、擬似パルスを生成する擬似パルス生成器であって、時間に関して積分して前記擬似パルスを出力する複数段の積分回路を備え、最上流段の積分回路を構成するアンプに、前記擬似パルスの最大振幅である波高値を制御する電圧値をスイッチング素子がオンのときに入力するとともに、一定の電圧値を前記スイッチング素子がオフのときに入力するように、積分回路を構成することを特徴とするものである。【００１６】
この発明の擬似パルス生成器によれば、時間に関して積分して擬似パルスを出力する複数段の積分回路のうち、最上流段の積分回路を構成するアンプに、擬似パルスの最大振幅である波高値を制御する電圧値をスイッチング素子がオンのときに入力するとともに、一定の電圧値を上述したスイッチング素子がオフのときに入力するように、積分回路を構成している。従来の場合には、波高値を制御する電圧値が、スイッチング素子がオフのときに入力され、スイッチング素子のオン前とオン後とでの波高値を制御する電圧値の変化分も、積分回路を通るので、所望の擬似パルスが得られなくなる。この発明の場合には、最上流段の積分回路のアンプに、波高値を制御する電圧値をスイッチング素子がオンのときに入力するとともに、一定の電圧値をスイッチング素子がオフのときに入力するようにしている。したがって、スイッチング素子をオフ→オン→オフと切り替えても、最上流段の積分回路を構成するアンプに入力される入力電圧は、“一定の電圧値”→“波高値を制御する電圧値”→“一定の電圧”へと変化する。したがって、スイッチング素子のオン前とオン後とでは電圧値は一定の電圧値のままで変わらず、所望の擬似パルスを得ることができる。【００１７】
この発明の擬似パルス生成器では、スイッチング素子によるオン・オフのタイミングがランダムであってもよいし、スイッチング素子によるオン・オフのタイミングが周期的であってもよい。ただ、擬似パルスは、ランダムに出力されるパルスの替わりに用いられるのが多いので、前者のように、スイッチング素子によるオン・オフのタイミングがランダムだと、生成される擬似パルスのタイミングもランダムとなる。したがって、ランダムに出力されるパルスの替わりに擬似パルスを用いる場合には、前者の方が好ましい。【００１８】
前者の一例は、タイミングを横軸とし、頻度を縦軸とするタイミング分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがってタイミングをランダムにすることである。もちろん、それ以外の手法で、スイッチング素子によるオン・オフのタイミングをランダムにしてもよい。【００１９】
上述したタイミングと同様に、上述したこれらの発明の擬似パルス生成器では、波高値がランダムであってもよい。波高値をランダムにすることで、波高値がランダムなノイズの替わりに擬似パルスを用いることができる。また、上述したタイミングがランダムであるとともに、波高値もランダムであってもよい。【００２０】
上述したタイミングと同様に、波高値を横軸とし、頻度を縦軸とする波高値分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがって波高値をランダムにしてもよいし、それ以外の手法で、波高値をランダムにしてもよい。【００２１】
上述したこれらの発明の擬似パルス生成器では、積分回路を構成する抵抗・静電容量の値のうち少なくとも一方を可変にすることで擬似パルスの立ち上がり時間または立ち下り時間を制御するのが好ましい。様々な立ち上がり時間，立ち下り時間の擬似パルスを生成することができる。
【発明の効果】
【００２２】
この発明に係る擬似パルス生成器によれば、時間に関して積分して擬似パルスを出力する複数段の積分回路のうち、最上流段の積分回路を構成するアンプに、擬似パルスの最大振幅である波高値を制御する電圧値をスイッチング素子がオンのときに入力するとともに、一定の電圧値を上述したスイッチング素子がオフのときに入力するように、積分回路を構成している。その結果、スイッチング素子のオン前とオン後とでは電圧値は一定の電圧値のままで変わらず、所望の擬似パルスを得ることができる。
【図面の簡単な説明】
【００２３】
【図１】実施例に係る擬似パルス生成器の具体的な回路図である。
【図２】（ａ）は、タイミングを横軸とし、頻度を縦軸とするタイミング分布がガウス分布のとき、（ｂ）は、タイミングを横軸とし、頻度を縦軸とするタイミング分布が一定一様分布のとき、（ｃ）は、波高値を横軸とし、頻度を縦軸とする波高値分布がガウス分布のとき、（ｄ）は、波高値を横軸とし、頻度を縦軸とする波高値分布が一定一様分布のときの各模式図である。
【図３】各電圧のタイミングチャートである。
【図４】従来の擬似パルス生成器の具体的な回路図である。
【符号の説明】
【００２４】
１  …  上流段の積分回路
２  …  下流段の積分回路
Ｒ１  …  （上流段の積分回路の）可変抵抗
Ｒ２  …  （下流段の積分回路の）可変抵抗
ＡＭＰ１  …  （上流段の積分回路の）アンプ
ＡＭＰ２  …  （下流段の積分回路の）アンプ
Ｃ１  …  （上流段の積分回路の）静電容量
Ｃ２  …  （下流段の積分回路の）静電容量
ＶＤＡＣ  …  ディジタル値からアナログ値に変換された電圧値（波高値を制御する電圧値）
ＶＣＯＮＳＴ  …  一定の電圧値
ＳＷ  …  スイッチング素子
【実施例】
【００２５】
以下、図面を参照してこの発明の実施例を説明する。図１は、実施例に係る擬似パルス生成器の具体的な回路図であり、図２（ａ）は、タイミングを横軸とし、頻度を縦軸とするタイミング分布がガウス分布のときの模式図であり、図２（ｂ）は、タイミングを横軸とし、頻度を縦軸とするタイミング分布が一定一様分布のときの模式図であり、図２（ｃ）は、波高値を横軸とし、頻度を縦軸とする波高値分布がガウス分布のときの模式図であり、図２（ｄ）は、波高値を横軸とし、頻度を縦軸とする波高値分布が一定一様分布のときの模式図であり、図３は、各電圧のタイミングチャートである。本実施例では、擬似パルスとして、ＰＥＴ装置などの核医学診断装置に用いられる放射線の替わりに使用される放射線擬似パルスを例に採って説明する。【００２６】
擬似パルス生成器は、図１に示すように、時間に関して積分して擬似パルスを出力する複数段の積分回路を備えている。図１では、２段の積分回路１，２を備えており、上流段の積分回路を積分回路１とし、下流段の積分回路を積分回路２とする。従来の図４と同様に、上流側の積分回路１は、アンプＡＭＰ１と、アンプＡＭＰ１の入力側に接続された可変抵抗Ｒ１と、アンプＡＭＰ１の入力側に接続され、接地電位に接続された静電容量Ｃ１とで構成される。下流側の積分回路２は、アンプＡＭＰ２と、アンプＡＭＰ２の入力側に接続された可変抵抗Ｒ２と、アンプＡＭＰ２の入力側に接続され、接地電位に接続された静電容量Ｃ２とで構成される。積分回路１のアンプＡＭＰ１の出力側と積分回路２の可変抵抗Ｒ２とは直列に互いに接続されている。上流段の積分回路１は、この発明における最上流段の積分回路に相当し、積分回路１のアンプＡＭＰ１は、この発明における最上流段の積分回路を構成するアンプに相当し、積分回路１の可変抵抗Ｒ１は、この発明における積分回路を構成する抵抗に相当し、積分回路１の静電容量Ｃ１は、この発明における積分回路を構成する静電容量に相当する。【００２７】
従来の図４と同様に、積分回路２の下流側には微分回路３および反転増幅回路４を備えている。微分回路３は、後述する反転増幅回路４の抵抗Ｒｓに接続された静電容量Ｃ３と、抵抗Ｒｓに接続され、接地電位に接続された抵抗Ｒ３とで構成される。積分回路２のアンプＡＭＰ２の出力側と微分回路３の静電容量Ｃ３とは直列に互いに接続されている。反転増幅回路４は、抵抗Ｒｓと、抵抗Ｒｓに接続された可変抵抗Ｒｆと、抵抗Ｒｓに接続されたオペアンプ（演算増幅器）ＯＰとで構成されている。【００２８】
従来の図４では、積分回路１０１のアンプＡＭＰ１には、ＤＡ変換器でディジタル値からアナログ値に変換された電圧値ＶＤＡＣ（すなわち擬似パルスの最大振幅である波高値を制御する電圧値ＶＤＡＣ）をスイッチング素子ＳＷがオフのときに入力するように、積分回路１０１は構成されている。これに対して、本実施例の図１では、最上流段の積分回路１（本実施例では２段の積分回路を備えているので、上流段の積分回路１）のアンプＡＭＰ１に、後述するＤＡ変換器（ＤＡＣ）１２でディジタル値からアナログ値に変換された電圧値ＶＤＡＣをスイッチング素子ＳＷがオンのときに入力している。そして、一定の電圧値ＶＣＯＮＳＴをスイッチング素子ＳＷがオフのときに入力するように、積分回路１は構成されている。【００２９】
従来の図４と同様に、反転増幅回路４のオペアンプＯＰの出力側および可変抵抗Ｒｆの出力側の電圧をＶＯＵＴとする。積分回路１のアンプＡＭＰ１の入力側の電圧をＶ１とするとともに、積分回路２のアンプＡＭＰ２の入力側の電圧をＶ２として、微分回路１０３の抵抗Ｒｓ，静電容量Ｃ３の出力側、かつ反転増幅回路１０４の抵抗Ｒｓの入力側の電圧をＶ３とする。【００３０】
本実施例では、この他に、擬似パルス生成器は、プログラムデータに応じて内部の使用するハードウェア回路（例えば論理回路）が変更可能なプログラマブルデバイスなどを備えている。本実施例では、プログラマブルデバイスとして、ＦＰＧＡ(Field Programmable Gate Array)を例に採って説明する。具体的には、擬似パルス生成器は、図１に示すように、パーソナルコンピュータ（ＰＣ）１０とＦＰＧＡ１１とＤＡ変換器１２（図１では「ＤＡＣ」で表記）とを備えている。パーソナルコンピュータ１０は、中央演算処理装置（ＣＰＵ）や、ＲＯＭ（Read-only Memory）やＲＡＭ（Random-Access Memory）などに代表される記憶媒体や、マウスやキーボードやジョイスティックやトラックボールやタッチパネルなどに代表されるポインティングデバイスなどで構築されている。【００３１】
「コンフィギュレーションデータ」と呼ばれるＦＰＧＡ１１の動作を設定するための設定データをパーソナルコンピュータ１０からＦＰＧＡ１１に送信し、送信されたコンフィギュレーションデータに基づく動作をＦＰＧＡ１１は行う。本実施例では、コンフィギュレーションデータには、スイッチング素子ＳＷのオン・オフを制御するトリガ信号（図１では「ＴＲＧ」で表記）をランダムに発生させ、ＤＡ変換器１２を介して電圧値ＶＤＡＣをランダムに変更させるプログラムが組み込まれたデータが含まれている。なお、上述したように電圧値ＶＤＡＣは、波高値を制御するための電圧値で、電圧値ＶＤＡＣの値を変えることで波高値を変えることができる。【００３２】
具体的には、ＦＰＧＡ１１には、乱数表を記憶した不揮発性メモリ（例えばフラッシュメモリ）を備えており、乱数表に記憶された乱数をＦＰＧＡ１１からスイッチング素子ＳＷに出力するとともにＤＡ変換器１２にも出力する。【００３３】
一方、図２（ａ）、図２（ｂ）に示すように、スイッチング素子ＳＷによるオン・オフのタイミングを横軸とし、頻度を縦軸とするタイミング分布を導入すると、ＦＰＧＡ１１から送り込まれた乱数を利用して、各々のタイミングを頻度に応じて決定する。図２（ａ）は、タイミング分布がガウス分布のときで、図２（ｂ）は、タイミング分布が一定一様分布のときである。このように、一定一様分布またはガウス分布にしたがってタイミングをランダムにしている。コンフィギュレーションデータに基づいて、このように決定されたタイミングに応じて上述したトリガ信号をランダムに発生させ、そのトリガ信号をスイッチング素子ＳＷに与える。なお、時間的に連続する２つのトリガ信号の時間間隔がタイミングに相当する。このトリガ信号によってスイッチング素子ＳＷのオン・オフもランダムに切り替えられ、スイッチング素子ＳＷのオン・オフで生成される擬似パルスのタイミングもランダムとなる。【００３４】
タイミングと同様に、図２（ｃ）、図２（ｄ）に示すように、波高値を横軸とし、頻度を縦軸とする波高値分布を導入すると、ＦＰＧＡ１１から送り込まれた乱数を利用して、各々の波高値を頻度に応じて決定する。図２（ｃ）は、波高値分布がガウス分布のときで、図２（ｄ）は、波高値分布が一定一様分布のときである。このように、一定一様分布またはガウス分布にしたがって波高値をランダムにしている。このように決定された波高値を実際に出力させるために、後述する電圧値ＶＤＡＣに基づいて波高値を制御する手法から明らかなように、電圧値ＶＤＡＣが決まると波高値も決まる。逆に波高値を決めれば、電圧値ＶＤＡＣを決めることができ、その電圧値ＶＤＡＣに基づいて波高値を制御することができる。そこで、コンフィギュレーションデータに基づいて、波高値に応じて電圧値ＶＤＡＣをランダムに変えて、その電圧値ＶＤＡＣを、スイッチング素子ＳＷがオンのときに積分回路１のアンプＡＭＰ１に与える。電圧値ＶＤＡＣについてはアナログ値であって、ＦＰＧＡ１１から出力されるデータはディジタル値であるので、ＤＡ変換器１２でディジタル値からアナログ値へ変換する。なお、電圧値ＶＤＡＣに基づいて波高値を制御する手法については後述する。【００３５】
各電圧のタイミングチャートは、図３に示す通りである。ここで、ＳＷ（ｔ）は、スイッチング素子ＳＷでのオン・オフの時間的変化であり、Ｖ１（ｔ）は、上述した電圧Ｖ１の時間的変化であり、Ｖ２（ｔ）は、上述した電圧Ｖ２の時間的変化であり、Ｖ３（ｔ）は、上述した電圧Ｖ３の時間的変化であり、ＶＯＵＴ（ｔ）は、上述した電圧ＶＯＵＴの時間的変化である。なお、図３中のＧＮＤは接地電位である。【００３６】
上述したトリガ信号（図１中の「ＴＲＧ」を参照）がスイッチング素子ＳＷに与えられると、スイッチング素子ＳＷがオフ（図３では「ＯＦＦ」で表記）からオン（図３では「ＯＮ」で表記）に切り替わって、電圧値ＶＤＡＣが積分回路１のアンプＡＭＰ１に与えられる。スイッチング素子ＳＷがオフからオンに切り替わった時間をＴ０とし、オンからオフに切り替わった時間をＴａとする。Ｖ１（ｔ）に着目すると、ｔがＴ０まで（ｔ＜Ｔ０）は、スイッチング素子ＳＷがオフであるので、一定の電圧値ＶＣＯＮＳＴが積分回路１のアンプＡＭＰ１に与えられており、Ｖ１（ｔ）＝ＶＣＯＮＳＴである。一方、ｔがＴ０となって、Ｔａとなるまで（Ｔ０≦ｔ≦Ｔａ）は、スイッチング素子ＳＷがオンであるので、スイッチング素子ＳＷを介して電圧値ＶＤＡＣが積分回路１のアンプＡＭＰ１に与えられ、Ｖ１（ｔ）＝ＶＤＡＣである。ｔがＴａとなってから（Ｔａ＜ｔ）は、スイッチング素子ＳＷがオフに切り替わったことに伴って、Ｖ１（ｔ）は電圧値ＶＤＡＣからＶＣＯＮＳＴになる。ただ、積分回路１の可変抵抗Ｒ１や静電容量Ｃ１の時定数に応じて、Ｖ１（ｔ）は電圧値ＶＤＡＣからＶＣＯＮＳＴに緩やかに時間的に変化する。そして、ＴｂでＶＣＯＮＳＴにほぼ収束する。このＶ１（ｔ）を式で表すと、下記（１）式のように表される。なお、Ｖ２（ｔ）やＶ３（ｔ）やＶＯＵＴ（ｔ）も式で表すと、下記（２）式〜（４）式のように表される。ただし、各アンプのオフセットはないものとする。【００３７】
Ｖ１（ｔ）＝ＶＣＯＮＳＴ                                              （ｔ＜Ｔ０）
＝ＶＤＡＣ                                              （Ｔ０≦ｔ≦Ｔａ）
＝ＶＤＡＣ
＋（ＶＣＯＮＳＴ−ＶＤＡＣ）［１−exp｛−ｔ／（Ｒ１・Ｃ１）｝］      （Ｔａ＜ｔ）
…（１）
Ｖ２（ｔ）＝ＶＣＯＮＳＴ                                              （ｔ＜Ｔ０）
＝ＶＣＯＮＳＴ
＋（ＶＤＡＣ−ＶＣＯＮＳＴ）［１−exp｛−ｔ／（Ｒ２・Ｃ２）｝］  （Ｔ０≦ｔ≦Ｔａ）
＝Ｖ１（ｔ）
＋（ＶＣＯＮＳＴ−Ｖ１（ｔ））［１−exp｛−ｔ／（Ｒ２・Ｃ２）｝］  （Ｔａ＜ｔ）
…（２）
Ｖ３（ｔ）≒Ｖ２                        …（３）
ＶＯＵＴ（ｔ）＝−Ｖ３（ｔ）・Ｒｆ／Ｒｓ  …（４）
ここで、微分回路３を構成する抵抗Ｒ３を１（ｋΩ）とするとともに、静電容量Ｃ３を１（μＦ）とすると、Ｒ３とＣ３の時定数は、１．０×１０−３であり、今回生成するパルス（立ち上がり時間：数１０ｎｓ、立ち下がり時間：１００ｎｓ程度）では通過領域となる。【００３８】
立ち上がり時間をｔ１とするとともに、立ち下がり時間をｔ２とする。上記（１）式〜（４）式を解くことにより、理論的に、ｔ１，ｔ２が導出可能であるが、実際にはアンプの遅延や寄生抵抗および寄生容量等の影響で誤差が生じる。例えば、ｔ１＝２０ｎｓ、ｔ２＝１００ｎｓとする場合、実際の素子パラメータは以下の通りである。
Ｒ１＝９３０（Ω）、Ｒ２＝４２６（Ω）、Ｃ１＝２（ｐＦ）、Ｃ２＝６２（ｐＦ）【００３９】
立ち上がり時間や立ち下がり時間を制御する場合には、可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２を所望の値に変えることで行う。実際のアンプの遅延や寄生抵抗および寄生容量等の影響を考慮しない場合には、上記（１）式〜（４）式を解くことにより、ｔ１，ｔ２になる可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２の値を変える。そして、可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２の値を変えることで、立ち上がり時間や立ち下がり時間を制御する。実際のアンプの遅延や寄生抵抗および寄生容量等の影響を考慮する場合には、予め、可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２の値をそれぞれ変えたときのｔ１，ｔ２を求めて、可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２の値とｔ１，ｔ２との対応関係をルックアップテーブルとして記憶して、実際の可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２を変えるときに、そのルックアップテーブルを参照すればよい。そして、可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２の値を変えることで、立ち上がり時間や立ち下がり時間を制御する。【００４０】
上記（４）式で求められたＶＯＵＴ（ｔ）は、生成された擬似パルスとなる。上記（１）式〜（３）式を用いて上記（４）式は求められ、擬似パルスは、一定の電圧値ＶＣＯＮＳＴ，ＤＡ変換器１２でディジタル値からアナログ値に変換された電圧値ＶＤＡＣ（すなわち波高値を制御する電圧値ＶＤＡＣ），積分回路１の時定数Ｒ１とＣ１，積分回路２の時定数Ｒ２とＣ２の各々の値で制御される。ＶＣＯＮＳＴは一定の電圧値であるので、立ち上がり時間や立ち下がり時間を制御する場合には、上述したように可変抵抗Ｒ１，Ｒ２や可変静電容量Ｃ１，Ｃ２の値を変え、擬似パルスの最大振幅である波高値を制御する場合には、電圧値ＶＤＡＣの値を変える。したがって、電圧値ＶＤＡＣに基づいて波高値を制御することができる。【００４１】
上述の構成を備えた本実施例に係る擬似パルス生成器によれば、時間に関して積分して擬似パルスを出力する複数段の積分回路（本実施例では２段の積分回路１，２）のうち、最上流段の積分回路（本実施例では上流段の積分回路１）を構成するアンプ（本実施例ではＡＭＰ１）に、波高値を制御する電圧値（本実施例ではディジタル値からアナログ値に変換された電圧値ＶＤＡＣ）をスイッチング素子ＳＷがオンのときに入力するとともに、一定の電圧値（本実施例では一定の電圧ＶＣＯＮＳＴ）をスイッチング素子ＳＷがオフのときに入力するように、積分回路１を構成している。従来の場合には、波高値を制御する電圧値（図４の電圧値ＶＤＡＣを参照）が、スイッチング素子ＳＷがオフのときに入力され、スイッチング素子ＳＷのオン前とオン後とでの波高値を制御する電圧値（電圧値ＶＤＡＣ）の変化分も、積分回路を通るので、所望の擬似パルスが得られなくなる。本実施例の場合には、最上流段の積分回路（積分回路１）のアンプ（アンプＡＭＰ１）に、波高値を制御する電圧値（電圧値ＶＤＡＣ）を入力するとともに、一定の電圧値（電圧値ＶＣＯＮＳＴ）をスイッチング素子ＳＷがオフのときに入力するようにしている。したがって、スイッチング素子ＳＷをオフ→オン→オフと切り替えても、最上流段の積分回路（積分回路１）を構成するアンプ（アンプＡＭＰ１）に入力される入力電圧は、“一定の電圧値ＶＣＯＮＳＴ”→“波高値を制御する電圧値ＶＤＡＣ”→“一定の電圧ＶＣＯＮＳＴ”へと変化する。したがって、スイッチング素子ＳＷのオン前とオン後とでは電圧値は一定の電圧値（電圧値ＶＣＯＮＳＴ）のままで変わらず、所望の擬似パルスを得ることができる。【００４２】
本実施例では、スイッチング素子ＳＷによるオン・オフのタイミングがランダムである。擬似パルスは、本実施例のようにＰＥＴ装置などの核医学診断装置に用いられる放射線の替わりに使用される。かかる放射線は、放射性薬剤を被検体に投与することで放出されるので、ＤＯＩ検出器で得られた放射線パルス（シンチレータで光に変換されたパルス）はランダムに出力される。このように、擬似パルスは、ランダムに出力されるパルスの替わりに用いられるのが多いので、スイッチング素子ＳＷによるオン・オフのタイミングがランダムだと、生成される擬似パルスのタイミングもランダムとなる。したがって、ランダムに出力されるパルスの替わりに擬似パルスを用いる場合には、本実施例のようにタイミングはランダムの方が好ましい。【００４３】
本実施例では、タイミングを横軸とし、頻度を縦軸とするタイミング分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがってタイミングをランダムにしている。【００４４】
上述したタイミングと同様に、本実施例では、擬似パルスの最大振幅である波高値がランダムである。波高値をランダムにすることで、波高値がランダムなノイズの替わりに擬似パルスを用いることができる。このように、本実施例では、上述したタイミングがランダムであるとともに、波高値もランダムである。【００４５】
上述したタイミングと同様に、本実施例では、波高値を横軸とし、頻度を縦軸とする波高値分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがって波高値をランダムにしている。【００４６】
本実施例では、積分回路を構成する抵抗・静電容量の値のうち少なくとも一方を可変にしている。特に、図１に示すように、積分回路１，２を構成する抵抗Ｒ１，Ｒ２・静電容量Ｃ１，Ｃ２を全て可変にしている。このように可変抵抗Ｒ１，Ｒ２・可変静電容量Ｃ１，Ｃ２にすることで擬似パルスの立ち上がり時間／立ち下り時間を制御している。様々な立ち上がり時間，立ち下り時間の擬似パルスを生成することができる。【００４７】
この他に、本実施例の場合には、図１に示すように、パーソナルコンピュータ１０からコンフィギュレーションデータをＦＰＧＡ１１に送信するなど、パーソナルコンピュータ１０の画面上からの制御が可能であり、パーソナルコンピュータ１０を使用するユーザにとって使いやすいという効果をも奏する。なお、一定一様分布またはガウス分布のいずれかを選択するように擬似パルス生成器に選択用の機能を設けてもよい。また、ランダムまたは周期的のいずれかを選択するように擬似パルス生成器に選択用の機能を設けてもよい。【００４８】
また、一度に複数のパルス波形を出力することができるようにしてもよい。この場合には、複数の積分回路１，２や微分回路３や反転増幅回路４を並列にすることで実現することができる。また、各パラメータ（時定数Ｒ１，Ｒ２，Ｃ１，Ｃ２や電圧値ＶＤＡＣなど）から擬似パルスを制御する場合には、各パラメータに基づく演算について、ユーザがパーソナルコンピュータ１０の画面に入力したパラメータに応じて自動で行うようにするのが好ましい。【００４９】
また、ランダム・周期的のいずれであっても、立ち上がり時間２０ｎｓ程度の高速パルスを出力することが可能である。立ち上がり時間／立ち下がり時間については、可変抵抗や可変静電容量などに代表されるトリマで行うので微調整が可能である。また、立ち上がり時間／立ち下がり時間を制御するためのパラメータ（時定数Ｒ１，Ｒ２，Ｃ１，Ｃ２）の設定を、スイッチング素子ＳＷによる切り替えにより自動で行うようにしてもよい。【００５０】
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。【００５１】
（１）上述した実施例では、ＰＥＴ装置などの核医学診断装置に用いられる放射線の替わりに使用される放射線擬似パルスを例に採って説明したが、これに限定されない。宇宙線や雑音（ホワイトノイズや熱雑音など）の替わりに使用される擬似パルスに適用してもよい。特に、ランダムに出力されるパルスの替わりに使用される擬似パルスの場合に本発明は有用である。【００５２】
（２）上述した実施例では、ランダムに出力される場合を例に採って説明したが、周期的に出力されるランダムに適用してもよい。特に、スイッチング素子によるオン・オフのタイミングを周期的にすることで、擬似パルスを周期的に出力することができる。したがって、スイッチング素子によるオン・オフのタイミングが周期的であってもよい。【００５３】
（３）上述した実施例では、スイッチング素子によるオン・オフのタイミングがランダムであるとともに、波高値もランダムであったが、必ずしも両方ともランダムにする必要はない。上述したように、スイッチング素子によるオン・オフのタイミングを周期的にして、波高値のみをランダムにしてもよいし、スイッチング素子によるオン・オフのタイミングをランダムにして、波高値を所定の値に制御してもよいし、スイッチング素子によるオン・オフのタイミングを周期的にして、波高値を所定の値に制御してもよい。【００５４】
（４）上述した実施例では、タイミング分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがってタイミングをランダムにしたが、それ以外の手法で、スイッチング素子によるオン・オフのタイミングをランダムにしてもよい。同様に、上述した実施例では、波高値分布が、一定一様分布またはガウス分布であって、一定一様分布またはガウス分布にしたがって波高値をランダムにしたが、それ以外の手法で、波高値をランダムにしてもよい。【００５５】
（５）上述した実施例では、積分回路を構成する抵抗・静電容量の値を全て可変にしたが、抵抗・静電容量のうち少なくとも一方を可変にすることで擬似パルスの立ち上がり時間または立ち下り時間を制御するのであれば、可変にするパラメータについては特に限定されない。したがって、静電容量を固定にして、抵抗のみを可変してもよいし、逆に抵抗を固定にして、静電容量のみを可変にしてもよい。【００５６】
（６）上述した実施例では、積分回路を構成する抵抗・静電容量を可変にするのに、可変抵抗や可変静電容量を用いたが、これに限定されない。各値を有する複数の抵抗あるいは複数の静電容量を並列に接続して、生成される擬似パルスに応じて、並列に接続された複数の抵抗あるいは複数の静電容量のうち抵抗および静電容量を１つずつ選択して切り替えるようにしてもよい。【００５７】
（７）上述した実施例では、波高値を制御する電圧値として、ディジタル値からアナログ値に変換された電圧値ＶＤＡＣを用いたが、これに限定されない。波高値を制御する電圧値を発生させる電圧をスイッチング素子に直接的に接続してもよい。
【図１】
2009116176.tif 000003
【図２】
2009116176.tif 000004
【図３】
2009116176.tif 000005
【図４】
2009116176.tif 000006
【国際調査報告】
2009116176.tif 000007
2009116176.tif 000008
2009116176.tif 000009
2009116176.tif 000010