(57)【要約】  格子整合系のＨＥＭＴ素子であって、二次元電子ガス濃度を実用的な範囲で確保しつつ逆方向耐圧の高いＨＥＭＴ素子を提供する。ＡｌＮテンプレート基板やＳｉ単結晶基材をベースとする基板などである下地基板の上に、ＧａＮからなるチャネル層を形成し、該チャネル層の上に、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層を形成し、該障壁層の上に、ソース電極、ドレイン電極、およびゲート電極を形成することによって半導体素子を作製するにあたって、障壁層のＩｎモル分率ｘとＧａモル分率ｚと厚みｄとが、所定の範囲をみたすようにする。
2013125126.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子であって、
下地基板と、
前記下地基板の上に形成されてなり、ＧａＮからなるチャネル層と、
前記チャネル層の上に形成されてなり、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層と、
前記障壁層の上に形成されてなる、ソース電極、ドレイン電極、およびゲート電極と、
を備え、
前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすことを特徴とする半導体素子。
【数１】
2013125126.tif 000015
【数２】
2013125126.tif 000016
【数３】
2013125126.tif 000017
【数４】
2013125126.tif 000018
【請求項２】
請求項１に記載の半導体素子であって、
前記チャネル層と前記障壁層との間に、少なくともＡｌを含むIII族窒化物からなるスペーサ層、
をさらに備えることを特徴とする半導体素子。
【請求項３】
請求項１または請求項２に記載の半導体素子であって、
前記基板が、
Ｓｉ単結晶基材と、
前記Ｓｉ単結晶基材の上に形成された、ＡｌＮからなる第１の下地層と、
前記第１の下地層の上に形成され、ＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２の下地層と、
前記第２の下地層の直上に形成されたバッファ層と、
を備え、
前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、
前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、
前記バッファ層の上に前記チャネル層が形成される、
ことを特徴とする半導体素子。
【請求項４】
請求項３に記載の半導体素子であって、
前記バッファ層が、
ＡｌＮからなる第１組成層と、
ＡｌｘiＧａ１−ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、
を交互に積層してなる組成変調層を少なくとも１つ備える、
ことを特徴とする半導体素子。
【請求項５】
請求項１または請求項２に記載の半導体素子であって、
前記基板が、所定の単結晶基材の上にＡｌＮバッファ層を形成してなるＡｌＮテンプレート基板である、
ことを特徴とする半導体素子。
【請求項６】
半導体素子の製造方法であって、
下地基板を準備する基板準備工程と、
前記下地基板の上にＧａＮからなるチャネル層を形成するチャネル層形成工程と、
前記チャネル層の上に、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層を形成する障壁層形成工程と、
前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極を形成する電極形成工程と、
を備え、
前記障壁層形成工程においては、前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすように前記障壁層を形成する、
ことを特徴とする半導体素子の製造方法。
【数５】
2013125126.tif 000019
【数６】
2013125126.tif 000020
【数７】
2013125126.tif 000021
【数８】
2013125126.tif 000022
【請求項７】
請求項６に記載の半導体素子の製造方法であって、
前記チャネル層の上に、少なくともＡｌを含むIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程、
をさらに備え、
前記スペーサ層の上に前記障壁層を形成する、
ことを特徴とする半導体素子の製造方法。
【請求項８】
請求項６または請求項７に記載の半導体素子の製造方法であって、
前記基板準備工程が、
Ｓｉ単結晶基材の上にＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、
前記第１の下地層の上にＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、
前記第２の下地層の直上にバッファ層を形成するバッファ形成工程と、
を含み、
前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
前記チャネル層形成工程においては、前記バッファ層の上に前記チャネル層を形成する、
ことを特徴とする半導体素子の製造方法。
【請求項９】
請求項８に記載の半導体素子の製造方法であって、
前記バッファ層形成工程においては、
ＡｌＮからなる第１組成層と、
ＡｌｘiＧａ１−ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、
を交互に積層することによって組成変調層を形成する組成変調層形成工程、
を少なくとも一度行うことにより、前記バッファ層に少なくとも１つの前記組成変調層を設ける、
ことを特徴とする半導体素子の製造方法。
【請求項１０】
請求項６または請求項７に記載の半導体素子の製造方法であって、
前記基板準備工程が、所定の単結晶基材の上にＡｌＮバッファ層をすることによりＡｌＮテンプレート基板を形成するテンプレート基板形成工程を含む、
ことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に関し、特に、III族窒化物半導体により構成される多層構造エピタキシャル基板と金属電極とのショットキーダイオード接合を有する半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなる障壁層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。【０００３】
ＨＥＭＴ素子用基板の下地基板として、例えばサファイアやＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いることがある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、二次元電子ガスの空間的な閉じ込めを促進する目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。【０００４】
チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成するという、最も一般的な構成の窒化物ＨＥＭＴ素子の場合、ＨＥＭＴ素子用基板に内在する二次元電子ガスの濃度は、障壁層を形成するＡｌＧａＮのＡｌＮモル分率の増加に伴い増加することが知られている（例えば、非特許文献２参照）。二次元電子ガス濃度を大幅に増やすことができれば、ＨＥＭＴ素子の可制御電流密度、すなわち取り扱える電力密度を大幅に向上させることが可能と考えられる。ただし、障壁層のＡｌＮモル分率や厚みの増加はＨＥＭＴ素子の信頼性の低下につながることも知られている（例えば、非特許文献６参照）。【０００５】
また、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成したＨＥＭＴ素子のように、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い濃度で二次元電子ガスを生成できる歪の少ない構造を有するＨＥＭＴ素子も注目されている（例えば、非特許文献３および非特許文献４参照）。【０００６】
また、チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成してなるＨＥＭＴ素子を用いて構成された、耐圧が８００Ｖ以上のパワーデバイスも公知である(例えば、非特許文献５参照)。【０００７】
一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている（例えば、特許文献１ないし特許文献７参照）。ＨＥＭＴ素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なＨＥＭＴ素子の設計が可能となる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２０１１／０１６３０４号
【特許文献２】国際公開第２０１１／１０２０４５号
【特許文献３】国際公開第２０１１／１２２３２２号
【特許文献４】国際公開第２０１１／１３５９６３号
【特許文献５】国際公開第２０１１／１３６０５１号
【特許文献６】国際公開第２０１１／１３６０５２号
【特許文献７】国際公開第２０１１／１６６４９６号
【非特許文献】
【０００９】
【非特許文献１】"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. 44,(2005),4896
【非特許文献２】"Gallium Nitride Based High Power Heterojunction Field Effect Transistors: process Development and Present Status at USCB", Stacia Keller, Yi-Feng Wu, Giacinta Parish, Naiqian Ziang, Jane J. Xu, Bernd P. Keller, Steven P. DenBaars, and Umesh K. Mishra, IEEE Trans. Electron Devices 48, (2001), 552
【非特許文献３】"Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", F. Medjdoub, J.-F. Carlin, M. Gonschorek, E. Feltin, M.A. Py, D. Ducatteau, C. Gaquiere, N. Grandjean, and E. Kohn, IEEE IEDM Tech. Digest in IEEE IEDM 2006, 673
【非特許文献４】"Off-state breakdown in InAlN/AlN/GaN high electron mobility transistors", J. Kuzmik, G. Pozzovivo, J.-F. Carlin, M. Gonschorek, E. Feltin, N. Grandjean, G, Strasser, D. Pogany, and E. Gornik, Phys. Status Solidi C 6, No. S2, S925 (2009)
【非特許文献５】"Evaluation of AlGaN/GaN Heterostructure Field-Effect Transistors on Si Substrate in Power Factor Currection Circuit", Shinichi IWAKAMI, Osamu MACHIDA, Yoshimichi IZWA, Ryohei BABA, Masataka YANAGIHARA, Toshihiro EHARA, Nobuo KANEKO, Hirokazu GOTO, and Akio IWABUCHI, Jpn. J. Appl. Phys. 46,(2007),L721
【非特許文献６】"Time-Dependent Degradation of AlGaN/GaN Heterostructures Grown on Silicon Carbide", D.W. GOTTHOLD, S.P. GUO, R. BIRKHAHN, B. ALBERT, D. FLORESCU, and B. PERES, J. Electron. Mater.  33, (2004), 408
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ＨＥＭＴ素子を形成するにあっては、ゲート電極にショットキー接合を形成することが一般的である。しかしながら、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成してなるＨＥＭＴ素子については、係るショットキー接合への逆方向電圧印加の際の絶縁破壊電圧が低いという問題点がある（非特許文献３および非特許文献４参照）。ＨＥＭＴ素子を中〜高耐圧用途で用いるには、６００Ｖ以上の耐圧が必要となるが、６００Ｖ以上の耐圧が得られたとの報告はなされていない。【００１１】
また、ＨＥＭＴ素子を実用性のあるものとするには、ヘテロ接合部分における二次元電子ガス（２ＤＥＧ）濃度が１．０×１０１３ｃｍ−２以上であることが必要であるが、本発明の発明者が鋭意検討したところ、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成してなるＨＥＭＴ素子においては、２．０×１０１３ｃｍ−２以上の場合に耐圧が６００Ｖ未満となることがわかった。【００１２】
本発明は、上記課題に鑑みてなされたものであり、チャネル層がＧａＮからなり、障壁層がＩｎおよびＡｌを含むIII族窒化物からなる格子整合系のＨＥＭＴ素子であって、二次元電子ガス濃度を実用的な範囲で確保しつつ逆方向耐圧の高いＨＥＭＴ素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明の第１の態様では、半導体素子が、下地基板と、前記下地基板の上に形成されてなり、ＧａＮからなるチャネル層と、前記チャネル層の上に形成されてなり、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層と、前記障壁層の上に形成されてなる、ソース電極、ドレイン電極、およびゲート電極と、を備え、前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすようにした。【００１４】
【数１】
2013125126.tif 000003
【００１５】
【数２】
2013125126.tif 000004
【００１６】
【数３】
2013125126.tif 000005
【００１７】
【数４】
2013125126.tif 000006
【００１８】
本発明の第２の態様では、第１の態様に係る半導体素子において、前記チャネル層と前記障壁層との間に、少なくともＡｌを含むIII族窒化物からなるスペーサ層、をさらに備えるようにした。【００１９】
本発明の第３の態様では、第１または第２の態様に係る半導体素子において、前記基板が、Ｓｉ単結晶基材と、前記Ｓｉ単結晶基材の上に形成された、ＡｌＮからなる第１の下地層と、前記第１の下地層の上に形成され、ＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２の下地層と、前記第２の下地層の直上に形成されたバッファ層と、を備え、前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、前記バッファ層の上に前記チャネル層が形成されるようにした。【００２０】
本発明の第４の態様では、第３の態様に係る半導体素子において、前記バッファ層が、ＡｌＮからなる第１組成層と、ＡｌｘiＧａ１−ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、を交互に積層してなる組成変調層を少なくとも１つ備えるようにした。【００２１】
本発明の第５の態様では、第１または第２の態様に係る半導体素子において、前記基板が、所定の単結晶基材の上にＡｌＮバッファ層を形成してなるＡｌＮテンプレート基板であるようにした。【００２２】
本発明の第６の態様では、半導体素子の製造方法が、下地基板を準備する基板準備工程と、前記下地基板の上にＧａＮからなるチャネル層を形成するチャネル層形成工程と、前記チャネル層の上に、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層を形成する障壁層形成工程と、前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極を形成する電極形成工程と、を備え、前記障壁層形成工程においては、前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすように前記障壁層を形成するようにした。【００２３】
【数５】
2013125126.tif 000007
【００２４】
【数６】
2013125126.tif 000008
【００２５】
【数７】
2013125126.tif 000009
【００２６】
【数８】
2013125126.tif 000010
【００２７】
本発明の第７の態様では、第６の態様に係る半導体素子の製造方法が、前記チャネル層の上に、少なくともＡｌを含むIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程、をさらに備え、前記スペーサ層の上に前記障壁層を形成するようにした。【００２８】
本発明の第８の態様では、第６または第７の態様に係る半導体素子の製造方法において、前記基板準備工程が、Ｓｉ単結晶基材の上にＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、前記第１の下地層の上にＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、前記第２の下地層の直上にバッファ層を形成するバッファ形成工程と、を含み、前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記チャネル層形成工程においては、前記バッファ層の上に前記チャネル層を形成する、ようにした。【００２９】
本発明の第９の態様では、第８の態様に係る半導体素子の製造方法の前記バッファ層形成工程において、ＡｌＮからなる第１組成層と、ＡｌｘiＧａ１−ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、を交互に積層することによって組成変調層を形成する組成変調層形成工程、を少なくとも一度行うことにより、前記バッファ層に少なくとも１つの前記組成変調層を設ける、ようにした。【００３０】
本発明の第１０の態様では、第６または第７の態様に係る半導体素子の製造方法において、前記基板準備工程が、所定の単結晶基材の上にＡｌＮバッファ層をすることによりＡｌＮテンプレート基板を形成するテンプレート基板形成工程を含む、ようにした。
【発明の効果】
【００３１】
本発明の第１ないし第１０の態様によれば、チャネル層がＧａＮからなり、障壁層がＩｎおよびＡｌを含むIII族窒化物からなる格子整合系の組成を有し、１．０×１０１３ｃｍ−２以上という二次元電子ガス濃度を確保しつつ６００Ｖ以上という高い耐圧を有するＨＥＭＴ素子が、実現される。
【図面の簡単な説明】
【００３２】
【図１】ＨＥＭＴ素子２０の構成を概略的に示す模式断面図である。
【図２】（式１）〜（式４）で表される範囲を模式的に示す図である。
【図３】Ｓｉベース基板１０の模式断面図である。
【図４】Ｓｉベース基板１０の模式断面図である。
【図５】実施例１のＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚みに対してプロットしたグラフである。
【図６】実施例２のＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚みに対してプロットしたグラフである。
【図７】実施例３において障壁層１３のＧａモル分率ｚが０の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。
【図８】実施例３において障壁層１３のＧａモル分率ｚが０．１の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。
【図９】実施例３において障壁層１３のＧａモル分率ｚが０．２の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。
【図１０】実施例３において障壁層１３のＧａモル分率ｚが０．３の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。
【発明を実施するための形態】
【００３３】
＜ＨＥＭＴ素子の概略構成＞
図１は、本発明の実施の形態に係るＨＥＭＴ素子２０の構成を概略的に示す模式断面図である。ＨＥＭＴ素子２０は、基板（下地基板）１０と、チャネル層１１と、スペーサ層１２と、障壁層１３と、ソース電極１４と、ドレイン電極１５と、ゲート電極１６とを備える。
【００３４】
基板１０は、一般に、その上に結晶性の良好なチャネル層１１、スペーサ層１２、および障壁層１３を形成可能な材質のものであれば、適用が可能である。例えば、６Ｈ−ＳｉＣ、４Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、サファイア、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライトなどの単結晶基材を用いる態様であってもよいし、それら単結晶基材の上にIII族窒化物半導体層などを適宜に設けたものを基板１０として用いる態様であってもよい。
【００３５】
基板１０の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する基板１０を用いるのが好ましい。
【００３６】
具体的には、６Ｈ−ＳｉＣ単結晶基材や４Ｈ−ＳｉＣ単結晶基材やサファイア単結晶基材の上にＡｌＮからなるバッファ層を１０ｎｍ〜１０μｍ程度の厚みに形成したいわゆるＡｌＮテンプレート基板を基板１０とするのが好適な一例である。
【００３７】
あるいは、例えば特許文献１ないし特許文献７に開示されているように、Ｓｉ単結晶基材の上に、ＡｌＮからなる多数の柱状結晶にて形成されることで結晶粒界を内在する多欠陥含有性層である第１下地層とＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる第２下地層とを積層することによって下地層を設けたうえで、バッファ層を種々の積層態様にて形成することによって、基板１０を得る態様も好適である。係る場合、比較的安価なＳｉ単結晶基材を用いつつ、クラックフリーや反り抑制などが実現された基板１０が、得られる。その場合の基板１０の具体的な構成例については後述する。
【００３８】
ただし、ＨＥＭＴ素子２０において高い逆方向耐圧を確保するという観点からは、基板１０は高耐圧の絶縁性基板とすることが望ましい。例えば６００Ｖ以上の高いゲート耐圧が得られる場合であっても、ドレイン電極１５と基板１０との間で絶縁破壊する場合は、ＨＥＭＴ素子２０全体としての耐圧を６００Ｖとすることが難しくなるからである。導電性の単結晶基材を用いる場合は、該単結晶基材の上に設けるバッファ層等を、例えば、６Ｈ−ＳｉＣ単結晶基材や４Ｈ−ＳｉＣ単結晶基材やサファイア単結晶基材上のＡｌＮバッファ層や、Ｓｉ単結晶基材上の第１下地層と、第２下地層、およびバッファ層を、６００Ｖ以上の耐圧を有するように形成すればよい。
【００３９】
チャネル層１１は、基板１０の上にＧａＮをエピタキシャル成長させることによって形成されてなる層であり、１００ｎｍ〜３μｍ程度の厚みに形成されてなる。
【００４０】
一方、障壁層１３は、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１）なる組成を有するIII族窒化物をエピタキシャル成長させることによって形成されてなる層である。ただし、０≦ｚ≦０．３とする。また、障壁層１３は、その厚みが少なくとも４ｎｍ以上３０ｎｍ以下の範囲をみたすように形成されてなる。障壁層１３の厚みを４ｎｍよりも小さくするのは、ＨＥＭＴ素子が機能するのに十分な二次元電子ガス濃度が発現しないため好ましくない。また、障壁層１３の厚みが３０ｎｍを上回るようにするのは、エピタキシャル成長自体が困難である。
【００４１】
なお、障壁層１３の厚みおよび組成は、本実施の形態に係るＨＥＭＴ２０の高耐圧化と密接に関係する。障壁層１３の組成および厚みのより好適な範囲については後述する。
【００４２】
なお、チャネル層１１と障壁層１３とは、前者を構成するＧａＮのバンドギャップよりも後者を構成するIII族窒化物のバンドギャップの方が大きいという組成範囲をみたして形成される。
【００４３】
さらに、チャネル層１１と障壁層１３の間にはスペーサ層１２が設けられる。スペーサ層１２は、少なくともＡｌを含むIII族窒化物にて、０．５ｎｍ〜１．５ｎｍの範囲の厚みでエピタキシャル形成される層である。好ましくは、スペーサ層１２はＡｌＮにて形成される。
【００４４】
以降においては、チャネル層１１、スペーサ層１２、および障壁層１３を機能層と総称することがある。また、係る機能層のほか、基板１０の作製にあたってエピタキシャル形成される層を、エピタキシャル膜と総称することがある。さらには、例えばIII族元素中のＡｌの存在比率のことを、便宜上、Ａｌモル分率と称する場合がある。これは、Ｉｎ、Ｇａについても同様である。
【００４５】
エピタキシャル膜は、ウルツ鉱型のIII族窒化物を（０００１）結晶面が基材１の基板面に対し略平行となるように形成されてなる。これらの層の形成は、有機金属化学気相成長法（ＭＯＣＶＤ法）により行うのが好適な一例である。
【００４６】
以上のような層構成を有する基板１０においては、チャネル層１１とスペーサ層１２の界面に（より詳細には、チャネル層１１の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域１１ｅが形成される。
【００４７】
好ましくは、スペーサ層１２と障壁層１３とはそれぞれ、前者を構成するIII族窒化物のバンドギャップが、後者を構成するIII族窒化物のバンドギャップ以上という組成範囲をみたして形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層１２はＡｌＮにて形成される。係る場合、スペーサ層１２がＡｌとＮの二元系化合物となるので、Ｇａを含む３元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。なお、係る組成範囲についての議論は、スペーサ層１２が不純物を含有することを除外するものではない。
【００４８】
なお、ＨＥＭＴ素子２０においてスペーサ層１２を備えるのは必須の態様ではなく、チャネル層１１の上に直接に障壁層１３を形成する態様であってもよい。係る場合、チャネル層１１と障壁層１３の界面に二次元電子ガス領域１１ｅが形成される。
【００４９】
ソース電極１４とドレイン電極１５とは、それぞれの金属層が十数ｎｍ〜百数十ｎｍ程度の厚みを有する多層金属電極であり、障壁層１３との間にオーミック性接触を有してなる。ソース電極１４およびドレイン電極１５に用いる金属は、基板１０に対し（障壁層１３に対し）良好なオーミック性接触が得られる金属材料にて形成されればよい。Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極をソース電極１４およびドレイン電極１５として形成するのが好適であるが、これに限定されるものでなく、例えばＴｉ／Ａｌ／Ｐｔ／ＡｕあるいはＴｉ／Ａｌなどからなる多層金属電極を形成する態様であってもよい。ソース電極１４およびドレイン電極１５の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。
【００５０】
一方、ゲート電極１６は、一または複数の金属層が十数ｎｍ〜百数十ｎｍ程度の厚みを有するように形成されてなる単層または多層の金属電極であり、障壁層１３との間にショットキー性接触を有してなる。ゲート電極１６は、Ｐｄ、Ｐｔ、Ｎｉ、Ａｕなどの仕事関数が高い金属を形成材料として形成されるのが好適である。あるいは、上述の各金属同士の、あるいは各金属とＡｌなどとの多層金属膜として形成される態様であってもよい。ゲート電極１６の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。
【００５１】
ゲート電極１６とドレイン電極１５の間隔は、８μｍ以上が好ましい。係る間隔をみたすことで、ＨＥＭＴ素子２０における横方向耐圧を６００Ｖ以上とすることが出来る。
【００５２】
なお、障壁層１３とゲート電極１６との間に、エピタキシャル成長で形成したＧａＮやＡｌＮからなるキャップ層や、エピタキシャル成長後に別途堆積したＳｉＮやＳｉＯ２やＡｌ２Ｏ３からなる絶縁層が形成されていてもよい。このような場合、一般的には、障壁層１３とゲート電極１６との接合はショットキー接合とは称されないが、キャップ層や絶縁層自体が６００Ｖ以上の耐圧を有さない場合、実質的にショットキー接合と見なせるので、本実施の形態では、キャップ層や絶縁層が介在する場合も含めて、障壁層１３とゲート電極１６との接合はショットキー接合であるとする。
【００５３】
＜ＨＥＭＴ素子の高耐圧化＞
次に、本実施の形態において実現される、ＨＥＭＴ素子の高耐圧化について説明する。
【００５４】
本実施の形態においては、障壁層１３の厚みｄおよび組成ｘの値が以下に示す（式１）〜（式４）で表される範囲をみたすようにする。ただし、０≦ｚ≦０．３とする。
【００５５】
【数９】
2013125126.tif 000011
【００５６】
【数１０】
2013125126.tif 000012
【００５７】
【数１１】
2013125126.tif 000013
【００５８】
【数１２】
2013125126.tif 000014
【００５９】
（式１）〜（式４）が全てみたされる場合、ショットキー接合への逆方向電圧印加の際の絶縁破壊電圧が６００Ｖ以上であり、かつ、２ＤＥＧ濃度が１．０×１０１３ｃｍ−２以上であるＨＥＭＴ素子２０が好適に実現される。
【００６０】
ここで、（式１）は、上述したように、障壁層１３を好適にエピタキシャル形成させるための要件である。（式３）は、１．０×１０１３ｃｍ−２以上の２ＤＥＧ濃度が実現されるための要件である。なお、（式２）をみたすＨＥＭＴ素子２０においては、２ＤＥＧ濃度が２．０×１０１３ｃｍ−２以下となる。
【００６１】
また、（式４）は、障壁層１３に作用する結晶歪（格子歪）を±０．３％以内とするための要件である。換言すれば、（式４）は、ＨＥＭＴ素子２０を格子整合系として作製するための要件である。結晶歪が±０．３％以内にない場合、デバイス特性の信頼性に及ぼす結晶歪の影響が大きくなり、ＨＥＭＴ素子２０はもはや格子整合系であるとはいえなくなる。
【００６２】
図２は、（式１）〜（式４）で表される範囲を模式的に示す図である。図２（ａ）は、ｚ≦０．２の場合を示しており、図２（ｂ）は、０．２＜ｚ≦０．３の場合を示している。前者の場合、（式４）の範囲で常に（式１）の上限よりも（式２）の上限の方が小さくなるので、実質的には、（式２）〜（式４）で示される範囲がみたされればよいことになる。なお、ｚ≦０．３とするのは、ｚ＞０．３の場合には、結晶歪が±０．３％以内の範囲で１．０×１０１３ｃｍ−２以上の２ＤＥＧ濃度が得られるような障壁層１３の良好な結晶成長を得ることが困難となるためである。
【００６３】
なお、（式４）が満たされる範囲においては、（式３）の下限値は４ｎｍよりも大きい。
【００６４】
（式１）〜（式４）を満たすようにすれば、上述した種々の基板１０や電極組成のもとで、格子整合系であって６００Ｖ以上という高耐圧のＨＥＭＴ素子２０が実現される。
【００６５】
例えば、障壁層１３を、式４をみたすＩｎ０．１８Ａｌ０．８２Ｎなる組成にて、式１、式２および式３をみたす５ｎｍ以上７．５ｎｍ以下の範囲に形成した場合には、基板１０やゲート電極１６の種類によらず、８００Ｖ以上という高い耐圧が実現される。このときの２ＤＥＧ濃度は１．０×１０１３ｃｍ−２以上２．０×１０１３ｃｍ−２以下となる。
【００６６】
すなわち、本実施の形態によれば、（式１）〜（式４）を満たすようにすることで、チャネル層がＧａＮからなり、障壁層がＩｎおよびＡｌを含むIII族窒化物からなる格子整合系の組成を有し、１．０×１０１３ｃｍ−２以上という二次元電子ガス濃度を確保しつつ６００Ｖ以上という高い耐圧を有するＨＥＭＴ素子が実現される。
【００６７】
＜Ｓｉ単結晶基材を用いた基板の構成例＞
Ｓｉ単結晶を基材し、その上に下地層やバッファ層を形成したものを基板１０とする場合、バッファ層の形成態様を違えることで、種々の構成の基板１０を作製し、用いることが出来る。
【００６８】
図３および図４は、基材１と、第１下地層２ａと第２下地層２ｂとからなる下地層２とを備える点で共通し、バッファ層の構成が異なる２通りの基板の模式断面図である。以降においては、図３および図４に例示する基板１０をＳｉベース基板１０とも称する。
【００６９】
基材１は、ｐ型の導電型を有する（１１１）面のＳｉ単結晶ウェハーである。基材１の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する基材１を用いるのが好ましい。
【００７０】
第１下地層２ａは、上述のように、ＡｌＮからなり、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種である多数の柱状結晶にて形成されることで結晶粒界を内在する多欠陥含有性層である。第１下地層２ａにおける結晶粒界の間隔は大きくても数十ｎｍ程度である。
【００７１】
第１下地層２ａは、ｃ軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上１．１度以下となるように、かつ、ｃ軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる（１０−１０）面のＸ線ロッキングカーブ半値幅が０．８度以上１．１度以下となるように、形成される。
【００７２】
一方、第２下地層２ｂは、ＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる層であり、１０ｎｍ以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。
【００７３】
Ｓｉベース基板１０においては、基材１と第２下地層２ｂとの間に、多欠陥含有性層である第１下地層２ａを介在させることにより、基材１と第２下地層２ｂとの間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。
【００７４】
また、第１下地層２ａと第２下地層２ｂとの界面Ｉ１は、第１下地層２ａを構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。それゆえ、第１下地層２ａの柱状結晶等の結晶粒界を起点として第２下地層２ｂに伝播する転位は、界面Ｉ１で屈曲され、第２下地層２ｂの内部において合体消失するので、第２下地層２ｂの表面にまで貫通する転位はごく一部となる。すなわち、第２下地層２ｂの表面（つまりは下地層２の表面）は、平坦かつ低転位なものとなっている。
【００７５】
好ましくは、第１下地層２ａは、凸部２ｃの密度が５×１０９／ｃｍ２以上５×１０１０／ｃｍ２以下であり、凸部２ｃの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される。これらの範囲をみたす場合、機能層を特に優れた結晶品質にて形成することが可能となる。なお、本実施の形態において、第１下地層２ａの凸部２ｃとは、表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものとする。
【００７６】
第１下地層２ａの表面に上記の密度および平均間隔を満たす凸部２ｃが形成されるには、平均膜厚が４０ｎｍ以上２００ｎｍ以下となるように第１下地層２ａを形成することが好ましい。平均膜厚が４０ｎｍより小さい場合には、上述のような凸部２ｃを形成しつつＡｌＮが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を２００ｎｍより大きくしようとすると、ＡｌＮ表面の平坦化が進行し始めるために上述のような凸部２ｃを形成することが難しくなる。
【００７７】
また、第２下地層２ｂの平均厚みは、４０ｎｍ以上とするのが好適である。これは、４０ｎｍより薄く形成した場合には、第１下地層２ａに由来する凹凸が十分に平坦化しきれないことや、第２下地層２ｂに伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが４０ｎｍ以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第２下地層２ｂの厚みの上限については特に技術上の制限はないが、生産性の観点からは数μｍ以下程度の厚みに形成するのが好ましい。
【００７８】
バッファ層は、組成の異なる２種類の層を繰り返し交互に積層してなる、超格子構造層もしくは組成変調層を含んで構成されるのが好適である。そのような組成変調層を、中間層を介在させつつ複数回積層してなる態様であってもよい。
【００７９】
また、係る場合において、一方の層の厚みを一定とし、他方の層の厚みを徐々に変化させるようにしてもよい。図３は、それぞれにおいて、ＡｌＮからなる第１組成層３１の厚みを一定とする一方、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦０．２５）なる組成のIII族窒化物にて構成される第２組成層３２の厚みを基材１から遠ざかるほど徐々に増大させてなる、４つの組成変調層３（３ａ、３ｂ、３ｃ、３ｄ）の間に、３つ中間層４（４ａ、４ｂ、４ｃ）を介在させることによって、バッファ層５が構成されてなる場合を例示している。ただし、組成変調層３および中間層４の層数これに限られるものではない。
【００８０】
あるいは、組成の異なる層を交互に積層する態様は同様としつつも、一方の層の組成は一定とし、他方の層の組成を徐々に変化させる（組成傾斜を与える）ようにして組成変調層を設けることでバッファ層を構成してもよい。図４は、それぞれにおいて、第１組成層１３１をＡｌＮにて形成し、第２組成層１３２をＡｌｘ２Ｇａ１−ｘ２Ｎ（０≦ｘ２＜１）なる組成のIII族窒化物にて基材１から離れるほどＡｌモル分率ｘ２が段階的に小さくなるように形成してなる複数の組成変調層１０３の間に、中間層１０４ａを介在させ、さらに最上部に終端層１０４ｂを設けることによって、バッファ層１０５が構成されてなる場合を例示している。図４においては３つの組成変調層１０３の間に２つの中間層１０４ａを設けた場合を例示しているが、組成変調層１０３および中間層１０４ａの層数これに限られるものではない。なお、終端層１０４ｂは、第１組成層１３１と同じ組成（つまりはＡｌＮ）および厚みで形成され、実質的には最上部の組成変調層１０３の一部とみなされる層である。
【００８１】
以降においては、基材１の側からｉ番目の第１組成層３１を「３１＜ｉ＞」と表記し、基材１の側からｉ番目の第２組成層３２を「３２＜ｉ＞」と表記する。第１組成層１３１および第２組成層１３２についても同様とする。
【００８２】
第１組成層３１および第１組成層１３１は、３ｎｍ〜２０ｎｍ程度の略同一の厚みに形成される。典型的には５ｎｍ〜１０ｎｍである。
【００８３】
図３の第２組成層３２は、第１組成層３１と第２組成層３２の層数がそれぞれｎ（ｎは２以上の自然数）であり、詳細には、基材１の側からｉ番目の第２組成層３２＜ｉ＞の厚みをｔ（ｉ）とするときに、
ｔ（１）≦ｔ（２）≦・・・≦ｔ（ｎ−１）≦ｔ（ｎ）  ・・（式５）
かつ、
ｔ（１）＜ｔ（ｎ）                                  ・・（式６）
であるように形成される。概略的には、基材１から離れた第２組成層３２ほど大きな厚みを有するように形成されてなるとみなすことができる。
【００８４】
また、図４の第２組成層１３２は、第１組成層１３１と第２組成層１３２の層数がそれぞれｎ（ｎは２以上の自然数）であり、基材１の側からｉ番目の第２組成層１３２＜ｉ＞における第２組成層１３２におけるＡｌモル分率ｘをｘ（ｉ）とするときに、
ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ−１）≧ｘ（ｎ）・・（式７）
かつ、
ｘ（１）＞ｘ（ｎ）                                ・・（式８）
であるように形成される。概略的には、基材１から離れた第２組成層１３２ほどＡｌモル分率が小さくなるように形成されてなるとみなせる。また、このような第２組成層１３２の形成態様を、第２組成層１３２に組成傾斜を与えるなどとも称する。なお、第２組成層１３２は、１０ｎｍ〜２５ｎｍ程度の厚みに形成されるのが好適である。典型的には、１５ｎｍ〜３５ｎｍである。また、ｎの値は、１０〜４０程度である。
【００８５】
第１組成層３１または１３１と第２組成層３２または１３２とは、前者を構成するIII族窒化物よりも後者を構成するIII族窒化物の方が無歪の状態（バルク状態）における面内格子定数（格子長）が大きい、という関係をみたすように形成されてなる。
【００８６】
加えて、第２組成層３２または１３２は、第１組成層３１または１３１に対してコヒーレントな状態に形成されてなる。ここで、第２組成層３２または１３２が、第１組成層３１または１３１に対してコヒーレントな状態にあるとは、第１組成層３１または１３１の上に、歪みエネルギーが完全に解放されてしまう臨界膜厚よりも小さい厚みに第２組成層３２または１３２を形成することにより、第２組成層３２または１３２が歪みエネルギーを保持したまま（圧縮歪を含んだまま）の状態にあることをいう。なお、組成変調層３または１０３において第２組成層３２または１３２の最上面（直上の第１組成層３１または１３１と接する面）の面内方向の格子長が無歪状態における格子長よりも小さい限りにおいては、第２組成層３２または１３２は、第１組成層３１または１３１に対してコヒーレントな状態にあるといえる。
【００８７】
これにより、組成変調層３または１０３は、基材１から離れるほど大きな圧縮歪を内在するように構成された歪導入層となっている。
【００８８】
中間層４または１０４ａは、ＡｌＮにて１５ｎｍ以上１５０ｎｍ以下の厚みに形成される。中間層４または中間層１０４ａにおいては、第２組成層３２または１３２との界面近傍において第２組成層３２または１３２との格子定数差に起因したミスフィット転位を内在するが、少なくともその表面近傍においては、格子緩和して、引張応力が作用することのない実質的に無歪状態が実現されてなる。ここで、実質的に無歪であるとは、少なくとも直下の第２組成層３２または１３２との界面近傍以外のところにおいてはバルク状態における格子定数と実質的に同一の格子定数を有することを意味している。
【００８９】
バッファ層５または１０５においては、このような実質的に無歪の中間層４または１０４ａの上に形成したさらに組成変調層３または１０３が形成される。それゆえ、該組成変調層３も、中間層４または１０４ａの直下の組成変調層３または１０３と同様に、圧縮歪を好適に内在する態様にて形成されてなる。
【００９０】
結果として、Ｓｉベース基板１０においては、バッファ層５または１０５の全体が大きな圧縮歪を内在していることになる。それゆえ、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が、好適に相殺された状態が実現されている。これにより、Ｓｉベース基板１０においては、クラックフリーが実現され、かつ、反り量が１００μｍ以下にまで抑制されてなる。
【００９１】
Ｓｉベース基板１０を用いることで、比較的安価なＳｉ単結晶基材を用いつつ特性の優れたＨＥＭＴ素子２０を得ることが可能となる。なお、図３および図４に示すバッファ層の構成はあくまで例示であって、特許文献１ないし特許文献７に開示されているような構成であれば、同様の効果を得ることが可能である。
【００９２】
＜ＨＥＭＴ素子の製造方法＞
次に、ＨＥＭＴ素子２０を製造する方法について概説する。以下においては、エピタキシャル膜の形成にＭＯＣＶＤ法を用い、１つの母基板から多数個のＨＥＭＴ素子２０得る場合を例として、説明を行う。
【００９３】
初めに、基板１０を準備する。基板１０は、上述した種々の材質の単結晶基材から適宜に選択して準備するようにしてもよいし、それら単結晶基材の上にバッファ層等を形成したものを準備するようにしてもよい。
【００９４】
例えば、基板１０として、６Ｈ−ＳｉＣ単結晶基材や４Ｈ−ＳｉＣ単結晶基材やサファイア単結晶基材などの上にＡｌＮからなるバッファ層を形成したＡｌＮテンプレート基板を用いる場合であれば、あらかじめ用意したそれら単結晶基材の上に、ＭＯＣＶＤ法にて、ＡｌＮバッファ層を９５０℃〜１２５０℃の形成温度にて形成することで、基板１０が得られる。
【００９５】
また、Ｓｉからなる基材１を用いて図３や図４に例示したような構成のＳｉベース基板１０を得る場合は、以下の手順にてこれを作製することが出来る。
【００９６】
まず、基材１として（１１１）面のＳｉ単結晶ウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、ＳＰＭ洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをＭＯＣＶＤ装置のリアクタ内にセットする。
【００９７】
そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、ＡｌＮからなる第１下地層２ａは、基板温度を８００℃以上、１２００℃以下の所定の第１下地層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜３０ｋＰａ程度とした状態で、アルミニウム原料であるＴＭＡ（トリメチルアルミニウム）バブリングガスとＮＨ３ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を２０ｎｍ／ｍｉｎ以上、目標膜厚を２００ｎｍ以下、とすることによって、形成させることができる。
【００９８】
第２下地層２ｂの形成は、第１下地層２ａの形成後、基板温度を８００℃以上１２００℃以下の所定の第２下地層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で、ガリウム原料であるＴＭＧ（トリメチルガリウム）バブリングガスとＴＭＡバブリングガスとＮＨ３ガスとを、作製しようとする第２下地層２ｂの組成に応じた所定の流量比にてリアクタ内に導入し、ＮＨ３とＴＭＡおよびＴＭＧとを反応させることにより実現される。
【００９９】
バッファ層５または１０５を構成する各層の形成は、第２下地層２ｂの形成に続いて、基板温度を８００℃以上１２００℃以下の各層に応じた所定の形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａの各層に応じた所定の値に保った状態で、ＮＨ３ガスとIII族窒化物原料ガス（ＴＭＡ、ＴＭＧのバブリングガス）とを、各層において実現しようとする組成に応じた流量比でリアクタ内に導入することによって実現される。その際、設定膜厚に応じたタイミングで流量比を切り替えることで、それぞれの層が連続的にかつ所望の膜厚で形成される。以上により、Ｓｉベース基板１０が得られる。
【０１００】
以上のような態様にて準備した基板１０に対して、機能層を形成する。基板１０としてＡｌＮテンプレート基板やＳｉベース基板などを用いる場合であれば、それらの作製に引き続いて、機能層を形成するようにしてもよい。
【０１０１】
機能層を構成する各層の形成は、基板温度を８００℃以上１２００℃以下の所定の形成温度に保ち、リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で、ＴＭＩバブリングガス（トリメチルインジウム）、ＴＭＡバブリングガス、あるいはＴＭＧバブリングガスの少なくとも１つとＮＨ３ガスとを、各層の組成に応じた流量比にてリアクタ内に導入し、ＮＨ３とＴＭＩ，ＴＭＡ、およびＴＭＧの少なくとも１つとを反応させることにより実現される。なお、障壁層１３の好ましい成長レートの範囲は０．０１〜０．１μｍ／ｈである。なお、各層の形成温度は、同じでもよく、またそれぞれに異なっていてもよい。
【０１０２】
機能層が形成された基板（以下、エピタキシャル基板とも称する）は、リアクタ内で常温まで降温される。
【０１０３】
続いて、リアクタから取り出されたエピタキシャル基板に対し、フォトリソグラフィープロセスと真空蒸着法によってソース電極１４とドレイン電極１５とをそれぞれの形成対象箇所に形成する。次いで、ソース電極１４およびドレイン電極１５のオーミック性を良好なものにするため、６５０℃〜１０００℃の間の所定温度（例えば８００℃）の窒素ガス雰囲気中において数十秒間（例えば３０秒間）の熱処理を施す。
【０１０４】
次に、真空蒸着法とフォトリソグラフィープロセスとにより、ゲート電極１６をその形成対象箇所に形成する。ゲート電極１６は、ショットキー性金属パターンとして形成される。
【０１０５】
最後に、電極形成後のエピタキシャル基板をダイシングによりチップ化することで、ＨＥＭＴ素子２０が得られる。
【０１０６】
＜変形例＞
Ｓｉ単結晶を基材１とする基板１０は、基材１と第１下地層２ａの間に図示しない界面層を備える態様であってもよい。界面層は、数ｎｍ程度の厚みを有し、アモルファスのＳｉＡｌｕＯｖＮｗからなるのが好適な一例である。界面層を備える場合、基材１と第２下地層２ｂなどとの格子ミスフィットがより効果的に緩和され、その上に形成される各層の結晶品質がさらに向上する。界面層の膜厚は５ｎｍを超えない程度で形成される。
【０１０７】
なお、界面層の形成は、Ｓｉ単結晶ウェハーが第１下地層形成温度に達した後、第１下地層２ａの形成に先立って、ＴＭＡバブリングガスのみをリアクタ内に導入し、ウェハーをＴＭＡバブリングガス雰囲気に晒すようすることによって実現される。
【０１０８】
また、第１下地層２ａの形成時に、Ｓｉ原子とＯ原子の少なくとも一方が第１下地層２ａに拡散固溶してなる態様や、Ｎ原子とＯ原子の少なくとも一方が基材１に拡散固溶してなる態様であってもよい。
【実施例】
【０１０９】
（実施例１）
本実施例では、基板１０としてＳｉＣ単結晶基材の上にＡｌＮバッファ層を形成してなるＡｌＮテンプレート基板を用いて、障壁層１３の厚みのみが異なる１２種類のＨＥＭＴ素子２０を作製した。【０１１０】
具体的には、まず、（０００１）面方位の３インチ径で厚みが３００μｍの６Ｈ−ＳｉＣ単結晶基材を用意し、これをＭＯＣＶＤ炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を３０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって該単結晶基材を昇温した。【０１１１】
サセプタ温度が１０５０℃に達すると、ＴＭＡバブリングガスとＮＨ３ガスをリアクタ内に導入し、バッファ層として厚さ２００ｎｍのＡｌＮ層を形成することで、ＡｌＮテンプレート基板である基板１０を得た。【０１１２】
続いて、サセプタ温度を所定の温度とし、有機金属原料ガスとしてのＴＭＧバブリングガスとＮＨ３ガスとを所定の流量比でリアクタ内に導入し、チャネル層１１としてのＧａＮ層を２μｍの厚みに形成した。【０１１３】
チャネル層１１が得られると、リアクタ圧力を１０ｋＰａとし、次いでＴＭＡバブリングガスとＮＨ３ガスをリアクタ内に導入し、スペーサ層１２として厚さ１ｎｍのＡｌＮ層を形成した。【０１１４】
スペーサ層１２を形成した後、続いて、サセプタ温度を７４５℃に設定し、リアクタ圧力を２０ｋＰａとした状態で、ＴＭＡバブリングガスとＴＭＩバブリングガスとＮＨ３ガスとをリアクタ内に導入し、障壁層１３としてＩｎ０．１８Ａｌ０．８２Ｎ層を形成した。係る障壁層１３の組成は、（式４）の範囲をみたしている。より詳細には、当該組成の場合、結晶歪は０％となる。すなわち、本実施例で作製するＨＥＭＴ素子２０は、格子整合系であるといえる。【０１１５】
一方、障壁層１３の厚みは、形成時間を調整することで、４ｎｍ、５ｎｍ、６ｎｍ、７ｎｍ、７．５ｎｍ、８ｎｍ、９ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍの１２通りに違えた。【０１１６】
障壁層１３が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板を取り出した。【０１１７】
次いで、それぞれのエピタキシャル基板の一部をダイシングにより切り出して、ホール効果測定用の試料とした。当該試料に対してホール効果測定を行い、それぞれのエピタキシャル基板についての、二次元電子ガス濃度を求めた。【０１１８】
続いて、それぞれのエピタキシャル基板の上面の、ソース電極１４およびドレイン電極１５の形成対象箇所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる電極パターンを形成した。その後、窒素中で８００℃、３０秒間の熱処理を行った。【０１１９】
続いて、それぞれのエピタキシャル基板の上面の、ゲート電極１６の形成対象個所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、ゲート電極１６のパターンを形成した。ゲート電極１６としては、Ｎｉ／Ａｕ（膜厚６ｎｍ／１２ｎｍ）、Ｐｄ／Ａｕ（６ｎｍ／１２ｎｍ）、およびＰｔ／Ａｕ（６ｎｍ／１２ｎｍ）の３種類の多層金属電極と、Ａｕのみの単層金属電極（１２ｎｍ）との計４種類を形成した。なお、ゲート電極１６は、ゲート長を１μｍ、ゲート幅を１００μｍとし、ソース電極１４との間隔が２μｍ、ドレイン電極１５との間隔が１０μｍとなるように形成した。【０１２０】
最後に、電極形成後のそれぞれのエピタキシャル基板をダイシングによりチップ化することで、多数個のＨＥＭＴ素子２０を得た。【０１２１】
得られた１２通りのＨＥＭＴ素子２０について、ダイボンディングおよびワイヤボンディングを行ったうえで、ゲート電極１６を接地した状態でドレイン電圧を０Ｖから８００Ｖまで印加することで耐電圧（ゲート耐圧）を測定した。【０１２２】
図５は、ＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚み（膜厚）に対してプロットしたグラフである。なお、耐電圧については、測定結果にゲート電極１６の種類による差異が無かったため、Ｐｔ／Ａｕ多層金属電極にて形成した場合の結果を示している。【０１２３】
図５においては、障壁層１３の厚みが７．５ｎｍ以下のＨＥＭＴ素子２０の耐電圧が全て８００Ｖとなっているが、これは、ドレイン電圧を８００Ｖとした場合であっても絶縁破壊は生じなかったからである。このことは、それらのＨＥＭＴ素子２０の耐電圧が８００Ｖ以上であることを意味している。【０１２４】
一方で、障壁層１３の厚みが７．５ｎｍよりも大きなＨＥＭＴ素子２０では、耐電圧は６００Ｖを下回り、障壁層１３の厚みが大きくなるほど耐電圧が小さくなる傾向がみられた。【０１２５】
また、２ＤＥＧ濃度については、耐電圧とは反対に、障壁層１３の厚みが大きいＨＥＭＴ素子ほど大きくなる傾向があり、厚みが５ｎｍ以上の場合に１．０×１０１３ｃｍ−２以上となった。そして厚みが７．５ｎｍを超えた場合に２．０×１０１３ｃｍ−２以上となった。【０１２６】
以上の結果は、チャネル層１１の上に障壁層１３をＩｎ０．１８Ａｌ０．８２Ｎなる組成のIII族窒化物にて５ｎｍ以上７．５ｎｍ以下の厚みで形成した場合に、２ＤＥＧ濃度を確保しつつ高い耐電圧を有するＨＥＭＴ素子２０が得られることを意味している。また、２ＤＥＧ濃度が２．０×１０１３ｃｍ−２以上の場合は高い耐電圧が得られないことも確認された。なお、６Ｈ−ＳｉＣ単結晶基材に代えて４Ｈ−ＳｉＣ単結晶基材を用いた場合でも同様の効果が得られたことを確認している。【０１２７】
（実施例２）
本実施例では、基板１０として図３にしたような構成のＳｉベース基板を用いるようにした他は、実施例１と同様の手順で、１２種類のＨＥＭＴ素子２０を作製し、それぞれについて評価を行った。【０１２８】
初めに、Ｓｉベース基板を作製した。具体的には、まず、基材１として厚みが５２５μｍのｐ型の導電型を有する４インチ（１１１）面単結晶シリコンウェハー（以下、シリコンウェハー）を用意し、フッ化水素酸／純水＝１／１０（体積比）なる組成の希フッ酸による希フッ酸洗浄と硫酸／過酸化水素水＝１／１（体積比）なる組成の洗浄液によるＳＰＭ洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とした。そして、係るシリコンウェハーをＭＯＣＶＤ装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を１５ｋＰａとして、基板温度が第１下地層形成温度である１１００℃となるまで加熱した。【０１２９】
基板温度が１１００℃に達すると、リアクタ内にＮＨ３ガスを導入し、１分間、基板表面をＮＨ３ガス雰囲気に晒した。【０１３０】
その後、ＴＭＡバブリングガスを所定の流量比にてリアクタ内に導入し、ＮＨ３とＴＭＡを反応させることによって表面が三次元的凹凸形状を有する第１下地層２ａを形成した。その際、第１下地層２ａの成長速度（成膜速度）は２０ｎｍ／ｍｉｎとし、第１下地層２ａの目標平均膜厚は１００ｎｍとした。【０１３１】
第１下地層２ａが形成されると、続いて、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、ＴＭＧバブリングガスをリアクタ内にさらに導入し、ＮＨ３とＴＭＡならびにＴＭＧとの反応により、第１下地層２ｂとしてのＡｌ０．１Ｇａ０．９Ｎ層を平均膜厚が４０ｎｍ程度となるように形成した。【０１３２】
第２下地層２ｂの形成に続いて、組成変調層３と中間層４を交互に積層することでバッファ層５を形成した。それぞれの組成変調層３においては、第１組成層３１はＡｌＮにて形成し、第２組成層３２はＡｌ０．２Ｇａ０．８Ｎにて形成した。各々の層数は５とした。また、第１組成層３１の厚みは５ｎｍで一定とし、第２組成層３２の厚みは、最小１０ｎｍから１６０ｎｍまで層ごとに倍増させた。さらに、組成変調層３の繰り返し数は６とし、それぞれの組成変調層３の間に、ＡｌＮからなる中間層４を６０ｎｍの厚みに形成した。【０１３３】
なお、バッファ層５の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。用いた原料ガスは下地層２の形成に用いたものと同じである。【０１３４】
以上により、Ｓｉベース基板が得られた後は、実施例１と同様とした。これにより、１２種類のＨＥＭＴ素子２０が得られた。【０１３５】
図６は、ＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚み（膜厚）に対してプロットしたグラフである。なお、本実施例においても、耐電圧については、測定結果にゲート電極１６の種類による差異が無かったため、Ｐｔ／Ａｕ多層金属電極にて形成した場合の結果を示している。【０１３６】
図６に示すように、Ｓｉベース基板を基板１０として用いた本実施例における２ＤＥＧ濃度と耐電圧の評価結果は、図５に示した実施例１の結果とほぼ同様であった。このことは、基板１０の種類によらず、チャネル層１１の上に障壁層１３をＩｎ０．１８Ａｌ０．８２Ｎなる組成のIII族窒化物にて５ｎｍ以上７．５ｎｍ以下の厚みで形成した場合には、２ＤＥＧ濃度を確保しつつ高い耐電圧を有するＨＥＭＴ素子２０が得られることを意味している。【０１３７】
（実施例３）
本実施例では、障壁層１３の組成と厚みとを種々に違え、かつ、ゲート電極１６をＰｔ／Ａｕ多層電極のみとしたほかは、実施例２と同様の手順で複数種類のＨＥＭＴ素子２０を作製し、それぞれについて評価を行った。【０１３８】
具体的には、障壁層１３のＧａモル分率ｚは０、０．１、０．２、０．３の４通りとし、Ｉｎモル分率ｘは、Ｇａモル分率ｚに応じて、０．０８、０．１０、０．１２、０．１４、０．１６、０．１８、０．２０、０．２２からそれぞれ５水準ずつ選択した。また、障壁層１３の厚みは、５ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍの６通りとした。すなわち、１つのＧａモル分率ｚに対して、３０通りのＨＥＭＴ素子を作製した。【０１３９】
図７ないし図１０は、それぞれ、障壁層１３のＧａモル分率ｚが０、０．１、０．２、０．３の場合について、Ｉｎモル分率ｘを横軸とし、障壁層１３の厚み（膜厚）を縦軸としたときの、ＨＥＭＴ素子２０の電気特性のマッピング図である。また、図７ないし図１０には、（式１）〜（式４）の範囲についても併せて示している。【０１４０】
図中、○（白丸）印が、耐電圧が６００Ｖを上回るＨＥＭＴ素子２０を示している。一方、△（白三角）印は、耐電圧が６００Ｖを下回るＨＥＭＴ素子２０を示している。また、●（黒丸）印は、２ＤＥＧ濃度が１．０×１０１３ｃｍ−２未満のＨＥＭＴ素子２０を示している。さらに、×印は、格子歪みが±０．３％以内という要件をみたさないＨＥＭＴ素子２０を示している。【０１４１】
図７ないし図１０は、（式１）〜（式４）をみたすことで、２ＤＥＧ濃度が１．０×１０１３ｃｍ−２以上であり耐電圧が６００Ｖ以上である格子整合系のＨＥＭＴ素子２０が実現されることを示している。特に、０≦ｚ≦０．２であれば、（式２）〜（式４）をみたすことで、係るＨＥＭＴ素子２０が実現できることがわかる。
【図１】
2013125126.tif 000023
【図２】
2013125126.tif 000024
【図３】
2013125126.tif 000025
【図４】
2013125126.tif 000026
【図５】
2013125126.tif 000027
【図６】
2013125126.tif 000028
【図７】
2013125126.tif 000029
【図８】
2013125126.tif 000030
【図９】
2013125126.tif 000031
【図１０】
2013125126.tif 000032
【手続補正書】
【提出日】平成26年7月9日(2014.7.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
請求項６または請求項７に記載の半導体素子の製造方法であって、
前記基板準備工程が、
Ｓｉ単結晶基材の上にＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、
前記第１の下地層の上にＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、
前記第２の下地層の直上にバッファ層を形成するバッファ層形成工程と、
を含み、
前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
前記チャネル層形成工程においては、前記バッファ層の上に前記チャネル層を形成する、
ことを特徴とする半導体素子の製造方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
請求項６または請求項７に記載の半導体素子の製造方法であって、
前記基板準備工程が、所定の単結晶基材の上にＡｌＮバッファ層を形成することによりＡｌＮテンプレート基板を形成するテンプレート基板形成工程を含む、
ことを特徴とする半導体素子の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
本発明の第８の態様では、第６または第７の態様に係る半導体素子の製造方法において、前記基板準備工程が、Ｓｉ単結晶基材の上にＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、前記第１の下地層の上にＡｌｐＧａ１−ｐＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、前記第２の下地層の直上にバッファ層を形成するバッファ層形成工程と、を含み、前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記チャネル層形成工程においては、前記バッファ層の上に前記チャネル層を形成する、ようにした。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
本発明の第１０の態様では、第６または第７の態様に係る半導体素子の製造方法において、前記基板準備工程が、所定の単結晶基材の上にＡｌＮバッファ層を形成することによりＡｌＮテンプレート基板を形成するテンプレート基板形成工程を含む、ようにした。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
バッファ層５または１０５においては、このような実質的に無歪の中間層４または１０４ａの上にさらに組成変調層３または１０３が形成される。それゆえ、該組成変調層３も、中間層４または１０４ａの直下の組成変調層３または１０３と同様に、圧縮歪を好適に内在する態様にて形成されてなる。
【国際調査報告】
2013125126.tif 000033
2013125126.tif 000034
2013125126.tif 000035
2013125126.tif 000036
2013125126.tif 000037
2013125126.tif 000038
2013125126.tif 000039