(57)【要約】  半導体発光素子を、ＧａＡｓ基板（１）と、ＧａＡｓ基板（１）上に設けられた活性層（３）とを備え、活性層（３）を、ＧａＡｓ基板（１）と格子整合した下部障壁層（３１）と、下部障壁層（３１）上に形成された量子ドット（３２）と、量子ドット（３２）の側面を覆う歪緩和層（３３）と、量子ドット（３２）の上部に接する上部障壁層（３４）とを備えるものとし、上部障壁層（３４）を、少なくとも量子ドット（３２）の上部に接する部分が、ＧａＡｓ基板（１）と格子整合し、かつ、バンドギャップが、量子ドットよりも大きく、ＧａＡｓよりも小さくする。
2009116153.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板と、
前記ＧａＡｓ基板上に設けられた活性層とを備え、
前記活性層は、
前記ＧａＡｓ基板と格子整合した下部障壁層と、
前記下部障壁層上に形成された量子ドットと、
前記量子ドットの側面を覆う歪緩和層と、
前記量子ドットの上部に接する上部障壁層とを備え、
前記上部障壁層は、少なくとも前記量子ドットの上部に接する部分が、前記ＧａＡｓ基板と格子整合し、かつ、バンドギャップが、前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを特徴とする半導体発光素子。
【請求項２】
ＧａＡｓ基板と、
前記ＧａＡｓ基板上に設けられた活性層とを備え、
前記活性層は、
前記ＧａＡｓ基板と格子整合した下部障壁層と、
前記下部障壁層上に形成された量子ドットと、
前記量子ドットの側面を覆う歪緩和層と、
前記量子ドットの上部に接する上部障壁層とを備え、
前記上部障壁層は、少なくとも前記量子ドットの上部に接する部分が、前記ＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが、前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを特徴とする半導体発光素子。
【請求項３】
前記上部障壁層は、バンドギャップが前記下部障壁層よりも小さいことを特徴とする、請求項１又は２記載の半導体発光素子。
【請求項４】
前記活性層は、前記下部障壁層、前記量子ドット、前記歪緩和層及び前記上部障壁層を繰り返し積層した構造になっていることを特徴とする、請求項１〜３のいずれか１項に記載の半導体発光素子。
【請求項５】
前記積層構造に含まれる一の量子ドット上に形成される前記上部障壁層及び前記下部障壁層の合計の厚さが、前記一の量子ドットの歪みによって生じる歪みを緩和しうる厚さになっていることを特徴とする、請求項４記載の半導体発光素子。
【請求項６】
前記上部障壁層の少なくとも前記量子ドットの上部に接する部分は、ＧａＩｎＮＡｓであることを特徴とする、請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
前記上部障壁層の少なくとも前記量子ドットの上部に接する部分は、ＧａＮＡｓであることを特徴とする、請求項２〜５のいずれか１項に記載の半導体発光素子。
【請求項８】
前記下部障壁層は、ＧａＡｓ層であることを特徴とする、請求項１〜７のいずれか１項に記載の半導体発光素子。
【請求項９】
前記歪緩和層は、前記ＧａＡｓ基板よりも格子定数が大きいことを特徴とする、請求項１〜８のいずれか１項に記載の半導体発光素子。
【請求項１０】
前記歪緩和層は、ＩｎＧａＡｓ層であることを特徴とする、請求項１〜９のいずれか１項に記載の半導体発光素子。
【請求項１１】
前記量子ドットは、ＩｎＡｓ量子ドットであることを特徴とする、請求項１〜１０のいずれか１項に記載の半導体発光素子。
【請求項１２】
請求項１〜１１のいずれか１項に記載の半導体発光素子を備えることを特徴とする光モジュール。
【請求項１３】
請求項１２記載の光モジュールを備えることを特徴とする送信装置。
【請求項１４】
請求項１３記載の送信装置と、
前記送信装置に光伝送路を介して接続された受信装置とを備えることを特徴とする光通信システム。
【請求項１５】
ＧａＡｓ基板上に下部クラッド層を形成し、
前記下部クラッド層上に下部障壁層を形成し、
前記下部障壁層上に量子ドットを形成し、
前記量子ドットの側面を覆うように歪緩和層を形成し、
前記量子ドット及び前記歪緩和層上に、前記ＧａＡｓ基板と格子整合し、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、
前記上部障壁層上に上部クラッド層を形成することを特徴とする半導体発光素子の製造方法。
【請求項１６】
ＧａＡｓ基板上に下部クラッド層を形成し、
前記下部クラッド層上に下部障壁層を形成し、
前記下部障壁層上に量子ドットを形成し、
前記量子ドットの側面を覆うように歪緩和層を形成し、
前記量子ドット及び前記歪緩和層上に、前記ＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、
前記上部障壁層上に上部クラッド層を形成することを特徴とする半導体発光素子の製造方法。
【請求項１７】
前記上部障壁層として、バンドギャップが前記下部障壁層よりも小さい上部障壁層を形成することを特徴とする、請求項１５又は１６記載の半導体発光素子の製造方法。
【請求項１８】
前記上部障壁層を形成した後、前記上部クラッド層を形成する前に、前記下部障壁層を形成する工程、前記量子ドットを形成する工程、前記歪緩和層を形成する工程及び前記上部障壁層を形成する工程を少なくとも１回繰り返すことを特徴とする、請求項１５〜１７のいずれか１項に記載の半導体発光素子の製造方法。
【請求項１９】
前記上部障壁層として、ＧａＩｎＮＡｓ層を形成することを特徴とする、請求項１５〜１８のいずれか１項に記載の半導体発光素子の製造方法。
【請求項２０】
前記上部障壁層として、ＧａＮＡｓ層を形成することを特徴とする、請求項１６〜１８のいずれか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、活性層に量子ドットを用いる半導体発光素子及びその製造方法、光モジュール、送信装置、光通信システムに関する。
【背景技術】
【０００２】
まず、活性層に量子ドットを用いる半導体発光素子に関する技術としては、例えば、ＧａＡｓ基板上にＩｎＡｓ量子ドットを形成し、ＩｎＡｓ量子ドットの表面全体をＩｎＧａＡｓ層で覆った後、ＧａＡｓ層を積層する技術がある（第１の構造）。
また、基板（例えばＧａＡｓ基板）上に、ひずみ領域を有するスペーサ層（例えばＧａＡｓ）を形成し、スペーサ層のひずみ領域上に量子ドット（例えばＩｎＡｓ量子ドット）を形成し、量子ドットの表面全体をキャッピング層（例えばＧａＡｓ，ＧａＩｎＮＡｓ）で覆う技術がある（第２の構造）。
【特許文献１】特開２０００−１９６０６５号公報
【特許文献２】特表２００５−５３４１６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記第１の構造では、ＩｎＡｓ量子ドットの表面全体を覆うＩｎＧａＡｓ層は、ＩｎＡｓ量子ドットと同じく圧縮歪を有する。量子ドットを積層して多層化する場合、圧縮歪を有するＩｎＧａＡｓ層上に、圧縮歪を有する量子ドットを積層していくことになる。このため、層数を増やすほど歪みが蓄積されてしまい、所望の積層数を実現するのは難しい。なお、ＩｎＧａＡｓ層は圧縮歪を有するため、ＩｎＧａＡｓ層の厚さを厚くしても量子ドットの歪みは緩和されない。【０００４】
また、上記第２の構造では、歪みを有する量子ドットを覆うようにスペーサ層を形成することで、ひずみ領域を有するスペーサ層を形成し、スペーサ層のひずみ領域上に活性層の量子ドットを形成している。つまり、上記第２の構造では、下側の量子ドットの歪みが保持されるようにし、下側の量子ドットの歪みを積極的に利用して、上側の量子ドットを形成している。このような量子ドットの歪みを残す構造では、量子ドットを多層化して所望の積層数を実現するのは難しい。【０００５】
さらに、上記第２の構造として、ＧａＡｓ基板上にＧａＡｓスペーサ層を形成し、ＧａＡｓスペーサ層上にＩｎＡｓ量子ドットを形成し、ＩｎＡｓ量子ドットの表面全体をＧａＡｓキャッピング層で覆う構造にすると、ＩｎＡｓ量子ドットとＧａＡｓキャッピング層のバンドギャップの差が大きいため、量子ドットへのキャリアの注入効率が良くない。
そこで、量子ドットへのキャリアの注入効率を高めるとともに、量子ドットの歪みを緩和することで、量子ドットの品質を向上させ、量子ドットの多層化を容易にしたい。
【課題を解決するための手段】
【０００６】
このため、本半導体発光素子、光モジュール、送信装置、光通信システムは、ＧａＡｓ基板と、ＧａＡｓ基板上に設けられた活性層とを備え、活性層は、ＧａＡｓ基板と格子整合した下部障壁層と、下部障壁層上に形成された量子ドットと、量子ドットの側面を覆う歪緩和層と、量子ドットの上部に接する上部障壁層とを有し、上部障壁層は、少なくとも量子ドットの上部に接する部分が、ＧａＡｓ基板と格子整合するか又はＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを要件とする。【０００７】
また、本半導体発光素子の製造方法は、ＧａＡｓ基板上に下部クラッド層を形成し、下部クラッド層上に下部障壁層を形成し、下部障壁層上に量子ドットを形成し、量子ドットの側面を覆うように歪緩和層を形成し、量子ドット及び前記歪緩和層上に、ＧａＡｓ基板と格子整合するか又はＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、上部障壁層上に上部クラッド層を形成することを要件とする。
【発明の効果】
【０００８】
したがって、本半導体発光素子及びその製造方法、光モジュール、送信装置、光通信システムによれば、量子ドットへのキャリアの注入効率を高めるとともに、量子ドットの歪みを緩和することで、量子ドットの品質を向上させることができ、また、量子ドットの多層化を容易に実現できるという利点もある。
【図面の簡単な説明】
【０００９】
【図１】図１（Ａ）は本発明の第１実施形態にかかる半導体発光素子の概略を示す模式的断面図であり、図１（Ｂ）はそのエネルギーバンド図である。
【図２】図２（Ａ），図２（Ｂ）は、本発明の課題を説明するための図である。
【図３】図３（Ａ）は本発明の第１実施形態にかかる半導体発光素子の構成例を示す模式的断面図であり、図３（Ｂ）はそのエネルギーバンド図である。
【図４】本発明の第２実施形態にかかる半導体発光素子の構成例を示す模式的断面図である。
【図５】本発明の第３実施形態にかかる半導体発光素子の構成例を示す模式図である。
【図６】本発明の第４実施形態にかかる半導体発光素子の構成例を示す模式的断面図である。
【図７】図７（Ａ），図７（Ｂ）は、本発明の第５実施形態にかかる半導体発光素子の構成例を示す模式図であって、図７（Ａ）は光の進行方向に沿う断面図であり、図７（Ｂ）は光の進行方向に対して垂直な方向に沿う断面図である。
【図８】本発明の第５実施形態の変形例にかかる半導体発光素子の構成例を示す模式的断面図である。
【図９】本発明の各実施形態の半導体発光素子を備える光モジュール及び送信装置の構成例を示す模式図である。
【図１０】本発明の各実施形態の半導体発光素子を有する送信装置を備える光通信システムの構成例を示す模式図である。
【符号の説明】
【００１０】
１  ｎ型ＧａＡｓ基板
１Ａ  ｐ型ＧａＡｓ基板
１Ｂ  高抵抗ＧａＡｓ基板
２  ｎ型ＡｌＧａＡｓ下部クラッド層
２Ａ  ｐ型ＡｌＧａＡｓ下部クラッド層
３，３Ａ  量子ドット活性層
４  ｐ型ＡｌＧａＡｓ上部クラッド層
４Ａ  ｎ型ＡｌＧａＡｓ上部クラッド層
５  ｐ型ＧａＡｓコンタクト層
５Ａ  ｎ型ＧａＡｓコンタクト層
６，６Ａ  リッジ構造
７  ＳｉＯ２膜
８  上部電極（ｐ側電極）
９  下部電極（ｎ側電極）
１０  回折格子
１１  絶縁体
１２，１３  無反射膜
１５  下部半導体多層膜反射鏡（ｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡）
１６  電流狭窄層（ｐ型ＡｌＡｓ電流狭窄層）
１７  上部半導体多層膜反射鏡（ｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡）
１８  メサ構造
１９  絶縁体
２０  回折格子層
２１  ｐ−ＧａＡｓコンタクト層
３０  量子ドット層
３１  ｉ−ＧａＡｓ下部障壁層
３２  ｉ−ＩｎＡｓ量子ドット
３３  ｉ−ＩｎＧａＡｓ歪緩和層
３４  ｉ−ＧａＩｎＮＡｓ上部障壁層
３４Ａ  ｐ型ＧａＩｎＮＡｓ上部障壁層
３５  ｉ−ＧａＡｓ障壁層
４０  半導体発光素子
４１  レンズ
４２  光モジュール
４３  光ファイバ
４４  駆動回路
４５  送信装置
４６  受信装置
４７  光通信システム
４８  光伝送路
４９，５０  制御装置
【発明を実施するための最良の形態】
【００１１】
以下、図面により、本実施形態にかかる半導体発光素子及びその製造方法、光モジュール、送信装置、光通信システムについて説明する。
［第１実施形態］
まず、第１実施形態にかかる半導体発光素子及びその製造方法について、図１（Ａ）〜図３（Ａ），図３（Ｂ）を参照しながら説明する。【００１２】
本実施形態にかかる半導体発光素子は、例えば光ファイバ通信用光源として動作する量子ドット半導体発光素子（半導体レーザ；例えば１．３μｍ帯量子ドットレーザ）であって、図１（Ａ）に示すように、ＧａＡｓ基板１上に、下部クラッド層２、活性層（量子ドット活性層）３及び上部クラッド層４を備える。
そして、図１（Ａ）に示すように、活性層３は、ＧａＡｓ基板１と格子整合した下部障壁層３１と、下部障壁層３１上に形成されたＩｎＡｓ量子ドット３２と、ＩｎＡｓ量子ドット３２の側面を覆う歪緩和層３３と、ＩｎＡｓ量子ドット３２の上部に接する上部障壁層３４とを備える。【００１３】
ところで、ＧａＡｓ基板上に形成される１．３μｍ帯ＩｎＡｓ量子ドットレーザにおいて、図２（Ａ）に示すように、ＧａＡｓ基板上に、ＡｌＧａＡｓ下部クラッド層、ＧａＡｓ下部障壁層、ＩｎＡｓ量子ドット、ＩｎＧａＡｓ歪緩和層、ＧａＡｓ上部障壁層、ＡｌＧａＡｓ上部クラッド層を備える構造にすると、図２（Ｂ）に示すように、ＩｎＡｓ量子ドットとＧａＡｓ上部／下部障壁層とのバンドギャップの差が大きく、ＩｎＡｓ量子ドットへのキャリアの注入効率が良くないことがわかった。【００１４】
例えば、ＩｎＰ基板上に形成される１．３μｍ帯量子井戸レーザでは、井戸層と障壁層のバンドギャップ差は２００ｍｅＶ程度である。これに対し、ＧａＡｓ基板上に形成される１．３μｍ帯ＩｎＡｓ量子ドットレーザでは、１．３μｍ帯で発光するＩｎＡｓ量子ドット（バンドギャップ０．９５４ｅＶ程度）とＧａＡｓ上部／下部障壁層（バンドギャップ１．４２４ｅＶ程度）のバンドギャップ差は４７０ｍｅＶ程度と大きい。このように、ＩｎＡｓ量子ドットに対するエネルギ障壁が高いため、キャリアがＩｎＡｓ量子ドットに捕獲され、基底準位まで到達しにくく、ＩｎＡｓ量子ドットへのキャリアの注入効率が良くないということがわかった。【００１５】
この場合、図１（Ｂ）に示すように、上部障壁層３４を、バンドギャップが、ＩｎＡｓ量子ドット３２よりも大きく、ＧａＡｓよりも小さい半導体材料によって形成すれば良い。これにより、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さを低くすることができ、ＩｎＡｓ量子ドット３２へのキャリアの注入効率を高めることができる。
本実施形態では、上部障壁層３４を、バンドギャップが下部障壁層３１よりも小さい半導体材料によって形成している。【００１６】
具体的には、下部障壁層３１がＧａＡｓ下部障壁層である場合、上部障壁層３４はＧａＩｎＮＡｓ上部障壁層を用いれば良い。この構造では、ＧａＩｎＮＡｓ上部障壁層３４のバンドギャップがＧａＡｓ下部障壁層３１よりも小さく、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さが低くなるため、ＧａＩｎＮＡｓ上部障壁層３４中に存在するキャリアがＩｎＡｓ量子ドット３２へ注入されやすく、注入効率が向上する。つまり、上下ともＧａＡｓ障壁層とする場合［図２（Ｂ）参照］よりも、一方の障壁層（具体的には上部障壁層３４）のバンドギャップが小さくなり、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さが低くなるため、ＩｎＡｓ量子ドット３２へのキャリアの注入効率が高くなる。【００１７】
本実施形態の１．３μｍ帯量子ドットレーザは、図３（Ａ）に示すように、ｎ型ＧａＡｓ基板（ｎ型導電性基板）１上に、ｎ型ＡｌＧａＡｓ下部クラッド層２、ｉ−ＩｎＡｓ量子ドット３２を含む活性層３、ｐ型ＡｌＧａＡｓ上部クラッド層４、ｐ型ＧａＡｓコンタクト層５を積層した半導体積層構造を有する。
また、図３（Ａ）に示すように、ｐ型ＡｌＧａＡｓ上部クラッド層４の途中までをエッチングして形成されたリッジ構造（リッジ導波路構造）６を有し、リッジ構造６の側面及びリッジ構造６の両側に露出したｐ型ＡｌＧａＡｓ上部クラッド層４の表面をＳｉＯ２パッシベーション膜７で覆い、ｐ型ＧａＡｓコンタクト層５上に上部電極（ｐ側電極）８、ｎ型ＧａＡｓ基板１の裏面側に下部電極（ｎ側電極）９を設け、図示していないが素子両端面に高反射膜を設けた構造（ファブリペロー型レーザ）になっている。【００１８】
特に、本実施形態では、活性層３は、図３（Ａ）に示すように、ｉ−ＧａＡｓ下部障壁層３１、ｉ−ＩｎＡｓ自己形成量子ドット（ウェッティング層を含む）３２、ｉ−ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）、ｉ−ＧａＩｎＮＡｓ上部障壁層３４及びｉ−ＧａＡｓ障壁層３５を備える。
ここで、ＧａＡｓ下部障壁層３１は、図３（Ａ）に示すように、ＡｌＧａＡｓ下部クラッド層２上に形成される。【００１９】
ＩｎＡｓ量子ドット３２は、図３（Ａ）に示すように、ＧａＡｓ基板１と格子整合したＧａＡｓ下部障壁層３１上に自己形成される。
ＩｎＧａＡｓ歪緩和層３３は、図３（Ａ）に示すように、ＩｎＡｓ量子ドット３２の側面に接してＩｎＡｓ量子ドット３２の歪みを緩和する層であり、ＧａＡｓ基板１よりも格子定数が大きく、圧縮歪を有する。このＩｎＧａＡｓ歪緩和層３３は、ＩｎＡｓ量子ドット３２の高さと同程度の厚さを有し、ＩｎＡｓ量子ドット３２の側壁を覆っている。なお、ＩｎＧａＡｓ歪緩和層３３は、所望の発光波長を得るために量子ドット３２のバンドギャップを調整する機能を有する。【００２０】
ＧａＩｎＮＡｓ上部障壁層３４は、図３（Ａ）に示すように、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３上に形成される。これにより、図３（Ｂ）に示すように、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さを低くすることができる。
本実施形態では、上部障壁層３４は、ＧａＡｓ基板１と格子整合するＧａＩｎＮＡｓを用いている。なお、本実施形態では、このＧａＩｎＮＡｓ上部障壁層３４上に、さらにＧａＡｓ障壁層３５を設けている。この場合、ＧａＩｎＮＡｓ上部障壁層３４及びＧａＡｓ障壁層３５の全体の厚さは、量子ドット３２の歪みによってこれらの層に生じる歪みを緩和しうる厚さを有するものとする。これにより、量子ドット３２の品質を向上させることができる。【００２１】
そして、本実施形態では、ＧａＡｓ上部障壁層３５上に、ｐ型ＡｌＧａＡｓ上部クラッド層４が形成される。
次に、本実施形態にかかる半導体発光素子の製造方法について、図３（Ａ），図３（Ｂ）を参照しながら説明する。
本半導体発光素子の製造方法は、ＧａＡｓ基板１上に下部クラッド層２を形成する工程と、下部クラッド層２上に下部障壁層３１を形成する工程と、下部障壁層３１上に量子ドット３２を形成する工程と、量子ドット３２の側面を覆うように、量子ドット３２の高さと同程度の厚さを有する歪緩和層３３を形成する工程と、量子ドット３２及び歪緩和層３３上に、ＧａＡｓ基板１と格子整合し、かつ、バンドギャップが量子ドット３２よりも大きく、ＧａＡｓよりも小さい上部障壁層３４を形成する工程と、上部障壁層３４上に上部クラッド層４を形成する工程とを含む［図３（Ａ），図３（Ｂ）参照］。【００２２】
本実施形態では、上部障壁層３４を形成する工程において、バンドギャップが下部障壁層３１よりも小さい上部障壁層３４を形成する。
以下、本半導体発光素子の製造方法について、より具体的に説明する。
なお、各半導体層の成長には、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。【００２３】
まず、ｎ−ＧａＡｓ基板［ｎ−ＧａＡｓ（００１）基板；ｎ型導電性基板］１上に、ｎ−ＡｌＧａＡｓ下部クラッド層２（例えば厚さ１．４μｍ）、ｉ−ＧａＡｓ下部障壁層３１（例えば厚さ１００ｎｍ）を形成する［図３（Ａ）参照］。
次に、ｉ−ＧａＡｓ下部障壁層３１上に、自己形成法によって、ＩｎＡｓ量子ドット３２（例えば面密度４×１０１０ｃｍ−２程度）を形成した後、ｉ−ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）をＩｎＡｓ量子ドット３２の側面を覆うように形成する［図３（Ａ）参照］。ここでは、ｉ−ＩｎＧａＡｓ歪緩和層３３の厚さは、量子ドット３２の高さよりも薄くなるようにする。【００２４】
次いで、成長炉内の温度を上昇させ、フラッシング法によってＩｎＡｓ量子ドット３２の頂上部を再蒸発させ、ＩｎＡｓ量子ドット３２の高さがｉ−ＩｎＧａＡｓ歪緩和層３３の厚さと同程度になるようにする。このようにして、ＩｎＡｓ量子ドット３２の大きさ（高さ）のばらつきを抑え、均一で大きさがそろったＩｎＡｓ量子ドット３２を形成する［図３（Ａ）参照］。【００２５】
ここで、まず、ＩｎＧａＡｓ歪緩和層３３でＩｎＡｓ量子ドット３２の側面を覆った後、後述するようにＧａＩｎＮＡｓ上部障壁層３４でＩｎＡｓ量子ドット３２の上部を覆うようにしているのは、ＩｎＡｓ量子ドット３２の品質が劣化してしまうのを防止するためである。つまり、ＩｎＡｓ量子ドット３２は、ＩｎＡｓ量子ドット３２の側面を覆うように窒素（N）を含む材料があると、ＩｎＡｓ量子ドット３２が窒素（N）を取り込んでしまい、ＩｎＡｓ量子ドット３２の品質が劣化してしまう。そこで、窒素（N）のＩｎＡｓ量子ドット３２への影響を抑制し、ＩｎＡｓ量子ドット３２の品質を保つために、ＩｎＧａＡｓ歪緩和層３３でＩｎＡｓ量子ドット３２の側面を覆った後、後述するようにＧａＩｎＮＡｓ上部障壁層３４でＩｎＡｓ量子ドット３２の上部を覆うようにしている。【００２６】
次に、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３を覆うように、これらの上に、ＧａＩｎＮＡｓ上部障壁層３４（例えば厚さ１０ｎｍ）を形成した後、ＧａＩｎＮＡｓ上部障壁層３４上に、ＧａＡｓ障壁層３５（例えば厚さ９０ｎｍ）を形成する［図３（Ａ）参照］。
このようにして、ＡｌＧａＡｓ下部クラッド層２上に、ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２、ＩｎＧａＡｓ歪緩和層３３、ＧａＩｎＮＡｓ上部障壁層３４及びＧａＡｓ障壁層３５を備える活性層（量子ドット活性層）３が形成される［図３（Ａ）参照］。この量子ドット活性層３では、ＧａＩｎＮＡｓ上部障壁層３４がＩｎＡｓ量子ドット３２の上部に接しており、ＩｎＧａＡｓ歪緩和層３３がＩｎＡｓ量子ドット３２の側部に接している［図３（Ａ）参照］。【００２７】
次いで、ＧａＡｓ障壁層３５上に、ｐ−ＡｌＧａＡｓ上部クラッド層４（例えば厚さ１．４μｍ）、ｐ−ＧａＡｓコンタクト層５（例えば厚さ０．４μｍ）を順に形成する［図３（Ａ）参照］。
その後、レーザ構造に加工する。つまり、ＳｉＯ２膜を成膜し、例えばフォトリソグラフ技術を用いてＳｉＯ２膜上にリッジ導波路パターンを形成する。【００２８】
そして、このリッジ導波路パターンを形成されたＳｉＯ２膜をマスクとして用い、例えばドライエッチングによって、ＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４にパターンを転写して（即ち、ＳｉＯ２マスクで覆われていない部分のＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４の一部を除去して）、ＡｌＧａＡｓ上部クラッド層４を露出させる。これにより、ＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４を含むリッジ構造６が形成される［図３（Ａ）参照］。【００２９】
なお、ここでは、ＡｌＧａＡｓ上部クラッド層４の途中まで除去してリッジ構造６を形成しているが、これに限られるものではなく、例えば活性層３の直上までＡｌＧａＡｓ上部クラッド層４を除去して（ＡｌＧａＡｓ上部クラッド層４を全部除去して）、活性層３を露出させてリッジ構造を形成しても良い。
その後、ＳｉＯ２マスク（導波路パターン形成用ＳｉＯ２膜）を除去し、リッジ構造６の側面及びＡｌＧａＡｓ上部クラッド層４の表面が覆われるようにＳｉＯ２パッシベーション膜７を形成する［図３（Ａ）参照］。次いで、上部及び下部に電流注入用の電極８，９を形成する［図３（Ａ）参照］。また、アレー状にへき開後、素子両端面に必要に応じて高反射膜を形成する。【００３０】
したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。この結果、量子ドット３２の多層化を容易に実現できることになる。
なお、上述の実施形態では、ＧａＩｎＮＡｓ上部障壁層３４の上側にＧａＡｓ障壁層３５を設けているが、上部障壁層３４の少なくとも量子ドット３２の上部に接する部分が、バンドギャップが量子ドット３２よりも大きく、下部障壁層３１よりも小さくなっていれば良い［図３（Ｂ）参照］。【００３１】
例えば、ＧａＩｎＮＡｓ上部障壁層３４の１層構造であっても良い［図１（Ａ）参照］。この場合も同様の効果が得られる。なお、この場合、ＧａＩｎＮＡｓ上部障壁層３４の厚さを、量子ドット３２の歪みを緩和しうる厚さを有するものとすることで、量子ドット３２の品質を向上させることができる。
また、例えば、ＧａＩｎＮＡｓ上部障壁層３４の組成は一様でなくても良い。つまり、ＩｎＡｓ量子ドット３２の上部に接する部分でバンドギャップが最も小さくなるように組成が変化していても良い。この場合、組成の変化によるバンドギャップの変化は連続的（例えば線形）であっても良いし、階段状であっても良い。【００３２】
また、上述の実施形態では、ＧａＩｎＮＡｓ上部障壁層３４は、ＧａＡｓ基板１と格子整合するＧａＩｎＮＡｓを用いているが、これに限られるものではなく、例えば、ＧａＡｓ基板１よりも格子定数が小さいＧａＩｎＮＡｓを用いても良い。この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが、ＩｎＡｓ量子ドット３２よりも大きく、ＧａＡｓよりも小さくなり、ＩｎＡｓ量子ドット３２に対するエネルギ障壁の高さを低くする効果がある。この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが下部障壁層３１よりも小さくなる。【００３３】
このように、ＧａＡｓ基板１よりも格子定数が小さいＧａＩｎＮＡｓを用いると、ＧａＩｎＮＡｓ上部障壁層３４は引張歪を有することになる。このため、ＧａＩｎＮＡｓ上部障壁層３４（さらにはＧａＡｓ障壁層３５）の厚さを薄くできることになる。
また、上述の実施形態では、上部障壁層３４にＧａＩｎＮＡｓを用いているが、これに限られるものではなく、例えば、ＧａＡｓ基板１よりも格子定数が小さいＧａＮＡｓを用いても良い。この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが、ＩｎＡｓ量子ドット３２よりも大きく、ＧａＡｓよりも小さくなり、同様の効果が得られる。また、この場合も、上述の実施形態の場合と同様に、上部障壁層３４は、バンドギャップが下部障壁層３１よりも小さくなる。【００３４】
また、上述の実施形態では、量子ドット活性層３として、アンドープの量子ドット活性層を用いているが、これに限られるものではなく、量子ドット活性層を構成する上部障壁層、量子ドット（ウェッティング層を含む）、下部障壁層、歪緩和層の少なくとも１つにｐ型不純物がドープされたｐ型量子ドット活性層として構成しても良い。例えば、ＧａＩｎＮＡｓ上部障壁層３４をｐ型不純物ドープ層（例えばｐ濃度５×１０１７ｃｍ−３）としても良い。これにより、ＩｎＡｓ量子ドット３２に対するエネルギ障壁を下げる効果に加え、レーザの温度特性の改善効果が得られる。【００３５】
また、上述の実施形態では、ＩｎＡｓ量子ドット３２を形成しているが、これに限られるものではなく、例えば、ＧａＡｓ基板上に作製できるＩｎＡｓＳｂ量子ドットを形成しても良い。
また、上述の実施形態では、上部クラッド層４及び下部クラッド層２をＡｌＧａＡｓによって形成しているが、これに限られるものではなく、例えば、ＩｎＧａＰによって形成しても良い。【００３６】
また、上述の実施形態では、上部クラッド層４をエッチングしてリッジ構造６（活性層３をエッチングしない構造）を形成しているが、これに限られるものではなく、例えば、下部クラッド層２の途中までをエッチングしてリッジ構造（ハイメサ構造；活性層をエッチングする構造）を構成しても良い。
また、上述の実施形態では、リッジ導波路型半導体発光素子を例に挙げて説明しているが、これに限られるものではなく、例えば、ストライプ状のメサ構造（ストライプ構造）を有し、ｐｎ埋込構造や高抵抗埋込構造などの埋込構造を備える埋込型半導体発光素子にも本発明を適用することができる。【００３７】
また、上述の実施形態では、ｎ型導電性基板１上に形成したものを例に説明しているが、これに限られるものではなく、例えばｐ型導電性基板や高抵抗基板上に形成したものとして構成しても良い。
また、上述の実施形態では、半導体層の成長方法としてＭＢＥ法を挙げているが、これに限られるものではなく、例えば有機金属気相成長法（ＭＯＶＰＥ法）であっても良い。【００３８】
また、上述の実施形態では、フラッシング法によって量子ドット３２の頂上部を再蒸発させているが、量子ドット３２の均一性は下がるものの、フラッシング法を施さなくても良い。
［第２実施形態］
次に、第２実施形態にかかる半導体発光素子及びその製造方法について、図４を参照しながら説明する。【００３９】
本実施形態にかかる半導体発光素子は、上述の第１実施形態及びその変形例のものに対し、活性層３が量子ドット３２を複数積層して多層化した構造になっている点が異なる。
つまり、本実施形態では、活性層（量子ドット活性層）３が、図４に示すように、ｉ−ＧａＡｓ下部障壁層３１、ｉ−ＩｎＡｓ量子ドット（ウェッティング層を含む）３２、ｉ−ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）及びｉ−ＧａＩｎＮＡｓ上部障壁層３４を繰り返し積層した構造（ここでは１０個の量子ドット３２を含む構造）になっている。なお、図４では、上述の第１実施形態のもの［図３（Ａ），図３（Ｂ）参照］と同一のものには同一の符号を付している。【００４０】
このような量子ドット３２の多層構造を実現できるのは、上述の第１実施形態で説明したように、上部障壁層３４にＧａＡｓ基板１と格子整合するＧａＩｎＮＡｓを用い、積層構造に含まれる一のＩｎＡｓ量子ドット３２上に形成される障壁層の厚さ（ここでは下側の量子ドット層３０を構成するＧａＩｎＮＡｓ上部障壁層３４及び上側の量子ドット層３０を構成するＧａＡｓ下部障壁層３１の合計の厚さ）を、一のＩｎＡｓ量子ドット３２の歪みによってこれらの層に生じる歪みを緩和しうる厚さにすることで、歪みエネルギが蓄積されないようにすることができるからである。【００４１】
なお、その他の構成は、上述の第１実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
次に、本実施形態にかかる半導体発光素子の製造方法について、図４を参照しながら説明する。
本半導体発光素子の製造方法は、上部障壁層３４を形成した後、上部クラッド層４を形成する前に、下部障壁層３１を形成する工程、量子ドット３２を形成する工程、歪緩和層３３を形成する工程及び上部障壁層３４を形成する工程を少なくとも１回繰り返すようにしている（図４参照）。【００４２】
以下、本半導体発光素子の製造方法について、より具体的に説明する。
なお、各半導体層の成長には、上述の第１実施形態の場合と同様に、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。
まず、ｎ−ＧａＡｓ基板１上に、ｎ−ＡｌＧａＡｓ下部クラッド層２（例えば厚さ１．４μｍ）、ｉ−ＧａＡｓ下部障壁層３１（例えば厚さ３３ｎｍ）を形成する（図４参照）。【００４３】
次に、上述の第１実施形態の場合と同様に、ＧａＡｓ下部障壁層３１上に、ＩｎＡｓ量子ドット３２を形成した後、ｉ−ＩｎＧａＡｓ歪緩和層３３（例えばＩｎ０．２Ｇａ０．８Ａｓ歪緩和層）をＩｎＡｓ量子ドット３２の側面を覆うように形成する（図４参照）。次いで、成長炉内の温度を上昇させ、フラッシング法によってＩｎＡｓ量子ドット３２の頂上部を再蒸発させ、ＩｎＡｓ量子ドット３２の高さがＩｎＧａＡｓ歪緩和層３３の厚さと同程度になるようにして、均一で大きさがそろったＩｎＡｓ量子ドット３２を形成する。そして、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３を覆うように、これらの上にｉ−ＧａＩｎＮＡｓ上部障壁層３４を形成する（図４参照）。【００４４】
これにより、ＡｌＧａＡｓ下部クラッド層２上に、ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２、ＩｎＧａＡｓ歪緩和層３３、ＧａＩｎＮＡｓ上部障壁層３４からなる１層目の量子ドット層３０が形成される（図４参照）。
以後、上述のＧａＡｓ下部障壁層３１を形成する工程、ＩｎＡｓ量子ドット３２を形成する工程、ＩｎＧａＡｓ歪緩和層３３を形成する工程及びＧａＩｎＮＡｓ上部障壁層３４を形成する工程を、例えば、９回繰り返し、１０層の量子ドット層を有する多層積層構造の活性層３を形成する（図４参照）。【００４５】
その後、１０層目の量子ドット層３０の最上層となるｉ−ＧａＩｎＮＡｓ上部障壁層３４上に、ｉ−ＧａＡｓ障壁層３５を形成した後、上述の第１実施形態の場合と同様に、ｐ−ＡｌＧａＡｓ上部クラッド層４、ｐ−ＧａＡｓコンタクト層５を順に形成し、リッジ構造６を形成し、ＳｉＯ２パッシベーション膜７、上部電極８及び下部電極９、必要に応じて高反射膜（図示せず）を形成する（図４参照）。【００４６】
なお、その他の詳細は、上述の第１実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。【００４７】
また、活性層３を、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３のモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。【００４８】
なお、本実施形態では、量子ドット層の積層数を１０層としているが、これに限られるものではなく、半導体発光素子の使用目的に応じて積層数を変えても良い。例えば、量子ドットレーザを１０Ｇｂ／ｓ程度の高速直接変調動作させるためには、４０ｃｍ−１程度以上のモード利得が必須であるため、１０層程度以上の量子ドット層を積層することが必要である。なお、上記特許文献１や上記特許文献２に記載されているような技術では、量子ドット層の多層化は困難であるため、大きなモード利得を得るのは難しい。
［第３実施形態］
次に、第３実施形態にかかる半導体発光素子及びその製造方法について、図５を参照しながら説明する。【００４９】
本実施形態にかかる半導体発光素子は、上述の第２実施形態及びその変形例のもの（図４参照）に対し、図５に示すように、リッジ構造６の側壁に回折格子１０が形成されている点が異なる。
つまり、本半導体発光素子は、図５に示すように、上述の第２実施形態のもの（図４参照）と同一の層構造を有し、リッジ構造６の側壁に垂直に回折格子１０が施された垂直回折格子ＤＦＢレーザ（分布帰還型半導体レーザ；屈折率結合型量子ドットＤＦＢレーザ）である。なお、図５では、上述の第２実施形態のもの（図４参照）と同一のものには同一の符号を付している。また、本実施形態では、リッジ構造６は、図５に示すように、例えば紫外線硬化樹脂などの絶縁体１１で埋め込まれている。また、素子両端面に無反射膜１２，１３が施されている。【００５０】
なお、その他の構成は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
次に、本実施形態にかかる半導体発光素子の製造方法について、図５を参照しながら説明する。
まず、リッジ構造６を形成する前までの工程は、上述の第２実施形態の場合と同様である。【００５１】
次に、リッジ構造６を形成する工程において、ＳｉＯ２膜を成膜し、例えば電子ビーム露光［ＥＢ（electron beam）露光］を用いてＳｉＯ２膜上にリッジ導波路パターン及び回折格子パターンを形成する。
そして、このリッジ導波路パターン及び回折格子パターンを形成されたＳｉＯ２膜をマスクとして用い、例えばドライエッチングによって、ｐ−ＧａＡｓコンタクト層５及びｐ−ＡｌＧａＡｓ上部クラッド層４にパターンを転写して（即ち、ＳｉＯ２マスクで覆われていない部分のＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４の一部を除去して）、ＡｌＧａＡｓ上部クラッド層４を露出させる。これにより、ＧａＡｓコンタクト層５及びＡｌＧａＡｓ上部クラッド層４を含み、側壁に回折格子１０を有するリッジ構造６が形成される。【００５２】
なお、ここでは、ＡｌＧａＡｓ上部クラッド層４の途中まで除去してリッジ構造６を形成しているが、これに限られるものではなく、例えば活性層３の直上までＡｌＧａＡｓ上部クラッド層４を除去して（ＡｌＧａＡｓ上部クラッド層４を全部除去して）、活性層３を露出させてリッジ構造を形成しても良い。
その後、ＳｉＯ２マスク（導波路パターン形成用ＳｉＯ２膜）を除去し、リッジ構造６を、例えば紫外線硬化樹脂などの絶縁体１１で埋め込んだ後、上述の第２実施形態の場合と同様に、上部及び下部に電流注入用の電極８，９を形成し、アレー状にへき開後、素子両端面に必要に応じて無反射膜又は高反射膜（ここでは両端面とも無反射膜１２，１３）を形成する。【００５３】
なお、その他の詳細は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、上述の第２実施形態のものと同様に、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。【００５４】
また、活性層３を、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３のモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。
［第４実施形態］
次に、第４実施形態にかかる半導体発光素子及びその製造方法について、図６を参照しながら説明する。【００５５】
本実施形態にかかる半導体発光素子は、上述の第２実施形態及びその変形例のものと同一の層構造を有する活性層３を備える面発光レーザ（ＶＣＳＥＬ；Vertical Cavity Surface Emitting LASER；垂直共振器型面発光レーザ）である。
本面発光レーザは、図６に示すように、ｎ型ＧａＡｓ基板１上に、基板１側から順に、下部半導体多層膜反射鏡１５（ここではｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡）、上述の第２実施形態及びその変形例のものと同一の層構造を有する活性層（量子ドット活性層）３、電流狭窄層１６［ここではＡｌＡｓ層を酸化させたＡｌＡｓ酸化膜（ＡｌｘＯｙ）からなる電流狭窄部を有するｐ型ＡｌＡｓ電流狭窄層］、上部半導体多層膜反射鏡１７（ここではｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡）、ｐ型コンタクト層５（ここではｐ型ＧａＡｓコンタクト層）を積層させた構造になっている。なお、図６では、上述の第２実施形態のもの（図４参照）と同一のものには同一の符号を付している。【００５６】
また、活性層３の直上までをエッチングして形成されたメサ構造１８を有する。
さらに、ｐ型ＡｌＡｓ電流狭窄層１６、ｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７及びｐ型ＧａＡｓコンタクト層５を含むメサ構造１８が、例えば紫外線硬化樹脂などの絶縁体１９で埋め込まれている。
そして、ｐ型ＧａＡｓコンタクト層５上に、上部電極（ｐ側電極）８が形成されており、ｎ型ＧａＡｓ基板１の裏面側に下部電極（ｎ側電極）９が形成されている。【００５７】
ここで、活性層３は、上述の第２実施形態及びその変形例のものと同様に構成される。
また、活性層３を上下で挟み込むように、ｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５及びｐ型ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７が設けられており、これにより、共振器構造が形成されている。
次に、本実施形態にかかる半導体発光素子（面発光レーザ）の製造方法について、図６を参照しながら説明する。【００５８】
なお、各半導体層の成長には、上述の第２実施形態の場合と同様に、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。
まず、ｎ−ＧａＡｓ基板１上にｎ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５を形成する（図６参照）。
次いで、ｎ−ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５上に、上述の第２実施形態の場合と同様に、活性層（量子ドット活性層）３を形成する（図６参照）。【００５９】
つまり、ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５上に、ｉ−ＧａＡｓ下部障壁層３１を形成する（図６参照）。
次に、ＧａＡｓ下部障壁層３１上に、ＩｎＡｓ量子ドット３２を形成した後、ｉ−ＩｎＧａＡｓ歪緩和層３３をＩｎＡｓ量子ドット３２の側面を覆うように形成する（図６参照）。次いで、成長炉内の温度を上昇させ、フラッシング法によってＩｎＡｓ量子ドット３２の頂上部を再蒸発させ、ＩｎＡｓ量子ドット３２の高さがＩｎＧａＡｓ歪緩和層３３の厚さと同程度になるようにして、均一で大きさがそろったＩｎＡｓ量子ドット３２を形成する。そして、ＩｎＡｓ量子ドット３２及びＩｎＧａＡｓ歪緩和層３３を覆うように、これらの上にｉ−ＧａＩｎＮＡｓ上部障壁層３４を形成する（図６参照）。【００６０】
これにより、ＧａＡｓ／ＡｌＡｓ多層膜反射鏡１５上に、ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２、ＩｎＧａＡｓ歪緩和層３３、ＧａＩｎＮＡｓ上部障壁層３４からなる１層目の量子ドット層３０が形成される（図６参照）。
以後、上述のＧａＡｓ下部障壁層３１を形成する工程、ＩｎＡｓ量子ドット３２を形成する工程、ＩｎＧａＡｓ歪緩和層３３を形成する工程及びＧａＩｎＮＡｓ上部障壁層３４を形成する工程を、例えば、９回繰り返し、１０層の量子ドット層を有する多層積層構造の活性層３を形成する（図６参照）。【００６１】
その後、１０層目の量子ドット層３０の最上層となるｉ−ＧａＩｎＮＡｓ上部障壁層３４上に、ｉ−ＧａＡｓ障壁層３５を形成する。
なお、このようにして活性層３を形成する際に、活性層３の中心に定在波の腹がくるように、活性層３に含まれる最上層のＧａＡｓ層３１又は最下層のＧａＡｓ層３５の厚さを調節したり、活性層３の上側又は下側に別にＡｌＧａＡｓ層を入れて調整したりするのが好ましい。【００６２】
その後、活性層３上に、ｐ−ＡｌＡｓ電流狭窄層１６、ｐ−ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７、ｐ−ＧａＡｓコンタクト層５を順に積層する。なお、抵抗を下げるためには、ｐ−ＧａＡｓ／ＡｌＧａＡｓ多層膜反射鏡１７として、例えばｐ−ＧａＡｓ／Ａｌ０．９Ｇａ０．１Ａｓ多層膜反射鏡を用いるのが好ましい。また、この点を考慮せずに、上部半導体多層膜反射鏡１７として、ｐ型ＧａＡｓ／ＡｌＡｓ多層膜反射鏡を用いても良い。【００６３】
次に、通常のフォトリソグラフィ技術及びエッチング技術を用いて、ＧａＡｓコンタクト層５からＡｌＡｓ電流狭窄層１６までを除去し、活性層３の表面を露出させて、メサ構造１８を形成する。
次いで、ＡｌＡｓ電流狭窄層１６に電流狭窄構造を形成する。ここでは、例えば自然酸化法によって、ＡｌＡｓを酸化させて、メサ構造１８の側面近傍にＡｌＡｓ酸化膜（ＡｌｘＯｙ）からなる電流狭窄部１６Ａを有するｐ型ＡｌＡｓ電流狭窄層１６を形成する。【００６４】
その後、メサ構造１８を、例えば紫外線硬化樹脂などの絶縁体１９で埋め込んだ後、上部及び下部に電流注入用の電極８，９を形成して面発光レーザ構造とする。
なお、その他の詳細は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、上述の第２実施形態のものと同様に、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。【００６５】
また、活性層３を、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３のモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。【００６６】
なお、上述の実施形態では、酸化膜を用いた電流狭窄構造を有する面発光レーザを例に挙げて説明しているが、これに限られるものではなく、本発明は種々の構造の面発光レーザに適用することが可能である。
［第５実施形態］
次に、第５実施形態にかかる半導体発光素子及びその製造方法について、図７（Ａ），図７（Ｂ）を参照しながら説明する。【００６７】
本実施形態にかかる半導体発光素子は、上述の第２実施形態及びその変形例のものに対し、図７（Ａ），図７（Ｂ）に示すように、層構造内に回折格子層２０が形成されている点が異なる。また、本実施形態では、ｐ型ＧａＡｓ基板１Ａ上に形成されており、活性層３Ａがｐ型ドープＧａＩｎＮＡｓ上部障壁層３４Ａを備える点も異なる。
つまり、本半導体発光素子は、半導体積層構造の内部に回折格子２０を含む屈折率結合型量子ドット半導体発光素子（ここでは屈折率結合型量子ドットＤＦＢレーザ）であって、図７（Ａ），図７（Ｂ）に示すように、ｐ型ＧａＡｓ基板１Ａ（ｐ型導電性基板）上に、ｐ型ＡｌＧａＡｓ下部クラッド層２Ａ、上述の第２実施形態及びその変形例のものとｐ型ＧａＩｎＮＡｓ上部障壁層３４Ａを用いている点を除いて同一の層構造を有する活性層（量子ドット活性層）３Ａ、回折格子層２０（例えばｎ型ＩｎＧａＰ回折格子を含むｎ型ＧａＡｓガイド層）、ｎ型ＡｌＧａＡｓ上部クラッド層４Ａ、ｎ型ＧａＡｓコンタクト層５Ａを順に積層させた構造になっている。なお、図７（Ａ），図７（Ｂ）では、上述の第２実施形態のもの（図４参照）と同一のものには同一の符号を付している。【００６８】
また、本量子ドット半導体発光素子は、図７（Ｂ）に示すように、ｎ型ＧａＡｓコンタクト層５Ａ、ｎ型ＡｌＧａＡｓ上部クラッド層４Ａ及び回折格子層２０を含むリッジ構造６Ａ（ストライプ構造；ストライプ状のメサ構造）を有するリッジ導波路型量子ドット半導体発光素子（リッジ導波路型量子ドットＤＦＢレーザ）として構成される。
また、リッジ構造６Ａの両側方（両脇）で活性層３Ａの上面が露出した構造になっている。つまり、活性層３Ａは、ｐ型ＧａＡｓ基板１Ａの端面まで延びている。【００６９】
このように、活性層３Ａが露出するように、リッジ構造６Ａが形成されているため、横基本モードの回折格子への結合定数が大きくなり、横高次モードが抑制される効果がある。
ここで、活性層３Ａは、一部にｐ型不純物が含まれており、発光波長が１．３μｍであるＩｎＡｓ量子ドット活性層である。つまり、活性層３Ａは、図７（Ｂ）に示すように、ｉ−ＧａＡｓ下部障壁層３１（バリア層）、ＩｎＡｓ量子ドット３２（ウェッティング層を含む）、ＩｎＡｓ量子ドット３２の側面が覆われるように形成されたｉ−ＩｎＧａＡｓ歪緩和層３３（サイドバリア層）、及び、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４（バリア層；ｐ型ドープ層）を、複数回（ここでは１０回）繰り返した積層構造になっている。なお、活性層３Ａにおける積層数は、これに限られるものではなく、例えば半導体発光素子の使用目的によって積層数を変えることもできる。【００７０】
なお、活性層３Ａの構成はこれに限られるものではない。ここでは、活性層３Ａを、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４Ａを有するものとして構成しているが、これに限られるものではなく、例えば、活性層３Ａを構成する量子ドット（ウェッティング層を含む）、下部障壁層、歪緩和層の少なくとも１つをｐ型不純物がドープされたもの（ｐ型量子ドット活性層）として構成しても良いし、上述の第２実施形態及びその変形例のように、ｐ型不純物がドーピングされていないアンドープの量子ドット活性層として構成しても良い。【００７１】
このように、本実施形態では、活性層３Ａをｐ型量子ドット活性層としており、その下側に形成される下部クラッド層２Ａがｐ型ＡｌＧａＡｓからなり、リッジ構造６Ａに含まれる上部クラッド層４Ａがｎ型ＡｌＧａＡｓからなるため、ｐｎヘテロ接合の面積が小さいリッジ構造（リッジ導波路）６Ａを形成することができ、静電容量が小さいリッジ導波路型量子ドット半導体発光素子を作製することができる。【００７２】
また、図７（Ａ），図７（Ｂ）に示すように、素子の表面にはＳｉＯ２からなる絶縁層（ＳｉＯ２膜）７及び上部電極（ｎ側電極）８が形成されており、素子の裏面には下部電極（ｐ側電極）９が形成されている。
また、素子の共振器構造としては設計によって種々の構造をとりうるが、例えば前端面に無反射コーティング、後端面に高反射コーティングを施した構造にすれば良い。【００７３】
なお、その他の構成は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
次に、本実施形態にかかる半導体発光素子の製造方法について、図７（Ａ），図７（Ｂ）を参照しながら説明する。
なお、各半導体層の成長には、上述の第２実施形態の場合と同様に、分子ビームエピタキシャル成長（ＭＢＥ；molecular beam epitaxy）法を用いる。【００７４】
まず、ｐ−ＧａＡｓ基板１Ａ（ｐ型導電性基板）上にｐ−ＡｌＧａＡｓ下部クラッド層２Ａを形成する。
次いで、ＡｌＧａＡｓ下部クラッド層２Ａ上に、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４Ａを形成する点を除いて上述の第２実施形態及びその変形例の場合と同様に、活性層（量子ドット活性層）３Ａを形成する。【００７５】
つまり、ＡｌＧａＡｓ下部クラッド層２Ａ上に、発光波長が１．３μｍであるＩｎＡｓ量子ドット活性層３Ａ［ｉ−ＧａＡｓ下部障壁層３１、ＩｎＡｓ量子ドット３２（ウェッティング層を含む）、ｉ−ＩｎＧａＡｓ歪緩和層３３、及び、一部にｐ型不純物がドープされたＧａＩｎＮＡｓ上部障壁層３４Ａを、例えば１０回繰り返して積層してなる；図７（Ｂ）参照］を順に積層させる。【００７６】
次いで、活性層３Ａ上に回折格子層２０を形成する。例えば、回折格子層２０として、ＧａＡｓガイド層の内部に、ＧａＡｓに格子整合するＩｎＧａＰからなる細線状のＩｎＧａＰ回折格子が光の進行方向に沿って周期的に設けられた回折格子層を形成する。
次に、回折格子層２０上に、ｎ−ＡｌＧａＡｓ上部クラッド層４Ａ、ｎ−ＧａＡｓコンタクト層５Ａを順に積層させる。【００７７】
その後、ＳｉＯ２膜を成膜し、例えばフォトリソグラフィ技術を用いてＳｉＯ２膜上にリッジ導波路パターンを形成する。
そして、このリッジ導波路パターンを形成されたＳｉＯ２膜をマスクとして用い、例えば塩素系ドライエッチングによって、ＧａＡｓコンタクト層５Ａ、ＡｌＧａＡｓ上部クラッド層４Ａ、及び、回折格子層２０にパターンを転写して（即ち、ＧａＡｓコンタクト層５Ａ、ＡｌＧａＡｓ上部クラッド層４Ａ、及び、回折格子層２０のＳｉＯ２マスクで覆われていない部分を除去して）、活性層３Ａを露出させる。これにより、ＧａＡｓコンタクト層５Ａ、ＡｌＧａＡｓ上部クラッド層４Ａ、及び、回折格子層２０を含むリッジ構造６Ａが形成される。【００７８】
その後、ＳｉＯ２マスクを除去し、リッジ構造６Ａが覆われるようにＳｉＯ２パッシベーション膜（ＳｉＯ２膜）を成膜する。次いで、上部及び下部に電流注入用の電極８，９を形成する。また、アレー状にへき開後、端面コーティングを施す。例えば、前端面に無反射コーティング、後端面に高反射コーティングを施せば良い。
なお、その他の詳細は、上述の第２実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。【００７９】
したがって、本実施形態にかかる半導体発光素子及びその製造方法によれば、上述の第２実施形態のものと同様に、量子ドット３２へのキャリアの注入効率を高めるとともに、量子ドット３２の歪みを緩和することで、量子ドット３２の品質を向上させることができるという利点がある。
また、活性層３Ａを、量子ドット３２を積層した多層構造にすることで、量子ドット活性層３Ａのモード利得を増大させることができるという利点がある。これにより、例えば高速直接変調レーザのような高モード利得が必要な応用に適用できる素子を実現できる。例えば量子ドットレーザにおいて、上述のような多層構造を適用することで、高速直接変調動作が可能となる。【００８０】
なお、上述の実施形態では、回折格子層２０は、活性層３Ａの上側、即ち、活性層３Ａと上部クラッド層４Ａとの間に設けられているが、層構造内に回折格子層が組み込まれた構造であれば良い。例えば、回折格子層を活性層３Ａの下側、即ち、活性層３Ａと下部クラッド層２Ａとの間に設けても良い。このように、本発明は、回折格子を形成するための埋め込み成長を含む複数回の結晶成長によって作製されるレーザ構造にも適用することができる。【００８１】
また、上述の実施形態では、回折格子層２０によってリッジ底面が形成され、リッジ構造６Ａの両側方で活性層３Ａが露出するようにしているが［図７（Ｂ）参照］、これに限られるものではなく、例えば、回折格子層の途中でリッジ底面が形成され、リッジ構造の両側方で回折格子層（光ガイド層）が露出するようにしても良い。但し、この場合、回折格子がリッジ構造の外側にも存在することになり、横高次モードに対しても結合しやすくなるため、横高次モードの存在にも留意する必要がある。【００８２】
また、上述の実施形態において、回折格子層２０に備えられる回折格子をλ／４波長シフトを有するものとして構成しても良い。
また、上述の実施形態では、回折格子を有する分布帰還形レーザ［ＤＦＢ（Distributed Feed-Back）レーザ］として構成する場合を例に挙げて説明しているが、これに限られるものではなく、回折格子を有する分布反射形レーザ［ＤＢＲ（Distributed BraggReflector）レーザ］として構成することもできる。【００８３】
また、上述の実施形態において、リッジ構造の側面近傍に電流狭窄部［例えばＡｌＡｓ層を酸化させたＡｌＡｓ酸化膜（ＡｌｘＯｙ）からなる］を有するｎ型ＡｌＡｓ電流狭窄層（又はｎ型ＡｌＧａＡｓ電流狭窄層）を備えるものとして構成しても良い。これにより、コンタクト抵抗を低下させずにしきい値電流を低下させた半導体発光素子（屈折率結合ＤＦＢレーザ）を実現することができる。【００８４】
また、上述の実施形態では、ｐ型導電性基板上に形成したものを例に説明しているが、これに限られるものではなく、例えばｎ型導電性基板や高抵抗基板上に形成しても良い。例えば高抵抗基板上に形成された横電流注入型半導体発光素子（横電流注入型半導体レーザ）として構成することも可能である。
ここで、横電流注入型半導体発光素子は、例えば図８に示すように、高抵抗ＧａＡｓ基板１Ｂ上に、ｐ−ＡｌＧａＡｓ下部クラッド層２Ａ、ｐ−ＧａＡｓコンタクト層２１、量子ドット活性層３Ａ、回折格子層２０、ｎ−ＡｌＧａＡｓ上部クラッド層４Ａ、ｎ−ＧａＡｓコンタクト層５Ａを順に積層した構造を備え、回折格子層２０、ｎ−ＡｌＧａＡｓ上部クラッド層４Ａ及びｎ−ＧａＡｓコンタクト層５Ａを含むリッジ構造６Ａを有し、素子の表面にＳｉＯ２からなる絶縁層（ＳｉＯ２膜）７、ｎ側電極８、ｐ側電極９が形成されている。なお、図８では、上述の実施形態のもの［図７（Ａ），図７（Ｂ）参照］と同一のものには同一の符号を付している。【００８５】
つまり、上述の実施形態の構成［図７（Ａ），図７（Ｂ）参照］に対し、高抵抗ＧａＡｓ基板１Ｂを用い、高抵抗ＧａＡｓ基板１Ｂ及びｐ−ＡｌＧａＡｓ下部クラッド層２Ａを延ばし、ｐ−ＡｌＧａＡｓ下部クラッド層２Ａと量子ドット活性層３Ａとの間にｐ−ＧａＡｓコンタクト層２１を設け、このｐ−ＧａＡｓコンタクト層２１上にｐ側電極９を設けたものとして構成される。【００８６】
なお、ここでは、上述の第５実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第１実施形態、第２実施形態の変形例として構成することもできる。
［その他］
なお、上述の各実施形態及びその変形例では、半導体発光素子として、半導体レーザを例に挙げて説明しているが、例えば半導体光増幅器などの半導体発光素子に本発明を適用することもできる。【００８７】
また、例えば図９に示すように、上述の各実施形態及びその変形例の半導体発光素子４０は、例えばレンズ４１などの他の素子とともに実装されて光モジュール４２が構成される。
このような光モジュール４２には、光軸上に配置されたレンズ４１を介して外部へ光を取り出すことができるように、例えば光ファイバ４３が接続される。なお、光モジュール４２は、光ファイバ４３が実装されたものとして構成しても良いし、光ファイバ接続のためのコネクタが実装されたものとして構成しても良い。【００８８】
このようにして、量子ドット３２へのキャリアの注入効率が高められた半導体発光素子４０を備える光モジュール４２を実現することができる。特に、量子ドット活性層３，３Ａのモード利得を増大させた半導体発光素子４０を備える光モジュール４２を実現することができる。例えば、高速直接変調レーザを備え、高注入効率で高速変調した光信号を出力しうる光モジュールを実現することができる。【００８９】
また、このように構成される光モジュール４２は、例えば図９に示すように、駆動回路（電子回路）４４と組み合わせて実装され、光通信用の送信装置４５が構成される。特に、量子ドット活性層３，３Ａのモード利得を増大させた半導体発光素子４０を備える送信装置４５を実現することができる。例えば、高速直接変調レーザを備え、高速変調信号を送信しうる送信装置を実現することができる。【００９０】
さらに、このように構成される送信装置４５は、図１０に示すように、受信装置４６と組み合わせて、光通信システム４７を構成することができる。つまり、上記の送信装置４５に光伝送路４８（例えば光ファイバ伝送路）を介して接続された受信装置４６と、これらの制御装置４９，５０とを備える光通信システム４７を実現することができる。特に、量子ドット活性層３，３Ａのモード利得を増大させた半導体発光素子４０を備える光通信システム４７を実現することができる。例えば、高速直接変調レーザを備え、高速変調光信号を送受信しうる光通信システムを実現することができる。【００９１】
また、本発明は、上述した各実施形態及びその変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【図１】
2009116153.tif 000003
【図２】
2009116153.tif 000004
【図３】
2009116153.tif 000005
【図４】
2009116153.tif 000006
【図５】
2009116153.tif 000007
【図６】
2009116153.tif 000008
【図７】
2009116153.tif 000009
【図８】
2009116153.tif 000010
【図９】
2009116153.tif 000011
【図１０】
2009116153.tif 000012
【手続補正書】
【提出日】平成22年8月5日(2010.8.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板と、
前記ＧａＡｓ基板上に設けられた活性層とを備え、
前記活性層は、
前記ＧａＡｓ基板と格子整合した下部障壁層と、
前記下部障壁層上に形成された量子ドットと、
前記量子ドットの側面を覆う歪緩和層と、
前記量子ドットの上部に接する上部障壁層とを備え、
前記上部障壁層は、少なくとも前記量子ドットの上部に接する部分が、前記ＧａＡｓ基板と格子整合し、かつ、バンドギャップが、前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを特徴とする半導体発光素子。
【請求項２】
ＧａＡｓ基板と、
前記ＧａＡｓ基板上に設けられた活性層とを備え、
前記活性層は、
前記ＧａＡｓ基板と格子整合した下部障壁層と、
前記下部障壁層上に形成された量子ドットと、
前記量子ドットの側面を覆う歪緩和層と、
前記量子ドットの上部に接する上部障壁層とを備え、
前記上部障壁層は、少なくとも前記量子ドットの上部に接する部分が、前記ＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが、前記量子ドットよりも大きく、ＧａＡｓよりも小さいことを特徴とする半導体発光素子。
【請求項３】
前記活性層は、前記下部障壁層、前記量子ドット、前記歪緩和層及び前記上部障壁層を繰り返し積層した構造になっていることを特徴とする、請求項１又は２に記載の半導体発光素子。
【請求項４】
前記上部障壁層の少なくとも前記量子ドットの上部に接する部分は、ＧａＩｎＮＡｓであることを特徴とする、請求項１〜３のいずれか１項に記載の半導体発光素子。
【請求項５】
前記上部障壁層の少なくとも前記量子ドットの上部に接する部分は、ＧａＮＡｓであることを特徴とする、請求項２又は３に記載の半導体発光素子。
【請求項６】
請求項１〜５のいずれか１項に記載の半導体発光素子を備えることを特徴とする光モジュール。
【請求項７】
請求項６記載の光モジュールを備えることを特徴とする送信装置。
【請求項８】
請求項７記載の送信装置と、
前記送信装置に光伝送路を介して接続された受信装置とを備えることを特徴とする光通信システム。
【請求項９】
ＧａＡｓ基板上に下部クラッド層を形成し、
前記下部クラッド層上に下部障壁層を形成し、
前記下部障壁層上に量子ドットを形成し、
前記量子ドットの側面を覆うように歪緩和層を形成し、
前記量子ドット及び前記歪緩和層上に、前記ＧａＡｓ基板と格子整合し、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、
前記上部障壁層上に上部クラッド層を形成することを特徴とする半導体発光素子の製造方法。
【請求項１０】
ＧａＡｓ基板上に下部クラッド層を形成し、
前記下部クラッド層上に下部障壁層を形成し、
前記下部障壁層上に量子ドットを形成し、
前記量子ドットの側面を覆うように歪緩和層を形成し、
前記量子ドット及び前記歪緩和層上に、前記ＧａＡｓ基板よりも格子定数が小さく、かつ、バンドギャップが前記量子ドットよりも大きく、ＧａＡｓよりも小さい上部障壁層を形成し、
前記上部障壁層上に上部クラッド層を形成することを特徴とする半導体発光素子の製造方法。
【国際調査報告】
2009116153.tif 000013
2009116153.tif 000014
2009116153.tif 000015
2009116153.tif 000016