(57)【要約】  互いに平行に延びるように設けられた複数の第１配線（１ａ）と、各第１配線（１ａ）の間に互いに平行に延びるように設けられた複数の第２配線（１ｂ）と、各第１配線（１ａ）に絶縁膜を介して交差するように設けられ、各第２配線（１ｂ）が絶縁膜に形成されたコンタクトホール（１１ａ）を介して接続され、各第２配線（１ｂ）よりも幅広の第３配線（３ｃ）とを備え、各第１配線（１ａ）には、第３配線（３ｃ）に重なる部分において、互いに連結された複線部（Ｗａ）及び単線部（Ｗｂ）が設けられ、各第１配線（１ａ）に設けられた複線部（Ｗａ）及び単線部（Ｗｂ）は、互いに隣り合うように配置され、第３配線（３ｃ）には、複線部（Ｗａ）に交差するようにスリット（Ｓａ）が設けられ、コンタクトホール（１１ａ）は、隣り合う単線部（Ｗｂ）の間に設けられている。
2009133595.tif 000002
【特許請求の範囲】
【請求項１】
互いに平行に延びるように設けられた複数の第１配線と、
上記各第１配線の間に互いに平行に延びるように設けられた複数の第２配線と、
上記各第１配線に絶縁膜を介して交差するように設けられ、上記各第２配線が上記絶縁膜に形成されたコンタクトホールを介して接続され、該各第２配線よりも幅広の第３配線とを備えたアクティブマトリクス基板であって、
上記各第１配線には、上記第３配線に重なる部分において、互いに連結された複線部及び単線部が設けられ、
上記各第１配線に設けられた複線部及び単線部は、互いに隣り合うように配置され、
上記第３配線には、上記複線部に交差するようにスリットが設けられ、
上記コンタクトホールは、上記隣り合う単線部の間に設けられていることを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１に記載されたアクティブマトリクス基板において、
上記各第１配線は、ゲート線であり、
上記各第２配線は、容量線であり、
上記第３配線は、容量幹線であることを特徴とするアクティブマトリクス基板。
【請求項３】
請求項２に記載されたアクティブマトリクス基板において、
上記複線部の一方の端部は、上記容量幹線から露出していることを特徴とするアクティブマトリクス基板。
【請求項４】
請求項２に記載されたアクティブマトリクス基板において、
上記容量幹線には、上記単線部に交差するようにスリットが複数形成されていることを特徴とするアクティブマトリクス基板。
【請求項５】
請求項２に記載されたアクティブマトリクス基板において、
画像表示を行う表示領域、及び該表示領域の外側に非表示領域が規定され、
上記容量幹線は、上記非表示領域に設けられ、
上記コンタクトホールは、上記表示領域側に設けられていることを特徴とするアクティブマトリクス基板。
【請求項６】
請求項２に記載されたアクティブマトリクス基板において、
上記スリットは、上記複線部を構成する各配線部毎に離間して設けられていることを特徴とするアクティブマトリクス基板。
【請求項７】
請求項２に記載されたアクティブマトリクス基板において、
上記スリットは、上記容量幹線の延びる方向に沿って設けられていることを特徴とするアクティブマトリクス基板。
【請求項８】
請求項１に記載されたアクティブマトリクス基板と、
上記アクティブマトリクス基板に対向して配置された対向基板と、
上記アクティブマトリクス基板及び対向基板の間に設けられた液晶層とを備えていることを特徴とする液晶表示パネル。
【請求項９】
互いに平行に延びるように設けられた複数の第１配線と、
上記各第１配線の間に互いに平行に延びるように設けられた複数の第２配線と、
上記各第１配線に絶縁膜を介して交差するように設けられ、上記各第２配線が上記絶縁膜に形成されたコンタクトホールを介して接続され、該各第２配線よりも幅広の第３配線とを備え、
上記各第１配線には、上記第３配線に重なる部分において、互いに連結された複線部及び単線部が設けられ、
上記各第１配線に設けられた複線部及び単線部が互いに隣り合うように配置され、
上記第３配線には、上記複線部に交差するようにスリットが設けられ、
上記コンタクトホールが上記隣り合う単線部の間に設けられたアクティブマトリクス基板を製造する方法であって、
上記第３配線及び複線部が短絡した短絡欠陥を検知する検査工程と、
上記検査工程で短絡欠陥が検知された複線部を構成する配線部に上記スリットを介してレーザ光を照射することにより、該複線部から該配線部を分離する修正工程とを備えることを特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法に関し、特に、アクティブマトリクス基板及びそれを備えた液晶表示パネルの欠陥修正技術に関するものである。
【背景技術】
【０００２】
アクティブマトリクス基板を備えた液晶表示パネルは、画像の最小単位である画素毎に、例えば、薄膜トランジスタ（以下、「ＴＦＴ」と称する）が設けられ、各ＴＦＴを介して各画素を確実に点灯・消灯させることにより、精細な動画表示を行うことができるので、広く利用されている。【０００３】
また、液晶表示パネルでは、画素の高精細化に伴って、アクティブマトリクス基板上に設けられたゲート線、ソース線、容量線などの各配線の間隔が狭くなっているので、例えば、アクティブマトリクス基板を製造する際に基板表面にパーティクルとよばれる異物が付着することにより、各配線が短絡したり、ＴＦＴの特性が不良になったりして、画素に欠陥が発生する可能性が高くなっている。そこで、液晶表示パネルでは、欠陥が発生した画素を修正する方法が従来より提案されている（例えば、特許文献１〜４参照）。
【特許文献１】特開２００３−１１４４４８号公報
【特許文献２】特開２００３−１５６７６３号公報
【特許文献３】特開２００３−２４８４３９号公報
【特許文献４】特開２００４−３４７８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図９は、特許文献１に開示された液晶表示装置のアレイ基板に類似する従来のアクティブマトリクス基板１２０ａの非表示領域を部分的に示す平面図であり、図１０は、短絡欠陥が修正されたアクティブマトリクス基板１２０ａの平面図である。【０００５】
このアクティブマトリクス基板１２０ａでは、画像を表示する矩形状の表示領域（不図示）において、ゲート線１０１ａａ及び容量線１０１ｂがそれぞれ第１配線及び第２配線として互いに平行に延びるように交互に設けられ、上記表示領域の外側の非表示領域において、図９に示すように、上記表示領域の一辺に沿って容量幹線１０３ｃが幅広の第３配線として延びるように設けられている。ここで、各容量線１０１ｂは、図９に示すように、その端部のコンタクト部Ｃにおいて、ゲート線１０１ａａ及び容量線１０１ｂを覆うように設けられたゲート絶縁膜に形成されたコンタクトホール１１１ａを介して容量幹線１０３ｃに接続されている。また、容量幹線１０３ｃは、図９に示すように、各ゲート線１０１ａａと直交するように、互いに平行に延びる複数のスリットＳを有している。【０００６】
そして、アクティブマトリクス基板１２０ａにおいて、容量幹線１０３ｃ及びゲート線１０１ａａがパーティクルＰにより短絡して短絡欠陥Ｘが発生した場合には、図１０に示すように、短絡欠陥Ｘに隣り合って配置する一対のスリットＳの両端部が互いに連結するように一対の領域Ｌにレーザ光を照射することにより、容量幹線１０３ｃから短絡欠陥Ｘの部分を分離して、ゲート線１０１ａａ（第１配線）及び容量幹線１０３ｃ（第３配線）の間の短絡欠陥Ｘを修正することができる。しかしながら、アクティブマトリクス基板１２０ａでは、各スリットＳの間隔が例えば４５μｍ程度（３０μｍ〜５０μｍ）と広いので、レーザ光の照射により切断する距離が長くなってしまう。そうなると、切断に時間を要したり、修正ミスが発生する可能性が高くなったりするので、欠陥修正のタクトタイムが長くなってしまう。【０００７】
そこで、図１１及び図１２に示すように、ゲート線１０１ａｂ（第１配線）を容量幹線１０３ｃ（第３配線）に重なる部分において複線化して、ゲート線１０１ａｂの複線部における一方の配線部で短絡欠陥Ｘが発生した場合には、その一方の配線部における容量幹線１０３ｃの外側（一対の領域Ｌ）にレーザ光を照射することにより、ゲート線１０１ａｂから短絡欠陥Ｘが発生した配線部を分離して、ゲート線１０１ａｂ（第１配線）及び容量幹線１０３ｃ（第３配線）の間の短絡欠陥Ｘを修正することが考えられる。ここで、図１１は、この従来のアクティブマトリクス基板１２０ｂの非表示領域を部分的に示す平面図であり、図１２は、短絡欠陥が修正されたアクティブマトリクス基板１２０ｂの平面図である。【０００８】
このアクティブマトリクス基板１２０ｂでは、図１１及び図１２に示すように、一対の領域Ｌにおけるレーザ光の照射により、ゲート線１０１ａｂの複線部を容易に切断できるので、ゲート線１０１ａｂ（第１配線）及び容量幹線１０３ｃ（第３配線）の間の短絡欠陥Ｘを修正することができると共に、レーザ光の照射による二次的な短絡欠陥の発生を抑制することができるものの、各ゲート線１０１ａｂの複線化により、各ゲート線１０１ａｂの複線部と各容量線１０１ｂ（第２配線）のコンタクト部Ｃとの間隔が狭くなっているので、例えば、基板表面に付着したパーティクルにより、各ゲート線１０１ａｂ（第１配線）及び各容量線１０１ｂ（第２配線）が短絡してしまうおそれがある。【０００９】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、第１配線及び第２配線の間の短絡を抑制して、第１配線及び第３配線の間の短絡欠陥を修正することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、各第１配線が第３配線に重なる部分に互いに連結された複線部及び単線部を有し、第３配線に複線部と交差するようにスリットが設けられ、第２配線及び第３配線を接続するためのコンタクトホールが隣り合う単線部の間に設けられるようにしたものである。【００１１】
具体的に本発明に係るアクティブマトリクス基板は、互いに平行に延びるように設けられた複数の第１配線と、上記各第１配線の間に互いに平行に延びるように設けられた複数の第２配線と、上記各第１配線に絶縁膜を介して交差するように設けられ、上記各第２配線が上記絶縁膜に形成されたコンタクトホールを介して接続され、該各第２配線よりも幅広の第３配線とを備えたアクティブマトリクス基板であって、上記各第１配線には、上記第３配線に重なる部分において、互いに連結された複線部及び単線部が設けられ、上記各第１配線に設けられた複線部及び単線部は、互いに隣り合うように配置され、上記第３配線には、上記複線部に交差するようにスリットが設けられ、上記コンタクトホールは、上記隣り合う単線部の間に設けられていることを特徴とする。【００１２】
上記の構成によれば、各第１配線には、第３配線に重なる部分において、互いに連結された複線部及び単線部が設けられ、各第１配線に設けられた複線部及び単線部が互いに隣り合うように配置されているので、隣り合う単線部の間隔が、隣り合う複線部の間隔よりも広くなっている。そして、第２配線及び第３配線を接続するために絶縁膜に形成されたコンタクトホールが、第１配線の隣り合う単線部の間に設けられているので、第１配線及び第２配線の間の短絡が抑制される。さらに、第１配線の複線部と第３配線とがパーティクルなどにより短絡して短絡欠陥が発生した場合には、第３配線に設けられたスリットを介して第１配線の複線部にレーザ光を照射することにより、第１配線から複線部の短絡欠陥の部分が分離されるので、第１配線及び第３配線の間の短絡欠陥が修正される。したがって、第１配線及び第２配線の間の短絡を抑制して、第１配線及び第３配線の間の短絡欠陥を修正することが可能になる。【００１３】
上記各第１配線は、ゲート線であり、上記各第２配線は、容量線であり、上記第３配線は、容量幹線であってもよい。【００１４】
上記の構成によれば、各第１配線がゲート線であり、各第２配線が容量線であり、第３配線が容量幹線であるので、本発明の作用効果が具体的に奏される。すなわち、各ゲート線には、容量幹線に重なる部分において、互いに連結された複線部及び単線部が設けられ、各ゲート線に設けられた複線部及び単線部が互いに隣り合うように配置されているので、隣り合う単線部の間隔が、隣り合う複線部の間隔よりも広くなっている。そして、容量線及び容量幹線を接続するために絶縁膜に形成されたコンタクトホールが、ゲート線の隣り合う単線部の間に設けられているので、ゲート線及び容量線の間の短絡が抑制される。さらに、ゲート線の複線部と容量幹線とがパーティクルなどにより短絡して短絡欠陥が発生した場合には、容量幹線に設けられたスリットを介してゲート線の複線部にレーザ光を照射することにより、ゲート線から複線部の短絡欠陥の部分が分離されるので、ゲート線及び容量幹線の間の短絡欠陥が修正される。したがって、ゲート線及び容量線の間の短絡を抑制して、ゲート線及び容量幹線の間の短絡欠陥を修正することが可能になる。【００１５】
上記複線部の一方の端部は、上記容量幹線から露出していてもよい。【００１６】
上記の構成によれば、複線部の一方の端部が容量幹線から露出しているので、レーザ光の誤照射などによる容量幹線の破損を抑制して、複線部の一方の端部がレーザ光の照射により切断される。【００１７】
上記容量幹線には、上記単線部に交差するようにスリットが複数形成されていてもよい。【００１８】
上記の構成によれば、容量幹線に単線部と交差するように複数のスリットが複数形成されているので、容量幹線とゲート線の単線部とがパーティクルなどにより短絡して短絡欠陥が発生した場合には、容量幹線に設けられた単線部に交差する複数のスリットのうち、短絡欠陥に隣り合って配置する一対のスリットの両端部が互いに連結するようにレーザ光を照射することにより、容量幹線から短絡欠陥の部分が分離される。【００１９】
画像表示を行う表示領域、及び該表示領域の外側に非表示領域が規定され、上記容量幹線は、上記非表示領域に設けられ、上記コンタクトホールは、上記表示領域側に設けられていてもよい。【００２０】
上記の構成によれば、容量線及び容量幹線を接続するためのコンタクトホールが表示領域側に設けられているので、各容量線の長さが短くなる。【００２１】
上記スリットは、上記複線部を構成する各配線部毎に離間して設けられていてもよい。【００２２】
上記の構成によれば、スリットが各配線部毎に離間して設けられているので、容量幹線におけるスリットの占有面積が小さくなり、容量幹線の電気抵抗の増加が抑制される。【００２３】
上記スリットは、上記容量幹線の延びる方向に沿って設けられていてもよい。【００２４】
上記の構成によれば、スリットが容量幹線の延びる方向に沿って設けられているので、スリットの配置による容量幹線の電気抵抗の増加が抑制される。【００２５】
上記構成のアクティブマトリクス基板は、それに対向して配置された対向基板と、基板間に設けられた液晶層と共に構成された液晶表示パネルにおいて、特に有効である。【００２６】
また、本発明に係るアクティブマトリクス基板の製造方法は、互いに平行に延びるように設けられた複数の第１配線と、上記各第１配線の間に互いに平行に延びるように設けられた複数の第２配線と、上記各第１配線に絶縁膜を介して交差するように設けられ、上記各第２配線が上記絶縁膜に形成されたコンタクトホールを介して接続され、該各第２配線よりも幅広の第３配線とを備え、上記各第１配線には、上記第３配線に重なる部分において、互いに連結された複線部及び単線部が設けられ、上記各第１配線に設けられた複線部及び単線部が互いに隣り合うように配置され、上記第３配線には、上記複線部に交差するようにスリットが設けられ、上記コンタクトホールが上記隣り合う単線部の間に設けられたアクティブマトリクス基板を製造する方法であって、上記第３配線及び複線部が短絡した短絡欠陥を検知する検査工程と、上記検査工程で短絡欠陥が検知された複線部を構成する配線部に上記スリットを介してレーザ光を照射することにより、該複線部から該配線部を分離する修正工程とを備えることを特徴とする。【００２７】
上記の方法によれば、各第１配線には、第３配線に重なる部分において、互いに連結された複線部及び単線部が設けられ、各第１配線に設けられた複線部及び単線部が互いに隣り合うように配置されているので、隣り合う単線部の間隔が、隣り合う複線部の間隔よりも広くなっている。そして、第２配線及び第３配線を接続するために絶縁膜に形成されたコンタクトホールが、第１配線の隣り合う単線部の間に設けられているので、第１配線及び第２配線の間の短絡が抑制される。さらに、検査工程において、第１配線の複線部と第３配線とがパーティクルなどにより短絡した短絡欠陥が検出された場合には、修正工程において、第３配線に設けられたスリットを介して第１配線の複線部にレーザ光を照射することにより、第１配線から複線部の短絡欠陥の部分が分離されるので、第１配線及び第３配線の間の短絡欠陥が修正される。したがって、第１配線及び第２配線の間の短絡を抑制して、第１配線及び第３配線の間の短絡欠陥を修正することが可能になる。
【発明の効果】
【００２８】
本発明によれば、各第１配線が第３配線に重なる部分に互いに連結された複線部及び単線部を有し、第３配線に複線部と交差するようにスリットが設けられ、第２配線及び第３配線を接続するためのコンタクトホールが隣り合う単線部の間に設けられているので、第１配線及び第２配線の間の短絡を抑制して、第１配線及び第３配線の間の短絡欠陥を修正することができる。
【図面の簡単な説明】
【００２９】
【図１】図１は、実施形態１に係る液晶表示パネル５０の平面図である。
【図２】図２は、液晶表示パネル５０を構成するアクティブマトリクス基板２０ａの一画素を示す平面図である。
【図３】図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０の断面図である。
【図４】図４は、図１中の領域Ａを拡大したアクティブマトリクス基板２０ａの平面図である。
【図５】図５は、欠陥修正後のアクティブマトリクス基板２０ａの図４に対応する平面図である。
【図６】図６は、実施形態２に係るアクティブマトリクス基板２０ｂの図４に対応する平面図である。
【図７】図７は、実施形態３に係るアクティブマトリクス基板２０ｃの図４に対応する平面図である。
【図８】図８は、実施形態４に係るアクティブマトリクス基板２０ｄの図４に対応する平面図である。
【図９】図９は、従来のアクティブマトリクス基板１２０ａの非表示領域を部分的に示す平面図である。
【図１０】図１０は、短絡欠陥が修正されたアクティブマトリクス基板１２０ａの平面図である。
【図１１】図１１は、従来のアクティブマトリクス基板１２０ｂの非表示領域を部分的に示す平面図である。
【図１２】図１２は、短絡欠陥が修正されたアクティブマトリクス基板１２０ｂの平面図である。
【符号の説明】
【００３０】
Ｄ        表示領域
Ｎ        非表示領域
Ｓａ，Ｓｂ    スリット
Ｗ        配線部
Ｗａ      複線部
Ｗｂ      単線部
Ｘ        短絡欠陥
１ａ      ゲート線（第１配線）
１ｂ      容量線（第２配線）
３ｃ      容量幹線（第３配線）
１１      ゲート絶縁膜
１１ａ    コンタクトホール
２０ａ〜２０ｄ    アクティブマトリクス基板
３０      対向基板
４０      液晶層（表示媒体層）
５０      液晶表示パネル
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。【００３２】
《発明の実施形態１》
図１〜図５は、本発明に係るアクティブマトリクス基板及びそれを備えた液晶表示パネル並びにアクティブマトリクス基板の製造方法の実施形態１を示している。【００３３】
具体的に図１は、本実施形態の液晶表示パネル５０の平面図であり、図２は、液晶表示パネル５０を構成するアクティブマトリクス基板２０ａの一画素を示す平面図である。そして、図３は、図２中のIII−III線に沿ったアクティブマトリクス基板２０ａ及びそれを備えた液晶表示パネル５０の断面図であり、図４は、図１中の領域Ａを拡大したアクティブマトリクス基板２０ａの平面図である。【００３４】
液晶表示パネル５０は、図１及び図３に示すように、互いに対向して配置されたアクティブマトリクス基板２０ａ及び対向基板３０と、アクティブマトリクス基板２０ａ及び対向基板３０の間に表示媒体層として設けられた液晶層４０と、アクティブマトリクス基板２０ａ及び対向基板３０を互いに接着すると共に液晶層４０を封入するためのシール材（不図示）とを備えている。【００３５】
また、液晶表示パネル５０では、図１に示すように、アクティブマトリクス基板２０ａ及び対向基板３０ａが重なる領域に画像表示を行う表示領域Ｄ、並びに表示領域Ｄの外側、すなわち、対向基板３０から露出するアクティブマトリクス基板２０ａの領域に非表示領域Ｎがそれぞれ規定されている。ここで、表示領域Ｄは、後述する各画素電極６に対応する画像の最小単位である画素がマトリクス状に複数配列して構成されている。また、非表示領域Ｎには、図１に示すように、ゲートドライバ２１及びソースドライバ２２が設けられている。【００３６】
アクティブマトリクス基板２０ａは、図２及び図３に示すように、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように第１配線として設けられた複数のゲート線１ａと、各ゲート線１ａの間に互いに平行に延びるように第２配線として設けられた複数の容量線１ｂと、各ゲート線１ａ及び各容量線１ｂを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上に各ゲート線１ａと直交する方向に互いに平行に延びるように設けられた複数のソース線３ａと、各ゲート線１ａ及び各ソース線３ａの交差部分にそれぞれ設けられた複数のＴＦＴ５と、各ＴＦＴ５及び各ソース線３ａを覆うように設けられた層間絶縁膜１２と、層間絶縁膜１２上にマトリクス状に設けられた複数の画素電極６と、各画素電極６を覆うように設けられた配向膜（不図示）とを備えている。【００３７】
ＴＦＴ５は、図２及び図３に示すように、各ゲート線１ａの側方に突出した部分であるゲート電極Ｇと、ゲート電極Ｇを覆うように設けられたゲート絶縁膜１１と、ゲート絶縁膜１１上でゲート電極Ｇに対応する位置に島状に設けられた半導体層２と、半導体層２上で互いに対峙するように設けられたソース電極３ａａ及びドレイン電極３ｂとを備えている。ここで、ソース電極３ａａは、図２に示すように、各ソース線３ａの側方に突出した部分である。また、ドレイン電極３ｂは、図２に示すように、容量線１ｂに重なる領域まで延設されることにより補助容量を構成すると共に、容量線１ｂ上で層間絶縁膜１２に形成されたコンタクトホール１２ａを介して画素電極６に接続されている。【００３８】
また、アクティブマトリクス基板２０ａでは、図１に示すように、非表示領域Ｎにおいて、各ゲート線１ａがゲートドライバ２１に接続されるように延び、各ソース線３ａがソースドライバ２２に接続されるように延びている。さらに、アクティブマトリクス基板２０ａの非表示領域Ｎには、図１に示すように、ソースドライバ２２から表示領域Ｄの右辺に沿って延びるように容量幹線３ｃが第３配線として設けられている。【００３９】
容量幹線３ｃには、図４に示すように、ゲート絶縁膜（不図示）に形成されたコンタクトホール１１ａを介して各容量線１ｂのコンタクト部Ｃが接続されている。なお、各容量線１ｂの各端部には、広幅なコンタクト部Ｃ（例えば、１００μｍ×２００μｍ程度）が設けられている。また、容量幹線３ｃの線幅は、例えば、５００μｍ〜７００μｍ程度である。ここで、ゲート線１ａの線幅は、例えば、後述する複線部Ｗａにおいて、１５μｍ程度であり、後述する単線部Ｗｂにおいて、３０μｍ程度であり、また、容量線１ｂの線幅は、例えば、２０μｍ程度である。【００４０】
各ゲート線１ａには、（図１及び）図４に示すように、容量幹線３ｃに重なる部分において、互いに連結された複線部Ｗａ及び単線部Ｗｂが設けられている。なお、各複線部Ｗａにおいて、ゲート線１ａの間隔は、５０μｍ程度である。そして、各ゲート線１ａに設けられた複線部Ｗａ及び単線部Ｗｂは、図４に示すように、互いに隣り合うように配置されている。ここで、容量幹線３ｃと各容量線１ｂとを接続するためのコンタクトホール１１ａ及びコンタクト部Ｃは、図４に示すように、表示領域Ｄ側の隣り合う単線部Ｗｂの間に設けられている。なお、隣り合う単線部Ｗｂの間隔は、例えば、３００μｍ程度であり、隣り合う複線部Ｗａの間隔（例えば、２２０μｍ程度）よりも広くなっている。そして、複線部Ｗａの一方（単線部Ｗｂと連結されていない側）の端部は、図４に示すように、容量幹線３ｃから露出している。【００４１】
また、容量幹線３ｃには、図４に示すように、複線部Ｗａ（を構成する各配線部Ｗ）に直交するようにスリットＳａが設けられ、単線部Ｗａ（を構成する配線部Ｗ）に直交するように複数のスリットＳｂが設けられている。すなわち、スリットＳａ及びスリットＳｂは、容量幹線３ｃの延びる方向に沿って設けられている。ここで、スリットＳａの大きさは、例えば、８μｍ×１００μｍ程度であり、スリットＳｂの大きさは、例えば、８μｍ×５０μｍ程度である。また、スリットＳｂの間隔は、例えば、４５μｍ程度である。【００４２】
対向基板３０は、図３に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス１６と、ブラックマトリクス１６の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層を含むカラーフィルタ１７と、ブラックマトリクス１６及びカラーフィルタ１７を覆うように設けられた共通電極１８と、共通電極１８上に柱状に設けられたフォトスペーサ（不図示）と、共通電極１８を覆うように設けられた配向膜（不図示）とを備えている。【００４３】
液晶層４０は、電気光学特性を有するネマチックの液晶材料などにより構成されている。【００４４】
上記構成の液晶表示パネル５０では、各画素において、ゲートドライバ２１からゲート信号がゲート線１ａを介してゲート電極Ｇに送られて、ＴＦＴ５がオン状態になったときに、ソースドライバ２２からソース信号がソース線３ａを介してソース電極３ａａに送られて、半導体層２及びドレイン電極３ｂを介して、画素電極６に所定の電荷が書き込まれる。このとき、アクティブマトリクス基板２０ａの各画素電極６と対向基板３０の共通電極１８との間において電位差が生じ、液晶層４０に所定の電圧が印加される。そして、液晶表示パネル５０では、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。【００４５】
次に、本実施形態のアクティブマトリクス基板２０ａ及び液晶表示パネル５０の製造方法及び修正方法について一例を挙げて説明する。本実施形態の製造方法は、アクティブマトリクス基板作製工程、対向基板作製工程、シール材描画工程、液晶滴下工程、貼り合わせ工程、検査工程及び修正工程を備える。【００４６】
＜アクティブマトリクス基板作製工程＞
まず、ガラス基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜などを順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート線１ａ、ゲート電極Ｇ及び容量線１ｂを厚さ４０００Å程度に形成する。【００４７】
続いて、ゲート線１ａ、ゲート電極Ｇ及び容量線１ｂが形成された基板全体に、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜などを成膜し、ゲート絶縁膜１１を厚さ４０００Å程度に形成する。【００４８】
さらに、ゲート絶縁膜１１が形成された基板全体に、プラズマＣＶＤ法により、真性アモルファスシリコン膜、及びリンがドープされたｎ＋アモルファスシリコン膜を連続して成膜し、その後、フォトリソグラフィによりゲート電極Ｇ上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、及び厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体形成層を形成する。【００４９】
そして、上記半導体形成層が形成された基板全体に、スパッタリング法により、アルミニウム膜及びチタン膜などを成膜し、その後、フォトリソグラフィによりパターニングして、ソース線３ａ、ソース電極３ａａ、ドレイン電極３ｂ及び容量幹線３ｃを厚さ２０００Å程度に形成する。【００５０】
続いて、ソース電極３ａａ及びドレイン電極３ｂをマスクとして上記半導体形成層のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、半導体層２及びそれを備えたＴＦＴ５を形成する。【００５１】
さらに、ＴＦＴ５が形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ドレイン電極３ｂ上にコンタクトホール１２ａをパターニングされた層間絶縁膜１２を厚さ２μｍ〜３μｍ程度に形成する。【００５２】
そして、層間絶縁膜１２上の基板全体に、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜を成膜し、その後、フォトリソグラフィによりパターニングして、画素電極６を厚さ１０００Å程度に形成する。【００５３】
最後に、画素電極６が形成された基板全体に、印刷法によりポリイミド樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。【００５４】
以上のようにして、アクティブマトリクス基板２０ａを作製することができる。【００５５】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法により、例えば、カーボンなどの微粒子が分散されたネガ型のアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、ブラックマトリクス１６を厚さ１．５μｍ程度に形成する。【００５６】
続いて、ブラックマトリクス１６が形成された基板上に、例えば、赤、緑又は青に着色されたネガ型のアクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することによりパターニングして、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。さらに、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成して、カラーフィルタ１７を形成する。【００５７】
さらに、カラーフィルタ１７が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜を成膜して、共通電極１８を厚さ１５００Å程度に形成する。【００５８】
その後、共通電極１８が形成された基板全体に、スピンコート法により、ポジ型のフェノールノボラック系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光した後に、現像することにより、フォトスペーサを厚さ４μｍ程度に形成する。【００５９】
最後に、上記フォトスペーサが形成された基板全体に、印刷法によりポリイミド系樹脂を塗布し、その後、ラビング処理を行って、配向膜を厚さ１０００Å程度に形成する。【００６０】
以上のようにして、対向基板３０を作製することができる。【００６１】
＜シール材描画工程＞
例えば、ディスペンサを用いて、上記対向基板作製工程で作製された対向基板３０に、紫外線硬化及び熱硬化併用型樹脂などにより構成されたシール材を枠状に描画する。【００６２】
＜液晶滴下工程＞
上記シール描画工程でシール材が描画された対向基板３０におけるシール材の内側の領域に液晶材料を滴下する。【００６３】
＜貼り合わせ工程＞
まず、上記液晶滴下工程で液晶材料が滴下された対向基板３０と、上記アクティブマトリクス基板作製工程で作製されたアクティブマトリクス基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、貼合体の表面を加圧する。【００６４】
続いて、上記貼合体に挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシール材を硬化させる。【００６５】
以上のようにして、液晶表示パネル５０（検査前）を製造することができる。その後、製造された各液晶表示パネル５０に対して、下記の検査工程を行い、容量幹線３ｃ及びゲート線１ａが短絡した画素が検知された場合には、下記の修正工程を行うことにより、欠陥を修正する。なお、下記の検査工程において、短絡欠陥などが検知されなかった正常な液晶表示パネル、及び下記の修正工程において、短絡欠陥が修正された液晶表示パネルには、その後、ゲートドライバ２１及びソースドライバ２２が実装される。ここで、図５は、欠陥修正後のアクティブマトリクス基板２０ａの図４に対応する平面図である。【００６６】
＜検査工程＞
上記製造された液晶表示パネル５０において、各ゲート線１ａにバイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して全てのＴＦＴ５をオン状態にすると共に、各ソース線３ａに１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力することにより各ＴＦＴ５を介して画素電極６にソース検査信号を入力する。そして、同時に、共通電極１８に直流で−１Ｖの電位の共通電極検査信号を入力することにより、各画素電極６と共通電極１８との間の液晶層４０に電圧を印加して、各画素電極６により構成される画素が点灯状態になる。このとき、例えば、ノーマリブラックモード（電圧無印加時に黒表示）の液晶表示パネル５０では、表示画面が黒表示から白表示となる。ここで、パーティクルＰ（図５参照）などにより、容量幹線３ｃ及びゲート線１ａが短絡した場合には、ＴＦＴ５のオン／オフ制御が機能しなくなり、表示領域Ｄにゲート線に沿った表示ムラが発生するので、容量幹線３ｃを基板側から顕微鏡などで目視確認することにより、短絡欠陥Ｘが検知される。【００６７】
＜修正工程＞
図５に示すように、短絡欠陥Ｘが検知されたゲート線１ａの複線部Ｗａを構成する配線部Ｗにおいて、領域Ｌａに容量幹線３ｃのスリットＳａを介して、及び領域Ｌｂに、例えば、ＹＡＧレーザから発振されたレーザ光をそれぞれ照射することにより、ゲート線１ａから複線部の短絡欠陥Ｘの部分を分離する。これにより、容量幹線３ｃ及びゲート線１ａの間の短絡を解消することができる。【００６８】
以上説明したように、本実施形態のアクティブマトリクス基板２０ａ及びそれを液晶表示パネル５０並びにそれらの製造方法によれば、各ゲート線１ａには、容量幹線３ｃに重なる部分において、互いに連結された複線部Ｗａ及び単線部Ｗｂが設けられ、各ゲート線１ａに設けられた複線部Ｗａ及び単線部Ｗｂが互いに隣り合うように配置されているので、隣り合う単線部Ｗｂの間隔が、隣り合う複線部Ｗａの間隔よりも広くなっている。そして、容量線１ｂ及び容量幹線３ｃを接続するためにゲート絶縁膜１１に形成されたコンタクトホール１１ａが、ゲート線１ａの隣り合う単線部Ｗｂの間に設けられているので、ゲート線１ａ及び容量線１ｂの間の短絡を抑制することができる。さらに、検査工程において、容量幹線３ｃとゲート線１ａの複線部ＷａとがパーティクルＰにより短絡した短絡欠陥Ｘが検出された場合には、修正工程において、容量幹線３ｃに設けられたスリットＳａを介してゲート線１ａの複線部Ｗａにレーザ光を照射することにより、ゲート線１ａから複線部Ｗａの短絡欠陥Ｘの部分が分離されるので、ゲート線１ａ及び容量幹線３ｃの間の短絡欠陥を修正することができる。したがって、ゲート線及び容量線の間の短絡を抑制して、ゲート線及び容量幹線の間の短絡欠陥を修正することができる。【００６９】
また、本実施形態によれば、複線部Ｗａの一方の端部が容量幹線３ｃから露出しているので、レーザ光の誤照射などによる容量幹線３ｃの破損を抑制して、複線部Ｗｂの一方の端部をレーザ光の照射により切断することができる。【００７０】
また、本実施形態によれば、容量幹線３ｃに単線部Ｗｂと交差するように複数のスリットＳｂが複数形成されているので、容量幹線３ｃとゲート線１ａの単線部Ｗｂとがパーティクルなどにより短絡して短絡欠陥が発生した場合には、容量幹線３ｃに設けられた複数のスリットＳｂのうち、短絡欠陥に隣り合って配置する一対のスリットＳｂの両端部が互いに連結するようにレーザ光を照射することにより、容量幹線３ｃから短絡欠陥の部分を分離することができ、容量幹線３ｃとゲート線１ａの単線部Ｗｂとの間の短絡を解消することができる。【００７１】
また、本実施形態によれば、容量線１ｂ及び容量幹線３ｃを接続するためのコンタクトホール１１ａが表示領域Ｄ側に設けられているので、各容量線１ｂの長さを短く設計することができる。【００７２】
また、本実施形態によれば、スリットＳａ及びＳｂが容量幹線３ｃの延びる方向に沿って設けられているので、スリットＳａ及びＳｂの配置による容量幹線３ｃの電気抵抗の増加を抑制することができる。【００７３】
《発明の実施形態２》
図６は、本実施形態のアクティブマトリクス基板２０ｂの図４に対応する平面図である。なお、以下の実施形態において、図１〜図５と同じ部分については同じ符号を付して、その詳細な説明を省略する。【００７４】
上記実施形態１のアクティブマトリクス基板２０ａでは、図４に示すように、ゲート線１ａの複線部Ｗａを切断するためのスリットＳａが複線部Ｗｂを構成する各配線部Ｗに一体に交差するように設けられていたが、本実施形態のアクティブマトリクス基板２０ｂでは、図６に示すように、ゲート線１ａの複線部Ｗａを切断するためのスリットＳｃが複線部Ｗｂを構成する各配線部Ｗ毎に離間して交差するように設けられている。【００７５】
本実施形態のアクティブマトリクス基板２０ｂ及びそれを液晶表示パネル並びにそれらの製造方法によれば、スリットＳｃが各配線部Ｗ毎に離間して設けられているので、容量幹線３ｃにおけるスリットＳｃの占有面積が小さくなり、容量幹線３ｃの電気抵抗の増加を抑制することができると共に、上記実施形態１と同様に、ゲート線及び容量線の間の短絡を抑制して、ゲート線及び容量幹線の間の短絡欠陥を修正することができる。【００７６】
《発明の実施形態３》
図７は、本実施形態のアクティブマトリクス基板２０ｃの図４に対応する平面図である。【００７７】
上記実施形態１のアクティブマトリクス基板２０ａ及び実施形態２のアクティブマトリクス２０ｂでは、図４及び図６にそれぞれ示すように、コンタクトホール１１ａが容量幹線３ｃの表示領域Ｄ側に１つ設けられていたが、本実施形態のアクティブマトリクス基板２０ｃでは、図７に示すように、コンタクトホール１１ａが容量幹線３ｃの表示領域Ｄ側だけでなく、容量幹線３ｃの表示領域Ｄと反対側にも設けられている。【００７８】
本実施形態のアクティブマトリクス基板２０ｃ及びそれを液晶表示パネル並びにそれらの製造方法によれば、上記実施形態１及び２と同様に、ゲート線及び容量線の間の短絡を抑制して、ゲート線及び容量幹線の間の短絡欠陥を修正することができる。【００７９】
《発明の実施形態４》
図８は、本実施形態のアクティブマトリクス基板２０ｄの図４に対応する平面図である。【００８０】
上記実施形態１のアクティブマトリクス基板２０ａ、実施形態２のアクティブマトリクス２０ｂ及び実施形態３のアクティブマトリクス基板２０ｃでは、図４、図６及び図７にそれぞれ示すように、コンタクトホール１１ａが容量幹線３ｃの幅方向の端部に設けられていたが、本実施形態のアクティブマトリクス基板２０ｄでは、図８に示すように、コンタクトホール１１ａが容量幹線３ｃの幅方向の中央部に設けられている。【００８１】
本実施形態のアクティブマトリクス基板２０ｄ及びそれを液晶表示パネル並びにそれらの製造方法によれば、上記実施形態１、２及び３と同様に、ゲート線及び容量線の間の短絡を抑制して、ゲート線及び容量幹線の間の短絡欠陥を修正することができる。【００８２】
なお、本発明は、上記各実施形態のように、容量幹線３ｃにおけるコンタクトホール１１ａの位置が適宜変更できるので、対向基板３０に設けられたフォトスペーサの位置に重ならないように、アクティブマトリクス基板上のコンタクトホール１１ａの位置を設計することができる。【００８３】
また、上記各実施形態では、アクティブマトリクス基板及び対向基板を貼り合わせた液晶表示パネルに対して点灯検査により検査工程を行った後に、修正工程を行う製造方法を例示したが、本発明は、アクティブマトリクス基板に対して導通検査などによる検査工程を行った後に、修正工程を行う製造方法にも適用することができる。
【産業上の利用可能性】
【００８４】
以上説明したように、本発明は、ゲート線及び容量線の間の短絡を抑制して、ゲート線及び容量幹線の間の短絡欠陥を修正することができるので、画素の高精細化が要望されるアクティブマトリクス基板及びそれを備えた液晶表示パネルについて有用である。
【図１】
2009133595.tif 000003
【図２】
2009133595.tif 000004
【図３】
2009133595.tif 000005
【図４】
2009133595.tif 000006
【図５】
2009133595.tif 000007
【図６】
2009133595.tif 000008
【図７】
2009133595.tif 000009
【図８】
2009133595.tif 000010
【図９】
2009133595.tif 000011
【図１０】
2009133595.tif 000012
【図１１】
2009133595.tif 000013
【図１２】
2009133595.tif 000014
【国際調査報告】
2009133595.tif 000015
2009133595.tif 000016