(57)【要約】  バンド切替時のVCO利得の変動を抑圧することが可能な電圧制御発振器を提供する。  本発明にかかる電圧制御発振器（VCO）は、ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、を有する電圧制御発振器であって、第２の周波数可変手段の周波数帯切替信号で制御し、該周波数帯切替信号に依存した電圧を出力する基準電位発生手段を有し、基準電位発生手段の出力電圧が、第１の周波数可変手段のループコントロール電圧が印加される端子とは別の端子に印加されることを特徴とする。
2009096413.tif 000002
【特許請求の範囲】
【請求項１】
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、を有する電圧制御発振器であって、
前記第２の周波数可変手段の周波数帯切替信号で制御し、該周波数帯切替信号に依存した電圧を出力する基準電位発生手段を有し、
前記基準電位発生手段の出力電圧が、前記第１の周波数可変手段のループコントロール電圧が印加される端子とは別の端子に印加されることを特徴とする電圧制御発振器。
【請求項２】
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、を有する電圧制御発振器であって、
前記第２の周波数可変手段の周波数帯切替信号で制御し、該周波数帯切替信号に依存した電圧を出力する基準電位発生手段を有し、
前記基準電位発生手段の出力電圧とループコントロール電圧との和が、前記第１の周波数可変手段の端子に印加されることを特徴とする電圧制御発振器。
【請求項３】
前記基準電位発生手段の出力電圧とループコントロール電圧との和は、前記基準電位発生手段の出力電圧とループコントロール電圧とを加算手段に入力して生成することを特徴とする請求項２記載の電圧制御発振器。
【請求項４】
前記第１の周波数可変手段は、可変容量素子を含んで構成することを特徴とする請求項１から３の何れか１項に記載の電圧制御発振器。
【請求項５】
前記第２の周波数可変手段は、容量素子とスイッチ素子とを含んで構成することを特徴とする請求項１から４の何れか１項に記載の電圧制御発振器。
【請求項６】
前記スイッチ素子は、トランジスタで構成することを特徴とする請求項５記載の電圧制御発振器。
【請求項７】
前記第２の周波数可変手段は、トランジスタ、または、可変容量素子を含んで構成することを特徴とする請求項１から４の何れか１項に記載の電圧制御発振器。
【請求項８】
前記基準電位発生手段は、抵抗素子とスイッチ素子とを含んで構成し、該スイッチ素子は、前記第２の周波数可変手段の周波数帯切替信号で制御することを特徴とする請求項１から７の何れか１項に記載の電圧制御発振器。
【請求項９】
前記基準電位発生手段は、第１の抵抗素子と第２の抵抗素子とが直列に接続し、前記第１の抵抗素子と前記第２の抵抗素子との接続点に、抵抗素子とスイッチ素子とが直列に接続した回路が１組以上並列に接続することを特徴とする請求項８記載の電圧制御発振器。
【請求項１０】
前記基準電位発生手段は、少なくとも１つの抵抗素子で構成し、該抵抗素子のうち少なくとも１つの抵抗素子が前記第２の周波数可変手段に含まれるスイッチ素子に接続することを特徴とする請求項５または６記載の電圧制御発振器。
【請求項１１】
前記基準電位発生手段は、第１の抵抗素子と第２の抵抗素子とが直列に接続し、前記第１の抵抗素子と前記第２の抵抗素子との接続点に、抵抗素子が１つ以上並列に接続し、該並列に接続した抵抗素子が前記第２の周波数可変手段に含まれるスイッチ素子に接続することを特徴とする請求項１０記載の電圧制御発振器。
【請求項１２】
前記基準電位発生手段と、前記第１、第２の周波数可変手段と、の間に、高周波信号遮断手段を有することを特徴とする請求項１から１１の何れか１項に記載の電圧制御発振器。
【請求項１３】
前記高周波信号遮断手段は、伝送線路と接地容量とを含んで構成することを特徴とする請求項１２記載の電圧制御発振器。
【請求項１４】
前記伝送線路の電気長が、任意の動作周波数における約１／４波長であることを特徴とする請求項１３記載の電圧制御発振器。
【請求項１５】
前記電圧制御発振器は、差動電圧制御発振器であることを特徴とする請求項１から１４の何れか１項に記載の電圧制御発振器。
【請求項１６】
前記電圧制御発振器は、単相電圧制御発振器であることを特徴とする請求項１から１４の何れか１項に記載の電圧制御発振器。
【請求項１７】
請求項１から１６の何れか１項に記載の電圧制御発振器を有する位相ロックループ回路。
【請求項１８】
請求項１から１６の何れか１項に記載の電圧制御発振器を有するクロック・データ再生回路。
【請求項１９】
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、基準電位発生手段と、を有する電圧制御発振器の制御方法であって、
前記基準電位発生手段が、前記第２の周波数可変手段の周波数帯切替信号に依存した電圧を出力する工程と、
前記基準電位発生手段の出力電圧が、前記第１の周波数可変手段のループコントロール電圧が印加される端子とは別の端子に印加されるように制御する工程と、を有することを特徴とする制御方法。
【請求項２０】
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、基準電位発生手段と、を有する電圧制御発振器の制御方法であって、
前記基準電位発生手段が、前記第２の周波数可変手段の周波数帯切替信号に依存した電圧を出力する工程と、
前記基準電位発生手段の出力電圧とループコントロール電圧との和が、前記第１の周波数可変手段の端子に印加されるように制御する工程と、を有することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波・ミリ波帯で用いられる電圧制御発振器（VCO）に関し、特に、マルチバンドで動作する電圧制御発振器に関するものである。
【背景技術】
【０００２】
まず、図１を参照しながら、本発明と関連する電圧制御発振器（VCO）について説明する。図１は、マルチバンドで動作する差動型のVCOの一例を示す回路図である。【０００３】
図１に示すVCOは、電源端子１、出力端子２ａ、２ｂ、ループコントロール端子３、周波数帯切替端子４１、４２、４３、交差結合NMOSトランジスタ５ａ、５ｂ、交差結合PMOSトランジスタ６ａ、６ｂ、インダクタ７、可変容量素子８ａ、８ｂ、切替容量部１３ａ、１３ｂ、出力バッファ１６、を有して構成する。【０００４】
切替容量部１３ａ、１３ｂは、切替容量素子１１１ａ、１１２ａ、１１３ａ、１１１ｂ、１１２ｂ、１１３ｂ、スイッチトランジスタ１２１ａ、１２２ａ、１２３ａ、１２１ｂ、１２２ｂ、１２３ｂ、を有して構成する。【０００５】
出力バッファ１６は、出力トランジスタ１４ａ、１４ｂ、出力抵抗１５ａ、１５ｂ、を有して構成する。【０００６】
なお、可変容量素子８ａ、８ｂで構成する部分を、可変容量部１０ａ、１０ｂと呼ぶことにする。【０００７】
切替容量素子１１１ａ、１１２ａ、１１３ａ、１１１ｂ、１１２ｂ、１１３ｂの容量値、Ｃ１、Ｃ２、Ｃ３は、通常それぞれ異なる値に設定される。周波数帯切替端子４１、４２、４３に入力される周波数帯切替信号ＶＳＷ１、ＶＳＷ２、ＶＳＷ３、は、High、Lowの２値に設定され、High=VDD（電源電圧）、Low=０とされる場合が多い。また、この例では３ビットの場合を示したが、このビット数は必要に応じ任意に設定される。【０００８】
次に、図１に示すVCOの動作について説明する。【０００９】
交差結合NMOSトランジスタ５ａ、５ｂで構成する交差結合部、及び、交差結合PMOSトランジスタ６ａ、６ｂで構成する交差結合部が負性抵抗を発生する。この負性抵抗が回路の他の部分で発生する損失を発振周波数で補償することで、持続した発振動作を実現する。【００１０】
発振周波数は、制御電圧ｖＣＮＴの関数として近似的に、以下の（式１）で示すことができる。【００１１】
【数１】
2009096413.tif 000003
【００１２】
ループコントロール電圧ｖＣＮＴが中心電圧ｖＣＮＴ０のときの周波数ｆ（ｖＣＮＴ０）を中心周波数と呼ぶことにする。ここで、Ｃｆは、交差結合トランジスタ５ａ、５ｂ、６ａ、６ｂ、等の可変容量部１０ａ、１０ｂ以外の部分の寄生的な容量成分の寄与を表す。ＣＳＷは、切替容量部１３ａ、１３ｂの容量を表し、周波数帯切替端子４１、４２、４３への入力信号により、０から（Ｃ１+Ｃ２+Ｃ３）までの８つの値に設定可能である。但し、説明を簡略化するため、スイッチトランジスタ１２１ａ、１２２ａ、１２３ａ、１２１ｂ、１２２ｂ、１２３ｂの容量は無視する。このＣＳＷの変化により、中心周波数は離散的に可変となり、マルチバンド動作が可能となる。このとき、VCO利得は、以下の（式２）で示すことができる。【００１３】
【数２】
2009096413.tif 000004
【００１４】
なお、本発明より先に出願された技術文献として、第１の可変容量素子と第１の切替容量部の並列回路と、第２の可変容量素子と第２の切替容量部の直列回路を用いたマルチバンドVCOの構成が開示された文献がある（例えば、特許文献１参照）。【００１５】
また、PLLループ中に、チャージポンプ回路の出力信号に対し電圧変換を行う電圧調整回路を挿入し、この電圧調整回路の電圧変換係数をVCOの周波数帯切替信号に応じて変化させるPLL回路の構成が開示された文献がある（例えば、特許文献２参照）。
【特許文献１】特開２００７−２６７３５３号公報
【特許文献２】特開２００５−３１１６９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
なお、図１に示したVCOの利得は、上述した（式２）により与えられる。周波数帯切替端子４１、４２、４３への入力信号（周波数帯切替信号）の設定により、中心周波数を変化させマルチバンド化を行う場合、VCO利得の構成要素のうち分母[・]内のＣＳＷのみが変化し、他の要素は不変である。【００１７】
従って、中心周波数の変化に伴い（バンド切替に伴い）、VCO利得が変動してしまう。ＣＳＷを増大させ、上述した（式１）に従い、中心周波数を低下させる場合には、上述した（式２）に従い、VCO利得は減少する。【００１８】
逆に、ＣＳＷを減少させ、上述した（式２）に従い、中心周波数を上昇させる場合には、上述した（式１）に従い、VCO利得は増加する。従って、中心周波数とVCO利得との関係は、図２に示すようになる。【００１９】
VCO利得は、PLLやCDRのループ特性に強い影響を与えるパラメータである。VCO利得が中心周波数に依存して変動してしまうと、このVCOを用いて構成したPLL特性が動作周波数に依存して変動したり、CDR特性が動作速度に依存して変動したりしてしまう。従って、マルチバンドで動作するPLLやマルチビットレートで動作するCDRの実現が困難になる。【００２０】
また、上記特許文献１に開示された技術によれば、周波数帯切替に伴うVCO利得の変動の抑圧が可能となる。しかし、可変容量素子、切替容量素子の数が増加する等、高周波特性に強く影響する部分の回路構成が複雑になり、占有面積増大や設計性劣化といった問題がある。【００２１】
また、上記特許文献２に開示された技術によれば、周波数帯切替に伴うループ全体の利得変動を抑圧することが可能である。しかし、VCOの利得変動を他のブロックの特性で補償する方法には、ループ設計の煩雑化、VCOの汎用性の低下、等の問題が残る。また、電圧調整回路の実現には複雑な回路構成が必要であり、消費電力やチップ面積の点でも問題がある。【００２２】
本発明は上記事情に鑑みてなされたものであり、上述した課題である、バンド切替時のVCO利得の変動を抑圧することが可能な電圧制御発振器、位相ロックループ回路、クロック・データ再生回路及び制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
かかる目的を達成するために、本発明は、以下の特徴を有することとする。【００２４】
＜電圧制御発振器＞
本発明にかかる電圧制御発振器は、
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、を有する電圧制御発振器であって、
前記第２の周波数可変手段の周波数帯切替信号で制御し、該周波数帯切替信号に依存した電圧を出力する基準電位発生手段を有し、
前記基準電位発生手段の出力電圧が、前記第１の周波数可変手段のループコントロール電圧が印加される端子とは別の端子に印加されることを特徴とする。【００２５】
また、本発明にかかる電圧制御発振器は、
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、を有する電圧制御発振器であって、
前記第２の周波数可変手段の周波数帯切替信号で制御し、該周波数帯切替信号に依存した電圧を出力する基準電位発生手段を有し、
前記基準電位発生手段の出力電圧とループコントロール電圧との和が、前記第１の周波数可変手段の端子に印加されることを特徴とする。【００２６】
＜位相ロックループ回路＞
また、本発明にかかる位相ロックループ回路は、
上記記載の電圧制御発振器を有することを特徴とする。【００２７】
＜クロック・データ再生回路＞
また、本発明にかかるクロック・データ再生回路は、
上記記載の電圧制御発振器を有することを特徴とする。【００２８】
＜制御方法＞
また、本発明にかかる制御方法は、
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、基準電位発生手段と、を有する電圧制御発振器の制御方法であって、
前記基準電位発生手段が、前記第２の周波数可変手段の周波数帯切替信号に依存した電圧を出力する工程と、
前記基準電位発生手段の出力電圧が、前記第１の周波数可変手段のループコントロール電圧が印加される端子とは別の端子に印加されるように制御する工程と、を有することを特徴とする。【００２９】
また、本発明にかかる制御方法は、
ループコントロール電圧が印加される第１の周波数可変手段と、第２の周波数可変手段と、基準電位発生手段と、を有する電圧制御発振器の制御方法であって、
前記基準電位発生手段が、前記第２の周波数可変手段の周波数帯切替信号に依存した電圧を出力する工程と、
前記基準電位発生手段の出力電圧とループコントロール電圧との和が、前記第１の周波数可変手段の端子に印加されるように制御する工程と、を有することを特徴とする。
【発明の効果】
【００３０】
本発明によれば、バンド切替時のVCO利得の変動を抑圧することが可能となる。
【発明を実施するための最良の形態】
【００３１】
[第１の実施形態]
図３は、第１の実施形態における電圧制御発振器（VCO）の構成図である。【００３２】
本実施形態のVCOは、電源端子１、出力端子２ａ、２ｂ、ループコントロール端子３、周波数帯切替端子４１、４２、４３、交差結合NMOSトランジスタ５ａ、５ｂ、交差結合PMOSトランジスタ６ａ、６ｂ、インダクタ７、可変容量素子８ａ、８ｂ、容量素子９ａ、９ｂ、切替容量部１３ａ、１３ｂ、出力バッファ１６、基準電位発生回路２２、RF遮断回路２５、を有して構成する。【００３３】
切替容量部１３ａ、１３ｂは、切替容量素子１１１ａ、１１２ａ、１１３ａ、１１１ｂ、１１２ｂ、１１３ｂ、スイッチトランジスタ１２１ａ、１２２ａ、１２３ａ、１２１ｂ、１２２ｂ、１２３ｂ、を有して構成する。【００３４】
出力バッファ１６は、出力トランジスタ１４ａ、１４ｂ、出力抵抗１５ａ、１５ｂ、を有して構成する。【００３５】
なお、可変容量素子８ａ及び容量素子９ａ、可変容量素子８ｂ及び容量素子９ｂで構成する部分を、可変容量部１０ａ、１０ｂと呼ぶことにする。【００３６】
基準電位発生回路２２は、抵抗１７、１８、１９１、１９２、１９３、及び、スイッチトランジスタ２０１、２０２、２０３、を有して構成し、基準電位出力点２１に基準電位ｖｒを出力する。【００３７】
RF遮断回路２５は、伝送線路２３ａ、２３ｂ、接地容量２４、を有して構成する。【００３８】
切替容量素子１１１ａ、１１２ａ、１１３ａ、１１１ｂ、１１２ｂ、１１３ｂの容量値、Ｃ１、Ｃ２、Ｃ３は、通常それぞれ異なる値に設定される。周波数帯切替端子４１、４２、４３への入力信号、ＶＳＷ１、ＶＳＷ２，ＶＳＷ３、は、通常、High、Lowの２値に設定され、High=VDD（電源電圧）、Low=０とされる場合が多い。また、この例では３ビットの場合を示したが、このビット数は必要に応じ任意に設定される。【００３９】
次に、本実施形態のVCOの動作について説明する。【００４０】
交差結合NMOSトランジスタ５ａ、５ｂで構成する交差結合部、及び、交差結合PMOSトランジスタ６ａ、６ｂで構成する交差結合部が負性抵抗を発生する。この負性抵抗が回路の他の部分で発生する損失を発振周波数で補償することで、持続した発振動作を実現する。【００４１】
出力バッファ１６は、出力レベルや出力振幅を適正値に設定したり、VCOの発振周波数への外部回路の影響を遮断する等の働きをする。但し、このバッファ回路の構成は任意であり、バッファ回路の具備自体、本発明の必須用件ではない。【００４２】
RF遮断回路２５は、伝送線路２３ａ、２３ｂの電気長を発振周波数における１/４波長とすることで、可変容量素子８ａ（８ｂ）と容量素子９ａ（９ｂ）との接続点からのRF電力漏れを防止すると共に、基準電位発生回路２２のVCOのRF特性への影響を回避する。低損失の伝送線路を使用することで位相雑音の劣化を防止する効果を有する。但し、本実施形態におけるVCOは、周波数帯切替信号、及び、ループコントロール電圧により発振周波数を変化させて使用する。【００４３】
電気長を１/４波長とできるのは、そのうちの１つの周波数においてのみである。しかし、使用する周波数範囲はそれほど大きくない場合が多いため、１つの周波数において１/４波長とすれば使用周波数範囲で上記の働きが保持される。なお、電気長は、１/４波長に限定するものではなく、例えば、電気長を１/４波長の±２０％の範囲の波長にすることも可能である。また、更に大きな周波数範囲での動作が必要な場合には、RF遮断回路２５をより広帯域な構成に変えればよい。【００４４】
可変容量素子８ａ、８ｂの容量値Ｃｖは、ループコントロール電圧ｖＣＮＴと基準電位ｖrの両方に依存し、Ｃｖ（ｖＣＮＴ，ｖｒ）と書ける。可変容量部１０ａ及び１０ｂの容量値をＣｖｍとすれば、以下の（式３）となる。【００４５】
【数３】
2009096413.tif 000005
【００４６】
ここで、可変容量素子８ａ（８ｂ）と容量素子９ａ（９ｂ）との接続点からRF遮断回路２５側を見たインピーダンスは、考慮している周波数帯において十分大きいものとして、その影響を無視した。Ｃｖｍは、Ｃｖの単調増加関数である。可変容量部の容量のループコントロール電圧ｖＣＮＴに対する変化率は、中心電圧ｖ０において、以下の（式４）となる。【００４７】
【数４】
2009096413.tif 000006
【００４８】
なお、発振周波数は近似的に、以下の（式５）となる。【００４９】
【数５】
2009096413.tif 000007
【００５０】
ループコントロール電圧ｖＣＮＴが中心電圧ｖＣＮＴ０のときの周波数ｆ（ｖＣＮＴ０）を中心周波数と呼ぶことにする。即ち、中心周波数は、以下の（式６）となる。【００５１】
【数６】
2009096413.tif 000008
【００５２】
ここで、Ｃｆは、交差結合トランジスタ５ａ、５ｂ、６ａ、６ｂ、等の可変容量部１０ａ、１０ｂ以外の部分の寄生的な容量成分の寄与を表す。ＣＳＷは、切替容量部１３ａ、１３ｂの容量を表し、周波数帯切替端子４１、４２、４３への入力信号（周波数切替信号）により、０から（Ｃ１+Ｃ２+Ｃ３）までの８つの値に設定可能である。但し、説明を簡略化する為、スイッチトランジスタ１２１ａ、１２２ａ、１２３ａ、１２１ｂ、１２２ｂ、１２３ｂの容量は無視する。このＣＳＷの変化により、中心周波数は離散的に可変となり、マルチバンド動作が可能となる。このとき、VCO利得は、以下の（式７）となる。【００５３】
【数７】
2009096413.tif 000009
【００５４】
ここで、第１の可変容量素子の容量−電圧特性（Ｃ−Ｖ特性）について説明する。【００５５】
図４に、CMOS（Complementary Metal Oxide Semiconductor）プロセスにおいて可変容量素子として用いられるアキュミュレーションモード・バラクタのＣ−Ｖ特性の一例を示す。【００５６】
図４に示すように、広い容量値範囲に渡ってＣ−Ｖ特性は良好な線形性を示す。本実施形態の動作の説明では、主にこのＣ−Ｖ特性の線形部分の使用を前提とする。但し、この前提は説明を簡略化する為のものであり、本発明の必須用件ではない。従って、用いられる可変容量素子も上記のものに限られない。【００５７】
図５は、基準電位ｖｒを変化させたときの可変容量素子の容量−電圧特性を模式的に示したものである。図５に示すように、ｖｒを変化させたとき容量−電圧特性は左右に平行移動する。このとき、ｖＣＮＴ＝ｖ０におけるＣｖの値は変化し、一方、傾き（ＣｖのｖＣＮＴに対する変化率∂Ｃｖ/∂ｖＣＮＴ｜ｖＣＮＴ＝ｖ0）は一定に保持される。【００５８】
本実施形態では、周波数帯切替端子４１、４２、４３への入力信号（周波数帯切替信号）、ＶＳＷ１、ＶＳＷ２，ＶＳＷ３、を基準電位発生回路２２に入力し、周波数帯切替と連動して、基準電位ｖｒを変化させる。具体的には、ＣＳＷを増大させ中心周波数を下げるときｖｒが減少し、ＣＳＷを減少させ中心周波数を上げるときｖｒが増大するような機構を基準電位発生回路２２に持たせる。【００５９】
このとき、VCO利得変動が抑制される仕組みを定性的に説明する。ここではＣＳＷを増大させたとき、同時にｖｒを減少させる場合について説明する。なお、逆の場合も同様に説明することが可能である。【００６０】
まず、ｖｒを減少させると、図５に示すようにＣｖの値は減少する。このとき可変容量部１０ａあるいは１０ｂの容量値Ｃｖｍは、（式３）により減少する。【００６１】
次に、（式４）で与えられるＣｖｍのループコントロール電圧ｖＣＮＴに対する変化率を考える。上記の通り、分母[・]内のＣｖは減少するのに対し、図５に示すようにＣｖのｖＣＮＴに対する変化率（∂Ｃｖ/∂ｖＣＮＴ｜ｖＣＮＴ＝ｖ0）は一定に保持される。よって、∂Ｃｖｍ/∂ｖＣＮＴ｜ｖＣＮＴ＝ｖ0は増大する。【００６２】
続いて、（式６）で与えられる中心周波数を考える。分母[・]内のＣｖｍは減少、ＣＳＷは増大、と相反する方向に動くが、ここはＣＳＷ増大の効果が上回るように設計する。即ち、（Ｃｖｍ+ＣＳＷ）は増大し、結果、中心周波数は減少する。最後に、（式７）で与えられるVCO利得を考える。【００６３】
分母[・]内の（Ｃｖｍ+ＣＳＷ）が増大すると同時に、∂Ｃｖｍ/∂ｖＣＮＴ｜ｖＣＮＴ＝ｖ0もまた増大する。従って、これら２つの増大の効果を相殺させることによりVCO利得変動を抑圧できることが分かる。【００６４】
実際、各（ＶＳＷ１、ＶＳＷ２，ＶＳＷ３）の８つの状態に対し、VCO利得変動を抑圧する最適な基準電位ｖｒが存在する。この最適なｖｒを図６の点線で模式的に示す。【００６５】
基準電位発生回路２２は、図６に示した各（ＶＳＷ１、ＶＳＷ２，ＶＳＷ３）の状態に対する最適な基準電位ｖｒの近似値を、基準電位出力点２１に発生させる。基準電位ｖｒは（ＶＳＷ１、ＶＳＷ２，ＶＳＷ３）に応じて、以下の（式８）の異なる値となる。【００６６】
【数８】
2009096413.tif 000010
【００６７】
ここで、Ｇｉ＝１／Ｒｉ（ｉ＝１，２）、ｇｊ＝１／ｒｊ（ｊ＝１，２，３）である。また、ＶＳＷｊがHighのときΔｊ＝１、LowのときΔｊ＝０である（ｊ＝１，２，３）。各抵抗値、Ｒｉ（ｉ＝１，２）、ｒｊ（ｊ＝１，２，３）を適当な値に選ぶことにより、図６の点線で示したｖｒの最適値の近似値を各状態において発生することが可能である（図６の実線）。【００６８】
VCO利得変動抑圧の効果を回路シミュレーションにより確認した。図３に示す本実施形態のVCO、及び、図１５に示す本発明と関連する関連VCOについて、周波数切替信号の設定を８段階に切り替えることにより中心周波数を変化させたときのVCO利得変動を図７に示す。【００６９】
シミュレーションはハーモニック・バランス法（調波平衡法）で行った。40Gbps光通信システム用途を想定し、中心周波数範囲が39．8GHz（OC-768）、43．01GHz（OUT-3）、及び44．57GHz（10GbE×4）をカバーするように設計を行った。【００７０】
図３に示す本実施形態のVCOは、図１５に示す関連VCOと比較し、中心周波数制御に伴うVCO利得変動を約１／１９に抑圧できていることが分かる。【００７１】
＜本実施形態の作用・効果＞
このように、本実施形態のVCOは、中心周波数の制御を行う際のVCO利得の変動を抑圧することが可能となる。また、本実施形態のVCOは、高周波特性へ強い影響を有する部分の回路構成の複雑化を殆ど伴わずに上記の目的を実現することが可能となる。従って、本実施形態のVCOは、特に、ミリ波帯等の超高周波帯への適用時に好適となる。【００７２】
[第２の実施形態]
次に、第２の実施形態について説明する。【００７３】
図８は、第２の実施形態におけるVCOの構成図である。図３に示した第１の実施形態のVCOと同一部には同一の符号を付してある。【００７４】
第１の実施形態のVCOでは周波数帯切替を３ビットで行っていたが、このビット数は任意に設定可能である。本実施形態のVCOにおいては、一般的にｋビット（ｋは任意の自然数）の場合についてその構成を示している。【００７５】
図８に示す本実施形態のVCOにおいては、切替容量部１３ａ、１３ｂ、及び、基準電位発生回路２２の両方がｋビットとなっている。【００７６】
[第３の実施形態]
次に、第３の実施形態について説明する。【００７７】
図９は、第３の実施形態におけるVCOの構成図である。図３に示した第１の実施形態のVCOと同一部には同一の符号を付してある。【００７８】
第１の実施形態のVCOでは、負性抵抗の発生をNMOS及びPMOS両方の交差結合トランジスタを用いたコンプリメンタリ型とした。【００７９】
しかし、図９に示す本実施形態のVCOでは、任意の負性抵抗発生回路を用いたVCOに適用可能である。本実施形態のVCOは、その一例として、負性抵抗発生回路をNMOS交差結合トランジスタ５ａ、５ｂで構成し（NMOS型）、更に、電源端子１とインダクタ７ａ、７ｂの間に電流源２６を設けた構成を示している。【００８０】
[第４の実施形態]
次に、第４の実施形態について説明する。【００８１】
図１０は、第４の実施形態におけるVCOの構成図である。図３に示した第１の実施形態のVCOと同一部には同一の符号を付してある。【００８２】
第１の実施形態のVCOでは、切替容量部１３ａ、１３ｂを切替容量素子１１１ａ、１１２ａ、１１３ａ、１１１ｂ、１１２ｂ、１１３ｂ、及び、スイッチトランジスタ１２１ａ、１２２ａ、１２３ａ、１２１ｂ、１２２ｂ、１２３ｂ、で構成した。【００８３】
図１０に示す本実施形態のVCOでは、PMOSトランジスタ２７１ａ、２７２ａ、２７３ａ、２７１ｂ、２７２ｂ、２７３ｂで構成する。このように切替容量部１３ａ、１３ｂは、周波数帯切替信号により離散的に容量値を変化させることのできる様々な素子で構成することが可能である。【００８４】
[第５の実施形態]
次に、第５の実施形態について説明する。【００８５】
図１１は、第５の実施形態におけるVCOの構成図である。図３に示した第１の実施形態のVCOと同一部には同一の符号を付してある。【００８６】
図１１に示す本実施形態のVCOでは、切替容量部１３ａ、１３ｂのスイッチトランジスタと基準電位発生回路２２のスイッチトランジスタを共通化している。その結果、基準電位発生回路２２は抵抗素子のみで構成する。このうち、抵抗１９１、１９２、１９３は、切替容量部１３ａ、１３ｂ中のスイッチトランジスタに接続し、その終端条件が開放および接地の間で切り替えられる。このようにスイッチトランジスタを共通化することで、素子数を削減することが可能となる。【００８７】
[第６の実施形態]
次に、第６の実施形態について説明する。【００８８】
図１２は、第６の実施形態におけるVCOの構成図である。図３に示した第１の実施形態のVCOと同一部には同一の符号を付してある。【００８９】
図１２に示す本実施形態のVCOでは、可変容量部１０ａ、１０ｂはそれぞれ可変容量素子８ａ、８ｂのみで構成する。また、RF遮断回路２５の伝送線路２３は１本となる。可変容量素子８ａ、８ｂの接続点には加算回路２８が接続される。この加算回路２８には、ループコントロール端子３から供給されるループコントロール電圧ｖＣＮＴと、RF遮断回路２５を介し基準電位発生回路２２から供給される基準電位ｖｒの２つが入力され、その和（ｖＣＮＴ+ｖｒ）が可変容量素子８ａ、８ｂの接続点に出力される。【００９０】
次に、本実施形態のVCOの動作について説明する。【００９１】
図１３に、可変容量素子８ａ、８ｂの容量値Ｃｖとループコントロール電圧ｖＣＮＴの関係を示す。図１３に示すように、第１の実施形態と同様、ｖｒを変化させたとき、容量−電圧特性は横方向に平行移動する。従って、第１の実施形態で説明したのと同様の原理により、ｖｒの値によりVCO利得を制御することが可能である。よって、基準電位発生回路２２のパラメータを適切に選択することで、周波数帯切替に伴うVCO利得変動を抑圧することが可能となる。【００９２】
[第７の実施形態]
次に、第７の実施形態について説明する。【００９３】
図１４は、第７の実施形態の位相ロックループ（PLL）回路のブロック図であり、本実施形態のVCOの一応用例を示すものである。【００９４】
図１４中の電圧制御発振器２９は、図３、図８、図９、図１０、図１１、図１２の何れか一図に示したVCOを示している。図３、図８、図９、図１０、図１１、図１２の何れか一図に示したVCOの出力は差動出力であるが、ここでは説明の簡略化の為、出力２ａ、２ｂを纏めて２として示している。【００９５】
図１４に示す本実施形態のPLL回路は、電圧制御発振器２９、リファレンスクロック信号入力端子３０、クロック信号出力端子３１、位相比較器３２、ループフィルタ３３、周波数分周器３４、を有して構成する。【００９６】
周波数帯切替端子４１、４２、４３へ入力する周波数帯切替信号を変化させることにより、VCOの中心周波数帯を切り替えることができ、その結果、本実施形態のPLL回路は、複数周波数帯での動作が可能となる。この際、VCO利得は一定に保持される為、PLLループ利得も一定に保持される。従って、複数の動作周波数帯で最適なPLL動作を確保することが可能となる。【００９７】
なお、以上の説明ではVCO以外の構成ブロックの利得が動作周波数帯に依存しない場合を想定した。しかし、VCO以外の構成ブロック（例えば、位相比較器３２など）の利得が動作周波数帯により変化する場合もある。そのような場合には、ループ全体の利得を一定に保持するような特定のVCO利得変動（VCO利得と中心周波数の関係）が求められる。この場合でも、基準電位発生回路２２のパラメータの設定により、任意のVCO利得と中心周波数の関係を近似的に作り出すことが可能となる。【００９８】
[第８の実施形態]
次に、第８の実施形態について説明する。【００９９】
図１５は、第８の実施形態のクロック・データ再生（CDR）回路のブロック図であり、本実施形態のVCOの一応用例を示すものである。【０１００】
図１５中の電圧制御発振器２９は、図３、図８、図９、図１０、図１１、図１２の何れか一図に示したVCOを示している。【０１０１】
図１５に示す本実施形態のCDR回路は、電圧制御発振器２９、位相比較器３２、ループフィルタ３３、データ信号入力端子３５、再生クロック信号出力端子３６、再生データ信号出力端子３７、遅延回路３８、フリップ・フロップ回路３９、を有して構成する。【０１０２】
周波数帯切替端子４１、４２、４３へ入力する周波数帯切替信号を変化させることにより、VCOの中心周波数帯を切り替えることができ、その結果、本実施形態のCDR回路は、複数ビットレートでの動作が可能となる。この際、VCO利得は一定に保持される為、ループ利得も一定に保持される。従って、複数の動作周波数帯で最適なCDR動作を確保することが可能となる。【０１０３】
なお、以上の説明ではVCO以外の構成ブロックの利得が動作周波数帯に依存しない場合を想定した。しかし、VCO以外の構成ブロック（例えば、位相比較器３２など）の利得が動作周波数帯により変化する場合もある。そのような場合には、ループ全体の利得を一定に保持するような特定のVCO利得変動（VCO利得と中心周波数との関係）が求められる。この場合でも、基準電位発生回路２２のパラメータの設定により、任意のVCO利得と中心周波数との関係を近似的に作り出すことが可能となる。【０１０４】
[第９の実施形態]
次に、第９の実施形態について説明する。【０１０５】
図１６は、第９の実施形態のクロック・データ再生（CDR）回路のブロック図であり、本実施形態のVCOの一応用例を示すものである。【０１０６】
図１６中の電圧制御発振器２９は、図３、図８、図９、図１０、図１１、図１２の何れか一図に示したVCOを示している。【０１０７】
なお、図１５に示した第８の実施形態のCDRと同一部には同一の符号を付してある。【０１０８】
図１６に示す本実施形態のCDR回路は、ビットレート検知回路４０が付加されている。ビットレート検知回路４０は、入力データ信号のビットレートを検知し、その検知結果に基づき、周波数帯切替端子４１、４２、４３へ周波数帯切替信号を出力する。即ち、入力信号ビットレートに応じて自動的にVCOの中心周波数の設定が行われるので、入力信号ビットレートの異なるシステムへも調整無しで適用可能となる。更には、時間的に入力信号ビットレートが変化するようなシステムへも適用可能である。この際、VCO利得変動も自動的に抑圧される。【０１０９】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。【０１１０】
例えば、上述した実施形態においては、差動形式のVCOについて説明したが、本実施形態は、単相形式のVCOにも適用可能である。【０１１１】
また、上述した実施形態においては、RF遮断回路として伝送線路を用いた構成を示したが、この構成に限るものではなく、例えば、抵抗等を用いて構成することも可能である。【０１１２】
また、上述した実施形態においては、スイッチ素子としてトランジスタを用いた例について説明したが、他のスイッチ素子を用いることも可能である。【０１１３】
また、上述した実施形態においては、能動素子としてMOSFET（Metal Oxide Semiconductor Field Effect Transistor）を使用した例を示したが、MESFET（Metal Semiconductor Field Effect Transistor）、HEMT（High Electron Mobility Transistor）、バイポーラトランジスタ等を用いた場合も、同様な構成で実現することが可能である。【０１１４】
また、上述した実施形態においては、VCO利得の変動を可能な限り抑圧した設計例を示した。しかし、VCOが用いられるPLLループの諸要件から、特定のVCO利得変動（VCO利得と中心周波数の関係）が求められる場合もある。そのような場合でも本実施形態を用いれば、基準電位発生回路２２のパラメータの設定により、任意のVCO利得と中心周波数の関係を近似的に作り出すことが可能となる。【０１１５】
また、上述した本実施形態におけるVCOを構成する各装置における制御動作は、ハードウェア、または、ソフトウェア、あるいは、両者の複合構成を用いて実行することも可能である。【０１１６】
なお、ソフトウェアを用いて処理を実行する場合には、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれているコンピュータ内のメモリにインストールして実行させることが可能である。あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。【０１１７】
例えば、プログラムは、記録媒体としてのハードディスクやROM（Read Only Memory）に予め記録しておくことが可能である。あるいは、プログラムは、リムーバブル記録媒体に、一時的、あるいは、永続的に格納（記録）しておくことが可能である。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することが可能である。なお、リムーバブル記録媒体としては、フロッピー（登録商標）ディスク、CD-ROM（Compact Disc Read Only Memory）、MO（Magneto optical）ディスク、DVD（Digital Versatile Disc）、磁気ディスク、半導体メモリなどが挙げられる。【０１１８】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールすることになる。また、ダウンロードサイトから、コンピュータに無線転送することになる。また、ネットワークを介して、コンピュータに有線で転送することになる。【０１１９】
また、本実施形態におけるVCOは、上記実施形態で説明した処理動作に従って時系列的に処理を実行するのみならず、処理を実行する装置の処理能力、あるいは、必要に応じて並列的にあるいは個別に処理を実行するように構築することも可能である。【０１２０】
以上の説明より明らかなように、本実施形態の電圧制御発信器（VCO）は、以下の特徴を有することになる。【０１２１】
本実施形態のVCOは、ループコントロール電圧が印加される第１の周波数可変手段とは別に第２の周波数可変手段を有し、マルチバンド動作を行うVCOである。そして、２つの抵抗素子が直列に接続され、該２つの抵抗素子の接続点に、抵抗素子とスイッチ素子とが直列に接続された回路が１組以上並列に接続された基準電位発生手段を有して構成する。そして、その基準電位発生手段中のスイッチ素子が第２の周波数可変手段の周波数帯切替信号により制御され、その結果として周波数帯切替信号に依存することになる基準電位発生手段の出力電圧が、第１の周波数可変手段のループコントロール電圧が印加される端子とは別の端子に印加されることを特徴としている。【０１２２】
また、本実施形態のVCOは、ループコントロール電圧が印加される第１の周波数可変手段とは別に第２の周波数可変手段を有し、マルチバンド動作を行うVCOである。そして、２つの抵抗素子が直列に接続され、該２つの抵抗素子の接続点に、抵抗素子とスイッチ素子とが直列に接続された回路が１組以上並列に接続された基準電位発生手段を有して構成する。そして、その基準電位発生手段中のスイッチ素子が第２の周波数可変手段の周波数帯切替信号により制御され、その結果として周波数帯切替信号に依存することになる基準電位発生手段の出力電圧とループコントロール電圧との和が、第１の周波数可変手段の端子に印加されることを特徴としている。【０１２３】
また、本実施形態のVCOは、ループコントロール電圧が印加される第１の周波数可変手段とは別に第２の周波数可変手段を有し、マルチバンド動作を行うVCOである。そして、２つの抵抗素子が直列に接続され、該２つの抵抗素子の接続点に抵抗素子が１つ以上並列に接続された基準電位発生手段を有して構成する。そして、その並列に接続された抵抗素子が第２の周波数可変手段に含まれるスイッチ素子に接続され、その結果として周波数帯切替信号に依存することになる基準電位発生手段の出力電圧が、第１の周波数可変手段のループコントロール電圧が印加される端子とは別の端子に印加されることを特徴としている。【０１２４】
また、本実施形態のVCOは、ループコントロール電圧が印加される第１の周波数可変手段とは別に第２の周波数可変手段を有し、マルチバンド動作を行うVCOである。そして、２つの抵抗素子が直列に接続され、該２つの抵抗素子の接続点に抵抗素子が１つ以上並列に接続された基準電位発生手段を有して構成する。そして、その並列に接続された抵抗素子が第２の周波数可変手段に含まれるスイッチ素子に接続され、その結果として周波数帯切替信号に依存することになる基準電位発生手段の出力電圧とループコントロール電圧との和が、第１の周波数可変手段の端子に印加されることを特徴としている。【０１２５】
このように、本実施形態のVCOは、２つの周波数可変手段を有し、マルチバンド動作を行うVCOであり、抵抗とスイッチ素子とで構成する基準電位発生手段を有し、該スイッチ素子を、中心周波数制御を行う為の周波数切替信号により制御する。この周波数切替信号に依存する基準電位発生手段の出力電圧を、RF遮断回路を介し、可変容量素子のループコントロール電圧が印加される側とは逆側の端子に印加することで、中心周波数の制御に伴うVCO利得の変動を抑圧することが可能となる。【０１２６】
また、本実施形態のVCOは、高周波特性へ強い影響を有する部分の回路構成の複雑化を殆ど伴わずに、上記目的を実現することが可能となる。従って、本実施形態のVCOは、特に、ミリ波帯等の超高周波帯への適用に好適となる。【０１２７】
なお、この出願は、２００８年１月３０日に出願した、日本特許出願番号２００８−０１９７３６号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【０１２８】
本発明は、マルチバンドで動作する電圧制御発信器（VCO）に適用可能である。
【図面の簡単な説明】
【０１２９】
【図１】本発明と関連する電圧制御発振器（VCO）の回路構成例を示す図である。
【図２】本発明と関連するVCOにおける、VCO利得と中心周波数との関係を示す概念図である。
【図３】第１の実施形態における電圧制御発信器（VOC）の回路構成例を示す図である。
【図４】可変容量素子の容量対電圧特性を示すグラフである。
【図５】可変容量素子の容量対電圧特性を示す模式図である。
【図６】本実施形態のVCOの動作を説明するための模式図である。
【図７】本実施形態のVCOの効果を説明するための回路シミュレーション結果を示したグラフである。
【図８】第２の実施形態におけるVCOの回路構成例を示す図である。
【図９】第３の実施形態におけるVCOの回路構成例を示す図である。
【図１０】第４の実施形態におけるVCOの回路構成例を示す図である。
【図１１】第５の実施形態におけるVCOの回路構成例を示す図である。
【図１２】第６の実施形態におけるVCOの回路構成例を示す図である。
【図１３】可変容量素子の容量対電圧特性を示す模式図である。
【図１４】第７の実施形態における回路構成例を示す図である。
【図１５】第８の実施形態における回路構成例を示す図である。
【図１６】第９の実施形態における回路構成例を示す図である。
【符号の説明】
【０１３０】
１    電源端子
２、２ａ、２ｂ    出力端子
３    ループコントロール端子
４１、４２、４３、４ｋ    周波数帯切替端子
５ａ、５ｂ    交差結合NMOSトランジスタ
６ａ、６ｂ    交差結合PMOSトランジスタ
７、７ａ、７ｂ    インダクタ
８ａ、８ｂ    可変容量素子
９ａ、９ｂ    容量素子
１０ａ、１０ｂ    可変容量部
１１１ａ、１１２ａ、１１３ａ、１１ｋａ、１１１ｂ、１１２ｂ、１１３ｂ、１１ｋｂ    切替容量素子
１２１ａ、１２２ａ、１２３ａ、１２ｋａ、１２１ｂ、１２２ｂ、１２３ｂ、１２ｋｂ    スイッチトランジスタ
１３ａ、１３ｂ    切替容量部
１４ａ、１４ｂ    出力トランジスタ
１５ａ、１５ｂ    出力抵抗
１６    出力バッファ
１７、１８、１９１、１９２、１９３、１９ｋ    抵抗
２０１、２０２、２０３、２０ｋ    スイッチトランジスタ
２１    基準電位出力点
２２    基準電位発生回路
２３、２３ａ、２３ｂ    伝送線路
２４    接地容量
２５    RF遮断回路
２６    電流源
２７１ａ、２７２ａ、２７３ａ、２７１ｂ、２７２ｂ、２７３ｂ    PMOSトランジスタ
２８    加算回路
３０    リファレンスクロック信号入力端子
３１    クロック信号出力端子
３２    位相比較器
３３    ループフィルタ
３４    周波数分周器
３５    データ信号入力端子
３６    再生クロック信号出力端子
３７    再生データ信号出力端子
３８    遅延回路
３９    フリップ・フロップ回路
４０    ビットレート検知回路
【図１】
2009096413.tif 000011
【図２】
2009096413.tif 000012
【図３】
2009096413.tif 000013
【図４】
2009096413.tif 000014
【図５】
2009096413.tif 000015
【図６】
2009096413.tif 000016
【図７】
2009096413.tif 000017
【図８】
2009096413.tif 000018
【図９】
2009096413.tif 000019
【図１０】
2009096413.tif 000020
【図１１】
2009096413.tif 000021
【図１２】
2009096413.tif 000022
【図１３】
2009096413.tif 000023
【図１４】
2009096413.tif 000024
【図１５】
2009096413.tif 000025
【図１６】
2009096413.tif 000026
【国際調査報告】
2009096413.tif 000027
2009096413.tif 000028
2009096413.tif 000029
2009096413.tif 000030