(57)【要約】  本発明の半導体装置は、第１導電型の半導体層１の上層部に形成された活性領域と、活性領域の端縁部から外側に向けて、活性領域を囲むように配設された複数の電界緩和層とを備え、複数の電界緩和層は、第１の電界緩和層と第２の電界緩和層とが交互に隣接してそれぞれ複数配設され、隣接する第１の電界緩和層と第２の電界緩和層とで一組をなし、第１の電界緩和層は、第１の面密度で第２導電型の不純物が注入され、その幅は、活性領域から離れるにつれて狭くなり、第２の電界緩和層は、第１の面密度よりも低い第２の面密度で第２導電型の不純物が注入され、その幅は、活性領域から離れるにつれて広くなる。
2013136550.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層（１）の上層部に形成された活性領域（２）と、
前記活性領域の端縁部から外側に向けて、前記活性領域（２）を囲むように配設された複数の電界緩和層（３，３２，３０，３１）と、を備え、
前記複数の電界緩和層（３，３２，３０，３１）は、
第１の電界緩和層と第２の電界緩和層とが交互に隣接してそれぞれ複数配設され、隣接する前記第１の電界緩和層と前記第２の電界緩和層とで一組をなし、
前記第１の電界緩和層は、
第１の面密度で第２導電型の不純物が注入され、その幅は、前記活性領域（２）から離れるにつれて狭くなり、
前記第２の電界緩和層は、
前記第１の面密度よりも低い第２の面密度で第２導電型の不純物が注入され、その幅は、前記活性領域（２）から離れるにつれて広くなり、
前記複数の電界緩和層は、
前記活性領域（２）側から前記第１の電界緩和層、前記第２の電界緩和層の順に配設される、半導体装置。
【請求項２】
前記複数の電界緩和層（３，３２，３０，３１）は、
前記第１の電界緩和層の幅が狭くなる変化量と、前記第２の電界緩和層の幅が広くなる変化量とが一致する、請求項１記載の半導体装置。
【請求項３】
前記活性領域（２）は、第２導電型の第１の主電極層であって、
前記半導体層の、前記活性領域（２）が設けられた側とは反対側の主面内に形成された第１導電型の第２の主電極層（２０）をさらに備え、
前記第１の主電極層、前記半導体層および前記第２の主電極層でＰＮ接合ダイオードを構成する、請求項１記載の半導体装置。
【請求項４】
前記活性領域（２）は、第２導電型の第１の主電極層であって、
前記半導体層の、前記活性領域（２）が設けられた側の主面内に、前記活性領域（２）とは離隔して形成された第２導電型の第２の主電極層（２７）と、
前記第２の主電極層（２７）を包含するように形成された第１導電型のウエル層（２６）と、
前記第２の主電極層（２７）の前記第１の主電極層側の端縁部上から前記第１の主電極層側の前記ウエル層上にかけて形成されたゲート絶縁膜（２３）と、
前記ゲート絶縁膜上に形成されたゲート電極（２５）と、をさらに備え、
前記複数の電界緩和層は、前記第１の主電極層とウエル層（２６）との間に配設され、
前記第１の主電極層、前記第２の主電極層（２７）、前記ウエル層（２６）および前記ゲート電極（２５）で、前記複数の電界緩和層（３０）を介して前記第１の主電極層と前記第２の主電極層（２７）との間で主電流が流れる横型ＭＯＳトランジスタを構成する、請求項１記載の半導体装置。
【請求項５】
前記複数の電界緩和層を囲むように設けられた複数の追加電界緩和層（３２）をさらに備え、
前記複数の追加電界緩和層（３２）は、
第２導電型の不純物を注入しない非注入領域と前記第２の電界緩和層と同じ導電型で同じ面密度を有する第３の電界緩和層とが交互に隣接してそれぞれ複数配設され、隣接する前記非注入領域と前記第３の電界緩和層とで一組をなし、
前記第３の電界緩和層は、
その幅が、前記活性領域（２）から離れるにつれて狭くなり、
前記非注入領域は、
その幅が、前記活性領域（２）から離れるにつれて広くなり、
前記複数の追加電界緩和層（３２）は、
前記活性領域（２）側から、前記非注入領域、前記第３の電界緩和層の順に配設される、請求項１記載の半導体装置。
【請求項６】
前記複数の追加電界緩和層（３１）は、
前記第３の電界緩和層の幅が狭くなる変化量と、前記非注入領域の幅が広くなる変化量とが一致する、請求項５記載の半導体装置。
【請求項７】
前記活性領域（２）は、ショットキー電極とショットキー接合をなすショットキー領域であって、
前記ショットキー電極と前記ショットキー領域とでショットキーバリアダイオードを構成する、請求項１または請求項５記載の半導体装置。
【請求項８】
前記複数の電界緩和層（３１）のうち、前記活性領域（２）に最も近い前記第１の電界緩和層は、
前記ショットキー電極の端部の下部にまで延在するように形成される、請求項７記載の半導体装置。
【請求項９】
前記活性領域（２）は、第２導電型の不純物層であって、
前記不純物層は、前記第１の電界緩和層と同じ導電型で同じ面密度を有する、請求項１または請求項５記載の半導体装置。
【請求項１０】
前記第１の面密度は、前記半導体層の材料で決まるリサーフ条件の１．２倍〜２倍であり、
前記第２の面密度は、
前記リサーフ条件の０．３倍〜０．６倍である、請求項１記載の半導体装置。
【請求項１１】
前記第２の面密度は、前記半導体層の材料で決まるリサーフ条件の０．６倍〜０．９倍であり、
前記第１の面密度は、前記第２の面密度の１．５倍〜２．５倍である、請求項５記載の半導体装置。
【請求項１２】
前記複数の電界緩和層（３０）は、
前記活性領域（２）に最も近い前記第１の電界緩和層を含む一組および前記活性領域（２）から最も外側の前記第２の電界緩和層を含む一組の少なくとも一方を除いて、一組をなす前記第１の電界緩和層と前記第２の電界緩和層との合計の幅が同じである、請求項１記載の半導体装置。
【請求項１３】
前記複数の追加電界緩和層（３１）は、
一組をなす前記非注入領域と前記第３の電界緩和層との合計の幅が、全ての組で同じである、請求項５記載の半導体装置。
【請求項１４】
前記半導体層は、ワイドバンドギャップ半導体によって構成される、請求項１記載の半導体装置。
【請求項１５】
請求項１記載の半導体装置の製造方法であって、
（ａ）前記半導体層上に、第１の注入マスクを形成し、前記第２の面密度で第２導電型の不純物をイオン注入して前記第２の電界緩和層と同じ不純物層（１２）を前記第１の電界緩和層の形成領域に及ぶように形成する工程と、
（ｂ）前記工程（ａ）の後、前記半導体層上に、少なくとも前記第２の電界緩和層となる領域上を覆う第２の注入マスクを形成し、前記第２の面密度に加えることで前記第１の面密度となる面密度で第２導電型の不純物をイオン注入して前記第１の電界緩和層を形成する工程と、を含む、半導体装置の製造方法。
【請求項１６】
請求項５記載の半導体装置の製造方法であって、
（ａ）前記半導体層上に、第１の注入マスクを形成し、前記第２の面密度で第２導電型の不純物をイオン注入して前記第２の電界緩和層と同じ不純物層（１２）を前記第１の電界緩和層の形成領域に及ぶように形成するとともに前記第３の電界緩和層を形成して前記非注入領域を規定する工程と、
（ｂ）前記工程（ａ）の後、前記半導体層上に、少なくとも前記第２の電界緩和層となる領域上と前記第３の電界緩和層上と前記非注入領域上を覆う第２の注入マスクを形成し、前記第２の面密度に加えることで前記第１の面密度となる面密度で第２導電型の不純物をイオン注入して前記第１の電界緩和層を形成する工程と、を含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、主にキロボルト以上の耐圧を有するパワーエレクトロニクス用の半導体装置に関する。
【背景技術】
【０００２】
パワーエレクトロニクスに用いられる耐圧１００ボルト以上の半導体装置（パワー半導体デバイス）として、ダイオードやＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect-Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が挙げられる。これらの半導体装置には、耐圧性を保持するための耐圧構造が設けられる。【０００３】
例えば、電流を半導体基板の主面に対して垂直に流す半導体装置（縦型デバイス）では、能動素子として機能する領域（活性領域）を取り囲むように終端構造が形成されて耐圧構造とされる。【０００４】
また、電流を半導体基板の主面に対して平行に流す半導体装置（横型デバイス）では、活性領域の内部に耐圧構造が形成される。【０００５】
耐圧構造の機能は縦型デバイス、横型デバイスによらず、半導体基板の主面表面に発生する高電圧を保持することである。縦型デバイスでは、高電圧は活性領域と半導体装置端部に発生し、横型デバイスでは、高電圧は活性領域内部の電極間に発生する。【０００６】
半導体装置の耐圧としては、ダイオードの逆方向耐圧や、トランジスタのオフ耐圧があるが、いずれの場合も、電流を遮断できる（電流を流さない）上限の電圧として定義される。【０００７】
半導体装置が電流を遮断している状態では、半導体基板内部には空乏層が広がっており、この空乏層により、高電圧を保持することができる。耐圧を超えて電圧を印加すると、半導体基板内部の電界集中部でアバランシェ降伏が生じ、空乏層が破れ、短絡電流が流れる。【０００８】
例えば、低濃度Ｎ型半導体基板と高濃度Ｐ型注入層とで構成されるＰＮ接合ダイオード（ＰＩＮダイオード）の場合、オフ時において空乏層はほとんど低濃度Ｎ型半導体基板に広がっている。高電圧を保持するのはこの空乏層であるが、耐圧は高濃度Ｐ型注入層の端部（外縁部）における電界集中によって制限される。【０００９】
そこで、高濃度Ｐ型注入層の端部に隣接して、低濃度Ｐ型注入層を形成すると、空乏層が低濃度Ｎ型半導体基板と低濃度Ｐ型注入層の両方に広がり、高濃度Ｐ型注入層の端部の電界を緩和し、耐圧を高めることができる。この低濃度Ｐ型注入層は一般に、リサーフ（ＲＥＳＵＲＦ：Reduced Surface Field）層、もしくは、ＪＴＥ（Junction Termination Extension）と呼称される。また、このような耐圧構造はリサーフ構造と呼称される。【００１０】
リサーフ構造では、リサーフ層にも空乏層が広がるが、高耐圧性を得るためには、所望の耐圧でリサーフ層が最表面までほぼ完全に空乏化することが望ましい。その条件はリサーフ層の注入量（ドーズ量、注入面密度）で規定される。リサーフ層全体の注入量が単一である場合、最適な注入量は、半導体基板の濃度によらず、Ｓｉ（シリコン）でおよそ１×１０１２ｃｍ−２であり、ポリタイプ４ＨのＳｉＣ（炭化珪素）でおよそ１×１０１３ｃｍ−２（活性化率１００％の場合）である。これらはリサーフ条件と呼ばれる。【００１１】
しかし、リサーフ構造には欠点があり、高耐圧性を得るためにリサーフ層外縁部にも電界が集中してしまう。その結果、高耐圧化はリサーフ層外縁部でのアバランシェ降伏に制限される。すなわち、通常のリサーフ構造による高耐圧化には限界がある。【００１２】
この問題は、非特許文献１（もしくは特許文献３、特許文献４）のように、リサーフ層の注入量を外側に向かって漸減させることで回避される。このような構造にすることで、電界集中点が複数に分散され、半導体内部の最大電界が大幅に低減される。【００１３】
また、特許文献１や特許文献２のように、外側に向かって段階的にリサーフ層の注入量を下げたリサーフ構造を使用しても非特許文献１に近い効果を得ることができる。特許文献１、特許文献２の場合、高濃度Ｐ型注入層の外縁部、異なる注入量を有するリサーフ層の境界、および、リサーフ層最外縁に電界が集中するため、電界緩和の効果は非特許文献１に劣るが、全体が単一注入量のリサーフ層に比べれば、電界集中点が分散される分、半導体基板内部の最大電界は低減される。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特許第３９９７５５１号公報
【特許文献２】特表２０００−５１６７６７号公報
【特許文献３】特開昭６１−８４８３０号公報
【特許文献４】特公平０６−３７９９号公報
【非特許文献】
【００１５】
【非特許文献１】R. Stengl and U. Gosele,“VARIATION OF LATERAL DOPING - A NEW CONCEPT TO AVOID HIGH VOLTAGE BREAKDOWN OF PLANAR JUNCTIONS," IEDM 85, p. 154, 1985.
【発明の概要】
【発明が解決しようとする課題】
【００１６】
以上説明したように、リサーフ層の注入量が外側に向かって減少するリサーフ構造は高耐圧化に有効である。【００１７】
しかし、非特許文献１のように、開口率を変えたマスクにより不純物を注入し、熱拡散により濃度を均一化してリサーフ層を形成する方法は、通常、１μｍ以下の微細な開口パターンと高温長時間のアニール処理（ドライブ処理）が必要である。そのため、ＭｅＶ（Mega-Electron-Volt）イオン注入のように厚膜のレジストマスクを必要とする技術とは併用できない。さらに、熱拡散させるための高温長時間のアニール処理（ドライブ処理）は製造コストを増加させるだけでなく、生産性も低下させる。また、そもそも、ＳｉＣのように不純物の熱拡散長が非常に小さい半導体材料には使用できない。【００１８】
また、特許文献１および特許文献２のように、リサーフ層の注入量に階調を付ける方法は、注入量の階調を増やすほど、半導体内部の最大電界を低減することができる。しかし、注入量の階調を増やすに従い、マスク形成のための写真製版プロセスと不純物注入プロセスの回数も増える。【００１９】
本発明は上記の問題点を解決するためになされたものであり、注入量の階調が増えた場合でも、写真製版プロセスおよび不純物注入（イオン注入）プロセスの回数を抑えることができ、かつ、高耐圧性を得ることが可能なリサーフ層を備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係る半導体装置の態様は、第１導電型の半導体層の上層部に形成された活性領域と、前記活性領域の端縁部から外側に向けて、前記活性領域を囲むように配設された複数の電界緩和層とを備え、前記複数の電界緩和層は、第１の電界緩和層と第２の電界緩和層とが交互に隣接してそれぞれ複数配設され、隣接する前記第１の電界緩和層と前記第２の電界緩和層とで一組をなし、前記第１の電界緩和層は、第１の面密度で第２導電型の不純物が注入され、その幅は、前記活性領域から離れるにつれて狭くなり、前記第２の電界緩和層は、前記第１の面密度よりも低い第２の面密度で第２導電型の不純物が注入され、その幅は、前記活性領域から離れるにつれて広くなり、前記複数の電界緩和層は、前記活性領域側から前記第１の電界緩和層、前記第２の電界緩和層の順に配設される。
【発明の効果】
【００２１】
本発明に係る半導体装置の態様によれば、注入量の階調が増えた場合でも写真製版プロセスと不純物注入プロセスは、それぞれ２回ずつで済むので写真製版プロセスおよび不純物注入プロセスの回数を抑えることができ、製造コストを低減することができる。また、リサーフ層を構成する複数の電界緩和層の不純物の注入量が、外側に向かって多段階で減少する構成を得ることができ、高耐圧性を有した半導体装置を得ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明をダイオードに適用した場合の構成を示す平面図である。
【図２】本発明をダイオードに適用した場合の構成を示す断面図である。
【図３】本発明に係る実施の形態１の半導体装置の構成を示す断面図である。
【図４】本発明に係る実施の形態１の半導体装置におけるＰリサーフ層の注入量の水平方向分布を示す図である。
【図５】本発明に係る実施の形態１の半導体装置におけるＰリサーフ層の注入量の水平方向分布を示す図である。
【図６】本発明に係る実施の形態１の半導体装置の低濃度Ｐリサーフ層の最小幅を広げた構成示す断面図である。
【図７】本発明に係る実施の形態１の半導体装置のＰリサーフ層の製造工程を説明する断面図である。
【図８】本発明に係る実施の形態１の半導体装置のＰリサーフ層の製造工程を説明する断面図である。
【図９】本発明に係る実施の形態１の半導体装置のＰリサーフ層の耐圧の注入量依存性を示す図である。
【図１０】本発明に係る実施の形態１の半導体装置に含まれるＰリサーフ層の注入量の素平方向分布を示す図である。
【図１１】本発明に係る実施の形態１の半導体装置における電界強度のシミュレーション結果を示す図である。
【図１２】本発明に係る実施の形態１の半導体装置における電位のシミュレーション結果を示す図である。
【図１３】本発明に係る実施の形態１の半導体装置における電界強度のシミュレーション結果を示す図である。
【図１４】本発明に係る実施の形態１の半導体装置における電位のシミュレーション結果を示す図である。
【図１５】本発明に係る実施の形態２の半導体装置の構成を示す断面図である。
【図１６】本発明に係る実施の形態２の半導体装置の変形例の構成を示す断面図である。
【図１７】本発明に係る実施の形態２の半導体装置の電流電圧特性を示す図である。
【図１８】本発明に係る実施の形態２の半導体装置における電界強度のシミュレーション結果を示す図である。
【図１９】本発明に係る実施の形態２の半導体装置における電位のシミュレーション結果を示す図である。
【図２０】本発明に係る実施の形態３の半導体装置の構成を示す断面図である。
【図２１】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布を示す図である。
【図２２】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布を示す図である。
【図２３】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布の他の例を示す図である。
【図２４】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布の他の例を示す図である。
【図２５】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布の他の例を示す図である。
【図２６】本発明に係る実施の形態３の半導体装置のリサーフ層の製造工程を説明する断面図である。
【図２７】本発明に係る実施の形態３の半導体装置のリサーフ層の製造工程を説明する断面図である。
【図２８】本発明に係る実施の形態３の半導体装置のリサーフ層の耐圧の注入量依存性を示す図である。
【図２９】本発明に係る実施の形態３の半導体装置のリサーフ層の注入量の水平方向分布を示す図である。
【図３０】本発明に係る実施の形態３の半導体装置における電界強度のシミュレーション結果を示す図である。
【図３１】本発明に係る実施の形態３の半導体装置における電位のシミュレーション結果を示す図である。
【図３２】本発明に係る実施の形態３の半導体装置における電界強度のシミュレーション結果を示す図である。
【図３３】本発明に係る実施の形態３の半導体装置における電位のシミュレーション結果を示す図である。
【図３４】本発明に係る実施の形態１および３のリサーフ層の構造と参照構造とのシミュレーション結果を示す図である。
【図３５】本発明に係る実施の形態１および３の半導体装置のシミュレーション結果を示す図である。
【図３６】本発明に係る実施の形態１および３の半導体装置のシミュレーション結果を示す図である。
【図３７】本発明に係る実施の形態４の半導体装置の構成を示す断面図である。
【図３８】本発明に係る実施の形態１の半導体装置の他の適用例の構成を示す断面図である。
【図３９】本発明に係る実施の形態１の半導体装置の他の適用例の構成を示す断面図である。
【図４０】本発明に係る実施の形態１の半導体装置の他の適用例の構成を示す断面図である。
【発明を実施するための形態】
【００２３】
＜本発明をダイオードに適用した場合の全体構成＞
図１は、本発明を縦型のダイオードに適用した場合のＰＩＮダイオード１００の構成を示す平面図であり、図２は、図１におけるＡ−Ａ線での矢視断面を示す断面図である。ＰＩＮダイオード１００は、図１および図２に示すように、Ｎ型不純物を比較的低濃度（Ｎ−）に含む半導体基板１の表面内に、Ｐ型不純物を比較的高濃度に含む注入層で構成される活性領域２が形成され、さらに活性領域２を取り囲むように、濃度の異なる複数のＰ型注入層で構成されるリサーフ層３（電界緩和層）が形成されている。さらに、リサーフ層３から離間した位置の装置端縁部には、Ｎ型不純物を比較的高濃度に含むＮ型注入層で構成されるストッパ層４が形成されている。ここで、活性領域２の外側の、リサーフ層３からストッパ層４までの構造が終端構造となる。
【００２４】
そして、活性領域２上にはアノード電極５が配設され、活性領域２とは反対側の半導体基板１の主面（基板裏面）表面内には、Ｎ型不純物を比較的高濃度に含む注入層で構成されるカソード層２０が形成され、カソード層２０上にはカソード電極６が配設されている。
【００２５】
このような構成において、活性領域２と接触するアノード電極５と基板裏面のカソード電極６との間にバイアス電圧を印加することで、ダイオード１００はＰＮ接合ダイオードとして機能する。
【００２６】
以下、本発明に係る半導体装置の実施の形態として、リサーフ層３の構成を中心として説明する。
【００２７】
＜Ａ．実施の形態１＞
＜Ａ−１．装置構成＞
図３は、図１に示した、本発明を適用した縦型のＰＩＮダイオード１００の部分断面図である。
【００２８】
図３に示すように、Ｎ型不純物を比較的低濃度（Ｎ−）に含む半導体基板１の表面内に、Ｐ型不純物を比較的高濃度に含む活性領域（Ｐベース層）２が形成され、さらにＰベース層２を取り囲むように、濃度の異なる複数のＰ型注入層で構成されるＰリサーフ層３（電界緩和層）が形成されている。
【００２９】
そして、Ｐリサーフ層３から離間した位置の装置端縁部にはＮ型不純物を比較的高濃度に含むストッパ層４が形成されている。
【００３０】
Ｐリサーフ層３は注入量の異なる２種類のＰ型注入層で構成されている。ここでは、簡単のために、２種類のＰ型注入層の注入深さはほぼ同じであり、ストッパ層４よりは深く、Ｐベース層２とほぼ同じ注入深さとなるように形成されている。なお、Ｐ型不純物が比較的高注入量で注入されたリサーフ層を高濃度Ｐリサーフ層、高濃度リサーフ層より低い注入量のリサーフ層を低濃度Ｐリサーフ層と呼称する。なお、Ｐリサーフ層３は、複数のリサーフ層で構成されているので、複数の電界緩和層と呼称される場合もある。
【００３１】
図３に示すように、Ｐベース層２の外側には高濃度Ｐリサーフ層７ａが隣接し、高濃度Ｐリサーフ層７ａの外側には低濃度Ｐリサーフ層８ｂが隣接し、低濃度Ｐリサーフ層８ｂの外側には高濃度Ｐリサーフ層８ａが隣接し、高濃度Ｐリサーフ層８ａの外側には低濃度Ｐリサーフ層９ｂが隣接し、低濃度Ｐリサーフ層９ｂの外側には高濃度Ｐリサーフ層９ａが隣接し、高濃度Ｐリサーフ層９ａの外側には低濃度Ｐリサーフ層１０ｂが隣接し、低濃度Ｐリサーフ層１０ｂの外側には高濃度Ｐリサーフ層１０ａが隣接し、高濃度Ｐリサーフ層１０ａの外側には低濃度Ｐリサーフ層１１ｂが隣接した構成となっている。
【００３２】
そして、高濃度Ｐリサーフ層７ａ、８ａ、９ａ、１０ａの幅は外側に向かって徐々に狭くなっており、低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂ、１１ｂの幅は外側に向かって徐々に広くなっている。
【００３３】
ここで、Ｐリサーフ層３における、高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａのそれぞれ幅を、ｗ（７ａ）、ｗ（８ａ）、ｗ（９ａ）およびｗ（１０ａ）と呼称し、低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂおよび１１ｂのそれぞれの幅を、ｗ（８ｂ）、ｗ（９ｂ）、ｗ（１０ｂ）、ｗ（１１ｂ）と呼称すると、両者の関係は、ｗ（７ａ）＝ｗ（８ｂ）＋ｗ（８ａ）＝ｗ（９ｂ）＋ｗ（９ａ）＝ｗ（１０ｂ）＋ｗ（１０ａ）＝ｗ（１１ｂ）となる。
【００３４】
また、高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａの幅の比率は、ｗ（７ａ）：ｗ（８ａ）：ｗ（９ａ）：ｗ（１０ａ）＝４：３：２：１となり、低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂおよび１１ｂの幅の比率は、ｗ（８ｂ）：ｗ（９ｂ）：ｗ（１０ｂ）：ｗ（１１ｂ）＝１：２：３：４となる。
【００３５】
また、Ｐリサーフ層３におけるアクセプタイオン（不純物）の注入量は、半導体基板の水平方向距離を横軸に取り、注入量を縦軸に取ったグラフで表すと図４のように表される。
【００３６】
図４において実線で示すように、高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａに対応する領域では、Ｐベース層２よりは低いが、低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂおよび１１ｂよりは高い濃度となっている。なお、高濃度Ｐリサーフ層の注入量はリサーフ条件の１．２〜２倍程度、低濃度Ｐリサーフ層の注入量はリサーフ条件の０．３〜０．６倍程度が望ましい。この理由については後に説明する。
【００３７】
ここで、隣り合う低濃度Ｐリサーフ層と高濃度Ｐリサーフ層の組で注入量の平均を算出すると、図４に破線で示すような階段状の注入量分布となる。
【００３８】
すなわち、高濃度Ｐリサーフ層７ａの注入量を第１段階とすると、低濃度Ｐリサーフ層８ｂと高濃度Ｐリサーフ層８ａとの注入量の平均値が第２段階となり、低濃度Ｐリサーフ層９ｂと高濃度Ｐリサーフ層９ａとの注入量の平均値が第３段階となり、低濃度Ｐリサーフ層１０ｂと高濃度Ｐリサーフ層１０ａとの注入量の平均値が第４段階となり、低濃度Ｐリサーフ層１１ｂの注入量が第５段階となる。
【００３９】
なお、図４では、高濃度Ｐリサーフ層７ａについては、幅ゼロの低濃度Ｐリサーフ層とのセットと見なし、低濃度Ｐリサーフ層１１ｂについては、幅ゼロの高濃度Ｐリサーフ層とのセットと見なすと、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセットの繰り返し数によって、擬似的な注入量の階調数（段階数）が規定され、Ｐリサーフ層３は、基板水平方向で擬似的な５段階の注入量を持つＰリサーフ層となる。
【００４０】
ここで、高濃度Ｐリサーフ層と低濃度Ｐリサーフ層とのセットの繰り返し数をさらに増やし（セットの繰り返し数をＮとし）、各セットの幅を一定とし、高濃度Ｐリサーフ層の幅を（Ｎ−１）：（Ｎ−２）：・・・：２：１、低濃度Ｐリサーフ層の幅を１：２：・・・：（Ｎ−２）：（Ｎ−１）の比になるようにすれば、セット間の注入量の差が小さくなり、図５に破線で示すように注入量が擬似的に直線的に漸減するリサーフ層となる。なお、図５では、基板の水平方向距離を横軸に取り、注入量を縦軸に取っている。
【００４１】
このように、高濃度Ｐリサーフ層の幅が狭くなる割合と、低濃度Ｐリサーフの幅が広くなる割合とを一致させることで、擬似的な注入量の段階幅を一定とすることができ、リサーフ層の注入量が漸減する割合を一定にすることができる。
【００４２】
また、高濃度Ｐリサーフ層と低濃度Ｐリサーフ層とのセットの繰り返し数を増やすことで、注入量が直線的に漸減するという理想形に近づき、半導体基板内部の電界をより低減できる、言い換えれば、より高い耐圧を得ることができる。
【００４３】
この場合、Ｐリサーフ層３の全幅は固定とし、互いに隣接する低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセットの幅（繰り返しピッチ）を狭めることで繰り返し数を増やしても良いし、繰り返しピッチを固定したまま、繰り返し数を増やすことで、Ｐリサーフ層３の全幅を長くしても良い。
【００４４】
ただし、繰り返しピッチは、低濃度Ｐリサーフ層および高濃度Ｐリサーフ層の最小幅の少なくとも４倍以上であることが望ましい。なお、上記最小幅は、１μｍ〜２μｍとなる。
【００４５】
なお、図３に示したＰリサーフ層３では、最も内側の低濃度Ｐリサーフ層８ｂと、最も外側の高濃度Ｐリサーフ層１０ａの幅が同じとなるように高濃度Ｐリサーフ層と低濃度Ｐリサーフ層の幅を設定した例を示したが、これに限定されるものではない。
【００４６】
すなわち、最も内側の低濃度Ｐリサーフ層の幅は、最も外側の高濃度Ｐリサーフ層の幅より広くても良いし、最も内側の低濃度Ｐリサーフ層の幅は、最も外側の高濃度Ｐリサーフ層の幅より狭くても良い。
【００４７】
例えば、何らかの理由で高濃度Ｐリサーフ層の注入量をリサーフ条件の２倍以上に高めざるを得ない場合は、内側寄りのセットの注入量の平均値を下げるために、低濃度Ｐリサーフ層の最小幅を広げても良い。この一例を図６に示す。
【００４８】
図６に示すＰＩＮダイオード１０１におけるＰリサーフ層３’では、高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａの幅は、図３に示したＰＩＮダイオード１００と同じであるが、低濃度Ｐリサーフ層８ｂ’、９ｂ’、１０ｂ’および１１ｂ’の幅は、図３に示した低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂおよび１１ｂの幅はよりも広くなっている。この結果、最小幅の低濃度Ｐリサーフ層８ｂ’は、最小幅の高濃度Ｐリサーフ層１０ａよりも幅広の構成となる。なお、Ｐリサーフ層３’は、複数のリサーフ層で構成されているので、複数の電界緩和層と呼称される場合もある。
【００４９】
以上説明したように、高濃度Ｐリサーフ層と低濃度Ｐリサーフ層との各セットの幅を一定とし、低濃度Ｐリサーフ層の幅を外側に向かって漸増させ、高濃度Ｐリサーフ層の幅を外側に向かって漸減させたＰリサーフ層３（図３）およびＰリサーフ層３’の構成は、例え、セットの繰り返し数が少ない場合でも、高耐圧性、プロセス誤差に対するロバスト性、さらに、半導体装置の動作環境に対するロバスト性を得る上で非常にバランスの良い構成である。
【００５０】
また、図５では、Ｐリサーフ層３の注入量が漸減する勾配（公差）が一定である例を示したが、単調減少であれば勾配が一定でなくても良い。
【００５１】
例えば、単調減少で上に凸、単調減少で下に凸となるような漸減パターンであっても良い。簡単な例を示すと、漸減パターンが２つの直線と１つの角を持つ折れ線で表されるパターンであって、Ｐベース層２側の直線を内側の線、次の直線を外側の線とすると、“単調減少で上に凸”は内側の線の下り勾配が外側の線の下り勾配より緩やかな漸減パターンであり、“単調減少で下に凸”は内側線の下り勾配が外側線の下り勾配より急である漸減パターンを示している。
【００５２】
このように、注入量の変化を一定にしなくても、各注入層の幅を調節して、上に凸や下に凸の単調減少パターンとしても良い。これにより、電界集中の度合いや、電界の分布を調節することができる。
【００５３】
＜Ａ−２．製造方法＞
次に、Ｐリサーフ層３の製造工程を順に示す図７および図８を用いて、Ｐリサーフ層３の製造方法について説明する。
【００５４】
図７に示すように、Ｎ型不純物を比較的低濃度（Ｎ−）に含む半導体基板１の一方の主面の表面内に、Ｐ型不純物を比較的高濃度に含むＰベース層２を形成した後、当該一方の主面上に、Ｐリサーフ層３の形成領域に対応する部分が開口部となったパターンを有するレジストマスクＲＭ１を形成する。
【００５５】
そして、レジストマスクＲＭ１の上方から、低濃度Ｐリサーフ層に相当する注入量となるようにアクセプタイオン（Ｐ型不純物イオン）のイオン注入を行うことで、Ｐリサーフ層３の形成領域全体に低濃度Ｐ型不純物層１２を形成する。
【００５６】
次に、レジストマスクＲＭ１を除去した後、図８に示す工程において、高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａに対応する部分が開口部となったパターンを有するレジストマスクＲＭ２を形成し、レジストマスクＲＭ２の上方から、高濃度Ｐリサーフ層に相当する注入量と低濃度Ｐリサーフ層に相当する注入量との差の分に相当する注入量となるようにアクセプタイオンのイオン注入を行うことで、上記開口部を介して高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａが形成され、また、レジストマスクＲＭ２に覆われていた部分には低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂおよび１１ｂが形成される。
【００５７】
このように、２回の写真製版プロセスと２回の不純物注入（イオン注入）プロセスで擬似的に多段階の注入量を有するＰリサーフ層３を形成することができ、アライメント誤差やマスクの寸法誤差等のプロセス誤差に対してロバスト性の高い半導体装置を得ることができる。
【００５８】
なお、図７および図８を用いて説明した製造方法では、Ｐベース層２を形成した後にＰリサーフ層３を形成しているが、この順番は逆になっても良い。
【００５９】
また、最初のアクセプタイオンの注入と、２回目のアクセプタイオンの注入の順番が逆になっても良い。
【００６０】
また、図７および図８では、簡単のために、イオン注入だけでアクセプタイオンが最終的な注入深さまで達するものとして説明しているが、この方法は、熱拡散が起きにくい炭化珪素（ＳｉＣ）などの半導体材料において有効であるが、Ｓｉのように拡散長が比較的大きい半導体材料においては、注入深さは半導体基板１の主面表面近傍に設定し、アニール処理によってアクセプタイオンを深くまで拡散させても良い。
【００６１】
その際、深さ方向の拡散と同時に水平方向（横方向）の拡散も生じるが、高濃度Ｐリサーフ層と低濃度Ｐリサーフ層の間の濃度勾配が緩やかになるだけで問題は生じない。むしろ、高濃度Ｐリサーフ層と低濃度Ｐリサーフ層の間の濃度勾配が緩やかになる分、濃度境界で発生する電界集中が緩和され、耐圧はさらに向上するという効果もある。
【００６２】
ただし、Ｓｉのように拡散長が比較的大きい半導体材料においては、高濃度Ｐリサーフ層の横方向拡散により、内側寄りに配置される幅の狭い低濃度Ｐリサーフ層が実質的に消失してしまう可能性もあり、その場合は、高濃度Ｐリサーフ層に対応する全てのマスク開口の幅を狭めて（換言すれば、低濃度Ｐリサーフ層に対応する全てのマスク幅を広げて）、対処しても良い。
【００６３】
すなわち、Ｓｉの場合、半導体基板１の主面表面近傍に、アクセプタイオンとしてボロンイオンを注入してアニール処理で熱拡散させると、横方向に深さ方向の８割程度拡散する。例えば、深さ方向の拡散長が６μｍであれば、注入開口端から４．８μｍ程度は横方向に広がることとなる。横方向の濃度プロファイルは深さ方向の濃度プロファイルと同じくガウス分布的に減少するので、隣り合う高濃度Ｐリサーフ層における注入開口端の最小距離は、深さ方向の拡散長の８割以上に設定することが望ましい。
【００６４】
なお、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセットの繰り返し数（擬似的な注入量の階調数）としては、４以上が望ましい。なぜなら、３種類の注入量を持つＰリサーフ層は、２回の写真製版プロセスと２回の不純物注入プロセスによって形成可能であるので、本発明の方法を用いる効果が低いからである。
【００６５】
＜Ａ−３．効果＞
次に、耐圧４５００ＶクラスのＳｉの縦型ＰＩＮダイオードに本発明に係る実施の形態１の半導体装置を適用した場合の効果について、シミュレーション結果を示す図９〜図１４を用いて説明する。なお、以下の説明は、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセットの繰り返し数が１２回である構成に基づいたものである。
【００６６】
図９は、室温における耐圧のＰリサーフ層注入量依存性を調べた図であり、横軸に低濃度Ｐリサーフ層注入量（ｃｍ−２）を、縦軸に耐圧（Ｖ）を取り、高濃度Ｐリサーフ層の注入量（ｃｍ−２）をパラメータとした場合の耐圧特性を示している。
【００６７】
図９においては、高濃度Ｐリサーフ層の注入量を８．０×１０１１、１．０×１０１２、１．２×１０１２、１．４×１０１２、１．６×１０１２、２．０×１０１２、２．５×１０１２および３．０×１０１２とした場合の耐圧特性を示している。
【００６８】
図９において太線で示した高濃度Ｐリサーフ層の注入量が１．４×１０１２ｃｍ−２の場合に、最も高い耐圧が得られるので、これを最適注入量と呼称する。これに対し、実線で示した特性は、最適注入量より低い注入量の場合の特性を表し、破線で示した特性は最適注入量より高い注入量の特性を表している。
【００６９】
図９より、プロセス誤差を考慮すると、高濃度Ｐリサーフ層の注入量はリサーフ条件の１．２〜２倍程度、低濃度Ｐリサーフ層の注入量はリサーフ条件の０．３〜０．６倍程度である場合に、安定して高耐圧特性が得られることが判る。
【００７０】
「高耐圧」の定義として、ここでは室温で定格電圧＋１０％（４５００Ｖ＋１０％で４９５０Ｖ）とし、「安定した高耐圧特性」の定義としては低濃度Ｐリサーフ層の注入量が１０％ずれた場合でも耐圧４９５０Ｖが得られる特性とする。この理由は、本発明に係るリサーフ構造での耐圧は、高濃度Ｐリサーフ層の注入量よりも低濃度Ｐリサーフ層の注入量の影響を受けやすいためである。
【００７１】
図９において、低濃度Ｐリサーフ層の注入量が±１０％ずれた場合でも耐圧４９５０Ｖが得られる条件は、高濃度Ｐリサーフ層の注入量がリサーフ条件（１×１０１２ｃｍ−２）の１．２〜２倍（１．２×１０１２〜２×１０１２ｃｍ−２）の場合であり、２．５×１０１２ｃｍ−２の場合には、注入量のずれは許容されない、すなわち注入量が少しでもずれると耐圧４９５０Ｖが得られなくなる。
【００７２】
また、低濃度Ｐリサーフ層の注入量に対するマージンは高濃度Ｐリサーフ層の注入量が１．４×１０１２ｃｍ−２の場合に最大になる。その場合の耐圧特性では、低濃度Ｐリサーフ層の注入量がリサーフ条件の０．３〜０．６倍の範囲（３×１０１１〜６×１０１１ｃｍ−２）であれば注入量が±１０％ずれたとしても耐圧４９５０Ｖが得られる。
【００７３】
図１０は、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセットの繰り返し数が１２回である場合の、アクセプタイオンの注入量の一例を示しており、横軸にＰベース層、Ｐリサーフ層および低濃度のＮ型半導体基板の平面方向（水平方向）の距離を取り、縦軸に注入量（ｃｍ−２）を示している。
【００７４】
図１０に示されるように、注入量３×１０１１ｃｍ−２の低濃度Ｐリサーフ層と注入量１．４×１０１２ｃｍ−２の高濃度Ｐリサーフ層とのセットの繰り返し数が、片方が幅ゼロのものも含めて１２回あり、破線で示すように擬似的な１２段階の注入量を持つＰリサーフ層となる。この、擬似的な１２段階の注入量を持つＰリサーフ層についてのシミュレーション結果を、図１１〜図１４を用いて説明する。
【００７５】
図１１には、逆方向電圧４５００Ｖにおける、半導体基板の主面表面（Ｐリサーフ層の最表面）での電界強度（Ｖ／ｃｍ）を示しており、横軸に水平方向の距離を示し、縦軸に電界強度（Ｖ／ｃｍ）を示している。
【００７６】
図１２には、逆方向電圧４５００Ｖにおける、半導体基板の主面表面での電位（Ｖ）を示しており、横軸に水平方向の距離を示し、縦軸に電位（Ｖ）を示している。
【００７７】
図１３には、逆方向電圧４５００Ｖにおける、Ｐリサーフ層の注入深さに相当する深さ（ＰＮ接合深さ）での電界強度（Ｖ／ｃｍ）を示しており、横軸に平面方向の距離を示し、縦軸に電界強度（Ｖ／ｃｍ）を示している。なお、半導体基板内において、最も強い電界集中はＰリサーフ層の注入深さ近傍で発生している。
【００７８】
図１４には、逆方向電圧４５００Ｖにおける、Ｐリサーフ層の注入深さに相当する深さ（ＰＮ接合深さ）での電位（Ｖ）を示しており、横軸に水平方向の距離を示し、縦軸に電位（Ｖ）を示している。
【００７９】
図１０の破線で示すように、本発明に係る擬似的な１２段階の注入量を有するＰリサーフ層の構造と、現実に１２段階の注入量を有するように形成されたＰリサーフ層の構造（１２段階注入構造）との電界を比較した結果を示した図が図１１および図１３であり、図１２および図１４は電位を比較した図である。
【００８０】
図１１〜１４においては、実線が本発明に係るＰリサーフ層の構造でのシミュレーション結果に対応しており、破線が、１２段階注入構造のリサーフ層の構造でのシミュレーション結果に対応している。
【００８１】
図１１において、本発明に係るＰリサーフ層の電界強度は、１２段階注入構造に比べてピーク値が２倍程度に高くなっているが、隣り合う低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセットにおいて、電界の山で谷を埋め込むように平均化すると、両端部以外では１２段階注入構造での電界強度分布に近くなることが判る。
【００８２】
その結果、図１２に示すように、本発明に係るＰリサーフ層と、１２段階注入構造のＰリサーフ層とでは、電位分布は非常に近くなる。両者の電位は距離に対して概ね線形に変化しており、耐圧構造として理想的である。これは、Ｐリサーフ層の注入深さに相当する深さでの電界強度および電位をそれぞれ示した図１３および図１４においても同じである。
【００８３】
なお、図１１においては、本発明に係るＰリサーフ層の最表面における電界強度のピークが目立っているが、実際は大きな問題にならない。なぜなら、通常、半導体基板内部の最大電界は、主面表面ではなく、Ｐベース層およびＰリサーフ層の注入深さ近傍のＰＮ接合近傍において発生するからである。
【００８４】
それは、図１１と図１３との比較において、Ｐリサーフ層の注入深さ近傍の電界強度の方が基板の主面表面のそれよりも大きいことからも判る。
【００８５】
また、本発明に係るＰリサーフ層における半導体基板内部の最大電界は、１２段階注入構造のＰリサーフ層に比べて９％程度高いが、この半導体基板内部の最大電界が半導体材料（ここではＳｉ）の絶縁破壊電界よりも低ければ問題は生じない。従って、本発明に係るＰリサーフ層は、１２段階注入構造のＰリサーフ層と同様の高耐圧性（高電圧を保持する性能）を有するものと言える。
【００８６】
本発明に係る半導体装置によれば、以上説明したような高耐圧性を持つＰＩＮダイオードを得ることができる。
【００８７】
そして、当該ＰＩＮダイオードのリサーフ層は、２回の写真製版プロセスと２回の不純物注入プロセスによって形成可能であり、注入量の階調が増えた場合でも、写真製版プロセスおよび不純物注入プロセスの回数を抑えることができる。
【００８８】
また、１μｍ以下の微細な開口パターンが不要であるので、ＭｅＶイオン注入のように厚膜のレジストマスクを必要とする技術との併用も可能であり、不純物を熱拡散させるための高温長時間のアニール処理も不要となる。また、熱拡散が不要であるので、ＳｉＣのように不純物の熱拡散長が非常に小さい半導体材料も使用可能となる。
【００８９】
＜Ｂ．実施の形態２＞
＜Ｂ−１．装置構成＞
図１５は、本発明を適用したＮチャネル型のＭＯＳＦＥＴ２００の構成を示す部分断面図である。ＭＯＳＦＥＴ２００は非対称型の横型のＭＯＳＦＥＴで、ＬＤＭＯＳＦＥＴ（Laterally doped MOSFET）と呼称される。
【００９０】
図１５に示すように、ＭＯＳＦＥＴ２００は、Ｐ型不純物を比較的低濃度（Ｐ−）に含む半導体基板２１の一方の主面の表面内に設けられたＮ型不純物を比較的高濃度に含むＮ型注入層（ドレイン層）２２と、ドレイン層２２とは離隔した位置の半導体基板２１の表面内に設けられたＰ型不純物を比較的高濃度に含むＰ型注入層（Ｐウエル層）２６と、Ｐウエル層２６の上層部に設けられたＮ型不純物を比較的高濃度に含むＮ型注入層（ソース層）２７と、ドレイン層２２とＰウエル層２６との間に設けられたＮリサーフ層３０とを備えている。
【００９１】
また、ソース層２７の上部からＮリサーフ層３０側のＰウエル層２６の上部にかけてはゲート酸化膜２３が形成され、Ｎリサーフ層３０上からドレイン層２２の端縁部にかけてはゲート酸化膜２３に連続するように、ゲート酸化膜２３よりも厚いフィールド酸化膜２４が形成されている。
【００９２】
また、ゲート酸化膜２３上からフィールド酸化膜２４上にかけてはゲート電極２５が形成されており、フィールド酸化膜２４に覆われていないドレイン層２２上にはドレイン電極２８が形成され、ゲート酸化膜２３に覆われていないソース層２７上にはソース電極２９が形成されている。ここで、半導体基板２１の裏面は、ソース電極２９と同電位となっている。
【００９３】
Ｎリサーフ層３０は、注入量の異なる２種類のＮ型注入層で構成されている。ここでは、簡単のために、２種類のＮ型注入層の注入深さはほぼ同じであり、Ｐウエル層２６よりは浅く、ソース層２７およびドレイン層２２よりは深い注入深さとなるように形成されている。なお、比較的高注入量のリサーフ層を高濃度Ｎリサーフ層、高濃度リサーフ層より低い注入量のリサーフ層を低濃度Ｎリサーフ層と呼称する。なお、Ｎリサーフ層３０は、複数のリサーフ層で構成されているので、複数の電界緩和層と呼称される場合もある。
【００９４】
図１５に示すように、ドレイン２２の外側（ソース側）には高濃度Ｎリサーフ層３１ａが隣接し、高濃度Ｎリサーフ層３１ａの外側には低濃度Ｎリサーフ層３２ｂが隣接し、低濃度Ｎリサーフ層３２ｂの外側には高濃度Ｎリサーフ層３２ａが隣接し、高濃度Ｎリサーフ層３２ａの外側には低濃度Ｎリサーフ層３３ｂが隣接し、低濃度Ｎリサーフ層３３ｂの外側には高濃度Ｎリサーフ層３３ａが隣接し、高濃度Ｎリサーフ層３３ａの外側には低濃度Ｎリサーフ層３４ｂが隣接し、低濃度Ｎリサーフ層３４ｂの外側には高濃度Ｎリサーフ層３４ａが隣接し、高濃度Ｎリサーフ層３４ａの外側には低濃度Ｎリサーフ層３５ｂが隣接し、低濃度Ｎリサーフ層３５ｂの外側にはＰウエル２６が隣接する構成となっている。
【００９５】
高濃度Ｎリサーフ層３１ａ、３２ａ、３３ａおよび３４ａの幅は外側に向かって徐々に狭くなっており、低濃度Ｎリサーフ層３２ｂ、３３ｂ、３４ｂおよび３５ｂの幅は外側に向かって徐々に広くなっている。
【００９６】
つまり、導電型は反対であるが、ドレイン２２をＰベース層２、Ｐウエル層２６をストッパ層４、Ｎリサーフ層３０をＰリサーフ層３に対応させれば、ＭＯＳＦＥＴ２００の構成は、実施の形態１の図３で示した縦型のＰＩＮダイオード１００の終端構造と類似しており、Ｎリサーフ層３０が耐圧構造となる。
【００９７】
また、Ｎリサーフ層３０の製造方法と最適な注入量も、導電型は反対であるが、実施の形態１のＰリサーフ層３と同様である。ただし、Ｎリサーフ層３０がＰウエル層２６と隣接していること、Ｐウエル層２６およびＮリサーフ層３０の一部の上にゲート酸化膜２３およびフィールド酸化膜２４を介してゲート電極２５が設けられる点は、実施の形態１と異なっている。
【００９８】
ＭＯＳＦＥＴ２００のオフ状態において、Ｎリサーフ層３０上のゲート酸化膜２３の端部では著しい電界集中が発生するため、ゲート電極２５をフィールド酸化膜２４を介してＮリサーフ層３０上まで伸ばすことでフィールドプレートとして機能させ、電界を緩和する。
【００９９】
このため、低濃度Ｎリサーフ層３５ｂの幅は、例えば、低濃度Ｎリサーフ層３４ｂと高濃度Ｎリサーフ層３４ａとのセットの幅よりも広くなっている。
【０１００】
また、低濃度Ｎリサーフ層３５ｂの幅を伸ばしたことにより、ゲート電極２５下方の基板表面電界を下げることができる。
【０１０１】
このような構成により、ソース電極２９をゼロ電圧、ゲート電極２５をゼロ電圧もしくは負電圧、ドレイン電極２８を正電圧としたオフ状態においては、半導体基板２１とＮリサーフ層３０に広がる空乏層によって、高電圧を保持することができ、一方で、ソース電極２９をゼロ電圧、ゲート電極２５を正電圧、ドレイン電極２８を正電圧としたオン状態においては、ゲート電極２５の直下のＰウエル層２６表面にＮ型チャネルが形成され、ソース層２７、Ｐウエル層２６表面のＮ型チャネル、Ｎリサーフ層３０、ドレイン層２２とで構成される一連のＮ型の経路に電子電流が流れる。
【０１０２】
なお、図１５に示したＭＯＳＦＥＴ２００では、Ｎリサーフ層３０の注入深さはＰウエル層２６より浅く形成された例を示したが、図１６に示す構成としても良い。
【０１０３】
すなわち、図２６に示すＭＯＳＦＥＴ２０１では、Ｎリサーフ層３０の注入深さはＰウエル層２６より深く形成され、Ｐウエル層２６に接する低濃度Ｎリサーフ層３５ｂは、Ｐウエル２６の側面だけでなく、Ｐウエル２６の下部にも接するように広がっており、また、高濃度Ｎリサーフ層３１ａはドレイン２２の下部にも接するように広がっている。
【０１０４】
＜Ｂ−２．効果＞
次に、耐圧４５００ＶクラスのＳｉの横型ＭＯＳＦＥＴに本発明に係る実施の形態２の半導体装置を適用した場合の効果について、シミュレーション結果を示す図１７〜図１９を用いて説明する。なお、以下の説明は、低濃度Ｎリサーフ層と高濃度Ｎリサーフ層とのセットの繰り返し数が３２回である構成に基づいたものである。
【０１０５】
図１７は、横型ＭＯＳＦＥＴの電流電圧特性を示しており、横軸にドレイン−ソース間電圧（Ｖ）を示し、縦軸にドレイン電流（任意単位）を示している。なお、縦軸（ドレイン−ソース間電圧ゼロ）を境に左の領域ではゲート−ソース間電圧はゼロ、右の領域ではゲート−ソース間電圧は閾値電圧以上の正の値としている。
【０１０６】
また、図１８には、ドレイン−ソース間電圧４５００Ｖにおける、半導体基板の主面表面での電界強度（Ｖ／ｃｍ）を示しており、横軸に基板の水平方向（平面方向）の距離を示し、縦軸に電界強度（Ｖ／ｃｍ）を示している。
【０１０７】
図１９には、ドレイン−ソース間電圧４５００Ｖにおける、半導体基板の主面表面での電位（Ｖ）を示しており、横軸に水平方向の距離を示し、縦軸に電位（Ｖ）を示している。
【０１０８】
図１７に示すように、この横型ＭＯＳＦＥＴは、ゲート−ソース間電圧が０のオフ状態では、５０００Ｖまではドレイン電流が流れることが防止され、耐圧４５００Ｖクラスのトランジスタとして正常に動作していることが判る。
【０１０９】
また、図１８および図１９に示されるように、ゲート電極下部に相当する部分で電界集中が生じているものの、Ｎリサーフ層の電界、電位の特徴は実施の形態１の縦型ＰＩＮダイオードの場合と同様であり、Ｎリサーフ層が良好な耐圧構造として機能していることが判る。
【０１１０】
すなわち、図１８において、本発明に係るＮリサーフ層の電界強度は、ピーク値が突出する分布となっているが、隣り合う低濃度Ｎリサーフ層と高濃度Ｎリサーフ層とのセットにおいて、電界の山で谷を埋め込むように平均化することで突出の少ない電界強度分布となり、実際に３２段階注入構造での電界強度分布に近くなるものと推測される。その結果、図１９に示すように、電位が距離に対して概ね線形に変化した、理想的な耐圧構造となることが判る。
【０１１１】
本発明に係る半導体装置によれば、以上説明したような高耐圧性を持つ横型のＭＯＳＦＥＴを得ることができる。
【０１１２】
そして、当該横型のＭＯＳＦＥＴのリサーフ層は、２回の写真製版プロセスと２回の不純物注入プロセスによって形成可能であり、注入量の階調が増えた場合でも、写真製版プロセスおよび不純物注入プロセスの回数を抑えることができる。
【０１１３】
また、１μｍ以下の微細な開口パターンが不要であるので、ＭｅＶイオン注入のように厚膜のレジストマスクを必要とする技術との併用も可能であり、不純物を熱拡散させるための高温長時間のアニール処理が不要となる。また、熱拡散が不要であるので、ＳｉＣのように不純物の熱拡散長が非常に小さい半導体材料も使用可能となる。
【０１１４】
＜Ｃ．実施の形態３＞
以上説明した本発明に係る実施の形態２の横型ＭＯＳＦＥＴでは、耐圧構造に電流を流すため、Ｎリサーフ層の全てが同じ導電型の不純物層である必要があった。しかし、実施の形態１のような縦型のダイオードでは、Ｐリサーフ層は終端構造として用いるので、Ｐリサーフ層の全てが同じ導電型の不純物層でなくても良い。以下、リサーフ層が、異なる導電型の不純物層で構成された例について説明する。
【０１１５】
＜Ｃ−１．装置構成＞
図２０は、本発明を縦型のダイオードに適用した場合のＰＩＮダイオード３００の構成を示す部分断面図である。なお、図３に示したＰＩＮダイオード１００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１１６】
図２０に示すリサーフ層３１は、注入量の異なる２種類のＰ型注入層である高濃度Ｐリサーフ層と低濃度Ｐリサーフ層とのセットで構成されるＰリサーフ層３と、Ｐリサーフ層３の外側（ストッパ層４側）に、複数の低濃度Ｐリサーフ層が互いに離間して設けられた追加のリサーフ層、すなわち、低濃度Ｐリサーフ層と、それに隣接してＮ型不純物を比較的低濃度（Ｎ−）に含む半導体層とのセットが複数繰り返して形成された追加リサーフ層３２を有した構成となっている。
【０１１７】
図２０において、Ｐベース層２の外側にはＰリサーフ層３が隣接し、Ｐリサーフ層３の最外縁の低濃度Ｐリサーフ層１１ｂの外側には、Ｐ型不純物が注入されずＮ型不純物を比較的低濃度（Ｎ−）に含んだ半導体層である非注入Ｎ領域３２ｃが隣接し、非注入Ｎ領域３２ｃの外側には低濃度Ｐリサーフ層３２ｄが設けられている。低濃度Ｐリサーフ層３２ｄの外側には非注入Ｎ領域３３ｃが隣接し、非注入Ｎ領域３３ｃの外側には低濃度Ｐリサーフ層３３ｄが設けられている。また、低濃度Ｐリサーフ層３３ｄの外側には非注入Ｎ領域３４ｃが隣接し、非注入Ｎ領域３４ｃの外側には低濃度Ｐリサーフ層３４ｄが設けられている。これらの低濃度Ｐリサーフ層３２ｄ、３３ｄおよび３４ｄと非注入Ｎ領域３２ｃ、３３ｃおよび３４ｃとのセットで追加リサーフ層３２が構成される。なお、追加リサーフ層３２は、複数のリサーフ層で構成されているので、複数の追加電界緩和層と呼称される場合もある。
【０１１８】
そして、低濃度Ｐリサーフ層１１ｂ、３２ｄ、３３ｄおよび３４ｄの幅は外側に向かって徐々に狭くなっており、非注入Ｎ領域３２ｃ、３３ｃ、３４ｃの幅は外側に向かって徐々に広くなっている。
【０１１９】
ここで、リサーフ層３１における、低濃度Ｐリサーフ層１１ｂ、３２ｄ、３３ｄおよび３４ｄのそれぞれ幅を、ｗ（１１ｂ）、ｗ（３２ｄ）、ｗ（３３ｄ）およびｗ（３４ｄ）と呼称し、非注入Ｎ領域３２ｃ、３３ｃおよび３４ｃのそれぞれの幅を、ｗ（３２ｃ）、ｗ（３３ｃ）およびｗ（３４ｃ）と呼称すると、両者の関係は、ｗ（１１ｂ）＝ｗ（３２ｃ）＋ｗ（３２ｄ）＝ｗ（３３ｃ）＋ｗ（３３ｄ）＝ｗ（３４ｃ）＋ｗ（３４ｄ）となる。
【０１２０】
また、低濃度Ｐリサーフ層１１ｂ、３２ｄ、３３ｄおよび３４ｄの幅の比率は、ｗ（１１ｂ）：ｗ（３２ｄ）：ｗ（３３ｄ）：ｗ（３４ｄ）＝１：１−ｘ：１−２ｘ：１−３ｘとなり、非注入Ｎ領域３２ｃ、３３ｃおよび３４ｃの幅の比率は、ｗ（３２ｃ）：ｗ（３３ｃ）：ｗ（３４ｃ）＝ｘ：２ｘ：３ｘとなる。なお、ｘは０＜ｘ＜１／３を満たすものとする。
【０１２１】
このように、低濃度Ｐリサーフ層の幅が狭くなる割合と、非注入Ｎ領域の幅が広くなる割合とを一致させることで、擬似的な注入量の段階幅を一定とすることができ、リサーフ層の注入量が漸減する割合を一定にすることができる。
【０１２２】
リサーフ層３１におけるアクセプタイオン（不純物）の注入量は、半導体基板の水平方向距離を横軸に取り、注入量を縦軸に取ったグラフで表すと図２１のように表される。なお、ここではｘ＝１／４としている。
【０１２３】
図２１において実線で示すように、高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａに対応する領域では、Ｐ型不純物の注入量はＰベース層２よりは低いが、低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂおよび１１ｂよりは高い注入量となっている。
【０１２４】
また、低濃度Ｐリサーフ層１１ｂ、３２ｄ、３３ｄおよび３４ｄに対応する領域では、Ｐ型不純物の注入量は高濃度Ｐリサーフ層よりは低いが、非注入Ｎ領域３２ｃ、３３ｃ、３４ｃよりは高い注入量となっている。なお、非注入Ｎ領域３２ｃ、３３ｃ、３４ｃは、Ｎ型不純物を比較的低濃度（Ｎ−）に含んだ半導体基板１のままの領域であるので、注入されたＰ型不純物の拡散を無視するとＰ型不純物量は０である。
【０１２５】
ここで、隣り合う低濃度Ｐリサーフ層と高濃度Ｐリサーフ層の組、および隣り合う非注入Ｎ領域と低濃度Ｐリサーフ層との組で注入量の平均を算出すると、図１６に破線で示すような階段状の注入量分布となる。
【０１２６】
すなわち、高濃度Ｐリサーフ層７ａの注入量を第１段階とすると、低濃度Ｐリサーフ層８ｂと高濃度Ｐリサーフ層８ａとの注入量の平均値が第２段階となり、低濃度Ｐリサーフ層９ｂと高濃度Ｐリサーフ層９ａとの注入量の平均値が第３段階となり、低濃度Ｐリサーフ層１０ｂと高濃度Ｐリサーフ層１０ａとの注入量の平均値が第４段階となり、低濃度Ｐリサーフ層１１ｂの注入量が第５段階となる。そして、非注入Ｎ領域３２ｃと低濃度Ｐリサーフ層３２ｄとの注入量の平均値が第６段階となり、非注入Ｎ領域３３ｃと低濃度Ｐリサーフ層３３ｄとの注入量の平均値が第７段階となり、非注入Ｎ領域３４ｃと低濃度Ｐリサーフ層３４ｄとの注入量の平均値が第８段階となる。
【０１２７】
なお、図２１では、高濃度Ｐリサーフ層７ａについては、幅ゼロの低濃度Ｐリサーフ層とのセットと見なし、低濃度Ｐリサーフ層１１ｂについては、幅ゼロの高濃度Ｐリサーフ層とのセットと見なすと、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセットの繰り返し数および非注入Ｎ領域と低濃度Ｐリサーフ層とのセットの繰り返し数によって、擬似的な注入量の階調数（段階数）が規定され、リサーフ層３１は、基板水平方向で擬似的な８段階の注入量を持つリサーフ層となる。
【０１２８】
低濃度Ｐリサーフ層の注入量はリサーフ条件の０．６〜０．９倍程度、高濃度Ｐリサーフ層の注入量は、低濃度Ｐリサーフ層の注入量にも依存するが、低濃度Ｐリサーフ層の１．５〜２．５倍程度が望ましい。
【０１２９】
上述したように、ＰＩＮダイオード３００においては、低濃度Ｐリサーフ層と非注入Ｎ領域とのセットによっても、擬似的な注入量を設定することができるため、Ｐリサーフ層３だけを耐圧構造とする実施の形態１に比べて、低濃度Ｐリサーフ層の注入量を高めることができ、低濃度Ｐリサーフ層の注入量を高くすることで、注入量のばらつきによる影響を軽減できる。
【０１３０】
ここで、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセット（セットＡと呼称）、および、非注入Ｎ領域と低濃度Ｐリサーフ層とのセット（セットＢと呼称）の繰り返し数をさらに増やせば、セット間の注入量の差が小さくなり、図２２に破線で示すように注入量が擬似的に直線的に０にまで漸減するリサーフ層となる。なお、図２２では、基板の水平方向距離を横軸に取り、注入量を縦軸に取っている。
【０１３１】
このように、セットＡおよびセットＢの繰り返し数を増やすことで、注入量が直線的に漸減するという理想形に近づき、半導体基板内部の電界をより低減できる、言い換えれば、より高い耐圧を得ることができる。
【０１３２】
なお、図２２では、注入量が擬似的に０にまで漸減するリサーフ層の構成を示したが、図２３に示すように、ある値まで漸減するようにしても良い。この場合、リサーフ層の最外縁部での注入量がリサーフ条件の０．３〜０．６倍程度となるように、非注入Ｎ領域と低濃度Ｐリサーフ層とのセットの幅を設定する。通常、リサーフ層の最外縁部で、リサーフ条件の０．３〜０．６倍程度の注入量を擬似すると、比較的少ない繰り返し数でも良好な耐圧が得られる。
【０１３３】
また、図２２および図２３では、リサーフ層の内側（複数のセットＡで構成される領域）と外側（複数のセットＢで構成される領域）とで、注入量の漸減直線の勾配が同じとなるようにセットＡおよびセットＢを構成したが、図２４に示すように内側の線の下り勾配が外側の線の下り勾配よりも急である下に凸の漸減パターンであっても良いし、図２５に示すように内側の線の下り勾配が外側の線の下り勾配よりも緩やかである上に凸の漸減パターンであっても良い。また、擬似する注入量の変化も厳密に線形でなくても良い。なお、図２３〜図２５では、基板の水平方向距離を横軸に取り、注入量を縦軸に取っている。
【０１３４】
また、図２０に示したリサーフ層３１では、セットＡの幅を一定とし、セットＢの幅を一定とし、セットＡでは低濃度Ｐリサーフ層の幅を外側に向かって漸増させ、高濃度Ｐリサーフ層の幅を外側に向かって漸減させ、セットＢでは非注入Ｎ領域の幅を外側に向かって漸増させ、低濃度Ｐリサーフ層の幅を外側に向かって漸減させた構成であるが、このような構成を採ることで、例えセットＡ、Ｂの繰り返し数が少ない場合でも、高耐圧性、プロセス誤差に対するロバスト性、さらに、半導体装置の動作環境に対するロバスト性を得る上で非常にバランスの良い構成となる。
【０１３５】
また、高濃度Ｐリサーフ層の注入量が低濃度Ｐリサーフ層の注入量の２倍であれば、セットＡの幅とセットＢの幅を同じにすると、バランスの良い構成になる。
【０１３６】
なお、図２０に示したＰＩＮダイオード３００は、便宜的に、Ｐリサーフ層３に複数の低濃度Ｐリサーフ層を互いに離間して形成した追加リサーフ層３２を備える構成とし、リサーフ層３１が、図３のＰリサーフ層３よりも幅が広い構成となっていたが、リサーフ層３１が、図３のＰリサーフ層３よりも幅が広い必要はない。両者が擬似する注入量の変化が同じであれば、図３のＰリサーフ層３とリサーフ層３１とで幅を同じにしても良い。この場合、リサーフ層３１に含まれるセットの幅が小さくなる。
【０１３７】
＜Ｃ−２．製造方法＞
次に、リサーフ層３１の製造工程を順に示す図２６および図２７を用いて、リサーフ層３１の製造方法について説明する。
【０１３８】
図２６に示すように、Ｎ型不純物を比較的低濃度（Ｎ−）に含む半導体基板１の一方の主面の表面内に、Ｐ型不純物を比較的高濃度に含むＰベース層２を形成した後、当該一方の主面上に、Ｐリサーフ層３の形成領域に対応する部分および低濃度Ｐリサーフ層３２ｄ、３３ｄおよび３４ｄに対応する部分が開口部となったパターンを有するレジストマスクＲＭ１１を形成する。
【０１３９】
そして、レジストマスクＲＭ１１の上方から、低濃度Ｐリサーフ層に相当する注入量となるようにアクセプタイオン（Ｐ型不純物イオン）のイオン注入を行うことで、Ｐリサーフ層３の形成領域全体に低濃度Ｐ型不純物層１２を形成すると共に、低濃度Ｐリサーフ層３２ｄ、３３ｄおよび３４ｄを形成する。
【０１４０】
次に、レジストマスクＲＭ１１を除去した後、図２７に示す工程において、高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａに対応する部分が開口部となったパターンを有するレジストマスクＲＭ１２を形成し、レジストマスクＲＭ１２の上方から、高濃度Ｐリサーフ層に相当する注入量と低濃度Ｐリサーフ層に相当する注入量との差の分に相当する注入量となるようにアクセプタイオンのイオン注入を行うことで、上記開口部を介して高濃度Ｐリサーフ層７ａ、８ａ、９ａおよび１０ａが形成され、また、レジストマスクＲＭ１２に覆われていた部分には低濃度Ｐリサーフ層８ｂ、９ｂ、１０ｂおよび１１ｂが形成されると共に、非注入Ｎ領域３２ｃ、３３ｃおよび３４ｃが規定される。
【０１４１】
このように、２回の写真製版プロセスと２回の不純物注入プロセスで擬似的に多段階の注入量を有するリサーフ層３１を形成することができ、アライメント誤差やマスクの寸法誤差等のプロセス誤差に対してロバスト性の高い半導体装置を得ることができる。
【０１４２】
なお、図２６および図２７を用いて説明した製造方法では、Ｐベース層２を形成した後にリサーフ層３１を形成しているが、この順番は逆になっても良い。
【０１４３】
また、最初のアクセプタイオンの注入と、２回目のアクセプタイオンの注入の順番が逆になっても良い。
【０１４４】
＜Ｃ−３．効果＞
次に、耐圧４５００ＶクラスのＳｉの縦型ＰＩＮダイオードに本発明に係る実施の形態３の半導体装置を適用した場合の効果について、シミュレーション結果を示す図２８〜図３３、３５、３６を用いて説明する。なお、以下の説明は、セットＡとセットＢの合計の繰り返し数が１２回である構成に基づいたものである。
【０１４５】
図２８は、室温における耐圧のリサーフ層注入量依存性を調べた図であり、横軸に低濃度Ｐリサーフ層注入量（ｃｍ−２）を、縦軸に耐圧（Ｖ）を取り、高濃度Ｐリサーフ層の注入量（ｃｍ−２）をパラメータとした場合の耐圧特性を示している。
【０１４６】
図２８においては、高濃度Ｐリサーフ層の注入量を８．０×１０１１、１．０×１０１２、１．２×１０１２、１．４×１０１２、１．６×１０１２、２．０×１０１２、２．５×１０１２および３．０×１０１２とした場合の耐圧特性を示している。
【０１４７】
図２８において太線で示した高濃度Ｐリサーフ層の注入量が１．４×１０１２ｃｍ−２の場合に、最も高い耐圧が得られるので、これを最適注入量と呼称する。これに対し、実線で示した特性は、最適注入量より低い注入量の場合の特性を表し、破線で示した特性は最適注入量より高い注入量の特性を表している。
【０１４８】
図２８より、プロセス誤差を考慮すると、高濃度Ｐリサーフ層の注入量はリサーフ条件の１．２〜１．６倍程度、低濃度Ｐリサーフ層の注入量はリサーフ条件の０．６〜０．９倍程度である場合に、安定して高耐圧特性が得られることが判る。
【０１４９】
「高耐圧」の定義として、ここでは室温で定格電圧＋１０％（４５００Ｖ＋１０％で４９５０Ｖ）とし、「安定した高耐圧特性」の定義としては低濃度Ｐリサーフ層の注入量が１０％ずれた場合でも耐圧４９５０Ｖが得られる特性とする。この理由は、本発明に係るリサーフ構造での耐圧は、高濃度Ｐリサーフ層の注入量よりも低濃度Ｐリサーフ層の注入量の影響を受けやすいためである。
【０１５０】
図２８において、低濃度Ｐリサーフ層の注入量が±１０％ずれた場合でも耐圧４９５０Ｖが得られる条件は、高濃度Ｐリサーフ層の注入量がリサーフ条件（１×１０１２ｃｍ−２）の１．２〜１．６倍（１．２×１０１２〜１．６×１０１２ｃｍ−２）の場合である。
【０１５１】
また、低濃度Ｐリサーフ層の注入量に対するマージンは高濃度Ｐリサーフ層の注入量が１．４×１０１２ｃｍ−２の場合に最大になる。その場合の耐圧特性では、低濃度Ｐリサーフ層の注入量がリサーフ条件の０．６〜０．９倍の範囲（６×１０１１〜９×１０１１ｃｍ−２）であれば注入量が±１０％ずれたとしても耐圧４９５０Ｖが得られる。これを、高濃度Ｐリサーフ層と低濃度Ｐリサーフ層との注入量の比で表すと、約１．５〜２．５倍となる。
【０１５２】
図２９は、セットＡとセットＢの合計の繰り返し数が１２回である場合の、アクセプタイオンの注入量の一例を示しており、横軸にＰベース層、リサーフ層および低濃度のＮ型半導体基板の平面方向（水平方向）の距離を取り、縦軸に注入量（ｃｍ−２）を示している。
【０１５３】
図２９に示されるように、注入量７×１０１１ｃｍ−２の低濃度Ｐリサーフ層と注入量１．４×１０１２ｃｍ−２の高濃度Ｐリサーフ層とのセットＡの繰り返し数が、片方が幅ゼロのものも含めて８回あり、非注入Ｎ領域と低濃度Ｐリサーフ層とのセットＢの繰り返し数が４回あり、破線で示すように擬似的な１２段階の注入量を持つリサーフ層となる。この、擬似的な１２段階の注入量を持つリサーフ層についてのシミュレーション結果を、図３０〜図３３を用いて説明する。
【０１５４】
図３０には、逆方向電圧４５００Ｖにおける、半導体基板の主面表面（リサーフ層の最表面）での電界強度（Ｖ／ｃｍ）を示しており、横軸に水平方向の距離を示し、縦軸に電界強度（Ｖ／ｃｍ）を示している。
【０１５５】
図３１には、逆方向電圧４５００Ｖにおける、半導体基板の主面表面での電位（Ｖ）を示しており、横軸に水平方向の距離を示し、縦軸に電位（Ｖ）を示している。
【０１５６】
図３２には、逆方向電圧４５００Ｖにおける、リサーフ層の注入深さに相当する深さ（ＰＮ接合深さ）での電界強度（Ｖ／ｃｍ）を示しており、横軸に平面方向の距離を示し、縦軸に電界強度（Ｖ／ｃｍ）を示している。なお、半導体基板内において、最も強い電界集中はリサーフ層の注入深さ近傍で発生している。
【０１５７】
図３３には、逆方向電圧４５００Ｖにおける、リサーフ層の注入深さに相当する深さ（ＰＮ接合深さ）での電位（Ｖ）を示しており、横軸に水平方向の距離を示し、縦軸に電位（Ｖ）を示している。
【０１５８】
図２９の破線で示すように、本発明に係る擬似的な１２段階の注入量を有するリサーフ層の構造と、現実に１２段階の注入量を有するように形成されたＰリサーフ層の構造（１２段階注入構造）との電界を比較した結果を示した図が図３０および図３２であり、図３１および図３３は電位を比較した図である。
【０１５９】
図３０〜３３においては、実線が本発明に係るリサーフ層の構造でのシミュレーション結果に対応しており、破線が、１２段階注入構造のＰリサーフ層の構造でのシミュレーション結果に対応している。
【０１６０】
図３０において、本発明に係るリサーフ層の電界強度は、１２段階注入構造に比べてピーク値が２倍程度に高くなっているが、隣り合う低濃度Ｐリサーフ層と高濃度Ｐリサーフ層とのセット、隣り合う非注入Ｎ領域と低濃度Ｐリサーフ層とのセットにおいて、電界の山で谷を埋め込むように平均化すると、両端部以外では１２段階注入構造での電界強度分布に近くなることが判る。
【０１６１】
その結果、図３１に示すように、本発明に係るリサーフ層と、１２段階注入構造のＰリサーフ層とでは、電位分布は非常に近くなる。両者の電位は距離に対して概ね線形に変化しており、耐圧構造として理想的である。これは、リサーフ層の注入深さに相当する深さでの電界強度および電位をそれぞれ示した図３２および図３３においても同じである。
【０１６２】
また、図３０および図３２と、実施の形態１の図１１および図１３とを比較すると、ピーク電界強度は実施の形態１よりも低く抑えられていることが判る。
【０１６３】
このように、実施の形態３に係る半導体装置によれば、実施の形態１に係る半導体装置よりも半導体基板内部の電界を低減することができる。
【０１６４】
また、実施の形態３のリサーフ層における半導体基板内部の最大電界は、１２段階注入構造のＰリサーフ層に比べて６％高い程度である。
【０１６５】
また、図３１および図３３と、実施の形態１の図１２および図１４とを比較すると、電位分布も、実施の形態１に比べて１２段階注入構造のＰリサーフ層にさらに近づいていることが判る。
【０１６６】
これらの理由は、実施の形態３に係るリサーフ層は、実施の形態１に係るＰリサーフ層よりも、注入量の異なる領域の境界における不純物の濃度差を小さくできることにより、電界をより緩和できるためと考えられる。
【０１６７】
さらに言えば、１２段階注入構造のＰリサーフ層との局所的な注入量の差を、実施の形態３に係るリサーフ層の方が小さくできるためとも考えられる。
【０１６８】
これが、図３１および図３３において、電位分布が１２段階注入構造のＰリサーフ層に極めて近くなる理由でもあり、実施の形態３に係るリサーフ層は実施の形態１に係るＰリサーフ層よりも、１２段階注入構造のＰリサーフ層に近い構成になっていると言える。
【０１６９】
なお、上記と同様の議論は、高濃度Ｐリサーフ層と非注入Ｎ領域とのセットのみで、擬似的に注入量が漸減するＰリサーフ層を形成する場合にも成り立つ。このような構成を採ることで、写真製版プロセスと不純物注入プロセスをさらに１回減らすことができるというメリットが得られる。
【０１７０】
実際、高濃度Ｐリサーフ層と非注入Ｎ領域とのセットのみでも、擬似的に注入量が漸減するＰリサーフ層を形成することは可能であるが、最大電界強度や耐圧という点では、課題が残る。
【０１７１】
ここで、図３４に、耐圧４５００ＶクラスのＳｉの縦型ＰＩＮダイオードについて、実施の形態１および実施の形態３に係るリサーフ層と、参照構造のリサーフ層との半導体内部の最大電界強度と耐圧を比較したシミュレーション結果をテーブルとして示す。
【０１７２】
ここで、参照構造１とは、１２段階注入構造のＰリサーフ層であり、参照構造２とは高濃度Ｐリサーフ層と非注入Ｎ領域とのセットのみで構成した、擬似的に注入量が漸減するＰリサーフ層である。なお、リサーフ層内の注入量の分布以外は、リサーフ層全体の幅を含めて、全て同一の条件である。
【０１７３】
図３４に示されるように、実施の形態３のリサーフ層の耐圧が１２段階注入構造のＰリサーフ層を上回っているが、最大電界強度が低いと耐圧が高くなる傾向は見て取れる。耐圧を決める要素は電界強度だけではないが、最大電界強度が低いということは、絶縁破壊電界に対するマージンが大きいということである。
【０１７４】
絶縁破壊電界に対するマージンが必要以上に大きい場合は、このマージンを削る代わりに、リサーフ層を短縮しても良い。これにより、終端構造もしくは耐圧構造が縮小され、半導体装置（半導体チップ）のチップ面積を縮小することができる。これは１ウエハ当たりで得られる半導体チップ数が増えることを意味し、チップ１個当たりの製造コストを削減できることを意味している。
【０１７５】
＜Ｃ−４．変形例＞
以上の説明においては、本発明が半導体内部の電界を緩和する効果を有するものとして説明したが、本発明は半導体外部の電界を低減する効果もある。この半導体外部の電界を低減する効果は、高濃度Ｐリサーフ層の注入量を高めに設定した場合に顕著に現れる。以下、図３５および図３６を用いてこれを説明する。
【０１７６】
図３５および図３６は、実施の形態１および実施の形態３の半導体装置を耐圧４５００ＶクラスのＳｉの縦型ＰＩＮダイオードに適用した場合のシミュレーション結果を示す図である。
【０１７７】
ここで、低濃度Ｐリサーフ層の注入量はこれまでに示した最適値であるが、高濃度Ｐリサーフ層の注入量はリサーフ条件の２倍に設定しており、少し高めとなっている。
【０１７８】
Ｐベース層の注入量が高濃度Ｐリサーフ層に比べて１桁以上大きい場合や、Ｐベース層の深さが高濃度Ｐリサーフ層に比べてかなり深い場合は、Ｐベース層端部の電界集中が強くなる。このような場合、高濃度Ｐリサーフ層の注入量を少し高めにすることにより、Ｐベース層端部の電界を緩和できる。
【０１７９】
また、終端構造（耐圧構造）の表面は厚いパッシベーション樹脂層で保護されているものとし、半導体外部の電界はパッシベーション樹脂層表面の電界として定義した。この半導体外部の電界が高くなると、アノード電極と半導体装置端部（半導体チップ端部）の間に沿面放電が発生しやすくなる。沿面放電が発生するとアノード電極とカソード電極との間で電気的短絡が発生するため、半導体装置および半導体装置を組み込んだ電気回路（例えば、半導体装置モジュール）にとって不具合を招く。
【０１８０】
図３５には、逆方向電圧４５００Ｖにおける、基板主面表面での電界強度を示しており、横軸に基板水平方向の距離を取り、縦軸に電界強度（Ｖ／ｃｍ）を示している。
【０１８１】
図３６には、逆方向電圧４５００Ｖにおける、パッシベーション樹脂層表面での電界強度を示しており、横軸に基板水平方向の距離を取り、縦軸に電界強度（Ｖ／ｃｍ）を示している。
【０１８２】
図３５および図３６において、細い破線が実施の形態１のシミュレーション結果を、細い実線が実施の形態３のシミュレーション結果を、太い破線が１２段階注入構造のＰリサーフ層（参照構造１）のシミュレーション結果をそれぞれ示している。ここで、参照構造１のＰリサーフ層も、実施の形態１、３に合わせて、一番内側（Ｐベース層側）の高濃度Ｐリサーフ層の注入量はリサーフ条件の２倍としている。
【０１８３】
図３５に示すように、参照構造１のＰリサーフ層の場合、比較的高い注入量を持つ内側の領域は表面まで空乏化されないため、その領域の半導体表面の電界はほぼゼロとなる。それに対して、実施の形態１、３の場合は、低濃度Ｐリサーフ層が表面まで空乏化されるため、内側の領域にも半導体表面の電界が発生する。つまり、実施の形態１、３の方が、半導体表面電界の発生する箇所が分散していることが判る。
【０１８４】
その結果、図３６に示すように、実施の形態１、３では、参照構造１のＰリサーフ層を有する半導体装置よりもパッシベーション樹脂層表面の電界のピーク値が低減される。すなわち、パッシベーション樹脂層表面の電界について言えば、参照構造１のＰリサーフ層を有する半導体装置よりも優れていることとなる。
【０１８５】
特に、実施の形態３では、高濃度Ｐリサーフ層の注入量を高くすると、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層のセットＡを設ける箇所と、非注入Ｎ領域と低濃度Ｐリサーフ層とのセットＢを設ける箇所の上部においてパッシベーション樹脂層表面の電界にピークが現れるようになる。
【０１８６】
これは、低濃度Ｐリサーフ層と高濃度Ｐリサーフ層のセットＡを設ける箇所が擬似する注入量の勾配と、非注入Ｎ領域と低濃度Ｐリサーフ層とのセットＢを設ける箇所が擬似する注入量の勾配が異なるからである。
【０１８７】
これら２つのピークが近い高さになるように設計することで、図３６に示す実施の形態３の特性のように、パッシベーション樹脂層表面の電界のピーク値を大幅に低減することができる。
【０１８８】
なお、図３５および図３６は一例であり、実施の形態１、３のどちらの場合でも、各注入層の幅を非線形に変化させて、擬似する注入量の変化を適切に設計すれば、パッシベーション樹脂層表面の電界のピークをさらに低減することが可能である。
【０１８９】
＜Ｄ．実施の形態４＞
実施の形態１および３においては、本発明をＰＩＮダイオードに適用した場合について説明したが、本発明をＰ型不純物を比較的高濃度に含むＰ型注入層（Ｐウエル）を有する縦型ＭＯＳＦＥＴや縦型ＩＧＢＴはもちろん、ショットキーバリアダイオードに適用することも可能である。
【０１９０】
図３７は、本発明をショットキーバリアダイオードに適用した場合の、ショットキーバリアダイオード４００の構成を示す部分断面図である。なお、図２０に示したＰＩＮダイオード３００と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１９１】
図３７に示すショットキーバリアダイオード４００は、Ｎ型不純物を比較的低濃度に含む半導体基板１に形成されており、半導体基板１の主面上に設けられたショットキー電極４１の端部の下部にまで高濃度Ｐリサーフ層７ａが延在するようにリサーフ層３１が形成されている。
【０１９２】
ショットキーバリアダイオード４００では、ショットキー電極４１の端部を保護するために、ショットキー電極４１と高濃度Ｐリサーフ層７ａをオーバーラップさせることが必要である。ただし、高濃度Ｐリサーフ層７ａの内側の端部にも電界が集中するため、その電界集中によるショットキー電極４１の端部の下部への影響を避けるために、ショットキー電極４１と高濃度Ｐリサーフ層７ａのオーバーラップは数μｍ以上設けることが望ましい。このオーバーラップの分だけ、高濃度Ｐリサーフ層７ａの幅を長くすれば良い。
【０１９３】
このようなリサーフ層３１を有することで、高耐圧性のショットキーバリアダイオードを得ることができる。
【０１９４】
一般にショットキーバリアダイオードでは、ショットキー電極の端部における電界集中を緩和するために、ショットキー電極端部の下部に、Ｐ型不純物を高濃度に含むＰ型注入層を設ける。
【０１９５】
しかし、上記のようにショットキー電極４１の端部の下部にまで高濃度Ｐリサーフ層７ａが延在し、高濃度Ｐリサーフ層７ａの注入量が、半導体材料のリサーフ条件で与えられる値の１．５倍以上であれば、別途にＰ型注入層を設ける必要がなくなるので、製造工程を簡略化できるというメリットがある。
【０１９６】
また、リサーフ層３１を形成する際に、ショットキー電極４１の下部（活性領域）の一部にもＰ型不純物を同時に注入し、ＪＢＳ（Junction Barrier Schottky diode）を形成しても良い。
【０１９７】
ＪＢＳは、ショットキー電極４１の下部の半導体層（Ｎ−）内に、Ｐ型不純物を比較的高濃度に含むＰ型注入層と非注入Ｎ領域とを交互に設けた構成となっている。なお、ＪＢＳはＭＰＳ（Merged PN-Schottky diode）とも呼称されることもある。
【０１９８】
＜Ｅ．その他の適用例＞
以上説明した実施の形態１〜４においては、半導体基板と注入層の導電型を、Ｐ型あるいはＮ型に特定した半導体装置について説明したが、これらの導電型が全て逆であっても、同様の効果が得られる。
【０１９９】
また、実施の形態１〜４においては、注入層の深さを全て同じものとして図示したが、全ての注入層の深さがどのようなものであっても、本発明の効果を得ることができる。
【０２００】
例えば、実施の形態１の変形例としては、図３８に示されるＰＩＮダイオード５００のように、高濃度Ｐリサーフ層５１が低濃度Ｐリサーフ層５２よりも浅くなった構成であっても良い。
【０２０１】
また、図３９に示すＰＩＮダイオード５０１のように、高濃度Ｐリサーフ層５３を低濃度Ｐリサーフ層５４が包含するような構成でも良い。ただし、終端構造や耐圧構造で重要なのは注入量、つまり、深さ方向の濃度の積分値であるので、図３９の場合、高濃度Ｐリサーフ層５３と低濃度Ｐリサーフ層５４を含むＰ型領域５５の注入量（すなわち、Ｐリサーフ層を形成する２回のイオン注入工程の注入量の和）をリサーフ条件の１．２〜２倍程度にする。
【０２０２】
また、注入量が実施の形態１〜３で示した条件を満たしていれば、注入層はどのような深さ方向のプロファイルを持っていても良い。つまり、深さ方向に均一なボックスプロファイルでも良いし、深さ方向に漸減するガウス分布プロファイルでも良いし、ある深さでピーク濃度を持つレトログレードプロファイルでも良い。
【０２０３】
また、実施の形態１〜４におけるリサーフ層は不純物注入によって形成されるとしたが、エピタキシャル成長とエッチングの組み合わせで形成されても良い。最終形状と不純物濃度が、実施の形態１〜３で示した注入量の条件に対応するものであれば、どのような製造方法であれ、本発明の効果を得ることができる。
【０２０４】
また、実施の形態１、３においては、終端構造を独立した写真製版プロセスと不純物注入プロセスで形成する例を示したが、活性領域を形成する製造工程と共通化しても良い。もちろん、これは実施の形態２の耐圧構造でも同様である。
【０２０５】
例えば、図４０に示すＰＩＮダイオード５０２のように、実施の形態１のＰベース層２の形成領域にまで高濃度Ｐリサーフ層５６を形成することで、Ｐベース層を省略して、製造工程を短縮できる。
【０２０６】
高濃度Ｐリサーフ層をリサーフ条件の１．５倍以上にすれば、Ｐベース層を高濃度Ｐリサーフ層に替えても通常の使用条件ではＰ型不純物層は完全には空乏化せず、アノード電極５へのパンチスルーは発生しない。また、このような構成において、アノード電極５との接触抵抗を下げるために、別途、アノード電極５とコンタクトを取る箇所に浅く高濃度なＰ型不純物層を形成しても良い。
【０２０７】
また、実施の形態１〜３においては、本発明を適用するデバイスをＰＩＮダイオード、ＭＯＳＦＥＴに特定したが、本発明は、ＩＧＢＴ、ＢＪＴ（Bipolar Junction Transistor）などのトランジスタ、サイリスタといったあらゆるデバイスの終端構造、耐圧構造として適用しても、同様の効果が得られる。
【０２０８】
また、半導体基板はシリコンに限定されず、ワイドバンドギャップを有する半導体、例えば、ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）系材料、ダイヤモンドで構成される基板を使用しても良い。最適なリサーフ層の注入量は、主に使用する半導体材料の誘電率と絶縁破壊電界によって決まり、最適なリサーフ層の幅は、主に半導体材料の絶縁破壊電界と必要とされる耐圧により決まるが、本発明によれば、半導体内部の電界を効果的に低減できるため、終端構造や耐圧構造の幅を従来よりも小さくすることができる。
【０２０９】
このようなワイドバンドギャップ半導体によって構成されるスイッチング素子やダイオード素子は、耐圧性（耐電圧性）が高く、許容電流密度も高いため、シリコン半導体に比べて小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体装置モジュールの小型化が可能となる。
【０２１０】
また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となり、半導体装置モジュールの一層の小型化が可能となる。
【０２１１】
また、注入に用いる不純物は、Ｂ（ホウ素）、Ｎ（窒素）、Ａｌ（アルミニウム）、Ｐ（リン）、Ａｓ（ヒ素）、Ｉｎ（インジウム）など、半導体材料の原子と置換して活性化するものであれば、どのようなものであっても良い。ただし、拡散長が大きい不純物の方が、注入量の異なる領域の界面において、注入量（あるいは、濃度）の変化がなだらかになり、電界集中が緩和される。そのため、Ｎ型半導体基板であれば、Ｂ（ホウ素）やＡｌ（アルミニウム）を注入してＰ型注入層を形成することにより、より良い効果が期待できる。
【０２１２】
また、実施の形態１〜４では注入した不純物が１００％活性化するものと仮定した。しかし、活性化率が低い場合や界面電荷（Ｐ型注入層の場合は正の界面電荷、Ｎ型注入層の場合は負の界面電荷）によりキャリアが相殺される場合は、実効的な注入量が低下してしまう。そのような場合は、その低下分を不純物注入プロセスにおける注入量に上乗せすることにより、本発明の効果を得ることができる。
【０２１３】
また、逆に界面電荷（Ｐ型注入層の場合は負の界面電荷、Ｎ型注入層の場合は正の界面電荷）により実効的な注入量が増加する場合は、その増加分を不純物注入プロセスにおける注入量から減らすことにより、本発明の効果を得ることができる。
【０２１４】
最後に、Ｐリサーフ層３に含まれる低濃度Ｐリサーフ層と高濃度Ｐリサーフ層のセットについて注釈を加える。以上の説明では、注入量の変化を理解しやすくするために、一番内側の高濃度Ｐリサーフ層７ａについては、幅ゼロの低濃度Ｐリサーフ層とのセット（セットＡと呼称）と見なし、一番外側の低濃度Ｐリサーフ層１１ｂについては、幅ゼロの高濃度Ｐリサーフ層とのセット（セットＡと呼称）と見なした。また、低濃度Ｐリサーフ層８ｂと高濃度Ｐリサーフ層８ａ、低濃度Ｐリサーフ層９ｂと高濃度Ｐリサーフ層９ａ、低濃度Ｐリサーフ層１０ｂと高濃度Ｐリサーフ層１０ａをそれぞれセット（セットＡと呼称）と見なした。
【０２１５】
しかし、見方を変えれば、高濃度Ｐリサーフ層７ａと低濃度Ｐリサーフ層８ｂ、高濃度Ｐリサーフ層８ａと低濃度Ｐリサーフ層９ｂ、高濃度Ｐリサーフ層９ａと低濃度Ｐリサーフ層１０ｂ、高濃度Ｐリサーフ層１０ａと低濃度Ｐリサーフ層１１ｂをそれぞれセット（セットＡ’と呼称）として考えることも可能である。このようにすることでセットの数は１つ減るものの、セットＡ’の幅は一定であり、擬似的な注入量が線形に変化することに変わりはない。また、図６のＰリサーフ層３’ではセットＡ’で考えるとセットの幅は一定と考えることができる。なお、本発明においては、セットＡ、セットＡ’を「電界緩和層の一組」と呼称することもある。
【０２１６】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【図１】
2013136550.tif 000003
【図２】
2013136550.tif 000004
【図３】
2013136550.tif 000005
【図４】
2013136550.tif 000006
【図５】
2013136550.tif 000007
【図６】
2013136550.tif 000008
【図７】
2013136550.tif 000009
【図８】
2013136550.tif 000010
【図９】
2013136550.tif 000011
【図１０】
2013136550.tif 000012
【図１１】
2013136550.tif 000013
【図１２】
2013136550.tif 000014
【図１３】
2013136550.tif 000015
【図１４】
2013136550.tif 000016
【図１５】
2013136550.tif 000017
【図１６】
2013136550.tif 000018
【図１７】
2013136550.tif 000019
【図１８】
2013136550.tif 000020
【図１９】
2013136550.tif 000021
【図２０】
2013136550.tif 000022
【図２１】
2013136550.tif 000023
【図２２】
2013136550.tif 000024
【図２３】
2013136550.tif 000025
【図２４】
2013136550.tif 000026
【図２５】
2013136550.tif 000027
【図２６】
2013136550.tif 000028
【図２７】
2013136550.tif 000029
【図２８】
2013136550.tif 000030
【図２９】
2013136550.tif 000031
【図３０】
2013136550.tif 000032
【図３１】
2013136550.tif 000033
【図３２】
2013136550.tif 000034
【図３３】
2013136550.tif 000035
【図３４】
2013136550.tif 000036
【図３５】
2013136550.tif 000037
【図３６】
2013136550.tif 000038
【図３７】
2013136550.tif 000039
【図３８】
2013136550.tif 000040
【図３９】
2013136550.tif 000041
【図４０】
2013136550.tif 000042
【手続補正書】
【提出日】平成27年1月29日(2015.1.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体層の上層部に形成された活性領域と、
前記活性領域の端縁部から外側に向けて、前記活性領域を囲むように配設された複数の電界緩和層と、を備え、
前記複数の電界緩和層は、
第１の電界緩和層と第２の電界緩和層とが交互に隣接してそれぞれ複数配設され、隣接する前記第１の電界緩和層と前記第２の電界緩和層とで一組をなし、
前記第１の電界緩和層は、
第１の面密度で第２導電型の不純物が注入され、その幅は、前記活性領域から離れるにつれて狭くなり、
前記第２の電界緩和層は、
前記第１の面密度よりも低い第２の面密度で第２導電型の不純物が注入され、その幅は、前記活性領域から離れるにつれて広くなり、
前記複数の電界緩和層は、
前記活性領域側から前記第１の電界緩和層、前記第２の電界緩和層の順に配設される、半導体装置。
【請求項２】
前記複数の電界緩和層は、
前記第１の電界緩和層の幅が狭くなる変化量と、前記第２の電界緩和層の幅が広くなる変化量とが一致する、請求項１記載の半導体装置。
【請求項３】
前記活性領域は、第２導電型の第１の主電極層であって、
前記半導体層の、前記活性領域が設けられた側とは反対側の主面内に形成された第１導電型の第２の主電極層をさらに備え、
前記第１の主電極層、前記半導体層および前記第２の主電極層でＰＮ接合ダイオードを構成する、請求項１記載の半導体装置。
【請求項４】
前記活性領域は、第２導電型の第１の主電極層であって、
前記半導体層の、前記活性領域が設けられた側の主面内に、前記活性領域とは離隔して形成された第２導電型の第２の主電極層と、
前記第２の主電極層を包含するように形成された第１導電型のウエル層と、
前記第２の主電極層の前記第１の主電極層側の端縁部上から前記第１の主電極層側の前記ウエル層上にかけて形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、をさらに備え、
前記複数の電界緩和層は、前記第１の主電極層とウエル層との間に配設され、
前記第１の主電極層、前記第２の主電極層、前記ウエル層および前記ゲート電極で、前記複数の電界緩和層を介して前記第１の主電極層と前記第２の主電極層との間で主電流が流れる横型ＭＯＳトランジスタを構成する、請求項１記載の半導体装置。
【請求項５】
前記複数の電界緩和層を囲むように設けられた複数の追加電界緩和層をさらに備え、
前記複数の追加電界緩和層は、
第２導電型の不純物を注入しない非注入領域と前記第２の電界緩和層と同じ導電型で同じ面密度を有する第３の電界緩和層とが交互に隣接してそれぞれ複数配設され、隣接する前記非注入領域と前記第３の電界緩和層とで一組をなし、
前記第３の電界緩和層は、
その幅が、前記活性領域から離れるにつれて狭くなり、
前記非注入領域は、
その幅が、前記活性領域から離れるにつれて広くなり、
前記複数の追加電界緩和層は、
前記活性領域側から、前記非注入領域、前記第３の電界緩和層の順に配設される、請求項１記載の半導体装置。
【請求項６】
前記複数の追加電界緩和層は、
前記第３の電界緩和層の幅が狭くなる変化量と、前記非注入領域の幅が広くなる変化量とが一致する、請求項５記載の半導体装置。
【請求項７】
前記活性領域は、ショットキー電極とショットキー接合をなすショットキー領域であって、
前記ショットキー電極と前記ショットキー領域とでショットキーバリアダイオードを構成する、請求項１または請求項５記載の半導体装置。
【請求項８】
前記複数の電界緩和層のうち、前記活性領域に最も近い前記第１の電界緩和層は、
前記ショットキー電極の端部の下部にまで延在するように形成される、請求項７記載の半導体装置。
【請求項９】
前記活性領域は、第２導電型の不純物層であって、
前記不純物層は、前記第１の電界緩和層と同じ導電型で同じ面密度を有する、請求項１または請求項５記載の半導体装置。
【請求項１０】
前記第１の面密度は、前記半導体層の材料で決まるリサーフ条件の１．２倍〜２倍であり、
前記第２の面密度は、
前記リサーフ条件の０．３倍〜０．６倍である、請求項１記載の半導体装置。
【請求項１１】
前記第２の面密度は、前記半導体層の材料で決まるリサーフ条件の０．６倍〜０．９倍であり、
前記第１の面密度は、前記第２の面密度の１．５倍〜２．５倍である、請求項５記載の半導体装置。
【請求項１２】
前記複数の電界緩和層は、
前記活性領域に最も近い前記第１の電界緩和層を含む一組および前記活性領域から最も外側の前記第２の電界緩和層を含む一組の少なくとも一方を除いて、一組をなす前記第１の電界緩和層と前記第２の電界緩和層との合計の幅が同じである、請求項１記載の半導体装置。
【請求項１３】
前記複数の追加電界緩和層は、
一組をなす前記非注入領域と前記第３の電界緩和層との合計の幅が、全ての組で同じである、請求項５記載の半導体装置。
【請求項１４】
前記半導体層は、ワイドバンドギャップ半導体によって構成される、請求項１記載の半導体装置。
【請求項１５】
請求項１記載の半導体装置の製造方法であって、
（ａ）前記半導体層上に、第１の注入マスクを形成し、前記第２の面密度で第２導電型の不純物をイオン注入して前記第２の電界緩和層と同じ不純物層を前記第１の電界緩和層の形成領域に及ぶように形成する工程と、
（ｂ）前記工程（ａ）の後、前記半導体層上に、少なくとも前記第２の電界緩和層となる領域上を覆う第２の注入マスクを形成し、前記第２の面密度に加えることで前記第１の面密度となる面密度で第２導電型の不純物をイオン注入して前記第１の電界緩和層を形成する工程と、を含む、半導体装置の製造方法。
【請求項１６】
請求項５記載の半導体装置の製造方法であって、
（ａ）前記半導体層上に、第１の注入マスクを形成し、前記第２の面密度で第２導電型の不純物をイオン注入して前記第２の電界緩和層と同じ不純物層を前記第１の電界緩和層の形成領域に及ぶように形成するとともに前記第３の電界緩和層を形成して前記非注入領域を規定する工程と、
（ｂ）前記工程（ａ）の後、前記半導体層上に、少なくとも前記第２の電界緩和層となる領域上と前記第３の電界緩和層上と前記非注入領域上を覆う第２の注入マスクを形成し、前記第２の面密度に加えることで前記第１の面密度となる面密度で第２導電型の不純物をイオン注入して前記第１の電界緩和層を形成する工程と、を含む、半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
【図１】本発明をダイオードに適用した場合の構成を示す平面図である。
【図２】本発明をダイオードに適用した場合の構成を示す断面図である。
【図３】本発明に係る実施の形態１の半導体装置の構成を示す断面図である。
【図４】本発明に係る実施の形態１の半導体装置におけるＰリサーフ層の注入量の水平方向分布を示す図である。
【図５】本発明に係る実施の形態１の半導体装置におけるＰリサーフ層の注入量の水平方向分布を示す図である。
【図６】本発明に係る実施の形態１の半導体装置の低濃度Ｐリサーフ層の最小幅を広げた構成示す断面図である。
【図７】本発明に係る実施の形態１の半導体装置のＰリサーフ層の製造工程を説明する断面図である。
【図８】本発明に係る実施の形態１の半導体装置のＰリサーフ層の製造工程を説明する断面図である。
【図９】本発明に係る実施の形態１の半導体装置のＰリサーフ層の耐圧の注入量依存性を示す図である。
【図１０】本発明に係る実施の形態１の半導体装置に含まれるＰリサーフ層の注入量の水平方向分布を示す図である。
【図１１】本発明に係る実施の形態１の半導体装置における電界強度のシミュレーション結果を示す図である。
【図１２】本発明に係る実施の形態１の半導体装置における電位のシミュレーション結果を示す図である。
【図１３】本発明に係る実施の形態１の半導体装置における電界強度のシミュレーション結果を示す図である。
【図１４】本発明に係る実施の形態１の半導体装置における電位のシミュレーション結果を示す図である。
【図１５】本発明に係る実施の形態２の半導体装置の構成を示す断面図である。
【図１６】本発明に係る実施の形態２の半導体装置の変形例の構成を示す断面図である。
【図１７】本発明に係る実施の形態２の半導体装置の電流電圧特性を示す図である。
【図１８】本発明に係る実施の形態２の半導体装置における電界強度のシミュレーション結果を示す図である。
【図１９】本発明に係る実施の形態２の半導体装置における電位のシミュレーション結果を示す図である。
【図２０】本発明に係る実施の形態３の半導体装置の構成を示す断面図である。
【図２１】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布を示す図である。
【図２２】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布を示す図である。
【図２３】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布の他の例を示す図である。
【図２４】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布の他の例を示す図である。
【図２５】本発明に係る実施の形態３の半導体装置におけるリサーフ層の注入量の水平方向分布の他の例を示す図である。
【図２６】本発明に係る実施の形態３の半導体装置のリサーフ層の製造工程を説明する断面図である。
【図２７】本発明に係る実施の形態３の半導体装置のリサーフ層の製造工程を説明する断面図である。
【図２８】本発明に係る実施の形態３の半導体装置のリサーフ層の耐圧の注入量依存性を示す図である。
【図２９】本発明に係る実施の形態３の半導体装置のリサーフ層の注入量の水平方向分布を示す図である。
【図３０】本発明に係る実施の形態３の半導体装置における電界強度のシミュレーション結果を示す図である。
【図３１】本発明に係る実施の形態３の半導体装置における電位のシミュレーション結果を示す図である。
【図３２】本発明に係る実施の形態３の半導体装置における電界強度のシミュレーション結果を示す図である。
【図３３】本発明に係る実施の形態３の半導体装置における電位のシミュレーション結果を示す図である。
【図３４】本発明に係る実施の形態１および３のリサーフ層の構造と参照構造とのシミュレーション結果を示す図である。
【図３５】本発明に係る実施の形態１および３の半導体装置のシミュレーション結果を示す図である。
【図３６】本発明に係る実施の形態１および３の半導体装置のシミュレーション結果を示す図である。
【図３７】本発明に係る実施の形態４の半導体装置の構成を示す断面図である。
【図３８】本発明に係る実施の形態１の半導体装置の他の適用例の構成を示す断面図である。
【図３９】本発明に係る実施の形態１の半導体装置の他の適用例の構成を示す断面図である。
【図４０】本発明に係る実施の形態１の半導体装置の他の適用例の構成を示す断面図である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
図１５に示すように、ドレイン層２２の外側（ソース側）には高濃度Ｎリサーフ層３１ａが隣接し、高濃度Ｎリサーフ層３１ａの外側には低濃度Ｎリサーフ層３２ｂが隣接し、低濃度Ｎリサーフ層３２ｂの外側には高濃度Ｎリサーフ層３２ａが隣接し、高濃度Ｎリサーフ層３２ａの外側には低濃度Ｎリサーフ層３３ｂが隣接し、低濃度Ｎリサーフ層３３ｂの外側には高濃度Ｎリサーフ層３３ａが隣接し、高濃度Ｎリサーフ層３３ａの外側には低濃度Ｎリサーフ層３４ｂが隣接し、低濃度Ｎリサーフ層３４ｂの外側には高濃度Ｎリサーフ層３４ａが隣接し、高濃度Ｎリサーフ層３４ａの外側には低濃度Ｎリサーフ層３５ｂが隣接し、低濃度Ｎリサーフ層３５ｂの外側にはＰウエル層２６が隣接する構成となっている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
つまり、導電型は反対であるが、ドレイン層２２をＰベース層２、Ｐウエル層２６をストッパ層４、Ｎリサーフ層３０をＰリサーフ層３に対応させれば、ＭＯＳＦＥＴ２００の構成は、実施の形態１の図３で示した縦型のＰＩＮダイオード１００の終端構造と類似しており、Ｎリサーフ層３０が耐圧構造となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１０３
【補正方法】変更
【補正の内容】
【０１０３】
すなわち、図１６に示すＭＯＳＦＥＴ２０１では、Ｎリサーフ層３０の注入深さはＰウエル層２６より深く形成され、Ｐウエル層２６に接する低濃度Ｎリサーフ層３５ｂは、Ｐウエル層２６の側面だけでなく、Ｐウエル層２６の下部にも接するように広がっており、また、高濃度Ｎリサーフ層３１ａはドレイン層２２の下部にも接するように広がっている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１２５
【補正方法】変更
【補正の内容】
【０１２５】
ここで、隣り合う低濃度Ｐリサーフ層と高濃度Ｐリサーフ層の組、および隣り合う非注入Ｎ領域と低濃度Ｐリサーフ層との組で注入量の平均を算出すると、図２１に破線で示すような階段状の注入量分布となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１５１
【補正方法】変更
【補正の内容】
【０１５１】
また、低濃度Ｐリサーフ層の注入量に対するマージンは高濃度Ｐリサーフ層の注入量が１．４×１０１２ｃｍ−２の場合に最大になる。その場合の耐圧特性では、低濃度Ｐリサーフ層の注入量がリサーフ条件の０．６〜０．９倍の範囲（６×１０１１〜９×１０１１ｃｍ−２）であれば注入量が±１０％ずれたとしても耐圧４９５０Ｖが得られる。これを、高濃度Ｐリサーフ層と低濃度Ｐリサーフ層との注入量の比で表すと、約１．５〜２．５となる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０２００
【補正方法】変更
【補正の内容】
【０２００】
例えば、実施の形態１の変形例としては、図３８に示されるＰＩＮダイオード５００のように、高濃度Ｐリサーフ層５１が低濃度Ｐリサーフ層５２よりも深くなった構成であっても良い。
【国際調査報告】
2013136550.tif 000043
2013136550.tif 000044