(57)【要約】  多層誘電体基板は、第１の信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路２０Ａと、第１の信号波と異なる周波数を有する第２の信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路２０Ｂとを有している。両者は、それぞれ、表層接地導体１８に形成した開口部５０Ａ，５０Ｂと、信号波の基板内実効波長の略１／４の奇数倍の長さを有するインピーダンス変成器と、略１／４の奇数倍の長さを有する先端短絡の誘電体伝送路と、内層接地導体に形成された結合開口と、結合開口に形成される抵抗体とを備え、複数の周波数の信号波のキャビティ共振を抑制する多層誘電体基板を得る。
2009116403.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板上にキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層誘電体基板であり、
前記キャビティ内の誘電体基板上に配される表層接地導体に形成した開口部と、
誘電体基板内に形成され、前記開口部を介して前記キャビティと電気的に結合する、信号波の基板内実効波長の略１／４の奇数倍の長さを有するインピーダンス変成器と、
誘電体基板内に形成され、信号波の基板内実効波長の略１／４の奇数倍の長さを有する先端短絡の誘電体伝送路と、
前記インピーダンス変成器と誘電体伝送路との接続部における内層接地導体に形成された結合開口と、
この結合開口に形成される抵抗体と
を有するキャビティ共振抑制回路を備えた多層誘電体基板において、
第１の信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路と、
前記第１の信号波と異なる周波数を有する第２の信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路と
を備えることを特徴とする多層誘電体基板。
【請求項２】
誘電体基板上にキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層誘電体基板であり、
前記キャビティ内の誘電体基板上に配される表層接地導体に形成した開口部と、
誘電体基板内に形成され、前記開口部を介して前記キャビティと電気的に結合する、信号波の基板内実効波長の略１／４の奇数倍の長さを有するインピーダンス変成器と、
誘電体基板内に形成された先端短絡の誘電体伝送路と、
前記インピーダンス変成器と誘電体伝送路との接続部における内層接地導体に形成された結合開口と、
前記誘電体伝送路内であって前記先端短絡点から信号波の基板内実効波長の略１／４の奇数倍の位置に配置した抵抗体と
を有するキャビティ共振抑制回路を備えた多層誘電体基板において、
第１の信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路と、
前記第１の信号波と異なる周波数を有する第２の信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路と
を備えることを特徴とする多層誘電体基板。
【請求項３】
誘電体基板上にキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層誘電体基板であり、
前記キャビティ内の誘電体基板上に配される表層接地導体に形成した開口部と、
前記誘電体基板内に形成され、前記開口部を介して前記キャビティと電気的に結合する、信号波の基板内実効波長の略１／４の奇数倍の長さを有する先端短絡の誘電体伝送路と、
上記開口部に形成される抵抗体と
を有するキャビティ共振抑制回路を備えた多層誘電体基板において、
第１の信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路と、
前記第１の信号波と異なる周波数を有する第２の信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路と
を備えることを特徴とする多層誘電体基板。
【請求項４】
誘電体基板内に配設され、前記インピーダンス変成器或いは前記誘電体伝送路の導波路を迂回させて前記信号波の基板内実効波長の略１／４の奇数倍の長さとする導電板をさらに備えた
ことを特徴とする請求項１から３のいずれか１項に記載の多層誘電体基板。
【請求項５】
誘電体基板上にキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層誘電体基板であり、
前記キャビティ内の誘電体基板上に配される表層接地導体に形成した開口部と、
誘電体基板内に形成され、前記開口部を介して前記キャビティと電気的に結合する先端短絡の誘電体伝送路と、
前記誘電体伝送路内であって前記先端短絡点から信号波の基板内実効波長の略１／４の奇数倍の位置に配置した抵抗体と、
を有するキャビティ共振抑制回路を備えた多層誘電体基板において、
第１の信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路と、
前記第１の信号波と異なる周波数を有する第２の信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路と
を備えることを特徴とする多層誘電体基板。
【請求項６】
誘電体基板内に配設され、前記誘電体伝送路の導波路を迂回させて前記先端短絡点から前記抵抗体までの距離を信号波の基板内実効波長の略１／４の奇数倍の長さとする導電板をさらに備えた
ことを特徴とする請求項５に記載の多層誘電体基板。
【請求項７】
前記開口部は、前記誘電体基板上であって、キャビティの側端部あるいは側端部から信号波の波長の略１／２の整数倍の長さを有する位置に配置する
ことを特徴とする請求項１から６のいずれか１項に記載の多層誘電体基板。
【請求項８】
前記第１の信号波の周波数がｆｏであり、前記第２の信号波の周波数がｆｏ／２である  ことを特徴とする請求項１から７のいずれか１項に記載の多層誘電体基板。
【請求項９】
前記開口部、誘電体伝送路および抵抗体を、半導体デバイスが搭載される部位の周囲に形成する
ことを特徴とする請求項１または２に記載の多層誘電体基板。
【請求項１０】
前記開口部、インピーダンス変成器、誘電体伝送路、結合開口および抵抗体を、半導体デバイスが搭載される部位の周囲に形成する
ことを特徴とする請求項３または５に記載の多層誘電体基板。
【請求項１１】
前記誘電体伝送路は、内層接地導体と、複数のグランドビアと、これら内層接地導体および複数のグランドビアの内部の誘電体とを有して構成されている
ことを特徴とする請求項１から３および５のいずれか１項に記載の多層誘電体基板。
【請求項１２】
前記インピーダンス変成器は、内層接地導体と、複数のグランドビアと、これら内層接地導体および複数のグランドビアの内部の誘電体とを有して構成されている
ことを特徴とする請求項３または５に記載の多層誘電体基板。
【請求項１３】
請求項１から１２のいずれか１項に記載の多層誘電体基板と、
前記キャビティを形成する電磁シールド部材と
を備えることを特徴とする半導体パッケージ。
【請求項１４】
１乃至複数の半導体デバイスと、
前記半導体デバイスを搭載する請求項１から１２のいずれか１項に記載の多層誘電体基板と、
前記半導体デバイスを収容するための前記キャビティを形成する電磁シールド部材と、
を備えることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体基板上にマイクロ波帯またはミリ波帯などの高周波帯で動作する半導体デバイスを搭載するための電磁シールドされた空間（以下、キャビティとする）を形成した多層誘電体基板および半導体パッケージに関するものである。
【背景技術】
【０００２】
マイクロ波帯、ミリ波帯などの高周波帯で動作する高周波半導体デバイスが搭載される高周波パッケージにおいては、その耐環境性と、動作安定性を踏まえて、カバー、シールリング、接地導体などにより気密でかつ電気的にシールドされたキャビティ内に高周波半導体デバイスが搭載されることが多い。【０００３】
しかし、カバーなどの部材により決定されるキャビティ寸法が自由空間伝搬波長の概略１／２あるいはその整数倍となる周波数帯において共振が発生し、キャビティ内の半導体デバイスの動作や伝送線路の特性が不安定になる。特に、ミリ波帯（３０ＧＨｚ〜３００ＧＨｚ）で動作する高周波半導体デバイスでは、デバイスの寸法と信号周波数に対応する伝搬波長の寸法が接近してくるため、デバイスを収納するためのキャビティの寸法が信号周波数に対応する伝搬波長の１／２以下とすることが困難となり、高次の共振モードが発生しやすい。特に、７６ＧＨｚ帯で動作するミリ波レーダにおいては、この周波数帯では自由空間伝搬波長が４ｍｍ程度となって、１〜３ｍｍ角の高周波回路を複数搭載するのに必要なキャビティの大きさが１０ｍｍ程度となるため、キャビティ共振が発生しやすい。【０００４】
このようなキャビティ共振を抑制するために、従来、以下の構成とすることが提案されている。すなわち、キャビティ内の基板上に配される表層接地導体に形成した開口部と、この開口部を介してキャビティと電気的に結合する、信号波の基板内実効波長の略１／４の長さを有するインピーダンス変成器と、信号波の基板内実効波長の略１／４の長さを有する先端短絡の誘電体伝送路と、インピーダンス変成器と誘電体伝送路との接続部における内層接地導体に形成された結合開口と、この結合開口に形成される抵抗体とを備え、電磁波の吸収効率を向上させることで、キャビティ共振を確実に抑制して半導体デバイスや伝送線路を安定に動作させるようにする（例えば、特許文献１参照）。【０００５】
【特許文献１】国際公開第０６／００１３８９号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、高周波のパッケージを逓倍器やハーモニックミキサなどとして使用する場合などでは、伝送線路から周波数の異なる信号波が出力される場合がある。このような場合、キャビティ内に複数の周波数の信号波が存在する状態が発生する。従来、キャビティ共振を抑制するためのインピーダンス変成器や誘電体伝送路は、１種類の周波数のためのものしか設けられてなかった。そのため、対象にした周波数の共振は抑制することができたが、対象以外の周波数の共振は抑制することができなかった。【０００７】
本発明は、上記に鑑みてなされたものであって、複数の周波数の信号波が存在する場合であっても、コストを増大させることなく簡素な構造で効率よくキャビティ共振を抑制することができる多層誘電体基板および該多層誘電体基板を備えた半導体パッケージを得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、この発明による多層誘電体基板は、誘電体基板上にキャビティを形成し、このキャビティ内に半導体デバイスを実装する多層誘電体基板であり、前記キャビティ内の誘電体基板上に配される表層接地導体に形成した開口部と、誘電体基板内に形成され、前記開口部を介して前記キャビティと電気的に結合する、信号波の基板内実効波長の略１／４の奇数倍の長さを有するインピーダンス変成器と、誘電体基板内に形成され、信号波の基板内実効波長の略１／４の奇数倍の長さを有する先端短絡の誘電体伝送路と、前記インピーダンス変成器と誘電体伝送路との接続部における内層接地導体に形成された結合開口と、この結合開口に形成される抵抗体とを有するキャビティ共振抑制回路を備えた多層誘電体基板において、第１の信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路と、前記第１の信号波と異なる周波数を有する第２の信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路とを備えることを特徴とする。【０００９】
第１の発明では、キャビティに結合する終端導波路を形成することで、擬似的にカバーのない開放状態と等価な状態を作り出し、キャビティ共振を抑制するようにしている。すなわち、この発明では、誘電体基板上に配される表層接地導体のキャビティ端部またはその端部周辺に開口部（表層接地導体の抜き）を形成するとともに、この開口部の先の誘電体基板内に信号波の基板内実効波長λｇの略１／４の奇数倍の長さを有するインピーダンス変成器を形成する。インピーダンス変成器の先端、すなわち開口部から基板の厚み方向へ略λｇ／４の奇数倍の長さとなる位置には、内層接地導体上に結合開口が形成され、この結合開口を覆うように抵抗体（印刷抵抗）が形成される。インピーダンス変成器の特性インピーダンスは、この抵抗体とキャビティのインピーダンスを変換する値に設定する。さらに、結合開口、すなわち抵抗体の先には、信号波の基板内実効波長λｇの略１／４の奇数倍の長さを有する先端短絡の誘電体伝送路が形成される。結合開口における電界分布は、誘電体伝送路の短絡負荷条件により開放となり、抵抗体はこの電界最大点に電界方向と平行に配している。そして、これらインピーダンス変成器と誘電体伝送路を含むキャビティ共振抑制回路に関して、第１の信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路と、第１の信号波と異なる周波数を有する第２の信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路とを備えている。
【発明の効果】
【００１０】
第１の発明によれば、第１の信号波及び第１の信号波と異なる周波数を有する第２の信号波に対して、それぞれ、インピーダンス変成器によって、キャビティ、すなわち中空導波管から抵抗負荷への反射の少ないインピーダンス変換が実現でき、かつ先端短絡の誘電体伝送路により、結合開口での電界は最大（開放点）となるため、上記信号周波数帯に対して、抵抗体の最大限の減衰・吸収効果を引き出せ、二つの周波数の信号波に対して、キャビティ共振を確実に抑制して半導体デバイスや伝送線路の安定動作を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、この発明にかかる半導体パッケージ（高周波パッケージ）の外観を示す斜視図である。
【図２】図２は、この発明にかかる半導体パッケージのカバーを外した外観を示す斜視図である。
【図３】図３は、この発明にかかる半導体パッケージの内部構成を示す平面図である。
【図４】図４は、実施の形態１の半導体パッケージの多層誘電体基板の内部階層構造の特に第１のキャビティ共振抑制回路を詳細に示す断面図である。
【図５】図５は、図４に示す第１のキャビティ共振抑制回路の部分を拡大した部分拡大断面図である。
【図６】図６は、実施の形態１の半導体パッケージの多層誘電体基板の内部階層構造の特に第２のキャビティ共振抑制回路を詳細に示す断面図である。
【図７】図７は、図５に示す第２のキャビティ共振抑制回路の部分を拡大した部分拡大断面図である。
【図８】図８は、２枚の導電板を互い違いに交互に中心方向に突出するように設けた様子を示す部分拡大断面図である。
【図９】図９は、キャビティ共振抑圧回路の等価回路を示す図である。
【図１０】図１０は、実施の形態２の半導体パッケージの多層誘電体基板の内部階層構造の特に第１のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。
【図１１】図１１は、実施の形態２の半導体パッケージの多層誘電体基板の内部階層構造の特に第２のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。
【図１２】図１２は、実施の形態３の半導体パッケージの多層誘電体基板の内部階層構造の特に第１のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。
【図１３】図１３は、実施の形態３の半導体パッケージの多層誘電体基板の内部階層構造の特に第２のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。
【符号の説明】
【００１２】
１  高周波パッケージ（半導体パッケージ）
２  多層誘電体基板
３Ａ  ミキサ（高周波デバイス）
３Ｂ  ＭＭＩＣ（高周波デバイス）
４  シールリング
５  カバー
６  ＩＣ搭載凹部
６ａ  側壁
１２  ワイヤ
１６  グランド面（表層接地導体）
１８  グランドパターン（表層接地導体）
２０Ａ，２１Ａ，２２Ａ  第１のキャビティ共振抑制回路
２０Ｂ，２１Ｂ，２２Ｂ  第２のキャビティ共振抑制回路
２５，２６，２７  導電板
２８Ａ  第１の信号波用伝送線路
２８Ｂ  第２の信号波用伝送線路
３０，３０ａ  グランドビア
３０ｄ  先端短絡面を構成するグランドビア
３０ｅ  抵抗体ビア列
３３  キャビティ
３５  内層接地導体
４０  信号ビア
５０Ａ  第１の開口部
５０Ｂ  第２の開口部
６０Ａ  第１のインピーダンス変成器
６０Ｂ  第２のインピーダンス変成器
６５Ａ  第１の結合開口
６５Ｂ  第２の結合開口
７０Ａ  第１の抵抗体
７０Ｂ  第２の抵抗体
８０Ａ  第１の誘電体伝送路
８０Ｂ  第２の誘電体伝送路
【発明を実施するための最良の形態】
【００１３】
以下に、本発明にかかる多層誘電体基板および半導体パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。【００１４】
実施の形態１．
図１は、この発明にかかる半導体パッケージ（高周波パッケージ）の外観を示す斜視図である。図２は、この発明にかかる半導体パッケージのカバーを外した外観を示す斜視図である。図３は、この発明にかかる半導体パッケージの内部構成を示す平面図である。図４は、実施の形態１の半導体パッケージの多層誘電体基板の内部階層構造を示す断面図である。図５は、図４に示す第１のキャビティ共振抑制回路の部分を拡大した部分拡大断面図である。図６は、実施の形態１の半導体パッケージの多層誘電体基板の内部階層構造を示す断面図である。図７は、図５に示す第２のキャビティ共振抑制回路の部分を拡大した部分拡大断面図である。【００１５】
この発明は、任意の周波数帯で動作する半導体デバイス（半導体ＩＣ）が搭載された半導体パッケージに適用可能であるが、ここではマイクロ波帯、ミリ波帯などの高周波帯で動作する複数の高周波デバイスが搭載される半導体パッケージ１に本発明を適用した場合を示している。半導体パッケージ１は、誘電体基板上に気密または気密に近い状態でかつ電気的に遮蔽されたキャビティを形成し、このキャビティ内に高周波デバイスを実装する多層誘電体基板２を備えて構成される。なお、気密に近い状態とは、例えば高さ１０μｍ以下の水蒸気を通過させるための小さい穴（隙間）を開けて、電磁気的なシールドを構成している状態のことを指す。【００１６】
多層誘電体基板２上には、金属製の矩形枠形状のシールリング４がハンダや銀ろうなどのろう材で接合され、さらにシールリング４上には蓋体としてのカバー５が溶接接合されている。シールリング４内の多層誘電体基板２上には、高周波デバイスであるＭＭＩＣ３Ｂ及びミキサ３Ａが実装されている。シールリング４およびカバー５の接合によって、多層誘電体基板２上に設けられた高周波デバイスは気密または気密に近い状態で封止される。シールリング４およびカバー５は、高周波デバイスから外部への不要放射をシールドする。すなわち、シールリング４およびカバー５によって、多層誘電体基板２の表層の一部および高周波デバイスを覆う電磁シールド部材が構成されている。なお、電磁シールドの構成は、この限りではなく、多層誘電体基板２の表面や内層に設けられた後述する接地導体や接地された複数のビア等の他、様々な構成要素が含まれる。【００１７】
図２および図３に示すように、シールリング４内部の多層誘電体基板２上に、ＭＭＩＣ３Ｂとこれに接続された二つのミキサ３Ａが実装されている。ＭＭＩＣ３Ｂは、多層誘電体基板２の中心からシールリング４の一側の長辺４ａに寄った位置に実装されている。一方、二つのミキサ３Ａは、シールリング４の他側の長辺４ｂに寄った位置に実装されている。ＭＭＩＣ３Ｂおよびミキサ３Ａは、多層誘電体基板２の上位層（図の例では第１、第２層）に刳り貫きにより形成されたＩＣ搭載凹部６に収容されている。ＩＣ搭載凹部６の底面には、その表面に接地導体１６が形成されている。ＭＭＩＣ３Ｂおよびミキサ３Ａは接地導体１６にハンダやろう材等の接合材で接合されている。【００１８】
図３において、二つのミキサ３Ａから長辺４ｂ方向に向かって周波数ｆｏの第１信号波用の第１の信号波用伝送線路２８Ａがそれぞれ延びている。一方、ＭＭＩＣ３Ｂから長辺４ａ方向に向かって周波数ｆｏ／２の第２信号波用の第２の信号波用伝送線路２８Ｂが延びている。第１の信号波用伝送線路２８Ａおよび第２の信号波用伝送線路２８Ｂは、多層誘電体基板２の表層に形成され、ＭＭＩＣ３Ｂおよびミキサ３Ａの導体パッドとワイヤによってワイヤボンディング接続されている。【００１９】
多層誘電体基板２の表層の接地導体１８は、図４及び図６に示されるように、多層誘電体基板２におけるＩＣ搭載凹部６の周囲に形成された複数のグランドビア３０ａ（図３では省略されている）により、ＭＭＩＣ実装面の接地導体１６と接続され、同電位となっている。シールリング４に沿って、他の複数のグランドビア３０が配置され、接地導体１８と接続されて同電位となっている。【００２０】
グランドビア３０ａ，３０の間隔は、不要波である高周波パッケージ１内にて使用する高周波信号の基板内実効波長の１／２未満の値として設定しており、これによりＩＣ搭載凹部６の側壁６ａを介した多層誘電体基板２内部への不要波の進入を抑制し、上述したシールリング４、カバー５とにより立体的に電磁シールドを形成している。【００２１】
図３に示されるように、シールリング４に沿うようにして、周波数ｆｏの第１信号波用の第１のキャビティ共振抑制回路２０Ａと、周波数ｆｏ／２の第２信号波用の第２のキャビティ共振抑制回路２０Ｂの２種のキャビティ共振抑制回路が形成されている。グランドパターン１８のキャビティ端部またはその端部周辺に、シーリング４に沿って第１の開口部５０Ａと第２の開口部５０Ｂを形成する。第１の開口部５０Ａの先の多層誘電体基板２内に、第１のキャビティ共振抑制回路２０Ａを形成する。第２の開口部５０Ｂの先の多層誘電体基板２内に、第２のキャビティ共振抑制回路２０Ｂを形成する。【００２２】
第１のキャビティ共振抑制回路２０Ａと第２のキャビティ共振抑制回路２０Ｂは、シールリング４に沿って、それぞれ周波数ｆｏの第１信号波および周波数ｆｏ／２の第２信号波のキャビティ共振を効率良く抑制できる位置に形成する。すなわち、第１のキャビティ共振抑制回路２０Ａは、シールリング４の長辺４ａを３分割した両端部と、対向する長辺４ｂを３分割した中央部と、２短辺４ｃ、４ｄを２分割した長辺４ｂ側の部分に沿って形成する。第２のキャビティ共振抑制回路２０Ｂは、シールリング４に沿う残る部分に形成する。【００２３】
図４及び図６において、信号ビアは、白抜きで示し、グランドビア３０，３０ａはハッチング付きで示している。図４及び図５において、第１のキャビティ共振抑制回路２０Ａは、第１の開口部５０Ａ，第１のインピーダンス変成器６０Ａ，第１の結合開口６５Ａ，先端短絡の第１の誘電体伝送路８０Ａおよび第１の抵抗体７０Ａから構成される。また、図６及び図７において、第２のキャビティ共振抑制回路２０Ｂは、第２の開口部５０Ｂ，第２のインピーダンス変成器６０Ｂ，第２の結合開口６５Ｂ，先端短絡の第２の誘電体伝送路８０Ｂおよび第２の抵抗体７０Ｂから構成される。【００２４】
図４及び図５に沿って、第１のキャビティ共振抑制回路２０Ａについて説明する。多層誘電体基板２の表層（第１層）の表層接地導体としてのグランドパターン１８のキャビティ端部またはその端部周辺に第１の開口部５０Ａ、すなわちグランドの抜きパターンを形成する。この第１の開口部５０Ａの先の多層誘電体基板２内に、開口部５０Ａを介してキャビティ３３（すなわち中空導波管）と電気的に結合する、第１の信号波の基板内実効波長λｇａの略１／４の長さを有する第１のインピーダンス変成器６０Ａを形成する。このインピーダンス変成器６０Ａは、内層接地導体３５と、複数のグランドビア３０と、これら内層接地導体３５および複数のグランドビア３０の内部に配される誘電体によって構成される。【００２５】
第１の開口部５０Ａから基板の厚み方向へ略λｇａ／４の長さの位置に配置される内層接地導体３５には、第１の結合開口６５Ａ、すなわちグランドの抜きパターンが形成される。この結合開口６５Ａを覆うように第１の抵抗体（印刷抵抗）７０Ａが形成される。さらに、第１の結合開口６５Ａの先には、信号波の基板内実効波長λｇａの略１／４の長さを有する先端短絡の第１の誘電体伝送路８０Ａが形成される。この第１の誘電体伝送路８０Ａは、内層接地導体３５と、複数のグランドビア３０、３０ｄと、これら内層接地導体３５および複数のグランドビア３０の内部に配される誘電体によって構成されて、先端に短絡面（グランドビア３０ｄの配列される面）を有する誘電体導波路として機能する。第１の誘電体伝送路８０Ａにおける略λｇａ／４の長さとは、図５に示すように、短絡先端のグランドビア３０ｄから第１の結合開口６５Ａまでの距離Ｌ２ａである。また、第１のインピーダンス変成器６０Ａの略λｇａ／４の長さとは、第１の開口部５０Ａから第１の結合開口６５Ａまでの距離Ｌ１ａである。【００２６】
グランドパターン１８のキャビティ端部またはその端部周辺に第１の開口部５０Ａを形成し、その先の多層誘電体基板２に第１のインピーダンス変成器６０Ａ、第１の抵抗体７０Ａを接続している。また、導波管では、開放端を実現することができないため、第１のインピーダンス変成器６０Ａに対して、第１の誘電体伝送路８０Ａを接続し、この先端短絡点から略λｇａ／４の位置、すなわち第１のインピーダンス変成器６０Ａと第１の誘電体伝送路８０Ａの接続部である第１の結合開口６５Ａに第１の抵抗体７０Ａを設けている。すなわち、第１の誘電体伝送路８０Ａの先端短絡点から略λｇａ／４の位置は、基板内実効波長λｇａの信号波にとっては、電界が最大となる開放点（オープン点）となり、この開放点に第１の抵抗体７０Ａが設けられていることになる。上記の構成により、上記信号周波数帯に対して、効率よく減衰、吸収する終端器として動作し、キャビティ共振を抑制してＭＭＩＣや伝送線路の安定動作を得ることができる。【００２７】
次に、図６及び図７に沿って、第２のキャビティ共振抑制回路２０Ｂについて説明する。グランドパターン１８のキャビティ端部またはその端部周辺に第２の開口部５０Ｂを形成する。この第２の開口部５０Ｂの先の多層誘電体基板２内に、第２の信号波の基板内実効波長λｇｂの略１／４の長さを有する第２のインピーダンス変成器６０Ｂを形成する。【００２８】
第２の開口部５０Ｂから基板の厚み方向へ略λｇｂ／４の長さの位置に配置される内層接地導体３５には、第２の結合開口６５Ｂが形成される。この第２の結合開口６５Ｂを覆うように第２の抵抗体（印刷抵抗）７０Ｂが形成される。さらに、第２の結合開口６５Ｂの先には、信号波の基板内実効波長λｇｂの略１／４の長さを有する先端短絡の第２の誘電体伝送路８０Ｂが形成される。この第２の誘電体伝送路８０Ｂは、先端に短絡面（グランドビア３０ｄの配列される面）を有する誘電体導波路として機能する。第２の誘電体伝送路８０Ｂにおける略λｇｂ／４の長さとは、図７に示すように、短絡先端のグランドビア３０ｄから第２の結合開口６５Ｂまでの距離Ｌ２ｂである。また、第２のインピーダンス変成器６０Ｂの略λｇｂ／４の長さとは、第２の開口部５０Ｂから導電板２５を迂回して第２の結合開口６５Ｂに至るまでの距離Ｌ１ｂである。【００２９】
周波数ｆｏの第１信号波の基板内実効波長λｇａに対して、周波数ｆｏ／２の第２信号波の基板内実効波長λｇｂは２倍の長さである。そのため、距離Ｌ１ｂは、距離Ｌ１ａの２倍の長さが必要となる。これに対して、第２のインピーダンス変成器６０Ｂは、内部に導電板２５を有しており、この導電板２５は、第２のインピーダンス変成器６０Ｂの導波路を迂回させて長くして略λｇｂ／４の長さとする。そのため、多層誘電体基板２を厚くすることなく（多層基板の層数を増やすことなく）、波長の長い信号波に対応したインピーダンス変成器を構成することができる。【００３０】
なお、導電板２５は、第２のインピーダンス変成器６０Ｂの内部を伝搬する信号波を迂回させることが目的であるので、第２のインピーダンス変成器６０Ｂの内部に形成された導波路において、信号波の進行方向に対して直交する方向に設けると効率よく迂回させることができる。また導電板２５を、導波路の第２の開口部５０Ｂ、及び第２の抵抗体７０Ｂが設けられた側の側部から中心方向に突出するように設けると効率がよい。さらには、図８に示すように、インピーダンス変成器６０Ｂの内部に形成され導波路の対向する両側部から、導電板２６及び導電板２７を互い違いに交互に中心方向に突出するように設けるとさらに迂回距離を長くすることができる。【００３１】
次に、共振抑圧回路の等価回路について図９を用いて説明する。ここでは、第１のキャビティ共振抑制回路２０Ａについて説明するが、第２のキャビティ共振抑制回路２０Ｂに関しても同様である。第１のキャビティ共振抑制回路２０Ａにおいて、第１のインピーダンス変成器６０Ａの特性インピーダンスＺ２は、キャビティ３３の特性インピーダンスをＺ０、第１の抵抗体７０Ａの抵抗値をＲとすると、Ｚ２＝（Ｚ０・Ｒ）1/2となるような（インピーダンス整合）値を選ぶ。このようなインピーダンス変成器６０Ａを挿入した場合、キャビティ３３側の開口部５０Ａに直接抵抗体７０Ａを設けた場合に比べ、反射特性、すなわち抵抗体７０Ａによる減衰・吸収効果を改善することができる。【００３２】
第１の誘電体伝送路８０Ａの特性インピーダンスＺ１は、理想的には抵抗体の終端インピーダンスＲと一致することが望ましいが、上述のように第１の結合開口６５Ａでの開放条件が得られればよいため、上記の限りではない。また上記の共振抑圧回路の反射特性は、キャビティ３３（中空導波管）とインピーダンス変成器６０Ａ（誘電体伝送路）の誘電率差により高次モードのリアクタンス成分が発生し、インピーダンスの整合状態が変化するため、これを改善するために、インピーダンス変成器６０Ａを構成する内層接地導体３５に、リアクタンスをキャンセルするアイリス（誘導性、容量性）などをいれてもよい。また、上記のリアクタンス分を打ち消すために、インピーダンス変成器６０Ａの特性インピーダンスＺ２や実効長Ｌ１ａを補正して、共振抑圧回路全体の反射特性を改善してもよい。【００３３】
このように実施の形態１によれば、表層接地導体の開口部と、インピーダンス変成器により、キャビティ３３から抵抗体へのインピーダンス整合を実現し、かつ抵抗体は誘電体伝送路の電界最大となる開放点、すなわち結合開口上に電界に対して平行に配置されているので、信号周波数帯域では、電気壁のない終端条件を擬似的に作り出していることになり、カバー５のない開放状態と同様に、共振モードを抑圧するとともに、周波数ｆｏの第１信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路２０Ａと、周波数ｆｏ／２の第２信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路２０Ｂの２種の共振抑制回路が形成されているので、対象とする２つの周波数の信号波の共振を抑制することができる。また、多層誘電体基板を製造中に、開口部、誘電体伝送路、抵抗体を一緒に作り込むことができ、二次的な組み立て作業を必要としないので、製造工程の簡素化、装置の低コスト化が可能となる。さらに、抵抗体を配する際に接着剤を使用しないので、高周波デバイスの侵食・汚染を起こす不活性ガスが発生することもない。【００３４】
なお、実施の形態１において、誘電体伝送路８０Ａ，８０Ｂの長さＬ２ａ，Ｌ２ｂを、それぞれλｇa／４，λｇｂ／４の奇数倍の長さに設定するようにしてもよい。同様に、インピーダンス変成器６０Ａ，６０Ｂの長さＬ１ａ，Ｌ１ｂを、それぞれ、λｇa／４，λｇｂ／４の奇数倍の長さに設定するようにしてもよい。また、実施の形態１では、誘電体伝送路８０Ａ，８０Ｂのλｇa／４，λｇｂ／４の長さを多層誘電体基板２の１層分で確保するべく、多層誘電体基板２の水平方向の長さによって設定したが、多層誘電体基板２の厚み方向の長さでλｇa／４，λｇｂ／４を確保するようにしてもよい。【００３５】
実施の形態２．
図１０は、実施の形態２の半導体パッケージの多層誘電体基板の内部階層構造の特に第１のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。図１１は、実施の形態２の半導体パッケージの多層誘電体基板の内部階層構造の特に第２のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。本実施の形態においては、実施の形態１のインピーダンス変成器を削除している。【００３６】
図１０を用いて、第１のキャビティ共振抑制回路２１Ａについて説明する。多層誘電体基板２の表層（第１層）の表層接地導体としてのグランドパターン１８のキャビティ端部またはその端部周辺に第１の開口部５０Ａ、すなわちグランドの抜きパターンを形成する。この開口部５０Ａの先の多層誘電体基板２内に、開口部５０Ａを介してキャビティ３３と電気的に結合する、第１の信号波の基板内実効波長λｇａの略１／４の長さを有する先端短絡の第１の誘電体伝送路８０Ａを形成する。この第１の誘電体伝送路８０Ａは、実施の形態１と同様、内層接地導体３５と、複数のグランドビア３０と、これら内層接地導体３５および複数のグランドビア３０の内部に配される誘電体によって構成される。但し、本実施の形態の場合は、短絡点は、内層接地導体３５によって形成されている。第１の誘電体伝送路８０Ａにおけるλｇａ／４の長さとは、開口部５０Ａから短絡先端の内層接地導体３５までの深さ（厚さ）Ｌ３ａである。電界最大となる開放点に開口部５０Ａが位置されかつこの開口部５０Ａに電界形成面に平行に抵抗体７０Ａを配することにより、電気壁のない終端条件を擬似的に作り、共振モードを抑圧する。【００３７】
次に、図１１を用いて、第２のキャビティ共振抑制回路２１Ｂについて説明する。グランドパターン１８のキャビティ端部またはその端部周辺に第２の開口部５０Ｂ、すなわちグランドの抜きパターンを形成する。この開口部５０Ｂの先の多層誘電体基板２内に、第２の信号波の基板内実効波長λｇｂの略１／４の長さを（Ｌ３ｂ）有する先端短絡の第２の誘電体伝送路８０Ｂを形成する。電界最大となる開放点に開口部５０Ｂが位置されかつこの開口部５０Ｂに電界形成面に平行に抵抗体７０Ｂを配することにより、電気壁のない終端条件を擬似的に作り、共振モードを抑圧する。第２の誘電体伝送路８０Ｂは、内部に導電板２５を有しており、この導電板２５は、第２の誘電体伝送路８０Ｂの導波路を迂回させて長くして略λｇｂ／４の長さ（Ｌ３ｂ）とする。そのため、多層誘電体基板２を厚くすることなく（多層基板の層数を増やすことなく）、波長の長い信号波に対応した誘電体伝送路を構成することができる。【００３８】
このような構成の実施の形態２においても、周波数ｆｏの第１信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路２１Ａと、周波数ｆｏ／２の第２信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路２１Ｂの２種の共振抑制回路が形成されているので、対象とする２つの周波数の信号波の共振を抑制することができる。なお、本実施の形態においても、第１のキャビティ共振抑制回路２１Ａおよび第２のキャビティ共振抑制回路２１Ｂの２種に限らず、さらに別の周波数の信号波の共振を抑制するキャビティ共振抑制回路が設けられてもよい。【００３９】
実施の形態３．
図１２は、実施の形態３の半導体パッケージの多層誘電体基板の内部階層構造の特に第１のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。図１３は、実施の形態３の半導体パッケージの多層誘電体基板の内部階層構造の特に第２のキャビティ共振抑制回路を詳細に示す部分拡大断面図である。【００４０】
図１２において、第１のキャビティ共振抑制回路２２Ａは、第１の開口部５０Ａ，第１のインピーダンス変成器６０Ａ，第１の結合開口６５Ａ，第１の誘電体伝送路８０Ａおよび第１の抵抗体ビア列３０ｅから構成される。すなわち、本実施の形態においては、誘電体伝送路８０Ａに設けられた先端短絡のグランドビア３０ｄと結合開口６５Ａとの間に誘電体基板の積層方向に抵抗体を配置している。詳細には、抵抗体を充填した抵抗体ビア列３０ｅを配置している。【００４１】
多層誘電体基板２の表層（第１層）の表層接地導体としてのグランドパターン１８のキャビティ端部またはその端部周辺に第１の開口部５０Ａ、すなわちグランドの抜きパターンを形成する。この開口部５０Ａの先の多層誘電体基板２内に、開口部５０Ａを介してキャビティ３３と電気的に結合する、信号波の基板内実効波長λｇａの略１／４の長さを有する第１のインピーダンス変成器６０Ａを形成する。第１のインピーダンス変成器６０Ａの略λｇａ／４の長さとは、図１２に示すように、開口部５０Ａから結合開口６５Ａまでの距離Ｌ３ａである。この第１のインピーダンス変成器６０Ａは、内層接地導体３５と、複数のグランドビア３０と、これら内層接地導体３５および複数のグランドビア３０の内部に配される誘電体によって構成される。【００４２】
開口部５０Ａから略λｇａ／４の長さの位置に配置される内層接地導体３５には、結合開口６５Ａ、すなわちグランドの抜きパターンが形成される。さらに、結合開口６５Ａの先には、任意の長さ（ただし信号波の基板内実効波長λｇａの略１／４より長い）を有する先端短絡の誘電体伝送路８０Ａが形成される。この誘電体伝送路８０Ａは、内層接地導体３５と、複数のグランドビア３０、３０ｄと、これら内層接地導体３５および複数のグランドビア３０の内部に配される誘電体によって構成される。【００４３】
先端短絡面を構成するグランドビア３０ｄと結合開口６５Ａとの間に抵抗体が充填されて形成される抵抗体ビア列３０ｅを設けており、抵抗体ビア列３０ｅは、図１０に示すように、誘電体伝送路８０Ａ内であって、先端短絡面を構成するグランドビア３０ｄから信号波の基板内実効波長λｇａの略１／４の長さ（Ｌ４ａ）の位置に配置される。この誘電体伝送路８０Ａの先端短絡点から略λｇａ／４の位置は、基板内実効波長λｇａの信号波にとっては、電界が最大となる開放点（オープン点）となり、この開放点に抵抗体ビア列３０ｅが設けられていることになる。また、抵抗体ビア列３０ｅは、誘電体伝送路８０Ａに形成される電界に平行に配されることになる。【００４４】
図１３において、第２のキャビティ共振抑制回路２２Ｂは、第２の開口部５０Ｂ，第２のインピーダンス変成器６０Ｂ，第２の結合開口６５Ｂ，第２の誘電体伝送路８０Ｂおよび抵抗体ビア列３０ｅから構成される。すなわち、抵抗体は、誘電体伝送路８０Ｂに設けられた先端短絡のグランドビア３０ｄと結合開口６５Ｂとの間に配置されている。【００４５】
グランドパターン１８のキャビティ端部またはその端部周辺に第２の開口部５０Ｂ、すなわちグランドの抜きパターンを形成する。この開口部５０Ｂの先の多層誘電体基板２内に、第２の信号波の基板内実効波長λｇｂの略１／４の長さ（Ｌ３ｂ）を有する第２のインピーダンス変成器６０Ｂを形成する。インピーダンス変成器６０Ｂは、内部に導電板２５を有しており、この導電板２５は、第２の誘電体伝送路８０Ｂの導波路を迂回させて長くして略λｇｂ／４の長さ（Ｌ３ｂ）とする。そのため、多層誘電体基板２を厚くすることなく（多層基板の層数を増やすことなく）、波長の長い信号波に対応したインピーダンス変成器を構成することができる。【００４６】
このような構成の実施の形態３においても、周波数ｆｏの第１信号波のキャビティ共振を抑制する第１のキャビティ共振抑制回路２２Ａと、周波数ｆｏ／２の第２信号波のキャビティ共振を抑制する第２のキャビティ共振抑制回路２２Ｂの２種のキャビティ共振抑制回路が形成されているので、対象とする２つの周波数の信号波の共振を抑制することができる。なお、本実施の形態においても、２種のキャビティ共振抑制回路に限らず、さらに別の周波数の信号波の共振を抑制するキャビティ共振抑制回路が設けられてもよい。【００４７】
また、本実施の形態においても、実施の形態２のものと同様に、インピーダンス変成器６０Ａ及びインピーダンス変成器６０Ｂを省略してもよい。さらには、第１のキャビティ共振抑制回路２２Ａの先端短絡面を構成するグランドビア３０ｄから抵抗体ビア列３０ｅまでの長さＬ４ａをλｇａ／４の奇数倍の長さに設定してもよいし、第２のキャビティ共振抑制回路２２Ｂの先端短絡面を構成するグランドビア３０ｄから抵抗体ビア列３０ｅまでの長さＬ４ｂをλｇｂ／４の奇数倍の長さに設定してもよい、同様に、第１のインピーダンス変成器６０Ａの長さＬ３ａをλｇａ／４の奇数倍の長さに設定するようにしてもよいし、第２のインピーダンス変成器６０Ｂの長さＬ３ｂをλｇｂ／４の奇数倍の長さに設定するようにしてもよい。【００４８】
なお、上記実施の形態では、高周波デバイスであるＭＭＩＣ３Ｂおよびミキサ３Ａを、多層誘電体基板２内に形成したＩＣ搭載凹部６内に収容する構成の高周波パッケージに本発明を適用するようにしたが、本発明は、ＩＣ搭載凹部６を持たない平坦な多層誘電体基板２の表層に高周波デバイスを搭載するような構成の高周波パッケージにも適用することができる。
【産業上の利用可能性】
【００４９】
以上のように、本発明にかかる多層誘電体基板および半導体パッケージは、高周波のＥＭＩ対策を講じる必要のあるＦＭ−ＣＷレーダなどの半導体電子機器に有用である。
【図１】
2009116403.tif 000003
【図２】
2009116403.tif 000004
【図３】
2009116403.tif 000005
【図４】
2009116403.tif 000006
【図５】
2009116403.tif 000007
【図６】
2009116403.tif 000008
【図７】
2009116403.tif 000009
【図８】
2009116403.tif 000010
【図９】
2009116403.tif 000011
【図１０】
2009116403.tif 000012
【図１１】
2009116403.tif 000013
【図１２】
2009116403.tif 000014
【図１３】
2009116403.tif 000015
【国際調査報告】
2009116403.tif 000016
2009116403.tif 000017
2009116403.tif 000018
2009116403.tif 000019