(57)【要約】  キャパシターアレイを用いて発振周波数を調整することが可能な電圧制御発振器において、ＰＬＬ回路の制御ループを切断してから発振信号に周波数変調をかける場合に、搬送周波数のドリフトを低減する。  この電圧制御発振器は、第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、第１及び第２のノードにそれぞれ接続された第１の端子を有する第１群及び第２群のキャパシターと、第１群及び第２群のキャパシターの第２の端子と基準電位との間にそれぞれ接続された第１群及び第２群のトランジスターと、第１群及び第２群のトランジスターにそれぞれ並列に接続された第１群及び第２群の抵抗とを含む。
2013136766.tif 000002
【特許請求の範囲】
【請求項１】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、前記第１のノードに接続された第１の端子を有する第１群のキャパシターと、前記第１群のキャパシターの第２の端子と基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第１群のトランジスターと、前記第１群のトランジスターにそれぞれ並列に接続された第１群の抵抗と、前記第２のノードに接続された第１の端子を有する第２群のキャパシターと、前記第２群のキャパシターの第２の端子と前記基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第２群のトランジスターと、前記第２群のトランジスターにそれぞれ並列に接続された第２群の抵抗とを含む電圧制御発振器と、
前記電圧制御発振器によって生成される発振信号を分周して分周信号を出力する分周回路と、
前記分周回路から出力される分周信号の少なくとも位相と基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路と、
前記誤差信号生成回路によって生成される誤差信号にローパスフィルター処理を施すことにより、前記電圧制御発振器の発振周波数を制御するための制御電圧を生成する第１のフィルター回路と、
前記第１のフィルター回路への誤差信号の供給をオン又はオフする第１のスイッチ回路と、
変調信号にローパスフィルター処理を施すことにより、前記電圧制御発振器の発振周波数を制御するための制御電圧を生成する第２のフィルター回路と、
前記第２のフィルター回路への変調信号の供給をオン又はオフする第２のスイッチ回路と、
前記第１のスイッチ回路及び前記第２のスイッチ回路を制御する制御回路と、
を具備する信号発生装置。
【請求項２】
前記制御回路は、前記電圧制御発振器に電源電圧が供給されてから、前記第１群及び第２群のキャパシターの容量値及び対応する前記第１群及び第２群の抵抗の抵抗値によってそれぞれ定まる時定数の最大値以上の期間が経過した後に、前記第１のスイッチ回路をオフさせて前記第２のスイッチ回路をオンさせる、
請求項１に記載の信号発生回路。
【請求項３】
前記制御回路は、前記電圧制御発振器に電源電圧が供給されてから、前記第１群及び第２群のトランジスターを一旦オンさせて前記第１群及び第２群のキャパシターの第２の端子の電荷を放電させ、前記第１群及び第２群のトランジスターの内の所定のトランジスターをオフさせて前記電圧制御発振器の発振周波数がロックされた後に、前記第１のスイッチ回路をオフさせて前記第２のスイッチ回路をオンさせる、
請求項１に記載の信号発生回路。
【請求項４】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、
前記第１のノードに接続された第１の端子を有する第１群のキャパシターと、
前記第１群のキャパシターの第２の端子と基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第１群のトランジスターと、
前記第１群のトランジスターにそれぞれ並列に接続された第１群の抵抗と、
前記第２のノードに接続された第１の端子を有する第２群のキャパシターと、
前記第２群のキャパシターの第２の端子と前記基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第２群のトランジスターと、
前記第２群のトランジスターにそれぞれ並列に接続された第２群の抵抗と、
を具備する電圧制御発振器。
【請求項５】
前記第１群のトランジスターのオン抵抗値の比と、対応する前記第１群のキャパシターの容量値の逆数の比とが略等しく、
前記第２群のトランジスターのオン抵抗値の比と、対応する前記第２群のキャパシターの容量値の逆数の比とが略等しい、
請求項４記載の電圧制御発振器。
【請求項６】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、
前記第１のノードに接続された第１の端子を有する第１のキャパシターと、
前記第２のノードに接続された第１の端子を有する第２のキャパシターと、
前記第１のキャパシターの第２の端子と前記第２のキャパシターの第２の端子との間に接続され、制御信号に従ってオン又はオフするトランジスターと、
前記第１のキャパシターの第２の端子と基準電位との間に接続された第１の抵抗と、
前記第２のキャパシターの第２の端子と前記基準電位との間に接続された第２の抵抗と、
を具備する電圧制御発振器。
【請求項７】
前記複数のトランジスターのオン抵抗値の比と、対応する前記第１群のキャパシターの容量値の逆数の比と、対応する前記第２群のキャパシターの容量値の逆数の比とが略等しい、請求項６記載の電圧制御発振器。
【請求項８】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、
前記第１のノードに接続された第１の端子を有する第１のキャパシターと、
前記第１のキャパシターの第２の端子と基準電位との間に接続された第１の抵抗と、
前記第１のキャパシターの第２の端子に接続されるソース端子又はドレイン端子を有するトランジスターと、
を具備する電圧制御発振器。
【請求項９】
請求項１〜３のいずれか１項記載の信号発生装置を具備する電子機器。
【請求項１０】
請求項４〜８のいずれか１項記載の電圧制御発振器を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシターアレイを用いて発振周波数を調整することが可能な電圧制御発振器（ＶＣＯ）、及び、そのような電圧制御発振器を用いて構成されるＰＬＬ（位相ロックドループ）回路を備えた信号発生装置に関する。さらに、本発明は、そのような電圧制御発振器又は信号発生装置を備えた電子機器等に関する。
【背景技術】
【０００２】
無線通信を行う電子機器において、電圧制御発振器を用いて構成されるＰＬＬ回路を備えた信号発生装置が用いられている。電圧制御発振器の発振周波数は、使用される無線通信チャンネルの搬送周波数又はそれに対応した局部発振周波数と一致するように、ＰＬＬ回路によって制御される。また、電圧制御発振器の制御電圧を変化させることによって、電圧制御発振器によって生成される発振信号に周波数変調をかけることができる。【０００３】
しかしながら、電圧制御発振器の発振周波数は、プロセス変動や温度変動によってばらつくので、発振周波数の調整（キャリブレーション）が必要になる場合がある。発振周波数を調整するためには、例えば、キャパシターアレイに含まれている複数のキャパシターを、スイッチ用の複数のトランジスターを用いて、選択的に電圧制御発振器に接続することが行われている。【０００４】
関連する技術として、特許文献１には、２つのノードの間に接続されたインダクターセクション及びバラクターセクションと、それらのノードの間に双方向に並列接続された２つのインバーターで構成されるネガティブＧｍセクションと、各々のノードに接続されたトリミングキャパシターアレイ及びバイアス回路とを備えた電圧制御発振器が開示されている。このバイアス回路は、キャパシターを切り離すトランジスターのドレインにバイアス電圧を与えることによって、寄生ダイオードがオンしないようにして、位相ノイズの増加を抑制することができる。ここで、バイアス電圧は、ネガティブＧｍセクションの増幅電圧よりも高くなるように設定される。【０００５】
また、特許文献２には、チップ占有面積を低減すると共に、ディジタル制御発振器（ＤＣＯ）の制御ゲインのばらつきを低減することを目的とする半導体集積回路が開示されている。このディジタル制御発振器は、発振トランジスターと共振回路とを含み、共振回路は、インダクタンスと周波数粗調整用可変容量アレーと周波数微調整用可変容量アレーとを含み、周波数粗調整用可変容量アレーは、所定ビット数の粗調整ディジタル制御信号によって制御される複数の粗調整容量ユニットセルを含み、周波数微調整用可変容量アレーは、所定ビット数の微調整ディジタル制御信号によって制御される複数の微調整容量ユニットセルを含み、粗調整容量ユニットセル及び微調整容量ユニットセルの容量値は、それぞれのバイナリウェイトに従って設定されている。【０００６】
ところで、キャパシターアレイに含まれているキャパシターを選択的に電圧制御発振器に接続するトランジスターがオフ状態である場合に、ドレインと半導体基板又はウエルとの間の電圧が変化すると、ドレインと基準電位（交流的な接地電位）との間の寄生容量が変化するので、電圧制御発振器に付加される容量が変化してしまう。【０００７】
電圧制御発振器に付加される容量が変化しても、ＰＬＬ回路が動作していれば、容量変化を吸収するように制御電圧が変化して、電圧制御発振器の発振周波数が変化することはない。しかしながら、ＰＬＬ回路の制御ループを切断してから、電圧制御発振器によって生成される発振信号に周波数変調をかける場合には、搬送周波数のドリフトが生じてしまう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００６−６０３９５号公報（要約書、段落００２４）
【特許文献２】特開２０１０−５６８５６号公報（要約書、請求項１）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の幾つかの観点によれば、キャパシターアレイを用いて発振周波数を調整することが可能な電圧制御発振器において、ＰＬＬ回路の制御ループを切断してから発振信号に周波数変調をかける場合に、搬送周波数のドリフトを低減することが可能となる。
【課題を解決するための手段】
【００１０】
以上の課題を解決するため、本発明の第１の観点に係る電圧制御発振器は、第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、第１のノードと第２のノードとの間に接続された少なくとも１つのインダクターと、第１のノードと第２のノードとの間に接続され、制御電圧に従って発振回路の発振周波数を制御する少なくとも一対の可変容量ダイオードと、第１のノードに接続された第１の端子を有する第１群のキャパシターと、第１群のキャパシターの第２の端子と基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第１群のトランジスターと、第１群のトランジスターにそれぞれ並列に接続された第１群の抵抗と、第２のノードに接続された第１の端子を有する第２群のキャパシターと、第２群のキャパシターの第２の端子と基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第２群のトランジスターと、第２群のトランジスターにそれぞれ並列に接続された第２群の抵抗とを具備する。【００１１】
ここで、第１群のトランジスターのオン抵抗値の比と、対応する第１群のキャパシターの容量値の逆数の比とが略等しく、第２群のトランジスターのオン抵抗値の比と、対応する第２群のキャパシターの容量値の逆数の比とが略等しいようにしても良い。【００１２】
また、本発明の第２の観点に係る電圧制御発振器は、第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、第１のノードと第２のノードとの間に接続された少なくとも１つのインダクターと、第１のノードと第２のノードとの間に接続され、制御電圧に従って発振回路の発振周波数を制御する少なくとも一対の可変容量ダイオードと、第１のノードに接続された第１の端子を有する第１群のキャパシターと、第２のノードに接続された第１の端子を有する第２群のキャパシターと、第１群のキャパシターの第２の端子と第２群のキャパシターの第２の端子との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする複数のトランジスターと、第１群のキャパシターの第２の端子と基準電位との間にそれぞれ接続された第１群の抵抗と、第２群のキャパシターの第２の端子と基準電位との間にそれぞれ接続された第２群の抵抗とを具備する。【００１３】
ここで、トランジスターのオン抵抗値の比と、対応する第１群のキャパシターの容量値の逆数の比と、対応する第２群のキャパシターの容量値の逆数の比とが略等しいようにしても良い。【００１４】
本発明の第１の観点に係る信号発生装置は、本発明の第１の観点に係る電圧制御発振器と、電圧制御発振器によって生成される発振信号を分周して分周信号を出力する分周回路と、分周回路から出力される分周信号の少なくとも位相と基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路と、誤差信号生成回路によって生成される誤差信号にローパスフィルター処理を施すことにより、電圧制御発振器の発振周波数を制御するための制御電圧を生成する第１のフィルター回路と、第１のフィルター回路への誤差信号の供給をオン又はオフする第１のスイッチ回路と、変調信号にローパスフィルター処理を施すことにより、電圧制御発振器の発振周波数を制御するための制御電圧を生成する第２のフィルター回路と、第２のフィルター回路への変調信号の供給をオン又はオフする第２のスイッチ回路と、電圧制御発振器に電源電圧が供給されてから、第１群及び第２群のキャパシターの容量値及び対応する第１群及び第２群の抵抗の抵抗値によってそれぞれ定まる時定数の最大値以上の期間が経過した後に、第１のスイッチ回路をオフさせて第２のスイッチ回路をオンさせる制御回路とを具備する。【００１５】
あるいは、制御回路が、電圧制御発振器に電源電圧が供給されてから、第１群及び第２群のトランジスターを一旦オンさせて第１群及び第２群のキャパシターの第２の端子の電荷を放電させ、第１群及び第２群のトランジスターの内の所定のトランジスターをオフさせて電圧制御発振器の発振周波数がロックされた後に、第１のスイッチ回路をオフさせて第２のスイッチ回路をオンさせるようにしても良い。その場合には、第１群及び第２群の抵抗を省略することができる。【００１６】
また、本発明の第２の観点に係る信号発生装置は、本発明の第２の観点に係る電圧制御発振器と、電圧制御発振器によって生成される発振信号を分周して分周信号を出力する分周回路と、分周回路から出力される分周信号の少なくとも位相と基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路と、誤差信号生成回路によって生成される誤差信号にローパスフィルター処理を施すことにより、電圧制御発振器の発振周波数を制御するための制御電圧を生成する第１のフィルター回路と、第１のフィルター回路への誤差信号の供給をオン又はオフする第１のスイッチ回路と、変調信号にローパスフィルター処理を施すことにより、電圧制御発振器の発振周波数を制御するための制御電圧を生成する第２のフィルター回路と、第２のフィルター回路への変調信号の供給をオン又はオフする第２のスイッチ回路と、電圧制御発振器に電源電圧が供給されてから、第１群及び第２群のキャパシターの容量値及び対応する第１群及び第２群の抵抗の抵抗値によってそれぞれ定まる時定数の最大値以上の期間が経過した後に、第１のスイッチ回路をオフさせて第２のスイッチ回路をオンさせる制御回路とを具備する。【００１７】
さらに、本発明の１つの観点に係る電子機器は、上記いずれかの電圧制御発振器、又は、上記いずれかの信号発生装置を具備する。
【発明の効果】
【００１８】
本発明の第１の観点によれば、第１群のトランジスターにそれぞれ並列に接続された第１群の抵抗と、第２群のトランジスターにそれぞれ並列に接続された第２群の抵抗とを設けることにより、あるいは、電圧制御発振器に電源電圧が供給されてから第１群及び第２群のトランジスターを一旦オンさせることにより、ＰＬＬ回路の制御ループを切断してから発振信号に周波数変調をかける際に、搬送周波数のドリフトを従来よりも低減することが可能となる。【００１９】
また、本発明の第２の観点によれば、第１群のキャパシターの第２の端子と基準電位との間にそれぞれ接続された第１群の抵抗と、第２群のキャパシターの第２の端子と基準電位との間にそれぞれ接続された第２群の抵抗とを設けることにより、複数のトランジスターがオン又はオフの動作を確実に行うことができると共に、ＰＬＬ回路の制御ループを切断してから発振信号に周波数変調をかける際に、搬送周波数のドリフトを従来よりも低減することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態に係る信号発生装置を用いた電子機器のブロック図。
【図２】図１に示すＶＣＯの第１の構成例を示す回路図。
【図３】図２に示すキャパシターＣ１３の両端電位の経時変化を示す図。
【図４】図１に示すＶＣＯの第２の構成例を示す回路図。
【発明を実施するための形態】
【００２１】
以下、本発明の実施形態について、図面を参照しながら詳しく説明する。
図１は、本発明の一実施形態に係る信号発生装置を用いた電子機器の構成例を示すブロック図である。本発明は、無線通信を行う無線マウス、無線キーボード、パーソナルコンピューター等の電子機器に適用することが可能である。
【００２２】
図１に示す電子機器は、発振回路１０と、ＰＬＬ回路２０と、ロック検出回路３０と、制御回路４０と、格納部５０と、受信系の回路６０〜６８と、送信系の回路７０〜７３とを含んでいる。これらの回路は、半導体集積回路装置に内蔵されても良い。ここで、ＰＬＬ回路２０〜制御回路４０、及び、送信系の回路７０〜７３は、基準信号に基づいて所望の周波数を有する送信信号を発生する信号発生装置を構成する。
【００２３】
発振回路１０は、水晶振動子等を用いて発振動作を行うことにより、所定の周波数を有する基準信号を生成する。水晶振動子を用いる場合に、水晶振動子は、半導体集積回路装置の外部に設けられても良いし、半導体集積回路装置に内蔵されても良い。あるいは、発振回路１０を省略して、半導体集積回路装置の外部から基準信号を供給するようにしても良い。
【００２４】
ＰＬＬ回路２０は、位相比較回路２１と、チャージポンプ（ＣＰ）２２と、スイッチ回路２３と、ループフィルター（ＬＦ）２４と、電圧制御発振器（ＶＣＯ）２５と、分周回路２６とを含んでいる。
【００２５】
位相比較回路２１及びチャージポンプ２２は、分周回路２６から出力される分周信号の少なくとも位相と発振回路１０から出力される基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路を構成する。
【００２６】
位相比較回路２１は、分周信号の位相と基準信号の位相とを比較することにより、両信号の位相の差に応じた誤差信号を出力しても良い。さらに、位相比較回路２１は、分周信号の周波数と基準信号の周波数とを比較することにより、両信号の位相及び周波数の差に応じた誤差信号を出力しても良い。チャージポンプ２２は、位相比較回路２１から出力される誤差信号に基づいてチャージポンプ動作を行うことにより、誤差信号を電流に変換して出力する。
【００２７】
スイッチ回路２３は、例えば、１つ又は複数のＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスター）によって構成され、制御回路４０から出力される制御信号に従って、ループフィルター２４への誤差信号の供給をオン又はオフする。なお、スイッチ回路２３は、位相比較回路２１とチャージポンプ２２との間に設けられても良い。
【００２８】
ループフィルター２４は、ローパス特性を有しており、チャージポンプ２２から出力される電流を電圧に変換する。即ち、ループフィルター２４は、誤差信号生成回路によって生成される誤差信号にローパスフィルター処理を施すことにより、ＶＣＯ２５の発振周波数を制御するための制御電圧ＶＣを生成する。
【００２９】
ＶＣＯ２５は、ループフィルター２４によって生成される制御電圧ＶＣが印加されたときに、制御電圧ＶＣに従う発振周波数で発振動作を行うことによって、発振信号を生成する。分周回路２６は、ＶＣＯ２５によって生成される発振信号を、制御回路４０によって設定された分周比で分周して、分周信号を生成する。
【００３０】
このようにして、ＰＬＬ回路２０は、分周回路２６によって分周された発振信号と基準信号とを比較して制御電圧ＶＣを生成し、制御電圧ＶＣを用いてＶＣＯ２５の発振周波数を制御することによって、基準信号の周波数を逓倍した発振周波数を有する発振信号を生成する。
【００３１】
受信系の回路は、ローノイズアンプ（ＬＮＡ）６０と、ミキサー６１〜６３と、分周回路６４と、位相シフト回路６５と、２つのバンドパスフィルター（ＢＰＦ）６６と、２つのリミッター（ＬＩＭ）６７と、復調回路６８とを含んでいる。
【００３２】
ローノイズアンプ６０は、外部から送信される電波（無線信号）を受信したアンテナ（ＡＮＴ）の出力電圧をローノイズで増幅することにより、受信信号を出力する。ミキサー６１は、ローノイズアンプ６０から出力される受信信号をＰＬＬ回路２０から出力される発振信号（局部発振信号）と掛け合わせて受信信号をダウンコンバートし、中間周波数信号を出力する。
【００３３】
分周回路６４は、ＰＬＬ回路２０から出力される局部発振信号を分周する。さらに、位相シフト回路６５は、分周回路６４の出力信号の位相を略９０°だけ回転させる。ミキサー６２は、ミキサー６１から出力される中間周波数信号を位相シフト回路６５の出力信号と掛け合わせて中間周波数信号をダウンコンバートし、Ｉ信号を出力する。一方、ミキサー６３は、ミキサー６１から出力される中間周波数信号を分周回路６４の出力信号と掛け合わせて中間周波数信号をダウンコンバートし、Ｑ信号を出力する。
【００３４】
Ｉ信号及びＱ信号は、それぞれのバンドパスフィルター６６及びリミッター６７を通過することにより帯域制限及び波形整形が施されて、復調回路６８に供給される。以下においては、図１に示す電子機器と外部との間の無線通信における変調方式として、ＧＦＳＫ（Gaussian filtered frequency shift keying）が用いられる場合について説明する。復調回路６８は、供給されるＩ信号及びＱ信号に対してＧＦＳＫに従う復調処理を施すことにより、Ｉ信号及びＱ信号を復調して受信データを得る。
【００３５】
復調回路６８によって得られた受信データは、制御回路４０に出力される。制御回路４０は、復調回路６８から出力される受信データや、オペレーターの操作等に基づいて、図１に示す電子機器の各部を制御する。また、制御回路４０は、送信データを送信系の回路に出力する。格納部５０は、例えば、レジスター等によって構成され、制御回路４０の制御の下で、ＶＣＯ２５のキャリブレーションに関する情報等を格納する。
【００３６】
送信系の回路は、パワーアンプ（ＰＡ）７０と、ディジタル−アナログ変換回路（ＤＡＣ）７１と、スイッチ回路７２と、ガウシアンフィルター７３とを含んでいる。
【００３７】
ＤＡＣ７１は、制御回路４０から出力される送信データにディジタル−アナログ変換処理を施すことにより、変調信号を生成する。スイッチ回路７２は、例えば、１つ又は複数のＭＯＳＦＥＴによって構成され、制御回路４０から出力される制御信号に従って、ガウシアンフィルター７３への変調信号の供給をオン又はオフする。ガウシアンフィルター７３は、ガウシアン特性を有するローパスフィルターであり、変調信号を帯域制限することにより、搬送波を変調するための制御電圧（変調電圧）ＶＭを生成する。
【００３８】
ＶＣＯ２５は、ガウシアンフィルター７３によって生成される変調電圧ＶＭが印加されたときに、変調電圧ＶＭに従う発振周波数で発振動作を行うことによって、発振信号（搬送波）を変調する。パワーアンプ７０は、ＶＣＯ２５によって変調された搬送波を電力増幅することにより、送信信号を生成してアンテナ（ＡＮＴ）に供給する。これにより、アンテナから外部に電波（無線信号）が送信される。
【００３９】
次に、図１に示す電子機器の動作例について説明する。
電子機器が受信モードにおいて無線信号を受信する際、又は、送信モードにおいて無線信号を送信する際に、制御回路４０は、スイッチ回路２３をオンし、分周回路２６に所定の分周比を設定して、ＰＬＬ回路２０を起動する。これにより、ＰＬＬ回路２０が発振信号を生成する。
【００４０】
受信モードにおいて、分周回路２６における分周比をＭＲ：１に設定することにより、分周回路２６が発振信号の周波数を１／ＭＲに分周するので、基準信号の周波数をＭＲ倍に逓倍した発振信号（局部発振信号）が得られる。一方、送信モードにおいて、分周回路２６における分周比をＭＴ：１に設定することにより、分周回路２６が局部発振信号の周波数を１／ＭＴに分周するので、基準信号の周波数をＭＴ倍に逓倍した発振信号（搬送波）が得られる。
【００４１】
さらに、送信モードにおいては、制御回路４０が、ＶＣＯ２５の発振周波数がロックされた後に、スイッチ回路２３をオフさせてスイッチ回路７２をオンさせることにより、搬送波が変調される。このように、送信モードにおいて、ＰＬＬ回路２０をオープンループとしてから送信を行うことにより、クローズドループ動作を行うために必要な回路の電源電圧を落とすことができるので、消費電力が削減される。
【００４２】
図２は、図１に示すＶＣＯ２５の第１の構成例を示す回路図である。図２に示すＶＣＯ２５は、電流源ＣＳと、ＰチャネルＭＯＳ電界効果トランジスターＱＰ１０及びＱＰ２０と、ＮチャネルＭＯＳ電界効果トランジスターＱＮ１０及びＱＮ２０とを含んでいる。これらは、ノードＮ１とノードＮ２との間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路を構成する。
【００４３】
また、ＶＣＯ２５は、ノードＮ１とノードＮ２との間に接続された少なくとも１つのインダクター（図２においては、２つのインダクターＬ１及びＬ２を示す）と、一対の可変容量ダイオード（バリキャップ又はバラクタダイオードともいう）Ｄ１１及びＤ２１と、もう一対の可変容量ダイオードＤ１２及びＤ２２とを含んでいる。
【００４４】
さらに、ＶＣＯ２５は、第１のキャパシターアレイを構成する第１群のキャパシターＣ１１〜Ｃ１３と、第１群のＮチャネルＭＯＳ電界効果トランジスターＱＮ１１〜ＱＮ１３と、第１群の抵抗Ｒ１１〜Ｒ１３と、第２のキャパシターアレイを構成する第２群のキャパシターＣ２１〜Ｃ２３と、第２群のＮチャネルＭＯＳ電界効果トランジスターＱＮ２１〜ＱＮ２３と、第２群の抵抗Ｒ２１〜Ｒ２３とを含んでいる。
【００４５】
電流源ＣＳは、例えば、ＰチャネルＭＯＳ電界効果トランジスター又は抵抗によって構成され、電源電位ＶＤＤに接続された一端を有する。トランジスターＱＰ１０は、電流源ＣＳの他端に接続されたソースと、ノードＮ１に接続されたドレインと、ノードＮ２に接続されたゲートとを有している。トランジスターＱＰ２０は、電流源ＣＳの他端に接続されたソースと、ノードＮ２に接続されたドレインと、ノードＮ１に接続されたゲートとを有している。
【００４６】
トランジスターＱＮ１０は、ノードＮ１に接続されたドレインと、電源電位ＶＳＳに接続されたソースと、ノードＮ２に接続されたゲートとを有している。トランジスターＱＮ２０は、ノードＮ２に接続されたドレインと、電源電位ＶＳＳに接続されたソースと、ノードＮ１に接続されたゲートとを有している。なお、電源電位ＶＤＤ及びＶＳＳの内の一方を接地電位としても良い。
【００４７】
可変容量ダイオードＤ１１は、ノードＮ１に接続されたアノードと、制御電圧ＶＣが印加されるカソードとを有している。また、可変容量ダイオードＤ２１は、ノードＮ２に接続されたアノードと、制御電圧ＶＣが印加されるカソードとを有している。可変容量ダイオードＤ１１及びＤ２１は、制御電圧ＶＣに従って発振回路の発振周波数を制御することにより、発振信号の周波数を設定する。
【００４８】
可変容量ダイオードＤ１２は、ノードＮ１に接続されたアノードと、変調電圧ＶＭが印加されるカソードとを有している。また、可変容量ダイオードＤ２２は、ノードＮ２に接続されたアノードと、変調電圧ＶＭが印加されるカソードとを有している。可変容量ダイオードＤ１２及びＤ２２は、変調電圧ＶＭに従って発振回路の発振周波数を制御することにより、発振信号に周波数変調をかける。なお、変調電圧ＶＭを制御電圧ＶＣと共に可変容量ダイオードＤ１１及びＤ２１のカソードに印加することにより、可変容量ダイオードＤ１２及びＤ２２を省略しても良い。
【００４９】
第１のキャパシターアレイを構成する第１群のキャパシターＣ１１〜Ｃ１３は、ノードＮ１に接続された第１の端子を有している。第１群のトランジスターＱＮ１１〜ＱＮ１３は、第１群のキャパシターＣ１１〜Ｃ１３の第２の端子にそれぞれ接続されたドレインと、交流的な接地電位である基準電位（図２においては電源電位ＶＳＳ）に接続されたソースと、制御信号Ｓ１１〜Ｓ１３がそれぞれ供給されるゲートとを有している。トランジスターＱＮ１１〜ＱＮ１３は、制御信号Ｓ１１〜Ｓ１３に従ってオン又はオフする。
【００５０】
また、第２のキャパシターアレイを構成する第２群のキャパシターＣ２１〜Ｃ２３は、ノードＮ２に接続された第１の端子を有している。第２群のトランジスターＱＮ２１〜ＱＮ２３は、第２群のキャパシターＣ２１〜Ｃ２３の第２の端子にそれぞれ接続されたドレインと、基準電位（図２においては電源電位ＶＳＳ）に接続されたソースと、制御信号Ｓ２１〜Ｓ２３がそれぞれ供給されるゲートとを有している。トランジスターＱＮ２１〜ＱＮ２３は、制御信号Ｓ２１〜Ｓ２３に従ってオン又はオフする。
【００５１】
対応するトランジスターがオンすることによってノードＮ１又はＮ２と電源電位ＶＳＳとの間に接続されたキャパシターは、インダクターＬ１及びＬ２や可変容量ダイオードＤ１１〜Ｄ２２と共に共振回路を構成する。ノードＮ１又はＮ２と電源電位ＶＳＳとの間に接続されるキャパシターの数が少ない場合には、ＶＣＯ２５の発振周波数が高くなり、ノードＮ１又はＮ２と電源電位ＶＳＳとの間に接続されるキャパシターの数が多い場合には、ＶＣＯ２５の発振周波数が低くなる。
【００５２】
図２に示す構成例においては差動増幅型のＶＣＯが用いられているので、第１群のキャパシターＣ１１〜Ｃ１３の容量値が、第２群のキャパシターＣ２１〜Ｃ２３の容量値とそれぞれ同一に設定されている。また、第１群のトランジスターＱＮ１１〜ＱＮ１３は、第２群のトランジスターＱＮ２１〜ＱＮ２３とそれぞれ同時にオン／オフするように制御される。
【００５３】
Ｎ個のキャパシターＣ１１〜Ｃ１３（Ｃ２１〜Ｃ２３）の容量値が互いに異なる場合には、制御回路４０がトランジスターＱＮ１１〜ＱＮ１３（ＱＮ２１〜ＱＮ２３）のオン／オフを制御することにより、２Ｎ通りの発振周波数を実現することができる。従って、複数の無線通信チャンネルの搬送周波数に対応して、ＶＣＯ２５の発振周波数を補正するキャリブレーションを行うことが可能である。
【００５４】
例えば、図１に示す制御回路４０は、無線通信に先立つキャリブレーションモードにおいて、無線通信において使用される複数の無線通信チャンネルについて、ノードＮ１又はＮ２と電源電位ＶＳＳとの間に接続されるキャパシターを変化させながらＰＬＬ回路２０の制御ループ特性を測定することにより、ＶＣＯ２５の発振周波数を補正するためのキャパシターに関する情報を格納部５０に格納しておく。
【００５５】
また、制御回路４０は、実際に無線通信を行う受信モード又は送信モードにおいて、格納部５０に格納されている情報を読み出して、その情報に基づいて制御信号Ｓ１１〜Ｓ１３及びＳ２１〜Ｓ２３を生成すると共に、ＶＣＯ２５を含むＰＬＬ回路２０に電源電圧（ＶＤＤ−ＶＳＳ）を供給するように電源回路を制御する。
【００５６】
ＶＣＯ２５に電源電圧が供給されてキャパシターＣ１１〜Ｃ１３及びＣ２１〜Ｃ２３の第１の端子における電位が上昇した際に、トランジスターＱＮ１１〜ＱＮ１３及びＱＮ２１〜ＱＮ２３の内のいずれかがオフしていると、オフしているトランジスターのドレイン電位も上昇する。その後、ドレイン電位は下降するが、トランジスターのオフ抵抗は、例えば、１０ＭΩ程度の非常に高い値であるので、トランジスターのオフ抵抗による放電のみでは、ドレイン電位が電源電位ＶＳＳに戻るまでに長い期間を要する。
【００５７】
一般に、Ｎチャネルトランジスターの場合には、Ｎ型のドレインとＰ型の半導体基板又はＰウエルとの間に寄生容量（空乏層容量）が存在しており、空乏層容量の容量値は、ＰＮ接合に印加される電圧に依存して変化する（谷口研二、宇野重康、「絵から学ぶ半導体デバイス工学」、昭晃堂、Ｐ４９参照）。なお、Ｐ型の半導体基板又はＰウエルには、電源電位ＶＳＳが供給される。従って、オフしているトランジスターのドレイン電位が下降すると、ドレインと電源電位ＶＳＳとの間の寄生容量の値が増加する。
【００５８】
その際に、図１に示すスイッチ回路２３がオンしていれば、ＰＬＬ回路２０における制御ループによってＶＣＯ２５の発振周波数が制御されるので、ＶＣＯ２５の発振周波数はドリフトしない。ところが、送信モードにおいて、寄生容量の値が変化している間に、スイッチ回路２３がオフしてＰＬＬ回路２０における制御ループが切断されると、発振信号（搬送波）の周波数がドリフトしてしまう。
【００５９】
そこで、本実施形態においては、第１群のトランジスターＱＮ１１〜ＱＮ１３にそれぞれ並列に接続された第１群の抵抗Ｒ１１〜Ｒ１３と、第２群のトランジスターＱＮ２１〜ＱＮ２３にそれぞれ並列に接続された第２群の抵抗Ｒ２１〜Ｒ２３とが設けられている。抵抗Ｒ１１〜Ｒ１３及びＲ２１〜Ｒ２３の抵抗値は、キャパシターの第２の端子に蓄積された電荷を放電する際の時定数を小さくするために、トランジスターのオフ抵抗よりも十分小さい値、例えば１００ｋΩ以下、望ましくは２０ｋΩ以下とする。
【００６０】
図１に示す制御回路４０は、ＶＣＯ２５に電源電圧が供給されてから、キャパシターＣ１１〜Ｃ１３及びＣ２１〜Ｃ２３の容量値、及び、対応する抵抗Ｒ１１〜Ｒ１３及びＲ２１〜Ｒ２３の抵抗値によってそれぞれ定まる時定数の最大値以上の期間が経過した後に、スイッチ回路２３をオフさせてスイッチ回路７２をオンさせる。
【００６１】
例えば、キャパシターＣ１１、Ｃ１２、・・・、Ｃ１３の容量値の比を、１：２：４：８：・・・としても良い。その場合に、抵抗Ｒ１１〜Ｒ１３の抵抗値が同一であれば、キャパシターＣ１３と抵抗Ｒ１３とによって定まる時定数が最大値となる。従って、制御回路４０は、ＶＣＯ２５に電源電圧が供給されてから、キャパシターＣ１３と抵抗Ｒ１３とによって定まる時定数以上の期間が経過した後に、スイッチ回路２３をオフさせてスイッチ回路７２をオンさせる。
【００６２】
また、第１群のトランジスターＱＮ１１、ＱＮ１２、・・・、ＱＮ１３のオン抵抗値の比と、対応するキャパシターＣ１１、Ｃ１２、・・・、Ｃ１３の容量値の逆数の比とを略等しくしても良い。例えば、キャパシターＣ１１、Ｃ１２、・・・、Ｃ１３の容量値の比が、１：２：４：８：・・・である場合に、トランジスターＱＮ１１、ＱＮ１２、・・・、ＱＮ１３のオン抵抗値の比を、１：１／２：１／４：１／８：・・・とする。
【００６３】
同様に、第２群のトランジスターＱＮ２１、ＱＮ２１、・・・、ＱＮ２３のオン抵抗値の比と、対応するキャパシターＣ２１、Ｃ２２、・・・、Ｃ２３の容量値の逆数の比とを略等しくしても良い。例えば、キャパシターＣ２１、Ｃ２２、・・・、Ｃ２３の容量値の比が、１：２：４：８：・・・である場合に、トランジスターＱＮ２１、ＱＮ２２、・・・、ＱＮ２３のオン抵抗値の比を、１：１／２：１／４：１／８：・・・とする。
【００６４】
その場合には、トランジスターの駆動能力を、キャパシターの容量値に合わせて設定することができる。トランジスターのオン抵抗値の設定は、例えば、ゲート長を一定にして、ゲート幅を変更することにより行われる。
【００６５】
図３は、図２に示すキャパシターＣ１３の両端電位の経時変化を示す図である。図３（ａ）は、ノードＮ１（キャパシターＣ１３の第１の端子）における直流電位の経時変化を示しており、図３（ｂ）は、ノードＮ３（キャパシターＣ１３の第２の端子）における直流電位の経時変化を示している。また、図３（ｂ）において、破線は、抵抗Ｒ１３が接続されていない場合を示し、実線は、抵抗Ｒ１３が接続されている場合を示している。
【００６６】
時刻ｔ０においてＶＣＯ２５に電源電圧が供給されると、図３（ａ）に示すように、ノードＮ１の電位が上昇する。また、トランジスターＱＮ１３がオフしていると、図３（ｂ）に示すように、ノードＮ３の電位も上昇する。図３（ｂ）に破線で示すように、抵抗Ｒ１３が接続されていない場合には、ノードＮ３の電位が電源電位ＶＳＳに戻るまでに長い期間を要する。一方、図３（ｂ）に実線で示すように、抵抗Ｒ１３が接続されている場合には、ノードＮ３の電位が電源電位ＶＳＳに戻るまでに要する期間が短縮される。
【００６７】
図１に示す制御回路４０は、ＶＣＯ２５に電源電圧が供給されてから、キャパシターＣ１３と抵抗Ｒ１３とによって定まる時定数以上の期間が経過して、ＶＣＯ２５の発振周波数が所定の周波数の近くにロックされた時刻ｔ１において、スイッチ回路２３をオフさせる。時刻ｔ１においては、ノードＮ３の電位が電源電位ＶＳＳに十分近付いているので、スイッチ回路２３をオフさせても、ＶＣＯ２５における搬送周波数のドリフトは狭い範囲内に抑えられる。
【００６８】
あるいは、制御回路４０は、ＶＣＯ２５に電源電圧が供給されてから、トランジスターＱＮ１１〜ＱＮ１３及びＱＮ２１〜ＱＮ２３を一旦オンさせて、キャパシターＣ１１〜Ｃ１３及びＣ２１〜Ｃ２３の第２の端子の電荷を放電させても良い。さらに、制御回路４０は、トランジスターＱＮ１１〜ＱＮ１３及びＱＮ２１〜ＱＮ２３の内の所定のトランジスターをオフさせてＶＣＯ２５の発振周波数がロックされた後に、スイッチ回路２３をオフさせてスイッチ回路７２をオンさせるようにしても良い。その場合には、図２に示す抵抗Ｒ１１〜Ｒ１３及びＲ２１〜Ｒ２３を省略することができる。
【００６９】
ここで、ＶＣＯ２５の発振周波数がロックされたか否かは、ＰＬＬ回路２０に電源電圧が供給されてから経過した時間に基づいて制御回路４０が判断しても良いし、ロック検出回路３０が判断しても良い。ロック検出回路３０は、発振回路１０から出力される基準信号と、ＰＬＬ回路２０から出力される分周信号とを比較することにより、それらの位相差に基づいて、ＰＬＬ回路がロックしているか否かを検出する。例えば、ロック検出回路３０は、基準信号と分周信号との位相差が所定の期間に亘って所定値以下である場合に、ＰＬＬ回路２０がロックしたことを検出する。
【００７０】
図４は、図１に示すＶＣＯ２５の第２の構成例を示す回路図である。電流源ＣＳ及びトランジスターＱＰ１０、ＱＰ２０、ＱＮ１０、ＱＮ２０によって構成される発振回路と、インダクターＬ１及びＬ２と、可変容量ダイオードＤ１１〜Ｄ２２とに関する接続は、図２に示す第１の構成例におけるのと同様である。なお、第２の構成例においては、電源電位ＶＳＳを接地電位としている。
【００７１】
さらに、ＶＣＯ２５は、第１のキャパシターアレイを構成する第１群のキャパシターＣ１１〜Ｃ１３と、第２のキャパシターアレイを構成する第２群のキャパシターＣ２１〜Ｃ２３と、複数のＮチャネルＭＯＳ電界効果トランジスターＱＮ１〜ＱＮ３と、第１群の抵抗Ｒ１１〜Ｒ１３と、第２群の抵抗Ｒ２１〜Ｒ２３とを含んでいる。
【００７２】
第１のキャパシターアレイを構成する第１群のキャパシターＣ１１〜Ｃ１３は、ノードＮ１に接続された第１の端子を有している。また、第２のキャパシターアレイを構成する第２群のキャパシターＣ２１〜Ｃ２３は、ノードＮ２に接続された第１の端子を有している。
【００７３】
複数のトランジスターＱＮ１〜ＱＮ３は、第１群のキャパシターＣ１１〜Ｃ１３の第２の端子にそれぞれ接続されたドレイン又はソースと、第２群のキャパシターＣ２１〜Ｃ２３の第２の端子にそれぞれ接続されたソース又はドレインと、制御信号Ｓ１〜Ｓ３がそれぞれ供給されるゲートとを有している。トランジスターＱＮ１〜ＱＮ３は、制御信号Ｓ１〜Ｓ３に従ってオン又はオフする。
【００７４】
対応するトランジスターがオンすることによってノードＮ１とノードＮ２との間に接続されたキャパシターは、インダクターＬ１及びＬ２や可変容量ダイオードＤ１１〜Ｄ２２と共に共振回路を構成する。ノードＮ１とノードＮ２との間に接続されるキャパシターの数が少ない場合には、ＶＣＯ２５の発振周波数が高くなり、ノードＮ１とノードＮ２との間に接続されるキャパシターの数が多い場合には、ＶＣＯ２５の発振周波数が低くなる。
【００７５】
図４に示す構成例においては差動増幅型のＶＣＯが用いられているので、第１群のキャパシターＣ１１〜Ｃ１３の容量値が、第２群のキャパシターＣ２１〜Ｃ２３の容量値とそれぞれ同一に設定されている。
【００７６】
ここで、トランジスターＱＮ１〜ＱＮ３のドレイン及びソースをフローティングとしておくと、オン又はオフの動作を確実に行うことができないおそれがある。そこで、本実施形態においては、第１群のキャパシターＣ１１〜Ｃ１３の第２の端子（トランジスターＱＮ１〜ＱＮ３のドレイン又はソース）と基準電位（図４においては電源電位ＶＳＳ）との間にそれぞれ接続された第１群の抵抗Ｒ１１〜Ｒ１３を設けている。
【００７７】
さらに、トランジスターＱＮ１〜ＱＮ３の内のいずれかがオフしたときに、オフしたトランジスターにリーク電流が流れないように、好ましくは第１群の抵抗Ｒ１１〜Ｒ１３の抵抗値と同じ抵抗値をそれぞれ有する第２群の抵抗Ｒ２１〜Ｒ２３が、第２群のキャパシターＣ２１〜Ｃ２３の第２の端子（トランジスターＱＮ１〜ＱＮ３のソース又はドレイン）と基準電位との間にそれぞれ接続されている。
【００７８】
抵抗Ｒ１１〜Ｒ１３及びＲ２１〜Ｒ２３の抵抗値は、キャパシターの第２の端子に蓄積された電荷を放電する際の時定数を小さくするために、例えば１００ｋΩ以下、望ましくは２０ｋΩ以下とする。
【００７９】
ＶＣＯ２５に電源電圧が供給されてキャパシターＣ１１〜Ｃ１３及びＣ２１〜Ｃ２３の第１の端子における電位が上昇した際に、トランジスターＱＮ１〜ＱＮ３のドレイン電位及びソース電位も上昇する。その後、ドレイン電位及びソース電位は下降するが、それに伴って、ドレインと電源電位ＶＳＳとの間の寄生容量及びソースと電源電位ＶＳＳとの間の寄生容量の値が増加する。
【００８０】
その際に、図１に示すスイッチ回路２３がオンしていれば、ＰＬＬ回路２０における制御ループによってＶＣＯ２５の発振周波数が制御されるので、ＶＣＯ２５の発振周波数はドリフトしない。ところが、送信モードにおいて、寄生容量の値が変化している間に、図１に示すスイッチ回路２３がオフしてＰＬＬ回路２０における制御ループが切断されると、発振信号（搬送波）の周波数がドリフトしてしまう。
【００８１】
そこで、図１に示す制御回路４０は、ＶＣＯ２５に電源電圧が供給されてから、キャパシターＣ１１〜Ｃ１３及びＣ２１〜Ｃ２３の容量値、及び、対応する抵抗Ｒ１１〜Ｒ１３及びＲ２１〜Ｒ２３の抵抗値によってそれぞれ定まる時定数の最大値以上の期間が経過した後に、スイッチ回路２３をオフさせてスイッチ回路７２をオンさせる。
【００８２】
例えば、キャパシターＣ１１、Ｃ１２、・・・、Ｃ１３の容量値の比を、１：２：４：８：・・・としても良い。その場合に、抵抗Ｒ１１〜Ｒ１３の抵抗値が同一であれば、キャパシターＣ１３と抵抗Ｒ１３とによって定まる時定数が最大値となる。従って、制御回路４０は、ＶＣＯ２５に電源電圧が供給されてから、キャパシターＣ１３と抵抗Ｒ１３とによって定まる時定数以上の期間が経過して、ＶＣＯ２５の発振周波数が所定の周波数の近くにロックされた後に、スイッチ回路２３をオフさせてスイッチ回路７２をオンさせる。
【００８３】
また、トランジスターＱＮ１、ＱＮ２、・・・、ＱＮ３のオン抵抗値の比と、第１のキャパシターアレイにおいて対応する第１群のキャパシターＣ１１、Ｃ１２、・・・、Ｃ１３の容量値の逆数の比と、第２のキャパシターアレイにおいて対応する第２群のキャパシターＣ２１、Ｃ２２、・・・、Ｃ２３の容量値の逆数の比とを略等しくしても良い。
【００８４】
例えば、キャパシターＣ１１、Ｃ１２、・・・、Ｃ１３の容量値の比、及び、キャパシターＣ２１、Ｃ２２、・・・、Ｃ２３の容量値の比が、１：２：４：８：・・・である場合に、トランジスターＱＮ１、ＱＮ２、・・・、ＱＮ３のオン抵抗値の比を、１：１／２：１／４：１／８：・・・とする。その場合には、トランジスターの駆動能力を、キャパシターの容量値に合わせて設定することができる。
【００８５】
以上の実施形態においては、ＭＯＳＦＥＴを用いる場合について説明したが、その他の電界効果トランジスターやバイポーラトランジスターを用いても良い。バイポーラトランジスターを用いる場合には、バイポーラトランジスターのベース、エミッター、コレクターが、電界効果トランジスターのゲート、ソース、ドレインに相当する。また、本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００８６】
１０…発振回路、２０…ＰＬＬ回路、２１…位相比較回路、２２…チャージポンプ、２３…スイッチ回路、２４…ループフィルター、２５…ＶＣＯ、２６…分周回路、３０…ロック検出回路、４０…制御回路、５０…格納部、６０…ローノイズアンプ、６１〜６３…ミキサー、６４…分周回路、６５…位相シフト回路、６６…バンドパスフィルター、６７…リミッター、６８…復調回路、７０…パワーアンプ、７１…ＤＡＣ、７２…スイッチ回路、７３…ガウシアンフィルター、ＣＳ…電流源、ＱＰ１０、ＱＰ２０…ＰチャネルＭＯＳ電界効果トランジスター、ＱＮ１〜ＱＮ２３…ＮチャネルＭＯＳ電界効果トランジスター、Ｌ１、Ｌ２…インダクター、Ｄ１１〜Ｄ２２…可変容量ダイオード、Ｃ１１〜Ｃ２３…キャパシター、Ｒ１１〜Ｒ２３…抵抗。
【図１】
2013136766.tif 000003
【図２】
2013136766.tif 000004
【図３】
2013136766.tif 000005
【図４】
2013136766.tif 000006
【手続補正書】
【提出日】平成25年6月7日(2013.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、前記第１のノードに接続された第１の端子を有する第１群のキャパシターと、前記第１群のキャパシターの第２の端子と基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第１群のトランジスターと、前記第１群のトランジスターにそれぞれ並列に接続された第１群の抵抗と、前記第２のノードに接続された第１の端子を有する第２群のキャパシターと、前記第２群のキャパシターの第２の端子と前記基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第２群のトランジスターと、前記第２群のトランジスターにそれぞれ並列に接続された第２群の抵抗とを含む電圧制御発振器と、
前記電圧制御発振器によって生成される発振信号を分周して分周信号を出力する分周回路と、
前記分周回路から出力される分周信号の少なくとも位相と基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路と、
前記誤差信号にローパスフィルター処理を施すことにより、前記電圧制御発振器の発振周波数を制御するための制御電圧を生成する第１のフィルター回路と、
前記第１のフィルター回路への前記誤差信号の供給をオン又はオフする第１のスイッチ回路と、
変調信号にローパスフィルター処理を施すことにより、前記電圧制御発振器の発振周波数を制御するための制御電圧を生成する第２のフィルター回路と、
前記第２のフィルター回路への変調信号の供給をオン又はオフする第２のスイッチ回路と、
前記第１のスイッチ回路及び前記第２のスイッチ回路を制御する制御回路と、
を具備する信号発生装置。
【請求項２】
前記制御回路は、前記電圧制御発振器に電源電圧が供給されてから、前記第１群及び第２群のキャパシターの容量値及び対応する前記第１群及び第２群の抵抗の抵抗値によってそれぞれ定まる時定数の最大値以上の期間が経過した後に、前記第１のスイッチ回路をオフさせて前記第２のスイッチ回路をオンさせる、
請求項１に記載の信号発生装置。
【請求項３】
前記制御回路は、前記電圧制御発振器に電源電圧が供給されてから、前記第１群及び第２群のトランジスターを一旦オンさせて前記第１群及び第２群のキャパシターの第２の端子の電荷を放電させ、前記第１群及び第２群のトランジスターの内の所定のトランジスターをオフさせて前記電圧制御発振器の発振周波数がロックされた後に、前記第１のスイッチ回路をオフさせて前記第２のスイッチ回路をオンさせる、
請求項１に記載の信号発生装置。
【請求項４】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、
前記第１のノードに接続された第１の端子を有する第１のキャパシターと、
前記第１のキャパシターの第２の端子と基準電位との間にそれぞれ接続され、それぞれの制御信号に従ってオン又はオフする第１のトランジスターと、
前記第１のトランジスターと並列に接続された第１の抵抗と、
前記第２のノードに接続された第１の端子を有する第２のキャパシターと、
前記第第１のキャパシターの第２の端子と前記基準電位との間にそれぞれ接続され、制御信号に従ってオン又はオフする第２のトランジスターと、
前記第２のトランジスターと並列に接続された第２の抵抗と、
を具備する電圧制御発振器と、
前記電圧制御発振器によって生成される発振信号を分周して分周信号を出力する分周回路と、
前記分周回路から出力される分周信号の少なくとも位相と基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路と、
前記誤差信号にローパスフィルター処理を施すことにより、前記電圧制御発振器の発振周波数を制御するための制御電圧を生成するフィルター回路と、
前記フィルター回路への前記誤差信号の供給をオン又はオフするスイッチ回路と、
前記スイッチ回路を制御する制御回路と、
を含む信号発生装置。
【請求項５】
前記第１のキャパシターの容量値と前記第１の抵抗値により定まる時定数を第１の時定数とし、前記第２のキャパシターの容量値と前記第２の抵抗の抵抗値により定まる時定数を第２の時定数とした場合に、前記制御回路は、前記第１の時定数と前記第２の時定数の最大値以上の期間が前記電圧制御発振器に電源電圧が供給されてから経過した後に、前記スイッチ回路をオフさせる、
請求項４に記載の信号発生装置。
【請求項６】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、
前記第１のノードに接続された第１の端子を有する第１のキャパシターと、
前記第２のノードに接続された第１の端子を有する第２のキャパシターと、
前記第１のキャパシターの第２の端子と前記第２のキャパシターの第２の端子との間に接続され、制御信号に従ってオン又はオフするトランジスターと、
前記第１のキャパシターの第２の端子と基準電位との間に接続された第１の抵抗と、
前記第２のキャパシターの第２の端子と前記基準電位との間に接続された第２の抵抗と、
を具備する電圧制御発振器と、
前記電圧制御発振器によって生成される発振信号を分周して分周信号を出力する分周回路と、
前記分周回路から出力される分周信号の少なくとも位相と基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路と、
前記誤差信号生成回路によって生成される前記誤差信号にローパスフィルター処理を施すことにより、前記電圧制御発振器の発振周波数を制御するための制御電圧を生成するフィルター回路と、
前記フィルター回路への前記誤差信号の供給をオン又はオフするスイッチ回路と、
前記スイッチ回路を制御する制御回路と、
を含む信号発生装置。
【請求項７】
前記第１のキャパシターの容量値と前記第１の抵抗値により定まる時定数を第１の時定数とし、前記第２のキャパシターの容量値と前記第２の抵抗の抵抗値により定まる時定数を第２の時定数とした場合に、前記制御回路は、前記第１の時定数と前記第２の時定数の最大値以上の期間が前記電圧制御発振器に電源電圧が供給されてから経過した後に、前記スイッチ回路をオフさせる、
請求項６に記載の信号発生装置。
【請求項８】
第１のノードと第２のノードとの間に接続されるインダクタンス及び容量に応じた周波数で発振動作を行う発振回路と、
前記第１のノードに接続された第１の端子を有する第１のキャパシターと、
前記第１のキャパシターの第２の端子と基準電位との間に接続された第１の抵抗と、
前記第１のキャパシターの第２の端子に接続されるソース端子又はドレイン端子を有するトランジスターと、
を具備する電圧制御発振器と、
前記電圧制御発振器によって生成される発振信号を分周して分周信号を出力する分周回路と、
前記分周回路から出力される分周信号の少なくとも位相と基準信号の少なくとも位相とを比較することにより、それらの差に応じた誤差信号を生成する誤差信号生成回路と、
前記誤差信号生成回路によって生成される前記誤差信号にローパスフィルター処理を施すことにより、前記電圧制御発振器の発振周波数を制御するための制御電圧を生成するフィルター回路と、
前記フィルター回路への前記誤差信号の供給をオン又はオフするスイッチ回路と、
前記スイッチ回路を制御する制御回路と、
を含む信号発生装置。
【請求項９】
前記第１のキャパシターの容量値と前記第１の抵抗値により定まる時定数を第１の時定数とした場合に、前記制御回路は、前記電圧制御発振器に電源電圧が供給されてから前記第１の時定数以上の期間が経過した後に、前記スイッチ回路をオフさせる、
請求項８に記載の信号発生装置。
【請求項１０】
請求項１〜９のいずれか１項記載の信号発生装置を具備する電子機器。
【国際調査報告】
2013136766.tif 000007
2013136766.tif 000008
2013136766.tif 000009
2013136766.tif 000010
2013136766.tif 000011
2013136766.tif 000012