(57)【要約】［課題］出力信号の品質劣化を低減する増幅器および増幅方法を提供すること。［解決手段］本発明に係る増幅器は、増幅部と、増幅部の入力信号に応じて増幅部に印加する変調電圧を決定する電源変調部と、増幅部の特性をモデル化して増幅部の歪み補償を行う第一のプリディストータと、第一のプリディストータの入力信号と増幅部の出力信号に基づいて第一のプリディストータのパラメータを制御する第一の制御部と、電源変調部の入力信号を変調する第二のプリディストータと、増幅部のＦＥＴのドレイン電圧のＲＦ成分を除いた信号と電源変調部の入力信号に基づいて第二のプリディストータを制御する第２の制御部を有し、ＦＥＴのドレイン電圧のＲＦ成分を除いた信号が線形になるような補正をすることを特徴とする。
2013145748.tif 000002
【特許請求の範囲】
【請求項１】
増幅部と、
前記増幅部の入力信号に応じて前記増幅部に印加する変調電圧を決定する電源変調部と、
前記増幅部の特性をモデル化して、前記増幅部の歪み補償を行う第一のプリディストータと、
前記第一のプリディストータの入力信号と前記増幅部の出力信号に基づいて、前記第一のプリディストータのパラメータを制御する第一の制御部と、
前記電源変調部の入力信号を変調する第二のプリディストータと、
前記増幅部のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のドレイン電圧のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）成分を除いた信号と、前記電源変調部の入力信号に基づいて、前記第二のプリディストータを制御する第２の制御部を有し、
前記ＦＥＴのドレイン電圧のＲＦ成分を除いた信号が線形になるような補正をすることを特徴とする増幅器。
【請求項２】
前記ＦＥＴのドレインに設置され、前記ＦＥＴのドレイン電圧からＲＦ成分を除いた信号を出力するローパスフィルタを有することを特徴とする、請求項１記載の増幅器。
【請求項３】
前記第二の制御部は、前記増幅部の入力信号と前記ＦＥＴのドレイン電圧のＲＦ成分を除いた信号を比較して、歪みの逆特性パラメータを演算して、前記第二のプリディストータを制御することを特徴する請求項１記載の増幅器。
【請求項４】
前記第一の制御部は、前記増幅部の入力信号と前記増幅部の出力信号を比較して、歪みの逆特性パラメータを演算して、前記第一のプリディストータを制御することを特徴する請求項１記載の増幅器。
【請求項５】
前記電源変調部は、前記増幅部の入力信号を線形に増幅して出力する線形増幅部と、前記増幅部の入力信号を振幅値に応じて加工するシェーピング部を備えることを特徴とする請求項１記載の増幅器。
【請求項６】
前記増幅部は、ＦＥＴと、入力整合部と、入力ＲＦチョークと、電源と、出力整合部と、出力ＲＦチョークとを有することを特徴とする、請求項１記載の増幅器。
【請求項７】
前記ＦＥＴを、バイポーラトランジスタ或いは電子管に置き換えたことを特徴とする、請求項１記載の増幅器。
【請求項８】
増幅部の入力信号を増幅する増幅方法であって、
電源変調部において前記増幅部の入力信号に応じて前記増幅部に印加する変調電圧を決定し、
前記増幅部の特性をモデル化して前記増幅部の歪み補償を行う第一のプリディストータの入力信号と前記増幅部の出力信号に基づいて、前記第一のプリディストータのパラメータを制御し、
第二のプリディストータにおいて前記電源変調部の入力信号を変調し、
前記増幅部のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のドレイン電圧のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）成分を除いた信号と、前記電源変調部の入力信号に基づいて、前記第二のプリディストータを制御し、
前記ＦＥＴのドレイン電圧のＲＦ成分を除いた信号が線形になるように補正をすることを特徴とする増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器および増幅方法に関する。
【背景技術】
【０００２】
近年の無線通信に用いられるデジタル変調方式には、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）や多値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｏｎ）などの変調フォーマットが採用される。これらの変調フォーマットでは、シンボル間の遷移が振幅変調を伴う。このため、これらの変調フォーマットで変調された送信信号は、時間とともに振幅が変化する。送信信号と搬送波信号が混合した信号は、入力信号と呼ばれる。入力信号の送信時に入力信号を増幅する増幅器について、研究及び開発が行われている。なお、入力信号はＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）信号と呼ばれることがある。【０００３】
出力信号強度がダイナミックレンジ内で広く変化するように入力信号を高い効率で増幅する方式としてポーラ変調方式が知られている。ポーラ変調方式の例として、包絡線除去・復元（ＥＥＲ：  Ｅｎｖｅｌｏｐ  Ｅｌｉｍｉｎａｔｉｏｎ  ａｎｄ  Ｒｅｓｔｏｒａｔｉｏｎ）方式、及び、包絡線追跡（ＥＴ： Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ）方式が知られている。ＥＥＲ方式では、まず送信信号を、位相成分と振幅成分とに分解する。一定の振幅を有する位相成分は増幅部に入力される。増幅部は効率が最大となる飽和点付近で動作する。一方、振幅成分は電源変調部に入力され、増幅される。電源変調部の出力電圧は、増幅部の電源として用いられる。このような構成を有する増幅部は、送信信号の位相成分と振幅成分とを合成する乗算器として動作する。【０００４】
一方、ＥＴ方式においても、送信信号の振幅成分は電源変調部により増幅され、電源変調部の出力電圧は増幅部の電源として用いられる。ただし、ＥＥＲ方式では増幅部に一定の振幅を有する位相変調信号のみが入力され、ＥＴ方式では振幅成分と位相成分の両方を含む送信信号が増幅部に入力される。ＥＴ方式においては、ＥＥＲ方式に比べて増幅の効率が低い。しかしＥＴ方式では、増幅部において振幅成分と位相成分とを合成するタイミングについて要求される精度が高くない。このため、ＥＴ方式はＥＥＲ方式に比べ実現が容易である。【０００５】
関連する技術として、ＥＴ方式の増幅器が特許文献１に開示される。【０００６】
図８を参照して、関連する技術に係る増幅器と、電源変調部と増幅回路近傍の電圧波形が説明される。増幅器は、増幅部１００と、電源変調部３００と、負荷１９００とを有する。増幅部１００は、チョークコイル１０１と、増幅回路１０２と、整合回路１０３とを有する。ここでは一例として、増幅回路１０２としてＦＥＴ（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）が用いられる構成が説明される。【０００７】
電源変調部３００は、入力される信号を増幅し、電圧を出力する。チョークコイル１０１は、増幅部１００に入力される電流に含まれ搬送周波数を有する高周波成分の通過を抑制する。増幅回路１０２は、電源変調部３００から供給される電源に基づいて、ゲート端子に入力された電流に比例して増幅された電流をドレイン端子からソース端子に流す。整合回路１０３は、増幅回路１０２のインピーダンス整合を行う。【０００８】
関連する技術に係る増幅器の動作が説明される。【０００９】
まず、電源変調部３００は、送信信号から抽出されたエンベロープ信号の電圧３０００を増幅し、増幅後の電圧３１００を出力する。一方、増幅回路１０２では、電源変調部３００から供給される電源に基づいて、ゲート端子に入力される入力信号に比例して増幅された電流がドレイン端子からソース端子に流れる。負荷１９００において、ドレイン端子からソース端子に流れる電流に比例した電圧が出力される。ドレイン端子の電圧３２００は、増幅後の電圧３１００と同程度の周波数成分を有する電圧３４００ａと、搬送周波数成分を有する電圧３４００ｂとの和である。【００１０】
図８に示されるように、電源変調部３００はエンベロープ信号の電圧３０００を増幅し、増幅された電圧３１００を出力する。増幅された電圧３１００の周波数域において、チョークコイル１０１のインピーダンスが無視できる値とみなせるとすれば、増幅後の電圧３１００と電圧３４００ａとは同じ波形となる。つまり、エンベロープ信号の電圧３０００は電圧３４００ａに比例する。図９Ａおよび９Ｂは、エンベロープ信号の電圧３０００と電圧３４００ａとの関係を示す。理想的には、図９Ａのように、エンベロープ信号の電圧３０００は電圧３４００ａに比例する。但し、電源変調部３００を構成するオペアンプ等のゲインは、周波数依存性を有するため、ある程度の比例関係からのずれは予期されていた。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−７４６７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、発明者による実験により、エンベロープ信号の電圧３０００と電圧３４００ａについて、比例関係からずれた測定値が予期されていたよりも多いことが判明した。図９Ｂは、エンベロープ信号の電圧３０００と電圧３４００ａの測定値の分布を示す。この比例関係からのずれにより、入力信号に対応する電圧３４００ａは適切に制御されない。増幅回路１０２の出力信号の品質が劣化するという課題があった。【００１３】
本発明は上記課題を解決し、出力信号の品質劣化を低減する増幅器および増幅方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る増幅器は、増幅部と、増幅部の入力信号に応じて増幅部に印加する変調電圧を決定する電源変調部と、増幅部の特性をモデル化して増幅部の歪み補償を行う第一のプリディストータと、第一のプリディストータの入力信号と増幅部の出力信号に基づいて第一のプリディストータのパラメータを制御する第一の制御部と、電源変調部の入力信号を変調する第二のプリディストータと、増幅部のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のドレイン電圧のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）成分を除いた信号と電源変調部の入力信号に基づいて第二のプリディストータを制御する第２の制御部を有し、ＦＥＴのドレイン電圧のＲＦ成分を除いた信号が線形になるような補正をすることを特徴とする。【００１５】
本発明に係る増幅方法は、増幅部の入力信号を増幅する増幅方法であって、電源変調部において増幅部の入力信号に応じて増幅部に印加する変調電圧を決定し、増幅部の特性をモデル化して増幅部の歪み補償を行う第一のプリディストータの入力信号と増幅部の出力信号に基づいて第一のプリディストータのパラメータを制御し、第二のプリディストータにおいて電源変調部の入力信号を変調し、増幅部のＦＥＴのドレイン電圧のＲＦ成分を除いた信号と電源変調部の入力信号に基づいて第二のプリディストータを制御し、ＦＥＴのドレイン電圧のＲＦ成分を除いた信号が線形になるように補正をすることを特徴とする。
【発明の効果】
【００１６】
本発明により、出力信号の品質劣化を低減する増幅器および増幅方法を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、第１の実施形態に係る増幅器の機能ブロックの一例を示す。
【図２】図２は、第２の実施形態に係る増幅器の機能ブロックの一例を示す。
【図３】図３は、第３の実施形態に係る増幅器の機能ブロックの一例を示す。
【図４】図４は、第３の実施形態に係る増幅器の変形例の機能ブロックを示す。
【図５】図５は、第３の実施形態に係る増幅器の変形例の機能ブロックを示す。
【図６】図６は、ＬＰＦ１５００の回路の一例を示す。
【図７】図７は、第４の実施形態に係る増幅器の機能ブロックの一例を示す。
【図８】図８は、関連する技術に係る増幅器と電源変調部と増幅回路近傍の電圧波形とを示す。
【図９Ａ】図９Ａは、エンベロープ信号の電圧３３００と電圧３４００ａとの関係の一例を示す。
【図９Ｂ】図９Ｂは、エンベロープ信号の電圧３３００と電圧３４００ａとの関係の一例を示す。
【図１０Ａ】図１０Ａは、制御部の制御例に係る関係式を示す。
【図１０Ｂ】図１０Ｂは、制御部の制御例に係る関係式を示す。
【図１０Ｃ】図１０Ｃは、制御部の制御例に係る関係式を示す。
【図１０Ｄ】図１０Ｄは、制御部の制御例に係る関係式を示す。
【図１１Ａ】図１１Ａは、シェーピング部の制御例に係る関係式を示す。
【図１１Ｂ】図１１Ｂは、シェーピング部の制御例に係る関係式を示す。
【図１２】図１２は、第１の実施形態に係る増幅器の動作の一例を示すフローチャートである。
【発明を実施するための形態】
【００１８】
発明を実施するための最良の形態が図面を参照して詳細に説明される。ただし、本発明は以下に示す実施形態に限定されない。
［第１の実施形態］
図１を参照して、第１の実施形態に係る増幅器の構成が説明される。
【００１９】
本実施形態に係る増幅器は、増幅部１００と、電源変調部３００と、第一のプリディストータ６００と、第一の制御部７００と、第二のプリディストータ２００と、第２の制御部４００とを有する。電源変調部３００は、増幅部の入力信号に応じて増幅部に印加する変調電圧を決定する。第一のプリディストータ６００は、増幅部の特性をモデル化して、増幅部の歪み補償を行う。第一の制御部７００は、第一のプリディストータの入力信号と増幅部の出力信号に基づいて、第一のプリディストータのパラメータを制御する。第二のプリディストータ２００は、電源変調部の入力信号を変調する。第二の制御部４００は、  増幅部１００のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１０２のドレイン電圧のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）成分を除いた信号と、電源変調部３００の入力信号に基づいて、第二のプリディストータ２００を制御する。本実施形態の増幅器は、ＦＥＴ１０２のドレイン電圧のＲＦ成分を除いた信号が線形になるような補正をする。
【００２０】
本実施形態に係る増幅器は、出力信号の品質劣化を低減する。
［第２の実施形態］
図２を参照して、第２の実施形態に係る増幅器の構成が説明される。
【００２１】
増幅器は、増幅部１００と、プリディストータ２００と、電源変調部３００と、制御部４００とを有する。
【００２２】
増幅部１００に、入力信号が入力される。増幅部１００は、入力信号を増幅して出力する。
【００２３】
本実施形態に係る増幅器は、さらにフィルタ５００を有する。増幅部１００は、チョークコイル１０１と、増幅回路１０２とを有する。ここでは一例として、増幅回路１０２としてＦＥＴが用いられる構成が説明される。
【００２４】
本実施形態に係る増幅部１００は、整合回路１０３をさらに有する。
【００２５】
本実施形態に係る増幅器は、プリディストータ６００と、制御部７００と、アップコンバータ８００と、ダウンコンバータ９００と、シェーピング部１０００、エンベロープ抽出部２０００と、分岐部２１００と、負荷１９００とをさらに有する。また、増幅部１００は、整合回路１０４と、チョークコイル１０５と、電源１０６とをさらに有する。
【００２６】
プリディストータ２００は、入力された電気信号に歪みを付与し、歪みが付与された電気信号を出力する。本実施形態においては、送信信号から抽出されたエンベロープ信号がプリディストータ２００に入力される。プリディストータ２００は、エンベロープ信号に歪みを付与する。プリディストータ２００は、歪みが付与されたエンベロープ信号を出力する。また、入力信号は、送信信号と搬送波信号とを混合して得られた信号である。ここで、電気信号の歪みは、ある時点における信号の振幅の変化または位相の変化を含む。
【００２７】
電源変調部３００は、入力された信号を増幅し、電圧を出力する。本実施形態では、プリディストータ２００により歪みが付与されたエンベロープ信号が電源変調部３００に入力される。電源変調部３００は、歪みが付与されたエンベロープ信号を増幅して、電圧を出力する。電源変調部３００は、歪みが付与されたエンベロープ信号に基づいて、増幅部１００に電源を供給する。電源変調部３００は、例えばオペアンプとスイッチングとの組み合わせにより実現される。
【００２８】
制御部４００は、増幅部１００の出力信号とプリディストータ２００により歪みが付与されたエンベロープ信号とに基づいて、プリディストータ２００が付与する歪みを制御する。本実施形態では、図８における電圧３２００および３５００、またはいずれか一方が増幅部１００の出力信号と呼ばれる。
【００２９】
チョークコイル１０１は、電源変調部３００の出力端子と増幅回路１０２のドレイン端子の間に接続される。チョークコイル１０１は、電源変調部３００から増幅回路１０２に流れる電流に含まれる搬送周波数を有する高周波成分の通過を抑制する。このようにして電源変調部３００はチョークコイル１０１を介して増幅回路１０２に電源を供給する。
【００３０】
増幅回路１０２には、チョークコイル１０１を介して電源変調部３００から電源が供給される。増幅回路１０２は、入力信号を増幅する。増幅回路１０２は、増幅された入力信号を基に出力信号を生成して出力する。具体的には、ゲート端子に入力された入力信号に対応する電流に比例して増幅された電流がドレイン端子からソース端子に流れる。図示しない負荷において、ドレイン端子からソース端子に流れる電流に比例した電圧が出力される。
【００３１】
フィルタ５００は、増幅回路１０２のドレイン端子と制御部４００の間に接続される。フィルタ５００は、増幅回路１０２が出力する出力信号に含まれる搬送周波数を有する成分の電圧を減衰させる。フィルタ５００は、上記の成分を減衰させた出力信号を制御部４００に出力する。
【００３２】
整合回路１０３は、増幅回路１０２の出力端子と図示しない負荷とに接続される。整合回路１０３は、増幅回路１０２のインピーダンス整合を行う。増幅回路１０２は、整合回路１０３を介して出力信号を図示しない負荷に出力する。また、制御部４００は、増幅回路１０２から整合回路１０３に入力される出力信号と送信信号から抽出されプリディストータ２００により歪みが付与されたエンベロープ信号とに基づいて、プリディストータ２００が付与する歪みを制御する。具体的には、増幅回路１０２から整合回路１０３に入力される出力信号が、フィルタ５００を介して制御部４００に入力される。制御部４００は、フィルタ５００の出力信号とプリディストータ２００により歪みが付与されたエンベロープ信号とに基づいて、プリディストータ２００が付与する歪みを制御する。
【００３３】
次に、増幅部１００の出力信号と送信信号から抽出されプリディストータ２００により歪みが付与されたエンベロープ信号とに基づく、制御部４００によるプリディストータ２００の制御の手続きが、具体例として説明される。ここでは一例として、ｉｎｄｉｒｅｃｔ  ｌｅａｒｎｉｎｇ  ａｌｇｏｒｉｔｈｍを用いて説明される。
【００３４】
プリディストータ２００に入力されるエンベロープ信号をｘｉ、プリディストータ２００により歪みが付与されたエンベロープ信号をｕｉ、増幅部１００が出力する出力信号をｙｉとし、多項式モデルの次数をｊ、時系列のタップをｉとする。このとき、プリディストータ２００は、パラメータｇを含む、図１０Ａに示される関係式に従って、プリディストータ２００に入力されるエンベロープ信号に歪みを付与する。なお、パラメータｇは図１０Ｂに示される関係式を満たすように定められる。パラメータｇは、例えば最小二乗法或いは勾配法などを用いて求められる。このようにして制御部４００はパラメータを決定する。制御部４００は、決定されたパラメータを用いて、プリディストータ２００が付与する歪みを制御する。上記の処理により、プリディストータ２００は、電源変調部３００以降の回路において生じる、出力信号の歪みの逆特性をエンベロープ信号に付与する。
【００３５】
なお、プリディストータ２００は、増幅部１００のメモリ効果による歪みを補償するために、例えば、図１０Ｃに示される関係式に従って歪みを制御してもよい。図１０Ｃに示される関係式は、図１０Ａに示される関係式にタップの寄与が追加された関係式である。パラメータｇは、例えば、図１０Ｄに示される関係式を満たすように定められる。
【００３６】
本実施形態に係る増幅器の動作が、図１２のフローチャートを参照して説明される。
【００３７】
まず、送信信号と搬送波信号が混合した入力信号と、入力信号から抽出されたエンベロープ信号が増幅器に入力される。プリディストータ２００に、エンベロープ信号が入力される。プリディストータ２００は、入力されたエンベロープ信号に歪みを付与する（図１２のステップＳ１）。プリディストータ２００は、歪みを付与したエンベロープ信号を出力する。電源変調部３００は、プリディストータ２００により歪みが付与されたエンベロープ信号の振幅に応じて、増幅部１００に印加する電源電圧を増減する（ステップＳ２）。増幅部１００は、入力信号を増幅する（ステップＳ３）。具体的には、増幅部１００は、電源変調部３００より供給された電源電圧に基づいて、入力信号を増幅する。制御部４００に、プリディストータ２００により歪みが付与されたエンベロープ信号と増幅部１００の出力信号とが入力される。制御部４００は、増幅部１００の出力信号とエンベロープ信号とに基づいて、プリディストータ２００が付与する歪みを制御する（ステップＳ４）。
【００３８】
出力信号の品質が劣化する原因が以下において考察される。
【００３９】
図９Ｂに示される、エンベロープ信号の電圧３０００と電圧３４００ａの関係の比例関係からのずれは、電源変調部３００を含む電源変調部３００以降の回路が有する特性に起因する。例えば、電源変調部３００のゲインは周波数依存性を有するので、電源変調部３００における増幅特性は周波数によって一定ではない。また、チョークコイル１０１のインピーダンスは、増幅後の電圧３１００の周波数域においては、ゼロではない。通信容量の大容量化に伴い、エンベロープ信号の周波数の帯域は拡大している。上記の特性に起因する、比例関係からのずれは、より顕著になっている。
【００４０】
プリディストータ６００に、送信信号が入力される。プリディストータ６００は、入力された送信信号に歪みを付与する。プリディストータ６００は、歪みを付与した送信信号を分岐部２１００に出力する。具体的には、プリディストータ６００は、制御部７００により制御される歪みを、入力された送信信号に付与する。プリディストータ６００による歪みの付与の手順の具体例は後述される。
【００４１】
分岐部２１００は、プリディストータ６００により歪みが付与された送信信号を２つに分岐し、一方の信号をエンベロープ抽出部２０００に出力し、他方の信号をアップコンバータ８００に出力する。
【００４２】
アップコンバータ８００は、プリディストータ６００により歪みが付与された送信信号と図示しない搬送波信号とを混合して入力信号を生成する。アップコンバータ８００は、入力信号を出力する。上記の手続により、送信信号がアップコンバートされる。
【００４３】
ダウンコンバータ９００は、増幅部１００の出力信号と、図示しない搬送波信号とを混合する。上記の手続により、ダウンコンバータ９００は、出力信号をダウンコンバートする。ダウンコンバータ９００は、ダウンコンバートした信号を、制御部７００に出力する。アップコンバータ８００およびダウンコンバータ９００は、一般的なミキサにより実現される。
【００４４】
エンベロープ抽出部２０００は、分岐部２１００により入力され、歪みが付与された送信信号から、エンベロープ成分を抽出する。エンベロープ抽出部２０００は、抽出したエンベロープ成分をエンベロープ信号としてシェーピング部１０００に出力する。
【００４５】
シェーピング部１０００は、エンベロープ信号の電圧の振幅に応じて、電圧波形のシェーピング処理を行う。
【００４６】
シェーピング部１０００における処理が、以下において具体的に説明される。シェーピング関数は、図１１Ａに示される関係式で表される関数であるとする。プリディストータ６００により歪みを付加された送信信号がｕｉであるとする。シェーピング部１０００の出力信号は、図１１Ｂに示される関係式で表される。
【００４７】
制御部７００に、プリディストータ６００に入力される送信信号と同じ信号が入力される。制御部７００は、プリディストータ６００に入力される送信信号と同じ信号とダウンコンバータ９００から入力された信号とに基づいて、増幅部１００の出力信号の歪特性またはその逆特性を求める。制御部７００は、得られた結果を基に、プリディストータ６００を制御する。
【００４８】
プリディストータ２００に、シェーピング部１０００の出力信号が入力される。プリディストータ２００は、シェーピング部１０００の出力信号に歪みを付与する。プリディストータ２００は、歪みが付与された信号を出力する。
【００４９】
制御部４００は、シェーピング部１０００の出力信号と増幅回路１０２の出力信号とに基づいて、プリディストータ２００が付与する歪みを制御する。フィルタ５００は増幅回路１０２のドレイン端子に入力される信号に含まれる搬送周波数域の成分の電圧を低減する。フィルタ５００により搬送周波数域の成分の電圧が低減された、増幅回路１０２のドレイン端子に印加される電圧が、制御部４００に入力される。制御部４００は、シェーピング部１０００の出力信号とフィルタ５００より入力される電圧とに基づいて、プリディストータ２００が付与する歪みを制御する。
【００５０】
本実施形態に係る増幅器は、プリディストータ２００と、制御部４００を備える。プリディストータ２００に、送信信号から抽出されプリディストータ２００により歪みが付与されたエンベロープ信号が入力される。プリディストータ２００は、エンベロープ信号に歪みを付与する。制御部４００は、増幅部１００の出力信号とエンベロープ信号とに基づいて、プリディストータ２００が付与する歪みを制御する。電源変調部３００以降の回路において生じる出力信号の歪みの逆特性が、エンベロープ信号に付与される。プリディストータ２００により逆特性の歪みが付与されたエンベロープ信号に、電源変調部３００および電源変調部３００以降の回路において生じる歪みが付与される。これにより、図９Ｂに示されるようなエンベロープ信号の電圧３０００と電圧３４００ａの関係の比例関係からのずれが抑制される。その結果、入力信号に対応した電圧３４００ａの適切な制御が可能になり、増幅部１００の出力信号の品質劣化が低減する。
【００５１】
本実施形態に係る増幅器においては、制御部４００が、プリディストータ２００により歪みが付与されたエンベロープ信号と増幅部１００の出力信号とに基づいて、プリディストータ２００が付与する歪みを制御する。
【００５２】
本実施形態に係る増幅器においては、制御部４００は、チョークコイル１０１が出力する出力信号とエンベロープ信号とに基づいて、プリディストータ２００が付与する歪みを制御する。
【００５３】
これにより、制御部４００は、電源変調部３００および電源変調部３００より後段で、且つ増幅回路１０２のドレイン端子以前の回路において生じる出力信号の歪みの逆特性をより適切に決定する。
【００５４】
好適には、制御部４００は、フィルタ５００の出力信号とエンベロープ信号とに基づいて、プリディストータ２００が付与する歪みを制御する。
【００５５】
本実施形態に係る増幅器では、整合回路１０３によりインピーダンス整合が行われるので、増幅回路１０２において生じる出力信号の歪みを抑制することができる。
【００５６】
整合回路１０４は、アップコンバータ８００より前段の出力インピーダンスと、増幅回路１０２の入力インピーダンスを整合する。
【００５７】
チョークコイル１０５は、電源１０６のバイアス電圧を増幅回路１０２に伝えて、増幅回路１０２のゲートバイアスを定める。
【００５８】
本実施形態に係る増幅器は、２つのプリディストータ、すなわち、プリディストータ６００とプリディストータ２００とを備える。増幅回路１０２の出力信号に含まれる歪みの補償は、プリディストータ６００とプリディストータ２００により分担される。プリディストータ６００およびプリディストータ２００それぞれにおける補償量が低減されるので、１つのプリディストータで歪みを補償する構成と比べて、プリディストータ６００が補償できる範囲が拡大する。その結果、プリディストータ２００は、増幅部１００の出力信号が有する歪みをさらに補償することができる。出力信号の品質が向上する。
［第３の実施形態］
図３を参照して、第３の実施形態に係る増幅器を説明する。
【００５９】
第３の実施形態に係る増幅器は、さらに、ＤＳＰ１８００と、ＤＡＣ１１００と、ＡＤＣ１７００と、ＬＰＦ１３００、１６００と、ＢＰＦ１２００とを有する。ＤＳＰ１８００は、論理的出力Ｏ１、Ｏ２、及び論理的入力Ｉ１、Ｉ２を有する。なお、ＤＳＰ、ＤＡＣ，ＡＤＣ、ＬＰＦ及びＢＰＦは、それぞれ、Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ、Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ、Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ及びＢａｎｄ  Ｐａｓｓ  Ｆｉｌｔｅｒの略語である。
【００６０】
ＤＳＰ１８００は出力端子Ｏ２よりベースバンド信号のデジタル信号を出力する。ベースバンド信号のデジタル信号は、ＤＡＣ１１００に入力される。ＤＡＣ１１００は、入力されたデジタル信号をアナログ信号に変換し、送信信号として出力する。送信信号は、ＬＰＦ１３００を介してアップコンバータ８００に入力される。アップコンバータ８００は、図示しない発振器より出力される搬送波信号と送信信号とを混合し入力信号を生成する。アップコンバータ８００は、生成された入力信号を出力する。入力信号は、ＢＰＦ１２００を介して増幅部１００に入力される。
【００６１】
増幅部１００の出力信号の大部分は負荷１９００に供給されるが、出力信号の一部はダウンコンバータ９００とＬＰＦ１６００を介して、ベースバンド信号にダウンコンバートされる。ダウンコンバートされたベースバンド信号は、ＡＤＣ１７００でデジタル信号に変換される。変換されたデジタル信号は、ＤＳＰ１８００の入力端子Ｉ２に入力される。
【００６２】
増幅部１００の歪補償を行うプリディストータ６００および制御部７００は、ＤＳＰ１８００に集約される。
【００６３】
制御部７００が、増幅部１００の出力信号の歪特性または逆特性を算出する手順が説明される。具体例として、様々な実装形態とアルゴリズムが提案されているが、ここでは例として、多項式モデルを用いたｉｎｄｉｒｅｃｔ  ｌｅａｒｎｉｎｇ  ａｌｇｏｒｉｔｈｍが説明される。
【００６４】
入力ベースバンド信号をｘｉ、プリディストータ６００により歪みが付与された送信信号をｕｉ（図３のＯ２）、増幅部１００の出力信号をダウンコンバートして得られたベースバンド信号のデジタル信号（図３のＩ２）をｙｉとする。多項式モデルの次数をｊ、 時系列のタップをｉとする。プリディストータ６００は、プリディストータ６００に入力される送信信号に、図１０Ａに示される関係式で表される歪みを付与する。パラメータｇは、図１０Ｂに示される関係式を満たすように定められる。上記のパラメータｇは、最小二乗法或いは勾配法などを用いて求められる。求められたパラメータｇを用いて、制御部７００はプリディストータ６００を制御する。増幅部１００の出力信号の逆歪み特性がベースバンド信号に付与される。
【００６５】
ベースバンド信号ｘｉは、ダウンコンバートされたベースバンド信号のデジタル信号ｙｉに同期する。ベースバンド信号ｘｉとデジタル信号ｙｉとの相関係数が演算され、相関係数の値が最も高くなるように、ＤＳＰ１８００内での信号の遅延が調整される。
【００６６】
送信信号の振幅成分は、ＤＳＰ１８００のＯ１より出力され、ＤＡＣ１１００とＬＰＦ１４００を経由して、エンベロープ信号に変換される。図２におけるエンベロープ抽出部２０００は、ＤＳＰ１８００およびＤＡＣ１１００により実現される。エンベロープ信号は電源変調部３００に入力される。電源変調部３００は、入力されたエンベロープ信号を増幅する。電源変調部３００は、チョークコイル１０１を介して増幅回路１０２に電力を供給する。
【００６７】
増幅回路１０２の出力信号は、ＬＰＦ１５００により搬送周波数域の成分が低減され、ＡＤＣ１７００によりデジタル信号に変換される。ＡＤＣ１７００は、変換されたデジタル信号をＤＳＰ１８００のＩ１に出力する。このとき、増幅回路１０２からみたＬＰＦ１５００のインピーダンスと増幅回路１０２のインピーダンスとの整合を維持するように、ＬＰＦ１５００が構成される。さらに、ベースバンドの周波数域においては、ゲインおよび位相がフラットな周波数依存性を有し、搬送周波数域においてはゲインが小さくなるように、ＬＰＦ１５００が構成される。
【００６８】
本実施形態に係る増幅器は、プリディストータ６００、プリディストータ２００、シェーピング部１０００がＤＳＰ１８００において逐次動作することにより、増幅部１００の温度変化特性や、経年変化特性に対応して安定した歪補償を行う。
【００６９】
図４に示されるように、プリディストータ６００に入力される送信信号と同じ信号の代わりに、プリディストータ６００の出力信号が制御部７００に入力されてもよい。また、シェーピング部１０００の出力信号の代わりに、プリディストータ６００の出力信号がプリディストータ２００に入力されてもよい。図４は、プリディストータ６００の出力信号として、分岐部２１００の出力信号がプリディストータ２００に入力する例を示す。
【００７０】
上述の構成においては、多項式モデルを用いて、制御部７００がプリディストータ６００において付与される歪みを決定する例を示したが、これに限定されない。プリディストータ６００に入力される送信信号の振幅に応じて、ＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）内に蓄積された補正を基に変調が行われてもよい。増幅部１００の出力信号の歪みについてのモデルを仮定し、その逆モデルを演算してもよい。本発明の増幅器の構成は上記の実施形態に限定されない。
【００７１】
図５に示すように、１つのプリディストータ２２００が、シェーピング部１０００の機能とプリディストータ２００の機能を有してもよい。
【００７２】
増幅部１００の前にプリアンプが配置されてもよい。
【００７３】
なお、ＤＳＰ１８００を、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）などのプロセッサと併用して構成してもよい。
【００７４】
次に、ＬＰＦ１５００の一例が説明される。図６は、図３におけるＬＰＦ１５００の回路の一例を示す。
【００７５】
ＬＰＦ１５００は、抵抗１５０１ａ、１５０１ｂとキャパシタ１５０２ａ、１５０２ｂを含む。増幅回路１０２からみたインピーダンスが高くない場合は、増幅回路１０２の整合に影響しないように、抵抗１５０１ａに大きい値が設定される。この他のパラメータは、ＡＤＣ１７００の入力インピーダンスを負荷１７０１として、ベースバンド信号の周波数域ではゲインがフラットな周波数依存性を有し、搬送周波数域ではゲインが小さくなるように、設定される。
【００７６】
抵抗１５０１ａ、１５０１ｂの代わりにインダクタが用いられてもよい。抵抗の段数は、２段或いは３段以上でもよい。ＬＰＦ１５００として、バターワースフィルタやチェビシェフフィルタなどが用いられてもよい。
［第４の実施形態］
第４の実施形態に係る増幅器が、図７を参照して説明される。
【００７７】
図７は、図３における増幅部１００に増幅回路を追加した構成を示す。図７に示す増幅器において、２つの増幅回路は、プッシュプル動作する。本実施形態においては、増幅回路としてＦＥＴを用いた構成が説明されるが、これに限定されない。
【００７８】
図７において、入力信号は、整合回路１０４を通過して、トランス１０８を介して電源１０９と合成される。合成された信号は、ＦＥＴ１１０ａとＦＥＴ１１０ｂのゲート端子に入力される。電源１０９は、ＦＥＴ１１０ａおよびＦＥＴ１１０ｂのゲート電圧を制御することにより、増幅部１００がＡＢ級、Ｂ級、およびＣ級のいずれの動作点で動作するかを決定する。電源変調部３００の出力電力ｍｏｄが、トランス１０７を介してＦＥＴ１１０ａと１１０ｂに供給される。トランス１０７は、整合回路１０３を介して、図示しない負荷に出力電力を供給する。
【００７９】
ＦＥＴ１１０ａおよび１１０ｂのドレイン端子の電圧は、抵抗１１２ａおよび１１２ｂによって分圧されて、ＬＰＦ１５００を介してＡＤＣ１７００に入力される。ＬＰＦ１５００に対して、抵抗１１２ａおよび１１２ｂの抵抗値は、第３の実施形態に係る抵抗１５０１ａの抵抗値の２倍の値である。この他のパラメータは第３の実施形態と同じである。このような構成により、本実施形態に係るＬＰＦ１５００は、第３の実施形態に係るＬＰＦ１５００と同一の特性を有する。
【００８０】
なお、プッシュプル回路は上記の構成に限定されず、他のプッシュプル回路の構成が適用されてもよい。
【００８１】
また、上記の構成では、２つのＦＥＴからの出力電圧がＬＰＦ１５００に入力されるが、いずれか一方のＦＥＴからの出力電圧がＬＰＦ１５００に入力されてもよい。
【００８２】
以上、好ましい実施形態を挙げて本発明を説明したが、本発明は必ずしも上記実施形態に限定されるものではなく、その技術的思想の範囲内においてさまざまに変形して実施することができる。また、本発明には上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。
【００８３】
例えば上述の実施形態において、増幅回路１０２として主にＦＥＴを用いて説明したが、バイポーラトランジスタや電子管を用いてもよい。
【００８４】
増幅回路１０２としてバイポーラトランジスタを使用した場合、チョークコイル１０１の出力信号はバイポーラトランジスタのコレクタ端子に入力され、入力信号はバイポーラトランジスタのベース端子に入力される。
【００８５】
この出願は２０１２年３月３０日に出願された日本出願特願２０１２−０８１５９５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００８６】
本発明は上記の実施形態に限定されるものではなく、通信に用いられる増幅器及び増幅方法に好適に適用可能である。
【符号の説明】
【００８７】
１００  増幅部
１０１、１０５  チョークコイル
１０２  増幅回路
１０３、１０４  整合回路
１０６、１０９  電源
１０７、１０８  トランス
１１０ａ、１１０ｂ  ＦＥＴ
１１２ａ、１１２ｂ、１５０１ａ、１５０１ｂ  抵抗
２００、６００、２２００  プリディストータ
３００  電源変調部
４００、７００  制御部
５００  フィルタ
８００  アップコンバータ
９００  ダウンコンバータ
１０００  シェーピング部
１１００  ＤＡＣ
１２００  ＢＰＦ
１３００、１４００、１５００、１６００  ＬＰＦ
１５０２ａ、１５０２ｂ  キャパシタ
１７００  ＡＤＣ
１７０１、１９００  負荷
１８００  ＤＳＰ
２０００  エンベロープ抽出部
２１００  分岐部
【図１】
2013145748.tif 000003
【図２】
2013145748.tif 000004
【図３】
2013145748.tif 000005
【図４】
2013145748.tif 000006
【図５】
2013145748.tif 000007
【図６】
2013145748.tif 000008
【図７】
2013145748.tif 000009
【図８】
2013145748.tif 000010
【図９Ａ】
2013145748.tif 000011
【図９Ｂ】
2013145748.tif 000012
【図１０Ａ】
2013145748.tif 000013
【図１０Ｂ】
2013145748.tif 000014
【図１０Ｃ】
2013145748.tif 000015
【図１０Ｄ】
2013145748.tif 000016
【図１１Ａ】
2013145748.tif 000017
【図１１Ｂ】
2013145748.tif 000018
【図１２】
2013145748.tif 000019
【国際調査報告】
2013145748.tif 000020
2013145748.tif 000021
2013145748.tif 000022
2013145748.tif 000023