(57)【要約】  画素領域（２ａ、２ｂ）に二次元状に配列された画素（１０）毎に画素出力線（１４）を設け、記憶領域（３ａ、３ｂ）まで延伸させた画素出力線（１４）に記憶ユニット（２０）を接続する。記憶ユニット（２０）は、書き込み側トランジスタ（２１）、読み出し側トランジスタ（２２）、104フレームの信号を保持する記憶部（２４）を備える。全画素は同時に光電荷蓄積を実行し、光電荷の蓄積により生成した信号を画素出力線（１４）に出力する。記憶ユニット（２０）では、書き込みトランジスタ（２１）をオンして１回の露光毎に異なる記憶部（２４）のサンプリングトランジスタを順にオンさせることで各キャパシタに信号を順番に保持し、バースト撮影終了後に全ての画素信号を逐次読み出す。ＣＣＤのように全ゲート負荷が一斉に駆動されないので、消費電力が抑制され高速駆動が可能となるため、従来よりも高速のバースト撮影が行える。
2009150828.tif 000002
【特許請求の範囲】
【請求項１】
a)光を受光して光電荷を生成する光電変換素子と、該光電変換素子で生成された光電荷を電荷信号から電圧信号に変換する検出ノードへ転送する転送素子と、前記検出ノードから画素出力線に出力信号を送出するバッファ素子と、を含む画素が複数配列された画素領域と、
b)前記画素領域とは分離された領域であって、前記各画素による信号を複数フレーム分保持するために画素毎に複数用意された記憶部が配設された記憶領域と、
を備え、前記各画素とその画素に対応した複数の記憶部を接続する画素出力線上で、その画素と複数の記憶部との間に書き込み側ゲート手段を有するとともに、該書き込み側ゲート手段を介した記憶部側に読み出し側ゲート手段を有することを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記記憶部は、１個のキャパシタと１個のスイッチ素子とから成ることを特徴とする固体撮像素子。
【請求項３】
請求項１又は２に記載の固体撮像素子において、
複数の画素とその複数の画素に対応してそれぞれ複数設けられた記憶部とを接続する画素出力線が共通であることを特徴とする固体撮像素子。
【請求項４】
請求項１に記載の固体撮像素子において、
各画素は、前記光電変換素子及び前記検出ノードをリセットするリセット素子、を含むことを特徴とする固体撮像素子。
【請求項５】
請求項４に記載の固体撮像素子において、
前記検出ノードに蓄積された電圧信号を前記バッファ素子を介して出力する毎に、前記リセット素子により前記光電変換素子及び前記検出ノードをリセットすることを特徴とする固体撮像素子。
【請求項６】
請求項４に記載の固体撮像素子において、
前記検出ノードに蓄積された電圧信号を前記バッファ素子を介して出力した後に光電変換素子及び検出ノードをリセットせずに光電変換素子で生成された光電荷による電圧信号を検出ノードに蓄積し、複数の連続した露光サイクルの間に、サイクル毎に積分した電圧信号を順次出力するようにしたことを特徴とする固体撮像素子。
【請求項７】
請求項５又は６に記載の固体撮像素子において、
各画素において露光サイクル毎に出力される信号を前記複数の記憶部に順番に保持されるように各記憶部の書き込み動作を制御することを特徴とする固体撮像素子。
【請求項８】
請求項７に記載の固体撮像素子において、
複数の露光サイクルに対応した信号を複数の記憶部に格納した後に、前記読み出し側ゲート手段を通して記憶部に格納されている複数フレーム分の信号を順番に記憶部外に読み出すように各記憶部の読み出し動作を制御をすることを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な高速動作可能な固体撮像素子に関する。
【背景技術】
【０００２】
例えば爆発、破壊、燃焼、衝突、放電などの高速の現象を、短時間だけ連続的に撮影するための高速撮影装置（高速ビデオカメラ）が、従来より開発されている（非特許文献１など参照）。こうした高速撮影装置では、１００万フレーム／秒程度以上もの、きわめて高速度の撮影が必要である。そのため、従来一般的にビデオカメラやデジタルカメラなどに利用されている撮像素子とは異なる、特殊な構造を有する高速動作可能な固体撮像素子が利用されている。【０００３】
こうした固体撮像素子として、従来、特許文献１などに記載のものが利用されている。この文献に記載の固体撮像素子は画素周辺記録型撮像素子（ＩＳ−ＣＣＤ）と呼ばれるものである。この撮像素子について概略的に説明する。【０００４】
上記画素周辺記録型撮像素子は、受光部であるフォトダイオード毎にそれぞれ記録フレーム数分の、信号転送を兼ねた蓄積用ＣＣＤを備え、撮影中には、フォトダイオードで光電変換により生成された画素信号を蓄積用ＣＣＤに順次転送する。撮影終了後に蓄積用ＣＣＤに記憶してある記録フレーム数分の画素信号をまとめて順番に読み出し、撮像素子の外部で記録フレーム数分の画像を再現する。撮影中に記録フレーム数分を越えた画素信号は古い順に廃棄され、常に最新の所定フレーム数分の画素信号が蓄積用ＣＣＤに保持される。そのため、撮影の終了時に蓄積用ＣＣＤへの画素信号の転送を中止すれば、その時点から記録フレーム数分だけ時間的に遡った時点以降の最新の画像が得られる。【０００５】
このように画素周辺記録型撮像素子は、１フレーム分の画像信号が得られる毎にそれを外部に取り出す必要がある一般的な撮像素子とは異なり、非常に高速に複数フレームの連続画像を得ることができるという特徴を有する。しかしながら、この従来の画素周辺記録型撮像素子では次のような課題がある。【０００６】
（１）従来の画素周辺記録型撮像素子では、ＣＣＤに信号電荷を転送する際に、大きな容量性負荷を持つゲート電極と信号線とを一斉に駆動しなければならない。また、ゲート駆動信号の電圧振幅が大きい。このため、構造上、消費電力が大きい。撮影速度を上げるために駆動速度を上げると消費電力は一層大きくなり、発熱が大きくなって放熱の限界を超えるおそれがある。また、大きな容量性負荷のために駆動信号の波形の鈍り等の波形歪みが大きくなり、駆動速度を上げようとすると電荷転送自体ができなくなる場合もある。【０００７】
（２）従来の画素周辺記録型撮像素子では、半導体チップ上で、隣接するフォトダイオードの間に蓄積用ＣＣＤが配置されているため、強い光がフォトダイオードに入射して多量の光電荷が生成されるとこれが蓄積用ＣＣＤに流れ込む場合がある。この結果、例えば画像のＳ／Ｎが劣化したり、酷い場合には画像が二重写りになったりすることがある。【０００８】
（３）蓄積用ＣＣＤでは信号読み出しのために待機している期間中にも暗電荷による偽信号が混入するため、これによって画像のＳ／Ｎが劣化するおそれがある。【０００９】
一方、ＣＭＯＳ型の撮像素子においては、例えば特許文献２に記載のものが従来知られている。この撮像素子では、各画素内に複数の記憶用のコンデンサを設け、フレーム毎に、フォトダイオードで生成した光電荷を異なる記憶用コンデンサに連続的に記憶させることができるようになっている。しかしながら、このような構成では、数フレーム程度の連続記録には対応できるものの、上述のような高速撮影装置で意図しているような多数フレームの連続撮影は行えない。連続撮影フレーム数を増やすために記憶用コンデンサの数を増やすと、フォトダイオードで生成した電荷を蓄積する検出ノードからの信号線の容量性負荷が増大し、速度を上げることが困難になる。また、１画素内のフォトダイオードの面積を小さくせざるをえず、開口率が小さくなり、ひいては感度低下が避けられない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−３４５４４１号公報
【特許文献２】特表２００２−５１２４６１号公報
【非特許文献】
【００１１】
【非特許文献１】近藤ほか５名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、２００５年９月３０日発行、第６２巻、第１・２号、ｐ．７９−８６
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上記課題に鑑みて本願出願人は既に、国際出願ＪＰ２００８／００２４２５号において新規な構成のＣＭＯＳ型の撮像素子を提案している。こうした撮像素子の構成要素としては、入射光強度に応じた電圧信号を生成する光電変換部や、複数フレーム分の電圧信号を保持する記憶部など、基本要素のほかに、トランジスタのようなスイッチ素子や全画素一斉読み出しのためのバス配線などが必要になる。しかしながら、一方で、バス配線の本数や、記憶部のトランジスタ、キャパシタなどの要素数が大きくなると、画素部の開口率低下や画素ピッチの増加、記憶部のサイズの増大などを生じ、チップサイズを小さくすることが困難である。例えば、同じチップサイズで解像度を上げたい、チップサイズを小さくして製造上の歩留まりを上げたい、或いは、同じチップサイズで光感度向上のために開口率を上げたい、といった要求に応えるためには、画素部に敷設される配線の面積を小さくしたり、記憶部のサイズをできる限り小さくしたりすることが望ましい。【００１３】
本発明は上記課題に鑑みて成されたものであり、その主な目的とするところは、消費電力を抑えながら、きわめて高速のバースト撮影（読み出しを行わない連続的な撮影）を行うことができ、しかも基本的な素子や配線などをできるだけ減らしてチップサイズを小さくすることができる固体撮像素子を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために成された本発明に係る固体撮像素子は、
a)光を受光して光電荷を生成する光電変換素子と、該光電変換素子で生成された光電荷を電荷信号から電圧信号に変換する検出ノードへ転送する転送素子と、前記検出ノードから画素出力線に出力信号を送出するバッファ素子と、を含む画素が複数配列された画素領域と、
b)前記画素領域とは分離された領域であって、前記各画素による信号を複数フレーム分保持するために画素毎に複数用意された記憶部が配設された記憶領域と、
を備え、前記各画素とその画素に対応した複数の記憶部を接続する画素出力線上で、その画素と複数の記憶部との間に書き込み側ゲート手段を有するとともに、該書き込み側ゲート手段を介した記憶部側に読み出し側ゲート手段を有することを特徴としている。【００１５】
本発明に係る固体撮像素子はＣＭＯＳ構造であり、上記光電変換素子は例えばフォトダイオード、好ましくは埋め込み型フォトダイオードとすることができる。検出ノードは例えばフローティング状態におかれた拡散層（フローティングディフュージョン）とすることができる。転送素子はトランジスタとすることができる。バッファ素子は１乃至複数のトランジスタで構成されるソースフォロアアンプとすることができる。書き込み側ゲート手段及び読み出し側ゲート手段もそれぞれ１個のトランジスタとすることができる。【００１６】
本発明に係る固体撮像素子では、各画素の光電変換素子で得られた光電荷を蓄積することにより得た電荷に応じた電圧信号を、フレーム毎に、書き込み側ゲート手段を介して複数の記憶部に順番に保持させることができる。画素毎に複数の記憶部が用意されているため、その記憶部の数の分だけ、連続的にアナログの信号を取り込み、その取り込み終了の後に、読み出し側ゲート手段を介して各記憶部から順番に信号を外部に読み出して処理することができる。【００１７】
本発明に係る固体撮像素子では、その素子内に各画素に対応した複数の記憶部を備えるが、従来の蓄積用ＣＣＤを用いた画素周辺記録型撮像素子のように新たな信号電荷を保持する際に全ゲート負荷を一斉に駆動する必要はない。そのため、電力消費が少なくて済み、高速駆動を行う場合でも発熱を抑えることができる。また、画素領域と記憶領域とが分離されているため、画素領域内の画素数、光電変換素子の受光面の面積、画素領域全体のサイズなどに影響を与えることなく、１画素に対応する記憶部の数を増やすことができ、高速度でバースト撮影可能なフレーム数を十分に確保することができる。【００１８】
また、画素領域と記憶領域とが分離されているため、光電変換素子に強い光が入射して過剰な量の光電荷が発生しても、それが記憶部にまで到達することを防止することができる。さらに、記憶部において例えばダブルポリシリコン構造やスタック構造などのキャパシタにより信号を保持する構成とすることにより、信号読み出しまでの待機時間中に暗電荷が発生することもない。これにより、信号のＳ／Ｎを向上させることができ、読み出した信号により再現される画像の質を向上させることができる。【００１９】
本発明に係る固体撮像素子において、前記記憶部は、１個のキャパシタと１個のスイッチ素子とから成るものとすることができる。ここで、スイッチは１個のトランジスタにより構成可能である。【００２０】
この構成では、Ｎフレーム分の画素信号を記憶するためにトランジスタとキャパシタとの組をＮ組と、それぞれ１個ずつの書き込み側ゲート手段及び読み出し側ゲート手段としてのトランジスタとを設ければよい。このように書き込み側ゲート手段及び読み出し側ゲート手段が多数の記憶部に対して共用化されるので、記憶領域に配設される素子の数を減らして、同じフレーム数の記憶容量を確保するのに必要な記憶領域の面積を小さくすることができる。それによって、同じチップ面積であれば、画素領域の面積を広げ、例えば開口率を大きくして光感度の向上を図ることができる。【００２１】
本発明に係る固体撮像素子の一態様として、複数の画素とその複数の画素に対応してそれぞれ複数設けられた記憶部とを接続する画素出力線が共通である構成とすることが好ましい。【００２２】
画素毎に独立に画素出力線を設けてもよいが、その場合、画素領域から記憶領域まで延伸する画素出力線の本数が画素数と同じになり、解像度を上げるために画素数を増やすほど画素出力線の本数も増え、配線に必要な領域が広くなる。これに対し、複数の画素に対し画素出力線を共通化すれば、配線の数を減らし、配線に占有される領域の面積を減らすことができる。例えば、２個の画素で１本の画素出力線を共用することで、画素出力線の本数は約１／２になる。これによって、例えば記憶領域における画素ピッチを小さくして解像度を上げる、開口率を上げて光感度を改善する、或いは、全体のチップ面積を縮小して製造上の歩留まりを上げる、といった効果を奏する。【００２３】
画素出力線を複数の画素で共用すると、この複数の画素から同時に信号を出力して記憶部に書き込むことはできなくなる。その場合、記憶部への信号の書き込みタイミングを画素毎にずらす必要があり、バースト撮影のレートを上げるほど、サンプリングタイミングのずれが相対的に顕著になる。その場合でも、２乃至４個程度の画素で１本の画素出力線を共用するのであれば、上記ずれは実質的に問題とならない。【００２４】
また本発明に係る固体撮像素子において、各画素は、前記光電変換素子及び前記検出ノードをリセットするリセット素子、を含むものとすることができる。リセット素子は１個のトランジスタとすることができる。【００２５】
通常の駆動モードとしては、検出ノードに蓄積された電圧信号を前記バッファ素子を介して出力する毎に、前記リセット素子により前記光電変換素子及び前記検出ノードをリセットする。【００２６】
上記のように各画素から得られる信号には、光電変換素子及び検出ノードがリセットされる際に残るノイズ成分が含まれる。そこで、この信号のＳ／Ｎを高めるには、１個の画素に対応した複数の記憶部のそれぞれが、独立に各画素からの出力信号を保持可能な複数のキャパシタを有し、１回の光電荷蓄積動作のサイクルの中で、各画素内で光電変換素子及び検出ノードがリセットされた際に残るノイズ成分と、光電荷の蓄積による電荷に応じた信号とが、同一の記憶部で異なるキャパシタに保持されるように、各画素及び記憶部に対して制御信号を供給する構成とするとよい。【００２７】
この構成では、素子の外部で又は内蔵した演算手段で、信号からノイズ成分を差し引く演算を行うことにより、そのノイズの影響を軽減して、Ｓ／Ｎの高い画素信号を得ることができる。しかしながら、ノイズ成分を記憶するためのキャパシタが信号を記憶するためのキャパシタと同数に必要になる。そこで、ノイズ成分を記憶するキャパシタの数を減らすために、以下のように各画素における信号蓄積の手順を変更することができる。【００２８】
ＣＭＯＳでは非破壊読み出しが行われるので、検出ノードから信号が読み出されても、リセットされない限り電圧信号はそのまま保存される。そこで、これを利用して、本発明に係る固体撮像素子の一態様として、前記検出ノードに蓄積された電圧信号を前記バッファ素子を介して出力した後に光電変換素子及び検出ノードをリセットせずに光電変換素子で生成された光電荷による電圧信号を検出ノードに蓄積し、複数の連続した露光サイクルの間に、サイクル毎に積分した電圧信号を順次出力する構成とするとよい。【００２９】
この構成では、リセット素子を介して検出ノードがリセットされるまで、光電荷による電圧信号が検出ノードに加算蓄積され、バッファ素子を介して読み出される信号は順次加算蓄積により増加する信号となる。読み出された後に、同一画素に対して連続する露光サイクルに対応する信号の差分を計算することにより、各露光サイクルにおける信号を求めることができる。【００３０】
この構成によれば、光電変換素子及び検出ノードがリセットされた直後にノイズ成分のサンプリングを行った後に次にリセットが行われるまでノイズ成分をサンプリングする必要がなく、信号のみのサンプリングを繰り返せばよい。したがって、ノイズ成分を記憶するためのキャパシタの数を減らすことができる。それによって、バースト撮影可能なフレーム数が同一である場合には、記憶領域の面積を縮小することができ、その分だけチップ面積を縮小する、又は、画素面積を広げて画素数を増やすことが可能である。また、記憶領域内に配設されるキャパシタの数を減らさない場合には、それをバースト撮影可能なフレーム数を増やすのに利用することができる。
【発明の効果】
【００３１】
本発明に係る固体撮像素子によれば、消費電力を抑えながら高速動作を達成することができ、例えば１００万フレーム／秒以上もの高速度での連続的な撮影可能フレーム数も十分に確保することができる。これにより、従来の固体撮像素子を利用する場合に比べて撮影のさらなる高速化が実現でき、高速の現象の解析に有益な情報を得ることができるようになる。また、暗電荷や過剰な光電荷の流れ込みなどによる信号の劣化が軽減されるので、Ｓ／Ｎが改善され高速撮影の画質の向上を図ることができる。【００３２】
また本発明に係る固体撮像素子では、上記のような高速撮影を行う際に最低限必要である光電変換素子や記憶素子などを除き、そのほかの素子や配線などをできるだけ減らし、全体のチップ面積を縮小したり、開口率を上げたり、或いは画素ピッチを縮小して画素数を増加させたりすることができる。チップ面積を縮小した場合には、製造上での歩留まりが向上し１個の固体撮像素子のコストを引き下げることができる。一方、画素ピッチの縮小・画素数の増加によれば、画像の解像度を上げることができる。また、開口率を上げれば、感度が向上してダイナミックレンジの改善、Ｓ／Ｎの改善が可能となる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施例である固体撮像素子の半導体チップ上の概略レイアウトを示す平面図。
【図２】本実施例の固体撮像素子において画素領域内の１個の画素の概略レイアウトを示す平面図。
【図３】本実施例の固体撮像素子における要部のブロック構成図。
【図４】図２に示した１個の画素及びこれに対応する記憶ユニットの回路構成図。
【図５】図４中の１個の記憶部の構成を示す図。
【図６】本実施例の固体撮像素子における連続読み出しモード及びバースト読み出しモードの概略タイムチャート。
【図７】本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードのタイミング図。
【図８】図７の動作における各画素内の概略ポテンシャル図。
【図９】本実施例の固体撮像素子において光電荷蓄積時間が相対的に長い場合の動作モードのタイミング図。
【図１０】図９の動作における各画素内の概略ポテンシャル図。
【図１１】本発明の別の実施例（第２実施例）の固体撮像素子において１本の画素出力線に接続される画素の構成を示す図。
【図１２】第２実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードの駆動タイミング図。
【図１３】第２実施例の固体撮像素子において光電荷蓄積時間が長い場合の動作モードの駆動タイミング図。
【図１４】本発明の別の実施例（第３実施例）の固体撮像素子において積分読み出しと通常読み出しとの相違を説明するための動作の概念図。
【図１５】第３実施例の固体撮像素子における積分読み出しの際の駆動タイミングを示す図。
【発明を実施するための形態】
【００３４】
本発明の一実施例（第１実施例）である固体撮像素子について、添付図面を参照して説明する。
【００３５】
本実施例による固体撮像素子の全体の構成及び構造について説明する。図１は本実施例の固体撮像素子の半導体チップ上の概略レイアウトを示す平面図である。図２は画素領域２（２ａ、２ｂ）中の１個の画素１０の概略レイアウトを示す平面図である。図３は本実施例の固体撮像素子における要部のブロック構成図である。図４は図２に示した１個の画素１０及びこれに対応する記憶ユニット２０の回路構成図である。
【００３６】
図１に示すように、この固体撮像素子においては、光を受光して画素毎の信号を生成するための画素領域２（２ａ、２ｂ）と、前記信号を所定フレーム数分保持するための記憶領域３ａ、３ｂとが、半導体基板１上で混在せずに完全に分離され、それぞれまとまった領域として設けられている。略矩形状の画素領域２内には、Ｎ行、Ｍ列の合計Ｎ×Ｍ個の画素１０が二次元アレイ状に配置され、この画素領域２はそれぞれ（Ｎ／２）×Ｍ個の画素１０が配置された第１画素領域２ａ、第２画素領域２ｂの２つに分割されている。
【００３７】
第１画素領域２ａの下側には、小面積の第１電流源領域６ａを挟んで第１記憶領域３ａが配置され、第２画素領域２ｂの上側には、同じく小面積の第２電流源領域６ｂを挟んで第２記憶領域３ｂが配置されている。第１及び第２記憶領域３ａ、３ｂにはそれぞれ、記憶領域３ａ、３ｂからの信号の読み出しを制御するためのシフトレジスタやデコーダなどの回路を設けた、第１及び第２垂直走査回路領域４ａ、４ｂと、第１及び第２水平走査回路領域５ａ、５ｂとが設けられている。つまり、画素領域２を上下に区画する水平線を境界として、上下対称の構造となっている。この上下の構造や動作は同じであるため、以下の説明では、下方の第１画素領域２ａ、第１記憶領域３ａ、第１垂直走査回路領域４ａ、第１水平走査回路領域５ａの構造及び動作を中心に述べることとする。
【００３８】
画素数、つまり上記Ｎ、Ｍの値はそれぞれ任意に決めることができ、これらの値を大きくすれば画像の解像度は上がるが、その反面、全体のチップ面積が大きくなるか、或いは１画素当たりのチップ面積が小さくなる。ここでは、高速度撮影を目的とした固体撮像素子として、Ｎ＝２６４、Ｍ＝３２０としている。したがって、第１、第２画素領域２ａ、２ｂにそれぞれ配置される画素数は、図３中に記載したように、１３２×３２０である。
【００３９】
図２に示すように、１個の画素１０が占める領域はほぼ正方形であり、この内部は３つの領域、即ち、光電変換領域１１、画素回路領域１２、及び配線領域１３に大別される。配線領域１３には、（Ｎ／２）＋α本の画素出力線１４が縦方向に延伸するように配設されている。ここでαは０でもよく、その場合、本例では配線本数は１３２本となる。但し、一般に、このように平行に延伸する配線（例えばＡｌ等の金属配線）を多数形成する場合に、両端の配線の幅や寄生容量が異なり易いため、両端に１本ずつダミーの配線を設ける。その場合には、α＝２であって、配線総数は１３４本となる。
【００４０】
図４に示すように、各画素１０は、光を受光して光電荷を生成するフォトダイオード（本発明における光電変換素子に相当）３１と、フォトダイオード３１に近接して設けられた光電荷を転送するための転送トランジスタ（本発明における転送素子に相当）３２と、転送トランジスタ３２を介してフォトダイオード３１に接続され、光電荷を一時的に蓄積するとともに電圧信号に変換するフローティングディフュージョンＦＤ（本発明における検出ノードに相当）３３と、光電荷蓄積動作時にフォトダイオード３１から転送トランジスタ３２を介して溢れる電荷を蓄積するための蓄積トランジスタ３４及び蓄積キャパシタ３６と、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積された電荷を排出するためのリセットトランジスタ（本発明におけるリセット素子に相当）３５と、フローティングディフュージョン３３に蓄積された電荷又はフローティングディフュージョン３３及び蓄積キャパシタ３６の両方に蓄積された電荷を電圧信号として出力するための、従属接続された２個のＰＭＯＳ型のトランジスタ３７、３８、同じく従属接続された２個のＮＭＯＳ型のトランジスタ４０、４１の２段構成であるソースフォロアアンプ（本発明におけるバッファ素子に相当）と、を含んで構成される。
【００４１】
転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５、及び、ソースフォロアアンプ４３の選択トランジスタ３８、４１のゲート端子には、それぞれφＴ、φＣ、φＲ、φＸなる制御信号を供給するための駆動ライン１５が接続される。図３に示すように、これら駆動ラインは全ての画素（第２画素領域２ｂ内の画素も含めて）に共通である。
【００４２】
ソースフォロアアンプ４３の２段目のトランジスタ４１の出力線４２が、上述の配線領域１３に配設される１３２本の画素出力線１４のうちの１本に接続される。この画素出力線１４は画素１０毎に１本ずつ設けられているため、１本の画素出力線１４には画素１０（つまりはソースフォロアアンプ４３）は１個しか接続されない。
【００４３】
ソースフォロアアンプ４３は、画素出力線１４を高速で駆動するための電流バッファの機能を持つ。各画素出力線１４は、図３に示したように、画素領域２ａから記憶領域３ａまで延伸されているため、或る程度大きな容量性負荷となり、これを高速で駆動するためには大きな電流を流すことが可能な、大きなサイズのトランジスタが必要である。しかしながら、検出感度を高めるべく光電変換ゲインを上げるためには、光電荷を電圧に変換するためのフローティングディフュージョン３３の容量はできるだけ小さいほうがよい。フローティングディフュージョン３３に接続されるトランジスタのゲート端子の寄生容量はフローティングディフュージョン３３の容量を実効的に増加させるため、上記理由により、このトランジスタはゲート入力容量が小さな小型のトランジスタであることが望ましい。そこで、出力側での大電流の供給と入力側での低容量とを満たすために、ソースフォロアアンプ４３を二段構成とし、初段のトランジスタ３７を小型のトランジスタとすることにより入力ゲート容量を抑え、後段のトランジスタ４０、４１は大きなトランジスタを使用して大きな出力電流を確保している。
【００４４】
また、ソースフォロアアンプ４３において、初段の選択トランジスタ３８はなくても構わないが、後段の選択トランジスタ４１がオフ状態であるときに同時に選択トランジスタ３８もオフすることにより、電流源３９からトランジスタ３７に電流が流れないようにしてその分だけ電流消費を抑えることができる。
【００４５】
光電荷を転送トランジスタ３２を介してフローティングディフュージョン３３に蓄積する際に、溢れ出る電荷がないとみなす又は溢れ出る電荷を考慮しない場合には、蓄積キャパシタ３６及び蓄積トランジスタ３４は不要であり、フローティングディフュージョン３３とリセットトランジスタ３５とを直結すればよい。
【００４６】
１個の画素１０に対して設けられた１個の記憶ユニット２０は、画素出力線１４に接続された書き込み側トランジスタ（本発明における書き込み側ゲート手段に相当）２１と、読み出し側トランジスタ（本発明における読み出し側ゲート手段に相当）２２と、両トランジスタ２１、２２に挟まれた信号線（画素出力線１４の一部であるとみることもできる）２３に接続された蓄積フレーム数Ｌ（この例ではＬ＝１０４）分のサンプリングトランジスタ２６００１〜２６１０４及びキャパシタ２５００１〜２５１０４と、読み出し側トランジスタ２２を挟んで信号線２３の外側に設けられた読み出しバッファ２７と、を含む。画素１０から画素出力線１４に信号が出力された状態であるときに、読み出し側トランジスタ２２をオフ状態として書き込み側トランジスタ２１をオンし、さらに任意のサンプリングトランジスタ２６００１〜２６１０４の１個を選択的にオンすると、画素出力線１４から信号線２３に送られる信号を、オンされた１個のサンプリングトランジスタに接続された１個のキャパシタに書き込む（保持する）ことができる。この書き込み動作の際に、オンさせるサンプリングトランジスタ２６００１〜２６１０４を画素１０における露光サイクル毎に順に走査することにより、最大１０４フレームのバースト画像に対応した信号を各キャパシタ２５００１〜２５１０４にそれぞれ保持させることができる。
【００４７】
一方、これとは逆に、 書き込み側トランジスタ２１をオフ状態にしたまま読み出し側トランジスタ２２をオンし、さらに任意のサンプリングトランジスタ２６００１〜２６１０４の１個を選択的にオンすると、その１個のサンプリングトランジスタに接続されたキャパシタに保持されている信号を信号線２３上に読み出し、読み出しバッファ２７を通して外部に出力することができる。この読み出し動作の際に、オンさせるサンプリングトランジスタ２６００１〜２６１０４を順に走査することにより、各キャパシタ２５００１〜２５１０４にそれぞれ保持されている最大１０４フレーム分のバースト画像に対応した信号を順番に、つまりシリアルに読み出すことができる。
【００４８】
各画素１０に対応した記憶ユニット２０からの信号の読み出し順序は、垂直走査回路領域４ａ、４ｂに内蔵された垂直シフトレジスタ、及び、水平走査回路領域５ａ、５ｂに内蔵された垂直シフトレジスタにより制御される。
【００４９】
図３に示すように、第１記憶領域３ａには、各画素１０に対応して上述した記憶ユニット２０が１個ずつ設けられている。つまり、垂直方向に並んだ１３２個の画素１０に対して、１３２個の記憶ユニット２０が設けられている。この１３２画素分の記憶ユニット２０が水平方向に１０個並んだ、全部で１３２０画素分の記憶ユニット２０の出力信号線が１本に集約されている。したがって、第１記憶領域３ａからの出力信号線の数は３２本である。図３では、この出力信号線をＳＢ０１〜ＳＢ３２として示している。
【００５０】
図４中では、説明を簡単にするために、１個のサンプリングトランジスタと１個のキャパシタとで１個の記憶部２４が表されているが、実際には、図５に示すように、１個の記憶部２４は、１個のサンプリングトランジスタと１個のキャパシタとを１組とする４組の記憶部２４ａ〜２４ｄから成る。したがって、１個の記憶部２４には、同一の画素１０から、１回の露光サイクル期間中に送られる４つの異なるアナログ電圧信号をそれぞれ保持することが可能である。これは、後述するようなダイナミックレンジ拡大処理を行うために、オーバーフロー前の電荷に応じた信号、オーバーフロー後の電荷に応じた信号、オーバーフロー前の電荷に応じた信号に含まれるノイズ信号、オーバーフロー後の電荷に応じた信号に含まれるノイズ信号、の４つのアナログ電圧信号を独立に保持するためである。
【００５１】
但し、必ずしもそうした目的のみならず、他の動作態様で４個のキャパシタ２５ａ〜２５ｄを利用することも可能である。例えば、各画素１０の蓄積キャパシタ３６を利用しない（又は蓄積キャパシタ３６を構成上省略する）のであれば、オーバーフロー後の信号やオーバーフロー後の信号に含まれるノイズ信号を考慮する必要がない。そこで、その分だけバースト撮影のフレーム数を増やすのにキャパシタ２５ａ〜２５ｂを利用することができる。これにより、２倍の２０８フレームのバースト撮影が可能となる。また、ノイズ除去も行わないのであれば、全てのキャパシタ２５ａ〜２５ｄを信号の保持に利用することが可能であり、さらに２倍の４１６フレームのバースト撮影を行える。
【００５２】
キャパシタ２５ａ〜２５ｄは、各画素１０内の蓄積キャパシタ３６と同様に、例えばダブルポリシリコンゲート構造やスタック構造とすることができる。ＣＣＤ構造を利用した電荷保持を行う場合、熱励起等による暗電荷に由来する偽信号が光信号に加算されるという問題があるが、ダブルポリシリコンゲート構造やスタック構造のキャパシタではそうした暗電荷の発生がないので偽信号が加算されることがなく、外部に読み出す信号のＳ／Ｎを向上させることができる。
【００５３】
本実施例の固体撮像素子の駆動方法と動作について説明する。この実施例の固体撮像素子は、大別して、連続読み出しとバースト読み出しという２つの駆動モードを有する。この両駆動モードの概略的な動作について図６により説明する。図６は連続読み出しモード及びバースト読み出しモードの概略タイムチャートである。
【００５４】
〔Ａ〕連続読出しモード
連続読出しモードの基本は、図６（ａ）に示すように、画素領域２（２ａ、２ｂ）の各画素１０において１フレーム分の光電荷蓄積を実行した後に、全画素で一斉にそれぞれの画素出力線１４に信号を出力し、各記憶ユニット２０の特定の１個のキャパシタに信号を保持させる、という動作である。これにより、１フレーム分の画素信号が、記憶ユニット２０の中の１個のキャパシタ、例えば図４中で最も上に位置するキャパシタ２５００１に揃うから、引き続いて、水平シフトレジスタ及び垂直シフトレジスタを駆動することにより、１フレームの画素信号を所定の順番で逐次読み出して外部へと出力する。
【００５５】
図６（ａ）に示すタイミングは１フレーム分だけの例である。画素出力線１４を通した信号の授受のとき以外の期間では、画素領域２ａ、２ｂと記憶領域３ａ、３ｂとは独立に動作可能である。したがって、記憶領域３ａ、３ｂから信号の逐次読み出しを行っているときに、画素領域２ａ、２ｂでは光電荷の蓄積が可能である。これにより、図６（ｂ）に示すタイミングのように、光電荷蓄積期間と逐次読み出し期間とをオーバーラップさせ、ほぼ連続的に撮影を繰り返し行うことができる。高速撮影でない通常の撮影の際には、この図６（ｂ）に示すタイミングで、長時間に亘って低フレームレートでの連続撮影が可能である。このときの最大フレームレートは、全画素信号を逐次読み出しするのに要する時間で決まる。つまり、読み出しアンプのクロックの周波数の上限により、フレームレートの上限が決まる。
【００５６】
〔Ｂ〕バースト読み出しモード
バースト読み出しモードでは、図６（ｃ）に示すように、画素信号の逐次読み出しを行うことなしに、各画素において１フレーム分の光電荷蓄積を実行した後に、全画素で一斉にそれぞれの画素出力線１４を通して信号を出力し、記憶ユニット２０の１つのキャパシタ２５００１〜２５１０４に信号を保持させる、という動作を繰り返す。このとき、１フレームずつ、１０４フレーム分用意されたキャパシタ２５００１〜２５１０４に順番に信号を保持させる。そうして、例えば１０４フレーム（１０４フレーム以下とすることもできる）分の画素信号がキャパシタ２５００１〜２５１０４に保持された後に、その１０４フレーム分の画素信号を逐次的に読み出して外部へと出力する。
【００５７】
このバースト読み出しモードでは撮影中に外部への信号読み出しを行わないため、上述した連続読み出しモードとは異なり、読み出しアンプのクロックの周波数の上限に起因するフレームレートの制約を受けない。実施可能な最大のフレームレートは、主としてフォトダイオード３１内で発生した光電荷を集積してフローティングディフュージョン３３へ転送するまでの時間によって制約を受けるが、これは非常に短い。そのため、例えば１００万フレーム／秒以上もの非常に高いフレームレートでの連続的な撮影が可能である。
【００５８】
次に、上述した高速のバースト撮影を行う際の、各画素１０における光電変換動作とこれにより生成される信号を記憶部２４に格納する動作について、図７〜図１０により詳述する。
【００５９】
本実施例の固体撮像素子では、光電荷蓄積時間が短い場合と光電荷蓄積時間が相対的に長い場合とで異なる２つの動作モードを選択し得る。目安として、前者は光電荷蓄積時間が１０μsec程度以下の、フローティングディフュージョンで発生する暗電荷量が無視できると考えられる場合であり、１００万フレーム／秒以上の高速撮影を行う場合にはこの動作モードを採用することが好ましい。
【００６０】
〔Ａ〕光電荷蓄積時間が短い場合の動作モード
図７は光電荷蓄積時間が短い場合の動作モードの駆動タイミング図、図８はこの動作における各画素１０内の概略ポテンシャル図である。なお、図８（後述の図１０も同様）でＣＰＤ、ＣＦＤ、ＣＣＳはそれぞれフォトダイオード３１、フローティングディフュージョン３３、蓄積キャパシタ３６の容量を示し、ＣＦＤ＋ＣＣＳはフローティングディフュージョン３３と蓄積キャパシタ３６の合成容量を示す。
【００６１】
光電荷蓄積を行う前に、共通の制御信号であるφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、及びリセットトランジスタ３５を共にオンする（時刻ｔ０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。また、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図８（ａ）である。
【００６２】
次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じる（図８（ｂ）参照）。このとき、φＸをハイレベルにしてトランジスタ３８、４１をオンにすることにより、ノイズ信号Ｎ２に対応した出力電流が画素出力線１４に流れる。そこで、このタイミング（時刻ｔ１）で１個の記憶部２４にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４を通して出力されたノイズ信号Ｎ２をキャパシタ２５ｄに書き込む。
【００６３】
次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される（図８（ｃ）参照）。このときフローティングディフュージョン３３にはφＣをオフしたときに発生するランダムノイズとソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ１が生じる。このとき、φＸをハイレベルにしてトランジスタ３８、４１をオンにすることにより、ノイズ信号Ｎ１に対応した出力電流が画素出力線１４に流れる。そこで、このタイミング（時刻ｔ２）で１個の記憶部２４にサンプリングパルスφＮ１を与えてサンプリングトランジスタ２６ｃをオンすることにより、画素出力線１４を通して出力されたノイズ信号Ｎ１をキャパシタ２５ｃに書き込む。
【００６４】
転送トランジスタ３２はオン状態に維持されるので、フォトダイオード３１に入射した光により発生した光電荷は転送トランジスタ３２を通してフローティングディフュージョン３３に流れ込み、先のノイズ信号Ｎ１に重畳してフローティングディフュージョン３３に蓄積される（時刻ｔ３）。強い光が入射してフォトダイオード３１で多量の光電荷が発生しフローティングディフュージョン３３が飽和した場合には、オーバーフローした電荷が蓄積トランジスタ３４を介して蓄積キャパシタ３６に蓄積される（図８（ｄ）参照）。蓄積トランジスタ３４の閾値電圧を適宜に低く設定しておくことにより、フローティングディフュージョン３３から蓄積キャパシタ３６に効率良く電荷を転送することができる。これにより、フローティングディフュージョン３３の容量ＣＦＤが小さく、蓄積可能な最大飽和電荷量が少なくても、飽和した電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３での電荷飽和（オーバーフロー）前及び電荷飽和（オーバーフロー）後のいずれに発生した電荷も、出力信号として利用することができる。
【００６５】
所定の光電荷蓄積時間が経過したならば、蓄積トランジスタ３４をオフした状態で、φＸをハイレベルにしてトランジスタ３８、４１をオンする。そして、記憶部２４にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、その時点（時刻ｔ４）でフローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４を通して出力してキャパシタ２５ａに書き込む（図８（ｅ）参照）。このときにフローティングディフュージョン３３に蓄積されている信号はノイズ信号Ｎ１にオーバーフロー前の電荷に応じた信号Ｓ１が重畳されたものであるから、キャパシタ２５ａに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映しないＳ１＋Ｎ１である。
【００６６】
その直後に、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図８（ｆ）参照）。その状態でφＸをハイレベルにしてトランジスタ３８、４１をオンし、記憶部２４にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより（時刻ｔ５）、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号、つまりノイズ信号Ｎ２にオーバーフロー後の信号Ｓ２が重畳された信号を画素出力線１４を通して出力してキャパシタ２５ｂに書き込む。したがって、キャパシタ２５ｂに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映したＳ２＋Ｎ２である。
【００６７】
以上のようにして、１個の記憶部２４に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これで１サイクルの画像信号の取り込みを終了する。上述のようにランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まる。したがって、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画像信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。上記減算処理はこの固体撮像素子の内部で行うようにしてもよいし、素子外部に用意した演算部で行うようにしてもよい。なお、ダイナミックレンジの拡大が可能であることについての詳しい説明は例えば特開２００６−２４５５２２号公報などの文献に記載されているので、ここでは詳しい説明を省略する。
【００６８】
〔Ｂ〕光電荷蓄積時間が相対的に長い場合の動作モード
次に、光電荷蓄積時間が相対的に長い場合の動作について説明する。図９は光電荷蓄積時間が相対的に長い場合の駆動タイミング図、図１０はこの動作における各画素１０内の概略ポテンシャル図である。
【００６９】
光電荷蓄積時間が短い場合と最も大きく異なる点は、光電荷蓄積期間中に転送トランジスタ３２をオフすること、ノイズ信号Ｎ１のサンプリングを光電荷蓄積期間の最後に行うことによりフローティングディフュージョン３３で発生する暗電荷（及び光電荷）をＳ１信号に含めないこと、などである。転送トランジスタ３２をオフにするのは、そのゲート直下のシリコン−絶縁膜界面をアキュムレーション状態として、シリコン表面をホールで満たしシリコン−絶縁膜界面からの暗電荷の侵入を防止するためである。
【００７０】
光電荷蓄積を行う前にはφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５を共にオンする（時刻ｔ１０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図１０（ａ）である。
【００７１】
φＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じる（図１０（ｂ）参照）。その状態でφＸをハイレベルにしてトランジスタ３８、４１をオンすると、ノイズ信号Ｎ２に対応した出力電流が画素出力線１４に流れる。そこで、このタイミング（時刻ｔ１１）で記憶部２４にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４を通して出力されたノイズ信号Ｎ２をキャパシタ２５ｄに書き込む。ここまでの動作は光電荷蓄積時間が短い場合の動作モードと同じである。
【００７２】
次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される。さらにφＴをローレベルにして転送トランジスタ３２をオフし、φＸもローレベルにしてトランジスタ３８、４１もオフにする（時刻ｔ１２）。これにより、フォトダイオード３１とフローティングディフュージョン３３との間にはポテンシャル障壁が形成され、フォトダイオード３１での光電荷の蓄積が可能な状態となる（図１０（ｃ）参照）。
【００７３】
フォトダイオード３１に入射した光により発生した光電荷はフォトダイオード３１の容量ＣＰＤに蓄積されるが、フォトダイオード３１で飽和が生じるとそれ以上の過剰な電荷は転送トランジスタ３２を介して、上述のように容量比により配分されたノイズ信号に重畳してフローティングディフュージョン３３に蓄積する。さらに強い光が入射してフローティングディフュージョン３３が飽和すると、蓄積トランジスタ３４を介して蓄積キャパシタ３６に電荷が蓄積されるようになる（図１０（ｄ）参照）。
【００７４】
蓄積トランジスタ３４の閾値電圧を転送トランジスタ３２の閾値電圧よりも適宜に低く設定しておくことにより、フローティングディフュージョン３３で飽和した電荷をフォトダイオード３１側に戻すことなく蓄積キャパシタ３６に効率良く転送することができる。これにより、フローティングディフュージョン３３の容量ＣＦＤが小さく、蓄積可能な電荷量が少なくても、オーバーフローした電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３でのオーバーフロー前及びオーバーフロー後のいずれに発生した電荷も出力信号として利用することができる。
【００７５】
所定の光電荷蓄積時間が経過したならば、φＸをハイレベルにしてトランジスタ３８、４１をオンし、記憶部２４にサンプリングパルスφＮ１を与えることでサンプリングトランジスタ２６ｃをオンすることにより、その時点（時刻ｔ１３）でフローティングディフュージョン３３に蓄積されている信号電荷に対応したノイズ信号Ｎ１を画素出力線１４を通して出力してキャパシタ２５ｃに保持する。このときのノイズ信号Ｎ１にはソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズが含まれる。
【００７６】
次に、φＴをハイレベルにして転送トランジスタ３２をオンさせ、フォトダイオード３１に蓄積されていた光電荷をフローティングディフュージョン３３に完全に転送する（図１０（ｅ）参照）。その直後（時刻ｔ１４）に、トランジスタ３８、４１をオンにした状態で、記憶部２４にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、フローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４を通して出力してキャパシタ２５ａに書き込む。このときの信号は先のノイズ信号Ｎ１にフォトダイオード３１に蓄積されていた電荷による信号、つまりオーバーフロー前の信号Ｓ１が重畳したものであるから、Ｓ１＋Ｎ１である。
【００７７】
続いて、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１０（ｆ）参照）。その状態（時刻ｔ１５）でトランジスタ３８、４１をオンし、記憶部２４にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号を画素出力線１４を通して出力してキャパシタ２５ｂに保持する。このときの信号はＳ２＋Ｎ２となる。
【００７８】
以上のようにして、１個の記憶部２４に含まれる４個のキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これで１サイクルの画像信号の取り込みを終了する。光電荷蓄積時間が短い場合の動作モードと同様に、ランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まるから、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画素信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。
【００７９】
上述の如く各画素１０に供給される制御信号φＸ、φＴ、φＲ、φＣは共通であるため、全ての画素１０で同時に上記のような光電荷蓄積動作及び各画素１０から記憶部２４への信号の転送動作が行われる。つまり、上記１露光サイクルで１フレーム分の画像信号が、図３中の記憶領域３ａの水平方向に並ぶ３２０個の記憶ユニット２０内の記憶部２４に保持される。この動作が１０４回繰り返されることで、全ての記憶ユニット２０内の記憶部２４に画素信号が保持される。１０５回目以降は再び１番上の記憶部２４に画素信号が書き込まれる、というように循環的に保持動作が実行される。このような動作を外部から撮影停止指示信号が与えられるまで繰り返す。撮影停止指示信号が与えられ撮影が中止されると、その時点で最新の１０４フレーム分の画素信号が記憶領域３ａ、３ｂに保持されていることになる。
【００８０】
なお、各記憶部２４において上述のように既に何らかの信号が保持されているキャパシタ２５ａ〜２５ｄに新たな信号を保持する際には、それ以前の信号を廃棄するリセットを実行する必要がある。そのため、図示しないものの、信号線２３にはそれぞれリセット用のトランジスタが接続されており、或る記憶部２４のキャパシタ２５をリセットする際にはその記憶部２４のサンプリングトランジスタ２６ａ〜２６ｄがオンされるとともに信号線２３に接続されているリセット用トランジスタがオンされ、キャパシタ２５ａ〜２５ｄに蓄積されている信号はサンプリングトランジスタ２６ａ〜２６ｄを通してリセットされる。こうしたリセットが実行された後に、新たな信号がキャパシタ２５ａ〜２５ｄに保持される。
【００８１】
各記憶部２４のキャパシタ２５ａ〜２５ｄに保持された信号は、読み出し側トランジスタ２２をオンし、且つサンプリングトランジスタ２６ａ〜２６ｄを順番にオンすることにより読み出される。同一記憶部２４内の４個のキャパシタ２５ａ〜２５ｄにそれぞれ保持されている信号を順番に読み出し、図示しない減算回路で（Ｓ１＋Ｎ１）−Ｎ１、（Ｓ２＋Ｎ２）−Ｎ２の減算処理を行うことにより、ランダムノイズや固定パターンノイズを除去したＳ１信号、Ｓ２信号をそれぞれ取り出すことができる。なお、画素信号としてＳ１、Ｓ２のいずれを採用するかは、Ｓ１の飽和信号量以下の適当な信号レベルを基準（閾値）として、それ以上かそれ未満かでそれぞれＳ１、Ｓ２を選択するようにする。飽和信号量以下でこうした切り替えを実施することにより、信号Ｓ１の飽和ばらつきの影響を回避することができる。
【００８２】
以上のように本実施例の固体撮像素子では、高速のバースト撮影が可能であるとともに、それにより得られる信号のＳ／Ｎやダイナミックレンジを改善することができる。
【００８３】
次に、本発明の他の実施例（第２実施例）による固体撮像素子の構成と動作を図１１〜図１３により説明する。上記第１実施例の固体撮像素子では、画素１０毎に異なる画素出力線１４が設けられるため、各画素１０から全く同じタイミングで各記憶ユニット２０内のキャパシタに信号やノイズを書き込むことが可能である。その反面、画素数と同じ数の画素出力線１４が画素領域２ａ、２ｂと記憶領域３ａ、３ｂとの間を繋ぐように配設されるため、画素領域２ａ、２ｂにおいて配線の占める領域の面積が大きい。その結果、画素ピッチが大きくなる、開口率が小さくなる、或いは、画素領域２ａ、２ｂ全体の面積が大きくなる、といった不利な点ある。
【００８４】
第２実施例による固体撮像素子は、画素出力線１４の本数を減らすことにより、上記のような問題を解消することを意図したものである。図１１は第２実施例の固体撮像素子において１本の画素出力線１４に接続される画素の構成を示す図である。図１２は第２実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードの駆動タイミング図である。図１３は第２実施例の固体撮像素子において光電荷蓄積時間が長い場合の動作モードの駆動タイミング図である。
【００８５】
図１１に示すように、この固体撮像素子では、１本の画素出力線１４に、２個の画素１０ａ、１０ｂと、各２個の記憶ユニット２０ａ、２０ｂと、が接続されている。つまり、図４に示した第１実施例の構成において各画素１０と記憶ユニット２０とを接続する画素出力線１４が、この第２実施例では、２個の画素及び記憶ユニットに対して共用化されている。したがって、画素出力線１４の本数は全画素数の１／２となり、画素出力線１４に占有される面積は第１実施例に比べて大幅に減ることになる。これによって、より小さな画素ピッチを実現することができ、例えば画素領域の面積を同一とした場合に、画素数を増やして解像度を上げることができる。また、開口率を上げて光感度の向上を図ることもできる。
【００８６】
但し、１本の画素出力線１４を２個の画素１０ａ、１０ｂで共有することで、この画素１０ａ、１０ｂから記憶ユニット２０ａ、２０ｂへの信号の転送を全く同じタイミングでは行うことができず、時間的にずらすことが必要である。そこで、第１実施例における図７に示す駆動タイミングは図１２に示すように、また第１実施例における図９に示す駆動タイミングは図１３に示すように、それぞれ変更する。
【００８７】
各画素１０ａ、１０ｂ内で完結する動作に関連した信号φＲ、φＣ、φＴは両画素１０ａ、１０ｂで共通であり、各画素１０ａ、１０ｂによる信号Ｓ１−ａ、Ｓ１−ｂ、Ｓ２−ａ、Ｓ２−ｂやノイズ信号Ｎ１−ａ、Ｎ１−ｂ、Ｎ２−ａ、Ｎ２−ｂを画素出力線１４上に出力するための信号φＸａ、φＸｂ、及びそれら信号を記憶ユニット２０ａ、２０ｂ内のキャパシタに書き込むための信号が各画素１０ａ、１０ｂ、各記憶ユニット２０ａ、２０ｂに対して相違するだけである。各画素１０ａ、１０ｂから各記憶ユニット２０ａ、２０ｂ内のキャパシタへの信号の書き込みのタイミングがずらされていることを除けば、各画素１０ａ、１０ｂにおける光電変換蓄積動作や各記憶ユニット２０ａ、２０ｂ内のキャパシタへの信号の書き込み動作などは、基本的に第１実施例で説明した手順と変わりない。したがって、動作の詳しい説明は省略する。
【００８８】
一例として、図１３において、φＴが立ち下がった時点からφＣが立ち下がるまでの時間を４０nsec、φＸａのＮ１−ａパルスの立ち上がり時点からφＴが立ち下がるまでの時間を１００nsecに設定した場合、画素１０ａによる信号と画素１０ｂによる信号との書き込みタイミングには１５nsec程度のずれが生じる。このずれ時間は、フレームレートが１０MHz（露光サイクルが１００nsec）の場合に１５％となり、画像の種類によっては影響が出ることがある。フレームレートが１MHz（露光サイクルが１μsec）の場合にはずれ時間は１．５％にすぎず殆ど影響がない。
【００８９】
本発明のさらに別の実施例（第３実施例）による固体撮像素子の動作を図１４及び図１５により説明する。第１実施例の固体撮像素子では、１つの露光サイクル毎にリセットトランジスタ３５をオンしてフォトダイオード３１やフローティングディフュージョン３３をリセットしていたが、この第３実施例の固体撮像素子では、複数の露光サイクルの期間、フォトダイオード３１やフローティングディフュージョン３３をリセットせず、光電変換により生成された光電荷による電圧信号をフローティングディフュージョン３３に加算蓄積するように駆動タイミングを変更している。ここでは便宜的に、この読み出し方法を積分読み出しと呼ぶ。この積分読み出しは、各画素１０においてフローティングディフュージョン３３に蓄積された信号がソースフォロアアンプ４３を通して読み出されても、フローティングディフュージョン３３の信号は変化しない、つまり非破壊読み出しが行われることにより、可能となっている。
【００９０】
図１４は積分読み出しと第１実施例で説明したような通常の読み出しとの相違を説明するための動作の概念図である。いま、この固体撮像素子の検出面には図１４（ａ）に示すように、時間経過に伴って、異なる数の光子が入射して来るものとする。ｔ１、ｔ２、ｔ３、…はそれぞれ１露光サイクルを示す。通常の読み出しでは、図１４（ｂ）に示すように、１露光サイクル期間中に入射した光子数に応じた画素出力電圧が得られる。露光サイクル毎に得られる画素出力電圧は、上述したように光電荷に基づく信号Ｓ１とノイズ信号Ｎ１とを含む（なお、ここでは電荷のオーバーフローは考えないためＳ２、Ｎ２は存在しない）。信号Ｓ１のレベルは露光サイクル毎に相違し、ノイズ信号Ｎ１のレベルも露光サイクル毎に相違する。したがって、通常読み出しでは、露光サイクル毎に信号Ｓ１＋Ｎ１とノイズ信号Ｎ１とを記憶ユニット２０内のキャパシタに書き込み、後で減算処理を行って信号Ｓ１を求めるようにしている。
【００９１】
これに対し、積分読み出しでは、或る時点でフローティングディフュージョン３３がリセットされてから次にリセットされるまでの間の複数の（図１４では「６」）露光サイクルに入射した光子数に応じた電圧出力が順次加算蓄積され、その加算蓄積される過程の電圧が画素出力電圧となる。例えば、リセットされた後の始めの露光サイクルでキャパシタに書き込まれる画素出力電圧はＳ１（１）＋Ｎ１、次の露光サイクルでキャパシタに書き込まれる画素出力電圧はＳ１（２）＋Ｓ１（１）＋Ｎ１、さらに次の露光サイクルでキャパシタに書き込まれる画素出力電圧はＳ１（３）＋Ｓ１（２）＋Ｓ１（１）＋Ｎ１、となる。つまり、リセット後のｎ番目（この場合にはｎ＝１〜６の整数）の露光サイクルにおける信号Ｓ１（ｎ）は、画素出力電圧Ｓ１（ｎ）＋Ｓ１（ｎ−１）＋…＋Ｓ１（１）＋Ｎ１と画素出力電圧Ｓ１（ｎ−１）＋…＋Ｓ１（１）＋Ｎ１との差から得ることができる。
【００９２】
図１５はこの積分読み出しの際の駆動タイミングを示す図である。但し、この例では、電圧信号が加算蓄積される露光サイクルを「３」としている。ノイズ信号Ｎ１はフローティングディフュージョン３３がリセットされたときのノイズが支配的である。したがって、リセットトランジスタ３５がオンからオフ状態になった直後にノイズ信号Ｎ１を記憶ユニット２０のキャパシタに書き込んだ後には、次にリセットトランジスタ３５がオンになるまでは、信号Ｓ１のみを記憶ユニット２０のキャパシタに書き込めばよい。即ち、露光サイクル毎にノイズ信号を書き込むキャパシタを用意する必要がなくなるので、同じフレーム数のバースト撮影に必要なサンプリングトランジスタ及びキャパシタの数を通常読み出しに比べて大幅に減らすことができる。その削減量は、電圧信号が加算蓄積される露光サイクル数を増やすほど大きくなる。
【００９３】
但し、フローティングディフュージョン３３に加算蓄積した電圧信号がオーバーフローしてしまうと、適切な画像が得られなくなる。その点から、比較的入射する光子数が少ない（光強度が弱い）場合に利用価値がある。或いは、回路的に画素出力電圧を監視して、フローティングディフュージョン３３がオーバーフローする前にリセットを行うようなタイミング制御を行ってもよい。
【００９４】
なお、露光サイクル毎の光子数に応じた信号を得るには、上述したように画素出力電圧の減算処理を行えばよいが、あえて減算処理を行わずに加算蓄積された信号を利用して画像を再現することも可能である。例えば高速で移動する目的物体を連続的に高速撮影した場合、加算蓄積された信号は目的物体の或る期間の移動軌跡を反映した信号となる。こうした画像は、例えば目的物体の移動速度の計算などに利用することができる。
【００９５】
なお、上記実施例はいずれも本発明に係る固体撮像素子の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願特許請求の範囲に包含されることは当然である。
【符号の説明】
【００９６】
１…半導体基板
２、２ａ、２ｂ…画素領域
３ａ、３ｂ…記憶領域
４ａ、４ｂ…垂直走査回路領域
５ａ、５ｂ…水平走査回路領域
６ａ、６ｂ…電流源領域
１０、１０ａ、１０ｂ…画素
１１…光電変換領域
１２…画素回路領域
１３…配線領域
１４…画素出力線
１５…駆動ライン
２０、２０ａ、２０ｂ…記憶ユニット
２１…書き込み側トランジスタ
２２…読み出し側トランジスタ
２３…信号線
２４、２４ａ…記憶部
２５、２５００１〜２５１０４、２５ａ、２５ｂ、２５ｃ、２５ｄ…キャパシタ
２６、２６００１〜２６１０４、２６ａ、２６ｂ、２６ｃ、２６ｄ…サンプリングトランジスタ
２７…読み出しバッファ
３１…フォトダイオード（ＰＤ）
３２…転送トランジスタ
３３…フローティングディフュージョン（ＦＤ）
３４…蓄積トランジスタ
３５…リセットトランジスタ
３６…蓄積キャパシタ
３７、４０…トランジスタ
３８、４１…選択トランジスタ
３９…電流源
４２…出力線
４３…ソースフォロアアンプ
【図１】
2009150828.tif 000003
【図２】
2009150828.tif 000004
【図３】
2009150828.tif 000005
【図４】
2009150828.tif 000006
【図５】
2009150828.tif 000007
【図６】
2009150828.tif 000008
【図７】
2009150828.tif 000009
【図８】
2009150828.tif 000010
【図９】
2009150828.tif 000011
【図１０】
2009150828.tif 000012
【図１１】
2009150828.tif 000013
【図１２】
2009150828.tif 000014
【図１３】
2009150828.tif 000015
【図１４】
2009150828.tif 000016
【図１５】
2009150828.tif 000017
【手続補正書】
【提出日】平成22年10月21日(2010.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
a)光を受光して光電荷を生成する光電変換素子と、該光電変換素子で生成された光電荷を電荷信号から電圧信号に変換する検出ノードへ転送する転送素子と、前記検出ノードから後記画素出力線に出力信号を送出するバッファ素子と、を含む画素が複数配設された画素領域と、
b)前記画素領域とは分離された領域であって、前記各画素による信号を複数フレーム分保持するために、複数の記憶部を含む記憶ユニットが各画素に対応して該画素と同数配設された記憶領域と、
c)前記画素領域と前記記憶領域とを接続する、前記画素領域に含まれる画素の総数をｎ（但しｎは２以上の整数）で除した数の画素出力線と、
を備え、該画素出力線のそれぞれには、前記画素領域内のｎ個の画素と、そのｎ個の画素による信号を複数フレーム分保持するために前記記憶領域内で前記ｎ個の画素に対応して設けられたｎ個の記憶ユニットと、が接続されてなることを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記記憶部は、１個のキャパシタと１個のスイッチ素子とから成ることを特徴とする固体撮像素子。
【請求項３】
請求項１又は２に記載の固体撮像素子において、
前記画素出力線のそれぞれにあって、ｎ個の画素とｎ個の記憶ユニットとの間には書き込み側ゲート手段が設けられ、該書き込み側ゲート手段から記憶ユニット側に読み出し側ゲート手段が接続されてなることを特徴とする固体撮像素子。
【請求項４】
請求項３に記載の固体撮像素子において、
前記記憶領域内の各画素は、前記光電変換素子及び前記検出ノードをリセットするリセット素子、を含むことを特徴とする固体撮像素子。
【請求項５】
請求項４に記載の固体撮像素子において、
前記検出ノードに蓄積された電圧信号を前記バッファ素子を介して出力する毎に、前記リセット素子により前記光電変換素子及び前記検出ノードをリセットすることを特徴とする固体撮像素子。
【請求項６】
請求項４に記載の固体撮像素子において、
各画素において検出ノードに蓄積された電圧信号をバッファ素子を介して画素出力線に出力した後に光電変換素子及び検出ノードをリセットせずに該光電変換素子で生成された光電荷による電圧信号を検出ノードに蓄積し、複数の連続した露光サイクルの間に、サイクル毎に積分した電圧信号を順次画素出力線に出力するようにしたことを特徴とする固体撮像素子。
【請求項７】
請求項５又は６に記載の固体撮像素子において、
各画素において露光サイクル毎に画素出力線に出力される信号を、その画素に対応した記憶ユニットに含まれる複数の記憶部に順番に保持させるように各記憶部の書き込み動作を制御することを特徴とする固体撮像素子。
【請求項８】
請求項７に記載の固体撮像素子において、
複数の露光サイクルに対応した信号を１つの記憶ユニットに含まれる複数の記憶部に格納した後に、該記憶ユニットに接続されている画素出力線に接続されている前記読み出し側ゲート手段を通して、前記記憶部に格納されている複数フレーム分の信号を順番に記憶部外に読み出すように各記憶部の読み出し動作を制御することを特徴とする固体撮像素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
上記課題を解決するために成された本発明に係る固体撮像素子は、
a)光を受光して光電荷を生成する光電変換素子と、該光電変換素子で生成された光電荷を電荷信号から電圧信号に変換する検出ノードへ転送する転送素子と、前記検出ノードから後記画素出力線に出力信号を送出するバッファ素子と、を含む画素が複数配設された画素領域と、
b)前記画素領域とは分離された領域であって、前記各画素による信号を複数フレーム分保持するために、複数の記憶部を含む記憶ユニットが各画素に対応して該画素と同数配設された記憶領域と、
c)前記画素領域と前記記憶領域とを接続する、前記画素領域に含まれる画素の総数をｎ（但しｎは２以上の整数）で除した数の画素出力線と、
を備え、該画素出力線のそれぞれには、前記画素領域内のｎ個の画素と、そのｎ個の画素による信号を複数フレーム分保持するために前記記憶領域内で前記ｎ個の画素に対応して設けられたｎ個の記憶ユニットと、が接続されてなることを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明に係る固体撮像素子では、各画素の光電変換素子で得られた光電荷を蓄積することにより得た電荷に応じた電圧信号を、フレーム毎に、複数の記憶部に順番に保持させることができる。画素毎に複数の記憶部が用意されているため、その記憶部の数の分だけ、連続的にアナログの信号を取り込み、その取り込み終了の後に、各記憶部から順番に信号を外部に読み出して処理することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明に係る固体撮像素子では、複数の画素に対し画素出力線が共通化されているので、配線の数を減らし、配線に占有される領域の面積を減らすことができる。例えば、２個の画素で１本の画素出力線を共用することで、画素出力線の本数は約１／２になる。これによって、例えば記憶領域における画素ピッチを小さくして解像度を上げる、開口率を上げて光感度を改善する、或いは、全体のチップ面積を縮小して製造上の歩留まりを上げる、といった効果を奏する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
画素出力線を複数の画素で共用すると、この複数の画素から同時に信号を出力して記憶部に書き込むことはできなくなる。その場合、記憶部への信号の書き込みタイミングを画素毎にずらす必要があり、バースト撮影のレートを上げるほど、サンプリングタイミングのずれが相対的に顕著になる。その場合でも、２乃至４個程度の画素で１本の画素出力線を共用するのであれば、上記ずれは実質的に問題とならない。
また、本発明に係る固体撮像素子において、前記記憶部は、１個のキャパシタと１個のスイッチ素子とから成るものとすることができる。ここで、スイッチは１個のトランジスタにより構成可能である。
また、本発明に係る固体撮像素子において、前記画素出力線のそれぞれにあって、ｎ個の画素とｎ個の記憶ユニットとの間には書き込み側ゲート手段が設けられ、該書き込み側ゲート手段から記憶ユニット側に読み出し側ゲート手段が接続されてなる構成とすることができる。
この構成では、Ｎフレーム分の画素信号を記憶するためにトランジスタとキャパシタとの組をＮ組と、それぞれ１個ずつの書き込み側ゲート手段及び読み出し側ゲート手段としてのトランジスタとを設ければよい。このように書き込み側ゲート手段及び読み出し側ゲート手段が多数の記憶部に対して共用化されるので、記憶領域に配設される素子の数を減らして、同じフレーム数の記憶容量を確保するのに必要な記憶領域の面積を小さくすることができる。それによって、同じチップ面積であれば、画素領域の面積を広げ、例えば開口率を大きくして光感度の向上を図ることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
ＣＭＯＳでは非破壊読み出しが行われるので、検出ノードから信号が読み出されても、リセットされない限り電圧信号はそのまま保存される。そこで、これを利用して、本発明に係る固体撮像素子の一態様として、前記検出ノードに蓄積された電圧信号を前記バッファ素子を介して画素出力線に出力した後に光電変換素子及び検出ノードをリセットせずに光電変換素子で生成された光電荷による電圧信号を検出ノードに蓄積し、複数の連続した露光サイクルの間に、サイクル毎に積分した電圧信号を順次画素出力線に出力する構成とするとよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
【図１】本発明に関連した参考例である固体撮像素子の半導体チップ上の概略レイアウトを示す平面図。
【図２】参考例の固体撮像素子において画素領域内の１個の画素の概略レイアウトを示す平面図。
【図３】参考例の固体撮像素子における要部のブロック構成図。
【図４】図２に示した１個の画素及びこれに対応する記憶ユニットの回路構成図。
【図５】図４中の１個の記憶部の構成を示す図。
【図６】参考例の固体撮像素子における連続読み出しモード及びバースト読み出しモードの概略タイムチャート。
【図７】参考例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードのタイミング図。
【図８】図７の動作における各画素内の概略ポテンシャル図。
【図９】参考例の固体撮像素子において光電荷蓄積時間が相対的に長い場合の動作モードのタイミング図。
【図１０】図９の動作における各画素内の概略ポテンシャル図。
【図１１】本発明の一実施例の固体撮像素子において１本の画素出力線に接続される画素の構成を示す図。
【図１２】本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードの駆動タイミング図。
【図１３】本実施例の固体撮像素子において光電荷蓄積時間が長い場合の動作モードの駆動タイミング図。
【図１４】本発明の別の実施例の固体撮像素子において積分読み出しと通常読み出しとの相違を説明するための動作の概念図。
【図１５】別の実施例の固体撮像素子における積分読み出しの際の駆動タイミングを示す図。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
本発明に係る固体撮像素子の一実施例を説明するに先立って、本発明には包含されないものの関連の深い一参考例である固体撮像素子について、添付図面を参照して説明する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
本参考例による固体撮像素子の全体の構成及び構造について説明する。図１は本参考例の固体撮像素子の半導体チップ上の概略レイアウトを示す平面図である。図２は画素領域２（２ａ、２ｂ）中の１個の画素１０の概略レイアウトを示す平面図である。図３は本参考例の固体撮像素子における要部のブロック構成図である。図４は図２に示した１個の画素１０及びこれに対応する記憶ユニット２０の回路構成図である。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
本参考例の固体撮像素子の駆動方法と動作について説明する。この参考例の固体撮像素子は、大別して、連続読み出しとバースト読み出しという２つの駆動モードを有する。この両駆動モードの概略的な動作について図６により説明する。図６は連続読み出しモード及びバースト読み出しモードの概略タイムチャートである。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
本参考例の固体撮像素子では、光電荷蓄積時間が短い場合と光電荷蓄積時間が相対的に長い場合とで異なる２つの動作モードを選択し得る。目安として、前者は光電荷蓄積時間が１０μsec程度以下の、フローティングディフュージョンで発生する暗電荷量が無視できると考えられる場合であり、１００万フレーム／秒以上の高速撮影を行う場合にはこの動作モードを採用することが好ましい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
以上のように本参考例の固体撮像素子では、高速のバースト撮影が可能であるとともに、それにより得られる信号のＳ／Ｎやダイナミックレンジを改善することができる。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
次に、本発明の一実施例による固体撮像素子の構成と動作を図１１〜図１３により説明する。上記参考例の固体撮像素子では、画素１０毎に異なる画素出力線１４が設けられるため、各画素１０から全く同じタイミングで各記憶ユニット２０内のキャパシタに信号やノイズを書き込むことが可能である。その反面、画素数と同じ数の画素出力線１４が画素領域２ａ、２ｂと記憶領域３ａ、３ｂとの間を繋ぐように配設されるため、画素領域２ａ、２ｂにおいて配線の占める領域の面積が大きい。その結果、画素ピッチが大きくなる、開口率が小さくなる、或いは、画素領域２ａ、２ｂ全体の面積が大きくなる、といった不利な点ある。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
本実施例による固体撮像素子は、画素出力線１４の本数を減らすことにより、上記のような問題を解消することを意図したものである。図１１は本実施例の固体撮像素子において１本の画素出力線１４に接続される画素の構成を示す図である。図１２は本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードの駆動タイミング図である。図１３は本実施例の固体撮像素子において光電荷蓄積時間が長い場合の動作モードの駆動タイミング図である。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
図１１に示すように、この固体撮像素子では、１本の画素出力線１４に、２個の画素１０ａ、１０ｂと、各２個の記憶ユニット２０ａ、２０ｂと、が接続されている。つまり、図４に示した参考例の構成において各画素１０と記憶ユニット２０とを接続する画素出力線１４が、この実施例では、２個の画素及び記憶ユニットに対して共用化されている。したがって、画素出力線１４の本数は全画素数の１／２となり、画素出力線１４に占有される面積は参考例に比べて大幅に減ることになる。これによって、より小さな画素ピッチを実現することができ、例えば画素領域の面積を同一とした場合に、画素数を増やして解像度を上げることができる。また、開口率を上げて光感度の向上を図ることもできる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
但し、１本の画素出力線１４を２個の画素１０ａ、１０ｂで共有することで、この画素１０ａ、１０ｂから記憶ユニット２０ａ、２０ｂへの信号の転送を全く同じタイミングでは行うことができず、時間的にずらすことが必要である。そこで、参考例における図７に示す駆動タイミングは図１２に示すように、また参考例における図９に示す駆動タイミングは図１３に示すように、それぞれ変更する。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
各画素１０ａ、１０ｂ内で完結する動作に関連した信号φＲ、φＣ、φＴは両画素１０ａ、１０ｂで共通であり、各画素１０ａ、１０ｂによる信号Ｓ１−ａ、Ｓ１−ｂ、Ｓ２−ａ、Ｓ２−ｂやノイズ信号Ｎ１−ａ、Ｎ１−ｂ、Ｎ２−ａ、Ｎ２−ｂを画素出力線１４上に出力するための信号φＸａ、φＸｂ、及びそれら信号を記憶ユニット２０ａ、２０ｂ内のキャパシタに書き込むための信号が各画素１０ａ、１０ｂ、各記憶ユニット２０ａ、２０ｂに対して相違するだけである。各画素１０ａ、１０ｂから各記憶ユニット２０ａ、２０ｂ内のキャパシタへの信号の書き込みのタイミングがずらされていることを除けば、各画素１０ａ、１０ｂにおける光電変換蓄積動作や各記憶ユニット２０ａ、２０ｂ内のキャパシタへの信号の書き込み動作などは、基本的に参考例で説明した手順と変わりない。したがって、動作の詳しい説明は省略する。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００８９
【補正方法】変更
【補正の内容】
【００８９】
本発明の別の実施例による固体撮像素子の動作を図１４及び図１５により説明する。参考例の固体撮像素子では、１つの露光サイクル毎にリセットトランジスタ３５をオンしてフォトダイオード３１やフローティングディフュージョン３３をリセットしていたが、この実施例の固体撮像素子では、複数の露光サイクルの期間、フォトダイオード３１やフローティングディフュージョン３３をリセットせず、光電変換により生成された光電荷による電圧信号をフローティングディフュージョン３３に加算蓄積するように駆動タイミングを変更している。ここでは便宜的に、この読み出し方法を積分読み出しと呼ぶ。この積分読み出しは、各画素１０においてフローティングディフュージョン３３に蓄積された信号がソースフォロアアンプ４３を通して読み出されても、フローティングディフュージョン３３の信号は変化しない、つまり非破壊読み出しが行われることにより、可能となっている。
【国際調査報告】
2009150828.tif 000018
2009150828.tif 000019
2009150828.tif 000020