(57)【要約】  サンプリング部（100A）は、連続時間信号を離散時間信号へ変換して低域通過特性のフィルタリングを施すサンプリングフィルタ（102）と、離散時間信号の経時変化を表す量子化信号を出力する１ビット量子化器（107）とを有する。同期部（100B）は、検査信号と量子化信号との位相差を求める位相差検出器（110）と、その位相差に相当する遅延量を見込んだタイミングで位相差検出器に対し検査信号をフィードバックする遅延制御回路（114）とを有する。検査信号と現時点の量子化信号との位相差が同位相を示すとき、その検査信号の位相が基準位相として検出される。
2009098989.tif 000002
【特許請求の範囲】
【請求項１】
位相変調された連続時間信号をサンプリングして量子化信号を生成するサンプリング部と、前記量子化信号の位相に同期する基準位相をディジタル信号領域で検出する同期部とを備え、
前記サンプリング部は、前記連続時間信号を離散時間信号へ変換して該離散時間信号に対し低域通過特性のフィルタリングを施すサンプリングフィルタと、前記サンプリングフィルタを経た離散時間信号に対する高域通過特性のフィルタリングにより当該離散時間信号の経時変化を表す信号を前記量子化信号として出力する１ビット量子化器とを有し、
前記同期部は、検査信号と前記量子化信号との位相差を求める位相差検出器と、前記位相差検出器が求めた位相差に相当する遅延量を見込んだタイミングで前記位相差検出器に対し検査信号をフィードバックする遅延制御回路とを有することを特徴とする位相同期装置。
【請求項２】
さらに、前記サンプリング部および前記同期部に対し共通のクロック信号を供給するクロック生成器を備え、
前記サンプリング部および前記同期部は、前記クロック信号に基づき動作することを特徴とする請求項１記載の位相同期装置。
【請求項３】
前記同期部は、前記位相差検出器が求めた位相差を表す信号から高周波ノイズを除去し且つ該高周波ノイズを除去した信号を前記遅延制御回路へ供給する低域通過フィルタを有することを特徴とする請求項２記載の位相同期装置。
【請求項４】
前記１ビット量子化器は、前記経時変化が時間軸上の正の傾き又は負の傾きであることを表す２値信号を前記量子化信号として出力することを特徴とする請求項１乃至３のいずれか１項に記載の位相同期装置。
【請求項５】
さらに、前記クロック生成器から前記サンプリングフィルタに対するクロック信号を多相クロック信号に変換する多相生成器と、前記多相クロック信号における位相のばらつきを補償して該多相クロック信号を前記サンプリングフィルタへ出力する位相補償器とを備えることを特徴とする請求項２乃至４のいずれか１項に記載の位相同期装置。
【請求項６】
位相変調された連続時間信号をサンプリングして量子化信号を生成するサンプリングステップと、前記量子化信号の位相に同期する基準位相をディジタル信号領域で検出する同期ステップとを含み、
前記サンプリングステップにおいて、位相変調された連続時間信号を離散時間信号へ変換して該離散時間信号に対し低域通過特性のフィルタリングを施し、前記フィルタリングを経た離散時間信号に対する高域通過特性のフィルタリングにより当該離散時間信号の経時変化を表す量子化信号を生成し、
前記同期ステップにおいて、検査信号と前記量子化信号との位相差を求め、前記位相差に相当する遅延量を見込んだタイミングで新たな検査信号を出力し、前記新たな検査信号と現時点の量子化信号との位相差が同位相を示すとき当該新たな検査信号の位相を基準位相として検出することを特徴とする位相同期方法。
【請求項７】
前記各ステップを共通のクロック信号に基づき実行することを特徴とする請求項６記載の位相同期方法。
【請求項８】
前記同期ステップにおいて、前記遅延量に用いる位相差を表す信号から高周波ノイズを除去することを特徴とする請求項７記載の位相同期方法。
【請求項９】
前記サンプリングステップにおいて、前記経時変化が時間軸上の正の傾き又は負の傾きであることを表す２値信号を前記量子化信号として出力することを特徴とする請求項６乃至８のいずれか１項に記載の位相同期方法。
【請求項１０】
さらに、前記サンプリングステップにおける離散時間信号への変換のためのクロック信号を多相クロック信号に変換し且つ該多相クロック信号における位相のばらつきを補償するステップを含むことを特徴とする請求項７乃至９のいずれか１項に記載の位相同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相変調されている受信信号を復調するための技術に関する。
【背景技術】
【０００２】
データ通信の変調方式をアナログからディジタルへ置き換えることは、地上波放送に代表されるように、急速に進められている。ディジタル変調は、送信しようとするデータ値に合わせて、搬送波の振幅を制御するＡＳＫ（Amplitude Shift Keying：振幅変調）、搬送波の周波数を制御するＦＳＫ（Frequency Shift Keying：周波数変調）、及び、搬送波の位相を制御するＰＳＫ（Phase Shift Keying：位相変調）の３種に大別される。これらのディジタル変調の中で、位相平面における「0」データと「1」データとの重なりは、ＡＳＫ→ＦＳＫ→ＰＳＫの順に小さくなる。【０００３】
いま、２値位相変調（ＢＰＳＫ：Binary Phase Shift Keying）において、搬送波に「1」のデータを対応させ、その搬送波を１８０度反転させた波形に「0」のデータを対応させ、さらに、データ切り替えの際に位相の停留点が生じないよう瞬間的に位相切り替えを行うことを想定する。この場合、解析上、「1」と「0」との重なりは存在しない。すなわち、上記想定において、回路や伝送路で混入するノイズの影響を除けば、「0」の受信信号を「1」のデータとして誤って読み取る確率は、解析のうえではゼロである。よって、良好なビット誤り率を実現することができる。【０００４】
図１２は、受信信号の１ビットあたりの割り当てエネルギーをノイズ電力で除した値と、ビット誤り率との関係をディジタル変調の方式別に示したグラフである。これは、後述の非特許文献１に示されている。図示のグラフより、受信信号のＳＮＲ（Signal-to-Noise Ratio：信号対雑音比）、すなわち図の横軸に比例する値が、各変調方式で同一である場合、ＰＳＫが最も良好なビット誤り率を達成することが分かる。【０００５】
所望のビット誤り率を達成しようとする場合、変調方式としてＰＳＫを選択することにより、必要なＳＮＲが最も小さくて済む。また、この場合、受信回路の入力から復調までに混入するノイズの許容量を大きく見積もることができる。このことは、無線受信回路の低雑音増幅器で許容される熱雑音を大きく設定することを可能とし、その結果、受信回路の低電力化を図ることができる。【０００６】
ところで、ＰＳＫは、ＡＳＫやＦＳＫと異なり、復調に際して基準位相が必要である。その理由を説明する。【０００７】
ＰＳＫ以外の例えば２値ＦＳＫの場合、搬送波に対して０度から９０度に位相が進行する信号と、９０度から１８０度に位相が進行する信号とは、同一のディジタルデータを持っていることを意味する。受信側は、搬送波に対する変調が、位相が進む方向の変調なのか、あるいは、位相が遅れる方向の変調なのかを判別することで、ディジタルデータを取得する。また、受信側でのデータ復調に際しては、搬送波の位相を送信側のものと合わせ込む必要はない。【０００８】
一方、ＰＳＫの場合は、搬送波の位相シフト量にディジタルデータが対応することから、搬送波に対して４５度シフトした信号と２２５度シフトした信号は、別個のデータを持っている。このため、ＰＳＫの受信信号からデータを適正に再生するには、位相変調されている受信信号を正確に復調するための基準位相を持つことが必須である。【０００９】
ここで、例えば、データレートの低い有線通信の場合は、データ読み取りに必要なクロックを、そのデータとは別個の通信線で送ることができる。よって、有線通信の場合は、受信側で基準位相を把握することは比較的容易である。しかしながら、無線通信の場合、物理的な伝送路は一つしかないので、復調に要するクロックとデータとを同時に送ることは困難である。【００１０】
そこで、受信側で予めクロックを用意し、そのクロックを受信信号の搬送波と位相同期させることで、復調に用いる正確な基準位相を見つけ出すことが求められる。このようにして基準位相を検出する処理は、搬送波再生と呼ばれる。搬送波再生における同期精度が低くなると、ビット誤り率が高くなる。よって、ディジタル通信の品質を高めるためには、高精度の搬送波再生を実現する技術を開発することが極めて重要である。【００１１】
また、無線通信の現状としては、ＵＨＦ帯では依然ＡＳＫやＦＳＫが主体である一方で、２.４ＧＨｚのＩＳＭ帯（Industry Science Medical band）においては、Bluetooth（登録商標）EDRや、ZigBee（登録商標）などが、ＰＳＫを採用している。このため、ＩＳＭ帯のような微弱電力帯域の用途でも、搬送波再生の技術を開発することが求められている。【００１２】
搬送波再生には、例えば、コスタスループと呼ばれるフィードバックループが用いられる。このフィードバックループは、例えば、ミキサで周波数変換した後のアナログ信号領域で行われる。【００１３】
また、近年のＬＳＩ技術やディジタル信号処理技術の進展により、上記のフィードバックループを、Ａ／Ｄ変換後のディジタル信号領域で実現する技術が提案されている。その技術に関し、特許文献１及び特許文献２に記載のものがある。ここでは、受信した変調信号の位相と受信回路が持つ搬送波位相とを、Ａ／Ｄ変換後に複素乗算回路で乗算し、両者の位相差を検出する。そして、ループフィルタにより、受信信号から所望の信号成分以外を取り除いた後、数値制御発振器により、同期補正した信号を出力する。
【特許文献１】特開２００２−０９４５８５号公報
【特許文献２】特開２００２−１２４９９９号公報
【非特許文献１】DAVID M. POZAR、“MICROWAVE AND RF DESIGN OF WIRELESS SYSTEMS”; Chapter 9: Modulation Techniques、JOHN WILEY & SONS，New York、２０００年、３１８頁
【発明の開示】
【発明が解決しようとする課題】
【００１４】
搬送波再生における位相の同期処理に関し、アナログ信号領域を用いる前述のコスタスループによる技術や、ディジタル信号領域を用いる上記特許文献１及び２の技術には、次のような問題点がある。【００１５】
コスタスループによる搬送波再生技術においては、第一に、位相同期をアナログ信号領域で高精度に実現できるものの、回路の省面積化によりコストを削減することが困難であるという問題がある。その理由は、受信信号と復調クロックとを乗算するためのアナログミキサや、位相差を表す信号から高周波ノイズを除去して平滑化するためのアナログ低域通過フィルタなどのアナログ回路が必要だからである。これらの回路は、ＣＭＯＳの微細化に追随して回路を縮小することが困難である。【００１６】
第二に、コスタスループによる上記技術では、アナログ信号領域で位相同期を行う場合は、同期に要する時定数などの特性を外部から制御することが難しいという問題がある。その理由は、フィードバックループ内はアナログ信号であり、また、フィルタもアナログ回路であるため、ループ伝達関数を外部からのディジタル制御信号で変化させることが難しいためである。【００１７】
第三に、コスタスループによる上記技術では、高周波のＲＦ信号を生成する発振器に加え、中間周波数以降で更なるフィードバックを行うための同期回路や、それとは別個に復調回路を搭載する必要がある。このことから、設計工期および回路面積が膨れ、結果的にコストが上昇するリスクがある。【００１８】
一方で、位相同期をディジタル信号領域で行う特許文献１及び２に記載の技術においては、アナログ信号領域を用いる上記技術と比較して、外部からの制御や省面積化が容易であるものの、低電力化の面で不利である。その理由は、Ａ／Ｄ変換器やディジタル乗算器の使用が前提となる上、フィルタ処理をアクティブ素子で行うので、消費電力が増大するためである。【００１９】
そこで、本発明は、位相変調された信号の復調に用いる基準位相を検出する際の省電力及び低コストを図る技術を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明に係る位相同期装置は、位相変調された連続時間信号をサンプリングして量子化信号を生成するサンプリング部と、前記量子化信号の位相に同期する基準位相をディジタル信号領域で検出する同期部とを備え、前記サンプリング部は、前記連続時間信号を離散時間信号へ変換して該離散時間信号に対し低域通過特性のフィルタリングを施すサンプリングフィルタと、前記サンプリングフィルタを経た離散時間信号に対する高域通過特性のフィルタリングにより当該離散時間信号の経時変化を表す信号を前記量子化信号として出力する１ビット量子化器とを有し、前記同期部は、検査信号と前記量子化信号との位相差を求める位相差検出器と、前記位相差検出器が求めた位相差に相当する遅延量を見込んだタイミングで前記位相差検出器に対し検査信号をフィードバックする遅延制御回路とを有する。【００２１】
本発明に係る位相同期方法は、位相変調された連続時間信号をサンプリングして量子化信号を生成するサンプリングステップと、前記量子化信号の位相に同期する基準位相をディジタル信号領域で検出する同期ステップとを含み、前記サンプリングステップにおいて、位相変調された連続時間信号を離散時間信号へ変換して該離散時間信号に対し低域通過特性のフィルタリングを施し、前記フィルタリングを経た離散時間信号に対する高域通過特性のフィルタリングにより当該離散時間信号の経時変化を表す量子化信号を生成し、前記同期ステップにおいて、検査信号と前記量子化信号との位相差を求め、前記位相差に相当する遅延量を見込んだタイミングで新たな検査信号を出力し、前記新たな検査信号と現時点の量子化信号との位相差が同位相を示すとき当該新たな検査信号の位相を基準位相として検出するという方法である。
【発明の効果】
【００２２】
本発明によれば、位相変調された信号の復調に用いる基準位相を検出する際の省電力及び低コストを図ることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第一の実施形態による位相同期装置のブロック図である。
【図２】本発明の第一の実施形態によるサンプリング部のブロック図である。
【図３】本発明の第一の実施形態による動作手順のフローチャートである。
【図４】本発明の第一の実施形態によるサンプリング部の動作タイミングに関する説明図である。
【図５】本発明の第一の実施形態によるサンプリング部が形成するフィルタ特性の説明図である。
【図６】本発明の第一の実施形態による同期部の前半部分のブロック図である。
【図７】本発明の第一の実施形態による同期部の動作タイミングに関する説明図である。
【図８】本発明の第一の実施形態による同期部の後半部分のブロック図である。
【図９】本発明の第二の実施形態による位相同期装置のブロック図である。
【図１０】本発明の第二の実施形態によるサンプリングフィルタに関連するブロック図である。
【図１１】本発明の第二の実施形態によるサンプリングフィルタの動作タイミングに関する説明図である。
【図１２】非特許文献１に記載のディジタル変調別のビット誤り率に関する説明図である。
【発明を実施するための形態】
【００２４】
本発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
【００２５】
［第一の実施の形態：構成の説明］
図１は、本発明の第１の実施形態による位相同期装置100の構成を示すブロック図である。位相同期装置100は、通信の受信装置のフロントエンド部（図示略）の後段に設けられる。フロントエンド部は、送信側で位相変調された信号を受信すると、それを復調に好適な状態にすべく、増幅、周波数変換およびフィルタ処理等を施し、受信信号101として位相同期装置100へ入力する。
【００２６】
フロントエンド部は、無線通信であれば、アンテナおよび低雑音増幅器、ミキサ、通信帯域制限フィルタ、妨害波除去フィルタなどである。また、有線通信の場合は、送信側出力インピーダンスおよび伝送線特性インピーダンスに合わせて設計された受信入力バッファなどである。
【００２７】
位相同期装置100は、図１に示すように、サンプリング部100A，同期部100B，クロック生成器104を備える。サンプリング部100Aは、上記のフロントエンド部を経た受信信号101をサンプリングして量子化信号108を生成する。同期部100Bは、量子化信号108の位相に同期する基準位相をディジタル信号領域で検出する。クロック生成器104は、サンプリング部100A及び同期部100Bに対し共通のクロック信号を供給する。
【００２８】
サンプリング部100Aは、連続時間信号である受信信号101を離散時間信号へ変換するサンプリングフィルタ102と、離散時間信号の経時変化を表す量子化信号108を生成する１ビット量子化器107とを有する。
【００２９】
図２に、サンプリング部100Aの詳細な構成を示す。サンプリングフィルタ102に受信信号101が入力されると、それが２系統のサンプル・ホールド回路103a及び103bに入力される。サンプル・ホールド回路103a及び103bは、クロック生成器104から供給される周波数fsのサンプリングクロックにより定義されるフィルタ特性を持つ。
【００３０】
各サンプル・ホールド回路103a及び103bにおいて、サンプリング用のスイッチ105a及び105bは、それぞれに供給されるクロック信号ａ及びｂによりオンオフ動作を繰り返す。サンプリング容量106a及び106bは、スイッチ105a及び105bのＯＮ時に入力される信号を蓄積する。スイッチ105c1及び105c2は、クロック信号ｃに基づきそれぞれ動作する出力用のスイッチである。各サンプリング容量106a及び106bに蓄積された信号は、スイッチ105c1及び105c2のＯＮ時に１ビット量子化器107へ出力される。
【００３１】
１ビット量子化器107は、クロック生成器（104）からのクロック信号に従って、サンプリングフィルタ102からの離散時間信号の時間的な変化を表す量子化信号108を生成する。生成された量子化信号108は、同期部100Bへ出力される。
【００３２】
同期部100Bは、図１に示すように、位相差検出器110、低域通過フィルタ112、及び、遅延制御回路114を備える。位相差検出器110は、１ビット量子化器107からの量子化信号108と、遅延制御回路114からフィードバックされる後述の再生復調クロック109との位相差を表す位相差信号111を出力する。
【００３３】
低域通過フィルタ112は、位相差信号111のノイズとなる高周波成分を除去し、それを遅延制御回路114へ出力する。遅延制御回路114は、ノイズ除去された位相差信号111、すなわちフィルタ出力信号113が表す位相差に相当する時間的な遅延量を表す信号を生成する。そして、その遅延量を見込んだタイミングで、再生復調クロック109を遅延制御回路114にフィードバックする。この再生復調クロック109は、本発明に係る検査信号に対応するものである。
【００３４】
［第一の実施の形態：動作の説明］
図３に示すフローチャートに沿って、上記構成による位相同期装置100の動作について説明する。サンプリングフィルタ102に入力された周波数f1の受信信号101は、各サンプル・ホールド回路103a及び103bにより、周波数fs0のクロックａ及びｂに従ってサンプリングされ、そのサンプル値を保持される。これにより、受信信号101は、連続時間信号から離散時間信号へ変換される（ステップS1）。
【００３５】
図４に、サンプリングフィルタ102によるサンプリング例を示す。図４に示されるように、受信信号101は、クロックａに従って、A1〜A4およびA9〜A12の離散信号に変換され、クロックｂに従って、B5〜B8およびB13〜B16の離散信号へと変換される。A1〜A4の値は、サンプリング容量106aにてA1＋A2＋A3＋A4のアナログ加算値として保持され、A9〜A12の値もA9＋A10＋A11＋A12の加算値として保持される。また、同様に、B5〜B8およびB13〜B16が、サンプリング容量106bにより、それぞれ加算値として保持される。
【００３６】
サンプリングフィルタ102は、サンプリング容量106a及び106bに保持された４つ単位のサンプリング点について移動平均を演算する。この演算処理により、低域通過特性を示すフィルタが形成される（図３：ステップS2）。形成されるフィルタの伝達関数は、例えば、次の＜式１＞で表される。
【００３７】
Ｈ０（ｚ）＝（１／４）×［１＋ｚ−１＋ｚ−２＋ｚ−３］  …＜式１＞
ただし、ｚ＝ｅｘｐ（ｊ×２π×ｆｓ０）  
【００３８】
周波数(fs0)/4を持つクロックｃにより、スイッチ105c1及び105c2がＯＮ状態になると、上記＜式１＞による低域通過特性のフィルタリングを施された信号が、１ビット量子化器107へ出力される。具体的には、サンプリング容量106aから、
例えばA1＋A2＋A3＋A4の平均値が出力され、サンプリング容量106bから例えばB5＋B6＋B7＋B8の平均値が出力される。
【００３９】
１ビット量子化器107は、サンプリングフィルタ102からの２つの平均値を比較、すなわち、２つのサンプリング点の減算値を求める。この減算処理により、高域通過特性を示すフィルタが形成される（ステップS3）。このフィルタの伝達関数は、例えば、次の＜式２＞で表される。
【００４０】
Ｈ１（ｚ）＝１−ｚ−１  …＜式２＞
ただし、ｚ＝ｅｘｐ［ｊ×２π×（ｆｓ０／４）］
【００４１】
結果的に、サンプリングフィルタ102と１ビット量子化器107とで形成されるフィルタは、＜式１＞で表される移動平均の低域通過フィルタと、＜式２＞で表される減算の高域通過フィルタとを合成した帯域通過フィルタとである。その周波数特性を図５に示す。
【００４２】
図５に示すような帯域通過特性により、周波数２×ｆ１及び３×ｆ１といった高調波として含まれるノイズや、前段のフロントエンド部を通過した際に付加された熱雑音等のノイズが除去される。この帯域通過フィルタの特性は、受信信号（101）に混入し得るノイズの程度に応じて変化させれば良い。
【００４３】
前述の＜式１＞及び＜式２＞に示すフィルタ特性は、出力の一部を入力に戻す過程を持たない、いわゆる有限インパルス応答フィルタである。この有限インパルス応答フィルタにより急峻なカットオフ特性を得るには、比較的多くの演算段数を構成する必要がある。そこで、混入するノイズ量が多いと推測される場合は、出力の一部を入力に戻す無限インパルス応答フィルタを用いれば良い。これにより演算段数を抑えることができる。
【００４４】
また、帯域通過フィルタを用いることによる受信信号（101）の強度損失を防ぐためには、図５の周波数特性における利得の最大点である点線矢印の箇所に、受信信号（101）の周波数f1が配置されるように、フィルタ特性を設定することが望ましい。
【００４５】
１ビット量子化器107が出力する量子化信号108は、受信信号101を正弦波とみなした場合の間隔1/((fs0)/4)における時間変化率を示す。図４を参照して、例えば、区間A1〜A4における平均値と、その後続の区間B5〜B8における平均値との比較において、前者よりも後者のほうが大きい場合（図３：ステップS4：Yes）、１ビット量子化器107は「1」の信号を出力する。この信号は、受信信号の時間軸上の変化が正の傾きを持っていることを表す（ステップS5）。また、逆のケースであれば（ステップS4：No）、１ビット量子化器107は、受信信号の時間軸上の変化が負の傾きを持つことを表す「0」の信号を出力する（ステップS6）。このように、本実施形態の１ビット量子化器107は、受信信号の波形の経時変化を「0」及び「1」の２値で簡易に表現する。
【００４６】
本実施形態では、サンプリング部100Aにて形成されるフィルタにより、受信信号101の線形歪みが、ある程度除去される。よって、後段の同期部100Bでは、受信信号101の経時変化を表す情報として、２値レベルのものが得られれば十分である。また、１ビット量子化器107を利用することで、回路構成を単純化することができ、その結果、回路規模の小型化が可能となる。
【００４７】
次に、同期部100Bにおいて、量子化信号108の位相と、位相同期をとるための検査信号（再生復調クロック109）の位相とを合わせ込む動作に移る。
【００４８】
位相差検出器110は、量子化信号108の立ち上がりエッジと、検査信号としての再生復調クロック109の立ち上がりエッジとの間の時間的な差分を検出し、それを位相差信号111として出力する（図３：ステップS7）。そのために、本実施形態では、図６に示すように配置された、ＮＯＴゲート110a及び110cとＮＡＮＤゲート110bとを用いる。
【００４９】
位相差信号111は、本来は再生復調クロック109および量子化信号108の立ち上がりエッジ間の時間差を示すが、実際には、位相差検出器110に至るまでに混入した高周波のノイズが含まれる。そこで、ディジタルフィルタの低域通過フィルタ112が、この高周波ノイズを除去する（ステップS8）。これにより、位相差信号111から時間差の情報を抽出しやすくなる。
【００５０】
上記の低域通過フィルタ112は、例えば、図６に示すように、クロック生成器104からのフィルタクロック104Aに基づき動作する遅延フリップフロップ回路（DFF）112a及び112bと、ＸＯＲゲート112cとから構成することができる。
【００５１】
図７に、量子化信号108及び再生復調クロック109の位相差に相当する位相差信号111と、フィルタクロック104Aに基づくフィルタ出力信号113の波形を示す。図示の例は、低域通過フィルタ112が、フィルタクロック104Aに基づく連続した３つのタイミングにおける位相差信号111の移動平均を、フィルタ出力信号113として出力する例である。
【００５２】
低域通過フィルタ112の特性は、位相差信号111に含まれ得るノイズに応じて適宜設定しておく。この低域通過フィルタ112は、前述したように、ロジックゲートのみで構成されるディジタルフィルタであるから（図６）、特性の制御は比較的容易である。
【００５３】
なお、ノイズを精度よく除去するには、低域通過フィルタ112の次数を大きくすることが有益である。しかしながら、次数を増やすほど、ループの収束時間、すなわち、動作開始からフィードバックループが一定値を持つまでの時間が長くなる。よって、ノイズ特性と収束時間とのトレードオフ関係を見極めながら、フィルタ特性を設計することが望ましい。
【００５４】
位相差信号111は、低域通過フィルタ112にて高周波ノイズが除去されると、フィルタ出力信号113として遅延制御回路114へ入力される。遅延制御回路114は、入力されたフィルタ出力信号113が、量子化信号108と再生復調クロック109との同位相を示すものか否かを判別する。なお、同期処理の開始時点のように、まだ再生復調クロック109が量子化信号108と同期していない間、フィルタ出力信号113は同位相を示さない（図３：ステップS9：No）。
【００５５】
遅延制御回路114は、フィルタ出力信号113が同位相を示すように導くために、現時点の位相差に相当する制御コードを生成し（ステップS10）、その制御コードに基づく遅延タイミングで、検査信号の再生復調クロック109を位相差検出器110にフィードバックする（ステップS11）。
【００５６】
遅延制御回路114の上記動作は、例えば、図８に示す構成により実現することができる。図示の遅延制御回路114において、ディジタル位相調整回路114cは、再生復調クロック109の立ち上がりエッジ位置を離散的に制御するディジタル回路である。このディジタル位相調整回路114cは、図８に示すように、再生復調クロック109の出力タイミングに加味すべき遅延量（［Deg.］）を、デコーダ114aからの制御コード114b（２進数）をもとに割り出す。デコーダ114aは、低域通過フィルタ112からのフィルタ出力信号113が示す位相差に相当する制御コード114bを生成する。
【００５７】
より詳細に説明すると、フィルタ出力信号113のパルス幅は、前述したように、量子化信号108の立ち上がりエッジと再生復調クロック109の立ち上がりエッジとの間の時間的な差分に相当する。また、このフィルタ出力信号113は、位相同期が成立するまでは、ある程度の位相差を示す。遅延制御回路114の上記動作は、現時点の位相差に相当する遅延量を見込んだタイミングで、位相差検出器110へ再生復調クロック109をフィードバックするという動作である。この動作を繰り返すことにより、フィルタ出力信号113の示す位相差をゼロに収束させる。
【００５８】
遅延制御回路114は、フィルタ出力信号113の示す位相差がゼロに収束したことをもって（ステップS11：Yes）、受信信号101と再生復調クロック109との位相同期が成立したと認識する（ステップS12）。この時点での再生復調クロック109の位相が、同期部100Bにて検出すべき基準位相に相当する。その後、検出した基準位相を用いて、１ビット量子化器107により受信信号を復調することで、データを適正に再生することができる。
【００５９】
なお、受信信号の搬送波の位相は、一般に、様々なノイズ成分が混入することで常に揺らいでいる。高い周波数で短周期に揺らぐ位相ずれは、フィードバックループの収束時間が比較的短い。その一方で、長周期で揺らぐ位相ずれの場合は、収束時間が長引く傾向にある。また、長周期で揺らぐ位相ずれは、特に、データ量が多い通信の場合に、ビット誤り率の劣化を招く。このため、通信が扱うデータ量に応じて、位相ずれの周期やループの収束時間を判断することが望ましい。
【００６０】
本実施形態によれば、基準位相の検出をディジタル信号領域で行う従来の技術において必要とされていた高分解能・高サンプリングレートのＡ／Ｄ変換器が不要である。よって、回路規模の小型化や低電力化が可能となる。
【００６１】
また、低域通過フィルタ112による同期部100Bでのノイズ除去処理とは別に、この同期部100Bと共通のクロックで動作する前段のサンプリング部100Aにおいても、ノイズ除去のためのフィルタリングが行われる（図５）。すなわち、同期部100Bへ入力される量子化信号108は、この同期部100Bと共通のクロックで動作する前段のサンプリング部100Aにて、既に、ある程度のノイズが除去されている。したがって、その後の同期部100Bにおけるループ処理の収束時間が長引くことを防ぐことができる。
【００６２】
さらにまた、サンプリング部100Aは、上記実施形態で示した位相同期処理のみならず、その後のデータ復調処理にも利用することができる。これは、受信回路全体の小型化に寄与する。
【００６３】
［第二の実施の形態：構成の説明］
図９に、本発明の第二の実施形態の構成を示す。図示の構成において、前述の第一の実施形態の構成要素（図１）と同様なものには、同じ符号が付されている。
【００６４】
本実施形態の位相同期装置200には、サンプリング部200Aおよび同期部100B、並びに、クロック生成器104に加え、多相生成器215と位相補償器216とが設けられている。多相生成器215は、クロック生成器104からサンプリングフィルタ202のサンプリング用スイッチに向けて供給されるクロック信号を多相クロック信号に変換する。位相補償器216は、サンプリングフィルタ202へ入力される多相クロック信号の相関スキューを補償、すなわち多相クロック信号間の位相のばらつきを補償する。
【００６５】
図１０に、本実施形態のサンプリングフィルタ202の構成を部分的に示す。図示の構成は、クロック生成器（104）から出力されるクロック信号のうちの１つであるクロックａに関連するものである。サンプリングフィルタ202は、クロックａの多相化により得られたクロックａ１〜ａ４が供給されるサンプル・ホールド回路203aを備える。なお、図１０では省略されているが、他のクロック信号についても同様に、そのクロックの多相数に対応したサンプル・ホールド回路を備える。
【００６６】
サンプル・ホールド回路203aの基本的な構成は、前述の実施形態におけるサンプル・ホールド回路103a（図２）に準じたものである。すなわち、サンプル・ホールド回路203aは、クロックａ１〜ａ４によりオンオフ動作するサンプリング用のスイッチ105a1〜105a4を備え、それらのＯＮ時に、受信信号101の離散時間信号を各サンプリング容量へ蓄積する。
【００６７】
［第二の実施の形態：動作の説明］
上記構成による位相同期装置200の動作について説明する。なお、本実施形態における同期部100Bの動作は、前述の第一の実施形態のものと同様であり、説明を省略する。以下では、サンプリング部200Aの動作に関し、主に、第一の実施形態におけるサンプリング部100Aのものと異なる点について説明する。
【００６８】
多相生成器215は、クロック生成器104から入力されたクロックａを４相化して４つのクロックａ１〜ａ４を生成し、それらを位相補償器216へ出力する。位相補償器216は、クロックａ１〜ａ４の相関スキューを調整し、それらを順次、サンプル・ホールド回路203aへ入力する。具体的には、図１０に示すように、クロックａ１がサンプル・ホールド回路203aのスイッチ105a1へ入力され、クロックａ２がスイッチ105a2へ、クロックａ３がスイッチ105a3へ、そして、クロックａ４がスイッチ105a4へと、それぞれ入力される。
【００６９】
図１１に、受信信号101と、クロックａ１〜ａ４及びクロックｃとのタイミング関係を示す。前述の第一の実施形態では、単相のクロックａから、Ａ１〜Ａ４のような連続的なサンプル値が得られた（図４）。一方、本実施形態は、図１１に示すように、多相化されたクロックａ１〜ａ４を用いて、連続的なサンプル値を複数のクロックをもとに取得する。例えば、サンプル値Ａ１〜Ａ４の場合、そのうちのＡ１をクロックａ１により取得し、クロックａ２によりＡ２、クロックａ３によりＡ３、そして、クロックａ４によりＡ４をそれぞれ取得する。
【００７０】
サンプリングフィルタ202は、取得したサンプル値について、クロックｃのタイミングでA1＋A2＋A3＋A4といった加算値を求め、その平均値を１ビット量子化器107へ出力する。この動作については、前述の実施形態のものと同様である。
【００７１】
第二の実施形態によれば、連続的なサンプリング値を得るためのクロック信号を多相化することから、サンプリング周波数を上げ易くすることができる。これは、例えば、サンプリング周波数を十分に高くすることが困難な環境に有益である。
【００７２】
本発明は、上記各実施形態に限定されるものではない。本発明の実施は、特許請求の範囲内で上記形態から適宜変更されてもよい。例えば、上記各実施形態では、位相差信号111の高周波ノイズを除去するために、位相差検出器110の後段に低域通過フィルタ112を配置したが、サンプリング部100Aによるフィルタリング（図５）によりノイズが十分に除去される場合には、同期部100Bから低域通過フィルタ112を省略してもよい。このフィルタリング処理が省略される分、同期部100Bの処理時間を短縮することができる。
【００７３】
また、上記各実施形態では、位相同期装置の各回路に共通のクロック信号を供給するために、単一のクロック生成器（104）を用いたが、これに替えて、複数のクロック生成器を用いる構成であってもよい。この場合、各生成器からのクロック信号を同期させたうえで使用する。
【００７４】
本出願は、２００８年２月４日に日本出願された特願２００８−０２３７７９を基礎とする優先権を主張し、その開示の内容を全て本明細書に取り込むものである。
【符号の説明】
【００７５】
100  位相同期装置
101  受信信号
102  サンプリングフィルタ
103a,103b  サンプル・ホールド回路
104  クロック生成器
105a,105b  サンプリング用スイッチ
105c1,105c2  出力用スイッチ
106a,106b  サンプリング容量
107  １ビット量子化器
108  量子化信号  
109  再生復調クロック
110  位相差検出器
111  位相差信号
112  低域通過フィルタ
113  フィルタ出力信号
114  遅延制御回路
【図１】
2009098989.tif 000003
【図２】
2009098989.tif 000004
【図３】
2009098989.tif 000005
【図４】
2009098989.tif 000006
【図５】
2009098989.tif 000007
【図６】
2009098989.tif 000008
【図７】
2009098989.tif 000009
【図８】
2009098989.tif 000010
【図９】
2009098989.tif 000011
【図１０】
2009098989.tif 000012
【図１１】
2009098989.tif 000013
【図１２】
2009098989.tif 000014
【国際調査報告】
2009098989.tif 000015
2009098989.tif 000016
2009098989.tif 000017