(57)【要約】  ＭＯＳＦＥＴ（１）の製造方法は、炭化珪素からなる基板（１０）を準備する工程と、基板（１０）とオーミック接触するドレイン電極（５１）を形成する工程と、ドレイン電極（５１）上に接触する裏面パッド電極（８０）を形成する工程とを備えている。また、ドレイン電極（５１）を形成する工程では、ＴｉおよびＳｉを含む合金からなるドレイン電極（５１）が形成される。また、形成された裏面パッド電極（８０）は、ＭＯＳＦＥＴ（１）の完成まで３００℃以下の温度に維持される。これにより、電極間の良好な密着性を達成しつつ、製造工程を効率化することが可能となる。
2013080584.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置（１）の製造方法であって、
炭化珪素からなる基板（１０）を準備する工程と、
前記基板とオーミック接触するコンタクト電極（５１）を形成する工程と、
前記コンタクト電極上に接触するパッド電極（８０）を形成する工程とを備え、
前記コンタクト電極を形成する工程は、アニールを行う工程を含み、さらに、
前記コンタクト電極を形成する工程では、ＴｉおよびＳｉを含む合金からなる前記コンタクト電極が形成され、
前記パッド電極を形成する工程において形成された前記パッド電極は、前記半導体装置の完成まで３００℃以下の温度に維持される、半導体装置の製造方法。
【請求項２】
前記パッド電極を形成する工程において形成された前記パッド電極は、前記半導体装置の完成まで１００℃以下の温度に維持される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記基板を準備する工程では、単結晶炭化珪素からなる複数のＳｉＣ基板（１２）が平面的に見て並べて配置された状態で前記複数のＳｉＣ基板の一方の主表面側がベース層（１３）により接続された構造を含む前記基板が準備される、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記コンタクト電極を形成する工程の前に、
前記基板に活性領域を形成することにより第１中間基板（１５）を作製する工程と、
前記基板の前記コンタクト電極が形成されるべき側とは反対側に電極層（１００）を形成することにより第２中間基板（１６）を作製する工程と、
前記第２中間基板の前記電極層が形成された側を粘着テープ（６）に貼り付けることにより前記第２中間基板を前記粘着テープにて支持する工程と、
前記第２中間基板が前記粘着テープにて支持された状態で、前記基板の前記コンタクト電極が形成されるべき側の主表面を研削する工程とをさらに備え、
前記コンタクト電極を形成する工程は、
前記第２中間基板が前記粘着テープにて支持された状態で、研削された前記主表面上にＴｉおよびＳｉを含む合金からなる金属層を形成する工程と、
前記金属層を加熱することにより、前記第２中間基板に前記コンタクト電極が形成された第３中間基板（１７）を作製する工程とを含み、
前記パッド電極を形成する工程では、前記第３中間基板が前記粘着テープにて支持された状態で、前記コンタクト電極上に接触する前記パッド電極を形成することにより第４中間基板（１８）が作製される、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第３中間基板を作製する工程では、前記金属層が局所的に加熱される、請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第３中間基板を作製する工程では、前記金属層にレーザーが照射されることにより、前記金属層が局所的に加熱される、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記コンタクト電極を形成する工程は、Ｔｉ部およびＳｉ部を含む薄膜（５２）を形成する工程を含む、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記薄膜は前記Ｔｉ部および前記Ｓｉ部が混合されて形成される、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記薄膜は前記Ｔｉ部からなる層（５３）および前記Ｓｉ部からなる層（５４）が積層されて形成される、請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記薄膜の膜厚は１０ｎｍ以上である、請求項７〜９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記薄膜におけるＴｉの含有率は２０体積％以上９５体積％以下である、請求項７〜１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記薄膜におけるＴｉの含有率は５０体積％以上７０体積％以下である、請求項７〜１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記アニールを行う工程では、前記薄膜にレーザーが照射されることにより、前記薄膜が局所的に加熱される、請求項７〜１２のいずれか１項に記載の半導体装置の製造方法。
【請求項１４】
前記レーザーのエネルギー密度は１．９Ｊ/ｃｍ2以上２．２Ｊ/ｃｍ2以下である、請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記レーザーの照射ビームスポット（６１）の面積は０．０３ｍｍ2以上である、請求項１３または１４に記載の半導体装置の製造方法。
【請求項１６】
前記レーザーの照射ビームスポットの面内出力分布が±３０％以内である、請求項１３〜１５のいずれか１項に記載の半導体装置の製造方法。
【請求項１７】
前記レーザーの照射ビームスポットのレーザー走査方向における走査ステップおよび隣接する照射ラインのピッチ幅は、前記照射ビームスポット径の半分以下である、請求項１３〜１６のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものであり、より特定的には、電極間の良好な密着性を達成しつつ、製造工程を効率化することが可能な半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。【０００３】
炭化珪素を材料として採用した半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）など、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断をする半導体装置がある。ＭＯＳＦＥＴは、所望の不純物等の導入により活性領域が形成された基板上に酸化膜や電極等が形成された構造を有しており、デバイスとしての信頼性向上という観点から、基板と電極との間の良好な電気的接触や電極間の高い密着性等が要求される。【０００４】
ＭＯＳＦＥＴの製造工程においては、活性領域が形成された基板に研削、研磨あるいはエッチング等を施すことにより所望の厚みにまで基板が薄板化された後、研削面上にたとえばＮｉからなるコンタクト電極が形成される（たとえば、特許文献１参照）。コンタクト電極は、たとえばレーザー照射によるアニール等が実施されることにより、基板を構成するＳｉと反応してシリサイド化され、基板との間のオーミック接触が達成される。このように、Ｎｉ系の電極をコンタクト電極として採用した場合には、基板と電極との間の良好な電気的接触が得られる一方で、電極をアニールする際、電極表面において非晶質炭素の析出や凹凸の形成などが生じる。これにより、コンタクト電極上に形成されるパッド電極との密着性が悪化し、結果としてデバイスの信頼性が低下するという問題点がある（たとえば、非特許文献１参照）。【０００５】
また、ＭＯＳＦＥＴの耐久性という観点からは、長期間の使用によりコンタクト電極とパッド電極との間に高抵抗の金属間化合物が形成される場合があり、これによりＭＯＳＦＥＴの安定した動作が困難になるという問題点もある。これに対しては、たとえばコンタクト電極およびパッド電極を構成する金属材料の改善などについて検討がなされている（たとえば、特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７５４７５７８号明細書
【特許文献２】特開２０１０−２７２７６６号公報
【非特許文献】
【０００７】
【非特許文献１】Ｚｈｅ  Ｃｈｕａｎ  Ｆｅｎｇ，Ｊｉａｎ  Ｈ．  Ｚｈａｏ著、”Ｓｉｌｉｃｏｎ  ｃａｒｂｉｄｅ：ｍａｔｅｒｉａｌｓ，ｐｒｏｃｅｓｓｉｎｇ，ａｎｄ  ｄｅｖｉｃｅｓ”、Ｖｏｌｕｍｅ２０、Ｔａｙｌｏｒ  ＆  Ｆｒａｎｃｉｓ  Ｂｏｏｋｓ，Ｉｎｃ、２００４年、ｐ．２０３−２８０
【発明の概要】
【発明が解決しようとする課題】
【０００８】
また、ＭＯＳＦＥＴの製造工程においては、コンタクト電極とパッド電極との間の密着性の悪化によるパッド電極の剥がれ等を抑制するため、パッド電極の形成後に加熱処理（シンター）が実施される場合がある。すなわち、ＭＯＳＦＥＴなどの半導体装置の製造工程においては、パッド電極の剥がれ等に起因するデバイスの歩留まり低下を抑制するという観点から、パッド電極形成後の加熱処理が実施されるため、製造工程の効率化が困難になる場合があるという問題点があった。【０００９】
本発明は、上記課題に鑑みてなされたものであり、その目的は、電極間の良好な密着性を達成しつつ、製造工程を効率化することが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明に従った半導体装置の製造方法は、炭化珪素からなる基板を準備する工程と、基板とオーミック接触するコンタクト電極を形成する工程と、コンタクト電極上に接触するパッド電極を形成する工程とを備えている。また、コンタクト電極を形成する工程では、ＴｉおよびＳｉを含む合金からなるコンタクト電極が形成される。また、パッド電極を形成する工程において形成されたパッド電極は、半導体装置の完成まで３００℃以下の温度に維持される。【００１１】
ここで、本発明に従った半導体装置の製造方法においては、パッド電極が、半導体装置が完成するまでの間、より詳細には炭化珪素からなる基板を用いて製造される半導体装置が完成し、ダイシング等により個々の半導体装置に分離されるまでの間において、３００℃以下の温度に維持されることが意図される。すなわち、半導体装置が個々に分離された後に実施され得る実装工程等において、パッド電極が上記温度範囲に維持されることを意図するものではない。【００１２】
本発明者は、コンタクト電極とパッド電極との間の良好な密着性を達成しつつ、半導体装置の製造工程をより効率化するための方策について詳細な検討を行なった。その結果、コンタクト電極を構成する材料としてＴｉおよびＳｉを含む合金を採用することにより、コンタクト電極上に接触するパッド電極の形成後に加熱処理を実施することなく上記電極間の良好な密着性を達成することを見出し、本発明に想到した。【００１３】
本発明に従った半導体装置の製造方法では、ＴｉおよびＳｉを含む合金からなるコンタクト電極が形成される。そのため、コンタクト電極上に接触するパッド電極の形成後に加熱処理を実施することなく、具体的にはパッド電極が３００℃以下の温度に維持されつつ、コンタクト電極とパッド電極との良好な密着性を達成することができる。このように、本発明に従った半導体装置の製造方法によれば、電極間の良好な密着性を達成しつつ、製造工程を効率化することが可能な半導体装置の製造方法を提供することができる。【００１４】
上記半導体装置の製造方法において、パッド電極を形成する工程において形成されたパッド電極は、半導体装置の完成まで１００℃以下の温度に維持されてもよい。このように、本発明に従った半導体装置の製造方法では、パッド電極がより低温に維持された場合においても、コンタクト電極とパッド電極との良好な密着性を達成することができる。【００１５】
上記半導体装置の製造方法において、基板を準備する工程では、単結晶炭化珪素からなる複数のＳｉＣ基板が平面的に見て並べて配置された状態で複数のＳｉＣ基板の一方の主表面側がベース層により接続された構造を含む基板が準備されてもよい。【００１６】
これにより、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な基板を容易に準備することができる。その結果、高品質な半導体装置をより効率的に製造することができる。【００１７】
上記半導体装置の製造方法は、コンタクト電極を形成する工程の前に、基板に活性領域を形成することにより第１中間基板を作製する工程と、基板のコンタクト電極が形成されるべき側とは反対側に電極層を形成することにより第２中間基板を作製する工程と、第２中間基板の電極層が形成された側を粘着テープに貼り付けることにより第２中間基板を粘着テープにて支持する工程と、第２中間基板が粘着テープにて支持された状態で、基板のコンタクト電極が形成されるべき側の主表面を研削する工程とをさらに備えていてもよい。また、コンタクト電極を形成する工程は、第２中間基板が粘着テープにて支持された状態で、研削された上記主表面上にＴｉおよびＳｉを含む合金からなる金属層を形成する工程と、金属層を加熱することにより、第２中間基板にコンタクト電極が形成された第３中間基板を作製する工程とを含んでいてもよい。また、パッド電極を形成する工程では、第３中間基板が粘着テープにて支持された状態で、コンタクト電極上に接触するパッド電極を形成することにより第４中間基板が作製されてもよい。【００１８】
これにより、研削された基板の上記主表面上にコンタクト電極およびパッド電極をより容易に形成することができる。【００１９】
上記半導体装置の製造方法において、第３中間基板を作製する工程では、金属層が局所的に加熱されてもよい。これにより、金属層に隣接する領域の温度上昇を抑制しつつ、金属層を加熱することができる。【００２０】
上記半導体装置の製造方法において、第３中間基板を作製する工程では、金属層にレーザーが照射されることにより、金属層が局所的に加熱されてもよい。これにより、金属層の局所的な加熱をより容易に実施することができる。【００２１】
上記半導体装置の製造方法において、コンタクト電極を形成する工程は、Ｔｉ部およびＳｉ部を含む薄膜を形成する工程を含んでいてもよい。これにより、基板とオーミック接触するコンタクト電極を形成するためのエネルギーを低減することができる。【００２２】
上記半導体装置の製造方法において、薄膜はＴｉ部およびＳｉ部が混合されて形成されてもよい。これにより、基板とオーミック接触するコンタクト電極を形成するためのエネルギーを低減することができる。【００２３】
上記半導体装置の製造方法において、薄膜はＴｉ部からなる層およびＳｉ部からなる層が積層されて形成されてもよい。これにより、基板とオーミック接触するコンタクト電極を形成するためのエネルギーを低減することができる。【００２４】
上記半導体装置の製造方法において、薄膜の膜厚は１０ｎｍ以上であってもよい。これにより、安定して薄膜を製造することができる。【００２５】
上記半導体装置の製造方法において、薄膜におけるＴｉの含有率は２０体積％以上９５体積％以下であってもよい。これにより、基板とオーミック接触するコンタクト電極を形成するためのエネルギーを低減することができる。【００２６】
上記半導体装置の製造方法において、薄膜におけるＴｉの含有率は５０体積％以上７０体積％以下であってもよい。これにより、基板とオーミック接触するコンタクト電極を形成するためのエネルギーをより低減することができる。【００２７】
上記半導体装置の製造方法において、アニールを行う工程では、薄膜にレーザーが照射されることにより、前記薄膜が局所的に加熱されてもよい。これにより、薄膜に隣接する領域の温度上昇を抑制しつつ、薄膜を加熱することができる。【００２８】
上記半導体装置の製造方法において、レーザーのエネルギー密度は１．９Ｊ/ｃｍ2以上２．２Ｊ/ｃｍ2以下であってもよい。レーザー照射のエネルギー密度が１．９Ｊ/ｃｍ2以上であれば良好なオーミック接触を実現することができる。またレーザー照射のエネルギー密度が２．２Ｊ/ｃｍ2以下であればコンタクト電極の表面荒れを抑制することができる。【００２９】
上記半導体装置の製造方法において、レーザーの照射ビームスポットの面積は０．０３ｍｍ2以上であってもよい。これにより、アニールの実施時間を短縮することができる。【００３０】
上記半導体装置の製造方法において、レーザーの照射ビームスポットの面内出力分布が±３０％以内であってもよい。これにより、レーザー照射後のコンタクト電極の表面荒れを抑制し、コンタクト電極とパッド電極との密着性を向上させることができる。【００３１】
上記半導体装置の製造方法において、レーザーの照射ビームスポットのレーザー走査方向における走査ステップおよび隣接する照射ラインのピッチ幅は、照射ビームスポット径の半分以下であってもよい。これにより、基板とコンタクト電極との接触抵抗を十分低減することができる。
【発明の効果】
【００３２】
以上の説明から明らかなように、本発明に従った半導体装置の製造方法によれば、電極間の良好な密着性を達成しつつ、製造工程を効率化することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００３３】
【図１】ＭＯＳＦＥＴの製造方法を概略的に示すフローチャートである。
【図２】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図３】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図４】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図５】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図６】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図７】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図８】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図９】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１０】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１１】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１２】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１３】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１４】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図１５】実施の形態２に係るＭＯＳＦＥＴの製造方法を概略的に示すフローチャートである。
【図１６】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図１７】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図１８】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図１９】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図２０】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図２１】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図２２】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図２３】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図２４】実施の形態２に係るＭＯＳＦＥＴの製造方法を説明するための概略図である。
【図２５】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図２６】ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
【図２７】レーザーアニール装置の構成を説明するための模式図である。
【図２８】レーザー照射の照射ビームスポットの走査方向を説明するための模式図である。
【図２９】レーザー照射の照射ビームのエネルギー強度分布を説明するための図である。
【図３０】実施例における電極パターンの接触抵抗の測定方法を説明するための断面模式図である。
【図３１】実施例における電極パターンの接触抵抗とエネルギー密度との関係を示す図である。
【発明を実施するための形態】
【００３４】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００３５】
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１に係る半導体装置の製造方法について、図１〜図１４を参照して説明する。図１を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）および（Ｓ１２）が実施されることにより、炭化珪素からなる基板１０が準備される。
【００３６】
まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、図２を参照して、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）をスライスすることにより、炭化珪素からなり導電型がｎ型（第１導電型）のベース基板１１が準備される。
【００３７】
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図２を参照して、ベース基板１１の主表面１１Ａ上に、炭化珪素からなり導電型がｎ型の半導体層２０がエピタキシャル成長により形成される。このようにして、ベース基板１１と半導体層２０とを含む基板１０が準備される。
【００３８】
次に、工程（Ｓ２０）として、活性領域形成工程が実施される。この工程（Ｓ２０）では、以下に説明する工程（Ｓ２１）および（Ｓ２２）が実施されることにより、基板１０に活性領域が形成された第１中間基板１５が作製される。
【００３９】
まず、工程（Ｓ２１）として、イオン注入工程が実施される。この工程（Ｓ２１）では、図３を参照して、まず、たとえばＡｌイオンが、基板１０の主表面１０Ａを含む領域に注入されることにより、半導体層２０内に導電型がｐ型（第２導電型）のボディ領域２２が形成される。次に、たとえばＰイオンが、上記Ａｌイオンの注入深さよりも浅い深さでボディ領域２２内に注入されることにより、導電型がｎ型のソース領域２３が形成される。そして、たとえばＡｌイオンが、ボディ領域２２内にさらに注入されることにより、ソース領域２３と隣接しつつソース領域２３と同等の深さを有し、導電型がｐ型のコンタクト領域２４が形成される。また、半導体層２０において、ボディ領域２２、ソース領域２３およびコンタクト領域２４のいずれも形成されない領域は、ドリフト領域２１となる。
【００４０】
次に、工程（Ｓ２２）として、活性化アニール工程が実施される。この工程（Ｓ２２）では、基板１０を加熱することにより、上記工程（Ｓ２１）にて導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。このようにして、基板１０に活性領域が形成された第１中間基板１５が作製される。
【００４１】
次に、工程（Ｓ３０）として電極層形成工程が実施される。この工程（Ｓ３０）では、図４〜図８を参照して、基板１０において、後の工程（Ｓ７０）にてドレイン電極５１が形成される側とは反対側に電極層１００が形成された第２中間基板１６が作製される。また、電極層１００は、以下に説明する工程（Ｓ３１）〜（Ｓ３６）にて形成されるゲート酸化膜３０、ゲート電極４０、層間絶縁膜６０、ソース電極５０、表面パッド電極７０およびパッシベーション膜９０を含んでいる。
【００４２】
まず、工程（Ｓ３１）として、ゲート酸化膜形成工程が実施される。この工程（Ｓ３１）では、図４を参照して、たとえば酸素を含む雰囲気中において第１中間基板１５を加熱することにより、主表面１０Ａを覆うようにＳｉＯ2（二酸化珪素）からなるゲート酸化膜３０が形成される。
【００４３】
次に、工程（Ｓ３２）として、ゲート電極形成工程が実施される。この工程（Ｓ３２）では、図５を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート酸化膜３０上に接触し、不純物を含むポリシリコンからなるゲート電極４０が形成される。
【００４４】
次に、工程（Ｓ３３）として、層間絶縁膜形成工程が実施される。この工程（Ｓ３３）では、図６を参照して、たとえばＰ（Ｐｌａｓｍａ）−ＣＶＤ法により、ＳｉＯ２からなる層間絶縁膜６０が、ゲート酸化膜３０およびゲート電極４０を覆うように形成される。また、図６に示すように、層間絶縁膜６０は、ゲート酸化膜３０とともにゲート電極４０を取り囲むように形成される。
【００４５】
次に、工程（Ｓ３４）として、ソース電極形成工程が実施される。この工程（Ｓ３４）では、図７を参照して、まず、ソース電極５０を形成すべき領域において層間絶縁膜６０およびゲート酸化膜３０が除去され、ソース領域２３およびコンタクト領域２４が露出した領域が形成される。次に、たとえばスパッタリングにより、上記領域において、たとえばＮｉ、ＮｉＳｉ、またはＴｉＳｉあるいはＴｉＡｌＳｉ合金からなる金属層（図示しない）が形成される。そして、上記金属層が加熱されることにより、上記金属層の少なくとも一部がシリサイド化し、ソース電極５０が形成される。
【００４６】
次に、工程（Ｓ３５）として、表面パッド電極形成工程が実施される。この工程（Ｓ３５）では、図８を参照して、ソース電極５０上に接触する表面パッド電極７０が形成される。具体的には、まず、たとえばスパッタリングにより、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮまたはＴｉＷからなる第１電極層（図示しない）がソース電極５０上に接触するように形成される。そして、Ａｌ、ＡｌＳｉ（Ｓｉ含有率：１％）またはＡｌＳｉＣｕ（Ｓｉ含有率：１％、Ｃｕ含有率：０．５％）からなる第２電極層（図示しない）が第１電極層上に形成される。このようにして、上記電極層が積層された構造を有する表面パッド電極７０が形成される。また、第１電極層としては、ＴａおよびＴａＮからなる電極層が積層された構造を有するものが形成されてもよい。なお、ソース電極５０上に接触する第１電極層を構成する金属としてＴｉ、ＴｉＮまたはＴｉＷを採用することにより、表面パッド電極７０とソース電極５０との密着性をより向上させることができる。
【００４７】
次に、工程（Ｓ３６）として、パッシベーション膜形成工程が実施される。この工程（Ｓ３６）では、たとえばＣＶＤ法により、ＳｉＯ2からなるパッシベーション膜９０が表面パッド電極７０を覆うように形成される。このようにして、第１中間基板１５にゲート酸化膜３０、ゲート電極４０、層間絶縁膜６０、ソース電極５０、表面パッド電極７０およびパッシベーション膜９０を含む電極層１００が形成された第２中間基板１６が作製される。
【００４８】
次に、工程（Ｓ４０）として、表（おもて）面テープ貼り付け工程が実施される。この工程（Ｓ４０）では、図９を参照して、第２中間基板１６の電極層１００側の主表面が粘着テープ６に貼り付けられることにより、第２中間基板１６が粘着テープ６にて支持される。具体的には、まず、環状の金属からなるリングフレーム５が準備される。次に、リングフレーム５を貫通する孔を閉じるように、粘着テープ６がリングフレーム５に取り付けられ、保持される。このように粘着テープ６がリングフレーム５に保持されることにより、粘着テープ６は平坦性が確保される。そして、粘着テープ６の粘着面に電極層１００側の主表面が接触するように第２中間基板１６が粘着テープ６に貼り付けられる。その結果、第２中間基板１６は、粘着テープ６に貼り付けられた状態で、リングフレーム５の内周面に取り囲まれる位置に保持される。なお、粘着テープ６としては、種々の構成を有するものを採用することができるが、たとえば基材にポリエステル、粘着剤にアクリル粘着剤、セパレータにポリエステルを用いたものを採用することができる。
【００４９】
次に、工程（Ｓ５０）として、裏面研削工程が実施される。この工程（Ｓ５０）では、第２中間基板１６が粘着テープ６にて支持されつつ、第２中間基板１６の電極層１００側とは反対側の主表面（ベース基板１１の主表面１１Ｂ）が研削される。具体的には、図１０を参照して、まず、粘着テープ６において第２中間基板１６を保持する側とは反対側の主表面が、押圧部材７によりリングフレーム５の軸方向に押される。これにより、粘着テープ６は弾性変形し、粘着テープ６により保持される第２中間基板１６のうち少なくともベース基板１１の主表面１１Ｂがリングフレーム５の内周面に取り囲まれる位置から離脱する。そして、研削盤（図示しない）などの研削装置の研削面にベース基板１１の主表面１１Ｂが押し付けられることによりベース基板１１が研削され、図１１に示すように第２中間基板１６が所望の厚みにまで薄板化される。
【００５０】
次に、工程（Ｓ６０）として、テープ貼り替え工程が実施される。この工程（Ｓ６０）では、上記工程（Ｓ５０）が完了し、押圧部材７による粘着テープ６の押圧を終了させた後、粘着テープ６を貼り替える。この工程（Ｓ６０）は、本発明の半導体装置の製造方法において必須の工程ではないが、工程（Ｓ５０）において弾性変形するなどして損傷する可能性のある粘着テープ６を交換しておくことにより、粘着テープ６の損傷に起因する不具合を未然に回避することができる。
【００５１】
次に、工程（Ｓ７０）として、コンタクト電極形成工程が実施される。この工程（Ｓ７０）では、以下に説明する工程（Ｓ７１）および（Ｓ７２）が実施されることにより、ＴｉＳｉまたはＴｉＡｌＳｉ合金など、ＴｉおよびＳｉを含む合金からなり、基板１０とオーミック接触するコンタクト電極としてのドレイン電極５１が形成される。
【００５２】
まず、工程（Ｓ７１）として、金属層形成工程が実施される。この工程（Ｓ７１）では、第２中間基板１６が粘着テープ６にて支持された状態で、上記工程（Ｓ５０）にて研削されたベース基板１１の主表面１１Ｂ上に、ＴｉＳｉまたはＴｉＡｌＳｉ合金からなる金属層が形成される。この工程（Ｓ７１）は、たとえばスパッタリングにより実施することが可能であり、このとき必要に応じて冷却機構（図示しない）による粘着テープ６、リングフレーム５および第２中間基板１６の冷却が実施されてもよい。また、この工程（Ｓ７１）が完了した後、粘着テープ６の貼り替えが実施されてもよい。この粘着テープ６の貼り替えは、本発明の半導体装置の製造方法において必須ではないが、工程（Ｓ７１）までの製造プロセスにおいて損傷の可能性がある粘着テープ６を交換しておくことにより、あるいは後の工程（Ｓ７２）に適した他の粘着テープ６に交換しておくことにより、粘着テープ６の損傷等に起因する不具合を未然に回避することができる。
【００５３】
コンタクト電極形成工程では、Ｔｉ部およびＳｉ部を含む薄膜を形成する工程を含んでいてもよい。Ｔｉ部およびＳｉ部を含む薄膜とは、たとえばＴｉ部およびＳｉ部が混合されて形成された薄膜５２である。ここでＴｉ部とは複数のＴｉ(チタン）原子が存在する領域のことであり、Ｓｉ部とは複数のＳｉ(シリコン）原子が存在する領域のことである。Ｔｉ部およびＳｉ部が混合されて形成された薄膜５２とは、ＴｉＳｉ合金ではなく、たとえばＴｉグレインおよびＳｉグレインが均一に混合されて形成された薄膜である。Ｔｉ部およびＳｉ部が混合されて形成された薄膜５２とは、たとえばＴｉグレインおよびＳｉグレインがランダムに混合されて形成された薄膜であってもよい。
【００５４】
図２５に示すように、当該薄膜５２は炭化珪素から成るベース基板１１上に形成される。また、図２６に示すように、Ｔｉ部とＳｉ部とを含む薄膜は、Ｔｉ部からなる層５３およびＳｉ部からなる層５４が積層されて形成された薄膜５２であってもよい。本実施の形態においては、Ｔｉ部からなる層５３が炭化珪素からなるベース基板１１に接して形成されており、Ｔｉ部からなる層５３の上に接してＳｉ部からなる層５４が形成されている。Ｓｉ部からなる層５４が炭化珪素からなるベース基板１１に接して形成され、Ｓｉ部からなる層５４の上に接してＴｉ部からなる層５３が形成されていてもよい。以上のように、Ｔｉ部およびＳｉ部を含む薄膜を形成することにより、基板とオーミック接触するコンタクト電極を形成するためのエネルギーを低減することができる。
【００５５】
当該薄膜５２におけるＴｉ部の含有率は、好ましくは２０体積％以上９５体積％以下である。これにより、基板とオーミック接触するコンタクト電極を形成するためのエネルギーを低減することができる。より好ましくは、薄膜におけるＴｉ部の含有率は、５０体積％以上７０体積％以下である。これにより、オーミックコンタクトを実現するためのエネルギーをより低減することができる。また薄膜５２の厚みｔは１０ｎｍ以上であることが好ましい。これにより、安定して薄膜を製造することができる。
【００５６】
当該薄膜５２は、たとえばスパッタリングにより形成することができる。具体的には、スパッタリングのチャンバーにＴｉを含むターゲットとＳｉを含むターゲットを準備する。たとえばアルゴン雰囲気中においてＴｉとＳｉとを同時にスパッタリングすることにより、Ｔｉ部とＳｉ部とを含む薄膜５２を形成することができる。なお、当該スパッタリングにおいて、ＴｉとＳｉとの比率が事前に調整された単一のターゲットを用いても構わない。
【００５７】
次に、工程（Ｓ７２）として、アニール工程が実施される。この工程（Ｓ７２）では、図１２を参照して、上記工程（Ｓ７１）にて形成された金属層を加熱することにより、第２中間基板１６にドレイン電極５１が形成された第３中間基板１７が作製される。具体的には、たとえばレーザー照射を用いた上記金属層の局所的な加熱により、上記金属膜の少なくとも一部がシリサイド化することにより、ドレイン電極５１が形成される。このように、金属層を加熱する方法としてレーザー照射を用いることにより、上記金属層に隣接する領域の温度上昇を抑制しつつ、上記金属層を局所的に加熱することがより容易になる。その結果、融点の低いＡｌを含む電極層１００や粘着テープ６の損傷を回避することができる。
【００５８】
また、アニール工程においては、上述したＴｉ部とＳｉ部とを含む薄膜５２を加熱することにより、当該薄膜５２の少なくとも一部をシリサイド化することにより、基板とオーミック接触するコンタクト電極(ドレイン電極５１）が形成されてもよい。当該薄膜５２を加熱することでＴｉおよびＳｉを含む合金からなるコンタクト電極（ドレイン電極５１）が形成される。当該薄膜５２を加熱するために、レーザー照射を用いたレーザーアニールが行われてもよい。薄膜５２にレーザーが照射されることにより、薄膜５２が局所的に加熱される。これにより、薄膜５２に隣接する領域の温度上昇を抑制しつつ、薄膜５２を加熱することができる。
【００５９】
図２７を参照して、レーザーアニール装置の構成について説明する。レーザーアニール装置は、レーザー１１０と、ミラー１２０、１４０と、シャッター１３０と、ビーム整形レンズ１５０と、可動ミラー１６０とを有している。レーザー１１０として、たとえばＹＶＯ4の固体レーザーが用いられる。レーザー１１０から照射されたレーザー光はミラー１２０、１４０により反射されビーム整形レンズ１５０に到達する。ビーム整形レンズ１５０では、レーザースポットの面内強度分布がフラットに近づくように整形される。ビーム整形レンズ１５０を通過したレーザー光は可動ミラー１６０により反射され、当該薄膜５２上に到達する。可動ミラー１６０を動かすことにより、レーザー光を当該薄膜５２上を走査することが可能である。なお、シャッター１３０を開閉することにより、レーザー光の照射をコントロールすることが可能である。
【００６０】
図２８を参照して、レーザーの照射ビームの走査方法について説明する。照射ビームスポット６１が薄膜５２の表面上を移動する。照射ビームスポット６１の直径はたとえば２００μｍ以上３００μｍ以下である。照射ビームスポット６１の薄膜５２表面における面積は０．０３ｍｍ2以上であることが好ましい。これにより、アニールの実施時間を短縮することができる。図２８に示すように、照射ビームスポット６１は前の照射ビームスポット６１と重なるように移動する。たとえば、２０ｋＨｚのパルスレーザーを毎秒１０００ｍｍで走査する場合、照射ビームスポット６１の走査ステップｘは５０μｍである。照射ビームスポット６１は互いに重なり合いながら、ある一定の方向（走査方向）へ走査される。当該照射ビームスポット６１のある一定方向の走査の軌跡は走査線６２と呼ばれる。走査線６２の長さがある一定の長さに達すると、走査方向を９０°転換する。その後、ある一定のピッチ幅ｙだけ移動する。その後、９０°転換する前の走査線６２と平行でかつ当該走査線６２の走査方向とは反対方向に照射ビームスポット６１が走査される。なお、ピッチ幅ｙはたとえば１００μｍである。当該ピッチ幅ｙは、照射ビームスポット径の半分以下であることが好ましい。これにより、基板とコンタクト電極との接触抵抗を十分低減することができる。
【００６１】
レーザーのエネルギー密度は、たとえば２．０Ｊ／ｃｍ2である。レーザーのエネルギー密度は１．９Ｊ／ｃｍ2以上２．２Ｊ／ｃｍ2以下であることが好ましい。レーザーのエネルギー密度が１．９Ｊ/ｃｍ2以上であれば良好なオーミック接触を実現することができる。またレーザーのエネルギー密度が２．２Ｊ/ｃｍ2以下であればコンタクト電極の表面荒れを抑制することができる。より好ましくは、レーザーのエネルギー密度は２．０Ｊ／ｃｍ2以上２．２Ｊ／ｃｍ2以下である。
【００６２】
レーザー光がビーム整形レンズ１５０を通過することにより、レーザー照射エネルギー強度の薄膜５２表面における面内分布が小さくなる。レーザーの照射ビームスポットのレーザー照射エネルギー強度の面内出力分布は、好ましくは±３０％以内である。これにより、レーザー照射後のコンタクト電極の表面荒れを抑制し、コンタクト電極とパッド電極との密着性を向上させることができる。
【００６３】
図２９を参照して、面内出力分布の定義について説明する。図２９における、横軸は薄膜５２の表面におけるレーザー照射スポットの走査方向（ステップ）であり、縦軸はレーザー照射のエネルギー強度である。図２９に示すようにレーザービームの中央部付近におけるエネルギー強度はほぼ一定である。中央部の平均エネルギー強度ａの１／ｅ2であるエネルギー強度ｂにおけるレーザービームの幅ｂ３が照射ビームスポット径である。面内出力分布とは、エネルギー強度がほぼ一定であるフラット領域ａ３における最大エネルギー強度ｃおよび最小エネルギー強度ｄの平均エネルギー強度ａに対する割合のことである。
【００６４】
次に、工程（Ｓ８０）として、裏面パッド電極形成工程が実施される。この工程（Ｓ８０）では、図１３を参照して、第３中間基板１７が粘着テープ６にて支持された状態にて、ドレイン電極５１上に接触する裏面パッド電極８０が形成される。具体的には、まず、たとえばスパッタリングにより、Ｔｉ、ＴｉＮ、ＴｉＷまたはＮｉＣｒからなる第１電極層（図示しない）がドレイン電極５１上に接触するように形成される。次に、同様にスパッタリングにより、ＰｔまたはＮｉからなる第２電極層（図示しない）が第１電極層上に形成される。そして、同様にスパッタリングにより、ＡｕまたはＡｇからなる第３電極層（図示しない）が第２電極層上に形成される。このようにして、上記電極層の積層構造を有する裏面パッド電極８０がドレイン電極５１上に形成された第４中間基板１８が作製される。なお、ドレイン電極５１上に接触する第１電極層を構成する金属としてＴｉ、ＴｉＮ、ＴｉＷまたはＮｉＣｒを採用することにより、裏面パッド電極８０とドレイン電極５１との密着性をより向上させることができる。
【００６５】
次に、工程（Ｓ９０）として、反転工程が実施される。この工程（Ｓ９０）では、図１４を参照して、第４中間基板１８の裏面パッド電極８０が形成された側の主表面に粘着テープ６が貼り付けられるとともに、電極層１００が形成された側の粘着テープ６が除去される。これにより、図１４に示すように、第４中間基板１８が上記工程（Ｓ８０）の状態に対して反転した状態で、粘着テープ６にて支持される。その結果、第４中間基板１８の電極層１００側の観察が可能な状態となり、次の工程（Ｓ１００）の実施が容易となる。
【００６６】
次に、工程（Ｓ１００）として、ダイシング工程が実施される。この工程（Ｓ１００）では、図１４を参照して、裏面パッド電極８０が形成された側の主表面に粘着テープ６が貼り付けられることにより第４中間基板１８が粘着テープ６にて支持された状態で、第４中間基板１８が厚み方向に切断され、複数個のＭＯＳＦＥＴ１が得られる。この切断は、たとえばレーザーダイシングやスクライブにより実施されてもよい。以上の工程（Ｓ１０）〜（Ｓ１００）が実施されることにより、ＭＯＳＦＥＴ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。このように、本実施の形態に係る半導体装置の製造方法では、工程（Ｓ８０）にて裏面パッド電極８０が形成された後、工程（Ｓ１００）が完了するまでの間に加熱処理などは実施されない。具体的には、工程（Ｓ８０）において形成された裏面パッド電極８０は、工程（Ｓ１００）が完了し、ＭＯＳＦＥＴ１が完成するまで間において３００℃以下の温度に維持される。
【００６７】
以上のように、本実施の形態に係る半導体装置の製造方法では、ＴｉＳｉまたはＴｉＡｌＳｉ合金からなるドレイン電極５１が形成される。そのため、ドレイン電極５１上に接触する裏面パッド電極８０の形成後に加熱処理を実施することなく、具体的には裏面パッド電極８０が３００℃以下の温度に維持されつつ、ドレイン電極５１と裏面パッド電極８０との良好な密着性を達成することができる。このように、本実施の形態に係る半導体装置の製造方法によれば、ドレイン電極５１と裏面パッド電極８０との間の良好な密着性を達成しつつ、製造工程を効率化することができる。
【００６８】
また、上記本実施の形態に係る半導体装置の製造方法において、工程（Ｓ８０）において形成された裏面パッド電極８０は、ＭＯＳＦＥＴ１の完成まで１００℃以下の温度に維持されてもよい。このように、本実施の形態に係る半導体装置の製造方法では、裏面パッド電極８０がより低温に維持された場合においても、ドレイン電極５１と裏面パッド電極８０との良好な密着性を達成することができる。
【００６９】
また、上記本実施の形態に係る半導体装置の製造方法では、第２中間基板１６が粘着テープ６にて支持された状態で上記工程（Ｓ５０）、（Ｓ７０）、（Ｓ８０）および（Ｓ１００）が実施されるが、本発明の半導体装置の製造方法はこれに限られるものではない。すなわち、工程（Ｓ５０）が実施された後に第２中間基板１６が粘着テープ６より取り外されてもよい。
【００７０】
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。本実施の形態に係る半導体装置の製造方法は、基本的には実施の形態１に係る半導体装置の製造方法と同様の工程により実施され、かつ同様の効果を奏する。しかし、本実施の形態に係る半導体装置の製造方法は、複数のＳｉＣ基板がベース層上に並べて配置された基板がベース基板として用いられるという点において実施の形態１に係る半導体装置の製造方法とは異なっている。
【００７１】
以下、本実施の形態に係る半導体装置の製造方法について説明する。図１５を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）および（Ｓ１２）が実施されることにより、炭化珪素からなる基板１０が準備される。
【００７２】
まず、工程（Ｓ１１）として、複合基板準備工程が実施される。この工程（Ｓ１１）では、図１６を参照して、単結晶炭化珪素からなる複数のＳｉＣ基板１２が平面的に見て並べて配置された状態で複数のＳｉＣ基板１２の一方の主表面側がベース層１３により接続された複合基板１４が準備される。ＳｉＣ基板１２としては、たとえば４Ｈ−ＳｉＣなどの六方晶炭化珪素からなる基板を採用することができる。また、ベース層１３としては、たとえば金属などの炭化珪素とは異なる材料からなる基板を採用してもよいが、熱膨張係数等の物性の違いによる基板の反りなどを抑制する観点から、炭化珪素からなる基板が採用されることが好ましい。また、ベース層１３を構成する炭化珪素としては、多結晶炭化珪素やアモルファス炭化珪素を採用してもよいが、４Ｈ−ＳｉＣなどの六方晶炭化珪素である単結晶炭化珪素を採用することがより好ましい。
【００７３】
また、この工程（Ｓ１１）では、複数のＳｉＣ基板１２のベース層１３により接続される側の一方の主表面とは反対側の主表面１２Ａの各々の、｛０００１｝面に対するオフ角が５０°以上６５°以下である複合基板１４が準備されてもよい。これにより、チャネル移動度の高いＭＯＳＦＥＴ２を容易に製造することができる。
【００７４】
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図１７を参照して、複合基板１４のＳｉＣ基板１２上に、炭化珪素からなり導電型がｎ型の半導体層２０が形成される。このようにして、複合基板１４と半導体層２０とを含む基板１０が準備される。
【００７５】
次に、工程（Ｓ２０）として、活性領域形成工程が実施される。この工程（Ｓ２０）では、実施の形態１と同様に、イオン注入工程（Ｓ２１）および活性化アニール工程（Ｓ２２）が実施されることにより、基板１０に活性領域が形成された第１中間基板が作製される。
【００７６】
次に、工程（Ｓ３０）として、電極層形成工程が実施される。この工程（Ｓ３０）では、図１８を参照して、実施の形態１と同様に、ゲート酸化膜形成工程（Ｓ３１）、ゲート電極形成工程（Ｓ３２）、層間絶縁膜形成工程（Ｓ３３）、ソース電極形成工程（Ｓ３４）、表面パッド電極形成工程（Ｓ３５）およびパッシベーション膜形成工程（Ｓ３６）が実施されることにより、電極層１００が形成された第２中間基板１６が作製される。
【００７７】
次に、工程（Ｓ４０）として、表面テープ貼り付け工程が実施される。この工程（Ｓ４０）では、図１９を参照して、実施の形態１と同様に、第２中間基板１６の電極層１００側の主表面が粘着テープ６に貼り付けられることにより、第２中間基板１６が粘着テープ６にて支持される。これにより、図１９に示すように複数のＳｉＣ基板１２が、平面的に見て並べて配置された状態で粘着テープ６にて支持される。
【００７８】
次に、工程（Ｓ５０）として、ベース層除去工程が実施される。この工程（Ｓ５０）では、実施の形態１と同様に、第２中間基板１６が粘着テープ６にて支持されつつ、第２中間基板１６の電極層１００側とは反対側の主表面が研削される。ここで、本実施の形態では、第２中間基板１６の上記主表面が研削されることにより、ベース層１３が除去される。具体的には、図２０を参照して、まず、粘着テープ６において第２中間基板１６を保持する側とは反対側の主表面が押圧部材７によりリングフレーム５の軸方向に押され、第２中間基板１６の、少なくともベース層１３がリングフレーム５の内周面に取り囲まれる位置から離脱する。そして、ベース層１３が研削装置の研削面に押し付けられることにより研削され、図２１に示すようにベース層１３が除去される。このように、本実施の形態では、工程（Ｓ５０）は、第２中間基板１６が粘着テープ６にて支持された状態にて実施されるため、ベース層１３を除去することにより複数のＳｉＣ基板１２が互いに分離することを回避することができる。その結果、製造工程をより効率化することができる。
【００７９】
次に、工程（Ｓ６０）として、テープ貼り替え工程が実施される。この工程（Ｓ６０）では、実施の形態１と同様に、上記工程（Ｓ５０）が完了した後、弾性変形などにより損傷の可能性がある粘着テープ６を貼り替える。
【００８０】
次に、工程（Ｓ７０）として、ドレイン電極形成工程が実施される。この工程（Ｓ７０）では、図２２を参照して、実施の形態１と同様に、金属層形成工程（Ｓ７１）およびアニール工程（Ｓ７２）が実施される。これにより、第２中間基板１６において、ベース層１３が除去されることにより露出したＳｉＣ基板１２の主表面上にＴｉＳｉまたはＴｉＡｌＳｉ合金からなるドレイン電極５１が形成された第３中間基板１７が作製される。
【００８１】
次に、工程（Ｓ８０）として、裏面パッド電極形成工程が実施される。この工程（Ｓ８０）では、図２３を参照して、実施の形態１と同様に、第３中間基板１７において、ドレイン電極５１上に接触する裏面パッド電極８０が形成された第４中間基板１８が作製される。
【００８２】
次に、工程（Ｓ９０）として、反転工程が実施される。この工程（Ｓ９０）では、図２４を参照して、実施の形態１と同様に、第４中間基板１８が上記工程（Ｓ８０）の状態に対して反転した状態で、粘着テープ６にて支持される。
【００８３】
次に、工程（Ｓ１００）として、ダイシング工程が実施される。この工程（Ｓ１００）では、図２４を参照して、実施の形態１と同様に、第４中間基板１８が粘着テープ６にて支持された状態で第４中間基板１８が厚み方向に切断され、複数個のＭＯＳＦＥＴ２が得られる。以上の工程（Ｓ１０）〜（Ｓ１００）が実施されることにより、ＭＯＳＦＥＴ２が製造され、本実施の形態に係る半導体装置の製造方法が完了する。このように、本実施の形態に係る半導体装置の製造方法では、実施の形態１に係る半導体装置の製造方法と同様に、工程（Ｓ８０）にて裏面パッド電極８０が形成された後、工程（Ｓ１００）が完了するまでの間に加熱処理などは実施されない。
【００８４】
以上のように、本実施の形態に係る半導体装置の製造方法では、実施の形態１に係る半導体装置の製造方法と同様に、ＴｉＳｉまたはＴｉＡｌＳｉ合金からなるドレイン電極５１が形成される。そのため、裏面パッド電極８０の形成後に加熱処理を実施することなく、ドレイン電極５１と裏面パッド電極８０との良好な密着性が達成され、結果として製造工程を効率化することができる。また、本実施の形態に係る半導体装置の製造方法では、結晶性に優れた複数のＳｉＣ基板１２が平面的に見て並べて配置された状態でベース層１３により接続された複合基板１４が採用されることにより、結晶性に優れた大口径の炭化珪素基板として取り扱うことが可能な基板１０を容易に準備することができる。したがって、本実施の形態に係る半導体装置の製造方法においては、大口径の基板１０を用いることにより、半導体装置の製造工程をより効率化することができる。
【実施例】
【００８５】
本実施例では、炭化珪素基板上に形成された以下の４種類の薄膜を準備して、当該薄膜を加熱するためのレーザーアニールのエネルギー密度とレーザーアニール後の基板と薄膜との接触抵抗との関係を評価した。【００８６】
まずｎ型炭化珪素基板上に電極パターンを形成した４種類のサンプルを準備した。サンプル２０１として、ＴｉおよびＳｉを同時にスパッタリングすることにより、Ｔｉ部とＳｉ部とを均一に混合した薄膜５２からなる電極パターンを準備した。当該薄膜５２におけるＴｉの含有量を５０体積％とした。サンプル２０２として、Ｔｉ部からなる層５３とＳｉ部からなる層５４とを積層した薄膜５２からなる電極パターンを準備した。当該薄膜５２におけるＴｉの含有量を５５体積％とした。サンプル２０３として、Ｔｉ部のみからなる薄膜からなる電極パターンを準備した。サンプル２０４として、Ｔｉ部からなる層５３とＳｉ部からなる層５４とを積層した薄膜５２からなる電極パターンを準備した。当該薄膜におけるＴｉの含有量を１７体積％とした。上記サンプル２０１〜２０４の電極パターンの各々の厚みを１０００オングストロームとした。【００８７】
図３０を参照して、Ｔｉ部からなる層５３とＳｉ部からなる層５４とを積層した薄膜５２は、ＳｉＣ基板１２に接してＴｉ部からなる層５３が形成され、Ｔｉ部からなる層５３の上にＳｉ部からなる層５４が形成されている。ＴｉおよびＳｉを同時にスパッタリングした薄膜５２は、当該薄膜５２がＳｉＣ基板１２に接して形成されている。Ｔｉ部のみからなる薄膜５５は、当該薄膜５５がＳｉＣ基板１２に接して形成されている。【００８８】
レーザーアニールを実施した電極の接触抵抗の評価は、ＴＬＭ（Transmission Line Model）法を用いて実施した。具体的には、ドナー（Ｎ）濃度１．５×１０19ｃｍ-3のｎ+層上に、各種電極構造からなるＴＬＭ電極パターンを作成して、レーザー照射のエネルギー密度を変化させてアニールを行うことで、それぞれのエネルギー密度における接触抵抗を測定した。【００８９】
図３１を参照して、接触抵抗とエネルギー密度との関係について説明する。
ＴｉとＳｉとを同時にスパッタリングしたサンプル２０１は、レーザー照射のエネルギー密度が小さい（たとえばエネルギー密度が１．９Ｊ／ｃｍ2程度）場合、接触抵抗は高い。しかしながら、レーザー照射のエネルギー密度を増加すると、接触抵抗は急激に小さくなる。図３１に示すように、サンプル２０１に対してエネルギー密度が２．０Ｊ／ｃｍ2程度でレーザーアニールを行うと、接触抵抗が最も低くなる。ここで、接触抵抗が低いことは、ＳｉＣ基板１２と電極パターンとの間のオーミック特性が良好であることを示している。つまり、エネルギー密度が２．０Ｊ／ｃｍ2程度でレーザーアニールを行うと、良好なオーミック特性を有するコンタクト電極を形成することができる。【００９０】
Ｔｉ部とＳｉと部を積層したサンプル２０２の場合は、エネルギー密度が２．２Ｊ／ｃｍ2程度でレーザーアニールを行うと、良好なオーミック特性を有するコンタクト電極を形成することができる。ＴｉとＳｉとを同時にスパッタリングしたサンプル２０１と比較すると、Ｔｉ部とＳｉ部とを積層したサンプル２０２において良好なオーミック特性を有するためには、より高いエネルギー密度でレーザーアニールする必要がある。【００９１】
Ｔｉ部のみからなるサンプル２０３は、エネルギー密度を変化させても接触抵抗はあまり変化しない。また、エネルギー密度が２．２Ｊ／ｃｍ2の条件での接触抵抗を見ると、サンプル２０３の接触抵抗はサンプル２０１およびサンプル２０２の接触抵抗よりも高い。言い換えれば、サンプル２０１およびサンプル２０２は、エネルギー密度が２．２Ｊ／ｃｍ2の条件において、サンプル２０３よりも良好なオーミック特性を有する。【００９２】
また、サンプル２０４とサンプル２０２とを比較すると、たとえばエネルギー密度が２．２Ｊ／ｃｍ2の条件において、サンプル２０２の方がサンプル２０４よりも接触抵抗が低い。つまり、Ｔｉ部とＳｉ部との積層からなる電極パターンの場合において、Ｔｉの含有量が高い方が良好なオーミック接触を有するコンタクト電極を形成可能であることが確認された。【００９３】
以上のように、ＴｉとＳｉとを同時にスパッタリングしたサンプル２０１およびＴｉ部とＳｉ部とを積層したサンプル２０２は、Ｔｉ部のみからなるサンプル２０３よりも低い接触抵抗を実現可能であることが確認された。また、ＴｉとＳｉとを同時にスパッタリングしたサンプル２０１は、Ｔｉ部とＳｉ部とを積層したサンプル２０２よりも低いエネルギー密度のアニール条件で良好なオーミック特性を実現可能であることが確認された。【００９４】
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９５】
本発明の半導体装置の製造方法は、電極間の良好な密着性を達成しつつ、製造工程を効率化することが要求される半導体装置の製造方法において特に有利に適用され得る。
【符号の説明】
【００９６】
１，２  ＭＯＳＦＥＴ、５  リングフレーム、６  粘着テープ、７  押圧部材、１０  基板、１０Ａ，１１Ａ，１１Ｂ，１２Ａ  主表面、１１  ベース基板、１２  ＳｉＣ基板、１３  ベース層、１４  複合基板、１５  第１中間基板、１６  第２中間基板、１７  第３中間基板、１８  第４中間基板、２０  半導体層、２１  ドリフト領域、２２  ボディ領域、２３  ソース領域、２４  コンタクト領域、３０  ゲート酸化膜、４０  ゲート電極、５０  ソース電極、５１  ドレイン電極、５２  薄膜、５３  Ｔｉ部からなる層、５４  Ｓｉ部からなる層、６０  層間絶縁膜、６１  照射ビームスポット、６２  走査線、７０  表面パッド電極、８０  裏面パッド電極、９０  パッシベーション膜、１００  電極層、１１０  レーザー、１２０，１４０  ミラー、１３０  シャッター、１５０  ビーム整形レンズ、１６０  可動ミラー。
【図１】
2013080584.tif 000003
【図２】
2013080584.tif 000004
【図３】
2013080584.tif 000005
【図４】
2013080584.tif 000006
【図５】
2013080584.tif 000007
【図６】
2013080584.tif 000008
【図７】
2013080584.tif 000009
【図８】
2013080584.tif 000010
【図９】
2013080584.tif 000011
【図１０】
2013080584.tif 000012
【図１１】
2013080584.tif 000013
【図１２】
2013080584.tif 000014
【図１３】
2013080584.tif 000015
【図１４】
2013080584.tif 000016
【図１５】
2013080584.tif 000017
【図１６】
2013080584.tif 000018
【図１７】
2013080584.tif 000019
【図１８】
2013080584.tif 000020
【図１９】
2013080584.tif 000021
【図２０】
2013080584.tif 000022
【図２１】
2013080584.tif 000023
【図２２】
2013080584.tif 000024
【図２３】
2013080584.tif 000025
【図２４】
2013080584.tif 000026
【図２５】
2013080584.tif 000027
【図２６】
2013080584.tif 000028
【図２７】
2013080584.tif 000029
【図２８】
2013080584.tif 000030
【図２９】
2013080584.tif 000031
【図３０】
2013080584.tif 000032
【図３１】
2013080584.tif 000033
【国際調査報告】
2013080584.tif 000034
2013080584.tif 000035
2013080584.tif 000036
2013080584.tif 000037