(57)【要約】本発明では、画素回路（１２）は、駆動トランジスタ（Ｑ２０）のゲートに一方の端子が接続された第１コンデンサ（Ｃ２１）と、第１コンデンサの他方の端子と駆動トランジスタのソースとの間に接続された第２コンデンサ（Ｃ２２）と、第１コンデンサ（Ｃ２１）と第２コンデンサ（Ｃ２２）との節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する第１スイッチ（Ｑ２１）と、駆動トランジスタ（Ｑ２０）のゲートに画像信号電圧Ｖｓｇを供給する第２スイッチ（Ｑ２２）と、駆動トランジスタ（Ｑ２０）のドレインに初期化電圧Ｖｉｎｔを供給する第３スイッチ（Ｑ２６）と、駆動トランジスタ（Ｑ２０）のドレインに電流発光素子を発光させる電流を供給する第４スイッチ（Ｑ２７）とを設けている。
2013021622.tif 000002
【特許請求の範囲】
【請求項１】
電流発光素子と、前記電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示装置であって、
前記画素回路は、
前記駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、
前記第１コンデンサの他方の端子と前記駆動トランジスタのソースとの間に接続された第２コンデンサと、
前記第１コンデンサと前記第２コンデンサとの節点に基準電圧を印加する第１スイッチと、
前記駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、
前記駆動トランジスタのドレインに初期化電圧を供給する第３スイッチと、
前記駆動トランジスタのドレインに前記電流発光素子を発光させる電流を供給する第４スイッチと、を設けた画像表示装置。
【請求項２】
前記駆動トランジスタのゲートに前記基準電圧を印加する第５スイッチをさらに設けた請求項１に記載の画像表示装置。
【請求項３】
前記駆動トランジスタと前記第１コンデンサと前記第２コンデンサと前記第１スイッチと前記第２スイッチと前記第５スイッチとは、前記電流発光素子のそれぞれに対して独立に設け、
前記第３スイッチと前記第４スイッチとは、複数の電流発光素子に対して共通に設けた請求項２に記載の画像表示装置。
【請求項４】
前記駆動トランジスタと前記第１コンデンサと前記第２コンデンサと前記第１スイッチと前記第２スイッチと前記第５スイッチとは、前記電流発光素子のそれぞれに対して独立に設け、
前記第３スイッチは行方向に配列された電流発光素子からなる電流発光素子行のそれぞれに対して共通に設け、
前記第４スイッチは前記電流発光素子行の中の複数の電流発光素子に対して共通に設けた請求項２に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として開発が進められている。【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリックス方式とアクティブマトリックス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、画素回路毎に駆動トランジスタを備えたアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。【０００４】
駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度が小さく閾値電圧の経時変化が大きいという弱点があるものの、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、薄膜トランジスタの弱点である閾値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。【０００５】
閾値電圧の補正は、概ね以下のように実行する。駆動トランジスタのゲート・ソース間に閾値電圧を超える電圧を印加して駆動トランジスタに電流を流しながら、駆動トランジスタのゲート・ソース間に接続されたコンデンサを放電させる。するとコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなった時点で駆動トランジスタの電流が停止する。このコンデンサの端子間電圧を画像信号に重畳することにより、駆動トランジスタの閾値電圧に依存することなく画像を表示することができる。【０００６】
ここで、コンデンサの端子間電圧が閾値電圧に比較して十分に高ければ駆動トランジスタに流れる電流も多く、コンデンサの放電も速やかに進むが、コンデンサの端子間電圧が閾値電圧に近づくにつれて駆動トランジスタに流れる電流が少なくなり、コンデンサの放電の速度が遅くなる。そのためコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなるまでに要する時間は非常に長くなる。実用的には、例えば１０〜１００μｓｅｃを要する。【０００７】
しかしながら特許文献１、２に記載した画素回路およびその駆動方法では、画像信号を供給するデータ線を使用して閾値電圧の補正動作も行うため、書込み動作に使える時間が短くなり、画素数の多い大画面の画像表示装置や高精細度の画像表示装置を実現することが難しかった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１６９１４５号公報
【発明の概要】
【０００９】
本発明は、電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示装置である。画素回路は、駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、第１コンデンサの他方の端子と駆動トランジスタのソースとの間に接続された第２コンデンサと、第１コンデンサと第２コンデンサとの節点に基準電圧を印加する第１スイッチと、駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、駆動トランジスタのドレインに初期化電圧を供給する第３スイッチと、駆動トランジスタのドレインに電流発光素子を発光させる電流を供給する第４スイッチとを設けている。
【００１０】
この構成により、高速で書込み動作を行うことができ、かつ駆動トランジスタの閾値電圧の補正が可能な画像表示装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は実施の形態１における画像表示装置の構成を示す模式図である。
【図２】図２は同画像表示装置の画素回路の回路図である。
【図３Ａ】図３Ａは同画像表示装置の動作を示すタイミングチャートである。
【図３Ｂ】図３Ｂは同画像表示装置の動作を示すタイミングチャートである。
【図４】図４は同画像表示装置の画素回路の動作を示すタイミングチャートである。
【図５】図５は同画素回路の初期化期間における動作を説明するための図である。
【図６】図６は同画素回路の閾値検出期間における動作を説明するための図である。
【図７】図７は同画素回路の書込期間における動作を説明するための図である。
【図８】図８は同画素回路の発光期間における動作を説明するための図である。
【図９】図９は実施の形態２における画像表示装置の画素回路の回路図である。
【図１０】図１０は実施の形態３における画像表示装置の画素回路の回路図である。
【図１１】図１１は実施の形態４における画像表示装置の画素回路の回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施の形態における画像表示装置について、図面を用いて説明する。ここでは画像表示装置として、駆動トランジスタを用いて電流発光素子の一つである有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明する。ただし、本発明は有機ＥＬ表示装置に限定されるものではない。本発明は、電流量によって輝度を制御する電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列したアクティブマトリックス型の画像表示装置全般に適用可能である。
【００１３】
（実施の形態１）
図１は、実施の形態１における画像表示装置１０の構成を示す模式図である。本実施の形態における画像表示装置１０は、ｎ行ｍ列のマトリクス状に複数配列された多数の画素回路１２（ｉ、ｊ）（ただし、１≦ｉ≦ｎ、１≦ｊ≦ｍである）と、ソースドライバ回路１４と、ゲートドライバ回路１６と、電源回路１８とを備えている。
【００１４】
ソースドライバ回路１４は、図１において列方向に配列された画素回路１２（１、ｊ）〜１２（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）にそれぞれ独立に画像信号電圧Ｖｓｇ（ｊ）を供給する。また、ゲートドライバ回路１６は、図１において行方向に配列された画素回路１２（ｉ、１）〜１２（ｉ、ｍ）に共通に接続された制御信号線２１（ｉ）、２２（ｉ）、２５（ｉ）、２６（ｉ）、２７（ｉ）にそれぞれ制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２２（ｉ）、ＣＮＴ２５（ｉ）、ＣＮＴ２６（ｉ）、ＣＮＴ２７（ｉ）を供給する。本実施の形態においては、１つの画素回路１２（ｉ、ｊ）に５種類の制御信号を供給しているが、制御信号の数はこれに限定するものではなく、必要に応じた数の制御信号を供給すればよい。
【００１５】
電源回路１８は、全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。
【００１６】
図２は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の回路図である。本実施の形態における画素回路１２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７とを備えている。
【００１７】
駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を保持する。トランジスタＱ２１は第１コンデンサＣ２１および第２コンデンサＣ２２の一端に基準電圧Ｖｒｅｆを印加するためのスイッチである。トランジスタＱ２２は画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むためのスイッチである。トランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加するためのスイッチである。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２６は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを印加するためのスイッチであり、トランジスタＱ２７は駆動トランジスタＱ２０のドレインに高圧側電圧Ｖｄｄを供給するためのスイッチである。
【００１８】
なお、駆動トランジスタＱ２０およびトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７は全てＮチャンネル薄膜トランジスタであり、エンハンスメント型トランジスタであるとして説明する。ただし、本発明はこれに限定されるものではない。
【００１９】
本実施の形態における画素回路１２（ｉ、ｊ）は、電源線３１と電源線３２との間にトランジスタＱ２７と駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが直列に接続されている。すなわち、トランジスタＱ２７のドレインは電源線３１に接続され、トランジスタＱ２７のソースは駆動トランジスタＱ２０のドレインに接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００２０】
駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に第２コンデンサＣ２２が接続されている。以下では駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。
【００２１】
第１スイッチであるトランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。こうしてトランジスタＱ２１は節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する。
【００２２】
第２スイッチであるトランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）は画像信号電圧Ｖｓｇを供給するデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。こうしてトランジスタＱ２２は駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する。
【００２３】
第５スイッチであるトランジスタＱ２５のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２５のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２５のゲートは制御信号線２５（ｉ）に接続されている。
【００２４】
第３スイッチであるトランジスタＱ２６のドレイン（またはソース）は駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２６のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２６のゲートは制御信号線２６（ｉ）に接続されている。こうしてトランジスタＱ２６は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する。
【００２５】
第４スイッチであるトランジスタＱ２７のドレインは電源線３１に接続され、トランジスタＱ２７のソースは駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２７のゲートは制御信号線２７（ｉ）に接続されている。こうしてトランジスタＱ２７は駆動トランジスタＱ２０のドレインに電流発光素子Ｄ２０を発光させる電流を供給する。
【００２６】
ここで制御信号線２１（ｉ）、２２（ｉ）、２５（ｉ）、２６（ｉ）、２７（ｉ）には制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２２（ｉ）、ＣＮＴ２５（ｉ）、ＣＮＴ２６（ｉ）、ＣＮＴ２７（ｉ）が供給されている。
【００２７】
このように本実施の形態における画素回路１２（ｉ、ｊ）は、駆動トランジスタＱ２０のゲートに一方の端子が接続された第１コンデンサＣ２１と、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に接続された第２コンデンサＣ２２と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する第１スイッチであるトランジスタＱ２１と、駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する第２スイッチであるトランジスタＱ２２と、駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する第５スイッチであるトランジスタＱ２５と、駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する第３スイッチであるトランジスタＱ２６と、駆動トランジスタＱ２０のドレインに電流発光素子Ｄ２０を発光させる電流を供給する第４スイッチであるトランジスタＱ２７とを備えている。
【００２８】
なお本実施の形態においては、有機ＥＬ素子Ｄ２０に電流が流れ始めるときのアノード・カソード間電圧Ｖｌｅｄ（以下、単に「電圧Ｖｌｅｄ」と略記する）を１（Ｖ）、有機ＥＬ素子Ｄ２０に電流が流れないときのアノード・カソード間容量を１（ｐＦ）程度と仮定する。また駆動トランジスタＱ２０の閾値電圧Ｖｔｈを１．５（Ｖ）程度、第１コンデンサＣ２１および第２コンデンサＣ２２の静電容量を０．５（ｐＦ）と仮定する。駆動電圧については、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）である。また基準電圧Ｖｒｅｆおよび初期化電圧Ｖｉｎｔについては、詳細は後述するが、以下の２つの条件を満たすように設定されている。
【００２９】
（条件１）Ｖｒｅｆ−Ｖｉｎｔ＞Ｖｔｈ
（条件２）Ｖｒｅｆ＜Ｖｓｓ＋Ｖｌｅｄ＋Ｖｔｈ
本実施の形態においては、基準電圧Ｖｒｅｆ＝１（Ｖ）、初期化電圧Ｖｉｎｔ＝−１（Ｖ）である。しかしこれらの数値は表示装置の仕様や各素子の特性に応じて変動し、駆動電圧は表示装置の仕様や各素子の特性に応じて上記の条件を満たす範囲で最適に設定することが望ましい。
【００３０】
次に、本実施の形態における画素回路１２（ｉ、ｊ）の動作について説明する。図３Ａ、図３Ｂは、実施の形態１における画像表示装置１０の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和が印加され、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。
【００３１】
これらの４つの期間は、図１において行方向に配列されたｍ個の画素回路１２（ｉ、１）〜１２（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。
【００３２】
図４は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。また図４には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１２（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。
【００３３】
（初期化期間Ｔ１）
図５は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の初期化期間Ｔ１における動作を説明するための図である。なお図５には、図２のトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７をそれぞれスイッチの記号で示した。また電流の流れない経路については点線で示した。
【００３４】
時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）、ＣＮＴ２７（ｉ）をローレベルにしてトランジスタＱ２２、Ｑ２７をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２５（ｉ）、ＣＮＴ２６（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２５、Ｑ２６をオン状態とする。するとトランジスタＱ２５を介して節点Ｔｐ１に基準電圧Ｖｒｅｆが印加され、トランジスタＱ２１を介して節点Ｔｐ２にも基準電圧Ｖｒｅｆが印加される。
【００３５】
またトランジスタＱ２６を介して駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔが印加される。ここで、初期化電圧Ｖｉｎｔは、条件１に示したように、基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりも十分低く設定されている。すなわち、Ｖｉｎｔ＜Ｖｒｅｆ−Ｖｔｈである。そのため駆動トランジスタＱ２０のソース電圧、すなわち節点Ｔｐ３の電圧もほぼ初期化電圧Ｖｉｎｔに等しくなる。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。
【００３６】
さらに初期化電圧Ｖｉｎｔは、条件１および条件２から求められるように、低圧側電圧Ｖｓｓと電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、Ｖｉｎｔ＜Ｖｓｓ＋Ｖｌｅｄである。これにより、有機ＥＬ素子Ｄ２０に電流は流れず、有機ＥＬ素子Ｄ２０が発光することはない。
【００３７】
なお本実施の形態において、初期化期間Ｔ１は１μｓｅｃに設定している。
【００３８】
（閾値検出期間Ｔ２）
図６は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の閾値検出期間Ｔ２における動作を説明するための図である。
【００３９】
時刻ｔ２において制御信号ＣＮＴ２６（ｉ）をローレベルにしてトランジスタＱ２６をオフ状態とし、制御信号ＣＮＴ２７（ｉ）をハイレベルにしてトランジスタＱ２７をオン状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には閾値電圧Ｖｔｈよりも高い第２コンデンサＣ２２の端子間電圧（Ｖｒｅｆ−Ｖｉｎｔ）が印加されているために駆動トランジスタＱ２０に電流が流れる。しかし有機ＥＬ素子Ｄ２０のアノードの電圧は基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりもさらに低く、条件２に示したように、Ｖｒｅｆ−Ｖｔｈ＜Ｖｓｓ＋Ｖｌｅｄであるので、有機ＥＬ素子Ｄ２０には電流は流れない。そして駆動トランジスタＱ２０に流れる電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には電流が減少しつつも流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。
【００４０】
ここで駆動トランジスタＱ２０はゲート・ソース間電圧で制御される電流源として動作するので、第２コンデンサＣ２２の端子間電圧が低下するにともない駆動トランジスタＱ２０に流れる電流も減少する。そのため第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要する。加えて有機ＥＬ素子Ｄ２０の大きな静電容量が第２コンデンサＣ２２の静電容量に加算されることも長い時間を要する要因となっている。実用的にはトランジスタをスイッチング動作させてコンデンサを充放電させる場合と比較して１０〜１００倍の時間を要する。そのため本実施の形態においては閾値検出期間Ｔ２を１０μｓｅｃに設定している。
【００４１】
（書込期間Ｔ３）
図７は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の書込期間Ｔ３における動作を説明するための図である。
【００４２】
時刻ｔ３において制御信号ＣＮＴ２５（ｉ）をローレベルにしてトランジスタＱ２５をオフ状態とし、制御信号ＣＮＴ２７（ｉ）をローレベルにしてトランジスタＱ２７をオフ状態とする。その後、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｓｇ−Ｖｒｅｆ）に充電される。以下では、この電圧（Ｖｓｇ−Ｖｒｅｆ）を画像信号電圧Ｖｓｇ’と記載する。
【００４３】
このとき駆動トランジスタＱ２０には電流が流れないので、第２コンデンサＣ２２の端子間電圧は変化しない。
【００４４】
なお本実施の形態において、書込期間Ｔ３は１μｓｅｃに設定している。
【００４５】
（発光期間Ｔ４）
図８は、実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の発光期間Ｔ４における動作を説明するための図である。
【００４６】
時刻ｔ４において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。そして制御信号ＣＮＴ２７（ｉ）をハイレベルにしてトランジスタＱ２７をオン状態とする。すると、駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。
【００４７】
このときの電流Ｉは、Ｉ＝Ｋ・（ＶＧＳ−Ｖｔｈ）＝Ｋ・Ｖｓｇ’（ただしＶＧＳはゲート・ソース間電圧、Ｋは定数である。）となり、閾値電圧Ｖｔｈを含まない。
【００４８】
このように、有機ＥＬ素子Ｄ２０に流れる電流には閾値電圧Ｖｔｈの影響が含まれない。従って有機ＥＬ素子Ｄ２０に流れる電流は、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を受けることがない。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。
【００４９】
なお、書込期間Ｔ３以降の任意のタイミングで任意の長さの非発光期間を設定してもよい。非発光期間を設定するには制御信号ＣＮＴ２７（ｉ）をローレベルにしてトランジスタＱ２７をオフ状態とする。すると駆動トランジスタＱ２０に電流が流れないので有機ＥＬ素子Ｄ２０の発光も停止する。非発光期間中は第１コンデンサＣ２１および第２コンデンサＣ２２の放電径路も遮断されるため、第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧はともに保持される。そして制御信号ＣＮＴ２７（ｉ）をハイレベルにしてトランジスタＱ２７をオン状態とすることにより再び発光期間Ｔ４に戻すことができる。
【００５０】
また閾値検出期間Ｔ２において、トランジスタＱ２５をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ２５をオフ状態としてもよい。この場合には制御信号ＣＮＴ２５（ｉ）と制御信号ＣＮＴ２６（ｉ）とを共用することができる。
【００５１】
また本実施の形態においては、画素回路１２（ｉ、ｊ）のそれぞれに独立にトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７を設けた構成について説明した。しかし本実施の形態における画素回路１２（ｉ、ｊ）の回路構成によれば、複数の画素回路１２（ｉ、ｊ）で第３スイッチであるトランジスタＱ２６、および第４スイッチであるトランジスタＱ２７を共用することができる。以下に、第３スイッチおよび第４スイッチを共用した画素回路について詳細に説明する。
【００５２】
（実施の形態２）
実施の形態２における画像表示装置１０の構成は、図１に示した実施の形態１とほぼ同様である。実施の形態２が実施の形態１と異なる点は画素回路１２（ｉ、ｊ）の構成である。実施の形態２における画素回路は、電流発光素子である有機ＥＬ素子Ｄ２０のそれぞれに対して独立に設けられた個別回路と、複数の電流発光素子に対して共通に設けられた共用回路とを有する。
【００５３】
図９は、実施の形態２における画像表示装置１０の画素回路の回路図であり、３つの個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）とそれらの共用回路５０について示している。実施の形態２における個別回路４２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、第１スイッチであるトランジスタＱ２１と、第２スイッチであるトランジスタＱ２２と、第５スイッチであるトランジスタＱ２５とを備えている。
【００５４】
具体的には、駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートに第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に第２コンデンサＣ２２が接続されている。
【００５５】
トランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。
【００５６】
トランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）はデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。
【００５７】
トランジスタＱ２５のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２５のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２５のゲートは制御信号線２５（ｉ）に接続されている。
【００５８】
また駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００５９】
実施の形態２における共用回路５０は、第３スイッチであるトランジスタＱ５６と、第４スイッチであるトランジスタＱ５７とを有する。そしてこの２つのトランジスタＱ５６、Ｑ５７を、３つの個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）で共用する構成となっている。
【００６０】
すなわち、個別回路４２（ｉ、ｊ−１）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ＋１）の駆動トランジスタＱ２０のドレインとが接続されている。そしてその接続点である節点Ｔｐ４０には共用回路５０のトランジスタＱ５６のドレイン（またはソース）が接続され、トランジスタＱ５６のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ５６のゲートは制御信号線２６（ｉ）に接続されている。従って制御信号ＣＮＴ２６をハイレベルにしてトランジスタＱ５６をオン状態とすることにより、個別回路４２（ｉ、ｊ−１）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ＋１）の駆動トランジスタＱ２０のドレインとに同時に初期化電圧Ｖｉｎｔを印加することができる。
【００６１】
また節点Ｔｐ４０には共用回路５０のトランジスタＱ５７のソースが接続され、トランジスタＱ５７のドレインは電源線３１に接続され、トランジスタＱ５７のゲートは制御信号線２７（ｉ）に接続されている。従って制御信号ＣＮＴ２７をハイレベルにしてトランジスタＱ５７をオン状態とすることにより、個別回路４２（ｉ、ｊ−１）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ＋１）の駆動トランジスタＱ２０のドレインとに同時に高圧側電圧Ｖｄｄを印加することができる。
【００６２】
このように本実施の形態における画素回路は、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、第１スイッチであるトランジスタＱ２１と、第２スイッチであるトランジスタＱ２２と、第５スイッチであるトランジスタＱ２５とは、電流発光素子Ｄ２０のそれぞれに対して個別回路４２毎に独立に設け、第３スイッチであるトランジスタＱ５６と、第４スイッチであるトランジスタＱ５７とは、複数の電流発光素子Ｄ２０に対して共通に設けた構成である。
【００６３】
本実施の形態２における個別回路４２（ｉ、ｊ）および共用回路５０の動作は、実施の形態に１において、トランジスタＱ２６をトランジスタＱ５６に、トランジスタＱ２７をトランジスタＱ５７にそれぞれ置き換えた動作と同様である。すなわち、１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの個別回路４２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和が印加され、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。
【００６４】
これらの４つの期間は、少なくとも図９において共用回路５０を共用する個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）では共通するタイミングに設定されている。
【００６５】
このように複数の個別回路４２（ｉ、ｊ）で第３スイッチおよび第４スイッチを共用することで、１つの画素回路あたりのトランジスタ数を減らすことができ、１画素あたりの占有面積を狭くできる。そのため高精細度の画像表示装置を実現することができる。あるいは１画素あたりの有機ＥＬ素子Ｄ２０の占有面積比率を高くできるので高輝度の画像表示装置を実現することができる。
【００６６】
なお、１つの共用回路５０を共用する個別回路４２（ｉ、ｊ）の数は、有機ＥＬ素子Ｄ２０に流す最大電流、トランジスタＱ５７のオン抵抗、各素子のレイアウト等により最適的に設定することが望ましい。
【００６７】
（実施の形態３）
図１０は、実施の形態３における画像表示装置１０の画素回路の回路図であり、３つの個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）とそれらの共用回路６０について示している。個別回路４２（ｉ、ｊ）の構成およびその動作は実施の形態２における個別回路４２（ｉ、ｊ）の構成およびその動作と同じであるため詳細な説明は省略する。
【００６８】
実施の形態３における共用回路６０は、図９に示した共用回路５０と同様に、第３スイッチであるトランジスタＱ５６のドレイン（またはソース）を節点Ｔｐ４０に接続し、トランジスタＱ５６のソース（またはドレイン）を電圧線３４に接続し、トランジスタＱ５６のゲートを制御信号線２６（ｉ）に接続している。また第４スイッチであるトランジスタＱ６７のソースを節点Ｔｐ４０に接続し、トランジスタＱ６７のドレインを電源線３１に接続し、トランジスタＱ６７のゲートを制御信号線６７（ｉ）に接続している。しかし実施の形態３における共用回路６０が実施の形態２における共用回路５０と異なる点は、第４スイッチとしてＰチャンネル薄膜トランジスタを用いている点である。
【００６９】
一般にＰチャンネル薄膜トランジスタは高い電圧に対してオン抵抗を小さくできる。そのためＮチャンネル薄膜トランジスタのかわりにＰチャンネル薄膜トランジスタを用いて第４スイッチを構成することで、第４スイッチの消費電力を抑制することができる。
【００７０】
（実施の形態４）
実施の形態４における画像表示装置１０の画素回路１２は、実施の形態２と同様に、電流発光素子のそれぞれに対して独立に設けられた個別回路と、複数の電流発光素子に対して共通に設けた共用回路とを有する。
【００７１】
図１１は、実施の形態３における画像表示装置１０の画素回路の回路図であり、行方向に配列されたｍ個の個別回路４２（ｉ、１）〜４２（ｉ、ｍ）とそれらの共用回路７０について示している。個別回路４２（ｉ、ｊ）の構成およびその動作は実施の形態２における個別回路４２（ｉ、ｊ）の構成およびその動作と同じであるため詳細な説明は省略する。
【００７２】
実施の形態４における画素回路は、行方向に配列されたｍ個の有機ＥＬ素子Ｄ２０からなる有機ＥＬ素子行のそれぞれに対して１つの共用回路７０が設けられている。そして１つの共用回路７０には、ドレイン接続線７１と、第３スイッチであるトランジスタＱ７６を１個と、第４スイッチであるトランジスタＱ７７を複数個とを有する。
【００７３】
ドレイン接続線７１には、行方向に配列されたｍ個の個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインが接続されている。
【００７４】
第３スイッチであるトランジスタＱ７６のドレイン（またはソース）はドレイン接続線７１に接続され、トランジスタＱ７６のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ７６のゲートは制御信号線２６（ｉ）に接続されている。そして制御信号ＣＮＴ２６をハイレベルにしてトランジスタＱ７６をオン状態とすることにより、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインに同時に初期化電圧Ｖｉｎｔを印加する。
【００７５】
第４スイッチであるトランジスタＱ７７それぞれのドレインは電源線３１に接続され、トランジスタＱ７７それぞれのソースはドレイン接続線７１に接続され、トランジスタＱ７７それぞれのゲートは制御信号線２７（ｉ）に接続されている。そして制御信号ＣＮＴ２７をハイレベルにしてトランジスタＱ７７それぞれをオン状態とすることにより、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインに同時に高圧側電圧Ｖｄｄを印加する。
【００７６】
このように本実施の形態における共用回路７０は、第３スイッチであるトランジスタＱ７６は行方向に配列されたｍ個の電流発光素子からなる電流発光素子行のそれぞれに対して共通に設け、第４スイッチであるトランジスタＱ７７は電流発光素子行の中の複数の電流発光素子に対して共通に設けている。
【００７７】
初期化期間においては、トランジスタＱ７６をオン状態として、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインに同時に初期化電圧Ｖｉｎｔを印加する。このときトランジスタＱ７６に流れる電流は個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの第２コンデンサを充電する電流であり僅かである。そのため１つのトランジスタＱ７６をｍ個の個別回路４２（ｉ、１）〜４２（ｉ、ｍ）で共用することができる。
【００７８】
しかし発光期間においては、トランジスタＱ７７をオン状態として、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの有機ＥＬ素子Ｄ２０に電流を流す。このとき流れる電流の総和は大きな値となる。そのため図１１に示したように、ドレイン接続線７１に沿って複数のトランジスタＱ７７を配置している。１つのトランジスタＱ７７を共用する個別回路４２（ｉ、ｊ）の数は、有機ＥＬ素子Ｄ２０に流す最大電流、トランジスタＱ７７のオン抵抗、各素子のレイアウト等により設定するが、本実施の形態においては３つの個別回路４２（ｉ、ｊ）に対して１つのトランジスタＱ７７を共用する構成としている。
【００７９】
なお、実施の形態１〜４において示した電圧値等の各数値、および実施の形態２〜４において示した共用トランジスタを共用する個別回路の数等はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
【産業上の利用可能性】
【００８０】
本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置として有用である。
【符号の説明】
【００８１】
１０    画像表示装置
１２    画素回路
１４    ソースドライバ回路
１６    ゲートドライバ回路
１８    電源回路
３１，３２    電源線
３３，３４    電圧線
４２    個別回路
５０，６０，７０    共用回路
７１    ドレイン接続線
Ｄ２０    有機ＥＬ素子
Ｑ２０    駆動トランジスタ
Ｃ２１    第１コンデンサ
Ｃ２２    第２コンデンサ
Ｑ２１    トランジスタ（第１スイッチ）
Ｑ２２    トランジスタ（第２スイッチ）
Ｑ２６，Ｑ５６，Ｑ７６    トランジスタ（第３スイッチ）
Ｑ２７，Ｑ５７，Ｑ７７    トランジスタ（第４スイッチ）
Ｑ２５    トランジスタ（第５スイッチ）
Ｖｄｄ    高圧側電圧
Ｖｓｓ    低圧側電圧
Ｖｒｅｆ    基準電圧
Ｖｉｎｔ    初期化電圧
【図１】
2013021622.tif 000003
【図２】
2013021622.tif 000004
【図３Ａ】
2013021622.tif 000005
【図３Ｂ】
2013021622.tif 000006
【図４】
2013021622.tif 000007
【図５】
2013021622.tif 000008
【図６】
2013021622.tif 000009
【図７】
2013021622.tif 000010
【図８】
2013021622.tif 000011
【図９】
2013021622.tif 000012
【図１０】
2013021622.tif 000013
【図１１】
2013021622.tif 000014
【手続補正書】
【提出日】平成25年7月31日(2013.7.31)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として開発が進められている。
【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。有機ＥＬ素子を駆動する方式としては、単純マトリックス方式とアクティブマトリックス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、画素回路毎に駆動トランジスタを備えたアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。
【０００４】
駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度が小さく閾値電圧の経時変化が大きいという弱点があるものの、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、薄膜トランジスタの弱点である閾値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。
【０００５】
閾値電圧の補正は、概ね以下のように実行する。駆動トランジスタのゲート・ソース間に閾値電圧を超える電圧を印加して駆動トランジスタに電流を流しながら、駆動トランジスタのゲート・ソース間に接続されたコンデンサを放電させる。するとコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなった時点で駆動トランジスタの電流が停止する。このコンデンサの端子間電圧を画像信号に重畳することにより、駆動トランジスタの閾値電圧に依存することなく画像を表示することができる。
【０００６】
ここで、コンデンサの端子間電圧が閾値電圧に比較して十分に高ければ駆動トランジスタに流れる電流も多く、コンデンサの放電も速やかに進むが、コンデンサの端子間電圧が閾値電圧に近づくにつれて駆動トランジスタに流れる電流が少なくなり、コンデンサの放電の速度が遅くなる。そのためコンデンサの端子間電圧が駆動トランジスタの閾値電圧に等しくなるまでに要する時間は非常に長くなる。実用的には、例えば１０〜１００μｓｅｃを要する。
【０００７】
しかしながら特許文献１、２に記載した画素回路およびその駆動方法では、画像信号を供給するデータ線を使用して閾値電圧の補正動作も行うため、書込み動作に使える時間が短くなり、画素数の多い大画面の画像表示装置や高精細度の画像表示装置を実現することが難しかった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１６９１４５号公報
【発明の概要】
【０００９】
本発明は、電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示装置である。画素回路は、駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、第１コンデンサの他方の端子と駆動トランジスタのソースとの間に接続された第２コンデンサと、第１コンデンサと第２コンデンサとの節点に基準電圧を印加する第１スイッチと、駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、駆動トランジスタのドレインに初期化電圧を供給する第３スイッチと、駆動トランジスタのドレインに電流発光素子を発光させる電流を供給する第４スイッチと、前記駆動トランジスタのゲートに前記基準電圧を印加する第５スイッチとを設けている。
【００１０】
この構成により、高速で書込み動作を行うことができ、かつ駆動トランジスタの閾値電圧の補正が可能な画像表示装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１における画像表示装置の構成を示す模式図である。
【図２】同画像表示装置の画素回路の回路図である。
【図３Ａ】同画像表示装置の動作を示すタイミングチャートである。
【図３Ｂ】同画像表示装置の動作を示すタイミングチャートである。
【図４】同画像表示装置の画素回路の動作を示すタイミングチャートである。
【図５】同画素回路の初期化期間における動作を説明するための図である。
【図６】同画素回路の閾値検出期間における動作を説明するための図である。
【図７】同画素回路の書込期間における動作を説明するための図である。
【図８】同画素回路の発光期間における動作を説明するための図である。
【図９】本発明の実施の形態２における画像表示装置の画素回路の回路図である。
【図１０】本発明の実施の形態３における画像表示装置の画素回路の回路図である。
【図１１】本発明の実施の形態４における画像表示装置の画素回路の回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施の形態における画像表示装置について、図面を用いて説明する。ここでは画像表示装置として、駆動トランジスタを用いて電流発光素子の一つである有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明する。ただし、本発明は有機ＥＬ表示装置に限定されるものではない。本発明は、電流量によって輝度を制御する電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列したアクティブマトリックス型の画像表示装置全般に適用可能である。
【００１３】
（実施の形態１）
図１は、実施の形態１における画像表示装置１０の構成を示す模式図である。本実施の形態における画像表示装置１０は、ｎ行ｍ列のマトリクス状に複数配列された多数の画素回路１２（ｉ、ｊ）（ただし、１≦ｉ≦ｎ、１≦ｊ≦ｍである）と、ソースドライバ回路１４と、ゲートドライバ回路１６と、電源回路１８とを備えている。
【００１４】
ソースドライバ回路１４は、図１において列方向に配列された画素回路１２（１、ｊ）〜１２（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）にそれぞれ独立に画像信号電圧Ｖｓｇ（ｊ）を供給する。また、ゲートドライバ回路１６は、図１において行方向に配列された画素回路１２（ｉ、１）〜１２（ｉ、ｍ）に共通に接続された制御信号線２１（ｉ）、２２（ｉ）、２５（ｉ）、２６（ｉ）、２７（ｉ）にそれぞれ制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２２（ｉ）、ＣＮＴ２５（ｉ）、ＣＮＴ２６（ｉ）、ＣＮＴ２７（ｉ）を供給する。本実施の形態においては、１つの画素回路１２（ｉ、ｊ）に５種類の制御信号を供給しているが、制御信号の数はこれに限定するものではなく、必要に応じた数の制御信号を供給すればよい。
【００１５】
電源回路１８は、全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。
【００１６】
図２は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の回路図である。本実施の形態における画素回路１２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７とを備えている。
【００１７】
駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を保持する。トランジスタＱ２１は第１コンデンサＣ２１および第２コンデンサＣ２２の一端に基準電圧Ｖｒｅｆを印加するためのスイッチである。トランジスタＱ２２は画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むためのスイッチである。トランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加するためのスイッチである。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２６は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを印加するためのスイッチであり、トランジスタＱ２７は駆動トランジスタＱ２０のドレインに高圧側電圧Ｖｄｄを供給するためのスイッチである。
【００１８】
なお、駆動トランジスタＱ２０およびトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７は全てＮチャンネル薄膜トランジスタであり、エンハンスメント型トランジスタであるとして説明する。ただし、本発明はこれに限定されるものではない。
【００１９】
本実施の形態における画素回路１２（ｉ、ｊ）は、電源線３１と電源線３２との間にトランジスタＱ２７と駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが直列に接続されている。すなわち、トランジスタＱ２７のドレインは電源線３１に接続され、トランジスタＱ２７のソースは駆動トランジスタＱ２０のドレインに接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００２０】
駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に第２コンデンサＣ２２が接続されている。以下では駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。
【００２１】
第１スイッチであるトランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。こうしてトランジスタＱ２１は節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する。
【００２２】
第２スイッチであるトランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）は画像信号電圧Ｖｓｇを供給するデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。こうしてトランジスタＱ２２は駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する。
【００２３】
第５スイッチであるトランジスタＱ２５のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２５のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２５のゲートは制御信号線２５（ｉ）に接続されている。
【００２４】
第３スイッチであるトランジスタＱ２６のドレイン（またはソース）は駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２６のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２６のゲートは制御信号線２６（ｉ）に接続されている。こうしてトランジスタＱ２６は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する。
【００２５】
第４スイッチであるトランジスタＱ２７のドレインは電源線３１に接続され、トランジスタＱ２７のソースは駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２７のゲートは制御信号線２７（ｉ）に接続されている。こうしてトランジスタＱ２７は駆動トランジスタＱ２０のドレインに電流発光素子Ｄ２０を発光させる電流を供給する。
【００２６】
ここで制御信号線２１（ｉ）、２２（ｉ）、２５（ｉ）、２６（ｉ）、２７（ｉ）には制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２２（ｉ）、ＣＮＴ２５（ｉ）、ＣＮＴ２６（ｉ）、ＣＮＴ２７（ｉ）が供給されている。
【００２７】
このように本実施の形態における画素回路１２（ｉ、ｊ）は、駆動トランジスタＱ２０のゲートに一方の端子が接続された第１コンデンサＣ２１と、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に接続された第２コンデンサＣ２２と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する第１スイッチであるトランジスタＱ２１と、駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する第２スイッチであるトランジスタＱ２２と、駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する第５スイッチであるトランジスタＱ２５と、駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する第３スイッチであるトランジスタＱ２６と、駆動トランジスタＱ２０のドレインに電流発光素子Ｄ２０を発光させる電流を供給する第４スイッチであるトランジスタＱ２７とを備えている。
【００２８】
なお本実施の形態においては、有機ＥＬ素子Ｄ２０に電流が流れ始めるときのアノード・カソード間電圧Ｖｌｅｄ（以下、単に「電圧Ｖｌｅｄ」と略記する）を１（Ｖ）、有機ＥＬ素子Ｄ２０に電流が流れないときのアノード・カソード間容量を１（ｐＦ）程度と仮定する。また駆動トランジスタＱ２０の閾値電圧Ｖｔｈを１．５（Ｖ）程度、第１コンデンサＣ２１および第２コンデンサＣ２２の静電容量を０．５（ｐＦ）と仮定する。駆動電圧については、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）である。また基準電圧Ｖｒｅｆおよび初期化電圧Ｖｉｎｔについては、詳細は後述するが、以下の２つの条件を満たすように設定されている。
【００２９】
（条件１）Ｖｒｅｆ−Ｖｉｎｔ＞Ｖｔｈ
（条件２）Ｖｒｅｆ＜Ｖｓｓ＋Ｖｌｅｄ＋Ｖｔｈ
本実施の形態においては、基準電圧Ｖｒｅｆ＝１（Ｖ）、初期化電圧Ｖｉｎｔ＝−１（Ｖ）である。しかしこれらの数値は表示装置の仕様や各素子の特性に応じて変動し、駆動電圧は表示装置の仕様や各素子の特性に応じて上記の条件を満たす範囲で最適に設定することが望ましい。
【００３０】
次に、本実施の形態における画素回路１２（ｉ、ｊ）の動作について説明する。図３Ａ、図３Ｂは、実施の形態１における画像表示装置１０の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和が印加され、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。
【００３１】
これらの４つの期間は、図１において行方向に配列されたｍ個の画素回路１２（ｉ、１）〜１２（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。
【００３２】
図４は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。また図４には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１２（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。
【００３３】
（初期化期間Ｔ１）
図５は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の初期化期間Ｔ１における動作を説明するための図である。なお図５には、図２のトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７をそれぞれスイッチの記号で示した。また電流の流れない経路については点線で示した。
【００３４】
時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）、ＣＮＴ２７（ｉ）をローレベルにしてトランジスタＱ２２、Ｑ２７をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２５（ｉ）、ＣＮＴ２６（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２５、Ｑ２６をオン状態とする。するとトランジスタＱ２５を介して節点Ｔｐ１に基準電圧Ｖｒｅｆが印加され、トランジスタＱ２１を介して節点Ｔｐ２にも基準電圧Ｖｒｅｆが印加される。
【００３５】
またトランジスタＱ２６を介して駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔが印加される。ここで、初期化電圧Ｖｉｎｔは、条件１に示したように、基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりも十分低く設定されている。すなわち、Ｖｉｎｔ＜Ｖｒｅｆ−Ｖｔｈである。そのため駆動トランジスタＱ２０のソース電圧、すなわち節点Ｔｐ３の電圧もほぼ初期化電圧Ｖｉｎｔに等しくなる。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（Ｖｒｅｆ−Ｖｉｎｔ）に充電される。
【００３６】
さらに初期化電圧Ｖｉｎｔは、条件１および条件２から求められるように、低圧側電圧Ｖｓｓと電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、Ｖｉｎｔ＜Ｖｓｓ＋Ｖｌｅｄである。これにより、有機ＥＬ素子Ｄ２０に電流は流れず、有機ＥＬ素子Ｄ２０が発光することはない。
【００３７】
なお本実施の形態において、初期化期間Ｔ１は１μｓｅｃに設定している。
【００３８】
（閾値検出期間Ｔ２）
図６は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の閾値検出期間Ｔ２における動作を説明するための図である。
【００３９】
時刻ｔ２において制御信号ＣＮＴ２６（ｉ）をローレベルにしてトランジスタＱ２６をオフ状態とし、制御信号ＣＮＴ２７（ｉ）をハイレベルにしてトランジスタＱ２７をオン状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には閾値電圧Ｖｔｈよりも高い第２コンデンサＣ２２の端子間電圧（Ｖｒｅｆ−Ｖｉｎｔ）が印加されているために駆動トランジスタＱ２０に電流が流れる。しかし有機ＥＬ素子Ｄ２０のアノードの電圧は基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりもさらに低く、条件２に示したように、Ｖｒｅｆ−Ｖｔｈ＜Ｖｓｓ＋Ｖｌｅｄであるので、有機ＥＬ素子Ｄ２０には電流は流れない。そして駆動トランジスタＱ２０に流れる電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には電流が減少しつつも流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。
【００４０】
ここで駆動トランジスタＱ２０はゲート・ソース間電圧で制御される電流源として動作するので、第２コンデンサＣ２２の端子間電圧が低下するにともない駆動トランジスタＱ２０に流れる電流も減少する。そのため第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要する。加えて有機ＥＬ素子Ｄ２０の大きな静電容量が第２コンデンサＣ２２の静電容量に加算されることも長い時間を要する要因となっている。実用的にはトランジスタをスイッチング動作させてコンデンサを充放電させる場合と比較して１０〜１００倍の時間を要する。そのため本実施の形態においては閾値検出期間Ｔ２を１０μｓｅｃに設定している。
【００４１】
（書込期間Ｔ３）
図７は、実施の形態１における画像表示装置１０の画素回路１２（ｉ、ｊ）の書込期間Ｔ３における動作を説明するための図である。
【００４２】
時刻ｔ３において制御信号ＣＮＴ２５（ｉ）をローレベルにしてトランジスタＱ２５をオフ状態とし、制御信号ＣＮＴ２７（ｉ）をローレベルにしてトランジスタＱ２７をオフ状態とする。その後、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（Ｖｓｇ−Ｖｒｅｆ）に充電される。以下では、この電圧（Ｖｓｇ−Ｖｒｅｆ）を画像信号電圧Ｖｓｇ’と記載する。
【００４３】
このとき駆動トランジスタＱ２０には電流が流れないので、第２コンデンサＣ２２の端子間電圧は変化しない。
【００４４】
なお本実施の形態において、書込期間Ｔ３は１μｓｅｃに設定している。
【００４５】
（発光期間Ｔ４）
図８は、実施の形態における画像表示装置１０の画素回路１２（ｉ、ｊ）の発光期間Ｔ４における動作を説明するための図である。
【００４６】
時刻ｔ４において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。そして制御信号ＣＮＴ２７（ｉ）をハイレベルにしてトランジスタＱ２７をオン状態とする。すると、駆動トランジスタＱ２０のゲート・ソース間には電圧（Ｖｓｇ’＋Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。
【００４７】
このときの電流Ｉは、Ｉ＝Ｋ・（ＶＧＳ−Ｖｔｈ）＝Ｋ・Ｖｓｇ’（ただしＶＧＳはゲート・ソース間電圧、Ｋは定数である。）となり、閾値電圧Ｖｔｈを含まない。
【００４８】
このように、有機ＥＬ素子Ｄ２０に流れる電流には閾値電圧Ｖｔｈの影響が含まれない。従って有機ＥＬ素子Ｄ２０に流れる電流は、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきの影響を受けることがない。また閾値電圧Ｖｔｈが経時変化等により変動した場合であっても、画像信号に対応した輝度で有機ＥＬ素子Ｄ２０を発光させることができる。
【００４９】
なお、書込期間Ｔ３以降の任意のタイミングで任意の長さの非発光期間を設定してもよい。非発光期間を設定するには制御信号ＣＮＴ２７（ｉ）をローレベルにしてトランジスタＱ２７をオフ状態とする。すると駆動トランジスタＱ２０に電流が流れないので有機ＥＬ素子Ｄ２０の発光も停止する。非発光期間中は第１コンデンサＣ２１および第２コンデンサＣ２２の放電径路も遮断されるため、第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧はともに保持される。そして制御信号ＣＮＴ２７（ｉ）をハイレベルにしてトランジスタＱ２７をオン状態とすることにより再び発光期間Ｔ４に戻すことができる。
【００５０】
また閾値検出期間Ｔ２において、トランジスタＱ２５をオン状態とすることが望ましいが、第１コンデンサＣ２１のリーク電流を無視できればトランジスタＱ２５をオフ状態としてもよい。この場合には制御信号ＣＮＴ２５（ｉ）と制御信号ＣＮＴ２６（ｉ）とを共用することができる。
【００５１】
また本実施の形態においては、画素回路１２（ｉ、ｊ）のそれぞれに独立にトランジスタＱ２１、Ｑ２２、Ｑ２５、Ｑ２６、Ｑ２７を設けた構成について説明した。しかし本実施の形態における画素回路１２（ｉ、ｊ）の回路構成によれば、複数の画素回路１２（ｉ、ｊ）で第３スイッチであるトランジスタＱ２６、および第４スイッチであるトランジスタＱ２７を共用することができる。以下に、第３スイッチおよび第４スイッチを共用した画素回路について詳細に説明する。
【００５２】
（実施の形態２）
実施の形態２における画像表示装置１０の構成は、図１に示した実施の形態１とほぼ同様である。実施の形態２が実施の形態１と異なる点は画素回路１２（ｉ、ｊ）の構成である。実施の形態２における画素回路は、電流発光素子である有機ＥＬ素子Ｄ２０のそれぞれに対して独立に設けられた個別回路と、複数の電流発光素子に対して共通に設けられた共用回路とを有する。
【００５３】
図９は、実施の形態２における画像表示装置１０の画素回路の回路図であり、３つの個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）とそれらの共用回路５０について示している。実施の形態２における個別回路４２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、第１スイッチであるトランジスタＱ２１と、第２スイッチであるトランジスタＱ２２と、第５スイッチであるトランジスタＱ２５とを備えている。
【００５４】
具体的には、駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートに第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に第２コンデンサＣ２２が接続されている。
【００５５】
トランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。
【００５６】
トランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）はデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。
【００５７】
トランジスタＱ２５のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２５のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２５のゲートは制御信号線２５（ｉ）に接続されている。
【００５８】
また駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００５９】
実施の形態２における共用回路５０は、第３スイッチであるトランジスタＱ５６と、第４スイッチであるトランジスタＱ５７とを有する。そしてこの２つのトランジスタＱ５６、Ｑ５７を、３つの個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）で共用する構成となっている。
【００６０】
すなわち、個別回路４２（ｉ、ｊ−１）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ＋１）の駆動トランジスタＱ２０のドレインとが接続されている。そしてその接続点である節点Ｔｐ４０には共用回路５０のトランジスタＱ５６のドレイン（またはソース）が接続され、トランジスタＱ５６のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ５６のゲートは制御信号線２６（ｉ）に接続されている。従って制御信号ＣＮＴ２６をハイレベルにしてトランジスタＱ５６をオン状態とすることにより、個別回路４２（ｉ、ｊ−１）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ＋１）の駆動トランジスタＱ２０のドレインとに同時に初期化電圧Ｖｉｎｔを印加することができる。
【００６１】
また節点Ｔｐ４０には共用回路５０のトランジスタＱ５７のソースが接続され、トランジスタＱ５７のドレインは電源線３１に接続され、トランジスタＱ５７のゲートは制御信号線２７（ｉ）に接続されている。従って制御信号ＣＮＴ２７をハイレベルにしてトランジスタＱ５７をオン状態とすることにより、個別回路４２（ｉ、ｊ−１）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ）の駆動トランジスタＱ２０のドレインと、個別回路４２（ｉ、ｊ＋１）の駆動トランジスタＱ２０のドレインとに同時に高圧側電圧Ｖｄｄを印加することができる。
【００６２】
このように本実施の形態における画素回路は、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、第１スイッチであるトランジスタＱ２１と、第２スイッチであるトランジスタＱ２２と、第５スイッチであるトランジスタＱ２５とは、電流発光素子Ｄ２０のそれぞれに対して個別回路４２毎に独立に設け、第３スイッチであるトランジスタＱ５６と、第４スイッチであるトランジスタＱ５７とは、複数の電流発光素子Ｄ２０に対して共通に設けた構成である。
【００６３】
本実施の形態２における個別回路４２（ｉ、ｊ）および共用回路５０の動作は、実施の形態に１において、トランジスタＱ２６をトランジスタＱ５６に、トランジスタＱ２７をトランジスタＱ５７にそれぞれ置き換えた動作と同様である。すなわち、１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの個別回路４２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和が印加され、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。
【００６４】
これらの４つの期間は、少なくとも図９において共用回路５０を共用する個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）では共通するタイミングに設定されている。
【００６５】
このように複数の個別回路４２（ｉ、ｊ）で第３スイッチおよび第４スイッチを共用することで、１つの画素回路あたりのトランジスタ数を減らすことができ、１画素あたりの占有面積を狭くできる。そのため高精細度の画像表示装置を実現することができる。あるいは１画素あたりの有機ＥＬ素子Ｄ２０の占有面積比率を高くできるので高輝度の画像表示装置を実現することができる。
【００６６】
なお、１つの共用回路５０を共用する個別回路４２（ｉ、ｊ）の数は、有機ＥＬ素子Ｄ２０に流す最大電流、トランジスタＱ５７のオン抵抗、各素子のレイアウト等により最適的に設定することが望ましい。
【００６７】
（実施の形態３）
図１０は、実施の形態３における画像表示装置１０の画素回路の回路図であり、３つの個別回路４２（ｉ、ｊ−１）、４２（ｉ、ｊ）、４２（ｉ、ｊ＋１）とそれらの共用回路６０について示している。個別回路４２（ｉ、ｊ）の構成およびその動作は実施の形態２における個別回路４２（ｉ、ｊ）の構成およびその動作と同じであるため詳細な説明は省略する。
【００６８】
実施の形態３における共用回路６０は、図９に示した共用回路５０と同様に、第３スイッチであるトランジスタＱ５６のドレイン（またはソース）を節点Ｔｐ４０に接続し、トランジスタＱ５６のソース（またはドレイン）を電圧線３４に接続し、トランジスタＱ５６のゲートを制御信号線２６（ｉ）に接続している。また第４スイッチであるトランジスタＱ６７のソースを節点Ｔｐ４０に接続し、トランジスタＱ６７のドレインを電源線３１に接続し、トランジスタＱ６７のゲートを制御信号線６７（ｉ）に接続している。しかし実施の形態３における共用回路６０が実施の形態２における共用回路５０と異なる点は、第４スイッチとしてＰチャンネル薄膜トランジスタを用いている点である。
【００６９】
一般にＰチャンネル薄膜トランジスタは高い電圧に対してオン抵抗を小さくできる。そのためＮチャンネル薄膜トランジスタのかわりにＰチャンネル薄膜トランジスタを用いて第４スイッチを構成することで、第４スイッチの消費電力を抑制することができる。
【００７０】
（実施の形態４）
実施の形態４における画像表示装置１０の画素回路１２は、実施の形態２と同様に、電流発光素子のそれぞれに対して独立に設けられた個別回路と、複数の電流発光素子に対して共通に設けた共用回路とを有する。
【００７１】
図１１は、実施の形態３における画像表示装置１０の画素回路の回路図であり、行方向に配列されたｍ個の個別回路４２（ｉ、１）〜４２（ｉ、ｍ）とそれらの共用回路７０について示している。個別回路４２（ｉ、ｊ）の構成およびその動作は実施の形態２における個別回路４２（ｉ、ｊ）の構成およびその動作と同じであるため詳細な説明は省略する。
【００７２】
実施の形態４における画素回路は、行方向に配列されたｍ個の有機ＥＬ素子Ｄ２０からなる有機ＥＬ素子行のそれぞれに対して１つの共用回路７０が設けられている。そして１つの共用回路７０には、ドレイン接続線７１と、第３スイッチであるトランジスタＱ７６を１個と、第４スイッチであるトランジスタＱ７７を複数個とを有する。
【００７３】
ドレイン接続線７１には、行方向に配列されたｍ個の個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインが接続されている。
【００７４】
第３スイッチであるトランジスタＱ７６のドレイン（またはソース）はドレイン接続線７１に接続され、トランジスタＱ７６のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ７６のゲートは制御信号線２６（ｉ）に接続されている。そして制御信号ＣＮＴ２６をハイレベルにしてトランジスタＱ７６をオン状態とすることにより、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインに同時に初期化電圧Ｖｉｎｔを印加する。
【００７５】
第４スイッチであるトランジスタＱ７７それぞれのドレインは電源線３１に接続され、トランジスタＱ７７それぞれのソースはドレイン接続線７１に接続され、トランジスタＱ７７それぞれのゲートは制御信号線２７（ｉ）に接続されている。そして制御信号ＣＮＴ２７をハイレベルにしてトランジスタＱ７７それぞれをオン状態とすることにより、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインに同時に高圧側電圧Ｖｄｄを印加する。
【００７６】
このように本実施の形態における共用回路７０は、第３スイッチであるトランジスタＱ７６は行方向に配列されたｍ個の電流発光素子からなる電流発光素子行のそれぞれに対して共通に設け、第４スイッチであるトランジスタＱ７７は電流発光素子行の中の複数の電流発光素子に対して共通に設けている。
【００７７】
初期化期間においては、トランジスタＱ７６をオン状態として、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの駆動トランジスタＱ２０のドレインに同時に初期化電圧Ｖｉｎｔを印加する。このときトランジスタＱ７６に流れる電流は個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの第２コンデンサを充電する電流であり僅かである。そのため１つのトランジスタＱ７６をｍ個の個別回路４２（ｉ、１）〜４２（ｉ、ｍ）で共用することができる。
【００７８】
しかし発光期間においては、トランジスタＱ７７をオン状態として、個別回路４２（ｉ、１）〜４２（ｉ、ｍ）それぞれの有機ＥＬ素子Ｄ２０に電流を流す。このとき流れる電流の総和は大きな値となる。そのため図１１に示したように、ドレイン接続線７１に沿って複数のトランジスタＱ７７を配置している。１つのトランジスタＱ７７を共用する個別回路４２（ｉ、ｊ）の数は、有機ＥＬ素子Ｄ２０に流す最大電流、トランジスタＱ７７のオン抵抗、各素子のレイアウト等により設定するが、本実施の形態においては３つの個別回路４２（ｉ、ｊ）に対して１つのトランジスタＱ７７を共用する構成としている。
【００７９】
なお、実施の形態１〜４において示した電圧値等の各数値、および実施の形態２〜４において示した共用トランジスタを共用する個別回路の数等はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
【産業上の利用可能性】
【００８０】
本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置として有用である。
【符号の説明】
【００８１】
１０  画像表示装置
１２  画素回路
１４  ソースドライバ回路
１６  ゲートドライバ回路
１８  電源回路
３１，３２  電源線
３３，３４  電圧線
４２  個別回路
５０，６０，７０  共用回路
７１  ドレイン接続線
Ｄ２０  有機ＥＬ素子
Ｑ２０  駆動トランジスタ
Ｃ２１  第１コンデンサ
Ｃ２２  第２コンデンサ
Ｑ２１  トランジスタ（第１スイッチ）
Ｑ２２  トランジスタ（第２スイッチ）
Ｑ２６，Ｑ５６，Ｑ７６  トランジスタ（第３スイッチ）
Ｑ２７，Ｑ５７，Ｑ７７  トランジスタ（第４スイッチ）
Ｑ２５  トランジスタ（第５スイッチ）
Ｖｄｄ  高圧側電圧
Ｖｓｓ  低圧側電圧
Ｖｒｅｆ  基準電圧
Ｖｉｎｔ  初期化電圧
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流発光素子と、前記電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示装置であって、
前記画素回路は、
前記駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、
前記第１コンデンサの他方の端子と前記駆動トランジスタのソースとの間に接続された第２コンデンサと、
前記第１コンデンサと前記第２コンデンサとの節点に基準電圧を印加する第１スイッチと、
前記駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、
前記駆動トランジスタのドレインに初期化電圧を供給する第３スイッチと、
前記駆動トランジスタのドレインに前記電流発光素子を発光させる電流を供給する第４スイッチと、
前記駆動トランジスタのゲートに前記基準電圧を印加する第５スイッチと、
を設けた画像表示装置。
【請求項２】
前記駆動トランジスタと前記第１コンデンサと前記第２コンデンサと前記第１スイッチと前記第２スイッチと前記第５スイッチとは、前記電流発光素子のそれぞれに対して独立に設け、
前記第３スイッチと前記第４スイッチとは、複数の電流発光素子に対して共通に設けた請求項１に記載の画像表示装置。
【請求項３】
前記駆動トランジスタと前記第１コンデンサと前記第２コンデンサと前記第１スイッチと前記第２スイッチと前記第５スイッチとは、前記電流発光素子のそれぞれに対して独立に設け、
前記第３スイッチは行方向に配列された電流発光素子からなる電流発光素子行のそれぞれに対して共通に設け、
前記第４スイッチは前記電流発光素子行の中の複数の電流発光素子に対して共通に設けた請求項１に記載の画像表示装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2013021622.tif 000015
【図２】
2013021622.tif 000016
【図３Ａ】
2013021622.tif 000017
【図３Ｂ】
2013021622.tif 000018
【図４】
2013021622.tif 000019
【図５】
2013021622.tif 000020
【図６】
2013021622.tif 000021
【図７】
2013021622.tif 000022
【図８】
2013021622.tif 000023
【図９】
2013021622.tif 000024
【図１０】
2013021622.tif 000025
【図１１】
2013021622.tif 000026
【国際調査報告】
2013021622.tif 000027
2013021622.tif 000028
2013021622.tif 000029
2013021622.tif 000030