(57)【要約】  半導体装置は、半導体基板（２０）の上に形成された第１の絶縁膜（１）と、第１の絶縁膜（１）の上に形成された第１の配線（２）と、第１の絶縁膜（１）の上に第１の配線（２）を覆うように形成された第２の絶縁膜（３）と、第２の絶縁膜（３）の上に形成された第２の配線（３０）とを有している。第２の配線（３０）は、第２の絶縁膜（３）の上に形成されたバリア層（４）と、バリア層（４）の上に形成されためっき層（６）とを含む。バリア層（４）は、めっき層（６）の構成原子の第２の絶縁膜（３）への拡散を防止し、且つ、バリア層（４）の幅は、めっき層（６）の幅よりも大きい。
2012176392.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第１の配線と、
前記第１の絶縁膜の上に前記第１の配線を覆うように形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された第２の配線とを備え、
前記第２の配線は、前記第２の絶縁膜の上に形成された第１のバリア層と、該第１のバリア層の上に形成された第１の導電層とを含み、
前記第１のバリア層は、前記第１の導電層の構成原子の前記第２の絶縁膜への拡散を防止し、
前記第１のバリア層の幅は、前記第１の導電層の幅よりも大きい半導体装置。
【請求項２】
請求項１において、
前記第２の配線は、前記第１のバリア層と前記第１の導電層との間に形成されたシード層を含む半導体装置。
【請求項３】
請求項１又は２において、
前記第２の配線の上面又は側面に形成された保護膜をさらに備えている半導体装置。
【請求項４】
請求項３において、
前記保護膜は、前記第２の配線の側面と接するように形成されており、
前記保護膜は、前記第１のバリア層の側面には形成されていない半導体装置。
【請求項５】
請求項１〜４のいずれか１項において、
前記第２の配線は、前記第１の導電層の上に形成された、少なくとも１層からなる第２の導電層を含む半導体装置。
【請求項６】
請求項５において、
前記第２の配線の側面に形成された保護膜をさらに備え、
前記第２の配線において、前記第１のバリア層の幅は、前記第２の導電層の幅よりも大きく、前記第２の導電層の幅は、前記第１の導電層の幅よりも大きい半導体装置。
【請求項７】
請求項１〜６のいずれか１項において、
前記第２の配線における前記第１の導電層は、銅を含む材料からなる半導体装置。
【請求項８】
請求項５において、
前記第２の配線における前記第２の導電層の幅は、前記第１のバリア層の幅よりも大きい半導体装置。
【請求項９】
請求項３において、
前記保護膜は、前記第１のバリア層の側面を覆うように形成されている半導体装置。
【請求項１０】
請求項１において、
前記第２の配線は、前記第１のバリア層の下に形成された第２のバリア層を含む半導体装置。
【請求項１１】
半導体基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に第１の配線を選択的に形成する工程と、
前記第１の絶縁膜の上に前記第１の配線を覆うように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に第２の配線を形成する工程とを備え、
前記第２の配線を形成する工程は、
前記第２の絶縁膜の上にバリア層と、該バリア層の上に導電層とを形成する工程を含み、
前記バリア層は、前記導電層の構成原子の前記第２の絶縁膜への拡散を防止し、
前記バリア層の幅を前記導電層の幅よりも大きく形成する半導体装置の製造方法。
【請求項１２】
請求項１１において、
前記第２の配線を形成する工程は、
前記バリア層の上に前記導電層を選択的に形成する第１工程と、
選択的に形成された前記導電層をマスクとして、前記バリア層をパターニングする第２工程と、
前記第２工程よりも後に、前記導電層の両側部をエッチングする第３工程とを含む半導体装置の製造方法。
【請求項１３】
請求項１２において、
前記第１工程及び前記第２工程には、ウエットエッチングを用いる半導体装置の製造方法。
【請求項１４】
請求項１１において、
前記第２の配線を形成する工程は、
前記バリア層の上に前記導電層を選択的に形成する第１工程と、
選択的に形成された前記導電層の両側面上に保護膜を選択的に形成する第２工程と、
前記保護膜が形成された前記導電層をマスクとして、前記バリア層をパターニングする第３工程とを含む半導体装置の製造方法。
【請求項１５】
請求項１１〜１４のいずれか１項において、
前記第２の配線を構成する前記導電層は、銅を含む材料からなる半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に半導体チップ上に形成される再配線層を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体基板又は半導体装置等に膜厚が比較的に厚い配線を形成する方法として、セミアディティブ法がある。例えば、下記の特許文献１には、セミアディティブ法によって、絶縁性基板上への配線形成方法が記載されている。【０００３】
図２０に特許文献１に記載された配線形成方法の概略を示す。ここでの配線パターンは、例えば、膜厚が１０μｍ以上で且つラインアンドスペースが１０μｍ以下の場合が想定される。【０００４】
まず、図２０（ａ）に示すように、絶縁性の樹脂からなる基板５１の表面に、無電解銅めっき層５２を形成する。続いて、無電解銅めっき層５２の表面に、配線パターンを形成する領域を露出するレジストパターン５７ａを形成する。【０００５】
次に、図２０（ｂ）に示すように、無電解銅めっき層５２におけるレジストパターン５７ａから露出する領域の上に、銅とは異なる金属からなるエッチングバリアめっき層５４を形成する。続いて、エッチングバリアめっき層５４の表面に、配線パターン５９を構成する電界銅めっき層５３を形成する。【０００６】
次に、図２０（ｃ）に示すように、レジストパターン５７ａを除去した後、図２０（ｄ）に示すように、基板５１の表面から露出する無電解銅めっき層５２をエッチングにより除去する。【０００７】
このように、従来の配線パターン５９を樹脂からなる基板５１の上に形成する配線形成方法においては、基板５１の上に形成されたシード層である無電界銅めっき層５２を除去する際に、基板５１と無電界銅めっき層５２との間の密着性が良好でなく、無電界銅めっき層５２における電界銅めっき層５３の下側部分の両側部に凹部（サイドエッチ）が形成される。【０００８】
これにより、配線パターン５９における配線幅の微細化が困難であるという課題が生じることから、無電界銅めっき層５２の上に銅以外の金属からなるエッチングバリアめっき層５４を形成することにより、配線パターン５９と基板５１との密着性の改善を図っている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００６−２４９０２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従来例に係る配線形成方法を集積回路（半導体チップ）の再配線の形成方法として利用しようとした場合に、再配線（外部配線）と該再配線の下層に形成されている下層配線（内部配線）との間に強電界が印加されると、再配線と下層配線との間にリーク電流が誘発されることがある。これは、例えば再配線が銅を主成分とする場合に、再配線を構成する銅原子が再配線と下層配線とを絶縁する層間絶縁膜を拡散することに起因する。例えば、銅原子に対してバリア性を有するとされる窒化シリコン（ＳｉＮ）からなるバリア層を再配線の下部に設けたとしても、配線間に強電解が印加されれば、銅原子の拡散が起こり、リーク電流が生じる。【００１１】
本発明は、前記の問題を解決し、下層配線（例えば、集積回路内の薄膜からなる配線）と上層配線（例えば、厚膜からなる再配線）との間のリーク電流を防止できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するため、本発明は、半導体装置を、第１の配線（下層配線）と第２の配線（再配線）との間に設けるバリア層の幅を第２の配線の幅よりも大きくする構成とする。【００１３】
具体的に、本発明に係る半導体装置は、半導体基板の上に形成された第１の絶縁膜と、  第１の絶縁膜の上に形成された第１の配線と、第１の絶縁膜の上に第１の配線を覆うように形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第２の配線とを備え、第２の配線は、第２の絶縁膜の上に形成された第１のバリア層と、該第１のバリア層の上に形成された第１の導電層とを含み、第１のバリア層は、第１の導電層の構成原子の第２の絶縁膜への拡散を防止し、第１のバリア層の幅は、第１の導電層の幅よりも大きい。【００１４】
本発明の半導体装置によると、第１の導電層の構成原子の第２の絶縁膜への拡散を防止する第１のバリア層の幅は、第１の導電層の幅よりも大きい。このため、第１の導電層の構成原子が第１の配線へ拡散することを防止する効果が大きくなる。すなわち、第１のバリア層は、第１の導電層と第１の配線との間で且つ電界が印加される方向を確実に横切るように設けられるため、第１の導電層と第１の配線との短絡を防止することができる。【００１５】
本発明の半導体装置において、第２の配線は、第１のバリア層と第１の導電層との間に形成されたシード層を含んでいてもよい。【００１６】
このようにすると、第１の導電層の形成にめっき法を用いる場合に、低抵抗のシード層を設けることにより、電界めっきにより第１の導電層を効率良く形成することができる。【００１７】
本発明の半導体装置は、第２の配線の上面又は側面に形成された保護膜をさらに備えていてもよい。【００１８】
このようにすると、保護膜が絶縁膜である場合は、例えば異物による、隣接する第１の導電層同士の間のリークを防止することができる。また、保護膜が第１の導電層の構成材料に対するバリア膜であっても、同様に、隣接する第１の導電層同士の間の構成材料の拡散によるリークを防止できる。【００１９】
この場合に、保護膜は第２の配線の側面に形成されており、該保護膜は第１のバリア層の側面には形成されていなくてもよい。【００２０】
このようにすると、第１のバリア層の幅を第１の導電層の幅よりも確実に大きくすることができる。さらに、第１のバリア層及び第１の導電層を１回のパターンニング工程により形成できるため、製造工程を簡略化することができる。また、保護膜の膜厚によって第２の配線の幅が決定されるため、第２の配線同士の間隔を縮小するという観点からも有利である。さらに、第２の配線の側面上に保護膜を形成しているため、隣接する第２の配線同士の短絡を防止することもできる。【００２１】
本発明の半導体装置において、第２の配線は、第１のバリア層の下に形成された第２のバリア層を含んでいてもよい。【００２２】
このようにすると、第２のバリア層は、例えば第１の導電層をめっき成長させるために形成されたシード層を置き換えた構造であれば、該シード層を除去する際に、第２のバリア層はエッチングされず、元の形状を保つことができ、第１のバリア層と共に第２のバリア層も含め、第２の配線の構成材料のバリア層として有効な構造となる。【００２３】
本発明の半導体装置において、第２の配線は、第１の導電層の上に形成された、少なくとも１層からなる第２の導電層を含んでいてもよい。【００２４】
このように、第２の導電層として、第１の導電層の酸化防止及び第１の導電層の構成材料の拡散防止効果を有する材料を選択することにより、第１の導電層の外部への接続部（例えばワイヤボンド部）の安定性を確保することができる。一例として、第２の導電層は、ニッケル（Ｎｉ）と金（Ａｕ）との積層構造とすれば、ニッケルは第１の導電層の銅の拡散を防止し、金は酸化防止等の効果を有する。【００２５】
この場合に、第２の配線において、第２の導電層の幅は、第１のバリア層の幅よりも大きくてもよい。【００２６】
このようにすると、第１のバリア層、第１の導電層及び第２の導電層を１回のパターンニング工程により形成することができるため、製造工程を簡略化できる。【００２７】
また、この場合に、本発明の半導体装置は、第２の配線の側面に形成された保護膜をさらに備え、第２の配線において、第１のバリア層の幅は第２の導電層の幅よりも大きく、第２の導電層の幅は第１の導電層の幅よりも大きくてもよい。【００２８】
このようにすると、例えば、第１のバリア層を第１の導電層を形成するマスクパターンとは別のマスクで構成することにより、第１のバリア層の幅を十分に大きく形成することができる。その結果、第１の導電層の構成材料が第１の配線へ電界拡散することが確実に抑制される。製造方法として、第１のバリア層を第２の配線を形成する前にパターニングする工法では、第１のバリア層における深部をパターニングしなくて済む。また、第２の配線を形成した後にパターニングする工法では、第１のバリア層と第２の配線の一部であるシード層を工程的に連続して形成することができるため、各層の間でのクリーニング等が不要となる。また、第１の導電層を形成した後に保護膜を形成し、形成した保護膜をパターニングし、パターニングされた保護膜をマスクとして第１のバリア層をパターニングすることも可能である。この工法によると、形成された保護膜における第２の配線の上面部分に対しても同時にパターニングすることが可能である。【００２９】
また、この場合に、保護膜は第１のバリア層の側面を覆うように形成されていてもよい。【００３０】
このようにすると、保護膜は第１のバリア層の上面でパターニングされない構成となることから、該保護膜は半導体装置の上面全体を覆う構成となる。このため、より信頼性が高い半導体装置を得ることができる。【００３１】
本発明の半導体装置において、第２の配線における第１の導電層は銅を含む材料からなっていてもよい。【００３２】
このようにすると、銅を含む材料により、第２の配線の低抵抗化を図ることができる。【００３３】
本発明に係る半導体装置の製造方法は、半導体基板の上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に第１の配線を選択的に形成する工程と、第１の絶縁膜の上に第１の配線を覆うように第２の絶縁膜を形成する工程と、第２の絶縁膜の上に第２の配線を形成する工程とを備え、第２の配線を形成する工程は、第２の絶縁膜の上にバリア層と、該バリア層の上に導電層とを形成する工程を含み、バリア層は、導電層の構成原子の第２の絶縁膜への拡散を防止し、バリア層の幅を導電層の幅よりも大きく形成する。【００３４】
本発明の半導体装置の製造方法によると、導電層の構成原子の第２の絶縁膜への拡散を防止するバリア層の幅は、導電層の幅よりも大きい。このため、導電層の構成原子が第１の配線へ拡散することを防止する効果が大きくなる。すなわち、バリア層は、導電層と第１の配線との間で且つ電界が印加される方向を確実に横切るように設けられるため、導電層と第１の配線との短絡を防止することができる。【００３５】
本発明の半導体装置の製造方法において、第２の配線を形成する工程は、バリア層の上に導電層を選択的に形成する第１工程と、選択的に形成された導電層をマスクとして、バリア層をパターニングする第２工程と、第２工程よりも後に、導電層の両側部をエッチングする第３工程とを含んでいてもよい。【００３６】
このように、導電層をマスクとしてバリア層をパターニングした後、導電層の両側部をエッチングするため、バリア層の幅を導電層の幅よりも確実に大きくすることができる。【００３７】
この場合に、第１工程及び第２工程には、ウエットエッチングを用いることが好ましい。【００３８】
また、本発明の半導体装置の製造方法において、第２の配線を形成する工程は、バリア層の上に導電層を選択的に形成する第１工程と、選択的に形成された導電層の両側面上に保護膜を選択的に形成する第２工程と、保護膜が形成された導電層をマスクとして、バリア層をパターニングする第３工程とを含んでいてもよい。【００３９】
このように、導電層の両側面上に保護膜を選択的に形成し、保護膜が形成された導電層をマスクとして、バリア層をパターニングするため、バリア層の幅を導電層の幅よりも確実に大きくすることができる。【００４０】
本発明の半導体装置の製造方法において、第２の配線を構成する導電層は銅を含む材料からなっていていもよい。【００４１】
このようにすると、第２の配線を銅を含む材料により低抵抗化することができる。
【発明の効果】
【００４２】
本発明に係る半導体装置及びその製造方法によると、下層配線と上層配線との間に生じるリーク電流の発生が防止され、その結果、下層配線と上層配線との短絡を防止することができる。
【図面の簡単な説明】
【００４３】
【図１】図１は本発明の第１の実施形態に係る半導体装置の要部を示し、図２のＩ−Ｉ線における断面図である。
【図２】図２は本発明の第１の実施形態に係る半導体装置の要部を模式的に示す平面図である。
【図３】図３（ａ）〜図３（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図４】図４（ａ）〜図４（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図５】図５は本発明の第２の実施形態に係る半導体装置の要部を示し、図６のＶ−Ｖ線における断面図である。
【図６】図６は本発明の第２の実施形態に係る半導体装置の要部を模式的に示す平面図である。
【図７】図７（ａ）〜図７（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面図である。
【図８】図８は本発明の第３の実施形態に係る半導体装置の要部を示し、図９のVIII−VIII線における断面図である。
【図９】図９は本発明の第３の実施形態に係る半導体装置の要部を模式的に示す平面図である。
【図１０】図１０（ａ）〜図１０（ｄ）は本発明の第３の実施形態に係る半導体装置の第１の製造方法を示す工程順の断面図である。
【図１１】図１１（ａ）〜図１１（ｅ）は本発明の第３の実施形態に係る半導体装置の第２の製造方法を示す工程順の断面図である。
【図１２】図１２は本発明の第４の実施形態に係る半導体装置の要部を示し、図１３のXII−XII線における断面図である。
【図１３】図１３は本発明の第４の実施形態に係る半導体装置の要部を模式的に示す平面図である。
【図１４】図１４（ａ）〜図１４（ｄ）は本発明の第４の実施形態に係る半導体装置の第１の製造方法を示す工程順の断面図である。
【図１５】図１５（ａ）〜図１５（ｅ）は本発明の第４の実施形態に係る半導体装置の第２の製造方法を示す工程順の断面図である。
【図１６】図１６は本発明の第５の実施形態に係る半導体装置の要部を示し、図１７のXVI−XVI線における断面図である。
【図１７】図１７は本発明の第５の実施形態に係る半導体装置の要部を模式的に示す平面図である。
【図１８】図１８（ａ）〜図１８（ｄ）は本発明の第５の実施形態に係る半導体装置の第１の製造方法を示す工程順の断面図である。
【図１９】図１９（ａ）〜図１９（ｃ）は本発明の第５の実施形態に係る半導体装置の第２の製造方法を示す工程順の断面図である。
【図２０】図２０は従来の配線形成方法を示す工程順の断面図である。
【発明を実施するための形態】
【００４４】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図面を参照しながら説明する。
【００４５】
本発明に係る半導体装置は、その特徴として、一の配線の主材料である銅が、例えば窒化シリコン（ＳｉＮ）からなる絶縁膜を介して形成された下層配線に拡散し、一の配線と下層配線とが短絡することを防止する構造を有する。具体的には、銅の拡散を防止するバリア膜であるチタン（Ｔｉ）膜等を、銅を主材料とする一の配線の幅よりも大きく形成することにより、銅の下層配線への拡散を確実に防止する構造である。
【００４６】
より具体的には、図１及び図２に示すように、内部配線である複数の第１の配線２を含む半導体チップ２５の上に、再配線である第２の配線３０が形成されている。ここで、第２の配線３０は１本のみを図示しているが、半導体チップ２５の上には、複数の第２の配線３０が形成されている。
【００４７】
半導体チップ２５は、例えばシリコン（Ｓｉ）からなる半導体基板２０の上に、図示しない能動素子、受動素子及び複数の配線層が形成されている。第１の配線２は、例えばアルミニウム（Ａｌ）からなる複数の配線層のうちの最上層の配線層を構成し、例えば酸化シリコン（ＳｉＯ２）からなる第１の絶縁膜１の上に選択的に形成されている。なお、第１の配線２には、Ａｌに代えて銅（Ｃｕ）を用いることができる。第１の絶縁膜１の上には、複数の第１の配線２を覆うように、例えば窒化シリコン（ＳｉＮ）からなる単層膜、又はＴＥＯＳ（tetra-ethyl-ortho-silicate）とＳｉＮとからなる積層膜である第２の絶縁膜３が形成されている。
【００４８】
第２の絶縁膜３の上に形成された第２の配線３０は、下から順次形成された、例えばチタン（Ｔｉ）等の銅（Ｃｕ）の拡散に対するバリア性を持つバリア層４と、Ｃｕからなるシード層５と、Ｃｕ又はＣｕを主材料とする合金からなるめっき層６と、Ｃｕの拡散を防止し且つ硬度を高めるニッケル（Ｎｉ）層７と、耐酸化性に優れ、ワイヤボンド又は半田材との電気的及び機械的な接続性を高める金（Ａｕ）層８とを含む。
【００４９】
図１及び図２から分かるように、第２の配線３０を構成するＴｉからなるバリア層４は、Ｃｕからなるめっき層６よりも平面積が大きく形成されている。これにより、めっき層６のＣｕ原子の第１の配線２への拡散防止効果が大きくなる。すなわち、バリア層４は、めっき層６と第１の配線２との間で且つ電界が印加される方向を横切るように設けられるため、めっき層６と第１の配線２との短絡を防止することができる。
【００５０】
なお、第２の配線３０と第１の配線２とは、電気的に接続されていてもよく、また接続されていなくてもよい。
【００５１】
第２の絶縁膜３の上には、第２の配線３０の上面及び側面を覆うように、例えば窒化シリコン（ＳｉＮ）からなる保護膜（パッシベーション膜）９が形成されている。保護膜９には、外部との電気的な接続部となる開口部９ａが形成されていてもよい。また、図示はしていないが、第２の絶縁膜３の上における第１の配線２の上側部分に、該第１の配線２と直接に接続されるパッド電極が形成されていてもよい。このパッド電極が形成される領域の幅は、１００μｍ程度である。
【００５２】
なお、図２においては、第２の絶縁膜３、Ｎｉ層７、Ａｕ層８及び保護膜９を省略している。
【００５３】
以下、前記のように構成された半導体装置の製造方法について図３及び図４を参照しながら説明する。
【００５４】
まず、図３（ａ）に示すように、化学的気相堆積（ＣＶＤ）法等により、能動素子及び配線層等が形成された半導体基板２０の上に、ＳｉＯ２等からなる第１の絶縁膜１を形成する。続いて、スパッタ法により、第１の絶縁膜１の上に、例えばアルミニウム（Ａｌ）からなる配線形成膜を成膜する。その後、リソグラフィ法及びエッチング法により、配線形成膜に対して所望のパターニングを行って、複数の第１の配線２を形成する。続いて、第１の絶縁膜１の上に、ＣＶＤ法により、ＳｉＮからなる第２の絶縁膜３を各第１の配線２を覆うように成膜する。なお、第２の絶縁膜３は、スピンコート法によるＴＥＯＳ膜とＣＶＤ法によるＳｉＮ膜との積層膜とすれば、第１の配線２同士の隙間の充填性が向上する。この後、成膜された第２の絶縁膜３の上面を化学機械研磨法（ＣＭＰ）法により平坦化する。なお、第２の絶縁膜３の上面は必ずしも平坦化する必要はない。続いて、スパッタ法により、第２の絶縁膜３の上に、例えばＴｉからなるバリア層４を成膜し、該バリア層４の上にＣｕからなるシード層５を成膜する。
【００５５】
次に、図３（ｂ）に示すように、リソグラフィ法により、シード層５の上に、第２の配線の形成領域に開口パターン１０ａを有するレジスト膜１０を形成する。
【００５６】
次に、図３（ｃ）に示すように、電界めっき法により、レジスト膜１０をマスクとして、シード層５の上にＣｕからなるめっき層６を成長する。続いて、電界めっき法により、めっき層６の上に、Ｎｉ層７及びＡｕ層８を順次成長する。
【００５７】
次に、図３（ｄ）に示すように、レジスト膜１０を除去し、その後、銅（Ｃｕ）のみをエッチングが可能な、すなわちＣｕに対するエッチレートが高い、例えば硫酸過水をエッチャントとして、シード層５に対してウエットエッチングを行う。ここでは、Ｃｕからなるシード層５の厚さは０．２μｍ程度であり、同様に、Ｃｕからなるめっき層６の厚さは３μｍ〜１０μｍ程度である。さらに、シード層５はスパッタ法により形成されていることから、めっき層６とはその緻密さにおいて劣る。従って、シード層５のエッチレートがめっき層６のエッチレートよりも低くなることから、めっき層６をマスクとして、シード層５を選択的にエッチングすることができる。なお、本エッチングはウエットエッチングであるため、その等方的なエッチングにより、シード層５の側面には、めっき層６の側面からの深さが約０．２μｍの、すなわちシード層５の厚さと同程度の深さの凹部（サイドエッチ）が形成される。
【００５８】
次に、図４（ａ）に示すように、チタン（Ｔｉ）のみをエッチングが可能な、すなわちＴｉに対するエッチレートが高い、例えばフッ酸をエッチャントとして、バリア層４に対してウエットエッチングを行う。ここでも、Ｔｉからなるバリア層４の厚さは０．２μｍ程度であり、従って、バリア層４の側面には、シード層５の側面からの深さが約０．２μｍの、すなわちバリア層４の厚さと同程度の深さのサイドエッチが形成される。この状態では、シード層５及びめっき層６と比べて、バリア層４の平面積が小さくなる。すなわち、Ｃｕの拡散経路がバリア層４によって遮断されない構造となる。そこで、本実施形態においては、Ｃｕからなるシード層５及びめっき層６の幅（平面積）がＴｉからなるバリア層４の幅（平面積）よりも小さくなるように、再度ウエットエッチングを行う。
【００５９】
すなわち、図４（ｂ）に示すように、Ｃｕに対して、より厳密にはシード層５に対して０．５μｍ程度のウエットエッチングを行う。これにより、シード層５の側面には、バリア層４の側面からの距離が約０．３μｍのサイドエッチが形成される。すなわち、この２度目のＣｕからなるシード層５及びめっき層６に対するウエットエッチングにより、バリア層４の平面積がシード層５よりも大きい構造を持つ第２の配線３０を得る。また、このとき、バリア層４の平面積は、Ｎｉ層７及びＡｕ層８の平面積と比べ、図４（ａ）で示したように、めっき層６及びシード層５のエッチング時のサイドエッチの分と、バリア層４のサイドエッチの分とだけわずかに小さい構造となる。具体的には、Ｎｉ層７及びＡｕ層８のサイズと比べて、めっき層６及びシード層５並びにバリア層４のエッチング時のサイドエッチとして、０．５μｍ〜１μｍ程度のサイドエッチが生じた構造となる。
【００６０】
次に、図４（ｃ）に示すように、ＣＶＤ法等により、第２の絶縁膜３の上に第２の配線３０の上面及び側面を含む全面にわたって、ＳｉＮからなる保護膜９を形成する。その後、リソグラフィ法及びエッチング法により、外部との接続が可能なように、保護膜９におけるＡｕ層８の上側部分に開口部９ａを選択的に形成する。なお、該開口部９ａは、仕様によっては必ずしも設ける必要はない。
【００６１】
以下に、第１の実施形態に係る各構成部材の寸法を記す。
【００６２】
第１の配線２を構成するアルミニウム膜の膜厚は１μｍ程度とし、第２の絶縁膜３の膜厚は１μｍ〜３μｍ程度としている。また、Ｎｉ層７の厚さは２μｍ〜３μｍ程度とし、Ａｕ層８の厚さは０．３μｍ〜０．５μｍ程度としている。保護膜９の膜厚は、０．２μｍ〜０．５μｍ程度である。
【００６３】
また、第２の絶縁膜３における第１の配線２の上側部分の厚さは、０．５μｍ〜１．０μｍ程度である。
【００６４】
また、図示はしていないが、第２の配線３０におけるラインアンドスペースは、最小で１０μｍ程度である。
【００６５】
第１の実施形態においては、再配線となる第２の配線３０を構成し、その下の第１の配線２との間に生じる銅原子の拡散経路を遮断するＴｉからなるバリア層４が、Ｃｕからなるシード層５及びめっき層６よりも平面積が大きい構造を採る。このため、第２の配線３０から第１の配線２への電界が、例えば５ＭＶ／ｃｍ程度であっても、第２の配線３０と第１の配線２とが短絡するおそれがなくなる。
【００６６】
もし、バリア層４がシード層５及びめっき層６よりも平面積が大きい構造を採らなければ、すなわち、第２の配線３０の側面の下部に、サイドエッチ等によってバリア層４で覆われない部分があれば、１ＭＶ／ｃｍ程度の電界であっても、銅原子の拡散によって電気的な短絡が発生するおそれがある。
【００６７】
従って、第１の実施形態に係る半導体装置は、高電圧及び低抵抗が要求されるスキャンドライバ、データドライバ、電源系デバイス並びにモータ駆動系デバイス等に有効である。
【００６８】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置について図５及び図６を参照しながら説明する。図５において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００６９】
図５に示すように、第２の実施形態に係る半導体装置は、例えばＳｉＮからなる保護膜９を第２の配線３０を構成するシード層５、めっき層６、Ｎｉ層７及びＡｕ層８の両側面上にサイドウォール状に形成し、形成した保護膜９をエッチングマスクとして、シード層５の下のバリア層４をエッチングする構成である。
【００７０】
これにより、第２の実施形態においても、Ｃｕの拡散を防止するバリア膜であるＴｉからなるバリア層４の平面積を、Ｃｕを主材料とするシード層５及びめっき層６の平面積よりも容易に且つ確実に大きく形成することができ、その結果、Ｃｕの下層配線への拡散を防止することができる。
【００７１】
以下、前記のように構成された半導体装置の製造方法について図７を参照しながら説明する。ここでは、第１の実施形態と異なる工程を説明する。
【００７２】
図７（ａ）に示す工程は、第１の実施形態の製造方法に係る図３（ｄ）に示した工程と同一である。すなわち、Ｃｕに対するエッチングレートが高いエッチャントを用いてシード層５をウエットエッチングした後の状態を示す。
【００７３】
次に、ＣＶＤ法等により、バリア層４の上にシード層５、めっき層６及びＮｉ層７の側面並びにＡｕ層８の上面及び側面を含む全面にわたって、ＳｉＮからなる保護膜９を形成する。続いて、形成された保護膜９に対してドライエッチングによるエッチバックを行う。これにより、保護膜９は、シード層５、めっき層６、Ｎｉ層７及びＡｕ層８の両側面上にサイドウォール状に形成されて、図７（ｂ）に示す状態を得る。
【００７４】
次に、図７（ｃ）に示すように、サイドウォール状の保護膜９をマスクとし、Ｔｉに対するエッチングレートが高いエッチャントを用いて、バリア層４に対してウエットエッチングを行う。これにより、バリア層４を下層に含む第２の配線３０が形成される。
【００７５】
なお、シード層５の側面のＴｉからなるバリア層４の厚さは０．２μｍ程度であり、従って、バリア層４の側面は、保護膜９の側面からの深さが約０．２μｍの、すなわちバリア層４の厚さと同程度の深さのサイドエッチが形成される。
【００７６】
第２の実施形態においても、各構成部材の膜厚等は第１の実施形態と同等である。また、保護膜９におけるめっき層６の側面上部分の厚さは、０．２μｍ〜０．５μｍ程度である。
【００７７】
このように、第２の実施形態によると、バリア層４の両側面に深さが０．２μｍ程度のサイドエッチが形成されたとしても、保護膜９におけるめっき層６の側面上部分の厚さを、サイドエッチの深さ寸法よりも厚くなるように形成する。これにより、Ｔｉからなるバリア層４が、Ｃｕからなるシード層５及びめっき層６よりも平面積が大きくなるので、Ｃｕの第１の配線２への拡散経路が遮断される。従って、第２の配線３０から下層配線の第１の配線２への電界が例えば５ＭＶ／ｃｍ程度であっても、第２の配線３０と第１の配線２とが短絡するおそれはない。
【００７８】
なお、図示はしていないが、図７（ｃ）の工程よりも後に、図４（ｃ）に示した工程と同様に、第２の絶縁膜３の上に第２の配線３０の上面及び側面を含む全面にわたって、ＳｉＮからなる新たな保護膜９を形成してもよい。さらには、新たな保護膜９におけるＡｕ層８の上側部分に開口部９ａを選択的に形成してもよい。
【００７９】
（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置について図８及び図９を参照しながら説明する。図８において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００８０】
図８に示すように、第３の実施形態に係る半導体装置は、第２の実施形態においてエッチングマスクとして用いた、サイドウォール状の保護膜９に代えて、十分な厚さを持つレジストマスクを用いて、バリア層４をエッチングする構成である。
【００８１】
これにより、第３の実施形態においては、Ｃｕの拡散を防止するバリア膜であるＴｉからなるバリア層４の平面積を、Ｃｕを主材料とするシード層５及びめっき層６の平面積よりも確実に大きく形成することができ、その結果、Ｃｕの下層配線への拡散をより確実に防止することができる。
【００８２】
（第１の製造方法）
以下、第３の実施形態に係る半導体装置の第１の製造方法について図１０を参照しながら説明する。ここでは、第２の実施形態と異なる工程を説明する。
【００８３】
図１０（ａ）に示す工程は、第２の実施形態の製造方法に係る図７（ｄ）に示した工程と同一である。すなわち、Ｃｕに対するエッチングレートが高いエッチャントを用いてシード層５をウエットエッチングした後の状態を示す。
【００８４】
次に、図１０（ｂ）に示すように、リソグラフィ法により、バリア層４の上にシード層５、めっき層６及びＮｉ層７の側面並びにＡｕ層８の上面及び側面を含む全面にわたって、レジスト膜１１を形成する。
【００８５】
次に、図１０（ｃ）に示すように、レジスト膜１１をマスクとし、Ｔｉに対するエッチレートが高いエッチャントを用いて、バリア層４に対してウエットエッチングを行う。これにより、バリア層４を下層に含む第２の配線３０が形成される。なお、ここでは、ウエットエッチングに代えて、ドライエッチングを用いることもできる。その後、レジスト膜１１を除去する。
【００８６】
このように、第３の実施形態の第１の製造方法によると、レジスト膜１１の厚さによって、バリア層４における第２の配線３０の両側部からの横方向の突き出し量を調節できるため、Ｔｉからなるバリア層４を、Ｃｕからなるシード層５及びめっき層６の平面積よりも確実に大きくすることができる。また、リソグラフィによるレジスト膜１１をマスクとするため、加工精度を高くすることができる。
【００８７】
但し、前述したように、第２の配線３０は複数本が並行して形成されているため、第２の配線３０同士の間隔（スペース）が小さい場合には、レジスト膜１１を用いたエッチングにおけるアスペクト比の値が大きくなって、第２の配線３０における底部のパターニングが困難となるという事態も想定される。従って、本実施形態においては、レジスト膜１１のめっき層６の側面上の厚さ、すなわち、バリア層４におけるめっき層６の側面からの突き出し量はマージンを見込んで１μｍ〜２μｍ程度としている。なお、この突き出し量は、この数値に限定されず、第２の配線３０同士の間隔（スペース）によって、また、第２の配線３０の高さによって適切な寸法とすればよい。
【００８８】
その後は、図１０（ｄ）に示すように、第２の絶縁膜３の上に第２の配線３０の上面及び側面を含む全面にわたって、ＳｉＮからなる新たな保護膜９を形成する。続いて、形成された保護膜９におけるＡｕ層８の上側部分に開口部９ａを選択的に形成する。
【００８９】
このように、第３の実施形態に係る半導体装置における第２の配線３０は、バリア層４の平面積がめっき層６の平面積よりも大きく、さらには、Ｎｉ層７及びＡｕ層８の平面積よりも大きい。また、保護膜９は、バリア層４の側面をも覆っている。
【００９０】
（第２の製造方法）
以下、第３の実施形態に係る半導体装置の第２の製造方法について図１１を参照しながら説明する。第２の製造方法においては、第２の絶縁膜３の上に形成されるＴｉからなるバリア層４をパターニングした後に、Ｃｕからなるシード層５を成膜する構成を採る。
【００９１】
具体的には、図１１（ａ）に示すように、スパッタ法により成膜したバリア層４の上に、リソグラフィ法により、バリア層４をパターニングするレジスト膜１０を形成する。
【００９２】
次に、図１１（ｂ）に示すように、形成したレジスト膜１０をマスクとして、バリア層４をエッチングし、その後、レジスト膜１０を除去する。続いて、パターニングされたバリア層４を覆うように、スパッタ法により、第３の絶縁膜３の上の全面に、Ｃｕからなるシード層５を成膜する。なお、シード層５を成膜する前に、バリア層４の表面を清浄にするクリーニング工程等を行う。
【００９３】
次に、図１１（ｃ）に示すように、リソグラフィ法により、第２の配線の形成領域に開口パターン１１ａを持つレジスト膜１１を形成する。ここで、レジスト膜１１の開口パターン１１ａは、シード層５の上で且つパターニングされたバリア層４の幅よりも小さい幅とする。続いて、電界めっき法により、レジスト膜１１をマスクとして、シード層５の上にＣｕからなるめっき層６を成長する。続いて、電界めっき法により、めっき層６の上に、Ｎｉ層７及びＡｕ層８を順次成長する。
【００９４】
次に、図１１（ｄ）に示すように、レジスト膜１１を除去し、その後、Ｃｕに対するエッチレートが高いエッチャントを用いて、シード層５に対してウエットエッチングを行う。ここでも、Ｃｕからなるシード層５の厚さは０．２μｍ程度であり、シード層５の側面には、該シード層５の厚さと同程度の深さの凹部（サイドエッチ）が形成される。
【００９５】
次に、図１１（ｅ）に示すように、ＣＶＤ法等により、第２の絶縁膜３の上に第２の配線３０の上面及び側面を含む全面にわたって、ＳｉＮからなる保護膜９を形成する。その後、リソグラフィ法及びエッチング法により、外部との接続が可能なように、保護膜９におけるＡｕ層８の上側部分に開口部９ａを選択的に形成する。なお、前述したように、開口部９ａは、必ずしも設ける必要はない。
【００９６】
なお、第１の製造方法と同様に、レジスト膜１１のバリア層４の側面上の厚さ、すなわち、バリア層４におけるめっき層６の側面からの突き出し量はマージンを見込んで１μｍ〜２μｍ程度としている。
【００９７】
このように、第３の実施形態に係る半導体装置における第２の配線３０は、バリア層４の平面積がめっき層６の平面積よりも大きく、さらには、Ｎｉ層７及びＡｕ層８の平面積よりも大きい。また、保護膜９は、バリア層４の側面をも覆っている。
【００９８】
（第４の実施形態）
以下、本発明の第４の実施形態に係る半導体装置について図１２及び図１３を参照しながら説明する。図１２において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００９９】
図１２に示すように、第４の実施形態に係る半導体装置は、Ｔｉからなるバリア層４を、十分な厚さを持つレジストマスクを用いてパターニングした保護膜をマスクとして形成する構成である。
【０１００】
第４の実施形態においても、Ｃｕの拡散を防止するバリア膜であるＴｉからなるバリア層４の平面積を、Ｃｕを主材料とするシード層５及びめっき層６の平面積よりも確実に大きく形成することができ、その結果、Ｃｕの下層配線への拡散をより確実に防止することができる。
【０１０１】
（第１の製造方法）
以下、第４の実施形態に係る半導体装置の第１の製造方法について図１４を参照しながら説明する。第１の製造方法においては、保護膜９をバリア層４のパターニング用マスクとする。さらに、保護膜９をパターニングするレジスト膜により、保護膜に開口部９ａを同時に形成する。
【０１０２】
図１４（ａ）に示す工程は、第１の実施形態の製造方法に係る図３（ｄ）に示した工程と同一である。すなわち、Ｃｕに対するエッチングレートが高いエッチャントを用いてシード層５をウエットエッチングした後の状態を示す。
【０１０３】
次に、図１４（ｂ）に示すように、ＣＶＤ法等により、バリア層４の上にシード層５、めっき層６及びＮｉ層７の側面並びにＡｕ層８の上面及び側面を含む全面にわたって、ＳｉＮからなる保護膜９を形成する。続いて、リソグラフィ法により、保護膜９の上で且つシード層５、めっき層６及びＮｉ層７の側面並びにＡｕ層８の上面及び側面を覆うようにレジスト膜１１を形成する。このとき、レジスト膜１１におけるＡｕ層８の上側の領域には、保護膜９に電気的な接続部を形成するための開口パターン１１ａを設けておく。
【０１０４】
次に、図１４（ｃ）に示すように、レジスト膜１１をマスクとして、保護膜９に対してエッチングを行って保護膜９をパターニングすると共に、開口部９ａを形成する。ここでは、保護膜９に対するエッチングには、フルオロカーボンを主成分とするドライエッチングを用いることができる。
【０１０５】
次に、図１４（ｄ）に示すように、保護膜９をマスクとし、Ｔｉに対するエッチングレートが高いエッチャントを用いて、バリア層４に対してウエットエッチングを行う。これにより、バリア層４を下層に含む第２の配線３０が形成される。なお、このとき、Ｔｉからなるバリア層４の厚さは０．２μｍ程度であり、従って、バリア層４の側面は、保護膜９の側面からの深さが約０．２μｍの、すなわちバリア層４の厚さと同程度の深さのサイドエッチが形成される。
【０１０６】
このように、第４の実施形態に係る半導体装置における第２の配線３０は、バリア層４の平面積がめっき層６の平面積よりも大きく、さらには、Ｎｉ層７及びＡｕ層８の平面積よりも大きい。なお、保護膜９は、バリア層４の側面を覆わない構成となる。
【０１０７】
また、保護膜９をバリア層４のパターニングよりも前に形成し、パターニングした保護膜９によりバリア層４をパターニングするため、リソグラフィ工程を減らすことができる。
【０１０８】
なお、本実施形態においても、バリア層４におけるめっき層６の側面からの突き出し量は１μｍ〜２μｍ程度としている。
【０１０９】
（第２の製造方法）
以下、第４の実施形態に係る半導体装置の第２の製造方法について図１５を参照しながら説明する。第２の製造方法においては、第２の絶縁膜３の上に形成される保護膜９をレジスト膜１１によりパターニングした後に、保護膜９に設ける開口部９ａをレジスト膜１２によりパターニングする構成を採る。すなわち、保護膜９のパターニング用のレジスト膜１１と、保護膜９の開口部形成用のレジスト膜１２とを用いる構成である。
【０１１０】
図１５（ａ）に示す工程は、第１の製造方法に係る図１４（ｄ）に示した工程の後に、保護膜９とレジスト膜１１とを形成した状態を示す。
【０１１１】
具体的には、ＣＶＤ法等により、バリア層４の上にシード層５、めっき層６及びＮｉ層７の側面並びにＡｕ層８の上面及び側面を含む全面にわたって、ＳｉＮからなる保護膜９を形成をする。続いて、リソグラフィ法により、保護膜９の上で且つシード層５、めっき層６及びＮｉ層７の側面並びにＡｕ層８の上面及び側面を覆うようにレジスト膜１１を形成する。ここでも、レジスト膜１１におけるめっき層６の側面上の厚さは１μｍ〜２μｍ程度である。
【０１１２】
次に、レジスト膜１１をマスクとして、保護膜９に対してエッチングを行って保護膜９をパターニングする。その後、レジスト膜１１を除去して、図１５（ｂ）に示す状態を得る。
【０１１３】
次に、図１５（ｃ）に示すように、リソグラフィ法により、保護膜９におけるＡｕ層８の上側の領域に、開口パターン１２ａを有するレジスト膜１２を形成する。
【０１１４】
次に、図１５（ｄ）に示すように、レジスト膜１２をマスクとして保護膜９に対してエッチングを行って、保護膜９に開口部９ａを形成する。その後、レジスト膜１２を除去する。
【０１１５】
次に、図１５（ｅ）に示すように、保護膜９をマスクとし、Ｔｉに対するエッチレートが高いエッチャントを用いて、バリア層４に対してウエットエッチングを行う。これにより、バリア層４を下層に含む第２の配線３０が形成される。なお、このとき、Ｔｉからなるバリア層４の厚さは０．２μｍ程度であり、従って、バリア層４の側面は、保護膜９の側面からの深さが約０．２μｍの、すなわちバリア層４の厚さと同程度の深さのサイドエッチが形成される。
【０１１６】
このように、第４の実施形態に係る半導体装置における第２の配線３０は、バリア層４の平面積がめっき層６の平面積よりも大きく、さらには、Ｎｉ層７及びＡｕ層８の平面積よりも大きい。なお、保護膜９は、バリア層４の側面を覆わない。
【０１１７】
なお、バリア層４に対して行うエッチングは、図１５（ｅ）に示した最後の工程に代えて、図１５（ｂ）の工程の後に行ってもよい。
【０１１８】
第４の実施形態において、第２の製造方法の第１の製造方法との違いは、第２の製造方法においては、保護膜９に対するエッチングを、バリア層４のマスクを得るためのレジスト膜１１と、開口部９ａを得るためのレジスト膜１２との２種類のレジスト膜を用いる点にある。
【０１１９】
このように、第２の製造方法においては、リソグラフィ工程及びエッチング工程が増えるものの、レジスト膜１１においては、レジスト膜１１におけるバリア層４の上側部分に露光光の焦点を合わせることができる。また、レジスト膜１２においては、レジスト膜１２におけるＡｕ層８の上側部分に露光光の焦点を合わせることができる。従って、パターニングの精度を高めることができる。
【０１２０】
（第５の実施形態）
以下、本発明の第５の実施形態に係る半導体装置について図１６及び図１７を参照しながら説明する。図１６において、図１と同一の構成部材には同一の符号を付すことにより説明を省略する。
【０１２１】
図１６に示すように、第５の実施形態に係る半導体装置は、Ｔｉからなるバリア層４の上に形成するシード層５をＣｕに代えて、Ｃｕに対するバリア性を有する金属、例えばニッケル（Ｎｉ）からなるバリア層１３とする構成である。
【０１２２】
第５の実施形態においても、銅の拡散を防止するバリア膜であるＴｉからなるバリア層４及びＮｉからなるバリア層１３の平面積を、銅を主材料とするめっき層６の平面積よりも大きく形成して、銅の下層配線への拡散を防止する。
【０１２３】
以下、前記のように構成された半導体装置の製造方法について図１８及び図１９を参照しながら説明する。
【０１２４】
まず、図１８（ａ）に示すように、ＣＶＤ法等により、能動素子及び配線層等が形成された半導体基板２０の上に、第１の絶縁膜１を形成する。続いて、スパッタ法により、第１の絶縁膜１の上に、Ａｌからなる配線形成膜を成膜する。その後、配線形成膜に対してパターニングを行って、複数の第１の配線２を形成する。続いて、第１の絶縁膜１の上に、第２の絶縁膜３を各第１の配線２を覆うように成膜する。続いて、スパッタ法により、第２の絶縁膜３の上にＴｉからなるバリア層４と、Ｃｕからなるシード層５とを順次成膜する。
【０１２５】
次に、図１８（ｂ）に示すように、リソグラフィ法により、シード層５の上に、第２の配線の形成領域に開口パターン１０ａを有するレジスト膜１０を形成し、形成したレジスト膜１０をマスクとして、シード層５をパターニングする。なお、ここでのエッチングは、ウエットエッチングにより行う。
【０１２６】
次に、図１８（ｃ）に示すように、電界めっき法により、レジスト膜１０をマスクとして、バリア層４の上に、Ｎｉからなるバリア層１３及びＣｕからなるめっき層６を順次成長する。続いて、電界めっき法により、めっき層６の上に、Ｎｉ層７及びＡｕ層８を順次成長する。
【０１２７】
次に、図１８（ｄ）に示すように、レジスト膜１０を除去する。
【０１２８】
次に、図１９（ａ）に示すように、Ｎｉからなるバリア層１３の周辺に残存するＣｕからなるシード層５に対して、Ｃｕに対するエッチレートが高いエッチャントを用いてシード層５を除去する。このとき、Ｎｉからなるバリア層１３は、ほとんどエッチングされないため、該バリア層１３の側面は、めっき層６の側面よりも外側に位置し、サイドエッチは生じない。
【０１２９】
次に、図１９（ｂ）に示すように、Ｎｉからなるバリア層１３をマスクとし、Ｔｉに対するエッチレートが高いエッチャントを用いて、Ｔｉからなるバリア層４に対してウエットエッチングを行う。これにより、バリア層１３の平面積がめっき層６よりも大きい構造を持つ第２の配線３０を得る。また、このとき、バリア層１３の平面積は、Ｎｉ層７及びＡｕ層８の平面積とほぼ同等である。また、ここでは、バリア層４の側面には、バリア層１３の側面からの深さが約０．２μｍの、すなわちバリア層４の厚さと同程度の深さのサイドエッチが形成される。
【０１３０】
次に、図１９（ｃ）に示すように、ＣＶＤ法等により、第２の絶縁膜３の上に第２の配線３０の上面及び側面を含む全面にわたって、ＳｉＮからなる保護膜９を形成する。その後、リソグラフィ法及びエッチング法により、外部との接続が可能なように、保護膜９におけるＡｕ層８の上側部分に開口部９ａを選択的に形成する。
【０１３１】
第５の実施形態においては、再配線となる第２の配線３０を構成し、その下の第１の配線２との間に生じる銅原子の拡散経路を遮断するＮｉからなるバリア層１３が、Ｃｕからなるめっき層６よりも平面積が大きい構造を採る。このため、第２の配線３０から第１の配線２への電界が、例えば５ＭＶ／ｃｍ程度であっても、第２の配線３０と第１の配線２とが短絡するおそれがなくなる。
【０１３２】
このように、第５の実施形態によると、Ｔｉからなるバリア層４にサイドエッチが生じても、該バリア層４の上には、サイドエッチが生じないように形成された、Ｎｉからなるバリア層１３を設けているため、Ｃｕの拡散を確実に防止することができる。
【産業上の利用可能性】
【０１３３】
本発明に係る半導体装置及びその製造方法は、例えば、下層配線と比較的に厚膜の上層配線との間に生じるリーク電流の発生を抑止して、下層配線と上層配線との短絡を防止することができ、特に半導体チップ上に形成される再配線層を有する半導体装置等に有用である。
【符号の説明】
【０１３４】
１      第１の絶縁膜
２      第１の配線
３      第２の絶縁膜
４      バリア層（Ｔｉ）
５      シード層（Ｃｕ）
６      めっき層（Ｃｕ）
７      Ｎｉ層
８      Ａｕ層
９      保護膜
９ａ    開口部
１０    レジスト膜
１０ａ  開口パターン
１１    レジスト膜
１１ａ  開口パターン
１２    レジスト膜
１２ａ  開口パターン
１３    バリア層（Ｎｉ）
【図１】
2012176392.tif 000003
【図２】
2012176392.tif 000004
【図３】
2012176392.tif 000005
【図４】
2012176392.tif 000006
【図５】
2012176392.tif 000007
【図６】
2012176392.tif 000008
【図７】
2012176392.tif 000009
【図８】
2012176392.tif 000010
【図９】
2012176392.tif 000011
【図１０】
2012176392.tif 000012
【図１１】
2012176392.tif 000013
【図１２】
2012176392.tif 000014
【図１３】
2012176392.tif 000015
【図１４】
2012176392.tif 000016
【図１５】
2012176392.tif 000017
【図１６】
2012176392.tif 000018
【図１７】
2012176392.tif 000019
【図１８】
2012176392.tif 000020
【図１９】
2012176392.tif 000021
【図２０】
2012176392.tif 000022
【手続補正書】
【提出日】平成25年9月13日(2013.9.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第１の配線と、
前記第１の絶縁膜の上に前記第１の配線を覆うように形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された第２の配線と、
前記第２の配線の上面又は側面に形成された絶縁性の保護膜とを備え、
前記第２の配線は、前記第２の絶縁膜の上に形成された第１のバリア層と、該第１のバリア層の上に形成された第１の導電層とを含み、
前記第１のバリア層の幅は、前記第１の導電層の幅よりも大きく、
前記保護膜の膜厚は、前記第１の導電層の膜厚よりも小さい半導体装置。
【請求項２】
請求項１において、
前記第２の配線は、前記第１のバリア層と前記第１の導電層との間に形成されたシード層を含み、
前記シード層の幅は、前記第１の導電層の幅よりも小さい半導体装置。
【請求項３】
請求項１において、
前記第２の配線は、前記第１のバリア層の下に形成された第２のバリア層を含み、
前記第２のバリア層の幅は、前記第１のバリア層の幅よりも小さい半導体装置。
【請求項４】
請求項１又は２において、
前記保護膜は、前記第２の配線の側面と接するように形成されており、
前記保護膜は、前記第１のバリア層の側面には形成されていない半導体装置。
【請求項５】
請求項１〜３のいずれか１項において、
前記保護膜は、前記第１のバリア層の側面を覆うように形成されている半導体装置。
【請求項６】
請求項１〜５のいずれか１項において、
前記第２の配線は、前記第１の導電層の上に形成された、少なくとも１層からなる第２の導電層を含む半導体装置。
【請求項７】
請求項６において、
前記第２の配線において、前記第１のバリア層の幅は、前記第２の導電層の幅よりも大きく、前記第２の導電層の幅は、前記第１の導電層の幅よりも大きい半導体装置。
【請求項８】
請求項６において、
前記第２の配線における前記第２の導電層の幅は、前記第１のバリア層の幅よりも大きい半導体装置。
【請求項９】
請求項６〜８のいずれか１項において、
前記第１の導電層は、ニッケル又は金を含む半導体装置。
【請求項１０】
請求項１〜９のいずれか１項において、
前記第２の配線における前記第１の導電層は、銅を含む材料からなる半導体装置。
【請求項１１】
請求項１〜１０において、
前記保護膜は、前記第２の配線の上面において前記第２の配線を露出する開口部を備えている半導体装置。
【請求項１２】
半導体基板の上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に第１の配線を選択的に形成する工程と、
前記第１の絶縁膜の上に前記第１の配線を覆うように第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に第２の配線を形成する工程と、
前記第２の配線の側面上に絶縁性の保護膜を形成する工程とを備え、
前記第２の配線を形成する工程は、
前記第２の絶縁膜の上にバリア層と、該バリア層の上に導電層とを形成する工程を含み、
前記バリア層の幅を前記導電層の幅よりも大きく形成し、
前記保護膜は、少なくとも前記導電層の側面上に前記導電層の膜厚よりも小さい膜厚で形成される半導体装置の製造方法。
【請求項１３】
請求項１２において、
前記第２の配線を形成する工程は、
前記バリア層の上に前記導電層を選択的に形成する第１工程と、
選択的に形成された前記導電層をマスクとして、前記バリア層をパターニングする第２工程と、
前記第２工程よりも後に、前記導電層の両側部をエッチングする第３工程とを含む半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記第１工程及び前記第２工程には、ウエットエッチングを用いる半導体装置の製造方法。
【請求項１５】
請求項１２において、
前記第２の配線を形成する工程は、
前記バリア層の上に前記導電層を選択的に形成する第１工程と、
選択的に形成された前記導電層の両側面上に保護膜を選択的に形成する第２工程と、
前記保護膜が形成された前記導電層をマスクとして、前記バリア層をパターニングする第３工程とを含む半導体装置の製造方法。
【請求項１６】
請求項１２〜１５のいずれか１項において、
前記第２の配線を構成する前記導電層は、銅を含む材料からなる半導体装置の製造方法。
【国際調査報告】
2012176392.tif 000023
2012176392.tif 000024