(57)【要約】  ＦＰＤ１の製造方法において、半導体多結晶膜２の結晶粒径９を対向電極８側よりも支持基板５側で小さくなるように、支持基板５上に半導体多結晶膜２を形成する工程を備えている。すなわち、半導体多結晶膜２の結晶粒径９は、対向電極８側よりも支持基板５側で小さい。支持基板５側の先に形成される結晶粒径９が小さいので、半導体多結晶膜２の厚み方向２００に結晶粒界が縦断するような貫通粒が形成されることを防止でき、半導体多結晶膜２の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。
2013094099.tif 000002
【特許請求の範囲】
【請求項１】
放射線に感応して電荷を生成する半導体多結晶膜と、
前記半導体多結晶膜の一方の面に設けられた支持基板と、
前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、
を備えた放射線検出器の製造方法において、
前記半導体多結晶膜の結晶粒径を前記個別電極側よりも前記支持基板側で小さくなるように、前記支持基板上に前記半導体多結晶膜を形成する工程を備えていることを特徴とする放射線検出器の製造方法。
【請求項２】
請求項１に記載の放射線検出器の製造方法において、
前記半導体多結晶膜の結晶粒径を前記個別電極側で画素ピッチよりも小さくなるように形成することを特徴とする放射線検出器の製造方法。
【請求項３】
請求項１または２に記載の放射線検出器の製造方法において、
前記半導体多結晶膜は、ＣｄＴｅまたはＣｄＺｎＴｅで構成されることを特徴とする放射線検出器の製造方法。
【請求項４】
請求項１から３のいずれかに記載の放射線検出器の製造方法において、
前記半導体多結晶膜を形成する工程は、前記支持基板上に第１多結晶膜域を形成する工程と、第１多結晶膜域上に第２多結晶膜域を形成する工程とを有し、
前記第１多結晶膜域は、予め設定されたＣｌ量をドープしながら形成し、
前記第２多結晶膜域は、前記第１多結晶膜域よりもドープさせるＣｌ量を少なくして、またはＣｌをドープさせずに形成することを特徴とする放射線検出器の製造方法。
【請求項５】
請求項１から４のいずれかに記載の放射線検出器の製造方法において、
前記半導体多結晶膜を形成する工程は、前記支持基板上に第１多結晶膜域を形成する工程と、第１多結晶膜域上に第２多結晶膜域を形成する工程とを有し、
前記第１多結晶膜域は、前記第２多結晶膜域よりも低い温度で形成することを特徴とする放射線検出器の製造方法。
【請求項６】
請求項１から５のいずれかに記載の放射線検出器の製造方法において、
前記半導体多結晶膜を形成する工程は、前記支持基板上に第１多結晶膜域を形成する工程と、第１多結晶膜域上に第２多結晶膜域を形成する工程とを有し、
前記第１多結晶膜域は、前記第２多結晶膜域よりも高い圧力で形成することを特徴とする放射線検出器の製造方法。
【請求項７】
請求項１から６のいずれかに記載の放射線検出器の製造方法において、
前記半導体多結晶膜の結晶粒径を厚み方向に連続的に変化するように形成することを特徴とする放射線検出器の製造方法。
【請求項８】
放射線に感応して電荷を生成する半導体多結晶膜と、
前記半導体多結晶膜の一方の面に設けられた支持基板と、
前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、を備え、
前記半導体多結晶膜の結晶粒径は、前記個別電極側よりも前記支持基板側で小さいことを特徴とする放射線検出器。
【請求項９】
請求項８に記載の放射線検出器において、
前記半導体多結晶膜の結晶粒径は、前記個別電極側で画素ピッチよりも小さいことを特徴とする放射線検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線、γ線、光等を含む放射線を検出する機能を有し、医療用および異物検査等の産業用に使用される放射線検出器およびその製造方法に関する。
【背景技術】
【０００２】
従来から高感度な放射線検出器の材料として各種の半導体材料、とりわけＣｄＴｅ（テルル化カドミウム）またはＣｄＺｎＴｅ（テルル化亜鉛カドミウム）の結晶体が研究・開発され、一部製品化されている。しかしながら、医用診断用の放射線検出器に応用するには、大面積（例えば２０ｃｍ角以上）の放射線変換層を形成（成膜）する必要がある。このような大面積の結晶体を形成することは、技術的にもコスト的にも現実的に難しい。そこで、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜は、近接昇華法により形成されている（例えば特許文献１および２）。【０００３】
従来の放射線検出器１０１を図６に示す。図６中の符号ｒは放射線の入射方向を示す。対向基板（検出基板ともいう）１０３は、放射線の入射側から順番に、バイアス電圧Ｖｈが印加される共通電極として機能する導電性のグラファイト支持基板１０５、電子注入阻止層１０６、放射線に感応して電荷を生成する半導体層（放射線変換層）１０２、正孔注入阻止層１０７、対向電極１０８の各層（膜）が積層して構成されている。対向基板１０３は、バンプ電極１３１を介してアクティブマトリクス基板１０４と貼り合わせて一体的に構成されている。アクティブマトリクス基板１０４は、コンデンサ１１１およびスイッチング素子１１２を画素ごとに有し、入射した放射線強度に応じて半導体層１０２で生成された電荷を蓄積し、蓄積された電荷の読み出しを行っている。【０００４】
なお、特許文献１には、多結晶の半導体層１０２、すなわち半導体多結晶膜１０２を形成する際、成膜温度を高くして粒径が大きい大粒径多結晶域を電子阻止用半導体膜（電子注入阻止層１０６）に積層形成する高温成膜過程を先に行い、次に成膜温度を低くして粒径が小さい小粒径多結晶膜を積層形成する低温成膜過程を行うことが開示されている。また、特許文献２には、Ｃｌが含まれたソースを用いて検出層（半導体多結晶膜）１０２の形成時にＣｌをドープして結晶粒を均一化させ、検出層１０２が形成された後にさらにＣｌをドープしてＣｌを均一にドープさせることが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許４０９２８２５号公報
【特許文献２】特許４２６９６５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような従来例の場合には、次のような問題がある。放射線検出器１０１の半導体多結晶膜１０２では、膜質とりわけ膜の結晶構造（結晶粒の厚み方向２００の分布）によって検出特性が大きく変化することがわかっている。具体的には、結晶粒径が大きいと、感度は向上するものの画素間のばらつきが大きくなり、リーク電流も半導体多結晶膜の厚み方向２００に縦断する結晶粒界（結晶粒）の存否によって画素間のばらつきが非常に大きくなる。【０００７】
図７に示すように、例えば、半導体多結晶膜１０２には、半導体多結晶膜１０２の厚み方向２００を縦断するような結晶粒（以下適宜、「貫通粒」）がある場合（符号２０１）と、半導体多結晶膜１０２の厚み方向２００に複数の結晶粒がある場合（符号２０２）とが混在しているものとする。結晶粒界は、半導体多結晶膜１０２の中でリーク電流の走行経路となるので、貫通粒２０１は、複数の結晶粒２０２に比べ、生成された電荷やリーク電流が流れ易くなる。そのため、対向電極１０８間、すなわち画素間でばらつきが生じ、また、流れ易さにより短い間隔で複数の画像（動画像）を取得する場合は、ゆらぎとなって現れる。その結果、放射線検出器１０１として画素ノイズが著しく増加し画質の劣化を招いてしまう。【０００８】
本発明は、このような事情に鑑みてなされたものであって、リーク電流による画素間のばらつきを低減させることができる放射線検出器およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
発明者は、上記の問題を解決するために鋭意研究した結果、次のような知見を得た。結晶粒径は初めに大きく成長すると、その結晶粒が同等の径かそれよりも大きく成長するので、半導体多結晶膜の厚み方向２００に縦断する貫通粒２０１が生じやすい。そのため、半導体多結晶膜を初めに小さく結晶粒を形成する必要がある。【００１０】
このような知見に基づく本発明は、次のような構成をとる。すなわち、本発明に係る放射線検出器の製造方法は、放射線に感応して電荷を生成する半導体多結晶膜と、前記半導体多結晶膜の一方の面に設けられた支持基板と、前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、を備えた放射線検出器の製造方法において、前記半導体多結晶膜の結晶粒径を前記個別電極側よりも前記支持基板側で小さくなるように、前記支持基板上に前記半導体多結晶膜を形成する工程を備えていることを特徴とするものである。【００１１】
本発明に係る放射線検出器の製造方法によれば、半導体多結晶膜の結晶粒径を個別電極側よりも支持基板側で小さくなるように、支持基板上に半導体多結晶膜を形成する工程を備えている。すなわち、半導体多結晶膜の結晶粒径は、個別電極側よりも支持基板側で小さい。先に形成される支持基板側の結晶粒径が小さいので、半導体多結晶膜の厚み方向に結晶粒界が縦断する貫通粒が形成されることを防止でき、半導体多結晶膜の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。【００１２】
また、本発明に係る放射線検出器の製造方法において、前記半導体多結晶膜の結晶粒径を前記個別電極側で画素ピッチよりも小さくなるように形成することが好ましい。これにより、複数の画素を結晶粒がまたぐことによる画素間のばらつきを低減することができる。【００１３】
また、本発明に係る放射線検出器の製造方法において、前記半導体多結晶膜の一例は、ＣｄＴｅまたはＣｄＺｎＴｅで構成されることである。これにより、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜の厚み方向に結晶粒界が縦断する貫通粒が形成されることを防止でき、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜の感度およびリーク電流のばらつきを低減させることができる。【００１４】
また、本発明に係る放射線検出器の製造方法の一例は、前記半導体多結晶膜を形成する工程は、前記支持基板上に第１多結晶膜域を形成する工程と、第１多結晶膜域上に第２多結晶膜域を形成する工程とを有し、前記第１多結晶膜域は、予め設定されたＣｌ量をドープしながら形成し、前記第２多結晶膜域は、前記第１多結晶膜域よりもドープさせるＣｌ量を少なくして、またはＣｌをドープさせずに形成することである。これにより、支持基板側の第１多結晶膜域の結晶粒を、個別電極側の第２多結晶膜域よりも小さくすることができる。【００１５】
また、本発明に係る放射線検出器の製造方法の一例は、前記半導体多結晶膜を形成する工程は、前記支持基板上に第１多結晶膜域を形成する工程と、第１多結晶膜域上に第２多結晶膜域を形成する工程とを有し、前記第１多結晶膜域は、前記第２多結晶膜域よりも低い温度で形成することである。これにより、支持基板側の第１多結晶膜域の結晶粒を、個別電極側の第２多結晶膜域よりも小さくすることができる。【００１６】
また、本発明に係る放射線検出器の製造方法の一例は、前記半導体多結晶膜を形成する工程は、前記支持基板上に第１多結晶膜域を形成する工程と、第１多結晶膜域上に第２多結晶膜域を形成する工程とを有し、前記第１多結晶膜域は、前記第２多結晶膜域よりも高い圧力で形成することである。これにより、支持基板側の第１多結晶膜域の結晶粒を、個別電極側の第２多結晶膜域よりも小さくすることができる。【００１７】
また、本発明に係る放射線検出器の製造方法において、前記半導体多結晶膜の結晶粒径を厚み方向に連続的に変化するように形成することが好ましい。これにより、半導体多結晶膜の結晶粒径を厚み方向、すなわち、支持基板側から個別電極側へ連続的に大きく変化するように形成することができる。この場合、半導体多結晶膜の厚み方向、すなわち生成された電荷の進行方向に粒径の段差がなく、電荷をスムーズに移動させることができるので、応答性または感度等がより良好となる。また、半導体多結晶膜中の応力を緩和できるので、支持基板の反りや半導体多結晶膜のクラック等を抑えることができる。【００１８】
また、本発明に係る放射線検出器は、放射線に感応して電荷を生成する半導体多結晶膜と、前記半導体多結晶膜の一方の面に設けられた支持基板と、前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、を備え、前記半導体多結晶膜の結晶粒径は、前記個別電極側よりも前記支持基板側で小さいことを特徴とするものである。【００１９】
本発明に係る放射線検出器によれば、半導体多結晶膜の結晶粒径は、個別電極側よりも支持基板側で小さい。先に形成される支持基板側の結晶粒径が小さいので、半導体多結晶膜の厚み方向に結晶粒界が縦断する貫通粒が形成されることを防止でき、半導体多結晶膜の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。【００２０】
また、本発明に係る放射線検出器において、前記半導体多結晶膜の結晶粒径は、前記個別電極側で画素ピッチよりも小さいことが好ましい。これにより、複数の画素を結晶粒がまたぐことによる画素間のばらつきを低減することができる。
【発明の効果】
【００２１】
本発明に係る放射線検出器およびその製造方法によれば、半導体多結晶膜の結晶粒径は、個別電極側よりも支持基板側で小さい。先に形成される支持基板側の結晶粒径が小さいので、半導体多結晶膜の厚み方向に結晶粒界が縦断する貫通粒が形成されることを防止でき、半導体多結晶膜の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。
【図面の簡単な説明】
【００２２】
【図１】実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示す縦断面図である。
【図２】実施例に係る対向基板を部分拡大した縦断面図である。
【図３】実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示すブロック図である。
【図４】実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造方法を示すフローチャートである。
【図５】近接昇華法の説明に供する図である。
【図６】従来のフラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示す縦断面図である。
【図７】多結晶の半導体層の厚み方向における貫通粒と複数の結晶粒との説明に供する図である。
【実施例１】
【００２３】
以下、図面を参照して本発明の実施例１を説明する。また、本実施例では、放射線検出器の一例として、フラットパネル型Ｘ線検出器（ＦＰＤ）について説明する。図１は、フラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示す縦断面図であり、図２は、対向基板を部分拡大した縦断面図である。図３は、フラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示すブロック図である。【００２４】
図１を参照する。ＦＰＤ１は、入射したＸ線に感応して電荷（電子−正孔対キャリア）を生成する多結晶の半導体層（以下、「半導体多結晶膜」とする）２を有する対向基板３と、生成された電荷を蓄積するとともに蓄積された電荷を読み出すアクティブマトリクス基板４とを備えている。【００２５】
対向基板３は、Ｘ線入射方向（図１中の符号ｘ）から順番に、半導体多結晶膜２を支持するとともに負のバイアス電圧Ｖｈを印加する共通電極として機能する支持基板５と、支持基板５の下面に形成され、半導体多結晶膜２への電荷（電子）の注入を阻止する電子注入阻止層６と、半導体多結晶膜２と、半導体多結晶膜２への電荷（正孔）の注入を阻止する正孔注入阻止層７と、電荷収集用の対向電極８と、が積層形成された構成となっている。なお、対向電極８は本発明の個別電極に相当する。【００２６】
すなわち、半導体多結晶膜２の一方の面には、電子注入阻止層６を介して支持基板５が設けられ、半導体多結晶膜２を挟んで支持基板５の反対側には、画素ごとにマトリクス状に分離して個別に対向電極８が設けられている。また、半導体多結晶膜２の結晶粒径９は、対向電極８側よりも支持基板５側で小さく（細かく）なるように構成されている。【００２７】
具体的には、図２に示すように、半導体多結晶膜２は、支持基板５側の小粒径多結晶域２ａと、この小粒径多結晶域２ａ以外である対向電極８側の大粒径多結晶域２ｂとで構成されている。小粒径多結晶域２ａは、電子注入阻止層６を介して支持基板５上に初め（先）に形成される多結晶域である。上述のように、半導体多結晶膜２の結晶粒径９は、対向電極８側よりも支持基板５側で小さくなるように構成されている。すなわち、支持基板５側と対向電極８側の半導体多結晶膜２のほぼ両端の結晶粒径９が、対向電極８側よりも支持基板５側で小さくなるように構成されている。なお、小粒径多結晶域２ａの結晶粒を符号１０ａで示し、大粒径多結晶域２ｂの結晶粒を符号１０ｂで示す。また、小粒径多結晶域２ａは本発明の第１多結晶膜域に相当し、大粒径多結晶域２ｂは本発明の第２多結晶膜域に相当する。【００２８】
半導体多結晶膜２の多結晶粒の（平均）結晶粒径９は、例えば、画素ピッチ（図２中の符号Ｐ）が１５０μｍの場合、支持基板５側で５０μｍ未満であり、対向電極８側、すなわち膜表面側で１５０μｍ未満（より望ましくは７５μｍ未満）である。ここで、対向電極８側を１５０μｍ未満の結晶粒径９にするのは、画素ピッチＰが１５０μｍであるためである。例えば、複数（例えば２つ）の対向電極８（分離した正孔注入阻止層７）に結晶粒がまたがって形成された場合、生成された電荷が、ある時は一方の対向電極８で収集され、またある時は他方の対向電極８で収集されることにより、画素間でばらつきが生じる。そのため、例えば、半導体多結晶膜２の結晶粒径９は、対向電極８側で画素ピッチＰよりも小さいことが好ましい。これにより、複数の画素を結晶粒がまたぐことによる画素間のばらつきを低減することができる。【００２９】
図１に戻る。一方、アクティブマトリクス基板４は、生成された電荷を蓄積するコンデンサ１１と、コンデンサ１１に蓄積された電荷を読み出すスイッチング素子として機能する薄膜トランジスタ（ＴＦＴ）１２と等を備えている。コンデンサ１１とＴＦＴ１２等は、絶縁基板１３上に形成されている。また、アクティブマトリクス基板４は、画素電極１４およびスルーホール１５を備えている。コンデンサ１１は、容量電極１６、絶縁膜１７およびグランド線１８とで構成されている。グランド線１８は、アースされ、または、予め設定された所定電圧が印加されている。ＴＦＴ１２は、容量電極１６および絶縁膜１７、データ線１９、ゲートチャネル２０、ゲート線２１で構成されている。また、絶縁膜２２は、画素電極１４と容量電極１６との間に形成されている。絶縁膜２３は保護膜として形成されている。【００３０】
対向基板３とアクティブマトリクス基板４は、対向基板３の対向電極８とアクティブマトリクス基板４の画素電極１４とがバンプ電極３１で接合されることにより、貼り合わされて構成されている。【００３１】
図１中の符号ＤＵは、Ｘ線検出素子を示しており、Ｘ線検出素子ＤＵでの検出が１画素に相当する。Ｘ線検出素子ＤＵは、２次元マトリクス状に配置され、例えば１５００×１５００個程度（２３０×２３０ｍｍ程度）で構成される。Ｘ線検出素子ＤＵは、図３に示すように、図示の便宜上３×３個で構成されている。コンデンサ１１およびＴＦＴ１２は、２次元マトリクス状に構成された３×３個のＸ線検出素子ＤＵに個別に設けられている。【００３２】
図３において、ゲート線２１は、行（Ｘ）方向のＸ線検出素子ＤＵで共通に接続するように構成されており、データ線１９は、列（Ｙ）方向のＸ線検出素子ＤＵで共通に接続するように構成されている。また、ゲート線２１は、ゲート駆動部３３と接続しており、データ線１９は、順番に電荷電圧変換アンプ３５、マルチプレクサ３７に接続している。ゲート駆動部３３、電荷電圧変換アンプ３５およびマルチプレクサ３７は、駆動制御部３９で制御されるようになっており、例えば図示しない外部装置からの信号で駆動される。【００３３】
次に、ＦＰＤ１の製造方法について、図４のフローチャートに沿って説明する。対向基板３とアクティブマトリクス基板４は、個別に作成される。ステップＳ０１〜Ｓ０４は、対向基板３を作成する工程を示す。ステップＳ１１、Ｓ１２は、アクティブマトリクス基板４を作成する工程とバンプ電極３１を形成する工程を示す。そして、ステップＳ２１の工程において、対向基板３とアクティブマトリクス基板４とが貼り合わせて一体となる。【００３４】
〔ステップＳ０１〕電子注入阻止層の形成
支持基板５上（図１では下側）に電子注入阻止層６を形成する。電子注入阻止層６は、ＺｎＴｅ（テルル化亜鉛）、Ｓｂ２Ｓ３（硫化アンチモン）、またはＳｂ２Ｔｅ３（アンチモンテルル）等のｐ型半導体で構成され、支持基板５上に昇華法、蒸着もしくはスパッタリング、化学析出法、または電析法等によって形成される。【００３５】
なお、支持基板５は、Ｘ線の吸収係数が小さなものが好ましく、例えば、グラファイトや、Ａｌ（アルミニウム）、ＳＵＳ（ステンレス）等の導電性材料で構成される。また、支持基板５がセラミック（Ａｌ２Ｏ３、ＡｌＮ）や、シリコン等の絶縁材料で構成される場合は、電子注入阻止層６を形成する前に、バイアス電圧Ｖｈを印加する共通電極（図示しない）を支持基板５上に形成し、形成された共通電極上に電子注入阻止層６を形成する。共通電極は、ＩＴＯ（酸化インジウムスズ）や、Ａｕ（金）、Ｐｔ（白金）、グラファイトなどの導電性材料から構成され、支持基板５上に蒸着法やスパッタリング等で形成される。【００３６】
〔ステップＳ０２〕半導体多結晶膜の形成
電子注入阻止層６上に半導体多結晶膜２を近接昇華法により形成する。半導体多結晶膜２は、例えばＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜で構成される。図５は、近接昇華法の説明に供する図である。【００３７】
蒸着チャンバ４１内には、ソースＳを置くための下部サセプタ４３が設けられている。ソースＳは、例えばＣｄＴｅの粉末材料の焼結体が用いられ、予め常圧かつ不活性雰囲気（例えばＡｒガス）中で加熱（例えば６９０℃）して焼結させておく。支持基板５は、半導体多結晶膜２を形成する蒸着面を下部サセプタ４３に向けた状態でスペーサ４５を介在させて蒸着チャンバ４１内の下部サセプタ４３上に載置される。蒸着チャンバ４１の上下部には、独立して温度を制御することが可能なヒータ４７，４９が設けられている。支持基板５とソースＳとを対向配置させた状態で、真空ポンプ５１を動作させて蒸着チャンバ４１内を減圧雰囲気（例えば２６０Ｐａ）にした後、上下部のヒータ４７，４９によりソースＳを加熱する（例えば基板温度５５０℃、ソース温度６５０℃）。これにより、ソースＳは昇華するとともに、電子注入阻止層６の蒸着面に付着して半導体多結晶膜２を形成する。【００３８】
また、半導体多結晶膜２の検出特性を向上させるため、半導体多結晶膜２には、任意の不純物をドープしてもよく、例えば、Ｚｎをドープすると、ワイドギャップ化することによりリーク電流を低減させることができる。また、適量のＣｌをドープすると、結晶粒径９を細かくする効果、または半導体多結晶膜２の結晶粒界等での電荷の流れ易さを示すキャリア走行性を改善し、感度および応答性を改善させる効果を有する。【００３９】
本工程では、半導体多結晶膜２の結晶粒径９を対向電極８側よりも支持基板５側で小さくなるように、支持基板５上に半導体多結晶膜２を形成する。具体的には、半導体多結晶膜２を形成する工程は、電子注入阻止層６を介して支持基板５上に小粒径多結晶域２ａを形成する工程と、小粒径多結晶域２ａ上に小粒径多結晶域２ａ以外の大粒径多結晶域２ｂを形成する工程とを有している。【００４０】
まず、電子注入阻止層６上に小粒径多結晶域２ａを形成する。小粒径多結晶域２ａは、予め設定されたＣｌ量（濃度）をドープしながら形成する。次に、小粒径多結晶域２ａ上に大粒径多結晶域２ｂを形成する。大粒径多結晶域２ｂは、Ｃｌをドープさせずに、または小粒径多結晶域２ａよりもドープさせるＣｌ量を少なくして形成する。なお、半導体多結晶膜２の結晶粒径９を対向電極８側で画素ピッチＰ（図２）よりも小さくなるように形成することが好ましい。【００４１】
Ｃｌドープは、粉末材料を焼結させたソースＳにＣｌを混入したり、蒸着チャンバ４１の外部から供給口５３を通して内部にＣｌを供給したりする。例えば、ソースＳとしては、ＣｄＴｅ、ＺｎＴｅ、およびＣｄＺｎＴｅの少なくとも１つを含む第１の材料と、ＣｄＣｌ２（塩化カドミウム）、およびＺｎＣｌ２（塩化亜鉛）の少なくとも１つを含む第２の材料との混合体を用いてもよい。また、例えば、蒸着チャンバ４１の外部から内部に、ＨＣｌ（塩化水素）、ＣＨＣｌ３（クロロホルム）などをアルゴン（Ａｒ）、窒素（Ｎ２）などの不活性ガスで希釈したＣｌ含有ガスを、供給口５３から流量を制御しながら供給してもよい。また、これらＣｌを混入したソースＳと、蒸着チャンバ４１の外部から内部に供給するＣｌ含有ガスとを組み合わせてもよい。【００４２】
また、半導体多結晶膜２は、図２中の符号６１に示すように、（平均）結晶粒径９が厚み方向２００に連続的（段階的）に変化するように形成されてもよい。具体的には、半導体多結晶膜２（小粒径多結晶域２ａおよび大粒径多結晶域２ｂ）の形成時にドープさせるＣｌ量（濃度）を、予め設定された量から直線的または曲線的に減少させることで実現させることができる。例えば、Ｃｌ含有ガスを供給する場合は、供給するＣｌ量（濃度）を予め設定された量から段階的に減少させたり、Ｃｌを混入させたソースＳの場合は、Ｃｌが成膜初期で無くなってしまう性質を利用してＣｌ量を減少させたり、また、これらを組み合わせてＣｌ量を段階的に減少させたりするようにしてもよい。【００４３】
このようにして半導体多結晶膜２は、近接昇華法により６００〜７００μｍ程度の厚みに形成する。半導体多結晶膜２がアズデポ（そのまま）の状態では、表面の凹凸が数百μｍと激しく、また、膜厚にばらつきを有する。そのため、半導体多結晶膜２の表面をアクティブマトリクス基板４との一体化接合のため、６００〜７００μｍの半導体多結晶膜２を形成し、その表面を平面研磨して平坦化しするとともに４００μｍ程度の厚みにする。なお、平面研磨後の４００μｍ程度の厚みにおいて、結晶粒径９を対向電極８側で画素ピッチＰよりも小さくする。【００４４】
〔ステップＳ０３〕正孔注入阻止層の形成
半導体多結晶膜２上（図１では下側）に正孔注入阻止層７を形成する。正孔注入阻止層７は、ＣｄＳ（硫化カドミウム）、ＺｎＳ（硫化亜鉛）、ＺｎＯ（酸化亜鉛）、またはＳｂ２Ｓ３（硫化アンチモン）等のｎ型半導体で構成され、昇華法、蒸着法、スパッタリング、化学析出法、または電析法等で形成される。正孔注入阻止層７は、必要に応じてパターニングして画素ごとに分離して形成する。但し、正孔注入阻止層７が高抵抗で隣接画素リークによる空間解像度低下などの弊害が無ければ、分離して形成しなくてもよい。【００４５】
なお、必要に応じて、電子注入阻止層６と正孔注入阻止層７との配置を交換した構成としてもよいし、また、電子注入阻止層６および正孔注入阻止層７のいずれか一方あるいは両方を形成しない構成としてもよい。【００４６】
〔ステップＳ０４〕対向電極の形成
正孔注入阻止層７上（図１では下側）に対向電極８を形成する。対向電極８は、ＩＴＯや、Ａｕ、Ｐｔ、グラファイトなどの導電材料から構成され、正孔注入阻止層７上に蒸着法やスパッタリング等で形成される。なお、必要に応じて、対向電極８を形成しない構成としてもよい。なお、この場合、バンプ電極３１が対向電極８として機能する。【００４７】
〔ステップＳ１１〕アクティブマトリクス基板の作成
ガラス等で構成される絶縁基板１３上にグランド線１８とゲート線２１とを形成し、それらを覆うように絶縁膜１７を形成する。グランド線１８およびゲート線２１は、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）等の金属膜で構成され、蒸着法またはスパッタリング等で形成される。絶縁膜１７は、ＳｉＮｘやＳｉＯｘで構成され、蒸着法等で形成される。また、絶縁膜１７は、無機膜の他にアクリルやポリイミド等で構成してもよい。【００４８】
ＴＦＴ１２を形成するために、ゲートチャネル２０を絶縁膜１７上に形成する。ゲートチャネル２０は、ａ−Ｓｉ（アモルファスシリコン）やｐ−Ｓｉ（ポリシリコン）を蒸着法で形成し、不純物を拡散させて例えばｎ＋層としたもので構成される。【００４９】
コンデンサ１１およびＴＦＴ１２を作成するために、容量電極１６とデータ線１９とを絶縁膜１７等上に形成し、それらを覆うように絶縁膜２２を形成する。また、絶縁膜２２にスルーホール１５を形成する。そして、絶縁膜２２およびスルーホール１５上に画素電極１４を形成し、画素電極１４で開口するように絶縁膜２３を形成する。画素電極１４、スルーホール１５、容量電極１６およびデータ線１９は、Ｔａ、Ａｌ、Ｔｉ（チタン）等の金属膜で構成される。これらの金属膜は、蒸着法またはスパッタリング等で形成される。絶縁膜２２，２３は、絶縁膜１７と同様に、ＳｉＮｘやＳｉＯｘで構成され、蒸着法等で形成される。【００５０】
〔ステップＳ１２〕バンプ電極の形成
ステップＳ１１で形成されたアクティブマトリクス基板４上にバンプ電極３１を形成する。バンプ電極３１は、導電性ペーストをスクリーン印刷することにより形成される。【００５１】
バンプ電極３１は、導電性ペーストで構成され、例えば、ゴムを主成分とした母材に、カーボンを主成分とした導電性材料と、常温で放置することにより有機物質が徐々に揮発して硬化する、あるいは空気中の水分と縮合反応して硬化するバインダー樹脂とを配合したもので構成される。この導電性ペーストに含まれる導電性材料については、導電性を有していれば、適宜材料を選択しても良い。また、例えば、母材の主成分をゴムと例示したが、その他の高分子材料でもよい。バインダー樹脂についても、必ずしも樹脂に限定されず、接着性および硬化性を有する素材の混合物であってもよい。【００５２】
また、導電性ペーストには、例えば、バインダー樹脂のように常温で放置することにより有機物質が徐々に揮発して硬化する、あるいは空気中の水分と縮合反応して硬化する素材が含まれていることが望ましいが、温度変化（１００℃程度まで）を与えることにより硬化する物質が含まれていてもよい。【００５３】
〔ステップＳ２１〕対向基板とアクティブマトリクス基板の貼り合わせ
対向基板３の対向電極８とアクティブマトリクス基板４の画素電極１４上に形成されたバンプ電極３１とを接合する。これにより、対向基板３とアクティブマトリクス基板４とが貼り合わされる。接合は、予め設定された所定の圧力を加えながら、常温放置、あるいは必要に応じて加熱することにより行われる。また、バンプ電極３１以外にも、異方導電性フィルム（ＡＣＦ）を用いて接合（接続）してもよい。【００５４】
以上の工程によりＦＰＤ１を製造する。なお、この他に、ゲート駆動部３３、電荷電圧変換アンプ３５、マルチプレクサ３７、および駆動制御部３９等が設けられる。【００５５】
次に、図１および図３を参照してＦＰＤ１の動作を説明する。Ｘ線管から照射されたＸ線は被検体を透過し、被検体を透過したＸ線がＦＰＤ１に入射する（Ｘ線管と被検体は共に図示しない）。ＦＰＤ１の半導体多結晶膜２にＸ線が入射されると、光導電効果により電荷が生成される。このとき、例えばグラファイト支持基板５には、負のバイアス電圧Ｖｈが印加されているので、半導体多結晶膜２で生成された電荷は、バンプ電極３１等を通じて画素ごとにコンデンサ１１に蓄積される。【００５６】
コンデンサ１１に蓄積された電荷は、ＴＦＴ１２の動作によりコンデンサ１１から読み出される。ゲート駆動部３３は、例えば図３の上側のゲート線２１から１行ずつ順番に信号を送信することで、ＴＦＴ１２を接続（ＯＮ）の状態にさせる。これにより、コンデンサ１１に蓄積された電荷がＴＦＴ１２を通じてデータ線１９に移動され、データ線１９を通じて電荷電圧変換アンプ３５に転送される。電荷電圧変換アンプ３５は、電荷を電圧に変換して電圧信号として出力し、マルチプレクサ３７に転送する。マルチプレクサ３７は、複数の電圧信号から１つの電圧信号を選択して出力する。出力された電圧信号に基づいて２次元のＸ線画像が取得される。【００５７】
本実施例に係るＦＰＤ１およびその製造方法によれば、半導体多結晶膜２の結晶粒径９を対向電極８側よりも支持基板５側で小さくなるように、支持基板５上に半導体多結晶膜２を形成する工程を備えている。すなわち、半導体多結晶膜２の結晶粒径９は、対向電極８側よりも支持基板５側で小さい。先に形成される支持基板５側の結晶粒径９が小さいので、半導体多結晶膜２の厚み方向２００に結晶粒界が縦断する貫通粒２０１（図７）が形成されることを防止でき、半導体多結晶膜２の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。【００５８】
半導体多結晶膜２の形成において、電子注入阻止層６を介して支持基板５上に初め（先）に形成される支持基板５側の結晶粒径９を、対向電極８側に形成される結晶粒径９よりも小さく（細かく）形成することで、貫通粒が形成されることを防止することができる。また、結晶粒を一度大きく成長させると、同等の大きさかそれよりも大きく成長するので、結晶粒を小さくすることは比較的に難しい。そこで、支持基板５上に初めに小さく結晶粒を形成することにより、貫通粒２０１の形成を防止するとともに結晶粒の大きさのコントロールを比較的容易に行える。【００５９】
また、半導体多結晶膜２を形成する工程は、支持基板５上に小粒径多結晶域２ａを形成する工程と、小粒径多結晶域２ａ上に大粒径多結晶域２ｂを形成する工程とを有し、小粒径多結晶域２ａは、予め設定されたＣｌ量（濃度）をドープしながら形成し、大粒径多結晶域２ｂは、Ｃｌをドープさせずに、または小粒径多結晶域２ａよりもドープさせるＣｌ量を少なくして形成する。これにより、支持基板５側の小粒径多結晶域２ａの結晶粒を、対向電極８側の大粒径多結晶域２ｂよりも小さくすることができる。【００６０】
また、半導体多結晶膜２の結晶粒径９は、厚み方向２００に連続的に変化するように形成される。これにより、半導体多結晶膜２の結晶粒径９を厚み方向２００、すなわち、支持基板５側から対向電極８側へ連続的に大きく変化するように形成することができる。この場合、半導体多結晶膜２の厚み方向２００、すなわち生成された電荷の進行方向に粒径の段差がなく、電荷をスムーズに移動させることができるので、応答性または感度等がより良好となる。また、半導体多結晶膜２中の応力を緩和できるので、支持基板５の反りや半導体多結晶膜２のクラック等を抑えることができる。
【実施例２】
【００６１】
次に、本発明の実施例２を説明する。実施例１において、半導体多結晶膜２の小粒径多結晶域２ａは、予め設定されたＣｌ量（濃度）をドープしながら形成し、大粒径多結晶膜域２ｂは、Ｃｌをドープさせずに、または小粒径多結晶域２ａよりもドープさせるＣｌ量を少なくして形成している（図１および図２）。しかしながら、実施例２では、小粒径多結晶域２ａは、大粒径多結晶膜域２ｂよりも低い温度で形成する。なお、実施例１と重複する部分の説明は省略する。【００６２】
上述のように、半導体多結晶膜２を形成する工程は、電子注入阻止層６を介して支持基板５上に小粒径多結晶域２ａを形成する工程と、小粒径多結晶域２ａ上に小粒径多結晶域２ａ以外の大粒径多結晶域２ｂを形成する工程とを有している。ここで、小粒径多結晶域２ａは、大粒径多結晶膜域２ｂよりも低い温度で形成される。例えば、５５０〜６５０℃の範囲で小粒径多結晶域２ａを先に形成し、図５に示すヒータ４７，４９の温度を高くして６００〜７００℃の範囲で大粒径多結晶膜域２ｂを形成する。なお、この場合、例えば、小粒径多結晶域２ａを基板温度５５０℃、ソース温度６５０℃で形成し、大粒径多結晶膜域２ｂを基板温度６００℃、ソース温度７００℃で形成する。【００６３】
また、半導体多結晶膜２は、結晶粒径９が厚み方向２００に連続的に変化するように形成されてもよい。すなわち、ヒータ４７，４９により加熱する成膜温度を、予め設定された（低い）温度から直線的または曲線的に連続的（段階的）に高くするように変化させることで半導体多結晶膜２を形成する。【００６４】
本実施例に係るＦＰＤ１およびその製造方法によれば、半導体多結晶膜２を形成する工程は、支持基板５上に小粒径多結晶域２ａを形成する工程と、小粒径多結晶域２ａ上に大粒径多結晶域２ｂを形成する工程とを有し、小粒径多結晶域２ａは、大粒径多結晶域２ｂよりも低い温度で形成する。これにより、支持基板５側の小粒径多結晶域２ａの結晶粒を、対向電極８側の大粒径多結晶域２ｂよりも小さくすることができる。【００６５】
また、半導体多結晶膜２の結晶粒径９は、厚み方向２００に連続的に変化するように形成される。これにより、半導体多結晶膜２の結晶粒径９を厚み方向２００、すなわち、支持基板５側から対向電極８側へ連続的に大きく変化するように形成することができる。
【実施例３】
【００６６】
次に、本発明の実施例３を説明する。実施例１または２において、半導体多結晶膜２の形成の際に、Ｃｌドープ量や温度を変化させて小粒径多結晶域２ａおよび大粒径多結晶膜域２ｂを形成している（図１および図２）。しかしながら、実施例３では、小粒径多結晶域２ａは、大粒径多結晶膜域２ｂよりも高い圧力（真空度の低い）で形成する。なお、実施例１および２と重複する部分の説明は省略する。【００６７】
上述のように、半導体多結晶膜２を形成する工程は、電子注入阻止層６を介して支持基板５上に小粒径多結晶域２ａを形成する工程と、小粒径多結晶域２ａ上に小粒径多結晶域２ａ以外の大粒径多結晶域２ｂを形成する工程とを有している。ここで、小粒径多結晶域２ａは、大粒径多結晶膜域２ｂよりも高い圧力で形成する。例えば、２torrを基準として、５torrまたは１０torrで小粒径多結晶域２ａを先に形成し、図５に示す真空ポンプ５１を動作させて圧力を低くして０．５torrまたは１torrで大粒径多結晶膜域２ｂを形成する。なお、１torr＝１３０Ｐａである。【００６８】
また、半導体多結晶膜２は、結晶粒径９が厚み方向２００に連続的に変化するように形成されてもよい。すなわち、真空ポンプ５１により減圧雰囲気の成膜圧力を、予め設定された（高い）圧力から直線的または曲線的に連続的（段階的）に低くする（真空度を高くする）ように変化させることで半導体多結晶膜２を形成する。【００６９】
本実施例に係るＦＰＤ１およびその製造方法によれば、半導体多結晶膜２を形成する工程は、支持基板５上に小粒径多結晶域２ａを形成する工程と、小粒径多結晶域２ａ上に大粒径多結晶域２ｂを形成する工程とを有し、小粒径多結晶域２ａは、大粒径多結晶域２ｂよりも高い圧力で形成する。これにより、支持基板５側の小粒径多結晶域２ａの結晶粒を、対向電極８側の大粒径多結晶域２ｂよりも小さくすることができる。【００７０】
また、半導体多結晶膜２の結晶粒径９は、厚み方向２００に連続的に変化するように形成される。これにより、半導体多結晶膜２の結晶粒径９を厚み方向２００、すなわち、支持基板５側から対向電極８側へ連続的に大きく変化するように形成することができる。【００７１】
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。【００７２】
（１）上述した実施例では、半導体多結晶膜２は、ＣｄＴｅまたはＣｄＺｎＴｅ、すなわち、ＣｄＴｅ系半導体またはＣｄＺｎＴｅ系半導体の多結晶膜で構成されていた。しかしながら、半導体多結晶膜２は、ＣｄＴｅ系半導体またはＣｄＺｎＴｅ系半導体の多結晶膜以外でも応用可能である。【００７３】
（２）上述した実施例および変形例（１）では、半導体多結晶膜２は、検出対象の放射線として、Ｘ線に感応して電荷を生成していた。しかしながら、Ｘ線に限らず、例えばγ線または光（可視光や紫外線、赤外線等）であってもよい。この場合、ＦＰＤ１は、Ｘ線、γ線および光の全てを検出することが可能であるが、Ｘ線、γ線および光の少なくともいずれか１つを検出する構成であってもよい。【００７４】
（３）上述した実施例および各変形例では、図３に示すように、２次元状のＸ線像を検出するものであったが、Ｘ線検出素子ＤＵが１列に並ぶだけの１次元のＸ線像を検出するものであってもよい。【００７５】
（４）上述した実施例および各変形例では、半導体多結晶膜２の形成の際に、Ｃｌドープ量や温度、圧力を個別に変化させていた。しかしながら、それらを組み合わせて半導体多結晶膜２を形成してもよい。すなわち、Ｃｌドープ量、温度および圧力の少なくとも１つの条件を変化させて半導体多結晶膜２を形成してもよい。
【符号の説明】
【００７６】
１    …  フラットパネル型Ｘ線検出器（ＦＰＤ）
２    …  多結晶の半導体層（半導体多結晶膜）
３    …  対向基板
４    …  アクティブマトリクス基板
５    …  支持基板
８    …  対向電極
９    …  結晶粒径
４１  …  蒸着チャンバ
４７，４９  …  ヒータ
５１  …  真空ポンプ
５３  …  供給口
２００  …  厚み方向
２０１  …  貫通粒
２０２  …  複数の結晶粒
Ｐ    …画素ピッチ
【図１】
2013094099.tif 000003
【図２】
2013094099.tif 000004
【図３】
2013094099.tif 000005
【図４】
2013094099.tif 000006
【図５】
2013094099.tif 000007
【図６】
2013094099.tif 000008
【図７】
2013094099.tif 000009
【手続補正書】
【提出日】平成27年1月28日(2015.1.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
放射線に感応して電荷を生成する半導体多結晶膜と、
前記半導体多結晶膜の一方の面に設けられた支持基板と、
前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、
を備えた放射線検出器の製造方法において、
前記半導体多結晶膜の厚み方向の複数の結晶粒に関し、結晶粒径を前記個別電極側よりも前記支持基板側で小さくなるように、前記支持基板上に前記半導体多結晶膜を形成する工程を備えていることを特徴とする放射線検出器の製造方法。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
放射線に感応して電荷を生成する半導体多結晶膜と、
前記半導体多結晶膜の一方の面に設けられた支持基板と、
前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、を備え、
前記半導体多結晶膜の厚み方向の複数の結晶粒に関し、結晶粒径は、前記個別電極側よりも前記支持基板側で小さいことを特徴とする放射線検出器。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
このような知見に基づく本発明は、次のような構成をとる。すなわち、本発明に係る放射線検出器の製造方法は、放射線に感応して電荷を生成する半導体多結晶膜と、前記半導体多結晶膜の一方の面に設けられた支持基板と、前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、を備えた放射線検出器の製造方法において、前記半導体多結晶膜の厚み方向の複数の結晶粒に関し、結晶粒径を前記個別電極側よりも前記支持基板側で小さくなるように、前記支持基板上に前記半導体多結晶膜を形成する工程を備えていることを特徴とするものである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に係る放射線検出器の製造方法によれば、半導体多結晶膜の厚み方向の複数の結晶粒に関し、結晶粒径を個別電極側よりも支持基板側で小さくなるように、支持基板上に半導体多結晶膜を形成する工程を備えている。すなわち、半導体多結晶膜の結晶粒径は、個別電極側よりも支持基板側で小さい。先に形成される支持基板側の結晶粒径が小さいので、半導体多結晶膜の厚み方向に結晶粒界が縦断する貫通粒が形成されることを防止でき、半導体多結晶膜の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
また、本発明に係る放射線検出器は、放射線に感応して電荷を生成する半導体多結晶膜と、前記半導体多結晶膜の一方の面に設けられた支持基板と、前記半導体多結晶膜を挟んで前記支持基板の反対側に画素ごとにマトリクス状に設けられた個別電極と、を備え、前記半導体多結晶膜の厚み方向の複数の結晶粒に関し、結晶粒径は、前記個別電極側よりも前記支持基板側で小さいことを特徴とするものである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
本発明に係る放射線検出器によれば、半導体多結晶膜の厚み方向の複数の結晶粒に関し、結晶粒径は、個別電極側よりも支持基板側で小さい。先に形成される支持基板側の結晶粒径が小さいので、半導体多結晶膜の厚み方向に結晶粒界が縦断する貫通粒が形成されることを防止でき、半導体多結晶膜の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
本発明に係る放射線検出器およびその製造方法によれば、半導体多結晶膜の厚み方向の複数の結晶粒に関し、結晶粒径は、個別電極側よりも支持基板側で小さい。先に形成される支持基板側の結晶粒径が小さいので、半導体多結晶膜の厚み方向に結晶粒界が縦断する貫通粒が形成されることを防止でき、半導体多結晶膜の感度およびリーク電流のばらつきを低減させることができる。その結果、各画素の感度およびリーク電流が均一に揃い、画素ノイズの低い、診断上視認性の優れた放射線画像を取得することができる。
【国際調査報告】
2013094099.tif 000010
2013094099.tif 000011
2013094099.tif 000012
2013094099.tif 000013