(57)【要約】  チャネル移動度を低下させることなく、Vthを高くすることが出来るSiC-MOSFET製造方法を提供するために、ゲート絶縁膜を形成する前に、（ａ）炭化珪素基板を、プラズマ酸化に代表される低温酸化法で酸化して、シリコン酸化膜を形成する。次いで（ｂ）前記シリコン酸化膜の除去をする。前記（ａ）及び（ｂ）の工程を一回以上繰り返した後、（ｃ）ゲート絶縁膜を形成する。
2013145022.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素層の上にゲート酸化膜を備えた炭化珪素半導体装置の製造方法において、
前記炭化珪素層上にキャップ材を形成した後、アニールをする工程と、
前記キャップ材を除去した後に熱酸化温度よりも低温の酸化法による犠牲酸化膜を形成する工程と、
前記犠牲酸化膜を除去した後に、ゲート酸化膜を形成する工程とを備えた炭化珪素半導体装置の製造方法。
【請求項２】
請求項１において、
前記キャップ材は炭素膜であることを特徴とする炭化珪素半導体装置の製造方法。
【請求項３】
請求項２において、
前記キャップ材を形成する前に、不純物イオンを注入する工程を備え、
前記アニールは、前記不純物イオンを活性する温度以上でなされることを特徴とする炭化珪素半導体装置の製造方法。
【請求項４】
請求項３において、
前記ソース領域の不純物濃度と前記ベース領域の不純物濃度とが異なるように前記不純物イオンが注入され、
前記犠牲酸化膜の膜厚が3nm以上30nm以下であることを特徴とする炭化珪素半導体装置の製造方法。
【請求項５】
請求項２において、
前記犠牲酸化膜は500度以下で形成することを特徴とする炭化珪素半導体装置の製造方法。
【請求項６】
請求項５において、
前記犠牲酸化膜はプラズマ酸化で形成することを特徴とする炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置の製造方法で用いる犠牲酸化膜に関するものである。
【背景技術】
【０００２】
このSiC-MOSFETの一般的な製造方法について説明する。まず、SiC基板上にSiCのエピタキシャル層を形成し、ドレイン領域、ベース領域、ソース領域にドーパントとなる不純物をイオン注入する。次にイオン注入した不純物を活性化アニールする。アニール時には、SiC基板のSiが昇華しないようにキャップ材として、例えば耐熱性に優れた炭素膜を堆積させ、1600℃以上の温度で熱処理する。その後、キャップ材の炭素層を酸素プラズマアッシングや酸素雰囲気中でSiC基板が殆ど酸化されない、例えば900℃前後の熱処理により除去する。しかし、キャップ材と基板が反応し、形成される炭素化合物を完全には除去しきれない。この炭素化合物は、ゲート絶縁膜信頼性の劣化要因となる。そのため、ゲート絶縁膜を形成する界面を高温で熱酸化し、シリコン酸化膜（犠牲酸化膜）を形成した後、そのシリコン酸化膜を希釈フッ酸で除去する、いわゆる犠牲酸化を行うことで、反応した炭素化合物を除去する方法が一般に用いられている。その後、ゲート絶縁膜工程、シリサイド電極工程、層間絶縁膜形成工程を経てSiC-MOSFETが完成する。【０００３】
このように形成されるSiC-MOSFETの多くはVthが低く、ノーマリーオンとなる。しかし、現状のSi-IGBTの閾値電圧(Vth)は約5〜5.5Vであり、これをSiC-MOSFETで置き換えるためには5V以上の閾値電圧(Vth)が要求される。Vthを高くする手段として、例えば、チャネルが形成されるベース領域のドーパント濃度を濃くする方法がある。【０００４】
一方、低損失なデバイスを実現するためには移動度を向上させて、オン抵抗を低くすることが重要である。しかし、現状のSiC-MOSFETでは、シリコン酸化膜/炭化珪素のいわゆるMOS界面に多数の界面準位が存在するため、チャネル移動度が低くなる。そのため、MOS界面特性を向上させ、チャネル移動度を高くする必要がある。チャネル移動度を高くする手段として、例えば、ゲート酸化膜に堆積酸化膜を適用して、酸窒化処理をする方法がある(非特許文献１)。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】M. Noborio, J. Suda, S. Beljakowa, M. Krieger, and T. Kimoto, phys. stat. sol. (a) 206, 2374 (2009)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記方法でVthやチャネル移動度を高くした場合には以下に説明する技術課題が存在する。【０００７】
Vthを高くするために、チャネルが形成されるベース領域のドーパント濃度を濃くする方法では、Vthは高く出来るが、高い不純物濃度の影響でチャネル移動度が低下してしまう。【０００８】
チャネル移動度を向上させるために、ゲート酸化膜に堆積酸化膜を適用して、酸窒化処理をする方法では、チャネル移動度は向上するが、Vthが低下してしまう。【０００９】
本発明の目的は、高いチャネル移動度と高いＶｔｈを両立したＳｉＣ-ＭＯＳＦＥＴを提供することである。
【課題を解決するための手段】
【００１０】
我々はゲート絶縁膜を形成する前の犠牲酸化工程を色々と検討した結果、高温の熱酸化の代わりに、プラズマ酸化を行うことでVthが高くなることを見出した。すなわち、従来の熱酸化による犠牲酸化をプラズマ酸化に置き換えることでSiC-MOSFETのチャネル移動度を低下させることなく、5V以上のVthを得ることが出来る。【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。【００１２】
すなわち、本発明による半導体装置の製造方法は、ゲート絶縁膜を形成する前に、（ａ）炭化珪素基板を、プラズマ酸化に代表される低温酸化法で酸化して、シリコン酸化膜を形成する。次いで（ｂ）前記シリコン酸化膜の除去をする。前記（ａ）及び（ｂ）の工程を一回以上繰り返した後、（ｃ）ゲート絶縁膜を形成する。
【発明の効果】
【００１３】
本発明によれば、高いチャネル移動度と高いＶｔｈを両立したＳｉＣ-ＭＯＳＦＥＴを提供することである。
【図面の簡単な説明】
【００１４】
【図１】実施例１における炭化珪素半導体装置の断面図である。
【図２（ａ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｂ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｃ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｄ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｅ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｆ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｇ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｈ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｉ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｊ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図２（ｋ）】実施例１における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図３】実施例１における炭化珪素半導体装置のドレイン電流のゲート電圧依存性を、比較例とともに示す図である。
【図４】実施例１における炭化珪素半導体装置のチャネル移動度のゲート電圧依存性を、比較例とともに示す図である。
【図５】実施例１における炭化珪素半導体装置のチャネル移動度のピーク値とゲート閾値電圧との関係を、比較例とともに示す表である。
【図６】実施例２における炭化珪素半導体装置の断面図である。
【図７（ａ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｂ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｃ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｄ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｅ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｆ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｇ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｈ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｉ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【図７（ｊ）】実施例２における炭化珪素半導体装置の製造工程の一部を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例を図面に基づいて詳細に説明する。
【００１６】
なお、実施例を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。特に異なる実施例間で機能が対応するものについては、形状、不純物濃度や結晶性等で違いがあっても同じ符号を付すこととする。
【００１７】
以下では、ゲート絶縁膜を形成する界面に対して酸化を行ってシリコン酸化膜を形成し、そのシリコン酸化膜を希釈フッ酸で除去し、上記処理を一回以上繰り返す工程を「犠牲酸化」と呼称する。
【００１８】
実施例1と実施例2では、図１と図６に示すような、いわゆるＭＯＳ（Metal-Oxide-Semiconductor）構造を備えた炭化珪素半導体装置について説明する。
【００１９】
図１と図６にＭＯＳ構造を備えた半導体装置への適用例を示す。図１はソース２３とドレイン２４を基板表面と平行な方向に配置した（以下、横ＭＯＳ）構造、図６はソース２３とドレイン２６を基板表面と垂直な方向に配置した（以下、縦ＭＯＳ）構造である。
【実施例１】
【００２０】
［横ＭＯＳ構造］
図１において、炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴは、炭化珪素基板１０と、炭化珪素基板１０上に形成された炭化珪素層２０と、炭化珪素層２０上に形成された絶縁膜３２と、絶縁膜３２上に形成されたゲート電極４２と、炭化珪素層２０上に形成されたソース電極５１およびドレイン電極５２およびベースコンタクト電極５３とを有する。【００２１】
炭化珪素層２０は、炭化珪素エピタキシャル層２１と、イオン注入領域またはエピタキシャル層であるベース領域２２と、イオン注入領域であるソース領域２３とドレイン領域２４とベースコンタクト領域２５から形成される。【００２２】
ここで、ｎ型としたい領域へ注入する不純物は、例えば窒素(Ｎ)イオンを、ｐ型としたい領域へ注入する不純物は、例えばボロン(Ｂ)またはアルミニウム(Ａｌ)イオンを用いる。図１(a)ではｐ型のベース領域２２の内部に、トランジスタのソース領域２３とドレイン領域２４となるｎ+領域とｐ+型のベースコンタクト領域２５が形成されている。【００２３】
炭化珪素層２０の表面には、ゲート絶縁膜３２とソース電極５１とドレイン電極５２とベースコンタクト電極５３が形成されている。【００２４】
ソース電極５１、ドレイン電極５２、ベースコンタクト電極５３はそれぞれソース領域２３、ドレイン領域２４、ベースコンタクト領域２５と接続されている。【００２５】
炭化珪素層２０上のゲート絶縁膜３２を介して、ソース領域２３およびドレイン領域２４の一部を覆うように、ゲート電極４２が形成されている。【００２６】
［横ＭＯＳ構造の製造方法］
次に上記横MOS構造の製造方法について説明する。【００２７】
図２(a)から図２(k)は、本実施例１の横ＭＯＳトランジスタを製造する際の各工程における断面図である。なお、前記断面図は、煩雑さを避けるため、当該工程における主要部位の構成のみを示すもので、正確な断面図には相当しない。 
まず、図２(a)に示すように、n型炭化珪素基板１０の上に炭化珪素エピタキシャル層２１を積層した。【００２８】
次に、図２(b)に示すように、炭化珪素エピタキシャル層２１の表層部に、Ａｌイオンを注入し、ｐ型ベース領域２２を形成した。なお、ベースコンタクト領域２５に注入するイオンはBイオンでも良く、炭化珪素エピタキシャル層２１の上にｐ型の炭化珪素エピタキシャル層をさらに成膜してｐ型ベース領域２２としてもよい。【００２９】
次に、ソース領域２３、ドレイン領域２４にイオン注入するためにマスクをして、図２(c)に示すように、ソース領域２３、ドレイン領域２４に、Ｎイオンを注入した。その後、上記マスクを除去した。【００３０】
次に、ベースコンタクト領域２５にイオン注入するためにマスクをして、図２(d)に示すように、ベースコンタクト領域２５に、Ａｌイオンを注入した。なお、ベースコンタクト領域２５に注入するイオンはBイオンでも良い。その後、上記マスクを除去した。【００３１】
続いて、図２(e)に示すように、炭化珪素基板１０および炭化珪素層２０の周囲に不純物活性化アニールのキャップ材として炭素膜６０を堆積させた。その後、例えば1600から1800℃の温度で不純物活性化アニールを行う。本実施例では不純物活性化アニールを1700℃で60秒間行った。【００３２】
次に、図２(f)に示すように、キャップ材の炭素層を酸素プラズマアッシングにより除去した。この時、キャップ材の炭素と基板が反応して形成された炭素化合物を完全には除去しきれないため、プラズマ酸化による犠牲酸化を行った。具体的には、所定の洗浄を行った後、図２(g)に示すように、炭化珪素層２０の表面をプラズマ酸化して、酸化膜３１を形成する。そして、その後酸化膜３１を希釈フッ酸によって除去する。上記工程、いわゆる犠牲酸化工程を、１回以上繰り返し行う。犠牲酸化工程において炭化珪素層２０の除去厚さが、薄いと前記炭素化合物を除去しきれず、厚いとイオン注入領域の不純物濃度に影響が出るため3nm〜30nmが好ましい。従来の熱酸化を用いる犠牲酸化工程では、イオン注入領域であるソース領域２３とドレイン領域２４とベースコンタクト領域２５と炭化珪素エピタキシャル層２１ではそれぞれ酸化レートが異なるため、炭化珪素層２０とゲート酸化膜３２の界面に段差が生じる。この段差はゲート絶縁膜に対する電界集中等のデバイス特性劣化に繋がる。本発明のプラズマ酸化を用いる手法では段差の無い均一な界面を形成することが出来、良好なデバイス特性が得られる。本実施例では、前記酸化膜３１の形成に500℃以下の温度でICP(Inductive Coupled Plasma)法によるプラズマ酸化を用いた。本実施例では、上記工程、いわゆる犠牲酸化を繰り返し行い、犠牲酸化によって炭化珪素層２０の除去された厚さが、例えば10nmになるようにした。【００３３】
次に、図２(h)に示すように、前記半導体基板上にゲート酸化膜３２を形成する。本実施例では厚さ50nmの堆積酸化膜を形成し、酸窒化処理を1300℃で30分間行った。【００３４】
続いて、図２(i)に示すように、厚さ200ｎｍのｎ型多結晶シリコン膜からなるゲート材料膜４１を堆積した。【００３５】
続いて、図２(j)に示すように、レジストをマスクにゲート材料膜４１をエッチングし、ＭＯＳトランジスタのゲート電極４２を形成した。【００３６】
続いて、図２(k)に示すように、ソース領域２３、ドレイン領域２４、ベースコンタクト領域２５の上に位置するゲート材料膜にスルーホールを形成し、ソース領域２３、ドレイン領域２４、ベースコンタクト領域２５へ、それぞれ、ソース電極５１、ドレイン電極５２、ベースコンタクト電極５３のコンタクトを形成する工程（シリサイド化工程も含む）、配線を形成する工程を行い図１の半導体装置が完成する。【００３７】
［SiC-MOSFETのデバイス評価］
図３〜５に、犠牲酸化にプラズマ酸化を用いた仕様（以下、プラズマ酸化仕様と略す。）と、参考として犠牲酸化に従来の熱酸化法を用いた仕様（以下、熱酸化仕様と略す。）のSiC-MOSFETのデバイス評価結果を示す。【００３８】
図３に実施例１における炭化珪素半導体装置のドレイン電流のゲート電圧依存性(IdVg特性)を示す。「Thermal Oxidation」が熱酸化膜を用いた場合、「Plasma Oxidation」がプラズマ酸化膜を用いた場合の特性線である。図３に示すように、プラズマ酸化仕様のVthは熱酸化仕様よりも高くなった。具体的に示すと、熱酸化仕様はVth=4.3Vでありプラズマ酸化仕様はVth=6.6Vと、プラズマ酸化仕様の方が約2.3V高くなった。【００３９】
図４に実施例１における炭化珪素半導体装置のチャネル移動度μのゲート電圧依存性を示す。「Thermal Oxidation」が熱酸化膜を用いた場合、「Plasma Oxidation」がプラズマ酸化膜を用いた場合の特性線である。図４の横軸はゲート電圧Vgからゲート閾値電圧Vthを引いた値である。図４に示すように、チャネル移動度の最大値は熱酸化仕様ではμ=21.8 ｃm2/V・sであり、プラズマ酸化仕様はμ=21.1ｃm2/V・sと、前記２仕様間での差異は殆ど無い。【００４０】
図５にVthとチャネル移動度μの値を纏めた表を示す。「Thermal Oxidation」が熱酸化膜を用いた場合、「Plasma Oxidation」がプラズマ酸化膜を用いた場合のデータである。図５を見て判るように、プラズマ酸化仕様は、熱酸化仕様に比べて、チャネル移動度は殆ど変わらずにVthが約2.3V高くなった。  このように、通常のＭＯＳトランジスタを製造する工程において、従来の熱酸化による犠牲酸化膜を、プラズマ酸化膜に置き換えることで、SiC-MOSFETのチャネル移動度を変動させることなく（熱酸化膜と同程度の移動度を保持）、Vthを高くすることが可能となることがわかる。【００４１】
また本実施例１では、ｎ型炭化珪素単結晶の半導体基板を用いたが、ｐ型炭化珪素基板を用いても良い。この場合は、ＭＯＳ構造を形成するための各領域への不純物イオン打ち込みの極性を逆にすることでＭＯＳ構造を形成することができる。
【実施例２】
【００４２】
以下は、図６に示した縦ＭＯＳ構造への適用について述べる。ただし、実施例１に示した部材と同一部材の繰り返しの説明は省略する。【００４３】
［縦MOS構造］
図６において、炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴは、炭化珪素基板１０と、炭化珪素基板１０の内部に形成されたイオン注入領域である裏面コンタクト領域２６と、裏面コンタクト領域２６上に形成されたドレイン電極５４と、炭化珪素基板１０上に形成されたドレイン電極５４及び炭化珪素層２０と、炭化珪素層２０上に形成された絶縁膜３２と、絶縁膜３２上に形成されたゲート電極４２と、炭化珪素層２０上に形成されたソースベースコンタクト共通電極５５を有する。炭化珪素層２０は、炭化珪素エピタキシャル層２１と、イオン注入領域であるベース領域２２、ソース領域２３から形成される。【００４４】
ここで、ｎ型としたい領域へ注入する不純物は、例えば窒素（N）イオンを、ｐ型としたい領域へ注入する不純物は、例えばボロン（B）または、アルミニウム（Al）イオンを用いる。例えば図では炭化珪素基板１０の内部にｐ+型の裏面コンタクト領域２６が形成され、実施例１と同様にｎ＋型のソース領域２３が形成されている。【００４５】
炭化珪素層２０の表面には、ゲート絶縁膜３２とソースベースコンタクト共通電極５５が形成されている。炭化珪素層２０の裏面には、ドレイン電極５４が形成されている。【００４６】
ソースベースコンタクト共通電極５５はベース領域２２とソース領域２３に接続されている。ドレイン電極５４は裏面コンタクト領域２６と接続されている。【００４７】
炭化珪素層２０上のゲート絶縁膜３２を介して、ｎ型ソース領域２３の一部を覆うように、ゲート電極４０が形成されている。【００４８】
［縦MOS構造の製造方法］
次に上記縦MOS構造の製造方法について説明する。ただし、実施例１に示した製造方法と同一の製造方法の繰り返しの詳細な説明は省略する。図７(a)から図７(j)は、本実施例２の縦ＭＯＳトランジスタを製造する際の各工程における断面図である。なお、前記断面図は、煩雑さを避けるため、当該工程における主要部位の構成のみを示すもので、正確な断面図には相当しない。 
まず、図７(a)に示すように、炭化珪素エピタキシャル層２１を積層した。【００４９】
次に、図７(b)、図７(c)、図７(d)に示すように、ｐ型ベース領域２２とｎ型ソース領域２３と裏面コンタクト領域２６にイオンを注入した。また、注入に用いるイオン種は裏面コンタクト領域２６では、Ａｌイオンを注入し、ｐ型ベース領域２２とｎ型ソース領域２３は実施例1と同様である。なお、裏面コンタクト領域２６に注入するイオンはBイオンでも良い。【００５０】
続いて、図７(e)に示すように、炭化珪素基板１０および炭化珪素層２０の表面に炭素膜60を堆積させた後、例えば1600から1800℃の温度で不純物活性化用のアニールを行った。【００５１】
次に、キャップ材の炭素層を酸素プラズマアッシングにより除去した。この時、キャップ材の炭素と基板が反応して形成された炭素化合物を完全には除去しきれないため、図７(f)に示すように、プラズマ酸化による犠牲酸化を行った。具体的には、所定の洗浄を行った後、炭化珪素層２０の表面をプラズマ酸化して、酸化膜３１を形成し、酸化膜３１を希釈フッ酸によって除去する。また、熱酸化による犠牲酸化を用いると表面が酸化されると同時に裏面も酸化される。そのため、裏面コンタクト領域２６にイオン注入する際に犠牲酸化によって除去される厚さを考慮し、イオン注入しなければならなかった。上記プラズマ酸化による犠牲酸化を用いると、裏面の酸化が殆ど無い。従って、裏面コンタクト領域２６にイオン注入する際に犠牲酸化による除去を考慮する必要がなく、裏面の最表面付近に電極とコンタクトさせたい濃度でイオン注入すればよい。この効果により、電極と良好なコンタクトを取るのが容易となる。【００５２】
次に、図７(g)に示すように、前記半導体基板上にゲート酸化膜３２を形成する。本実施例では厚さ50nmの堆積酸化膜を形成し、酸窒化処理を1300℃で30分間行った。【００５３】
続いて、図７(h)(i)に示すように、ゲート材料膜４１を堆積し、ゲート材料膜４１をエッチングし、ＭＯＳトランジスタのゲート電極４２を形成した。【００５４】
続いて、図７(j)に示すように、ベース領域２２とソース領域２３の境界にスルーホールを形成し、ベース領域２２とソース領域２３の境界、裏面コンタクト領域２６へ、それぞれ、ソースベースコンタクト共通電極５５、ドレイン電極５４のコンタクトを形成する工程（シリサイド化工程も含む）、配線を形成する工程を行い図６の半導体装置が完成する。【００５５】
本実施例２の構成および製造方法によっても、実施例１と同様に、縦MOS構造のMOSトランジスタにおけるゲート絶縁膜下部の形成方法だけを変更することで、移動度を変動させることなく、Vthを上げることが可能である。
【符号の説明】
【００５６】
１０…炭化珪素基板、２０…炭化珪素層、２１…炭化珪素エピタキシャル層、２２…ベース領域、２３…ソース領域、２４…ドレイン領域、２５…ベースコンタクト領域、２６…裏面コンタクト領域、３１…犠牲酸化膜、３２…ゲート絶縁膜、４１…ゲート材料膜、４２…ゲート電極、５１…ソース電極、５２…ドレイン電極、５３…ベースコンタクト電極、５４…ドレイン電極、５５…ソースベースコンタクト共通電極、６０…炭素膜
【図１】
2013145022.tif 000003
【図２（ａ）】
2013145022.tif 000004
【図２（ｂ）】
2013145022.tif 000005
【図２（ｃ）】
2013145022.tif 000006
【図２（ｄ）】
2013145022.tif 000007
【図２（ｅ）】
2013145022.tif 000008
【図２（ｆ）】
2013145022.tif 000009
【図２（ｇ）】
2013145022.tif 000010
【図２（ｈ）】
2013145022.tif 000011
【図２（ｉ）】
2013145022.tif 000012
【図２（ｊ）】
2013145022.tif 000013
【図２（ｋ）】
2013145022.tif 000014
【図３】
2013145022.tif 000015
【図４】
2013145022.tif 000016
【図５】
2013145022.tif 000017
【図６】
2013145022.tif 000018
【図７（ａ）】
2013145022.tif 000019
【図７（ｂ）】
2013145022.tif 000020
【図７（ｃ）】
2013145022.tif 000021
【図７（ｄ）】
2013145022.tif 000022
【図７（ｅ）】
2013145022.tif 000023
【図７（ｆ）】
2013145022.tif 000024
【図７（ｇ）】
2013145022.tif 000025
【図７（ｈ）】
2013145022.tif 000026
【図７（ｉ）】
2013145022.tif 000027
【図７（ｊ）】
2013145022.tif 000028
【国際調査報告】
2013145022.tif 000029
2013145022.tif 000030
2013145022.tif 000031
2013145022.tif 000032