(57)【要約】  受渡室の内部における処理対象物に対する異物の付着を抑制することが可能な処理方法および当該処理方法を用いた半導体装置の製造方法が得られる。処理方法は、処理対象物としての基板へ処理を行なう処理室へ基板を搬入するための受渡室（基板受渡室）に基板を受入れる工程（図３の工程（Ｓ２１））と、基板受渡室３の内部圧力を減圧する工程（図３の工程（Ｓ２３））とを備える。内部圧力を減圧する工程（Ｓ２３）では、相対的に遅い減圧速度で減圧した後、相対的に速い減圧速度で減圧を行なう。
2009078354.tif 000002
【特許請求の範囲】
【請求項１】
処理対象物（１３）へ処理を行なう処理室（２）へ前記処理対象物（１３）を搬入するための受渡室（３）に前記処理対象物（１３）を受入れる工程（Ｓ２１）と、
前記受渡室（３）の内部圧力を減圧する工程（Ｓ２３）とを備え、
前記内部圧力を減圧する工程（Ｓ２３）では、相対的に遅い減圧速度で減圧した後、相対的に速い減圧速度で減圧を行なう、処理方法。
【請求項２】
前記内部圧力を減圧する工程（Ｓ２３）に先立って、前記受渡室（３）の内部にパージガスを供給する工程（Ｓ２２）をさらに備える、請求の範囲第１項に記載の処理方法。
【請求項３】
前記相対的に遅い減圧速度は２００Ｐａ／秒以上７００Ｐａ／秒以下であり、前記相対的に速い減圧速度は、２０００Ｐａ／秒以上３２００Ｐａ／秒以下である、請求の範囲第１項に記載の処理方法。
【請求項４】
請求の範囲第１項に記載の処理方法を用いた半導体装置の製造方法であって、
前記処理対象物は半導体基板であり、
請求の範囲第１項に記載の処理方法を実施する工程（Ｓ２０）と、
前記受渡室から前記処理室へ前記処理対象物を搬入する工程（Ｓ３０）と、
前記処理室において前記処理対象物へ処理を行なう工程（Ｓ４０）とを備える、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、処理方法および半導体装置の製造方法に関し、より特定的には、受渡室を介して処理室へ搬入される処理対象物への異物の付着を抑制する処理方法および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板などの処理対象物へ様々な処理（たとえば半導体基板に対する成膜処理やエッチング処理など）を行なう処理装置においては、当該処理を行なう際の処理対象物表面に付着する異物（パーティクルなど）が処理品質上問題となっている。このような異物の付着を防止するため、従来様々な処理方法が提案が成されている（たとえば、特開２００５−１１６８２３号公報（以下、特許文献１と呼ぶ）および特開２００５−７９２５０号公報（以下、特許文献２と呼ぶ）参照）。【０００３】
特許文献１では、処理対象物を搬送アームで搬送するときに、異物が処理対象物に付着することを防止するため、搬送アームが設置されている領域においてイオン発生装置により異物を帯電させるとともに、処理対象物に対して帯電した異物の極性と導極性の直流電圧を供給することにより、処理対象物に異物が付着することを防止するとしている。また、特許文献２では、処理装置に処理対象物を搬入するために、処理対象物を内部に保持するポッド（容器）を用い、当該ポッドの内部における処理対象物への異物の付着を防止するため、ポッドの処理対象物出し入れ口から処理対象物へ窒素ガスを噴出させることが開示されている。
【特許文献１】特開２００５−１１６８２３号公報
【特許文献２】特開２００５−７９２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述した従来の処理方法は、いずれも処理装置の受渡室に処理対象物を搬送するまでの間における異物付着の防止策であり、受渡室に搬送された後の処理対象物に対する異物付着については有効ではなかった。【０００５】
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、受渡室の内部における処理対象物に対する異物の付着を抑制することが可能な処理方法および当該処理方法を用いた半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
発明者は、受渡室を介して処理対象物の搬入、搬出を行なう処理装置において、処理対象物の処理時での当該処理対象物の表面における異物の付着状況が、受渡室での処理方法により改善することを発見した。すなわち、この発明に従った処理方法は、処理対象物へ処理を行なう処理室へ処理対象物を搬入するための受渡室に処理対象物を受入れる工程と、受渡室の内部圧力を減圧する工程とを備える。内部圧力を減圧する工程では、相対的に遅い減圧速度で減圧した後、相対的に速い減圧速度で減圧を行なう。【０００７】
このようにすれば、従来のように受渡室における減圧時に、初期の減圧工程として比較的速い減圧速度で減圧を実施する場合と比べて、処理対象物の表面に付着する異物の数を少なくすることができる。【０００８】
この発明に従った半導体装置の製造方法は、上記処理方法を用いた半導体装置の製造方法であって、処理対象物は半導体基板であり、上記処理方法を実施する工程と、受渡室から処理室へ処理対象物を搬入する工程と、処理室において処理対象物へ処理を行なう工程とを備える。このようにすれば、異物の付着量が低減された処理対象物としての半導体基板に対して所定の処理（たとえば成膜処理やエッチング処理など）を行なうことができるので、半導体基板表面における処理の品質を向上させることができる。このため、当該異物の付着に起因する不良の発生を抑制することができるので、半導体装置の製造歩留りが当該不良に起因して低下する可能性を低減できる。
【発明の効果】
【０００９】
この発明によれば、処理室に処理対象物を搬入するための受渡室における処理対象物への異物の付着を効果的に抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明による処理方法を実施する処理装置を示す模式図である。
【図２】図１に示した処理装置における処理方法を示すフローチャートである。
【図３】図２における処理室への搬入準備工程の内容を説明するためのフローチャートである。
【図４】実験で用いた基板受渡室での減圧パターンを示すグラフである。
【符号の説明】
【００１１】
１  処理装置、２  処理室、３  基板受渡室、４，５  ゲート、６  ガス供給部、７，８，１１，１２  配管、９  バルブ、１０  ポンプ、１３  基板、１５〜１８  矢印。
【発明を実施するための最良の形態】
【００１２】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。【００１３】
図１〜図３を参照して、本発明による処理装置および処理方法を説明する。
図１を参照して、本発明による処理装置１は、処理対象物としての基板１３に対して成膜やエッチングなどの所定の処理を行なう処理室２と、当該処理室２の内部に供給される基板１３を、処理装置１の外部と処理室２との間で受渡すための基板受渡室３と、基板受渡室３へガスを供給するためのガス供給部６と、基板受渡室３の内部からガスを排気するための排気系を構成するバルブ９およびポンプ１０とを備えている。処理室２と基板受渡室３との間は開閉可能なゲート４により区画されている。また、基板受渡室３と装置１の外部との間も開閉可能なゲート５により区画されている。基板受渡室３は、処理室２の内部状態（雰囲気ガスや雰囲気圧力）を大きく変化させることなく、装置外部から基板１３を受入れるために用いられるものである。【００１４】
基板受渡室３には、ガス供給部６が配管７を介して接続されている。ガス供給部６は、配管７を介して基板受渡室３の内部に窒素などのガスを供給可能になっている。また、基板受渡室３には、配管８を介してバルブ９が接続されている。当該バルブ９には、配管１１を介してポンプ１０が接続されている。このポンプ１０の出側には他の配管１２が接続されている。この配管８、１１，１２、バルブ９およびポンプ１０からなる排気系により、基板受渡室３の内部から雰囲気ガスを排出することができる。【００１５】
なお、処理室２には、図示しないが所定の処理を行なうための反応ガスの供給部材や処理室２の内部を所定の圧力に設定するための排気系、さらに処理室２の内部を所定の処理温度に加熱するためのヒータや処理に必要なプラズマなどを形成するための電極といった部材が設置されている。処理室２において実施される処理としては、基板１３に対する処理であれば任意の処理を実施してもよい。たとえば、処理室２における処理としてドライエッチング、ＣＶＤ法などを利用した成膜処理、基板１３表面に予め形成されたレジスト膜に所定のパターンを転写するための露光処理、基板１３にイオンを注入するイオン注入処理、などを実施してもよい。【００１６】
処理室２と基板受渡室３との間は、ゲート４を開放することにより、連通可能になっている。処理室２と基板受渡室３との間の基板１３の搬送に用いる装置構成は、従来周知の任意の構成を利用することができる。たとえば、処理室２と基板受渡室３との間を移動可能な基板保持部材により基板１３を搬送してもよい。また、基板受渡室３と処理装置１の外部との間も、ゲート５を開放することにより連通可能になっている。基板受渡室３に外部から基板１３を搬入するために用いる装置構成も、従来周知の任意の構成を利用することができる。たとえば、基板１３を搭載したステージを基板受渡室３の内部に搬入するというような方法を用いてもよい。【００１７】
次に、図２および図３を参照して、図１に示した処理装置を用いた基板の処理方法を説明する。図２に示すように、まず基板準備工程（Ｓ１０）を実施する。この工程（Ｓ１０）においては、図１に示したような処理対象物である基板１３を準備する。【００１８】
次に、処理室への搬入準備工程（Ｓ２０）を実施する。この工程（Ｓ２０）の内容としては、図３に示すような工程を実施する。図３に示すように、この搬入準備工程（Ｓ２０）では、まず基板受渡室へ基板を配置する工程（Ｓ２１）を実施する。具体的には、図１に示すように、処理装置１の外部から処理対象物である基板１３を、矢印１５に示すように基板受渡室３の内部に配置する。このとき、ゲート５を開放し、当該ゲート５が開放されることにより形成された開口部を介して、図１に示す矢印１５に示すように基板１３を基板受渡室３の内部に配置する。なお、このときゲート４は閉状態になっている。このため、処理室２の内部状態（雰囲気ガスの種類や雰囲気圧力など）は基板受渡室３に基板１３が搬入されるときにも一定に保たれている。【００１９】
次に、搬入準備工程（Ｓ２０）として、図３に示すように前処理工程（Ｓ２２）を実施する。具体的には、ゲート５を閉状態にした後、基板受渡室３の内部にガス供給部６から配管７を介して窒素ガス（Ｎ2ガス）からなるパージガスを供給する。なお、パージガスとしては、窒素ガスに代えてアルゴンガス、ヘリウムガスなどを用いることができる。この結果、基板受渡室３の内部が処理装置１の外部よりも若干圧力が高い状態（正圧状態）となる。このようにして、後述する減圧工程での減圧を行なう前に、基板受渡室３の内部を正圧状態に設定する。なお、この正圧状態における基板受渡室３の内部圧力は１０１３２５Ｐａ以上１５２０００Ｐａ以下、より好ましくは１２１６００Ｐａ以上１４１９００Ｐａ以下とすることができる。また、上記のように正圧状態の内部圧力の範囲を決定した理由は、上限値よりも圧力が高い状態に基板受渡室を保持してもパーティクルの付着を抑制する効果に大きな差異はなく、また下限値よりも圧力が低い場合はパーティクル付着防止効果が顕著には見られない、といったものである。【００２０】
次に、減圧工程（Ｓ２３）を実施する。具体的には、この工程（Ｓ２３）においては、基板受渡室３の内部から、バルブ９およびポンプ１０を介して排気ガスを排出する。このとき、排気ガスの排出スピード（基板受渡室３内部の圧力の変化の割合）を、バルブ９を操作することにより複数の段階に分けて変更する。より具体的には、減圧開始から所定の時間が経過するまでは、バルブ９の開度を小さくすることにより、基板受渡室３内部の圧力の低下の割合（減圧速度）を相対的に小さくする。この第１段階の減圧速度は、たとえば２００Ｐａ／秒以上７００Ｐａ／秒以下、より好ましくは２００Ｐａ／秒以上４００Ｐａ／秒以下とすることができる。なお、上述のような減圧速度の範囲は、以下のような理由により選択される。つまり、減圧速度の上限を超える速度で減圧すると、パーティクル付着を抑制する効果が顕著には得られず、また、減圧速度の下限を下回る速度で減圧すると、減圧に時間がかかりすぎるとともに、パーティクル付着低減の効果も、上記下限より減圧速度を遅くしても当該効果に大きな変化が無いためである。【００２１】
また、第１段階の減圧の実施時間（所定の時間）は、たとえば３０秒以上１２０秒以下、より好ましくは３０秒以上６０秒以下とすることができる。また、上記のような第１段階の減圧の実施時間の範囲を決定した理由は、実施時間の上限を超える時間で減圧してもパーティクルの付着抑制に効果がなく、また、実施時間の下限より短い時間で減圧するとパーティクルの付着が増加する、といったものである。【００２２】
また、この第１段階の減圧は、基板受渡室３内部の圧力が、減圧開始時の圧力の８０％以上９５％以下、より好ましくは９０％以上９５％以下の圧力になるまで実施してもよい。【００２３】
そして、所定の時間が経過した時点で、バルブ９の開度を大きくし、基板受渡室３内部の圧力の低下の割合（減圧速度）を相対的に大きくする。この第２段階の減圧速度は、たとえば２０００Ｐａ／秒以上３２００Ｐａ／秒以下、好ましくは３０００Ｐａ／秒以上３２００Ｐａ／秒以下とすることができる。なお、この後段での圧力の低下のスピードは、従来行なわれていた基板受渡室３での減圧のスピードと同等もしくは当該従来の減圧スピードよりも低いスピードとすることが好ましい。このような減圧工程（Ｓ２３）を実施することにより、基板受渡室３の内部の圧力を所定の圧力にまで低下させる。【００２４】
次に、図２に示すように、処理室への搬入工程（Ｓ３０）を実施する。具体的には、まずゲート４（図１参照）を開状態にする。その後、基板受渡室３の内部から、ゲート４を開放することにより形成された開口部を介して基板１３を図１の矢印１６に示すように処理室２の内部に搬入する。【００２５】
次に、図２に示すように、処理工程（Ｓ４０）を実施する。具体的には、ゲート４を閉状態とした後、処理室２の内部において基板１３に対し所定の処理を実施する。この処理工程（Ｓ４０）では、上述のようにエッチングや成膜処理など任意の処理を行なってもよい。【００２６】
次に、搬出工程（Ｓ５０）を実施する。具体的には、処理室２において所定の処理が終了した基板１３を、ゲート４を開放することにより形成された開口部を介して基板受渡室３の内部に矢印１７に示すように移動させる。その後、ゲート４を閉状態とした後、ガス供給部６から配管７を介して所定のガスを基板受渡室３の内部に供給する。この結果、基板受渡室３の内部の圧力が基板１の外部の圧力と同程度になる。その後、ゲート５を開放することにより形成された開口部から、基板１３を矢印１８に示すように処理装置１の外部に取出す。このようにして、処理装置１における基板１３の処理が行なわれる。ここで、基板１３がＧａＮ基板などの半導体基板である場合、上述した処理装置１を用いて基板１３の表面に成膜処理やエッチング処理などを行なうことで、半導体装置を製造することができる。【００２７】
上述した処理方法では、図３に示すように基板受渡室３においてこれから処理される基板１３が内部に保持された状態で、従来よりも低い減圧速度で基板受渡室３の内部を減圧する減圧工程（Ｓ２３）を実施するため、基板受渡室３の内部での基板１３の表面に対するパーティクルなどの異物の付着量を低減することを発明者は見出した。また、上記準備工程（Ｓ２０）において、事前にパージガスなどを供給することにより内部の圧力を高める工程（前処理工程（Ｓ２２））を実施することも上記異物の付着量を低減することに効果的であることを発明者は見出した。この結果、当該パーティクルの存在に起因して基板１３に対する処理室２での処理の結果、基板１３に不良が発生する可能性を低減できる。【００２８】
以下、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。この発明に従った処理方法は、処理対象物としての基板１３へ処理を行なう処理室２へ基板１３を搬入するための受渡室（基板受渡室３）に基板１３を受入れる工程（図３の工程（Ｓ２１））と、基板受渡室３の内部圧力を減圧する工程（図３の工程（Ｓ２３））とを備える。内部圧力を減圧する工程（Ｓ２３）では、図４の実施例の減圧パターンに示すように、相対的に遅い減圧速度で減圧した後、相対的に速い減圧速度で減圧を行なう。【００２９】
このようにすれば、従来のように基板受渡室３における減圧時に、初期の減圧工程として比較的速い減圧速度で減圧を実施する場合と比べて、基板１３の表面に付着する異物（パーティクル）の数を少なくすることができる。【００３０】
上記処理方法は、内部圧力を減圧する工程（Ｓ２３）に先立って、基板受渡室３の内部にパージガスを供給する工程（図３の工程（Ｓ２２））をさらに備えていてもよい。この場合、基板受渡室３における基板１３への異物の付着をより低減することができる。【００３１】
上記処理方法において、相対的に遅い減圧速度は２００Ｐａ／秒以上７００Ｐａ／秒以下であり、相対的に速い減圧速度は、２０００Ｐａ／秒以上３２００Ｐａ／秒以下であってもよい。この場合、減圧速度を上述のような範囲としておけば、基板１３に対する異物の付着を確実に抑制することができる。【００３２】
この発明に従った半導体装置の製造方法は、上記処理方法を用いた半導体装置の製造方法であって、基板１３は半導体基板であり、上記処理方法を実施する工程（図２の工程（Ｓ２０））と、基板受渡室３から処理室２へ基板１３を搬入する工程（図２の工程（Ｓ３０））と、処理室２において基板１３へ処理を行なう工程（図２の工程（Ｓ４０））とを備える。このようにすれば、異物の付着量が低減された半導体基板（基板１３）に対して所定の処理（たとえば成膜処理やエッチング処理など）を行なうことができるので、基板１３表面における処理の品質を向上させることができる。このため、基板１３表面に対する異物の付着に起因する不良の発生を抑制することができるので、当該基板１３を用いた半導体装置の製造歩留りが当該不良に起因して低下する可能性を低減できる。【００３３】
上記処理方法または上記半導体装置の製造方法において、処理対象物はワイドバンドギャップ半導体基板であってもよい。また、当該処理対象物はＧａＮ基板であってもよい。この場合、特にＧａＮ基板などのワイドバンドギャップ半導体基板は基板コストが高いため、製造歩留りの向上による製造コストの低減効果が大きいことから、本発明が特に有効である。【００３４】
（実施例１）
以下、本発明の効果を確認するため、以下のような実験を行なった。【００３５】
（試料）
実験で用いる試料として、直径が２ｉｎｃｈのＧａＮ基板を準備した。当該ＧａＮ基板の厚みは０．４ｍｍとした。なお、ＧａＮ基板の表面については、事前に洗浄処理を施した。洗浄処理はイソプロピルアルコールによる有機洗浄、およびＫＯＨによるアルカリ洗浄を実施した。【００３６】
（実験内容）
上述のように準備したＧａＮ基板について、処理室と基板受渡室（ロードロック室）とを備えるドライエッチング装置を利用した処理を行なった。具体的には、ドライエッチング装置の基板受渡室に基板を配置した。そして、本発明の実施例の試料については、図３に示したように前処理工程として基板受渡室の内部に窒素ガスを供給し、基板受渡室３の内部の圧力を０．１ＭＰａとした。なお、このときの窒素ガスの供給流量は０．１Ｌ／ｍｉｎとした。その後、減圧工程（Ｓ２３）として、図４に示した四角の凡例で示される実施例の減圧パターンに沿って基板受渡室の内部を減圧した。【００３７】
ここで、図４の横軸は排気時間を示し、縦軸は基板受渡室の内部の圧力を示している。なお、横軸の排気時間の単位は秒であり、縦軸の圧力の単位はＰａである。また、黒菱形の凡例で示される減圧パターンは後述する比較例の減圧パターンである。【００３８】
図４からもわかるように、本発明の実施例においてはまず減圧開始から３０秒までは、３８０Ｐａ／秒という減圧速度で減圧を行なった。そして、減圧開始から３０秒以降５０秒までの時間帯では、３０００Ｐａ／秒という減圧速度で基板受渡室の内部の圧力を低下させた。その後、減圧開始から５０秒以降６０秒までの時間帯では、１００Ｐａ／秒という減圧速度で基板受渡室の内部の圧力を低下させた。その結果、基板受渡室の内部圧力は所定の圧力（３Ｐａ）となった。その後、基板受渡室の内部から基板を取出し、基板の表面についてパーティクルカウンタを用いてパーティクルの付着数を測定した。【００３９】
一方、本発明の比較例としてのＧａＮ基板については、上述した実施例の基板の場合とは異なり、前処理工程（Ｓ２２）を実施することなく、減圧工程（Ｓ２３）を行なった。具体的には、基板受渡室の内部に試料であるＧａＮ基板を配置した後、窒素ガスを基板受渡室内部に流入させることなく、そのまま減圧工程（Ｓ２３）を実施した。当該減圧工程においては、図４における菱形の凡例で示される比較例の減圧パターンを用いた。具体的には、減圧開始から３０秒までの時間帯では、３２００Ｐａ／秒という減圧速度で減圧を行なった。そして、減圧開始から３０秒以降４０秒までの時間帯では１００Ｐａ／秒という減圧速度で減圧を行なった。その後、基板受渡室の内部から基板を取出し、基板の表面についてパーティクルカウンタを用いてパーティクルの付着数を測定した。【００４０】
（実験結果）
本発明の実施例の基板についてはパーティクル数が２１９個であったのに対して、比較例の基板については表面に付着しているパーティクル数は９７８個であった。このように、本発明による前処理工程（Ｓ２２）および減圧工程（Ｓ２３）を実施した場合には、従来の工程に対応する比較例よりも基板の表面に付着するパーティクル数を低減することができた。【００４１】
（実施例２）
（試料）
上述した実施例１と同様に、ＧａＮ基板を４枚準備した。４枚のＧａＮ基板のうち２枚を比較例の試料とし、他の２枚を実施例の試料とした。【００４２】
（実験内容）
実施例の試料については、図３に示した工程のうち前処理工程（Ｓ２２）を実施することなく、減圧工程（Ｓ２３）のみを実施した。具体的には、図４に示した実施例の減圧パターンに沿って、基板受渡室の内部において減圧処理を行なった。【００４３】
一方、比較例としての２つの試料についても、同様に図３に示した前処理工程を実施することなく減圧工程（Ｓ２３）のみを実施した。この減圧工程（Ｓ２３）における減圧パターンとしては、図４に示した比較例の減圧パターンを用いた。そして、減圧工程（Ｓ２３）が終了した後、基板受渡室の内部から試料（基板）を取出し、基板の表面についてパーティクルカウンタを用いてパーティクルの付着数を測定した。【００４４】
（結果）
測定の結果、本発明の実施例の基板においてはパーティクルの数が２５３個および３５２個であるのに対して、比較例の基板においてはパーティクルの数が１５００個および４８２個となっていた。このように、本発明の実施例においては、比較例に比べて基板表面に付着するパーティクル数を低減することが示された。【００４５】
（実施例３）
（試料）
上述した実施例１と同様に、ＧａＮ基板を９枚準備した。９枚のＧａＮ基板のうち、６枚を実施例の試料（実施例１〜６）とし、３枚を比較例の試料（比較例１〜３）とした。【００４６】
（実験内容）
上述のように準備したＧａＮ基板について、処理室と基板受渡室（ロードロック室）とを備える成膜装置（気相成長装置）を利用した処理（成膜処理）を行ない、その後電極の形成およびダイシングなどを行なうことにより試験用素子としてのショットキーバリアダイオード（ＳＢＤ）を作成した。そして、基板受渡室から制膜装置の処理室に搬入される段階でのＧａＮ基板表面におけるパーティクル数、成膜処理を行なった後の形成された膜表面の粗さ、得られた試験用素子についての特性オン抵抗および耐圧を測定した。以下、具体的に説明する。【００４７】
＜パーティクル数の計測＞
まず、成膜装置の基板受渡室にＧａＮ基板を配置した。そして、実施例１〜６の試料については、実施例１における実施例の試料と同様に、基板受渡室において図３に示したように前処理工程として基板受渡室の内部に窒素ガスを供給し、基板受渡室の内部の圧力を０．１ＭＰａとした。なお、このときの窒素ガスの供給流量は０．１Ｌ／ｍｉｎとした。その後、減圧工程（Ｓ２３）として、図４に示した四角の凡例で示される実施例の減圧パターンに沿って基板受渡室の内部を減圧した。【００４８】
一方、比較例１〜３の試料については、上述した実施例のＧａＮ基板の場合とは異なり、前処理工程（Ｓ２２）を実施することなく、減圧工程（Ｓ２３）を行なった。具体的には、基板受渡室の内部に試料であるＧａＮ基板を配置した後、窒素ガスを基板受渡室内部に流入させることなく、そのまま減圧工程（Ｓ２３）を実施した。当該減圧工程においては、図４における菱形の凡例で示される比較例の減圧パターンを用いた。【００４９】
その後、基板受渡室の内部からＧａＮ基板を取出し、当該ＧａＮ基板の表面についてパーティクルカウンタを用いてパーティクルの付着数を測定した。【００５０】
＜形成された膜表面の粗さの測定＞
上記成膜装置を用いて、ＧａＮ基板の表面にＧａＮからなるエピタキシャル膜を形成し、当該エピタキシャル膜の表面粗さを測定した。なお、実施例１〜６の試料については、上述したパーティクル数の計測における実施例１〜６の試料に対する処理と同様の処理を基板受渡室において行なった後、当該ＧａＮ基板を成膜装置の処理室へ搬入した。また、比較例１〜３の試料についても、上記パーティクル数の計測における比較例１〜３の試料に対する処理と同様の処理を基板受渡室において行なった後、当該ＧａＮ基板を成膜装置の処理室へ搬入した。【００５１】
処理室においては、ＧａＮ基板の表面にＧａＮからなるエピタキシャル膜を形成した。形成したエピタキシャル膜の厚みは５μｍであり、不純物（珪素（Ｓｉ））の濃度は５×１０15ｃｍ-3とした。なお、エピタキシャル膜の成膜においては、ＭＯＣＶＤ法を用い、原料としてトリメチルガリウム、アンモニア、さらに不純物元素を供給するためのドーピングガスとしてのシラン（ＳｉＨ4）を用いた。【００５２】
そして、成膜処理が終わったあと、成膜装置から取出したエピタキシャル膜付きＧａＮ基板について、エピタキシャル膜の表面の粗さを測定した。測定は表面粗度計を用いて表面粗さＲａを測定した。【００５３】
＜試験用素子の特性オン抵抗および耐圧の測定＞
上述のようにして得られたエピタキシャル膜付きＧａＮ基板の表面側（エピタキシャル膜の表面側）および裏面側（ＧａＮ基板の裏面側）にそれぞれスパッタリング法を用いて電極を形成した。表面側には金（Ａｕ）からなる直径５００μｍ、厚みが５００ｎｍの電極を形成した。また、裏面側にはＧａＮ基板側からチタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）／金（Ａｕ）という積層構造の電極を形成した。当該電極の各層の厚みは、Ｔｉ：２０ｎｍ／Ａｌ：１００ｎｍ／Ｔｉ：２０ｎｍ／Ａｕ：３００ｎｍ、となっている。裏面側の電極は、ＧａＮ基板の裏面全体を覆うように形成した。【００５４】
その後、ダイシングによってＧａＮ基板からＳＢＤである試験用素子を個々のチップとして分割した。分割されたチップの平面形状は四角形状であり、そのサイズは５ｍｍ×５ｍｍとした。なお、表面側の電極は、チップの表面においてほぼ中央に配置されている。【００５５】
このようにして得られた実施例１〜６および比較例１〜３の試料（試験用素子）について、特性オン抵抗および耐圧の測定を行なった。特性オン抵抗の測定方法としては、試験用素子（ＳＢＤ）のＩ−Ｖ特性から決定した。具体的には、特性オン抵抗は、基板面抵抗とドリフト面抵抗と電極コンタクト抵抗との和として求めることができる。そして、基板面抵抗は、四探針測定法を用いて測定した。また、電極コンタクト抵抗およびドリフト面抵抗はＴＬＭ法を用いて測定した。そして、こられの基板面抵抗、電極コンタクト抵抗およびドリフト面抵抗の値を加算することで特性オン抵抗を求めた。また、耐圧については、試験用素子（ＳＢＤ）の逆方向特性から求めた。具体的には、試験用素子において逆方向に電圧を印加し、Ｉ−Ｖ特性を測定した。そして、逆方向電圧の増加に伴ってリーク電流が増大し始める値を耐圧（逆方向電圧）とした。【００５６】
（結果）
上述した測定の結果を以下の表１に示す。【００５７】
【表１】
2009078354.tif 000003
【００５８】
表１の項目のうち、ＩＤの欄は各試料の番号を示しており、加圧減圧工程の欄は、基板受渡室における前処理工程および減圧工程の実施の有無を示している。また、パーティクル個数の欄では、２ｉｎｃｈのＧａＮ基板の表面で検出されたパーティクル（異物）の数を示している。また、エピ後表面粗さの欄では、上述のように各試料ごとに測定したエピタキシャル膜の表面粗さＲａ（単位：ｎｍ）を示している。また、特性オン抵抗および耐圧の欄でも、上述のように測定した特性オン抵抗（単位：Ω・ｃｍ2）および耐圧（単位：Ｖ）の値を示している。【００５９】
表１からわかるように、実施例１〜６の試料については、基板受渡室において本発明に従った処理を行なうことで、ＧａＮ基板表面でのパーティクル数が比較例１〜３の試料に比べて大幅に低減していることがわかる。一方、エピタキシャル膜の表面粗さについては、実施例１〜６と比較例１〜３との間で顕著な差異は見られなかった。【００６０】
そして、当該ＧａＮ基板を用いて形成したデバイス（ＳＢＤ）については、特性オン抵抗および耐圧に関して、本発明の実施例１〜６と比較例１〜３とで顕著な差異が見られた。具体的には、特性オン抵抗については本発明の実施例１〜６の試料の方が比較例１〜３の試料より数分の１〜１０分の１程度と極めて低い値を示した。また、耐圧については、実施例１〜６の試料の方がほぼ５００Ｖ以上という高い値を示す一方で、比較例１〜３の試料では、耐圧は４０〜１７０Ｖ程度と相対的に低い値となっていた。【００６１】
このように、本発明の実施例の試料は比較例に対して良好な特性を示した。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００６２】
この発明は、特に処理室と基板受渡室とを備える処理装置、たとえばドライエッチング装置、ＣＶＤ装置、露光装置、イオン注入装置などにおける処理対象物の処理方法に適用できる。
【図１】
2009078354.tif 000004
【図２】
2009078354.tif 000005
【図３】
2009078354.tif 000006
【図４】
2009078354.tif 000007
【国際調査報告】
2009078354.tif 000008
2009078354.tif 000009
2009078354.tif 000010