(57)【要約】  復調部（１０５）には受信信号の品質を第１の基準値と比較し判定するとともに判定信号が出力される受信品質判定回路（１０９）と、判定信号が入力される駆動回路（１１１）とが設けられ、受信品質判定回路（１０９）において受信信号の品質が良好と判定された場合に、駆動回路（１１１）により、ＤＣオフセット制御ループ（１０６）への電源を停止して、消費電力を低減させる高周波受信装置を提供する。
2009081575.tif 000002
【特許請求の範囲】
【請求項１】
デジタル放送信号を受信する電子チューナと、
前記電子チューナからの出力信号を復調する復調部と、を備えた
高周波受信装置であって、
前記電子チューナは、
前記デジタル放送信号が入力される入力端子と、
前記デジタル放送信号が一方の入力に供給されるとともに、他方の入力に発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号に含まれる第１および第２のＤＣオフセット電圧を検出するとともに、前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット制御ループと、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を備え、
前記復調部は、
受信信号の品質を検出する受信品質検出回路と、
前記受信品質検出回路から出力される検出信号を第１の基準値と比較し判定する受信品質判定回路と、
前記受信品質判定回路から出力される判定信号が入力される駆動回路と、を備え、
前記受信品質判定回路において受信信号の品質が良好と判定された場合に、前記駆動回路により前記ＤＣオフセット制御ループへの電源を停止することを特徴とする
高周波受信装置。
【請求項２】
前記ＤＣオフセット制御ループは、
前記第１および第２の混合器から出力される信号が供給されるとともに前記第１および第２のＤＣオフセット電圧をそれぞれ検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される前記第１および第２のＤＣオフセット電圧を第２の基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、を備えた
請求項１に記載の高周波受信装置。
【請求項３】
前記駆動回路が前記ＤＣオフセット制御ループへの電源を停止する場合に、前記ＤＣオフセット制御ループを構成する前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項４】
前記受信品質判定回路には、前記第１の基準値を入力するための外部端子が設けられた
請求項１に記載の高周波受信装置。
【請求項５】
前記受信品質判定回路の前記第１の基準値として、ビットエラーレートまたはＣ／Ｎが用いられる
請求項１に記載の高周波受信装置。
【請求項６】
前記受信品質判定回路の前記第１の基準値として、パケットエラーレートが用いられる
請求項１に記載の高周波受信装置。
【請求項７】
前記ＤＣオフセット制御ループへの電源を供給する場合に、
前記受信品質判定回路への受信品質信号としてパケットエラーレート、ビットエラーレート、Ｃ／Ｎのうち少なくとも１つが用いられる
請求項１に記載の高周波受信装置。
【請求項８】
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する場合に、
前記受信品質判定回路への受信品質信号としてパケットエラーレートが用いられる
請求項２に記載の高周波受信装置。
【請求項９】
前記ＤＣオフセット判定回路において受信信号を判定する場合に、１２セグメント受信時の前記第２の基準値は、１セグメント受信時の前記第２の基準値より大きく設定する
請求項２に記載の高周波受信装置。
【請求項１０】
デジタル放送信号のうちの１セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路に対して電源を供給し、
デジタル放送信号のうちの１２セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうちの少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項１１】
デジタル放送信号のうちの１セグメント受信の場合に、
前記第１および第２の混合器は、発振器の周波数が前記１セグメントの中心周波数より前記１セグメントの帯域の１／２以上離して設定されることにより、ヘテロダイン方式として用いられ、前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項１２】
デジタル放送信号を受信する電子チューナと、
前記電子チューナからの出力信号を復調する復調部と、を備えた
高周波受信装置であって、
前記電子チューナは、
前記デジタル放送信号が入力される入力端子と、
前記デジタル放送信号が一方の入力に供給されるとともに、他方の入力に発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号に含まれる第１および第２のＤＣオフセット電圧を検出するとともに、前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット制御ループと、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を備え、
前記復調部は、
受信信号の品質を検出する受信品質検出回路と、
移動によるフェージング周波数を検出する第１のフェージング検出回路と、
前記受信品質検出回路からの受信品質信号と前記第１のフェージング検出回路からのフェージング周波数とが入力される受信品質判定回路と、
前記受信品質判定回路から出力される受信品質判定信号が入力されるとともに前記ＤＣオフセット制御ループへの電源を供給あるいは停止する駆動回路と、を備え、
前記第１のフェージング検出回路からのフェージング周波数に応じて前記受信品質判定回路の品質判定基準値を設定し、前記受信品質判定回路が受信信号の品質を良好と判定した場合に、前記駆動回路により前記ＤＣオフセット制御ループへの電源を停止することを特徴とする
高周波受信装置。
【請求項１３】
前記復調部は、
入力端子から入力されたアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、
入力信号を高速フーリエ変換する高速フーリエ変換器と、
信号波形を元の信号に戻す波形等価回路と、
信号を検波する検波回路が接続され、前記高速フーリエ変換器の出力が入力されるとともにスキャタードパイロット信号を抽出するＳＰ抽出回路と、
前記ＳＰ抽出回路からのＳＰ信号を一方の入力に接続し他方の入力に基準パイロット信号を接続する比較回路と、を備え、
前記比較回路から出力される前記ＳＰ信号と前記基準パイロット信号とを比較することによって得られる波形等価信号が、前記波形等価回路の他方の入力に接続され、
前記波形等価信号が前記第１のフェージング検出回路に入力される
請求項１２に記載の高周波受信装置。
【請求項１４】
前記高速フーリエ変換器の出力信号が入力されるとともに少なくとも２本のサブキャリアの時間による振幅の変化によりフェージング周波数を検出する第２のフェージング検出回路を第１のフェージング検出回路に代わって設け、
前記第２のフェージング検出回路の入力には、前記波形等価回路に入力される波形等価信号の代わりに前記高速フーリエ変換器の出力信号が入力される
請求項１３に記載の高周波受信装置。
【請求項１５】
前記高速フーリエ変換器の出力信号が入力されるとともに少なくとも２本のサブキャリアの時間によるＣ／Ｎの変化によりフェージング周波数を検出する第３のフェージング検出回路が、前記第２のフェージング検出回路に代わって設けられる
請求項１４に記載の高周波受信装置。
【請求項１６】
前記ＤＣオフセット制御ループは、
前記第１および第２の混合器から出力される信号が供給されるとともに前記第１および第２のＤＣオフセット電圧をそれぞれ検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される前記第１および第２のＤＣオフセット電圧をオフセット基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、を備えた
請求項１２に記載の高周波受信装置。 
【請求項１７】
前記駆動回路が前記ＤＣオフセット制御ループへの電源を停止する場合に、
前記ＤＣオフセット制御ループを構成する前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項１６に記載の高周波受信装置。
【請求項１８】
前記受信品質判定回路には、前記品質判定基準値を入力するための外部端子が設けられた
請求項１２に記載の高周波受信装置。
【請求項１９】
前記ＤＣオフセット制御ループへの電源を供給する場合に、前記受信品質判定回路への前記受信品質信号としてパケットエラーレート、ビットエラーレート、Ｃ／Ｎのうち少なくとも１つが用いられる
請求項１２に記載の高周波受信装置。
【請求項２０】
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する場合に、
前記受信品質判定回路への前記受信品質信号としてパケットエラーレートが用いられる
請求項１６に記載の高周波受信装置。
【請求項２１】
入力端子と、
前記入力端子からのデジタル放送信号が一方の入力に供給されるとともに、他方の入力に局部発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号が供給されるとともにＤＣオフセット電圧を検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される前記第１および第２のＤＣオフセット電圧を基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を有し、
前記ＤＣオフセット判定回路から出力される第１の判定信号が入力される駆動回路を、さらに備え、
前記駆動回路から出力される第１の駆動電圧が前記ＤＣオフセット補正回路に接続され、
前記ＤＣオフセット判定回路において、前記第１および第２のＤＣオフセット電圧が前記基準値より小さい場合に、前記駆動回路により前記ＤＣオフセット補正回路への電源を停止することを特徴とする
電子チューナ。
【請求項２２】
前記ＤＣオフセット判定回路には、基準値を入力するための第１の外部端子が設けられた
請求項２１に記載の電子チューナ。
【請求項２３】
デジタル放送信号のうちの１２セグメント受信時に、
前記基準値は、１セグメント受信時の基準値より大きく設定する
請求項２２に記載の電子チューナ。
【請求項２４】
デジタル放送信号のうちの１セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路に対して電源を供給し、
デジタル放送信号のうちの１２セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２１に記載の電子チューナ。
【請求項２５】
デジタル放送信号のうちの１セグメント受信の場合に、
前記第１および第２の混合器は、局部発振器の周波数が前記１セグメントの中心周波数より前記１セグメントの帯域の１／２以上離して設定されることにより、ヘテロダイン方式として用いられ、前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２１に記載の電子チューナ。
【請求項２６】
請求項２１に記載の電子チューナの第１および第２の出力端子に復調部が接続される高周波受信装置であって、
前記復調部は、
前記第１および第２の出力端子からの信号が供給されるとともにアナログ信号をデジタル信号にそれぞれ変換する第１および第２のＡ／Ｄコンバータを備え、
前記第１および第２のＡ／Ｄコンバータから出力される信号が前記ＤＣオフセット検出回路にそれぞれ接続されることを特徴とする
高周波受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリー駆動される携帯用テレビ受信装置などに用いられるダイレクトコンバージョン方式の電子チューナを用いた高周波受信装置に関する。
【背景技術】
【０００２】
以下、従来の高周波受信装置について図面を用いて説明する。【０００３】
図１７は従来の高周波受信装置１の回路ブロック図である。図１７において、従来の高周波受信装置１は、アンテナに接続される入力端子３と、この入力端子３から入力される受信信号から希望ｃｈを選局する電子チューナ５と、この電子チューナ５から出力されるＩ、Ｑ信号を復調する復調部７を有している。【０００４】
この電子チューナ５には、入力端子３からの受信信号を通過させるフィルタ１３と、このフィルタ１３の出力が供給される増幅器１５と、この増幅器の出力が一方の入力に供給される混合器１７、２５と、この混合器１７、２５の他方の入力に移相器３５を介して接続される発振器３３と、この混合器１７、２５の出力が一方の入力にそれぞれ供給される合成器１９、２７と、これらの合成器１９、２７の出力がそれぞれ供給されるローパスフィルタ２１、２９と、このローパスフィルタ２１、２９の出力がそれぞれ供給される増幅器２３、３１と、これら増幅器２３、３１の出力がそれぞれ供給される出力端子９、１１と、ＤＣオフセット電圧を検出するＤＣオフセット検出回路４５と、このＤＣオフセット検出回路４５の出力が接続されるとともにＤＣオフセット電圧を補正するＤＣオフセット補正回路４７と、ＤＣオフセット検出回路４５とＤＣオフセット補正回路４７との間に接続されるとともにＤＣオフセット電圧を判定するＤＣオフセット判定回路４６が設けられている。【０００５】
また、ＤＣオフセット補正回路４７からそれぞれ出力される第１、第２のキャンセル信号は、合成器１９、２７の他方の入力にそれぞれ供給されている。【０００６】
さらに、復調部７には、出力端子９、１１にそれぞれ接続されたＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９からの出力がそれぞれ接続された復調回路４１と、この復調回路４１からの復調信号が出力される出力端子４３が設けられている。そして、Ａ／Ｄコンバータ３７、３９の出力は、ＤＣオフセット検出回路４５の入力にそれぞれ入力されている。【０００７】
このように構成された高周波受信装置１の動作について以下説明する。混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合回路とされている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。【０００８】
これらＩ、Ｑ信号は、ローパスフィルタ２１、２９をそれぞれ介して出力端子９、１１からそれぞれ出力される。さらに、これらＩ、Ｑ信号は、Ａ／Ｄコンバータ３７、３９によりデジタル信号とされる。さらに復調回路４１により復調信号とされて出力端子４３から出力される。【０００９】
このようなダイレクトコンバージョン方式を用いた混合回路４９では、混合器１７、２５で第１、第２のＤＣオフセット電圧がそれぞれ発生する。これら第１、第２のＤＣオフセット電圧により、受信信号内にＤＣ電圧が発生し、このため受信品質を劣化させる。【００１０】
このＤＣオフセット電圧を小さくするために、ＤＣオフセット電圧の補正を行う必要がある。このため、Ａ／Ｄコンバータ３７、３９の出力をＤＣオフセット検出回路４５へそれぞれ入力し、このＤＣオフセット検出回路４５はＤＣオフセット電圧を検出し判定する。【００１１】
この判定結果に基づいて、ＤＣオフセット補正回路４７から出力されるとともに第１、第２のＤＣオフセット電圧をそれぞれ打ち消すための第１、第２のキャンセル信号が、合成器１９、２７に入力され、第１、第２のＤＣオフセット電圧がキャンセルされる。なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。【００１２】
ここで、携帯用テレビのようなバッテリー駆動の装置に用いる高周波受信装置では、特に消費電力が小さいことが重要である。しかしながら、従来の高周波受信装置では、ＤＣオフセット補正回路４７への電源を常に供給した状態でＤＣオフセット電圧の補正を行う。従って、消費電力が大きくなってしまう。
【特許文献１】特開２００３−１３４１８３号公報
【発明の開示】
【００１３】
本発明は、低消費電力の高周波受信装置を提供する。
【００１４】
本発明の高周波受信装置は、復調部には受信信号の品質を第１の基準値と比較し判定するとともに判定信号が出力される受信品質判定回路と、この判定信号が入力される駆動回路が設けられ、受信品質判定回路において受信信号の品質が良好と判定された場合に、駆動回路によりＤＣオフセット制御ループへの電源を停止する。これにより、低消費電力化とした高周波受信装置を実現できる。
【００１５】
また、本発明の電子チューナは、復調部は、受信信号の品質を検出する受信品質検出回路と、移動によるフェージング周波数を検出する第１のフェージング検出回路と、受信品質検出回路からの受信品質信号と第１のフェージング検出回路からのフェージング周波数とが入力される受信品質判定回路と、この受信品質判定回路から出力される受信品質判定信号が入力されるとともにＤＣオフセット制御ループへの電源の供給あるいは停止する駆動回路が設けられ、第１のフェージング検出回路からのフェージング周波数に応じて受信品質判定回路の品質判定基準値を設定し、受信品質判定回路が受信信号の品質を良好と判定した場合に、駆動回路によりＤＣオフセット制御ループへの電源を停止する。これにより、低消費電力化とした高周波受信装置を実現できる。
【００１６】
さらに、本発明の電子チューナは、ＤＣオフセット判定回路から出力される第１の判定信号が入力される駆動回路を設け、この駆動回路から出力される第１の駆動電圧がＤＣオフセット補正回路に接続され、ＤＣオフセット判定回路において、第１、第２のＤＣオフセット電圧が基準値より小さい場合に、駆動回路によりＤＣオフセット補正回路への電源を停止する。これにより、低消費電力化とした電子チューナを実現できる。
【図面の簡単な説明】
【００１７】
【図１】図１は本発明の実施の形態１における高周波受信装置の回路ブロック図である。
【図２】図２は高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。
【図３】図３は本発明の実施の形態１における高周波受信装置のＤＣオフセットの補正方法を示すフローチャートである。
【図４】図４は本発明の実施の形態２における高周波受信装置の回路ブロック図である。
【図５】図５は高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。
【図６】図６は本発明の本実施の形態２における高周波受信装置のＤＣオフセット電圧の補正方法を示すフローチャートである。
【図７】図７は本実施の形態３における高周波受信装置の回路ブロック図である。
【図８Ａ】図８Ａは本発明の実施の形態３における高周波受信装置のある瞬間における入力信号のスペクトラム構成図である。
【図８Ｂ】図８Ｂは本発明の実施の形態３における高周波受信装置の別の瞬間における入力信号のスペクトラム構成図である。
【図９】図９は本発明の実施の形態３における高周波受信装置のＦＦＴから出力されるシンボル構成図である。
【図１０】図１０は本発明の実施の形態３における高周波受信装置のフェージング周波数に対するＣ／Ｎの特性図である。
【図１１】図１１は本発明の実施の形態３における高周波受信装置のＤＣオフセット電圧の補正方法を示すフローチャートである。
【図１２】図１２は本実施の形態４における高周波受信装置の回路ブロック図である。
【図１３Ａ】図１３Ａは本発明の実施の形態４における高周波受信装置のある瞬間における入力信号のスペクトラム構成図である。
【図１３Ｂ】図１３Ｂは本発明の実施の形態４における高周波受信装置の別の瞬間における入力信号のスペクトラム構成図である。
【図１４】図１４は本発明の実施の形態５における高周波受信装置の回路ブロック図である。
【図１５】図１５はＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。
【図１６】図１６は本発明の実施の形態５における高周波受信装置のＤＣオフセット電圧の補正方法を示すフローチャートである。
【図１７】図１７は従来の高周波受信装置の回路ブロック図である。
【符号の説明】
【００１８】
３    入力端子
９，４３，１１３，２１３    出力端子
１１    出力端子
１７    混合器
１９    合成器
２５    混合器
２７    合成器
３３    発振器
３５    移相器
４５    ＤＣオフセット検出回路
４６    ＤＣオフセット判定回路
４７    ＤＣオフセット補正回路
１０１，１４１，２０１，４０１，５０１    高周波受信装置
１０２，１０３    電子チューナ
１０５，２０２，４０３    復調部
１０６，１４７    ＤＣオフセット制御ループ
１０６ａ    電源入力端子
１０９，２１０    受信品質判定回路
１１１，１４５    駆動回路
【発明を実施するための最良の形態】
【００１９】
（実施の形態１）
以下、本実施の形態１における高周波受信装置について図面を用いて以下説明する。【００２０】
図１は本発明の実施の形態１における高周波受信装置の回路ブロック図である。図１において、従来例で示した図１７と同じものは同じ番号を用いている。【００２１】
高周波受信装置１０１は、アンテナに接続される入力端子３と、この入力端子３から入力される受信信号から希望ｃｈ（チャンネル）を選局する電子チューナ１０３と、この電子チューナ１０３から出力されるＩ、Ｑ信号を復調する復調部１０５と、を有している。【００２２】
この電子チューナ１０３には、入力端子３からの受信信号を通過させるフィルタ１３と、このフィルタ１３の出力が供給される増幅器１５と、この増幅器の出力が一方の入力に供給される混合器１７、２５と、この混合器１７、２５の他方の入力に移相器３５を介して接続される発振器３３と、混合器１７、２５の出力が一方の入力にそれぞれ供給される合成器１９、２７と、これらの合成器１９、２７の出力がそれぞれ供給されるローパスフィルタ２１、２９と、このローパスフィルタ２１、２９の出力がそれぞれ供給される増幅器２３、３１と、これら増幅器２３、３１の出力がそれぞれ供給される出力端子９、１１と、ＤＣオフセット電圧を検出するＤＣオフセット検出回路４５と、このＤＣオフセット検出回路４５の出力が接続されるとともにＤＣオフセット電圧を補正するＤＣオフセット補正回路４７と、ＤＣオフセット検出回路４５とＤＣオフセット補正回路４７との間に接続されるとともにＤＣオフセット電圧を判定するＤＣオフセット判定回路４６と、が設けられている。【００２３】
また、ＤＣオフセット補正回路４７からそれぞれ出力される第１、第２のキャンセル信号は、合成器１９、２７の他方の入力にそれぞれ供給されている。また、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７によりＤＣオフセット制御ループ１０６が構成されている。【００２４】
復調部１０５には、出力端子９、１１にそれぞれ接続されたＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９からの出力がそれぞれ接続された復調回路１０７と、この復調回路１０７からの復調信号が出力される出力端子１１３が設けられている。【００２５】
復調回路１０７には、受信信号の品質を検出する受信品質検出回路１０８と、この受信品質検出回路１０８からの受信品質信号が入力されるとともに受信品質を判定する受信品質判定回路１０９が設けられている。また、この受信品質判定回路１０９には、第１の基準値を入力できる外部端子１０９ａが設けられている。【００２６】
また、受信品質判定回路１０９から出力される制御信号は、駆動回路１１１に接続されている。この駆動回路１１１から出力される駆動電圧は、ＤＣオフセット制御ループ１０６に設けられた電源入力端子１０６ａに接続されている。そして、Ａ／Ｄコンバータ３７、３９の出力は、ＤＣオフセット検出回路４５の入力にそれぞれ入力されている。なお、駆動回路１１１は、復調部１０５あるいは電子チューナ１０３に内蔵してもよい。【００２７】
このように構成された高周波受信装置１０１の動作について以下説明する。なお、入力端子３から入力される高周波信号は、例えば、デジタル変調されたデジタルテレビ放送であり、ＵＨＦでは約４７０ＭＨｚ（ＣＨ１３）から約７７０ＭＨｚ（ＣＨ６２）までの周波数を用いることができる。【００２８】
電子チューナ１０３において、入力端子３に入力された高周波信号は、フィルタ１３によって妨害信号が抑圧される。このフィルタ１３の出力は、増幅器１５により、利得制御される。この増幅器１５の出力は、混合回路４９に供給される。【００２９】
混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合器として構成されている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。これらＩ、Ｑ信号は、ローパスフィルタ２１、２９に入力される。これらローパスフィルタ２１、２９の出力は、増幅器２３、３１に入力される。これら増幅器２３、３１の出力は、出力端子９、１１を介してＩ、Ｑ信号がそれぞれ出力される。【００３０】
復調部１０５において、これらＩ、Ｑ信号が、Ａ／Ｄコンバータ３７、３９に入力される。このＡ／Ｄコンバータ３７、３９の出力からデジタル信号がそれぞれ出力される。さらに復調回路１０７により復調信号とされて出力端子１１３から出力される。【００３１】
ところが、このようにダイレクトコンバージョン方式を用いた混合回路４９では、発振器３３の発振信号が、混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した発振信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。【００３２】
あるいは、入力端子３に大きな妨害信号が入力された場合に、この妨害信号が混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した妨害信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。【００３３】
このようにして、混合器１７、２５からは第１、第２のＤＣオフセット電圧がそれぞれ発生することになり、受信品質が劣化する。【００３４】
そこで、これら第１、第２のＤＣオフセット電圧を、ＤＣオフセット制御ループ１０６により改善する方法を、以下説明する。【００３５】
ＤＣオフセット制御ループ１０６は、ＤＣオフセット検出回路４５と、ＤＣオフセット判定回路４６と、ＤＣオフセット補正回路４７とから構成されている。【００３６】
ＤＣオフセット検出回路４５では、Ａ／Ｄコンバータ３７、３９からそれぞれ出力されたＩ、Ｑ信号により、第１、第２のＤＣオフセット電圧をそれぞれ検出し、この検出信号をＤＣオフセット判定回路４６に入力する。【００３７】
このＤＣオフセット判定回路４６において、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合には、ＤＣオフセット補正回路４７からは第１、第２のキャンセル信号を供給しない。なお、ＤＣオフセット補正回路４７から第１、第２のキャンセル信号の供給を行わないで、第１、第２のキャンセル信号を合成器１９、２７でそれぞれ保持するようにしても同様の効果が得られる。【００３８】
一方、第１、第２のＤＣオフセット電圧が第２の基準値より大きい場合には、ＤＣオフセット補正回路４７は、第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号を合成器１９、２７にそれぞれ供給する。なお、この第２の基準値は、外部端子１０３ａから入力することができる。【００３９】
このようにして、合成器１９、２７において第１、第２のＤＣオフセット電圧と第１、第２のキャンセル信号とがそれぞれ合成され、第１、第２のＤＣオフセット電圧を抑圧することができる。【００４０】
また、ＤＣオフセット判定回路４６には、メモリ１１５（図示せず）を設けることができる。このメモリ１１５には、基準値が記憶されている。これによってＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧とメモリ１１５に記憶された基準値とを比較することができる。【００４１】
次に、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源を供給し、あるいは停止する方法について、以下説明する。【００４２】
図２は、高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。図２において、受信開始時に、受信ステップＳ１５１において、駆動回路１１１からの電源はＤＣオフセット制御ループ１０６の電源入力端子１０６ａを介して供給される。さらに、受信ステップＳ１５２に移行し、ＤＣオフセット検出回路４５により第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１５３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と第２の基準値との比較判定をする。【００４３】
この検出結果として、第１、第２のＤＣオフセット電圧が第２の基準値より大きい場合（ＮＧ）には、受信ステップＳ１５４に移行し、ＤＣオフセット補正回路４７からの第１、第２のキャンセル信号を第１、第２の合成器１９、２７にそれぞれ供給してＤＣオフセット補正を行い、さらに受信ステップＳ１５２に移行する。【００４４】
一方、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行うことなく受信ステップＳ１５２に戻る。【００４５】
前述した一般的な補正方法に対して、本実施の形態１における第１、第２のＤＣオフセット電圧の補正方法について、以下に説明する。【００４６】
図３は、本発明の本実施の形態１における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図３において、受信開始時には、受信ステップＳ１６１により、ＤＣオフセット制御ループ１０６への電源を供給する。さらに、受信ステップＳ１６２に移行し、ＤＣオフセット検出回路４５により、第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１６３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と第２の基準値との比較判定をする。【００４７】
この検出結果として、第１、第２のＤＣオフセット電圧が第２の基準値より大きい場合（ＮＧ）には、受信ステップＳ１６４に移行し、ＤＣオフセット補正回路４７によりＤＣオフセット補正を行う。一方、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行わず、受信ステップＳ１６５に移行する。この受信ステップＳ１６５では、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源供給を停止する。【００４８】
さらに、ステップＳ１６６に移行し、受信品質判定回路１０９により、受信品質信号を第１の基準値と比較し判定する。この受信品質信号が第１の基準値より小さい場合、つまり受信品質が良好な場合（ＯＫ）には、受信ステップＳ１６６に戻り受信品質を判定する。一方、受信品質信号が第１の基準値より大きい場合、つまり受信品質が悪い場合（ＮＧ）には、受信ステップＳ１６１に戻り、受信ステップＳ１６２以降を繰り返す。【００４９】
なお、受信品質信号として、例えばＣ／Ｎ、ビットエラーレート（ＢＥＲ）、パケットエラーレート（ＰＥＲ）等を用いることができる。これらの受信品質信号として、Ｃ／Ｎ、ＢＥＲ、ＰＥＲの順で、Ｃ／Ｎが最も短時間で受信品質を検出できる。また、ＰＥＲ、ＢＥＲ、Ｃ／Ｎの順で、ＰＥＲが最も受信品質の検出時間を要するが、受信品質の検出精度は最も優れている。このため、例えば、ＤＣオフセット制御ループ１０６への電源を停止する場合に、受信品質の判定精度の高いＰＥＲを用いることができる。一方、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質の検出時間を優先したＢＥＲまたはＣ／Ｎを用いることができる。【００５０】
さらに、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質を十分に確保することが必要となる。例えば、Ｃ／Ｎを用いた場合には検出精度は低いが短時間で検出でき、ＰＥＲを用いた場合には時間を要するが高精度で検出できる。従って、これら３つのＰＥＲ、ＢＥＲ、Ｃ／Ｎの少なくとも１つの受信品質が受信品質検出回路１０８で検出された場合に、ＤＣオフセット制御ループ１０６への電源を供給して動作させる。これにより、ＤＣオフセットの補正の動作遅れによる受信品質の劣化を最小限度に抑えることができる。【００５１】
このようにして、ＤＣオフセット制御ループ１０６への電源の供給あるいは停止を、精度よくあるいは最適に制御できるので、低消費電力化とした高周波受信装置１０１を実現することが可能となる。【００５２】
以上のようにして、高周波受信装置１０１により希望ｃｈを受信する場合において、受信品質判定回路１０９により判定した受信品質が良好であれば、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源を停止することができる。これにより、ＤＣオフセット制御ループ１０６への電源供給を停止できるので、低消費電力化とした高周波受信装置の実現が可能となる。【００５３】
なお、受信品質信号が第１の基準値より良好な場合に、ＤＣオフセット制御ループ１０６に対して駆動回路１１１からの電源の停止が行われることになる。しかし、この場合に、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７のうち少なくともひとつに対して電源を停止してもよい。【００５４】
また、本実施の形態１では、混合器１７とローパスフィルタ２１との間に合成器１９を挿入し、混合器２５とローパスフィルタ２９との間に合成器２７を挿入したが、この合成器１９はローパスフィルタ２１と出力端子９との間に、合成器２７はローパスフィルタ２９と出力端子１１との間にそれぞれ設けても良い。【００５５】
さらに、ＩＳＤＢ−Ｔのデジタルテレビ放送を受信する場合に、例えば１３セグメントのうちの１２セグメント、あるいは１セグメントの受信ができる。この１セグメント受信では、本実施の形態１で説明したように、ＤＣオフセット電圧の補正が必要とされる。これに対して、１２セグメントを受信する場合には、中心位置に１セグメントが存在し、またこの１セグメントを必要としないため、ＤＣオフセット電圧の許容値を緩和することができる。【００５６】
すなわち、ＤＣオフセット判定回路４６において、１２セグメント受信時の第２の基準値は、１セグメント受信時の第２の基準値に対して、大きくして緩和することができる。あるいは、１２セグメント受信時には、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止することができる。【００５７】
さらにまた、１セグメントを受信する場合において、発振器３３の発振周波数を、１セグメントの中心周波数から１セグメントの帯域幅（約４２８．５ＫＨｚ）の１／２（約２１４ＫＨｚ）以上離して設定する。これにより、混合回路４９をヘテロダイン受信として使用し、１セグメントの中間周波信号をＤＣ成分から１セグメントの帯域の１／２（約２１４ＫＨｚ）以上離して変換することが可能であり、この場合には、ＤＣオフセットの問題は発生しない。【００５８】
従って、混合回路４９により１セグメント受信の時は、ＤＣオフセット制御ループ１０６に対して電源を停止することができる。この場合に、ＤＣオフセット制御ループ１０６を構成するＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止してもよい。【００５９】
なお、１セグメントと１２セグメントを別々に受信する場合は以上のように受信を行い、また、一括して１３セグメント受信する場合は、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合に、駆動回路１１１によりＤＣオフセット補正回路４７への電源を停止する制御を行うことができる。【００６０】
（実施の形態２）
以下、本実施の形態２における高周波受信装置について図面を用いて以下説明する。【００６１】
図４は実施の形態２における高周波受信装置１４１の回路ブロック図である。図４において、高周波受信装置１４１の回路ブロック構成は、実施の形態１における高周波受信装置１０１と基本的に同一である。本実施の形態２における高周波受信装置１４１と実施の形態１で説明した高周波受信装置１０１との違いは、第１、第２のＤＣオフセット電圧の補正方法である。以下、説明する。【００６２】
高周波受信装置１４１は、アンテナに接続される入力端子３と、この入力端子３から入力される受信信号から希望ｃｈを選局する電子チューナ１０３と、この電子チューナ１０３から出力されるＩ、Ｑ信号を復調する復調部１０５と、を有している。【００６３】
この電子チューナ１０３には、入力端子３からの受信信号を通過させるフィルタ１３と、このフィルタ１３の出力が供給される増幅器１５と、この増幅器の出力が一方の入力に供給される混合器１７、２５と、この混合器１７、２５の他方の入力に移相器３５を介して接続される発振器３３と、混合器１７、２５の出力が一方の入力にそれぞれ供給される合成器１９、２７と、これらの合成器１９、２７の出力がそれぞれ供給されるローパスフィルタ２１、２９と、このローパスフィルタ２１、２９の出力がそれぞれ供給される増幅器２３、３１と、これら増幅器２３、３１の出力がそれぞれ供給される出力端子９、１１と、ＤＣオフセット電圧を検出するＤＣオフセット検出回路４５と、このＤＣオフセット検出回路４５の出力が接続されるとともにＤＣオフセット電圧を補正するＤＣオフセット補正回路４７と、ＤＣオフセット検出回路４５とＤＣオフセット補正回路４７との間に接続されるとともにＤＣオフセット電圧を判定するＤＣオフセット判定回路４６と、が設けられている。【００６４】
また、ＤＣオフセット補正回路４７からそれぞれ出力される第１、第２のキャンセル信号は、合成器１９、２７の他方の入力にそれぞれ供給されている。また、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７によりＤＣオフセット制御ループ１０６が構成されている。【００６５】
復調部１０５には、出力端子９、１１にそれぞれ接続されたＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９からの出力がそれぞれ接続された復調回路１０７と、この復調回路１０７からの復調信号が出力される出力端子１１３が設けられている。【００６６】
復調回路１０７には、受信信号の品質を検出する受信品質検出回路１０８と、この受信品質検出回路１０８からの受信品質信号が入力されるとともに受信品質を判定する受信品質判定回路１０９が設けられている。また、この受信品質判定回路１０９には、品質判定基準値を入力できる外部端子１０９ａが設けられている。【００６７】
また、受信品質判定回路１０９から出力される制御信号は、駆動回路１１１に接続されている。この駆動回路１１１から出力される駆動電圧は、ＤＣオフセット制御ループ１０６に設けられた電源入力端子１０６ａに接続されている。【００６８】
そして、Ａ／Ｄコンバータ３７、３９の出力は、ＤＣオフセット検出回路４５の入力にそれぞれ入力されている。なお、駆動回路１１１は、復調部１０５あるいは電子チューナ１０３に内蔵してもよい。【００６９】
このように構成された高周波受信装置１４１において、受信品質判定回路１０９により受信信号の品質を判定し、この受信品質の判定信号によりＤＣオフセット制御ループ１０６への電源を制御する動作について以下説明する。【００７０】
このように構成された高周波受信装置１４１の動作について以下説明する。なお、入力端子３から入力される高周波信号は、例えば、デジタル変調されたデジタルテレビ放送であり、ＵＨＦでは約４７０ＭＨｚ（ＣＨ１３）から約７７０ＭＨｚ（ＣＨ６２）までの周波数を用いることができる。【００７１】
電子チューナ１０３において、入力端子３に入力された高周波信号は、フィルタ１３によって妨害信号が抑圧される。このフィルタ１３の出力は、増幅器１５により、利得制御される。この増幅器１５の出力は、混合回路４９に供給される。【００７２】
混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合器が構成されている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。これらＩ、Ｑ信号は、ローパスフィルタ２１、２９に入力される。これらローパスフィルタ２１、２９の出力は、増幅器２３、３１に入力される。これら増幅器２３、３１の出力は、出力端子９、１１を介してＩ、Ｑ信号がそれぞれ出力される。【００７３】
復調部１０５において、これらＩ、Ｑ信号が、Ａ／Ｄコンバータ３７、３９に入力される。このＡ／Ｄコンバータ３７、３９の出力からデジタル信号がそれぞれ出力される。さらに復調回路１０７により復調信号とされて出力端子１１３から出力される。【００７４】
ところが、このようにダイレクトコンバージョン方式を用いた混合回路４９では、発振器３３の発振信号が、混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した発振信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。【００７５】
あるいは、入力端子３に大きな妨害信号が入力された場合に、この妨害信号が混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した妨害信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。【００７６】
このようにして、混合器１７、２５からは第１、第２のＤＣオフセット電圧がそれぞれ発生することになり、受信品質が劣化する。【００７７】
そこで、第１、第２のＤＣオフセット電圧を、ＤＣオフセット制御ループ１０６により改善する方法を、以下説明する。【００７８】
このＤＣオフセット制御ループ１０６は、ＤＣオフセット検出回路４５と、ＤＣオフセット判定回路４６と、ＤＣオフセット補正回路４７とから構成されている。ＤＣオフセット検出回路４５では、Ａ／Ｄコンバータ３７、３９からそれぞれ出力されたＩ、Ｑ信号により、第１、第２のＤＣオフセット電圧をそれぞれ検出し、この検出信号をＤＣオフセット判定回路４６に入力する。【００７９】
このＤＣオフセット判定回路４６において、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合には、ＤＣオフセット補正回路４７からは第１、第２のキャンセル信号を供給しない。なお、ＤＣオフセット補正回路４７から第１、第２のキャンセル信号の供給を行わないで、第１、第２のキャンセル信号を合成器１９、２７でそれぞれ保持するようにしても同様の効果が得られる。【００８０】
一方、第１、第２のＤＣオフセット電圧がオフセット基準値より大きい場合には、ＤＣオフセット補正回路４７は、第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号を合成器１９、２７にそれぞれ供給する。なお、このオフセット基準値は、外部端子１０３ａから入力することができる。【００８１】
このようにして、合成器１９、２７において第１、第２のＤＣオフセット電圧と第１、第２のキャンセル信号とがそれぞれ合成され、第１、第２のＤＣオフセット電圧を抑圧することができる。【００８２】
また、ＤＣオフセット判定回路４６には、メモリ（図示せず）を設けることができる。このメモリには、オフセット基準値が記憶されている。これによってＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧とメモリに記憶されたオフセット基準値とを比較することができる。【００８３】
次に、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源を供給し、あるいは停止する方法について、以下説明する。【００８４】
図５は、高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。図５において、受信開始時に、受信ステップＳ１５１において、駆動回路１１１からの電源はＤＣオフセット制御ループ１０６の電源入力端子１０６ａを介して供給される。さらに、受信ステップＳ１５２に移行し、ＤＣオフセット検出回路４５により第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１５３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧とオフセット基準値との比較判定をする。【００８５】
この検出結果として、第１、第２のＤＣオフセット電圧がオフセット基準値より大きい場合（ＮＧ）には、受信ステップＳ１５４に移行し、ＤＣオフセット補正回路４７からの第１、第２のキャンセル信号を第１、第２の合成器１９、２７にそれぞれ供給してＤＣオフセット補正を行い、さらに受信ステップＳ１５２に移行する。【００８６】
一方、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行うことなく受信ステップＳ１５２に戻る。【００８７】
この一般的な補正方法に対して、本実施の形態２における第１、第２のＤＣオフセット電圧の補正方法について、以下に説明する。【００８８】
図６は、本発明の本実施の形態２における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図６において、受信開始時には、受信ステップＳ１１６１により、ＤＣオフセット制御ループ１０６への電源を供給する。さらに、受信ステップＳ１１６２に移行し、ＤＣオフセット検出回路４５により、第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１１６３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧とオフセット基準値との比較判定をする。【００８９】
この検出結果として、第１、第２のＤＣオフセット電圧がオフセット基準値より大きい場合（ＮＧ）には、受信ステップＳ１１６４に移行し、ＤＣオフセット補正回路４７によりＤＣオフセット補正を行う。なお、この第１、第２のキャンセル信号によるＤＣオフセット補正は、合成器１９、２７においてそれぞれ保持を行うことができる。一方、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行わず、受信ステップＳ１１６５に移行する。この受信ステップＳ１１６５では、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源供給を停止する。【００９０】
さらに、ステップＳ１１６６に移行し、受信品質判定回路１０９により、受信品質信号を品質判定基準値と比較し判定する。例えば、受信品質信号としてＢＥＲを用い、このＢＥＲが品質判定基準値より小さい場合、つまり受信品質が良好な場合（ＯＫ）には、受信ステップＳ１１６６に戻り受信品質を判定する。一方、受信品質信号であるＢＥＲが品質判定基準値より大きい場合、つまり受信品質が悪い場合（ＮＧ１）には、受信ステップＳ１１６１に戻り、受信ステップＳ１１６２以降を繰り返す。【００９１】
また、受信品質信号であるＢＥＲが品質判定基準値より著しく大きい場合、つまり受信品質が著しく悪い場合（ＮＧ２）には、受信ステップＳ１１６６に戻り受信品質の判定１６６を繰り返す。【００９２】
なお、受信品質信号として、例えばＣ／Ｎ、ＢＥＲ（ビットエラーレート）、ＰＥＲ（パケットエラーレート）等を用いることができる。これらの受信品質信号として、Ｃ／Ｎ、ＢＥＲ、ＰＥＲの順で、Ｃ／Ｎが最も短時間で受信品質を検出できる。また、ＰＥＲ、ＢＥＲ、Ｃ／Ｎの順で、ＰＥＲが最も受信品質の検出時間を要するが、受信品質の検出精度は最も優れている。このため、例えば、ＤＣオフセット制御ループ１０６への電源を停止する場合に、受信品質の判定精度の高いＰＥＲを用いることができる。これにより精度高く停止できるため、受信品質の劣化を最小限に抑えることができる。一方、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質の検出時間を優先したＢＥＲまたはＣ／Ｎを用いることができる。【００９３】
このように、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質を十分に確保することが必要となる。例えば、Ｃ／Ｎを用いた場合には検出精度は低いが短時間で検出でき、ＰＥＲを用いた場合には時間を要するが高精度で検出できる。従って、これら３つのＰＥＲ、ＢＥＲ、Ｃ／Ｎの少なくとも１つの受信品質が受信品質検出回路１０８で検出された場合に、ＤＣオフセット制御ループ１０６への電源を供給して動作させる。これにより、ＤＣオフセットの補正の動作遅れによる受信品質の劣化を最小限度に抑えることができる。【００９４】
このようにして、ＤＣオフセット制御ループ１０６への電源の供給あるいは停止を、精度よくあるいは最適に制御できるので、低消費電力化とした高周波受信装置１４１を実現することが可能となる。【００９５】
以上のようにして、高周波受信装置１４１により希望ｃｈを受信する場合において、受信品質判定回路１０９により判定した受信品質が良好であれば、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源を停止することができる。これにより、ＤＣオフセット制御ループ１０６への電源供給を停止できるので、低消費電力化とした高周波受信装置２０１の実現が可能となる。【００９６】
なお、受信品質信号が品質判定基準値より良好な場合に、ＤＣオフセット制御ループ１０６に対して駆動回路１１１からの電源の停止が行われることになるが、この場合に、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７のうち少なくともひとつに対して電源を停止してもよい。【００９７】
また、本実施の形態２では、混合器１７とローパスフィルタ２１との間に合成器１９を挿入し、混合器２５とローパスフィルタ２９との間に合成器２７を挿入したが、この合成器１９はローパスフィルタ２１と出力端子９との間に、合成器２７はローパスフィルタ２９と出力端子１１との間にそれぞれ設けても良い。【００９８】
さらに、ＩＳＤＢ−Ｔのデジタルテレビ放送を受信する場合に、例えば１３セグメントのうちの１２セグメント、あるいは１セグメントの受信ができる。この１セグメント受信では、本実施の形態で説明したように、ＤＣオフセット電圧の補正が必要とされる。これに対して、１２セグメントを受信する場合には、中心位置に１セグメントが存在し、またこの１セグメントを必要としないため、ＤＣオフセット電圧の許容値を緩和することができる。【００９９】
すなわち、ＤＣオフセット判定回路４６において、１２セグメント受信時のオフセット基準値は、１セグメント受信時のオフセット基準値に対して、大きくして緩和することができる。あるいは、１２セグメント受信時には、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止することができる。【０１００】
さらにまた、１セグメントを受信する場合において、発振器３３の発振周波数を、１セグメントの中心周波数から１セグメントの帯域幅（約４２８．５ＫＨｚ）の１／２（約２１４ＫＨｚ）以上離して設定する。これにより、混合回路４９をヘテロダイン受信として使用し、１セグメントの中間周波信号をＤＣ成分から１セグメントの帯域の１／２（約２１４ＫＨｚ）以上離して変換することが可能であり、この場合には、ＤＣオフセットの問題は発生しない。【０１０１】
従って、混合回路４９により１セグメント受信の時は、ＤＣオフセット制御ループ１０６に対して電源を停止することができる。この場合に、ＤＣオフセット制御ループ１０６を構成するＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止してもよい。【０１０２】
なお、１セグメントと１２セグメントを別々に受信する場合は以上のように受信を行い、また、一括して１３セグメント受信する場合は、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合に、駆動回路１１１によりＤＣオフセット補正回路４７への電源を停止する制御を行うことができる。【０１０３】
（実施の形態３）
以下、実施の形態３における高周波受信装置２０１について図面を用いて説明する。【０１０４】
図７は、本実施の形態３における高周波受信装置２０１の回路ブロック図である。実施の形態１の高周波受信装置１０１に対して、本実施の形態の高周波受信装置２０１の復調部２０２では、復調回路を形成する高速フーリエ変換器（ＦＦＴ）２０５と検波回路２０７との間にフェージングによる信号劣化を補正するための波形等価回路部２０８を設け、さらにこの波形等価回路部２０８と受信品質判定回路２１０間にフェージング検出回路２１１を接続している点で異なる。また、ＤＣオフセット補正回路４７から合成器１９、２７に値を変えずに連続してキャンセル信号を供給する代わりに合成器１９、２７において第１、第２のキャンセル信号をそれぞれ保持するようにしてもよい。【０１０５】
図７において、高周波受信装置２０１は、入力端子３より高周波信号を受信する電子チューナ１０３と、この電子チューナ１０３から出力されたＩ、Ｑ信号が入力される復調部２０２と、この復調部２０２からの復調信号が出力される出力端子２１３とから構成される。【０１０６】
復調部２０２には、電子チューナ１０３の出力端子９、１１からそれぞれ出力されたＩ、Ｑ信号がそれぞれ供給されるＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９から出力される信号がそれぞれ入力されるとともに信号を高速フーリエ変換するＦＦＴ２０５と、このＦＦＴ２０５の出力が一方の入力２０９ａに接続されるとともにフェージングなどの伝送路における信号劣化を補正する波形等価回路２０９と、この波形等価回路２０９の出力に接続されるとともに信号を検波する検波回路２０７と、この検波回路２０７の出力が接続される出力端子２１３と、受信品質を検出する受信品質検出回路１０８と、この受信品質検出回路１０８の出力が一方の入力に接続される受信品質を判定する受信品質判定回路２１０と、が設けられている。【０１０７】
さらに、この復調部２０２には、ＦＦＴ２０５の出力に接続されるＳＰスキャタードパイロット（ＳＰ）抽出回路２１４と、このＳＰ抽出回路２１４の出力が一方の入力に接続される比較回路２１７と、この比較回路２１７の他方の入力に接続される基準パイロット２１５と、が設けられている。この比較回路２１７の出力は波形等価回路２０９の他方の入力２０９ｂに接続されている。なお、ＳＰ抽出回路２１４と、基準パイロット２１５と、比較回路２１７と、波形等価回路２０９により波形等価回路部２０８を構成している。【０１０８】
また、波形等価回路２０９への波形等価信号が入力されるとともにフェージング周波数を検出するフェージング検出回路２１１が設けられている。このフェージング検出回路２１１の出力は受信品質判定回路２１０の他方の入力に接続されている。【０１０９】
この受信品質判定回路２１０の出力は、駆動回路１１１に入力される。この駆動回路１１１の出力は、ＤＣオフセット制御ループ１０６の電源入力端子１０６ａに接続されている。【０１１０】
このように構成された高周波受信装置２０１において、移動受信によるフェージング周波数を検出し、このフェージング周波数による受信品質劣化を考慮した受信信号の品質を判定し、この受信品質の判定信号を用いてＤＣオフセット制御ループ１０６への電源を制御する動作について以下説明する。【０１１１】
この高周波受信装置２０１に入力されるデジタル信号は、ＯＦＤＭ変調信号であり、例えば、日本のデジタル放送であるＩＳＤＢ−Ｔのモード３では、５６１７本のサブキャリアにより１チャンネルが構成されている。このＯＦＤＭ変調信号は、５６１７本のサブキャリアに対して位相変調（ＱＰＳＫ）、振幅位相変調（ＱＡＭ）、あるいは振幅変調（ＢＰＳＫ）を行っている。このため、このＯＦＤＭ変調信号は、ＦＦＴの信号処理をすることにより、スペクトラム構成を観測することができる。従って、ＦＦＴ２０５の出力からはスペクトラム構成が出力されている。【０１１２】
次に、波形等価回路部２０８の動作について、説明する。【０１１３】
図８Ａは、本発明の実施の形態３における高周波受信装置のある瞬間ｔａにおいて、入力端子３から入力されるスペクトラム構成図である。図８Ｂは、本発明の実施の形態３における高周波受信装置のある瞬間ｔｂにおいて、入力端子３から入力されるスペクトラム構成図である。なお、横軸は周波数３０１であり、縦軸は振幅３０３である。【０１１４】
図８Ａにおける周波数３０１ａにあるサブキャリア３０５ａの振幅３０３ａと、図８Ｂにおける同じ周波数３０１ａにあるサブキャリア３０７ａの振幅３０３ｂとの大きさが異なっている。これは、高周波受信装置２０１が移動してフェージングが発生し、サブキャリアの振幅が変動するためである。これは、サブキャリア３０５ａ、３０７ａ以外のサブキャリアにおいても同様である。【０１１５】
図９は、本発明の実施の形態３における高周波受信装置のＦＦＴ２０５から出力される時間３１１に対するシンボル構成図である。図９において、このＦＦＴ２０５からは、入力信号である各変調信号に対して、高速フーリエ変換が行われ、時間ｔ１、ｔ２、ｔ３、−、−、−に対応したシンボル構成Ｓ１、Ｓ２、Ｓ３、−、−が出力される。【０１１６】
また、時間ｔ１におけるシンボル構成Ｓ１は、周波数３１２方向に各データシンボルＳ１１、Ｓ１２、Ｓ１３、−、−、−が配置されている。同様に、時間ｔ２におけるシンボル構成Ｓ２は、周波数方向に各データシンボルＳ２１、Ｓ２２、Ｓ２３、−、−、−が配置されている。同様に、時間ｔ３、ｔ４、ｔ５、−、−におけるシンボル構成Ｓ３、Ｓ４、Ｓ５、−、−も同様にそれぞれ配列されている。【０１１７】
これらデータシンボルＳ１、Ｓ２、Ｓ３、−、−、−には、１１のデータシンボルを挟んで１つのＳＰ信号が挿入されている。そして、例えば、データシンボルＳ１３がＳＰ信号であれば、データシンボルＳ２６がＳＰ信号となり、さらにデータシンボルＳ３９もＳＰ信号となる。【０１１８】
このように、ＳＰ信号は、シンボル構成の中に決められた規則に従って送られてくる。このＳＰ信号は、ＯＦＤＭ伝送において、伝送路を推定し、受信側で位相および振幅を補正することができるものである。【０１１９】
このＳＰ信号は、ＳＰ抽出回路２１４により抽出することができる。すなわち、ＳＰ信号の振幅レベルと基準パイロット２１５からの基準信号を比較回路２１７により比較することにより、比較回路２１７から波形等価信号を出力することができる。この波形等価信号により、波形等価回路２０９ではフェージングによるサブキャリアの位相および振幅の信号劣化を補正することができる。【０１２０】
次に、図９を用いて、波形等価信号が入力されるフェージング検出回路２１１によるフェージング周波数を検出する動作について説明する。フェージング検出回路２１１には波形等価信号が入力されている。【０１２１】
図９において、波形等価信号として、時間ｔ１のデータシンボルＳ１３と、時間ｔ５のキャリア番号Ｓ５３と、時間ｔ９のキャリア番号Ｓ９３とは、すべて同じ周波数を有している。従って、フェージング検出回路２１１において、データシンボルＳ１３、Ｓ５３、Ｓ９３、−、−、−の振幅変化あるいは位相変化を順次比較することにより、フェージング周波数を検出することができる。【０１２２】
図１０は、本発明の実施の形態３における高周波受信装置のフェージング周波数に対するＣ／Ｎの特性図である。図１０において、このフェージング周波数は、フェージング周波数によって所要Ｃ／Ｎが異なってくる。このため、受信品質判定回路２１０における判定のための品質判定基準値を変えることが必要となる。【０１２３】
次に、このフェージング周波数に対応して受信品質判定回路２１０の第２の基準値を変える動作について、以下説明する。【０１２４】
この所要Ｃ／Ｎ特性３３０は、フェージング周波数３３１（あるいは移動速度）に対応した検波後にビタビ復号した信号のビット誤り率が０．０００２となる場合のＣ／Ｎ３３３である。所要Ｃ／Ｎ特性３３０は、フェージング周波数が低い低速移動領域３３５（移動速度が遅い）と、フェージング周波数が高い高速移動領域３３７（移動速度が高速）では、大きい値のＣ／Ｎが必要となる。一方、フェージング周波数が中間の中速移動領域３３９（移動速度が中速）では、所要Ｃ／Ｎは、低速移動領域３３５、高速移動領域３３７に比較して小さな値のＣ／Ｎでよいことが知られている。【０１２５】
例えば、フェージング周波数３３９ａが約２０Ｈｚ（１３ｃｈ受信時において移動速度で約４５ｋｍ／Ｈ相当）からフェージング周波数３３９ｂが約６０Ｈｚ（１３ｃｈ受信時に移動速度で約１４０ｋｍ／Ｈ相当）の中速移動領域３３９での所要Ｃ／Ｎは、例えば６ｄＢとなり、安定している。これに対して、フェージング周波数３３９ａ以下の低速移動領域３３５では、移動速度が遅くなるにつれて所要Ｃ／Ｎが大きくなる。また、フェージング周波数３３９ｂ以上の高速移動領域３３７では、移動速度が速くなるにつれて所要Ｃ／Ｎが大きくなる。さらに、静止状態３４０における所要Ｃ／Ｎ３４１は、フェージングが無いので、例えば４ｄＢとなる。【０１２６】
このように、フェージング周波数によって所要Ｃ／Ｎが異なるので、このフェージング周波数に応じて、受信品質判定回路２１０の品質判定基準値であるＣ／Ｎをそれぞれ設定することができる。この受信品質判定回路２１０では、フェージング周波数に応じて設定したＣ／Ｎにより受信品質を判定できる。従って、この判定に基づいて受信品質の劣化のない場合には、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源の供給を停止することができる。【０１２７】
図１１は、本発明の実施の形態３における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図１１において、受信ステップＳ１１６１〜受信ステップＳ１１６５、および受信ステップＳ１１６６は、実施の形態２における受信ステップと同じである。また、本実施の形態３では、実施の形態２の受信ステップＳ１１６５、Ｓ１１６６の間に対して、受信ステップＳ１１７１〜Ｓ１１７４を追加している。【０１２８】
受信ステップＳ１１６５のあとで、受信ステップＳ１１７１に移行する。この受信ステップＳ１１７１では、フェージング検出回路２１１によりフェージング周波数を検出する。さらに、このフェージング検出回路２１１により、フェージング周波数が停止状態３４０、低速移動領域３３５、中速移動領域３３９、高速移動領域３３７かどうかの判定を行う。【０１２９】
この判定結果として、静止状態３４０の場合には受信ステップＳ１１７２に移行し、品質判定基準値を最も小さく設定する。また、判定結果として、中速移動領域３３９の場合には受信ステップＳ１１７３に移行し、品質判定基準値を小さく設定する。さらに、判定結果として、低速移動領域３３５あるいは高速移動領域３３７の場合には受信ステップＳ１１７４に移行し、品質判定基準値を大きく設定する。なお、この品質判定基準値は、外部端子２１０ａから入力することができるので、受信状態により外部から最適に設定することができる。【０１３０】
さらに、ステップＳ１１６６に移行し、受信品質判定回路２１０により、受信品質信号を品質判定基準値と比較し判定する。例えば、受信品質信号としてＢＥＲを用い、このＢＥＲが品質判定基準値より小さい場合、つまり受信品質が良好な場合（ＯＫ）には、受信ステップＳ１１６６に戻り受信品質を判定する。一方、受信品質信号であるＢＥＲが品質判定基準値より大きい場合、つまり受信品質が悪い場合（ＮＧ１）には、受信ステップＳ１１６１に戻り、さらに受信ステップＳ１１６２以降を繰り返す。【０１３１】
また、受信品質信号であるＢＥＲが品質判定基準値より著しく大きい場合、つまり受信品質が著しく悪い場合（ＮＧ２）には、受信ステップＳ１１６６に戻り受信品質の判定１１６６を行う。【０１３２】
なお、受信品質信号として、例えばＣ／Ｎ、ＢＥＲ（ビットエラーレート）、ＰＥＲ（パケットエラーレート）等を用いることができる。これらの受信品質信号として、Ｃ／Ｎ、ＢＥＲ、ＰＥＲの順で、Ｃ／Ｎが最も短時間で受信品質を検出できる。また、ＰＥＲ、ＢＥＲ、Ｃ／Ｎの順で、ＰＥＲが最も受信品質の検出時間を要するが、受信品質の検出精度は最も優れている。【０１３３】
このため、例えば、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質の検出時間を優先したＢＥＲまたはＣ／Ｎを用いることができる。【０１３４】
ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質を十分に確保することが必要となる。例えば、Ｃ／Ｎを用いた場合には検出精度は低いが短時間で検出でき、ＰＥＲを用いた場合には時間を要するが高精度で検出できる。従って、これら３つのＰＥＲ、ＢＥＲ、Ｃ／Ｎの少なくとも１つの受信品質が受信品質検出回路１０８で検出された場合に、ＤＣオフセット制御ループ１０６への電源を供給して動作させる。これにより、ＤＣオフセットの補正の動作遅れによる受信品質の劣化を最小限度に抑えることができる。【０１３５】
このようにして、ＤＣオフセット制御ループ１０６への電源の供給あるいは停止を、精度よくあるいは最適に制御できるので、低消費電力化とした高周波受信装置２０１を実現することが可能となる。【０１３６】
なお、受信品質信号が品質判定基準値より良好な場合に、ＤＣオフセット制御ループ１０６に対して駆動回路１１１からの電源の停止が行われることになる。しかし、この場合に、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７のうち少なくともひとつに対して電源を停止してもよい。【０１３７】
以上のようにして、フェージング検出回路２１１によりフェージング周波数に応じて品質判定基準値を最適化し、この品質判定基準値により受信品質判定回路２１０において受信品質を判定する。これにより、受信品質が良好であれば、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源を停止するので、低消費電力化とした高周波受信装置２０１の実現が可能となる。【０１３８】
（実施の形態４）
以下、実施の形態４における高周波受信装置４０１について図面を用いて説明する。【０１３９】
図１２は、本実施の形態４における高周波受信装置の回路ブロック図である。図１２において、実施の形態３の高周波受信装置２０１では、フェージング検出回路２１１が波形等価回路２０９と受信品質判定回路１０９との間に接続されているのに対して、本実施の形態４の高周波受信装置４０１の復調部４０３では、フェージング検出回路４０５がＦＦＴ２０５と受信品質判定回路２１０との間に接続されている点で異なる。【０１４０】
このため、本実施の形態４の高周波受信装置４０１の動作は、フェージング検出回路４０５を除いて、実施の形態２の高周波受信装置２０１の動作および効果は同じである。なお、図１３で使用した部品について、図８と同じものについては同一の番号を付して説明を簡略化している。【０１４１】
高周波受信装置４０１は、入力端子３より高周波信号を受信する電子チューナ１０３と、この電子チューナ１０３から出力されたＩ、Ｑ信号が入力される復調部４０３と、この復調部４０３からの復調信号が出力される出力端子２１３とから構成される。【０１４２】
復調部４０３には、ＦＦＴ２０５の出力信号が入力されるとともにフェージング周波数を検出するフェージング検出回路４０５が設けられている。このフェージング検出回路４０５の出力は受信品質判定回路２１０の他方の入力に接続されている。【０１４３】
このように構成された高周波受信装置４０１のフェージング検出回路４０５の動作について説明する。【０１４４】
図１３Ａは本発明の実施の形態４における高周波受信装置のある瞬間における入力信号のスペクトラム構成図である。図１３Ｂは本発明の実施の形態４における高周波受信装置の別の瞬間における入力信号のスペクトラム構成図である。図１３Ａ、１３Ｂにおいて、フェージング検出回路４０５に入力されるＦＦＴ２０５からの出力信号は、スペクトラム構成で表される。このように、ある瞬間ｔａのスペクトラム構成が、次のある瞬間ｔｂのスペクトラム構成と刻々と変化している。この変化を用いて、フェージング周波数を検出する方法を説明する。【０１４５】
例えば、周波数１３０１ａにおいて、サブキャリア１３０５ａの振幅１３０３ａは、サブキャリア１３０７ａの振幅１３０３ｂとなって小さく変化している。また、周波数１３０１ｂにおいて、サブキャリア１３０５ｂの振幅１３０３ｃは、サブキャリア１３０７ｂの振幅１３０３ｄとなって大きく変化している。【０１４６】
このように、少なくとも２本のサブキャリアの時間による振幅の変化の方向が異なることにより、フェージング周波数を検出することができる。また、比較するサブキャリアの本数を増やすことにより、フェージング周波数を検出する精度を高めることができる。【０１４７】
以上のように、フェージング検出回路４０５によりフェージング周波数を検出し、このフェージング周波数に応じて品質判定基準値を変更し、この変更した品質判定基準値に基づいて受信品質判定回路２１０により受信品質を判定し、この判定信号に基づいてＤＣオフセット制御ループ１０６への電源を供給あるいは停止することができる。従って、移動中であっても、受信品質を精度よく判定でき、この判定結果により必要のない場合には、ＤＣオフセット制御ループ１０６への電源を停止できるので、低消費電力化を可能とした高周波受信装置を実現できる。【０１４８】
なお、本実施の形態４では、サブキャリアの振幅の変化を検出してフェージング周波数を検出したが、サブキャリアのＣ／Ｎ（キャリア／ノイズ）を用いた場合もフェージング周波数の検出は可能である。【０１４９】
（実施の形態５）
以下、本実施の形態５における高周波受信装置について図面を用いて説明する。【０１５０】
図１４は本発明の実施の形態５における高周波受信装置５０１の回路ブロック図である。図１４において、従来例で示した図４と同じものは同じ番号を用いて、その説明は簡略化している。また、従来例の電子チューナ５に対して、実施の形態５の電子チューナ１０２では、ＤＣオフセット判定回路４６の出力４６ａとＤＣオフセット補正回路４７の入力４７ａとの間に、駆動回路１４５が接続されている点が異なる。【０１５１】
これらＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、駆動回路１４５、ＤＣオフセット補正回路４７によりＤＣオフセット制御ループ１４７が構成されている。【０１５２】
このように構成された高周波受信装置５０１の動作について以下説明する。アンテナから入力された高周波信号は、電子チューナ１０２で受信される。この電子チューナ１０２で選局された信号は、復調部７で復調されて出力端子４３から出力される。なお、この高周波信号は、例えば、デジタル変調されたデジタルテレビ放送であり、ＵＨＦでは約４７０ＭＨｚ（ＣＨ１３）から約７７０ＭＨｚ（ＣＨ６２）までの周波数を用いることができる。【０１５３】
次に、電子チューナ１０２における動作について説明する。入力端子３に入力された高周波信号は、フィルタ１３によって妨害信号が抑圧される。このフィルタ１３の出力は、増幅器１５により、利得制御される。この増幅器１５の出力は、混合回路４９に供給される。【０１５４】
この混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合器が構成されている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。これらＩ、Ｑ信号は、ローパスフィルタ２１、２９に入力される。これらローパスフィルタ２１、２９の出力は、増幅器２３、３１に入力される。これら増幅器２３、３１の出力は、出力端子９、１１を介してＩ、Ｑ信号がそれぞれ出力される。また、これらＩ、Ｑ信号は、復調部７に入力される。この復調部７に設けられたＡ／Ｄコンバータ３７、３９によりそれぞれデジタル信号とされる。さらに復調回路４１により復調信号とされて出力端子４３から出力される。【０１５５】
ところが、このようにダイレクトコンバージョン方式を用いた混合回路４９では、発振器３３の発振信号が、混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した発振信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。【０１５６】
あるいは、入力端子３に大きな妨害信号が入力された場合に、この妨害信号が混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した妨害信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。【０１５７】
このようにして、混合器１７、２５からは第１、第２のＤＣオフセット電圧がそれぞれ発生することになり、受信品質が劣化する。【０１５８】
そこで、これら第１、第２のＤＣオフセット電圧を、ＤＣオフセット制御ループ１４７により改善する方法を、以下説明する。このＤＣオフセット制御ループ１４７は、ＤＣオフセット検出回路４５と、ＤＣオフセット判定回路４６と、駆動回路１４５、ＤＣオフセット補正回路４７とから構成されている。【０１５９】
このＤＣオフセット検出回路４５では、Ａ／Ｄコンバータ３７、３９からそれぞれ出力されるＩ、Ｑ信号から第１、第２のＤＣオフセット電圧をそれぞれ検出し、ＤＣオフセット判定回路４６に供給する。このＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧を基準値と比較し判定する。なお、この基準値は、外部端子１０３ａから入力することができる。【０１６０】
検出された第１、第２のＤＣオフセット電圧が基準値より大きい場合には、ＤＣオフセット判定回路４６からの判定信号により、駆動回路１４５は、ＤＣオフセット補正回路４７への電源を供給する。これにより、ＤＣオフセット補正回路４７は、ＤＣオフセット検出回路４５により検出された第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号を合成器１９、２７にそれぞれ供給する。これらの合成器１９、２７に第１、第２のキャンセル信号をそれぞれ供給することにより、合成器１９、２７において第１、第２のＤＣオフセット電圧と第１、第２のキャンセル信号とがそれぞれ合成され、第１、第２のＤＣオフセット電圧が抑圧される。【０１６１】
検出された第１、第２のＤＣオフセット電圧が基準値より小さい場合には、ＤＣオフセット判定回路４６からの判定信号が入力される駆動回路１４５により、ＤＣオフセット補正回路４７への電源を停止する。ただし、ＤＣオフセット補正回路４７への電源を停止するが、合成器１９、２７の他方の入力に供給している第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号は供給するものとしている。なお、このように第１、第２のキャンセル信号の供給を行なわないで、第１、第２のキャンセル信号を合成器１９、２７でそれぞれ保持するようにしても同様の効果が得られる。【０１６２】
また、ＤＣオフセット判定回路４６には、メモリ１０４（図示せず）を設けることができる。このメモリ１０４には、基準値が記憶されている。これによってＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧とメモリ１０４に記憶された基準値とを比較することができる。【０１６３】
図１５は、高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。図１５において、受信開始時には、受信ステップＳ１５１により、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７に対して電源を供給する。さらに、受信ステップＳ１５２に移行し、ＤＣオフセット検出回路４５により第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１５３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と基準値との比較判定をする。【０１６４】
この検出結果として、第１、第２のＤＣオフセット電圧が基準値より大きい場合（ＮＧ）には、受信ステップＳ１５４に移行し、ＤＣオフセット補正回路４７でＤＣオフセット補正を行い、さらに受信ステップＳ１５２に移行する。一方、第１、第２のＤＣオフセット電圧が基準値より小さい場合（ＯＫ）には、受信ステップＳ１５２に戻る。【０１６５】
これに対して、本発明の実施の形態５における第１、第２のＤＣオフセット電圧の補正方法について、以下に説明する。【０１６６】
図１６は、本発明の実施の形態５における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図１６において、受信開始時には、受信ステップＳ２１６１により、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６への電源を供給する。さらに、受信ステップＳ２１６２に移行し、ＤＣオフセット検出回路４５により、第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ２１６３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と基準値との比較判定をする。【０１６７】
この検出結果として、第１、第２のＤＣオフセット電圧が基準値より小さい場合（ＯＫ）には、受信ステップＳ２１６２に戻る。一方、第１、第２のＤＣオフセット電圧が基準値より大きい場合（ＮＧ）には、受信ステップＳ２１６４に移行し、駆動回路１４５によりＤＣオフセット補正回路４７への電源を供給する。【０１６８】
さらに、受信ステップＳ２１６５に移行し、ＤＣオフセット補正回路４７により第１、第２のＤＣオフセット電圧の補正を行う。さらに、ステップＳ２１６６に移行して、駆動回路１４５によりＤＣオフセット補正回路４７への電源を停止する。さらに、受信ステップＳ２１６２に戻る。【０１６９】
以上のように、ダイレクトコンバージョン方式を用いた混合回路４９では、混合器１７、２５で第１、第２のＤＣオフセット電圧が発生する。この第１、第２のＤＣオフセット電圧は、Ａ／Ｄコンバータ３７、３９の出力信号よりＤＣオフセット検出回路４５で検出する。【０１７０】
この検出された第１、第２のＤＣオフセット電圧は、ＤＣオフセット判定回路４６に入力されて基準値と比較し判定される。この検出された第１、第２のＤＣオフセット電圧が基準値より小さい場合に、ＤＣオフセット判定回路４６は、駆動回路１４５に制御信号を供給する。この制御信号により、駆動回路１４５は、ＤＣオフセット補正回路４７への電源を停止する。【０１７１】
このように、ＤＣオフセット判定回路４６とＤＣオフセット補正回路４７との間に駆動回路１４５を設け、第１、第２のＤＣオフセット電圧が小さい場合には、駆動回路１４５によりＤＣオフセット補正回路４７への電源を停止する。従って、低消費電力化とした電子チューナ１０２の実現が可能となる。【０１７２】
なお、本実施の形態５では、混合器１７とローパスフィルタ２１との間に合成器１９を挿入し、混合器２５とローパスフィルタ２９との間に合成器２７を挿入したが、この合成器１９はローパスフィルタ２１と出力端子９との間に、合成器２７はローパスフィルタ２９と出力端子１１との間にそれぞれ設けても良い。【０１７３】
さらに、ＩＳＤＢ−Ｔのデジタルテレビ放送を受信する場合に、例えば１３セグメントのうちの１２セグメント、あるいは１セグメントの受信ができる。この１セグメント受信では、本実施の形態で説明したように、ＤＣオフセット電圧の補正が必要とされる。これに対して、１２セグメントを受信する場合には、中心位置に１セグメントが存在し、またこの１セグメントを必要としないため、ＤＣオフセット電圧の許容値を緩和することができる。【０１７４】
すなわち、ＤＣオフセット判定回路４６において、１２セグメント受信時の基準値は、１セグメント受信時の基準値に対して、大きくして緩和することができる。あるいは、１２セグメント受信時には、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止することができる。【０１７５】
また、１セグメントを受信する場合において、発振器３３の発振周波数を、１セグメントの中心周波数から１セグメントの帯域幅（約４２８．５ＫＨｚ）の１／２（約２１４ＫＨｚ）以上離して設定する。これにより、混合回路４９をヘテロダイン受信として使用し、１セグメントの中間周波信号をＤＣ成分から１セグメントの帯域の１／２（約２１４ＫＨｚ）以上離して変換することが可能であり、この場合には、ＤＣオフセットの問題は発生しない。【０１７６】
従って、混合回路４９により１セグメント受信の時は、ＤＣオフセット制御ループ１４７に対して電源を停止することができる。この場合に、ＤＣオフセット制御ループ１４７を構成するＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止してもよい。【０１７７】
なお、１セグメントと１２セグメントを別々に受信する場合は以上のように受信を行い、また、一括して１３セグメントを受信する場合は、第１、第２のＤＣオフセット電圧が基準値より小さい場合に、駆動回路１４５によりＤＣオフセット補正回路４７への電源を停止する制御を行うことができる。
【産業上の利用可能性】
【０１７８】
本発明にかかる高周波受信装置は、低消費電力が必要となる携帯用テレビ受信装置等に用いると有用である。
【図１】
2009081575.tif 000003
【図２】
2009081575.tif 000004
【図３】
2009081575.tif 000005
【図４】
2009081575.tif 000006
【図５】
2009081575.tif 000007
【図６】
2009081575.tif 000008
【図７】
2009081575.tif 000009
【図８Ａ】
2009081575.tif 000010
【図８Ｂ】
2009081575.tif 000011
【図９】
2009081575.tif 000012
【図１０】
2009081575.tif 000013
【図１１】
2009081575.tif 000014
【図１２】
2009081575.tif 000015
【図１３Ａ】
2009081575.tif 000016
【図１３Ｂ】
2009081575.tif 000017
【図１４】
2009081575.tif 000018
【図１５】
2009081575.tif 000019
【図１６】
2009081575.tif 000020
【図１７】
2009081575.tif 000021
【手続補正書】
【提出日】平成21年3月12日(2009.3.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル放送信号を受信する電子チューナと、
前記電子チューナからの出力信号を復調する復調部と、を備えた
高周波受信装置であって、
前記電子チューナは、
前記デジタル放送信号が入力される入力端子と、
前記デジタル放送信号が一方の入力に供給されるとともに、他方の入力に発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号に含まれる第１および第２のＤＣオフセット電圧を検出するとともに、前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット制御ループと、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を備え、
前記復調部は、
受信信号の品質を検出する受信品質検出回路と、
前記受信品質検出回路から出力される検出信号を第１の基準値と比較し判定する受信品質判定回路と、
前記受信品質判定回路から出力される判定信号が入力される駆動回路と、を備え、
前記受信品質判定回路において受信信号の品質が良好と判定された場合に、
前記駆動回路により前記ＤＣオフセット制御ループへの電源を停止することを特徴とする
高周波受信装置。
【請求項２】
前記ＤＣオフセット制御ループは、
前記第１および第２の混合器から出力される信号が供給されるとともに前記第１および第２のＤＣオフセット電圧をそれぞれ検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される前記第１および第２のＤＣオフセット電圧を第２の基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、を備えた
請求項１に記載の高周波受信装置。
【請求項３】
前記駆動回路が前記ＤＣオフセット制御ループへの電源を停止する場合に、
前記ＤＣオフセット制御ループを構成する前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項４】
前記受信品質判定回路には、前記第１の基準値を入力するための外部端子が設けられた
請求項１に記載の高周波受信装置。
【請求項５】
前記受信品質判定回路の前記第１の基準値として、ビットエラーレートまたはＣ／Ｎが用いられる
請求項１に記載の高周波受信装置。
【請求項６】
前記受信品質判定回路の前記第１の基準値として、パケットエラーレートが用いられる
請求項１に記載の高周波受信装置。
【請求項７】
前記ＤＣオフセット制御ループへの電源を供給する場合に、
前記受信品質判定回路への受信品質信号としてパケットエラーレート、ビットエラーレート、Ｃ／Ｎのうち少なくとも１つが用いられる
請求項１に記載の高周波受信装置。
【請求項８】
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する場合に、
前記受信品質判定回路への受信品質信号としてパケットエラーレートが用いられる
請求項２に記載の高周波受信装置。
【請求項９】
前記ＤＣオフセット判定回路において受信信号を判定する場合に、１２セグメント受信時の前記第２の基準値は、１セグメント受信時の前記第２の基準値より大きく設定する
請求項２に記載の高周波受信装置。
【請求項１０】
デジタル放送信号のうちの１セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路に対して電源を供給し、
デジタル放送信号のうちの１２セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうちの少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項１１】
デジタル放送信号のうちの１セグメント受信の場合に、
前記第１および第２の混合器は、発振器の周波数が前記１セグメントの中心周波数より前記１セグメントの帯域の１／２以上離して設定されることにより、ヘテロダイン方式として用いられ、前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項１２】
デジタル放送信号を受信する電子チューナと、
前記電子チューナからの出力信号を復調する復調部と、を備えた
高周波受信装置であって、
前記電子チューナは、
前記デジタル放送信号が入力される入力端子と、
前記デジタル放送信号が一方の入力に供給されるとともに、他方の入力に発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号に含まれる第１および第２のＤＣオフセット電圧を検出するとともに、前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット制御ループと、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を備え、
前記復調部は、
受信信号の品質を検出する受信品質検出回路と、
移動によるフェージング周波数を検出する第１のフェージング検出回路と、
前記受信品質検出回路からの受信品質信号と前記第１のフェージング検出回路からのフェージング周波数とが入力される受信品質判定回路と、
前記受信品質判定回路から出力される受信品質判定信号が入力されるとともに前記ＤＣオフセット制御ループへの電源を供給あるいは停止する駆動回路と、を備え、
前記第１のフェージング検出回路からのフェージング周波数に応じて前記受信品質判定回路の品質判定基準値を設定し、前記受信品質判定回路が受信信号の品質を良好と判定した場合に、前記駆動回路により前記ＤＣオフセット制御ループへの電源を停止することを特徴とする
高周波受信装置。
【請求項１３】
前記復調部は、
入力端子から入力されたアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、
入力信号を高速フーリエ変換する高速フーリエ変換器と、
信号波形を元の信号に戻す波形等価回路と、
信号を検波する検波回路が接続され、前記高速フーリエ変換器の出力が入力されるとともにスキャタードパイロット信号を抽出するＳＰ抽出回路と、
前記ＳＰ抽出回路からのＳＰ信号を一方の入力に接続し他方の入力に基準パイロット信号を接続する比較回路と、を備え、
前記比較回路から出力される前記ＳＰ信号と前記基準パイロット信号とを比較することによって得られる波形等価信号が、前記波形等価回路の他方の入力に接続され、
前記波形等価信号が前記第１のフェージング検出回路に入力される
請求項１２に記載の高周波受信装置。
【請求項１４】
前記高速フーリエ変換器の出力信号が入力されるとともに少なくとも２本のサブキャリアの時間による振幅の変化によりフェージング周波数を検出する第２のフェージング検出回路を第１のフェージング検出回路に代わって設け、
前記第２のフェージング検出回路の入力には、前記波形等価回路に入力される波形等価信号の代わりに前記高速フーリエ変換器の出力信号が入力される請求項１３に記載の高周波受信装置。
【請求項１５】
前記高速フーリエ変換器の出力信号が入力されるとともに少なくとも２本のサブキャリアの時間によるＣ／Ｎの変化によりフェージング周波数を検出する第３のフェージング検出回路が、前記第２のフェージング検出回路に代わって設けられる
請求項１４に記載の高周波受信装置。
【請求項１６】
前記ＤＣオフセット制御ループは、
前記第１および第２の混合器から出力される信号が供給されるとともに前記第１および第２のＤＣオフセット電圧をそれぞれ検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される前記第１および第２のＤＣオフセット電圧をオフセット基準値と比較判定するＤＣオフセット判定回路と、前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、を備えた
請求項１２に記載の高周波受信装置。
【請求項１７】
前記駆動回路が前記ＤＣオフセット制御ループへの電源を停止する場合に、
前記ＤＣオフセット制御ループを構成する前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項１６に記載の高周波受信装置。
【請求項１８】
前記受信品質判定回路には、前記品質判定基準値を入力するための外部端子が設けられた
請求項１２に記載の高周波受信装置。
【請求項１９】
前記ＤＣオフセット制御ループへの電源を供給する場合に、前記受信品質判定回路への前記受信品質信号としてパケットエラーレート、ビットエラーレート、Ｃ／Ｎのうち少なくとも１つが用いられる
請求項１２に記載の高周波受信装置。
【請求項２０】
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する場合に、
前記受信品質判定回路への前記受信品質信号としてパケットエラーレートが用いられる
請求項１６に記載の高周波受信装置。
【請求項２１】
入力端子と、
前記入力端子からのデジタル放送信号が一方の入力に供給されるとともに、他方の入力に局部発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号が供給されるとともにＤＣオフセット電圧を検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される第１および第２のＤＣオフセット電圧を基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を有し、
前記ＤＣオフセット判定回路から出力される第１の判定信号が入力される駆動回路を、さらに備え、
前記駆動回路から出力される第１の駆動電圧が前記ＤＣオフセット補正回路に接続され、
前記ＤＣオフセット判定回路において、前記第１および第２のＤＣオフセット電圧が前記基準値より小さい場合に、前記駆動回路により前記ＤＣオフセット補正回路への電源を停止することを特徴とする
電子チューナ。
【請求項２２】
前記ＤＣオフセット判定回路には、基準値を入力するための第１の外部端子が設けられた
請求項２１に記載の電子チューナ。
【請求項２３】
デジタル放送信号のうちの１２セグメント受信時に、
前記基準値は、１セグメント受信時の基準値より大きく設定する
請求項２２に記載の電子チューナ。
【請求項２４】
デジタル放送信号のうちの１セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路に対して電源を供給し、
デジタル放送信号のうちの１２セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２１に記載の電子チューナ。
【請求項２５】
デジタル放送信号のうちの１セグメント受信の場合に、
前記第１および第２の混合器は、局部発振器の周波数が前記１セグメントの中心周波数より前記１セグメントの帯域の１／２以上離して設定されることにより、ヘテロダイン方式として用いられ、前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２１に記載の電子チューナ。
【請求項２６】
請求項２１に記載の電子チューナの第１および第２の出力端子に復調部が接続される高周波受信装置であって、
前記復調部は、
前記第１および第２の出力端子からの信号が供給されるとともにアナログ信号をデジタル信号にそれぞれ変換する第１および第２のＡ／Ｄコンバータを備え、
前記第１および第２のＡ／Ｄコンバータから出力される信号が前記ＤＣオフセット検出回路にそれぞれ接続されることを特徴とする
高周波受信装置。
【手続補正書】
【提出日】平成22年2月9日(2010.2.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリー駆動される携帯用テレビ受信装置などに用いられるダイレクトコンバージョン方式の電子チューナを用いた高周波受信装置に関する。
【背景技術】
【０００２】
以下、従来の高周波受信装置について図面を用いて説明する。
【０００３】
図１７は従来の高周波受信装置１の回路ブロック図である。図１７において、従来の高周波受信装置１は、アンテナに接続される入力端子３と、この入力端子３から入力される受信信号から希望ｃｈを選局する電子チューナ５と、この電子チューナ５から出力されるＩ、Ｑ信号を復調する復調部７を有している。
【０００４】
この電子チューナ５には、入力端子３からの受信信号を通過させるフィルタ１３と、このフィルタ１３の出力が供給される増幅器１５と、この増幅器の出力が一方の入力に供給される混合器１７、２５と、この混合器１７、２５の他方の入力に移相器３５を介して接続される発振器３３と、この混合器１７、２５の出力が一方の入力にそれぞれ供給される合成器１９、２７と、これらの合成器１９、２７の出力がそれぞれ供給されるローパスフィルタ２１、２９と、このローパスフィルタ２１、２９の出力がそれぞれ供給される増幅器２３、３１と、これら増幅器２３、３１の出力がそれぞれ供給される出力端子９、１１と、ＤＣオフセット電圧を検出するＤＣオフセット検出回路４５と、このＤＣオフセット検出回路４５の出力が接続されるとともにＤＣオフセット電圧を補正するＤＣオフセット補正回路４７と、ＤＣオフセット検出回路４５とＤＣオフセット補正回路４７との間に接続されるとともにＤＣオフセット電圧を判定するＤＣオフセット判定回路４６が設けられている。
【０００５】
また、ＤＣオフセット補正回路４７からそれぞれ出力される第１、第２のキャンセル信号は、合成器１９、２７の他方の入力にそれぞれ供給されている。
【０００６】
さらに、復調部７には、出力端子９、１１にそれぞれ接続されたＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９からの出力がそれぞれ接続された復調回路４１と、この復調回路４１からの復調信号が出力される出力端子４３が設けられている。そして、Ａ／Ｄコンバータ３７、３９の出力は、ＤＣオフセット検出回路４５の入力にそれぞれ入力されている。
【０００７】
このように構成された高周波受信装置１の動作について以下説明する。混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合回路とされている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。
【０００８】
これらＩ、Ｑ信号は、ローパスフィルタ２１、２９をそれぞれ介して出力端子９、１１からそれぞれ出力される。さらに、これらＩ、Ｑ信号は、Ａ／Ｄコンバータ３７、３９によりデジタル信号とされる。さらに復調回路４１により復調信号とされて出力端子４３から出力される。
【０００９】
このようなダイレクトコンバージョン方式を用いた混合回路４９では、混合器１７、２５で第１、第２のＤＣオフセット電圧がそれぞれ発生する。これら第１、第２のＤＣオフセット電圧により、受信信号内にＤＣ電圧が発生し、このため受信品質を劣化させる。
【００１０】
このＤＣオフセット電圧を小さくするために、ＤＣオフセット電圧の補正を行う必要がある。このため、Ａ／Ｄコンバータ３７、３９の出力をＤＣオフセット検出回路４５へそれぞれ入力し、このＤＣオフセット検出回路４５はＤＣオフセット電圧を検出し判定する。
【００１１】
この判定結果に基づいて、ＤＣオフセット補正回路４７から出力されるとともに第１、第２のＤＣオフセット電圧をそれぞれ打ち消すための第１、第２のキャンセル信号が、合成器１９、２７に入力され、第１、第２のＤＣオフセット電圧がキャンセルされる。なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【００１２】
ここで、携帯用テレビのようなバッテリー駆動の装置に用いる高周波受信装置では、特に消費電力が小さいことが重要である。しかしながら、従来の高周波受信装置では、ＤＣオフセット補正回路４７への電源を常に供給した状態でＤＣオフセット電圧の補正を行う。従って、消費電力が大きくなってしまう。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００３−１３４１８３号公報
【発明の概要】
【００１４】
本発明は、低消費電力の高周波受信装置を提供する。
【００１５】
本発明の高周波受信装置は、復調部には受信信号の品質を第１の基準値と比較し判定するとともに判定信号が出力される受信品質判定回路と、この判定信号が入力される駆動回路が設けられ、受信品質判定回路において受信信号の品質が良好と判定された場合に、駆動回路によりＤＣオフセット制御ループへの電源を停止する。これにより、低消費電力化とした高周波受信装置を実現できる。
【００１６】
また、本発明の電子チューナは、復調部は、受信信号の品質を検出する受信品質検出回路と、移動によるフェージング周波数を検出する第１のフェージング検出回路と、受信品質検出回路からの受信品質信号と第１のフェージング検出回路からのフェージング周波数とが入力される受信品質判定回路と、この受信品質判定回路から出力される受信品質判定信号が入力されるとともにＤＣオフセット制御ループへの電源の供給あるいは停止する駆動回路が設けられ、第１のフェージング検出回路からのフェージング周波数に応じて受信品質判定回路の品質判定基準値を設定し、受信品質判定回路が受信信号の品質を良好と判定した場合に、駆動回路によりＤＣオフセット制御ループへの電源を停止する。これにより、低消費電力化とした高周波受信装置を実現できる。
【００１７】
さらに、本発明の電子チューナは、ＤＣオフセット判定回路から出力される第１の判定信号が入力される駆動回路を設け、この駆動回路から出力される第１の駆動電圧がＤＣオフセット補正回路に接続され、ＤＣオフセット判定回路において、第１、第２のＤＣオフセット電圧が基準値より小さい場合に、駆動回路によりＤＣオフセット補正回路への電源を停止する。これにより、低消費電力化とした電子チューナを実現できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態１における高周波受信装置の回路ブロック図
【図２】高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャート
【図３】本発明の実施の形態１における高周波受信装置のＤＣオフセットの補正方法を示すフローチャート
【図４】本発明の実施の形態２における高周波受信装置の回路ブロック図
【図５】高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャート
【図６】本発明の本実施の形態２における高周波受信装置のＤＣオフセット電圧の補正方法を示すフローチャート
【図７】本実施の形態３における高周波受信装置の回路ブロック図
【図８Ａ】本発明の実施の形態３における高周波受信装置のある瞬間における入力信号のスペクトラム構成図
【図８Ｂ】本発明の実施の形態３における高周波受信装置の別の瞬間における入力信号のスペクトラム構成図
【図９】本発明の実施の形態３における高周波受信装置のＦＦＴから出力されるシンボル構成図
【図１０】本発明の実施の形態３における高周波受信装置のフェージング周波数に対するＣ／Ｎの特性図
【図１１】本発明の実施の形態３における高周波受信装置のＤＣオフセット電圧の補正方法を示すフローチャート
【図１２】本実施の形態４における高周波受信装置の回路ブロック図
【図１３Ａ】本発明の実施の形態４における高周波受信装置のある瞬間における入力信号のスペクトラム構成図
【図１３Ｂ】本発明の実施の形態４における高周波受信装置の別の瞬間における入力信号のスペクトラム構成図
【図１４】本発明の実施の形態５における高周波受信装置の回路ブロック図
【図１５】ＤＣオフセット電圧の一般的な補正方法を示すフローチャート
【図１６】本発明の実施の形態５における高周波受信装置のＤＣオフセット電圧の補正方法を示すフローチャート
【図１７】従来の高周波受信装置の回路ブロック図
【発明を実施するための形態】
【００１９】
（実施の形態１）
以下、本実施の形態１における高周波受信装置について図面を用いて以下説明する。
【００２０】
図１は本発明の実施の形態１における高周波受信装置の回路ブロック図である。図１において、従来例で示した図１７と同じものは同じ番号を用いている。
【００２１】
高周波受信装置１０１は、アンテナに接続される入力端子３と、この入力端子３から入力される受信信号から希望ｃｈ（チャンネル）を選局する電子チューナ１０３と、この電子チューナ１０３から出力されるＩ、Ｑ信号を復調する復調部１０５と、を有している。
【００２２】
この電子チューナ１０３には、入力端子３からの受信信号を通過させるフィルタ１３と、このフィルタ１３の出力が供給される増幅器１５と、この増幅器の出力が一方の入力に供給される混合器１７、２５と、この混合器１７、２５の他方の入力に移相器３５を介して接続される発振器３３と、混合器１７、２５の出力が一方の入力にそれぞれ供給される合成器１９、２７と、これらの合成器１９、２７の出力がそれぞれ供給されるローパスフィルタ２１、２９と、このローパスフィルタ２１、２９の出力がそれぞれ供給される増幅器２３、３１と、これら増幅器２３、３１の出力がそれぞれ供給される出力端子９、１１と、ＤＣオフセット電圧を検出するＤＣオフセット検出回路４５と、このＤＣオフセット検出回路４５の出力が接続されるとともにＤＣオフセット電圧を補正するＤＣオフセット補正回路４７と、ＤＣオフセット検出回路４５とＤＣオフセット補正回路４７との間に接続されるとともにＤＣオフセット電圧を判定するＤＣオフセット判定回路４６と、が設けられている。
【００２３】
また、ＤＣオフセット補正回路４７からそれぞれ出力される第１、第２のキャンセル信号は、合成器１９、２７の他方の入力にそれぞれ供給されている。また、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７によりＤＣオフセット制御ループ１０６が構成されている。
【００２４】
復調部１０５には、出力端子９、１１にそれぞれ接続されたＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９からの出力がそれぞれ接続された復調回路１０７と、この復調回路１０７からの復調信号が出力される出力端子１１３が設けられている。
【００２５】
復調回路１０７には、受信信号の品質を検出する受信品質検出回路１０８と、この受信品質検出回路１０８からの受信品質信号が入力されるとともに受信品質を判定する受信品質判定回路１０９が設けられている。また、この受信品質判定回路１０９には、第１の基準値を入力できる外部端子１０９ａが設けられている。
【００２６】
また、受信品質判定回路１０９から出力される制御信号は、駆動回路１１１に接続されている。この駆動回路１１１から出力される駆動電圧は、ＤＣオフセット制御ループ１０６に設けられた電源入力端子１０６ａに接続されている。そして、Ａ／Ｄコンバータ３７、３９の出力は、ＤＣオフセット検出回路４５の入力にそれぞれ入力されている。なお、駆動回路１１１は、復調部１０５あるいは電子チューナ１０３に内蔵してもよい。
【００２７】
このように構成された高周波受信装置１０１の動作について以下説明する。なお、入力端子３から入力される高周波信号は、例えば、デジタル変調されたデジタルテレビ放送であり、ＵＨＦでは約４７０ＭＨｚ（ＣＨ１３）から約７７０ＭＨｚ（ＣＨ６２）までの周波数を用いることができる。
【００２８】
電子チューナ１０３において、入力端子３に入力された高周波信号は、フィルタ１３によって妨害信号が抑圧される。このフィルタ１３の出力は、増幅器１５により、利得制御される。この増幅器１５の出力は、混合回路４９に供給される。
【００２９】
混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合器として構成されている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。これらＩ、Ｑ信号は、ローパスフィルタ２１、２９に入力される。これらローパスフィルタ２１、２９の出力は、増幅器２３、３１に入力される。これら増幅器２３、３１の出力は、出力端子９、１１を介してＩ、Ｑ信号がそれぞれ出力される。
【００３０】
復調部１０５において、これらＩ、Ｑ信号が、Ａ／Ｄコンバータ３７、３９に入力される。このＡ／Ｄコンバータ３７、３９の出力からデジタル信号がそれぞれ出力される。さらに復調回路１０７により復調信号とされて出力端子１１３から出力される。
【００３１】
ところが、このようにダイレクトコンバージョン方式を用いた混合回路４９では、発振器３３の発振信号が、混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した発振信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。
【００３２】
あるいは、入力端子３に大きな妨害信号が入力された場合に、この妨害信号が混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した妨害信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。
【００３３】
このようにして、混合器１７、２５からは第１、第２のＤＣオフセット電圧がそれぞれ発生することになり、受信品質が劣化する。
【００３４】
そこで、これら第１、第２のＤＣオフセット電圧を、ＤＣオフセット制御ループ１０６により改善する方法を、以下説明する。
【００３５】
ＤＣオフセット制御ループ１０６は、ＤＣオフセット検出回路４５と、ＤＣオフセット判定回路４６と、ＤＣオフセット補正回路４７とから構成されている。
【００３６】
ＤＣオフセット検出回路４５では、Ａ／Ｄコンバータ３７、３９からそれぞれ出力されたＩ、Ｑ信号により、第１、第２のＤＣオフセット電圧をそれぞれ検出し、この検出信号をＤＣオフセット判定回路４６に入力する。
【００３７】
このＤＣオフセット判定回路４６において、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合には、ＤＣオフセット補正回路４７からは第１、第２のキャンセル信号を供給しない。なお、ＤＣオフセット補正回路４７から第１、第２のキャンセル信号の供給を行わないで、第１、第２のキャンセル信号を合成器１９、２７でそれぞれ保持するようにしても同様の効果が得られる。
【００３８】
一方、第１、第２のＤＣオフセット電圧が第２の基準値より大きい場合には、ＤＣオフセット補正回路４７は、第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号を合成器１９、２７にそれぞれ供給する。なお、この第２の基準値は、外部端子１０３ａから入力することができる。
【００３９】
このようにして、合成器１９、２７において第１、第２のＤＣオフセット電圧と第１、第２のキャンセル信号とがそれぞれ合成され、第１、第２のＤＣオフセット電圧を抑圧することができる。
【００４０】
また、ＤＣオフセット判定回路４６には、メモリ１１５（図示せず）を設けることができる。このメモリ１１５には、基準値が記憶されている。これによってＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧とメモリ１１５に記憶された基準値とを比較することができる。
【００４１】
次に、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源を供給し、あるいは停止する方法について、以下説明する。
【００４２】
図２は、高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。図２において、受信開始時に、受信ステップＳ１５１において、駆動回路１１１からの電源はＤＣオフセット制御ループ１０６の電源入力端子１０６ａを介して供給される。さらに、受信ステップＳ１５２に移行し、ＤＣオフセット検出回路４５により第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１５３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と第２の基準値との比較判定をする。
【００４３】
この検出結果として、第１、第２のＤＣオフセット電圧が第２の基準値より大きい場合（ＮＧ）には、受信ステップＳ１５４に移行し、ＤＣオフセット補正回路４７からの第１、第２のキャンセル信号を第１、第２の合成器１９、２７にそれぞれ供給してＤＣオフセット補正を行い、さらに受信ステップＳ１５２に移行する。
【００４４】
一方、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行うことなく受信ステップＳ１５２に戻る。
【００４５】
前述した一般的な補正方法に対して、本実施の形態１における第１、第２のＤＣオフセット電圧の補正方法について、以下に説明する。
【００４６】
図３は、本発明の本実施の形態１における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図３において、受信開始時には、受信ステップＳ１６１により、ＤＣオフセット制御ループ１０６への電源を供給する。さらに、受信ステップＳ１６２に移行し、ＤＣオフセット検出回路４５により、第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１６３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と第２の基準値との比較判定をする。
【００４７】
この検出結果として、第１、第２のＤＣオフセット電圧が第２の基準値より大きい場合（ＮＧ）には、受信ステップＳ１６４に移行し、ＤＣオフセット補正回路４７によりＤＣオフセット補正を行う。一方、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行わず、受信ステップＳ１６５に移行する。この受信ステップＳ１６５では、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源供給を停止する。
【００４８】
さらに、ステップＳ１６６に移行し、受信品質判定回路１０９により、受信品質信号を第１の基準値と比較し判定する。この受信品質信号が第１の基準値より小さい場合、つまり受信品質が良好な場合（ＯＫ）には、受信ステップＳ１６６に戻り受信品質を判定する。一方、受信品質信号が第１の基準値より大きい場合、つまり受信品質が悪い場合（ＮＧ）には、受信ステップＳ１６１に戻り、受信ステップＳ１６２以降を繰り返す。
【００４９】
なお、受信品質信号として、例えばＣ／Ｎ、ビットエラーレート（ＢＥＲ）、パケットエラーレート（ＰＥＲ）等を用いることができる。これらの受信品質信号として、Ｃ／Ｎ、ＢＥＲ、ＰＥＲの順で、Ｃ／Ｎが最も短時間で受信品質を検出できる。また、ＰＥＲ、ＢＥＲ、Ｃ／Ｎの順で、ＰＥＲが最も受信品質の検出時間を要するが、受信品質の検出精度は最も優れている。このため、例えば、ＤＣオフセット制御ループ１０６への電源を停止する場合に、受信品質の判定精度の高いＰＥＲを用いることができる。一方、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質の検出時間を優先したＢＥＲまたはＣ／Ｎを用いることができる。
【００５０】
さらに、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質を十分に確保することが必要となる。例えば、Ｃ／Ｎを用いた場合には検出精度は低いが短時間で検出でき、ＰＥＲを用いた場合には時間を要するが高精度で検出できる。従って、これら３つのＰＥＲ、ＢＥＲ、Ｃ／Ｎの少なくとも１つの受信品質が受信品質検出回路１０８で検出された場合に、ＤＣオフセット制御ループ１０６への電源を供給して動作させる。これにより、ＤＣオフセットの補正の動作遅れによる受信品質の劣化を最小限度に抑えることができる。
【００５１】
このようにして、ＤＣオフセット制御ループ１０６への電源の供給あるいは停止を、精度よくあるいは最適に制御できるので、低消費電力化とした高周波受信装置１０１を実現することが可能となる。
【００５２】
以上のようにして、高周波受信装置１０１により希望ｃｈを受信する場合において、受信品質判定回路１０９により判定した受信品質が良好であれば、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源を停止することができる。これにより、ＤＣオフセット制御ループ１０６への電源供給を停止できるので、低消費電力化とした高周波受信装置の実現が可能となる。
【００５３】
なお、受信品質信号が第１の基準値より良好な場合に、ＤＣオフセット制御ループ１０６に対して駆動回路１１１からの電源の停止が行われることになる。しかし、この場合に、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７のうち少なくともひとつに対して電源を停止してもよい。
【００５４】
また、本実施の形態１では、混合器１７とローパスフィルタ２１との間に合成器１９を挿入し、混合器２５とローパスフィルタ２９との間に合成器２７を挿入したが、この合成器１９はローパスフィルタ２１と出力端子９との間に、合成器２７はローパスフィルタ２９と出力端子１１との間にそれぞれ設けても良い。
【００５５】
さらに、ＩＳＤＢ−Ｔのデジタルテレビ放送を受信する場合に、例えば１３セグメントのうちの１２セグメント、あるいは１セグメントの受信ができる。この１セグメント受信では、本実施の形態１で説明したように、ＤＣオフセット電圧の補正が必要とされる。これに対して、１２セグメントを受信する場合には、中心位置に１セグメントが存在し、またこの１セグメントを必要としないため、ＤＣオフセット電圧の許容値を緩和することができる。
【００５６】
すなわち、ＤＣオフセット判定回路４６において、１２セグメント受信時の第２の基準値は、１セグメント受信時の第２の基準値に対して、大きくして緩和することができる。あるいは、１２セグメント受信時には、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止することができる。
【００５７】
さらにまた、１セグメントを受信する場合において、発振器３３の発振周波数を、１セグメントの中心周波数から１セグメントの帯域幅（約４２８．５ＫＨｚ）の１／２（約２１４ＫＨｚ）以上離して設定する。これにより、混合回路４９をヘテロダイン受信として使用し、１セグメントの中間周波信号をＤＣ成分から１セグメントの帯域の１／２（約２１４ＫＨｚ）以上離して変換することが可能であり、この場合には、ＤＣオフセットの問題は発生しない。
【００５８】
従って、混合回路４９により１セグメント受信の時は、ＤＣオフセット制御ループ１０６に対して電源を停止することができる。この場合に、ＤＣオフセット制御ループ１０６を構成するＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止してもよい。
【００５９】
なお、１セグメントと１２セグメントを別々に受信する場合は以上のように受信を行い、また、一括して１３セグメント受信する場合は、第１、第２のＤＣオフセット電圧が第２の基準値より小さい場合に、駆動回路１１１によりＤＣオフセット補正回路４７への電源を停止する制御を行うことができる。
【００６０】
（実施の形態２）
以下、本実施の形態２における高周波受信装置について図面を用いて以下説明する。
【００６１】
図４は実施の形態２における高周波受信装置１４１の回路ブロック図である。図４において、高周波受信装置１４１の回路ブロック構成は、実施の形態１における高周波受信装置１０１と基本的に同一である。本実施の形態２における高周波受信装置１４１と実施の形態１で説明した高周波受信装置１０１との違いは、第１、第２のＤＣオフセット電圧の補正方法である。以下、説明する。
【００６２】
高周波受信装置１４１は、アンテナに接続される入力端子３と、この入力端子３から入力される受信信号から希望ｃｈを選局する電子チューナ１０３と、この電子チューナ１０３から出力されるＩ、Ｑ信号を復調する復調部１０５と、を有している。
【００６３】
この電子チューナ１０３には、入力端子３からの受信信号を通過させるフィルタ１３と、このフィルタ１３の出力が供給される増幅器１５と、この増幅器の出力が一方の入力に供給される混合器１７、２５と、この混合器１７、２５の他方の入力に移相器３５を介して接続される発振器３３と、混合器１７、２５の出力が一方の入力にそれぞれ供給される合成器１９、２７と、これらの合成器１９、２７の出力がそれぞれ供給されるローパスフィルタ２１、２９と、このローパスフィルタ２１、２９の出力がそれぞれ供給される増幅器２３、３１と、これら増幅器２３、３１の出力がそれぞれ供給される出力端子９、１１と、ＤＣオフセット電圧を検出するＤＣオフセット検出回路４５と、このＤＣオフセット検出回路４５の出力が接続されるとともにＤＣオフセット電圧を補正するＤＣオフセット補正回路４７と、ＤＣオフセット検出回路４５とＤＣオフセット補正回路４７との間に接続されるとともにＤＣオフセット電圧を判定するＤＣオフセット判定回路４６と、が設けられている。
【００６４】
また、ＤＣオフセット補正回路４７からそれぞれ出力される第１、第２のキャンセル信号は、合成器１９、２７の他方の入力にそれぞれ供給されている。また、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７によりＤＣオフセット制御ループ１０６が構成されている。
【００６５】
復調部１０５には、出力端子９、１１にそれぞれ接続されたＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９からの出力がそれぞれ接続された復調回路１０７と、この復調回路１０７からの復調信号が出力される出力端子１１３が設けられている。
【００６６】
復調回路１０７には、受信信号の品質を検出する受信品質検出回路１０８と、この受信品質検出回路１０８からの受信品質信号が入力されるとともに受信品質を判定する受信品質判定回路１０９が設けられている。また、この受信品質判定回路１０９には、品質判定基準値を入力できる外部端子１０９ａが設けられている。
【００６７】
また、受信品質判定回路１０９から出力される制御信号は、駆動回路１１１に接続されている。この駆動回路１１１から出力される駆動電圧は、ＤＣオフセット制御ループ１０６に設けられた電源入力端子１０６ａに接続されている。
【００６８】
そして、Ａ／Ｄコンバータ３７、３９の出力は、ＤＣオフセット検出回路４５の入力にそれぞれ入力されている。なお、駆動回路１１１は、復調部１０５あるいは電子チューナ１０３に内蔵してもよい。
【００６９】
このように構成された高周波受信装置１４１において、受信品質判定回路１０９により受信信号の品質を判定し、この受信品質の判定信号によりＤＣオフセット制御ループ１０６への電源を制御する動作について以下説明する。
【００７０】
このように構成された高周波受信装置１４１の動作について以下説明する。なお、入力端子３から入力される高周波信号は、例えば、デジタル変調されたデジタルテレビ放送であり、ＵＨＦでは約４７０ＭＨｚ（ＣＨ１３）から約７７０ＭＨｚ（ＣＨ６２）までの周波数を用いることができる。
【００７１】
電子チューナ１０３において、入力端子３に入力された高周波信号は、フィルタ１３によって妨害信号が抑圧される。このフィルタ１３の出力は、増幅器１５により、利得制御される。この増幅器１５の出力は、混合回路４９に供給される。
【００７２】
混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合器が構成されている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。これらＩ、Ｑ信号は、ローパスフィルタ２１、２９に入力される。これらローパスフィルタ２１、２９の出力は、増幅器２３、３１に入力される。これら増幅器２３、３１の出力は、出力端子９、１１を介してＩ、Ｑ信号がそれぞれ出力される。
【００７３】
復調部１０５において、これらＩ、Ｑ信号が、Ａ／Ｄコンバータ３７、３９に入力される。このＡ／Ｄコンバータ３７、３９の出力からデジタル信号がそれぞれ出力される。さらに復調回路１０７により復調信号とされて出力端子１１３から出力される。
【００７４】
ところが、このようにダイレクトコンバージョン方式を用いた混合回路４９では、発振器３３の発振信号が、混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した発振信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。
【００７５】
あるいは、入力端子３に大きな妨害信号が入力された場合に、この妨害信号が混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した妨害信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。
【００７６】
このようにして、混合器１７、２５からは第１、第２のＤＣオフセット電圧がそれぞれ発生することになり、受信品質が劣化する。
【００７７】
そこで、第１、第２のＤＣオフセット電圧を、ＤＣオフセット制御ループ１０６により改善する方法を、以下説明する。
【００７８】
このＤＣオフセット制御ループ１０６は、ＤＣオフセット検出回路４５と、ＤＣオフセット判定回路４６と、ＤＣオフセット補正回路４７とから構成されている。ＤＣオフセット検出回路４５では、Ａ／Ｄコンバータ３７、３９からそれぞれ出力されたＩ、Ｑ信号により、第１、第２のＤＣオフセット電圧をそれぞれ検出し、この検出信号をＤＣオフセット判定回路４６に入力する。
【００７９】
このＤＣオフセット判定回路４６において、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合には、ＤＣオフセット補正回路４７からは第１、第２のキャンセル信号を供給しない。なお、ＤＣオフセット補正回路４７から第１、第２のキャンセル信号の供給を行わないで、第１、第２のキャンセル信号を合成器１９、２７でそれぞれ保持するようにしても同様の効果が得られる。
【００８０】
一方、第１、第２のＤＣオフセット電圧がオフセット基準値より大きい場合には、ＤＣオフセット補正回路４７は、第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号を合成器１９、２７にそれぞれ供給する。なお、このオフセット基準値は、外部端子１０３ａから入力することができる。
【００８１】
このようにして、合成器１９、２７において第１、第２のＤＣオフセット電圧と第１、第２のキャンセル信号とがそれぞれ合成され、第１、第２のＤＣオフセット電圧を抑圧することができる。
【００８２】
また、ＤＣオフセット判定回路４６には、メモリ（図示せず）を設けることができる。このメモリには、オフセット基準値が記憶されている。これによってＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧とメモリに記憶されたオフセット基準値とを比較することができる。
【００８３】
次に、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源を供給し、あるいは停止する方法について、以下説明する。
【００８４】
図５は、高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。図５において、受信開始時に、受信ステップＳ１５１において、駆動回路１１１からの電源はＤＣオフセット制御ループ１０６の電源入力端子１０６ａを介して供給される。さらに、受信ステップＳ１５２に移行し、ＤＣオフセット検出回路４５により第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１５３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧とオフセット基準値との比較判定をする。
【００８５】
この検出結果として、第１、第２のＤＣオフセット電圧がオフセット基準値より大きい場合（ＮＧ）には、受信ステップＳ１５４に移行し、ＤＣオフセット補正回路４７からの第１、第２のキャンセル信号を第１、第２の合成器１９、２７にそれぞれ供給してＤＣオフセット補正を行い、さらに受信ステップＳ１５２に移行する。
【００８６】
一方、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行うことなく受信ステップＳ１５２に戻る。
【００８７】
この一般的な補正方法に対して、本実施の形態２における第１、第２のＤＣオフセット電圧の補正方法について、以下に説明する。
【００８８】
図６は、本発明の本実施の形態２における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図６において、受信開始時には、受信ステップＳ１１６１により、ＤＣオフセット制御ループ１０６への電源を供給する。さらに、受信ステップＳ１１６２に移行し、ＤＣオフセット検出回路４５により、第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１１６３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧とオフセット基準値との比較判定をする。
【００８９】
この検出結果として、第１、第２のＤＣオフセット電圧がオフセット基準値より大きい場合（ＮＧ）には、受信ステップＳ１１６４に移行し、ＤＣオフセット補正回路４７によりＤＣオフセット補正を行う。なお、この第１、第２のキャンセル信号によるＤＣオフセット補正は、合成器１９、２７においてそれぞれ保持を行うことができる。一方、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合（ＯＫ）には、ＤＣオフセット補正を行わず、受信ステップＳ１１６５に移行する。この受信ステップＳ１１６５では、駆動回路１１１によるＤＣオフセット制御ループ１０６への電源供給を停止する。
【００９０】
さらに、ステップＳ１１６６に移行し、受信品質判定回路１０９により、受信品質信号を品質判定基準値と比較し判定する。例えば、受信品質信号としてＢＥＲを用い、このＢＥＲが品質判定基準値より小さい場合、つまり受信品質が良好な場合（ＯＫ）には、受信ステップＳ１１６６に戻り受信品質を判定する。一方、受信品質信号であるＢＥＲが品質判定基準値より大きい場合、つまり受信品質が悪い場合（ＮＧ１）には、受信ステップＳ１１６１に戻り、受信ステップＳ１１６２以降を繰り返す。
【００９１】
また、受信品質信号であるＢＥＲが品質判定基準値より著しく大きい場合、つまり受信品質が著しく悪い場合（ＮＧ２）には、受信ステップＳ１１６６に戻り受信品質の判定１６６を繰り返す。
【００９２】
なお、受信品質信号として、例えばＣ／Ｎ、ＢＥＲ（ビットエラーレート）、ＰＥＲ（パケットエラーレート）等を用いることができる。これらの受信品質信号として、Ｃ／Ｎ、ＢＥＲ、ＰＥＲの順で、Ｃ／Ｎが最も短時間で受信品質を検出できる。また、ＰＥＲ、ＢＥＲ、Ｃ／Ｎの順で、ＰＥＲが最も受信品質の検出時間を要するが、受信品質の検出精度は最も優れている。このため、例えば、ＤＣオフセット制御ループ１０６への電源を停止する場合に、受信品質の判定精度の高いＰＥＲを用いることができる。これにより精度高く停止できるため、受信品質の劣化を最小限に抑えることができる。一方、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質の検出時間を優先したＢＥＲまたはＣ／Ｎを用いることができる。
【００９３】
このように、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質を十分に確保することが必要となる。例えば、Ｃ／Ｎを用いた場合には検出精度は低いが短時間で検出でき、ＰＥＲを用いた場合には時間を要するが高精度で検出できる。従って、これら３つのＰＥＲ、ＢＥＲ、Ｃ／Ｎの少なくとも１つの受信品質が受信品質検出回路１０８で検出された場合に、ＤＣオフセット制御ループ１０６への電源を供給して動作させる。これにより、ＤＣオフセットの補正の動作遅れによる受信品質の劣化を最小限度に抑えることができる。
【００９４】
このようにして、ＤＣオフセット制御ループ１０６への電源の供給あるいは停止を、精度よくあるいは最適に制御できるので、低消費電力化とした高周波受信装置１４１を実現することが可能となる。
【００９５】
以上のようにして、高周波受信装置１４１により希望ｃｈを受信する場合において、受信品質判定回路１０９により判定した受信品質が良好であれば、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源を停止することができる。これにより、ＤＣオフセット制御ループ１０６への電源供給を停止できるので、低消費電力化とした高周波受信装置２０１の実現が可能となる。
【００９６】
なお、受信品質信号が品質判定基準値より良好な場合に、ＤＣオフセット制御ループ１０６に対して駆動回路１１１からの電源の停止が行われることになるが、この場合に、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７のうち少なくともひとつに対して電源を停止してもよい。
【００９７】
また、本実施の形態２では、混合器１７とローパスフィルタ２１との間に合成器１９を挿入し、混合器２５とローパスフィルタ２９との間に合成器２７を挿入したが、この合成器１９はローパスフィルタ２１と出力端子９との間に、合成器２７はローパスフィルタ２９と出力端子１１との間にそれぞれ設けても良い。
【００９８】
さらに、ＩＳＤＢ−Ｔのデジタルテレビ放送を受信する場合に、例えば１３セグメントのうちの１２セグメント、あるいは１セグメントの受信ができる。この１セグメント受信では、本実施の形態で説明したように、ＤＣオフセット電圧の補正が必要とされる。これに対して、１２セグメントを受信する場合には、中心位置に１セグメントが存在し、またこの１セグメントを必要としないため、ＤＣオフセット電圧の許容値を緩和することができる。
【００９９】
すなわち、ＤＣオフセット判定回路４６において、１２セグメント受信時のオフセット基準値は、１セグメント受信時のオフセット基準値に対して、大きくして緩和することができる。あるいは、１２セグメント受信時には、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止することができる。
【０１００】
さらにまた、１セグメントを受信する場合において、発振器３３の発振周波数を、１セグメントの中心周波数から１セグメントの帯域幅（約４２８．５ＫＨｚ）の１／２（約２１４ＫＨｚ）以上離して設定する。これにより、混合回路４９をヘテロダイン受信として使用し、１セグメントの中間周波信号をＤＣ成分から１セグメントの帯域の１／２（約２１４ＫＨｚ）以上離して変換することが可能であり、この場合には、ＤＣオフセットの問題は発生しない。
【０１０１】
従って、混合回路４９により１セグメント受信の時は、ＤＣオフセット制御ループ１０６に対して電源を停止することができる。この場合に、ＤＣオフセット制御ループ１０６を構成するＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止してもよい。
【０１０２】
なお、１セグメントと１２セグメントを別々に受信する場合は以上のように受信を行い、また、一括して１３セグメント受信する場合は、第１、第２のＤＣオフセット電圧がオフセット基準値より小さい場合に、駆動回路１１１によりＤＣオフセット補正回路４７への電源を停止する制御を行うことができる。
【０１０３】
（実施の形態３）
以下、実施の形態３における高周波受信装置２０１について図面を用いて説明する。
【０１０４】
図７は、本実施の形態３における高周波受信装置２０１の回路ブロック図である。実施の形態１の高周波受信装置１０１に対して、本実施の形態の高周波受信装置２０１の復調部２０２では、復調回路を形成する高速フーリエ変換器（ＦＦＴ）２０５と検波回路２０７との間にフェージングによる信号劣化を補正するための波形等価回路部２０８を設け、さらにこの波形等価回路部２０８と受信品質判定回路２１０間にフェージング検出回路２１１を接続している点で異なる。また、ＤＣオフセット補正回路４７から合成器１９、２７に値を変えずに連続してキャンセル信号を供給する代わりに合成器１９、２７において第１、第２のキャンセル信号をそれぞれ保持するようにしてもよい。
【０１０５】
図７において、高周波受信装置２０１は、入力端子３より高周波信号を受信する電子チューナ１０３と、この電子チューナ１０３から出力されたＩ、Ｑ信号が入力される復調部２０２と、この復調部２０２からの復調信号が出力される出力端子２１３とから構成される。
【０１０６】
復調部２０２には、電子チューナ１０３の出力端子９、１１からそれぞれ出力されたＩ、Ｑ信号がそれぞれ供給されるＡ／Ｄコンバータ３７、３９と、これらＡ／Ｄコンバータ３７、３９から出力される信号がそれぞれ入力されるとともに信号を高速フーリエ変換するＦＦＴ２０５と、このＦＦＴ２０５の出力が一方の入力２０９ａに接続されるとともにフェージングなどの伝送路における信号劣化を補正する波形等価回路２０９と、この波形等価回路２０９の出力に接続されるとともに信号を検波する検波回路２０７と、この検波回路２０７の出力が接続される出力端子２１３と、受信品質を検出する受信品質検出回路１０８と、この受信品質検出回路１０８の出力が一方の入力に接続される受信品質を判定する受信品質判定回路２１０と、が設けられている。
【０１０７】
さらに、この復調部２０２には、ＦＦＴ２０５の出力に接続されるＳＰスキャタードパイロット（ＳＰ）抽出回路２１４と、このＳＰ抽出回路２１４の出力が一方の入力に接続される比較回路２１７と、この比較回路２１７の他方の入力に接続される基準パイロット２１５と、が設けられている。この比較回路２１７の出力は波形等価回路２０９の他方の入力２０９ｂに接続されている。なお、ＳＰ抽出回路２１４と、基準パイロット２１５と、比較回路２１７と、波形等価回路２０９により波形等価回路部２０８を構成している。
【０１０８】
また、波形等価回路２０９への波形等価信号が入力されるとともにフェージング周波数を検出するフェージング検出回路２１１が設けられている。このフェージング検出回路２１１の出力は受信品質判定回路２１０の他方の入力に接続されている。
【０１０９】
この受信品質判定回路２１０の出力は、駆動回路１１１に入力される。この駆動回路１１１の出力は、ＤＣオフセット制御ループ１０６の電源入力端子１０６ａに接続されている。
【０１１０】
このように構成された高周波受信装置２０１において、移動受信によるフェージング周波数を検出し、このフェージング周波数による受信品質劣化を考慮した受信信号の品質を判定し、この受信品質の判定信号を用いてＤＣオフセット制御ループ１０６への電源を制御する動作について以下説明する。
【０１１１】
この高周波受信装置２０１に入力されるデジタル信号は、ＯＦＤＭ変調信号であり、例えば、日本のデジタル放送であるＩＳＤＢ−Ｔのモード３では、５６１７本のサブキャリアにより１チャンネルが構成されている。このＯＦＤＭ変調信号は、５６１７本のサブキャリアに対して位相変調（ＱＰＳＫ）、振幅位相変調（ＱＡＭ）、あるいは振幅変調（ＢＰＳＫ）を行っている。このため、このＯＦＤＭ変調信号は、ＦＦＴの信号処理をすることにより、スペクトラム構成を観測することができる。従って、ＦＦＴ２０５の出力からはスペクトラム構成が出力されている。
【０１１２】
次に、波形等価回路部２０８の動作について、説明する。
【０１１３】
図８Ａは、本発明の実施の形態３における高周波受信装置のある瞬間ｔａにおいて、入力端子３から入力されるスペクトラム構成図である。図８Ｂは、本発明の実施の形態３における高周波受信装置のある瞬間ｔｂにおいて、入力端子３から入力されるスペクトラム構成図である。なお、横軸は周波数３０１であり、縦軸は振幅３０３である。
【０１１４】
図８Ａにおける周波数３０１ａにあるサブキャリア３０５ａの振幅３０３ａと、図８Ｂにおける同じ周波数３０１ａにあるサブキャリア３０７ａの振幅３０３ｂとの大きさが異なっている。これは、高周波受信装置２０１が移動してフェージングが発生し、サブキャリアの振幅が変動するためである。これは、サブキャリア３０５ａ、３０７ａ以外のサブキャリアにおいても同様である。
【０１１５】
図９は、本発明の実施の形態３における高周波受信装置のＦＦＴ２０５から出力される時間３１１に対するシンボル構成図である。図９において、このＦＦＴ２０５からは、入力信号である各変調信号に対して、高速フーリエ変換が行われ、時間ｔ１、ｔ２、ｔ３、−、−、−に対応したシンボル構成Ｓ１、Ｓ２、Ｓ３、−、−が出力される。
【０１１６】
また、時間ｔ１におけるシンボル構成Ｓ１は、周波数３１２方向に各データシンボルＳ１１、Ｓ１２、Ｓ１３、−、−、−が配置されている。同様に、時間ｔ２におけるシンボル構成Ｓ２は、周波数方向に各データシンボルＳ２１、Ｓ２２、Ｓ２３、−、−、−が配置されている。同様に、時間ｔ３、ｔ４、ｔ５、−、−におけるシンボル構成Ｓ３、Ｓ４、Ｓ５、−、−も同様にそれぞれ配列されている。
【０１１７】
これらデータシンボルＳ１、Ｓ２、Ｓ３、−、−、−には、１１のデータシンボルを挟んで１つのＳＰ信号が挿入されている。そして、例えば、データシンボルＳ１３がＳＰ信号であれば、データシンボルＳ２６がＳＰ信号となり、さらにデータシンボルＳ３９もＳＰ信号となる。
【０１１８】
このように、ＳＰ信号は、シンボル構成の中に決められた規則に従って送られてくる。このＳＰ信号は、ＯＦＤＭ伝送において、伝送路を推定し、受信側で位相および振幅を補正することができるものである。
【０１１９】
このＳＰ信号は、ＳＰ抽出回路２１４により抽出することができる。すなわち、ＳＰ信号の振幅レベルと基準パイロット２１５からの基準信号を比較回路２１７により比較することにより、比較回路２１７から波形等価信号を出力することができる。この波形等価信号により、波形等価回路２０９ではフェージングによるサブキャリアの位相および振幅の信号劣化を補正することができる。
【０１２０】
次に、図９を用いて、波形等価信号が入力されるフェージング検出回路２１１によるフェージング周波数を検出する動作について説明する。フェージング検出回路２１１には波形等価信号が入力されている。
【０１２１】
図９において、波形等価信号として、時間ｔ１のデータシンボルＳ１３と、時間ｔ５のキャリア番号Ｓ５３と、時間ｔ９のキャリア番号Ｓ９３とは、すべて同じ周波数を有している。従って、フェージング検出回路２１１において、データシンボルＳ１３、Ｓ５３、Ｓ９３、−、−、−の振幅変化あるいは位相変化を順次比較することにより、フェージング周波数を検出することができる。
【０１２２】
図１０は、本発明の実施の形態３における高周波受信装置のフェージング周波数に対するＣ／Ｎの特性図である。図１０において、このフェージング周波数は、フェージング周波数によって所要Ｃ／Ｎが異なってくる。このため、受信品質判定回路２１０における判定のための品質判定基準値を変えることが必要となる。
【０１２３】
次に、このフェージング周波数に対応して受信品質判定回路２１０の第２の基準値を変える動作について、以下説明する。
【０１２４】
この所要Ｃ／Ｎ特性３３０は、フェージング周波数３３１（あるいは移動速度）に対応した検波後にビタビ復号した信号のビット誤り率が０．０００２となる場合のＣ／Ｎ３３３である。所要Ｃ／Ｎ特性３３０は、フェージング周波数が低い低速移動領域３３５（移動速度が遅い）と、フェージング周波数が高い高速移動領域３３７（移動速度が高速）では、大きい値のＣ／Ｎが必要となる。一方、フェージング周波数が中間の中速移動領域３３９（移動速度が中速）では、所要Ｃ／Ｎは、低速移動領域３３５、高速移動領域３３７に比較して小さな値のＣ／Ｎでよいことが知られている。
【０１２５】
例えば、フェージング周波数３３９ａが約２０Ｈｚ（１３ｃｈ受信時において移動速度で約４５ｋｍ／Ｈ相当）からフェージング周波数３３９ｂが約６０Ｈｚ（１３ｃｈ受信時に移動速度で約１４０ｋｍ／Ｈ相当）の中速移動領域３３９での所要Ｃ／Ｎは、例えば６ｄＢとなり、安定している。これに対して、フェージング周波数３３９ａ以下の低速移動領域３３５では、移動速度が遅くなるにつれて所要Ｃ／Ｎが大きくなる。また、フェージング周波数３３９ｂ以上の高速移動領域３３７では、移動速度が速くなるにつれて所要Ｃ／Ｎが大きくなる。さらに、静止状態３４０における所要Ｃ／Ｎ３４１は、フェージングが無いので、例えば４ｄＢとなる。
【０１２６】
このように、フェージング周波数によって所要Ｃ／Ｎが異なるので、このフェージング周波数に応じて、受信品質判定回路２１０の品質判定基準値であるＣ／Ｎをそれぞれ設定することができる。この受信品質判定回路２１０では、フェージング周波数に応じて設定したＣ／Ｎにより受信品質を判定できる。従って、この判定に基づいて受信品質の劣化のない場合には、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源の供給を停止することができる。
【０１２７】
図１１は、本発明の実施の形態３における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図１１において、受信ステップＳ１１６１〜受信ステップＳ１１６５、および受信ステップＳ１１６６は、実施の形態２における受信ステップと同じである。また、本実施の形態３では、実施の形態２の受信ステップＳ１１６５、Ｓ１１６６の間に対して、受信ステップＳ１１７１〜Ｓ１１７４を追加している。
【０１２８】
受信ステップＳ１１６５のあとで、受信ステップＳ１１７１に移行する。この受信ステップＳ１１７１では、フェージング検出回路２１１によりフェージング周波数を検出する。さらに、このフェージング検出回路２１１により、フェージング周波数が停止状態３４０、低速移動領域３３５、中速移動領域３３９、高速移動領域３３７かどうかの判定を行う。
【０１２９】
この判定結果として、静止状態３４０の場合には受信ステップＳ１１７２に移行し、品質判定基準値を最も小さく設定する。また、判定結果として、中速移動領域３３９の場合には受信ステップＳ１１７３に移行し、品質判定基準値を小さく設定する。さらに、判定結果として、低速移動領域３３５あるいは高速移動領域３３７の場合には受信ステップＳ１１７４に移行し、品質判定基準値を大きく設定する。なお、この品質判定基準値は、外部端子２１０ａから入力することができるので、受信状態により外部から最適に設定することができる。
【０１３０】
さらに、ステップＳ１１６６に移行し、受信品質判定回路２１０により、受信品質信号を品質判定基準値と比較し判定する。例えば、受信品質信号としてＢＥＲを用い、このＢＥＲが品質判定基準値より小さい場合、つまり受信品質が良好な場合（ＯＫ）には、受信ステップＳ１１６６に戻り受信品質を判定する。一方、受信品質信号であるＢＥＲが品質判定基準値より大きい場合、つまり受信品質が悪い場合（ＮＧ１）には、受信ステップＳ１１６１に戻り、さらに受信ステップＳ１１６２以降を繰り返す。
【０１３１】
また、受信品質信号であるＢＥＲが品質判定基準値より著しく大きい場合、つまり受信品質が著しく悪い場合（ＮＧ２）には、受信ステップＳ１１６６に戻り受信品質の判定１１６６を行う。
【０１３２】
なお、受信品質信号として、例えばＣ／Ｎ、ＢＥＲ（ビットエラーレート）、ＰＥＲ（パケットエラーレート）等を用いることができる。これらの受信品質信号として、Ｃ／Ｎ、ＢＥＲ、ＰＥＲの順で、Ｃ／Ｎが最も短時間で受信品質を検出できる。また、ＰＥＲ、ＢＥＲ、Ｃ／Ｎの順で、ＰＥＲが最も受信品質の検出時間を要するが、受信品質の検出精度は最も優れている。
【０１３３】
このため、例えば、ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質の検出時間を優先したＢＥＲまたはＣ／Ｎを用いることができる。
【０１３４】
ＤＣオフセット制御ループ１０６への電源を供給して動作させる場合には、受信品質を十分に確保することが必要となる。例えば、Ｃ／Ｎを用いた場合には検出精度は低いが短時間で検出でき、ＰＥＲを用いた場合には時間を要するが高精度で検出できる。従って、これら３つのＰＥＲ、ＢＥＲ、Ｃ／Ｎの少なくとも１つの受信品質が受信品質検出回路１０８で検出された場合に、ＤＣオフセット制御ループ１０６への電源を供給して動作させる。これにより、ＤＣオフセットの補正の動作遅れによる受信品質の劣化を最小限度に抑えることができる。
【０１３５】
このようにして、ＤＣオフセット制御ループ１０６への電源の供給あるいは停止を、精度よくあるいは最適に制御できるので、低消費電力化とした高周波受信装置２０１を実現することが可能となる。
【０１３６】
なお、受信品質信号が品質判定基準値より良好な場合に、ＤＣオフセット制御ループ１０６に対して駆動回路１１１からの電源の停止が行われることになる。しかし、この場合に、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７のうち少なくともひとつに対して電源を停止してもよい。
【０１３７】
以上のようにして、フェージング検出回路２１１によりフェージング周波数に応じて品質判定基準値を最適化し、この品質判定基準値により受信品質判定回路２１０において受信品質を判定する。これにより、受信品質が良好であれば、駆動回路１１１によりＤＣオフセット制御ループ１０６への電源を停止するので、低消費電力化とした高周波受信装置２０１の実現が可能となる。
【０１３８】
（実施の形態４）
以下、実施の形態４における高周波受信装置４０１について図面を用いて説明する。
【０１３９】
図１２は、本実施の形態４における高周波受信装置の回路ブロック図である。図１２において、実施の形態３の高周波受信装置２０１では、フェージング検出回路２１１が波形等価回路２０９と受信品質判定回路１０９との間に接続されているのに対して、本実施の形態４の高周波受信装置４０１の復調部４０３では、フェージング検出回路４０５がＦＦＴ２０５と受信品質判定回路２１０との間に接続されている点で異なる。
【０１４０】
このため、本実施の形態４の高周波受信装置４０１の動作は、フェージング検出回路４０５を除いて、実施の形態２の高周波受信装置２０１の動作および効果は同じである。なお、図１３で使用した部品について、図８と同じものについては同一の番号を付して説明を簡略化している。
【０１４１】
高周波受信装置４０１は、入力端子３より高周波信号を受信する電子チューナ１０３と、この電子チューナ１０３から出力されたＩ、Ｑ信号が入力される復調部４０３と、この復調部４０３からの復調信号が出力される出力端子２１３とから構成される。
【０１４２】
復調部４０３には、ＦＦＴ２０５の出力信号が入力されるとともにフェージング周波数を検出するフェージング検出回路４０５が設けられている。このフェージング検出回路４０５の出力は受信品質判定回路２１０の他方の入力に接続されている。
【０１４３】
このように構成された高周波受信装置４０１のフェージング検出回路４０５の動作について説明する。
【０１４４】
図１３Ａは本発明の実施の形態４における高周波受信装置のある瞬間における入力信号のスペクトラム構成図である。図１３Ｂは本発明の実施の形態４における高周波受信装置の別の瞬間における入力信号のスペクトラム構成図である。図１３Ａ、１３Ｂにおいて、フェージング検出回路４０５に入力されるＦＦＴ２０５からの出力信号は、スペクトラム構成で表される。このように、ある瞬間ｔａのスペクトラム構成が、次のある瞬間ｔｂのスペクトラム構成と刻々と変化している。この変化を用いて、フェージング周波数を検出する方法を説明する。
【０１４５】
例えば、周波数１３０１ａにおいて、サブキャリア１３０５ａの振幅１３０３ａは、サブキャリア１３０７ａの振幅１３０３ｂとなって小さく変化している。また、周波数１３０１ｂにおいて、サブキャリア１３０５ｂの振幅１３０３ｃは、サブキャリア１３０７ｂの振幅１３０３ｄとなって大きく変化している。
【０１４６】
このように、少なくとも２本のサブキャリアの時間による振幅の変化の方向が異なることにより、フェージング周波数を検出することができる。また、比較するサブキャリアの本数を増やすことにより、フェージング周波数を検出する精度を高めることができる。
【０１４７】
以上のように、フェージング検出回路４０５によりフェージング周波数を検出し、このフェージング周波数に応じて品質判定基準値を変更し、この変更した品質判定基準値に基づいて受信品質判定回路２１０により受信品質を判定し、この判定信号に基づいてＤＣオフセット制御ループ１０６への電源を供給あるいは停止することができる。従って、移動中であっても、受信品質を精度よく判定でき、この判定結果により必要のない場合には、ＤＣオフセット制御ループ１０６への電源を停止できるので、低消費電力化を可能とした高周波受信装置を実現できる。
【０１４８】
なお、本実施の形態４では、サブキャリアの振幅の変化を検出してフェージング周波数を検出したが、サブキャリアのＣ／Ｎ（キャリア／ノイズ）を用いた場合もフェージング周波数の検出は可能である。
【０１４９】
（実施の形態５）
以下、本実施の形態５における高周波受信装置について図面を用いて説明する。
【０１５０】
図１４は本発明の実施の形態５における高周波受信装置５０１の回路ブロック図である。図１４において、従来例で示した図４と同じものは同じ番号を用いて、その説明は簡略化している。また、従来例の電子チューナ５に対して、実施の形態５の電子チューナ１０２では、ＤＣオフセット判定回路４６の出力４６ａとＤＣオフセット補正回路４７の入力４７ａとの間に、駆動回路１４５が接続されている点が異なる。
【０１５１】
これらＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、駆動回路１４５、ＤＣオフセット補正回路４７によりＤＣオフセット制御ループ１４７が構成されている。
【０１５２】
このように構成された高周波受信装置５０１の動作について以下説明する。アンテナから入力された高周波信号は、電子チューナ１０２で受信される。この電子チューナ１０２で選局された信号は、復調部７で復調されて出力端子４３から出力される。なお、この高周波信号は、例えば、デジタル変調されたデジタルテレビ放送であり、ＵＨＦでは約４７０ＭＨｚ（ＣＨ１３）から約７７０ＭＨｚ（ＣＨ６２）までの周波数を用いることができる。
【０１５３】
次に、電子チューナ１０２における動作について説明する。入力端子３に入力された高周波信号は、フィルタ１３によって妨害信号が抑圧される。このフィルタ１３の出力は、増幅器１５により、利得制御される。この増幅器１５の出力は、混合回路４９に供給される。
【０１５４】
この混合回路４９は、混合器１７、２５、発振器３３、９０度の移相器３５により、ダイレクトコンバージョン方式の混合器が構成されている。この混合回路４９により、混合器１７、２５からは、位相が互いに９０度異なったＩ、Ｑ信号が出力される。これらＩ、Ｑ信号は、ローパスフィルタ２１、２９に入力される。これらローパスフィルタ２１、２９の出力は、増幅器２３、３１に入力される。これら増幅器２３、３１の出力は、出力端子９、１１を介してＩ、Ｑ信号がそれぞれ出力される。また、これらＩ、Ｑ信号は、復調部７に入力される。この復調部７に設けられたＡ／Ｄコンバータ３７、３９によりそれぞれデジタル信号とされる。さらに復調回路４１により復調信号とされて出力端子４３から出力される。
【０１５５】
ところが、このようにダイレクトコンバージョン方式を用いた混合回路４９では、発振器３３の発振信号が、混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した発振信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。
【０１５６】
あるいは、入力端子３に大きな妨害信号が入力された場合に、この妨害信号が混合器１７の一方の入力あるいは混合器２５の一方の入力に漏洩する。この漏洩した妨害信号と発振器３３から入力される本来の発振信号とが混合器１７あるいは２５において自己ミキシングされ、これにより混合器１７あるいは混合器２５からＤＣオフセット電圧が発生する。
【０１５７】
このようにして、混合器１７、２５からは第１、第２のＤＣオフセット電圧がそれぞれ発生することになり、受信品質が劣化する。
【０１５８】
そこで、これら第１、第２のＤＣオフセット電圧を、ＤＣオフセット制御ループ１４７により改善する方法を、以下説明する。このＤＣオフセット制御ループ１４７は、ＤＣオフセット検出回路４５と、ＤＣオフセット判定回路４６と、駆動回路１４５、ＤＣオフセット補正回路４７とから構成されている。
【０１５９】
このＤＣオフセット検出回路４５では、Ａ／Ｄコンバータ３７、３９からそれぞれ出力されるＩ、Ｑ信号から第１、第２のＤＣオフセット電圧をそれぞれ検出し、ＤＣオフセット判定回路４６に供給する。このＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧を基準値と比較し判定する。なお、この基準値は、外部端子１０３ａから入力することができる。
【０１６０】
検出された第１、第２のＤＣオフセット電圧が基準値より大きい場合には、ＤＣオフセット判定回路４６からの判定信号により、駆動回路１４５は、ＤＣオフセット補正回路４７への電源を供給する。これにより、ＤＣオフセット補正回路４７は、ＤＣオフセット検出回路４５により検出された第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号を合成器１９、２７にそれぞれ供給する。これらの合成器１９、２７に第１、第２のキャンセル信号をそれぞれ供給することにより、合成器１９、２７において第１、第２のＤＣオフセット電圧と第１、第２のキャンセル信号とがそれぞれ合成され、第１、第２のＤＣオフセット電圧が抑圧される。
【０１６１】
検出された第１、第２のＤＣオフセット電圧が基準値より小さい場合には、ＤＣオフセット判定回路４６からの判定信号が入力される駆動回路１４５により、ＤＣオフセット補正回路４７への電源を停止する。ただし、ＤＣオフセット補正回路４７への電源を停止するが、合成器１９、２７の他方の入力に供給している第１、第２のＤＣオフセット電圧を打ち消すための第１、第２のキャンセル信号は供給するものとしている。なお、このように第１、第２のキャンセル信号の供給を行なわないで、第１、第２のキャンセル信号を合成器１９、２７でそれぞれ保持するようにしても同様の効果が得られる。
【０１６２】
また、ＤＣオフセット判定回路４６には、メモリ１０４（図示せず）を設けることができる。このメモリ１０４には、基準値が記憶されている。これによってＤＣオフセット判定回路４６は、検出された第１、第２のＤＣオフセット電圧とメモリ１０４に記憶された基準値とを比較することができる。
【０１６３】
図１５は、高周波受信装置のＤＣオフセット電圧の一般的な補正方法を示すフローチャートである。図１５において、受信開始時には、受信ステップＳ１５１により、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７に対して電源を供給する。さらに、受信ステップＳ１５２に移行し、ＤＣオフセット検出回路４５により第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ１５３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と基準値との比較判定をする。
【０１６４】
この検出結果として、第１、第２のＤＣオフセット電圧が基準値より大きい場合（ＮＧ）には、受信ステップＳ１５４に移行し、ＤＣオフセット補正回路４７でＤＣオフセット補正を行い、さらに受信ステップＳ１５２に移行する。一方、第１、第２のＤＣオフセット電圧が基準値より小さい場合（ＯＫ）には、受信ステップＳ１５２に戻る。
【０１６５】
これに対して、本発明の実施の形態５における第１、第２のＤＣオフセット電圧の補正方法について、以下に説明する。
【０１６６】
図１６は、本発明の実施の形態５における高周波受信装置の第１、第２のＤＣオフセット電圧の補正方法を示すフローチャートである。図１６において、受信開始時には、受信ステップＳ２１６１により、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６への電源を供給する。さらに、受信ステップＳ２１６２に移行し、ＤＣオフセット検出回路４５により、第１、第２のＤＣオフセット電圧を検出する。さらに、受信ステップＳ２１６３に移行し、ＤＣオフセット判定回路４６により、第１、第２のＤＣオフセット電圧と基準値との比較判定をする。
【０１６７】
この検出結果として、第１、第２のＤＣオフセット電圧が基準値より小さい場合（ＯＫ）には、受信ステップＳ２１６２に戻る。一方、第１、第２のＤＣオフセット電圧が基準値より大きい場合（ＮＧ）には、受信ステップＳ２１６４に移行し、駆動回路１４５によりＤＣオフセット補正回路４７への電源を供給する。
【０１６８】
さらに、受信ステップＳ２１６５に移行し、ＤＣオフセット補正回路４７により第１、第２のＤＣオフセット電圧の補正を行う。さらに、ステップＳ２１６６に移行して、駆動回路１４５によりＤＣオフセット補正回路４７への電源を停止する。さらに、受信ステップＳ２１６２に戻る。
【０１６９】
以上のように、ダイレクトコンバージョン方式を用いた混合回路４９では、混合器１７、２５で第１、第２のＤＣオフセット電圧が発生する。この第１、第２のＤＣオフセット電圧は、Ａ／Ｄコンバータ３７、３９の出力信号よりＤＣオフセット検出回路４５で検出する。
【０１７０】
この検出された第１、第２のＤＣオフセット電圧は、ＤＣオフセット判定回路４６に入力されて基準値と比較し判定される。この検出された第１、第２のＤＣオフセット電圧が基準値より小さい場合に、ＤＣオフセット判定回路４６は、駆動回路１４５に制御信号を供給する。この制御信号により、駆動回路１４５は、ＤＣオフセット補正回路４７への電源を停止する。
【０１７１】
このように、ＤＣオフセット判定回路４６とＤＣオフセット補正回路４７との間に駆動回路１４５を設け、第１、第２のＤＣオフセット電圧が小さい場合には、駆動回路１４５によりＤＣオフセット補正回路４７への電源を停止する。従って、低消費電力化とした電子チューナ１０２の実現が可能となる。
【０１７２】
なお、本実施の形態５では、混合器１７とローパスフィルタ２１との間に合成器１９を挿入し、混合器２５とローパスフィルタ２９との間に合成器２７を挿入したが、この合成器１９はローパスフィルタ２１と出力端子９との間に、合成器２７はローパスフィルタ２９と出力端子１１との間にそれぞれ設けても良い。
【０１７３】
さらに、ＩＳＤＢ−Ｔのデジタルテレビ放送を受信する場合に、例えば１３セグメントのうちの１２セグメント、あるいは１セグメントの受信ができる。この１セグメント受信では、本実施の形態で説明したように、ＤＣオフセット電圧の補正が必要とされる。これに対して、１２セグメントを受信する場合には、中心位置に１セグメントが存在し、またこの１セグメントを必要としないため、ＤＣオフセット電圧の許容値を緩和することができる。
【０１７４】
すなわち、ＤＣオフセット判定回路４６において、１２セグメント受信時の基準値は、１セグメント受信時の基準値に対して、大きくして緩和することができる。あるいは、１２セグメント受信時には、ＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止することができる。
【０１７５】
また、１セグメントを受信する場合において、発振器３３の発振周波数を、１セグメントの中心周波数から１セグメントの帯域幅（約４２８．５ＫＨｚ）の１／２（約２１４ＫＨｚ）以上離して設定する。これにより、混合回路４９をヘテロダイン受信として使用し、１セグメントの中間周波信号をＤＣ成分から１セグメントの帯域の１／２（約２１４ＫＨｚ）以上離して変換することが可能であり、この場合には、ＤＣオフセットの問題は発生しない。
【０１７６】
従って、混合回路４９により１セグメント受信の時は、ＤＣオフセット制御ループ１４７に対して電源を停止することができる。この場合に、ＤＣオフセット制御ループ１４７を構成するＤＣオフセット検出回路４５、ＤＣオフセット判定回路４６、ＤＣオフセット補正回路４７の少なくともひとつに対して電源を停止してもよい。
【０１７７】
なお、１セグメントと１２セグメントを別々に受信する場合は以上のように受信を行い、また、一括して１３セグメントを受信する場合は、第１、第２のＤＣオフセット電圧が基準値より小さい場合に、駆動回路１４５によりＤＣオフセット補正回路４７への電源を停止する制御を行うことができる。
【産業上の利用可能性】
【０１７８】
本発明にかかる高周波受信装置は、低消費電力が必要となる携帯用テレビ受信装置等に用いると有用である。
【符号の説明】
【０１７９】
３    入力端子
９，４３，１１３，２１３    出力端子
１１    出力端子
１７    混合器
１９    合成器
２５    混合器
２７    合成器
３３    発振器
３５    移相器
４５    ＤＣオフセット検出回路
４６    ＤＣオフセット判定回路
４７    ＤＣオフセット補正回路
１０１，１４１，２０１，４０１，５０１    高周波受信装置
１０２，１０３    電子チューナ
１０５，２０２，４０３    復調部
１０６，１４７    ＤＣオフセット制御ループ
１０６ａ    電源入力端子
１０９，２１０    受信品質判定回路
１１１，１４５    駆動回路
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
デジタル放送信号を受信する電子チューナと、
前記電子チューナからの出力信号を復調する復調部と、を備えた
高周波受信装置であって、
前記電子チューナは、
前記デジタル放送信号が入力される入力端子と、
前記デジタル放送信号が一方の入力に供給されるとともに、他方の入力に発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号に含まれる第１および第２のＤＣオフセット電圧を検出するとともに、前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット制御ループと、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を備え、
前記復調部は、
受信信号の品質を検出する受信品質検出回路と、
前記受信品質検出回路から出力される検出信号を第１の基準値と比較し判定する受信品質判定回路と、
前記受信品質判定回路から出力される判定信号が入力される駆動回路と、を備え、
前記受信品質判定回路において受信信号の品質が良好と判定された場合に、前記駆動回路により前記ＤＣオフセット制御ループへの電源を停止することを特徴とする
高周波受信装置。
【請求項２】
前記ＤＣオフセット制御ループは、
前記第１および第２の混合器から出力される信号が供給されるとともに前記第１および第２のＤＣオフセット電圧をそれぞれ検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される前記第１および第２のＤＣオフセット電圧を第２の基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、を備えた
請求項１に記載の高周波受信装置。
【請求項３】
前記駆動回路が前記ＤＣオフセット制御ループへの電源を停止する場合に、前記ＤＣオフセット制御ループを構成する前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項４】
前記受信品質判定回路には、前記第１の基準値を入力するための外部端子が設けられた
請求項１に記載の高周波受信装置。
【請求項５】
前記受信品質判定回路の前記第１の基準値として、ビットエラーレートまたはＣ／Ｎが用いられる
請求項１に記載の高周波受信装置。
【請求項６】
前記受信品質判定回路の前記第１の基準値として、パケットエラーレートが用いられる
請求項１に記載の高周波受信装置。
【請求項７】
前記ＤＣオフセット制御ループへの電源を供給する場合に、
前記受信品質判定回路への受信品質信号としてパケットエラーレート、ビットエラーレート、Ｃ／Ｎのうち少なくとも１つが用いられる
請求項１に記載の高周波受信装置。
【請求項８】
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する場合に、
前記受信品質判定回路への受信品質信号としてパケットエラーレートが用いられる
請求項２に記載の高周波受信装置。
【請求項９】
前記ＤＣオフセット判定回路において受信信号を判定する場合に、１２セグメント受信時の前記第２の基準値は、１セグメント受信時の前記第２の基準値より大きく設定する
請求項２に記載の高周波受信装置。
【請求項１０】
デジタル放送信号のうちの１セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路に対して電源を供給し、
デジタル放送信号のうちの１２セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうちの少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項１１】
デジタル放送信号のうちの１セグメント受信の場合に、
前記第１および第２の混合器は、発振器の周波数が前記１セグメントの中心周波数より前記１セグメントの帯域の１／２以上離して設定されることにより、ヘテロダイン方式として用いられ、前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２に記載の高周波受信装置。
【請求項１２】
デジタル放送信号を受信する電子チューナと、
前記電子チューナからの出力信号を復調する復調部と、を備えた
高周波受信装置であって、
前記電子チューナは、
前記デジタル放送信号が入力される入力端子と、
前記デジタル放送信号が一方の入力に供給されるとともに、他方の入力に発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号に含まれる第１および第２のＤＣオフセット電圧を検出するとともに、前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット制御ループと、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を備え、
前記復調部は、
受信信号の品質を検出する受信品質検出回路と、
移動によるフェージング周波数を検出する第１のフェージング検出回路と、
前記受信品質検出回路からの受信品質信号と前記第１のフェージング検出回路からのフェージング周波数とが入力される受信品質判定回路と、
前記受信品質判定回路から出力される受信品質判定信号が入力されるとともに前記ＤＣオフセット制御ループへの電源を供給あるいは停止する駆動回路と、を備え、
前記第１のフェージング検出回路からのフェージング周波数に応じて前記受信品質判定回路の品質判定基準値を設定し、前記受信品質判定回路が受信信号の品質を良好と判定した場合に、前記駆動回路により前記ＤＣオフセット制御ループへの電源を停止することを特徴とする
高周波受信装置。
【請求項１３】
前記復調部は、
入力端子から入力されたアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、
入力信号を高速フーリエ変換する高速フーリエ変換器と、
信号波形を元の信号に戻す波形等価回路と、
信号を検波する検波回路が接続され、前記高速フーリエ変換器の出力が入力されるとともにスキャタードパイロット信号を抽出するＳＰ抽出回路と、
前記ＳＰ抽出回路からのＳＰ信号を一方の入力に接続し他方の入力に基準パイロット信号を接続する比較回路と、を備え、
前記比較回路から出力される前記ＳＰ信号と前記基準パイロット信号とを比較することによって得られる波形等価信号が、前記波形等価回路の他方の入力に接続され、
前記波形等価信号が前記第１のフェージング検出回路に入力される
請求項１２に記載の高周波受信装置。
【請求項１４】
前記高速フーリエ変換器の出力信号が入力されるとともに少なくとも２本のサブキャリアの時間による振幅の変化によりフェージング周波数を検出する第２のフェージング検出回路を第１のフェージング検出回路に代わって設け、
前記第２のフェージング検出回路の入力には、前記波形等価回路に入力される波形等価信号の代わりに前記高速フーリエ変換器の出力信号が入力される
請求項１３に記載の高周波受信装置。
【請求項１５】
前記高速フーリエ変換器の出力信号が入力されるとともに少なくとも２本のサブキャリアの時間によるＣ／Ｎの変化によりフェージング周波数を検出する第３のフェージング検出回路が、前記第２のフェージング検出回路に代わって設けられる
請求項１４に記載の高周波受信装置。
【請求項１６】
前記ＤＣオフセット制御ループは、
前記第１および第２の混合器から出力される信号が供給されるとともに前記第１および第２のＤＣオフセット電圧をそれぞれ検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される前記第１および第２のＤＣオフセット電圧をオフセット基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、を備えた
請求項１２に記載の高周波受信装置。 
【請求項１７】
前記駆動回路が前記ＤＣオフセット制御ループへの電源を停止する場合に、
前記ＤＣオフセット制御ループを構成する前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項１６に記載の高周波受信装置。
【請求項１８】
前記受信品質判定回路には、前記品質判定基準値を入力するための外部端子が設けられた
請求項１２に記載の高周波受信装置。
【請求項１９】
前記ＤＣオフセット制御ループへの電源を供給する場合に、前記受信品質判定回路への前記受信品質信号としてパケットエラーレート、ビットエラーレート、Ｃ／Ｎのうち少なくとも１つが用いられる
請求項１２に記載の高周波受信装置。
【請求項２０】
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する場合に、
前記受信品質判定回路への前記受信品質信号としてパケットエラーレートが用いられる
請求項１６に記載の高周波受信装置。
【請求項２１】
入力端子と、
前記入力端子からのデジタル放送信号が一方の入力に供給されるとともに、他方の入力に局部発振器の発振信号が移相器を介して供給されて互いに位相が異なる出力信号を出力するダイレクトコンバージョン方式の第１および第２の混合器と、
前記第１および第２の混合器の出力がそれぞれ供給される第１および第２の出力端子と、
前記第１および第２の混合器の出力信号が供給されるとともにＤＣオフセット電圧を検出するＤＣオフセット検出回路と、
前記ＤＣオフセット検出回路から出力される第１および第２のＤＣオフセット電圧を基準値と比較判定するＤＣオフセット判定回路と、
前記ＤＣオフセット判定回路の判定に基づいて前記第１および第２のＤＣオフセット電圧をそれぞれ打ち消すための第１および第２のキャンセル信号をそれぞれ出力するＤＣオフセット補正回路と、
前記第１の混合器と前記第１の出力端子の間に接続されるとともに前記第１のキャンセル信号が入力される第１の合成器と、
前記第２の混合器と前記第２の出力端子の間に接続されるとともに前記第２のキャンセル信号が入力される第２の合成器と、を有し、
前記ＤＣオフセット判定回路から出力される第１の判定信号が入力される駆動回路を、さらに備え、
前記駆動回路から出力される第１の駆動電圧が前記ＤＣオフセット補正回路に接続され、
前記ＤＣオフセット判定回路において、前記第１および第２のＤＣオフセット電圧が前記基準値より小さい場合に、前記駆動回路により前記ＤＣオフセット補正回路への電源を停止することを特徴とする
電子チューナ。
【請求項２２】
前記ＤＣオフセット判定回路には、基準値を入力するための第１の外部端子が設けられた
請求項２１に記載の電子チューナ。
【請求項２３】
デジタル放送信号のうちの１２セグメント受信時に、
前記基準値は、１セグメント受信時の基準値より大きく設定する
請求項２２に記載の電子チューナ。
【請求項２４】
デジタル放送信号のうちの１セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路に対して電源を供給し、
デジタル放送信号のうちの１２セグメント受信時には、
前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２１に記載の電子チューナ。
【請求項２５】
デジタル放送信号のうちの１セグメント受信の場合に、
前記第１および第２の混合器は、局部発振器の周波数が前記１セグメントの中心周波数より前記１セグメントの帯域の１／２以上離して設定されることにより、ヘテロダイン方式として用いられ、前記ＤＣオフセット検出回路、前記ＤＣオフセット判定回路、前記ＤＣオフセット補正回路のうち少なくともひとつに対して電源を停止する
請求項２１に記載の電子チューナ。
【請求項２６】
請求項２１に記載の電子チューナの第１および第２の出力端子に復調部が接続される高周波受信装置であって、
前記復調部は、
前記第１および第２の出力端子からの信号が供給されるとともにアナログ信号をデジタル信号にそれぞれ変換する第１および第２のＡ／Ｄコンバータを備え、
前記第１および第２のＡ／Ｄコンバータから出力される信号が前記ＤＣオフセット検出回路にそれぞれ接続されることを特徴とする
高周波受信装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2009081575.tif 000022
【図２】
2009081575.tif 000023
【図３】
2009081575.tif 000024
【図４】
2009081575.tif 000025
【図５】
2009081575.tif 000026
【図６】
2009081575.tif 000027
【図７】
2009081575.tif 000028
【図８Ａ】
2009081575.tif 000029
【図８Ｂ】
2009081575.tif 000030
【図９】
2009081575.tif 000031
【図１０】
2009081575.tif 000032
【図１１】
2009081575.tif 000033
【図１２】
2009081575.tif 000034
【図１３Ａ】
2009081575.tif 000035
【図１３Ｂ】
2009081575.tif 000036
【図１４】
2009081575.tif 000037
【図１５】
2009081575.tif 000038
【図１６】
2009081575.tif 000039
【図１７】
2009081575.tif 000040
【国際調査報告】
2009081575.tif 000041
2009081575.tif 000042