(57)【要約】半導体装置は、格子緩和したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層からなる下部障壁層１２と、下部障壁層１２上に積層されるとともに、下部障壁層１２よりもバンドギャップが小さく、圧縮歪を有するＩｎｙＧａ１−ｙＮ（０≦ｙ≦１）層からなるチャネル層１３とを有する。チャネル層１３上には絶縁膜１５を介してゲート電極１Ｇが形成されるとともに、チャネル層１３上にオーミック電極としてのソース電極１Ｓ，ドレイン電極１Ｄが形成されている。絶縁膜１５は、多結晶またはアモルファスで構成されている。
2009081584.tif 000002
【特許請求の範囲】
【請求項１】
格子緩和したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層からなる下部障壁層と、
前記下部障壁層上に積層されるとともに、前記下部障壁層よりもバンドギャップが小さく、圧縮歪を有するＩｎｙＧａ１−ｙＮ（０≦ｙ≦１）層からなるチャネル層とが積層され、
前記チャネル層上には絶縁膜を介してゲート電極が形成されるとともに、前記チャネル層上にオーミック電極としてソース電極およびドレイン電極が形成され、
前記絶縁膜は多結晶またはアモルファスである半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記絶縁膜は、窒化珪素、二酸化珪素、酸窒化珪素、酸化アルミニウム、酸化ガリウム、酸化亜鉛、酸化マグネシウム、酸化ハフニウムのいずれかの多結晶またはアモルファスからなる群から選択される単層膜あるいは多層膜で構成されている半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記チャネル層上に前記絶縁膜が直接形成されている半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置において、
前記下部障壁層には、Ｎ型不純物が添加されている半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置において、
前記チャネル層あるいは前記下部障壁層のうち、前記ゲート電極の下部を除き、前記ソース電極および前記ドレイン電極の下部の領域を含む領域に、Ｎ型不純物が添加されている半導体装置。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置であって、
前記絶縁膜は、前記チャネル層の前記ソース電極および前記ドレイン電極の直下の領域を除いた領域全面を覆っている半導体装置。
【請求項７】
請求項１乃至４のいずれかに記載の半導体装置において、
前記チャネル層は、前記ゲート電極の下部に選択的に設けられ、
前記ソース電極および前記ドレイン電極の下部には、それぞれＮ型半導体層が設けられ、
各層の表面と直交する断面視において、前記Ｎ型半導体層は、前記チャネル層を挟んで配置されている半導体装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置であって、
当該半導体装置は、前記チャネル層と前記下部障壁層との界面において、２次元電子ガスが発生するように形成されている半導体装置。
【請求項９】
請求項１乃至８のいずれかに記載の半導体装置であって、
閾値電圧が正であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
図７は従来技術による半導体装置の断面構造を示す図である。このような半導体装置は、例えば、今永らにより、特許文献１に報告されている。
図７において、符号１００は（０００１）面すなわちＣ面基板であるサファイア基板、符号１０１はバッファ層、符号１０２はＮ型の窒化アルミニウム・ガリウム（ＡｌｚＧａ１−ｚＮ）からなる電子供給層（以下ＡｌＧａＮ電子供給層という）、符号１０３は窒化ガリウム（ＧａＮ）からなるチャネル層（以下ＧａＮチャネル層という）、符号１０４はアンドープの窒化アルミニウム（ＡｌＮ）からなる絶縁層（以下、ＡｌＮ絶縁層という）である。
ＡｌＮ絶縁層１０４上にはソース電極１０Ｓ、ドレイン電極１０Ｄが形成され、オーム性接触がとられている。
ＡｌＮ絶縁層１０４上のソース電極１０Ｓとドレイン電極１０Ｄに挟まれた部位にはゲート電極１０Ｇが形成され、ショットキー性接触がとられている。このような半導体装置はダブルへテロ構造を有する半導体装置と呼ばれる。【０００３】
図８は図７に示した半導体装置におけるゲート下のエネルギーバンド図である。ダブルへテロ構造では、ＧａＮチャネル層１０３のＡｌＧａＮ電子供給層１０２との界面近傍およびＡｌＮ絶縁層１０４との界面近傍に２次元電子ガス１０７が生成される。本構造では、ＡｌＮ絶縁層１０４を構成するＡｌＮのバンドギャップが大きいため、ショットキー障壁が増加、半導体装置の順方向ゲート耐圧が改善されるという特徴がある。【０００４】
また、今永らによる特許文献２には、特許文献１のＡｌＮ絶縁層を、ＡｌＮ層と二酸化珪素（ＳｉＯ２）層の積層構造で置き換えたダブルへテロ構造の半導体装置も報告されている。【０００５】
さらに、特許文献３および非特許文献１には、半導体基板上に、ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ絶縁層の順で各層が積層された構造の半導体装置が開示されている。【０００６】
また、特許文献４には、ＧａＮ／Ｎ型ＡｌＧａＮ／ＧａＮのダブルへテロ構造上に窒化珪素（ＳｉＮ）絶縁膜を設けた半導体装置が報告されている。この構造は、二つのへテロ界面に発生する界面電荷がお互いに相殺し合うため、Ｖｇ＝０Ｖの熱平衡状態では２次元電子が発生せず、エンハンスメント動作が可能になるというものである。【０００７】
さらに、リー（Ｃ．Ｔ．Ｌｅｅ）らによる非特許文献２には、Ｎ型ＧａＮチャネル層上に酸化ガリウム（Ｇａ２Ｏ３）とＳｉＯ２の積層からなる絶縁膜を形成した半導体装置が開示されており、金属−絶縁膜−半導体（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＩＳと略する）構造を有する半導体装置が報告されている。【０００８】
【特許文献１】特開２０００−２９４７６８号公報
【特許文献２】特開２０００−２５２４５８号公報
【特許文献３】特開平１１−２６１０５２号公報
【特許文献４】特開２００４−３３５９６０号公報
【非特許文献１】ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ、第１８巻、第２９３頁〜第２９５頁、１９９７年
【非特許文献２】ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ、第２４巻、第５４頁〜第５６頁、２００３年
【発明の開示】
【０００９】
特許文献１の半導体装置においては、ＡｌＮ絶縁層１０４の分極効果に起因して、閾値電圧の均一性、再現性が大幅に低下するといった問題があった。以下、分極効果について詳しく説明する。
図７の半導体装置では、ＡｌＧａＮ電子供給層１０２は格子緩和しているが、ＧａＮチャネル層１０３およびＡｌＮ絶縁層１０４は転移発生の臨界膜厚より薄く歪格子層となっている。
【００１０】
図８に示すように、ＡｌＧａＮ電子供給層１０２内には自発性分極に起因して分極Ｐ１０２がＧａＮチャネル層１０３側から基板１００に向かう方向に発生する。
また、ＧａＮチャネル層１０３には圧縮歪が生じるため、自発性分極を相殺させる向きにピエゾ分極が発生し、弱い分極Ｐ１０３がＡｌＮ絶縁層１０４側から基板１００に向かう方向に発生する。
さらに、ＡｌＮ絶縁層１０４には引張歪が生じるため、自発性分極と強め合う方向にピエゾ分極が発生し、強い分極Ｐ１０４が電極１０Ｓ，１０Ｄ，１０Ｇが設けられた表面側から基板１００に向かう方向に発生する。
これら分極の強さはＡｌＧａＮ電子供給層１０２のＡｌ組成（ｚ）に依存するが、例えば、ｚ＝０．１の場合、Ｐ１０２／ｑ＝２．１３×１０１３ｃｍ−２、Ｐ１０３／ｑ＝１．６１×１０１３ｃｍ−２、Ｐ１０４／ｑ＝７．９０×１０１３ｃｍ−２と計算される。ここで、ｑ＝１．６×１０−１９Ｃは素電荷である。
【００１１】
次に、分極効果に起因する界面電荷密度を見積もると、ＡｌＧａＮ電子供給層１０２とＧａＮチャネル層１０３との界面がσ１０３＝（Ｐ１０３−Ｐ１０２）／ｑ＝−５．２８×１０１２ｃｍ−２、ＡｌＮ絶縁層１０４とＧａＮチャネル層１０３との界面がσ１０４＝（Ｐ１０４−Ｐ１０３）／ｑ＝＋７．９０×１０１３ｃｍ−２となる。
本構造では、ＡｌＮ絶縁層１０４とＧａＮチャネル層１０３の界面に発生する正電荷（σ１０４）がＡｌＧａＮ電子供給層１０２とＧａＮチャネル層１０３の界面に発生する負電荷（σ１０３）より大きい。このため、仮にＡｌＧａＮ電子供給層１０２に不純物を添加しない場合でも、ＧａＮチャネル層１０３内に２次元電子ガス１０７が生成され、ディプレッション型の半導体装置として機能する。
【００１２】
図９はこのような半導体装置においてポアッソン方程式を解くことによって得られた閾値電圧のＡｌＮ絶縁層１０４の厚さ依存性である。図には、ＡｌＧａＮ電子供給層１０２の不純物濃度を変えたときの結果を示した。計算より、ＡｌＮ絶縁層１０４の内部電界は１０ＭＶ／ｃｍに達することが示された。その結果、ＡｌＮ絶縁層１０４の厚さが１ｎｍ変化しただけで、閾値電圧が１Ｖもシフトしてしまい、閾値電圧の均一性、再現性がきわめて悪かった。また、閾値電圧を０ＶにするためのＡｌＮ絶縁層１０４の層厚は１ｎｍ以下で、ゲート耐圧確保の観点からエンハンスメント化も困難であった。さらに、ＡｌＮ絶縁層１０４とＧａＮチャネル層１０３の界面の正電荷（σ１０４）が高密度で発生しているため、ＡｌＮ絶縁層１０４の内部電界が強くなり、逆バイアス時にはトンネル電流成分が増加してゲートリーク電流が増大するという問題もあった。
【００１３】
特許文献２に開示された構造においても、ＡｌＮ絶縁層が分極効果を有する以上、絶縁層の内部電界が高く、閾値電圧の均一性、再現性が低下するのは特許文献１と同様である。
【００１４】
また、特許文献３および非特許文献１の構造においてもＡｌＧａＮ絶縁層が分極効果を有するため、絶縁層の内部電界が高く、閾値電圧の均一性、再現性が低下するのは特許文献１と同様である。  
【００１５】
さらに、特許文献４には、前述したように、ＧａＮ／Ｎ型ＡｌＧａＮ／ＧａＮのダブルへテロ構造上に窒化珪素（ＳｉＮ）絶縁膜を設けた半導体装置が報告されている。この構造は、二つのへテロ界面に発生する界面電荷がお互いに相殺し合うため、Ｖｇ＝０Ｖの熱平衡状態では２次元電子が発生せず、エンハンスメント動作が可能になるというものである。
【００１６】
図１０は特許文献４の半導体装置においてポアッソン方程式を解くことによって得られた閾値電圧のＳｉＮ膜厚依存性である。図１０には、ＡｌＧａＮ電子供給層の（厚さ、不純物濃度）を変えたときの結果を示した。計算より、閾値電圧のＳｉＮ膜厚依存性は比較的小さく、閾値電圧の均一性、再現性は改善されることがわかる。しかしながら、閾値電圧の制御範囲が狭く、さらには、閾値電圧が正になるためのＡｌＧａＮ層の不純物濃度範囲が非常に狭くなっている。
これはヘテロ界面の分極電荷の総和がゼロとなることに起因している。
このような半導体装置では、半導体装置の製造過程においてＡｌＧａＮ層中にＮ型不純物が少量混入した場合でも、２次元電子が発生してしまい、閾値電圧が負になってしまうおそれがある。
【００１７】
本発明によれば、格子緩和したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層からなる下部障壁層と、前記下部障壁層上に積層されるとともに、前記下部障壁層よりもバンドギャップが小さく、圧縮歪を有するＩｎｙＧａ１−ｙＮ（０≦ｙ≦１）層からなるチャネル層とが積層され、前記チャネル層上には絶縁膜を介してゲート電極が形成されるとともに、前記チャネル層上にソース電極およびドレイン電極が形成され、前記絶縁膜は多結晶またはアモルファスである半導体装置が提供される。
【００１８】
なお、本発明において、チャネル層は、下部障壁層よりもバンドギャップが小さい層で構成されるためチャネル層および下部障壁層のいずれもがＧａＮ層で構成されることはない。
【００１９】
本発明によれば、低ゲートリーク電流を維持しつつ、閾値電圧の均一性、再現性に優れ、閾値電圧の制御範囲が広い半導体装置が提供される。
【図面の簡単な説明】
【００２０】
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
【図１】本発明による第一実施形態の断面構造図である。
【図２】本発明による第一実施形態のゲート電極下のエネルギーバンド図である。
【図３】本発明による半導体装置の閾値電圧の絶縁膜厚依存性である。
【図４】本発明による第二実施形態の断面構造図である。
【図５】本発明による第二実施形態のゲート電極下のエネルギーバンド図である。
【図６】本発明による第三実施形態の断面構造図である。
【図７】従来技術による半導体装置の断面構造図である。
【図８】従来技術による半導体装置のゲート電極下のエネルギーバンド図である。
【図９】従来技術による半導体装置の閾値電圧の絶縁層厚依存性である。
【図１０】従来技術による半導体装置の閾値電圧の絶縁膜厚依存性である。
【００２１】
以下、本発明の実施形態を図面に基づいて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第一実施形態）
図１〜図３を参照して、本発明の第一実施形態にかかる半導体装置について説明する。
はじめに、本実施形態の半導体装置の概要について説明する。
本実施形態の半導体装置は、格子緩和したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層からなる下部障壁層１２と、下部障壁層１２上に積層されるとともに、前記下部障壁層１２よりもバンドギャップが小さく、圧縮歪を有するＩｎｙＧａ１−ｙＮ（０≦ｙ≦１）層からなるチャネル層１３とを有する。
チャネル層１３上には絶縁膜１５を介してゲート電極１Ｇが形成されるとともに、チャネル層１３上にオーミック電極としてのソース電極１Ｓ，ドレイン電極１Ｄが形成されている。
絶縁膜１５は、多結晶またはアモルファスから構成されている。
本実施形態の半導体装置は、ＨＪＦＥＴ（Hetero Junction Field Effect Transistor）である。
本実施形態の半導体装置によれば、絶縁膜１５は、多結晶またはアモルファスの膜で構成されているので、分極を生じない。そのため、絶縁膜１５中の内部電界は小さくなるため、閾値電圧の絶縁膜１５の膜厚依存性が比較的小さくなり、閾値電圧の均一性、再現性が改善される。
格子緩和したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層からなる下部障壁層１２には、自発性分極に起因して、チャネル層１３の表面から裏面にむかって分極が発生する。
チャネル層１３には圧縮歪みが生じているため、自発性分極を相殺させる方向にピエゾ分極が発生し、弱い分極がチャネル層表面側から裏面側に向かって発生する。
ここで、格子緩和されたＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層からなる下部障壁層１２の分極の強度は、圧縮歪みを有するＩｎｙＧａ１−ｙＮ（０≦ｙ≦１）層からなるチャネル層１３の分極の強度よりも大きいため、下部障壁層１２と、前記下部障壁層１２上に積層されたチャネル層１３とのへテロ界面に負電荷が発生することとなり、閾値電圧の制御範囲が広がる。すなわち、ヘテロ界面に負電荷がある場合において、下部障壁層１２をＮ型不純物の添加されていないものとすれば、ゲート電極にプラスの電圧をかけていない状態では、２次元電子ガスが存在しなくなる。そのため、閾値電圧がプラスとなるエンハンスメントモードの半導体装置とすることが可能となる。
また、下部障壁層１２にＮ型不純物が添加された場合であっても、チャネル層１３と下部障壁層１２との界面に正電荷が発生するが正電荷の数が、負電荷よりも少なければ２次元電子ガスが生成されない。閾値電圧の値は、低くなるものの、閾値電圧がプラスとなるエンハンスメントモードの半導体装置とすることが可能となる。
一方で、下部障壁層１２に一定以上のＮ型不純物を添加すれば、チャネル層１３と下部障壁層１２との界面の正電荷の数が、負電荷よりも多くなり、２次元電子ガスが生成されることとなる。これにより、閾値電圧がマイナスのディプレッションモードの半導体装置とすることができる。
このように、本実施形態の半導体装置では、閾値電圧の制御範囲が拡がることとなる。
さらに、本実施形態の半導体装置では、下部障壁層１２にＮ型不純物が混入した場合であっても、Ｎ型不純物濃度が一定範囲以下であれば、エンハンスメントモードの半導体装置とすることが可能であり、製造安定性に優れたものとなる。【００２２】
さらに、絶縁膜１５は、多結晶または単結晶からなる膜で構成されているので、分極電界を生じない。そのため、絶縁膜１５中の内部電界は小さいものとなるので、逆バイアス時にはトンネル電流成分が抑制され、ゲートリーク電流が低減されることとなる。
また、格子緩和したＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）層からなる下部障壁層１２と、圧縮歪を有するＩｎｙＧａ１−ｙＮ（０≦ｙ≦１）層からなるチャネル層１３とが積層されている。このような下部障壁層１２およびチャネル層１３は、エピタキシャル成長させて形成することができるので、電子が走行する下部障壁層１２とチャネル層１３とのヘテロ界面が原子レベルで平坦なものとなる。そのため、２次元電子の移動度を高めることができる。
なお、非特許文献２に開示された構造では、絶縁膜を構成するＳｉＯ２およびＧａ２Ｏ３のバンドギャップが大きく、ショットキー障壁高さが増加、順方向ゲート耐圧が改善されるという特徴がある。また、絶縁膜は分極を発生せず、閾値電圧の均一性、再現性は良好である。しかしながら、この構造では、電子移動度が大幅に低下するという課題がある。実際、非特許文献２では電子のホール移動度は３５０ｃｍ２／Ｖｓであることが報告されており、非常に遅いものとなっている。これは、絶縁膜とチャネル層の界面ラフネスに起因した界面散乱による影響と考えられる。【００２３】
次に、本実施形態の半導体装置について詳細に説明する。
図１に示すように、半導体装置は、（０００１）面の炭化珪素（ＳｉＣ）基板１０と、このＳｉＣ基板１０上に形成されたバッファ層１１と、このバッファ層１１上に形成された下部障壁層１２と、チャネル層１３とを有する。
チャネル層１３と、下部障壁層１２との界面近傍には２次元電子ガス１７が生成されている。
チャネル層１３上にはソース電極１Ｓ、ドレイン電極１Ｄが形成され、オーム性接触がとられている。チャネル層１３上のソース電極１Ｓとドレイン電極１Ｄで挟まれた部位には、絶縁膜１５を介してゲート電極１Ｇが形成され、ショットキー性接触がとられている。
本実施形態では、絶縁膜１５は、ゲート電極１Ｇの直下の領域のみならず、チャネル層１３のソース電極１Ｓ、ドレイン電極１Ｄで被覆された表面を除いた表面全面を覆っている。また、本実施形態では、絶縁膜１５の周縁部は、ソース電極１Ｓ，ドレイン電極１Ｄの上面の一部を覆っている。すなわち、絶縁膜１５は、チャネル層１３のソース電極１Ｓ、ドレイン電極１Ｄで挟まれた領域および、ソース電極１Ｓ，ドレイン電極１Ｄの上面の一部を覆っている。
これにより、チャネル層１３の表面電荷が固定され、半導体装置の安定性が向上する。
絶縁膜１５の厚みは、ゲートリーク電流を抑制し、相互コンダクタンスを改善するとともに、膜応力を抑制するという観点から、たとえば、５ｎｍ以上、２００ｎｍ以下が好ましい。
また、絶縁膜１５は、多結晶あるいはアモルファスであればよく、本実施形態では、窒化珪素膜（Ｓｉ３Ｎ４）である。
この絶縁膜１５は、ゲート電極１Ｇとの間でショットキー障壁を増加させ、半導体装置の順方向のゲート耐圧を向上させる役割を果たす。絶縁膜１５は、チャネル層１３上に直接形成されている。【００２４】
ここで、本実施形態においては、バッファ層１１は、アンドープ傾斜組成ＡｌＧａＮ層である。バッファ層１１のＡｌ組成は基板１０側から下部障壁層１２側に向かうにしたがって、１から０．１まで徐々に減少している。
また、下部障壁層１２は、本実施形態では、ＡｌＧａＮ層であり、Ａｌ組成は、ｘ＝０．１である。また、下部障壁層１２はＮ型不純物が添加されたものであり、Ｎ型不純物濃度は例えば２×１０１８ｃｍ−３とする。Ｎ型不純物としては、例えば、珪素（Ｓｉ）を用いる。
ここで、バッファ層１１は歪エネルギーを転位発生によって開放する働きを有し、最表面の格子定数を下部障壁層１２と一致させてある。このバッファ層１１は、下部障壁層１２を格子緩和した状態（無歪）とするための緩衝層である。バッファ層１１の厚みは転位の影響を軽減するため、例えば、0.1μｍ以上、10μｍ以下であることが好ましい。
また、下部障壁層１２はバッファ層１１の最表面と格子整合するため、無歪すなわち格子緩和している。下部障壁層１２の厚みはピンチオフ特性改善の観点から、ｎ型不純物が完全空乏化し得る程度に薄くする必要があり、シート不純物濃度（＝不純物濃度×膜厚）が1×１０14cm-2以下になるように設定するのが好ましい。
さらに、チャネル層１３は、アンドープＧａＮ層である。チャネル層13の厚みは臨界膜厚より薄く、5nm以上、200nm以下であることが好ましい。【００２５】
このような半導体装置は以下のようにして作製される。（０００１）面ＳｉＣ基板１０上に、例えば有機金属気相成長（Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：  ＭＯＣＶＤと略する）法により、バッファ層１１（１μｍ）、下部障壁層１２（５０ｎｍ）、チャネル層１３（３０ｎｍ）の順で積層する。
２次元電子ガス１７の移動度としては１５００ｃｍ２／Ｖｓ程度と良好な値が得られた。これは、電子が走行するＧａＮ層からなるチャネル層１３とＡｌＧａＮ層からなる下部障壁層１２のヘテロ界面が原子レベルで平坦なため界面散乱が抑制されたこととに起因する。チャネル層１３および下部障壁層１２はエピタキシャル成長により形成されているため、ヘテロ界面が原子レベルで平坦なものとなる。これにより、界面散乱が抑制されると考えられる。
さらには、チャネル層１３がアンドープのためイオン化不純物散乱が抑制されたことも電子移動度が向上した要因と考えられる。【００２６】
ＧａＮ層からなるチャネル層１３上に、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／ニッケル（Ｎｉ）／金（Ａｕ）などの金属を蒸着、アロイ処理することにより、ソース電極１Ｓ、ドレイン電極１Ｄをそれぞれ形成し、オーム性接触をとる。
次に、例えば、プラズマ気相成長（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤと略する）法を用いて、絶縁膜１５を例えば４０ｎｍ成膜する。絶縁膜１５は、チャネル層１３上であってソース電極１Ｓ，ドレイン電極１Ｄに挟まれた領域を被覆するように形成される。
絶縁膜１５表面のソース電極１Ｓとドレイン電極１Ｄに挟まれた部位には、例えば、Ｔｉ／白金（Ｐｔ）／Ａｕなどの金属を蒸着、リフトオフすることによりゲート電極１Ｇを形成し、ショットキー接触をとる。このようにして、図１のような半導体装置が作製される。【００２７】
図２は本実施形態におけるゲート電極１Ｇ下のエネルギーバンド図である。
ここで、（０００１）面ＡｌＧａＮ層からなる下部障壁層１２は、格子緩和しているが、ＧａＮ層からなるチャネル層１３は転移発生の臨界膜厚より薄く歪格子層となっている。
ＡｌＧａＮ層からなる下部障壁層１２内には自発性分極に起因して分極Ｐ１２がチャネル層１３側の表面から基板１０に向かう方向に発生する。
ＧａＮ層からなるチャネル層１３には圧縮歪が生じるため、自発性分極を相殺させる向きにピエゾ分極が発生するとともに、弱い分極Ｐ１３が絶縁膜１５側から基板１０に向かう方向に発生する。
Ｓｉ３Ｎ４膜からなる絶縁膜１５は多結晶またはアモルファスのため、絶縁膜１５に分極は発生しない（Ｐ１５＝０）。
これら分極の強さはＡｌＧａＮ層からなる下部障壁層１２のＡｌ組成（ｘ）に依存するが、例えば、ｘ＝０．１の場合、Ｐ１２／ｑ＝２．１３×１０１３ｃｍ−２、Ｐ１３／ｑ＝１．６１×１０１３ｃｍ−２と計算される。【００２８】
次に、これらの分極効果により下部障壁層１２とチャネル層１３の界面に発生する界面電荷密度を見積もると、σ１３＝（Ｐ１３−Ｐ１２）／ｑ＝−５．２８×１０１２ｃｍ−２であることがわかった。
なお、チャネル層１３と絶縁膜１５の界面に発生する電荷は界面準位により補償されるため、図示していない。
本実施形態では、分極効果によりＡｌＧａＮ層からなる下部障壁層１２とＧａＮ層からなるチャネル層１３との界面には面密度５．２８×１０１２ｃｍ−２の負電荷（σ１３）が発生する。
一方、下部障壁層１２に添加されたＮ型不純物のイオン化に起因して、面密度１×１０１３ｃｍ−２の正電荷が発生する。正電荷の方が多いため、Ｖｇ＝０Ｖの熱平衡状態においてもチャネル層１３の下部障壁層１２との界面近傍に２次元電子ガス１７が生成される。すなわち、ディプレッション型の半導体装置として機能する。【００２９】
図３はこのような半導体装置においてポアッソン方程式を解くことによって得られた閾値電圧の絶縁膜１５の厚さ依存性である。図３には、下部障壁層１２のＮ型不純物濃度を変えたときの結果を示す。
閾値電圧の制御範囲が広く、Ｓｉ３Ｎ４膜からなる絶縁膜１５の膜厚と下部障壁層１２のＮ型不純物濃度を変えることにより、閾値電圧を正にも負にも制御出来ることが分かる。すなわち、本実施形態の場合（不純物濃度＝２×１０１８ｃｍ−３）はディプレッション型だったが、下部障壁層１２のＮ型不純物濃度を１×１０１８ｃｍ−３以下にまで低減することにより、エンハンスメント化出来る。
これは下部障壁層１２とチャネル層１３の界面に負の電荷（σ１３）が存在するためで、Ｎ型不純物の面密度が｜σ１３／ｑ｜（〜５×１０１２ｃｍ−２）より小さければ、熱平衡状態において２次元電子が発生しないことを意味している。したがって、残留不純物や組成、層厚の不均一の影響を受けにくく、安定的にエンハンスメント動作化することができる。
さらに、図３より、絶縁膜１５の内部電界は下部障壁層１２のＮ型不純物濃度に依存することが分かる。本実施形態の場合（不純物濃度＝２×１０１８ｃｍ−３）、この電界値は約１．２ＭＶ／ｃｍで、Ｓｉ３Ｎ４膜１５の厚さが１ｎｍ変化した場合の閾値電圧シフトは約０．１２Ｖと比較的小さく、閾値電圧の均一性、再現性は良好である。
絶縁膜１５を構成するＳｉ３Ｎ４のバンドギャップが大きいため、ショットキー障壁高さが増加する。このため、半導体装置の順方向ゲート耐圧も良好である。さらに、絶縁膜１５の内部電界が小さいため、逆バイアス時のトンネル電流成分も抑制されて、逆方向リーク電流も低減された。【００３０】
（第二実施形態）
第一実施形態では、エンハンスメント動作化するためには、下部障壁層１２のＮ型不純物濃度を下げる必要がある。しかしながら、下部障壁層１２のＮ型不純物濃度を下げると、同時にオーミック電極下部のキャリア濃度も減少してしまい、アクセス抵抗が増加するという課題が生じる。この課題を解決したのが、本実施例である。【００３１】
図４は、本実施形態の半導体装置を示す断面構造を示す図である。
本実施形態の半導体装置は、チャネル層２３および下部障壁層２２にＮ型不純物が添加された領域２８が形成されている点が前記実施形態と異なっている。他の点は前記実施形態と同様である。
以下に、本実施形態の半導体装置について詳細に説明する。
本実施形態の半導体装置は、前記実施形態と同様の基板１０、バッファ層１１、絶縁膜１５を有する。
下部障壁層２２は、バッファ層１１上に形成されており、アンドープＡｌｘＧａ１−ｘＮ層（たとえば、ｘ＝０．１）からなる。この下部障壁層２２は、格子緩和した層であり、その厚みは前記実施形態と同様である。また、下部障壁層２２は、エピタキシャル成長層である。
チャネル層２３は、下部障壁層２２上に形成され、エピタキシャル成長したアンドープＧａＮ層からなる。チャネル層２３は、圧縮歪みを有する層であり、その厚みは前記実施形態と同様である。
下部障壁層２２およびチャネル層２３にまたがって、Ｎ型不純物（たとえば、Ｓｉ）が添加された領域２８が形成されている。
この領域２８は下部障壁層２２のゲート電極１Ｇの直下を除き、ソース電極１Ｓおよびドレイン電極１Ｄの下部の領域を含む領域、本実施形態では、ゲート電極１Ｇの直下を除く領域全面に形成されている。下部障壁層２２のゲート電極１Ｇの直下の領域に接するように領域２８は設けられている。
また、領域２８は、チャネル層２３の表面層のうち、ゲート電極１Ｇの直下を除き、ソース電極１Ｓおよびドレイン電極１Ｄの下部の領域を含む領域、本実施形態では、ゲート電極１Ｇの直下を除く領域全面に形成されている。すなわち、領域２８は、下部障壁層２２からチャネル層２３の表面層に達している。【００３２】
このような半導体装置は以下のようにして作製される。
前記実施形態と同様の方法で、バッファ層１１、下部障壁層２２、チャネル層２３を形成する。
次に、ゲート電極１Ｇの直下の領域となる部位にレジスト・パターンを形成し、レジストをマスクとしてＳｉイオンを例えばドーズ量５×１０１３ｃｍ−２にて注入した後、活性化アニール処理を行う。こうして、Ｎ型不純物が添加された領域２８が形成される。
前記レジストを剥離後、前記実施形態と同様の方法で、ソース電極１Ｓ、ドレイン電極１Ｄをそれぞれ形成し、オーム性接触をとる。次に前記実施形態と同様の方法で、絶縁膜１５を成膜する。最後に、前記実施形態と同様の方法で、ゲート電極１Ｇを形成、ショットキー接触をとる。このようにして、図４のような半導体装置が作製される。【００３３】
このような本実施形態によれば、前記実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
図５は本実施形態におけるゲート電極１Ｇ下のエネルギーバンド図である。
図５において、ＡｌＧａＮ層からなる下部障壁層２２は格子緩和しているが、ＧａＮ層からなるチャネル層２３は転移発生の臨界膜厚より薄く歪格子層となっている。下部障壁層２２内には自発性分極に起因して分極Ｐ２２がチャネル層２３側から基板１０に向かう方向に発生する。
チャネル層２３には圧縮歪が生じるため、自発性分極を相殺させる向きにピエゾ分極が発生、弱い分極Ｐ２３が絶縁膜１５側から基板１０に向かう方向に発生する。
絶縁膜１５は多結晶またはアモルファスのため、絶縁膜１５に分極は発生しない（Ｐ１５＝０）。これら分極の強さは下部障壁層２２のＡｌ組成（ｘ）に依存するが、例えば、ｘ＝０．１の場合、Ｐ２２／ｑ＝２．１３×１０１３ｃｍ−２、Ｐ２３／ｑ＝１．６１×１０１３ｃｍ−２と計算される。
次に、これらの分極効果により下部障壁層２２とチャネル層２３の界面に発生する界面電荷密度を見積もると、σ２３＝（Ｐ２３−Ｐ２２）／ｑ＝−５．２８×１０１２ｃｍ−２とであることがわかった。なお、チャネル層２３と絶縁膜１５の界面に発生する電荷は界面準位により補償されるため、図示していない。
本実施形態では、分極効果によりＡｌＧａＮ層２２とＧａＮ層２３の界面に負電荷（σ２３）が発生する。この負電荷により、残留不純物や組成不均一の影響を受けにくく、より安定にエンハンスメント動作が可能である。すなわち、Ｖｇ＝０Ｖの熱平衡状態では、チャネル層２３内にキャリアは存在しない。ゲートに正電圧を加えることによって、下部障壁層２２とチャネル層２３の界面に２次元電子ガスが生成されてドレイン電流が流れるエンハンスメント型の半導体装置として機能する。この時、ゲート電極１Ｇ下では電子はチャネル層２３の絶縁膜１５との界面近傍を走行するが、ＧａＮ層２３がアンドープのため、イオン化不純物散乱が抑制されて電子移動度が改善される。【００３４】
また、Ｓｉイオンが注入された領域２８内部にはゲート電圧によらずキャリア電子が多数存在する。このため、エンハンスメント動作においても、ゲート電極１Ｇ下以外の領域のキャリアは枯渇することなく、アクセス抵抗の増大が抑制された。
図３より、本実施例の場合（不純物濃度＝０ｃｍ−３）、Ｓｉ３Ｎ４膜である絶縁膜１５の厚さが１ｎｍ変化した場合の閾値電圧シフトは約０．１４Ｖと比較的小さく、閾値電圧の均一性、再現性は良好である。絶縁膜１５を構成する窒化珪素のバンドギャップが大きいため、ショットキー障壁高さが増加する。このため、半導体装置の順方向ゲート耐圧も良好である。さらに、Ｓｉ３Ｎ４膜である絶縁膜１５の内部電界が小さいため、逆バイアス時のトンネル電流成分も抑制されて、逆方向リーク電流も低減された。
本実施例では、ＧａＮ層からなるチャネル層２３とＡｌＧａＮ層からなる下部障壁層２２にＮ型不純物を添加したが、勿論、チャネル層２３にのみドーピングしても良い。また、下部障壁層２２にのみドーピングしても良い。【００３５】
（第三実施形態）
第二実施形態と同様に、エンハンスメント動作化によるアクセス抵抗増加を防止するための別の構造が、本実施例である。
図６は、本発明による半導体装置の第三実施形態の断面構造を示す図である。
本実施形態の半導体装置は、前記実施形態と同様のＳｉＣ基板１０と、バッファ層１１と、絶縁膜１５と、ソース電極１Ｓと、ドレイン電極１Ｄと、ゲート電極１Ｇとを有する。
バッファ層１１上には、アンドープＡｌｘＧａ１−ｘＮ（たとえば、ｘ＝０．１）からなる下部障壁層３２が形成され、この下部障壁層３２上にはアンドープＧａＮからなるチャネル層３３が形成されている。この下部障壁層３２は、格子緩和した層であり、その厚みは前記各実施形態と同様である。この下部障壁層３２は、エピタキシャル成長層である。チャネル層３３は、圧縮歪みを有する層であり、その厚みは前記各実施形態と同様である。チャネル層３３は、エピタキシャル成長層である。
本実施形態では、ゲート電極１Ｇの直下の領域を除く全ての領域のチャネル層３３が切り欠かれており、除去されている。すなわち、チャネル層３３はゲート電極１Ｇの直下にのみ設けられていることとなる。
さらに、チャネル層３３の切り欠きの下方の下部障壁層３２の表面層も切り欠かれている。
すなわち、本実施形態では、チャネル層３３および下部障壁層３２にまたがって、ゲート電極１Ｇの直下を除く全ての領域に亘って溝が形成されていることとなる。
この溝には、Ｎ型半導体層３８が埋め込まれている。このＮ型半導体層３８は、Ｎ型の不純物が添加されたIII族窒化物半導体層であり、たとえば、Ｓｉが添加されたＧａＮからなる層である。Ｎ型半導体層３８は、各層の表面と直交する断面において、ゲート電極１Ｇの直下のチャネル層３３をはさみ、チャネル層３３に接触している。このＮ型半導体層３８は、チャネル層３３と同様の組成であることが好ましい。
さらに、絶縁膜１５は、チャネル層３３を被覆するとともに、Ｎ型半導体層３８のうち、ソース電極１Ｓ、ドレイン電極１Ｄの直下の領域を除く全領域を被覆している。
なお、本実施形態では、チャネル層３３の構造、下部障壁層３２の構造、Ｎ型半導体層３８が前記各実施形態と異なっているが、他の点は、前記各実施形態と同様である。【００３６】
このような半導体装置は以下のようにして作製される。
前記各実施形態と同様の方法で、基板１０上に、バッファ層１１を積層する。その後、前記実施形態と同様の方法で、下部障壁層３２となるＡｌＧａＮ層を形成する。さらに、ＡｌＧａＮ層上にチャネル層３３となるＧａＮ層を形成する。ＧａＮ層は、ＡｌＧａＮ層の全面を被覆するように形成する。
その後、例えばＰＥＣＶＤ法によりＳｉＯ２を成膜した後、ゲート形成箇所にレジスト・パターンを形成する。Ｃｌ２系ガスを用いてＧａＮチャネル層３３およびＡｌＧａＮ層３２の一部をエッチング除去することにより、溝を形成する。
レジスト剥離後、ＳｉＯ２パターンをマスクとしてＮ型ＧａＮ（たとえば、不純物濃度は５×１０１８ｃｍ−３）をエピタキシャル成長することにより、溝にのみ選択的にＮ型半導体層３８を成長することができる。
次に、前記実施形態と同様の方法で、ソース電極１Ｓ，ドレイン電極１Ｄを形成するとともに絶縁膜１５を形成し、ゲート電極１Ｇを形成する。このようにして、図６のような半導体装置が作製される。
以上のような本実施形態によれば、第二実施形態と同様の効果を奏することができるうえ、以下の効果を奏することができる。
本実施例におけるゲート電極１Ｇ下のエネルギーバンド図は図５と同様である。
本実施例では、分極効果により下部障壁層３２とチャネル層３３の界面に負電荷が発生する。この負の界面電荷により、第二実施形態と同様、より安定なエンハンスメント動作が可能である。すなわち、Ｖｇ＝０Ｖの熱平衡状態では、チャネル層３３内にキャリアは存在しない。ゲートに正電圧を加えることによって、チャネル層３３と、下部障壁層３２との界面に２次元電子ガスが生成されてドレイン電流が流れるエンハンスメント型の半導体装置として機能する。
この時、ゲート電極１Ｇ下では電子はチャネル層３３の絶縁膜１５との界面近傍を走行するが、チャネル層３３がアンドープのため、イオン化不純物散乱が抑制されて電子移動度が改善される。【００３７】
また、Ｎ型半導体層３８内部にはゲート電圧によらずキャリア電子が多数存在する。このため、エンハンスメント動作においても、ゲート電極１Ｇ下以外の領域のキャリアは枯渇することなく、アクセス抵抗の増大が抑制される。
図３より、本実施形態の場合（不純物濃度＝０ｃｍ−３）、Ｓｉ３Ｎ４膜である絶縁膜１５の厚さが１ｎｍ変化した場合の閾値電圧シフトは約０．１４Ｖと比較的小さく、閾値電圧の均一性、再現性は良好である。絶縁膜１５を構成するＳｉ３Ｎ４のバンドギャップが大きいため、ショットキー障壁高さが増加する。このため、半導体装置の順方向ゲート耐圧も良好である。さらに、絶縁膜１５の内部電界が小さいため、逆バイアス時のトンネル電流成分も抑制されて、逆方向リーク電流も低減された。
本実施例では、チャネル層３３および下部障壁層３２の一部をエッチング除去して溝を形成したが、勿論、チャネル層３３のみをエッチング除去しても良い。【００３８】
以上、本発明を上記実施形態に即して説明したが、本発明は上記態様にのみ限定されず、本発明の原理に準ずる各種態様を含むことは勿論である。例えば、上記実施形態においては下部障壁層材料としてＡｌＧａＮを用いたが、他のIII族窒化物半導体を用いても良い。例えば、ＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを用いても良い。また、平均組成がＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに相当する超格子層としても良い。【００３９】
ただし、下部障壁層としては一定値以上の伝導帯オフセット確保、バッファ耐圧改善という観点からバンドギャップ大が見込まれるＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等を使用することが好ましい。【００４０】
上記実施形態においてはチャネル材料としてＧａＮを用いたが、下部障壁層よりバンドギャップの小さい他のIII族窒化物半導体であっても良い。例えば、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを用いても良い。
ただし、チャネル層としては、伝導帯オフセット確保、チャネル耐圧改善、電子移動度向上という観点からＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等を使用することが好ましい。
また、チャネル層として、平均組成がＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮに相当する超格子層としても良い。チャネル層をアンドープとしたが、チャネル層の一部または全体にＳｉ等のＮ型不純物をドーピングしてもよい。【００４１】
前記実施形態においてはＮ型ＡｌＧａＮ層をＧａＮチャネル層に接して形成したが、ＧａＮ層とＮ型ＡｌＧａＮ層の間にアンドープＡｌＧａＮスペーサ層を挿入してもよい。【００４２】
上記実施形態においては絶縁膜としてＳｉ３Ｎ４を用いたが、多結晶またはアモルファスであればよく、他の絶縁体であってもよい。例えば、二酸化珪素（ＳｉＯ２）、酸窒化珪素（Ｓｉ１−ａ−ｂＯａＮｂ（０<ａ<１，０<ｂ<１，ａ＋ｂ<１））、酸化ガリウム（Ｇａ２Ｏ３）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ２）のいずれかの多結晶またはアモルファスを用いても良い。また、二酸化珪素（ＳｉＯ２）、酸窒化珪素（Ｓｉ１−ａ−ｂＯａＮｂ（０<ａ<１，０<ｂ<１，ａ＋ｂ<１））、酸化ガリウム（Ｇａ２Ｏ３）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化マグネシウム（ＭｇＯ）、酸化ハフニウム（ＨｆＯ２）の内、いずれか複数の絶縁体からなる積層膜により構成してもよい。このような絶縁膜を使用することでゲート耐圧を向上できる。【００４３】
なかでも、電流コラプス現象、電流ドリフト現象などの特性不安定性の抑制という観点から界面トラップ密度低減が見込まれる窒化珪素、二酸化珪素、酸窒化珪素、酸化アルミニウム（Ｓｉ３Ｎ４、ＳｉＯ２、ＳｉＯＮ、Ａｌ２Ｏ３）等の絶縁膜を使用することが好ましい。【００４４】
更に、上記実施形態においては基板材料としてＳｉＣを用いたが、他の基板を用いても良い。例えば、サファイア、Ｓｉ、ＧａＮを用いても良い。
また、第三実施形態において、下部障壁層はアンドープであるとしたが、N型不純物が添加されていてもよい。たとえば、エンハンスメント動作化できる程度の低い濃度でN型不純物が添加されていてもよい。【００４５】
この出願は、２００７年１２月２６日に出願された日本出願特願２００７−３３４６７４号を基礎とする優先権を主張するものであり、その開示の全ては、本明細書の一部として援用（incorporated herein by reference）される。
【図１】
2009081584.tif 000003
【図２】
2009081584.tif 000004
【図３】
2009081584.tif 000005
【図４】
2009081584.tif 000006
【図５】
2009081584.tif 000007
【図６】
2009081584.tif 000008
【図７】
2009081584.tif 000009
【図８】
2009081584.tif 000010
【図９】
2009081584.tif 000011
【図１０】
2009081584.tif 000012
【国際調査報告】
2009081584.tif 000013
2009081584.tif 000014
2009081584.tif 000015
2009081584.tif 000016