(57)【要約】  各チップ間で均一な並列動作をする半導体ユニットと、この半導体ユニットを用いて製作される熱抵抗が小さな低コストで高信頼性の半導体装置を提供することにある。  ワイドギャップ基板であるＳｉＣ基板で形成された同一で複数の小さな半導体チップ（ＳｉＣ−Ｄｉチップ（２））を２枚の導電板（共通銅板（１），（８））で挟みこみ、並列接続して半導体ユニット（１００）を形成する。こうすることで、複数の半導体チップ（ＳｉＣ−Ｄｉチップ（２））の並列動作が均一化し、電流集中による破壊が防止できる高信頼性の半導体ユニット（１００）とすることができる。
2012172991.tif 000002
【特許請求の範囲】
【請求項１】
ワイドギャップ半導体基板を用いて形成される半導体チップを多数並列接続してなる半導体ユニットにおいて、
第１の共通導電板の第１の主面上に同一種の複数の前記半導体チップの一方の主面を接合し、前記半導体チップの他方の主面に導電ブロックをそれぞれ接合し、該複数の導電ブロック上に第２の共通導電板の第１の主面を接合し、前記第１の共通導電板の第２の主面と前記第２の共通導電板の第２の主面とを露出させ、前記第１の共通導電板の第１の主面と前記第２の共通導電板の第１の主面との間に絶縁樹脂を充填して一体化することを特徴とする半導体ユニット。
【請求項２】
前記半導体チップは、ＳｉＣ−ダイオードチップであり、前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、
前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、
前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合される、
ことを特徴とする請求の範囲第１項記載の半導体ユニット。
【請求項３】
前記半導体チップは、ＳｉＣスイッチングデバイスであり、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、
前記第１主電極が前記第１の共通導電板の前記第１の主面に、前記第２主電極が前記導電ブロックを介して接合され、
前記第２の共通導電板の前記第１の主面に、前記ゲート電極が前記第３の導電板に接合される、
ことを特徴とする請求の範囲第１項記載の半導体ユニット。
【請求項４】
前記半導体チップとしてＳｉＣ−ダイオードチップを内蔵する請求の範囲第１項記載の第１の半導体ユニットと、
前記半導体チップとしてＳｉＣスイッチングデバイスを内蔵する請求の範囲第１項記載の第２の半導体ユニットと、
を共通の絶縁基板に搭載して接続する半導体装置であって、
前記ＳｉＣ−ダイオードチップは、
前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、
前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、
前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合され、
前記ＳｉＣスイッチングデバイスは、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、
前記第１主電極が前記第１の共通導電板の前記第１の主面に、前記第２主電極が前記導電ブロックを介して接合され、
前記第２の共通導電板の前記第１の主面に、前記ゲート電極が前記第３の導電板に接合される、
ことを特徴とする半導体装置。
【請求項５】
前記半導体チップとしてＳｉＣ−ダイオードチップを内蔵する請求の範囲第１項記載の第１の半導体ユニットと、
シリコン半導体基板に形成されたＩＧＢＴチップと、
を共通の絶縁基板に搭載して接続する半導体装置であって、
前記ＳｉＣ−ダイオードチップは、
前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、
前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、
前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合される、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の半導体チップを上下の導電板で挟んだ半導体ユニットと、この半導体ユニットを用いた半導体装置に関する。
【背景技術】
【０００２】
近年、インバータ装置などを構成する半導体モジュールとして、Ｓｉ−ＩＧＢＴ（Ｓｉ半導体基板を用いて製作した絶縁ゲートバイポーラトランジスタ）とＦＷＤ（フリーホイーリングダイオード）としてＳｉＣ−Ｄｉ（ＳｉＣ半導体基板を用いて製作したダイオード）を用いる構造の半導体装置が開発されている。このＳｉＣ−Ｄｉはショットキーバリアダイオードであり、Ｓｉ半導体基板で製作するショットキーバリアダイオードより高耐圧化でき、またｐｎダイオードよりスイッチング損失を小さくできる。尚、ＳｉはシリコンでありＳｉＣは炭化シリコン（炭化珪素）である。【０００３】
図５は、従来の半導体装置の構成図であり、同図（ａ）はケース内の配置図、同図（ｂ）は要部断面図である。この半導体装置５００は、２個のＳｉ−ＩＧＢＴチップ６６と、フリーホイーリングダイオードである８個のＳｉＣ−Ｄｉチップ（ＳｉＣ−ダイオードチップ）６８とからなる半導体モジュールである。この半導体装置５００は、インバータの１つの上アーム、または下アームを構成できる。【０００４】
半導体装置５００は、銅ベース板６１上に導電パターン付き絶縁基板６２を接合し、導電パターン付き絶縁基板６２上に第１導電パターン６３、第２導電パターン６４、および第３導電パターン６５が形成されている。この第１導電パターン６３と、Ｓｉ−ＩＧＢＴチップ６６のコレクタ電極６７、第２導電パターン６４にＳｉＣ−Ｄｉチップ６８のカソード電極６９がそれぞれ図示しない半田やＡｇペーストで接合されている。Ｓｉ−ＩＧＢＴチップ６６のエミッタ電極７０と、ＳｉＣ−Ｄｉチップ６８のアノード電極７１は、アルミニウムのワイヤ７２で第２導電パターン６４に接続する。また、Ｓｉ−ＩＧＢＴチップ６６のゲートパッド７３は、アルミニウムのワイヤ７４で第３導電パターン６５に接続する。【０００５】
第１導電パターン６３、第２導電パターン６４は、第３導電パターン６５にコレクタ端子Ｃ、エミッタ端子Ｅおよびゲート端子Ｇをそれぞれ接合する。
各チップを収納するケース７５は、放熱体である銅ベース板６１に接合し、このケース７５上に前記の各端子（コレクタ端子Ｃ、エミッタ端子Ｅ、ゲート端子Ｇ）を露出させ、ケース７５内には例えば図示しないゲルが充填されている。【０００６】
図５では、２個のＳｉ−ＩＧＢＴチップ６６と８個のＳｉＣ−Ｄｉチップ６８がケース７５に収納されている。ＳｉＣ半導体基板の結晶性が必ずしも良くないため、１つのＳｉＣ−Ｄｉチップ６８の大きさには制約があり、数ｍｍ角程度である。そのため、半導体装置５００は、１つのＳｉ−ＩＧＢＴチップ６６に対して、例えば、４個のＳｉＣ−Ｄｉチップ６８が必要となる。場合によっては、さらにＳｉＣ−Ｄｉチップ６８を多くする必要がある。【０００７】
特許文献１では、並列接続する異種の素子を導電板で接続して樹脂封止して半導体ユニット（単位パッケージともいう）とし、この半導体ユニット（単位パッケージ）を複数用いて半導体モジュールを構成することが開示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第４２５４５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前記したように、ＳｉＣ半導体基板は大面積になると結晶欠陥を多数含むため、ＳｉＣ半導体基板を用いたＳｉＣ−Ｄｉチップ６８の大きさ（前記したように数ｍｍ角程度）は、Ｓｉを用いたＤｉチップの大きさに比べて小さくなる。そのため、図５に示すようなＳｉＣ−Ｄｉチップ６８を用いる半導体モジュール（半導体装置５００）では、多数のＳｉＣ−Ｄｉチップ６８を並列接続させて用いる必要がある。【００１０】
そのため、半導体モジュール（半導体装置５００）は、接続に用いるワイヤ７２の本数が多くなり、工数が増大しコストが増大する。また、半導体モジュール（半導体装置５００）は、ワイヤ７２の長さのばらつきにより、各チップ間の並列動作にばらつきが生じて電流集中を起こすチップが破壊する場合が出てきて、半導体モジュール（半導体装置５００）の信頼性が低下する。また、半導体モジュール（半導体装置５００）は、片面冷却構造のため、熱抵抗が高い。【００１１】
また、特許文献１では、同一種の素子（例えば、ＳｉＣ−Ｄｉチップなど）を複数並列に接続して半導体ユニット（単位パッケージ）を形成し、この半導体ユニットを用いて半導体装置を組み立てることについては記載されていない。【００１２】
この発明の目的は、前記の課題を解決して、各チップ間で均一な並列動作をする半導体ユニットと、この半導体ユニットを用いて製作される熱抵抗が小さな低コストで高信頼性の半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、以下に示すような、半導体ユニットが提供される。半導体ユニットは、ワイドギャップ半導体基板を用いて形成される半導体チップを多数並列接続してなる半導体ユニットにおいて、第１の共通導電板の第１の主面上に同一種の複数の前記半導体チップの一方の主面を接合し、前記半導体チップの他方の主面に導電ブロックをそれぞれ接合し、該複数の導電ブロック上に第２の共通導電板の第１の主面を接合し、前記第１の共通導電板の第２の主面と前記第２の共通導電板の第２の主面とを露出させ、前記第１の共通導電板の第１の主面と前記第２の共通導電板の第１の主面との間に絶縁樹脂を充填して一体化する。【００１４】
また、上記半導体ユニットは、次のようにして提供される。前記半導体チップは、ＳｉＣ−ダイオードチップであり、前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合される。【００１５】
また、上記半導体ユニットは、次のようにして提供される。前記半導体チップは、ＳｉＣスイッチングデバイスであり、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、前記第１主電極が前記第１の共通導電板の前記第１の主面に、前記第２主電極が前記導電ブロックを介して接合され、前記第２の共通導電板の前記第１の主面に、前記ゲート電極が前記第３の導電板に接合される。【００１６】
また、上記目的を達成するために、第１の半導体ユニットと、第２の半導体ユニットと、を共通の絶縁基板に搭載して接続する半導体装置が提供される。第１の半導体ユニットは、前記半導体チップとしてＳｉＣ−ダイオードチップを内蔵する上記半導体ユニットであり、第２の半導体ユニットは、前記半導体チップとしてＳｉＣスイッチングデバイスを内蔵する上記半導体ユニットであり、前記ＳｉＣ−ダイオードチップは、前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合され、前記ＳｉＣスイッチングデバイスは、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、前記第１主電極が前記第１の共通導電板の前記第１の主面に、前記第２主電極が前記導電ブロックを介して接合され、前記第２の共通導電板の前記第１の主面に、前記ゲート電極が前記第３の導電板に接合される。【００１７】
また、上記目的を達成するために、第１の半導体ユニットと、シリコン半導体基板に形成されたＩＧＢＴチップと、を共通の絶縁基板に搭載して接続する半導体装置が提供される。第１の半導体ユニットは、前記半導体チップとしてＳｉＣ−ダイオードチップを内蔵する上記半導体ユニットであり、前記ＳｉＣ−ダイオードチップは、前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合される。
【発明の効果】
【００１８】
この発明によれば、ワイドギャップ半導体基板であるＳｉＣ半導体基板やＧａＮ半導体基板で形成された同一で複数の小さな半導体チップを２枚の導電板（共通銅板）で挟みこみ、並列接続して半導体ユニットを形成する。こうすることで、複数の半導体チップの並列動作が均一化し、電流集中による破壊が防止できる高信頼性の半導体ユニットとすることができる。【００１９】
Ｓｉ−ＩＧＢＴチップとフリーホイーリングダイオードとなるＳｉＣ−Ｄｉチップで構成された半導体ユニットとを逆並列接続して、例えばインバータの上アームもしくは下アームとなる半導体装置を形成することで、熱抵抗が小さな低コストで高信頼性の半導体装置とすることができる。【００２０】
また、ＳｉＣ−ＭＯＳＦＥＴチップで構成される半導体ユニットと、ＳｉＣ−Ｄｉチップで構成される半導体ユニットとを逆並列接続して、インバータの上アームもしくは下アームとなる半導体装置を形成することで、熱抵抗が小さな低コストで高信頼性の半導体装置とすることができる。【００２１】
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【００２２】
【図１】この発明の第１実施例の半導体ユニットの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ１−Ｘ１線で切断した要部断面図である。
【図２】この発明の第２実施例の半導体ユニットの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ３−Ｘ３線で切断した要部断面図である。
【図３】この発明の第３実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ５−Ｘ５線で切断した要部断面図である。
【図４】この発明の第４実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ６−Ｘ６線で切断した要部断面図である。
【図５】従来の半導体装置の構成図であり、（ａ）はケース内の配置図、（ｂ）は要部断面図である。
【発明を実施するための形態】
【００２３】
実施の形態を以下の実施例で説明する。
＜実施例１＞
図１は、この発明の第１実施例の半導体ユニットの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ１−Ｘ１線で切断した要部断面図である。図１（ａ）は、図１（ｂ）のＸ２−Ｘ２線で切断した平面から矢印方向に見た模式的な要部平面図である。この半導体ユニット１００は、炭化珪素半導体基板（ＳｉＣ半導体基板）に形成されたダイオードチップ（以下、ＳｉＣ−Ｄｉチップという）２を複数個、を並列接続した構造の半導体モジュールである。
【００２４】
ＳｉＣ−Ｄｉチップ２は、一方の主面にカソード電極３が形成され、他方の主面にアノード電極５が形成された素子である。
この例では、第１共通銅板（第１の共通電極板）１上に４個のＳｉＣ−Ｄｉチップ２のカソード電極３を半田４で接合し、４個のＳｉＣ−Ｄｉチップ２のアノード電極５上にそれぞれヒートスプレッダとしての銅ブロック６を半田７で接合する。それぞれの銅ブロック６上に１つの第２共通銅板（第２の共通電極板）８を半田９で接合する。そして、第１共通銅板１のＳｉＣ−Ｄｉチップ２との接合面とは反対側の主面と、同じく第２共通銅板８の銅ブロック６との接合面とは反対側の面を露出させ、第１共通銅板１と第２共通銅板８で挟まれた領域、少なくともＳｉＣ−Ｄｉチップ２の端部２ａを覆う領域をシリコーンゴムやエポキシ樹脂などの高耐熱樹脂１０でモールドする。
【００２５】
ここで、少なくともＳｉＣ−Ｄｉチップ２の端部２ａを覆う高耐熱樹脂１０は、ＳｉＣ−Ｄｉチップ２の動作時の温度（例えば１５０℃）に至っても、絶縁性や密着性などの封止性能が劣化しない必要があり、耐熱温度は１７５℃程度である。
【００２６】
この４個の小さなＳｉＣ−Ｄｉチップ２が並列接続されて構成される半導体ユニット１００は、等価的に大面積の素子構造になり、１素子化される。このため、半導体ユニット１００を用いれば、例えば数ｍｍ角の微小なＳｉＣ−Ｄｉチップ２複数個をあたかも１素子（例えば１辺が１ｃｍ弱の１素子）として一括して取り扱うことができる。このような半導体ユニット１００を予め作成しておくことで、後述する半導体装置を組み立てる際にも、ＳｉＣ−Ｄｉチップ２の取り扱いが容易となる。
【００２７】
また、半導体ユニット１００は、４個の小さなＳｉＣ−Ｄｉチップ２が第１共通銅板１と第２共通銅板８で挟まれ、ワイヤボンディングレスの構造であるため、４個のＳｉＣ−Ｄｉチップ２の相互間では、ボンディングワイヤに存在するインダクタンス成分による影響がなく均一な並列動作をする。そのため、特定の１個のＳｉＣ−Ｄｉチップ２に電流が集中することがなくなるため、素子破壊が防止できて高信頼性化できる。
【００２８】
また、この半導体ユニット１００は、第１共通銅板１と第２共通銅板８との両面冷却構造となり、ＳｉＣ−Ｄｉチップ２で発生した熱は第１共通銅板１と第２共通銅板８の両方から放熱されるため、熱抵抗は小さくなる。
＜実施例２＞
図２は、この発明の第２実施例の半導体ユニットの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ３−Ｘ３線で切断した要部断面図である。図２（ａ）は、図２（ｂ）のＸ４−Ｘ４線で切断した平面から矢印方向に見た模式的な要部平面図である。この半導体ユニット２００は、ＳｉＣ半導体基板に形成されたＳｉＣ−ＭＯＳＦＥＴチップ１２を複数個、並列接続した構造の半導体モジュールである。
【００２９】
ここで、ＳｉＣ−ＭＯＳＦＥＴチップ１２は、ＳｉＣ製のスイッチングデバイスの一例であり、ＳｉＣ製のスイッチングデバイスは、ＳｉＣ−ＪＦＥＴ（Junction Field Effect Transistor：接合型電界効果トランジスタ），ＳｉＣ−ＩＧＢＴなども適用可能である。ここでは、ＳｉＣ−ＭＯＳＦＥＴチップ１２を例示して説明する。
【００３０】
ＳｉＣ−ＭＯＳＦＥＴチップ１２は、一方の主面にドレイン電極１３が形成され、他方の主面にソース電極１５とゲートパッド２４が形成された素子である。
図２の半導体ユニット２００と図１の半導体ユニット１００の違いは、半導体チップとしてＳｉＣ−Ｄｉチップ２をＳｉＣ−ＭＯＳＦＥＴチップ１２に置き換えた点である。また、第１共通銅板１の代わりに、図２に示すような補助導電パターン付き絶縁基板１１を用いた点である。
【００３１】
補助導電パターン付き絶縁基板１１は、図２に示すように裏面に裏面金属膜２０を形成し、おもて面にＭＯＳＦＥＴが接合する第１導電パターン２１を形成し、この裏面金属膜２０は絶縁基板２２を貫通した接続導体２３で第１導電パターン２１に接続する。また、接続導体２３を設けずに、第１導電パターン２１と裏面金属膜２０をワイヤなどで接続してもよい。
【００３２】
補助導電パターン付き絶縁基板１１の第１導電パターン２１上に４個の小さなＳｉＣ−ＭＯＳＦＥＴチップ１２の各ドレイン電極１３を半田１４で接合し、各ＳｉＣ−ＭＯＳＦＥＴチップ１２のゲートパッド２４をそれぞれ独立した第２導電パターン２５にワイヤ２６を介して接続する。
【００３３】
４個のＳｉＣ−ＭＯＳＦＥＴチップ１２のソース電極１５にそれぞれ銅ブロック１６を半田１７で接合する。それぞれの銅ブロック１６上に１つの共通銅板１８を半田１９で接合する。
【００３４】
共通銅板１８には、共通銅板１８とは絶縁されたゲート導体２７が貫通している。ゲート導体２７は、第２導電パターン２５を介してＳｉＣ−ＭＯＳＦＥＴチップ１２のゲートパッド２４に接続されている。
【００３５】
そして、絶縁基板１１の裏面金属膜２０と共通銅板１８の銅ブロック１６との接合面とは反対側の面を露出させ、絶縁基板１１と共通銅板１８で挟まれた領域、少なくともＳｉＣ−ＭＯＳＦＥＴチップ１２の端部１２ａを覆う領域をシリコーンゴムやエポキシ樹脂などの高耐熱樹脂２８でモールドする。
【００３６】
ここで、少なくともＳｉＣ−ＭＯＳＦＥＴチップ１２の端部１２ａを覆う高耐熱樹脂２８は、ＳｉＣ−ＭＯＳＦＥＴチップ１２の動作時の温度（例えば１５０℃）に至っても、絶縁性や密着性などの封止性能が劣化しない必要があり、耐熱温度は１７５℃程度である。
【００３７】
前記の補助導電パターン付き絶縁基板１１が図１の第１共通銅板１の役割をする。この半導体ユニット２００の場合も前記の半導体ユニット１００とほぼ同様の効果が得られる。但し、ＳｉＣ−ＭＯＳＦＥＴチップ１２で発生した熱は下方側では補助導電パターン付き絶縁基板１１から放熱されるので、図１の第１共通銅板１から放熱される場合より熱抵抗は高くなる。しかし、接続導体２３の断面積を大きくすれば熱抵抗を下げることができる。
【００３８】
この４個の小さなＳｉＣ−ＭＯＳＦＥＴチップ１２が並列接続されて構成される半導体ユニット２００は、等価的に大面積の素子構造になり、１素子化される。このため、半導体ユニット２００を用いれば、例えば、複数個の微小（数ｍｍ角）なＳｉＣ−ＭＯＳＦＥＴチップ１２をあたかも１素子（例えば１辺が１ｃｍ弱の１素子）として一括して取り扱うことができる。このような半導体ユニット２００を予め作成しておくことで、後述する半導体装置を組み立てる際にも、ＳｉＣ−ＭＯＳＦＥＴチップ１２の取り扱いが容易となる。
【００３９】
尚、実施例１および実施例２では、小さなＳｉＣ−Ｄｉチップ２および小さなＳｉＣ−ＭＯＳＦＥＴチップ１２で構成された半導体ユニット１００，２００をそれぞれ例として挙げた。しかし、チップとしてはＳｉＣ−Ｄｉチップ２やＳｉＣ−ＭＯＳＦＥＴチップ１２に限るものではない。また、例えば、ＧａＮ（窒化ガリウム）半導体基板などバンドギャップの広い半導体基板を用いて形成された素子で面積の大きいチップの製作が困難な場合、複数の小さなチップを並列動作させる本構造が有用である。また、将来的には、ＳｉＣ−ＩＧＢＴチップおよびＧａＮ−Ｄｉチップ、ＧａＮ−ＭＯＳＦＥＴチップ，ＧａＮ−ＩＧＢＴチップなどにも本発明を適用することができる。
【００４０】
また、半導体ユニット１００，２００は４個の同一の小さなＳｉＣ−Ｄｉチップ２あるいはＳｉＣ−ＭＯＳＦＥＴチップ１２で構成された例を示したが、個数についてはこれに限るものではない。所望の電流容量となるように、半導体ユニット１００，２００に格納するＳｉＣ−Ｄｉチップ２，ＳｉＣ−ＭＯＳＦＥＴチップ１２の個数（並列数）を適宜変更すればよい。
＜実施例３＞
図３は、この発明の第３実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ５−Ｘ５線で切断した要部断面図である。図３（ａ）はケース４４内の模式的な配置図である。
【００４１】
この半導体装置３００は、２個のＳｉ−ＩＧＢＴチップ３５にフリーホイーリングダイオードとしてＳｉＣ−Ｄｉチップ２で構成される半導体ユニット１００を逆並列接続した構造であり、インバータの１つの上アームもしくは１つの下アームを構成する半導体モジュールである。個数についてはこれに限るものではない。
【００４２】
銅ベース板３１上に導電パターン付き絶縁基板３２の裏面金属膜３３を図示しない半田で接合し、第３導電パターン３４上に２個のＳｉ−ＩＧＢＴチップ３５のコレクタ電極３６とＳｉＣ−Ｄｉチップ２で構成された２個の半導体ユニット１００の第１共通銅板１を図示しない半田で接合する。
【００４３】
Ｓｉ−ＩＧＢＴチップ３５のエミッタ電極３７と第４導電パターン３８をワイヤ３９で接続する。また、Ｓｉ−ＩＧＢＴチップ３５のゲートパッド４０と第５導電パターン４１をワイヤ４２で接続する。半導体ユニット１００の第２共通銅板８と第４導電パターン３８をフリキシブルな平板のリボンワイヤ４３で接続する。
【００４４】
前記の第３導電パターン３４にコレクタ端子Ｃ、第４導電パターン３８にエミッタ端子Ｅ、第５導電パターン４１にゲート端子Ｇを接続する。
尚、このリボンワイヤ４３の代わりに複数の銅線やアルミニウム線、あるいは単なる薄い銅板などの導体を用いても構わない。
【００４５】
Ｓｉ−ＩＧＢＴチップ３５と、ＳｉＣ−Ｄｉチップ２で構成された半導体ユニット１００とが収納されるように上方からケース４４を被せ、エミッタ端子Ｅ、コレクタ端子Ｃおよびゲート端子Ｇをケース４４の上面に露出させる。また、ケース４４の下部を銅ベース板３１に接合し、図示しないゲルをケース４４内に充填して半導体装置３００が完成する。
【００４６】
半導体装置３００は、半導体ユニット１００を用いることで、従来の半導体装置５００に比べると、組立性が向上し、半導体装置３００の低コスト化を図ることができる。
また、４個のＳｉＣ−Ｄｉチップ２のアノード電極５が銅ブロック６を介して第２共通銅板８に接続する構造であるため、４個のＳｉＣ−Ｄｉチップ２間のインダクタンスのばらつきは小さくなり、この４個のＳｉＣ−Ｄｉチップ２は均一な並列動作ができる。その結果、電流集中による半導体ユニット１００の破壊が生じ難くなり、半導体装置３００の信頼性が向上する。
【００４７】
また、半導体ユニット１００は両面から冷却されるため、半導体装置３００の熱抵抗を小さくできる。
＜実施例４＞
図４は、この発明の第４実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ６−Ｘ６線で切断した要部断面図である。図４（ａ）はケース５７内の模式的な配置図である。
【００４８】
この半導体装置４００は、ＳｉＣ−ＭＯＳＦＥＴチップ１２で構成される半導体ユニット２００にフリーホイーリングダイオードとしてＳｉＣ−Ｄｉチップ２で構成される半導体ユニット１００を逆並列接続した構造であり、インバータの１つの上アームもしくは１つの下アームを構成する半導体モジュールである。ここでは、半導体ユニット１００，２００は共に２個の例を挙げたが、個数はこれに限るものではない。
【００４９】
銅ベース板５１上に導電パターン付き絶縁基板５２を図示しない半田で接合し、第６導電パターン５３上に２個のＳｉＣ−ＭＯＳＦＥＴチップ１２で構成された半導体ユニット２００の補助導電パターン付き絶縁基板１１を図示しない半田で接合する。
【００５０】
また、第６の導電パターン５３上に２個のＳｉＣ−Ｄｉチップ２で構成された半導体ユニット１００の第１共通銅板１を図示しない半田で接合する。
半導体ユニット２００の共通銅板１８と第７導電パターン５４をフリキシブルな平板のリボンワイヤ５５で接続する。また、半導体ユニット１００の第２共通銅板８と第７導電パターン５４をフリキシブルな平板のリボンワイヤ５５で接続する。また、半導体ユニット２００のゲート導体２７を第８導電パターン５６にワイヤ５８で接続する。このゲート導体２７と共通銅板１８は、高耐熱樹脂２８で電気的に絶縁されている。
【００５１】
また、前記の第６導電パターン５３にコレクタ端子Ｃ、第７導電パターン５４にエミッタ端子Ｅおよび第８導電パターン５６にゲート端子Ｇをそれぞれ接合する。
尚、このリボンワイヤ５５の代わりに複数の銅線やアルミニウム線、あるいは単なる薄い銅板などの導体を用いても構わない。
【００５２】
ＳｉＣ−ＭＯＳＦＥＴチップ１２で構成された半導体ユニット２００とＳｉＣ−Ｄｉチップ２で構成された半導体ユニット１００が収納されるように上方からケース５７を被せ、ケース５７の上面からコレクタ端子Ｃ、エミッタ端子Ｅおよびゲート端子Ｇをそれぞれ露出させる。ケース５７の下部を銅ベース板５１に接合して半導体装置４００が完成する。
【００５３】
ＳｉＣ−ＭＯＳＦＥＴチップ１２とＳｉＣ−Ｄｉチップ２をそれぞれ１個毎にワイヤを介して導電パターンに接続する従来の場合に比べると、半導体ユニット１００，２００を用いることで、組立性が向上し、半導体装置４００の低コスト化を図ることができる。
【００５４】
また、両面冷却できる半導体ユニット１００，２００を用いることで、半導体装置４００の熱抵抗を小さくできる。
また、半導体ユニット１００，２００を用いることで、各チップ間でのインダクタンスのばらつきは小さくなり、各チップ間で均一な並列動作ができる。その結果、電流集中による半導体ユニット１００，２００の破壊が生じ難くなり半導体装置４００の信頼性が向上する。
【００５５】
尚、実施例４において、ＳｉＣ−ＭＯＳＦＥＴチップ１２とＳｉＣ−Ｄｉチップ２からなる半導体ユニット１００，２００を組み合わせた半導体装置４００を例に挙げたが、用いられる半導体チップとしては、前記したように、ＳｉＣ−ＭＯＳＦＥＴチップ１２やＳｉＣ−Ｄｉチップ２に限るものではない。
【００５６】
上記については単に本発明の原理を示すものである。
さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【００５７】
１  第１共通銅板
２  ＳｉＣ−Ｄｉチップ
２ａ，１２ａ  端部
３  カソード電極
４，７，９，１４，１７，１９  半田
５  アノード電極
６，１６  銅ブロック
８  第２共通銅板
１０，２８  高耐熱樹脂
１１  補助導電パターン付き絶縁基板
１２  ＳｉＣ−ＭＯＳＦＥＴチップ
１３  ドレイン電極
１５  ソース電極
１８  共通銅板
２０，３３  裏面金属膜
２１  第１導電パターン
２２  絶縁基板
２３  接続導体
２４，４０  ゲートパッド
２５  第２導電パターン
２６，３９，４２，５８  ワイヤ
２７  ゲート導体
３１，５１  銅ベース板
３２，５２  導電パターン付き絶縁基板
３４  第３導電パターン
３５  Ｓｉ−ＩＧＢＴチップ
３６  コレクタ電極
３７  エミッタ電極
３８  第４導電パターン
４１  第５導電パターン
４３，５５  リボンワイヤ
４４，５７  ケース
５３  第６導電パターン
５４  第７導電パターン
５６  第８導電パターン
１００，２００  半導体ユニット
３００，４００  半導体装置
Ｃ  コレクタ端子
Ｅ  エミッタ端子
Ｇ  ゲート端子
【図１】
2012172991.tif 000003
【図２】
2012172991.tif 000004
【図３】
2012172991.tif 000005
【図４】
2012172991.tif 000006
【図５】
2012172991.tif 000007
【手続補正書】
【提出日】平成25年12月2日(2013.12.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
半導体装置５００は、銅ベース板６１上に導電パターン付き絶縁基板６２を接合し、導電パターン付き絶縁基板６２上に第１導電パターン６３、第２導電パターン６４、および第３導電パターン６５が形成されている。この第１導電パターン６３とＳｉ−ＩＧＢＴチップ６６のコレクタ電極６７、および第２導電パターン６４とＳｉＣ−Ｄｉチップ６８のカソード電極６９がそれぞれ図示しない半田やＡｇペーストで接合されている。Ｓｉ−ＩＧＢＴチップ６６のエミッタ電極７０と、ＳｉＣ−Ｄｉチップ６８のアノード電極７１は、アルミニウムのワイヤ７２で第２導電パターン６４に接続する。また、Ｓｉ−ＩＧＢＴチップ６６のゲートパッド７３は、アルミニウムのワイヤ７４で第３導電パターン６５に接続する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、上記半導体ユニットは、次のようにして提供される。前記半導体チップは、ＳｉＣスイッチングデバイスであり、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、前記第１主電極が前記第１の共通導電板の前記第１の主面に接合され、前記第２主電極が前記第２の共通導電板の前記第１の主面に前記導電ブロックを介して接合され、前記ゲート電極が前記第３の導電板に接合される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
また、上記目的を達成するために、第１の半導体ユニットと、第２の半導体ユニットと、を共通の絶縁基板に搭載して接続する半導体装置が提供される。第１の半導体ユニットは、前記半導体チップとしてＳｉＣ−ダイオードチップを内蔵する上記半導体ユニットであり、第２の半導体ユニットは、前記半導体チップとしてＳｉＣスイッチングデバイスを内蔵する上記半導体ユニットであり、前記ＳｉＣ−ダイオードチップは、前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合され、前記ＳｉＣスイッチングデバイスは、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、前記第１主電極が前記第１の共通導電板の前記第１の主面に接合され、前記第２主電極が前記第２の共通導電板の前記第１の主面に前記導電ブロックを介して接合され、前記ゲート電極が前記第３の導電板に接合される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
半導体装置３００は、半導体ユニット１００を用いることで、従来の半導体装置５００に比べると、組立性が向上し、半導体装置３００の低コスト化を図ることができる。
また、半導体装置３００は４個のＳｉＣ−Ｄｉチップ２のアノード電極５が銅ブロック６を介して第２共通銅板８に接続する構造であるため、４個のＳｉＣ−Ｄｉチップ２間のインダクタンスのばらつきが小さくなり、この４個のＳｉＣ−Ｄｉチップ２は均一な並列動作ができる。その結果、電流集中による半導体ユニット１００の破壊が生じ難くなり、半導体装置３００の信頼性が向上する。
【手続補正５】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ワイドギャップ半導体基板を用いて形成される半導体チップを多数並列接続してなる半導体ユニットにおいて、
第１の共通導電板の第１の主面上に同一種の複数の前記半導体チップの一方の主面を接合し、前記半導体チップの他方の主面に導電ブロックをそれぞれ接合し、該複数の導電ブロック上に第２の共通導電板の第１の主面を接合し、前記第１の共通導電板の第２の主面と前記第２の共通導電板の第２の主面とを露出させ、前記第１の共通導電板の第１の主面と前記第２の共通導電板の第１の主面との間に絶縁樹脂を充填して一体化することを特徴とする半導体ユニット。
【請求項２】
前記半導体チップは、ＳｉＣ−ダイオードチップであり、前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、
前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、
前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合される、
ことを特徴とする請求項１記載の半導体ユニット。
【請求項３】
前記半導体チップは、ＳｉＣスイッチングデバイスであり、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、
前記第１主電極が前記第１の共通導電板の前記第１の主面に接合され、前記第２主電極が前記第２の共通導電板の前記第１の主面に前記導電ブロックを介して接合され、前記ゲート電極が前記第３の導電板に接合される、
ことを特徴とする請求項１記載の半導体ユニット。
【請求項４】
前記半導体チップとしてＳｉＣ−ダイオードチップを内蔵する請求項１記載の第１の半導体ユニットと、
前記半導体チップとしてＳｉＣスイッチングデバイスを内蔵する請求項１記載の第２の半導体ユニットと、
を共通の絶縁基板に搭載して接続する半導体装置であって、
前記ＳｉＣ−ダイオードチップは、
前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、
前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、
前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合され、
前記ＳｉＣスイッチングデバイスは、前記一方の主面には第１主電極が形成され、前記他方の主面には第２主電極とゲート電極が形成され、前記第２の共通導電板とは絶縁されて前記第２の共通導電板の第２の主面側に導出される第３の導電板を備え、
前記第１主電極が前記第１の共通導電板の前記第１の主面に接合され、前記第２主電極が前記第２の共通導電板の前記第１の主面に前記導電ブロックを介して接合され、前記ゲート電極が前記第３の導電板に接合される、
ことを特徴とする半導体装置。
【請求項５】
前記半導体チップとしてＳｉＣ−ダイオードチップを内蔵する請求項１記載の第１の半導体ユニットと、
シリコン半導体基板に形成されたＩＧＢＴチップと、
を共通の絶縁基板に搭載して接続する半導体装置であって、
前記ＳｉＣ−ダイオードチップは、
前記一方の主面にはカソード電極が形成され、前記他方の主面にはアノード電極が形成され、
前記カソード電極が前記第１の共通導電板の前記第１の主面に接合され、
前記アノード電極が前記導電ブロックを介して前記第２の共通導電板の前記第１の主面に接合される、
ことを特徴とする半導体装置。
【国際調査報告】
2012172991.tif 000008
2012172991.tif 000009
2012172991.tif 000010
2012172991.tif 000011