(57)【要約】  積層セラミック基板（１）の上面に配線（２，３）が設けられている。セラミックブロック（６）が積層セラミック基板１上に設けられている。セラミックブロック（６）の表面に、半導体レーザ（７）を含む複数の電子部品が設けられている。セラミックブロック（６）の表面に設けられた配線（１１，１２）が、複数の電子部品の一部と配線（２，３）を接続する。積層セラミック基板（１）上にガラス窓（１５）付きの金属製キャップ（１６）が設けられ、この金属製リング（１４）は、セラミックブロック（６）、及び半導体レーザ（７）などの複数の電子部品を覆う。
2013150616.tif 000002
【特許請求の範囲】
【請求項１】
第１の配線を有する積層セラミック基板と、
前記積層セラミック基板上に設けられたブロックと、
前記ブロックの表面に設けられ、光半導体素子を含む複数の電子部品と、
前記ブロックの表面に設けられ、前記複数の電子部品の一部と前記第１の配線を接続する第２の配線と、
前記積層セラミック基板上に設けられ、前記ブロック及び前記複数の電子部品を覆う窓付きの金属製キャップとを備えることを特徴とする半導体パッケージ。
【請求項２】
前記ブロックは、前記第１の配線の一部と前記第２の配線の一部が重なるように前記積層セラミック基板上に配置され、
前記第１の配線の一部と前記第２の配線の一部は導電性接合部材により接合されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記光半導体素子は端面発光型又は端面受光型であり、前記ブロックの側面に設けられていることを特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項４】
前記ブロックは積層セラミックブロックであることを特徴とする請求項１〜３の何れか１項に記載の半導体パッケージ。
【請求項５】
前記ブロックは金属ブロックであり、
前記積層セラミック基板は第３の配線を更に有し、
前記金属ブロックは前記第３の配線に接続され、
前記複数の電子部品の一部は前記金属ブロックに接続されていることを特徴とする請求項１〜３の何れか１項に記載の半導体パッケージ。
【請求項６】
前記ブロック上に設けられた絶縁膜を更に備え、
前記第２の配線は前記絶縁膜上に設けられていることを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記第２の配線は、絶縁性の接着剤を介して前記ブロックの表面に設けられていることを特徴とする請求項５に記載の半導体パッケージ。
【請求項８】
前記光半導体素子は半導体レーザであり、
前記複数の電子部品は、前記半導体レーザを駆動する駆動回路と、前記半導体レーザの後端面から出射される光を受光するフォトダイオードとの少なくとも一方を有することを特徴とする請求項１〜７の何れか１項に記載の半導体パッケージ。
【請求項９】
前記第１の配線はコプレナライン又はマイクロストリップラインであることを特徴とする請求項１〜８の何れか１項に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信用の半導体パッケージに関する。
【背景技術】
【０００２】
従来の光通信用の半導体パッケージにはメタルパッケージとＣＡＮパッケージがある。メタルパッケージは、積層セラミック基板と金属製の箱を組み合わせたものである。ＣＡＮパッケージは、金属板の開口穴部に金属製の棒を通しガラスで気密と絶縁を行い、窓付きのキャップを溶接したものである。【０００３】
メタルパッケージは、積層セラミック基板を用いるため高周波特性に優れる。しかし、構造が複雑で部品点数が多くコストが高い。また、箱型形状でありフタをする前の開口部側（上側）からしか部品実装ができない。【０００４】
ＣＡＮパッケージは、金属板の上面にあらゆる方向から部品が実装でき、また金属板とキャップを電気溶接により瞬時に接合でき生産性に優れる。しかし、信号を供給するリードが金属板に対しガラス封止で固定されているためインピーダンスマッチングが取り難く高周波特性に劣る。【０００５】
これに対して、積層セラミック基板の上面の凹部に光半導体素子を実装し、それを窓付きの金属製キャップで覆った半導体パッケージが提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１６３３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の半導体パッケージでは、積層セラミック基板の上面の凹部の底面に光半導体素子を実装するしかなく、設計の自由度が低かった。そして、面発光又は面受光タイプの光半導体素子しか用いることができなかった。また、金属製キャップ内において積層セラミック基板上に電子部品を実装するスペースが限られていた。【０００８】
本発明は、上述のような課題を解決するためになされたもので、その目的は高周波特性、生産性、実装スペース、及び設計の自由度を向上させることができる半導体パッケージを得るものである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体パッケージは、第１の配線を有する積層セラミック基板と、前記積層セラミック基板上に設けられたブロックと、前記ブロックの表面に設けられ、光半導体素子を含む複数の電子部品と、前記ブロックの表面に設けられ、前記複数の電子部品の一部と前記第１の配線を接続する第２の配線と、前記積層セラミック基板上に設けられ、前記ブロック及び前記複数の電子部品を覆う窓付きの金属製キャップとを備えることを特徴とする。
【発明の効果】
【００１０】
本発明により、高周波特性、生産性、実装スペース、及び設計の自由度を向上させることができる半導体パッケージを得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１に係る半導体パッケージを示す断面図である。
【図２】本発明の実施の形態１に係る半導体パッケージのキャップ内部を示す上面図である。
【図３】本発明の実施の形態１に係る半導体パッケージのキャップ内部を示す側面図である。
【図４】本発明の実施の形態１に係る半導体パッケージのキャップ内部を示す側面図である。
【図５】本発明の実施の形態１に係る積層セラミック基板の例を示す上面図である。
【図６】本発明の実施の形態１に係る積層セラミック基板の例を示す上面図である。
【図７】本発明の実施の形態１に係る積層セラミック基板の例を示す上面図である。
【図８】本発明の実施の形態１に係る積層セラミック基板の例を示す上面図である。
【図９】本発明の実施の形態１に係る積層セラミック基板の例を示す上面図である。
【図１０】本発明の実施の形態１に係る積層セラミック基板の例を示す上面図である。
【図１１】図１０の積層セラミック基板の断面図である。
【図１２】本発明の実施の形態１に係る半導体パッケージの変形例を示す断面図である。
【図１３】本発明の実施の形態２に係る半導体パッケージを示す断面図である。
【図１４】本発明の実施の形態２に係る半導体パッケージのキャップ内部を示す上面図である。
【図１５】本発明の実施の形態２に係る半導体パッケージのキャップ内部を示す側面図である。
【図１６】本発明の実施の形態２に係る半導体パッケージのキャップ内部を示す側面図である。
【図１７】本発明の実施の形態３に係る半導体パッケージを示す断面図である。
【図１８】本発明の実施の形態３に係る半導体パッケージのキャップ内部を示す上面図である。
【図１９】本発明の実施の形態３に係る半導体パッケージのキャップ内部を示す側面図である。
【図２０】本発明の実施の形態３に係る半導体パッケージのキャップ内部を示す側面図である。
【図２１】本発明の実施の形態４に係る半導体パッケージを示す断面図である。
【図２２】本発明の実施の形態４に係る半導体パッケージのキャップ内部を示す上面図である。
【図２３】本発明の実施の形態４に係る半導体パッケージのキャップ内部を示す側面図である。
【図２４】本発明の実施の形態４に係る半導体パッケージのキャップ内部を示す側面図である。
【図２５】本発明の実施の形態５に係る半導体パッケージを示す断面図である。
【図２６】本発明の実施の形態５に係る半導体パッケージのキャップ内部を示す側面図である。
【図２７】本発明の実施の形態５に係る半導体パッケージのキャップ内部を示す側面図である。
【発明を実施するための形態】
【００１２】
本発明の実施の形態に係る半導体パッケージについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体パッケージを示す断面図である。図２は、本発明の実施の形態１に係る半導体パッケージのキャップ内部を示す上面図である。図３及び図４は、本発明の実施の形態１に係る半導体パッケージのキャップ内部を示す側面図である。
【００１４】
積層セラミック基板１の上面に配線２，３が設けられている。配線２，３は、それぞれ積層セラミック基板１を貫通するビア４，５に接続されている。
【００１５】
セラミックブロック６が積層セラミック基板１上に設けられている。セラミックブロック６の上面に面発光型の半導体レーザ７とコンデンサ８が設けられている。なお、面発光型の半導体レーザ７の代わりに、面受光型の受光素子を用いてもよい。
【００１６】
セラミックブロック６の側面に半導体レーザ７を駆動する駆動回路９（TIA: Transimpedance Amplifier）とコンデンサ１０が設けられている。半導体レーザ７とコンデンサ８はワイヤにより接続され、半導体レーザ７と駆動回路９はワイヤと配線により接続され、駆動回路９とコンデンサ１０はワイヤにより接続されている。
【００１７】
セラミックブロック６の表面に配線１１，１２が設けられている。配線１１はコンデンサ８と積層セラミック基板１上の配線２を接続する。配線１２は駆動回路９と積層セラミック基板１上の配線３を接続する。配線１２は信号配線Ｓがグランド配線Ｇに挟まれたコプレナラインである。
【００１８】
セラミックブロック６は、配線２，３の一部と配線１１，１２の一部が重なるように積層セラミック基板１上に配置されている。そして、配線２，３の一部と配線１１，１２の一部は、角部に塗布されたはんだや導電性樹脂などの導電性接合部材１３により接合されている。このようにワイヤボンドを行わないため、配線２，３と配線１１，１２の接合部分での高周波伝送ロスを低減して高周波特性を改善することができる。そして、ワイヤボンド工程を省略できるため、生産性が向上する。
【００１９】
積層セラミック基板１上に金属製リング１４が設けられている。この金属製リング１４に、ガラス窓１５付きの金属製キャップ１６が電気溶接されている。金属製リング１４は、セラミックブロック６、及び半導体レーザ７などの複数の電子部品を覆う。
【００２０】
図５から図１０は、本発明の実施の形態１に係る積層セラミック基板の例を示す上面図である。図１１は、図１０の積層セラミック基板の断面図である。図５から図９の場合、配線３は信号配線Ｓがグランド配線Ｇに挟まれたコプレナラインである。図１０及び図１１の場合、配線３はマイクロストリップラインである。配線２はＤＣラインなどである。図５では配線２と配線３が対向配置され、図６及び図７では一列配置され、図８では直交配置され、図９では千鳥配置されている。このように、積層セラミック基板１の配線３がコプレナライン又はマイクロストリップラインであるため、４０Ｇｂなどの高速伝送を実現することができる。
【００２１】
本実施の形態では、積層セラミック基板１を用いることで高周波特性を向上させることができる。そして、セラミックブロック６にあらゆる方向から部品を実装できる。さらに、積層セラミック基板１上の金属製リング１４と金属製キャップ１６は瞬時に電気溶接できる。金属製キャップ１６を溶接する前の積層セラミック基板１は側壁等の障害物がないため、セラミックブロック６や電子部品を実装しやすい。従って、生産性を向上させることができる。
【００２２】
また、積層セラミック基板１上に設けたセラミックブロック６の表面に三次元的に複数の電子部品を実装できる。従って、設計の自由度を向上させることができる。ただし、電子部品は１つだけでもよく、セラミックブロック６の表面に少なくとも１つの電子部品を設ければよい。そして、電子部品間の配線を短縮できるため、更に高周波特性を向上させることができる。さらに、セラミックブロック６の上面と４つの側面のうち２面以上に電子部品を実装することで、セラミックブロック６を用いずに積層セラミック基板１の上面に電子部品を実装する場合に比べて実装スペースを増やせるため、金属製キャップ１６内に多くの電子部品を実装できる。
【００２３】
また、セラミックブロック６を積層セラミック基板１に実装する際にエポキシ樹脂等の接着剤を用いた場合でも、セラミックブロック６上の電子部品と接着剤との距離を十分に確保しておけば、樹脂ブリードアウトによるワイヤボンドトラブルを回避できる。
【００２４】
図１２は、本発明の実施の形態１に係る半導体パッケージの変形例を示す断面図である。配線１１，１２はセラミックブロック６の表面に側面メタライズで形成され、配線１１，１２の一部がセラミックブロック６の下面まで回り込んでいる。セラミックブロック６は、配線２，３の一部と配線１１，１２の一部が重なるように積層セラミック基板１上に配置されている。そして、配線２，３の一部と配線１１，１２の一部は、互いに対向し、両者の間に設けられた導電性接合部材１３により接合されている。これにより、上記の実施の形態１と同様に高周波特性を改善し、生産性が向上することができる。
【００２５】
実施の形態２．
図１３は、本発明の実施の形態２に係る半導体パッケージを示す断面図である。図１４は、本発明の実施の形態２に係る半導体パッケージのキャップ内部を示す上面図である。図１５及び図１６は、本発明の実施の形態２に係る半導体パッケージのキャップ内部を示す側面図である。
【００２６】
セラミックブロック６の側面に、端面発光型の半導体レーザ７と、半導体レーザ７の後端面から出射される光を受光するフォトダイオード１７とが設けられている。なお、端面発光型の半導体レーザ７の代わりに、端面受光型の受光素子を用いてもよい。このようにセラミックブロック６の側面に実装することで、面受光型のみならず、端面発光型又は端面受光型の光半導体素子も用いることができる。
【００２７】
実施の形態３．
図１７は、本発明の実施の形態３に係る半導体パッケージを示す断面図である。図１８は、本発明の実施の形態３に係る半導体パッケージのキャップ内部を示す上面図である。図１９及び図２０は、本発明の実施の形態３に係る半導体パッケージのキャップ内部を示す側面図である。
【００２８】
本実施の形態では、積層セラミックブロック１８を用いている。積層セラミックブロック１８ならば表面だけでなく、内層にも配線を形成することができる。また、積層セラミックブロック１８を積層セラミック基板１と別部品とすることで、両者の積層方向を変えることができるため、設計の自由度が向上する。
【００２９】
実施の形態４．
図２１は、本発明の実施の形態４に係る半導体パッケージを示す断面図である。図２２は、本発明の実施の形態４に係る半導体パッケージのキャップ内部を示す上面図である。図２３及び図２４は、本発明の実施の形態４に係る半導体パッケージのキャップ内部を示す側面図である。
【００３０】
本実施の形態では、金属ブロック１９を用いている。金属ブロック１９は放熱性が良いため、半導体レーザ７を効率的に冷却することができる。また、金属ブロック１９の表面を部分的に絶縁膜２０が覆っている。その絶縁膜２０上に配線１１，１２が設けられている。
【００３１】
実施の形態５．
図２５は、本発明の実施の形態５に係る半導体パッケージを示す断面図である。図２６及び図２７は、本発明の実施の形態５に係る半導体パッケージのキャップ内部を示す側面図である。
【００３２】
金属ブロック１９は、積層セラミック基板１の配線２１に接続されている。配線２１は積層セラミック基板１を貫通するビア２２に接続されている。コンデンサ２３は金属ブロック１９に接続されている。このように金属ブロック１９を伝送経路又は電気アースとして用いることができる。
【００３３】
また、配線１１は、絶縁膜２０上に設けるだけでなく、樹脂などの絶縁性の接着剤２４を介して金属ブロック１９の表面に設けてもよい。これにより設計の自由度を向上させることができる。
【００３４】
なお、実施の形態１〜５において、光半導体素子が半導体レーザ７の場合には、ガラス窓１５をレンズに変えてもよい。半導体レーザ７から放出された光は距離とともに拡散していくがレンズにより集光できるため、光の結合効率を高めることができる。
【符号の説明】
【００３５】
１  積層セラミック基板
２，３  配線（第１の配線）
７  半導体レーザ（光半導体素子、電子部品）
９  駆動回路（電子部品）
１１，１２  配線（第２の配線）
１３  導電性接合部材
１５  ガラス窓（窓）
１６  金属製キャップ
１７  フォトダイオード（電子部品）
１８  積層セラミックブロック（ブロック）
１９  金属ブロック（ブロック）
２０  絶縁膜
２１  配線（第３の配線）
２３  コンデンサ（電子部品）
２４  絶縁性の接着剤
【図１】
2013150616.tif 000003
【図２】
2013150616.tif 000004
【図３】
2013150616.tif 000005
【図４】
2013150616.tif 000006
【図５】
2013150616.tif 000007
【図６】
2013150616.tif 000008
【図７】
2013150616.tif 000009
【図８】
2013150616.tif 000010
【図９】
2013150616.tif 000011
【図１０】
2013150616.tif 000012
【図１１】
2013150616.tif 000013
【図１２】
2013150616.tif 000014
【図１３】
2013150616.tif 000015
【図１４】
2013150616.tif 000016
【図１５】
2013150616.tif 000017
【図１６】
2013150616.tif 000018
【図１７】
2013150616.tif 000019
【図１８】
2013150616.tif 000020
【図１９】
2013150616.tif 000021
【図２０】
2013150616.tif 000022
【図２１】
2013150616.tif 000023
【図２２】
2013150616.tif 000024
【図２３】
2013150616.tif 000025
【図２４】
2013150616.tif 000026
【図２５】
2013150616.tif 000027
【図２６】
2013150616.tif 000028
【図２７】
2013150616.tif 000029
【手続補正書】
【提出日】平成26年5月13日(2014.5.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
積層セラミック基板１上に金属製リング１４が設けられている。この金属製リング１４に、ガラス窓１５付きの金属製キャップ１６が電気溶接されている。金属製キャップ１６は、セラミックブロック６、及び半導体レーザ７などの複数の電子部品を覆う。
【手続補正書】
【提出日】平成27年4月3日(2015.4.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の配線を有する積層セラミック基板と、
前記積層セラミック基板上に設けられたブロックと、
前記ブロックの表面に設けられ、光半導体素子を含む複数の電子部品と、
前記ブロックの表面に設けられ、前記複数の電子部品の一部と前記第１の配線を接続する第２の配線と、
前記積層セラミック基板上に設けられ、前記ブロック及び前記複数の電子部品を覆う窓付きの金属製キャップとを備え、
前記ブロックは、前記第１の配線の一部と前記第２の配線の一部が重なるように前記積層セラミック基板上に配置され、
前記第１の配線の一部と前記第２の配線の一部は導電性接合部材により接合されていることを特徴とする半導体パッケージ。
【請求項２】
前記光半導体素子は端面発光型又は端面受光型であり、前記ブロックの側面に設けられていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
第１の配線を有する積層セラミック基板と、
前記積層セラミック基板上に設けられたブロックと、
前記ブロックの表面に設けられ、光半導体素子を含む複数の電子部品と、
前記ブロックの表面に設けられ、前記複数の電子部品の一部と前記第１の配線を接続する第２の配線と、
前記積層セラミック基板上に設けられ、前記ブロック及び前記複数の電子部品を覆う窓付きの金属製キャップとを備え、
前記ブロックは積層セラミックブロックであることを特徴とする半導体パッケージ。
【請求項４】
前記ブロックは金属ブロックであり、
前記積層セラミック基板は第３の配線を更に有し、
前記金属ブロックは前記第３の配線に接続され、
前記複数の電子部品の一部は前記金属ブロックに接続されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項５】
前記ブロック上に設けられた絶縁膜を更に備え、
前記第２の配線は前記絶縁膜上に設けられていることを特徴とする請求項４に記載の半導体パッケージ。
【請求項６】
前記第２の配線は、絶縁性の接着剤を介して前記ブロックの表面に設けられていることを特徴とする請求項４に記載の半導体パッケージ。
【請求項７】
前記光半導体素子は半導体レーザであり、
前記複数の電子部品は、前記半導体レーザを駆動する駆動回路と、前記半導体レーザの後端面から出射される光を受光するフォトダイオードとの少なくとも一方を有することを特徴とする請求項１〜６の何れか１項に記載の半導体パッケージ。
【請求項８】
前記第１の配線はコプレナライン又はマイクロストリップラインであることを特徴とする請求項１〜７の何れか１項に記載の半導体パッケージ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係る半導体パッケージは、第１の配線を有する積層セラミック基板と、前記積層セラミック基板上に設けられたブロックと、前記ブロックの表面に設けられ、光半導体素子を含む複数の電子部品と、前記ブロックの表面に設けられ、前記複数の電子部品の一部と前記第１の配線を接続する第２の配線と、前記積層セラミック基板上に設けられ、前記ブロック及び前記複数の電子部品を覆う窓付きの金属製キャップとを備え、前記ブロックは、前記第１の配線の一部と前記第２の配線の一部が重なるように前記積層セラミック基板上に配置され、前記第１の配線の一部と前記第２の配線の一部は導電性接合部材により接合されていることを特徴とする。
【国際調査報告】
2013150616.tif 000030
2013150616.tif 000031
2013150616.tif 000032
2013150616.tif 000033