(57)【要約】  プロトン注入（１６）した後、炉アニール処理により水素誘起ドナーを形成してｎ型フィールドストップ層（３）を形成し、さらにレーザーアニール処理によりプロトン通過領域（１４）に生成したディスオーダーを低減してｎ型ディスオーダー低減領域（１８）を形成する。このように、プロトン注入（１６）によるｎ型フィールドストップ層（３）とｎ型ディスオーダー低減領域（１８）を形成して、導通抵抗が低く漏れ電流などの電気的特性を改善できる安定で安価な半導体装置およびその製造方法を提供することができる。
2013108911.tif 000002
【特許請求の範囲】
【請求項１】
ｎ導電型のドリフト層となる半導体基板の第１の主面の表面層に設けられた、当該ドリフト層よりも高濃度のｐ導電型のベース層と、
前記ベース層の内部に設けられた、当該ベース層よりも高濃度のｎ導電型のエミッタ層と、
前記ベース層、前記エミッタ層および前記ドリフト層に接するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜の表面に、前記ベース層、前記エミッタ層および前記ドリフト層に対向するように設けられたゲート電極と、
前記エミッタ層および前記ベース層の表面に設けられ、層間絶縁膜によって前記ゲート電極と絶縁されたエミッタ電極と、
前記半導体基板の第２の主面の表面に設けられたｐ導電型のコレクタ層と、を有する半導体装置において、
前記ドリフト層と前記コレクタ層との間に、前記ドリフト層よりも高濃度のｎ導電型のフィールドストップ層と、当該フィールドストップ層よりも低濃度で前記ドリフト層の濃度以上のｎ導電型のディスオーダー低減領域と、の２層を対とするｎ導電型の中間層を、少なくとも１つ有することを特徴とする半導体装置。
【請求項２】
前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さが、１５μｍよりも深いことを特徴とする請求項１に記載の半導体装置。
【請求項３】
ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされ、
前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さをＸとし、
前記半導体基板の厚さをＷ０として、
Ｘ＝Ｗ０−γＬであり、γは０．２以上１．５以下であることを特徴とする請求項１に記載の半導体装置。
【数１】
2013108911.tif 000005
【請求項４】
前記ドリフト層に接する前記中間層において前記フィールドストップ層が前記ドリフト層に接しており、前記コレクタ層に接する前記中間層において前記ディスオーダー低減領域が前記コレクタ層に接していることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記中間層が２つ以上形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ディスオーダー低減領域におけるキャリア移動度の最小値が、結晶状態の当該キャリア移動度の２０％以上であることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
半導体基板の一方の主面からプロトン注入を行う工程と、
前記半導体基板の全体を高温にすることでプロトン注入による水素誘起ドナーを形成し前記半導体基板内にｎ導電型のフィールドストップ層を形成する工程と、
前記一方の主面から前記プロトン注入による飛程内を加熱して、プロトン通過領域に生成されたディスオーダーを低減しｎ導電型のディスオーダー低減領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記フィールドストップ層を形成する工程において、前記半導体基板の全体を高温にする処理が炉アニール処理であり、
前記ディスオーダー低減領域を形成する工程において、前記一方の主面から前記プロトン注入による飛程内を加熱する処理が、当該一方の主面からレーザー光を照射するレーザーアニール処理であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記フィールドストップ層を形成する工程と前記ディスオーダー低減領域を形成する工程が、前記半導体基板の裏面を研削するよりも後であり裏面電極を形成するよりも前であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１０】
前記フィールドストップ層を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記ディスオーダー低減領域を形成する工程よりも前であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１１】
前記ディスオーダー低減領域を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記フィールドストップ層を形成する工程よりも前であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１２】
前記炉アニール処理の温度が、３５０℃以上で５５０℃以下であり、
前記炉アニール処理の処理時間が１時間以上で１０時間以下であることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１３】
前記レーザーアニール処理に用いるレーザーが、ＹＡＧレーザーまたは半導体レーザーであることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１４】
前記プロトン注入した後で前記レーザーアニール処理の前に、前記一方の主面から前記プロトン注入による飛程より浅い表面層に不純物をイオン注入し、当該不純物を前記レーザーアニール処理で活性化する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１５】
前記プロトン注入による飛程Ｒｐの前記フィールドストップ層を形成するときのプロトンの加速エネルギーＥは、下記式（２）を満たすことを特徴とする請求項７に記載の半導体装置の製造方法。
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４  ・・・（２）
【請求項１６】
請求項７乃至１５のいずれか一項に記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＩＧＢＴであることを特徴とする半導体装置。
【請求項１７】
前記請求項７乃至１５のいずれか一項に記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＦＷＤであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＳ（フィールドストップ）層を有するダイオードおよびＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
電力用半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖあるいはそれ以上の耐圧を有するダイオードやＩＧＢＴ等がある。これらはコンバーターやインバーター等の電力変換装置に用いられている。電力用半導体装置は、低損失、高効率および高破壊耐量という良好な電気的特性および低コストが求められている。【０００３】
この電力用半導体装置の製造方法としては、次のような方法が提案されている。まず、半導体基板のおもて面側に拡散領域やＭＯＳ構造などを形成する。続いて、裏面側を研削して半導体基板を薄くした後に、その研削面側からプロトン注入及び熱処理することで、注入された水素原子とその周辺の複数の点欠陥などからなる複合欠陥によってドナーを形成し、高濃度のｎ型フィールドストップ層を形成するという方法である。この水素を含む複合欠陥によるドナーは、水素誘起ドナーと呼ばれる。【０００４】
特許文献１には、プロトン注入によって照射位置に電子/正孔移動度の低下が発生することについての技術が記載されている。特許文献２は、プロトン注入後の熱処理条件を記載したものである。特許文献３には、ＩＧＢＴ作製において、プロトン注入およびアニール後、コンタクト層形成時にレーザーアニールを使うことについて記載されている。プロトンは照射後にアニールすることでキャリア濃度が回復する。特許文献４には、プロトンアニールを行う前に欠陥層を回復させることでプロトンのキャリア濃度を上げる方法が示されている。特許文献５には、あらかじめ酸素をシリコン基板に導入し、プロトンをおもて面から照射後にアニールをして裏面研削し、研削面にリンをイオン注入しＹＡＧレーザーにてアニールする方法が記載されている。また、特許文献５には、酸素の導入によりプロトン注入領域のキャリア移動度の低下を抑えるということが記載されている。特許文献６には、裏面からプロトン注入後にＹＡＧレーザーとＣＷレーザーにてアニールして、プロトンフィールドストップ層（プロトンのドナー生成層）を形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００５／０１１６２４９号明細書
【特許文献２】米国特許出願公開第２００６／０２８６７５３号明細書
【特許文献３】特開２００１−１６０５５９号公報
【特許文献４】特開２００９−０９９７０５号公報
【特許文献５】特再公表２００７−０５５３５２号公報
【特許文献６】特開２００９−１７６８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
プロトン注入により導入される欠陥は、プロトンの飛程Ｒｐ（イオン注入によって注入されたイオンが最も高濃度に存在する位置の注入面からの距離）だけでなく、注入面から飛程Ｒｐまでのプロトンの通過領域や、注入面近傍に多く残留する。この残留した欠陥は残留欠陥と呼ばれ、格子位置からの原子（この場合シリコン）のずれが大きく、また結晶格子自体の強い乱れにより、アモルファスに近い状態である。そのため、電子および正孔といったキャリアの散乱中心となってキャリア移動度を低下させて導通抵抗を増加させるほか、キャリアの発生中心となって漏れ電流を増加させる等、素子の特性不良をもたらす。【０００７】
このように、プロトンの注入により、プロトンの注入面から飛程Ｒｐまでのプロトン通過領域に残留し、キャリア移動度の低下や漏れ電流の増加の原因となるような、結晶状態から強く乱れた欠陥を、特にディスオーダーと呼ぶ。プロトン注入時に生成した結晶欠陥を電気炉による熱処理で回復させて水素誘起ドナーを形成する方法もあるが、プロトン注入時に生成した結晶欠陥がディスオーダーを形成している場合、電気炉による熱処理だけでは、水素誘起ドナーを形成するだけでなく、プロトン通過領域のディスオーダーも残留する。そのため、キャリア移動度が低下し、漏れ電流や導通損失の増加等の特性不良をもたらす。【０００８】
特許文献３に記載されているように、プロトン注入後に、プロトン注入面とは反対のＭＯＳゲート形成面側を冷却しながらプロトン注入面をレーザーでアニールする方法もあるが、残留するディスオーダーとその素子特性への影響についての議論はされていない。【０００９】
特許文献４に記載されているように、プロトン注入後、アニールをおこなう前にプロトンの外方拡散を抑制する為に、注入面に対して電子線加熱あるいはレーザー加熱をもちいて結晶欠陥を回復させる方法もあるが、残留したディスオーダーとその素子特性への影響については議論されていない。【００１０】
特許文献５のように、あらかじめシリコン基板に高濃度の酸素を導入する場合、高温（１０００℃以上）による酸素の拡散工程が必要になる。そのため、工程数が増加するほか、酸素誘起欠陥（ＯＳＦ）の発生などの課題も生じ得る。【００１１】
特許文献６では、２種類の波長によるレーザー照射により、プロトン注入面から３０μｍまで欠陥を回復させてキャリアライフタイムを高く維持させているが、プロトン通過領域のディスオーダーの残留については議論がなされていない。また、異なる波長のレーザーを組み合わせても、深さ方向には必ず温度分布が生じるので、任意の深さで安定的に水素誘起ドナーを形成することと、注入面近傍および通過領域のディスオーダーを低減することを両立させるのは難しい。さらに、異なる２つの波長のレーザーを照射するには、それぞれ別個にレーザー光源とレーザー照射設備が必要となり、コスト増が避けられない。【００１２】
特に、注入するプロトンの注入面からの飛程Ｒｐが１５μｍを超える場合において、特許文献６の方法では、注入面近傍および通過領域のディスオーダー低減が十分ではないことが分かった。図６は、従来の方法で製作した半導体装置のキャリア濃度分布を飛程ごとに比較した特性図である。具体的には、図６において、プロトン注入の飛程Ｒｐが１５μｍ前後のキャリア濃度分布について、特許文献６に記載の方法で試料を形成し、飛程Ｒｐごとに比較した。（ａ）は飛程Ｒｐが５０μｍ、（ｂ）は飛程Ｒｐが２０μｍ、（ｃ）は飛程Ｒｐが１０μｍである。（ｃ）の飛程Ｒｐ＝１０μｍの場合は、注入面近傍（深さが０〜５μｍ）および通過領域のキャリア濃度が、シリコン基板の濃度１×１０14（／ｃｍ3）よりも高くなっており、ディスオーダーは十分低減されている。一方、（ｂ）の飛程Ｒｐ＝２０μｍと（ａ）の飛程Ｒｐ＝５０μｍでは、注入面近傍および通過領域のキャリア濃度が大きく低下しており、ディスオーダーが低減されていないことがわかる。このようにディスオーダーが残留すると、素子の漏れ電流や導通損失が高くなってしまう。このため、プロトン注入の飛程Ｒｐが１５μｍを超える場合、ディスオーダーを低減する新たな方法の検討が必要である。【００１３】
この発明の目的は、前記の課題を解決して、所定の深さにｎ型フィールドストップ層を形成し、プロトン注入により生成されるディスオーダーを低減し、キャリア移動度の低下、損失の増加や発生中心による漏れ電流の増加といった電気的特性の不良を改善できる、安定で安価な半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。ｎ導電型のドリフト層となる半導体基板の第１の主面の表面層に、当該ドリフト層よりも高濃度のｐ導電型のベース層が設けられている。また、前記ベース層の内部に、当該ベース層よりも高濃度のｎ導電型のエミッタ層が設けられている。前記ベース層、前記エミッタ層および前記ドリフト層に接するようにゲート絶縁膜が設けられている。前記ゲート絶縁膜の表面に、前記ベース層、前記エミッタ層および前記ドリフト層に対向するようにゲート電極が設けられている。前記エミッタ層および前記ベース層の表面に、層間絶縁膜によって前記ゲート電極と絶縁されたエミッタ電極が設けられている。前記半導体基板の第２の主面の表面に、ｐ導電型のコレクタ層が設けられている。また、前記ドリフト層と前記コレクタ層との間に、前記ドリフト層よりも高濃度のｎ導電型のフィールドストップ層と、当該フィールドストップ層よりも低濃度で前記ドリフト層の濃度以上のｎ導電型のディスオーダー低減領域と、の２層を対とするｎ導電型の中間層を、少なくとも１つ有している。【００１５】
また、この発明にかかる半導体装置は、上述した発明において、前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さが、１５μｍよりも深いことを特徴とする。【００１６】
また、この発明にかかる半導体装置は、上述した発明において、ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされる。ここで、前記ベース層に最も近い前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さをＸとし、前記半導体基板の厚さをＷ０として、Ｘ＝Ｗ０−γＬであり、γは０．２以上１．５以下であることを特徴とする。【００１７】
【数１】
2013108911.tif 000003
【００１８】
また、この発明にかかる半導体装置は、上述した発明において、前記ドリフト層に接する前記中間層において前記フィールドストップ層が前記ドリフト層に接しており、前記コレクタ層に接する前記中間層において前記ディスオーダー低減領域が前記コレクタ層に接していることを特徴とする。【００１９】
また、この発明にかかる半導体装置は、上述した発明において、前記中間層が２つ以上形成されていることを特徴とする。【００２０】
また、この発明にかかる半導体装置は、上述した発明において、前記ディスオーダー低減領域におけるキャリア移動度の最小値が、結晶状態の当該キャリア移動度の２０％以上であることを特徴とする。【００２１】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板の一方の主面からプロトン注入を行う。つぎに、前記半導体基板の全体を高温にすることでプロトン注入による水素誘起ドナーを形成し前記半導体基板内にｎ導電型のフィールドストップ層を形成する。そして、前記一方の主面から前記プロトン注入による飛程内を加熱して、プロトン通過領域に生成されたディスオーダーを低減しｎ導電型のディスオーダー低減領域を形成する。【００２２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記半導体基板の全体を高温にする処理が炉アニール処理であり、この炉アニール処理によって前記フィールドストップ層を形成する。また、前記一方の主面から前記プロトン注入による飛程内を加熱する処理が、当該一方の主面からレーザー光を照射するレーザーアニール処理であり、このレーザーアニール処理によって前記ディスオーダー低減領域を形成することを特徴とする。【００２３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記フィールドストップ層を形成することと前記ディスオーダー低減領域を形成することが、前記半導体基板の裏面を研削するよりも後であり裏面電極を形成するよりも前であることを特徴とする。【００２４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記フィールドストップ層を形成することが、前記プロトン注入を行うことよりも後であり、前記ディスオーダー低減領域を形成することよりも前であることを特徴とする。【００２５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ディスオーダー低減領域を形成することが、前記プロトン注入を行うことよりも後であり、前記フィールドストップ層を形成することよりも前であることを特徴とする。【００２６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記炉アニール処理の温度が、３５０℃以上で５５０℃以下であり、前記炉アニール処理の処理時間が１時間以上で１０時間以下であることを特徴とする。【００２７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記レーザーアニール処理に用いるレーザーが、ＹＡＧレーザーまたは半導体レーザーであることを特徴とする。【００２８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン注入した後で前記レーザーアニール処理の前に、前記一方の主面から前記プロトン注入による飛程より浅い表面層に不純物をイオン注入し、当該不純物を前記レーザーアニール処理で活性化することを特徴とする。【００２９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン注入による飛程Ｒｐの前記フィールドストップ層を形成するときのプロトンの加速エネルギーＥは、下記式（２）を満たすことを特徴とする。【００３０】
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４  ・・・（２）【００３１】
また、この発明にかかる半導体装置は、前記フィールドストップ層を有するＩＧＢＴであることを特徴とする。【００３２】
また、この発明にかかる半導体装置は、前記フィールドストップ層を有するＦＷＤであることを特徴とする。
【発明の効果】
【００３３】
この発明によれば、プロトン注入した後、炉アニール処理により水素誘起ドナーを形成してｎ型フィールドストップ層を形成することができる。また、レーザーアニール処理によりプロトン通過領域に生成したディスオーダーを低減させ、ディスオーダー低減領域を形成することができる。このディスオーダー低減領域を形成することで半導体装置の導通抵抗の増加や漏れ電流の増加などの電気的特性不良を改善できる。その結果、安定で安価な半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】図１は、この発明の実施例１にかかる半導体装置（ＩＧＢＴ１００）の製造方法を示すプロセスフロー図である。
【図２】図２は、レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイル１２、１３である。
【図３】図３は、図１のプロセスフローで製作したＩＧＢＴ１００の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。
【図４】図４は、この発明の実施例２にかかる半導体装置の製造方法を示すプロセスフロー図である。
【図５】図５は、この発明の実施例３にかかる半導体装置（ＩＧＢＴ１００）の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。
【図６】図６は、従来の方法で製作した半導体装置のキャリア濃度分布を飛程ごとに比較した特性図である。
【図７】図７は、電圧波形が振動を始める閾値電圧について示す特性図である。
【図８】図８は、一般的なＩＧＢＴのターンオフ発振波形である。
【図９】図９は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。
【図１０】図１０は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。
【図１１】図１１は、プロトン注入の飛程が１５μｍ前後のキャリア濃度分布について、炉アニールのみで試料を形成し、飛程ごとに比較したグラフである。
【図１２】図１２は、本発明にかかるＩＧＢＴの断面図である。
【図１３】図１３は、本発明にかかるダイオードの断面図である。
【発明を実施するための形態】
【００３５】
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施例を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。すなわち、ｎは導電型がｎ型、ｐは導電型がｐ型を示す。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３６】
＜実施例１＞
図１は、この発明の実施例１にかかる半導体装置（ＩＧＢＴ１００）の製造方法を示すプロセスフロー図である。図３は、図１のプロセスフローで製作したＩＧＢＴ１００の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。図１のプロセスフローおよび図３（ａ）の要部断面図を参照して、この発明の実施例１にかかる半導体装置の製造方法について説明する。
【００３７】
まず、図１（ａ）のおもて面形成工程において、ｎ半導体基板（ウェハ）１１の一方の主面（おもて面１１ａ）にｐベース層２２、ｎエミッタ層２、ゲート絶縁膜２３、ゲート電極２４、層間絶縁膜２８などからなるＭＯＳゲート構造を形成する。但し、ｎエミッタ層２はｐベース層２２内に形成される。ＭＯＳゲート構造の構成については後述する。
【００３８】
つぎに、図１（ｂ）のおもて面電極工程において、ｐベース層２２とｎエミッタ層２の両表面に共通に導電接触する金属膜でおもて面電極となるエミッタ電極２５を形成する。エミッタ電極２５を構成する金属は、例えばＡｌ（アルミニウム），Ａｌ−Ｓｉ（シリコン），Ａｌ−Ｃｕ（銅）などのＡｌ合金やＣｕ，Ａｕ（金），Ｎｉ（ニッケル）などである。
【００３９】
つぎに、図１（ｃ）の表面保護膜形成工程において、おもて面１１ａを保護する表面保護膜を形成する。表面保護膜は保護テープやフォトレジスト、ポリイミドで形成される。つぎに、図１（ｄ）の裏面研削工程において、ｎ半導体基板１１（ｎドリフト層１）を、耐圧との関係で決まる所要の厚さに減ずるために、裏面１１ｂ側を研削（バックグラインド）する。
【００４０】
つぎに、図１（ｅ）のプロトン注入工程において、裏面１１ｂ側からプロトン注入１６を行う。このプロトン注入１６の照射エネルギーを選択することで所定の深さにｎ型フィールドストップ層３を形成することができる。注入するプロトンの裏面１１ｂ（研削面）からの飛程Ｒｐは、１５μｍよりも深く、素子の定格電圧に応じてさらに深い場合（２０〜４００μｍ）もある。注入するプロトンの裏面１１ｂ（研削面）からの飛程Ｒｐは、具体的には、例えば２０〜６０μｍである。裏面１１ｂから最も深く形成するＦＳ層の定格電圧に応じた深さについては、後述する。
【００４１】
つぎに、図１（ｆ）の炉アニール処理工程において、炉アニール処理を行って、プロトンのドナー化によりｎ型フィールドストップ層３を形成する。この炉アニール処理とは、一定の温度の電気炉などの恒温炉にウェハを入れて熱処理することであり、ウェハ全体が加熱される。炉アニール処理の処理温度は３５０℃〜５５０℃の範囲で、時間は１時間〜１０時間の範囲で行う。この温度範囲では、プロトンの飛程Ｒｐおよびプロトン通過領域１４には結晶欠陥が残留し、プロトン注入１６による水素誘起ドナーの形成が促進される。この炉アニールのほかに、ランプアニールなどを用いてウェハ全体を加熱しても構わない。一方、この温度範囲では、プロトン通過領域１４（プロトンの注入面から飛程Ｒｐまでの間の領域）には、プロトン注入１６によって導入されたディスオーダーも残留し、ディスオーダー領域１５が形成される。この残留したディスオーダーが、キャリアの移動度の低下、あるいは漏れ電流の原因となるキャリアの発生中心となる。
【００４２】
つぎに、図１（ｇ）のボロン注入工程において、裏面１１ｂ側にボロンのイオン注入を行う。このボロンのイオン注入はプロトンの飛程（Ｒｐ）より浅くなるように裏面１１ｂの表面層に行う。
【００４３】
つぎに、図１（ｈ）のレーザーアニール工程において、プロトン注入１６した裏面１１ｂ側からレーザー光を照射して、前記の炉アニールで残留したディスオーダーを低減させてｎ型ディスオーダー低減領域１８を形成するとともに、裏面１１ｂの浅い箇所に注入されたボロンを活性化させてｐコレクタ層４を形成する。このレーザーアニール処理は、例えば、ＹＡＧレーザーを使用して、裏面１１ｂから照射されたプロトンの飛程Ｒｐ以内を加熱して行う。レーザー光のパルス幅（半値幅）は、例えば、３００ｎｓ〜８００ｎｓの範囲であり、同一箇所に、例えば、数回程度のレーザー照射を行う。この照射箇所のシリコンの温度は３０００℃程度になるが昇温時間および降温時間は極めて短時間（１０ｎｓ〜１μｓのオーダー）である。
【００４４】
レーザー光の浸透深さはプロトンの浸透深さ（飛程Ｒｐ）以内にする。具体的にはプロトンによるドナー生成濃度（キャリア濃度）のピークを持つ山（凸部）の裏面１１ｂ側の裾（ｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａ）の位置からプロトン注入面（裏面１１ｂ）までの間（プロトン通過領域１４の一部）になるようにレーザー光の波長を選定する。レーザー光の波長は、１０μｍ〜１０００μｍの範囲が好ましい。こうすることでｎ型ディスオーダー低減領域１８の形成とボロンの活性化とを同時に効率よく行うことができる。また、レーザー光の照射箇所の温度を１０００℃以上にすることで、ｎ型ディスオーダー低減領域１８を効率的に形成することができる。好ましくは、この温度を２０００℃以上でありかつＳｉの沸点（３２６６℃）以下に抑えるとよい。特に、シリコンの融点を超えないようにすることで、レーザー照射後の照射面のアブレーション（面荒れ）を抑えることができる。また、レーザーアニール処理の代わりにランプアニール処理を行ってもよい。以上の工程により、プロトン注入面と飛程（Ｒｐ）の間に、ｎ型ディスオーダー低減領域１８を形成することが可能となる。
【００４５】
つぎに、図１（ｉ）の裏面電極形成工程において、ｐコレクタ層４の表面に導電接触するコレクタ電極（不図示）を真空スパッタなどで形成する。これで本発明に係るＩＧＢＴ１００が完成する。このスパッタを行った後、必要に応じてメタルアニール処理を行う場合もある。このように、本実施例の製造方法のポイントは、炉アニール処理と、レーザーアニール処理のいずれも行うことである。この方法の効果について、以下に説明する。
【００４６】
図１１は、プロトン注入の飛程Ｒｐが１５μｍ前後のキャリア濃度分布について、炉アニールのみで試料を形成し、飛程Ｒｐごとに比較したグラフである。（ａ）は飛程Ｒｐが５０μｍ、（ｂ）は飛程Ｒｐが２０μｍ、（ｃ）は飛程Ｒｐが１０μｍである。炉アニール温度は、４００℃である。図１１のように、いずれの飛程Ｒｐにおいても、炉アニールのみの場合は、注入面から５μｍ程度のキャリア濃度が大きく低下している。すなわち、炉アニールのみの場合は注入面から５μｍ程度のディスオーダーが残留しており、炉アニールだけの場合でも、注入面近傍領域のキャリア移動度の回復は難しいことが分かった。
【００４７】
前記したように、プロトンのドナー化のための炉アニール処理を行った後、レーザーアニール処理を行うと、水素誘起ドナーの効率的な形成とともに、炉アニールで残留したディスオーダーが低減し、ｎ型ディスオーダー低減領域１８を形成することができる。一方、前記の炉アニール処理のみではディスオーダーの低減は不十分となり、また、レーザーアニール処理のみでは水素誘起ドナーの形成が不十分となる。レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイルについて検証した結果を図２に示す。
【００４８】
図２は、レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイル１２、１３である。シリコン基板にプロトン注入した後、炉アニール処理（ここでは４００℃）をする。その後、炉アニールで残留したディスオーダーをレーザーアニール処理により低減し、ｎ型ディスオーダー低減領域１８を形成する。図２のキャリア濃度プロファイル１２は、ｎ型ディスオーダー低減領域１８を形成した後のプロファイルである。比較のために、レーザーアニール処理をしないでディスオーダーが残留した場合のキャリア濃度プロファイル１３も点線で示した。プロトンの飛程Ｒｐは２５μｍで、対応するプロトンの加速エネルギーは１．３５ＭｅＶである。レーザーアニール処理のエネルギー密度は２．８Ｊ／ｃｍ2である。
【００４９】
レーザーアニール処理をしない場合のキャリア濃度プロファイル１３では、プロトンの飛程１７（Ｒｐ）となるピーク（山）の裏面１１ｂ側の裾（すなわちｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａ）からプロトン注入面（裏面１１ｂ）までの間（プロトン通過領域１４の一部）に相当する領域に、ディスオーダー領域１５が広がっている。ピーク（山）の裏面１１ｂ側の裾の端部３ａは、注入面から約５μｍの深さである。このディスオーダー領域１５があると、その領域では電子と正孔との移動度が低下するため、ディスオーダー領域１５のキャリア濃度が、見かけ上低下（高抵抗層化）しているように見える。また、ディスオーダーがキャリアの発生中心となり、電圧印加時の漏れ電流が増加する。
【００５０】
一方、レーザーアニール処理ありの場合のキャリア濃度プロファイル１２では、プロトン通過領域１４のうち、注入面（裏面１１ｂ）からｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａまでの間のキャリア濃度が、飛程１７より深いシリコン基板の濃度と概ね一致している。すなわち、炉アニール処理だけではプロトン通過領域１４に残留していたディスオーダーが、レーザーアニール処理と炉アニール処理の両方を行うことによって低減されたことを示す。このようにディスオーダーが低減された領域を、ｎ型ディスオーダー低減領域１８と呼ぶ。また、１つのｎ型フィールドストップ層３と注入面側に隣接する１つのｎ型ディスオーダー低減領域１８の対をｎ型中間層２７と呼ぶ。
【００５１】
次に、レーザーアニール処理ありの場合のキャリア濃度プロファイル１２におけるｎ型ディスオーダー低減領域１８と、レーザーアニール処理無しの場合のキャリア濃度プロファイル１３におけるディスオーダー領域１５との相違について、説明する。図２では、前述のように、ディスオーダー領域１５は見かけ上キャリア濃度が低下した状態として表されている。すなわち、図２の点線で示すレーザーアニール処理なしの場合のキャリア濃度プロファイル１３では、ｎ型フィールドストップ層３が形成されている手前（裏面側からｎ型フィールドストップ層３よりも浅い）のディスオーダー領域１５で、キャリア濃度が見かけ上低く見えている。この見かけ上のキャリア濃度の低下は、周知の広がり抵抗測定法（ＳＲ法）によって測定した広がり抵抗から比抵抗を算出し、さらにキャリア濃度に換算するときの換算方法に起因する。すなわち、結晶格子が乱れたディスオーダー領域１５では、電子や正孔が強い乱れにより散乱されるため、これらキャリアの移動度が低下する。
【００５２】
一般には、測定装置ではキャリア移動度の値には結晶状態での理論値が設定されているため、キャリア濃度の算出が、次のようにディスオーダー領域１５によるキャリアの移動度の低下に影響される。例えば室温（３００Ｋ程度）におけるシリコンの電子の移動度は１３６０（ｃｍ2／Ｖ・ｓ）であり、正孔の移動度は４９５（ｃｍ2／Ｖ・ｓ）である。広がり抵抗から比抵抗への換算にはキャリアの移動度は寄与しないが、比抵抗からキャリア濃度への換算式は、キャリア濃度をＮ（ｃｍ-3）、比抵抗をρ（Ω・ｃｍ）として、ρ＝１／（μ・ｑ・Ｎ）で表される。但し、μは電子もしくは正孔の移動度（ｃｍ2／Ｖ・ｓ）、ｑは素電荷（１．６×１０-19Ｃ）である。この換算式において、比抵抗ρがある一定値ρ0のとき、本来は低下した移動度を代入するべきところにそれより値の大きな結晶状態の理想移動度の値を代入すると、比抵抗ρ0は一定値であるから、キャリア濃度Ｎは小さく算出される。これが、見かけ上のキャリア濃度の低下として図２のレーザーアニール処理なしの場合のキャリア濃度プロファイル１３に現れているのである。したがって、本発明のように、裏面１１ｂ側のプロトン通過領域１４に存在するディスオーダー領域１５のディスオーダーをレーザーアニール処理で低減し、ｎ型ディスオーダー低減領域１８を形成することで、漏れ電流などの電気的特性が改善される。
【００５３】
以上より、水素誘起ドナーのドナー生成率を高めるためには炉アニール処理が必要となり、一方プロトン通過領域１４に残留したディスオーダーを低減してｎ型ディスオーダー低減領域１８を形成するためには炉アニール処理に加えレーザーアニール処理が必要となるのである。なお、炉アニール処理の温度が高すぎると、プロトン注入で生成したディスオーダー低減は早まるが、プロトンによる水素誘起ドナーの形成で必要となる結晶欠陥量が不足するようになり、その結果、ドナー生成率が低下してしまう。そのため、炉アニール処理は前記した温度範囲と処理時間範囲で行うのがよい。
【００５４】
また、レーザーアニール処理におけるエネルギー密度についても、高すぎるとアブレーションが生じて、裏面に荒れが生じる。ｐコレクタ層のｐｎ接合面は平坦が好ましく、荒れが生じると荒れの形状に応じたｐｎ接合面となる。一方、低すぎれば注入面近傍（注入面〜深さ５μｍ）のディスオーダーが十分除去できず、残留してキャリア移動度が低い状態となる。発明者らが鋭意研究を重ねた結果、レーザーアニールにおけるレーザー照射面のエネルギー密度の合計は、１Ｊ／ｃｍ2以上４Ｊ／ｃｍ2以下が好ましいことを見出した。
【００５５】
ｎ型ディスオーダー低減領域１８におけるキャリア移動度が少なくともどの程度まで回復すべきか、については、図２より検討できる。図２の場合、ｎ半導体基板１１のキャリア濃度は約６×１０13（／ｃｍ3）である。これに対して、レーザーアニール処理ありの場合は、注入面から５μｍの間（プロトン通過領域の一部）のキャリア濃度が約５×１０（／ｃｍ3）であり、基板濃度の８３％まで回復している。これは、すなわちキャリア移動度が結晶理論値の約８３％まで回復していることを示す。一方、レーザーアニール処理なし（炉アニール処理のみ）の場合は、最もキャリア濃度が低い注入面で、約１．２×１０13（／ｃｍ3）であり、およそ２０％まで低下している。導通損失（ＩＧＢＴの飽和電圧ＶCE（ｓａｔ））の低下具合によるが、ｎ型ディスオーダー低減領域１８におけるキャリア移動度の最小値が結晶状態の理論値に対して２０％以上、好ましくは５０％以上であれば、キャリア移動度が低下しない場合の導通損失に比べてその影響は十分無視できる程度となる。なお、ｎ型ディスオーダー低減領域１８におけるキャリア移動度の最小値の上限が、結晶状態の理論値に対して１００％となることが好ましいのは、言うまでもない。
【００５６】
炉アニール処理の温度は、３５０℃以上５５０℃以下が好ましい。３５０℃より低い温度の場合は、注入面から飛程Ｒｐまでのプロトン注入領域全体でディスオーダーが残留し、キャリア移動度の最小値は１０％を下回るようになる。一方、５５０℃以上の温度では、水素誘起ドナーそのものが消失する。より好ましくは、３８０℃以上４５０℃以下、さらに好ましくは４００℃以上４２０℃以下であれば、水素誘起ドナーの形成とキャリア移動度低下の抑制とを両方達成することができる。
【００５７】
また、ｎ型ディスオーダー低減領域１８のキャリア濃度は、ｎ型フィールドストップ層３の濃度よりも低い範囲でｎ半導体基板１１の濃度よりも高濃度となることがある。これは、プロトン通過領域１４に残留する水素イオンが、周辺の点欠陥と複合欠陥を形成するためである。この場合も、プロトン通過領域１４の濃度がｎ半導体基板１１の濃度と同じかそれよりも高濃度であれば、ディスオーダーが低減されたｎ型ディスオーダー低減領域１８ということができる。
【００５８】
図１のプロセスフローで製作したＩＧＢＴ１００について、図３を参照して詳細に説明する。前記したように、ｎ半導体基板１１のおもて面１１ａにｐベース層２２を形成し、ｐベース層２２の表面層にｎエミッタ層２を形成する。ｎエミッタ層２とｎ半導体基板１１に挟まれたｐベース層２２上にゲート絶縁膜２３を介してゲート電極２４を形成する。このゲート電極２４、ゲート絶縁膜２３、ｎ半導体基板１１およびｎエミッタ層２でＭＯＳゲート構造が構成される。ゲート電極２４上に層間絶縁膜２８を形成し、この層間絶縁膜２８上にｎエミッタ層２およびｐベース層２２に導電接触するエミッタ電極２５が形成される。
【００５９】
ｎ半導体基板１１の裏面１１ｂにｎ半導体基板１１より高いキャリア濃度のｎ型フィールドストップ層３をプロトン注入と炉アニールにより形成する。このｎ型フィールドストップ層３より浅い箇所にボロンのイオン注入とディスオーダー低減のためのレーザーアニール処理により、ｐコレクタ層４とｎ型ディスオーダー低減領域１８を形成する。このｐコレクタ層４上にコレクタ電極（不図示）を形成してＩＧＢＴ１００が完成する。尚、ｎ型フィールドストップ層３からｐベース層２２までの間のｎ半導体基板１１が、主電流が流れ主耐圧を維持するｎドリフト層１である。このように形成したＩＧＢＴ１００の断面図は、図１２に示すようになる。図１２は、本発明にかかるＩＧＢＴの断面図である。なお、ｐコレクタ層４とｎ型ディスオーダー低減領域１８との間に、ｎ型フィールドストップ層３よりは高濃度でｐコレクタ層４よりは低濃度のリークストップ層３２を形成しておいてもよい。このリークストップ層３２は、例えばリンのイオン注入で形成する。
【００６０】
このＩＧＢＴ１００のｎ型フィールドストップ層３は、前記したように、裏面１１ｂからプロトン注入１６し、炉アニール処理によって適度に結晶欠陥を残すことでプロトンのドナー化を行って形成される。また、プロトン通過領域１４に形成されたディスオーダーの低減によるｎ型ディスオーダー低減領域１８の形成は、裏面１１ｂからレーザー光を照射するレーザーアニール処理により効率的に行われる。図３に示すＩＧＢＴ１００と図１２に示すＩＧＢＴ１００とではＭＯＳゲート構造の構成が異なって図示されているが（図３ではプレーナゲート構造、図１２ではトレンチゲート構造）、裏面１１ｂ側にｎ型フィールドストップ層３およびｎ型ディスオーダー低減領域１８との対であるｎ型中間層２７が形成されていれば同様の効果を奏する。図１２に示すように２つ以上のｎ型中間層２７を有することについては後述する。なお、図１２においても、図３と同様に符号２２をｐベース層とし、符号２３をゲート絶縁膜とし、符号２４をゲート電極とし、符号２５をエミッタ電極とし、符号２８を層間絶縁膜としている。また、符号３３はコレクタ電極である。
【００６１】
＜実施例２＞
実施例２にかかる半導体装置について説明する。図４は、この発明の実施例２にかかる半導体装置の製造方法を示すプロセスフロー図である。
【００６２】
実施例１との違いは、プロトン注入に続いてボロン注入し（図４（ｅ）の工程）、その後でレーザーアニール処理（図４（ｆ）の工程）とそれに続く炉アニール処理（図４（ｇ）の工程）を行う点である。この場合、先に行うレーザーアニール処理では、プロトン注入１６で生成したプロトン通過領域１４にｎ型ディスオーダー低減領域１８を形成すると同時に、ボロンを活性化してｐコレクタ層４を形成する。また、後工程で行う炉アニール処理では、プロトンのドナー化を行いｎ型フィールドストップ層３を形成する。この場合も実施例１と同様にレーザーアニール処理と炉アニール処理とを組み合わせることで、ｎ型ディスオーダー低減領域１８を形成し、ドナー生成率を高めてｎ型フィールドストップ層３を形成することができる。ｎ型ディスオーダー低減領域を形成することで半導体装置の漏れ電流などの電気的特性を改善できる。
【００６３】
また、図１のプロセスフローでは、図３に示すプロトン注入面（裏面１１ｂ）に対して反対側のおもて面１１ａを保護膜で被覆し、プロトン注入１６後にこの保護膜を除去して炉アニールを行う。続いて、再度ボロンのイオン注入のための保護膜として２度目の保護膜を被覆してレーザーアニールを行う。すなわち保護膜の被覆が２回必要になる。それに対して、図４のプロセスフローでは、レーザーアニール処理後に１回の保護膜除去でよいため、製造コストを図１のプロセスフローの場合より低減できる。
【００６４】
尚、図４のプロセスフローで製作した半導体装置（ＩＧＢＴ１００）も図３と同じ構成となる。
【００６５】
＜実施例３＞
実施例３にかかる半導体装置について説明する。実施例３は、ｎ型フィールドストップ層３とｎ型ディスオーダー低減領域１８との対であるｎ型中間層２７を１つ以上、例えば本実施例のように３つ形成した場合のＩＧＢＴである。図５は、この発明の実施例３にかかる半導体装置（ＩＧＢＴ１００）の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。このように複数のｎ型中間層２７を形成することで、ターンオフにおける空乏層の広がりを緩和することができるので、スイッチング時（ターンオフ時）の発振現象を抑制することができる。
【００６６】
＜実施例４＞
次に、実施例４として、本発明の半導体装置の製造方法において複数回のプロトン照射における１段目のプロトンピーク位置の好ましい位置について説明する。
【００６７】
図８は、一般的なＩＧＢＴのターンオフ発振波形である。コレクタ電流が定格電流の１／１０以下の場合、蓄積キャリアが少ないために、ターンオフが終わる手前で発振することがある。コレクタ電流をある値に固定して、異なる電源電圧ＶCCにてＩＧＢＴをターンオフさせる。このとき、電源電圧ＶCCがある所定の値を超えると、コレクタ・エミッタ間電圧波形において、通常のオーバーシュート電圧のピーク値を超えた後に、付加的なオーバーシュートが発生するようになる。そして、この付加的なオーバーシュート（電圧）がトリガーとなり、以降の波形が振動する。電源電圧ＶCCがこの所定の値をさらに超えると、付加的なオーバーシュート電圧がさらに増加し、以降の振動の振幅も増加する。このように、電圧波形が振動を始める閾値電圧を発振開始閾値ＶRROと呼ぶ。このＶRROが高ければ高いほど、ＩＧＢＴはターンオフ時に発振しないことを示すので好ましい。
【００６８】
発振開始閾値ＶRROは、ＩＧＢＴのｐベース層とｎドリフト層との間のｐｎ接合からｎドリフト層を広がる空乏層（厳密には、正孔が存在するので空間電荷領域）が、複数のプロトンピークのうち最初に達する１段目（最もｐベース層側）のプロトンピークの位置に依存する。その理由は、次のとおりである。ターンオフ時に空乏層がｐベース層とｎドリフト層との間のｐｎ接合からｎドリフト層を広がるときに、空乏層端が１つ目（最もｐベース層側）のＦＳ層（フィールドストップ層）に達することでその広がりが抑えられ、蓄積キャリアの掃き出しが弱まる。その結果、キャリアの枯渇が抑制され、発振が抑えられる。
【００６９】
ターンオフ時の空乏層は、ｐベース層とｎドリフト層との間のｐｎ接合（以下、単にｐｎ接合とする）からコレクタ電極に向かって深さ方向に沿って広がる。このため、空乏層端が最初に達するＦＳ層のピーク位置は、ｐｎ接合に最も近いＦＳ層となる。そこで、ｎ半導体基板１１の厚さ（エミッタ電極とコレクタ電極とに挟まれた部分の厚さ）をＷ０、空乏層端が最初に達するＦＳ層のピーク位置の、コレクタ電極とｎ半導体基板１１の裏面との界面からの深さ（以下、裏面からの距離とする）をＸとする。ここで、距離指標Ｌを導入する。距離指標Ｌは、下記の（１）式であらわされる。
【００７０】
【数１】
2013108911.tif 000004
【００７１】
上記（１）式に示す距離指標Ｌは、ターンオフ時に、増加するコレクタ・エミッタ間電圧ＶCEが電源電圧ＶCCに一致するときに、ｐｎ接合からｎドリフト層１に広がる空乏層（正しくは空間電荷領域）の端部（空乏層端）の、ｐｎ接合からの距離を示す指標である。平方根の内部の分数の中で、分母はターンオフ時の空間電荷領域（空乏層）の空間電荷密度を示している。周知のポアソンの式は、ｄｉｖＥ＝ρ／εで表され、Ｅは電界強度、ρは空間電荷密度でρ＝ｑ（ｐ−ｎ＋Ｎd−Ｎa）である。ｑは電荷素量、ｐは正孔濃度、ｎは電子濃度、Ｎdはドナー濃度、Ｎaはアクセプタ濃度、εSは半導体の誘電率である。特にドナー濃度Ｎdは、ｎドリフト層を深さ方向に積分し、積分した区間の距離で割った平均濃度とする。図１３（ｂ）のネットドーピング濃度とは、Ｎd−Ｎaの正味のドーピング濃度のことであり、軸はＮd−Ｎaの絶対値で示している。
【００７２】
この空間電荷密度ρは、ターンオフ時に空間電荷領域（空乏層）を駆け抜ける正孔の濃度ｐとｎドリフト層の平均的なドナー濃度Ｎdで記述され、電子濃度はこれらよりも無視できるほど低く、アクセプタが存在しないため、ρ≒ｑ（ｐ＋Ｎd）と表すことができる。このときの正孔濃度ｐは、ＩＧＢＴの遮断電流によって決まり、特に素子の定格電流密度が通電している状況を想定するため、ｐ＝ＪF／（ｑｖsat）で表され、ＪFは素子の定格電流密度、ｖsatはキャリアの速度が所定の電界強度で飽和した飽和速度である。
【００７３】
上記ポアソンの式を距離ｘで２回積分し、電圧ＶとしてＥ＝−ｇｒａｄＶ（周知の電界Ｅと電圧Ｖとの関係）であるため、境界条件を適当にとれば、Ｖ＝（１／２）（ρ／ε）ｘ2となる。この電圧Ｖが、定格電圧Ｖrateの１／２としたときに得られる空間電荷領域の長さｘを、上記の距離指標Ｌとしているのである。その理由は、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧）を、定格電圧の半値程度とするためである。ＦＳ層は、ドーピング濃度をｎドリフト層よりも高濃度とすることで、ターンオフ時に広がる空間電荷領域の伸びを、ＦＳ層において広がり難くする機能を有する。ＩＧＢＴのコレクタ電流がＭＯＳゲートのオフにより遮断電流から減少を始めるときに、空乏層が最初に達するＦＳ層のピーク位置が、ちょうどこの空間電荷領域の長さにあれば、蓄積キャリアがｎドリフト層に残存した状態で、空間電荷領域の伸びを抑えることができるので、残存キャリアの掃出しが抑えられる。
【００７４】
実際のターンオフ動作は、例えばＩＧＢＴモジュールを周知のＰＷＭインバーターでモーター駆動するときには、電源電圧や遮断電流が固定ではなく可変であることが多い。このため、このような場合では、空乏層が最初に達するＦＳ層のピーク位置の好ましい位置に、ある程度の幅を持たせる必要がある。発明者らの検討の結果、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘは、図１０に示す表のようになる。図１０は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。図１０には、定格電圧が６００Ｖ〜６５００Ｖのそれぞれにおいて、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを示している。ここで、Ｘ＝Ｗ０−γＬとおき、γは係数である。このγを、０．７〜１．６まで変化させたときのＸを示している。
【００７５】
図１０に示すように、各定格電圧では、素子（ＩＧＢＴ）が定格電圧よりも１０％程度高い耐圧を持つように、安全設計をする。そして、オン電圧やターンオフ損失がそれぞれ十分低くなるように、図１０に示すようなｎ半導体基板１１の総厚（研削等によって薄くした後の仕上がり時の厚さ）とし、ｎドリフト層１を平均的な比抵抗とする。平均的とは、ＦＳ層を含めたｎドリフト層１全体の平均濃度および比抵抗である。定格電圧によって、定格電流密度も図１０に示したような典型値となる。定格電流密度は、定格電圧と定格電流密度との積によって決まるエネルギー密度が、およそ一定の値となるように設定され、ほぼ図１０に示す値のようになる。これらの値を用いて上記（１）式に従い距離指標Ｌを計算すると、図１０に記載した値となる。最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、この距離指標Ｌに対してγを０．７〜１．６とした値をｎ半導体基板１１の厚さＷ０から引いた値となる。
【００７６】
これら距離指標Ｌおよびｎ半導体基板１１の厚さＷ０の値に対して、ターンオフ発振が十分抑えられるような、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを定める係数γは、次のようになる。図７は、電圧波形が振動を始める閾値電圧について示す特性図である。具体的には、γに対するＶRROの依存性を、典型的ないくつかの定格電圧Ｖrate（６００Ｖ、１２００Ｖ、３３００Ｖ）について示したグラフである。ここで、縦軸は、ＶRROを定格電圧Ｖrateで規格化している。３つの定格電圧ともに、γが１．６以下でＶRROを急激に高くできることが分かる。
【００７７】
前述のように、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧ＶCC）を定格電圧Ｖrateの半値程度とするため、ＶCCをＶrateの半値とするときには、少なくともＩＧＢＴのターンオフ発振は生じないようにしなければならない。つまり、ＶRRO／Ｖrateの値は０．５以上とする必要がある。図７から、ＶRRO／Ｖrateの値が０．５以上となるのは、γが０．２〜１．５であるので、少なくともγを０．２〜１．５とすることが好ましい。
【００７８】
また、図示しない６００Ｖ〜１２００Ｖの間（８００Ｖや１０００Ｖなど）、１２００Ｖ〜３３００Ｖの間（１４００Ｖ，１７００Ｖ，２５００Ｖなど）、および３３００Ｖ以上（４５００Ｖ、６５００Ｖなど）のいずれにおいても、この３つの曲線からは大きく逸脱せず、同様の依存性（γに対するＶRROの値）を示す。図７から、γが０．７〜１．４の範囲で、いずれの定格電圧もＶRROを十分高くできる領域であると分かる。
【００７９】
γが０．７より小さくなると、ＶRROは定格電圧のおよそ８０％以上であるものの、ＦＳ層がｐベース層に近くなるため、素子のアバランシェ耐圧が定格電圧より小さくなる場合が生じる。そのため、γは０．７以上が好ましい。また、γが１．４より大きくなると、ＶRROは約７０％から急速に減少し、ターンオフ発振が発生し易くなる。したがって、γは１．４以下であるのが好ましい。より好ましくは、γが０．８〜１．３の範囲、さらに好ましくはγが０．９〜１．２であれば、素子のアバランシェ耐圧を定格電圧よりも十分高くしつつ、ＶRROを最も高くすることができる。
【００８０】
この図７に示す本願発明の効果で重要な点は、いずれの定格電圧においても、ＶRROを十分高くできるγの範囲は、ほぼ同じ（例えば０．７〜１．４）ことである。これは、空乏層が最初に到達するＦＳ層のピーク位置の裏面からの距離Ｘの範囲を、Ｗ０−Ｌ（つまりγ＝１．０）を略中心に含むようにすることが最も効果的なためである。γ＝１．０を含むことが最も効果的なのは、パワー密度（定格電圧と定格電流密度との積）が略一定（例えば１．８×１０5〜２．６×１０5  ＶＡ／ｃｍ2）となることに起因する。つまり、ターンオフ等のスイッチング時に、素子の電圧が定格電圧相当になったときに、空間電荷領域端の距離（深さ）は上記（１）式で示す距離指標Ｌ程度となり、このＬの位置に裏面から最も深いＦＳ層のピーク位置があれば（すなわちγが約１．０）、スイッチング時の発振は抑制できる。そして、パワー密度が略一定なので、距離指標Ｌは定格電圧Ｖrateに比例するようになる。これにより、どの定格電圧Ｖrateにおいても、γを１．０を略中心に含む範囲とすればＶRROを十分高くでき、スイッチング時の発振抑制効果を最も大きくできる。
【００８１】
以上より、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを上記範囲とすることで、ターンオフ時にＩＧＢＴは蓄積キャリアを十分残存させることができ、ターンオフ時の発振現象を抑えることができる。したがって、いずれの定格電圧においても、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、距離指標Ｌの係数γを上述の範囲とすることがよい。これにより、ターンオフ時の発振現象を効果的に抑制することができる。
【００８２】
また、図１０では、定格電圧が６００Ｖ以上において、上述のように裏面から最も深い１つ目のＦＳ層の裏面からの深さをγ＝１程度とする場合、距離指標Ｌはいずれの定格電圧も２０μｍより深いことがわかる。すなわち１段目のプロトンピークを形成するためのプロトンの飛程Ｒｐ１を基板裏面から１５μｍよりも深く、２０μｍ以上とする理由は、まさにこの発振抑制効果を最も高くするためである。
【００８３】
＜実施例５＞
実施例５として、本発明にかかる半導体装置の製造方法におけるプロトンの加速エネルギーについて説明する。上記のγの範囲を満たすように、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘを有するＦＳ層を実際にプロトン照射で形成するには、プロトンの加速エネルギーを、以下に示す図９の特性グラフから決めればよい。図９は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。
【００８４】
発明者らは鋭意研究を重ねた結果、プロトンの飛程Ｒｐ（ＦＳ層のピーク位置）と、プロトンの加速エネルギーＥについて、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとすると、下記（２）式の関係があることを見出した。
【００８５】
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４  ・・・（２）
【００８６】
上記（２）式を示す特性グラフを図９に示す。図９は、プロトンの所望の飛程を得るためのプロトンの加速エネルギーを示している。図９の横軸はプロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）であり、ｌｏｇ（Ｒｐ）の軸数値の下側の括弧内に対応する飛程Ｒｐ（μｍ）を示す。また、縦軸はプロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）であり、ｌｏｇ（Ｅ）の軸数値の左側の括弧内に対応するプロトンの加速エネルギーＥを示す。上記（２）式は、実験等によって得られた、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）と加速エネルギーの対数ｌｏｇ（Ｅ）との各値を、ｘ（＝ｌｏｇ（Ｒｐ））の４次の多項式でフィッティングさせた式である。
【００８７】
なお、上記のフィッティング式を用いて所望のプロトンの平均飛程Ｒｐからプロトン照射の加速エネルギーＥを算出（以下、算出値Ｅとする）して、この加速エネルギーの算出値Ｅでプロトンをシリコン基板に注入した場合における、実際の加速エネルギーＥ’と実際に広がり抵抗（ＳＲ）測定法等によって得られた平均飛程Ｒｐ’（プロトンピーク位置）との関係は、以下のように考えればよい。
【００８８】
加速エネルギーの算出値Ｅに対して、実際の加速エネルギーＥ’がＥ±１０％程度の範囲にあれば、実際の平均飛程Ｒｐ’も所望の平均飛程Ｒｐに対して±１０％程度の範囲に収まり、測定誤差の範囲内となる。そのため、実際の平均飛程Ｒｐ’の所望の平均飛程Ｒｐからのバラつきが、ＩＧＢＴの電気的特性へ与える影響は、無視できる程度に十分小さい。したがって、実際の加速エネルギーＥ’が算出値Ｅ±１０％の範囲にあれば、実際の平均飛程Ｒｐ’は実質的に設定どおりの平均飛程Ｒｐであると判断することができる。あるいは、実際の加速エネルギーＥ’を上記（２）式に当てはめて算出した平均飛程Ｒｐに対して、実際の平均飛程Ｒｐ’が±１０％以内に収まれば、問題ない。
【００８９】
実際の加速器では、加速エネルギーＥと平均飛程Ｒｐはいずれも上記の範囲（±１０％）に収まり得るので、実際の加速エネルギーＥ’および実際の平均飛程Ｒｐ’は、所望の平均飛程Ｒｐと算出値Ｅで表される上述のフィッティング式に従っていると考えて、全く差支えない。さらに、バラつきや誤差の範囲が、平均飛程Ｒｐに対して±１０％以下であればよく、好適には±５％に収まれば、申し分なく上記（２）式に従っていると考えることができる。
【００９０】
上記（２）式を用いることにより、所望のプロトンの飛程Ｒｐを得るのに必要なプロトンの加速エネルギーＥを求めることができる。上述したＦＳ層を形成するためのプロトンの各加速エネルギーＥも、上記（２）式を用いており、実際に上記の加速エネルギーＥ’でプロトンを照射した試料を周知の広がり抵抗測定法（ＳＲ法）にて測定した実測値ともよく一致する。したがって、上記（２）式を用いることで、極めて精度よく、プロトンの飛程Ｒｐに基づいて必要なプロトンの加速エネルギーＥを予測することが可能となった。
【００９１】
＜実施例６＞
実施例６にかかる半導体装置について説明する。図１のプロセスフローはＩＧＢＴ１００の例を挙げたが、ダイオードに適応することもできる。その場合は、図１（ａ）の工程はアノード層を形成する工程になる。また図１（ｅ）の工程のボロンはリンまたは砒素に代わり、図１（ｆ）の工程でカソード層が形成される。このようにして形成したダイオードの断面図を、図１３に示す。図１３は、本発明にかかるダイオードの断面図である。ｎドリフト層１となる半導体基板のおもて面にｐアノード層５２を形成し、裏面にはｎカソード層５３を形成している。符号５１はアノード電極であり、符号５４はカソード電極である。フィールドストップ層３、ｎ型ディスオーダー低減領域１８、これらの対であるｎ型中間層２７は、ＩＧＢＴの場合と同様であり、その位置や濃度等は適宜調整される。また、実施例６で述べた、複数回のプロトン照射における１段目のプロトンピーク位置の好ましい位置についても、ダイオードの場合ではターンオフ発振を逆回復発振に読み替えて、発振開始閾値ＶRROをダイオードの電圧波形が振動を始める電源電圧Ｖccの閾値電圧とすれば、同様に成り立つ。
【００９２】
なお、以上の各実施例では、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、半導体基板に注入する水素イオンをプロトンとして記載しているが、二重水素イオン、三重水素イオンでも構わない。二重水素イオンおよび三重水素イオンは、中性子による質量の増加でプロトンよりも飛程が短くなるので、半導体基板の表面から深いところにｎ型中間層２７を形成するには、プロトンが好ましい。
【産業上の利用可能性】
【００９３】
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、コンバーター、インバーターなどの電力変換装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【００９４】
１    ｎドリフト層
２    ｎエミッタ層
３    ｎ型フィールドストップ層
３ａ  端部
４    ｐコレクタ層
１１    ｎ半導体基板
１１ａ  おもて面
１１ｂ  裏面
１２    レーザーアニール処理ありの場合のキャリア濃度プロファイル
１３    レーザーアニール処理なしの場合のキャリア濃度プロファイル
１４    プロトン通過領域
１５    ディスオーダー領域
１６    プロトン注入
１７    飛程
１８    ｎ型ディスオーダー低減領域
２２    ｐベース層
２３    ゲート絶縁膜
２４    ゲート電極
２５    エミッタ電極
２７    ｎ型中間層
２８    層間絶縁膜
３３    コレクタ電極
１００    ＩＧＢＴ
【図１】
2013108911.tif 000006
【図２】
2013108911.tif 000007
【図３】
2013108911.tif 000008
【図４】
2013108911.tif 000009
【図５】
2013108911.tif 000010
【図６】
2013108911.tif 000011
【図７】
2013108911.tif 000012
【図８】
2013108911.tif 000013
【図９】
2013108911.tif 000014
【図１０】
2013108911.tif 000015
【図１１】
2013108911.tif 000016
【図１２】
2013108911.tif 000017
【図１３】
2013108911.tif 000018
【手続補正書】
【提出日】平成25年5月17日(2013.5.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ導電型のドリフト層となる半導体基板の第１の主面の表面層に設けられた、当該ドリフト層よりも高濃度のｐ導電型のベース層と、
前記ベース層の内部に設けられた、当該ベース層よりも高濃度のｎ導電型のエミッタ層と、
前記ベース層、前記エミッタ層および前記ドリフト層に接するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜の表面に、前記ベース層、前記エミッタ層および前記ドリフト層に対向するように設けられたゲート電極と、
前記エミッタ層および前記ベース層の表面に設けられ、層間絶縁膜によって前記ゲート電極と絶縁されたエミッタ電極と、
前記半導体基板の第２の主面の表面に設けられたｐ導電型のコレクタ層と、を有する半導体装置において、
前記ドリフト層と前記コレクタ層との間に、前記ドリフト層よりも高濃度のｎ導電型のフィールドストップ層と、当該フィールドストップ層よりも低濃度のｎ導電型のディスオーダー低減領域と、の２層を対とするｎ導電型の中間層を、少なくとも１つ有することを特徴とする半導体装置。
【請求項２】
前記フィールドストップ層が水素誘起ドナーを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ディスオーダー低減領域のキャリア移動度が、前記ドリフト層のキャリア移動度よりも低いことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ディスオーダー低減領域におけるキャリア移動度の最小値が、結晶状態の当該キャリア移動度の２０％以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ディスオーダー低減領域のドーピング濃度は前記ドリフト層の濃度以上であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ディスオーダー低減領域は、水素のイオン注入によって導入されたディスオーダーが残留した残留ディスオーダーを有することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記残留ディスオーダーは、前記水素のイオン注入によって導入されたディスオーダーが熱処理により低減されてなることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記ドリフト層を挟んで前記ベース層に隣接する前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さが、１５μｍよりも深いことを特徴とする請求項１に記載の半導体装置。
【請求項９】
ｑを電荷素量、Ｎｄを前記ドリフト層の平均濃度、εＳを前記半導体基板の誘電率、Ｖｒａｔｅを定格電圧、ＪＦを定格電流密度、ｖｓａｔをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされ、
前記ドリフト層を挟んで前記ベース層に隣接する前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さをＸとし、
前記半導体基板の厚さをＷ０として、
Ｘ＝Ｗ０−γＬであり、γは０．２以上１．５以下であることを特徴とする請求項１に記載の半導体装置。
【数１】
2013108911.tif 000019
【請求項１０】
前記ドリフト層に接する前記中間層において前記フィールドストップ層が前記ドリフト層に接しており、前記コレクタ層に接する前記中間層において前記ディスオーダー低減領域が前記コレクタ層に接していることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記中間層が２つ以上形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
半導体基板の一方の主面からプロトン注入を行う工程と、
前記半導体基板の全体を高温にすることで前記プロトン注入による水素誘起ドナーを形成し前記半導体基板内にｎ導電型のフィールドストップ層を形成する工程と、
前記一方の主面から前記プロトン注入による飛程内を加熱して、プロトン通過領域に生成されたディスオーダーを低減しｎ導電型のディスオーダー低減領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
前記フィールドストップ層を形成する工程において、前記半導体基板の全体を高温にする処理が炉アニール処理であり、
前記ディスオーダー低減領域を形成する工程において、前記一方の主面から前記プロトン注入による飛程内を加熱する処理が、当該一方の主面からレーザー光を照射するレーザーアニール処理であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記プロトン注入による飛程が１５μｍ以上であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記レーザーアニール処理により前記一方の主面から少なくとも５μｍ深さまでの前記ディスオーダーを低減することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１６】
前記ディスオーダーにより前記プロトン通過領域のキャリア移動度が、前記半導体基板のうち前記プロトン通過領域以外の領域よりも低くなることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１７】
前記炉アニール処理および前記レーザーアニール処理により、前記プロトン通過領域のキャリア移動度が増加することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１８】
前記フィールドストップ層を形成する工程と前記ディスオーダー低減領域を形成する工程が、前記半導体基板の裏面を研削するよりも後であり裏面電極を形成するよりも前であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１９】
前記フィールドストップ層を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記ディスオーダー低減領域を形成する工程よりも前であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２０】
前記ディスオーダー低減領域を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記フィールドストップ層を形成する工程よりも前であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２１】
前記炉アニール処理の温度が、３５０℃以上で５５０℃以下であり、
前記炉アニール処理の処理時間が１時間以上で１０時間以下であることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項２２】
前記レーザーアニール処理に用いるレーザーが、ＹＡＧレーザーまたは半導体レーザーであることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項２３】
前記プロトン注入した後で前記レーザーアニール処理の前に、前記一方の主面から前記プロトン注入による飛程より浅い表面層に不純物をイオン注入し、当該不純物を前記レーザーアニール処理で活性化する工程を含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項２４】
前記プロトン注入による飛程Ｒｐの前記フィールドストップ層を形成するときのプロトンの加速エネルギーＥは、前記プロトン注入による飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、前記プロトン注入の加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとして、下記式（２）を満たすことを特徴とする請求項１２〜２３のいずれか一つに記載の半導体装置の製造方法。
ｙ＝−０．００４７ｘ４＋０．０５２８ｘ３−０．２２１１ｘ２＋０．９９２３ｘ＋５．０４７４  ・・・（２）
【請求項２５】
請求項１２〜２３のいずれか一つに記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＩＧＢＴであることを特徴とする半導体装置。
【請求項２６】
請求項１２〜２３のいずれか一つに記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＦＷＤであることを特徴とする半導体装置。
【手続補正書】
【提出日】平成26年6月12日(2014.6.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ｎ導電型のドリフト層となる半導体基板の第１の主面の表面層に設けられた、当該ドリフト層よりも高濃度のｐ導電型のベース層と、
前記ベース層の内部に設けられた、当該ベース層よりも高濃度のｎ導電型のエミッタ層と、
前記ベース層、前記エミッタ層および前記ドリフト層に接するように設けられたゲート絶縁膜と、
前記ゲート絶縁膜の表面に、前記ベース層、前記エミッタ層および前記ドリフト層に対向するように設けられたゲート電極と、
前記エミッタ層および前記ベース層の表面に設けられ、層間絶縁膜によって前記ゲート電極と絶縁されたエミッタ電極と、
前記半導体基板の第２の主面の表面に設けられたｐ導電型のコレクタ層と、を有する半導体装置において、
前記ドリフト層と前記コレクタ層との間に、前記ドリフト層よりも高濃度のｎ導電型のフィールドストップ層と、当該フィールドストップ層よりも低濃度のｎ導電型のディスオーダー低減領域と、の２層を対とするｎ導電型の中間層を、少なくとも１つ有することを特徴とする半導体装置。
【請求項２】
前記フィールドストップ層が水素誘起ドナーを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ディスオーダー低減領域のキャリア移動度が、前記ドリフト層のキャリア移動度よりも低いことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記ディスオーダー低減領域におけるキャリア移動度の最小値が、結晶状態の当該キャリア移動度の２０％以上であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記ディスオーダー低減領域のドーピング濃度は前記ドリフト層の濃度以上であることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ディスオーダー低減領域は、水素のイオン注入によって導入されたディスオーダーが残留した残留ディスオーダーを有することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記残留ディスオーダーは、前記水素のイオン注入によって導入されたディスオーダーが熱処理により低減されてなることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記ドリフト層を挟んで前記ベース層に隣接する前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さが、１５μｍよりも深いことを特徴とする請求項１に記載の半導体装置。
【請求項９】
ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされ、
前記ドリフト層を挟んで前記ベース層に隣接する前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さをＸとし、
前記半導体基板の厚さをＷ０として、
Ｘ＝Ｗ０−γＬであり、γは０．２以上１．５以下であることを特徴とする請求項１に記載の半導体装置。
【数１】
2013108911.tif 000020
【請求項１０】
前記ドリフト層に接する前記中間層において前記フィールドストップ層が前記ドリフト層に接しており、前記コレクタ層に接する前記中間層において前記ディスオーダー低減領域が前記コレクタ層に接していることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記中間層が２つ以上形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
半導体基板の一方の主面からプロトン注入を行う工程と、
前記半導体基板の全体を高温にすることで前記プロトン注入による水素誘起ドナーを形成し前記半導体基板内にｎ導電型のフィールドストップ層を形成する工程と、
前記一方の主面から前記プロトン注入による飛程内を加熱して、プロトン通過領域に生成されたディスオーダーを低減しｎ導電型のディスオーダー低減領域を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項１３】
前記フィールドストップ層を形成する工程において、前記半導体基板の全体を高温にする処理が炉アニール処理であり、
前記ディスオーダー低減領域を形成する工程において、前記一方の主面から前記プロトン注入による飛程内を加熱する処理が、当該一方の主面からレーザー光を照射するレーザーアニール処理であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記プロトン注入による飛程が１５μｍ以上であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記レーザーアニール処理により前記一方の主面から少なくとも５μｍ深さまでの前記ディスオーダーを低減することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１６】
前記ディスオーダーにより前記プロトン通過領域のキャリア移動度が、前記半導体基板のうち前記プロトン通過領域以外の領域よりも低くなることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１７】
前記炉アニール処理および前記レーザーアニール処理により、前記プロトン通過領域のキャリア移動度が増加することを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項１８】
前記フィールドストップ層を形成する工程と前記ディスオーダー低減領域を形成する工程が、前記半導体基板の裏面を研削するよりも後であり裏面電極を形成するよりも前であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１９】
前記フィールドストップ層を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記ディスオーダー低減領域を形成する工程よりも前であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２０】
前記ディスオーダー低減領域を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記フィールドストップ層を形成する工程よりも前であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２１】
前記炉アニール処理の温度が、３５０℃以上で５５０℃以下であり、
前記炉アニール処理の処理時間が１時間以上で１０時間以下であることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項２２】
前記レーザーアニール処理に用いるレーザーが、ＹＡＧレーザーまたは半導体レーザーであることを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項２３】
前記プロトン注入した後で前記レーザーアニール処理の前に、前記一方の主面から前記プロトン注入による飛程より浅い表面層に不純物をイオン注入し、当該不純物を前記レーザーアニール処理で活性化する工程を含むことを特徴とする請求項１３に記載の半導体装置の製造方法。
【請求項２４】
前記プロトン注入による飛程Ｒｐの前記フィールドストップ層を形成するときのプロトンの加速エネルギーＥは、前記プロトン注入による飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、前記プロトン注入の加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとして、下記式（２）を満たすことを特徴とする請求項１２〜２３のいずれか一つに記載の半導体装置の製造方法。
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４  ・・・（２）
【請求項２５】
請求項１２〜２３のいずれか一つに記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＩＧＢＴであることを特徴とする半導体装置。
【請求項２６】
請求項１２〜２３のいずれか一つに記載の半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＦＷＤであることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＦＳ（フィールドストップ）層を有するダイオードおよびＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
電力用半導体装置として、４００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、３３００Ｖあるいはそれ以上の耐圧を有するダイオードやＩＧＢＴ等がある。これらはコンバーターやインバーター等の電力変換装置に用いられている。電力用半導体装置は、低損失、高効率および高破壊耐量という良好な電気的特性および低コストが求められている。
【０００３】
この電力用半導体装置の製造方法としては、次のような方法が提案されている。まず、半導体基板のおもて面側に拡散領域やＭＯＳ構造などを形成する。続いて、裏面側を研削して半導体基板を薄くした後に、その研削面側からプロトン注入及び熱処理することで、注入された水素原子とその周辺の複数の点欠陥などからなる複合欠陥によってドナーを形成し、高濃度のｎ型フィールドストップ層を形成するという方法である。この水素を含む複合欠陥によるドナーは、水素誘起ドナーと呼ばれる。
【０００４】
特許文献１には、プロトン注入によって照射位置に電子/正孔移動度の低下が発生することについての技術が記載されている。特許文献２は、プロトン注入後の熱処理条件を記載したものである。特許文献３には、ＩＧＢＴ作製において、プロトン注入およびアニール後、コンタクト層形成時にレーザーアニールを使うことについて記載されている。プロトンは照射後にアニールすることでキャリア濃度が回復する。特許文献４には、プロトンアニールを行う前に欠陥層を回復させることでプロトンのキャリア濃度を上げる方法が示されている。特許文献５には、あらかじめ酸素をシリコン基板に導入し、プロトンをおもて面から照射後にアニールをして裏面研削し、研削面にリンをイオン注入しＹＡＧレーザーにてアニールする方法が記載されている。また、特許文献５には、酸素の導入によりプロトン注入領域のキャリア移動度の低下を抑えるということが記載されている。特許文献６には、裏面からプロトン注入後にＹＡＧレーザーとＣＷレーザーにてアニールして、プロトンフィールドストップ層（プロトンのドナー生成層）を形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００５／０１１６２４９号明細書
【特許文献２】米国特許出願公開第２００６／０２８６７５３号明細書
【特許文献３】特開２００１−１６０５５９号公報
【特許文献４】特開２００９−０９９７０５号公報
【特許文献５】特再公表２００７−０５５３５２号公報
【特許文献６】特開２００９−１７６８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
プロトン注入により導入される欠陥は、プロトンの飛程Ｒｐ（イオン注入によって注入されたイオンが最も高濃度に存在する位置の注入面からの距離）だけでなく、注入面から飛程Ｒｐまでのプロトンの通過領域や、注入面近傍に多く残留する。この残留した欠陥は残留欠陥と呼ばれ、格子位置からの原子（この場合シリコン）のずれが大きく、また結晶格子自体の強い乱れにより、アモルファスに近い状態である。そのため、電子および正孔といったキャリアの散乱中心となってキャリア移動度を低下させて導通抵抗を増加させるほか、キャリアの発生中心となって漏れ電流を増加させる等、素子の特性不良をもたらす。
【０００７】
このように、プロトンの注入により、プロトンの注入面から飛程Ｒｐまでのプロトン通過領域に残留し、キャリア移動度の低下や漏れ電流の増加の原因となるような、結晶状態から強く乱れた欠陥を、特にディスオーダーと呼ぶ。プロトン注入時に生成した結晶欠陥を電気炉による熱処理で回復させて水素誘起ドナーを形成する方法もあるが、プロトン注入時に生成した結晶欠陥がディスオーダーを形成している場合、電気炉による熱処理だけでは、水素誘起ドナーを形成するだけでなく、プロトン通過領域のディスオーダーも残留する。そのため、キャリア移動度が低下し、漏れ電流や導通損失の増加等の特性不良をもたらす。
【０００８】
特許文献３に記載されているように、プロトン注入後に、プロトン注入面とは反対のＭＯＳゲート形成面側を冷却しながらプロトン注入面をレーザーでアニールする方法もあるが、残留するディスオーダーとその素子特性への影響についての議論はされていない。
【０００９】
特許文献４に記載されているように、プロトン注入後、アニールをおこなう前にプロトンの外方拡散を抑制する為に、注入面に対して電子線加熱あるいはレーザー加熱をもちいて結晶欠陥を回復させる方法もあるが、残留したディスオーダーとその素子特性への影響については議論されていない。
【００１０】
特許文献５のように、あらかじめシリコン基板に高濃度の酸素を導入する場合、高温（１０００℃以上）による酸素の拡散工程が必要になる。そのため、工程数が増加するほか、酸素誘起欠陥（ＯＳＦ）の発生などの課題も生じ得る。
【００１１】
特許文献６では、２種類の波長によるレーザー照射により、プロトン注入面から３０μｍまで欠陥を回復させてキャリアライフタイムを高く維持させているが、プロトン通過領域のディスオーダーの残留については議論がなされていない。また、異なる波長のレーザーを組み合わせても、深さ方向には必ず温度分布が生じるので、任意の深さで安定的に水素誘起ドナーを形成することと、注入面近傍および通過領域のディスオーダーを低減することを両立させるのは難しい。さらに、異なる２つの波長のレーザーを照射するには、それぞれ別個にレーザー光源とレーザー照射設備が必要となり、コスト増が避けられない。
【００１２】
特に、注入するプロトンの注入面からの飛程Ｒｐが１５μｍを超える場合において、特許文献６の方法では、注入面近傍および通過領域のディスオーダー低減が十分ではないことが分かった。図６は、従来の方法で製作した半導体装置のキャリア濃度分布を飛程ごとに比較した特性図である。具体的には、図６において、プロトン注入の飛程Ｒｐが１５μｍ前後のキャリア濃度分布について、特許文献６に記載の方法で試料を形成し、飛程Ｒｐごとに比較した。（ａ）は飛程Ｒｐが５０μｍ、（ｂ）は飛程Ｒｐが２０μｍ、（ｃ）は飛程Ｒｐが１０μｍである。（ｃ）の飛程Ｒｐ＝１０μｍの場合は、注入面近傍（深さが０〜５μｍ）および通過領域のキャリア濃度が、シリコン基板の濃度１×１０14（／ｃｍ3）よりも高くなっており、ディスオーダーは十分低減されている。一方、（ｂ）の飛程Ｒｐ＝２０μｍと（ａ）の飛程Ｒｐ＝５０μｍでは、注入面近傍および通過領域のキャリア濃度が大きく低下しており、ディスオーダーが低減されていないことがわかる。このようにディスオーダーが残留すると、素子の漏れ電流や導通損失が高くなってしまう。このため、プロトン注入の飛程Ｒｐが１５μｍを超える場合、ディスオーダーを低減する新たな方法の検討が必要である。
【００１３】
この発明の目的は、前記の課題を解決して、所定の深さにｎ型フィールドストップ層を形成し、プロトン注入により生成されるディスオーダーを低減し、キャリア移動度の低下、損失の増加や発生中心による漏れ電流の増加といった電気的特性の不良を改善できる、安定で安価な半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。ｎ導電型のドリフト層となる半導体基板の第１の主面の表面層に、当該ドリフト層よりも高濃度のｐ導電型のベース層が設けられている。また、前記ベース層の内部に、当該ベース層よりも高濃度のｎ導電型のエミッタ層が設けられている。前記ベース層、前記エミッタ層および前記ドリフト層に接するようにゲート絶縁膜が設けられている。前記ゲート絶縁膜の表面に、前記ベース層、前記エミッタ層および前記ドリフト層に対向するようにゲート電極が設けられている。前記エミッタ層および前記ベース層の表面に、層間絶縁膜によって前記ゲート電極と絶縁されたエミッタ電極が設けられている。前記半導体基板の第２の主面の表面に、ｐ導電型のコレクタ層が設けられている。また、前記ドリフト層と前記コレクタ層との間に、前記ドリフト層よりも高濃度のｎ導電型のフィールドストップ層と、当該フィールドストップ層よりも低濃度のｎ導電型のディスオーダー低減領域と、の２層を対とするｎ導電型の中間層を、少なくとも１つ有している。
【００１５】
また、この発明にかかる半導体装置は、上述した発明において、前記フィールドストップ層が水素誘起ドナーを有することを特徴とする。
【００１６】
また、この発明にかかる半導体装置は、上述した発明において、前記ディスオーダー低減領域のキャリア移動度が、前記ドリフト層のキャリア移動度よりも低いことを特徴とする。
【００１７】
また、この発明にかかる半導体装置は、上述した発明において、前記ディスオーダー低減領域におけるキャリア移動度の最小値が、結晶状態の当該キャリア移動度の２０％以上であることを特徴とする。
【００１８】
また、この発明にかかる半導体装置は、上述した発明において、前記ディスオーダー低減領域のドーピング濃度は前記ドリフト層の濃度以上であることを特徴とする。
【００１９】
また、この発明にかかる半導体装置は、上述した発明において、前記ディスオーダー低減領域は、水素のイオン注入によって導入されたディスオーダーが残留した残留ディスオーダーを有することを特徴とする。
【００２０】
また、この発明にかかる半導体装置は、上述した発明において、前記残留ディスオーダーは、前記水素のイオン注入によって導入されたディスオーダーが熱処理により低減されてなることを特徴とする。
【００２１】
また、この発明にかかる半導体装置は、上述した発明において、前記ドリフト層を挟んで前記ベース層に隣接する前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さが、１５μｍよりも深いことを特徴とする。
【００２２】
また、この発明にかかる半導体装置は、上述した発明において、ｑを電荷素量、Ｎdを前記ドリフト層の平均濃度、εSを前記半導体基板の誘電率、Ｖrateを定格電圧、ＪFを定格電流密度、ｖsatをキャリアの速度が所定の電界強度で飽和した飽和速度として、距離指標Ｌが下記式（１）で表わされ、前記ドリフト層を挟んで前記ベース層に隣接する前記フィールドストップ層のキャリア濃度が最大濃度となる位置の前記第２の主面からの深さをＸとし、前記半導体基板の厚さをＷ０として、Ｘ＝Ｗ０−γＬであり、γは０．２以上１．５以下であることを特徴とする。
【００２３】
【数１】
2013108911.tif 000021
【００２４】
また、この発明にかかる半導体装置は、上述した発明において、前記ドリフト層に接する前記中間層において前記フィールドストップ層が前記ドリフト層に接しており、前記コレクタ層に接する前記中間層において前記ディスオーダー低減領域が前記コレクタ層に接していることを特徴とする。
【００２５】
また、この発明にかかる半導体装置は、上述した発明において、前記中間層が２つ以上形成されていることを特徴とする。
【００２６】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体基板の一方の主面からプロトン注入を行う。つぎに、前記半導体基板の全体を高温にすることで前記プロトン注入による水素誘起ドナーを形成し前記半導体基板内にｎ導電型のフィールドストップ層を形成する。そして、前記一方の主面から前記プロトン注入による飛程内を加熱して、プロトン通過領域に生成されたディスオーダーを低減しｎ導電型のディスオーダー低減領域を形成する。
【００２７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記フィールドストップ層を形成する工程において、前記半導体基板の全体を高温にする処理が炉アニール処理であり、前記ディスオーダー低減領域を形成する工程において、前記一方の主面から前記プロトン注入による飛程内を加熱する処理が、当該一方の主面からレーザー光を照射するレーザーアニール処理であることを特徴とする。
【００２８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン注入による飛程が１５μｍ以上であることを特徴とする。
【００２９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記レーザーアニール処理により前記一方の主面から少なくとも５μｍ深さまでの前記ディスオーダーを低減することを特徴とする。
【００３０】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ディスオーダーにより前記プロトン通過領域のキャリア移動度が、前記半導体基板のうち前記プロトン通過領域以外の領域よりも低くなることを特徴とする。
【００３１】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記炉アニール処理および前記レーザーアニール処理により、前記プロトン通過領域のキャリア移動度が増加することを特徴とする。
【００３２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記フィールドストップ層を形成する工程と前記ディスオーダー低減領域を形成する工程が、前記半導体基板の裏面を研削するよりも後であり裏面電極を形成するよりも前であることを特徴とする。
【００３３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記フィールドストップ層を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記ディスオーダー低減領域を形成する工程よりも前であることを特徴とする。
【００３４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記ディスオーダー低減領域を形成する工程が、前記プロトン注入を行う工程よりも後であり、前記フィールドストップ層を形成する工程よりも前であることを特徴とする。
【００３５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記炉アニール処理の温度が、３５０℃以上で５５０℃以下であり、前記炉アニール処理の処理時間が１時間以上で１０時間以下であることを特徴とする。
【００３６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記レーザーアニール処理に用いるレーザーが、ＹＡＧレーザーまたは半導体レーザーであることを特徴とする。
【００３７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン注入した後で前記レーザーアニール処理の前に、前記一方の主面から前記プロトン注入による飛程より浅い表面層に不純物をイオン注入し、当該不純物を前記レーザーアニール処理で活性化する工程を含むことを特徴とする。
【００３８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記プロトン注入による飛程Ｒｐの前記フィールドストップ層を形成するときのプロトンの加速エネルギーＥは、前記プロトン注入による飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、前記プロトン注入の加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとして、下記式（２）を満たすことを特徴とする。
【００３９】
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４  ・・・（２）
【００４０】
また、この発明にかかる半導体装置は、上述した半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＩＧＢＴであることを特徴とする。
【００４１】
また、この発明にかかる半導体装置は、上述した半導体装置の製造方法を用いて作製される半導体装置が、前記フィールドストップ層を有するＦＷＤであることを特徴とする。
【発明の効果】
【００４２】
この発明によれば、プロトン注入した後、炉アニール処理により水素誘起ドナーを形成してｎ型フィールドストップ層を形成することができる。また、レーザーアニール処理によりプロトン通過領域に生成したディスオーダーを低減させ、ディスオーダー低減領域を形成することができる。このディスオーダー低減領域を形成することで半導体装置の導通抵抗の増加や漏れ電流の増加などの電気的特性不良を改善できる。その結果、安定で安価な半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００４３】
【図１】図１は、この発明の実施例１にかかる半導体装置（ＩＧＢＴ１００）の製造方法を示すプロセスフロー図である。
【図２】図２は、レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイル１２、１３である。
【図３】図３は、図１のプロセスフローで製作したＩＧＢＴ１００の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。
【図４】図４は、この発明の実施例２にかかる半導体装置の製造方法を示すプロセスフロー図である。
【図５】図５は、この発明の実施例３にかかる半導体装置（ＩＧＢＴ１００）の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。
【図６】図６は、従来の方法で製作した半導体装置のキャリア濃度分布を飛程ごとに比較した特性図である。
【図７】図７は、電圧波形が振動を始める閾値電圧について示す特性図である。
【図８】図８は、一般的なＩＧＢＴのターンオフ発振波形である。
【図９】図９は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。
【図１０】図１０は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。
【図１１】図１１は、プロトン注入の飛程が１５μｍ前後のキャリア濃度分布について、炉アニールのみで試料を形成し、飛程ごとに比較したグラフである。
【図１２】図１２は、本発明にかかるＩＧＢＴの断面図である。
【図１３】図１３は、本発明にかかるダイオードの断面図である。
【発明を実施するための形態】
【００４４】
以下に添付図面を参照して、この発明にかかる半導体装置およびその製造方法の好適な実施例を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。すなわち、ｎは導電型がｎ型、ｐは導電型がｐ型を示す。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００４５】
＜実施例１＞
図１は、この発明の実施例１にかかる半導体装置（ＩＧＢＴ１００）の製造方法を示すプロセスフロー図である。図３は、図１のプロセスフローで製作したＩＧＢＴ１００の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。図１のプロセスフローおよび図３（ａ）の要部断面図を参照して、この発明の実施例１にかかる半導体装置の製造方法について説明する。
【００４６】
まず、図１（ａ）のおもて面形成工程において、ｎ半導体基板（ウェハ）１１の一方の主面（おもて面１１ａ）にｐベース層２２、ｎエミッタ層２、ゲート絶縁膜２３、ゲート電極２４、層間絶縁膜２８などからなるＭＯＳゲート構造を形成する。但し、ｎエミッタ層２はｐベース層２２内に形成される。ＭＯＳゲート構造の構成については後述する。
【００４７】
つぎに、図１（ｂ）のおもて面電極工程において、ｐベース層２２とｎエミッタ層２の両表面に共通に導電接触する金属膜でおもて面電極となるエミッタ電極２５を形成する。エミッタ電極２５を構成する金属は、例えばＡｌ（アルミニウム），Ａｌ−Ｓｉ（シリコン），Ａｌ−Ｃｕ（銅）などのＡｌ合金やＣｕ，Ａｕ（金），Ｎｉ（ニッケル）などである。
【００４８】
つぎに、図１（ｃ）の表面保護膜形成工程において、おもて面１１ａを保護する表面保護膜を形成する。表面保護膜は保護テープやフォトレジスト、ポリイミドで形成される。つぎに、図１（ｄ）の裏面研削工程において、ｎ半導体基板１１（ｎドリフト層１）を、耐圧との関係で決まる所要の厚さに減ずるために、裏面１１ｂ側を研削（バックグラインド）する。
【００４９】
つぎに、図１（ｅ）のプロトン注入工程において、裏面１１ｂ側からプロトン注入１６を行う。このプロトン注入１６の照射エネルギーを選択することで所定の深さにｎ型フィールドストップ層３を形成することができる。注入するプロトンの裏面１１ｂ（研削面）からの飛程Ｒｐは、１５μｍよりも深く、素子の定格電圧に応じてさらに深い場合（２０〜４００μｍ）もある。注入するプロトンの裏面１１ｂ（研削面）からの飛程Ｒｐは、具体的には、例えば２０〜６０μｍである。裏面１１ｂから最も深く形成するＦＳ層の定格電圧に応じた深さについては、後述する。
【００５０】
つぎに、図１（ｆ）の炉アニール処理工程において、炉アニール処理を行って、プロトンのドナー化によりｎ型フィールドストップ層３を形成する。この炉アニール処理とは、一定の温度の電気炉などの恒温炉にウェハを入れて熱処理することであり、ウェハ全体が加熱される。炉アニール処理の処理温度は３５０℃〜５５０℃の範囲で、時間は１時間〜１０時間の範囲で行う。この温度範囲では、プロトンの飛程Ｒｐおよびプロトン通過領域１４には結晶欠陥が残留し、プロトン注入１６による水素誘起ドナーの形成が促進される。この炉アニールのほかに、ランプアニールなどを用いてウェハ全体を加熱しても構わない。一方、この温度範囲では、プロトン通過領域１４（プロトンの注入面から飛程Ｒｐまでの間の領域）には、プロトン注入１６によって導入されたディスオーダーも残留し、ディスオーダー領域１５が形成される。この残留したディスオーダーが、キャリアの移動度の低下、あるいは漏れ電流の原因となるキャリアの発生中心となる。
【００５１】
つぎに、図１（ｇ）のボロン注入工程において、裏面１１ｂ側にボロンのイオン注入を行う。このボロンのイオン注入はプロトンの飛程（Ｒｐ）より浅くなるように裏面１１ｂの表面層に行う。
【００５２】
つぎに、図１（ｈ）のレーザーアニール工程において、プロトン注入１６した裏面１１ｂ側からレーザー光を照射して、前記の炉アニールで残留したディスオーダーを低減させてｎ型ディスオーダー低減領域１８を形成するとともに、裏面１１ｂの浅い箇所に注入されたボロンを活性化させてｐコレクタ層４を形成する。このレーザーアニール処理は、例えば、ＹＡＧレーザーを使用して、裏面１１ｂから照射されたプロトンの飛程Ｒｐ以内を加熱して行う。レーザー光のパルス幅（半値幅）は、例えば、３００ｎｓ〜８００ｎｓの範囲であり、同一箇所に、例えば、数回程度のレーザー照射を行う。この照射箇所のシリコンの温度は３０００℃程度になるが昇温時間および降温時間は極めて短時間（１０ｎｓ〜１μｓのオーダー）である。
【００５３】
レーザー光の浸透深さはプロトンの浸透深さ（飛程Ｒｐ）以内にする。具体的にはプロトンによるドナー生成濃度（キャリア濃度）のピークを持つ山（凸部）の裏面１１ｂ側の裾（ｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａ）の位置からプロトン注入面（裏面１１ｂ）までの間（プロトン通過領域１４の一部）になるようにレーザー光の波長を選定する。レーザー光の波長は、１０μｍ〜１０００μｍの範囲が好ましい。こうすることでｎ型ディスオーダー低減領域１８の形成とボロンの活性化とを同時に効率よく行うことができる。また、レーザー光の照射箇所の温度を１０００℃以上にすることで、ｎ型ディスオーダー低減領域１８を効率的に形成することができる。好ましくは、この温度を２０００℃以上でありかつＳｉの沸点（３２６６℃）以下に抑えるとよい。特に、シリコンの融点を超えないようにすることで、レーザー照射後の照射面のアブレーション（面荒れ）を抑えることができる。また、レーザーアニール処理の代わりにランプアニール処理を行ってもよい。以上の工程により、プロトン注入面と飛程（Ｒｐ）の間に、ｎ型ディスオーダー低減領域１８を形成することが可能となる。
【００５４】
つぎに、図１（ｉ）の裏面電極形成工程において、ｐコレクタ層４の表面に導電接触するコレクタ電極（不図示）を真空スパッタなどで形成する。これで本発明に係るＩＧＢＴ１００が完成する。このスパッタを行った後、必要に応じてメタルアニール処理を行う場合もある。このように、本実施例の製造方法のポイントは、炉アニール処理と、レーザーアニール処理のいずれも行うことである。この方法の効果について、以下に説明する。
【００５５】
図１１は、プロトン注入の飛程Ｒｐが１５μｍ前後のキャリア濃度分布について、炉アニールのみで試料を形成し、飛程Ｒｐごとに比較したグラフである。（ａ）は飛程Ｒｐが５０μｍ、（ｂ）は飛程Ｒｐが２０μｍ、（ｃ）は飛程Ｒｐが１０μｍである。炉アニール温度は、４００℃である。図１１のように、いずれの飛程Ｒｐにおいても、炉アニールのみの場合は、注入面から５μｍ程度のキャリア濃度が大きく低下している。すなわち、炉アニールのみの場合は注入面から５μｍ程度のディスオーダーが残留しており、炉アニールだけの場合でも、注入面近傍領域のキャリア移動度の回復は難しいことが分かった。
【００５６】
前記したように、プロトンのドナー化のための炉アニール処理を行った後、レーザーアニール処理を行うと、水素誘起ドナーの効率的な形成とともに、炉アニールで残留したディスオーダーが低減し、ｎ型ディスオーダー低減領域１８を形成することができる。一方、前記の炉アニール処理のみではディスオーダーの低減は不十分となり、また、レーザーアニール処理のみでは水素誘起ドナーの形成が不十分となる。レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイルについて検証した結果を図２に示す。
【００５７】
図２は、レーザーアニール処理がありとなしの場合のｎ型フィールドストップ層３付近のキャリア濃度プロファイル１２、１３である。シリコン基板にプロトン注入した後、炉アニール処理（ここでは４００℃）をする。その後、炉アニールで残留したディスオーダーをレーザーアニール処理により低減し、ｎ型ディスオーダー低減領域１８を形成する。図２のキャリア濃度プロファイル１２は、ｎ型ディスオーダー低減領域１８を形成した後のプロファイルである。比較のために、レーザーアニール処理をしないでディスオーダーが残留した場合のキャリア濃度プロファイル１３も点線で示した。プロトンの飛程Ｒｐは２５μｍで、対応するプロトンの加速エネルギーは１．３５ＭｅＶである。レーザーアニール処理のエネルギー密度は２．８Ｊ／ｃｍ2である。
【００５８】
レーザーアニール処理をしない場合のキャリア濃度プロファイル１３では、プロトンの飛程１７（Ｒｐ）となるピーク（山）の裏面１１ｂ側の裾（すなわちｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａ）からプロトン注入面（裏面１１ｂ）までの間（プロトン通過領域１４の一部）に相当する領域に、ディスオーダー領域１５が広がっている。ピーク（山）の裏面１１ｂ側の裾の端部３ａは、注入面から約５μｍの深さである。このディスオーダー領域１５があると、その領域では電子と正孔との移動度が低下するため、ディスオーダー領域１５のキャリア濃度が、見かけ上低下（高抵抗層化）しているように見える。また、ディスオーダーがキャリアの発生中心となり、電圧印加時の漏れ電流が増加する。
【００５９】
一方、レーザーアニール処理ありの場合のキャリア濃度プロファイル１２では、プロトン通過領域１４のうち、注入面（裏面１１ｂ）からｎ型フィールドストップ層３の裏面１１ｂ側の端部３ａまでの間のキャリア濃度が、飛程１７より深いシリコン基板の濃度と概ね一致している。すなわち、炉アニール処理だけではプロトン通過領域１４に残留していたディスオーダーが、レーザーアニール処理と炉アニール処理の両方を行うことによって低減されたことを示す。このようにディスオーダーが低減された領域を、ｎ型ディスオーダー低減領域１８と呼ぶ。また、１つのｎ型フィールドストップ層３と注入面側に隣接する１つのｎ型ディスオーダー低減領域１８の対をｎ型中間層２７と呼ぶ。
【００６０】
次に、レーザーアニール処理ありの場合のキャリア濃度プロファイル１２におけるｎ型ディスオーダー低減領域１８と、レーザーアニール処理無しの場合のキャリア濃度プロファイル１３におけるディスオーダー領域１５との相違について、説明する。図２では、前述のように、ディスオーダー領域１５は見かけ上キャリア濃度が低下した状態として表されている。すなわち、図２の点線で示すレーザーアニール処理なしの場合のキャリア濃度プロファイル１３では、ｎ型フィールドストップ層３が形成されている手前（裏面側からｎ型フィールドストップ層３よりも浅い）のディスオーダー領域１５で、キャリア濃度が見かけ上低く見えている。この見かけ上のキャリア濃度の低下は、周知の広がり抵抗測定法（ＳＲ法）によって測定した広がり抵抗から比抵抗を算出し、さらにキャリア濃度に換算するときの換算方法に起因する。すなわち、結晶格子が乱れたディスオーダー領域１５では、電子や正孔が強い乱れにより散乱されるため、これらキャリアの移動度が低下する。
【００６１】
一般には、測定装置ではキャリア移動度の値には結晶状態での理論値が設定されているため、キャリア濃度の算出が、次のようにディスオーダー領域１５によるキャリアの移動度の低下に影響される。例えば室温（３００Ｋ程度）におけるシリコンの電子の移動度は１３６０（ｃｍ2／Ｖ・ｓ）であり、正孔の移動度は４９５（ｃｍ2／Ｖ・ｓ）である。広がり抵抗から比抵抗への換算にはキャリアの移動度は寄与しないが、比抵抗からキャリア濃度への換算式は、キャリア濃度をＮ（ｃｍ-3）、比抵抗をρ（Ω・ｃｍ）として、ρ＝１／（μ・ｑ・Ｎ）で表される。但し、μは電子もしくは正孔の移動度（ｃｍ2／Ｖ・ｓ）、ｑは素電荷（１．６×１０-19Ｃ）である。この換算式において、比抵抗ρがある一定値ρ0のとき、本来は低下した移動度を代入するべきところにそれより値の大きな結晶状態の理想移動度の値を代入すると、比抵抗ρ0は一定値であるから、キャリア濃度Ｎは小さく算出される。これが、見かけ上のキャリア濃度の低下として図２のレーザーアニール処理なしの場合のキャリア濃度プロファイル１３に現れているのである。したがって、本発明のように、裏面１１ｂ側のプロトン通過領域１４に存在するディスオーダー領域１５のディスオーダーをレーザーアニール処理で低減し、ｎ型ディスオーダー低減領域１８を形成することで、漏れ電流などの電気的特性が改善される。
【００６２】
以上より、水素誘起ドナーのドナー生成率を高めるためには炉アニール処理が必要となり、一方プロトン通過領域１４に残留したディスオーダーを低減してｎ型ディスオーダー低減領域１８を形成するためには炉アニール処理に加えレーザーアニール処理が必要となるのである。なお、炉アニール処理の温度が高すぎると、プロトン注入で生成したディスオーダー低減は早まるが、プロトンによる水素誘起ドナーの形成で必要となる結晶欠陥量が不足するようになり、その結果、ドナー生成率が低下してしまう。そのため、炉アニール処理は前記した温度範囲と処理時間範囲で行うのがよい。
【００６３】
また、レーザーアニール処理におけるエネルギー密度についても、高すぎるとアブレーションが生じて、裏面に荒れが生じる。ｐコレクタ層のｐｎ接合面は平坦が好ましく、荒れが生じると荒れの形状に応じたｐｎ接合面となる。一方、低すぎれば注入面近傍（注入面〜深さ５μｍ）のディスオーダーが十分除去できず、残留してキャリア移動度が低い状態となる。発明者らが鋭意研究を重ねた結果、レーザーアニールにおけるレーザー照射面のエネルギー密度の合計は、１Ｊ／ｃｍ2以上４Ｊ／ｃｍ2以下が好ましいことを見出した。
【００６４】
ｎ型ディスオーダー低減領域１８におけるキャリア移動度が少なくともどの程度まで回復すべきか、については、図２より検討できる。図２の場合、ｎ半導体基板１１のキャリア濃度は約６×１０13（／ｃｍ3）である。これに対して、レーザーアニール処理ありの場合は、注入面から５μｍの間（プロトン通過領域の一部）のキャリア濃度が約５×１０12（／ｃｍ3）であり、基板濃度の８３％まで回復している。これは、すなわちキャリア移動度が結晶理論値の約８３％まで回復していることを示す。一方、レーザーアニール処理なし（炉アニール処理のみ）の場合は、最もキャリア濃度が低い注入面で、約１．２×１０13（／ｃｍ3）であり、およそ２０％まで低下している。導通損失（ＩＧＢＴの飽和電圧ＶCE（ｓａｔ））の低下具合によるが、ｎ型ディスオーダー低減領域１８におけるキャリア移動度の最小値が結晶状態の理論値に対して２０％以上、好ましくは５０％以上であれば、キャリア移動度が低下しない場合の導通損失に比べてその影響は十分無視できる程度となる。なお、ｎ型ディスオーダー低減領域１８におけるキャリア移動度の最小値の上限が、結晶状態の理論値に対して１００％となることが好ましいのは、言うまでもない。
【００６５】
炉アニール処理の温度は、３５０℃以上５５０℃以下が好ましい。３５０℃より低い温度の場合は、注入面から飛程Ｒｐまでのプロトン注入領域全体でディスオーダーが残留し、キャリア移動度の最小値は１０％を下回るようになる。一方、５５０℃以上の温度では、水素誘起ドナーそのものが消失する。より好ましくは、３８０℃以上４５０℃以下、さらに好ましくは４００℃以上４２０℃以下であれば、水素誘起ドナーの形成とキャリア移動度低下の抑制とを両方達成することができる。
【００６６】
また、ｎ型ディスオーダー低減領域１８のキャリア濃度は、ｎ型フィールドストップ層３の濃度よりも低い範囲でｎ半導体基板１１の濃度よりも高濃度となることがある。これは、プロトン通過領域１４に残留する水素イオンが、周辺の点欠陥と複合欠陥を形成するためである。この場合も、プロトン通過領域１４の濃度がｎ半導体基板１１の濃度と同じかそれよりも高濃度であれば、ディスオーダーが低減されたｎ型ディスオーダー低減領域１８ということができる。
【００６７】
図１のプロセスフローで製作したＩＧＢＴ１００について、図３を参照して詳細に説明する。前記したように、ｎ半導体基板１１のおもて面１１ａにｐベース層２２を形成し、ｐベース層２２の表面層にｎエミッタ層２を形成する。ｎエミッタ層２とｎ半導体基板１１に挟まれたｐベース層２２上にゲート絶縁膜２３を介してゲート電極２４を形成する。このゲート電極２４、ゲート絶縁膜２３、ｎ半導体基板１１およびｎエミッタ層２でＭＯＳゲート構造が構成される。ゲート電極２４上に層間絶縁膜２８を形成し、この層間絶縁膜２８上にｎエミッタ層２およびｐベース層２２に導電接触するエミッタ電極２５が形成される。
【００６８】
ｎ半導体基板１１の裏面１１ｂにｎ半導体基板１１より高いキャリア濃度のｎ型フィールドストップ層３をプロトン注入と炉アニールにより形成する。このｎ型フィールドストップ層３より浅い箇所にボロンのイオン注入とディスオーダー低減のためのレーザーアニール処理により、ｐコレクタ層４とｎ型ディスオーダー低減領域１８を形成する。このｐコレクタ層４上にコレクタ電極（不図示）を形成してＩＧＢＴ１００が完成する。尚、ｎ型フィールドストップ層３からｐベース層２２までの間のｎ半導体基板１１が、主電流が流れ主耐圧を維持するｎドリフト層１である。このように形成したＩＧＢＴ１００の断面図は、図１２に示すようになる。図１２は、本発明にかかるＩＧＢＴの断面図である。なお、ｐコレクタ層４とｎ型ディスオーダー低減領域１８との間に、ｎ型フィールドストップ層３よりは高濃度でｐコレクタ層４よりは低濃度のリークストップ層３２を形成しておいてもよい。このリークストップ層３２は、例えばリンのイオン注入で形成する。
【００６９】
このＩＧＢＴ１００のｎ型フィールドストップ層３は、前記したように、裏面１１ｂからプロトン注入１６し、炉アニール処理によって適度に結晶欠陥を残すことでプロトンのドナー化を行って形成される。また、プロトン通過領域１４に形成されたディスオーダーの低減によるｎ型ディスオーダー低減領域１８の形成は、裏面１１ｂからレーザー光を照射するレーザーアニール処理により効率的に行われる。図３に示すＩＧＢＴ１００と図１２に示すＩＧＢＴ１００とではＭＯＳゲート構造の構成が異なって図示されているが（図３ではプレーナゲート構造、図１２ではトレンチゲート構造）、裏面１１ｂ側にｎ型フィールドストップ層３およびｎ型ディスオーダー低減領域１８との対であるｎ型中間層２７が形成されていれば同様の効果を奏する。図１２に示すように２つ以上のｎ型中間層２７を有することについては後述する。なお、図１２においても、図３と同様に符号２２をｐベース層とし、符号２３をゲート絶縁膜とし、符号２４をゲート電極とし、符号２５をエミッタ電極とし、符号２８を層間絶縁膜としている。また、符号３３はコレクタ電極である。
【００７０】
＜実施例２＞
実施例２にかかる半導体装置について説明する。図４は、この発明の実施例２にかかる半導体装置の製造方法を示すプロセスフロー図である。
【００７１】
実施例１との違いは、プロトン注入に続いてボロン注入し（図４（ｅ）の工程）、その後でレーザーアニール処理（図４（ｆ）の工程）とそれに続く炉アニール処理（図４（ｇ）の工程）を行う点である。この場合、先に行うレーザーアニール処理では、プロトン注入１６で生成したプロトン通過領域１４にｎ型ディスオーダー低減領域１８を形成すると同時に、ボロンを活性化してｐコレクタ層４を形成する。また、後工程で行う炉アニール処理では、プロトンのドナー化を行いｎ型フィールドストップ層３を形成する。この場合も実施例１と同様にレーザーアニール処理と炉アニール処理とを組み合わせることで、ｎ型ディスオーダー低減領域１８を形成し、ドナー生成率を高めてｎ型フィールドストップ層３を形成することができる。ｎ型ディスオーダー低減領域を形成することで半導体装置の漏れ電流などの電気的特性を改善できる。
【００７２】
また、図１のプロセスフローでは、図３に示すプロトン注入面（裏面１１ｂ）に対して反対側のおもて面１１ａを保護膜で被覆し、プロトン注入１６後にこの保護膜を除去して炉アニールを行う。続いて、再度ボロンのイオン注入のための保護膜として２度目の保護膜を被覆してレーザーアニールを行う。すなわち保護膜の被覆が２回必要になる。それに対して、図４のプロセスフローでは、レーザーアニール処理後に１回の保護膜除去でよいため、製造コストを図１のプロセスフローの場合より低減できる。
【００７３】
尚、図４のプロセスフローで製作した半導体装置（ＩＧＢＴ１００）も図３と同じ構成となる。
【００７４】
＜実施例３＞
実施例３にかかる半導体装置について説明する。実施例３は、ｎ型フィールドストップ層３とｎ型ディスオーダー低減領域１８との対であるｎ型中間層２７を１つ以上、例えば本実施例のように３つ形成した場合のＩＧＢＴである。図５は、この発明の実施例３にかかる半導体装置（ＩＧＢＴ１００）の要部断面図（ａ）とｎ型フィールドストップ層３付近のキャリア濃度プロファイル（ｂ）の図である。このように複数のｎ型中間層２７を形成することで、ターンオフにおける空乏層の広がりを緩和することができるので、スイッチング時（ターンオフ時）の発振現象を抑制することができる。
【００７５】
＜実施例４＞
次に、実施例４として、本発明の半導体装置の製造方法において複数回のプロトン照射における１段目のプロトンピーク位置の好ましい位置について説明する。
【００７６】
図８は、一般的なＩＧＢＴのターンオフ発振波形である。コレクタ電流が定格電流の１／１０以下の場合、蓄積キャリアが少ないために、ターンオフが終わる手前で発振することがある。コレクタ電流をある値に固定して、異なる電源電圧ＶCCにてＩＧＢＴをターンオフさせる。このとき、電源電圧ＶCCがある所定の値を超えると、コレクタ・エミッタ間電圧波形において、通常のオーバーシュート電圧のピーク値を超えた後に、付加的なオーバーシュートが発生するようになる。そして、この付加的なオーバーシュート（電圧）がトリガーとなり、以降の波形が振動する。電源電圧ＶCCがこの所定の値をさらに超えると、付加的なオーバーシュート電圧がさらに増加し、以降の振動の振幅も増加する。このように、電圧波形が振動を始める閾値電圧を発振開始閾値ＶRROと呼ぶ。このＶRROが高ければ高いほど、ＩＧＢＴはターンオフ時に発振しないことを示すので好ましい。
【００７７】
発振開始閾値ＶRROは、ＩＧＢＴのｐベース層とｎドリフト層との間のｐｎ接合からｎドリフト層を広がる空乏層（厳密には、正孔が存在するので空間電荷領域）が、複数のプロトンピークのうち最初に達する１段目（最もｐベース層側）のプロトンピークの位置に依存する。その理由は、次のとおりである。ターンオフ時に空乏層がｐベース層とｎドリフト層との間のｐｎ接合からｎドリフト層を広がるときに、空乏層端が１つ目（最もｐベース層側）のＦＳ層（フィールドストップ層）に達することでその広がりが抑えられ、蓄積キャリアの掃き出しが弱まる。その結果、キャリアの枯渇が抑制され、発振が抑えられる。
【００７８】
ターンオフ時の空乏層は、ｐベース層とｎドリフト層との間のｐｎ接合（以下、単にｐｎ接合とする）からコレクタ電極に向かって深さ方向に沿って広がる。このため、空乏層端が最初に達するＦＳ層のピーク位置は、ｐｎ接合に最も近いＦＳ層となる。そこで、ｎ半導体基板１１の厚さ（エミッタ電極とコレクタ電極とに挟まれた部分の厚さ）をＷ０、空乏層端が最初に達するＦＳ層のピーク位置の、コレクタ電極とｎ半導体基板１１の裏面との界面からの深さ（以下、裏面からの距離とする）をＸとする。ここで、距離指標Ｌを導入する。距離指標Ｌは、下記の（１）式であらわされる。
【００７９】
【数１】
2013108911.tif 000022
【００８０】
上記（１）式に示す距離指標Ｌは、ターンオフ時に、増加するコレクタ・エミッタ間電圧ＶCEが電源電圧ＶCCに一致するときに、ｐｎ接合からｎドリフト層１に広がる空乏層（正しくは空間電荷領域）の端部（空乏層端）の、ｐｎ接合からの距離を示す指標である。平方根の内部の分数の中で、分母はターンオフ時の空間電荷領域（空乏層）の空間電荷密度を示している。周知のポアソンの式は、ｄｉｖＥ＝ρ／εで表され、Ｅは電界強度、ρは空間電荷密度でρ＝ｑ（ｐ−ｎ＋Ｎd−Ｎa）である。ｑは電荷素量、ｐは正孔濃度、ｎは電子濃度、Ｎdはドナー濃度、Ｎaはアクセプタ濃度、εSは半導体の誘電率である。特にドナー濃度Ｎdは、ｎドリフト層を深さ方向に積分し、積分した区間の距離で割った平均濃度とする。図１３（ｂ）のネットドーピング濃度とは、Ｎd−Ｎaの正味のドーピング濃度のことであり、軸はＮd−Ｎaの絶対値で示している。
【００８１】
この空間電荷密度ρは、ターンオフ時に空間電荷領域（空乏層）を駆け抜ける正孔の濃度ｐとｎドリフト層の平均的なドナー濃度Ｎdで記述され、電子濃度はこれらよりも無視できるほど低く、アクセプタが存在しないため、ρ≒ｑ（ｐ＋Ｎd）と表すことができる。このときの正孔濃度ｐは、ＩＧＢＴの遮断電流によって決まり、特に素子の定格電流密度が通電している状況を想定するため、ｐ＝ＪF／（ｑｖsat）で表され、ＪFは素子の定格電流密度、ｖsatはキャリアの速度が所定の電界強度で飽和した飽和速度である。
【００８２】
上記ポアソンの式を距離ｘで２回積分し、電圧ＶとしてＥ＝−ｇｒａｄＶ（周知の電界Ｅと電圧Ｖとの関係）であるため、境界条件を適当にとれば、Ｖ＝（１／２）（ρ／ε）ｘ2となる。この電圧Ｖが、定格電圧Ｖrateの１／２としたときに得られる空間電荷領域の長さｘを、上記の距離指標Ｌとしているのである。その理由は、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧）を、定格電圧の半値程度とするためである。ＦＳ層は、ドーピング濃度をｎドリフト層よりも高濃度とすることで、ターンオフ時に広がる空間電荷領域の伸びを、ＦＳ層において広がり難くする機能を有する。ＩＧＢＴのコレクタ電流がＭＯＳゲートのオフにより遮断電流から減少を始めるときに、空乏層が最初に達するＦＳ層のピーク位置が、ちょうどこの空間電荷領域の長さにあれば、蓄積キャリアがｎドリフト層に残存した状態で、空間電荷領域の伸びを抑えることができるので、残存キャリアの掃出しが抑えられる。
【００８３】
実際のターンオフ動作は、例えばＩＧＢＴモジュールを周知のＰＷＭインバーターでモーター駆動するときには、電源電圧や遮断電流が固定ではなく可変であることが多い。このため、このような場合では、空乏層が最初に達するＦＳ層のピーク位置の好ましい位置に、ある程度の幅を持たせる必要がある。発明者らの検討の結果、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘは、図１０に示す表のようになる。図１０は、本発明にかかる半導体装置において空乏層が最初に達するＦＳ（フィールドストップ）層の位置条件を示す図表である。図１０には、定格電圧が６００Ｖ〜６５００Ｖのそれぞれにおいて、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを示している。ここで、Ｘ＝Ｗ０−γＬとおき、γは係数である。このγを、０．７〜１．６まで変化させたときのＸを示している。
【００８４】
図１０に示すように、各定格電圧では、素子（ＩＧＢＴ）が定格電圧よりも１０％程度高い耐圧を持つように、安全設計をする。そして、オン電圧やターンオフ損失がそれぞれ十分低くなるように、図１０に示すようなｎ半導体基板１１の総厚（研削等によって薄くした後の仕上がり時の厚さ）とし、ｎドリフト層１を平均的な比抵抗とする。平均的とは、ＦＳ層を含めたｎドリフト層１全体の平均濃度および比抵抗である。定格電圧によって、定格電流密度も図１０に示したような典型値となる。定格電流密度は、定格電圧と定格電流密度との積によって決まるエネルギー密度が、およそ一定の値となるように設定され、ほぼ図１０に示す値のようになる。これらの値を用いて上記（１）式に従い距離指標Ｌを計算すると、図１０に記載した値となる。最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、この距離指標Ｌに対してγを０．７〜１．６とした値をｎ半導体基板１１の厚さＷ０から引いた値となる。
【００８５】
これら距離指標Ｌおよびｎ半導体基板１１の厚さＷ０の値に対して、ターンオフ発振が十分抑えられるような、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを定める係数γは、次のようになる。図７は、電圧波形が振動を始める閾値電圧について示す特性図である。具体的には、γに対するＶRROの依存性を、典型的ないくつかの定格電圧Ｖrate（６００Ｖ、１２００Ｖ、３３００Ｖ）について示したグラフである。ここで、縦軸は、ＶRROを定格電圧Ｖrateで規格化している。３つの定格電圧ともに、γが１．６以下でＶRROを急激に高くできることが分かる。
【００８６】
前述のように、インバーター等の実機では、電圧Ｖとなる動作電圧（電源電圧ＶCC）を定格電圧Ｖrateの半値程度とするため、ＶCCをＶrateの半値とするときには、少なくともＩＧＢＴのターンオフ発振は生じないようにしなければならない。つまり、ＶRRO／Ｖrateの値は０．５以上とする必要がある。図７から、ＶRRO／Ｖrateの値が０．５以上となるのは、γが０．２〜１．５であるので、少なくともγを０．２〜１．５とすることが好ましい。
【００８７】
また、図示しない６００Ｖ〜１２００Ｖの間（８００Ｖや１０００Ｖなど）、１２００Ｖ〜３３００Ｖの間（１４００Ｖ，１７００Ｖ，２５００Ｖなど）、および３３００Ｖ以上（４５００Ｖ、６５００Ｖなど）のいずれにおいても、この３つの曲線からは大きく逸脱せず、同様の依存性（γに対するＶRROの値）を示す。図７から、γが０．７〜１．４の範囲で、いずれの定格電圧もＶRROを十分高くできる領域であると分かる。
【００８８】
γが０．７より小さくなると、ＶRROは定格電圧のおよそ８０％以上であるものの、ＦＳ層がｐベース層に近くなるため、素子のアバランシェ耐圧が定格電圧より小さくなる場合が生じる。そのため、γは０．７以上が好ましい。また、γが１．４より大きくなると、ＶRROは約７０％から急速に減少し、ターンオフ発振が発生し易くなる。したがって、γは１．４以下であるのが好ましい。より好ましくは、γが０．８〜１．３の範囲、さらに好ましくはγが０．９〜１．２であれば、素子のアバランシェ耐圧を定格電圧よりも十分高くしつつ、ＶRROを最も高くすることができる。
【００８９】
この図７に示す本願発明の効果で重要な点は、いずれの定格電圧においても、ＶRROを十分高くできるγの範囲は、ほぼ同じ（例えば０．７〜１．４）ことである。これは、空乏層が最初に到達するＦＳ層のピーク位置の裏面からの距離Ｘの範囲を、Ｗ０−Ｌ（つまりγ＝１．０）を略中心に含むようにすることが最も効果的なためである。γ＝１．０を含むことが最も効果的なのは、パワー密度（定格電圧と定格電流密度との積）が略一定（例えば１．８×１０5〜２．６×１０5  ＶＡ／ｃｍ2）となることに起因する。つまり、ターンオフ等のスイッチング時に、素子の電圧が定格電圧相当になったときに、空間電荷領域端の距離（深さ）は上記（１）式で示す距離指標Ｌ程度となり、このＬの位置に裏面から最も深いＦＳ層のピーク位置があれば（すなわちγが約１．０）、スイッチング時の発振は抑制できる。そして、パワー密度が略一定なので、距離指標Ｌは定格電圧Ｖrateに比例するようになる。これにより、どの定格電圧Ｖrateにおいても、γを１．０を略中心に含む範囲とすればＶRROを十分高くでき、スイッチング時の発振抑制効果を最も大きくできる。
【００９０】
以上より、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘを上記範囲とすることで、ターンオフ時にＩＧＢＴは蓄積キャリアを十分残存させることができ、ターンオフ時の発振現象を抑えることができる。したがって、いずれの定格電圧においても、最初に空乏層端が達するＦＳ層のピーク位置の裏面からの距離Ｘは、距離指標Ｌの係数γを上述の範囲とすることがよい。これにより、ターンオフ時の発振現象を効果的に抑制することができる。
【００９１】
また、図１０では、定格電圧が６００Ｖ以上において、上述のように裏面から最も深い１つ目のＦＳ層の裏面からの深さをγ＝１程度とする場合、距離指標Ｌはいずれの定格電圧も２０μｍより深いことがわかる。すなわち１段目のプロトンピークを形成するためのプロトンの飛程Ｒｐ１を基板裏面から１５μｍよりも深く、２０μｍ以上とする理由は、まさにこの発振抑制効果を最も高くするためである。
【００９２】
＜実施例５＞
実施例５として、本発明にかかる半導体装置の製造方法におけるプロトンの加速エネルギーについて説明する。上記のγの範囲を満たすように、空乏層が最初に達するＦＳ層のピーク位置の裏面からの距離Ｘを有するＦＳ層を実際にプロトン照射で形成するには、プロトンの加速エネルギーを、以下に示す図９の特性グラフから決めればよい。図９は、本発明にかかる半導体装置のプロトンの飛程とプロトンの加速エネルギーとの関係を示す特性図である。
【００９３】
発明者らは鋭意研究を重ねた結果、プロトンの飛程Ｒｐ（ＦＳ層のピーク位置）と、プロトンの加速エネルギーＥについて、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）をｘ、プロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）をｙとすると、下記（２）式の関係があることを見出した。
【００９４】
ｙ＝−０．００４７ｘ4＋０．０５２８ｘ3−０．２２１１ｘ2＋０．９９２３ｘ＋５．０４７４  ・・・（２）
【００９５】
上記（２）式を示す特性グラフを図９に示す。図９は、プロトンの所望の飛程を得るためのプロトンの加速エネルギーを示している。図９の横軸はプロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）であり、ｌｏｇ（Ｒｐ）の軸数値の下側の括弧内に対応する飛程Ｒｐ（μｍ）を示す。また、縦軸はプロトンの加速エネルギーＥの対数ｌｏｇ（Ｅ）であり、ｌｏｇ（Ｅ）の軸数値の左側の括弧内に対応するプロトンの加速エネルギーＥを示す。上記（２）式は、実験等によって得られた、プロトンの飛程Ｒｐの対数ｌｏｇ（Ｒｐ）と加速エネルギーの対数ｌｏｇ（Ｅ）との各値を、ｘ（＝ｌｏｇ（Ｒｐ））の４次の多項式でフィッティングさせた式である。
【００９６】
なお、上記のフィッティング式を用いて所望のプロトンの平均飛程Ｒｐからプロトン照射の加速エネルギーＥを算出（以下、算出値Ｅとする）して、この加速エネルギーの算出値Ｅでプロトンをシリコン基板に注入した場合における、実際の加速エネルギーＥ'と実際に広がり抵抗（ＳＲ）測定法等によって得られた平均飛程Ｒｐ'（プロトンピーク位置）との関係は、以下のように考えればよい。
【００９７】
加速エネルギーの算出値Ｅに対して、実際の加速エネルギーＥ'がＥ±１０％程度の範囲にあれば、実際の平均飛程Ｒｐ'も所望の平均飛程Ｒｐに対して±１０％程度の範囲に収まり、測定誤差の範囲内となる。そのため、実際の平均飛程Ｒｐ'の所望の平均飛程Ｒｐからのバラつきが、ＩＧＢＴの電気的特性へ与える影響は、無視できる程度に十分小さい。したがって、実際の加速エネルギーＥ'が算出値Ｅ±１０％の範囲にあれば、実際の平均飛程Ｒｐ'は実質的に設定どおりの平均飛程Ｒｐであると判断することができる。あるいは、実際の加速エネルギーＥ'を上記（２）式に当てはめて算出した平均飛程Ｒｐに対して、実際の平均飛程Ｒｐ'が±１０％以内に収まれば、問題ない。
【００９８】
実際の加速器では、加速エネルギーＥと平均飛程Ｒｐはいずれも上記の範囲（±１０％）に収まり得るので、実際の加速エネルギーＥ'および実際の平均飛程Ｒｐ'は、所望の平均飛程Ｒｐと算出値Ｅで表される上述のフィッティング式に従っていると考えて、全く差支えない。さらに、バラつきや誤差の範囲が、平均飛程Ｒｐに対して±１０％以下であればよく、好適には±５％に収まれば、申し分なく上記（２）式に従っていると考えることができる。
【００９９】
上記（２）式を用いることにより、所望のプロトンの飛程Ｒｐを得るのに必要なプロトンの加速エネルギーＥを求めることができる。上述したＦＳ層を形成するためのプロトンの各加速エネルギーＥも、上記（２）式を用いており、実際に上記の加速エネルギーＥ'でプロトンを照射した試料を周知の広がり抵抗測定法（ＳＲ法）にて測定した実測値ともよく一致する。したがって、上記（２）式を用いることで、極めて精度よく、プロトンの飛程Ｒｐに基づいて必要なプロトンの加速エネルギーＥを予測することが可能となった。
【０１００】
＜実施例６＞
実施例６にかかる半導体装置について説明する。図１のプロセスフローはＩＧＢＴ１００の例を挙げたが、ダイオードに適応することもできる。その場合は、図１（ａ）の工程はアノード層を形成する工程になる。また図１（ｅ）の工程のボロンはリンまたは砒素に代わり、図１（ｆ）の工程でカソード層が形成される。このようにして形成したダイオードの断面図を、図１３に示す。図１３は、本発明にかかるダイオードの断面図である。ｎドリフト層１となる半導体基板のおもて面にｐアノード層５２を形成し、裏面にはｎカソード層５３を形成している。符号５１はアノード電極であり、符号５４はカソード電極である。フィールドストップ層３、ｎ型ディスオーダー低減領域１８、これらの対であるｎ型中間層２７は、ＩＧＢＴの場合と同様であり、その位置や濃度等は適宜調整される。また、実施例６で述べた、複数回のプロトン照射における１段目のプロトンピーク位置の好ましい位置についても、ダイオードの場合ではターンオフ発振を逆回復発振に読み替えて、発振開始閾値ＶRROをダイオードの電圧波形が振動を始める電源電圧Ｖccの閾値電圧とすれば、同様に成り立つ。
【０１０１】
なお、以上の各実施例では、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、半導体基板に注入する水素イオンをプロトンとして記載しているが、二重水素イオン、三重水素イオンでも構わない。二重水素イオンおよび三重水素イオンは、中性子による質量の増加でプロトンよりも飛程が短くなるので、半導体基板の表面から深いところにｎ型中間層２７を形成するには、プロトンが好ましい。
【産業上の利用可能性】
【０１０２】
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、コンバーター、インバーターなどの電力変換装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【０１０３】
１    ｎドリフト層
２    ｎエミッタ層
３    ｎ型フィールドストップ層
３ａ  端部
４    ｐコレクタ層
１１    ｎ半導体基板
１１ａ  おもて面
１１ｂ  裏面
１２    レーザーアニール処理ありの場合のキャリア濃度プロファイル
１３    レーザーアニール処理なしの場合のキャリア濃度プロファイル
１４    プロトン通過領域
１５    ディスオーダー領域
１６    プロトン注入
１７    飛程
１８    ｎ型ディスオーダー低減領域
２２    ｐベース層
２３    ゲート絶縁膜
２４    ゲート電極
２５    エミッタ電極
２７    ｎ型中間層
２８    層間絶縁膜
３３    コレクタ電極
１００    ＩＧＢＴ
【国際調査報告】
2013108911.tif 000023
2013108911.tif 000024
2013108911.tif 000025
2013108911.tif 000026