(57)【要約】  本発明は、一の装置で複数種の回路が選択的に実現可能な汎用性に富んだ半導体装置を提供することを目的とする。そして、本発明は、半導体装置（ＳＤ１Ｈ）において、外部配線（Ｌ１１）を用いてＥ１Ｃ２用端子（２４Ｈ），Ｋ用端子（２５Ｈ）間を電気的に接続することにより、上アーム用半導体装置と等価な回路を実現する。一方、半導体装置（ＳＤ１Ｈ）と同一構成の回路を有する半導体装置（ＳＤ１Ｌ）において、外部配線（Ｌ１２）を用いてＡ用端子（２３Ｌ），Ｅ１Ｃ２用端子（２４）間を電気的に接続することにより、上アーム用半導体装置と異なる種類の下アーム用半導体装置と等価な回路を実現する。
2013030956.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続される第１及び第２の自己消弧素子（１１，１２）と、
前記第１及び第２の自己消弧素子の第１の電極にカソードが接続され、第２の電極にアノードが接続される第１及び第２のダイオード（Ｄ１，Ｄ２）と、
第３のダイオード（Ｄ３）と、
前記第１及び第２の自己消弧素子並びに前記第１〜第３のダイオードを収納するケース（１）とを備え、
前記第３のダイオードは、前記ケース内において、前記第１及び第２の自己消弧素子並びに前記第１及び第２のダイオードすべてと絶縁されていることを特徴とする、
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１の自己消弧素子の第１の電極に電気的に接続され、前記ケース外部の第１の箇所に外部配線接続可能に配置される第１の電極用端子（２１）と、
前記第２の自己消弧素子の第２の電極に電気的に接続され、前記ケース外部の第２の箇所に外部配線接続可能に配置される第２の電極用端子（２２）と、
前記第１の自己消弧素子の第２の電極及び前記第２の自己消弧素子の第１の電極に電気的に接続され、前記ケース外部の第３の箇所に外部配線接続可能に配置される共通電極用端子（２４）と、
前記第３のダイオードのアノードに電気的に接続され、前記ケース外部の第４の箇所に外部配線接続可能に配置されるアノード用端子（２３）と、
前記第３のダイオードのカソードに電気的に接続され、前記ケース外部の第５の箇所に外部配線接続可能に配置されるカソード用端子（２５）とをさらに備える、
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記ケースは平面視して４辺からなる矩形状のケースを含み、
前記第１及び第２の箇所は、平面視して前記ケースの所定の辺である第１の辺の近傍の領域部分を含み、
前記第３〜第５の箇所は、平面視して前記第１の辺と異なる第２の辺の近傍の領域部分を含む、
半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第１及び第２の辺は互いに対向する辺を含む、
半導体装置。
【請求項５】
請求項４記載の半導体装置であって、
前記第１の電極用端子と前記アノード用端子との間に第１の電源用コンデンサ（Ｃ１１）が接続可能であり、
前記第２の電極用端子と前記カソード用端子との間に第２の電源用コンデンサ（Ｃ１２）が接続可能であり、
前記第１の箇所及び前記第４の箇所は前記第１の辺及び第２の辺に隣接する第３の辺から比較的近い場所を含み、
前記第２の箇所及び前記第５の箇所は前記第３の辺に対向する第４の辺に比較的近い場所を含む、
半導体装置。
【請求項６】
請求項３に記載の半導体装置であって、
前記第１及び第２の辺は互いに隣接する辺を含む、
半導体装置。
【請求項７】
請求項１ないし請求項６のうち、いずれか１項に記載の半導体装置であって、
前記第１及び第２の自己消弧素子は第１及び第２の絶縁ゲート型トランジスタ（ＩＧＢＴ）を含み、
前記第１の電極はコレクタ電極を含み、
前記第２の電極はエミッタ電極を含む、
半導体装置。
【請求項８】
請求項１ないし請求項６のうち、いずれか１項に記載の半導体装置であって、
前記第１及び第２の自己消弧素子は電界効果トランジスタ（ＦＥＴ）を含み、
前記第１の電極はドレイン電極を含み、
前記第２の電極はソース電極を含む、
半導体装置。
・
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の自己消弧素子を直列に接続して構成される回路をケース内に内蔵した半導体装置に関する。
【背景技術】
【０００２】
従来、ＩＧＢＴ等の自己消弧素子により構成される半導体装置は、ケース内に回路を収納する構成が一般的であった。複数の自己消弧素子を直列に接続して構成される半導体装置（スイッチングモジュール）が例えば特許文献１に開示されている。【０００３】
このような半導体装置を用いて、例えば、ＮＰＣ（Neutral-Point-Clamped）方式３レベルインバータ用半導体装置における各相を２個の半導体装置で構成する場合、上アーム用及び下アーム用に異なる２種類の半導体装置が必要を構成要素として必要とする。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１４２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、ＮＰＣ方式３レベルインバータの１相分を上アーム用半導体装置と下アーム用半導体装置とで構成する場合に、２種類の半導体装置が必要で、組立時に半導体装置を間違えて取り付けてしまう可能性ある問題点があった。また、上述した取り付け間違い防止対策として、種類毎に半導体装置の表面色を変える等の対策を行う場合、半導体装置の製造プロセスに上記対策のため特殊な工程が余分に必要となるという問題点があった。【０００６】
本発明では、上記のような問題点を解決し、例えば、ＮＰＣ方式３レベルインバータの１相分を上アーム用半導体装置と下アーム用半導体装置で構成する場合等、半導体装置の回路構成素子は同じであるが接続関係が一部異なる場合において、一の装置で複数種の回路が選択的に実現可能な汎用性に富んだ半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る半導体装置は、直列に接続される第１及び第２の自己消弧素子と、前記第１及び第２の自己消弧素子の第１の電極にカソードが接続され、第２の電極にアノードが接続される第１及び第２のダイオードと、第３のダイオードと、前記第１及び第２の自己消弧素子並びに前記第１〜第３のダイオードを収納するケースとを備え、前記第３のダイオードは、前記ケース内において、前記第１及び第２の自己消弧素子並びに前記第１及び第２のダイオードすべてと絶縁されている。
【発明の効果】
【０００８】
請求項１記載の本願発明における第３のダイオードは第１及び第２の自己消弧素子並びに前記第１及び第２のダイオードすべて（以下、「２組の自己消弧素子群」と略記）と絶縁されているため、ケース内収納状態では２組の自己消弧素子群とは何ら電気的接続関係を有さない。【０００９】
したがって、第３のダイオードと２組の自己消弧素子群との電気的接続関係をケース外部の外部配線を用いて行い、２組の自己消弧素子群との間に複数種の電気的に接続関係を持たせることにより、２組の自己消弧素子群と第３のダイオードとの組合せ回路として複数種の回路を実現することができ、その結果、汎用性に富んだ半導体装置を得ることができる効果を奏する。【００１０】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。
【図２】図１で示した実施の形態１の半導体装置を２つ用いて、３レベルインバータの１相分を構成する場合の外部配線接続例を模式的に示す説明図である。
【図３】実施の形態２の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。
【図４】前提技術となるＮＰＣ方式３レベルインバータの１相分の回路構成を示す回路図である。
【図５】図４で示した上アーム用半導体装置及び下アーム用半導体装置それぞれの回路構成を示す回路図である。
【図６】３相３レベルインバータの回路構成を示す回路図である。
【発明を実施するための形態】
【００１２】
＜前提技術＞
図４は従来のＮＰＣ方式３レベルインバータの１相分の回路構成を示す回路図である。同図に示すように、１相分インバータは、上アーム用半導体装置８１Ｈと下アーム用半導体装置８１Ｌから構成される。
【００１３】
図５は上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌそれぞれの回路構成を示す回路図である。同図(a) に示すように、上アーム用半導体装置８１Ｈは、ＩＧＢＴ４１，４２，ダイオードＤ４１，Ｄ４２，Ｄ４６から構成される。
【００１４】
ＩＧＢＴ４１のコレクタはコレクタ端子Ｃ１に接続され、エミッタはエミッタ端子Ｅ１に接続され、ゲートはゲート端子Ｇ１に接続される。そして、ダイオードＤ４１のアノードがＩＧＢＴ４１のエミッタに接続され、カソードがＩＧＢＴ４１のコレクタに接続される。すなわち、ダイオードＤ４１はＩＧＢＴ４１に対して逆並列に接続される。
【００１５】
ＩＧＢＴ４２のコレクタはコレクタ端子Ｃ２に接続され、エミッタはエミッタ端子Ｅ２に接続され、ゲートはゲート端子Ｇ２に接続される。そして、ダイオードＤ４２のアノードがＩＧＢＴ４２のエミッタに接続され、カソードがＩＧＢＴ４２のコレクタに接続される。すなわち、ダイオードＤ４２はＩＧＢＴ４２に対して逆並列に接続される。
【００１６】
さらに、ＩＧＢＴ４１側のエミッタ端子Ｃ１とＩＧＢＴ４２側のコレクタ端子Ｃ２とが接続されることにより、ＩＧＢＴ４１及びＩＧＢＴ４２が直列接続される。
【００１７】
そして、ダイオードＤ４６のアノードがアノード端子Ａ１に接続され、カソードがコレクタ端子Ｃ２及びエミッタ端子Ｅ１に接続される。
【００１８】
一方、図５(b) に示すように、下アーム用半導体装置８１Ｌは、ＩＧＢＴ４３，４４，ダイオードＤ４３，Ｄ４４，Ｄ４５から構成される。
【００１９】
ＩＧＢＴ４３のコレクタはコレクタ端子Ｃ３に接続され、エミッタはエミッタ端子Ｅ３に接続され、ゲートはゲート端子Ｇ３に接続される。そして、ダイオードＤ４３のアノードがＩＧＢＴ４３のエミッタに接続され、カソードがＩＧＢＴ４３のコレクタに接続される。すなわち、ダイオードＤ４３はＩＧＢＴ４３に対して逆並列に接続される。
【００２０】
ＩＧＢＴ４４のコレクタはコレクタ端子Ｃ４に接続され、エミッタはエミッタ端子Ｅ２に接続され、ゲートはゲート端子Ｇ２に接続される。そして、ダイオードＤ４４のアノードがＩＧＢＴ４４のエミッタに接続され、カソードがＩＧＢＴ４４のコレクタに接続される。すなわち、ダイオードＤ４４はＩＧＢＴ４４に対して逆並列に接続される。
【００２１】
さらに、ＩＧＢＴ４３側のエミッタ端子Ｃ３とＩＧＢＴ４４側のコレクタ端子Ｃ４とが接続されることにより、ＩＧＢＴ４３及びＩＧＢＴ４４が直列接続される。
【００２２】
そして、ダイオードＤ４５のカソードがカソード端子Ｋ１に接続され、アノードがコレクタ端子Ｃ４及びエミッタ端子Ｅ３に接続される。
【００２３】
図５で示した上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌを組み合わせることによって、図４に示す様に１相分のインバータを構成することができる。
【００２４】
すなわち、上アーム用半導体装置８１Ｈのアノード端子Ａ１との間を外部配線等を用いて以下のように電気的に接続する。
【００２５】
(a) 上アーム用半導体装置８１Ｈのエミッタ端子Ｅ２と下アーム用半導体装置８１Ｌのコレクタ端子Ｃ３とを電気的に接続し（図中、コレクタ・エミッタ端子Ｃ３Ｅ２として示している）、
(b) 上アーム用半導体装置８１Ｈのアノード端子Ａ１と下アーム用半導体装置８１Ｌのカソード端子Ｋ３とを電気的に接続する（図中、アノード・カソード端子Ａ１Ｋ３として示している）。
【００２６】
図６は３相（Ｕ相、Ｖ相、Ｗ相）３レベル（３つの電圧レベル）インバータの回路構成を示す回路図である。同図に示す様に、Ｕ相用インバータは上アーム用半導体装置８１ＨＵ及び下アーム用半導体装置８１ＬＵから構成され、図４で示した上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌと同様な構成及び接続構成を呈している。
【００２７】
上アーム用半導体装置８１ＨＵ及び下アーム用半導体装置８１ＬＵにおいて、ＩＧＢＴ４１〜４４のゲート端子及びエミッタ端子としてＧ１Ｕ〜Ｇ４Ｕ及びＥ１Ｕ〜Ｅ４Ｕが示されている。また、ダイオードＤ４５のカソードとダイオードＤ４６のカソードとの接続端子としてアノード・カソード端子ＡＫが示されている。
【００２８】
Ｖ相用インバータは上アーム用半導体装置８１ＨＶ及び下アーム用半導体装置８１ＬＶから構成され、図４で示した上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌと同様な構成及び接続構成を呈している。ただし、図４のＩＧＢＴ４１〜４４に対応するのはＩＧＢＴ５１〜５４であり、図４のダイオードＤ４１〜Ｄ４６に対応するのはダイオードＤ５１〜Ｄ５６である点が異なる。
【００２９】
そして、上アーム用半導体装置８１ＨＶ及び下アーム用半導体装置８１ＬＶにおいて、ＩＧＢＴ５１〜５４のゲート端子及びエミッタ端子としてＧ１Ｖ〜Ｇ４Ｖ及びＥ１Ｖ〜Ｅ４Ｖが示されている。また、ダイオードＤ５５のカソードとダイオードＤ５６のカソードとの接続端子として上述したアノード・カソード端子ＡＫが示されている。
【００３０】
Ｗ相用インバータは上アーム用半導体装置８１ＨＷ及び下アーム用半導体装置８１ＬＷから構成され、図４で示した上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌと同様な構成及び接続構成を呈している。ただし、図４のＩＧＢＴ４１〜４４に対応するのはＩＧＢＴ６１〜６４であり、図４のダイオードＤ４１〜Ｄ４６に対応するのはダイオードＤ６１〜Ｄ６６である点が異なる。
【００３１】
そして、上アーム用半導体装置８１ＨＷ及び下アーム用半導体装置８１ＬＷにおいて、ＩＧＢＴ６１〜６４のゲート端子及びエミッタ端子としてＧ１Ｗ〜Ｇ４Ｗ及びＥ１Ｗ〜Ｅ４Ｗが示されている。また、ダイオードＤ５５のカソードとダイオードＤ５６のカソードとの接続端子として上述したアノード・カソード端子ＡＫが示されている。
【００３２】
Ｕ相、Ｖ相、Ｗ相共通にアノード・カソード端子ＡＫが用いられ、上アーム用半導体装置８１ＨＵのエミッタ端子及び下アーム用半導体装置８１Ｌのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子Ｃ３Ｅ２ＵがＵ相用の出力端子となる。
【００３３】
同様に、上アーム用半導体装置８１ＨＶのエミッタ端子及び下アーム用半導体装置８１Ｌのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子Ｃ３Ｅ２ＶがＶ相用の出力端子となり、上アーム用半導体装置８１ＨＷのエミッタ端子及び下アーム用半導体装置８１Ｌのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子Ｃ３Ｅ２ＷがＷ相用の出力端子となる。
【００３４】
また、ＩＧＢＴ４１、ＩＧＢＴ５１及びＩＧＢＴ６１のコレクタが共通に第１の電源線ＶＬ１に接続され、ＩＧＢＴ４４、ＩＧＢＴ５４及びＩＧＢＴ６４のエミッタが共通に第２の電源線ＶＬ２に接続される。第１の電源線ＶＬ１及び第２の電源線ＶＬ２には、例えば正の電源電圧及び接地レベルが付与される。
【００３５】
このように、３レベルインバータを構成する場合、上アーム用半導体装置８１Ｈ（８１ＨＵ，８１ＨＶ，８１ＨＷ）と下アーム用半導体装置８１Ｌ（８１ＬＵ，８１ＬＶ，８１ＬＷ）との２種類の半導体装置を準備する必要があった。
【００３６】
このため、３レベルインバータの組立時に上アーム用半導体装置８１Ｈと下アーム用半導体装置８１Ｌとを誤って取り付けてしまうという問題点があった。
【００３７】
この問題点の対策として、上アーム用半導体装置８１Ｈと下アーム用半導体装置８１Ｌとでケースの色を変える等の対策を採る場合、半導体装置の製造プロセスにおいて異なる色を塗布する特殊な工程が必要となり製造コストの増大を招くという問題点があった。
【００３８】
以下で述べる実施の形態は、上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌが一の装置にて選択的に実現可能な汎用性に富む半導体装置を提供している。
【００３９】
＜実施の形態１＞
図１は実施の形態１の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。同図(a)がケースの平面構成及び内部回路を示し、同図(b)が同図(a)のＡ−Ａ断面を示している。
【００４０】
同図に示す様に、実施の形態１の半導体装置ＳＤ１は、ケース１内の中央部１３に設けられたＮ型のＩＧＢＴ１１，１２及びダイオードＤ１〜Ｄ３と、ケース１外の段差部１４及び段差部１５上に設けられた外部端子２１〜２５から構成される。
【００４１】
ＩＧＢＴ１１のコレクタ（第１の電極）はＣ１（コレクタ）用端子２１（第１の電極用端子）に接続され、ダイオードＤ１のアノードがＩＧＢＴ１１のエミッタに接続され、カソードがＩＧＢＴ１１のコレクタに接続される。すなわち、ダイオードＤ１はＩＧＢＴ１１に対して逆並列に接続される。
【００４２】
ＩＧＢＴ１２のエミッタ（第２の電極）はＥ２（エミッタ）用端子２２（第２の電極用端子）に接続され、ダイオードＤ２のアノードがＩＧＢＴ１２のエミッタに接続され、カソードがＩＧＢＴ１２のコレクタ（第１の電極）に接続される。すなわち、ダイオードＤ２はＩＧＢＴ１２に対して逆並列に接続される。
【００４３】
さらに、ＩＧＢＴ１１側のエミッタとＩＧＢＴ１２のコレクタとが接続されるともにＥ１Ｃ２用端子２４（共通電極用端子）に接続される。すなわち、ＩＧＢＴ１１及びＩＧＢＴ１２が直列接続される。
【００４４】
そして、ダイオードＤ３のアノードがＡ用端子２３（アノード用端子）に接続され、カソードがＫ用端子２５（カソード用端子）に接続される。
【００４５】
そして、ダイオードＤ３は、ＩＧＢＴ１１及びＩＧＢＴ１２並びにダイオードＤ１及びＤ２すべてとケース１内において絶縁関係を保っている。
【００４６】
上述した外部端子２１〜２５はすべてケース１の外部に設けられており、外部配線が接続可能である。そして、Ｃ１用端子２１及びＥ２用端子２２はケース１の平面視左辺近傍領域となる段差部１４上に設けられ、Ａ用端子２３、Ｅ１Ｃ２用端子２４及びＫ用端子２５はケース１の平面視右辺近傍領域となる段差部１５上に設けられる。
【００４７】
図２は図１で示した実施の形態１の半導体装置ＳＤ１を２つ用いて、３レベルインバータの１相分を構成する場合の外部配線接続例を模式的に示す説明図である。同図において、各々が半導体装置ＳＤ１とケース１内の回路が同一構成を有する半導体装置ＳＤ１Ｈと半導体装置ＳＤ１Ｌとを外部配線Ｌ１〜Ｌ４及び外部配線Ｌ１１，Ｌ１２を用いて接続している。以下、具体的に接続する。なお、説明の都合上、半導体装置ＳＤ１Ｈ側の外部端子を端子２１Ｈ〜２５Ｈとして表記し、半導体装置ＳＤ１Ｌ側の外部端子を端子２１Ｌ〜２５Ｌとして表記する。
【００４８】
同図に示すように、半導体装置ＳＤ１Ｈにおいて、外部配線Ｌ１１を用いてＥ１Ｃ２用端子２４Ｈ，Ｋ用端子２５Ｈ間を電気的に接続することにより、ＩＧＢＴ１１のエミッタ及びＩＧＢＴ１２のコレクタとダイオードＤ３のカソードとを電気的に接続することができる。その結果、図５(a)で示す上アーム用半導体装置８１Ｈと等価な回路を実現することができる。
【００４９】
一方、半導体装置ＳＤ１Ｌにおいて、外部配線Ｌ１２を用いてＡ用端子２３Ｌ，Ｅ１Ｃ２用端子２４間を電気的に接続することにより、ＩＧＢＴ１１のエミッタ及びＩＧＢＴ１２のコレクタとダイオードＤ３のアノードとを電気的に接続することができる。その結果、図５(b)で示す下アーム用半導体装置８１Ｌと等価な回路を実現することができる。
【００５０】
このように、実施の形態１では、ケース１内の回路構成が同一の半導体装置ＳＤ１（ＳＤ１Ｈ，ＳＤＬ１）を用いながら、Ａ用端子２３、Ｅ１Ｃ２用端子２４及びＫ用端子２５間の接続関係を変えることにより、上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌと等価な半導体装置を選択的に実現することができる。
【００５１】
そして、半導体装置ＳＤ１Ｈと半導体装置ＳＤ１Ｌとの接続様に、外部配線Ｌ１を用いてＡ用端子２３ＨとＫ用端子２５Ｌとを電気的に接続し、外部配線Ｌ４を用いてＥ２用端子２２ＨとＣ１用端子２１Ｌとを電気的に接続している。
【００５２】
また、電源用コンデンサＣ１１を内挿する外部配線Ｌ２を半導体装置ＳＤ１ＨのＣ１用端子２１Ｈ，Ａ用端子２３Ｈ間に設け、電源用コンデンサＣ１２を内挿する外部配線Ｌ３を半導体装置ＳＤ１ＬのＥ２用端子２２Ｌ，Ｋ用端子２５Ｌ間に設けている。なお、これら外部配線Ｌ２及びＬ３は、例えば、図６で示した第１及び第２の電源線ＶＬ１及びＶＬ２間に直列に設けられる。
【００５３】
実施の形態１の半導体装置ＳＤ１（ＳＤ１Ｈ，ＳＤ１Ｌ）におけるダイオードＤ３（第３のダイオード）は、ＩＧＢＴ１１，１２（第１及び第２の自己消弧素子）及びダイオードＤ１，Ｄ２すべて（以下、「２組の自己消弧素子群」と略記）と絶縁されているため、ケース１内における収納状態では２組の自己消弧素子群とは何ら電気的接続関係を有さない。
【００５４】
したがって、ダイオードＤ３と２組の自己消弧素子群との電気的接続関係をケース１外部の外部配線Ｌ１１，Ｌ１２を用いて行い、２組の自己消弧素子群との２種類の電気的に接続関係を持たせることにより、２組の自己消弧素子群とダイオードＤ３との組合せ回路として２種類の回路（上アーム用半導体装置８１Ｈ，あるいは下アーム用半導体装置８１Ｌ相当）を実現することができる。その結果、汎用性に富んだ半導体装置を得ることができる効果を奏する。
【００５５】
具体的には、Ｅ１Ｃ２用端子２４Ｈ（共通電極用端子）とＫ用端子２５Ｈ（カソード用端子）とを外部配線Ｌ１１によって電気的に接続することにより、ＩＧＢＴ１１のエミッタ（第２の電極）及びＩＧＢＴ１２のコレクタ（第１の電極）とダイオードＤ３のカソードとが電気的接続される、上アーム用半導体装置８１Ｈ相当の第１の組み合わせ回路を得ることができる。
【００５６】
一方、Ｅ１Ｃ２用端子２４ＬとＡ用端子２３Ｌとを外部配線Ｌ１２によって電気的に接続することにより、ＩＧＢＴ１１のエミッタ及びＩＧＢＴ１２のコレクタとダイオードＤ３のアノードとが電気的接続される、下アーム用半導体装置８１Ｌ相当の第２の組み合わせ回路を得ることができる。
【００５７】
その結果、実施の形態１の半導体装置ＳＤ１は、外部配線の用い方（外部配線Ｌ１１及びＬ１２のうちいずれを採用するか）を変更することにより、上記第１及び第２の組合せ回路を実現することにより、汎用性に富んだ、ＩＧＢＴを内部に有する半導体装置を得ることができる効果を奏する。
【００５８】
Ｃ１用端子２１及びＥ２用端子２２が形成される第１及び第２の箇所（段差部１４上）とＡ用端子２３、Ｅ１Ｃ２用端子２４及びＫ用端子２５が形成される第３〜第５の箇所（段差部１５上）とは、それぞれ異なる辺近傍領域（端子２１，２２はケース１の平面視左辺近傍の段差部１４上、端子２３〜２４はケース１の平面視右辺近傍の段差部１５上）に配置されている。このため、ＩＧＢＴ１１，１２用の外部配線Ｌ４と、ダイオードＤ３用の外部配線Ｌ１とを比較的簡単に分離形成することができる。
【００５９】
また、段差部１４と段差部１５とは互いに対向する辺の近傍領域に存在するため、ＩＧＢＴ１１，１２用の外部配線とＬ４、ダイオードＤ３用の外部配線Ｌ１とを交差させることなく最も確実に分離形成することができる。
【００６０】
さらに、半導体装置ＳＤ１は、（Ｃ１用端子２１が配置される）第１の箇所及び（Ａ用端子２３が配置される）第４の箇所は図中上辺から比較的近い場所を含み、（Ｅ２用端子２２が配置される）第２の箇所及び（Ｋ用端子２５が配置される）第５の箇所は図中下辺（上辺に対向）に比較的近い場所を含んでいる。すなわち、Ｃ１用端子２１，Ａ用端子２３はケース１の平面視上辺側に設けられ、Ｅ２用端子２２，Ｋ用端子２５はケース１の平面視下辺側に設けられる。
【００６１】
このため、配線長が比較的短い外部配線Ｌ２，Ｌ３を用いて、電源用コンデンサＣ１１及びＣ１２（第１及び第２の電源用コンデンサ）をＣ１用端子２１，Ａ用端子２３間及びＥ２用端子２２，Ｋ用端子２５間に設けることができるため、当該外部配線Ｌ２，Ｌ３のインダクタンスの低減化を図ることができ、ＩＧＢＴ１１，１２のターンオフスイッチング時のサージ電圧を低減することができる効果を奏する。
【００６２】
＜実施の形態２＞
図３は実施の形態２の半導体装置の回路構成を外部端子と共に模式的に示す説明図である。同図(a)がケースの平面構成及び内部回路を示し、同図(b)が同図(a)の変則Ｂ−Ｂ断面を示している。
【００６３】
同図に示す様に、実施の形態２の半導体装置ＳＤ２は、ケース２内の主要部１６に設けられたＩＧＢＴ１１，１２及びダイオードＤ１〜Ｄ３と、ケース２外の段差部１７上に設けられた外部端子３１〜３５から構成される。
【００６４】
ＩＧＢＴ１１のコレクタはＣ１（コレクタ）用端子３１に接続され、ダイオードＤ１はＩＧＢＴ１１に対して逆並列に接続される。ＩＧＢＴ１２のエミッタはＥ２（エミッタ）用端子３２に接続され、ダイオードＤ２はＩＧＢＴ１２に対して逆並列に接続される。
【００６５】
さらに、ＩＧＢＴ１１側のエミッタとＩＧＢＴ１２のコレクタとが接続されるともにＥ１Ｃ２用端子３４に接続される。すなわち、ＩＧＢＴ１１及びＩＧＢＴ１２が直列接続される。
【００６６】
そして、ダイオードＤ３のアノードがＡ用端子３３に接続され、カソードがＫ用端子３５に接続される。ダイオードＤ３は、実施の形態１と同様、ＩＧＢＴ１１及びＩＧＢＴ１２並びにダイオードＤ１及びＤ２すべてとケース２内において絶縁関係を保っている。
【００６７】
上述した外部端子３１〜３５はすべてケース２の外部に設けられており、外部配線が接続可能である。外部端子３１〜３５はすべてケース２の平面視左辺及び上辺に設けられる段差部１７上に形成される。すなわち、Ｃ１用端子３１及びＥ２用端子３２は段差部１７におけるケース２の平面視左辺近傍領域上に設けられ、Ａ用端子３３、Ｅ１Ｃ２用端子３４及びＫ用端子３５は段差部１７におけるケース２の平面視右辺近傍領域上に設けられる。
【００６８】
実施の形態２の半導体装置ＳＤ２を２つ用いて３レベルインバータの１相分を構成することができる。その接続内容は図２で示した実施の形態１の２つの半導体装置ＳＤ１（ＳＤ１Ｈ，ＳＤ１Ｌ）による接続と実質同一内容である。すなわち、図２の外部端子２１〜２５（２１Ｈ〜２５Ｈ，２１Ｌ〜２５Ｌ）を外部端子３１〜３５（３１Ｈ〜３５Ｈ，３１Ｌ〜３５Ｌ）に置き換え、外部配線Ｌ１〜Ｌ４及びＬ１１，Ｌ１２並びに電源用コンデンサＣ１１，Ｃ１２を図２と同様に設けることにより、図２と等価な３レベルインバータの１相分を構成することができる。
【００６９】
このように、実施の形態２では、実施の形態１と同様、同一の半導体装置ＳＤ２を用いながら、Ａ用端子３３、Ｅ１Ｃ２用端子３４及びＫ用端子３５間の接続関係を変えることにより、上アーム用半導体装置８１Ｈ及び下アーム用半導体装置８１Ｌと等価な半導体装置を選択的に実現することができる。
【００７０】
実施の形態２の半導体装置ＳＤ２におけるダイオードＤ３はＩＧＢＴ１１，１２及びダイオードＤ１，Ｄ２すべて（以下、「２組の自己消弧素子群」と略記）と絶縁されているため、ケース２内における収納状態では２組の自己消弧素子群とは何ら電気的接続関係を有さない。
【００７１】
したがって、ダイオードＤ３と２組の自己消弧素子群との電気的接続関係をケース２外部の外部配線Ｌ１１，Ｌ１２（と等価な配線）によって行って、２組の自己消弧素子群との２種累の電気的に接続関係を持たせることにより、２組の自己消弧素子群とダイオードＤ３との組合せ回路として２種類の回路（上アーム用半導体装置８１Ｈ，あるいは下アーム用半導体装置８１Ｌ相当）を実現することができる。その結果、実施の形態２の半導体装置ＳＤ２は、実施の形態１と同様、汎用性に富んだ半導体装置を得ることができる効果を奏する。
【００７２】
Ｃ１用端子３１及びＥ２用端子３２が形成される第１及び第２の箇所（段差部１７におけるケース１の平面視左辺近傍領域）とＡ用端子３３、Ｅ１Ｃ２用端子３４及びＫ用端子３５が形成される第３〜第５の箇所（段差部１７におけるケース１の平面視上辺近傍領）とは、互いに隣接関係にあるものの異なる辺の近傍領域である。このため、ＩＧＢＴ１１，１２用の外部配線Ｌ４と、ダイオードＤ３用の外部配線Ｌ１とを比較的簡単に分離形成することができる。
【００７３】
上記した実施の形態１及び実施の形態２では、自己消弧素子としてＩＧＢＴを用いたが、ＭＯＳＦＥＴに代表されるＦＥＴ（電界効果トランジスタ）を用いても良い。ＦＥＴを用いた場合は、上述したダイオードＤ１，Ｄ２（図１〜図３参照）として、ＦＥＴのボディ−ドレイン間の寄生ダイオードを利用しても良い。
【００７４】
例えば、図１で示した実施の形態１の構成において、Ｎ型のＩＧＢＴ１１及び１２の代わりにＮ型の第１及び第２のＦＥＴを用いた変形例が考えられる。この場合、第１のＦＥＴのドレイン電極（第１の電極）はＣ１用端子２１相当の端子に接続され、ダイオードＤ１のアノードが第１のＦＥＴのソース電極（第２の電極）に接続され、カソードが第１のＦＥＴのドレイン電極に接続される。
【００７５】
そして、第２のＦＥＴのソース電極（第２の電極）はＥ２用端子２２相当の端子に接続され、ダイオードＤ２のアノードが第２のＦＥＴのソース電極に接続され、カソードが第２のＦＥＴのドレイン電極（第１の電極）に接続される。
【００７６】
上記のように第１及び第２のＦＥＴを有する半導体装置の変形例は、実施の形態１及び実施の形態２と同様、外部配線の用い方を変更することにより、上記第１及び第２の組合せ回路を実現することにより、汎用性に富んだ、自己消弧素子としてＦＥＴを内部に有する半導体装置を得ることができる効果を奏する。
【００７７】
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図１】
2013030956.tif 000003
【図２】
2013030956.tif 000004
【図３】
2013030956.tif 000005
【図４】
2013030956.tif 000006
【図５】
2013030956.tif 000007
【図６】
2013030956.tif 000008
【手続補正書】
【提出日】平成25年11月26日(2013.11.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
直列に接続される第１及び第２の自己消弧素子と、
前記第１及び第２の自己消弧素子の第１の電極にカソードが接続され、第２の電極にアノードが接続される第１及び第２のダイオードと、
第３のダイオードと、
前記第１及び第２の自己消弧素子並びに前記第１〜第３のダイオードを収納するケースとを備え、
前記第３のダイオードは、前記ケース内において、前記第１及び第２の自己消弧素子並びに前記第１及び第２のダイオードすべてと絶縁されていることを特徴とする、
半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１の自己消弧素子の第１の電極に電気的に接続され、前記ケース外部の第１の箇所に外部配線接続可能に配置される第１の電極用端子と、
前記第２の自己消弧素子の第２の電極に電気的に接続され、前記ケース外部の第２の箇所に外部配線接続可能に配置される第２の電極用端子と、
前記第１の自己消弧素子の第２の電極及び前記第２の自己消弧素子の第１の電極に電気的に接続され、前記ケース外部の第３の箇所に外部配線接続可能に配置される共通電極用端子と、
前記第３のダイオードのアノードに電気的に接続され、前記ケース外部の第４の箇所に外部配線接続可能に配置されるアノード用端子と、
前記第３のダイオードのカソードに電気的に接続され、前記ケース外部の第５の箇所に外部配線接続可能に配置されるカソード用端子とをさらに備える、
半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記ケースは平面視して４辺からなる矩形状のケースを含み、
前記第１及び第２の箇所は、平面視して前記ケースの所定の辺である第１の辺の近傍の領域部分を含み、
前記第３〜第５の箇所は、平面視して前記第１の辺と異なる第２の辺の近傍の領域部分を含む、
半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第１及び第２の辺は互いに対向する辺を含む、
半導体装置。
【請求項５】
請求項４記載の半導体装置であって、
前記第１の電極用端子と前記アノード用端子との間に第１の電源用コンデンサが接続可能であり、
前記第２の電極用端子と前記カソード用端子との間に第２の電源用コンデンサが接続可能であり、
前記第１の箇所及び前記第４の箇所は前記第１の辺及び第２の辺に隣接する第３の辺から比較的近い場所を含み、
前記第２の箇所及び前記第５の箇所は前記第３の辺に対向する第４の辺に比較的近い場所を含む、
半導体装置。
【請求項６】
請求項３に記載の半導体装置であって、
前記第１及び第２の辺は互いに隣接する辺を含む、
半導体装置。
【請求項７】
請求項１ないし請求項６のうち、いずれか１項に記載の半導体装置であって、
前記第１及び第２の自己消弧素子は第１及び第２の絶縁ゲート型トランジスタを含み、
前記第１の電極はコレクタ電極を含み、
前記第２の電極はエミッタ電極を含む、
半導体装置。
【請求項８】
請求項１ないし請求項６のうち、いずれか１項に記載の半導体装置であって、
前記第１及び第２の自己消弧素子は電界効果トランジスタを含み、
前記第１の電極はドレイン電極を含み、
前記第２の電極はソース電極を含む、
半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
ＩＧＢＴ４４のコレクタはコレクタ端子Ｃ４に接続され、エミッタはエミッタ端子Ｅ４に接続され、ゲートはゲート端子Ｇ４に接続される。そして、ダイオードＤ４４のアノードがＩＧＢＴ４４のエミッタに接続され、カソードがＩＧＢＴ４４のコレクタに接続される。すなわち、ダイオードＤ４４はＩＧＢＴ４４に対して逆並列に接続される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
そして、ダイオードＤ４５のカソードがカソード端子Ｋ３に接続され、アノードがコレクタ端子Ｃ４及びエミッタ端子Ｅ３に接続される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
上アーム用半導体装置８１ＨＵ及び下アーム用半導体装置８１ＬＵにおいて、ＩＧＢＴ４１〜４４のゲート端子及びエミッタ端子としてＧ１Ｕ〜Ｇ４Ｕ及びＥ１Ｕ〜Ｅ４Ｕが示されている。また、ダイオードＤ４５のカソードとダイオードＤ４６のアノードとの接続端子としてアノード・カソード端子ＡＫが示されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
そして、上アーム用半導体装置８１ＨＶ及び下アーム用半導体装置８１ＬＶにおいて、ＩＧＢＴ５１〜５４のゲート端子及びエミッタ端子としてＧ１Ｖ〜Ｇ４Ｖ及びＥ１Ｖ〜Ｅ４Ｖが示されている。また、ダイオードＤ５５のカソードとダイオードＤ５６のアノードとの接続端子として上述したアノード・カソード端子ＡＫが示されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
そして、上アーム用半導体装置８１ＨＷ及び下アーム用半導体装置８１ＬＷにおいて、ＩＧＢＴ６１〜６４のゲート端子及びエミッタ端子としてＧ１Ｗ〜Ｇ４Ｗ及びＥ１Ｗ〜Ｅ４Ｗが示されている。また、ダイオードＤ６５のカソードとダイオードＤ６６のアノードとの接続端子として上述したアノード・カソード端子ＡＫが示されている。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
Ｕ相、Ｖ相、Ｗ相共通にアノード・カソード端子ＡＫが用いられ、上アーム用半導体装置８１ＨＵのエミッタ端子及び下アーム用半導体装置８１ＬＵのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子Ｃ３Ｅ２ＵがＵ相用の出力端子となる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
同様に、上アーム用半導体装置８１ＨＶのエミッタ端子及び下アーム用半導体装置８１ＬＶのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子Ｃ３Ｅ２ＶがＶ相用の出力端子となり、上アーム用半導体装置８１ＨＷのエミッタ端子及び下アーム用半導体装置８１ＬＷのコレクタ端子が電気的に接続されるコレクタ・エミッタ端子Ｃ３Ｅ２ＷがＷ相用の出力端子となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
Ｃ１用端子３１及びＥ２用端子３２が形成される第１及び第２の箇所（段差部１７におけるケース２の平面視左辺近傍領域）とＡ用端子３３、Ｅ１Ｃ２用端子３４及びＫ用端子３５が形成される第３〜第５の箇所（段差部１７におけるケース２の平面視上辺近傍領）とは、互いに隣接関係にあるものの異なる辺の近傍領域である。このため、ＩＧＢＴ１１，１２用の外部配線Ｌ４と、ダイオードＤ３用の外部配線Ｌ１とを比較的簡単に分離形成することができる。
【国際調査報告】
2013030956.tif 000009
2013030956.tif 000010
2013030956.tif 000011
2013030956.tif 000012