(57)【要約】  半導体チップ（１）の複数の突起状電極（４）が、半導体基板（１１）に形成されている複数の電極（１３）に、複数の半田部を介して当接した状態で、複数の半田部が溶融して、半導体チップ（１）の複数の突起状電極（４）と半導体基板（１１）の複数の電極（１３）に接合する複数の半田接合部（７）が形成される。次に、半導体チップ（１）の一部分と半導体基板（１１）との間の間隔（Ａ）が、半導体チップ（１）の他の部分と半導体基板（１１）との間の間隔（Ｂ）よりも大きくなり、複数の半田接合部（７）のうちの少なくとも一部の半田接合部が引き伸ばされる。これにより、複数の半田接合部（７）の高さに、ばらつきが生じる。次に、複数の半田接合部（７）のうちの、少なくとも、高さが最大となる半田接合部（７ａ）内に、空孔（８）が形成される。その後、複数の半田接合部（７）が凝固する。
2013108323.tif 000002
【特許請求の範囲】
【請求項１】
複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置を製造する半導体装置製造方法において、
前記半導体チップの前記複数の突起状電極が、前記半導体基板に形成されている複数の電極に、複数の半田部を介して当接した状態で、前記複数の半田部を溶融させて、前記半導体チップの前記複数の突起状電極と前記半導体基板の前記複数の電極に接合する複数の半田接合部を形成する第１工程と、
前記半導体チップの一部分と前記半導体基板との間の間隔を、前記半導体チップの他の部分と前記半導体基板との間の間隔よりも大きくして、前記複数の半田接合部のうちの少なくとも一部の半田接合部を引き伸ばし、前記複数の半田接合部の高さに、ばらつきを生じさせる第２工程と、
前記複数の半田接合部のうちの、少なくとも、高さが最大となる半田接合部内に、空孔を形成する第３工程と、
前記複数の半田接合部を凝固させて、前記半導体チップの前記複数の突起状電極を前記半導体基板の前記複数の電極に電気的に接続させる第４工程と、
を有することを特徴とする半導体装置製造方法。
【請求項２】
前記第２工程の際に、少なくとも、高さが最大となる半田接合部に、断面積が小さくなった括れ部を形成することを特徴とする請求項１記載の半導体装置製造方法。
【請求項３】
前記第２工程の際に、前記半導体基板に対して傾く部分を前記半導体チップに形成することを特徴とする請求項２記載の半導体装置製造方法。
【請求項４】
前記第３工程の際に、前記複数の半田接合部を再溶融させて、前記空孔を形成することを特徴とする請求項３記載の半導体装置製造方法。
【請求項５】
前記第１工程の前に、前記半導体基板の前記複数の電極に凹部をそれぞれ形成し、
前記第２工程の際に、少なくとも、高さが最大となる半田接合部内に、空孔を形成する
ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置製造方法。
【請求項６】
前記第１工程の前に、前記半導体基板に形成されている複数の電極端子上に、円弧状の角部を有する突起状電極をそれぞれ形成して、前記半導体基板の前記複数の電極を形成し、
前記第２工程の際に、少なくとも、高さが最大となる半田接合部内に、空孔を形成する
ことを特徴とする請求項１から請求項４のいずれか１項に記載の半導体装置製造方法。
【請求項７】
複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置において、
前記半導体チップの前記複数の突起状電極を前記半導体基板に形成されている複数の電極に電気的に接続させる複数の半田接合部を備え、前記複数の半田接合部の高さにばらつきがあり、少なくとも、高さが最大の半田接合部内に、空孔が形成されている
ことを特徴とする半導体装置。
【請求項８】
前記複数の半田接合部が、空孔の割合が互いに異なる少なくとも２つの半田接合部を含むことを特徴とする請求項７記載の半導体装置。
【請求項９】
少なくとも、高さが最大の半田接合部が、断面積が小さくなった括れ部を有することを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記半導体チップが、前記半導体基板に対して傾く部分を有することを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記半導体基板の前記複数の電極に凹部がそれぞれ形成されていることを特徴とする請求項７から請求項１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記半導体基板の前記複数の電極が、円弧状の角部を有する突起状電極をそれぞれ含むことを特徴とする請求項７から請求項１０のいずれか１項に記載の半導体装置。
【請求項１３】
前記半導体チップの外周部に設けられた半田接合部内の空孔の割合が、前記外周部よりも内側の前記半導体チップの内周部に設けられた半田接合部内の空孔の割合よりも大きいことを特徴とする請求項７から請求項１０のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置製造方法およびその製造方法によって製造される半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体チップの高密度化と半導体チップの電極端子の多ピン化の両立を進めるべく、半導体チップの電極端子の面積縮小化と、半導体チップ内で隣接する電極端子同士の中心間距離の狭小化（電極端子の狭ピッチ化）が図られている。【０００３】
通常、フリップチップ実装においては、ＬＳＩなどの半導体チップがフェイスダウンで実装基板に実装される。具体的には、半導体チップの電極端子上に、半田バンプなどの突起電極が形成された後、その突起電極が加熱されて、実装基板の電極端子に対して圧接される。これにより、バンプ接続が形成される。【０００４】
また、一般的には、半導体チップの外周部に電極端子が配置される。しかし、隣接する電極端子同士の中心間距離の狭小化の進展は著しいため、半導体チップの外周部にのみ電極端子が配置された場合、例えば、電極端子間で短絡が発生したり、半導体チップと実装基板との熱膨張係数の差により接続不良が発生したりすることがある。【０００５】
そこで、半導体チップの電極面の全域にわたって電極端子を配置する設計（エリア配置）が採用されるようになってきた。この電極端子の配置によれば、隣接する電極端子同士の中心間距離（電極端子のピッチ）を広げることが可能となる。しかし、近年では、半導体チップの電極面の全域にわたって電極端子を配置する設計においても、隣接する電極端子同士の中心間距離の狭小化の進展が著しい。【０００６】
半田バンプは、一般的には次の工法によって形成される。まず、スクリーン印刷、ディスペンサー、又は電解メッキにより、半田が電極端子上に供給される。その後、その供給された半田がリフロー炉で半田融点以上に加熱される。これにより、電極端子上に突起状の半田バンプが形成される。【０００７】
しかし、近年、隣接する半田接合部同士の中心間距離（半田接合部のピッチ）がさらに狭くなってきており、加えて半導体チップと実装基板との間の隙間も狭くなってきた。このため、「半田ブリッジ不良」等の問題が起こることがある。「半田ブリッジ不良」は、フリップチップ実装の加熱工程において、溶融した半田が変形して、半田の表面張力により半田バンプ同士がつながることにより発生する。この「半田ブリッジ不良」の問題を解決するために、半田の量を減らすことが可能な２層構造のバンプが提案されている。例えば特許文献１には、金または銅からなる突起電極の表面を覆うように、金属粒子を含有した絶縁性皮膜が形成されてなる２層構造のバンプが提案されている。この提案されたバンプによれば、フリップチップ実装時に絶縁性皮膜および突起電極が溶融しないので、「半田ブリッジ不良」の発生を防ぐことが可能となる。よって、隣接する電極端子同士の中心間距離の狭小化に対応することが可能となる。特許文献１に開示されているバンプは、半導体チップと実装基板との間に注入された封止樹脂が硬化収縮する際に、その封止樹脂が圧縮される方向に発生する力によって、実装基板の電極端子に電気的に接続される。【０００８】
しかしながら、隣接する電極端子同士の中心間距離は、近年、更なる狭小化が求められている。そのため、電極端子の面積縮小化が進展している。特許文献１に開示されているバンプが半導体チップに使用された場合、絶縁性皮膜内の金属粒子は、半導体チップの突起電極（金属電極）と拡散接合せず、実装基板の電極端子（金属電極）とも拡散接合しない。半導体チップの突起電極と実装基板の電極端子との間の電気的接続は、絶縁性皮膜内の金属粒子が、半導体チップの突起電極（金属電極）と実装基板の電極端子（金属電極）に接触することのみによって確保される。このため、電極面積が小さくなると、半導体チップの突起電極と実装基板の電極端子との間に介在する導電粒子の数が少なくなり、接続抵抗が高くなって、信号の伝送損失が増大するという問題が起こる。【０００９】
そこで、高融点金属からなる下層金属上に半田からなる上層金属が設けられてなる２層構造のバンプが採用されるようになってきた（例えば、特許文献２を参照。）。この２層構造のバンプによれば、半田のみからなる一層のバンプよりも半田の量を減らすことが可能となる。よって、フリップチップ実装時に平面方向へ飛び出す半田の量が減るので、半田ブリッジの発生を防ぐことが可能となる。さらに、上層金属の半田が、半導体チップに設けられた下層金属（突起電極）と実装基板の電極端子に拡散接合するので、接続抵抗が低くなり、信号の伝送損失が増大することもない。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００３−２８２６１７号公報
【特許文献２】特開平９−９７７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、近年要求されている配線ルールの更なる微細化と信号処理の更なる高速化（高速信号処理）に対応するために、半導体チップの層間絶縁膜に低誘電率膜（いわゆるLow-k膜やＵＬＫ（Ultra Low-k）膜など）が用いられるようになってきた。低誘電率膜は、誘電率を下げるために、多数の空孔を有するポーラス状（多孔質）となっている。各空孔の径（最大幅）は、数ｎｍである。【００１２】
図５は特許文献２に開示された半導体装置の製造工程を示す。【００１３】
まず、回路基板１１０に半導体チップ１０１がフリップチップ実装される前に、図５の上図に示すように、半導体チップ１０１の側に、下層１０３ａと上層１０３ｂの二層からなるバンプ１２０が形成される。上層１０３ｂは半田からなり、下層１０３ａは、半田よりも融点が高い高融点金属からなる。次に、そのバンプ１２０が、加熱された状態で回路基板１１０の電極１１１に当接される。これにより、下層１０３ａよりも低い溶融温度を持つ上層（半田）１０３ｂが溶融して、図５の中図に示すように、半導体チップ１０１に設けられた下層金属１０３ａと上層１０３ｂの半田が拡散接合し、回路基板１１０の電極１１１と上層１０３ｂの半田が拡散接合する。【００１４】
一般的に、矩形状の外形を持つ半導体チップが実装基板にフリップチップ実装される場合、半田バンプが溶融した後の冷却過程で、半導体チップの隣接する辺同士が交わる４つのコーナーそれぞれの近傍に配置されたバンプに、半導体チップと実装基板との弾性率および線膨張係数の差に起因する熱応力が集中することが多い。【００１５】
上記した特許文献２に開示されている半導体装置の製造方法では、上層１０３ｂの半田に集中した熱応力は、下層金属１０３ａの直下に直接伝わる。このため、下層金属１０３ａが設けられた電極端子（図示せず）の直下において、脆弱な低誘電率膜１０２の剥離が発生したり、脆弱な低誘電率膜１０２に亀裂が発生したりすることがある。例えば、上層１０３ｂの半田が溶融した後の冷却過程で、矩形状の半導体チップ１０１の外形の隣接する辺同士が交わる４つのコーナーそれぞれの近傍に配置された上層１０３ｂの半田に、半導体チップ１０１と回路基板１１０との弾性率および線膨張係数の差に起因する熱応力が集中した場合、その集中した熱応力は、半導体チップ１０１の４つのコーナーそれぞれの近傍に配置された下層金属１０３ａの直下に直接伝わる。したがって、半導体チップ１０１の４つのコーナーの近傍に配置された図示しない電極端子の直下において、脆弱な低誘電率膜１０２の剥離が発生したり、脆弱な低誘電率膜１０２に亀裂が発生したりすることがある。例えば、脆弱な低誘電率膜１０２の剥離が、要部を拡大して示す図５の下図のように発生する。【００１６】
また、特許文献２に開示されている半導体装置の製造方法により製造された半導体装置の使用環境が、急激な温度差が発生するような環境である場合、そのような使用環境下においても、同様な熱応力の集中が発生して、半導体チップ１の電極端子の直下において、脆弱な低誘電率膜１０２の剥離が発生したり、脆弱な低誘電率膜１０２に亀裂が発生したりすることがある。【００１７】
本発明は、半導体チップが脆弱な膜を有する場合でも、高い接続信頼性を確保することが可能な半導体装置を製造する半導体装置製造方法およびその製造方法によって製造される半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の半導体装置製造方法は、複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置を製造する半導体装置製造方法において、前記半導体チップの前記複数の突起状電極が、前記半導体基板に形成されている複数の電極に、複数の半田部を介して当接した状態で、前記複数の半田部を溶融させて、前記半導体チップの前記複数の突起状電極と前記半導体基板の前記複数の電極に接合する複数の半田接合部を形成する第１工程と、前記半導体チップの一部分と前記半導体基板との間の間隔を、前記半導体チップの他の部分と前記半導体基板との間の間隔よりも大きくして、前記複数の半田接合部のうちの少なくとも一部の半田接合部を引き伸ばし、前記複数の半田接合部の高さに、ばらつきを生じさせる第２工程と、前記複数の半田接合部のうちの、少なくとも、高さが最大となる半田接合部内に、空孔を形成する第３工程と、前記複数の半田接合部を凝固させて、前記半導体チップの前記複数の突起状電極を前記半導体基板の前記複数の電極に電気的に接続させる第４工程と、を有することを特徴とする。【００１９】
また、本発明の半導体装置は、複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置において、前記半導体チップの前記複数の突起状電極を前記半導体基板に形成されている複数の電極に電気的に接続させる複数の半田接合部を備え、前記複数の半田接合部の高さにばらつきがあり、少なくとも、高さが最大の半田接合部内に、空孔が形成されていることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、フリップチップ実装工程における半田溶融後の冷却過程で熱応力が集中する半田接合部を、空孔を含む半田接合部にすることが可能となる。半導体チップの外形が矩形状の場合、その外形の隣接する辺同士が交わる４つのコーナーそれぞれの近傍に配置された突起状電極に拡散接合する半田接合部に、熱応力が集中することが多い。空孔を含む半田接合部は、軟らかく伸びやすいので、その空孔が形成された半田接合部が接続する突起状電極の直下に伝わる熱応力は低減される。したがって、半導体チップの電極の直下に形成されている脆弱な低誘電率膜が受ける熱応力を低減することが可能となり、脆弱な低誘電率膜の剥離および亀裂を防ぐことが可能となる。よって、高い接続信頼性を確保することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１における半導体装置の要部を概念的に示す断面図である。
【図２Ａ】本発明の実施の形態１における半導体装置の製造工程の一部を示す断面図である。
【図２Ｂ】本発明の実施の形態１における半導体装置の製造工程の一部を示す断面図である。
【図２Ｃ】本発明の実施の形態１における半導体装置の製造工程の一部を示す断面図である。
【図２Ｄ】本発明の実施の形態１における半導体装置の製造工程の一部を示す断面図である。
【図３Ａ】本発明の実施の形態２における半導体装置の製造工程の一部を示す断面図である。
【図３Ｂ】本発明の実施の形態２における半導体装置の製造工程の一部を示す断面図である。
【図３Ｃ】本発明の実施の形態２における半導体装置の製造工程の一部を示す断面図である。
【図３Ｄ】本発明の実施の形態２における半導体装置の製造工程の一部を示す断面図である。
【図４Ａ】本発明の実施の形態３における半導体装置の製造工程の一部を示す断面図である。
【図４Ｂ】本発明の実施の形態３における半導体装置の製造工程の一部を示す断面図である。
【図４Ｃ】本発明の実施の形態３における半導体装置の製造工程の一部を示す断面図である。
【図４Ｄ】本発明の実施の形態３における半導体装置の製造工程の一部を示す断面図である。
【図４Ｅ】本発明の実施の形態３における半導体装置の製造工程の一部を示す断面図である。
【図５】従来の半導体装置の製造工程を示す断面図である。
【発明を実施するための形態】
【００２２】
（実施の形態１）
図１と図２Ａ〜図２Ｄは実施の形態１を示す。
【００２３】
図１は実施の形態１における半導体装置の拡大断面図を示す。図１に示すように、複数の突起状電極４を有した半導体チップ１が、半導体基板１１に実装されている。図２Ａ〜図２Ｄは実施の形態１における半導体装置の製造工程を示している。半導体チップ１は、例えば、半導体基板１１の側の面（電極面）に多数の電極端子３が狭いピッチで配置されたＬＳＩチップである。電極端子３のピッチとは、隣接する電極端子３同士の中心間距離である。
【００２４】
半導体チップ１において、電極端子３が配置される電極面の内側には、例えばＣｕまたはＡｌ等からなる微細配線層と脆弱な低誘電率絶縁膜（例えば、Low-k層またはUltra Low-k層など）とを含む多層配線層２が設けられている。その多層配線層２の最表面に、複数の電極端子３が、半導体チップ１の電極面の全域にわたって設けられている。
【００２５】
電極端子３は、例えばＡｌまたはＣｕ等からなる。電極端子３の表面にＴｉ／Ｃｕ、またはＴｉ／Ｗ／Ｃｕなどからなるシード層が設けられている。そのシード層の表面に、半田が濡れる金属からなる突起状電極４が設けられている。突起状電極４は、Ｃｕ、Ｎｉ／Ａｕ、またはＡｕなどからなる。
【００２６】
半導体基板１１は、例えばシリコンからなる。半導体基板１１には、半導体チップ１の突起状電極４に対向する配置で、電極端子１２が設けられている。電極端子１２は、例えば、電解Ｎｉ／Ａｕまたは電解Ｎｉ／Ｐｄ／Ａｕ等からなる。その電極端子１２の表面にシード層が設けられ、そのシード層の表面に突起状電極１３が設けられている。
【００２７】
半導体チップ１の突起状電極４は、半導体基板１１の突起状電極１３に、半田接合部７によって電気的および機械的に接続されている。半田接合部７と突起状電極４との間、および半田接合部７と突起状電極１３との間は、固液拡散反応によって強固に接合されている。
【００２８】
複数の半田接合部７は、高さにばらつきがある。実施の形態１では、半導体チップ１の最外郭において、半導体チップ１と半導体基板１１との間の間隔が最大（図１中のＡ）となる場合について説明する。この場合、半導体チップ１の最外郭の近傍に配置されている突起状電極４に接合する半田接合部７ａが、最大の高さを持つ。なお、半導体チップ１の中央において、半導体チップ１と半導体基板１１との間の間隔が最大であってもよい。その場合、半導体チップ１の中央またはその中央の近傍に配置された突起状電極４に接合する半田接合部７が、最大の高さを持つ。これは、後述する実施の形態２および３においても同様である。
【００２９】
最大の高さを持つ半田接合部７ａには、垂直方向の中央に、断面積が小さくなる括れ部１６が形成されている。なお、実施の形態１においては、半導体チップ１の中央部近傍に位置する半田接合部７の形状は、樽状になる。
【００３０】
最大の高さを持つ半田接合部７ａは、空孔８の含有率が最も大きい。これは、最大の高さを持つ半田接合部７ａに、断面積が小さくなる括れ部１６が形成されているためである。
【００３１】
高さが最大の半田接合部７ａは、フリップチップ実装工程における半田溶融後の冷却過程で熱応力が最も集中する位置に配置される。実施の形態１では、矩形状の半導体チップ１の外形の隣接する辺同士が交わる４つのコーナーそれぞれの近傍に位置する半田接合部７に熱応力が集中する場合について説明する。半導体チップ１のコーナー近傍に位置する半田接合部７は、半導体チップ１の最外郭近傍に位置する半田接合部７ａでもある。したがって、半導体チップ１の最外郭近傍に位置する高さが最大の半田接合部７ａに、熱応力が最も集中する。このように半導体チップ１と半導体基板１１との間の間隔が最大の半導体チップ１の最外郭近傍に位置する半田接合部７ａが、最も大きな熱応力を受ける。一方で、その最も大きな熱応力を受ける半田接合部７ａは、断面積が小さくなる括れ部１６を持つことにより、空孔８の含有率が最大であるため、半田の割合が少ない。このため、高さが最大の半田接合部７ａが、引張応力を受けると、半田部分への応力集中が増し、応力集中点が脆弱な膜の多層配線層２から半田接合部７ａへ移る。しかし、前述のように半田接合部７ａは空孔８の含有率が大きく、よって半田接合部７ａの伸び率は大きい。また、半田接合部７ａは、突起状電極４および突起状電極１３に強固に接合されている。したがって、大きな熱応力を受けても、半田接合部７ａは破損することなく伸びる。以上のことから、最も大きな熱応力を受ける半田接合部が、高い空孔含有率を持つことにより、多層配線層２の脆弱な低誘電率膜の剥離および亀裂を防ぐことが可能となる。
【００３２】
半田の組成は、例えば、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＰｂ、ＳｎＢｉ、ＳｎＡｇＢｉＩｎ、ＳｎＩｎ、Ｉｎ、Ｓｎなどの中から選択することが可能である。半田の組成は、最大間隔Ａの大きさに合わせて、半田の伸び率を考慮して選択するのが好適である。
【００３３】
例えば、半導体チップ１の電極端子３同士の中心間距離（電極端子３のピッチ）が０．０５ｍｍの場合では、突起状電極４の径は０．０２０ｍｍ〜０．０３５ｍｍ、突起状電極４の高さは０．００５ｍｍ〜０．０３０ｍｍ、半導体基板１１の突起状電極１３の径は０．０１５ｍｍ〜０．０３５ｍｍ、突起状電極１３の高さは０．００２ｍｍ〜０．０１０ｍｍ、半田接合部７の径は０．０２ｍｍ〜０．０３５ｍｍである。
【００３４】
半導体チップ１と半導体基板１１との間には、封止樹脂１５が充填されていても構わない。封止樹脂１５が充填されることにより、信頼性がより向上する。
【００３５】
この半導体装置は、図２Ａ〜図２Ｄに示す工程で製造することが可能である。
【００３６】
半導体チップ１に突起状電極４が形成される際には、まず、ウェーハ内の複数の半導体チップ１の各電極面の全面に、スパッタリング法または蒸着によってシード層が形成された後、感光レジスト層が形成される。次に、突起状電極４が形成される予定の箇所が露光された後、感光レジスト層の洗浄が行われる。この露光および洗浄によって、電極端子３の上の突起状電極４が形成される予定の部分に感光レジスト層の開口部が形成される。次に、ウェーハ形態の複数の半導体チップ１は、電解めっき浴に浸漬される。これにより、電極端子３の上に突起状電極４が形成される。
【００３７】
次に、突起状電極４の上に、半田部の一例である半田膜６が形成された後、ウェーハ形態の複数の半導体チップ１の各電極面の全面にフラックスが塗布される。次に、ウェーハ形態の複数の半導体チップ１は、リフロー炉で加熱される。これにより半田膜６が溶融し、ドーム状になる。この半田膜６の溶融工程において、半田膜６と突起状電極４とが拡散接合して、半田膜６と突起状電極４との間に合金層５が形成される。
【００３８】
次に、感光レジスト層が剥離されて、電極端子３の上に、半田膜６で覆われた突起状電極４が形成される（図２Ａを参照）。例えば、シード層の材料にはＴｉ／Ｃｕが用いられ、突起状電極４の材料にはＣｕが用いられ、半田膜６の材料にはＳｎＡｇが用いられる。この場合、合金層５は、Ｃｕ３ＳｎおよびＣｕ６Ｓｎ５からなる。但し、シード層、突起状電極４および半田膜６の材料は、これらに限られない。
【００３９】
次に、ブレードダイシングまたはレーザダイシングなどの手段により、半導体チップ１が個片化されて、図２Ａに示す状態の半導体チップ１が得られる。
【００４０】
一方、半導体基板１１の電極端子１２の上には、半導体チップ１と同様に、電解めっきによって突起状電極１３が形成される。突起状電極１３の材料には、例えばＮｉ−Ｐ／Ａｕが用いられる。但し、突起状電極１３の材料は、これに限られない。
【００４１】
次に、半導体チップ１の突起状電極４と半導体基板１１の突起状電極１３が図２Ａに示すように位置合わせされて、半田膜６を介して突起状電極４が突起状電極１３に当接される。
【００４２】
次に、半導体チップ１及び半導体基板１１が加熱されて、図２Ｂのように、半導体チップ１が半導体基板１１上に搭載される。例えば、加熱温度：２２０〜２４０°Ｃ、加圧時間：０．１秒〜６０秒の条件で、半導体チップ１を半導体基板１１に向けて加圧するのが好適である。この工程において、溶融した半田膜６の先端と突起状電極１３とが拡散接合して、合金層１４を有する半田接合部７が形成される。加圧時間が０．１秒未満の場合、半田膜６の先端と突起状電極１３とが拡散接合する面積が微小になり、後述の引き上げ工程（図２Ｃ）で、溶融した半田が引きちぎられる問題が発生する。一方、加圧時間が６０秒を超える場合、半田接合部７の中の合金層の割合が多くなり、残された半田が少なくなるため、後述の引き上げ工程（図２Ｃ）での半田の伸び量が少なくなる。このため、後述する括れ部１６を形成することが困難になる。
【００４３】
次に、図２Ｃに示す引き上げ工程では、半導体チップ１が半田の融点以上の温度に加熱されて、半導体チップ１の一部分が引きあがられるか、または、半導体チップ１の一部分が、半導体チップ１の他の部分よりも大きく引き上げられる。これにより、半導体チップ１の一部分と半導体基板１１との間の間隔が、半導体チップ１の他の部分と半導体基板１１との間の間隔よりも大きくなり、複数の半田接合部７のうちの少なくとも一部の半田接合部７が、溶融した状態で、半導体基板１１の電極端子１２に対して垂直方向に引き伸ばされて、複数の半田接合部７の高さに、ばらつきが生じる。実施の形態１では、半導体チップ１の外周部が引き上げられるか、または、半導体チップ１の外周部が、半導体チップ１の中央部よりも大きく引き上げられる。これにより、半導体チップ１の外周部と半導体基板１１との間の間隔が、半導体チップ１の中央部と半導体基板１１との間の間隔よりも大きくなり、少なくとも半導体チップ１の外周部に設けられている突起状電極４に接合する半田接合部７が、溶融した状態で、半導体基板１１の電極端子１２に対して垂直方向に引き伸ばされる。この後、冷却により半田接合部７は凝固する。
【００４４】
図２Ｃに示す引き上げ工程を実現するには、内部配線層の線膨張係数の違いによって大きな反り（熱時反り）が発生する半導体チップ１を用い、半田が溶融した状態で半導体チップ１を解放することにより、半導体チップ１に反り（熱時反り）を生じさせ、その反りを駆動力とすればよい。
【００４５】
引き上げの駆動力として半導体チップ１の反りが用いられる場合、半導体チップ１に傾く部分が形成される。実施の形態１では、半導体チップ１の最外郭が半導体基板１１から最も離れるように、半導体チップ１の中央部の近傍から半導体チップ１の最外郭にわたる部分が傾く。その傾いた部分に設けられている突起状電極４に接合する半田接合部７が、溶融した状態で、半導体基板１１の電極端子１２に対して垂直方向に引き伸ばされる。半導体チップ１の最外郭の近傍に配置された突起状電極４に接合する半田接合部７ａが、最も引き伸ばされて、最も高くなる。
【００４６】
半導体チップ１は、基板上に内部配線層が形成された構造を持つ。このため、半導体チップ１が加熱されると、内部配線層と基板との弾性率および熱膨張係数の違いにより熱応力が発生する。半導体チップ１が薄いほど基材の剛性が下がるため、半導体チップ１は反りやすくなり、上記した駆動力が発揮されやすくなる。例えば、４ｍｍ×４ｍｍの半導体チップ１の反り量を共焦点顕微鏡で測定した結果、半導体チップ１の厚みが０．０２０ｍｍ，０．０６０ｍｍ，０．１５０ｍｍの場合の反り量は、それぞれ０．０２６ｍｍ，０．０１８ｍｍ，０．００７ｍｍであった。したがって、半導体チップ１の反りによる駆動力を十分に発揮するためには、半導体チップ１の厚みは０．０６０ｍｍ以下にすることが望ましい。しかし、半導体チップ１の厚みが０．０２０ｍｍ以下では、脆弱な膜の多層配線層２に応力が作用して、半導体チップ１が破損することがある。ゆえに半導体チップ１の厚さｔは、
０．０２０ｍｍ＜ ｔ ≦ ０．０６０ｍｍ
の範囲内が好適である。
【００４７】
図２Ｃに示す引き上げ工程により、半導体チップ１の最外郭の近傍に位置する半田接合部７ａに括れ部１６が形成される。一方、半導体チップ１の中央部近傍は反りが小さい。反りが小さい部分に位置する半田接合部７の形状は、樽状になる。
【００４８】
なお、条件によっては、引き上げ工程の際に、引き伸ばされた半田接合部７内に空孔が形成される場合がある。特に、最も引き伸ばされて、最も高くなった半田接合部７内に、空孔は形成されやすい。
【００４９】
次に、半導体チップ１が実装された半導体基板１１がリフロー炉などの加熱手段によって加熱されて、半田が再溶融され、合金層が成長する。この工程で、合金層５のＣｕ６Ｓｎ５が柱状に大きく成長して、突起状電極１３上の合金層１４にまで届き、（Ｃｕ、Ｎｉ）６Ｓｎ５からなる合金層が形成される。この時、断面積が電極面積よりも小さい半田接合部７の内部に、組織の変態に伴う体積収縮により図２Ｄに示すように空孔８が発生する。最も引き伸ばされた半田接合部７ａは、括れ部１６が最も大きくなるため、断面積が最も小さくなる。よって、最も引き伸ばされた半田接合部７aは、空孔含有率が最も大きくなると同時に、半田の割合が少なくなる。このため、最も引き伸ばされた半田接合部７aは、引張弾性率（ヤング率）が減少して、伸びやすくなる。実施の形態１では、半導体チップ１の最外郭の近傍に位置する半田接合部７ａの空孔含有率が最も大きくなる。
【００５０】
合金層を成長させる加熱は、真空下あるいは還元ガス下で行っても構わない。真空下あるいは還元ガス下で半田が溶融することにより、半田が溶融している間に生成される酸化膜の量が減る。したがって、合金層の成長を阻害する酸化膜の量が減るので、より容易に合金層の成長を促進することが可能となる。還元ガスには、例えばギ酸、クエン酸などのカルボン酸を用いることが可能である。
【００５１】
図示しないが、この後、ディスペンサーなどにより半導体チップ１と半導体基板１１との間に封止樹脂が注入され、その注入された封止樹脂が硬化されてもよい。封止樹脂が上記空孔８内に浸透することにより、半田接合部７の引張強度の向上と半田接合部７の低弾性率化の両立が可能となるので、より脆弱な半導体チップ１を使用することが可能となる。さらに、封止樹脂が凸凹を備えた半田接合部７と接着されることになるので、アンカー効果により封止樹脂と半田接合部７との間の界面接着強度が向上し、より過酷な使用環境下においても、半導体装置の高い信頼性を確保することが可能となる。
【００５２】
この実施の形態１の半導体装置を、断面研磨により断面解析した結果、半導体チップ１の最外郭の近傍に配置されている半田接合部７が、複数個の空孔８を備えていることが確認できた。また、半導体チップ１の外周部に配置されている半田接合部７の空孔含有率が、その外周部よりも内側の半導体チップ１の内周部に配置されている半田接合部７の空孔含有率よりも大きいことが確認できた。また、半導体チップ１の最外郭において、脆弱な低誘電率膜の剥離および亀裂が発生していないことが確認できた。さらに、この実施の形態１の半導体装置を温度サイクル試験（１サイクル：−４０°Ｃ、８５°Ｃ、各３０分）に投入した結果、１０００サイクル後でも安定した接続抵抗が確保されることが確認できた。
【００５３】
このように、半導体チップ１と半導体基板１１との間の間隔が最も離れている位置またはその位置の近傍に配置される半田接合部７ａが空孔８を備えることにより、脆弱な低誘電率膜（ＵＬＫ膜）が受ける応力が低減され、高い接続信頼性を確保することが可能となる。
【００５４】
なお、条件によっては、半導体チップ１の中央部に位置する半田接合部が、フリップチップ実装工程における半田溶融後の冷却過程で、最も大きな熱応力を受ける場合がある。この場合は、半導体チップの中央が半導体基板から最も離れるように凸状に反る半導体チップを用いればよい。これは、後述する実施の形態２および３においても同様である。
【００５５】
（実施の形態２）
図３Ａ〜図３Ｄはそれぞれ、実施の形態２における半導体装置の製造方法を概念的に示す断面図である。
【００５６】
実施の形態２では、実施の形態１と異なり、半導体チップ１の電極が、半導体基板１１の電極に、半田部の一例である半田膜６を介して当接する前に、半導体基板１１の電極の、半田膜６が当接する面（当接面）に、凹部１７ａが形成される。その他は実施の形態１と同様であるので、その説明は省略する。
【００５７】
半導体基板１１に突起状電極１３が形成される前に、中央部が開口された絶縁膜によって電極端子１２（シード層）が覆われる。その後、電解めっきによって突起状電極１３が形成される。絶縁膜の開口径を小さくすると、図３Ａに示すように、絶縁膜の厚みにより突起状電極１３に凹部１７ａが形成される。例えば、電極端子１２が直径０．０２５ｍｍの場合、絶縁膜の開口径は０．０１５ｍｍ、絶縁膜の厚みは０．００１ｍｍ〜０．００２ｍｍとするのが好適である。
【００５８】
次に図３Ｂに示すように、半導体チップ１及び半導体基板１１が加熱され、半導体チップ１が半導体基板１１上へ搭載される。この時、溶融した半田膜６の先端と突起状電極１３とが拡散接合されて、合金層１４を有する半田接合部７が形成される。
【００５９】
次に、図３Ｃに示すように、半導体チップ１が半田接合部７の融点以上の温度に加熱され、半導体チップ１の最外郭が引き上げられる。実施の形態２では、実施の形態１と同様に、半導体チップ１の最外郭が半導体基板１１から最も離れるように、半導体チップ１の中央部の近傍から半導体チップ１の最外郭にわたる部分が傾く場合を例示する。
【００６０】
図３Ｃに示す引き上げ工程では、突起状電極１３の凹部１７ａに濡れていた半田が引き上げられる。その引き上げられた半田は、半田の表面張力により、凹部１７ａの周囲の凸部１７ｂ上の半田に集まる。その結果、引き伸ばされた半田接合部７では、凹部１７ａは半田で濡れず、凹部１７ａの周囲の凸部１７ｂが半田で濡れる。このため、引き上げ工程において、半導体チップ１の最外郭近傍に位置する半田接合部７ａ内部に空孔８が形成される。半田部分の断面積が実施の形態１よりも小さくなる。
【００６１】
次に、半導体チップ１が実装された半導体基板１１がリフロー炉などの加熱手段によって加熱されて、半田が再溶融される。これにより、図３Ｄに示すように、実施の形態１よりも空孔８を多く備えた半田接合部７が形成される。
【００６２】
より多くの空孔８を備えた半田接合部により、使用環境下での熱応力が緩和され、脆弱膜の破壊を抑制することが可能となる。
【００６３】
この実施の形態２の半導体装置を、断面研磨により断面解析した結果、半導体チップ１と半導体基板１１との間の間隔が、半導体チップ１の最外郭で最も大きくなり、一つの断面において、半導体チップ１の最外郭近傍に位置する半田接合部７ａが８個の空孔を有することが確認された。また、脆弱な低誘電率膜がＥＬＫ（Extreme Low-k）膜であっても、剥離および亀裂が発生していないことが確認された。さらに、この実施の形態２の半導体装置を温度サイクル試験（１サイクル：−４５°Ｃ、８５°Ｃ、各５分）に投入した結果、１０００サイクル後でも安定した接続抵抗が確保されることが確認できた。
【００６４】
このように、半導体基板１１の突起状電極１３に凹部１７ａが形成されることによって、より多くの空孔８を半田接合部７内に形成することが可能となり、脆弱な低誘電率膜が受ける応力が低減され、高い接続信頼性が確保できる。
【００６５】
（実施の形態３）
図４Ａ〜図４Ｅはそれぞれ、実施の形態３における半導体装置の製造方法を概念的に示す断面図である。
【００６６】
実施の形態１と実施の形態２では、半導体チップ１の最外郭近傍に位置する半田接合部７ａの長さを、半導体チップ１に反りを発生させてコントロールするとともに、その半田接合部７ａの最小の断面積を、その半田接合部７ａに括れ部１６を形成してコントロールすることにより、半田接合部７ａを低弾性化する場合について説明した。しかし、半導体チップ１の最外郭近傍に位置する半田接合部７ａの長さをコントロールするだけでも、その半田接合部７ａを低弾性化することが可能である。
【００６７】
この実施の形態３では、実施の形態１と異なり、半導体基板１１の電極端子１２の上に、円弧状の角部を有する突起状電極１３が形成される。したがって、半導体チップ１の突起状電極４が半田膜６を介して当接する半導体基板１１の突起状電極１３の角部が、円弧状１８となっている。その他は実施の形態１と同様であるので、その説明は省略する。
【００６８】
突起状電極１３は無電解めっきにより形成される。例えば、突起状電極１３の直径は０．０３５ｍｍ、突起状電極１３の厚みは０．０１０ｍｍである。無電解めっきは等方的に成長するため、図４Ａに示すように、突起状電極１３は、角が丸みを帯びた円弧状１８の形状となる。
【００６９】
次に、図４Ｂに示すように、半田膜６が溶融した状態で半導体チップ１が半導体基板１１上に搭載されて、突起状電極１３上に合金層１４が形成される。このとき、図４Ｂに示すように、突起状電極１３の丸みを帯びた円弧状１８の形状に沿って半田が濡れ広がる。
【００７０】
次に、図４Ｃに示すように、半田接合部７が溶融した状態で半導体チップ１の最外郭が引き上げられた後、半田の凝固点まで冷却されて半田接合部７は凝固する。実施の形態３では、実施の形態１と同様に、半導体チップ１の最外郭が半導体基板１１から最も離れるように、半導体チップ１の中央部の近傍から半導体チップ１の最外郭にわたる部分が傾く場合を例示する。
【００７１】
図４Ｃに示す引き上げ工程では、引き伸ばされた半田接合部７ａ内に空孔８が形成される。これは、突起状電極１３の丸みを帯びた円弧状１８の形状に沿って半田が濡れ広がっている分だけ、上下の突起状電極４、１３の頂面同士の間に存在する半田の量が、実施の形態１、２よりも減っているためである。
【００７２】
次に、半導体チップ１と半導体基板１１からなる実装体がリフロー炉に投入されて、半田接合部７が再溶融される。これにより、図４Ｄに示すように突起状電極１３の丸みを帯びた円弧状１８の形状に沿って更に半田が濡れ広がる。このように突起状電極１３の外面の丸みを帯びた形状に半田が濡れ広がるため、半田の再溶融時に、上下の突起状電極４、１３の頂面同士の間に存在する半田の体積が、実施の形態１，２の場合よりも減る。このため、時間が経過すると、図４Ｅに示すように、半導体チップ１の最外郭近傍に位置する半田接合部７ａには、実施の形態１，２よりも、更に多くの空孔８が形成される。その結果、高さが最大の半田接合部７ａは、低弾性になる。よって、既知のバンプでは熱応力が大きくなり脆弱誘電膜の適用が困難であった大型の半導体チップに対しても、熱応力の緩和が可能となり、脆弱誘電膜を適用することが可能となる。
【００７３】
なお、実施の形態３に実施の形態２を組み合わせることが可能である。
【００７４】
上記の各実施の形態１〜３では、半導体チップ１が半導体基板１１に実装される場合を例示して説明した。しかし、本発明は、その例に限られない。コンデンサ、コイル、抵抗などの受動部品が実装された電極端子のピッチが狭い電気部品に本発明を適用しても、上記の各実施の形態１〜３と同様の効果が得られる。また、上記の各実施の形態１〜３では、ウェーハ形態の半導体チップを例示して説明した。しかし、本発明は、その例に限られない。半導体チップがプリント配線基板に実装されてなるパッケージを用いたとしても、あるいは、長方形または正方形の外形となるように個片化された半導体チップを始めから用いたとしても、上記の各実施の形態１〜３と同様の効果が得られる。また、半導体基板１１の表面または内部に、電子回路や半導体回路が構成されていてもよい。したがって、半導体基板１１は、半導体チップであってもよい。
【産業上の利用可能性】
【００７５】
本発明は、狭ピッチ化が進展する半導体チップや、低誘電率材料などからなる層間絶縁膜を有する半導体チップなどを実装する実装分野において特に有用である。
【図１】
2013108323.tif 000003
【図２Ａ】
2013108323.tif 000004
【図２Ｂ】
2013108323.tif 000005
【図２Ｃ】
2013108323.tif 000006
【図２Ｄ】
2013108323.tif 000007
【図３Ａ】
2013108323.tif 000008
【図３Ｂ】
2013108323.tif 000009
【図３Ｃ】
2013108323.tif 000010
【図３Ｄ】
2013108323.tif 000011
【図４Ａ】
2013108323.tif 000012
【図４Ｂ】
2013108323.tif 000013
【図４Ｃ】
2013108323.tif 000014
【図４Ｄ】
2013108323.tif 000015
【図４Ｅ】
2013108323.tif 000016
【図５】
2013108323.tif 000017
【手続補正書】
【提出日】平成26年10月31日(2014.10.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置を製造する半導体装置製造方法において、
前記半導体チップの前記複数の突起状電極が、前記半導体基板に形成されている複数の電極に、複数の半田部を介して当接した状態で、前記複数の半田部を溶融させて、前記半導体チップの前記複数の突起状電極と前記半導体基板の前記複数の電極に接合する複数の半田接合部を形成する第１工程と、
前記半導体チップの一部分と前記半導体基板との間の間隔を、前記半導体チップの他の部分と前記半導体基板との間の間隔よりも大きくして、前記複数の半田接合部のうちの少なくとも一部の半田接合部を引き伸ばし、前記複数の半田接合部の高さに、ばらつきを生じさせた後、前記複数の半田接合部を冷却して凝固する第２工程と、
前記複数の半田接合部のうちの、少なくとも、高さが最大となる半田接合部内に、空孔を形成する第３工程と、
前記複数の半田接合部を凝固させて、前記半導体チップの前記複数の突起状電極を前記半導体基板の前記複数の電極に電気的に接続させる第４工程と、
を有し、
前記第１工程の、各々の前記複数の半田接合部は、前記半導体チップの前記複数の突起状電極と前記半田部とがそれぞれ拡散接合して形成した合金層を有しており、
前記第３工程の際に、前記複数の半田接合部を再溶融し、前記合金層を成長させて前記半田接合部の内部に組織の変態に伴う体積収縮により、複数の前記空孔を、各々の前記半田接合部の内部に形成することを特徴とする半導体装置製造方法。
【請求項２】
前記第２工程の際に、少なくとも、高さが最大となる半田接合部に、断面積が小さくなった括れ部を形成することを特徴とする請求項１記載の半導体装置製造方法。
【請求項３】
前記第２工程の際に、前記半導体基板に対して傾く部分を前記半導体チップに形成することを特徴とする請求項２記載の半導体装置製造方法。
【請求項４】
前記第１工程の前に、前記半導体基板の前記複数の電極に凹部をそれぞれ形成し、
前記第２工程の際に、少なくとも、高さが最大となる半田接合部内に、空孔を形成する
ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置製造方法。
【請求項５】
前記第１工程の前に、前記半導体基板に形成されている複数の電極端子上に、円弧状の角部を有する突起状電極をそれぞれ形成して、前記半導体基板の前記複数の電極を形成し、
前記第２工程の際に、少なくとも、高さが最大となる半田接合部内に、空孔を形成する
ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体装置製造方法。
【請求項６】
複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置において、
前記半導体チップの前記複数の突起状電極を前記半導体基板に形成されている複数の電極に電気的に接続させる複数の半田接合部を備え、
各々の前記複数の半田接合部は、半田部と、前記半導体チップの前記複数の突起状電極と前記半田部とが拡散接合して形成した合金層と、で構成され、前記複数の半田接合部の高さにばらつきがあり、少なくとも、高さが最大の半田接合部内に、前記合金層の成長による前記半田接合部の体積収縮の結果生成された複数の空孔が形成されている
ことを特徴とする半導体装置。
【請求項７】
前記複数の半田接合部が、空孔の割合が互いに異なる少なくとも２つの半田接合部を含むことを特徴とする請求項６記載の半導体装置。
【請求項８】
少なくとも、高さが最大の半田接合部が、断面積が小さくなった括れ部を有することを特徴とする請求項７記載の半導体装置。
【請求項９】
前記半導体チップが、前記半導体基板に対して傾く部分を有することを特徴とする請求項８記載の半導体装置。
【請求項１０】
前記半導体基板の前記複数の電極に凹部がそれぞれ形成されていることを特徴とする請求項６から請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
前記半導体基板の前記複数の電極が、円弧状の角部を有する突起状電極をそれぞれ含むことを特徴とする請求項６から請求項９のいずれか１項に記載の半導体装置。
【請求項１２】
前記半導体チップの外周部に設けられた半田接合部内の空孔の割合が、前記外周部よりも内側の前記半導体チップの内周部に設けられた半田接合部内の空孔の割合よりも大きいことを特徴とする請求項６から請求項９のいずれか１項に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
本発明の半導体装置製造方法は、複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置を製造する半導体装置製造方法において、前記半導体チップの前記複数の突起状電極が、前記半導体基板に形成されている複数の電極に、複数の半田部を介して当接した状態で、前記複数の半田部を溶融させて、前記半導体チップの前記複数の突起状電極と前記半導体基板の前記複数の電極に接合する複数の半田接合部を形成する第１工程と、前記半導体チップの一部分と前記半導体基板との間の間隔を、前記半導体チップの他の部分と前記半導体基板との間の間隔よりも大きくして、前記複数の半田接合部のうちの少なくとも一部の半田接合部を引き伸ばし、前記複数の半田接合部の高さに、ばらつきを生じさせた後、前記複数の半田接合部を冷却して凝固する第２工程と、前記複数の半田接合部のうちの、少なくとも、高さが最大となる半田接合部内に、空孔を形成する第３工程と、前記複数の半田接合部を凝固させて、前記半導体チップの前記複数の突起状電極を前記半導体基板の前記複数の電極に電気的に接続させる第４工程と、を有し、前記第１工程の、各々の前記複数の半田接合部は、前記半導体チップの前記複数の突起状電極と前記半田部とがそれぞれ拡散接合して形成した合金層を有しており、前記第３工程の際に、前記複数の半田接合部を再溶融し、前記合金層を成長させて前記半田接合部の内部に組織の変態に伴う体積収縮により、複数の前記空孔を、各々の前記半田接合部の内部に形成することを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
また、本発明の半導体装置は、複数の突起状電極を有した半導体チップが半導体基板に実装されてなる半導体装置において、前記半導体チップの前記複数の突起状電極を前記半導体基板に形成されている複数の電極に電気的に接続させる複数の半田接合部を備え、各々の前記複数の半田接合部は、半田部と、前記半導体チップの前記複数の突起状電極と前記半田部とが拡散接合して形成した合金層と、で構成され、前記複数の半田接合部の高さにばらつきがあり、少なくとも、高さが最大の半田接合部内に、前記合金層の成長による前記半田接合部の体積収縮の結果生成された複数の空孔が形成されていることを特徴とする。
【国際調査報告】
2013108323.tif 000018
2013108323.tif 000019