(57)【要約】  非可逆回路素子において、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加を極力抑えるとともに、挿入損失を劣化させることなくアイソレーション周波数を調整可能とすること。  フェライト３２と、フェライト３２に互いに絶縁状態で交差して配置された第１及び第２中心電極３５，３６と、第１及び第２中心電極３５，３６の交差部分に直流磁界を印加する永久磁石と、を備えた非可逆回路素子（アイソレータ）。第１中心電極３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極３６の一端を入力ポートＰ１とし他端をグランドポートＰ３とし、入力ポートＰ１と出力ポートＰ２との間に、互いに並列に接続された抵抗素子Ｒと容量素子Ｃ１とが直列に接続されており、入力ポートＰ１と出力ポートＰ２との間に、容量を切り替え可能な容量手段Ｃ１２が抵抗素子Ｒと並列に接続されている。
2013118355.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが直列に接続されており、
入力ポートと出力ポートとの間に、容量を切り替え可能な容量手段が前記抵抗素子と並列に接続されていること、
を特徴とする非可逆回路素子。
【請求項２】
前記容量手段は、少なくとも一つのコンデンサと該コンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記容量手段は、並列に接続された複数のコンデンサとそれぞれのコンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項４】
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが直列に接続されており、
前記容量素子はその容量が可変であること、
を特徴とする非可逆回路素子。
【請求項５】
前記容量素子は容量可変コンデンサであること、を特徴とする請求項４に記載の非可逆回路素子。
【請求項６】
前記容量素子はスイッチング素子によってオン、オフを切り替えられる少なくとも二つの素子からなること、を特徴とする請求項４に記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、携帯電話などの移動体通信機器の送信回路部に使用されている。【０００３】
この種の非可逆回路素子として、特許文献１に記載のように低挿入損失とした２ポートタイプのアイソレータが知られている。図１４に示すように、このアイソレータ１００はフェライト１３２の表面に第１及び第２中心電極１３５，１３６（インダクタＬ１１，Ｌ１２）を互いに絶縁状態で交差して配置し、交差部分に永久磁石（図示せず）から直流磁界を印加することにより第１及び第２中心電極１３５，１３６を磁気的に結合させ、第１中心電極１３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極１３６の一端を出力ポートＰ２とし他端をグランドポートＰ３とし、入力ポートＰ１と出力ポートＰ２との間に互いに並列に接続された終端抵抗Ｒ１１とコンデンサＣ１１とを接続し、かつ、第２中心電極１３６と並列にコンデンサＣ１２を接続したものである。第１中心電極１３５とコンデンサＣ１１とが共振回路を形成し、第２中心電極１３６とコンデンサＣ１２とが共振回路を形成している。さらに、入力ポートＰ１側及び出力ポートＰ２側にはインピーダンス調整用のコンデンサＣＳ１１，ＣＳ１２が接続されている。また、外部接続用端子ＩＮ，ＯＵＴ，ＧＮＤを備えている。【０００４】
本アイソレータ１００は携帯電話の送信用回路に組み込まれる。即ち、入力側外部接続用端子ＩＮが送信側パワーアンプＰＡに整合回路６０，７０を介して接続され、出力側外部接続用端子ＯＵＴがデュープレクサなどを介してアンテナに接続される。【０００５】
通常、パワーアンプＰＡの出力インピーダンスは５Ω程度と低く、アイソレータ１００としての入力インピーダンスは５０Ω程度と高い。アイソレータ１００としての入力インピーダンスを低くするには、特許文献１に記載のように、第１及び第２中心電極１３５，１３６の交差角度を小さくすることによって可能であり、かつ、コンデンサＣＳ１１を挿入することでも可能あるが、アイソレータ１００の小型化の要請により交差角度を小さくすること（入力インピーダンスを小さくすること）に限界を生じている。【０００６】
そこで、アイソレータ１００とパワーアンプＰＡとの間にコンデンサＣ１４とインダクタＬ１３とからなる整合回路６０、及び、コンデンサＣ１５とインダクタＬ１４とからなる整合回路７０を介在させてインピーダンスを徐々に高くし、アイソレータ１００のインピーダンスに整合させている。しかしながら、整合回路６０，７０を介在させることは、挿入損失が増加し、かつ、送信用回路の部品点数やコストも増加することになる。挿入損失については、図１４に示すように、アイソレータ１００の挿入損失０．５ｄＢに整合回路６０，７０の挿入損失０．７ｄＢが加わり、都合１．２ｄＢとなってしまう。【０００７】
一方、この種の非可逆回路素子としては、特許文献２に記載のように、任意の周波数帯域において十分なアイソレーション特性を得るために、複数の整合用コンデンサそれぞれに第１可変整合機構を直列接続し、該第１可変整合機構のリアクタンスを変化させるようにしたものが記載されている。【０００８】
しかしながら、この非可逆回路素子では、順方向から高周波電流が入力された際に該高周波電流が前記第１可変整合機構を通過するために、どうしても挿入損失が大きくなるという問題点を有している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−２０８９４３号公報
【特許文献２】特開２００８−８５９８１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加を極力抑えることができるとともに、挿入損失を劣化させることなくアイソレーション周波数を調整可能な非可逆回路素子を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１の形態である非可逆回路素子は、
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが直列に接続されており、
入力ポートと出力ポートとの間に、容量を切り替え可能な容量手段が前記抵抗素子と並列に接続されていること、
を特徴とする。【００１２】
本発明の第２の形態である非可逆回路素子は、
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが直列に接続されており、
前記容量素子はその容量が可変であること、
を特徴とする。【００１３】
第１及び第２の形態である非可逆回路素子においては、第２中心電極のインダクタンスを第１中心電極のインダクタンスよりも大きく設定することにより、入力ポートから高周波信号が入力（順方向入力）されると、ジャイレータ動作により第１中心電極の両端が同電位となり、第１中心電極や終端抵抗にはほとんど電流が流れず、出力ポートに出力される。一方、出力ポートから高周波信号が入力（逆方向入力）されると、高周波信号は非可逆作用によって第１中心電極を通過することなく抵抗素子に流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。第２中心電極のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、従来の半分程度に低くすることが可能である。それゆえ、パワーアンプとの間に介在される整合回路を省略あるいは少なくすることができ、それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。【００１４】
また、第１の形態である非可逆回路素子においては容量手段の容量値を切り替えることにより、第２の形態である非可逆回路素子においては容量素子の容量値を切り替えることにより、いずれも逆方向入力に対するアイソレーション周波数が調整される。また、抵抗素子のインピーダンスを選択することにより、減衰量が調整される。一方、順方向から高周波信号が入力されると、抵抗素子や容量手段又は容量素子にはほとんど高周波電流が流れないため、容量手段や容量素子が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
【発明の効果】
【００１５】
本発明によれば、非可逆回路素子での低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加を極力抑えることができるとともに、挿入損失を劣化させることなくアイソレーション周波数を調整可能である。
【図面の簡単な説明】
【００１６】
【図１】第１実施例であるアイソレータを含む送信側回路の等価回路図である。
【図２】第１実施例であるアイソレータの分解斜視図である。
【図３】第１実施例であるアイソレータの斜視図である。
【図４】第１実施例であるアイソレータを構成するフェライト・磁石素子を示す分解斜視図である。
【図５】第１実施例であるアイソレータによるインピーダンス変換量を示すグラフである。
【図６】第１実施例であるアイソレータの入力整合特性を示すスミス図である。
【図７】第１実施例であるアイソレータの出力整合特性を示すスミス図である。
【図８】第１実施例であるアイソレータのアイソレーション特性を示すグラフである。
【図９】第１実施例であるアイソレータの挿入損失を示すグラフである。
【図１０】第２実施例であるアイソレータを含む送信側回路の等価回路図である。
【図１１】第３実施例であるアイソレータを含む送信側回路の等価回路図である。
【図１２】第４実施例であるアイソレータを含む送信側回路の等価回路図である。
【図１３】第５実施例であるアイソレータを含む送信側回路の等価回路図である。
【図１４】従来のアイソレータを含む送信側回路の等価回路図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
【００１８】
（第１実施例、図１〜図９参照）
第１実施例である非可逆回路素子（２ポートタイプの集中定数型アイソレータ１Ａ）は、図１の等価回路に示すように、マイクロ波用磁性体（以下、フェライト３２と称する）の表面に第１及び第２中心電極３５，３６（インダクタＬ１，Ｌ２）を互いに絶縁状態で交差して配置し、交差部分に永久磁石４１（図２、図３参照）から直流磁界を印加することにより第１及び第２中心電極３５，３６を磁気的に結合させ、第１中心電極３５の一端を入力ポートＰ１とし他端を出力ポートＰ２とし、第２中心電極３６の一端を入力ポートＰ１とし他端をグランドポートＰ３とし、入力ポートＰ１と出力ポートＰ２との間に互いに並列に接続された終端抵抗ＲとコンデンサＣ１とを接続したものである。さらに、入力ポートＰ１と出力ポートＰ２との間に、直列に接続された調整用コンデンサＣ１２と半導体スイッチＳ１２が終端抵抗Ｒ及びコンデンサＣ１に対して並列に接続されている。
【００１９】
半導体スイッチＳ１２は、ダイオードＤ１５、抵抗Ｒ１５及びコンデンサＣ１５からなるＳＰＳＴスイッチとして周知のものである。なお、半導体スイッチＳ１２としては、ＳＰＤＴスイッチやＭＥＭＳスイッチなどを用いてもよい。
【００２０】
第１中心電極３５とコンデンサＣ１，Ｃ１２、終端抵抗Ｒとで共振回路を形成している。さらに、入力ポートＰ１側及び出力ポートＰ２側にはインピーダンス調整用のコンデンサＣＳ１，ＣＳ２が接続されている。また、外部接続用端子ＩＮ，ＯＵＴ，ＧＮＤを備えている。
【００２１】
本アイソレータ１Ａは携帯電話の送信用回路に組み込まれる。即ち、入力側外部接続用端子ＩＮが送信側パワーアンプＰＡに整合回路６０を介して接続され、出力側外部接続用端子ＯＵＴがデュープレクサなどを介してアンテナに接続される。
【００２２】
前記アイソレータ１Ａにおいては、第２中心電極３６のインダクタンスを第１中心電極３５のインダクタンスよりも大きく設定することにより、入力ポートＰ１から高周波信号が入力されると、ジャイレータ動作により第１中心電極３５の両端が同電位となり、第１中心電極３５や終端抵抗Ｒにはほとんど電流が流れず、出力ポートＰ２に出力される。一方、出力ポートＰ２から高周波信号が入力されると、高周波信号は非可逆作用によって第１中心電極３５を通過することなく終端抵抗Ｒに流れて熱として消費される。即ち、電流が減衰（アイソレーション）される。第２中心電極３６のインダクタンスが相対的に大きいことによって入力インピーダンスが低下し、従来の半分程度に低くすることが可能である。それゆえ、パワーアンプＰＡとの間に介在される整合回路を省略あるいは少なくすることができる。具体的には、図１４に示した整合回路７０を省略することができる。それに伴って、送信側回路としての挿入損失が小さくなるとともに、部品点数やコストが低減される。また、入力インピーダンスを低くするために第１及び第２中心電極３５，３６の交差角度を無理に小さくする必要もなくなる。
【００２３】
そして、半導体スイッチＳ１２によって調整用コンデンサＣ１２のオン、オフを切り替えることによりアイソレーション周波数が調整される。また、終端抵抗Ｒのインピーダンスを選択することにより、減衰量が調整される。一方、入力ポートＰ１から出力ポートＰ２へ高周波電流が流れる動作時には、終端抵抗ＲやコンデンサＣ１，Ｃ１２にはほとんど高周波電流が流れないため、コンデンサＣ１２やスイッチング素子Ｓ１１が追加されていてもそれによる損失は無視でき、挿入損失が増大することはない。
【００２４】
以下に、アイソレータ１Ａの構成について具体的に説明する。アイソレータ１Ａは、図２〜図４に示すように、回路基板２０上に、第１及び第２中心電極３５，３６（第１インダクタＬ１、第２インダクタＬ２）を導体膜にて形成したフェライト３２の左右を一対の永久磁石４１で接着剤層４２を介して固定したフェライト・磁石素子３０を実装したもので、フェライト・磁石素子３０の周囲はヨーク４５で囲われている。整合回路や共振回路を構成するコンデンサＣ１，ＣＳ１，ＣＳ２，Ｃ１２や終端抵抗Ｒは、それぞれ、チップタイプとして構成され、半導体スイッチＳ１２とともに、回路基板２０上に実装されている。
【００２５】
図４に示すように、第１中心電極３５はフェライト３２に１ターン巻回されており、一端電極３５ａが入力ポートＰ１とされ、他端電極３５ｂが出力ポートＰ２とされている。第２中心電極３６はフェライト３２に第１中心電極３５と所定の角度で交差した状態で４ターン（なお、ターン数は任意である）巻回されており、一端電極３５ａ（第１中心電極３５と共用）が入力ポートＰ１とされ、他端電極３６ａがグランドポートＰ３とされている。なお、図４では煩雑さを避けるためフェライト３２の背面側の電極は図示を省略している。
【００２６】
回路基板２０は、樹脂基材と導体箔を積層した樹脂基板であり、その上面には、端子電極２１〜２７が形成されており、これらの端子電極２１〜２７は回路基板２０の下面に形成した外部接続用端子ＩＮ，ＯＵＴ，ＧＮＤ（図１参照）にビアホール導体（図示せず）を介して接続されている。フェライト３２に形成した電極３５ａ（入力ポートＰ１）は端子電極２１に接続され、電極３５ｂ（出力ポートＰ２）は端子電極２２に接続され、電極３６ａ（グランドポートＰ３）は端子電極２３に接続されている。コンデンサＣ１は端子電極２１，２２間に接続され、コンデンサＣＳ１は端子電極２１，２４間に接続され、コンデンサＣＳ２は端子電極２２，２５間に接続されている。さらに、終端抵抗Ｒは端子電極２１，２２間に接続され、コンデンサＣ１２は端子電極２２，２６間に接続され、半導体スイッチＳ１２は端子電極２６，２７間に接続され、図１に示した等価回路を形成している。
【００２７】
ここで、前記アイソレータ１ＡのポートＰ１−Ｐ２間におけるインピーダンス変換量と、第１及び第２中心電極３５，３６のインダクタンス比Ｌ２／Ｌ１について述べる。以下に示す表１及び図５に、インダクタンス比Ｌ２／Ｌ１とポートＰ１−Ｐ２間のインピーダンス変換量との関係を示す。インダクタンス比Ｌ２／Ｌ１は第１及び第２中心電極３５，３６の巻数比に対応する。図５において、特性曲線Ａはインピーダンスの実部を示し、特性曲線Ｂはインピーダンスの虚部を示している。直線Ｃと実部特性曲線Ａとの交点は図１における実部のインピーダンス変換量２５Ω（入力２５Ω、出力５０Ω）を示している。
【００２８】
【表１】
2013118355.tif 000003
【００２９】
つまり、インダクタンス比Ｌ２／Ｌ１が増加することに伴って、インピーダンス変換量は実部、虚部ともに増加し、第１及び第２中心電極３５，３６の巻数を適切に設定することでインピーダンス変換量を調整することが可能になる。インピーダンスの虚部に関してはコンデンサＣＳ１，ＣＳ２にて任意の値から０Ωに調整している。２５〜５０Ωのインピーダンス変換特性は図６のスミスチャートに示すとおりである。また、出力インピーダンス特性は図７のスミスチャートに示すとおりである。図８は逆方向のアイソレーション特性を示し、図９は順方向の挿入損失特性を示している。これらの電気特性は、ＵＭＴＳ  Ｂａｎd５＿Ｔｘ  ８２４−８４９ＭＨｚ帯、及び、Ｂａｎｄ８＿Ｔｘ  ８８０−９１５ＭＨｚ帯に関するものである。
【００３０】
図８及び図９において、曲線Ｘは調整用コンデンサＣ１２をオフしてコンデンサＣ１のみが作用している場合の特性を示し、曲線ＹはコンデンサＣ１２をオンしてコンデンサＣ１とともに作用（コンデンサＣ１，Ｃ１２が平衡容量として作用）している場合の特性を示している。図８から明らかなように、調整用コンデンサＣ１２をオンすることによりアイソレーション周波数が低周波数帯域へシフトしている。即ち、アイソレーション特性はコンデンサＣ１２をオフした場合にＢａｎｄ８（８８０−９１５ＭＨｚ）であったものが、コンデンサＣ１２をオンするとＢａｎｄ５（８２４−８４９ＭＨｚ）にシフトする。一方、図９から明らかなように、調整用コンデンサＣ１２のオフ、オンによる特性曲線Ｘ，Ｙはほとんど重なっており、コンデンサＣ１２を挿入したことにより挿入損失が劣化することはない。
【００３１】
図６〜図９に示されているように、本第１実施例であるアイソレータ１Ａでは２５−５０Ωのインピーダンス変換機能を備えているとともに、その挿入損失は０．５ｄＢと非常に低損失である。従って、図１に示すように、出力インピーダンスが５ΩのパワーアンプＰＡに対して一つの整合回路６０を介在させるだけでよく、換言すれば、図１４に示した整合回路７０を省略することができ、トータルとしての挿入損失は０．８３ｄＢとなる。
【００３２】
（第２実施例、図１０参照）
第２実施例である非可逆回路素子（２ポートタイプの集中定数型アイソレータ１Ｂ）は、図１０の等価回路に示すように、コンデンサＣ１を可変容量コンデンサとしたものである。この可変容量コンデンサＣ１は容量値が段階的に変更可能、あるいは、容量値が無段階に変更可能のいずれであってもよい。
【００３３】
本第２実施例は、前記第１実施例における調整用コンデンサＣ１２及び半導体スイッチＳ１２に代えて可変容量コンデンサＣ１を設けたもので、他の構成は第１実施例と同様であり、その作用効果も第１実施例と基本的に同様である。
【００３４】
（第３実施例、図１１参照）
第３実施例である非可逆回路素子（２ポートタイプの集中定数型アイソレータ１Ｃ）は、図１１の等価回路に示すように、前記第１実施例における半導体スイッチＳ１２を機械的なスイッチング素子Ｓ１１としたものである。本第３実施例において、他の構成は第１実施例と同様であり、その作用効果も第１実施例と基本的に同様である。
【００３５】
（第４実施例、図１２参照）
第４実施例である非可逆回路素子（２ポートタイプの集中定数型アイソレータ１Ｄ）は、図１２の等価回路に示すように、調整用コンデンサＣ１２にいま一つの調整用コンデンサＣ１３を並列に追加し、二つの調整用コンデンサＣ１２，１３のオン、オフを選択的に切り替えるスイッチング素子Ｓ１３を接続したものである。スイッチング素子Ｓ１３は、コンデンサＣ１２，１３のオン、オフを個別に切り替えるとともに、中立位置をも選択できる。スイッチング素子としては、ＳＰＤＴスイッチやＭＥＭＳスイッチを用いてもよい。本第４実施例では調整用の容量値を３段階に切り替え可能であり、それ以上の段数に切り換え可能であってもよい。
【００３６】
本第４実施例における他の構成は、前記第１実施例と同様であり、その作用効果も基本的には第１実施例と同様である。
【００３７】
（第５実施例、図１３参照）
第５実施例である非可逆回路素子（２ポートタイプの集中定数型アイソレータ１Ｅ）は、図１３の等価回路に示すように、スイッチング素子Ｓ１４にてコンデンサＣ１，Ｃ１６のオン、オフを切り替えるようにしたものである。図１３におけるコンデンサＣ１は前記第１実施例に示したコンデンサＣ１に相当し、コンデンサＣ１６は並列接続されたコンデンサＣ１，Ｃ１２の合成容量に相当する容量を有している。
【００３８】
本第５実施例における他の構成は、前記第１実施例と同様であり、その作用効果も基本的には第１実施例と同様である。なお、スイッチング素子Ｓ１４にて切り替えられるコンデンサは３以上であってもよい。
【００３９】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００４０】
例えば、フェライト・磁石素子３０の構成や第１及び第２中心電極３５，３６の形状は種々に変更することができる。さらに、容量素子や抵抗素子は回路基板上に外付けしたチップ部品ではなく積層体である回路基板に内蔵されたものであってもよい。
【産業上の利用可能性】
【００４１】
以上のように、本発明は、非可逆回路素子に有用であり、特に、低入力インピーダンスを実現でき、送信側回路の部品点数やコストの増加を極力抑えることができるとともに、挿入損失を劣化させることなくアイソレーション周波数を調整可能である点で優れている。
【符号の説明】
【００４２】
１Ａ〜１Ｅ…アイソレータ
３０…フェライト・磁石素子
３２…フェライト
３５…第１中心電極
３６…第２中心電極
４１…永久磁石
Ｐ１…入力ポート
Ｐ２…出力ポート
Ｐ３…グランドポート
Ｃ１…コンデンサ
Ｃ１２，Ｃ１３，Ｃ１６…調整用コンデンサ
Ｓ１１，Ｓ１３，Ｓ１４…スイッチング素子
Ｓ１２…半導体スイッチ
Ｒ…終端抵抗
【図１】
2013118355.tif 000004
【図２】
2013118355.tif 000005
【図３】
2013118355.tif 000006
【図４】
2013118355.tif 000007
【図５】
2013118355.tif 000008
【図６】
2013118355.tif 000009
【図７】
2013118355.tif 000010
【図８】
2013118355.tif 000011
【図９】
2013118355.tif 000012
【図１０】
2013118355.tif 000013
【図１１】
2013118355.tif 000014
【図１２】
2013118355.tif 000015
【図１３】
2013118355.tif 000016
【図１４】
2013118355.tif 000017
【手続補正書】
【提出日】平成26年8月26日(2014.8.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが接続されており、
入力ポートと出力ポートとの間に、容量を切り替え可能な容量手段が前記抵抗素子と並列に接続されていること、
を特徴とする非可逆回路素子。
【請求項２】
前記容量手段は、少なくとも一つのコンデンサと該コンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記容量手段は、並列に接続された複数のコンデンサとそれぞれのコンデンサのオン、オフを切り替えるスイッチング素子とを有していること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項４】
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが接続されており、
前記容量素子はその容量が可変であること、
を特徴とする非可逆回路素子。
【請求項５】
前記容量素子は容量可変コンデンサであること、を特徴とする請求項４に記載の非可逆回路素子。
【請求項６】
前記容量素子はスイッチング素子によってオン、オフを切り替えられる少なくとも二つの素子からなること、を特徴とする請求項４に記載の非可逆回路素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の第１の形態である非可逆回路素子は、
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが接続されており、
入力ポートと出力ポートとの間に、容量を切り替え可能な容量手段が前記抵抗素子と並列に接続されていること、
を特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の第２の形態である非可逆回路素子は、
マイクロ波用磁性体と、
前記マイクロ波用磁性体に互いに絶縁状態で交差して配置された第１及び第２中心電極と、
前記第１及び第２中心電極の交差部分に直流磁界を印加する永久磁石と、
を備え、
前記第１中心電極の一端を入力ポートとし他端を出力ポートとし、
前記第２中心電極の一端を入力ポートとし他端をグランドポートとし、
入力ポートと出力ポートとの間に、互いに並列に接続された抵抗素子と容量素子とが接続されており、
前記容量素子はその容量が可変であること、
を特徴とする。
【国際調査報告】
2013118355.tif 000018
2013118355.tif 000019
2013118355.tif 000020
2013118355.tif 000021