(57)【要約】電子キャリア密度ｎが１．０×１０１８ｃｍ−３＜ｎ＜１．０×１０２０ｃｍ−３であり、かつ、膜厚ｔが３２ｎｍ≦ｔ≦３００ｎｍである酸化物薄膜を含み、前記酸化物薄膜の表面に保護膜として、１２５℃以上で成膜されたシリコン化合物膜を有する電界効果型トランジスタ。
2013108630.tif 000002
【特許請求の範囲】
【請求項１】
電子キャリア密度ｎが１．０×１０１８ｃｍ−３＜ｎ＜１．０×１０２０ｃｍ−３であり、かつ、膜厚ｔが３２ｎｍ≦ｔ≦３００ｎｍである酸化物薄膜を含み、前記酸化物薄膜の表面に保護膜として、１２５℃以上で成膜されたシリコン化合物膜を有する電界効果型トランジスタ。
【請求項２】
前記酸化物薄膜がアモルファス酸化物である請求項１に記載の電界効果型トランジスタ。
【請求項３】
前記酸化物薄膜が、少なくともＩｎ（インジウム）を含む請求項１又は２に記載の電界効果型トランジスタ。
【請求項４】
前記酸化物薄膜が、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｓｎ（錫）及びＯ（酸素）を含む請求項１〜３のいずれか１項に記載の電界効果型トランジスタ。
【請求項５】
前記酸化物薄膜が、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｓｎ（錫）及びＯ（酸素）を含み、かつ、Ｉｎ、Ｚｎ及びＳｎを、下記原子比で含む請求項１〜４のいずれか１項に記載の電界効果型トランジスタ。
０．２≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８
０＜Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．５
０．２＜Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８
【請求項６】
前記シリコン化合物膜は２７０℃以下で成膜された請求項１〜５のいずれか１項に記載の電界効果型トランジスタ。
【請求項７】
前記シリコン化合物膜は２０５℃以下で成膜された請求項１〜５のいずれか１項に記載の電界効果型トランジスタ。
【請求項８】
前記シリコン化合物膜は１７０℃以下で成膜された請求項１〜５のいずれか１項に記載の電界効果型トランジスタ。
【請求項９】
前記シリコン化合物膜がシリコン酸化物膜である請求項１〜８のいずれか１項に記載の電界効果型トランジスタ。
【請求項１０】
前記シリコン酸化物膜はプラズマＣＶＤ又はＩＣＰ−ＣＶＤにより得られた膜である請求項９に記載の電界効果型トランジスタ。
【請求項１１】
前記シリコン化合物膜がシリコン窒化物膜である請求項１〜８のいずれか１項に記載の電界効果型トランジスタ。
【請求項１２】
前記シリコン窒化物膜はＩＣＰ−ＣＶＤにより得られた膜である請求項１１に記載の電界効果型トランジスタ。
【請求項１３】
請求項１〜１２のいずれか１項に記載の電界効果型トランジスタを製造する方法であって、前記シリコン化合物膜を１２５℃〜２０５℃以下で成膜する電界効果型トランジスタの製造方法。
【請求項１４】
前記シリコン化合物膜を１２５℃〜１７０℃以下で成膜する請求項１３に記載の電界効果型トランジスタの製造方法。
【請求項１５】
請求項１〜１２のいずれか１項に記載の電界効果型トランジスタを備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）等の電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子等として広く用いられており、現在、最も多く実用されている電子デバイスである。なかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）等の各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、ＴＦＴが多用されている。【０００３】
電界効果型トランジスタの主要部材である半導体層（チャンネル層）の材料としては、シリコン半導体化合物が最も広く用いられている。一般に、高速動作が必要な高周波増幅素子や集積回路用素子等には、シリコン単結晶が用いられている。【０００４】
一方、液晶駆動用素子等には、大面積化の要求から非晶性シリコン半導体（アモルファスシリコン）が用いられている。アモルファスシリコンの薄膜は、比較的低温で形成できるものの、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
具体的には、解像度がＶＧＡである液晶テレビでは、移動度が０．５〜１ｃｍ２／Ｖｓのアモルファスシリコンが使用可能であったが、解像度がＳＸＧＡ、ＵＸＧＡ、ＱＸＧＡ又はそれ以上になると、２ｃｍ２／Ｖｓ以上の移動度が要求される。また、画質を向上させるため駆動周波数を上げるとさらに高い移動度が必要となる。【０００５】
結晶性のシリコン系薄膜は、移動度は高いものの、結晶化を図る際に例えば８００℃以上の高温や高価な設備を使用するレーザーアニールが必要となり、製造に際して多大なエネルギーと工程数を要する問題や、大面積化が困難という問題があった。また、結晶性のシリコン系薄膜は、通常ＴＦＴの素子構成がトップゲート構成に限定されるため、マスク枚数の削減等コストダウンが困難であった。【０００６】
このような問題を解決するためにシリコン系半導体に代わる新たな半導体材料が必要とされており、酸化インジウム、酸化亜鉛を含むｎ型半導体材料や、酸化インジウム、酸化亜鉛及び酸化ガリウムからなる電子キャリア濃度が１０１８／ｃｍ３未満である非晶質の酸化物半導体膜を作製し、電界効果型トランジスタを駆動させる方法が検討されている（特許文献１〜４）。【０００７】
しかしながら、上記の電界効果型トランジスタは、アモルファスシリコンよりも移動度等の特性が優れるものの、結晶シリコンには及ばず、ＳＯＧ（システムオングラス）等周辺回路や有機ＥＬディスプレイの電流駆動を行うスイッチング素子に適用するためには移動度、ΔＶｔｈシフト等の特性のさらなる改善が求められていた。尚、Ｖｔｈは閾値電圧を意味し、ΔＶｔｈシフトはバイアスストレスを加えた際のＶｔｈの変化を意味する。【０００８】
そのため、酸化インジウム、酸化亜鉛、酸化ガリウムの組成比を変えた検討がなされているが、十分な結果は得られていなかった（特許文献３、４及び非特許文献１）。例えば、酸化インジウムの含有量を増加させると移動度は向上するが、閾値電圧が大きく負となりノーマリーオンとなる（特許文献３）。一方、酸化ガリウムの含有量を削減すると移動度は向上するが、信頼性が低下する（特許文献３及び４）。【０００９】
一方、比誘電率が大きい誘電体材料で構成されたゲート絶縁膜と電子キャリア濃度が１０１８／ｃｍ３以上であるＩＴＯ（インジウム錫酸化物）を活性層に用いた電界効果型トランジスタが検討されている（特許文献５）。しかし、ヒステリシスが激しい等、特性に問題があり、また大面積化が難しく工業的に採用が困難な誘電体材料をゲート電極としていたため実用性が乏しかった。【００１０】
また、膜厚を調整して性能のよい電界効果型トランジスタを作製する検討がなされていたが、閾値電圧が大きく負となりノーマリーオンとなってしまう、又は信頼性が低い等の問題点があった（非特許文献２）。また、チャンネル長（Ｌ）やチャンネル幅（Ｗ）が大きすぎて実用的ではなかった（非特許文献２）。【００１１】
さらに、酸化物半導体層の電子密度と膜厚を調整し、比誘電率が２〜９の誘電体材料からなるゲート絶縁膜を用いることで、高移動度と高信頼性を両立させた報告がなされている（特許文献６）。今後は、より大面積にわたって均一に再現性よく制御することが要求される。【００１２】
以上から、従来の方法では、閾値電圧が大きく負となりノーマリーオンとなる、信頼性が低下する（閾値電圧シフトが大きくなる）、膜厚を小さくすると移動度のばらつきが大きくなって半導体特性が安定せず再現性が悪くなる等の問題が存在するため、高移動度で実用的な電界効果型トランジスタを得ることは困難であると思われていた。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−１１４９２８号公報
【特許文献２】国際公開第２００５／０８８７２６号パンフレット
【特許文献３】特開２００７−２８１４０９号公報
【特許文献４】国際公開第２００７／１２００１０号パンフレット
【特許文献５】特開２００６−１２１０２９号公報
【特許文献６】特開２０１１−１０３４０２号公報
【非特許文献】
【００１４】
【非特許文献１】Ｔａｔｓｕｙａ  Ｉｗａｓａｋｉ  ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．９０，２４２１１４（２００７）
【非特許文献２】Ｈａｉ  Ｑ．Ｃｈｉａｎｇ  ｅｔ  ａｌ．，Ｊｏｕｒｎａｌ  ｏｆ  Ｎｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ  Ｓｏｌｉｄｓ，Ｖｏｌｕｍｅ  ３５４，Ｉｓｓｕｅｓ  １９−２５，１  Ｍａｙ  ２００８，Ｐａｇｅｓ２８２６−２８３０
【発明の概要】
【００１５】
本発明の目的は、電界効果移動度及び信頼性が高く、移動度のばらつきが小さく半導体特性の安定した電界効果型トランジスタを提供することである。
【００１６】
本発明者らは、上記目的を達成するため鋭意研究を行い、高い移動度及び信頼性を有し、安定した半導体特性を備える電界効果型トランジスタを提供できることを見出した。
【００１７】
本発明によれば、以下の電界効果型トランジスタ等が提供される。
１．電子キャリア密度ｎが１．０×１０１８ｃｍ−３＜ｎ＜１．０×１０２０ｃｍ−３であり、かつ、膜厚ｔが３２ｎｍ≦ｔ≦３００ｎｍである酸化物薄膜を含み、前記酸化物薄膜の表面に保護膜として、１２５℃以上で成膜されたシリコン化合物膜を有する電界効果型トランジスタ。
２．前記酸化物薄膜がアモルファス酸化物である１に記載の電界効果型トランジスタ。
３．前記酸化物薄膜が、少なくともＩｎ（インジウム）を含む１又は２に記載の電界効果型トランジスタ。
４．前記酸化物薄膜が、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｓｎ（錫）及びＯ（酸素）を含む１〜３のいずれかに記載の電界効果型トランジスタ。
５．前記酸化物薄膜が、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｓｎ（錫）及びＯ（酸素）を含み、かつ、Ｉｎ、Ｚｎ及びＳｎを、下記原子比で含む１〜４のいずれかに記載の電界効果型トランジスタ。
０．２≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８
０＜Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．５
０．２＜Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８
６．前記シリコン化合物膜は２７０℃以下で成膜された１〜５のいずれかに記載の電界効果型トランジスタ。
７．前記シリコン化合物膜は２０５℃以下で成膜された１〜５のいずれかに記載の電界効果型トランジスタ。
８．前記シリコン化合物膜は１７０℃以下で成膜された１〜５のいずれかに記載の電界効果型トランジスタ。
９．前記シリコン化合物膜がシリコン酸化物膜である１〜８のいずれかに記載の電界効果型トランジスタ。
１０．前記シリコン酸化物膜はプラズマＣＶＤ又はＩＣＰ−ＣＶＤにより得られた膜である９に記載の電界効果型トランジスタ。
１１．前記シリコン化合物膜がシリコン窒化物膜である１〜８のいずれかに記載の電界効果型トランジスタ。
１２．前記シリコン窒化物膜はＩＣＰ−ＣＶＤにより得られた膜である１１に記載の電界効果型トランジスタ。
１３．１〜１２のいずれかに記載の電界効果型トランジスタを製造する方法であって、前記シリコン化合物膜を１２５℃〜２０５℃で成膜する電界効果型トランジスタの製造方法。
１４．前記シリコン化合物膜を１２５℃〜１７０℃で成膜する１３に記載の電界効果型トランジスタの製造方法。
１５．１〜１２のいずれかに記載の電界効果型トランジスタを備える表示装置。
【００１８】
本発明によれば、電界効果移動度及び信頼性が高く、移動度のばらつきが小さく半導体特性の安定した電界効果型トランジスタが提供できる。
【図面の簡単な説明】
【００１９】
【図１】実施例１〜１０で作製したボトムゲート構造を有する電界効果型トランジスタの断面模式図である。
【図２】実施例１１で作製したボトムゲート構造を有するバックチャンネルエッチ型電界効果型トランジスタの断面模式図である。
【図３】実施例１で作製した電界効果型トランジスタの伝達特性を示すグラフである。
【発明を実施するための形態】
【００２０】
本発明の電界効果型トランジスタは、酸化物薄膜（チャンネル層）、及びその表面に保護膜としてシリコン化合物膜を有する。酸化物薄膜の電子キャリア密度ｎは１×１０１８ｃｍ−３＜ｎ＜１×１０２０ｃｍ−３であり、酸化物薄膜の膜厚ｔは３２ｎｍ≦ｔ≦３００ｎｍである。
【００２１】
上記の構成により、移動度が高く、信頼性の高い（ΔＶｔｈが小さい）酸化物トランジスタの量産が可能となる。
【００２２】
酸化物薄膜の電子キャリア密度ｎは１．３×１０１８ｃｍ−３＜ｎ＜９×１０１９ｃｍ−３であることが好ましく、１．５×１０１８ｃｍ−３＜ｎ＜７×１０１９ｃｍ−３であることがさらに好ましく、２×１０１８ｃｍ−３＜ｎ＜５×１０１９ｃｍ−３であることが特に好ましい。酸化物薄膜の電子キャリア密度ｎをこの範囲に設定することで、工程上制御しやすい上記膜厚の範囲で、量産性・再現性に優れたＴＦＴを得ることができる。
【００２３】
電子キャリア密度ｎ（ｃｍ−３）は、ホール効果を利用して測定できる。
ホール効果とは、電流の流れているものに対し、電流に垂直に磁場をかけると、電流と磁場の両方に直交する方向に起電力が現れる現象であり、主に半導体に応用される。ホール効果によって抵抗率、キャリア密度、移動度等の電気的特性を調べることができる。
【００２４】
即ち、電流（ｘ方向）の流れている半導体に、その電流と垂直になるように磁界（ｚ方向）を印加すると、キャリアはローレンツ力を受け、ｙ方向に起電力が生じる現象を利用して電気的特性を測定できる。
【００２５】
具体的には、電気伝導を担うキャリアが、印加された磁場によりＩ×Ｂの方向にローレンツ力を受けるために、Ｉ×Ｂの方向にキャリア濃度が非平衡な状態になることから電場が生じる。生じた電場がキャリアに作用する力は、ちょうどローレンツ力を打ち消し、定常状態となる。このＩｙ＝０の定常状態における電場をホール電場という。
より具体的には、試料において、＋ｘ方向に電流Ｉｘを流し、磁場を＋ｚ方向に印加して、ｙ方向の電圧を測定する。ホール係数ＲＨは、ホール電場Ｅｙ、電流密度Ｊｘ、磁場Ｂにより下記式（１）で定義される。
【数１】
2013108630.tif 000003
式（１）中、Ｖｙはホール電圧であり、ｔは試料の厚さであり、Ｒｘｙは実際に測定するホール抵抗である。式（１）から、ホール抵抗は磁場に比例することが分かる。
【００２６】
ホール係数ＲＨと電子キャリア密度ｎは下記式（２）の関係を有する。
【数２】
2013108630.tif 000004
式（２）からホール電圧を測定することによって、その符号からキャリアの種類（正ならば正孔、負ならば電子）を決定でき、その絶対値からキャリア密度が分かる。
【００２７】
電子キャリア密度ｎ（ｃｍ−３）は、ホール測定装置、例えば、東陽テクニカ製：ＲｅｓｉＴｅｓｔ８３１０（ホール測定装置）等によって測定することができる。具体的には実施例に記載の方法で測定できる。本発明の酸化物薄膜の電子キャリア密度は、実施例で測定したように、薄膜単体にしたときのアニール後の値である。
【００２８】
酸化物薄膜の膜厚ｔが、３２≦ｔ≦３００ｎｍの範囲内であることにより、大面積で均一な酸化物薄膜を再現よく得ることができる。膜厚ｔは、３５≦ｔ≦２００ｎｍの範囲内であることが好ましく、３５≦ｔ≦１５０ｎｍの範囲内であることがより好ましく、４０≦ｔ≦１００ｎｍの範囲内であることが特に好ましい。
【００２９】
膜厚が３２ｎｍを下回ると、膜厚のバラツキがＴＦＴ特性に与える影響が大きくなり、大面積で均一な酸化物薄膜を再現よく量産することが困難となる恐れがあり、後工程でＣＶＤプロセスを行う場合、その影響を受けやすくなる。膜厚が３００ｎｍを超えると、チャンネル部分に存在するキャリアの総数の変化が大きくなるため、Ｏｆｆ状態からＯｎ状態に変わるターンオン電圧のバラツキが発生しやすくなる恐れがある。また、成膜及びアニールの処理時間が大幅に増加するため、量産性の点で好ましくない。
【００３０】
膜厚は、触針式表面形状測定器（例えば、Ｄｅｋｔａｋ  １５０（アルバック株式会社製））で測定することができる。
【００３１】
酸化物薄膜（チャンネル層）は、その表面の一部又は全部に、チャンネル層保護膜としてシリコン化合物膜が設けられている。
尚、本発明において、チャンネル層保護膜（保護膜）とは、酸化物薄膜の表面に直接接触している膜のことであり、後述するエッチングストッパー、層間絶縁膜及びパッシベーション膜のいずれかである。
【００３２】
チャンネル層を構成する酸化物薄膜は、アモルファス（非晶質）酸化物であることが好ましい。アモルファス酸化物であると、大面積での均一性に優れ、システムオングラス（ＳＯＧ）等の周辺回路や有機ＥＬディスプレイの電流駆動を行うスイッチング素子に適しており好ましい。
アモルファス酸化物とは、Ｘ線回折で明確なピークが確認できないものをいう。
【００３３】
本発明の電界効果型トランジスタのチャンネル層を構成する酸化物薄膜は、少なくともＩｎ（インジウム）を含むことが好ましい。Ｉｎ（インジウム）を含むと高い移動度が期待できる。
また、Ｉｎ（インジウム）の他にＺｎ（亜鉛）を含むと、安定した非晶質膜が得られ、大面積で均一な電界効果型トランジスタとなることが期待できる。
【００３４】
本発明の電界効果型トランジスタのチャンネル層を構成する酸化物薄膜は、Ｉｎ（インジウム）、Ｚｎ（亜鉛）、Ｓｎ（錫）及びＯ（酸素）を含み、かつ、Ｉｎ、Ｚｎ及びＳｎを原子比で下記式の範囲で含むことが好ましい。
０．２≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８
０＜Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．５
０．２＜Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．８
【００３５】
Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）が０．２以上であると高い移動度が期待でき、また、０．８０以下であると絶対値の小さな閾値（Ｖｔｈ）が期待できる。
【００３６】
Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）が０超であると、ソースドレイン電極のエッチングや、保護膜の成膜条件に対する耐性をもたせることができ、０．５以下であると、蓚酸によるエッチングが可能となる。
【００３７】
Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）が０．２超であるとＩＴＺＯ膜（Ｉｎ、Ｚｎ、Ｓｎ及びＯを含む酸化物薄膜）を安定した非晶質構造に保持することが可能となり、０．８以下であると、ソースドレイン電極のエッチングや、保護膜の成膜条件に対する耐性をもたせることができる。
【００３８】
Ｉｎの割合（原子比）は、好ましくは、
０．３０≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．６５
であり、さらに好ましくは、
０．３５≦Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．５０
である。
【００３９】
Ｓｎの割合（原子比）は、好ましくは、
０．０５≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．１９
であり、さらに好ましくは、
０．１０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．１８
である。
Ｓｎの割合（原子比）の下限を０．０１又は０．０２とすることができる。
【００４０】
Ｚｎの割合（原子比）は、好ましくは、
０．３０≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．６５
であり、さらに好ましくは、
０．３５≦Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）≦０．５０
である。
【００４１】
スパッタリングターゲットを構成する酸化物焼結体に含まれる各元素の原子比は、誘導結合プラズマ発光分析装置（ＩＣＰ−ＡＥＳ）により含有元素を定量分析して求めることができる。
【００４２】
具体的には、ＩＣＰ−ＡＥＳを用いた分析では、溶液試料をネブライザーで霧状にして、アルゴンプラズマ（約６０００〜８０００℃）に導入すると、試料中の元素は熱エネルギーを吸収して励起され、軌道電子が基底状態から高いエネルギー準位の軌道に移る。この軌道電子は１０−７〜１０−８秒程度で、より低いエネルギー準位の軌道に移る。この際にエネルギーの差を光として放射し発光する。この光は元素固有の波長（スペクトル線）を示すため、スペクトル線の有無により元素の存在を確認できる（定性分析）。
【００４３】
また、それぞれのスペクトル線の大きさ（発光強度）は試料中の原子数に比例するため、既知濃度の標準液と比較することで試料中における元素の濃度を求めることができる（定量分析）。
定性分析で含有されている元素を特定後、定量分析で含有量を求め、その結果から各元素の原子比を求める。
【００４４】
チャンネル層を構成する酸化物薄膜に含有される金属元素は、実質的にＩｎ、Ｓｎ及びＺｎであることが好ましい。含有される金属元素が実質的に上記３種であることにより、可動イオンによる信頼性の低下の防止が期待できる。また、再現性を得るための管理が容易となる。ここで、「実質的に」とは、チャンネル層を構成する金属元素の９５％以上、好ましくは９８％以上、より好ましくは９９％以上が、特に好ましくは９９．９９％がＩｎ、Ｓｎ及びＺｎで占められていることを意味する。
【００４５】
Ｉｎ、Ｓｎ及びＺｎ以外に酸化物薄膜に含有されていてもよい金属元素としては、Ｇａ、Ｇｅ、Ｓｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｃｕ、Ａｌ、Ｍｇ等が挙げられる。
Ｇａを含む場合、その量を、例えば、０＜Ｇａ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｇａ）＜０．５、好ましくは０．０１＜Ｇａ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ｇａ）＜０．４、とできる。
Ａｌを含む場合、その量を、例えば、０＜Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）＜０．３、好ましくは０．００５＜Ａｌ／（Ｉｎ＋Ｓｎ＋Ｚｎ＋Ａｌ）＜０．１、とできる。
【００４６】
通常、電界効果型トランジスタは、ゲート電極、ソース電極及びドレイン電極の３端子、絶縁体層並びにチャンネル層が設けられ、ソース−ドレイン間電流をゲート電極に電圧を印加することによって制御する。
【００４７】
次に、本発明の電界効果型トランジスタの他の部材（層）について説明する。
基板の材料については特に制限はなく、本技術分野で公知のものを使用できる。例えば、ケイ酸アルカリ系ガラス、無アルカリガラス、石英ガラス等のガラス基板、シリコン基板、アクリル、ポリカーボネート、ポリエチレンナフタレート（ＰＥＮ）等の樹脂基板、ポリエチレンテレフタレート（ＰＥＴ）、ポリアミド等の高分子フィルム基材等が使用できる。
【００４８】
チャンネル層（半導体層）は、上述したように非晶質膜であることが好ましい。非晶質膜であることにより、後述する層間絶縁膜やパッシベーション膜との密着性が改善でき、大面積でも均一なトランジスタ特性が容易に得ることができる。半導体層が非晶質膜であるか否かは、Ｘ線結晶構造解析により確認できる。明確なピークが観測されない場合が非晶質である。
【００４９】
チャンネル長（Ｌ）は、１〜５０μｍが好ましく、３〜４０μｍがさらに好ましく、５〜２５μｍが特に好ましい。５０μｍ超であると、トランジスタのサイズが大きくなりすぎ、集積度が下がるおそれがある。１μｍ未満であるとフォトリソグラフィに高い精度が必要となり、大面積ディスプレイ等での採用が難しくなるおそれがある。
【００５０】
チャンネル幅（Ｗ）は、１〜５００μｍが好ましく、３〜１００μｍがさらに好ましく、５〜５０μｍが特に好ましい。５００μｍ超であると、トランジスタが大きくなりすぎ集積度が下がるおそれがある。１μｍ未満であるとフォトリソグラフィに高い精度が必要となり、大面積ディスプレイ等での採用が難しくなるおそれがある。
【００５１】
チャンネル層保護膜に用いるシリコン化合物としては、シリコン酸化物、シリコン窒化物やシリコン酸窒化物等のシリコン含有無機化合物が挙げられ、例えばＳｉＯ２，ＳｉＮｘ，ＳｉＮｘＯｙ等が挙げられる。また、これらシリコン化合物の酸素や窒素の数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ２でもＳｉＯｘでもよく、Ｓｉ３Ｎ４でもＳｉＮｘでもよい）。保護膜は、異なる２層以上の絶縁膜を積層した構造でもよい。
ボトムゲート型電界効果型トランジスタにおいては、層間絶縁膜は設けても設けなくてもよい。従って、層間絶縁膜を設ける場合は層間絶縁膜がチャンネル層保護膜であり、層間絶縁膜を設けない場合はパッシベーション膜がチャンネル層保護膜である。
【００５２】
シリコン化合物膜の成膜方法は、プラズマＣＶＤ，ホットワイヤーＣＶＤ，アトミックレイヤーＣＶＤ，光ＣＶＤ，ＴＥＯＳ−ＣＶＤ、ＩＣＰ−ＣＶＤ、スパッタリング等種々の方法が挙げられるが、緻密性、使用実績等を考慮するとプラズマＣＶＤが好ましい。
【００５３】
プラズマＣＶＤ法による場合、一般的な導入ガスとしてＳｉＨ４、Ｎ２Ｏ、Ｎ２が用いられる。このとき、基板温度が低すぎると導入ガスが十分反応せず、保護膜として十分機能しなくなる恐れがある。即ち、ＴＦＴ動作させたときに、ヒステリシスやＯｆｆ電流の増加を招く恐れがある。
また、基板温度が高すぎる場合、真空加熱の効果が優勢となり、作製したＴＦＴのＯｆｆ電流の増加を招く恐れがある。
【００５４】
シリコン化合物膜をチャンネル層表面に直接形成する場合の成膜温度、即ち基板温度は、２７０℃以下が好ましく、２０５℃以下がより好ましく、１９０℃以下がさらに好ましく、１７０℃以下がさらに好ましい。また、１２５℃以上が好ましく、１３５℃以上がさらに好ましい。
具体的に、成膜温度は１２５℃以上２７０℃以下が好ましく、１２５℃以上２０５℃以下がより好ましく、１３５℃以上１９０℃以下がさらに好ましい。特に、半導体層がＩＴＺＯである場合、上記温度とすることが好適であり、１３５℃以上１７０℃以下がより好ましい。
上記温度範囲は、プラズマＣＶＤの場合に特に好ましい。
尚、基板温度の測定は、３００℃以上はサーモグラフィー、３００℃未満はサーモラベルを用いて行うことができる。
【００５５】
通常、電界効果型トランジスタの動作信頼性を向上する観点から、ＣＶＤプロセスでの保護膜の成膜温度は２０５℃を超える温度が好ましい。２０５℃以下で成膜した保護膜は緻密性に劣るため、均一性、信頼性が確保できない恐れがある。一方、半導体層の導体化を防止する観点から、保護膜の成膜温度は２０５℃以下が好ましい。即ち、半導体層の均一性・信頼性と導体化の防止は、通常トレードオフの関係にある。
しかしながら、半導体層としてＩＴＺＯを用いると、ＣＶＤプロセスでの保護膜の成膜温度が２０５℃以下であっても動作信頼性を確保できる。即ち、半導体層としてＩＴＺＯを用いることで、保護膜の成膜温度を２０５℃以下にすることができ、これにより酸化物薄膜は保護膜形成プロセスの影響（導体化）を受けにくくなり、再現よく特性の安定した電解効果型トランジスタを得ることができる。
尚、ホットワイヤーＣＶＤやＩＣＰ−ＣＶＤ等で、原料ガスをさらに効率的に分解できる手法を用いても、本発明の効果を得ることができる。例えば、ＩＣＰ−ＣＶＤ法を用いれば、結合解離エネルギーが高いＳｉＦ４を１５０℃以下の温度で分解することができ、水素フリーでＳｉＯ２を成膜することができる。さらに、ＳｉＦ４とＮ２を導入ガスとしてＩＣＰ−ＣＶＤ法を用いれば、極めて残留水素の少ないＳｉＮ膜を酸化物半導体上に成膜でき、エッチストッパー膜やパッシベーション膜として使用できる。この方法は、動作信頼性をさらに上げる方法として有効である。このような成膜プロセスを経ることで、半導体層を好適化でき、高移動度、高信頼性を備える電界効果型トランジスタを再現よく量産することが可能となる。
【００５６】
尚、大面積のＴＦＴ素子に対して、Ｖｇ＝±２０Ｖ、暗下、空気中、５０℃、１万秒の条件でストレスを与えた場合、その前後の閾値電圧を０．５Ｖ以下に抑制したい場合、前述のようにＣＶＤ法で保護膜を成膜することが好ましい。
【００５７】
ゲート絶縁膜を構成する材料は特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，ＭｇＯ，ＺｒＯ２，ＣｅＯ２，Ｋ２Ｏ，Ｌｉ２Ｏ，Ｎａ２Ｏ，Ｒｂ２Ｏ，Ｓｃ２Ｏ３，Ｙ２Ｏ３，Ｈｆ２Ｏ３，ＣａＨｆＯ３，ＰｂＴｉ３，ＢａＴａ２Ｏ６，ＳｒＴｉＯ３又はＡｌＮ等の酸化物や窒化物を用いることができる。尚、ゲート絶縁膜に要求される項目として、膜厚ムラが小さいこと、リークの原因となるピンホールが存在しないことが重要である。一般的なゲート絶縁膜としては、ＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３等が用いられる。また、ＳｉＮｘは水素元素を含んでいてもよいが、少ない方が好ましい。
【００５８】
ゲート電極、ソース電極及びドレイン電極の各電極を形成する材料にも特に制限はなく、本発明の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物、ＺｎＯ、ＳｎＯ２等の透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕ等の金属電極、又はこれらを含む合金の金属電極を用いることができる。
【００５９】
本発明の電界効果型トランジスタの各構成部材（層）は、本技術分野で公知の手法で形成できる。
具体的に、成膜方法としては、スプレー法、ディップ法、ＣＶＤ法等の化学的成膜方法、又はスパッタ法、真空蒸着法、イオンプレーティング法、パルスレーザーディポジション法等の物理的成膜方法を用いることができる。キャリア密度が制御し易く、膜質向上が容易であることから、物理的成膜方法を用いることが好ましく、中でも、生産性が高いことからスパッタ法を用いることがより好ましい。
形成した膜は、各種エッチング法によりパターニングできる。
【００６０】
チャンネル層（半導体層）は、所定の材料から構成されたターゲットを用い、ＤＣ、ＡＣ、又はＲＦスパッタリングにより成膜することができる。
また、基板上にチャンネル層とその保護膜を形成した後に、酸素雰囲気及び／又は不活性ガス雰囲気において７０〜４５０℃で熱処理することが好ましい。
【００６１】
７０℃より低いと、得られるトランジスタの熱安定性や耐熱性が低下したり、移動度が低くなったり、Ｓ値が大きくなったり、閾値電圧が高くなるおそれがある。一方、４５０℃より高いと耐熱性のない基板は使用できない。また、熱処理用の設備費用がかかるおそれがある。
【００６２】
さらに、閾値やハンプを抑制するために、保護膜成膜の前後でＯ２プラズマやＮ２Ｏプラズマを照射することにより改善できる場合があり、必要に応じて適用される。
【００６３】
チャンネル層の成膜に用いるターゲットは、原料化合物粉末を混合する工程、混合物を成形して成形体を調製する工程、成形体を焼結する工程、焼結体を研削する工程、及び焼結体をバッキングプレートにボンディングする工程により製造することができる。
【００６４】
（１）原料粉末混合工程
原料粉の比表面積は、２〜１６ｍ２／ｇが好ましい。また、原料粉のメジアン径は０．１〜３μｍが好ましい。各原料粉の純度は、通常９９．９％（３Ｎ）以上、好ましくは９９．９９％（４Ｎ）以上、さらに好ましくは９９．９９５％以上、特に好ましくは９９．９９９％（５Ｎ）以上である。各原料粉の純度が９９．９％（３Ｎ）未満であると、不純物により半導体特性が低下したり、色むらや斑点等の外観上の不良が発生したり、信頼性が低下する等のおそれがある。
【００６５】
Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｇａ−Ｚｎ酸化物等の複合酸化物を原料としてもよい。特にＩｎ−Ｚｎ酸化物、あるいはＧａ−Ｚｎ酸化物を用いるとＺｎの昇華を抑制することができるため好ましい。
【００６６】
上記混合粉体を、例えば、湿式媒体撹拌ミルを使用して混合粉砕する。このとき、粉砕後の比表面積が、原料混合粉体の比表面積より１．０〜３．０ｍ２／ｇ増加する程度か、又は粉砕後の原料混合粉体の平均メジアン径が０．６〜１μｍとなる程度に粉砕することが好ましい。このように調整した原料粉を使用することにより、仮焼工程を全く必要とせずに、高密度の酸化物焼結体を得ることができる。また、還元工程も不要となる。
【００６７】
尚、原料混合粉体の比表面積の増加分が１．０ｍ２／ｇ未満又は粉砕後の原料混合粉の平均メジアン径が１μｍを超えると、焼結密度が十分に大きくならない場合がある。一方、原料混合粉体の比表面積の増加分が３．０ｍ２／ｇを超える場合又は粉砕後の平均メジアン径が０．６μｍ未満であると、粉砕時の粉砕器機等からのコンタミ（不純物混入量）が増加する場合がある。
【００６８】
各粉体の比表面積はＢＥＴ法で測定することができる。各粉体の粒度分布のメジアン径は、粒度分布計で測定することができる。これらの値は、粉体を乾式粉砕法、湿式粉砕法等により粉砕することにより調整できる。
【００６９】
（２）混合物の成形工程
粉砕工程後の原料混合粉体をスプレードライヤ等で乾燥した後、成形する。成形は公知の方法、例えば、加圧成形、冷間静水圧加圧等が採用できる。
【００７０】
成形前に仮焼を行う場合は、原料混合粉体を電気炉等にて、大気雰囲気中や酸素雰囲気で、８００〜１０５０℃で１〜２４時間程度保持し、仮焼粉をアトライターにジルコニアビーズと共に投入し、回転数５０〜１０００ｒｐｍ、回転時間１〜１０時間微粉砕を行うことが好ましい。微粉砕された原料粉の粒径は、平均粒径（Ｄ５０）で０．１〜０．７μｍが好ましく、０．２〜０．６μｍがより好ましく、０．３〜０．５５μｍ以下が特に好ましい。
仮焼した場合でも、成形は上記同様に行うことができる。
【００７１】
（３）焼結工程
次いで、得られた成形体を焼結して焼結体を得る。焼結は、通常、１１００〜１４５０℃で１〜１００時間焼行う。１１６０〜１３８０℃で１〜８０時間焼結することが好ましく、１２００〜１３５０℃で２〜５０時間焼結することが特に好ましい。１１００℃以上であれば相対密度が向上し抵抗率が下がりやすい。１４５０℃以下であれば亜鉛の蒸散を防ぐことが容易で、焼結体の組成が変化したり、蒸散により焼結体中にボイド（空隙）が発生したりする危険性が少ない。また、炉が傷む危険性も少なくなる。また、焼結時間が１時間以上であれば焼結不足によるばらつきが防止でき、１００時間以下であれば反りや変形が防止できる。
【００７２】
焼結は、酸素存在下が好ましく、炉内に酸素を流通させることにより酸素雰囲気中で焼結するか、加圧下にて焼結するのがより好ましい。これにより亜鉛の蒸散を抑えることができ、ボイド（空隙）のない焼結体が得られる。このようにして製造した焼結体は、密度が高いため、使用時におけるノジュールやパーティクルの発生が少ないことから、膜特性に優れた酸化物半導体膜を作製することができる。
【００７３】
（４）還元工程
還元工程は、上記焼成工程で得られた焼結体の抵抗率を焼結体全体として均一化するために還元処理を行う、必要に応じて設けられる工程である。
本工程で適用することができる還元方法としては、例えば、還元性ガスによる方法や真空焼成又は不活性ガスによる還元等が挙げられる。還元性ガスによる還元処理の場合、水素、メタン、一酸化炭素や、これらのガスと酸素との混合ガス等を用いることができる。不活性ガス中での焼成による還元処理の場合、窒素、アルゴンや、これらのガスと酸素との混合ガス等を用いることができる。
尚、還元処理時の温度は、通常１００〜８００℃、好ましくは２００〜８００℃である。また、還元処理の時間は、通常０．０１〜１０時間、好ましくは０．０５〜５時間である。
【００７４】
（５）研削・ボンディング工程
上記のようにして得られた酸化物焼結体は、研磨等の加工を施すことによりターゲットとなる。具体的には、焼結体を、例えば、平面研削盤で研削して表面粗さＲａを５μｍ以下とする。さらに、ターゲットのスパッタ面に鏡面加工を施して、平均表面粗さＲａが１０００オングストローム以下としてもよい。この鏡面加工（研磨）は機械的な研磨、化学研磨、メカノケミカル研磨（機械的な研磨と化学研磨の併用）等の、公知の研磨技術を用いることができる。例えば、固定砥粒ポリッシャー（ポリッシュ液：水）で＃２０００以上にポリッシングしたり、又は遊離砥粒ラップ（研磨材：ＳｉＣペースト等）にてラッピング後、研磨材をダイヤモンドペーストに換えてラッピングすることによって得ることができる。このような研磨方法には特に制限はない。
【００７５】
得られた焼結体をバッキングプレートへボンディングすることによりターゲットが得られ、各種成膜装置に装着して使用できる。
尚、ターゲットの清浄処理には、エアーブローや流水洗浄等を使用できる。エアーブローで異物を除去する際には、ノズルの向い側から集塵機で吸気を行なうとより有効に除去できる。
【００７６】
エアーブローや流水洗浄の他に、超音波洗浄等を行なうこともできる。超音波洗浄では、周波数２５〜３００ＫＨｚの間で多重発振させて行なう方法が有効である。例えば周波数２５〜３００ＫＨｚの間で、２５ＫＨｚ刻みに１２種類の周波数を多重発振させて超音波洗浄を行なうのがよい。
【実施例】
【００７７】
実施例１
［ターゲットの作製及び評価］
比表面積１５ｍ２／ｇのＩｎ２Ｏ３粉、比表面積１４ｍ２／ｇのＳｎＯ２粉、及び比表面積４ｍ２／ｇのＺｎＯ粉末を配合し、溶媒として水を加え、ボールミルにて各原料粉末の粒度が１μｍ以下になるまで混合、粉砕を行った。このようにして作製したスラリーを取り出して、スラリー供給速度１４０ｍＬ／ｍｉｎ、熱風温度１４０℃、熱風量８Ｎｍ３／ｍｉｎの条件で、スプレードライヤを用いて急速乾燥造粒し、造粒物を冷間静水圧プレスにて３ｔｏｎ／ｃｍ２の圧力で成形し、成形体を得た。【００７８】
次に、この成形体を大気中にて、６００℃まで０．５℃／ｍｉｎの速度で昇温し、酸素ガスを１０Ｌ／ｍｉｎの流速で導入しながら６００〜８００℃の温度範囲は１℃／ｍｉｎの速度で昇温し、８００〜１４００℃の温度範囲は０．５℃／ｍｉｎの速度で昇温した。その後、１４００℃にて２０時間保持し、焼結体を得た。【００７９】
得られた焼結体を高周波誘導結合プラズマ（ＩＣＰ）で分析した。焼結体の組成は、酸素を除く原子比でＩｎ：Ｓｎ：Ｚｎ＝３６．５：１５．０：４８．５であることを確認した。【００８０】
この焼結体からターゲット用焼結体を切り出した。ターゲット用焼結体の側辺をダイヤモンドカッターで切断して、表面を平面研削盤で研削して表面粗さＲａ５μｍ以下のターゲット素材とした。次に、表面をエアーブローし、さらに周波数２５〜３００ｋＨｚの間で２５ｋＨｚ刻みに１２種類の周波数を多重発振させて３分間超音波洗浄を行なった。
この後、ターゲット素材をインジウム半田にて無酸素銅製のバッキングプレートにボンディングしてターゲットとした。ターゲットの表面粗さ（Ｒａ）は、Ｒａ≦０．５μｍであり、方向性のない研削面を備えていた。【００８１】
［薄膜の作製及び評価］
ガラス基板（コーニング１７３７）上に、上記で製造したターゲットを使用して、膜厚４５ｎｍのチャンネル層（半導体層）に相当する膜を形成し、窒素中３００℃で１時間アニールした後、評価した。【００８２】
スパッタ条件は、基板温度；室温、到達圧力；１×１０−４Ｐａ、雰囲気ガス；Ａｒ５０％及び酸素５０％、スパッタ圧力（全圧）；１Ｐａ、投入電力；ＲＦ１００Ｗとした。【００８３】
得られた薄膜をＩＣＰ法で分析した。Ｉｎの割合（原子比〔Ｉｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．３６５、Ｓｎの割合（原子比〔Ｓｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．１５、Ｚｎの割合（原子比〔Ｚｎ／（Ｉｎ＋Ｓｎ＋Ｚｎ）〕）が０．４８５であった。【００８４】
得られた膜は、Ｘ線回折測定（ＸＲＤ）により、ハローパターンが観測され、明確なピークは確認できなかったため、非晶質であると判断した。また、ホール効果測定により、電子キャリア密度は３．１７×１０１９ｃｍ−３であり、移動度は２７．８ｃｍ２／Ｖｓであった。【００８５】
尚、Ｘ線回折測定（ＸＲＤ）、ホール測定の測定条件は下記の通りである。結果を表１に示す。
［Ｘ線回折測定（ＸＲＤ）］
・装置：（株）リガク製Ｕｌｔｉｍａ−ＩＩＩ
・Ｘ線：Ｃｕ−Ｋα線（波長１．５４０６Å、グラファイトモノクロメータにて単色化）
・２θ−θ反射法、連続スキャン（１．０°／分）
・サンプリング間隔：０．０２°
・スリット  ＤＳ、ＳＳ：２／３°、ＲＳ：０．６ｍｍ
［電子キャリア密度とホール移動度（ｃｍ２／Ｖｓ）の測定］
・装置：東陽テクニカ製Ｒｅｓｉ  Ｔｅｓｔ８３１０（ホール測定装置）
・測定条件：室温（２５℃）、０．５［Ｔ］、ＡＣ磁場ホール測定
［膜厚］
・膜厚計：（株）小坂研究所製ＥＴ３０００【００８６】
［ＴＦＴの作製及び評価］
図１に示すボトムゲート構造を有する電界効果型トランジスタ１を作製した。
直径４インチの無アルカリガラス基板１０を用意し、スパッタリング法で厚さ５０ｎｍのＣｒを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極２０とした。次にこの基板をＰＥ−ＣＶＤ（プラズマＣＶＤ）装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、厚さ１５０ｎｍのゲート絶縁膜（ＳｉＯ２膜）３０を得た。【００８７】
次に、このゲート絶縁膜３０付ガラス基板１０をスパッタ装置に装着し、ＩＴＺＯを上記「薄膜の作製」と同条件で成膜し、４５ｎｍのチャンネル層（半導体層）を成膜した。次に、フォトリソグラフィ法により半導体領域の形に加工し、チャンネル層（半導体層）４０とした。【００８８】
再びこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、１７０℃で厚さ２００ｎｍの層間絶縁膜（半導体層保護膜：ＳｉＯ２）５０を積層した。次に、この基板をドライエッチング装置にセットし、ゲート電極とソース・ドレイン電極用のコンタクトホールを形成した。そして、この積層体をスパッタ装置にセットし、ＩＴＯを成膜後、再びフォトリソ法でパターニングしてソース電極６０、ドレイン電極６２とした。【００８９】
引き続き、この基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４、Ｎ２Ｏ、Ｎ２を導入して、１７０℃で厚さ２００ｎｍのパッシベーション膜（ＳｉＯ２）７０を成膜した。そして再度フォトリソグラフィー法により、ソース・ドレイン・ゲート電極用のコンタクトホール７２を形成した。最後にこの基板を窒素中、３５０℃、１時間の条件でアニールして、電界効果型トランジスタ１を得た。【００９０】
得られた電界効果型トランジスタ１について、下記の評価を行った。結果を表１に示す。
（１）電界効果移動度（μ）、オフ電流、Ｓ値、閾値電圧（Ｖｔｈ）
半導体パラメーターアナライザー（ケースレー４２００）を用い、大気圧の乾燥窒素雰囲気下、室温、遮光環境下で４インチガラスの中央部のＴＦＴを測定した。尚、オフ電流は、ゲート−ソース電圧（Ｖｇｓ）を−５Ｖとして測定した。
（２）電界効果移動度（μ）のバラツキ
４インチガラス上のＴＦＴ素子の中央から２ｃｍ離れた箇所の４点を測定し、合計５点の標準偏差を算出し、バラツキの指標とした。
（３）閾値電圧のシフト（ストレス試験）
ストレス条件は、空気中、５０℃でゲート電極に＋２０Ｖの電圧を１００００秒加えた。ストレスをかける前後のＶｔｈを比較し、閾値電圧のシフト量（ΔＶｔｈ）を測定した。【００９１】
また、ＴＦＴの伝達特性を以下のように測定した。チャンネル幅、チャンネル長をそれぞれ５０μｍ、２０μｍ、ドレイン電圧を１０Ｖとし、ゲート電圧を−１５Ｖ〜２０Ｖまで変化させた際のドレイン電流を観測した。その結果、ドレイン電流はゲート電圧０Ｖから急峻に立上るとともに、ゲート電圧の上昇に伴って、０．１ｍＡを遥かに超える大きな電流が取出すことができた。結果を図３に示す。【００９２】
実施例２〜１０
原料のＩｎ２Ｏ３，ＳｎＯ２、ＺｎＯ及びＧａ２Ｏ３の組成比、スパッタリング条件、ＴＦＴ構成、及びＴＦＴ作製後の熱処理条件等を表１、２のように変更した他は、実施例１と同様にしてＴＦＴを作製し、ＴＦＴ特性及び閾値電圧のシフト（信頼性）を評価した。結果を表１、２に示す。尚、Ｇａ２Ｏ３として、比表面積１０ｍ２／ｇのＧａ２Ｏ３粉を用いた。【００９３】
実施例１１
図２に示すボトムゲート構造を有するバックチャンネルエッチ型電界効果型トランジスタ２を作製した。
実施例１において層間絶縁膜５０の作製工程を省き、ソース電極６０、ドレイン電極６２をＭｏで作製し、ソース電極６０、ドレイン電極６２のパターニングをフォトリソとエッチング液（ＰＡＮ（燐酸・硝酸・酢酸の混酸）を使用して行った他は、実施例１と同様にして電界効果型トランジスタ２を作製し、ＴＦＴ特性と信頼性を評価した。結果を表２に示す。【００９４】
実施例１２
原料のＩｎ２Ｏ３，ＳｎＯ２、ＺｎＯ及びＡｌ２Ｏ３の組成比、スパッタリング条件、ＴＦＴ構成、及びＴＦＴ作製後の熱処理条件等を表３のように変更した他は、実施例１と同様にしてＴＦＴを作製し、ＴＦＴ特性及び閾値電圧のシフト（信頼性）を評価した。結果を表３に示す。尚、Ａｌ２Ｏ３として、比表面積７ｍ２／ｇのＡｌ２Ｏ３粉を用いた。【００９５】
実施例１３
図１に示すボトムゲート構造を有する電界効果型トランジスタ１を作製した。
直径４インチの無アルカリガラス基板１０を用意し、スパッタリング法で厚さ５０ｎｍのＣｒを成膜した後、フォトリソ法によりゲート配線状にパターニングし、ゲート電極２０とした。次にこの基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＨ４，Ｎ２Ｏ，Ｎ２を導入し、厚さ１５０ｎｍのゲート絶縁膜（ＳｉＯ２膜）３０を得た。
次にこの絶縁膜３０付ガラス基板１０をスパッタ装置に装着し、ＩＴＺＯを実施例１の「薄膜の作製」と同条件で成膜し、４５ｎｍのチャネル層（半導体層）を成膜した。次にフォトリソグラフィ法により半導体領域の形に加工し、チャネル層（半導体層）４０とした。【００９６】
この基板をＩＣＰ−ＣＶＤ装置にセットし、ＳｉＦ４、Ｎ２を導入して、基板温度１７０℃で厚さ２００ｎｍの層間絶縁膜（半導体層保護膜；ＳｉＮ）５０を積層した。次にこの基板をドライエッチング装置に装着し、ゲート電極とソースドレイン電極用のコンタクトホールを形成した。そして、この積層体をスパッタ装置にセットし、ＩＴＯを成膜後、再びフォトリソ法でパターニングしてソース電極６０、ドレイン電極６２とした。
引続き、この基板をＰＥ−ＣＶＤ装置にセットし、ＳｉＦ４、Ｎ２を導入して、１７０℃で厚さ２００ｎｍのパッシベーション層（ＳｉＮ）７０を成膜した。そして再びフォトリソグラフィ―法により、ソース・ドレイン・ゲート電極用のコンタクトホール７２を形成した。最後に、この基板を窒素中３５０℃１時間の条件でアニールして電界効果トランジスタ１を得た。
作製した電界効果トランジスタについて、実施例１と同様に評価した。結果を表３に示す。【００９７】
実施例１４
層間絶縁膜の製膜にあたり、ＳｉＨ４，Ｎ２Ｏ，Ｎ２を導入して、基板温度１２５℃で厚さ２００ｎｍのＳｉＯ２膜を得たこと、及びパッシベーション層の製膜にあたり、ＳｉＨ４，Ｎ２Ｏ，Ｎ２を導入して、基板温度１２５℃で厚さ２００ｎｍのＳｉＯ２膜を得たこと以外は、実施例１３と同様にして電界効果トランジスタ１を作製し、評価した。結果を表３に示す。【００９８】
【表１】
2013108630.tif 000005
【００９９】
【表２】
2013108630.tif 000006
【０１００】
【表３】
2013108630.tif 000007
【０１０１】
比較例１〜８
原料のＩｎ２Ｏ３，ＳｎＯ２及びＺｎＯの組成比、スパッタリング条件、ＴＦＴの構成、ＴＦＴ作製後の熱処理条件等を表４のように変更した他は、実施例１と同様にして酸化物半導体ＴＦＴを作製し、ＴＦＴ特性と信頼性を評価した。結果を表４に示す。
尚、比較例４、７のＴＦＴは導体化し、電界効果型トランジスタが得られなかった。
【０１０２】
【表４】
2013108630.tif 000008
【０１０３】
【表５】
2013108630.tif 000009
【産業上の利用可能性】
【０１０４】
本発明の薄膜トランジスタは、表示装置、特に大面積のディスプレイ用として用いることができる。【０１０５】
上記に本発明の実施形態及び／又は実施例を幾つか詳細に説明したが、当業者は、本発明の新規な教示及び効果から実質的に離れることなく、これら例示である実施形態及び／又は実施例に多くの変更を加えることが容易である。従って、これらの多くの変更は本発明の範囲に含まれる。
この明細書に記載の文献及び本願のパリ優先の基礎となる日本出願明細書の内容を全てここに援用する。
【図３】
2013108630.tif 000010
【図１】
2013108630.tif 000011
【図２】
2013108630.tif 000012
【国際調査報告】
2013108630.tif 000013
2013108630.tif 000014
2013108630.tif 000015
2013108630.tif 000016