(57)【要約】ＥＬ表示装置は、ＥＬ素子を有する複数個の画素を備えたＥＬ表示パネルを備える。画素は、ＥＬ素子（１２）に電流を供給する駆動用トランジスタ（１１ａ）と、第１のスイッチ用トランジスタ（１１ｄ）と、画素に映像信号を供給する第２のスイッチ用トランジスタ（１１ｂ）、（１１ｃ）、（１１ｅ）とを有する。かつＥＬ表示パネルに画素（１０）とともに形成されて配置されたゲートドライバ回路（１６）と、ゲート信号線（１７ａ）、（１７ｂ）、（１７ｃ）に外部接続されたゲートドライバＩＣ（１５）とを備える。ゲートドライバ回路（１６）は、第１のスイッチ用トランジスタ（１１ｄ）のゲート端子に接続し、ゲートドライバＩＣ（１５）は、第２のスイッチ用トランジスタ（１１ｂ）、（１１ｃ）、（１１ｅ）のゲート端子に接続している。
2013118219.tif 000002
【特許請求の範囲】
【請求項１】
ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、前記画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、前記画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置において、前記画素は、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記駆動用トランジスタに接続され前記ＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、前記ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有し、かつ前記ゲートドライバ回路は、前記ＥＬ表示パネルに前記画素とともに形成されて配置された第１のゲートドライバ回路と、前記ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備え、前記第１のゲートドライバ回路は、前記画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、前記第２のゲートドライバ回路は、前記画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続したＥＬ表示装置。
【請求項２】
前記ＥＬ表示パネルのゲート信号線の一端に前記第１のゲートドライバ回路を接続し、他端に前記第２のゲートドライバ回路を接続した請求項１に記載のＥＬ表示装置。
【請求項３】
前記ＥＬ表示パネルに前記画素に接続されたソース信号線を通してテスト信号を供給するテスト回路をさらに形成した請求項１に記載のＥＬ表示装置。
【請求項４】
前記ＥＬ表示パネルのソース信号線の一端に前記ソースドライバ回路を接続し、他端に前記テスト回路を接続した請求項３に記載のＥＬ表示装置。
【請求項５】
ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、前記画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、前記画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置の製造方法において、前記画素は、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記駆動用トランジスタに接続され前記ＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、前記ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有し、かつ前記ゲートドライバ回路は、前記ＥＬ表示パネル上に前記画素とともに形成されて配置された第１のゲートドライバ回路と、前記ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備え、前記第１のゲートドライバ回路は、前記画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、前記第２のゲートドライバ回路は、前記画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、さらに前記ＥＬ表示パネルに前記画素にソース信号線を通してテスト信号を供給するテスト回路を形成し、前記ＥＬ表示パネルの画素にテスト信号を供給する検査を行った後、前記テスト回路をＥＬ表示パネルから分離するＥＬ表示装置の製造方法。
【請求項６】
前記ＥＬ表示パネルのソース信号線の一端に前記ソースドライバ回路を接続し、他端に前記テスト回路を接続し、前記ＥＬ表示パネルの画素に前記テスト信号を供給する検査を行った後、前記テスト回路を前記ＥＬ表示パネルから分離する請求項５に記載のＥＬ表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、発光材料として有機材料などを用いたエレクトロルミネッセンス（以下、ＥＬと呼ぶ）素子をマトリックス状に配置したＥＬ表示装置およびその製造方法に関するものである。
【背景技術】
【０００２】
有機ＥＬ素子をマトリックス状に備えたアクティブマトリックス型のＥＬ表示装置がスマートフォンなどの表示装置として用いられ、商品化されている。また、近年では、ＥＬ表示パネルは、大型化に向けて開発が進められている。【０００３】
このＥＬ表示装置は、特許文献１、２、３に示すように、画素を構成するために複数のトランジスタが必要であり、トランジスタを制御するゲート信号線も複数本必要となる。したがって、液晶表示パネルに比較して、画素構成が複雑で、駆動方法も複雑である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１６４８９２号公報
【特許文献２】特開２００１−６００７６号公報
【特許文献３】特開２００７−２２５９２８号公報
【発明の概要】
【０００５】
本開示のＥＬ表示装置は、ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えている。画素は、ＥＬ素子に電流を供給する駆動用トランジスタと、駆動用トランジスタに接続されＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有する。さらに、ゲートドライバ回路は、ＥＬ表示パネルに画素とともに形成されて配置された第１のゲートドライバ回路と、ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備えている。第１のゲートドライバ回路は、画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、第２のゲートドライバ回路は、画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続している。
【０００６】
また、本開示のＥＬ表示装置の製造方法は、ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置の製造方法である。画素は、ＥＬ素子に電流を供給する駆動用トランジスタと、駆動用トランジスタに接続されＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有する。さらに、ゲートドライバ回路は、ＥＬ表示パネルに画素とともに形成されて配置された第１のゲートドライバ回路と、ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備えている。第１のゲートドライバ回路は、画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、第２のゲートドライバ回路は、画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続している。さらに、ＥＬ表示パネルには、画素にソース信号線を通してテスト信号を供給するテスト回路を形成している。ＥＬ表示パネルの画素にテスト信号を供給する検査を行った後、テスト回路をＥＬ表示パネルから分離する。
【０００７】
この構成により、画素を構成する複数のトランジスタについて、それぞれ最適にオンオフ制御を実現できるので、簡単な構成で検査の容易なＥＬ表示装置を実現できる。また、パネル検査時は、迅速に検査を実施することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は一実施の形態におけるＥＬ表示装置の画素の概略構成図である。
【図２Ａ】図２Ａは一実施の形態におけるＥＬ表示装置の画素の動作を説明するための初期動作の説明図である。
【図２Ｂ】図２Ｂは一実施の形態におけるＥＬ表示装置の画素の動作を説明するためのリセット動作の説明図である。
【図２Ｃ】図２Ｃは一実施の形態におけるＥＬ表示装置の画素の動作を説明するためのプログラム動作の説明図である。
【図２Ｄ】図２Ｄは一実施の形態におけるＥＬ表示装置の画素の動作を説明するための発光動作の説明図である。
【図３】図３は一実施の形態におけるＥＬ表示装置のＥＬ表示パネルの一例を示す断面図である。
【図４】図４は一実施の形態におけるＥＬ表示装置のＥＬ表示パネルの他の例を示す断面図である。
【図５】図５は一実施の形態におけるＥＬ表示装置のゲート信号線の接続状態を示す構成図である。
【図６】図６は一実施の形態におけるＥＬ表示装置の内蔵ゲートドライバ回路側の構成図である。
【図７】図７は遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す図である。
【図８】図８は一実施の形態におけるＥＬ表示装置のテスト回路の構成を示す構成図である。
【図９】図９は一実施の形態におけるＥＬ表示装置のＥＬ表示パネルの検査方法の説明図である。
【図１０】図１０は図９の主要部に供給される電圧波形を示す図である。
【図１１】図１１は図９の主要部に供給される電圧波形の他の例を示す図である。
【図１２】図１２は一実施の形態におけるＥＬ表示装置を示す構成図である。
【発明を実施するための形態】
【０００９】
以下、一実施の形態における情報表示装置について、図面を用いて説明する。
【００１０】
図１は、一実施の形態におけるＥＬ表示装置の画素の概略構成図である。なお、図１においては、ＥＬ表示装置の主要部のみ示している。
【００１１】
図１に示すように、ＥＬ表示装置は、ＥＬ表示パネル１と駆動回路を搭載した配線基板とから構成されている。ＥＬ表示パネル１は、表示領域にＥＬ素子を有する複数個の画素をマトリクス状に配置した構成である。
【００１２】
まず、画素の構成について説明する。１個の画素１０は、Ｐチャンネルの駆動用のトランジスタ１１ａのドレイン端子に、スイッチ用のトランジスタ１１ｄのソース端子が接続され、トランジスタ１１ｄのドレイン端子にＥＬ素子１２のアノード端子が接続された構成を有している。トランジスタ１１ｂ、１１ｃ、１１ｅ、１１ｆは、画素１０に設けられた他のスイッチ用のトランジスタであり、またコンデンサ１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅは、トランジスタ１１ａ〜１１ｆのオンオフを制御するためのコンデンサである。
【００１３】
また、ＥＬ素子１２のカソード端子には、カソード電圧Ｖｓｓが印加されており、トランジスタ１１ａのソース端子には、ＥＬ表示装置のアノード電極からアノード電圧Ｖｄｄが印加されており、それらのアノード電圧Ｖｄｄとカソード電圧Ｖｓｓとは、アノード電圧Ｖｄｄ＞カソード電圧Ｖｓｓの関係になるように設定されている。
【００１４】
また、駆動回路は、ソースドライバ回路としてのソースドライバＩＣ１４と、ゲートドライバ回路としてのゲートドライバＩＣ１５およびＥＬ表示パネル１に内蔵したゲートドライバ回路１６とを有する。ソースドライバＩＣ１４、ゲートドライバＩＣ１５、ゲートドライバ回路１６と、画素１０とは、ゲート信号線１７（１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ）およびソース信号線１８を介して電気的に接続されている。また、ゲート信号線１７ｄが接続される端子電極１６ａを有するゲートドライバ回路１６は、ＥＬ表示パネル１に画素１０とともに形成されて配置されることによりＥＬ表示パネル１に内蔵されている。すなわち、ＥＬ表示パネル１の画素１０のトランジスタの作製プロセスを用いて同時に形成されている。一方、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｅが接続される端子電極１９ａを有する配線基板としてのフレキシブル基板（以下、ＣＯＦという）１９には、ゲートドライバＩＣ１５が搭載され、このＣＯＦ１９を介してゲートドライバＩＣ１５がＥＬ表示パネル１のゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｅに外部接続されている。なお、ゲートドライバＩＣ１５は、ＣＯＦ１９を用いることなく、直接ＥＬ表示パネル１の接続端子に外部接続して搭載してもよい。
【００１５】
ゲートドライバＩＣ１５、ゲートドライバ回路１６は、高温ポリシリコン、低温ポリシリコン、連続粒界シリコン、透明アモルファス酸化物半導体、アモルファスシリコンなどのいずれの方法で形成したものでもよい。また、ゲートドライバＩＣ１５、ゲートドライバ回路１６は、後述するように、ゲート信号線１７に順次信号を供給するためのシフトレジスタ回路とバッファ回路とを有する。シフトレジスタ回路の走査方向を反転させることにより、ＥＬ表示パネル１の表示画面を上下反転して表示することができる。
【００１６】
なお、図１において、２０はテスト回路で、ＥＬ表示パネル１の外部に配置され、ソース信号線１８に電気的に接続されるものである。また、このテスト回路２０は、ＥＬ表示パネル１の製造工程において、パネル検査後に分離されるものである。
【００１７】
図１に示すように、画素１０の発光の選択／非選択を制御する信号が供給されるゲート信号線において、ゲート信号線１７ｄ（Ｇｄ）にオン電圧が印加されると、トランジスタ１１ｄがオンし、トランジスタ１１ａからの発光電流がＥＬ素子１２に供給され、ＥＬ素子１２は、発光電流の大きさに基づき発光する。発光電流の大きさは、ソース信号線１８に印加された映像信号を、スイッチ用のトランジスタ１１ｂを通して画素１０に印加することにより決定される。
【００１８】
すなわち、トランジスタ１１ａのゲート端子とドレイン端子間には、トランジスタ１１ｂのソース端子とドレイン端子が接続され、ゲート信号線１７ｂ（Ｇｂ）にオン電圧が印加されることにより、トランジスタ１１ａのゲート端子とドレイン端子間を短絡（接続）する。トランジスタ１１ａのゲート端子には、コンデンサ１３ｂの一方の端子が接続され、コンデンサ１３ｂの他方の端子は、トランジスタ１１ｂのドレイン端子と接続されている。トランジスタ１１ｃのソース端子は、トランジスタ１１ｂを介してソース信号線１８と接続されており、トランジスタ１１ｃのゲート端子にゲート信号線１７ｃ（Ｇｃ）のオン電圧が印加されると、トランジスタ１１ｃがオンして、ソース信号線１８に供給された映像信号に応じて、電圧Ｖｓｓが画素１０に印加される。
【００１９】
また、画素１０のコンデンサ１３ａの一方の端子は、トランジスタ１１ｂのドレイン端子と接続され、他方の端子は、ＥＬ表示装置のアノード電極に接続され、アノード電圧Ｖｄｄが印加されている。
【００２０】
トランジスタ１１ｅのドレイン端子は、トランジスタ１１ｂのドレイン端子と接続され、トランジスタ１１ｅのソース端子は、リセット電圧Ｖａが印加された信号線と接続されている。ゲート信号線１７ａ（Ｇａ）にオン電圧が印加されることにより、トランジスタ１１ｅがオンし、リセット電圧Ｖａがコンデンサ１３ａに印加される。
【００２１】
ここで、トランジスタ１１ｃ、１１ｅはＰチャンネルにし、ＬＤＤ構造を採用する。つまり、複数のトランジスタのゲートが直列に接続した構造を採用することにより、トランジスタ１１ｃ、１１ｅのオフ特性を良好にできる。トランジスタ１１ｃ、１１ｅ以外のトランジスタもＰチャンネルを採用し、ＬＤＤ構造を採用することが好ましく、必要に応じて、マルチゲート構造とすることにより、オフリークを抑制でき、良好なコントラスト、オフセットキャンセル動作を実現できる。
【００２２】
なお、コンデンサ１３ａについて、アノード電圧Ｖｄｄを印加する構成としているが、これに限定するものではなく、他の任意の直流電圧と接続してもよい。トランジスタ１１ａについても同様にアノード電圧Ｖｄｄ以外の任意の直流電圧を印加する構成としてもよい。つまり、コンデンサ１３ａと、トランジスタ１１ａのソース端子には、同じ電圧を印加するのではなく、異なる電圧を印加するようにしてもよい。例えば、トランジスタ１１ａのソース端子は、アノード電圧Ｖｄｄを印加し、コンデンサ１３ａには、直流電圧Ｖｂ（５（Ｖ））の電圧を印加する接続構成としてもよい。
【００２３】
また、ＰＷＭ駆動方式のように、画素１０を点滅あるいはデジタル的に点灯させて表示するデジタル駆動方式の場合は、所定の電圧値をトランジスタ１１ｂを通して画素１０に印加し、映像信号の階調に対応するビット数に応じて、トランジスタ１１ｄをオンオフさせて、階調表示することにより発光駆動制御を行う。また、トランジスタ１１ｄをオンオフ制御し、表示領域に帯状の黒表示（非表示）を発生させ、表示領域に流れる電流量を制御する。
【００２４】
次に、図１において、点線で示しているコンデンサ１３ｃ、１３ｄの作用について説明する。コンデンサ１３ｃは、ゲート信号線１７ｂとトランジスタ１１ａの間に形成され、コンデンサ１３ｄは、ゲート信号線１７ｄとトランジスタ１１ａのゲート端子の間に形成される。このコンデンサ１３ｃ、１３ｄなどを突き抜けコンデンサと呼び、また、変化させる電圧あるいは変化した電圧を、突き抜け電圧と呼ぶ。
【００２５】
図１において、ゲート信号線１７ｂにオン電圧（ＶＧＬ１）が印加されている時には、トランジスタ１１ｂがオン状態であり、ソース信号線１８に印加されている映像信号が画素１０に印加される。次に、ゲート信号線１７ｂに印加される電圧が、オン電圧ＶＧＬ１からオフ電圧ＶＧＨ１に変化すると、トランジスタ１１ｂはオフする。その際、コンデンサ１３ｃの一端の電圧もＶＧＬ１からＶＧＨ１に変化し、変化に基づいた電圧がトランジスタ１１ａのゲート端子に伝達される。伝達された電圧は、トランジスタ１１ａのゲート端子電圧を上昇させる方向であり、またトランジスタ１１ａがＰチャンネルトランジスタであるため、電圧変化は、トランジスタ１１ａがＥＬ素子１２に流す電流を減少させる方向となり、良好な黒表示を実現できる。
【００２６】
このように、コンデンサ１３ｃの容量を介して駆動用のトランジスタ１１ａのゲート端子電圧（コンデンサ１３ｅの電位）を変化させることにより、良好な黒表示を行うことができる。
【００２７】
また、トランジスタ１１ｄがオンのときは、ゲート信号線１７ｄには、ＶＧＬ２電圧が印加され、トランジスタ１１ｄがオフのときは、ゲート信号線１７ｄには、ＶＧＨ２電圧が印加される。トランジスタ１１ｄは、オフセットキャンセル動作の時は、オフ状態であり、ＥＬ素子１２を発光させるときは、オン状態である。したがって、表示開始時に、ゲート信号線１７ｄは、ＶＧＨ２電圧→ＶＧＬ２電圧に変化する。そのため、トランジスタ１１ａのゲート端子の電圧は、突き抜けコンデンサ１３ｄの作用により低下する。トランジスタ１１ａのゲート端子の電圧が低下すると、トランジスタ１１ａは、ＥＬ素子１２に大きな電流を流すことができ、高輝度表示が可能である。
【００２８】
このように、コンデンサ１３ｄの容量を介して駆動用のトランジスタ１１ａのゲート端子電圧を変化させることにより、ＥＬ素子１２に流す電流の振幅を大きくして、高輝度表示が可能となる。
【００２９】
コンデンサ１３ｃの容量は、コンデンサ１３ａまたはコンデンサ１３ｂの容量の１／１２以上で１／３以下とすることが好ましい。コンデンサ１３ｃの容量比が小さすぎると、トランジスタ１１ａのゲート端子電圧の変化割合が大きくなりすぎ、オフセットキャンセルした状態の理想値からの差異が大きくなりすぎる。また、容量比が大きすぎると、トランジスタ１１ａのゲート端子電圧の変化は小さくなり、効果が得られにくい。
【００３０】
また、突き抜け電圧を発生させるコンデンサ１３ｃは、画素が変調するＲ、Ｇ、Ｂの画素サイズあるいは供給する電流の大きさあるいは駆動用トランジスタのＷＬ比に基づいて変化させることが好ましい。Ｒ、Ｇ、Ｂ画素の各ＥＬ素子１２の駆動電流が異なり、黒レベルの電流あるいは電圧値が異なるためである。例えば、Ｒの画素のコンデンサ１３ｃを０．０２ｐＦとした場合、他の色（Ｇ、Ｂの画素）のコンデンサ１３ｃを０．０２５ｐＦとする。また、Ｒの画素のコンデンサ１３ｃを０．０２ｐＦとした場合、Ｇの画素のコンデンサ１３ｃを０．０３ｐＦとし、Ｂの画素のコンデンサ１３ｃを０．０２５ｐＦとする。
【００３１】
このようにＲ、Ｇ、Ｂの画素ごとにコンデンサ１３ｃの容量を変化させることにより、オフセットキャンセル電圧あるいは黒レベルの駆動電流あるいは黒表示の電圧をＲＧＢごとに調整することができる。
【００３２】
さらに、突き抜け電圧は、保持用のコンデンサ１３ａ、１３ｂと、突き抜け電圧発生用のコンデンサ１３ｃとの間の相対的な容量の差により決定されるため、コンデンサ１３ｃをＲ、Ｇ、Ｂの画素で変化させることに限定されなく、保持用のコンデンサ１３ａの容量を変化させてもよい。例えば、Ｒの画素のコンデンサ１３ａを１．０ｐＦとした場合、Ｇの画素のコンデンサ１３ａを１．２ｐＦとし、Ｂの画素のコンデンサ１３ａを０．９ｐＦとすることでもよい。
【００３３】
また、表示領域の左右において、突き抜け電圧用のコンデンサ１３ｃの容量を変化させてもよい。ゲートドライバＩＣ１５あるいはゲートドライバ回路１６に近い位置にある画素１０は信号供給側に配置されている。したがって、ゲート信号の立ち上がりが速い、あるいは、スルーレートが高いため、突き抜け電圧が大きくなる。表示領域の中央部あるいはゲートドライバＩＣ１５、ゲートドライバ回路１６から遠い位置に形成されている画素は、ゲート信号の立ち上がりが遅いため、突き抜け電圧が小さくなる。したがって、ゲートドライバＩＣ１５との接続側に近い画素１０の突き抜け電圧用のコンデンサ１３ｃの容量を小さくし、ゲートドライバＩＣ１５から遠い位置の画素１０のコンデンサ１３ｃの容量を大きくなるように構成すればよい。
【００３４】
図２Ａ〜図２Ｄは、ＥＬ表示装置の画素の動作を説明するための動作説明図である。図２Ａ〜図２Ｄを用いて、画素１０の点灯動作についてさらに詳しく説明する。画素に映像信号を書き込む動作、ＥＬ素子１２の発光動作は、図２Ａ→図２Ｂ→図２Ｃ→図２Ｄで進行する。
【００３５】
図２Ａは初期動作の説明図である。水平同期信号（ＨＤ）後、初期化動作が実施される。図１において、ゲート信号線１７ａ、１７ｄ、１７ｅにオン電圧が印加され、トランジスタ１１ｄ、１１ｅ、１１ｆがオンする。ゲート信号線１７ｂ、１７ｃにはオフ電圧が印加され、トランジスタ１１ｂ、１１ｃがオフする。リセット電圧Ｖａが印加された信号線から、リセット電圧Ｖａが、コンデンサ１３ａの一方の端子に供給される。
【００３６】
トランジスタ１１ａには、ソース端子の電位Ｖｄｄから、トランジスタ１１ａ、１１ｃ、１１ｆのチャンネルを介して、トランジスタ１１ｆのドレイン端子の電極に印加された直流電圧Ｖｂに向ってオフセットキャンセル電流Ｉｆが流れる。なお、電圧の大きさは、アノード電圧Ｖｄｄ＞直流電圧Ｖｂ、リセット電圧Ｖａ＞直流電圧Ｖｂなる関係としている。
【００３７】
オフセットキャンセル電流Ｉｆが流れることにより、トランジスタ１１ａのドレイン端子電位が低下する。また、リセット電圧Ｖａによりリセット電流Ｉｒが流れ、コンデンサ１３ｂの端子にＶａ電圧が印加される。
【００３８】
トランジスタ１１ａはオンし、僅かな期間の間、オフセットキャンセル電流Ｉｆを流す。オフセットキャンセル電流Ｉｆにより、少なくともトランジスタ１１ａのドレイン端子電圧はアノード電圧Ｖｄｄより降下し、動作可能状態となる。
【００３９】
図２Ｂは、リセット動作である。図１において、ゲート信号線１７ｃにオン電圧が印加され、ゲート信号線１７ｄにオフ電圧が印加される。トランジスタ１１ｄがオフし、トランジスタ１１ｃがオンする。
【００４０】
トランジスタ１１ｄがオフし、トランジスタ１１ｃがオンすることにより、オフセットキャンセル電流Ｉｆが、トランジスタ１１ａのゲート端子に向かって流れる。オフセットキャンセル電流Ｉｆは、最初は比較的大きな電流が流れる。トランジスタ１１ａのゲート端子の電位が上昇し、オフ状態に近づくにつれ、流れる電流は減少する。最終的には、０μＡあるいは０μＡ近傍の電流値となる。
【００４１】
以上の動作により、トランジスタ１１ａは、オフセットキャンセルの状態となる。オフセットキャンセル電圧は、コンデンサ１３ｂに保持される。コンデンサ１３ｂは、一方の端子がリセット電圧Ｖａに保持されている。他の端子（トランジスタ１１ａのゲート端子に接続されている端子）に、オフセットキャンセル電圧が保持される。
【００４２】
図２Ｃは、プログラム動作である。プログラム動作では、図１において、ゲート信号線１７ａ、１７ｃ、１７ｄにオフ電圧が印加され、トランジスタ１１ｅ、１１ｃ、１１ｄがオフする。ゲート信号線１７ｂにオン電圧が印加され、トランジスタ１１ｂがオンする。
【００４３】
一方、ソース信号線１８には、映像信号電圧Ｖｓが印加される。トランジスタ１１ｂがオンすることにより、映像信号電圧Ｖｓがコンデンサ１３ｂに印加される。コンデンサ１３ｂの端子は、リセット電圧Ｖａから映像信号電圧Ｖｓに変化する。したがって、コンデンサ１３ｂには、映像信号電圧Ｖｓ＋オフセットキャンセル電圧に基づいた電圧が保持されることになる。
【００４４】
なお、映像信号電圧Ｖｓは、アノード電圧Ｖｄｄを基準とした電圧である。アノード電圧Ｖｄｄは、パネル内の配線電圧降下により、パネル内で異なる。したがって、映像信号電圧Ｖｓも画素に印加されるアノード電圧Ｖｄｄに基づいて、可変あるいは変化させる。
【００４５】
図２Ｄは、ＥＬ素子１２の発光動作である。図２Ｃのプログラム動作後、図１において、ゲート信号線１７ｂにはオフ電圧が印加され、トランジスタ１１ｂはオフ状態となる。画素１０はソース信号線１８から切り離される。ゲート信号線１７ｄには、オン電圧が印加され、トランジスタ１１ｄがオンし、トランジスタ１１ａからの発光電流Ｉｅが、ＥＬ素子１２に供給される。ＥＬ素子１２は、供給される発光電流Ｉｅに基づいて発光する。
【００４６】
なお、図１、図２Ａ〜図２Ｄにおいて、トランジスタ１１ｆを削除してもよい。トランジスタ１１ｆがない画素構成では、図２Ａにおいて、トランジスタ１１ｄがオンしたとき、オフセットキャンセル電流Ｉｆは、ＥＬ素子１２に流れる。オフセットキャンセル電流ＩｆがＥＬ素子１２に流れることにより、ＥＬ素子１２が発光するが、オフセットキャンセル電流Ｉｆが流れる時間は、１μｓｅｃ以下であるので、ＥＬ素子１２が発光する時間はわずかである。したがって、ＥＬ表示装置（ＥＬ表示パネル）のコントラスト低下は、ほとんど発生しない。
【００４７】
ソースドライバ回路としてのソースドライバＩＣ１４は、単なるドライバ機能だけでなく、電源回路、バッファ回路（シフトレジスタなどの回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。
【００４８】
ゲートドライバ回路１６は、Ｐチャンネルトランジスタと、コンデンサを用いてシフトレジスタ、出力バッファ回路を構成してもよい。Ｐチャンネルトランジスタのみ構成することにより、プロセスで使用するマスク数が少なくなり、パネルの低コスト化を実現することができる。
【００４９】
また、トランジスタ１１ａ〜１１ｆは、高温ポリシリコン、低温ポリシリコン、連続粒界シリコン、透明アモルファス酸化物半導体、アモルファスシリコン、赤外線ＲＴＡにより形成するなど、いずれの方法で構成したものでもよい。これらのトランジスタは、トップゲート構造にすることにより、寄生容量が低減し、トップゲートのゲート電極パターンが遮光層となり、ＥＬ素子１２から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できる。
【００５０】
ゲート信号線１７またはソース信号線１８、もしくはゲート信号線１７とソース信号線１８の両方の配線材料としては、配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できることから、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。
【００５１】
このように本開示においては、ＥＬ表示パネル１に内蔵したゲートドライバ回路１６と、ＥＬ表示パネル１に内蔵しないゲートドライバＩＣ１５を使用し、ゲートドライバ回路１６はＥＬ素子１２への供給電流を制御するのに用い、ゲートドライバＩＣ１５は、画素１０に映像信号を印加するトランジスタ１１ｂの制御に用いるものである。詳細な説明は後述する。
【００５２】
ここで、ＥＬ表示パネルの構成について説明する。
【００５３】
図３は、ＥＬ表示パネルの一例を示す断面図である。図３に示すように、ＥＬ表示パネルの背面側には封止板３０が配置されるとともに、表示面側にはアレイ基板３１が配置され、そしてアレイ基板３１の表示面には偏光板３２が配置されている。このアレイ基板３１の構成材料としては、光透過性を有するガラス基板、シリコンウエハ、金属基板、セラミック基板、プラスチックシートなどや放熱性を良好にするためにサファイアガラスなどが用いられる。封止板３０の構成材料としては、アレイ基板３１と同様な材料が用いられる。なお、封止板３０とアレイ基板３１との空間には、湿度に弱いＥＬ材料の劣化を防止するために乾燥剤（図示せず）が配置されている。封止板３０とアレイ基板３１とは、周辺部を封止樹脂（図示せず）により封止されている。
【００５４】
また、封止板３０とアレイ基板３１との間の空間、あるいは封止板３０の表面などには、温度センサ（図示せず）が配置されており、この温度センサの出力結果により、ＥＬ表示パネルのデューティ比制御や点灯率制御などを実施する。さらに、パネル検査時、温度センサの検出出力に基づいて、ゲートドライバ回路の動作速度を調整するようにしている。
【００５５】
まず、薄膜トランジスタアレイ基板側について説明すると、図３において、アレイ基板３１内面には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるカラーフィルター３３（３３Ｒ、３３Ｇ、３３Ｂ）が形成されている。なお、カラーフィルターは、ＲＧＢに限定されるものではなく、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）色の画素を形成してもよい。また、白（Ｗ）の画素を形成してもよい。カラー表示を行うための１つの画素は、ＲＧＢの３画素で正方形の形状となるように作製されている。なお、Ｒ、Ｇ、Ｂの画素開口率は、異ならせてもよい。開口率を異ならせることにより、各画素のＲＧＢのＥＬ素子１２に流れる電流密度を異ならせることができ、これにより、ＲＧＢのＥＬ素子１２の劣化速度を同一にすることができる。
【００５６】
ＥＬ表示パネルにおいて、カラー表示を行う方法としては、上記のようにカラーフィルター３３を用いる以外に、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層でＲ、Ｇ、Ｂ光に変換してもよい。
【００５７】
また、アレイ基板３１上に形成される各画素は、図１に示すように、複数個のトランジスタ１１を有しており、そして画素間にはゲート信号線１７が配置されている。そして、カラーフィルター３３上には、トランジスタ１１やゲート信号線１７およびソース信号線（図示せず）を覆うように層間絶縁膜としての絶縁膜３４が形成され、さらにカラーフィルター３３間にはブラックマトリクス３５が形成されるとともに、トランジスタ１１を形成している部分には遮光膜３６が形成されている。また、絶縁膜３４内には、アレイ基板３１側のトランジスタ１１と発光部側の画素電極を接続するための接続部３７が配置されている。さらに、絶縁膜３４上には、光散乱層３８が形成されている。この光散乱層３８は、樹脂材料に、酸化チタン、酸化アルミニウム、酸化マグネシウムなどを拡散させたものや、オパールガラスなどの光拡散物で構成すればよい。光散乱層３４は、パネル内から放射される光を増加させることに寄与する。
【００５８】
次に、発光部側について説明すると、図３において、絶縁膜３４上には、各画素間を仕切るようにリブ３９が形成され、そのリブ３９内に、ＩＴＯ、ＩＧＺＯ、ＩＺＯなどの透明電極からなるアノード電極４０と、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のＥＬ層４１Ｒ、４１Ｇ、４１Ｂが形成されている。そして、ＥＬ層４１Ｒ、４１Ｇ、４１Ｂ上には、アノード電極４０とでＥＬ層４１Ｒ、４１Ｇ、４１Ｂを挟むようにカソード電極４２が形成されている。
【００５９】
このカソード電極４３としては、銀（Ａｇ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）あるいはこれらの合金や、ＩＴＯ、ＩＧＺＯ、ＩＺＯなどの透明電極を用いることができる。
【００６０】
ここで、図３に示す例は、アレイ基板３１側から光を取り出す構成の例であるが、図４に示すように、発光部側から光を取り出す構成のＥＬ表示パネルを用いてもよい。
【００６１】
図４に示す例のパネルにおいては、カソード電極４２の上層あるいは下層に、クロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）の中から選ばれる金属の積層構造や複数の金属材料の合金金属薄膜からなる低抵抗化配線４３を形成している。そして、この低抵抗化配線４３を含め、カソード電極４２を封止膜４４で覆った後、ガラス基板や光透過性のフィルムからなる封止基板４５を接着層４６により接着した構成としている。
【００６２】
次に、ＥＬ表示装置の構成および製造時の検査方法について説明する。
【００６３】
図５はＥＬ表示装置において、ゲート信号線の接続状態を示す構成図である。なお、図５においては、２画素分のみ図示し、さらに図１において点線で示したコンデンサ１３ｃ〜１３ｅは省略して示している。
【００６４】
図５に示すように、トランジスタ１１ｂのゲート端子は、ゲート信号線１７ｂ（Ｇｂ）に接続され、ゲート信号線１７ｂ（Ｇｂ）はゲートドライバＩＣ１５あるいは、ＣＯＦ１９の端子電極１９ａに接続されている。トランジスタ１１ｅのゲート端子はゲート信号線１７ａ（Ｇａ）に接続され、トランジスタ１１ｆのゲート端子はゲート信号線１７ｅ（Ｇｅ）に接続されている。また、トランジスタ１１ｃのゲート端子はゲート信号線１７ｃ（Ｇｃ）に接続されている。そして、ゲート信号線１７ｅは１本のゲート信号線１７ａ（Ｇａ）に接続され、ゲートドライバＩＣ１５を搭載したＣＯＦ１９の端子電極１９ａに接続されている。したがって、ゲート信号線１７ａ（Ｇａ）には、２つのトランジスタ（１１ｅ、１１ｆ）が接続されている。ゲートドライバＩＣ１５は、ゲート信号線１７ａにオンオフ電圧を出力し、トランジスタ１１ｅ、１１ｆをオンオフ制御する。また、ゲートドライバＩＣ１５は、各画素行を順次、または個別に制御し、パネルに画像を表示させる。
【００６５】
なお、トランジスタ１１ｂのゲート信号線１７ｂのように、画素１０に映像信号を印加し、高速書き込みが必要なトランジスタを制御するゲート信号線は、外付けのゲートドライバＩＣ１５に接続している。また、ゲート信号線１７ａのように、１つのゲート信号線に接続されたトランジスタが複数である場合は、外付けのゲートドライバＩＣ１５に接続している。
【００６６】
一方、トランジスタ１１ｄのゲート信号線１７ｄのように、駆動用のトランジスタ１１ａから、ＥＬ素子１２に供給する発光電流を制御するゲート信号線はパネル内蔵のゲートドライバ回路１６に接続されている。
【００６７】
図５において、ゲートドライバＩＣ１５には、３つのシフトレジスタ回路１５ａ、１５ｂ、１５ｃと、出力バッファ回路１５ｄが設けられている。図５には図示していないが、シフトレジスタ回路１５ａ、１５ｂ、１５ｃの出力は、外部に引き出され、クロック信号ＣＫやスタートパルス信号ＳＴが供給される制御信号線に接続されている。
【００６８】
ここで、ゲートドライバＩＣ１５で駆動（制御）され、高速な応答性が必要なゲート信号線１７（ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｅ）は、抵抗値が低くなるように、銅（Ｃｕ）、またはチタン（Ｔｉ）−銅（Ｃｕ）−チタン（Ｔｉ）の３層あるいは銅（Ｃｕ）合金により構成されている。一方、ゲートドライバ回路１６で駆動されるゲート信号線１７（ゲート信号線１７ｄ）は、比較的高速な応答性を必要としないため、比較的インピーダンスが高くてもよい、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、またはこれらの金属の合金により構成している。
【００６９】
すなわち、外付けのゲートドライバＩＣ１５で制御されるゲート信号線１７は、内蔵のゲートドライバ回路１６で制御されるゲート信号線１７よりも配線抵抗が低くなるような金属材料により構成されている。なお、配線抵抗を低くする方法として、金属材料そのものを変えるのではなく、配線の膜厚や幅を変更することにより実現してもよい。
【００７０】
図６はＥＬ表示装置において、内蔵ゲートドライバ回路側の構成および複数の画素との接続状態を示す構成図である。なお、図６においては、図５に示すように、ゲート信号線１７ｅはゲート信号線１７ａに共通に接続されたものとして省略している。また、図６において、２はＥＬ表示パネル１の表示領域を示している。
【００７１】
図６に示すように、ゲートドライバ回路１６は、ゲート信号線１７ｄにオンオフ電圧（ＶＧＨ２、ＶＧＬ２）を出力し、ゲートドライバＩＣ１５は、ゲート信号線１７ａ、１７ｂ、１７ｃにオンオフ電圧（ＶＧＨ１、ＶＧＬ１）を出力する。このゲートドライバＩＣ１５とゲートドライバ回路１６の出力電圧ＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２は、画素１０の各トランジスタに適応した電圧値に個別に設定ができるように構成されている。また、ゲートドライバ回路１６には、シフトレジスタ回路１６ｂと少なくとも２段のインバータ回路１６ｃ、１６ｄが設けられており、このゲートドライバ回路１６のシフトレジスタ回路１６ａと、図５に示すゲートドライバＩＣ１５のシフトレジスタ回路１５ａ、１５ｂ、１５ｃと、ソースドライバＩＣ１４には、クロック信号ＣＫやスタートパルス信号ＳＴを供給する制御信号線２１ａ、２１ｂが接続されている。
【００７２】
ここで、ゲートドライバ回路１６は、シフトレジスタ回路１６ｂの出力段のゲート駆動能力は小さいので、シフトレジスタ回路１６ｂを構成するゲート回路で直接、ゲート信号線１７ｄを駆動するのが不可能であり、そのため、インバータ回路１６ｃ、１６ｄを多段接続する必要がある。インバータ回路１６ｃ、１６ｄの接続段数が多いと、接続されているインバータ回路１６ｃ、１６ｄの特性差が積み重なり、シフトレジスタ回路１６ｂから端子電極１６ａまでの伝達時間に差が生じる。例えば、極端な場合では、シフトレジスタ回路１６ｂから出力パルスが出力されてから、端子電極１６ａには１．０μｓｅｃ後にオンオフ信号が出力される。
【００７３】
具体的には、図６において、インバータ回路１６ｃのＮチャンネルトランジスタのチャンネル幅をＷ１、チャンネル長をＬ１とし、インバータ回路１６ｄのＮチャンネルトランジスタのチャンネル幅をＷ２、チャンネル長をＬ２とすると、インバータ回路１６ｄのＷ２／Ｌ２の大きさと、インバータ回路１６ｃのＷ１／Ｌ１とのサイズ比が大きいと遅延時間が長くなり、また、インバータの特性のばらつきも大きくなる。
【００７４】
図７は、遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す図である。横軸は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図６において、インバータ回路１６ｄとインバータ回路１６ｃのＬ（Ｌ１＝Ｌ２）が同一で、２・Ｗ１＝Ｗ２であれば（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２）＝０．５である。図７のグラフにおいて、遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のときを１とし、遅延同様に時間ばらつきも１としている。
【００７５】
図７に示すように、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が大きくなるほど、インバータ回路部の遅延時間ばらつきも大きくなる。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が小さくなるほど、インバータ回路１６ｃから次段へのインバータ回路１６ｄへの遅延時間が長くなる。この図７から明らかなように、遅延時間比および遅延時間ばらつきを２以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
【００７６】
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５
また、各インバータ回路１６ｃ、１６ｄのＰチャンネルのＷ／Ｌ比（Ｗｐ／Ｌｐ）とｎチャンネルのＷ／Ｌ比（Ｗｓ／Ｌｓ）とは以下の関係を満たす必要がある。
【００７７】
０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８
図８はＥＬ表示装置において、テスト回路の構成を示す構成図である。
【００７８】
図８に示すように、テスト回路２０は、各ソース信号線１８の一端に接続されており、テスト回路２０内には、ＲＧＢの各画素１０Ｒ、１０Ｇ、１０Ｂのソース信号線１８の一端に接続されるテスト用のトランジスタＴ（トランジスタＴＲ１、ＴＧ１、ＴＢ１・・・・ＴＲｎ、ＴＧｎ、ＴＢｎ）が接続されている。
【００７９】
テスト用のトランジスタＴは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）電圧の印加用のトランジスタ（スイッチ回路）であり、ＲＧＢの各画素１０Ｒ、１０Ｇ、１０Ｂに順次電圧を印加するためのスイッチ用のトランジスタである。トランジスタＴのゲート端子は、電極端子Ｙ１〜Ｙ４に接続され、その電極端子Ｙ１〜Ｙ４には、プローブ２２ａ〜２２ｄが接続され、トランジスタＴのオンオフ電圧が印加される。この電極端子Ｙ１〜Ｙ４に印加される電圧に基づいて、トランジスタＴがオンオフ制御される。この電極端子Ｙ１〜Ｙ４に印加されるオンオフ電圧とは、映像信号電圧と等価的な電圧であり、例えばオフ電圧ＶＧＨ、オン電圧ＶＧＬで、オン電圧を印加することにより、トランジスタＴがオンして、テスト電圧が各画素１０に印加される。すなわち、テスト電圧の大きさを可変することにより、画素１０の表示輝度を変化させることができる。
【００８０】
ＥＬ表示パネル１のテスト時は、プローブ２２ａにオン電圧が印加されてトランジスタＴがオンし、テスト電圧が各ソース信号線１８に印加される。テスト時は、ゲートドライバ回路１６を動作させ、選択するゲート信号線位置を移動させて検査を行う。また、必要に応じて、ゲートドライバＩＣ１５を動作させて、検査を行う。
【００８１】
このようにテスト時は、テスト回路２０と、ゲートドライバ回路１６とを同時に制御し、パネル検査を行うことにより、パネル検査を容易にし、精度のよい検査を迅速に実施できるという効果が得られる。
【００８２】
なお、画素１０を黒表示するためには、画素の駆動用のトランジスタ１１ａがＰチャンネルの時は、一般的にテスト電圧をアノード電圧Ｖｄｄ近傍の電圧値とする。白表示するためには、一般的には、テスト電圧をグランド電圧あるいはカソード電圧Ｖｓｓ近傍の電圧値とする。
【００８３】
図９はＥＬ表示装置の製造方法において、ＥＬ表示パネルの検査方法を説明するための説明図である。図９には検査時の配線状態を模式的に図示している。
【００８４】
図９に示すように、外部接続されるゲートドライバＩＣ１５に接続するゲート信号線１７ａ、１７ｂ、１７ｃの一端は、ＥＬ表示パネル１の端部に形成された配線１ａを介してＴ１端子、Ｔ２端子、Ｔ３端子に接続されている。すなわち、Ｔ１端子は、複数の画素１０のゲート信号線１７ｂ（Ｇｂ）と接続され、Ｔ２端子は、複数の画素１０のゲート信号線１７ａと接続され、Ｔ３端子は、複数の画素１０のゲート信号線１７ｃと接続されている。また、上述したようにゲート信号線１７ｄには、ＥＬ表示パネル１に内蔵したゲートドライバ回路１６が接続され、ソース信号線１８には、図８において説明したように、一端がテスト回路２０に接続されている。
【００８５】
図９において、Ｔ１端子にオン電圧（ＶＧＬ１）またはオフ電圧（ＶＧＨ１）を印加することにより、画素１０のトランジスタ１１ｂをオンオフ制御でき、ソース信号線１８に印加された映像信号を画素１０に書き込むことができる。また、Ｔ２端子にオン電圧（ＶＧＬ１）またはオフ電圧（ＶＧＨ１）を印加することにより、画素１０のトランジスタ１１ｅ、１１ｆをオンオフ制御でき、画素１０にリセット電圧Ｖａを印加することができる。さらに、Ｔ３端子にオン電圧（ＶＧＬ１）またはオフ電圧（ＶＧＨ１）を印加することにより、画素１０のトランジスタ１１ｃをオンオフ制御でき、画素１０にリセット電圧Ｖａを印加し、トランジスタ１１ｃをオンさせることにより、オフセットキャンセル動作を実現することができる。
【００８６】
図９に示すように、ゲート信号線１７ａ、１７ｂ、１７ｃには、Ｔ１端子、Ｔ２端子、Ｔ３端子を通して所定のテスト信号を供給するとともに、ゲート信号線１７ｄには内蔵のゲートドライバ回路１６から所定のテスト信号を供給し、またソース信号線１８にはテスト回路２０を通して所定のテスト信号を供給する。ゲートドライバ回路１６によるゲート信号線１７ｄの選択は、同時に複数本のゲート信号線１７ｄを選択してもよい。ゲート信号線１７ｄの選択は、ゲートドライバ回路１６に印加するスタート信号（ＳＴ）により設定することが可能である。
【００８７】
このようにしてＥＬ表示パネル１の検査を行った後、図９のＡ−Ａ線およびＢ−Ｂ線でＥＬ表示パネル１の基板を切断して、配線１ａ部分およびテスト回路２０部分を分離することにより、ＥＬ表示パネル１の検査を簡単な構成で迅速に行うことができる。
【００８８】
なお、テスト回路２０部分については、検査終了後、テスト回路２０のトランジスタをオフさせる電圧を常時印加するように構成することにより、ＥＬ表示パネル１の基板をＢ−Ｂ線で切断しなくてもよい。また、ゲート信号線１７ａ、１７ｂ、１７ｃ側についても、Ｔ１端子、Ｔ２端子、Ｔ３端子を設けるのではなく、直接ゲート信号線１７ａ、１７ｂ、１７ｃに検査用プローブを電気的に接触させて所定のテスト信号を供給するように構成することにより、検査終了後の基板の切断作業を行う必要はない。
【００８９】
図１０は図９の主要部に供給される電圧波形を示す図である。図１０において、Ｂは低輝度（黒表示）を示し、Ｗは高輝度（白表示）を表している。
【００９０】
図１０に示すように、図９のＫ１端子にアノード電圧Ｖｄｄが印加され、Ｋ２端子にカソード電圧Ｖｓｓが印加され、Ｋ３端子にリセット電圧Ｖａが印加され、Ｋ４端子に電圧Ｖｂが印加される。ゲートドライバ回路１６のＶＧＨ２電圧がＶＧＨ２端子に印加され、ＶＧＬ２電圧がＶＧＬ２端子に印加される。また、ゲートドライバ回路１６のクロックＣＫがＣＫ端子に印加され、スタート信号ＳＴがＳＴ端子に印加され、イネーブル信号ＥＮがＥＮ端子に印加される。
【００９１】
Ｔ１端子に検査用プローブを接触させ、ゲート信号線１７ｂにオンオフ電圧（ＶＧＬ、ＶＧＨ）を印加してトランジスタ１１ｂをオンオフ制御する。また、Ｔ２端子からゲート信号線１７ａにオンオフ電圧（ＶＧＬ、ＶＧＨ）を印加してトランジスタ１１ｅ、１１ｆをオンオフ制御する。また、Ｔ３端子からゲート信号線１７ｃにオンオフ電圧（ＶＧＬ、ＶＧＨ）を印加してトランジスタ１１ｃをオンオフ制御する。
【００９２】
Ｙ２端子には、テスト回路２０のトランジスタのオンオフ信号電圧が印加される。テスト回路２０のトランジスタは、Ｐチャンネルトランジスタで形成されており、Ｙ２端子にＶＧＬ電圧を印加することにより、トランジスタがオンする。Ｙ１端子には、映像信号電圧Ｖｓが印加され、赤（Ｒ）色の画素、緑（Ｇ）色の画素、青（Ｂ）色の画素それぞれに、映像信号に応じた適正な電圧が印加される。この画素に印加する電圧を間欠的に印加することにより、ＥＬ表示パネル１のＲＧＢの画素を間欠的に点灯させることができる。
【００９３】
なお、検査方法について、ＥＬ素子１２を点灯あるいは非点灯状態にして検査する例を挙げて説明したが、トランジスタ１１の短絡欠陥などの検査は、短絡箇所に流れる電流を検出することにより検査などが可能である。短絡箇所に流れる電流の検出は、ソース信号線１８などにピックアップ用のプローブを接触させて電流を検出すればよい。
【００９４】
また、映像信号電圧Ｖｓを可変することにより、画素の発光輝度を変化させることができる。画素１０の駆動用のトランジスタ１１ａは、Ｐチャンネルトランジスタであるため、映像信号電圧Ｖｓをアノード電圧Ｖｄｄに近くすることにより、画素１０の発光輝度は低くなる。一方、映像信号電圧Ｖｓをグランドあるいはカソード電圧Ｖｓｓに近い電圧にすることにより、画素１０の発光輝度は高くなる。当然のことながら、映像信号電圧Ｖｓを調整あるいは可変することにより、画素１０のＥＬ素子１２の発光輝度を調整することができる。
【００９５】
図１０に示すように、Ｙ１端子には、ｔ１＋ｔ２期間を１周期とし、低輝度、高輝度になる電圧を印加し、ｔ１期間、ｔ２期間を独立に可変することにより、あるいは、ｔ１＋ｔ２期間に対するｔ１期間あるいはｔ２期間を可変することにより、画素１０のコンデンサ１３の保持特性なども検査することができる。また、ＥＬ素子１２の発光特性、トランジスタ１１の特性を検査することができる。
【００９６】
また、Ｔ２端子にｔ４期間の間、ＶＧＬ電圧を印加することにより、ゲート信号線１７ａ（Ｇａ）に接続されたトランジスタ１１ｅ、１１ｆがオンする。また、ゲート信号線１７ｄ（Ｇｄ）にオン電圧ＶＧＬが印加されることにより、トランジスタ１１ｄがオンする。トランジスタ１１ｄおよびトランジスタ１１ｆがオンすることにより、アノード電圧Ｖｄｄ→トランジスタ１１ａ→トランジスタ１１ｄ→トランジスタ１１ｆ→Ｖｂ端子の電流経路が発生し、駆動用のトランジスタ１１ａのドレイン端子が低下する。
【００９７】
次に、Ｔ３端子にｔ３期間の間、ＶＧＬ電圧を印加することにより、ゲート信号線１７ｃ（Ｇｃ）に接続されたトランジスタ１１ｃがオンし、トランジスタ１１ａがオフセットキャンセルされる。次に、Ｔ２端子、Ｔ３端子に、ＶＧＨ電圧が印加され、トランジスタ１１ｅ、１１ｆ、１１ｃがオフ動作となる。Ｔ１端子には、ｔ５期間の間、ゲート信号線１７ｃにＶＧＬ電圧を印加することにより、トランジスタ１１ｂがオンする。トランジスタ１１ｂのオンにより、映像信号が画素１０に印加される。
【００９８】
なお、ｔ３、ｔ４、ｔ５期間を可変あるいは調整することにより、画素１０のオフセットキャンセル動作を行うことができ、リセット電圧Ｖａの印加時間を可変することにより、トランジスタ１１の動作状態を変更あるいは調整することができ、画素１０の動作試験を行うことができる。
【００９９】
また、画素１０のＥＬ素子１２の発光（オン）、非発光（オフ）の制御は、パネル内蔵のゲートドライバ回路１６のイネーブル端子（ＥＮ端子）に供給する信号で行う。ＥＮ端子をロジックレベルでＨレベルにすると、ゲート信号線１７ｄ（Ｇｄ）にＶＧＬ電圧が出力され、トランジスタ１１ｄがオンする。トランジスタ１１ｄがオンすることにより、駆動用のトランジスタ１１ａからの発光電流をＥＬ素子１２に供給する電流パスが発生し、該当のＥＬ素子１２が発光する。ＥＮ端子をロジックレベルでＬレベルにすると、ゲート信号線１７ｄ（Ｇｄ）にＶＧＨ電圧が出力され、トランジスタ１１ｄがオフする。トランジスタ１１ｄがオフすることにより、駆動用のトランジスタ１１ａからの発光電流をＥＬ素子１２に供給する電流パスがなくなり、該当のＥＬ素子１２は非点灯となる。
【０１００】
このＥＬ素子１２の制御に同期して、Ｙ２端子に映像信号を印加する。Ｙ１端子にオン電圧（ＶＧＬ）を印加して、テスト回路２０のトランジスタをオンさせ、ソース信号線１８にテスト用の映像信号電圧を印加する。
【０１０１】
テスト用の映像信号電圧は、例えば図１０において、ｔ２期間またはｔ１期間に印加する。
【０１０２】
図１０に示す信号波形は、偶数、奇数などのように２つの画素について、黒と白の表示を交互に行う例であるが、図１１に示すような信号波形を供給してもよい。図１１に示す例は、１つの画素について、黒から白に表示し、次の画素について、黒から白に表示を表示する、すなわち２つの画素において、交互に黒表示、白表示を行うものである。
【０１０３】
図１２はＥＬ表示装置の全体構成を示す構成図である。図１２においては、図９に示すように検査を行った後、ＥＬ表示パネル１の基板をＡ−Ａ線、Ｂ−Ｂ線で切断し、その後外部接続するドライバ回路を搭載した状態を示している。
【０１０４】
図１２に示すように、ＥＬ表示パネル１には、ソースドライバＩＣ１４を搭載したフレキシブル基板（ＣＯＦ）２３やゲートドライバＩＣ１５を搭載したフレキシブル基板（ＣＯＦ）１９を実装している。また、ソースドライバＩＣ１４を搭載したフレキシブル基板（ＣＯＦ）２３には、制御用ＩＣ２４も搭載され、ゲートドライバ回路１６に対して動作を制御するためのタイミング信号を供給するように接続されている。すなわち、ソースドライバＩＣ１４は、映像信号に同期したタイミング信号を制御用ＩＣ２４に供給し、制御用ＩＣ２４はタイミング信号の電圧をレベルシフトすることにより、ゲートドライバ回路１６を制御する。なお、２５は電源制御用ＩＣであり、フレキシブル基板（ＣＯＦ）２６に搭載されている。
【０１０５】
以上説明したように本開示は、ＥＬ素子１２を有する複数個の画素１０がマトリックス状に配置された表示領域を備えたＥＬ表示パネル１と、画素１０に接続されたソース信号線１８を通して映像信号を供給するソースドライバ回路としてのソースドライバＩＣ１４と、画素１０に接続されたゲート信号線１７を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置に関する。画素１０は、ＥＬ素子１２に電流を供給する駆動用のトランジスタ１１ａと、駆動用のトランジスタ１１ａに接続されＥＬ素子１２に供給する電流を制御する第１のスイッチ用のトランジスタ１１ｄと、ソース信号線１８に接続され画素１０に映像信号を供給する第２のスイッチ用のトランジスタ１１ｂ、１１ｃ、１１ｅとを有する。かつゲートドライバ回路は、ＥＬ表示パネル１に画素１０とともに形成されて配置された第１のゲートドライバ回路としてのゲートドライバ回路１６と、ＥＬ表示パネル１のゲート信号線１７ａ、１７ｂ、１７ｃに外部接続された第２のゲートドライバ回路としてのゲートドライバＩＣ１５とを備えている。ゲートドライバ回路１６は、画素１０の第１のスイッチ用のトランジスタ１１ｄのゲート端子にゲート信号線１７ｄを介して接続し、ゲートドライバＩＣ１５は、画素１０の第２のスイッチ用のトランジスタ１１ｂ、１１ｃ、１１ｅのゲート端子にゲート信号線１７ａ、１７ｂ、１７ｃを介して接続している。
【０１０６】
このような構成とすることにより、負荷が小さい第１のスイッチ用のトランジスタ１１ｄは、ＥＬ表示パネル１に内蔵されたゲートドライバ回路１６で駆動し、負荷が大きい第２のスイッチ用のトランジスタ１１ｂ、１１ｃ、１１ｅは、ＥＬ表示パネル１に外部接続されるゲートドライバ回路ＩＣで駆動する。画素１０を構成する複数のトランジスタについて、それぞれ最適にオンオフ制御を実現でき、簡単な構成で検査の容易なＥＬ表示装置を実現できる。また、パネル検査時は、内蔵のゲートドライバ回路１６を動作させ、検査に必要な端子のみにプローブを圧接するだけで、パネルを検査することができるため、迅速に検査を実施することができる。
【０１０７】
また、ＥＬ表示装置は、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、カーオーディオ、オーディオコンポ、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置等のディスプレイとして活用することができる。
【産業上の利用可能性】
【０１０８】
以上のように本開示は、信頼性の高いＥＬ表示装置を実現する上で有用である。
【符号の説明】
【０１０９】
１    ＥＬ表示パネル
１０    画素
１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ    トランジスタ
１２    ＥＬ素子
１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ    コンデンサ
１４    ソースドライバＩＣ
１５    ゲートドライバＩＣ
１６    ゲートドライバ回路
１７，１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ    ゲート信号線
１８    ソース信号線
１９    フレキシブル基板（ＣＯＦ）
２３    フレキシブル基板（ＣＯＦ）
２６    フレキシブル基板（ＣＯＦ）
２０    テスト回路
【図１】
2013118219.tif 000003
【図２Ａ】
2013118219.tif 000004
【図２Ｂ】
2013118219.tif 000005
【図２Ｃ】
2013118219.tif 000006
【図２Ｄ】
2013118219.tif 000007
【図３】
2013118219.tif 000008
【図４】
2013118219.tif 000009
【図５】
2013118219.tif 000010
【図６】
2013118219.tif 000011
【図７】
2013118219.tif 000012
【図８】
2013118219.tif 000013
【図９】
2013118219.tif 000014
【図１０】
2013118219.tif 000015
【図１１】
2013118219.tif 000016
【図１２】
2013118219.tif 000017
【手続補正書】
【提出日】平成26年7月2日(2014.7.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、発光材料として有機材料などを用いたエレクトロルミネッセンス（以下、ＥＬと呼ぶ）素子をマトリックス状に配置したＥＬ表示装置およびその製造方法に関するものである。
【背景技術】
【０００２】
有機ＥＬ素子をマトリックス状に備えたアクティブマトリックス型のＥＬ表示装置がスマートフォンなどの表示装置として用いられ、商品化されている。また、近年では、ＥＬ表示パネルは、大型化に向けて開発が進められている。
【０００３】
このＥＬ表示装置は、特許文献１、２、３に示すように、画素を構成するために複数のトランジスタが必要であり、トランジスタを制御するゲート信号線も複数本必要となる。したがって、液晶表示パネルに比較して、画素構成が複雑で、駆動方法も複雑である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１６４８９２号公報
【特許文献２】特開２００１−６００７６号公報
【特許文献３】特開２００７−２２５９２８号公報
【発明の概要】
【０００５】
本開示のＥＬ表示装置は、ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えている。画素は、ＥＬ素子に電流を供給する駆動用トランジスタと、駆動用トランジスタに接続されＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有する。さらに、ゲートドライバ回路は、ＥＬ表示パネルに画素とともに形成されて配置された第１のゲートドライバ回路と、ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備えている。第１のゲートドライバ回路は、画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、第２のゲートドライバ回路は、画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続している。
【０００６】
また、本開示のＥＬ表示装置の製造方法は、ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置の製造方法である。画素は、ＥＬ素子に電流を供給する駆動用トランジスタと、駆動用トランジスタに接続されＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有する。さらに、ゲートドライバ回路は、ＥＬ表示パネルに画素とともに形成されて配置された第１のゲートドライバ回路と、ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備えている。第１のゲートドライバ回路は、画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、第２のゲートドライバ回路は、画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続している。さらに、ＥＬ表示パネルには、画素にソース信号線を通してテスト信号を供給するテスト回路を形成している。ＥＬ表示パネルの画素にテスト信号を供給する検査を行った後、テスト回路をＥＬ表示パネルから分離する。
【０００７】
この構成により、画素を構成する複数のトランジスタについて、それぞれ最適にオンオフ制御を実現できるので、簡単な構成で検査の容易なＥＬ表示装置を実現できる。また、パネル検査時は、迅速に検査を実施することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は一実施の形態におけるＥＬ表示装置の画素の概略構成図である。
【図２Ａ】図２Ａは一実施の形態におけるＥＬ表示装置の画素の動作を説明するための初期動作の説明図である。
【図２Ｂ】図２Ｂは一実施の形態におけるＥＬ表示装置の画素の動作を説明するためのリセット動作の説明図である。
【図２Ｃ】図２Ｃは一実施の形態におけるＥＬ表示装置の画素の動作を説明するためのプログラム動作の説明図である。
【図２Ｄ】図２Ｄは一実施の形態におけるＥＬ表示装置の画素の動作を説明するための発光動作の説明図である。
【図３】図３は一実施の形態におけるＥＬ表示装置のＥＬ表示パネルの一例を示す断面図である。
【図４】図４は一実施の形態におけるＥＬ表示装置のＥＬ表示パネルの他の例を示す断面図である。
【図５】図５は一実施の形態におけるＥＬ表示装置のゲート信号線の接続状態を示す構成図である。
【図６】図６は一実施の形態におけるＥＬ表示装置の内蔵ゲートドライバ回路側の構成図である。
【図７】図７は遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す図である。
【図８】図８は一実施の形態におけるＥＬ表示装置のテスト回路の構成を示す構成図である。
【図９】図９は一実施の形態におけるＥＬ表示装置のＥＬ表示パネルの検査方法の説明図である。
【図１０】図１０は図９の主要部に供給される電圧波形を示す図である。
【図１１】図１１は図９の主要部に供給される電圧波形の他の例を示す図である。
【図１２】図１２は一実施の形態におけるＥＬ表示装置を示す構成図である。
【発明を実施するための形態】
【０００９】
以下、一実施の形態における情報表示装置について、図面を用いて説明する。
【００１０】
図１は、一実施の形態におけるＥＬ表示装置の画素の概略構成図である。なお、図１においては、ＥＬ表示装置の主要部のみ示している。
【００１１】
図１に示すように、ＥＬ表示装置は、ＥＬ表示パネル１と駆動回路を搭載した配線基板とから構成されている。ＥＬ表示パネル１は、表示領域にＥＬ素子を有する複数個の画素をマトリクス状に配置した構成である。
【００１２】
まず、画素の構成について説明する。１個の画素１０は、Ｐチャンネルの駆動用のトランジスタ１１ａのドレイン端子に、スイッチ用のトランジスタ１１ｄのソース端子が接続され、トランジスタ１１ｄのドレイン端子にＥＬ素子１２のアノード端子が接続された構成を有している。トランジスタ１１ｂ、１１ｃ、１１ｅ、１１ｆは、画素１０に設けられた他のスイッチ用のトランジスタであり、またコンデンサ１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅは、トランジスタ１１ａ〜１１ｆのオンオフを制御するためのコンデンサである。
【００１３】
また、ＥＬ素子１２のカソード端子には、カソード電圧Ｖｓｓが印加されており、トランジスタ１１ａのソース端子には、ＥＬ表示装置のアノード電極からアノード電圧Ｖｄｄが印加されており、それらのアノード電圧Ｖｄｄとカソード電圧Ｖｓｓとは、アノード電圧Ｖｄｄ＞カソード電圧Ｖｓｓの関係になるように設定されている。
【００１４】
また、駆動回路は、ソースドライバ回路としてのソースドライバＩＣ１４と、ゲートドライバ回路としてのゲートドライバＩＣ１５およびＥＬ表示パネル１に内蔵したゲートドライバ回路１６とを有する。ソースドライバＩＣ１４、ゲートドライバＩＣ１５、ゲートドライバ回路１６と、画素１０とは、ゲート信号線１７（１７ａ、１７ｂ、１７ｃ、１７ｄ、１７ｅ）およびソース信号線１８を介して電気的に接続されている。また、ゲート信号線１７ｄが接続される端子電極１６ａを有するゲートドライバ回路１６は、ＥＬ表示パネル１に画素１０とともに形成されて配置されることによりＥＬ表示パネル１に内蔵されている。すなわち、ＥＬ表示パネル１の画素１０のトランジスタの作製プロセスを用いて同時に形成されている。一方、ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｅが接続される端子電極１９ａを有する配線基板としてのフレキシブル基板（以下、ＣＯＦという）１９には、ゲートドライバＩＣ１５が搭載され、このＣＯＦ１９を介してゲートドライバＩＣ１５がＥＬ表示パネル１のゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｅに外部接続されている。なお、ゲートドライバＩＣ１５は、ＣＯＦ１９を用いることなく、直接ＥＬ表示パネル１の接続端子に外部接続して搭載してもよい。
【００１５】
ゲートドライバＩＣ１５、ゲートドライバ回路１６は、高温ポリシリコン、低温ポリシリコン、連続粒界シリコン、透明アモルファス酸化物半導体、アモルファスシリコンなどのいずれの方法で形成したものでもよい。また、ゲートドライバＩＣ１５、ゲートドライバ回路１６は、後述するように、ゲート信号線１７に順次信号を供給するためのシフトレジスタ回路とバッファ回路とを有する。シフトレジスタ回路の走査方向を反転させることにより、ＥＬ表示パネル１の表示画面を上下反転して表示することができる。
【００１６】
なお、図１において、２０はテスト回路で、ＥＬ表示パネル１の外部に配置され、ソース信号線１８に電気的に接続されるものである。また、このテスト回路２０は、ＥＬ表示パネル１の製造工程において、パネル検査後に分離されるものである。
【００１７】
図１に示すように、画素１０の発光の選択／非選択を制御する信号が供給されるゲート信号線において、ゲート信号線１７ｄ（Ｇｄ）にオン電圧が印加されると、トランジスタ１１ｄがオンし、トランジスタ１１ａからの発光電流がＥＬ素子１２に供給され、ＥＬ素子１２は、発光電流の大きさに基づき発光する。発光電流の大きさは、ソース信号線１８に印加された映像信号を、スイッチ用のトランジスタ１１ｂを通して画素１０に印加することにより決定される。
【００１８】
すなわち、トランジスタ１１ａのゲート端子とドレイン端子間には、トランジスタ１１ｂのソース端子とドレイン端子が接続され、ゲート信号線１７ｂ（Ｇｂ）にオン電圧が印加されることにより、トランジスタ１１ａのゲート端子とドレイン端子間を短絡（接続）する。トランジスタ１１ａのゲート端子には、コンデンサ１３ｂの一方の端子が接続され、コンデンサ１３ｂの他方の端子は、トランジスタ１１ｂのドレイン端子と接続されている。トランジスタ１１ｃのソース端子は、トランジスタ１１ｂを介してソース信号線１８と接続されており、トランジスタ１１ｃのゲート端子にゲート信号線１７ｃ（Ｇｃ）のオン電圧が印加されると、トランジスタ１１ｃがオンして、ソース信号線１８に供給された映像信号に応じて、電圧Ｖｓｓが画素１０に印加される。
【００１９】
また、画素１０のコンデンサ１３ａの一方の端子は、トランジスタ１１ｂのドレイン端子と接続され、他方の端子は、ＥＬ表示装置のアノード電極に接続され、アノード電圧Ｖｄｄが印加されている。
【００２０】
トランジスタ１１ｅのドレイン端子は、トランジスタ１１ｂのドレイン端子と接続され、トランジスタ１１ｅのソース端子は、リセット電圧Ｖａが印加された信号線と接続されている。ゲート信号線１７ａ（Ｇａ）にオン電圧が印加されることにより、トランジスタ１１ｅがオンし、リセット電圧Ｖａがコンデンサ１３ａに印加される。
【００２１】
ここで、トランジスタ１１ｃ、１１ｅはＰチャンネルにし、ＬＤＤ構造を採用する。つまり、複数のトランジスタのゲートが直列に接続した構造を採用することにより、トランジスタ１１ｃ、１１ｅのオフ特性を良好にできる。トランジスタ１１ｃ、１１ｅ以外のトランジスタもＰチャンネルを採用し、ＬＤＤ構造を採用することが好ましく、必要に応じて、マルチゲート構造とすることにより、オフリークを抑制でき、良好なコントラスト、オフセットキャンセル動作を実現できる。
【００２２】
なお、コンデンサ１３ａについて、アノード電圧Ｖｄｄを印加する構成としているが、これに限定するものではなく、他の任意の直流電圧と接続してもよい。トランジスタ１１ａについても同様にアノード電圧Ｖｄｄ以外の任意の直流電圧を印加する構成としてもよい。つまり、コンデンサ１３ａと、トランジスタ１１ａのソース端子には、同じ電圧を印加するのではなく、異なる電圧を印加するようにしてもよい。例えば、トランジスタ１１ａのソース端子は、アノード電圧Ｖｄｄを印加し、コンデンサ１３ａには、直流電圧Ｖｂ（５（Ｖ））の電圧を印加する接続構成としてもよい。
【００２３】
また、ＰＷＭ駆動方式のように、画素１０を点滅あるいはデジタル的に点灯させて表示するデジタル駆動方式の場合は、所定の電圧値をトランジスタ１１ｂを通して画素１０に印加し、映像信号の階調に対応するビット数に応じて、トランジスタ１１ｄをオンオフさせて、階調表示することにより発光駆動制御を行う。また、トランジスタ１１ｄをオンオフ制御し、表示領域に帯状の黒表示（非表示）を発生させ、表示領域に流れる電流量を制御する。
【００２４】
次に、図１において、点線で示しているコンデンサ１３ｃ、１３ｄの作用について説明する。コンデンサ１３ｃは、ゲート信号線１７ｂとトランジスタ１１ａの間に形成され、コンデンサ１３ｄは、ゲート信号線１７ｄとトランジスタ１１ａのゲート端子の間に形成される。このコンデンサ１３ｃ、１３ｄなどを突き抜けコンデンサと呼び、また、変化させる電圧あるいは変化した電圧を、突き抜け電圧と呼ぶ。
【００２５】
図１において、ゲート信号線１７ｂにオン電圧（ＶＧＬ１）が印加されている時には、トランジスタ１１ｂがオン状態であり、ソース信号線１８に印加されている映像信号が画素１０に印加される。次に、ゲート信号線１７ｂに印加される電圧が、オン電圧ＶＧＬ１からオフ電圧ＶＧＨ１に変化すると、トランジスタ１１ｂはオフする。その際、コンデンサ１３ｃの一端の電圧もＶＧＬ１からＶＧＨ１に変化し、変化に基づいた電圧がトランジスタ１１ａのゲート端子に伝達される。伝達された電圧は、トランジスタ１１ａのゲート端子電圧を上昇させる方向であり、またトランジスタ１１ａがＰチャンネルトランジスタであるため、電圧変化は、トランジスタ１１ａがＥＬ素子１２に流す電流を減少させる方向となり、良好な黒表示を実現できる。
【００２６】
このように、コンデンサ１３ｃの容量を介して駆動用のトランジスタ１１ａのゲート端子電圧（コンデンサ１３ｅの電位）を変化させることにより、良好な黒表示を行うことができる。
【００２７】
また、トランジスタ１１ｄがオンのときは、ゲート信号線１７ｄには、ＶＧＬ２電圧が印加され、トランジスタ１１ｄがオフのときは、ゲート信号線１７ｄには、ＶＧＨ２電圧が印加される。トランジスタ１１ｄは、オフセットキャンセル動作の時は、オフ状態であり、ＥＬ素子１２を発光させるときは、オン状態である。したがって、表示開始時に、ゲート信号線１７ｄは、ＶＧＨ２電圧→ＶＧＬ２電圧に変化する。そのため、トランジスタ１１ａのゲート端子の電圧は、突き抜けコンデンサ１３ｄの作用により低下する。トランジスタ１１ａのゲート端子の電圧が低下すると、トランジスタ１１ａは、ＥＬ素子１２に大きな電流を流すことができ、高輝度表示が可能である。
【００２８】
このように、コンデンサ１３ｄの容量を介して駆動用のトランジスタ１１ａのゲート端子電圧を変化させることにより、ＥＬ素子１２に流す電流の振幅を大きくして、高輝度表示が可能となる。
【００２９】
コンデンサ１３ｃの容量は、コンデンサ１３ａまたはコンデンサ１３ｂの容量の１／１２以上で１／３以下とすることが好ましい。コンデンサ１３ｃの容量比が小さすぎると、トランジスタ１１ａのゲート端子電圧の変化割合が大きくなりすぎ、オフセットキャンセルした状態の理想値からの差異が大きくなりすぎる。また、容量比が大きすぎると、トランジスタ１１ａのゲート端子電圧の変化は小さくなり、効果が得られにくい。
【００３０】
また、突き抜け電圧を発生させるコンデンサ１３ｃは、画素が変調するＲ、Ｇ、Ｂの画素サイズあるいは供給する電流の大きさあるいは駆動用トランジスタのＷＬ比に基づいて変化させることが好ましい。Ｒ、Ｇ、Ｂ画素の各ＥＬ素子１２の駆動電流が異なり、黒レベルの電流あるいは電圧値が異なるためである。例えば、Ｒの画素のコンデンサ１３ｃを０．０２ｐＦとした場合、他の色（Ｇ、Ｂの画素）のコンデンサ１３ｃを０．０２５ｐＦとする。また、Ｒの画素のコンデンサ１３ｃを０．０２ｐＦとした場合、Ｇの画素のコンデンサ１３ｃを０．０３ｐＦとし、Ｂの画素のコンデンサ１３ｃを０．０２５ｐＦとする。
【００３１】
このようにＲ、Ｇ、Ｂの画素ごとにコンデンサ１３ｃの容量を変化させることにより、オフセットキャンセル電圧あるいは黒レベルの駆動電流あるいは黒表示の電圧をＲＧＢごとに調整することができる。
【００３２】
さらに、突き抜け電圧は、保持用のコンデンサ１３ａ、１３ｂと、突き抜け電圧発生用のコンデンサ１３ｃとの間の相対的な容量の差により決定されるため、コンデンサ１３ｃをＲ、Ｇ、Ｂの画素で変化させることに限定されなく、保持用のコンデンサ１３ａの容量を変化させてもよい。例えば、Ｒの画素のコンデンサ１３ａを１．０ｐＦとした場合、Ｇの画素のコンデンサ１３ａを１．２ｐＦとし、Ｂの画素のコンデンサ１３ａを０．９ｐＦとすることでもよい。
【００３３】
また、表示領域の左右において、突き抜け電圧用のコンデンサ１３ｃの容量を変化させてもよい。ゲートドライバＩＣ１５あるいはゲートドライバ回路１６に近い位置にある画素１０は信号供給側に配置されている。したがって、ゲート信号の立ち上がりが速い、あるいは、スルーレートが高いため、突き抜け電圧が大きくなる。表示領域の中央部あるいはゲートドライバＩＣ１５、ゲートドライバ回路１６から遠い位置に形成されている画素は、ゲート信号の立ち上がりが遅いため、突き抜け電圧が小さくなる。したがって、ゲートドライバＩＣ１５との接続側に近い画素１０の突き抜け電圧用のコンデンサ１３ｃの容量を小さくし、ゲートドライバＩＣ１５から遠い位置の画素１０のコンデンサ１３ｃの容量を大きくなるように構成すればよい。
【００３４】
図２Ａ〜図２Ｄは、ＥＬ表示装置の画素の動作を説明するための動作説明図である。図２Ａ〜図２Ｄを用いて、画素１０の点灯動作についてさらに詳しく説明する。画素に映像信号を書き込む動作、ＥＬ素子１２の発光動作は、図２Ａ→図２Ｂ→図２Ｃ→図２Ｄで進行する。
【００３５】
図２Ａは初期動作の説明図である。水平同期信号（ＨＤ）後、初期化動作が実施される。図１において、ゲート信号線１７ａ、１７ｄ、１７ｅにオン電圧が印加され、トランジスタ１１ｄ、１１ｅ、１１ｆがオンする。ゲート信号線１７ｂ、１７ｃにはオフ電圧が印加され、トランジスタ１１ｂ、１１ｃがオフする。リセット電圧Ｖａが印加された信号線から、リセット電圧Ｖａが、コンデンサ１３ａの一方の端子に供給される。
【００３６】
トランジスタ１１ａには、ソース端子の電位Ｖｄｄから、トランジスタ１１ａ、１１ｃ、１１ｆのチャンネルを介して、トランジスタ１１ｆのドレイン端子の電極に印加された直流電圧Ｖｂに向ってオフセットキャンセル電流Ｉｆが流れる。なお、電圧の大きさは、アノード電圧Ｖｄｄ＞直流電圧Ｖｂ、リセット電圧Ｖａ＞直流電圧Ｖｂなる関係としている。
【００３７】
オフセットキャンセル電流Ｉｆが流れることにより、トランジスタ１１ａのドレイン端子電位が低下する。また、リセット電圧Ｖａによりリセット電流Ｉｒが流れ、コンデンサ１３ｂの端子にＶａ電圧が印加される。
【００３８】
トランジスタ１１ａはオンし、僅かな期間の間、オフセットキャンセル電流Ｉｆを流す。オフセットキャンセル電流Ｉｆにより、少なくともトランジスタ１１ａのドレイン端子電圧はアノード電圧Ｖｄｄより降下し、動作可能状態となる。
【００３９】
図２Ｂは、リセット動作である。図１において、ゲート信号線１７ｃにオン電圧が印加され、ゲート信号線１７ｄにオフ電圧が印加される。トランジスタ１１ｄがオフし、トランジスタ１１ｃがオンする。
【００４０】
トランジスタ１１ｄがオフし、トランジスタ１１ｃがオンすることにより、オフセットキャンセル電流Ｉｆが、トランジスタ１１ａのゲート端子に向かって流れる。オフセットキャンセル電流Ｉｆは、最初は比較的大きな電流が流れる。トランジスタ１１ａのゲート端子の電位が上昇し、オフ状態に近づくにつれ、流れる電流は減少する。最終的には、０μＡあるいは０μＡ近傍の電流値となる。
【００４１】
以上の動作により、トランジスタ１１ａは、オフセットキャンセルの状態となる。オフセットキャンセル電圧は、コンデンサ１３ｂに保持される。コンデンサ１３ｂは、一方の端子がリセット電圧Ｖａに保持されている。他の端子（トランジスタ１１ａのゲート端子に接続されている端子）に、オフセットキャンセル電圧が保持される。
【００４２】
図２Ｃは、プログラム動作である。プログラム動作では、図１において、ゲート信号線１７ａ、１７ｃ、１７ｄにオフ電圧が印加され、トランジスタ１１ｅ、１１ｃ、１１ｄがオフする。ゲート信号線１７ｂにオン電圧が印加され、トランジスタ１１ｂがオンする。
【００４３】
一方、ソース信号線１８には、映像信号電圧Ｖｓが印加される。トランジスタ１１ｂがオンすることにより、映像信号電圧Ｖｓがコンデンサ１３ｂに印加される。コンデンサ１３ｂの端子は、リセット電圧Ｖａから映像信号電圧Ｖｓに変化する。したがって、コンデンサ１３ｂには、映像信号電圧Ｖｓ＋オフセットキャンセル電圧に基づいた電圧が保持されることになる。
【００４４】
なお、映像信号電圧Ｖｓは、アノード電圧Ｖｄｄを基準とした電圧である。アノード電圧Ｖｄｄは、パネル内の配線電圧降下により、パネル内で異なる。したがって、映像信号電圧Ｖｓも画素に印加されるアノード電圧Ｖｄｄに基づいて、可変あるいは変化させる。
【００４５】
図２Ｄは、ＥＬ素子１２の発光動作である。図２Ｃのプログラム動作後、図１において、ゲート信号線１７ｂにはオフ電圧が印加され、トランジスタ１１ｂはオフ状態となる。画素１０はソース信号線１８から切り離される。ゲート信号線１７ｄには、オン電圧が印加され、トランジスタ１１ｄがオンし、トランジスタ１１ａからの発光電流Ｉｅが、ＥＬ素子１２に供給される。ＥＬ素子１２は、供給される発光電流Ｉｅに基づいて発光する。
【００４６】
なお、図１、図２Ａ〜図２Ｄにおいて、トランジスタ１１ｆを削除してもよい。トランジスタ１１ｆがない画素構成では、図２Ａにおいて、トランジスタ１１ｄがオンしたとき、オフセットキャンセル電流Ｉｆは、ＥＬ素子１２に流れる。オフセットキャンセル電流ＩｆがＥＬ素子１２に流れることにより、ＥＬ素子１２が発光するが、オフセットキャンセル電流Ｉｆが流れる時間は、１μｓｅｃ以下であるので、ＥＬ素子１２が発光する時間はわずかである。したがって、ＥＬ表示装置（ＥＬ表示パネル）のコントラスト低下は、ほとんど発生しない。
【００４７】
ソースドライバ回路としてのソースドライバＩＣ１４は、単なるドライバ機能だけでなく、電源回路、バッファ回路（シフトレジスタなどの回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。
【００４８】
ゲートドライバ回路１６は、Ｐチャンネルトランジスタと、コンデンサを用いてシフトレジスタ、出力バッファ回路を構成してもよい。Ｐチャンネルトランジスタのみ構成することにより、プロセスで使用するマスク数が少なくなり、パネルの低コスト化を実現することができる。
【００４９】
また、トランジスタ１１ａ〜１１ｆは、高温ポリシリコン、低温ポリシリコン、連続粒界シリコン、透明アモルファス酸化物半導体、アモルファスシリコン、赤外線ＲＴＡにより形成するなど、いずれの方法で構成したものでもよい。これらのトランジスタは、トップゲート構造にすることにより、寄生容量が低減し、トップゲートのゲート電極パターンが遮光層となり、ＥＬ素子１２から出射された光を遮光層で遮断し、トランジスタの誤動作、オフリーク電流を低減できる。
【００５０】
ゲート信号線１７またはソース信号線１８、もしくはゲート信号線１７とソース信号線１８の両方の配線材料としては、配線抵抗を低減でき、より大型のＥＬ表示パネルを実現できることから、銅配線または銅合金配線を採用できるプロセスを実施することが好ましい。
【００５１】
このように本開示においては、ＥＬ表示パネル１に内蔵したゲートドライバ回路１６と、ＥＬ表示パネル１に内蔵しないゲートドライバＩＣ１５を使用し、ゲートドライバ回路１６はＥＬ素子１２への供給電流を制御するのに用い、ゲートドライバＩＣ１５は、画素１０に映像信号を印加するトランジスタ１１ｂの制御に用いるものである。詳細な説明は後述する。
【００５２】
ここで、ＥＬ表示パネルの構成について説明する。
【００５３】
図３は、ＥＬ表示パネルの一例を示す断面図である。図３に示すように、ＥＬ表示パネルの背面側には封止板３０が配置されるとともに、表示面側にはアレイ基板３１が配置され、そしてアレイ基板３１の表示面には偏光板３２が配置されている。このアレイ基板３１の構成材料としては、光透過性を有するガラス基板、シリコンウエハ、金属基板、セラミック基板、プラスチックシートなどや放熱性を良好にするためにサファイアガラスなどが用いられる。封止板３０の構成材料としては、アレイ基板３１と同様な材料が用いられる。なお、封止板３０とアレイ基板３１との空間には、湿度に弱いＥＬ材料の劣化を防止するために乾燥剤（図示せず）が配置されている。封止板３０とアレイ基板３１とは、周辺部を封止樹脂（図示せず）により封止されている。
【００５４】
また、封止板３０とアレイ基板３１との間の空間、あるいは封止板３０の表面などには、温度センサ（図示せず）が配置されており、この温度センサの出力結果により、ＥＬ表示パネルのデューティ比制御や点灯率制御などを実施する。さらに、パネル検査時、温度センサの検出出力に基づいて、ゲートドライバ回路の動作速度を調整するようにしている。
【００５５】
まず、薄膜トランジスタアレイ基板側について説明すると、図３において、アレイ基板３１内面には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなるカラーフィルター３３（３３Ｒ、３３Ｇ、３３Ｂ）が形成されている。なお、カラーフィルターは、ＲＧＢに限定されるものではなく、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）色の画素を形成してもよい。また、白（Ｗ）の画素を形成してもよい。カラー表示を行うための１つの画素は、ＲＧＢの３画素で正方形の形状となるように作製されている。なお、Ｒ、Ｇ、Ｂの画素開口率は、異ならせてもよい。開口率を異ならせることにより、各画素のＲＧＢのＥＬ素子１２に流れる電流密度を異ならせることができ、これにより、ＲＧＢのＥＬ素子１２の劣化速度を同一にすることができる。
【００５６】
ＥＬ表示パネルにおいて、カラー表示を行う方法としては、上記のようにカラーフィルター３３を用いる以外に、青色発光のＥＬ層を形成し、発光する青色光を、Ｒ、Ｇ、Ｂの色変換層でＲ、Ｇ、Ｂ光に変換してもよい。
【００５７】
また、アレイ基板３１上に形成される各画素は、図１に示すように、複数個のトランジスタ１１を有しており、そして画素間にはゲート信号線１７が配置されている。そして、カラーフィルター３３上には、トランジスタ１１やゲート信号線１７およびソース信号線（図示せず）を覆うように層間絶縁膜としての絶縁膜３４が形成され、さらにカラーフィルター３３間にはブラックマトリクス３５が形成されるとともに、トランジスタ１１を形成している部分には遮光膜３６が形成されている。また、絶縁膜３４内には、アレイ基板３１側のトランジスタ１１と発光部側の画素電極を接続するための接続部３７が配置されている。さらに、絶縁膜３４上には、光散乱層３８が形成されている。この光散乱層３８は、樹脂材料に、酸化チタン、酸化アルミニウム、酸化マグネシウムなどを拡散させたものや、オパールガラスなどの光拡散物で構成すればよい。光散乱層３４は、パネル内から放射される光を増加させることに寄与する。
【００５８】
次に、発光部側について説明すると、図３において、絶縁膜３４上には、各画素間を仕切るようにリブ３９が形成され、そのリブ３９内に、ＩＴＯ、ＩＧＺＯ、ＩＺＯなどの透明電極からなるアノード電極４０と、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のＥＬ層４１Ｒ、４１Ｇ、４１Ｂが形成されている。そして、ＥＬ層４１Ｒ、４１Ｇ、４１Ｂ上には、アノード電極４０とでＥＬ層４１Ｒ、４１Ｇ、４１Ｂを挟むようにカソード電極４２が形成されている。
【００５９】
このカソード電極４３としては、銀（Ａｇ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）あるいはこれらの合金や、ＩＴＯ、ＩＧＺＯ、ＩＺＯなどの透明電極を用いることができる。
【００６０】
ここで、図３に示す例は、アレイ基板３１側から光を取り出す構成の例であるが、図４に示すように、発光部側から光を取り出す構成のＥＬ表示パネルを用いてもよい。
【００６１】
図４に示す例のパネルにおいては、カソード電極４２の上層あるいは下層に、クロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）の中から選ばれる金属の積層構造や複数の金属材料の合金金属薄膜からなる低抵抗化配線４３を形成している。そして、この低抵抗化配線４３を含め、カソード電極４２を封止膜４４で覆った後、ガラス基板や光透過性のフィルムからなる封止基板４５を接着層４６により接着した構成としている。
【００６２】
次に、ＥＬ表示装置の構成および製造時の検査方法について説明する。
【００６３】
図５はＥＬ表示装置において、ゲート信号線の接続状態を示す構成図である。なお、図５においては、２画素分のみ図示し、さらに図１において点線で示したコンデンサ１３ｃ〜１３ｅは省略して示している。
【００６４】
図５に示すように、トランジスタ１１ｂのゲート端子は、ゲート信号線１７ｂ（Ｇｂ）に接続され、ゲート信号線１７ｂ（Ｇｂ）はゲートドライバＩＣ１５あるいは、ＣＯＦ１９の端子電極１９ａに接続されている。トランジスタ１１ｅのゲート端子はゲート信号線１７ａ（Ｇａ）に接続され、トランジスタ１１ｆのゲート端子はゲート信号線１７ｅ（Ｇｅ）に接続されている。また、トランジスタ１１ｃのゲート端子はゲート信号線１７ｃ（Ｇｃ）に接続されている。そして、ゲート信号線１７ｅは１本のゲート信号線１７ａ（Ｇａ）に接続され、ゲートドライバＩＣ１５を搭載したＣＯＦ１９の端子電極１９ａに接続されている。したがって、ゲート信号線１７ａ（Ｇａ）には、２つのトランジスタ（１１ｅ、１１ｆ）が接続されている。ゲートドライバＩＣ１５は、ゲート信号線１７ａにオンオフ電圧を出力し、トランジスタ１１ｅ、１１ｆをオンオフ制御する。また、ゲートドライバＩＣ１５は、各画素行を順次、または個別に制御し、パネルに画像を表示させる。
【００６５】
なお、トランジスタ１１ｂのゲート信号線１７ｂのように、画素１０に映像信号を印加し、高速書き込みが必要なトランジスタを制御するゲート信号線は、外付けのゲートドライバＩＣ１５に接続している。また、ゲート信号線１７ａのように、１つのゲート信号線に接続されたトランジスタが複数である場合は、外付けのゲートドライバＩＣ１５に接続している。
【００６６】
一方、トランジスタ１１ｄのゲート信号線１７ｄのように、駆動用のトランジスタ１１ａから、ＥＬ素子１２に供給する発光電流を制御するゲート信号線はパネル内蔵のゲートドライバ回路１６に接続されている。
【００６７】
図５において、ゲートドライバＩＣ１５には、３つのシフトレジスタ回路１５ａ、１５ｂ、１５ｃと、出力バッファ回路１５ｄが設けられている。図５には図示していないが、シフトレジスタ回路１５ａ、１５ｂ、１５ｃの出力は、外部に引き出され、クロック信号ＣＫやスタートパルス信号ＳＴが供給される制御信号線に接続されている。
【００６８】
ここで、ゲートドライバＩＣ１５で駆動（制御）され、高速な応答性が必要なゲート信号線１７（ゲート信号線１７ａ、１７ｂ、１７ｃ、１７ｅ）は、抵抗値が低くなるように、銅（Ｃｕ）、またはチタン（Ｔｉ）−銅（Ｃｕ）−チタン（Ｔｉ）の３層あるいは銅（Ｃｕ）合金により構成されている。一方、ゲートドライバ回路１６で駆動されるゲート信号線１７（ゲート信号線１７ｄ）は、比較的高速な応答性を必要としないため、比較的インピーダンスが高くてもよい、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、またはこれらの金属の合金により構成している。
【００６９】
すなわち、外付けのゲートドライバＩＣ１５で制御されるゲート信号線１７は、内蔵のゲートドライバ回路１６で制御されるゲート信号線１７よりも配線抵抗が低くなるような金属材料により構成されている。なお、配線抵抗を低くする方法として、金属材料そのものを変えるのではなく、配線の膜厚や幅を変更することにより実現してもよい。
【００７０】
図６はＥＬ表示装置において、内蔵ゲートドライバ回路側の構成および複数の画素との接続状態を示す構成図である。なお、図６においては、図５に示すように、ゲート信号線１７ｅはゲート信号線１７ａに共通に接続されたものとして省略している。また、図６において、２はＥＬ表示パネル１の表示領域を示している。
【００７１】
図６に示すように、ゲートドライバ回路１６は、ゲート信号線１７ｄにオンオフ電圧（ＶＧＨ２、ＶＧＬ２）を出力し、ゲートドライバＩＣ１５は、ゲート信号線１７ａ、１７ｂ、１７ｃにオンオフ電圧（ＶＧＨ１、ＶＧＬ１）を出力する。このゲートドライバＩＣ１５とゲートドライバ回路１６の出力電圧ＶＧＨ１、ＶＧＨ２、ＶＧＬ１、ＶＧＬ２は、画素１０の各トランジスタに適応した電圧値に個別に設定ができるように構成されている。また、ゲートドライバ回路１６には、シフトレジスタ回路１６ｂと少なくとも２段のインバータ回路１６ｃ、１６ｄが設けられており、このゲートドライバ回路１６のシフトレジスタ回路１６ａと、図５に示すゲートドライバＩＣ１５のシフトレジスタ回路１５ａ、１５ｂ、１５ｃと、ソースドライバＩＣ１４には、クロック信号ＣＫやスタートパルス信号ＳＴを供給する制御信号線２１ａ、２１ｂが接続されている。
【００７２】
ここで、ゲートドライバ回路１６は、シフトレジスタ回路１６ｂの出力段のゲート駆動能力は小さいので、シフトレジスタ回路１６ｂを構成するゲート回路で直接、ゲート信号線１７ｄを駆動するのが不可能であり、そのため、インバータ回路１６ｃ、１６ｄを多段接続する必要がある。インバータ回路１６ｃ、１６ｄの接続段数が多いと、接続されているインバータ回路１６ｃ、１６ｄの特性差が積み重なり、シフトレジスタ回路１６ｂから端子電極１６ａまでの伝達時間に差が生じる。例えば、極端な場合では、シフトレジスタ回路１６ｂから出力パルスが出力されてから、端子電極１６ａには１．０μｓｅｃ後にオンオフ信号が出力される。
【００７３】
具体的には、図６において、インバータ回路１６ｃのＮチャンネルトランジスタのチャンネル幅をＷ１、チャンネル長をＬ１とし、インバータ回路１６ｄのＮチャンネルトランジスタのチャンネル幅をＷ２、チャンネル長をＬ２とすると、インバータ回路１６ｄのＷ２／Ｌ２の大きさと、インバータ回路１６ｃのＷ１／Ｌ１とのサイズ比が大きいと遅延時間が長くなり、また、インバータの特性のばらつきも大きくなる。
【００７４】
図７は、遅延時間ばらつき（点線）と遅延時間比（実線）の関係を示す図である。横軸は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）で示す。例えば、図６において、インバータ回路１６ｄとインバータ回路１６ｃのＬ（Ｌ１＝Ｌ２）が同一で、２・Ｗ１＝Ｗ２であれば（Ｗ１／Ｌ１）／（Ｗ２／Ｌ２）＝０．５である。図７のグラフにおいて、遅延時間比は（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）＝０．５のときを１とし、遅延同様に時間ばらつきも１としている。
【００７５】
図７に示すように、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が大きくなるほど、インバータ回路部の遅延時間ばらつきも大きくなる。また、（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）が小さくなるほど、インバータ回路１６ｃから次段へのインバータ回路１６ｄへの遅延時間が長くなる。この図７から明らかなように、遅延時間比および遅延時間ばらつきを２以内にすることが設計上有利であることがわかる。したがって、次式の条件を満たせればよい。
【００７６】
０．２５≦（Ｗｎ−１／Ｌｎ−１）／（Ｗｎ／Ｌｎ）≦０．７５
また、各インバータ回路１６ｃ、１６ｄのＰチャンネルのＷ／Ｌ比（Ｗｐ／Ｌｐ）とｎチャンネルのＷ／Ｌ比（Ｗｓ／Ｌｓ）とは以下の関係を満たす必要がある。
【００７７】
０．４≦（Ｗｓ／Ｌｓ）／（Ｗｐ／Ｌｐ）≦０．８
図８はＥＬ表示装置において、テスト回路の構成を示す構成図である。
【００７８】
図８に示すように、テスト回路２０は、各ソース信号線１８の一端に接続されており、テスト回路２０内には、ＲＧＢの各画素１０Ｒ、１０Ｇ、１０Ｂのソース信号線１８の一端に接続されるテスト用のトランジスタＴ（トランジスタＴＲ１、ＴＧ１、ＴＢ１・・・・ＴＲｎ、ＴＧｎ、ＴＢｎ）が接続されている。
【００７９】
テスト用のトランジスタＴは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）電圧の印加用のトランジスタ（スイッチ回路）であり、ＲＧＢの各画素１０Ｒ、１０Ｇ、１０Ｂに順次電圧を印加するためのスイッチ用のトランジスタである。トランジスタＴのゲート端子は、電極端子Ｙ１〜Ｙ４に接続され、その電極端子Ｙ１〜Ｙ４には、プローブ２２ａ〜２２ｄが接続され、トランジスタＴのオンオフ電圧が印加される。この電極端子Ｙ１〜Ｙ４に印加される電圧に基づいて、トランジスタＴがオンオフ制御される。この電極端子Ｙ１〜Ｙ４に印加されるオンオフ電圧とは、映像信号電圧と等価的な電圧であり、例えばオフ電圧ＶＧＨ、オン電圧ＶＧＬで、オン電圧を印加することにより、トランジスタＴがオンして、テスト電圧が各画素１０に印加される。すなわち、テスト電圧の大きさを可変することにより、画素１０の表示輝度を変化させることができる。
【００８０】
ＥＬ表示パネル１のテスト時は、プローブ２２ａにオン電圧が印加されてトランジスタＴがオンし、テスト電圧が各ソース信号線１８に印加される。テスト時は、ゲートドライバ回路１６を動作させ、選択するゲート信号線位置を移動させて検査を行う。また、必要に応じて、ゲートドライバＩＣ１５を動作させて、検査を行う。
【００８１】
このようにテスト時は、テスト回路２０と、ゲートドライバ回路１６とを同時に制御し、パネル検査を行うことにより、パネル検査を容易にし、精度のよい検査を迅速に実施できるという効果が得られる。
【００８２】
なお、画素１０を黒表示するためには、画素の駆動用のトランジスタ１１ａがＰチャンネルの時は、一般的にテスト電圧をアノード電圧Ｖｄｄ近傍の電圧値とする。白表示するためには、一般的には、テスト電圧をグランド電圧あるいはカソード電圧Ｖｓｓ近傍の電圧値とする。
【００８３】
図９はＥＬ表示装置の製造方法において、ＥＬ表示パネルの検査方法を説明するための説明図である。図９には検査時の配線状態を模式的に図示している。
【００８４】
図９に示すように、外部接続されるゲートドライバＩＣ１５に接続するゲート信号線１７ａ、１７ｂ、１７ｃの一端は、ＥＬ表示パネル１の端部に形成された配線１ａを介してＴ１端子、Ｔ２端子、Ｔ３端子に接続されている。すなわち、Ｔ１端子は、複数の画素１０のゲート信号線１７ｂ（Ｇｂ）と接続され、Ｔ２端子は、複数の画素１０のゲート信号線１７ａと接続され、Ｔ３端子は、複数の画素１０のゲート信号線１７ｃと接続されている。また、上述したようにゲート信号線１７ｄには、ＥＬ表示パネル１に内蔵したゲートドライバ回路１６が接続され、ソース信号線１８には、図８において説明したように、一端がテスト回路２０に接続されている。
【００８５】
図９において、Ｔ１端子にオン電圧（ＶＧＬ１）またはオフ電圧（ＶＧＨ１）を印加することにより、画素１０のトランジスタ１１ｂをオンオフ制御でき、ソース信号線１８に印加された映像信号を画素１０に書き込むことができる。また、Ｔ２端子にオン電圧（ＶＧＬ１）またはオフ電圧（ＶＧＨ１）を印加することにより、画素１０のトランジスタ１１ｅ、１１ｆをオンオフ制御でき、画素１０にリセット電圧Ｖａを印加することができる。さらに、Ｔ３端子にオン電圧（ＶＧＬ１）またはオフ電圧（ＶＧＨ１）を印加することにより、画素１０のトランジスタ１１ｃをオンオフ制御でき、画素１０にリセット電圧Ｖａを印加し、トランジスタ１１ｃをオンさせることにより、オフセットキャンセル動作を実現することができる。
【００８６】
図９に示すように、ゲート信号線１７ａ、１７ｂ、１７ｃには、Ｔ１端子、Ｔ２端子、Ｔ３端子を通して所定のテスト信号を供給するとともに、ゲート信号線１７ｄには内蔵のゲートドライバ回路１６から所定のテスト信号を供給し、またソース信号線１８にはテスト回路２０を通して所定のテスト信号を供給する。ゲートドライバ回路１６によるゲート信号線１７ｄの選択は、同時に複数本のゲート信号線１７ｄを選択してもよい。ゲート信号線１７ｄの選択は、ゲートドライバ回路１６に印加するスタート信号（ＳＴ）により設定することが可能である。
【００８７】
このようにしてＥＬ表示パネル１の検査を行った後、図９のＡ−Ａ線およびＢ−Ｂ線でＥＬ表示パネル１の基板を切断して、配線１ａ部分およびテスト回路２０部分を分離することにより、ＥＬ表示パネル１の検査を簡単な構成で迅速に行うことができる。
【００８８】
なお、テスト回路２０部分については、検査終了後、テスト回路２０のトランジスタをオフさせる電圧を常時印加するように構成することにより、ＥＬ表示パネル１の基板をＢ−Ｂ線で切断しなくてもよい。また、ゲート信号線１７ａ、１７ｂ、１７ｃ側についても、Ｔ１端子、Ｔ２端子、Ｔ３端子を設けるのではなく、直接ゲート信号線１７ａ、１７ｂ、１７ｃに検査用プローブを電気的に接触させて所定のテスト信号を供給するように構成することにより、検査終了後の基板の切断作業を行う必要はない。
【００８９】
図１０は図９の主要部に供給される電圧波形を示す図である。図１０において、Ｂは低輝度（黒表示）を示し、Ｗは高輝度（白表示）を表している。
【００９０】
図１０に示すように、図９のＫ１端子にアノード電圧Ｖｄｄが印加され、Ｋ２端子にカソード電圧Ｖｓｓが印加され、Ｋ３端子にリセット電圧Ｖａが印加され、Ｋ４端子に電圧Ｖｂが印加される。ゲートドライバ回路１６のＶＧＨ２電圧がＶＧＨ２端子に印加され、ＶＧＬ２電圧がＶＧＬ２端子に印加される。また、ゲートドライバ回路１６のクロックＣＫがＣＫ端子に印加され、スタート信号ＳＴがＳＴ端子に印加され、イネーブル信号ＥＮがＥＮ端子に印加される。
【００９１】
Ｔ１端子に検査用プローブを接触させ、ゲート信号線１７ｂにオンオフ電圧（ＶＧＬ、ＶＧＨ）を印加してトランジスタ１１ｂをオンオフ制御する。また、Ｔ２端子からゲート信号線１７ａにオンオフ電圧（ＶＧＬ、ＶＧＨ）を印加してトランジスタ１１ｅ、１１ｆをオンオフ制御する。また、Ｔ３端子からゲート信号線１７ｃにオンオフ電圧（ＶＧＬ、ＶＧＨ）を印加してトランジスタ１１ｃをオンオフ制御する。
【００９２】
Ｙ２端子には、テスト回路２０のトランジスタのオンオフ信号電圧が印加される。テスト回路２０のトランジスタは、Ｐチャンネルトランジスタで形成されており、Ｙ２端子にＶＧＬ電圧を印加することにより、トランジスタがオンする。Ｙ１端子には、映像信号電圧Ｖｓが印加され、赤（Ｒ）色の画素、緑（Ｇ）色の画素、青（Ｂ）色の画素それぞれに、映像信号に応じた適正な電圧が印加される。この画素に印加する電圧を間欠的に印加することにより、ＥＬ表示パネル１のＲＧＢの画素を間欠的に点灯させることができる。
【００９３】
なお、検査方法について、ＥＬ素子１２を点灯あるいは非点灯状態にして検査する例を挙げて説明したが、トランジスタ１１の短絡欠陥などの検査は、短絡箇所に流れる電流を検出することにより検査などが可能である。短絡箇所に流れる電流の検出は、ソース信号線１８などにピックアップ用のプローブを接触させて電流を検出すればよい。
【００９４】
また、映像信号電圧Ｖｓを可変することにより、画素の発光輝度を変化させることができる。画素１０の駆動用のトランジスタ１１ａは、Ｐチャンネルトランジスタであるため、映像信号電圧Ｖｓをアノード電圧Ｖｄｄに近くすることにより、画素１０の発光輝度は低くなる。一方、映像信号電圧Ｖｓをグランドあるいはカソード電圧Ｖｓｓに近い電圧にすることにより、画素１０の発光輝度は高くなる。当然のことながら、映像信号電圧Ｖｓを調整あるいは可変することにより、画素１０のＥＬ素子１２の発光輝度を調整することができる。
【００９５】
図１０に示すように、Ｙ１端子には、ｔ１＋ｔ２期間を１周期とし、低輝度、高輝度になる電圧を印加し、ｔ１期間、ｔ２期間を独立に可変することにより、あるいは、ｔ１＋ｔ２期間に対するｔ１期間あるいはｔ２期間を可変することにより、画素１０のコンデンサ１３の保持特性なども検査することができる。また、ＥＬ素子１２の発光特性、トランジスタ１１の特性を検査することができる。
【００９６】
また、Ｔ２端子にｔ４期間の間、ＶＧＬ電圧を印加することにより、ゲート信号線１７ａ（Ｇａ）に接続されたトランジスタ１１ｅ、１１ｆがオンする。また、ゲート信号線１７ｄ（Ｇｄ）にオン電圧ＶＧＬが印加されることにより、トランジスタ１１ｄがオンする。トランジスタ１１ｄおよびトランジスタ１１ｆがオンすることにより、アノード電圧Ｖｄｄ→トランジスタ１１ａ→トランジスタ１１ｄ→トランジスタ１１ｆ→Ｖｂ端子の電流経路が発生し、駆動用のトランジスタ１１ａのドレイン端子が低下する。
【００９７】
次に、Ｔ３端子にｔ３期間の間、ＶＧＬ電圧を印加することにより、ゲート信号線１７ｃ（Ｇｃ）に接続されたトランジスタ１１ｃがオンし、トランジスタ１１ａがオフセットキャンセルされる。次に、Ｔ２端子、Ｔ３端子に、ＶＧＨ電圧が印加され、トランジスタ１１ｅ、１１ｆ、１１ｃがオフ動作となる。Ｔ１端子には、ｔ５期間の間、ゲート信号線１７ｃにＶＧＬ電圧を印加することにより、トランジスタ１１ｂがオンする。トランジスタ１１ｂのオンにより、映像信号が画素１０に印加される。
【００９８】
なお、ｔ３、ｔ４、ｔ５期間を可変あるいは調整することにより、画素１０のオフセットキャンセル動作を行うことができ、リセット電圧Ｖａの印加時間を可変することにより、トランジスタ１１の動作状態を変更あるいは調整することができ、画素１０の動作試験を行うことができる。
【００９９】
また、画素１０のＥＬ素子１２の発光（オン）、非発光（オフ）の制御は、パネル内蔵のゲートドライバ回路１６のイネーブル端子（ＥＮ端子）に供給する信号で行う。ＥＮ端子をロジックレベルでＨレベルにすると、ゲート信号線１７ｄ（Ｇｄ）にＶＧＬ電圧が出力され、トランジスタ１１ｄがオンする。トランジスタ１１ｄがオンすることにより、駆動用のトランジスタ１１ａからの発光電流をＥＬ素子１２に供給する電流パスが発生し、該当のＥＬ素子１２が発光する。ＥＮ端子をロジックレベルでＬレベルにすると、ゲート信号線１７ｄ（Ｇｄ）にＶＧＨ電圧が出力され、トランジスタ１１ｄがオフする。トランジスタ１１ｄがオフすることにより、駆動用のトランジスタ１１ａからの発光電流をＥＬ素子１２に供給する電流パスがなくなり、該当のＥＬ素子１２は非点灯となる。
【０１００】
このＥＬ素子１２の制御に同期して、Ｙ２端子に映像信号を印加する。Ｙ１端子にオン電圧（ＶＧＬ）を印加して、テスト回路２０のトランジスタをオンさせ、ソース信号線１８にテスト用の映像信号電圧を印加する。
【０１０１】
テスト用の映像信号電圧は、例えば図１０において、ｔ２期間またはｔ１期間に印加する。
【０１０２】
図１０に示す信号波形は、偶数、奇数などのように２つの画素について、黒と白の表示を交互に行う例であるが、図１１に示すような信号波形を供給してもよい。図１１に示す例は、１つの画素について、黒から白に表示し、次の画素について、黒から白に表示を表示する、すなわち２つの画素において、交互に黒表示、白表示を行うものである。
【０１０３】
図１２はＥＬ表示装置の全体構成を示す構成図である。図１２においては、図９に示すように検査を行った後、ＥＬ表示パネル１の基板をＡ−Ａ線、Ｂ−Ｂ線で切断し、その後外部接続するドライバ回路を搭載した状態を示している。
【０１０４】
図１２に示すように、ＥＬ表示パネル１には、ソースドライバＩＣ１４を搭載したフレキシブル基板（ＣＯＦ）２３やゲートドライバＩＣ１５を搭載したフレキシブル基板（ＣＯＦ）１９を実装している。また、ソースドライバＩＣ１４を搭載したフレキシブル基板（ＣＯＦ）２３には、制御用ＩＣ２４も搭載され、ゲートドライバ回路１６に対して動作を制御するためのタイミング信号を供給するように接続されている。すなわち、ソースドライバＩＣ１４は、映像信号に同期したタイミング信号を制御用ＩＣ２４に供給し、制御用ＩＣ２４はタイミング信号の電圧をレベルシフトすることにより、ゲートドライバ回路１６を制御する。なお、２５は電源制御用ＩＣであり、フレキシブル基板（ＣＯＦ）２６に搭載されている。
【０１０５】
以上説明したように本開示は、ＥＬ素子１２を有する複数個の画素１０がマトリックス状に配置された表示領域を備えたＥＬ表示パネル１と、画素１０に接続されたソース信号線１８を通して映像信号を供給するソースドライバ回路としてのソースドライバＩＣ１４と、画素１０に接続されたゲート信号線１７を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置に関する。画素１０は、ＥＬ素子１２に電流を供給する駆動用のトランジスタ１１ａと、駆動用のトランジスタ１１ａに接続されＥＬ素子１２に供給する電流を制御する第１のスイッチ用のトランジスタ１１ｄと、ソース信号線１８に接続され画素１０に映像信号を供給する第２のスイッチ用のトランジスタ１１ｂ、１１ｃ、１１ｅとを有する。かつゲートドライバ回路は、ＥＬ表示パネル１に画素１０とともに形成されて配置された第１のゲートドライバ回路としてのゲートドライバ回路１６と、ＥＬ表示パネル１のゲート信号線１７ａ、１７ｂ、１７ｃに外部接続された第２のゲートドライバ回路としてのゲートドライバＩＣ１５とを備えている。ゲートドライバ回路１６は、画素１０の第１のスイッチ用のトランジスタ１１ｄのゲート端子にゲート信号線１７ｄを介して接続し、ゲートドライバＩＣ１５は、画素１０の第２のスイッチ用のトランジスタ１１ｂ、１１ｃ、１１ｅのゲート端子にゲート信号線１７ａ、１７ｂ、１７ｃを介して接続している。
【０１０６】
このような構成とすることにより、負荷が小さい第１のスイッチ用のトランジスタ１１ｄは、ＥＬ表示パネル１に内蔵されたゲートドライバ回路１６で駆動し、負荷が大きい第２のスイッチ用のトランジスタ１１ｂ、１１ｃ、１１ｅは、ＥＬ表示パネル１に外部接続されるゲートドライバ回路ＩＣで駆動する。画素１０を構成する複数のトランジスタについて、それぞれ最適にオンオフ制御を実現でき、簡単な構成で検査の容易なＥＬ表示装置を実現できる。また、パネル検査時は、内蔵のゲートドライバ回路１６を動作させ、検査に必要な端子のみにプローブを圧接するだけで、パネルを検査することができるため、迅速に検査を実施することができる。
【０１０７】
また、ＥＬ表示装置は、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、カーオーディオ、オーディオコンポ、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置等のディスプレイとして活用することができる。
【産業上の利用可能性】
【０１０８】
以上のように本開示は、信頼性の高いＥＬ表示装置を実現する上で有用である。
【符号の説明】
【０１０９】
１    ＥＬ表示パネル
１０    画素
１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ    トランジスタ
１２    ＥＬ素子
１３，１３ａ，１３ｂ，１３ｃ，１３ｄ，１３ｅ    コンデンサ
１４    ソースドライバＩＣ
１５    ゲートドライバＩＣ
１６    ゲートドライバ回路
１７，１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ    ゲート信号線
１８    ソース信号線
１９    フレキシブル基板（ＣＯＦ）
２３    フレキシブル基板（ＣＯＦ）
２６    フレキシブル基板（ＣＯＦ）
２０    テスト回路
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、前記画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、前記画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置において、前記画素は、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記駆動用トランジスタに接続され前記ＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、前記ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有し、かつ前記ゲートドライバ回路は、前記ＥＬ表示パネルに前記画素とともに形成されて配置された第１のゲートドライバ回路と、前記ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備え、前記第１のゲートドライバ回路は、前記画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、前記第２のゲートドライバ回路は、前記画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続したＥＬ表示装置。
【請求項２】
前記ＥＬ表示パネルのゲート信号線の一端に前記第１のゲートドライバ回路を接続し、他端に前記第２のゲートドライバ回路を接続した請求項１に記載のＥＬ表示装置。
【請求項３】
前記ＥＬ表示パネルに前記画素に接続されたソース信号線を通してテスト信号を供給するテスト回路をさらに形成した請求項１に記載のＥＬ表示装置。
【請求項４】
前記ＥＬ表示パネルのソース信号線の一端に前記ソースドライバ回路を接続し、他端に前記テスト回路を接続した請求項３に記載のＥＬ表示装置。
【請求項５】
ＥＬ素子を有する複数個の画素がマトリックス状に配置された表示領域を備えたＥＬ表示パネルと、前記画素に接続されたソース信号線を通して映像信号を供給するソースドライバ回路と、前記画素に接続されたゲート信号線を通して選択電圧または非選択電圧を供給するゲートドライバ回路とを備えたＥＬ表示装置の製造方法において、前記画素は、前記ＥＬ素子に電流を供給する駆動用トランジスタと、前記駆動用トランジスタに接続され前記ＥＬ素子に供給する電流を制御する第１のスイッチ用トランジスタと、前記ソース信号線に接続され画素に映像信号を供給する第２のスイッチ用トランジスタとを有し、かつ前記ゲートドライバ回路は、前記ＥＬ表示パネル上に前記画素とともに形成されて配置された第１のゲートドライバ回路と、前記ＥＬ表示パネルのゲート信号線に外部接続された第２のゲートドライバ回路とを備え、前記第１のゲートドライバ回路は、前記画素の第１のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、前記第２のゲートドライバ回路は、前記画素の第２のスイッチ用トランジスタのゲート端子にゲート信号線を介して接続し、さらに前記ＥＬ表示パネルに前記画素にソース信号線を通してテスト信号を供給するテスト回路を形成し、前記ＥＬ表示パネルの画素にテスト信号を供給する検査を行った後、前記テスト回路をＥＬ表示パネルから分離するＥＬ表示装置の製造方法。
【請求項６】
前記ＥＬ表示パネルのソース信号線の一端に前記ソースドライバ回路を接続し、他端に前記テスト回路を接続し、前記ＥＬ表示パネルの画素に前記テスト信号を供給する検査を行った後、前記テスト回路を前記ＥＬ表示パネルから分離する請求項５に記載のＥＬ表示装置の製造方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2013118219.tif 000018
【図２Ａ】
2013118219.tif 000019
【図２Ｂ】
2013118219.tif 000020
【図２Ｃ】
2013118219.tif 000021
【図２Ｄ】
2013118219.tif 000022
【図３】
2013118219.tif 000023
【図４】
2013118219.tif 000024
【図５】
2013118219.tif 000025
【図６】
2013118219.tif 000026
【図７】
2013118219.tif 000027
【図８】
2013118219.tif 000028
【図９】
2013118219.tif 000029
【図１０】
2013118219.tif 000030
【図１１】
2013118219.tif 000031
【図１２】
2013118219.tif 000032
【国際調査報告】
2013118219.tif 000033
2013118219.tif 000034
2013118219.tif 000035
2013118219.tif 000036