(57)【特許請求の範囲】
【請求項１】
入力信号のピークファクタを低減するピークファクタ低減回路であって、
前記入力信号のピーク成分を所定のレベルに抑制するためのピーク補正信号を生成するピーク補正信号生成部と、
前記ピーク補正信号に所要の複素フィルタ係数を用いて複素フィルタ演算し、該ピーク補正信号の周波数帯域を前記入力信号と同等の周波数帯域に制限する複素フィルタリング部と、
前記入力信号を前記ピーク補正信号生成部及び前記複素フィルタリング部における処理時間に相当する時間だけ遅延させて出力する遅延部と、
前記遅延部から出力された遅延後の信号から前記複素フィルタリング部から出力された帯域制限後のピーク補正信号を減算し、前記ピークファクタ低減後の信号として出力する第１減算器と、
前記入力信号に含まれるキャリア数、前記キャリアに対応する変調後の信号である変調信号毎の周波数帯域幅、前記変調信号毎の周波数オフセットの情報を含むキャリア設定情報に基づき、前記入力信号に含まれる前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置しているか否かを判定し、その判定結果を示すキャリア非対称配置フラグを出力するキャリア対称配置判定部と、
を有し、
前記複素フィルタリング部は、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記ピーク補正信号と前記複素フィルタ係数との複素フィルタ演算における、前記ピーク補正信号の実数部と前記複素フィルタ係数の虚数部のフィルタ演算動作、並びに前記ピーク補正信号の虚数部と前記複素フィルタ係数の虚数部のフィルタ演算動作を停止するピークファクタ低減回路。
【請求項２】
前記複素フィルタリング部は、
前記ピーク補正信号をＸ＋ｊＹとし、前記複素フィルタ係数をＡ＋ｊＢとしたとき、
Ｘ×Ａのフィルタ演算を実行する第１フィルタ部と、
Ｘ×Ｂのフィルタ演算を実行する第２フィルタ部と、
Ｙ×Ａのフィルタ演算を実行する第３フィルタ部と、
Ｙ×Ｂのフィルタ演算を実行する第４フィルタ部と、
前記第１フィルタ部の出力値から前記第４フィルタ部の出力値を減算する第２減算器と、
前記第２フィルタ部の出力値と前記第３フィルタ部の出力値とを加算する加算器と、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していないことを示している場合、前記第２減算器の出力値を選択して出力し、前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記第１フィルタ部の出力値を選択して出力する第１選択部と、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していないことを示している場合、前記加算器の出力値を選択して出力し、前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記第３フィルタ部の出力値を選択して出力する第２選択部と、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記第２フィルタ部及び前記第４フィルタ部に対するクロックの供給を停止するクロックゲート部と、
を有する請求項１記載のピークファクタ低減回路。
【請求項３】
前記クロックゲート部は、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記第２減算器及び前記加算器に対するクロックの供給を停止する請求項２記載のピークファクタ低減回路。
【請求項４】
前記クロックゲート部は、
前記キャリア非対称配置フラグと前記クロックの論理積を出力する論理積回路である請求項２または３記載のピークファクタ低減回路。
【請求項５】
入力信号のピーク成分を所定のレベルに抑制するためのピーク補正信号を生成するピーク補正信号生成部と、
前記ピーク補正信号に所要の複素フィルタ係数を用いて複素フィルタ演算し、該ピーク補正信号の周波数帯域を前記入力信号と同等の周波数帯域に制限する複素フィルタリング部と、
前記入力信号を前記ピーク補正信号生成部及び前記複素フィルタリング部における処理時間に相当する時間だけ遅延させて出力する遅延部と、
前記遅延部から出力された遅延後の信号から前記複素フィルタリング部から出力された帯域制限後のピーク補正信号を減算し、前記ピークファクタ低減後の信号として出力する第１減算器と、
前記入力信号に含まれるキャリア数、前記キャリアに対応する変調後の信号である変調信号毎の周波数帯域幅、前記変調信号毎の周波数オフセットの情報を含むキャリア設定情報に基づき、前記入力信号に含まれる前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置しているか否かを判定し、その判定結果を示すキャリア非対称配置フラグを出力するキャリア対称配置判定部と、
を有する、前記入力信号のピークファクタを低減するピークファクタ低減回路の制御方法であって、
前記複素フィルタリング部が、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記ピーク補正信号と前記複素フィルタ係数との複素フィルタ演算における、前記ピーク補正信号の実数部と前記複素フィルタ係数の虚数部のフィルタ演算動作、並びに前記ピーク補正信号の虚数部と前記複素フィルタ係数の虚数部のフィルタ演算動作を停止するピークファクタ低減回路の制御方法。
【請求項６】
前記複素フィルタリング部に、
前記ピーク補正信号をＸ＋ｊＹとし、前記複素フィルタ係数をＡ＋ｊＢとしたとき、
Ｘ×Ａのフィルタ演算を実行する第１フィルタ部と、
Ｘ×Ｂのフィルタ演算を実行する第２フィルタ部と、
Ｙ×Ａのフィルタ演算を実行する第３フィルタ部と、
Ｙ×Ｂのフィルタ演算を実行する第４フィルタ部と、
前記第１フィルタ部の出力値から前記第４フィルタ部の出力値を減算する第２減算器と、
前記第２フィルタ部の出力値と前記第３フィルタ部の出力値とを加算する加算器と、
を備え、
前記複素フィルタリング部は、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記第２フィルタ部及び前記第４フィルタ部に対するクロックの供給を停止する請求項５記載のピークファクタ低減回路の制御方法。
【請求項７】
前記複素フィルタリング部は、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記第２減算器及び前記加算器に対するクロックの供給を停止する請求項６または７記載のピークファクタ低減回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信信号のピークファクタを低減するピークファクタ低減回路及びその制御方法に関する。
【背景技術】
【０００２】
送信装置で用いる電力増幅器は、送信信号を低歪で増幅するためにバックオフ（出力最大電力レベルと出力飽和電力レベルの差）を考慮して設計する必要がある。特にデジタル変調された信号はピーク電力と平均電力の差が大きいため、デジタル変調後の信号を増幅する電力増幅器はバックオフマージンを大きくとる必要がある。しかしながら、バックオフマージンが大きい電力増幅器、すなわちダイナミックレンジが大きい電力増幅器は、一般に大型となり、また消費電力も大きくなる。そこで、例えば移動通信システムで用いる送信装置では、電力増幅器のバックオフを小さくして小型化及び低消費電力化を図るために、送信信号のピークファクタ（信号の瞬時最大電力と平均電力との比）を低減する処理が施される。
【０００３】
ピークファクタの低減処理は、一般的には送信信号から該送信信号のピーク成分を所定のレベルにまで抑制するためのピーク補正信号を生成し、元の送信信号から該ピーク補正信号を減算することで行う。但し、送信信号にピークファクタ低減を行うと送信信号の周波数帯域幅が伸張するため、周波数帯域幅の伸張を抑制するための処理も併せて実行することが望ましい。
【０００４】
例えば特許文献１には、複素フィルタ回路を用いてピーク補正信号の周波数帯域を送信信号と同等の周波数帯域に制限することで、ピークファクタの低減処理に起因して発生する送信信号の周波数帯域の伸張を抑制する方法が提案されている。複素フィルタ回路の具体例については、例えば特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−４７９５９公報
【特許文献２】特開平８−９２００公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
同相成分（実数部）と直交成分（虚数部）とを有する複素入力信号のピークファクタを低減するピークファクタ低減回路は、上記ピーク補正信号として、入力信号と同様に複素信号を生成する。また、該ピークファクタ低減回路が備える複素フィルタ回路は、ピーク補正信号に所要の複素フィルタ係数を複素乗算することで、該ピーク補正信号の周波数帯域を送信信号と同等の周波数帯域に制限する。
【０００７】
ここで、ピーク補正信号をＸ＋ｊＹ（ｊ：虚数単位）とし、複素フィルタ係数をＡ＋ｊＢとすると、複素フィルタ回路は、Ｘ×Ａ、Ｘ×Ｂ、Ｙ×Ａ、Ｙ×Ｂの演算をそれぞれ実行し、さらにＸ×Ａ−Ｙ×Ｂの演算を実行することで帯域制限後のピーク補正信号の実数部の値を求め、Ｘ×Ｂ＋Ｙ×Ａの演算を実行することで帯域制限後のピーク補正信号の虚数部の値を求めればよい。
【０００８】
Ｘ×Ａ、Ｘ×Ｂ、Ｙ×Ａ、Ｙ×Ｂの演算は、例えばピーク補正信号を移動通信システムで用いる送信信号と同等の周波数帯域に制限する場合、数十〜百数十程度のフィルタ係数（実数）からなる周知のＦＩＲ（Finite Impulse Response）フィルタで実現できる。
【０００９】
このようにピークファクタ低減回路では、ピーク補正信号の周波数帯域を送信信号と同等の周波数帯域に制限するために、数十〜百数十程度のフィルタ係数からなるＦＩＲフィルタが４系統必要となる。そのため、ピークファクタ低減回路の消費電力が大きいという課題がある。
【００１０】
本発明は上述したような背景技術が有する問題点を解決するためになされたものであり、消費電力を低減できるピークファクタ低減回路及びその制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため本発明のピークファクタ低減回路は、入力信号のピークファクタを低減するピークファクタ低減回路であって、
前記入力信号のピーク成分を所定のレベルに抑制するためのピーク補正信号を生成するピーク補正信号生成部と、
前記ピーク補正信号に所要の複素フィルタ係数を用いて複素フィルタ演算し、該ピーク補正信号の周波数帯域を前記入力信号と同等の周波数帯域に制限する複素フィルタリング部と、
前記入力信号を前記ピーク補正信号生成部及び前記複素フィルタリング部における処理時間に相当する時間だけ遅延させて出力する遅延部と、
前記遅延部から出力された遅延後の信号から前記複素フィルタリング部から出力された帯域制限後のピーク補正信号を減算し、前記ピークファクタ低減後の信号として出力する第１減算器と、
前記入力信号に含まれるキャリア数、前記キャリアに対応する変調後の信号である変調信号毎の周波数帯域幅、前記変調信号毎の周波数オフセットの情報を含むキャリア設定情報に基づき、前記入力信号に含まれる前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置しているか否かを判定し、その判定結果を示すキャリア非対称配置フラグを出力するキャリア対称配置判定部と、
を有し、
前記複素フィルタリング部は、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記ピーク補正信号と前記複素フィルタ係数との複素フィルタ演算における、前記ピーク補正信号の実数部と前記複素フィルタ係数の虚数部のフィルタ演算動作、並びに前記ピーク補正信号の虚数部と前記複素フィルタ係数の虚数部のフィルタ演算動作を停止する構成である。
【００１２】
一方、本発明のピークファクタ低減回路の制御方法は、入力信号のピーク成分を所定のレベルに抑制するためのピーク補正信号を生成するピーク補正信号生成部と、
前記ピーク補正信号に所要の複素フィルタ係数を用いて複素フィルタ演算し、該ピーク補正信号の周波数帯域を前記入力信号と同等の周波数帯域に制限する複素フィルタリング部と、
前記入力信号を前記ピーク補正信号生成部及び前記複素フィルタリング部における処理時間に相当する時間だけ遅延させて出力する遅延部と、
前記遅延部から出力された遅延後の信号から前記複素フィルタリング部から出力された帯域制限後のピーク補正信号を減算し、前記ピークファクタ低減後の信号として出力する第１減算器と、
前記入力信号に含まれるキャリア数、前記キャリアに対応する変調後の信号である変調信号毎の周波数帯域幅、前記変調信号毎の周波数オフセットの情報を含むキャリア設定情報に基づき、前記入力信号に含まれる前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置しているか否かを判定し、その判定結果を示すキャリア非対称配置フラグを出力するキャリア対称配置判定部と、
を有する、前記入力信号のピークファクタを低減するピークファクタ低減回路の制御方法であって、
前記複素フィルタリング部が、
前記キャリア非対称配置フラグが前記変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置していることを示している場合、前記ピーク補正信号と前記複素フィルタ係数との複素フィルタ演算における、前記ピーク補正信号の実数部と前記複素フィルタ係数の虚数部のフィルタ演算動作、並びに前記ピーク補正信号の虚数部と前記複素フィルタ係数の虚数部のフィルタ演算動作を停止する方法である。
【発明の効果】
【００１３】
本発明によれば、ピークファクタ低減回路の消費電力を低減できる。
【図面の簡単な説明】
【００１４】
【図１】本発明のピークファクタ低減回路の一構成例を示すブロック図である。
【図２】ベースバンド周波数に対して変調信号が対称に配置された一例を示すグラフである。
【図３】ベースバンド周波数に対して変調信号が非対称に配置された一例を示すグラフである。
【発明を実施するための形態】
【００１５】
次に本発明について図面を用いて説明する。
【００１６】
図１は、本発明のピークファクタ低減回路の一構成例を示すブロック図である。
【００１７】
図１に示すように、本発明のピークファクタ低減回路は、ピーク補正信号生成部１、複素フィルタリング部２、遅延部３、減算器４及びキャリア対称配置判定部５を有する。
【００１８】
図１に示すピークファクタ低減回路の入力信号は、同相成分（実数部）及び直交成分（虚数部）をそれぞれ有する複素信号である。
【００１９】
ピーク補正信号生成部１は、入力信号のピーク成分を所定のレベルに抑制するためのピーク補正信号を生成する。ピーク補正信号の生成方法は、例えば上記特許文献１に記載されている。
【００２０】
複素フィルタリング部２は、ピーク補正信号生成部１で生成されたピーク補正信号に所要の複素フィルタ係数を用いて複素フィルタ演算を行い、該ピーク補正信号の周波数帯域を入力信号と同等の周波数帯域に制限する複素フィルタ回路である。
【００２１】
遅延部３は、入力信号をピーク補正信号生成部１及び複素フィルタリング部２における処理時間に相当する時間だけ遅延させて出力する。
【００２２】
減算器４は、遅延部３から出力された遅延後の信号から複素フィルタリング部２から出力された帯域制限後のピーク補正信号を減算し、ピークファクタ低減後の送信信号として出力する。
【００２３】
キャリア対称配置判定部５は、入力信号に含まれるキャリア数、各キャリアに対応する変調後の信号である変調信号毎の周波数帯域幅、変調信号毎の周波数オフセット等の情報を含むキャリア設定情報に基づき、入力信号に含まれる各変調信号の周波数帯域がベースバンド周波数に対して周波数軸上で対称に位置しているか否かを判定し、対称である場合はキャリア非対称配置フラグとして「０」を出力し、非対称である場合はキャリア非対称配置フラグとして「１」を出力する。キャリア設定情報は、例えば上位装置からの制御情報を管理する、送信装置が備える不図示のＤＳＰ（Digital Signal Processor）、あるいはＣＰＵ、メモリ、各種の論理回路等を備えた処理装置（コンピュータ）から供給される。
【００２４】
図２は、ベースバンド周波数に対して変調信号が対称に配置された一例を示すグラフである。
【００２５】
図２に示す例では、スペクトラム幅が約５ＭＨｚの２つの変調信号が±２．５ＭＨｚの周波数オフセットを有してベースバンド周波数（図２の０Ｈｚ）を境に周波数軸上で対称に配置されている。この場合、キャリア対称配置判定部５はキャリア非対称配置フラグとして「０」を出力する。
【００２６】
図３は、ベースバンド周波数に対して変調信号が非対称に配置された一例を示すグラフである。
【００２７】
図３に示す例では、周波数オフセットが−５ＭＨｚであり、スペクトラム幅が約１０ＭＨｚの変調信号と、周波数オフセットが＋２．５ＭＨｚであり、スペクトラム幅が約５ＭＨｚの変調信号とがベースバンド周波数（図３の０Ｈｚ）を境に周波数軸上で非対称に配置されている。この場合、キャリア対称配置判定部５はキャリア非対称配置フラグとして「１」を出力する。
【００２８】
図１に示すように、複素フィルタリング部２は、第１フィルタ部２１、第２フィルタ部２２、第３フィルタ部２３、第４フィルタ部２４、減算器２５、加算器２６、クロックゲート部２７、第１選択部２８及び第２選択部２９を備える。
【００２９】
複素フィルタリング部２は、ピーク補正信号をＸ＋ｊＹ（ｊ：虚数単位）とし、複素フィルタ係数をＡ＋ｊＢとした場合、これらピーク補正信号と複素フィルタ係数とを複素乗算し、帯域制限後のピーク補正信号の実数部の値としてＸ×Ａ−Ｙ×Ｂを出力し、帯域制限後のピーク補正信号の虚数部の値としてＸ×Ｂ＋Ｙ×Ａを出力する。複素フィルタ係数は、例えば送信装置が備える不図示のＤＳＰ（Digital Signal Processor）、あるいはＣＰＵ、メモリ、各種の論理回路等を備えた処理装置（コンピュータ）から供給される。複素フィルタ係数は、例えば入力信号に含まれる各キャリアの周波数帯域、各キャリアの周波数オフセットに応じて生成すればよく、上記キャリア設定情報を用いて生成すればよい。複素フィルタ係数は、キャリア設定情報に基づき各キャリアの配置パターンや周波数帯域等に対応する値を予め求めておき、テーブル形式等でメモリに保持していてもよい。
【００３０】
第１フィルタ部２１はＸ×Ａのフィルタ演算を実行し、第２フィルタ部２２はＸ×Ｂのフィルタ演算を実行し、第３フィルタ部２３はＹ×Ａのフィルタ演算を実行し、第４フィルタ部２４はＹ×Ｂのフィルタ演算を実行する。
【００３１】
減算器２５は、第１フィルタ部２１の出力値（Ｘ×Ａ）から第４フィルタ部２４の出力値（Ｙ×Ｂ）を減算する。加算器２６は第２フィルタ部２２の出力値（Ｘ×Ｂ）と第３フィルタ部２３の出力値（Ｙ×Ａ）とを加算する。
【００３２】
上述したように、第１フィルタ部２１〜第４のフィルタ部２４によるＸ×Ａ、Ｘ×Ｂ、Ｙ×Ａ、Ｙ×Ｂの演算は、例えばピーク補正信号を移動通信システムで用いる送信信号と同等の周波数帯域に制限する場合、数十〜百数十程度のフィルタ係数（実数）からなる周知のＦＩＲフィルタで実現できる。ＦＩＲフィルタは、周知のＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等を用いて実現すればよい。
【００３３】
クロックゲート部２７は、外部から供給される、ピークファクタ低減回路を動作させるための動作クロックと、キャリア対称配置判定部５から出力されるキャリア非対称配置フラグとの論理積を行い、その演算結果をゲーテッドクロックとして第２フィルタ部２２及び第４フィルタ部２４へそれぞれ供給する。クロックゲート部２７は、キャリア非対称配置フラグが「１」の場合、ゲーテッドクロックとして上記動作クロックをそのまま出力し、キャリア非対称配置フラグが「０」の場合、ゲーテッドクロックとして常時「０」を出力する。すなわち、クロックゲート部２７は、キャリア非対称配置フラグが「０」の場合、第２フィルタ部２２及び第４フィルタ部２４に対する動作クロックの供給を停止する。
【００３４】
第１選択部２８は、キャリア対称配置判定部５からキャリア非対称配置フラグとして「１」が供給されると、減算器２５の出力値（Ｘ×Ａ−Ｙ×Ｂ）を選択して出力する。また、第１選択部２８は、キャリア対称配置判定部５からキャリア非対称配置フラグとして「０」が供給されると、第１フィルタ部２１の出力値（Ｘ×Ａ）を選択して出力する。
【００３５】
第２選択部２９は、キャリア対称配置判定部５からキャリア非対称配置フラグとして「１」が供給されると、加算器２６の出力値（Ｘ×Ｂ＋Ｙ×Ａ）を選択して出力する。また、第２選択部２９は、キャリア対称配置判定部５からキャリア非対称配置フラグとして「０」が供給されると、第３フィルタ部２１の出力値（Ｙ×Ａ）を選択して出力する。
【００３６】
このような構成において、本実施形態のピークファクタ低減回路では、入力信号に含まれる各変調信号がベースバンド周波数に対して非対称に配置されている場合、キャリア対称配置判定部５がキャリア非対称配置フラグとして「１」を出力する。
【００３７】
このとき、複素フィルタリング部２の第１選択部２８は、減算器２５の出力値を選択して帯域制限後のピーク補正信号の実数部として出力する。また、複素フィルタリング部２の第２選択部２９は、加算器２６の出力値を選択して帯域制限後のピーク補正信号の虚数部として出力する。
【００３８】
この場合、複素フィルタリング部２は、帯域制限後のピーク補正信号の実数部としてＸ×Ａ−Ｙ×Ｂの演算結果を出力し、帯域制限後のピーク補正信号の虚数部としてＸ×Ｂ＋Ｙ×Ａの演算結果を出力する。
【００３９】
一方、入力信号に含まれる各変調信号がベースバンド周波数に対して対称に配置されている場合、キャリア対称配置判定部５はキャリア非対称配置フラグとして「０」を出力する。
【００４０】
このとき、入力信号に含まれる各変調信号の対称性により、複素フィルタリング部２に供給される複素フィルタ係数の虚数部の値Ｂは「０」となる。この場合、ピークファクタ低減回路は、帯域制限後のピーク補正信号の実数部としてＸ×Ａの演算結果を用い、帯域制限後のピーク補正信号の虚数部としてＹ×Ａの演算結果を用いればよい。すなわち、複素フィルタリング部２では、Ｘ×Ａの演算を実行する第１フィルタ部２１及びＹ×Ａの演算を実行する第３フィルタ部２３のみ動作させ、Ｘ×Ｂの演算を実行する第２フィルタ部２２及びＹ×Ｂの演算を実行する第４フィルタ部２４を動作させる必要はない。
【００４１】
クロックゲート部２７は、キャリア対称配置判定部５からキャリア非対称配置フラグとして「０」が入力されているため、常時「０」となるクロックを出力する。この場合、第２フィルタ部２２及び第４フィルタ部２４に対する動作クロックの供給が停止するため、第２フィルタ部２２及び第４フィルタ部２４の動作が停止する。
【００４２】
第１選択部２８は、第１フィルタ部２１の出力値を選択して帯域制限後のピーク補正信号の実数部として出力する。また、第２選択部２９は、第３フィルタ部２３の出力値を選択して帯域制限後のピーク補正信号の虚数部として出力する。
【００４３】
その結果、複素フィルタリング部２は、帯域制限後のピーク補正信号の実数部としてＸ×Ａの演算結果を出力し、帯域制限後のピーク補正信号の虚数部としてＹ×Ａの演算結果を出力する。
【００４４】
以上説明したように、本発明によれば、入力信号に含まれる各変調信号がベースバンド周波数に対して対称に配置されているとき、第２フィルタ部２２及び第４フィルタ部２４の動作を停止させるため、ピークファクタ低減回路の消費電力を低減できる。
【００４５】
なお、上記説明では、入力信号に含まれる各変調信号がベースバンド周波数に対して対称である場合に、クロックゲート部２７から第２フィルタ部２２及び第４フィルタ部２４に供給するクロックを停止する（ゲーテッドクロック）ことで第２フィルタ部２２及び第４フィルタ部２４の動作を停止させる構成例を示したが、本発明はこのような構成に限定されるものではない。例えば第２フィルタ部２２及び第４フィルタ部２４に対する電源供給を停止する等、入力信号に含まれる各変調信号がベースバンド周波数に対して対称であるとき、第２フィルタ部２２及び第４フィルタ部２４の動作を停止できれば、他のどのような構成を用いてもよい。
【００４６】
また、図１では入力信号に含まれる各変調信号がベースバンド周波数に対して対称である場合に第２フィルタ部２２及び第４フィルタ部２４へ供給するクロックを停止する（ゲーテッドクロック）構成例を示したが、例えば減算器２５及び加算器２６がクロックで動作する回路で実現される場合、減算器２５及び加算器２６にクロックゲート部２７から出力されるクロックを供給し、第２フィルタ部２２及び第４フィルタ部２４に対するクロックの供給停止時、減算器２５及び加算器２６に供給するクロックも併せて停止してもよい。その場合、ピークファクタ低減回路の消費電力をさらに低減できる。
【符号の説明】
【００４７】
１    ピーク補正信号生成部
２    複素フィルタリング部
３    遅延部
４、２５    減算器
５    キャリア対称配置判定部
２１    第１フィルタ部
２２    第２フィルタ部
２３    第３フィルタ部
２４    第４フィルタ部
２６    加算器
２７    クロックゲート部
２８    第１選択部
２９    第２選択部
【図１】
0005923991.tif 000002
【図２】
0005923991.tif 000003
【図３】
0005923991.tif 000004