(57)【要約】【解決手段】液晶表示素子（１１０）は、走査線（１２０）の少なくとも一部および信号線（１１９）の少なくとも一部のうち少なくとも一方に対向する位置を覆い、画素電極（１３０）に対向する位置に開口部（１４１）を有し、かつ、画素境界領域（１４６）のうち少なくとも画素電極（１３０）に対向しない位置に切り欠き部（１４２）を有する共通電極（１４０）を備えている。
2013161761.tif 000002
【特許請求の範囲】
【請求項１】
一対の透明基板と、当該一対の透明基板の間に配置される液晶層とを備えた液晶表示素子であって、
一方の上記透明基板は、
走査線と、
上記走査線に直交する信号線と、
上記信号線と上記走査線とに接続される駆動素子と、
上記走査線および信号線よりも上層に配置され、かつ、上記駆動素子に接続される透明画素電極と、
上記走査線および信号線と上記透明画素電極との間の層に配置され、上記走査線の少なくとも一部および上記信号線の少なくとも一部のうち少なくとも一方に対向する位置を覆い、上記透明画素電極に対向する位置に開口部を有し、かつ、信号線方向に隣接する各上記透明画素電極の間に形成される領域である画素境界領域のうち少なくとも上記透明画素電極に対向しない位置に切り欠き部を有する透明共通電極とを備え、
他方の上記透明基板は、対向電極を備えていることを特徴とする液晶表示素子。
【請求項２】
上記切り欠き部の一部は、上記透明画素電極に対向する位置に設けられていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
上記切り欠き部は、上記透明画素電極の両側に配置されている２本の信号線のうち、いずれか一方の信号線に近接する位置に設けられていることを特徴とする請求項１または２に記載の液晶表示素子。
【請求項４】
上記透明画素電極が有する上記信号線方向の各縁端のうち、上記切り欠き部に対向する各上記縁端の少なくとも一部は、上記２本の信号線のうち上記切り欠き部に近接する一方の信号線から離れるにしたがって、単調に上記画素境界領域に近づいていく傾斜端であることを特徴とする請求項３に記載の液晶表示素子。
【請求項５】
上記走査線は、画素中心位置の近傍であって、上記透明画素電極に対向する位置に設けられていることを特徴とする請求項１から４のいずれか１項に記載の液晶表示素子。
【請求項６】
上記走査線は、上記画素境界領域に設けられていることを特徴とする請求項１から４のいずれか１項に記載の液晶表示素子。
【請求項７】
請求項１〜６のいずれか１項に記載の液晶表示素子を備えていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子および液晶表示装置に関し、特には、ＴＮモードおよびＶＡモードに代表される縦電界型の液晶表示素子および液晶表示装置に関する。
【背景技術】
【０００２】
現在、液晶表示装置が多くの機器に利用されている。このような例として、テレビ、携帯電話などが挙げられる。液晶表示装置は、電極間に生じる電界を制御することによって液晶の配向を制御し、その結果として、光の透過率を制御する液晶表示素子を備える表示装置である。液晶表示素子において、液晶の配向を制御する方式は様々である。それらの方式を電界が生じる方向という観点から分類すると、縦電界型と横電界型とに大別できる。【０００３】
縦電界型の液晶表示素子は、対向配置されている一対の透明基板と、一対の透明基板に狭持される液晶層を備えている。一対の透明基板のうち一方は画素電極を備えている。もう一方は対向電極を備えている。画素電極と対向電極との間に電圧を印加することによって液晶層に対して垂直、言い換えると縦方向の電界を発生させる。縦方向の電界の強度および方向を制御することによって、液晶の配向を制御する。代表的な縦電界型の液晶表示素子としては、ＴＮ（twisted nematic）モードおよびＶＡ（vertical alignment）モードの液晶表示素子が挙げられる。【０００４】
縦電界型の液晶表示素子の一例として、液晶表示素子２００の概略を図１１および図１２に示す。図１１（ａ）は液晶表示素子２００の平面図であり、図１１（ｂ）は図１１（ａ）に示すＡ−Ａ線における断面図である。図１２（ａ）は図１１（ｂ）の一部を拡大した図であり、図１２（ｂ）は図１１（ａ）におけるＡ−Ａ線と平行な走査線２２０上の線における断面の拡大図である。【０００５】
図１１（ｂ）に示すように、液晶表示素子２００は一対の透明基板であるガラス基板２１１およびガラス基板２１２と、ガラス基板２１１およびガラス基板２１２に狭持される液晶層２１３とを備えている。図１１（ａ）に示すように、ガラス基板２１１は複数の信号線２１９、複数の走査線２２０、複数のＴＦＴ(thin film transistor)２２３、複数の画素電極２３０および複数の共通電極２４０を備えている。【０００６】
複数の信号線２１９は、それぞれが平行かつ等間隔に配置されている。一方、複数の走査線２２０も、それぞれが平行かつ等間隔に配置されている。さらに、各信号線２１９と各走査線２２０とは直交している。この結果、ガラス基板２１１の表面上には各信号線２１９と各走査線２２０とによって区切られた長方形の領域がマトリクス状に形成される。この長方形の領域１つが、１つのサブ画素に対応している。１つの画素は３つのサブ画素（赤、緑および青）から構成されている。【０００７】
１つのサブ画素には、２つのＴＦＴが設置されている。当該ＴＦＴは、トップゲート方式のコプラナ型のＴＦＴであり、走査線２２０の一部に形成されているゲート電極２２３、ＳＩ経路２２１およびＳＩ経路２２２を備えている。ＳＩ経路２２１の一端にはソース電極（図示せず）が形成されている。当該ソース電極と信号線２１９とはコンタクトホール（図示せず）を介して接続されている。一方、ＳＩ経路２２２は、ドレイン電極２２４に接続されている。ドレイン電極２２４は、図示していないコンタクトホールを介して画素電極２３０に接続されている。【０００８】
複数ある走査線２２０から１本が選択されている期間中、アドレス信号が当該走査線２２０に入力され、複数の信号線２１９には順次データ信号が入力される。この結果、ＳＩ経路２２２および画素電極２３０にはデータ信号に応じた電圧が出力され、画素電極２３０と対向電極２２５との間にはデータ信号に応じた電界が生じる。【０００９】
走査線が選択されていない期間中においても、液晶表示素子２００は画素電極２３０と対向電極２２５との間に生じている電界を保持する必要がある。この電界を保持するための補助容量を形成するために、複数の共通電極２４０が設けられている。共通電極２４０は、走査線２２０が設けられている層と同じ層に設けられており、走査線２２０と同じく不透明な金属導電性材料からなる。複数の共通電極２４０は、走査線２２０と平行に配置されている。さらに、隣接する走査線２２０の間に、共通電極２４０は１本づつ配置されている。【００１０】
横電界型の液晶表示素子は、縦電界型の液晶表示素子と同様に、一対の透明基板に狭持されている液晶層を備えている。しかし、一対の透明基板のうち一方が画素電極および共通電極を備えている点において縦電界型の液晶表示素子と異なる。横電界型の液晶表示素子は、一方の透明基板が備える画素電極と共通電極との間に電圧を印加することによって液晶層の面内方向、言い換えると横方向の電界を発生させる。横電界型の液晶表示素子としては、ＩＰＳ（in-plane switching）モードおよびＦＦＳ（fringe field switching）モードの液晶表示素子が挙げられる。【００１１】
特許文献１には、ＦＦＳモードの液晶表示素子において、寄生容量の影響を低減する液晶表示素子が記載されている。この発明の特徴について、図１３および１４を参照しながら以下に説明する。【００１２】
図１３にＦＦＳモードの液晶表示素子３００の概略図を示す。図１３（ａ）は液晶表示素子３００の平面図であり、図１３（ｂ）は図１３（ａ）に示すＡ−Ａ線における断面図である。図１４は、図１３（ｂ）の一部を拡大した図である。【００１３】
図１３（ｂ）に示すように、液晶表示素子３００は一対の透明基板であるガラス基板３１１およびガラス基板３１２と、ガラス基板３１１およびガラス基板３１２に狭持される液晶層３１３とを備えている。図１３（ａ）に示すように、ガラス基板３１１は複数の信号線３１９、複数の走査線３２０、複数のＴＦＴ、複数の画素電極３３０および共通電極３４０を備えている。共通電極３４０は可視領域において透明な導電性材料からなる。【００１４】
複数の信号線３１９は、それぞれが平行かつ等間隔に配置されている。一方、複数の走査線３２０も、それぞれが平行かつ等間隔に配置されている。さらに、各信号線３１９と各走査線３２０とは直交している。この結果、ガラス基板３１１の表面上には各信号線３１９と各走査線３２０とによって区切られた長方形の領域がマトリクス状に形成される。この長方形の領域１つが、１つのサブ画素に対応している。１つの画素は３つのサブ画素（赤、緑および青）から構成されている。【００１５】
１つのサブ画素には、２つのＴＦＴが設置されている。当該ＴＦＴは、トップゲート方式のコプラナ型のＴＦＴであり、走査線３２０の一部に形成されているゲート電極３２３、ＳＩ経路３２１およびＳＩ経路３２２を備えている。ＳＩ経路３２１と、ソース電極および信号線３１９とは、図示しないコンタクトホールを介して接続されている。一方、ＳＩ経路３２２は、ドレイン電極３２４に接続されている。ドレイン電極３２４は、図示していないコンタクトホールを介して画素電極３３０と接続されている。画素電極３３０には、画素電極３３０と後述する共通電極３４０との間に電界を形成するためのスリットが設けられている。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】日本国公開特許公報「特開２００８−２０９６８６号公報（２００８年９月１１日公開）」
【発明の概要】
【発明が解決しようとする課題】
【００１７】
このような構成の液晶表示素子２００において、信号線２１９および走査線２２０と、画素電極２３０との間に生じる寄生容量が表示品位を劣化させる原因となる。この点について、図１２を参照しながら説明する。【００１８】
図１２（ａ）は図１１（ｂ）の一部を拡大した図であり、図１２（ｂ）は図１１（ａ）におけるＡ−Ａ線と平行な走査線２２０上の線における断面の拡大図である。【００１９】
図１２（ａ）に示すように、信号線２１９と画素電極２３０との間には有機絶縁膜２１７のみが存在する。したがって、信号線２１９と画素電極２３０との間には寄生容量であるＣｓｄ２２７が生じる。【００２０】
図１２（ｂ）に示すように、走査線２２０と画素電極２３０との間には絶縁膜２１６および有機絶縁膜２１７のみが存在する。したがって、走査線２２０と画素電極２３０との間には寄生容量であるＣｇｄ２２８が生じる。【００２１】
これらのＣｓｄ２２７およびＣｇｄ２２８が、フリッカおよび各画素間におけるクロストークの原因となり液晶表示素子２００の表示品位を劣化させる。【００２２】
１つのサブ画素は、Ｃｓｄ２２７およびＣｇｄ２２８のほかに、液晶容量および補助容量を有している。液晶容量は、画素電極２３０と対向電極２２５との間に形成される。補助容量は、共通電極２４０とＳＩ経路２２２との間に形成される。これら液晶容量、補助容量、Ｃｓｄ２２７およびＣｇｄ２２８の和を、画素容量とする。画素容量に対して寄生容量の割合が大きくなるほど、寄生容量が液晶表示素子２００の表示品位に与える影響が大きくなる。言い換えると、補助容量を大きくすることによって画素容量を大きくすれば、画素容量に対する寄生容量の割合を小さくすることができる。したがって、寄生容量が表示品位に与える影響を抑制することができる。【００２３】
しかし、液晶表示素子２００において補助容量を大きく設計するためには、共通電極２４０の幅（信号線２１９と平行な方向の長さ）を広く設計する必要がある。共通電極２４０は不透明な材料からなるため、共通電極２４０の幅を広くするとバックライトが透過する領域が狭くなる。したがって、寄生容量による影響を抑制するために補助容量を大きく設計すると、液晶表示素子２００の輝度が低下するという別の問題が生じる。【００２４】
横電界型の液晶表示素子である液晶表示素子３００は、寄生容量の影響を抑制するために共通電極３４０を備えており、共通電極３４０の形状および設けられている位置を特徴とする。平面視において、共通電極３４０はドレイン電極３２４およびコンタクトホールを除く全領域に形成されている（図１３（ａ）参照）。一方、断面視において、共通電極３４０は信号線３１９が設けられている層および走査線３２０が設けられている層と、画素電極３３０が設けられている層との間に形成されている（図１３（ｂ）参照）。【００２５】
したがって、信号線３１９および走査線３２０と画素電極３３０とは共通電極３４０によって遮蔽されている。この結果、信号線３１９と画素電極３３０との間に生じる寄生容量であるＣｓｄ、および、走査線３２０と画素電極３３０との間に生じる寄生容量であるＣｇｄは抑制される。【００２６】
ＣｓｄおよびＣｇｄが抑制されることによって、共通電極３４０に保持されている電圧を安定させることができる。よって、液晶表示素子３００における表示品位の劣化を防ぐことができる。【００２７】
その一方で、図１４に示すように、共通電極３４０はドレイン電極３２４およびコンタクトホールを除く全領域に形成されているため、バックライト３２９ａは共通電極３４０を透過する必要がある。共通電極３４０を形成する透明導電性材料が有する吸収係数と、共通電極３４０の膜厚とによって決定される吸収率を共通電極３４０は有している。バックライト３２９ａのうち吸収率に対応する光が共通電極３４０に吸収され、共通電極３４０を透過した光がバックライト３２９ｂとなる。このように、バックライト３２９ａが共通電極３４０に吸収されることによって輝度が低下するという問題を液晶表示素子３００は有している。なお、ここでは画素電極３３０によるバックライト３２９ｂの吸収は考慮していない。【００２８】
加えて、特許文献１に記載される発明はＦＦＳモードの液晶表示素子を前提としており、縦電界型の液晶表示素子には適用できない。【００２９】
本発明は上記の課題に鑑みてなされたものである。本発明の目的は、縦電界型の液晶表示素子において、液晶表示素子の輝度を犠牲にすることなく、走査線および信号線と画素電極との間に生じる寄生容量を抑制することができる液晶表示素子および液晶表示装置を提供することである。
【課題を解決するための手段】
【００３０】
本発明の一態様に係る液晶表示素子は、上記の課題を解決するために、
一対の透明基板と、当該一対の透明基板の間に配置される液晶層とを備えた液晶表示素子であって、
一方の上記透明基板は、
走査線と、
上記走査線に直交する信号線と、
上記信号線と上記走査線とに接続される駆動素子と、
上記走査線および信号線よりも上層に配置され、かつ、上記駆動素子に接続される透明画素電極と、
上記走査線および信号線と上記透明画素電極との間の層に配置され、上記走査線の少なくとも一部および上記信号線の少なくとも一部のうち少なくとも一方に対向する位置を覆い、上記透明画素電極に対向する位置に開口部を有し、かつ、信号線方向に隣接する各上記透明画素電極の間に形成される領域である画素境界領域のうち少なくとも上記透明画素電極に対向しない位置に切り欠き部を有する透明共通電極とを備え、
他方の上記透明基板は、対向電極を備えていることを特徴としている。【００３１】
上記の構成によれば、本発明の一態様に係る液晶表示素子において、透明共通電極は、走査線および信号線と透明画素電極との間の層に配置されている。さらに、走査線の少なくとも一部および信号線の少なくとも一部のうち少なくとも一方は、透明共通電極によって覆われている。当該構成の液晶表示素子において、走査線の少なくとも一部に対向する位置を透明共通電極が覆っている場合は、走査線の一部と画素電極とは透明共通電極によって互いに遮蔽されている。同様に、信号線の少なくとも一部に対向する位置を透明共通電極が覆っている場合は、信号線の一部と画素電極とは透明共通電極によって互いに遮蔽されている。このことによって、走査線の少なくとも一部および信号線の少なくとも一部のうち少なくとも一方と、画素電極との間に形成される寄生容量が抑制される。【００３２】
さらに、透明共通電極は、透明画素電極に対向する位置に開口部を備えている。このことによって、透明共通電極を透過することなく液晶層に入射する光が増加する。その結果、当該液晶表示素子の輝度が向上する。【００３３】
このように、本発明の一態様に係る液晶表示素子によれば、縦電界型の液晶表示素子において、液晶表示素子の輝度を犠牲にすることなく、走査線および信号線と画素電極との間に生じる寄生容量を抑制することができる。【００３４】
また、上記の構成によれば、本発明の一実施形態に係る液晶表示素子が備える上記透明画素電極は、上記画素境界領域のうち少なくとも上記透明画素電極に対向しない位置に切り欠き部を有している。このことによって、上記画素境界領域に生じる電界を制御することが可能になり、その結果として上記画素境界領域に含まれる液晶分子の配向を制御することが可能になる。したがって、液晶分子における配向のバラツキに起因するざらつきなどの表示不良を抑制することが可能である。【００３５】
本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明で明白になるであろう。
【発明の効果】
【００３６】
本発明は、縦電界型の液晶表示素子において、輝度を犠牲にすることなく走査線および画素電極との間に生じる寄生容量、および、信号線と画素電極との間に生じる寄生容量を抑制することができる。したがって、縦電界型の液晶表示素子および液晶表示装置において、その輝度を犠牲にすることなく表示品位を向上する効果を奏する。【００３７】
また、本発明は、信号線方向に隣接する各上記透明画素電極の間に形成される領域である画素境界領域に生じる電界を制御することが可能になり、その結果として画素境界領域に含まれる液晶分子の配向を制御することが可能になる。したがって、画素境界領域における液晶分子の配向中心を制御することが可能となり、液晶分子における配向のバラツキに起因するざらつきなどの表示不良を抑制することが可能である。
【図面の簡単な説明】
【００３８】
【図１】（ａ）は本発明の一実施形態に係る液晶表示素子の概略を示す平面図であり、（ｂ）は当該液晶表示素子の概略を示す断面図である。
【図２】（ａ）は上記液晶表示素子において、信号線と画素電極との間に生じる寄生容量Ｃｓｄが共通電極によって抑制される様子を示す概略図であり、（ｂ）は走査線と画素電極との間に生じる寄生容量Ｃｇｄが共通電極によって抑制される様子を示す概略図である。（ｃ）は、バックライトが上記液晶表示素子を透過する様子を示す概略図である。
【図３】本発明の一実施形態に係る液晶表示素子の概略を示す平面図である。
【図４】本発明の一実施形態に係る液晶表示素子の概略を示す平面図である。
【図５】（ａ）は本発明の一実施形態に係る液晶表示素子の概略を示す平面図であり、（ｂ）は当該液晶表示素子の概略を示す断面図である。
【図６】（ａ）は本発明の一実施形態に係る液晶表示素子の概略を示す平面図であり、（ｂ）および（ｃ）は当該液晶表示素子の概略を示す断面図である。
【図７】本発明の一実施形態に係る液晶表示素子の光学顕微鏡像を示す図である。
【図８】本発明の一実施形態に係る液晶表示素子の概略を示す平面図である。
【図９】本発明の一実施形態に係る液晶表示素子の概略を示す平面図である。
【図１０】本発明の一実施形態に係る液晶表示素子の概略を示す平面図である。
【図１１】（ａ）は従来の液晶表示素子の概略を示す平面図であり、（ｂ）は当該液晶表示素子の概略を示す断面図である。
【図１２】（ａ）は従来の液晶表示素子において、信号線と画素電極との間に生じる寄生容量Ｃｓｄを示す概略図であり、（ｂ）は走査線と画素電極との間に生じる寄生容量Ｃｇｄを示す概略図である。
【図１３】（ａ）は従来の別の液晶表示素子の概略を示す平面図であり、（ｂ）は当該液晶表示素子の概略を示す断面図である。
【図１４】従来の別の液晶表示素子において、バックライトが当該液晶表示素子を透過する様子を示す概略図である。
【発明を実施するための形態】
【００３９】
以下、本発明の各実施形態について、図１〜図１０を参照して詳細に説明する。
【００４０】
〔実施形態１〕
（液晶表示素子１０の概要）
本発明の一実施形態に係る液晶表示素子１０について、図１および２を参照しながら説明する。図１（ａ）は液晶表示素子１０の概略を示す平面図であり、図１（ｂ）は図１（ａ）に示すＡ−Ａ線における断面の概略を示す断面図である。図２（ａ）は、図１（ｂ）の一部を拡大した図であり、図２（ｂ）は図１（ａ）におけるＡ−Ａ線と平行な走査線２０上の線における断面の拡大図である。図２（ｃ）は、図２（ａ）と同様に図１（ｂ）の一部を拡大した図であり、バックライト２９が液晶層１３に入射する様子を示している。
【００４１】
液晶表示素子１０は、縦電界型の液晶表示素子の１つであるＶＡモードの液晶表示素子であり、駆動方法としてドット反転駆動を用いている。図１（ｂ）に示すように、液晶表示素子１０は、ガラス基板１１（一方の透明基板）と、ガラス基板１２（他方の透明基板）と、ガラス基板１１およびガラス基板１２に狭持される液晶層１３とを備えている。ガラス基板１１における液晶層１３側の表面に対向する側の表面には、当該表面に密着した状態で偏光板（図示せず）が設置されている。同様に、ガラス基板１２における液晶層１３側の表面に対向する側の表面には、当該表面に密着した状態で偏光板（図示せず）が設置されている。さらに、ガラス基板１１が備える偏光板に白色光を照射するためのバックライト（図示せず）を液晶表示素子１０は備えている。
【００４２】
ガラス基板１２における液晶層１３側の表面上には、カラーフィルター２６および対向電極２５が積層されている。カラーフィルター２６は、液晶層１３を透過してくる白色光のバックライトのうち、赤、緑および青のいずれかの波長域の光を選択的に透過するフィルターである。図１（ｂ）には図示していないが、赤、緑および青のカラーフィルターをマトリクス状に配置することによってカラーフィルター２６は構成されている。カラーフィルター２６には、赤、緑および青のカラーフィルターとともにブラックマトリクスが形成されていることが好ましい。
【００４３】
液晶表示素子１０は、ガラス基板１１が備えている共通電極４０（透明共通電極）の形状、および、共通電極４０が形成されている位置を特徴としている。したがって、以下においてはガラス基板１１上に積層されている各構成部材について詳しく説明する。ガラス基板１２および液晶層１３については、ＶＡモードの液晶表示素子として知られている構成を適用することができる。
【００４４】
（ガラス基板１１の構成）
ガラス基板１１における液晶層１３側の表面上には、ベースコート（ＢＣ）１４、複数のＳＩ経路２１、ＳＩ経路２２、第１絶縁膜１５、複数の走査線２０、第２絶縁膜１６、複数の信号線１９、有機絶縁膜１７、共通電極４０、第３絶縁膜１８および画素電極３０（透明画素電極）が逐次積層されている。
【００４５】
詳しくは後述するが、複数の信号線１９は、それぞれが平行かつ等間隔になるように形成されている。同様に、複数の走査線２０は、それぞれが平行かつ等間隔になるように形成されている。さらに、各信号線１９および各走査線２０は平面視において、お互いが直行するように形成されている。各信号線１９および各走査線２０によって区切られている長方形の領域１つが、１つのサブ画素に対応している。
【００４６】
図１（ｂ）はＡ−Ａ線における断面図であるため、図１（ｂ）には走査線２０が記載されていない。走査線２０は第１絶縁膜１５の上に形成されている。同様に、図１（ｂ）には複数のＳＩ経路２１が記載されていない。ＳＩ経路２１はＳＩ経路２２と同じ層に形成されている。
【００４７】
（ＴＦＴ）
液晶表示素子１０の駆動素子である複数のＴＦＴは、各サブ画素領域に対して２つ設けられている。各ＴＦＴは、それぞれゲート電極２３、ＳＩ経路２１、ＳＩ経路２２およびドレイン電極２４を備える。ＳＩ経路２１と、信号線１９とは、図示しないコンタクトホールを介して接続されている。液晶表示素子１０が備えるＴＦＴにおいて、信号線１９がソース電極に相当する。ＳＩ経路２２の一端は、ドレイン電極２４に接続されている。ドレイン電極２４は、図示していないコンタクトホールを介して画素電極３０と接続されている。
【００４８】
ガラス基板１１の表面上には、まずＢＣ１４とＳＩ経路２１とＳＩ経路２２とが形成される。ＳＩ経路２１およびＳＩ経路２２は、シリコンからなる。ＢＣ１４は例えばＴａ２Ｏ５からなる。ＢＣ１４は、ガラス基板１１の表面を保護する保護膜として働く。また、ＳＩ経路２１および２２のパターンを形成する際には、エッチングストッパーとして働く。
【００４９】
走査線２０の一部からなるゲート電極２３と、ＳＩ経路２１およびＳＩ経路２２との界面には、図１（ａ）に図示していないゲート絶縁層およびチャネル層が形成されている。
【００５０】
（走査線２０）
ＳＩ経路２１、ＳＩ経路２２およびＢＣ１４の上には、複数の走査線２０および第１絶縁膜１５が形成されている。複数の走査線２０は、それぞれが平行かつ等間隔になるように形成されている。複数の走査線２０の方向は、ＳＩ経路２２の方向に対して直交している。
【００５１】
上で述べた各ＴＦＴは、各走査線２０と各信号線１９との交差部近辺に配置されている。
【００５２】
走査線２０は、高い導電率を有することが好ましく、金属材料からなることが好ましい。走査線２０に用いる金属材料としては、アルミニウム、モリブデン、クロム、タングステンおよびチタンなどが挙げられる。これらの金属群のなかから複数の金属を選択し積層膜を形成することによって、高い導電率を有する走査線２０を形成することができる。走査線２０を形成する別の材質として、導電性を備える化合物を用いてもよい。
【００５３】
各走査線２０は、第１絶縁膜１５の上に形成されている。第１絶縁膜１５は、ＳｉＮｘまたはＳｉＯ２からなる。液晶表示素子１０において入射されるバックライトは、第１絶縁膜１５を透過する必要がある。液晶表示素子１０の輝度を犠牲にしないために、第１絶縁膜１５は可視領域の光に対して低い光吸収率を有する事が好ましい。
【００５４】
第１絶縁膜１５の上には、第２絶縁膜１６が形成されている。第２絶縁膜１６は、走査線２０と後述する信号線１９とを絶縁するための層間絶縁膜である。第２絶縁膜１６は、第１絶縁膜１５と同様にＳｉＮｘまたはＳｉＯ２からなる。第２絶縁膜１６は第１絶縁膜１５と同様に、可視領域の光に対して低い光吸収率を有することが好ましい。
【００５５】
（信号線１９）
第２絶縁膜１６の上には、複数の信号線１９が形成されている。複数の信号線１９は、それぞれが平行かつ等間隔になるように形成されている。各信号線１９と各走査線２０とはお互いに直交している（図１（ａ）参照）。したがって、ガラス基板１１には各信号線１９と各走査線２０とによって区切られた長方形の領域がマトリクス状に形成される。この長方形の領域１つが、１つのサブ画素に対応している。１つの画素は３つのサブ画素（赤、緑および青）から構成されている。
【００５６】
各サブ画素は、上で述べたＴＦＴを備えている。ＴＦＴが備えるＳＩ経路２１と、信号線１９とは、図示しないコンタクトホールを介して電気的に接続されている。このコンタクトホールは、第１絶縁膜１５および第２絶縁膜１６を貫通する形状を有している。
【００５７】
信号線１９は走査線２０と同様に高い導電率を有することが好ましく、金属材料からなることが好ましい。信号線１９に用いる金属材料としては、アルミニウム、モリブデン、クロム、タングステンおよびチタンなどが挙げられる。これらの金属群のなかから複数の金属を選択し積層膜を形成することによって、高い導電率を有する信号線１９を形成することができる。信号線１９を形成する別の材質として、導電性を備える化合物を用いてもよい。
【００５８】
信号線１９の上には、透明な有機絶縁膜１７が形成される。有機絶縁膜１７は、信号線１９と、後述する共通電極４０との層間絶縁膜として設けられる。有機絶縁膜１７の膜厚は、第１絶縁膜１５、第２絶縁膜１６および第３絶縁膜１８の膜厚と比較して、厚いことが好ましい。有機絶縁膜１７を厚く形成することによって、信号線１９、走査線２０などを形成することによって生じる表面の凹凸を平坦化することができる。他の絶縁膜を形成するＳｉＮｘまたはＳｉＯ２と比較して、有機絶縁膜は表面が平坦な厚い膜を形成しやすいという特徴を有する。
【００５９】
なお、ガラス基板１１の表面上において、マトリクス状に画素が形成されている領域を、以下では画素形成領域と呼ぶ。
【００６０】
（共通電極４０）
有機絶縁膜１７の上には、共通電極４０が形成される。図１（ａ）に示すように、共通電極４０は各サブ画素に対して１つの開口部４１を備えている。開口部４１が形成されている領域の一部には、ＳＩ経路２２と後述する画素電極３０とを電気的に接続するためのドレイン電極２４およびコンタクトホール（図示せず）が形成されている。言い換えると、共通電極４０は、少なくともコンタクトホールが形成されている領域に開口部４１を有している。
【００６１】
コンタクトホールが形成されている領域に、開口部４１が形成されていることによって、ＳＩ経路２２、ドレイン電極２４および画素電極３０と共通電極４０とを、電気的な絶縁状態にすることができる。ＳＩ経路２２、ドレイン電極２４および画素電極３０と共通電極４０とはそれぞれ異なる電位であるため、互いの間にリークが生じないように絶縁しておく必要がある。
【００６２】
なお、ＳＩ経路２２、ドレイン電極２４および画素電極３０と共通電極４０とにおいて電気的な絶縁が確保できる形状であれば、開口部４１の形状および個数に関して制限はない。ただし、共通電極４０において、各サブ画素に対して複数の開口部４１を形成すると、各サブ画素間における補助容量の大きさが不均一になる虞がある。各サブ画素間における補助容量の大きさが不均一であると、その不均一さが表示ムラとしてユーザに認識される可能性がある。したがって、共通電極４０が備える開口部４１は、各サブ画素に対して１つであることが好ましい。
【００６３】
共通電極４０は、各サブ画素が補助容量を有するために形成されている電極である。この補助容量は、各信号線１９にアドレス信号が入力されていない期間中に、各サブ画素が備える液晶層１３に生じている電界を保持するために必要である。
【００６４】
画素形成領域において、開口部４１を除く全領域に共通電極４０が形成されている。したがって、液晶表示素子１０が備える共通電極４０は１つであり、各サブ画素に対応する共通電極４０は同電位になっている。
【００６５】
共通電極４０は、透明導電性材料であるインジウムスズ酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（ＩＺＯ）からなる。共通電極４０は開口部４１を除く画素形成領域に形成されているため、共通電極４０は可視領域において良好な光透過率を有することが好ましい。加えて共通電極４０は、良好な導電率を有していることが好ましい。このような良好な光透過率および導電率を有している透明導電性材料であれば、ＩＴＯおよびＩＺＯ以外の材質であっても共通電極４０として用いることができる。
【００６６】
液晶表示素子１０は、共通電極４０を特徴としている。液晶表示素子１０が共通電極４０を備えていることによって得られる効果については後述する。
【００６７】
共通電極４０の上には、第３絶縁膜１８が形成されている。第３絶縁膜１８は、共通電極４０と画素電極３０とを絶縁する層間絶縁膜である。第３絶縁膜１８は、第１絶縁膜１５および第２絶縁膜１６と同様にＳｉＮｘまたはＳｉＯ２からなる。第３絶縁膜１８も、第１絶縁膜１５および第２絶縁膜１６と同様に、可視領域の光に対して低い光吸収率を有する事が好ましい。
【００６８】
（画素電極３０）
第３絶縁膜１８の上には複数の画素電極３０が形成されている。サブ画素１つに対して１つの画素電極が設けられている。その結果として、画素形成領域にはマトリクス状の画素電極３０が形成されている。
【００６９】
画素電極３０は、ドレイン電極２４およびコンタクトホールを介してＴＦＴが備えるＳＩ経路２２に電気的に接続されている。ドレイン電極２４およびコンタクトホールは、各信号線１９および各走査線２０によって区切られているサブ画素領域の中央部分に形成されていることが好ましい（図１（ａ）参照）。このことは、ドレイン電極２４およびコンタクトホールが設けられている領域が光を透過しないことと関係している。
【００７０】
詳細は省くが、ＶＡモードを採用する液晶表示素子１０において、対向電極２５におけるサブ画素領域の中央には、配向制御部を設けていることが好ましい。配向制御部は、たとえば穴であってもよいし、突起物（リブ）であってもよい。配向制御部は、液晶分子の配向を制御する効果を有する。液晶の配向性を向上させることができる反面、当該穴を設けている領域において光の透過率は低下する。対向電極２５における当該配向制御部を設けている位置と、画素電極３０におけるドレイン電極２４およびコンタクトホールを設けている位置とを一致させることによって、液晶表示素子１０における透過光のロスを抑制することができる。すなわち、液晶表示素子１０の輝度を向上させることができる。
【００７１】
対向電極２５が備える上記穴の位置は、サブ画素領域の中央でなくてもよい。対向電極２５が備える上記穴の数は、各サブ画素領域に対して複数であってもよい。上記穴の形状は任意であり、たとえば楕円状であってもよい。これらの場合、ドレイン電極２４およびコンタクトホールの設けられる位置は、サブ画素領域の中央ではなく、上記穴が形成されている位置に一致していることが好ましい。
【００７２】
さらには、液晶の配向を規制するために、対向電極２５は上記穴ではなく突起を備えていてもよい。この場合、ドレイン電極２４およびコンタクトホールの位置は、当該突起の位置に一致していることが好ましい。
【００７３】
また、ＴＮモードを採用する液晶表示素子の場合は、サブ画素領域の外縁部近辺にドレイン電極２４およびコンタクトホールが設けられていることが好ましい。このことによって、液晶の配向性に与える影響を小さくすることができる。
【００７４】
コンタクトホールは、第１絶縁膜１５、第２絶縁膜１６、有機絶縁膜１７および第３絶縁膜１８を貫通することによってドレイン電極２４と画素電極３０とを接続している。
【００７５】
画素電極３０は、ＩＴＯまたはＩＺＯからなる。画素電極３０は、液晶表示素子１０において光を透過する領域に設けられている。したがって、画素電極３０は可視領域において良好な光透過率を有することが好ましい。加えて画素電極３０は、良好な導電率を有していることが好ましい。このような良好な光透過率および導電率を有している透明導電性材料であれば、ＩＴＯおよびＩＺＯ以外の材質であっても画素電極３０として用いることができる。
【００７６】
さらに、画素電極３０および第３絶縁膜１８の上には、液晶分子の配向性を向上させるための配向膜（図示せず）が形成されている。
【００７７】
（共通電極４０の効果）
液晶表示素子１０が共通電極４０を備えることによって得られる効果は、寄生容量を抑制すること、適切な補助容量を確保すること、および、液晶表示素子の輝度を向上させることである。それぞれの効果について以下に説明する。
【００７８】
（寄生容量の抑制）
液晶表示素子１０を断面視したときに、共通電極４０は、信号線１９と画素電極３０との間かつ走査線２０と画素電極３０との間に設けられている（図１（ｂ）参照）。一方、平面視において、開口部４１を除く画素形成領域の全領域に共通電極は設けられている（図１（ａ）参照）。
【００７９】
したがって、図１（ａ）に示すＡ−Ａ線における断面において、信号線１９と画素電極３０とは共通電極４０によって遮蔽されている（図２（ａ）参照）。この結果、信号線１９と画素電極３０との間に生じる寄生容量であるＣｓｄ２７は抑制される。図１（ａ）に示すＡ−Ａ線と平行な走査線２０上の線における断面において、走査線２０と画素電極３０とは共通電極４０によって遮蔽されている（図２（ｂ）参照）。この結果、走査線２０と画素電極３０との間に生じる寄生容量であるＣｇｄ２８は抑制される。
【００８０】
このように、液晶表示素子１０が共通電極４０を備えることによって、寄生容量であるＣｓｄ２７およびＣｇｄ２８は抑制される。この結果、Ｃｓｄ２７およびＣｇｄ２８を原因とする液晶表示素子１０における表示品位の劣化は抑制される。すなわち、共通電極４０は液晶表示素子１０の表示品位の向上に効果を奏する。
【００８１】
（補助容量の確保）
液晶表示素子１０において、補助容量であるＣｃｓは、共通電極４０と画素電極３０との間に形成される。共通電極４０と画素電極３０とは、開口部４１を除く広い領域において重なっている。したがって、液晶表示素子１０において、十分な大きさのＣｃｓを形成することは容易である。なお、共通電極４０とＳＩ経路との間には、膜厚の厚い有機絶縁膜１７が形成されている。よって、共通電極４０とＳＩ経路との間に形成される容量は非常に小さい。
【００８２】
液晶表示素子１０が良好な表示品位を得るために、Ｃｃｓの大きさには好ましい範囲がある。液晶表示素子１０において、共通電極４０が備える開口部４１の大きさを変更することによって、Ｃｃｓを任意に変更することが可能である。開口部４１を大きく形成すると、共通電極４０および画素電極３０が重なる領域が狭くなる。よって、Ｃｃｓは小さくなる。一方、開口部４１を小さく形成すると、共通電極４０および画素電極３０が重なる領域が広くなる。よって、Ｃｃｓは大きくなる。
【００８３】
画素電極３０と対向電極２５との間に形成される液晶容量をＣｐｉｘとした場合に、ＣｃｓとＣｐｉｘとの関係は、０．６×Ｃｐｉｘ≦Ｃｃｓ≦０．９５×Ｃｐｉｘを満たしていることが好ましい。
【００８４】
０．６×Ｃｐｉｘ≦Ｃｃｓとすることによって、液晶表示素子１０は表示品位を満足するために十分な大きさのＣｃｓを備えることができる。言い換えると、各走査線２０にアドレス信号が入力されていないときでも安定した電界を保持することができる。したがって、フリッカの発生を抑制することができ、液晶表示素子１０は満足な表示品位を得ることができる。
【００８５】
また、０．６×Ｃｐｉｘ≦Ｃｃｓとするためには、平面視における共通電極４０の面積をＣｃｓ＝０．６×Ｃｐｉｘとなる所定の面積より大きくする必要がある。共通電極４０において、その面積を大きくすることは、開口部４１の面積を小さくすることを意味する。共通電極４０における開口部４１の面積を小さくすることによって、共通電極４０の左右両端における電気抵抗値は減少する。したがって、各サブ画素間におけるクロストークの発生を抑制することができる。この結果、液晶表示素子１０は満足な表示品位を得ることができる。
【００８６】
一方、Ｃｃｓ≦０．９５×Ｃｐｉｘとすることによって、各走査線２０にアドレス信号が入力されている期間中に補助容量への充電を十分に行うことができる。このことによって、各走査線２０にアドレス信号が入力されていない期間中においても、液晶層１３を制御するための電界を適切に保持することが可能になる。
【００８７】
仮に、Ｃｃｓを適切な範囲に設定するために開口部４１の面積を大きく設定する必要があるとする。この場合、共通電極４０の面積が小さくなり共通電極４０の両端における電気抵抗値が増加する虞が生じる。この場合は、共通電極４０の膜厚を厚く形成することによって、共通電極４０の両端に生じる電気抵抗値を低減することができる。
【００８８】
（輝度向上）
液晶表示素子１０が備える共通電極４０は、ＩＴＯまたはＩＺＯの透明導電性材料からなる。さらに、共通電極４０は開口部４１を備えており、ガラス基板１１を平面視したときに、開口部４１の少なくとも一部は、画素電極３０が形成されている領域に設けられている。
【００８９】
図２（ｃ）の断面図に示すように、開口部４１が設けられていることによって、液晶表示素子１０に入射するバックライト２９は共通電極４０によって吸収されることなく液晶層１３に入射する。
【００９０】
一方、液晶表示素子１０に入射するバックライト２９が、共通電極４０を透過して液晶層１３に入射する領域においても、共通電極４０は良好な光透過率を有しているため、液晶表示素子１０の輝度が著しく低下することはない。
【００９１】
このように、液晶表示素子１０が備える共通電極４０が、透明導電性材料からなり、かつ、開口部４１を備えていることによって、金属材料からなる共通電極を備える従来の液晶表示素子と異なり、液晶表示素子１０は輝度を犠牲にすることがない。
【００９２】
なお、開口部４１の一部は画素電極３０が設置されている領域以外の領域に設けられていても良い。しかし、開口部４１の少なくとも一部は、コンタクトホール２４を含む画素電極３０が設置されている領域に設けられていることが好ましい。
【００９３】
このように、縦電界型の液晶表示素子１０が共通電極４０を備えることによって、表示品位を満足するために好ましい補助容量を備えつつ、輝度を犠牲にすることなく走査線および信号線と画素電極との間に生じる寄生容量を抑制することができる。この結果、縦電界型の液晶表示素子１０における表示品位を向上させることができる。
【００９４】
なお、液晶表示素子１０はＶＡモードの液晶表示素子に限られず、縦電界型の液晶表示素子であれば本発明を実施することができる。
【００９５】
また、本発明の一態様に係る液晶表示装置は、液晶表示素子１０を備えていてもよい。当該液晶表示装置が液晶表示素子１０を備えることによって、輝度を犠牲にすることなく当該液晶表示装置の表示品位を向上させることができる。
【００９６】
〔実施形態２〕
（液晶表示素子５０）
本発明の別の実施形態である液晶表示素子５０について、図３を参照しながら説明する。図３は、液晶表示素子５０の概略を示す平面図である。液晶表示素子５０は、共通電極５１およびＴＦＴ５３の形状において液晶表示素子１０と異なる。したがって、本実施形態においては共通電極５１およびＴＦＴ５３について説明する。なお、液晶表示素子１０が備える部材と共通の部材に対しては同一の番号を付し、その説明を省略する。
【００９７】
（共通電極５１）
液晶表示素子５０は、液晶表示素子１０と同様にＶＡモードの液晶表示素子である。しかし、液晶表示素子１０がドット反転駆動によって駆動されるのに対して、液晶表示素子５０は行ライン反転駆動によって駆動される。この駆動方法の違いに起因して、液晶表示素子５０が備える共通電極５１の形状と、液晶表示素子１０が備える共通電極４０の形状とは異なる。
【００９８】
１本の走査線２０に接続されている複数のサブ画素に対応して、１つの共通電極５１が形成されている。したがって、液晶表示素子５０は、行ラインごとに独立している形状を備えており、その結果、各共通電極５１は電気的に絶縁されている。
【００９９】
各共通電極５１は、それぞれ補助容量を制御するためのＣＳドライバに接続されている。各走査線２０に接続されている各サブ画素が適切な補助容量を備えることができるように、ＣＳドライバは各共通電極５１に適切な信号を出力する。
【０１００】
平面視において各共通電極５１の形状は、各走査線２０が形成されている全領域、および、各信号線１９が形成されている一部の領域を覆う形状である。本実施形態に係る共通電極５１は長方形であるが、上記の構成を満たしていれば、その形は長方形に限定されない。
【０１０１】
共通電極５１が上で述べたような形状を備えていることによって、走査線２０と画素電極３０との間に生じる寄生容量であるＣｇｄ、および、信号線１９と画素電極３０との間に生じる寄生容量であるＣｓｄの一部を抑制することができる。
【０１０２】
したがって、縦電界型であり、かつ、行ライン反転駆動によって駆動される液晶表示素子５０においても、寄生容量が表示品位に与える影響を抑制することができる。すなわち、液晶表示素子５０の表示品位を向上させることができる。
【０１０３】
（ＴＦＴ）
液晶表示素子５０が備えるＴＦＴはトップゲート方式のＴＦＴである。各サブ画素領域において、各走査線２０と信号線１９との交差部近辺に２つのＴＦＴが設けられている。当該ＴＦＴは、ゲート電極５３、ドレイン電極５４、ＳＩ経路５５およびＳＩ経路５６を備えている。当該ＴＦＴは、液晶表示素子１０が備えるＴＦＴと比較して、ＳＩ経路およびゲート電極の形状が異なっている。
【０１０４】
液晶表示素子５０において、一方のゲート電極５３を形成するための導電膜が、走査線２０から走査線２０に対して垂直な方向に形成されている（図３参照）。この導電膜は、走査線２０と同じ材質からなる。
【０１０５】
ＳＩ経路５５と走査線２０とは交差しており、この交差部に別のゲート電極５３が形成されている。ＳＩ経路５５は、上記一方のゲート電極５３と、上記別のゲート電極５３とを接続している。さらに、ＳＩ経路５５は、走査線２０を横断した部分においてソース電極を兼ねる信号線１９に接続されている。ＳＩ経路５６は、一方のＴＦＴとドレイン電極５４とを接続するように形成されている。
【０１０６】
ゲート電極５３とＳＩ経路５５およびＳＩ経路５６との界面にはゲート絶縁膜およびチャネル層が形成されている。ＳＩ経路５５およびＳＩ経路５６は、シリコンからなる。
【０１０７】
〔実施形態３〕
本発明のさらに別の実施形態である液晶表示素子６０について、図４を参照しながら説明する。液晶表示素子６０が備える共通電極６１は、液晶表示素子５０が備える共通電極５１に対して開口部の形状が異なる。共通電極５１の形状は長方形である。したがって、共通電極５１の信号線に対して平行方向の長さを幅としたときに、その幅は常に一定である。
【０１０８】
それに対して、共通電極６１の幅は一定ではない。信号線１９が設置されている領域および信号線１９が設置されている周辺領域における共通電極６１の幅は、当該領域を除く領域における共通電極６１の幅より広く形成されている。
【０１０９】
このことによって、共通電極６１は、信号線１９が設置されている領域のうちより広い領域を覆うことができる。したがって、液晶表示素子６０は液晶表示素子５０に比べて、信号線１９と画素電極３０との間に形成される寄生容量であるＣｓｄを、より効果的に抑制することができる。すなわち、液晶表示素子６０は液晶表示素子５０に比べて、より表示品位を向上させることができる。
【０１１０】
〔実施形態４〕
（液晶表示素子１１０）
本発明の一実施形態に係る液晶表示素子１１０について、図５から７を参照しながら説明する。図５の（ａ）は、液晶表示素子１１０の概略を示す平面図である。図５の（ｂ）は、図５の（ａ）に示すＡ−Ａ線における液晶表示素子１１０の断面図である。図５に示すように、液晶表示素子１１０は、液晶表示素子１０（図１参照）の構成を基本としている。すなわち、液晶表示素子１１０は、一方の透明基板であるガラス基板１１１、他方の透明基板であるガラス基板１１２、液晶層１１３、ベースコート（ＢＣ）１１４、第１絶縁膜１１５、第２絶縁膜１１６、有機絶縁膜１１７、第３絶縁膜１１８、信号線１１９、走査線１２０、ＳＩ経路１２１、Ｓｉ経路１２２、ゲート電極１２３、ドレイン電極１２４、対向電極１２５、カラーフィルター１２６、透明画素電極である画素電極１３０および透明共通電極である共通電極１４０を備えている。
【０１１１】
なお、図５の（ａ）において、ＳＩ経路１２１、Ｓｉ経路１２２、ゲート電極１２３、ドレイン電極１２４および開口部１４１は、２本の信号線１１９に挟まれているサブ画素についてのみ記載している。このことは、図６、８〜１０においても同様である。
【０１１２】
本実施形態においては、液晶表示素子１１０に特徴的な走査線１２０、対向電極１２５、画素電極１３０および共通電極１４０について説明する。これらの部材以外の部材は、液晶表示素子１０を構成する部材と共通の部材であるため、その説明を省略する。
【０１１３】
（共通電極１４０）
図５の（ａ）に示すように、液晶表示素子１１０が備える共通電極１４０は、開口部１４１に加えて、切り欠き部１４２を備えている。切り欠き部１４２は、信号線方向に隣接する各画素電極１３０の間に形成される領域である画素境界領域１４６のうち、少なくとも各画素電極１３０に対向しない位置に設けられていればよい。本実施形態において、矩形の形状を有する切り欠き部１４２を図５の（ａ）に図示している。しかし、切り欠き部１４２の形状は、特に限定されるものではない。
【０１１４】
切り欠き部１４２は、透明画素電極に対向しない位置だけではなく、その一部は、画素電極１３０に対向する位置に設けられていることが好ましい。また、切り欠き部１４２は、画素電極１３０の両側に配置されている２本の信号線１１９のうち、いずれか一方の信号線１１９に近接する位置に設けられていることが好ましい。切り欠き部１４２の一部が画素電極１３０に対向する位置に設けられていること、および、切り欠き部１４２が上記いずれか一方の信号線１１９に近接する位置に設けられていることによって得られるメリットについては後述する。
【０１１５】
本実施形態では、切り欠き部１４２の一部が画素電極１３０に対向する位置にも設けられており、かつ、切り欠き部１４２が上記いずれか一方の信号線１１９に近接する位置に設けられている場合について説明する。
【０１１６】
図６の（ａ）は、図５の（ａ）と同様に液晶表示素子１１０の概略を示す平面図である。図６の（ｂ）は、図６の（ａ）に示すＢ−Ｂ線における液晶表示素子１１０の断面図である。図６の（ｃ）は、図６の（ａ）に示すＣ−Ｃ線における液晶表示素子１１０の断面図である。
【０１１７】
図６の（ａ）に示すように、Ｂ−Ｂ線は、信号線１１９と平行な線であって、切り欠き部１４２を含む線である。したがって、図６の（ｂ）に示すように、共通電極１４０は、画素境界領域１４６に形成されていない。以下において、共通電極１４０が形成されていない領域に対応する液晶層１１３を、液晶層１１３ａと表現する。
【０１１８】
一方、Ｃ−Ｃ線は、信号線１１９と平行な線であって、切り欠き部１４２を含まない線である。したがって、図６の（ｃ）に示すように、画素境界領域１４６において、画素電極１３０は形成されていないが、共通電極１４０は形成されている。以下において、画素電極１３０は形成されていないが、共通電極１４０は形成されている領域に対応する液晶層１１３を、液晶層１１３ｂと表現する。
【０１１９】
液晶表示素子１１０において、共通電極１４０と、対向電極１２５とには、それぞれ同じ電圧が印加されている。そのため、図６の（ｃ）に示す液晶層１１３ｂは、同電位である共通電極１４０および画素電極１３０に挟まれている。そのため、図６の（ｃ）に示す構成のみでは、液晶層１１３ｂに対して、液晶分子の配向を制御するために有効な電界を生じさせることは困難である。
【０１２０】
一方、図６の（ｂ）に示す液晶層１１３ａは、共通電極１４０からの影響をほとんど受けない。そのため、液晶層１１３ａには、画素電極１３０と対向電極１２５との間に印加される電圧に応じて、液晶分子の配向を制御するために有効な電界が生じる。この液晶層１１３ａに生じる電界は、走査線方向にも広がりを有する。したがって、画素電極１３０と対向電極１２５との間に印加される電圧に応じて生じる電界は、液晶層１１３ａにとどまらず液晶層１１３ｂにも生じる。
【０１２１】
その結果、液晶表示素子１１０において、液晶層１１３ｂに含まれる液晶分子の配向を制御することが可能になる。図６（ａ）に示す矢印は、液晶分子の配向方向１４５を示している。Ｂ−Ｂ線の近傍における配向方向１４５と、Ｃ−Ｃ線の近傍における配向方向１４５とは異なる方向を向いている。とはいえ、液晶層１１３ａおよび液晶層１１３ｂに有効な電界が生じることによって、それぞれの配向方向１４５は、秩序有る状態に制御されている。すなわち、液晶表示素子１１０は、切り欠き部１４２を備えることによって、画素境界領域１４６における液晶分子の配向中心を制御することが可能である。画素境界領域１４６における液晶分子の配向中心を制御が困難である場合、液晶表示素子が表示する画像にはざらつきなどの表示不良が生じ、液晶表示素子の表示品位が低下することが知られている。液晶表示素子１１０は、上記の構成によって画素境界領域１４６における液晶分子の配向中心を制御可能なので、ざらつきなどの表示不良を抑制することが可能である。
【０１２２】
なお、液晶表示素子１１０は、液晶表示素子１０の構成を基本としている。したがって、液晶表示素子１１０は、その輝度を犠牲にすることなく走査線および画素電極との間に生じる寄生容量、および、信号線と画素電極との間に生じる寄生容量を抑制することが可能である。言い換えれば、液晶表示素子１１０は、その輝度を犠牲にすることなく表示品位を向上させることが可能である。このことは、実施形態５〜７に係る液晶表示素子についても同様である。
【０１２３】
また、切り欠き部１４２の一部は、画素電極１３０に対向する位置に設けられていることが好ましい。このことによって、画素境界領域１４６が含む液晶分子に与える共通電極１４０の影響を、より効果的に抑制することが可能である。したがって、液晶表示素子１１０は、より精度良く画素境界領域１４６が含む液晶分子の配向中心を制御することが可能である。
【０１２４】
また、切り欠き部１４２は、画素電極１３０の両側に配置されている２本の信号線１１９のうち、いずれか一方の信号線１１９に近接する位置に設けられていることが好ましい。言い換えると、１つのサブ画素領域において、共通電極１４０の形状は、信号線１１９と平行かつ画素中心位置を通る直線に対して非対称であることが好ましい。このことによって、画素境界領域１４６における電界分布を、走査線方向の一方の側に局在させることが可能である。したがって、液晶表示素子１１０は、より精度良く画素境界領域１４６が含む液晶分子の配向中心を制御することが可能である。
【０１２５】
図７は、赤、緑および青の各サブ画素が色を表示した状態における液晶表示素子１１０の光学顕微鏡像を示す図である。画素境界領域１４６において、全サブ画素における配向中心位置が同じ位置であることを図７は示している。
【０１２６】
（対向電極１２５）
図６の（ｂ）および（ｃ）に示すように、対向電極１２５は、液晶分子の配向をより精度よく制御するために、配向制御部１２５’を備えていることが好ましい。配向制御部１２５’は、たとえば円形の穴であってもよいし、リブなどの突起物であってもよい。
【０１２７】
この際、配向制御部１２５’は、開口部１４１に対向する位置に設けられることが好ましい。配向制御部１２５’および開口部１４１は、ともに光透過率を低下させる虞がある。これら２つの部材が互いに対向する位置に設けられていることによって、画素中の他の領域における光透過率の低下を抑制することが可能である。
【０１２８】
（走査線１２０）
液晶表示素子１１０が備える走査線１２０は、画素中心位置（ドレイン電極１２４が設けられている位置におよそ一致する）の近傍であって、画素電極１３０に対向する位置に配置されている（図５の（ａ）参照）。画素中心位置の近傍には、配向制御部１２５’および開口部１４１が配置されており、当該領域における光透過率は高くない。当該領域に走査線１２０を設けることによって、画素中の他の領域における光透過率の低下を抑制することが可能である。言い換えれば、走査線１２０が画素中心位置の近傍であって、画素電極１３０に対向する位置に配置されていることによって、液晶表示素子１１０の開口率を向上させることが可能である。
【０１２９】
（画素電極１３０）
液晶表示素子１１０が備える画素電極１３０は、液晶表示素子１０が備える画素電極３０と同様に、透明導電性材料からなる。画素電極１３０が有する信号線方向の各縁端のうち、切り欠き部１４２に対向する各縁端の少なくとも一部は、上記２本の信号線のうち切り欠き部１４２に近接する一方の信号線から離れるにしたがって、単調に画素境界線１４７に近づいていく傾斜端であることが好ましい。画素電極１３０が、このような傾斜端を備えることによって、画素境界領域１４６に含まれる液晶分子の配向中心をより精度よく制御することが可能である。したがって、液晶分子における配向のバラツキに起因するざらつきなどの表示不良をより確実に抑制することが可能である。また、切り欠き部１４２の一部が画素電極１３０と対向する位置に形成されていることによって、画素電極１３０が傾斜端を備えていることによって得られる効果はより強められる。
【０１３０】
なお、画素電極１３０において、切り欠き部１４２に対向する各縁端の全てが傾斜端であってもよい。
【０１３１】
〔実施形態５〕
（液晶表示素子１５０）
本発明の一実施形態に係る液晶表示素子１５０について、図８を参照しながら説明する。図８は、液晶表示素子１５０の概略を示す平面図である。液晶表示素子１５０は、実施形態４に記載の液晶表示素子１１０が備える走査線１２０の位置を変更した液晶表示素子である。図８に示すように、液晶表示素子１５０が備える走査線１２０は、画素境界領域１４６に設けられている。
【０１３２】
走査線１２０が、画素中心位置から離れている画素境界領域１４６に設けられていることによって、ＴＦＴ（駆動素子）が備えるドレイン電極１２４および画素電極１３０を接続する接続部から、ＴＦＴが備えるゲート電極１２３までの距離を長く設計することが可能になる。上記の構成によれば、液晶表示素子１５０は、液晶表示素子１１０と同様に、ざらつきなどの表示不良を抑制することが可能であり、かつ、製造工程における歩留まりを向上させることが可能である。
【０１３３】
〔実施形態６〕
（液晶表示素子１６０）
本発明の一実施形態に係る液晶表示素子１６０について、図９を参照しながら説明する。図９は、液晶表示素子１６０の概略を示す平面図である。液晶表示素子１６０は、実施形態４に記載の液晶表示素子１１０と比較して、矩形の画素電極１６１を備える点が異なる。傾斜端を備える画素電極１３０と比較して、矩形である画素電極１６１は画素領域のより広い範囲に電圧を印加することが可能である。すなわち、液晶表示素子１６０が矩形の画素電極１６１を備えることによって、液晶表示素子の開口率が向上する。したがって、液晶表示素子１６０の輝度が向上する。
【０１３４】
なお、液晶表示素子１６０は、切り欠き部１４２を備えているため、画素境界領域１４６が含む液晶分子の配向中心を制御することが可能である。したがって、液晶表示素子１６０は、ざらつきなどの表示不良を抑制することが可能であり、かつ、高い輝度を有する。
【０１３５】
〔実施形態７〕
（液晶表示素子１７０）
本発明の一実施形態に係る液晶表示素子１７０について、図１０を参照しながら説明する。図１０は、液晶表示素子１７０の概略を示す平面図である。液晶表示素子１７０は、実施形態６に記載の液晶表示素子１６０が備える走査線１２０の位置を変更した液晶表示素子である。図１０に示すように、液晶表示素子１７０が備える走査線１２０は、画素境界領域１４６に設けられている。
【０１３６】
走査線１２０が、画素中心位置から離れている画素境界領域１４６に設けられていることによって、ＴＦＴ（駆動素子）が備えるドレイン電極１２４および画素電極１３０を接続する接続部から、ＴＦＴが備えるゲート電極１２３までの距離を長く設計することが可能になる。上記の構成によれば、液晶表示素子１７０は、製造工程における歩留まりを向上させることが可能である。
【０１３７】
さらに、液晶表示素子１７０は、矩形の画素電極１６１を備えている。このことによって、液晶表示素子１７０の開口率および輝度が向上する。
【０１３８】
加えて、液晶表示素子１７０は、本発明における他の実施形態に係る液晶表示素子と同様に切り欠き部１４２を備えているため、画素境界領域１４６が含む液晶分子の配向中心を制御することが可能である。したがって、液晶表示素子１７０は、ざらつきなどの表示不良を抑制することが可能であり、高い輝度を有し、かつ、製造工程における歩留まりを向上させることが可能である。
【０１３９】
なお、本発明の一実施形態に係る液晶表示装置は、実施形態４から７に係る液晶表示素子のうちいずれかを備えていることが好ましい。この構成によれば、本発明の一実施形態に係る液晶表示装置は、実施形態４から７に係る液晶表示素子と同様の効果を奏する。
【０１４０】
〔まとめ〕
本発明の態様１に係る液晶表示素子は、
一対の透明基板（１１１、１１２）と、当該一対の透明基板（１１１、１１２）の間に配置される液晶層（１１３）とを備えた液晶表示素子（１１０）であって、
一方の上記透明基板（１１１）は、
走査線（１２０）と、
上記走査線（１２０）に直交する信号線（１１９）と、
上記信号線（１１９）と上記走査線（１２０）とに接続される駆動素子（ゲート電極１２３、ＳＩ経路１２１、ＳＩ経路１２２およびドレイン電極１２４を備えるＴＦＴ）と、
上記走査線（１２０）および信号線（１１９）よりも上層に配置され、かつ、上記駆動素子（ＴＦＴ）に接続される透明画素電極（１３０）と、
上記走査線（１２０）および信号線（１１９）と上記透明画素電極（１３０）との間の層に配置され、上記走査線（１２０）の少なくとも一部および上記信号線（１９０）の少なくとも一部のうち少なくとも一方に対向する位置を覆い、上記透明画素電極（１３０）に対向する位置に開口部（１４１）を有し、かつ、信号線方向に隣接する各上記透明画素電極（１３０）の間に形成される領域である画素境界領域（１４６）のうち少なくとも上記透明画素電極（１３０）に対向しない位置に切り欠き部（１４２）を有する透明共通電極（１４０）とを備え、
他方の上記透明基板（１１２）は、対向電極（１２５）を備えている。
【０１４１】
上記の構成によれば、本発明の一態様に係る液晶表示素子において、透明共通電極は、走査線および信号線と透明画素電極との間の層に配置されている。さらに、走査線の少なくとも一部および信号線の少なくとも一部のうち少なくとも一方は、透明共通電極によって覆われている。当該構成の液晶表示素子において、走査線の少なくとも一部に対向する位置を透明共通電極が覆っている場合は、走査線の一部と画素電極とは透明共通電極によって互いに遮蔽されている。同様に、信号線の少なくとも一部に対向する位置を透明共通電極が覆っている場合は、信号線の一部と画素電極とは透明共通電極によって互いに遮蔽されている。このことによって、走査線の少なくとも一部および信号線の少なくとも一部のうち少なくとも一方と、画素電極との間に形成される寄生容量が抑制される。
【０１４２】
さらに、透明共通電極は、透明画素電極に対向する位置に開口部を備えている。このことによって、透明共通電極を透過することなく液晶層に入射する光が増加する。その結果、当該液晶表示素子の輝度が向上する。
【０１４３】
このように、本発明の一態様に係る液晶表示素子によれば、縦電界型の液晶表示素子において、液晶表示素子の輝度を犠牲にすることなく、走査線および信号線と画素電極との間に生じる寄生容量を抑制することができる。
【０１４４】
また、上記の構成によれば、本発明の一実施形態に係る液晶表示素子が備える上記透明画素電極は、上記画素境界領域のうち少なくとも上記透明画素電極に対向しない位置に切り欠き部を有している。このことによって、上記画素境界領域に生じる電界を制御することが可能になり、その結果として上記画素境界領域に含まれる液晶分子の配向を制御することが可能になる。したがって、液晶分子における配向のバラツキに起因するざらつきなどの表示不良を抑制することが可能である。
【０１４５】
また、本発明の態様２に係る液晶表示素子では、上記態様１において、
上記切り欠き部（１４２）の一部は、上記透明画素電極（１３０）に対向する位置に設けられていることが好ましい。
【０１４６】
上記の構成によれば、上記信号線方向の画素境界領域に生じる電界の制御性が向上する。したがって、当該領域における液晶分子の配向中心をより精度よく制御することが可能であり、液晶分子における配向のバラツキに起因するざらつきなどの表示不良をより確実に抑制することが可能である。
【０１４７】
また、本発明の態様３に係る液晶表示素子では、上記態様１または２において、
上記切り欠き部（１４２）は、上記透明画素電極（１３０）の両側に配置されている２本の信号線（１１９）のうち、いずれか一方の信号線（１１９）に近接する位置に設けられていることが好ましい。
【０１４８】
上記の構成によれば、本発明の一態様に係る表示素子が備える上記透明共通電極は、上記信号線方向に対して非対称な形状を有する。上記透明共通電極が、上記信号線方向に対して非対称な形状を有することによって、上記画素境界領域に生じる電界の強度分布は、上記信号線方向に対して非対称な分布となる。このことによって、上記信号線方向の画素境界領域に生じる電界の制御性が向上する。したがって、当該領域における液晶分子の配向中心をより精度よく制御することが可能であり、液晶分子における配向のバラツキに起因するざらつきなどの表示不良をより確実に抑制することが可能である。
【０１４９】
また、本発明の態様４に係る液晶表示素子では、上記態様３において、
上記透明画素電極（１３０）が有する上記信号線方向の各縁端のうち、上記切り欠き部（１４２）に対向する各上記縁端の少なくとも一部は、上記２本の信号線（１１９）のうち上記切り欠き部（１４２）に近接する一方の信号線（１１９）から離れるにしたがって、単調に画素境界線（１４７）に近づいていく傾斜端であることが好ましい。
【０１５０】
上記の構成によれば、上記信号線方向の画素境界領域における液晶分子の配向中心をより精度よく制御することが可能であり、液晶分子における配向のバラツキに起因するざらつきなどの表示不良をより確実に抑制することが可能である。
【０１５１】
また、本発明の態様５に係る液晶表示素子では、上記１から４のいずれか一態様において、
上記走査線（１２０）は、画素中心位置の近傍であって、上記透明画素電極（１３０）に対向する位置に設けられている構成であってもよい。
【０１５２】
上記の構成によれば、上記走査線は、画素中心位置の近傍であって、上記透明画素電極に対向する位置に設けられている。画素中心位置の近傍は、光透過率が高くない領域である。光透過率が高くない画素中心位置の近傍に上記走査線を設けることによって、画素中の他の領域における光透過率の低下を抑制することが可能である。言い換えれば、液晶表示装置の開口率を向上させる。
【０１５３】
また、本発明の態様６に係る液晶表示素子では、上記１から４のいずれか一態様において、
上記走査線（１２０）は、上記画素境界領域（１４６）に設けられている構成であってもよい。
【０１５４】
上記の構成によれば、上記駆動素子が備えるゲート電極と、上記駆動素子が備えるドレイン電極および上記透明画素電極を接続する接続部との距離を長く設計することが可能である。このことによって、液晶表示素子を製造する際の歩留まりを向上させることが可能である。
【０１５５】
また、本発明の態様７に係る液晶表示装置は、上記態様１から６のいずれか一態様に記載の液晶表示素子を備えていることが好ましい。
【０１５６】
上記の構成によれば、縦電界型の液晶表示素子を備える液晶表示装置において、液晶表示装置の輝度を犠牲にすることなく、走査線および信号線と画素電極との間に生じる寄生容量を抑制することができる。また、液晶分子における配向のバラツキに起因するざらつきなどの表示不良を抑制することが可能である。
【０１５７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１５８】
発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
【産業上の利用可能性】
【０１５９】
本発明は、液晶表示素子および液晶表示装置として幅広く利用できる。
【符号の説明】
【０１６０】
１１０  液晶表示素子
１１１  ガラス基板（一方の透明基板）
１１２  ガラス基板（他方の透明基板）
１１３  液晶層
１１４  ベースコート
１１５  第１絶縁膜
１１６  第２絶縁膜
１１７  有機絶縁膜
１１８  第３絶縁膜
１１９  信号線
１２０  走査線
１２１  ＳＩ経路
１２２  ＳＩ経路
１２３  ゲート電極
１２４  ドレイン電極
１２５  対向電極
１２６  カラーフィルター
１３０  画素電極（透明画素電極）
１４０  共通電極（透明共通電極）
１４１  開口部
１４２  切り欠き部
１４５  配向方向
１４６  画素境界領域
１４７  画素境界線
【図１】
2013161761.tif 000003
【図２】
2013161761.tif 000004
【図３】
2013161761.tif 000005
【図４】
2013161761.tif 000006
【図５】
2013161761.tif 000007
【図６】
2013161761.tif 000008
【図８】
2013161761.tif 000009
【図９】
2013161761.tif 000010
【図１０】
2013161761.tif 000011
【図１１】
2013161761.tif 000012
【図１２】
2013161761.tif 000013
【図１３】
2013161761.tif 000014
【図１４】
2013161761.tif 000015
【図７】
2013161761.tif 000016
【手続補正書】
【提出日】平成26年10月3日(2014.10.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一対の透明基板と、当該一対の透明基板の間に配置される液晶層とを備えた液晶表示素子であって、
一方の上記透明基板は、
走査線と、
上記走査線に直交する信号線と、
上記信号線と上記走査線とに接続される駆動素子と、
上記走査線および信号線よりも上層に配置され、かつ、上記駆動素子に接続される透明画素電極と、
上記走査線および信号線と上記透明画素電極との間の層に配置され、上記走査線の少なくとも一部および上記信号線の少なくとも一部のうち少なくとも一方に対向する位置を覆い、上記透明画素電極に対向する位置に開口部を有し、かつ、信号線方向に隣接する各上記透明画素電極の間に形成される領域である画素境界領域のうち少なくとも上記透明画素電極に対向しない位置に切り欠き部を有する透明共通電極とを備え、
他方の上記透明基板は、対向電極を備え、
上記切り欠き部は、上記透明画素電極の両側に配置されている２本の信号線のうち、いずれか一方の信号線に近接する位置に設けられており、
上記透明画素電極が有する上記信号線方向の各縁端のうち、上記切り欠き部に対向する各上記縁端の少なくとも一部は、上記２本の信号線のうち上記切り欠き部に近接する一方の信号線から離れるにしたがって、単調に上記画素境界領域に近づいていく傾斜端であることを特徴とする液晶表示素子。
【請求項２】
上記切り欠き部の一部は、上記透明画素電極に対向する位置に設けられていることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
上記走査線は、画素中心位置の近傍であって、上記透明画素電極に対向する位置に設けられていることを特徴とする請求項１または２に記載の液晶表示素子。
【請求項４】
上記走査線は、上記画素境界領域に設けられていることを特徴とする請求項１〜３のいずれか１項に記載の液晶表示素子。
【請求項５】
請求項１〜４のいずれか１項に記載の液晶表示素子を備えていることを特徴とする液晶表示装置。
【国際調査報告】
2013161761.tif 000017
2013161761.tif 000018
2013161761.tif 000019
2013161761.tif 000020