(57)【要約】オン・オフのスイッチ動作に伴いスイッチング損失が生じる第１の半導体素子１１と、第１の半導体素子１１に並列接続されると共に、オン・オフのスイッチ動作に伴い第１の半導体素子１１よりも高いスイッチング損失が生じる第２の半導体素子１２と、第１の半導体素子１１に第１のオン指令信号を与えた後、第２の半導体素子１２に第２のオン指令信号を与えてから、第１のオン指令信号を消滅して、第１の半導体素子１１に第３のオン指令信号を与えた後に、第２のオン指令信号を消滅する制御器２０と、を備えたものである。
2013150567.tif 000002
【特許請求の範囲】
【請求項１】
オン・オフのスイッチ動作に伴いスイッチング損失が生じる第１の半導体素子と、
該第１の半導体素子に並列接続されると共に、オン・オフのスイッチ動作に伴い前記第１の半導体素子よりも高い前記スイッチング損失が生じる第２の半導体素子と、
前記第１の半導体素子に第１のオン指令信号を与えた後、前記第２の半導体素子に第２のオン指令信号を与えてから、前記第１のオン指令信号を消滅して、前記第１の半導体素子に第３のオン指令信号を与えた後に、前記第２のオン指令信号を消滅する制御手段と、
を備えたことを特徴とする複合半導体スイッチ装置。
【請求項２】
前記制御手段は、前記２のオン指令信号の立ち上りの際における前記第１のオン指令信号との重なりが前記第２の半導体素子のターンオン時間以上で、該ターンオン時間の二倍以下であるように第１及び第２のオン指令信号を発生する、
ことを特徴とする請求項１に記載の複合半導体スイッチ装置。
【請求項３】
前記制御手段は、前記第３のオン指令信号が立ち上がる際における前記第２のオン指令信号との重なりが前記第２の半導体素子のターンオフ時間以上で、該ターンオフ時間の二倍以下であるように第２及び第３のオン指令信号を発生する、
ことを特徴とする請求項１又は２に記載の複合半導体スイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合半導体スイッチ装置に関するものである。
【背景技術】
【０００２】
従来の複合半導体スイッチ装置は、下記特許文献１に示すように、金属酸化膜半導体電界効果トランジスタと絶縁ゲートバイポーラトランジスタとを並列接続して、スイッチング動作をすることで電力変換を行うスイッチ回路において、金属酸化膜半導体電界効果トランジスタは、ゲート閾値電圧を絶縁ゲートバイポーラトランジスタのゲート閾値電圧よりも低くしているものである。
すなわち、ＩＧＢＴとＭＯＳＦＥＴとを並列に接続し、小電流ではＩＧＢＴよりも飽和電圧が低いＭＯＳＦＥＴに電流を流し、中電流ではＩＧＢＴとＭＯＳＦＥＴとが電流を分担し、大電流ではＭＯＳＦＥＴよりも飽和電圧が低いＩＧＢＴに電流を流している。
かかる複合半導体スイッチ装置によれば、オン時の飽和電圧は小電流領域ではＭＯＳＦＥＴ、大電流領域ではＩＧＢＴになるので、すべての電流領域でＭＯＳＦＥＴ単体又はＩＧＢＴ単体の飽和電圧よりも低くなり、オン損失が減少して変換効率を向上させている。【０００３】
他の従来の複合半導体スイッチ装置は、下記特許文献２に示すように、負荷に給電するために並列接続されたスイッチングトランジタと、負荷電流に応答して各パルスサイクル毎に１個のパルス信号を有するパルス幅変調されたパルスサイクルを提供するパルス発生器とを備えており、パルスサイクルにおいて所定のトランジスタが他のトランジスタより先行してオンに転じることにより全ターンオン損失を消費するとともに、所定のトランジスタが他のトランジスタより遅れてオフに転ずることにより全ターンオフ損失を消費するようにした交互セレクタを備えたものである。【０００４】
かかる複合半導体スイッチ装置によれば、ＭＯＳＦＥＴトランジスタを並列接続した場合において、各トランジスタの均等なスイッチング損失の分担を可能とし得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−９０９３３号公報
【特許文献２】特開平６−９０１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に記載の複合半導体スイッチ装置では、半導体素子のスイッチング損失をケートの閾値電圧によりＭＯＳＦＥＴ，ＩＧＢＴに負担する技術であり、上記特許文献２に記載の複合半導体スイッチ装置では、トランジスタのオン・オフ時に生じるスイッチング損失を均等にする技術である。
しかしながら、半導体素子には、スイッチング損失と定常損失とがあり、これら両者の電力損失が複合半導体スイッチ装置を成す第１の半導体素子と第２の半導体素子との電力損失特性が異なる場合には、該電力損失特性に応じて各半導体素子にスイッチング損失と定常損失とを適切に負担していないという課題を有することを見出した。【０００７】
本発明は、上記のような課題を解決するためになされたもので、並列接続したスイッチング損失特性の異なる第１及び第２の半導体素子を並列接続して、これら第１及び第２の半導体素子の電力損失特性に応じて第１、第２の半導体に制御指令信号を与える複合半導体スイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１の発明に係る複合半導体スイッチ装置は、オン・オフのスイッチ動作に伴いスイッチング損失が生じる第１の半導体素子と、該第１の半導体素子に並列接続されると共に、オン・オフのスイッチ動作に伴い前記第１の半導体素子よりも高い前記スイッチング損失が生じる第２の半導体素子と、前記第１の半導体素子に第１のオン指令信号を与えた後、前記第２の半導体素子に第２のオン指令信号を与えてから、前記第１のオン指令信号を消滅して、前記第１の半導体素子に第３のオン指令信号を与えた後に、前記第２のオン指令信号を消滅する制御手段と、を備えたことを特徴とするものである。
かかる複合半導体スイッチ装置によれば、制御手段により第１の半導体素子に第１のオン指令信号を与えて第１の半導体素子をオンした後、第２の半導体素子に第２のオン指令信号を与えてから、第１のオン指令信号を消滅して、第１の半導体素子に第３のオン指令信号を与えた後に、第２のオン指令信号を消滅する
これにより、オン・オフ損失のみが第１の半導体素子に生じ、定常損失が第２の半導体素子に生じるので、スイッチング損失特性に応じて各半導体素子に電力損失を適切に分担できる。【０００９】
第２の発明に係る複合半導体スイッチ装置における制御手段は、２のオン指令信号の立ち上りの際における第１のオン指令信号との重なりが第２の半導体素子のターンオン時間以上で、該ターンオン時間の二倍以下であるように第１及び第２のオン指令信号を発生する、ことが好ましい。
これにより、第１の半導体素子がターンオンした状態において、第２の半導体素子を確実にターンオンした後、第１の半導体素子を速やかにオフするので、第１の半導体素子の定常時の電力損失を低減できる。【００１０】
第３の発明に係る複合半導体スイッチ装置における制御手段は、第３のオン指令信号が立ち上がる際における第２のオン指令信号との重なりが第２の半導体素子のターンオフ時間以上で、該ターンオフ時間の二倍以下であるように第２及び第３のオン指令信号を発生する、ことが好ましい。
これにより、第１の半導体素子を導通状態において、第２の半導体素子がターンオフした後、第１の半導体素子を速やかにオフするので、第１の半導体素子の定常時の電力損失を低減できる。
また、上記第２及び第３の発明に係る複合半導体スイッチ装置を組合せることにより、第１の半導体素子が略オン・オフ損失を担い、第２の半導体素子が略定常損失を担うことができる。したがって、第１の半導体素子にオン・オフ損失、第２の半導体素子に定常損失を適切に負担し得る。
【発明の効果】
【００１１】
本発明によれば、並列接続したスイッチング損失特性の異なる第１及び第２の半導体素子を並列接続して、これら半導体素子のスイッチング損失特性を考慮して第１、第２の半導体素子にそれぞれ第１，第２の制御指令信号を与えるので、第１、第２の半導体素子にスイッチング損失を適切に負担し得る複合半導体スイッチ装置を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施の形態を示す複合半導体スイッチ装置の全体図である。
【図２】図１に示す複合半導体スイッチ装置の動作を示すタイムチャートである。
【符号の説明】
【００１３】
１  複合半導体スイッチ装置、１１  第１の半導体素子、１２  第２の半導体素子、２０  制御器、２０ａ  第１の制御指令信号、２０ｂ  第２の制御指令信号。
【発明を実施するための最良の形態】
【００１４】
実施の形態１．
本発明の一実施の形態を図１及び図２によって説明する。図１は本発明の一実施の形態を示す複合半導体スイッチ装置の全体図、図２は図１に示す複合半導体スイッチ装置の動作を示すタイムチャートである。
図１において、複合半導体スイッチ装置１には、スイッチング可能な半導体素子から成る半導体スイッチング部１０と、半導体スイッチング部１０に制御指令信号を発生する制御器２０とから成っている。
半導体スイッチング部１０は、ＳｉＣ  ＭＯＳＦＥＴから成る第１の半導体素子１１と、第１の半導体素子１１と並列接続されると共に、第１の半導体素子よりもスイッチングロスの大きいＳｉ  ＩＧＢＴから成る第２の半導体素子１２と、を有している。さらに、半導体スイッチング部１０は、第１の半導体素子１１を駆動する第１のゲート端子Ｇａと、第２の半導体素子１２を駆動する第２のゲート端子Ｇｂとを有しており、二つの出力端子Ｏａ，Ｏｂを備えている。
ここで、第１の半導体素子１１は、第２の半導体素子１２に比較して低損失で、高速スイッチング特性を有しているが、コストが高いのが難点である。【００１５】
制御器２０は、第１の半導体素子１１を駆動する第１の制御指令信号２０ａを発生すると共に、第２の半導体素子１２を駆動する第２の制御指令信号２０ｂを発生するように形成されている。図２に示すように、第１の制御指令信号２０ａは、基準時間ｔ1で、第１の半導体素子１１のターンオン時間よりも僅かに長い時間、すなわち第１の一定時間ｔｏｎ1の間、第１のオン指令信号を与えるように形成されており、第２の制御指令信号２０ｂは、基準時間ｔ1から時間ｔａ遅れた時間ｔ2から第２の一定時間ｔｏｎ2の間、第２のオン指令信号を発生するように形成されている。
ここで、第１のオン指令信号が発生している時に、第２のオン指令信号の立ち上りから僅かの時間の間、第１のオン指令信号と第２のオン指令信号とが重なるようになっている。第１の半導体素子１１がオンしている時に、第２の半導体素子１２をオンすることにより、第２の半導体素子１２のオン時のスイッチング損失を発生させないためである。【００１６】
そして、制御器２０は、時間ｔ2から時間ｔoｎ２よりも僅かに短い時間ｔｂを経過した時間ｔ3で、第３のオン指令信号を発生してから第３の一定時間ｔｏｎ３の間継続して発生し続け、時間ｔ4で、消滅するように形成されている。ここで、第２のオン指令信号の終了間際に、第３のオン指令信号と第２のオン指令信号とが僅かの時間重なるようになっている。第１の半導体素子１１がオンしている時に、第２の半導体素子１２をオフすることにより、第２の半導体素子１２のオフ時のスイッチング損失を発生させないためである。【００１７】
次に、制御器２０は、時間ｔ4から時間ｔｓの間、第１及び第２の制御指令信号としてのオフ指令を発生して第１及び第２の半導体素子１１,１２をオフするように形成されている。このように、制御器２０は、時間ｔ1から時間ｔ5までにおいて、時間ｔ1で第１のオン指令信号を第１の一定時間ｔｏｎ１発生し、時間ｔ２で第２のオン指令信号を第２の一定時間ｔｏｎ２発生し、時間ｔ３で第３のオン指令信号を第３の一定時間ｔｏｎ３発生して時間ｔ4で第１及び第２の制御指令信号をオフとする一周期を成している。そして、時間ｔ5（ｔ1）から次の一周期が開始される。【００１８】
上記のように構成された複合半導体スイッチ装置の動作を図１及び図２を参照して説明する。制御器２０は、基準時間ｔ1で、第１の半導体素子１１に第１の一定時間ｔｏｎ1の間、第１のオン指令信号を半導体スイッチング部１０の第１のゲート端子Ｇａに入力すると、第１の半導体素子１１がターンオンして負荷（図示せず）に電流を流す。制御器２０は、基準時間ｔ1から時間ｔａ経過した時間ｔ2で、第２のオン指令信号を第２の一定時間ｔｏｎ2の間、第２のゲート端子Ｇｂに入力すると、第１の半導体素子１１が確実にオンした状態で第２の半導体素子１２がターンオンする。時間ｔ2から僅かな時間経過後に、第１のオン指令信号が消滅して第１の半導体素子１１をオフして第２の半導体素子１２のみがしばらくオンして負荷（図示せず）に電流を流す。【００１９】
ここで、制御器２０は時間t2で、のオン指令信号の立ち上りの際における第１のオン指令信号との重なりが第２の半導体素子１２のターンオン時間以上で、該ターンオン時間の二倍以下であるように第１及び第２のオン指令信号を発生する、ことが好ましい。第２の半導体素子１２を確実にターンオンした後、第１の半導体素子１１を速やかにオフすることにより、第１の半導体素子１１の定常時の電力損失を低減できるからである。【００２０】
そして、制御器２０は、時間ｔ2から第２の一定時間ｔｏｎ２よりも僅かに短い時間ｔｂを経過した時間ｔ3で、第３のオン指令信号を第３の一定時間ｔｏｎ3の間発生して第１の半導体素子１１をオンする。時間ｔ3から僅かな時間経過後に、第２のオン指令信号が消滅して第２の半導体素子１２をオフして第１の半導体素子１１のみがしばらくオンして負荷（図示せず）に電流を流す。
ここで、制御器２０は時間t3で第３のオン指令信号が立ち上がる際における第２のオン指令信号との重なりが第２の半導体素子１２のターンオフ時間以上で、該ターンオフ時間の二倍以下であるように第２及び第３のオン指令信号を発生する、ことが好ましい。第１の半導体素子１１を導通状態において、第２の半導体素子１２がターンオフした後、第１の半導体素子１１を速やかにオフするので、第１の半導体素子１１の定常時の電力損失を低減できるからである。【００２１】
次に、制御器２０から発生した第３のオン指令信号が時間ｔ4で消滅し、制御器２０は時間ｔ4から第４の一定時間ｔｓの間、第１，第２のオフ指令信号をそれぞれ第１のゲート端子Ｇａ，第２のゲート端子Ｇbに入力して第1及び第２の半導体素子１１,１２をオフし続ける。このように、制御指令信号としての第１及び第２の制御指令信号２０ａ，２０ｂは、時間ｔ1から時間ｔ5までが一周期を成し、この周期を繰り返して半導体スイッチング部１０を駆動することになる。【００２２】
上記実施形態の複合半導体スイッチ装置は、オン・オフのスイッチ動作が可能な第１の半導体素子１１と、第１の半導体素子１１に並列接続されると共に、第１の半導体素子１１よりも高いスイッチング損失でオン・オフのスイッチ動作が可能な第２の半導体素子１２と、第１の半導体素子１１に第１のオン指令信号を与えた後、第２の半導体素子１２に第２のオン指令信号を与えてから、第１のオン指令信号を消滅して、第１の半導体素子１１に第３のオン指令信号を与えた後に、第２のオン指令信号を消滅する制御器２０と、を備えたものである。【００２３】
かかる複合半導体スイッチ装置１によれば、第1の半導体素子１１に並列接続されると共に、第１の半導体素子１１よりも高いスイッチング損失を有する第２の半導体素子１２とを備え、制御器２０により第１の半導体素子１１をオン・オフすると共に、オンからオフまで第２の半導体素子１２を導通する。これにより、オン・オフ損失のみが第１の半導体素子１１に生じ、定常損失が第２の半導体素子１２に生じるので、スイッチング損失に応じて各半導体素子１１，１２に分担できる。これにより、第１の半導体素子１１の定格電力損失を小さくできる。
【産業上の利用可能性】
【００２４】
本発明は、複合半導体スイッチ装置に適用できる。
【図１】
2013150567.tif 000003
【図２】
2013150567.tif 000004
【国際調査報告】
2013150567.tif 000005
2013150567.tif 000006
2013150567.tif 000007