(57)【要約】  挿入損失が低く、急峻な減衰特性を得ることができる小型のＬＣフィルタ回路を提供する。第１入出力端子（Ｐ１）と第２入出力端子（Ｐ２）は信号ライン（１００）で接続されている。信号ライン（１００）は、第１インダクタ（１０１）を介してグランドに接続されている。第２インダクタ（１０２）は、キャパシタ（１０３）ともにＬＣ並列回路（１０）を構成している。ＬＣ並列回路（１０）は、グランドに接続されている。第１インダクタ（１０１）と第２インダクタ（１０２）は、相互インダクタンスＭで磁界結合するように配置されている。この際、第１インダクタ（１０１）と第２インダクタ（１０２）は、磁界結合により、それぞれのインダクタに対して相互インダクタンスが−Ｍで作用するように、配置されている。
2013069498.tif 000002
【特許請求の範囲】
【請求項１】
第１入出力端子と第２入出力端子とを結ぶ信号ラインに対して、第１端部が接続する第１インダクタと、
第２インダクタ、および該第２インダクタに並列接続するキャパシタからなるＬＣ並列回路と、を備え、
前記第１インダクタと前記第２インダクタは磁界結合するように配置され、
前記ＬＣ並列回路の第２インダクタとキャパシタとの一方の接続点は接地あるいはキャパシタ、インダクタを介して接地されている、ＬＣフィルタ回路。
【請求項２】
前記第１インダクタの前記第１端部と反対側の第２端部は、接地あるいはキャパシタ、インダクタを介して接地されている、請求項１に記載のＬＣフィルタ回路。
【請求項３】
前記第２インダクタのインダクタンスは、前記第１インダクタのインダクタンスよりも大きい、請求項１または請求項２に記載のＬＣフィルタ回路。
【請求項４】
前記キャパシタは、前記第２インダクタの寄生キャパシタである、請求項１乃至請求項３のいずれかに記載のＬＣフィルタ回路。
【請求項５】
請求項１乃至請求項４のいずれかに記載のＬＣフィルタ回路の構成からなり、
複数の誘電体層が積層された積層体と、
前記誘電体層に設けられ、前記第１インダクタ、前記第２インダクタ及び前記キャパシタを形成する導電パターンと、を備え、
前記第１インダクタを形成する導電パターンと前記第２インダクタを形成する導電パターンは、前記積層体の積層方向に沿って、少なくとも一部が対向している、高周波モジュール。
【請求項６】
請求項１乃至請求項４のいずれかに記載のＬＣフィルタ回路の構成を複数有するとともに、
複数の誘電体層が積層された積層体と、
前記誘電体層に設けられ、前記第１インダクタ、前記第２インダクタ及び前記キャパシタを形成する導電パターンと、を備え、
複数のＬＣフィルタ回路毎に、前記第１インダクタを形成する導電パターンと前記第２インダクタを形成する導電パターンは、前記積層体の積層方向に沿って、少なくとも一部が対向している、高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＣ並列共振回路を備えたＬＣフィルタ回路及び高周波モジュールに関する。
【背景技術】
【０００２】
携帯電話機等の移動体通信機器には、小型で低損失かつ量産性に優れた積層型のフィルタ回路が用いられている（例えば、特許文献１参照）。図１は、特許文献１に用いられるＬＣフィルタ回路の回路図である。【０００３】
図１に示す回路は、第１入出力端子Ｐ１及び第２入出力端子Ｐ２を接続する信号ラインとグランドとの間に、インダクタＬ１１とキャパシタＣ１１で構成されたＬＣ並列共振回路が挿入されている。ＬＣ並列共振回路は、当該共振回路の共振周波数において回路インピーダンスが最大（無限大）となるインピーダンス特性を有しているので、これを利用して、当該共振周波数を含む周波数帯域の信号を通過させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５８５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のように、特定の周波数帯域を通過させるフィルタ回路を形成する場合、特定周波数帯域（通過帯域）の端で急峻な減衰が得られるような特性（以下、このような特性を急峻な減衰特性と称する。）を実現することで、通過帯域幅が不要に広くなることを防止する。このような特性を実現することで、例えば、通過させたい通信信号と減衰させたい通信信号の帯域が近接していても、通過させたい通信信号のみを通過させることができる。【０００６】
ところで、図１のようなＬＣ並列共振回路を含むフィルタ回路を用いた場合、キャパシタＣ１１のキャパシタンスを高くすることで減衰特性を急峻にできるが、通過帯域の減衰量も増え、挿入損失が大きくなる。一方、インダクタＬ１１のインダクタンスを高くすることで挿入損失を小さくすることができるが、この場合、減衰特性が緩やかになってしまい、３ｄＢ帯域幅が広くなってしまう。このため、図１に示すような従来のフィルタ回路では、使用帯域が近接する通信信号同士を確実に分離できるフィルタを実現することができない。【０００７】
さらに、インダクタＬ１１のインダクタンスを高くするためには、インダクタＬ１１の導体の巻き回数を多くする等、設計変更する必要があり、必然的に回路サイズも大きくなる傾向にあった。このため、インダクタンスに上限がある場合、回路サイズ上、挿入損失をある程度犠牲にしなければならない。【０００８】
斯かる問題に鑑みて、本発明の目的は、挿入損失が低く、急峻な減衰特性を得ることができる小型のＬＣフィルタ回路及び高周波モジュールを提供することにある。
【課題を解決するための手段】
【０００９】
この発明のＬＣフィルタ回路は、第１入出力端子と第２入出力端子とを結ぶ信号ラインに対して、第１端部が接続する第１インダクタと、第２インダクタ、および該第２インダクタに並列接続するキャパシタからなるＬＣ並列回路と、を備える。第１インダクタと第２インダクタは磁界結合するように配置されている。ＬＣ並列回路の第２インダクタとキャパシタとの一方の接続点は接地されている。【００１０】
この構成では、第１インダクタと、ＬＣ並列回路を構成する第２インダクタとが、磁界結合することで、相互インダクタが形成される。これにより、第１インダクタ、第２インダクタ、およびキャパシタの三個の回路素子だけで、第１インダクタ、第２インダクタ、相互インダクタ、およびキャパシタの四個の回路素子からなるフィルタ回路が構成される。したがって、実際に積層体に形成する回路素子数を増加させることなく、１個のインダクタと１個のＬＣ並列回路の組合せだけでは実現できない減衰特性や減衰極を実現できる。【００１１】
また、この発明のＬＣフィルタ回路では、第１インダクタの第１端部と反対側の第２端部は、接地あるいはキャパシタ、インダクタ等の素子を介して接地されていることが好ましい。【００１２】
この構成では、具体的なＬＣフィルタ回路の一例を示している。この構成では、信号ラインとグランドとの間に、第１インダクタが接続され、この第１インダクタにＬＣ並列回路の第２インダクタが磁界結合する回路構成となる。このような回路構成により、特定の周波数帯域を通過帯域とし、当該通過帯域よりも高周波数側および低周波数側が減衰帯域となるフィルタを構成できる。そして、後述のように、各回路素子を適宜設定することで、低周波数側の減衰特性を急傾斜にし、通過帯域の高周波数側に減衰極を有する特性を実現できる。すなわち、通過帯域幅が不要に広くなることを防止し、通過帯域の両端での減衰量を稼ぐことができるフィルタ回路を実現できる。【００１３】
また、この発明のＬＣフィルタ回路では、第２インダクタのインダクタンスは、第１インダクタのインダクタンスよりも大きいことが好ましい。【００１４】
この構成では、上述の特性をより効果的に実現することができる。【００１５】
また、この発明のＬＣフィルタ回路のキャパシタは、第２インダクタの寄生キャパシタであることが好ましい。【００１６】
この構成では、さらにキャパシタも、積層体に実際に形成することなく、回路上に実現できる。これにより、さらなる小型化が可能になる。【００１７】
また、この発明の高周波モジュールは、ＬＣフィルタ回路の構成からなる。高周波モジュールは、複数の誘電体層が積層された積層体と、誘電体層に設けられ第１インダクタ、第２インダクタ及びキャパシタを形成する導電パターンとを備える。第１インダクタを形成する導電パターンと第２インダクタを形成する導電パターンは、積層体の積層方向に沿って、少なくとも一部が対向していることが好ましい。【００１８】
この構成では、上述のＬＣフィルタ回路を形づくる高周波モジュールの具体的構造例を示している。【００１９】
また、この発明の高周波モジュールは、ＬＣフィルタ回路の構成を複数有する。高周波モジュールは、複数の誘電体層が積層された積層体と、誘電体層に設けられ第１インダクタ、第２インダクタ及びキャパシタを形成する導電パターンと、を備える。第１インダクタを形成する導電パターンと第２インダクタを形成する導電パターンは、複数のＬＣフィルタ回路毎に、積層体の積層方向に沿って、少なくとも一部が対向していることが好ましい。【００２０】
この構成では、上述のＬＣフィルタ回路を複数形づくる高周波モジュールの具体的構造例を示している。
【発明の効果】
【００２１】
この発明によれば、挿入損失が低く、急峻な減衰特性を得ることができるＬＣフィルタ回路を簡素な回路構成で且つ小型に形成することができる。
【図面の簡単な説明】
【００２２】
【図１】特許文献１に用いられるＬＣフィルタ回路の回路図である。
【図２】第１の実施形態に係るＬＣフィルタ回路１の回路図である。
【図３】第１の実施形態に係るＬＣフィルタ回路１および従来のＬＣフィルタ回路の伝送特性図である。
【図４】第１の実施形態に係るＬＣフィルタ回路１０の相互インダクタンスＭを考慮した等価回路図である。
【図５】第２の実施形態に係るＬＣフィルタ回路１Ａの回路図である。
【図６】第２の実施形態に係るＬＣフィルタ回路１Ａの伝送特性図である。
【図７】第２の実施形態に係るＬＣフィルタ回路１Ａを備えた高周波モジュールの一部の積み図である。
【図８】第２の実施形態に係るＬＣフィルタ回路１Ａを備えた高周波モジュールの一部の積み図である。
【図９】第２の実施形態に係るＬＣフィルタ回路１Ａを備えた高周波モジュールの一部の積み図である。
【発明を実施するための形態】
【００２３】
本発明の第１の実施形態に係るフィルタ回路について、図を参照して説明する。図２は、第１の実施形態に係るＬＣフィルタ回路１の回路図である。
【００２４】
ＬＣフィルタ回路１は、第１入出力端子Ｐ１と第２入出力端子Ｐ２とを備える。第１入出力端子Ｐ１と第２入出力端子Ｐ２は信号ライン１００で接続されている。第１インダクタ１０１は、第１端が信号ライン１００に接続し、第１端と反対側の第２端がグランドに接続されている（接地されている）。第１インダクタ１０１のインダクタンスはＬ１である。
【００２５】
第２インダクタ１０２の第１端とキャパシタ１０３の第１端は接続されており、第２インダクタ１０２の第２端とキャパシタ１０３の第２端は接続されている。これにより、第２インダクタ１０２とキャパシタ１０３とによるＬＣ並列回路１０が構成される。ＬＣ並列回路１０の第２インダクタ１０２とキャパシタ１０３の第２端同士の接続点は、グランドに接続されている。第２インダクタ１０２のインダクタンスはＬ２であり、キャパシタ１０３のキャパシタンスはＣ１である。
【００２６】
第１インダクタ１０１と第２インダクタ１０２とは、後述する積層体内の構造によって、磁界結合するように配置されている。これにより、第１インダクタ１０１と第２インダクタ１０２との間に、相互インダクタンスＭが発生する。この際、第１インダクタ１０１と第２インダクタ１０２は、磁界結合により、それぞれのインダクタに対して相互インダクタンスが−Ｍで作用するように、配置されている。
【００２７】
このような構成からなるＬＣフィルタ回路１は、次に示すような伝送特性（通過特性（Ｓ（２，１）および反射特性Ｓ（１，１））を有する。図３（Ａ）は第１の実施形態に係るＬＣフィルタ回路１の伝送特性図であり、図３（Ｂ）は図２に示した従来のＬＣフィルタ回路の伝送特性図である。なお、図３（Ａ），図３（Ｂ）はシミュレーション結果であり、２．５ＧＨｚが通過帯域の中心周波数となるように、設定されている。
【００２８】
具体的な素子値の設定としては、次のような設定が用いられている。
図３（Ａ）は第１、第２入出力端子Ｐ１，Ｐ２が５０Ω終端に設定されており、第１インダクタ１０１のインダクタンスＬ１は１．０ｎＨ、第２インダクタ１０２のインダクタンスＬ２は８．０ｎＨに設定されており、第１、第２インダクタ１０１，１０２の内部抵抗は１０Ωに設定されている。また、キャパシタ１０３のキャパシタンスＣ１は０．５ｐＦに設定されており、インダクタ１０２とキャパシタ１０３とから構成される並列回路の内部抵抗は１０Ωに設定されている。また、図３（Ｂ）は、インダクタンスは１ｎＨに設定されており、キャパシタンスは６．０ｐＦに設定されている。
【００２９】
本実施形態の構成を用いれば、図３（Ａ）に示すように、通過帯域の周波数幅を狭くでき、通過帯域の低周波数側と高周波数側とで急峻な減衰特性を実現することができる。特に、高周波側には、減衰極を形成することができる。そして、この構成では、３ｄＢ帯域幅は６４０ＭＨｚである。ここで、３ｄＢ帯域幅とは、通過損失が最も小さな周波数の減衰量を基準として、−３ｄＢの減衰量となる周波数範囲を示す。また、挿入損失ＩＬは０．５６ｄＢである。
【００３０】
一方、従来の構成を用いた場合、図３（Ｂ）に示すように、通過帯域の周波数幅が広くなり、通過帯域の低周波数側と高周波数側との両方が緩やかな減衰特性となる。そして、この従来構成では、３ｄＢ帯域幅は１９８０ＭＨｚであり、挿入損失は１．５３ｄＢである。
【００３１】
このように、本実施形態の構成を用いれば、通過帯域を狭帯域として通過帯域の低周波数側と高周波数側とで急峻な減衰特性が得られ、且つ、挿入損失の小さなＬＣフィルタ回路を実現することができる。すなわち、伝送特性に優れたＬＣフィルタ回路を実現することができる。特に、高周波数側の減衰極を、当該ＬＣフィルタ回路が実装される通信モジュールで送受信する、隣接周波数を利用する他の通信信号の周波数帯域と略一致するように設定すれば、２種の通信信号を送受信する送受信回路間でのアイソレーションも十分に確保することができる。
【００３２】
これは、本実施形態のＬＣフィルタ回路１が次に示す等価回路と同等の回路構成になることから実現できるものと考えられる。ＬＣフィルタ回路１は、第１インダクタ１０１と第２インダクタ１０２との電磁界結合により、図４に示す等価回路のように見なすことができる。図４は、第１の実施形態に係るＬＣフィルタ回路１の相互インダクタンスＭを考慮した等価回路図である。
【００３３】
等価回路としてのＬＣフィルタ回路１は、信号ラインに、インダクタンス（Ｌ１−Ｍ）からなるインダクタ１１１の第１端が接続される。このインダクタ１１１の第２端には、インダクタンスＭからなるインダクタ１１３の第１端と、インダクタンス（Ｌ２−Ｍ）からなるインダクタ１１２の第１端が接続されている。インダクタ１１２の第２端には、キャパシタンスＣ１からなるキャパシタ１０３の第１端が接続されている。インダクタ１１３の第２端と、キャパシタ１０３の第２端とは、グランドに接続されている。これにより、インダクタンス（Ｌ２−Ｍ）のインダクタ１１２およびキャパシタ１０３のＬＣ直列回路と、インダクタンスＭのインダクタ１１３との並列回路が構成される。
【００３４】
このような回路構成では、通過帯域の低周波数側では、第１インダクタ１０１と第２インダクタ１０２との磁界結合が弱く、信号ラインに直接接続する第１インダクタが、ＬＣフィルタ回路１の伝送特性に大きく寄与する。そして、低周波数であること、第１インダクタンスＬ１が第２インダクタンスＬ２よりも小さく、且つ小さい値であることから、信号ライン１００から第１インダクタ１０１を介してグランドへ接続される回路のインピーダンスも比較的小さい。このため、信号ライン１００を伝送される信号が、第１インダクタ１０１を介してグランドへ流れやすい特性となる。これにより、通過帯域の低周波数側に所定の減衰量および減衰特性を有する減衰域が形成される。
【００３５】
次に、通過帯域では、相互インダクタンスＭの存在を考慮する必要があり、相互インダクタンスＭのインダクタ１１３と、インダクタンス（Ｌ２−Ｍ）のインダクタンス１１２およびキャパシタンスＣ１のキャパシタ１０３の並列共振回路が、ＬＣフィルタ回路１の伝送特性に大きく寄与する。並列共振回路の共振周波数では、並列回路のインピーダンスは最大となる。このため、通過帯域では、信号ライン１００からグランド側を見ると、インダクタンス（Ｌ１−Ｍ）のインダクタ１１１と大きなインピーダンスを有する並列共振回路とが接続されていると見なすことができる。これにより、通過帯域では、この共振周波数に応じた周波数帯域で、信号ライン１００からグランド側に大きなインピーダンスが接続されていると見なせ、通信信号は、減衰されることなく第１、第２入出力端子間で伝送される。さらに、相互インダクタンスＭは、導体損失がないので、並列共振回路のＱ値が非常に高い。したがって、狭帯域かつ通過帯域内の減衰が少ないフィルタの実現が可能になる。
【００３６】
次に、通過帯域よりも高周波数側では、相互インダクタンスＭの存在を考慮する必要があり、インダクタンス（Ｌ１−Ｍ）のインダクタ１１１、インダクタンス（Ｌ２−Ｍ）のインダクタ１１２、およびキャパシタンスＣ１のキャパシタからなる直列共振回路が、ＬＣフィルタ回路１の伝送特性に大きく寄与する。直列共振回路の共振周波数では、インピーダンスが最小となり、共振周波数では、通信信号はグランドへ殆ど流れることになる。したがって、第１、第２入出力端子間では、通信信号は殆ど伝送されない。この共振周波数を、通過帯域の高周波数側の近傍、特に、隣接する他の通信信号の周波数と略一致するように設定することで、高周波数側の減衰特性を向上させることができる。
【００３７】
そして、このように、ＬＣフィルタ回路１を、上述のような回路構成で実現することで、第１インダクタ１０１、第２インダクタ１０２、キャパシタ１０３の三個の回路素子から、インダクタ１１１、インダクタ１１２，１１３、キャパシタ１０３の四個の回路素子による回路を実現することができる。すなわち、積層体に三個の回路素子を形成するだけで、四個の回路素子で構成されるＬＣフィルタ回路１０を実現することができる。これにより、四個の回路素子を積層体に形成する場合よりも、小型化が可能である。
【００３８】
以上のように、本実施形態の構成を用いることで、通過帯域が狭く、減衰特性に優れ、挿入損失の低い、ＬＣフィルタ回路を、小型に実現することができる。
【００３９】
次に、本発明の第２の実施形態に係るＬＣフィルタ回路について、図を参照して説明する。図５は、第２の実施形態のＬＣフィルタ回路１Ａの回路図である。本実施形態のＬＣフィルタ回路１Ａは、第１の実施形態に示した、相互インダクタンスを利用したＬＣフィルタ回路１を２個備えた構成からなる。
【００４０】
第１入出力端子Ｐ１と第２入出力端子Ｐ２との間には、第１入出力端子Ｐ１側から、キャパシタ１０５、インダクタ１０４、キャパシタ１０６が直列接続されている。
【００４１】
キャパシタ１０５とインダクタ１０４との接続点は、インダクタ１０１Ａ、キャパシタ２００を介してグランドに接続されている。インダクタ１０２Ａは、インダクタ１０１Ａと磁界結合して相互インダクタンスＭ１を生じるように形成、配置されている。この際、インダクタ１０１Ａとインダクタ１０２Ａは、磁界結合により、それぞれのインダクタに対して相互インダクタンスが−Ｍ１で作用するように、配置されている。キャパシタ１０３Ａの第１端は、インダクタ１０２Ａの第１端に接続し、キャパシタ１０３Ａの第２端は、インダクタ１０２Ａの第２端に接続している。これにより、インダクタ１０２Ａとキャパシタ１０３Ａとの並列回路が構成される。インダクタ１０２Ａおよびキャパシタ１０３Ａの各第２端は、キャパシタ２００を介してグランドに接続されている。
【００４２】
インダクタ１０４とキャパシタ１０６との接続点は、インダクタ１０１Ｂ、キャパシタ２００を介してグランドに接続されている。インダクタ１０２Ｂは、インダクタ１０１Ｂと磁界結合して相互インダクタンスＭ２を生じるように形成、配置されている。この際、インダクタ１０１Ｂとインダクタ１０２Ｂは、磁界結合により、それぞれのインダクタに対して相互インダクタンスが−Ｍ２で作用するように、配置されている。キャパシタ１０３Ｂの第１端は、インダクタ１０２Ｂの第１端に接続し、キャパシタ１０３Ｂの第２端は、インダクタ１０２Ｂの第２端に接続している。これにより、インダクタ１０２Ｂとキャパシタ１０３Ｂとの並列回路が構成される。インダクタ１０２Ｂおよびキャパシタ１０３Ｂの各第２端は、キャパシタ２００を介してグランドに接続されている。
【００４３】
ここで、インダクタ１０１Ａ，１０１Ｂが上述の第１インダクタに相当し、インダクタ１０２Ａ，１０２Ｂが上述の第２インダクタに相当する。
【００４４】
このような構成からなるＬＣフィルタ回路１Ａは、次に示すような伝送特性（通過特性（Ｓ（２，１）および反射特性Ｓ（１，１））を有する。図６は第２の実施形態に係るＬＣフィルタ回路１Ａの伝送特性図である。なお、図６は実験結果であり、２．４ＧＨｚ付近が通過帯域の中心周波数となるように、設定されている。
【００４５】
図６に示すように、本実施形態の構成からなるＬＣフィルタ回路１Ａを用いることで、挿入損失を悪化させることなく、減衰帯域の減衰量が大きなＬＣフィルタ回路を実現することができる。特に、図５のような回路構成にすることで、通過帯域の低周波数側と高周波数側の双方に減衰極が形成される。したがって、当該減衰極を、利用周波数帯域が隣接する複数の通信信号の周波数帯域に略一致するように設定すれば、複数の通信信号の回路間のアイソレーションをより高く確保できる高周波フロントエンド回路を実現できる。
【００４６】
このようなＬＣフィルタ回路１Ａを備える高周波モジュールは、上述のように積層体によって実現することができ、各インダクタおよびキャパシタは次に示すような形状で形成するとよい。
【００４７】
図７、図８、図９は、第２の実施形態に係るＬＣフィルタ回路１Ａを備えた高周波モジュールの一部の積み図である。図７及び図８では、図５に示すインダクタ１０１Ａ，１０１Ｂ，１０２Ａ，１０２Ｂのみ示している。図９では、図５に示すキャパシタ２００のみを示している。
【００４８】
図７（Ａ）から図７（Ｄ）に示す各誘電体層では、インダクタ１０１Ａ，１０１Ｂを構成する開ループ状の電極パターンは、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。各層の電極パターンは、これらをビア電極で積層方向に接続することで、積層方向を軸方向とするスパイラル形状になるように、形成されている。インダクタ１０１Ａ，１０１Ｂは、図７（Ｄ）に示す誘電体層から図９に示すキャパシタ２００の電極パターンを介してグランド電位に接続されている。
【００４９】
図８（Ａ）から図８（Ｄ）に示す各誘電体層では、インダクタ１０２Ａ，１０２Ｂを構成する開ループ状の電極パターンは、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。各層の電極パターンは、これらをビア電極で積層方向に接続することで、積層方向を軸方向とするスパイラル形状になるように、形成されている。インダクタ１０２Ａ，１０２Ｂは、図８（Ｄ）に示す誘電体層から図９に示すキャパシタ２００の電極パターンを介してグランド電位に接続されている。
【００５０】
図９に示す各誘電体層には、平面状の電極パターン２００Ａと内層グランド電極ＧＮＤとが対向するように形成されている。この構成によって、キャパシタ２００が形成される。
【００５１】
この際、インダクタ１０１Ａを構成する電極パターンは、インダクタ１０２Ａを構成する電極パターンに対して、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。インダクタ１０１Ａを構成する電極パターンとインダクタ１０２Ａを構成する電極パターンとの重なる面積、および電極パターン間の積層方向の距離を変えることで、インダクタ１０１Ａとインダクタ１０２Ａ間で生ずる相互インダクタＭ１の値を適宜に調整でき、必要に応じてＬＣフィルタ１Ａの特性を調整できる。
【００５２】
同様に、インダクタ１０１Ｂを構成する電極パターンは、インダクタ１０２Ｂを構成する電極パターンに対して、電極パターン同士が積層方向に少なくとも部分的に重なり合うようにして形成されている。インダクタ１０１Ｂを構成する電極パターンとインダクタ１０２Ｂを構成する電極パターンとの重なる面積、および電極パターン間の積層方向の距離を変えることで、インダクタ１０１Ｂとインダクタ１０２Ｂ間で生ずる相互インダクタＭ１の値を適宜に調整でき、必要に応じてＬＣフィルタ１Ａの特性を調整できる。
【００５３】
さらに、図５に示すキャパシタ１０３Ａは、インダクタ１０２Ａの電極パターンと、キャパシタ２００の電極パターン２００Ａとが積層方向に沿って重なっていることによって生じる寄生キャパシタによって実現される。また、図５に示すキャパシタ１０３Ｂは、インダクタ１０２Ｂの電極パターンと、キャパシタ２００の電極パターン２００Ａとが積層方向に沿って重なっていることによって生じる寄生キャパシタによって実現される。この重ね合わせる面積と、重ね合わさる電極間の誘電体層の層数によって、ＬＣフィルタ回路１Ａとして必要なキャパシタンスを得ることができる。
【００５４】
ここで、上述のように、キャパシタンスが大きいと挿入損失が大きくなるため、本実施形態のＬＣフィルタ回路１Ａでは、必要最小限で所定範囲のキャパシタンスが得られればよい。したがって、図７、図８、図９に示す電極パターンの構成を用いて、インダクタ１０２Ａ，１０２Ｂとキャパシタ２００との間に生じる寄生キャパシタでキャパシタ１０３Ａ，１０３Ｂを実現すれば、キャパシタ１０３Ａ，１０３Ｂのキャパシタンスを必要最小限にし、且つ、挿入損失改善用にインダクタ１０２Ａ，１０２Ｂのインダクタンスを大きくするという、本実施形態の構成に必要な電極構造を、小型に実現することができる。
【００５５】
また、上述の説明に示すように、本実施形態のＬＣフィルタ回路を備えた高周波モジュールは、ＬＴＣＣ（Low Temperature Co-fired Ceramics）に内層することができるため、同じ狭帯域の通過特性が実現可能なＳＡＷフィルタを別体で備え、当該ＳＡＷフィルタを積層体の天面に実装する形状の高周波モジュールよりも小型化することができる。
【００５６】
なお、上述の第２の実施形態では、第１の実施形態に示したＬＣフィルタ回路を２個備えた例を示したが、三個以上であってもよい。
【００５７】
また、上述の実施形態に示したインダクタンスやキャパシタンスは、本実施形態の構成を実現するための一例であり、ＬＣフィルタ回路として上述のような本願発明に特徴的な特性が得られるように、インダクタンスやキャパシタンスを他の値に適宜設定することも可能である。
【符号の説明】
【００５８】
１，１Ａ：ＬＣフィルタ回路、１０、１０Ａ，１０Ｂ：ＬＣ並列回路、１００：信号ライン、
１０１：第１インダクタ、１０２：第２インダクタ、１０３，１０３Ａ，１０３Ｂ，２００：キャパシタ、
１０１Ａ，１０１Ｂ，１０２Ａ，１０２Ｂ，１０４：インダクタ、
【図１】
2013069498.tif 000003
【図２】
2013069498.tif 000004
【図３】
2013069498.tif 000005
【図４】
2013069498.tif 000006
【図５】
2013069498.tif 000007
【図６】
2013069498.tif 000008
【図７】
2013069498.tif 000009
【図８】
2013069498.tif 000010
【図９】
2013069498.tif 000011
【国際調査報告】
2013069498.tif 000012
2013069498.tif 000013
2013069498.tif 000014
2013069498.tif 000015