(57)【要約】  保持容量素子がリペアされても容量減少を抑制でき省面積対応可能な表示装置を提供する。表示装置の有する保持容量素子（２３）は、電源線（１６）に接続されＧＭ電極層（１１１）に設けられた第１容量電極（２３Ａ１）及び配線（１１１Ｌ）に接続されＳＤ電極層（１１２）に設けられた第２容量電極（２３Ａ２）を有する容量素子（２３Ａ）と、ＧＭ電極層（１１１）に設けられた第１予備容量電極（２３Ｐ１）及び電源線（１６）に接続されＳＤ電極層（１１２）に設けられた第２予備容量電極（２３Ｐ２）を有する予備容量素子（２３Ｐ）と、第２容量電極（２３Ａ２）と配線（１１１Ｌ）との接続を切断し得る切断可能部（２３Ｄ）と、第１予備容量電極（２３Ｐ１）と配線（１１１Ｌ）とを接続し得る接続可能部（２３Ｃ）とを含み、切断可能部（２３Ｄ）と接続可能部（２３Ｃ）とは積層方向において重畳する。
2013001564.tif 000002
【特許請求の範囲】
【請求項１】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、
前記駆動回路層は、積層方向において対向するよう配置された第１電極層及び第２電極層と、前記第１電極層と前記第２電極層との間に介在された絶縁層とを有する平行平板型の容量部を備え、
前記容量部は、
第１の配線に電気的に接続され、前記第１電極層に設けられた第１容量電極と、第２の配線に電気的に接続され、積層方向において前記第１容量電極と対向するよう前記第２電極層に設けられた第２容量電極とで構成された容量素子と、
前記第１電極層に設けられた第１予備容量電極と、前記第１の配線に電気的に接続され、積層方向において前記第１予備容量電極と対向するよう前記第２電極層に設けられた第２予備容量電極とで構成された予備容量素子と、
前記第２容量電極と前記第２の配線との電気的接続を切断し得る切断可能部と、
前記第１予備容量電極と前記第２の配線とを電気的に接続し得る接続可能部とを含み、
前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられている
表示装置。
【請求項２】
前記切断可能部は、前記第２容量電極と前記第２の配線とを接続する配線上に設けられ、レーザー照射されることにより、前記第２容量電極と前記第２の配線との接続を溶断し得る形状を有し、
前記接続可能部は、前記第１予備容量電極から前記切断可能部に重畳する位置まで延設された接続用配線を有し、レーザー照射されることにより、前記接続用配線と前記第２容量電極から切断された前記第２の配線とを溶接し得る形状を有する
請求項１に記載の表示装置。
【請求項３】
前記接続用配線は、前記切断可能部の上方に、積層方向に平行な端面を有する
請求項２に記載の表示装置。
【請求項４】
前記容量部は、２個の前記容量素子と、１個の前記予備容量素子とを含む
請求項１に記載の表示装置。
【請求項５】
前記第２予備容量電極は、前記絶縁層に設けられたコンタクトホールを介して前記第１の配線と電気的に接続されている
請求項１に記載の表示装置。
【請求項６】
前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、
前記駆動回路層は、
ゲート電極と前記容量素子の一方の端子とが接続され、前記ゲート電極に前記保持電圧が印加されることにより、前記保持電圧をソース電極−ドレイン電極間電流である信号電流に変換する駆動トランジスタを備え、
前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備える
請求項１に記載の表示装置。
【請求項７】
前記第１電極層及び前記第２電極層の一方は、前記駆動トランジスタのソース・ドレイン電極層及びゲート電極層の一方に設けられ、前記第１電極層及び前記第２電極層の他方は、前記駆動トランジスタのソース・ドレイン電極層及びゲート電極層の他方に設けられている
請求項６に記載の表示装置。
【請求項８】
表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置の製造方法であって、
積層方向において対向するよう配置された第１電極層及び第２電極層と、前記第１電極層と前記第２電極層との間に介在された絶縁層とを有する平行平板型の容量部を備え、該容量部は、第１の配線に電気的に接続され前記第１電極層に設けられた第１容量電極と、第２の配線に電気的に接続され積層方向において前記第１容量電極と対向するよう前記第２電極層に設けられた第２容量電極とを有する容量素子と、前記第１電極層に設けられた第１予備容量電極と、前記第１の配線に電気的に接続され積層方向において前記第１予備容量電極と対向するよう前記第２電極層に設けられた第２予備容量電極とを有する予備容量素子と、前記第２容量電極と前記第２の配線との電気的接続を切断し得る切断可能部と、前記第１予備容量電極と前記第２の配線とを電気的に接続し得る接続可能部とを含み、前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられている駆動回路層を形成する駆動回路形成ステップと、
前記表示素子層を形成する表示素子形成ステップと、
前記駆動回路形成ステップにて形成された前記容量素子を検査する検査ステップと、
前記検査ステップにて、前記容量素子が不良であると判断された前記容量部について、前記切断可能部で切断し、前記接続可能部で接続する修復ステップとを含む
表示装置の製造方法。
【請求項９】
前記修復ステップでは、前記切断可能部及び前記接続可能部に同時にレーザー照射を行う
請求項８に記載の表示装置の製造方法。
【請求項１０】
前記修復ステップの後、前記接続可能部に低抵抗の金属材料を補填して、前記接続可能部による接続を強化する補強ステップを含む
請求項９に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に修正可能な画素構造を有する表示装置及びその製造方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた画像表示装置として、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子と記す。）を用いた有機ＥＬディスプレイが知られている。この有機ＥＬディスプレイは、視野角特性が良好で、消費電力が少ないという利点を有するため、次世代のＦＰＤ（Ｆｌａｔ  Ｐａｎａｌ  Ｄｉｓｐｌａｙ）候補として注目されている。【０００３】
通常、画素を構成する有機ＥＬ素子はマトリクス状に配置される。例えば、アクティブマトリクス型の有機ＥＬディスプレイでは、複数の走査線と複数のデータ線との交点に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が設けられ、このＴＦＴに保持容量素子（コンデンサ）及び駆動トランジスタのゲートが接続されている。そして、選択した走査線を通じてこのＴＦＴをオンさせ、データ線からのデータ信号を駆動トランジスタ及び保持容量素子に入力し、その駆動トランジスタ及び保持容量素子によって有機ＥＬ素子の発光タイミングを制御する。この画素駆動回路の構成により、アクティブマトリクス型の有機ＥＬディスプレイでは、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、デューティ比が上がってもディスプレイの輝度減少を招くようなことはない。しかしながら、アクティブマトリクス型の有機ＥＬディスプレイに代表されるように、発光画素の駆動回路構成が複雑になるほど、また、発光画素数が増加するほど、微細加工を必要とする製造工程において、回路素子や配線の短絡や開放といった電気的な不具合が発生してしまう。【０００４】
特に、有機ＥＬパネルでは、画素駆動回路を構成する保持容量素子の素子面積が相対的に広い。従って、この保持容量素子は、電極間に存在するパーティクルなどの影響を受けやすく、ショート不良を発生させることにより画素不良率を高くする要因となっている。【０００５】
このショート不良の保持容量素子を、レーザー照射や電流供給により他の正常部位と切断することで、当該ショート不良を解消することができる。しかも、不良の保持容量素子の切り離しによる容量低下が画素特性を変えてしまうことを回避するため、予備の保持容量素子が配置された画素回路が提案されている。【０００６】
図１２は、特許文献１に記載された液晶表示装置の画面の一部分の回路図である。同図には、複数の画素がマトリクス配置された表示部の回路構成が表されている。この表示部は、画素行ごとに配置された走査線５０１及び容量線５０２と、画素列ごとに配置された信号線５０３とを有する。各画素は、画素ＴＦＴ５０４と、互いに並列接続された保持容量素子５０５ａ及び５０５ｂ（５０５ａと５０５ｂとはほぼ同じ容量値である）と、画素電極５２０と、対向電極５０６と、液晶素子５０７とを備え、さらに、保持容量素子５０５ａ及び５０５ｂと併設して修復用の保持容量素子５０８が配置されている。保持容量素子５０８は、保持容量素子５０５ａ（あるいは５０５ｂ）とほぼ同じ容量値となるように配置されており、通常は画素電極５２０とは分離されている。【０００７】
上記構成において、例えば、図１２に記載された中央の画素のように、保持容量素子５０５ｂが、製造工程のダストによりショートした場合、そのままでは画素電極５２０は容量線５０２と直結され、液晶素子５０７に電圧が印加されず画素欠陥となってしまう。そこで切断可能部５１０ではレーザー照射による切断を行ない、接続可能部５１１ではレーザーコンタクトを実行する。接続可能部５１１では、層間絶縁膜を介して対向する２種の配線が重畳されており、当該重畳部へのレーザー照射により２種の配線が接続される。これにより、保持容量素子５０５ｂにショート不良があっても、保持容量素子５０５ｂを切り離し、修復用の保持容量素子５０８を接続することが可能となる。【０００８】
上記切断可能部５１０及び接続可能部５１１の構成及びこれらへのレーザー照射により、画素回路を構成する保持容量素子の一部にショート不良があっても、リペア後の画素の保持容量を減少させずに、当該画素を正常化させることが可能となる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１５５４９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に開示されたリペア可能な表示装置では、修復用の保持容量素子を画素回路内に設け、さらに、当該保持容量素子を接続するための接続可能部と、ショート不良の保持容量素子を切断するための接続可能部とを別個に設けるスペースを確保する必要がある。つまり、レーザー照射により周辺の回路素子及び配線が損傷を受けないよう、接続のためのレーザー照射領域と切断のためのレーザー照射領域とを独立に確保する必要がある。このため、表示部の高精細化を実現するための画素回路の省面積化が困難となる。【００１１】
また、導通箇所の切断及び絶縁箇所の接続という２種類の異なるリペア工程を要するので、製造工数がかかるといった課題を有する。【００１２】
本発明は、上記の課題に鑑みてなされたものであり、保持容量素子がリペアされても容量減少を抑制でき、リペア工数が簡略化された省面積対応可能な表示装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された第１電極層及び第２電極層と、前記第１電極層と前記第２電極層との間に介在された絶縁層とを有する平行平板型の容量部を備え、前記容量部は、第１の配線に電気的に接続され、前記第１電極層に設けられた第１容量電極と、第２の配線に電気的に接続され、積層方向において前記第１容量電極と対向するよう前記第２電極層に設けられた第２容量電極とで構成された容量素子と、前記第１電極層に設けられた第１予備容量電極と、前記第１の配線に電気的に接続され、積層方向において前記第１予備容量電極と対向するよう前記第２電極層に設けられた第２予備容量電極とで構成された予備容量素子と、前記第２容量電極と前記第２の配線との電気的接続を切断し得る切断可能部と、前記第１予備容量電極と前記第２の配線とを電気的に接続し得る接続可能部とを含み、前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられていることを特徴とする。
【発明の効果】
【００１４】
本発明の表示装置及びその製造方法によれば、不良が発生している一部の保持容量素子の接続部にレーザーを照射することにより、不良の容量素子を画素回路から切断すると同時に、予備の容量素子を画素回路に接続できる。即ち、１箇所のレーザー加工で、不良容量素子の切断と予備容量素子の接続が可能となり、加工領域及び加工工数を低減できるので、保持容量を確保しつつ、製造工程の簡略化及び省面積化が可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。
【図２】図２は、本発明の実施の形態に係る発光画素の主要な回路構成図の一例である。
【図３Ａ】図３Ａは、実施の形態１に係るリペア不要の発光画素が有する保持容量素子の電極構成を表す上面透視図である。
【図３Ｂ】図３Ｂは、実施の形態１に係るリペア後の発光画素が有する保持容量素子の電極構成の第１例を表す上面透視図である。
【図３Ｃ】図３Ｃは、実施の形態１に係るリペア後の発光画素が有する保持容量素子の電極構成の第２例を表す上面透視図である。
【図４Ａ】図４Ａは、実施の形態１に係るリペア不要の発光画素が有する保持容量素子の等価回路図である。
【図４Ｂ】図４Ｂは、実施の形態１に係るリペア後の発光画素が有する保持容量素子の第１例を表す等価回路図である。
【図４Ｃ】図４Ｃは、実施の形態１に係るリペア後の発光画素が有する保持容量素子の第２例を表す等価回路図である。
【図５】図５は、レーザー照射により形状変化する電極層を表す概略断面図である。
【図６】図６は、レーザー照射による容量電極及び配線の再構成を表す容量接続部の斜視図である。
【図７】図７は、レーザー照射により形状変化する電極層の変形例を表す概略断面図である。
【図８】図８は、本発明の実施の形態２に係る表示装置の製造方法を示す動作フローチャートである。
【図９Ａ】図９Ａは、実施の形態３に係る表示装置が有する発光画素の回路構成図である。
【図９Ｂ】図９Ｂは、実施の形態３に係る表示装置が有する発光画素のレイアウト図である。
【図１０Ａ】図１０Ａは、実施の形態４に係る表示装置が有する発光画素の回路構成図である。
【図１０Ｂ】図１０Ｂは、実施の形態４に係る表示装置が有する発光画素のレイアウト図である。
【図１１】図１１は、本発明の画像表示装置を内蔵した薄型フラットＴＶの外観図である。
【図１２】図１２は、特許文献１に記載された液晶表示装置の画面の一部分の回路図である。
【発明を実施するための形態】
【００１６】
本発明の一態様に係る表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列された表示装置であって、前記駆動回路層は、積層方向において対向するよう配置された第１電極層及び第２電極層と、前記第１電極層と前記第２電極層との間に介在された絶縁層とを有する平行平板型の容量部を備え、前記容量部は、第１の配線に電気的に接続され、前記第１電極層に設けられた第１容量電極と、第２の配線に電気的に接続され、積層方向において前記第１容量電極と対向するよう前記第２電極層に設けられた第２容量電極とで構成された容量素子と、前記第１電極層に設けられた第１予備容量電極と、前記第１の配線に電気的に接続され、積層方向において前記第１予備容量電極と対向するよう前記第２電極層に設けられた第２予備容量電極とで構成された予備容量素子と、前記第２容量電極と前記第２の配線との電気的接続を切断し得る切断可能部と、前記第１予備容量電極と前記第２の配線とを電気的に接続し得る接続可能部とを含み、前記切断可能部と前記接続可能部とは、積層方向において重畳する位置に設けられていることを特徴とする。
【００１７】
容量素子に不良が発見され、当該容量素子から予備容量素子に電気的接続を変更するようなリペアを行う際、本発明では、切断可能部と接続可能部とが、積層方向において重畳する位置に設けられているので、１箇所の加工で容量素子の切断及び予備容量素子の接続を行うことができる。よって、加工領域の面積を最小限に抑えることができ、また、リペア加工工数が低減されるので、保持容量を確保しつつ製造工程の簡略化及び省面積化が可能となる。
【００１８】
また、本発明の一態様に係る表示装置において、前記切断可能部は、前記第２容量電極と前記第２の配線とを接続する配線上に設けられ、レーザー照射されることにより、前記第２容量電極と前記第２の配線との接続を溶断し得る形状を有し、前記接続可能部は、前記第１予備容量電極から前記切断可能部に重畳する位置まで延設された接続用配線を有し、レーザー照射されることにより、前記接続用配線と前記第２容量電極から切断された前記第２の配線とを溶接し得る形状を有することが好ましい。
【００１９】
これにより、切断可能部及び接続可能部に対し、１回のレーザー照射で切断可能部の切断及び接続可能部の接続が可能となる。また、第１予備容量電極から延設された接続用配線と容量電極同士を接続する第２の配線とに対してレーザー照射されるので、予備容量電極及び容量電極にはレーザー照射による損傷を与えることなく、高精度なリペア加工を実現できる。
【００２０】
また、本発明の一態様に係る表示装置において、前記接続用配線は、前記切断可能部の上方に、積層方向に平行な端面を有することが好ましい。
【００２１】
これにより、接続用配線の端部がレーザー照射されて溶融した場合、第２の配線との溶接部となる接続用配線の端面の面積が確保されるので、第１予備容量電極と第２の配線とを、当該接続用配線を介して確実に溶接することが可能となる。
【００２２】
また、本発明の一態様に係る表示装置において、前記容量部は、２個の前記容量素子と、１個の前記予備容量素子とを含んでもよい。
【００２３】
これにより、１個の容量素子と１個の予備容量素子とを含む容量部と比較して、予備容量素子の静電容量を半減させることが可能となる。よって、予備容量素子の面積をほぼ半減させることができ、省面積化に貢献できる。
【００２４】
また、本発明の一態様に係る表示装置において、前記第２予備容量電極は、前記絶縁層に設けられたコンタクトホールを介して前記第１の配線と電気的に接続されていてもよい。
【００２５】
これにより、予備容量素子は、容量素子と比較して電極層が反転された形で周辺回路及び配線に接続されるので、例えば、電極層反転を有する配線に対して容量素子及び予備容量素子を接続させる場合には、配線レイアウトを簡略化できる。
【００２６】
また、本発明の一態様に係る表示装置において、前記容量素子は、前記表示画素ごとに与えられた信号電圧に応じた電圧を保持電圧として保持する保持容量素子であり、前記駆動回路層は、ゲート電極と前記容量素子の一方の端子とが接続され、前記ゲート電極に前記保持電圧が印加されることにより、前記保持電圧をソース電極−ドレイン電極間電流である信号電流に変換する駆動トランジスタを備え、前記表示素子層は、前記信号電流が流れることにより発光する発光素子を備えてもよい。
【００２７】
これにより、信号電圧を印加するタイミングと発光タイミングとを独立に制御可能なアクティブマトリクス型の表示装置に適用できる。
【００２８】
また、本発明の一態様に係る表示装置において、前記第１電極層及び前記第２電極層の一方は、前記駆動トランジスタのソース・ドレイン電極層及びゲート電極層の一方に設けられ、前記第１電極層及び前記第２電極層の他方は、前記駆動トランジスタのソース・ドレイン電極層及びゲート電極層の他方に設けられていることが好ましい。
【００２９】
これにより、本発明に係る表示装置が有する平行平板型の容量部を構成するにあたり、別途、電極層を積層する必要がなく、既存の構成要素である駆動トランジスタに使用されるソース・ドレイン電極層及びゲート電極層が利用されるので、画素回路の省面積化及び製造工程の簡素化に貢献できる。
【００３０】
また、本発明は、このような特徴的な手段を備える表示装置として実現することができるだけでなく、表示装置に含まれる特徴的な手段をステップとする表示装置の製造方法として実現することができる。
【００３１】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施の形態および各図面において、同じ構成要素には同じ符号を付し説明する。また、以下では、上面発光方式の陽極（アノード）を下面に、また、陰極（カソード）を上面とする有機ＥＬ素子からなる表示装置を例に説明するが、これに限られない。
【００３２】
（実施の形態１）
本実施の形態における表示装置は、表示素子層と該表示素子層を駆動する駆動回路層とが積層された複数の表示画素が二次元状に配列されている。駆動回路層は、積層方向において対向するよう配置された第１電極層及び第２電極層と、第１電極層と第２電極層との間に介在された絶縁層とを有する平行平板型の容量部を備える。容量部は、第１の配線に電気的に接続され第１電極層に設けられた第１容量電極と、第２の配線に電気的に接続され第２電極層に設けられた第２容量電極とで構成された容量素子、第１電極層に設けられた第１予備容量電極と第１の配線に電気的に接続され第２電極層に設けられた第２予備容量電極とで構成された予備容量素子、第２容量電極と第２の配線との電気的接続を切断し得る切断可能部、ならびに、第１予備容量電極と第２の配線とを電気的に接続し得る接続可能部を有する。また、切断可能部と接続可能部とは、積層方向において重畳する位置に設けられている。これにより、レーザー照射による容量素子の切断及び予備容量素子の接続を同時に行うことができ、リペア加工領域の面積を最小限に抑えることができる。
【００３３】
以下、本発明の実施の形態１について、図面を参照しながら説明する。
【００３４】
図１は、本発明の実施の形態に係る表示装置の構成を示すブロック図である。同図における表示装置１は、表示パネル１０と、制御回路２０とを備える。表示パネル１０は、複数の発光画素１１と、発光画素列ごとに配置された複数の信号線１２と、発光画素行ごとに配置された複数の走査線１３と、走査線駆動回路１４と、信号線駆動回路１５とを備える。
【００３５】
発光画素１１は、表示パネル１０上に、マトリクス状に配置された表示画素である。
【００３６】
走査線駆動回路１４は、各走査線１３へ走査信号を出力することにより、発光画素の有する回路素子を駆動する。
【００３７】
信号線駆動回路１５は、信号線１２へ信号電圧及び基準電圧を出力することにより、輝度信号に対応した発光画素の発光を実現する。
【００３８】
制御回路２０は、走査線駆動回路１４から出力される走査信号の出力タイミングを制御する。また、制御回路２０は、信号線駆動回路１５から出力される信号電圧を出力するタイミングを制御する。
【００３９】
図２は、本発明の実施の形態に係る発光画素の主要な回路構成図の一例である。同図に記載された発光画素１１は、駆動回路層１１Ａ及び表示素子層１１Ｂで構成されている。駆動回路層１１Ａは、例えば、スイッチングトランジスタ２１と、駆動トランジスタ２２と、保持容量素子２３とを備える。そして、スイッチングトランジスタ２１のソース電極は信号線１２に、スイッチングトランジスタ２１のゲート電極は走査線１３に、さらに、スイッチングトランジスタ２１のドレイン電極は、保持容量素子２３及び駆動トランジスタ２２のゲート電極に接続されている。また、駆動トランジスタ２２のソース電極は接続点Ｂを介して電源線１６に接続され、ドレイン電極は接続点Ａを介して有機ＥＬ素子２４のアノードに接続されている。接続点Ａ及びＢは、例えば、異なる電極層間で電気的接続を行うために、層間絶縁膜に設けられたコンタクトホールである。
【００４０】
この構成において、走査線１３に走査信号が入力され、スイッチングトランジスタ２１をオン状態にすると、信号線１２を介して供給された信号電圧が保持容量素子２３に書き込まれる。そして、保持容量素子２３に書き込まれた保持電圧は、１フレーム期間を通じて保持され、この保持電圧により、駆動トランジスタ２２のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が有機ＥＬ素子２４のアノードに供給される。さらに、有機ＥＬ素子２４のアノードに供給された駆動電流は、有機ＥＬ素子２４のカソードへと流れる。これにより、表示素子層１１Ｂの有機ＥＬ素子２４が発光し画像として表示される。
【００４１】
なお、駆動回路層１１Ａは、上述した回路構成に限定されない。つまり、スイッチングトランジスタ２１、駆動トランジスタ２２及び保持容量素子２３は、信号電圧の電圧値に応じた駆動電流を表示素子層１１Ｂに流すために必要な回路構成要素であるが、上述した形態に限定されない。また、上述した回路構成要素に、別の回路構成要素が付加される場合も、本発明に係る駆動回路層１１Ａに含まれる。
【００４２】
駆動回路層１１Ａと表示素子層１１Ｂとは、例えば、ガラス基板上に積層されており、複数の表示画素が二次元状に配列されている。表示装置１がトップエミッション構造である場合、つまり、表示素子層１１Ｂに電圧を印加すると、有機ＥＬ素子２４で光が生じ、透明陰極及び封止膜を通じて光が上方に出射する。また、有機ＥＬ素子２４で生じた光のうち下方に向かったものは、陽極で反射され、透明陰極及び封止膜を通じて光が上方に出射する。
【００４３】
次に、本発明の主要な構成要素である保持容量素子２３の構造及び機能について説明する。
【００４４】
保持容量素子２３は、積層方向において対向するよう配置された第１電極層及び第２電極層と、第１電極層と第２電極層との間に介在された絶縁層とを有する平行平板型の容量部である。
【００４５】
図３Ａは、実施の形態１に係るリペア不要の発光画素が有する保持容量素子の電極構成を表す上面透視図である。図３Ａには、発光画素１１ごとに配置された保持容量素子２３の構成の一例が表されている。保持容量素子２３は、容量素子２３Ａ及び２３Ｂならびに予備容量素子２３Ｐで構成される。つまり、保持容量素子２３は、２個の容量素子と、１個の予備容量素子とを含む。この構成により、保持容量素子が１個の容量素子と１個の予備容量素子とで構成される場合と比較して、予備容量素子の静電容量を半減させることが可能となる。よって、予備容量素子の面積をほぼ半減させることができ、省面積化に貢献できる。
【００４６】
保持容量素子２３を構成する容量素子２３Ａは、第１電極層であるＳＤ電極層１１２に設けられた第１容量電極２３Ａ１と、第２電極層であるＧＭ電極層１１１に設けられた第２容量電極２３Ａ２とで構成されている。第１容量電極２３Ａ１と第２容量電極２３Ａ２とは、積層方向において対向している。また、容量素子２３Ｂは第１電極層であるＳＤ電極層１１２に設けられた第１容量電極２３Ｂ１と、第２電極層であるＧＭ電極層１１１に設けられた第２容量電極２３Ｂ２とで構成されている。第１容量電極２３Ｂ１と第２容量電極２３Ｂ２とは、積層方向において対向している。また、予備容量素子２３Ｐは、第１電極層であるＳＤ電極層１１２に設けられた第１予備容量電極２３Ｐ１と、第２電極層であるＧＭ電極層１１１に設けられた第２予備容量電極２３Ｐ２とで構成されている。第１予備容量電極２３Ｐ１と第２予備容量電極２３Ｐ２とは、積層方向において対向している。
【００４７】
ここで、ＳＤ電極層１１２は、図２に記載された駆動トランジスタ２２のソース・ドレイン電極層であり、ＧＭ電極層１１１は、図２に記載された駆動トランジスタ２２のゲート電極層である。これにより、本実施の形態に係る保持容量素子２３を構成するにあたり、別途、電極層を積層する必要がなく、既存の構成要素である駆動トランジスタに使用される電極層が利用されるので、画素回路の省面積化及び製造工程の簡素化に貢献できる。
【００４８】
また、第１容量電極２３Ａ１及び２３Ｂ１は、第１の配線である電源線１６に電気的に接続され、第２容量電極２３Ａ２及び２３Ｂ２は、第２の配線である配線１１１Ｌに電気的に接続されている。また、第２予備容量電極２３Ｐ２は、コンタクトホールを介して第１の配線である電源線１６に電気的に接続されている。
【００４９】
また、領域ＤＡは、第２容量電極２３Ａ２と配線１１１Ｌとの電気的接続を切断し得る切断可能部と、第１予備容量電極２３Ｐ１と配線１１１Ｌとを電気的に接続し得る接続可能部とを含む。つまり、上記切断可能部と上記接続可能部とは、領域ＤＡ内で積層方向において重畳する位置に設けられている。
【００５０】
また、領域ＤＢは、第２容量電極２３Ｂ２と配線１１１Ｌとの電気的接続を切断し得る切断可能部と、第１予備容量電極２３Ｐ１と配線１１１Ｌとを電気的に接続し得る接続可能部とを含む。つまり、上記切断可能部と上記接続可能部とは、領域ＤＢ内で積層方向において重畳する位置に設けられている。
【００５１】
なお、ＳＤ電極層１１２及びＧＭ電極層１１１の材料としては、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金、または、ＭｏとＷとの合金／アルミニウム（Ａｌ）／ＭｏとＷとの合金の積層構造であり、膜厚は、例えば、１５０ｎｍである。また、ＳＤ電極層１１２とＧＭ電極層１１１との間には、層間絶縁膜が形成されているが、当該層間絶縁膜は、例えば、シリコン酸化膜（ＳｉＯｘ）、または、シリコン窒化膜（ＳｉＮ）などが挙げられる。また、絶縁層の膜厚は、例えば、１５０ｎｍである。なお、絶縁層は、所望の静電容量を確保するため、誘電体材料であってもよい。
【００５２】
図４Ａは、実施の形態１に係るリペア不要の発光画素が有する保持容量素子の等価回路図である。容量素子２３Ａ及び２３Ｂがショートしていない場合には、保持容量素子２３の静電容量は、容量素子２３Ａ及び２３Ｂの静電容量を加算した値（ＣＡ＋ＣＢ）となっている。ここで、予備容量素子２３Ｐは、第２予備容量電極２３Ｐ２が電源線１６に接続されているが、第１予備容量電極２３Ｐ１は、いずれの配線及び電極とも接続されていない。よって、リペア不要の発光画素では、予備容量素子２３Ｐは容量素子として機能していない。
【００５３】
ここで、本実施の形態では、容量素子２３Ａ及び２３Ｂがショートしている場合には、ショート箇所を含む容量素子を無機能化させることが可能である。具体的には、切断可能部及び接続可能部に対し、膜面に対して略垂直な方向からレーザーを照射する。
【００５４】
図３Ｂは、実施の形態１に係るリペア後の発光画素が有する保持容量素子の電極構成の第１例を表す上面透視図である。図３Ｂでは、容量素子２３Ａがショートしている場合を想定しており、保持容量素子２３の基本的な構成は、図３Ａに記載されたリペア不要の発光画素が有する保持容量素子のそれと同じである。この場合には、領域ＤＡにおける切断可能部及び接続可能部（図３ＢのＸ）にレーザーを照射することにより、第２容量電極２３Ａ２と配線１１１Ｌとの接続を遮断し、かつ、第１予備容量電極２３Ｐ１と配線１１１Ｌとを接続させる。
【００５５】
図４Ｂは、本発明の実施の形態１に係るリペア不要の発光画素が有する保持容量素子の第１例を表す等価回路図である。容量素子２３Ａがショートしている場合には、領域ＤＡへのレーザー照射により、保持容量素子２３の静電容量は、容量素子２３Ｂ及び２３Ｐの静電容量を加算した値（ＣＢ＋ＣＰ）となっている。ここで、予備容量素子２３Ｐの第１予備容量電極２３Ｐ１が配線１１１Ｌに接続されている。一方、容量素子２３Ａの第２容量電極２３Ａ２は、配線１１１Ｌから切断されている。よって、リペア後の発光画素では、容量素子２３Ａは容量素子として機能していない。
【００５６】
以上により、リペアされた保持容量素子２３の静電容量は、本来有すべき静電容量（ＣＡ＋ＣＢ）から静電容量（ＣＢ＋ＣＰ）となる。ここで、予備容量素子の静電容量と容量素子の静電容量とを同一に設定しておくことにより、リペア後の発光画素１１は、信号線１２からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。
【００５７】
図３Ｃは、実施の形態１に係るリペア後の発光画素が有する保持容量素子の電極構成の第２例を表す上面透視図である。図３Ｃでは、容量素子２３Ｂがショートしている場合を想定しており、保持容量素子２３の基本的な構成は、図３Ａに記載されたリペア不要の発光画素が有する保持容量素子のそれと同じである。この場合には、領域ＤＢにおける切断可能部及び接続可能部（図３ＣのＹ）にレーザーを照射することにより、第２容量電極２３Ｂ２と配線１１１Ｌとの接続を遮断し、かつ、第１予備容量電極２３Ｐ１と配線１１１Ｌとを接続させる。
【００５８】
図４Ｃは、本発明の実施の形態１に係るリペア不要の発光画素が有する保持容量素子の第２例を表す等価回路図である。容量素子２３Ｂがショートしている場合には、領域ＤＢへのレーザー照射により、保持容量素子２３の静電容量は、容量素子２３Ａ及び２３Ｐの静電容量を加算した値（ＣＡ＋ＣＰ）となっている。ここで、予備容量素子２３Ｐの第１予備容量電極２３Ｐ１が配線１１１Ｌに接続されている。一方、容量素子２３Ｂの第２容量電極２３Ｂ２は、配線１１１Ｌから切断されている。よって、リペア後の発光画素では、容量素子２３Ｂは容量素子として機能していない。
【００５９】
以上により、リペアされた保持容量素子２３の静電容量は、本来有すべき静電容量（ＣＡ＋ＣＢ）から静電容量（ＣＡ＋ＣＰ）となる。ここで、予備容量素子の静電容量と容量素子の静電容量とを同一に設定しておくことにより、リペア後の発光画素１１は、信号線１２からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。
【００６０】
次に、レーザー照射による上記切断可能部及び上記接続可能部の形状変化について説明する。
【００６１】
図５は、レーザー照射により形状変化する電極層を表す概略断面図である。図５の（ａ）〜（ｃ）には、駆動回路層１１Ａにおける領域ＤＡ及びその周辺の概略断面構造が示されている。同図に示されるように、容量素子は、例えば、ガラス基板１１０の上に、ＧＭ電極層１１１、層間絶縁膜１１３、ＳＤ電極層１１２がこの順で積層されることにより形成される。ここで、ＳＤ電極層１１２の端部は接続可能部２３Ｃを構成し、接続可能部２３Ｃと積層方向において重畳するＧＭ電極層１１１の重畳部は切断可能部２３Ｄを構成する。
【００６２】
図５の（ｂ）に示されるように、領域ＤＡに対して、膜面に略垂直にレーザー照射する。そうすると、図５の（ｃ）に示されるように、ＳＤ電極層１１２の端部が溶融してＧＭ電極層１１１と溶接され、一方、ＧＭ電極層１１１からなる配線は溶断される。
【００６３】
このように、切断可能部２３Ｄ及び接続可能部２３Ｃへのレーザー照射によれば、１回のレーザー照射により、接続可能部２３Ｃにおける接続と切断可能部２３Ｄにおける切断とを実行できる。
【００６４】
次に、上記レーザー照射による切断可能部２３Ｄ及び接続可能部２３Ｃの形状変化について、容量素子２３Ａ及び２３Ｂならびに予備容量素子２３Ｐとの接続関係を明確にして、より詳細に説明する。
【００６５】
図６は、レーザー照射による容量電極及び配線の再構成を表す容量接続部の斜視図である。同図には、図３Ｂに記載された、リペアが必要な発光画素における容量素子及び予備容量素子を接続する部分が描かれている。
【００６６】
図６の（ｂ）に示されるように、第１予備容量電極２３Ｐ１から延設された接続用配線の端部である接続可能部２３Ｃ及び接続可能部２３Ｃと積層方向において重畳する配線１１１Ｌ上の切断可能部２３Ｄに、略垂直にレーザー照射する。ここで、切断可能部２３Ｄは、第２容量電極２３Ａ２と配線１１１Ｌとを接続する配線上に設けられ、レーザー照射されることにより、第２容量電極２３Ａ２と配線１１１Ｌとの接続を溶断し得る形状を有している。また、接続可能部２３Ｃは、第１予備容量電極２３Ｐ１から切断可能部２３Ｄに重畳する位置まで延設された接続用配線を有し、レーザー照射されることにより、第２容量電極２３Ａ２と切断された配線１１１Ｌと、上記接続用配線とを溶接し得る形状を有している。
【００６７】
これにより、図６の（ｃ）に示されるように、接続可能部２３Ｃにおいて接続用配線の一部が溶融して配線１１１Ｌと溶接され、一方、配線１１１Ｌの切断可能部２３Ｄは溶断され、第２容量電極２３Ａ２と配線１１１Ｌとは切断される。また、切断可能部２３Ｄ及び接続可能部２３Ｃに対し、１回のレーザー照射で切断可能部２３Ｄの切断及び接続可能部２３Ｃの接続が可能となる。
【００６８】
また、第１予備容量電極２３Ｐ１から延設された接続用配線と容量電極同士を接続する配線１１１Ｌとにのみレーザー照射されるので、予備容量電極及び容量電極に対してレーザー照射による損傷を与えることなく、高精度なリペア加工を実現できる。
【００６９】
なお、上記接続用配線の端面は、切断可能部２３Ｄの上方において、積層方向に平行であることが好ましい。これにより、接続用配線の端部がレーザー照射されて溶融した場合、配線１１１Ｌとの溶接部となる接続用配線の端面の面積が確保されるので、第１予備容量電極２３Ｐ１と配線１１１Ｌとを、当該接続用配線を介して確実に溶接することが可能となる。
【００７０】
以上、容量素子２３Ａに不良が発見され、容量素子２３Ａから予備容量素子２３Ｐに電気的接続を変更するようなリペアを行う際、本発明の表示装置１では、切断可能部２３Ｄと接続可能部２３Ｃとが、積層方向において重畳する位置に設けられているので、１箇所の加工で容量素子２３Ａの切断及び予備容量素子２３Ｐの接続を行うことができる。よって、加工領域の面積を最小限に抑えることができ、また、リペア加工工数が低減されるので、保持容量を確保しつつ製造工程の簡略化及び省面積化が可能となる。
【００７１】
なお、接続可能部２３Ｃの接続用配線及び切断可能部２３Ｄの配線１１１Ｌは、例えば、線幅が４μｍであり、レーザー照射により溶接及び溶断可能な形状を有している。ここで、上記溶接及び溶断可能な形状は、使用されるレーザーの仕様と密接な関係があり、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ  Ａｌｕｍｉｎｉｕｍ  Ｇａｒｎｅｔ）レーザーを光源としたレーザー発振器を用いて、例えば、波長５３２ｎｍ、パルス幅１０ｎｓ、パワー０．５ｍＷを出力パラメータとしたレーザーが使用される。この場合、上記接続用配線及び配線１１１Ｌの形状が上述した形状であれば、他の正常な容量素子及び配線を損傷させることなく、上記接続用配線及び配線１１１Ｌは溶接及び溶断される。
【００７２】
図７は、レーザー照射により形状変化する電極層の変形例を表す概略断面図である。図７の（ａ）〜（ｃ）には、駆動回路層１１Ａにおける領域ＤＡ及びその周辺の概略断面構造が示されている。同図に示されるように、容量素子は、例えば、ガラス基板１１０の上に、ＧＭ電極層１１１、層間絶縁膜１１３、ＳＤ電極層１１２がこの順で積層されることにより形成される。また、図７に記載された電極層の積層構成は、図５に記載された電極層の積層構成と比較して、パターニングされたＧＭ電極層１１１を覆うように層間絶縁膜１１３及びＳＤ電極層１１２が形成されている。
【００７３】
ここで、ＧＭ電極層１１１の端部とその直上のＳＤ電極層１１２とは接続可能部２３Ｃを構成し、接続可能部２３Ｃと積層方向において重畳するＳＤ電極層１１２の重畳部は切断可能部２３Ｄを構成する。つまり、切断可能部２３Ｄは、ＳＤ電極層１１２に設けられた第２容量電極と第２の配線とを接続する配線上に設けられ、レーザー照射されることにより、第２容量電極と第２の配線との接続を溶断し得る形状を有している。また、接続可能部２３Ｃは、ＧＭ電極層１１１に設けられた第１予備容量電極から切断可能部２３Ｄに重畳する位置まで延設された接続用配線を有し、レーザー照射されることにより、当該接続用配線及び第２容量電極と切断された前記第２の配線を溶接し得る形状を有している。
【００７４】
図７の（ｂ）に示されるように、領域ＤＡに対して、膜面に略垂直にレーザー照射する。そうすると、図７の（ｃ）に示されるように、ＳＤ電極層１１２の接続可能部２３Ｃが溶融してＧＭ電極層１１１と溶接され、一方、ＳＤ電極層１１２の切断可能部２３Ｄからなる配線は溶断される。
【００７５】
このように、本変形例においても、切断可能部２３Ｄ及び接続可能部２３Ｃへのレーザー照射によれば、１回のレーザー照射により、接続可能部２３Ｃにおける接続と切断可能部２３Ｄにおける切断とを実行できる。
【００７６】
（実施の形態２）
本実施の形態では、本発明の表示装置の製造方法について説明する。本発明の表示装置の製造方法は、駆動回路層の形成工程、表示素子層の形成工程、及び画素回路の検査工程、及び保持容量素子のリペア工程を含む。ここでは、従来の表示装置の製造方法と異なる工程、つまり、駆動回路層の有する保持容量素子２３の形成工程及び画素回路の検査工程及びリペア工程を中心に説明する。
【００７７】
図８は、本発明の実施の形態２に係る表示装置の製造方法を示す動作フローチャートである。
【００７８】
まず、保持容量素子２３、及びその周辺素子であるスイッチングトランジスタ２１、駆動トランジスタ２２、及び回路配線などを適宜配置させた駆動回路層１１Ａを形成する（Ｓ０１）。
【００７９】
具体的には、図２に記載された駆動回路層１１Ａの一層として、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、ＭｏとＷとの合金からなるＧＭ電極層１１１を、図３Ａに記載された形状に形成する。次に、ＧＭ電極層１１１の上に、例えば、ＳｉＯｘまたはＳｉＮなどからなる層間絶縁膜１１３を、ＧＭ電極層１１１を覆うように形成する。このとき、必要に応じて、層間絶縁膜１１３の表面を平坦化することが好ましい。次に、層間絶縁膜１１３の上に、メタルマスク製膜、リフトオフ及びエッチングなどの手法を用いて、例えば、ＭｏとＷとの合金／Ａｌ／ＭｏとＷとの合金の積層構造からなるＳＤ電極層１１２を、図３Ａに記載された形状に形成する。上記ステップＳ０１は、駆動回路形成ステップに相当する。
【００８０】
次に、駆動回路層１１Ａの上に、駆動回路層１１Ａの平坦化工程を経た後、有機ＥＬ素子２４を有する表示素子層１１Ｂを形成する（Ｓ０２）。
【００８１】
具体的には、表示素子層１１Ｂは、例えば、陽極、正孔注入層、正孔輸送層、有機発光層、バンク層、電子注入層、及び透明陰極を有する。上記ステップＳ０２は、表示素子形成ステップに相当する。
【００８２】
次に、全ての発光画素１１について、保持容量素子２３の電気特性を検査し、短絡状態にある保持容量素子２３を有する発光画素１１を特定する（Ｓ０３）。
【００８３】
具体的には、例えば、信号線１２にアレイテスタ（Ａｇｉｌｅｎｔ社：ＨＳ１００）を接続し、信号線１２を介して各発光画素１１へ順次テスト電圧を出力して保持容量素子２３に当該電圧を書き込む。その後、アレイテスタは、保持容量素子２３に書き込まれた電圧を、所定のタイミングにて、信号線１２を介し読み込む。これにより、読み込まれた電圧が所定の電圧に満たない発光画素１１を特定する。これにより、異常な保持容量素子２３を有する発光画素の画素限定プロセスが完了する。
【００８４】
次に、特定した発光画素１１の保持容量素子２３を観察し、異常箇所の領域を特定する（Ｓ０４）。
【００８５】
具体的には、例えば、保持容量素子２３が形成された領域の表面凹凸形状を顕微鏡観察する。導電性パーティクルが偏在した領域は、凸形状となる場合が多い。これにより、異常な保持容量素子２３のエリア限定プロセスが完了し、異常な容量素子が特定される。なお、このエリア限定プロセスは、検査員が実行してもよいし、また、画像認識機能を有する自動測定で実行してもよい。上記ステップＳ０３及びＳ０４は、検査ステップに相当する。
【００８６】
次に、特定した異常な容量素子を含む保持容量素子２３の所定の切断可能部２３Ｄ及び接続可能部２３Ｃにレーザーを照射し、当該容量素子を画素回路素子から電気絶縁させるとともに、予備容量素子を（Ｓ０５）画素回路素子に接続する。上記ステップＳ０５は、修復ステップに相当する。
【００８７】
最後に、上述したレーザー照射を実施した発光画素１１の動作確認を行う（Ｓ０６）。
【００８８】
以上の製造方法により、容量素子に不良が発見され、当該容量素子から予備容量素子に電気的接続を変更するようなリペアを行う際、切断可能部２３Ｄと接続可能部２３Ｃとが、積層方向において重畳する位置に設けられているので、１箇所の加工で容量素子の切断及び予備容量素子の接続を行うことができる。よって、製造工数の削減及びリペア加工領域の面積を最小限に抑えることができる。
【００８９】
なお、検査ステップＳ０３及びＳ０４、ならびに修復ステップＳ０５は、表示素子形成ステップＳ０２の前に実施してもよい。つまり、ＳＤ電極層１１２が形成された段階、または、駆動回路層１１Ａの平坦化処理がなされた段階で実施されてもよく、また、表示素子層１１Ｂ及びその後の封止工程がなされた段階で実施されてもよい。
【００９０】
また、修復ステップＳ０５の後、接続可能部２３Ｃに低抵抗の金属材料を補填して、接続可能部２３Ｃによる接続を強化する補強ステップを含んでもよい。低抵抗の金属材料を補填する方法としては、例えば、接続可能部２３Ｃに、インクジェット方式により金粒子を吹きつけ、当該吹きつけの後に接続可能部２３Ｃをレーザーアニールすることが挙げられる。
【００９１】
これにより、接続可能部２３Ｃにレーザー照射して実現された第１予備容量電極と第２の配線との接続について、導電率を高めることができるのでリペアの確実性が高まり、製造歩留まりが向上する。
【００９２】
（実施の形態３）
本実施の形態では、実施の形態１に係る発光画素１１のレイアウト構成、及びその効果について説明する。
【００９３】
図９Ａは、実施の形態３に係る表示装置が有する発光画素の回路構成図である。同図に記載された発光画素１１の回路構成は、図２に記載された発光画素１１の回路構成と同じであるので、回路構成の説明は省略する。
【００９４】
図９Ｂは、実施の形態３に係る表示装置が有する発光画素のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３と、電源線１６と、スイッチングトランジスタ２１と、駆動トランジスタ２２と、容量素子２３Ａと、予備容量素子２３Ｐとが描かれている。また、スイッチングトランジスタ２１と駆動トランジスタ２２とはボトムゲート型であり、ゲート電極が形成された層はＧＭ電極層１１１であり、ソース電極及びドレイン電極が形成された層はＳＤ電極層１１２となっている。
【００９５】
保持容量素子２３は、１個の容量素子２３Ａと１個の予備容量素子２３Ｐとで構成されている。
【００９６】
保持容量素子２３を構成する容量素子２３Ａは、第１電極層であるＧＭ電極層１１１に設けられた第１容量電極２３Ａ１と、第２電極層であるＳＤ電極層１１２に設けられた第２容量電極２３Ａ２とで構成されている。第１容量電極２３Ａ１と第２容量電極２３Ａ２とは、積層方向において対向している。また、予備容量素子２３Ｐは、第１電極層であるＧＭ電極層１１１に設けられた第１予備容量電極２３Ｐ１と、第２電極層であるＳＤ電極層１１２に設けられた第２予備容量電極２３Ｐ２とで構成されている。第１予備容量電極２３Ｐ１と第２予備容量電極２３Ｐ２とは、積層方向において対向している。
【００９７】
また、第１容量電極２３Ａ１は、第１の配線である駆動トランジスタ２２のＧＭ電極層１１１に電気的に接続され、第２容量電極２３Ａ２は、第２の配線である電源線１６に電気的に接続されている。また、第２予備容量電極２３Ｐ２は、コンタクトホールＣを介して第１の配線である駆動トランジスタ２２のＧＭ電極層１１１に電気的に接続されている。
【００９８】
また、領域ＤＡは、第２容量電極２３Ａ２と電源線１６との電気的接続を切断し得る切断可能部と、第１予備容量電極２３Ｐ１と電源線１６とを電気的に接続し得る接続可能部とを含む。つまり、上記切断可能部と上記接続可能部とは、積層方向において重畳する位置に設けられている。
【００９９】
ここで、駆動回路層１１Ａの製造工程において、容量素子２３Ａがショート不良となった場合、領域ＤＡにおける切断可能部及び接続可能部（図９ＢのＺ）にレーザーを照射することにより、第２容量電極２３Ａ２と電源線１６との接続を遮断し、かつ、第１予備容量電極２３Ｐ１と電源線１６とを接続させる。
【０１００】
上記レイアウトにより、リペアされた保持容量素子２３の静電容量は、本来有すべき静電容量ＣＡから静電容量ＣＰとなる。ここで、予備容量素子の静電容量と容量素子の静電容量とが同一に設定されていることから、リペア後の発光画素１１は、信号線１２からの信号電圧に対応した電圧を保持し、正常な発光タイミングで表示素子層１１Ｂを発光させることが可能となる。
【０１０１】
また、本実施の形態に係る画素回路では、駆動トランジスタ２２のゲート電極を設けるＧＭ電極層１１１とスイッチングトランジスタ２１のソース電極を設けるＳＤ電極層１１２とがコンタクトホールＣを介して接続されている。つまり、駆動トランジスタ２２のゲート電極とスイッチングトランジスタ２１のソース電極との間で電極層が反転している。一方、本発明の要部である切断可能部と接続可能部とを重畳させた構成をとるには、リペア前においては、容量素子２３Ａの第２容量電極２３Ａ２と電源線１６とが接続され、リペア後においては、予備容量素子２３Ｐの第１予備容量電極２３Ｐ１と電源線１６とが接続される。つまり、容量素子２３Ａと予備容量素子２３Ｐとは、電極層が反転している。これにより、リペア前においては、容量素子２３Ａの第１容量電極２３Ａ１とＧＭ電極層１１１とを接続でき、リペア後においては、予備容量素子２３Ｐの第２予備容量電極２３Ｐ２とＳＤ電極層１１２とを接続できる。よって、本発明の容量素子２３Ａ及び予備容量素子２３Ｐの接続構成は、駆動トランジスタ２２とスイッチングトランジスタ２１との接続における電極層反転に対応させることが可能である。
【０１０２】
以上、本実施の形態に係る画素回路のレイアウトによれば、容量素子２３Ａに不良が発見され、容量素子２３Ａから予備容量素子２３Ｐに電気的接続を変更するようなリペアを行う際、本発明の表示装置では、切断可能部と接続可能部とが、積層方向において重畳する位置に設けられているので、１箇所の加工で容量素子２３Ａの切断及び予備容量素子２３Ｐの接続を行うことができる。よって、加工領域の面積を最小限に抑えることができ、また、リペア加工工数が低減されるので、保持容量を確保しつつ製造工程の簡略化及び省面積化が可能となる。
【０１０３】
（実施の形態４）
本実施の形態では、実施の形態１と異なる発光画素３１のレイアウト構成、及びその効果について説明する。
【０１０４】
図１０Ａは、実施の形態４に係る表示装置が有する発光画素の回路構成図である。同図に記載された発光画素３１の回路構成は、駆動回路層３１Ａ及び表示素子層３１Ｂで構成されている。駆動回路層１１Ａは、例えば、スイッチングトランジスタ３５、３６及び３７と、駆動トランジスタ３２と、保持容量素子３３とを備える。そして、スイッチングトランジスタ３７のドレイン電極は信号線１２に、スイッチングトランジスタ３７のゲート電極は走査線１３に、さらに、スイッチングトランジスタ３７のソース電極は、保持容量素子３３及びスイッチングトランジスタ３６のドレイン電極に接続されている。また、駆動トランジスタ３２のソース電極は接続点Ａを介して有機ＥＬ素子３４のアノードに接続されている。また、駆動トランジスタ３２のゲート電極は保持容量素子３３及びスイッチングトランジスタ３５のソース電極に接続されている。
【０１０５】
上記回路構成によれば、保持容量素子３３の両端電極に、信号電圧に対応した正確な電位を記録することが可能となる。
【０１０６】
図１０Ｂは、実施の形態４に係る表示装置が有する発光画素のレイアウト図である。同図に記載されたレイアウトは、一発光画素のレイアウトであり、信号線１２と、走査線１３及び１８と、電源線１６と、参照電源線１７と、スイッチングトランジスタ３５、３６及び３７と、駆動トランジスタ３２と、容量素子３３Ａ及び３３Ｂと、予備容量素子３３Ｐとが描かれている。また、スイッチングトランジスタ３５、３６及び３７と駆動トランジスタ３２とはボトムゲート型であり、ゲート電極が形成された層はＧＭ電極層１１１であり、ソース電極及びドレイン電極が形成された層はＳＤ電極層１１２となっている。
【０１０７】
保持容量素子３３は、２個の容量素子３３Ａ及び３３Ｂと、１個の予備容量素子３３Ｐとで構成されている。
【０１０８】
保持容量素子３３を構成する容量素子３３Ａは、第１電極層であるＧＭ電極層１１１に設けられた第１容量電極３３Ａ１と、第２電極層であるＳＤ電極層１１２に設けられた第２容量電極３３Ａ２とで構成されている。第１容量電極３３Ａ１と第２容量電極３３Ａ２とは、積層方向において対向している。また、容量素子３３Ｂは、第１電極層であるＧＭ電極層１１１に設けられた第１容量電極３３Ｂ１と、第２電極層であるＳＤ電極層１１２に設けられた第２容量電極３３Ｂ２とで構成されている。第１容量電極３３Ｂ１と第２容量電極３３Ｂ２とは、積層方向において対向している。また、予備容量素子３３Ｐは、第１電極層であるＧＭ電極層１１１に設けられた第１予備容量電極３３Ｐ１と、第２電極層であるＳＤ電極層１１２に設けられた第２予備容量電極３３Ｐ２とで構成されている。第１予備容量電極３３Ｐ１と第２予備容量電極３３Ｐ２とは、積層方向において対向している。
【０１０９】
また、第１容量電極３３Ａ１及び３３Ｂ１は、第１の配線である駆動トランジスタ３２のＧＭ電極層１１１に電気的に接続され、第２容量電極３３Ａ２及び３３Ｂ２は、第２の配線である配線１１２Ｌに電気的に接続されている。また、第２予備容量電極３３Ｐ２は、コンタクトホールを介して第１の配線である駆動トランジスタ２２のＧＭ電極層１１１に電気的に接続されている。
【０１１０】
また、領域ＤＢは、第２容量電極３３Ｂ２と配線１１２Ｌとの電気的接続を切断し得る切断可能部（図１０ＢのＹ）と、第１予備容量電極３３Ｐ１と配線１１２Ｌとを電気的に接続し得る接続可能部（図１０ＢのＹ）とを含む。つまり、上記切断可能部と上記接続可能部とは、積層方向において重畳する位置に設けられている。
【０１１１】
一方、領域ＤＡは、第１容量電極３３Ａ１と第１容量電極３３Ｂ１との電気的接続を切断し得る切断可能部（図１０ＢのＸ）であるが、接続可能部としては機能しない。
【０１１２】
また、容量素子３３Ａ及び３３Ｂならびに予備容量素子３３Ｐの面積比は、１：２：１とされている。
【０１１３】
ここで、駆動回路層１１Ａの製造工程において、容量素子３３Ａがショート不良となった場合、領域ＤＡにおける切断可能部（図１０ＢのＸ）にレーザーを照射することにより、第１容量電極３３Ａ１と第１容量電極３３Ｂ１との接続を遮断する。これにより、容量素子３３Ａが切断され、また、予備容量素子３３Ｐは接続されないので、保持容量素子３３としての静電容量はリペア前の保持容量素子の２／３となる。
【０１１４】
一方、駆動回路層１１Ａの製造工程において、容量素子３３Ｂがショート不良となった場合、領域ＤＢにおける切断可能部かつ接続可能部（図１０ＢのＹ）にレーザーを照射することにより、第２容量電極３３Ｂ２と配線１１２Ｌとの接続を遮断し、かつ、第１予備容量電極３３Ｐ１と配線１１２Ｌとを電気的に接続する。これにより、容量素子３３Ａが切断され、予備容量素子３３Ｐが接続されるので、保持容量素子３３としての静電容量はリペア前の保持容量素子が維持される。
【０１１５】
ここで、予備容量素子３３Ｐが配置されず、容量素子３３Ａの領域が予備容量素子３３Ｐの領域を含み、容量素子３３Ａと３３Ｂとが同じ面積で配置されている従来のレイアウトと比較する。この場合、容量素子３３Ａまたは３３Ｂにショート不良があった場合には、いずれかの容量素子を切断することにより、リペア後の静電容量は１／２となる。
【０１１６】
これに対し、本実施の形態に係るレイアウトを用いることにより、従来のレイアウトによる発光画素の面積と同じ面積で、かつ、１回のレーザー照射により、静電容量をリペア前の静電容量の２／３以上に確保できる。
【０１１７】
これにより、リペア後の発光画素３１は、画素面積を増大させることなく、リペア後の静電容量の減少を抑制することが可能となる。
【０１１８】
以上、本発明の表示装置及びその製造方法について、実施の形態に基づいて説明してきたが、本発明に係る表示装置及びその製造方法は、上記実施の形態に限定されるものではない。実施の形態１〜４における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態１〜４に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る表示装置を内蔵した各種機器も本発明に含まれる。
【０１１９】
また、実施の形態１〜４では、ボトムゲート型のトランジスタを画素回路の構成要素とした場合の保持容量素子の構成を説明したが、本発明は、トップゲート型のトランジスタを画素回路の構成要素とした場合にも適用できる。
【０１２０】
また、レーザーの照射方向は、表示パネル１０の上面からではなく、下部基板を介した下面からであってもよい。下面からのレーザー照射方式は、上面からのレーザー照射方式と比較して、表示素子層１１Ｂが駆動回路層１１Ａの上に形成された後になされる保持容量素子のリペアにおいて有利である。なぜなら、下面からのレーザー照射方式は、表示素子層１１Ｂをレーザーが通過しないという点で、表示素子層１１Ｂを、レーザーの通過により損傷させる可能性を排除できるからである。
【０１２１】
また、実施の形態１及び４では、保持容量素子を構成する容量素子を２個設けた例を示したが、容量素子の配置数は、発光画素１１の不良率、要求される画素面積及び静電容量に応じ、３以上であってもよい。
【０１２２】
また、実施の形態１〜４では、保持容量素子の不良要因として、電極間に偏在するパーティクルなどによる電極間ショートを挙げたが、上記実施の形態におけるショートとは、完全短絡に限定されない。例えば、パーティクル同士の点接触のように微小な抵抗値及び容量値を有するものもショートに含まれる。
【０１２３】
また、例えば、本発明に係る表示装置は、図１１に記載されたような薄型フラットＴＶに内蔵される。これにより、正常発光タイミングで発光しない発光画素が修正され、表示パネルの品質が向上した高精細の薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０１２４】
本発明の表示装置及びその製造方法は、大画面及び高解像度が要望される、薄型テレビ、パーソナルコンピュータのディスプレイなどの技術分野に有用である。
【符号の説明】
【０１２５】
１    表示装置
１０    表示パネル
１１、３１    発光画素
１１Ａ、３１Ａ    駆動回路層
１１Ｂ、３１Ｂ    表示素子層
１２、５０３    信号線
１３、１８、５０１    走査線
１４    走査線駆動回路
１５    信号線駆動回路
１６    電源線
１７    参照電源線  
２０    制御回路
２１、３５、３６、３７    スイッチングトランジスタ
２２、３２    駆動トランジスタ
２３、３３、５０５ａ、５０５ｂ、５０８    保持容量素子
２３Ａ、２３Ｂ、３３Ａ、３３Ｂ    容量素子
２３Ａ１、２３Ｂ１、３３Ａ１、３３Ｂ１    第１容量電極
２３Ａ２、２３Ｂ２、３３Ａ２、３３Ｂ２    第２容量電極  
２３Ｃ、５１１    接続可能部
２３Ｄ、５１０    切断可能部
２３Ｐ、３３Ｐ    予備容量素子
２３Ｐ１、３３Ｐ１    第１予備容量電極
２３Ｐ２、３３Ｐ２    第２予備容量電極
２４、３４    有機ＥＬ素子
１１０    ガラス基板
１１１    ＧＭ電極層
１１１Ｌ、１１２Ｌ    配線
１１２    ＳＤ電極層
１１３    層間絶縁膜
５０２    容量線
５０４    画素ＴＦＴ
５０６    対向電極
５０７    液晶素子
５２０    画素電極
【図１】
2013001564.tif 000003
【図２】
2013001564.tif 000004
【図３Ａ】
2013001564.tif 000005
【図３Ｂ】
2013001564.tif 000006
【図３Ｃ】
2013001564.tif 000007
【図４Ａ】
2013001564.tif 000008
【図４Ｂ】
2013001564.tif 000009
【図４Ｃ】
2013001564.tif 000010
【図５】
2013001564.tif 000011
【図６】
2013001564.tif 000012
【図７】
2013001564.tif 000013
【図８】
2013001564.tif 000014
【図９Ａ】
2013001564.tif 000015
【図９Ｂ】
2013001564.tif 000016
【図１０Ａ】
2013001564.tif 000017
【図１０Ｂ】
2013001564.tif 000018
【図１１】
2013001564.tif 000019
【図１２】
2013001564.tif 000020
【国際調査報告】
2013001564.tif 000021
2013001564.tif 000022
2013001564.tif 000023
2013001564.tif 000024