(57)【特許請求の範囲】
【請求項１】
記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う駆動部を備え、
前記駆動部は、１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行い、下位ビット及び上位ビットの一方のデータについて全ラインについて書込みを終える前に、下位ビット及び上位ビットの他方のデータの書込みを割り込ませ、
１つのフレームにおいて前記駆動部によって書き込まれるデータは、下位ビット又は上位ビットの一方のデータである
表示装置。
【請求項２】
前記駆動部は、下位ビット及び上位ビットの一方のデータについて１ラインまたは複数ラインを単位とする飛越し走査にて書込みを行い、続いて、下位ビット及び上位ビットの他方のデータについて一方のデータと同じラインに対して飛越し走査にて書込みを行い、次いで、最初の書込みで飛び越したラインに対して一方のデータ、他方のデータについて順に飛び越し走査にて書込みを行う請求項１に記載の表示装置。
【請求項３】
前記画素は、複数の副画素から成り、前記複数の副画素の面積の組み合わせによって階調を表示する請求項１に記載の表示装置。
【請求項４】
前記画素の画素電極は、前記複数の副画素毎に複数の電極に分割されており、当該複数の電極の面積の組合せによって階調表示を行う請求項３に記載の表示装置。
【請求項５】
前記複数の電極は、３つの電極から成り、真ん中の電極と、当該真ん中の電極を挟む２つの電極との面積の組合せによって階調表示を行う請求項４に記載の表示装置。
【請求項６】
前記２つの電極は、面積が同じである請求項５に記載の表示装置。
【請求項７】
前記２つの電極は、互いに電気的に結線され、１つの駆動回路によって駆動される請求項５に記載の表示装置。
【請求項８】
記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う表示装置の駆動に当たって、
１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行い、下位ビット及び上位ビットの一方のデータについて全ラインについて書込みを終える前に、下位ビット及び上位ビットの他方のデータの書込みを割り込ませ、
１つのフレームにおいて書き込まれるデータは、下位ビット又は上位ビットの一方のデータである
表示装置の駆動方法。
【請求項９】
記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う駆動部を備え、
１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行い、下位ビット及び上位ビットの一方のデータについて全ラインについて書込みを終える前に、下位ビット及び上位ビットの他方のデータの書込みを割り込ませ、
１つのフレームにおいて書き込まれるデータは、下位ビット又は上位ビットの一方のデータである
表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置、表示装置の駆動方法、及び、電子機器に関する。
【背景技術】
【０００２】
表示装置において、表示（表現）可能な階調数を上げるための技術の一つとして、複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法が知られている（例えば、特許文献１参照）。ここで、複数のフレームを１周期とするということは、１フレームの画像生成を複数のサブフレームに分割するということでもある（所謂、時分割駆動法）。
【０００３】
この駆動法、即ち、時分割駆動法は、ＦＲＣ(Frame Rate Control)駆動とも呼ばれている。ＦＲＣ駆動は、異なる複数の階調輝度をサブフレーム単位で高速に切り替えることによって人間の目の残像特性（残像効果）を利用し、複数の階調輝度の中間調輝度を表示させる駆動法であり、１フレームを１周期とする通常駆動の場合に比べて表示階調数を上げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１４７９３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
表示階調数を上げるためにＦＲＣ駆動を適用すると、１フレームを１周期とする通常駆動の場合に比べて、フレーム（サブフレーム）の数に対応する速いスピードで駆動する必要があるため、駆動部の動作スピードがそれに対応できない事態が生ずる場合がある。このような事態が生じないように全体的な駆動周波数を落とすようにすると、階調データのビットの切替えタイミングで画面のちらつきが視認されやすくなる。
【０００６】
そこで、本開示は、階調データのビットの切替えタイミングでの画面のちらつきを軽減しつつＦＲＣ駆動を実現可能な表示装置、表示装置の駆動方法、及び、電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本開示の表示装置は、
記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う駆動部を備え、
前記駆動部は、１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行う構成となっている。そして、本開示の表示装置は、各種の電子機器において、その表示部として用いて好適なものである。
【０００８】
また、上記の目的を達成するための本開示の表示装置の駆動方法は、
記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う表示装置の駆動に当たって、
１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行う構成となっている。
【０００９】
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法、即ち、ＦＲＣ駆動を行うに当たって、１ラインまたは複数ラインを単位として走査を行う。そして、走査方向において不連続に画素に対して階調データの下位ビット及び上位ビットの書込みを行うことで、階調データのビットの切替えタイミングが分散される。これにより、階調データのビットの切替えタイミングでの画面のちらつきを軽減できる。
【発明の効果】
【００１０】
本開示によれば、階調データのビットの切替えタイミングが分散されるために、階調データのビットの切替えタイミングでの画面のちらつきを軽減しつつＦＲＣ駆動を実現できる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本開示の技術が適用されるアクティブマトリクス型液晶表示装置の構成の概略を示すシステム構成図である。
【図２】図２は、ＭＩＰ方式の画素の回路構成の一例を示すブロック図である。
【図３】図３は、ＭＩＰ方式の画素の動作説明に供するタイミングチャートである。
【図４】図４は、ＭＩ方式Ｐの画素の具体的な回路構成の一例を示す回路図である。
【図５】図５は、面積階調法における画素分割についての説明図である。
【図６】図６は、３分割画素構造における３つの副画素電極と２組の駆動回路との対応関係を示す回路図である。
【図７】図７は、２ビット面積階調の場合（Ａ）と２ビット面積階調＋１ビットＦＲＣ駆動の場合（Ｂ）についての説明図である。
【図８】図８は、２ビット面積階調＋２ビットＦＲＣ駆動の場合についての説明図である。
【図９】図９は、２ビット面積階調＋２ビットＦＲＣ駆動の場合の参考例１に係る駆動法についての動作説明に供するタイミングチャートである。
【図１０】図１０は、２ビット面積階調＋２ビットＦＲＣ駆動の場合の実施例１に係る駆動法についての動作説明に供するタイミングチャートである。
【図１１】図１１は、２ビット面積階調＋１ビットＦＲＣ駆動の場合の参考例２に係る駆動法についての動作説明に供するタイミングチャートである。
【図１２】図１２は、２ビット面積階調＋１ビットＦＲＣ駆動の場合の実施例２に係る駆動法についての動作説明に供するタイミングチャートである。
【図１３】図１３は、時分割１：２のＦＲＣ駆動の場合の実施例３に係る駆動法についての動作説明に供するタイミングチャートである。
【図１４】図１４は、時分割１：４のＦＲＣ駆動の場合の実施例３に係る駆動法についての動作説明に供するタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
２．本開示の技術が適用される表示装置（液晶表示装置の例）
２−１．システム構成
２−２．ＭＩＰ方式の画素
２−３．面積階調法
２−４．面積階調＋ＦＲＣ駆動
３．実施形態の説明
３−１．参考例１（２ビット面積階調＋２ビットＦＲＣ駆動の例）
３−２．実施例１（２ビット面積階調＋２ビットＦＲＣ駆動の例）
３−３．参考例２（２ビット面積階調＋１ビットＦＲＣ駆動の例）
３−４．実施例２（２ビット面積階調＋１ビットＦＲＣ駆動の例）
３−５．実施例３（時分割１：２のＦＲＣ駆動の例）
３−６．実施例４（時分割１：４のＦＲＣ駆動の例）
４．電子機器
５．本開示の構成
【００１３】
＜１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明＞
本開示の表示装置は、記憶機能を持つ画素が配置されて成る表示装置である。この種の表示装置としては、例えば、画素内にデータを記憶可能なメモリ部を有する、所謂、ＭＩＰ(Memory In Pixel)方式の表示装置を例示することができる。
【００１４】
表示装置としては、液晶表示装置、エレクトロルミネッセンス表示装置、プラズマ表示装置などといった周知の表示装置、より具体的には、フラットパネル型の表示装置を用いることができる。ここで、本開示の表示装置が液晶表示装置の場合には、画素にメモリ性液晶を用いることで、画素に記憶機能を持つ表示装置とすることができる。表示装置は、モノクロ表示対応の表示装置であってもよいし、カラー表示対応の表示装置であってもよい。
【００１５】
画素に記憶機能を有する表示装置は、画素にデータを記憶できることで、モード切替えスイッチによってアナログ表示モードによる表示と、メモリ表示モードによる表示とを実現できる。ここで、「アナログ表示モード」とは、画素の階調をアナログ的に表示する表示モードである。また、「メモリ表示モード」とは、画素に記憶されている２値のデータ（論理“１”／論理“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。
【００１６】
画素に記憶機能を有する表示装置、例えば、ＭＩＰ方式の表示装置にあっては、解像度の制約により、画素に内蔵する回路規模が限られるために表示階調数が低下する傾向にある。そこで、ＭＩＰ方式の表示装置にあっては、複数のフレームを１周期とし、即ち、１フレームの画像生成を複数のサブフレームに分割し、この１周期（１フレームの画像生成周期）内で各画素の階調を時間的に変化させることで中間階調を得るＦＲＣ駆動にて表示駆動を行う構成とすることができる。
【００１７】
前にも述べたように、「ＦＲＣ駆動」とは、異なる複数の階調輝度をサブフレーム単位で高速に切り替えることによって人間の目の残像特性（残像効果）を利用し、複数の階調輝度の中間調輝度を表示させる駆動法である。ここで、「サブフレーム」とは、複数のフレームを１周期（１フレームの画像生成周期）とするときの各フレームを言う。このＦＲＣ駆動を行うことで、１フレームを１周期（１フレームの画像生成周期）とするフレーム単位での駆動の場合に比べて、表示（表現）可能な階調数を上げることができる。
【００１８】
上述したように、本開示の表示装置、表示装置の駆動方法、及び、電子機器は、記憶機能を持つ画素が配置されて成り、ＦＲＣ駆動にて表示駆動を行う構成を前提としている。そして、ＦＲＣ駆動にて表示駆動を行うに当たって、１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行うようにする。
【００１９】
このように、走査方向において不連続に画素に対して階調データの下位ビット及び上位ビットの書込みを行うことで、階調データのビットの切替えタイミングが分散されるために、階調データのビットの切替えタイミングでの画面のちらつきを軽減できる。従って、階調データのビットの切り替えタイミングでの画面のちらつきを軽減しつつＦＲＣ駆動を実現できることになる。
【００２０】
そして、上述した好ましい構成を含む、本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、下位ビット及び上位ビットの一方のデータについて全ラインについて書込みを終える前に、下位ビット及び上位ビットの他方のデータの書込みを割り込ませる構成とすることができる。
【００２１】
このとき、下位ビット及び上位ビットの一方のデータについて１ラインまたは複数ラインを単位とする飛越し走査にて書込みを行い、続いて、下位ビット及び上位ビットの他方のデータについて一方のデータと同じラインに対して飛越し走査にて書込みを行うようにするのが好ましい。また、以降の走査において、飛び越したラインに対して一方のデータ、他方のデータについて順に飛び越し走査にて書込みを行うようにするのが好ましい。
【００２２】
あるいは又、上述した好ましい構成を含む、本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、あるフレームにおいて下位ビット及び上位ビットの一方のデータについて走査方向において不連続に書込みを行い、次のフレームにおいて下位ビット及び上位ビットの他方のデータについて走査方向において不連続に書込みを行う構成とすることもできる。
【００２３】
このとき、１つのフレームにおいて、下位ビット及び上位ビットの各データについて、先ず奇数ラインまたは奇数ライン群に対して飛越し走査によって書込みを行い、次いで、偶数ラインまたは偶数ライン群に対して飛越し走査によって書込みを行うようにするのが好ましい。
【００２４】
ところで、ＭＩＰ方式の表示装置にあっては、画素毎に１ビットで２階調しか表現を行うことができない。そのために、画素の駆動に当たっては、階調表現方式として、１つの画素を複数の副画素で構成し、当該複数の副画素の電極の面積の組み合わせによって階調を表示する面積階調法を用いる構成とするのが好ましい。
【００２５】
ここで、「面積階調法」とは、面積比を２0,２1，２2，・・・，２N-1、という具合に重み付けしたＮ個の副画素電極で２N個の階調を表現する階調表現方式である。この面積階調法は、例えば、画素回路を構成するＴＦＴ（Thin Film Transistor：薄膜トランジスタ）の特性ばらつきによる画質の不均一性を改善する等の目的で採用される。
【００２６】
面積階調法にて駆動される画素の画素電極にあっては、複数の副画素毎に複数の電極に分割されており、当該複数の電極の面積の組合せによって階調表示を行う構成とするのが好ましい。このとき、複数の電極は３つの電極から成り、真ん中の電極と当該真ん中の電極を挟む２つの電極との面積の組合せによって階調表示を行う構成とするのが好ましい。また、真ん中の電極を挟む２つの電極は、互いに電気的に結線され、１つの駆動回路によって駆動される構成とするのが好ましい。
【００２７】
＜２．本開示の技術が適用される表示装置＞
本開示の実施形態について説明する前に、本開示の技術が適用される表示装置について説明する。ここでは、本開示の技術が適用される表示装置として、アクティブマトリクス型液晶表示装置を例に挙げて説明するが、これに限られるものではない。
【００２８】
［２−１．システム構成］
図１は、本開示の技術が適用されるアクティブマトリクス型液晶表示装置の構成の概略を示すシステム構成図である。液晶表示装置は、少なくとも一方が透明な２枚の基板（図示せず）が所定の間隔をもって対向して配置され、これら２枚の基板間に液晶が封入されたパネル構造となっている。
【００２９】
本適用例に係る液晶表示装置１０は、液晶容量を含む複数の画素２０が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。当該駆動部は、信号線駆動部４０、制御線駆動部５０、及び、駆動タイミング発生部６０などから成り、例えば、画素アレイ部３０と同じ液晶表示パネル（基板）１１上に集積され、画素アレイ部３０の各画素２０を駆動する。
【００３０】
ここで、液晶表示装置１０がカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の液晶表示装置では、１つの画素は、赤色（Ｒ）光の副画素、緑色（Ｇ）光の副画素、青色（Ｂ）光の副画素の３つの副画素から構成される。
【００３１】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光の副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光の少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００３２】
本適用例に係る液晶表示装置１０は、画素２０として記憶機能を有する画素、例えば、画素毎にデータを記憶可能なメモリ部を有するＭＩＰ方式の画素を用い、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な構成となっている。ＭＩＰ方式の画素を用いる液晶表示装置１０にあっては、画素２０に常に一定電圧がかかることになるために、画素トランジスタの光リーク等による経時的な電圧変動によるシェーディングの問題を解消できる利点がある。
【００３３】
図１において、画素アレイ部３０のｍ行ｎ列の画素配列に対して、列方向に沿って信号線３１1〜３１n（以下、単に「信号線３１」と記述する場合もある）が画素列毎に配線されている。また、行方向に沿って制御線３２1〜３２m（以下、単に「制御線３２」と記述する場合もある）が画素行毎に配線されている。ここで、「列方向」とは画素列の画素の配列方向（即ち、垂直方向）を言い、「行方向」とは画素行の画素の配列方向（即ち、水平方向）を言う。
【００３４】
信号線３１(３１1〜３１n)の各一端は、信号線駆動部４０の画素列に対応した各出力端に接続されている。信号線駆動部４０は、任意の階調を反映した信号電位（アナログ表示モードではアナログ電位、メモリ表示モードでは２値電位）を、対応する信号線３１に対して出力するように動作する。また、信号線駆動部４０は、例えばメモリ表示モードの場合でも、画素２０内に保持する信号電位の論理レベルを入れ替える場合、必要な階調を反映した信号電位を対応する信号線３１に対して出力するように動作する。
【００３５】
図１では、制御線３２1〜３２mについて、１本の配線として示しているが、１本に限られるものではない。実際には、制御線３２1〜３２mは複数本の配線からなる。この制御線３２1〜３２mの各一端は、制御線駆動部５０の画素行に対応した各出力端に接続されている。制御線駆動部５０は、例えばアナログ表示モードの場合、信号線駆動部４０から信号線３１1〜３１nに出力される、階調を反映した信号電位の画素２０に対する書込み動作の制御を行う。
【００３６】
駆動タイミング発生部（ＴＧ；タイミングジェネレータ）６０は、信号線駆動部４０及び制御線駆動部５０を駆動するための各種の駆動パルス（タイミング信号）を生成し、これら駆動部４０，５０に供給する。
【００３７】
［２−２．ＭＩＰ方式の画素］
続いて、画素２０として用いるＭＩＰ方式の画素について説明する。ＭＩＰ方式の画素は、アナログ表示モードによる表示とメモリ表示モードによる表示の両方に対応可能な構成となっている。前にも述べたように、アナログ表示モードとは、画素の階調をアナログ的に表示する表示モードである。また、メモリ表示モードとは、画素内のメモリに記憶されている２値情報（論理“１”／“０”）に基づいて、画素の階調をデジタル的に表示する表示モードである。
【００３８】
メモリ表示モードの場合、メモリ部に保持されている情報を用いるため、階調を反映した信号電位の書込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、階調を反映した信号電位の書き込み動作をフレーム周期で実行する必要があるアナログ表示モードの場合に比べて消費電力が少なくて済む、換言すれば、表示装置の低消費電力化を図ることができる利点がある。
【００３９】
図２は、ＭＩＰ方式の画素２０の回路構成の一例を示すブロック図である。また、図３に、ＭＩＰ方式の画素２０の動作説明に供するタイミングチャートを示す。
【００４０】
画素２０は、液晶容量２１の他、図面の簡略化のために図示を省略するが、例えば薄膜トランジスタ（ＴＦＴ）から成る画素トランジスタ及び保持容量を有する構成となっている。液晶容量２１は、画素電極とこれに対向して形成される対向電極との間で発生する液晶材料の容量成分を意味している。液晶容量２１の対向電極にはコモン電圧ＶCOMが全画素共通に印加される。
【００４１】
画素２０は更に、３つのスイッチ素子２２〜２４及びラッチ部２５を有するＳＲＡＭ機能付きの画素構成となっている。スイッチ素子２２は、信号線３１（図１の信号線３１1〜３１nに相当）に一端が接続されている。そして、図１の制御線駆動部５０から制御線３２（図１の制御線３２1〜３２mに相当）を介して走査信号φＶが与えられることによってオン（閉）状態となり、図１の信号線駆動部４０から信号線３１を介して供給されるデータＳＩＧを取り込む。この場合の制御線３２は走査線ということになる。ラッチ部２５は、互いに逆向きに並列接続されたインバータ２５１，２５２によって構成されており、スイッチ素子２２によって取り込まれたデータＳＩＧに応じた電位を保持（ラッチ）する。
【００４２】
スイッチ素子２３，２４の各一方の端子には、コモン電圧ＶCOMと同相の電圧ＦＲＰ及び逆相の電圧ＸＦＲＰが与えられる。スイッチ素子２３，２４の各他方の端子は共通に接続され、本画素回路の出力ノードＮoutとなる。スイッチ素子２３，２４は、ラッチ部２５の保持電位の極性に応じていずれか一方がオン状態となる。これにより、対向電極にコモン電圧ＶCOMが印加されている液晶容量２１の画素電極に対して、同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰが印加される。
【００４３】
図３から明らかなように、ノーマリーブラック（無電圧印加時に黒表示）の液晶パネルの場合、ラッチ部２５の保持電位が負側極性のときは、液晶容量２１の画素電位がコモン電圧ＶCOMと同相になるため黒表示となる。また、ラッチ部２５の保持電位が正側極性のときは、液晶容量２１の画素電位がコモン電圧ＶCOMと逆相になるため白表示となる。
【００４４】
上述したことから明らかなように、ＭＩＰ方式の画素２０にあっては、ラッチ部２５の保持電位の極性に応じてスイッチ素子２３，２４のいずれか一方がオン状態となることにより、液晶容量２１の画素電極に対して、同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰが印加される。これにより、先述したように、画素２０には常に一定電圧が印加されることになるためにシェーディングが発生する懸念はない。
【００４５】
図４は、画素２０の具体的な回路構成の一例を示す回路図であり、図中、図２と対応する部分には同一符号を付して示している。
【００４６】
図４において、スイッチ素子２２は、例えばＮｃｈＭＯＳトランジスタＱn10から成る。ＮｃｈＭＯＳトランジスタＱn10は、一方のソース／ドレイン電極が信号線３１に接続され、ゲート電極が制御線（走査線）３２に接続されている。
【００４７】
スイッチ素子２３，２４は共に、例えば、ＮｃｈＭＯＳトランジスタ及びＰｃｈＭＯＳトランジスタが並列に接続されてなるトランスファスイッチから成る。具体的には、スイッチ素子２３は、ＮｃｈＭＯＳトランジスタＱn11及びＰｃｈＭＯＳトランジスタＱp11が互いに並列に接続された構成となっている。スイッチ素子２４は、ＮｃｈＭＯＳトランジスタＱn12及びＰｃｈＭＯＳトランジスタＱp12が互いに並列に接続された構成となっている。
【００４８】
スイッチ素子２３，２４は、必ずしも、ＮｃｈＭＯＳトランジスタ及びＰｃｈＭＯＳトランジスタを並列接続して成るトランスファスイッチである必要はない。スイッチ素子２３，２４を、単一導電型のＭＯＳトランジスタ、即ち、ＮｃｈＭＯＳトランジスタあるいはＰｃｈＭＯＳトランジスタを用いて構成することも可能である。スイッチ素子２３，２４の共通接続ノードが、本画素回路の出力ノードＮoutとなる。
【００４９】
インバータ２５１，２５２は共に、例えばＣＭＯＳインバータから成る。具体的には、インバータ２５１は、ＮｃｈＭＯＳトランジスタＱn13及びＰｃｈＭＯＳトランジスタＱp13のゲート電極同士及びドレイン電極同士が共通に接続された構成となっている。インバータ２５２は、ＮｃｈＭＯＳトランジスタＱn14及びＰｃｈＭＯＳトランジスタＱp14のゲート電極同士及びドレイン電極同士が共通に接続された構成となっている。
【００５０】
上記の回路構成を基本とする画素２０が、行方向（水平方向）及び列方向（垂直方向）に展開されて行列状に配置されることになる。この画素２０の行列状配列に対して、画素列毎の信号線３１及び画素行毎の制御線３２に加えて、同相の電圧ＦＲＰ、逆相の電圧ＸＦＲＰを伝送する配線３３，３４、及び、正側電源電圧ＶDD、負側電源電圧ＶSSの電源線３５，３６が画素列毎に配線されている。
【００５１】
上述したように、本適用例に係る表示装置（即ち、アクティブマトリクス型液晶表示装置）１０は、表示データに応じた電位を保持するラッチ部２５を有するＳＲＡＭ機能付き画素（ＭＩＰ）２０が行列状に配置された構成となっている。尚、本適用例では、画素２０に内蔵するメモリ部としてＳＲＡＭを用いる場合を例に挙げたが、ＳＲＡＭは一例に過ぎず、他の構成のメモリ部、例えば、ＤＲＡＭを用いる構成であってもよい。
【００５２】
このＭＩＰ方式の液晶表示装置１０は、画素２０毎に記憶機能（メモリ部）を持つことで、前にも述べたように、アナログ表示モードによる表示と、メモリ表示モードによる表示とを実現できる。そして、メモリ表示モードの場合、メモリ部に保持されている画素データを用いて表示を行うことから、階調を反映した信号電位の書き込み動作を単発実行するため常時フレーム周期で実行する必要がなく、液晶表示装置１０の消費電力の低減を図ることができる、という利点がある。
【００５３】
また、表示画面を部分的に、即ち、表示画面の一部だけを書き換えたい、というニーズがある。この場合、部分的に画素データを書き換えれば良いことになる。表示画面を部分的に書き換える、即ち、画素データを部分的に書き換えると、書き換えを行わない画素についてはデータを転送する必要がなくなる。従って、データ転送量を減らすことができるため、液晶表示装置１０の更なる省電力化を図ることができる、という利点もある。
【００５４】
［２−３．面積階調法］
ところで、画素内部に記憶機能を有する表示装置、例えば、ＭＩＰ方式の液晶表示装置の場合、画素２０毎に１ビットで２階調しか表現を行うことができない。そこで、本適用例に係る液晶表示装置１０にあっては、ＭＩＰ方式を採用するに当たって、面積階調法を用いる構成とするのが好ましい。
【００５５】
具体的には、画素２０の表示領域となる画素電極を、面積的に重み付けした複数の画素（副画素）電極に分割する面積階調法を用いる。画素電極としては、透過電極であってもよいし、反射電極であってもよい。そして、ラッチ部２５の保持電位によって選択された画素電位を面積的に重み付けした画素電極に通電し、重み付けした面積の組み合わせによって階調表示を行うようにする。
【００５６】
ここでは、理解を容易にするために、画素電極（副画素電極）の面積（画素面積）に２：１の重みを付けることによって２ビットで４階調を表現する面積階調法を例に挙げてより具体的に説明するものとする。
【００５７】
画素面積に２：１の重みを付ける構造としては、図５の（Ａ）に示すように、画素２０の画素電極を面積１の副画素電極２０１と、当該副画素電極２０１の２倍の面積（面積２）の副画素電極２０２とに分割する構造が一般的である。しかし、図５の（Ａ）の構造の場合には、１画素の中心（重心）に対する各階調（表示画像）の中心（重心）が揃わない（一致しない）ため、階調表現の点で好ましくない。
【００５８】
１画素の中心に対する各階調の中心を揃える構造としては、図５の（Ｂ）に示すように、面積２の副画素電極２０４の中心部を例えば矩形形状にくり抜き、そのくり抜いた矩形領域の中心部に面積１の副画素電極２０３を配置する構造が考えられる。しかし、図５の（Ｂ）の構造の場合には、副画素電極２０３の両側に位置する、副画素電極２０４の連結部２０４A，２０４Bの幅が狭いため、副画素電極２０４全体の反射面積が小さくなるとともに、連結部２０４A，２０４Bの辺りの液晶配向が難しい。
【００５９】
上述したように、面積階調で、無電界時に液晶分子が基板に対してほぼ垂直になるＶＡ（Vertical Aligned：垂直配向）モードにしようとすると、液晶分子に対する電圧のかかり方が、電極形状や電極サイズなどによって変わるため、良好に液晶配向させることが難しい。また、副画素電極の面積比が反射率比になるとは限らないので階調設計が難しい。反射率は、副画素電極の面積や液晶配向などによって決まる。図５の（Ａ）の構造の場合は、面積比が１：２であっても電極周辺の長さの比が１：２とはならない。従って、副画素電極の面積比が反射率比になるとは限らない。
【００６０】
このような観点からすると、面積階調法を採用するに当たっては、階調の表現性と反射面積の有効活用を考える上では、図５の（Ｃ）に示すように、画素電極を例えば同じ面積（大きさ）の３つの副画素電極２０５，２０６A，２０６Bに分割する、所謂、３分割の電極構成にするのが好ましい。
【００６１】
この３分割の電極構成の場合、中央の副画素電極２０５を挟む上下２つの副画素電極２０６A，２０６Bを組とし、当該組となる２つの副画素電極２０６A，２０６Bを同時に駆動する。このとき、下位ビットには面積１の副画素電極２０５を接続し、上位ビットには面積２の副画素電極２０６A，２０６Bを接続する。これにより、２つの副画素電極２０６A，２０６Bと中央の副画素電極２０５との間で画素面積に２：１の重みを付けることができる。また、上位ビットの面積２の副画素電極２０６A，２０６Bを２等分して中央の副画素電極２０５を挟んで上下に配置していることで、１画素の中心（重心）に対する各階調の中心（重心）を揃えることができる。
【００６２】
ここで、３つの副画素電極２０５，２０６A，２０６Bの各々について駆動回路と電気的にコンタクトを取るとすると、図５の（Ａ），（Ｂ）の構造に比べて金属配線のコンタクト数が増えるため画素サイズが大きくなり、高精細化の阻害要因となる。特に、画素２０毎にメモリ部を有するＭＩＰ方式の画素構成の場合には、図４から明らかなように、１つの画素２０内にトランジスタ等の多くの回路構成素子やコンタクト部が存在することになり、レイアウト面積的に余裕がないために、コンタクト部１個が画素サイズに大きく影響を及ぼす。
【００６３】
コンタクト数を減らすには、１個の副画素電極２０５を挟むことによって互いの距離が離れた２つの副画素電極２０６A，２０６B同士を電気的に結合する（結線する）画素構造とすれば良い。そして、図６に示すように、１つの駆動回路２０７Aで１個の副画素電極２０５を駆動し、他の１つの駆動回路２０７Bで残りの２つの副画素電極２０６A，２０６Bを同時に駆動するようにする。ここで、駆動回路２０７A，２０７Bは、図４に示した画素回路に相当する。
【００６４】
このように、２つの副画素電極２０６A，２０６Bを１つの駆動回路２０７Bによって駆動するようにすることにより、２つの副画素電極２０６A，２０６Bを別々の駆動回路によって駆動する構成を採る場合に比べて画素２０の回路構成を簡略化できる利点がある。
【００６５】
尚、ここでは、メモリ機能を有する画素として、画素毎にデータを記憶可能なメモリ部を持つＭＩＰ方式の画素を用いる場合を例に挙げたが、これは一例に過ぎない。メモリ機能を有する画素としては、ＭＩＰ方式の画素の他に、例えば、周知のメモリ性液晶を用いる画素を例示することができる。
【００６６】
［２−４．面積階調＋ＦＲＣ駆動］
ところで、ＭＩＰ技術はデザインルールの制約から集積できる１画素あたりのメモリ数が限定されるため、表現色数も限定されてしまう。例えば、１８０ＰＰＩ（７インチＸＧＡ相当）の表示装置にあっては、メモリの集積数の限界はＲＧＢ各色２ビットであり、面積階調を用いる通常駆動では各色４階調、計６４色の表現色数となる。これに対し、ＦＲＣ駆動を導入し、面積階調＋ＦＲＣ駆動の駆動を行うことにより、表現階調数の増加を図ることができる。
【００６７】
（２ビット面積階調＋１ビットＦＲＣ駆動）
ここで、２ビットの面積階調（面積比＝１：２）に対し、１ビットのＦＲＣ駆動を行う場合について、図７を用いて説明する。この２ビット面積階調＋１ビットＦＲＣ駆動の場合は７階調表示となる。
【００６８】
先ず、２ビットの面積階調のみの場合について、図７の（Ａ）を用いて説明する。２ビットの面積階調のみの場合は、１画面を１フレーム周期で構成する。図７の（Ａ）に示すように、３つの副画素が全て消灯状態となる０、中央の副画素のみが点灯状態となる１、上下の２つの副画素が点灯状態となる２、３つの副画素が全て点灯状態となる３の計４階調表示となる。
【００６９】
これに対して、２ビットの面積階調＋１ビットのＦＲＣ駆動の場合は、１画面を２つのフレーム（サブフレーム）周期で構成する。そして、２つのフレームで同じ点灯駆動となる上記の４階調に、図７の（Ｂ）に示す０．５，１．５，２．５の３階調が加わる。
【００７０】
階調０．５では、第１フレームで３つの副画素が全て消灯状態となり、第２フレームで中央の副画素のみが点灯状態となる。階調１．５では、第１フレームで中央の副画素のみが点灯状態となり、第２フレームで上下の２つの副画素が点灯状態となる。階調２．５では、第１フレームで上下の２つの副画素が点灯状態となり、第２フレームで３つの副画素が全て点灯状態となる。
【００７１】
上述したことから明らかなように、複数の階調輝度の中間調輝度を表示させる駆動法であるＦＲＣ駆動を併用することで、ＦＲＣ駆動ビット分だけ表示階調数を増やすことができる。因みに、単純に３ビットの画素構成とした場合、その分の回路を画素（副画素）２０内に詰め込むことになるため、配線ルールが高精細化されない限り画素サイズが大きくなり、表示装置の高精細化を図る上で不利になる。
【００７２】
また、画素２０が３分割の電極構成であり、副画素電極２０５を挟む上下２つの副画素電極２０６A，２０６Bを同時駆動する画素構造での面積階調によれば、階調表示の画素の中心と複数のフレーム間の表示画像（階調）の中心とを一致させることができる。ここで、「一致」とは、階調表示の画素の中心と、複数のフレーム間の表示画像の中心とが厳密に一致する場合の他、実質的に一致する場合も含む。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。
【００７３】
そして、画素の中心と階調（表示画像）の中心とがフレーム（サブフレーム）間で一致することで、表示画像にフレーム周期での揺らぎが生じないため、表示特性の更なる向上を図ることができる。また、表示画像にフレーム周期での揺らぎが生じないことで、フレーム周期の時間（フレームレート）を遅くすることができるため、ＦＲＣ駆動の下での消費電力の低減を図ることができる。
【００７４】
（２ビット面積階調＋２ビットＦＲＣ駆動）
次に、２ビットの面積階調（面積比＝１：２）に対し、２ビットのＦＲＣ駆動を行う場合について、図８を用いて説明する。
【００７５】
図８に示すように、２ビット面積階調＋２ビットＦＲＣ駆動の場合、１つの階調を表現するための時間（階調表現に要する時間）を１：４に分割することにより、空間的に２ビット分、時間的に２ビット分の計４ビット（＝１６階調）分の階調表現を実現できる。ここで、１つの階調を表現するための時間を１：４に分割するということは、１つの階調を５フレーム（サブフレーム）で表現するということである。
【００７６】
このように、２ビット面積階調＋２ビットＦＲＣ駆動の場合、階調表現に５フレーム必要となるため、１つの階調を１フレームで表現する、即ち、１フレームを１周期とする通常の駆動の場合の５倍速で駆動する必要がある。５倍速で駆動するということは、５倍速駆動で画素２０のメモリ部の内容を書き換えるということである。
【００７７】
このような高速駆動が必要なＦＲＣ駆動に対しては、駆動部の動作スピードがそれに対応できない事態が生ずる場合があり、また、当該事態が生じないように全体的な駆動周波数を落とすと、階調データのビットの切替えタイミングで画面のちらつきが視認されやすくなる。尚、ここでは、２ビット面積階調＋２ビットＦＲＣ駆動の場合を例に挙げてその問題点について説明したが、当該問題点については、ＦＲＣ駆動単独の場合についても同様に言えることである。
【００７８】
＜３．実施形態の説明＞
本実施形態では、階調数を上げることを目的としてＦＲＣ駆動を適用する場合における動作スピードの高速化の問題を解決するために次の構成を採る。すなわち、ＦＲＣ駆動にて表示駆動を行うら当たって、１ラインまたは複数ラインを単位として走査方向において不連続に画素２０に対して階調データの下位ビット及び上位ビットの書込みを行うようにする。このような駆動は、液晶表示装置１０の駆動部、即ち、信号線駆動部４０、制御線駆動部５０、及び、駆動タイミング発生部６０等による駆動の下に実行される。
【００７９】
このように、走査方向において不連続に画素２０に対して階調データの下位ビット及び上位ビットの書込みを行うことで、階調データのビットの切替えタイミングが分散されるため、階調データのビットの切替えタイミングでの画面のちらつきを軽減できる。従って、階調データのビットの切り替えタイミングでの画面のちらつきを軽減しつつＦＲＣ駆動を実現できることになる。
【００８０】
以下に、上記のような駆動を行うための具体的な実施例について説明する。
【００８１】
［３−１．参考例１］
実施例について説明する前に、５倍速駆動が必要な２ビット面積階調＋２ビットＦＲＣ駆動の場合の従来の駆動法について参考例１に係る駆動法として、図９のタイミングチャートを用いて説明する。
【００８２】
前にも述べたように、２ビット面積階調＋２ビットＦＲＣ駆動の場合、階調表現に１フレーム＋４フレームの計５フレームを必要としていた。そして、画素２０への階調データの書込みに当たっては、図９に示すように、最初の１フレーム目で先ず下位ビットについて、液晶表示パネル１１の上部（以下、単に「パネル上部」と記述する）から液晶表示パネル１１の下部（以下、単に「パネル下部」と記述する）に亘って全ラインについて連続して走査する。
【００８３】
次に、２番目のフレームで上位ビットについて、パネル上部からパネル下部に亘って走査する。その後、３フレームの期間が過ぎると、即ち、５フレームを単位とする１周期が過ぎると、再び、上述した動作、即ち、下位ビット、上位ビットの順にフレーム単位でパネル上部からパネル下部に亘って全ラインについて連続してデータを書き込む動作が繰り返される。そして、５倍速駆動の下にこの一連の動作が実行される。
【００８４】
上述したように、参考例１に係る駆動法の場合は、下位ビットのデータについて、パネル上部からパネル下部に亘って全ラインについて連続的に書き込んだ後に、次のフレームで上位ビットのデータについて、パネル上部からパネル下部に亘って全ラインについて連続的に書き込むようにしている。従って、上位ビットの書込みが終わった後、次の下位ビットの書込みを行うまでの３フレームの期間がホールド期間となる。そして、このホールド期間は、何も動作を行っていない期間であるため、駆動上では無駄な期間である。
【００８５】
［３−２．実施例１］
図１０は、２ビット面積階調＋２ビットＦＲＣ駆動の場合の実施例１に係る駆動法についての動作説明に供するタイミングチャートである。
【００８６】
実施例１に係る駆動法では、ＦＲＣ駆動にて表示駆動を行う際に、１ラインまたは複数ラインを単位として走査を行う。従って、図１０において、横一列が１ライン、または、複数ラインを単位とする１ブロックに相当することになる。
【００８７】
以下では、理解を容易にするために、１ラインを単位として走査を行う場合を例に挙げて説明する。図１０には、図面の簡略化のために、６ライン分を図示しており、１ライン目がパネル最上部のライン、６ライン目がパネル最下部のラインということになる。
【００８８】
実施例１に係る駆動法では、階調データの下位ビット及び上位ビットの一方のデータについて全ラインについて書込みを終える前に、下位ビット及び上位ビットの他方のデータの書込みを割り込ませる駆動を行う。
【００８９】
具体的には、下位ビット及び上位ビットの一方のデータについて１ライン（または、複数ライン）を単位とする飛越し走査にて書込みを行い、続いて、下位ビット及び上位ビットの他方のデータについて一方のデータと同じラインに対して飛越し走査にて書込みを行う。次いで、飛び越したラインに対して一方のデータ、他方のデータについて順に飛び越し走査にて書込みを行う。
【００９０】
図１０を用いてより具体的に説明する。先ず、下位ビットのデータについて、奇数ライン、即ち、１ライン、３ライン、５ラインに対して飛越し走査によって書込みを行い、続いて、上位ビットのデータについて、下位ビットのデータと同じ奇数ラインに対して飛越し走査によって書込みを行う。
【００９１】
次いで、下位ビットのデータについて、最初の書込みの際に飛び越した偶数ライン、即ち、２ライン、４ライン、６ラインに対して飛越し走査によって書込みを行い、続いて、上位ビットのデータについて、下位ビットのデータと同じ偶数ラインに対して飛越し走査によって書込みを行う。
【００９２】
上述した一連の飛越し走査による書込み駆動は、所謂、インターレース駆動ということになる。そして、このインターレース駆動により、図９と図１０との対比から明らかなように、図９における３フレーム分のホールド期間の大半を利用した書込み駆動を行うことができ、ホールド期間を１フレーム分の期間に短縮できる。
【００９３】
しかも、各フレームにおける書込みに要する時間は、飛越し走査による書込みであるため、１フレーム期間で全ラインについて連続して書き込む場合に比べて１／２の時間で済む。従って、２ビット面積階調＋２ビットＦＲＣ駆動の場合であれば、駆動周波数を５倍から２．５倍に低減できる。
【００９４】
このように、階調データの下位ビット及び上位ビットの一方のデータについて全ラインについて書込みを終える前に、下位ビット及び上位ビットの他方のデータの書込みを割り込ませることにより、２．５倍速のＦＲＣ駆動を実現できる。しかも、駆動周波数を５倍から２．５倍に落ちても、インターレース駆動によって階調データのビットの切替えタイミングが分散されるため、階調データのビットの切替えタイミングでの画面のちらつきを軽減できる。従って、階調データのビットの切り替えタイミングでの画面のちらつきを軽減しつつＦＲＣ駆動を実現できる。
【００９５】
［３−３．参考例２］
次に、２ビット面積階調＋１ビットＦＲＣ駆動の場合の駆動法について、実施例２に係る駆動法として説明する。その前に、従来の駆動法について参考例２として、図１１を用いて説明する。
【００９６】
２ビット面積階調＋１ビットＦＲＣ駆動の場合、階調表現に１フレーム＋１フレームの計２フレームにおいて、各フレーム毎に交互に、下位ビット及び上位ビットのデータをパネル上部からパネル下部に亘って連続的に走査しつつ書き込むようにしている。従って、階調データのビットの切替えタイミングが１フレーム周期となって揃うことになる。これにより、階調データのビットの切替えタイミングでの画面のちらつきが目立ちやすくなる懸念がある。
【００９７】
［３−４．実施例２］
図１２は、２ビット面積階調＋１ビットＦＲＣ駆動の場合の実施例２に係る駆動法についての動作説明に供するタイミングチャートである。
【００９８】
実施例２に係る駆動法でも、ＦＲＣ駆動にて表示駆動を行う際に、１ラインまたは複数ラインを単位として走査を行う。従って、図１２において、横一列が１ライン、または、複数ラインを単位とする１ブロックに相当することになる。
【００９９】
以下では、理解を容易にするために、１ラインを単位として走査を行う場合を例に挙げて説明する。図１２には、図面の簡略化のために、６ライン分を図示しており、１ライン目がパネル最上部のライン、６ライン目がパネル最下部のラインということになる。
【０１００】
実施例２に係る駆動法では、あるフレームにおいて階調データの下位ビット及び上位ビットの一方のデータについて走査方向において不連続に書込みを行い、次のフレームにおいて下位ビット及び上位ビットの他方のデータについて走査方向において不連続に書込みを行う。
【０１０１】
具体的には、図１２に示すように、あるフレームにおいて、先ず、下位ビットのデータについて、奇数ライン、即ち、１ライン、３ライン、５ラインに対して飛越し走査によって書込みを行う。続いて、同じ下位ビットのデータについて、最初の書込みの際に飛び越した偶数ライン、即ち、２ライン、４ライン、６ラインに対して飛越し走査によって書込みを行う。
【０１０２】
次のフレームでは、上位ビットのデータについて、奇数ライン、即ち、１ライン、３ライン、５ラインに対して飛越し走査によって書込みを行う。続いて、同じ上位ビットのデータについて、最初の書込みの際に飛び越した偶数ライン、即ち、２ライン、４ライン、６ラインに対して飛越し走査によって書込みを行う。以降、上述した一連の書込み駆動を繰り返す。
【０１０３】
このように、あるフレームにおいて下位ビット及び上位ビットの一方のデータについて走査方向において不連続に書込みを行い、次のフレームにおいて他方のデータについて走査方向において不連続に書込みを行うことで、階調データのビットの切替えタイミングが分散される。これにより、階調データのビットの切替えタイミングでの画面のちらつきを軽減できる。
【０１０４】
尚、本実施例２では、１ラインを単位としているので、奇数ライン、偶数ラインとして飛越し走査を行うことになるが、複数ラインを単位とする場合は、奇数ライン群（奇数ブロック）、偶数ライン群（偶数ブロック）として飛越し走査を行うことになる。
【０１０５】
以上、実施例１及び実施例２では、面積階調とＦＲＣ駆動とを併用する場合について説明したが、本開示の駆動方法は、併用の場合に限らず、ＦＲＣ駆動単独の場合にも適用可能である。以下では、ＦＲＣ駆動単独に適用可能な駆動法について、実施例３及び実施例４に係る駆動法として説明する。
【０１０６】
［３−５．実施例３］
図１３は、時分割１：２のＦＲＣ駆動の場合の実施例３に係る駆動法についての動作説明に供するタイミングチャートである。
【０１０７】
実施例３に係る駆動法は、時分割１：２のＦＲＣ駆動である。この時分割１：２のＦＲＣ駆動の場合、図１３に示すように、例えば１ライン目を例にとると、１画素目から１３画素目までの１３画素に相当する期間が１、１４画素目から４０画素目までの２７画素に相当する期間が２の時分割比となる。ここでは、図面の簡略化のために、水平ラインが２０ラインの場合を例示している。正確には１：２の時分割比ではないが、ライン数が多ければ誤差の範囲とすることができる。
【０１０８】
具体的な駆動としては、図１３に示すように、１ライン目については、１画素目、４１画素目、・・・に下位ビットを書き込み、１４画素目、５４画素目、・・・に上位ビットを書き込む。このとき、１ライン目の２画素目から１３画素目の期間、・・・が下位ビットの表示期間となり、１５画素目から４０画素目までの期間、・・・が上位ビットの表示期間となる。
【０１０９】
２ライン目については、１５画素目、５５画素目、・・・に下位ビットを書き込み、２８画素目、６８画素目、・・・に上位ビットを書き込む。このとき、２ライン目の１６画素目から２７画素目の期間、・・・が下位ビットの表示期間となり、２９画素目から５４画素目までの期間、・・・が上位ビットの表示期間となる。
【０１１０】
３ライン目については、２画素目、４２画素目、・・・に上位ビットを書き込み、２９画素目、６９画素目、・・・に下位ビットを書き込む。このとき、３ライン目の３画素目から２８画素目までの期間、・・・が上位ビットの表示期間となり、３０画素目から４１画素目までの期間、・・・が下位ビットの表示期間となる。
【０１１１】
４ライン目については、３画素目、４３画素目、・・・に下位ビットを書き込み、１６画素目、５６画素目、・・・に上位ビットを書き込む。このとき、４ライン目の４画素目から１５画素目の期間、・・・が下位ビットの表示期間となり、１７画素目から４２画素目までの期間、・・・が上位ビットの表示期間となる。
【０１１２】
以降、上述した１ライン目から４ライン目までの駆動を基本的な駆動として最終ラインまで下位ビット及び上位ビットの書込み駆動が実行される。
【０１１３】
実施例３の駆動法の場合にも、実施例１及び実施例２の駆動法の場合と同様に、１ラインを単位として走査方向において不連続に画素に対して階調データの下位ビット及び上位ビットの書込み駆動が行われることになる。これにより、階調データのビットの切替えタイミングが分散されるために、階調データのビットの切替えタイミングでの画面のちらつきを軽減できる。また、図１３から明らかなように、下位ビット及び上位ビットの書込みがライン間で重複しておらず、しかも、ホールド期間が存在しないため、駆動上無駄のないＦＲＣ駆動を実現できる。
【０１１４】
［３−６．実施例４］
図１４は、時分割１：４のＦＲＣ駆動の場合の実施例４に係る駆動法についての動作説明に供するタイミングチャートである。
【０１１５】
実施例４に係る駆動法は、時分割１：４のＦＲＣ駆動である。この時分割１：４のＦＲＣ駆動の場合、図１４に示すように、例えば１ライン目を例にとると、１画素目から９画素目までの９画素に相当する期間が１、１０画素目から４８画素目までの３９画素に相当する期間が４の時分割比となる。ここでは、図面の簡略化のために、水平ラインが２４ラインの場合を例示している。正確には１：４の時分割比ではないが、ライン数が多ければ誤差の範囲とすることができる。
【０１１６】
具体的な駆動としては、図１４に示すように、１ライン目については、１画素目、４９画素目、・・・に下位ビットを書き込み、１０画素目、５８画素目、・・・に上位ビットを書き込む。このとき、１ライン目の２画素目から９画素目の期間、・・・が下位ビットの表示期間となり、１１画素目から４８画素目までの期間、・・・が上位ビットの表示期間となる。
【０１１７】
２ライン目については、１１画素目、５９画素目、・・・に下位ビットを書き込み、２０画素目、６８画素目、・・・に上位ビットを書き込む。このとき、２ライン目の１２画素目から１９画素目の期間、・・・が下位ビットの表示期間となり、２１画素目から５８画素目までの期間、・・・が上位ビットの表示期間となる。
【０１１８】
３ライン目については、２１画素目、・・・に下位ビットを書き込み、３０画素目、・・・に上位ビットを書き込む。このとき、３ライン目の２２画素目から２９画素目の期間、・・・が下位ビットの表示期間となり、３１画素目から６８画素目までの期間、・・・が上位ビットの表示期間となる。
【０１１９】
４ライン目については、３１画素目、・・・に下位ビットを書き込み、４０画素目、・・・に上位ビットを書き込む。このとき、４ライン目の３２画素目から３９画素目の期間、・・・が下位ビットの表示期間となり、４１画素目から７８画素目までの期間、・・・が上位ビットの表示期間となる。
【０１２０】
５ライン目については、２画素目、５０画素目、・・・に上位ビットを書き込み、４１画素目、８９画素目、・・・に下位ビットを書き込む。このとき、５ライン目の３画素目から４０画素目までの期間、・・・が上位ビットの表示期間となり、４２画素目から４９画素目までの期間、・・・が下位ビットの表示期間となる。
【０１２１】
以降、上述した１ライン目から５ライン目までの駆動を基本的な駆動として最終ラインまで下位ビット及び上位ビットの書込み駆動が実行される。
【０１２２】
実施例４の駆動法の場合にも、実施例１及び実施例２の駆動法の場合と同様に、１ラインを単位として走査方向において不連続に画素に対して階調データの下位ビット及び上位ビットの書込み駆動が行われることになる。これにより、階調データのビットの切替えタイミングが分散されるために、階調データのビットの切替えタイミングでの画面のちらつきを軽減できる。また、図１３から明らかなように、下位ビット及び上位ビットの書込みがライン間で重複しておらず、しかも、ホールド期間が存在しないため、駆動上無駄のないＦＲＣ駆動を実現できる。
【０１２３】
＜４．電子機器＞
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることが可能である。
【０１２４】
先述した実施形態の説明から明らかなように、本開示の表示装置は、階調データのビットの切り替えタイミングでの画面のちらつきを軽減しつつＦＲＣ駆動を実現できる、という特徴を持っている。従って、あらゆる分野の電子機器において、その表示部として本開示の表示装置を用いることで、画面のちらつきが目立たなく、表示階調数の多い画像表示を実現できる。
【０１２５】
本開示の表示装置を表示部に用いる電子機器としては、例えば、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータなどを例示することができる。特に、本開示の表示装置は、電子書籍機器や電子腕時計等の携帯情報機器や、携帯電話機やＰＤＡ（Personal Digital Assistant）等の携帯通信機器などの電子機器においてその表示部として用いて好適なものである。
【０１２６】
＜５．本開示の構成＞
尚、本開示は以下のような構成を採ることができる。
（１）記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う駆動部を備え、
前記駆動部は、１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行う表示装置。
（２）前記駆動部は、下位ビット及び上位ビットの一方のデータについて全ラインについて書込みを終える前に、下位ビット及び上位ビットの他方のデータの書込みを割り込ませる上記（１）に記載の表示装置。
（３）前記駆動部は、下位ビット及び上位ビットの一方のデータについて１ラインまたは複数ラインを単位とする飛越し走査にて書込みを行い、続いて、下位ビット及び上位ビットの他方のデータについて一方のデータと同じラインに対して飛越し走査にて書込みを行い、次いで、最初の書込みで飛び越したラインに対して一方のデータ、他方のデータについて順に飛び越し走査にて書込みを行う上記（２）に記載の表示装置。
（４）前記駆動部は、あるフレームにおいて下位ビット及び上位ビットの一方のデータについて走査方向において不連続に書込みを行い、次のフレームにおいて下位ビット及び上位ビットの他方のデータについて走査方向において不連続に書込みを行う上記（１）に記載の表示装置。
（５）前記駆動部は、１つのフレームにおいて、下位ビット及び上位ビットの各データについて、先ず奇数ラインまたは奇数ライン群に対して飛越し走査によって書込みを行い、次いで、偶数ラインまたは偶数ライン群に対して飛越し走査によって書込みを行う上記（４）に記載の表示装置。
（６）前記画素は、複数の副画素から成り、前記複数の副画素の面積の組み合わせによって階調を表示する上記（１）から上記（５）のいずれかに記載の表示装置。
（７）前記画素の画素電極は、前記複数の副画素毎に複数の電極に分割されており、当該複数の電極の面積の組合せによって階調表示を行う上記（６）に記載の表示装置。
（８）前記複数の電極は、３つの電極から成り、真ん中の電極と、当該真ん中の電極を挟む２つの電極との面積の組合せによって階調表示を行う上記（７）に記載の表示装置。
（９）前記２つの電極は、面積が同じである上記（８）に記載の表示装置。
（１０）前記２つの電極は、互いに電気的に結線され、１つの駆動回路によって駆動される上記（８）に記載の表示装置。
（１１）記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う表示装置の駆動に当たって、
１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行う表示装置の駆動方法。
（１２）記憶機能を有する画素が配置されて成り、
複数のフレームを１周期とし、この１周期内で各画素の階調を時間的に変化させることによって中間階調を得る駆動法にて表示駆動を行う駆動部を備え、
１ラインまたは複数ラインを単位として走査方向において不連続に前記画素に対して階調データの下位ビット及び上位ビットの書込みを行う表示装置を有する電子機器。
【符号の説明】
【０１２７】
１０・・・液晶表示装置、１１・・・液晶表示パネル、２０・・・画素、２１・・・液晶容量、２２〜２４・・・スイッチ素子、２５・・・ラッチ部、３０・・・画素アレイ部、４０・・・信号線駆動部、５０・・・制御線駆動部、６０・・・駆動タイミング発生部
【図１】
0005923343.tif 000002
【図２】
0005923343.tif 000003
【図３】
0005923343.tif 000004
【図４】
0005923343.tif 000005
【図５】
0005923343.tif 000006
【図６】
0005923343.tif 000007
【図７】
0005923343.tif 000008
【図８】
0005923343.tif 000009
【図９】
0005923343.tif 000010
【図１０】
0005923343.tif 000011
【図１１】
0005923343.tif 000012
【図１２】
0005923343.tif 000013
【図１３】
0005923343.tif 000014
【図１４】
0005923343.tif 000015