(57)【要約】  第１導電型の半導体領域を有するｎ型単結晶シリコン基板１上に第２導電型の半導体層を形成する工程を含み、ｐｎ接合を形成して、光電変換装置を製造する方法であって、前記半導体層を形成する工程が、プラズマＣＶＤ法により真性半導体層４ａｉを形成する工程と、前記真性半導体層４ａｉの表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガス（ＤＧ）を供給し、前記真性半導体層４ａｉをドーピングして、前記導電型の半導体層を形成するドーピング工程とを含む。
2013153695.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体領域を有する基板上に第２導電型の半導体層を形成する工程を含み、ｐｎ接合を形成して、光電変換装置を製造する方法であって、
前記第２導電型の半導体層を形成する工程が、
真性半導体層を形成する工程と、
前記真性半導体層の表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガスを供給し、前記真性半導体層をドーピングして、前記第２導電型の半導体層を形成するドーピング工程とを含むことを、
特徴とする光電変換装置の製造方法。
【請求項２】
前記真性半導体層を形成する工程は、
アモルファスまたは微結晶の真性半導体層を形成する工程であることを、
特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項３】
前記真性半導体層を形成する工程は、
水素化されたアモルファスまたは微結晶の真性半導体層を形成する工程であることを、
特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項４】
前記第２導電型の半導体層を形成する工程は、
前記真性半導体層を形成する工程と、
前記ドーピング工程とを交互に複数回繰り返し実行するように構成されたことを、
特徴とする請求項１から３のいずれか１項に記載の光電変換装置の製造方法。
【請求項５】
前記真性半導体層を形成する工程は、プラズマＣＶＤ法による製膜工程であり、
一回当りに製膜される真性半導体膜の膜厚が２ｎｍ以下であることを、
特徴とする請求項１〜４のいずれか１項に記載の光電変換装置の製造方法。
【請求項６】
前記ドーピング工程は、ドーピングガスとしてジボランまたは、トリメチルボロンを用いる工程であることを、
特徴とする請求項１〜５のいずれか１項に記載の光電変換装置の製造方法。
【請求項７】
前記ドーピング工程は、
前記真性半導体膜表面のボロン密度が１×１０14／ｃｍ2以下となるように、ドーピングガスを化学吸着させる工程であることを、
特徴とする請求項６に記載の光電変換装置の製造方法。
【請求項８】
前記真性半導体層を形成する工程と、前記ドーピング工程とは、同一の基板温度で実行されることを、
特徴とする請求項１〜７のいずれか１項に記載の光電変換装置の製造方法。
【請求項９】
前記真性半導体層を形成する工程および、前記ドーピング工程は、基板温度が５０℃以上、２５０℃以下で実行されることを、
特徴とする請求項１〜８のいずれか１項に記載の光電変換装置の製造方法。
【請求項１０】
前記真性半導体層を形成する工程および、前記ドーピング工程は、基板温度が１００℃以上、２００℃以下で実行されることを、
特徴とする請求項９に記載の光電変換装置の製造方法。
【請求項１１】
前記水素化真性半導体層は、２at％以上、３０at％以下の水素を含有する真性半導体層であることを、
特徴とする請求項１〜１０のいずれか１項に記載の光電変換装置の製造方法。
【請求項１２】
前記基板が第１導電型の結晶系シリコン基板であり、
前記第２導電型の半導体層を形成する工程に先立ち、
前記結晶系シリコン基板上に第１の真性半導体層を形成する工程を含み、
前記第２導電型の半導体層を形成する工程が、
前記第１の真性半導体層上に第２の真性半導体層を形成する工程と、
前記第２の真性半導体層に対し、第２導電型のドーパントをドーピングする工程とを含み、
第１導電型−真性−第２導電型半導体層の積層構造体からなる光電変換部を形成することを、
特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項１３】
請求項１〜１２のいずれか１項に記載の光電変換装置の製造方法で形成された光電変換装置であって、
前記第２導電型の半導体層の下層に侵入する不純物量が侵入長１ｎｍ以内で前記半導体層中の不純物量の１／１０以下であることを、
特徴とする光電変換装置。
【請求項１４】
請求項１３に記載の光電変換装置であって、
前記結晶系シリコン基板が単結晶または多結晶シリコン基板であり、
前記第２導電型半導体層が、アモルファスシリコン半導体層またはアモルファスシリコン合金半導体層であることを、
特徴とする光電変換装置。
【請求項１５】
請求項１３または１４に記載の光電変換装置であって、
前記第２導電型半導体層の膜中水素濃度が２at％以上、３０at％以下であることを、
特徴とする光電変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置の製造方法および光電変換装置に関する。
【背景技術】
【０００２】
シリコン太陽電池の導電膜形成において、一般的にプラズマＣＶＤ（ＰＥＣＶＤ:Plasma-Enhanced  Chemical  Vapor  Deposition）法によってドーピングガスをプラズマ中で分解するが、プラズマ発生に伴ってドーパントを含むイオンがＲＦ電場によって加速され、導電膜の下層（ｉ型半導体層、基板等）までドーパントが侵入して下層を劣化させてセル変換効率向上を妨げる。そこで、特許文献１では、基板上にテトラヘドラル非晶質カーボン層を形成した後に、ｐ−ｉ−ｎ、または、ｎ−ｉ−ｐ型半導体を堆積させて太陽電池を形成する方法が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第３２８４１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１の技術によれば、不純物拡散の抑制のために用いるテトラヘドラル非晶質カーボン層は、ＦＣＶＡ（Filtered  Cathodic  Vacuum  Arc)法によって形成されるため、専用の製造装置と専用の工程を要し、コスト上昇が不可避である。さらに、テトラヘドラル非晶質カーボン層をｐ−ｉ型半導体層界面に挿入するのではなく、基板とｐ−ｉ−ｎ型半導体層との界面に挿入する構造であるため、ｐ−ｉ型半導体層界面での不純物拡散を抑制出来ず、セル変換効率の向上効果が薄い。また、上記特許文献１では、ｎ−ｉ−ｐ型半導体層順に膜を形成することでｐ−ｉ型半導体層界面での不純物拡散が抑制される、との記載があるが、本発明者らが行った実験結果によると、シリコン基板上へｉ型半導体層、ｐ型半導体層の順に形成しても、ｉ型半導体層および基板への不純物拡散は抑制し得ないことを確認した。【０００５】
本発明は、上記に鑑みてなされたもので、製造が容易でかつ、界面での不純物拡散を抑制することができ、光電変換効率の高い光電変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、第１導電型の半導体領域を有する基板上に第２導電型の半導体層を形成する工程を含み、ｐｎ接合を形成して、光電変換装置を製造する方法であって、前記半導体層を形成する工程が、真性半導体層を形成する工程と、前記真性半導体層の表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガスを供給し、前記真性半導体層をドーピングして、前記第２導電型の半導体層を形成するドーピング工程とを含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、特殊な装置あるいは工程を要することなく、第１導電型の半導体層の下層（ｉ型半導体層、基板等）へのドーパントの侵入、および、下層劣化の抑制が可能となるため、コストの高騰を招くことなく開放端電圧、フィルファクター、および、光電変換効率の向上をはかることができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の実施の形態１による光電変換装置の製造方法によるｐ型半導体層形成後の光電変換装置の断面の模式図である。
【図２−１】図２−１は、本発明の実施の形態１による光電変換装置の製造工程を示す工程断面図（ｉ型アモルファスシリコン層形成後を示す模式図）である。
【図２−２】図２−２は、本発明の実施の形態１による光電変換装置の製造工程を示す工程断面図（ｐ型化のためのi型アモルファスシリコン層形成プロセス中の様子を示す模式図）である。
【図２−３】図２−３は、本発明の実施の形態１による光電変換装置の製造工程を示す工程断面図（ｉ型アモルファスシリコン層のｐ型化プロセス中の様子を示す模式図）である。
【図２−４】図２−４は、本発明の実施の形態１による光電変換装置の製造工程を示す工程断面図（ｐ型化のためのｉ型アモルファスシリコン層形成プロセス中の様子を示す模式図)である。
【図２−５】図２−５は、本発明の実施の形態１による光電変換装置の製造工程を示す工程断面図（２層目のｉ型アモルファスシリコン層のｐ型化プロセス中の様子を示す模式図）である。
【図３】図３は、本発明の実施の形態１による光電変換装置の製造工程における、ｉ型半導体層、および、ｐ型半導体層の形成プロセスを示すフローチャートである。
【図４】図４は、本発明の実施の形態１による光電変換装置の製造工程における基板温度プロファイルを示す図である。
【図５】図５は、本発明の実施の形態１による光電変換装置を示す模式図である。
【図６】図６は、本発明の実施の形態１による光電変換装置の製造プロセスと、従来のプロセスとで作製したサンプルの、ＳＩＭＳによるドーパント侵入評価結果を示す図である。
【図７】図７は、ｐ型化に寄与するｉ型アモルファスシリコン膜の一回の製膜あたりの厚みと電気特性との関係を表す図である。
【発明を実施するための形態】
【０００９】
以下に、本発明にかかる光電変換装置の製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、以下の実施の形態で用いられる光電変換装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１による光電変換装置の製造方法によって形成された光電変換装置におけるｐ型半導体層（アモルファスシリコン層）形成後の断面を示す模式図である。図２−１〜図２−５は、同光電変換装置の製造工程を示す工程断面図である。本実施の形態１の方法では、表面に第１導電型の半導体領域を有する基板としてのｎ型単結晶シリコン基板１表面に、ｐｎ接合を形成して光電変換装置を形成するに際し、プラズマＣＶＤ法により真性半導体層としてｉ型アモルファスシリコン層４ｉ（４ａｉ〜４ｄｉ）を形成する工程と、このｉ型アモルファスシリコン層４ａｉ〜４ｄｉの表面にドーパントが化学吸着するように、このドーパントとしてのボロンを含むドーピングガスであるジボランガスを供給し、ｉ型アモルファスシリコン層４ａｉ〜４ｄｉをドーピングして、第２導電型の半導体層としてｐ型アモルファスシリコン層４（４ａ〜４ｄ）を形成するドーピング工程とを含むことを特徴とする。これらｉ型アモルファスシリコン層４ａｉ〜４ｄｉの各形成工程とこれに不純物ガスを化学吸着することによりドーピングしてｐ型化する各ドーピング工程とは、１層毎に実施される。ここで化学吸着とは、加熱されたｉ型アモルファスシリコン層などの真性半導体層の最表面へドーピングガスを接触させると、ドーピングガスが熱分解し、真性半導体層の最表面もしくは真性半導体層の内部の未結合手を持つ原子と結合して活性化ドーパントとして振舞う状態をさすものとする。
【００１１】
表面が所望の導電型の半導体層である基板としては、ｐ型またはｎ型の結晶系シリコン基板を用いるが、通常、スライスにより切り出されたものであるため、表面に自然酸化膜、およびスライス時のダメージなどの構造的欠陥、金属等による汚染をはらんでいることが多い。このため、まずはこのダメージ層の除去も兼ねて、ｎ型単結晶シリコン基板１を酸または加熱したアルカリ溶液中、例えば水酸化ナトリウム水溶液に浸漬して表面をエッチングすることにより、インゴットからｎ型単結晶シリコン基板１を切り出す時に発生してｎ型単結晶シリコン基板１の表面近くに存在するダメージ領域を取り除く。
【００１２】
以下ではヘテロ接合型単結晶シリコンセルの作製を想定し、ｎ型単結晶シリコン基板１を用いた場合について説明する。
【００１３】
ｎ型単結晶シリコン基板１の洗浄、ダメージ層エッチング後、ｎ型単結晶シリコン基板１内の不純物を除去するためにゲッタリングを行う。処理温度１０００℃程度のリンの熱拡散を行ない、この熱拡散により形成されたリンガラス層に不純物を偏析させ、リンガラス層をフッ化水素等でエッチングする。
【００１４】
ゲッタリング後、ｎ型単結晶シリコン基板１表面での光反射損失を低減させる目的で、アルカリ溶液および添加剤を用いたウェットエッチングによりテクスチャーを形成する（図示せず）。アルカリ溶液には水酸化カリウム、水酸化ナトリウム等を、添加剤にはイソプロピルアルコール等を用いる。
【００１５】
また、ダメージ除去と同時に、ｎ型単結晶シリコン基板１の受光面側の表面にテクスチャー構造として微小凹凸を形成してもよい。このようなテクスチャー構造をｎ型単結晶シリコン基板１の受光面側に設けることで、太陽電池セルの表面側で光の多重反射を生じさせ、光電変換装置に入射する光を効率的にｎ型単結晶シリコン基板１の内部に吸収させることができ、実効的に反射率を低減して変換効率を向上させることができる。
【００１６】
なお、本実施の形態はｎ型半導体層の形成に特徴を有するものであるので、テクスチャー構造の形成方法や形状については、特に制限するものではない。例えば、イソプロピルアルコールを含有させたアルカリ水溶液や主にフッ酸、硝酸の混合液からなる酸エッチングを用いる方法、部分的に開口を設けたマスク材をｎ型単結晶シリコン基板１の表面に形成して該マスク材を介したエッチングによりｎ型単結晶シリコン基板１の表面にハニカム構造や逆ピラミッド構造を得る方法、或いは反応性ガスエッチング（ＲＩＥ：Reactive  Ｉon  Etching）を用いた手法など、何れの手法を用いてもよい。
【００１７】
テクスチャー形成後、ヘテロ接合界面となるｎ型単結晶シリコン基板１表面のパーティクル、有機物汚染、金属汚染を除去するために基板洗浄を実施する。洗浄には、いわゆるＲＣＡ洗浄や、ＳＰＭ、ＨＰＭ、ＤＨＦ洗浄、アルコール洗浄等を用いる。
【００１８】
基板洗浄後、ヘテロ接合、及び、ｐｎ、ｎｎ+接合を形成するために、半導体基板としてｎ型単結晶シリコン基板１を載置した製膜トレーをＣＶＤ製膜室内のＣＶＤ装置ステージに載置して、ＣＶＤ装置内に、マスフローコントローラー、および、シャワープレート電極を介してプロセスガスを供給し、ＰＥＣＶＤ法ではシャワープレート電極とＣＶＤ装置ステージとの間にＲＦ電源によって電圧を印加して触媒線ＣＶＤ法では装置内の加熱された触媒線に起因する熱によって、プロセスガスを分解し、基板表面へｉ型半導体層、および、ｐ型半導体層を形成し、基板裏面へｉ型半導体層、および、ｎ型半導体層を形成する。
【００１９】
ｎ型単結晶シリコン基板１表面へのｐｎ接合の形成方法について説明する。ｐｎ接合の形成工程は、図２−１〜図２−５に工程断面図を示すとおりである。ｐｎ接合の形成工程のフローチャートは図３に示すとおりである。また、基板温度の温度プロファイルを図４に示す。ｉ型アモルファスシリコン層２の形成工程Ｓ１、ｉ型アモルファスシリコン層４ｉの形成工程Ｓ2、ｐ型化のための化学吸着工程Ｓ３における基板温度はすべて１６５℃に設定した。実際には、ｉ型アモルファスシリコン層４ｉの形成工程Ｓ2、ｐ型化のための化学吸着工程Ｓ3を連続して４回繰り返すが、ここでは最初の１回分のみを示し、他は省略している。
【００２０】
まず、ｎ型単結晶シリコン基板１をプラズマＣＶＤ（ＰＥＣＶＤ）装置に搬送する（ステップＳ１０１）。そして、図２−１に示すように、ｎ型単結晶シリコン基板１表面にｉ型アモルファスシリコン層２を形成する。形成に際しては、一般的なプラズマＣＶＤ法と同様、シャワープレート電極から流れ出すシランガスや水素ガスを、電極間に電圧を印加して分解し、ｎ型単結晶シリコン基板１上へｉ型アモルファスシリコン層２を堆積させて行う。
【００２１】
続いてｐ型半導体層としてｐ型アモルファスシリコン層４を形成するが、まず、プラズマＣＶＤ法により、ｉ型アモルファスシリコン層４ａｉを形成する（図２−２：ステップＳ１０２）。Ｐはガスプラズマである。この後このｉ型アモルファスシリコン層４ａｉにドーピングガスＤＧを供給して、ドーパントを化学吸着させｉ型アモルファスシリコン層４ａｉをｐ型アモルファスシリコン層４ａとする（図２−３：ステップＳ１０３）。そしてドーピングガスＤＧの供給を停止し、製膜室を真空ポンプにより真空排気する（ステップＳ１０４）。この工程は膜厚２ｎｍのｉ型アモルファスシリコン層４ａｉ〜４ｄｉをガスプラズマＰ中で順次１層ずつ形成する。そして、１層形成する度にドーピングガスＤＧを供給し、ドーパントを化学吸着させる工程（図２−３、図２−５など４回）を繰り返す。このようにしてｐ型アモルファスシリコン層４（４ａ、４ｂ、４ｃ、４ｄ）が形成され、光電変換装置のｐｎ接合が形成される。ここでは、シャワープレート電極から流れ出すシランガス、水素ガスを電極間に電圧を印加して分解し、ｎ型単結晶シリコン基板１上へｉ型半導体膜としてｉ型アモルファスシリコン層を堆積させた後、シランガス、水素ガスの供給とＲＦパワーの印加を停止し、ドーピングガスＤＧを装置内へ供給し、ｉ型アモルファスシリコン層の表面へ化学吸着させる。これら一連の工程は同一チャンバー内で基板温度を一定にし、ドーピングガスＤＧの切り替えによって実施することができる。
【００２２】
ｉ型半導体膜（アモルファスシリコン層）の膜厚は２ｎｍ以下、０．１ｎｍ以上、成膜時の膜厚のずれを考慮すると、好ましくは１ｎｍ以下０．５ｎｍ以上とすることが望ましい。厚みを２ｎｍ以下として図３に示したプロセスフローでｐ型アモルファスシリコン層４を形成することで、ｐ型半導体層の膜厚方向のドーパント濃度ムラが解消され、ヘテロセルのｐ型膜として良好な電気特性が得られる。一例として図７に、ｐ型化に寄与するｉ型アモルファスシリコン膜の一回の製膜あたりの厚みと電気特性との関係を表す。ｐ型化に寄与するｉ型アモルファスシリコン膜の一回の製膜あたりの厚みが２ｎｍ以下で暗導電率が光電変換装置のｐ層として機能するレベルに達し、その厚みを減らすに連れ、電気特性は向上する。なお、ｐ型アモルファスシリコン膜の仕上がり厚みは１０ｎｍである。また、０．１ｎｍ以上とすることで、下層へのドーパントの拡散が抑制できる。
【００２３】
ドーピングガスとしては、ジボランまたはトリメチルボロンを用いることが望ましい。これらのガスはいずれも比較的低温下で分解可能である。好ましくは、１００〜２００℃程度でも熱分解反応が良好なジボランを用いる方が良い。また、ジボランまたはトリメチルボロンを用いてドーピングガスの化学吸着をさせる場合、ジボランガスまたはトリメチルボロンガス自体のドーパント濃度、供給時間、処理時の基板加熱温度、供給時のチャンバ内圧力を調整することで、一回当りのドーピングガス供給によってなるｐ型化に寄与する真性半導体膜表面のボロン密度を１×１０14／ｃｍ2以下とすることができ、ボロン同士の重合反応による電気抵抗の増加を抑制することができる。
【００２４】
上記の製膜パラメータを変化させることでボロン同士の重合反応が起こるが、これは、ｉ型半導体膜の最表面に対するドーピングガス供給量と密接な関係があると考えられる。ドーパント濃度、供給時間、チャンバ内圧力が過度な状態にあるとき、すなわち、ドーパントの供給量が過大であると、ｉ型半導体膜の最表面に存在する未結合手を持つシリコンと結合した後、その表面において更に、ボロン同士の重合反応が始まると考えられるからである。しかし、ｐ型化に寄与する真性半導体膜表面のボロン密度が１×１０9／ｃｍ2以上でなければ、ｐ型化が不十分となり、光電変換装置のｐ層として機能しないため、ボロン密度が上記範囲内となるように、ドーパントガスの供給量を調整するよう、プロセスを制御すればよい。
【００２５】
ここで、化学吸着工程における基板加熱温度は、ｐ型化しようとするｉ型半導体膜の製膜温度である１００〜２００℃とすると、プロセスフローを通して温度を変更することなく、ガスの切り替えのみで、簡易に実施できる上、ドーピングガスの熱分解も十分可能となる。基板温度を一定にすることで、温度制御に要する時間を大幅に短縮することができ、基本的に、全製膜工程を同一温度でガスの切り替えのみで実現可能となる。また、上記製膜温度を５０℃未満とすると、ドーピングガスの熱分解効率が低下し、ｐ型化に寄与する真性半導体膜のボロン密度が著しく低下し、光電変換装置のｐ層として機能しない。一方、上記製膜温度を２５０℃よりも高温にすると、下地の層または基板最表面での変質、例えば水素結合の乖離、すなわち欠陥が生じ、セル変換効率を著しく低下させる。以上の理由から、上記製膜温度を５０℃以上、２５０℃以下となるようにプロセスを制御すればよい。
【００２６】
ｐ型化に寄与する真性半導体膜でボロンを効率的に活性化させるため、ここで言うｐ型化に寄与する真性半導体膜は、水素化真性半導体とすべきである。ここで、水素化真性半導体は、水素含有量が２at％以上、一般的には１０〜２０at％程度であり、水素化していない真性半導体膜は、水素含有量が１at％以下程度と非常に少ない。この水素含有量は膜中の水素結合量と比例するが、本実施の形態のプロセスを適用すると、その水素結合部分においてボロンが置換する、もしくは、未結合手にボロンが結合を形成する。そのため、水素化真性半導体は水素化していない真性半導体に比べて水素含有量も未結合手も多く、本発明のプロセスを適用したときにボロンの活性度が大きい。ただし、水素含有量が多くなりすぎると、電気伝導に関与する電荷の易動度が低下して光電変換装置のｐ層として機能しなくなる。上記事由を考慮して、水素化真性半導体の膜中水素密度としては、２at％以上、３０at％以下とすればよい。なお、以上のことから、ｐ型化に寄与する真性半導体膜の形成方法としては、比較的低温下で成膜可能なＰＥＣＶＤ法、触媒線ＣＶＤ法が望ましく、高温工程を必要とする、熱ＣＶＤ法は不適である。
【００２７】
なお、本実施の形態の方法でｎ型単結晶シリコン基板１上に形成したｐ型アモルファスシリコン層４を用いてヘテロ接合型光電変換セルを形成した基板１０を作製した場合、ＢＦ-ＳＴＥＭおよびＨＡＡＤＦ-ＳＴＥＭ評価により、ｐ型半導体層の下層の構造乱れ、および、膜の緻密性を観察、および、３次元アトムプローブ法によるテクスチャー構造の一斜面上におけるボロン元素のデプスプロファイリングをすることで実施の有無を判別できる。
【００２８】
このようにしてヘテロ接合、及び、ｐｎ、ｎｎ+接合を形成した後、スパッタ法や蒸着法等により、ヘテロ接合型光電変換セルを形成した基板１０の表裏面に透光性導電膜（ＴＣＯ）として、酸化インジウム錫や酸化インジウムを形成する。ここでは、デポアップ方式や、マスクを用いた製膜方法を用い、基板側面に導電膜が形成されないようにし、ｐ層とｎ層との間の絶縁分離をはかる。
【００２９】
そして最後に、集電電極を形成する。表面の集電電極８として、基板１０の表面１０Ｓに表面透光性導電膜５上にスパッタ法や蒸着法あるいはスクリーン印刷法等によりアルミニウムや銀等のパターンを形成する。また、裏面の集電電極９として、スパッタ法や蒸着法あるいは印刷法等により、裏面透光性導電膜６上にアルミニウムや銀等を形成する。このようにして図５に示す光電変換装置１００が形成される。７は裏面反射膜である。この裏面反射膜７は基板１０の裏面１０Ｒに設けられ、ｎ型単結晶シリコン基板１の裏面１０Ｒに到達した光を反射する。
【００３０】
具体的には、ｐ型アモルファスシリコン層４上に電極ペーストである銀ペーストをスクリーン印刷し、乾燥させる。一方裏面側にも、電極ペーストであるアルミニウムペーストをスクリーン印刷し、例えば２００℃程度で乾燥させる当該印刷・乾燥処理を施す。
【００３１】
なお、透光性導電膜としては、酸化インジウム錫（ＩＴＯ：Ｉndium  Tin  Oxide）の他、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ２）および酸化ジルコニウム（ＺｒＯ２）等の結晶性金属酸化物を主成分とする透光性の導電性酸化膜や、これらの透光性の導電性酸化膜にアルミニウム（Ａｌ）を添加した膜等の透光性の膜によって構成される。また、透光性電極層は、ドーパントとしてアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、ホウ素（Ｂ）、イットリウム（Ｙ）、シリコン（Ｓｉ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）から選択した少なくとも１種類以上の元素を用いたＺｎＯ膜、ＩＴＯ膜、ＳｎＯ２膜、またはこれらを積層して形成した透光性導電膜であってもよく、透光性を有する導電膜であればよい。
【００３２】
以上説明してきたように、本実施の形態の光電変換装置によれば、下層（ｉ型半導体層、基板等）へのドーパントの侵入、および、下層劣化の抑制が可能となるため、コストの高騰を招くことなく開放端電圧、フィルファクター、および、光電変換効率の向上をはかることができる。
【００３３】
本実施の形態において、ｉ型半導体膜をシリコンベースの材料とする場合、アモルファス層、あるいは結晶系薄膜のいずれをも選択することができる。アモルファス層を用いた場合にはパッシベーション特性を強化することができる。一方、結晶系薄膜を用いた場合には光透過性を強化することができる。
【００３４】
また、このｉ型半導体膜の製膜温度は、アモルファスシリコン膜、または、微結晶シリコン膜であれば、一般によく知られるように、１００〜２００℃程度とすることで膜中水素量を低減させる、または、結晶性を高めることができ、良質なシリコン膜が得られるため、この範囲で製膜するのが望ましい。製膜温度が１００℃以下の低温となると、欠陥が多くなり、その結果、膜中水素量が増大する。いいかえると、製膜温度が低いとアモルファスシリコン膜中の結合ネットワーク中に水素が過剰となり、疎な膜、即ち、欠陥を多く含む膜が形成される。
【００３５】
さらにまた、製膜方法としては、プラズマＣＶＤ法が望ましいが、プラズマＣＶＤ法に限定されることなく、触媒線ＣＶＤ法、フォトＣＶＤ法、スパッタ法、蒸着法、液体塗布法など、適宜変更可能である。
＜実施例１＞
【００３６】
次に同光電変換装置の実施例について説明する。ミラー研磨を施したｎ型単結晶シリコン基板１を用いて、ミラー面へ下記の条件でｉ型アモルファスシリコン層、ｐ型アモルファスシリコン層の順に堆積させて、非製膜面からＳＩＭＳ評価を行った。その結果を図６に示す。Ａ１は本実施の形態１の光電変換装置におけるボロンＢ濃度を示す曲線である。Ｒ１は従来例の光電変換装置におけるボロンＢ濃度を示す曲線である。Ａ２は本実施の形態１の光電変換装置における水素の二次イオン強度を示す曲線である。Ｒ２は従来例の光電変換装置における水素の二次イオン強度を示す曲線である。Ａ３は本実施の形態１の光電変換装置におけるシリコン濃度を示す曲線である。Ｒ３は従来例の光電変換装置におけるシリコン濃度を示す曲線である。Ａ４は本実施の形態１の光電変換装置におけるインジウム濃度を示す曲線である。Ｒ４は従来例の光電変換装置におけるインジウム濃度を示す曲線である。
【００３７】
ｉ型アモルファスシリコン層の形成条件は、ＲＦパワー密度を３２ｍＷ/ｃｍ2、製膜温度を１６５℃、製膜圧力を１５０Ｐａ、電極間距離を１５ｍｍ、シランガス流量を１０ｓｃｃｍ、水素ガス流量を１００ｓｃｃｍとした。
【００３８】
ｐ型アモルファスシリコン層の形成条件は、ｉ型アモルファスシリコン膜の形成工程と、ジボランガスを化学吸着させるｐ型化工程とに分けて説明する。まず、ｉ型アモルファスシリコン膜の形成条件は、ＲＦパワー密度を３２ｍＷ/ｃｍ2、製膜温度を１６５℃、製膜圧力を３００Ｐａ、電極間距離を１５ｍｍ、シランガス流量を１０ｓｃｃｍ、水素ガス流量を１００ｓｃｃｍとした。次に、ジボランガスを化学吸着させるｐ型化条件は、基板温度を１６５℃、プロセス圧力を１５０Ｐａ、電極間距離を１５ｍｍ、ジボランガス流量を０．３ｓｃｃｍ、キャリアガスの役割を担う水素ガスの流量を５０ｓｃｃｍとした。
＜実施例２＞
【００３９】
また、上記実施例１のｐｎ接合の形成された、ｎ型単結晶シリコン基板１を用い、結晶シリコンとアモルファスシリコンのヘテロ接合を有する光電変換装置１００を、図５に示すように、ｐ型アモルファスシリコン層以外は実施の形態１に記載の方法と同様に形成する。ここでは、表面透光性導電膜５及び裏面透光性導電膜６として、酸化インジウム錫層を形成し、表面及び裏面の集電電極８、９として、銀層およびアルミニウム層を形成する。そしてさらに基板１０の裏面１０Ｒには裏面反射膜７を形成した。
【００４０】
このようにして形成された光電変換装置に対し、電気特性を評価した。
＜比較例１＞
【００４１】
ｐ型アモルファスシリコン層の形成条件以外は、実施例１と同様にサンプルを作製し、同様の評価を実施した。ｐ型アモルファスシリコン層の形成条件は、ＲＦパワー密度を３２ｍＷ/ｃｍ2、製膜温度を１６５℃、圧力を１５０Ｐａ、電極間距離を１５ｍｍ、シランガス流量を１０ｓｃｃｍ、水素ガス流量を１００ｓｃｃｍ、ジボランガス流量を０．１ｓｃｃｍとした。
＜比較例２＞
【００４２】
ｐ型アモルファスシリコン層の形成条件以外は、実施例２と同様にして光電変換装置を作製し、同様に電気特性を評価した。なお、ｐ型アモルファスシリコン層の形成条件は、比較例１と同様とした。
【００４３】
まずは、実施例１と比較例１の評価結果を示す。図６における本実施の形態１の光電変換装置におけるボロンＢ濃度を示す曲線Ａ１と同比較例の曲線Ｒ１との比較から、従来のｐ型アモルファスシリコン層の形成方法である比較例では、ｉ型アモルファスシリコン層へのボロンの拡散が実施例に比べて深く、拡散量も多いことが明確である。また、ｐ型アモルファスシリコン層（半導体層）の下層に侵入する不純物量が侵入長１ｎｍ以内でｐ型アモルファスシリコン層中の不純物量の１／１０以下となっている。ここで本実施の形態１の光電変換装置における水素の二次イオン強度を示す曲線Ａ２および、同従来例の光電変換装置における水素の二次イオン強度を示す曲線Ｒ２とは、水素イオン濃度レベルにより、アモルファスシリコン層の特定に用いられる。また本実施の形態１の光電変換装置におけるシリコン濃度を示す曲線Ａ３および、同従来例の光電変換装置におけるシリコン濃度を示す曲線Ｒ３とは、シリコン濃度レベルにより、ＴＣＯとの界面の特定に用いられる。また本実施の形態１の光電変換装置におけるＩｎ濃度を示す曲線Ａ４および、同従来例の光電変換装置におけるＩｎ濃度を示す曲線Ｒ４とは、Ｉｎ濃度レベルにより、ＴＣＯ中のＩｎ濃度を検出することによりＴＣＯとの界面の特定に用いられる。
【００４４】
次に、実施例２と比較例２の評価結果を示す。表１には実施例２と比較例２で挙げた光電変換装置の短絡電流密度Ｊｓｃ、開放端電圧Ｖｏｃ、フィルファクターＦＦ、変換効率Ｅｆｆを、比較例２で規格化した値を記載している。ここで、実施例２では、Ｖｏｃ、および、ＦＦが向上していることによってＥｆｆが向上している。これは、ｐ型アモルファスシリコン膜の下層にあたる、ｉ型アモルファスシリコン膜、ｎ型単結晶シリコン基板へのボロンイオンなどの注入が抑制され、欠陥の生成が抑制されたことにより、その部分での少数キャリア再結合が抑制された効果を示すものである。
【００４５】
【表１】
2013153695.tif 000003
【００４６】
なお、前記実施の形態では、ｎ型単結晶シリコン基板に適用した場合について説明したが、この方法及び装置は、ｐ型単結晶シリコン基板はいうまでもなく、多結晶シリコン、シリコンゲルマニウムなど、結晶系シリコン基板をはじめとする結晶系半導体基板を用いた光電変換装置に適用可能である。
【００４７】
また、前記実施の形態では、第２導電型の半導体層としてアモルファスシリコン層に適用した場合について説明したが、アモルファスシリコン、微結晶シリコンあるいはアモルファスシリコン合金、微結晶シリコン合金などのアモルファスあるいは微結晶半導体薄膜への適用が可能である。さらにまた、アモルファス薄膜、微結晶薄膜に混じってわずかに結晶性薄膜が形成されている場合もある。
【産業上の利用可能性】
【００４８】
以上のように、本発明にかかる光電変換装置は、低温形成が可能で、高効率の光電変換装置の形成に有用であり、特に、薄型の光電変換装置の形成に適している。
【符号の説明】
【００４９】
１  ｎ型単結晶シリコン基板、２  ｉ型アモルファスシリコン層、４ｉ（４ａｉ，４ｂｉ）  ｉ型アモルファスシリコン層、４（４ａ，４ｂ，４ｃ，４ｄ）  ｐ型アモルファスシリコン層、５  表面透光性導電膜、６  裏面透光性導電膜、７  裏面反射膜、８  表面の集電電極、９  裏面の集電電極、１０  基板、１０Ｓ  表面、１０Ｒ  裏面、１００  光電変換装置、Ｐ  ガスプラズマ、ＤＧ  ドーピングガス。
【図１】
2013153695.tif 000004
【図２−１】
2013153695.tif 000005
【図２−２】
2013153695.tif 000006
【図２−３】
2013153695.tif 000007
【図２−４】
2013153695.tif 000008
【図２−５】
2013153695.tif 000009
【図３】
2013153695.tif 000010
【図４】
2013153695.tif 000011
【図５】
2013153695.tif 000012
【図６】
2013153695.tif 000013
【図７】
2013153695.tif 000014
【手続補正書】
【提出日】平成26年4月16日(2014.4.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体領域を有する基板上に第２導電型の半導体層を形成する工程を含み、ｐｎ接合を形成して、光電変換装置を製造する方法であって、
前記第２導電型の半導体層を形成する工程が、
真性半導体層を形成する工程と、
前記真性半導体層の表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガスを供給し、前記真性半導体層をドーピングして、前記第２導電型の半導体層を形成するドーピング工程とを含み、
前記真性半導体層を形成する工程および、前記ドーピング工程は、基板温度が５０℃以上、２５０℃以下で実行されることを、
特徴とする光電変換装置の製造方法。
【請求項２】
前記真性半導体層を形成する工程は、
アモルファスまたは微結晶の真性半導体層を形成する工程であることを、
特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項３】
前記真性半導体層を形成する工程は、
アモルファスまたは微結晶の水素化真性半導体層を形成する工程であることを、
特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項４】
前記第２導電型の半導体層を形成する工程は、
前記真性半導体層を形成する工程と、
前記ドーピング工程とを交互に複数回繰り返し実行するように構成されたことを、
特徴とする請求項１から３のいずれか１項に記載の光電変換装置の製造方法。
【請求項５】
前記真性半導体層を形成する工程は、プラズマＣＶＤ法による製膜工程であり、
一回当りに製膜される真性半導体層の膜厚が２ｎｍ以下であることを、
特徴とする請求項１から４のいずれか１項に記載の光電変換装置の製造方法。
【請求項６】
前記ドーピング工程は、ドーピングガスとしてジボランまたは、トリメチルボロンを用いる工程であることを、
特徴とする請求項１から５のいずれか１項に記載の光電変換装置の製造方法。
【請求項７】
前記ドーピング工程は、
前記真性半導体層表面のボロン密度が１×１０14／ｃｍ2以下となるように、ドーピングガスを化学吸着させる工程であることを、
特徴とする請求項６に記載の光電変換装置の製造方法。
【請求項８】
前記真性半導体層を形成する工程と、前記ドーピング工程とは、同一の基板温度で実行されることを、
特徴とする請求項１から７のいずれか１項に記載の光電変換装置の製造方法。
【請求項９】
前記真性半導体層を形成する工程および、前記ドーピング工程は、一回当りに製膜され、ドーピングされる真性半導体層の膜厚が、０．５ｎｍ以上２ｎｍ以下であることを特徴とする請求項４から８のいずれか１項に記載の光電変換装置の製造方法。
【請求項１０】
前記真性半導体層を形成する工程および、前記ドーピング工程は、基板温度が１００℃以上、２００℃以下で実行されることを、
特徴とする請求項９に記載の光電変換装置の製造方法。
【請求項１１】
前記水素化真性半導体層は、２at％以上、３０at％以下の水素を含有する真性半導体層であることを、
特徴とする請求項３から１０のいずれか１項に記載の光電変換装置の製造方法。
【請求項１２】
前記基板が第１導電型の結晶系シリコン基板であり、
前記第２導電型の半導体層を形成する工程に先立ち、
前記結晶系シリコン基板上に第１の真性半導体層を形成する工程を含み、
前記第２導電型の半導体層を形成する工程が、
前記第１の真性半導体層上に第２の真性半導体層を形成する工程と、
前記第２の真性半導体層に対し、第２導電型のドーパントをドーピングする工程とを含み、
第１導電型−真性−第２導電型半導体層の積層構造体からなる光電変換部を形成することを、
特徴とする請求項１に記載の光電変換装置の製造方法。
【請求項１３】
請求項１から１２のいずれか１項に記載の光電変換装置の製造方法で形成された光電変換装置であって、
前記第２導電型の半導体層の下層に侵入する不純物量が侵入長１ｎｍ以内で前記半導体層中の不純物量の１／１０以下であることを、
特徴とする光電変換装置。
【請求項１４】
請求項１３に記載の光電変換装置であって、
前記結晶系シリコン基板が単結晶または多結晶シリコン基板であり、
前記第２導電型の半導体層が、アモルファスシリコン半導体層またはアモルファスシリコン合金半導体層であることを、
特徴とする光電変換装置。
【請求項１５】
請求項１３または１４に記載の光電変換装置であって、
前記第２導電型の半導体層の膜中水素濃度が２at％以上、３０at％以下であることを、
特徴とする光電変換装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上述した課題を解決し、目的を達成するために、本発明は、第１導電型の半導体領域を有する基板上に第２導電型の半導体層を形成する工程を含み、ｐｎ接合を形成して、光電変換装置を製造する方法であって、半導体層を形成する工程が、真性半導体層を形成する工程と、真性半導体層の表面にドーパントが化学吸着するように、前記ドーパントを含むドーピングガスを供給し、前記真性半導体層をドーピングして、第２導電型の半導体層を形成するドーピング工程とを含み、真性半導体層を形成する工程および、ドーピング工程は、基板温度が５０℃以上、２５０℃以下で実行されることを特徴とする。
【国際調査報告】
2013153695.tif 000015
2013153695.tif 000016