(57)【要約】  電源雑音に強く高速ラッチ動作が可能な半導体集積回路を提供する。半導体集積回路は、ラッチ回路と、同期信号に応じたタイミングでラッチ回路の入力ノードへデータを印加するデータ印加回路と、ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、同期信号に応じたタイミングで変化させるバックゲート電圧制御回路とを含むことを特徴とする。
2013018217.tif 000002
【特許請求の範囲】
【請求項１】
ラッチ回路と、
同期信号に応じたタイミングで前記ラッチ回路の入力ノードへデータを印加するデータ印加回路と、
前記ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、前記同期信号に応じたタイミングで変化させるバックゲート電圧制御回路と
を含むことを特徴とする半導体集積回路。
【請求項２】
前記ラッチ回路は、
第１ノードに入力が接続され第２ノードに出力が接続された第１インバータと、
前記第２ノードに入力が接続され前記第１ノードに出力が接続された第２インバータと、
を含み、
前記ラッチ回路の前記入力ノードは前記第１ノードであり、
前記少なくとも１つのトランジスタは、前記第１ノードにゲート端が接続され且つ前記第２ノードにドレイン端が接続された、前記第１インバータに含まれる少なくとも１つのトランジスタである
ことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記データ印加回路は、第１期間において前記データに対応する電圧を前記第１ノードに印加し、第２期間において前記第１ノードに電圧を印加せず、
前記バックゲート電圧制御回路は、前記第１期間の少なくとも一部において前記バックゲート電圧を第１電圧に保持し、前記第２期間の少なくとも一部において前記バックゲート電圧を逆バイアスである第２電圧に保持する
ことを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
前記バックゲート電圧制御回路は、前記第１期間の少なくとも前半部において前記バックゲート電圧を前記第１電圧に保持し、前記第２期間の少なくとも前半部において前記バックゲート電圧を前記第２電圧に保持することを特徴とする請求項１乃至３何れか一項記載の半導体集積回路。
【請求項５】
前記バックゲート電圧制御回路は、前記第１期間の少なくとも前半部において前記バックゲート電圧を前記第１電圧に設定し、前記第１期間において前記バックゲート電圧を前記第１電圧から前記第２電圧に変化させ、前記第２期間の全期間に亘り前記バックゲート電圧を前記第２電圧に保持することを特徴とする請求項１乃至４何れか一項記載の半導体集積回路。
【請求項６】
前記第１電圧は前記トランジスタのソース電圧に対して順バイアス側の電圧であることを特徴とする請求項１乃至５何れか一項記載の半導体集積回路。
【請求項７】
前記バックゲート電圧制御回路は、前記第２ノードにゲート端が接続され且つ前記第１ノードにドレイン端が接続された、前記第２インバータに含まれる少なくとも１つのトランジスタのバックゲート電圧を、前記同期信号に応じたタイミングで変化させることを特徴とする請求項１乃至６何れか一項記載の半導体集積回路。
【請求項８】
前記第１ノードは２つのノードであり、前記第２ノードは２つのノードであり、前記第１インバータ及び前記第２インバータは各々が２入力２出力のデュアルポートインバータであることを特徴とする請求項２乃至７何れか一項記載の半導体集積回路。
【請求項９】
前記第２インバータはクロックドインバータであることを特徴とする請求項２乃至７何れか一項記載の半導体集積回路。
【請求項１０】
前記ラッチ回路は複数のラッチ回路であり、前記バックゲート電圧制御回路は、前記複数のラッチ回路の各々において、ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、前記同期信号に応じたタイミングで変化させることを特徴とする請求項１乃至９何れか一項記載の半導体集積回路。
【請求項１１】
同期信号に応じたタイミングでラッチ回路の入力ノードへデータを印加し、
前記ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、前記同期信号に応じたタイミングで変化させる
各段階を含むことを特徴とするラッチ回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、半導体集積回路に関する。
【背景技術】
【０００２】
論理回路で用いられるラッチ回路においては、２つのインバータを各々の出力が他方の入力に接続されるように相互に接続する。外部から十分に強い駆動力で供給されるデータを、クロック信号等に同期して一方のインバータの入力に印加し、データに応じた論理状態に両方のインバータを設定する。その後は、外部からデータが印加されていなくとも、インバータの相互接続により、入力データに応じたデータが保持される。【０００３】
近年、集積回路は電源電圧の低下が進んでおり、それに伴ってトランジスタの閾値電圧も低下（縮小）させてきた。例えば、電源電圧ＶＤＤが５Ｖの時は閾値電圧ＶＴＨが０．７Ｖ程度とされ、電源電圧ＶＤＤが１Ｖの時は閾値電圧ＶＴＨが０．２Ｖ程度とされる。このように閾値電圧が小さくなった状況で、ラッチ回路がデータ保持している状態にある時に、電源雑音により電源電圧ＶＤＤ又はグランド電圧ＶＳＳが局所的に変化すると、ラッチの安定状態が崩れてデータが反転する現象が起きる。【０００４】
例えば、第１のインバータの入力がＨＩＧＨで出力がＬＯＷであり、第２のインバータの入力がＬＯＷで出力がＨＩＧＨである場合を考える。各インバータは、直列接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタとを含む。第１のインバータのＮＭＯＳトランジスタのソース側に雑音が侵入しソース電圧が上昇すると、本来はＬＯＷである第１のインバータの出力電位が上昇してしまう。これにより、第２のインバータは、本来はＬＯＷである入力信号についてＨＩＧＨ入力であると誤判定し、第２のインバータの出力をＬＯＷに変化させようとする。このとき、第２のインバータの出力のＬＯＷへの変化、即ち第１のインバータの入力のＬＯＷへの変化が、第１のインバータのＰＭＯＳトランジスタの閾値を超える前に電源雑音が無くなれば、ラッチは元の状態に戻るので問題は起きない。しかし、第２のインバータの出力のＬＯＷへの変化が第１のインバータのＰＭＯＳトランジスタの閾値を超えてしまいこのＰＭＯＳトランジスタがＯＮ状態となってしまうと、第１のインバータの出力はＨＩＧＨとなってしまう。これにより、第２のインバータの出力もＬＯＷで安定してしまい、ラッチ保持データが反転したことになる。【０００５】
また、第１のインバータの入力がＬＯＷで出力がＨＩＧＨであり、第２のインバータの入力がＨＩＧＨで出力がＬＯＷである場合に、第１のインバータのＰＭＯＳトランジスタのソース側に雑音が侵入しソース電圧が下降することがある。この場合も上記と同様に、ラッチ保持データが反転する可能性がある。【０００６】
このようなラッチ保持データの反転は、外部からのデータ印加のないＲｅａｄ時に発生する。外部からのデータ印加のあるＷｒｉｔｅ時には、第２のインバータの駆動力よりも大きな外部信号源の駆動力によりデータが印加されているので、第１のインバータの入力ノードは反転しない。即ち、外部からのデータ印加のあるＷｒｉｔｅ時には、ラッチ保持データの反転は起こらない。【０００７】
なお特許文献１に開示の技術では、ＭＯＳ−ＤＲＡＭの電力削減を実施するために、クロック信号を用いてバックゲートの電圧制御を実施している。この文献では、クロック信号を用いたバックゲート電圧制御について、一般的なＭＯＳ−ＦＥＴにまで対象を拡大して述べられている。しかし、この文献に開示されるバックゲート電圧制御は電力削減を目的とするものであり、電源雑音耐性を上げるのに適したバックゲート電圧制御は開示されていない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−１７１８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
１つの側面では、本発明は、電源雑音に対する耐久力を高めること、又は、ラッチ動作の高速化を図った半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
半導体集積回路は、ラッチ回路と、同期信号に応じたタイミングで前記ラッチ回路の入力ノードへデータを印加するデータ印加回路と、前記ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、前記同期信号に応じたタイミングで変化させるバックゲート電圧制御回路とを含むことを特徴とする。【００１１】
ラッチ回路の駆動方法は、同期信号に応じたタイミングでラッチ回路の入力ノードへデータを印加し、前記ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、前記同期信号に応じたタイミングで変化させる各段階を含むことを特徴とする。
【発明の効果】
【００１２】
１実施態様によれば、電源雑音に対する耐久力を高めること、または、ラッチ動作の高速化を図った半導体集積回路を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】半導体集積回路の構成の一例を示す図である。
【図２】バックゲート電圧制御回路の構成の一例を示す図である。
【図３】図１の半導体集積回路の動作の一例を示す図である。
【図４】計算機シミュレーションに用いた回路の構成を示す図である。
【図５】計算機シミュレーションの条件及び結果を示す表である。
【図６】計算機シミュレーションの信号波形を示す図である。
【図７】図６のバックゲート電圧制御有りの波形とバックゲート電圧制御無しの波形を拡大して示す図である。
【図８】図１に示す半導体集積回路の具体的な構成を示す図である。
【図９】図８に示す半導体集積回路の具体的な回路構成の一例を示す図である。
【図１０】図１に示す半導体集積回路の構成の変形例を示す図である。
【図１１】バックゲート電圧制御回路の構成の変形例を示す図である。
【図１２】バックゲート電圧制御回路を用いた場合の図１の半導体集積回路の動作の一例を示す図である。
【図１３】バックゲート電圧制御回路を用いた場合の図１の半導体集積回路の動作の別の一例を示す図である。
【図１４】図１１に示すバックゲート電圧制御回路を図１に適用した場合の具体的な回路構成の一例を示す図である。
【図１５】図８に示す半導体集積回路の変形例である。
【図１６】図１５の半導体集積回路の動作の一例を示す図である。
【図１７】図８に示す半導体集積回路の別の変形例である。
【図１８】図１７に示す半導体集積回路の具体的な回路構成の一例を示す図である。
【図１９】ラッチ回路としてＤｉｃｅラッチを用いた半導体集積回路の構成の一例を示す図である。
【図２０】図１に示す半導体集積回路の変形例の構成の一例である。
【図２１】トリプルウェル構造とツインウェル構造とを比較して示した図である。
【図２２】チョッパ回路の構成の一例を示す図である。
【図２３】図２２のチョッパ回路の動作の一例を示す図である。
【図２４】図２２のチョッパ回路の動作の別の一例を示す図である。
【図２５】チョッパ回路の構成の別の一例を示す図である。
【図２６】図２５のチョッパ回路の動作の一例を示す図である。
【図２７】図２５のチョッパ回路の動作の別の一例を示す図である。
【図２８】バックゲート電圧制御を複数のラッチ回路に対して適用した場合の構成例を示す図である。
【図２９】バックゲート電圧制御を複数のラッチ回路に対して適用した場合の別の構成例を示す図である。
【発明を実施するための形態】
【００１４】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１５】
図１は、半導体集積回路の構成の一例を示す図である。図１に示す半導体集積回路は、ＰＭＯＳトランジスタ１１乃至１３、ＮＭＯＳトランジスタ１４乃至１６、及びバックゲート電圧制御回路１７を含む。ＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１５が第１インバータ１９として機能し、ＰＭＯＳトランジスタ１３及びＮＭＯＳトランジスタ１６が第２インバータ２０として機能する。これら第１インバータ１９と第２インバータ２０とがラッチ回路として機能する。第１インバータ１９は、第１ノードＮ１に入力が接続され、第２ノードＮ２に出力が接続される。第２インバータ２０は、第２ノードＮ２に入力が接続され、第１ノードＮ１に出力が接続される。第２インバータ２０の出力は更に出力ノードＯＵＴにも接続される。第２インバータ２０は第１インバータ１９のキーパーとして用いられ、一般的に、第２インバータ２０は第１インバータ１９よりも駆動能力が弱く作られている。
【００１６】
ＰＭＯＳトランジスタ１１及びＮＭＯＳトランジスタ１４は、互いに並列に接続されてトランスミッションゲート１８として機能する。このトランスミッションゲート１８は、同期信号Ｃｌｏｃｋに応じたタイミングで、ラッチ回路の入力ノードＮ１へデータを印加するデータ印加回路として機能する。バックゲート電圧制御回路１７は、同期信号Ｃｌｏｃｋに応じた転送制御信号ＸＣＫ及びＣＫをそれぞれＰＭＯＳトランジスタ１１及びＮＭＯＳトランジスタ１４に印加する。
【００１７】
バックゲート電圧制御回路１７は更に、ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、同期信号Ｃｌｏｃｋに応じたタイミングで変化させる。図１の構成例において、この少なくとも１つのトランジスタは、第１ノードＮ１にゲート端が接続され且つ第２ノードＮ２にドレイン端が接続された、第１インバータ１９に含まれるＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１５である。バックゲート電圧制御回路１７は、バックゲート電圧ＶＢＧ（Ｐ）をＰＭＯＳトランジスタ１２のバックゲートに印加し、バックゲート電圧ＶＢＧ（Ｎ）をＮＭＯＳトランジスタ１５のバックゲートに印加する。
【００１８】
図２は、バックゲート電圧制御回路１７の構成の一例を示す図である。バックゲート電圧制御回路１７は、１つ又は複数のインバータ２１、インバータ２２、チョッパ回路２３、及び電圧切替回路２４を含む。チョッパ回路２３は、一定期間のＨＩＧＨ及び同一長のＬＯＷを繰り返す同期信号（クロック信号）Ｃｌｏｃｋを入力として、同期信号ＣｌｏｃｋのＨＩＧＨ期間よりも短縮された長さのＨＩＧＨ期間と残りのＬＯＷ期間とを有するパルス信号を生成してよい。電圧切替回路２４は、当該パルス信号のＨＩＧＨ期間においてバックゲート電圧ＶＢＧ（Ｐ）及びＶＢＧ（Ｎ）を第１電圧に保持し、当該パルス信号のＬＯＷ期間においてバックゲート電圧ＶＢＧ（Ｐ）及びＶＢＧ（Ｎ）を逆バイアスである第２電圧に保持する。１つ又は複数のインバータ２１は偶数個のインバータであってよく、クロック信号Ｃｌｏｃｋをインバータの個数に応じた時間分遅延させて、転送制御信号ＣＫとして出力する。なお１つ又は複数のインバータ２１は、転送制御信号の変化とバックゲート電圧の変化との間に所望のタイミング関係を実現するために遅延時間を導入するためのものであり、場合によっては設けられなくともよい。またインバータ２２は、転送制御信号ＣＫを入力とし、転送制御信号ＣＫの反転信号ＸＣＫを出力する。
【００１９】
図３は、図１の半導体集積回路の動作の一例を示す図である。図３には、図２に示す１つ又は複数のインバータ２１が設けられていない場合のタイミング関係が示され、クロック信号Ｃｌｏｃｋと転送制御信号ＣＫ及びＸＣＫとのエッジタイミングが略同一である。転送制御信号ＣＫ及びＸＣＫがそれぞれＨＩＧＨ及びＬＯＷの時、図１のトランスミッションゲート１８が導通し、動作モードは書き込みモードとなる。即ち、このとき、入力電位ＩＮがトランスミッションゲート１８を介して第1ノードＮ１に印加される。これにより、第1ノードＮ１の電位が入力電位ＩＮと同一となる。第１インバータ１９は、入力電位ＩＮに等しい第1ノードＮ１の電位に応じて、第２ノードＮ２に入力電位ＩＮの反転電位を生成する。また第２インバータ２０は、入力電位ＩＮの反転電位である第２ノードＮ２の電位に応じて、出力ノードＯＵＴに入力電位ＩＮに等しい電位を生成する。この出力ノードＯＵＴは第１ノードＮ１に接続されている。従って、第1ノードＮ１が入力電位ＩＮであり、第２ノードＮ２が入力電位ＩＮの反転電位である状態が、安定状態としてラッチ回路に維持されることになる。
【００２０】
上記の書き込み動作期間においては、図３に示されるように第１インバータ１９のＰＭＯＳトランジスタ１２のバックゲート電圧ＶＢＧ（Ｐ）は電源電圧ＶＤＤに設定される。また第１インバータ１９のＮＭＯＳトランジスタ１５のバックゲート電圧ＶＢＧ（Ｎ）はグランド電圧ＶＳＳに設定される。従って、ＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１５のバックゲート電圧はそれぞれのトランジスタのソース電圧と等しくなり、それぞれの閾値電圧ＶＴＨ（Ｐ）及びＶＴＨ（Ｎ）はバイアス効果の無い通常値となる。
【００２１】
転送制御信号ＣＫ及びＸＣＫがそれぞれＬＯＷ及びＨＩＧＨの時、図１のトランスミッションゲート１８が非導通となり、動作モードは読み出しモードとなる。即ち、出力ノードに出力電位ＯＵＴが現れており、第1ノードＮ１が出力電位ＯＵＴに等しく、第２ノードＮ２が出力電位ＯＵＴの反転電位である状態が、安定状態としてラッチ回路に維持されている。出力ノードに接続される次段の回路（別のラッチ回路等）が、転送制御信号ＣＫ及びＸＣＫがそれぞれＬＯＷ及びＨＩＧＨである読み出し期間の間に、出力ノードの出力電位ＯＵＴを読み出す。
【００２２】
上記の読み出し動作期間においては、図３に示されるように第１インバータ１９のＰＭＯＳトランジスタ１２のバックゲート電圧ＶＢＧ（Ｐ）は電源電圧ＶＤＤよりも正側の電圧、即ち電源電圧ＶＤＤに対して逆バイアス側である電圧ＶＤＤＨ（＞ＶＤＤ）に設定される。また第１インバータ１９のＮＭＯＳトランジスタ１５のバックゲート電圧ＶＢＧ（Ｎ）はグランド電圧ＶＳＳよりも負側の電圧、即ちグランド電圧ＶＳＳに対して逆バイアス側である電圧ＶＳＳＬ（＜ＶＳＳ）に設定される。従って、ＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１５のバックゲート電圧はそれぞれ逆バイアスがかかった状態となり、それぞれの閾値電圧ＶＴＨ（Ｐ）及びＶＴＨ（Ｎ）はバイアス効果により閾値が増大した状態（ソース電位との差がより大きな電圧）となる。
【００２３】
このように、ラッチ回路の読み出し動作期間においては、第１インバータ１９のトランジスタのバックゲート電圧を逆バイアスすることにより、トランジスタの閾値電圧を大きくする。読み出し動作期間において逆バイアスをかけて閾値電圧を大きくすることにより、読み出し動作期間における電源雑音の耐性を向上させることができる。またラッチ回路の書き込み動作期間においては、バイアス効果の無い通常の閾値電圧を用いて高速な書き込み動作を維持することができる。書き込み動作期間においては、外部信号源の大きな駆動力によりデータ電位が印加されているので、第１インバータ１９の入力ノードＮ１の電位が電源雑音により反転することはなく、バックゲート電圧を逆バイアスする必要はない。
【００２４】
一般的には、書き込み動作期間の少なくとも一部においてバックゲート電圧をソース電圧に保持し、読み出し動作期間の少なくとも一部においてバックゲート電圧を逆バイアスである電圧に保持してよい。図３に示す例では、書き込み動作期間の少なくとも前半部においてバックゲート電圧をソース電圧に設定し、書き込み動作期間においてバックゲート電圧をソース電圧から逆バイアス電圧に変化させる。そして読み出し動作期間の全期間に亘り、バックゲート電圧を逆バイアス電圧に保持している。これは、トランジスタのバックゲート電圧の変化に応答して、トランジスタの閾値電圧が直ちに変化するわけではなく、若干の遅延が発生するからである。読み出し動作期間において電源雑音耐性を向上させるためは、読み出し動作期間の全期間に亘り閾値電圧が大きくなっていることが好ましい。そこで図３に示す例では、逆バイアスのバックゲート電圧を印加するタイミングを、読み出し期間の開始タイミングよりも若干早く設定している。
【００２５】
以下に、図１の半導体集積回路の雑音耐性向上の効果を示す計算機シミュレーションについて説明する。図４は、計算機シミュレーションに用いた回路の構成を示す図である。計算機シミュレーションに用いた回路は、ＰＭＯＳトランジスタ３１乃至３７、ＮＭＯＳトランジスタ３８乃至４４を含む。ＰＭＯＳトランジスタ３２及びＮＭＯＳトランジスタ３９は、互いに並列に接続されてトランスミッションゲートとして機能する。ＰＭＯＳトランジスタ３３及びＮＭＯＳトランジスタ４０が第１インバータとして機能する。ＰＭＯＳトランジスタ３６及びＮＭＯＳトランジスタ４３が第２インバータとして機能する。ＰＭＯＳトランジスタ３３のバックゲート電圧の切替えのためにＰＭＯＳトランジスタ３４及び３５が用いられ、ＮＭＯＳトランジスタ４０のバックゲート電圧の切替えのためにＮＭＯＳトランジスタ４１及び４２が用いられる。ＮＭＯＳトランジスタ４１及び４２のゲート電位ＷＲ及びＸＷＲＨは、互いに論理的に反転している。またＰＭＯＳトランジスタ３４及び３５のゲート電位ＸＷＲ及びＷＲＨは、互いに論理的に反転している。またＷＲとＸＷＲとは互いに反転しており、ＷＲＨとＸＷＲＨとは互いに反転している。なおＮＭＯＳトランジスタ４０のソース端に、電源雑音ＶＮＯＩＳＥを印加する。ＰＭＯＳトランジスタ３７及びＮＭＯＳトランジスタ４４は、データ出力用のインバータである。
【００２６】
図５は、計算機シミュレーションの条件及び結果を示す表である。電源電圧は１．０Ｖ、グランド電圧は０．０Ｖである。また図４のＰＭＯＳトランジスタ３３のバックゲート電圧は、書き込み時にソース電位（電源電圧ＶＤＤ）１．０Ｖに設定し、ホールド時に逆バイアス電位（ＶＤＤＨ）１．８Ｖに設定した。また図４のＮＭＯＳトランジスタ４０のバックゲート電圧は、書き込み時にソース電位（グランド電圧ＶＳＳ）０．０Ｖに設定し、ホールド時に逆バイアス電位（ＶＳＳＬ）−０．８Ｖに設定した。また比較のために、ＰＭＯＳトランジスタ３３のバックゲート電圧を１．０Ｖに固定し、且つＮＭＯＳトランジスタ４０のバックゲート電圧を０．０Ｖに固定した場合のシミュレーション結果を、「バックゲート制御無し」として示してある。
【００２７】
図５に示されるように、「バックゲート制御無し」の場合、電源雑音印加電圧が０Ｖ〜１．２Ｖの時はラッチ回路が正常に動作するが、電源雑音印加電圧が１．２５Ｖ以上になるとラッチ回路が誤動作を示す。それに対して、「バックゲート制御有り」の場合には、電源雑音印加電圧が０Ｖ〜３．０Ｖの広い範囲において、ラッチ回路が正常に動作している。
【００２８】
図６は、計算機シミュレーションの信号波形を示す図である。（ａ）の電源雑音ＶＮＯＩＳＥの波形に示すように、普段は０．０Ｖである電圧（図４のＮＭＯＳトランジスタ４０のソース電圧）が一時的に所定の電圧に上昇し、その後０．０Ｖに戻る。（ｂ）には入力データ電圧ＩＮの波形が示される。この例では入力電圧は１．０Ｖである。（ｃ）にはバックゲート電圧制御有りの場合の出力電圧ＯＵＴの変化を示し、（ｄ）にはバックゲート電圧制御無しの場合の出力電圧ＯＵＴ'の変化を示す。（ｅ）には転送制御信号ＸＣＫの変化を示し、ＸＣＫがＨＩＧＨ（１．０Ｖ）である期間が読み出し動作期間であり、ＸＣＫがＬＯＷ（０．０Ｖ）である期間が書き込み動作期間である。（ｆ）にはバックゲート電圧制御信号ＷＲ（図４のＮＭＯＳトランジスタ４１のゲート電圧）を示し、このＷＲがＬＯＷの期間はバックゲート電圧が逆バイアスされ、ＷＲがＨＩＧＨの期間はバックゲート電圧がバイアス無し（ソース電圧）である。
【００２９】
（ｃ）のバックゲート電圧制御有りの場合は、波形Ａに示すように、電源雑音に応答して出力電圧ＯＵＴが一時的に上昇するが、その後本来の電圧値０．０Ｖに戻っている。それに対して（ｄ）のバックゲート電圧制御無しの場合は、波形Ｂに示すように、電源雑音に応答して出力電圧ＯＵＴ'が上昇すると、そのまま誤った電圧値１．０Ｖに推移して安定してしまう。
【００３０】
図７は、図６のバックゲート電圧制御有りの波形とバックゲート電圧制御無しの波形を拡大して示す図である。上段がバックゲート電圧制御無しの場合の出力電圧の波形であり、下段がバックゲート電圧制御有りの場合の出力電圧の波形である。バックゲート電圧制御無しの場合、電源雑音電圧ＶＮＯＩＳＥが１．２Ｖ迄であれば、出力電圧が一時的に上昇してもその後本来の電圧値０．０Ｖに戻っている。しかし電源雑音電圧ＶＮＯＩＳＥが１．２５Ｖ以上の場合には、出力電圧が上昇して１．０Ｖに到達し、そのまま安定してしまう。それに対してバックゲート電圧制御有りの場合、ＶＮＯＩＳＥが最大値の３．０Ｖであっても、出力電圧が一時的に上昇した後に本来の電圧値１．０Ｖに戻っている。
【００３１】
図８は、図１に示す半導体集積回路の具体的な構成を示す図である。図８において、図１及び図２と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図８に示す半導体集積回路においては、図１のバックゲート電圧制御回路１７が、図２に示すインバータ２２、チョッパ回路２３、及び電圧切替回路２４−１及び２４−２に置き換えられている。図８においては、図２に示す１つ又は複数のインバータ２１は設けられていない。
【００３２】
図８に示す半導体集積回路においては、チョッパ回路２３からの信号に応じて、スイッチ回路である電圧切替回路２４−１及び２４−２の接続が切り換えられ、バックゲート電圧が変化させられる。ＰＭＯＳトランジスタ１２のバックゲート電圧ＶＢＧ（Ｐ）の場合は、スイッチ回路２４−１により書き込み動作時にはＶＤＤに設定され、読み出し動作時にはＶＤＤＨ（＞ＶＤＤ）に設定される。ＮＭＯＳトランジスタ１５のバックゲート電圧ＶＢＧ（Ｎ）の場合は、スイッチ回路２４−２により書き込み動作時にはＶＳＳに設定され、読み出し動作時にはＶＳＳＬ（＜ＶＳＳ）に設定される。
【００３３】
図９は、図８に示す半導体集積回路の具体的な回路構成の一例を示す図である。図９において、図８と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図９に示す半導体集積回路は、ＰＭＯＳトランジスタ１１乃至１３及びＮＭＯＳトランジスタ１４乃至１６、インバータ２２、チョッパ回路２３、ＰＭＯＳトランジスタ５１乃至５４、ＮＭＯＳトランジスタ５５乃至５８、及びレベルコンバータ５９及び６０を含む。ＰＭＯＳトランジスタ５１及びＮＭＯＳトランジスタ５５は、データ入力用のインバータであり、ＰＭＯＳトランジスタ５２及びＮＭＯＳトランジスタ５６は、データ出力用のインバータである。
【００３４】
チョッパ回路２３は、バックゲート電圧制御信号ＷＲ及びＸＷＲを生成する。バックゲート電圧制御信号ＷＲ及びＸＷＲは、書き込み動作期間の少なくとも一部においてＨＩＧＨ及びＬＯＷであり、読み出し動作期間の少なくとも一部においてＬＯＷ及びＨＩＧＨである。チョッパ回路２３の出力するバックゲート電圧制御信号ＷＲは、ＮＭＯＳトランジスタ５７のゲートとレベルコンバータ６０の入力に印加される。レベルコンバータ６０は、バックゲート電圧制御信号ＷＲの論理を反転すると共に電圧レベルを下降させて、バックゲート電圧制御信号ＸＷＲＨを生成する。バックゲート電圧制御信号ＸＷＲＨは、ＮＭＯＳトランジスタ５８のゲートに印加される。ＮＭＯＳトランジスタ５７及び５８のソースは、グランド電圧ＶＳＳ及び降圧電圧ＶＳＳＬ（＜ＶＳＳ）に接続される。レベルコンバータ６０は、ＮＭＯＳトランジスタ５８が書き込み動作時に適切に非導通状態となるように、ＶＳＳよりも降圧された電圧ＶＳＳＬを生成するためのものである。バックゲート電圧制御信号ＷＲ及びＸＷＲＨによりＮＭＯＳトランジスタ５７及び５８の導通及び非導通が制御され、ＮＭＯＳトランジスタ１５のバックゲート電圧が制御される。
【００３５】
またチョッパ回路２３の出力するバックゲート電圧制御信号ＸＷＲは、ＰＭＯＳトランジスタ５３のゲートとレベルコンバータ５９の入力に印加される。レベルコンバータ５９は、バックゲート電圧制御信号ＸＷＲの論理を反転すると共に電圧レベルを上昇させて、バックゲート電圧制御信号ＷＲＨを生成する。バックゲート電圧制御信号ＷＲＨは、ＰＭＯＳトランジスタ５４のゲートに印加される。ＰＭＯＳトランジスタ５３及び５４のソースは、電源電圧ＶＤＤ及び昇圧電圧ＶＤＤＨ（＞ＶＤＤ）に接続される。レベルコンバータ５９は、ＰＭＯＳトランジスタ５４が書き込み動作時に適切に非導通状態となるように、ＶＤＤよりも昇圧された電圧ＶＤＤＨを生成するためのものである。バックゲート電圧制御信号ＸＷＲ及びＷＲＨによりＰＭＯＳトランジスタ５３及び５４の導通及び非導通が制御され、ＰＭＯＳトランジスタ１２のバックゲート電圧が制御される。
【００３６】
チョッパ回路２３により、クロック信号Ｃｌｏｃｋに基づいて適切なバックゲート電圧制御信号ＷＲ及びＸＷＲを生成することにより、図９の半導体集積回路は図３に示す動作と同様の動作を実行することができる。即ち、ラッチ回路の読み出し動作期間においては、第１インバータ１９のトランジスタのバックゲート電圧を逆バイアスすることにより、トランジスタの閾値電圧を大きくする。読み出し動作期間において逆バイアスをかけて閾値電圧を大きくすることにより、読み出し動作期間における電源雑音の耐性を向上させることができる。またラッチ回路の書き込み動作期間においては、バイアス効果の無い通常の閾値電圧を用いて高速な書き込み動作を維持することができる。また更に、逆バイアスのバックゲート電圧を印加するタイミングを読み出し期間の開始タイミングよりも若干早く設定することにより、読み出し動作期間の全期間に亘り閾値電圧を大きく設定してよい。
【００３７】
図１０は、図１に示す半導体集積回路の構成の変形例を示す図である。図１０において、図１と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１０において、第２インバータ２０の電源電圧側にはＰＭＯＳトランジスタ６１が直列接続され、グランド電圧側にはＮＭＯＳトランジスタ６２が直列接続される。ＰＭＯＳトランジスタ６１のゲートには転送制御信号ＣＫが印加され、ＮＭＯＳトランジスタ６２のゲートには転送制御信号ＸＣＫが印加される。これらＰＭＯＳトランジスタ６１及びＮＭＯＳトランジスタ６２を含め第２インバータ２０は、クロックドインバータとして動作する。
【００３８】
バックゲート電圧制御を利用した場合、閾値電圧の変化が遅いために、図３にも示されるように、書き込み動作期間において書き込み速度が落ちる期間が存在してしまう。そこで図１０に示すように、第２インバータとしてクロックドインバータを用いることにより、書込み時に第２インバータ２０の負荷を第１インバータ１９から切り離して、書き込み性能を上げることが可能となる。このように第２インバータとしてクロックドインバータを用いれば、バックゲート電圧制御により電源雑音耐性を持たせながらも、良好な高速書き込み性能を実現することができる。
【００３９】
図１１は、バックゲート電圧制御回路の構成の変形例を示す図である。図１１において図２と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１１に示すバックゲート電圧制御回路１７Ａにおいては、図２に示すバックゲート電圧制御回路１７と異なり、チョッパ回路２３が設けられていない。このようなバックゲート電圧制御回路１７Ａを、図１や図１０に示すバックゲート電圧制御回路１７の代りに用いてもよい。
【００４０】
図１２は、バックゲート電圧制御回路１７Ａを用いた場合の図１の半導体集積回路の動作の一例を示す図である。図１２に示す動作例では、書き込み動作期間の全期間に亘り、バックゲート電圧ＶＢＧ（Ｐ）及びＶＢＧ（Ｎ）がソース電圧（ＶＤＤ及びＶＳＳ）に設定される。また読み出し動作期間の全期間に亘り、バックゲート電圧ＶＢＧ（Ｐ）及びＶＢＧ（Ｎ）が逆バイアス電圧（ＶＤＤＨ及びＶＳＳＬ）に設定される。この場合、トランジスタの閾値電圧ＶＴＨ（Ｐ）及びＶＴＨ（Ｎ）は読み出し動作期間の開始部分ＲＳにおいて十分に大きくなっていない。従って、この開始部分ＲＳの期間において電源雑音が発生すると、ラッチ回路の保持しているデータが反転してしまう恐れがある。その場合、読み出し動作期間の略全期間に亘り、反転して誤ったデータが保持されていることになり、後段の動作に誤動作が発生してしまう。
【００４１】
図１３は、バックゲート電圧制御回路１７Ａを用いた場合の図１の半導体集積回路の動作の別の一例を示す図である。図１３に示す動作例では、１つ又は複数のインバータ２１の遅延量を大きく設定することにより、バックゲート電圧ＶＢＧ（Ｐ）及びＶＢＧ（Ｎ）の切り替わりのタイミングよりも、転送制御信号ＣＫ及びＸＣＫのエッジタイミングを遅らせている。これにより、読み出し動作期間においてトランジスタの閾値電圧ＶＴＨ（Ｐ）及びＶＴＨ（Ｎ）が十分に大きくなっていない時間領域は、読み出し動作期間の終了部分ＲＥに存在することになる。この終了部分ＲＥの期間において電源雑音が発生すると、ラッチ回路の保持しているデータが反転してしまう恐れがある。しかしながら、このデータ反転が起こるのは読み出し動作期間の最後の部分に過ぎず、読み出し動作期間の略全期間を占めるＲＥの前の期間においては、正しいデータが保持され続けることになる。
【００４２】
一般的には、書き込み動作期間の少なくとも一部においてバックゲート電圧をソース電圧に保持し、読み出し動作期間の少なくとも一部においてバックゲート電圧を逆バイアスである電圧に保持してよい。図１３に示す例では、書き込み動作期間の少なくとも前半部においてバックゲート電圧をソース電圧に保持し、読み出し動作期間の少なくとも前半部においてバックゲート電圧を逆バイアス電圧に保持している。書き込み動作期間の前半部において書き込み動作を実行すれば高速な書き込みを実現でき、また読み出し動作期間の前半部において読み出し動作を実行すれば電源雑音に影響されない正しいデータを読み出すことができる。
【００４３】
図１４は、図１１に示すバックゲート電圧制御回路１７Ａを図１に適用した場合の具体的な回路構成の一例を示す図である。図１４において、図９と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１４においては、図９と比較してチョッパ回路２３が取り除かれ、電圧切替回路２４の一部としてインバータ７０が設けられている。また図１４においてはインバータ２２の入力側に１つ又は複数のインバータ２１が設けられている。
【００４４】
この場合、書き込み動作期間の長さとバックゲート電圧をソース電圧に設定した期間の長さとは等しく、また読み出し動作期間の長さとバックゲート電圧を逆バイアス状態に設定した期間の長さとは等しい。但し、１つ又は複数のインバータ２１の遅延量を大きく設定することにより、図１３に示したように、読み出し動作期間においてトランジスタの閾値電圧が十分に大きくなっていない時間領域を、読み出し動作期間の終了部分ＲＥに位置させることができる。
【００４５】
図１５は、図８に示す半導体集積回路の変形例である。図１５において、図８と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１５に示す半導体集積回路の構成要素は、図８に示す半導体集積回路の構成要素と基本的に同一である。但し図１５に示す半導体集積回路においては、バックゲート電圧が順バイアスと逆バイアスとの間で切り換えられる。ＰＭＯＳトランジスタ１２のバックゲート電圧ＶＢＧ（Ｐ）の場合は、スイッチ回路２４−１により書き込み動作時にはＶＤＤＬに設定され、読み出し動作時にはＶＤＤＨに設定される。ＮＭＯＳトランジスタ１５のバックゲート電圧ＶＢＧ（Ｎ）の場合は、スイッチ回路２４−２により書き込み動作時にはＶＳＳＨに設定され、読み出し動作時にはＶＳＳＬに設定される。ここで、ＶＤＤＬ＜ＶＤＤ＜ＶＤＤＨであり、ＶＳＳＬ＜ＶＳＳ＜ＶＳＳＨである。即ち、ＶＤＤＬは、ＮＭＯＳトランジスタ１２のソース電圧ＶＤＤに対して順バイアス側の電圧である。またＶＳＳＨは、ＰＭＯＳトランジスタ１５のソース電圧ＶＳＳに対して順バイアス側の電圧である。
【００４６】
図１６は、図１５の半導体集積回路の動作の一例を示す図である。書き込み動作期間においては、図１６に示されるように第１インバータ１９のＰＭＯＳトランジスタ１２のバックゲート電圧ＶＢＧ（Ｐ）は順バイアス電圧ＶＤＤＬ（＜ＶＤＤ）に設定される。また第１インバータ１９のＮＭＯＳトランジスタ１５のバックゲート電圧ＶＢＧ（Ｎ）は順バイアス電圧ＶＳＳＨ（＞ＶＳＳ）に設定される。従って、ＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１５のそれぞれの閾値電圧ＶＴＨ（Ｐ）及びＶＴＨ（Ｎ）は、バイアス効果により閾値が減少した状態（ソース電位との差がより小さな電圧）となる。
【００４７】
また読み出し動作期間においては、図１６に示されるように第１インバータ１９のＰＭＯＳトランジスタ１２のバックゲート電圧ＶＢＧ（Ｐ）は逆バイアス電圧ＶＤＤＨ（＞ＶＤＤ）に設定される。また第１インバータ１９のＮＭＯＳトランジスタ１５のバックゲート電圧ＶＢＧ（Ｎ）は逆バイアス電圧ＶＳＳＬ（＜ＶＳＳ）に設定される。従って、ＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１５のそれぞれの閾値電圧ＶＴＨ（Ｐ）及びＶＴＨ（Ｎ）は、バイアス効果により閾値が増大した状態（ソース電位との差がより大きな電圧）となる。
【００４８】
このように、ラッチ回路の読み出し動作期間においては、第１インバータ１９のトランジスタのバックゲート電圧を逆バイアスすることにより、トランジスタの閾値電圧を大きくする。読み出し動作期間において逆バイアスをかけて閾値電圧を大きくすることにより、読み出し動作期間における電源雑音の耐性を向上させることができる。またラッチ回路の書き込み動作期間においては、順バイアスの閾値電圧を用いて高速な書き込み動作を実現することができる。
【００４９】
図１７は、図８に示す半導体集積回路の別の変形例である。図１７において、図８と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１７に示す半導体集積回路の構成要素は、図８に示す半導体集積回路の構成要素と基本的に同一である。但し図１７に示す半導体集積回路においては、第２インバータ２０のトランジスタのバックゲート電圧も、第１インバータ１９のトランジスタのバックゲート電圧と同様に同期信号Ｃｌｏｃｋに応じて制御する。即ち、第２ノードＮ２にゲート端が接続され且つ第１ノードＮ１にドレイン端が接続された、第２インバータ２０に含まれる少なくとも１つのトランジスタ１３，１６のバックゲート電圧を、同期信号Ｃｌｏｃｋに応じたタイミングで変化させる。
【００５０】
図１８は、図１７に示す半導体集積回路の具体的な回路構成の一例を示す図である。図１８において、図９及び図１７と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。ＮＭＯＳトランジスタ５７及び５８のソースは、グランド電圧ＶＳＳ及び降圧電圧ＶＳＳＬ（＜ＶＳＳ）に接続される。バックゲート電圧制御信号ＷＲ及びＸＷＲＨによりＮＭＯＳトランジスタ５７及び５８の導通及び非導通が制御され、第１インバータ１９のＮＭＯＳトランジスタ１５及び第２インバータ２０のＮＭＯＳトランジスタ１６のバックゲート電圧が制御される。またＰＭＯＳトランジスタ５３及び５４のソースは、電源電圧ＶＤＤ及び昇圧電圧ＶＤＤＨ（＞ＶＤＤ）に接続される。バックゲート電圧制御信号ＸＷＲ及びＷＲＨによりＰＭＯＳトランジスタ５３及び５４の導通及び非導通が制御され、第１インバータ１９のＰＭＯＳトランジスタ１２及び第２インバータ２０のＰＭＯＳトランジスタ１３のバックゲート電圧が制御される。
【００５１】
図１７及び図１８に示すような回路構成とすることで、第１インバータ１９と第２インバータ２０とでウェルを共有することが可能となる。例えば図８及び図９に示す回路構成のように、第１インバータ１９のバックゲート電圧を可変制御し、第２インバータ２０のバックゲート電圧を固定とする場合、第１インバータ１９と第２インバータ２０とを異なるウェルに形成することになる。それに対して、第１インバータ１９及び第２インバータ２０のバックゲート電圧を共通に可変制御するならば、第１インバータ１９と第２インバータ２０とを同一のウェルに形成すればよい。従って、回路のレイアウト面積を小さくすることが可能となる。
【００５２】
図１９は、ラッチ回路としてＤｉｃｅラッチを用いた半導体集積回路の構成の一例を示す図である。図１９において、図９と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１９の半導体集積回路は、ＰＭＯＳトランジスタ１１、ＮＭＯＳトランジスタ１４、インバータ２２、チョッパ回路２３、ＰＭＯＳトランジスタ５３及び５４、ＮＭＯＳトランジスタ５７及び５８、ＰＭＯＳトランジスタ８１乃至８４、及びＮＭＯＳトランジスタ８５乃至８８を含む。
【００５３】
Ｄｉｃｅ（Dual Interlocked Storage Cell）ラッチは、２つのインバータを各々の出力が他方の入力に接続されるように相互に接続する点では従来のラッチと同様であるが、それらのインバータとして２入力２出力のデュアルポートインバータを用いる。これによりソフトエラーの発生率を大幅に減少させることができる。図１９において、ＰＭＯＳトランジスタ８１及び８３とＮＭＯＳトランジスタ８５及び８７が第１インバータ（２入力２出力のデュアルポートインバータ）として機能する。ＰＭＯＳトランジスタ８１とＮＭＯＳトランジスタ８７とが直列接続され、ＰＭＯＳトランジスタ８３とＮＭＯＳトランジスタ８５とが直列接続される。そしてＰＭＯＳトランジスタ８１のゲートとＮＭＯＳトランジスタ８５のゲートとが第１ノードＮ１Ａに接続され、ＰＭＯＳトランジスタ８３のゲートとＮＭＯＳトランジスタ８７のゲートとが別の第１ノードＮ１Ｂに接続される。第１ノードＮ１Ａ及びＮ１Ｂの何れが入出力ノードでもよいが、この例では一方の第１ノードＮ１Ａが入出力ノードとなっている。
【００５４】
更に、ＰＭＯＳトランジスタ８２及び８４とＮＭＯＳトランジスタ８６及び８８が第２インバータ（２入力２出力のデュアルポートインバータ）として機能する。ＰＭＯＳトランジスタ８２とＮＭＯＳトランジスタ８８とが直列接続され、ＰＭＯＳトランジスタ８４とＮＭＯＳトランジスタ８６とが直列接続される。そしてＰＭＯＳトランジスタ８２のゲートとＮＭＯＳトランジスタ８６のゲートとが第２ノードＮ２Ａに接続され、ＰＭＯＳトランジスタ８４のゲートとＮＭＯＳトランジスタ８８のゲートとが別の第２ノードＮ２Ｂに接続される。
【００５５】
第１インバータは、２つの第１ノードＮ１Ａ及びＮ１Ｂに２つの入力が接続され、２つの第２ノードＮ２Ａ及びＮ２Ｂに２つの出力が接続される。また第２インバータは、２つの第２ノードＮ２Ａ及びＮ２Ｂに２つの入力が接続され、２つの第１ノードＮ１Ａ及びＮ１Ｂに２つの出力が接続される。
【００５６】
上記の構成のＤｉｃｅラッチにおいて、ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、同期信号Ｃｌｏｃｋに応じたタイミングで変化させてよい。図１９に示す例では、ラッチ回路に含まれる第１インバータの４つのトランジスタと第２インバータの４つのトランジスタとについて、バックゲート電圧を制御している。即ち、チョッパ回路２３からの転送制御信号によりＮＭＯＳトランジスタ５７及び５８の導通及び非導通を制御し、ＮＭＯＳトランジスタ８５乃至８８のバックゲート電圧を制御している。またチョッパ回路２３からの転送制御信号によりＰＭＯＳトランジスタ５３及び５４の導通及び非導通を制御し、ＰＭＯＳトランジスタ８１乃至８４のバックゲート電圧を制御している。
【００５７】
図２０は、図１に示す半導体集積回路の変形例の構成の一例である。図２０において、図１と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１においては、バックゲート電圧制御回路１７が、第１インバータ１９のＰＭＯＳトランジスタ１２及びＮＭＯＳトランジスタ１５の両方のバックゲート電圧を制御した。それに対して図２０においては、バックゲート電圧制御回路１７Ｂが、第１インバータ１９のＰＭＯＳトランジスタ１２のバックゲート電圧のみを制御する。即ち、第１インバータ１９のＮＭＯＳトランジスタ１５については、バックゲート電圧を固定とする。それ以外の構成及び動作については、図１に示す半導体集積回路の場合と同様である。
【００５８】
図２０に示す回路構成は、ラッチ回路がＨＩＧＨを保持する期間が長い場合に有効である。ラッチ回路がＨＩＧＨを保持している場合、第１インバータ１９の出力はＬＯＷであり、第２インバータ２０の出力はＨＩＧＨである。この状態で、グランド電圧ＶＳＳに電源雑音が印加され、第１インバータ１９の出力が上昇することにより、第２インバータ２０の出力電圧が低下したとする。このとき、読み出し動作期間ではＰＭＯＳトランジスタ１２の閾値電圧が大きくなっているので、第１インバータ１９が反転し難い。従って、適切な電源雑音耐性を実現することができる。同様に、ラッチ回路がＬＯＷを保持する期間が長い場合には、第１インバータ１９のＮＭＯＳトランジスタ１５のバックゲート電圧のみを制御する構成としてもよい。
【００５９】
また図２０に示す構成とした場合、トリプルウェル構造ではなくツインウェル構造で回路を実現できるというメリットがある。図２１は、トリプルウェル構造とツインウェル構造とを比較して示した図である。図面左側にはツインウェル構造が示され、図面右側にはトリプルウェル構造が示される。図１に示すようにＰＭＯＳトランジスタとＮＭＯＳトランジスタとの両方についてバックゲート電圧を制御しようとすると、図２０の右側に示すようなトリプルウェル構造を用いる。この場合、制御端子ＣＴ２を介してＮＭＯＳトランジスタのバックゲート電圧（Ｐウェルの電位）を制御し、制御端子ＣＴ３を介してＰＭＯＳトランジスタのバックゲート電圧（Ｎウェルの電位）を制御することになる。それに対して図２０に示すようにＰＭＯＳトランジスタのみについてバックゲート電圧を制御する場合には、図２０の左側に示すようなツインウェル構造を用いればよい。この場合、制御端子ＣＴ１を介してＰＭＯＳトランジスタのバックゲート電圧（Ｎウェルの電位）を制御することになる。
【００６０】
図２２は、チョッパ回路の構成の一例を示す図である。図２２に示すチョッパ回路は、１つ又は複数のインバータ９１及びＡＮＤ回路９２を含む。１つ又は複数のインバータ９１の遅延素子列により入力信号ＩＮを遅延させ、ＡＮＤ回路９２により遅延後の信号ＩＮＤと遅延無しの入力信号ＩＮとのＡＮＤをとることで、入力信号ＩＮのパルス幅を適宜調整することができる。
【００６１】
図２３は、図２２のチョッパ回路の動作の一例を示す図である。図２３は、複数のインバータ９１の数が偶数の場合の動作を示す。入力信号ＩＮを遅延した信号ＩＮＤと入力信号ＩＮとのＡＮＤをとることで、出力ＯＵＴが得られる。この場合、入力信号ＩＮのＨＩＧＨパルスの後半部分を抽出したＨＩＧＨパルスが出力として得られる。
【００６２】
図２４は、図２２のチョッパ回路の動作の別の一例を示す図である。図２４は、複数のインバータ９１の数が奇数の場合の動作を示す。入力信号ＩＮを遅延した信号ＩＮＤと入力信号ＩＮとのＡＮＤをとることで、出力ＯＵＴが得られる。この場合、入力信号ＩＮのＨＩＧＨパルスの前半部分を抽出したＨＩＧＨパルスが出力として得られる。
【００６３】
図２５は、チョッパ回路の構成の別の一例を示す図である。図２５に示すチョッパ回路は、１つ又は複数のインバータ９３及びＮＯＲ回路９４を含む。１つ又は複数のインバータ９３の遅延素子列により入力信号ＩＮを遅延させ、ＮＯＲ回路９４により遅延後の信号ＩＮＤと遅延無しの入力信号ＩＮとのＮＯＲをとることで、入力信号ＩＮのパルス幅を適宜調整することができる。
【００６４】
図２６は、図２５のチョッパ回路の動作の一例を示す図である。図２６は、複数のインバータ９３の数が偶数の場合の動作を示す。入力信号ＩＮを遅延した信号ＩＮＤと入力信号ＩＮとのＮＯＲをとることで、出力ＯＵＴが得られる。この場合、入力信号ＩＮのＬＯＷパルスの後半部分を抽出したＨＩＧＨパルスが出力として得られる。
【００６５】
図２７は、図２５のチョッパ回路の動作の別の一例を示す図である。図２７は、複数のインバータ９３の数が奇数の場合の動作を示す。入力信号ＩＮを遅延した信号ＩＮＤと入力信号ＩＮとのＮＯＲをとることで、出力ＯＵＴが得られる。この場合、入力信号ＩＮのＬＯＷパルスの前半部分を抽出したＨＩＧＨパルスが出力として得られる。
【００６６】
図２８は、バックゲート電圧制御を複数のラッチ回路に対して適用した場合の構成例を示す図である。図２８においてバックゲート電圧制御回路１０１は、前述したバックゲート電圧制御回路１７又は１７Ｂであってよい。或いはＰＭＯＳ側又はＮＭＯＳ側の一方のバックゲート電圧を制御する回路（例えば図２０の１７Ｂ）であってもよい。
【００６７】
図２８に示す回路構成では、複数のラッチ回路１００−１乃至１００−Ｎが設けられる。複数のラッチ回路１００−１乃至１００−Ｎはそれぞれが独立に入力端子Ｄｉ１乃至ＤｉＮ及び出力端子Ｄｏ１乃至ＤｏＮを有し、全体でＮビットのデータを格納する。
【００６８】
バックゲート電圧制御回路１０１は、複数のラッチ回路１００−１乃至１００−Ｎの各々において、ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、同期信号Ｃｌｏｃｋに応じたタイミングで変化させる。この場合、複数のラッチ回路１００−１乃至１００−Ｎにおけるバックゲート電圧制御対象のトランジスタは、同一のウェル内に設けることが可能となる。また複数のラッチ回路１００−１乃至１００−Ｎにおけるバックゲート電圧制御対象のトランジスタが、異なるウェルに配置されている場合も考えられる。その場合であっても、１つのバックゲート電圧制御回路１０１から同一のバックゲート電圧ＶＢＧ（Ｐ）及びＶＢＧ（Ｎ）又は同一のバックゲート電圧制御信号（例えば図９のＷＲ，ＸＷＲ等）を複数のラッチ回路１００−１乃至１００−Ｎに供給することが好ましい。
【００６９】
図２９は、バックゲート電圧制御を複数のラッチ回路に対して適用した場合の別の構成例を示す図である。図２９においてバックゲート電圧制御回路１１１は、前述したバックゲート電圧制御回路１７又は１７Ｂであってよい。或いはＰＭＯＳ側又はＮＭＯＳ側の一方のバックゲート電圧を制御する回路（例えば図２０の１７Ｂ）であってもよい。
【００７０】
図２９に示す回路構成では、複数のラッチ回路１１０−１乃至１１０−Ｎが設けられる。複数のラッチ回路１１０−１乃至１１０−Ｎは縦続接続され、シフトレジスタを構成する。これらのラッチ回路１１０−１乃至１１０−Ｎは例えばスキャンチェーンを構成するスキャンフリップフロップであってもよい。この場合も、図２８の場合と同様に、複数のラッチ回路１１０−１乃至１１０−Ｎの各々において、ラッチ回路に含まれるインバータ中の少なくとも１つのトランジスタのバックゲート電圧を、同期信号Ｃｌｏｃｋに応じたタイミングで変化させてよい。
【００７１】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００７２】
１７  バックゲート電圧制御回路
２３  チョッパ回路
２４  電圧切替回路
【図１】
2013018217.tif 000003
【図２】
2013018217.tif 000004
【図３】
2013018217.tif 000005
【図４】
2013018217.tif 000006
【図５】
2013018217.tif 000007
【図６】
2013018217.tif 000008
【図７】
2013018217.tif 000009
【図８】
2013018217.tif 000010
【図９】
2013018217.tif 000011
【図１０】
2013018217.tif 000012
【図１１】
2013018217.tif 000013
【図１２】
2013018217.tif 000014
【図１３】
2013018217.tif 000015
【図１４】
2013018217.tif 000016
【図１５】
2013018217.tif 000017
【図１６】
2013018217.tif 000018
【図１７】
2013018217.tif 000019
【図１８】
2013018217.tif 000020
【図１９】
2013018217.tif 000021
【図２０】
2013018217.tif 000022
【図２１】
2013018217.tif 000023
【図２２】
2013018217.tif 000024
【図２３】
2013018217.tif 000025
【図２４】
2013018217.tif 000026
【図２５】
2013018217.tif 000027
【図２６】
2013018217.tif 000028
【図２７】
2013018217.tif 000029
【図２８】
2013018217.tif 000030
【図２９】
2013018217.tif 000031
【国際調査報告】
2013018217.tif 000032
2013018217.tif 000033
2013018217.tif 000034
2013018217.tif 000035