(57)【要約】  アナログ回路シミュレータ（１００）は、設計データからアナログ回路を探索し、アナログ回路同士が接続されるアナログノードを探索する探索部（１１１，１１２）と、探索されたアナログノードの入出力に関する電圧と電流の変数情報を収集する変数情報収集部（１１３）と、アナログノードの変数情報を時間関数に変換する関数変換部（１１４）と、所定のイベント発生時毎に前記時間関数の演算をおこない、前記アナログノードのシミュレーションを実行するシミュレーション実行部（１１６）と、を含む。
2012169000.tif 000002
【特許請求の範囲】
【請求項１】
設計データからアナログ回路を探索し、前記アナログ回路同士が接続されるアナログノードを探索する探索部と、
前記探索されたアナログノードの入出力に関する電圧と電流の変数情報を収集する変数情報収集部と、
前記アナログノードの変数情報を時間関数に変換する関数変換部と、
所定のイベント発生時毎に前記時間関数の演算をおこない、前記アナログノードのシミュレーションを実行するシミュレーション実行部と、
を備えたことを特徴とするアナログ回路シミュレータ。
【請求項２】
前記探索部は、あらかじめ用意された前記アナログノードに対応するモデル名および電圧と電流の変数情報を用いて前記モデル名に対応する前記変数情報を探索することを特徴とする請求項１に記載のアナログ回路シミュレータ。
【請求項３】
前記関数変換部は、前記アナログノードを前記モデルの上位階層で、電圧および電流の前記変数情報を集計し、前記変数情報に対応してあらかじめ用意した時間の関数に変換することを特徴とする請求項１に記載のアナログ回路シミュレータ。
【請求項４】
前記シミュレーション実行部は、対象とする前記アナログノードの次段回路のイベント発生の周期で前記時間関数の演算をおこなうことを特徴とする請求項１に記載のアナログ回路シミュレータ。
【請求項５】
前記シミュレーション実行部は、前記イベント発生の周期の１サイクル内で前記アナログノードの関数値が収束する場合には、１サイクル単位で演算することを特徴とする請求項４に記載のアナログ回路シミュレータ。
【請求項６】
前記シミュレーション実行部は、前記アナログノードの関数値の収束が前記イベント発生の周期の複数サイクルにまたがる場合には、前記またがるサイクル数分の関数を加算し演算することを特徴とする請求項４に記載のアナログ回路シミュレータ。
【請求項７】
設計データからアナログ回路を探索し、前記アナログ回路同士が接続されるアナログノードを探索する探索工程と、
前記探索されたアナログノードの入出力に関する電圧と電流の変数情報を収集する変数情報収集工程と、
前記アナログノードの変数情報を時間関数に変換する関数変換工程と、
所定のイベント発生時毎に前記時間関数の演算をおこない、前記アナログノードのシミュレーションを実行するシミュレーション実行工程と、
を含むことを特徴とするアナログ回路検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路を機能検証するアナログ回路シミュレータおよびアナログ回路検証方法に関する。
【背景技術】
【０００２】
従来、アナログ回路の機能検証には、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ、登録商標）などのアナログ回路シミュレータが使用されている。このようなアナログ回路シミュレータは、アナログ特性を高精度に計算できるが、演算のために、膨大なメモリを使用する。また、計算ステップ数が細かいため、通常の動作モデルでの検証時間の数万倍以上もかかり、大規模回路の検証には使えなかった。このため、アナログ回路をハードウェア記述言語で表記した動作モデルを用いるのが一般的におこなわれている。【０００３】
たとえば、回路をブロック分割する回路分割型シミュレーションの行列定数化方式について、ブロック分割された回路をコンパイルし、ブロックの外部ノード間に電流変数独立な素子の電流変数をブロックの内部変数から除外しシミュレーションをおこなう技術がある（たとえば、下記特許文献１参照。）。また、アナログ回路とデジタル回路が混在する回路における信号波形の過渡状態を数値演算によりシミュレーションするために、アナログ回路を複数の回路ブロックに分割し、モデル化する技術がある（たとえば、下記特許文献２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１２４３１７号公報
【特許文献２】特開２０１０−９２４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、アナログ回路の機能検証には、アナログ回路をハードウェア記述言語で記述した、高抽象度な動作モデルに置き換えて、シミュレーションする必要がある。しかし、大規模検証で用いられているハードウェア記述言語では、ｉｎｐｕｔとｏｕｔｐｕｔ定義により信号が流れる方向が明確に定められるため、モデル外部との相互作用や、インピーダンスをもつ回路の機能をハードウェア記述言語では表現できないという課題があった。【０００６】
たとえば、オペアンプの出力ｏｕｔｐｕｔに、接地された抵抗のｉｎｐｕｔが接続されて所定のインピーダンスをもつ回路構成の場合、オペアンプのｏｕｔｐｕｔの接続先回路が決まらないと、ｏｕｔｐｕｔとｉｎｐｕｔのノードの電圧・電流が定まらないことになる。このため、たとえば、インピーダンスをもつ回路の機能検証は、アナログ回路シミュレータが使用されることとなり、膨大な時間がかかっていた。【０００７】
開示のアナログ回路シミュレータおよびアナログ回路検証方法は、上述した問題点を解消するものであり、インピーダンスをもつアナログ回路を簡単かつ短時間で機能検証できることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、開示技術は、設計データからアナログ回路を探索し、前記アナログ回路同士が接続されるアナログノードを探索する探索部と、前記探索されたアナログノードの入出力に関する電圧と電流の変数情報を収集する変数情報収集部と、前記アナログノードの変数情報を時間関数に変換する関数変換部と、所定のイベント発生時毎に前記時間関数の演算をおこない、前記アナログノードのシミュレーションを実行するシミュレーション実行部と、を含む。
【発明の効果】
【０００９】
開示のアナログ回路シミュレータおよびアナログ回路検証方法によれば、インピーダンスをもつアナログ回路を簡単かつ短時間で機能検証できるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施の形態によるアナログ回路シミュレータの構成を示すブロック図である。
【図２】図２は、実施の形態によるアナログ回路シミュレータの処理動作を示すフローチャートである。
【図３】図３は、アナログモデルの一例を示す図である。
【図４】図４は、シミュレータの動作を示すタイミングチャートである。
【図５−１】図５−１は、関数化のモデル例を示す回路図である。
【図５−２】図５−２は、図５−１の上位階層の関数化を説明する図である。
【図５−３】図５−３は、図５−２の電流波形を示す図である。
【図６】図６は、関数化の他のモデル例を示す回路図である。
【図７−１】図７−１は、関数化のさらに他のモデル例を示す回路図である。
【図７−２】図７−２は、図７−１の上位階層の関数化を説明する図である。
【図７−３】図７−３は、図７−２の電流波形を示す図である。
【図８】図８は、関数化のさらに他のモデル例を示す回路図である。
【図９】図９は、アナログ回路の離散モデル化を示すタイミングチャートである。
【発明を実施するための形態】
【００１１】
（装置構成）
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。図１は、実施の形態によるアナログ回路シミュレータの構成を示すブロック図である。アナログ回路シミュレータ１００は、ＣＰＵ１０１と、メモリ１０２，１０３等を含み構成される。ＣＰＵ１０１は、ＲＯＭ等のメモリ（不図示）に格納されたアナログ回路検証用のプログラム（不図示）を実行することにより、装置をアナログ回路シミュレータとして動作させる。
【００１２】
図示の第１メモリ１０２には、設計した回路の設計データ１０４と、変数−関数対応情報１０５が格納される。設計データ１０４は、回路に含まれるデジタル回路モデル、およびアナログ回路モデルからなる。
【００１３】
ＣＰＵ１０１は、プログラム実行により、設計データ１０４を読み出し、回路をモデル化して、シミュレーション実行する各機能を有する。機能別に説明すると、探索部１（１１１）は、ネットリスト等の設計データ１０４を読み出し、この検証対象回路の最上位階層でアナログ回路を探索し、さらに、アナログポート（前段のアナログ回路のｏｕｔｐｕｔと後段のアナログ回路のｉｎｐｕｔ）同士が接続されるアナログノードを探索し、抽出したアナログノードをメモリ１（１２１）に格納する。
【００１４】
探索部２（１１２）は、メモリ１（１２１）に格納されたアナログノードを順次探索し、一つ一つのアナログノードに対応したモデル名を探索し、探索したモデル名をメモリ２（１２２）に格納する。
【００１５】
変数情報収集部１１３は、メモリ２（１２２）に格納されたモデル名に対応する変数情報をあらかじめ用意されたモデルに対応する変数情報群から収集し、メモリ３（１２３）に格納する。この変数情報とは、モデル名に対応してあらかじめ定められた電圧変数と、電流変数からなる。変数情報収集部１１３は、モデル名に対応する変数情報（電圧変数および電流変数）をメモリ３（１２３）に格納する。
【００１６】
関数変換部１１４は、メモリ３（１２３）からモデル名に対応した変数情報（電圧変数および電流変数）を読み出し、この変数に対応してあらかじめ定められた時間の関数に変換する。モデルの電圧変数、電流変数の情報から回路構成が決まるため、関数変換部１１４は、モデルに対応する電圧、電流の時間関数が定まる。そして、アナログノードの電圧、電流を時間の関数に変換し、変換した関数をメモリ４（１２４）に格納する。関数への変換処理は、必ず必要ではなく、複数のモデルに対応した関数があらかじめ用意され、モデルに対応した関数を選択する構成としてもよい。
【００１７】
モデル加工部１１５は、メモリ４（１２４）から電流、電圧の関数を読み出し、所定のイベント発生時におけるモデルの電流値、電圧値を得るために、関数変換部１１４で得られた関数のうち、イベント発生時の値のみを抽出する。この所定のイベント発生時とは、シミュレーション実行部１１６がおこなうシミュレーションにおいて、たとえば、モデルの次段でのイベント発生時におけるモデルの電流値、電圧値をシミュレーション実行部１１６に出力することを指す。たとえば、モデルのアナログ回路動作のサイクル動作にあわせて、次段のＦＦ回路のサイクル動作の起点時のみの電圧値、および電流値の関数を抽出し、修正後のモデルは、メモリ５（１２５）に格納される。
【００１８】
シミュレーション実行部１１６は、アナログ回路を機能検証するシミュレーションを実行するものであり、メモリ５（１２５）に格納された修正後のモデルにより、イベント発生時のみの電圧値および電流値の関数に基づく演算を実行する。たとえば、シミュレーション実行部１１６は、汎用のヴェリログ（Ｖｅｒｉｌｏｇ）等のハードウェア記述言語で表現されたモデルを用いてシミュレーションを実行することができる。但し、アナログ回路における過渡的な状態の連続解析はおこなわず、所定のイベント発生時のみの解析をおこなう。これにより、アナログ回路について、時間的に離散的でありながら、インピーダンス（電圧および電流）を考慮したイベントドリブンな電圧、電流解析がおこなえ、機能検証を高速におこなう。
【００１９】
（装置動作）
図２は、実施の形態によるアナログ回路シミュレータの処理動作を示すフローチャートである。図２に示す処理は、シミュレーション実行部１１６におけるシミュレーション実行をおこなう以前の前処理について記載したものである。はじめに、探索部１（１１１）によりメモリ１０２から設計データ１０４を読み出し、この検証対象回路の最上位階層でアナログ回路を探索し、さらに、アナログポート（前段のｏｕｔｐｕｔと後段のｉｎｐｕｔ）同士が接続されるアナログノードを探索する（ステップＳ２０１）。抽出したアナログノードをメモリ１（１２１）に格納する。
【００２０】
つぎに、探索部２（１１２）により、メモリ１（１２１）に格納されたアナログノードを順次探索し、一つ一つのアナログノードに対応したモデル名を探索する（ステップＳ２０２）。探索したモデル名はメモリ２（１２２）に格納する。
【００２１】
その後、変数情報収集部１１３により、メモリ２（１２２）に格納されたモデル名に対応する変数情報を収集する（ステップＳ２０３）。収集した変数情報はメモリ３（１２３）に格納する。
【００２２】
そして、関数変換部１１４は、メモリ３（１２３）からモデル名に対応した変数情報（電圧変数および電流変数）を読み出し、この変数に対応してあらかじめ定められた時間の関数に変換する（ステップＳ２０４）。これにより、変換後のアナログノードの電圧、電流は時間の関数に変換され、変換した関数はメモリ４（１２４）に格納される。以上により前処理は終了する。
【００２３】
前処理の後は、シミュレーション実行部１１６におけるシミュレーション実行がおこなわれる。この際、モデル加工部１１５により、メモリ４（１２４）から電流、電圧の関数を読み出し、所定のイベント発生時毎に、関数変換部１１４で得られた関数のうち、イベント発生時の値をシミュレーション実行部１１６に出力する。これにより、シミュレーション実行部１１６は、汎用のシミュレータの機能を有すればよく、イベント発生時のみの電圧値および電流値の関数に基づく演算を実行し、演算結果を出力できる。
【００２４】
上述したように、本実施の形態によりアナログ回路シミュレータは、アナログ回路モデルと、シミュレータの連携により実現されている。
１−１．アナログ回路モデルでは、各アナログ回路のアナログポートに電圧変数と、電流変数を与える。
１−２．検証対象回路の最上位階層で、アナログポート同士が接続されるアナログノードを探索する。
１−３．そして、各アナログノードに接続されている全モデルの電圧変数と電流変数の関係から、アナログノードの電圧、電流を時間の関数に変換する。
２．シミュレータでは、イベント発生時に、必要なアナログ値（電圧値、電流値）を関数により演算し、検証結果を得る。
【００２５】
（アナログモデルについて）
上述した各構成部の処理内容について説明する。はじめにアナログモデルについて説明する。図３は、アナログモデルの一例を示す図である。図示のモデル３００は、電源３０１ａと、オペアンプ３０１ｂからなるモデル１（３０１）のアナログポートｏｕｔｐｕｔに、接地された抵抗３０２ａを有するモデル２（３０２）のアナログポートｉｎｐｕｔが接続された例である。このモデル３００では、Ｒ２が入力インピーダンス、Ｒ１が出力インピーダンスとなる。探索部１（１１１）〜変数情報収集部（１１３）では、モデル１のｏｕｔｐｕｔポートについて、電圧変数Ｖ１−（Ｉ１×Ｒ１）と、電流変数Ｉ１を探索して得る。また、モデル２のｉｎｐｕｔポートについて、電圧変数Ｉ２×Ｒ２と、電流変数Ｉ２を得る。
【００２６】
（シミュレータの動作について）
図４は、シミュレータの動作を示すタイミングチャートである。図３のモデル３００に示したように、シミュレーション実行部１１６によるシミュレーション実行時に、電圧、電流の変化が１サイクル以内に留まる場合の例について説明する。このときの電圧の過渡変化Ｖ（ｔ）は、下記の関数
Ｖ（ｔ）＝Ｖ１＋（Ｖ２−Ｖ１）[１／２＋（ｆｔ−ｔｋ）−１／２）×（−１）k]
で表される。
【００２７】
モデル３００に対する入力の結果、出力は基準電圧Ｖ１に対し過渡的に電圧がＶ２までＲＣ特性の関数にしたがって増大する。ここで、シミュレーション実行部１１６は、次段のＦＦ入力クロックの立ち上がり時に対応した１サイクルの周期にあわせて、イベント発生時として時期ｔ０，ｔ１，ｔ２，ｔ３，…の時期のみ上記関数の値を計算すればよい。このように、シミュレーション実行部１１６は、過渡特性全体を計算するのではなく、メモリ５（１２５）に格納された加工後のモデルにしたがい、指定されたイベントのタイミングｔ０，ｔ１，ｔ２，ｔ３，…のときのみ関数演算ｆ（ｔ）をおこなうことにより、シミュレーション実行部１１６の計算を簡単に低負荷で実行できるようになる。
【００２８】
また、他のモデルへの対応例について説明する。シミュレーション実行時に、電圧、電流の変化（関数値）が複数サイクルにまたがり、他のサイクルに影響する場合には、下記の関数を用いる。１．影響が無限に続く場合には、下記式で表せる。（−１）は、波形の反転に相当する。
【００２９】
【数１】
2012169000.tif 000003
【００３０】
また、影響が３サイクルまで及ぶ場合には、
Ｖｎ（ｔ）＝Ｖ１＋（Ｖ２−Ｖ１）（−１）n（ｆ（ｔ−ｔn）−ｆ（ｔ−ｔn-1）＋ｆ（ｔ−ｔn-2））
とすればよい。このように、影響が及ぶサイクル数だけ関数を加算していけばよい。
【００３１】
（関数化の具体例について）
図５−１は、関数化のモデル例を示す回路図である。図示のモデル５００は、電源５０１ａと、オペアンプ５０１ｂからなるモデル１（５０１）のアナログポートｏｕｔｐｕｔに、接地された容量５０２ａを有するモデル２（５０２）のアナログポートｉｎｐｕｔが接続された例である。この例では、出力インピーダンスＲ１と総容量Ｃ２で構成される。探索部１（１１１）〜変数情報収集部（１１３）では、モデル１のｏｕｔｐｕｔポートについて、電圧変数Ｖ１−Ｉ１×Ｒ１と、電流変数Ｉ１を探索して得る。また、モデル２のｉｎｐｕｔポートについて、電圧変数Ｉ２／ｊωＣ２と、電流変数Ｉ２を探索して得る。そして、関数変換部１１４では、上位階層での関数に変換する。
【００３２】
図５−２は、図５−１の上位階層の関数化を説明する図、図５−３は、図５−２の電流波形を示す図である。図５−２に示すように、上位階層で表した関数では、電源５０１ａにスイッチ５１０を介して抵抗Ｒ１が接続されるとともに、接地された容量Ｃ２が接続されてなる。このモデル５００の電圧Ｖ１は、
【００３３】
【数２】
2012169000.tif 000004
【００３４】
と表すことができ、両辺を微分して、
Ｒ1（ｄｉ／ｄｔ）＋１／Ｃ2・ｉ＝０
１／ｉ・（ｄｉ／ｄｔ）＝−１／Ｃ2Ｒ1
両辺を積分して、
１ｎ｜ｉ｜＝−ｔ／Ｃ2Ｒ1＋Ａ  （Ａ：積分定数）
ｉ＝ｅA ・ｅ-(t/C2R1)
【００３５】
【数３】
2012169000.tif 000005
【００３６】
Ｖ＝Ｖ１−Ｒｉから
【００３７】
【数４】
2012169000.tif 000006
【００３８】
となる。関数変換部１１４では、電圧Ｖと電流ｉをそれぞれ時間の関数に変換する。そして、シミュレーション実行部１１６によるシミュレーション実行時に、次段でのイベント発生時（図４参照）に、モデル出力として上記の関数を適用した値を出力し、シミュレーション実行させる。なお、図５−２に示すスイッチ５１０は、イベント実行毎に開閉するスイッチ動作を繰り返すことにより、図４のモデルの出力に相当する波形が得られる。
【００３９】
図６は、関数化の他のモデル例を示す回路図である。図示のモデル６００のモデル１（６０１）は、電源６０１ａと、オペアンプ６０１ｂからなるモデル１（６０１）のアナログポートｏｕｔｐｕｔに、モデル２（６０２Ａ〜６０２Ｎ）のアナログポートｉｎｐｕｔとして、並列に複数Ｎ個の容量６０２ａが接続されている。このように、並列に接続する場合、モデル２は、容量６０２ａの容量値の総和Ｃで関数化すればよい。すなわち、容量Ｃ＝Ｃ２×Ｎとする。これにより、関数変換部１１４は、電圧Ｖと、電流ｉについて、
【００４０】
【数５】
2012169000.tif 000007
【００４１】
とする時間の関数に変換する。
【００４２】
図７−１は、関数化のさらに他のモデル例を示す回路図である。図示のモデル７００は、電源７０１ａと、オペアンプ７０１ｂからなるモデル１（７０１）のアナログポートｏｕｔｐｕｔに、接地された分圧抵抗７０２ａを有するモデル２（７０２）のアナログポートｉｎｐｕｔが接続された例である。探索部１（１１１）〜変数情報収集部（１１３）では、モデル１のｏｕｔｐｕｔポートについて、電圧変数Ｖ１−Ｉ１×Ｒ１と、電流変数Ｉ１を探索して得る。また、モデル２のｉｎｐｕｔポートについて、電圧変数Ｉ２×Ｒ２と、電流変数Ｉ２を探索して得る。そして、関数変換部１１４では、上位階層での関数に変換する。
【００４３】
図７−２は、図７−１の上位階層の関数化を説明する図、図７−３は、図７−２の電流波形を示す図である。図７−２に示すモデル７００は、
電圧Ｖは、Ｖ＝（Ｒ２・Ｖ１）／（Ｒ１＋Ｒ２）
電流ｉは、ｉ＝Ｖ１／（Ｒ１＋Ｒ２）
で示される。関数変換部１１４は、上記の電流ｉ、電圧Ｖを関数として用いる。図７−３に示すように、このモデル７００は、電流、および電圧は、時間に独立なＤＣ値（時間に依存しない値）となる。
【００４４】
図８は、関数化のさらに他のモデル例を示す図である。図示のモデル８００は、電源８０１ａと、オペアンプ８０１ｂからなるモデル１（８０１）のアナログポートｏｕｔｐｕｔに、入力負荷が何もついていないオペアンプ８０２ａのモデル２（８０２）のアナログポートｉｎｐｕｔが接続された例である。このモデル８００のように、ノードにおいてインピーダンスの影響が生じないモデル、あるいはインピーダンスを算出する必要がない場合においても関数化を適用することができる。このように、インピーダンス演算が必要ない場合においては、モデル出力をそのまま使用することができる。
【００４５】
図８の構成の場合、探索部１（１１１）〜変数情報収集部（１１３）では、モデル１のｏｕｔｐｕｔポートについて、電圧変数Ｖ＝Ｖ１と、電流変数ｉ＝Ｖ１／Ｒ１を探索して得るだけでよい。そして、関数変換部１１４では、モデル１のｏｕｔｐｕｔポートの電圧、電流をそのまま上位階層での関数として用いることができる。
【００４６】
図９は、アナログ回路の離散モデル化を示すタイミングチャートである。上述したように、探索部１（１１１）〜モデル加工部１１５の各構成により、インピーダンスをもつアナログ回路について、時間的に離散モデル化をおこなう。これにより、シミュレーション実行部１１６は、イベント発生時にのみ演算をおこなえばよいため、検証時間を大幅に短縮することができるようになる。従来のシミュレーション（たとえば、Ｖｅｒｉｌｏｇ−Ａ）では、図７に示す縦軸の電圧変動に対し、横軸の時間について連続的に検証をおこなっている。これに対し、上記実施の形態では、アナログ回路の離散モデル化により、次段回路（ＦＦ）等での動作タイミング毎などのイベント発生時のみ（図中点で示すポイント毎に）、前段のモデル出力に対して、求めた関数を適用した値を出力として演算をおこなうだけでよい。これにより、検証時間を大幅に短縮することができるようになる。
【００４７】
以上説明した開示技術によれば、アナログ回路をモデル化し、入出力ポートを接続したときのインピーダンスをもつ回路について、電流と電圧の変数を収集し、上位階層でこれら電流と電圧を時間的に変化する関数に変換する。これにより、インピーダンスをもつアナログ回路を簡単かつ短時間で機能検証できるようになる。また、イベント発生時だけシミュレーションの演算をおこなうことにより、検証時間を大幅に短縮できるようになる。これらにより、デジタル回路だけではなく、アナログ回路を含む大規模なミックスドシグナル設計に対する機能検証が可能となる。また、汎用のシミュレーション演算の手法を用いてアナログ回路の機能検証をおこなうことができる。
【符号の説明】
【００４８】
１００  アナログ回路シミュレータ
１０１  ＣＰＵ
１０２，１０３  メモリ
１０４  設計データ
１０５  変数−関数対応情報
１１１  探索部１
１１２  探索部２
１１３  変数情報収集部
１１４  関数変換部
１１５  モデル加工部
１１６  シミュレーション実行部
１２１〜１２５  メモリ１〜５
【図１】
2012169000.tif 000008
【図２】
2012169000.tif 000009
【図３】
2012169000.tif 000010
【図４】
2012169000.tif 000011
【図５−１】
2012169000.tif 000012
【図５−２】
2012169000.tif 000013
【図５−３】
2012169000.tif 000014
【図６】
2012169000.tif 000015
【図７−１】
2012169000.tif 000016
【図７−２】
2012169000.tif 000017
【図７−３】
2012169000.tif 000018
【図８】
2012169000.tif 000019
【図９】
2012169000.tif 000020
【国際調査報告】
2012169000.tif 000021
2012169000.tif 000022