(57)【要約】  焼成時に構造欠陥が生じにくく、安定して製造しやすいインダクタアレイチップを提供する。  インダクタアレイチップ４０は、磁性体層積層体４１と、複数のインダクタＬ１，Ｌ２とを備える。磁性体層積層体４１は、積層された複数の磁性体層４２を有する。複数のインダクタＬ１，Ｌ２は、磁性体層積層体４１内に配されている。複数のインダクタＬ１，Ｌ２では、インダクタンス値が相互に異なる。複数のインダクタＬ１，Ｌ２のそれぞれは、複数のコイル状導体４３ａ、４３ｂと、ビアホール導体４４ａ、４４ｂとを有する。複数のコイル状導体４３ａ、４３ｂのそれぞれは、磁性体層４２間に配されている。ビアホール導体４４ａ、４４ｂは、複数のコイル状導体４３ａ、４３ｂを電気的に接続している。複数のインダクタＬ１，Ｌ２には、複数のコイル状導体４３ａ、４３ｂの太さが異なる複数のインダクタが含まれる。
2013157161.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の磁性体層を有する磁性体層積層体と、
前記磁性体層積層体内に配されており、インダクタンス値が相互に異なる複数のインダクタと、
を備え、
前記複数のインダクタのそれぞれは、
前記磁性体層間に配された複数のコイル状導体と、
前記複数のコイル状導体を電気的に接続しているビアホール導体と、
を有し、
前記複数のインダクタには、前記複数のコイル状導体の太さが異なる複数のインダクタが含まれる、インダクタアレイチップ。
【請求項２】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも大きなインダクタンス値を有する、請求項１に記載のインダクタアレイチップ。
【請求項３】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも小さなインダクタンス値を有する、請求項１に記載のインダクタアレイチップ。
【請求項４】
前記複数のコイル状導体の太さが異なる複数のインダクタにおいて、前記コイル状導体のコイル径が相互に異なる、請求項１〜３のいずれか一項に記載のインダクタアレイチップ。
【請求項５】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも小さなコイル径を有する、請求項４に記載のインダクタアレイチップ。
【請求項６】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも大きなコイル径を有する、請求項４に記載のインダクタアレイチップ。
【請求項７】
前記複数のインダクタは、相互に同じ数の前記コイル状導体を有する、請求項１〜６のいずれか一項に記載のインダクタアレイチップ。
【請求項８】
前記複数のインダクタの少なくとも一つにおいて、当該インダクタが並列に接続された複数のインダクタ部を有するように前記ビアホール導体が前記複数のコイル状導体を電気的に接続している、請求項１〜７のいずれか一項に記載のインダクタアレイチップ。
【請求項９】
前記複数のインダクタは、複数のインダクタ部を有する複数のインダクタを含み、
前記複数のインダクタ部を有する複数のインダクタにおいて、前記複数のインダクタ部の接続態様が相互に異なる、請求項８に記載のインダクタアレイチップ。
【請求項１０】
請求項１〜９のいずれか一項に記載のインダクタアレイチップを備えるＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタアレイチップ及びそれを備えるＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、入力電力とは異なる電圧の電力を出力するなどの機能を有する素子として、ＤＣ−ＤＣコンバータが知られている（例えば特許文献１を参照）。特許文献１に記載のＤＣ−ＤＣコンバータは、インダクタが設けられたインダクタチップと、インダクタチップの上に設けられた制御チップ及びコンデンサチップとを備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第４３２５７４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、ＤＣ−ＤＣコンバータには、ひとつのＤＣ−ＤＣコンバータから、電流及び電圧の少なくとも一方が異なる複数種類の電力を出力させたいという要望がある。この要望に応じたＤＣ−ＤＣコンバータとしては、複数のコンバート部を有するものが考えられる。ＤＣ−ＤＣコンバータに、出力電力の電圧及び電流の少なくとも一方が異なる複数種類のコンバート部を設ける場合、各コンバート部の特性を最適化するためにコンバート部毎にインダクタの特性（例えばインダクタンス値やＲｄｃ値）を調整できることが望ましい。【０００５】
例えば特許文献１に記載のＤＣ−ＤＣコンバータのようにインダクタが設けられたインダクタチップを用いる場合、コイル状導体の積層数が大きく異なる複数種類のインダクタをひとつのインダクタチップ内に設けることが考えられる。しかしながら、コイル状導体の積層数が異なる複数種類のインダクタをひとつのインダクタチップ内に設けた場合、インダクタチップの焼成時に磁性体層積層体内に構造欠陥（クラック等）が生じやすい。このため、コイル状導体の積層数が異なる複数種類のインダクタが設けられたインダクタアレイチップには、安定して製造することが困難であるという問題がある。【０００６】
本発明は、焼成時に構造欠陥が生じにくく、安定して製造しやすいインダクタアレイチップを提供することを主な目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るインダクタアレイチップは、磁性体層積層体と、複数のインダクタとを備える。磁性体層積層体は、積層された複数の磁性体層を有する。複数のインダクタは、磁性体層積層体内に配されている。複数のインダクタでは、インダクタンス値が相互に異なる。複数のインダクタのそれぞれは、複数のコイル状導体と、ビアホール導体とを有する。複数のコイル状導体のそれぞれは、磁性体層間に配されている。ビアホール導体は、複数のコイル状導体を電気的に接続している。複数のインダクタには、複数のコイル状導体の太さが異なる複数のインダクタが含まれる。【０００８】
本発明に係るインダクタアレイチップのある特定の局面では、複数のコイル状導体の太さが相対的に小さいインダクタは、複数のコイル状導体の太さが相対的に大きいインダクタよりも大きなインダクタンス値を有する。【０００９】
本発明に係るインダクタアレイチップの別の特定の局面では、複数のコイル状導体の太さが相対的に小さいインダクタは、複数のコイル状導体の太さが相対的に大きいインダクタよりも小さなインダクタンス値を有する。【００１０】
本発明に係るインダクタアレイチップの他の特定の局面では、複数のコイル状導体の太さが異なる複数のインダクタにおいて、コイル状導体のコイル径が相互に異なる。【００１１】
本発明に係るインダクタアレイチップのさらに他の特定の局面では、複数のコイル状導体の太さが相対的に小さいインダクタは、複数のコイル状導体の太さが相対的に大きいインダクタよりも小さなコイル径を有する。【００１２】
本発明に係るインダクタアレイチップのさらに別の特定の局面では、複数のコイル状導体の太さが相対的に小さいインダクタは、複数のコイル状導体の太さが相対的に大きいインダクタよりも大きなコイル径を有する。【００１３】
本発明に係るインダクタアレイチップのさらにまた他の特定の局面では、複数のインダクタは、相互に同じ数のコイル状導体を有する。【００１４】
本発明に係るインダクタアレイチップのさらにまた別の特定の局面では、複数のインダクタの少なくとも一つにおいて、当該インダクタが並列に接続された複数のインダクタ部を有するようにビアホール導体が複数のコイル状導体を電気的に接続している。【００１５】
本発明に係るインダクタアレイチップのまたさらに他の特定の局面では、複数のインダクタは、複数のインダクタ部を有する複数のインダクタを含む。複数のインダクタ部を有する複数のインダクタにおいて、複数のインダクタ部の接続態様が相互に異なる。【００１６】
本発明に係るＤＣ−ＤＣコンバータは、本発明に係るインダクタアレイチップを備える。
【発明の効果】
【００１７】
本発明によれば、焼成時に構造欠陥が生じにくく、安定して製造しやすいインダクタアレイチップを提供することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、第１の実施形態に係るＤＣ−ＤＣコンバータの略図的回路図である。
【図２】図２は、第１の実施形態に係るＤＣ−ＤＣコンバータの略図的平面図である。
【図３】図３は、第１の実施形態におけるインダクタアレイチップの模式的断面図である。
【図４】図４は、第１の実施形態におけるインダクタアレイチップの一部分の模式的分解斜視図である。
【図５】図５は、第２の実施形態におけるインダクタアレイチップの模式的平面図である。
【図６】図６は、第３の実施形態におけるインダクタアレイチップの模式的平面図である。
【図７】図７は、第４の実施形態におけるインダクタチップアレイの略図的回路図である。
【図８】図８は、第５の実施形態におけるインダクタチップアレイの略図的回路図である。
【発明を実施するための形態】
【００１９】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００２０】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００２１】
（第１の実施形態）
図１は、本実施形態に係るＤＣ−ＤＣコンバータの略図的回路図である。まず、図１を参照しながら、ＤＣ−ＤＣコンバータ１の回路構成について説明する。
【００２２】
ＤＣ−ＤＣコンバータ１は、複数のコンバート部を有する。具体的には、ＤＣ−ＤＣコンバータ１は、２つのコンバート部１０ａ、１０ｂを有する。２つのコンバート部１０ａ、１０ｂは、同じ電源に接続されても良いし、別々の電源に接続されても良い。コンバート部１０ａの出力電力と、コンバート部１０ｂの出力電力とでは、電流及び電圧の少なくとも一方が異なる。具体的には、本実施形態では、２つのコンバート部１０ａ、１０ｂのそれぞれに、同じ入力電圧Ｖｉｎの電力が入力される。コンバート部１０ａは、第１の出力電圧Ｖｏｕｔ１の電力を出力する。コンバート部１０ｂは、第２の出力電圧Ｖｏｕｔ２の電力を出力する。
【００２３】
コンバート部１０ａ、１０ｂは、入力端子１１ａ、１１ｂと、出力端子１２ａ、１２ｂと、第１のグラウンド端子１３ａ、１３ｂと、第２のグラウンド端子１４ａ、１４ｂとを有する。
【００２４】
入力端子１１ａ、１１ｂと出力端子１２ａ、１２ｂとを結ぶ配線上の点１５ａ、１５ｂと、第１のグラウンド端子１３ａ、１３ｂと第２のグラウンド端子１４ａ、１４ｂとを結ぶ配線上の点１６ａ、１６ｂとの間には、入力側コンデンサ１７ａ、１７ｂがそれぞれ接続されている。点１５ａ、１５ｂと出力端子１２ａ、１２ｂとを結ぶ配線上の点１８ａ、１８ｂと、点１６ａ、１６ｂと第２のグラウンド端子１４ａ、１４ｂとを結ぶ配線上の点１９ａ、１９ｂとの間には、出力側コンデンサ２０ａ、２０ｂがそれぞれ接続されている。
【００２５】
コンバート部１０ａ、１０ｂは、コントローラ２３ａ、２３ｂを有する。コントローラ２３ａ、２３ｂは、点１５ａ、１５ｂと、点２１ａ、２１ｂとの間の接続をオン／オフをすると共に、点１５ａ、１５ｂと点１８ａ、１８ｂとを結ぶ配線上の点２１ａ、２１ｂと、点１６ａ、１６ｂと点１９ａ、１９ｂとを結ぶ配線上の点２２ａ、２２ｂとの間の接続をオン／オフをする。具体的には、コントローラ２３ａ、２３ｂは、点１５ａ、１５ｂと点２１ａ、２１ｂとの間の接続をオンとし、点２１ａと点２２ａとの間の接続をオフとする第１の状態と、点１５ａ、１５ｂと点２１ａ、２１ｂとの間の接続をオフとし、点２１ａと点２２ａとの間の接続をオンとする第２の状態とを選択的に切り替える。
【００２６】
点２１ａ、２１ｂと点１８ａ、１８ｂとの間には、インダクタＬ１，Ｌ２が接続されている。上述のように、第１の出力電圧Ｖｏｕｔ１と第２の出力電圧Ｖｏｕｔ２とが異なる。このため、各コンバータの特性最適化のためにインダクタＬ１のインダクタンス値と、インダクタＬ２のインダクタンス値とは異なるように設計されている。
【００２７】
次に、主として図２を参照しながら、ＤＣ−ＤＣコンバータ１の具体的構成について説明する。ＤＣ−ＤＣコンバータ１は、インダクタアレイチップ４０と、ＩＣチップ３０と、コンデンサチップ３１ａ、３１ｂ、３２ａ、３２ｂとを備えている。インダクタアレイチップ４０は、インダクタ内蔵基板として構成されており、図１に示すインダクタＬ１，Ｌ２を構成している。ＩＣチップ３０及びコンデンサチップ３１ａ、３１ｂ、３２ａ、３２ｂは、それぞれ、インダクタアレイチップ４０の上に配されている。ＩＣチップ３０は、コントローラ２３ａ、２３ｂ及びスイッチ素子としてのＦＥＴ（番号なし）を含む。コンデンサチップ３１ａ、３１ｂは、入力側コンデンサ１７ａ、１７ｂを構成している。コンデンサチップ３２ａ、３２ｂは、出力側コンデンサ２０ａ、２０ｂを構成している。
【００２８】
図３は、第１の実施形態におけるインダクタアレイチップ４０の模式的断面図である。図４は、第１の実施形態におけるインダクタアレイチップ４０の一部分の模式的分解斜視図である。なお、図４においては、インダクタアレイチップ４０の外層部を構成している磁性体層の描画を省略している。
【００２９】
図３及び図４に示されるように、インダクタアレイチップ４０は、磁性体層積層体４１を備えている。磁性体層積層体４１は、積層された複数の磁性体層４２を有する。磁性体層４２は、たとえば、フェライトなどの磁性体セラミックス等により構成することができる。磁性体層積層体４１を構成している磁性体層４２の層数は、インダクタアレイチップ４０に要求される特性等に応じて適宜設定することができる。磁性体層積層体４１を構成している磁性体層４２の層数は、例えば、８〜１２層程度とすることができる。磁性体層４２の厚みも、インダクタアレイチップ４０に要求される特性等に応じて適宜設定することができる。各磁性体層４２の厚みは、例えば、３〜５０μm程度とすることができる。
【００３０】
磁性体層積層体４１内には、インダクタＬ１，Ｌ２が設けられている。インダクタＬ１，Ｌ２は、それぞれ、複数のコイル状導体４３ａ、４３ｂと、ビアホール導体４４ａ、４４ｂ（図４を参照）とを有する。インダクタＬ１とインダクタＬ２とは、相互に同じ数のコイル状導体４３ａ、４３ｂを有する。もっとも、本発明において、複数のインダクタにおいてコイル状導体の数量（積層数）がすべて同じである必要は必ずしもない。すなわち、インダクタＬ１、Ｌ２におけるコイル状導体の積層数は同じ（例えばどちらも１０層）であることが好ましいが、どちらか一方が８〜９層、或いは１１〜１２層（すなわち±２０％）であっても良く、各コイル状導体の積層数はほぼ同じであれば良い。また、各コイル状導体のターン数がすべて１ターンである必要は必ずしもない。なお、図４において、ビアホール導体４４ａ、４４ｂは、模式的に破線で描画されている。
【００３１】
コイル状導体４３ａ、４３ｂは、厚み方向において隣り合う磁性体層４２の間に配されている。複数のコイル状導体４３ａ、４３ｂは、ビアホール導体４４ａ、４４ｂによって電気的に接続されている。
【００３２】
コイル状導体４３ａ、４３ｂとビアホール導体４４ａ、４４ｂとは、適宜の導電材料によって構成することができる。コイル状導体４３ａ、４３ｂとビアホール導体４４ａ、４４ｂとは、同じ材料にて構成されており、例えば、銀、銅に代表される金属ペーストにより構成することができる。
【００３３】
ところで、一つのインダクタアレイチップに、インダクタンス値が相互に異なる複数のインダクタを設ける場合、複数のインダクタ間でコイル状導体の数を異ならせることが考えられる。すなわち、複数のインダクタ間で巻き数を異ならせることが考えられる。しかしながら、複数のインダクタ間で巻き数を異ならせた場合は、コイル状導体及びビアホール導体を構成するための導電剤を含む部分が偏在する。コイル状導体及びビアホール導体を構成するための導電剤を含む部分と、磁性体層を構成するための磁性体グリーンシートとでは焼成時の収縮率が異なる。このため、焼成時に構造欠陥が発生しやすい。
【００３４】
それに対して、インダクタアレイチップ４０では、コイル状導体４３ａ、４３ｂの太さ（横断面積）を異ならせることにより、インダクタＬ１のインダクタンス値とインダクタＬ２のインダクタンス値とが異ならされている。このため、インダクタＬ１が有するコイル状導体４３ａの数と、インダクタＬ２が有するコイル状導体４３ｂの数との差を少なくすることができる。よって、コイル状導体４３ａ、４３ｂ及びビアホール導体４４ａ、４４ｂを構成するための導電剤を含む部分の偏在度が低い。従って、インダクタアレイチップ４０は、焼成時にクラック等の構造欠陥や表面凹凸、うねりが生じにくく、安定して製造しやすい。
【００３５】
なお、インダクタＬ１に含まれる複数のコイル状導体４３ａのすべてと、インダクタＬ２に含まれる複数のコイル状導体４３ｂのすべてとで、太さが相互に異なっている必要は必ずしもない。インダクタＬ１に含まれる少なくとも一つのコイル状導体４３ａの太さが、インダクタＬ２に含まれる少なくとも一つのコイル状導体４３ｂの太さと異なっていればよい。例えば、インダクタＬ１のインダクタンス値と、インダクタＬ２のインダクタンス値とが近似している場合は、複数のコイル状導体４３ａの一部と、複数のコイル状導体４３ｂの一部とで太さを異ならせ、残りのコイル状導体４３ａの太さと、残りのコイル状導体４３ｂの太さとを同じにしてもよい。つまり、インダクタＬ１を構成する複数のコイル状導体の平均太さとインダクタＬ２を構成する複数のコイル状導体の平均太さとが異なっていれば良い。
【００３６】
なお、インダクタＬ１に含まれるビアホール導体４４ａの太さと、インダクタＬ２に含まれるビアホール導体４４ｂの太さとは、同じであってもよいし、異なっていてもよい。
【００３７】
インダクタアレイチップ４０では、複数のコイル状導体４３ａの太さが相対的に小さなインダクタＬ１は、複数のコイル状導体４３ｂの太さが相対的に大きなインダクタＬ２よりも大きなインダクタンス値を有する。このため、コントローラ２３ａの動作周波数がコントローラ２３ｂよりも低い場合やＶｏｕｔ１の出力電流が少ない場合等に、高効率なＤＣ−ＤＣコンバータを構成することができる。
【００３８】
但し、本発明は、この構成に限定されない。例えば、複数のコイル状導体４３ａの太さが相対的に小さなインダクタＬ１が、複数のコイル状導体４３ｂの太さが相対的に大きなインダクタＬ２よりも小さなインダクタンス値を有していてもよい。コントローラ２３ａの動作周波数がコントローラ２３ｂよりも高い場合やＶｏｕｔ１の出力電流が少ない場合等にはこの構成を用いることが好ましい。
【００３９】
なお、複数のコイル状導体４３ａの太さが相対的に小さなインダクタＬ１のインダクタンス値を、複数のコイル状導体４３ｂの太さが相対的に大きなインダクタＬ２のインダクタンス値よりも小さくする方法としては、例えば、コイル状導体の厚みを厚くする方法が挙げられる。すなわち、「太さ」は線幅や線厚みとで定義される。
【００４０】
複数のコイル状導体４３ａの太さが相対的に小さなインダクタＬ１と、複数のコイル状導体４３ｂの太さが相対的に大きなインダクタＬ２とにおいて、コイル状導体４３ａ、４３ｂのコイル径は、相互に同じであってもよいし、相互に異なっていてもよい。例えば、コイル状導体４３ａのコイル径がコイル状導体４３ｂのコイル径よりも大きくてもよい。この場合は、インダクタＬ１のインダクタンス値が、インダクタＬ２より大きくなる。例えば、コイル状導体４３ａのコイル径がコイル状導体４３ｂのコイル径よりも小さくてもよい。この場合は、インダクタＬ１のインダクタンス値が、インダクタＬ２よりも小さくなる。
【００４１】
なお、コイル状導体のコイル径とは、コイル状導体の中心を通る直線上でコイル状導体幅の最も太い箇所の内径である。
【００４２】
以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第１の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
【００４３】
（第２及び第３の実施形態）
図５は、第２の実施形態におけるインダクタアレイチップの模式的平面図である。図６は、第３の実施形態におけるインダクタアレイチップの模式的平面図である。
【００４４】
第１の実施形態では、ＤＣ−ＤＣコンバータ１が２つのコンバート部１０ａ、１０ｂを有しており、インダクタアレイチップ４０が２つのインダクタＬ１，Ｌ２を有する例について説明した。しかしながら、本発明はこの構成に限定されない。
【００４５】
例えば、ＤＣ−ＤＣコンバータがコンバート部を３つ以上備える場合には、インダクタアレイチップに３つ以上のインダクタが設けられていてもよい。
【００４６】
例えば、コンバート部を４つ有するＤＣ−ＤＣコンバータに用いられる場合には、図５に示されるように、インダクタアレイチップ４０に４つのインダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４を設けてもよい。その場合において、インダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４のうちの少なくとも２つのインダクタにおいてコイル状導体の太さが異なっていればよい。インダクタＬ１１，Ｌ１２，Ｌ１３，Ｌ１４のすべてにおいてコイル状導体の太さが異なっていてもよい。図５に示すインダクタアレイチップ４０において、例えばインダクタＬ１１＝８００ｍＡ、インダクタＬ１２＝４００ｍＡ、インダクタＬ１３＝８００ｍＡ、インダクタＬ１４＝２００ｍＡの電流を流す時は、インダクタＬ１１におけるコイル状導体の太さＳ１１，インダクタＬ１２におけるコイル状導体の太さＳ１２、インダクタＬ１３におけるコイル状導体の太さＳ１３及びインダクタＬ１４におけるコイル状導体の太さＳ１４は下記の条件を満たしていることが好ましい。
【００４７】
Ｓ１４＜Ｓ１２＜Ｓ１１＝Ｓ１３
【００４８】
例えば、コンバート部を６つ有するＤＣ−ＤＣコンバータに用いられる場合には、図６に示されるように、インダクタアレイチップ４０に６つのインダクタＬ２１，Ｌ２２，Ｌ２３，Ｌ２４，Ｌ２５，Ｌ２６を設けてもよい。その場合において、インダクタＬ２１，Ｌ２２，Ｌ２３，Ｌ２４，Ｌ２５，Ｌ２６のうちの少なくとも２つのインダクタにおいてコイル状導体の太さが異なっていればよい。インダクタＬ２１，Ｌ２２，Ｌ２３，Ｌ２４，Ｌ２５，Ｌ２６のすべてにおいてコイル状導体の太さが異なっていてもよい。図６に示すインダクタアレイチップ４０において、例えばインダクタＬ２１、Ｌ２４＝８００ｍＡ、インダクタＬ２２＝６００ｍＡ、インダクタＬ２３、Ｌ２５、Ｌ２６＝５００ｍＡの電流を流す時は、インダクタＬ２１におけるコイル状導体の太さＳ２１，インダクタＬ２２におけるコイル状導体の太さＳ２２、インダクタＬ２３におけるコイル状導体の太さＳ２３、インダクタＬ２４におけるコイル状導体の太さＳ２４，インダクタＬ２５におけるコイル状導体の太さＳ２５及びインダクタＬ２６におけるコイル状導体の太さＳ２６は、下記の条件を満たしていることが好ましい。
【００４９】
Ｓ２３＝Ｓ２５＝Ｓ２６＜Ｓ２２＜Ｓ２１＝Ｓ２４
【００５０】
（その他の実施形態）
焼成前に、コイル状導体を構成するための少なくとも一つの導電性ペースト層の上に、カーボンなどからなる消失層を設けることにより、少なくともひとつのコイル状導体の上に空洞を形成してもよい。その場合において、複数のインダクタにおいて、空洞が上に設けられたコイル状導体の数が異なっていてもよい。換言すれば、空洞が上に設けられたコイル状導体の数を異ならせることによってインダクタのインダクタンス値が異ならされていてもよい。通常、空洞が上に設けられたコイル状導体の数が多くなるほど、インダクタのインダクタンス値が大きくなる。
【００５１】
第１の実施形態では、隣り合う磁性体層間に、ひとつのインダクタを構成するコイル状導体が一つのみ設けられている例について説明した。但し、本発明は、この構成に限定されない。例えば、隣り合う磁性体層間に、ひとつのインダクタを構成するコイル状導体が複数設けられていてもよい。このようにすることにより、例えば、コイル状導体が設けられた層数を同じにしつつ、インダクタに含まれるコイル状導体の数量を変化させ、インダクタンス値を変化させることができる。
【００５２】
また、複数のインダクタ間で、少なくとも一つのコイル状導体の巻き数を異ならせてもよい。その場合、相対的に細いコイル状導体の巻き数を、相対的に太いコイル状導体の巻き数よりも多くすることが好ましい。
【００５３】
（第４及び第５の実施形態）
図７は、第４の実施形態におけるインダクタチップアレイの略図的回路図である。図８は、第５の実施形態におけるインダクタチップアレイの略図的回路図である。
【００５４】
第４及び第５の実施形態では、インダクタＬ１，Ｌ２の少なくとも一つにおいて、そのインダクタが並列に接続された複数のインダクタ部を有するように、ビアホール導体が複数のコイル状導体を電気的に接続している。
【００５５】
具体的には、第４の実施形態では、図７に示されるように、インダクタＬ２は、単一のインダクタ部により構成されている。一方、インダクタＬ１は、複数のインダクタ部Ｌ１ａ、Ｌ１ｂを有する。インダクタ部Ｌ１ａとインダクタ部Ｌ１ｂとは並列に接続されている。インダクタＬ１を構成している複数のコイル状導体４３ａのうちの一部のコイル状導体４３ａと、その一部のコイル状導体４３ａを直列に接続しているビアホール導体４４ａとによりインダクタＬ１ａが構成されており、残りのコイル状導体４３ａと、その残りのコイル状導体４３ａを直列に接続しているビアホール導体４４ａとによりインダクタＬ１ｂが構成されている。
【００５６】
第５の実施形態では、図８に示されるように、インダクタＬ２は、単一のインダクタ部により構成されている。一方、インダクタＬ１は、インダクタ部Ｌ１ｃ〜Ｌ１ｇを有する。インダクタ部Ｌ１ｃとインダクタ部Ｌ１ｄとは並列に接続されている。インダクタ部Ｌ１ｆと、インダクタ部Ｌ１ｇとは並列に接続されている。インダクタ部Ｌ１ｃ及びインダクタ部Ｌ１ｄの並列回路と、インダクタ部Ｌ１ｅと、インダクタ部Ｌ１ｆ及びインダクタ部Ｌ１ｇの並列回路とは、直列に接続されている。インダクタＬ１を構成している複数のコイル状導体４３ａに含まれる少なくとも一つの第１のコイル状導体４３ａによりインダクタ部Ｌ１ｃが構成されており、少なくとも一つの第２のコイル状導体４３ａによりインダクタ部Ｌ１ｄが構成されており、少なくとも一つの第３のコイル状導体４３ａによりインダクタ部Ｌ１ｅが構成されており、少なくともひとつの第４のコイル状導体４３ａによりインダクタ部Ｌ１ｆが構成されており、少なくとも一つの第５のコイル状導体４３ａによりインダクタ部Ｌ１ｇが構成されている。
【００５７】
第４の実施形態や第５の実施形態のような構成を採用することにより、インダクタＬ１のインダクタンス値とインダクタＬ２のインダクタンス値との差を大きくすることができる。
【００５８】
また、第１及び第２の実施形態では、２つのインダクタのうちの１つのみが複数のインダクタ部を有する例について説明した。但し、本発明は、この構成に限定されない。例えば、２つのインダクタ部の両方が複数のインダクタ部を有していてもよい。その場合、複数のインダクタ部を有する複数のインダクタにおいて、複数のインダクタ部の接続態様が異なることが好ましい。たとえば、インダクタアレイチップに、第４の実施形態におけるインダクタＬ１と第５の実施形態におけるインダクタＬ１とが設けられていてもよい。
【符号の説明】
【００５９】
１…ＤＣ−ＤＣコンバータ
Ｌ１，Ｌ２，Ｌ１１〜Ｌ１４，Ｌ２１〜Ｌ２６…インダクタ
Ｌ１ａ〜Ｌ１ｇ…インダクタ部
１０ａ、１０ｂ…コンバート部
１１ａ、１１ｂ…入力端子
１２ａ、１２ｂ…出力端子
１３ａ、１３ｂ…第１のグラウンド端子
１４ａ、１４ｂ…第２のグラウンド端子
１５ａ、１５ｂ、１６ａ、１６ｂ、１８ａ、１８ｂ、１９ａ、１９ｂ、２１ａ、２１ｂ、２２ａ、２２ｂ…点
１７ａ、１７ｂ…入力側コンデンサ
２０ａ、２０ｂ…出力側コンデンサ
２３ａ、２３ｂ…コントローラ
３０…ＩＣチップ
３１ａ、３１ｂ、３２ａ、３２ｂ…コンデンサチップ
４０…インダクタアレイチップ
４１…磁性体層積層体
４２…磁性体層
４３ａ、４３ｂ…コイル状導体
４４ａ、４４ｂ…ビアホール導体
【図１】
2013157161.tif 000003
【図２】
2013157161.tif 000004
【図３】
2013157161.tif 000005
【図４】
2013157161.tif 000006
【図５】
2013157161.tif 000007
【図６】
2013157161.tif 000008
【図７】
2013157161.tif 000009
【図８】
2013157161.tif 000010
【手続補正書】
【提出日】平成25年11月11日(2013.11.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
積層された複数の磁性体層を有する磁性体層積層体と、
前記磁性体層積層体内に配されており、インダクタンス値が相互に異なる複数のインダクタと、
を備え、
前記複数のインダクタのそれぞれは、
前記磁性体層間に配された複数のコイル状導体と、
前記複数のコイル状導体を電気的に接続しているビアホール導体と、
を有し、
前記複数のインダクタには、前記複数のコイル状導体の太さが異なる複数のインダクタが含まれ、前記複数のインダクタが相互に同じ数の前記コイル状導体を有する、インダクタアレイチップ。
【請求項２】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも大きなインダクタンス値を有する、請求項１に記載のインダクタアレイチップ。
【請求項３】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも小さなインダクタンス値を有する、請求項１に記載のインダクタアレイチップ。
【請求項４】
前記複数のコイル状導体の太さが異なる複数のインダクタにおいて、前記コイル状導体のコイル径が相互に異なる、請求項１〜３のいずれか一項に記載のインダクタアレイチップ。
【請求項５】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも小さなコイル径を有する、請求項４に記載のインダクタアレイチップ。
【請求項６】
前記複数のコイル状導体の太さが相対的に小さいインダクタは、前記複数のコイル状導体の太さが相対的に大きいインダクタよりも大きなコイル径を有する、請求項４に記載のインダクタアレイチップ。
【請求項７】
前記複数のインダクタの少なくとも一つにおいて、当該インダクタが並列に接続された複数のインダクタ部を有するように前記ビアホール導体が前記複数のコイル状導体を電気的に接続している、請求項１〜６のいずれか一項に記載のインダクタアレイチップ。
【請求項８】
前記複数のインダクタは、複数のインダクタ部を有する複数のインダクタを含み、
前記複数のインダクタ部を有する複数のインダクタにおいて、前記複数のインダクタ部の接続態様が相互に異なる、請求項７に記載のインダクタアレイチップ。
【請求項９】
請求項１〜８のいずれか一項に記載のインダクタアレイチップを備えるＤＣ−ＤＣコンバータ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明に係るインダクタアレイチップは、磁性体層積層体と、複数のインダクタとを備える。磁性体層積層体は、積層された複数の磁性体層を有する。複数のインダクタは、磁性体層積層体内に配されている。複数のインダクタでは、インダクタンス値が相互に異なる。複数のインダクタのそれぞれは、複数のコイル状導体と、ビアホール導体とを有する。複数のコイル状導体のそれぞれは、磁性体層間に配されている。ビアホール導体は、複数のコイル状導体を電気的に接続している。複数のインダクタには、複数のコイル状導体の太さが異なる複数のインダクタが含まれ、複数のインダクタが相互に同じ数のコイル状導体を有する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【国際調査報告】
2013157161.tif 000011
2013157161.tif 000012
2013157161.tif 000013
2013157161.tif 000014