(57)【要約】本発明の目的は、入力信号に対してバックオフの大きい領域でも高い電力効率を有する電力増幅装置を提供することである。  本発明の電力増幅装置は、入力信号の振幅信号に多値デルタシグマ変調をかけるデルタシグマ変調器と、キャリア信号を増幅する複数の電力増幅器と、前記デルタシグマ変調器の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御する第１の制御信号を生成するエンコーダと、前記第１の制御信号に基づいて前記複数の電力増幅器のうちの何れか少なくとも２つの出力電力を合成する合成器と、を有する。
2013042754.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の振幅信号に多値デルタシグマ変調をかけるデルタシグマ変調器と、
キャリア信号を増幅する複数の電力増幅器と、
前記デルタシグマ変調器の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御する第１の制御信号を生成するエンコーダと、
前記第１の制御信号に基づいて前記複数の電力増幅器のうちの何れか少なくとも２つの出力電力を合成する合成器と、
を有する電力増幅装置。
【請求項２】
電力増幅装置は更に、複素信号である前記入力信号を前記振幅信号と位相信号とに分離する極座標変換器を有し、
前記キャリア信号は、局部発振器の信号と前記位相信号との積から得られ、
前記振幅信号は前記極座標変換器の出力である、
ことを特徴とする請求項１記載の電力増幅装置。
【請求項３】
前記デルタシグマ変調器の出力は、２ｎ個（ｎは自然数）の離散的な出力レベルを有し、
前記第１の制御信号は、前記離散的な出力レベルをバイナリコードに変換したｎビットのデジタル信号であり、
前記複数の電力増幅器は、ｎ個備えられ、
前記ｎ個の電力増幅器はそれぞれ、２ｎ−１、２ｎ−２、・・・、２１、２０に比例したｎ種類の出力電力を有し、
前記ｎ個の電力増幅器は前記第１の制御信号の対応するビット状態が“１”（論理Ｈｉｇｈ）の期間だけ、信号を出力する、
ことを特徴とする請求項１または２に記載の電力増幅装置。
【請求項４】
前記電力増幅器は、Ｄ級スイッチングモードアンプであり、
前記合成器は、直列に接続されたコイルトランスで構成されている、
ことを特徴とする請求項１乃至３の何れかに記載の電力増幅装置。
【請求項５】
前記コイルトランスの巻き数が電力増幅器の出力電圧の重み付けに対応していることを特徴とする請求項４に記載の電力増幅装置。
【請求項６】
前記合成部は、前記複数の電力増幅器のうち、隣接ビットに対応した２つの電力増幅器の出力を合成して出力する複数の単位合成器を有し、
前記単位合成器は、前記２つの電力増幅器からの信号を入力する第１の３ｄＢ結合器と、
前記第１の３ｄＢ結合器の２つ出力信号の位相差を、前記第２の制御信号に基づいて、同相になるよう制御する２つの可変移相器と、を有し、
前記２つの可変移相器の出力信号は、下位ビット側の信号を−９０°移相した後、第２の３ｄＢ結合器に入力され、
前記第２の３ｄＢ結合器の出力端子は、次の下位ビットに対応する単位合成器の入力へ接続され、
アイソレーションポートにはダミー抵抗が接続され、
前記電力増幅装置は、
前記複数の電力増幅器に入力する前記キャリア信号の位相を変化させる移相器と、
前記キャリア信号の開閉の切り替えを行うスイッチと、
前記デルタシグマ変調器の出力に応じて、前記第２の３ｄＢ結合器の２つの入力の位相差が９０°となるよう位相を制御する第２の制御信号を生成する第１の制御器と、
を有し、
前記第１の制御信号に基づいて、前記スイッチを通過した前記キャリア信号が入力される前記複数の電力増幅器の出力電力を合成する、
ことを特徴とする請求項３に記載の電力増幅装置。
【請求項７】
前記電力増幅装置は更に、
前記複数の電力増幅器に入力する前記キャリア信号の位相を変化させる移相器と、
前記キャリア信号の開閉の切り替えを行うスイッチを有し、
前記デルタシグマ変調器の出力は、３値の離散的な値であり、
前記合成部は、
２つの電力増幅器からの出力信号を入力する３ｄＢ結合器と、
前記３ｄＢ結合器のアイソレーション端子に接続されたスイッチと、
前記スイッチに接続されたダミー抵抗と、
前記デルタシグマ変調器の出力に応じて、前記出力レベルが最大のとき導通し、それ以外のときには開放するよう前記スイッチを制御する第３の制御信号を生成する第２の制御器と、
を有する、
ことを特徴とする請求項３に記載の電力増幅装置。
【請求項８】
前記複数の電力増幅器の電源電圧が前記電力増幅器の出力電圧の重み付けに対応していることを特徴とする請求項６または７に記載の電力増幅装置。
【請求項９】
入力信号の振幅信号に多値デルタシグマ変調をかけ、
キャリア信号を増幅する複数の電力増幅器に於いて、前記デルタシグマ変調の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御し、
前記制御に基づいて前記複数の電力増幅器のうちの何れか少なくとも２つの出力電力を合成する、
ことを特徴とする電力増幅方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として無線通信の送信機に用いられる電力増幅装置に関する。
【背景技術】
【０００２】
携帯電話や無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）など、近年の無線通信に用いられているデジタル変調方式としては、ＱＰＳＫや多値ＱＡＭなどの変調フォーマットが採用されている。ＱＰＳＫはＱｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇの、ＱＡＭはＱｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎの略語である。
このような変調フォーマットでは、一般にシンボル間の遷移時に信号の軌跡が振幅変調を伴う。従ってマイクロ波帯等のキャリア信号に重畳された変調信号では、時間とともに信号の振幅（包絡線）が変化する。このとき、変調信号のピーク電力と平均電力の比は、ＰＡＰＲ（Ｐｅａｋ−ｔｏ−Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）と呼ばれている。
ＰＡＰＲが大きい信号を増幅する場合は、高い線形性を確保する為に、ピーク電力に対しても波形が歪まないように電源から十分に大きな電力を増幅器に供給する必要がある。
言い換えると、増幅器を電源電圧で制限される飽和電力よりも十分低い電力領域で余裕（バックオフ）をもたせて動作させる必要がある。
一般に、Ａ級やＢ級動作させた線形増幅器では、その飽和出力電力付近で電力効率が最大になるので、バックオフが大きい領域で動作させると平均的な電力効率は低くなる。
次世代携帯電話や無線ＬＡＮ、デジタルテレビ放送に採用されているマルチキャリアを用いた直交周波数分割多重方式（ＯＦＤＭ）では、ＰＡＰＲは大きくなる傾向にあり、増幅器の平均効率はさらに低下する。なおＯＦＤＭはＯｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇの略語である。
したがって、増幅器の特性としては、バックオフの大きい電力領域でも高い電力効率を有していることが望ましい。
バックオフの大きい電力領域で、広いダイナミックレンジに渡って高効率に信号を増幅する方式として、デジタル振幅変調方式の電力増幅装置が、例えば特許文献１に開示されている。図１０は特許文献１に記載の電力増幅装置の構成を示す図である。図１０に示すように、振幅信号１０５０は、デジタイザ１００５（Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａ）変換器）によって、ｎビットのデジタル信号１０６１、１０６２、・・・、１０６ｎに変換される。変換されたデジタル信号は、ｎ個のＤ級スイッチングアンプ１０１１、１０１２、・・・、１０１ｎに入力される。Ｄ級スイッチングアンプは、デジタル信号に基づいて、ＲＦソース１０１０からのキャリア信号１０５２を増幅する。デジタイザ１００５の出力であるデジタル信号の論理が、Ｈｉｇｈの場合は、Ｄ級スイッチングアンプで増幅した信号を電力合成器１００２に出力し、Ｌｏｗの場合は、出力は接地される。
電力合成器１００２は、直列に接続されたトランス１０２１、１０２２、・・・、１０２ｎからなり、Ｄ級スイッチングアンプ１０１１、１０１２、・・・、１０１ｎの出力電圧を加算する。電圧加算された信号は、負荷に供給される。
図３にＤ級スイッチングアンプの一例であるフルブリッジ型のＤ級スイッチングアンプの構成図を示す。縦積みに接続された２つのＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）１ａ、１ｂとＦＥＴ１ｃ、１ｄが並列に接続され、一方の端子が接地、他方の端子が共通の電源ＶＤＤに接続されている。
図３に示すようにキャリア信号５２（Ｓ１）とその逆相信号（Ｓ２）を入力することにより、Ｓ１がＨｉｇｈ、Ｓ２がＬｏｗのときは、出力には電源電圧ＶＤＤが現れる。Ｓ１がＬｏｗ、Ｓ２がＨｉｇｈのときは、出力の極性は反転し、−ＶＤＤが現れる。この動作を繰り返し、入力したキャリア信号が、電圧振幅２×ＶＤＤの信号に増幅される。このとき、個々のＦＥＴは、スイッチング動作をしており、電流と電圧波形にオーバーラップが生じないので、ＦＥＴ内で電力損失が発生せず、非常に高い効率で増幅することができる。
図３に示すフルブリッジ型Ｄ級スイッチングアンプにおいて、ローサイドＦＥＴ１ｂ、１ｄの入力Ｓ１、Ｓ２をともにＨｉｇｈに、ハイサイドＦＥＴ１ａ、１ｃの入力Ｓ１、Ｓ２をともにＬｏｗにすると、出力には電圧が発生せず、出力は接地状態となる。これは、たとえば、図３のスイッチ１１１〜１１４を制御することによって実現できる。
図１０のデジタル振幅変調方式増幅器のアンプとして図３に示すフルブリッジ型Ｄ級スイッチングアンプを適用され、デジタル信号１０６１、１０６２、・・・、１０６ｎがＨｉｇｈのときはＳ１、Ｓ２にキャリア信号とその逆相信号がそれぞれ入力される。一方デジタル信号１０６１、１０６２、・・・、１０６ｎがＬｏｗのときは、スイッチ１１１〜１１４を制御することによって、出力は接地状態となる。その出力を、図１０のトランス１０２１〜１０２ｎで電圧加算することにより、振幅変調のかかったキャリア信号を高い効率で増幅し、負荷に出力することができる。
このような方式のデジタル振幅変調方式の増幅器は、中波ラジオ送信機で実用化され、８０％を超える高い効率が実現されている。
ところが図１０に示したデジタル変調方式増幅器をＶＨＦ（Ｖｅｒｙ  Ｈｉｇｈ  Ｆｒｅｑｕｅｎｃｙ）帯以上の高い周波数に適用しようとすると、２つの問題が生じる。
一つめの問題は、図３に示したＤ級スイッチングアンプを構成するＦＥＴの寄生容量Ｃｐに起因するものである。即ち、スイッチング周波数ｆが高くなると、大きさＣｐ・Ｖ２・ｆ（ＶはＦＥＴにかかる電圧振幅）の電力損失が生じる。つまり電力損失の大きさは周波数ｆに比例しているので、周波数ｆが高くなると電力損失が無視できなくなり、高い電力効率を維持できなくなる。
二つめの問題は、電力合成器として電圧加算するトランス１０２１、１０２２、・・・、１０２ｎに於ける損失である。この損失も高い周波数の領域では無視できなくなる。特に、携帯電話の基地局や放送局のように、扱う電力が大きい場合、トランスの性質上、高い周波数の領域で低損失のトランスを実現することは困難である。
この問題を解決する方法が、例えば特許文献２に開示されている。図１１は特許文献２に開示されている構成の図である。
この方式では、図１１に示すように、変調信号発生器１１０８により発生されたアナログ変調信号は、Ａ／Ｄ変換器１１０５に供給されてデジタル変調信号に変換される。その後、オン／オフ制御器１１０６に供給されて４個のスイッチＳＷ１〜ＳＷ４をオン／オフする（スイッチングする）ための制御信号に変換される。
ここでは、スイッチがＳＷ１〜ＳＷ４の４個ある場合の例を示している。スイッチが４個あるのはＡ／Ｄ変換器１１０５の出力デジタル信号の量子化ビット数である４ビットに対応しているためである。
上記の制御信号は各ビット対応にスイッチＳＷ１〜ＳＷ４をスイッチングする。スイッチＳＷ１〜ＳＷ４は、キャリア発生器１１１０により発生されたキャリアをそれぞれ入力信号として受け、オンに制御されている期間に対応して、電力増幅器ＰＡ１〜ＰＡ４へ入力キャリアを供給する。
電力増幅器ＰＡ１〜ＰＡ４は、４ビットのデジタル信号の各ビット対応にそれぞれ重み付けられた出力レベルを有している。
例えば電力増幅器ＰＡ１は４ビットデジタル信号の最上位ビット（ＭＳＢ：Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）に対応する２３に比例した増幅度を有している。同様に、電力増幅器ＰＡ２、ＰＡ３及びＰＡ４はそれぞれ２２、２１及び２０に比例した増幅度を有している。
電力増幅器ＰＡ１〜ＰＡ４の各出力信号は、対応して設けられている電力合成器１１２１、１１２２、１１２３で電力合成される。電力合成器１１２１、１１２２、１１２３の構成は共通である。即ち、電力合成器１１２１、１１２２、１１２３は２つの３ｄＢ結合器、可変移相器、９０°移相器を含んでいる。３ｄＢ結合器の動作を説明する図を図８に示す。３ｄＢ結合器に等振幅（例えば、大きさ“１”とする）で、９０°位相がずれた信号が入力された場合に、出力端子に合成電力（大きさ“２”）が現れ、アイソレーション端子に接続されたダミー抵抗には電力が生じない（大きさ“０”）。すなわち電力損失なく、電力合成できる。
次に図１１中に示す電力合成器の動作を、電力合成器１１２１を例にとって説明する。
電力合成器１１２１には、任意のビット状態に応じて、一般には異なる振幅の信号が入力される。この場合、第１の３ｄＢ結合器Ｍ１から現れる２つの出力は、その電圧ベクトルの強度は等しいが、位相が異なる。この２つの信号の位相を、ｘ°とｙ°とすると、移相器ＰＨ１１、ＰＨ１２により＋｛（ｙ°−ｘ°）／２｝、−｛（ｙ°−ｘ°）／２｝だけ位相を回転することにより、等振幅で位相が−４５°に揃った電圧信号が得られる。
このうち片方の信号の位相を移相器ＳＨ１で９０°遅らせることにより、等振幅で位相が９０°ずれた２つの信号を得ることができる。これを、第２の３ｄＢ結合器Ｍ２に入力することにより、出力端子に合成電力が現れ、ダミー抵抗Ｒ１に電力が発生しない。すなわち、損失なく合成することができる。
同じ動作を電力合成器１１２２、１１２３で行い、各々を直列に接続することによって、任意のビット状態に応じた電力を損失なく合成することができる。
各電力合成器１１２１、１１２２、１１２３に入力される信号の位相を揃えるためにＳＷ１−ＳＷ４に入力するキャリア信号の位相は、位相器φ１、φ２、φ３、φ４によって、−２７０°、−１３５°、０°、０°に、あらかじめ移相される。その後、各キャリア信号は増幅器ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に入力される。
図１０の方式と比較して、本方式の利点は、図３のようなＤ級スイッチングアンプを用いる必要がなく、電流源として動作するＡ級、Ｂ級、Ｃ級などのアンプを用いることにより高周波動作が可能となることである。各電力増幅器に接続された電力合成器が各々絶縁されているため、増幅器がオン／オフ状態のとき、出力インピーダンスが０である（電圧源）必要がないからである。Ａ級、Ｂ級、Ｃ級などのアンプは先ほど説明した様な高周波領域での電力損失の問題がないので、これらのアンプを用いることにより高周波動作が可能となる。
また、伝送線路で構成される３ｄＢ結合器も、高周波動作が可能である。更に、本方式では、増幅装置全体の線形性は、各増幅器の線形性には依存せず、各増幅器は飽和動作のみすればよい。従って、飽和効率の高いＢ−Ｃ級アンプを用いることが可能となり、電流源として動作する増幅器を単独で用いた場合に比べ、高い効率を得ることができる。
また、その動作原理上、振幅の小さい領域では動作する電力増幅器の数が減少しており、個々の増幅器は飽和効率で動作しているので、結果的にバックオフによらず高い効率で増幅された出力変調信号が得られる。
図１０や図１１に示される特許文献１及び特許文献２の関連技術では、振幅方向の精度は、増幅器の数、すなわちＡＤ変換器のビット数で決まる。
ところが近年の携帯電話や無線ＬＡＮ、地デジ放送などの無線通信では、ＰＡＰＲの大きい信号を用いている。そのため、所望のＳＮ比を得るために大きいビット数が必要になっている。例えば、携帯電話の基地局では、ベースバンドからの信号は１２〜１４ビットのデジタル信号が用いられている。従って特許文献１及び２に挙げた関連技術に於いては同じＳＮ（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ）比を実現するために、同数（１２〜１４個）の電力増幅器を設ける必要がある。
これに対し、電力増幅器の数を削減した関連技術が非特許文献１及び２に記載されている。この技術では、入力変調信号の振幅成分を検出した信号（Ｅｎｖｅｌｏｐｅ  Ｄｅｔｅｃｔｏｒの出力）にΔΣ変調をかけて、その結果を入力変調信号の位相変調信号（Ｌｉｍｉｔｅｒ、ＴｉｍｅＤｅｌａｙの出力）と掛け合わせる。その出力信号をスイッチングアンプ（１ｂｉｔ増幅器）に入力し、その出力をフィルタに通して、ＲＦ出力する、というものである。この構成では、電力増幅器ではスイッチング動作を行うＤ級スイッチングアンプは１つである。
【先行技術文献】
【特許文献】
【０００３】
［特許文献］【０００４】
【特許文献１】米国特許第４５８０１１１号
【特許文献２】特開平１０−０８４２２４号公報
【非特許文献】
【０００５】
【非特許文献１】Ｗａｎｇ，２００３  ＩＥＥＥ  ＭＴＴ−Ｓ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｍｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ  Ｄｉｇｅｓｔ，Ｐａｇｅｓ：１３２７−１３３０  ｖｏｌ．２
【非特許文献２】Ｗａｎｇ、２００４  ＩＥＥＥ  ６０ｔｈ  Ｖｅｈｉｃｕｌａｒ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ，Ｐａｇｅｓ：２０９２−２０９５  Ｖｏｌ．３
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述したように図１０や図１１に示される特許文献１及び特許文献２の関連技術では、振幅方向の精度は、増幅器の数、すなわちＡＤ変換器のビット数で決まる為、同じＳＮ比を実現するために、同数（１２〜１４個）の電力増幅器を設ける必要がある。
即ち特許文献１及び２に挙げた関連技術に於いては以下の様な問題がある。
第１の問題点は、電力合成器の損失により、増幅装置全体の効率が低下することである。
その理由は、図１０のトランスや、図１１の３ｄＢ結合器などの電力合成器の損失が、ゼロではないことに依る。特に、周波数が高くなると損失が無視できなくなる。さらに、各合成器が直列に接続されるので、電力合成器１段あたりの損失が加算され、全体として更に大きな損失になる。特に、図１１に示した関連技術では、電力合成器１段当たり、３ｄＢ結合器が２個用いられている。さらに可変移相器は、伝送線路をスイッチで切り替え、電気長を変えることによって実現される。そのため、スイッチなどの損失が大きく、電力合成器が多段になるとその損失が無視できなくなる。
第２の問題点は、振幅変調精度が劣化することである。
図１１に挙げた関連する技術では、ビットの状態に応じて、合成器内部の可変移相器の移相量を変える必要があるが、上述のように必要なビット数が増えると、位相制御が複雑になる。そのため、位相制御量のずれが生じやすく、位相制御量のずれは振幅変調精度の劣化につながる。
その一方、非特許文献１及び非特許文献２に記載された関連技術では電力増幅器の数は１つであるが、次の様な問題がある。
即ち、この関連技術の構成では、振幅方向の精度は、デルタシグマ変調器のオーバーサンプル比で決まる。近年の携帯電話や無線ＬＡＮ、地デジ放送などの高速無線通信において、所望のＳＮ比を得るために高いオーバーサンプル比が必要になる。オーバーサンプル比とは、通常のサンプル周波数（信号の周波数成分の２倍）の何倍でサンプリング（オーバーサンプリング）するかを表す比である。例えば、携帯電話の基地局では、ベースバンドからの信号は１２−１４ビットのデジタル信号が用いられている。同じＳＮ比を１ビットで実現するためには、デルタシグマ変調器では、数１００倍のオーバーサンプルが必要になる。したがって、携帯基地局や無線ＬＡＮなど、約２０ＭＨｚ帯域の信号に対しては、数ＧＨｚ以上のサンプリングクロックが必要になってしまう。しかし、関連技術に示される非常に高速なデルタシグマ変調器を実現するのは極めて困難であり、実現できたとしても動作周波数が非常に高いのでその消費電力が非常に大きなものになってしまう、という問題がある。
また関連技術においては、出力段のスイッチングアンプも高速でスイッチングされる。スイッチングアンプでは、上述したように素子の寄生容量Ｃｐ、振幅Ｖ、スイッチング周波数をｆｓｗとすると、Ｃｐ・Ｖ２・ｆｓｗの損失が発生する。つまりスイッチング周波数ｆｓｗが大きくなるので、損失が増大しスイッチングアンプの電力効率が劣化する、という問題もある。
（発明の目的）
本発明の目的は、上記の問題を解決し、入力信号に対してバックオフの大きい領域でも高い電力効率を有し、かつ高速の通信でも消費電力の増大を抑えることのできる電力増幅装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の電力増幅装置は、入力信号の振幅信号に多値デルタシグマ変調をかけるデルタシグマ変調器と、
キャリア信号を増幅する複数の電力増幅器と、
前記デルタシグマ変調器の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御する第１の制御信号を生成するエンコーダと、
前記第１の制御信号に基づいて前記複数の電力増幅器のうちの何れか少なくとも２つの出力電力を合成する合成器と、
を有する。
本発明の電力増幅方法は、入力信号の振幅信号に多値デルタシグマ変調をかけ、キャリア信号を増幅する複数の電力増幅器に於いて、前記デルタシグマ変調の出力に応じて、前記複数の電力増幅器の出力のオンとオフを制御し、前記制御に基づいて前記複数の電力増幅器のうちの何れか少なくとも２つの出力電力を合成する。
【発明の効果】
【０００８】
本発明によれば、上記の問題を解決し、信号に対してバックオフの大きい領域でも高い電力効率を有し、かつ高速の通信でも消費電力の増大を抑えることのできる電力増幅装置を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態の構成を示すブロック図である。
【図２】本発明の第１の実施形態のより具体的な構成を示すブロック図である。
【図３】本発明の第１の実施形態におけるＤ級スイッチングモードアンプの具体的な構成を示す図である。
【図４】本発明の第１の実施形態における多値デルタシグマ変調器の構成を示すブロック図である。
【図５】本発明の第２の実施形態の構成を示すブロック図である。
【図６】本発明の第２の実施形態のより具体的な構成を示すブロック図である。
【図７】本発明の第３の実施形態の構成を示すブロック図である。
【図８】本発明の実施形態の３ｄＢ結合器の動作を説明する図である。
【図９Ａ】本発明の実施形態の電力合成器の動作を説明する図である。
【図９Ｂ】本発明の実施形態の電力合成器の動作を説明する図である。
【図１０】関連する技術であるデジタル変調方式の増幅器の構成を示すブロック図である。
【図１１】別の関連する技術であるデジタル変調方式の増幅器の構成を示すブロック図である。
【図１２】本発明の第４の実施形態の構成を示すブロック図である。
【発明を実施するための形態】
【００１０】
本発明は下記各実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲で種々の変更を施すことが可能である。
（第１の実施形態）
（構成）
第１の実施形態の電力増幅装置の構成について説明する。
図１は本発明の第１の実施形態の構成を示すブロック図である。
デジタルベースバンド発生部７は、送信しようとする信号の複素信号（Ｉ，Ｑ）を出力する。極座標変換器８は、複素信号（Ｉ，Ｑ）を極座標信号（ｒ、θ）に変換して、出力する。デルタシグマ変調器５は、振幅信号ｒ５０を多値デルタシグマ変調し、離散的な複数の出力レベルを有するパルス信号５１を出力する。エンコーダ６は、パルス信号５１の離散的な出力レベルをｎビットのデジタル信号である制御信号６０に変換し、出力する。制御信号６０のうち、最上位ビットであるＭＳＢは制御信号６１、次のビットは制御信号６２、更に次のビットは制御信号６３、最下位ビットであるＬＳＢ（Ｌｅａｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）は制御信号６ｎとして、順に電力増幅器１１、１２、・・・、１ｎに入力される。
局部発振器１０は、ローカル信号を生成する。乗算器９は、位相信号θとローカル信号を乗算し、位相信号が重畳したキャリア信号５２を出力する。
電力増幅器１１、１２、・・・、１ｎは、制御信号６１、６２、・・・、６ｎに基づいてオン／オフ動作し、オンの期間だけ、位相信号が重畳したキャリア信号５２を増幅して、出力する。合成器２は、増幅器１１、１２、・・・、１ｎの出力を合成して出力する。フィルタ２０は、合成器２で合成した信号を入力し、キャリア周波数近傍の信号のみを通過させ、出力する。
図３は電力増幅器１１に用いられているＤ級スイッチングモードアンプの具体的な構成を示す図である。ＦＥＴ１ａ、１ｂ、１ｃ、１ｄは、ゲートに入力された制御信号Ｓ１、Ｓ２に基づいて、スイッチ動作する。制御信号Ｓ１は、キャリア信号５２、制御信号Ｓ２は、キャリア信号５２の逆相と同期した信号である。スイッチ１１１、１１２、１１３、１１４は、制御信号６１に基づいて制御されている。スイッチ１１１、１１２、１１３、１１４は、制御信号６１が“１”（論理Ｈｉｇｈ）のときはオン、制御信号６１が“０”（論理Ｌｏｗ）のときはオフとなる。これによってＦＥＴ１ｂとＦＥＴ１ｄの入力をＨｉｇｈに、ＦＥＴ１ａとＦＥＴ１ｃの入力をＬｏｗとなり、電力増幅器１１の出力は接地される。
図４は多値デルタシグマ変調器の構成を示すブロック図である。
振幅信号５０は、減算器５００にて、ＤＡＣ５０４の出力を減算される。減算された結果は、積分器５０１に入力される。積分器５０１の出力は、多値量子化器５０２に入力される。多値量子化器５０２の出力は、多値に応じた離散的な複数の出力レベルを有するパルス信号５１になるとともに、遅延素子５０３を介して、ＤＡＣ５０４に入力される。
（動作）
次に図１の電力増幅装置の増幅動作を、図１のより具体的な構成である図２を用いて説明する。
図２は第１の実施形態のより具体的な構成を示すブロック図である。ここでは、簡単のために、４ビットの場合（ｎ＝４）を用いて示している。しかし任意のビット数に対しても基本動作は同じである。
図において、振幅信号ｒ５０がデルタシグマ変調器５に入力されると、デルタシグマ変調器は、２４＝１６段階の離散的な出力レベル（例えば、出力レベルの強度を０、１、・・・、１５とする）を有するパルス信号５１に変換される。
エンコーダ６は、１６値の離散的な出力レベルを４ビットの“１”と“０”からなるバイナリ表現されたデジタル信号である制御信号６０に変換する。制御信号６０のＭＳＢは制御信号６１として、電力増幅器１１に入力される。ＬＳＢは制御信号６４として電力増幅器１４に入力される。電力増幅器１１、１２、１３、１４は、制御信号６０の各ビットの大きさ（２３、２２、２１、２０）に対応した出力レベルをそれぞれ有している。制御信号６１、６２、６３、６４の“１”と“０”の状態に基づいて、電力増幅器１１、１２、１３、１４の出力信号のオンとオフが制御される。
各ビットの大きさに対応した出力レベルの信号を出力するために、電力増幅器１１は電源電圧ＶＤＤ／２０で、電力増幅器１２は電源電圧ＶＤＤ／２で、電力増幅器１３は電源電圧ＶＤＤ／２２で、電力増幅器１４は電源電圧ＶＤＤ／２３で、それぞれ動作している。
例えば、パルス信号５１の出力レベルが“１５”の場合は、制御信号６０として、（１，１，１，１）が出力される。このときは、電力増幅器１１、１２、１３、１４は、すべて動作し、キャリア信号５２を増幅して、合成器２に出力する。
パルス信号５１の出力レベルが“１０”の場合は、制御信号６０として、（１，０，１，０）が出力される。このときは、電力増幅器１１、１３のみ、キャリア信号５２を増幅して、合成器２に出力し、電力増幅器１２と１４の出力は接地される。接地は、例えば、図３に示したように、トランジスタ１ａ〜１ｄの入力に設けられたスイッチ１１１〜１１４をエンコーダ６からの制御信号６０で制御し、ローサイドＦＥＴ１ｂ、１ｄの入力を“Ｈｉｇｈ”、ハイサイドＦＥＴ１ａ、１ｃの入力を“Ｌｏｗ”とすることで実現される。制御信号６０が、他のビット状態にある場合も、同様の動作を行う。
電力合成器２は、トランス２１、２２、２３、２４を含み、各トランスの１次側は、電力増幅器１１、１２、１３、１４の出力に、２次側は、各々直列に接続されている。直列に接続されたトランスの一端は接地され、他端はフィルタ２０に接続される。
電力合成器２は、各電力増幅器の出力電圧を加算する作用をもつ。このとき、オフ状態にある電力増幅器は、接地されているので電圧を発生せず、トランス２次側の出力端には、オン状態の電力増幅器の出力電圧が加算された信号が発生する。加算された信号は、フィルタ２０を介して、出力信号Ｐｏｕｔとなる。
上記実施形態では、電力増幅器１１、１２、１３、１４は、スイッチとして動作している。従って構成するトランジスタ１ａ、１ｂ、１ｃ、１ｄに電流・電圧積による電力損失が発生せず、高い電力効率を実現することができる。結果として、飽和電力よりも出力電力が小さいバックオフ領域でも高い電力効率が得られる。
図１０に示した関連技術の電力増幅装置では、振幅信号の強度は、オンする電力増幅器の数のみで表現していた。これに対し、本実施形態では、振幅信号に複数の離散的な出力レベルを有する多値デルタシグマ変調をかけている。デルタシグマ変調器は、入力信号にオーバーサンプリングをかけることにより、所望信号の近傍の量子化ノイズレベルを下げる効果を有する。更に、デルタシグマ変調器は、所望信号から離れた帯域に量子化ノイズを分布させるノイズシェーピング効果を有する。この結果、関連技術と同等のＳＮ比を、関連技術よりも少ない電力増幅器の数（＝ビット数）で実現することができる。その理由は以下の通りである。即ち、関連技術であるデルタシグマ変調器を用いない電力増幅装置では、パルスの高さ（＝動作する電力増幅器の数）のみで振幅信号を表現していた。それに対して、上記実施形態では、パルスの高さに加えパルスの幅（＝電力増幅器が動作する時間）をも用いて振幅信号を表現している。つまり、パルスの幅の大小によって情報を乗せた分については、パルスの高さによって表現すべき情報量（＝ビット数）を少なくできる。ビット数は即ち電力増幅器の数であるのでビット数を削減した分の電力増幅器の数を削減できることになる。
例えば、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）で必要とされるＳＮ比＝７０ｄＢを得るためには、少なくとも１２ビット程度が必要になる。従って図１０や図１１に示す関連技術では、増幅器が１２個必要になる。その分、合成器の数が増えて装置が大型化するなどの問題が生じる。
これに対して、本実施の形態では、１次デルタシグマ変調器で、５ＭＨｚ帯域のＷＣＤＭＡ信号を３２倍オーバーサンプルした場合、４ビットで同等のＳＮ比を実現できる。２次デルタシグマ変調器を用いた場合は、さらにビット数を減らすことが可能である。
電力増幅器の数が減った結果、個々の電力増幅器の電力を合成する際、合成器による電力損失も低減することができ、高いＳＮ比と電力効率の両立が可能となる。
デルタシグマ変調器によるノイズシェーピング効果によって、高周波側に分布した量子化ノイズは、必要に応じてフィルタ２０で除去した後、所望信号のみ出力することができる。システムによっては、フィルタを通さずに、そのまま出力してもよい。
なお、図１や図２に示した極座標変換器８、デルタシグマ変調器５、エンコーダ６などの機能は、個別ブロックとして構成しても良いし、デジタルベースバンド発生部７の一部として、一体化して構成しても良い。この場合は、振幅信号５０や、多値デルタシグマ変調器の出力信号であるパルス信号５１もデジタル信号として表現される。
また、本実施形態では、デルタシグマ変調器の次数は、１次を想定しているが、システムに応じて２以上の次数を任意に選ぶことができる。
また、本実施の形態では、電力増幅器１１、１２、・・・、１ｎの出力レベルは、２ｎ−１、２ｎ−２、・・・、２０と重み付けしている。しかしシステムに応じて、エンコーダ６でのコーディングの方法と各増幅器の重みは、自由に設計することができる。
さらに、本実施の形態では、電力増幅器の出力レベル（電圧）の重み付けを、電源電圧を変化させることにより実現している。しかし、トランス２１、２２、・・・、２ｎの巻き数を変化させることにより実現しても良い。
本実施形態の効果は、バックオフ領域においても高い効率を有し、高い線形性を有する電力増幅装置を提供できることである。
その理由は、本実施形態の電力増幅装置では、入力信号の大きさに応じた増幅度をもつ、複数の増幅器からなり、出力レベルに応じて、オンする増幅器の数を変化させる。バックオフの大きさに応じて、必要最小限の増幅器しか動作せず、かつ、個々の増幅器は電流と電圧の積による電力損失が発生しないスイッチングモードで動作するか、もしくは、Ｂ級増幅器などを電力効率が最大となる飽和付近で動作することができる。従って高い効率が維持される。また、本実施形態の電力増幅装置では、振幅信号に多値デルタシグマ変調をかけるので、高い線形性を、少ない増幅器の数（＝ビット数）で実現することができる。従って、個々の増幅器の電力を合成する際、電力合成器による電力損失も低減することができ、高い線形性と効率の両立が可能となる。
また、本実施形態の別の効果は、振幅信号をデジタル変調する関連技術の電力増幅装置に比べ、小型・低コストな電力増幅装置を提供できることである。
その理由は、本実施形態の電力増幅装置は、振幅成分に多値デルタシグマ変調をかけることにより、関連技術と同じ振幅精度を、関連技術よりも少ないビット数で実現できるからである。そのため、高コストで、容積の大きい電力増幅器や、電力合成器などの数を減らすことができ、電力増幅装置の著しい低コスト化や小型化が可能となる。
また、本実施形態では、多値デルタシグマ変調を有すること、つまりデルタシグマ変調器の多値化によりデルタシグマ変調器のオーバーサンプル比に対する高い要求が緩和され、装置の実現がより容易になる、という効果がある。
また、多値デルタシグマ変調を有することによりオーバーサンプル比を下げることができる。即ちオーバーサンプリング周波数を下げることができる。従って電力増幅器であるスイッチングアンプの平均的なスイッチング周波数も下がるので、スイッチングアンプの電力効率の低下を抑えることができるという効果がある。
（第２の実施形態）
（構成）
次に第２の実施形態の受信装置の構成について説明する。
図５は本発明の第２の実施形態の構成を示すブロック図である。
デジタルベースバンド発生部７は、送信しようとする信号の複素信号（Ｉ，Ｑ）を出力する。極座標変換器８は、複素信号（Ｉ，Ｑ）を極座標信号（ｒ、θ）に変換して、出力する。デルタシグマ変調器５は、振幅信号ｒ５０を多値デルタシグマ変調し、離散的な複数の出力レベルを有するパルス信号５１を出力する。エンコーダ６は、パルス信号５１の複数の出力レベルをｎビットのデジタル信号である制御信号６０に変換し、出力する。制御信号６０のうち、最上位ビットであるＭＳＢは制御信号６１、次のビットは制御信号６２、更に次のビットは制御信号６３、最下位ビットであるＬＳＢは制御信号６ｎとして、順にスイッチ３１、３２、・・・、３ｎに入力される。
制御器Ａ４は、エンコーダ６の出力に応じた制御信号を合成器２に出力する。
局部発振器１０は、ローカル信号を生成する。乗算器９は、位相信号θとローカル信号を乗算し、位相信号が重畳したキャリア信号５２を出力する。キャリア信号５２は、制御信号６０のビット数ｎと同じ数に分岐され、移相器４１、４２、・・・、４ｎで、それぞれφ１、φ２、・・・、φｎだけ、位相を回転した後、スイッチ３１、３２、・・・、３ｎに入力される。スイッチ３１、３２、・・・、３ｎは、エンコーダ６からの制御信号６１、６２、・・・、６ｎに基づいて、キャリア信号５２のスイッチングを行い、電力増幅器１１、１２、・・・、１ｎにそれぞれ入力する。電力増幅器１１、１２、・・・、１ｎは、スイッチ３１、３２、・・・、３ｎを通過したキャリア信号５２を増幅して、出力する。
合成器２は、増幅器１１、１２、・・・、１ｎの出力を、制御器Ａ４からの信号に基づいて、合成器内部の位相を制御することによって、電力損失なく合成して出力する。
フィルタ２０は、合成器２で合成した信号を入力し、キャリア周波数近傍の信号のみを通過させ、出力する。
（動作）
次に図５の電力増幅装置の増幅動作を、図５のより具体的な構成である図６を用いて示す。
図６は本発明の第２の実施形態の、より具体的な構成を示すブロック図である。ここでは、簡単のために、４ビットの場合（ｎ＝４）を用いて示すが、任意のビット数に対しても基本動作は同じである。
図において、振幅信号ｒ５０がデルタシグマ変調器５に入力されると、デルタシグマ変調器は、２４＝１６段階の離散的な出力レベル（例えば、出力レベルの強度を０，１，・・・，１５とする）を有するパルス信号５１に変換する。エンコーダ６は、１６値の離散的な出力レベルを４ビットの“１”と“０”からなるバイナリ表現されたデジタル信号である制御信号６０に変換する。制御信号６０のＭＳＢは制御信号６１として電力増幅器１１に、ＬＳＢは制御信号６４として電力増幅器１４に入力される。
位相信号が重畳されたキャリア信号５２は、移相器４１、４２、４３、４４で、０°、０°、−１３５°、−２７０°と、それぞれ位相がシフトされた後、スイッチ３１、３２、３３、３４に入力される。スイッチ３１、３２、３３、３４は、それぞれ制御信号６１、６２、・・・、６ｎに基づいて、オンとオフ動作し、オンの期間だけ、キャリア信号５２を通過させ、対応する電力増幅器１１、１２、１３、１４に入力する。
電力増幅器１１、１２、１３、１４は、バイナリ表現された制御信号６０の各ビットの大きさ（２３、２２、２１、２０）に対応した出力レベルをそれぞれ有する。電力増幅器１１、１２、１３、１４は、スイッチ３１、３２、３３、３４を通過したキャリア信号を増幅して、合成器２に出力する。電力増幅器１１、１２、１３、１４は、例えばＢ級増幅器で構成され、各ビットの大きさに対応した出力レベルの信号を出力する。そのために、電力増幅器１１を構成するトランジスタのサイズを２３、電力増幅器１２を構成するトランジスタのサイズを２２、電力増幅器１３を構成するトランジスタのサイズを２１、電力増幅器１４を構成するトランジスタのサイズを２０、に比率にするように設計する。即ち、ＦＥＴであればゲート幅をトランジスタのサイズとして８：４：２：１にする。また、バイポーラトランジスタであれば、エミッタの面積をトランジスタのサイズとして８：４：２：１にする。
例えば、パルス信号５１の出力レベルが“１５”の場合は、制御信号６０は、（１，１，１，１）を出力する。このときは、スイッチ３１、３２、３３、３４はすべてオンとなり、電力増幅器１１、１２、１３、１４は、キャリア信号５２を増幅して、合成器２に出力する。
例えば、パルス信号５１の出力レベルが“１０”の場合は、制御信号６０は、（１，０，１，０）を出力する。このときは、スイッチ３１と３３のみオンとなり、電力増幅器１１、１３のみ、キャリア信号５２を増幅して、合成器２に出力し、電力増幅器１２と１４の出力は開放状態になる。
制御信号６０が、他のビット状態にある場合も、同様の動作を行う。電力合成器２は、４ビットの信号を合成する３つの基本構成２１、２２、２３の直列接続を含んでいる。
第１の電力合成器２１は、第１の３ｄＢ結合器２１１と、そのそれぞれの出力経路に設けられた可変移相器２１３、２１４と、可変移相器２１４の出力に設けられた９０°移相器２１５と、可変移相器２１３と、を有する。更に第１の電力合成器２１は、９０°移相器２１５との出力を入力とする第２の３ｄＢ結合器２１２と、ダミー抵抗２１６と、を有する。第２の電力合成器２２、第３の電力合成器２３も第１の電力合成器２１と同様の構成である。
以下に、図６に示す電力合成器の動作を図８を参照して詳細に説明する。
図８は第２の実施形態における３ｄＢ結合器の動作を説明する図である。
３ｄＢ結合器は、図８に示すように、等振幅で、９０°位相がずれた信号が入力された場合は、出力端子にのみ合成電力が現れ、かつアイソレーション端子に接続されたダミー抵抗には電力が生じない。すなわち電力損失なく、電力合成できる。しかしながら、図６に示す各電力合成器２１、２２、２３には、制御信号６０のビット状態に応じて、一般には異なる振幅の信号が３ｄＢ結合器に入力される。
増幅器１１と１２の出力電圧のベクトル信号（電圧振幅∠位相）（Ｅ１／√２）∠０°、（Ｅ２／√２）∠０°は、第１の電力合成器２１の第１の３ｄＢ結合器２１１に入力される。第１の３ｄＢ結合器２１１の出力端子には、以下の信号が、それぞれ現れる。
2013042754.tif 000003
２つの信号の位相ｘ°とｙ°は、移相器２１３、２１４により、＋｛（ｙ°−ｘ°）／２｝、−｛（ｙ°−ｘ°）／２｝だけそれぞれ移相される。これにより、等振幅Ａ＝（Ｅ１２＋Ｅ２２）／２）０．５で、位相が（ｘ°＋ｙ°）／２＝−４５°に揃った信号が得られる。
ｘ°（＝−ｔａｎ−１（Ｅ２／Ｅ１））とｙ°（＝−ｔａｎ−１（Ｅ１／Ｅ２））の値は、電圧振幅Ｅ１、Ｅ２の値から、制御器Ａ４であらかじめ計算され、可変移相器２１３、２１４の移相量を制御する。移相器２１５は可変移相器２１４（下位ビット側）の出力信号の位相を９０°遅らせる。
可変移相器２１３と移相器２１５の出力は、等振幅Ａで、位相が９０°ずれた信号になる。これを、第２の３ｄＢ結合器２１２入力することにより、出力端子には、２つの電圧ベクトルが等振幅で同相となり、下記の合成電力が現れる。
2013042754.tif 000004
アイソレーション端子のダミー抵抗２１６には、以下に示すように、２つの電圧ベクトルが等振幅で逆相となり、電力が発生しない。
2013042754.tif 000005
（式１）〜（式３）は、Ｅ１とＥ２の大きさによらず成立する。従って電力合成器２１は、任意のビット状態に応じた電力を、損失なく合成することができる。
（式２）に示された電力増幅器１１と１２の合成電力は、第２の電力合成器２２の第１の３ｄＢ結合器２２１に入力される。第２の電力合成器２２の第１の３ｄＢ結合器２２１の他方の入力端子には、電力増幅器１３の出力が入力される。このとき、上位ビットからの信号の位相−１３５°（式２）に合わせるために、移相器４３は、あらかじめキャリア信号５２の位相を−１３５°シフトさせる。それによって電力増幅器１３を経由し３ｄＢ結合器に入力される信号の位相をそろえておく。
その結果、第２の電力合成器２２でも、（式１）〜（式３）に示したのと同じ動作原理により、入力された２つの信号を、その大きさによらず、損失なく合成することができる。
すなわち、第２の電力合成器２２の出力には、電力増幅器１１、１２、１３の合成電力が現れ、その位相はさらに−１３５°遅れるため、合計で−２７０°遅れる。
電力増幅器１１，１２，１３の合成電力は、第３の電力合成器２３の第１の３ｄＢ結合器２３１に入力される。第３の電力合成器２３の第１の３ｄＢ結合器の他方の入力端子には、電力増幅器１４の出力が入力される。このとき、上位ビットからの信号の位相−２７０°に合わせるために、移相器４４は、あらかじめキャリア信号５２の位相を−２７０°シフトさせる。それによって電力増幅器１４を経由し３ｄＢ結合器２３１に入力される信号の位相をそろえておく。
その結果、第３の電力合成器２３でも、（式１）〜（式３）に示したのと同じ原理により、入力された２つの信号を、その大きさによらず、損失なく合成することができる。すなわち、第３の電力合成器２３の出力には、電力増幅器１１、１２、１３、１４の合成電力が現れる。合成された信号は、必要に応じてフィルタを介して、出力信号５４（Ｐｏｕｔ）となる。
このように、本実施形態の電力増幅装置では、入力信号の大きさに応じた増幅度を有する複数の増幅器から構成され、出力レベルに応じて、オンする増幅器の数を変化させる。バックオフの大きさに応じて、必要最小限の増幅器しか動作せず、かつ、Ｂ級増幅器などを、電力効率が最大となる飽和付近で動作することになる。従って本実施形態の電力増幅装置では、常に、高い効率が維持される。
本実施形態では、ポート間のアイソレーションがとれた３ｄＢ結合器を基本とする電力合成器が用いられる。そのため電力増幅器は、第１の実施の形態のようにＤ級スイッチングモード増幅器である必要がない。従ってＢ級やＣ級のように、より高周波での実現が容易な増幅器を用いることができるという利点がある。つまり図５に示す電力増幅装置を構成する電力増幅器は、Ａ級、Ｂ級、Ｃ級、Ｄ級、Ｅ級、Ｆ級など、いずれでもよい。
また、図１１に示した関連技術の電力増幅装置では、振幅信号の強度は、オンする電力増幅器の数のみで表現されていた。それに対し、上記実施形態では、多値デルタシグマ変調器によって振幅信号に複数の離散的な出力レベルを有する多値デルタシグマ変調をかけている。デルタシグマ変調器は、入力信号にオーバーサンプリングをかけることにより、所望信号の近傍の量子化ノイズレベルを下げる効果を有する。更に、デルタシグマ変調器は、所望信号から離れた帯域に量子化ノイズを分布させるノイズシェーピング効果を有する。この結果、関連技術と同等のＳＮ比を、関連する技術よりも少ない増幅器の数（＝ビット数）で実現することができる。その理由は以下の通りである。即ち、関連技術であるデルタシグマ変調器を用いない電力増幅装置では、パルスの高さ（＝動作する電力増幅器の数）のみで振幅信号が表現されていた。それに対して、上記実施形態では、パルスの高さに加えパルスの幅（＝電力増幅器が動作する時間）をも用いて振幅信号を表現している。その為、その分の動作する電力増幅器の数が削減される。
電力合成器を構成する３ｄＢ結合器や移相器には、有限の損失が存在する。電力合成部では、これらが直列に接続されているので損失が加算される。しかし本実施形態によると必要な電力増幅器の数を減らすことができるので、電力合成器による電力損失も低減することができる。
すなわち、本実施形態により、高いＳＮ比と電力効率の両立が可能となる。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができ装置の実現がより容易になる、という効果がある。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができるのでスイッチングアンプの平均的なスイッチング周波数も下がる。従ってスイッチングアンプの電力効率の低下を抑えることができるという効果がある。
尚、図５や図６に示した極座標変換器８、デルタシグマ変調器５、エンコーダ６などの機能は、個別ブロックとして構成しても良い。またこれらの機能をデジタルベースバンド発生部７の一部として、一体化して構成しても良い。この場合は、振幅信号５０や、多値デルタシグマ変調器の出力信号であるパルス信号５１もデジタル信号として表現される。
また、本実施形態では、デルタシグマ変調器の次数は、１次を想定しているが、システムに応じて２以上の次数を任意に選ぶことができる。
また、本実施形態では、電力増幅器１１、１２、・・・、１ｎの出力レベルは、２ｎ−１、２ｎ−２、・・・、２０と重み付けしたが、システムに応じて、エンコーダ６でのコーディングの方法と各増幅器の重みは、自由に設計することができる。
（第３の実施形態）
（構成）
次に第３の実施形態の受信装置の構成について説明する。
図７は本発明の第３の実施形態の構成を示すブロック図である。
第２の実施形態では電力増幅器が４個のものを示したが、本第３の実施形態では電力増幅器が２個に削減されている。
デジタルベースバンド発生部７は、送信しようとする信号の複素信号（Ｉ，Ｑ）を出力する。極座標変換器８は、複素信号（Ｉ，Ｑ）を極座標信号（ｒ、θ）に変換して、出力する。デルタシグマ変調器５は、振幅信号ｒ５０を多値デルタシグマ変調し、離散的な３値の出力レベルを有するパルス信号５１を出力する。エンコーダ６は、パルス信号５１の３値の出力レベルを２ビットのデジタル信号である制御信号６０に変換し、出力する。制御信号６０のＭＳＢは制御信号６１、ＬＳＢは制御信号６２として、スイッチ３１、３２に入力される。
制御器Ｂ７０４は、エンコーダ６の出力に応じた制御信号を合成器２に出力する。
局部発振器１０は、ローカル信号を生成する。乗算器９は、位相信号θとローカル信号を乗算し、位相信号が重畳したキャリア信号５２を出力する。キャリア信号５２は、２つに分岐され、移相器４１、４２で、それぞれ０°、−９０°だけ、位相を回転した後、スイッチ３１、３２に入力される。スイッチ３１、３２は、エンコーダからの制御信号６１、６２に基づいて、キャリア信号５２のスイッチングを行い、電力増幅器１１、１２にそれぞれ入力する。電力増幅器１１、１２は、スイッチ３１、３２を通過したキャリア信号５２を増幅して、出力する。
合成器２は、増幅器１１、１２の出力を、制御器Ｂ７０４からの制御信号に基づいて、合成器内部のスイッチ２１７を制御することによって、電力損失なく合成して出力する。
フィルタ２０は、合成器２で合成した信号を入力し、キャリア周波数近傍の信号のみを通過させ、出力する。また図７に示すデルタシグマ変調器５の詳細は、図４に示すものと同じである。
（動作）
次に図７の電力増幅装置の増幅動作を示す。
図において、振幅信号ｒ５０がデルタシグマ変調器５に入力される。デルタシグマ変調器は、振幅信号ｒ５０を３段階の離散的な出力レベルを有するパルス信号５１に変換する。３段階の離散的な出力レベルとは、例えば、出力レベルの強度を０，１，２の３種類とすることである。エンコーダ６は、３値の離散的な出力レベルを２ビットのデジタル信号である制御信号６０に変換する。
位相信号が重畳されたキャリア信号５２は、移相器４１、４２によって、０°−９０°にそれぞれ位相をシフトされた後、スイッチ３１、３２に入力される。位相シフトが０°は位相のシフトは無いことを意味する。スイッチ３１、３２は、制御信号６０に基づいて、オンまたはオフの動作をする。スイッチ３１、３２は、オンの期間だけキャリア信号５２を通過させ、対応する電力増幅器１１、１２にキャリア信号５２を入力する。
電力増幅器１１、１２は、同じ出力レベルを有し、スイッチ３１、３２を通過したキャリア信号を増幅して、合成器２に出力する。電力増幅器１１、１２は、例えば同じ大きさのＢ級増幅器で構成される。
パルス信号５１の出力レベルが“２”のとき、制御信号６０は（１，１）を出力する。このときは、スイッチ３１、３２はともにオンとなり、電力増幅器１１、１２は、キャリア信号５２を増幅して、合成器２に出力する。
パルス信号５２の出力レベルが“１”のとき、制御信号６０は（０，１）を出力する。このときは、スイッチ３２のみオンとなり、電力増幅器１２のみ、キャリア信号５２を増幅して、合成器２に出力し、電力増幅器１１の出力は開放状態になる。
パルス信号５２の出力レベルが“０”のとき、制御信号６０は（０，０）を出力する。このときは、スイッチ３１、３２はともにオフとなり、電力増幅器１１、１２の出力は開放状態となり、信号を出力しない。
本構成では、出力レベルは３値であり、スイッチ３１、３２が両方オフ、片方オン、両方オンの３通りで出力レベルは表現できる。従って制御信号６０が（１，０）の場合は必要無いのでこの値はとらない。
制御器Ｂ７０４は、パルス信号５１の出力レベルが“２”、すなわち制御信号６０が（１，１）のときは、“Ｈｉｇｈ”、それ以外では“Ｌｏｗ”の制御信号を出力する。
合成器２は、３ｄＢ結合器２１１とスイッチ２１７、ダミー抵抗２１６を含んでいる。制御信号が“Ｈｉｇｈ”のとき、スイッチ２１７はオンになり、合成器２は、図９Ａに示すように通常の３ｄＢ結合器として動作する。増幅器１１、１２から、等振幅で位相が９０°ずれた信号が入力される。従ってダミー抵抗２１６には電力は現れず、２つの増幅器の出力電力を合成した電力が出力される。すなわち、電力損失なく、電力合成できる。
パルス信号５１の出力レベルが“１”の場合は、制御信号は“Ｌｏｗ”を出力する。図９Ｂに示すように、制御信号が“Ｌｏｗ”のときは、スイッチ２１７はオフになり、電力増幅器１２の出力信号がそのまま出力される。
このように、本実施形態の電力増幅装置では、等しい出力電力をもつ、２つの増幅器からなり、出力レベルに応じて、オンする増幅器の数を変化させる。出力レベルが小さいときは、片方の増幅器しか動作しないので、Ｂ級増幅器を単独で用いた場合に比べ、高い効率を維持できる。
本実施形態では、ポート間がアイソレーションのとれた３ｄＢ結合器を基本とする電力合成器を用いている。従って電力増幅器は、第１の実施の形態のようにＤ級スイッチングモード増幅器である必要はない。従ってＢ級やＣ級のように、より実現が容易な増幅器の構成を用いることができるという利点がある。即ち図７に示す電力増幅装置を構成する電力増幅器は、Ａ級、Ｂ級、Ｃ級、Ｄ級、Ｅ級、Ｆ級など、いずれでもよい。
また、図１１に示した関連技術では、振幅信号の強度は、オンする電力増幅器の数のみで表現していたのに対して、本実施形態では、振幅信号に３値の離散的な出力レベルを有する多値デルタシグマ変調をかける。
デルタシグマ変調器は、入力信号にオーバーサンプリングをかけることにより、所望信号の近傍の量子化ノイズレベルを下げる効果を有する。更にデルタシグマ変調器は、所望信号から離れた帯域に量子化ノイズを分布させるノイズシェーピング効果を有する。
この結果、関連技術と同等のＳＮ比を、関連技術よりも少ない増幅器の数（＝ビット数）で実現することができる。その理由は以下の通りである。即ち、関連技術であるデルタシグマ変調器を用いない電力増幅装置では、パルスの高さ（＝動作する電力増幅器の数）のみで振幅信号を表現していた。それに対して、上記実施形態では、パルスの高さに加えパルスの幅（＝電力増幅器が動作する時間）をも用いて振幅信号を表現しているためである。
すなわち、本実施形態により、高いＳＮ比と電力効率の両立が可能となる。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができ、装置の実現がより容易になる、という効果がある。
また、本実施形態では、多値デルタシグマ変調を有することによってオーバーサンプル周波数を低下させることができるので、スイッチングアンプの平均的なスイッチング周波数も下がる。従ってスイッチングアンプの電力効率の低下を抑えることができるという効果がある。
尚、図５や図６に示した極座標変換器８、デルタシグマ変調器５、エンコーダ６などの機能は、個別ブロックとして構成しても良い。またはこれらの構成をデジタルベースバンド発生部７の一部として、一体化して構成しても良い。この場合は、振幅信号５０や、多値デルタシグマ変調器の出力信号であるパルス信号５１もデジタル信号として表現される。
また、本実施形態では、デルタシグマ変調器の次数は、１次を想定したが、システムに応じて任意の次数を選ぶことができる。
（第４の実施形態）
次に、本発明を実施するための第４の実施形態について説明する。
図１２に第４の実施形態の電力増幅装置の構成を示す。
第３の実施形態の電力増幅装置１２００は、入力信号の振幅信号に多値デルタシグマ変調をかけるデルタシグマ変調器１２０１と、キャリア信号を増幅する複数の電力増幅器１２０２−１〜１２０２−ｎを有する。
更に電力増幅装置１２００は、デルタシグマ変調器の出力に応じて、複数の電力増幅器の出力のオンとオフを制御する第１の制御信号を生成するエンコーダ１２０３を有する。
更に電力増幅装置１２００は、第１の制御信号に基づいて前記複数の電力増幅器のうちの何れか少なくとも２つの出力電力を合成する合成器１２０４を有する。
本実施形態においては、以下に記載するような効果を奏する。
即ち本実施形態では、入力信号に対してバックオフの大きい領域でも高い電力効率を有し、かつ高速の通信でも消費電力の増大を抑えることのできる電力増幅装置を提供することができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１１年９月２３日に出願された日本出願特願２０１１−２０８２５９を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００１１】
本発明は、主として無線通信の送信機に用いられる電力増幅装置に関するものであり、産業上の利用可能性を有する。
【符号の説明】
【００１２】
１１、１２    電力増幅器
１ａ、１ｂ、１ｃ、１ｄ    ＦＥＴ
１１１、１１２、１１３、１１４    スイッチ
２    電力合成器
２１    トランス
３１    スイッチ
４１    移相器
４    制御器Ａ
７０４    制御器Ｂ
５    デルタシグマ変調器
６    エンコーダ
７    デジタルベースバンド発生部
８    極座標変換器
９    乗算器
１０    局部発振器
２０    フィルタ
５０    振幅信号
５１    パルス信号
５２  キャリア信号
５４    出力信号
６０    制御信号
６１、６２、６ｎ    制御信号
２１１、２２１、２３１、２１２    ３ｄＢ結合器
【図１】
2013042754.tif 000006
【図２】
2013042754.tif 000007
【図３】
2013042754.tif 000008
【図４】
2013042754.tif 000009
【図５】
2013042754.tif 000010
【図６】
2013042754.tif 000011
【図７】
2013042754.tif 000012
【図８】
2013042754.tif 000013
【図９Ａ】
2013042754.tif 000014
【図９Ｂ】
2013042754.tif 000015
【図１０】
2013042754.tif 000016
【図１１】
2013042754.tif 000017
【図１２】
2013042754.tif 000018
【国際調査報告】
2013042754.tif 000019
2013042754.tif 000020
2013042754.tif 000021
2013042754.tif 000022