(57)【要約】ＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置とを備えている。また、発光部と薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、発光部の一方の電極が層間絶縁膜のコンタクトホールを介して薄膜トランジスタアレイ装置と電気的に接続されている。薄膜トランジスタアレイ装置は、銅または銅合金からなる配線部材を有し、配線部材は、銅または銅合金からなる下層パターン（４１）と、この下層パターン（４１）の上面及び端面を覆うように形成されかつ下層パターン（４１）と異種の金属材料からなる上層パターン（４２）とを備えている。
2013111225.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極間に発光層を配置した発光部と、前記発光部の発光を制御する薄膜トランジスタアレイ装置とを備え、前記発光部と前記薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して前記薄膜トランジスタアレイ装置と電気的に接続されているＥＬ表示装置であって、前記薄膜トランジスタアレイ装置は、銅または銅合金からなる配線部材を有し、前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成されかつ前記下層パターンと異種の金属材料からなる上層パターンとを備えたＥＬ表示装置。
【請求項２】
前記上層パターンは、モリブデンまたはモリブデン合金により形成した請求項１に記載のＥＬ表示装置。
【請求項３】
発光部との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して電気的に接続される電流供給用の電極を有する薄膜トランジスタアレイ装置であって、銅または銅合金からなる配線部材を有し、前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成されかつ前記下層パターンと異種の金属材料からなる上層パターンとを備えた薄膜トランジスタアレイ装置。
【請求項４】
前記上層パターンは、モリブデンまたはモリブデン合金により形成した請求項３に記載の薄膜トランジスタアレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、多結晶シリコンや微結晶シリコンなどを活性層とする薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置に関するものである。
【背景技術】
【０００２】
薄膜トランジスタは、有機ＥＬディスプレイや液晶ディスプレイなどの表示装置の駆動基板に用いられ、現在、高性能化に向けた開発が盛んに行われている。特に、ディスプレイの大型化や高精細化に伴い、薄膜トランジスタの高い電流駆動能力が要求される中、活性層に結晶化した半導体薄膜（多結晶シリコン・微結晶シリコン）を用いたものが注目されている。【０００３】
半導体薄膜の結晶化プロセスとしては、既に確立されている１０００℃以上の処理温度を採用した高温プロセス技術に代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。低温プロセスでは、耐熱性に優れた石英などの高価な基板を用いる必要がなく、製造コストの低減化を図ることができる。【０００４】
低温プロセスの一環として、レーザビームを用いて加熱するレーザアニールが注目されている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなどの非単結晶性の半導体薄膜に、レーザビームを照射して局部的に加熱溶融した後、その冷却過程において半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなるため、薄膜トランジスタを高性能化できる。【０００５】
このような薄膜トランジスタの構造としては、ゲート電極が半導体層より下に配置されたボトムゲート型の構造が主流であり、特許文献１、２に示すような構造のものが知られている。【０００６】
特許文献１には、トランジスタに接続された配線（電極）を基板上に形成し、この配線（電極）を覆う状態でスピンコート法によって感光性ポリイミドからなる平坦化絶縁膜（層間絶縁膜）を形成する。次いで、この平坦化絶縁膜（層間絶縁膜）に、リソグラフィー法によって接続孔（コンタクトホール）を形成する。その後、この接続孔（コンタクトホール）を介して配線（電極）に接続される有機ＥＬ素子を、平坦化絶縁膜（層間絶縁膜）上に形成されている。【０００７】
また、特許文献２では、第２金属層（電極）上に積層された絶縁保護膜及び絶縁保護膜上に積層された絶縁平坦化膜（層間絶縁膜）は、第２金属層（電極）とアノード電極（下部電極）とを電気的に接続する接続コンタクトを上下方向に通す穴状のコンタクトホールを備え、コンタクトホールは、絶縁保護膜の内周面と絶縁平坦化膜（層間絶縁膜）の内周面とが段差なくつながって形成された下に凸の錐形状となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２８４８６号公報
【特許文献２】特開２００９−２２９９４１号公報
【発明の概要】
【０００９】
本開示のＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、発光部の発光を制御する薄膜トランジスタアレイ装置とを備えている。発光部と薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して薄膜トランジスタアレイ装置と電気的に接続されている。薄膜トランジスタアレイ装置は、銅または銅合金からなる配線部材を有し、配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成されかつ下層パターンと異種の金属材料からなる上層パターンとを備えている。
【００１０】
この構成により、配線部分の低抵抗性及び信頼性を確保することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は一実施の形態による有機ＥＬ表示装置の斜視図である。
【図２】図２は同表示装置のピクセルバンクの例を示す斜視図である。
【図３】図３は画素回路の回路構成を示す電気回路図である。
【図４】図４は画素の構成を示す正面図である。
【図５】図５は図４の５−５線で切断した断面図である。
【図６】図６は図４の６−６線で切断した断面図である。
【図７】図７は一実施の形態におけるゲート配線の一例を示す断面図である。
【図８】図８は一実施の形態における効果を説明するための断面図である。
【発明を実施するための形態】
【００１２】
以下、一実施の形態による薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置について、図１〜図８の図面を用いて説明する。
【００１３】
図１はＥＬ表示装置の全体構成を示す斜視図、図２はＥＬ表示装置のピクセルバンクの例を示す斜視図、図３は画素回路の回路構成を示す図である。
【００１４】
図１〜図３に示すように、ＥＬ表示装置は、下層より、複数個の薄膜トランジスタを配置した薄膜トランジスタアレイ装置１と、下部電極である陽極２と、有機材料からなる発光層であるＥＬ層３及び透明な上部電極である陰極４からなる発光部との積層構造により構成され、発光部は薄膜トランジスタアレイ装置により発光制御される。
【００１５】
また、発光部は、一対の電極である陽極２と陰極４との間にＥＬ層３を配置した構成であり、陽極２とＥＬ層３の間には正孔輸送層が積層形成され、ＥＬ層３と透明な陰極４の間には電子輸送層が積層形成されている。薄膜トランジスタアレイ装置１には、複数の画素５がマトリックス状に配置されている。
【００１６】
各画素５は、それぞれに設けられた画素回路６によって駆動される。また、薄膜トランジスタアレイ装置１は、行状に配置される複数のゲート配線７と、ゲート配線７と交差するように列状に配置される複数の信号配線としてのソース配線８と、ソース配線８に平行に延びる複数の電源配線９（図１では省略）とを備える。
【００１７】
ゲート配線７は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のゲート電極１０ｇを行毎に接続する。ソース配線８は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のソース電極１０ｓを列毎に接続する。電源配線９は、画素回路６のそれぞれに含まれる駆動素子として動作する薄膜トランジスタ１１のドレイン電極１１ｄを列毎に接続する。
【００１８】
図２に示すように、ＥＬ表示装置の各画素５は、３色（赤色、緑色、青色）のサブ画素５Ｒ、５Ｇ、５Ｂによって構成され、これらのサブ画素５Ｒ、５Ｇ、５Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている（以下、サブ画素列と表記する）。各サブ画素５Ｒ、５Ｇ、５Ｂは、バンク５ａによって互いに分離されている。バンク５ａは、ゲート配線７に平行に延びる突条と、ソース配線８に平行に延びる突条とが互いに交差するように形成されている。そして、この突条で囲まれる部分（すなわち、バンク５ａの開口部）にサブ画素５Ｒ、５Ｇ、５Ｂが形成されている。
【００１９】
陽極２は、薄膜トランジスタアレイ装置１上の層間絶縁膜上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。同様に、ＥＬ層３は、陽極２上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。透明な陰極４は、複数のＥＬ層３及びバンク５ａ上で、かつ全てのサブ画素５Ｒ、５Ｇ、５Ｂを覆うように、連続的に形成されている。
【００２０】
さらに、薄膜トランジスタアレイ装置１には、各サブ画素５Ｒ、５Ｇ、５Ｂ毎に画素回路６が形成されている。そして、各サブ画素５Ｒ、５Ｇ、５Ｂと、対応する画素回路６とは、後述するコンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素５Ｒ、５Ｇ、５Ｂは、ＥＬ層３の発光色が異なることを除いて同一の構成である。そこで、以降の説明では、サブ画素５Ｒ、５Ｇ、５Ｂを区別することなく、全て画素５と表記する。
【００２１】
図３に示すように、画素回路６は、スイッチ素子として動作する薄膜トランジスタ１０と、駆動素子として動作する薄膜トランジスタ１１と、対応する画素に表示するデータを記憶するキャパシタ１２とで構成される。
【００２２】
薄膜トランジスタ１０は、ゲート配線７に接続されるゲート電極１０ｇと、ソース配線８に接続されるソース電極１０ｓと、キャパシタ１２及び薄膜トランジスタ１１のゲート電極１１ｇに接続されるドレイン電極１０ｄと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１０は、接続されたゲート配線７及びソース配線８に電圧が印加されると、当該ソース配線８に印加された電圧値を表示データとしてキャパシタ１２に保存する。
【００２３】
薄膜トランジスタ１１は、薄膜トランジスタ１０のドレイン電極１０ｄに接続されるゲート電極１１ｇと、電源配線９及びキャパシタ１２に接続されるドレイン電極１１ｄと、陽極２に接続されるソース電極１１ｓと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１１は、キャパシタ１２が保持している電圧値に対応する電流を電源配線９からソース電極１１ｓを通じて陽極２に供給する。すなわち、上記構成のＥＬ表示装置は、ゲート配線７とソース配線８との交点に位置する画素５毎に表示制御を行うアクティブマトリックス方式を採用している。
【００２４】
次に、図４〜図６を参照して、薄膜トランジスタアレイ装置を構成する画素の構造を説明する。なお、図４は画素の構成を示す正面図である。図５は図４の５−５線で切断した断面図である。図６は図４の６−６線で切断した断面図である。
【００２５】
図４〜図６に示すように、画素５は、基板２１、導電層である第１の金属層２２、ゲート絶縁膜２３、半導体膜２４、２５、導電層である第２の金属層２６、パッシベーション膜２７、ＩＴＯなどで構成した導電酸化物膜２８、及び導電層である第３の金属層２９の積層構造体により構成される。
【００２６】
基板２１上に積層される第１の金属層２２には、薄膜トランジスタ１０のゲート電極１０ｇと、薄膜トランジスタ１１のゲート電極１１ｇとが形成される。また、基板２１及び第１の金属層２２上には、ゲート電極１０ｇ、１１ｇを覆うように、ゲート絶縁膜２３が形成されている。
【００２７】
半導体膜２４は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１０ｇと重なり合う領域内に配置される。同様に、半導体膜２５は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１１ｇと重なり合う領域内に配置される。
【００２８】
ゲート絶縁膜２３及び半導体膜２４、２５上に積層される第２の金属層２６には、ソース配線８と、電源配線９と、薄膜トランジスタ１０のソース電極１０ｓ及びドレイン電極１０ｄと、薄膜トランジスタ１１のドレイン電極１１ｄ及びソース電極１１ｓとが形成されている。ソース電極１０ｓ及びドレイン電極１０ｄは、互いに対向する位置で、かつそれぞれが半導体膜２４の一部に重なり合うように形成される。また、ソース電極１０ｓは、同層に形成されているソース配線８から延長されるように形成されている。同様に、ドレイン電極１１ｄ及びソース電極１１ｓは、互いに対向する位置で、かつそれぞれが半導体膜２５の一部に重なり合うように形成される。また、ドレイン電極１１ｄは、同層に形成されている電源配線９から延長されるように形成されている。
【００２９】
このように薄膜トランジスタ１０、１１は、ゲート電極１０ｇ、１１ｇがソース電極１０ｓ、１１ｓ及びドレイン電極１０ｄ、１１ｄより下層に形成されるボトムゲート型のトランジスタ構造である。
【００３０】
また、ゲート絶縁膜２３には、ドレイン電極１０ｄ及びゲート電極１１ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３０が形成されている。そして、ドレイン電極１０ｄは、コンタクトホール３０を介して、第１の金属層２２に形成されたゲート電極１１ｇと電気的に接続されている。
【００３１】
さらに、ゲート絶縁膜２３及び第２の金属層２６上には、ソース電極１０ｓ、１１ｓ、及びドレイン電極１０ｄ、１１ｄを覆うように、パッシベーション膜２７が形成されている。このパッシベーション膜２７は、層間絶縁膜３４と薄膜トランジスタ１０、１１との間に介在するように形成されている。
【００３２】
パッシベーション膜２７上には、導電酸化物膜２８が積層されている。さらに、導電酸化物膜２８上には、第３の金属層２９が積層されている。導電酸化物膜２８上に積層される第３の金属層２９には、ゲート配線７及び中継電極３１が形成される。導電酸化物膜２８は、ゲート配線７及び中継電極３１に重なり合う位置に選択的に形成されており、ゲート配線７に重なり合う部分と中継電極３１に重なり合う部分とは、電気的に非接続の状態となっている。
【００３３】
また、ゲート絶縁膜２３及びパッシベーション膜２７には、ゲート配線７及びゲート電極１０ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３２が形成されている。そして、ゲート配線７は、コンタクトホール３２を介して、第１の金属層２２に形成されたゲート電極１０ｇと電気的に接続されている。なお、ゲート配線７とゲート電極１０ｇとは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
【００３４】
同様に、パッシベーション膜２７には、薄膜トランジスタ１１のソース電極１１ｓ及び中継電極３１に重なり合う位置に、厚み方向に貫通するコンタクトホール３３が形成されている。そして、中継電極３１は、コンタクトホール３３を介して、第２の金属層２６に形成されたソース電極１１ｓと電気的に接続されている。なお、ソース電極１１ｓと中継電極３１とは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
【００３５】
さらに、パッシベーション膜２７及び第３の金属層２９上には、ゲート配線７及び中継電極３１を覆うように、層間絶縁膜３４が形成されている。前記層間絶縁膜３４は、積層構造であり、平坦化膜として機能させる層間絶縁膜３４ａと、パッシベーション膜として機能させる層間絶縁膜３４ｂとから構成される。層間絶縁膜３４ａは、有機膜やハイブリッド膜で形成し、陽極２に接する側（上層）に配置される。層間絶縁膜３４ｂは、無機膜で形成し、ゲート配線７及び中継電極３１に接する側（下層）に配置されている。
【００３６】
層間絶縁膜３４上には、隣接する画素５との境界部分にバンク５ａが形成されている。そして、バンク５ａの開口部には、画素５単位で形成される陽極２と、色（サブ画素列）単位またはサブ画素単位で形成されるＥＬ層３とが形成される。さらに、ＥＬ層３及びバンク５ａ上には、透明な陰極４が形成される。
【００３７】
さらに、図６に示すように、陽極２及び中継電極３１に重なり合う位置に、層間絶縁膜３４を厚み方向に貫通するコンタクトホール３５が形成されている。そして、陽極２は、コンタクトホール３５を介して、第３の金属層２９に形成された中継電極３１に電気的に接続される。中継電極３１は、コンタクトホール３３に充填される中央領域３１ａと、コンタクトホール３３の上部周縁に延在する平坦領域３１ｂとを有している。そして陽極２は、中継電極３１の平坦領域３１ｂにおいて電気的に接続されている。
【００３８】
ここで、本実施の形態において、ゲート配線７やソース配線８などの配線部材は、銅または銅合金からなる下層パターンと、これを覆うように形成されかつ下層パターンを構成する導電材料と異種の金属材料からなる上層パターンとの積層構造としたものである。
【００３９】
図７は一実施の形態におけるゲート配線の一例を示す断面図であり、配線の引き回し方向に対して直交する方向に切断した断面図である。図７に示すように、一実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。上層パターン４２としては、モリブデン、またはモリブデンと、タングステン、ネオジム及びニオブの中から選ばれた少なくとも１つの金属との合金（以下、モリブデン合金という）が用いられる。
【００４０】
近年、表示装置の大型化に伴い、配線抵抗を下げる目的として銅または銅合金により配線部材を形成することが行われている。この場合、銅または銅合金により配線部材を形成する場合、銅または銅合金が酸化しやすいことから、銅または銅合金により配線部材の上層に、モリブデンやモリブデン合金からなる層を形成した後、フォトエッチングにより所定の配線パターンに加工することが行われている。
【００４１】
ところが、このような方法で配線部材を形成した場合、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまい、経時変化に伴って下層の銅または銅合金が酸化したり、基板との密着性が悪くなるという課題が発生することが判明した。図８は、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまった様子を示す断面図である。図８において、４３は異常にエッチングされた上層パターンである。
【００４２】
そこで、本実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。さらに上層パターン４２は、下層パターン４１を構成する銅または銅合金とは異なる金属のモリブデンまたはモリブデン合金により構成したものである。
【００４３】
本実施の形態における製造工程は、まず基板２１上に、銅または銅合金による蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に所定のパターンのマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、銅または銅合金からなる下層パターン４１を形成する。その後、マスクを除去した後、下層パターン４１の上面及び端面を覆うようにモリブデンまたはモリブデン合金の蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に前記マスクより幅広で同じパターン形状のマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、下層パターン４１を覆う上層パターン４２を形成する。
【００４４】
以上の工程により、銅または銅合金からなる下層パターン４１と、この下層パターン４１を覆うように基板２１上に形成されるモリブデンまたはモリブデン合金からなる上層パターン４２との積層構造の配線部材が形成される。
【００４５】
このような本実施の形態の配線構造によれば、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなるのを防いだりすることができる。
【００４６】
ここで、上記説明においては、ゲート配線を例に説明したが、その他の配線部分にも本開示技術を適用することにより同様な効果が得られる。また、上記実施の形態においては、銅または銅合金からなる下層パターンとモリブデンまたはモリブデン合金からなる上層パターンとの２層構造の例を説明したが、上層パターンと下層パターンとの間に、上層パターンとは異なる金属材料であって、モリブデンまたはモリブデン合金、もしくはその他の金属からなる中間パターンを形成した構成であってもよい。
【００４７】
さらに、薄膜トランジスタアレイ装置において、画素５を構成する薄膜トランジスタが２個の場合を示しているが、画素５内の薄膜トランジスタのばらつきを補償するために、３個以上の複数個の薄膜トランジスタにより構成する場合でも同様の構成を採用することが可能である。また、上記実施の形態においては、有機ＥＬ素子を駆動するための画素構成を示したが、これに限るものではない。液晶、無機ＥＬ等、ＴＦＴを使って構成される薄膜トランジスタアレイ装置全てに適用可能である。
【００４８】
以上のように本実施の形態によれば、銅または銅合金からなる下層パターン４１と、これを覆うように形成されかつ下層パターン４１を構成する導電材料と異種の金属材料からなる上層パターン４２との積層構造としたものであり、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなったりするのを防ぐことができる。
【産業上の利用可能性】
【００４９】
以上のように本開示によれば、薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置において、配線部分の低抵抗性及び信頼性を確保する上で有用である。
【符号の説明】
【００５０】
１    薄膜トランジスタアレイ装置
２    陽極
３    ＥＬ層
４    陰極
５    画素
６    画素回路
７    ゲート配線
８    ソース配線
９    電源配線
１０，１１    薄膜トランジスタ
２１    基板
２２    第１の金属層
２３    ゲート絶縁膜
２４，２５    半導体膜
２６    第２の金属層
２７    パッシベーション膜
２８    導電酸化物膜
２９    第３の金属層
３０，３２，３３，３５    コンタクトホール
３１  中継電極
３４，３４ａ，３４ｂ    層間絶縁膜
４１    下層パターン
４２    上層パターン
【図１】
2013111225.tif 000003
【図２】
2013111225.tif 000004
【図３】
2013111225.tif 000005
【図４】
2013111225.tif 000006
【図５】
2013111225.tif 000007
【図６】
2013111225.tif 000008
【図７】
2013111225.tif 000009
【図８】
2013111225.tif 000010
【手続補正書】
【提出日】平成25年9月19日(2013.9.19)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、多結晶シリコンや微結晶シリコンなどを活性層とする薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置に関するものである。
【背景技術】
【０００２】
薄膜トランジスタは、有機ＥＬディスプレイや液晶ディスプレイなどの表示装置の駆動基板に用いられ、現在、高性能化に向けた開発が盛んに行われている。特に、ディスプレイの大型化や高精細化に伴い、薄膜トランジスタの高い電流駆動能力が要求される中、活性層に結晶化した半導体薄膜（多結晶シリコン・微結晶シリコン）を用いたものが注目されている。
【０００３】
半導体薄膜の結晶化プロセスとしては、既に確立されている１０００℃以上の処理温度を採用した高温プロセス技術に代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。低温プロセスでは、耐熱性に優れた石英などの高価な基板を用いる必要がなく、製造コストの低減化を図ることができる。
【０００４】
低温プロセスの一環として、レーザビームを用いて加熱するレーザアニールが注目されている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなどの非単結晶性の半導体薄膜に、レーザビームを照射して局部的に加熱溶融した後、その冷却過程において半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなるため、薄膜トランジスタを高性能化できる。
【０００５】
このような薄膜トランジスタの構造としては、ゲート電極が半導体層より下に配置されたボトムゲート型の構造が主流であり、特許文献１、２に示すような構造のものが知られている。
【０００６】
特許文献１には、トランジスタに接続された配線（電極）を基板上に形成し、この配線（電極）を覆う状態でスピンコート法によって感光性ポリイミドからなる平坦化絶縁膜（層間絶縁膜）を形成する。次いで、この平坦化絶縁膜（層間絶縁膜）に、リソグラフィー法によって接続孔（コンタクトホール）を形成する。その後、この接続孔（コンタクトホール）を介して配線（電極）に接続される有機ＥＬ素子を、平坦化絶縁膜（層間絶縁膜）上に形成されている。
【０００７】
また、特許文献２では、第２金属層（電極）上に積層された絶縁保護膜及び絶縁保護膜上に積層された絶縁平坦化膜（層間絶縁膜）は、第２金属層（電極）とアノード電極（下部電極）とを電気的に接続する接続コンタクトを上下方向に通す穴状のコンタクトホールを備え、コンタクトホールは、絶縁保護膜の内周面と絶縁平坦化膜（層間絶縁膜）の内周面とが段差なくつながって形成された下に凸の錐形状となっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００１−２８４８６号公報
【特許文献２】特開２００９−２２９９４１号公報
【発明の概要】
【０００９】
本開示のＥＬ表示装置は、一対の電極間に発光層を配置した発光部と、前記発光部の発光を制御する薄膜トランジスタアレイ装置とを備え、前記発光部と前記薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して前記薄膜トランジスタアレイ装置と電気的に接続されているＥＬ表示装置であって、前記薄膜トランジスタアレイ装置は配線部材を有し、前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成され、かつ前記下層パターンと異種の金属材料からなる上層パターンとを備えている。
【００１０】
この構成により、配線部分の低抵抗性及び信頼性を確保することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施の形態による有機ＥＬ表示装置の斜視図である。
【図２】同表示装置のピクセルバンクの例を示す斜視図である。
【図３】画素回路の回路構成を示す電気回路図である。
【図４】画素の構成を示す正面図である。
【図５】図４の５−５線で切断した断面図である。
【図６】図４の６−６線で切断した断面図である。
【図７】本発明の一実施の形態におけるゲート配線の一例を示す断面図である。
【図８】本発明の一実施の形態における効果を説明するための断面図である。
【発明を実施するための形態】
【００１２】
以下、一実施の形態による薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置について、図１〜図８の図面を用いて説明する。
【００１３】
図１はＥＬ表示装置の全体構成を示す斜視図、図２はＥＬ表示装置のピクセルバンクの例を示す斜視図、図３は画素回路の回路構成を示す図である。
【００１４】
図１〜図３に示すように、ＥＬ表示装置は、下層より、複数個の薄膜トランジスタを配置した薄膜トランジスタアレイ装置１と、下部電極である陽極２と、有機材料からなる発光層であるＥＬ層３及び透明な上部電極である陰極４からなる発光部との積層構造により構成され、発光部は薄膜トランジスタアレイ装置により発光制御される。
【００１５】
また、発光部は、一対の電極である陽極２と陰極４との間にＥＬ層３を配置した構成であり、陽極２とＥＬ層３の間には正孔輸送層が積層形成され、ＥＬ層３と透明な陰極４の間には電子輸送層が積層形成されている。薄膜トランジスタアレイ装置１には、複数の画素５がマトリックス状に配置されている。
【００１６】
各画素５は、それぞれに設けられた画素回路６によって駆動される。また、薄膜トランジスタアレイ装置１は、行状に配置される複数のゲート配線７と、ゲート配線７と交差するように列状に配置される複数の信号配線としてのソース配線８と、ソース配線８に平行に延びる複数の電源配線９（図１では省略）とを備える。
【００１７】
ゲート配線７は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のゲート電極１０ｇを行毎に接続する。ソース配線８は、画素回路６のそれぞれに含まれるスイッチング素子として動作する薄膜トランジスタ１０のソース電極１０ｓを列毎に接続する。電源配線９は、画素回路６のそれぞれに含まれる駆動素子として動作する薄膜トランジスタ１１のドレイン電極１１ｄを列毎に接続する。
【００１８】
図２に示すように、ＥＬ表示装置の各画素５は、３色（赤色、緑色、青色）のサブ画素５Ｒ、５Ｇ、５Ｂによって構成され、これらのサブ画素５Ｒ、５Ｇ、５Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている（以下、サブ画素列と表記する）。各サブ画素５Ｒ、５Ｇ、５Ｂは、バンク５ａによって互いに分離されている。バンク５ａは、ゲート配線７に平行に延びる突条と、ソース配線８に平行に延びる突条とが互いに交差するように形成されている。そして、この突条で囲まれる部分（すなわち、バンク５ａの開口部）にサブ画素５Ｒ、５Ｇ、５Ｂが形成されている。
【００１９】
陽極２は、薄膜トランジスタアレイ装置１上の層間絶縁膜上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。同様に、ＥＬ層３は、陽極２上でかつバンク５ａの開口部内に、サブ画素５Ｒ、５Ｇ、５Ｂ毎に形成されている。透明な陰極４は、複数のＥＬ層３及びバンク５ａ上で、かつ全てのサブ画素５Ｒ、５Ｇ、５Ｂを覆うように、連続的に形成されている。
【００２０】
さらに、薄膜トランジスタアレイ装置１には、各サブ画素５Ｒ、５Ｇ、５Ｂ毎に画素回路６が形成されている。そして、各サブ画素５Ｒ、５Ｇ、５Ｂと、対応する画素回路６とは、後述するコンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素５Ｒ、５Ｇ、５Ｂは、ＥＬ層３の発光色が異なることを除いて同一の構成である。そこで、以降の説明では、サブ画素５Ｒ、５Ｇ、５Ｂを区別することなく、全て画素５と表記する。
【００２１】
図３に示すように、画素回路６は、スイッチ素子として動作する薄膜トランジスタ１０と、駆動素子として動作する薄膜トランジスタ１１と、対応する画素に表示するデータを記憶するキャパシタ１２とで構成される。
【００２２】
薄膜トランジスタ１０は、ゲート配線７に接続されるゲート電極１０ｇと、ソース配線８に接続されるソース電極１０ｓと、キャパシタ１２及び薄膜トランジスタ１１のゲート電極１１ｇに接続されるドレイン電極１０ｄと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１０は、接続されたゲート配線７及びソース配線８に電圧が印加されると、当該ソース配線８に印加された電圧値を表示データとしてキャパシタ１２に保存する。
【００２３】
薄膜トランジスタ１１は、薄膜トランジスタ１０のドレイン電極１０ｄに接続されるゲート電極１１ｇと、電源配線９及びキャパシタ１２に接続されるドレイン電極１１ｄと、陽極２に接続されるソース電極１１ｓと、半導体膜（図示せず）とで構成される。この薄膜トランジスタ１１は、キャパシタ１２が保持している電圧値に対応する電流を電源配線９からソース電極１１ｓを通じて陽極２に供給する。すなわち、上記構成のＥＬ表示装置は、ゲート配線７とソース配線８との交点に位置する画素５毎に表示制御を行うアクティブマトリックス方式を採用している。
【００２４】
次に、図４〜図６を参照して、薄膜トランジスタアレイ装置を構成する画素の構造を説明する。なお、図４は画素の構成を示す正面図である。図５は図４の５−５線で切断した断面図である。図６は図４の６−６線で切断した断面図である。
【００２５】
図４〜図６に示すように、画素５は、基板２１、導電層である第１の金属層２２、ゲート絶縁膜２３、半導体膜２４、２５、導電層である第２の金属層２６、パッシベーション膜２７、ＩＴＯなどで構成した導電酸化物膜２８、及び導電層である第３の金属層２９の積層構造体により構成される。
【００２６】
基板２１上に積層される第１の金属層２２には、薄膜トランジスタ１０のゲート電極１０ｇと、薄膜トランジスタ１１のゲート電極１１ｇとが形成される。また、基板２１及び第１の金属層２２上には、ゲート電極１０ｇ、１１ｇを覆うように、ゲート絶縁膜２３が形成されている。
【００２７】
半導体膜２４は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１０ｇと重なり合う領域内に配置される。同様に、半導体膜２５は、ゲート絶縁膜２３上（ゲート絶縁膜２３と第２の金属層２６との間）で、かつゲート電極１１ｇと重なり合う領域内に配置される。
【００２８】
ゲート絶縁膜２３及び半導体膜２４、２５上に積層される第２の金属層２６には、ソース配線８と、電源配線９と、薄膜トランジスタ１０のソース電極１０ｓ及びドレイン電極１０ｄと、薄膜トランジスタ１１のドレイン電極１１ｄ及びソース電極１１ｓとが形成されている。ソース電極１０ｓ及びドレイン電極１０ｄは、互いに対向する位置で、かつそれぞれが半導体膜２４の一部に重なり合うように形成される。また、ソース電極１０ｓは、同層に形成されているソース配線８から延長されるように形成されている。同様に、ドレイン電極１１ｄ及びソース電極１１ｓは、互いに対向する位置で、かつそれぞれが半導体膜２５の一部に重なり合うように形成される。また、ドレイン電極１１ｄは、同層に形成されている電源配線９から延長されるように形成されている。
【００２９】
このように薄膜トランジスタ１０、１１は、ゲート電極１０ｇ、１１ｇがソース電極１０ｓ、１１ｓ及びドレイン電極１０ｄ、１１ｄより下層に形成されるボトムゲート型のトランジスタ構造である。
【００３０】
また、ゲート絶縁膜２３には、ドレイン電極１０ｄ及びゲート電極１１ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３０が形成されている。そして、ドレイン電極１０ｄは、コンタクトホール３０を介して、第１の金属層２２に形成されたゲート電極１１ｇと電気的に接続されている。
【００３１】
さらに、ゲート絶縁膜２３及び第２の金属層２６上には、ソース電極１０ｓ、１１ｓ、及びドレイン電極１０ｄ、１１ｄを覆うように、パッシベーション膜２７が形成されている。このパッシベーション膜２７は、層間絶縁膜３４と薄膜トランジスタ１０、１１との間に介在するように形成されている。
【００３２】
パッシベーション膜２７上には、導電酸化物膜２８が積層されている。さらに、導電酸化物膜２８上には、第３の金属層２９が積層されている。導電酸化物膜２８上に積層される第３の金属層２９には、ゲート配線７及び中継電極３１が形成される。導電酸化物膜２８は、ゲート配線７及び中継電極３１に重なり合う位置に選択的に形成されており、ゲート配線７に重なり合う部分と中継電極３１に重なり合う部分とは、電気的に非接続の状態となっている。
【００３３】
また、ゲート絶縁膜２３及びパッシベーション膜２７には、ゲート配線７及びゲート電極１０ｇに重なり合う位置に、厚み方向に貫通するコンタクトホール３２が形成されている。そして、ゲート配線７は、コンタクトホール３２を介して、第１の金属層２２に形成されたゲート電極１０ｇと電気的に接続されている。なお、ゲート配線７とゲート電極１０ｇとは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
【００３４】
同様に、パッシベーション膜２７には、薄膜トランジスタ１１のソース電極１１ｓ及び中継電極３１に重なり合う位置に、厚み方向に貫通するコンタクトホール３３が形成されている。そして、中継電極３１は、コンタクトホール３３を介して、第２の金属層２６に形成されたソース電極１１ｓと電気的に接続されている。なお、ソース電極１１ｓと中継電極３１とは、直接接触しておらず、両者の間には導電酸化物膜２８が介在している。
【００３５】
さらに、パッシベーション膜２７及び第３の金属層２９上には、ゲート配線７及び中継電極３１を覆うように、層間絶縁膜３４が形成されている。前記層間絶縁膜３４は、積層構造であり、平坦化膜として機能させる層間絶縁膜３４ａと、パッシベーション膜として機能させる層間絶縁膜３４ｂとから構成される。層間絶縁膜３４ａは、有機膜やハイブリッド膜で形成し、陽極２に接する側（上層）に配置される。層間絶縁膜３４ｂは、無機膜で形成し、ゲート配線７及び中継電極３１に接する側（下層）に配置されている。
【００３６】
層間絶縁膜３４上には、隣接する画素５との境界部分にバンク５ａが形成されている。そして、バンク５ａの開口部には、画素５単位で形成される陽極２と、色（サブ画素列）単位またはサブ画素単位で形成されるＥＬ層３とが形成される。さらに、ＥＬ層３及びバンク５ａ上には、透明な陰極４が形成される。
【００３７】
さらに、図６に示すように、陽極２及び中継電極３１に重なり合う位置に、層間絶縁膜３４を厚み方向に貫通するコンタクトホール３５が形成されている。そして、陽極２は、コンタクトホール３５を介して、第３の金属層２９に形成された中継電極３１に電気的に接続される。中継電極３１は、コンタクトホール３３に充填される中央領域３１ａと、コンタクトホール３３の上部周縁に延在する平坦領域３１ｂとを有している。そして陽極２は、中継電極３１の平坦領域３１ｂにおいて電気的に接続されている。
【００３８】
ここで、本実施の形態において、ゲート配線７やソース配線８などの配線部材は、銅または銅合金からなる下層パターンと、これを覆うように形成されかつ下層パターンを構成する導電材料と異種の金属材料からなる上層パターンとの積層構造としたものである。
【００３９】
図７は一実施の形態におけるゲート配線の一例を示す断面図であり、配線の引き回し方向に対して直交する方向に切断した断面図である。図７に示すように、一実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。上層パターン４２としては、モリブデン、またはモリブデンと、タングステン、ネオジム及びニオブの中から選ばれた少なくとも１つの金属との合金（以下、モリブデン合金という）が用いられる。
【００４０】
近年、表示装置の大型化に伴い、配線抵抗を下げる目的として銅または銅合金により配線部材を形成することが行われている。この場合、銅または銅合金により配線部材を形成する場合、銅または銅合金が酸化しやすいことから、銅または銅合金により配線部材の上層に、モリブデンやモリブデン合金からなる層を形成した後、フォトエッチングにより所定の配線パターンに加工することが行われている。
【００４１】
ところが、このような方法で配線部材を形成した場合、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまい、経時変化に伴って下層の銅または銅合金が酸化したり、基板との密着性が悪くなるという課題が発生することが判明した。図８は、モリブデンやモリブデン合金からなる上層が異常にエッチングされ、下層パターンより上層パターンの幅が細くなってしまった様子を示す断面図である。図８において、４３は異常にエッチングされた上層パターンである。
【００４２】
そこで、本実施の形態においては、ゲート配線７は、基板２１上に所定のパターンで形成した銅または銅合金からなる下層パターン４１と、この下層パターン４１の上面及び端面を覆うように基板２１上に形成した上層パターン４２とにより構成されている。さらに上層パターン４２は、下層パターン４１を構成する銅または銅合金とは異なる金属のモリブデンまたはモリブデン合金により構成したものである。
【００４３】
本実施の形態における製造工程は、まず基板２１上に、銅または銅合金による蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に所定のパターンのマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、銅または銅合金からなる下層パターン４１を形成する。その後、マスクを除去した後、下層パターン４１の上面及び端面を覆うようにモリブデンまたはモリブデン合金の蒸着膜を数十Åから数千Åの膜厚で形成し、その蒸着膜上に前記マスクより幅広で同じパターン形状のマスクを形成した後、エッチングを行ってマスクにより覆われた部分を残してその他の部分の蒸着膜を除去することにより、下層パターン４１を覆う上層パターン４２を形成する。
【００４４】
以上の工程により、銅または銅合金からなる下層パターン４１と、この下層パターン４１を覆うように基板２１上に形成されるモリブデンまたはモリブデン合金からなる上層パターン４２との積層構造の配線部材が形成される。
【００４５】
このような本実施の形態の配線構造によれば、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなるのを防いだりすることができる。
【００４６】
ここで、上記説明においては、ゲート配線を例に説明したが、その他の配線部分にも本開示技術を適用することにより同様な効果が得られる。また、上記実施の形態においては、銅または銅合金からなる下層パターンとモリブデンまたはモリブデン合金からなる上層パターンとの２層構造の例を説明したが、上層パターンと下層パターンとの間に、上層パターンとは異なる金属材料であって、モリブデンまたはモリブデン合金、もしくはその他の金属からなる中間パターンを形成した構成であってもよい。
【００４７】
さらに、薄膜トランジスタアレイ装置において、画素５を構成する薄膜トランジスタが２個の場合を示しているが、画素５内の薄膜トランジスタのばらつきを補償するために、３個以上の複数個の薄膜トランジスタにより構成する場合でも同様の構成を採用することが可能である。また、上記実施の形態においては、有機ＥＬ素子を駆動するための画素構成を示したが、これに限るものではない。液晶、無機ＥＬ等、ＴＦＴを使って構成される薄膜トランジスタアレイ装置全てに適用可能である。
【００４８】
以上のように本実施の形態によれば、銅または銅合金からなる下層パターン４１と、これを覆うように形成されかつ下層パターン４１を構成する導電材料と異種の金属材料からなる上層パターン４２との積層構造としたものであり、銅または銅合金からなる下層パターン４１と、この下層パターン４１上に形成される上層パターン４２が、エッチング加工時に同時に薬液に露出することがないため、異種金属間のエッチングレートの違いや異種金属間のガルバニック腐食などにより、上層パターン４２の幅が細く形成されることがなく、経時変化に伴って下層パターン４１の銅または銅合金が酸化したり、基板２１との密着性が悪くなったりするのを防ぐことができる。
【産業上の利用可能性】
【００４９】
以上のように本開示によれば、薄膜トランジスタアレイ装置及びそれを用いたＥＬ表示装置において、配線部分の低抵抗性及び信頼性を確保する上で有用である。
【符号の説明】
【００５０】
１  薄膜トランジスタアレイ装置
２  陽極
３  ＥＬ層
４  陰極
５  画素
６  画素回路
７  ゲート配線
８  ソース配線
９  電源配線
１０，１１  薄膜トランジスタ
２１  基板
２２  第１の金属層
２３  ゲート絶縁膜
２４，２５  半導体膜
２６  第２の金属層
２７  パッシベーション膜
２８  導電酸化物膜
２９  第３の金属層
３０，３２，３３，３５  コンタクトホール
３１  中継電極
３４，３４ａ，３４ｂ  層間絶縁膜
４１  下層パターン
４２  上層パターン
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
一対の電極間に発光層を配置した発光部と、前記発光部の発光を制御する薄膜トランジスタアレイ装置とを備え、前記発光部と前記薄膜トランジスタアレイ装置との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して前記薄膜トランジスタアレイ装置と電気的に接続されているＥＬ表示装置であって、
前記薄膜トランジスタアレイ装置は配線部材を有し、
前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成され、かつ前記下層パターンと異種の金属材料からなる上層パターンとを備えたＥＬ表示装置。
【請求項２】
前記上層パターンは、モリブデンまたはモリブデン合金により形成した請求項１に記載のＥＬ表示装置。
【請求項３】
発光部との間に層間絶縁膜を配置するとともに、前記発光部の一方の電極が前記層間絶縁膜のコンタクトホールを介して電気的に接続される電流供給用の電極及び配線部材を有する薄膜トランジスタアレイ装置であって、
前記配線部材は、銅または銅合金からなる下層パターンと、この下層パターンの上面及び端面を覆うように形成されかつ前記下層パターンと異種の金属材料からなる上層パターンとを備えた薄膜トランジスタアレイ装置。
【請求項４】
前記上層パターンは、モリブデンまたはモリブデン合金により形成した請求項３に記載の薄膜トランジスタアレイ装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2013111225.tif 000011
【図２】
2013111225.tif 000012
【図３】
2013111225.tif 000013
【図４】
2013111225.tif 000014
【図５】
2013111225.tif 000015
【図６】
2013111225.tif 000016
【図７】
2013111225.tif 000017
【図８】
2013111225.tif 000018
【国際調査報告】
2013111225.tif 000019
2013111225.tif 000020
2013111225.tif 000021
2013111225.tif 000022
2013111225.tif 000023