(57)【要約】本発明は、電流発光素子と電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部と、画像信号に補正を行って画像表示部に出力する画像信号補正回路（５０）とを有する画像表示装置である。画素回路のそれぞれは対応する駆動トランジスタの閾値電圧を補正する補正コンデンサを備え、画像信号補正回路（５０）は、駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリ（５４）と、画像信号と第１の閾値とを比較する第１比較回路（５２）と、画像信号に補正を行う演算回路（５６）とを備え、画像信号が第１の閾値以上の場合に画像信号に補正を行う。
2013054533.tif 000002
【特許請求の範囲】
【請求項１】
電流発光素子と前記電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部と、画像信号に補正を行って前記画像表示部に出力する画像信号補正回路とを有する画像表示装置であって、
前記画素回路のそれぞれは、対応する駆動トランジスタの閾値電圧を補正する補正コンデンサを備え、
前記画像信号補正回路は、前記駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、前記画像信号と所定の閾値とを比較する比較回路と、前記画像信号に前記補正を行う演算回路とを備え、前記画像信号が前記閾値以上の場合に前記画像信号に前記補正を行う
画像表示装置。
【請求項２】
前記画像信号補正回路は、前記駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、前記画像信号と第１の閾値とを比較する第１の比較回路と、前記画像信号の１フレーム毎の画素の点灯率を算出する点灯率算出回路と、前記点灯率と前記第１の閾値とは異なる第２の閾値とを比較する第２比較回路と、前記画像信号に前記補正を行う演算回路とを備え、前記画像信号が第１の閾値以上かつ前記点灯率が前記第２の閾値以上の場合に前記画像信号に前記補正を行う
請求項１に記載の画像表示装置。
【請求項３】
前記画素回路のそれぞれは、前記駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、前記第１コンデンサの他方の端子と前記駆動トランジスタのソースとの間に接続された第２コンデンサと、前記第１コンデンサと前記第２コンデンサとの節点に基準電圧を印加する第１スイッチと、前記駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、前記駆動トランジスタのドレインに初期化電圧を供給する第３スイッチと、前記駆動トランジスタのドレインに前記電流発光素子を発光させる電流を供給する第４スイッチとを備え、
前記第２コンデンサは前記補正コンデンサである
請求項１に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を用いた画像表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として開発が進められている。【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。近年は、画素回路毎に駆動トランジスタを備え有機ＥＬ素子を駆動するアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。【０００４】
駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度および閾値電圧のばらつきが大きいという弱点があるものの、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。【０００５】
また、薄膜トランジスタの弱点である閾値電圧のばらつきおよび経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。さらに特許文献２には、全画素の輝度―電圧特性のゲインとオフセットとを格納したメモリと、メモリのデータに基づき画像信号を補正する補正回路とを備え、画素間の輝度ばらつきに起因する輝度ムラを抑えた画像表示装置が開示されている。【０００６】
有機ＥＬ素子は電流発光素子であるため、暗い画面での消費電力が非常に少ない画像表示装置を構成することができる。特に、主に黒のバックグラウンドに文字等の表示を行う場合には、バッテリーで長時間使用することができ、携帯用、移動用、野外用の画像表示装置として有利である。【０００７】
しかしながら特許文献２に記載された補正回路を用いると輝度ムラは改善されるものの、補正回路を動作させるための消費電力が増加する。そして補正回路は表示画像に関係なく動作するために、暗い画面での消費電力が非常に少ないといった有機ＥＬ素子の特徴を充分に生かせないという課題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１６９１４５号公報
【特許文献２】特開２０１０−１３４１６９号公報
【発明の概要】
【０００９】
本発明は、電流発光素子と電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部と、画像信号に補正を行って画像表示部に出力する画像信号補正回路とを有する画像表示装置である。画素回路のそれぞれは対応する駆動トランジスタの閾値電圧を補正する補正コンデンサを備えている。画像信号補正回路は、駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、画像信号と所定の閾値とを比較する比較回路と、画像信号に補正を行う演算回路とを備えている。画像信号が閾値以上の場合に画像信号に補正を行う。
【００１０】
この構成により、消費電力、特に暗い画面での消費電力を抑えつつ輝度ムラのない高品質の画像が表示できる画像表示装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は実施の形態１における画像表示装置の構成図である。
【図２】図２は同画像表示装置の画像表示部の構成図である。
【図３】図３は同画像表示装置の画像表示部の画素回路の回路図である。
【図４】図４は同画像表示装置の画像表示部の動作を示すタイミングチャートである。
【図５】図５は同画像表示装置の画像表示部の画素回路の動作を示すタイミングチャートである。
【図６】図６は同画像表示装置の画像信号補正回路の回路ブロック図である。
【図７】図７は実施の形態２における画像表示装置の画像信号補正回路の回路ブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施の形態における画像表示装置について、図面を用いて説明する。ここでは画像表示装置として、駆動トランジスタを用いて電流発光素子の一つである有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明する。ただし、発明は有機ＥＬ表示装置に限定されるものではない。本発明は、電流量によって輝度を制御する電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列したアクティブマトリックス型の画像表示装置全般に適用可能である。
【００１３】
（実施の形態１）
図１は、実施の形態１における画像表示装置１００の構成図である。画像表示装置１００は、入力した画像信号を補正する画像信号補正回路５０と、補正された画像信号を表示する画像表示部１０とを備える。
【００１４】
電流発光素子である有機ＥＬ素子をアクティブマトリックス方式で駆動する画像表示装置１００の輝度ばらつきは、主に各画素の駆動トランジスタの閾値電圧のばらつき、および各画素の駆動トランジスタの電流のばらつきに起因する。本実施の形態においては、画像信号補正回路５０を用いて各画素の駆動トランジスタの電流のばらつきを補正し、画像表示部１０で駆動トランジスタの閾値電圧のばらつきを補正する構成である。
【００１５】
このように、本実施の形態における画像表示装置１００は、電流発光素子と電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部１０と、画像信号に補正を行って画像表示部１０に出力する画像信号補正回路５０とを有する。
【００１６】
図２は、実施の形態１における画像表示装置１００の画像表示部１０の構成図である。画像表示部１０は、ｎ行ｍ列のマトリクス状に複数配列された多数の画素回路１２（ｉ、ｊ）（１≦ｉ≦ｎ、１≦ｊ≦ｍ）と、ソースドライバ回路１４と、ゲートドライバ回路１６と、電源回路１８とを備えている。
【００１７】
ソースドライバ回路１４は、図２において列方向に配列された画素回路１２（１、ｊ）〜１２（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）にそれぞれ独立に画像信号電圧Ｖｓｇ（ｊ）を供給する。また、ゲートドライバ回路１６は、図２において行方向に配列された画素回路１２（ｉ、１）〜１２（ｉ、ｍ）に共通に接続された制御信号線２１（ｉ）〜２５（ｉ）にそれぞれ制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２５（ｉ）を供給する。本実施の形態においては、１つの画素回路１２（ｉ、ｊ）に５種類の制御信号を供給しているが、制御信号の数はこれに限定するものではなく、必要に応じた数の制御信号を供給すればよい。
【００１８】
電源回路１８は、全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。
【００１９】
図３は、実施の形態１における画像表示装置１００の画像表示部１０の画素回路１２（ｉ、ｊ）の回路図である。本実施の形態における画素回路１２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２５とを備えている。
【００２０】
駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を保持する。トランジスタＱ２１は第１コンデンサＣ２１および第２コンデンサＣ２２の一端に基準電圧Ｖｒｅｆを印加するためのスイッチである。トランジスタＱ２２は画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むためのスイッチである。トランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加するためのスイッチである。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２３は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを印加するためのスイッチであり、トランジスタＱ２４は駆動トランジスタＱ２０のドレインに高圧側電圧Ｖｄｄを供給するためのスイッチである。
【００２１】
なお、駆動トランジスタＱ２０およびトランジスタＱ２１〜Ｑ２５は全てＮチャンネル薄膜トランジスタであり、エンハンスメント型トランジスタであるとして説明する。ただし、本発明はこれに限定されるものではない。
【００２２】
本実施の形態における画素回路１２（ｉ、ｊ）は、電源線３１と電源線３２との間にトランジスタＱ２４と駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが直列に接続されている。すなわち、トランジスタＱ２４のドレインは電源線３１に接続され、トランジスタＱ２４のソースは駆動トランジスタＱ２０のドレインに接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００２３】
駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に第２コンデンサＣ２２が接続されている。以下では駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。
【００２４】
第１スイッチであるトランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。こうしてトランジスタＱ２１は節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する。
【００２５】
第２スイッチであるトランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）は画像信号電圧Ｖｓｇを供給するデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。こうしてトランジスタＱ２２は駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する。
【００２６】
第５スイッチであるトランジスタＱ２５のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２５のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２５のゲートは制御信号線２５（ｉ）に接続されている。こうしてトランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを供給する。
【００２７】
第３スイッチであるトランジスタＱ２３のドレイン（またはソース）は駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２３のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２３のゲートは制御信号線２３（ｉ）に接続されている。こうしてトランジスタＱ２３は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する。
【００２８】
第４スイッチであるトランジスタＱ２４のドレインは電源線３１に接続され、トランジスタＱ２４のソースは駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２４のゲートは制御信号線２４（ｉ）に接続されている。こうしてトランジスタＱ２４は駆動トランジスタＱ２０のドレインに有機ＥＬ素子Ｄ２０を発光させる電流を供給する。
【００２９】
ここで制御信号線２１（ｉ）〜２５（ｉ）には制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２５（ｉ）が供給されている。
【００３０】
このように本実施の形態における画素回路１２（ｉ、ｊ）は、駆動トランジスタＱ２０のゲートに一方の端子が接続された第１コンデンサＣ２１と、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に接続された第２コンデンサＣ２２と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する第１スイッチであるトランジスタＱ２１と、駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する第２スイッチであるトランジスタＱ２２と、駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する第５スイッチであるトランジスタＱ２５と、駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する第３スイッチであるトランジスタＱ２３と、駆動トランジスタＱ２０のドレインに有機ＥＬ素子Ｄ２０を発光させる電流を供給する第４スイッチであるトランジスタＱ２４とを備えている。
【００３１】
なお本実施の形態においては、有機ＥＬ素子Ｄ２０に電流が流れ始めるときのアノード・カソード間電圧Ｖｌｅｄ（以下、単に「電圧Ｖｌｅｄ」と略記する）を１（Ｖ）、有機ＥＬ素子Ｄ２０に電流が流れないときのアノード・カソード間容量を１（ｐＦ）程度と仮定する。また駆動トランジスタＱ２０の閾値電圧Ｖｔｈを１．５（Ｖ）程度、第１コンデンサＣ２１および第２コンデンサＣ２２の静電容量を０．５（ｐＦ）と仮定する。駆動電圧については、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）である。また基準電圧Ｖｒｅｆおよび初期化電圧Ｖｉｎｔについては、詳細は後述するが、以下の２つの条件を満たすように設定されている。
【００３２】
（条件１）基準電圧Ｖｒｅｆ−初期化電圧Ｖｉｎｔ＞閾値電圧Ｖｔｈ
（条件２）基準電圧Ｖｒｅｆ＜低圧側電圧Ｖｓｓ＋電圧Ｖｌｅｄ＋閾値電圧Ｖｔｈ
本実施の形態においては、基準電圧Ｖｒｅｆ＝１（Ｖ）、初期化電圧Ｖｉｎｔ＝−１（Ｖ）である。しかしこれらの数値は表示装置の仕様や各素子の特性に応じて変動し、駆動電圧は表示装置の仕様や各素子の特性に応じて上記の条件を満たす範囲で最適に設定することが望ましい。
【００３３】
次に、本実施の形態における画素回路１２（ｉ、ｊ）の動作について説明する。図４は、実施の形態１における画像表示装置１００の画像表示部１０の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和が印加され、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。
【００３４】
これらの４つの期間は、図２において行方向に配列されたｍ個の画素回路１２（ｉ、１）〜１２（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。
【００３５】
図５は、実施の形態１における画像表示装置１００の画像表示部１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。また図５には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１２（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。
【００３６】
（初期化期間Ｔ１）
時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）、ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２２、Ｑ２４をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２３（ｉ）、ＣＮＴ２５（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２３、Ｑ２５をオン状態とする。するとトランジスタＱ２５を介して節点Ｔｐ１に基準電圧Ｖｒｅｆが印加され、トランジスタＱ２１を介して節点Ｔｐ２にも基準電圧Ｖｒｅｆが印加される。
【００３７】
またトランジスタＱ２３を介して駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔが印加される。ここで、初期化電圧Ｖｉｎｔは、条件１に示したように、基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりも十分低く設定されている。すなわち、初期化電圧Ｖｉｎｔ＜基準電圧Ｖｒｅｆ−閾値電圧Ｖｔｈである。そのため駆動トランジスタＱ２０のソース電圧、すなわち節点Ｔｐ３の電圧もほぼ初期化電圧Ｖｉｎｔに等しくなる。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（基準電圧Ｖｒｅｆ−初期化電圧Ｖｉｎｔ）に充電される。
【００３８】
さらに初期化電圧Ｖｉｎｔは、条件１および条件２から求められるように、低圧側電圧Ｖｓｓと電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、初期化電圧Ｖｉｎｔ＜低圧側電圧Ｖｓｓ＋電圧Ｖｌｅｄである。これにより、有機ＥＬ素子Ｄ２０に電流は流れず、有機ＥＬ素子Ｄ２０が発光することはない。
【００３９】
なお本実施の形態において、初期化期間Ｔ１は１μｓｅｃに設定している。
【００４０】
（閾値検出期間Ｔ２）
時刻ｔ２において制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とし、制御信号ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２４をオン状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には閾値電圧Ｖｔｈよりも高い第２コンデンサＣ２２の端子間電圧（基準電圧Ｖｒｅｆ−初期化電圧Ｖｉｎｔ）が印加されているために駆動トランジスタＱ２０に電流が流れる。しかし有機ＥＬ素子Ｄ２０のアノードの電圧は基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりもさらに低く、条件２に示したように、基準電圧Ｖｒｅｆ−閾値電圧Ｖｔｈ＜低圧側電圧Ｖｓｓ＋電圧Ｖｌｅｄであるので、有機ＥＬ素子Ｄ２０には電流は流れない。そして駆動トランジスタＱ２０に流れる電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には電流が減少しつつも流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。このように第２コンデンサＣ２２は、対応する駆動トランジスタＱ２０の閾値電圧Ｖｔｈを補正する補正コンデンサである。
【００４１】
ここで駆動トランジスタＱ２０はゲート・ソース間電圧で制御される電流源として動作するので、第２コンデンサＣ２２の端子間電圧が低下するにともない駆動トランジスタＱ２０に流れる電流も減少する。そのため第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要する。加えて有機ＥＬ素子Ｄ２０の大きな静電容量が第２コンデンサＣ２２の静電容量に加算されることも長い時間を要する要因となっている。実用的にはトランジスタをスイッチング動作させてコンデンサを充放電させる場合と比較して１０〜１００倍の時間を要する。そのため本実施の形態においては閾値検出期間Ｔ２を１０μｓｅｃに設定している。
【００４２】
（書込期間Ｔ３）  時刻ｔ３において制御信号ＣＮＴ２５（ｉ）をローレベルにしてトランジスタＱ２５をオフ状態とし、制御信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とする。その後、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（画像信号電圧Ｖｓｇ−基準電圧Ｖｒｅｆ）に充電される。以下では、この電圧（画像信号電圧Ｖｓｇ−基準電圧Ｖｒｅｆ）を画像信号電圧Ｖｓｇ’と記載する。
【００４３】
このとき駆動トランジスタＱ２０には電流が流れないので、第２コンデンサＣ２２の端子間電圧は変化しない。
【００４４】
なお本実施の形態において、書込期間Ｔ３は１μｓｅｃに設定している。
【００４５】
（発光期間Ｔ４）
時刻ｔ４において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。そして制御信号ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２４をオン状態とする。すると、駆動トランジスタＱ２０のゲート・ソース間には電圧（画像信号電圧Ｖｓｇ’＋閾値電圧Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。このときの電流Ｉは、Ｉ＝μ・ｋ・（ＶＧＳ−閾値電圧Ｖｔｈ）＾２＝μ・ｋ・画像信号電圧Ｖｓｇ’＾２となり、閾値電圧Ｖｔｈを含まない。ただしＶＧＳはゲート・ソース間電圧であり、μは駆動トランジスタの移動度である。またｋは、駆動トランジスタのゲート絶縁膜容量Ｃ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、ｋ＝Ｃ・Ｗ／２Ｌで表される。
【００４６】
このように、有機ＥＬ素子Ｄ２０に流れる電流には閾値電圧Ｖｔｈの影響が含まれない。従って有機ＥＬ素子Ｄ２０に流れる電流は、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきおよび経時変化等の影響を受けることがない。そのため本実施の画像表示部１０は、輝度が低く暗い画像を表示する領域で、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきに起因する輝度ばらつきおよび輝度ムラを抑えることができる。
【００４７】
しかし、輝度が高く明るい画像を表示する領域では、駆動トランジスタＱ２０の移動度μのばらつきの影響を受けて駆動トランジスタＱ２０の電流がばらつき、輝度ムラが発生するおそれがある。そのため本実施の形態においては、画像信号補正回路５０を用いて駆動トランジスタＱ２０の移動度μのばらつきを補正している。
【００４８】
図６は、実施の形態１における画像表示装置１００の画像信号補正回路５０の回路ブロック図である。画像信号補正回路５０は、第１比較回路５２と補正メモリ５４と演算回路５６とを有する。
【００４９】
第１比較回路５２は、入力した画像信号と第１の閾値（以下、「低輝度閾値」と呼称する）とを比較する。そして画像信号が低輝度閾値以上であればイネーブル信号を補正メモリ５４および演算回路５６に出力する。
【００５０】
補正メモリ５４はフレームメモリで構成され、あらかじめ画像表示部１０の画素毎に設定された補正データを記憶している。そしてイネーブル信号が「Ｈ」であれば補正データを演算回路５６に出力する。
【００５１】
演算回路５６は、イネーブル信号が「Ｈ」であれば、入力した画像信号に補正データを乗算して補正画像信号として画像表示部１０に出力する。イネーブル信号が「Ｌ」であれば、画像信号をそのまま補正画像信号として画像表示部１０に出力する。そして画像表示部１０は、演算回路５６から出力された補正画像信号にもとづき画像を表示する。
【００５２】
本実施の形態における補正データは、以下のようにして設定できる。
【００５３】
まず、画面全体を比較的高諧調で発光させるための一定電圧の画像信号Ｖｏを画像表示部１０に入力する。そしてこのとき画像表示部１０の画素ｘの駆動トランジスタＱ２０ｘに流れる電流Ｉｘを、すべての画素に対して画素毎に測定する。画素毎の電流の測定が難しい場合には、画素毎の輝度を測定し、有機ＥＬ素子の電流−輝度特性にもとづき画素毎の電流を推定してもよい。
【００５４】
上述したように、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきは画像表示部１０の画素回路１２で相殺されるので、画素ｘの駆動トランジスタＱ２０ｘに流れる電流Ｉｘは、Ｉｘ＝μｘ・ｋ・Ｖｏ＾２である。ただしμｘは、駆動トランジスタＱ２０ｘの移動度である。
【００５５】
ここで、画像信号の補正を必要としない基準の画素ｏを想定すると、画素ｏの駆動トランジスタＱ２０ｏに流れる基準の電流Ｉｏは、Ｉｏ＝μｏ・ｋ・Ｖｏ＾２である。ただしμｏは、駆動トランジスタＱ２０ｏの移動度である。
【００５６】
次に、基準の電流Ｉｏに対する各画素ｘの電流Ｉｘの比＝Ｉｘ／Ｉｏを求める。そしてその値の逆数の平方根を画素ｘに対する補正データＧｘとすると、Ｇｘ＝√（Ｉｏ／Ｉｘ）＝√（μｏ／μｘ）となる。こうして求めた画素毎の補正データＧｘを補正メモリ５４に格納する。
【００５７】
このようにして補正データＧｘを設定することにより、次のように、輝度が高く明るい画像を表示する領域でも輝度ムラを抑えることができる。
【００５８】
低輝度閾値よりも大きい画像信号Ｖを入力すると、第１比較回路５２から出力されるイネーブル信号が「Ｈ」となる。すると補正メモリ５４は、画素ｘに対して補正データＧｘを出力する。また演算回路５６は、画像信号Ｖに補正データＧｘを乗じて、補正画像信号Ｇｘ・Ｖを出力する。すると画像表示部１０の画素ｘの駆動トランジスタＱ２０ｘに流れる電流Ｉｘは、Ｉｘ＝μｘ・ｋ・（Ｇｘ・Ｖ）＾２＝μｏ・ｋ・Ｖ＾２となり、基準の電流Ｉｏと等しくなる。
【００５９】
以上のように画像信号を補正すると、駆動トランジスタＱ２０の移動度μにばらつきがあっても、駆動トランジスタＱ２０を流れる電流のばらつきは抑えられる。そのため、輝度が高く明るい画像を表示する領域で、駆動トランジスタＱ２０の移動度μのばらつきに起因する輝度ばらつきおよび輝度ムラを抑えることができる。
【００６０】
さらに本実施の形態においては、低輝度閾値よりも小さく暗い画像信号が入力されると、第１比較回路５２から出力されるイネーブル信号は「Ｌ」となる。すると補正メモリ５４はアクセスされず、演算回路５６も動作しないので、画像信号補正回路５０の消費電力は非常に小さくなる。このように輝度が低く暗い画像表示領域では画像信号補正回路５０は補正を行わない。しかし画像表示部１０が、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきに起因する輝度ばらつきを抑えるので、画像表示品質が低下するおそれはない。
【００６１】
このように、画像信号補正回路５０は、駆動トランジスタＱ２０の電流のばらつきの補正を行うための補正データを格納した補正メモリ５４と、画像信号と第１の閾値である低輝度閾値とを比較する第１比較回路５２と、画像信号に補正を行う演算回路５６とを備え、画像信号が第１の閾値以上の場合に画像信号に補正を行う構成である。
【００６２】
なお本実施の形態においては、乗算器を用いて演算回路５６を構成したが、駆動トランジスタＱ２０の電流のばらつきを補正できれば、他の回路構成であってもよい。例えば加算器を用いて演算回路５６を構成することもできる。このとき補正メモリからは各画素の各諧調毎に補正データを出力すればよい。この構成は任意の電流特性を持つ駆動トランジスタに対応できるが、補正メモリは画素数×階調数の膨大なメモリ容量を必要とする。
【００６３】
また本実施の形態においては、入力した画像信号が低輝度閾値未満であれば画像信号補正回路５０は補正を行わず、低輝度閾値以上であれば画像信号補正回路５０は補正を行う構成について説明した。しかし、黒のバックグラウンドに文字等の表示を行う場合には、文字の表示領域等、輝度の高い領域であっても輝度ばらつきは目立ちにくい。そのため、このような画像信号に対しても消費電力の削減を優先させて、輝度の高い領域も含めて補正を行わない構成であってもよい。このような画像表示装置を実施の形態２として以下に説明する。
【００６４】
（実施の形態２）
図７は、実施の形態２における画像表示装置１００の画像信号補正回路５０の回路ブロック図である。画像信号補正回路５０は、第１比較回路５２と、補正メモリ５４と、演算回路５６と、点灯率算出回路６２と、第２比較回路６４と、論理積回路と６６と、１フレーム遅延回路６８とを備える。
【００６５】
点灯率算出回路６２は、１フレームの画像信号にもとづき、全画素数に対する発光させる画素数の割合をそのフレームの点灯率として算出する。ここで発光させる画素とは、そのフレームにおいて全く発光させない画素を除き、僅かでも発光させる画素から明るく発光させる画素までを含む。しかし非常に暗い画像信号の値を閾値とし、その閾値以上の画像信号に対応する画素の割合を点灯率としてもよい。
【００６６】
第２比較回路６４は、フレーム毎に入力した点灯率と第２の閾値（以下、「点灯率閾値」と呼称する）とを比較する。そして点灯率が点灯率閾値以上であれば第２イネーブル信号を論理積回路６６に出力する。
【００６７】
１フレーム遅延回路６８は、入力した画像信号を１フレーム分遅延させる。これは、点灯率算出回路６２が点灯率を算出するまでに１フレーム分の遅延が発生するため、第１比較回路５２の出力と第２比較回路６４の出力との位相を合わせるために設けている。
【００６８】
第１比較回路５２は、１フレーム分遅延した画像信号と低輝度閾値とを比較する。そして画像信号が低輝度閾値以上であれば第１イネーブル信号を論理積回路６６に出力する。
【００６９】
論理積回路６６は、第１比較回路５２から出力される第１イネーブル信号と第２比較回路６４から出力される第２イネーブル信号との論理積を、イネーブル信号として補正メモリ５４および演算回路５６に出力する。
【００７０】
補正メモリ５４は実施の形態１における補正メモリ５４と同様であり、あらかじめ画像表示部１０の画素毎に設定された補正データを記憶している。そしてイネーブル信号が「Ｈ」であれば補正データを演算回路５６に出力する。
【００７１】
演算回路５６は実施の形態１における演算回路５６と同様であり、イネーブル信号が「Ｈ」であれば、入力した画像信号に補正データを乗算して補正画像信号として出力する。またイネーブル信号が「Ｌ」であれば、画像信号をそのまま補正画像信号として出力する。
【００７２】
次に、本実施の形態における画像信号補正回路５０の動作について説明する。
【００７３】
まず、点灯率算出回路６２は１フレームの画像信号にもとづき、そのフレームの点灯率を算出する。そして点灯率が点灯率閾値以上のフレームの画像信号に対しては、第２比較回路６４から出力される第２イネーブル信号が「Ｈ」となる。
【００７４】
この場合は、画像信号補正回路５０は実施の形態１における画像信号補正回路５０と同様に動作する。すなわち、画像信号が低輝度閾値よりも大きい領域では第１比較回路５２から出力される第１イネーブル信号が「Ｈ」となり、論理積回路６６から出力されるイネーブル信号が「Ｈ」となる。すると補正メモリ５４は、画素ｘに対して補正データＧｘを出力する。また演算回路５６は、画像信号Ｖに補正データＧｘを乗じて、補正画像信号Ｇｘ・Ｖを出力する。こうして画像信号を補正することで、輝度が高く明るい画像を表示する領域で、輝度ばらつきおよび輝度ムラを抑えることができる。
【００７５】
また低輝度閾値よりも小さく暗い画像信号を入力すると、第１比較回路５２から出力されるイネーブル信号は「Ｌ」となる。すると補正メモリ５４はアクセスされず、演算回路５６も動作しないので、画像信号補正回路５０の消費電力は非常に小さくなる。
【００７６】
一方、点灯率が点灯率閾値未満のフレームの画像信号に対しては、第２比較回路６４から出力される第２イネーブル信号が「Ｌ」となる。すると第１イネーブル信号にかかわらず、論理積回路６６から出力されるイネーブル信号が「Ｌ」となる。すると補正メモリ５４はアクセスされず、演算回路５６も動作しないので、画像信号補正回路５０の消費電力は非常に小さくなる。
【００７７】
このとき、例えば点灯率閾値が２５％であれば、表示画面の７５％以上が黒表示領域である。このような画像信号は、黒のバックグラウンドに表示された文字情報等であると考えられる。そのため、表示画像の明るい領域であっても輝度ばらつきや輝度ムラ等の輝度の不均一性はあまり目立たない。したがって実施の形態２においては、消費電力の削減を優先させて、画像信号補正回路で補正を行わずに消費電力を抑えている。
【００７８】
このように、本実施の形態における画像信号補正回路５０は、画像信号の１フレーム毎の画素の点灯率を算出する点灯率算出回路６２と、点灯率と第２の閾値である点灯率閾値とを比較する第２比較回路６４とをさらに備え、画像信号が第１の閾値以上かつ点灯率が第２の閾値以上の場合に画像信号に補正を行う構成である。
【００７９】
そして、表示画面の輝度の低い暗い領域や、主に黒のバックグラウンドに文字等の表示を行う場合には、画像信号補正回路の補正を停止させて電力を抑えている。そのためこれらの表示での消費電力が非常に少なくバッテリーで長時間使用できるという有機ＥＬ素子の特徴を生かしつつ、輝度ムラのない高品質の画像を表示することができる。
【００８０】
なお、本実施の形態においては、点灯率閾値の値を１つ設定し、画像信号の点灯率を点灯率閾値と比較して、画像信号補正回路の補正を停止状態または動作状態とする構成について説明した。しかし、画像信号の点灯率が点灯率閾値の前後で頻繁に変化すると、画像信号の補正の有無も頻繁に切り替わり、フリッカとして視認されるおそれがある。このフリッカを防ぐには、画像信号補正回路を停止状態から動作状態へ切換えるときの点灯率閾値を、動作状態から停止状態へ切換えるときの点灯率閾値よりも大きく設定してヒステリシス特性を持たせればよい。例えば、動作状態から停止状態へ切換えるときの点灯率閾値を２５％、停止状態から動作状態へ切換えるときの点灯率閾値を３５％と設定することでフリッカを抑えることができる。
【００８１】
また、本実施の形態における低輝度閾値および点灯率閾値を、赤、緑、青の各色の有機ＥＬ素子の発光効率の違いや視感度の違いに応じて、異なる値に設定してもよい。例えば、輝度ムラが目立ちにくい赤および青の低輝度閾値を輝度ムラが目立ちやすい緑の低輝度閾値よりも大きく設定してもよい。点灯率閾値についても同様である。
【００８２】
なお、実施の形態１、２において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
【産業上の利用可能性】
【００８３】
本発明は、消費電力、特に暗い画面での消費電力を抑えつつ輝度ムラのない高品質の画像が表示でき、画像表示装置として有用である。
【符号の説明】
【００８４】
１０    画像表示部
１２    画素回路
１４    ソースドライバ回路
１６    ゲートドライバ回路
１８    電源回路
３１，３２    電源線
３３，３４    電圧線
５０    画像信号補正回路
５２    第１比較回路
５４    補正メモリ
５６    演算回路
６２    点灯率算出回路
６４    第２比較回路
６６    論理積回路
６８    フレーム遅延回路
１００    画像表示装置
Ｄ２０    有機ＥＬ素子
Ｑ２０    駆動トランジスタ
Ｃ２１    第１コンデンサ
Ｃ２２    第２コンデンサ
Ｑ２１    トランジスタ
Ｑ２２    トランジスタ
Ｑ２３    トランジスタ
Ｑ２４    トランジスタ
Ｑ２５    トランジスタ
【図１】
2013054533.tif 000003
【図２】
2013054533.tif 000004
【図３】
2013054533.tif 000005
【図４】
2013054533.tif 000006
【図５】
2013054533.tif 000007
【図６】
2013054533.tif 000008
【図７】
2013054533.tif 000009
【手続補正書】
【提出日】平成26年3月7日(2014.3.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流発光素子を用いたアクティブマトリックス型の画像表示装置に関する。
【背景技術】
【０００２】
自ら発光する有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を用いた画像表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として開発が進められている。
【０００３】
有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子である。近年は、画素回路毎に駆動トランジスタを備え有機ＥＬ素子を駆動するアクティブマトリックス型の有機ＥＬ表示装置が主流となってきている。
【０００４】
駆動トランジスタおよびその周辺回路は、一般にポリシリコンやアモルファスシリコン等を用いた薄膜トランジスタで形成される。薄膜トランジスタは移動度および閾値電圧のばらつきが大きいという弱点があるものの、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。
【０００５】
また、薄膜トランジスタの弱点である閾値電圧のばらつきおよび経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、駆動トランジスタの閾値電圧を補正する機能を有する有機ＥＬ表示装置とその駆動方法が開示されている。さらに特許文献２には、全画素の輝度―電圧特性のゲインとオフセットとを格納したメモリと、メモリのデータに基づき画像信号を補正する補正回路とを備え、画素間の輝度ばらつきに起因する輝度ムラを抑えた画像表示装置が開示されている。
【０００６】
有機ＥＬ素子は電流発光素子であるため、暗い画面での消費電力が非常に少ない画像表示装置を構成することができる。特に、主に黒のバックグラウンドに文字等の表示を行う場合には、バッテリーで長時間使用することができ、携帯用、移動用、野外用の画像表示装置として有利である。
【０００７】
しかしながら特許文献２に記載された補正回路を用いると輝度ムラは改善されるものの、補正回路を動作させるための消費電力が増加する。そして補正回路は表示画像に関係なく動作するために、暗い画面での消費電力が非常に少ないといった有機ＥＬ素子の特徴を充分に生かせないという課題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−１６９１４５号公報
【特許文献２】特開２０１０−１３４１６９号公報
【発明の概要】
【０００９】
本発明は、電流発光素子と電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部と、画像信号に補正を行って画像表示部に出力する画像信号補正回路とを有する画像表示装置である。画素回路のそれぞれは対応する駆動トランジスタの閾値電圧を補正する補正コンデンサを備えている。画像信号補正回路は、駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、画像信号と所定の閾値とを比較する比較回路と、画像信号に補正を行う演算回路とを備えている。画像信号の輝度が閾値以上の場合に画像信号に補正を行う。
【００１０】
この構成により、消費電力、特に暗い画面での消費電力を抑えつつ輝度ムラのない高品質の画像が表示できる画像表示装置を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１における画像表示装置の構成図である。
【図２】同画像表示装置の画像表示部の構成図である。
【図３】同画像表示装置の画像表示部の画素回路の回路図である。
【図４】同画像表示装置の画像表示部の動作を示すタイミングチャートである。
【図５】同画像表示装置の画像表示部の画素回路の動作を示すタイミングチャートである。
【図６】同画像表示装置の画像信号補正回路の回路ブロック図である。
【図７】本発明の実施の形態２における画像表示装置の画像信号補正回路の回路ブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明の一実施の形態における画像表示装置について、図面を用いて説明する。ここでは画像表示装置として、駆動トランジスタを用いて電流発光素子の一つである有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明する。ただし、発明は有機ＥＬ表示装置に限定されるものではない。本発明は、電流量によって輝度を制御する電流発光素子と、電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列したアクティブマトリックス型の画像表示装置全般に適用可能である。
【００１３】
（実施の形態１）
図１は、実施の形態１における画像表示装置１００の構成図である。画像表示装置１００は、入力した画像信号を補正する画像信号補正回路５０と、補正された画像信号を表示する画像表示部１０とを備える。
【００１４】
電流発光素子である有機ＥＬ素子をアクティブマトリックス方式で駆動する画像表示装置１００の輝度ばらつきは、主に各画素の駆動トランジスタの閾値電圧のばらつき、および各画素の駆動トランジスタの電流のばらつきに起因する。本実施の形態においては、画像信号補正回路５０を用いて各画素の駆動トランジスタの電流のばらつきを補正し、画像表示部１０で駆動トランジスタの閾値電圧のばらつきを補正する構成である。
【００１５】
このように、本実施の形態における画像表示装置１００は、電流発光素子と電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部１０と、画像信号に補正を行って画像表示部１０に出力する画像信号補正回路５０とを有する。
【００１６】
図２は、実施の形態１における画像表示装置１００の画像表示部１０の構成図である。画像表示部１０は、ｎ行ｍ列のマトリクス状に複数配列された多数の画素回路１２（ｉ、ｊ）（１≦ｉ≦ｎ、１≦ｊ≦ｍ）と、ソースドライバ回路１４と、ゲートドライバ回路１６と、電源回路１８とを備えている。
【００１７】
ソースドライバ回路１４は、図２において列方向に配列された画素回路１２（１、ｊ）〜１２（ｎ、ｊ）に共通に接続されたデータ線２０（ｊ）にそれぞれ独立に画像信号電圧Ｖｓｇ（ｊ）を供給する。また、ゲートドライバ回路１６は、図２において行方向に配列された画素回路１２（ｉ、１）〜１２（ｉ、ｍ）に共通に接続された制御信号線２１（ｉ）〜２５（ｉ）にそれぞれ制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２５（ｉ）を供給する。本実施の形態においては、１つの画素回路１２（ｉ、ｊ）に５種類の制御信号を供給しているが、制御信号の数はこれに限定するものではなく、必要に応じた数の制御信号を供給すればよい。
【００１８】
電源回路１８は、全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電源線３１に高圧側電圧Ｖｄｄを供給し、電源線３２に低圧側電圧Ｖｓｓを供給する。これら高圧側電圧Ｖｄｄおよび低圧側電圧Ｖｓｓの電源は、後述する有機ＥＬ素子を発光させるための電源である。また全ての画素回路１２（１、１）〜１２（ｎ、ｍ）に共通に接続された電圧線３３に基準電圧Ｖｒｅｆを供給し、電圧線３４に初期化電圧Ｖｉｎｔを供給する。
【００１９】
図３は、実施の形態１における画像表示装置１００の画像表示部１０の画素回路１２（ｉ、ｊ）の回路図である。本実施の形態における画素回路１２（ｉ、ｊ）は、電流発光素子である有機ＥＬ素子Ｄ２０と、駆動トランジスタＱ２０と、第１コンデンサＣ２１と、第２コンデンサＣ２２と、スイッチとして動作するトランジスタＱ２１〜Ｑ２５とを備えている。
【００２０】
駆動トランジスタＱ２０は有機ＥＬ素子Ｄ２０に電流を流す。第１コンデンサＣ２１は画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を保持する。トランジスタＱ２１は第１コンデンサＣ２１および第２コンデンサＣ２２の一端に基準電圧Ｖｒｅｆを印加するためのスイッチである。トランジスタＱ２２は画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込むためのスイッチである。トランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加するためのスイッチである。第２コンデンサＣ２２は駆動トランジスタＱ２０の閾値電圧Ｖｔｈを保持する。トランジスタＱ２３は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを印加するためのスイッチであり、トランジスタＱ２４は駆動トランジスタＱ２０のドレインに高圧側電圧Ｖｄｄを供給するためのスイッチである。
【００２１】
なお、駆動トランジスタＱ２０およびトランジスタＱ２１〜Ｑ２５は全てＮチャンネル薄膜トランジスタであり、エンハンスメント型トランジスタであるとして説明する。ただし、本発明はこれに限定されるものではない。
【００２２】
本実施の形態における画素回路１２（ｉ、ｊ）は、電源線３１と電源線３２との間にトランジスタＱ２４と駆動トランジスタＱ２０と有機ＥＬ素子Ｄ２０とが直列に接続されている。すなわち、トランジスタＱ２４のドレインは電源線３１に接続され、トランジスタＱ２４のソースは駆動トランジスタＱ２０のドレインに接続され、駆動トランジスタＱ２０のソースは有機ＥＬ素子Ｄ２０のアノードに接続され、有機ＥＬ素子Ｄ２０のカソードは電源線３２に接続されている。
【００２３】
駆動トランジスタＱ２０のゲートとソースとの間には第１コンデンサＣ２１と第２コンデンサＣ２２とが直列に接続されている。すなわち、駆動トランジスタＱ２０のゲートには第１コンデンサＣ２１の一方の端子が接続され、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に第２コンデンサＣ２２が接続されている。以下では駆動トランジスタＱ２０のゲートと第１コンデンサＣ２１とが接続されている節点を「節点Ｔｐ１」、第１コンデンサＣ２１と第２コンデンサＣ２２とが接続されている節点を「節点Ｔｐ２」、第２コンデンサＣ２２と駆動トランジスタＱ２０のソースとが接続されている節点を「節点Ｔｐ３」とそれぞれ呼称する。
【００２４】
第１スイッチであるトランジスタＱ２１のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２１のソース（またはドレイン）は節点Ｔｐ２に接続され、トランジスタＱ２１のゲートは制御信号線２１（ｉ）に接続されている。こうしてトランジスタＱ２１は節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する。
【００２５】
第２スイッチであるトランジスタＱ２２のドレイン（またはソース）は節点Ｔｐ１に接続され、トランジスタＱ２２のソース（またはドレイン）は画像信号電圧Ｖｓｇを供給するデータ線２０（ｊ）に接続され、トランジスタＱ２２のゲートは制御信号線２２（ｉ）に接続されている。こうしてトランジスタＱ２２は駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する。
【００２６】
第５スイッチであるトランジスタＱ２５のドレイン（またはソース）は基準電圧Ｖｒｅｆが供給されている電圧線３３に接続され、トランジスタＱ２５のソース（またはドレイン）は節点Ｔｐ１に接続され、トランジスタＱ２５のゲートは制御信号線２５（ｉ）に接続されている。こうしてトランジスタＱ２５は駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを供給する。
【００２７】
第３スイッチであるトランジスタＱ２３のドレイン（またはソース）は駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２３のソース（またはドレイン）は初期化電圧Ｖｉｎｔが供給されている電圧線３４に接続され、トランジスタＱ２３のゲートは制御信号線２３（ｉ）に接続されている。こうしてトランジスタＱ２３は駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する。
【００２８】
第４スイッチであるトランジスタＱ２４のドレインは電源線３１に接続され、トランジスタＱ２４のソースは駆動トランジスタＱ２０のドレインに接続され、トランジスタＱ２４のゲートは制御信号線２４（ｉ）に接続されている。こうしてトランジスタＱ２４は駆動トランジスタＱ２０のドレインに有機ＥＬ素子Ｄ２０を発光させる電流を供給する。
【００２９】
ここで制御信号線２１（ｉ）〜２５（ｉ）には制御信号ＣＮＴ２１（ｉ）〜ＣＮＴ２５（ｉ）が供給されている。
【００３０】
このように本実施の形態における画素回路１２（ｉ、ｊ）は、駆動トランジスタＱ２０のゲートに一方の端子が接続された第１コンデンサＣ２１と、第１コンデンサＣ２１の他方の端子と駆動トランジスタＱ２０のソースとの間に接続された第２コンデンサＣ２２と、第１コンデンサＣ２１と第２コンデンサＣ２２との節点Ｔｐ２に基準電圧Ｖｒｅｆを印加する第１スイッチであるトランジスタＱ２１と、駆動トランジスタＱ２０のゲートに画像信号電圧Ｖｓｇを供給する第２スイッチであるトランジスタＱ２２と、駆動トランジスタＱ２０のゲートに基準電圧Ｖｒｅｆを印加する第５スイッチであるトランジスタＱ２５と、駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔを供給する第３スイッチであるトランジスタＱ２３と、駆動トランジスタＱ２０のドレインに有機ＥＬ素子Ｄ２０を発光させる電流を供給する第４スイッチであるトランジスタＱ２４とを備えている。
【００３１】
なお本実施の形態においては、有機ＥＬ素子Ｄ２０に電流が流れ始めるときのアノード・カソード間電圧Ｖｌｅｄ（以下、単に「電圧Ｖｌｅｄ」と略記する）を１（Ｖ）、有機ＥＬ素子Ｄ２０に電流が流れないときのアノード・カソード間容量を１（ｐＦ）程度と仮定する。また駆動トランジスタＱ２０の閾値電圧Ｖｔｈを１．５（Ｖ）程度、第１コンデンサＣ２１および第２コンデンサＣ２２の静電容量を０．５（ｐＦ）と仮定する。駆動電圧については、高圧側電圧Ｖｄｄ＝１０（Ｖ）、低圧側電圧Ｖｓｓ＝０（Ｖ）である。また基準電圧Ｖｒｅｆおよび初期化電圧Ｖｉｎｔについては、詳細は後述するが、以下の２つの条件を満たすように設定されている。
【００３２】
（条件１）基準電圧Ｖｒｅｆ−初期化電圧Ｖｉｎｔ＞閾値電圧Ｖｔｈ
（条件２）基準電圧Ｖｒｅｆ＜低圧側電圧Ｖｓｓ＋電圧Ｖｌｅｄ＋閾値電圧Ｖｔｈ
本実施の形態においては、基準電圧Ｖｒｅｆ＝１（Ｖ）、初期化電圧Ｖｉｎｔ＝−１（Ｖ）である。しかしこれらの数値は表示装置の仕様や各素子の特性に応じて変動し、駆動電圧は表示装置の仕様や各素子の特性に応じて上記の条件を満たす範囲で最適に設定することが望ましい。
【００３３】
次に、本実施の形態における画素回路１２（ｉ、ｊ）の動作について説明する。図４は、実施の形態１における画像表示装置１００の画像表示部１０の動作を示すタイミングチャートである。このように１フレーム期間を初期化期間Ｔ１、閾値検出期間Ｔ２、書込期間Ｔ３、発光期間Ｔ４の各期間に分割してそれぞれの画素回路１２（ｉ、ｊ）の有機ＥＬ素子Ｄ２０を駆動する。初期化期間Ｔ１では第２コンデンサＣ２２を所定の電圧に充電する。閾値検出期間Ｔ２では駆動トランジスタＱ２０の閾値電圧Ｖｔｈを検出する。書込期間Ｔ３では、画像信号に応じた画像信号電圧Ｖｓｇ（ｊ）を第１コンデンサＣ２１に書込む。そして発光期間Ｔ４では、駆動トランジスタＱ２０のゲート・ソース間に第１コンデンサＣ２１および第２コンデンサＣ２２の端子間電圧の和が印加され、有機ＥＬ素子Ｄ２０に電流を流し有機ＥＬ素子Ｄ２０を発光させる。
【００３４】
これらの４つの期間は、図２において行方向に配列されたｍ個の画素回路１２（ｉ、１）〜１２（ｉ、ｍ）で構成される画素行毎に共通するタイミングで設定し、かつ異なる画素行では互いに書込期間Ｔ３が重ならないように設定している。このように１つの画素行で書込み動作を行う期間に他の画素行で書込み以外の動作を行うことで、駆動時間を有効に活用することができる。
【００３５】
図５は、実施の形態１における画像表示装置１００の画像表示部１０の画素回路１２（ｉ、ｊ）の動作を示すタイミングチャートである。また図５には、節点Ｔｐ１〜Ｔｐ３の電圧の変化も示している。以下、画素回路１２（ｉ、ｊ）の動作をそれぞれの期間における動作に分けて詳細に説明する。
【００３６】
（初期化期間Ｔ１）
時刻ｔ１において、制御信号ＣＮＴ２２（ｉ）、ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２２、Ｑ２４をオフ状態とするとともに、制御信号ＣＮＴ２１（ｉ）、ＣＮＴ２３（ｉ）、ＣＮＴ２５（ｉ）をハイレベルにしてトランジスタＱ２１、Ｑ２３、Ｑ２５をオン状態とする。するとトランジスタＱ２５を介して節点Ｔｐ１に基準電圧Ｖｒｅｆが印加され、トランジスタＱ２１を介して節点Ｔｐ２にも基準電圧Ｖｒｅｆが印加される。
【００３７】
またトランジスタＱ２３を介して駆動トランジスタＱ２０のドレインに初期化電圧Ｖｉｎｔが印加される。ここで、初期化電圧Ｖｉｎｔは、条件１に示したように、基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりも十分低く設定されている。すなわち、初期化電圧Ｖｉｎｔ＜基準電圧Ｖｒｅｆ−閾値電圧Ｖｔｈである。そのため駆動トランジスタＱ２０のソース電圧、すなわち節点Ｔｐ３の電圧もほぼ初期化電圧Ｖｉｎｔに等しくなる。これにより第２コンデンサＣ２２の端子間には閾値電圧Ｖｔｈよりも高い電圧（基準電圧Ｖｒｅｆ−初期化電圧Ｖｉｎｔ）に充電される。
【００３８】
さらに初期化電圧Ｖｉｎｔは、条件１および条件２から求められるように、低圧側電圧Ｖｓｓと電圧Ｖｌｅｄとの和よりも低い電圧に設定されている。すなわち、初期化電圧Ｖｉｎｔ＜低圧側電圧Ｖｓｓ＋電圧Ｖｌｅｄである。これにより、有機ＥＬ素子Ｄ２０に電流は流れず、有機ＥＬ素子Ｄ２０が発光することはない。
【００３９】
なお本実施の形態において、初期化期間Ｔ１は１μｓｅｃに設定している。
【００４０】
（閾値検出期間Ｔ２）
時刻ｔ２において制御信号ＣＮＴ２３（ｉ）をローレベルにしてトランジスタＱ２３をオフ状態とし、制御信号ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２４をオン状態とする。すると駆動トランジスタＱ２０のゲート・ソース間には閾値電圧Ｖｔｈよりも高い第２コンデンサＣ２２の端子間電圧（基準電圧Ｖｒｅｆ−初期化電圧Ｖｉｎｔ）が印加されているために駆動トランジスタＱ２０に電流が流れる。しかし有機ＥＬ素子Ｄ２０のアノードの電圧は基準電圧Ｖｒｅｆから閾値電圧Ｖｔｈを減じた電圧よりもさらに低く、条件２に示したように、基準電圧Ｖｒｅｆ−閾値電圧Ｖｔｈ＜低圧側電圧Ｖｓｓ＋電圧Ｖｌｅｄであるので、有機ＥＬ素子Ｄ２０には電流は流れない。そして駆動トランジスタＱ２０に流れる電流により第２コンデンサＣ２２の電荷が放電され、第２コンデンサＣ２２の端子間電圧が低下しはじめる。しかし第２コンデンサＣ２２の端子間電圧は依然として閾値電圧Ｖｔｈより高いので駆動トランジスタＱ２０には電流が減少しつつも流れ続ける。そのため第２コンデンサＣ２２の端子間電圧は徐々に低下し続ける。このようにして第２コンデンサＣ２２の端子間電圧は閾値電圧Ｖｔｈに漸近する。そして第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈに等しくなった時点で駆動トランジスタＱ２０に電流が流れなくなり、第２コンデンサＣ２２の端子間電圧の低下も止まる。このように第２コンデンサＣ２２は、対応する駆動トランジスタＱ２０の閾値電圧Ｖｔｈを補正する補正コンデンサである。
【００４１】
ここで駆動トランジスタＱ２０はゲート・ソース間電圧で制御される電流源として動作するので、第２コンデンサＣ２２の端子間電圧が低下するにともない駆動トランジスタＱ２０に流れる電流も減少する。そのため第２コンデンサＣ２２の端子間電圧が閾値電圧Ｖｔｈにほぼ等しくなるまでに非常に長い時間を要する。加えて有機ＥＬ素子Ｄ２０の大きな静電容量が第２コンデンサＣ２２の静電容量に加算されることも長い時間を要する要因となっている。実用的にはトランジスタをスイッチング動作させてコンデンサを充放電させる場合と比較して１０〜１００倍の時間を要する。そのため本実施の形態においては閾値検出期間Ｔ２を１０μｓｅｃに設定している。
【００４２】
（書込期間Ｔ３）
時刻ｔ３において制御信号ＣＮＴ２５（ｉ）をローレベルにしてトランジスタＱ２５をオフ状態とし、制御信号ＣＮＴ２４（ｉ）をローレベルにしてトランジスタＱ２４をオフ状態とする。その後、制御信号ＣＮＴ２２（ｉ）をハイレベルにしてトランジスタＱ２２をオン状態とする。すると節点Ｔｐ１が画像信号電圧Ｖｓｇ（ｊ）となり、第１コンデンサＣ２１の端子間は電圧（画像信号電圧Ｖｓｇ−基準電圧Ｖｒｅｆ）に充電される。以下では、この電圧（画像信号電圧Ｖｓｇ−基準電圧Ｖｒｅｆ）を画像信号電圧Ｖｓｇ’と記載する。
【００４３】
このとき駆動トランジスタＱ２０には電流が流れないので、第２コンデンサＣ２２の端子間電圧は変化しない。
【００４４】
なお本実施の形態において、書込期間Ｔ３は１μｓｅｃに設定している。
【００４５】
（発光期間Ｔ４）
時刻ｔ４において、制御信号ＣＮＴ２２（ｉ）をローレベルにしてトランジスタＱ２２をオフ状態とし、制御信号ＣＮＴ２１（ｉ）をローレベルにしてトランジスタＱ２１をオフ状態とする。すると節点Ｔｐ１〜Ｔｐ３は一旦フローティング状態となる。そして制御信号ＣＮＴ２４（ｉ）をハイレベルにしてトランジスタＱ２４をオン状態とする。すると、駆動トランジスタＱ２０のゲート・ソース間には電圧（画像信号電圧Ｖｓｇ’＋閾値電圧Ｖｔｈ）が印加されているので、ソース電圧が上昇して、駆動トランジスタＱ２０のゲート・ソース間電圧に応じた電流を有機ＥＬ素子Ｄ２０に流す。このときの電流Ｉは、Ｉ＝μ・ｋ・（ＶＧＳ−閾値電圧Ｖｔｈ）＾２＝μ・ｋ・画像信号電圧Ｖｓｇ’＾２となり、閾値電圧Ｖｔｈを含まない。ただしＶＧＳはゲート・ソース間電圧であり、μは駆動トランジスタの移動度である。またｋは、駆動トランジスタのゲート絶縁膜容量Ｃ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、ｋ＝Ｃ・Ｗ／２Ｌで表される。
【００４６】
このように、有機ＥＬ素子Ｄ２０に流れる電流には閾値電圧Ｖｔｈの影響が含まれない。従って有機ＥＬ素子Ｄ２０に流れる電流は、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきおよび経時変化等の影響を受けることがない。そのため本実施の画像表示部１０は、輝度が低く暗い画像を表示する領域で、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきに起因する輝度ばらつきおよび輝度ムラを抑えることができる。
【００４７】
しかし、輝度が高く明るい画像を表示する領域では、駆動トランジスタＱ２０の移動度μのばらつきの影響を受けて駆動トランジスタＱ２０の電流がばらつき、輝度ムラが発生するおそれがある。そのため本実施の形態においては、画像信号補正回路５０を用いて駆動トランジスタＱ２０の移動度μのばらつきを補正している。
【００４８】
図６は、実施の形態１における画像表示装置１００の画像信号補正回路５０の回路ブロック図である。画像信号補正回路５０は、第１比較回路５２と補正メモリ５４と演算回路５６とを有する。
【００４９】
第１比較回路５２は、入力した画像信号と第１の閾値（以下、「低輝度閾値」と呼称する）とを比較する。そして画像信号が低輝度閾値以上であればイネーブル信号を補正メモリ５４および演算回路５６に出力する。
【００５０】
補正メモリ５４はフレームメモリで構成され、あらかじめ画像表示部１０の画素毎に設定された補正データを記憶している。そしてイネーブル信号が「Ｈ」であれば補正データを演算回路５６に出力する。
【００５１】
演算回路５６は、イネーブル信号が「Ｈ」であれば、入力した画像信号に補正データを乗算して補正画像信号として画像表示部１０に出力する。イネーブル信号が「Ｌ」であれば、画像信号をそのまま補正画像信号として画像表示部１０に出力する。そして画像表示部１０は、演算回路５６から出力された補正画像信号にもとづき画像を表示する。
【００５２】
本実施の形態における補正データは、以下のようにして設定できる。
【００５３】
まず、画面全体を比較的高諧調で発光させるための一定電圧の画像信号Ｖｏを画像表示部１０に入力する。そしてこのとき画像表示部１０の画素ｘの駆動トランジスタＱ２０ｘに流れる電流Ｉｘを、すべての画素に対して画素毎に測定する。画素毎の電流の測定が難しい場合には、画素毎の輝度を測定し、有機ＥＬ素子の電流−輝度特性にもとづき画素毎の電流を推定してもよい。
【００５４】
上述したように、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきは画像表示部１０の画素回路１２で相殺されるので、画素ｘの駆動トランジスタＱ２０ｘに流れる電流Ｉｘは、Ｉｘ＝μｘ・ｋ・Ｖｏ＾２である。ただしμｘは、駆動トランジスタＱ２０ｘの移動度である。
【００５５】
ここで、画像信号の補正を必要としない基準の画素ｏを想定すると、画素ｏの駆動トランジスタＱ２０ｏに流れる基準の電流Ｉｏは、Ｉｏ＝μｏ・ｋ・Ｖｏ＾２である。ただしμｏは、駆動トランジスタＱ２０ｏの移動度である。
【００５６】
次に、基準の電流Ｉｏに対する各画素ｘの電流Ｉｘの比＝Ｉｘ／Ｉｏを求める。そしてその値の逆数の平方根を画素ｘに対する補正データＧｘとすると、Ｇｘ＝√（Ｉｏ／Ｉｘ）＝√（μｏ／μｘ）となる。こうして求めた画素毎の補正データＧｘを補正メモリ５４に格納する。
【００５７】
このようにして補正データＧｘを設定することにより、次のように、輝度が高く明るい画像を表示する領域でも輝度ムラを抑えることができる。
【００５８】
低輝度閾値よりも大きい画像信号Ｖを入力すると、第１比較回路５２から出力されるイネーブル信号が「Ｈ」となる。すると補正メモリ５４は、画素ｘに対して補正データＧｘを出力する。また演算回路５６は、画像信号Ｖに補正データＧｘを乗じて、補正画像信号Ｇｘ・Ｖを出力する。すると画像表示部１０の画素ｘの駆動トランジスタＱ２０ｘに流れる電流Ｉｘは、Ｉｘ＝μｘ・ｋ・（Ｇｘ・Ｖ）＾２＝μｏ・ｋ・Ｖ＾２となり、基準の電流Ｉｏと等しくなる。
【００５９】
以上のように画像信号を補正すると、駆動トランジスタＱ２０の移動度μにばらつきがあっても、駆動トランジスタＱ２０を流れる電流のばらつきは抑えられる。そのため、輝度が高く明るい画像を表示する領域で、駆動トランジスタＱ２０の移動度μのばらつきに起因する輝度ばらつきおよび輝度ムラを抑えることができる。
【００６０】
さらに本実施の形態においては、低輝度閾値よりも小さく暗い画像信号が入力されると、第１比較回路５２から出力されるイネーブル信号は「Ｌ」となる。すると補正メモリ５４はアクセスされず、演算回路５６も動作しないので、画像信号補正回路５０の消費電力は非常に小さくなる。このように輝度が低く暗い画像表示領域では画像信号補正回路５０は補正を行わない。しかし画像表示部１０が、駆動トランジスタＱ２０の閾値電圧Ｖｔｈのばらつきに起因する輝度ばらつきを抑えるので、画像表示品質が低下するおそれはない。
【００６１】
このように、画像信号補正回路５０は、駆動トランジスタＱ２０の電流のばらつきの補正を行うための補正データを格納した補正メモリ５４と、画像信号と第１の閾値である低輝度閾値とを比較する第１比較回路５２と、画像信号に補正を行う演算回路５６とを備え、画像信号が第１の閾値以上の場合に画像信号に補正を行う構成である。
【００６２】
なお本実施の形態においては、乗算器を用いて演算回路５６を構成したが、駆動トランジスタＱ２０の電流のばらつきを補正できれば、他の回路構成であってもよい。例えば加算器を用いて演算回路５６を構成することもできる。このとき補正メモリからは各画素の各諧調毎に補正データを出力すればよい。この構成は任意の電流特性を持つ駆動トランジスタに対応できるが、補正メモリは画素数×階調数の膨大なメモリ容量を必要とする。
【００６３】
また本実施の形態においては、入力した画像信号が低輝度閾値未満であれば画像信号補正回路５０は補正を行わず、低輝度閾値以上であれば画像信号補正回路５０は補正を行う構成について説明した。しかし、黒のバックグラウンドに文字等の表示を行う場合には、文字の表示領域等、輝度の高い領域であっても輝度ばらつきは目立ちにくい。そのため、このような画像信号に対しても消費電力の削減を優先させて、輝度の高い領域も含めて補正を行わない構成であってもよい。このような画像表示装置を実施の形態２として以下に説明する。
【００６４】
（実施の形態２）
図７は、実施の形態２における画像表示装置１００の画像信号補正回路５０の回路ブロック図である。画像信号補正回路５０は、第１比較回路５２と、補正メモリ５４と、演算回路５６と、点灯率算出回路６２と、第２比較回路６４と、論理積回路と６６と、１フレーム遅延回路６８とを備える。
【００６５】
点灯率算出回路６２は、１フレームの画像信号にもとづき、全画素数に対する発光させる画素数の割合をそのフレームの点灯率として算出する。ここで発光させる画素とは、そのフレームにおいて全く発光させない画素を除き、僅かでも発光させる画素から明るく発光させる画素までを含む。しかし非常に暗い画像信号の値を閾値とし、その閾値以上の画像信号に対応する画素の割合を点灯率としてもよい。
【００６６】
第２比較回路６４は、フレーム毎に入力した点灯率と第２の閾値（以下、「点灯率閾値」と呼称する）とを比較する。そして点灯率が点灯率閾値以上であれば第２イネーブル信号を論理積回路６６に出力する。
【００６７】
１フレーム遅延回路６８は、入力した画像信号を１フレーム分遅延させる。これは、点灯率算出回路６２が点灯率を算出するまでに１フレーム分の遅延が発生するため、第１比較回路５２の出力と第２比較回路６４の出力との位相を合わせるために設けている。
【００６８】
第１比較回路５２は、１フレーム分遅延した画像信号と低輝度閾値とを比較する。そして画像信号が低輝度閾値以上であれば第１イネーブル信号を論理積回路６６に出力する。
【００６９】
論理積回路６６は、第１比較回路５２から出力される第１イネーブル信号と第２比較回路６４から出力される第２イネーブル信号との論理積を、イネーブル信号として補正メモリ５４および演算回路５６に出力する。
【００７０】
補正メモリ５４は実施の形態１における補正メモリ５４と同様であり、あらかじめ画像表示部１０の画素毎に設定された補正データを記憶している。そしてイネーブル信号が「Ｈ」であれば補正データを演算回路５６に出力する。
【００７１】
演算回路５６は実施の形態１における演算回路５６と同様であり、イネーブル信号が「Ｈ」であれば、入力した画像信号に補正データを乗算して補正画像信号として出力する。またイネーブル信号が「Ｌ」であれば、画像信号をそのまま補正画像信号として出力する。
【００７２】
次に、本実施の形態における画像信号補正回路５０の動作について説明する。
【００７３】
まず、点灯率算出回路６２は１フレームの画像信号にもとづき、そのフレームの点灯率を算出する。そして点灯率が点灯率閾値以上のフレームの画像信号に対しては、第２比較回路６４から出力される第２イネーブル信号が「Ｈ」となる。
【００７４】
この場合は、画像信号補正回路５０は実施の形態１における画像信号補正回路５０と同様に動作する。すなわち、画像信号が低輝度閾値よりも大きい領域では第１比較回路５２から出力される第１イネーブル信号が「Ｈ」となり、論理積回路６６から出力されるイネーブル信号が「Ｈ」となる。すると補正メモリ５４は、画素ｘに対して補正データＧｘを出力する。また演算回路５６は、画像信号Ｖに補正データＧｘを乗じて、補正画像信号Ｇｘ・Ｖを出力する。こうして画像信号を補正することで、輝度が高く明るい画像を表示する領域で、輝度ばらつきおよび輝度ムラを抑えることができる。
【００７５】
また低輝度閾値よりも小さく暗い画像信号を入力すると、第１比較回路５２から出力されるイネーブル信号は「Ｌ」となる。すると補正メモリ５４はアクセスされず、演算回路５６も動作しないので、画像信号補正回路５０の消費電力は非常に小さくなる。
【００７６】
一方、点灯率が点灯率閾値未満のフレームの画像信号に対しては、第２比較回路６４から出力される第２イネーブル信号が「Ｌ」となる。すると第１イネーブル信号にかかわらず、論理積回路６６から出力されるイネーブル信号が「Ｌ」となる。すると補正メモリ５４はアクセスされず、演算回路５６も動作しないので、画像信号補正回路５０の消費電力は非常に小さくなる。
【００７７】
このとき、例えば点灯率閾値が２５％であれば、表示画面の７５％以上が黒表示領域である。このような画像信号は、黒のバックグラウンドに表示された文字情報等であると考えられる。そのため、表示画像の明るい領域であっても輝度ばらつきや輝度ムラ等の輝度の不均一性はあまり目立たない。したがって実施の形態２においては、消費電力の削減を優先させて、画像信号補正回路で補正を行わずに消費電力を抑えている。
【００７８】
このように、本実施の形態における画像信号補正回路５０は、画像信号の１フレーム毎の画素の点灯率を算出する点灯率算出回路６２と、点灯率と第２の閾値である点灯率閾値とを比較する第２比較回路６４とをさらに備え、画像信号が第１の閾値以上かつ点灯率が第２の閾値以上の場合に画像信号に補正を行う構成である。
【００７９】
そして、表示画面の輝度の低い暗い領域や、主に黒のバックグラウンドに文字等の表示を行う場合には、画像信号補正回路の補正を停止させて電力を抑えている。そのためこれらの表示での消費電力が非常に少なくバッテリーで長時間使用できるという有機ＥＬ素子の特徴を生かしつつ、輝度ムラのない高品質の画像を表示することができる。
【００８０】
なお、本実施の形態においては、点灯率閾値の値を１つ設定し、画像信号の点灯率を点灯率閾値と比較して、画像信号補正回路の補正を停止状態または動作状態とする構成について説明した。しかし、画像信号の点灯率が点灯率閾値の前後で頻繁に変化すると、画像信号の補正の有無も頻繁に切り替わり、フリッカとして視認されるおそれがある。このフリッカを防ぐには、画像信号補正回路を停止状態から動作状態へ切換えるときの点灯率閾値を、動作状態から停止状態へ切換えるときの点灯率閾値よりも大きく設定してヒステリシス特性を持たせればよい。例えば、動作状態から停止状態へ切換えるときの点灯率閾値を２５％、停止状態から動作状態へ切換えるときの点灯率閾値を３５％と設定することでフリッカを抑えることができる。
【００８１】
また、本実施の形態における低輝度閾値および点灯率閾値を、赤、緑、青の各色の有機ＥＬ素子の発光効率の違いや視感度の違いに応じて、異なる値に設定してもよい。例えば、輝度ムラが目立ちにくい赤および青の低輝度閾値を輝度ムラが目立ちやすい緑の低輝度閾値よりも大きく設定してもよい。点灯率閾値についても同様である。
【００８２】
なお、実施の形態１、２において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。
【産業上の利用可能性】
【００８３】
本発明は、消費電力、特に暗い画面での消費電力を抑えつつ輝度ムラのない高品質の画像が表示でき、画像表示装置として有用である。
【符号の説明】
【００８４】
１０  画像表示部
１２  画素回路
１４  ソースドライバ回路
１６  ゲートドライバ回路
１８  電源回路
３１，３２  電源線
３３，３４  電圧線
５０  画像信号補正回路
５２  第１比較回路
５４  補正メモリ
５６  演算回路
６２  点灯率算出回路
６４  第２比較回路
６６  論理積回路
６８  フレーム遅延回路
１００  画像表示装置
Ｄ２０  有機ＥＬ素子
Ｑ２０  駆動トランジスタ
Ｃ２１  第１コンデンサ
Ｃ２２  第２コンデンサ
Ｑ２１  トランジスタ
Ｑ２２  トランジスタ
Ｑ２３  トランジスタ
Ｑ２４  トランジスタ
Ｑ２５  トランジスタ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流発光素子と前記電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部と、画像信号に補正を行って前記画像表示部に出力する画像信号補正回路とを有する画像表示装置であって、
前記画素回路のそれぞれは、対応する駆動トランジスタの閾値電圧を補正する補正コンデンサを備え、
前記画像信号補正回路は、前記駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、前記画像信号と輝度の閾値とを比較する比較回路と、前記画像信号に前記補正データに基づく補正を行った補正画像信号を出力する演算回路とを備え、
前記画像信号補正回路は、前記画像信号が前記閾値以上の輝度の場合に前記画像信号に前記補正を行った補正画像信号を出力し、前記画像信号が前記閾値より低い輝度の場合に前記画像信号を出力するものである
画像表示装置。
【請求項２】
前記画像信号補正回路は、前記駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、前記画像信号と輝度の第１の閾値とを比較する第１比較回路と、前記画像信号の１フレーム毎の画素の点灯率を算出する点灯率算出回路と、前記点灯率算出回路で算出された点灯率と前記第１の閾値とは異なる点灯率の第２の閾値とを比較する第２比較回路と、前記画像信号に前記補正を行う演算回路とを備え、
前記画像信号補正回路は、前記画像信号が第１の閾値以上かつ前記点灯率が前記第２の閾値以上の場合に前記画像信号に前記補正を行うものである
請求項１に記載の画像表示装置。
【請求項３】
前記画素回路のそれぞれは、前記駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、前記第１コンデンサの他方の端子と前記駆動トランジスタのソースとの間に接続された第２コンデンサと、前記第１コンデンサと前記第２コンデンサとの節点に基準電圧を印加する第１スイッチと、前記駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、前記駆動トランジスタのドレインに初期化電圧を供給する第３スイッチと、前記駆動トランジスタのドレインに前記電流発光素子を発光させる電流を供給する第４スイッチとを備え、
前記第２コンデンサは前記補正コンデンサである
請求項１に記載の画像表示装置。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2013054533.tif 000010
【図２】
2013054533.tif 000011
【図３】
2013054533.tif 000012
【図４】
2013054533.tif 000013
【図５】
2013054533.tif 000014
【図６】
2013054533.tif 000015
【図７】
2013054533.tif 000016
【手続補正書】
【提出日】平成26年12月26日(2014.12.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流発光素子と前記電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部と、画像信号に補正を行って前記画像表示部に出力する画像信号補正回路とを有する画像表示装置であって、
前記画素回路のそれぞれは、対応する駆動トランジスタの閾値電圧を補正する補正コンデンサを備え、
前記画像信号補正回路は、前記駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、
前記画像信号と第１の閾値とを比較する第１の比較回路と、
前記画像信号の１フレーム毎の画素の点灯率を算出する点灯率算出回路と、
前記点灯率と前記第１の閾値とは異なる第２の閾値とを比較する第２比較回路と、
前記画像信号に前記補正を行う演算回路とを備え、
前記画像信号が第１の閾値以上かつ前記点灯率が前記第２の閾値以上の場合に前記画像信号に前記補正を行う
画像表示装置。
【請求項２】
前記画素回路のそれぞれは、
前記駆動トランジスタのゲートに一方の端子が接続された第１コンデンサと、
前記第１コンデンサの他方の端子と前記駆動トランジスタのソースとの間に接続された第２コンデンサと、
前記第１コンデンサと前記第２コンデンサとの節点に基準電圧を印加する第１スイッチと、
前記駆動トランジスタのゲートに画像信号電圧を供給する第２スイッチと、
前記駆動トランジスタのドレインに初期化電圧を供給する第３スイッチと、
前記駆動トランジスタのドレインに前記電流発光素子を発光させる電流を供給する第４スイッチとを備え、
前記第２コンデンサは前記補正コンデンサである
請求項１に記載の画像表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明は、電流発光素子と電流発光素子に電流を流す駆動トランジスタとを有する画素回路を複数配列した画像表示部と、画像信号に補正を行って画像表示部に出力する画像信号補正回路とを有する画像表示装置である。画素回路のそれぞれは対応する駆動トランジスタの閾値電圧を補正する補正コンデンサを備えている。画像信号補正回路は、駆動トランジスタの電流のばらつきの補正を行うための補正データを格納した補正メモリと、前記画像信号と第１の閾値とを比較する第１の比較回路と、前記画像信号の１フレーム毎の画素の点灯率を算出する点灯率算出回路と、前記点灯率と前記第１の閾値とは異なる第２の閾値とを比較する第２比較回路と、画像信号に補正を行う演算回路とを備えている。前記画像信号が第１の閾値以上かつ前記点灯率が前記第２の閾値以上の場合に画像信号に補正を行う。
【国際調査報告】
2013054533.tif 000017
2013054533.tif 000018
2013054533.tif 000019
2013054533.tif 000020