(57)【特許請求の範囲】
【請求項１】
超音波トランスデューサを含む超音波プローブと共に用いられる送信回路であって、
超音波を送受するために前記超音波トランスデューサに駆動電流を出力するように構成されている高電圧電流ディジタル−アナログ変換器（ＤＡＣ）と、
所望の大きさを有する前記駆動電流を前記高電圧電流ＤＡＣから出力するために制御信号を予め決められたタイミングで前記高電圧電流ＤＡＣに出力するように構成されている波形発生器
とを備え、
前記高電圧電流ＤＡＣは、高電圧電流ミラー回路を含み、
該高電圧電流ミラー回路は、
第一のトランジスタと、
該第一のトランジスタに対応する複数の第二のトランジスタと、
正電圧に接続されて、正の駆動電流を出力するように構成されている正側高電圧電流ミラー回路と
負電圧に接続される負側高電圧電流ミラー回路と、
を含んでおり、少なくとも１つの電流が前記第二のトランジスタの少なくとも一つから出力線へ流れる、
送信回路。
【請求項２】
前記高電圧電流ＤＡＣは、前記波形発生器から出力されるディジタル制御信号の各々をアナログ信号へ変換し、該アナログ信号を前記駆動電流として出力するように構成されている、請求項１に記載の送信回路。
【請求項３】
前記第二のトランジスタと前記出力線との間にそれぞれスイッチをさらに含んでおり、該スイッチは、前記第二のトランジスタから前記出力線へ流れる前記少なくとも一つの電流を制御するために前記制御信号により入及び切にされる、請求項１または２に記載の送信回路。
【請求項４】
前記第一及び第二のトランジスタは、互いに接続された電界効果トランジスタを含んでおり、当該送信回路は、前記第一の電界効果トランジスタのゲートと第二の電界効果トランジスタのゲートとの間に結合されたスイッチをさらに含んでおり、前記スイッチは、前記第二のトランジスタから前記出力線へ流れる前記電流を制御するために前記制御信号により入及び切にされる、請求項１乃至３のいずれかに記載の送信回路。
【請求項５】
複数の高電圧電流ＤＡＣ及び複数の前記波形発生器を含んでいる請求項１乃至４のいずれかに記載の送信回路。
【請求項６】
超音波トランスデューサを含む超音波プローブと共に用いられる送信回路であって、
超音波を送受するために前記超音波トランスデューサに駆動電流を出力するように構成されている電流ミラー回路と、
所望の大きさを有する前記駆動電流に対応する電流を前記電流ミラー回路に出力するように構成されている電流ディジタル−アナログ変換器（ＤＡＣ）と、
制御信号を予め決められたタイミングで前記電流ＤＡＣに出力するように構成されている波形発生器と
を備えており、
前記電流ミラー回路は、
正電圧に接続されて、正の駆動電流を出力するように構成されている正側電流ミラー回路と、
負電圧に接続されて、負の駆動電流を出力するように構成されている負側電流ミラー回路と
を含んでおり、
前記制御信号は、前記所望の大きさを有する前記駆動電流に対応する電流を含んでいる、
送信回路。
【請求項７】
前記電流ミラー回路は、１対のトランジスタをさらに含んでおり、該１対のトランジスタの第一のトランジスタは、前記超音波トランスデューサに接続された出力線に接続され、前記１対のトランジスタの第二のトランジスタは、前記電流ＤＡＣに接続される、請求項６に記載の送信回路。
【請求項８】
前記電流ミラー回路は高電圧電流ミラー回路を含んでいる、請求項６または７に記載の送信回路。
【請求項９】
前記電流ミラー回路は低電圧電流ミラー回路を含んでおり、当該送信回路は、前記トランジスタに接続された電圧による破損からトランジスタの前記低電圧電流ミラー回路を保護するように構成されている電圧保護回路をさらに含んでいる請求項６乃至８のいずれかに記載の送信回路。
【請求項１０】
前記電流ＤＡＣは低電圧電流ＤＡＣを含んでいる、請求項６乃至９のいずれかに記載の送信回路。
【請求項１１】
前記電流ＤＡＣの出力電流のスケールを制御するように構成されているスケール制御回路をさらに含んでいる請求項６乃至１０のいずれかに記載の送信回路。
【請求項１２】
前記スケール制御回路は、前記正側電流ミラー回路への前記電流ＤＡＣの出力電流のスケールと、前記負側電流ミラー回路への前記電流ＤＡＣの出力電流のスケールとを独立に制御するように構成されている、請求項６乃至１１のいずれかに記載の送信回路。
【請求項１３】
複数の電流ミラー回路、複数の電流ＤＡＣ、及び複数の波形発生器をさらに含んでいる請求項６乃至１２のいずれかに記載の送信回路。
【請求項１４】
前記波形発生器は、
複数の駆動電流の大きさに対応するデータを記憶するように構成されているメモリと、
超音波送信遅延に対応するタイミングで前記メモリの前記データを前記制御信号として読み出すように構成されている読み出し制御器と
を含んでいる、請求項６乃至１３のいずれかに記載の送信回路。
【請求項１５】
超音波トランスデューサと、
請求項１乃至１４のいずれかに記載の送信回路と
を備えた超音波プローブ。
【請求項１６】
請求項１５に記載の超音波プローブを備えた超音波画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波トランスデューサを駆動する送信回路、この送信回路を備えた超音波プローブ、及び超音波画像表示装置に関する。
【背景技術】
【０００２】
超音波画像表示装置は、装置本体に接続された超音波プローブから被検体の体内へ超音波を送信して、超音波プローブを通してエコーを受け取り、これにより被検体の体内の超音波画像を形成する。超音波プローブには、圧電セラミックのような圧電材料で構成された超音波トランスデューサが備えられている。超音波トランスデューサは送信回路によって駆動されて超音波の送信を行なう（例えば特開２００４−３５８１３３号及び特開２００８−６８０１４号を参照せよ）。送信回路は一般的には、装置本体に設けられている。
【０００３】
現在、超音波プローブに送信回路を設けることについての検討が行なわれている。送信回路が超音波プローブに設けられるときには、送信回路を小型化する必要がある。超音波プローブは操作者によって把持されるため、超音波プローブに設けられる送信回路はまた、装置本体に送信回路を設ける場合よりも電力消費による発熱を抑える必要がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３５８１３３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の送信回路を超音波プローブに設けることは、回路の大きさ及び発熱のため困難である。例えば、特開２００４−３５８１３３号に記載されている相補型トランジスタ及びアース・クランプ回路を用いた送信回路は、符号化パルスを発生する際の電力消費が大きいため発熱の問題を呈する。また、送信回路としてＡ級増幅器を用いたものも公知である。しかしながら、Ａ級増幅器にはフィードバック回路が必要であるため、回路の大きさが問題となる。さらに、高速フィードバック回路が必要になるので電力消費が大きく発熱も問題になる。
【課題を解決するための手段】
【０００６】
上述の問題を解決するために為された一観点の発明は、超音波の送受を行なうために超音波トランスデューサの駆動電流を出力する高電圧電流ＤＡＣと、所望の大きさを有する駆動電流を高電圧電流ＤＡＣから出力するために制御信号を予め決められたタイミングで高電圧電流ＤＡＣに出力する波形発生器とを備えた送信回路を提供し、この送信回路は超音波トランスデューサを有する超音波プローブに設けられる。
【０００７】
もう一つの観点の発明は、超音波の送受を行なうために超音波トランスデューサの駆動電流を出力する電流ミラー回路と、所望の大きさを有する駆動電流に対応する電流を電流ミラー回路に出力する電流ＤＡＣと、所望の大きさを有する駆動電流に対応する電流を電流ＤＡＣから出力するために制御信号を予め決められたタイミングで電流ＤＡＣに出力する波形発生器とを備えた送信回路を提供し、この送信回路は超音波トランスデューサを有する超音波プローブに設けられる。
【０００８】
さらにもう一つの観点の発明は、上で述べた一つの観点又はもう一つの観点の発明による送信回路を備えた超音波プローブを提供する。
【０００９】
さらにもう一つの観点の発明は、上のさらにもう一つの観点の発明による超音波プローブを備えた超音波画像表示装置を提供する。
【００１０】
上の観点の発明によれば、高電圧電流ＤＡＣ及び波形発生器を備えた送信回路は、従来の送信回路よりも回路の小型化を達成すると共に、電力消費を小さくして発熱を抑えることが可能であるため、送信回路を超音波プローブに設けることができる。
【００１１】
上で述べたもう一つの観点の発明によれば、電流ミラー回路、電流ＤＡＣ及び波形発生器を備えた送信回路は、従来の送信回路よりも回路の小型化を達成すると共に、電力消費を小さくして発熱を抑えることが可能であるため、送信回路を超音波プローブに設けることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の超音波画像表示装置の実施形態の一例を示す模式図である。
【図２】本発明の第一の実施形態による超音波画像表示装置の送信回路の構成を示すブロック図である。
【図３】図２に示す送信回路に用いられている波形発生器の構成を示すブロック図である。
【図４】図２に示す送信回路に用いられている高電圧電流ＤＡＣを示す回路図である。
【図５】高電圧電流ＤＡＣを構成するそれぞれのトランジスタのドレイン電流の一例を説明する図である。
【図６】波形発生器から出力される制御信号と、高電圧電流ＤＡＣから出力される駆動電流との間の関係を示す図である。
【図７】第一の実施形態の変形による送信回路に用いられる高電圧電流ＤＡＣを示す回路図である。
【図８】本発明の第二の実施形態による超音波画像表示装置に用いられている送信回路の構成を示すブロック図である。
【図９】図８に示す送信回路の電流ミラー回路の回路図を含む図である。
【図１０】第二の実施形態の変形に用いられている電流ミラー回路の回路図を含む図である。
【図１１】図１０に示す送信回路に用いられている電流ＤＡＣの出力電圧、並びに該出力電圧の正負電圧±ＨＶを示す図である。
【図１２】本発明の第三の実施形態による超音波画像表示装置に用いられる送信回路を示す図であって、電流ミラー回路及びエミッタ・フォロワ回路の回路図を含む図である。
【図１３】第三の実施形態による超音波画像表示装置に用いられる送信回路のもう一つの例を示す図であって、スケール制御回路を有する送信回路の図である。
【発明を実施するための形態】
【００１３】
以下、添付図面に基づいて本発明の好適実施形態について詳細に説明する。
《第一の実施形態》
先ず、図１〜図６に基づいて第一の実施形態について説明する。図１に示すように、超音波画像表示装置１００が、装置本体１０１と、該装置本体１０１に接続された超音波プローブ１０２とを有している。超音波プローブ１０２はケーブル１０３を介して装置本体１０１に接続されている。
【００１４】
超音波プローブ１０２には複数の超音波トランスデューサ１０４が設けられており（図２及び図４を参照せよ）、超音波の送受を行なう（但し図２及び図４には１個の超音波トランスデューサ１０４のみを示す）。超音波プローブ１０２にはまた、超音波トランスデューサ１０４を駆動する送信回路１が設けられている。
【００１５】
詳細には図示していないが、超音波プローブ１０２には、内部の超音波トランスデューサ１０４によって受波された超音波エコー信号を入力してこれらの信号に対して遅延付き加算処理を施す受信回路が設けられていてよい。
【００１６】
送信回路１について説明する。送信回路１は、ケーブル１０３を介して装置本体１０１の制御器１０５から入力された信号に基づいて超音波トランスデューサ１０４の駆動電流を出力する。制御器１０５から入力される信号は、超音波送信パラメータについての情報を含んでいる。
【００１７】
図２に示すように、送信回路１には、波形発生器２及び高電圧電流ディジタル−アナログ変換器（ＤＡＣ）３が備えられている。
【００１８】
高電圧電流ＤＡＣ３は、超音波トランスデューサ１０４に結合された出力線Ｏに接続されて、超音波トランスデューサ１０４の駆動電流Ｉを出力線Ｏに出力する。高電圧電流ＤＡＣ３の数は、送信において同時に用いられる超音波トランスデューサ１０４の最大数と同数（複数）である。但し、同図には１個の超音波トランスデューサ１０４に対する１個の高電圧電流ＤＡＣ３のみを示す。高電圧電流ＤＡＣ３は、高電圧電流ＤＡＣの実施形態の一例である。
【００１９】
波形発生器２は、所望の駆動電流Ｉを予め決められたタイミングで高電圧電流ＤＡＣ３に出力するための制御信号を出力する。波形発生器２は波形発生器の実施形態の一例である。波形発生器２の数は、高電圧電流ＤＡＣ３の数と同じであってよい。但し、同図には１個の高電圧電流ＤＡＣ３に対する１個の波形発生器２のみを示す。
【００２０】
尚、波形発生器２の１個のＲＡＭ２２（後述する図３を参照せよ）が、複数の高電圧電流ＤＡＣ３に共通に設けられていてよい。但しこの場合に、波形発生器２の読み出し制御器２１（後述する図３を参照せよ）の数は、高電圧電流ＤＡＣ３の数と同じである。
【００２１】
図３に示すように、波形発生器２は、読み出し制御器２１と、ランダム・アクセス・メモリ（ＲＡＭ）２２とを有している。駆動電流Ｉの大きさに関するデータがＲＡＭ２２に記憶される。駆動電流Ｉの大きさは制御器１０５から出力される。ＲＡＭ２２はメモリの一例である。
【００２２】
読み出し制御器２１は、ＲＡＭ２２に記憶されているデータを送信遅延に対応するタイミングで読み出す。このように、所望の大きさを有する駆動電流Ｉに対応するディジタル制御信号が、ＲＡＭ２２から出力されて高電圧電流ＤＡＣ３に入力される。
【００２３】
高電圧電流ＤＡＣ３は、波形発生器２から出力されたディジタル制御信号をアナログ形態へ変換して、出力線Ｏに駆動電流Ｉとして出力する。高電圧電流ＤＡＣ３は、図４に示すように高電圧電流ミラー回路３１を有する。ここでの例では、電流ミラー回路３１は、正側高電圧電流ミラー回路３１Ａと、負側高電圧電流ミラー回路３１Ｂとを含んでいる。
【００２４】
正側高電圧電流ミラー回路３１Ａは正電圧＋ＨＶに接続されて、正の駆動電流Ｉを出力線Ｏに出力する。一方、負側高電圧電流ミラー回路３１Ｂは負電圧−ＨＶに接続されて、負の駆動電流Ｉを出力線Ｏに出力する。尚、エネルギ効率を高めるために、正負電圧の大きさ±ＨＶは、ＲＡＭ２２の出力及び超音波プローブ１０２のインピーダンスに従って最適化され得る。
【００２５】
正側高電圧電流ミラー回路３１Ａは１対のトランジスタＭ１及びＭ２を含んでおり、負側高電圧電流ミラー回路３１Ｂは１対のトランジスタＭ３及びＭ４を含んでいる。トランジスタＭ１及びＭ３は、第一のトランジスタの一実施形態を示す一例である。トランジスタＭ２及びＭ４は、第二のトランジスタの一実施形態を示す一例である。
【００２６】
トランジスタＭ１及びＭ２はｐチャネル型ＭＯＳ−ＦＥＴであり、トランジスタＭ３及びＭ４はｎチャネル型ＭＯＳ−ＦＥＴである。これらのトランジスタＭ１〜Ｍ４は、破壊電圧が高い（例えば１０Ｖ〜１００Ｖ）ＭＯＳ−ＦＥＴのものである。尚、「高電圧」との用語は、それぞれのトランジスタＭ１〜Ｍ４の破壊電圧が高いことを意味する。
【００２７】
尚、正側高電圧電流ミラー回路３１Ａでは、トランジスタＭ１側を流れる電流とトランジスタＭ２（後述するトランジスタＭ２α〜Ｍ２εに対応する）側を流れる電流との間の比ｒａは予め決められた比に設定される。一方、負側高電圧電流ミラー回路３１Ｂでは、トランジスタＭ３側を流れる電流と、トランジスタＭ４（後述するトランジスタＭ４α〜Ｍ４εに対応する）側を流れる電流との間の比ｒｂは予め決められた比に設定される。比ｒａ及び比ｒｂは同じである。
【００２８】
トランジスタＭ１及びＭ２のうちトランジスタＭ２は複数として並列に設けられる。ここでの例では、トランジスタＭ２α、Ｍ２β、Ｍ２γ、Ｍ２δ及びＭ２εがトランジスタＭ２として設けられている。トランジスタＭ３及びＭ４のうちトランジスタＭ４は複数として並列に設けられる。ここでの例では、トランジスタＭ４α、Ｍ４β、Ｍ４γ、Ｍ４δ及びＭ４εがトランジスタＭ４として設けられている。
【００２９】
トランジスタＭ１及びトランジスタＭ２α〜Ｍ２εでは、これらのトランジスタのソース側が正電圧＋ＨＶに接続される。トランジスタＭ１のゲートとトランジスタＭ２α〜Ｍ２εのゲートとは互いに接続される。
【００３０】
一方、トランジスタＭ３及びトランジスタＭ４α〜Ｍ４εでは、これらのトランジスタのソース側が負電圧−ＨＶに接続される。トランジスタＭ３ののゲートとそれぞれのトランジスタＭ４α〜Ｍ４εのゲートとは互いに接続される。
【００３１】
トランジスタＭ１のドレイン側は第一の電流源ＣＳ１に接続され、トランジスタＭ３のドレイン側は第二の電流源ＣＳ２に接続される。一方、トランジスタＭ２α〜Ｍ２ε及びトランジスタＭ４α〜Ｍ４εのドレイン側は、出力線Ｏにそれぞれ接続される。
【００３２】
スイッチＳＷ２α、ＳＷ２β、ＳＷ２γ、ＳＷ２δ及びＳＷ２εが、トランジスタＭ２α〜Ｍ２εのドレイン側と出力線Ｏとの間にそれぞれ設けられている。また、スイッチＳＷ４α、ＳＷ４β、ＳＷ４γ、ＳＷ４δ及びＳＷ４εが、トランジスタＭ４α〜Ｍ４εのドレイン側と出力線Ｏとの間にそれぞれ設けられている。スイッチＳＷ２α〜ＳＷ２ε及びスイッチＳＷ４α〜ＳＷ４εには、波形発生器２から出力されたそれぞれのビットの制御信号がそれぞれ入力されて、この制御信号によって各スイッチの入及び切が制御される。
【００３３】
それぞれのスイッチＳＷ２α〜ＳＷ２εが切であるときには、トランジスタＭ２α〜Ｍ２εのドレイン電流は流れない。一方、それぞれのスイッチＳＷ２α〜ＳＷ２εが入であるときには、トランジスタＭ２α〜Ｍ２εのドレイン電流が流れる。スイッチＳＷ２α〜ＳＷ２εの何れか又は全てを入にすると、駆動電流Ｉが出力線Ｏに流れる。さらに、それぞれのスイッチＳＷ４α〜ＳＷ４εが切であるときには、トランジスタＭ４α〜Ｍ４εのドレイン電流は流れない。それぞれのスイッチＳＷ４α〜ＳＷ４εが入であるときには、トランジスタＭ４α〜Ｍ４εのドレイン電流が流れる。スイッチＳＷ４α〜ＳＷ４εの何れか又は全てを入にすると、駆動電流Ｉが出力線Ｏに流れる。
【００３４】
出力線Ｏを流れる駆動電流Ｉの大きさは、スイッチＳＷ２α〜ＳＷ２ε及びＳＷ４α〜ＳＷ４εの何れが入であるかに応じて決定される。明確に述べると、トランジスタＭ２α〜Ｍ２εの各ドレイン電流は大きさが異なる。トランジスタＭ２α〜Ｍ２εの各々は所望の駆動電流が流れるような面積を占める。図５に示すようにトランジスタＭ２εのドレイン電流の大きさ（図５では単純化して円として示しており、他のトランジスタも同様である）が例えばｉであるとすると、それぞれトランジスタＭ２δのドレイン電流の大きさは２ｉとなり、トランジスタＭ２γのドレイン電流の大きさは４ｉとなり、トランジスタＭ２βのドレイン電流の大きさは８ｉとなり、トランジスタＭ２αのドレイン電流の大きさは１６ｉとなる。
【００３５】
同様に、トランジスタＭ４α〜Ｍ４εの各ドレイン電流も大きさが異なる。トランジスタＭ４α〜Ｍ４εの面積の各々は所望のドレイン電流が流れるような面積を占める。図５に示すようにトランジスタＭ４εのドレイン電流の大きさが例えば−ｉであるとすると、それぞれトランジスタＭ４δのドレイン電流の大きさは−２ｉとなり、トランジスタＭ４γのドレイン電流の大きさは−４ｉとなり、トランジスタＭ４βのドレイン電流の大きさは−８ｉとなり、トランジスタＭ４αのドレイン電流の大きさは−１６ｉとなる。
【００３６】
制御信号と、波形発生器２から出力される駆動電流Ｉ（ドレイン電流）との間の関係の一例について図６に基づいて説明する。図６は、スイッチＳＷ２α〜ＳＷ２εに入力される５ビットの制御信号と、対応する駆動電流Ｉとの間の関係を示す。
【００３７】
図６において、「０」が入力されたスイッチＳＷ２は切になり、「１」が入力されたスイッチＳＷ２は入になるとする。例えば「０」がスイッチＳＷ２αに入力され、「０」がスイッチＳＷ２βに入力され、「０」がスイッチＳＷ２γに入力され、「０」がスイッチＳＷ２δに入力され、「１」がスイッチＳＷ２εに入力されると、駆動電流Ｉはｉとなる。「０」がスイッチＳＷ２αに入力され、「０」がスイッチＳＷ２βに入力され、「０」がスイッチＳＷ２γに入力され、「１」がスイッチＳＷ２δに入力され、「０」がスイッチＳＷ２εに入力されると、駆動電流Ｉは２ｉになる。「０」がスイッチＳＷ２αに入力され、「０」がスイッチＳＷ２βに入力され、「０」がスイッチＳＷ２γに入力され、「１」がスイッチＳＷ２δに入力され、「１」がスイッチＳＷ２εに入力されると、駆動電流Ｉは３ｉになる。このように、スイッチＳＷ２α〜ＳＷ２εの入及び切は、０〜３１ｉの電流が駆動電流Ｉとして得られるように制御される。
【００３８】
同様に、５ビット制御信号は、スイッチＳＷ４α〜ＳＷ４εの入及び切が制御されるようにこれらのスイッチにも入力される。このようにして、０〜−３１ｉの電流が駆動電流Ｉとして得られる。以上に説明したように、−３１ｉ〜３１ｉの電流が所望の駆動電流Ｉとして得られる。
【００３９】
尚、図４では、高電圧電流ＤＡＣ３は単純化されている。高電圧電流ミラー回路３１は、例えばカスケード電流ミラー回路であってよい。スイッチＳＷ２α〜ＳＷ２ε及びスイッチＳＷ４α〜ＳＷ４εはＭＯＳ−ＦＥＴである。さらに、電圧破壊から装置を保護する付加的な回路（図示されていない）が高電圧電流ＤＡＣ３に必要とされることは言うまでもない。
【００４０】
上述のような本実施形態によれば、高電圧電流ミラー回路３１を有する高電圧電流ＤＡＣ３と波形発生器２とを含む送信回路１は、従来の送信回路よりも小型化を達成すると共に、電力消費を小さくして発熱を抑えることが可能である。従って、送信回路１を超音波プローブ１０２に設けることができる。
【００４１】
次いで、第一の実施形態の変形について図７に基づいて説明する。図７に示すように、スイッチＳＷ２α〜ＳＷ２εが、それぞれトランジスタＭ１のゲートとトランジスタＭ２α〜Ｍ２εのゲートとの間に設けられている。スイッチＳＷ２α〜ＳＷ２εの何れか又は全てが上述と同様の態様で入になると、駆動電流Ｉが出力線Ｏを流れる。駆動電流Ｉの大きさは、スイッチＳＷ２α〜ＳＷ２εの何れが入であるかに応じて決定される。
【００４２】
さらに、スイッチＳＷ４α〜ＳＷ４εが、トランジスタＭ３のゲートとトランジスタＭ４α〜Ｍ４εのゲートとの間に設けられている。スイッチＳＷ４α〜ＳＷ４εの何れか又は全てが上述と同様の態様で入になると、駆動電流Ｉが出力線Ｏを流れる。駆動電流Ｉの大きさは、スイッチＳＷ４α〜ＳＷ４εの何れが入であるかに応じて決定される。
《第二の実施形態》
次に、第二の実施形態について図８及び図９に基づいて説明する。但し、第一の実施形態のものと同じ構成要素については、同じ参照番号を振って説明は省く。
【００４３】
本実施形態による送信回路５０には、図８に示すように波形発生器２、電流ＤＡＣ５１及び電流ミラー回路５２が備えられている。尚、本実施形態の送信回路５０も超音波プローブ１０２に設けられる（図１を参照せよ）。電流ＤＡＣ５１の数及び電流ミラー回路５２の数はそれぞれ、送信において同時に用いられる超音波トランスデューサ１０４の最大数と同数（複数）である。但し、同図には１個の超音波トランスデューサ１０４に対する１個の高電圧電流ＤＡＣ３のみを示す。
【００４４】
ここで、電流ミラー回路５２は、後述する正側高電圧電流ミラー回路５２Ａと、負側高電圧電流ミラー回路５２Ｂとを含んでいる。これら正側及び負側高電圧電流ミラー回路５２Ａ及び５２Ｂの数は、送信において同時に用いられる超音波トランスデューサ１０４の最大数と同数になる。
【００４５】
電流ミラー回路５２は出力線Ｏに接続されて、駆動電流Ｉを出力線Ｏに出力する。電流ＤＡＣ５１は、所望の駆動電流Ｉに対応する電流ｉｄを電流ミラー回路５２に出力する。さらに、波形発生器２は、本実施形態では電流ｉｄを電流ＤＡＣ５１に出力するための制御信号を出力する。電流ＤＡＣ５１は電流ＤＡＣの実施形態の一例である。電流ミラー回路５２は電流ミラー回路の実施形態の一例である。
【００４６】
波形発生器２のＲＡＭ２２（図３を参照せよ）は、所望の大きさを有する駆動電流Ｉに対応する電流ｉｄを出力するための制御信号を出力する。電流ＤＡＣ５１は、波形発生器２から出力されたディジタル制御信号をアナログ形態へ変換して、電流ｉｄとして出力する。詳細には図示していないが、電流ＤＡＣ５１は、１対のトランジスタを有する電流ミラー回路を含んでおり、入力された制御信号に対応する大きさを有する電流ｉｄを出力する。電流ＤＡＣ５１は低電圧電流ＤＡＣのものである。ここでは、「低電圧」との用語は、電流ＤＡＣ５１を構成する電流ミラー回路のトランジスタ（図示されていない）の破壊電圧が低い（例えば３Ｖ〜５Ｖ）ことを意味する。
【００４７】
ここでの例では、電流ミラー回路５２は、正側高電圧電流ミラー回路５２Ａと、負側高電圧電流ミラー回路５２Ｂとを含んでいる。正側高電圧電流ミラー回路５２Ａは正電圧＋ＨＶに接続されて、正の駆動電流Ｉを出力線Ｏに出力する。一方、負側高電圧電流ミラー回路５２Ｂは負電圧−ＨＶに接続されて、負の駆動電流Ｉを出力線Ｏに出力する。正側高電圧電流ミラー回路５２Ａは正側電流ミラー回路の実施形態の一例である。負側高電圧電流ミラー回路５２Ｂは負側電流ミラー回路の実施形態の一例である。
【００４８】
図９に示すように、正側高電圧電流ミラー回路５２Ａは１対のトランジスタＭ５及びＭ６を含んでおり、負側高電圧電流ミラー回路５２Ｂは１対のトランジスタＭ７及びＭ８を含んでいる。トランジスタＭ５及びＭ６はｐチャネル型ＭＯＳ−ＦＥＴであり、トランジスタＭ７及びＭ８はｎチャネル型ＭＯＳ−ＦＥＴである。これらのトランジスタＭ５〜Ｍ８は、破壊電圧が高い（例えば１０Ｖ〜１００Ｖ）ＭＯＳ−ＦＥＴのものである。尚、「高電圧」との用語は、トランジスタＭ５〜Ｍ８の破壊電圧が高いことを意味する。
【００４９】
トランジスタＭ５及びＭ６では、該トランジスタのソース側は正電圧＋ＨＶに接続され、ゲートは互いに接続される。トランジスタＭ５のドレイン側は電流ＤＡＣ５１に接続され、トランジスタＭ６のドレイン側は出力線Ｏに接続される。
【００５０】
トランジスタＭ７及びＭ８では、該トランジスタのソース側は負電圧−ＨＶに接続され、ゲートは互いに接続される。トランジスタＭ７のドレイン側は電流ＤＡＣ５１に接続され、トランジスタＭ８のドレイン側は出力線Ｏに接続される。
【００５１】
正側高電圧電流ミラー回路５２Ａ及び負側高電圧電流ミラー回路５２Ｂの各々が、電流ＤＡＣ５１から入力される電流ｉｄの大きさに対応する駆動電流Ｉを出力線Ｏに出力する。ここでの例でも、所望の大きさを有する電流が駆動電流Ｉとして出力される。
【００５２】
本実施形態によれば、電流ミラー回路５２、電流ＤＡＣ５１及び波形発生器２を備えた送信回路５０もまた、第一の実施形態と同様の態様で、従来の送信回路よりも回路の小型化を達成すると共に、電力消費を小さくして発熱を抑えることが可能である。従って、送信回路５０を超音波プローブ１０２に設けることができる。
【００５３】
次いで、第二の実施形態の変形について説明する。この変形では、図１０に示すように、電流ＤＡＣ５１から出力される電流ｉｄのスケールを調節する又は制御するスケール制御回路５３が電流ＤＡＣ５１に接続されている。この変形では、エネルギ効率を高めるために、正負電圧の大きさ±ＨＶをスケール制御回路５３によるスケールの制御に応じて最適化することができる。
【００５４】
スケールの大きさは、スケール制御回路５３によって、図１１に示す電流ＤＡＣ５１の出力電圧ｖｄの絶対値が、出力電圧ｖｄの波形において正負電圧±ＨＶの各々よりも大きくなる部分を有するような態様で設定され得る。かかる出力電圧ｖｄの波形には高調波成分が含まれているので、高調波モードでの超音波の送信が可能になる。
【００５５】
スケール制御回路５３は、正側電流ミラー回路５２Ａへの電流ＤＡＣ５１の出力電流ｉｄのスケールと、負側電流ミラー回路５２Ｂへの電流ＤＡＣ５１の出力電流ｉｄのスケールとを独立に制御することが可能であるように構成され得る。
【００５６】
ここでは、正側電流ミラー回路５２ＡにおけるトランジスタＭ５側の電流とトランジスタＭ６側の電流との間の比ｒａと、負側電流ミラー回路５２ＢにおけるトランジスタＭ７側の電流とトランジスタＭ８側の電流との間の比ｒｂとの間に誤差が生ずる場合がある。しかしながら、上述のように、スケール制御回路５３は正側電流ミラー回路５２Ａへの出力電流ｉｄのスケールと負側電流ミラー回路５２Ｂへの出力電流ｉｄのスケールとを独立に制御することができ、これにより比ｒａと比ｒｂとの間の誤差を補正することを可能にする。
《第三の実施形態》
次いで、第三の実施形態について図１２に基づいて説明する。但し、それぞれの実施形態のものと同じ構成要素については、同じ参照番号を振って説明は省く。
【００５７】
本実施形態による送信回路５０では、電流ミラー回路５２は、図１２に示すように正側低電圧電流ミラー回路５２Ｃと、負側低電圧電流ミラー回路５２Ｄとを有している。送信回路５０は、第一の電圧保護回路５４と、第二の電圧保護（共通ゲート）回路５５と、第三の電圧保護回路５６と、第四の電圧保護回路５７とを含んでいる。正側低電圧電流ミラー回路５２Ｃは正側電流ミラー回路の実施形態の一例である。負側低電圧電流ミラー回路５２Ｄは負側電流ミラー回路の実施形態の一例である。電圧保護回路５４〜５７の各々は電圧保護回路の実施形態の一例である。
【００５８】
正側低電圧電流ミラー回路５２Ｃは、１対のトランジスタＭ９及びＭ１０を含んでおり、負側低電圧電流ミラー回路５２Ｄは１対のトランジスタＭ１１及びＭ１２を含んでいる。トランジスタＭ９及びＭ１０はｐチャネル型ＭＯＳ−ＦＥＴであり、トランジスタＭ１１及びＭ１２はｎチャネル型ＭＯＳ−ＦＥＴである。これらのトランジスタＭ９〜Ｍ１２は、破壊電圧が低い（例えば３Ｖ〜５Ｖ）ＭＯＳ−ＦＥＴのものである。尚、「低電圧」とは、トランジスタＭ９〜Ｍ１２の破壊電圧が低いことを意味する。
【００５９】
トランジスタＭ１３で構成される第一の電圧保護回路５４は、トランジスタＭ９のドレイン側に接続される。トランジスタＭ１３はｎチャネル型ＭＯＳ−ＦＥＴのものであり、ドレイン側はトランジスタＭ９のドレイン側に接続され、ソース側は電流ＤＡＣ５１に接続される。トランジスタＭ１３のゲートは正のバイアス電圧（ＬＶｉａｓ＋）に接続される。
【００６０】
トランジスタＭ１４で構成される第二の電圧保護回路５５は、トランジスタＭ１０のドレイン側に接続される。トランジスタＭ１４はｐチャネル型ＭＯＳ−ＦＥＴのものであり、ソース側はトランジスタＭ１０のドレイン側に接続され、ドレイン側は出力線Ｏに接続される。トランジスタＭ１４のゲートは正のバイアス電圧（ＨＶｉａｓ＋）に接続される。尚、ＨＶｉａｓ＋＞ＬＶｉａｓ＋である。
【００６１】
トランジスタＭ１５で構成される第三の電圧保護回路５６は、トランジスタＭ１１のドレイン側に接続される。トランジスタＭ１５はｐチャネル型ＭＯＳ−ＦＥＴのものであり、ドレイン側はトランジスタＭ１１のドレイン側に接続され、ソース側は電流ＤＡＣ５１に接続される。トランジスタＭ１５のゲートは負のバイアス電圧（ＨＶｉａｓ−）に接続される。
【００６２】
トランジスタＭ１６で構成される第四の電圧保護回路５７は、トランジスタＭ１２のドレイン側に接続される。トランジスタＭ１６はｎチャネル型ＭＯＳ−ＦＥＴのものであり、ソース側はトランジスタＭ１２のドレイン側に接続され、ドレイン側は出力線Ｏに接続される。トランジスタＭ１６のゲートは負のバイアス電圧（ＬＶｉａｓ−）に接続される。尚、ＬＶｉａｓ−＞ＨＶｉａｓ−である。
【００６３】
トランジスタＭ１３〜Ｍ１６は、破壊電圧が高いＭＯＳ−ＦＥＴである（例えば１０Ｖ〜１００Ｖ）。トランジスタＭ１３〜Ｍ１６をそれぞれ含む第一〜第四の電圧保護回路５４〜５７は、電圧による破損からトランジスタＭ９〜Ｍ１２を保護する。第一〜第四の電圧保護回路５４〜５７の各々は本発明の保護回路の実施形態の一例である。
【００６４】
尚、バイポーラ・トランジスタをＭＯＳ−ＦＥＴの代わりにトランジスタとして用いてもよい。
【００６５】
本実施形態の送信回路５０でも、図１３に示すように、スケール制御回路５３を電流ＤＡＣ５１に接続してよい。
【００６６】
以上、本発明を実施形態によって説明したが、各実施形態は本発明の要旨から逸脱しない範囲で様々な方法で改変され得ることは言うまでもない。
【符号の説明】
【００６７】
１：送信回路
２：波形発生器
３：高電圧電流ディジタル−アナログ変換器（ＤＡＣ）
２１：読み出し制御器
２２：ランダム・アクセス・メモリ
３１：高電圧電流ミラー回路
５０：送信回路
５１：電流ＤＡＣ
５２：電流ミラー回路
５３：スケール制御回路
５４、５５、５６、５７：保護回路
１００：超音波画像表示装置
１０１：装置本体
１０２：超音波プローブ
１０３：ケーブル
１０４：超音波トランスデューサ
１０５：制御器
【図１】
0005878035.tif 000002
【図２】
0005878035.tif 000003
【図３】
0005878035.tif 000004
【図４】
0005878035.tif 000005
【図５】
0005878035.tif 000006
【図６】
0005878035.tif 000007
【図７】
0005878035.tif 000008
【図８】
0005878035.tif 000009
【図９】
0005878035.tif 000010
【図１０】
0005878035.tif 000011
【図１１】
0005878035.tif 000012
【図１２】
0005878035.tif 000013
【図１３】
0005878035.tif 000014