(57)【特許請求の範囲】
【請求項１】
交流電源から出力されるエネルギをインダクタ回路に蓄える状態と、前記インダクタ回路からエネルギを放出させる状態とに切り換えるよう、スイッチ回路をスイッチング作動させて交流電圧を昇圧するチョッパ回路と、
前記チョッパ回路により昇圧された交流電圧を整流して電気負荷へ出力する整流回路とを備え、
前記交流電源が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ場合において、
前記スイッチ回路は、
前記正期間にスイッチング作動させる正期間用スイッチ素子と、前記負期間にスイッチング作動させる負期間用スイッチ素子と、前記正期間用スイッチ素子および前記負期間用スイッチ素子に取り付けられて熱伝導性および導電性を有し、前記正期間用スイッチ素子及び前記負期間用スイッチ素子との間にそれぞれ浮遊容量を構成する素子取付部材とを有し、
前記正期間用スイッチ素子のうち、前記正期間に前記交流電源から出力される電流が入力される端子をｐ側端子、前記ｐ側端子から入力された電流を出力する端子をｎ側端子と呼び、前記ｐ側端子と同電位の配線をｐ側ライン、前記ｎ側端子と同電位の配線をｎ側ラインと呼ぶ場合において、
前記整流回路は、
前記正期間に整流するｐ側整流素子と、前記負期間に整流するｎ側整流素子と、前記ｐ側整流素子および前記ｎ側整流素子に取り付けられて熱伝導性および導電性を有し、前記ｐ側整流素子及び前記ｎ側整流素子との間にそれぞれ浮遊容量を構成する素子取付部材とを有し、
前記インダクタ回路は、
前記ｐ側ラインに接続されるｐ側インダクタと、前記ｎ側ラインに接続されるｎ側インダクタとを有し、
前記ｐ側インダクタと、前記ｎ側インダクタと、は略等しい値に設定され、
前記ｐ側ラインを形成するｐ側配線パターン、および前記ｎ側ラインを形成するｎ側配線パターンが設けられた回路基板を備え、
前記回路基板上における所定の仮想線に対し、前記正期間用スイッチ素子および前記負期間用スイッチ素子を対称に配置し、前記ｐ側整流素子および前記ｎ側整流素子を対称に配置し、前記ｐ側インダクタおよび前記ｎ側インダクタを対称に配置し、
前記ｐ側ラインに存在し、前記正期間用スイッチ素子及び前記ｐ側整流素子によって、それぞれ構成される浮遊容量を含むｐ側浮遊容量と、前記ｎ側ラインに存在し、前記負期間用スイッチ素子及び前記ｎ側整流素子によって、それぞれ構成される浮遊容量を含むｎ側浮遊容量と、は略等しい値に設定されていることを特徴とする交流直流変換装置。
【請求項２】
前記ｐ側配線パターンの表面積と前記ｎ側配線パターンの表面積を同じに設定することを特徴とする請求項１に記載の交流直流変換装置。
【請求項３】
前記正期間用スイッチ素子、前記負期間用スイッチ素子、前記ｐ側整流素子および前記ｎ側整流素子を、前記仮想線に対して対称に配置された同一の前記素子取付部材に取り付けることで、前記仮想線に対し、前記正期間用スイッチ素子および前記負期間用スイッチ素子を対称に配置し、前記ｐ側整流素子および前記ｎ側整流素子を対称に配置することを特徴とする請求項２に記載の交流直流変換装置。
【請求項４】
前記正期間用スイッチ素子および前記負期間用スイッチ素子が同一形状である、或いは、前記ｐ側整流素子および前記ｎ側整流素子が同一形状である、或いは、前記ｐ側インダクタおよび前記ｎ側インダクタが同一形状であることを特徴とする請求項１〜３のいずれか１つに記載の交流直流変換装置。
【請求項５】
前記正期間用スイッチ素子および前記負期間用スイッチ素子には、電流の流れを一方向に制限する特性を有した素子が採用されており、
前記負期間用スイッチ素子に対して並列に接続された前記正期間用スイッチ素子は、前記負期間において電流を流させない向きに接続され、
前記負期間用スイッチ素子は、前記正期間において電流を流させない向きに接続されていることを特徴とする請求項１〜４のいずれか１つに記載の交流直流変換装置。
【請求項６】
前記正期間用スイッチ素子のうち前記正期間における電流を順方向に出力する出力端子と、前記負期間用スイッチ素子のうち前記負期間における電流を順方向に出力する出力端子とは互いに接続されており、
前記正期間用スイッチ素子および前記負期間用スイッチ素子には、共通する１つの駆動回路からスイッチング指令信号が入力されるように構成されていることを特徴とする請求項１〜５のいずれか１つに記載の交流直流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源から出力される交流電圧を整流して電気負荷へ出力する、交流直流変換装置に関する。
【背景技術】
【０００２】
図１２中の一点鎖線は、特許文献１記載のチョッパ回路および整流回路を備えた交流直流変換装置（従来装置３０Ｘ）を示す。なお、二点鎖線は整流回路３０Ｂｘ、それ以外の部分がチョッパ回路３０Ａｘを示す。この従来装置３０Ｘの入力端子Ｔｉｎには交流電源１０が接続され、出力端子Ｔｏｕｔには電気負荷２０が接続されている。そして、交流電源１０から出力される交流電圧は整流回路３０Ｂｘにより直流に整流され、整流された直流電力はチョッパ回路３０Ａｘにより昇圧されて電気負荷２０に出力される。
【０００３】
このチョッパ回路３０Ａｘは、整流回路３０Ｂｘと電気負荷２０の間に直列接続されるインダクタ３１と、電気負荷２０に並列接続されるスイッチ素子３３とを備えており、スイッチ素子３３をスイッチング作動させることにより、電気負荷２０へ供給される電力の平均電圧を制御する。具体的には、スイッチ素子３３をオン作動させると、整流回路３０Ｂｘ→インダクタ３１→スイッチ素子３３→整流回路３０Ｂｘといった経路で電流が流れる（符号Ｉｏｎｐ，Ｉｏｎｎ参照）。この時、インダクタ３１にエネルギが蓄積される。
【０００４】
一方、スイッチ素子３３をオフ作動させると、整流回路３０Ｂｘ→インダクタ３１→ダイオード３５ｘ→電気負荷２０→整流回路３０Ｂｘといった経路で電流が流れる（符号Ｉｏｆｆｐ，Ｉｏｆｆｎ参照）。この時、インダクタ３１に蓄積されたエネルギが放出されて整流回路３０Ｂｘの出力に加えられるので、整流回路３０Ｂｘの出力よりも高い電圧が電気負荷２０へ印加されることとなる。これにより、出力端子Ｔｏｕｔの平均電圧（出力電圧Ｖｏｕｔ）は入力端子Ｔｉｎの電圧（入力電圧Ｖｉｎ）よりも高くなるよう昇圧される。
【０００５】
なお、この昇圧の度合いは、スイッチ素子３３による流通率α（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。Ｔｏｎはオン作動時間、Ｔｏｆｆはオフ作動時間である。ちなみに、平滑コンデンサ３４ｘは、スイッチ素子３３のオフ作動時に充電され、オン作動時に電気負荷２０へ放電する。これにより、出力電圧Ｖｏｕｔの脈動が低減される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２１３４９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、チョッパ回路３０Ａｘは接地された筐体３８に収容されており、チョッパ回路上の所定部位（フレームグランド）と筐体３８とを電気的に接続させることで、チョッパ回路３０Ａｘを接地させている。しかしながら、スイッチ素子３３をスイッチング作動させることに伴い、正規の接地経路（つまり図１２中のＩｏｎｐ，Ｉｏｎｎ，Ｉｏｆｆｐ，Ｉｏｆｆｎに示す経路）ではなく、フレームグランドを介した以下に説明する浮遊コンデンサＦｎ、Ｆｐを経路としたコモンモード電流（符号Ｉｃｏｍｐ，Ｉｃｏｍｎ，Ｉｃｏｍ参照）が流れてしまうことが、従来より課題となっていた。
【０００８】
浮遊コンデンサＦｎ、Ｆｐの詳細について以下に説明すると、スイッチ素子３３やダイオード３５ｘ等の発熱素子には、絶縁シートを介してヒートシンク３７（素子取付部材）が取り付けられている。浮遊コンデンサＦｎは、ヒートシンク３７とダイオード３５のカソード端子とを一対の電極として形成され、浮遊コンデンサＦｐは、ヒートシンク３７とスイッチ素子３３のコレクタ端子（スイッチ素子がＩＧＢＴの場合）とを一対の電極として形成される（図３（ｃ）参照）。
【０００９】
スイッチ素子３３のうちインダクタ３１が接続される側をｐ側、その反対側をｎ側と呼ぶ場合において、スイッチング作動により、筐体に対するｐ側の電位（対地電圧Ｖｐ）が周期的に変化すると、スイッチ素子３３とヒートシンク３７間で形成される浮遊コンデンサＦｐを通じてコモンモード電流Ｉｃｏｍｐが流れる。
【００１０】
上記コモンモード電流の対策として、本発明者らは図１３に示す交流直流変換装置（検討装置３０Ｙ）を検討した。この検討装置３０Ｙでは、スイッチ素子３３のｐ側に設けられているインダクタ３１（昇圧インダクタ）とは別に、スイッチ素子３３のｎ側と整流回路３０Ｂｘとの間にノイズ抑制インダクタ３２を追加している。これによれば、ｐ側の対地電圧Ｖｐと、ｎ側の対地電圧Ｖｎとが相補的に変化するようにできる。つまり、Ｖｐが高くなる時にはＶｎが低くなり、Ｖｐが低くなる時にはＶｎが高くなるようにできる。
【００１１】
したがって、従来装置３０Ｘにおいてｐ側の浮遊コンデンサＦｐを通じて筐体３８へ流れ込んでいたコモンモード電流Ｉｃｏｍｐは、上記検討装置３０Ｙによればｎ側の浮遊コンデンサＦｎへ流れ込むことになる。これにより、筐体３８から外部へ漏れ出るコモンモード電流Ｉｃｏｍ（コモンモードノイズ）を抑制することができる。
【００１２】
さらに本発明者らは、ｐ側のコモンモード電流Ｉｃｏｍｐとｎ側のコモンモード電流Ｉｃｏｍｎの絶対値を同じにすることで、外部へ漏れ出るコモンモード電流Ｉｃｏｍの抑制を促進させることを検討した。すなわち、昇圧インダクタ３１およびノイズ抑制インダクタ３２のインダクタンスをＬ１，Ｌ２、浮遊コンデンサＦｎ，Ｆｐの容量をＣｎ，Ｃｐとした場合において、Ｌ１・Ｃｎ＝Ｌ２・Ｃｐとの等式を成立させるように構成すれば、理論的にはＩｃｏｍｐ＝Ｉｃｏｍｎにすることができコモンモード電流Ｉｃｏｍをゼロにできる。
【００１３】
したがって、Ｌ１＝Ｌ２かつＣｐ＝Ｃｎとなるように構成すれば上記等式を成立でき、Ｌ１≒Ｌ２とすることについては、２つのインダクタ３１，３２に同一の部品を選定すれば容易に実現できる。
【００１４】
しかしながら、ＣｐおよびＣｎは、スイッチ素子３３およびダイオード３５ｘのパッケージ形状や、絶縁シートの材質および厚さにより決定されるものであるため、Ｃｐ≒Ｃｎとはならない。なお、実際のＣｐおよびＣｎの容量の差分を計測し、その差分に相当するコンデンサを追加すれば見かけ上Ｃｐ≒Ｃｎとすることはできるが、計測の手間やコンデンサの容量誤差のため、現実的には極めて困難である。
【００１５】
本発明は、上記課題を解決するためになされたものであり、その目的は、外部へ漏れ出るコモンモードノイズの抑制効果を容易に向上できるようにした交流直流変換装置を提供することにある。
【課題を解決するための手段】
【００１６】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【００１７】
第１の発明では、交流電源から出力されるエネルギをインダクタ回路に蓄える状態と、前記インダクタ回路からエネルギを放出させる状態とに切り換えるよう、スイッチ回路をスイッチング作動させて交流電圧を昇圧するチョッパ回路と、前記チョッパ回路により昇圧された交流電圧を整流して電気負荷へ出力する整流回路とを備えることを前提とする。
【００１８】
前記交流電源が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ場合において、前記スイッチ回路は、前記正期間にスイッチング作動させる正期間用スイッチ素子と、前記負期間にスイッチング作動させる負期間用スイッチ素子と、前記正期間用スイッチ素子および前記負期間用スイッチ素子に取り付けられた素子取付部材とを有する。
【００１９】
さらに、前記正期間用スイッチ素子のうち、前記正期間に前記交流電源から出力される電流が入力される端子をｐ側端子、前記ｐ側端子から入力された電流を出力する端子をｎ側端子と呼び、前記ｐ側端子と同電位の配線をｐ側ライン、前記ｎ側端子と同電位の配線をｎ側ラインと呼ぶ場合において、前記整流回路は、前記正期間に整流するｐ側整流素子と、前記負期間に整流するｎ側整流素子と、前記ｐ側整流素子および前記ｎ側整流素子に取り付けられた素子取付部材とを有し、前記インダクタ回路は、前記ｐ側ラインに接続されるｐ側インダクタと、前記ｎ側ラインに接続されるｎ側インダクタとを有することを特徴とする。
【００２０】
先ず、上記発明において、交流電源から出力される交流電圧をチョッパ回路で昇圧させる作用について説明する。
【００２１】
交流電源の正期間において、正期間用スイッチ素子をオン作動させると、交流電源→ｐ側インダクタ→正期間用スイッチ素子→ｎ側インダクタ→交流電源といった経路で電流が流れる（図２（ａ）参照）。この時、ｐ側インダクタおよびｎ側インダクタにエネルギが蓄積される。その後、正期間用スイッチ素子をオフ作動させると、交流電源→ｐ側インダクタ→整流回路→電気負荷→整流回路→ｎ側インダクタ→交流電源といった経路で電流が流れる（図２（ｂ）参照）。この時、ｐ側インダクタおよびｎ側インダクタに蓄積されたエネルギが交流電源の出力に加えられるので、交流電源出力よりも高い電圧が電気負荷へ印加されることとなる。よって、正期間用スイッチ素子による流通率α（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御すれば、電圧が昇圧される。
【００２２】
交流電源の負期間において、負期間用スイッチ素子をオン作動させると正期間とは逆向きに負電流が流れ、この時、ｐ側インダクタおよびｎ側インダクタにエネルギが蓄積される（図２（ｃ）参照）。その後、負期間用スイッチ素子をオフ作動させると、ｐ側インダクタおよびｎ側インダクタに蓄積されたエネルギが交流電源の出力に加えられて、電圧が昇圧される（図２（ｄ）参照）。
【００２３】
次に、上記発明において、インダクタ回路により発揮されるコモンモードノイズ抑制の効果を説明する。
【００２４】
ｐ側インダクタおよびｎ側インダクタの値が同じである場合、スイッチ素子のオンオフおよび交流電源の正負期間に拘わらず、ｐ側インダクタおよびｎ側インダクタには同じ電圧が印加される。これにより、スイッチング作動時のｐ側ラインの対地電圧Ｖｐｇとｎ側ラインの対地電圧Ｖｎｇは相補的に変化する（図５参照）。そのため、ｐ側ラインに存在する浮遊コンデンサＦｐ（図１参照）に印加される電圧と、ｎ側ラインに存在する浮遊コンデンサＦｎ（図１参照）に印加される電圧とが相補的に変化する。具体的には、正期間用スイッチ素子のスイッチング作動に伴い両コンデンサＦｐ，Ｆｎの電圧が変化するにあたり、一方の浮遊コンデンサＦｐの電圧が高くなる時には他方の浮遊コンデンサＦｎの電圧が低くなり、一方が低くなる時には他方が高くなる。
【００２５】
したがって、従来回路３０Ｘでは、浮遊コンデンサＦｐから接地側へコモンモード電流Ｉｃｏｍが流れるのに対し、上記発明では、２つの浮遊コンデンサＦｐ，Ｆｎの間でコモンモード電流Ｉｎｐが流れる。そのため、浮遊コンデンサＦｎ，Ｆｐから接地側へコモンモード電流Ｉｃｏｍが流れ出てしまうことが抑制され、コモンモード電流が交流直流変換装置内部に閉じ込められるよう促すことができる。要するに、ｐ側の浮遊コンデンサＦｐを流れるコモンモード電流Ｉｃｏｍｐが、接地側へ流れ出ることなくｎ側の浮遊コンデンサＦｎへ回収されるようにできる。
【００２６】
次に、上記発明において、コモンモードノイズの抑制効果を容易に向上できるようになる理由を説明する。
【００２７】
ｐ側インダクタおよびｎ側インダクタのインダクタンスをＬ１，Ｌ２とし、ｐ側ラインに存在する浮遊コンデンサＦｐの容量をＣｐとし、ｎ側ラインに存在する浮遊コンデンサＦｎの容量をＣｎとした場合において、Ｌ１・Ｃｎ＝Ｌ２・Ｃｐとの等式を成立させるように構成すれば、外部へ漏れ出るコモンモード電流Ｉｃｏｍ（コモンモードノイズ）をゼロにできる。換言すれば、Ｌ１・Ｃｎの値とＬ２・Ｃｐの値を近い値にするほど、上述したノイズ抑制インダクタの機能によるコモンモードノイズ抑制の効果を向上できる。
【００２８】
そして、Ｌ１≒Ｌ２とすることについては、２つのインダクタ３１，３２に同一の部品を選定、或いは同一の磁性体に対称に巻くことで実現できる。また、Ｃｐ≒Ｃｎとすることについても、以下に説明する如く容易に実現できる。
【００２９】
すなわち、ｐ側ラインに存在する浮遊コンデンサＦｐは、正期間用スイッチ素子と素子取付部材（例えば、図１に例示するヒートシンク３７や筐体３８）を一対の電極として形成される浮遊コンデンサＦｐＳＷと、ｐ側整流素子（図１の場合ダイオードＤ３）と素子取付部材を一対の電極として形成される浮遊コンデンサＦｐＤとの合成になる。また、ｎ側ラインに存在する浮遊コンデンサＦｎは、負期間用スイッチ素子と素子取付部材を一対の電極として形成される浮遊コンデンサＦｎＳＷと、ｎ側整流素子（図１の場合ダイオードＤ４）と素子取付部材を一対の電極として形成される浮遊コンデンサＦｎＤとの合成になる。
【００３０】
したがって、正期間用スイッチ素子と負期間用スイッチ素子に同一の部品を選定し、かつ、ｐ側整流素子とｎ側整流素子に同一の部品を選定すれば、ＦｐＳＷとＦｐＤの合成容量（ｐ側ラインの容量Ｃｐ）と、ＦｎＳＷとＦｎＤの合成容量（ｎ側ラインの容量Ｃｎ）を略同一にすることを容易に実現できる。よって、上記発明によれば、Ｌ１≒Ｌ２かつＣｐ≒Ｃｎとなるように構成してコモンモードノイズ抑制の効果を向上させることを、容易に実現できる。
【００３１】
第２の発明では、前記ｐ側ラインを形成するｐ側配線パターン、および前記ｎ側ラインを形成するｎ側配線パターンが設けられた回路基板を備え、前記ｐ側配線パターンの表面積と前記ｎ側配線パターンの表面積を同じに設定することを特徴とする。
【００３２】
ここで、先述した通り、ｐ側ラインの浮遊コンデンサＦｐは、ｐ側整流素子による浮遊コンデンサＦｐＤと、正期間用スイッチ素子による浮遊コンデンサＦｐＳＷとの合成であり（Ｆｐ＝ＦｐＤ＋ＦｐＳＷ）、ｎ側ラインの浮遊コンデンサＦｎは、ｎ側整流素子による浮遊コンデンサＦｎＤと、負期間用スイッチ素子による浮遊コンデンサＦｎＳＷとの合成である（Ｆｎ＝ＦｎＤ＋ＦｎＳＷ）。
【００３３】
そして、これらの浮遊コンデンサＦｐＤ，ＦｐＳＷＦｎ，ＦｎＤ，ＦｎＳＷの他にも、回路基板上の配線パターンと、その配線パターンに対向する電導体（例えば回路基板を収容する金属製の筐体）との間で形成される浮遊コンデンサＦｐＰ，ＦｎＰが存在しており、厳密にはこれらのＦｐＰ，ＦｎＰもＦｐ，Ｆｎに含まれることとなる（Ｆｐ＝ＦｐＤ＋ＦｐＳＷ＋ＦｐＰ、Ｆｎ＝ＦｎＤ＋ＦｎＳＷ＋ＦｎＰ）。
【００３４】
この点を鑑みた上記発明では、ｐ側配線パターンの表面積とｎ側配線パターンの表面積を同じに設定するので、ｐ側配線パターンによる浮遊コンデンサＦｐＰの容量と、ｎ側配線パターンによる浮遊コンデンサＦｎＰの容量を同じにできる。よって、Ｃｐ≒Ｃｎとすることの精度を向上でき、コモンモードノイズ抑制の効果をより一層向上できるようになる。
【００３５】
第３の発明では、前記回路基板上における所定の仮想線（図３中の一点鎖線３６ａ参照）に対し、前記正期間用スイッチ素子および前記負期間用スイッチ素子を対称に配置し、前記ｐ側整流素子および前記ｎ側整流素子を対称に配置し、前記ｐ側インダクタおよび前記ｎ側インダクタを対称に配置したことを特徴とする。
【００３６】
上記発明によれば、前記ｐ側配線パターンおよび前記ｎ側配線パターンを対称に形成することを容易に実現でき、ひいては、ｐ側配線パターンの表面積とｎ側配線パターンの表面積を同じに設定することを容易に実現できるようになる。
【００３７】
第４の発明では、前記正期間用スイッチ素子および前記負期間用スイッチ素子が同一形状である、或いは、前記ｐ側整流素子および前記ｎ側整流素子が同一形状である、或いは、前記ｐ側インダクタおよび前記ｎ側インダクタが同一形状であることを特徴とする。
【００３８】
上記発明によれば、正期間用スイッチ素子および前記負期間用スイッチ素子を同一形状にすることで、ｐ側ラインに存在する浮遊コンデンサＦｐＳＷの容量と、ｎ側ラインに存在する浮遊コンデンサＦｎＳＷの容量を容易に同じにできる。また、ｐ側整流素子およびｎ側整流素子を同一形状にすることで、ｐ側ラインに存在する浮遊コンデンサＦｐＤの容量と、ｎ側ラインに存在する浮遊コンデンサＦｎＤの容量を容易に同じにできる。
【００３９】
また、ｐ側インダクタおよびｎ側インダクタを同一形状にすることで、先述した通り相補的に変化する両対地電圧Ｖｐｇ，Ｖｎｇの絶対値を同一にできる。よって、浮遊コンデンサＦｎ，Ｆｐから接地側へコモンモード電流Ｉｃｏｍが流れ出てしまうことの抑制効果を向上できる。
【００４０】
第５の発明では、前記正期間用スイッチ素子および前記負期間用スイッチ素子には、電流の流れを一方向に制限する特性を有した素子が採用されており、前記負期間用スイッチ素子に対して逆並列に接続された前記正期間用スイッチ素子は、前記負期間において電流を流させない向きに接続され、前記負期間用スイッチ素子は、前記正期間において電流を流させない向きに接続されていることを特徴とする（図１参照）。
【００４１】
ここで、例えばスイッチ素子にＩＧＢＴが採用されている場合において、エミッタ端子にコレクタ端子よりも高い電圧が印加されると、ＩＧＢＴをオフ作動させているにも拘わらずエミッタ端子とコレクタ端子が短絡した状態になるおそれがある。つまり、交流電力の負側の電流（負電流）による電圧が正期間用スイッチ素子に印加されると、正期間用スイッチ素子が短絡状態になるおそれがあるため、負期間における電流が正期間用スイッチ素子を逆流することを防止する逆流阻止ダイオード３３Ｄ（図７〜図１１参照）を設けることが望ましい。同様にして、正期間における電流が負期間用スイッチ素子を逆流することを防止する逆流阻止ダイオード３４Ｄ（図７〜図１１参照）を設けることが望ましい。
【００４２】
しかし、スイッチ素子の他にこれらの逆流阻止ダイオード３３Ｄ，３４Ｄを設けると部品点数の増加を招く。これに対し、上記発明によれば、電流の流れを一方向に制限する特性を有したスイッチ素子（図１参照）を採用し、上記逆流を阻止する向きに両スイッチ素子を並列接続するので、上記逆流阻止ダイオードを不要にでき、部品点数の削減を図ることができる。
【００４３】
第６の発明では、前記正期間用スイッチ素子のうち前記正期間における電流を順方向に出力する出力端子と、前記負期間用スイッチ素子のうち前記負期間における電流を順方向に出力する出力端子とは互いに接続されており、前記正期間用スイッチ素子および前記負期間用スイッチ素子には、共通する１つの駆動回路からスイッチング指令信号が
入力されるように構成されていることを特徴とする。
【００４４】
スイッチング指令信号は出力端子の電位を基準電位とした信号を用いることが一般的であり、このことを鑑みた上記発明では、正期間用スイッチ素子および負期間用スイッチ素子の出力端子を互いに接続させるので、両スイッチ素子の基準電位が同じになる。したがって、共通する１つの駆動回路から両スイッチ素子へのスイッチング指令信号を出力する構成を実現できる。よって、両スイッチ素子の各々に対して別々の駆動回路を設ける場合に比べて、部品点数の削減を図ることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１実施形態に係る交流直流変換装置に、交流電源および電気負荷を接続した状態を示す回路図。
【図２】第１実施形態において、スイッチング作動による昇圧および整流時の電流の流れを説明する図。
【図３】第１実施形態において、チョッパ回路および整流回路の部品配置を示す図。
【図４】図５においてシミュレーションした電位変化の箇所を説明する図。
【図５】第１実施形態にかかるチョッパ回路の各箇所での電位変化をシミュレーションした結果を示す図。
【図６】第１実施形態にかかる交流直流変換装置において、外部へ漏れ出るコモンモード電流の強度と周波数との関係を数値解析した結果を示す図。
【図７】本発明の第２実施形態にかかる交流直流変換装置を示す回路図。
【図８】本発明の第３実施形態にかかる交流直流変換装置を示す回路図。
【図９】本発明の第４実施形態にかかる交流直流変換装置を示す回路図。
【図１０】本発明の第５実施形態にかかる交流直流変換装置を示す回路図。
【図１１】本発明の第６実施形態にかかる交流直流変換装置を示す回路図。
【図１２】従来の装置を示す回路図。
【図１３】本発明者らが検討した装置を示す回路図。
【発明を実施するための形態】
【００４６】
以下、本発明を具体化した各実施形態を図面に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。
【００４７】
（第１実施形態）
図１は、交流電源１０、各種の電気負荷２０および、交流電源１０から出力される交流電圧を昇圧して整流する交流直流変換装置３０を示す。この交流直流変換装置３０は、昇圧型のチョッパ回路３０Ａ（一点鎖線のうち二点鎖線を除く部分）、およびブリッジ型の全波整流回路３０Ｂ（二点鎖線部分）を有している。交流直流変換装置３０の入力端子Ｔｉｎには交流電源１０が接続されており、交流直流変換装置３０の出力端子Ｔｏｕｔには電気負荷２０が接続されている。
【００４８】
チョッパ回路３０Ａは、交流電源１０と整流回路３０Ｂの間に直列接続されるｐ側インダクタ３１と、整流回路３０Ｂに並列接続される正期間用スイッチ素子（正期間用ＳＷ３３）とを備えている。
【００４９】
また、チョッパ回路３０Ａは、交流電源１０と整流回路３０Ｂの間に直列接続されるｎ側インダクタ３２と、整流回路３０Ｂに並列接続される負期間用スイッチ素子（負期間用ＳＷ３４）とを備えている。
【００５０】
これらスイッチ素子３３，３４のスイッチング作動は、図示しないマイクロコンピュータにより制御される。なお、スイッチ素子３３，３４は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）やＭＯＳ−ＦＥＴ等の半導体スイッチであり、図１の例ではＩＧＢＴを採用しており、特に、逆流防止機能を有したＩＧＢＴを採用している。逆流防止機能とは、ＩＧＢＴのエミッタ側からコレクタ側へ電流が流れることを防止する機能であり、図１中の符号３３ａ，３４ａに示す向きにダイオードが存在する回路と等価である。
【００５１】
そして、正期間用ＳＷ３３のコレクタ側（ｐチャネル側）にはｐ側インダクタ３１が接続され、エミッタ側（ｎチャネル側）にはｎ側インダクタ３２が接続されている。以下の説明では、正期間用ＳＷ３３のコレクタ側をｐ側、エミッタ側をｎ側と記載する。なお、正期間用ＳＷ３３のコレクタ端子がｐ側端子、エミッタ端子がｎ側端子に相当する。ちなみに、負期間用ＳＷ３４のコレクタ側（ｐチャネル側）にはｎ側インダクタ３２が接続され、エミッタ側（ｎチャネル側）にはｐ側インダクタ３１が接続されている。
【００５２】
そして、正期間用ＳＷ３３のｐ側端子の電位変化と同様に電位変化する配線をｐ側ラインＷｐ、ｎ側端子の電位変化と同様に電位変化する配線をｎ側ラインＷｎと呼ぶ。なお、ｐ側インダクタ３１およびｎ側インダクタ３２は「インダクタ回路」に相当し、正期間用ＳＷ３３および負期間用ＳＷ３４は「スイッチ回路」に相当する。
【００５３】
整流回路３０Ｂは、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４を接続して構成されたブリッジ回路、および平滑コンデンサ３５を有して構成されている。なお、平滑コンデンサ３５の静電容量は、後述する各種浮遊容量Ｃｐ、Ｃｎに比べて十分に大きい。
【００５４】
次に、チョッパ回路３０Ａによる昇圧作動、および整流回路３０Ｂによる整流作動について、図２を用いて説明する。
【００５５】
交流電源１０が出力する平均電圧より高い期間を正期間、低い期間を負期間と呼ぶ場合において、正期間には、正期間用ＳＷ３３を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、正期間用ＳＷ３３をオン作動させると、電源１０→ｐ側インダクタ３１→正期間用ＳＷ３３→ｎ側インダクタ３２→電源１０といった経路で電流が流れる（図２（ａ）参照）。この時、ｐ側インダクタ３１およびｎ側インダクタ３２にエネルギが蓄積される。なお、この時にはダイオードＤ１〜Ｄ４に電流は流れず、平滑コンデンサ３５に蓄えられた電荷が電気負荷２０へ流れる。
【００５６】
その後、正期間用ＳＷ３３をオフ作動させると、電源１０→ｐ側インダクタ３１→ダイオードＤ１→電気負荷２０および平滑コンデンサ３５→ダイオードＤ４→ｎ側インダクタ３２→電源１０といった経路で電流が流れる（図２（ｂ）参照）。この時、ｐ側インダクタ３１に蓄積されたエネルギが電源１０の出力に加えられるので、出力端子Ｔｏｕｔの平均電圧（出力電圧Ｖｏｕｔ）は入力端子Ｔｉｎの電圧（入力電圧Ｖｉｎ）よりも高くなるよう昇圧されることとなる。この昇圧の度合いは、正期間用ＳＷ３３による流通率α（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。Ｔｏｎはオン作動時間、Ｔｏｆｆはオフ作動時間である。
【００５７】
交流電源１０の負期間には、負期間用ＳＷ３４を以下のようにスイッチング作動させて交流電圧を昇圧させる。すなわち、負期間用ＳＷ３４をオン作動させると、電源１０→ｎ側インダクタ３２→負期間用ＳＷ３４→ｐ側インダクタ３１→電源１０といった経路で電流が流れる（図２（ｃ）参照）。この時、ｐ側インダクタ３１およびｎ側インダクタ３２にエネルギが蓄積される。なお、この時にはダイオードＤ１〜Ｄ４に電流は流れず、平滑コンデンサ３５に蓄えられた電荷が電気負荷２０へ流れる。
【００５８】
その後、負期間用ＳＷ３４をオフ作動させると、電源１０→ｎ側インダクタ３２→ダイオードＤ２→電気負荷２０および平滑コンデンサ３５→ダイオードＤ３→ｐ側インダクタ３１→電源１０といった経路で電流が流れる（図２（ｄ）参照）。この時、ｐ側インダクタ３１およびｎ側インダクタ３２に蓄積されたエネルギが電源１０の出力に加えられるので昇圧されることとなる。この昇圧の度合いは、負期間用ＳＷ３４による流通率α（α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））を制御することで調整される。
【００５９】
ちなみに、平滑コンデンサ３５は、正期間用ＳＷ３３および負期間用ＳＷ３４のオフ作動時に充電され、正期間用ＳＷ３３および負期間用ＳＷ３４のオン作動時には電気負荷２０へ放電する。これにより、出力電圧Ｖｏｕｔの脈動が低減される。また、チョッパ回路３０Ａから出力される交流電力は、図２（ａ）〜（ｄ）のいずれの場合においても電気負荷２０および平滑コンデンサ３５へ電力供給される向きが同じになるよう、４つのダイオードＤ１〜Ｄ４により整流される。
【００６０】
なお、正期間用ＳＷ３３のスイッチング作動時（正期間における昇圧時）には、負期間用ＳＷ３４を常時オフに制御され、負期間用ＳＷ３４のスイッチング作動時（負期間における昇圧時）には、正期間用ＳＷ３３は常時オフに制御される。但し、この変形例として、正期間用ＳＷ３３のゲート端子と負期間用ＳＷ３４のゲート端子に同一のスイッチング指令信号を入力させるようにしてもよい。
【００６１】
この場合、正期間において正期間用ＳＷ３３をスイッチング作動させている時に、負期間用ＳＷ３４がオン作動しても、先述した逆流防止機能（ダイオード３４ａと等価の機能）が発揮されるので、負期間用ＳＷ３４に順方向の電流が流れることはない。負期間においても同様にして、正期間用ＳＷ３３がオン作動しても、逆流防止機能（ダイオード３３ａと等価の機能）が発揮されるので、正期間用ＳＷ３３に順方向の電流が流れることはない。
【００６２】
なお、正期間時には負期間用ＳＷ３４を常時オフに制御し、負期間時には正期間用ＳＷ３３を常時オフに制御すれば、不要なスイッチング指令信号の出力を無くすことができるので、省電力の点で有利である。一方、両ＳＷ３３，３４に同一のスイッチング指令信号を入力させる場合には、各々のＳＷ３３，３４に別々のスイッチング指令信号の出力する場合に比べ、スイッチング指令信号を出力する処理の負荷を軽減できる点で有利である。
【００６３】
ここで、正期間用ＳＷ３３および負期間用ＳＷ３４に用いられるＩＧＢＴには、エミッタ側からコレクタ側への電流の流れを阻止する特性を有したＲＢＩＧＢＴ（Reverse BlockingＩＧＢＴ）が採用されており、図１中の符号３３ａ，３４ａに示す向きにダイオードが存在する回路と等価である。このような逆流阻止の特性は次のように機能する。すなわち、交流電源１０の正期間において、負期間用ＳＷ３４のエミッタ電位がコレクタ電位よりも高くなることにより負期間用ＳＷ３４が損傷することを防止する。同様に、交流電源１０の負期間において、正期間用ＳＷ３３のエミッタ電位がコレクタ電位よりも高くなることにより正期間用ＳＷ３３が損傷することを防止する。
【００６４】
図３は、チョッパ回路３０Ａおよび整流回路３０Ｂの部品配置を示す図であり、（ｂ）は（ａ）のｂ矢視断面を表し、（ｃ）は（ａ）のｃ矢視断面を表す。
【００６５】
図示されるように、ｐ側インダクタ３１、ｎ側インダクタ３２、正期間用ＳＷ３３、負期間用ＳＷ３４、ダイオードＤ１〜Ｄ４は、同一の回路基板３６に実装されている。また、正期間用ＳＷ３３、負期間用ＳＷ３４、ダイオードＤ１〜Ｄ４は、絶縁シート３７ａを介して同一のヒートシンク３７に取り付けられており、これらの発熱素子３３，３４，Ｄ１〜Ｄ４はヒートシンク３７（素子取付部材）により冷却される。
【００６６】
図３（ａ）中の一点鎖線３６ａは、回路基板３６上における所定の仮想線を示しており、仮想線３６に対して各部品を上下対称に配置している。具体的には、正期間用ＳＷ３３および負期間用ＳＷ３４を対称に配置し、両ダイオードＤ１，Ｄ４を対称に配置し、両ダイオードＤ３，Ｄ２を対称に配置し、ｐ側インダクタ３１およびｎ側インダクタ３２を対称に配置している。そして、このように各種実装部品を仮想線３６に対して線対称に配置することに伴い、ｐ側配線パターンＰｐおよびｎ側配線パターンＰｎを仮想線３６に対して線対称に形成している。
【００６７】
これらの発熱素子３３，３４，Ｄ１〜Ｄ４とヒートシンク３７との間には電荷が蓄えられることになり、各々の発熱素子３３，３４，Ｄ１〜Ｄ４がヒートシンク３７と一対の電極を形成して浮遊コンデンサを構成することとなる（図３（ｃ）中の一点鎖線参照）。図１中の符号ＦｐＳＷ，ＦｎＳＷ，ＦｐＤ，ＦｎＤは、正期間用ＳＷ３３、負期間用ＳＷ３４、ダイオードＤ３、ダイオードＤ４により構成される浮遊コンデンサを各々示す。
【００６８】
さらに回路基板３６には、以下に説明するｐ側配線パターンＰｐおよびｐ側配線パターンＰｐが設けられている（図３（ａ）参照）。すなわち、ｐ側配線パターンＰｐは、正期間用ＳＷ３３、ダイオードＤ１，Ｄ３およびｐ側インダクタ３１を接続するプリント配線であり、先述したｐ側ラインＷｐの一部を形成する。また、ｎ側配線パターンＰｎは、負期間用ＳＷ３４、ダイオードＤ２，Ｄ４およびｎ側インダクタ３２を接続するプリント配線であり、先述したｎ側ラインＷｎの一部を形成する。そして、これらのｐ側配線パターンＰｐおよびｐ側配線パターンＰｐは、筐体３８と一対の電極を形成して浮遊コンデンサＦｐＰ，ＦｎＰを構成する。
【００６９】
ダイオードＤ１〜Ｄ４のカソード端子とヒートシンク３７とは、対向する一対の電極（浮遊コンデンサ）を構成する。そして、ダイオードＤ３についてはカソード端子にｐ側配線パターンＰｐ（ｐ側ラインＷｐ）が接続され、ダイオードＤ４についてはカソード端子にｎ側配線パターンＰｎ（ｎ側ラインＷｎ）が接続されている。そのため、スイッチング作動に伴い、ｐ側配線パターンＰｐの対地電位およびｎ側配線パターンＰｎの対地電位が変化すると、その電位変化に伴い浮遊コンデンサＦｐＤ，ＦｎＤに電流（コモンモード電流）が流れる。
【００７０】
これに対し、ダイオードＤ１，Ｄ２のカソード端子は、ｐ側配線パターンＰｐおよびｎ側配線パターンＰｎのいずれとも接続されていないので、ダイオードＤ１，Ｄ２とヒートシンク３７との間に形成される浮遊コンデンサにはコモンモード電流が流れない。
【００７１】
正期間用ＳＷ３３および負期間用ＳＷ３４のコレクタ端子とヒートシンク３７とは、対向する一対の電極（浮遊コンデンサ）を構成する。そして、正期間用ＳＷ３３についてはコレクタ端子にｐ側配線パターンＰｐ（ｐ側ラインＷｐ）が接続され、負期間用ＳＷ３４についてはコレクタ端子にｎ側配線パターンＰｎ（ｎ側ラインＷｎ）が接続されている。そのため、スイッチング作動に伴い、ｐ側配線パターンＰｐの対地電位およびｎ側配線パターンＰｎの対地電位が変化すると、その電位変化に伴い浮遊コンデンサＦｐＳＷ，ＦｎＳＷに電流（コモンモード電流）が流れる。
【００７２】
浮遊コンデンサＦｐＰ，ＦｎＰについても同様であり、スイッチング作動に伴い、ｐ側配線パターンＰｐの対地電位およびｎ側配線パターンＰｎの対地電位が変化すると、その電位変化に伴い浮遊コンデンサＦｐＰ，ＦｎＰに電流（コモンモード電流）が流れる。
【００７３】
次に、正期間用ＳＷ３３および負期間用ＳＷ３４をスイッチング作動させている時の各種電位差Ｖｉｎ，Ｖｌｐ，Ｖｌｎ，Ｖｓｗ，Ｖｐｇ，Ｖｎｇの変化について、図４および図５を用いて説明する。
【００７４】
図４に示すように、Ｖｉｎは交流電源１０の両端の電位差、Ｖｌｐはｐ側インダクタ３１の両端の電位差、Ｖｌｎはｎ側インダクタ３２の両端の電位差、Ｖｓｗは正期間用ＳＷ３３の両端の電位差をそれぞれ表す。また、図４中の矢印に示す側が高電位となっているときの値を正として表す。
【００７５】
Ｖｐｇは、ｐ側配線パターンＰｐの電位変化に伴いコモンモード電流が流れる、複数の浮遊コンデンサＦｐＳＷ，ＦｐＤ，ＦｐＰを合成したｐ側浮遊コンデンサＦｐの、接地電位に対する電位差を表す。また、Ｖｎｇは、ｎ側配線パターンＰｎの電位変化に伴いコモンモード電流が流れる、複数の浮遊コンデンサＦｎＳＷ，ＦｎＤ，ＦｎＰを合成したｎ側浮遊コンデンサＦｎの、接地電位に対する電位差を表す。
【００７６】
図５（１）〜（５）は、上述したＶｉｎ，Ｖｌｐ，Ｖｌｎ，Ｖｓｗ，Ｖｐｇ，Ｖｎｇの変化をシミュレーションした結果を示す。また、図５（１ａ）〜（５ａ）は、図５（１）中の点線に示す正期間時における（１）〜（５）の拡大図である。したがって、図５（１ａ）〜（５ａ）に示す期間では、負期間用ＳＷ３４はオフのままであり、正期間用ＳＷ３３はスイッチング作動している。
【００７７】
図５（３ａ）に示すように、正期間用ＳＷ３３のオン作動時にはＶｓｗ≒０Ｖであり、正期間用ＳＷ３３のオン作動時にはＶｓｗ＝４００Ｖである。この時、図５（１ａ）に示す例ではＶｉｎ＝３００Ｖであり、正期間用ＳＷ３３のスイッチング作動により３００Ｖの電源電圧が４００Ｖにまで昇圧されている。
【００７８】
図５（２ａ）に示すように、ｐ側インダクタ３１およびｎ側インダクタ３２には同じ電圧が印加されている。
【００７９】
図５（４ａ）（５ａ）に示すように、正期間用ＳＷ３３のオン作動時にはＶｐｇ≒０ＶかつＶｎｇ≒０Ｖであり、正期間用ＳＷ３３のオフ作動時にはＶｐｇ＝−２００ＶかつＶｎｇ＝２００Ｖとなる。このように、ＶｐｇとＶｎｇは、一方がゼロからプラス側に変化すると他方はゼロからマイナス側に変化するよう、相補的に変化する。しかも、プラス側に変化した時の電位差と、マイナス側に変化した時の電位差の値が同じになっている。
【００８０】
要するに、正期間用ＳＷ３３のオフ作動時にはΔＶｎｇ＝−ΔＶｐｇとなっている。また、図示を省略しているが、負期間用ＳＷ３４のオフ作動時にはΔＶｐｇ＝−ΔＶｎｇとなる。このことは、Ｌ１＝Ｌ２の等式を満たすように設定されていることにより実現されている。なお、Ｌ１およびＬ２はｐ側インダクタ３１およびｎ側インダクタ３２のインダクタンスを示す。具体的には、２つのインダクタ３１，３２に同一の部品を選定、或いは同一の磁性体に対称に巻くことで実現できる。
【００８１】
浮遊コンデンサについては、ダイオードＤ３およびダイオードＤ４に同じダイオードを用いることで、ＦｎＤの容量＝ＦｐＤの容量となっている。また、正期間用ＳＷ３３および負期間用ＳＷ３４に同じスイッチ素子を用いることで、ＦｎＳＷの容量＝ＦｐＳＷの容量となっている。さらに、ｎ側配線パターンＰｎの表面積とｐ側配線パターンＰｐの表面積が同じになるように設定されている。そのため、ＦｎＰの容量＝ＦｐＰの容量となっている。したがって、ｎ側浮遊コンデンサＦｎの容量＝ｐ側浮遊コンデンサＦｐの容量（Ｃｎ＝Ｃｐ）となっている（図１中の一点鎖線参照）。
【００８２】
以上により、Ｌ１＝Ｌ２かつＣｎ＝Ｃｐに設定され、ひいては、Ｌ１・Ｃｎ＝Ｌ２・Ｃｐとなっている。そのため、スイッチング作動に伴いｐ側浮遊コンデンサＦｐを流れるコモンモード電流は、ｎ側浮遊コンデンサＦｎへ流れ込むことになる。詳細には、図１の一点鎖線に示すように、ＦｎＤとＦｐＤの間、ＦｎＳＷとＦｐＳＷの間、ＦｎＰとＦｐＰの間でコモンモード電流が流れる。これにより、筐体３８から外部へ漏れ出るコモンモード電流Ｉｃｏｍ（コモンモードノイズ）が抑制される。
【００８３】
図６は、筐体３８を交流電源に接続して作動した場合で、交流電源ノイズ規格を想定した場合のノイズ電圧強度と周波数との関係を数値解析して得られた強度分布グラフであり、この数値解析では、入力電圧Ｖｉｎ＝１４１Ｖ、スイッチング周波数＝３０ｋＨｚを条件としている。そして、（ａ）は、図１２に示す従来装置３０ｘにおける強度分布、（ｂ）は、図１に示す本実施形態の交流直流変換装置３０における強度分布である。なお、図中の一点鎖線Ｌは、コモンモード電流Ｉｃｏｍの低減目標値を示す。
【００８４】
そして、（ａ）（ｂ）の比較から、ＶｐｇおよびＶｎｇを相補的に変化させる本実施形態によれば、コモンモード電流Ｉｃｏｍを低減できることが分かる。しかも、Ｌ１・Ｃｎ＝Ｌ２・Ｃｐとの等式を満たすように設定することにより、ノイズ電圧を低減目標値未満にできることが分かる。
【００８５】
（第２実施形態）
上記第１実施形態では、正期間用ＳＷ３３および負期間用ＳＷ３４に、逆流阻止特性を有するＲＢＩＧＢＴを採用している。これに対し、図７に示す本実施形態では、正期間用ＳＷ３３および負期間用ＳＷ３４に、逆流阻止特性を有していないＩＧＢＴを採用するとともに、逆流阻止特性の代用としてダイオード３３Ｄ，３４Ｄを設けている。なお、図７に示すＩＧＢＴ３３，３４は、エミッタ側からコレクタ側に電流を流すダイオード３３ｂ，３４ｂが内蔵されたものである。
【００８６】
ダイオード３４Ｄは、正期間時にダイオード３４ｂを通じて電流が流れることを防止するとともに、負期間用ＳＷ３４のエミッタ電位がコレクタ電位よりも高くなることにより負期間用ＳＷ３４が損傷することを防止する。同様に、ダイオード３３Ｄは、負期間時にダイオード３３ｂを通じて電流が流れることを防止するとともに、正期間用ＳＷ３３のエミッタ電位がコレクタ電位よりも高くなることにより正期間用ＳＷ３３が損傷することを防止する。
【００８７】
以上により、本実施形態によっても上記第１実施形態と同様の効果が発揮される。但し、第１実施形態では、本実施形態にかかるダイオード３３Ｄ，３４Ｄが不要になるので、部品点数低減の点で有利である。
【００８８】
（第３実施形態）
図８に示す本実施形態は、上記第２実施形態を変形させたものであり、正期間用ＳＷ３３のエミッタ端子（出力端子）と負期間用ＳＷ３４のエミッタ端子（出力端子）とを互いに接続している。そして、正期間用ＳＷ３３のゲート端子および負期間用ＳＷ３４のゲート端子へは、共通する１つの駆動回路（図示せず）からスイッチング指令信号が入力されるように構成されている。
【００８９】
ここで、ゲート端子へ出力するスイッチング指令信号は、エミッタ端子の電位を基準電位とした信号を用いることを要する。例えば、エミッタ電位よりも所定値だけプルアップさせた電位の信号をスイッチオン信号、エミッタ電位と同電位の信号をスイッチオフ信号としてゲート端子へ印加する。
【００９０】
したがって、正期間用ＳＷ３３および負期間用ＳＷ３４のエミッタ端子を互いに接続した本実施形態によれば、正期間用ＳＷ３３および負期間用ＳＷ３４にかかるスイッチング指令信号の基準電位を同じにできる。よって、正期間用ＳＷ３３および負期間用ＳＷ３４の駆動回路を共用化でき、部品点数低減を図ることができる。
【００９１】
（第４実施形態）
図９に示す本実施形態は、上記第３実施形態を変形させたものであり、正期間用ＳＷ３３および負期間用ＳＷ３４に、ダイオード３３ｂ，３４ｂが内蔵されていないＩＧＢＴを採用している。本実施形態によっても、上記第３実施形態と同様の効果が発揮される。
【００９２】
（第５実施形態）
図１０に示す本実施形態は、上記第３実施形態を変形させたものであり、例えば交流電源１０の正期間において正期間用ＳＷ３３がオン動作時に負期間用ＳＷ３４の内蔵ダイオード３４ｂに電流が流れる。
【００９３】
本実施形態によっても、正期間用ＳＷ３３および負期間用ＳＷ３４のエミッタ端子が互いに接続されることとなるため、正期間用ＳＷ３３および負期間用ＳＷ３４にかかるスイッチング指令信号の基準電位を同じにできる。よって、正期間用ＳＷ３３および負期間用ＳＷ３４の駆動回路（図示せず）を共用化でき、部品点数低減を図ることができる。
【００９４】
ここで、上記各実施形態では、正期間用ＳＷ３３および負期間用ＳＷ３４のいずれか一方のスイッチ素子をオン作動させている時には、他方のスイッチ素子をオフ作動させている。これに対し、本実施形態の構成において、正期間用ＳＷ３３および負期間用ＳＷ３４に、ＭＯＳ−ＦＥＴを採用し、一方のスイッチ素子をオン作動させている時に、そのオン作動と同期させて他方のスイッチ素子もオン作動させ、損失の低減を図ってもよい。
【００９５】
（第６実施形態）
上記各実施形態では、正期間用ＳＷ３３および負期間用ＳＷ３４にＩＧＢＴを採用しているが、図１１に示す本実施形態では、正期間用ＳＷ３３Ｍおよび負期間用ＳＷ３４ＭにＭＯＳ−ＦＥＴを採用している。なお、図１１に示すＭＯＳ−ＦＥＴ３３Ｍ，３４Ｍは、ソース側からドレイン側に電流を流すダイオード３３ｃ，３４ｃが内蔵されたものである。
【００９６】
なお、本実施形態では、図７の正期間用ＳＷ３３および負期間用ＳＷ３４に採用されていたＩＧＢＴをＭＯＳ−ＦＥＴに置き換えたものであるが、図８、図１０に示すＩＧＢＴをＭＯＳ−ＦＥＴに置き換えるようにしてもよい。
【００９７】
（他の実施形態）
本発明は上記実施形態の記載内容に限定されず、以下のように変更して実施してもよい。また、各実施形態の特徴的構成をそれぞれ任意に組み合わせるようにしてもよい。
【００９８】
・上記各実施形態にかかる整流回路３０Ｂには、４つのダイオードＤ１〜Ｄ４によるブリッジ回路を有したブリッジ型の全波整流回路が採用されているが、本発明はこの回路に限定されるものではなく、例えば、トランスの両端にダイオードを接続して構成され、トランスのセンタータップとダイオードのカソード端子を出力端子としたセンタータップ型の回路等を採用してもよい。いずれの回路を採用する場合であっても、ｐ側ラインＷｐを流れる電流を整流するｐ側整流素子と、ｎ側ラインＷｎを流れる電流を整流するｎ側整流素子と、ｐ側整流素子およびｎ側整流素子に取り付けられたヒートシンクとを有した整流回路であれば、本発明に適用できる。
【００９９】
上記各実施形態では、整流回路３０Ｂを構成する整流素子にダイオードＤ１〜Ｄ４を採用しているが、これらのダイオードＤ１〜Ｄ４に替えて、ＩＧＢＴやＭＯＳ−ＦＥＴ等の半導体スイッチを採用してもよい。この場合、上記各実施形態においてダイオードＤ１〜Ｄ４が電流の流れを制限しているタイミングで半導体スイッチをオフ作動させ、ダイオードＤ１〜Ｄ４に順方向の電流が流れているタイミングで半導体スイッチをオン作動させればよい。
【０１００】
・上記各実施形態にかかるスイッチ素子３３，３４，３３Ｍ，３４Ｍには、ＩＧＢＴ、ＭＯＳ−ＦＥＴ、バイポーラトランジスタ等のいずれを適用させてもよい。
【０１０１】
・上記各実施形態では、正期間用スイッチ素子（正期間用ＳＷ３３）および負期間用スイッチ素子（負期間用ＳＷ３４）を、同一のヒートシンク３７に取り付けている（熱結合させている）が、別々のヒートシンクを用いてもよい。
【０１０２】
・上記各実施形態では、ｐ側整流素子（ダイオードＤ３）およびｎ側整流素子（ダイオードＤ４）を同一のヒートシンク３７に取り付けている（熱結合させている）が、別々のヒートシンクを用いてもよい。
【０１０３】
・上記各実施形態では、正期間用スイッチ素子および負期間用スイッチ素子に、逆流阻止特性を有したＲＢＩＧＢＴを採用し、或いは逆流阻止用のダイオード３３Ｄ，３４Ｄを設けることで、正期間用スイッチ素子（正期間用ＳＷ３３）および負期間用スイッチ素子（負期間用ＳＷ３４）に逆向きの電圧がかかることを回避させている。これに対し、逆流阻止用のダイオード３３Ｄ，３４ＤやＲＢＩＧＢＴの採用を廃止してもよい。但しこの場合には、逆耐圧が十分に大きく、かつ、内蔵ダイオードを有しないＩＧＢＴを採用することを要する。
【０１０４】
・上記各実施形態では、各々の発熱素子３３，３４，Ｄ１〜Ｄ４がヒートシンク３７（素子取付部材）と一対の電極を形成して浮遊コンデンサを構成することを想定しているが、素子取付部材はヒートシンク３７に限られるものではなく、熱伝導性および導電性を有する部材であればよい。つまり、これらの素子がヒートシンク３７ではなく筐体３８や各種ケース等（素子取付部材）に取り付けられて、この素子取付部材との間で浮遊コンデンサを構成する場合にも本発明は適用できる。
【符号の説明】
【０１０５】
３０Ａ…チョッパ回路、３０Ｂ…整流回路、３１…ｐ側インダクタ（インダクタ回路）、３２…ｎ側インダクタ（インダクタ回路）、３３…正期間用ＳＷ（正期間用スイッチ素子（スイッチ回路））、３４…負期間用ＳＷ（負期間用スイッチ素子（スイッチ回路））、３６…回路基板、３７…ヒートシンク（素子取付部材）、Ｄ３…ダイオード（ｐ側整流素子）、Ｄ４…ダイオード（ｎ側整流素子）、Ｐｐ…ｐ側配線パターン、Ｐｎ…ｎ側配線パターン、Ｗｐ…ｐ側ライン、Ｗｎ…ｎ側ライン。
【図１】
0005923961.tif 000002
【図２】
0005923961.tif 000003
【図３】
0005923961.tif 000004
【図４】
0005923961.tif 000005
【図５】
0005923961.tif 000006
【図６】
0005923961.tif 000007
【図７】
0005923961.tif 000008
【図８】
0005923961.tif 000009
【図９】
0005923961.tif 000010
【図１０】
0005923961.tif 000011
【図１１】
0005923961.tif 000012
【図１２】
0005923961.tif 000013
【図１３】
0005923961.tif 000014