(57)【要約】  電子機器（１００）は、基板（１０３）と、基板（１０３）上に実装される第１の電子部品（１０２）と、基板（１０３）と第１の電子部品（１０２）との間で、基板（１０３）と第１の電子部品（１０２）とを電気的に接続するとともに、基板（１０３）上に第１の電子部品（１０２）を支持する接続支持部（１０１）と、基板（１０３）と第１の電子部品（１０２）との間で、基板（１０３）上に実装される第２の電子部品（１０４）と、を備えることにより、実装面積の増大を防ぐことが可能となる。
2013153717.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に実装される第１の電子部品と、
前記基板と前記第１の電子部品との間で、前記基板と前記第１の電子部品とを電気的に接続するとともに、前記基板上に前記第１の電子部品を支持する接続支持部と、
前記基板と前記第１の電子部品との間で、前記基板上に実装される第２の電子部品と、
を備える電子機器。
【請求項２】
前記第２の電子部品は、前記接続支持部を介して前記第１の電子部品と電気的に接続される、
請求項１に記載の電子機器。
【請求項３】
前記基板と前記第１の電子部品の間隔は、前記基板から前記第２の電子部品の上端までの長さよりも長い、
請求項１または２に記載の電子機器。
【請求項４】
前記接続支持部は、前記第１の電子部品の中央部と前記基板との間に配置され、
前記第２の電子部品は、前記第１の電子部品の周辺部と前記基板との間に配置される、
請求項１乃至３のいずれか一項に記載の電子機器。
【請求項５】
前記接続支持部は、両面配線基板から構成され、
前記両面配線基板は、
上面に形成され前記第１の電子部品と電気的に接続される上面電極と、
下面に形成され前記基板と電気的に接続される下面電極と、を備える、
請求項１乃至４のいずれか一項に記載の電子機器。
【請求項６】
前記第１の電子部品から前記上面電極までの接続部の長さと、前記上面電極の厚さと、前記両面配線基板の厚さと、前記下面電極の厚さと、前記基板から前記下面電極までの接続部の長さとの合計が、前記基板から前記第２の電子部品までの接続部の長さと、前記第２の電子部品の厚さとの合計よりも長い、
請求項５に記載の電子機器。
【請求項７】
前記両面配線基板は、前記上面電極の上面から前記下面電極の上面まで達するバイアホールが形成され、
前記バイアホールを埋めるように形成された導電体により、前記上面電極と前記下面電極が接続されている、
請求項５または６に記載の電子機器。
【請求項８】
前記両面配線基板は、前記上面電極の上面から前記下面電極の上面まで達するバイアホールが形成され、
前記バイアホールの内壁に形成された導電膜により、前記上面電極と前記下面電極が接続されている、
請求項５または６に記載の電子機器。
【請求項９】
前記両面配線基板は、内部に回路素子を有し、
前記回路素子は、前記上面電極または前記下面電極に電気的に接続されている、
請求項５乃至８のいずれか一項に記載の電子機器。
【請求項１０】
前記接続支持部は、下面に下面配線が形成された片面配線基板から構成され、
前記下面配線の上面が前記第１の電子部品と電気的に接続され、前記下面配線の下面が前記基板と電気的に接続される、
請求項１乃至４のいずれか一項に記載の電子機器。
【請求項１１】
前記第１の電子部品から前記片面配線基板までの接続部の長さと、前記片面配線基板の厚さと、前記下面配線の厚さと、前記基板から前記下面配線までの接続部の長さとの合計が、前記基板から前記第２の電子部品までの接続部の長さと、前記第２の電子部品の厚さとの合計よりも長い、
請求項１０に記載の電子機器。
【請求項１２】
前記片面配線基板は、前記片面配線基板の上面から前記下面配線の上面まで達するバイアホールが形成され、
前記バイアホールを介して、前記第１の電子部品と前記下面配線の上面が接続されている、
請求項１０または１１に記載の電子機器。
【請求項１３】
前記バイアホール底部の前記下面配線上に導電体が形成されている、
請求項１２に記載の電子機器。
【請求項１４】
前記接続支持部は、前記第１の電子部品と前記基板との間に接続される導電性スペーサから構成されている、
請求項１乃至４のいずれか一項に記載の電子機器。
【請求項１５】
前記第１の電子部品から前記導電性スペーサの上面までの接続部の長さと、前記導電性スペーサの厚さと、前記基板から前記導電性スペーサの下面までの接続部の長さとの合計が、前記基板から前記第２の電子部品までの接続部の長さと、前記第２の電子部品の厚さとの合計よりも長い、
請求項１４に記載の電子機器。
【請求項１６】
基板に第１の電子部品を実装する電子機器の製造方法であって、
前記基板上の第１の領域に、前記基板と前記第１の電子部品とを電気的に接続するとともに、前記基板上に前記第１の電子部品を支持するための接続支持部を、導電性接続材料を介して配置し、
前記基板上の第２の領域に、導電性接続材料を介して第２の電子部品を配置し、
前記接続支持部及び前記第２の電子部品の上方を含む領域で、前記接続支持部上に導電性接続材料を介して前記第１の電子部品を配置する、
電子機器の製造方法。
【請求項１７】
前記第２の電子部品は、前記接続支持部と電気的に接続される配線上に配置される、
請求項１６に記載の電子機器の製造方法。
【請求項１８】
前記第１の電子部品を配置した後、一括リフローを行い、前記基板と前記接続支持部、前記基板と前記第２の電子部品、及び、前記接続支持部と前記第１の電子部品をそれぞれ接合する、
請求項１６または１７に記載の電子機器の製造方法。
【請求項１９】
前記接続支持部の配置前に前記接続支持部を形成し、
前記接続支持部の形成は、
両面配線基板の上面に上面電極を形成し、
前記両面配線基板の下面に下面電極を形成し、
前記上面電極の上面から前記下面電極の上面まで達するバイアホールを形成し、
前記バイアホールの内部に前記上面電極と前記下面電極を接続する導電部を形成し、
前記両面配線基板を、前記上面電極及び前記下面電極近傍で切断する、
請求項１６乃至１８のいずれか一項に記載の電子機器の製造方法。
【請求項２０】
前記接続支持部の配置前に前記接続支持部を形成し、
前記接続支持部の形成は、
片面配線基板の下面に下面配線を形成し、
前記片面配線基板の上面から前記下面配線の上面まで達するバイアホールを形成し、
前記片面配線基板を、前記下面配線近傍で切断する、
請求項１６乃至１８のいずれか一項に記載の電子機器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器及びその製造方法に関し、特に、基板に電子部品を実装する電子機器及びその製造方法に関する。
【背景技術】
【０００２】
近年、スマートフォンやタブレット端末等の高機能携帯機器が普及しており、このような電子機器には、ｅＭＭＣ（Embedded Multi Media Card）と呼ばれるメモリを内蔵した半導体装置が搭載されてきている。そして、電子機器の高機能化に伴い、内蔵されるメモリの容量が増加していることから、ｅＭＭＣのパッケージ外形の大型化が進んでいる。【０００３】
一方、ｅＭＭＣはＪＥＤＥＣ（Joint Electron Device Engineering Council）等により端子の配置を含むインタフェースが規定されている。例えば、半導体装置のインタフェースとして、端子の形状、サイズ、配列数やピッチなどが規格化されている。ｅＭＭＣでは、ＪＥＤＥＣの標準規格に規定された端子を使用することで、様々な電子機器にＭＭＣ（Multi Media Card）を組み込むことを可能としている。【０００４】
なお、半導体装置の実装に関連する技術として、特許文献１〜６が知られている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−５０９８７号公報
【特許文献２】特開２００６−１２９２５５号公報
【特許文献３】特開２００６−２９５１３６号公報
【特許文献４】特開２００７−３２４３５４号公報
【特許文献５】特開２０１０−２１９１８０号公報
【特許文献６】特開２００９−０２６８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように、ｅＭＭＣのような半導体装置は、メモリ容量の増大とともにパッケージ外形が大型化しているとともに、半導体装置のインタフェースの規格化が進み様々な機器に実装されてきている。【０００７】
しかしながら、スマートフォンやタブレット端末等の電子機器では、高機能が要求されることに加えて小型化も要求されるため、大型化した半導体装置を実装することが困難な恐れがある。【０００８】
特に、ｅＭＭＣのような半導体装置（第１の電子部品）を基板（親基板）に実装する場合、半導体装置近傍にバイパスコンデンサなどの周辺部品（第２の電子部品）を電気特性上実装する必要がある。例えば、上記特許文献１などの関連する技術では、半導体装置の周辺領域（ランド領域）に周辺部品を配置している。したがって、関連する技術のように、半導体装置の周辺に周辺部品を配置して実装すると、実装面積が増大するという問題がある。【０００９】
すなわち、大型化した半導体装置のパッケージ周囲に周辺部品を配置することとなるため、実装基板に大きなパッケージ外形に加えて周辺部品を実装するための実装面積が必要となり、実装面積が増大してしまう。携帯電話に代表される、小型の実装基板を使用することが多い携帯電子機器の場合、実装面積を大きくすることは困難であり、実装面積の増大は大きな問題となる。【００１０】
本発明の目的は、このような問題を解決する電子機器及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明に係る電子機器は、基板と、前記基板上に実装される第１の電子部品と、前記基板と前記第１の電子部品との間で、前記基板と前記第１の電子部品とを電気的に接続するとともに、前記基板上に前記第１の電子部品を支持する接続支持部と、前記基板と前記第１の電子部品との間で、前記基板上に実装される第２の電子部品と、を備えるものである。【００１２】
本発明に係る電子機器の製造方法は、基板に第１の電子部品を実装する電子機器の製造方法であって、前記基板上の第１の領域に、前記基板と前記第１の電子部品とを電気的に接続するとともに、前記基板上に前記第１の電子部品を支持するための接続支持部を、導電性接続材料を介して配置し、前記基板上の第２の領域に、導電性接続材料を介して第２の電子部品を配置し、前記接続支持部及び前記第２の電子部品の上方を含む領域で、前記接続支持部上に導電性接続材料を介して前記第１の電子部品を配置するものである。
【発明の効果】
【００１３】
本発明によれば、実装面積の増大を防ぐことが可能な電子機器及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る電子機器の特徴を説明するための概略断面図である。
【図２】実施の形態１に係る実装構造の構成を示す概略断面図である。
【図３】実施の形態１に係る実装構造の構成を示す拡大断面図である。
【図４Ａ】実施の形態１に係る子基板の製造方法を示す概略断面図である。
【図４Ｂ】実施の形態１に係る子基板の製造方法を示す概略断面図である。
【図４Ｃ】実施の形態１に係る子基板の製造方法を示す概略断面図である。
【図４Ｄ】実施の形態１に係る子基板の製造方法を示す概略断面図である。
【図４Ｅ】実施の形態１に係る子基板の製造方法を示す概略断面図である。
【図５Ａ】実施の形態１に係る実装構造の製造方法を示す概略断面図である。
【図５Ｂ】実施の形態１に係る実装構造の製造方法を示す概略断面図である。
【図５Ｃ】実施の形態１に係る実装構造の製造方法を示す概略断面図である。
【図５Ｄ】実施の形態１に係る実装構造の製造方法を示す概略断面図である。
【図６】実施の形態１に係る子基板の構成を示す拡大断面図である。
【図７】実施の形態２に係る実装構造の構成を示す概略断面図である。
【図８】実施の形態２に係る実装構造の構成を示す拡大断面図である。
【図９Ａ】実施の形態２に係る子基板の製造方法を示す概略断面図である。
【図９Ｂ】実施の形態２に係る子基板の製造方法を示す概略断面図である。
【図９Ｃ】実施の形態２に係る子基板の製造方法を示す概略断面図である。
【図９Ｄ】実施の形態２に係る子基板の製造方法を示す概略断面図である。
【図１０Ａ】実施の形態２に係る実装構造の製造方法を示す概略断面図である。
【図１０Ｂ】実施の形態２に係る実装構造の製造方法を示す概略断面図である。
【図１０Ｃ】実施の形態２に係る実装構造の製造方法を示す概略断面図である。
【図１０Ｄ】実施の形態２に係る実装構造の製造方法を示す概略断面図である。
【図１１】実施の形態２に係る子基板の構成を示す拡大断面図である。
【図１２】実施の形態３に係る実装構造の構成を示す概略断面図である。
【図１３】実施の形態３に係る実装構造の構成を示す拡大断面図である。
【図１４Ａ】実施の形態３に係る実装構造の製造方法を示す概略断面図である。
【図１４Ｂ】実施の形態３に係る実装構造の製造方法を示す概略断面図である。
【図１４Ｃ】実施の形態３に係る実装構造の製造方法を示す概略断面図である。
【図１４Ｄ】実施の形態３に係る実装構造の製造方法を示す概略断面図である。
【図１５】実施の形態４に係る実装構造の構成を示す概略断面図である。
【発明を実施するための形態】
【００１５】
（本発明の特徴）
本発明の実施の形態の説明に先立って、図１の概略断面図を用いて、本発明の特徴についてその概要を説明する。
【００１６】
図１に示すように、本発明に係る電子機器（実装構造に相当）１００は、接続支持部（子基板や半田付けスペーサなどに相当）１０１、第１の電子部品（ｅＭＭＣなどの半導体装置に相当）１０２、基板（親基板に相当）１０３、バイパスコンデンサなどの第２の電子部品（周辺部品に相当）１０４を備えている。
【００１７】
そして、基板１０３は実装面１０３ａを有し、第１の電子部品１０２は実装面１０３ａの上方に実装され、接続支持部１０１は、基板１０３と第１の電子部品１０２との間の領域で、基板１０３と第１の電子部品１０２とを電気的に接続するとともに、第１の電子部品１０２を基板１０３から所定の位置に支持し、第２の電子部品１０４は、基板１０３と第１の電子部品１０２との間の領域のうち接続支持部の配置領域１０５ａを外した配置領域１０５ｂで、実装面１０３ａに実装されている。すなわち、本発明に係る電子機器１００は、基板１０３と、基板１０３上に実装される第１の電子部品１０２と、基板１０３と第１の電子部品１０２との間で、基板１０３と第１の電子部品１０２とを電気的に接続するとともに、基板１０３上に第１の電子部品１０２を支持する接続支持部１０１と、基板１０３と第１の電子部品１０２との間で、基板１０３上に実装される第２の電子部品１０４と、を備えることを、本発明の主要な特徴としている。
【００１８】
このように、本発明では、基板に実装される半導体装置等の第１の電子部品を接続支持部により接続及び支持するようにし、接続支持部が接続及び支持することにより形成される空間（領域１０５ｂ）に周辺部品等の第２の電子部品を実装することとした。これにより、第１の電子部品の周辺に第２の電子部品を並べて実装する場合と比べて、実装面積を削減できるため実装面積の増大を防ぐことができる。
【００１９】
ところで、上記のように、ｅＭＭＣのような半導体装置では、メモリ容量の増大とともにパッケージ外形の大型化が進むとともに、端子の配置はＪＥＤＥＣなどの規格により規定されるため一定の制約がある。例えば、ＢＧＡパッケージなどの半導体装置では、半導体装置中央部に端子を配列するため、パッケージ外形が大きくなると、半導体装置中央部の端子とパッケージ外形端との距離が長くなる。
【００２０】
そうすると、ｅＭＭＣなどの大型化した半導体装置の周辺に周辺部品を並べて実装すると、半導体装置の端子と周辺部品とを接続する配線の配線長が長くなってしまう。このため、半導体装置の周辺に周辺部品を並べて実装すると、実装面積が増大するとともに、周辺部品によるノイズの低減効果が低くなるなど、特性が劣化するという問題があった。
【００２１】
そこで、本発明では、特に、図１のように第１の電子部品の下の領域に第２の電子部品を配置する電子機器１００において、第２の電子部品１０４と第１の電子部品１０２とを接続支持部１０１を介して電気的に接続することも可能である。これにより、第２の電子部品を第１の電子部品の周辺に配置して接続する場合と比べて、第２の電子部品と第１の電子部品とを接続する配線長が短くなるため、特性の劣化を抑えることができる。
【００２２】
なお、上記特許文献１〜６では、実装する半導体パッケージ（モジュール含む）として、専用の半導体パッケージが必要となるため、汎用的な半導体装置を使用することは困難である。これに対し、本発明では、ＪＥＤＥＣなどで標準化された半導体装置を適用することが可能である。これにより大幅なコスト削減を図ることができる。また、特許文献１〜６では、半導体装置の端子数が多くなると周辺部品の配置面積が減少、あるいは無くなるのに対し、本発明は端子数が決められた半導体装置を使用するため、周辺部品の配置面積が減少することはない。
【００２３】
また、上記特許文献２や３には、子基板の両面に周辺部品を実装できることが記載されている。特許文献２や３のように、例えば、周辺部品を実装した子基板を親基板上に実装し、子基板上に半導体装置を実装したとする。そうすると、半導体装置の実装高さに加え、子基板の厚みと周辺部品の実装高さ、および親基板と周辺部品とのクリアランスの合算値が全体の高さになるため、薄型化が困難である。
【００２４】
これに対し、本発明の構成では、半導体装置のボディ厚と周辺部品の実装高さ、及び両者のクリアランスの合算値が全体の高さとなるため、特許文献２や３よりも薄型化が可能である。
【００２５】
また、上記特許文献４や５には、半導体パッケージを搭載する複数の基板間をそれぞれ中継基板を介して接続することが記載されている。しかしながら、特許文献４や５では、半導体パッケージの周囲に中継基板を配置する構成のため、半導体パッケージの大きさや端子数によっては、半導体パッケージを搭載する基板を大きくする必要がある（例えば特許文献４の図１の基板１３２など）。また、特許文献４や５では、複数の専用モジュール基板と複数の中継基板を用いており、コスト面に問題がある。
【００２６】
これに対し、本発明の構成では、端子数が多い場合においても半導体装置２の投影面積に影響することなく子基板（スペーサ基板）の配置が可能であり、制約なく小型化が可能である。また、１枚の子基板（スペーサ基板）で構成されていることから、特許文献４や５に対しコスト面でも優位である。
【００２７】
また、上記特許文献６には、サイズが異なる複数の半導体素子を積層し実装面積を縮小することが記載されている。しかしながら、特許文献６では、提案の構造を実現するために、実際の製造工程では接着材料の塗布、チップの搭載、接着材料の加熱硬化を複数回繰り返してチップを重ねた後、電気接続をワイヤーボンディングで１本１本行っており、製造工程が複雑である。また、スペーサチップは電気接続を伴わず、配線長の短縮に寄与していない。
【００２８】
これに対し、本発明は、ＳＭＴ（Surface Mount Technology）による一括リフローではんだ接続するシンプルな製造工程となっており、製造コストの面で優位である。また、接続支持部と電子部品を接続することで、配線長の短縮も可能である。
【００２９】
（実施の形態１）
以下、本発明の実施の形態１について図面を参照して説明する。図２は、本実施の形態に係る実装構造１００の構成を示す概略断面図であり、図３は、図２の実装構造１００の拡大断面図である。この実装構造１００は、例えば、スマートフォンやタブレット端末、携帯電話など、小型化や薄型化が求められる携帯電子機器に内蔵される実装構造１００である。
【００３０】
本実施の形態は、子基板に両面プリント配線板を用いて、親基板に半導体装置を実装する例である。図２に示すように、実装構造１００は、主に、子基板１、半導体装置２、親基板５、周辺部品７を備えている。本実施の形態の実装構造１００では、親基板５の上面（実装面）に周辺部品７を実装するとともに、両面配線板から構成される子基板１を介して半導体装置２を実装する。
【００３１】
なお、実装構造１００で親基板５に半導体装置２が実装されている状態において、親基板５の位置よりも半導体装置２の位置の方が上であり、反対に、半導体装置２の位置よりも親基板５の位置の方が下である。
【００３２】
半導体装置２は、ｅＭＭＣなどの半導体装置である。半導体装置２は、ＢＧＡ（Ball grid array）やＬＧＡ（Land grid array）などのパッケージ構造であり（図２はＢＧＡの例である）、下面に複数の下部電極３を有するフェイスダウン実装型の半導体装置である。例えば、複数の下部電極３は、ＪＥＤＥＣ等の規格に規定された形状、サイズ、配列数、ピッチにしたがって配列されている。また、半導体装置２は、大容量のメモリを内蔵した大型パッケージの装置であり、下部電極３が半導体装置２の下面の略中央部の配置領域５ａに配置されている。このため、下部電極３の配置領域５ａとパッケージ外形端とが離間している。例えば、下部電極３の配置領域５ａから半導体装置２の外形端までは、周辺部品７の大きさと同じ程度もしくはそれ以上離れている。
【００３３】
周辺部品７は、バイパスコンデンサ等であり半導体装置２のノイズ低減等のために電気的特性上必要な部品である。周辺部品７は、両端部に、親基板５と接続し実装するための接続電極７ａを備えている。そして、周辺部品７は、親基板５及び子基板１を介して半導体装置２と電気的に接続される。
【００３４】
親基板５は、半導体装置２及び周辺部品７を上面（実装面）に実装するための実装基板である。例えば、親基板５の外形は、半導体装置２を実装するために、少なくとも半導体装置２の外形よりも大きい形状である。親基板５は、片面、または２層以上の多層プリント配線板であり、上面に複数の接続パッド（接続配線）９を有している。接続パッド９は、実装される半導体装置２及び周辺部品７と電気的に接続するためのパッドであり、必要な配線パターンとなるように形成されている。例えば、接続パッド９ａは周辺部品７と半導体装置２を接続するように配線されている。
【００３５】
複数の接続パッド９は、半導体装置２と重なる領域のうち、半導体装置２の下部電極３（配置領域５ａ）に対応する位置に形成されている。もしくは、複数の接続パッド９は、子基板１の下面電極４ｂに対応する位置に配列形成されているともいえる。また、接続パッド９は、半導体装置２と重なる領域のうち、周辺部品７の接続電極７ａ（配置領域５ｂ）に対応する位置にも形成されている。
【００３６】
接続パッド９と周辺部品７の接続電極７ａとは半田接続されている。周辺部品７に接続される接続パッド９ａは、周辺部品７の接続電極７ａに対応する位置から、半導体装置２の下部電極３（子基板１の下面電極４ｂ）に対応する位置まで延在形成されており、周辺部品７と半導体装置２（子基板１）とを電気的に接続する。
【００３７】
子基板１は、半導体装置２を親基板５に接続し実装するとともに、半導体装置２を所定の位置（高さ）に支持するための接続支持基板である。また、子基板１は、半導体装置２を支持することで、周辺部品７を配置するための配置領域（空間）５ｂを形成する基板ともいえる。
【００３８】
例えば、子基板１の基材は、ポリイミドフィルムやセラミックス、ガラスなど、配線パターンの形成が可能で、且つリフロー耐熱性を持つ材料であれば、特に限定されない。また、配線材料は、高い導電性を持つ材料であれば特に限定されない。
【００３９】
子基板１は、両面プリント配線板であり、上面（表面）に複数の上面電極４ａを有し、下面（裏面）に複数の下面電極４ｂを有している。複数の上面電極４ａ及び下面電極４ｂは、半導体装置２の下部電極３（配置領域５ａ）と対応する位置に配列形成されている。なお、下部電極３のうち、特性上電気接続が不要な電極については、対応する上面電極４ａ及び下面電極４ｂを配置しなくても良い。下面電極４ｂは、上面電極４ａの直下の下面（裏面）に形成されている。上面電極４ａ及び下面電極４ｂは、基板の表裏がほぼ対称となるよう同形状、またはそれに近い形状とし、リフロー時の反り対策が施されている。
【００４０】
図３に示すように、上面電極４ａと下面電極４ｂの間にインタスティシャルバイアホール（Interstitial Via Hole、もしくはバイアホールとも称する）８が形成されている。バイアホール８は、子基板１の上面から下面まで貫通するように、すなわち、上面電極４ａの下面（裏面）から下面電極４ｂの上面（裏面）に達するように形成されている。そして、バイアホール８の内部に銅めっき１５が埋め込まれており、銅めっき１５により上面電極４ａと下面電極４ｂとが電気的に接続されている。
【００４１】
上面電極４ａは、半導体装置２の下部電極３と半田接続され、下面電極４ｂは、親基板５の接続パッド（半田付けパッド）９と半田等の導電性接続材料６を介して接続されている。これにより、半導体装置２の下部電極３と親基板５の接続パッド９とを電気的に接続している。
【００４２】
子基板１の外形端は、上面電極４ａ及び下面電極４ｂの近傍となるよう切断されている。子基板１は、半導体装置２の下部電極３に対応して上面電極４ａ及び下面電極４ｂが形成できる程度の外形であり、例えば、半導体装置２の下部電極３の配置領域５ａと同程度の大きさである。
【００４３】
なお、各接続パッド９の間、各下部電極３の間、各上面電極４ａの間、各下面電極４ｂの間には、半田付けする際に半田が不要な箇所へ流れないようにするためソルダーレジストを形成してもよい。
【００４４】
実装構造１００の配置関係を説明すると、図２に示すように、親基板５の上に子基板１が配置され、さらに子基板１の上に半導体装置２が配置される。半導体装置２の下面中央部の配置領域５ａに下部電極３が形成されており、配置領域５ａの下に子基板１が配置される。子基板１は、半導体装置２の下部電極３の配置領域５ａに対応した形状であり、半導体装置２の外形よりも小さい。
そして、半導体装置２の下面周辺部の配置領域５ｂの下に周辺部品７が配置される。すなわち、子基板１の外形端から半導体装置２の外形端までの配置領域５ｂに周辺部品７が配置される。配置領域５ｂは、子基板１が半導体装置を所定の高さに支持することにより、半導体装置２の下面と子基板１の側面と親基板５の上面とに囲まれて形成される空間である。すなわち、周辺部品７は、配置領域５ｂに収納配置されており、配置領域５ｂは、少なくとも、周辺部品７の全部もしくは一部が収納可能な領域である。
【００４５】
本実施の形態では、このような配置とするため、各部材は図３に示すような高さ（上下方向の長さ）の関係となる。すなわち、本実施の形態における子基板１の厚み（上下電極間距離）は、半導体装置２と周辺部品７とが高さ方向で接触しないよう、次の式１を満たす厚みで予め設計される。なお、子基板１のスタンドオフＬ１は子基板１の導電性接続材料６（半田ペースト）の実装時の高さであり、半導体装置２のスタンドオフＬ３は半導体装置２の下部電極３の実装時の高さである。
［子基板１のスタンドオフＬ１］＋［子基板１の上下電極間距離Ｌ２］＋［半導体装置２のスタンドオフＬ３］≧［周辺部品７の半田高さＬ４］＋［周辺部品７の高さＬ５］・・・（式１）
【００４６】
式１を満たすように子基板１の厚さを設計することで、図３のように、周辺部品７を半導体装置２の直下に配置することが可能となり、周辺部品７と半導体装置２の下部電極３との配線長の短縮による電気特性の向上、及び実装面積の削減という効果がもたらされる。
【００４７】
なお、プリント配線板の設計ツール（ＣＡＤ）では、部品搭載時に隣接する部品同士が干渉しないよう、部品の外形公差や搭載機の搭載位置精度等を考慮し、部品外形よりも一回り大きい重複禁止領域を設けており、プリント配線板を設計する際は各部品の重複禁止領域が重ならないよう制限している。このため、本実施の形態の実装構造を設計する際には、予め本制限を解除し、親基板を設計する。すなわち、設計者は、プリント板配線設計ツールの設計ルールを変更し、親基板５と半導体装置２の間に、子基板１を配置するとともに、周辺部品７を配置する。
【００４８】
次に、図４Ａ〜図４Ｅ及び図５Ａ〜図５Ｄを参照して、本実施の形態に係る実装構造１００の製造方法を説明する。まず、図４Ａ〜図４Ｅを用いて前工程の製造方法を説明する。図４Ａ〜図４Ｅの前工程では、両面にそれぞれ上面電極４ａと下面電極４ｂを有する子基板１を形成する。
【００４９】
前工程では、まず、図４Ａに示すように、上面に上面導体１２が形成され、下面に下面導体１３が形成された両面銅張積層板１１を用意する。続いて、図４Ｂに示すように、両面銅張積層板１１の両面の上面導体１２及び下面導体１３をフォトリソ（フォトリソグラフィ）法により化学エッチングすることで、上面電極４ａ及び下面電極４ｂを形成する。半導体装置２における下部電極３の配置パターンと対応するマスクパターンを用いて、上面電極４ａ及び下面電極４ｂを下部電極３の配置に対応するように形成する。上面電極４ａ及び下面電極４ｂの形状は、後の工程で上面電極４ａ上に実装される半導体装置２の下部電極３が接続されるサブストレートの電極に近い形状とする。
【００５０】
続いて、図４Ｃに示すように、両面銅張積層板１１の上面側からレーザー穴開け機を用いて、上面電極４ａの中央部に、上面電極４ａの上面（表面）から下面電極４ｂの上面（裏面）が露出するようにバイアホール８を開ける。続いて、図４Ｄに示すように、デスミア処理後に銅めっき１５でバイアホール８を埋め、上面電極４ａと下面電極４ｂを接続させる。この時、銅めっき１５により上面電極側の導体が厚くなることで、反りが生じる場合は、上面電極側の導体を下面電極側の導体と同等の厚みまでエッチングにより薄くしても良い。
【００５１】
そして最後に、図４Ｅに示すように、上面電極４ａ及び下面電極４ｂの形状精度や位置精度、分割装置の分割精度等を考慮し、上面電極４ａ及び下面電極４ｂと極力近い位置で両面銅張積層板１１を切断することで、子基板１が完成する。その後、後工程のために、完成した子基板１をトレー、またはエンボステープなど、自動搭載機で搭載可能な荷姿に収納する。なお、子基板１の厚みは、前述の式１を満たすよう基材厚、銅箔厚、めっき厚を選択し、調整しておく。
【００５２】
なお、図４Ａ〜図４Ｅでは、子基板１を両面銅張積層板を用いて形成しているが、両面銅張積層板以外のその他の基板を用いてもよい。例えば、両面銅張積層板ではなく、Ｂ２ｉｔ工法にて上面銅箔と下面銅箔との張り合わせと導電接続を行った後、パターンを形成した両面板を用いて子基板１を形成しても良い。また、３層以上の多層板を用いて子基板１を形成してもよい。
【００５３】
また、図４Ａ〜図４Ｅでは、子基板１の上面電極４ａから下面電極４ｂに達するバイアホール８に銅めっきを埋め込んだ、その他の方法により上面電極４ａと下面電極４ｂを電気的に接続するようにしてもよい。例えば、バイアホール８の全体を銅めっきにより埋めるのではなく、図６に示すように、バイアホール８の内壁（穴壁）に銅めっき膜１５を形成することで、上面電極４ａ及び下面電極４ｂを接続しても良い。また、銅めっきの代わりに、導電性ペーストで埋めても良い。更に、レーザーではなくメカドリルで貫通穴を開け、絶縁性ペーストで穴を埋めた後に銅めっきで蓋を形成しても良い。
【００５４】
次に、図５Ａ〜図５Ｄを用いて後工程の製造方法を説明する。図５Ａ〜図５Ｄの後工程では、親基板５に周辺部品７の実装と、図４Ａ〜図４Ｅで形成した子基板１を介して半導体装置２を実装し、本実施の形態に係る実装構造を形成する。
【００５５】
後工程では、まず、図５Ａに示すように、親基板５の上面に接続パッド９を形成し、接続パッド９上に半田ペーストなどの導電性接続材料６を印刷、あるいはディスペンス等で供給する。続いて、図５Ｂに示すように、所定の接続パッド９上の導電性接続材料６の位置に、図４Ａ〜図４Ｅで形成した子基板１の下面電極４ｂを位置合わせして子基板１を搭載する。また、所定の接続パッド９上の導電性接続材料６の位置に、周辺部品７の接続電極７ａを位置合わせして周辺部品７を搭載する。
【００５６】
続いて、図５Ｃに示すように、半導体装置２の下部電極３にフラックス、あるいは半田ペースト等の導電性接続材料１６を転写した後、子基板１の上面電極４ａの位置に、導電性接続材料１６を位置合わせして、子基板１上に半導体装置２を搭載する。
【００５７】
最後に、図５Ｄに示すように、リフロー加熱を行い、半田ペーストなどの導電性接続材料６及び導電性接続材料１６を一括リフローすることで、親基板５の接続パッド９と子基板１の下面電極４ｂ、親基板５の接続パッド９と周辺部品７の接続電極７ａ、子基板１の上面電極４ａと半導体装置２の下部電極３をそれぞれ接合し、実装構造１００が完成する。これにより、半導体装置２の下部電極３の近傍（半導体装置２の直下）に周辺部品７を配置することが可能となる。
【００５８】
以上のように、本実施の形態では、下部電極を有する半導体装置と同じ位置に上面電極を有し、且つ上面電極の直下に親基板との接続用電極を有する表裏が対称の子基板において、子基板の外形端が、子基板の電極から近い位置となるよう予め切断しておき、周辺部品と共に親基板上に搭載する。その後、下部電極にフラックス、あるいは半田ペーストが転写された半導体装置を、子基板の電極に位置を合わせて子基板上に搭載し、リフロー加熱等により半田接続する。
【００５９】
このような実装構造の構成とし、また、製造方法とすることで、周辺部品を半導体装置と近い距離に配置することが可能となり、電気特性の向上、及び周辺部品を含めた実装面積の削減効果を得ることができる。
【００６０】
すなわち、本実施の形態の第１の効果として、子基板を介して半導体装置を親基板に実装することにより、半導体装置下方のデッドスペースに他の部品を配置することができ、高密度実装を実現した実装構造を提供することができる。
【００６１】
第２の効果として、半導体装置下方にバイパスコンデンサ等の周辺部品を実装するため、周辺部品と半導体装置の電極との距離を短くすることができ、電気特性の向上を実現した実装構造を提供することができる。
【００６２】
第３の効果として、両面銅張積層板から構成される子基板を用いて実装構造を実現できるため、前述第１、第２の効果を、安価に提供することができる。本実施の形態では、一般的なプリント配線板の製造工程にて製造された子基板を利用し、親基板上でのパッケージオンパッケージの実装（オンボードスタック）工程を採用しているため、安価に電気特性と実装密度の向上が実現できる。
【００６３】
（実施の形態２）
以下、本発明の実施の形態２について図面を参照して説明する。実施の形態１では、子基板を両面プリント配線板（両面銅張積層板）により構成したのに対し、本実施の形態では、子基板１を片面プリント配線板により構成する。その他の構成については、実施の形態１と同様である。
【００６４】
図７は、本実施の形態に係る実装構造１００の構成を示す概略断面図であり、図８は、図７の実装構造１００の拡大断面図である。図７に示すように、実装構造１００は、図２と同様に、半導体装置２、親基板５、周辺部品７を備えており、また、片面配線板の子基板１を備えている。すなわち、本実施の形態の実装構造１００では、親基板５の上面（実装面）に周辺部品７を実装するとともに、片面配線板から構成される子基板１を介して半導体装置２を実装する。
【００６５】
この例では、子基板１における下面導体の下面（表面）が複数の下面電極４ｂとなり、下面導体（下面電極４ｂ）の上面（裏面）が上面電極４ａとなる。なお、子基板１の下面導体ではなく、上面導体の上面（表面）を上面電極４ａとし、上面導体の下面（裏面）を下面電極４ｂとしてもよい。
【００６６】
図８に示すように、子基板１は、上面から下面まで貫通するようにバイアホール８が形成されている。すなわち、バイアホール８は、子基板１の上面から下面電極４ｂの上面（裏面）に達するように形成され、下面電極４ｂの上面が上面電極４ａとなる。バイアホール８には実装時に下部電極３が埋め込まれ、上面電極４ａは下部電極３とバイアホール８を介して半田接続される。
【００６７】
本実施の形態では、実施の形態１と同様に、半導体装置２と親基板５の間の配置領域５ａに子基板１が実装され、半導体装置２と親基板５の間の配置領域５ｂに周辺部品７が実装される。このような配置とするため、各部材は図８に示すような高さ（上下方向の長さ）の関係となる。すなわち、本実施の形態における子基板１の厚み（電極の導体厚＋基板厚）は、半導体装置２と周辺部品７とが高さ方向で接触しないよう、次の式２を満たす厚みで予め設計される。
［子基板１のスタンドオフＬ１］＋［子基板１の導体厚及び基板厚Ｌ２］＋［半導体装置２のスタンドオフＬ３］≧［周辺部品７の半田高さＬ４］＋［周辺部品７の高さＬ５］・・・（式２）
【００６８】
式２を満たすように子基板１の厚さを設計することで、図８のように、実施の形態１と同様、周辺部品７を半導体装置２の直下に配置することが可能となる。実施の形態１の式１では、Ｌ２は子基板１の上下電極間距離（２枚の導体厚＋基材厚）であったため、Ｌ２を小さくすることは困難な恐れがある。本実施の形態では式２のように、Ｌ２が子基板１の下面導体の厚さと基板の厚さの合計（導体厚＋基板厚）のみとなる。このため、容易にＬ２を小さくすることが可能となる。したがって、Ｌ２の厚さを大きくする必要がある場合には、実施の形態１を採用することが好ましく、Ｌ２の厚さを小さくする必要がある場合には、実施の形態２を採用することが好ましい。
【００６９】
次に、図９Ａ〜図９Ｄ及び図１０Ａ〜図１０Ｄを参照して、本実施の形態に係る実装構造１００の製造方法を説明する。まず、図９Ａ〜図９Ｄを用いて前工程の製造方法を説明する。図９Ａ〜図９Ｄの前工程では、片面に下面電極４ｂを有する子基板１を形成する。
【００７０】
前工程では、まず、図９Ａに示すように、下面にのみ下面導体１３が形成された片面銅張積層板（導体層）１１を用意する。続いて、図９Ｂに示すように、片面銅張積層板１１の下面導体１３をフォトリソ（フォトリソグラフィ）法により化学エッチングすることで、下面電極４ｂを形成する。半導体装置２における下部電極３の配置パターンと対応するマスクパターンを用いて、下面電極４ｂを下部電極３の配置に対応するように形成する。
【００７１】
続いて、図９Ｃに示すように、片面銅張積層板１１の上面側からレーザー穴開け機を用いて、絶縁層を除去して下面電極４ｂの裏面（上面）を一部露出するようにバイアホール８を開ける。この露出した部分が上面電極４ａとなる。
【００７２】
そして最後に、図９Ｄに示すように、下面電極４ｂ（上面電極４ａ）の形状精度や位置精度、分割装置の分割精度等を考慮し、下面電極４ｂ（上面電極４ａ）と極力近い位置で片面銅張積層板１１を切断することで、子基板１が完成する。
【００７３】
なお、図９Ａ〜図９Ｄでは、子基板１の上面から下面電極４ｂに達するバイアホール８を形成し、上面電極４ａと半導体装置２の下部電極３と接続しているが、その他の方法により上面電極４ａと下部電極３を電気的に接続するようにしてもよい。例えば、図１１に示すようにバイアホール８の底部において、下面電極４ｂの導体上に銅めっきやニッケルめっき等の導電層１５ａを形成し、導電層１５ａの上面を上面電極４ａとしてもよい。導電層１５ａにより上面電極４ａの高さが嵩上げされるため、式２のＬ２の微調整が容易に可能となる。
【００７４】
また、片面銅張積層板の剛性が低く、リフロー中の反りが大きくなる場合は、上面電極４ａの周囲を開口した補強板を、予め子基板１の上面に貼り付けておいても良い。
【００７５】
次に、図１０Ａ〜図１０Ｄを用いて後工程の製造方法を説明する。図１０Ａ〜図１０Ｄの後工程では、親基板５に周辺部品７の実装と、図９Ａ〜図９Ｄで形成した子基板１を介して半導体装置２を実装し、本実施の形態に係る実装構造を形成する。
【００７６】
後工程では、まず、図１０Ａに示すように、親基板５の上面に接続パッド９を形成し、接続パッド９上に半田ペーストなどの導電性接続材料６を印刷、あるいはディスペンス等で供給する。続いて、図１０Ｂに示すように、所定の接続パッド９上の導電性接続材料６の位置に、図９Ａ〜図９Ｄで形成した子基板１の下面電極４ｂを位置合わせして子基板１を搭載する。また、所定の接続パッド９上の導電性接続材料６の位置に、周辺部品７の接続電極７ａを位置合わせして周辺部品７を搭載する。
【００７７】
続いて、図１０Ｃに示すように、半導体装置２の下部電極３にフラックス、あるいは半田ペースト等の導電性接続材料１６を転写した後、子基板１のバイアホール８（上面電極４ａ）の位置に、導電性接続材料１６を位置合わせして、子基板１上に半導体装置２を搭載する。
【００７８】
最後に、図１０Ｄに示すように、リフロー加熱を行い、半田ペーストなどの導電性接続材料６及び導電性接続材料１６を一括リフローすることで、親基板５の接続パッド９と子基板１の下面電極４ｂ、親基板５の接続パッド９と周辺部品７の接続電極７ａ、バイアホール８を介した子基板１の上面電極４ａと半導体装置２の下部電極３をそれぞれ接合し、実装構造１００が完成する。これにより、実施の形態１と同様に、半導体装置２の下部電極３の近傍（半導体装置２の直下）に周辺部品７を配置することが可能となる。
【００７９】
以上のように、本実施の形態では、親基板に片面配線板の子基板を介して半導体装置を実装し、子基板により形成される領域に周辺部品を実装することとした。これにより、実施の形態１と同様に、周辺部品を半導体装置と近い距離に配置することができるため、電気特性を向上することができるとともに、周辺部品を含めた実装面積を削減することができる。
【００８０】
また、本実施の形態では、子基板を片面配線板により構成するため、両面配線板を用いた実施の形態１に対して、材料価格を安価にすることができる。さらに、前述の式２のように、子基板１の厚さＬ２を小さくしたい場合、Ｌ２は１枚の導体厚のみとなるため、容易にＬ２を小さくすることが可能となる。
【００８１】
（実施の形態３）
以下、本発明の実施の形態３について図面を参照して説明する。実施の形態１では、子基板を介して半導体装置を実装したのに対し、本実施の形態では、子基板の代わりに半田付けタイプのスペーサを介して半導体装置を実装する。その他の構成については、実施の形態１と同様である。
【００８２】
図１２は、本実施の形態に係る実装構造１００の構成を示す概略断面図であり、図１３は、図１２の実装構造１００の拡大断面図である。図１２に示すように、実装構造１００は、図２と同様に、半導体装置２、親基板５、周辺部品７を備えており、また、半田付けスペーサ１７を備えている。すなわち、本実施の形態の実装構造１００では、親基板５の上面（実装面）に周辺部品７を実装するとともに、半田付けスペーサ１７を介して半導体装置２を実装する。
【００８３】
半田付けスペーサ１７は、子基板１と同様に、半導体装置２を親基板５に接続し実装するとともに、半導体装置２を所定の位置（高さ）に支持するための接続支持部材である。また、半田付けスペーサ１７は、半導体装置２を支持することで、周辺部品７を配置するための配置領域（空間）５ｂを形成する基板ともいえる。半田付けスペーサ１７は、導電性スペーサであり、半導体装置２の下部電極３ごとに別々に配置される。
【００８４】
図１３に示すように、半田付けスペーサ１７は、上面が半導体装置２の下部電極３と半田接続されると共に、下面が親基板５の接続パッド（半田付けパッド）９と半田等の導電性接続材料６を介して接続されている。これにより、半導体装置２の下部電極３と親基板５の接続パッド９とを電気的に接続している。
【００８５】
本実施の形態では、実施の形態１と同様に、半導体装置２と親基板５の間の配置領域５ａに半田付けスペーサ１７が配置され、半導体装置２と親基板５の間の配置領域５ｂに周辺部品７が実装される。このような配置とするため、各部材は図１３に示すような高さ（上下方向の長さ）の関係となる。すなわち、本実施の形態における半田付けスペーサ１７の厚み（上下端間距離）は、半導体装置２と周辺部品７とが高さ方向で接触しないよう、次の式３を満たす厚みで予め設計される。
［子基板１のスタンドオフＬ１］＋［半田付けスペーサ１７の厚さＬ２］＋［半導体装置のスタンドオフＬ３］≧［周辺部品７の半田高さＬ４］＋［周辺部品７の高さＬ５］・・・（式３）
【００８６】
式３を満たすように半田付けスペーサ１７の厚さを設計することで、図１３のように、実施の形態１と同様、周辺部品７を半導体装置２の直下に配置することが可能となる。
【００８７】
次に、図１４Ａ〜図１４Ｄを参照して、本実施の形態に係る実装構造１００の製造方法を説明する。まず、図１４Ａに示すように、親基板５の上面に接続パッド９を形成し、接続パッド９上に半田ペーストなどの導電性接続材料６を印刷、あるいはディスペンス等で供給する。
【００８８】
続いて、図１４Ｂに示すように、銅やＳＵＳ等の金属材料の両面に半田接続が可能な表面処理を施し、それを半田付けスペーサ１７として、親基板５の所定の接続パッド９上の導電性接続材料６に搭載する。また、所定の接続パッド９上の導電性接続材料６の位置に、周辺部品７の接続電極７ａを位置合わせして周辺部品７を搭載する。
【００８９】
続いて、図１４Ｃに示すように、半導体装置２の下部電極３にフラックス、あるいは半田ペースト等の導電性接続材料１６を転写した後、半田付けスペーサ１７の位置に、導電性接続材料１６を位置合わせして、半田付けスペーサ１７上に半導体装置２を搭載する。
【００９０】
最後に、図１４Ｄに示すように、リフロー加熱を行い、半田ペーストなどの導電性接続材料６及び導電性接続材料１６を一括リフローすることで、親基板５の接続パッド９と半田付けスペーサ１７の下面、親基板５の接続パッド９と周辺部品７の接続電極７ａ、半田付けスペーサ１７の上面と半導体装置２の下部電極３をそれぞれ接合し、実装構造１００が完成する。これにより、実施の形態１と同様に、半導体装置２の下部電極３の近傍（半導体装置２の直下）に周辺部品７を配置することが可能となる。
【００９１】
以上のように、本実施の形態では、親基板に半田付けスペーサを介して半導体装置を実装し、半田付けスペーサにより形成される領域に周辺部品を実装することとした。これにより、実施の形態１と同様に、周辺部品を半導体装置と近い距離に配置することができるため、電気特性を向上することができるとともに、周辺部品を含めた実装面積を削減することができる。
【００９２】
また、本実施の形態では、半田付けスペーサの材料の厚みを変更することで、前述の式３のＬ２の値を容易に変更することが可能となる。また、半導体装置２の下部電極３の数が少ない場合、実施の形態１及び２よりも材料コストが安価となる。
【００９３】
（実施の形態４）
以下、本発明の実施の形態４について図面を参照して説明する。本実施の形態では、実施の形態１における子基板をチップ部品内蔵基板により構成する。その他の構成については、実施の形態１と同様である。
【００９４】
図１５は、本実施の形態に係る実装構造１００の構成を示す概略断面図である。図１５に示すように、実装構造１００は、図２と同様に、半導体装置２、親基板５、周辺部品７を備えており、また、チップ部品内蔵基板１８を備えている。すなわち、本実施の形態の実装構造１００では、親基板５の上面（実装面）に周辺部品７を実装するとともに、チップ部品内蔵基板１８を介して半導体装置２を実装する。
【００９５】
チップ部品内蔵基板１８は、子基板１と同様に、半導体装置２を親基板５に接続し実装するとともに、半導体装置２を所定の位置（高さ）に支持するための接続支持基板である。また、チップ部品内蔵基板１８は、半導体装置２を支持することで、周辺部品７を配置するための配置領域（空間）５ｂを形成する基板ともいえる。さらに、チップ部品内蔵基板１８は、予め内部にチップ部品１８ａが形成されている。チップ部品１８ａは、回路素子であり、例えば、周辺部品７と同様にバイパスコンデンサ等である。
【００９６】
チップ部品内蔵基板１８は、両面プリント配線板であり、上面（表面）に複数の上面電極４ａを有し、下面（裏面）に複数の下面電極４ｂを有している。複数の上面電極４ａは、半導体装置２の下部電極３と対応する位置に配列形成され、複数の下面電極４ｂは、上面電極４ａの下面（裏面）直下に形成されている。
【００９７】
上面電極４ａ及び下面電極４ｂからチップ部品１８ａまでインタスティシャルバイアホール（Interstitial Via Hole）８が形成されている。バイアホール８は銅めっきなどが埋め込まれており、上面電極４ａ及び下面電極４ｂとチップ部品１８ａとが接続されている。なお、チップ部品１８ａは、バイアホール８を介して上面電極４ａ及び下面電極４ｂの両方と接続することもできるし、上面電極４ａと下面電極４ｂのいずれか一方とのみ接続することもできる。
【００９８】
上面電極４ａは、半導体装置２の下部電極３と半田接続され、下面電極４ｂは、親基板５の接続パッド（半田付けパッド）９と半田等の導電性接続材料６を介して接続されている。これにより、半導体装置２の下部電極３とチップ部品１８ａとが電気的に接続され、親基板５の接続パッド９とチップ部品１８ａとが電気的に接続される。そして、上面電極４ａ及び下面電極４ｂの両方に接続されるチップ部品１８ａを介して、半導体装置２の下部電極３と親基板５の接続パッド９とが電気的に接続される。
【００９９】
また、図１５では、チップ部品内蔵基板１８に周辺部品７と同様のチップ部品を内蔵している。このため、周辺部品７の下の接続パッド９と半導体装置２の下の接続パッド９とは接続されておらず、周辺部品７と半導体装置２とは電気的に接続されていない。すなわち、図１５のように、半導体装置２と接続されない周辺部品７を、半導体装置２の下方に実装してもよい。
【０１００】
以上のように、本実施の形態では、親基板にチップ部品内蔵基板を介して半導体装置を実装し、チップ部品内蔵基板により形成される領域に周辺部品を実装することとした。これにより、実施の形態１と同様に、周辺部品を半導体装置と近い距離に配置することができるため、電気特性を向上することができるとともに、周辺部品を含めた実装面積を削減することができる。
【０１０１】
特に、半導体装置と親基板とを接続する基板に周辺部品を内蔵しているため、周辺部品と半導体装置２の下部電極３との距離が更に短くなり、電気特性を向上することができる。また、子基板１に部品を内蔵した分、子基板１の周囲にはスペースが創出されるため、より多くの部品を半導体装置２の直下に配置し、高密度実装が可能となる。
【０１０２】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
【０１０３】
例えば、子基板１を使用する構成において（実施の形態１、２や４）、子基板１を形成する際にソルダーレジストを形成してもよい。図４Ａ〜図４Ｅや図９Ａ〜図９Ｄなどで、上面電極４ａ及び下面電極４ｂを形成した後、上面電極４ａの間の領域及び下面電極４ｂの間の領域にソルダーレジストを形成してもよい。例えば、ソルダーレジストは、上面電極４ａ及び下面電極４ｂに合わせて基板の表裏対称となるように形成する。また、半田漏れが防止できれば、ソルダーレジストは、基板の表裏対称となるように形成しなくても良い。
【０１０４】
また、子基板１を使用する構成において（実施の形態１、２や４）、子基板１を親基板５に実装する前に、子基板１に半田バンプを形成してもよい。図５Ａ〜図５Ｄや図１０Ａ〜図１０Ｄなどで、予め子基板１の下面電極４ｂに半田バンプを形成しておき、半田バンプが形成された子基板１を親基板５の接続パッド９上に搭載し、下面電極４ｂと接続パッド９を接続してもよい。なお、同様に、周辺部品７に予め半田バンプを形成しておき、親基板５に搭載してもよい。
【０１０５】
また、子基板１を使用する構成において（実施の形態１、２や４）、子基板１を親基板５に実装する前に、子基板１に半導体装置２を搭載してもよい。図５Ａ〜図５Ｄや図１０Ａ〜図１０Ｄなどで、予め子基板１上に半導体装置２を接続（プリスタック）しておき、子基板１及び半導体装置２を１つの部品（モジュール）として親基板５に搭載しても良い。この場合、図４Ｅや図９Ｄのような切断後（分割）の子基板１に半導体装置２を実装しても良いし、切断前の子基板１に半導体装置２を複数個実装した後、下面電極４ｂの面より切断装置（分割装置）の刃を入れて切断（分割）しても良い。
【０１０６】
また、上記の実施の形態（実施の形態１、２や３）では、主に、周辺部品７を半導体装置２に接続する構成としていたが、周辺部品７は、必ずしも半導体装置２と電気的に接続されなくても良い。この場合、半導体装置２の特性に影響はないが、少なくとも、高密度実装を実現するという効果を得ることができる。
【０１０７】
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
【０１０８】
この出願は、２０１２年４月１２日に出願された日本出願特願２０１２−０９０８１２を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０１０９】
１      子基板
２      半導体装置
３      下部電極
３ａ    半田ボールバンプ
４ａ    上面電極
４ｂ    下面電極
５      親基板
５ａ    配置領域
５ｂ    配置領域
６      導電性接続材料
７      周辺部品
７ａ    接続電極
８      バイアホール
９、９ａ  接続パッド
１１    積層板（両面銅張積層板、片面銅張積層板）
１２    上面導体
１３    下面導体
１５    銅めっき膜
１５ａ  導電層
１６    導電性接続材料
１７    半田付けスペーサ
１８    チップ部品内蔵基板
１８ａ  チップ部品
１９    導電性ペースト
１００  実装構造（電子機器）
１０１  接続支持部
１０２  第１の電子部品
１０３  基板
１０３ａ  実装面
１０４  第２の電子部品
１０５ａ  配置領域
１０５ｂ  配置領域
【図１】
2013153717.tif 000003
【図２】
2013153717.tif 000004
【図３】
2013153717.tif 000005
【図４Ａ】
2013153717.tif 000006
【図４Ｂ】
2013153717.tif 000007
【図４Ｃ】
2013153717.tif 000008
【図４Ｄ】
2013153717.tif 000009
【図４Ｅ】
2013153717.tif 000010
【図５Ａ】
2013153717.tif 000011
【図５Ｂ】
2013153717.tif 000012
【図５Ｃ】
2013153717.tif 000013
【図５Ｄ】
2013153717.tif 000014
【図６】
2013153717.tif 000015
【図７】
2013153717.tif 000016
【図８】
2013153717.tif 000017
【図９Ａ】
2013153717.tif 000018
【図９Ｂ】
2013153717.tif 000019
【図９Ｃ】
2013153717.tif 000020
【図９Ｄ】
2013153717.tif 000021
【図１０Ａ】
2013153717.tif 000022
【図１０Ｂ】
2013153717.tif 000023
【図１０Ｃ】
2013153717.tif 000024
【図１０Ｄ】
2013153717.tif 000025
【図１１】
2013153717.tif 000026
【図１２】
2013153717.tif 000027
【図１３】
2013153717.tif 000028
【図１４Ａ】
2013153717.tif 000029
【図１４Ｂ】
2013153717.tif 000030
【図１４Ｃ】
2013153717.tif 000031
【図１４Ｄ】
2013153717.tif 000032
【図１５】
2013153717.tif 000033
【国際調査報告】
2013153717.tif 000034
2013153717.tif 000035
2013153717.tif 000036
2013153717.tif 000037