(57)【要約】  スリット（１５）を有する仕切り部は、ボビン（１０）の巻回部を分割する。第１セクションにトランスの１次巻線（ｎｐ）を高さｈ１まで巻回し、第２セクションに２次巻線（ｎｓ）を高さｈ２まで巻回する。さらに、スリットと嵌合する凸部を有し、１次巻線及び２次巻線を覆うカバーを備えている。ハイサイド駆動巻線（ｎｂ２）を２次巻線（ｎｓ）側にして、ローサイド駆動巻線（ｎｂ１）及びハイサイド駆動巻線（ｎｂ２）を高さｈ３まで、１次巻線（ｎｐ）上に巻回する。これにより、トランスの各巻線間に適切な距離が設けられたスイッチング電源装置を提供する。また、ローサイド駆動巻線と１次巻線との結合、及びハイサイド駆動巻線と２次巻線との結合それぞれを強くし、ハイサイドスイッチング素子及びローサイドスイッチング素子のＺＶＳ動作を確実に行えるスイッチング電源装置を提供する。
2013146338.tif 000002
【特許請求の範囲】
【請求項１】
入力電源電圧が入力される電源電圧入力部と、
直流電圧が出力される直流電圧出力部と、
ボビンの巻回部に巻回された１次巻線及び２次巻線、ローサイド駆動巻線及びハイサイド駆動巻線、並びに、閉磁路を形成するコアを有するトランスと、
前記１次巻線を含んでＬＣ共振回路を形成するキャパシタと、
前記電源電圧入力部に接続される、ローサイドスイッチング素子とハイサイドスイッチング素子との直列回路と、
前記ローサイドスイッチング素子を制御するローサイドスイッチング制御部と、前記ハイサイドスイッチング素子を制御するハイサイドスイッチング制御部とを有するスイッチング制御回路と、
を備え、
前記ＬＣ共振回路は、前記トランスの前記１次巻線又は前記２次巻線の漏れインダクタンスを含み、
前記ローサイドスイッチング素子は、前記１次巻線に直列接続されて、オンにより前記電源電圧入力部の電圧を前記１次巻線に印加し、
前記ローサイドスイッチング制御部は、前記ローサイド駆動巻線に発生する巻線電圧の極性反転を検出して前記ローサイドスイッチング素子をターンオンし、出力電圧を検出する回路の帰還信号に基づく時間で前記ローサイドスイッチング素子をターンオフし、
前記ハイサイドスイッチング制御部は、前記ハイサイド駆動巻線に発生する巻線電圧の極性反転を検出して前記ハイサイドスイッチング素子をターンオンし、前記ローサイドスイッチング素子のオン時間に応じて前記ハイサイドスイッチング素子をターンオフし、
前記ボビンはスリットを有する仕切り部を備え、
前記仕切り部は、前記巻回部の外周に沿って設けられ、前記巻回部を前記１次巻線が巻回される第１巻回領域と前記２次巻線が巻回される第２巻回領域とに分割し、
前記１次巻線は、前記巻回部の外周面から第１の高さｈ１まで巻回され、
前記２次巻線は、前記巻回部の外周面から第２の高さｈ２まで巻回され、
前記ローサイド駆動巻線及び前記ハイサイド駆動巻線は、前記ハイサイド駆動巻線を前記２次巻線側にして巻回軸方向に沿って併設されて、前記１次巻線に巻回されている、
スイッチング電源装置。
【請求項２】
前記スリットと嵌合する凸部を有し、前記１次巻線、前記２次巻線、前記ローサイド駆動巻線及び前記ハイサイド駆動巻線を覆うカバーを備えている、
請求項１に記載のスイッチング電源装置。
【請求項３】
前記トランスが実装される基板に対向する側の前記仕切部の高さは、前記第２の高さｈ２より高い、請求項１又は２に記載のスイッチング電源装置。
【請求項４】
前記仕切部は、前記巻回軸に沿った前記巻回部の長さの中央から外れた位置に設けられている、請求項１から３の何れかに記載のスイッチング電源装置。
【請求項５】
前記２次巻線は、センタータップが取り出され、バイファイラ巻きされた第１の巻線と第２の巻線とを有している、請求項１から４の何れかに記載のスイッチング電源装置。
【請求項６】
巻回軸の直交方向における前記コアの断面は、前記トランスの実装高さ寸法方向が最短長となる扁平形状である、請求項１から５の何れかに記載のスイッチング電源装置。
【請求項７】
前記キャパシタは、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との間に接続されている、請求項１から６の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関し、特に電力変換動作に共振現象を利用する共振型スイッチング電源装置に関する発明である。
【背景技術】
【０００２】
特許文献１に記載のスイッチング電源装置は、絶縁トランスに設けた２つの補助巻線に発生する電圧に基づいて、ハイサイドスイッチング素子とローサイドスイッチング素子とを交互にオンオフさせて絶縁トランスの１次巻線に共振電圧を発生させ、その結果、絶縁トランスの２次巻線から一定の直流電圧を出力する。特許文献１に記載のスイッチング電源装置は、二つの補助巻線と２次巻線との間に１次巻線を巻回する構成としてある。これにより、二つの補助巻線は１次巻線との結合度を強め、２次巻線との結合度を弱くすることで、二つの補助巻線に発生する電圧を１次巻線に発生する電圧と相似させ、ＺＶＳ（ゼロ電圧スイッチング）動作を可能としている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２２８３８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載のスイッチング電源装置において、ローサイドスイッチング素子は、１次巻線のインダクタンスに発生する電圧波形と同様の波形で駆動し、ハイサイドスイッチング素子は、２次巻線のインダクタンスに発生する電圧波形と同様の波形で駆動することが望ましく、ハイサイドスイッチング素子とローサイドスイッチング素子とが交互にオンオフされる動作がより確実となる。換言すれば、ローサイド駆動巻線は１次巻線との結合を強め、ローサイド駆動巻線と１次巻線との電圧波形を相似させ、ハイサイド駆動巻線は２次巻線との結合を強め、ハイサイド駆動巻線と２次巻線との電圧波形を相似させる必要がある。【０００５】
しかしながら、特許文献１に記載のスイッチング電源装置では、駆動巻線（ハイサイド駆動巻線及びローサイド駆動巻線）は２次巻線との間に１次巻線が存在するため、２次巻線と補助巻線との結合度を高くすることができない。また、特許文献１では、１次巻線と２次巻線との物理的な距離が近く、１次巻線と２次巻線との結合により生じる漏れインダクタンスが小さくなるため、所望の励磁インダクタンス及び漏れインダクタンスを生成できない。また、各巻線は安全規格上の距離を設ける必要があるため、自由な設計が困難である。【０００６】
そこで、本発明の目的は、各巻線間に適切な距離が設けられたスイッチング電源装置を提供することにある。また、ローサイド駆動巻線と１次巻線との結合、及びハイサイド駆動巻線と２次巻線との結合それぞれを強くし、ハイサイドスイッチング素子及びローサイドスイッチング素子のＺＶＳ動作を確実に行えるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチング電源装置は、入力電源電圧が入力される電源電圧入力部と、直流電圧が出力される直流電圧出力部と、ボビンの巻回部に巻回された１次巻線及び２次巻線、ローサイド駆動巻線及びハイサイド駆動巻線、並びに、閉磁路を形成するコアを有するトランスと、前記１次巻線を含んでＬＣ共振回路を形成するキャパシタと、前記電源電圧入力部に接続される、ローサイドスイッチング素子とハイサイドスイッチング素子との直列回路と、前記ローサイドスイッチング素子を制御するローサイドスイッチング制御部と、前記ハイサイドスイッチング素子を制御するハイサイドスイッチング制御部とを有するスイッチング制御回路と、を備え、前記ＬＣ共振回路は、前記トランスの前記１次巻線又は前記２次巻線の漏れインダクタンスを含み、前記ローサイドスイッチング素子は、前記１次巻線に直列接続されて、オンにより前記電源電圧入力部の電圧を前記１次巻線に印加し、前記ローサイドスイッチング制御部は、前記ローサイド駆動巻線に発生する巻線電圧の極性反転を検出して前記ローサイドスイッチング素子をターンオンし、出力電圧を検出する回路の帰還信号に基づく時間で前記ローサイドスイッチング素子をターンオフし、前記ハイサイドスイッチング制御部は、前記ハイサイド駆動巻線に発生する巻線電圧の極性反転を検出して前記ハイサイドスイッチング素子をターンオンし、前記ローサイドスイッチング素子のオン時間に応じて前記ハイサイドスイッチング素子をターンオフし、前記ボビンはスリットを有する仕切り部を備え、前記仕切り部は、前記巻回部の外周に沿って設けられ、前記巻回部を前記１次巻線が巻回される第１巻回領域と前記２次巻線が巻回される第２巻回領域とに分割し、前記１次巻線は、前記巻回部の外周面から第１の高さｈ１まで巻回され、前記２次巻線は、前記巻回部の外周面から第２の高さｈ２まで巻回され、前記ローサイド駆動巻線及び前記ハイサイド駆動巻線は、前記ハイサイド駆動巻線を前記２次巻線側にして巻回軸方向に沿って併設されて、前記１次巻線に巻回されている、ことを特徴とする。【０００８】
この構成では、ローサイド駆動巻線及びハイサイド駆動巻線は１次巻線の外側に巻回されているため、ローサイド駆動巻線及びハイサイド駆動巻線と１次巻線との結合は強い。これにより、ローサイド駆動巻線に発生する電圧の波形は、１次巻線に発生する電圧の波形と相似するため、ローサイドスイッチング制御部は、ローサイド駆動巻線に発生する電圧極性の反転を検出することで、共振のタイミングを適切に検出し、ローサイドスイッチング素子をターンオンすることで、ローサイドスイッチング素子のＺＶＳ動作を確実に行える。また、共振のタイミングを適切に検出できるため、共振条件が外れた状態（「共振外れ」）を防止することで、装置の信頼性を向上させることができる。【０００９】
また、ハイサイド駆動巻線と２次巻線とは巻回軸が略同じで、かつ、高さｈ１からｈ２までの間で少なくとも一部が同じ高さにおいて巻回されているため、ハイサイド駆動巻線と２次巻線との結合は強い。このため、ハイサイド駆動巻線に発生する電圧の波形は、２次巻線に発生する電圧の波形と相似し、ハイサイドスイッチング制御部は２次巻線に電圧が発生するタイミングでハイサイドスイッチング素子をターンオンして、ハイサイドスイッチング素子のＺＶＳ動作を行える。【００１０】
前記スイッチング電源装置は、前記ボビンのスリットと嵌合する凸部を有し、前記１次巻線、前記２次巻線、前記ローサイド駆動巻線及び前記ハイサイド駆動巻線を覆うカバーを備えている構成が好ましい。【００１１】
この構成では、ボビンのスリットに凸部が嵌合することで、１次巻線と２次巻線との空間距離は沿面距離と同程度まで大きくすることができるため、安全規格上の距離を保ちつつ、１次巻線と２次巻線とを近づけて、互いの結合を強めることができる。【００１２】
前記トランスが実装される基板に対向する側の前記仕切部の高さは、前記第２の高さｈ２より高くてもよい。【００１３】
ボビン上部（基板に対向しない側）では巻線を覆うカバーの凸部がボビンのスリットと嵌合することで空間距離を沿面距離と同程度まで大きくして安全規格上の距離を確保するのに対し、ボビン下部（基板に対向する側）では、カバーの凸部とボビンのスリットとを嵌合させることができないため、この構成では、トランス全体のサイズを大きくすることなく、前記トランスが実装される基板に対向する側の前記仕切部の高さを前記第２の高さｈ２より高くすることで、１次巻線と２次巻線との間の空間絶縁距離を確保できる。【００１４】
前記仕切部は、前記巻回軸に沿った前記巻回部の長さの中央から外れた位置に設けられていてもよい。【００１５】
この構成では、トランスのコアのギャップ位置を巻回部の略中央とすることで、ギャップからの漏れ磁束を巻線により吸収（遮蔽）できるため、周辺回路への磁束の影響を防止できる。【００１６】
前記２次巻線は、センタータップが取り出され、バイファイラ巻きされた第１の巻線と第２の巻線とを有していてもよい。【００１７】
この構成では、２次巻線の第１の巻線及び第２の巻線それぞれと１次巻線との結合を同じにすることで、１次巻線と２次巻線の第１の巻線及び第２の巻線との結合を均一にでき、センタータップ整流時の不均衡な動作を防止できる。【００１８】
巻回軸の直交方向における前記コアの断面は、前記トランスの実装高さ寸法方向が最短長となる扁平形状である構成でもよい。【００１９】
この場合、トランスの低背化が可能となる。【００２０】
前記キャパシタは、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との間に接続されている構成でもよい。【００２１】
この場合、共振キャパシタに並列に電流検出用キャパシタを接続して、共振キャパシタに流れる電流を電流検出用キャパシタに僅かに分流させて、等価的に共振キャパシタに流れる共振電流を検出することができ、この電流を制限することで過電流保護回路を構成することができ、検出抵抗での損失を低減できる。
【発明の効果】
【００２２】
本発明によれば、各巻線間に適切な距離が設けられたスイッチング電源装置を提供することができる。
【図面の簡単な説明】
【００２３】
【図１】実施形態１に係るトランスのボビンの断面図
【図２】実施形態１に係るトランスの三面図
【図３】図２のＩＩＩ−ＩＩＩ線の断面図
【図４】トランスのカバーの三面図
【図５】図４のＶ−Ｖ線の断面図
【図６】トランスの磁性体コアの上面図及び正面図
【図７】ボビンにカバーを被せた場合におけるスリット及び凸部の部分を拡大した断面図
【図８】第１の実施形態に係るスイッチング電源装置１０１の回路図
【図９】負荷変動があったときの、ハイサイド駆動巻線の電圧及びトランジスタのベース・エミッタ間電圧の変化を示す波形図
【図１０】ローサイドスイッチング素子のゲート・ソース間電圧、ハイサイドスイッチング素子のゲート・ソース間電圧、ローサイドスイッチング素子のドレイン・ソース間電圧、トランジスタのベース・エミッタ間電圧、スイッチング制御用ＩＣのＩＳ端子の電圧Ｖｉｓ及びＺＴ端子の電圧Ｖｚｔの関係を示す波形図
【図１１Ａ】共振外れ防止状態でのトランスＴの１次巻線の電圧及びローサイドスイッチング素子のドレイン電流の波形図
【図１１Ｂ】「共振外れ」が生じた状態でのトランスＴの１次巻線ｎｐの電圧及びローサイドスイッチング素子のドレイン電流の波形図
【図１２】実施形態２に係るスイッチング電源装置の回路図
【図１３】実施形態３に係るスイッチング電源装置の回路図
【図１４】実施形態４に係るスイッチング電源装置の回路図
【図１５】実施形態５に係るスイッチング電源装置の回路図
【図１６】実施形態６に係るスイッチング電源装置の回路図
【発明を実施するための形態】
【００２４】
《実施形態１》
図１は実施形態１に係るトランスのボビンの断面図である。図２は実施形態１に係るトランスの三面図である。図３は図２のＩＩＩ−ＩＩＩ線の断面図である。図４はトランスのカバーの三面図である。図５は図４のＶ−Ｖ線の断面図である。図６はトランスの磁性体コアの上面図及び右側面図である。
【００２５】
実施形態１に係るトランスＴは、ボビン１０、カバー２０及び磁性体コア３０，３１を備えている。ボビン１０には、１次巻線ｎｐ、２次巻線ｎs及び駆動巻線ｎｂ１，ｎｂ２が巻回されている。カバー２０は、１次巻線ｎｐが巻回されたボビン１０に被せられている。磁性体コア３０，３１は、所謂Ｅ型コアであって、カバー２０が被せられたボビン１０に嵌め込まれ、１次巻線ｎｐ及び２次巻線ｎsの磁界の閉磁路を形成している。
【００２６】
図１に示すように、ボビン１０は絶縁性樹脂により構成された筒形状部（本発明の巻回部）１１を備えている。筒形状部１１は、軸方向（図１の紙面左右方向）に沿って形成され、両端が開口した内部空間１１Ａを有している。この内部空間１１Ａには、後述する磁性体コア３０，３１の中央脚３０Ａ，３１Ａ（図６参照）が両端の開口部から挿入される。この中央脚３０Ａ，３１Ａの先端部は、筒形状部１１の軸方向略中央で空隙（ギャップ）を介して対向している。また、筒形状部１１の軸方向両端には、端子台１６Ａ，１６Ｂが設けられている。端子台１６Ａ，１６Ｂの下側（図１の紙面下側）には、複数のピンが所定ピッチで並んだボビン端子１７Ａ，１７Ｂが設けられている。トランスＴは、このボビン端子１７Ａ，１７Ｂが実装基板に半田付けされることにより、実装される。
【００２７】
筒形状部１１の両端部の周面には、端部板１２Ａ，１２Ｂが周面に略垂直に設けられている。また、筒形状部１１の軸方向における略中央より外れた位置の周面には、仕切板（本発明の仕切部）１３，１４が周面に略垂直に設けられている。具体的には、仕切板１３と端部板１２Ａとの距離をＬ１、仕切板１４と端部板１２Ｂとの距離をＬ２で表すと、Ｌ１＞Ｌ２の関係となる。また、仕切板１３，１４の間にはスリット１５が形成されている。スリット１５は、筒形状部１１に巻回された１次巻線ｎｐと２次巻線ｎsとの間が安全規格上の距離を満たすためのものである。以下の説明では、端部板１２Ａと仕切板１３との間を第１セクション（本発明の第１巻回領域）と言い、端部板１２Ｂと仕切板１４との間を第２セクション（本発明の第２巻回領域）と言う。
【００２８】
第１セクション及び第２セクションを形成する端部板１２Ａ，１２Ｂ及び仕切板１３，１４は、筒形状部１１の周方向に沿って設けられ、周方向の位置によって異なる高さを有している。ここで、トランスＴを基板に実装した場合に、基板と対向する側、すなわち、ボビン端子１７Ａ，１７Ｂが設けられた側をトランスＴの下側とする。この場合、トランスＴの下側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さｈ４は、トランスＴの上側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さ（本実施形態では高さｈ２）よりも高くしてある。
【００２９】
第１セクションでは、筒形状部１１の軸方向を巻回軸として１次巻線ｎｐが筒形状部１１に巻回されている。１次巻線ｎｐは筒形状部１１の周面から高さｈ１まで巻回されている。第２セクションでは、筒形状部１１の軸方向を巻回軸として２次巻線ｎsが筒形状部１１に巻回されている。２次巻線ｎsは筒形状部１１の周面から高さｈ２（＞ｈ１）まで巻回されている。２次巻線ｎsはセンタータップを有し、センタータップにより二分された二つの巻線がバイファイラ巻にされてなる。後に詳述するが、１次巻線ｎｐと２次巻線ｎsとの間には仕切板１３，１４及びスリット１５が設けられている。このため、１次巻線ｎｐと２次巻線ｎsとの直線距離を長くすることなく、１次巻線ｎｐと２次巻線ｎsとの間の沿面距離を得ることができる。これにより、１次巻線ｎｐと２次巻線ｎsとの磁界結合を弱めることなく、安全規格上の距離を確保することができる。
【００３０】
また、磁性体コア３０，３１のギャップは筒形状部１１の軸方向略中央に位置している。したがって、Ｌ１＞Ｌ２の関係から、１次巻線ｎｐの巻回範囲内に前記ギャップが位置している。これにより、閉磁路を形成している磁性体コア３０，３１のギャップから生じる漏れ磁束は１次巻線ｎｐにより吸収（遮蔽）され、周辺回路への影響を軽減できる。
【００３１】
第１セクションに巻回された１次巻線ｎｐには駆動巻線ｎｂ１，ｎｂ２が巻回されている。駆動巻線ｎｂ１，ｎｂ２は、駆動巻線ｎｂ２が２次巻線ｎs側となるよう、筒形状部１１の軸方向に沿って所定間隔を空けて並んで巻回されている。また、駆動巻線ｎｂ１，ｎｂ２は１次巻線ｎｐから高さｈ３まで巻回されている。ここで、ｈ３＝ｈ２−ｈ１の関係を満たす。したがって、駆動巻線ｎｂ１，ｎｂ２は、２次巻線ｎsと最外周の位置が同じとなっている。駆動巻線ｎｂ１，ｎｂ２は、第１セクションに巻回されているため、１次巻線ｎｐとの結合は強い。また、駆動巻線ｎｂ２は、２次巻線ｎsと軸方向において近接し、かつ、高さがほぼ同じであるため、駆動巻線ｎｂ２のコイル断面積は、２次巻線のコイル断面積とほぼ同じになって、駆動巻線ｎｂ２に誘起される電圧波形と２次巻線ｎsに発生する電圧波形とが相似になる。
【００３２】
ここで、たとえ、駆動巻線ｎｂ２が高さｈ３を超えて巻回されていた場合であっても、駆動巻線ｎｂ２と２次巻線ｎｓとは高さｈ１からｈ２までの間では同じ高さにおいて巻回されているため、駆動巻線ｎｂ２に誘起される電圧波形と２次巻線ｎsに発生する電圧波形とはほぼ相似になる。また、駆動巻線ｎｂ２が高さｈ３未満で巻回されていた場合であっても、駆動巻線ｎｂ２は２次巻線ｎｓの高さの領域内において巻回されているため、駆動巻線ｎｂ２に誘起される電圧波形と２次巻線ｎsに発生する電圧波形とはほぼ相似になる。
【００３３】
上述のように、トランスＴの下側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さは、トランスＴの上側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さよりも高い。本実施形態では、トランスＴの上側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さは、２次巻線ｎsの高さｈ２である。したがって、低背化しつつ、１次巻線ｎｐ、２次巻線ｎs及び駆動巻線ｎｂ１，ｎｂ２と、トランスＴが実装される基板との間の空間絶縁距離を確保することができる。
【００３４】
また、軸方向の直交方向における筒形状部１１の断面は、トランスＴの上下方向（本発明の実装高さ寸法方向）が短い扁平形状としてある。これにより、トランスＴの低背化を実現している。
【００３５】
カバー２０は絶縁性樹脂からなり、上述の構成のボビン１０を覆っている。カバー２０は、図４に示すように、ボビン１０の第１セクション及び第２セクション部分を覆う中央カバー２１を備えている。中央カバー２１は側面及び上面を有し、ボビン１０の第１セクション及び第２セクション部分を三方向から囲む。中央カバー２１は開口２１Ａ，２１Ａを有し、カバー２０をボビン１０に被せた際に、開口２１Ａ，２１Ａは筒形状部１１の内部空間１１Ａの開口と重なる。磁性体コア３０，３１の中央脚３０Ａ，３１Ａは、開口２１Ａ，２１Ａを介して、筒形状部１１の内部空間１１Ａに挿入される。
【００３６】
中央カバー２１の上面には、ボビン１０の第１セクションに対向する位置に開口２１Ｂが形成され、ボビン１０の第２セクションに対向する位置に開口２１Ｃ形成されている。中央カバー２１の軸方向における両端部には、端子台１６Ａ，１６Ｂを覆う両端部２２，２３が設けられている。
【００３７】
また、図５に示すように、カバー２０の上面及び側面の内側には、ボビン１０に被せた際に、ボビン１０のスリット１５に嵌合する凸部２４が設けられている。図７は、ボビン１０にカバー２０を被せた場合におけるスリット１５及び凸部２４の部分を拡大した断面図である。図７では駆動巻線ｎｂ１を省略している。
【００３８】
１次巻線ｎｐと２次巻線ｎsとの間は、安全規格上、一定距離を設ける必要がある。しかしながら、単に１次巻線ｎｐと２次巻線ｎsとを離すと磁界結合が弱くなる。このため、ボビン１０にスリット１５を設けることで、１次巻線ｎｐと２次巻線ｎsとの沿面距離は、図７の破線のようになり、スリット１５の深さ分の距離を得ることができる。また、スリット１５にカバー２０の凸部２４が嵌合することにより、１次巻線ｎｐと２次巻線ｎsとの間の空間は、スリット１５と凸部２４との間の空間となる。したがって、１次巻線ｎｐと２次巻線ｎsとの空間距離は、沿面距離と同じになる。このように、スリット１５とカバー２０の凸部２４とを設けることにより、磁界結合を弱めることなく、１次巻線ｎｐと２次巻線ｎsとの沿面距離及び空間距離を十分に確保できる。
【００３９】
次に、磁性体コア３０，３１について説明するが、磁性体コア３０，３１は同じ形状であるため、以下では磁性体コア３０について説明し、対応する磁性体コア３１の符号を括弧書きにして説明する。磁性体コア３０（３１）は、中央脚３０Ａ（３１Ａ）、両端脚３０Ｂ，３０Ｂ（３１Ｂ，３１Ｂ）及び接続部３０Ｃ（３１Ｃ）を有したＥ型コアである。中央脚３０Ａ（３１Ａ）及び両端脚３０Ｂ，３０Ｂ（３１Ｂ，３１Ｂ）は、平行で、かつ、中央脚３０Ａ（３１Ａ）が両端脚３０Ｂ，３０Ｂ（３１Ｂ，３１Ｂ）の間に位置するように、接続部３０Ｃ（３１Ｃ）に設けられている。また、中央脚３０Ａ（３１Ａ）は、筒形状部１１の内部空間１１Ａと同様に扁平形の断面を有している（図４参照）。中央脚３０Ａ，３１Ａは、カバー２０の開口２１Ａ，２１Ａを介して筒形状部１１の内部空間１１Ａに挿入される。そして、中央脚３０Ａと中央脚３１Ａとの先端同士はギャップを設けて対向し、両端脚３０Ｂ，３０Ｂと両端脚３１Ｂ，３１Ｂとの先端同士が当接する状態となる。これにより、磁性体コア３０，３１は、エアギャップを有した閉磁路を形成している。
【００４０】
以下に、上述の構成を有するトランスＴを備えた実施形態１に係るスイッチング電源について説明する。
【００４１】
図８は実施形態１のスイッチング電源装置の回路図である。スイッチング電源装置１０１の入力端子ＰＩ（＋）−ＰＩ（−）間に入力電源Ｖｉの電圧が入力される。そして、スイッチング電源装置１０１の出力端子ＰＯ（＋）−ＰＯ（−）間に接続される負荷（不図示）へ所定の直流電圧Ｖｏが出力される。
【００４２】
入力端子ＰＩ（＋）−ＰＩ（−）間には、共振キャパシタＣｒ、共振インダクタＬｒ、トランスＴの１次巻線ｎｐ及びローサイドスイッチング素子Ｑ１が直列に接続された第１の直列回路（本発明のＬＣ共振回路）が構成されている。共振インダクタＬｒはトランスＴの漏れインダクタンスである。なお、共振インダクタＬｒは、トランスＴの漏れインダクタンスとは別に、トランスＴの１次巻線ｎｐに接続されたインダクタでもよい。ローサイドスイッチング素子Ｑ１はｎ型ＭＯＳ−ＦＥＴからなり、ドレイン端子がトランスＴの１次巻線ｎｐに接続されている。
【００４３】
トランスＴの１次巻線ｎｐの両端には、ハイサイドスイッチング素子Ｑ２と共振キャパシタＣｒ及び共振インダクタＬｒが直列に接続された第２の直列回路が構成されている。
【００４４】
トランスＴの２次巻線ｎsはセンタータップを有し、２次巻線ｎs１，ｎs２が直列接続された構成である。２次巻線ｎs１，ｎs２がバイファイラ巻きされて、図１に示す２次巻線ｎsを形成している。２次巻線ｎs１，ｎs２には、ダイオードＤｓ，Ｄｆ及びキャパシタＣｏからなる整流平滑回路が構成されている。この整流平滑回路は２次巻線ｎs１，ｎs２から出力される交流電圧を全波整流し平滑して、出力端子ＰＯ（＋）−ＰＯ（−）へ出力する。
【００４５】
トランスＴの駆動巻線（以下、ローサイド駆動巻線という）ｎｂ１には、ローサイドスイッチング制御部（本発明のスイッチング制御回路）８１が接続されている。このローサイドスイッチング制御部８１は、ダイオードＤｂ及びキャパシタＣｂによる整流平滑回路を含んでいる。この整流平滑回路によって得られる直流電圧がスイッチング制御用ＩＣ８４のＶＣＣ端子に電源電圧として供給される。前記スイッチング制御用ＩＣ８４は、電流モードで動作する汎用のスイッチング制御用ＩＣである。
【００４６】
出力端子ＰＯ（＋），ＰＯ（−）とスイッチング制御用ＩＣ８４との間には帰還回路が設けられている。図８では帰還の経路のみを簡易的に一本の線（Feedback）で表している。帰還の経路には絶縁手段７１が設けられており、例えば、フォトカプラやパルストランスなどを用いることができる。具体的には出力端子ＰＯ（＋）−ＰＯ（−）間の直流電圧Ｖｏの分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態でスイッチング制御用ＩＣ８４のＦＢ端子へフィードバック電圧を入力する。このＦＢ端子へ入力されるフィードバック電圧は直流電圧Ｖｏが低いほど高くなる。
【００４７】
また、スイッチング制御用ＩＣ８４は、ＯＵＴ端子及びＺＴ端子を備えている。スイッチング制御用ＩＣ８４のＯＵＴ端子は、抵抗Ｒ１２を介してローサイドスイッチング素子Ｑ１のゲート端子に接続されている。スイッチング制御用ＩＣ８４のＺＴ端子には、ローサイド駆動巻線ｎｂ１から発生した電圧が入力される。スイッチング制御用ＩＣ８４はＺＴ端子の入力電圧が反転したことを検出する電圧極性反転検出回路及びターンオフ遅延回路を備えている。電圧極性反転検出回路は、内部で発生した基準電圧とＺＴ端子の電圧とを比較するコンパレータを備える。このコンパレータの出力電圧がローレベルになったとき、ターンオフ遅延回路による遅延時間ｔｄ１の後、ＯＵＴ端子をローレベルにする。これにより、ローサイドスイッチング素子Ｑ１がターンオフする。また、前記コンパレータの出力がハイレベルになったときは、後に示す遅延時間ｔｄ０の経過後にＯＵＴ端子をハイレベルに反転させる。これによりローサイドスイッチング素子Ｑ１がターンオンする。
【００４８】
ローサイド駆動巻線ｎｂ１は、巻回軸を同じにして１次巻線ｎｐに巻回されているため、ローサイド駆動巻線ｎｂ１と１次巻線ｎｐとの結合は強い。このため、ローサイド駆動巻線ｎｂ１に発生する電圧波形は、１次巻線ｎｐに発生する電圧波形に相似する。換言すれば、ローサイド駆動巻線ｎｂ１に発生する電圧波形は、１次巻線ｎｐの励磁インダクタンスに発生する電圧波形と共振インダクタＬｒに発生する電圧波形とを加算した波形と相似する。したがって、スイッチング制御用ＩＣ８４は、ローサイド駆動巻線ｎｂ１に発生する電圧極性の反転を検出することで、共振のタイミングを適切に検出し、ローサイドスイッチング素子Ｑ１をターンオンすることで、ローサイドスイッチング素子Ｑ１のＺＶＳ動作を確実に行える。また、共振のタイミングを適切に検出することで、共振状態を適切に検出でき、「共振外れ」を防止することができる。
【００４９】
また、スイッチング制御用ＩＣ８４のＯＵＴ端子には、定電流回路ＣＣ１及びキャパシタＣｂ１の直列回路が接続されていて、キャパシタＣｂ１の充電電圧がＩＳ端子に入力されるように接続されている。定電流回路ＣＣ１は、スイッチング制御用ＩＣ８４のＯＵＴ端子の電圧によりキャパシタＣｂ１を定電流で充電する。スイッチング制御用ＩＣ８４内のコンパレータはキャパシタＣｂ１の電圧とＦＢ端子の電圧とを比較し、ＩＳ端子の電圧がＦＢ端子の電圧を超えたときＯＵＴ端子の電圧をハイレベルからローレベルとする。したがって、ＦＢ端子の電圧が低くなるほど、キャパシタＣｂ１の充電時間は短くなる。すなわち、ローサイドスイッチング素子Ｑ１のオン時間が短くなって、直流電圧Ｖｏは定電圧化される。
【００５０】
なお、ダイオードＤ９はキャパシタＣｂ１の電荷の放電経路を構成する。すなわち、スイッチング制御用ＩＣ８４の出力電圧がローレベルになったとき（Ｑ１がターンオフするとき）、キャパシタＣｂ１の電荷はダイオードＤ９を介して放電される。
【００５１】
このようにして、電流モードで動作するＩＣであるスイッチング制御用ＩＣ８４、定電流回路ＣＣ１及びキャパシタＣｂ１による回路は、電圧−時間変換回路として作用する。そして、直流電圧Ｖｏを検出して基準電圧との比較により発生される帰還信号の電圧が前記電圧−時間変換回路で変換されて、その時間だけローサイドスイッチング素子Ｑ１がオンする。
【００５２】
トランスＴの駆動巻線（以下、ハイサイド駆動巻線という。）ｎｂ２とハイサイドスイッチング素子Ｑ２との間にはハイサイドスイッチング制御部（本発明のスイッチング制御回路）６１が設けられている。具体的には、トランスＴのハイサイド駆動巻線ｎｂ２の第１端はローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２との接続点（ハイサイドスイッチング素子Ｑ２のソース端子）に接続され、ハイサイド駆動巻線ｎｂ２の第２端とハイサイドスイッチング素子Ｑ２のゲート端子との間にハイサイドスイッチング制御部６１が接続されている。
【００５３】
前記ハイサイドスイッチング制御部６１は、４つのダイオードＤ１，Ｄ２，Ｄ３，Ｄ４から構成されるダイオードブリッジ整流回路と、ダイオードＤ１，Ｄ３の接続点とダイオードＤ２，Ｄ４の接続点との間、つまりこのダイオードブリッジ整流回路の出力端間に接続された定電流回路ＣＣ２とで構成された双方向定電流回路である。
【００５４】
ハイサイドスイッチング制御部６１には、抵抗Ｒ５及びハイサイドスイッチング素子Ｑ２の入力容量（ゲート・ソース間容量）により、後述する遅延時間ｔｄ２だけターンオンを遅延させるターンオン遅延回路が構成されている。このターンオン遅延回路は、ハイサイド駆動巻線ｎｂ２に発生する電圧の極性が反転してから遅延時間ｔｄ２の経過後に、ハイサイドスイッチング素子Ｑ２をターンオンさせる。
【００５５】
図１で説明したように、ハイサイド駆動巻線ｎｂ２は２次巻線ｎsに近接して巻回されているため、ハイサイド駆動巻線ｎｂ２と２次巻線ｎsとの結合は強い。ハイサイド駆動巻線ｎｂ２に発生する電圧波形は、２次巻線ｎsに発生する電圧波形、すなわち、２次巻線ｎsの励磁インダクタンスに発生する電圧波形と相似とする。このため、ハイサイドスイッチング制御部６１は２次巻線ｎsに電圧が発生するタイミングでハイサイドスイッチング素子Ｑ２をターンオンしてＺＶＳ動作を行える。
【００５６】
ハイサイドスイッチング制御部６１はハイサイドスイッチング素子Ｑ２がターンオンした後、ローサイドスイッチング素子Ｑ１のオン時間と同じ時間が経過した時に強制的にハイサイドスイッチング素子Ｑ２をターンオフさせる。このように、ハイサイドスイッチング素子Ｑ２は共振条件と関係なく、時定数回路で決められたタイミングでターンオフされる。
【００５７】
図９は、負荷変動があったときの、ハイサイド駆動巻線ｎｂ２の電圧Ｖｎｂ２及びトランジスタＱ３のベース・エミッタ間電圧Ｖｂｅの変化を示す波形図である。
【００５８】
キャパシタＣｂ２は同じ電流値の定電流で充放電されるので、トランジスタＱ３のベース・エミッタ間電圧Ｖｂｅの傾きは等しい。そのため、ハイサイドスイッチング素子Ｑ２のオン時間はローサイドスイッチング素子Ｑ１のオン時間に等しい。図９において、ＴＱ１ＯＮ（１）とＴＱ２ＯＮ（１）は上述の動作により等しい。ローサイドスイッチング素子Ｑ１のオン時間が長くなりＴＱ１ＯＮ（２）となったときも、ＴＱ１ＯＮ（２）とＴＱ２ＯＮ（２）は上述の動作により等しい。
【００５９】
このように、ローサイドスイッチング素子Ｑ１のオン時間が変化すれば、それに追従して、ハイサイドスイッチング素子Ｑ２のオン時間が変化する。
【００６０】
以上に示したとおり、このスイッチング電源装置１０１は、ローサイド駆動巻線ｎｂ１に発生する電圧の極性が反転するタイミングをトリガとして、ローサイドスイッチング素子Ｑ１がターンオンする。また、ローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２が共にオフとなるデッドタイムを挟んで、時比率Ｄ＝０．５で交互にオンオフさせる電流共振形ハーフブリッジコンバータとして動作する。
【００６１】
図１０は、ローサイドスイッチング素子Ｑ１のゲート・ソース間電圧Ｖｇｓ１、ハイサイドスイッチング素子Ｑ２のゲート・ソース間電圧Ｖｇｓ２、ローサイドスイッチング素子Ｑ１のドレイン・ソース間電圧Ｖｄｓ１、トランジスタＱ３のベース・エミッタ間電圧（キャパシタＣｂ２の電圧）Ｖｂｅ、スイッチング制御用ＩＣ８４のＩＳ端子の電圧（キャパシタＣｂ１の電圧）Ｖｉｓ及びＺＴ端子の電圧Ｖｚｔの関係を示す波形図である。この図１０を基に、スイッチング電源装置１０１の動作について示す。スイッチング電源装置１０１の１サイクル分の動作は次のとおりである。
【００６２】
スイッチング制御用ＩＣ８４は、ＺＴ端子の入力電圧を基に、トランスＴのローサイド駆動巻線ｎｂ１に発生する巻線電圧の極性が反転したことを検出し、この極性反転を検出した時刻から遅延時間ｔｄ１だけ遅れてローサイドスイッチング素子Ｑ１をターンオフする。
【００６３】
同時に、キャパシタＣｂ２は定電流回路ＣＣ２を介して放電される。
【００６４】
直流電圧Ｖｏを制御するための帰還信号（Feedback）に基づいた信号電圧によって生成された時刻でローサイドスイッチング素子Ｑ１をターンオフする。
【００６５】
ローサイドスイッチング素子Ｑ１がターンオフすることで、ハイサイド駆動巻線ｎｂ２に発生する巻線電圧により、ハイサイドスイッチング素子Ｑ２の入力容量（ゲート・ソース間容量）が充電されてからハイサイドスイッチング素子Ｑ２はターンオンする。したがってハイサイドスイッチング素子Ｑ２は前記充電による遅延時間ｔｄ２だけ遅れてターンオンする。
【００６６】
同時に、キャパシタＣｂ２は定電流回路ＣＣ２を介して充電される。
【００６７】
キャパシタＣｂ２の充電電圧ＶｂｅがトランジスタＱ３のしきい値電圧に達することでトランジスタＱ３はターンオンし、ハイサイドスイッチング素子Ｑ２の入力容量が急速に放電されて、ハイサイドスイッチング素子Ｑ２はターンオフする。
【００６８】
このことにより、トランスＴのローサイド駆動巻線ｎｂ１に発生する巻線電圧の極性が反転する。スイッチング制御用ＩＣ８４は、ＺＴ端子の入力電圧を基に、そのことを検知する。この電圧極性の反転から遅延時間ｔｄ０の経過後にローサイドスイッチング素子Ｑ１がターンオンする。
【００６９】
図１１Ａは「共振外れ」がない通常状態でのトランスＴの１次巻線ｎｐの電圧及びローサイドスイッチング素子Ｑ１のドレイン電流の波形図である。また、図１１Ｂは「共振外れ」が生じた状態でのトランスＴの１次巻線ｎｐの電圧及びローサイドスイッチング素子Ｑ１のドレイン電流の波形図である。ここで、ドレイン電流の波形のｔ０〜ｔ１の区間は、比較的インダクタンス値の小さな共振インダクタ（１次巻線ｎｐの漏れインダクタンスを含む）Ｌｒと共振キャパシタＣｒの直列共振に基づく電流波形であり、ｔ１〜ｔ２の区間は、共振インダクタＬｒ、トランスＴの励磁インダクタンス及び共振キャパシタＣｒの直列共振に基づく電流波形である。
【００７０】
スイッチング周波数をｆｓ、第１の直列回路の共振周波数をｆｍで表すと、通常の動作では、ｆｍ＜ｆｓの関係を保つ。そして、軽負荷時ではスイッチング周波数ｆｓが上昇して出力電力が小さくなり、重負荷では、スイッチング周波数ｆｓが低下して出力電力が大きくなる。上記周波数の大小関係であれば、トランスＴの１次巻線ｎｐに流れる電流は、１次巻線ｎｐに加えられる電圧よりも位相が遅れる「電流遅れ位相」で動作する。
【００７１】
しかし、負荷が重くなるにつれてスイッチング周波数ｆｓは低下し、ｆｓ＜ｆｍとなると、共振条件が外れた状態（「共振外れ」）になる。すなわち、スイッチング周波数ｆｓが共振周波数ｆｍより低い関係は、トランスＴの１次側からトランスＴが容量性のインピーダンスに見える状態であり、トランスＴの１次巻線ｎｐに加わる電圧波形の位相より電流波形の位相が進むことになる。この場合に、ローサイドスイッチング素子Ｑ１とハイサイドスイッチング素子Ｑ２が同時にオンする（いわゆるアーム短絡状態になる）期間が生じて、その二つのスイッチング素子Ｑ１，Ｑ２に過大な電流が流れ、大きな損失が発生する。
【００７２】
具体的には、電圧波形の位相より電流波形の位相が進む状態であると、ローサイドスイッチング素子Ｑ１がターンオフした後にデッドタイムを挟んでハイサイドスイッチング素子Ｑ２がターンオンするが、ローサイドスイッチング素子Ｑ１に流れる電流の向きが既に反転している（ローサイドスイッチング素子Ｑ１のボディダイオードを流れている）状態で、ハイサイドスイッチング素子Ｑ２がターンオンすると、ボディダイオードの逆回復特性による遮断の遅れにより、ローサイドスイッチング素子Ｑ１のボディダイオードが導通している状態でハイサイドスイッチング素子Ｑ２が導通し、前記アーム短絡が生じる。また、電圧波形の位相より電流波形の位相が進んでいる状態ではＺＶＳ動作が行えず、スイッチング損失が増大する。
【００７３】
図１１Ｂに示す、スイッチング周波数ｆｓが共振周波数ｆｍよりも低下して、「共振外れ」が生じるような状況では、既に述べたとおり電流位相が進んでいるので、ローサイドスイッチング素子Ｑ１のドレイン電流が負になってから（ローサイドスイッチング素子Ｑ１のボディダイオードに電流が流れている状態で）、ハイサイドスイッチング素子Ｑ２がターンオンするので、前述のアーム短絡の問題が生じる。
【００７４】
本発明の実施形態によれば、図８及び図１０に示すように、スイッチング制御用ＩＣ８４のＯＵＴ端子電圧がハイの状態で、ＺＴ端子の電圧が０Ｖ付近まで低下すると、スイッチング制御用ＩＣ８４はローサイドスイッチング素子Ｑ１を強制的にターンオフする。この強制ターンオフ動作は、ハイサイドスイッチング素子Ｑ２がターンオンするより早く動作する。すなわち、ローサイド駆動巻線ｎｂ１に発生する巻線電圧の極性が反転したことを検出したタイミングを起点としてから、ローサイドスイッチング素子Ｑ１をターンオフするまでの遅延時間ｔｄ１が、ハイサイドスイッチング素子Ｑ２の入力容量を充電してハイサイドスイッチング素子Ｑ２をターンオンするまでの遅延時間ｔｄ２より小さくなる条件（ｔｄ１＜ｔｄ２）を満たすようにｔｄ１、ｔｄ２を定める。
【００７５】
このように、共振外れ防止状態では、図１０に表れているように、ＩＳ端子の電圧ＶｉｓがＦＢ端子へのフィードバック電圧Ｖｆｂに達するまでにＱ１がターンオフする。したがって、出力される直流電圧Ｖｏは規定値より下回ることになるが、例えば、停電などにより、入力電源Ｖｉの電圧が所定の電圧よりも低下した状態においてもアーム短絡を起こすことなくコンバータは動作を続けて、出力電力の供給を維持することができる。結果として、入力電源Ｖｉの電圧の供給が遮断されても、アーム短絡を起こすことなく、コンバータを安全に停止することができる。また、瞬時停電などに対しても直流電圧Ｖｏの出力保持時間を長くすることが可能となる。
【００７６】
このようにして、スイッチング周波数ｆｓが共振周波数ｆｍよりも低下して共振条件が外れることはなく、また、起動や停止や出力短絡などの過渡的な動作状態においても、ローサイドスイッチング素子Ｑ１がターンオンした後に１次巻線ｎｐの巻線電圧が反転しても、Ｑ１が帰還信号に基づいてターンオフする前にハイサイドスイッチング素子Ｑ２がターンオンすることはない。すなわちアーム短絡が生じることなく、スイッチング電源装置１０１の破壊が損失の増大を防止することができる。
【００７７】
図８に示したスイッチング制御用ＩＣ８４はブランキング時間を設定する回路を備えている。具体的には、ローサイドスイッチング素子Ｑ１を駆動するパルスを発生してから所定期間（設定されたブランキング時間）は前記ＺＴ端子に入力される信号を検出しない構成とする。すなわち、前記ＺＴ端子の入力をマスキングする。このように、所定期間だけ巻線電圧の極性を検出しないブランキング時間を設定したことにより、ブランキング時間においては、ローサイドスイッチング素子Ｑ１をターンオンさせてしまうような信号となるスイッチングノイズがＺＴ端子に入力されたとしても、ノイズ信号によってローサイドスイッチング素子Ｑ１をターンオンさせてしまうような誤動作の発生を防止することができる。
【００７８】
なお、遅延時間ｔｄ２を生成する遅延回路を、ハイサイドスイッチング素子Ｑ２の制御端子に直列に接続された抵抗Ｒ５（インピーダンス回路）とハイサイドスイッチング素子Ｑ２のゲート端子に存在する入力容量（ゲート・ソース間容量）とで構成することにより、部品点数は削減され、スイッチング電源装置の小型化を図ることができる。
【００７９】
《実施形態２》
図１２は実施形態２に係るスイッチング電源装置の回路図である。このスイッチング電源装置１０２のハイサイドスイッチング制御部６２以外は、第１の実施形態で図８に示した回路と同じである。
【００８０】
ハイサイドスイッチング制御部６２には、ハイサイド駆動巻線ｎｂ２の出力とハイサイドスイッチング素子Ｑ２との間に、キャパシタＣｇ１，ダイオードＤ６，抵抗Ｒ５，Ｒ６，インダクタＬｇで構成されるインピーダンス回路が接続されている。インダクタＬｇは、チップインダクタまたはビーズインダクタなどである。また、ハイサイドスイッチング素子Ｑ２のゲート・ソース間に、ツェナーダイオードＺＤ１，ＺＤ２の直列回路及びキャパシタＣｇ２が接続されている。ハイサイドスイッチング制御部６２内のその他の構成は図８に示したハイサイドスイッチング制御部６１と同じである。
【００８１】
ハイサイド駆動巻線ｎｂ２の出力とハイサイドスイッチング素子Ｑ２の制御端子との間に接続された前記インピーダンス回路とキャパシタＣｇ２とで、ハイサイドスイッチング素子Ｑ２のターンオン遅延回路が構成されている。
【００８２】
ハイサイド駆動巻線ｎｂ２に発生する巻線電圧によりキャパシタＣｇ２が充電され、ハイサイドスイッチング素子Ｑ２のゲート・ソース間電圧がしきい値を超えるとＱ２はターンオンする。
【００８３】
ダイオードＤ６及び抵抗Ｒ６の直列回路が抵抗Ｒ５に対して並列に接続されているので、ハイサイドスイッチング素子Ｑ２のゲート電圧の立ち上がりはＲ５とＲ６の並列インピーダンスで設定され、立ち下がりはＲ５のみのインピーダンスで支配的に設定される。
【００８４】
キャパシタＣｇ１は、キャパシタＣｇ２との容量分圧により、ハイサイドスイッチング素子Ｑ２のゲート・ソース間の電圧値を制御する。また、ツェナーダイオードＺＤ１，ＺＤ２は、ハイサイドスイッチング素子Ｑ２のゲート・ソース間の電圧値の最大変化幅を制限する。
【００８５】
この実施形態によれば、Ｑ２のターンオン遅延回路の一部であるインピーダンス回路が、電流の方向に応じて、そのインピーダンスが変化するものであるので、スイッチング素子Ｑ２のターンオンスピードとターンオフスピードを個別に調整することができる。
【００８６】
また、前記インピーダンス回路は、キャパシタＣｇ１と抵抗Ｒ５，Ｒ６の直列回路で構成されているので、キャパシタＣｇ１の容量値を調整することで、ハイサイドスイッチング素子Ｑ２のゲート端子に存在する入力容量との分圧比を調整し、ハイサイドスイッチング素子Ｑ２をターンオン及びターンオフさせるのに適切なゲート電圧を加えることができる。
【００８７】
また、前記インピーダンス回路にインダクタＬｇが設けられているので、高周波のサージ電流が抑制されて、ハイサイドスイッチング素子Ｑ２のゲート端子に過大な電圧が印加されるのを防ぐことができる。
【００８８】
また、ハイサイドスイッチング素子Ｑ２のゲート・ソース間に並列にツェナーダイオードが双方向に接続されているので、ハイサイドスイッチング素子Ｑ２のゲート端子に過大な電圧が印加されるのを防ぐことができる。なお、ハイサイドスイッチング素子Ｑ２のゲート・ソース間に並列に接続されるツェナーダイオードはいずれか単方向にのみ接続されていてもよい。
【００８９】
《実施形態３》
図１３は実施形態３に係るスイッチング電源装置の回路図である。実施形態１で図８に示したスイッチング電源装置と異なるのは、トランスＴの二次側の構成である。
【００９０】
実施形態３では、トランスＴの２次巻線ｎsに、ダイオードＤ２１，Ｄ２２，Ｄ２３，Ｄ２４によるダイオードブリッジ回路及びキャパシタＣｏが接続されている。このようにダイオードブリッジ回路で全波整流してもよい。
【００９１】
《実施形態４》
図１４は実施形態４に係るスイッチング電源装置の回路図である。実施形態４に係るスイッチング電源装置１０４が実施形態１で図８に示したスイッチング電源装置と異なるのは、トランスＴの二次側の構成である。
【００９２】
実施形態４では、トランスＴの２次巻線ｎs１の両端に、ダイオードＤｓ及びキャパシタＣｏ１による整流平滑回路が構成され、出力端子ＰＯ（＋）−ＰＯ（−）間にキャパシタＣｏ３が接続されている。またダイオードＤｆ及びキャパシタＣｏ２の直列回路の中点が出力端子ＰＯ（−）に接続され、両端はトランスＴの２次巻線ｎs１の両端に接続されている。このように倍電圧整流回路としてもよい。
【００９３】
《実施形態５》
図１５は実施形態５に係るスイッチング電源装置の回路図である。実施形態５に係るスイッチング電源装置１０５が以上に示した各実施形態と異なるのは、ハイサイドスイッチング素子Ｑ２のドレインとトランスＴの１次巻線ｎｐの一端との間に共振キャパシタＣｒ１と共振インダクタＬｒの直列回路を設けるだけでなく、共振キャパシタＣｒ１と共振インダクタＬｒとの接続点とグランドラインとの間に共振キャパシタＣｒ２を設けた点である。
【００９４】
共振インダクタＬｒ、１次巻線ｎｐ、ハイサイドスイッチング素子Ｑ２、共振キャパシタＣｒ１が閉ループを構成するように、共振キャパシタＣｒ１が設けられている。また、共振インダクタＬｒ、１次巻線ｎｐ、ローサイドスイッチング素子Ｑ１、共振キャパシタＣｒ２が閉ループを構成するように、共振キャパシタＣｒ２が設けられている。
【００９５】
このように、共振キャパシタＣｒ２を接続することにより、入力電源Ｖｉから供給される電流は、ローサイドスイッチング素子Ｑ１のオン時間とハイサイドスイッチング素子Ｑ２のそれぞれのオン時間の双方の期間において共振キャパシタＣｒ１、Ｃｒ２に流れる。入力電源Ｖｉから供給される電流が、ローサイドスイッチング素子Ｑ１のオン時間しか流れない回路構成と比較すると、入力電源Ｖｉから供給される電流の実効電流は低減される。これにより、入力電源Ｖｉから供給される電流による導通損を低減することができる。
【００９６】
《実施形態６》
図１６は実施形態６に係るスイッチング電源装置の回路図である。実施形態６に係るスイッチング電源装置１０６が実施形態１で図８に示したスイッチング電源装置と異なるのは、共振キャパシタＣｒ以外に共振キャパシタＣｒ１，Ｃｒ２を設けた点である。
【００９７】
共振インダクタＬｒ、１次巻線ｎｐ、共振キャパシタＣｒ、ハイサイドスイッチング素子Ｑ２、共振キャパシタＣｒ１が閉ループを構成するように、共振インダクタＬｒ、１次巻線ｎｐ、共振キャパシタＣｒ、ハイサイドスイッチング素子Ｑ１、共振キャパシタＣｒ２が閉ループを構成するように共振キャパシタＣｒ１，Ｃｒ２を設けている。
【００９８】
また、共振キャパシタＣｒ１，Ｃｒ２は、入力電源Ｖｉの電圧を分圧するように接続している。このように、共振電流が流れる共振キャパシタ（Ｃｒ、Ｃｒ１、Ｃｒ２）は複数であってもよい。
【００９９】
トランスＴの２次巻線ｎsには整流平滑回路９１が接続されている。この整流平滑回路９１は、図８に示すダイオードＤｓ，Ｄｆ及びキャパシタＣｏからなる整流平滑回路である。
【０１００】
なお、以上に示した各実施形態では、トランスＴの二次側の回路にダイオードによる整流回路を構成したが、このダイオードに代えて整流用のＦＥＴを設けて同期整流してもよい。このことにより、二次側の回路の損失を低減することができる。
【０１０１】
また、本発明は、ハーフブリッジコンバータだけでなく、フルブリッジコンバータなどの多石式のコンバータ、電圧クランプコンバータなどにおいて、二つのスイッチング素子を相補的に交互にオン／オフするスイッチング電源装置に適用できる。
【０１０２】
また、本発明におけるトランスは、１次巻線ｎｐと２次巻線ｎsとの磁界結合を弱めることなく、安全規格上の距離を確保できるものである。この効果は、トランスが駆動巻線ｎｂ１，ｎｂ２を備えない場合でも変わらない。この場合、１次巻線ｎｐと２次巻線ｎsとの高さは、ほぼ同じであってもよい。
【符号の説明】
【０１０３】
１０−ボビン
１１−筒形状部（巻回部）
１３，１４−仕切板（仕切部）
１５−スリット
２０−カバー
２４−凸部
３０，３１−磁性体コア
６１，６２−ハイサイドスイッチング制御部（スイッチング制御回路）
８１−ローサイドスイッチング制御部（スイッチング制御回路）
８４−スイッチング制御ＩＣ
１０１〜１０６−スイッチング電源装置
Ｃｒ−共振キャパシタ
Ｌｒ−共振インダクタ
ｎｂ１−ローサイド駆動巻線
ｎｂ２−ハイサイド駆動巻線
ｎｐ−１次巻線
ｎs１，ｎs２−２次巻線
ＰＩ−入力端子
ＰＯ−出力端子
Ｑ１−ローサイドスイッチング素子
Ｑ２−ハイサイドスイッチング素子
Ｔ−トランス
Ｖｉ−入力電源
Ｖｏ−出力電圧
【図１】
2013146338.tif 000003
【図２】
2013146338.tif 000004
【図３】
2013146338.tif 000005
【図４】
2013146338.tif 000006
【図５】
2013146338.tif 000007
【図６】
2013146338.tif 000008
【図７】
2013146338.tif 000009
【図８】
2013146338.tif 000010
【図９】
2013146338.tif 000011
【図１０】
2013146338.tif 000012
【図１１Ａ】
2013146338.tif 000013
【図１１Ｂ】
2013146338.tif 000014
【図１２】
2013146338.tif 000015
【図１３】
2013146338.tif 000016
【図１４】
2013146338.tif 000017
【図１５】
2013146338.tif 000018
【図１６】
2013146338.tif 000019
【手続補正書】
【提出日】平成26年9月5日(2014.9.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
【図１】実施形態１に係るトランスのボビンの断面図
【図２】実施形態１に係るトランスの三面図
【図３】図２のＩＩＩ−ＩＩＩ線の断面図
【図４】トランスのカバーの三面図
【図５】図４のＶ−Ｖ線の断面図
【図６】トランスの磁性体コアの上面図及び正面図
【図７】ボビンにカバーを被せた場合におけるスリット及び凸部の部分を拡大した断面図
【図８】実施形態１に係るスイッチング電源装置の回路図
【図９】負荷変動があったときの、ハイサイド駆動巻線の電圧及びトランジスタのベース・エミッタ間電圧の変化を示す波形図
【図１０】ローサイドスイッチング素子のゲート・ソース間電圧、ハイサイドスイッチング素子のゲート・ソース間電圧、ローサイドスイッチング素子のドレイン・ソース間電圧、トランジスタのベース・エミッタ間電圧、スイッチング制御用ＩＣのＩＳ端子の電圧Ｖｉｓ及びＺＴ端子の電圧Ｖｚｔの関係を示す波形図
【図１１Ａ】共振外れ防止状態でのトランスＴの１次巻線の電圧及びローサイドスイッチング素子のドレイン電流の波形図
【図１１Ｂ】「共振外れ」が生じた状態でのトランスＴの１次巻線ｎｐの電圧及びローサイドスイッチング素子のドレイン電流の波形図
【図１２】実施形態２に係るスイッチング電源装置の回路図
【図１３】実施形態３に係るスイッチング電源装置の回路図
【図１４】実施形態４に係るスイッチング電源装置の回路図
【図１５】実施形態５に係るスイッチング電源装置の回路図
【図１６】実施形態６に係るスイッチング電源装置の回路図
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
第１セクション及び第２セクションを形成する端部板１２Ａ，１２Ｂ及び仕切板１３，１４は、筒形状部１１の周方向に沿って設けられ、周方向の位置によって異なる高さを有している。ここで、トランスＴを基板に実装した場合に、基板と対向する側、すなわち、ボビン端子１７Ａ，１７Ｂが設けられた側をトランスＴの下側とする。この場合、トランスＴの下側の端部板１２Ａ’，１２Ｂ’及び仕切板１３’，１４’の高さｈ４は、トランスＴの上側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さ（本実施形態では高さｈ２）よりも高くしてある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
上述のように、トランスＴの下側の端部板１２Ａ’，１２Ｂ’及び仕切板１３’，１４’の高さは、トランスＴの上側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さよりも高い。本実施形態では、トランスＴの上側の端部板１２Ａ，１２Ｂ及び仕切板１３，１４の高さは、２次巻線ｎsの高さｈ２である。したがって、低背化しつつ、１次巻線ｎｐ、２次巻線ｎs及び駆動巻線ｎｂ１，ｎｂ２と、トランスＴが実装される基板との間の空間絶縁距離を確保することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
共振インダクタＬｒ、１次巻線ｎｐ、共振キャパシタＣｒ、ハイサイドスイッチング素子Ｑ２、共振キャパシタＣｒ１が閉ループを構成するように、共振インダクタＬｒ、１次巻線ｎｐ、共振キャパシタＣｒ、ローサイドスイッチング素子Ｑ１、共振キャパシタＣｒ２が閉ループを構成するように共振キャパシタＣｒ１，Ｃｒ２を設けている。
【国際調査報告】
2013146338.tif 000020
2013146338.tif 000021