(57)【特許請求の範囲】
【請求項１】
絶縁層と、
前記絶縁層上の第１の領域から第２の領域まで延伸して設けられたシリコンを含む単結晶で構成されたバリア層と、
前記第１の領域において前記バリア層に接続されたｐ型の導電型を有する第１の電極と、
前記第２の領域において前記バリア層に接触して設けられ、ゲルマニウム又はゲルマニウム・スズを含む単結晶で構成された発光部と、
前記発光部に接触して設けられたｎ型の導電型を有する第２の電極とを備え、
前記バリア層は、量子閉じ込め効果が発現する厚さを有し、
前記第１の領域から前記第２の領域までの距離は、トンネル効果が発現するサイズより長いことを特徴とする半導体光素子。
【請求項２】
請求項１記載の半導体光素子において、
前記絶縁層が設けられたシリコン基板を備え、
前記絶縁層は二酸化シリコン層であることを特徴とする半導体光素子。
【請求項３】
請求項２記載の半導体光素子において、
量子閉じ込め効果が発現するサイズに加工された前記バリア層の膜厚は、１０ｎｍ以下の有限値であることを特徴とする半導体光素子。
【請求項４】
請求項３記載の半導体光素子において、
前記バリア層は、（１１１）面を表面に持つ単結晶シリコンで構成されていることを特徴とする半導体光素子。
【請求項５】
請求項２記載の半導体光素子において、
前記バリア層は、前記シリコン基板の主面に対して平行に一つまたは複数配列されたワイヤ状であり、前記バリア層のワイヤの膜厚や幅が１０ｎｍ以下の有限値であることを特徴とする半導体光素子。
【請求項６】
請求項２記載の半導体光素子において、
前記バリア層は、単結晶シリコンで構成されていることを特徴とする半導体光素子。
【請求項７】
請求項６記載の半導体光素子において、
前記バリア層は、前記シリコン基板の主面に対して垂直に一つまたは複数配列されたフィン状であり、前記バリア層のフィンの高さは１０ｎｍ以上であり、またフィンの厚さは１０ｎｍ以下の有限値であることを特徴とする半導体光素子。
【請求項８】
請求項３記載の半導体光素子において、
前記第１の電極と前記バリア層と前記発光部とが前記シリコン基板の主面に平行して配列され、前記二酸化シリコン層に隣接して設けられていることを特徴とする半導体光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＶ族元素を用いた発光素子に関する。
【背景技術】
【０００２】
インターネット産業を支えるブロード・バンド・ネットワークでは、光通信が採用されている。この光通信における光の送受信には、ＩＩＩ-Ｖ族やＩＩ-ＶＩ族などの化合物半導体を用いたレーザ・ダイオードが使用されている。  
一方、情報処理や記憶はシリコンを基幹としたＬＳＩ上で行われており、情報の送信は化合物半導体を基幹としたレーザによって行われている。シリコンのチップ間やチップ内といった近距離の光配線をシリコンを用いた光学素子で実現しようとする研究分野はシリコン・フォトニクスと呼ばれている。これは、世界的に広く普及している洗練されたシリコン・ラインを用いて、光学素子を作ろうとする技術である。現在はこれらのシリコン・ラインで、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductorの略、相補的ＭＯＳ型トランジスタ）に基づくＬＳＩ(Large Scale Integrationの略、大規模集積回路)が生産されているが、将来的には、このようなシリコン・フォトニクスによる光回路をＣＭＯＳ回路と集積したフォトニクスとエレクトロニクスの融合回路技術が実現すると考えられている。【０００３】
シリコン・フォトニクスにおいて最もチャレンジングな課題であるのが光源である。なぜならバルク状態のシリコンやゲルマニウムは間接遷移半導体であるため、極めて発光効率が悪いからである。  
そこで、シリコンやゲルマニウムを高効率で発光させるために直接遷移半導体へ変化させる方法が提案されている。  
ゲルマニウムを直接遷移半導体へと変える方法のひとつとして、伸長歪みを印加させる方法が知られている。ゲルマニウムに伸長歪みを印加すると、歪みの大きさに応じて伝導帯のΓ点のエネルギーが小さくなる。伸長歪みを与えた結果、Γ点のエネルギーがＬ点のエネルギーよりも小さくなればゲルマニウムは直接遷移型の半導体に変化する（特許文献１〜６、非特許文献１、２）。【０００４】
非特許文献１では、約２ＧＰａの伸長歪みを印加することによってゲルマニウムが直接遷移半導体に変化することが報告されている。また、作成方法として特許文献２には、ゲルマニウム層をシリコンウェハー上に直接エピタキシャル成長させ、シリコンとゲルマニウムの熱膨張係数の差を利用して、ゲルマニウム層に伸長歪みを印加させる方法が開示されている。また、ゲルマニウムの伝導帯の底であるＬ点と直接遷移のエネルギーであるΓ点ではエネルギーギャップが０．１３６ｅＶと小さいため、完全に直接遷移にならずとも、キャリアを高密度に注入すればΓ点にもキャリアが注入され、電子と正孔は直接遷移型の再結合を行うことができる。特許文献３にはシリコン基板上に０．２５％の引張歪みを印加したゲルマニウム層をエピタキシャル成長して、直接遷移型にはなっていないものの高濃度のキャリアを注入することによって発光させ、レーザ・ダイオードを作成する技術が開示されている。非特許文献２では、シリコン基板上にエピタキシャル成長したゲルマニウム層を用いて作成したLight Emitting Diode(以下ＬＥＤと略)が開示されている。特許文献４には、シリコンに伸長歪みを印加することによって、発光素子を形成する技術が開示されている。また、特許文献５にはゲルマニウム層に光を強く閉じ込めることによって生じるパーセル効果を用いたゲルマニウム・レーザ・ダイオードが開示されている。【０００５】
伸長歪みを用いる方法の他に間接遷移半導体を直接遷移半導体へと変化させる技術として、シリコンのナノ構造を用いるバレー・プロジェクションという方法が知られている。ナノ構造中のシリコンでは、空間的に電子が動き回る領域が制限されているため、電子の運動量が実効的に小さくなる。シリコンやゲルマニウムなど、物質は固有のバンド構造に基づいて電子が運動量を持つ方向が決まっている。バレー・プロジェクションは電子が運動量を持つ方向に対してナノ構造に電子を閉じこめる手法である。その結果、電子の運動量が実効的に０になる。即ち、実効的に伝導帯のエネルギーの谷がΓ点になり、擬似的に直接遷移化する手法である。たとえばシリコンのバルクにおけるバンド構造では伝導帯底がＸ点付近に存在するので、（１００）面を表面とし、シリコンの膜厚を薄くすることによって、実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることができる。また、ゲルマニウムの場合にはバルクではＬ点に伝導帯底があるため、（１１１）面を表面とする薄膜を形成することによって実効的にエネルギーの谷をΓ点とすることが出来、擬似的に直接遷移半導体とすることが出来る。特許文献１には、（１００）面を表面に持つ極薄単結晶シリコンに直接電極を接続させ、基板と水平方向にキャリアを注入することによって、効率良く極薄単結晶シリコンを発光させる素子が開示されている。  
また、特許文献６にはシリコンとゲルマニウムのダブルへテロ構造において、ゲルマニウム上に薄膜シリコンを積層して極薄シリコンの膜厚方向へ電流を流す構造が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２９４６２８号公報
【特許文献２】特表２００５−５３０３６０号公報
【特許文献３】特表２００９−５１４２３１号公報
【特許文献４】特開２００７−１７３５９０号公報
【特許文献５】特開２００９−７６４９８号公報
【特許文献６】特表２００８−５０８７０２号公報
【非特許文献】
【０００７】
【非特許文献１】F. Zhang, V.H. Crespi, フィジカル・レビュー・レターズ(Physical Review Letters), 102, 2009年, p.156401
【非特許文献２】X. Sun, J. Liu, L. C. Kimerling, J. Michel, オプティクス・レターズ(Optics Letters), Vol.34, No. 8, 2009年, p.1198
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述のようにシリコンのチップ内光配線、あるいはチップ間光配線のための発光素子として、ゲルマニウムの直接遷移化やゲルマニウムへの効率的なキャリア注入を実現するために研究が行われている。しかしながら、これらの材料を用いた室温連続発振するレーザは実現されていない。【０００９】
発明者等の検討によれば、電流注入によるゲルマニウム・レーザ・ダイオードを実現するためには、発光層に効率よくキャリアを閉じ込めることが有効である。また、発光層に効率良くキャリアを注入することと、光の損失を低減することが有効である。
非特許文献２に記載の縦型のシリコン基板上ゲルマニウムＬＥＤではゲルマニウム発光層の上下に電極が設けられているため、発光層を伝搬する光と電極との重なりが大きく、電極部で生じる自由キャリア吸収によって光の損失が大きくなるという問題がある。【００１０】
発光層にキャリアを閉じ込める有効な手段として化合物半導体レーザではクラッド層として活性層とバンドギャップエネルギーが異なる半導体層を接続するダブルへテロ構造が用いられている。この際、伝導帯エネルギーについてはクラッド層の方が活性層より大きく、価電子帯については活性層の方がクラッド層より高くなるように設計することによって電子及び正孔を活性層に閉じ込めやすくすることができる。特に、特許文献６に記載の薄膜シリコン層に垂直に電流を注入する発光素子が有効である。【００１１】
また、我々はゲルマニウム活性層に効率的に電子を閉じ込めるため、シリコン薄膜と水平方向に電流を流してゲルマニウム発光層に電流を注入することによって、量子閉じ込め効果とトンネル効果が電子閉じ込め機能に対してトレードオフ関係にならないゲルマニウム発光素子を検討した。しかし、シリコン薄膜に水平に電流を流す場合、外部抵抗が大きくなり、レーザ発振の閾値電圧が大きくなるという懸念がある。
従って、ゲルマニウム発光層へのキャリア閉じ込め機構と外部抵抗の低抵抗化を両立する必要がある。【００１２】
本発明の目的は、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するための一実施形態として、絶縁層と、前記絶縁層上の第１の領域から第２の領域まで延伸して設けられた第１のＩＶ族元素を含む単結晶で構成されたバリア層と、前記第１の領域において前記バリア層に接続された第１の導電型を有する第１の電極と、前記第２の領域において前記バリア層に接触して設けられ、第２のＩＶ族元素を含む単結晶で構成された発光部と、前記発光部に接続された第２の導電型を有する第２の電極とを備え、前記バリア層は、量子閉じ込め効果が発現する厚さを有し、前記第１の領域から前記第２の領域までの距離は、トンネル効果が発現するサイズより長いことを特徴とする半導体光素子とする。【００１４】
また、絶縁層が設けられた基板と、前記絶縁層上に設けられ、量子閉じ込め効果が発現するサイズに加工された第１のＩＶ族元素を含む単結晶で構成されたバリア層と、前記バリア層の一端に接続された第１の導電型を有する第１の電極と、前記バリア層の他端に接続された第２の導電型を有する第２の電極と、前記第１と第２の電極の間の前記バリア層に接触して設けられ、第２のＩＶ族元素を含む単結晶で構成された発光部と、を有し、前記第１と第２の電極の間に流れる電流は、少なくとも前記バリア層の一部を前記基板に対して水平方向に流れ、前記発光部より光を発生させることを特徴とする半導体光素子とする。【００１５】
また、絶縁層と、前記絶縁層上に設けられた第１の導電型を有する第１の電極と、第２の導電型を有する第２の電極と、前記第１と第２の電極に電気的に接続された単結晶で構成された半導体層と、前記半導体層に接して設けられた単結晶ゲルマニウム発光層とを有し、前記単結晶ゲルマニウム発光層には伸長歪みが印加されており、前記第１と第２の電極から前記ゲルマニウム発光層へ電流が注入され、光を発生させる事を特徴とする半導体光素子とする。
【発明の効果】
【００１６】
本発明によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子を提供することができる。
【図面の簡単な説明】
【００１７】
【図１Ａ】第１〜第４および第６〜第９の各実施例に係る発光素子の製造工程を説明するための断面図である。
【図１Ｂ】第１〜第４および第６〜第９の各実施例に係る発光素子の製造工程を説明するための断面図である。
【図１Ｃ】第１〜第４および第６〜第９の各実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図２Ａ】第２および第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２Ｂ】第２および第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２Ｃ】第２および第４の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図３Ａ】第２および第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図３Ｂ】第２および第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図３Ｃ】第２および第４の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図４Ａ】第２の実施例に係る発光素子の製造工程を説明するための断面図である。
【図４Ｂ】第２の実施例に係る発光素子の製造工程を説明するための断面図である。
【図４Ｃ】第２の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図５Ａ】第２の実施例に係る発光素子の製造工程を説明するための断面図である。
【図５Ｂ】第２の実施例に係る発光素子の製造工程を説明するための断面図である。
【図５Ｃ】第２の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図６Ａ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図６Ｂ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図６Ｃ】第３の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図７Ａ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図７Ｂ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図７Ｃ】第３の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図８Ａ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図８Ｂ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図８Ｃ】第３の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図９Ａ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図９Ｂ】第３の実施例に係る発光素子の製造工程を説明するための断面図である。
【図９Ｃ】第３の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１０Ａ】第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１０Ｂ】第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１０Ｃ】第４の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１１Ａ】第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１１Ｂ】第４の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１１Ｃ】第４の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１２Ａ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１２Ｂ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１２Ｃ】第５の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１３Ａ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１３Ｂ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１３Ｃ】第５の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１４Ａ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１４Ｂ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１４Ｃ】第５の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１５Ａ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１５Ｂ】第５の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１５Ｃ】第５の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１６Ａ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１６Ｂ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１６Ｃ】第６の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１７Ａ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１７Ｂ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１７Ｃ】第６の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１８Ａ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１８Ｂ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１８Ｃ】第６の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図１９Ａ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１９Ｂ】第６の実施例に係る発光素子の製造工程を説明するための断面図である。
【図１９Ｃ】第６の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図２０Ａ】第１および第７の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図２０Ｂ】第１の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２０Ｃ】第１の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２１】第１の実施例に係る他の発光素子の製造工程を説明するための上面模式図である。
【図２２】第１の実施例に係る他の発光素子の製造工程を説明するための上面模式図である。
【図２３Ａ】第１、第７、第８および第９の実施例に係る発光素子の上面模式図である。
【図２３Ｂ】第１の実施例に係る発光素子の断面図である。
【図２３Ｃ】第１および第７の実施例に係る発光素子の断面図である。
【図２４Ａ】第７の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２４Ｂ】第７および第８の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２５Ａ】第７の実施例に係る発光素子の断面図である。
【図２６Ａ】第８の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図２６Ｂ】第８の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２６Ｃ】第８の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２７Ａ】第８の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２８Ａ】第８の実施例に係る発光素子の断面図である。
【図２８Ｂ】第８の実施例に係る発光素子の断面図である。
【図２９Ａ】第９の実施例に係る発光素子の製造工程を説明するための上面模式図である。
【図２９Ｂ】第９の実施例に係る発光素子の製造工程を説明するための断面図である。
【図２９Ｃ】第９の実施例に係る発光素子の製造工程を説明するための断面図である。
【図３０Ａ】第９の実施例に係る発光素子の断面図である。
【図３０Ｂ】第９の実施例に係る発光素子の断面図である。
【図３１】ｐ＋Ｓｉ／ｎ−Ｇｅ／ｎ＋Ｓｉヘテロ接続のバンド構造を示す模式図である。
【図３２】ｐ＋Ｓｉ／Ｓｉ量子井戸／ｎ−Ｇｅ／Ｓｉ量子井戸／ｎ＋Ｇｅヘテロ接続のバンド構造を示す模式図である。
【発明を実施するための形態】
【実施例１】
【００１８】
第１の実施例に係る発光素子について図１Ａ、図２０Ａ、図２３Ａ、図１Ｂ、図２０Ｂ、図２３Ｂ、図１Ｃ、図２０Ｃ、図２３Ｃを用いて説明する。本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したファブリ・ペロー型（Fabry-Perot:ＦＰ）ゲルマニウム・レーザ・ダイオード及びその製造方法について説明する。【００１９】
図１Ａ、図２０Ｂ、図２３Ｂ、図１Ｂ、図２０Ｃ、図２３Ｃは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ、図２０Ａ、図２３Ａは、上から見た製造工程順の発光素子の模式図を示す。ここで図１Ａ、図２０Ｂ、図２３Ｂ、図１Ｂ、図２０Ｃ，図２３Ｃは、図１Ｃ、図２０Ａ、図２３Ａに示す水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図２３Ａ、図２３Ｂ及び図２３Ｃである。【００２０】
以下、順を追って製造工程を説明する。
まず、図１Ａ、図１Ｂ及び図１Ｃに示すように、支持基板として、シリコン基板１、埋め込み酸化膜（Buried Oxide：ＢＯＸ）として二酸化シリコン層２及びSilicon On Insulator（以下ＳＯＩと略す）層３が積層されたＳＯＩ基板を用意する。本実施例で試作したＳＯＩ層３は表面に（１００）面を有しており、プロセス前の初期膜厚は７０ｎｍであった。また、二酸化シリコン層２の膜厚は２０００ｎｍであった。本実施例ではＳＯＩ基板を用いるが、シリコン基板を支持基板に用いても差し支えない。【００２１】
図１Ｂに示すように、シリコン基板１の裏面にも二酸化シリコン（Buried Oxide：ＢＯＸ）層２が形成されている。これは、シリコン基板１のウェハの反りを防止するためのものである。２０００ｎｍと厚い二酸化シリコン層２を形成しているため、シリコン基板１に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反りが低減、あるいは防止される。この裏面の二酸化シリコン層２もプロセス中に無くならないように注意を払わなくてはならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン層２が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。【００２２】
次にレジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。また、本実施例で行ったようにＳＯＩ層３をメサ形状に加工する代わりに、Shallow Trench Isolation（ＳＴＩ）やLocal Oxidation of Si（ＬＯＣＯＳ）工程などによって分離を施しても差し支えない。【００２３】
引き続き、洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約３０ｎｍの二酸化シリコン層を形成した。二酸化シリコン層はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層は形成される。また、二酸化シリコン層は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。【００２４】
引き続き、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみｎレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極５を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５／ｃｍ２でイオン注入することによってＳＯＩ層３中にｎ型拡散層６を形成した。ｐ型拡散層５及びｎ型拡散層６はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。本実施例ではｐ型拡散層５とｎ型拡散層６の間に不純物注入を行わない真性半導体領域を設けたが、真性半導体領域を設けず、ｐ型拡散層５とｎ型拡散層６が直接接続されるように不純物注入を行っても差し支えない。【００２５】
このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３がＢＯＸ層２と隣接している領域には結晶シリコンがのこるようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施例ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、ＢＯＸ層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。効率良く発光させるためには、単結晶性が良いことは極めて重要である。【００２６】
引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。【００２７】
次にＣＶＤなどの装置を用いて二酸化シリコン層４を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、二酸化シリコン層４の所望の領域に開口部を設けた。二酸化シリコン層４は必ずしもＣＶＤによって形成する必要もなく、熱酸化プロセスによって形成しても差し支えない。また、加工方法はウェットエッチングを用いても差し支えない。【００２８】
引き続き、洗浄工程を施した後、ＳＯＩ層３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層１３を２００ｎｍの膜厚になるようにエピタキシャル成長させ、図２０Ａ、図２０Ｂ、及び図２０Ｃの状態とした。このエピタキシャル成長の過程で、ゲルマニウム層１３は下地のシリコン基板１との熱膨張係数の差によって伸長歪みを印加されている。本実施例に示す図面ではゲルマニウム発光層１３は不純物注入を行っていない真性半導体領域に接続されるようにエピタキシャル成長されているが、ｐ型拡散層５、またはｎ型拡散層６、あるいはその両方に接続されるように開口部を設けてゲルマニウム発光層１３をエピタキシャル成長しても良い。
また、ゲルマニウム層１３はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層１３が細線状の光共振器になるように設計されている。【００２９】
また、図２１に示すように、細線状に加工されたゲルマニウム発光層１３の長手方向の両端近傍にゲルマニウム、またはアモルファス・シリコンからなる小片を周期的な間隔で配置することによって分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）のミラーを形成し、ＤＢＲゲルマニウム・レーザ・ダイオードを作製することも出来る。ＤＢＲミラーは周囲の絶縁膜との屈折率の差から構成される誘電体ミラーであり、９９．９％以上もの高反射率達成することができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成出来るため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成することが可能となる。ＤＢＲミラーの設計に際してはアモルファス・シリコンの小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【００３０】
また、図２２に示すように、ゲルマニウム層１３の幅が周期的に変化するように設計することによって、ゲルマニウム層１３はデバイス完成後に発光層としての役割のみならず、伝搬する光に周期的な屈折率変化を印加することが可能な光閉じ込め層とする分布帰還型（Distributed Feed-Back:ＤＦＢ）レーザを作製することも可能である。また、本実施例では示していないが、ゲルマニウム層１３をリング状に設計することによって、ゲルマニウム層１３はデバイス完成後に発光層としての役割のみならず、光導波路端面での反射による損失が無いリング型の光閉じ込め層とするリング型レーザを作製することも可能である。【００３１】
次に、熱酸化によってゲルマニウム発光層１３の表面に二酸化ゲルマニウム９０を形成し、表面をパッシベートした。ゲルマニウム発光層１３と二酸化ゲルマニウム９０の界面の界面準位密度は小さいため、ゲルマニウム発光層１３の表面で生じるキャリアの非発光再結合が抑制され、発光効率を向上することができる。【００３２】
引き続き、ＣＶＤ等で二酸化シリコン層１０を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、全面にＴｉＮ層及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極１１及びＡｌ電極１２を形成した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。【００３３】
引き続き、ＣＶＤ等で窒化シリコン層７を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングによって加工した。窒化シリコン層７はゲルマニウム発光層１３に伸長歪みを印加する役割を担っており、ゲルマニウム発光層１３の近傍に設ける事によって、効率良くゲルマニウム発光層１３に伸長歪みを印加する事ができる。伸長歪みが加えられたゲルマニウム発光層１３は、無歪みのゲルマニウムと比較して、伝導帯のΓ点とＬ点のエネルギー差が小さくなるので、発光効率を向上する事が出来る。また、窒化シリコン層７は加工された端部に強い局所歪みが印加されるので、ゲルマニウム発光層１３の近傍に窒化シリコン層７の端部を設ける事によって効率良くゲルマニウム発光層１３に伸長歪みを印加することができる。この時、窒化シリコン層７の端部周辺では窒化シリコン層７の内側と外側で反対向きの歪みが印加されるため、窒化シリコン層７の持つ膜応力方向が伸長、圧縮いずれであっても窒化シリコン層７端部の内側または外側で伸長歪みを印加する事ができる。引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図２３Ａ、図２３Ｂ、及び図２３Ｃの状態としてデバイスを完成させた。【００３４】
図２３Ｂを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層１３は、ｐ型拡散層電極５及びｎ型拡散層電極６と電気的に接続されている。なお、ゲルマニウム発光層１３は細線状に加工されており、ファブリ・ペロー型の光共振器としての役割も担っている。【００３５】
ｐ型拡散層電極５とｎ型拡散層電極６の間に順方向電流を流すことによって、ゲルマニウム発光層１３にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層１３に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【００３６】
ところで、上述の図２３Ａ、図２３Ｂ及び図２３Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ファブリ・ペロー型レーザ・ダイオード）を提供することができる。
【実施例２】
【００３７】
本発明者等はさらに、実施例１の構成よりも発光効率を高めるには次のような課題がある点を発見した。【００３８】
シリコン・ラインと整合性の高い半導体材料であるシリコンとゲルマニウムでは伝導帯エネルギー及び価電子帯エネルギーいずれについてもゲルマニウムの方がシリコンより大きく、ゲルマニウムを活性層として利用する場合、ホールを閉じ込めることは可能であるが、電子を活性層に閉じ込めることが困難である。【００３９】
すなわち、バルク状態ではシリコンの伝導帯エネルギーはゲルマニウムのそれよりも小さいが、ナノスケールに加工することにより、量子閉じ込め効果によってシリコンのバンドギャップエネルギーが増大するためである。しかしながら、特許文献６に開示されているように、薄膜に対して垂直方向に電流を流す場合、量子閉じ込め効果を大きくするために薄膜化すると、それ伴って電子のトンネル確率が大きくなり、実効的にキャリアを閉じ込めることが困難になることが予想された。すなわち、バリア層として電子を閉じ込める機能に関して量子閉じ込め効果とトンネル効果がトレードオフの関係になっているという問題がある。【００４０】
従って、ゲルマニウム活性層に効率的に電子を閉じ込めるため、量子閉じ込め効果とトンネル効果が電子閉じ込め機能に対してトレードオフ関係にならないナノサイズ単結晶シリコンバリア層を実現することが必要である。【００４１】
この課題について、本発明者等は、量子閉じ込め効果とトンネル効果がトレードオフ関係にならない構成について検討し、量子閉じ込め効果が発現する程度のサイズに加工された単結晶のＩＶ族元素からなるバリア層の膜厚方向（垂直方向）ではなく、膜面方向（水平方向）に電流を流せばよいことに思い至った。すなわち、本実施の形態によるＩＶ族元素を用いた発光素子は絶縁体上に形成されており、正孔を注入するための電極と発光層が、量子閉じ込め効果が発現する程度のサイズに加工された単結晶のシリコンやゲルマニウム等のＩＶ族元素から成るバリア層を介して電気的に接続されており、電流を基板に対して水平方向となるように前記バリア層中を流すことによって正孔を注入するための電極と発光層を電気的に接続しており、前記バリア層の電流パスの長さは任意に変更することができる。すなわち、前記バリア層に水平方向に電流を流すことによって、電流パスの長さをトンネル効果が生じない程度まで大きくすることが可能になるトンネル効果による粒子の透過確立は距離に対して指数関数的に減少する。トンネル効果が影響する範囲はポテンシャル障壁の大きさにもよるが０．１〜１０ｎｍ程度である。ここでは、トンネル効果が生じる程度の大きさをトンネル効果が発現するサイズという。なお、発光層に用いる元素としてはゲルマニウム、バリア層に用いる元素としてはシリコンやゲルマニウムが実用的であるが、他のＩＶ族元素を用いることもできる。バリア層として単結晶シリコン層を用いる場合には、その表面が（１１１）面となるように、単結晶ゲルマニウム層の場合には表面が（１００）面となるように構成することが望ましい。ここで、トンネル効果とは、粒子（電子）の持つエネルギーより大きいポテンシャル障壁（バリア層の伝導帯）が存在する場合においても、粒子の波動関数のしみ出しによって、粒子がポテンシャル障壁を透過する確率が存在することにより粒子がポテンシャル障壁を透過する現象をいう。【００４２】
本実施の形態によるゲルマニウム・レーザ・ダイオード等の発光素子では正孔を注入するための電極と発光層を量子閉じ込め効果が発現する程度（０．１〜１０ｎｍ）に加工した単結晶シリコンまたは単結晶ゲルマニウムから成るバリア層（ここでは、この加工されたバリア層の厚さを、量子閉じ込め効果が発現する厚さという）によって接続しており、前記バリア層中を基板に対して水平方向に電流を流すことによって、発光層に効率良く電子を閉じ込めることが可能となり、閾値電流の低いゲルマニウム・レーザ・ダイオードを作成することができる。ここで、量子閉じ込め効果とは、ナノサイズの構造の中に粒子（電子）が閉じ込められた場合、粒子（電子）の運動量が制限されるためにエネルギーギャップが変化する現象をいう。第２の実施例に係る発光素子について図１Ａ〜図５Ａ、図１Ｂ〜図５Ｂ、図１Ｃ〜図５Ｃを用いて説明する。本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成したファブリ・ペロー型（Fabry-Perot:ＦＰ）ゲルマニウム・レーザ・ダイオード及びその製造方法について説明する。【００４３】
図１Ａ〜図５Ａ、図１Ｂ〜図５Ｂは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ〜図５Ｃは、上から見た製造工程順の発光素子の模式図を示す。ここで図１Ａ図〜図５Ａ、図１Ｂ〜図５Ｂは、図１Ｃ〜図５Ｃに示す水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図５Ａ、図５Ｂ及び図５Ｃである。【００４４】
以下、順を追って製造工程を説明する。
まず、図１Ａ、図１Ｂ及び図１Ｃに示すように、支持基板として、シリコン基板１、埋め込み酸化膜（Buried Oxide：ＢＯＸ）として二酸化シリコン層２及びSilicon On Insulator（以下ＳＯＩと略す）層３が積層されたＳＯＩ基板を用意する。本実施例で試作したＳＯＩ層３は表面に（１１１）面を有しており、プロセス前の初期膜厚は７０ｎｍであった。また、二酸化シリコン層２の膜厚は２０００ｎｍであった。【００４５】
図１Ａに示すように、シリコン基板１の裏面にも二酸化シリコン（Buried Oxide：ＢＯＸ）層２が形成されている。これは、シリコン基板１のウェハの反りを防止するためのものである。２０００ｎｍと厚い二酸化シリコン層２を形成しているため、シリコン基板１に強い圧縮応力が印加されており、表面と裏面に同じ膜厚だけ形成させることでウェハ全体として反りが低減、あるいは防止される。この裏面の二酸化シリコン層２もプロセス中に無くならないように注意を払わなくてはならない。洗浄やウェットエッチングのプロセス中に裏面の二酸化シリコン層２が消失してしまうとウェハ全体が反ってしまい、静電チャックにウェハが吸着されないようになり、その後の製造プロセスが行えなくなる懸念がある。【００４６】
次にレジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。図２Ａ、図２Ｂ、図２Ｃでは簡略するために、ひとつの素子が形成される領域しか示していないが、基板上に多くの素子を同時に形成していることは言うまでもない。シリコン・プロセスを使っているため、歩留り高く多くの素子を集積化できる。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。また、本実施例で行ったようにＳＯＩ層３をメサ形状に加工する代わりに、Shallow Trench Isolation（ＳＴＩ）やLocal Oxidation of Si（ＬＯＣＯＳ）工程などによって分離を施しても差し支えない。【００４７】
引き続き、洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約３０ｎｍの二酸化シリコン層４を形成した。二酸化シリコン層４はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層４は形成される。また、二酸化シリコン層４は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。【００４８】
引き続き、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみｎレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極５を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５／ｃｍ２でイオン注入することによってＳＯＩ層３中にｎ型拡散層６を形成した。ｐ型拡散層５及びｎ型拡散層６はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。【００４９】
このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３がＢＯＸ層２と隣接している領域には結晶シリコンがのこるようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施例ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、ＢＯＸ層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。効率良く発光させるためには、単結晶性が良いことは極めて重要である。【００５０】
引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させて、図２Ａ、図２Ｂ、及び図２Ｃの状態とした。【００５１】
次にＣＶＤなどの装置を用いて窒化シリコン層７を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン層７の所望の領域に開口部を設けた。引き続き、洗浄工程を施した後、酸化処理による二酸化シリコン層形成とフッ酸を用いた二酸化シリコン層のウェットエッチングを交互に行うことで、最終的に二酸化シリコン層８を形成して開口部のＳＯＩ層３を局所的に膜厚が３ｎｍとなるように薄膜化を行い、図３Ａ、図３Ｂ、及び図３Ｃの状態とした。この際、局所的に薄膜化されたＳＯＩ層３は量子閉じ込め効果を発現する程度の膜厚を有しており、バルク状態のシリコンに比べてバンドギャップエネルギーが増大している。なお、バリア層としてのＳＯＩ層３の膜厚として１０ｎｍ以下の有限値とすることができるが、４ｎｍ以下が実用的である。【００５２】
本実施例では、ｐ型拡散層５と、後に形成される発光層であるゲルマニウム層９を薄膜化されたＳＯＩ層３によって接続することにより、ゲルマニウム層９に効率的に電子を閉じ込める機能を発現する。また、薄膜化されたＳＯＩ層３の表面は（１１１）面を有するため、デバイス完成後に薄膜シリコンバリア層からの発光を抑制することが出来る。【００５３】
次に熱燐酸を用いたウェットエッチングと洗浄工程によって窒化シリコン層７を除去した後に、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去して、薄膜化したＳＯＩ層３の表面の一部を表面に露出させた。なお、加工方法は異方性ドライエッチングを用いても差し支えない。【００５４】
本実施例では図に示していないが、薄膜化したＳＯＩ層３表面が露出した領域のみにシリコン・ゲルマニウムを選択的にエピタキシャル成長させた後に、酸化処理を施すことによって、シリコン・ゲルマニウムに含まれるシリコン原子のみを選択的に酸化し、ＢＯＸ層２上に局所的にゲルマニウムを形成することができる。このようにＢＯＸ層２上にゲルマニウムを形成すれば、後にゲルマニウム層９をエピタキシャル成長させる際に、ゲルマニウム層上にゲルマニウム層９をエピタキシャル成長させることができるので格子不整合に起因するゲルマニウム層９への歪みを防止することができる。【００５５】
引き続き、洗浄工程を施した後、薄膜化したＳＯＩ層３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層９を２００ｎｍの膜厚になるようにエピタキシャル成長させ、図４Ａ、図４Ｂ、及び図４Ｃの状態とした。ゲルマニウム層９とｐ型拡散層電極５との間のＳＩＯ層３の距離はトンネル効果が発現するサイズを超える大きさを有する。このエピタキシャル成長の過程で、ゲルマニウム層９は下地のＳＯＩ層３との熱膨張係数の差によって伸長歪みを印加されている。また、ゲルマニウム層９はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層９が細線状の光共振器になるように設計されている。【００５６】
また、本実施例では図に示していないが、ゲルマニウム層９を周期的に配置された複数個の小片になるように設計することによって、ゲルマニウム層９はデバイス完成後に発光層としての役割のみならず、伝搬する光に周期的な屈折率変化を印加することが可能な光閉じ込め層とする分布帰還型（Distributed Feed-Back:ＤＦＢ）レーザを作製することも可能である。また、本実施例では示していないが、ゲルマニウム層９をリング状に設計することによって、ゲルマニウム層９はデバイス完成後に発光層としての役割のみならず、光導波路端面での反射による損失が無いリング型の光閉じ込め層とするリング型レーザを作製することも可能である。【００５７】
次に、ＣＶＤ等で二酸化シリコン層１０を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、全面にＴｉＮ層及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極１１及びＡｌ電極１２を形成した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図５Ａ、図５Ｂ、及び図５Ｃの状態としてデバイスを完成させた。【００５８】
図５Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層９は、ｐ型拡散層電極５及びｎ型拡散層電極６と、薄膜化されたＳＯＩ層３を介して電気的に接続されている。この際、薄膜化されたＳＯＩ層３のバンドギャップエネルギーは量子閉じ込め効果によって増大しており、ゲルマニウム中に効率的に電子及び正孔を閉じ込めるバリア層として機能する。なお、ゲルマニウム発光層９は細線状に加工されており、ファブリ・ペロー型の光共振器としての役割も担っている。【００５９】
また、本実施例では図に示していないが、細線状に加工されたゲルマニウム発光層９の長手方向の両端近傍にアモルファス・シリコンからなる小片を周期的な間隔で配置することによって分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）のミラーを形成し、ＤＢＲゲルマニウム・レーザ・ダイオードを作製することも出来る。ＤＢＲミラーは周囲の絶縁膜との屈折率の差から構成される誘電体ミラーであり、９９．９％以上もの高反射率達成することができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成出来るため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成することが可能となる。ＤＢＲミラーの設計に際してはアモルファス・シリコンの小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【００６０】
ｐ型拡散層電極５とｎ型拡散層電極６の間に順方向電流を流すことによって、ゲルマニウム発光層９にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層９に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【００６１】
ところで、上述の図５Ａ、図５Ｂ及び図５Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ファブリ・ペロー型レーザ・ダイオード）を提供することができる。
【実施例３】
【００６２】
第３の実施例について図１Ａ、図６Ａ〜図９Ａ、図２Ｂ、図６Ｂ〜図９Ｂおよび図１Ｃ，図６Ｃ〜図９Ｃを用いて説明する。なお、実施例２に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した低抵抗のファブリ・ペロー型（Fabry-Perot: ＦＰ）ゲルマニウム・レーザ・ダイオード及びその製造方法について説明する。【００６３】
図１Ａ、図６Ａ〜図９Ａ及び図１Ｂ、図６Ｂ〜図９Ｂは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ、図６Ｃ〜図９Ｃは、上から見た製造工程順の発光素子の模式図を示す。ここで、図６Ａ〜図９Ａ及び図６Ｂ〜図９Ｂは、図６Ｃ〜図９Ｃにおける水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図９Ａ、図９Ｂ及び図９Ｃである。【００６４】
以下、順を追って製造工程を説明する。
図１Ａ、図１Ｂ及び図１Ｃの製造工程は実施例２と同じなので省略する。
図１Ａ、図１Ｂ及び図１Ｃの状態から、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。引き続き、洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約３０ｎｍの二酸化シリコン層４を形成した。二酸化シリコン層４はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層４は形成される。また、二酸化シリコン層４は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。【００６５】
引き続き、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極５を形成した。ｐ型拡散層５はデバイス完成後に正孔を注入するための電極としての役割がある。【００６６】
引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させて、図６Ａ、図６Ｂ、及び図６Ｃの状態とした。【００６７】
次にＣＶＤなどの装置を用いて窒化シリコン層１０６を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン層１０６の所望の領域に開口部を設けた。引き続き、洗浄工程を施した後、酸化処理による二酸化シリコン層形成とフッ酸を用いた二酸化シリコン層のウェットエッチングを交互に行うことで、最終的に二酸化シリコン層１０７を形成して開口部のＳＯＩ層３を局所的に膜厚が３ｎｍとなるように薄膜化を行い、図７Ａ、図７Ｂ、及び図７Ｃの状態とした。この際、局所的に薄膜化されたＳＯＩ層３は量子閉じ込め効果を発現する程度の膜厚を有しており、バルク状態のシリコンに比べてバンドギャップエネルギーが増大している。なお、バリア層としてのＳＯＩ層３の膜厚として１０ｎｍ以下の有限値とすることができるが、４ｎｍ以下が実用的である。【００６８】
本実施例では、ｐ型拡散層５と、後に形成される発光層であるゲルマニウム層１０８を薄膜化されたＳＯＩ層３によって接続することにより、ゲルマニウム層１０８に効率的に電子を閉じ込める機能を発現する。また、薄膜化されたＳＯＩ層３の表面は（１１１）面を有するため、デバイス完成後に薄膜シリコンバリア層からの発光を抑制することが出来る。【００６９】
次に熱燐酸を用いたウェットエッチングと洗浄工程によって窒化シリコン層１０６を除去した後に、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去して、薄膜化したＳＯＩ層３の表面の一部を表面に露出させた。なお、加工方法は異方性ドライエッチングを用いても差し支えない。【００７０】
本実施例では図に示していないが、薄膜化したＳＯＩ層３表面が露出した領域のみにシリコン・ゲルマニウム層を選択的にエピタキシャル成長させた後に、酸化処理を施すことによって、シリコン・ゲルマニウム層に含まれるシリコン原子のみを選択的に酸化し、ＢＯＸ層２上に局所的にゲルマニウム層を形成することができる。このようにＢＯＸ層２上にゲルマニウム層を形成すれば、後にゲルマニウム層１０８をエピタキシャル成長させる際に、ゲルマニウム層上にゲルマニウム層１０８をエピタキシャル成長させることができるので格子不整合に起因するゲルマニウム層１０８への歪みを防止することができる。【００７１】
引き続き、洗浄工程を施した後、薄膜化したＳＯＩ層３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層１０８を２００ｎｍの膜厚になるようにエピタキシャル成長させた。このエピタキシャル成長の過程で、ゲルマニウム層１０８は下地のＳＯＩ層３との熱膨張係数の差によって伸長歪みを印加されている。また、ゲルマニウム層１０８はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層１０８が細線状の光共振器になるように設計されている。【００７２】
また、本実施例では図に示していないが、ゲルマニウム層１０８を周期的に配置された複数個の小片に加工することによって、デバイス完成後に発光層としての役割のみならず、伝搬する光に周期的な屈折率変化を印加することが可能な光閉じ込め層とする分布帰還型（Distributed Feed-Back:ＤＦＢ）レーザを作製することも可能である。また、本実施例では示していないが、ゲルマニウ層１０８をリング状に設計することによって、ゲルマニウム層１０８はデバイス完成後に発光層としての役割のみならず、光導波路端面での反射による損失が無いリング型の光閉じ込め層とするリング型レーザを作製することも可能である。【００７３】
引き続き、ＣＶＤ等で高濃度にｎ型にドーピングされた多結晶シリコンから成るｎ型拡散層電極１０９を全面に堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングによってｎ型拡散層電極１０９を所望の形状に加工を行い、図８Ａ、図８Ｂ、及び図８Ｃの状態とした。ゲルマニウム層１０８とｐ型拡散層電極５との間のＳＩＯ層３の距離はトンネル効果が発現するサイズを超える大きさを有する。ｎ型拡散層電極１０９はデバイス完成後、電子を注入するための電極としての役割がある。【００７４】
次に、ＣＶＤ等で二酸化シリコン層１１０を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、全面にＴｉＮ層及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極１１１及びＡｌ電極１１２を形成した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図９Ａ、図９Ｂ、及び図９Ｃの状態としてデバイスを完成させた。【００７５】
図９Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層１０８は、薄膜化されたＳＯＩ層３を介してｐ型拡散層電極５と電気的に接続されており、また同時にｎ型拡散層電極１０９と電気的に接続されている。この際、薄膜化されたＳＯＩ層３のバンドギャップエネルギーは量子閉じ込め効果によって増大しており、ゲルマニウム中に効率的に電子及び正孔を閉じ込めるバリア層として機能する。また、ゲルマニウム発光層１０８はｎ型拡散層電極が直接に接続されているのでゲルマニウム発光層１０８からｎ型拡散層電極へ電流が流れる際の抵抗を低減することが出来る。なお、ゲルマニウム発光層１０８は細線状に加工されており、ファブリ・ペロー型の光共振器としての役割も担っている。【００７６】
また、本実施例では図に示していないが、細線状に加工されたゲルマニウム発光層１０８の長手方向の両端近傍にアモルファス・シリコンからなる小片を周期的な間隔で配置することによって分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）のミラーを形成し、ＤＢＲゲルマニウム・レーザ・ダイオードを作製することも出来る。ＤＢＲミラーは周囲の絶縁膜との屈折率の差から構成される誘電体ミラーであり、９９．９％以上もの高反射率達成することができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成出来るため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成することが可能となる。ＤＢＲミラーの設計に際してはアモルファス・シリコンの小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【００７７】
ｐ型拡散層電極５とｎ型拡散層電極１０９の間に順方向電流を流すことによって、ゲルマニウム発光層１０８にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層１０８に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。
発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【００７８】
ところで、上述の図９Ａ、図９Ｂ及び図９Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ファブリ・ペロー型レーザ・ダイオード）を提供することができる。
【実施例４】
【００７９】
第４の実施例について、図１Ａ〜図３Ａ、図１０Ａ〜図１１Ａ、図１Ｂ〜図３Ｂ、図１０Ｂ〜図１１Ｂおよび図１Ｃ〜図３Ｃ、図１０Ｃ〜図１１Ｃを用いて説明する。なお、実施例２又は３に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した分布帰還型（Distributed Feed-Back：ＤＦＢ)ゲルマニウム・レーザ・ダイオード及びその製造方法について説明する。【００８０】
図１Ａ〜図３Ａ、図１０Ａ〜図１１Ａ及び図１Ｂ〜図３Ｂ、図１０Ｂ〜図１１Ｂには製造工程順の発光素子の断面構造を示す。また、図１Ｃ〜図３Ｃ、図１０Ｃ〜図１１Ｃに上から見た製造工程順の発光素子の模式図を示す。ここで、図１０A〜図１１Ａ及び図１０Ｂ〜図１１Ｂは、図１０Ｃ〜図１１Ｃにおける水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図１１Ａ、図１１Ｂ及び図１１Ｃである。【００８１】
以下、順を追って製造工程を説明する。
図１Ａ〜図３Ａ、図１Ｂ〜図３Ｂ及び図１Ｃ〜３Ｃの製造工程は実施例２と同じなので省略する。
図３Ａ、図３Ｂ及び図３Ｃの状態から、熱燐酸を用いたウェットエッチングと洗浄工程によって窒化シリコン層７を除去した後に、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングによって所望の領域の二酸化シリコン層を除去して、薄膜化したＳＯＩ層３の表面の一部を開口した。この際、複数の開口部が周期的に形成されるようにパターニングしている。開口部の幅と間隔が重要なパラメータであり、それらを完成したデバイスの媒質中の発光波長の約１／２の整数倍になるように設計されている。【００８２】
本実施例では図に示していないが、薄膜化したＳＯＩ層３表面が露出した領域のみにシリコン・ゲルマニウム層を選択的にエピタキシャル成長させた後に、酸化処理を施すことによって、シリコン・ゲルマニウム層に含まれるシリコン原子のみを選択的に酸化し、ＢＯＸ層２上に局所的にゲルマニウム層を形成することができる。このようにＢＯＸ層２上にゲルマニウム層を形成すれば、後にゲルマニウム層４０９をエピタキシャル成長させる際に、ゲルマニウム層上にゲルマニウム層４０９をエピタキシャル成長させることができるので格子不整合に起因するゲルマニウム層４０９への歪みを防止することができる。【００８３】
引き続き、洗浄工程を施した後、薄膜化したＳＯＩ層３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層４０９を２００ｎｍの膜厚になるようにエピタキシャル成長させ、図１０Ａ、図１０Ｂ、及び図１０Ｃの状態とした。ゲルマニウム層４０９とｐ型拡散層電極５との間のＳＩＯ層３の距離はトンネル効果が発現するサイズを超える大きさを有する。このエピタキシャル成長の過程で、ゲルマニウム層４０９は下地のＳＯＩ層３との熱膨張係数の差によって伸長歪みを印加されている。また、ゲルマニウム層４０９はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層４０９が周期的に複数個形成されており、ＤＦＢ光共振器として機能するように設計されている。【００８４】
次に、ＣＶＤ等で二酸化シリコン層４１０を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、全面にＴｉＮ層及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極４１１及びＡｌ電極４１２を形成した。
なお、加工方法は異方性ドライエッチングを用いても差し支えない。
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図１１Ａ、図１１Ｂ、及び図１１Ｃの状態としてデバイスを完成させた。【００８５】
図１１Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層４０９は、ｐ型拡散層電極５及びｎ型拡散層電極６と、薄膜化されたＳＯＩ層３を介して電気的に接続されている。この際、薄膜化されたＳＯＩ層３のバンドギャップエネルギーは量子閉じ込め効果によって増大しており、ゲルマニウム層中に効率的に電子及び正孔を閉じ込めるバリア層として機能する。なお、ゲルマニウム発光層４０９は周期的に複数個配列された小片に加工されており、ＤＦＢ型の光共振器としての役割も担っている。ＤＦＢミラーの設計に際してはゲルマニウム発光層４０９の小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【００８６】
ｐ型拡散層電極５とｎ型拡散層電極６の間に順方向電流を流すことによって、ゲルマニウム発光層４０９にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層４０９に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【００８７】
ところで、上述の図１１Ａ、図１１Ｂ及び図１１Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本実施例に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（分布帰還型レーザ・ダイオード）を提供することができる。
【実施例５】
【００８８】
第５の実施例について、図１２Ａ〜図１５Ａ、図１２Ｂ〜図１５Ｂおよび図１２Ｃ〜図１５Ｃを用いて説明する。なお、実施例２乃至４のいずれかに記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、基板に垂直方向に形成された薄膜状の単結晶（以下フィンと略）をキャリア閉じ込めのためのバリア層として機能するＤＦＢ型ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。【００８９】
図１２Ａ〜図１５Ａ、図１２Ｂ〜図１５Ｂは、製造工程順の発光素子の断面構造を示す。また、図１２Ｃ〜図１５Ｃは、上から見た製造工程順の発光素子の模式図を示す。ここで図１２Ａ〜図１５Ａ、図１２Ｂ〜図１５Ｂは、図１２Ｃ〜図１５Ｃにおける水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図１５Ａ、図１５Ｂ及び図１５Ｃである。【００９０】
以下、順を追って製造工程を説明する。
まず、図１２Ａ、図１２Ｂ及び図１２Ｃに示すように、支持基板として、シリコン基板２０１、ＢＯＸ層（二酸化シリコン層）２０２及びＳＯＩ層２０３層が積層されたＳＯＩ基板を用意する。本実施例で試作したＳＯＩ層２０３は表面に（１１２）面を持ち、プロセス前の初期膜厚は２００ｎｍであった。また、二酸化シリコン層２０２の膜厚は２０００ｎｍであった。【００９１】
レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層２０３をメサ形状に加工した。この際、後に発光層となる領域のＳＯＩ層２０３をフィン形状に加工した。この時、フィンの側壁が（１１１）面となるように適切にパターニングを行った。【００９２】
引き続き、洗浄工程を施した後、ＳＯＩ層２０３の表面を酸化して二酸化シリコン層２０４を形成し、フィン形状に加工した領域のＳＯＩ層２０３を基板に対して垂直に形成された薄膜単結晶に加工した。この時、形成された薄膜（フィン）の膜厚は３ｎｍであり、量子閉じ込め効果によるバンドギャップ増大が発現する程度の膜厚であった。なお、バリア層としてのＳＯＩ層２０３の膜厚（フィンの厚さ）として１０ｎｍ以下の有限値とすることができるが、４ｎｍ以下が実用的である。また、図１３Ｂにはフィンが５個しか示されていないが、実際には任意にフィンの数を増やすことが可能で、発光強度を大きくすることができる。また、二酸化シリコン層２０４はこの後のプロセスで導入されるイオン注入によってＳＯＩ層２０３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層２０４は形成される。【００９３】
引き続き、イオン注入によって不純物をＳＯＩ層２０３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみｎレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層２０３中に、ｐ型拡散層電極２０５を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５／ｃｍ２でイオン注入することによってＳＯＩ層２０３中にｎ型拡散層２０６を形成した。ｐ型拡散層２０５及びｎ型拡散層２０６はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。
引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層２０３の結晶性を回復させて、図１３Ａ、図１３Ｂ及び図１３Ｃの状態とした。【００９４】
次にフォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去して、フィン形状のＳＯＩ層２０３の表面の一部を表面に露出させた。【００９５】
本実施例では図に示していないが、フィン形状のＳＯＩ層２０３表面が露出した領域のみにシリコン・ゲルマニウム層を選択的にエピタキシャル成長させた後に、酸化処理を施すことによって、シリコン・ゲルマニウム層に含まれるシリコン原子のみを選択的に酸化し、局所的にゲルマニウム・フィンを形成することができる。このようにＢＯＸ層２０２上にゲルマニウム・フィンを形成すれば、後にゲルマニウム層２０７をエピタキシャル成長させる際に、ゲルマニウム層上にゲルマニウム層２０７をエピタキシャル成長させることができるので格子不整合に起因するゲルマニウム層２０７への歪みを防止することができる。【００９６】
引き続き、洗浄工程を施した後、薄膜化したＳＯＩ層２０３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層２０７をエピタキシャル成長させ、図１４Ａ、図１４Ｂ、及び図１４Ｃの状態とした。ゲルマニウム層２０７とｐ型拡散層電極２０５との間のＳＩＯ層２０３の距離はトンネル効果が発現するサイズを超える大きさを有する。このエピタキシャル成長の過程で、ゲルマニウム層２０７は下地のフィン形状のＳＯＩ層２０３との熱膨張係数の差によって伸長歪みを印加されている。また、ゲルマニウム層２０７はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層２０７が周期的に複数個配列された小片に加工されており、ＤＦＢ型の光共振器としての役割も担っている。【００９７】
次に、ＣＶＤ等で二酸化シリコン層２０８を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、全面にＴｉＮ層及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極２０９及びＡｌ電極２１０を形成した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図１５Ａ、図１５Ｂ、及び図１５Ｃの状態としてデバイスを完成させた。【００９８】
図１５Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層２０７は、ｐ型拡散層電極２０５及びｎ型拡散層電極２０６と、フィン形状に加工されたＳＯＩ層２０３を介して電気的に接続されている。この際、フィン形状に加工されたＳＯＩ層２０３のバンドギャップエネルギーは量子閉じ込め効果によって増大しており、ゲルマニウム中に効率的に電子及び正孔を閉じ込めるバリア層として機能する。バリア層を３次元構造のフィン形状によって形成しているため、フィンの高さや密度を任意に増大することによってバリア層の電気的な抵抗を低減し、発光強度を増大することが出来る。なお、ゲルマニウム発光層２０７は周期的に複数個配列された小片に加工されており、ＤＦＢ型の光共振器としての役割も担っている。ＤＦＢミラーの設計に際してはゲルマニウム層２０７の小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【００９９】
ｐ型拡散層電極２０５とｎ型拡散層電極２０６の間に順方向電流を流すことによって、ゲルマニウム発光層２０７にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層２０７に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板２０１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【０１００】
ところで、上述の図１５Ａ、図１５Ｂ及び図１５Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本実施例に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ＤＦＢ型レーザ・ダイオード）を提供することができる。また、バリア層をフィン構造とすることにより発光強度を増大することができる。
【実施例６】
【０１０１】
第６の実施例について、図１Ａ、図１６Ａ〜図１９Ａ、図１Ｂ、図１６Ｂ〜図１９Ｂおよび図１Ｃ、図１６Ｃ〜図１９Ｃを用いて説明する。なお、実施例２乃至５のいずれかに記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、ナノワイヤ状に加工された単結晶（以下ナノワイヤと略）をキャリア閉じ込めのためのバリア層として機能するＤＦＢ型ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。【０１０２】
図１Ａ、図１６Ａ〜図１９Ａ及び図１Ｂ、図１６Ｂ〜図１９Ｂは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ、図１６Ｃ〜図１９Ｃは、上から見た製造工程順の発光素子の模式図を示す。【０１０３】
ここで、図１Ａ、図１６Ａ〜図１９Ａ及び図１Ｂ、図１６Ｂ〜図１９Ｂはそれぞれ図１Ｃ、図１６Ｃ〜図１９Ｃにおける水平ライン２３、及び垂直ライン２４で切り出した時の断面構造を表している。【０１０４】
本実施例におけるデバイスの完成図は図１９Ａ、図１９Ｂ及び図１９Ｃである。【０１０５】
以下、順を追って製造工程を説明する。
図１Ａ、図１Ｂ及び図１Ｃの製造工程は実施例２と同じなので省略する。
図１Ａ、図１Ｂ及び図１Ｃの状態から、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３０３をメサ形状に加工した。【０１０６】
引き続き、洗浄工程を施した後、表面を保護するために、ＳＯＩ層３０３の表面を酸化して厚さ約３０ｎｍの二酸化シリコン層４を形成した。【０１０７】
二酸化シリコン層４はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３０３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層４は形成される。また、二酸化シリコン層４は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。【０１０８】
引き続き、イオン注入によって不純物をＳＯＩ層３０３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみｎレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層３０３中に、ｐ型拡散層電極５を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５／ｃｍ２でイオン注入することによってＳＯＩ層３０３中にｎ型拡散層６を形成した。ｐ型拡散層５及びｎ型拡散層６はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。【０１０９】
引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３０３の結晶性を回復させて、図１６Ａ、図１６Ｂ、及び図１６Ｃの状態とした。【０１１０】
次にＣＶＤなどの装置を用いて窒化シリコン層３０７を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン層３０７の所望の領域に開口部を設けた。【０１１１】
引き続き、洗浄工程を施した後、酸化処理による二酸化シリコン層形成とフッ酸を用いた二酸化シリコン層のウェットエッチングを交互に行うことで、最終的に二酸化シリコン層３０８を形成して開口部のＳＯＩ層３０３を局所的に膜厚及び幅が３ｎｍとなるように加工し、図１７Ａ、図１７Ｂ、及び図１７Ｃの状態とした。この際、局所的にナノワイヤ形状に加工されたＳＯＩ層３０３は量子閉じ込め効果を発現する程度の膜厚を有しており、バルク状態のシリコンに比べてバンドギャップエネルギーが増大している。なお、バリア層としてのＳＯＩ層（ナノワイヤ）３０３の膜厚や幅として１０ｎｍ以下の有限値とすることができるが、４ｎｍ以下が実用的である。【０１１２】
本実施例では、ｐ型拡散層５と、後に形成される発光層であるゲルマニウム層３０９を薄膜化されたＳＯＩ層３０３によって接続することにより、ゲルマニウム層３０９に効率的に電子を閉じ込める機能を発現する。【０１１３】
次に熱燐酸を用いたウェットエッチングと洗浄工程によって窒化シリコン層３０７を除去した後に、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去して、ナノワイヤに加工したＳＯＩ層３０３の表面の一部を表面に露出させた。なお、加工方法は異方性ドライエッチングを用いても差し支えない。【０１１４】
本実施例では図に示していないが、ナノワイヤに加工したＳＯＩ層３０３表面が露出した領域のみにシリコン・ゲルマニウム層を選択的にエピタキシャル成長させた後に、酸化処理を施すことによって、シリコン・ゲルマニウム層に含まれるシリコン原子のみを選択的に酸化し、ＢＯＸ層２上に局所的にゲルマニウム・ナノワイヤを形成することができる。このようにＢＯＸ層２上にゲルマニウムを形成すれば、後にゲルマニウム層３０９をエピタキシャル成長させる際に、ゲルマニウム層上にゲルマニウム層３０９をエピタキシャル成長させることができるので格子不整合に起因するゲルマニウム層３０９への歪みを防止することができる。【０１１５】
引き続き、洗浄工程を施した後、薄膜化したＳＯＩ層３０３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層３０９を２００ｎｍの膜厚になるようにエピタキシャル成長させ、図１８Ａ、図１８Ｂ、及び図１８Ｃの状態とした。ゲルマニウム層３０９とｐ型拡散層電極５との間のＳＩＯ層３０３の距離はトンネル効果が発現するサイズを超える大きさを有する。このエピタキシャル成長の過程で、ゲルマニウム層３０９は下地のＳＯＩ層３０３との熱膨張係数の差によって伸長歪みを印加されている。また、ゲルマニウム層３０９はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層３０９が周期的に複数個配列された小片に加工されており、ＤＦＢ型の光共振器としての役割も担っている。【０１１６】
次に、ＣＶＤ等で二酸化シリコン層３１０を堆積した後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたウェットエッチングによって所望の領域の二酸化シリコン層を除去した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。引き続き、全面にＴｉＮ層及びＡｌ層を堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、Ａｌ層をウェットエッチングで加工した後にＴｉＮ層をウェットエッチングで加工し、その結果ＴｉＮ電極３１１及びＡｌ電極３１２を形成した。なお、加工方法は異方性ドライエッチングを用いても差し支えない。【０１１７】
引き続き、水素アニール処理を施し、プロセス中に生じた欠陥を水素終端する処理を行うことで図１９Ａ、図１９Ｂ、及び図１９Ｃの状態としてデバイスを完成させた。【０１１８】
図１９Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。【０１１９】
ゲルマニウム発光層３０９は、ｐ型拡散層電極５及びｎ型拡散層電極６と、ナノワイヤに加工されたＳＯＩ層３０３を介して電気的に接続されている。この際、ナノワイヤに加工されたＳＯＩ層３０３のバンドギャップエネルギーは量子閉じ込め効果によって増大しており、ゲルマニウム中に効率的に電子及び正孔を閉じ込めるバリア層として機能する。バリア層を２次元構造のナノワイヤによって形成しているため、ナノワイヤの太さ（膜厚や幅）や密度を任意に増大することによってバリア層の電気的な抵抗を低減し、発光強度を増大することが出来る。【０１２０】
なお、ゲルマニウム発光層３０９は周期的に複数個配列された小片に加工されており、ＤＦＢ型の光共振器としての役割も担っている。ＤＦＢミラーの設計に際してはゲルマニウム層３０９の小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【０１２１】
ｐ型拡散層電極５とｎ型拡散層電極６の間に順方向電流を流すことによって、ゲルマニウム発光層３０９にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層３０９に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【０１２２】
ところで、上述の図１９Ａ、図１９Ｂ及び図１９Ｃでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本実施例に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。【０１２３】
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ＤＦＢ型レーザ・ダイオード）を提供することができる。また、バリア層をナノワイヤ構造とすることにより発光強度を増大することができる。
【実施例７】
【０１２４】
第７の実施例について、図１Ａ、図２０Ａ、図１Ｂ、図２４Ａ、図２５Ａおよび図１Ｃ、図２４Ｂ、図２３Cを用いて説明する。なお、実施例１に記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した、低抵抗で電極による光の自由キャリア吸収の少ないファブリ・ペロー型（Fabry-Perot: FP）ゲルマニウム・レーザ・ダイオード及びその製造方法について説明する。実施例１と異なる点は、ゲルマニウム発光層近傍に、薄いp拡散層電極と薄いn型拡散層電極を設けている点である。【０１２５】
図１Ａ、図２４Ａ、図２５Ａ及び図１Ｂ、図２４Ｂ、図２３Cは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ、図２０Ａ、図２３Ａは、上から見た製造工程順の発光素子の模式図を示す。ここで、図２４Ａ、図２５Ａ及び図２４Ｂ、図２３Cは、図２０Ａ、図２３Ａにおける水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図２３Ａ、図２５Ａ及び図２３Cである。【０１２６】
以下、順を追って製造工程を説明する。図１Ａ、図１Ｂ及び図１Ｃの製造工程は実施例２と同じなので省略する。
図１Ａ、図１Ｂ及び図１Ｃの状態から、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。また、本実施例で行ったようにＳＯＩ層３をメサ形状に加工する代わりに、Shallow Trench Isolation（ＳＴＩ）やLocal Oxidation of Si（ＬＯＣＯＳ）工程などによって分離を施しても差し支えない。【０１２７】
引き続き、洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約３０ｎｍの二酸化シリコン層を形成した。二酸化シリコン層はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層は形成される。また、二酸化シリコン層は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。【０１２８】
引き続き、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極５を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５／ｃｍ２でイオン注入することによってＳＯＩ層３中にｎ型拡散層６を形成した。ｐ型拡散層５及びｎ型拡散層６はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。本実施例ではデバイス完成後にゲルマニウム発光層１３を伝播する光がｐ型拡散層５とｎ型拡散層６に吸収されないように、ｐ型拡散層５とｎ型拡散層６の間に不純物注入を行わない真性半導体領域を設けた。【０１２９】
引き続き、ｐ型拡散層５より浅いｐ型拡散層１４、ｎ型拡散層６より浅いｎ型拡散層１５をイオン注入によって形成する。不純物注入に際しては、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、適切な注入エネルギーでＳＯＩ層３の表面近傍のみに不純物を注入した。【０１３０】
このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３がＢＯＸ層２と隣接している領域には結晶シリコンが残るようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施例ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、ＢＯＸ層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。効率良く発光させるためには、単結晶性が良いことは極めて重要である。【０１３１】
引き続きレーザ・アニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。【０１３２】
次にＣＶＤなどの装置を用いて二酸化シリコン層４を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、二酸化シリコン層４の所望の領域に開口部を設けた。二酸化シリコン層４は必ずしもＣＶＤによって形成する必要もなく、熱酸化プロセスによって形成しても差し支えない。また、加工方法はウェットエッチングを用いても差し支えない。【０１３３】
引き続き、洗浄工程を施した後、ＳＯＩ層３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層１３を２００ｎｍの膜厚になるようにエピタキシャル成長させ、図２０Ａ、図２４Ａ、及び図２４Ｂの状態とした。このエピタキシャル成長の過程で、ゲルマニウム層１３は下地のシリコン基板１との熱膨張係数の差によって伸長歪みを印加されている。本実施例に示す図面ではゲルマニウム発光層１３は不純物注入を行っていない真性半導体領域に接続されるようにエピタキシャル成長されているが、浅いｐ型拡散層１４、または浅いｎ型拡散層１５、あるいはその両方に接続されるように開口部を設けてゲルマニウム発光層１３をエピタキシャル成長しても良い。
但し、デバイス完成後に拡散層による光の自由キャリア吸収を抑制するために、ゲルマニウム発光層１３はｐ型拡散層５及びｎ型拡散層６とは分離して形成する必要がある。
浅いｐ型拡散層１４、浅いｎ型拡散層１５は膜厚が薄いため、ゲルマニウム発光層１３の近傍に設けても自由キャリア吸収は小さい。
また、ゲルマニウム層１３はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層１３が細線状の光共振器になるように設計されている。【０１３４】
図２０Ａ、図２４Ａ及び図２４Ｂの状態から図２３Ａ、図２５Ａ及び図２３Cの状態までの工程は実施例１と同様なので省略する。
図２５Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層１３は、ｐ型拡散層電極５及びｎ型拡散層電極６と電気的に接続されている。なお、ゲルマニウム発光層１３は細線状に加工されており、ファブリ・ペロー型の光共振器としての役割も担っている。【０１３５】
ｐ型拡散層電極５とｎ型拡散層電極６の間に順方向電流を流すことによって、ゲルマニウム発光層１３にキャリアが注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層１３に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。発光層近傍のｐ型拡散層５及びｎ型拡散層６は２次元電子系となっているため、ｐ型拡散層５、及びｎ型拡散層６とゲルマニウム発光層を伝搬する光の重なりが小さくなり、ｐ型拡散層及びｎ型拡散層による光の自由キャリア吸収が低減された。その結果、閾値電流を１／２に低減する事ができた。【０１３６】
レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【０１３７】
一方、上述の図２３Ａ、図２５Ａ及び図２３Cでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、実施例１の効果に加え、ｐ型（ｎ型）拡散層電極での自由キャリア吸収に起因する光の損失が低減されるため、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ファブリ・ペロー型レーザ・ダイオード）を提供することができる。
【実施例８】
【０１３８】
第８の実施例について、図１Ａ、図２６Ａ、図１Ｂ、図２６Ｂ、図２７Ａ、図２８Ａおよび図１Ｃ、図２６Ｃ、図２４Ｂ、図２８Ｂを用いて説明する。なお、実施例１又は７のいずれかに記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、通常のシリコン・プロセスを用いて容易に形成可能な方法によって作成した、ゲルマニウム発光層の表面粗さを低減した、ファブリ・ペロー型（Fabry-Perot: ＦＰ）ゲルマニウム・レーザ・ダイオード及びその製造方法について説明する。実施例１と異なる点は、Ｓｉ（ＳＯＩ）のＧｅ発光層成長面（ＧｅとＳｉの界面）に原子層レベルで平坦なＳｉ（１１１）面が隣接している点である。【０１３９】
図１Ａ、図２６Ｂ、図２７Ａ、図２８Ａ、図１Ｂ、図２６Ｃ、図２４Ｂ、図２８Ｂは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ、図２６Ａ、図２３Ａは、上から見た製造工程順の発光素子の模式図を示す。ここで図１Ａ、図２６Ｂ、図２８Ａ、図１Ｂ、図２６Ｃ、図２８Ｂは、図１Ｃ、図２６Ａ、図２３Ａにおける水平ライン２３、及び垂直ライン２４でそれぞれ切り出した時の断面構造を表している。本実施例におけるデバイスの完成図は図２３Ａ、図２８Ａ及び図２８Ｂである。
以下、順を追って製造工程を説明する。
図１Ａ、図１Ｂ及び図１Ｃの製造工程は実施例２と同じなので省略する。図１Ａ、図１Ｂ及び図１Ｃの状態から、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。また、本実施例で行ったようにＳＯＩ層３をメサ形状に加工する代わりに、Shallow Trench Isolation（ＳＴＩ）やLocal Oxidation of Si（ＬＯＣＯＳ）工程などによって分離を施しても差し支えない。【０１４０】
引き続き、洗浄工程を施した後、表面を保護するためにＳＯＩ層３の表面を酸化して３ｎｍの二酸化シリコン層と５０ｎｍの窒化シリコン層１６を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、異方性ドライエッチングを施すことによって、窒化シリコン層１６を所望の形状の形状に加工した。後のプロセスで、窒化シリコン１６が設けられている領域にゲルマニウム発光層１３をエピタキシャル成長するので、その際にゲルマニウム発光層１３がＦＰ、ＤＢＲ、ＤＦＢ、またはリング形状の光共振器として動作するように設計して加工する必要がある。【０１４１】
引き続き、適切な洗浄工程を施した後、フッ酸を用いたウェットエッチングによってＳＯＩ層３の一部の領域を露出させた後、アルカリ性薬液を用いてＳＯＩ３層の異方性ウェットエッチングを行った。【０１４２】
ＳＯＩ層３のウェットエッチングに際して、ＳＯＩ層３層の（１００）面が１０ｎｍ程度エッチングされるようにエッチング条件を調整した。またこのウェットエッチング速度は結晶方位に大きく依存し、ＳＯＩ３層のエッチング速度が（１００）面に比べて遅いため、窒化シリコン層１６近傍のＳＯＩ層３の表面には、原子層レベルで平坦は（１１１）面が形成され、図６Ａ、図６Ｂ、及び図６Ｃの状態とした。【０１４３】
引き続き、洗浄工程を施した後、表面を保護するためにＳＯＩ層３の表面を酸化して３０ｎｍの二酸化シリコン層４を形成した。
二酸化シリコン層４はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層は形成される。【０１４４】
引き続き、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみｎレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極５を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５／ｃｍ２でイオン注入することによってＳＯＩ層３中にｎ型拡散層６を形成した。ｐ型拡散層５及びｎ型拡散層６はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。本実施例では窒化シリコン層１６がイオン注入のハードマスクとして機能するため、窒化シリコン層１６の極近傍までイオン注入を行う際には、イオン注入領域を精密に制御することが可能となる。【０１４５】
このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３がＢＯＸ層２と隣接している領域には結晶シリコンがのこるようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施例ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、ＢＯＸ層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。効率良く発光させるためには、単結晶性が良いことは極めて重要である。【０１４６】
引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。
次に熱燐酸を用いたウェットエッチングと洗浄工程によって窒化シリコン層を除去した後に、フッ酸を用いたウェットエッチングによって二酸化シリコン層の一部の領域を開口して、ＳＯＩ層３を露出させた。この時、開口部の端部は異方性ウェットエッチングによって原子層レベルで高い直線性を有している。【０１４７】
引き続き、洗浄工程を施した後、ＳＯＩ層３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層１３を２００ｎｍの膜厚になるようにエピタキシャル成長させ、図２７Ａ、及び図２４Ｂの状態とした。このエピタキシャル成長の過程で、ゲルマニウム層１３は下地のシリコン基板１との熱膨張係数の差によって伸長歪みを印加されている。本実施例に示す図面ではゲルマニウム発光層１３は不純物注入を行っていない真性半導体領域に接続されるようにエピタキシャル成長されているが、ｐ型拡散層５、またはｎ型拡散層６、あるいはその両方に接続されるように開口部を設けてゲルマニウム発光層１３をエピタキシャル成長しても良い。
また、ゲルマニウム層１３はデバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担うので、本実施例ではゲルマニウム層１３が細線状の光共振器になるように設計されている。
本実施例ではゲルマニウム発光層１３を原子層レベルで直線性の高い端部を持つ開口部に成長したため、ゲルマニウム発光層１３の側壁の粗さが低減され、ゲルマニウム発光層１３を伝播する光の散乱損失が低減された。【０１４８】
また、図２１に示すように、細線状に加工されたゲルマニウム発光層１３の長手方向の両端近傍にゲルマニウム、またはアモルファス・シリコンからなる小片を周期的な間隔で配置することによって分布ブラッグ反射型（Distributed Bragg Reflector：ＤＢＲ）のミラーを形成し、ＤＢＲゲルマニウム・レーザ・ダイオードを作製することも出来る。ＤＢＲミラーは周囲の絶縁膜との屈折率の差から構成される誘電体ミラーであり、９９．９％以上もの高反射率達成することができる。このような高反射率のミラーをシリコン・プロセスによって簡便に形成出来るため、たとえゲルマニウムからの発光が微弱であったとしてもレーザ発振を達成することが可能となる。ＤＢＲミラーの設計に際してはアモルファス・シリコンの小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【０１４９】
また、図２２に示すように、ゲルマニウム層１３の幅が周期的に変化するように設計することによって、ゲルマニウム層１３はデバイス完成後に発光層としての役割のみならず、伝搬する光に周期的な屈折率変化を印加することが可能な光閉じ込め層とする分布帰還型（Distributed Feed-Back:ＤＦＢ）レーザを作製することも可能である。また、本実施例では示していないが、ゲルマニウム層１３をリング状に設計することによって、ゲルマニウム層１３はデバイス完成後に発光層としての役割のみならず、光導波路端面での反射による損失が無いリング型の光閉じ込め層とするリング型レーザを作製することも可能である。【０１５０】
図２０Ａ、図２７Ａ及び図２４Ｂの状態から図２３Ａ、図２８Ａ及び図２８Ｂの状態までの工程は実施例１と同様なので省略する。
図２８Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層１３は、ｐ型拡散層電極５及びｎ型拡散層電極６と電気的に接続されている。なお、ゲルマニウム発光層１３は細線状に加工されており、ファブリ・ペロー型の光共振器としての役割も担っている。【０１５１】
ｐ型拡散層電極５とｎ型拡散層電極６の間に順方向電流を流すことによって、ゲルマニウム発光層１３にキャリアが注入され、電子と正孔が再結合して発光した。この際、ｐ型拡散層５及びｎ型拡散層６は発光した光はゲルマニウム発光層１３に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。
本実施例ではゲルマニウム発光層１３を原子層レベルで直線性の高い端部を持つ開口部に成長したため、ゲルマニウム発光層１３の側壁の粗さが低減され、ゲルマニウム発光層１３を伝播する光の散乱損失が低減された。その結果、閾値電流を１／２に低減する事ができた。
レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【０１５２】
ところで、上述の図２３Ａ、図２８Ａ及び図２８Ｂでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本発明に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、原子層レベルの直線性で加工されたＧｅ発光層成長面上にＧｅをエピタキシャル成長できるため、Ｇｅ発光層の側面の表面粗さが低減される。その結果、光の散乱による損失が低減され、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ファブリ・ペロー型レーザ・ダイオード）を提供することができる。
【実施例９】
【０１５３】
第９の実施例について、図１Ａ、図２９Ａ、図１Ｂ、図２９Ｂ、図３０Ａおよび図１Ｃ、図２９Ｃ、図３０Ｂを用いて説明する。なお、実施例１又は７のいずれかに記載され本実施例に未記載の事項は特段の事情がない限り本実施例にも適用することができる。本実施例では、基板に垂直方向に形成された単結晶（以下フィンと略）を用いたＤＦＢ型ゲルマニウム・レーザ・ダイオード及びその製造方法を開示する。【０１５４】
図１Ａ、図２９Ｂ、図３０Ａ及び図１Ｂ、図２９Ｃ、図３０Ｂは、製造工程順の発光素子の断面構造を示す。また、図１Ｃ、図２９Ａ、図２３Ａは、上から見た製造工程順の発光素子の模式図を示す。【０１５５】
ここで、図１Ａ、図２９Ｂ、図３０Ａ及び図１Ｂ、図２９Ｃ、図３０Ｂはそれぞれ図１Ｃ、図２９Ａ、図２３Ａにおける水平ライン２３、及び垂直ライン２４で切り出した時の断面構造を表している。【０１５６】
本実施例におけるデバイスの完成図は図２３Ａ、図３０Ａ及び図３０Ｂである。【０１５７】
以下、順を追って製造工程を説明する。本実施例は実施例１の発光部となるゲルマニウムにフィン構造を適用したものである。
図１Ａ、図１Ｂ及び図１Ｃの製造工程は実施例２と同じなので省略する。
図１Ａ、図１Ｂ及び図１Ｃの状態から、レジストを塗布した後に、フォトリソグラフィーによるマスク露光によって、所望の領域にのみレジストを残した後に、異方性ドライエッチングを施すことによって、ＳＯＩ層３をメサ形状に加工した。この工程によって、ＳＯＩ層を島状（メサ形状）に分離する。また、ＳＯＩ３層をフィン形状に加工する。【０１５８】
引き続き、洗浄工程を施した後、表面を保護するために、ＳＯＩ層３の表面を酸化して厚さ約３０ｎｍの二酸化シリコン層を形成した。二酸化シリコン層はこの後のプロセスで導入されるイオン注入によってＳＯＩ層３が受けるダメージを軽減するばかりでなく、活性化熱処理によって不純物が大気中に抜けるのを抑制する役割がある。この際、裏面にも二酸化シリコン層は形成される。また、二酸化シリコン層は必ずしも熱酸化プロセスによって形成する必要もなく、Chemical Vapor Deposition（ＣＶＤ）などの装置を用いて、表面にのみ堆積させる工程を用いても差し支えない。【０１５９】
引き続き、イオン注入によって不純物をＳＯＩ層３の所望の領域に入れる。不純物注入に際しては、まず、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみｎレジストを残した後に、ＢＦ２イオンをドーズ量：１×１０１５／ｃｍ２でイオン注入することによって、ＳＯＩ層３中に、ｐ型拡散層電極５を形成した。引き続き、レジストを除去した後に、再び、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残した後に、Ｐイオンをドーズ量１×１０１５／ｃｍ２でイオン注入することによってＳＯＩ層３中にｎ型拡散層６を形成した。ｐ型拡散層５及びｎ型拡散層６はデバイス完成後にそれぞれ正孔及び電子を注入するための電極としての役割がある。本実施例ではｐ型拡散層５とｎ型拡散層６の間に不純物注入を行わない真性半導体領域を設けたが、真性半導体領域を設けず、ｐ型拡散層５とｎ型拡散層６が直接接続されるように不純物注入を行っても差し支えない。【０１６０】
このイオン注入工程においては、イオンが注入された部分のＳＯＩ層３がアモルファス化するため、結晶性が悪くなる。そこで、図には示していないが、ＳＯＩ層３の表面のみがアモルファス化し、ＳＯＩ層３がＢＯＸ層２と隣接している領域には結晶シリコンがのこるようにしていることが重要である。イオン注入の加速電圧を高く設定しすぎると、イオン注入した領域のＳＯＩ層３の全てを非晶質化してしまうため、その後のアニール処理を施しても、単結晶性が回復せず、多結晶になってしまうという問題が生じる。本実施例ではＳＯＩ層３の表面のみがアモルファス化するような条件でイオン注入を行うことにより、ＢＯＸ層２と隣接している領域には結晶シリコン層が残っているため、イオン注入後の活性化熱処理などによって結晶性を回復させることができる。効率良く発光させるためには、単結晶性が良いことは極めて重要である。【０１６１】
引き続き９００℃の窒素雰囲気中で２０分間のアニール処理を行うことによって、不純物を活性化させると同時にＳＯＩ層３の結晶性を回復させた。【０１６２】
次にＣＶＤなどの装置を用いて二酸化シリコン層４を全面に堆積させた後、フォトリソグラフィーを用いたレジストパターニングによって、所望の領域のみにレジストを残し、フッ酸を用いたエッチングを施すことによって、二酸化シリコン層４の所望の領域に開口部を設けた。二酸化シリコン層４は必ずしもＣＶＤによって形成する必要もなく、熱酸化プロセスによって形成しても差し支えない。【０１６３】
引き続き、洗浄工程を施した後、ＳＯＩ層３の表面が露出した領域のみに選択的にｎ型にドーピングされたゲルマニウム層１３を２００ｎｍの膜厚になるようにエピタキシャル成長させ、図２９Ａ、図２９Ｂ、及び図２９Ｃの状態とした。このエピタキシャル成長の過程で、ゲルマニウム層１３は下地のシリコン基板１との熱膨張係数の差によって伸長歪みを印加されている。本実施例に示す図面ではゲルマニウム発光層１３は不純物注入を行っていない真性半導体領域に接続されるようにエピタキシャル成長されているが、ｐ型拡散層５、またはｎ型拡散層６、あるいはその両方に接続されるように開口部を設けてゲルマニウム発光層１３をエピタキシャル成長しても良い。【０１６４】
また、ゲルマニウム発光層１３はフィン形状に接して周期的に配列されており、デバイス完成後に発光層としての役割のみならず、光閉じ込め層としての役割も担う。
フィンを周期的に設けることによって光導波部の屈折率が周期的に変化するように設計されており、デバイス完成後に分布帰還型（Distributed Feed-Back：ＤＦＢ）レーザとして機能する。【０１６５】
図２９Ａ、図２９Ｂ及び図２９Ｃの状態から図２３Ａ、図３０Ａ及び図３０Ｂの状態までの工程は実施例１と同様なので省略する。【０１６６】
図３０Ａを用いて、上記で作製したデバイス、すなわちゲルマニウム・レーザの構成と動作特性について説明する。
ゲルマニウム発光層１３は、ｐ型拡散層電極５及びｎ型拡散層電極６と、フィン形状に加工されたＳＯＩ層３を介して電気的に接続されている。３次元構造のフィン形状によって形成しているため、フィンの高さや密度を任意に増大することによってゲルマニウム発光層１３への電流注入効率を向上して、発光強度を増大することが出来る。なお、ゲルマニウム発光層１３は周期的に複数個配列された小片に加工されており、ＤＦＢ型の光共振器としての役割も担っている。ＤＦＢミラーの設計に際してはゲルマニウム層１３の小片の幅と間隔が重要なパラメータであり、それらを媒質中の発光波長の約１／２の整数倍になるように設計されている。【０１６７】
ｐ型拡散層電極５とｎ型拡散層電極６の間に順方向電流を流すことによって、ゲルマニウム発光層１３にキャリアが高濃度に注入され、電子と正孔が再結合して発光した。発光した光はゲルマニウム発光層１３に強く閉じ込められ、閾値以上の電流を流すと誘導放出が引き起こされ、レーザ発振した。発光層には伸長歪みが印加されており、発振波長は設計波長である約１６００ｎｍであった。レーザ光はシリコン基板１に対して平衡に出射されるため、オンチップ上での光配線などの用途に最適であることも実証された。【０１６８】
ところで、上述の図２３Ａ、図３０Ａ及び図３０Ｂでは配線工程の前までの工程とその構造を示したが、光集積回路を形成する場合には、この後所望の配線処理を施せばよい。また、電子回路と混載させる時には、上述の工程の幾つかをトランジスタ形成の工程と同時に行うことが出来る。このように通常のシリコン・プロセスを通して光デバイスを作製すると、電子デバイスとの混載は容易である。特に、本実施例に基づくゲルマニウム・レーザ・ダイオードは光ファイバの伝送ロスの少ない１５５０ｎｍ付近での発振が可能であるため、従来の光通信のインフラをそのまま活用して、高信頼、低価格のレーザを提供できることが明らかになった。
以上、本実施例によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子（ＤＦＢ型レーザ・ダイオード）を提供することができる。また、３次元構造のフィン形状とすることによりゲルマニウム発光層１３への電流注入効率が向上し、発光強度を増大することができる。【０１６９】
以上、本発明を詳細に説明したが、以下に主な発明の形態を列挙する。
（１）絶縁層と、前記絶縁層上の第１の領域から第２の領域まで延伸して設けられた第１のＩＶ族元素を含む単結晶で構成されたバリア層と、前記第１の領域において前記バリア層に接続された第１の導電型を有する第１の電極と、前記第２の領域において前記バリア層に接触して設けられ、第２のＩＶ族元素を含む単結晶で構成された発光部と、前記発光部に接続された第２の導電型を有する第２の電極とを備え、前記バリア層は、量子閉じ込め効果が発現する厚さを有し、前記第１の領域から前記第２の領域までの距離は、トンネル効果が発現するサイズより長いことを特徴とする半導体光素子。
（２）絶縁層が設けられた基板と、前記絶縁層上に設けられ、量子閉じ込め効果が発現するサイズに加工された第１のＩＶ族元素を含む単結晶で構成されたバリア層と、前記バリア層の一端に接続された第１の導電型を有する第１の電極と、前記バリア層の他端に接続された第２の導電型を有する第２の電極と、前記第１と第２の電極の間の前記バリア層に接触して設けられ、第２のＩＶ族元素を含む単結晶で構成された発光部と、を有し、前記第１と第２の電極の間に流れる電流は、少なくとも前記バリア層の一部を前記基板に対して水平方向に流れ、前記発光部より光を発生させることを特徴とする半導体光素子。
（３）基板と、前記基板上に設けられた単結晶シリコンと、前記単結晶シリコン上に設けられた単結晶ゲルマニウムと、前記基板上に設けられ、前記単結晶シリコンに接続された第１および第2の電極と、を有することを特徴とする半導体光素子。
本発明によれば、ＩＶ族元素で構成された発光層に電子を効率良く注入することができ、高効率で発光可能な発光素子を提供することができる。【０１７０】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることも可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【０１７１】
１…シリコン基板、２…二酸化シリコン層（ＢＯＸ層）、３…ＳＯＩ層、４…二酸化シリコン層、５…ｐ型拡散層（ｐ型拡散層電極）、６…ｎ型拡散層（ｎ型拡散層電極）、７…窒化シリコン層、８…二酸化シリコン層、９…ゲルマニウム層（発光層）、１０…二酸化シリコン層、１１…ＴｉＮ電極、１２…Ａｌ電極、１３…ゲルマニウム層（発光層）、１４…ｐ型拡散層、１５…ｎ型拡散層、１６…窒化シリコン層、２３…水平方向切断ライン、２４…垂直方向切断ライン、９０…二酸化ゲルマニウム層、１０６…窒化シリコン層、１０７…二酸化シリコン層、１０８…ゲルマニウム層（発光層）、１０９…ｎ型拡散層電極、１１０…二酸化シリコン層、１１１…ＴｉＮ電極、１１２…Ａｌ電極、２０１…シリコン基板、２０２…二酸化シリコン層（ＢＯＸ層）、２０３…ＳＯＩ層、２０４…二酸化シリコン層、２０５…ｐ型拡散層（ｐ型拡散層電極）、２０６…ｎ型拡散層（ｎ型拡散層電極）、２０７…ゲルマニウム層（発光層）、２０８…二酸化シリコン層、２０９…ＴｉＮ電極、２１０…Ａｌ電極、３０３…ＳＯＩ層、３０７…窒化シリコン層、３０８…二酸化シリコン層、３０９…ゲルマニウム層（発光層）、３１０…二酸化シリコン層、３１１…ＴｉＮ電極、３１２…Ａｌ電極、４０９…ゲルマニウム層（発光層）、４１０…二酸化シリコン層、４１１…ＴｉＮ電極、４１２…Ａｌ電極。
【図１Ａ】
0005923121.tif 000002
【図１Ｂ】
0005923121.tif 000003
【図１Ｃ】
0005923121.tif 000004
【図２Ａ】
0005923121.tif 000005
【図２Ｂ】
0005923121.tif 000006
【図２Ｃ】
0005923121.tif 000007
【図３Ａ】
0005923121.tif 000008
【図３Ｂ】
0005923121.tif 000009
【図３Ｃ】
0005923121.tif 000010
【図４Ａ】
0005923121.tif 000011
【図４Ｂ】
0005923121.tif 000012
【図４Ｃ】
0005923121.tif 000013
【図５Ａ】
0005923121.tif 000014
【図５Ｂ】
0005923121.tif 000015
【図５Ｃ】
0005923121.tif 000016
【図６Ａ】
0005923121.tif 000017
【図６Ｂ】
0005923121.tif 000018
【図６Ｃ】
0005923121.tif 000019
【図７Ａ】
0005923121.tif 000020
【図７Ｂ】
0005923121.tif 000021
【図７Ｃ】
0005923121.tif 000022
【図８Ａ】
0005923121.tif 000023
【図８Ｂ】
0005923121.tif 000024
【図８Ｃ】
0005923121.tif 000025
【図９Ａ】
0005923121.tif 000026
【図９Ｂ】
0005923121.tif 000027
【図９Ｃ】
0005923121.tif 000028
【図１０Ａ】
0005923121.tif 000029
【図１０Ｂ】
0005923121.tif 000030
【図１０Ｃ】
0005923121.tif 000031
【図１１Ａ】
0005923121.tif 000032
【図１１Ｂ】
0005923121.tif 000033
【図１１Ｃ】
0005923121.tif 000034
【図１２Ａ】
0005923121.tif 000035
【図１２Ｂ】
0005923121.tif 000036
【図１２Ｃ】
0005923121.tif 000037
【図１３Ａ】
0005923121.tif 000038
【図１３Ｂ】
0005923121.tif 000039
【図１３Ｃ】
0005923121.tif 000040
【図１４Ａ】
0005923121.tif 000041
【図１４Ｂ】
0005923121.tif 000042
【図１４Ｃ】
0005923121.tif 000043
【図１５Ａ】
0005923121.tif 000044
【図１５Ｂ】
0005923121.tif 000045
【図１５Ｃ】
0005923121.tif 000046
【図１６Ａ】
0005923121.tif 000047
【図１６Ｂ】
0005923121.tif 000048
【図１６Ｃ】
0005923121.tif 000049
【図１７Ａ】
0005923121.tif 000050
【図１７Ｂ】
0005923121.tif 000051
【図１７Ｃ】
0005923121.tif 000052
【図１８Ａ】
0005923121.tif 000053
【図１８Ｂ】
0005923121.tif 000054
【図１８Ｃ】
0005923121.tif 000055
【図１９Ａ】
0005923121.tif 000056
【図１９Ｂ】
0005923121.tif 000057
【図１９Ｃ】
0005923121.tif 000058
【図２０Ａ】
0005923121.tif 000059
【図２０Ｂ】
0005923121.tif 000060
【図２０Ｃ】
0005923121.tif 000061
【図２１】
0005923121.tif 000062
【図２２】
0005923121.tif 000063
【図２３Ａ】
0005923121.tif 000064
【図２３Ｂ】
0005923121.tif 000065
【図２３Ｃ】
0005923121.tif 000066
【図２４Ａ】
0005923121.tif 000067
【図２４Ｂ】
0005923121.tif 000068
【図２５Ａ】
0005923121.tif 000069
【図２６Ａ】
0005923121.tif 000070
【図２６Ｂ】
0005923121.tif 000071
【図２６Ｃ】
0005923121.tif 000072
【図２７Ａ】
0005923121.tif 000073
【図２８Ａ】
0005923121.tif 000074
【図２８Ｂ】
0005923121.tif 000075
【図２９Ａ】
0005923121.tif 000076
【図２９Ｂ】
0005923121.tif 000077
【図２９Ｃ】
0005923121.tif 000078
【図３０Ａ】
0005923121.tif 000079
【図３０Ｂ】
0005923121.tif 000080
【図３１】
0005923121.tif 000081
【図３２】
0005923121.tif 000082