(57)【要約】  グラフェン（１１）上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子（１２）を堆積する。粒子（１２）の温度が所定の温度以上となるまで加熱して、粒子（１２）に、グラフェン（１１）の当該粒子（１２）下の部分を構成する炭素を吸収させる。粒子（１２）を除去する。このようにして、グラフェンナノメッシュ（１０）が得られる。
2013018153.tif 000002
【特許請求の範囲】
【請求項１】
グラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とするグラフェンナノメッシュの製造方法。
【請求項２】
前記粒子は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｒｕ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｒｅ、及びＶからなる群から選択された少なくとも一種を含有することを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項３】
前記粒子の直径は、０．５ｎｍ〜１００ｎｍであることを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項４】
前記粒子を除去する工程は、前記粒子を酸性溶液に溶解させる工程を有することを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項５】
前記粒子を除去する工程は、昇温により前記粒子を蒸発させる工程を有することを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項６】
前記粒子をドライ法により前記グラフェン上に堆積することを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項７】
前記粒子に炭素を吸収させる際の温度を７００℃以下とすることを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項８】
前記粒子を除去する工程により形成される孔のサイズに対して、ネックの幅を−２０％〜＋２０％の範囲内とすることを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項９】
基板上に、グラフェンナノメッシュの両端にソース電極及びドレイン電極が設けられた構造を形成する工程と、
前記ソース電極及び前記ドレイン電極間の前記グラフェンナノメッシュの電位を制御するゲート電極を形成する工程と、
を有し、
前記構造を形成する工程は、
前記グラフェンナノメッシュとなるグラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記構造を形成する工程は、前記粒子を除去する工程の後に、前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記構造を形成する工程は、前記粒子を堆積する工程の前に、前記グラフェンの両端に前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記構造として、前記グラフェンナノメッシュと前記基板との間に空間が存在するものを形成することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１３】
前記粒子は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｒｕ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｒｅ、及びＶからなる群から選択された少なくとも一種を含有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１４】
前記粒子の直径は、０．５ｎｍ〜１００ｎｍであることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１５】
前記粒子を除去する工程は、前記粒子を酸性溶液に溶解させる工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１６】
前記粒子を除去する工程は、昇温により前記粒子を蒸発させる工程を有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１７】
前記粒子をドライ法により前記グラフェン上に堆積することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１８】
前記粒子に炭素を吸収させる際の温度を７００℃以下とすることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１９】
前記粒子を除去する工程により形成される孔のサイズに対して、ネックの幅を−２０％〜＋２０％の範囲内とすることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項２０】
基板上に、グラフェンナノメッシュの両端にアノード電極及びカソード電極が設けられ、前記グラフェンナノメッシュの前記アノード電極及び前記カソード電極の間の部分にｐｎ接合が存在する構造を形成する工程を有し、
前記構造を形成する工程は、
前記グラフェンナノメッシュとなるグラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とするフォトディテクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グラフェンナノメッシュの製造方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
シリコンを用いた大規模集積回路（ＬＳＩ：large scale integration）に代表される半導体デバイスは、微細化により速度、消費電力の面などで性能向上が図られてきた。しかしながら、トランジスタのゲート長が数十ナノメートルになるに至り、微細化の弊害が現れ、必ずしも性能向上に結びつかない状況となりつつある。さらに、ゲート長については、１０ｎｍ程度が物理的な微細化の限界ではないかといわれている。このような状況の中、微細化に頼らず性能向上を図るための１つの手段として、トランジスタのチャネルに、シリコンより電荷の移動度が高い材料を用いることが検討されている。【０００３】
このような材料の例として、カーボンナノチューブ（ＣＮＴ：Carbon NanoTube）及びグラフェン（Graphene）が挙げられる。グラフェンは層状の結晶であるグラファイト（Graphite）の１層分であり、炭素（Ｃ）原子が蜂の巣状に結び付いた理想的な２次元材料である。カーボンナノチューブは、グラフェンを筒状にしたものである。カーボンナノチューブ及びグラフェンは共に優れた性質を持つが、グラフェンはその平面的形状から半導体プロセスとより親和性が高い。そして、グラフェンは非常に高い電荷の移動度を有するとともに、高い熱伝導性及び高い機械的強度を有する。【０００４】
しかしながら、グラフェンにはバンドギャップが存在しないため、グラフェンをそのままチャネルに用いても、オンオフ比が取れない。そこで、グラフェンにバンドギャップを生じさせるいくつかの試みが提案されている。例えば、グラフェンに周期的に孔を空けた構造であるグラフェンナノメッシュが提案されている。グラフェンナノメッシュはアンチドットラティスとよばれることもある。また、グラフェンナノメッシュの形成方法として、ブロックコーポリマーの自己組織化現象を利用してブロックコーポリマーにナノメッシュ構造を作製し、それをマスクとしてグラフェンを加工する方法が提案されている。【０００５】
しかしながら、従来の方法で製造したグラフェンナノメッシュでは十分なバンドギャップが得られず、それをチャネルに用いても十分なオンオフ比を得ることは困難である。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】K. S. Novoselov, et al., “ElectronicField Effect in Atomically Thin Carbon Films”, Science, 306, 2004, 666
【非特許文献２】J. Bai et al., “Graphene Nanomesh”, Nature Nanotech5, 2010, 190
【非特許文献３】D. Kondo et al., “Low-TemperatureSynthesis of Graphene and Fabrication of Top-Gated Field Effect Transistorswithout Using Transfer Process”, Applied Physics Express 3, 2010, 025102
【非特許文献４】X. Liang et al., “Formationof Bandgap and Subbands in Graphene Nanomeshes with Sub-10 nm Ribbon WidthFabricated via Nanoimprint LithographyGraphene Nanomesh”, Nano Lett. 10, 2010,2454
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、十分なバンドギャップを得ることができるグラフェンナノメッシュの製造方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
グラフェンナノメッシュの製造方法の一態様では、グラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積し、前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させ、前記粒子を除去する。【０００９】
半導体装置の製造方法の一態様では、基板上に、グラフェンナノメッシュの両端にソース電極及びドレイン電極が設けられた構造を形成し、前記ソース電極及び前記ドレイン電極間の前記グラフェンナノメッシュの電位を制御するゲート電極を形成する。前記構造を形成する際に、前記グラフェンナノメッシュとなるグラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積し、前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させ、前記粒子を除去する。【００１０】
フォトディテクタの製造方法の一態様では、基板上に、グラフェンナノメッシュの両端にアノード電極及びカソード電極が設けられ、前記グラフェンナノメッシュの前記アノード電極及び前記カソード電極の間の部分にｐｎ接合が存在する構造を形成する。前記構造を形成する際に、前記グラフェンナノメッシュとなるグラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積し、前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させ、前記粒子を除去する。
【発明の効果】
【００１１】
上記のグラフェンナノメッシュの製造方法等によれば、簡便な方法で十分なバンドギャップを得ることができる。
【図面の簡単な説明】
【００１２】
【図１Ａ】図１Ａは、第１の実施形態に係るグラフェンナノメッシュの製造方法を示す図である。
【図１Ｂ】図１Ｂは、図１Ａに引き続き、グラフェンナノメッシュの製造方法を示す図である。
【図１Ｃ】図１Ｃは、図１Ｂに引き続き、グラフェンナノメッシュの製造方法を示す図である。
【図１Ｄ】図１Ｄは、グラフェンと基板との関係の他の例を示す図である。
【図２】図２は、粒子の堆積に用いられる装置の例を示す図である。
【図３Ａ】図３Ａは、基板に堆積されたナノ粒子の走査型電子顕微鏡像の一例を示す図である。
【図３Ｂ】図３Ｂは、ナノ粒子の直径の分布を示す図である。
【図４Ａ】図４Ａは、粒子を堆積する方法を示す図である。
【図４Ｂ】図４Ｂは、図４Ａに引き続き、粒子を堆積する方法を示す図である。
【図５Ａ】図５Ａは、第３の実施形態に係る半導体装置の製造方法を示す図である。
【図５Ｂ】図５Ｂは、図５Ａに引き続き、半導体装置の製造方法を示す図である。
【図５Ｃ】図５Ｃは、図５Ｂに引き続き、半導体装置の製造方法を示す図である。
【図５Ｄ】図５Ｄは、図５Ｃに引き続き、半導体装置の製造方法を示す図である。
【図６Ａ】図６Ａは、第４の実施形態に係る半導体装置の製造方法を示す図である。
【図６Ｂ】図６Ｂは、図６Ａに引き続き、半導体装置の製造方法を示す図である。
【図６Ｃ】図６Ｃは、図６Ｂに引き続き、半導体装置の製造方法を示す図である。
【図７】図７は、第３の実施形態、第４の実施形態の変形例を示す図である。
【図８Ａ】図８Ａは、第５の実施形態に係る半導体装置の製造方法を示す図である。
【図８Ｂ】図８Ｂは、図８Ａに引き続き、半導体装置の製造方法を示す図である。
【図８Ｃ】図８Ｃは、図８Ｂに引き続き、半導体装置の製造方法を示す図である。
【図８Ｄ】図８Ｄは、図８Ｃに引き続き、半導体装置の製造方法を示す図である。
【図８Ｅ】図８Ｅは、図８Ｄに引き続き、半導体装置の製造方法を示す図である。
【図９Ａ】図９Ａは、第６の実施形態に係る半導体装置の製造方法を示す図である。
【図９Ｂ】図９Ｂは、図９Ａに引き続き、半導体装置の製造方法を示す図である。
【図９Ｃ】図９Ｃは、図９Ｂに引き続き、半導体装置の製造方法を示す図である。
【図１０】図１０は、第７の実施形態に係る半導体装置の製造方法を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施形態について、添付の図面を参照して具体的に説明する。
【００１４】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａ〜図１Ｃは、第１の実施形態に係るグラフェンナノメッシュの製造方法を工程順に示す図である。
【００１５】
先ず、図１Ａに示すように、基板１４上にグラフェン１１を用意する。例えば、グラファイト結晶から粘着テープで剥離したグラフェン１１を基板１４上に貼り付ける。また、基板１４としてＳｉＣ基板を用い、基板１４をアニールしてその表面にグラフェン１１を形成してもよい。また、化学気相成長（ＣＶＤ：chemical vapor deposition）法で合成したグラフェンを利用してもよい。なお、グラフェン１１が基板１４と接している必要はなく、例えば、図１Ｄに示すように、基板１４上に設けられた支持部材１５によってグラフェン１１が懸架され、グラフェン１１と基板１４との間に空間が存在していてもよい。
【００１６】
次いで、図１Ｂに示すように、グラフェン１１上に、所定の温度以上で炭素を吸収する性質を有する粒子１２を堆積する。粒子１２の材料としては、例えば、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｒｕ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｒｅ、及びＶ等が挙げられる。これら金属の合金を用いてもよい。また、これらのうちで、Ｎｉ、Ｃｏ及びＦｅの単体金属又は合金が特に好ましい。これらは、カーボンナノチューブ等の形成の際に触媒として用いられる。粒子１２のサイズは、製造しようとするグラフェンナノメッシュの孔の大きさに応じて決定することが好ましく、例えば、０．５ｎｍ〜１００ｎｍ程度とする。
【００１７】
ここで、粒子１２を堆積する方法の一例について説明する。図２は、粒子１２の堆積に用いられる装置の例を示す図である。この装置を用いた方法では、低圧Ｈｅガス中でのレーザーアブレーションによりナノ粒子を発生する。具体的には、１．９ＳＬＭ（スタンダードリッター毎分）のＨｅガスを生成室６１に導入し、生成室６１の圧力を約１ｋＰａに調整する。そして、生成室６１に設置した金属ターゲット６２、例えばＣｏターゲットをパルスレーザー６３で照射する。ここで、パルスレーザー６３としては、例えば、ＹＡＧ（Yttrium Aluminum Garnet）レーザーの２倍波（５３２ｎｍ）のものを用い、パワーは２Ｗ、パルスの繰り返し周波数は２０Ｈｚとする。レーザーの照射により金属ターゲット６２から金属蒸気が生成され、この金属蒸気がＨｅガスで急冷されると、粒径が１ｎｍ〜１００ｎｍ程度の粒子が形成される。粒径が１ｎｍ〜１００ｎｍ程度の粒子はナノ粒子とよばれる。そして、粒子はＨｅガスにより微粒子サイズ選別部（インパクタ）６４に送られる。
【００１８】
インパクタ６４は粒子の慣性により、あるサイズ以上の粒子を除去する装置である。ナノ粒子は一般的に凝集などにより時間と共に成長するため、ナノ粒子のサイズには下限が存在する。従って、インパクタ６４によってあるサイズ以上のナノ粒子を除去すれば、インパクタ６４を通過するナノ粒子のサイズが制御される。ここでは、例えば、インパクタ６４を通過するナノ粒子の直径が約４ｎｍとなるような条件でインパクタ６４を使用することとする。インパクタ６４によりサイズ選別されたナノ粒子は、その後、ポンプ６５及び６６を用いた差動排気により、ポンプ６７が繋がれた１０−３Ｐａ程度の圧力の堆積室７０に導かれる。堆積室７０に導かれる過程でナノ粒子はビーム状になり、ステージ６８に置かれた基板６９にほぼ垂直に衝突して堆積される。この方法では、粒子１２は最密充填に配列せずにランダムな配置をとる。図３Ａに、基板に堆積されたナノ粒子の走査型電子顕微鏡像の一例を示し、図３Ｂに、当該ナノ粒子の直径Ｄの分布を示す。
【００１９】
上記の方法はいわゆるドライ法であるが、液相法により粒子１２をグラフェン１１上に堆積してもよい。液相法では、例えば、図４Ａに示すように、粒子１２を分散させた懸濁液２１にグラフェン１１及び基板１４を浸漬し、次いで、図４Ｂに示すように、グラフェン１１及び基板１４を懸濁液２１から引き上げる。
【００２０】
なお、ドライ法と液相法とを比較すると、ドライ法の方が粒子１２の堆積時にグラフェン１１に生じる汚染が抑制される。従って、ドライ法を採用することが好ましい。
【００２１】
粒子１２をグラフェン１１上に堆積した後には、例えばアニール炉内等、粒子１２の温度が、炭素を吸収する温度以上となるまで加熱し、粒子１２にグラフェン１１の当該粒子１２下の部分を構成する炭素を吸収させる。この結果、図１Ｃに示すように、グラフェン１１の炭素を吸収された部分に孔１３が形成される。なお、粒子１２が炭素を吸収する温度はその材料によって異なるが、多くの材料において３００℃以上である。また、粒子１２の温度が７００℃を超えると、グラフェン１１上で粒子１２が表面拡散することがある。このため、粒子１２を加熱する温度は３００℃〜７００℃とすることが好ましい。粒子１２の材料としてＣｏが用いられている場合、加熱温度は例えば４００℃〜５００℃程度とする。また、加熱の時間は、粒子１２の材料及び大きさ、並びに形成しようとする孔１３の大きさに応じて決定することができ、例えば３０分間程度とする。ある時間までは加熱時間が長くなるほど孔１３が大きくなるが、粒子１２が吸収できる炭素の量に上限があるため、それ以上に長い時間の加熱を行っても、孔１３は大きくなりにくい。従って、適切な材料及び大きさの粒子１２を用いれば、加熱時間を厳密に制御せずとも一定の大きさの孔１３を安定して得ることができる。加熱を行う雰囲気は特に限定されないが、例えば、アルゴン及び水素の混合ガスの雰囲気とし、アニール炉内の圧力は約１ｋＰａとする。
【００２２】
次いで、図１Ｃに示すように、炭素を吸収した粒子１２を除去する。粒子１２の除去では、例えば、希塩酸又は塩化鉄水溶液等の酸性溶液中に粒子１２等を浸漬し、粒子１２を溶解させる。浸漬する時間は、例えば１分間程度とする。この結果、グラフェン１１に複数の孔１３が形成されて構成されたグラフェンナノメッシュ１０が得られる。
【００２３】
本実施形態の方法によれば、微細な孔１３を安定して形成することができ、これに伴って、グラフェンナノメッシュ１０のネックの幅も安定して微細なものとすることができる。グラフェンナノメッシュのバンドギャップはネックの幅が狭いほど大きくなるため、大きなバンドギャップを安定して得ることができる。非特許文献４によると、グラフェンナノメッシュのバンドギャップＥｇは、ネックの幅Ｗ（ｎｍ）に反比例するような依存性を示す（Ｅｇ≒０．９５／Ｗ（ｅＶ））。従来の方法によって得られるネック幅は小さくても７ｎｍ程度であるのに対し、本実施形態の方法によれば、５ｎｍ以下のネック幅を得ることができる。この結果、大きなバンドギャップが得られ、大きなオンオフ比を得ることが可能となる。また、粒子１２のサイズ及び密度を制御することにより、バンドギャップの大きさを制御することが可能である。
【００２４】
なお、ネックの幅に比べて孔１３が極端に大きい場合には、大きな電流を流せなくなることがある。このため、孔１３のサイズとネックの幅は同程度とすることが望ましい。例えば、ネックの幅は、孔１３のサイズの±２０％の範囲内にあることが望ましい。
【００２５】
ドライ法で粒子１２をグラフェン１１上に堆積した場合、上述のように、粒子１２は不規則に配列し、形成される孔１３の配列も不規則なものとなり、ネックの幅にばらつきが生じる。従って、ネックの幅を測定することは困難である。しかし、このような場合のバンドギャップは、同一の大きさの孔１３が同一の密度でグラフェンナノメッシュ１０に規則的に配列していると仮定した場合のバンドギャップと同程度となる。このため、孔１３の配列が不規則であっても、そのときのネックの幅は、同一の大きさの孔１３が同一の密度でグラフェンナノメッシュ１０に規則的に配列していると仮定した場合のネックの幅と同程度とみなすことができる。
【００２６】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態では、炭素を吸収した粒子１２のエッチングの方法が第１の実施形態と異なる。すなわち、第２の実施形態では、粒子１２に炭素を吸収させた後、アニール炉を真空に排気し、その後、更に加熱して粒子１２を蒸発させ、温度を下げる。他の構成は第１の実施形態と同様である。なお、更なる加熱では、例えば、５秒間程度で１１００℃程度まで加熱する。また、温度の低下は、例えば、粒子１２の蒸発後に瞬時に行う。
【００２７】
このような第２の実施形態によれば、ドライプロセスで粒子１２を除去することができる。第１の実施形態のように、ウェットプロセスで粒子１２を除去した場合には、その過程でグラフェン１１にダメージを与える可能性があるが、第２の実施形態によれば、このような可能性を著しく抑制することができる。また、ドライプロセス後に残渣が存在し、この残渣の除去にウェットプロセスを行うとしても、その時間は極めて短くすることができるため、グラフェン１１へのダメージはほとんど生じない。
【００２８】
（第３の実施形態）
次に、第３の実施形態について説明する。図５Ａ〜図５Ｄは、第３の実施形態に係る半導体装置の製造方法を工程順に示す図である。
【００２９】
先ず、図５Ａに示すように、基板３１上に設けられた絶縁膜３２上に、チャネルの形状のグラフェンナノメッシュ３０を配置する。グラフェンナノメッシュ３０の配置に当たっては、チャネルの形状に加工しておいたグラフェンナノメッシュ３０を絶縁膜３２上に配置してもよく、チャネルより大きなグラフェンナノメッシュを形成した後に、チャネルの形状に加工してもよい。いずれにしても、グラフェンナノメッシュは、第１又は第２の実施形態の方法で形成する。
【００３０】
次いで、図５Ｂに示すように、グラフェンナノメッシュ３０の両端にソース電極３４及びドレイン電極３５を形成する。ソース電極３４及びドレイン電極３５には、例えば、厚さが１０ｎｍ程度のＴｉ膜及びその上に形成された厚さが５０ｎｍ程度のＡｕ膜が含まれる。ソース電極３４及びドレイン電極３５は、例えばリフトオフ法により形成することができる。この場合、ソース電極３４を形成する予定の領域及びドレイン電極３５を形成する予定の領域を露出するレジストマスクをフォトリソグラフィ又は電子線リソグラフィを利用して形成し、電極材料の真空蒸着を行い、レジストマスクをその上の電極材料と共に除去する。
【００３１】
その後、図５Ｃに示すように、グラフェンナノメッシュ３０、ソース電極３４及びドレイン電極３５を覆うゲート絶縁膜３６を形成する。ゲート絶縁膜３６の形成では、例えば、蒸着法により厚さが２ｎｍ程度のＡｌ膜を堆積し、このＡｌ膜を酸化し、続いて、原子層堆積（ＡＬＤ：atomic layer deposition）法により厚さが１０ｎｍ程度のアルミナ膜を堆積する。
【００３２】
次いで、図５Ｄに示すように、ゲート絶縁膜３６上に、ソース電極３４及びドレイン電極３５間のグラフェンナノメッシュ３０の電位を制御するゲート電極３７を形成する。ゲート電極３７には、例えば、厚さが１０ｎｍ程度のＴｉ膜及びその上に形成された厚さが５０ｎｍ程度のＡｕ膜が含まれる。ゲート電極３７も、例えばリフトオフ法により形成することができる。また、ゲート絶縁膜３６に、ソース電極３４の一部を露出する開口部３４ａ及びドレイン電極３５の一部を露出する開口部３５ｄを形成する。このようにして、グラフェンナノメッシュ３０をチャネルとするトップゲート型の電界効果トランジスタが得られる。
【００３３】
なお、ソース電極３４、ドレイン電極３５及びゲート電極３７の材料は、上記のＡｕ及びＴｉに限定されない。例えば、Ｃｒ膜とその上のＡｕ膜との積層体、Ｎｉ膜、Ｃｏ膜、Ｐｔ膜、Ｐｄ膜及びＳｉ膜等を用いることができる。また、ゲート絶縁膜３６の材料は、上記のものに限定されず、ＨｆＯ２膜及びＳｉＯ２膜等を用いることができる。
【００３４】
（第４の実施形態）
次に、第４の実施形態について説明する。図６Ａ〜図６Ｃは、第４の実施形態に係る半導体装置の製造方法を工程順に示す図である。
【００３５】
先ず、図６Ａに示すように、基板３１上に設けられた絶縁膜３２上に、チャネルの形状のグラフェン４１を配置する。グラフェン４１の配置に当たっては、チャネルの形状に加工しておいたグラフェン４１を絶縁膜３２上に配置してもよく、チャネルより大きなグラフェンを形成した後に、チャネルの形状に加工してもよい。次いで、第３の実施形態と同様にして、グラフェン４１の両端にソース電極３４及びドレイン電極３５を形成する。
【００３６】
その後、図６Ｂに示すように、グラフェン４１上に粒子４２を堆積する。粒子４２としては、第１の実施形態における粒子１２と同様のものを用いる。
【００３７】
続いて、粒子４２等を加熱し、粒子４２にグラフェン４１の当該粒子４２直下の部分を構成する炭素を吸収させる。次いで、炭素を吸収した粒子４２を除去する。この結果、図６Ｃに示すように、複数の孔が設けられたグラフェンナノメッシュ３０が得られる。
【００３８】
その後、第３の実施形態と同様にしてゲート絶縁膜３６の形成以降の処理を行い（図５Ｃ、図５Ｄ参照）、半導体装置を完成させる。
【００３９】
第３の実施形態では、ソース電極３４及びドレイン電極３５の形成時にグラフェンナノメッシュ３０にダメージが生じる懸念があるが、このような第４の実施形態によれば、このような懸念を払しょくすることができる。グラフェンナノメッシュ３０を得る前にソース電極３４及びドレイン電極３５を形成しているためである。
【００４０】
なお、第３の実施形態、第４の実施形態の変形例として、図７に示すように、絶縁膜３２に埋め込まれたゲート電極３９及びその上のゲート絶縁膜３８を備えたバックゲート型の電界効果トランジスタを製造してもよい。この場合には、ゲート電極３９の形成及びゲート絶縁膜３８の形成に伴うグラフェンナノメッシュ３０へのダメージを防止することができる。グラフェンナノメッシュ３０を得る前にゲート電極３９及びゲート絶縁膜３８を形成しているためである。
【００４１】
（第５の実施形態）
次に、第５の実施形態について説明する。図８Ａ〜図８Ｅは、第５の実施形態に係る半導体装置の製造方法を工程順に示す図である。
【００４２】
先ず、図８Ａに示すように、基板３１上に設けられた絶縁膜３２上に、チャネルと同様の平面形状の金属膜４３を形成し、その上にグラフェン４１をＣＶＤ法により形成する。金属膜４３としては、グラフェン４１の形成時に触媒として機能するものを形成する。
【００４３】
次いで、図８Ｂに示すように、金属膜４３及びグラフェン４１の両端に、金属膜４３及びグラフェン４１を上方及び側方から取り囲むようにしてソース電極３４及びドレイン電極３５を形成する。
【００４４】
その後、図８Ｃに示すように、ウェットエッチングにより、ソース電極３４、ドレイン電極３５及びグラフェン４１を残したまま金属膜４３を除去する。この処理を行うため、金属膜４３の材料としては、所定の溶液、例えば塩酸を用いたウェットエッチングにおいて、ソース電極３４及びドレイン電極３５よりも溶解しやすいもの、例えばＦｅ、Ｃｏ、Ｎｉ、Ｃｕ等を用いる。なお、図１Ｄに示す形態は、このような処理により得ることができる。
【００４５】
金属膜４３の除去後には、図８Ｄに示すように、グラフェン４１上に粒子４２を堆積する。続いて、粒子４２等を加熱し、粒子４２にグラフェン４１の当該粒子４２直下の部分を構成する炭素を吸収させる。次いで、炭素を吸収した粒子４２を除去する。この結果、図８Ｅに示すように、複数の孔が設けられたグラフェンナノメッシュ３０が得られる。
【００４６】
その後、第３の実施形態と同様にしてゲート絶縁膜３６の形成以降の処理を行い（図５Ｃ、図５Ｄ参照）、半導体装置を完成させる。
【００４７】
（第６の実施形態）
次に、第６の実施形態について説明する。図９Ａ〜図９Ｃは、第６の実施形態に係る半導体装置の製造方法を工程順に示す図である。
【００４８】
先ず、図９Ａに示すように、基板３１上に設けられた絶縁膜３２上に、チャネルと同様の平面形状の金属膜４３を形成し、その上にグラフェンナノメッシュ３０を配置する。グラフェンナノメッシュ３０の配置では、例えば、グラフェンをＣＶＤ法により形成し、その上に粒子１２と同様の粒子を堆積し、加熱によりグラフェンを構成する炭素の一部を当該粒子に吸収させ、当該粒子を除去する。
【００４９】
次いで、図９Ｂに示すように、金属膜４３及びグラフェンナノメッシュ３０の両端に、金属膜４３及びグラフェンナノメッシュ３０を上方及び側方から取り囲むようにしてソース電極３４及びドレイン電極３５を形成する。
【００５０】
その後、図９Ｃに示すように、ウェットエッチングにより、ソース電極３４、ドレイン電極３５及びグラフェンナノメッシュ３０を残したまま金属膜４３を除去する。
【００５１】
その後、第３の実施形態と同様にしてゲート絶縁膜３６の形成以降の処理を行い（図５Ｃ、図５Ｄ参照）、半導体装置を完成させる。
【００５２】
（第７の実施形態）
次に、第７の実施形態について説明する。図１０は、第７の実施形態に係る半導体装置の製造方法を示す図である。第７の実施形態では、フォトディテクタを製造する。
【００５３】
先ず、図１０に示すように、透明基板５５上に、受光部の形状のグラフェンナノメッシュ５０を配置する。グラフェンナノメッシュ５０の配置に当たっては、受光部の形状に加工しておいたグラフェンナノメッシュ５０を透明基板５５上に配置してもよく、受光部より大きなグラフェンナノメッシュを形成した後に、受光部の形状に加工してもよい。いずれにしても、グラフェンナノメッシュは、第１又は第２の実施形態の方法で形成する。
【００５４】
次いで、グラフェンナノメッシュ５０の両端にアノード電極５３及びカソードドレイン電極５４を形成し、これらの間において、グラフェンナノメッシュ５０上にＡｌ２Ｏ３膜５１及びＨｆＯ２膜５２を形成する。このとき、Ａｌ２Ｏ３膜５１をＨｆＯ２膜５２よりもアノード電極５３側に位置させる。
【００５５】
グラフェンナノメッシュ５０のＡｌ２Ｏ３膜５１下の部分はｐ型半導体として機能し、ＨｆＯ２膜５２下の部分はｎ型半導体として機能する。従って、グラフェンナノメッシュ５０にｐｎ接合が存在することになる。そして、グラフェンナノメッシュ５０に透明基板５５を介して光が照射すると、光起電力が生じる。
【００５６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００５７】
これらのグラフェンナノメッシュの製造方法等によれば、十分なバンドギャップを持つチャネル材料を得ることができる。
【図１Ａ】
2013018153.tif 000003
【図１Ｂ】
2013018153.tif 000004
【図１Ｃ】
2013018153.tif 000005
【図１Ｄ】
2013018153.tif 000006
【図２】
2013018153.tif 000007
【図３Ａ】
2013018153.tif 000008
【図３Ｂ】
2013018153.tif 000009
【図４Ａ】
2013018153.tif 000010
【図４Ｂ】
2013018153.tif 000011
【図５Ａ】
2013018153.tif 000012
【図５Ｂ】
2013018153.tif 000013
【図５Ｃ】
2013018153.tif 000014
【図５Ｄ】
2013018153.tif 000015
【図６Ａ】
2013018153.tif 000016
【図６Ｂ】
2013018153.tif 000017
【図６Ｃ】
2013018153.tif 000018
【図７】
2013018153.tif 000019
【図８Ａ】
2013018153.tif 000020
【図８Ｂ】
2013018153.tif 000021
【図８Ｃ】
2013018153.tif 000022
【図８Ｄ】
2013018153.tif 000023
【図８Ｅ】
2013018153.tif 000024
【図９Ａ】
2013018153.tif 000025
【図９Ｂ】
2013018153.tif 000026
【図９Ｃ】
2013018153.tif 000027
【図１０】
2013018153.tif 000028
【手続補正書】
【提出日】平成26年2月13日(2014.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
グラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とするグラフェンナノメッシュの製造方法。
【請求項２】
前記粒子は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｒｕ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｒｅ、及びＶからなる群から選択された少なくとも一種を含有することを特徴とする請求項１に記載のグラフェンナノメッシュの製造方法。
【請求項３】
前記粒子の直径は、０．５ｎｍ〜１００ｎｍであることを特徴とする請求項１又は２に記載のグラフェンナノメッシュの製造方法。
【請求項４】
前記粒子を除去する工程は、前記粒子を酸性溶液に溶解させる工程を有することを特徴とする請求項１乃至３のいずれか１項に記載のグラフェンナノメッシュの製造方法。
【請求項５】
前記粒子を除去する工程は、昇温により前記粒子を蒸発させる工程を有することを特徴とする請求項１乃至３のいずれか１項に記載のグラフェンナノメッシュの製造方法。
【請求項６】
基板上に、グラフェンナノメッシュの両端にソース電極及びドレイン電極が設けられた構造を形成する工程と、
前記ソース電極及び前記ドレイン電極間の前記グラフェンナノメッシュの電位を制御するゲート電極を形成する工程と、
を有し、
前記構造を形成する工程は、
前記グラフェンナノメッシュとなるグラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項７】
前記構造を形成する工程は、前記粒子を除去する工程の後に、前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記構造を形成する工程は、前記粒子を堆積する工程の前に、前記グラフェンの両端に前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記粒子は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｒｕ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｒｅ、及びＶからなる群から選択された少なくとも一種を含有することを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記粒子の直径は、０．５ｎｍ〜１００ｎｍであることを特徴とする請求項６乃至９のいずれか１項に記載の半導体装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
次いで、図５Ｄに示すように、ゲート絶縁膜３６上に、ソース電極３４及びドレイン電極３５間のグラフェンナノメッシュ３０の電位を制御するゲート電極３７を形成する。ゲート電極３７には、例えば、厚さが１０ｎｍ程度のＴｉ膜及びその上に形成された厚さが５０ｎｍ程度のＡｕ膜が含まれる。ゲート電極３７も、例えばリフトオフ法により形成することができる。また、ゲート絶縁膜３６に、ソース電極３４の一部を露出する開口部３４ａ及びドレイン電極３５の一部を露出する開口部３５ａを形成する。このようにして、グラフェンナノメッシュ３０をチャネルとするトップゲート型の電界効果トランジスタが得られる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
次いで、グラフェンナノメッシュ５０の両端にアノード電極５３及びカソード電極５４を形成し、これらの間において、グラフェンナノメッシュ５０上にＡｌ2Ｏ3膜５１及びＨｆＯ2膜５２を形成する。このとき、Ａｌ2Ｏ3膜５１をＨｆＯ2膜５２よりもアノード電極５３側に位置させる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
グラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とするグラフェンナノメッシュの製造方法。
（付記２）
前記粒子は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｒｕ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｒｅ、及びＶからなる群から選択された少なくとも一種を含有することを特徴とする付記１に記載のグラフェンナノメッシュの製造方法。
（付記３）
前記粒子の直径は、０．５ｎｍ〜１００ｎｍであることを特徴とする付記１に記載のグラフェンナノメッシュの製造方法。
（付記４）
前記粒子を除去する工程は、前記粒子を酸性溶液に溶解させる工程を有することを特徴とする付記１に記載のグラフェンナノメッシュの製造方法。
（付記５）
前記粒子を除去する工程は、昇温により前記粒子を蒸発させる工程を有することを特徴とする付記１に記載のグラフェンナノメッシュの製造方法。
（付記６）
前記粒子をドライ法により前記グラフェン上に堆積することを特徴とする付記１に記載のグラフェンナノメッシュの製造方法。
（付記７）
前記粒子に炭素を吸収させる際の温度を７００℃以下とすることを特徴とする付記１に記載のグラフェンナノメッシュの製造方法。
（付記８）
前記粒子を除去する工程により形成される孔のサイズに対して、ネックの幅を−２０％〜＋２０％の範囲内とすることを特徴とする付記１に記載のグラフェンナノメッシュの製造方法。
（付記９）
基板上に、グラフェンナノメッシュの両端にソース電極及びドレイン電極が設けられた構造を形成する工程と、
前記ソース電極及び前記ドレイン電極間の前記グラフェンナノメッシュの電位を制御するゲート電極を形成する工程と、
を有し、
前記構造を形成する工程は、
前記グラフェンナノメッシュとなるグラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１０）
前記構造を形成する工程は、前記粒子を除去する工程の後に、前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１）
前記構造を形成する工程は、前記粒子を堆積する工程の前に、前記グラフェンの両端に前記ソース電極及び前記ドレイン電極を形成する工程を有することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１２）
前記構造として、前記グラフェンナノメッシュと前記基板との間に空間が存在するものを形成することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１３）
前記粒子は、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ｒｕ、Ｔｉ、Ｔａ、Ｍｏ、Ｐｔ、Ｐｄ、Ｗ、Ｒｅ、及びＶからなる群から選択された少なくとも一種を含有することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１４）
前記粒子の直径は、０．５ｎｍ〜１００ｎｍであることを特徴とする付記９に記載の半導体装置の製造方法。
（付記１５）
前記粒子を除去する工程は、前記粒子を酸性溶液に溶解させる工程を有することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１６）
前記粒子を除去する工程は、昇温により前記粒子を蒸発させる工程を有することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１７）
前記粒子をドライ法により前記グラフェン上に堆積することを特徴とする付記９に記載の半導体装置の製造方法。
（付記１８）
前記粒子に炭素を吸収させる際の温度を７００℃以下とすることを特徴とする付記９に記載の半導体装置の製造方法。
（付記１９）
前記粒子を除去する工程により形成される孔のサイズに対して、ネックの幅を−２０％〜＋２０％の範囲内とすることを特徴とする付記９に記載の半導体装置の製造方法。
（付記２０）
基板上に、グラフェンナノメッシュの両端にアノード電極及びカソード電極が設けられ、前記グラフェンナノメッシュの前記アノード電極及び前記カソード電極の間の部分にｐｎ接合が存在する構造を形成する工程を有し、
前記構造を形成する工程は、
前記グラフェンナノメッシュとなるグラフェン上に、所定の温度以上で炭素を吸収する性質を有する複数の粒子を堆積する工程と、
前記粒子の温度が前記所定の温度以上となるまで加熱して、前記粒子に、前記グラフェンの当該粒子下の部分を構成する炭素を吸収させる工程と、
前記粒子を除去する工程と、
を有することを特徴とするフォトディテクタの製造方法。
【国際調査報告】
2013018153.tif 000029
2013018153.tif 000030
2013018153.tif 000031
2013018153.tif 000032