(57)【要約】  基板（１００）上方に下部電極（１０５）を形成する工程と、下部電極（１０５）上に第１の金属酸化物で構成される第１の抵抗変化層（１０６ａ）を形成する工程と、第１の抵抗変化層（１０６ａ）上にプラズマで励起されたイオンの衝突で段差領域（１０６ｘ）を形成する工程と、段差領域（１０６ｘ）の形成で発生した第１の抵抗変化層の残渣（１０６ｙ）を除去する工程と、第１の抵抗変化層（１０６ａ）の段差領域（１０６ｘ）を被覆して、酸素不足度が、第１の金属酸化物より小さい第２の金属酸化物で構成され、かつ段差領域（１０６ｘ）の縁に沿って形成された段差上に屈曲部を有する第２の抵抗変化層（１０６ｂ）を形成する工程と、第２の抵抗変化層（１０６ｂ）上に上部電極（１０７）を形成する工程とを含む。
2013054506.tif 000002
【特許請求の範囲】
【請求項１】
基板上方に下部電極を形成する工程と、
前記下部電極上に第１の金属酸化物で構成される第１の抵抗変化層を形成する工程と、
前記第１の抵抗変化層の上面の一部にプラズマで励起されたイオンを衝突させることで、前記第１の抵抗変化層の前記上面に段差を形成する工程と、
前記段差の形成後に、前記段差上に残留した前記第１の抵抗変化層の残渣を除去する工程と、
前記残渣の除去後に、前記第１の抵抗変化層の前記段差を被覆して、酸素不足度が前記第１の金属酸化物より小さい第２の金属酸化物で構成され、かつ前記段差の上方表面に屈曲部を有する第２の抵抗変化層を形成する工程と、
前記第２の抵抗変化層上に上部電極を形成する工程と
を含む半導体記憶素子の製造方法。
【請求項２】
前記残渣を除去する工程において、前記段差上に残留した前記第１の抵抗変化層の残差を、前記第１の抵抗変化層の前記上面をエッチングしつつ除去する
請求項１に記載の半導体記憶素子の製造方法。
【請求項３】
前記段差の形成前に、前記第１の抵抗変化層上に、酸素不足度が前記第１の金属酸化物より小さい第３の金属酸化物で構成される第３の抵抗変化層を形成する工程をさらに含み、
前記段差を形成する工程において、前記第３の抵抗変化層の上面の、前記第１の抵抗変化層の前記上面の前記一部の上方に位置する部分に、前記イオンを衝突させることで、前記第３の抵抗変化層を貫通する開口を設け、当該開口の底部に露出した前記第１の抵抗変化層に前記イオンを衝突させることで、前記段差を形成する
請求項１または２に記載の半導体記憶素子の製造方法。
【請求項４】
前記段差を形成する工程において、前記イオンの衝突により、前記第１の抵抗変化層の前記上面の前記一部を除去し、前記第１の抵抗変化層の前記上面の除去された前記一部と除去されていない残部との境界に前記段差を形成する
請求項１から３のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項５】
前記段差を形成する工程において、前記イオンの衝突を、不活性ガス、または不活性ガスを主成分とするフッ素を含有しない混合ガス中で行う
請求項１から４のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項６】
前記残渣を除去する工程において、アンモニア、フッ素、塩素のいずれかを含む溶液で前記残渣をエッチングする
請求項１から４のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項７】
前記残渣の除去後に、前記第１の金属酸化物の未結合手を酸素で終端する工程をさらに含む
請求項１から６のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項８】
前記未結合手を酸素で終端する工程において、過酸化水素、オゾンのいずれかを含む溶液を使用して、第１の金属酸化物の前記未結合手を酸素で終端する
請求項７に記載の半導体記憶素子の製造方法。
【請求項９】
前記段差を形成後に、前記段差上に前記残渣がフレイク状に残留する
請求項１に記載の半導体記憶素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶素子の製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体記憶素子の微細化および高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリへの半導体記憶素子の適用が急速に拡大している。【０００３】
さらに、このフラッシュメモリに置き換わる次世代の不揮発性メモリに適用される半導体記憶素子として、抵抗変化型不揮発性記憶素子（いわゆる抵抗変化素子）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。【０００４】
例えば、特許文献１において、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成される第２の抵抗変化層とを積層してなる抵抗変化層を一対の電極間に介在させて構成した抵抗変化型不揮発性記憶素子が提案されている。酸素不足度の定義については、後ほど詳述する。【０００５】
特許文献１は、このように構成された抵抗変化型不揮発性記憶素子によれば、前記抵抗変化層の酸化・還元反応が前記第２の抵抗変化層と電極とが接触する界面で選択的に発生するので、安定的な抵抗変化動作が実現できるとしている。【０００６】
上述した抵抗変化型不揮発性記憶素子は、安定的な抵抗変化動作が実現できる反面、製造直後の初期状態から抵抗変化動作可能な状態にするために、前記第２の抵抗変化層中にフィラメントを形成する処理（以下、初期ブレイク処理と言う）が必要となることがある。【０００７】
初期ブレイク処理は、例えば、通常の抵抗変化動作のために必要な電圧よりも高い電圧（以下、初期ブレイク電圧と言う）を持つ電圧パルスを前記抵抗変化層に印加することによって行われる。【０００８】
そこで、前記初期ブレイク処理を、より低い初期ブレイク電圧で達成できる抵抗変化型不揮発性記憶素子が検討されている。【０００９】
例えば、特許文献２において、第１の金属酸化物で構成される第１の抵抗変化層と、前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物からなる第２の抵抗変化層とを積層してなる抵抗変化層を一対の電極間に介在させた抵抗変化型不揮発性記憶素子であって、前記第１の抵抗変化層の表面には段差があり、前記第２の抵抗変化層には前記段差上に屈曲部を有する抵抗変化型不揮発性記憶素子が提案されている。【００１０】
特許文献２は、このように構成された抵抗変化型不揮発性記憶素子によれば、前記第１の抵抗変化層の段差形状を反映して、その段差上の前記第２の抵抗変化層に屈曲部が発生し、その屈曲部を中心にフィラメントが形成され易くなるので、低い初期ブレイク電圧の印加で初期ブレイク処理ができるようになるとしている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】国際公開第２００８／１４９４８４号
【特許文献２】国際公開第２０１１／０３０５５９号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献２に開示されるような、前記第１の抵抗変化層に段差を設けた抵抗変化型不揮発性記憶素子では、前記第２の抵抗変化層が前記第１の抵抗変化層の段差を十分に被覆できないことがある。前記第２の抵抗変化層による前記第１の抵抗変化層の段差の被覆が十分でないことは、抵抗変化型不揮発性記憶素子の特性（特には初期抵抗や初期ブレイク電圧）のばらつきを増加させる要因となる。【００１３】
本発明は、このような事情に鑑みてなされたものであり、第１の抵抗変化層と第２の抵抗変化層とを積層してなる抵抗変化層を有する半導体記憶素子の製造方法であって、第１の抵抗変化層に段差を形成し、かつ当該段差を第２の抵抗変化層によって従来よりも確実に被覆できる半導体記憶素子の製造方法を提供する。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の半導体記憶素子の製造方法の１つの態様は、基板上方に下部電極を形成する工程と、下部電極上に第１の金属酸化物で構成される第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層の上面の一部にプラズマで励起されたイオンを衝突させることで、前記第１の抵抗変化層の前記上面に段差を形成する工程と、前記段差の形成後に、前記段差上に残留した前記第１の抵抗変化層の残渣を除去する工程と、前記残渣の除去後に、前記第１の抵抗変化層の前記段差を被覆して、酸素不足度が前記第１の金属酸化物より小さい第２の金属酸化物で構成され、かつ前記段差の上方表面に屈曲部を有する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に上部電極を形成する工程とを含む。
【発明の効果】
【００１５】
本発明の半導体記憶素子の製造方法によれば、前記第１の抵抗変化層の段差の形成で発生した第１の金属酸化物の残渣を除去することができ、段差上面の屈曲部を第２の抵抗変化層で完全に被覆することができることから、初期ブレイク電圧の低減とそのばらつきが抑制可能な抵抗変化型不揮発性記憶素子を提供することができる。【００１６】
なお、本発明の半導体記憶素子の製造方法は、抵抗変化型不揮発性記憶素子に限らず、要部に段差がある積層構造を有し、かつ当該段差の形成時に発生する残渣が動作特性を阻害する要因となる半導体記憶素子に一般的に適用でき、抵抗変化型不揮発性記憶素子に適用した場合と同様、残渣の除去による動作特性の改善効果を発揮することができる。
【図面の簡単な説明】
【００１７】
【図１】図１（ａ）は、実施の形態１における製造方法で形成される半導体記憶素子の断面図であり、図１（ｂ）は、当該半導体記憶素子の上部電極の平面図である。
【図２Ａ】図２Ａは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｂ】図２Ｂは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｃ】図２Ｃは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｄ】図２Ｄは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｅ】図２Ｅは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｆ】図２Ｆは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｇ】図２Ｇは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｈ】図２Ｈは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｉ】図２Ｉは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｊ】図２Ｊは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｋ】図２Ｋは、比較例としての従来の半導体記憶素子の製造方法における問題点を説明する断面図である。
【図２Ｌ】図２Ｌは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｍ】図２Ｍは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｎ】図２Ｎは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図２Ｏ】図２Ｏは、実施の形態１における半導体記憶素子の要部の製造方法を示す断面図である。
【図３】図３（ａ）は、実施の形態２における製造方法で形成された半導体記憶素子の断面図であり、図３（ｂ）は、当該半導体記憶素子の上部電極の平面図である。
【図４Ａ】図４Ａは、実施の形態２における半導体記憶素子の要部の製造方法を示す断面図である。
【図４Ｂ】図４Ｂは、実施の形態２における半導体記憶素子の要部の製造方法を示す断面図である。
【図４Ｃ】図４Ｃは、実施の形態２における半導体記憶素子の要部の製造方法を示す断面図である。
【図４Ｄ】図４Ｄは、比較例としての従来の半導体記憶素子の製造方法における問題点を説明する断面図である。
【図４Ｅ】図４Ｅは、実施の形態２における半導体記憶素子の要部の製造方法を示す断面図である。
【図４Ｆ】図４Ｆは、実施の形態２における半導体記憶素子の要部の製造方法を示す断面図である。
【図４Ｇ】図４Ｇは、実施の形態２における半導体記憶素子の要部の製造方法を示す断面図である。
【図４Ｈ】図４Ｈは、実施の形態２における半導体記憶素子の要部の製造方法を示す断面図である。
【図５Ａ】図５Ａは、実施の形態１における製造方法で形成された段差領域の表面ＳＥＭ写真である。
【図５Ｂ】図５Ｂは、実施の形態１における製造方法で形成された段差領域の断面ＳＥＭ写真である。
【図６Ａ】図６Ａは、本発明の第１の製造方法で形成された半導体記憶素子の初期抵抗値の分布を示すグラフである。
【図６Ｂ】図６Ｂは、本発明の第１の製造方法で形成された半導体記憶素子の初期ブレイク電圧の分布を示すグラフである。
【図７】図７（ａ）は、本発明の変形例に係る半導体記憶素子の断面図であり、図７（ｂ）は、当該半導体記憶素子の上部電極の平面図である。
【図８】図８（ａ）は、本発明の変形例に係る半導体記憶素子の断面図であり、図８（ｂ）は、当該半導体記憶素子の上部電極の平面図であり、図８（ｃ）は、当該半導体記憶素子の上部電極の斜視図である。
【図９Ａ】図９Ａは、従来の製造方法で形成された段差領域の表面ＳＥＭ写真である。
【図９Ｂ】図９Ｂは、従来の製造方法で形成された段差領域の断面ＳＥＭ写真である。
【図９Ｃ】図９Ｃは、従来の製造方法で形成された抵抗変化素子の断面ＳＥＭ写真である。
【発明を実施するための形態】
【００１８】
（本発明の基礎となった知見）
本発明者は、以下に詳述するような検討と実験とを通して、背景技術の欄で述べた、従来の抵抗変化型不揮発性記憶素子（いわゆる抵抗変化素子）の製造方法が有している問題を見出した。
【００１９】
前述したように、特許文献２に開示される抵抗変化素子では、第１の抵抗変化層の表面に段差を形成し、その段差を前記第１の抵抗変化層よりも酸素不足度の小さい第２の抵抗変化層で被覆する。その結果、前記第２の抵抗変化層に生じる屈曲部を中心に、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成され易くなり、初期ブレイク電圧を低減できる。
【００２０】
基板表面に段差を形成する手段としては、プラズマを利用したドライエッチング法が広く用いられている。一般的に、ドライエッチング法は、基板表面とプラズマで励起されたガスとの化学反応でエッチングが進行する現象とプラズマで励起されたイオンが基板表面に衝突することでエッチングが進行する現象とが混在する。
【００２１】
抵抗変化動作を行う金属酸化物の表面に段差を形成する場合、エッチングガスと金属酸化物表面との化学反応でエッチングが進行する割合の大きなドライエッチング条件は好ましくない。酸素原子の酸化・還元現象が行われる抵抗変化層の表面にエッチングガスとの反応生成物が堆積し、安定した抵抗変化動作を阻害するからである。特に、金属酸化物との反応性の高いフッ素ガスを使用した場合には、酸素原子より電気陰性度の大きいフッ素原子が金属酸化物に混入し、酸素原子による酸化・還元現象が阻害され、抵抗変化動作が不安定となる。
【００２２】
一方、プラズマで励起されたイオンの衝突でエッチングが進行する割合の大きなエッチング条件の場合には、エッチングガスと基板表面とが反応した生成物の堆積がないため、酸素原子の酸化・還元現象が阻害されず、安定した抵抗変化動作を得ることが可能である。さらに、反応性の高いフッ素ガスを使用する必要がなく、原理的に金属酸化物へのフッ素原子の混入がない。また、プラズマで励起されたイオンが不活性元素の場合には、不活性元素であるため、金属酸化物に打ち込まれても酸素原子の酸化・還元現象を阻害する要因とはならない。
【００２３】
したがって、抵抗変化動作を行う金属酸化物の表面に段差を形成する手段には、プラズマで励起されたイオンの衝突でエッチングが進行する現象の割合が化学反応でエッチングが進行する現象の割合より大きなドライエッチング条件が望ましい。
【００２４】
しかし、プラズマで励起されたイオンの衝突でエッチングが進行する場合には、イオンとの衝突でスパッタリングされた金属酸化物で構成される残渣が発生するという製造上の課題がある。本発明者は、抵抗変化素子の安定した抵抗変化動作を阻害する別の要因として、この残渣に着目する。
【００２５】
図９Ａ、図９Ｂは、アルゴン（Ａｒ）を主成分としたアルゴンと塩素（Ｃｌ）との混合ガスで金属酸化物の表面に段差を形成した場合のＳＥＭ写真である。これらは、エッチング範囲を規定するレジストを剥離した後の写真であり、エッチングされた領域の縁に金属酸化物のフレイク状の薄い残渣が観測される。この残渣は、スパッタリングされた金属酸化物が、レジスト端面（つまり、エッチング範囲に設けられた開口の内周面）に再付着して残留したものと考えられる。
【００２６】
このような残渣が第１の抵抗変化層の段差上に残留した場合、第２の抵抗変化層による段差の被覆を阻害し、抵抗変化素子の初期抵抗や初期ブレイク電圧のばらつきを増加させる要因となる。
【００２７】
図９Ｃは、従来の製造方法で残渣が残留した抵抗変化素子の断面ＳＥＭ写真である。残渣によって、第２の抵抗変化層と上部電極とが段差を十分に被覆できていないことがわかる。
【００２８】
このような問題を解決するために、本発明の半導体記憶素子の製造方法の１つの態様は、基板上方に下部電極を形成する工程と、下部電極上に第１の金属酸化物で構成される第１の抵抗変化層を形成する工程と、前記第１の抵抗変化層の上面の一部にプラズマで励起されたイオンを衝突させることで、前記第１の抵抗変化層の前記上面に段差を形成する工程と、前記段差の形成後に、前記段差上に残留した前記第１の抵抗変化層の残渣を除去する工程と、前記残渣の除去後に、前記第１の抵抗変化層の前記段差を被覆して、酸素不足度が前記第１の金属酸化物より小さい第２の金属酸化物で構成され、かつ前記段差の上方表面に屈曲部を有する第２の抵抗変化層を形成する工程と、前記第２の抵抗変化層上に上部電極を形成する工程とを含む。
【００２９】
ここで、前記段差を形成後に、前記段差上に前記残渣がフレイク状に残留してもよく、また、前記残渣を除去する工程において、前記段差上に残留した前記第１の抵抗変化層の残差を、前記第１の抵抗変化層の前記上面をエッチングしつつ除去してもよい。
【００３０】
ここで、前記段差を形成する工程において、前記イオンの衝突により、前記第１の抵抗変化層の前記上面の前記一部を除去し、前記第１の抵抗変化層の前記上面の除去された前記一部と除去されていない残部との境界に前記段差を形成してもよい。
【００３１】
このような製造方法とすることにより、前記第１の抵抗変化層の段差の形成で発生した第１の金属酸化物の残渣を除去することができ、段差上面の屈曲部を前記第２の抵抗変化層で完全に被覆することができることから、初期ブレイク電圧が低減され、かつそのばらつきが抑制された半導体記憶素子が実現できる。
【００３２】
また、前記段差を形成する工程において、前記イオンの衝突を、不活性ガス、または不活性ガスを主成分とするフッ素を含有しない混合ガス中で行ってもよい。
【００３３】
このような製造方法とすることにより、前記第１の抵抗変化層へのフッ素原子の混入が原理的に発生しないため、酸素原子の酸化・還元現象を妨げることがなく、抵抗変化動作の信頼性を向上した半導体記憶素子が実現できる。
【００３４】
また、前記残渣を除去する工程において、アンモニア、フッ素、塩素のいずれかを含む溶液で前記残渣をエッチングしてもよい。
【００３５】
このような製造方法とすることにより、膜厚の薄いフレイク状の残渣が等方的にエッチングでき、基板と平行方向へのエッチングが進行することから、少ないエッチング量で容易に残渣の除去ができる。したがって、残渣の除去で生じる前記第２の抵抗変化層の屈曲部の形状変化を最小化でき、かつプラズマに起因するエッチングダメージも生じないことから、初期ブレイク電圧が低減され、かつそのばらつきが低減された半導体記憶素子が実現できる。
【００３６】
また、前記半導体記憶素子の製造方法は、前記残渣の除去後に、前記第１の金属酸化物の未結合手を酸素で終端する工程をさらに含んでもよい。
【００３７】
このような製造方法とすることにより、第１の抵抗変化層の残渣を除去した後に大気へ曝露しても、第１の金属酸化物の未結合手が酸素で終端されているため、自然酸化膜の形成を抑制でき、半導体記憶素子の初期抵抗値およびブレイク電圧のばらつきを低減できる。
【００３８】
また、前記未結合手を酸素で終端する工程において、過酸化水素、オゾンのいずれかを含む溶液を使用して、前記第１の金属酸化物の前記未結合手を酸素で終端してもよい。
【００３９】
このような製造方法とすることにより、第１の抵抗変化層の表面に形成される段差の形状（寸法や深さ）に影響されず、段差領域の側面にも均一に酸素で終端することが可能となり、初期抵抗値のばらつきが抑制され、初期ブレイク電圧のばらつきを低減することできる。
【００４０】
また、前記半導体記憶素子の製造方法は、前記段差の形成前に、前記第１の抵抗変化層上に、酸素不足度が前記第１の金属酸化物より小さい第３の金属酸化物からなる第３の抵抗変化層を形成する工程をさらに含み、前記段差を形成する工程において、前記第３の抵抗変化層の上面の、前記第１の抵抗変化層の前記上面の前記一部の上方に位置する部分に、前記イオンを衝突させることで、前記第３の抵抗変化層を貫通する開口を設け、当該開口の底部に露出した前記第１の抵抗変化層に前記イオンを衝突させることで、前記段差を形成してもよい。
【００４１】
このような製造方法とすることにより、第１の抵抗変化層の段差領域には、第２の抵抗変化層と第３の抵抗変化層のうちの第２の抵抗変化層のみが形成され、第１の抵抗変化層の段差領域以外は第２の抵抗変化層と第３の抵抗変化層とが積層で形成される。したがって、第１の抵抗変化層の段差領域上ではその他の部分と比べて、酸素不足度が小さく高抵抗の金属酸化物の膜厚がより薄く形成されることから、初期ブレイク処理時に半導体記憶素子を流れる電流は、膜厚の薄い段差領域に集中する。その結果、当該段差領域でフィラメントが形成され易くなり、初期ブレイク電圧が低減できる。
【００４２】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており説明を省略する場合がある。また、トランジスタや不揮発性半導体記憶装置等の形状については模式的なものであり、その個数等についても図示しやすい個数としている。つまり、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、より好ましい形態を構成する任意の構成要素として説明される。
【００４３】
（実施の形態１）
図１（ａ）、（ｂ）に、本発明の実施の形態１の半導体記憶素子の製造方法で製造される半導体記憶素子１０の断面図および平面図の一例を示す。図１（ａ）の断面図は、図１（ｂ）の平面図のＡＡ’断面に対応する。半導体記憶素子１０は、一例として、抵抗変化型不揮発性記憶素子（いわゆる抵抗変化素子）として示されている。
【００４４】
半導体記憶素子１０において、抵抗変化層１０６は、下部電極１０５と上部電極１０７との間に介在され、下部電極１０５と上部電極１０７との間に与えられる電気的信号に基づいて可逆的に抵抗値が変化する層である。例えば、下部電極１０５と上部電極１０７との間に与えられる電圧の極性に応じて高抵抗状態と低抵抗状態とを可逆的に遷移する層である。抵抗変化層１０６は、下部電極１０５に接続する第１の抵抗変化層１０６ａと、上部電極１０７に接続する第２の抵抗変化層１０６ｂの少なくとも２層を積層して構成される。
【００４５】
第１の抵抗変化層１０６ａは、第１の金属酸化物で構成され、第２の抵抗変化層１０６ｂは、前記第１の金属酸化物よりも酸素不足度が小さい第２の金属酸化物で構成されている。第２の抵抗変化層１０６ｂ中には、電気パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域が形成されている。局所領域は、酸素欠陥サイトから構成されるフィラメントを含むと考えられる。
【００４６】
ここで、酸素不足度とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定でありかつより高い抵抗値を有している。
【００４７】
例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ２Ｏ５であるので、ＴａＯ２．５と表現できる。ＴａＯ２．５の酸素不足度は０％であり、ＴａＯ１．５の酸素不足度は、酸素不足度＝（２．５−１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。
【００４８】
酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。
【００４９】
酸素含有率とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ２Ｏ５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、タンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層を構成する金属と、第２の金属酸化物層を構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物の酸素含有率が第１の金属酸化物の酸素含有率よりも大きいとき、第２の金属酸化物の酸素不足度は第１の金属酸化物の酸素不足度より小さい。
【００５０】
図２Ａから図２Ｏは、本発明の実施の形態１における半導体記憶素子の製造方法を示す断面図である。
【００５１】
まず、図２Ａに示すように、第１の配線１０１を形成する工程において、トランジスタや下層配線などが形成されている基板１００上に、アルミからなる導電層（厚さ４００ｎｍ以上６００ｎｍ以下）を形成し、当該導電層をパターニングすることで第１の配線１０１を形成する。
【００５２】
次に、図２Ｂに示すように、第１の層間絶縁層１０２を形成する工程において、第１の配線１０１を被覆して基板１００上に絶縁層を形成した後に表面を平坦化することで第１の層間絶縁層１０２（例えば、厚さ５００ｎｍ以上１０００ｎｍ以下）を形成する。
【００５３】
第１の層間絶縁層１０２には、プラズマＴＥＯＳ膜や、配線間の寄生容量の低減のためにフッ素含有酸化物（例えば、ＦＳＧ）などのｌｏｗ−ｋ材料が用いられてもよい。
【００５４】
次に、図２Ｃに示すように、第１のコンタクトホール１０３を形成する工程において、所望のマスクを用いて第１の層間絶縁層１０２をパターニングして、第１の層間絶縁層１０２を貫通して第１の配線１０１に接続される第１のコンタクトホール１０３（例えば、直径５０ｎｍ以上３００ｎｍ以下）を形成する。
【００５５】
ここで、第１の配線１０１の幅が第１のコンタクトホール１０３より小さい場合には、マスク合わせずれの影響により第１の配線１０１と第１のコンタクトプラグ１０４とが接触する面積が変わり、例えばセル電流が変動する。このような不都合を防止する観点から、第１の配線１０１の幅は第１のコンタクトホール１０３より大きな外形としている。
【００５６】
次に、第１のコンタクトプラグ１０４を形成する工程において、まず下地層としての密着層、および拡散バリアとして機能するＴｉＮ／Ｔｉ層（例えば、厚さ５ｎｍ以上３０ｎｍ以下）をスパッタ法で成膜後、その上に主層となるタングステンＷ（例えば、厚さ２００ｎｍ以上４００ｎｍ以下）をＣＶＤ法で成膜する。
【００５７】
これにより、図２Ｄに示すように、第１のコンタクトホール１０３は第１のコンタクトプラグ１０４となる、密着層、拡散バリア、および主層の積層構造の導電層１０４’で充填される。ただし、第１のコンタクトホール１０３上の導電層１０４’の上面には、下地の形状が反映され凹み（例えば、深さ５ｎｍ以上１００ｎｍ以下）が生じる。
【００５８】
次に、図２Ｅに示すように、第１のコンタクトプラグ１０４を形成する工程において、化学的機械的研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、第１の層間絶縁層１０２上の不要な導電層１０４’を除去して、第１のコンタクトホール１０３の内部に第１のコンタクトプラグ１０４を形成する。
【００５９】
このとき、第１のコンタクトプラグ１０４の上面と第１の層間絶縁層１０２の上面は連続的ではなく、その不連続部にリセス（例えば、深さ５ｎｍ以上５０ｎｍ以下）が発生している。このようなリセスは、第１の層間絶縁層１０２を構成する材料および第１のコンタクトプラグ１０４を構成する材料が、それぞれ絶縁体および導電体であって必ず異なるので、ＣＭＰ法の研磨レートが異なるために生じる。これは異種材料を用いた場合に必ず発生する不可避の現象である。
【００６０】
次に、図２Ｆに示すように、下部電極１０５を形成する工程において、第１のコンタクトプラグ１０４を被覆して、第１の層間絶縁層１０２上に、後に下部電極１０５となるタンタル窒化物からなる導電層１０５’（例えば、厚さ５０ｎｍ以上２００ｎｍ以下）をスパッタ法で形成する。
【００６１】
導電層１０５’が第１のコンタクトホール１０３内部の第１のコンタクトプラグ１０４の上部に発生したリセスの部分にも入り込んで形成される。また、先と同様に、第１のコンタクトプラグ１０４上の導電層１０５’の上面には、下地の形状が反映され凹みが生じる。
【００６２】
次に、図２Ｇに示すように、下部電極１０５を形成する工程において、化学的機械的研磨法（ＣＭＰ法）を用いてウエハ全面を平坦化研磨し、パターニング後に下部電極１０５となる導電層１０５”（例えば、厚さ２０ｎｍ以上１００ｎｍ以下）を形成する。
【００６３】
この工程のポイントは、図２Ｆで発生した上述の凹みが消失するまで、導電層１０５’を平坦化研磨することであり、また導電層１０５”を全面に残すことである。このような製造方法により、この導電層１０５”の表面は、第１のコンタクトプラグ１０４上に発生した段差が転写されておらず、下部電極表面全面にわたって、極めて高い平坦度を有し、連続面を維持できる。このような平坦な連続面が維持できるのは、第１のコンタクトプラグ１０４を形成した場合と異なり、導電層１０５”の研磨を途中で止めるために、研磨対象が常に同種の材料となり、ＣＭＰ法の研磨レートが異なることが原理的に回避できるからである。
【００６４】
次に、図２Ｈに示すように、第１の抵抗変化層１０６ａを形成する工程において、導電層１０５”上に、金属酸化物で構成された第１の抵抗変化層１０６ａ’を形成する。
【００６５】
第１の抵抗変化層１０６ａ’は、例えば、タンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成してもよい。一例として、第１の抵抗変化層１０６ａ’の組成はＴａＯｘ（０．８≦ｘ≦１．９、酸素含有率にして４４．４ａｔｍ％以上６５．５ａｔｍ％以下）であり、抵抗率は２ｍΩｃｍ以上５０ｍΩｃｍ以下であり、膜厚は２０ｎｍ以上１００ｎｍ以下であってもよい。
【００６６】
次に、図２Ｉに示すように、レジスト１０６ｘ’を開口する工程において、レジスト１０６ｘ’を塗布後に、所望のマスクを用いたフォトリソグラフィー技術にて、レジスト１０６ｘ’の段差領域に対応する位置に第１の抵抗変化層１０６ａ’に達する開口を設ける。
【００６７】
次に、図２Ｊに示すように、第１の抵抗変化層１０６ａ’上に段差領域１０６ｘを形成する工程において、プラズマで励起されたイオンをレジスト１０６ｘ’の開口から第１の抵抗変化層１０６ａ’に衝突させ、例えば深さ１ｎｍ以上３０ｎｍ以下の段差領域１０６ｘを形成してもよい。
【００６８】
図２Ｊでは、段差領域１０６ｘが、一例として、開口の底部に形成された、第１の抵抗変化層１０６ａ’の凹みとして示されている。段差領域１０６ｘの縁に沿って段差が形成される。
【００６９】
段差領域１０６ｘの形成には、フッ素（Ｆ）含有しない、Ａｒなどの不活性ガスをエッチングガスとして使用しているため、第１の抵抗変化層１０６ａ’中にフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させることが原理的にない。
【００７０】
ここでは、アルゴンを主成分とする塩素の混合ガスをプラズマで励起し、第１の抵抗変化層１０６ａ’の表面に励起されたイオンを衝突させることで、第１の抵抗変化層１０６ａ’に段差領域１０６ｘを形成した。この時、レジスト１０６ｘ’の端面（つまり、開口の内周面）には、スパッタリングされた第１の抵抗変化層１０６ａ’を構成していたタンタル酸化物が付着する。
【００７１】
この付着物を除去せずにレジスト１０６ｘ’を剥離したとすると、図２Ｋに示すように、段差領域１０６ｘの縁にフレイク状の残渣１０６ｙが残留する。残渣１０６ｙは、課題の項で指摘したように、第２の抵抗変化層による段差の被覆を阻害し、抵抗変化素子の初期抵抗や初期ブレイク電圧のばらつきを増加させる要因となる。
【００７２】
そこで、実施の形態１における半導体記憶素子の製造方法では、図２Ｌに示すように、第１の抵抗変化層の表面に付着した残渣１０６ｙを除去する工程において、アンモニア過酸化水素水溶液を用いてフレイク状の残渣１０６ｙを等方的にエッチングした。
【００７３】
ここで用いるアンモニア過酸化水素水ＡＰＭ（Ammonia hydroxide/hydrogen Peroxide Mixture）は、アンモニア（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、水（Ｈ２Ｏ）の混合液であり、当該混合液の混合比は一例として、アンモニア：過酸化水素水：水＝１：ａ：ｂ（但し、１≦ａ≦１０、１≦ｂ≦１００）であってもよい。アンモニア過酸化水素水溶液の第１の抵抗変化層１０６ａ’を構成する材料に対するエッチングレートは、約０．０１ｎｍ／分以上１．０ｎｍ／分以下であってもよい。第１の抵抗変化層１０６ａ’を極力エッチングせずに残渣１０６ｙを除去するためである。
【００７４】
図５Ａ、図５Ｂにアンモニア過酸化水素水溶液を用いてフレイク状の残渣を除去した場合のＳＥＭ写真を示す。従来の製造方法で発生していたフレイク状の残渣１０６ｙ（図９Ａ、図９Ｂ）が完全に除去されている。また、残渣１０６ｙの除去は、第１の抵抗変化層１０６ａ’を等方的にエッチングできる溶液であればよく、希フッ酸水溶液（ＤＨＦ）や希塩酸（ＨＣｌ）水溶液でも構わない。
【００７５】
続いて、残渣１０６ｙ除去後に硫酸過酸化水溶液ＳＰＭ（Sulfuric acid hydrogen Peroxide Mixture）でレジスト１０６ｘ’の剥離と第１の抵抗変化層１０６ａ’の未結合手の酸素による終端とを同時に行う。ここで用いるＳＰＭ水溶液は、硫酸（Ｈ２ＳＯ４）と過酸化水溶液（Ｈ２Ｏ２）の混合液であり、当該混合液の混合比は一例として、硫酸：過酸化水溶液＝１：ｃ（但し、１≦ｃ≦１０）であってもよい。また、第１の抵抗変化層１０６ａ表面の未結合手の酸素の終端は、オゾン水、あるいは過酸化水素水を用いて行っても構わない。
【００７６】
次に、図２Ｍに示すように、第２の抵抗変化層１０６ｂを形成する工程において、第１の抵抗変化層１０６ａ’上に、酸素不足度が第１の抵抗変化層１０６ａ’より小さい第２の抵抗変化層１０６ｂ’を形成する。
【００７７】
第２の抵抗変化層１０６ｂ’は、第１の抵抗変化層１０６ａ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成してもよい。一例として、第２の抵抗変化層１０６ｂ’の組成はＴａＯｙ（２．１≦ｙ≦２．５、酸素含有率にして６７．７ａｔｍ％以上７１．４ａｔｍ％以下）であり、抵抗率は１０７ｍΩｃｍ以上であり、膜厚は１ｎｍ以上８ｎｍ以下であってもよい。
【００７８】
第１の抵抗変化層１０６ａ’の表面の段差領域１０６ｘの縁に形成されている段差上には、第２の抵抗変化層１０６ｂ’の屈曲部が形成される。
【００７９】
ここでは、下地の段差領域１０６ｘの深さに応じて、第２の抵抗変化層１０６ｂの屈曲部の膜厚（側壁膜厚）を薄く調整することが可能であり、局所的に薄膜部位を安定に形成することができる。また、第２の抵抗変化層１０６ｂの屈曲部においては平坦部に比べて、膜質が疎になる傾向にあり、フィラメントが形成され易い膜を実現することができる。
【００８０】
第２の抵抗変化層１０６ｂを形成する工程は、上述したように、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いて行ってもよいし、酸素を含む雰囲気中でタンタル酸化物をプラズマ酸化してもよい。このようにして形成した場合、化学量論的組成よりも多くの酸素を含有する場合（ＴａＯｙ、２．５＜ｙ）がある。
【００８１】
次に、図２Ｎに示すように、上部電極１０７を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）からなる導電層１０７’を形成する。
【００８２】
次に、図２Ｏに示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図２Ｎに示される導電層１０５”、第１の抵抗変化層１０６ａ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの２層積層からなる抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。
【００８３】
標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、上部電極に貴金属を用いた場合に、上部電極をハードマスクにして抵抗変化素子を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。
【００８４】
最後に、抵抗変化素子を被覆して、第２の層間絶縁層１０８（例えば、厚さ５００ｎｍ以上１０００ｎｍ以下）が形成され、図２Ｂ、図２Ｃと同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、図１（ａ）に示す半導体記憶素子１０が完成する。
【００８５】
以上の製造方法を用いることにより、抵抗変化層の段差形成時に発生した残渣を完全に除去でき、段差上部の屈曲部を第２の抵抗変化層で被覆できることから、低い電圧で初期ブレイク処理を行うことが可能となる。また、第１の抵抗変化層の表面に段差を形成後に酸素終端することにより、大気に曝露しても自然酸化膜の形成が抑制され、初期抵抗値が安定し、初期ブレイク電圧のばらつきを抑制することができる。
【００８６】
図６Ａは、残渣除去および段差形成後の酸素終端を行った場合の初期抵抗値、図６Ｂは、その初期ブレイク電圧をそれぞれ示す。残渣を除去することで初期抵抗値のばらつきと初期ブレイク電圧のばらつきが改善されていることがわかる。また、残渣除去後に第１の金属酸化物の表面の未結合手を酸素で終端することにより、初期抵抗値のばらつきがさらに低減され、初期ブレイク電圧のばらつき抑制が改善できる。
【００８７】
したがって、初期ブレイク電圧の低減とばらつきの抑制とを両立することが可能となり、メモリの微細化・大容量化を実現することができる。
【００８８】
上記では、抵抗変化層１０６がタンタル酸化物で構成される例を示したが、抵抗変化層１０６を構成する金属には、タンタル以外の金属を用いてもよい。抵抗変化層１０６を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。
【００８９】
例えば、抵抗変化層１０６にハフニウム酸化物を用いる場合、第１の抵抗変化層１０６ａの組成をＨｆＯｘとした場合にｘが０．９以上１．６以下であり、かつ、第２の抵抗変化層１０６ｂの組成をＨｆＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることができる。この場合、第２の抵抗変化層１０６ｂの膜厚は、３ｎｍ以上４ｎｍ以下としてもよい。
【００９０】
また、抵抗変化層１０６にジルコニウム酸化物を用いる場合、第１の抵抗変化層１０６ａの組成をＺｒＯｘとした場合にｘが０．９以上１．４以下であり、かつ、第２の抵抗変化層１０６ｂの組成をＺｒＯｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層１０６の抵抗値を安定して高速に変化させることができる。この場合、第２の抵抗変化層１０６ｂの膜厚は、１ｎｍ以上５ｎｍ以下としてもよい。
【００９１】
第１の抵抗変化層１０６ａとなる第１の金属酸化物を構成する第１の金属と、第２の抵抗変化層１０６ｂとなる第２の金属酸化物を構成する第２の金属とは、異なる金属を用いてもよい。この場合、前記第２の金属酸化物は、前記第１の金属酸化物よりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に下部電極１０５と上部電極１０７との間に印加された電圧は、第２の抵抗変化層１０６ｂに、より多く分配され、第２の抵抗変化層１０６ｂ中で発生する酸化還元反応をより起こしやすくすることができる。
【００９２】
また、前記第１の金属と前記第２の金属とに互いに異なる材料を用いる場合、前記第２の金属の標準電極電位は、前記第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い前記第２の金属酸化物で構成された第２の抵抗変化層１０６ｂにおいて、酸化還元反応が起こりやすくなる。
【００９３】
なお、抵抗変化現象は、抵抗が高い第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で酸化還元反応が起こってフィラメント（導電パス）が変化することにより、前記局所領域の抵抗値（酸素不足度）が変化することと考えられる。
【００９４】
例えば、前記第１の金属酸化物に、タンタル酸化物を用い、前記第２の金属酸化物にチタン酸化物（ＴｉＯ２）を用いることにより、安定した抵抗変化動作が生じる。チタン（標準電極電位＝−１．６３ｅＶ）はタンタル（標準電極電位＝−０．６ｅＶ）より標準電極電位が低い材料である。
【００９５】
このように、前記第２の金属酸化物に前記第１の金属酸化物より標準電極電位が小さい金属の酸化物を用いることにより、第２の抵抗変化層１０６ｂ中でより酸化還元反応が発生しやすくなる。
【００９６】
その他の組み合わせとして、前記第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いることができる。例えば、前記第１の金属酸化物にタンタル酸化物（ＴａＯｘ）を用い、前記第２の金属酸化物にアルミニウム酸化物（Ａｌ２Ｏ３）を用いてもよい。
【００９７】
上述したような積層構造の抵抗変化膜における抵抗変化現象は、いずれも抵抗が高い第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で酸化還元反応が起こって、局所領域中のフィラメント（導電パス）が変化することにより、当該局所領域の抵抗値が変化することと考えられる。
【００９８】
つまり、第２の抵抗変化層１０６ｂに接続する上部電極１０７に、下部電極１０５を基準にして正の電圧を印加したとき、抵抗変化層１０６中の酸素イオンが第２の抵抗変化層１０６ｂ側に引き寄せられる。これによって、第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で酸化反応が発生し、酸素不足度が減少する。その結果、前記局所領域中のフィラメントが繋がりにくくなり、前記局所領域の抵抗値が増大すると考えられる。
【００９９】
逆に、第２の抵抗変化層１０６ｂに接続する上部電極１０７に、下部電極１０５を基準にして負の電圧を印加したとき、第２の抵抗変化層１０６ｂ中の酸素イオンが第１の抵抗変化層１０６ａ側に押しやられる。これによって、第２の抵抗変化層１０６ｂ中に形成された微小な局所領域中で還元反応が発生し、酸素不足度が増加する。その結果、前記局所領域中のフィラメントが繋がり易くなり、前記局所領域の抵抗値が減少すると考えられる。
【０１００】
酸素不足度がより小さい第２の抵抗変化層１０６ｂに接続されている上部電極１０７は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の抵抗変化層１０６ｂを構成する金属及び下部電極１０５を構成する材料と比べて標準電極電位がより高い材料で構成する。また、酸素不足度がより高い第１の金属酸化物に接続されている第１電極は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属酸化物を構成する金属と比べて標準電極電位が、より低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。
【０１０１】
すなわち、上部電極１０７を構成する材料の標準電極電位Ｖ２、第２の金属酸化物を構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物を構成する金属の標準電極電位Ｖｒ１、及び下部電極１０５を構成する材料の標準電極電位Ｖ１が、Ｖｒ２＜Ｖ２、かつＶ１＜Ｖ２なる関係を満足してもよい。さらには、Ｖ２＞Ｖｒ２で、Ｖｒ１≧Ｖ１の関係を満足してもよい。
【０１０２】
上記の構成とすることにより、上部電極１０７と第２の抵抗変化層１０６ｂの界面近傍の第２の抵抗変化層１０６ｂ中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が生じる。
【０１０３】
（実施の形態２）
図３（ａ）、（ｂ）に、本発明の実施の形態２の半導体記憶素子の製造方法で形成した半導体記憶素子２０の断面図および平面図の一例を示す。図３（ａ）の断面図は、図３（ｂ）の平面図のＡＡ’断面に対応する。本実施形態の構成が、実施の形態１と異なる点は、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの間に、第３の抵抗変化層１０６ｃを配置した点である。
【０１０４】
図４Ａから図４Ｈは、本発明の実施の形態２の半導体記憶素子の製造方法を示す断面図である。図４Ａ以前の製造方法は、実施の形態１で示した図２Ａ〜図２Ｇと同様であるため、ここでは説明を省略する。
【０１０５】
図４Ａに示すように、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとを形成する工程において、導電層１０５”上に、金属酸化物からなる第１の抵抗変化層１０６ａ’と、酸素不足度が第１の抵抗変化層１０６ａ’より小さい第３の抵抗変化層１０６ｃ’とを形成する。第１の抵抗変化層１０６ａ’と第３の抵抗変化層１０６ｃ’とは共にタンタルターゲットをアルゴンと酸素ガス雰囲気中でスパッタリングする、いわゆる、反応性スパッタ法で形成した。
【０１０６】
一例として、第１の抵抗変化層１０６ａ’の組成は、ＴａＯｘ（０．８≦ｘ≦１．９、酸素含有率にして４４．４ａｔｍ％以上６５．５ａｔｍ％以下）であり、その抵抗率は２ｍΩｃｍ以上５０ｍΩｃｍ以下、膜厚は２０ｎｍ以上１００ｎｍ以下である。
【０１０７】
一例として、第３の抵抗変化層１０６ｂ’の組成は、ＴａＯｚ（２．１≦ｚ≦２．５、酸素含有率にして６７．７ａｔｍ％以上７１．４ａｔｍ％以下）であり、その抵抗率は１０７ｍΩｃｍ以上、膜厚は２ｎｍ以上１０ｎｍである。
【０１０８】
次に、図４Ｂに示すように、レジスト１０６ｘ’を開口する工程において、レジスト１０６ｘ’を塗布後に、所望のマスクを用いたフォトリソグラフィー技術にて、レジスト１０６ｘ’の段差領域に対応する位置に第３の抵抗変化層１０６ｃ’に達する開口を設ける。
【０１０９】
次に、図４Ｃに示すように、第１の抵抗変化層１０６ａ’上に段差領域１０６ｘを形成する工程において、プラズマで励起されたイオンをレジスト１０６ｘ’の開口から第３の抵抗変化層１０６ｃ’に衝突させ、第３の抵抗変化層１０６ｃ’を貫通する開口を設ける。さらに、当該開口の底部に露出した第１の抵抗変化層１０６ａ’の表面に、プラズマで励起されたイオンを衝突させ、第１の抵抗変化層１０６ａ’の表面に、例えば、深さ１ｎｍ以上３０ｎｍ以下の段差領域１０６ｘを形成する。図４Ｃでは、段差領域１０６ｘが、一例として、第１の抵抗変化層１０６ａ’上に形成された凹みとして示されている。段差領域１０６ｘの縁に沿って段差が形成される。
【０１１０】
段差領域１０６ｘの形成には、フッ素（Ｆ）含有しない不活性ガスを主成分とする混合ガスを使用するため、露出する第１の抵抗変化層１０６ａ’中にフッ素（Ｆ）等が入り込んで抵抗変化層の膜質を劣化させることが原理的にない。ここでは、アルゴンを主成分とする塩素の混合ガスをプラズマで励起し、励起されたイオンを第３の抵抗変化層１０６ｃ’および第１の抵抗変化層１０６ａ’の表面に衝突させることで、第３の抵抗変化層１０６ｃ’を貫通する開口および第１の抵抗変化層１０６ａ’の表面の段差領域１０６ｘを形成した。この時、レジスト１０６ｘ’の端面（つまり、開口の内周面）には、スパッタリングされた第３の抵抗変化層１０６ｃ’及び第１の抵抗変化層１０６ａ’を構成していたタンタル酸化物が付着する。
【０１１１】
この付着物を除去せずにレジストを剥離すると、図４Ｄに示すように、段差領域１０６ｘの縁にフレイク状の残渣１０６ｙが残留する。残渣１０６ｙは、課題の項で指摘したように、第２の抵抗変化層による段差の被覆を阻害し、抵抗変化素子の初期抵抗や初期ブレイク電圧のばらつきを増加させる要因となる。
【０１１２】
そこで、実施の形態２における半導体記憶素子の製造方法では、図４Ｅに示すように、第２の抵抗変化層の段差形成で付着した残渣１０６ｙを除去する工程において、アンモニア過酸化水素水溶液を用いて膜厚の薄いフレイク状の残渣１０６ｙを等方的にエッチングする。ここでは、アンモニア（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、水（Ｈ２Ｏ）の混合液であるアンモニア過酸化水溶液を使用し、アンモニア：過酸化水素水：水は、それぞれ１：ａ：ｂ（但し、１≦ａ≦１０、１≦ｂ≦１００）の割合であった。アンモニア過酸化水素水溶液の第１の抵抗変化層１０６ａ’を構成する材料のエッチングレートは、約０．０１ｎｍ／分以上１．０ｎｍ／分以下に調整することが好ましい。第１の抵抗変化層１０６ａ’を極力エッチングせずに残渣１０６ｙを除去するためである。
【０１１３】
残渣１０６ｙの除去は、タンタル酸化物を等方的にエッチングできる水溶液であれば良く、希フッ酸（ＤＨＦ）水溶液や希塩酸（ＨＣｌ）水溶液でも構わない。この場合も、第１の抵抗変化層１０６ａ’を構成する材料のエッチングレートは、約０．０１ｎｍ／分以上１．０ｎｍ／分以下に調整することが好ましい。付着した残渣を除去するための薬液は、例えば６０℃に加熱して用いてもよい。
【０１１４】
続いて、ＳＰＭ水溶液でレジスト１０６ｘ’を剥離と同時に露出した第１の抵抗変化層１０６ａ’の表面の未結合手を酸素で終端した。硫酸過酸化水溶液は、硫酸（Ｈ２ＳＯ４）と過酸化水溶液（Ｈ２Ｏ２）の混合液でその割合は、１：ｃ（但し、１≦ｃ≦１０）である。また、第１の抵抗変化層１０６ａ表面の未結合手の酸素の終端は、過酸化水素水やオゾン水で行ってもかまわない。
【０１１５】
次に、図４Ｆに示すように、第２の抵抗変化層１０６ｂ’を形成する工程において、第３の抵抗変化層１０６ｃ’上に、酸素不足度が第１の抵抗変化層１０６ａ’より小さい第２の抵抗変化層１０６ｂ’を形成する。第３の抵抗変化層１０６ｃ’と同様にして、タンタルターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法で形成した。一例として、第２の抵抗変化層１０６ｂ’の組成は、ＴａＯｙ（２．１≦ｙ≦２．５、酸素含有率にして６７．７ａｔｍ％以下７１．４ａｔｍ％以上）であり、その抵抗率は１０７ｍΩｃｍ以上、膜厚は１ｎｍ以上８ｎｍ以下である。
【０１１６】
このとき、第１の抵抗変化層１０６ａ’の段差領域１０６ｘには第２の抵抗変化層１０６ｂ’が形成され、それ以外の領域には第３の抵抗変化層１０６ｃ’と第２の抵抗変化層１０６ｂ’とが積層された構造となる。したがって、初期ブレイク処理時に抵抗変化素子を流れる電流は、抵抗値が高い抵抗変化層の膜厚が薄い段差領域１０６ｘに集中するため、当該段差領域でフィラメントが形成され易くなり、初期ブレイク電圧の低減が可能となる。
【０１１７】
以上の工程では、反応性スパッタを用いて形成したが、タンタル酸化物ターゲットを酸素ガス雰囲気中でスパッタリングする反応性スパッタ法を用いてもよいし、酸素を含む雰囲気中でプラズマ酸化してもよい。
【０１１８】
次に、図４Ｇに示すように、上部電極１０７を形成する工程において、第２の抵抗変化層１０６ｂ’上に、パターニング後に上部電極１０７となる貴金属（白金、イリジウム、パラジウムなど）からなる導電層１０７’を形成する。
【０１１９】
次に、図４Ｈに示すように、抵抗変化素子を形成する工程において、所望のマスクを用いて、図４Ｇに示される導電層１０５”、第１の抵抗変化層１０６ａ’、第３の抵抗変化層１０６ｃ’、第２の抵抗変化層１０６ｂ’及び導電層１０７’をパターニングして、段差領域１０６ｘ上では第１の抵抗変化層１０６ａ、第２の抵抗変化層１０６ｂの２層積層、その他の領域では、第１の抵抗変化層１０６ａ、第３の抵抗変化層１０６ｃ、第２の抵抗変化層１０６ｂの３層積層からなる抵抗変化層１０６を下部電極１０５、上部電極１０７で挟持した抵抗変化素子を形成する。標準電極電位の高い材料として代表される貴金属などはエッチングが困難であるので、上部電極に貴金属用いた場合に、上部電極をハードマスクにして抵抗変化素子を形成することもできる。本工程では、同じマスクを用いて、一括してパターニングを行ったが、各層ごとにパターニングを行ってもかまわない。
【０１２０】
最後に、抵抗変化素子を被覆して、第２の層間絶縁層１０８（例えば、厚さ５００ｎｍ以上１０００ｎｍ以下）が形成され、図２Ｂ、図２Ｃと同様の製造方法で、その第２のコンタクトホール１０９及び第２のコンタクトプラグ１１０を形成する。その後、第２のコンタクトプラグ１１０を被覆して、第２の配線１１１を形成して、図３（ａ）に示す半導体記憶素子２０が完成する。
【０１２１】
以上の製造方法で段差形成時の残渣が除去でき、初期抵抗値のばらつきと初期ブレイク電圧のばらつきが抑制される。さらに、本実施の形態２では、第１の抵抗変化層１０６ａと第２の抵抗変化層１０６ｂとの間に、第３の抵抗変化層１０６ｃを配置した構成とすることによって、段差領域の高抵抗層の膜厚を薄くできるため、フィラメント形成領域を絞り込む効果がある。したがって、実施の形態１の構成に比べて、フィラメントの形成を段差領域に誘導して、初期ブレイク電圧のばらつきを抑制できる。また、残渣除去後に第１の金属酸化物の表面の未結合手を酸素で終端することにより、初期抵抗値のばらつきがさらに低減され、初期ブレイク電圧のばらつき抑制が改善できる。したがって、初期ブレイク電圧の低減とばらつきの抑制を両立することが可能となり、メモリの微細化・大容量化を実現することができる。
【０１２２】
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態１、２によって限定されるものではなく、本発明の主旨を逸脱しない範囲で、当業者が思いつく各種変形を施し、また、実施の形態における構成要素を任意に組み合わせて実現される半導体記憶素子の製造方法も、本発明に含まれる。
【０１２３】
例えば、実施の形態では、段差領域１０６ｘが、一例として、第１の抵抗変化層１０６ａ’上の凹みである場合を説明したが、段差領域１０６ｘは、凹み以外の形状に形成されてもよい。
【０１２４】
例えば、図７（ａ）の断面図および図７（ｂ）の平面図に示される半導体記憶素子３０のように、段差領域１０６ｘは、第１の抵抗変化層１０６ａの上面の一隅（一例として図７（ｂ）の右下に相当する約１／４の領域）に形成される切り欠きであってもよい。この場合、段差領域１０６ｘの縁は、図７（ｂ）の平面図に見られるようにＬ型をなしており、段差は、このＬ型に沿って形成される。また、図示はしていないが、第１の抵抗変化層１０６ａの上面の約半分の領域を段差領域１０６ｘとして切り欠いてもよい。
【０１２５】
さらにまた、図８（ａ）の断面図、図８（ｂ）の平面図、図８（ｃ）の斜視図に示される半導体記憶素子４０のように、第１の抵抗変化層１０６ａ’の上面に、第１段目の段差領域１０６ｘ１と、段差領域１０６ｘ１よりも低い第２段目の段差領域１０６ｘ２とを形成してもよい。この場合の段差領域１０６ｘ１、１０６ｘ２の縁は、図８（ｂ）の平面図に見られるように十字をなしており、段差は、この十字に沿って形成される。
【産業上の利用可能性】
【０１２６】
本発明は、抵抗変化型の半導体記憶素子の製造方法を提供するものであり、安定動作し、かつ信頼性の高い不揮発性メモリを実現することができることから、不揮発性メモリを用いる種々の電子機器に有用である。
【符号の説明】
【０１２７】
１０、２０、３０、４０    半導体記憶装素子
１００    基板
１０１    第１の配線
１０２    第１の層間絶縁層
１０３    第１のコンタクトホール
１０４    第１のコンタクトプラグ
１０４’    第１のコンタクトプラグとなる導電層
１０５    下部電極
１０５’、１０５”    下部電極となる導電層
１０６    抵抗変化層
１０６ａ、１０６ａ’    第１の抵抗変化層（低酸素濃度層・低抵抗層）
１０６ｘ、１０６ｘ１、１０６ｘ２    第１の抵抗変化層の上面に形成された段差領域
１０６ｘ’    第１の抵抗変化層の上面に塗布されたレジスト
１０６ｙ    残渣
１０６ｂ、１０６ｂ’    第２の抵抗変化層（高酸素濃度層・高抵抗層）
１０６ｃ、１０６ｃ’    第３の抵抗変化層（高酸素濃度層・高抵抗層）
１０７    上部電極
１０７’    上部電極となる導電層
１０８    第２の層間絶縁層
１０９    第２のコンタクトホール
１１０    第２のコンタクトプラグ
１１１    第２の配線
【図１】
2013054506.tif 000003
【図２Ａ】
2013054506.tif 000004
【図２Ｂ】
2013054506.tif 000005
【図２Ｃ】
2013054506.tif 000006
【図２Ｄ】
2013054506.tif 000007
【図２Ｅ】
2013054506.tif 000008
【図２Ｆ】
2013054506.tif 000009
【図２Ｇ】
2013054506.tif 000010
【図２Ｈ】
2013054506.tif 000011
【図２Ｉ】
2013054506.tif 000012
【図２Ｊ】
2013054506.tif 000013
【図２Ｋ】
2013054506.tif 000014
【図２Ｌ】
2013054506.tif 000015
【図２Ｍ】
2013054506.tif 000016
【図２Ｎ】
2013054506.tif 000017
【図２Ｏ】
2013054506.tif 000018
【図３】
2013054506.tif 000019
【図４Ａ】
2013054506.tif 000020
【図４Ｂ】
2013054506.tif 000021
【図４Ｃ】
2013054506.tif 000022
【図４Ｄ】
2013054506.tif 000023
【図４Ｅ】
2013054506.tif 000024
【図４Ｆ】
2013054506.tif 000025
【図４Ｇ】
2013054506.tif 000026
【図４Ｈ】
2013054506.tif 000027
【図５Ａ】
2013054506.tif 000028
【図５Ｂ】
2013054506.tif 000029
【図６Ａ】
2013054506.tif 000030
【図６Ｂ】
2013054506.tif 000031
【図７】
2013054506.tif 000032
【図８】
2013054506.tif 000033
【図９Ａ】
2013054506.tif 000034
【図９Ｂ】
2013054506.tif 000035
【図９Ｃ】
2013054506.tif 000036
【手続補正書】
【提出日】平成24年12月21日(2012.12.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上方に下部電極を形成する工程と、
前記下部電極上に第１の金属酸化物で構成される第１の抵抗変化層を形成する工程と、
前記第１の抵抗変化層の上面の一部にプラズマで励起されたイオンを衝突させることで、前記第１の抵抗変化層の前記上面に段差を形成する工程と、
前記段差の形成後に、前記段差上に残留した前記第１の抵抗変化層の残渣を除去する工程と、
前記残渣の除去後に、前記第１の抵抗変化層の前記段差を被覆して、酸素不足度が前記第１の金属酸化物より小さい第２の金属酸化物で構成され、かつ前記段差の上方表面に屈曲部を有する第２の抵抗変化層を形成する工程と、
前記第２の抵抗変化層上に上部電極を形成する工程と
を含む半導体記憶素子の製造方法。
【請求項２】
前記残渣を除去する工程において、前記段差上に残留した前記第１の抵抗変化層の残渣を、前記第１の抵抗変化層の前記上面をエッチングしつつ除去する
請求項１に記載の半導体記憶素子の製造方法。
【請求項３】
前記段差の形成前に、前記第１の抵抗変化層上に、酸素不足度が前記第１の金属酸化物より小さい第３の金属酸化物で構成される第３の抵抗変化層を形成する工程をさらに含み、
前記段差を形成する工程において、前記第３の抵抗変化層の上面の、前記第１の抵抗変化層の前記上面の前記一部の上方に位置する部分に、前記イオンを衝突させることで、前記第３の抵抗変化層を貫通する開口を設け、当該開口の底部に露出した前記第１の抵抗変化層に前記イオンを衝突させることで、前記段差を形成する
請求項１または２に記載の半導体記憶素子の製造方法。
【請求項４】
前記段差を形成する工程において、前記イオンの衝突により、前記第１の抵抗変化層の前記上面の前記一部を除去し、前記第１の抵抗変化層の前記上面の除去された前記一部と除去されていない残部との境界に前記段差を形成する
請求項１から３のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項５】
前記段差を形成する工程において、前記イオンの衝突を、不活性ガス、または不活性ガスを主成分とするフッ素を含有しない混合ガス中で行う
請求項１から４のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項６】
前記残渣を除去する工程において、アンモニア、フッ素、塩素のいずれかを含む溶液で前記残渣をエッチングする
請求項１から４のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項７】
前記残渣の除去後に、前記第１の金属酸化物の未結合手を酸素で終端する工程をさらに含む
請求項１から６のいずれか１項に記載の半導体記憶素子の製造方法。
【請求項８】
前記未結合手を酸素で終端する工程において、過酸化水素、オゾンのいずれかを含む溶液を使用して、第１の金属酸化物の前記未結合手を酸素で終端する
請求項７に記載の半導体記憶素子の製造方法。
【請求項９】
前記段差を形成後に、前記段差上に前記残渣がフレイク状に残留する
請求項１に記載の半導体記憶素子の製造方法。
【国際調査報告】
2013054506.tif 000037
2013054506.tif 000038