(57)【要約】  第１主面１０ａにｎ型半導体領域を有しており、第１主面１０ａとは反対側に位置する第２主面１０ｂにｐ型半導体領域を有している半導体基板１と、前記ｎ型半導体領域の上に配置されており、負の固定電荷密度を有している第１パッシベーション層８と、第１パッシベーション層８の上に配置されている、第１パッシベーション層８よりも固定電荷密度が正側に大きい反射防止層５とを備えている太陽電池素子１０とする。
2013100085.tif 000002
【特許請求の範囲】
【請求項１】
第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板と、
前記ｎ型半導体領域の上に配置されており、負の固定電荷密度を有している第１パッシベーション層と、
該第１パッシベーション層の上に配置されている、該第１パッシベーション層よりも固定電荷密度が正側に大きい反射防止層とを備えている太陽電池素子。
【請求項２】
前記半導体基板がシリコンからなり、前記第１パッシベーション層が酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上からなる請求項１に記載の太陽電池素子。
【請求項３】
前記反射防止層は正の固定電荷密度を有している請求項１または２に記載の太陽電池素子。
【請求項４】
第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有しているシリコンからなる半導体基板と、
前記ｎ型半導体領域の上に配置されており、酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上からなる第１パッシベーション層と、
該第１パッシベーション層の上に配置されている、酸化シリコンまたは窒化シリコンからなる反射防止層とを備えている太陽電池素子。
【請求項５】
前記第１パッシベーション層が酸化アルミニウムからなる請求項４に記載の太陽電池素子。
【請求項６】
前記第１パッシベーション層の平均厚みは前記反射防止膜層の平均厚みよりも薄い請求項１乃至５のいずれかに記載の太陽電池素子。
【請求項７】
前記ｐ型半導体領域の上に第２パッシベーション層が配置されている請求項１乃至６のいずれかに記載の太陽電池素子。
【請求項８】
前記半導体基板の側面に第３パッシベーション層が配置されている請求項１乃至７のいずれかに記載の太陽電池素子。
【請求項９】
前記半導体基板の側面側にも前記反射防止層が配置されている請求項１乃至８のいずれかに記載の太陽電池素子。
【請求項１０】
前記第１パッシベーション層および前記第２パッシベーション層が同一材料からなる請求項７に記載の太陽電池素子。
【請求項１１】
前記第１パッシベーション層および前記第３パッシベーション層が同一材料からなる請求項８に記載の太陽電池素子。
【請求項１２】
第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板を準備する半導体基板準備工程と、
前記ｎ型半導体領域の上に、原子層蒸着法によって負の固定電荷密度を有するパッシベーション層を形成するパッシベーション層形成工程と、
前記パッシベーション層の上に、プラズマＣＶＤ法によって前記パッシベーション層よりも固定電荷密度が正側に大きい反射防止層を形成する反射防止層形成工程とを含む太陽電池素子の製造方法。
【請求項１３】
前記パッシベーション層形成工程において、前記ｐ型半導体領域の上にも前記パッシベーション層を形成する請求項１２に記載の太陽電池素子の製造方法。
【請求項１４】
前記パッシベーション層形成工程において、前記半導体基板の側面にも前記パッシベーション層を形成する請求項１２または１３に記載の太陽電池素子の製造方法。
【請求項１５】
請求項１乃至１１のいずれかに記載の太陽電池素子を備えている太陽電池モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽電池素子、太陽電池素子の製造方法および太陽電池素子を備えている太陽電池モジュールに関する。
【背景技術】
【０００２】
シリコン基板を備えた太陽電池素子において、少数キャリアの再結合を低減するためにパッシベーション膜がシリコン基板の表面に設けられる。このパッシベーション膜として、酸化シリコンもしくは酸化アルミニウム等からなる酸化膜、または窒化シリコン膜等からなる窒化膜を用いることが研究されている（例えば特開２００９−１６４５４４号公報を参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、昨今の厳しい使用条件下での太陽電池素子の特性向上のニーズの高まりに伴い、上記構成の太陽電池素子では、発電効率に寄与するだけの改善が不十分となる場合があった。そのため、キャリアの再結合を低減して出力特性をより一層高めた太陽電池素子およびその製造方法ならびに太陽電池モジュールが望まれている。
【課題を解決するための手段】
【０００４】
上記課題を解決するため、本発明の一形態に係る太陽電池素子は、第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板と、前記ｎ型半導体領域の上に配置されており、負の固定電荷密度を有している第１パッシベーション層と、該第１パッシベーション層の上に配置されている、該第１パッシベーション層よりも固定電荷密度が正側に大きい反射防止層とを備えている。【０００５】
また、本発明の一形態に係る太陽電池素子は、第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有しているシリコンからなる半導体基板と、前記ｎ型半導体領域の上に配置されており、酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上からなる第１パッシベーション層と、該第１パッシベーション層の上に配置されている、酸化シリコンまたは窒化シリコンからなる反射防止層とを備えているものでもよい。【０００６】
また、本発明の一形態に係る太陽電池素子の製造方法は、第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板を準備する半導体基板準備工程と、前記ｎ型半導体領域の上に、原子層蒸着法によって負の固定電荷密度を有するパッシベーション層を形成するパッシベーション層形成工程と、前記パッシベーション層の上に、プラズマＣＶＤ法によって前記パッシベーション層よりも固定電荷密度が正側に大きい反射防止層を形成する反射防止層形成工程とを含む。【０００７】
また、本発明の一形態に係る太陽電池モジュールは、上記構成の太陽電池素子を備えている。
【発明の効果】
【０００８】
上記の太陽電池素子、太陽電池素子の製造方法および太陽電池モジュールによれば、開放電圧が高く、出力特性に優れた太陽電池素子および太陽電池モジュールを提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一形態に係る太陽電池素子の一例を第１主面側からみた平面模式図である。
【図２】本発明の一形態に係る太陽電池素子の一例を第２主面側からみた平面模式図である。
【図３】本発明の一形態に係る太陽電池素子の一例を示す模式図であり、図１におけるＡ−Ａ線で切断した断面図である。
【図４】本発明の一形態に係る太陽電池素子の一例を第２主面側からみた平面模式図である。
【図５】本発明の一実施形態に係る太陽電池モジュールの一例を説明する模式図であり、（ａ）は太陽電池モジュールの一部断面拡大図であり、（ｂ）は太陽電池モジュールを第１主面側からみた平面図である。
【図６】（ａ）、（ｂ）は本発明の一形態に係る太陽電池素子の変形例を示す模式図であり、部分断面拡大図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一形態に係る太陽電池素子およびその製造方法、ならびに太陽電池モジュールについて図面を参照しつつ詳細に説明する。なお、図面は模式的に示したものであるので、図面における各構成の寸法比および位置関係等は適宜変更しうる。
【００１１】
＜太陽電池素子の基本構成＞
図１乃至図３に本実施形態に係る太陽電池素子１０を示す。太陽電池素子１０は、第１主面１０ａにｎ型半導体領域を有しており、第１主面１０ａとは反対側に位置する第２主面１０ｂにｐ型半導体領域を有している半導体基板１と、ｎ型半導体領域の上に配置されており、負の固定電荷密度を有している第１パッシベーション層８と、この第１パッシベーション層８の上に配置されている、第１パッシベーション層８よりも固定電荷密度が正側に大きい反射防止層５とを備えていることを基本構成とする。
【００１２】
また、太陽電池素子１０は、第１主面１０ａにｎ型半導体領域を有しており、第１主面１０ａとは反対側に位置する第２主面１０ｂにｐ型半導体領域を有しているシリコンからなる半導体基板１と、前記ｎ型半導体領域の上に配置されており、酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上からなる第１パッシベーション層８と、第１パッシベーション層８の上に配置されている、酸化シリコンまたは窒化シリコンからなる反射防止層５とを備えているものとしてもよい。
【００１３】
また、図１乃至図３に示すように、太陽電池素子１０は、光が入射する受光面（図３における上面であり、以下では第１主面という）１０ａと、この第１主面１０ａの反対側に位置する面（裏面）に相当する非受光面（図３における下面であり、以下では第２主面という）１０ｂと、側面１０ｃとを有する。また、太陽電池素子１０は、例えば板状の多結晶シリコン基板の半導体基板１を備えている。
【００１４】
半導体基板１は、図３に示すように、例えば、一導電型の半導体領域（ｐ型半導体領域）である第１半導体層２と、この第１半導体層２における第１主面１０ａ側に設けられた逆導電型の半導体領域（ｎ型半導体領域）である第２半導体層３とを有する。また、太陽電池素子１０は、第２半導体層３の上に（具体的には、第２半導体層３の第１主面１０ａ側に）配置された、酸化アルミニウム等からなる第１パッシベーション層８と、第１パッシベーション層８の上に例えば窒化シリコンからなる反射防止層５とを備えている。さらに、太陽電池素子１０は、第１半導体層２の上に（具体的には、第１半導体層２の第２主面１０ｂ側に）配置された、酸化アルミニウム等からなる第２パッシベーション層９を備えている。
【００１５】
具体的には図３に示すように、太陽電池素子１０は、半導体基板１（第１半導体層２と第２半導体層３）、第３半導体層４、反射防止層５、第１電極６、第２電極７、第１パッシベーション層８および第２パッシベーション層９を備えている。
【００１６】
上述したように、半導体基板１は多結晶シリコン基板であり、第１半導体層２と、該第１半導体層２の第１主面１０ａ側に設けられた第２半導体層３とを備えている。
【００１７】
第１半導体層２としては、上述したように、ｐ型を呈する板状の半導体を用いることができる。第１半導体層２を構成する半導体としては、多結晶シリコン基板を用いることができる。第１半導体層２の平均厚みは、例えば、２５０μｍ以下、さらには１５０μｍ以下とすることができる。第１半導体層２の形状は、特に限定されるものではないが、製法上の観点から平面視で四角形状としてもよい。多結晶シリコン基板からなる第１半導体層２がｐ型を呈するようにする場合であれば、ドーパント元素としては、例えば、ボロンあるいはガリウムを用いることができる。
【００１８】
第２半導体層３は、これと第１半導体層２とでｐｎ接合を形成する半導体層である。第２半導体層３は、第１半導体層２に対して逆の導電型、すなわち、ｎ型を呈する層であり、第１半導体層２における第１主面１０ａ側に設けられている。第１半導体層２がｐ型の導電型を呈するシリコン基板において、例えば、第２半導体層３はシリコン基板の第１主面１０ａ側にリン等の不純物を拡散させることによって形成できる。
【００１９】
図３に示すように、半導体基板１における第１主面１０ａ側には、例えばピラミッド状の凹凸形状１ａが設けられている。凹凸形状１ａの凸部の高さは０．１〜１０μｍ程度、凸部の幅は０．１〜２０μｍ程度である。凹凸形状１ａの形状はピラミッド状に限定されるものではなく、例えば、凹部が略球面状である凹凸形状であってもよい。
【００２０】
なお、ここでいう凸部の高さとは、例えば図３の断面図において、凹部の底面を通る直線を基準線とし、該基準線に垂直な方向における、該基準線から凸部の頂面までの距離のことである。凸部の幅とは、前記基準線に平行な方向における、隣接する凸部の頂面間の距離のことである。
【００２１】
第１パッシベーション層８は、半導体基板１の第１主面１０ａ側に形成される。第１パッシベーション層８は酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上を含む層からなる。例えば、第１パッシベーション層８は酸化アルミニウム層、酸化ハフニウム層または酸化ジルコニウム層とすることができる。このような構成によって、開放電圧が高く、出力特性に優れた太陽電池素子を得ることができる。これは、表面パッシベーション効果によって表面再結合を低減できたためと推察される。但し、酸化アルミニウム層、酸化ハフニウム層および酸化ジルコニウム層は、いずれも負の固定電荷を有することから、またｎ型の第２半導体層３では、第１パッシベーション層との界面において少数キャリア（正孔）が上昇する方向に界面付近のバンドが曲がる。このことから、表面再結合が増加する問題を有する。
【００２２】
そこで、例えば酸化アルミニウム層、酸化ハフニウム層または酸化ジルコニウム層からなる第１パッシベーション層８の上に、この層の負の固定電荷密度よりも正側に大きい反射防止層５を形成する。固定電荷密度が正側に大きい反射防止層５とは、正の固定電荷密度をもつ反射防止層５または負の固定電荷密度が第１パッシベーション層８よりも小さい反射防止層５である。このような反射防止層５を形成することによって、開放電圧が高く、出力特性に優れた太陽電池素子を得ることができる。理由は定かではないが、第１パッシベーション層８の上に固定電荷密度が正側に大きい反射防止層５を設けることによって、上記界面付近のバンドが曲がる影響を低減できるためと推察される。反射防止層５としては、正の固定電荷密度を有する反射防止層５を用いることがより好適である。第１パッシベーション層８の平均厚みは、例えば、３０〜１０００Å程度とすることができる。
【００２３】
また、反射防止層５は、例えば窒化シリコン層または酸化シリコン層などから形成される。反射防止層５の厚みは、材料の種類によって適宜選択可能であり、適当な入射光に対して無反射条件を実現できる厚みを採用すればよい。例えば、反射防止層５の屈折率は１．８〜２．３程度、平均厚みは２００〜１２００Å程度とすることができる。
【００２４】
なお、酸化アルミニウム層の固定電荷密度は−１×１０１１〜−１×１０１３ｃｍ−２程度、酸化ハフニウムおよび酸化ジルコニウムの固定電荷密度は−１×１０１１〜−５×１０１２ｃｍ−２程、窒化シリコン層の固定電荷密度は＋１×１０１２ｃｍ−２程度、酸化シリコン層の固定電荷密度は＋６×１０１０ｃｍ−２程度である。また、パッシベーション層の固定電荷密度は例えば容量−電圧測定法（Ｃ−Ｖ測定法）によって算出することができる。例えば、半導体基板の表面に配置されたパッシベーション層の上にアルミニウム電極を配置して、半導体基板の裏面に配置されたアルミニウム電極を配置して、アルミニウム電極間にある一定の範囲で変化させて印加した各電圧における各容量の測定によって求めたＣ−Ｖ特性カーブ等から算出することができる。
【００２５】
第２パッシベーション層９は、半導体基板１の第２主面１０ｂ側に形成される。第２パッシベーション層９は酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上を含む層からなる。上記構成によれば、開放電圧が高く、出力特性に優れた太陽電池素子を得ることができる。これは、表面パッシベーション効果により表面再結合を低減できたためと推察される。また、酸化アルミニウム層、酸化ハフニウム層および酸化ジルコニウム層は、いずれも負の固定電荷密度を有することから、ｐ型の半導体基板１の上に第２パッシベーション層９を設ける場合は、半導体基板１（第１半導体層２）と第２パッシベーション層９との界面において、少数キャリア（電子）が減少する方向に界面付近のバンドが曲がることから、さらに表面再結合を低減できる。第２パッシベーション層９の平均厚みは、例えば、３０〜１０００Å程度とすることができる。
【００２６】
また、第１パッシベーション層８および第２パッシベーション層９は、例えば、主に非晶質の酸化アルミニウム層を用いることによって、酸化アルミニウム中に含まれる水素が多く、半導体基板中に水素が拡散しやすくなる。なお、上記の「主に非晶質の酸化アルミニウム層」とは、酸化アルミニウム層における結晶化率が５０％未満であることをいう。
【００２７】
そして、酸化アルミニウム層の存在によってダングリングボンドが水素で終端されて、さらに表面再結合を低減できる。また、結晶質の酸化アルミニウム層は成長界面に対して垂直に成長する傾向がある。そのため、多結晶シリコン基板のような粒界および結晶方位の異なる結晶粒が存在する基板を用いる場合には、結晶質の酸化アルミニウム層の成長界面が基板表面における結晶粒の粒界および結晶方位の影響を受け易く、酸化アルミニウム層の成長界面がランダムな方向を有し易い傾向にある。
【００２８】
そこで、半導体基板１として多結晶シリコン基板を用いる場合においては、主に非晶質の酸化アルミニウム層を用いるとよい。多結晶シリコン基板の表面における結晶粒の粒界および結晶方位の影響を受けて、結晶質の酸化アルミニウム層がランダムな方向に成長して、成長を始めた結晶粒同士が干渉して、この干渉面で欠陥が生じることを低減できる。その結果、第１パッシベーション層８および第２パッシベーション層９は優れたパッシベンション効果を有することができる。
【００２９】
また、第１パッシベーション層８の平均厚みを反射防止膜層５の平均厚みよりも薄く設けることによって、反射による光のロスを低減することができて、出力特性の低下を低減することができる。なお、上記の平均厚みは、例えばエリプソメータ（SENTECH社製SE-400adv）を使用して、５箇所を測定した結果を平均すればよい。
【００３０】
また、第１パッシベーション層８および第２パッシベーション層９は、同一の酸化アルミニウム層等の負の固定電荷密度を有している層から構成されることによって、さらに優れたパッシベーション効果を有することができる。また、半導体基板１の全周囲に酸化アルミニウム層を設けることによって、リーク電流の発生をより低減することができて、作製も容易に行なえる。
【００３１】
このように、半導体基板１の第１主面１０ａおよび第２主面１０ｂだけではなく、半導体基板１の側面１０ｃにおいても酸化アルミニウム層等の負の固定電荷密度を有している第３パッシベーション層１１を設けるとよい。
【００３２】
また、反射防止層５は半導体基板１の側面に設けられてもよく、このとき反射防止層５は絶縁材料を用いて形成されることが好ましい。半導体基板１の側面１０ｃに設けられた第３パッシベーション層１１にピンホール等の微小な開口部が存在した場合には、反射防止層５が開口部を埋めて第１半導体層２と接触することから、リーク電流の発生源となる可能性があるため、反射防止層５が絶縁材料であることによってリーク電流の発生を低減することができる。
【００３３】
第３半導体層４は、半導体基板１の第２主面１０ｂ側に配置されており、第１半導体層２と同一の導電型、すなわちｐ型を呈している。そして、第３半導体層４が含有するドーパントの濃度は、第１半導体層２が含有するドーパントの濃度よりも高い。すなわち、第３半導体層４中には、第１半導体層２において一導電型を呈するためにドープされるドーパント元素の濃度よりも高い濃度でドーパント元素が存在する。このような第３半導体層４は、半導体基板１における第２主面１０ｂの近傍でキャリアの再結合による変換効率の低下を低減させる役割を有しており、半導体基板１における第２主面１０ｂ側で内部電界を形成するものである。第３半導体層４は、例えば、半導体基板１の第２主面１０ｂ側にボロンまたはアルミニウムなどのドーパント元素を拡散させることによって形成できる。このとき、第３半導体層４が含有するドーパント元素の濃度は１×１０１８〜５×１０２１ａｔｏｍｓ／ｃｍ３程度とすることができる。第３半導体層４は後述する第２電極７と半導体基板１との接触部分に形成されるのが好適である。
【００３４】
第１電極６は、半導体基板１の第１主面１０ａ側に設けられた電極であり、図１に示すように、第１出力取出電極６ａと、複数の線状の第１集電電極６ｂとを有する。第１出力取出電極６ａの少なくとも一部は、第１集電電極６ｂと交差して電気的に接続されている。一方、第１集電電極６ｂは線状であり、短手方向において、例えば５０〜２００μｍ程度の幅を有している。第１出力取出電極６ａは、短手方向において、例えば１．３〜２．５ｍｍ程度の幅を有している。そして、第１集電電極６ｂの短手方向の幅は、第１出力取出電極６ａの短手方向の幅よりも小さい。また、第１集電電極６ｂは、互いに１．５〜３ｍｍ程度の間隔を空けて複数設けられている。この第１電極６の厚みは１０〜４０μｍ程度である。このような第１電極６は、例えば、銀を主成分とする導電性ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。
【００３５】
第２電極７は、半導体基板１の第２主面１０ｂ側に設けられた電極であり、例えば、第１電極と同様の形態、つまり、図２に示すように、第２出力取出電極７ａと、複数の線状の第２集電電極７ｂとを有する。第２出力取出電極７ａの少なくとも一部は、第２集電電極７ｂと交差して電気的に接続されている。一方、第２集電電極７ｂは線状であり、短手方向において、例えば５０〜３００μｍ程度の幅を有している。第２出力取出電極７ａは、短手方向において、例えば１．３〜３ｍｍ程度の幅を有している。そして、第２集電電極７ｂの短手方向の幅は、第２出力取出電極７ａの短手方向の幅よりも小さい。また、第２集電電極７ｂは、互いに１．５〜３ｍｍ程度の間隔を空けて複数設けられている。この第２電極７の厚みは１０〜４０μｍ程度である。
【００３６】
このような第２電極７は、例えば、銀を主成分とする導電性ペーストをスクリーン印刷等によって所望の形状に塗布した後、焼成することによって形成することができる。なお、第２電極７は第１電極６に比べて短手方向の幅を広くすることによって、第２電極７の直列抵抗を下げて、太陽電池素子１０の出力特性を向上することができる。また、第２集電電極７ｂの材料に主にアルミニウムを使用して、第２出力取出電極７ａの材料に主に銀を使用してもよい。
【００３７】
＜太陽電池素子の製造方法＞
本実施形態の太陽電池素子１０の製造方法は、第１主面１０ａにｎ型半導体領域を有しており、第１主面１０ａとは反対側に位置する第２主面１０ｂにｐ型半導体領域を有している半導体基板１を準備する半導体基板準備工程と、ｎ型半導体領域の上に、原子層蒸着法によって負の固定電荷密度を有する第１パッシベーション層８を形成するパッシベーション層形成工程と、第１パッシベーション層８の上に、プラズマＣＶＤ法またはスパッタリング法によって第１パッシベーション層８よりも固定電荷密度が正側に大きい反射防止層を形成する反射防止層形成工程とを含む。
【００３８】
次に、太陽電池素子１０の製造方法の上記各工程について、詳細に説明する。
【００３９】
まず、ｐ型半導体領域である第１半導体層２を有する半導体基板１の半導体基板準備工程について説明する。半導体基板１は、例えば、既存の鋳造法などによって形成される。なお、以下では、半導体基板１として、ｐ型を呈する多結晶シリコン基板を用いた例について説明する。
【００４０】
最初に、例えば、鋳造法によって多結晶シリコンのインゴットを作製する。次いで、そのインゴットを、例えば、２５０μｍ以下の厚みにスライスする。その後、半導体基板１の切断面の機械的ダメージ層および汚染層を清浄するために、半導体基板１の表面をＮａＯＨ、ＫＯＨ、フッ酸またはフッ硝酸などの水溶液でごく微量エッチングしてもよい。
【００４１】
次に、半導体基板１の第１主面１０ａに凹凸形状１ａを形成する。凹凸形状の形成方法としては、ＮａＯＨ等のアルカリ溶液またはフッ硝酸等の酸溶液を使用したウエットエッチング方法またはＲＩＥ（Reactive Ion Etching）等を使用したドライエッチング方法を用いることができる。
【００４２】
次に、上記工程によって形成された凹凸形状１ａを有する半導体基板１の第１主面１０ａに対して、ｎ型半導体領域である第２半導体層３を形成する工程を行なう。具体的には、凹凸形状１ａを有する半導体基板１における第１主面１０ａ側の表層内にｎ型の第２半導体層３を形成する。
【００４３】
このような第２半導体層３は、ペースト状態にした五酸化リン（Ｐ２Ｏ５）を半導体基板１の表面に塗布して熱拡散させる塗布熱拡散法、または、ガス状態にしたオキシ塩化リン（ＰＯＣｌ３）を拡散源とした気相熱拡散法などによって形成される。この第２半導体層３は、０．２〜２μｍ程度の深さ、４０〜２００Ω／□程度のシート抵抗値を有するように形成される。例えば、気相熱拡散法では、ＰＯＣｌ３等からなる拡散ガスを有する雰囲気中で６００℃〜８００℃程度の温度において、半導体基板１を５〜３０分程度熱処理して燐ガラスを半導体基板１の表面に形成する。その後、アルゴンや窒素等の不活性ガス雰囲気中で８００〜９００℃程度の高い温度において、半導体基板１を１０〜４０分間程度熱処理することによって、燐ガラスから半導体基板１にリンが拡散して、半導体基板１の第１主面側に第２半導体層３が形成される。
【００４４】
次に、上記第２半導体層３の形成工程において、第２主面１０ｂ側にも第２半導体層３が形成された場合には、第２主面１０ｂ側に形成された第２半導体層３のみをエッチングして除去する。これにより、第２主面１０ｂ側にｐ型の導電型領域を露出させる。例えば、フッ硝酸溶液に半導体基板１における第２主面１０ｂ側のみを浸して、第２主面１０ｂ側に形成された第２半導体層３を除去する。その後に、第２半導体層３を形成する際に半導体基板１の表面（第１主面１０ａ側）に付着した燐ガラスをエッチングして除去する。
【００４５】
このように、第１主面１０ａ側に燐ガラスを残存させて、第２主面１０ｂ側に形成された第２半導体層３を除去することによって、燐ガラスによって第１主面１０ａ側の第２半導体層３が除去されたり、ダメージを受けたりするのを低減することができる。また、半導体基板１の側面に形成された第２半導体層３も合わせて除去してもよい。
【００４６】
また、上記第２半導体層３の形成工程において、予め第２主面１０ｂ側に拡散マスクを形成しておき、気相熱拡散法等によって第２半導体層３を形成して、続いて拡散マスクを除去してもよい。このようなプロセスによっても、同様の構造を形成することが可能であり、この場合には、上記した第２主面１０ｂ側に第２半導体層３は形成されないため、第２主面１０ｂ側の第２半導体層３を除去する工程が不要である。
【００４７】
なお、第２半導体層３の形成方法は上記方法に限定されるものではなく、例えば薄膜技術を用いて、ｎ型の水素化アモルファスシリコン膜または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、第１半導体層２と第２半導体層３との間にｉ型シリコン領域を形成してもよい。
【００４８】
以上により、第１主面１０ａ側にｎ型半導体領域である第２半導体層３が配置されて、且つ、ｐ型半導体領域である第１半導体層２を含む多結晶シリコン基板の半導体基板１を準備することができる。
【００４９】
次に、半導体基板１の第１主面１０ａ側および第２主面１０ｂ側にパッシベーション層を形成するパッシベーション層形成工程について説明する。第２半導体層３の上に第１パッシベーション層８を形成して、第１半導体層２の上に第２パッシベーション層９を形成する。第１パッシベーション層８および第２パッシベーション層９は、例えば、ＡＬＤ（Atomic Layer Deposition：原子層蒸着）法を用いることによって、半導体基板１の全周囲に同時に形成することができる。つまり、半導体基板１の側面１０ｃにも例えば酸化アルミニウム層からなる第３パッシベーション層１１が形成される。
【００５０】
より具体的には、成膜室内に上述の半導体基板１を載置して、基板温度を１００〜３００℃に加熱する。次に、トリメチルアルミニウム等のアルミニウム原料を、アルゴンガス、窒素ガス等のキャリアガスとともに０．５秒間、半導体基板１上に供給して、半導体基板１の全周囲にアルミニウム原料を吸着させる（工程１）。次に、窒素ガスによって成膜室内を１秒間パージすることによって、空間中のアルミニウム原料を除去するとともに、半導体基板１に吸着したアルミニウム原料のうち、原子層レベルで吸着した成分以外を除去する（工程２）。次に、水またはオゾンガス等の酸化剤を、成膜室内に４秒間供給して、アルミニウム原料であるトリメチルアルミニウムのアルキル基であるＣＨ３を除去するとともに、アルミニウムの未結合手を酸化させ、半導体基板１に酸化アルミニウムの原子層を形成する（工程３）。次に、窒素ガスによって成膜室内を１．５秒間パージすることによって、空間中の酸化剤を除去するとともに、原子層レベルの酸化アルミニウム以外、例えば、反応に寄与しなかった酸化剤等を除去する（工程４）。そして、上記工程１から工程４を繰り返すことによって、所定厚みを有する、酸化アルミニウム層を形成することができる。また、工程３で用いる酸化剤に水素を含有させることによって、酸化アルミニウム層に水素が含有されやすくなり、水素パッシベーション効果を増大させることができる。
【００５１】
次に、半導体基板１における第１主面１０ａ側に、すなわち、第１パッシベーション層８の上に反射防止層５を形成する反射防止層形成工程ついて説明する。反射防止層５は、例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法、蒸着法またはスパッタリング法などを用いて形成される。例えば、窒化シリコン膜からなる反射防止層５をＰＥＣＶＤ法で形成する場合であれば、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）との混合ガスを窒素（Ｎ２）で希釈して、グロー放電分解でプラズマ化させて堆積させることで反射防止層５が形成される。このときの成膜室内は５００℃程度とすることができる。
【００５２】
また、上述したように第１パッシベーション層８および第２パッシベーション層９の形成においてＡＬＤ法を使用することによって、半導体基板１表面の微小な凹凸に応じて酸化アルミニウム層が形成されることから、表面パッシベーション効果を高めることができる。そして、反射防止層５をＡＬＤ法以外のＰＥＣＶＤ法またはスパッタリング法を用いることによって、必要とする膜厚を速く形成することができて、生産性を向上させることができる。
【００５３】
次に、第１電極６（第１出力取出電極６ａ、第１集電電極６ｂ）と第２電極７（第２出力取出電極７ａ、第２集電電極７ｂ）とを以下のようにして形成する。
【００５４】
最初に、第１電極６について説明する。第１電極６は、例えば銀等からなる金属粉末と、有機ビヒクルと、ガラスフリットとを含有する導電性ペーストを用いて作製される。この導電性ペーストを、半導体基板１の第１主面１０ａに塗布して、その後、最高温度６００〜８００℃で数十秒〜数十分程度焼成することによって第１電極６を形成する。塗布法としては、スクリーン印刷法などを用いることができて、塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。なお、第１電極６は、第１出力取出電極６ａと第１集電電極６ｂとを有するが、スクリーン印刷を用いることで、第１取出電極６ａと第１集電電極６ｂとは、１つの工程で形成することができる。
【００５５】
次に、第３半導体層４および第２電極７の形成工程について説明する。ガラスフリットを含有したアルミニウムペーストを第２パッシベーション層９の上に直接、所定領域に塗布し、最高温度が６００〜８００℃の高温の熱処理を行なうファイヤースルー法によって、塗布されたペースト成分が第２パッシベーション層９を突き破り、半導体基板１の第２主面１０ｂ側に第３半導体層４が形成されて、その上にアルミニウム層が形成される。なお、このアルミニウム層は第２電極７として使用することができて、その形成領域としては、例えば、図４に示すように、第２主面１０ｂのうち第２集電電極７ｂと第２出力取出電極７ａとの一部が形成される領域内とすればよい。そして、第２出力取出電極７ａは、例えば銀等からなる金属粉末と、有機ビヒクルと、ガラスフリットとを含有する導電性ペーストを用いて作製される。この導電性ペーストを、第２パッシベーション層９に塗布して、その後、最高温度６００〜８００℃で数十秒〜数十分程度焼成することによって、第２出力取出電極７ａを形成する。塗布法としては、スクリーン印刷法などを用いることができて、塗布後、所定の温度で溶剤を蒸散させて乾燥してもよい。銀からなる第２出力取出電極７ａはアルミニウム層と接触することによって、第２集電電極７ｂと接続される。なお、先に銀からなる第２出力取出電極７ａを形成して、その後、アルミニウムからなる第２集電電極７ｂを形成してもよい。また、第２出力取出電極７ａは半導体基板１と直接接触する必要はなく、第２出力取出電極７ａと半導体基板１との間に第２パッシベーション層９が存在しても構わない。なお、第３半導体層４の上に形成されたアルミニウム層は除去してもよく、同一の導電性ペーストを用いて第２取出電極７ａと第２集電電極７ｂとを形成してもよい。また、第１電極６および第２電極７は、各々の導電性ペーストを塗布した後、同時に焼成して形成しても構わない。
【００５６】
なお、上記では印刷・焼成法によって第１電極６および第２電極７を形成する形態を例示したが、これらの電極は蒸着やスパッタリング等の薄膜形成やメッキ形成を用いて形成することも可能である。
【００５７】
なお、上述の第１パッシベーション層８および第２パッシベーション層９を形成する工程の後の各工程において、各工程における最高温度の熱処理を８００℃以下とすることによって、水素パッシベーション効果を増大させることができる。例えば、第１パッシベーション層８および第２パッシベーション層９を形成する工程の後に行なう各工程において、３００〜５００℃の熱処理による熱履歴を５〜３０分とすればよい。
【００５８】
以上のようにして、太陽電池素子１０を作製することができる。
【００５９】
なお、本発明は上記形態に限定されるものではなく、多くの修正および変更を加えることができる。例えば、第２パッシベーション層９を形成する前に第３半導体層４を形成してもよく、この場合、第２パッシベーション層９の形成工程の前に、第２主面１０ｂにおける所定領域にボロンまたはアルミニウムを拡散すればよい。ボロンは三臭化ボロン（ＢＢｒ３）を拡散源とした熱拡散法を用いて温度８００〜１１００℃程度で加熱することによって拡散される。
【００６０】
また、例えば、第３半導体層４として、薄膜技術を用いて、ｐ型の水素化アモルファスシリコン膜、または微結晶シリコン膜を含む結晶質シリコン膜などを形成してもよい。さらに、半導体基板１と第３半導体層４との間にｉ型シリコン領域を形成してもよい。
【００６１】
また、第１パッシベーション層８および第２パッシベーション層９を形成する前に、半導体基板１を洗浄してもよい。洗浄工程としては、例えば、フッ酸処理、ＲＣＡ洗浄（米国ＲＣＡ社が開発した洗浄法であり、高温・高濃度の硫酸・過酸化水素水、希フッ酸（室温）、アンモニア水・過酸化水素水、または、塩酸・過酸化水素水などによる洗浄方法）および該洗浄後のフッ酸処理、またはＳＰＭ（Sulfuric Acid/Hydrogen Peroxide/Water Mixture）洗浄および該洗浄後のフッ酸処理等による洗浄方法を用いることができる。
【００６２】
また、第１パッシベーション層８および第２パッシベーション層９を形成する工程の後の任意の工程において、水素を含んだガスを用いてアニール処理を行なうことで、さらに、半導体基板１における再結合速度を低下させることが可能である。
【００６３】
＜太陽電池モジュール＞
本実施形態に係る太陽電池モジュール２０について、図５（ａ）および図５（ｂ）を用いて詳細に説明する。太陽電池モジュール２０は、上述した本実施形態の太陽電池素子１０を１つ以上備えている。具体的には、太陽電池モジュール２０においては、上記太陽電池素子１０が複数電気的に接続されている。
【００６４】
単独の太陽電池素子１０の電気出力が小さい場合など、複数の太陽電池素子１０を直列および並列に接続することで太陽電池モジュール２０が構成される。この太陽電池モジュール２０を複数個組み合わせることによって、実用的な電気出力の取り出しが可能となる。
【００６５】
図５（ａ）に示すように、太陽電池モジュール２０は、例えば、ガラスなどの透明部材２２と、透明のＥＶＡまたはエチレン−α−オレフィン共重合体などからなる表側充填材２４と、複数の太陽電池素子１０と、これら複数の太陽電池素子１０を接続する配線部材２１と、ＥＶＡまたはエチレン−α−オレフィン共重合体などからなる裏側充填材２５と、ポリエチレンテレフタレート（ＰＥＴ）またはポリフッ化ビニル樹脂（ＰＶＦ）等の材料からなり、単層または積層構造の裏面保護材２３とを主として備えている。
【００６６】
隣接する太陽電池素子１０同士は、一方の太陽電池素子１０の第１電極６と他方の太陽電池素子１０の第２電極７とが配線部材２１によって接続されることで、互いに電気的に直列に接続されている。
【００６７】
配線部材２１としては、例えば、厚さ０．１〜０．２ｍｍ程度、幅２ｍｍ程度の銅箔の全面を半田材料によって被覆された部材が用いられる。
【００６８】
また、直列接続された複数の太陽電池素子１０のうち、最初の太陽電池素子１０と最後の太陽電池素子１０の電極の一端は、各々、出力取出部である端子ボックス２７に、出力取出配線２６によって接続される。また、図５（ａ）では図示を省略しているが、図５（ｂ）に示すように、太陽電池モジュール２０は、アルミニウムなどからなる枠２８を備えていてもよい。
【００６９】
また、太陽電池モジュール２０において、白色系の裏側充填材２５を用いることによって、高機能の裏面反射構造を実現することが可能である。
【００７０】
また、表側充填材２４がＥＶＡからなる場合、ＥＶＡがその成分として酢酸ビニルを含むため、ＥＶＡは高温時における湿気または水等の透過によって、経時的に加水分解して酢酸を生じ易い傾向にあるが、第１パッシベーション層８の上に反射防止層５を設けることによって、酸によるダメージを低減することができる。そのため、太陽電池モジュールの長期信頼性を確保することができる。さらに、表側充填材２４または裏側充填材２５がＥＶＡからなる場合には、表側充填材２４または裏側充填材２５に水酸化マグネシウムまたは水酸化カルシウム等からなる受酸剤を添加してもよい。受酸剤を設けることによって酢酸の発生を低減して、太陽電池モジュールの耐久性を向上させることができて、第１パッシベーション層８および第２パッシベーション層９への酸によるダメージをより低減することができる。そのため、太陽電池モジュールの長期信頼性を確保することができる。
【００７１】
本実施形態に係る太陽電池モジュール２０は、上述したパッシベーション層を有する太陽電池素子１０を備えるため、太陽電池モジュール２０は出力特性に優れる。
【００７２】
以上、本発明に係るいくつかの実施形態について例示したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない限り任意のものとすることができることは言うまでもない。
【００７３】
例えば、太陽電池素子１０は第１出力取出電極６ａを第２主面１０ｂ側に設けたメタル・ラップ・スルー構造のバックコンタクト太陽電池素子であっても構わない。メタル・ラップ・スルー構造のバックコンタクト太陽電池素子３０としては、図６に示すように、第１半導体層２と、該第１半導体層２の第１主面１０ａ側に設けられた第２半導体層３と、を備えた半導体基板１に複数の貫通孔３１が設けられている。また、貫通孔３１内には第１主面１０ａ側に設けられた第１集電電極６ｂと第２主面１０ｂ側に設けられた第１出力取出電極６ａとを電気的に接続する第１接続電極６ｃが形成される。
【００７４】
また、第１接続電極４ｃが貫通孔３１の上に直接形成されても構わないが、貫通孔３１の内壁において酸化アルミニウムからなる第４パッシベーション層３２が形成されてもよい。貫通孔３１の内壁にも第４パッシベーション層３２を設けることによってパッシベーション効果をさらに高めることができる。
【００７５】
また、図６（ａ）に示すように、貫通孔３１内面が一導電型の第１半導体層２からなる場合には、第４パッシベーション層３２は絶縁層として機能するため、リークの発生を低減することができる。
【００７６】
また、第４パッシベーション層３２の上に反射防止層５が形成されていても構わない。また、図６（ｂ）に示すように、貫通孔３１内面が逆導電型の第２半導体層３からなる場合には、第４パッシベーション層３２の上に酸化アルミニウム層等の負の固定電荷密度を有する層よりも正側に大きい反射防止層５を設けることが適している。
【００７７】
また、第１パッシベーション層８、第２パッシベーション層９および第４パッシベーション層３２は、いずれも同じ酸化アルミニウム層等の負の固定電荷密度を有する層から形成することによって、さらにパッシベーション効果を高めることができる。また、半導体基板１の全周囲に酸化アルミニウム層等の負の固定電荷密度を有する層を設けることがより好適である。つまり、半導体基板１の第１主面１０ａ、第２主面１０ｂ、貫通孔３１だけではなく、半導体基板１の側面においても酸化アルミニウム層等の負の固定電荷密度を有する第３パッシベーション層１１を設けるとよい。
【実施例】
【００７８】
以下に、上記実施形態のより具体的な実施例について説明する。まず、半導体基板１として、１辺が１５６ｍｍで厚さが約２００μｍの多結晶シリコン基板を多数用意した。これらの多結晶シリコン基板は、予めｐ型の導電型を呈するようにボロンをドープしたものを用いた。【００７９】
用意したそれぞれの多結晶シリコン基板の第１主面１０ａ側に、ＲＩＥ法を用いて、図３に示すような凹凸構造１ａを形成した。【００８０】
次に、リン原子を拡散させて、シート抵抗が９０Ω／□程度となるｎ型の第２半導体層３を基板１の表面に形成した。なお、側面および第２主面１０ｂ側に形成された第２半導体層３はフッ硝酸溶液で除去し、その後、第２半導体層３上に残った燐ガラスをフッ酸溶液で除去した。【００８１】
次に、半導体基板１の全周囲にはＡＬＤ法によって酸化アルミニウム層からなる第１パッシベーション層８、第２パッシベーション層９および第３パッシベーション層１１を形成して、第１パッシベーション層８の上にはプラズマＣＶＤ法によって窒化シリコン層からなる反射防止層５を形成した。【００８２】
そして、第１主面１０ａ側には銀ペーストを図１に示すような線状パターンに塗布し、第２主面１０ｂ側には、アルミニウムペーストを図４に示すような第２集電電極７ｂのパターンと第２出力取出電極７ａの一部とに塗布し、さらに銀ペーストを図２に示すような第２出力取出電極７ａのパターンに塗布した。その後、これらのペーストのパターンを焼成することによって、図１および図２に示すように、第３半導体層４、第１電極６および第２電極７を形成した。なお、第１電極６および第２集電電極７ｂはファイヤースルー法によって、それぞれ半導体基板１とコンタクトをとった。【００８３】
このようにして太陽電池素子１０を作製した。ここで、実施例として、実施例１においては、第１パッシベーション層８、第２パッシベーション層９および第３パッシベーション層１１の平均厚みが３５ｎｍ、反射防止層５の平均厚みが４５ｎｍであり、実施例２においては、第１パッシベーション層８、第２パッシベーション層９および第３パッシベーション層１１の平均厚みが４５ｎｍ、反射防止層５の平均厚みが３５ｎｍであった。また、比較例として、実施例の第１パッシベーション層８および反射防止膜５に代えて、第１主面１０ａ側に平均厚み８０ｎｍの窒化シリコン層のみを形成した太陽電池素子（比較例１）、第１主面１０ａ側に平均厚み８０ｎｍの酸化アルミニウム層のみを形成した太陽電池素子（比較例２）および第１主面１０ａ側に平均厚み４５ｎｍの窒化シリコン層を形成し、その窒化シリコン層の上に平均厚み３５ｎｍの酸化アルミニウム層を形成した太陽電池素子（比較例３）を作製した。なお、上記の平均厚みは、エリプソメータ（SENTECH社製SE-400adv）を使用して、５箇所を測定した結果を平均して求めた。【００８４】
実施例および比較例のそれぞれについて、太陽電池素子出力特性（短絡電流Ｉｓｃ、開放電圧Ｖｏｃ、曲線因子ＦＦ（Fill Factor）および光電変換効率）を測定して評価した。これら特性の測定結果を表１に示す。なお、これらの特性の測定はＪＩＳ Ｃ ８９１３に基づいて、ＡＭ（Air Mass）１．５および１００ｍＷ／ｃｍ２の照射の条件下にて測定した。【００８５】
【表１】
2013100085.tif 000003
【００８６】
実施例１、２は比較例１〜３に比べて光電変換効率が高いことを確認した。さらに、実施例１は実施例２に比べて短絡電流Ｉｓｃが高く、光電変換効率が高いことを確認した。
【符号の説明】
【００８７】
１    ：半導体基板（多結晶シリコン基板）
２    ：第１半導体層（ｐ型半導体領域）
３    ：第２半導体層（ｎ型半導体領域）
４    ：第３半導体層
５    ：反射防止層
６    ：第１電極
６ａ  ：第１出力取出電極
６ｂ  ：第１集電電極
７    ：第２電極
７ａ  ：第２出力取出電極
７ｂ  ：第２集電電極
８    ：第１パッシベーション層
９    ：第２パッシベーション層
１０  ：太陽電池素子
１０ａ：第１主面
１０ｂ：第２主面
１０ｃ：側面
１１  ：第３パッシベーション層
３０  ：太陽電池素子
３１  ：貫通孔
３２  ：第４パッシベーション層
【図１】
2013100085.tif 000004
【図２】
2013100085.tif 000005
【図３】
2013100085.tif 000006
【図４】
2013100085.tif 000007
【図５】
2013100085.tif 000008
【図６】
2013100085.tif 000009
【手続補正書】
【提出日】平成27年2月2日(2015.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板と、
前記ｎ型半導体領域の上に配置されており、負の固定電荷密度を有している第１パッシベーション層と、
前記半導体基板の前記第２主面側における前記ｐ型半導体領域の上に配置されており、負の固定電荷密度を有している第２パッシベーション層と、
前記半導体基板の前記第２主面側を除き、少なくとも前記第１パッシベーション層の上に配置されており、前記第１パッシベーション層よりも固定電荷密度が正側に大きい反射防止層とを備えている太陽電池素子。
【請求項２】
前記反射防止層は正の固定電荷密度を有している請求項１に記載の太陽電池素子。
【請求項３】
第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有しているシリコンからなる半導体基板と、
前記ｎ型半導体領域の上に配置されており、酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上からなる第１パッシベーション層と、
前記半導体基板の前記第２主面側における前記ｐ型半導体領域の上に配置されており、酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上からなる第２パッシベーション層と、
前記半導体基板の前記第２主面側を除き、少なくとも前記第１パッシベーション層の上に配置されており、酸化シリコンまたは窒化シリコンからなる反射防止層とを備えている太陽電池素子。
【請求項４】
前記第１パッシベーション層が酸化アルミニウムからなる請求項３に記載の太陽電池素子。
【請求項５】
前記第１パッシベーション層の平均厚みは前記反射防止膜層の平均厚みよりも薄い請求項１乃至４のいずれかに記載の太陽電池素子。
【請求項６】
前記半導体基板の側面がｐ型半導体領域であって、該側面に第３パッシベーション層が配置されている請求項１乃至５のいずれかに記載の太陽電池素子。
【請求項７】
前記半導体基板の側面がｐ型半導体領域であって、該側面側にも前記反射防止層が配置
されている請求項１乃至６のいずれかに記載の太陽電池素子。
【請求項８】
前記第１パッシベーション層および前記第２パッシベーション層が同一材料からなる請求項１乃至７のいずれかに記載の太陽電池素子。
【請求項９】
前記第１パッシベーション層および前記第３パッシベーション層が同一材料からなる請求項１乃至８のいずれかに記載の太陽電池素子。
【請求項１０】
第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板を準備する半導体基板準備工程と、
前記ｎ型半導体領域の上に、原子層蒸着法によって負の固定電荷密度を有する第１パッシベーション層を形成し、前記半導体基板の前記第２主面側における前記ｐ型半導体領域の上に、原子層蒸着法によって負の固定電荷密度を有する第２パッシベーション層を形成するパッシベーション層形成工程と、
前記半導体基板の前記第２主面側を除き、少なくとも前記第１パッシベーション層の上に、プラズマＣＶＤ法によって前記第１パッシベーション層よりも固定電荷密度が正側に大きい反射防止層を形成する反射防止層形成工程とを含む太陽電池素子の製造方法。
【請求項１１】
前記パッシベーション層形成工程において、前記半導体基板の側面にも第３パッシベーション層を形成する請求項１０に記載の太陽電池素子の製造方法。
【請求項１２】
請求項１乃至９のいずれかに記載の太陽電池素子を備えている太陽電池モジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
上記課題を解決するため。本発明の一形態に係る太陽電池素子は、第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板と、前記ｎ型半導体領域の上に配置されており、負の固定電荷密度を有している第１パッシベーション層と、前記半導体基板の前記第２主面側における前記ｐ型半導体領域の上に配置されており、負の固定電荷密度を有している第２パッシベーション層と、前記半導体基板の前記第２主面側を除き、少なくとも前記第１パッシベーション層の上に配置されており、前記第１パッシベーション層よりも固定電荷密度が正側に大きい反射防止層とを備えている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
また、本発明の一形態に係る太陽電池素子は、第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有しているシリコンからなる半導体基板と、前記ｎ型半導体領域の上に配置されており、酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種以上からなる第１パッシベーション層と、前記半導体基板の前記第２主面側における前記ｐ型半導体領域の上に配置されており、酸化アルミニウム、酸化ハフニウムおよび酸化ジルコニウムから選択される１種
以上からなる第２パッシベーション層と、前記半導体基板の前記第２主面側を除き、少なくとも前記第１パッシベーション層の上に配置されており、酸化シリコンまたは窒化シリコンからなる反射防止層とを備えている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
また、本発明の一形態に係る太陽電池素子の製造方法は、第１主面にｎ型半導体領域を有しており、前記第１主面とは反対側に位置する第２主面にｐ型半導体領域を有している半導体基板を準備する半導体基板準備工程と、前記ｎ型半導体領域の上に、原子層蒸着法によって負の固定電荷密度を有する第１パッシベーション層を形成し、前記半導体基板の前記第２主面側における前記ｐ型半導体領域の上に、原子層蒸着法によって負の固定電荷密度を有する第２パッシベーション層を形成するパッシベーション層形成工程と、前記半導体基板の前記第２主面側を除き、少なくとも前記第１パッシベーション層の上に、プラズマＣＶＤ法によって前記第１パッシベーション層よりも固定電荷密度が正側に大きい反射防止層を形成する反射防止層形成工程とを含む。
【国際調査報告】
2013100085.tif 000010
2013100085.tif 000011