(57)【要約】  ＦＰＤ１の製造方法において、支持基板５上に電子注入阻止層６を形成し、その上にＸ線に感応して電荷を生成する半導体層２を近接昇華法により形成する。電子注入阻止層６の形成の後その表面６ａを平面研磨する。つまり、電子注入阻止層６の支持基板５と反対側の面６ａが平面研磨されることになる。これにより、電子注入阻止層６に異常成長した凹凸形状部分２００，２０６を平面研磨して、電子注入阻止層６の表面６ａを平坦化させている。そのため、半導体層２の成長方向が交差する原因であった電子注入阻止層６に異常成長した凹凸形状部分２００，２０６が除去されて、半導体層２の成長方向を交差せずに揃えることができる。
2013088625.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に電荷注入阻止層を形成する工程と、
前記電荷注入阻止層の前記支持基板と反対側の面を研磨する工程と、
研磨された前記電荷注入阻止層上に放射線に感応して電荷を生成する半導体層を昇華法により形成する工程と、
を備えていることを特徴とする放射線検出器の製造方法。
【請求項２】
請求項１に記載の放射線検出器の製造方法において、
前記半導体層は、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜で構成されることを特徴とする放射線検出器の製造方法。
【請求項３】
請求項１または２に記載の放射線検出器の製造方法において、
前記電荷注入阻止層は、昇華法およびスパッタリング法のいずれかにより形成されることを特徴とする放射線検出器の製造方法。
【請求項４】
請求項１から３のいずれかに記載の放射線検出器の製造方法において、
前記電荷注入阻止層は、ＺｎＴｅ膜で構成されることを特徴とする放射線検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｘ線、γ線、光等を含む放射線を検出する機能を有し、医療用および異物検査等の産業用に使用される放射線検出器の製造方法に関する。
【背景技術】
【０００２】
従来から高感度な放射線検出器の材料として各種の半導体材料、とりわけＣｄＴｅ（テルル化カドミウム）またはＣｄＺｎＴｅ（テルル化亜鉛カドミウム）の結晶体が研究・開発され、一部製品化されている。しかしながら、医用診断用の放射線検出器に応用するには、大面積（例えば２０ｃｍ角以上）の放射線変換層を形成する必要がある。このような大面積の結晶体を形成することは、技術的にもコスト的にも現実的に難しい。そこで、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜は、近接昇華法により形成されている。【０００３】
従来の放射線検出器１０１を図６に示す。図６中の符号ｒは放射線の入射方向を示す。対向基板（検出基板ともいう）１０３は、放射線の入射側から順番に、バイアス電圧Ｖｈが印加される共通電極として機能する導電性のグラファイト支持基板１０５、電荷（電子）注入阻止層１０６、放射線に感応して電荷を生成する半導体層（放射線変換層）１０２、電荷（正孔）注入阻止層１０７、対向電極１０８の各層（膜）が積層して構成されている。対向基板１０３は、バンプ電極１３１を介してアクティブマトリクス基板１０４と貼り合わせて一体的に構成されている。アクティブマトリクス基板１０４は、コンデンサ１１１およびスイッチング素子１１２を画素ごとに有し、入射した放射線強度に応じて半導体層１０２で生成された電荷を蓄積し、蓄積された電荷の読み出しを行っている。【０００４】
半導体層１０２は、感度に寄与しない漏れキャリア（電荷）が半導体層１０２に注入すると、半導体層１０２を挟んだグラファイト支持基板１０５と対向電極１０８との間のリーク電流が増加し、検出特性が劣化してしまう。そのため、グラファイト支持基板１０５と半導体層１０２との間、および半導体層１０２と対向電極１０８との間の少なくともいずれか一方に、半導体層１０２へのキャリアの注入を阻止するための電荷（電子、正孔）注入阻止層１０６，１０７が設けられている（例えば、特許文献１〜３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２４２２５５号公報
【特許文献２】特開２００５−０１９５４３号公報
【特許文献３】特開２００８−０７１９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体層１０２は、グラファイト支持基板１０５上に電子注入阻止層１０６を形成（成膜）した後に、その電子注入阻止層１０６上に形成する。すなわち、まず、グラファイト支持基板１０５上（図６では下側）に、例えばＺｎＴｅの電子注入阻止層（ＺｎＴｅ膜）１０６を数１０μｍの厚みで形成する。次に、その電子注入阻止層１０６上（図６では下側）に例えばＣｄＺｎＴｅの半導体層（ＣｄＺｎＴｅ膜）１０２を形成する。なお、半導体層１０２および電子注入阻止層１０６は、近接昇華法により形成される。しかしながら、電子注入阻止層（ＺｎＴｅ膜）１０６を形成した際に、図７に示すような、ＺｎＴｅ膜１０６に非常に大きく成長した、すなわち異常成長した凸形状部分２００が発生する問題がある。なお、異常成長した凸形状部分２００は、例えば、２０μｍ程度の厚みに形成したＺｎＴｅ膜１０６に対して４０〜５０μｍ程度の大きさに成長する。【０００７】
このようなＺｎＴｅ膜１０６に異常成長した凸形状部分２００にＣｄＺｎＴｅ膜１０２が成長すると、図８（ａ）に示すように、ＣｄＺｎＴｅ膜１０２は、厚み方向２０１に成長する成長方向２０２だけでなく、凸形状部分２００から広がるように成長する（例えば矢印２０３，２０４）。そのため、凸形状部分２００から厚み方向２０１と斜めに成長する成長方向２０４と、凸形状部分２００以外の成長方向２０５とが交差してしまい、押し合うようにＣｄＺｎＴｅ膜１０２が成長する。また、図８（ｂ）に示すように、ＺｎＴｅ膜１０６に非常に大きな（異常成長した）凹形状部分２０６が存在する場合もある。この場合も同様に、凹形状部分２０６から成長するＣｄＺｎＴｅ膜１０２の成長方向２０７，２０８が交差してしまい、押し合うようにＣｄＺｎＴｅ膜１０２が成長する。このように、電荷注入阻止層１０６に異常成長した凹凸形状部分２００，２０６により成長方向が交差して押し合うように成長した成長部分では、内部応力を含んだ状態でＣｄＺｎＴｅ膜１０２が形成されてしまう。【０００８】
そのため、例えば、ＣｄＺｎＴｅ膜１０２を形成した後に、アクティブマトリクス基板１０４との一体化接合のため、ＣｄＺｎＴｅ膜１０２の表面を研磨して平坦化させる際に、その内部応力を含む局所的な部分でクラックが生じ、リーク電流が流れるリークスポット等の原因となるおそれがある。【０００９】
本発明は、このような事情に鑑みてなされたものであって、電荷注入阻止層に異常成長した凹凸形状部分により半導体層の成長方向が交差することを抑えることが可能な放射線検出器の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、このような目的を達成するために、次のような構成をとる。すなわち、本発明に係る放射線検出器の製造方法は、支持基板上に電荷注入阻止層を形成する工程と、前記電荷注入阻止層の前記支持基板と反対側の面を研磨する工程と、研磨された前記電荷注入阻止層上に放射線に感応して電荷を生成する半導体層を昇華法により形成する工程と、を備えていることを特徴とするものである。【００１１】
本発明に係る放射線検出器の製造方法によれば、支持基板上に電荷注入阻止層を形成し、その上に放射線に感応して電荷を生成する半導体層を昇華法により形成する。本発明によれば、電荷注入阻止層の形成の後その表面を研磨する。つまり、電荷注入阻止層の支持基板と反対側の面が研磨されることになる。これにより、電荷注入阻止層に異常成長した凹凸形状部分を研磨して、電荷注入阻止層の表面を平坦化させている。そのため、半導体層の成長方向が交差する原因であった電荷注入阻止層に異常成長した凹凸形状部分が除去されて、半導体層の成長方向を交差せずに揃えることができる。また、半導体層の成長方向が交差することにより生じていた内部応力が抑えられ、クラックが生じないので、リークスポット等の発生を抑えることができ、このように形成された半導体層により良好な画像を得ることができる。【００１２】
また、本発明に係る放射線検出器の製造方法において、前記半導体層の一例は、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜で構成されることである。これにより、半導体層としてＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜を形成する際に、電荷注入阻止層に異常成長した凹凸形状部があるとする。この場合であっても、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜の成長方向が交差する原因であった凹凸形状部分が除去されて、ＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜の成長方向を交差せずに揃えることができる。【００１３】
また、本発明に係る放射線検出器の製造方法において、前記電荷注入阻止層は、昇華法およびスパッタリング法のいずれかにより形成されてもよい。昇華法およびスパッタリング法のいずれかにより電荷注入阻止層を形成した際に、異常成長した凹凸形状部分があるとする。この場合であっても、半導体層の成長方向が交差する原因であった凹凸形状部分が除去されて、半導体層の成長方向を交差せずに揃えることができる。【００１４】
また、本発明に係る放射線検出器の製造方法において、前記電荷注入阻止層の一例は、ＺｎＴｅ膜で構成されることである。これにより、電荷注入阻止層として形成したＺｎＴｅ膜に異常成長した凹凸形状部分が存在した場合であっても、半導体層の成長方向が交差する原因であった凹凸形状部分が除去されて、半導体層の成長方向を交差せずに揃えることができる。
【発明の効果】
【００１５】
本発明に係る放射線検出器の製造方法によれば、支持基板上に電荷注入阻止層を形成し、その上に放射線に感応して電荷を生成する半導体層を昇華法により形成する。本発明によれば、電荷注入阻止層の形成の後その表面を研磨する。つまり、電荷注入阻止層の支持基板と反対側の面が研磨されることになる。これにより、電荷注入阻止層に異常成長した凹凸形状部分を研磨して、電荷注入阻止層の表面を平坦化させている。そのため、半導体層の成長方向が交差する原因であった電荷注入阻止層に異常成長した凹凸形状部分が除去されて、半導体層の成長方向を交差せずに揃えることができる。また、半導体層の成長方向が交差することにより生じていた内部応力が抑えられ、クラックが生じないので、リークスポット等の発生を抑えることができ、このように形成された半導体層により良好な画像を得ることができる。
【図面の簡単な説明】
【００１６】
【図１】実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示す縦断面図である。
【図２】実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示すブロック図である。
【図３】実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造方法を示すフローチャートである。
【図４】近接昇華法の説明に供する図である。
【図５】実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造方法の説明に供する図である。
【図６】従来のフラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示す縦断面図である。
【図７】ＺｎＴｅ膜の異常成長した凸形状部分の一例を示す縦断面写真である。
【図８】（ａ）は電荷注入阻止層に異常成長した凸形状部分が存在する場合における半導体層の成長方向が交差することの説明に供する図であり、（ｂ）は電荷注入阻止層に異常成長した凹形状部分が存在する場合における半導体層の成長方向が交差することの説明に供する図である。
【実施例】
【００１７】
以下、図面を参照して本発明の実施例を説明する。また、本実施例では、放射線検出器の一例として、フラットパネル型Ｘ線検出器（ＦＰＤ）について説明する。図１は、実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の構成を示す縦断面図であり、図２は、そのブロック図である。【００１８】
図１を参照する。ＦＰＤ１は、入射したＸ線に感応して電荷（電子−正孔対キャリア）を生成する半導体層２を有する対向基板３と、生成された電荷を蓄積するとともに蓄積された電荷を読み出すアクティブマトリクス基板４とを備えている。【００１９】
対向基板３は、Ｘ線入射方向（図１中の符号ｘ）から順番に、半導体層２を支持するとともに負のバイアス電圧Ｖｈを印加する共通電極として機能する支持基板５と、支持基板５の下面に形成され、半導体層２への電荷（電子）の注入を阻止する電子注入阻止層６と、半導体層２と、半導体層２への電荷（正孔）の注入を阻止する正孔注入阻止層７と、電荷収集用の対向電極８と、が積層形成された構成となっている。なお、電子注入阻止層６は、本発明の電荷注入阻止層に相当する。【００２０】
一方、アクティブマトリクス基板４は、生成された電荷を蓄積するコンデンサ１１と、コンデンサ１１に蓄積された電荷を読み出すスイッチング素子として機能する薄膜トランジスタ（ＴＦＴ）１２と等を備えている。コンデンサ１１とＴＦＴ１２等は、絶縁基板１３上に形成されている。また、アクティブマトリクス基板４は、画素電極１４およびスルーホール１５を備えている。コンデンサ１１は、容量電極１６、絶縁膜１７およびグランド線１８とで構成されている。グランド線１８は、アースされ、または、予め設定された所定電圧が印加されている。ＴＦＴ１２は、容量電極１６および絶縁膜１７、データ線１９、ゲートチャネル２０、ゲート線２１で構成されている。また、絶縁膜２２は、画素電極１４と容量電極１６との間に形成されている。絶縁膜２３は保護膜として形成されている。【００２１】
対向基板３とアクティブマトリクス基板４は、対向基板３の対向電極８とアクティブマトリクス基板４の画素電極１４とがバンプ電極３１で接合されることにより、貼り合わされて構成されている。【００２２】
図１中の符号ＤＵは、Ｘ線検出素子を示しており、Ｘ線検出素子ＤＵでの検出が１画素に相当する。Ｘ線検出素子ＤＵは、２次元マトリクス状に配置され、例えば１５００×１５００個程度（２３０×２３０ｍｍ程度）で構成される。Ｘ線検出素子ＤＵは、図２に示すように、図示の便宜上３×３個で構成されている。コンデンサ１１およびＴＦＴ１２は、２次元マトリクス状に構成された３×３個のＸ線検出素子ＤＵに個別に設けられている。【００２３】
図２において、ゲート線２１は、行（Ｘ）方向のＸ線検出素子ＤＵで共通に接続するように構成されており、データ線１９は、列（Ｙ）方向のＸ線検出素子ＤＵで共通に接続するように構成されている。また、ゲート線２１は、ゲート駆動部３３と接続しており、データ線１９は、順番に電荷電圧変換アンプ３５、マルチプレクサ３７に接続している。ゲート駆動部３３、電荷電圧変換アンプ３５およびマルチプレクサ３７は、駆動制御部３９で制御されるようになっており、例えば図示しない外部装置からの信号で駆動される。【００２４】
次に、ＦＰＤ１の製造方法について、図３のフローチャートに沿って説明する。ステップＳ０１〜Ｓ０５は、対向基板３を作成する工程を示す。ステップＳ１１、Ｓ１２は、アクティブマトリクス基板４を作成する工程とバンプ電極３１を形成する工程を示す。対向基板３とアクティブマトリクス基板４は、個別に作成される。そして、ステップＳ２１は、対向基板３とアクティブマトリクス基板４とを貼り合わせて一体にする工程を示す。【００２５】
〔ステップＳ０１〕電子注入阻止層の形成
支持基板５上（図１では下側）に電子注入阻止層６を形成する。電子注入阻止層６は、ＺｎＴｅのｐ型半導体、すなわちＺｎＴｅ層で構成される。電子注入阻止層６は、近接昇華法により形成される。図４を参照して具体的に説明する。【００２６】
蒸着チャンバ４１内には、ソースＳを置くための下部サセプタ４３が設けられている。ソースＳは、例えばＺｎＴｅの粉末材料の焼結体が用いられ、予め常圧かつ不活性雰囲気（例えばＡｒガス）中で加熱して焼結させておく。支持基板５は、電子注入阻止層６を形成する蒸着面を下部サセプタ４３に向けた状態でスペーサ４５を介在させて蒸着チャンバ４１内の下部サセプタ４３上に載置される。蒸着チャンバ４１の上下部には、ヒータ４７が設けられている。支持基板５とソースＳとが対向配置された状態で、真空ポンプ４９を動作させて蒸着チャンバ４１内を減圧雰囲気にした後、上下部のヒータ４７によりソースＳを加熱する。これにより、図５（ａ）に示すように、ソースＳが昇華してＺｎＴｅが支持基板５に付着して電子注入阻止層６が形成される。電子注入阻止層６は、３０〜６０μｍ程度の膜厚に形成される。【００２７】
なお、支持基板５は、Ｘ線の吸収係数が小さなものが好ましく、例えば、グラファイトや、Ａｌ（アルミニウム）、ＳＵＳ（ステンレス）等の導電性材料で構成される。また、支持基板５がセラミック（Ａｌ２Ｏ３、ＡｌＮ）や、シリコン等の絶縁材料で構成される場合は、電子注入阻止層６を形成する前に、バイアス電圧Ｖｈを印加する共通電極（図示しない）を支持基板５上に形成し、形成された共通電極上に電子注入阻止層６を形成する。共通電極は、ＩＴＯ（酸化インジウムスズ）や、Ａｕ（金）、Ｐｔ（白金）、グラファイトなどの導電性材料から構成され、支持基板５上に蒸着法やスパッタリング等で形成される。【００２８】
〔ステップＳ０２〕電子注入阻止層の平坦化
電子注入阻止層６の支持基板５と反対側の面６ａ、すなわち表面６ａを平面研磨する。図５（ａ）に示すように、電子注入阻止層６の表面６ａには、大きく異常成長した凸形状部分２００と大きな凹形状部分２０６とが発生しているものとする。研磨は、スラリー等を用いた機械研磨により予め設定された所定厚み６１まで行われる。また、研磨は、主に、局所的に大きく異常成長した凸形状部分２００を除去し、また大きな凹形状部分２０６を除去することを目的とする。例えば、電子注入阻止層６の表面６ａを研磨して、３０〜６０μｍ程度に形成した電子注入阻止層６の厚みを２０μｍ程度にする。これにより、電子注入阻止層６の表面６ａは、図５（ｂ）に示すように平坦化される。【００２９】
〔ステップＳ０３〕半導体層の形成
平面研磨された電子注入阻止層６上に半導体層２を近接昇華法により形成する。半導体層２は、例えばＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜で構成される。図４の下部サセプタ４３に配置するソースＳとしては、ＣｄＴｅ、ＺｎＴｅ、およびＣｄＺｎＴｅの少なくとも１つを含む第１の材料と、ＣｄＣｌ２（塩化カドミウム）、およびＺｎＣｌ２（塩化亜鉛）の少なくとも１つを含む第２の材料との混合体を用いる。第１の材料と第２の材料との混合体は、成膜前に、予め、常圧かつ不活性雰囲気（例えばＡｒガス）中で加熱することで焼結化しておく。【００３０】
図４に示すように、研磨された電子注入阻止層６がある面をソースＳに対向させた状態で支持基板５を蒸着チャンバ４１内に配置する。支持基板５とソースＳとが対向配置された状態で、真空ポンプ４９を動作させて蒸着チャンバ４１内を減圧雰囲気にした後、上下部のヒータ４７によりソースＳを加熱する。さらに蒸着チャンバ４１の外部から内部に、ＨＣｌ（塩化水素）、ＣＨＣｌ３（クロロホルム）などを、アルゴン（Ａｒ）、窒素（Ｎ２）などの不活性ガスで希釈したＣｌ含有ガスを、供給口５１から流量を制御しながら供給する。これにより、ソースＳが昇華しつつ、外部から供給されたＣｌが形成途中の半導体層２の多結晶膜に取り込まれる。そして、図５（ｃ）に示すように、平面研磨された電子注入阻止層６上に所定量（１〜５wtppm）のＣｌがドープされたＣｄＴｅまたはＣｄＺｎＴｅの多結晶膜が電子注入阻止層６に付着して半導体層２が形成される。【００３１】
半導体層２作成の一例を示す。図４に示すように、下部サセプタ４３に、ソースＳとしてＣｄＴｅ、ＺｎＴｅおよびＣｄＣｌ２の粉末材料を混合して入れ、常圧かつＡｒ雰囲気中でソース温度６９０℃に加熱して焼結する。焼結したソースＳに、研磨された電子注入阻止層６がある面を対向させて支持基板５を蒸着チャンバ４１内に配置する。圧力２６０Ｐａ（蒸着チャンバ４１内）でソース温度６５０℃、基板温度５５０℃にヒータ４７により加熱して成膜する。このとき、蒸着チャンバ４１の外部から内部にクロロホルムガス（蒸気）をＡｒガス流量で希釈し、１００ＳＣＣＭ（２５℃で規格化）で供給する。この状態で約２時間、６００〜７００μｍ程度の半導体層２の多結晶膜を形成する。【００３２】
形成された半導体層２の支持基板５と反対側の面（すなわち表面）を平面研磨する。６００〜７００μｍ程度の多結晶膜の半導体層２は、その表面を研磨して４００μｍ程度の厚みにする。すなわち、近接昇華法により形成した多結晶膜は、アズデポ（そのまま）の状態では、表面の凹凸が数百μｍと激しく、また、膜厚にばらつきを有する。そのため、半導体層２の表面をアクティブマトリクス基板４との一体化接合のため、６００〜７００μｍの多結晶膜の半導体層２を形成し、その表面を平面研磨して平坦化する。【００３３】
〔ステップＳ０４〕正孔注入阻止層の形成
半導体層２上（図１では下側）に正孔注入阻止層７を形成する。正孔注入阻止層７は、ＣｄＳ（硫化カドミウム）、ＺｎＳ（硫化亜鉛）、ＺｎＯ（酸化亜鉛）、Ｓｂ２Ｓ３（硫化アンチモン）、ＣｅＯ２（酸化セリウム）、ＣｄＳｅ（セレン化カドミウム）またはＺｎＳｅ（セレン化亜鉛）等のｎ型半導体で構成され、近接昇華法、蒸着法、スパッタリング、化学析出法、または電析法等で形成される。正孔注入阻止層７は、必要に応じてパターニングして画素ごとに分離して形成する。但し、正孔注入阻止層７が高抵抗で隣接画素リークによる空間解像度低下などの弊害が無ければ、分離して形成しなくてもよい。【００３４】
〔ステップＳ０５〕対向電極の形成
正孔注入阻止層７上（図１では下側）に対向電極８を形成する。対向電極８は、ＩＴＯや、Ａｕ、Ｐｔ、グラファイトなどの導電材料から構成され、正孔注入阻止層７上に蒸着法やスパッタリング等で形成される。なお、必要に応じて、対向電極８を形成しない構成としてもよい。なお、この場合、バンプ電極３１が対向電極８として機能する。【００３５】
〔ステップＳ１１〕アクティブマトリクス基板の作成
ガラス等で構成される絶縁基板１３上にグランド線１８とゲート線２１とを形成し、それらを覆うように絶縁膜１７を形成する。グランド線１８およびゲート線２１は、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）等の金属膜で構成され、蒸着法またはスパッタリング等で形成される。絶縁膜１７は、ＳｉＮｘやＳｉＯｘで構成され、蒸着法等で形成される。また、絶縁膜１７は、無機膜の他にアクリルやポリイミド等で構成してもよい。【００３６】
ＴＦＴ１２を形成するために、ゲートチャネル２０を絶縁膜１７上に形成する。ゲートチャネル２０は、ａ−Ｓｉ（アモルファスシリコン）やｐ−Ｓｉ（ポリシリコン）を蒸着法で形成し、不純物を拡散させて例えばｎ＋層としたもので構成される。【００３７】
コンデンサ１１およびＴＦＴ１２を作成するために、容量電極１６とデータ線１９とを絶縁膜１７等上に形成し、それらを覆うように絶縁膜２２を形成する。また、絶縁膜２２にスルーホール１５を設ける。そして、絶縁膜２２およびスルーホール１５上に画素電極１４を形成し、画素電極１４が開口するように絶縁膜２３を形成する。画素電極１４、スルーホール１５、容量電極１６およびデータ線１９は、Ｔａ、Ａｌ、Ｔｉ（チタン）等の金属膜で構成される。これらの金属膜は、蒸着法またはスパッタリング等で形成される。絶縁膜２２，２３は、絶縁膜１７と同様に、ＳｉＮｘやＳｉＯｘで構成され、蒸着法等で形成される。【００３８】
〔ステップＳ１２〕バンプ電極の形成
ステップＳ１１で形成されたアクティブマトリクス基板４上にバンプ電極３１を形成する。バンプ電極３１は、導電性ペーストをスクリーン印刷することにより形成される。【００３９】
バンプ電極３１は、導電性ペーストで構成され、例えば、ゴムを主成分とした母材に、カーボンを主成分とした導電性材料と、常温で放置することにより有機物質が徐々に揮発して硬化する、あるいは空気中の水分と縮合反応して硬化するバインダー樹脂とを配合したもので構成される。この導電性ペーストに含まれる導電性材料については、導電性を有していれば、適宜材料を選択しても良い。また、例えば、母材の主成分をゴムと例示したが、その他の高分子材料でもよい。バインダー樹脂についても、必ずしも樹脂に限定されず、接着性および硬化性を有する素材の混合物であってもよい。【００４０】
また、導電性ペーストには、例えば、バインダー樹脂のように常温で放置することにより有機物質が徐々に揮発して硬化する、あるいは空気中の水分と縮合反応して硬化する素材が含まれていることが望ましいが、温度変化（１００℃程度まで）を与えることにより硬化する物質が含まれていてもよい。【００４１】
〔ステップＳ２１〕対向基板とアクティブマトリクス基板の貼り合わせ
対向基板３の対向電極８とアクティブマトリクス基板４の画素電極１４上に形成されたバンプ電極３１とを接合する。これにより、対向基板３とアクティブマトリクス基板４とが貼り合わされる。接合は、予め設定された所定の圧力を加えながら、常温放置、あるいは必要に応じて加熱することにより行われる。また、バンプ電極３１以外にも、異方導電性フィルム（ＡＣＦ）を用いて接合（接続）してもよい。【００４２】
以上の工程により、ＦＰＤ１が作成される。なお、この他に、ゲート駆動部３３、電荷電圧変換アンプ３５、マルチプレクサ３７、および駆動制御部３９等が設けられる。【００４３】
次に、図１および図２を参照してＦＰＤ１の動作を説明する。Ｘ線管から照射されたＸ線は被検体を透過し、被検体を透過したＸ線がＦＰＤ１に入射する（Ｘ線管と被検体は共に図示しない）。ＦＰＤ１の半導体層２にＸ線が入射されると、光導電効果により電荷が生成される。このとき、例えばグラファイト支持基板５には、負のバイアス電圧Ｖｈが印加されているので、半導体層２で生成された電荷は、バンプ電極３１等を通じて画素ごとにコンデンサ１１に蓄積される。【００４４】
コンデンサ１１に蓄積された電荷は、ＴＦＴ１２の動作によりコンデンサ１１から読み出される。ゲート駆動部３３は、例えば図２の上側のゲート線２１から１行ずつ順番に信号を送信することで、ＴＦＴ１２を接続（ＯＮ）の状態にさせる。これにより、コンデンサ１１に蓄積された電荷がＴＦＴ１２を通じてデータ線１９に移動され、データ線１９を通じて電荷電圧変換アンプ３５に転送される。電荷電圧変換アンプ３５は、電荷を電圧に変換して電圧信号として出力し、マルチプレクサ３７に転送する。マルチプレクサ３７は、複数の電圧信号１つの電圧信号を選択して出力する。出力された電圧信号に基づいて２次元のＸ線画像が取得される。【００４５】
本実施例に係るＦＰＤ１の製造方法によれば、支持基板５上に電子注入阻止層６を形成し、その上にＸ線に感応して電荷を生成する半導体層２を近接昇華法により形成する。本発明によれば、電子注入阻止層６の形成の後その表面６ａを平面研磨する。つまり、電子注入阻止層６の支持基板５と反対側の面６ａが平面研磨されることになる。これにより、電子注入阻止層６に異常成長した凹凸形状部分２００，２０６を平面研磨して、電子注入阻止層６の表面６ａを平坦化させている。そのため、半導体層２の成長方向が交差する原因であった電子注入阻止層６に異常成長した凹凸形状部分２００，２０６が除去されて、半導体層２の成長方向を交差せずに揃えることができる。また、半導体層２の成長方向が交差することにより生じていた内部応力が抑えられ、クラックが生じないので、リークスポット等の発生を抑えることができ、このように形成された半導体層２により良好なＸ線画像を得ることができる。【００４６】
すなわち、半導体層２は、初期に形成される例えばＣｄＺｎＴｅの多結晶膜（ＣｄＺｎＴｅ膜）が、例えばＺｎＴｅの電子注入阻止層（ＺｎＴｅ膜）６を種結晶として成長する。この初期に形成されるＣｄＺｎＴｅ膜２がその後に形成されるＣｄＺｎＴｅ膜２の成長方向に大きく影響を与える。しかしながら、ＺｎＴｅ膜６に異常成長した凹凸形状部分２００，２０６があると、その凹凸形状部分２００，２０６で初期に形成されるＣｄＺｎＴｅ膜２の成長方向が傾いてしまう。そのため、その後のＣｄＺｎＴｅ膜２の成長において、隣接するＣｄＺｎＴｅ膜２の成長方向と凹凸形状部分２００，２０６の成長方向とが交差してしまう（図８（ａ）および図８（ｂ））。そこで、予め設定された所定厚み６１よりも厚め（例えば３０〜６０μｍ程度）にＺｎＴｅ膜６を形成し、ＺｎＴｅ膜６の表面６ａを平面研磨して予め設定された所定厚み（例えば２０μｍ程度）６１にすることにより、ＺｎＴｅ膜６に異常成長した凹凸形状部分２００，２０６が除去されて、半導体層２の成長方向が交差することを抑えることができる（図５（ａ）〜（ｃ））。【００４７】
本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。【００４８】
（１）上述した実施例では、電子注入阻止層６はＺｎＴｅで構成され、近接昇華法により形成されていたが、これに限定されない。例えば、電子注入阻止層６は、Ｓｂ２Ｓ３またはＳｂ２Ｔｅ３（アンチモンテルル）等のｐ型半導体で構成してもよい。また、電子注入阻止層６は、蒸着法、スパッタリング法、化学析出法、または電析法等により形成してもよい。【００４９】
（２）上述した実施例および変形例（１）では、図１に示すように、半導体層２とアクティブマトリクス基板４との間に正孔注入阻止層７が形成されていた。しかしながら、必要に応じて、正孔注入阻止層７を形成しない構成としてもよい。【００５０】
（３）上述した実施例および各変形例では、図２に示すように、２次元状のＸ線像を検出するものであったが、１次元のＸ線像を検出するものであってもよい。【００５１】
（４）上述した実施例および各変形例では、放射線検出器としてＸ線を検出するＸ線検出器を一例に説明したが、これに限定されない。放射線検出器は、γ線または光（例えば赤外線）等を検出するものであってもよい。【００５２】
（５）上述した実施例および各変形例では、半導体層２は、電子注入阻止層６が導電性の支持基板５上に形成された後に、電子注入阻止層６上に形成されていた。しかしながら、半導体層２は、正孔注入阻止層７が導電性の支持基板５上に形成された後に、正孔注入阻止層７上に形成してもよい。すなわち、図１に示す電子注入阻止層６と正孔注入阻止層７の配置を交換した構成としてもよい。この場合、支持基板５上に形成された正孔注入阻止層の７の表面を平面研磨する。また、支持基板５に印加するバイアス電圧Ｖｈの正負を逆にする必要があり、支持基板５には、正のバイアス電圧Ｖｈが印加される。
【符号の説明】
【００５３】
１    …  フラットパネル型Ｘ線検出器（ＦＰＤ）
２    …  半導体層
３    …  対向基板
４    …  アクティブマトリクス基板
５    …  支持基板
６    …  電子注入阻止層
６ａ  …  表面
７    …  正孔注入阻止層
８    …  対向電極
６１  …  予め設定された所定厚み
２００  …  異常成長した凸形状部分
２０１  …  厚み方向
２０６  …  異常成長した凹形状部分
【図１】
2013088625.tif 000003
【図２】
2013088625.tif 000004
【図３】
2013088625.tif 000005
【図４】
2013088625.tif 000006
【図５】
2013088625.tif 000007
【図６】
2013088625.tif 000008
【図７】
2013088625.tif 000009
【図８】
2013088625.tif 000010
【国際調査報告】
2013088625.tif 000011
2013088625.tif 000012