(57)【要約】  エンコーダ入力装置は、複数種のエンコーダの信号方式に対して共通化された、エンコーダが接続されるべき接続端子と、前記複数種のエンコーダの信号方式に対応した複数の信号用電源と、前記複数種のエンコーダの信号方式うち前記接続端子に接続されたエンコーダの信号方式に応じて、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替えるソフトウェアスイッチとを備える。
2013128642.tif 000002
【特許請求の範囲】
【請求項１】
複数種のエンコーダの信号方式に対して共通化された、エンコーダが接続されるべき接続端子と、
前記複数種のエンコーダの信号方式に対応した複数の信号用電源と、
前記複数種のエンコーダの信号方式うち前記接続端子に接続されたエンコーダの信号方式に応じて、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替えるソフトウェアスイッチと、
を備えたことを特徴とするエンコーダ入力装置。
【請求項２】
前記エンコーダ入力装置は、前記ソフトウェアスイッチの切り替え値を示す設定情報を格納する記憶装置が接続され、
前記ソフトウェアスイッチは、前記設定情報に従って、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替える
ことを特徴とする請求項１に記載のエンコーダ入力装置。
【請求項３】
前記ソフトウェアスイッチは、差動方式とオープンコレクタ方式とに応じて、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替える
ことを特徴とする請求項１に記載のエンコーダ入力装置。
【請求項４】
前記ソフトウェアスイッチは、差動方式とＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｏｇｉｃ）方式とに応じて、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替える
ことを特徴とする請求項１に記載のエンコーダ入力装置。
【請求項５】
前記ソフトウェアスイッチは、ＴＴＬ方式とオープンコレクタ方式とに応じて、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替える
ことを特徴とする請求項１に記載のエンコーダ入力装置。
【請求項６】
前記ソフトウェアスイッチは、差動方式とＴＴＬ方式とオープンコレクタ方式とに応じて、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替える
ことを特徴とする請求項１に記載のエンコーダ入力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコーダ入力装置に関する。
【背景技術】
【０００２】
特許文献１には、エンコーダを検査する検査装置において、ＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｏｇｉｃ）レベル方式、オープンコレクタ方式、及びラインドライバー方式の３種類のエンコーダに対応した３つの端子を設け、３つの端子にそれぞれ複数のＬＥＤを接続し、３つの端子に連結され得る切換スイッチを設けることが記載されている。この検査装置では、筐体外面の切換スイッチを検査する種類に対応した位置に倒すと、検査する種類に対応した端子に切換スイッチが連結され、検査する種類に対応したＬＥＤが点灯するとされている。これにより、特許文献１によれば、ケーブルを接続する端子をすばやく確認することができ、確実にエンコーダの良否を判断、検査することができるとされている。【０００３】
特許文献２には、インターフェース切換スイッチ付エンコーダにおいて、トランジスタのコレクタを出力端子へ接続するとともにスイッチ及び抵抗を介して電源端子へ接続し、トランジスタのエミッタをＧＮＤ端子へ接続することで、エンコーダ信号を出力するためのインターフェースを構成し、ケースの後端に設けられたスイッチの切換片を左右に切り換えることでスイッチを開閉させることが記載されている。これにより、特許文献２によれば、１個のエンコーダがインターフェースの型をオープンコレクタ型又はＴＴＬ型に任意に切り替えることができるとされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−４３１４７号公報
【特許文献２】特開平６−３８３３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１、２に記載の技術は、いずれも、複数種類のエンコーダに対応した複数の端子を設け、エンコーダの種類に対応した端子へ切替スイッチを物理的に切り替えて連結するいわゆるハードウェアスイッチに関するものであると考えられる。【０００６】
仮に、エンコーダが接続されるべきエンコーダ入力装置において、ハードウェアスイッチを用いて入力インターフェースを切り替える場合、複数種の信号方式を入力するために複数の接続端子を分けるため、誤って配線した場合にエンコーダ入力装置の内部回路に過大な電流が流れて、エンコーダ入力装置が破壊される可能性がある。【０００７】
また、ハードウェアスイッチを用いて入力インターフェースを切り替える場合、複数種の信号方式を入力するために複数の接続端子を分けるため、内部の接続端子数が多くなるとともに外部の端子ピン数が増加して、エンコーダ入力装置が大型化しやすく、エンコーダ入力装置のコストが高くなる可能性がある。【０００８】
また、ハードウェアスイッチによって信号方式を切り替えるエンコーダ入力装置では、エンコーダ入力装置側でハードウェアスイッチを設定する必要があるため、エンコーダ入力装置の故障などによる装置置き換え時に設定し直す必要があり、誤設定となる可能性がある。【０００９】
本発明は、上記に鑑みてなされたものであって、ハードウェアスイッチを用いることなく複数種のエンコーダの信号方式に対応して動作できるエンコーダ入力装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるエンコーダ入力装置は、複数種のエンコーダの信号方式に対して共通化された、エンコーダが接続されるべき接続端子と、前記複数種のエンコーダの信号方式に対応した複数の信号用電源と、前記複数種のエンコーダの信号方式うち前記接続端子に接続されたエンコーダの信号方式に応じて、前記接続端子と前記複数の信号用電源との間の接続をソフトウェア的に切り替えるソフトウェアスイッチとを備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ソフトウェアスイッチが接続端子に接続されたエンコーダの信号方式に応じて接続端子と複数の信号用電源との間の接続をソフトウェア的に切り替えるので、エンコーダ入力装置の入力インピーダンスを接続端子に接続されたエンコーダの信号方式に応じた適切な値に切り替えることができる。したがって、ハードウェアスイッチを用いることなく複数種のエンコーダの信号方式に対応して動作できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施の形態１にかかるエンコーダ入力装置の構成を示す図である。
【図２】図２は、実施の形態１における変換テーブルのデータ構造を示す図である。
【図３】図３は、実施の形態１におけるエンコーダ信号入力回路の構成を示す図である。
【図４】図４は、実施の形態１におけるエンコーダ信号入力回路の動作を示す図である。
【図５】図５は、実施の形態１におけるエンコーダ信号入力回路の動作を示す図である。
【図６】図６は、実施の形態１におけるエンコーダ信号入力回路の動作を示す図である。
【図７】図７は、実施の形態２にかかるエンコーダ入力装置の構成を示す図である。
【発明を実施するための形態】
【００１３】
以下に、本発明にかかるエンコーダ入力装置の実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。
【００１４】
実施の形態１．
実施の形態１にかかるエンコーダ入力装置１について図１を用いて説明する。図１は、エンコーダ入力装置１の構成を示す図である。
【００１５】
エンコーダ入力装置１には、図１に示すように、配線群Ｌ１を介して、エンコーダ１００が接続される。エンコーダ１００は、例えば、所定の対象物（例えば、モータの回転子）の位置を検出し、検出された位置を示す信号（例えば、パルス信号）をエンコーダ入力装置１へ供給する。エンコーダ入力装置１は、検出された位置を示す信号を処理し、その処理結果に応じて、所定の制御回路（例えば、モータを駆動するためのインバータ回路）を介して、所定の対象物（例えば、モータの回転子）の位置を制御する。
【００１６】
このとき、エンコーダ入力装置１に、互いに異なる複数種の信号方式のエンコーダ１００ａ〜１００ｃが接続されることがある。仮に、エンコーダ入力装置１が１つの信号方式に対応している場合、その１つの信号方式と異なる信号方式のエンコーダが接続された場合に、エンコーダ入力装置１が破壊されてしまう可能性がある。
【００１７】
そこで、本実施の形態では、エンコーダ入力装置１は、複数種の信号方式に対応した構成を有し、その接続されるエンコーダの信号方式に対応した切替え動作を行う。
【００１８】
具体的には、図１に示すように、エンコーダ入力装置１は、接続端子５、エンコーダ信号入力回路３、エンコーダ信号処理部２、及びソフトウェアスイッチ４を備える。
【００１９】
接続端子５は、配線群Ｌ１を介して、エンコーダ１００が接続される。接続端子５は、配線群Ｌ１を介してエンコーダ１００から供給されたパルス信号をエンコーダ信号入力回路３へ供給する。接続端子５は、複数種のエンコーダの信号方式に対して共通化されている（図４〜図６参照）。複数種のエンコーダの信号方式は、例えば、差動方式とＴＴＬ（Ｔｒａｎｓｉｓｔｏｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｏｇｉｃ）方式とオープンコレクタ方式との少なくとも２つを含む。
【００２０】
具体的には、エンコーダ１００には、配線群Ｌ１を介して信号を出力すべき出力端子１０５が設けられており、接続端子５は、出力端子１０５に対応している。例えば、接続端子５における端子５１は、配線Ｌ１１を介して出力端子１０５における端子１５１に接続されている。例えば、接続端子５における端子５２は、配線Ｌ１２を介して出力端子１０５における端子１５２に接続されている。例えば、接続端子５における端子５３は、配線Ｌ１３を介して出力端子１０５における端子１５３に接続されている。
【００２１】
なお、複数種のエンコーダの信号方式によって出力端子１０５の形態が部分的に異なる場合がある（例えば、配線Ｌ１２及び端子１５２が省略される場合がある）が、接続端子５は、複数種のエンコーダの信号方式の出力端子１０５について全ての形態に対応するように共通化されている（図４〜図６参照）。
【００２２】
エンコーダ信号入力回路３は、接続端子５、エンコーダ信号処理部２、及びソフトウェアスイッチ４にそれぞれ接続されている。エンコーダ信号入力回路３は、その構成が、複数種のエンコーダの信号方式に対して共通化されているが、その動作が、複数種のエンコーダの信号方式のいずれであるかに応じて切り替わる（図４〜図６参照）。
【００２３】
エンコーダ信号入力回路３は、パルス信号を接続端子５から受ける。エンコーダ信号入力回路３は、パルス信号のレベルをエンコーダ信号処理部２における信号処理に適したレベルに変換する。エンコーダ信号入力回路３は、変換されたパルス信号をエンコーダ信号処理部２へ供給する。
【００２４】
エンコーダ信号処理部２は、エンコーダ信号入力回路３に接続されている。エンコーダ信号処理部２は、変換されたパルス信号をエンコーダ信号入力回路３から受ける。エンコーダ信号処理部２は、パルス信号の例えばパルス数をカウントし、カウント結果に応じて、所定の対象物の位置を求める。エンコーダ信号処理部２は、求めた位置に応じて、所定の制御回路を介して、所定の対象物の位置を制御する。
【００２５】
ソフトウェアスイッチ４は、エンコーダ信号入力回路３に接続されている。また、ソフトウェアスイッチ４は、エンコーダ入力装置１の外部又は内部に設けられたユーザインターフェース（図示せず、例えば、キーボード、マウス、タッチパネルなど）と例えば通信可能に接続されている。
【００２６】
ソフトウェアスイッチ４は、ユーザインターフェースを介して、例えばエンコーダ入力装置１に接続されているエンコーダ１００に関する情報を受けると、エンコーダ１００に関する情報に基づいて、接続端子５に接続されたエンコーダ１００の信号方式を特定する。ソフトウェアスイッチ４は、特定された信号方式に従って、信号方式を切り替える指令を生成する。
【００２７】
例えば、ソフトウェアスイッチ４は、複数種のエンコーダの信号方式と複数の指令値とが対応付けられた変換テーブル４１を有している。変換テーブル４１は、例えば、図２に示すように、信号方式欄４１１及び指令値欄４１２を有する。信号方式欄４１１には、複数種のエンコーダの信号方式として、例えば、差動方式、ＴＴＬ方式、オープンコレクタ方式が記録されている。指令値欄４１２には、複数の指令値として、例えば、ＬＨＨ、ＬＨＬ、ＨＬＬが記録されている。変換テーブル４１を参照することにより、エンコーダの信号方式に対応する指令値を特定することができる。
【００２８】
例えば、ソフトウェアスイッチ４は、エンコーダ入力装置１に接続されているエンコーダ１００の信号方式に関する情報を受け、その情報と変換テーブル４１とに基づいて、信号方式を切り替える指令を生成する。
【００２９】
そして、ソフトウェアスイッチ４は、信号方式を切り替える指令（制御信号）をエンコーダ信号入力回路３へ供給する。すなわち、ソフトウェアスイッチ４は、信号方式を切り替える指令（制御信号）をエンコーダ信号入力回路３へ供給することで、エンコーダ信号入力回路３をソフトウェア的に制御する。例えば、ソフトウェアスイッチ４は、複数種のエンコーダの信号方式うち接続端子５に接続されたエンコーダ１００の信号方式に応じて、エンコーダ信号入力回路３内における（物理的に構成を切り替えることなく）電気的な接続構成をソフトウェア的に切り替える。
【００３０】
次に、エンコーダ信号入力回路３の内部構成について図３を用いて説明する。図３は、エンコーダ信号入力回路３の内部構成を示す図である。
【００３１】
エンコーダ信号入力回路３は、差動レシーバ１０、ＦＥＴ（電界効果トランジスタ）１１、１２、１３、信号用電源１４、１５、１６、抵抗１７、１９、２０、整流ダイオード１８、信号ラインＳＬ１、ＳＬ２、及びグランドラインＧＬを有する。
【００３２】
差動レシーバ１０は、非反転入力端子１０ａが信号ラインＳＬ１を介して端子５１に接続され、反転入力端子１０ｂが信号ラインＳＬ２を介して端子５２に接続され、出力端子１０ｃがエンコーダ信号処理部２に接続されている。
【００３３】
ＦＥＴ１１は、例えばＰＭＯＳトランジスタであり、ソースが信号用電源１４に接続され、ドレインが抵抗１７に接続され、ゲートが制御ラインＣＬ１を介してソフトウェアスイッチ４に接続されている。ＦＥＴ１１は、ゲートにアクティブレベルの制御信号（例えば、Ｌレベルの制御信号）が供給された際にオンし、ゲートにノンアクティブレベルの制御信号（例えば、Ｈレベルの制御信号）が供給された際にオフする。
【００３４】
ＦＥＴ１２は、例えばＰＭＯＳトランジスタであり、ソースが信号用電源１５に接続され、ドレインが抵抗２０に接続され、ゲートが制御ラインＣＬ２を介してソフトウェアスイッチ４に接続されている。ＦＥＴ１２は、ゲートにアクティブレベルの制御信号（例えば、Ｌレベルの制御信号）が供給された際にオンし、ゲートにノンアクティブレベルの制御信号（例えば、Ｈレベルの制御信号）が供給された際にオフする。
【００３５】
ＦＥＴ１３は、例えばＰＭＯＳトランジスタであり、ソースが信号用電源１６に接続され、ドレインがノードＮ３で信号ラインＳＬ２に接続され、ゲートが制御ラインＣＬ３を介してソフトウェアスイッチ４に接続されている。ＦＥＴ１３は、ゲートにアクティブレベルの制御信号（例えば、Ｌレベルの制御信号）が供給された際にオンし、ゲートにノンアクティブレベルの制御信号（例えば、Ｈレベルの制御信号）が供給された際にオフする。
【００３６】
信号用電源１４、１５、１６は、それぞれ、電源電圧を供給する。
【００３７】
抵抗（制限抵抗）１７は、一端がＦＥＴ１１に接続され、他端が整流ダイオード１８を介してノードＮ１で信号ラインＳＬ１に接続されている。抵抗１７は、ＦＥＴ１１がオンした際に信号用電源１４からノードＮ１に流れる電流の量を制限する。
【００３８】
抵抗（プルダウン抵抗）１９は、一端がノードＮ４で信号ラインＳＬ２に接続され、他端がグランド電位に接続されている。抵抗１９は、ＦＥＴ１３がオフされている際に、ノードＮ４の電位を例えばグランド電位に調整（プルダウン）する。
【００３９】
抵抗（プルアップ抵抗）２０は、一端がＦＥＴ１２に接続され、他端がノードＮ２で信号ラインＳＬ１に接続されている。抵抗２０は、オープンコレクタ方式エンコーダ１００ｃのトランジスタ１６３（図６参照）がオフされている際に、ノードＮ２の電位を例えば信号用電源１５の電位近傍に調整（プルアップ）する。
【００４０】
整流ダイオード１８は、アノードが抵抗１７に接続され、カソードがノードＮ１で信号ラインＳＬ１に接続されている。
【００４１】
信号ラインＳＬ１は、差動レシーバ１０における非反転入力端子１０ａと接続端子５における端子５１とを接続する。信号ラインＳＬ１は、端子５１を介して供給された信号を非反転入力端子１０ａへ伝達する。
【００４２】
信号ラインＳＬ２は、差動レシーバ１０における反転入力端子１０ｂと接続端子５における端子５２とを接続する。信号ラインＳＬ２は、端子５２を介して供給された信号を反転入力端子１０ｂへ伝達する。
【００４３】
グランドラインＧＬは、グランド電位と接続端子５における端子５３とを接続する。
【００４４】
エンコーダ信号入力回路３では、差動レシーバ１０によりエンコーダ１００からの信号を受け、差動レシーバ１０の入力側の信号ラインＳＬ１、ＳＬ２には、ＦＥＴ１１、１２、１３を介して３種類の信号用電源１４、１５、１６が接続されてある。これらのＦＥＴ１１〜１３のオン・オフ状態により、接続する信号用電源１４〜１６を切り替えることができる。また、接続端子５には信号ライン２本とグランドラインとが割り付けられ、エンコーダ１００の信号方式の違いにより、２本ないし３本を配線して使用する。
【００４５】
次に、差動方式、ＴＴＬ方式、及びオープンコレクタ方式の３種類の信号方式に対するエンコーダ信号入力回路３の動作について順番に説明する。
【００４６】
始めに、差動方式を選択した場合のエンコーダ信号入力回路３の動作について説明する。
【００４７】
例えば、図３に示すソフトウェアスイッチ４は、エンコーダ入力装置１に接続されているエンコーダ１００の信号方式が差動方式であることを示す情報を受けると、その情報と変換テーブル４１とに基づいて、指令値（φＣＬ１，φＣＬ２，φＣＬ３）＝（Ｌ，Ｈ，Ｈ）を生成する（図２参照）。そして、ソフトウェアスイッチ４は、Ｌレベルの制御信号φＣＬ１を制御ラインＣＬ１経由でＦＥＴ１１に供給し、Ｈレベルの制御信号φＣＬ２を制御ラインＣＬ２経由でＦＥＴ１２に供給し、Ｈレベルの制御信号φＣＬ３を制御ラインＣＬ３経由でＦＥＴ１３に供給する。
【００４８】
これに応じて、図４に示すように、ＦＥＴ１１はオンし、ＦＥＴ１２、１３はオフする。差動方式エンコーダ１００ａの＋端子１５１ａおよび−端子１５２ａはエンコーダ入力装置１の＋端子５１および−端子５２に、差動方式エンコーダ１００ａのグランド端子１５３ａはエンコーダ入力装置１のグランド端子５３にそれぞれ配線する。差動方式エンコーダ１００ａの出力は、＋端子１５１ａがＨ、−端子１５２ａがＬになる場合と、＋端子１５１ａがＬ、−端子１５２ａがＨになる場合の２通りの動作状態がある。
【００４９】
前者の場合、どの信号ラインＳＬ１、ＳＬ２にも電流はほとんど流れず、差動レシーバ１０の非反転入力端子１０ａにはＨ電位が、反転入力端子１０ｂにはＬ電位が現れ、差動レシーバ１０の出力端子１０ｃにはＨ電位が現れる。
【００５０】
一方、後者の場合、破線の矢印で示すように、信号用電源１４（例えば、５Ｖ）からＦＥＴ１１と制限抵抗１７と整流ダイオード１８を介して差動方式エンコーダ１００ａの＋端子１５１ａに向かって電流が流れるとともに、差動方式エンコーダ１００ａの−端子１５２ａからプルダウン抵抗１９を介してグランド電位に向かって電流が流れる。制限抵抗１７およびプルダウン抵抗１９により回路が短絡することなく、差動レシーバ１０の非反転入力端子１０ａにはＬ電位が、反転入力端子１０ｂにはＨ電位が現れ、差動レシーバ１０の出力端子１０ｃにはＬ電位が現れる。
【００５１】
このように、差動方式エンコーダ１００ａの２通りの動作状態に対し、差動レシーバ１０からそれぞれ異なるレベルの出力信号を出力させることができる。
【００５２】
次に、ＴＴＬ方式を選択した場合の回路の動作について説明する。
【００５３】
例えば、図３に示すソフトウェアスイッチ４は、エンコーダ入力装置１に接続されているエンコーダ１００の信号方式がＴＴＬ方式であることを示す情報を受けると、その情報と変換テーブル４１とに基づいて、指令値（φＣＬ１，φＣＬ２，φＣＬ３）＝（Ｌ，Ｈ，Ｌ）を生成する（図２参照）。そして、ソフトウェアスイッチ４は、Ｌレベルの制御信号φＣＬ１を制御ラインＣＬ１経由でＦＥＴ１１に供給し、Ｈレベルの制御信号φＣＬ２を制御ラインＣＬ２経由でＦＥＴ１２に供給し、Ｌレベルの制御信号φＣＬ３を制御ラインＣＬ３経由でＦＥＴ１３に供給する。
【００５４】
これに応じて、図５に示すように、ＦＥＴ１１、１３はオンし、ＦＥＴ１２はオフする。ＴＴＬ方式エンコーダ１００ｂの信号端子１５１ｂはエンコーダ入力装置１の＋端子５１に、ＴＴＬ方式エンコーダ１００ｂのグランド端子１５３ｂはエンコーダ入力装置１のグランド端子５３にそれぞれ配線する。差動レシーバ１０の反転入力端子１０ｂには、信号用電源（基準電源）１６からＦＥＴ１３とプルダウン抵抗１９を介してグランドに向かって電流が流れることで、信号用電源１６の電圧とほぼ等しい電位が現れる。ここで、信号用電源１６の電圧は、一般的なＴＴＬのＨ電位の最小値である２Ｖより小さく、かつ、一般的なＴＴＬのＬ電位の最大値である０．８Ｖより大きい電圧とする。ＴＴＬ方式エンコーダ１００ｂの出力は、信号端子１５１ｂの電位がＨになる場合と、信号端子１５１ｂの電位がＬになる場合の２通りの動作状態がある。
【００５５】
前者の場合、ＴＴＬ方式エンコーダ１００ｂの信号端子１５１ｂには電流がほとんど流れず、差動レシーバ１０の非反転入力端子１０ａにはＨ電位が現れる。差動レシーバ１０の反転入力端子１０ｂはＨ電位より低いことから、差動レシーバ１０の非反転入力端子１０ａが反転入力端子１０ｂより高い電位となるため、差動レシーバ１０の出力端子１０ｃにＨ電位が現れる。
【００５６】
一方、後者の場合、信号用電源１４（例えば、５Ｖ）からＦＥＴ１１と制限抵抗１７と整流ダイオード１８を介してＴＴＬ方式エンコーダ１００ｂに向かって電流が流れ、差動レシーバ１０の非反転入力端子１０ａにはＬ電位が現れる。差動レシーバ１０の反転入力端子１０ｂはＬ電位より高いことから、差動レシーバ１０の非反転入力端子１０ａが反転入力端子１０ｂより低い電位となるため、差動レシーバ１０の出力端子１０ｃにはＬ電位が現れる。
【００５７】
このように、ＴＴＬ方式エンコーダの２通りの動作状態に対し、差動レシーバ１０からそれぞれ異なるレベルの出力信号を出力させることができる。
【００５８】
最後に、オープンコレクタ方式を選択した場合の回路の動作について説明する。
【００５９】
例えば、図３に示すソフトウェアスイッチ４は、エンコーダ入力装置１に接続されているエンコーダ１００の信号方式がオープンコレクタ方式であることを示す情報を受けると、その情報と変換テーブル４１とに基づいて、指令値（φＣＬ１，φＣＬ２，φＣＬ３）＝（Ｈ，Ｌ，Ｌ）を生成する（図２参照）。そして、ソフトウェアスイッチ４は、Ｈレベルの制御信号φＣＬ１を制御ラインＣＬ１経由でＦＥＴ１１に供給し、Ｌレベルの制御信号φＣＬ２を制御ラインＣＬ２経由でＦＥＴ１２に供給し、Ｌレベルの制御信号φＣＬ３を制御ラインＣＬ３経由でＦＥＴ１３に供給する。
【００６０】
これに応じて、図６に示すように、ＦＥＴ１２、１３はオンし、ＦＥＴ１１はオフする。オープンコレクタ方式エンコーダ１００ｃのコレクタ端子１５１ｃはエンコーダ入力装置１の＋端子５１に、オープンコレクタ方式エンコーダ１００ｃのエミッタ端子１５３ｃはエンコーダ入力装置１のグランド端子５３にそれぞれ配線する。差動レシーバ１０の反転入力端子１０ｂには、信号用電源（基準電源）１６からＦＥＴ１３とプルダウン抵抗１９を介してグランド電位に向かって電流が流れることで、信号用電源１６の電圧とほぼ等しい電位が現れる。ここで、信号用電源１６の電圧は、前項で述べたとおり、一般的なＴＴＬのＨ電位の最小値である２Ｖより小さく、かつ、一般的なＴＴＬのＬ電位の最大値である０．８Ｖより大きい電圧とする。また、信号用電源（オープンコレクタ方式用電源）１５の電圧は、ＴＴＬ方式の５Ｖより高い電圧とする。オープンコレクタ方式エンコーダ１００ｃの出力は、エンコーダ内のトランジスタ１６３がオフになる場合とオンになる場合の２通りの動作状態がある。
【００６１】
前者の場合、トランジスタ１６３のコレクタがオープンになっていることと、信号用電源１５から信号用電源１４（例えば、５Ｖ）に電流が流れ込まないように、整流ダイオード１８を挿入してあることから、差動レシーバ１０の非反転入力端子１０ａは、信号用電源１５の電位とほぼ等しくなる。差動レシーバ１０の反転入力端子１０ｂは、信号用電源１６とほぼ等しい電位であり、信号用電源１５の電圧より低い電位であることから、差動レシーバ１０の非反転入力端子１０ａが反転入力端子１０ｂより高い電圧となるため、差動レシーバ１０の出力端子１０ｃにはＨ電位が現れる。
【００６２】
一方、後者の場合、トランジスタ１６３には、信号用電源（オープンコレクタ方式用電源）１５からＦＥＴ１２とプルアップ抵抗２０を介してトランジスタ１６３を経由してグランド電位に向かって電流が流れることで、差動レシーバ１０の非反転入力端子１０ａはグランド電位とほぼ等しくなる。差動レシーバ１０の反転入力端子１０ｂは、信号用電源（基準電源）１６とほぼ等しい電位であり、グランド電位より高いことから、差動レシーバ１０の非反転入力端子１０ａが反転入力端子１０ｂより低い電圧となるため、差動レシーバ１０の出力端子１０ｃにはＬ電位が現れる。
【００６３】
このように、オープンコレクタ方式エンコーダ１００ｃの２通りの動作状態に対し、差動レシーバ１０からそれぞれ異なるレベルの出力信号を出力させることができる。
【００６４】
なお、ＦＥＴ１１、１２、１３のオン・オフの初期状態を、上記３方式において電圧の最も低い差動方式にしておく、あるいは、全てのＦＥＴをオフにしておくことで、システムの立ち上げ時などに、設定と異なる信号方式のエンコーダを接続した場合に、エンコーダ入力装置やエンコーダを破壊してしまう事態を避けることができる。
【００６５】
以上のように、実施の形態１では、ソフトウェアスイッチ４が、複数種のエンコーダの信号方式うち接続端子５に接続されたエンコーダの信号方式に応じて、接続端子５と複数の信号用電源１４〜１６との間の接続をソフトウェア的に切り替える。これにより、エンコーダ入力装置１の入力インピーダンスを接続端子５に接続されたエンコーダの信号方式に応じた適切な値に切り替えることができる。したがって、ハードウェアスイッチを用いることなく複数種のエンコーダの信号方式に対応して動作できる。
【００６６】
また、実施の形態１では、ソフトウェアスイッチ４により信号方式を切り替えるので、変更が容易であり、エンコーダ入力装置１の置き換え時において、再設定の手間を削減でき、誤設定を低減できる。
【００６７】
また、実施の形態１では、ソフトウェアスイッチにより内部回路を切り替えることで複数種の信号方式の接続端子をひとつにまとめることができる。すなわち、接続端子５は、複数種のエンコーダの信号方式に対して共通化されている。例えば、３種類の方式のエンコーダとの配線において、エンコーダ入力装置１のグランド端子５３はエンコーダ１００ａ〜１００ｃのグランド端子１５３ａ、１５３ｂあるいはエミッタ端子１５３ｃと共通して接続することとなり（図４〜図６参照）、また、エンコーダ入力装置１の＋端子５１は、エンコーダ１００ａ〜１００ｃの＋端子１５１ａあるいは信号端子１５１ｂあるいはコレクタ端子１５１ｃと共通して接続することとなる（図４〜図６参照）。したがって、信号の電圧レベルに応じた複数種の＋端子が存在することがないため、配線時にわかりやすく、誤配線を低減できる。したがって、誤配線によるエンコーダ入力装置やエンコーダの破壊を抑制できる。
【００６８】
また、実施の形態１では、接続端子５が複数種のエンコーダの信号方式に対して共通化されている。すなわち、入力インピーダンスが違う複数方式のエンコーダに対応するために、方式に応じた端子ピンを個々に設けることなく共通の端子ピンで対応することができ、端子ピン数を削減できる。これにより、エンコーダ入力装置のコストダウンとサイズダウンを実現できる。
【００６９】
また、実施の形態１では、共通の端子ピンでエンコーダの複数方式に対応するため、ユーザが方式の違うエンコーダで置き換える場合でも、エンコーダ入力装置のピンアサインが変わらないことから、置き換え工数削減が可能である。
【００７０】
実施の形態２．
次に、実施の形態２にかかるエンコーダ入力装置１ｉについて説明する。以下では、実施の形態１と異なる部分を中心に説明する。
【００７１】
実施の形態１では、エンコーダ入力装置１の故障などによりエンコーダ入力装置１を置き換える際に信号方式を再設定するものとしているが、実施の形態２では、エンコーダ入力装置１ｉを置き換える際に信号方式を再設定しなくてもよいようにする。
【００７２】
具体的には、図７に示すように、エンコーダ１００の信号方式を切り替えるためのソフトウェアスイッチ４ｉの設定情報２３１を、エンコーダ入力装置１ｉの外部に置かれた記憶装置２００に格納しておく。
【００７３】
例えば、エンコーダ入力装置１ｉは、記憶装置２００が接続されるための接続インターフェース６ｉを有する。接続インターフェース６ｉは、記憶装置２００が接続されたことを認識すると、記憶装置２００側の接続インターフェース２０６と通信を行う。
【００７４】
例えば、接続インターフェース６ｉは、ソフトウェアスイッチ４ｉが受けたエンコーダ１００の信号方式に関する情報を記憶装置２００へバックアップ用に接続インターフェース２０６へ送信する。エンコーダ１００の信号方式に関する情報は、例えば、接続端子５に接続されたエンコーダ１００の信号方式が、差動方式、ＴＴＬ方式、及びオープンコレクタ方式のいずれであるのかを示す情報である（図２参照）。これにより、記憶装置２００は、エンコーダ１００の信号方式に関する情報を接続インターフェース２０６で受信し設定情報２３１として記憶・保持する。
【００７５】
あるいは、例えば、接続インターフェース６ｉは、ソフトウェアスイッチ４ｉにより生成された指令値に関する情報を記憶装置２００へバックアップ用に接続インターフェース２０６へ送信する。指令値に関する情報は、例えば、指令値が「ＬＨＨ」、「ＬＨＬ」、「ＨＬＬ」のいずれであるのかを示す情報である。これにより、記憶装置２００は、指令値に関する情報を接続インターフェース２０６で受信し設定情報２３１として記憶・保持する。
【００７６】
そして、エンコーダ入力装置１ｉの故障などによりエンコーダ入力装置１ｉを置き換え、記憶装置２００を置き換えられたエンコーダ入力装置１ｉに接続する。接続インターフェース６ｉは、記憶装置２００が接続されたことを認識すると、記憶装置２００側の接続インターフェース２０６と通信を行い、設定情報２３１を記憶装置２００から受信してソフトウェアスイッチ４ｉに供給する。ソフトウェアスイッチ４ｉは、受信された設定情報に従って、接続端子５と複数の信号用電源１４〜１６（図３参照）との間の接続をソフトウェア的に切り替える。
【００７７】
例えば、設定情報がエンコーダ１００の信号方式に関する情報である場合、ソフトウェアスイッチ４ｉは、変換テーブル４１を参照し、エンコーダ１００の信号方式に関する情報と変換テーブル４１とに基づいて、信号方式を切り替える指令を生成する。
【００７８】
あるいは、例えば、設定情報が指令値に関する情報である場合、ソフトウェアスイッチ４ｉは、変換テーブル４１を参照する必要がないと判断し、指令値に関する情報に応じて、信号方式を切り替える指令を生成する。
【００７９】
以上のように、実施の形態２では、エンコーダ１００の信号方式を切り替えるためのソフトウェアスイッチ４ｉの設定情報２３１を、エンコーダ入力装置１ｉの外部に置かれた記憶装置２００に格納しておく。これにより、エンコーダ入力装置１ｉの故障などによりエンコーダ入力装置１ｉを置き換える際に、信号方式を再設定する必要がなくなるため、装置を簡単に置き換えることができ、しかも、誤った設定でエンコーダ入力装置１ｉやエンコーダ１００を破壊してしまうことを抑制できる。
【００８０】
なお、上記説明では、差動レシーバとＦＥＴを用いて、３種類のエンコーダ信号方式に対応可能な回路構成について述べたが、本発明の適用はこれに限られるものではなく、他のエンコーダ信号方式や回路構成にも適用できることは勿論である。
【産業上の利用可能性】
【００８１】
以上のように、本発明にかかるエンコーダ入力装置は、エンコーダの信号処理に有用である。
【符号の説明】
【００８２】
１、１ｉ  エンコーダ入力装置
２  エンコーダ信号処理部
３  エンコーダ信号入力回路
４、４ｉ  ソフトウェアスイッチ
５  接続端子
６ｉ  接続インターフェース
１０  差動レシーバ
１１〜１３  ＦＥＴ
１４〜１６  信号用電源
１７〜１９  抵抗
４１  変換テーブル
５１〜５３  端子
１００、１００ａ〜１００ｃ  エンコーダ
１０５  出力端子
１５１〜１５３  端子
１６３  トランジスタ
２００  記憶装置
２０６  接続インターフェース
２３１  設定情報
【図１】
2013128642.tif 000003
【図２】
2013128642.tif 000004
【図３】
2013128642.tif 000005
【図４】
2013128642.tif 000006
【図５】
2013128642.tif 000007
【図６】
2013128642.tif 000008
【図７】
2013128642.tif 000009
【国際調査報告】
2013128642.tif 000010
2013128642.tif 000011
2013128642.tif 000012
2013128642.tif 000013