(57)【要約】  ＤＣ−ＤＣコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにＬＣ共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含む。
2013024550.tif 000002
【特許請求の範囲】
【請求項１】
外部電圧により所定の期間充電される容量素子と、
前記容量素子とともにＬＣ共振回路を構成する誘導素子と、
前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、
前記閉ループ電流経路に流れる電流を入力とするトランスと、
前記トランスの出力側に設けられた整流回路と
を含むことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記閉ループ電流経路外の経路に設けられ、前記所定の期間において導通状態となり前記容量素子に充電電流を供給し、それ以外の期間において遮断状態となる第１のスイッチ回路と、
前記閉ループ電流経路上に設けられ導通状態と遮断状態とを繰り返し、少なくとも前記第１のスイッチ回路が導通状態である間は遮断状態となる第２のスイッチ回路を含むことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記閉ループ電流経路外の経路において前記第１のスイッチ回路と直列に設けられ、前記充電電流が流れる第２の誘導素子を更に含むことを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第２の誘導素子及び前記容量素子を含む第２の閉ループ電流経路と、
前記第２の閉ループ電流経路上に設けられ導通状態と遮断状態とを繰り返し、少なくとも前記第１のスイッチ回路が導通状態である間は遮断状態となる第３のスイッチ回路を含むことを特徴とする請求項３記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記所定の期間を前記整流回路の出力に応じた電圧に基づいてフィードバック制御する制御回路をさらに含むことを特徴とする請求項１乃至４何れか一項記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記所定の期間を目標出力電圧に応じて計算した値に設定する制御回路をさらに含むことを特徴とする請求項１乃至４何れか一項記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記第２のスイッチ回路が設けられる前記閉ループ電流経路に流れる電流がゼロになる瞬間に前記第２のスイッチ回路を導通状態から遮断状態に変化させることを特徴とする請求項２乃至６何れか一項記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記第２のスイッチ回路が設けられる前記閉ループ電流経路に流れる電流を検出する電流検出器を更に含み、前記電流検出器の検出結果に応じて前記第２のスイッチ回路を導通状態から遮断状態に変化させることを特徴とする請求項７記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記整流回路は整流用スイッチ回路をさらに含み、前記ＬＣ共振回路の共振周波数に応じて計算したタイミングで前記整流用スイッチ回路の導通及び非導通を制御することを特徴とする請求項１乃至８何れか一項記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記第３のスイッチ回路は寄生ダイオードを有さないトランジスタ素子であり、前記第３のスイッチ回路に並列に設けられたダイオード素子を更に含むことを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
【請求項１１】
容量素子を外部電圧により所定の期間充電し、
前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより、前記容量素子と誘導素子とを含むＬＣ共振回路を含む閉ループ電流経路において、電流を流して振動させ、
前記閉ループ電流経路に流れる電流をトランスに入力し、
前記トランスの出力を整流する
各段階を実行することを特徴とするＤＣ−ＤＣ変換方法。
【請求項１２】
ＤＣ−ＤＣコンバータと、
ＣＰＵと、
記憶装置と
を含み、前記ＤＣ−ＤＣコンバータは、
外部電圧により所定の期間充電される容量素子と、
前記容量素子とともにＬＣ共振回路を構成する誘導素子と、
前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、
前記閉ループ電流経路に流れる電流を入力とするトランスと、
前記トランスの出力側に設けられた整流回路と
を含むことを特徴とする情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
一般的なフォワード型のＤＣ−ＤＣコンバータでは、トランスの１次側に流れる電流をスイッチ回路により所定の周期でオン及びオフさせる。この１次側電流のオン及びオフの繰り返しに応じて、トランスの２次側に現れる電流がオン及びオフを繰り返す。このオン及びオフを繰り返す２次側の電流を整流回路により整流し、更に容量素子及び誘導素子により平滑化することにより略一定の電流及び電圧の出力を生成する。【０００３】
上記のような構成のＤＣ−ＤＣコンバータでは、トランスに流れる電流が方形波状の波形であり、変化点において急峻に変化するために、高い周波数成分を含む。トランスは、動作周波数が高くなるほどコアにおける損失が高くなる特性を有するので、方形波状の電流変化を有する波形を用いることは好ましくない。【０００４】
非特許文献１に開示されるＤＣ−ＤＣコンバータでは、ＬＣ共振回路を利用して共振周波数を有する正弦波状の電流を生成し、この正弦波状の電流を合成した波形の電流をトランスに入力する。正弦波は高周波成分を含むことなく単一の周波数成分しか含まないので、トランスでの損失が少なく、効率的なＤＣ−ＤＣコンバータを実現することができる。【０００５】
しかし非特許文献１に開示されるＤＣ−ＤＣコンバータでは、ＰＷＭ（パルス幅変調）制御により出力電圧を調整するのではなく、トランス１次側のスイッチング周波数を変化させることにより出力電圧を調整している。このような構成では、ＶＣＯ（電圧制御発振器）等を使用することにより、コストが増大する。また出力側に接続される負荷が小さいときにはスイッチング周波数が高くなり、トランスへの入力波形が正弦波から歪んだ形となり、トランスでの損失が増大する。【０００６】
また特許文献１に開示されるＤＣ−ＤＣコンバータにおいては、ＬＣ共振回路を利用して共振周波数を有する正弦波状の電流を生成することにより、トランジスタ等でのスイッチングロスを低減している。このＤＣ−ＤＣコンバータにおいては、スイッチングのタイミングによってはトランスに入力される電流の波形を正弦波に保つことができなくなり、トランスでの損失が増大するという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０３−０６０３６７号公報
【非特許文献】
【０００８】
【非特許文献１】「グリーンエレクトロニクスＮｏ．１高効率・低雑音の電源回路設計」、ｐ５５、ＣＱ出版社、２０１０年４月１日
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上を鑑みると、ＰＷＭ制御においてトランスでの損失を小さくできるＤＣ−ＤＣコンバータが望まれる。
【課題を解決するための手段】
【００１０】
ＤＣ−ＤＣコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにＬＣ共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とする。【００１１】
ＤＣ−ＤＣ変換方法は、容量素子を外部電圧により所定の期間充電し、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより、前記容量素子と誘導素子とを含むＬＣ共振回路を含む閉ループ電流経路において、電流を流して振動させ、前記閉ループ電流経路に流れる電流をトランスに入力し、前記トランスの出力を整流する各段階を実行することを特徴とする。【００１２】
情報機器は、ＤＣ−ＤＣコンバータと、ＣＰＵと、記憶装置とを含み、前記ＤＣ−ＤＣコンバータは、外部電圧により所定の期間充電される容量素子と、前記容量素子とともにＬＣ共振回路を構成する誘導素子と、前記所定期間の後に前記容量素子の蓄積エネルギーを放出することにより前記ＬＣ共振回路を流れる電流が振動する閉ループ電流経路と、前記閉ループ電流経路に流れる電流を入力とするトランスと、前記トランスの出力側に設けられた整流回路とを含むことを特徴とする。
【発明の効果】
【００１３】
本願開示の少なくとも１つの実施例によれば、ＰＷＭ制御を行なうＤＣ−ＤＣコンバータにおいてトランスでの損失を小さくすることができる。
【図面の簡単な説明】
【００１４】
【図１】ＤＣ−ＤＣコンバータの実施例の構成を示す図である。
【図２】図１のＤＣ−ＤＣコンバータの動作を説明する図である。
【図３】図１に示すＤＣ−ＤＣコンバータのより詳細な構成の一例を示す図である。
【図４】図３のＤＣ−ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。
【図５】図３のＤＣ−ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。
【図６】図３のＤＣ−ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。
【図７】図４乃至図６に示したＤＣ−ＤＣコンバータの動作に関わる制御信号及び電流を纏めて示した図である。
【図８】図３に示すＤＣ−ＤＣコンバータの変形例を示す図である。
【図９】ＳＷ１のパルス幅をデューティ比及び周期Ｔに基づいて計算し、ＳＷ２及びＳＷ３をＳＷ１の反転信号とした場合の波形の例を示す図である。
【図１０】スイッチ回路をＯＦＦにするタイミングについて説明するための図である。
【図１１】スイッチ回路をＯＦＦにするタイミングを制御するための構成を示す図である。
【図１２】図１１のＤＣ−ＤＣコンバータの動作の一例を示す波形図である。
【図１３】図３のＤＣ−ＤＣコンバータの別の変形例を示す図である。
【図１４】図１３のＤＣ−ＤＣコンバータの動作の一例を示す図である。
【図１５】図３のＤＣ−ＤＣコンバータの別の変形例を示す図である。
【図１６】情報機器の構成の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１６】
図１は、ＤＣ−ＤＣコンバータの実施例の構成を示す図である。図１のＤＣ−ＤＣコンバータは、容量素子（キャパシタ）１０、誘導素子（インダクタ）１１、トランス１４、整流回路１５、キャパシタ充電用スイッチング回路１６、スイッチ回路１７、及び制御回路１８を含む。キャパシタ充電用スイッチング回路１６には、ＤＣ−ＤＣコンバータの入力である直流電圧Ｖｉｎが印加される。整流回路１５からは、ＤＣ−ＤＣコンバータの出力である直流電圧Ｖｏｕｔが出力される。
【００１７】
キャパシタ充電用スイッチング回路１６は、ＰＷＭ制御により調整されるパルス幅を有するパルス信号を制御回路１８から受け取り、このパルス幅の期間、直流電圧Ｖｉｎを出力する。これにより容量素子１０は、ＰＷＭ制御されるパルス幅の期間、外部電圧Ｖｉｎにより充電される。誘導素子１１は、容量素子１０とともにＬＣ共振回路を構成する。閉ループ電流経路１３は、容量素子１０、誘導素子１１、トランス１４の１次側コイル１４Ａ、及びスイッチ回路１７を含む。キャパシタ充電用スイッチング回路１６による容量素子１０の充電時に、スイッチ回路１７は遮断状態（開放状態）となっている。
【００１８】
キャパシタ充電用スイッチング回路１６による充電後、即ち前記パルス期間の後に、スイッチ回路１７が導通状態となり、容量素子１０の蓄積エネルギーが閉ループ電流経路１３に放出される。容量素子１０の蓄積エネルギーを放出することにより閉ループ電流経路１３においてＬＣ共振回路を流れる電流が、容量素子１０のキャパシタンスＣ及び誘導素子１１のインダクタンスＬにより定まる共振周波数で振動する。具体的には共振周波数は１／（ＬＣ）１／２である。
【００１９】
トランス１４は、閉ループ電流経路１３に流れる電流を入力とする。トランス１４の出力側には整流回路１５が設けられている。整流回路１５は、トランス１４の２次側コイル１４Ｂに流れる電流を整流し、更に内蔵の容量素子及び誘導素子により電圧及び電流を平滑化することにより、略一定の電圧及び電流を有した出力を生成する。制御回路１８は、整流回路１５の出力に応じた電圧に基づいてフィードバック制御することにより、キャパシタ充電用スイッチング回路１６に供給するパルス信号のパルス幅をＰＷＭ制御する。制御回路１８は更に、前記パルス幅のＰＷＭ制御に応じて、スイッチ回路１７の導通状態及び遮断状態を制御する。
【００２０】
このようにして図１に示すＤＣ−ＤＣコンバータでは、容量素子１０の蓄積エネルギーを放出することにより閉ループ電流経路１３においてＬＣ共振回路を流れる電流が共振により振動し、この振動する電流をトランス１４により整流回路１５に伝達する。この電流は、ＬＣ共振回路の共振周波数を有する正弦波状の電流波形となる。正弦波は高周波成分を含むことなく単一の周波数成分しか含まないので、トランス１４での損失が少なく、効率的なＤＣ−ＤＣコンバータが得られる。
【００２１】
図２は、図１のＤＣ−ＤＣコンバータの動作を説明する図である。（ａ）はキャパシタ充電用スイッチング回路１６の出力電圧波形を示し、Ｔ１からＴ２の期間において出力電圧がＨＩＧＨとなり、容量素子１０を充電する。（ｂ）は共振スイッチであるスイッチ回路１７の導通及び非導通を制御するスイッチ制御信号の波形を示す。このスイッチ制御信号がＨＩＧＨの期間において、スイッチ回路１７は導通状態となり、容量素子１０の蓄積エネルギーが閉ループ電流経路１３において放出される。（ｃ）はキャパシタ電圧、即ち容量素子１０の両端の電圧を示す。Ｔ１からＴ２の期間において充電によりキャパシタ電圧が上昇し、Ｔ３においてスイッチ回路１７が導通状態となると、容量素子１０の放電によりキャパシタ電圧が下降する。このときＬＣ共振回路の共振により、閉ループ電流経路１３に流れる電流が共振周波数で振動する。（ｄ）はトランス電流、即ち閉ループ電流経路１３に流れる振動する電流を示す。またＬＣ共振回路の共振により容量素子１０が充放電を繰り返すので、（ｃ）に示すキャパシタ電圧も振動し、振動しながら徐々に電荷を失っていく。容量素子１０から失われるエネルギーは、トランス１４の２次側に伝達され、ＤＣ−ＤＣコンバータの直流電圧出力となる。
【００２２】
図３は、図１に示すＤＣ−ＤＣコンバータのより詳細な構成の一例を示す図である。キャパシタ充電用スイッチング回路１６は、スイッチ回路２１、誘導素子２２、及びスイッチ回路２３を含む。スイッチ回路１７、スイッチ回路２１、及びスイッチ回路２３は、トランジスタであってよく、例えばＮＭＯＳトランジスタであってよい。整流回路１５は、ダイオード素子２４及び２５、誘導素子２６、及び容量素子２７を含む。制御回路１８は、ゲートドライバ２０−１乃至２０−３、Ａ／Ｄ変換回路２８、及びＤＳＰ（Digital Signal Processor）２９を含む。
【００２３】
制御回路１８は、整流回路１５の出力電圧をＡ／Ｄ変換回路２８によりデジタル信号に変換し、得られたデジタル信号をＤＳＰ２９に供給する。ＤＳＰ２９は、整流回路１５の出力電圧を示すデジタル信号に応じて、ゲートドライバ２０−１乃至２０−３をそれぞれ駆動する。これにより、ゲートドライバ２０−１乃至２０−３は、整流回路１５の出力電圧に応じたパルス幅を有するゲート信号を、スイッチ回路２１、２３、及び１７にそれぞれ供給する。
【００２４】
図４乃至図６は、図３のＤＣ−ＤＣコンバータにおける各動作状態におけるスイッチ状態及び電流の流れを示す図である。図４は、スイッチ回路２１がＯＮ（導通状態）となり、スイッチ回路１７及び２３が両方共にＯＦＦ（遮断状態）となった動作状態を示す。このとき、入力電圧Ｖｉｎに応じた電流Ｉ１がスイッチ回路２１、誘導素子２２、及び容量素子１０を流れ、外部電圧Ｖｉｎにより容量素子１０に電荷を充電する。スイッチ回路２１は、閉ループ電流経路１３外の経路に設けられ、制御回路１８が指定するパルス幅の期間において導通状態となり容量素子１０に充電電流を供給する。誘導素子２２は閉ループ電流経路１３外の経路においてスイッチ回路２１と直列に設けられ、この誘導素子２２を介して上記の充電電流が流れる。誘導素子２２が設けられていないとすると、スイッチ回路２１のＯＮ抵抗を介して大量の電流が容量素子１０に流れるために、スイッチ回路２１における電力損失が大きくなる。誘導素子２２を設けることで、電流Ｉ１の電流量が低減され、スイッチ回路２１における電力損失が抑制される。
【００２５】
図５は、図４に示す動作状態から、スイッチ回路２１がＯＦＦ（遮断状態）になり、スイッチ回路２３がＯＮ（導通状態）になった動作状態を示す。スイッチ回路１７はＯＦＦ（遮断状態）のままである。このとき、誘導素子２２の蓄積エネルギー（磁束）に応じた電流Ｉ２が、誘導素子２２、容量素子１０、及びスイッチ回路２３を含む閉ループ電流経路を流れ、外部電圧Ｖｉｎによる充電後においても、引き続き容量素子１０に電荷を充電する。これは、誘導素子２２に電流が流れている間にスイッチ回路２１をＯＦＦしてスイッチ回路２３をＯＮすると、誘導素子２２が、引き続き電流を流し続けようとするからである。このとき、スイッチ回路２１及び２３を介して貫通電流が流れないように、両方のスイッチ回路２１及び２３が一瞬であっても同時にＯＮすることは避けることが好ましい。従って、ある程度の余裕を設け、スイッチ回路２１をＯＦＦしてから、若干の時間が経過してから、スイッチ回路２３をＯＮしてよい。即ち、スイッチ回路２１をＯＦＦするタイミングに対して、スイッチ回路２３をＯＮするタイミングは若干遅れてよい。この時間差は、スイッチ回路２１及び２３のスイッチング時間（スイッチングに要する時間長）を考慮して、貫通電流が流れないような時間に設定してよい。このことは、スイッチ回路２３をＯＦＦしてスイッチ回路２１をＯＮする場合においても同様である。なお両方のスイッチ回路２１及び２３がＯＦＦとなる期間において、その間も誘導素子２２は電流を流し続けようとするため、ＮＭＯＳトランジスタであるスイッチ回路２３に並列に存在する寄生ダイオードを介して電流が流れることになる。
【００２６】
図６は、図５に示す動作状態から、スイッチ回路１７がＯＮ（導通状態）になった動作状態を示す。スイッチ回路２１はＯＦＦ（遮断状態）のままであり、スイッチ回路２３はＯＮ（導通状態）のままである。図５に示す状態と同様に、誘導素子２２の蓄積エネルギー（磁束）に応じた電流Ｉ２が、誘導素子２２、容量素子１０、及びスイッチ回路２３を含む閉ループ電流経路を流れ、更に容量素子１０に電荷を充電する。この容量素子１０への電荷の充電は、誘導素子２２の蓄積エネルギーが無くなり、誘導素子２２の誘導起電力による電流Ｉ２がゼロになると終了する。この動作と並行して、容量素子１０の蓄積された電荷が誘導素子１１、トランス１４の１次側コイル、スイッチ回路１７を含む閉ループ電流経路１３を介して放電し、閉ループ電流経路１３に電流Ｉ３が流れる。なお誘導素子２２のインダクタンスが誘導素子１１のインダクタンスよりも大きいので、容量素子１０からの放電電流は誘導素子２２側には殆ど流れず、誘導素子１１側に流れることになる。その後、容量素子１０が完全に放電して蓄積電荷がゼロになっても、誘導素子１１の蓄積エネルギー（磁束）により電流Ｉ３が流れ続け、容量素子１０を最初とは逆の極性に充電することになる。更にその後、誘導素子１１の蓄積エネルギーがゼロになり電流Ｉ３がゼロになると、今度は容量素子１０が放電を開始し、それまでとは逆の方向に電流Ｉ３が流れ始める。このようにして電流Ｉ３は、交互に逆方向に流れることになり、容量素子１０のキャパシタＣと誘導素子１１のインダクタンスＬに応じた共振周波数で振動する。この電流Ｉ３の変化（振動）がトランス１４の１次側から２次側に伝えられ、２次側ではダイオード素子２４に流れる電流Ｉ４とダイオード素子２５に流れる電流Ｉ５が現れることになる。
【００２７】
図７は、図４乃至図６に示したＤＣ−ＤＣコンバータの動作に関わる制御信号及び電流を纏めて示した図である。スイッチ回路２１のゲート電圧がＳＷ１であり、スイッチ回路２３のゲート電圧がＳＷ２であり、スイッチ回路１７のゲート電圧がＳＷ３である。これらのゲート電圧ＳＷ１乃至ＳＷ３は制御回路１８のゲートドライバ２０−１乃至２０−３からそれぞれ供給される。ゲート電圧ＳＷ１は、所定の周期Ｔを有し、ＰＷＭ制御されるパルス幅の期間においてＨＩＧＨとなる。これによりスイッチ回路２１は、所定の間隔Ｔをおいて、ＰＷＭ制御に応じた期間導通状態となる。このＳＷ１がＨＩＧＨとなる期間において電流Ｉ１が流れ（図３及び図４参照）、外部電圧により容量素子１０が充電される。
【００２８】
図７においてＳＷ１がＨＩＧＨからＬＯＷになった後、ＳＷ２がＬＯＷからＨＩＧＨに変化する。これにより、スイッチ回路２１及び２３がそれぞれ遮断状態及び導通状態となり、電流Ｉ１が供給停止され、電流Ｉ２が流れることになる（図３及び図５参照）。その後、ＳＷ３がＬＯＷからＨＩＧＨに変化し、スイッチ回路１７が導通状態となり、電流Ｉ３が流れることになる（図３及び図６参照）。この電流Ｉ３は、前述のように閉ループ電流経路１３においてＬＣ共振回路により共振し、図７に示されるように共振周波数で振動する。なお図７に示す動作例では、ＳＷ２がＨＩＧＨになった後にＳＷ３がＨＩＧＨになっているが、ＳＷ２とＳＷ３とは同時にＬＯＷからＨＩＧＨになってもよい。即ち、スイッチ回路２３とスイッチ回路１７とを同時に遮断状態から導通状態に変化させてよい。また誘導素子２２の蓄積エネルギーがゼロになり誘導素子２２の誘導起電力により生じる電流Ｉ２がゼロになれば、その後は何時でもＳＷ２をＬＯＷにして、スイッチ回路２３を遮断状態にしてよい。但し図７に示す動作例のように、誘導素子２２の誘導起電力により生じる電流Ｉ２が未だゼロになっていない場合であっても、次にＳＷ１がＨＩＧＨになる前にはＳＷ２をＬＯＷにしてスイッチ回路２３を遮断状態にすることが、貫通電流を避けるために必要である。またＳＷ３についても、次にＳＷ１がＨＩＧＨになる前にはＬＯＷにしてスイッチ回路１７を遮断状態にすることが好ましい。ＳＷ２とＳＷ３とは、同時にＨＩＧＨからＬＯＷに変化してもよいし、図７に示す動作例のように異なるタイミングでＨＩＧＨからＬＯＷに変化してもよい。
【００２９】
このようにして、ＳＷ３により制御されるスイッチ回路１７は、周期Ｔで導通状態と遮断状態とを繰り返し、少なくともスイッチ回路２１が導通状態（ＳＷ１がＨＩＧＨ）である間は遮断状態となる。またＳＷ２により制御されるスイッチ回路２３は、周期Ｔで導通状態と遮断状態とを繰り返し、少なくともスイッチ回路２１が導通状態（ＳＷ１がＨＩＧＨ）である間は遮断状態となる。
【００３０】
図７に示されるように、電流Ｉ３が共振周波数で振動するのに応答して、トランス１４の２次側に電流Ｉ４及び電流Ｉ５が現れる（図３及び図６参照）。これら電流Ｉ４及び電流Ｉ５は、それぞれ電流Ｉ３の正側の半波及び負側の半波に対応する。電流Ｉ４及び電流Ｉ５が合成されることにより、誘導素子２６を流れる電流Ｉ６（図３参照）は、全波整流波形となる。容量素子２７により電圧を平滑化することにより、ＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは、図７に模式的に示されるように略一定の電圧となる。
【００３１】
図８は、図３に示すＤＣ−ＤＣコンバータの変形例を示す図である。図８において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図８に示すＤＣ−ＤＣコンバータでは、制御回路１８の代りに制御回路１８Ａが設けられる。制御回路１８Ａは、ゲートドライバ２０−１乃至２０−３、ロジック回路３０、及びメモリ３１を含む。図３に示すＤＣ−ＤＣコンバータでは、整流回路１５の出力電圧に応じて制御回路１８がパルス幅をフィードバック制御していた。それに対して図８に示すＤＣ−ＤＣコンバータでは、制御回路１８Ａが所定の計算式に基づいてパルス幅を制御する。この場合の制御はフィードバック制御（整流回路１５の出力に応じた動的な制御）ではなく、静的な制御となる。
【００３２】
スイッチ回路２１のゲート電圧ＳＷ１のパルス幅は、デューティ比Ｄと前述の周期Ｔ（スイッチ回路２１のスイッチング周期）との積として定義される。デューティ比Ｄは、
Ｄ＝（Ｖｏｕｔ／Ｖｉｎ）（Ｎｐ／Ｎｓ）
として求めることができる。ＶｏｕｔはＤＣ−ＤＣコンバータの目標出力電圧、ＶｉｎはＤＣ−ＤＣコンバータの入力電圧、Ｎｐはトランス１４の１次側のコイルの巻数、Ｎｓはトランス１４の２次側のコイルの巻数である。なお（Ｖｉｎ／Ｖｏｕｔ）＞（Ｎｐ／Ｎｓ）である。
【００３３】
例えばメモリ３１にＶｏｕｔ、Ｖｉｎ、Ｎｐ、Ｎｓ、Ｔのデータを格納しておき、これらのデータに基づいてロジック回路３０により、ＳＷ１のパルス幅を計算してよい。ロジック回路３０は、このようにして計算したパルス幅に従って、ゲートドライバ２０−１乃至２０−３をそれぞれ駆動する。この際、ＳＷ２及びＳＷ３は、例えばＳＷ１の反転信号とし、且つ貫通電流を避けるためにスイッチング時間を考慮したスイッチングの時間差を設けるように設定してよい。図９は、ＳＷ１のパルス幅をデューティ比及び周期Ｔに基づいて計算し、ＳＷ２及びＳＷ３をＳＷ１の反転信号とした場合の波形の例を示す図である。また或いは、メモリ３１には例えば複数の異なる周期Ｔに対して予め計算したパルス幅の値をテーブル形式で格納しておき、所望の周期Ｔに対するパルス幅をロジック回路３０が読み出して、これに基づきＳＷ１、ＳＷ２、ＳＷ３を制御してもよい。
【００３４】
図１０は、スイッチ回路１７をＯＦＦにするタイミングについて説明するための図である。ここまでの説明では、スイッチ回路１７を遮断状態にするタイミングについては特に限定していなかった。しかし図３に示す構成例において、スイッチ回路１７はＮＭＯＳトランジスタであり、ＯＮ（導通状態）からＯＦＦ（遮断状態）への推移には若干のスイッチング時間を要する。電流が流れている状態において、スイッチ回路１７をＯＮからＯＦＦに変化させると、スイッチング時間をかけて徐々にチャネルの抵抗値が増大していきチャネルを流れる電流が減少していく。その際に、スイッチ回路１７の両端の電圧とスイッチ回路１７に流れる電流との積が無視できない大きさとなり、電力損失が発生してしまう。そこでスイッチ回路１７をＯＮからＯＦＦにするタイミングは、スイッチ回路１７を流れる電流Ｉ３がゼロになるタイミングに一致していることが好ましい。即ち、スイッチ回路１７が設けられる閉ループ電流経路１３に流れる電流がゼロになる瞬間に、スイッチ回路１７を導通状態から遮断状態に変化させることが好ましい。
【００３５】
図１０において、時間ｔ１乃至ｔ８は共振周波数で振動する電流Ｉ３がゼロになるタイミングであり、この時間ｔ１乃至ｔ８の何れかのタイミングにおいてＳＷ３をＬＯＷにすれば、電流Ｉ３がゼロのタイミングでスイッチ回路１７をＯＦＦにすることができる。即ち、スイッチ回路１７のスイッチングによる電力損失を理想的にはゼロにすることが可能となる。
【００３６】
但し、スイッチ回路１７をＯＦＦにしたときに、容量素子１０に電荷が蓄積された状態であることを考慮することが好ましい。図１０の時間ｔ１，ｔ３，ｔ５，ｔ７のタイミングでスイッチ回路１７をＯＦＦにした場合、容量素子１０に蓄積される電荷の極性は、スイッチ回路２１がＯＮの時に電流Ｉ１により蓄積される電荷の極性とは逆になる。この場合、スイッチングによる電力損失をゼロにするという効果は得られるものの、容量素子１０の蓄積エネルギーが無駄になってしまう。それに対して、図１０の時間ｔ２，ｔ４，ｔ６，ｔ８のタイミングでスイッチ回路１７をＯＦＦにした場合、容量素子１０に蓄積される電荷の極性は、スイッチ回路２１がＯＮの時に電流Ｉ１により蓄積される電荷の極性と同じになる。従って、スイッチングによる電力損失をゼロにするという効果が得られるのに加え更に、容量素子１０の蓄積エネルギーが次回の充放電時にそのまま生かされることになり、エネルギー損失のない動作が可能となる。
【００３７】
上述のようにしてスイッチ回路２１をＯＦＦにするタイミングは、図３のＤＳＰ２９又は図８の演算回路３０により予め計算しておいてよい。ゲートドライバ２０−３は、その計算しておいたタイミングにおいて、ＳＷ３をＨＩＧＨからＬＯＷに変化させてよい。具体的には、容量素子１０の蓄積エネルギーを次回の充放電時にそのまま生かすことができるようにスイッチ回路１７をＯＦＦにするタイミングは、ＳＷ３がＨＩＧＨになってからＮ×（ＬＣ）１／２時間後として求めることができる。ここでＮは正の整数であり、Ｎ×（ＬＣ）１／２は共振周期の整数倍である。即ち、制御回路１８又は１８Ａは、ＳＷ３がＨＩＧＨである期間をＮ×（ＬＣ）１／２に等しい時間に設定すればよい。
【００３８】
図１１は、スイッチ回路１７をＯＦＦにするタイミングを制御するための構成を示す図である。図１１において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。
【００３９】
図１１に示すＤＣ−ＤＣコンバータは、図３に示す構成に加え更に、電流検出巻線４０、全波整流回路４１、コンパレータ４２、及びカウンタ回路４３を含む。電流検出巻線４０は、基本的にトランスと同様な構成により、閉ループ電流経路１３に流れる電流Ｉ３に応じた電流を流す。全波整流回路４１は、電流検出巻線４０に流れる電流を全波整流する。コンパレータ４２は、全波整流回路４１の出力を所定の参照電圧と比較して、比較結果に応じた電圧を出力する。例えば、コンパレータ４２は、全波整流回路４１の出力電圧が参照電圧よりも高いときにＨＩＧＨを出力し、全波整流回路４１の出力電圧が参照電圧よりも低いときにＬＯＷを出力してよい。カウンタ回路４３は、コンパレータ４２の出力の変化（例えば立ち下がりエッジ）をカウントし、カウント値が所定の値に等しくなると出力をアサートする。カウンタ回路４３の出力のアサート状態に応答して、制御回路１８がＳＷ３をＨＩＧＨからＬＯＷに変化させる。このように図１１に示すＤＣ−ＤＣコンバータでは、電流検出巻線４０が電流検出器として動作し、スイッチ回路が設けられる閉ループ電流経路１３に流れる電流を検出する。そしてこの電流の検出結果に応じてスイッチ回路１７を導通状態から遮断状態に変化させる。
【００４０】
図１２は、図１１のＤＣ−ＤＣコンバータの動作の一例を示す波形図である。図１２に示す例では、電流Ｉ３は共振の１サイクルの期間流れ、１サイクルの終わりにおいてＳＷ３がＬＯＷになりスイッチ回路１７が遮断されている。具体的には、電流Ｉ３を全波整流した波形が全波整流回路４１から出力され、この全波整流した波形に基づいて、コンパレータから共振の１サイクルに２つのＨＩＧＨパルスを含む矩形波が出力される。カウンタ回路４３はこのＨＩＧＨパルスの立ち上がりエッジをカウントすることにより、カウント値が２に等しくなった時点（即ち共振の１サイクルの終わりのタイミング）で、出力をアサートする。この出力のアサートに応答して、ＳＷ３がＨＩＧＨからＬＯＷに変化される。図１２に示す例では共振の１サイクルの終了時にスイッチ回路１７をＯＦＦにしているが、２サイクル後、３サイクル後等、所望の数のサイクルの終了時にスイッチ回路１７をＯＦＦにしてよい。
【００４１】
図１３は、図３のＤＣ−ＤＣコンバータの別の変形例を示す図である。図１３において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図１３に示すＤＣ−ＤＣコンバータは、図３に示すＤＣ−ＤＣコンバータと比較して、整流回路のダイオード素子２４及び２５がＮＭＯＳトランジスタ２４Ａ及び２５Ａにより置き換えられている点が異なる。ＮＭＯＳトランジスタ２４Ａ及び２５Ａのゲート端子には、制御回路１８Ｂから供給される制御信号が印加される。
【００４２】
制御回路１８Ｂは、電流Ｉ３の共振振動に同期した制御信号をＮＭＯＳトランジスタ２４Ａ及び２５Ａのゲート端子に印加して、ＮＭＯＳトランジスタ２４Ａ及び２５ＡのＯＮ及びＯＦＦを制御する。ここで制御回路１８Ｂは、Ｎ×（ＬＣ）１／２に等しいスイッチング周期でＮＭＯＳトランジスタ２４Ａ及び２５Ａをスイッチングする。このように、整流回路が整流用スイッチ回路としてＮＭＯＳトランジスタ２４Ａ及び２５Ａを含み、ＬＣ共振回路の共振周波数に応じて計算したタイミングで整流用スイッチ回路の導通及び非導通を制御する。ダイオード素子２４及び２５の代りにＮＭＯＳトランジスタ２４Ａ及び２５Ａを用いることで、ダイオード素子において発生していた電力損失を無くし、効率的なＤＣ−ＤＣコンバータを提供することができる。
【００４３】
図１４は、図１３のＤＣ−ＤＣコンバータの動作の一例を示す図である。図１４において、ＳＷ１乃至ＳＷ３及びＩ３乃至Ｉ６については、図７に示す波形と同様である。図１４の動作例では、電流Ｉ３の共振振動に同期してスイッチング用の制御信号ＳＷ４及びＳＷ５が生成されている。これらの制御信号ＳＷ４及びＳＷ５が、図１３に示すＮＭＯＳトランジスタ２４Ａ及び２５Ａのゲート端子に印加される。これによりＳＷ４がＨＩＧＨの期間において電流Ｉ４が流れ、且つ、ＳＷ５がＨＩＧＨの期間において電流Ｉ５が流れる。このようにＮＭＯＳトランジスタ２４Ａ及び２５ＡのＯＮ及びＯＦＦを共振振動に同期して制御することで、電流Ｉ４及びＩ５について半端整流を実現することができる。
【００４４】
図１５は、図３のＤＣ−ＤＣコンバータの別の変形例を示す図である。図１５において、図３と同一の構成要素は同一の番号で参照し、その説明は適宜省略する。図１５に示すＤＣ−ＤＣコンバータは、図３に示すＤＣ−ＤＣコンバータと比較して、スイッチ回路２３がスイッチ回路２３Ａにより置き換えられている点が異なる。スイッチ回路２３Ａは、ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor）素子やＳｉＣ−ＦＥＴ（Field effect transistor）素子のように、寄生ダイオードを有さないトランジスタ素子である。前述のように図３に示すＤＣ−ＤＣコンバータでは、両方のスイッチ回路２１及び２３がＯＦＦとなる期間においても、誘導素子２２は電流を流し続けようとする。従って、ＮＭＯＳトランジスタであるスイッチ回路２３に並列に存在する寄生ダイオードを介して電流が流れることになる。それに対して図１５に示すＤＣ−ＤＣコンバータのように寄生ダイオードを有さないスイッチ回路２３Ａを用いた場合、誘導素子２２の誘導起電力が大きいと、ＯＦＦ状態のスイッチ回路２３Ａに大量の電流を流して、スイッチ回路２３Ａを破壊してしまう恐れがある。そこでスイッチ回路２３Ａに並列にダイオード素子５０を設けてある。このダイオード素子５０を介して誘導素子２２に電流が流れることにより、スイッチ回路２３Ａが破壊されるのを防ぐことができる。
【００４５】
図１６は、情報機器の構成の一例を示す図である。図１６に示す情報機器１００は、例えばサーバやパーソナルコンピュータ等の機器であり、例えば８０Ｖから２６５Ｖの間の交流電圧を電源として動作する。情報機器１００は、ＰＳＵ（Power Supply Unit）１０１、メインボード１０２、ハードディスク１０３、及びＣＤ−ＲＯＭドライブ１０４を含む。ＰＳＵ１０１は、交流電圧を入力として例えば１２Ｖの直流電圧を生成する。生成された直流電圧は、メインボード１０２、ハードディスク１０３、及びＣＤ−ＲＯＭドライブ１０４に電源電圧として供給される。メインボード１０２は、ＣＰＵ（Central Processing Unit）やメモリ等を搭載し、情報機器１００の演算機能や制御機能等を提供する。ハードディスク１０３は、ＣＰＵによる処理に関わるデータやＣＰＵが実行するプログラム等を格納する。ＣＤ−ＲＯＭドライブ１０４は、脱着可能なＣＤ−ＲＯＭに対して情報の書き込み及び読み出しを行なう。ＣＤ−ＲＯＭドライブ１０４は、ＣＤ−ＲＯＭ以外に例えばＤＶＤ（Digital Versatile Disk）に対する書き込み及び読み出しを行なうドライブ装置であってよい。
【００４６】
ＰＳＵ１０１は、整流回路１１１、力率改善回路１１２、及びＤＣ−ＤＣコンバータ１１３を含む。整流回路１１１は、入力される交流電圧波形を整流して整流電圧波形を生成する。力率改善回路１１２は、整流回路１１１が出力する電圧波形を正弦波の整流波形に近い形に変形して力率を改善する。ＤＣ−ＤＣコンバータ１１３は、力率改善回路１１２が出力する直流電圧に基づいて、上記の例えば１２Ｖの出力直流電圧を生成する。ＤＣ−ＤＣコンバータ１１３は、前述の何れのＤＣ−ＤＣコンバータであってもよい。
【００４７】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００４８】
１０  容量素子
１１  誘導素子
１３  閉ループ電流経路
１４  トランス
１５  整流回路
１６  キャパシタ充電用スイッチング回路
１７  スイッチ回路
１８  制御回路１８
【図１】
2013024550.tif 000003
【図２】
2013024550.tif 000004
【図３】
2013024550.tif 000005
【図４】
2013024550.tif 000006
【図５】
2013024550.tif 000007
【図６】
2013024550.tif 000008
【図７】
2013024550.tif 000009
【図８】
2013024550.tif 000010
【図９】
2013024550.tif 000011
【図１０】
2013024550.tif 000012
【図１１】
2013024550.tif 000013
【図１２】
2013024550.tif 000014
【図１３】
2013024550.tif 000015
【図１４】
2013024550.tif 000016
【図１５】
2013024550.tif 000017
【図１６】
2013024550.tif 000018
【国際調査報告】
2013024550.tif 000019
2013024550.tif 000020