(57)【要約】  ＮＭＯＳ型ＦＥＴスイッチ１１のドレイン電圧端子１７にバックゲート電圧を基準として正の直流電圧を印加するので、ＮＭＯＳ型ＦＥＴスイッチ１１のオフ状態時に、ＮＭＯＳ型ＦＥＴスイッチ１１のドレイン側において電力増幅器５により増幅された信号の電圧振幅が時間変化したとしても、オン状態となる閾値電圧Ｖｔｈが高くなるため、瞬時的にオン状態となることはなく、高い電力まで高効率動作が可能になる。
2013157039.tif 000002
【特許請求の範囲】
【請求項１】
第一のノードからの入力信号を増幅して第二のノードに出力する電力増幅器と、
上記第一および上記第二のノード間を接続し、上記電力増幅器をバイパスする経路に設けられたスイッチ回路とを備え、
上記スイッチ回路は、
上記第一のノード側にソースが接続されると共に上記第二のノード側にドレインが接続され、ゲートに印加されるオンゲートバイアスに応じてオン状態にすると共にゲートに印加されるオフゲートバイアスに応じてオフ状態にするＮＭＯＳ型ＦＥＴスイッチと、
上記ＮＭＯＳ型ＦＥＴスイッチのドレインにバックゲート電圧を基準として正の直流電圧を印加するドレイン電圧端子とを備えたことを特徴とする経路切替電力増幅器。
【請求項２】
ドレイン電圧端子は、
ＮＭＯＳ型ＦＥＴスイッチのゲートにオフゲートバイアスが印加されている時のみ正の直流電圧が印加されることを特徴とする請求項１記載の経路切替電力増幅器。
【請求項３】
スイッチ回路は、
ソースとドレインが互いに接続された複数のＮＭＯＳ型ＦＥＴスイッチからなり、
それら複数のＮＭＯＳ型ＦＥＴスイッチのうちの最も第二のノード側のＮＭＯＳ型ＦＥＴスイッチに正の直流電圧が印加されるドレイン電圧端子が設けられることを特徴とする請求項１記載の経路切替電力増幅器。
【請求項４】
第一のノードからの入力信号を増幅して第二のノードに出力する電力増幅器と、
上記第二および第三のノード間を接続する経路に設けられた第一のスイッチ回路と、
上記第二および第四のノード間を接続する経路に設けられた第二のスイッチ回路とを備え、
第一のスイッチ回路は、
上記第二のノード側にソースが接続されると共に上記第三のノード側にドレインが接続され、ゲートに印加されるオンゲートバイアスに応じてオン状態にすると共にゲートに印加されるオフゲートバイアスに応じてオフ状態にするＮＭＯＳ型ＦＥＴスイッチと、
上記ＮＭＯＳ型ＦＥＴスイッチのソースにバックゲート電圧を基準として正の直流電圧を印加するソース電圧端子とを備えたことを特徴とする経路切替電力増幅器。
【請求項５】
ソース電圧端子は、
ＮＭＯＳ型ＦＥＴスイッチのゲートにオフゲートバイアスが印加されている時のみ正の直流電圧が印加されることを特徴とする請求項４記載の経路切替電力増幅器。
【請求項６】
第一のスイッチ回路は、
ドレインとソースが互いに接続された複数のＮＭＯＳ型ＦＥＴスイッチからなり、
それら複数のＮＭＯＳ型ＦＥＴスイッチのうちの最も第二のノード側のＮＭＯＳ型ＦＥＴスイッチに正の直流電圧が印加されるソース電圧端子が設けられることを特徴とする請求項４記載の経路切替電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、携帯電話を始めとする移動体通信用高周波電力増幅器などの増幅器に関するものであり、出力電力に応じて経路が切り替わる経路切替電力増幅器に関するものである。
【背景技術】
【０００２】
従来の経路切替電力増幅器として、入力信号を分岐する分岐手段と、分岐手段に接続され、互いに異なる周波数にて動作する複数の増幅手段と、分岐手段に接続され、複数の増幅手段をバイパスするバイパス手段と、分岐手段と複数の増幅手段との間、および分岐手段とバイパス手段との間に接続されたスイッチ手段と、複数の増幅手段およびバイパス手段に接続され、信号を合成出力する合成出力手段と、信号周波数および出力電力に応じてスイッチ手段を制御し、入力信号の経路を切り替える制御手段とを備えたものがある（下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２４６８４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の経路切替電力増幅器は以上のように構成されているので、入力信号の経路を切り替えるスイッチ手段は、ＦＥＴスイッチを用いたものではない。
したがって、スイッチ手段としてＦＥＴスイッチを用いた場合に、オフ経路に接続されたＦＥＴスイッチが電力増幅器により増幅された信号の電圧振幅によって瞬時的にオン状態となり、信号成分がオフ経路に漏れ出し、電力損失により効率が低下してしまう課題を解消することができない。【０００５】
この発明は、上記のような課題を解決するためになされたもので、オフ経路に接続されたＦＥＴスイッチが電力増幅器により増幅された信号の電圧振幅によって瞬時的にオン状態となることなく、高効率な経路切替電力増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る経路切替電力増幅器は、第一のノードからの入力信号を増幅して第二のノードに出力する電力増幅器と、第一および第二のノード間を接続し、電力増幅器をバイパスする経路に設けられたスイッチ回路とを備え、スイッチ回路は、第一のノード側にソースが接続されると共に第二のノード側にドレインが接続され、ゲートに印加されるオンゲートバイアスに応じてオン状態にすると共にゲートに印加されるオフゲートバイアスに応じてオフ状態にするＮＭＯＳ型ＦＥＴスイッチと、ＮＭＯＳ型ＦＥＴスイッチのドレインにバックゲート電圧を基準として正の直流電圧を印加するドレイン電圧端子とを備える。
【発明の効果】
【０００７】
この発明によれば、ＮＭＯＳ型ＦＥＴスイッチのドレイン電圧端子にバックゲート電圧を基準として正の直流電圧を印加するので、ＮＭＯＳ型ＦＥＴスイッチのオフ状態時に、ＮＭＯＳ型ＦＥＴスイッチのドレイン側において電力増幅器により増幅された信号の電圧振幅が時間変化したとしても、オン状態となる閾値電圧が高くなるため、瞬時的にオン状態となることはない。これにより、高い電力まで高効率動作が可能になる効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による経路切替電力増幅器を示す構成図である。
【図２】正の直流電圧を印加された場合のゲート−ドレイン間電圧の時間変化を示す波形図である。
【図３】正の直流電圧を印加されない場合のゲート−ドレイン間電圧の時間変化を示す波形図である。
【図４】スイッチ回路の変形例を示す構成図である。
【図５】スイッチ回路の変形例を示す構成図である。
【図６】スイッチ回路の変形例を示す構成図である。
【図７】スイッチ回路の変形例を示す構成図である。
【図８】スイッチ回路の変形例を示す構成図である。
【図９】スイッチ回路の変形例を示す構成図である。
【図１０】スイッチ回路の変形例を示す構成図である。
【図１１】この発明の実施の形態２による経路切替電力増幅器を示す構成図である。
【発明を実施するための形態】
【０００９】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１はこの発明の実施の形態１による経路切替電力増幅器を示す構成図である。
図１において、電力増幅器５は、ノード１からノード２を介した入力信号を増幅してノード３およびマッチング回路６を介してノード４に出力する。
ここで、ノード１から電力増幅器５およびマッチング回路６を介してノード４に至る経路を第一の経路とする。
【００１０】
マッチング回路７は、ノード２に接続され、スイッチ回路８は、マッチング回路７の出力端とノード３との間に接続される。
ここで、ノード１からマッチング回路７およびスイッチ回路８を介してノード４に至る経路を第二の経路とする。
【００１１】
スイッチ回路８には、直流をカットする容量９，１０が設けられる。
また、容量９にソースが接続され、容量１０にドレインが接続されたＮＭＯＳ型ＦＥＴスイッチ１１が設けられる。
さらに、抵抗１３ａを介してゲートにオンまたはオフのゲートバイアスを印加するゲート電圧端子１２が設けられる。
さらに、抵抗１３ｂを介してバックゲートにグランドを接続するグランド端子１４、抵抗１３ｃを介してソースにグランドを接続するグランド端子１５、抵抗１３ｄを介してドレインにグランドを接続するグランド端子１６が設けられる。
さらに、抵抗１３ｅを介してドレインにバックゲート電圧（グランド）を基準として正の直流電圧を印加するドレイン電圧端子１７が設けられる。
なお、抵抗１３ａ〜１３ｅは、抵抗値の高い抵抗である。
【００１２】
次に動作について説明する。
携帯電話などの移動体端末では、基地局との距離や通信状況に応じて送信電力を変化させる方式が用いられているため送信用電力増幅器には広い出力電力で高効率であることが求められている。
この要求を満足するために、出力電力に応じて電力増幅器に関連する経路を切替える経路切替電力増幅器がある。
【００１３】
図１に示した電力増幅器は、信号経路の切り替わる増幅器であり、第一の経路は、ノード１から電力増幅器５およびマッチング回路６を介してノード４に至る経路である。
第二の経路は、ノード１からノード２でマッチング回路７およびスイッチ回路８を介してノード３、ノード４に至る経路である。
【００１４】
第一の経路を信号が通過する際には、ＮＭＯＳ型ＦＥＴスイッチ１１のゲート電圧端子１２にオフゲートバイアス電圧を印加し、ＮＭＯＳ型ＦＥＴスイッチ１１をオフ状態にする。
また、グランド端子１４〜１６により、抵抗１３ｂ〜１３ｄを介してバックゲート、ソース、ドレインは、グランドが接続される。
このように、ソースとドレインを抵抗１３ｃ，１３ｄを介してグランドに接続することにより、高周波性能に影響を与えないで、直流的にはソースとドレインを０Ｖに固定でき、ＮＭＯＳ型ＦＥＴスイッチ１１のバイアス条件を明確にすることができる。
ソースとドレインをグランドに接続しない場合には、ソースとドレインの電圧がフローティングになり、バイアス電圧が定まらない。
また、バックゲートを抵抗１３ｂを介してグランドに接続することにより、直流的にはバックゲートを０Ｖに固定でき、高周波的にはオープンに設定できるため、高周波信号がバックゲートを介してグランドに漏れ出すことを防ぐことができる。
さらに、ドレイン電圧端子１７により、抵抗１３ｅを介してドレインにバックゲート電圧を基準として正の直流電圧を印加する。
【００１５】
図２はドレインに正の直流電圧を印加した場合のゲート−ドレイン間電圧の時間変化を示し、図３はドレインに正の直流電圧を印加しない場合のゲート−ドレイン間電圧の時間変化を示す。
図３に示すように、ドレインに正の直流電圧を印加しない場合、ＮＭＯＳ型ＦＥＴスイッチ１１がオン状態となる閾値電圧Ｖｔｈが相対的に高くなることなく、オフ状態のＮＭＯＳ型ＦＥＴスイッチ１１が電力増幅器５により増幅された信号の電圧振幅によって瞬時的にオン状態となり、信号成分がオフ経路に漏れ出し、電力損失により効率が低下してしまう。
【００１６】
これに対して、図２に示すように、ドレインにバックゲート電圧を基準として正の直流電圧を印加した場合、ＮＭＯＳ型ＦＥＴスイッチ１１がオン状態となる閾値電圧Ｖｔｈが相対的に高くなるので、オフ状態のＮＭＯＳ型ＦＥＴスイッチ１１が電力増幅器５により増幅された信号の電圧振幅によってオン状態となることはなく、信号成分がオフ経路に漏れ出すことはない。
これにより、高い電力まで高効率動作が可能になる。
【００１７】
また、第一の経路をバイパスさせ、第二の経路に信号を通過させる際には、ＮＭＯＳ型ＦＥＴスイッチ１１のゲート電圧端子１２にオンゲートバイアス電圧を印加し、ＮＭＯＳ型ＦＥＴスイッチ１１をオン状態にする。
この場合、信号は電力増幅器５を通過しないので、増幅されることなくノード４から出力される。
【００１８】
なお、上記説明では、ドレインにバックゲート電圧を基準として正の直流電圧を、常時、印加しているものとして説明した。
しかし、ＮＭＯＳ型ＦＥＴスイッチ１１のゲートにオフゲートバイアス電圧が印加されている時のみ、ドレインにバックゲート電圧を基準として正の直流電圧が印加されるようにしても良い。
この場合、オフゲートバイアス電圧が印加されている時のみ正の直流電圧が印加されるので、電力消費を低減することができる。
【００１９】
また、スイッチ回路８におけるドレインおよびソースの電位の関係は、ドレイン−バックゲート電位とソース−バックゲート電位が同じ値になるように設定する場合と、ドレイン−バックゲート電位とソース−バックゲート電位が異なる値になるように設定する場合の２つがある。
【００２０】
ドレイン−バックゲート電位とソース−バックゲート電位が同じ値になるように設定する場合の例を図４および図５に示す。
図４に示すスイッチ回路８ａは、図１に示したスイッチ回路８に対して、抵抗１３ｃ，１３ｄ、グランド端子１５，１６を削除し、抵抗１３ｆを介してソースにバックゲート電圧を基準として正の直流電圧を印加するソース電圧端子１７を追加したものである。
【００２１】
図５に示すスイッチ回路８ｂは、図１に示したスイッチ回路８に対して、抵抗１３ｃ，１３ｄ、グランド端子１５，１６を削除し、ソースおよびドレイン間を接続し、途中に抵抗１３ｇが接続された経路を追加したものである。
【００２２】
また、ドレイン−バックゲート電位とソース−バックゲート電位が異なる値になるように設定する場合の例を図６から図１０に示す。
図６に示すスイッチ回路８ｃは、図１に示したスイッチ回路８に対して、抵抗１３ｃ、グランド端子１５を削除したものである。
【００２３】
図７に示すスイッチ回路８ｄは、図１に示したスイッチ回路８に対して、抵抗１３ｄ、グランド端子１６を削除したものである。
【００２４】
図８に示すスイッチ回路８ｅは、図１に示したスイッチ回路８と同一である。
【００２５】
図９に示すスイッチ回路８ｆは、図１に示したスイッチ回路８に対して、抵抗１３ｄ、グランド端子１６を削除し、ソースおよびドレイン間を接続し、途中に抵抗１３ｇが接続された経路を追加したものである。
【００２６】
図１０に示すスイッチ回路８ｇは、図１に示したスイッチ回路８に対して、ＮＭＯＳ型ＦＥＴスイッチ１１ａを追加すると共に、ＮＭＯＳ型ＦＥＴスイッチ１１のソースとＮＭＯＳ型ＦＥＴスイッチ１１ａのドレインとが接続され、ＮＭＯＳ型ＦＥＴスイッチ１１ａに、抵抗１３ｇを介してゲートバイアスを印加するゲート電圧端子１２ａ、抵抗１３ｈを介してバックゲートにグランドを接続するグランド端子１４ａ、抵抗１３ｉを介してソースにグランドを接続するグランド端子１５ａが設けられる。
なお、図１０では、ＮＭＯＳ型ＦＥＴスイッチ１１，１１ａの２段接続にしたが、３段以上の複数段接続にしても良く、容量１０に最も近いＮＭＯＳ型ＦＥＴスイッチ１１に、抵抗１３ｅを介してドレインに正の直流電圧を印加するドレイン電圧端子１７が設けられていれば良い。
【００２７】
ＮＭＯＳ型ＦＥＴスイッチのドレインに与える電圧は、ドレイン−バックゲート間電圧がＮＭＯＳ型ＦＥＴスイッチの耐電圧を超える電圧であってはならない。
また、携帯電話端末などで使用されるバッテリー電圧は、３．４〜４．２Ｖであるため、増幅器回路内で使用できる電圧は、特別な回路が無い限り、３．４〜４．２Ｖである。
上記２つの条件により、ＮＭＯＳ型ＦＥＴスイッチのドレインに所望のドレイン電圧よりも低い電圧しか与えることができない場合がある。
このような場合には、図１０に示すように、ＮＭＯＳ型ＦＥＴスイッチ１１，１１ａを直列に複数個接続する。
ＮＭＯＳ型ＦＥＴスイッチ１１のドレイン電圧が所望値よりも低く、ＮＭＯＳ型ＦＥＴスイッチ１１が瞬時的にオン状態となったとしても、ＮＭＯＳ型ＦＥＴスイッチ１１ａはオフ状態を保てるため、オン経路からオフ経路へ電力の漏れ出しを防ぐことができる。
ＮＭＯＳ型ＦＥＴスイッチの直列数は、多い方が、オフ経路への電力の漏れ出しを防ぐことができる。
【００２８】
また、抵抗１３ｆ〜１３ｉは、抵抗値の高い抵抗である。
なお、抵抗１３ａ〜１３ｉは、インダクタであっても良い。
【００２９】
以上のように、この実施の形態１によれば、ＮＭＯＳ型ＦＥＴスイッチ１１のドレイン電圧端子１７にバックゲート電圧を基準として正の直流電圧を印加するので、ＮＭＯＳ型ＦＥＴスイッチ１１のオフ状態時に、ＮＭＯＳ型ＦＥＴスイッチ１１のドレイン側において電力増幅器５により増幅された信号の電圧振幅が時間変化したとしても、オン状態となる閾値電圧Ｖｔｈが高くなるため、瞬時的にオン状態となることはなく、高い電力まで高効率動作が可能になる。
【００３０】
実施の形態２．
図１１はこの発明の実施の形態２による経路切替電力増幅器を示す構成図である。
図１１において、電力増幅器２５は、ノード２１からの入力信号を増幅してマッチング回路２６を介してノード２２に出力する。
【００３１】
スイッチ回路２７は、ノード２２からノード２３を接続する経路に設けられ、マッチング回路２９は、スイッチ回路２７の出力端とノード２３との間に接続される。
ここで、ノード２１から電力増幅器２５およびマッチング回路２６を介してノード２２にて分岐してスイッチ回路２７およびマッチング回路２９を介してノード２３に至る経路を第一の経路とする。
【００３２】
スイッチ回路２８は、ノード２２からノード２４を接続する経路に設けられ、マッチング回路３０は、スイッチ回路２８の出力端とノード２４との間に接続される。
ここで、ノード２１から電力増幅器２５およびマッチング回路２６を介してノード２２にて分岐してスイッチ回路２８およびマッチング回路３０を介してノード２４に至る経路を第二の経路とする。
【００３３】
スイッチ回路２８には、直流をカットする容量９，１０が設けられる。
また、容量９にソースが接続され、容量１０にドレインが接続されたＮＭＯＳ型ＦＥＴスイッチ１１が設けられる。
さらに、抵抗１３ａを介してゲートにオンまたはオフのゲートバイアスを印加するゲート電圧端子１２が設けられる。
さらに、抵抗１３ｂを介してバックゲートにグランドを接続するグランド端子１４、抵抗１３ｃを介してソースにグランドを接続するグランド端子１５、抵抗１３ｄを介してドレインにグランドを接続するグランド端子１６が設けられる。
さらに、抵抗１３ｆを介してソースにバックゲート電圧（グランド）を基準として正の直流電圧を印加するソース電圧端子１８が設けられる。
なお、スイッチ回路２７もスイッチ回路２８と同様に構成されるが、説明を省略する。
【００３４】
次に動作について説明する。
図１１に示した電力増幅器は、信号経路の切り替わる増幅器であり、第一の経路は、ノード２１から電力増幅器２５およびマッチング回路２６を介してノード２２にて分岐してスイッチ回路２７およびマッチング回路２９を介してノード２３に至る経路である。
第二の経路は、ノード２１から電力増幅器２５およびマッチング回路２６を介してノード２２にて分岐してスイッチ回路２８およびマッチング回路３０を介してノード２４に至る経路である。
【００３５】
第一の経路の信号を通過させ、第二の経路の信号を遮断する際には、スイッチ回路２８のＮＭＯＳ型ＦＥＴスイッチ１１のゲート電圧端子１２にオフゲートバイアス電圧を印加し、ＮＭＯＳ型ＦＥＴスイッチ１１をオフ状態にする。
また、グランド端子１４〜１６により、抵抗１３ｂ〜１３ｄを介してバックゲート、ソース、ドレインは、グランドが接続される。
さらに、ソース電圧端子１８により、抵抗１３ｆを介してソースにバックゲート電圧を基準として正の直流電圧を印加する。
【００３６】
このように、ソースにバックゲート電圧を基準として正の直流電圧を印加した場合、ＮＭＯＳ型ＦＥＴスイッチ１１がオン状態となる閾値電圧Ｖｔｈが相対的に高くなるので、オフ状態のＮＭＯＳ型ＦＥＴスイッチ１１が電力増幅器２５により増幅された信号の電圧振幅によってオン状態となることはなく、信号成分がオフ経路に漏れ出すことはない。
これにより、高い電力まで高効率動作が可能になる。
【００３７】
また、第二の経路に信号を通過させる際には、ＮＭＯＳ型ＦＥＴスイッチ１１のゲート電圧端子１２にオンゲートバイアス電圧を印加し、ＮＭＯＳ型ＦＥＴスイッチ１１をオン状態にする。
さらに、第一の経路の信号を遮断させ、第二の経路の信号を通過させる際には、第一の経路のスイッチ回路２７のＮＭＯＳ型ＦＥＴスイッチ１１（図示せず）を、スイッチ回路２８の上記制御と同様に制御する。
【００３８】
なお、マッチング回路２６，２９，３０は、必ずしも図１１に示した位置に設ける必要はなく、例えば、ノード２２とスイッチ回路２７との間、ノード２２とスイッチ回路２８との間に設けても良い。
【００３９】
また、この実施の形態２においても、スイッチ回路２７，２８として、図４から図１０に示した構成を適用しても良く、同様な効果を奏する。
ただし、図５から図１０に示した構成では、容量１０側のドレインに抵抗１３ｅを介してバックゲート電圧を基準として正の直流電圧を印加するドレイン電圧端子１７を設けた構成について説明したが、これに代えて、容量９側のソースに抵抗１３ｆを介してバックゲート電圧を基準として正の直流電圧を印加するソース電圧端子１８を設けた構成とすれば良い。
【００４０】
以上のように、この実施の形態２によれば、ＮＭＯＳ型ＦＥＴスイッチ１１のソース電圧端子１８にバックゲート電圧を基準として正の直流電圧を印加するので、ＮＭＯＳ型ＦＥＴスイッチ１１のオフ状態時に、ＮＭＯＳ型ＦＥＴスイッチ１１のソース側において電力増幅器２５により増幅された信号の電圧振幅が時間変化したとしても、オン状態となる閾値電圧Ｖｔｈが高くなるため、瞬時的にオン状態となることはなく、高い電力まで高効率動作が可能になる。
【００４１】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００４２】
以上のように、この発明に係る経路切替電力増幅器は、ＮＭＯＳ型ＦＥＴスイッチのドレインにバックゲート電圧を基準として正の直流電圧を印加するドレイン電圧端子を備えるように構成したので、出力電力に応じて経路が切り替わる移動体通信用高周波電力増幅器に用いるのに適している。
【符号の説明】
【００４３】
１〜４，２１〜２４  ノード、５，２５  電力増幅器、６，７，２６，２９，３０  マッチング回路、８，８ａ〜８ｇ，２７，２８  スイッチ回路、９，１０  容量、１１，１１ａ  ＮＭＯＳ型ＦＥＴスイッチ、１２，１２ａ  ゲート電圧端子、１３ａ〜１３ｉ  抵抗、１４，１４ａ，１５，１５ａ，１６  グランド端子、１７  ドレイン電圧端子、１８  ソース電圧端子。
【図１】
2013157039.tif 000003
【図２】
2013157039.tif 000004
【図３】
2013157039.tif 000005
【図４】
2013157039.tif 000006
【図５】
2013157039.tif 000007
【図６】
2013157039.tif 000008
【図７】
2013157039.tif 000009
【図８】
2013157039.tif 000010
【図９】
2013157039.tif 000011
【図１０】
2013157039.tif 000012
【図１１】
2013157039.tif 000013
【国際調査報告】
2013157039.tif 000014
2013157039.tif 000015
2013157039.tif 000016
2013157039.tif 000017