(57)【要約】【課題】半導体への高効率なスピン注入を可能とするスピン注入電極構造と、それを用いたスピン伝導素子を提供すること。【解決手段】トンネルバリア層を構成する材料として、γ相を含む酸化アルミニウムを用いる。また、トンネルバリア層の外周に保護膜を形成する。これにより、結晶内部や接合界面における欠陥が少ない良質なスピン注入電極構造を得ることができ、半導体への高効率なスピン注入が実現可能となり、室温において高い出力特性が得られるスピン伝導素子が提供できる。【選択図】図２
2013122024.tif 000002
【特許請求の範囲】
【請求項１】
半導体チャンネル層と、前記半導体チャンネル層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成された強磁性層と、を備えており、前記トンネルバリア層は、γ相（立方晶系、欠陥スピネル型結晶構造）を含んだ酸化アルミニウムによって構成されるスピン注入電極構造。
【請求項２】
前記トンネルバリア層の膜厚が、０．６ｎｍ以上２．０ｎｍ以下である請求項１に記載のスピン注入電極構造。
【請求項３】
請求項１または２に記載されたスピン注入電極構造からなるスピン注入電極と、半導体チャンネル層と、スピンを検出するスピン検出電極とを備えたスピン伝導素子。
【請求項４】
前記スピン注入電極及び前記スピン検出電極の側壁に、保護膜が形成されている請求項３に記載のスピン伝導素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン注入電極構造とそれを用いたスピン伝導素子に関するものである。
【背景技術】
【０００２】
最近、半導体におけるスピン伝導現象が、多くの注目を集めている。半導体中のスピン拡散長は、金属中のスピン拡散長に比べて格段に長いため、出力及び回路の観点において、多様な使い方が出来る優位性がある。なかでも、シリコンは現在の主な半導体製品の中心となる材料であり、シリコンベースのスピントロニクスが実現できれば、既存技術を捨てることなく、シリコンデバイスに革新的な機能を付加することができる。例えば、下記特許文献１に開示されているｓｐｉｎ−ＭＯＳＦＥＴが挙げられる。【０００３】
シリコンベースのスピン伝導デバイスを実現するためには、室温において十分な出力特性を得ることが望まれる。そのためには、シリコンへの高効率なスピン注入・蓄積が必須であり、強磁性層／シリコン界面にトンネルバリア層を挿入する積層構造が期待されている。【０００４】
トンネルバリア層の材料としては、Ａｌ２Ｏ３（非特許文献１）、ＳｉＯ２（非特許文献２）、及びＭｇＯ（非特許文献３）が知られており、いずれも従来からスピントロニクスにおいて代表的な材料である。なかでも、ＭｇＯはコヒーレントトンネルが実現できる材料であるため、スピンを効率よく注入するためのトンネルバリア層として適していると考えられている。実際、シリコンにおける室温スピン伝導現象は、強磁性層としてＦｅ、トンネルバリア層としてＭｇＯを用いた積層構造において観測された実績がある（非特許文献４）。しかしながら、依然として出力特性は理論値に及んでいないため、スピン注入効率のさらなる改善が期待されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−１１１９０４号公報
【非特許文献】
【０００６】
【非特許文献１】Applied Physics Letters, Vol. 91, p 212109,(2007)
【非特許文献２】Applied Physics Letters, Vol. 95, p 172102,(2009)
【非特許文献３】Applied Physics Express, Vol. 2, p 053003,(2009)
【非特許文献４】Applied Physics Express, Vol. 4, p 023003,(2011)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
スピン注入効率を低下させている原因のひとつとして、トンネルバリア層／シリコン接合の格子不整合が挙げられる。格子不整合は、積層する２つの層の材料固有のパラメータ（格子定数）から計算され、例えば、ＭｇＯ／シリコン接合の場合、キュービック・オン・キュービック成長（ｃｕｂｉｃ  ｏｎ  ｃｕｂｉｃ）した場合で−２２．４％、面内で４５度回転した成長（４５ｄｅｇ  ｒｏｔａｔｉｏｎ）で＋９．７％であり、格子不整合はいずれも大きい。格子不整合が大きいと、接合界面にダングリングボンドが残り、生成した欠陥準位がスピンを捕獲・散乱してしまうと考えられる。【０００８】
また、前記トンネルバリア層の材料はアモルファスが安定状態である場合が多く、シリコン上にエピタキシャル成長させることが困難である。仮に、エピタキシャル成長が実現できたとしても、化学的安定性に欠ける場合、作製プロセスあるいは使用環境により構造変化を起こしてしまう。トンネルバリア層の膜質が悪化すると、トンネルバリア層内部においてもスピンが捕獲・散乱されてしまうため、スピン注入効率は著しく低下してしまう。【０００９】
本発明は、前記の課題を解決するためになされたものであり、シリコンへの高効率なスピン注入を可能とするスピン注入電極構造と、トンネルバリア層の膜質劣化を抑制することのできるスピン伝導素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るスピン注入電極構造は、半導体チャンネル層と、前記半導体チャンネル層上に形成されたトンネルバリア層と、前記トンネルバリア層上に形成された強磁性層とを備えており、前記トンネルバリア層は、γ相（立方晶系、欠陥スピネル型結晶構造）を含んだ酸化アルミニウムによって構成されることを特徴とする。【００１１】
また、前記トンネルバリア層の膜厚は、０．６ｎｍ以上２．０ｎｍ以下であることを特徴とする。【００１２】
本発明に係るスピン伝導素子は、前記スピン注入電極構造からなるスピン注入電極と、注入・蓄積されたスピンが拡散・伝導する半導体チャンネル層と、拡散・伝導したスピンを検出するスピン検出電極とを備えることを特徴とする。【００１３】
また、前記スピン注入電極及び前記スピン検出電極の側壁には、化学的に不活性な絶縁体材料からなる保護膜が形成されており、トンネルバリア層及び強磁性層の外周部分を覆っていることを特徴とする。
【発明の効果】
【００１４】
本発明によれば、接合界面における欠陥が少なく、結晶性が良好なトンネルバリア層を備えたスピン注入電極構造を得ることができる。これにより、半導体チャンネルへの高効率なスピン注入が実現可能となり、室温において高い出力特性が得られるスピン伝導素子が提供できる。
【図面の簡単な説明】
【００１５】
【図１】本実施形態に係るスピン伝導素子の斜視図である。
【図２】図１のIII−III線に沿った断面図である。
【図３】非局所スピンバルブ測定におけるＹ軸方向の印加磁場Ｂ１の強さ（Ｏｅ）と、それに応じて検出される電圧出力（μＶ）との関係を示すグラフである。
【図４】非局所Ｈａｎｌｅ効果測定におけるＺ軸方向の印加磁場Ｂ２の強さ（Ｏｅ）と、それに応じて検出される電圧出力（μＶ）との関係を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明は省略する。
【００１７】
図１は、スピン伝導素子１の斜視図である。図２は、図１におけるIII−III線に沿った断面図である。
【００１８】
図２に示すように、スピン伝導素子１は、半導体としてシリコンを用いた場合として、シリコン基板１０上に、シリコン酸化膜１１、及びシリコンチャンネル層１２をこの順に備えている。また、シリコンチャンネル層１２上には、第一非磁性電極１５Ａ、第一強磁性層１４Ａ、第二強磁性層１４Ｂ、及び第二非磁性電極１５Ｂが、Ｘ軸方向に所定の間隔を置いて、この順に配置されている。また、シリコンチャンネル層１２と、第一強磁性層１４Ａ及び第二強磁性層１４Ｂとの間には、トンネルバリア層１３Ａ及び１３Ｂがそれぞれ設けられている。シリコンチャンネル層１２と、トンネルバリア膜１３Ａと、第一強磁性層１４Ａとが、スピン注入電極構造ＩＥを構成している。
【００１９】
シリコン基板１０、シリコン酸化膜１１、及びシリコンチャンネル層１２として、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いることができる。シリコン酸化膜１１の膜厚は例えば２００ｎｍである。
【００２０】
シリコンチャンネル層１２には、シリコンに導電性を付与するためのドーパントが添加されたものが用いられる。ドーパント濃度は、１．０×１０１６〜１．０×１０２２ｃｍ−３とすることができる。シリコンチャンネル層１２の膜厚は例えば１００ｎｍである。シリコンチャンネル層１２は、所定濃度のデルタドープが施された積層構造チャンネルであってもよい。デルタドープとは、ドーパントを均一に拡散させるドーピングとは異なり、界面から数ｎｍ程度の極めて薄い領域に高いドーパント濃度でドーピングを施すことを意味している。
【００２１】
図２に示すように、シリコンチャンネル層１２は側面に傾斜部を有しており、その傾斜角θは５０度から６０度である。この傾斜角θとは、シリコンチャンネル層１２の底部と側面のなす角度である。なお、シリコンチャンネル層１２はウェットエッチングにより形成することができ、シリコンチャンネル層１２の上面は（１００）面であることが好ましい。
【００２２】
図２に示すように、シリコンチャンネル層１２は、第一凸部１２Ａ、第二凸部１２Ｂ、第三凸部１２Ｃ、第四凸部１２Ｄ、及び主部１２Ｅを含む。第一凸部１２Ａ、第二凸部１２Ｂ、第三凸部１２Ｃ、及び第四凸部１２Ｄは、主部１２Ｅから突出するように延在する部分であり、Ｘ軸方向に所定の間隔を置いて、この順に配置されている。
【００２３】
第一凸部１２Ａ、第二凸部１２Ｂ、第三凸部１２Ｃ、及び第四凸部１２Ｄの膜厚Ｈ１は、例えば２０ｎｍである。主部１２Ｅの膜厚Ｈ２は、例えば８０ｎｍである。第一凸部１２Ａと第三凸部１２Ｃとの間の距離Ｌ１は、例えば１００μｍ以下である。第一凸部１２ＡのＸ軸方向の長さの中央部と、第二凸部１２ＢのＸ軸方向の長さの中央部との間の距離ｄは、スピン拡散長以下であることが好ましい。室温（３００Ｋ）でのシリコンチャンネル層１２におけるスピン拡散長はおよそ０．８μｍである。
【００２４】
トンネルバリア層１３Ａ及び１３Ｂは、γ相（立方晶系、欠陥スピネル型結晶構造）を含む酸化アルミニウムで構成され、シリコンチャンネル層の第一凸部１２Ａ及び第二凸部１２Ｂ上において、エピタキシャル成長している。γ−Ａｌ２Ｏ３の格子定数（ａ）は７．９１Åであるため、シリコン（ａ＝５．４３Å）に対する格子不整合は＋３．０％（４５ｄｅｇ  ｒｏｔａｔｉｏｎ）となる。これにより、接合界面に存在する欠陥準位が少ない積層構造を得ることができるため、接合界面におけるスピンの捕獲・散乱を抑制することができる。
【００２５】
トンネルバリア層１３Ａ及び１３Ｂの膜厚は、２．０ｎｍ以下であることが好ましい。これにより、結晶欠陥（ミスフィット転位）が少ない良質なエピタキシャル膜を得ることができるため、コヒーレントトンネルが実現できる。また、トンネルバリア層１３Ａ及び１３Ｂの膜厚は、１原子層厚を考慮して、０．６ｎｍ以上であることが好ましい。なお、０．６ｎｍ未満のとき、格子定数以下の膜厚であるため、膜質や耐圧が不十分となり、ピンホールが発生しやすくなってしまうため、信頼性の観点からは好ましくない。２．０ｎｍを越えたとき、素子抵抗が高すぎて微小な電流しか流すことが出来ず、少量のスピンしか注入できないため、実用的でない。
【００２６】
第一強磁性層１４Ａ及び第二強磁性層１４Ｂは、一方は、シリコンチャンネル層１２にスピンを注入するための電極として機能し、他方は、シリコンチャンネル層１２を伝導してきたスピンを検出するための電極として機能する。第一強磁性層１４Ａは、トンネルバリア層１３Ａ上に設けられている。第二強磁性層１４Ｂは、トンネルバリア層１３Ｂ上に設けられている。
【００２７】
第一強磁性層１４Ａ及び第二強磁性層１４Ｂの材料は、例えば、Ｍｎ、Ｃｏ、Ｆｅ及びＮｉからなる群から選択された少なくとも一種の元素を主成分として構成される。これらの材料はスピン分極率の大きい強磁性材料であるため、スピン注入電極又はスピン検出電極としての機能を好適に実現することが可能である。
【００２８】
第一強磁性層１４Ａ及び第二強磁性層１４Ｂは、体心立方格子（ｂｃｃ）構造の結晶構造を有していることが好ましい。また、ホイスラー合金からなる層を含んでいてもよい。これにより、トンネルバリア層上に強磁性層を所定の結晶方位でエピタキシャル成長させることができるため、スピン分極率をさらに増大させることができる。
【００２９】
第一強磁性層１４Ａ及び第二強磁性層１４Ｂには、保磁力（反転磁場）の差が付けられていることが好ましい。図１に示す例では、第一強磁性層１４Ａ及び第二強磁性層１４Ｂは、Ｙ軸方向を長軸とした直方体形状を有しており、形状異方性（アスペクト比の違い）によって保磁力差を付けている。第一強磁性層１４Ａの幅（Ｘ軸方向の長さ）は、例えば３５０ｎｍ程度である。第二強磁性層１４Ｂの幅（Ｘ軸方向の長さ）は、例えば２μｍ程度である。
【００３０】
第一強磁性層１４Ａ及び第二強磁性層１４Ｂは、一方に反強磁性層を備えることにより、一方の強磁性層の磁化が一方向に固定されている態様であってもよい。さらに、シンセティックピンド構造によって反強磁性層との交換結合を強化している態様であってもよい。また、バイアス磁界印加層を隣接させるなどして、強磁性層を単磁区化させている態様であってもよい。
【００３１】
第一非磁性電極１５Ａ及び第二非磁性電極１５Ｂは、一方は、シリコンチャンネル層１２にスピン偏極電流を流すための電極として機能し、他方は、シリコンチャンネル層１２を伝導してきたスピンを電圧出力として検出するための電極として機能する。第一非磁性電極１５Ａ及び第二非磁性電極１５Ｂは、シリコンチャンネル層１２の第三凸部１２Ｃ及び第四凸部１２Ｄ上にそれぞれ設けられている。第一非磁性電極１５Ａ及び第二非磁性電極１５Ｂは、例えばＡｌなどのＳｉに対して低抵抗な非磁性金属からなる。
【００３２】
保護膜７ａは、シリコンチャンネル層１２の側面に形成されている。また、保護膜７ｂは、シリコンチャンネル層１２、保護膜７ａ、トンネルバリア層１３Ａ、トンネルバリア層１３Ｂ、第一強磁性層１４Ａ、第二強磁性層１４Ｂ、第一非磁性電極１５Ａ、及び第二非磁性電極１５Ｂの側面に形成されている。また、シリコンチャンネル層１２の上面のうち、第一強磁性層１４Ａ、第二強磁性層１４Ｂ、第一非磁性電極１５Ａ、及び第二非磁性電極１５Ｂの設けられていない主部１２Ｅ上には、保護膜７ｂが形成されている。保護膜７ａ及び７ｂは、シリコンチャンネル層１２を絶縁分離するとともに、配線などによるスピンの吸収を抑制するために形成される。また、化学的安定性に欠けるトンネルバリア層１３Ａ、１３Ｂの外部への露出を防ぎ、スピン伝導素子１の特性変動や劣化を抑制するための保護膜としても機能する。保護膜７ａ及び７ｂの材料は、例えばＳｉＯ２である。
【００３３】
図１に示すように、第一非磁性電極１５Ａ、第一強磁性層１４Ａ、第二強磁性層１４Ｂ、及び第二非磁性電極１５Ｂの上部には、配線１８Ａ、１８Ｂ、１８Ｃ、及び１８Ｄがそれぞれ設けられており、保護膜７ｂ（シリコンチャンネル層１２の傾斜した側面）上を経て、シリコン酸化膜１１上まで引き回されている。配線１８Ａ、１８Ｂ、１８Ｃ及び１８Ｄの材料は、例えばＣｕなどの低抵抗な導電性材料からなる。
【００３４】
図１に示すように、配線１８Ａ、１８Ｂ、１８Ｃ及び１８Ｄのそれぞれの端部には、測定用の電極パッドＥ１、Ｅ２、Ｅ３及びＥ４が設けられており、シリコン酸化膜１１上に形成されている。電極パッドＥ１、Ｅ２、Ｅ３及びＥ４の材料は、例えばＡｕなどの耐腐食性が高く、低抵抗な導電性材料からなる。
【００３５】
以下、本発明の実施形態に係るスピン伝導素子１の動作の一例を説明する。
【００３６】
図１及び図２に示すように、電極パッドＥ１及びＥ３を電流源７０に接続することにより、第一強磁性層１４Ａ、トンネルバリア層１３Ａ、シリコンチャンネル層１２及び第一非磁性電極１５Ａの間に第一強磁性層１４Ａの磁化の向きＧ１に対応するスピン偏極電流が流れる。それに伴い、第一強磁性層１４Ａの磁化の向きＧ１に対応するスピンがシリコンチャンネル層１２へ注入され、スピン流として第二強磁性層１４Ｂ側へと拡散していく。すなわち、シリコンチャンネル層１２のＸ軸方向に電流及びスピン流が流れる構造とすることができる。
【００３７】
第一強磁性層１４Ａからシリコンチャンネル層１２へ注入され、第二強磁性層１４Ｂ側へと拡散したスピンは、第二強磁性層１４Ｂの磁化の向きＧ２に対応するスピンとの電位差により、シリコンチャンネル層１２と第二強磁性層１４Ｂの界面において、電圧出力を発生させる。この電圧出力は、図１及び図２に示すように、電極パッドＥ２及びＥ４を出力測定器８０に接続することにより検出することができる。
【００３８】
ここで、図２に示すように、Ｙ軸方向の外部磁界Ｂ１が印加される場合を考える。この場合、いわゆる非局所スピンバルブ効果を利用することができる。第一強磁性層１４Ａ及び第二強磁性層１４Ｂには、形状異方性の効果などにより保磁力（反転磁場）の差が付けられているため、外部磁界Ｂ１の向き及び強さに応じて、それぞれの磁化の向きＧ１及びＧ２が変化する。これにより、第一強磁性層１４Ａからシリコンチャンネル層１２へ注入され、第二強磁性層１４Ｂ側へと拡散したスピンと、第二強磁性層１４Ｂの磁化の向きＧ２に対応するスピンとの相対角度が変化し、それに応じて、シリコンチャンネル層１２と第二強磁性層１４Ｂの界面における電圧出力（抵抗値）が変化する。
【００３９】
非局所スピンバルブ測定の結果例を図３に示す。図３は、Ｙ軸方向の印加磁場Ｂ１の強さ（Ｏｅ）と、それに応じて検出される電圧出力（μＶ）との関係を示すグラフである。図３において、Ｆ１は外部磁場Ｂ１をマイナス側からプラス側に変化させた場合、Ｆ２は外部磁場Ｂ１をプラス側からマイナス側に変化させた場合を示す。すなわち、第一強磁性層１４Ａの磁化の向きＧ１及び第二強磁性層１４Ｂの磁化の向きＧ２が平行の場合には低抵抗、反平行の場合には高抵抗となる。
【００４０】
続いて、図２に示すように、Ｚ軸方向の外部磁界Ｂ２が印加される場合を考える。この場合、いわゆる非局所Ｈａｎｌｅ効果を利用することができる。第一強磁性層１４Ａからシリコンチャンネル層１２へ注入されたスピンは、第二強磁性層１４Ｂ側へと拡散する際、Ｚ軸方向（スピンの向きに対して垂直方向）の外部磁界Ｂ２の強さに応じて、ラーモア歳差運動を起こす。これにより、第一強磁性層１４Ａからシリコンチャンネル層１２へ注入され、第二強磁性層１４Ｂ側へとラーモア回転しながら拡散したスピンと、第二強磁性層１４Ｂの磁化の向きＧ２に対応するスピンとの相対角度が変化し、それに応じて、シリコンチャンネル層１２と第二強磁性層１４Ｂの界面における電圧出力（抵抗値）が変化する。
【００４１】
非局所Ｈａｎｌｅ効果測定の結果例を図４に示す。図４は、Ｚ軸方向の印加磁場Ｂ２の強さ（Ｏｅ）と、それに応じて検出される電圧出力（μＶ）との関係を示すグラフである。外部磁場がゼロのとき、シリコンチャンネル層１２を拡散するスピンはラーモア回転せず、注入されたときの状態を保つため、電圧出力は極値となる。すなわち、第一強磁性層１４Ａの磁化の向きＧ１及び第二強磁性層１４Ｂの磁化の向きＧ２が平行の場合には、磁場強度の増大に伴い、抵抗が増大する。第一強磁性層１４Ａの磁化の向きＧ１及び第二強磁性層１４Ｂの磁化の向きＧ２が反平行の場合には、磁場強度の増大に伴い、抵抗が減少する。
【００４２】
以上、本発明の実施形態について詳細に説明したが、本発明は上記の実施形態に限定されるものではない。例えば、半導体チャンネル層はＧａＡｓ（ａ＝５．６５Å）、もしくはＧｅ（ａ＝５．６７Å）であってもよい。γ−Ａｌ２Ｏ３との格子不整合はそれぞれ−１．０％、−１．４％であり、本発明と同様の効果を得ることが出来る。
【００４３】
また、シリコンチャンネル層１２上において、第一強磁性層１４Ａ及び第二強磁性層１４Ｂとの間に、ゲート電極を備えていてもよい。これにより、シリコンチャンネル層１２を伝導するスピンの回転角度をゲート電界で制御することが可能となる。
【００４４】
上記の動作を利用することで、本発明におけるスピン伝導素子１は、例えば磁気ヘッド、磁気抵抗メモリ（ＭＲＡＭ）、論理回路、核スピンメモリ、量子コンピュータなどの種々のスピン伝導デバイスに適用することができる。
【実施例】
【００４５】
以下、実施例１、比較例１、及び比較例２に基づいて本発明をより具体的に説明するが、本発明は以下の実施例に限定されるものではない。【００４６】
（実施例１）
シリコン基板、シリコン酸化膜（膜厚２００ｎｍ）、及びシリコン膜（膜厚１００ｎｍ）からなるＳＯＩ基板を準備した。シリコン膜に導電性を付与するためのドーパントをイオン注入し、９００℃のアニールを行い、拡散・活性化させることにより、キャリア濃度が５．０×１０１９ｃｍ−３の均一ドーピングされたシリコンチャンネル層を形成した。【００４７】
次に、ＲＣＡ洗浄を用いて、ＳＯＩ基板表面の付着物、有機物、及び自然酸化膜を除去し、ＳＯＩ基板表面を水素終端させた。続いて、分子線エピタキシー（ＭＢＥ）装置内で、ＳＯＩ基板をフラッシング処理することにより、清浄化・平坦化されたＳＯＩ基板表面を形成した。【００４８】
次に、ＭＢＥ法を用いて、ＳＯＩ基板上に、トンネルバリア層としてＡｌ２Ｏ３（膜厚０．８ｎｍ）、強磁性層としてＦｅ（膜厚１３ｎｍ）、及びＦｅの酸化防止膜としてＴｉ（膜厚３ｎｍ）をこの順に成膜し、積層体を形成した。成膜後の評価により、Ａｌ２Ｏ３は、γ相（立方晶系、欠陥スピネル型結晶構造）を含み、Ｓｉ上でエピタキシャル成長していることを確認した。なお、成膜後の評価は、Ｘ線回折法（ＸＲＤ）及び高分解能透過型電子顕微鏡（ＨＲＴＥＭ）により、トンネルバリア層の結晶構造及び積層膜の結晶配向性をそれぞれ評価した。【００４９】
次に、フォトリソグラフィ及びイオンミリングにより、上記の積層体をパターニングし、シリコンチャンネル層を露出させた。上記の積層体及びレジストをマスクとして、シリコンチャンネル層を異方性ウェットエッチングすることにより、側面に傾斜部を有するシリコンチャンネル層を形成した。この際、シリコンチャンネル層のサイズは、２３μｍ×３００μｍとし、シリコンチャンネル層の側面を酸化させた。【００５０】
次に、フォトリソグラフィ及びイオンミリングにより、上記の積層体をパターニングし、スピン注入電極及びスピン検出電極を形成した。さらに、このスピン注入電極及びスピン検出電極の側壁と、シリコンチャンネル層が露出した部分に、保護膜としてＳｉＯ２を成膜した。その後、第一非磁性電極及び第二非磁性電極となる位置の保護膜を除去し、Ａｌからなる第一非磁性電極及び第二非磁性電極を形成した。【００５１】
次に、スピン注入電極、スピン検出電極、第一非磁性電極、及び第二非磁性電極上に配線をそれぞれ形成した。配線として、Ｔａ（膜厚１０ｎｍ）、Ｃｕ（膜厚５０ｎｍ）、及びＴａ（膜厚１０ｎｍ）の積層構造を用いた。さらに、各配線の端部にそれぞれ電極パッドを形成した。電極パッドとして、Ｃｒ（膜厚５０ｎｍ）及びＡｕ（膜厚１５０ｎｍ）の積層構造を用いた。こうして、図１及び図２に示すスピン伝導素子１と同様の形態を有する実施例１のスピン伝導素子を作成した。【００５２】
（比較例１）
比較例１では、実施例１におけるトンネルバリア層の成膜条件を変更した以外は、実施例１と同様の手順により、スピン伝導素子を作製した。成膜後、実施例１と同様の評価により、Ａｌ２Ｏ３はアモルファスであることを確認した。【００５３】
（比較例２）
比較例２では、実施例１におけるトンネルバリア層をＭｇＯ（膜厚０．８ｎｍ）とした以外は、実施例１と同様の手順により、スピン伝導素子を作製した。成膜後、実施例１と同様の評価により、ＭｇＯは立方晶の結晶構造（ＮａＣｌ型構造）を有しており、エピタキシャル成長していることを確認した。シリコンチャンネル層とトンネルバリア層の界面には、格子不整合が原因と思われる格子欠陥の存在が確認された。【００５４】
これらのスピン伝導素子に対し、非局所スピンバルブ測定を室温で行い、検出された電圧出力を表１にまとめた。各サンプルの電圧出力は比較例２（ＭｇＯ）で得られた電圧出力を１として規格化した。トンネルバリア層／シリコン接合の格子不整合（％）も合わせて表記した。【００５５】
【表１】
2013122024.tif 000003
【００５６】
表１に示すように、比較例１では室温でのスピン伝導が観測できなかった。これは、アモルファスの原子配列の不規則性により、トンネルバリア層内部においてスピンが捕獲・散乱されているためであると考えられる。比較例２（ＭｇＯ）及び実施例１（γ−Ａｌ２Ｏ３）では室温でのスピン伝導が観測できており、実施例１については比較例２に対して２倍以上の電圧出力が観測された。このことから、トンネルバリア層／シリコン接合の格子不整合を小さくし、接合界面における欠陥が少ないスピン注入電極構造を形成することにより、シリコンへの高効率なスピン注入が可能となったと考えられる。【００５７】
上記の実施例では、材料依存のない系統的な比較をするため、強磁性層をＦｅに限定したが、強磁性層とトンネルバリア層の界面における格子不整合を小さくするために、強磁性層の材料を適宜変更するのが効果的であることは説明するまでもない。
【符号の説明】
【００５８】
ＩＥ  …スピン注入電極構造
１  …スピン伝導素子
１０  …基板
１１  …シリコン酸化膜
１２  …シリコンチャンネル層
１３Ａ、１３Ｂ  …トンネルバリア層
１４Ａ  …第一強磁性層
１４Ｂ  …第二強磁性層
１５Ａ  …第一非磁性電極
１５Ｂ  …第二非磁性電極
７０  …電流源
８０  …出力測定器
【図１】
2013122024.tif 000004
【図２】
2013122024.tif 000005
【図３】
2013122024.tif 000006
【図４】
2013122024.tif 000007
【国際調査報告】
2013122024.tif 000008
2013122024.tif 000009
2013122024.tif 000010