(57)【要約】  バッファ回路を構成するインバータ（１１）は、バッファ回路の出力信号が供給される対象回路よりも駆動周波数が高く、第１および第２トランジスタ部は、同一チャネル型の複数のトランジスタ（Ｔ１・Ｔ２・Ｔ３・Ｔ４）を、ゲート端子同士を互いに接続し、かつトランジスタ間のドレイン領域とソース領域とを同じ半導体層に構成した構造を有する。これにより、素子形成面積を増大することなく、高い信頼性を実現する。
2013002189.tif 000002
【特許請求の範囲】
【請求項１】
第１信号を入力とし、該第１信号に基づいた第２信号を、少なくともトランジスタを含んで構成された対象回路に出力する、少なくとも１段のインバータにより構成されるバッファ回路であって、
上記インバータは、Ｐチャネル型の第１トランジスタ部とＮチャネル型の第２トランジスタ部のゲート端子同士及びドレイン端子同士が互いに接続されたＣＭＯＳ回路により構成され、
上記ＣＭＯＳ回路の駆動周波数は、上記対象回路の駆動周波数よりも高く、
上記第１トランジスタ部および上記第２トランジスタ部のうち少なくともいずれか一方は、同一チャネル型の複数のトランジスタを、ゲート端子同士を互いに接続し、かつ該トランジスタ間のドレイン領域とソース領域とを同じ半導体層に構成した構造を有していることを特徴とするバッファ回路。
【請求項２】
上記第２トランジスタ部が上記構造を有しており、
上記第２トランジスタ部には、該構造に構成される各トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するドレイン領域よりも低濃度の不純物を含むＬＤＤ領域が、該ドレイン領域に隣接して形成されていることを特徴とする請求項１に記載のバッファ回路。
【請求項３】
上記第１トランジスタ部が上記構造を有しており、
上記第１トランジスタ部には、該構造に構成される各トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するソース領域よりも低濃度の不純物を含むＬＤＤ領域が、該ソース領域に隣接して形成されていることを特徴とする請求項１に記載のバッファ回路。
【請求項４】
上記第２トランジスタ部のみが上記構造を有していることを特徴とする請求項１または２に記載のバッファ回路。
【請求項５】
上記第１トランジスタ部のみが上記構造を有していることを特徴とする請求項１または３に記載のバッファ回路。
【請求項６】
上記構造を有していない上記第１トランジスタ部または上記第２トランジスタ部は、１つのトランジスタにより構成されていることを特徴とする請求項４または５に記載のバッファ回路。
【請求項７】
第１信号を入力とし、該第１信号に基づいた第２信号を、少なくともトランジスタを含んで構成された対象回路に出力する、少なくとも１段のインバータにより構成されるバッファ回路であって、
上記インバータは、Ｐチャネル型の第１トランジスタとＮチャネル型の第２トランジスタのゲート端子同士及びドレイン端子同士が互いに接続されたＣＭＯＳ回路により構成され、
上記ＣＭＯＳ回路の駆動周波数は、上記対象回路の駆動周波数よりも高く、
上記第１トランジスタおよび上記第２トランジスタのうち少なくともいずれか一方は、上記対象回路に含まれるトランジスタのチャネル長よりも大きいチャネル長を有していることを特徴とするバッファ回路。
【請求項８】
上記第２トランジスタが上記大きいチャネル長を有しており、
上記第２トランジスタには、該第２トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するドレイン領域よりも低濃度の不純物を含むＬＤＤ領域が、該ドレイン領域に隣接して形成されていることを特徴とする請求項７に記載のバッファ回路。
【請求項９】
上記第１トランジスタが上記大きいチャネル長を有しており、
上記第１トランジスタには、該第１トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するソース領域よりも低濃度の不純物を含むＬＤＤ領域が、該ソース領域に隣接して形成されていることを特徴とする請求項７に記載のバッファ回路。
【請求項１０】
上記第２トランジスタのみが上記大きいチャネル長を有していることを特徴とする請求項７または８に記載のバッファ回路。
【請求項１１】
上記第１トランジスタのみが上記大きいチャネル長を有していることを特徴とする請求項７または９に記載のバッファ回路。
【請求項１２】
上記大きいチャネル長を有していない上記第１トランジスタまたは上記第２トランジスタは、上記対象回路に含まれるトランジスタのチャネル長と同等のチャネル長を有していることを特徴とする請求項１０または１１に記載のバッファ回路。
【請求項１３】
アクティブマトリクス型の表示パネルと、
上記表示パネルを駆動する少なくとも１つの表示駆動回路と、
請求項１〜１２のいずれか１項に記載のバッファ回路とを備え、
上記表示駆動回路のうち少なくとも１つには、上記対象回路が設けられていることを特徴とする表示装置。
【請求項１４】
上記表示駆動回路として、上記表示パネルに設けられた走査信号線に、画素電極に階調電圧を書き込み可能とするための走査信号を供給する走査信号線駆動回路を備え、
上記走査信号線駆動回路は、少なくともシフトレジスタにより構成され、
上記対象回路は、上記シフトレジスタであることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
上記走査信号線駆動回路は、上記表示パネルの周辺の、上記走査信号線の延設方向に沿った一方側、および該一方側に対向する他方側にそれぞれ設けられていることを特徴とする請求項１４に記載の表示装置。
【請求項１６】
上記バッファ回路は、上記対象回路が設けられた表示駆動回路毎にそれぞれ設けられていることを特徴とする請求項１３〜１５のいずれか１項に記載の表示装置。
【請求項１７】
上記バッファ回路と、上記対象回路が設けられた表示駆動回路とは、同じ電源に電気的に接続されていることを特徴とする請求項１３〜１６のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速駆動されるバッファ回路、およびそれを備える表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置では、液晶パネルの高精細化による処理速度の高速化や、駆動方式の多様化などから、より高い信頼性の確保が求められている。高い信頼性を得るためには、液晶パネルの周辺に搭載される、液晶パネルを駆動するための各種回路の信頼性を高めることが重要である。【０００３】
ここで、従来の液晶表示装置の一例として、ＣＣ（Charge Coupling）駆動を行う液晶表示装置を挙げて説明する（例えば特許文献１参照）。【０００４】
図２２は、従来の液晶表示装置９００の構成を示すブロック図である。図２２に示すように、液晶表示装置９００は、表示パネル９０１、データ信号線駆動回路（ＳＤ）９０２、走査信号線駆動回路（ＧＤ）９０３、保持容量配線駆動回路（図示せず）、および表示制御回路（ＤＣＣ）９０４を備えている。ここでは、表示パネル９０１の走査信号線ＧＬにゲート信号（走査信号）を供給する走査信号線駆動回路９０３の構成について説明する。【０００５】
走査信号線駆動回路９０３は、複数段からなるシフトレジスタＳＲと、シフトレジスタＳＲの各段の出力に対応して設けられたインバータとを備えている。【０００６】
シフトレジスタＳＲは、ｍ個（ｍは２以上の整数）の単位回路を多段接続して構成されている。以下適宜、シフトレジスタＳＲの各段の単位回路を単位回路ＳＲｉ（ｉ＝１，・・・，ｎ−１，ｎ，ｎ＋１，・・・，ｍ）と略記する。単位回路ＳＲｉは、クロック用端子（ＣＫＢ端子）、セット用端子（ＳＢ端子）、初期化用端子（ＩＮＩＴＢ端子）、及び出力端子（ＯＵＴＢ端子）を有している。【０００７】
シフトレジスタＳＲには、表示制御回路９０４から、スタートパルスＧＳＰ、２相のゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂ、初期化用信号ＩＮＩＴＢ、および切替信号ＵＤ・ＵＤＢなどが供給される。スタートパルスＧＳＰは、１段目の単位回路ＳＲ１のＳＢ端子に与えられる。ゲートクロック信号ＧＣＫ１Ｂは、奇数段目の単位回路ＳＲｉのＣＫＢ端子に与えられ、ゲートクロック信号ＧＣＫ２Ｂは、偶数段目の単位回路ＳＲｉのＣＫＢ端子に与えられる。初期化用信号ＩＮＩＴＢは、各単位回路ＳＲｉのＩＮＩＴＢ端子に与えられる。各単位回路ＳＲｉのＯＵＴＢ端子からの出力（ＯＵＴＢ信号）は、インバータを介してゲート信号として表示パネル９０１の対応する走査信号線ＧＬに供給される。例えば、ｎ段目の単位回路ＳＲｎからのＯＵＴＢ信号は、インバータを介してｎ行目の走査信号線ＧＬｎに供給される。【０００８】
また、シフトレジスタＳＲには、各段に対応してアップダウンスイッチＵＤＳＷが設けられている。アップダウンスイッチＵＤＳＷは、与えられる切替信号ＵＤ・ＵＤＢに基づいて、単位回路ＳＲｉからのＯＵＴＢ信号を、次段の単位回路ＳＲｉのＳＢ端子、または、前段の単位回路ＳＲｉのＳＢ端子に供給する。例えば、ｎ段目の単位回路ＳＲｎからのＯＵＴＢ信号は、（ｎ＋１）段目の単位回路ＳＲ（ｎ＋１）のＳＢ端子、または、（ｎ−１）段目の単位回路ＳＲ（ｎ−１）のＳＢ端子に供給される。これにより、シフトレジスタＳＲでは、双方向にシフトすることが可能となっている。【０００９】
次いで、シフトレジスタＳＲの単位回路ＳＲｉの構成について説明する。図２３は、シフトレジスタＳＲの単位回路ＳＲｉの構成を示す回路図である。図２３に示すように、単位回路ＳＲｉは、ＲＳタイプのフリップフロップＦＦと、２つのアナログスイッチＡＳＷ１・ＡＳＷ２と、ＮＡＮＤ回路と、インバータとにより構成されている。【００１０】
フリップフロップＦＦのＳＢ端子が、単位回路ＳＲｉのＳＢ端子に接続され、フリップフロップＦＦのＱＢ端子が、ＮＡＮＤ回路の一方の入力に接続されている。ＮＡＮＤ回路の出力が、インバータの入力とアナログスイッチＡＳＷ１のＰチャネル側ゲートとアナログスイッチＡＳＷ２のＮチャネル側ゲートとに接続され、インバータの出力が、アナログスイッチＡＳＷ１のＮチャネル側ゲートとアナログスイッチＡＳＷ２のＰチャネル側ゲートとに接続されている。アナログスイッチＡＳＷ１の一方の導通電極が、電源端子（Ｖｄｄ）に接続されるとともに、アナログスイッチＡＳＷ２の一方の導通電極が、単位回路ＳＲｉのＣＫＢ端子に接続されている。アナログスイッチＡＳＷ１の他方の導通電極と、アナログスイッチＡＳＷ２の他方の導通電極と、ＮＡＮＤ回路の他方の入力と、フリップフロップＦＦのＲＢ端子とが、単位回路ＳＲｉの出力端子であるＯＵＴＢ端子に接続されている。【００１１】
ところで、各単位回路ＳＲｉのアナログスイッチＡＳＷ１・ＡＳＷ２は、シフトレジスタＳＲ内に構成するものであるため、小さいサイズで形成されている。そして、図２２に示したように、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂの配線は、各単位回路ＳＲｉのＣＫＢ端子、すなわちアナログスイッチＡＳＷ２に接続されている。このため、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂの配線が、表示パネル９０１の入力端子から直接入力した配線となって、静電気破壊を起こす可能性が高くなっている。【００１２】
そこで、液晶表示装置９００では、表示制御回路９０４と走査信号線駆動回路９０３との間に、サイズの大きいバッファ回路を設け、このバッファ回路に一旦通したゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを、シフトレジスタＳＲの各単位回路ＳＲｉに供給するようにしている。【００１３】
図２４に、バッファ回路９１０の一例を示す。図２４に示すように、バッファ回路９１０は、ゲートクロック信号ＧＣＫ１を入力して、ゲートクロック信号ＧＣＫ１Ｂを出力するための３段のインバータと、ゲートクロック信号ＧＣＫ２を入力して、ゲートクロック信号ＧＣＫ２Ｂを出力するための３段のインバータとを備えている。【００１４】
図２５に、バッファ回路９１０に構成されるインバータ９１１の構成を示す。図２５の（ａ）に示すように、インバータ９１１は、Ｐチャネル型のトランジスタｐ１とＮチャネル型のトランジスタｎ１のゲート端子同士及びドレイン端子同士が互いに接続されたＣＭＯＳ回路により構成されている。トランジスタｐ１は、図２５の（ｂ）（平面視）および（ｃ）（断面視）に示す構造を有し、トランジスタｎ１は、図２５の（ｂ）（平面視）および（ｄ）（断面視）に示す構造を有する。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】国際公開公報「ＷＯ２０１０／１４６７５６（２０１０年１２月２３日公開）」
【発明の概要】
【発明が解決しようとする課題】
【００１６】
ところで、一般に、液晶表示装置９００のフレームレートは約６０Ｈｚである。そのため、シフトレジスタＳＲの単位回路ＳＲｉは、表示パネル９０１の走査信号線ＧＬにゲート信号を出力するために１フレームに１回駆動されるので、約６０Ｈｚで駆動されている。【００１７】
これに対し、液晶パネルの高速化の影響によりゲートクロック信号ＧＣＫ１・ＧＣＫ２（ＧＣＫ１Ｂ・ＧＣＫ２Ｂ）は数十ＫＨｚで駆動される。このため、ゲートクロック信号ＧＣＫ１・ＧＣＫ２を入力するバッファ回路９１０の駆動周波数は数十ＫＨｚとなっており、シフトレジスタＳＲの単位回路ＳＲｉと比べて格段に高い。このように駆動周波数が高いバッファ回路９１０を長期間使用すると、スイッチング動作によりインバータに貫通電流が流れ、トランジスタの駆動能力が低下する。また、トランジスタのスイッチング回数が多くなり、積算される電流量が多くなることから、トランジスタが劣化する。結果、回路の誤動作を引き起こすため、バッファ回路９１０に信頼性が低いという問題が生じている。【００１８】
なお、上記問題は、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを送り出すバッファ回路９１０に限らず、表示制御回路９０４から各駆動回路に向けて供給される高周波数の信号（例えば、データ信号線駆動回路９０２へのソースクロック信号、および、保持容量配線駆動回路への極性信号など）を送り出すバッファ回路にも存在する。したがって、上記問題は、液晶表示装置全体としての信頼性に大きな影響を及ぼしている。【００１９】
ここで、信頼性を高めるためには、回路全体を信頼性の高いトランジスタで形成することが考えられる。しかし、このような構成にすると素子形成面積が増大するため、近年要求されている液晶パネルの狭額縁化が非常に困難になるという問題を招く。【００２０】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、素子形成面積を増大することなく、高い信頼性を有するバッファ回路および表示装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明のバッファ回路は、上記課題を解決するために、
第１信号を入力とし、該第１信号に基づいた第２信号を、少なくともトランジスタを含んで構成された対象回路に出力する、少なくとも１段のインバータにより構成されるバッファ回路であって、
上記インバータは、Ｐチャネル型の第１トランジスタ部とＮチャネル型の第２トランジスタ部のゲート端子同士及びドレイン端子同士が互いに接続されたＣＭＯＳ回路により構成され、
上記ＣＭＯＳ回路の駆動周波数は、上記対象回路の駆動周波数よりも高く、
上記第１トランジスタ部および上記第２トランジスタ部のうち少なくともいずれか一方は、同一チャネル型の複数のトランジスタを、ゲート端子同士を互いに接続し、かつ該トランジスタ間のドレイン領域とソース領域とを同じ半導体層に構成した構造を有していることを特徴としている。【００２２】
上記の構成によれば、ＣＭＯＳ回路のＰチャネル側／Ｎチャネル側を、１つのトランジスタで形成した場合と比べて、１つのトランジスタ当たりのソース・ドレイン間の電圧を小さくすることが可能となり、１つのトランジスタ当たりの電流量を減らすことが可能となる。したがって、インバータ、ひいてはバッファ回路では、信頼性を高めることが可能となる。【００２３】
なお、上記インバータにより構成されたバッファ回路では、従来のバッファ回路（１つのＰチャネル型トランジスタと１つのＮチャネル型トランジスタとからなるＣＭＯＳインバータ）と比較して、トランジスタ素子数が増えている。しかし、バッファ回路および対象回路が搭載される装置（例えば表示装置）全体から見ると、相対的に非常に小さい領域に構成されるバッファ回路の面積が少し増えているだけであり、全体の回路面積に多大な影響を与えるほどではない。つまりは、劣化が顕著になる部分である、高速駆動されるバッファ回路のみ、耐圧の高い構造を備えることによって、素子形成面積の増大を招くことなく、高い信頼性を実現することが可能となる。【００２４】
本発明のバッファ回路は、上記課題を解決するために、
第１信号を入力とし、該第１信号に基づいた第２信号を、少なくともトランジスタを含んで構成された対象回路に出力する、少なくとも１段のインバータにより構成されるバッファ回路であって、
上記インバータは、Ｐチャネル型の第１トランジスタとＮチャネル型の第２トランジスタのゲート端子同士及びドレイン端子同士が互いに接続されたＣＭＯＳ回路により構成され、
上記ＣＭＯＳ回路の駆動周波数は、上記対象回路の駆動周波数よりも高く、
上記第１トランジスタおよび上記第２トランジスタのうち少なくともいずれか一方は、上記対象回路に含まれるトランジスタのチャネル長よりも大きいチャネル長を有していることを特徴としている。【００２５】
上記の構成によれば、チャネル長を大きくしない場合と比べて、チャネル幅当たりの電流量を減らすことが可能となる。また、チャネル長を大きくすることで、ホットキャリアが発生しにくくなり、トランジスタが劣化しにくくなる。したがって、インバータ、ひいてはバッファ回路では、信頼性を高めることが可能となる。【００２６】
なお、上記インバータにより構成されたバッファ回路では、従来のバッファ回路（１つのＰチャネル型トランジスタと１つのＮチャネル型トランジスタとからなるＣＭＯＳインバータ）と比較して、トランジスタのチャネル長が長くなっている。しかし、バッファ回路および対象回路が搭載される装置（例えば表示装置）全体から見ると、相対的に非常に小さい領域に構成されるバッファ回路の面積が僅かに増えているだけであり、全体の回路面積に多大な影響を与えるほどではない。つまりは、劣化が顕著になる部分である、高速駆動されるバッファ回路のみ、耐圧の高い構造を備えることによって、素子形成面積の増大を招くことなく、高い信頼性を実現することが可能となる。
【発明の効果】
【００２７】
以上のように、本発明のバッファ回路は、上記第１トランジスタ部および上記第２トランジスタ部のうち少なくともいずれか一方は、同一チャネル型の複数のトランジスタを、ゲート端子同士を互いに接続し、かつトランジスタ間のドレイン領域とソース領域とを同じ半導体層に構成した構造を有している構成である。【００２８】
また、本発明のバッファ回路は、上記第１トランジスタおよび上記第２トランジスタのうち少なくともいずれか一方は、上記対象回路に含まれるトランジスタのチャネル長よりも大きいチャネル長を有している構成である。【００２９】
それゆえ、回路面積が微増するだけの耐圧の高い構造を備えることによって、素子形成面積の増大を招くことなく、高い信頼性を実現することが可能となる。
【図面の簡単な説明】
【００３０】
【図１】実施の形態１に係る液晶表示装置の概略構成を示すブロック図である。
【図２】図１に示す走査信号線駆動回路に含まれるシフトレジスタの単位回路の回路図である。
【図３】図１の液晶表示装置の走査信号線駆動回路の動作時のタイミングチャートである。
【図４】図１の液晶表示装置のバッファの構成を示す回路図である。
【図５】図４のバッファの一構成例を示す回路図である。
【図６】図４のバッファの他の構成例を示す回路図である。
【図７】実施例１に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図８】実施例２に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図９】実施例３に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１０】実施例４に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１１】実施例５に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１２】実施例６に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１３】実施例７に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１４】実施例８に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１５】実施例９に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１６】実施例１０に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１７】実施例１１に係るバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）はＰチャネル側の断面構造を示し、（ｃ）はＮチャネル側の断面構造を示す。
【図１８】実施の形態２に係る液晶表示装置の概略構成を示すブロック図である。
【図１９】図１８の液晶表示装置の他の構成を示すブロック図である。
【図２０】実施の形態３に係る液晶表示装置の概略構成を示すブロック図である。
【図２１】図２０の液晶表示装置のバッファ回路の構成を示す回路図である。
【図２２】従来の液晶表示装置の概略構成を示すブロック図である。
【図２３】図２２に示す走査信号線駆動回路に含まれるシフトレジスタの単位回路の回路図である。
【図２４】図２２の従来の液晶表示装置に備えられるバッファ回路の構成を示す回路図である。
【図２５】図２４のバッファ回路に含まれるインバータの図であり、（ａ）は回路構成を示し、（ｂ）は各トランジスタの上面から見た構造を示し、（ｃ）はＰチャネル側の断面構造を示し、（ｄ）はＮチャネル側の断面構造を示す。
【発明を実施するための形態】
【００３１】
〔実施の形態１〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。本実施の形態では、液晶表示装置に搭載された、走査信号線駆動回路にゲートクロック信号を出力するバッファ回路について説明する。なお、本実施の形態のバッファ回路は、従来一般的な構成を備える液晶表示装置に適用することができ、顕著な効果を奏することができるものである。ゆえに、以下の説明では、図２２に示した液晶表示装置９００の構成に適用した形態について説明するが、この構成に限るわけではない。
【００３２】
（液晶表示装置の構成）
まず、図１および図２を用いて液晶表示装置の概略構成について説明する。
【００３３】
図１は、本実施の形態の液晶表示装置１００の構成を示すブロック図である。図１に示すように、液晶表示装置１００は、アクティブマトリクス型の表示パネル１０１、データ信号線駆動回路（ＳＤ）１０２、走査信号線駆動回路（ＧＤ）１０３、保持容量配線駆動回路（図示せず）、表示制御回路（ＤＣＣ）１０４、およびバッファ（ＢＵＦ）１１０を備えている。なお、各駆動回路（表示駆動回路）は、画素回路とアクティブマトリクス基板上にモノリシックに形成されていてもよい。
【００３４】
表示パネル１０１は、図示しないアクティブマトリクス基板と対向基板との間に液晶を挟持して構成されており、行列状に配列された多数の画素を有している。そして、表示パネル１０１は、アクティブマトリクス基板上に、走査信号線（ゲートライン）ＧＬ、保持容量配線（ＣＳライン）ＣＳＬ、データ信号線（ソースライン）ＳＬ、薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」とも言う）、及び画素電極を備えている。以下適宜、ｎ行目の走査信号線・保持容量配線をＧＬｎ・ＣＳＬｎとそれぞれ記載し、ｉ列目のデータ信号線をＳＬｉと記載する。なお、ｉ、ｎは２以上の整数である。
【００３５】
走査信号線ＧＬは行方向（横方向）に互いに平行となるように各行に１本ずつ形成されており、データ信号線ＳＬは、列方向（縦方向）に互いに平行となるように各列に１本ずつ形成されている。ＴＦＴ及び画素電極は、走査信号線ＧＬとデータ信号線ＳＬとの各交点に対応してそれぞれ形成されており、ＴＦＴのゲート電極が走査信号線ＧＬに、ソース電極がデータ信号線ＳＬに、ドレイン電極が画素電極にそれぞれ接続されている。また、画素電極は、コモンラインとの間に液晶を介して容量（液晶容量を含む）を形成している。
【００３６】
これにより、走査信号線ＧＬに供給されるゲート信号（走査信号）によってＴＦＴのゲートをオン状態にし、データ信号線ＳＬからのソース信号（データ信号）を画素電極に書き込んで画素電極を上記ソース信号に応じた電位に設定し、コモンラインとの間に介在する液晶に対して上記ソース信号に応じた電圧（階調電圧）を印加することによって、上記ソース信号に応じた階調表示を実現することができる。
【００３７】
保持容量配線ＣＳＬは、行方向（横方向）に互いに平行となるように各行に１本ずつ形成されており、走査信号線ＧＬと対をなすように配置されている。この各保持容量配線ＣＳＬは、それぞれ各行に配置された画素電極との間に保持容量が形成されることにより、画素電極と容量結合されている。
【００３８】
上記構成の表示パネル１０１は、データ信号線駆動回路１０２、走査信号線駆動回路１０３、および保持容量配線駆動回路によって駆動される。また、表示制御回路１０４は、データ信号線駆動回路１０２、走査信号線駆動回路１０３、および保持容量配線駆動回路に、表示パネル１０１の駆動に必要な各種の信号を供給する。
【００３９】
本実施の形態では、周期的に繰り返される垂直走査期間におけるアクティブ期間（有効走査期間）において、各行の水平走査期間を順次割り当て、各行を順次走査していく。
【００４０】
そのため、走査信号線駆動回路１０３は、ＴＦＴをオンするためのゲート信号を各行の水平走査期間に同期して当該行の走査信号線ＧＬに対して順次出力する。この走査信号線駆動回路１０３の詳細については後述する。
【００４１】
データ信号線駆動回路１０２は、各データ信号線ＳＬに対してソース信号を出力する。このソース信号は、液晶表示装置１００の外部から表示制御回路１０４を介してデータ信号線駆動回路１０２に供給された映像信号を、データ信号線駆動回路１０２において各列に割り当て、昇圧等を施した信号である。
【００４２】
保持容量配線駆動回路は、走査信号線駆動回路１０３からの出力信号（ゲート信号）に基づいて、各保持容量配線ＣＳＬにハイレベルの信号（Ｖｃｓｈ）またはローレベルの信号（Ｖｃｓｌ）を供給する。
【００４３】
表示制御回路１０４は、上述したデータ信号線駆動回路１０２、走査信号線駆動回路１０３、および保持容量配線駆動回路を制御することにより、これら各回路から、ゲート信号、ソース信号、及びＣＳ信号をそれぞれ出力させる。表示制御回路１０４は、上記制御を行うための各種制御信号を生成し、所定の周波数でそれぞれ出力している。各種制御信号としては、例えば、上述のゲートクロック信号ＧＣＫ１・ＧＣＫ２、初期化用信号ＩＮＩＴ、および切替信号ＵＤ・ＵＤＢなどがある。
【００４４】
（走査信号線駆動回路の構成）
次いで、走査信号線駆動回路１０３の構成について、具体的に説明する。図１に示すように、走査信号線駆動回路１０３は、複数段からなるシフトレジスタＳＲ（対象回路）と、シフトレジスタＳＲの各段の出力に対応して設けられたインバータとを備えている。
【００４５】
シフトレジスタＳＲは、ｍ個（ｍは２以上の整数）の単位回路を多段接続して構成されている。以下適宜、シフトレジスタＳＲの各段の単位回路を単位回路ＳＲｉ（ｉ＝１，・・・，ｎ−１，ｎ，ｎ＋１，・・・，ｍ）と略記する。単位回路ＳＲｉは、クロック用端子（ＣＫＢ端子）、セット用端子（ＳＢ端子）、初期化用端子（ＩＮＩＴＢ端子）、及び出力端子（ＯＵＴＢ端子）を有している。以下適宜、各端子経由で入出力される信号を当該端子と同じ名称で呼ぶ（例えば、クロック端子ＣＫ経由で入力される信号をクロック信号ＣＫという）。
【００４６】
シフトレジスタＳＲには、スタートパルスＧＳＰ、２相のゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂ、初期化用信号ＩＮＩＴＢ、および切替信号ＵＤ・ＵＤＢなどが供給される。スタートパルスＧＳＰは、１段目の単位回路ＳＲ１のＳＢ端子に与えられる。ゲートクロック信号ＧＣＫ１Ｂは、奇数段目の単位回路ＳＲｉのＣＫＢ端子に与えられ、ゲートクロック信号ＧＣＫ２Ｂは、偶数段目の単位回路ＳＲｉのＣＫＢ端子に与えられる。初期化用信号ＩＮＩＴＢは、各単位回路ＳＲｉのＩＮＩＴＢ端子に与えられる。各単位回路ＳＲｉのＯＵＴＢ端子からの出力（ＯＵＴＢ信号）は、インバータを介して、ゲート信号として表示パネル１０１の対応する走査信号線ＧＬに供給される。例えば、ｎ段目の単位回路ＳＲｎからのＯＵＴＢ信号は、インバータを介してｎ行目の走査信号線ＧＬｎに供給される。
【００４７】
また、シフトレジスタＳＲには、各段に対応してアップダウンスイッチＵＤＳＷが設けられている。アップダウンスイッチＵＤＳＷは、供給される切替信号ＵＤ・ＵＤＢに基づいて、単位回路ＳＲｉからのＯＵＴＢ信号を、後段の単位回路ＳＲｉのＳＢ端子、または、前段の単位回路ＳＲｉのＳＢ端子に供給する。例えば、単位回路ＳＲｎからのＯＵＴＢ信号は、後段の単位回路ＳＲ（ｎ＋１）のＳＢ端子、または、前段の単位回路ＳＲ（ｎ−１）のＳＢ端子に供給される。つまりは、単位回路ＳＲｎから単位回路ＳＲ（ｎ＋１）にダウンシフトする場合には、切替信号ＵＤ・ＵＤＢによって、アップダウンスイッチＵＤＳＷｎ内で、単位回路ＳＲｎのＯＵＴＢ端子と単位回路ＳＲ（ｎ＋１）のＳＢ端子とが接続される。また、単位回路ＳＲ（ｎ＋１）から単位回路ＳＲｎにアップシフトする場合には、切替信号ＵＤ・ＵＤＢによって、アップダウンスイッチＵＤＳＷ（ｎ−１）内で、単位回路ＳＲ（ｎ−１）のＯＵＴＢ端子と単位回路ＳＲｎのＳＢ端子とが接続される。このようにして、シフトレジスタＳＲでは、双方向にシフトすることが可能となっている。
【００４８】
ここで、シフトレジスタＳＲの単位回路ＳＲｉの構成について説明する。図２は、シフトレジスタＳＲの単位回路ＳＲｉの構成を示す回路図である。図２に示すように、単位回路ＳＲｉは、ＲＳタイプのフリップフロップＦＦと、２つのアナログスイッチＡＳＷ１・ＡＳＷ２と、ＮＡＮＤ回路と、インバータとにより構成されている。
【００４９】
フリップフロップＦＦのＳＢ端子は、単位回路ＳＲｉのＳＢ端子に接続され、前段の単位回路ＳＲ（ｎ＋１）からのＯＵＴＢ信号、または、後段の単位回路ＳＲ（ｎ−１）からのＯＵＴＢ信号が、セット信号として入力される。ＮＡＮＤ回路の一方の入力端子は、フリップフロップＦＦのＱＢ端子に接続され、他方の入力端子は、単位回路ＳＲｉのＯＵＴＢ端子に接続される。ＮＡＮＤ回路の出力端子（内部信号Ｍ）は、インバータの入力とアナログスイッチＡＳＷ１のＰチャネル側ゲートとアナログスイッチＡＳＷ２のＮチャネル側ゲートとに接続され、インバータの出力が、アナログスイッチＡＳＷ１のＮチャネル側ゲートとアナログスイッチＡＳＷ２のＰチャネル側ゲートとに接続されている。アナログスイッチＡＳＷ１の一方の導通電極には、電源電圧Ｖｄｄが供給されるとともに、アナログスイッチＡＳＷ２の一方の導通電極は、単位回路ＳＲｉのＣＫＢ端子に接続されている。アナログスイッチＡＳＷ１の他方の導通電極と、アナログスイッチＡＳＷ２の他方の導通電極とは、フリップフロップＦＦのＲＢ端子およびＮＡＮＤ回路の他方の入力端子に接続されるとともに、単位回路ＳＲｉのＯＵＴＢ端子に接続されている。
【００５０】
上記の構成では、単位回路ＳＲｉのＯＵＴＢ信号が、リセット信号として、フリップフロップＦＦのＲＢ端子に入力されるため、単位回路ＳＲｉは自己リセット型のフリップフロップとして機能する。
【００５１】
（シフトレジスタの動作）
次いで、走査信号線駆動回路１０３におけるシフトレジスタＳＲの動作について簡単に説明する。
【００５２】
図３は、走査信号線駆動回路１０３の動作時のタイミングチャートである。図３では、ダウンシフトする場合の、（ｎ−１）段目の単位回路ＳＲｎ−１、ｎ段目の単位回路ＳＲｎ、（ｎ＋１）段目の単位回路ＳＲｎ＋１における入出力信号を示している。なお、以下では、単位回路ＳＲｎの通常動作を中心に説明する。
【００５３】
図３において、ＩＮＩＴＢは初期化用信号であり、ＧＳＰＢはスタートパルスである。ＰＯＬは１水平走査期間（１Ｈ）ごとに極性が反転する極性信号である。ＧＣＫ１Ｂ・ＧＣＫ２Ｂは２相のゲートクロック信号である。ＳＢｎ−１、ＳＢｎ、ＳＢｎ＋１は、それぞれ、シフトレジスタＳＲの単位回路ＳＲｎ−１、単位回路ＳＲｎ、単位回路ＳＲｎ＋１のＳＢ端子の電位を示している。ＲＢｎ−１、ＲＢｎ、ＲＢｎ＋１は、それぞれ、シフトレジスタＳＲの単位回路ＳＲｎ−１、単位回路ＳＲｎ、単位回路ＳＲｎ＋１のＲＢ端子の電位を示している。ＱＢｎ−１、ＱＢｎ、ＱＢｎ＋１は、それぞれ、シフトレジスタＳＲの単位回路ＳＲｎ−１、単位回路ＳＲｎ、単位回路ＳＲｎ＋１のフリップフロップＦＦのＱＢ端子の電位を示している。ＯＵＴＢｎ−１、ＯＵＴＢｎ、ＯＵＴＢｎ＋１は、それぞれ、シフトレジスタＳＲの単位回路ＳＲｎ−１、単位回路ＳＲｎ、単位回路ＳＲｎ＋１のＯＵＴＢ端子の電位を示している。なお、ＯＵＴＢ端子において、ＯＵＴＢ信号が出力されてから次のＯＵＴＢ信号が出力されるまでの期間が、１垂直走査期間（１フレーム：１Ｖ）に相当する。
【００５４】
まず、単位回路ＳＲｎに入力されたＳＢ信号（前段のＯＵＴＢ信号）が、ハイレベル（非アクティブ）からローレベル（アクティブ）になると、フリップフロップＦＦの出力ＱＢがハイレベルからローレベルになり、ＮＡＮＤ回路の出力である内部信号Ｍがローレベルからハイレベルになる。内部信号Ｍがハイレベルになると、アナログスイッチＡＳＷ２がオンし、ＣＫＢ端子の入力（ここではゲートクロック信号ＧＣＫ２Ｂ）がＯＵＴＢ端子に出力される。これにより、ＯＵＴＢ信号はハイレベルになる。ローレベルの出力ＱＢとハイレベルの出力ＯＵＴＢとがＮＡＮＤ回路に入力されている期間では、ＮＡＮＤ回路からハイレベルの内部信号Ｍが出力され、ＯＵＴＢ信号はハイレベルになる。ＳＢ信号がハイレベルになると、この時点では依然としてゲートクロック信号ＧＣＫ２Ｂがハイレベルであるため、フリップフロップＦＦはリセットされず、出力ＱＢはローレベルを維持し、内部信号Ｍ及びＯＵＴＢ信号はハイレベルを維持する。
【００５５】
続いて、ゲートクロック信号ＧＣＫ２Ｂがローレベルになると、ＯＵＴＢ信号がローレベルになるとともに、フリップフロップＦＦがリセットされて、出力ＱＢがローレベルからハイレベルになる。ＮＡＮＤ回路には、ハイレベルの出力ＱＢと、ローレベルの出力ＯＵＴＢとが入力されるため、内部信号Ｍはハイレベルを維持し、ＯＵＴＢ信号はローレベルを維持する。ゲートクロック信号ＧＣＫ２Ｂがローレベルからハイレベルになると、ＯＵＴＢ信号はハイレベルになり、ハイレベルの出力ＱＢと、ハイレベルの出力ＯＵＴＢとがＮＡＮＤ回路に入力されるため、内部信号Ｍはハイレベルからローレベルに切り替わる。
【００５６】
このようにして出力されたＯＵＴＢ信号により、次段の単位回路ＳＲｎ＋１の動作が開始されるとともに、自段の単位回路ＳＲｎのリセット動作が行われる。
【００５７】
（バッファの構成）
次に、バッファ１１０の構成について、具体的に説明する。図４は、バッファ１１０の一構成例を示す回路ブロック図である。図４に示すように、バッファ１１０は、バッファ回路１１１および制御回路１１２を備えている。また、バッファ１１０は、ゲートクロック信号ＧＣＫ１・ＧＣＫ２（第１信号）並びに初期化用信号ＩＮＩＴをそれぞれ入力する３つの入力端子（ＧＣＫ１端子・ＧＣＫ２端子・ＩＮＩＴ端子）と、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂ（第２信号）並びに初期化用信号ＩＮＩＴＢをそれぞれ出力する３つの出力端子（ＧＣＫ１Ｂ端子・ＧＣＫ２Ｂ端子・ＩＮＩＴＢ端子）とを備えている。
【００５８】
バッファ回路１１１は、走査信号線駆動回路１０３のシフトレジスタＳＲにゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを出力するバッファである。バッファ回路１１１は、ゲートクロック信号ＧＣＫ１Ｂを出力するための３段のインバータと、ゲートクロック信号ＧＣＫ２Ｂを出力するための３段のインバータとを備えている。ゲートクロック信号ＧＣＫ１Ｂを出力する３段目のインバータの出力は、ＧＣＫ１Ｂ端子に接続されている。ゲートクロック信号ＧＣＫ２Ｂを出力する３段目のインバータの出力は、ＧＣＫ２Ｂ端子に接続されている。
【００５９】
制御回路１１２は、バッファ回路１１１の前段に設けられており、初期化を行うための初期化用信号ＩＮＩＴＢを出力するとともに、初期化用信号ＩＮＩＴＢの出力に合わせてバッファ回路１１１の出力を制御する。制御回路１１２は、例えば図５に示すような構成を有している。液晶表示装置１００では、走査信号線駆動回路１０３のシフトレジスタＳＲを初期化するときに、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂをハイレベルに固定する場合がある。図５に示す制御回路１１２はこれに対応しており、２つのＰチャネル型トランジスタｐ１１・ｐ１２と、４つのＮチャネル型トランジスタｎ１１〜ｎ１４と、３つのインバータとにより構成されている。
【００６０】
トランジスタｐ１１のソース端子およびトランジスタｎ１１のドレイン端子は、ＧＣＫ１端子に接続されている。トランジスタｐ１１のドレイン端子およびトランジスタｎ１１のソース端子は、制御回路１１２のＣＫ１端子に接続されている。トランジスタｎ１３のドレイン端子は、制御回路１１２のＣＫ１端子に接続され、ソース端子は電源端子（Ｖｓｓ）に接続されている。トランジスタｐ１２のソース端子およびトランジスタｎ１２のドレイン端子は、ＧＣＫ２端子に接続されている。トランジスタｐ１２のドレイン端子およびトランジスタｎ１２のソース端子は、制御回路１１２のＣＫ２端子に接続されている。トランジスタｎ１４のドレイン端子は、制御回路１１２のＣＫ２端子に接続され、ソース端子は電源端子（Ｖｓｓ）に接続されている。ＩＮＩＴ端子は、トランジスタｐ１１・ｎ１３・ｐ１２・ｎ１４のゲート端子に接続されるとともに、インバータを介してトランジスタｎ１１のゲート端子に接続され、インバータを介してトランジスタｎ１２のゲート端子に接続され、インバータを介して制御回路１１２のＩＮＩＴＢ端子に接続されている。制御回路１１２のＣＫ１端子・ＣＫ２端子は、バッファ回路１１１の各初段のインバータの入力にそれぞれ接続されている。制御回路１１２のＩＮＩＴＢ端子は、バッファ１１０のＩＮＩＴＢ端子に接続されている。
【００６１】
制御回路１１２は、ゲートクロック信号ＧＣＫ１・ＧＣＫ２および初期化用信号ＩＮＩＴをそれぞれ入力とし、初期化用信号ＩＮＩＴがローレベル（非アクティブ）のときは、入力したゲートクロック信号ＧＣＫ１をＣＫ１端子から出力するとともに、入力したゲートクロック信号ＧＣＫ２をＣＫ２端子から出力し、初期化用信号ＩＮＩＴＢをハイレベル（非アクティブ）とする。一方、初期化用信号ＩＮＩＴがハイレベル（アクティブ）のときは、ＣＫ１端子およびＣＫ２端子の電位をローレベル（Ｖｓｓ）とし、初期化用信号ＩＮＩＴＢをローレベル（アクティブ）とする。これにより、バッファ回路１１１は、初期化用信号ＩＮＩＴがローレベルのときは、ゲートクロック信号ＧＣＫ１・ＧＣＫ２の反転電位であるゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを出力し、初期化用信号ＩＮＩＴがハイレベルのときは、ハイレベルに固定したゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを出力する。
【００６２】
よって、上記構成を有するバッファ１１０を備えることによって、通常動作時にゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを適切に送り出すとともに、初期化時に、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂをハイレベルに固定することが可能となっている。
【００６３】
なお、ゲートクロック信号ＧＣＫ１・ＧＣＫ２は数十ＫＨｚで駆動される。ゆえに、ゲートクロック信号ＧＣＫ１・ＧＣＫ２を入力し、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを出力するバッファ回路１１１の駆動周波数は数十ＫＨｚとなっている。
【００６４】
一方、走査信号線駆動回路１０３のシフトレジスタ内部（ＳＢ信号などの各段の信号）は、１フレームに一回駆動されるので、約６０Ｈｚで駆動されている。
【００６５】
（バッファの変形例）
なお、バッファ回路１１１の前段に設ける制御回路としては、上記制御回路１１２に限らない。ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂは、初期化時に限らず、切替信号ＵＤ・ＵＤＢをアクティブにする際に、所定の電位レベルに合わせる必要がある場合がある。
【００６６】
図６に、バッファ１１０の変形例であるバッファ１２０の構成を示す。図６に示すように、バッファ１２０は、バッファ回路１１１および制御回路１２２を備えている。また、バッファ１２０は、ゲートクロック信号ＧＣＫ１・ＧＣＫ２並びに切替信号ＵＤをそれぞれ入力する５つの入力端子（２つのＧＣＫ１端子・２つのＧＣＫ２端子・ＵＤ端子）と、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂ並びに切替信号ＵＤ・ＵＤＢをそれぞれ出力する４つの出力端子（ＧＣＫ１Ｂ端子・ＧＣＫ２Ｂ端子・ＵＤ端子・ＵＤＢ端子）とを備えている。
【００６７】
制御回路１２２は、バッファ回路１１１の前段に設けられており、シフトレジスタＳＲのシフト方向を切り替えるための切替信号ＵＤ・ＵＤＢを出力するとともに、切替信号ＵＤ・ＵＤＢの出力に合わせてバッファ回路１１１の出力を制御する。液晶表示装置１００では、シフトレジスタＳＲのシフト方向を設定するときに、切替信号ＵＤのアクティブ・非アクティブに合わせて、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂの位相を入れ替える必要がある。図６に示す制御回路１２２はこれに対応しており、４つのＰチャネル型トランジスタｐ２１〜ｐ２４と、４つのＮチャネル型トランジスタｎ２１〜ｎ２４と、１つのインバータとにより構成されている。
【００６８】
トランジスタｐ２１のソース端子およびトランジスタｎ２１のドレイン端子は、一方のＧＣＫ１端子に接続されている。トランジスタｐ２２のソース端子およびトランジスタｎ２２のドレイン端子は、一方のＧＣＫ２端子に接続されている。トランジスタｐ２３のソース端子およびトランジスタｎ２３のドレイン端子は、他方のＧＣＫ１端子に接続されている。トランジスタｐ２４のソース端子およびトランジスタｎ２４のドレイン端子は、他方のＧＣＫ２端子に接続されている。トランジスタｐ２１のドレイン端子、トランジスタｎ２１のソース端子、トランジスタｐ２２のドレイン端子およびトランジスタｎ２２のソース端子は、バッファ回路１１１のゲートクロック信号ＧＣＫ１Ｂを出力するための初段のインバータの入力に接続されている。トランジスタｐ２３のドレイン端子、トランジスタｎ２３のソース端子、トランジスタｐ２４のドレイン端子およびトランジスタｎ２４のソース端子は、バッファ回路１１１のゲートクロック信号ＧＣＫ２Ｂを出力するための初段のインバータの入力に接続されている。ＵＤ端子は、トランジスタｎ２１・ｐ２２・ｐ２３・ｎ２４並びに出力側のＵＤ端子にそれぞれ接続されているとともに、インバータを介してトランジスタｐ２１・ｎ２２・ｎ２３・ｐ２４並びに出力側のＵＤＢ端子にそれぞれ接続されている。
【００６９】
制御回路１２２は、ゲートクロック信号ＧＣＫ１・ＧＣＫ２および切替信号ＵＤをそれぞれ入力とし、切替信号ＵＤがハイレベル（アクティブ）のときは、入力したゲートクロック信号ＧＣＫ１を、バッファ回路１１１のゲートクロック信号ＧＣＫ１Ｂを出力するためのインバータに供給し、入力したゲートクロック信号ＧＣＫ２を、バッファ回路１１１のゲートクロック信号ＧＣＫ２Ｂを出力するためのインバータに供給する。一方、切替信号ＵＤがローレベル（非アクティブ）のときは、入力したゲートクロック信号ＧＣＫ２を、バッファ回路１１１のゲートクロック信号ＧＣＫ１Ｂを出力するためのインバータに供給し、ゲートクロック信号ＧＣＫ１を、バッファ回路１１１のゲートクロック信号ＧＣＫ２Ｂを出力するためのインバータに供給する。
【００７０】
よって、上記構成を有するバッファ１２０を備えることによって、切替信号ＵＤ・ＵＤＢをそれぞれ出力する際に、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂの位相を適切に入れ替えて供給することが可能となっている。
【００７１】
このように、走査信号線駆動回路１０３のシフトレジスタＳＲに供給するゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂは、他の信号をアクティブにする際に、その電位レベルや位相を所定の設定に合わせる必要がある場合がある。それゆえ、バッファ回路１１１の前段には、各種制御回路が追加されることが多い。但し、このような各種制御回路は必要に応じて設置すればよく、適宜省略してもよい。
【００７２】
ここで、本願発明の注目すべき構成は、バッファ回路１１１の構成、具体的にはインバータの構成である。以下、このインバータの各実施例について説明する。
【００７３】
（実施例１）
図７は、インバータ１１の構成を示す図である。図７の（ａ）に示すように、インバータ１１は、Ｐチャネル型のトランジスタＴ１・Ｔ２（第１トランジスタ部）と、Ｎチャネル型のトランジスタＴ３・Ｔ４（第２トランジスタ部）とを備えたＣＭＯＳ回路により構成されている。
【００７４】
トランジスタＴ１のソース端子は電源端子（Ｖｄｄ）に接続され、トランジスタＴ１のドレイン端子はトランジスタＴ２のソース端子に接続され、トランジスタＴ１のゲート端子はトランジスタＴ２のゲート端子に接続され、トランジスタＴ２のドレイン端子は、トランジスタＴ３のドレイン端子に接続されている。トランジスタＴ３のソース端子はトランジスタＴ４のドレイン端子に接続され、トランジスタＴ３のゲート端子はトランジスタＴ４のゲート端子に接続され、トランジスタＴ４のソース端子は電源端子（Ｖｓｓ）に接続されている。また、トランジスタＴ１〜Ｔ４のゲート端子同士が互いに接続されるとともに、入力端子（Ｖｉｎ）に接続されている。トランジスタＴ２・Ｔ３のドレイン端子同士が互いに接続されるとともに、出力端子（Ｖｏｕｔ）に接続されている。
【００７５】
インバータ１１では、入力信号Ｖｉｎがローレベルのときは、トランジスタＴ１・Ｔ２がオンとなり、トランジスタＴ３・Ｔ４がオフとなるので、ハイレベル（Ｖｄｄ）の出力信号Ｖｏｕｔが出力される。一方、入力信号Ｖｉｎがハイレベルのときは、トランジスタＴ１・Ｔ２がオフとなり、トランジスタＴ３・Ｔ４がオンとなるので、ローレベル（Ｖｓｓ）の出力信号Ｖｏｕｔが出力される。
【００７６】
ここで、図２５に示したように、従来のバッファ回路９１０のインバータ９１１は、１つのＰチャネル型のトランジスタｐ１と、１つのＮチャネル型のトランジスタｎ１とを備えたＣＭＯＳ回路により構成されていた。
【００７７】
よって、本実施例のインバータ１１は、従来のインバータ９１１と比較すると、トランジスタｐ１の部分を２つのトランジスタで形成し、トランジスタｎ１の部分を２つのトランジスタで形成した構成となっている。図７の（ｂ）に、トランジスタＴ１・Ｔ２の断面構造を示す。図７の（ｃ）に、トランジスタＴ３・Ｔ４の断面構造を示す。
【００７８】
このように同一チャネル型の２つのトランジスタで形成する構成によれば、１つのトランジスタで形成した場合と比べて、１つのトランジスタ当たりのソース・ドレイン間の電圧を小さくすることが可能となり、１つのトランジスタ当たりの電流量を減らすことが可能となる。したがって、本実施例のインバータ１１、ひいてはバッファ回路１１１では、信頼性を高めることが可能となっている。
【００７９】
なお、インバータ１１により構成されたバッファ回路１１１では、従来のバッファ回路９１０と比較して、トランジスタ素子数が増えている。しかし、液晶表示装置全体から見ると、相対的に非常に小さい領域に構成されるバッファ回路１１１の面積が少し増えているだけであり、全体の額縁サイズに多大な影響を与えるほどではない。つまりは、劣化が顕著になる部分である、高速駆動されるバッファ回路１１１のみ、耐圧の高い構造を備えることによって、素子形成面積の増大を招くことなく、高い信頼性を実現することが可能となっている。
【００８０】
バッファ回路１１１以外の部分、例えば、走査信号線駆動回路１０３のシフトレジスタＳＲなどは、高速駆動されないので、通常のトランジスタ（同じ耐圧のトランジスタ）の使用で、十分に信頼性を確保することができる。
【００８１】
以下では、図７の（ｂ）に示したトランジスタＴ１・Ｔ２の構造、および、図７の（ｃ）に示したトランジスタＴ３・Ｔ４の構造のように、２つのトランジスタを、ゲート端子同士を互いに接続し、かつトランジスタ間（素子間）のドレイン領域とソース領域とを同じ半導体層（ｐ層またはｎ層）に構成した構造を、デュアル構造と呼ぶこととする。
【００８２】
（実施例２）
図８は、インバータ１２の構成を示す図である。図８の（ａ）に示すように、インバータ１２は、Ｐチャネル型のトランジスタＴ１と、Ｎチャネル型のトランジスタＴ３・Ｔ４とを備えたＣＭＯＳ回路により構成されている。つまりは、インバータ１２は、実施例１のインバータ１１と比較して、トランジスタＴ２を除いた構成を備えている。これにより、トランジスタＴ１のドレイン端子は、トランジスタＴ３のドレイン端子および出力端子（Ｖｏｕｔ）に接続されている。図８の（ｂ）は、トランジスタＴ１の断面構造を示す。図８の（ｃ）は、トランジスタＴ３・Ｔ４の断面構造を示す。
【００８３】
プロセスによって、Ｎチャネル型のトランジスタが劣化しやすいなどの傾向がある場合は、インバータ１２のように、Ｐチャネル側を１つのトランジスタＴ１としたまま、Ｎチャネル側のみをデュアル構造のトランジスタＴ３・Ｔ４とすることで、信頼性を十分に高めることができる。また、この構成によれば、実施例１の構成と比較して、素子形成面積の増加を抑えることが可能となる。
【００８４】
（実施例３）
図９は、インバータ１３の構成を示す図である。図９の（ａ）に示すように、インバータ１３は、Ｐチャネル型のトランジスタＴ１と、Ｎチャネル型のトランジスタＴ３・Ｔ４とを備えたＣＭＯＳ回路により構成されている。インバータ１３は、実施例２のインバータ１２と比較して、トランジスタＴ３・Ｔ４が片側ＬＤＤ構造を有している点で異なっている。図９の（ｂ）は、トランジスタＴ１の断面構造を示す。図９の（ｃ）は、トランジスタＴ３・Ｔ４の断面構造を示す。図９の（ｃ）に示すように、トランジスタＴ３・Ｔ４は、ドレイン側のみにＬＤＤ領域を設けた片側ＬＤＤ構造を有している。
【００８５】
ＬＤＤ領域は、ドレイン領域（ｎ＋）よりも低濃度の不純物を含む領域（ｎ−）である。ＬＤＤ領域は、トランジスタＴ３のチャネル形成領域（ｉ）に、トランジスタＴ３のドレイン領域に隣接して形成されているとともに、トランジスタＴ４のチャネル形成領域（ｉ）に、トランジスタＴ４のドレイン領域に隣接して形成されている。
【００８６】
実施例２のインバータ１２のように、シングル構造のＰチャネル型のトランジスタと、デュアル構造のＮチャネル型のトランジスタとを備える構成では、Ｎチャネル型のトランジスタがデュアル構造のため、オン電流が下がり、駆動能力のバランスが悪くなることがある。このため、バッファ回路では反転電位のバランスがくずれたり、駆動能力の低下から、次段回路で誤動作を起こす可能性がある。
【００８７】
そこで、本実施例のインバータ１３においては、デュアル構造のトランジスタＴ３・Ｔ４を片側ＬＤＤ構造にしている。これにより、抵抗を減らしてオン電流をあげることで、バランスよくバッファ回路１１１を構成することが可能となり、高い信頼性を得ることが可能となる。なお、電流の向きは、電源ＶＳＳに向かって流れる一方向であるため、片側ＬＤＤ構造で十分に信頼性を高めることができる。
【００８８】
（実施例４）
図１０は、インバータ１４の構成を示す図である。図１０の（ａ）に示すように、インバータ１４は、Ｐチャネル型のトランジスタＴ５と、Ｎチャネル型のトランジスタＴ６とを備えたＣＭＯＳ回路により構成されている。
【００８９】
トランジスタＴ５のソース端子は電源端子（Ｖｄｄ）に接続されている。トランジスタＴ６のソース端子は電源端子（Ｖｓｓ）に接続されている。トランジスタＴ５・Ｔ６のゲート端子同士が互いに接続されるとともに、入力端子（Ｖｉｎ）に接続されている。トランジスタＴ５・Ｔ６のドレイン端子同士が互いに接続されるとともに、出力端子（Ｖｏｕｔ）に接続されている。
【００９０】
インバータ１４では、入力信号Ｖｉｎがローレベルのときは、トランジスタＴ５がオンとなり、トランジスタＴ６がオフとなるので、ハイレベル（Ｖｄｄ）の出力信号Ｖｏｕｔが出力される。一方、入力信号Ｖｉｎがハイレベルのときは、トランジスタＴ５がオフとなり、トランジスタＴ６がオンとなるので、ローレベル（Ｖｓｓ）の出力信号Ｖｏｕｔが出力される。
【００９１】
ここで、トランジスタＴ５・Ｔ６は、チャネル長Ｌが大きく設定されている。具体的には、トランジスタＴ５・Ｔ６のチャネル長Ｌは、バッファ回路１１１以外の部分、例えば走査信号線駆動回路１０３のシフトレジスタＳＲなどに搭載された通常のトランジスタのチャネル長Ｌよりも大きくなるように設定されている。図１０の（ｂ）に、トランジスタＴ５の断面構造を示す。図１０の（ｃ）に、トランジスタＴ６の断面構造を示す。
【００９２】
このようにチャネル長Ｌを大きくする構成によれば、チャネル長Ｌを大きくしない場合と比べて、チャネル幅Ｗ当たりの電流量を減らすことが可能となる。また、チャネル長Ｌを大きくすることで、ホットキャリアが発生しにくくなり、トランジスタが劣化しにくくなる。したがって、本実施例のインバータ１４、ひいてはバッファ回路１１１では、信頼性を高めることが可能となっている。
【００９３】
なお、インバータ１４により構成されたバッファ回路１１１では、従来のバッファ回路９１０と比較して、トランジスタのチャネル長Ｌが長くなっている。しかし、液晶表示装置全体から見ると、相対的に非常に小さい領域に構成されるバッファ回路１１１の面積が僅かに増えているだけであり、全体の額縁サイズに多大な影響を与えるほどではない。つまりは、劣化が顕著になる部分である、高速駆動されるバッファ回路１１１のみ、耐圧の高い構造を備えることによって、素子形成面積の増大を招くことなく、高い信頼性を実現することが可能となっている。
【００９４】
（実施例５）
図１１は、インバータ１５の構成を示す図である。図１１の（ａ）に示すように、インバータ１５は、Ｐチャネル型のトランジスタＴ５と、Ｎチャネル型のトランジスタＴ６とを備えたＣＭＯＳ回路により構成されている。インバータ１５は、実施例４のインバータ１４と比較して、トランジスタＴ６のみのチャネル長Ｌを大きくしている点で異なっている。トランジスタＴ５は、例えば走査信号線駆動回路１０３のシフトレジスタＳＲなどに搭載された通常のトランジスタと同等のもの（チャネル長が同じ）である。図１１の（ｂ）は、トランジスタＴ５の断面構造を示す。図１１の（ｃ）は、トランジスタＴ６の断面構造を示す。図１１の（ｂ）・（ｃ）に示すように、トランジスタＴ６のチャネル長Ｌは、トランジスタＴ５のチャネル長よりも大きい。
【００９５】
プロセスによって、Ｎチャネル型のトランジスタが劣化しやすいなどの傾向がある場合は、インバータ１５のように、Ｐチャネル側を他の部分と同じチャネル長Ｌを持つトランジスタＴ５とし、Ｎチャネル側を大きなチャネル長Ｌを持つトランジスタＴ６とすることで、信頼性を十分に高めることができる。また、この構成によれば、実施例４の構成と比較して、素子形成面積の増加を抑えることが可能となる。
【００９６】
（実施例６）
図１２は、インバータ１６の構成を示す図である。図１２の（ａ）に示すように、インバータ１６は、Ｐチャネル型のトランジスタＴ５と、Ｎチャネル型のトランジスタＴ６とを備えたＣＭＯＳ回路により構成されている。インバータ１６は、実施例５のインバータ１５と比較して、トランジスタＴ６のみ、さらに片側ＬＤＤ構造を有している点で異なっている。図１２の（ｂ）は、トランジスタＴ５の断面構造を示す。図１２の（ｃ）は、トランジスタＴ６の断面構造を示す。図１２の（ｂ）・（ｃ）に示すように、トランジスタＴ６のチャネル長Ｌは、トランジスタＴ５のチャネル長よりも大きく、さらに、トランジスタＴ６は、ドレイン側のみにＬＤＤ領域を設けた片側ＬＤＤ構造を有している。
【００９７】
実施例５のインバータ１５のように、Ｎチャネル型のトランジスタのチャネル長Ｌのみを大きくする構成では、該トランジスタのオン電流が下がるため、駆動能力のバランスが悪くなることがある。このため、バッファ回路では反転電位のバランスがくずれたり、駆動能力の低下から、次段回路で誤動作を起こす可能性がある。
【００９８】
そこで、本実施例のインバータ１６においては、大きなチャネル長Ｌを持つトランジスタＴ６を片側ＬＤＤ構造にしている。これにより、抵抗を減らしてオン電流をあげることで、バランスよくバッファ回路１１１を構成することが可能となり、高い信頼性を得ることが可能となる。なお、電流の向きは、電源ＶＳＳに向かって流れる一方向であるため、片側ＬＤＤ構造で十分に信頼性を高めることができる。
【００９９】
（実施例７）
図１３は、インバータ１７の構成を示す図である。図１３の（ａ）に示すように、インバータ１７は、Ｐチャネル型のトランジスタＴ１・Ｔ２と、Ｎチャネル型のトランジスタＴ４とを備えたＣＭＯＳ回路により構成されている。つまりは、インバータ１７は、実施例１のインバータ１１と比較して、トランジスタＴ３を除いた構成を備えている。これにより、トランジスタＴ４のドレイン端子は、トランジスタＴ２のドレイン端子および出力端子（Ｖｏｕｔ）に接続されている。図１３の（ｂ）は、トランジスタＴ１・Ｔ２の断面構造を示す。図１３の（ｃ）は、トランジスタＴ４の断面構造を示す。
【０１００】
プロセスによって、Ｐチャネル型のトランジスタが劣化しやすいなどの傾向がある場合は、インバータ１７のように、Ｎチャネル側を１つのトランジスタＴ４としたまま、Ｐチャネル側のみをデュアル構造のトランジスタＴ１・Ｔ２とすることで、信頼性を十分に高めることができる。また、この構成によれば、実施例１の構成と比較して、素子形成面積の増加を抑えることが可能となる。
【０１０１】
（実施例８）
図１４は、インバータ１８の構成を示す図である。図１４の（ａ）に示すように、インバータ１８は、Ｐチャネル型のトランジスタＴ１・Ｔ２と、Ｎチャネル型のトランジスタＴ４とを備えたＣＭＯＳ回路により構成されている。インバータ１８は、実施例７のインバータ１７と比較して、トランジスタＴ１・Ｔ２が片側ＬＤＤ構造を有している点で異なっている。図１４の（ｂ）は、トランジスタＴ１・Ｔ２の断面構造を示す。図１４の（ｃ）は、トランジスタＴ４の断面構造を示す。図１４の（ｂ）に示すように、トランジスタＴ１・Ｔ２は、ソース側のみにＬＤＤ領域を設けた片側ＬＤＤ構造を有している。
【０１０２】
ＬＤＤ領域は、ソース領域（ｐ＋）よりも低濃度の不純物を含む領域（ｐ−）である。ＬＤＤ領域は、トランジスタＴ１のチャネル形成領域（ｉ）に、トランジスタＴ１のソース領域に隣接して形成されているとともに、トランジスタＴ２のチャネル形成領域（ｉ）に、トランジスタＴ２のソース領域に隣接して形成されている。
【０１０３】
実施例７のインバータ１７のように、デュアル構造のＰチャネル型のトランジスタと、シングル構造のＮチャネル型のトランジスタとを備える構成では、Ｐチャネル型のトランジスタがデュアル構造のため、オン電流が下がり、駆動能力のバランスが悪くなることがある。このため、バッファ回路では反転電位のバランスがくずれたり、駆動能力の低下から、次段回路で誤動作を起こす可能性がある。
【０１０４】
そこで、本実施例のインバータ１８においては、デュアル構造のトランジスタＴ１・Ｔ２を片側ＬＤＤ構造にしている。これにより、抵抗を減らしてオン電流をあげることで、バランスよくバッファ回路１１１を構成することが可能となり、高い信頼性を得ることが可能となる。なお、電流の向きは、電源ＶＳＳに向かって流れる一方向であるため、片側ＬＤＤ構造で十分に信頼性を高めることができる。
【０１０５】
（実施例９）
図１５は、インバータ１９の構成を示す図である。図１５の（ａ）に示すように、インバータ１９は、Ｐチャネル型のトランジスタＴ５と、Ｎチャネル型のトランジスタＴ６とを備えたＣＭＯＳ回路により構成されている。インバータ１９は、実施例４のインバータ１４と比較して、トランジスタＴ５のみのチャネル長Ｌを大きくしている点で異なっている。トランジスタＴ６は、例えば走査信号線駆動回路１０３のシフトレジスタＳＲなどに搭載された通常のトランジスタと同等のもの（チャネル長が同じ）である。図１５の（ｂ）は、トランジスタＴ５の断面構造を示す。図１５の（ｃ）は、トランジスタＴ６の断面構造を示す。図１５の（ｂ）・（ｃ）に示すように、トランジスタＴ５のチャネル長Ｌは、トランジスタＴ６のチャネル長よりも大きい。
【０１０６】
プロセスによって、Ｐチャネル型のトランジスタが劣化しやすいなどの傾向がある場合は、インバータ１９のように、Ｎチャネル側を他の部分と同じチャネル長Ｌを持つトランジスタＴ６とし、Ｐチャネル側を大きなチャネル長Ｌを持つトランジスタＴ５とすることで、信頼性を十分に高めることができる。また、この構成によれば、実施例４の構成と比較して、素子形成面積の増加を抑えることが可能となる。
【０１０７】
（実施例１０）
図１６は、インバータ２０の構成を示す図である。図１６の（ａ）に示すように、インバータ２０は、Ｐチャネル型のトランジスタＴ５と、Ｎチャネル型のトランジスタＴ６とを備えたＣＭＯＳ回路により構成されている。インバータ２０は、実施例９のインバータ１９と比較して、トランジスタＴ５のみ、さらに片側ＬＤＤ構造を有している点で異なっている。図１６の（ｂ）は、トランジスタＴ５の断面構造を示す。図１６の（ｃ）は、トランジスタＴ６の断面構造を示す。図１６の（ｂ）・（ｃ）に示すように、トランジスタＴ５のチャネル長Ｌは、トランジスタＴ６のチャネル長よりも大きく、さらに、トランジスタＴ５は、ソース側のみにＬＤＤ領域を設けた片側ＬＤＤ構造を有している。
【０１０８】
実施例９のインバータ１９のように、Ｐチャネル型のトランジスタのチャネル長Ｌのみを大きくする構成では、該トランジスタのオン電流が下がるため、駆動能力のバランスが悪くなることがある。このため、バッファ回路では反転電位のバランスがくずれたり、駆動能力の低下から、次段回路で誤動作を起こす可能性がある。
【０１０９】
そこで、本実施例のインバータ２０においては、大きなチャネル長Ｌを持つトランジスタＴ５を片側ＬＤＤ構造にしている。これにより、抵抗を減らしてオン電流をあげることで、バランスよくバッファ回路１１１を構成することが可能となり、高い信頼性を得ることが可能となる。なお、電流の向きは、電源ＶＳＳに向かって流れる一方向であるため、片側ＬＤＤ構造で十分に信頼性を高めることができる。
【０１１０】
（実施例１１）
図１７は、インバータ２１の構成を示す図である。図１７の（ａ）に示すように、インバータ２１は、Ｐチャネル型のトランジスタＴ１（第１トランジスタ部）と、Ｎチャネル型のトランジスタＴ３・Ｔ４・Ｔ７（第２トランジスタ部）とを備えたＣＭＯＳ回路により構成されている。つまりは、インバータ２１は、実施例２のインバータ１２と比較して、トランジスタＴ７を追加した構成を備えている。これにより、トランジスタＴ４のソース端子はトランジスタＴ７のドレイン端子に接続されている。トランジスタＴ７のソース端子は電源端子（Ｖｓｓ）に接続され、トランジスタＴ７のゲート端子は入力端子（Ｖｉｎ）に接続されている。
【０１１１】
インバータ２１では、入力信号Ｖｉｎがローレベルのときは、トランジスタＴ１がオンとなり、トランジスタＴ３・Ｔ４・Ｔ７がオフとなるので、ハイレベル（Ｖｄｄ）の出力信号Ｖｏｕｔが出力される。一方、入力信号Ｖｉｎがハイレベルのときは、トランジスタＴ１がオフとなり、トランジスタＴ３・Ｔ４・Ｔ７がオンとなるので、ローレベル（Ｖｓｓ）の出力信号Ｖｏｕｔが出力される。
【０１１２】
本実施例のインバータ２１は、Ｎチャネル側を３つのトランジスタで形成した構成となっている。図１７の（ｂ）は、トランジスタＴ１の断面構造を示す。図１７の（ｃ）は、トランジスタＴ３・Ｔ４・Ｔ７の断面構造を示す。
【０１１３】
このように同一チャネル型の３つのトランジスタで形成する構成によれば、１つのトランジスタで形成した場合と比べて、１つのトランジスタ当たりのソース・ドレイン間の電圧をさらに小さくすることが可能となり、１つのトランジスタ当たりの電流量をさらに減らすことが可能となる。したがって、本実施例のインバータ２１、ひいてはバッファ回路１１１では、信頼性を高めることが可能となっている。
【０１１４】
なお、インバータ２１により構成されたバッファ回路１１１では、実施例２のインバータ１２と比較してトランジスタ素子数が増えているが、液晶表示装置全体から見ると、相対的に非常に小さい領域に構成されるバッファ回路１１１の面積が少し増えているだけであり、全体の額縁サイズに多大な影響を与えるほどではない。つまりは、劣化が顕著になる部分である、高速駆動されるバッファ回路１１１のみ、より耐圧の高い構造を備えることによって、素子形成面積の増大を招くことなく、高い信頼性を実現することが可能となっている。
【０１１５】
また、プロセスによって、Ｎチャネル型のトランジスタが劣化しやすいなどの傾向がある場合は、本実施例のインバータ２１のように、Ｐチャネル側を１つのトランジスタＴ１としたまま、Ｎチャネル側のみをトランジスタＴ３・Ｔ４・Ｔ７とすることで、素子形成面積の増加を抑えつつ、信頼性を十分に高めることができる。
【０１１６】
（インバータの実施例について）
以上、インバータの各実施例（実施例１〜１１）を示した。但し、インバータの構成は、各実施例（実施例１〜１１）に示した構成に限るものではない。
【０１１７】
特に、デュアル構造のトランジスタを含むインバータでは、Ｐチャネル側・Ｎチャネル側ともに、同一チャネル型の３つ以上のトランジスタで構成してもよい。つまりは、Ｐチャネル型のトランジスタ部（第１トランジスタ部）およびＮチャネル型のトランジスタ部（第２トランジスタ部）のうち少なくともいずれか一方は、同一チャネル型の複数のトランジスタを、ゲート端子同士を互いに接続し、かつトランジスタ間のドレイン領域とソース領域とを同じ半導体層（ｐ層またはｎ層）に構成した構造を有していればよい。これにより、上述した効果を奏することができる。なお、構成するトランジスタの数は、回路面積の増加や必要な耐圧を考慮して決めればよい。
【０１１８】
さらに、上記構造を有するトランジスタ部は、必要に応じて、片側ＬＤＤ構造を有することができる。つまりは、Ｐチャネル側のトランジスタ部には、該構造に構成される各トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するソース領域よりも低濃度の不純物を含むＬＤＤ領域を、該ソース領域に隣接して形成することができる。Ｎチャネル側のトランジスタ部には、該構造に構成される各トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するドレイン領域よりも低濃度の不純物を含むＬＤＤ領域を、該ドレイン領域に隣接して形成することができる。
【０１１９】
また、上述のインバータでは、Ｎチャネル型のトランジスタＴ３・Ｔ４・Ｔ６・Ｔ７は、片側ＬＤＤ構造以外の構成においては通常のＬＤＤ構造を有しているが、これに限らない。逆に、Ｐチャネル型のトランジスタＴ１・Ｔ２・Ｔ５は、片側ＬＤＤ構造以外の構成においては通常のトランジスタの構成を有していたが、適宜ＬＤＤ構造を有することもできる。
【０１２０】
また、バッファ回路１１１は、３段のインバータで構成されている。生産性などを考慮すると、各インバータの構成は揃えることが望ましいが、必ずしも揃える必要はない。各インバータには、上述の各実施例の構成を組み合わせて適用することもできる。
【０１２１】
さらに、後述するように、バッファ回路１１１のようなインバータにより構成されるバッファ回路は、各駆動回路に対してそれぞれ設けることができる。よって、バッファ回路毎に、インバータの構成を変えることもできる。
【０１２２】
また、バッファ回路１１１は、３段のインバータで構成されていたが、これに限らない。インバータの数は、耐圧上問題なければ１つ以上であればよく、供給する信号の出力電位（入力信号の反転信号とするかなど）に応じて決めればよい。
【０１２３】
なお、バッファ回路１１１は、液晶表示装置１００に搭載される電源（ＶＤＤ電源・ＶＳＳ電源）、すなわち走査信号線駆動回路１０３と同じ電源を用いており、これが好ましいが、必要に応じて別途バッファ回路用電源を用いてもよい。
【０１２４】
〔実施の形態２〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。一般に、液晶表示装置においては、走査信号線の負荷が重い場合や、狭額縁の回路を形成する場合に、走査信号線駆動回路を表示部（表示パネル）の両側にそれぞれ配置する場合がある。
【０１２５】
図１８は、本実施の形態の液晶表示装置２００の一構成例を示すブロック図である。液晶表示装置２００は、例えば図１に示した液晶表示装置１００と同等のものであり、図１８では、液晶表示装置１００の表示パネル１０１、走査信号線駆動回路１０３、およびバッファ１１０と略同一の機能を有する、表示部２０１、走査信号線駆動回路２０２ａ・２０２ｂ、およびバッファ回路２０３を示している。
【０１２６】
液晶表示装置２００では、表示部２０１の両側周辺に、走査信号線駆動回路２０２ａ・２０２ｂがそれぞれ配置されている。具体的には、走査信号線駆動回路２０２ａは、表示部２０１に設けられた走査信号線の延設方向に沿った一方側（図１８中左側）に設けられ、走査信号線駆動回路２０２ｂは、表示部２０１に設けられた走査信号線の延設方向に沿った上記一方側に対向する他方側（図１８中右側）に設けられている。
【０１２７】
バッファ回路２０３は、例えば図４に示したバッファ回路１１１の構成を有しており、ゲートクロック信号ＧＣＫ１・ＧＣＫ２を入力とし、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂの両方を、走査信号線駆動回路２０２ａ・２０２ｂにそれぞれ出力する。
【０１２８】
上記の構成によれば、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂは、１つのバッファ回路２０３から各走査信号線駆動回路２０２ａ・２０２ｂに供給される。
【０１２９】
しかし、表示部２０１が大きい場合、バッファ回路２０３から走査信号線駆動回路２０２ａ・２０２ｂに向けて左右に延設された配線の負荷が重くなるため、上述の各実施例のインバータの構成を有するバッファ回路２０３であっても、さらにサイズを大きくしなければならないことがある。
【０１３０】
これに対策した変形例を、図１９に示す。図１９に示すように、液晶表示装置２１０では、左右に配置された各走査信号線駆動回路２０２ａ・２０２ｂのそれぞれに対して、バッファ回路２０３ａ・２０３ｂが設けられている。
【０１３１】
この構成によれば、バッファ回路２０３ａ・２０３ｂから走査信号線駆動回路２０２ａ・２０２ｂまでの配線の負荷を低減することが可能となる。ゆえに、片側に、極端に大きなサイズのバッファ回路を設けなくてもよいので、端子側の額縁を小さくすることが可能となる。また、バッファ回路２０３ａ・２０３ｂへのゲートクロック信号ＧＣＫ１・ＧＣＫ２は表示制御回路から供給されるため、パネル内の回路領域は増大することはない。
【０１３２】
〔実施の形態３〕
前記実施の形態１では、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを出力するバッファ回路１１１（バッファ１１０）について説明した。しかし、これに限らず、バッファ回路１１１を構成するインバータ（インバータ１１〜２１）は、表示制御回路１０４から各駆動回路に向けて供給される高周波数の信号（例えば、データ信号線駆動回路１０２へのソースクロック信号、および、保持容量配線駆動回路へのＣＭＩ信号など）を送り出すバッファ回路にも適用することができる。
【０１３３】
図２０は、本実施の形態の液晶表示装置３００の一構成例を示すブロック図である。液晶表示装置３００は、例えば図１に示した液晶表示装置１００と同等のものであり、図２０では、液晶表示装置１００の表示パネル１０１、データ信号線駆動回路１０２、走査信号線駆動回路１０３、保持容量配線駆動回路、およびバッファ１１０と略同一の機能を有する、表示部３０１、データ信号線駆動回路３０２、走査信号線駆動回路３０３、保持容量配線駆動回路３０４、およびバッファ回路３０５を示している。また、液晶表示装置３００は、バッファ回路３０６を備えている。
【０１３４】
液晶表示装置３００では、表示部３０１の一側面側（図２０中上側）にデータ信号線駆動回路３０２が配置され、表示部３０１の別の一側面側（図２０中左側）に走査信号線駆動回路３０３が配置され、表示部３０１のさらに別の一側面側であって、走査信号線駆動回路３０３の配置側と対向する側（図２０中右側）に保持容量配線駆動回路３０４が配置されている。
【０１３５】
バッファ回路３０５は、例えば図４に示したバッファ回路１１１の構成を有しており、ゲートクロック信号ＧＣＫ１・ＧＣＫ２を入力とし、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂを走査信号線駆動回路３０３に出力する。
【０１３６】
バッファ回路３０６は、保持容量配線駆動回路３０４に極性信号ＣＭＩを出力するバッファであり、保持容量配線駆動回路３０４の前段に設けられている。バッファ回路３０６は、極性信号ＣＭＩ（第１信号）を入力とし、バッファを通した極性信号ＣＭＩ（第２信号）を保持容量配線駆動回路３０４に出力する。
【０１３７】
バッファ回路３０６は、図２１に示すように、２段のインバータにより構成されている。バッファ回路３０６を構成するインバータは、実施の形態１に示したバッファ回路１１１を構成するインバータ（インバータ１１〜２１）と同じ回路構成とすることができる。
【０１３８】
保持容量配線駆動回路３０４には、複数の単位回路（データ保持回路）が多段接続して構成されている。上記複数の単位回路には、走査信号線駆動回路３０３のシフトレジスタからの出力信号と、バッファ回路３０６から供給される極性信号ＣＭＩとが供給され、各単位回路がこれら信号に基づいて出力を行うことで、表示部３０１に設けられた保持容量配線が駆動される。
【０１３９】
極性信号ＣＭＩは、ゲートクロック信号ＧＣＫ１Ｂ・ＧＣＫ２Ｂと同じ程度の周波数で、表示制御回路から出力される。よって、バッファ回路３０６のインバータの構成を、上述のインバータ（インバータ１１〜２１）の構成とすることによって、レイアウト面積を増大させることなく、狭額縁なパネルを提供しつつ、バッファ回路３０６の信頼性を高めることが可能となる。
【０１４０】
また、液晶表示装置の駆動方式の１つとして、ＳＳＤ（Source Shared Driving：ソース・シェアド・ドライビング）と呼ばれる方式がある。液晶表示装置では、直行する複数の走査信号線とデータ信号線との交点において、画素がマトリクス状に２次元配置されているが、ＳＳＤ方式は、複数のデータ信号線から成る組を、該複数のデータ信号線に共通のデータ出力回路によって、ソース信号（データ信号）を時分割して駆動する駆動方式である。
【０１４１】
ＳＳＤ方式の液晶表示装置では、データ信号線駆動回路の出力信号線と、上記組を成す複数のデータ信号線とを順次接続するための切替信号が、出力信号線と各データ信号線との間にそれぞれ設けられたスイッチ回路に供給されている。この切替信号は、バッファ回路を介して供給されるものである。そして、切替信号の駆動周波数はフレームレートと比較して高いため、バッファ回路の駆動周波数も同等に高い。
【０１４２】
よって、上記バッファ回路は、少なくとも１つのインバータ（ＰＭＯＳ・ＣＭＯＳからなるＣＭＯＳ回路）で構成されるので、上述のインバータ（インバータ１１〜２１）を適用することで、略同様の効果を奏することができる。
【０１４３】
以上のように、液晶表示装置内では、駆動方式などから、フレームレートよりも高周波数で駆動される信号が多数用いられ、これらの信号が、少なくともトランジスタを含んで構成された回路（対象回路）を備える駆動回路など（上述以外の例としては、データ信号線駆動回路に搭載されるマルチプレクサや、共通電極を駆動する共通電極駆動回路に搭載されるデータ保持回路など）に供給されている。駆動回路などの前段でこのような信号を通す、少なくとも１つのインバータ（ＰＭＯＳ・ＣＭＯＳからなるＣＭＯＳ回路）により構成されるバッファ回路（高周波数で駆動される回路）には、上述のインバータ（インバータ１１〜２１）を好適に適用することができる。
【０１４４】
本発明の実施の形態に係るバッファ回路では、上記第２トランジスタ部が上記構造を有しており、上記第２トランジスタ部には、該構造に構成される各トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するドレイン領域よりも低濃度の不純物を含むＬＤＤ領域が、該ドレイン領域に隣接して形成されていることが好ましい。
【０１４５】
本発明の実施の形態に係るバッファ回路では、上記第１トランジスタ部が上記構造を有しており、上記第１トランジスタ部には、該構造に構成される各トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するソース領域よりも低濃度の不純物を含むＬＤＤ領域が、該ソース領域に隣接して形成されていることが好ましい。
【０１４６】
本発明の実施の形態に係るバッファ回路では、上記第２トランジスタ部のみが上記構造を有している構成とすることもできる。
【０１４７】
本発明の実施の形態に係るバッファ回路では、上記第１トランジスタ部のみが上記構造を有している構成とすることもできる。
【０１４８】
本発明の実施の形態に係るバッファ回路では、上記構造を有していない上記第１トランジスタ部または上記第２トランジスタ部は、１つのトランジスタにより構成されている構成とすることもできる。
【０１４９】
本発明の実施の形態に係るバッファ回路では、上記第２トランジスタが上記大きいチャネル長を有しており、上記第２トランジスタには、該第２トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するドレイン領域よりも低濃度の不純物を含むＬＤＤ領域が、該ドレイン領域に隣接して形成されていることが好ましい。
【０１５０】
本発明の実施の形態に係るバッファ回路では、上記第１トランジスタが上記大きいチャネル長を有しており、上記第１トランジスタには、該第１トランジスタのチャネル形成領域に、該チャネル形成領域に隣接するソース領域よりも低濃度の不純物を含むＬＤＤ領域が、該ソース領域に隣接して形成されていることが好ましい。
【０１５１】
本発明の実施の形態に係るバッファ回路では、上記第２トランジスタのみが上記大きいチャネル長を有している構成とすることもできる。
【０１５２】
本発明の実施の形態に係るバッファ回路では、上記第１トランジスタのみが上記大きいチャネル長を有している構成とすることもできる。
【０１５３】
本発明の実施の形態に係るバッファ回路では、上記大きいチャネル長を有していない上記第１トランジスタまたは上記第２トランジスタは、上記対象回路に含まれるトランジスタのチャネル長と同等のチャネル長を有している構成とすることもできる。
【０１５４】
また、本発明の実施の形態に係る表示装置は、アクティブマトリクス型の表示パネルと、上記表示パネルを駆動する少なくとも１つの表示駆動回路と、上述のバッファ回路とを備え、上記表示駆動回路のうち少なくとも１つには、上記対象回路が設けられていることを特徴としている。
【０１５５】
上記の構成によれば、素子形成面積の増大を招くことなく、高い信頼性を実現するバッファ回路を備えているので、レイアウト面積を増大させることなく、狭額縁な表示パネルを提供するとともに、表示装置全体としての信頼性を向上することが可能となる。
【０１５６】
本発明の実施の形態に係る表示装置では、上記表示駆動回路として、上記表示パネルに設けられた走査信号線に、画素電極に階調電圧を書き込み可能とするための走査信号を供給する走査信号線駆動回路を備え、上記走査信号線駆動回路は、少なくともシフトレジスタにより構成され、上記対象回路は、上記シフトレジスタである構成とすることもできる。
【０１５７】
本発明の実施の形態に係る表示装置では、上記走査信号線駆動回路は、上記表示パネルの周辺の、上記走査信号線の延設方向に沿った一方側、および該一方側に対向する他方側にそれぞれ設けられている構成とすることもできる。
【０１５８】
本発明の実施の形態に係る表示装置では、上記バッファ回路は、上記対象回路が設けられた表示駆動回路毎にそれぞれ設けられていることが好ましい。
【０１５９】
本発明の実施の形態に係るの表示装置では、上記バッファ回路と、上記対象回路が設けられた表示駆動回路とは、同じ電源に電気的に接続されていることが好ましい。
【０１６０】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１６１】
本発明は、高速駆動されるバッファ回路や、表示装置の各駆動回路に好適である。
【符号の説明】
【０１６２】
１１〜２１      インバータ
１００          液晶表示装置（表示装置）
１０１          表示パネル
１０２          データ信号線駆動回路
１０３          走査信号線駆動回路
１０４          表示制御回路
１１０，１２０  バッファ
１１１          バッファ回路
１１２，１２２  制御回路
２００，２１０，３００      液晶表示装置（表示装置）
２０１，３０１              表示部（表示パネル）
２０２ａ，２０２ｂ          走査信号線駆動回路
２０３，２０３ａ，２０３ｂ  バッファ回路
３０２                      データ信号線駆動回路
３０３                      走査信号線駆動回路
３０４                      保持容量配線駆動回路
３０５，３０６              バッファ回路
ＳＲ            シフトレジスタ（対象回路）
Ｔ１            トランジスタ（第１トランジスタ部）
Ｔ２            トランジスタ（第１トランジスタ部）
Ｔ３            トランジスタ（第２トランジスタ部）
Ｔ４            トランジスタ（第２トランジスタ部）
Ｔ５            トランジスタ（第１トランジスタ）
Ｔ６            トランジスタ（第２トランジスタ）
Ｔ７            トランジスタ（第２トランジスタ部）
【図１】
2013002189.tif 000003
【図２】
2013002189.tif 000004
【図３】
2013002189.tif 000005
【図４】
2013002189.tif 000006
【図５】
2013002189.tif 000007
【図６】
2013002189.tif 000008
【図７】
2013002189.tif 000009
【図８】
2013002189.tif 000010
【図９】
2013002189.tif 000011
【図１０】
2013002189.tif 000012
【図１１】
2013002189.tif 000013
【図１２】
2013002189.tif 000014
【図１３】
2013002189.tif 000015
【図１４】
2013002189.tif 000016
【図１５】
2013002189.tif 000017
【図１６】
2013002189.tif 000018
【図１７】
2013002189.tif 000019
【図１８】
2013002189.tif 000020
【図１９】
2013002189.tif 000021
【図２０】
2013002189.tif 000022
【図２１】
2013002189.tif 000023
【図２２】
2013002189.tif 000024
【図２３】
2013002189.tif 000025
【図２４】
2013002189.tif 000026
【図２５】
2013002189.tif 000027
【国際調査報告】
2013002189.tif 000028
2013002189.tif 000029
2013002189.tif 000030
2013002189.tif 000031