(57)【特許請求の範囲】
【請求項１】
物理量センサを制御するＩＣの接地端子と、接地電位部との間に接続され、前記ＩＣが発生するノイズに対してインピーダンスが高い高インピーダンス素子と、
前記ＩＣの電源端子と接地端子との間に接続され、前記ＩＣの電源端子に発生するノイズを前記接地電位部に逃がすバイパスコンデンサと、
前記ＩＣの電源端子と接地端子との間に、前記バイパスコンデンサと直列に接続された抵抗と
を備えることを特徴とするＩＣ周辺回路。
【請求項２】
前記抵抗の一端は、前記ＩＣの接地端子に接続されることを特徴とする請求項１に記載のＩＣ周辺回路。
【請求項３】
前記抵抗の一端は、前記ＩＣの電源端子に接続されることを特徴とする請求項１に記載のＩＣ周辺回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣに接続されるＩＣ周辺回路に関する。
【背景技術】
【０００２】
加速度センサ等の物理量センサの基板回路には、物理量センサを制御する制御用ＩＣ（Integrated Circuit）が設けられる。ＩＣは、一般的に、電源端子と接地端子との間に、電源ラインに生じるノイズを接地ラインに逃がすバイパスコンデンサ（パスコン）が接続される（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実公平３−５９９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＩＣの接地端子と接地電位部との間に、トランジスタやダイオード等のノイズに対してインピーダンスが高い高インピーダンス素子が接続されると、ＩＣから発生するクロックノイズ等がパスコンを経由してＩＣに回帰してしまう。これにより、ＩＣとパスコンとが発振回路を構成し、ＩＣの誤動作を引き起こしてしまう問題がある。
【０００５】
本発明は、上記問題点を鑑み、ＩＣの誤作動を低減するＩＣ周辺回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の第１の態様は、物理量センサを制御するＩＣの接地端子と、接地電位部との間に接続され、前記ＩＣが発生するノイズに対してインピーダンスが高い高インピーダンス素子と、前記ＩＣの電源端子と接地端子との間に接続され、前記ＩＣの電源端子に発生するノイズを前記接地電位部に逃がすバイパスコンデンサと、前記ＩＣの電源端子と接地端子との間に、前記バイパスコンデンサと直列に接続された抵抗とを備える回路であることを要旨とする。
【０００７】
また、本発明の第１の態様に係るＩＣ周辺回路においては、前記抵抗の一端は、前記ＩＣの接地端子に接続されることができる。
【０００８】
また、本発明の第１の態様に係るＩＣ周辺回路においては、前記抵抗の一端は、前記ＩＣの電源端子に接続されることができる。
【発明の効果】
【０００９】
本発明によれば、ＩＣの誤作動を低減するＩＣ周辺回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係るＩＣ周辺回路の基本的な構成を説明する回路図である。
【図２】本発明の実施の形態に係るＩＣ周辺回路の変形例を説明する回路図である。
【図３】本発明の実施の形態に係るＩＣ周辺回路の変形例を説明する回路図である。
【図４】本発明の実施の形態に係るＩＣ周辺回路の変形例を説明する回路図である。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、回路素子や構成部品の種類、構造、配置等を下記のものに特定するものでなく、本発明の技術的思想は、特許請求の範囲に記載された技術的範囲内において、種々の変更を加えることができる。
【００１２】
本発明の実施の形態に係るＩＣ周辺回路は、図１に示すように、例えばＩＣ（Integrated Circuit）１０の接地端子１３と接地電位部ＧＮＤとの間に接続された高インピーダンス素子と、バイパスコンデンサ（パスコン）Ｃと、抵抗Ｒとを備える。パスコンＣと抵抗Ｒとは、ＩＣの電源端子１１と接地端子１３との間に、互いに直列に接続される。
【００１３】
本発明の実施の形態に係るＩＣ周辺回路は、例えば加速度センサ等の物理量センサの基板回路を構成する。ＩＣ１０は、例えば、物理量センサの動作を制御する制御用ＩＣである。ＩＣ１０の電源端子１１は、電源電位部Ｖｄｄに接続される。ＩＣ１０の出力端子１２は、出力電位部Ｖｏｕｔに接続される。
【００１４】
抵抗Ｒの一端は、ＩＣ１０の電源端子１１と電源電位部Ｖｄｄとの間のノードＮ１に接続され、他端は、パスコンＣの一端に接続される。パスコンＣの他端は、ＩＣ１０の接地端子１３と高インピーダンス２０素子との間のノードＮ２に接続される。
【００１５】
図１において、ＩＣ１０の電源端子１１側のノードＮ１に抵抗Ｒが接続される例を示したが、抵抗ＲとパスコンＣとは、図２に示すように、パスコンＣがノードＮ１に接続され、抵抗ＲがノードＮ２に接続されるようにしてもよい。
【００１６】
高インピーダンス素子２０は、ＩＣ１０が発生するクロックノイズ等のノイズに対してインピーダンスが高い素子である。本発明において、「ノイズに対してインピーダンスが高い」とは、ＩＣ１０が発生するノイズが接地電位部ＧＮＤに逃げず、パスコンＣを介してＩＣ１０に回帰する程度のインピーダンスであることを意味する。
【００１７】
高インピーダンス素子２０は、例えばトランジスタＴＲ等である。トランジスタＴＲのコレクタ電極はＩＣ１０の接地端子１３に接続され、トランジスタＴＲのエミッタ電極は、接地電位部ＧＮＤに接続される。トランジスタＴＲのベース電極は、抵抗Ｒ１を介して、ノードＮ１と電源電位部Ｖｄｄとの間のノードＮ３に接続される。
【００１８】
図１において、高インピーダンス素子２０として、トランジスタＴＲが接続される例を示したが、図３に示すように、高インピーダンス素子２０ａは、ダイオードＤであってもよい。また、図４に示すように、高インピーダンス素子２０ｂは、コイルＬであってもよい。
【００１９】
パスコンＣは、ＩＣ１０が発生するクロックノイズ等のノイズを、接地電位部ＧＮＤに逃がす。しかし、パスコンＣと接地電位部ＧＮＤとの間に、高インピーダンス素子２０が接続されている場合、ＩＣ１０が発生するノイズが、パスコンＣを経由してＩＣ１０に回帰してしまう。
【００２０】
本発明の実施の形態に係るＩＣ周辺回路によれば、パスコンＣに直列に接続された抵抗Ｒは、ＩＣ１０とパスコンＣとの間でノイズが通過しにくいようにして、ＩＣ１０とパスコンＣとの間で発振することを防止することができる。よって、本発明の実施の形態に係るＩＣ周辺回路は、回路の発振を防ぎ、ＩＣの誤作動を低減できる。
【００２１】
上記のように、本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００２２】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【００２３】
Ｃ  バイパスコンデンサ（パスコン）
ＧＮＤ  接地電位部
Ｒ  抵抗
１０  ＩＣ
１１  電源端子
１２  出力端子
１３  接地端子
２０，２０ａ，２０ｂ  高インピーダンス素子
【図１】
0005923742.tif 000002
【図２】
0005923742.tif 000003
【図３】
0005923742.tif 000004
【図４】
0005923742.tif 000005