(57)【要約】  本発明の一形態に係る固体撮像装置（２００）は、光を信号電荷に変換する光電変換部（１２０）と、前記信号電荷を蓄積する蓄積部（２３０）と、光電変換部（１２０）と蓄積部（２３０）との間に接続されており、光電変換部（１２０）で変換された前記信号電荷を蓄積部（２３０）へ転送する転送トランジスタ（１０１）と、蓄積部（２３０）にゲートが接続されており、蓄積部（２３０）に蓄積されている信号電荷を増幅することで電圧信号を生成する増幅トランジスタ（１０５）と、蓄積部（２３０）の電圧をリセットするリセットトランジスタ（１１６）と、増幅トランジスタ（１０５）により生成された前記電圧信号をリセットトランジスタ（１１６）に負帰還する第１の増幅回路（１０８）と、増幅トランジスタ（１０５）により生成された前記電圧信号を増幅トランジスタ（１０５）に正帰還する第２の増幅回路（２０６）とを備える。
2013018293.tif 000002
【特許請求の範囲】
【請求項１】
光を信号電荷に変換する光電変換部と、
前記信号電荷を蓄積する蓄積部と、
前記光電変換部と前記蓄積部との間に接続されており、前記光電変換部で変換された前記信号電荷を前記蓄積部へ転送する転送トランジスタと、
前記蓄積部にゲートが接続されており、前記蓄積部に蓄積されている信号電荷を増幅することで電圧信号を生成する増幅トランジスタと、
前記蓄積部の電圧をリセットするリセットトランジスタと、
前記増幅トランジスタにより生成された前記電圧信号を前記リセットトランジスタに負帰還する第１の増幅回路と、
前記増幅トランジスタにより生成された前記電圧信号を前記増幅トランジスタに正帰還する第２の増幅回路とを備える
固体撮像装置。
【請求項２】
前記転送トランジスタ及び前記リセットトランジスタをオンした後、前記第１の増幅回路を動作させることで、前記電圧信号を前記リセットトランジスタに負帰還させながら前記リセットトランジスタをオフする第１の行程と、
前記リセットトランジスタをオフし、かつ前記転送トランジスタをオンした後、前記第２の増幅回路を動作させることで、前記電圧信号を前記増幅トランジスタのゲートに正帰還させながら前記転送トランジスタをオフする第２の行程とを行う
請求項１記載の固体撮像装置。
【請求項３】
前記固体撮像装置は、さらに、
前記増幅トランジスタのゲートと前記第２の増幅回路の出力端子との間に接続された容量素子を備え、
前記第２の増幅回路は、前記電圧信号を、前記容量素子を介して前記増幅トランジスタのゲートに正帰還する
請求項１又は２記載の固体撮像装置。
【請求項４】
前記容量素子の容量値と前記第２の増幅回路の利得との積は、前記蓄積部の容量値に略等しい
請求項３記載の固体撮像装置。
【請求項５】
前記固体撮像装置は、さらに、
前記増幅トランジスタのソース及びドレインの一方に電圧を供給するための電源線を備え、
前記第２の増幅回路は、前記電圧信号を前記電源線を介して、前記増幅トランジスタの前記ソース及びドレインの一方に正帰還する
請求項１又は２記載の固体撮像装置。
【請求項６】
前記電源線の容量値と前記第２の増幅回路の利得との積は、前記蓄積部の容量値に略等しい
請求項５記載の固体撮像装置。
【請求項７】
前記固体撮像装置は、さらに、
前記転送トランジスタのソース及びドレインのうち、前記光電変換部側の第１端子と、前記第２の増幅回路の出力端子との間に接続された容量素子を備え、
前記第２の増幅回路は、前記電圧信号を、前記容量素子及び前記転送トランジスタを介して、前記増幅トランジスタのゲートに正帰還する
請求項１又は２記載の固体撮像装置。
【請求項８】
前記容量素子の容量値と前記第２の増幅回路の利得との積は、前記蓄積部の容量値と略等しい
請求項７に記載の固体撮像装置。
【請求項９】
前記固体撮像装置は、複数の画素と、前記複数の画素のうち２以上の画素毎に対応して設けられた画素共有回路とを有し、
前記複数の画素の各々は、前記光電変換部と、当該光電変換部に接続された前記転送トランジスタとを含み、
前記画素共有回路の各々は、対応する２以上の画素に含まれる２以上の前記転送トランジスタに接続される前記蓄積部と、前記増幅トランジスタと、前記リセットトランジスタとを含む
請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
第１及び第２の容量と、
前記第１の容量と前記第２の容量との間に接続されている転送トランジスタと、
前記第２の容量にゲートが接続されており、前記第２の容量に蓄積されている電荷を増幅することで電圧信号を生成する増幅トランジスタと、
前記増幅トランジスタのゲートに接続されている第３の容量と、
前記増幅トランジスタにより生成された前記電圧信号を、前記第３の容量を介して、前記増幅トランジスタのゲートに正帰還する増幅回路とを備える
スイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びスイッチング回路に関する。
【背景技術】
【０００２】
一般的な固体撮像装置は、光電変換部として埋め込みフォトダイオードを用いている。【０００３】
また、特許文献１には、積層型の固体撮像装置が開示されている。この積層型の固体撮像装置では、制御電極の上に光電変換膜が形成され、この光電変換膜の上に透明電極層が形成される。積層型の固体撮像装置は、この透明電極に印加した電圧の作用を、光電変換膜を介して制御電極に及ぼすことにより良好なＳＮ比で光情報を電気信号に変えることができる。【０００４】
積層型の固体撮像装置は、画素回路が形成された半導体基板の上に絶縁膜を介して光電変換膜が形成された構成を有している。このため、光電変換膜にアモルファスシリコン等の光吸収係数が大きい材料を用いることが可能となる。例えば、光電変換膜にアモルファスシリコンを用いた場合、０．４ｎｍ程度の厚さの光電変換膜で、波長５５０ｎｍの緑色の光のほとんどを吸収することができる。【０００５】
また、積層型の固体撮像装置は、埋め込みフォトダイオードを用いない。これにより、積層型の固体撮像装置は、光電変換部の容量を大きくすることが可能なので、飽和電荷を大きくすることができる。さらに、積層型の固体撮像装置では、電荷を完全転送しないので、容量を積極的に付加することも可能である。これにより、積層型の固体撮像装置は、微細化された画素においても十分な大きさの容量が実現できる。さらに、積層型の固体撮像装置は、ダイナミックランダムアクセスメモリにおけるスタックセルのような構造を用いることも可能である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭５５−１２０１８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に示された固体撮像装置は、信号電荷をリセットするときに雑音が発生する。すなわち、特許文献１に示された固体撮像装置は、リセット信号に含まれるリセットパルスの後縁（後ろ側のエッジ）に起因して、リセット信号線と画素電極等との間の容量結合によりランダムノイズ（リセット雑音）が発生してしまうという問題を有している。積層型の固体撮像装置は、電荷の完全転送ができないために、ＣＤＳ（相関二重サンプリング）回路で一般的な埋め込みフォトダイオード型の固体撮像装置のようなサンプリングを実施しても、リセット雑音（ｋＴＣノイズ）のキャンセルが不完全になる。これにより、雑音が発生した状態において、リセット後の電荷に次の信号電荷が加算されるためにリセット雑音が重畳された信号電荷が読み出される。このため、特許文献１に示された固体撮像装置は、ランダム雑音が大きくなるという問題を有している。【０００８】
上記課題を鑑み、本発明は、ｋＴＣノイズを低減できる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の一形態に係る固体撮像装置は、光を信号電荷に変換する光電変換部と、前記信号電荷を蓄積する蓄積部と、前記光電変換部と前記蓄積部との間に接続されており、前記光電変換部で変換された前記信号電荷を前記蓄積部へ転送する転送トランジスタと、前記蓄積部にゲートが接続されており、前記蓄積部に蓄積されている信号電荷を増幅することで電圧信号を生成する増幅トランジスタと、前記蓄積部の電圧をリセットするリセットトランジスタと、前記増幅トランジスタにより生成された前記電圧信号を前記リセットトランジスタに負帰還する第１の増幅回路と、前記増幅トランジスタにより生成された前記電圧信号を前記増幅トランジスタに正帰還する第２の増幅回路とを備える。【００１０】
この構成によれば、本発明の一形態に係る固体撮像装置は、リセットトランジスタで発生するｋＴＣノイズに加え、転送トランジスタで発生するｋＴＣノイズを抑圧できる。【００１１】
また、前記転送トランジスタ及び前記リセットトランジスタをオンした後、前記第１の増幅回路を動作させることで、前記電圧信号を前記リセットトランジスタに負帰還させながら前記リセットトランジスタをオフする第１の行程と、前記リセットトランジスタをオフし、かつ前記転送トランジスタをオンした後、前記第２の増幅回路を動作させることで、前記電圧信号を前記増幅トランジスタのゲートに正帰還させながら前記転送トランジスタをオフする第２の行程とを行ってもよい。【００１２】
また、前記固体撮像装置は、さらに、前記増幅トランジスタのゲートと前記第２の増幅回路の出力端子との間に接続された容量素子を備え、前記第２の増幅回路は、前記電圧信号を、前記容量素子を介して前記増幅トランジスタのゲートに正帰還してもよい。【００１３】
また、前記容量素子の容量値と前記第２の増幅回路の利得との積は、前記蓄積部の容量値に略等しくてもよい。【００１４】
また、前記固体撮像装置は、さらに、前記増幅トランジスタのソース及びドレインの一方に電圧を供給するための電源線を備え、前記第２の増幅回路は、前記電圧信号を前記電源線を介して、前記増幅トランジスタの前記ソース及びドレインの一方に正帰還してもよい。【００１５】
また、前記電源線の容量値と前記第２の増幅回路の利得との積は、前記蓄積部の容量値に略等しくてもよい。【００１６】
また、前記固体撮像装置は、さらに、前記転送トランジスタのソース及びドレインのうち、前記光電変換部側の第１端子と、前記第２の増幅回路の出力端子との間に接続された容量素子を備え、前記第２の増幅回路は、前記電圧信号を、前記容量素子及び前記転送トランジスタを介して、前記増幅トランジスタのゲートに正帰還してもよい。【００１７】
また、前記容量素子の容量値と前記第２の増幅回路の利得との積は、前記蓄積部の容量値と略等しくてもよい。【００１８】
また、前記固体撮像装置は、複数の画素と、前記複数の画素のうち２以上の画素毎に対応して設けられた画素共有回路とを有し、前記複数の画素の各々は、前記光電変換部と、当該光電変換部に接続された前記転送トランジスタとを含み、前記画素共有回路の各々は、対応する２以上の画素に含まれる２以上の前記転送トランジスタに接続される前記蓄積部と、前記増幅トランジスタと、前記リセットトランジスタとを含んでもよい。【００１９】
また、本発明の一形態に係るスイッチング回路は、第１及び第２の容量と、前記第１の容量と前記第２の容量との間に接続されている転送トランジスタと、前記第２の容量にゲートが接続されており、前記第２の容量に蓄積されている電荷を増幅することで電圧信号を生成する増幅トランジスタと、前記増幅トランジスタのゲートに接続されている第３の容量と、前記増幅トランジスタにより生成された前記電圧信号を、前記第３の容量を介して、前記増幅トランジスタのゲートに正帰還する増幅回路とを備える。【００２０】
なお、本発明は、このような固体撮像装置として実現できるだけでなく、固体撮像装置に含まれる特徴的な手段をステップとする固体撮像装置の制御方法として実現できる。【００２１】
さらに、本発明は、このような固体撮像装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現したり、このような固体撮像装置を備える撮像装置として実現したりできる。
【発明の効果】
【００２２】
以上より、本発明は、ｋＴＣノイズを低減できる固体撮像装置を提供できる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の比較例１に係る固体撮像装置の構成を示す図である。
【図２】図２は、本発明の比較例１に係る固体撮像装置の断面図である。
【図３】図３は、本発明の比較例１に係る固体撮像装置の動作を示すタイミングチャートである。
【図４】図４は、本発明の比較例２に係る固体撮像装置の回路図である。
【図５】図５は、本発明の第１の実施形態に係る固体撮像装置の回路図である。
【図６】図６は、本発明の第１の実施形態に係る固体撮像装置の動作を示すタイミングチャートである。
【図７】図７は、本発明の第１の実施形態に係るスイッチング回路の回路図である。
【図８】図８は、本発明の第２の実施形態に係る固体撮像装置の回路図である。
【図９】図９は、本発明の第３の実施形態に係る固体撮像装置の回路図である。
【発明を実施するための形態】
【００２４】
以下、本発明に係る実施形態について、図面を参照しながら説明する。図で、同じ符号のものは同一の構成要素を表す。
【００２５】
なお、以下で説明する実施形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００２６】
（比較例１）
まず、本発明の実施形態を説明する前に、本発明の比較例に係る固体撮像装置について説明する。
【００２７】
図１は、本発明の比較例１に係る固体撮像装置５０を示す図であり、図２は図１の画素１１の構造を示す断面図である。
【００２８】
図１に示す固体撮像装置５０は、半導体基板３１と、半導体基板３１に行列状に配置された複数の画素１１と、画素１１に種々のタイミング信号を供給する垂直走査部１３と、画素１１の信号を順次水平出力端子１４２へ読み出す水平走査部１５と、列毎に形成された垂直信号線１１４と、垂直信号線１１４に接続された第１の増幅回路１０８と、第１の増幅回路１０８の出力信号を対応する列の画素１１にフィードバックするために列毎に設けられたフィードバック線１１５とを備えている。図１において、画素１１は「２行２列」分だけを記載しているが、行数及び列数は任意に設定してよい。
【００２９】
また、各画素１１は、光電変換部１２０と、ゲートが光電変換部１２０と接続された増幅トランジスタ１０５と、ドレインが光電変換部１２０と接続されたリセットトランジスタ１１６と、増幅トランジスタ１０５と直列に接続された選択トランジスタ１１３とを有している。
【００３０】
光電変換部１２０は、図２に示すように、光電変換する光電変換膜４５と、光電変換膜の半導体基板側の面に形成された画素電極４６と、光電変換膜の画素電極と反対側の面に形成された透明電極４７とを有する。この光電変換部１２０は、増幅トランジスタ１０５のゲート及びリセットトランジスタ１１６のドレインと、光電変換部制御線１３１との間に接続されている。増幅トランジスタ１０５は、画素電極４６に接続されたゲートを有し、画素電極４６の電位に応じた信号電圧を、選択トランジスタ１１３を介して垂直信号線１１４に出力する。ここで、画素電極４６の電位は、光電変換によって得られる電荷を、増幅トランジスタ１０５のゲートが接続されているノードの寄生容量で割った値で決定される。この寄生容量は、当該ノードと、接地電位などの固定電位となっている複数のノードの各々との間の複数の容量の合計であり、いわゆる蓄積容量である。
【００３１】
リセットトランジスタ１１６のソース及びドレインの一方は画素電極４６に接続され、ソース及びドレインの他方は対応するフィードバック線１１５に接続されている。選択トランジスタ１１３のゲートは、アドレス制御線１２１を介して垂直走査部１３と接続されている。リセットトランジスタ１１６のゲートは、リセット制御線１２３を介して垂直走査部１３と接続されている。アドレス制御線１２１、リセット制御線１２３は行毎に設けられている。本比較例では、リセットトランジスタ１１６がｎ型ＭＯＳトランジスタであり、そのゲートに入力されるリセット信号に含まれるリセットパルスが正パルス（上向きのパルス）であり、リセットパルスの後縁が立ち下がりエッジである例について説明する。
【００３２】
光電変換部制御線１３１は、全画素に共通となっている。垂直信号線１１４は、列毎に設けられ、列信号処理部２１を介して水平走査部１５と接続されている。列信号処理部２１は、相関二重サンプリングに代表される雑音抑圧信号処理及び、アナログ／デジタル変換等を行う。
【００３３】
また、列毎に設けられた垂直信号線１１４には、第１の増幅回路１０８がそれぞれ接続されている。第１の増幅回路１０８には、全画素共通の参照電圧ＶＲも入力されている。第１の増幅回路１０８の出力端子はリセットトランジスタ１１６のソースに接続されている。この第１の増幅回路１０８は、選択トランジスタ１１３及びリセットトランジスタ１１６が導通状態にある時、選択トランジスタ１１３からの出力信号を受け取り、増幅トランジスタ１０５のゲート電位が、一定になるように、フィードバック動作する。この時、第１の増幅回路１０８の出力信号は、０Ｖ、又は０Ｖ近傍の正電圧となる。
【００３４】
図３は、固体撮像装置５０の最も基本的な撮像動作を示すタイミングチャートである。同図のＳＥＬ１は、１行目の行選択信号を示す。ＲＳＴ１は、１行目の行リセット信号を示す。ＳＥＬ２、ＲＳＴ２も、対応する行が異なる点以外同様である。１水平周期は、行選択信号が有効になってから、次の行の行選択信号が有効になるまで（ＳＥＬ１の立ち上がりからＳＥＬ２の立ち上がりまで）の期間であり、１行分の画素から信号電圧を読み出すのに要する期間である。１垂直周期は、全行の画素から信号電圧を読み出すのに要する期間である。
【００３５】
フィードバック動作は、行選択信号と行リセット信号とが同時に有効になったときに起こる。つまり、フィードバック動作は、選択トランジスタ１１３とリセットトランジスタ１１６とが同時にオンのとき起こる。図３に示すように、垂直走査部１３は、画素からの信号読み出しの後にリセット（フィードバック動作）を行うように制御する。まず、垂直走査部１３は、選択トランジスタ１１３のゲートに供給する行選択信号を有効にする。これにより、増幅トランジスタ１０５の出力信号が垂直信号線１１４に出力される。次に、垂直走査部１３は、行選択信号が有効になってから一定時間遅れて行リセット信号を有効にする。これにより、第１の増幅回路１０８の出力信号がリセットトランジスタ１１６を介して画素電極にフィードバックされる。
【００３６】
通常、信号電荷をリセットするときに発生するノイズの周波数はＧＨｚオーダー以上であり、回路を用いてこのノイズを制御することは困難である。しかし、以下のようにすることでノイズ周波数を下げることができるので、このノイズを制御できる。リセット制御線１２３に与える電圧を徐々に低下（以下、これを単にテーパーと記す）させながら、フィードバック動作を行う。リセット制御線１２３の電圧が低下すると、リセットトランジスタ１１６のチャネル抵抗が増大する。このチャネル抵抗と蓄積容量とが一種の低域通過フィルタを形成する。よって、このフィルタのカットオフ周波数以下のノイズはリセットトランジスタ１１６を通過しなくなる。このカットオフ周波数が、このフィードバック回路の帯域以下になったとき、全ノイズがフィードバック制御により抑圧される。
【００３７】
このように、フィードバック動作により、リセットトランジスタ１１６で信号電荷をリセットするときに発生するリセット雑音は抑圧される。そして、次の信号電荷にリセット雑音が重畳されることが軽減される。このように、固体撮像装置５０は、ランダム雑音を抑圧することができる。
【００３８】
また、図２に示すようにシリコンからなる半導体基板３１に増幅トランジスタ１０５、選択トランジスタ１１３及びリセットトランジスタ１１６が形成されている。増幅トランジスタ１０５は、ゲート電極４１と、ドレインである拡散層５１及びソースである拡散層５２とを有している。選択トランジスタ１１３はゲート電極４２と、ドレインである拡散層５２及びソースである拡散層５３とを有している。増幅トランジスタ１０５のソースと選択トランジスタ１１３のドレインとは、共通の拡散層５２である。リセットトランジスタ１１６は、ゲート電極４３と、ドレインである拡散層５４及びソースである拡散層５５とを有している。拡散層５１と拡散層５４とは素子分離領域３３により分離されている。
【００３９】
また、半導体基板３１の上には、各トランジスタを覆うように絶縁膜３５が形成されている。絶縁膜３５の上には光電変換部１２０が形成されている。光電変換部１２０は、アモルファスシリコン等からなる光電変換膜４５と、光電変換膜４５の下面に形成された画素電極４６と、光電変換膜４５の上面に形成された透明電極４７とを有している。画素電極４６は、コンタクト３６を介して増幅トランジスタ１０５のゲート電極４１及びリセットトランジスタ１１６のソースである拡散層５４と接続されている。画素電極４６と接続された拡散層５４は蓄積ダイオードとして機能する。
【００４０】
以上のように、本発明の比較例１に係る固体撮像装置５０は、光吸収係数が大きな光電変換部を用いているので、量子化効率が格段に良い。
【００４１】
また、本発明の比較例１に係る固体撮像装置５０は、フォトダイオードの面積を小さくできるので、回路的に変換ゲインを大きくできる。さらに、構造的に、半導体基板内で光電変換が行われないので、ランダム雑音が抑圧された時の効果が格段に大きい。
【００４２】
さらに、第１の増幅回路１０８を用いてフィードバック動作をさせることにより、積層型の固体撮像装置５０のリセット雑音を抑圧が可能となる。これにより、リセット雑音が重畳された信号電荷を読み出すことも軽減されるので、固体撮像装置５０はランダム雑音を抑圧することができる。
【００４３】
（比較例２）
比較例１において、１画素当たりのトランジスタは３個である。より微細化を進めるためには、１画素当たりのトランジスタ数を削減することが求められる。一般的な埋め込みフォトダイオードを用いたＣＭＯＳイメージセンサにおいて、１画素当たりのトランジスタ数を削減する方法として、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタを複数の光電変換部で共有させる方法が一般的に知られている。
【００４４】
そこで、同様に、積層型の固体撮像装置において、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタを複数の光電変換部で共有させた場合を説明する。
【００４５】
図４は、本発明の比較例２に係る固体撮像装置１００の構成を示す図である。なお、図４では、説明の簡略化のため２画素分の回路構成のみを記載している。
【００４６】
図４に示す固体撮像装置１００では、各画素１１０に必須なトランジスタは転送トランジスタ１０１のみである。その他の増幅トランジスタ１０５、選択トランジスタ１１３、及びリセットトランジスタ１１６は、複数の画素１１０で共有することができるため、１画素当たりのトランジスタ数を削減することができる（この共有する回路を画素共有回路１１１と記す）。例えば、４画素で画素共有回路１１１を共有すれば、１画素当たりのトランジスタを１．７５個にできる。
【００４７】
また、固体撮像装置１００は、画素共有回路１１１の列毎に設けられた列回路１１２を備える。列回路１１２は、第１の増幅回路１０８を備える。
【００４８】
ここで、図４に示す回路では、増幅トランジスタ１０５のゲートに入力される電圧（以下これを共有回路電圧と記す）を所定の電圧にリセットすることが必要となる。これには、リセットトランジスタ１１６をオンすることで、共有回路電圧をフィードバック線１１５の電圧に等しくした後、リセットトランジスタ１１６をオフすることが必要となる。このときｋＴＣノイズが発生する。
【００４９】
このリセットトランジスタ１１６において発生するｋＴＣノイズを削減するために、比較例１と同様の駆動を行なった場合を考える。まず、リセットトランジスタ１１６をオンし、第１の増幅回路１０８からの出力電圧が共有回路電圧として増幅トランジスタ１０５に入力される。この電圧に対応した電圧が増幅トランジスタ１０５から出力され、出力された電圧は、選択トランジスタ１１３を介して第１の増幅回路１０８の負入力端子に入力される。正入力端子には電圧源が接続されており、この電圧源からの電圧から負入力端子に入力された電圧を差し引いた電圧がフィードバック線１１５を介して共有回路電圧に帰還される。この状態でリセットトランジスタ１１６を徐々にオフ（リセットトランジスタ１１６のゲート電圧にテーパーをかける）すれば、リセットトランジスタ１１６において発生するｋＴＣノイズが抑圧される。
【００５０】
しかしながら、図４に示す回路では、共有回路電圧のリセットに加え、転送トランジスタ１０１の光電変換部１２０側のノードの電圧（以下これを画素電圧と記す）もリセットすることが必要である。これには、共有回路電圧のリセット時に、転送トランジスタ１０１をオン及びオフすることが必要である。これにより、転送トランジスタ１０１によるｋＴＣノイズが発生する。ところが、この回路ではこのｋＴＣノイズを抑圧することができない。なぜなら、上に述べた負帰還のループ内に転送トランジスタ１０１が存在せず、この負帰還による制御を掛けることができないためである。さらに、画素電圧のノードは孤立（フローティング）にする必要があるため、負帰還ループ内に転送トランジスタ１０１を配置する構成は不可能である。すなわち、このｋＴＣノイズを抑圧するには、新たな原理により、ｋＴＣノイズが抑圧できるスイッチング回路が必要になるといえる。
【００５１】
（第１の実施形態）
以下、本発明の第１の実施形態を、図面を参照しながら説明する。なお、既に説明した要素と同様の要素には同一の符号を付し、説明を省略する場合がある。また、以下で、トランジスタはｎ型ＭＯＳを想定しているが、ｐ型ＭＯＳの場合も同様に動作できることはいうまでもない。さらに以下で、トランジスタのソース・ドレインと記述する場合、ソース又はドレインのいずれか一方を表す（実際の素子では、ソースとドレインとは同じであり、区別できないため）。ただし、これらのうちの一方に与える電圧がもう一方よりも高い場合、ドレインと記す。
【００５２】
まず、本発明の第１の実施形態に係る固体撮像装置の構成を説明する。
【００５３】
図５は、本発明の第１の実施形態に係る固体撮像装置２００の回路図である。なお、図５では、説明の簡略化のため２画素分の回路構成のみを記載している。
【００５４】
図５に示す固体撮像装置２００は、積層型の固体撮像装置であり、複数の画素１１０と、複数の画素１１０のうち２以上の画素毎に対応して設けられた画素共有回路２１１とを有する。
【００５５】
複数の画素１１０（１１０ａ又は１１０ｂ）の各々は、光電変換部１２０（１２０ａ又は１２０ｂ）と、光電変換部１２０に接続された転送トランジスタ１０１（１０１ａ又は１０１ｂ）とを含む。
【００５６】
画素共有回路２１１の各々は、対応する２以上の画素１１０に含まれる２以上の転送トランジスタ１０１に接続される蓄積部２３０と、増幅トランジスタ１０５と、選択トランジスタ１１３と、リセットトランジスタ１１６と、容量素子２０４とを含む。
【００５７】
この構成において、１つの画素共有回路２１１に接続されている複数個の転送トランジスタ１０１のうち、１つだけをオンすることで、画素共有回路２１１を複数個の画素１１０で共有する。実際には画素１１０及び画素共有回路２１１は２次元状に配置される。
【００５８】
また、固体撮像装置２００は、画素共有回路２１１の列毎に設けられた列回路２１２を備える。
【００５９】
なお、固体撮像装置２００の、画素部（画素１１０及び画素共有回路２１１）、及び列回路２１２を除く全体の構成は、図１に示す構成と同様であり、説明は省略する。
【００６０】
また、図５において、転送トランジスタ１０１の光電変換部１２０側のノードにおける容量を容量２０２（２０２ａ又は２０２ｂ）として示し、蓄積部２３０の容量を容量２０３として示している。この容量２０２及び２０３は意図的に付加したキャパシタのみならず、当該ノードと定電圧が印加されている配線との間の寄生容量の全てを合計した値である。寄生容量は現実の回路では必ず存在するため、意図的にキャパシタを付加しない場合も必ず容量２０２及び２０３は存在する。また、ここで定電圧源とは、以下に述べる固体撮像装置２００の動作工程中に電圧が変化しないノードを言う。
【００６１】
光電変換部１２０は、光を信号電荷に変換し、変換した信号電荷を蓄積する。なお、光電変換部１２０の構成は、上述した比較例１と同様である。
【００６２】
蓄積部２３０は、光電変換部１２０により光電変換された信号電荷を蓄積する。
【００６３】
転送トランジスタ１０１は、光電変換部１２０と蓄積部２３０との間に接続されており、光電変換部１２０で変換された信号電荷を蓄積部２３０へ転送する。
【００６４】
増幅トランジスタ１０５は、蓄積部２３０にゲートが接続されており、蓄積部２３０に蓄積されている信号電荷（電圧）に応じた電圧信号を生成する。
【００６５】
リセットトランジスタ１１６は、蓄積部２３０とフィードバック線１１５との間に接続されている。固体撮像装置２００の垂直走査動作において、選択される行のリセットトランジスタ１１６がオンすることで、フィードバック線１１５からの電圧により蓄積部２３０電圧がリセットされる。
【００６６】
また、固体撮像装置２００の垂直走査動作において、選択される行の選択トランジスタ１１３はだけがオンする。この選択トランジスタ１１３がオンすることで、増幅トランジスタ１０５により生成された電圧信号が垂直信号線１１４に出力される。この選択トランジスタ１１３は、増幅トランジスタ１０５と直列に接続される。
【００６７】
なお、選択トランジスタ１１３は、図５に示すように、増幅トランジスタ１０５の垂直信号線１１４側に配置されていてもよいし、増幅トランジスタ１０５の電源側に配置されていてもよい。
【００６８】
また、増幅トランジスタ１０５の閾値設定によって、増幅トランジスタ１０５がオン及びオフする機能を付加し、選択トランジスタ１１３を不要にする構成も考えられる。この構成は一般に知られている構成なので、ここでは説明を省略する。
【００６９】
また、垂直信号線１１４に電流源（典型的にはトランジスタ）を並列接続し、増幅トランジスタ１０５がソースフォロワとして動作するようにしてもよい。
【００７０】
列回路２１２は、２次元状に配置された複数の画素共有回路２１１のうち、同列に配置された画素共有回路２１１で共有される。この列回路２１２は、第１の増幅回路１０８と、第２の増幅回路２０６と、スイッチ２０７及び２０９とを備える。
【００７１】
第１の増幅回路１０８は、典型的にはオペアンプである。この第１の増幅回路１０８は、増幅トランジスタ１０５により生成された電圧信号を、フィードバック線１１５を介してリセットトランジスタに負帰還する。具体的には、第１の増幅回路１０８の負入力端子（反転入力端子）は垂直信号線１１４に接続されている。これにより、第１の増幅回路１０８の負入力端子には、選択トランジスタ１１３及び垂直信号線１１４を介して、増幅トランジスタ１０５で生成された電圧信号が入力される。また、第１の増幅回路１０８の正入力端子（非反転入力端子）には、定電圧（参照電圧）が印加されている。
【００７２】
スイッチ２０９は、第１の増幅回路１０８の出力端子と、フィードバック線１１５との間に接続されている。よって、第１の増幅回路１０８の出力端子は、スイッチ２０９及びフィードバック線１１５を介してリセットトランジスタ１１６のドレインに接続される。
【００７３】
第２の増幅回路２０６は、典型的にはオペアンプである。この第２の増幅回路２０６は、増幅トランジスタ１０５により生成された電圧信号を、容量素子２０４を介して増幅トランジスタ１０５のゲートに負帰還する。具体的には、第２の増幅回路２０６の正入力端子は垂直信号線１１４に接続されており、負入力端子には定電圧（参照電圧）が印加されている。これにより、増幅トランジスタ１０５で生成された電圧信号は、垂直信号線１１４を介して、第２の増幅回路２０６の正入力端子に入力される。
【００７４】
スイッチ２０７は、第２の増幅回路２０６の出力端子と、容量素子２０４の一端との間に接続されている。また、容量素子２０４の他端は蓄積部２３０に接続されている。また、スイッチ２０７の他端は、同一の列に配置されている複数の容量素子２０４に接続されている。
【００７５】
なお、図５に示すスイッチ２０７を、垂直信号線１１４と第２の増幅回路２０６の正入力端子との間に配置していてもよい。この場合は、第２の増幅回路２０６の出力端子と容量素子２０４とは直接接続される。要するに、スイッチ２０７は、第２の増幅回路２０６で構成される帰還ループのオンとオフとを切り替えるためのものである。よって、スイッチ２０７は、当該帰還ループ内のいずれかの位置に配置されていればよい。
【００７６】
また、容量素子２０４の容量値は、意図的に付加したキャパシタの容量値のみでなく、寄生容量も含まれる。
【００７７】
また、図５において、転送トランジスタ１０１ａのゲートに印加される電圧をφｔｒａｎ１とし、転送トランジスタ１０１ｂのゲートに印加される電圧をφｔｒａｎ２とする。これらの電圧は通常、横配線により、同じ行の画素１１０の全てに同時に印加される。
【００７８】
また、リセットトランジスタ１１６のゲートに印加される電圧をφｒｅｓとする。この電圧も横配線により、同じ行の画素共有回路２１１の全てに同時に印加されるのが通常である。
【００７９】
また、選択トランジスタ１１３のゲートに印加される電圧をφｓｅｌとする。この電圧も横配線により、同じ行の画素共有回路２１１の全てに同時に印加されるのが通常である。
【００８０】
スイッチ２０７に与える制御電圧をφＳＷ１とする。この電圧がハイレベルのときスイッチ２０７はオンし、ローレベルのときオフする。スイッチ２０９に印加される制御電圧をφＳＷ２とする。この電圧がハイレベルのときスイッチ２０９はオンし、ローレベルのときオフする。
【００８１】
なお、これらの制御信号は、図１に示す垂直走査部１３又は図示しない制御回路等により生成され、各トランジスタ又はスイッチに印加される。
【００８２】
以下、この固体撮像装置２００の駆動方法を説明する。なお、図５には記載していないが、各画素１１０で得られる信号を垂直走査動作及び水平走査動作を用いて読み出す動作は、通常の固体撮像装置と同様である。このことは当業者ならば明らかである。したがって、以下では、各画素１１０に着目した駆動方法のみを説明する。
【００８３】
また、ここでは、垂直走査動作において、画素１１０ａの次に画素１１０ｂが走査されるとする。すなわち、画素１１０ａと画素１１０ｂとは上下方向に隣接されて配置されていると仮定する。なお、画素１１０ａと画素１１０ｂとが左右方向、又は斜め方向に配置されている場合も考えられるが、これらの場合でも以下に説明する方法から類推して駆動できることはいうまでもない。
【００８４】
画素１１０の駆動に必要なのは、（１）蓄積信号読出し動作、（２）リセット動作、（３）リセット電圧読出し動作、（４）蓄積動作の４つの動作である。
【００８５】
動画撮影の場合はこれら（１）〜（４）の動作を循環的に繰り返し行う。静止画撮影の場合は、（２）リセット動作から動作が開始し、順次（３）リセット電圧読出し動作、（４）蓄積動作、（１）蓄積信号読出し動作が行われ動作が終了する。
【００８６】
また、電子シャッタを使用する場合は、（４）蓄積動作の期間に電子シャッタリセット動作が挿入される。さらに、電子シャッタを使用する場合、（３）リセット電圧読出し動作は行われない。
【００８７】
図６は、固体撮像装置２００の駆動方法を説明する図である。この図を参照しながら順番に（１）〜（４）の動作を説明する。
【００８８】
（１）蓄積信号読出し動作について説明する。
【００８９】
まず、φｔｒａｎ１及びφｓｅｌをハイレベルにすることで、転送トランジスタ１０１ａ及び選択トランジスタ１１３をオンする。このことにより、光照射量に応じて蓄積された信号電荷が、光電変換部１２０から蓄積部２３０に転送される。そして、この蓄積信号電荷に応じた信号電圧が垂直信号線１１４に出力される。また、図５には記載していないが、垂直信号線１１４には相関二重サンプリング回路（ＣＤＳ回路）などが通常接続されており、当該相関二重サンプリング回路により、この電圧がサンプリングされる。
【００９０】
（２）リセット動作及び（３）リセット電圧読出し動作について説明する。
【００９１】
転送トランジスタ１０１ａ及び選択トランジスタ１１３がオンしている状態において、φｒｅｓ及びφＳＷ２をハイレベルにすることで、第１の増幅回路１０８、リセットトランジスタ１１６、及び増幅トランジスタ１０５より構成される負帰還回路を動作させる。そして、φｒｅｓを徐々にローレベルにすることでリセットトランジスタ１１６を徐々にオフする。これにより、リセットトランジスタ１１６によるｋＴＣ雑音を抑制することができる。
【００９２】
そのあと、φＳＷ２をローレベルにすることでスイッチ２０９をオフする。この状態で、垂直信号線１１４に、リセットされた状態の蓄積部２３０の電圧に対応するリセット電圧が出力される。そして、相関二重サンプリング回路（ＣＤＳ回路）などにより、この電圧がリセット電圧としてサンプリングされる。その後、φＳＷ１をハイレベルにすることにより、スイッチ２０７をオンし、その後、φｔｒａｎ１を徐々にローレベルにすることで転送トランジスタ１０１ａをオフする。このことにより、転送トランジスタ１０１ａにより発生するｋＴＣノイズを抑圧することができる。なお、この原理の詳細については後述する。
【００９３】
（４）蓄積動作では、画素１１０ａ及び画素共有回路２１１をリセット電圧読出し動作（３）の終了時のままの状態にしておく。これにより、入力される光に応じた電荷が光電変換部１２０に蓄積される。また、電子シャッタを用いない場合は、以上の期間が１フレームになる。
【００９４】
なお、図６に示すこれ以降の動作は、画素１１０ｂに対する画素１１０ａと同様の動作であり詳細は省略する。
【００９５】
また、水平走査部１５は、上記（１）蓄積信号読出し動作、（２）リセット動作及び（３）リセット電圧読出し動作が終わった行の信号を、固体撮像装置２００の外へ順次出力する。この動作は当業他者には明らかであるから詳細は省略する。
【００９６】
以下、本発明の第１の実施形態に係る固体撮像装置２００により、転送トランジスタ１０１で発生するｋＴＣノイズを抑圧できる原理を説明する。
【００９７】
図７は、図５に示す回路のうち、上述した正帰還動作に関する回路を抜き出した構成を示す図である。また、図７に示す回路を、以下ではスイッチング回路と呼ぶ。なお、このスイッチング回路は、上述したような固体撮像装置に用いるだけなく、その他の同様のスイッチング動作が必要な回路にも用いることができる。
【００９８】
また、容量２０２の容量値をＣ１、容量２０３の容量値をＣ２、容量素子２０４の容量値をＣ３とする。また、第２の増幅回路２０６の利得をαとする。
【００９９】
まず、転送トランジスタ１０１をオンし、容量２０２と蓄積部２３０とを同電位にする。電位を設定する方法は多数考えられるが、例えば、蓄積部２３０にもう１つのスイッチ（電位設定スイッチと以下で呼ぶ）を介して電位を与えることが考えられる。例えば、この電位設定スイッチは、上述したリセットトランジスタ１１６である。これを行程１とする。
【０１００】
このあと、容量２０３には転送トランジスタ１０１のみ、蓄積部２３０には転送トランジスタ１０１、増幅トランジスタ１０５及び容量素子２０４のみが接続された状態にする。上記の電位設定スイッチを使用する場合は電位設定スイッチをこのときオフにすることになる。厳密にはこのときｋＴＣノイズが発生するが、ここではこのノイズは０であるとする（上述した第１の増幅回路１０８による負帰還を用いることでこのｋＴＣノイズを実質的に０にできる）。これを行程２とする。
【０１０１】
行程２のあと、次に転送トランジスタ１０１をオフにするが、通常（図７で容量素子２０４のスイッチ２０７側が定電圧の場合）、以下に述べるようなｋＴＣノイズが発生する。このｋＴＣノイズの電荷量は、Ｃ１とＣ２＋Ｃ３の直列容量値で決定される。よって、ｋＴＣノイズの標準偏差は、下記式（１）で表される。
【０１０２】
【数１】
2013018293.tif 000003
【０１０３】
よって、増幅トランジスタ１０５で検出されるノイズ電圧の標準偏差は、下記式（２）で表される。
【０１０４】
【数２】
2013018293.tif 000004
【０１０５】
ここで、ｋはボルツマン定数であり、Ｔはこの系の絶対温度である。これに対して、以下に述べるような動作をさせた場合、このｋＴＣノイズを低減することができる。
【０１０６】
行程２のあと、スイッチ２０７をオンすることで、第２の増幅回路２０６による帰還ループをオンする。そのあと、転送トランジスタ１０１のゲート電圧を徐々に低下させる。すると、このゲート電圧が、転送トランジスタ１０１の閾値電圧程度になった時点で、転送トランジスタ１０１のチャネル抵抗が大きくなっていくので、転送トランジスタ１０１によるノイズ電圧Ｖｎが増幅トランジスタ１０５により検出される。すると、第２の増幅回路２０６によりこの電圧が増幅され、容量素子２０４には、電圧値αＶｎが出力される。
【０１０７】
このときのＣ２及びＣ３に充電されるノイズによる電荷Ｑｎを考える。ここで、増幅トランジスタ１０５側の電荷を正とする。まず、Ｃ２はノイズ電圧Ｖｎにより電圧Ｖｎだけ充電されるので、Ｃ２に充電されるノイズ電荷は、Ｃ２×Ｖｎとなる。
【０１０８】
また、ノイズ電圧ＶｎによりＣ３の両端の電圧差が（Ｖｎ−α）×Ｖｎになるので、Ｃ３のノイズ電荷は、Ｃ３×（Ｖｎ−α）×Ｖｎとなる。
【０１０９】
したがって、電荷Ｑｎは、下記式（３）で表される。
【０１１０】
Ｑｎ＝Ｃ２×Ｖｎ＋Ｃ３×（Ｖｎ−α）×Ｖｎ
＝｛Ｃ２＋（１−α）×Ｃ３｝×Ｖｎ        ・・・（３）
【０１１１】
容量値の定義は、電荷の電圧に対する比例係数であることを考慮すると、電荷Ｑｎ及び電圧Ｖｎに対してあたかも｛Ｃ２＋（１−α）×Ｃ３｝が容量値として動作することがわかる。
【０１１２】
したがってこのとき、式（１）においてＣ２＋Ｃ３が｛Ｃ２＋（１−α）×Ｃ３｝に置き換わった式で、ｋＴＣノイズ電荷の標準偏差が表される。すなわち、ｋＴＣノイズ電荷の標準偏差は、下記式（４）で表される。
【０１１３】
【数３】
2013018293.tif 000005
【０１１４】
さらに、Ｃ２＋（１−α）×Ｃ３＜＜Ｃ１、Ｃ２となるようにα、Ｃ３を設定すれば、式（４）は、下記式（５）に近似できる。
【０１１５】
【数４】
2013018293.tif 000006
【０１１６】
つまり、Ｃ２＋（１−α）×Ｃ３を小さくすればするほどｋＴＣノイズが低減できることがわかる。
【０１１７】
実際には、Ｃ２＋（１−α）×Ｃ３を０に近づければ、Ｖｎが無限大に発散してしまうため、ｋＴＣノイズの低減にはある程度の限度がある。しかし、式（１）で示される値に対して式（４）で示される値を１０分の１程度にするのは十分可能である。
【０１１８】
つまり、容量素子２０４の容量値Ｃ３と第２の増幅回路２０６の利得αとの積を、蓄積部２３０の容量値Ｃ２に略等しくすることが好ましい。具体的には、容量値Ｃ３と利得αとの積が、容量値（Ｃ２＋Ｃ３）の０〜１０％小さいことが好ましい。
【０１１９】
以上より、本発明の第１の実施形態に係る固体撮像装置２００は、第２の増幅回路２０６による正帰還を用いる。これにより、固体撮像装置２００は、リセットトランジスタ１１６で発生するｋＴＣノイズに加え、転送トランジスタ１０１で発生するｋＴＣノイズを抑圧できる。
【０１２０】
（第２の実施形態）
以下、本発明における第２の実施形態を、図面を参照しながら説明する。なお、以下では、第１の実施形態との相違点を主に説明し、重複する説明は省略する。
【０１２１】
図８は、本発明の第２の実施形態に係る固体撮像装置３００の回路図である。
【０１２２】
図８に示す固体撮像装置３００は、図５に示す固体撮像装置２００に対して、第２の増幅回路２０６の出力端子が、増幅トランジスタ１０５のソースに接続されている点が異なる。つまり、画素共有回路３１１は、図５に示す容量素子２０４を備えない。また、固体撮像装置３００は、さらに、スイッチ３１７と、電源線３１８とを備える。
【０１２３】
具体的には、第２の増幅回路２０６の出力端子は、スイッチ２０７及び電源線３１８を介して、増幅トランジスタ１０５のドレインに接続されている。つまり、第２の増幅回路２０６は、増幅トランジスタ１０５により生成された電圧信号を、電源線３１８を介して増幅トランジスタ１０５のドレインに正帰還する。
【０１２４】
電源線３１８は、増幅トランジスタ１０５のドレインに接続されており、増幅トランジスタ１０５のドレインに電圧を供給するために用いられる。スイッチ３１７は、電源線３１８と電源との間に接続されている。また、この電源線３１８は、同一の列に配置された複数の増幅トランジスタ１０５に接続されている。
【０１２５】
この固体撮像装置３００の駆動方法は、本発明の第１の実施形態とほとんど同じである。ただし、この回路では、図５に示す固体撮像装置２００における容量素子２０４が存在せず、その代わりに増幅トランジスタ１０５のドレイン−ゲート間容量を使用することが異なる。以下、第１の実施形態の動作と対比しながら、第２の実施形態に係る固体撮像装置３００の動作を説明する。
【０１２６】
まず、（１）蓄積信号読出し動作時には、スイッチ３１７をオンし、スイッチ２０７をオフして、増幅トランジスタ１０５のドレインに電源を接続する。このことで、第１の実施形態と同様の動作をさせることができる。
【０１２７】
（２）リセット動作及び（３）リセット電圧読出し動作でも当初はそのままだが、スイッチ２０７をオンした後、スイッチ３１７をオフすることで、増幅トランジスタ１０５のドレインに第２の増幅回路２０６の出力端子を接続する。これにより、正帰還回路が動作する。また、この状態では、第２の増幅回路２０６の出力端子と、増幅トランジスタ１０５のゲートとの間に、ドレイン−ゲート間容量が存在する。そして、このドレイン−ゲート間容量が、図５に示す固体撮像装置２００における容量素子２０４のように機能する。よって、第１の実施形態で述べた原理により、転送トランジスタ１０１により発生するｋＴＣノイズを抑圧することができる。
【０１２８】
そのあとは、スイッチ３１７をオンし、かつスイッチ２０７をオフすることで、増幅トランジスタ１０５のドレインに電源を接続する。これにより、第１の実施形態と同様の動作をさせることができる。
【０１２９】
また、上述した第１の実施形態と同様に、ｋＴＣノイズの低減を十分に低減するためには、電源線３１８の容量値と第２の増幅回路２０６の利得αとの積を、蓄積部２３０の容量値Ｃ２に略等しくすることが好ましい。具体的には、電源線３１８の容量値と利得αとの積が、電源線３１８の容量値と容量値Ｃ２との和より０〜１０％小さいことが好ましい。
【０１３０】
以上より、本発明の第２の実施形態に係る固体撮像装置３００は、上述した第１の実施形態に係る固体撮像装置２００と同様に、リセットトランジスタ１１６で発生するｋＴＣノイズに加え、転送トランジスタ１０１で発生するｋＴＣノイズを抑圧できる。
【０１３１】
（第３の実施形態）
以下、本発明における第３の実施形態を、図面を参照しながら説明する。なお、以下では、第１の実施形態との相違点を主に説明し、重複する説明は省略する。
【０１３２】
図９は、本発明の第３の実施形態に係る固体撮像装置４００の回路図である。
【０１３３】
図９に示す固体撮像装置４００は、図５に示す固体撮像装置２００に対して、第２の増幅回路２０６の出力端子が、容量素子４０４を介して、転送トランジスタ１０１の光電変換部１２０側のノードに接続されている点が異なる。
【０１３４】
具体的には、画素４１０（４１０ａ又は４１０ｂ）は、さらに、容量素子４０４（４０４ａ又は４０４ｂ）を備える。第２の増幅回路２０６の出力端子は、スイッチ２０７を介して、容量素子４０４の一端に接続されている。容量素子４０４の他端は、転送トランジスタ１０１の光電変換部１２０側のノードに接続されている。なお、容量素子４０４の容量値は、意図的に付加したキャパシタの容量値のみでなく、寄生容量も含まれる。また、同一の列に配置されている画素共有回路３１１に対応する複数の容量素子４０４の一端に、当該列のスイッチ２０７が接続されている。
【０１３５】
つまり、第２の増幅回路２０６は、増幅トランジスタ１０５により生成された電圧信号を、容量素子４０４及び転送トランジスタ１０１を介して増幅トランジスタ１０５のゲートに正帰還する。
【０１３６】
なお、固体撮像装置４００の駆動方法は、第１の実施形態と同様であり、説明は省略する。
【０１３７】
また、上述した第１の実施形態と同様に、ｋＴＣノイズの低減を十分に低減するためには、容量素子４０４の容量値と第２の増幅回路２０６の利得αとの積を、蓄積部２３０の容量値Ｃ２に略等しくすることが好ましい。具体的には、容量素子４０４の容量値と利得αとの積が、容量素子４０４の容量値と容量値Ｃ２との和より０〜１０％小さいことが好ましい。
【０１３８】
以上より、本発明の第３の実施形態に係る固体撮像装置４００は、上述した第１の実施形態に係る固体撮像装置２００と同様に、リセットトランジスタ１１６で発生するｋＴＣノイズに加え、転送トランジスタ１０１で発生するｋＴＣノイズを抑圧できる。
【０１３９】
以上、本発明の実施形態に係る固体撮像装置について説明したが、本発明は、この実施形態に限定されるものではない。
【０１４０】
また、上記実施形態に係る固体撮像装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【０１４１】
また、上記断面図等において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【０１４２】
また、上記実施形態に係る固体撮像装置、及びそれら変形例の機能のうち少なくとも一部を組み合わせてもよい。
【０１４３】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【０１４４】
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。
【０１４５】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他の種類のトランジスタを用いてもよい。
【０１４６】
また、上記回路図に示す回路構成は、一例であり、本発明は上記回路構成に限定されない。つまり、上記回路構成と同様に、本発明の特徴的な機能を実現できる回路も本発明に含まれる。例えば、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、スイッチング素子（トランジスタ）、抵抗素子、又は容量素子等の素子を接続したものも本発明に含まれる。言い換えると、上記実施形態における「接続される」とは、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合も含む。
【０１４７】
更に、本発明の主旨を逸脱しない限り、本実施形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
【産業上の利用可能性】
【０１４８】
本発明は固体撮像装置に適用できる。また、本発明は、固体撮像装置を用いるデジタルスチルカメラ、及びデジタルビデオカメラなどに利用できる。
【符号の説明】
【０１４９】
１１  画素
１３  垂直走査部
１５  水平走査部
２１  列信号処理部
３１  半導体基板
３３  素子分離領域
３５  絶縁膜
３６  コンタクト
４１、４２、４３  ゲート電極
４５  光電変換膜
４６  画素電極
４７  透明電極
５０、１００、２００、３００、４００  固体撮像装置
５１、５２、５３、５４、５５  拡散層
１０１、１０１ａ、１０１ｂ  転送トランジスタ
１０５  増幅トランジスタ
１０８  第１の増幅回路
１１０、１１０ａ、１１０ｂ、４１０、４１０ａ、４１０ｂ  画素
１１１、２１１、３１１  画素共有回路
１１２、２１２  列回路
１１３  選択トランジスタ
１１４  垂直信号線
１１５  フィードバック線
１１６  リセットトランジスタ
１２０、１２０ａ、１２０ｂ  光電変換部
１２１  アドレス制御線
１２３  リセット制御線
１３１  光電変換部制御線
１４２  水平出力端子
２０２、２０３  容量
２０４、４０４  容量素子
２０６  第２の増幅回路
２０７、２０９、３１７  スイッチ
２３０  蓄積部
３１８  電源線
【図１】
2013018293.tif 000007
【図２】
2013018293.tif 000008
【図３】
2013018293.tif 000009
【図４】
2013018293.tif 000010
【図５】
2013018293.tif 000011
【図６】
2013018293.tif 000012
【図７】
2013018293.tif 000013
【図８】
2013018293.tif 000014
【図９】
2013018293.tif 000015
【国際調査報告】
2013018293.tif 000016
2013018293.tif 000017
2013018293.tif 000018
2013018293.tif 000019