(57)【要約】  本発明の固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素（１０１）が２次元状に配置された画素部（１１０）と、画素情報を保持する複数の単位メモリ（１０５ａ）が２次元状に配置された２次メモリ部（１５０）とを備え、単位メモリ（１０５ａ）の列には、同一列の複数の単位メモリ（１０５ａ）が単位メモリブロック（１０５）として含まれ、２次メモリ部（１５０）は、単位メモリ（１０５ａ）の列に対応して設けられたメモリ信号線（１０６）と、単位メモリブロック（１０５）とメモリ信号線（１０６）との間に設けられ、同じ単位メモリブロック（１０５）内の複数の単位メモリ（１０５ａ）で共有された１つの選択トランジスタ（ｔ４）とを有する。
2013005389.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、
前記画素情報を保持する複数の単位メモリが行列状に配置されたメモリ部とを備え、
前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、
前記メモリ部は、
前記単位メモリの列に対応して設けられたメモリ信号線と、
前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有する
固体撮像装置。
【請求項２】
１つの前記メモリ信号線は、複数列の前記単位メモリで共有される
請求項１記載の固体撮像装置。
【請求項３】
さらに、
前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、
１つの前記信号駆動部は、前記単位メモリの複数列で共有される
請求項１記載の固体撮像装置。
【請求項４】
入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部を備え、
前記単位画素の列には、同一列の複数の前記単位画素が単位画素ブロックとして含まれ、
前記画素部は、
前記単位画素の列に対応して設けられた画素信号線と、
前記単位画素ブロックと前記画素信号線との間に設けられ、同じ前記単位画素ブロック内の複数の前記単位画素で共有された１つの選択スイッチとを有する
固体撮像装置。
【請求項５】
さらに、
前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部を備える
請求項４記載の固体撮像装置。
【請求項６】
前記単位画素は、
入射光を光電変換し、信号電荷を生成する光電変換素子と、
前記信号電荷の量に対応する信号電圧を画素情報として出力する増幅トランジスタと、
前記信号電圧を前記画素信号線に出力させる行選択トランジスタとを有する
請求項４記載の固体撮像装置。
【請求項７】
固体撮像装置の駆動方法であって、
前記固体撮像装置は、
入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、
前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部とを備え、
前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、
前記メモリ部は、
前記単位メモリの列に対応して設けられたメモリ信号線と、
前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有し、
１つの前記メモリ信号線は、前記単位メモリの複数列で共有され、
前記固体撮像装置の駆動方法では、
前記メモリ信号線を共有する異なる列の前記単位メモリブロックと前記メモリ信号線との間に設けられた異なる選択スイッチを異なるタイミングでオンする
固体撮像装置の駆動方法。
【請求項８】
前記固体撮像装置は、さらに、前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、
１つの前記信号駆動部は、前記単位メモリの複数列で共有され、かつ前記単位画素の複数列で共有され、
前記固体撮像装置の駆動方法では、
１つの前記信号駆動部に対し、異なる列の前記単位画素の画素情報を選択的に異なるタイミングで入力する
請求項７記載の固体撮像装置の駆動方法。
【請求項９】
前記画素部から前記信号駆動部に画素情報を読み出す基本周波数に対して、前記信号駆動部を駆動する駆動周波数が逓倍である
請求項８記載の固体撮像装置の駆動方法。
【請求項１０】
請求項１又は４記載の固体撮像装置を備える
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ内蔵の固体撮像装置に関し、特に列方向のメモリの分割方法の技術、すなわち固体撮像装置のカラムメモリの多ブロック配置に関する。
【背景技術】
【０００２】
従来、画素情報を一旦メモリに貯めて出力する技術として特許文献１が開示されている。特許文献１の固体撮像装置を図１０に示す。【０００３】
この固体撮像装置は、画素部２と、垂直走査部（図外）と、単位画素セル１の選択行からの画素信号のノイズを抑圧するノイズ抑圧部３１と、メモリセル２１を有し、ノイズ抑圧部３１の出力信号を蓄積するメモリ部２２と、メモリ用垂直走査部（図外）と、水平選択部５と、水平信号線１１と、出力アンプ１２とを備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０７２１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術におけるメモリ内蔵の固体撮像装置では、画素情報をメモリ部２２に格納する速度を速めた場合、ストリーキングが発生する。図３Ｂにストリーキング発生時の画像を示している。ストリーキングとは、高輝度被写体が存在する場合、電流が多く流れる単位画素セル１の列が多くなり、その結果、単位画素セル１の各列に供給する電源電圧が異なってくることに起因する横筋の不具合である。メモリ部２２の信号線に接続される非選択のメモリセル２１のメモリ書き込みトランジスタＭ３１の拡散容量等の総容量を充放電するためにアンプＡ１５で消費される電流が、高輝度被写体撮像時に多くなるため、高速書き込みの際には、アンプＡ１５に供給される電源線の電圧降下が発生することにより、ストリーキングは発生する。【０００６】
そこで、本発明は、かかる問題点に鑑み、横筋ノイズ等の発生を抑えることが可能な固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、前記画素情報を保持する複数の単位メモリが行列状に配置されたメモリ部とを備え、前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、前記メモリ部は、前記単位メモリの列に対応して設けられたメモリ信号線と、前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有することを特徴とする。つまり、カラムメモリ（同一列の単位メモリ）をブロック構成にすることで、単位メモリにつながるメモリ信号線に接続されるスイッチの数を格段に少なくすることができる。そのため、メモリ信号線と接続された非選択状態のスイッチの拡散容量に起因する寄生容量の総和を低減することが可能になる。容量を低減することにより、信号を単位メモリに書きこむ際（メモリ信号線を駆動する際）の駆動回路で消費する電流を低減することが可能になり、駆動回路に供給する電源線のインピーダンス成分で発生する電圧降下の影響を小さくできる。電源線の電圧降下が小さくなることにより高輝度被写体の撮像時においても横筋ノイズ等の発生を抑えることができる。また、高速で単位メモリに信号転送することが可能になる。【０００８】
ここで、１つの前記メモリ信号線は、複数列の前記単位メモリで共有されてもよい。つまり、メモリ信号線を複数列の単位メモリで共有化にすることで、コンパクトなメモリレイアウトが可能になる。メモリ部の面積の縮小が可能になるので、チップコストを下げることができる。【０００９】
また、固体撮像装置は、さらに、前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、１つの前記信号駆動部は、前記単位メモリの複数列で共有されてもよい。つまり、信号駆動部を複数列の単位メモリで共有化にすることで、コンパクトな信号駆動部のレイアウトが可能になる。信号駆動部の面積の縮小が可能になるので、チップコストを下げることができる。【００１０】
また、本発明の一態様に係る固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部を備え、前記単位画素の列には、同一列の複数の前記単位画素が単位画素ブロックとして含まれ、前記画素部は、前記単位画素の列に対応して設けられた画素信号線と、前記単位画素ブロックと前記画素信号線との間に設けられ、同じ前記単位画素ブロック内の複数の前記単位画素で共有された１つの選択スイッチとを有することを特徴とする。つまり、同一列の単位画素群をブロック構成にすることで、単位画素につながる画素信号線に接続されるスイッチの数を格段に少なくすることができる。そのため、画素信号線と接続された非選択状態のスイッチの拡散容量に起因する寄生容量の総和を低減することが可能になる。容量を低減することにより、画素信号線に信号を読み出す際（画素信号線を駆動する際）の駆動回路で消費する電流を低減することが可能になり、駆動回路に供給する電源線のインピーダンス成分で発生する電圧降下の影響を小さくできる。電源線の電圧降下が小さくなることにより高輝度被写体の撮像時においても横筋ノイズ等の発生を抑えることができる。また、高速で画素信号線に信号転送することが可能になる。【００１１】
ここで、固体撮像装置は、さらに、前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部を備えてもよい。【００１２】
また、前記単位画素は、入射光を光電変換し、信号電荷を生成する光電変換素子と、前記信号電荷の量に対応する信号電圧を画素情報として出力する増幅トランジスタと、前記信号電圧を前記画素信号線に出力させる行選択トランジスタとを有してもよい。【００１３】
また、本発明の一態様に係る固体撮像装置の駆動方法は、固体撮像装置の駆動方法であって、前記固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部とを備え、前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、前記メモリ部は、前記単位メモリの列に対応して設けられたメモリ信号線と、前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有し、１つの前記メモリ信号線は、前記単位メモリの複数列で共有され、前記固体撮像装置の駆動方法では、前記メモリ信号線を共有する異なる列の前記単位メモリブロックと前記メモリ信号線との間に設けられた異なる選択スイッチを異なるタイミングでオンすることを特徴とする。つまり、選択スイッチを異なる単位メモリの列毎に走査することで、メモリ信号線を異なる列の単位メモリで共用することが可能になる。【００１４】
また、前記固体撮像装置は、さらに、前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、１つの前記信号駆動部は、前記単位メモリの複数列で共有され、かつ前記単位画素の複数列で共有され、前記固体撮像装置の駆動方法では、１つの前記信号駆動部に対し、異なる列の前記単位画素の画素情報を選択的に異なるタイミングで入力してもよい。つまり信号駆動部に選択的に異なる列の単位画素の信号を入力することで、信号駆動部を異なる列の単位画素で共用することが可能になる。【００１５】
また前記画素部から前記信号駆動部に画素情報を読み出す基本周波数に対して、前記信号駆動部を駆動する駆動周波数が逓倍であってもよい。つまり、単位メモリへ信号を書きこむ周波数を単位画素から信号を読み出す基本周波数に対して逓倍にすることで、メモリ信号線を異なる単位メモリの列で共有化しても信号の読み出しとメモリ書き込みとを滞りなく実施することが可能になる。従って、メモリ部の面積を削減してもタイミングロスが生じない。【００１６】
また、本発明の一態様に係る撮像装置は、固体撮像装置を備えることを特徴としてもよい。つまり、上記固体撮像装置を撮像装置に使用することで、極めてグローバルシャッター動作に近い動作が可能で、かつ、画質の劣化が少ない撮像装置を提供することが可能になる。
【発明の効果】
【００１７】
本発明により、カラムメモリ又は同一列の単位画素群をブロック構成にすることで、メモリ信号線又は画素信号線の寄生容量を低減することが可能になる。容量を低減することにより、信号をメモリに書きこむ際又は画素信号線に読み出す際の駆動回路で消費する電流を低減することが可能になり、駆動回路に供給する電源線のインピーダンス成分で発生する電圧降下の影響を小さくできる。電源線の電圧降下が小さくなることにより高輝度被写体の撮像時においても横筋ノイズ等の発生を抑えることができる。また、高速で画素信号線又はメモリに信号転送することが可能になる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態１に係る固体撮像装置の構成の概略図である。
【図２】図２は、本発明の実施の形態１に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図３Ａ】図３Ａは、高輝度被写体を示す図である。
【図３Ｂ】図３Ｂは、高輝度被写体の横筋ノイズが発生した画像を示す図である。
【図４】図４は、本発明の実施の形態１に係る固体撮像装置の２次メモリ部の変形例の構成を示す図である。
【図５】図５は、本発明の実施の形態２に係る固体撮像装置の２次アンプ部及び２次メモリ部の構成を示す図である。
【図６】図６は、本発明の実施の形態２に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図７】図７は、本発明の実施の形態３に係る固体撮像装置の画素部の構成を示す図である。
【図８】図８は、本発明の実施の形態３に係る固体撮像装置の画素部の変形例の構成を示す図である。
【図９】図９は、本発明の実施の形態４に係る撮像装置の全体構成を示す図である。
【図１０】図１０は、特許文献１の固体撮像装置を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明に係る実施の形態について、図面を参照しながら、さらに具体的に説明する。なお、本発明について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。つまり、以下の実施の形態で示される構成要素、構成要素の配置位置及び接続形態、タイミング、タイミングの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
【００２０】
（実施の形態１）
図１は、本実施の形態に係る固体撮像装置の構成の概略図である。なお、図１では、所定の単位画素１０１からの信号経路についてその構成の詳細が示されているが、異なる列の他の単位画素１０１からの信号経路も同様の構成となる。従って、以下では、所定の単位画素１０１からの信号経路についてのみその構成を説明する。
【００２１】
この固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素（単位画素セル）１０１が２次元状（行列状）に配置された画素部１１０と、画素情報（画素信号）を保持する複数の単位メモリ１０５ａが２次元状に配置された２次メモリ部１５０とを備え、単位メモリ１０５ａの列には、同一列の複数の単位メモリ１０５ａが単位メモリブロック１０５として含まれ、２次メモリ部１５０は、単位メモリ１０５ａの列に対応して設けられたメモリ信号線１０６と、単位メモリブロック１０５とメモリ信号線１０６との間に設けられ、同じ単位メモリブロック１０５内の複数の単位メモリ１０５ａで共有された１つの選択トランジスタ（選択スイッチ）ｔ４とを有する。
【００２２】
以下、図１の固体撮像装置について詳細を説明する。
【００２３】
この固体撮像装置は、単位画素１０１が２次元状に配置された画素部１１０と、アンプ素子（アンプ回路）１０２が単位画素１０１の列毎に複数配置された１次アンプ部１２０と、メモリアレイである１次メモリ部１３０と、アンプ素子１０４が単位画素１０１の列毎に配置された２次アンプ部１４０と、メモリアレイである２次メモリ部１５０と、出力回路群１６０とを備える。
【００２４】
出力回路群１６０は、例えばアナログ出力センサの場合、ＣＤＳ（相関二重サンプリング）回路、水平シフトレジスタ、及び出力アンプなどで構成される。出力回路群１６０は、デジタル出力センサの場合、さらにＡＤＣ（アナログデジタル変換回路）が単位画素１０１の列毎、複数の単位画素１０１の列毎、または所定の出力本数毎に配置される。なお、出力回路群１６０からの出力信号は、ＬＶＤＳ（ｌｏｗ  ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌ）回路のような高速出力インターフェース回路で変換され出力されてもよい。
【００２５】
画素部１１０では、光電変換素子が備えられた単位画素１０１がアレイ状に配置されている。なお、光電変換素子がどのような形態であっても構わない。すなわち、フォトダイオードから構成されても、光電変換膜から構成されても構わない。また、単位画素１０１は、複数の光電変換素子を含む多画素１セルの構造を有しても構わない。また、単位画素１０１は、光電変換素子及びトランジスタ等が形成された駆動回路基板における、配線等が形成される駆動回路基板の表面にレンズ等の光学系が形成され、表面から光が入射する表面照射型センサでも構わないし、駆動回路基板の裏面に光学系が形成され、裏面から光が入射する裏面照射型センサでも構わない。また、単位画素１０１は、駆動回路基板の表面上に光電変換膜が形成され、光電変換膜に光が入射して信号電荷が生成される積層型センサでも構わない。
【００２６】
単位画素１０１は、入射光を光電変換し、信号電荷を生成する光電変換素子と、信号電荷の量に対応する信号電圧を画素情報として出力する増幅トランジスタとを有する光電変換部Ｐ（１）と、行選択トランジスタｔ１と、単位画素１０１の列に対応して設けられた画素信号線（垂直信号線）１１１とを有する。増幅トランジスタのソース及びドレインの一方は全単位画素１０１で共通の電源線と接続されている。行選択トランジスタｔ１は、増幅トランジスタのソース及びドレインの他方と画素信号線１１１との間に挿入され、画素情報を画素信号線１１１に出力させる。画素信号線１１１には、単位画素１０１の画素情報を画素信号線１１１に読み出すための定電流源（図外）が接続されている。
【００２７】
なお、光電変換部Ｐ（１）は、さらに、光電変換素子の信号電荷を蓄積し、増幅トランジスタのゲートと接続されたフローティングディフュージョン（ＦＤ）部と、ソース及びドレインの一方がＦＤ部と接続され、他方が全単位画素で共通のリセット電圧と接続されたリセットトランジスタとを有してもよい。
【００２８】
１次メモリ部１３０では、例えば画素部１１０の単位画素１０１の数に対して大幅に少ない数の単位メモリ１０３がアレイ状に配置されている。単位メモリ１０３は、単位画素１０１の各列に対応して同数で設けられている。単位メモリ１０３は、アンプ素子１０２を介して画素信号線１１１と接続されたスイッチとしての書き込みトランジスタｔ３と、書き込みトランジスタｔ３により書き込まれた画素信号線１１１の画素情報を保持する容量ｍ１（１）と、容量ｍ１（１）に保持された画素情報を読み出す読み出しトランジスタｔ２とから構成されている。
【００２９】
１次アンプ部１２０は入力信号（画素部１１０からの画素情報）を後段の１次メモリ部１３０へ書き込むための駆動回路であり、２次アンプ部１４０は入力信号（１次メモリ部１３０に保持されている画素情報）を後段の２次メモリ部１５０へ書き込むための駆動回路である。１次アンプ部１２０及び２次メモリ部１５０は、例えば直流カット容量、バイアス印加回路、及びソースフォロア回路などで構成されるが、設計によってＣＤＳ回路なども含まれてもよい。１次アンプ部１２０は、単位画素１０１の各列に対応して設けられたアンプ素子１０２から構成されている。同様に、２次アンプ部１４０は、単位画素１０１の各列に対応して設けられたアンプ素子１０４から構成されている。
【００３０】
次に、２次メモリ部１５０の構成について詳細に説明する。
【００３１】
２次メモリ部１５０では、小メモリ群である複数の単位メモリブロック１０５がアレイ状に配置されている。単位メモリブロック１０５は、同じ列の単位メモリ１０５ａから構成されており、単位画素１０１の列に対応して複数設けられている。単位メモリ１０５ａの列は単位画素１０１の列に対応付けられており、対応する単位画素１０１の信号を保持する。なお、単位メモリ１０５ａの行数は単位画素１０１の行数以上、例えば両者の行数は同じであり、各単位画素１０１の画素情報を同時期に異なる単位メモリ１０５ａで保持してもよい。
【００３２】
２次メモリ部１５０は、アンプ素子１０４と接続されたメモリ信号線１０６と、メモリ信号線１０６と単位メモリブロック１０５との間に挿入された選択トランジスタｔ４とを有する。選択トランジスタｔ４は、複数の単位メモリブロック１０５のそれぞれに対応して個別に設けられている。
【００３３】
単位メモリ１０５ａは、選択トランジスタｔ４を介してメモリ信号線１０６と接続された書き込みトランジスタｔ５と、書き込みトランジスタｔ５により書き込まれた画素情報（メモリ信号線１０６の信号電圧）を保持する容量ｍ２（１）と、容量１１２に保持された画素情報を読み出す読み出しトランジスタｔ２とから構成されている。なお、他の単位メモリ１０５ａもこれと同様の構成を有する。例えば、他の単位メモリ１０５ａは、書き込みトランジスタｔ７と、容量ｍ２（２）と、読み出しトランジスタｔ８とから構成されている。さらに他の単位メモリ１０５ａは、書き込みトランジスタｔ９と、容量ｍ２（ｋ）と、読み出しトランジスタｔ１０とから構成されている。
【００３４】
この２次メモリ部１５０では、選択トランジスタｔ４がオンされるとメモリ信号線１０６と単位メモリブロック１０５とが導通し、オフされると絶縁する。そして、例えば、選択トランジスタｔ４がオンしている時に、書き込みトランジスタｔ５がオンすればメモリ信号線１０６の信号電圧が容量ｍ２（１）に格納される。この方法で書き込みトランジスタｔ５、ｔ７及びｔ９を選択的にオンすることで単位メモリブロック１０５内の画素情報を格納する容量が選択される。同じメモリ信号線１０６に接続された異なる単位メモリブロック１０５でもこれと同様の方法により操作できる。
【００３５】
次に、本実施の形態に係る固体撮像装置の駆動方法について図２を用いて説明する。
【００３６】
図２は、固体撮像装置の駆動方法を示すタイミングチャートである。
【００３７】
なお、図２において、ｏｅ（ａ）（ａは整数）は単位画素１０１からの出力をオンオフ（行選択トランジスタｔ１のオンオフを制御）する制御信号である。また、ｍ１ｗ（ｂ）（ｂは整数）は１次メモリ部１３０の容量ｍ１（ｂ）への書き込みを制御（書き込みトランジスタｔ３のオンオフを制御）する制御信号である。また、ｍ１ｒ（ｃ）（ｃは整数）は１次メモリ部１３０の容量ｍ１（ｃ）からの読み出しを制御（読み出しトランジスタｔ２のオンオフを制御）する制御信号である。また、例えばＤｋ（ｋは整数）とは単位画素１０１のリセット信号（単位画素１０１のリセット時の信号電圧）を意味し、Ｌｋとは単位画素１０１の明信号（光電変換により単位画素１０１で生成された信号電荷に対応する信号電圧）を意味している。また、Ｘとは不定データを意味している。また、ｍ２ｂ（ｅ）（ｅは整数）は２次メモリ部１５０のメモリ信号線１０６と単位メモリブロック１０５との導通を制御（選択トランジスタｔ４のオンオフを制御）するブロック制御信号を意味している。また、ｍ２ｒ（ｆ）（ｆは整数）は２次メモリ部１５０の容量ｍ２（ｆ）に保持されたデータを読み出す際の読み出す容量を選択（読み出しトランジスタｔ６、ｔ８及びｔ１０のオンオフを制御）する制御信号を意味している。また、ｍ２ｗ（ｇ）（ｇは整数）は２次メモリ部１５０の容量ｍ２（ｆ）にデータを書き込む際の書き込む容量を選択（書き込みトランジスタｔ５、ｔ７及びｔ９のオンオフを制御）する制御信号を意味している。また、容量ｍ２（ｈ）に保持されているデータとして、例えばＬ１−Ｄ１は単位画素１０１の明信号からリセット信号を差分した信号を意味している。
【００３８】
まず、制御信号ｏｅ（１）を時刻ｔ１でハイレベルにして選択トランジスタｔ１をオンすることで、単位画素１０１のリセット信号Ｄ１が画素部１１０の画素信号線１１１に供給される。同時に時刻ｔ１で、リセット信号Ｄ１は１次アンプ部１２０により１次メモリ部１３０に書き込まれる。つまり、制御信号ｍ１ｗ（１）をハイレベルにして書き込みトランジスタｔ３をオンすることにより、１次メモリ部１３０の容量ｍ１（１）にＤ１データが書き込まれる。その後、明信号Ｌｋとリセット信号Ｄｋとが交互に単位画素１０１のそれぞれから図２のようなシーケンスで読み出される。
【００３９】
次に、制御信号ｍ２ｂ（１）及びｍ２ｗ（１）を時刻ｔ６でハイレベルにして選択トランジスタｔ４及び書き込みトランジスタｔ５をオンすることで、単位画素１０１の画素情報が１次メモリ部１３０の容量ｍ１（１）から２次メモリ部１５０の容量ｍ２（１）に書き込まれる。このとき、例えば回路設計の一例として２次アンプ部１４０にＣＤＳ回路を含めていれば、２次メモリ部１５０に格納されるデータは明信号Ｌ１からリセット信号Ｄ１を差分した信号となる。このことは時刻ｔ６で容量ｍ２（１）にＬ１−Ｄ１のデータが格納されていることに示されている。
【００４０】
この時刻ｔ６においてブロック制御信号ｍ２ｂ（１）をオンすることで、容量ｍ２（１）への書きこみを成功させるが、この時、非選択の単位メモリブロック１０５とメモリ信号線１０６との間の選択トランジスタｔ４はオフしていることに注意する。非選択の単位メモリブロック１０５とメモリ信号線１０６との間の選択トランジスタｔ４がオフしていることで２次メモリ部１５０の共通信号線であるメモリ信号線１０６に接続される非選択（オフ状態）のトランジスタ数は選択されている単位メモリブロック１０５内の非選択（オフ状態）の書き込みトランジスタの数である（ｋ−１）個（ｋは単位メモリブロック１０５内の書き込みトランジスタの総数）と単位メモリブロック１０５の数であるＭ個の合計Ｍ＋ｋ−１となる。この時、もし２次メモリ部１５０を複数のブロックに分けて構成しなかった場合では、（Ｍ×ｋ＋ｋ−１）の非選択のトランジスタがメモリ信号線１０６に接続されることになる。非選択のトランジスタの接合容量、及びゲート電極とドレイン部とのカップリング容量などがメモリ信号線１０６に接続されているトランジスタの分だけ並列で接続されるので、この寄生容量分を全て充放電することがアンプ素子１０４には要求される。この充放電はもちろん信号に依存しているが、例えば明暗差の大きい信号が横方向に多数混在している場合、アンプ素子１０４で電流を大量に流す必要があり、アンプ素子１０４につながる電源線のインピーダンス成分の為に電圧降下を起こしてしまい、画像データにおける横引きの雑音現象を生じてしまう。これは、例えば図３Ｂに示されている。図３Ｂは、図３Ａの高輝度被写体を撮像した場合における、横引きノイズが発生した画像を示す図である。しかしながら、２次メモリ部１５０を複数のブロックに分けて構成にして２次メモリ部１５０のメモリ信号線１０６に接続される寄生容量を小さくすることで、アンプ素子１０４が充放電する電荷量はすくなくなる。その結果、アンプ素子１０４に供給される電源線の電圧低下は低減できる。
【００４１】
以上のような動作を行うことで全てのデータ（全ての単位画素１０１の画素情報）に関して同様に連続的に２次メモリ部１５０まで書きこむことで、高速に２次メモリ部１５０へ書き込み、かつ、横引きノイズのない画像を２次メモリ部１５０上に得ることができる。
【００４２】
次に、２次メモリ部１５０のデータを読み出し、出力する。２次メモリ部１５０に書きこまれたデータは出力回路群１６０を介して出力される。このとき、アナログ出力の固体撮像装置であれば、出力回路群１６０はＣＤＳ回路、水平シフトレジスタ、及びソースフォロア出力回路等から構成され、例えば６０ｆｐｓなどの所定の周期でフレームデータをアナログ信号で出力する。一方、デジタル出力の固体撮像装置であれば、出力回路群１６０はＣＤＳ、ＡＤＣ及びＬＶＤＳ回路等で構成され、デジタルデータを出力する。
【００４３】
以上のように本実施の形態の固体撮像装置によれば、２次メモリ部１５０は複数の単位メモリブロック１０５で構成され、単位メモリブロック１０５はそれぞれに対応して設けられた選択トランジスタｔ４を介してメモリ信号線１０６と接続される。従って、メモリ信号線１０６の寄生容量を低減することができるので、２次メモリ部１５０への画素情報の書き込みを高速にし、かつ、横筋ノイズ等の発生を抑えることができる。
【００４４】
なお、本実施の形態において、固体撮像装置は、信号処理回路などを混載するような設計でも構わない。また、１次メモリ部１３０及び２次メモリ部１５０を構成する容量の構成は電圧保持する容量型の記憶素子であれば形態を限定されない。
【００４５】
また、本実施の形態において、固体撮像装置の２次メモリ部１５０のブロック構成は、一段のみの構成ではなく多段の構成であっても構わない。例えば、２次メモリ部１５０は、図４に示すような２段の構成を有しても構わない。この構成では、選択トランジスタｔ４と読み出しトランジスタｔ５、ｔ７、ｔ９及びｔ１１との間に選択トランジスタｔ４ａ及びｔ４ｂが設けられる。
【００４６】
また、本実施の形態において、単位メモリ１０５ａの列には、複数の単位メモリブロック１０５が含まれるとしたが、１つだけしか含まれなくてもよい。つまり、単位メモリ１０５ａの列に対して１つの選択トランジスタｔ４しか設けられなくてもよい。
【００４７】
（実施の形態２）
実施の形態１では２次メモリ部１５０がブロック構成にされているため、２次メモリ部１５０内においてメモリ信号線１０６とは別に単位メモリブロック１０５内に信号線が設けられ、信号線が単位画素１０１の各列に対応して２本存在している。そのため、２次メモリ部１５０の単位面積はブロック構成にすることで大きくなってしまっている。実施の形態２の構成は、この面積課題を軽減する効果を生むものである。
【００４８】
図５は、本実施の形態に係る１次メモリ部１３０、２次アンプ部１４０及び２次メモリ部１５０の構成を示す図である。なお、図５では２列分の単位画素１０１からの信号経路についてのみ抽象化して記載している。以下では、実施の形態１と異なる点についてのみ述べる。
【００４９】
この固体撮像装置は、１つのメモリ信号線１０６が単位メモリ１０５ａの複数列で共有される点で実施の形態１と異なる。また、ＣＤＳ回路を含み、画素情報を２次メモリ部１５０に書きこむ信号駆動部を２次アンプ部１４０として備え、１つの信号駆動部は単位メモリ１０５ａの複数列で共有される点でも実施の形態１と異なる。
【００５０】
この構成では、メモリ信号線１０６を共有する異なる列の単位メモリブロック１０５とメモリ信号線１０６との間に設けられた異なる選択トランジスタｔ４を異なるタイミングでオンするように固体撮像装置が駆動される。また、１つの信号駆動部に対し、異なる列の単位画素１０１の画素情報を選択的に異なるタイミングで入力するように固体撮像装置が駆動される。そして、画素部１１０から信号駆動部に画素情報を読み出す基本周波数に対して、信号駆動部を駆動する駆動周波数は逓倍である。
【００５１】
２つの単位メモリブロック１０５の列のそれぞれは、異なる単位画素１０１の列に対応して設けられている。２次メモリ部１５０内には、メモリ信号線１０６と、一方の列の単位メモリブロック１０５内の信号線と、他方の列の単位メモリブロック１０５内の信号線との３本の信号線が列方向に走る信号線として存在している。従って、図１の構成と比較して１列の単位メモリブロック１０５あたり１．５本に信号線の本数を減らすことに成功している。このように設計の方針として面積を重視する場合、共通信号線方式も可能である。その場合１次メモリ部１３０からの書き込み速度は単位画素１０１からの転送速度の２倍にする必要がある。このことを示した簡易タイミングチャートを図６に示す。図６は、メモリ信号線１０６を共有する隣り合う２つの単位画素１０１の列（第Ｎ（Ｎは自然数）列及び第Ｎ＋１列）の画素情報について、１次メモリ部１３０への書き込み（図６のｔ１〜ｔ４）及び１次メモリ部１３０からの読み出し（図６のｔ５〜ｔ１２）のタイミングを示している。なお、図６では、単位画素１０１のリセット信号を「ｄａｒｋ」で示し、画素信号を「ｓｉｇｎａｌ」で示している。１次メモリ部１３０とＣＤＳ回路とをつなぐ選択トランジスタｔ２０及びｔ２１を相補で駆動し、さらにメモリ信号線１０６と左右の異なる列の単位メモリブロック１０５とをそれぞれつなぐ２つの選択トランジスタｔ４を相補で駆動することで、１次メモリ部１３０の信号を共通のＣＤＳ回路及びアンプ素子１０４つまり共通の２次アンプ部１４０を用いて２次メモリ部１５０に格納することができる。
【００５２】
以上のように本実施の形態の固体撮像装置によれば、メモリ信号線１０６が単位メモリブロック１０５の複数列で共有されるため、小型化を実現することができる。
【００５３】
（実施の形態３）
実施の形態１では２次メモリ部１５０がブロック構成にされているが、本実施の形態では画素部１１０がブロック構成にされている。
【００５４】
図７は、本実施の形態の固体撮像装置の画素部１１０の構成を示す図である。なお、図７では、所定の一列の単位画素１０１のみを抽象化して記載している。以下では、実施の形態１と異なる点についてのみ述べる。
【００５５】
この固体撮像装置は、単位画素１０１の列に、同一列の複数の単位画素１０１が単位画素ブロック１２１として含まれ、画素部１１０は、単位画素１０１の列に対応して設けられた画素信号線１１１と、単位画素ブロック１２１と画素信号線１１１との間に設けられ、同じ単位画素ブロック１２１内の複数の単位画素１０１で共有された１つの選択トランジスタ（選択スイッチ）ｔ３１とを有する点で実施の形態１と異なる。
【００５６】
同一列の複数の単位画素１０１は複数ブロックにまとめられ、ブロック毎に選択トランジスタｔ３１が備えられ、その選択トランジスタｔ３１は画素信号線１１１に接続されている。そして、行選択トランジスタｔ１は対応する光電変換部Ｐと選択トランジスタｔ３１との間に挿入されている。この構成により、画素信号線１１１につながるトランジスタの数を減らすことが可能になる。その結果、単位画素１０１からの信号を高速にメモリへ書きこむように画素信号線１１１を駆動することができる。
【００５７】
以上のように本実施の形態の固体撮像装置によれば、画素部１１０は複数の単位画素ブロック１２１で構成され、単位画素ブロック１２１はそれぞれに対応して設けられた選択トランジスタｔ３１を介して画素信号線１１１と接続される。従って、画素信号線１１１の寄生容量を低減することができるので、画素信号線１１１への信号の読み出しを高速にし、かつ、横筋ノイズ等の発生を抑えることができる。
【００５８】
なお、本実施の形態において、２次メモリ部１５０はブロック構成にされていなくてもよい。
【００５９】
また、本実施の形態において、固体撮像装置の画素部１１０のブロック構成は、一段のみの構成ではなく多段の構成であっても構わない。例えば、画素部１１０は、図８に示すような２段の構成を有しても構わない。この構成では、選択トランジスタｔ３１と行選択トランジスタｔ１との間に選択トランジスタｔ３２が設けられる。
【００６０】
また、本実施の形態において、単位画素１０１の列には、複数の単位画素ブロック１２１が含まれるとしたが、１つだけしか含まれなくてもよい。つまり、単位画素１０１の列に対して１つの選択トランジスタｔ３１しか設けられなくてもよい。
【００６１】
（実施の形態４）
図９は、本発明における実施の形態の撮像装置（カメラシステム）の全体構成を示す図である。
【００６２】
この撮像装置は、大きく分けて固体撮像装置２００、光学系２４０、ＤＳＰ（Digital Signal Processor）２５０、液晶画面等の画像表示デバイス２８０及び画像メモリ２９０から構成されている。
【００６３】
光学系２４０は、被写体からの光を集光して固体撮像装置２００の画素部１１０上に画像イメージを形成するレンズ２４１を備えている。
【００６４】
固体撮像装置２００は、実施の形態１〜３で説明した固体撮像装置である。固体撮像装置２００は、単位画素１０１を２次元配列状に並べた画素部１１０と、画素部１１０の単位画素１０１を行単位で選択し、単位画素１０１のリセット及び信号読み出しを制御信号を出力して制御する垂直選択回路２２０と、垂直選択回路２２０に駆動パルスを供給するタイミング制御部２３０とを備えている。
【００６５】
ＤＳＰ２５０は、カメラシステム制御部２６０及び画像処理回路２７０を備えている。
【００６６】
画像処理回路２７０は、固体撮像装置２００から出力されたデジタル画素信号を受けて、カメラ信号処理として必要な、ガンマ補正、色補間処理、空間補間処理、及びオートホワイトバランス等の処理を行う。また、画像処理回路２７０は、ＪＰＥＧ等の圧縮フォーマットへの変換、画像メモリ２９０への記録、及び画像表示デバイス２８０への表示用信号処理等を行う。
【００６７】
カメラシステム制御部２６０は、ユーザＩ／Ｆ（図示せず）で指定された各種の設定に従って、光学系２４０、固体撮像装置２００及び画像処理回路２７０の制御を行い、撮像装置の全体動作を統合するマイクロコンピュータ等である。ユーザＩ／Ｆは、例えば、ズーム倍率の変更及びレリーズボタンなどのリアルタイム指示を入力として受け、カメラシステム制御部２６０は、レンズ２４１のズーム倍率変更、幕シャッタの走行及び固体撮像装置２００のリセット走査の制御を行う。
【００６８】
以上、本発明の固体撮像装置、固体撮像装置の駆動方法及び撮像装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【００６９】
本発明は、固体撮像装置、固体撮像装置の駆動方法及び撮像装置に利用が可能であり、特にデジタルスチルカメラ、デジタルビデオカメラ及びカメラ付携帯電話機などに利用が可能であり、産業上有用である。
【符号の説明】
【００７０】
１    単位画素セル
２    画素部
５    水平選択部
１１    水平信号線
１２    出力アンプ
２１    メモリセル
２２    メモリ部
３１    ノイズ抑圧部
１０１    単位画素
１０２、１０４    アンプ素子
１０３、１０５ａ    単位メモリ
１０５    単位メモリブロック
１０６    メモリ信号線
１１０    画素部
１１１    画素信号線
１１２    容量
１２０    １次アンプ部
１２１    単位画素ブロック
１３０    １次メモリ部
１４０    ２次アンプ部
１５０    ２次メモリ部
１６０    出力回路群
２００    固体撮像装置
２２０    垂直選択回路
２３０    タイミング制御部
２４０    光学系
２４１    レンズ
２５０    ＤＳＰ
２６０    カメラシステム制御部
２７０    画像処理回路
２８０    画像表示デバイス
２９０    画像メモリ
【図１】
2013005389.tif 000003
【図２】
2013005389.tif 000004
【図３Ａ】
2013005389.tif 000005
【図３Ｂ】
2013005389.tif 000006
【図４】
2013005389.tif 000007
【図５】
2013005389.tif 000008
【図６】
2013005389.tif 000009
【図７】
2013005389.tif 000010
【図８】
2013005389.tif 000011
【図９】
2013005389.tif 000012
【図１０】
2013005389.tif 000013
【手続補正書】
【提出日】平成25年9月25日(2013.9.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ内蔵の固体撮像装置に関し、特に列方向のメモリの分割方法の技術、すなわち固体撮像装置のカラムメモリの多ブロック配置に関する。
【背景技術】
【０００２】
従来、画素情報を一旦メモリに貯めて出力する技術として特許文献１が開示されている。特許文献１の固体撮像装置を図１０に示す。
【０００３】
この固体撮像装置は、画素部２と、垂直走査部（図外）と、単位画素セル１の選択行からの画素信号のノイズを抑圧するノイズ抑圧部３１と、メモリセル２１を有し、ノイズ抑圧部３１の出力信号を蓄積するメモリ部２２と、メモリ用垂直走査部（図外）と、水平選択部５と、水平信号線１１と、出力アンプ１２とを備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０７２１８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の技術におけるメモリ内蔵の固体撮像装置では、画素情報をメモリ部２２に格納する速度を速めた場合、ストリーキングが発生する。図３Ｂにストリーキング発生時の画像を示している。ストリーキングとは、高輝度被写体が存在する場合、電流が多く流れる単位画素セル１の列が多くなり、その結果、単位画素セル１の各列に供給する電源電圧が異なってくることに起因する横筋の不具合である。メモリ部２２の信号線に接続される非選択のメモリセル２１のメモリ書き込みトランジスタＭ３１の拡散容量等の総容量を充放電するためにアンプＡ１５で消費される電流が、高輝度被写体撮像時に多くなるため、高速書き込みの際には、アンプＡ１５に供給される電源線の電圧降下が発生することにより、ストリーキングは発生する。
【０００６】
そこで、本発明は、かかる問題点に鑑み、横筋ノイズ等の発生を抑えることが可能な固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、前記画素情報を保持する複数の単位メモリが行列状に配置されたメモリ部とを備え、前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、前記メモリ部は、前記単位メモリの列に対応して設けられたメモリ信号線と、前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有し、前記単位メモリは、書き込みトランジスタと、容量と、読み出しトランジスタとから構成されていることを特徴とする。つまり、カラムメモリ（同一列の単位メモリ）をブロック構成にすることで、単位メモリにつながるメモリ信号線に接続されるスイッチの数を格段に少なくすることができる。そのため、メモリ信号線と接続された非選択状態のスイッチの拡散容量に起因する寄生容量の総和を低減することが可能になる。容量を低減することにより、信号を単位メモリに書きこむ際（メモリ信号線を駆動する際）の駆動回路で消費する電流を低減することが可能になり、駆動回路に供給する電源線のインピーダンス成分で発生する電圧降下の影響を小さくできる。電源線の電圧降下が小さくなることにより高輝度被写体の撮像時においても横筋ノイズ等の発生を抑えることができる。また、高速で単位メモリに信号転送することが可能になる。
【０００８】
ここで、１つの前記メモリ信号線は、複数列の前記単位メモリで共有されてもよい。つまり、メモリ信号線を複数列の単位メモリで共有化にすることで、コンパクトなメモリレイアウトが可能になる。メモリ部の面積の縮小が可能になるので、チップコストを下げることができる。
【０００９】
また、固体撮像装置は、さらに、前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、１つの前記信号駆動部は、前記単位メモリの複数列で共有されてもよい。つまり、信号駆動部を複数列の単位メモリで共有化にすることで、コンパクトな信号駆動部のレイアウトが可能になる。信号駆動部の面積の縮小が可能になるので、チップコストを下げることができる。
【００１０】
また、本発明の一態様に係る固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部と、を備え、前記単位画素の列には、同一列の複数の前記単位画素が単位画素ブロックとして含まれ、前記画素部は、前記単位画素の列に対応して設けられた画素信号線と、前記単位画素ブロックと前記画素信号線との間に設けられ、同じ前記単位画素ブロック内の複数の前記単位画素で共有された１つの選択スイッチとを有し、前記単位メモリは、書き込みトランジスタと、容量と、読み出しトランジスタとから構成されていることを特徴とする。つまり、同一列の単位画素群をブロック構成にすることで、単位画素につながる画素信号線に接続されるスイッチの数を格段に少なくすることができる。そのため、画素信号線と接続された非選択状態のスイッチの拡散容量に起因する寄生容量の総和を低減することが可能になる。容量を低減することにより、画素信号線に信号を読み出す際（画素信号線を駆動する際）の駆動回路で消費する電流を低減することが可能になり、駆動回路に供給する電源線のインピーダンス成分で発生する電圧降下の影響を小さくできる。電源線の電圧降下が小さくなることにより高輝度被写体の撮像時においても横筋ノイズ等の発生を抑えることができる。また、高速で画素信号線に信号転送することが可能になる。
【００１１】
また、前記単位画素は、入射光を光電変換し、信号電荷を生成する光電変換素子と、前記信号電荷の量に対応する信号電圧を画素情報として出力する増幅トランジスタと、前記信号電圧を前記画素信号線に出力させる行選択トランジスタとを有してもよい。
【００１２】
また、本発明の一態様に係る固体撮像装置の駆動方法は、固体撮像装置の駆動方法であって、前記固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部とを備え、前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、前記メモリ部は、前記単位メモリの列に対応して設けられたメモリ信号線と、前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有し、１つの前記メモリ信号線は、前記単位メモリの複数列で共有され、前記固体撮像装置の駆動方法では、前記メモリ信号線を共有する異なる列の前記単位メモリブロックと前記メモリ信号線との間に設けられた異なる選択スイッチを異なるタイミングでオンすることを特徴とする。つまり、選択スイッチを異なる単位メモリの列毎に走査することで、メモリ信号線を異なる列の単位メモリで共用することが可能になる。
【００１３】
また、前記固体撮像装置は、さらに、前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、１つの前記信号駆動部は、前記単位メモリの複数列で共有され、かつ前記単位画素の複数列で共有され、前記固体撮像装置の駆動方法では、１つの前記信号駆動部に対し、異なる列の前記単位画素の画素情報を選択的に異なるタイミングで入力してもよい。つまり信号駆動部に選択的に異なる列の単位画素の信号を入力することで、信号駆動部を異なる列の単位画素で共用することが可能になる。
【００１４】
また前記画素部から前記信号駆動部に画素情報を読み出す基本周波数に対して、前記信号駆動部を駆動する駆動周波数が逓倍であってもよい。つまり、単位メモリへ信号を書きこむ周波数を単位画素から信号を読み出す基本周波数に対して逓倍にすることで、メモリ信号線を異なる単位メモリの列で共有化しても信号の読み出しとメモリ書き込みとを滞りなく実施することが可能になる。従って、メモリ部の面積を削減してもタイミングロスが生じない。
【００１５】
また、本発明の一態様に係る撮像装置は、固体撮像装置を備えることを特徴としてもよい。つまり、上記固体撮像装置を撮像装置に使用することで、極めてグローバルシャッター動作に近い動作が可能で、かつ、画質の劣化が少ない撮像装置を提供することが可能になる。
【発明の効果】
【００１６】
本発明により、カラムメモリ又は同一列の単位画素群をブロック構成にすることで、メモリ信号線又は画素信号線の寄生容量を低減することが可能になる。容量を低減することにより、信号をメモリに書きこむ際又は画素信号線に読み出す際の駆動回路で消費する電流を低減することが可能になり、駆動回路に供給する電源線のインピーダンス成分で発生する電圧降下の影響を小さくできる。電源線の電圧降下が小さくなることにより高輝度被写体の撮像時においても横筋ノイズ等の発生を抑えることができる。また、高速で画素信号線又はメモリに信号転送することが可能になる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の実施の形態１に係る固体撮像装置の構成の概略図である。
【図２】図２は、本発明の実施の形態１に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図３Ａ】図３Ａは、高輝度被写体を示す図である。
【図３Ｂ】図３Ｂは、高輝度被写体の横筋ノイズが発生した画像を示す図である。
【図４】図４は、本発明の実施の形態１に係る固体撮像装置の２次メモリ部の変形例の構成を示す図である。
【図５】図５は、本発明の実施の形態２に係る固体撮像装置の２次アンプ部及び２次メモリ部の構成を示す図である。
【図６】図６は、本発明の実施の形態２に係る固体撮像装置の駆動方法を示すタイミングチャートである。
【図７】図７は、本発明の実施の形態３に係る固体撮像装置の画素部の構成を示す図である。
【図８】図８は、本発明の実施の形態３に係る固体撮像装置の画素部の変形例の構成を示す図である。
【図９】図９は、本発明の実施の形態４に係る撮像装置の全体構成を示す図である。
【図１０】図１０は、特許文献１の固体撮像装置を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明に係る実施の形態について、図面を参照しながら、さらに具体的に説明する。なお、本発明について、以下の実施の形態及び添付の図面を用いて説明を行うが、これは例示を目的としており、本発明がこれらに限定されることを意図しない。つまり、以下の実施の形態で示される構成要素、構成要素の配置位置及び接続形態、タイミング、タイミングの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、特許請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。また、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。
【００１９】
（実施の形態１）
図１は、本実施の形態に係る固体撮像装置の構成の概略図である。なお、図１では、所定の単位画素１０１からの信号経路についてその構成の詳細が示されているが、異なる列の他の単位画素１０１からの信号経路も同様の構成となる。従って、以下では、所定の単位画素１０１からの信号経路についてのみその構成を説明する。
【００２０】
この固体撮像装置は、入射光を光電変換して画素情報を生成する複数の単位画素（単位画素セル）１０１が２次元状（行列状）に配置された画素部１１０と、画素情報（画素信号）を保持する複数の単位メモリ１０５ａが２次元状に配置された２次メモリ部１５０とを備え、単位メモリ１０５ａの列には、同一列の複数の単位メモリ１０５ａが単位メモリブロック１０５として含まれ、２次メモリ部１５０は、単位メモリ１０５ａの列に対応して設けられたメモリ信号線１０６と、単位メモリブロック１０５とメモリ信号線１０６との間に設けられ、同じ単位メモリブロック１０５内の複数の単位メモリ１０５ａで共有された１つの選択トランジスタ（選択スイッチ）ｔ４とを有する。
【００２１】
以下、図１の固体撮像装置について詳細を説明する。
【００２２】
この固体撮像装置は、単位画素１０１が２次元状に配置された画素部１１０と、アンプ素子（アンプ回路）１０２が単位画素１０１の列毎に複数配置された１次アンプ部１２０と、メモリアレイである１次メモリ部１３０と、アンプ素子１０４が単位画素１０１の列毎に配置された２次アンプ部１４０と、メモリアレイである２次メモリ部１５０と、出力回路群１６０とを備える。
【００２３】
出力回路群１６０は、例えばアナログ出力センサの場合、ＣＤＳ（相関二重サンプリング）回路、水平シフトレジスタ、及び出力アンプなどで構成される。出力回路群１６０は、デジタル出力センサの場合、さらにＡＤＣ（アナログデジタル変換回路）が単位画素１０１の列毎、複数の単位画素１０１の列毎、または所定の出力本数毎に配置される。なお、出力回路群１６０からの出力信号は、ＬＶＤＳ（ｌｏｗ  ｖｏｌｔａｇｅ  ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌ）回路のような高速出力インターフェース回路で変換され出力されてもよい。
【００２４】
画素部１１０では、光電変換素子が備えられた単位画素１０１がアレイ状に配置されている。なお、光電変換素子がどのような形態であっても構わない。すなわち、フォトダイオードから構成されても、光電変換膜から構成されても構わない。また、単位画素１０１は、複数の光電変換素子を含む多画素１セルの構造を有しても構わない。また、単位画素１０１は、光電変換素子及びトランジスタ等が形成された駆動回路基板における、配線等が形成される駆動回路基板の表面にレンズ等の光学系が形成され、表面から光が入射する表面照射型センサでも構わないし、駆動回路基板の裏面に光学系が形成され、裏面から光が入射する裏面照射型センサでも構わない。また、単位画素１０１は、駆動回路基板の表面上に光電変換膜が形成され、光電変換膜に光が入射して信号電荷が生成される積層型センサでも構わない。
【００２５】
単位画素１０１は、入射光を光電変換し、信号電荷を生成する光電変換素子と、信号電荷の量に対応する信号電圧を画素情報として出力する増幅トランジスタとを有する光電変換部Ｐ（１）と、行選択トランジスタｔ１と、単位画素１０１の列に対応して設けられた画素信号線（垂直信号線）１１１とを有する。増幅トランジスタのソース及びドレインの一方は全単位画素１０１で共通の電源線と接続されている。行選択トランジスタｔ１は、増幅トランジスタのソース及びドレインの他方と画素信号線１１１との間に挿入され、画素情報を画素信号線１１１に出力させる。画素信号線１１１には、単位画素１０１の画素情報を画素信号線１１１に読み出すための定電流源（図外）が接続されている。
【００２６】
なお、光電変換部Ｐ（１）は、さらに、光電変換素子の信号電荷を蓄積し、増幅トランジスタのゲートと接続されたフローティングディフュージョン（ＦＤ）部と、ソース及びドレインの一方がＦＤ部と接続され、他方が全単位画素で共通のリセット電圧と接続されたリセットトランジスタとを有してもよい。
【００２７】
１次メモリ部１３０では、例えば画素部１１０の単位画素１０１の数に対して大幅に少ない数の単位メモリ１０３がアレイ状に配置されている。単位メモリ１０３は、単位画素１０１の各列に対応して同数で設けられている。単位メモリ１０３は、アンプ素子１０２を介して画素信号線１１１と接続されたスイッチとしての書き込みトランジスタｔ３と、書き込みトランジスタｔ３により書き込まれた画素信号線１１１の画素情報を保持する容量ｍ１（１）と、容量ｍ１（１）に保持された画素情報を読み出す読み出しトランジスタｔ２とから構成されている。
【００２８】
１次アンプ部１２０は入力信号（画素部１１０からの画素情報）を後段の１次メモリ部１３０へ書き込むための駆動回路であり、２次アンプ部１４０は入力信号（１次メモリ部１３０に保持されている画素情報）を後段の２次メモリ部１５０へ書き込むための駆動回路である。１次アンプ部１２０及び２次メモリ部１５０は、例えば直流カット容量、バイアス印加回路、及びソースフォロア回路などで構成されるが、設計によってＣＤＳ回路なども含まれてもよい。１次アンプ部１２０は、単位画素１０１の各列に対応して設けられたアンプ素子１０２から構成されている。同様に、２次アンプ部１４０は、単位画素１０１の各列に対応して設けられたアンプ素子１０４から構成されている。
【００２９】
次に、２次メモリ部１５０の構成について詳細に説明する。
【００３０】
２次メモリ部１５０では、小メモリ群である複数の単位メモリブロック１０５がアレイ状に配置されている。単位メモリブロック１０５は、同じ列の単位メモリ１０５ａから構成されており、単位画素１０１の列に対応して複数設けられている。単位メモリ１０５ａの列は単位画素１０１の列に対応付けられており、対応する単位画素１０１の信号を保持する。なお、単位メモリ１０５ａの行数は単位画素１０１の行数以上、例えば両者の行数は同じであり、各単位画素１０１の画素情報を同時期に異なる単位メモリ１０５ａで保持してもよい。
【００３１】
２次メモリ部１５０は、アンプ素子１０４と接続されたメモリ信号線１０６と、メモリ信号線１０６と単位メモリブロック１０５との間に挿入された選択トランジスタｔ４とを有する。選択トランジスタｔ４は、複数の単位メモリブロック１０５のそれぞれに対応して個別に設けられている。
【００３２】
単位メモリ１０５ａは、選択トランジスタｔ４を介してメモリ信号線１０６と接続された書き込みトランジスタｔ５と、書き込みトランジスタｔ５により書き込まれた画素情報（メモリ信号線１０６の信号電圧）を保持する容量ｍ２（１）と、容量１１２に保持された画素情報を読み出す読み出しトランジスタｔ２とから構成されている。なお、他の単位メモリ１０５ａもこれと同様の構成を有する。例えば、他の単位メモリ１０５ａは、書き込みトランジスタｔ７と、容量ｍ２（２）と、読み出しトランジスタｔ８とから構成されている。さらに他の単位メモリ１０５ａは、書き込みトランジスタｔ９と、容量ｍ２（ｋ）と、読み出しトランジスタｔ１０とから構成されている。
【００３３】
この２次メモリ部１５０では、選択トランジスタｔ４がオンされるとメモリ信号線１０６と単位メモリブロック１０５とが導通し、オフされると絶縁する。そして、例えば、選択トランジスタｔ４がオンしている時に、書き込みトランジスタｔ５がオンすればメモリ信号線１０６の信号電圧が容量ｍ２（１）に格納される。この方法で書き込みトランジスタｔ５、ｔ７及びｔ９を選択的にオンすることで単位メモリブロック１０５内の画素情報を格納する容量が選択される。同じメモリ信号線１０６に接続された異なる単位メモリブロック１０５でもこれと同様の方法により操作できる。
【００３４】
次に、本実施の形態に係る固体撮像装置の駆動方法について図２を用いて説明する。
【００３５】
図２は、固体撮像装置の駆動方法を示すタイミングチャートである。
【００３６】
なお、図２において、ｏｅ（ａ）（ａは整数）は単位画素１０１からの出力をオンオフ（行選択トランジスタｔ１のオンオフを制御）する制御信号である。また、ｍ１ｗ（ｂ）（ｂは整数）は１次メモリ部１３０の容量ｍ１（ｂ）への書き込みを制御（書き込みトランジスタｔ３のオンオフを制御）する制御信号である。また、ｍ１ｒ（ｃ）（ｃは整数）は１次メモリ部１３０の容量ｍ１（ｃ）からの読み出しを制御（読み出しトランジスタｔ２のオンオフを制御）する制御信号である。また、例えばＤｋ（ｋは整数）とは単位画素１０１のリセット信号（単位画素１０１のリセット時の信号電圧）を意味し、Ｌｋとは単位画素１０１の明信号（光電変換により単位画素１０１で生成された信号電荷に対応する信号電圧）を意味している。また、Ｘとは不定データを意味している。また、ｍ２ｂ（ｅ）（ｅは整数）は２次メモリ部１５０のメモリ信号線１０６と単位メモリブロック１０５との導通を制御（選択トランジスタｔ４のオンオフを制御）するブロック制御信号を意味している。また、ｍ２ｒ（ｆ）（ｆは整数）は２次メモリ部１５０の容量ｍ２（ｆ）に保持されたデータを読み出す際の読み出す容量を選択（読み出しトランジスタｔ６、ｔ８及びｔ１０のオンオフを制御）する制御信号を意味している。また、ｍ２ｗ（ｇ）（ｇは整数）は２次メモリ部１５０の容量ｍ２（ｆ）にデータを書き込む際の書き込む容量を選択（書き込みトランジスタｔ５、ｔ７及びｔ９のオンオフを制御）する制御信号を意味している。また、容量ｍ２（ｈ）に保持されているデータとして、例えばＬ１−Ｄ１は単位画素１０１の明信号からリセット信号を差分した信号を意味している。
【００３７】
まず、制御信号ｏｅ（１）を時刻ｔ１でハイレベルにして選択トランジスタｔ１をオンすることで、単位画素１０１のリセット信号Ｄ１が画素部１１０の画素信号線１１１に供給される。同時に時刻ｔ１で、リセット信号Ｄ１は１次アンプ部１２０により１次メモリ部１３０に書き込まれる。つまり、制御信号ｍ１ｗ（１）をハイレベルにして書き込みトランジスタｔ３をオンすることにより、１次メモリ部１３０の容量ｍ１（１）にＤ１データが書き込まれる。その後、明信号Ｌｋとリセット信号Ｄｋとが交互に単位画素１０１のそれぞれから図２のようなシーケンスで読み出される。
【００３８】
次に、制御信号ｍ２ｂ（１）及びｍ２ｗ（１）を時刻ｔ６でハイレベルにして選択トランジスタｔ４及び書き込みトランジスタｔ５をオンすることで、単位画素１０１の画素情報が１次メモリ部１３０の容量ｍ１（１）から２次メモリ部１５０の容量ｍ２（１）に書き込まれる。このとき、例えば回路設計の一例として２次アンプ部１４０にＣＤＳ回路を含めていれば、２次メモリ部１５０に格納されるデータは明信号Ｌ１からリセット信号Ｄ１を差分した信号となる。このことは時刻ｔ６で容量ｍ２（１）にＬ１−Ｄ１のデータが格納されていることに示されている。
【００３９】
この時刻ｔ６においてブロック制御信号ｍ２ｂ（１）をオンすることで、容量ｍ２（１）への書きこみを成功させるが、この時、非選択の単位メモリブロック１０５とメモリ信号線１０６との間の選択トランジスタｔ４はオフしていることに注意する。非選択の単位メモリブロック１０５とメモリ信号線１０６との間の選択トランジスタｔ４がオフしていることで２次メモリ部１５０の共通信号線であるメモリ信号線１０６に接続される非選択（オフ状態）のトランジスタ数は選択されている単位メモリブロック１０５内の非選択（オフ状態）の書き込みトランジスタの数である（ｋ−１）個（ｋは単位メモリブロック１０５内の書き込みトランジスタの総数）と単位メモリブロック１０５の数であるＭ個の合計Ｍ＋ｋ−１となる。この時、もし２次メモリ部１５０を複数のブロックに分けて構成しなかった場合では、（Ｍ×ｋ＋ｋ−１）の非選択のトランジスタがメモリ信号線１０６に接続されることになる。非選択のトランジスタの接合容量、及びゲート電極とドレイン部とのカップリング容量などがメモリ信号線１０６に接続されているトランジスタの分だけ並列で接続されるので、この寄生容量分を全て充放電することがアンプ素子１０４には要求される。この充放電はもちろん信号に依存しているが、例えば明暗差の大きい信号が横方向に多数混在している場合、アンプ素子１０４で電流を大量に流す必要があり、アンプ素子１０４につながる電源線のインピーダンス成分の為に電圧降下を起こしてしまい、画像データにおける横引きの雑音現象を生じてしまう。これは、例えば図３Ｂに示されている。図３Ｂは、図３Ａの高輝度被写体を撮像した場合における、横引きノイズが発生した画像を示す図である。しかしながら、２次メモリ部１５０を複数のブロックに分けて構成にして２次メモリ部１５０のメモリ信号線１０６に接続される寄生容量を小さくすることで、アンプ素子１０４が充放電する電荷量はすくなくなる。その結果、アンプ素子１０４に供給される電源線の電圧低下は低減できる。
【００４０】
以上のような動作を行うことで全てのデータ（全ての単位画素１０１の画素情報）に関して同様に連続的に２次メモリ部１５０まで書きこむことで、高速に２次メモリ部１５０へ書き込み、かつ、横引きノイズのない画像を２次メモリ部１５０上に得ることができる。
【００４１】
次に、２次メモリ部１５０のデータを読み出し、出力する。２次メモリ部１５０に書きこまれたデータは出力回路群１６０を介して出力される。このとき、アナログ出力の固体撮像装置であれば、出力回路群１６０はＣＤＳ回路、水平シフトレジスタ、及びソースフォロア出力回路等から構成され、例えば６０ｆｐｓなどの所定の周期でフレームデータをアナログ信号で出力する。一方、デジタル出力の固体撮像装置であれば、出力回路群１６０はＣＤＳ、ＡＤＣ及びＬＶＤＳ回路等で構成され、デジタルデータを出力する。
【００４２】
以上のように本実施の形態の固体撮像装置によれば、２次メモリ部１５０は複数の単位メモリブロック１０５で構成され、単位メモリブロック１０５はそれぞれに対応して設けられた選択トランジスタｔ４を介してメモリ信号線１０６と接続される。従って、メモリ信号線１０６の寄生容量を低減することができるので、２次メモリ部１５０への画素情報の書き込みを高速にし、かつ、横筋ノイズ等の発生を抑えることができる。
【００４３】
なお、本実施の形態において、固体撮像装置は、信号処理回路などを混載するような設計でも構わない。また、１次メモリ部１３０及び２次メモリ部１５０を構成する容量の構成は電圧保持する容量型の記憶素子であれば形態を限定されない。
【００４４】
また、本実施の形態において、固体撮像装置の２次メモリ部１５０のブロック構成は、一段のみの構成ではなく多段の構成であっても構わない。例えば、２次メモリ部１５０は、図４に示すような２段の構成を有しても構わない。この構成では、選択トランジスタｔ４と読み出しトランジスタｔ５、ｔ７、ｔ９及びｔ１１との間に選択トランジスタｔ４ａ及びｔ４ｂが設けられる。
【００４５】
また、本実施の形態において、単位メモリ１０５ａの列には、複数の単位メモリブロック１０５が含まれるとしたが、１つだけしか含まれなくてもよい。つまり、単位メモリ１０５ａの列に対して１つの選択トランジスタｔ４しか設けられなくてもよい。
【００４６】
（実施の形態２）
実施の形態１では２次メモリ部１５０がブロック構成にされているため、２次メモリ部１５０内においてメモリ信号線１０６とは別に単位メモリブロック１０５内に信号線が設けられ、信号線が単位画素１０１の各列に対応して２本存在している。そのため、２次メモリ部１５０の単位面積はブロック構成にすることで大きくなってしまっている。実施の形態２の構成は、この面積課題を軽減する効果を生むものである。
【００４７】
図５は、本実施の形態に係る１次メモリ部１３０、２次アンプ部１４０及び２次メモリ部１５０の構成を示す図である。なお、図５では２列分の単位画素１０１からの信号経路についてのみ抽象化して記載している。以下では、実施の形態１と異なる点についてのみ述べる。
【００４８】
この固体撮像装置は、１つのメモリ信号線１０６が単位メモリ１０５ａの複数列で共有される点で実施の形態１と異なる。また、ＣＤＳ回路を含み、画素情報を２次メモリ部１５０に書きこむ信号駆動部を２次アンプ部１４０として備え、１つの信号駆動部は単位メモリ１０５ａの複数列で共有される点でも実施の形態１と異なる。
【００４９】
この構成では、メモリ信号線１０６を共有する異なる列の単位メモリブロック１０５とメモリ信号線１０６との間に設けられた異なる選択トランジスタｔ４を異なるタイミングでオンするように固体撮像装置が駆動される。また、１つの信号駆動部に対し、異なる列の単位画素１０１の画素情報を選択的に異なるタイミングで入力するように固体撮像装置が駆動される。そして、画素部１１０から信号駆動部に画素情報を読み出す基本周波数に対して、信号駆動部を駆動する駆動周波数は逓倍である。
【００５０】
２つの単位メモリブロック１０５の列のそれぞれは、異なる単位画素１０１の列に対応して設けられている。２次メモリ部１５０内には、メモリ信号線１０６と、一方の列の単位メモリブロック１０５内の信号線と、他方の列の単位メモリブロック１０５内の信号線との３本の信号線が列方向に走る信号線として存在している。従って、図１の構成と比較して１列の単位メモリブロック１０５あたり１．５本に信号線の本数を減らすことに成功している。このように設計の方針として面積を重視する場合、共通信号線方式も可能である。その場合１次メモリ部１３０からの書き込み速度は単位画素１０１からの転送速度の２倍にする必要がある。このことを示した簡易タイミングチャートを図６に示す。図６は、メモリ信号線１０６を共有する隣り合う２つの単位画素１０１の列（第Ｎ（Ｎは自然数）列及び第Ｎ＋１列）の画素情報について、１次メモリ部１３０への書き込み（図６のｔ１〜ｔ４）及び１次メモリ部１３０からの読み出し（図６のｔ５〜ｔ１２）のタイミングを示している。なお、図６では、単位画素１０１のリセット信号を「ｄａｒｋ」で示し、画素信号を「ｓｉｇｎａｌ」で示している。１次メモリ部１３０とＣＤＳ回路とをつなぐ選択トランジスタｔ２０及びｔ２１を相補で駆動し、さらにメモリ信号線１０６と左右の異なる列の単位メモリブロック１０５とをそれぞれつなぐ２つの選択トランジスタｔ４を相補で駆動することで、１次メモリ部１３０の信号を共通のＣＤＳ回路及びアンプ素子１０４つまり共通の２次アンプ部１４０を用いて２次メモリ部１５０に格納することができる。
【００５１】
以上のように本実施の形態の固体撮像装置によれば、メモリ信号線１０６が単位メモリブロック１０５の複数列で共有されるため、小型化を実現することができる。
【００５２】
（実施の形態３）
実施の形態１では２次メモリ部１５０がブロック構成にされているが、本実施の形態では画素部１１０がブロック構成にされている。
【００５３】
図７は、本実施の形態の固体撮像装置の画素部１１０の構成を示す図である。なお、図７では、所定の一列の単位画素１０１のみを抽象化して記載している。以下では、実施の形態１と異なる点についてのみ述べる。
【００５４】
この固体撮像装置は、単位画素１０１の列に、同一列の複数の単位画素１０１が単位画素ブロック１２１として含まれ、画素部１１０は、単位画素１０１の列に対応して設けられた画素信号線１１１と、単位画素ブロック１２１と画素信号線１１１との間に設けられ、同じ単位画素ブロック１２１内の複数の単位画素１０１で共有された１つの選択トランジスタ（選択スイッチ）ｔ３１とを有する点で実施の形態１と異なる。
【００５５】
同一列の複数の単位画素１０１は複数ブロックにまとめられ、ブロック毎に選択トランジスタｔ３１が備えられ、その選択トランジスタｔ３１は画素信号線１１１に接続されている。そして、行選択トランジスタｔ１は対応する光電変換部Ｐと選択トランジスタｔ３１との間に挿入されている。この構成により、画素信号線１１１につながるトランジスタの数を減らすことが可能になる。その結果、単位画素１０１からの信号を高速にメモリへ書きこむように画素信号線１１１を駆動することができる。
【００５６】
以上のように本実施の形態の固体撮像装置によれば、画素部１１０は複数の単位画素ブロック１２１で構成され、単位画素ブロック１２１はそれぞれに対応して設けられた選択トランジスタｔ３１を介して画素信号線１１１と接続される。従って、画素信号線１１１の寄生容量を低減することができるので、画素信号線１１１への信号の読み出しを高速にし、かつ、横筋ノイズ等の発生を抑えることができる。
【００５７】
なお、本実施の形態において、２次メモリ部１５０はブロック構成にされていなくてもよい。
【００５８】
また、本実施の形態において、固体撮像装置の画素部１１０のブロック構成は、一段のみの構成ではなく多段の構成であっても構わない。例えば、画素部１１０は、図８に示すような２段の構成を有しても構わない。この構成では、選択トランジスタｔ３１と行選択トランジスタｔ１との間に選択トランジスタｔ３２が設けられる。
【００５９】
また、本実施の形態において、単位画素１０１の列には、複数の単位画素ブロック１２１が含まれるとしたが、１つだけしか含まれなくてもよい。つまり、単位画素１０１の列に対して１つの選択トランジスタｔ３１しか設けられなくてもよい。
【００６０】
（実施の形態４）
図９は、本発明における実施の形態の撮像装置（カメラシステム）の全体構成を示す図である。
【００６１】
この撮像装置は、大きく分けて固体撮像装置２００、光学系２４０、ＤＳＰ（Digital Signal Processor）２５０、液晶画面等の画像表示デバイス２８０及び画像メモリ２９０から構成されている。
【００６２】
光学系２４０は、被写体からの光を集光して固体撮像装置２００の画素部１１０上に画像イメージを形成するレンズ２４１を備えている。
【００６３】
固体撮像装置２００は、実施の形態１〜３で説明した固体撮像装置である。固体撮像装置２００は、単位画素１０１を２次元配列状に並べた画素部１１０と、画素部１１０の単位画素１０１を行単位で選択し、単位画素１０１のリセット及び信号読み出しを制御信号を出力して制御する垂直選択回路２２０と、垂直選択回路２２０に駆動パルスを供給するタイミング制御部２３０とを備えている。
【００６４】
ＤＳＰ２５０は、カメラシステム制御部２６０及び画像処理回路２７０を備えている。
【００６５】
画像処理回路２７０は、固体撮像装置２００から出力されたデジタル画素信号を受けて、カメラ信号処理として必要な、ガンマ補正、色補間処理、空間補間処理、及びオートホワイトバランス等の処理を行う。また、画像処理回路２７０は、ＪＰＥＧ等の圧縮フォーマットへの変換、画像メモリ２９０への記録、及び画像表示デバイス２８０への表示用信号処理等を行う。
【００６６】
カメラシステム制御部２６０は、ユーザＩ／Ｆ（図示せず）で指定された各種の設定に従って、光学系２４０、固体撮像装置２００及び画像処理回路２７０の制御を行い、撮像装置の全体動作を統合するマイクロコンピュータ等である。ユーザＩ／Ｆは、例えば、ズーム倍率の変更及びレリーズボタンなどのリアルタイム指示を入力として受け、カメラシステム制御部２６０は、レンズ２４１のズーム倍率変更、幕シャッタの走行及び固体撮像装置２００のリセット走査の制御を行う。
【００６７】
以上、本発明の固体撮像装置、固体撮像装置の駆動方法及び撮像装置について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【産業上の利用可能性】
【００６８】
本発明は、固体撮像装置、固体撮像装置の駆動方法及び撮像装置に利用が可能であり、特にデジタルスチルカメラ、デジタルビデオカメラ及びカメラ付携帯電話機などに利用が可能であり、産業上有用である。
【符号の説明】
【００６９】
１    単位画素セル
２    画素部
５    水平選択部
１１    水平信号線
１２    出力アンプ
２１    メモリセル
２２    メモリ部
３１    ノイズ抑圧部
１０１    単位画素
１０２、１０４    アンプ素子
１０３、１０５ａ    単位メモリ
１０５    単位メモリブロック
１０６    メモリ信号線
１１０    画素部
１１１    画素信号線
１１２    容量
１２０    １次アンプ部
１２１    単位画素ブロック
１３０    １次メモリ部
１４０    ２次アンプ部
１５０    ２次メモリ部
１６０    出力回路群
２００    固体撮像装置
２２０    垂直選択回路
２３０    タイミング制御部
２４０    光学系
２４１    レンズ
２５０    ＤＳＰ
２６０    カメラシステム制御部
２７０    画像処理回路
２８０    画像表示デバイス
２９０    画像メモリ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、
前記画素情報を保持する複数の単位メモリが行列状に配置されたメモリ部とを備え、
前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、
前記メモリ部は、
前記単位メモリの列に対応して設けられたメモリ信号線と、
前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有し、
前記単位メモリは、書き込みトランジスタと、容量と、読み出しトランジスタとから構成されている
固体撮像装置。
【請求項２】
１つの前記メモリ信号線は、複数列の前記単位メモリで共有される
請求項１記載の固体撮像装置。
【請求項３】
さらに、
前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、
１つの前記信号駆動部は、前記単位メモリの複数列で共有される
請求項１記載の固体撮像装置。
【請求項４】
入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、
前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部と、を備え、
前記単位画素の列には、同一列の複数の前記単位画素が単位画素ブロックとして含まれ、
前記画素部は、
前記単位画素の列に対応して設けられた画素信号線と、
前記単位画素ブロックと前記画素信号線との間に設けられ、同じ前記単位画素ブロック内の複数の前記単位画素で共有された１つの選択スイッチとを有し、
前記単位メモリは、書き込みトランジスタと、容量と、読み出しトランジスタとから構成されている
固体撮像装置。
【請求項５】
前記単位画素は、
入射光を光電変換し、信号電荷を生成する光電変換素子と、
前記信号電荷の量に対応する信号電圧を画素情報として出力する増幅トランジスタと、
前記信号電圧を前記画素信号線に出力させる行選択トランジスタとを有する
請求項４記載の固体撮像装置。
【請求項６】
固体撮像装置の駆動方法であって、
前記固体撮像装置は、
入射光を光電変換して画素情報を生成する複数の単位画素が２次元状に配置された画素部と、
前記画素情報を保持する複数の単位メモリが２次元状に配置されたメモリ部とを備え、
前記単位メモリの列には、同一列の複数の前記単位メモリが単位メモリブロックとして含まれ、
前記メモリ部は、
前記単位メモリの列に対応して設けられたメモリ信号線と、
前記単位メモリブロックと前記メモリ信号線との間に設けられ、同じ前記単位メモリブロック内の複数の前記単位メモリで共有された１つの選択スイッチとを有し、
１つの前記メモリ信号線は、前記単位メモリの複数列で共有され、
前記固体撮像装置の駆動方法では、
前記メモリ信号線を共有する異なる列の前記単位メモリブロックと前記メモリ信号線との間に設けられた異なる選択スイッチを異なるタイミングでオンする
固体撮像装置の駆動方法。
【請求項７】
前記固体撮像装置は、さらに、前記画素情報を前記メモリ部に書きこむ信号駆動部を備え、
１つの前記信号駆動部は、前記単位メモリの複数列で共有され、かつ前記単位画素の複数列で共有され、
前記固体撮像装置の駆動方法では、
１つの前記信号駆動部に対し、異なる列の前記単位画素の画素情報を選択的に異なるタイミングで入力する
請求項６記載の固体撮像装置の駆動方法。
【請求項８】
前記画素部から前記信号駆動部に画素情報を読み出す基本周波数に対して、前記信号駆動部を駆動する駆動周波数が逓倍である
請求項７記載の固体撮像装置の駆動方法。
【請求項９】
請求項１から５のいずれかに記載の固体撮像装置を備える
撮像装置。
【国際調査報告】
2013005389.tif 000014
2013005389.tif 000015
2013005389.tif 000016
2013005389.tif 000017