(57)【特許請求の範囲】
【請求項１】
電界効果トランジスタ（ＦＥＴ）の強誘電特性を制御する方法であって、前記方法は、
シリコン基板を覆って強誘電的に制御可能なゲート誘電体層を形成するステップと、
前記強誘電的に制御可能なゲート誘電体層中にほぼ１軸性の歪みが誘起されるように、炭素ドープ・シリコンをエピタキシャルに成長させてソースおよびドレイン領域を形成するステップと、
前記ＦＥＴを覆って応力付与構造体としての窒化物層を形成するステップと、
を含み、
前記強誘電的に制御可能なゲート誘電体層は、強誘電体酸化物層、および応力印加がなければ強誘電特性を示さない通常は非強誘電体材料層、の一つ以上を含む、
前記方法。
【請求項２】
前記強誘電的に制御可能なゲート誘電体層は、ＢａＴｉＯ３、Ｐｂ［ＺｒｘＴｉ１−ｘ］Ｏ３（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、ＳｒＴｉＯ３（ＳＴＯ）、Ｂａ１−ｘＳｒｘＴｉＯ３（ＢＳＴ）、ＰｂＴｉＯ３、ＣａＭｎＯ３、およびＢｉＦｅＯ３の一つ以上を含む、請求項１に記載の方法。
【請求項３】
前記窒化物層は圧縮性窒化物層である、請求項１または２に記載の方法。
【請求項４】
前記窒化物層は伸張性窒化物層である、請求項１または２に記載の方法。
【請求項５】
ゲート電極と前記ゲート誘電体層の側壁に隣接するようにスペーサが形成され、
前記応力付与構造体としての窒化物層を形成するステップは、
前記ソースおよびドレイン領域と、前記スペーサと、前記ゲート電極とに隣接して前記窒化物層を形成するステップを含む、
請求項１〜４のいずれか一項に記載の方法。
【請求項６】
電界効果トランジスタ（ＦＥＴ）の強誘電特性を制御する方法であって、前記方法は、
シリコン基板を覆って強誘電的に制御可能なゲート誘電体層を形成するステップと、
前記強誘電的に制御可能なゲート誘電体層中にほぼ１軸性の歪みが誘起されるように、
シリコン・ゲルマニウムをエピタキシャルに成長させてソースおよびドレイン領域を形成するステップと、
前記ＦＥＴを覆って応力付与構造体としての窒化物層を形成するステップと、
を含み、
前記強誘電的に制御可能なゲート誘電体層は、ＢａＴｉＯ３、ＰｂＴｉＯ３、ＣａＭｎＯ３、およびＢｉＦｅＯ３の一つ以上を含む、
前記方法。
【請求項７】
強誘電性電界効果トランジスタ（ＦＥＴ）デバイスであって、
ゲート電極とシリコン基板との間に配置された、強誘電的に制御可能なゲート誘電体層と、
応力付与構造体によって前記強誘電的に制御可能な誘電体層中にほぼ１軸性の歪みが誘起されるように、前記強誘電的に制御可能な誘電体層に隣接して形成された、前記応力付与構造体と、
前記強誘電的に制御可能なゲート誘電体層中に前記強誘電的に制御可能な誘電体層中にほぼ１軸性の歪みが誘起されるように形成されたソースおよびドレイン領域であって、炭素ドープ・シリコンをエピタキシャルに成長させてなるソースおよびドレイン領域と、
前記ＦＥＴを覆って形成される応力付与構造体としての窒化物層と、
を含み、
前記強誘電的に制御可能なゲート誘電体層は、強誘電体酸化物層、および応力印加がなければ強誘電特性を示さない通常は非強誘電体材料層、の一つ以上を含む、
前記デバイス。
【請求項８】
前記強誘電的に制御可能なゲート誘電体層は、ＢａＴｉＯ３、Ｐｂ［ＺｒｘＴｉ１−ｘ］Ｏ３（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、ＳｒＴｉＯ３（ＳＴＯ）、Ｂａ１−ｘＳｒｘＴｉＯ３（ＢＳＴ）、ＰｂＴｉＯ３、ＣａＭｎＯ３、およびＢｉＦｅＯ３の一つ以上を含む、請求項７に記載のデバイス。
【請求項９】
前記窒化物層は、前記ＦＥＴを覆って形成された圧縮性窒化物層を含む、請求項７または８に記載のデバイス。
【請求項１０】
前記窒化物層は、前記ＦＥＴを覆って形成された伸張性窒化物層を含む、請求項７または８に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体デバイスに関し、さらに具体的には、膜中のプロセス誘起歪みによる誘電体膜中の強誘電性の制御に関する。
【背景技術】
【０００２】
集積強誘電体は、例えば、いくつか例を挙げると、強誘電体電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）メモリ、強誘電体金属−絶縁体−金属（ＭＩＭ：ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）コンデンサ・メモリ、および超低電力／電圧相補型金属酸化物半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ロジックを含め、マイクロエレクトロニクスにおける、多くの現在のまたは潜在的将来の用途を有する。
【０００３】
現在のところ、多くの要求事項（例、室温より十分に高い強誘電転位温度（ＴＣ）、高残留分極、良好な保持力、低疲労性など）に起因して、かかる用途に対し良い候補となる強誘電体材料は少ない。一つのかかる生産価値のある材料はチタン酸ジルコン酸鉛（その化学式では、Ｐｂ［ＺｒｘＴｉ１−ｘ］Ｏ３、０＜ｘ＜１、またはＰＺＴ）である。ＰＺＴは、かなりの強誘電性すなわち電界の存在の下で自発電気分極（電気双極子）の生成を示す、ペロブスカイト結晶構造を有するセラミック材料である。しかしながら、マイクロエレクトロニクス用途におけるＰＺＴ使用の一つの不利点は、製造ラインへの鉛（Ｐｂ）の持ち込みであり、これは環境問題をもたらす。また、ＰＺＴは、スイッチング・サイクルの蓄積と共に、切り替え可能分極が少なからぬ損失を呈する。
【０００４】
別のかかる強誘電体材料は、ＳｒＢｉ２Ｔａ２Ｏ９またはＳＢＴである。ＳＢＴに関連する一つの不利点は、（３つの金属イオンを有するＳＢＴの組成の複雑さに加えて）高い処理温度などの工程制御問題に関する。他の潜在的な強誘電体の候補は、一部の用途に対しては、低すぎる転位温度ＴＣあるいは低すぎる自発または残留分極Ｐｒを有する。例えば、ＢａＴｉＯ３は約１２０℃のＴＣを有し、これは室温での用途に対し室温に近すぎる。
【０００５】
これらの結果、他のアプローチは、２軸性歪みの導入を介し、強誘電体材料中のＴＣまたはＰｒを大幅に向上もしくは調整またはその両方を行うことに焦点を当てている。強誘電体薄膜中の２軸性歪みは、これまでに、低格子不整合の基板（例、酸化物）上の強誘電体材料のコヒーレント・エピタキシによって実験的に実現されている。例えば、（ＤｙＳｃＯ３またはＧｄＳｃＯ３などのスカンジウム酸塩基板上のコヒーレント・エピタキシによって実現された）ＢａＴｉＯ３薄膜中の２軸性歪みは、バルクのＢａＴｉＯ３単結晶に比べ、５００℃近く高い強誘電転位温度と、少なくとも２５０％高い残留分極とをもたらすことができる。この場合の歪みは２軸性で圧縮性である。さらに、２軸性歪みは、エピタキシを介し、ＰｂＴｉＯ３またはＢｉＦｅＯ３など他の強誘電体においても実現することができる。さらなる他のアプローチは、２軸性歪みの導入を介して、通常は非強誘電性の材料に強誘電性を誘起することに焦点を当てている。例えば、（ＤｙＳｃＯ３またはＧｄＳｃＯ３などのスカンジウム酸塩基板上のコヒーレント・エピタキシによって実現された）ＳｒＴｉＯ３膜中の２軸性歪みは、室温における強誘電性をもたらすことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、エピタキシを介した強誘電体の２軸性歪みはそれ自体の限界を有する。例えば、シリコン上への直接のエピタキシは、高品質のエピタキシのため分子線エピタキシ（ＭＢＥ：ｍｏｌｅｃｕｌａｒ  ｂｅａｍ  ｅｐｉｔａｘｙ）堆積法を必要とする。このやり方では、歪みの調整はできず、臨界厚さが実現されてしまうと歪みは弛緩される。しかして、調節された強誘電特性は、限られた厚さの範囲に対してだけ得ることができる。さらに、ＢａＴｉＯ３など強誘電体酸化物のＳｉ上への直接エピタキシは、シリコンの伝導バンドに対する負のまたは非常に小さな・バンド・オフセットに起因する高い漏えい電流をもたらす。
【課題を解決するための手段】
【０００７】
ある例示的実施形態において、集積回路デバイス・コンポーネントの強誘電特性を制御する方法は、基板を覆って強誘電的に制御可能な誘電体層を形成するステップと、
応力付与構造体によって強誘電的に制御可能な誘電体層中にほぼ１軸性の歪みが誘起されるように、強誘電的に制御可能な誘電体層に隣接して該応力付与構造体を形成するステップと、を含み、強誘電的に制御可能な誘電体層は、強誘電体酸化物層、および応力印加がなければ強誘電特性を示さない通常は非強誘電体材料層、の一つ以上を含む。
【０００８】
別の実施形態において、ある強誘電体電界効果トランジスタ（ＦＥＴ）デバイスは、ゲート電極と基板との間に配置された、強誘電的に制御可能なゲート誘電体層と、応力付与構造体によって強誘電的に制御可能な誘電体層中にほぼ１軸性の歪みが誘起されるように、強誘電的に制御可能な誘電体層に隣接して形成された、該応力付与構造体と、を含み、強誘電的に制御可能なゲート誘電体層は、強誘電体酸化物層、および応力印加がなければ強誘電特性を示さない通常は非強誘電体材料層、の一つ以上を含む。
【０００９】
さらに別の実施形態において、ある強誘電体金属−絶縁体−金属（ＭＩＭ）コンデンサは、基板を覆って形成された下部電極層と、下部電極を覆って形成された、強誘電的に制御可能な誘電体層を含むコンデンサ誘電体層と、該強誘電的に制御可能な誘電体層を覆って形成された上部電極層と、強誘電的に制御可能な誘電体層中にほぼ１軸性の歪みが誘起されるように、強誘電的に制御可能な誘電体層に隣接して形成された応力付与構造体と、を含み強誘電的に制御可能なゲート誘電体層は、強誘電体酸化物層、および応力印加がなければ強誘電特性を示さない通常は非強誘電体材料層、の一つ以上を含む。
【００１０】
例示的な図面を参照すると、いくつかの図面において同様のエレメントは同様な番号を付されている。
【図面の簡単な説明】
【００１１】
【図１】本発明のある実施形態による、歪みエンジニアリングによって強誘電的に制御可能なゲート誘電体層を有するＦＥＴの断面図である。
【図２】図１のＦＥＴの強誘電的に制御可能なゲート誘電体層にほぼ１軸性の歪みを与える、エピタキシャルのソースおよびドレイン領域の構造を示す。
【図３】本発明の別の実施形態による、歪みエンジニアリングによって強誘電的に制御可能なゲート誘電体層を有するＦＥＴを覆う圧縮性窒化物応力層の形成を示す。
【図４】本発明の別の実施形態による、歪みエンジニアリングによって強誘電的に制御可能なゲート誘電体層を有するＦＥＴを覆う伸張性窒化物応力層の形成を示す。
【図５】図５（ａ）および図５（ｂ）は、本発明の別の実施形態による、歪みエンジニアリングによって強誘電的に制御可能な誘電体層を有するＭＩＭコンデンサの形成を示す一連の断面図である。
【図６】図６（ａ）および図６（ｂ）は、本発明の別の実施形態による、歪みエンジニアリングによって強誘電的に制御可能な誘電体層を有するＭＩＭコンデンサの形成を示す一連の断面図である。
【発明を実施するための形態】
【００１２】
本明細書は、プロセス誘起の膜の歪みによって誘電体膜の強誘電性を制御するための方法および構造体を開示する。強誘電性を誘起するために特定の例示的な実施形態が用いられ、これらでは、例えばＳｒＴｉＯ３またはＣａＭｎＯ３など、歪みのないときは通常の非強誘電性材料が歪みを与えられたとき強誘電体になる。他の例示的な実施形態は、誘電体膜の既存の強誘電性を調整し、これらの処理状態において強誘電体の特性（ＴＣ、Ｐｒ）は調節され、しかしてマイクロエレクトロニクス用途で使用できる（例えばＢａＴｉＯ３などの）可能性ある材料のスペクトルの幅を広げ、さらに（例えばＰＺＴベースのデバイスなど）既存の強誘電体デバイスの性能を向上させる。
【００１３】
本明細書で説明する諸実施形態においては、通常は非強誘電体の材料または強誘電体の材料などの強誘電的に制御可能な材料は、まず、シリコンまたは他の種類の半導体基板（例えば、シリコン・オン・インシュレータ（ＳＯＩ：ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）、Ｇｅ、ＩＩＩ／Ｖ族など）に堆積されて、ＣＭＯＳ型の技法によって、ほぼ１軸性の歪みが与えられる。本明細書で用いる「ほぼ１軸性」とは、ｘ方向またはｙ方向など表面の一つの方向に導入される歪みをいう。これは、例えば、表面沿いに２つの方向（ｘ−ｙ）に導入される歪みを有する２軸性歪み膜と対照的である。ただし、「ほぼ１軸性」は、他の軸に沿ったある最小限の「僅少な」またはゼロでない歪みコンポーネントを有する、主として一つの軸（例えばｘ軸）に沿った歪み、も表し得ることを理解すべきである。さらに、本明細書に記載する「ＣＭＯＳ型」技法は、例えば、シリコン・チャネル領域に隣接するソース／ドレイン・シリコン・ゲルマニウム（ＳｉＧｅ）領域、窒化物ライナ構造、およびこれらの組み合わせを含み得る。
【００１４】
いずれの場合も、誘電体膜のエピタキシは必要なく、圧縮性および伸張性両方の歪み（１軸性）が（窒化ケイ素を使って）実現でき、歪みのレベルが調節可能でこれによりＴＣおよびＰｒを大幅に調節できる。強誘電体酸化物中へのプロセス誘起の歪みの実装は、しかして、トランジスタ・チャネル中の移動性を向上するために現在用いられている、チップ技術で一般的な集積スキームを介して実現することができる。プロセス誘起の歪みにより調整される強誘電性誘電体膜の実用的実施形態には、以下に限らないが、ＦＥＴ類およびＭＩＭコンデンサ類が含まれる。
【００１５】
まず、図１を参照すると、例えばシリコンまたはＳＯＩなどの基板１０２中に形成されたＦＥＴ１００の断面図が示されている。シャロー・トレンチ・アイソレーション（ＳＴＩ：ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ）領域１０４の間に形成されたトランジスタは、パターン取りされたゲート電極１０６、ゲート電極１０６に隣接する側壁スペーサ１０８、および、ゲート電極１０６と基板１０２との間のゲート誘電体層１１０を含む。ここで、ゲート誘電体層１１０に対する（例えば、二酸化ケイ素などの）従来式材料は、強誘電的に制御可能な層を包含する誘電体スタックに置き換えられる。この場合も同様に、強誘電的に制御可能な層は、強誘電体材料、または外部からの応力印加に応じ強誘電特性を示す通常は非強誘電体材料などの層とすることができる。ゲート誘電体層１１０内に包含される、強誘電的に制御可能な層の非限定的な例には、ＢａＴｉＯ３、ＰＺＴ、ＳＢＴ、ＳｒＴｉＯ３（ＳＴＯ）、Ｂａ１−ｘＳｒｘＴｉＯ３  （ＢＳＴ）、ＰｂＴｉＯ３、ＣａＭｎＯ３、およびＢｉＦｅＯ３が含まれる。
【００１６】
バルクＳｒＴｉＯ３の場合、酸素回転が、無極性の反強誘電歪性基底状態（antiferrodistortive ground state）に関与する。適切な歪みの下では、強誘電性および反強誘電歪性双方による変形が共存し得、これらの不安定性の間のカップリングの変化によって、新規の基底状態（すなわち強誘電体）に導くことができる。ここにおいて、（１軸性歪みまたはおそらくはさらに複雑な歪み分布をもたらす）１軸性応力がなぜ、かかる強く相関する複合酸化物の基底状態に変化をもたらさないのか明白な基本的理由はない。
【００１７】
図１に示されたゲート誘電体層１１０は、ゲート電極と共に、スペーサ１０８がゲート誘電体層１１０の側壁にも隣接するようにパターン取りして示されているが、ゲート誘電体層１１０をゲート電極１０６とは別にパターン取りして、（例えば）スペーサ１０８をゲート誘電体層１１０の上方に配置できるようにすることも考えられる。誘電体層１１０には、強誘電的に制御可能な層に加え、強誘電的に制御可能な層と基板１０２との間に一つ以上のバッファ層を含めることも可能である。さらに、図１に示された誘電体層１１０には、強誘電的に制御可能な層と、ゲート電極１０６もしくは基板１０２またはその両方との間に配置された一つ以上の追加の誘電体層を含めることもできる。
【００１８】
図１から分かるように、ソースおよびドレイン領域１１２は、エッチングなどで除去され、シリコン・ゲルマニウム（ＳｉＧｅ）または炭素ドープ・シリコン（Ｓｉ：Ｃ）など、異なる半導体材料のエピタキシャル成長のための場所が開けられている。図２には、エピタキシャル材料１１４が示されている。結果として、１軸圧縮性または伸張性歪みは、ゲート誘電体層１１０の下のトランジスタのチャネル領域ばかりでなく、ゲート誘電体層１１０自体中にも誘起される。例えば、エピタキシャル材料１１４がＳｉＧｅの場合、誘起される１軸性歪みは圧縮性である。これに換えて、エピタキシャル材料１１４が、例えばＳｉ：Ｃの場合、誘起される１軸性歪みは伸張性である。これらにより、ゲート誘電体層１１０にエピタキシャルに誘起された応力は、ゲート誘電体層１１０の強誘電特性を誘起しもしくは調節しまたはその両方の作用をする。まださらに考えられる実施形態において、シリコン中へのドーパントの注入を介して、ソースおよびドレイン領域１１２に内蔵の応力付与半導体材料を備えることができる。
【００１９】
エピタキシャルソース／ドレイン応力付与半導体材料に加えてまたはこれに換えて、他の１軸性応力／歪み技法を使って、誘電体層の強誘電特性を誘起／調節することもできる。図３に示されるように、ＦＥＴ１００の基板１０２は、妥当なドーパント材料を使ってドープされ、ソースおよびドレイン領域１１６（およびゲートの真下のソース／ドレインの伸長領域）が形成される。すなわち、図３の実施形態においては、応力は、ソース／ドレイン半導体材料からは生成されない。代わりに、窒化物ライナ１１８（例えば、窒化ケイ素）がＦＥＴ１００を覆って形成される。示されたこの事例では、窒化物層１１８は、これが基板１０２のチャネル領域およびゲート誘電体層１１０の両方に対し１軸の圧縮性応力を供する点で、圧縮性窒化物層である。また、この圧縮性窒化物層１１８は、前述のようにゲート誘電体層１１０の強誘電特性を誘起／調節するのに加え、ＰＭＯＳ  ＦＥＴデバイス中のキャリヤの移動性を高めるためにも使われる。
【００２０】
比較のため図４に、基板１０２のチャネル領域およびゲート誘電体層１１０の両方に対し１軸の伸長性応力を生成する伸張性窒化物ライナ１２０を備えた、ＦＥＴ１００を示す。また、この伸張性窒化物層１２０は、前述のようにゲート誘電体層１１０の強誘電特性を誘起／調節するのに加え、ＮＭＯＳ  ＦＥＴデバイス中のキャリヤの移動性を高めるためにも使われる。
【００２１】
ここで、図５（ａ）〜図６（ｂ）を全般的に参照すると、本発明の別の実施形態による、強誘電的に制御可能な誘電体層を有するＭＩＭコンデンサの形成を表す一連の断面図が示されている。図５（ａ）において、基板５０２は、スタックとして順番に上方に形成された、下部電極層５０４、強誘電的に制御可能な層を含むコンデンサ誘電体層５０６、および上部電極層５０８を有する。ＦＥＴ実施形態の場合と同様に、強誘電的に制御可能な層は、強誘電体層、または外部応力の印加を受けて強誘電特性を示す通常は非強誘電体層を含む。下部および上部電極層５０４、５０８には、例えば、白金、イリジウム、ルテニウム、チタン、窒化チタン、タンタル、窒化タンタル、酸化イリジウム、酸化ルテニウム、銅、タングステン、またはこれらの化合物を含め、任意の適した伝導性材料を用いることができる。
【００２２】
また、ＦＥＴ実施形態と同様に、ＭＩＭコンデンサのコンデンサ誘電体層５０６には、強誘電的に制御可能な層に加え、該強誘電的に制御可能な層と下部および上部電極層５０４、５０８との間に、一つ以上のバッファ層もしくは一つ以上の追加の誘電体層またはその両方を含めることもできる。
【００２３】
図５（ｂ）では、下部電極層５０４、強誘電的に制御可能な層５０６、および上部電極層５０８は所望の形状にエッチングされ、その後、図６（ａ）に示されるように、得られたコンデンサ・スタックを覆って窒化物応力層５１０が形成される。窒化物応力層５１０は、矢印線で示されるように、伸張性または圧縮性のいずれとすることもできる。結果として、ＭＩＭコンデンサの強誘電特性は、１軸性応力／歪みによって誘起／調節される。最後に、図６（ｂ）において、さらなるデバイス加工のため、絶縁層（例、二酸化ケイ素）５１２が応力印加された強誘電体ＭＩＭコンデンサを覆って形成される。
【００２４】
好適な実施形態または実施形態群を参照して本発明を説明してきたが、当業者は、本発明の範囲を逸脱することなく、これらのエレメントにさまざまな変更を加えたり、同等物で置き換えたりすることが可能なのを理解していよう。さらに、特定の状況または材料に適合させるために、本発明の教示の本質的範囲から逸脱することなく、多くの改修を加えることもできる。従って、本発明は、本発明を実施するため考えられる最善の方式として開示されたこれら特定の実施形態に限定されるものでなく、本発明は、添付の請求項の範囲に包含される全ての実施形態を含むものと意図されている。
【図１】
0005902147.tif 000002
【図２】
0005902147.tif 000003
【図３】
0005902147.tif 000004
【図４】
0005902147.tif 000005
【図５】
0005902147.tif 000006
【図６】
0005902147.tif 000007